(57)【要約】【課題】光出力の応答特性を改善することが可能な光源駆動回路、光走査装置及び画像形成装置を提供することを目的としている。【解決手段】光源から所定光量を得る所定電流と、前記所定電流から減算される第一のアンダーシュート電流及び第二のアンダーシュート電流を含む駆動電流を生成する駆動電流生成部と、第一のアンダーシュート電流を固定値に設定し、前記第二のアンダーシュート電流を前記光源の光量に応じて調整された値に設定する制御部と、を有する。【選択図】図４
2014130885.tif 000002
【特許請求の範囲】
【請求項１】
光源を駆動させる光源駆動回路であって、
前記光源から所定光量を得る所定電流と、前記所定電流から減算される第一のアンダーシュート電流及び第二のアンダーシュート電流を含む駆動電流を生成する駆動電流生成部と、
前記第一のアンダーシュート電流を固定値に設定し、前記第二のアンダーシュート電流を前記光源の光量に応じて調整された値に設定する制御部と、を有する光源駆動回路。
【請求項２】
前記光源の光量と、前記第二のアンダーシュート電流の値とを関連付けた関連付け情報が格納された記憶部を有し、
前記制御部は、
前記光源の光量と、前記関連付け情報とに基づき前記第二のアンダーシュート電流の値を調整するアンダーシュート電流調整部を有する請求項１記載の光源駆動回路。
【請求項３】
前記関連づけ情報は、
前記光源の光量と前記第二のアンダーシュート電流の値との関係を示す関数又は前記前記光源の光量と前記第二のアンダーシュート電流の値とを対応付けたテーブルの少なくとも一方を含む請求項２記載の光源駆動回路。
【請求項４】
前記第一のアンダーシュート電流の値と、記第一のアンダーシュート電流が前記光源に供給される第一のアンダーシュート期間とは、
当該光源駆動回路における寄生容量を前記光源を消灯した際の前記光源の目標電位まで放電させる電荷量に基づき設定されている請求項１乃至３の何れか一項に記載の光源駆動回路。
【請求項５】
前記第一のアンダーシュート期間と、前記第二のアンダーシュート電流が前記光源に供給される第二のアンダーシュート期間とが等しい請求項４記載の光源駆動回路。
【請求項６】
前記第二のアンダーシュート電流は、前記所定電流の立ち下がりと同期して前記光源に供給され、
前記第一のアンダーシュート電流は、前記第二のアンダーシュート電流が前記光源に供給された後に前記光源に供給される請求項１乃至５の何れか一項に記載の光源駆動回路。
【請求項７】
前記第一のアンダーシュート電流と前記第二のアンダーシュート電流とは、前記所定電流の立ち下がりと同期して前記光源に供給される請求項１乃至５の何れか一項に記載の光源駆動回路。
【請求項８】
前記駆動電流生成部は、
前記駆動電流に、前記所定電流の立ち上がりと同期して加算される第一のオーバーシュート電流と第二のオーバーシュート電流とを含ませ、
前記制御部は、
前記第一のオーバーシュート電流の電流量が前記第一のアンダーシュート電流の電流量と等しくなるように、前記第一のオーバーシュート電流の値と第一のオーバーシュート期間を設定し、
前記第二のオーバーシュート電流の電流量が前記第二のアンダーシュート電流の電流量と等しくなるように、前記第二のオーバーシュート電流の値と第二のオーバーシュート期間を設定いる請求項１乃至７の何れか一項に記載の光源駆動回路。
【請求項９】
光源と、前記光源から照射される光を反射させる反射鏡と、前記光源を駆動させる光源駆動回路とを含む光走査装置であって、
前記光源駆動回路は、
前記光源から所定光量を得る所定電流と、前記所定電流から減算される第一のアンダーシュート電流及び第二のアンダーシュート電流を含む駆動電流を生成する駆動電流生成部と、
前記第一のアンダーシュート電流を固定値に設定し、前記第二のアンダーシュート電流を前記光源の光量に応じて調整された値に設定する制御部と、を有する光走査装置。
【請求項１０】
光源と、前記光源から照射される光を反射させる反射鏡と、前記反射鏡により反射された反射光により走査される感光体と、前記光源を駆動させる光源駆動回路とを含む画像形成装置であって、
前記光源駆動回路は、
前記光源から所定光量を得る所定電流と、前記所定電流から減算される第一のアンダーシュート電流及び第二のアンダーシュート電流を含む駆動電流を生成する駆動電流生成部と、
前記第一のアンダーシュート電流を固定値に設定し、前記第二のアンダーシュート電流を前記光源の光量に応じて調整された値に設定する制御部と、を有する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源を駆動させる光源駆動回路、光走査装置及び画像形成装置に関する。
【背景技術】
【０００２】
従来のプロダクトプリンティング等に用いられる画像形成装置では、ＬＤ（Laser Diode）等の光源から所定の光出力を得て感光体を露光し、画像の濃度を表現する。
【０００３】
ところで従来では、光源から所定の光出力を得るまでに、光源の応答特性に依存した発光遅延時間が発生することが知られている。また従来では、例えば光源に駆動電流を供給してから光出力を検出するまでに、光源が実装された回路等の寄生容量に依存した発光遅延時間が発生することが知られている。
【０００４】
そのため従来の画像形成装置では、発光遅延時間により光出力の応答特性が劣化する。このため例えば光出力させる時間を数ｎｓｅｃ以下の短時間とした場合、光出力が所定光量より少なくなり、画像の濃度が低下して画像にむらが発生する等の虞がある。
【０００５】
そこで従来では、光出力の応答特性を改善するために各種工夫がなされている。例えば特許文献１には、ＬＤを用いた光源駆動制御に関する従来技術として、例えば特許文献１には、リードレベルとライトレベルの光量変化を行う際に、光量が増えるタイミングではオーバーシュート電流を、光量が減るタイミングではアンダーシュート電流を印加することが記載されている。
【０００６】
また特許文献２には、発光素子の寄生容量に蓄積される電荷の充放電をオーバーシュート電流またはアンダーシュート電流で高速化し、光応答することが記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記従来の技術におけるアンダーシュート電流は、光出力波形の立ち下がりの鈍りを改善するための電流であるが、その値は予め決められた固定値である。このため、例えば発光素子から発光される光量が変化した場合には、このアンダーシュート電流が適切な値とならず、光出力の応答特性を十分に改善できない虞がある。
【０００８】
本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、光出力の応答特性を改善することが可能な光源駆動回路、光走査装置及び画像形成装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するために、以下の如き構成を採用した。
【００１０】
本発明は、光源を駆動させる光源駆動回路であって、前記光源から所定光量を得る所定電流と、前記所定電流から減算される第一のアンダーシュート電流及び第二のアンダーシュート電流を含む駆動電流を生成する駆動電流生成部と、前記第一のアンダーシュート電流を固定値に設定し、前記第二のアンダーシュート電流を前記光源の光量に応じて調整された値に設定する制御部と、を有する。
【発明の効果】
【００１１】
本発明によれば、光出力の応答特性を改善することができる。
【図面の簡単な説明】
【００１２】
【図１】光源を消灯したときの電流波形と発光素子の電位とを示す図である。
【図２】光源の寄生容量を説明する図である。
【図３】アンダーシュート電流を説明する図である。
【図４】光源駆動回路からＬＤに供給される駆動電流を説明する図である。
【図５】第一の実施形態の画像形成装置の構成の概略を説明する図である。
【図６】第一の実施形態の光源駆動回路を説明する図である。
【図７】ＣＰＵの機能構成及びメモリに格納された値を説明する図である。
【図８】第一のオン信号及び第二のオン信号の生成について説明する図である。
【図９】アンダーシュート電流調整部の処理を説明するフローチャートである。
【図１０】光量が変化した場合の第二のアンダーシュート電流Ｉｕｄ２の変動を示す図である。
【図１１】光量毎の光源の電位の遷移を示す図である。
【図１２】第二のアンダーシュート電流の値が調整された場合の光出力波形を説明する図である。
【図１３】アンダーシュート電流が異なる場合のＬＤの電位の差を説明する図である。
【図１４】ＬＤオフ時間の違いによる光出力波形の差を説明する第一の図である。
【図１５】ＬＤオフ時間の違いによる光出力波形の差を説明する第二の図である。
【図１６】第一及び第二のアンダーシュート電流を同時にＬＤに印加した場合の駆動電流波形の例を示す図である。
【図１７】第二の実施形態の光源駆動回路を説明する図である。
【図１８】第二の実施形態の駆動電流波形の例を示す図である。
【図１９】第三の実施形態の光源駆動回路を説明する図である。
【図２０】第三の実施形態の駆動電流波形の例を示す図である。
【図２１】第四の実施形態の光源駆動回路を説明する図である。
【図２２】第四の実施形態の駆動電流波形の例を示す第一の図である。
【図２３】第四の実施形態の駆動電流波形の例を示す第二の図である。
【発明を実施するための形態】
【００１３】
本発明は、光源が実装された基板等の寄生容量に依存する発光遅延時間（以下、寄生遅延時間）と対応した固定値である第一のアンダーシュート電流と、光源の光量に応じて制御される第二のアンダーシュート電流とを含む駆動電流を生成する。本発明では、この駆動電流を光源に供給することにより、光出力波形の立ち下がりのなまりを軽減し、光出力の応答特性を改善する。
【００１４】
以下に本発明の概要について説明する。
【００１５】
図１は、光源を消灯したときの電流波形と発光素子の電位とを示す図である。図１では、単に光源に供給する駆動電流をオフし、光源を消灯させた場合を示しており、図１（Ａ）は光源に供給される駆動電流の波形を示し、図１（Ｂ）は光源の電位を示している。尚以下の実施形態では、光源をＬＤ（Laser Diode）として説明する。
【００１６】
本実施形態のＬＤの電位は、単に駆動電流をオフして消灯した場合、消灯後にゆっくりと下降し、数百ｎｓｅｃの時間経過後目標電位に安定する。これは、ＬＤと回路を接続する配線やＬＤが搭載されたパッケージ内の配線等に存在する寄生容量や、ＬＤの微分抵抗等を含む応答特性の影響によるものである。尚以下の説明では、駆動電流がオフされてからＬＤの電位が目標電位に安定するまでの時間Ｔを遅延時間Ｔと呼ぶ。目標電位は、例えば駆動電流にバイアス電流を含む場合にはバイアス電位となり、駆動電流にバイアス電流を含まない場合にはゼロ電位となる。
【００１７】
以下に図２を参照し、寄生容量及び微分抵抗などのＬＤの応答特性について説明する。図２は、光源の寄生容量を説明する図である。
【００１８】
図２に示すＬＤは、所定電流Ｉｏｐが供給されると所定光量Ｐｏを出力する。図２に示すＣは、寄生容量である。寄生容量Ｃは、例えばＬＤがＬＤドライバ等の回路と共に回路基板等に実装された際に、ＬＤとＬＤドライバ等の回路とを接続する配線に発生する寄生容量を含む。また寄生容量Ｃは、ＬＤやＬＤドライバ等の回路がパッケージ化されている場合には、パッケージ等の寄生容量も含む。
【００１９】
ＬＤに所定電流Ｉｏｐが供給されると、所定電流Ｉｏｐの一部の電流Ｉｃは、寄生容量Ｃに供給されて寄生容量Ｃの充電を行う。寄生容量Ｃが所定電流Ｉｏｐにより充電されている間、ＬＤには所定電流Ｉｏｐの一部である電流（Ｉｏｐ−Ｉｃ）が供給される。そして寄生容量Ｃの充電が完了すると、所定電流ＩｏｐがＬＤに対して供給される。すなわち電流Ｉｃによる寄生容量Ｃの充電時間は、ＬＤには所定電流Ｉｏｐの一部の電流（Ｉｏｐ−Ｉｃ）しか供給されないため、光出力を得られない時間となる。この光出力が得られない時間が寄生遅延時間である。
【００２０】
ＬＤでは、駆動電流源から所定電流Ｉｏｐの供給を停止した場合の放電においても同様に、寄生容量Ｃの放電に時間を要する。よって所定電流Ｉｏｐの供給が停止されてからＬＤの電位が目標電位に安定するのに時間がかかる。この時間が、図１で示した遅延時間Ｔである。
【００２１】
ＬＤの光出力波形は、ＬＤの電位と対応する。よって光出力波形は、単に駆動電流の供給をオフさせてＬＤを消灯させた場合、遅延時間Ｔにより立ち下がりがなまる（鈍る）。光出力波形のなまりは、ＬＤにアンダーシュート電流を印加することで改善される。アンダーシュート電流とは、駆動電流波形の立ち下がり部分において、波形が定常値となる基線を下回る電流である。
【００２２】
図３は、アンダーシュート電流を説明する図である。図３（Ａ）はＬＤに供給される駆動電流の波形を示し、図３（Ｂ）はＬＤの電位を示している。図３では、アンダーシュート電流の値を所定の固定値とした例である。
【００２３】
ＬＤの電位は、駆動電流がオフされるタイミングでアンダーシュート電流が印加されるため、急速に落ちている。しかし図３に示すアンダーシュート電流は、所定の固定値である。したがってＬＤの電位が変動する場合に、アンダーシュート電流の値は適正な値でなくなる可能性がある。尚ＬＤの電位とは、ＬＤから発光される光量と対応する。
【００２４】
このため図３の例では、図１と比較すると遅延時間Ｔは短縮されているが、依然として数十ｎｓｅｃの遅延時間Ｔが発生している。この場合、例えばＬＤの消灯時間（ＬＤオフ時間）を数ｎｓｅｃ以下とした場合には、ＬＤの電位が安定する前にＬＤに駆動電流が供給される可能性があり、光出力波形の立ち上がりにも影響を及ぼす虞がある。
【００２５】
そこで本発明では、駆動電流に寄生容量を放電させる時間に依存した固定値である第一のアンダーシュート電流と、ＬＤの光量に応じて調整される第二のアンダーシュート電流とを含めた。
【００２６】
図４は、光源駆動回路からＬＤに供給される駆動電流を説明する図である。
【００２７】
駆動電流Ｉｋは、ＬＤから所定光量Ｐを得るための所定電流Ｉｏｐと、第一のアンダーシュート電流Ｉｕｄ１と、第二のアンダーシュート電流Ｉｕｄ２とを含む。所定電流Ｉｏｐは、スイッチング電流Ｉｈとバイアス電流Ｉｂで構成されている。
【００２８】
以下に本実施形態の第一のアンダーシュート電流Ｉｕｄ１と第二のアンダーシュート電流Ｉｕｄ２について説明する。本発明の第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２は、ＬＤの光出力波形の立ち下がりの鈍りを改善し、且つ寄生容量Ｃに充電されている電荷を放電させる。
【００２９】
第一のアンダーシュート電流Ｉｕｄ１は、寄生容量Ｃに充電されている電荷を必要量放電する役割を果たすものであり、電流の値は予め設定された固定値である。第一のアンダーシュート電流Ｉｕｄ１の値は、例えば寄生容量Ｃと、バイアス電流Ｉｂによる寄生容量Ｃの充電量と、に基づき設定される。寄生容量Ｃは、例えばＬＤが搭載される光源駆動回路に依存する。よって第一のアンダーシュート電流Ｉｕｄ１は、光源駆動回路の構成とバイアス電流Ｉｂの値が決まった段階で設定することができる。
【００３０】
第二のアンダーシュート電流Ｉｕｄ２は、ＬＤの光量に応じて調整される。これは、ＬＤ光量が変わると必要となるアンダーシュート電流量も変化するためである。
【００３１】
本実施形態では、所定電流Ｉｏｐ（スイッチング電流Ｉｈ）の立ち下がりのタイミングでＬＤに第二のアンダーシュート電流Ｉｕｄ２を第二のアンダーシュート期間ｔｕｄ２印加する。そして本実施形態では、第二のアンダーシュート期間ｔｕｄ２が経過すると、ＬＤに第一のアンダーシュート電流Ｉｕｄ１を第一のアンダーシュート期間ｔｕｄ１印加する。
【００３２】
以上のように本発明では、駆動電流Ｉｋに寄生容量に応じて設定された固定値である第一のアンダーシュート電流Ｉｕｄ１と、ＬＤの光量に応じて調整される変動値である第二のアンダーシュート電流Ｉｕｄ２とを含む。よって本発明によれば、ＬＤの消灯直後に高速かつ正確に発光電位から目標電位に安定させることができる。
【００３３】
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図５は、第一の実施形態の画像形成装置の構成の概略を説明する図である。
【００３４】
本実施形態の画像形成装置１０は、光走査装置２０、感光体３０、書込制御部４０、クロック生成回路５０を有する。
【００３５】
本実施形態の光走査装置２０は、ポリゴンミラー２１、走査レンズ２２、光源駆動回路１００、発光素子（光源）であるＬＤ（Laser Diode；半導体レーザ）、受光素子となるＰＤ（フォトディテクタ）を有する。尚本実施形態では光源をＬＤとしたが、これに限定されない。光源は、半導体レーザアレー(LDA；Laser Diode Array)、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser;垂直共振器面発光レーザ）等であっても良い。
【００３６】
ＬＤから発光されたレーザ光は、回転するポリゴンミラー２１によりスキャンされ、走査レンズ２２を介して被走査媒体である感光体３０上に照射される。照射されたレーザ光は感光体３０上で光スポットとなり、これにより感光体３０上に静電潜像が形成される。またポリゴンミラー２１は、１ラインの走査が終わる毎にレーザ光をＰＤに照射する。ＰＤはレーザ光が照射されると、これを電気信号に変換し、この電気信号を書込制御部４０の有する位相同期回路４１に入力する。位相同期回路４１は、電気信号が入力されると次の１ライン分の画素クロックを生成する。また位相同期回路４１には、クロック生成回路５０から高周波クロック信号が入力されており、これにより画素クロックの位相同期が図られている。
【００３７】
書込制御部４０は、生成された画素クロックに従って基準パルス信号を光源駆動回路１００へ供給する。また書込制御部４０は、目標光量設定信号を光源駆動回路１００に供給し、ＬＤを駆動する。これにより、画像データの静電潜像が感光体３０上に形成される。
【００３８】
以下に図６を参照して本実施形態の光源駆動回路１００を説明する。図６は、第一の実施形態の光源駆動回路を説明する図である。
【００３９】
本実施形態の光源駆動回路１００は、ＣＰＵ（Central Processing Unit）１１０、メモリ１２０、ＤＡＣ（Digital to Analog Converter）１３０、ＡＤＣ（Analog to Digital Converter）１４０、ＬＤドライバ２００、抵抗Ｒ１を有する。尚抵抗Ｒ１は、光源駆動回路１００に含まれなくても良い。この場合抵抗Ｒ１は、光源駆動回路１００の外部に設けられる。
【００４０】
本実施形態の光源駆動回路１００は、ＬＤとＰＤとに接続されており、ＬＤの光量に応じてＰＤから出力される電気信号に基づきＬＤの駆動を制御する。
【００４１】
ＣＰＵ１１０は、光源駆動回路１００の各種動作を制御する。メモリ１２０は、光源駆動回路１００の動作に用いられる各種の値等が格納されている。ＣＰＵ１１０の機能及びメモリ１２０に格納される値の詳細は後述する。
【００４２】
ＤＡＣ１３０は、ＣＰＵ１１０から出力される信号をアナログ値に変換する。ＡＤＣ１４０は、ＰＤから出力された電気信号をデジタル値に変換する。
【００４３】
ＬＤドライバ２００は、基準パルス信号と目標光量設定信号とに基づきＬＤに供給する駆動電流を生成し、ＬＤの発光タイミングを制御する。本実施形態のＬＤドライバ２００は、所定電流Ｉｏｐの立ち下がりのタイミングで印加される第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２を含む駆動電流Ｉｋを出力する。
【００４４】
本実施形態の光源駆動回路１００は、ＣＰＵ１１０とＬＤドライバ２００とにより、駆動電流Ｉｋの制御を行う。具体的には光源駆動回路１００は、ＬＤの所定光量Ｐに応じて設定される第二のアンダーシュート電流Ｉｕｄ２の値と、予め設定された第一のアンダーシュート電流Ｉｕｄ１とを含む駆動電流Ｉｋを生成する。
【００４５】
以下に本実施形態のＬＤドライバ２００について説明する。本実施形態のＬＤドライバ２００は、スイッチング電流源２１０、バイアス電流源２２０、第一のアンダーシュート電流源２３０、第二のアンダーシュート電流源２４０、スイッチ２１１、２２１、２３１、２４１を有する。
【００４６】
スイッチング電流源２１０、バイアス電流源２２０、第一のアンダーシュート電流源２３０、第二のアンダーシュート電流源２４０は、ＬＤの駆動電流Ｉｋを生成する。本実施形態の駆動電流Ｉｋは、各電流源から出力される電流値を加算した電流である。
【００４７】
スイッチング電流源２１０は、ＣＰＵ１１０からの点灯制御信号に基づき、所定のスイッチング電流Ｉｈを生成する。スイッチング電流源２１０は、スイッチ２１１を介してＬＤと接続されている。スイッチ２１１は、例えばトランジスタ等により構成され、ＣＰＵ１１０から供給される点灯制御信号に基づきオン／オフが制御される。またスイッチング電流Ｉｈの値は、ＣＰＵ１１０からの指示により設定される。
【００４８】
バイアス電流源２２０は、ＣＰＵ１１０からのバイアスオン信号に基づき所定のバイアス電流Ｉｂを生成する。バイアス電流源２２０は、スイッチ２２１を介してＬＤと接続されている。スイッチ２２１は、例えばトランジスタ等により構成され、ＣＰＵ１１０から供給されるバイアスオン信号に基づきオン／オフが制御される。またバイアス電流Ｉｂの値は、ＣＰＵ１１０からの指示により設定される。
【００４９】
第一のアンダーシュート電流源２３０は、第二のアンダーシュート電流Ｉｕｄ２の印加後にＬＤに印加される第一のアンダーシュート電流Ｉｕｄ１を生成する。第一のアンダーシュート電流源２３０は、スイッチ２３１を介してＬＤと接続されている。スイッチ２３１は、例えばトランジスタ等により構成され、ＣＰＵ１１０から供給される第一のオン信号に基づきオン／オフが制御される。本実施形態では、第一のオン信号がオンの期間が第一のアンダーシュート期間ｔｕｄ１である。
【００５０】
第二アンダーシュート電流源２４０は、スイッチング電流Ｉｈの立ち下がりのタイミングでＬＤに印加される第二のアンダーシュート電流Ｉｕｄ２を生成する。尚スイッチング電流Ｉｈの立ち下がりとは、所定電流Ｉｏｐの立ち下がりである。第二のアンダーシュート電流源２４０は、スイッチ２４１を介してＬＤと接続されている。スイッチ２４１は、例えばトランジスタ等により構成され、ＣＰＵ１１０から供給される第二のオン信号に基づきオン／オフが制御される。本実施形態では、第二のオン信号がオンの期間が第二のアンダーシュート期間ｔｕｄ２である。
【００５１】
以下に図７を参照して本実施形態のＣＰＵ１１０の機能とメモリ１２０に格納された値について説明する。図７は、ＣＰＵの機能構成及びメモリに格納された値を説明する図である。
【００５２】
本実施形態のＣＰＵ１１０は、電流制御部１１１、パルス生成部１１２を有する。
【００５３】
メモリ１２０は、電流値記憶部１２１、遅延時間記憶部１２２、相関関数記憶部１２３を有する。電流値記憶部１２１には、光源駆動回路１００の有する各種電流源における設定値が記憶されている。具体的には電流値記憶部１２１には、例えばバイアス電流Ｉｂの値、第一のアンダーシュート電流Ｉｕｄ１の値等が格納されている。
【００５４】
遅延時間記憶部１２２は、第一及び第二のアンダーシュート期間ｔｕｄ１、ｔｕｄ２を決めるための遅延時間が格納されている。相関関数記憶部１２３には、後述するアンダーシュート電流調整部１１４による第二のアンダーシュート電流Ｉｕｄ２の調整の際に使用される相関関数が格納されている。
【００５５】
本実施形態のＣＰＵ１１０において、電流制御部１１１は、電流比較制御部１１３と、アンダーシュート電流調整部１１４とを有する。
【００５６】
本実施形態の電流比較制御部１１３は、電流値記憶部１２２に格納された各種電流源の設定値を取得し、各種電流源に対してＤＡＣ１３０を介して設定値に対応する電流を出力させる。また本実施形態の電流比較制御部１１３は、ＡＤＣ１４０によりディジタル値に変換されたＰＤの出力と、目標光量設定信号とを比較し、ＰＤの出力と目標光量設定信号により設定される値とが一致するように、スイッチング電流源２１０の設定値を制御する。
【００５７】
本実施形態では、このようにスイッチング電流源２１０を制御することで、目標光量設定信号に基づくスイッチング電流ＩｈをＬＤに供給できる。
【００５８】
本実施形態のアンダーシュート電流調整部１１４は、第二のアンダーシュート電流Ｉｕｄ２の値を調整する。具体的には本実施形態のアンダーシュート電流調整部１１４は、メモリ１２０の相関関数を参照し、第二のアンダーシュート電流Ｉｕｄ２の値を調整する。本実施形態のアンダーシュート電流調整部１１４の処理の詳細は後述する。
【００５９】
本実施形態のパルス生成部１１２は、遅延時間記憶部１２２に格納された遅延時間と、基準パルス信号とに基づき、第一のオン信号と第二のオン信号とを生成する信号生成部である。またパルス生成部１１２は、バイアスオン信号を生成しても良い。
【００６０】
以下に図８を参照して本実施形態のパルス生成部１１２による第一のオン信号及び第二のオン信号の生成について説明する。図８は、第一のオン信号及び第二のオン信号の生成について説明する図である。
【００６１】
本実施形態のパルス生成部１１２には、例えば遅延時間記憶部１２２から遅延時間ｔ１と遅延時間ｔ２を取得する。
【００６２】
遅延時間ｔ１は、第二のアンダーシュート期間ｔｕｄ２と一致する時間である。遅延時間ｔ２は、第一のアンダーシュート期間ｔｕｄ１と第二のアンダーシュート期間ｔｕｄ２との合計と一致する時間である。パルス生成部１１２は、基準パルス信号を遅延時間ｔ１分遅延させたパルス信号Ｓ１と、基準パルス信号を遅延時間ｔ２分遅延させたパルス信号Ｓ２とを生成する。パルス生成部１１２は、例えば基準パルス信号がローレベルであり、且つパルス信号Ｓ１とパルス信号Ｓ２とがハイレベルのとき第二のアンダーシュート期間ｔｕｄ２がオン（ハイレベル）となる第二のオン信号を生成する。またパルス生成部１１２は、例えば基準パルス信号とパルス信号Ｓ１がローレベル且つパルス信号Ｓ２がハイレベルのとき第一のアンダーシュート期間ｔｕｄ１がオン（ハイレベル）となる第一のオン信号を生成する。
【００６３】
本実施形態では、第一のアンダーシュート期間ｔｕｄ１と第二のアンダーシュート期間ｔｕｄ２とが等しくなるように、遅延時間ｔ１，ｔ２が設定されていても良い。
【００６４】
尚本実施形態では、遅延時間ｔ１，ｔ２がメモリ１２０に格納されたものとしたが、これに限定されない。本実施形態の遅延時間ｔ１，ｔ２は、上記以外の方法で取得されても良い。本実施形態のパルス生成部１１２は、例えばインバータ列やバッファ列によりパルス信号Ｓ１，Ｓ２を生成しても良い。また本実施形態では、抵抗とコンデンサ等からなるローパスフィルタで基準パルス信号を遅延させた後、波形整形した信号をパルス信号Ｓ１，Ｓ２として用いても良い。どちらの場合も、遅延量を変更する事は段数やフィルタ定数の変更により容易に実施する事が出来る。
【００６５】
次に図９を参照して本実施形態のアンダーシュート電流調整部１１４の処理について説明する。図９は、アンダーシュート電流調整部の処理を説明するフローチャートである。
【００６６】
まず始めにＣＰＵ１１０は、第二のアンダーシュート電流Ｉｕｄ２の設定指示を受け付ける（ステップＳ９１）。本実施形態では、例えば光源駆動回路１００からＬＤへの駆動電流Ｉｋの供給が途切れた後に、再度ＬＤへの駆動電流Ｉｋの供給を開始する際に設定指示を受け付ける。この設定指示は、例えば画像形成装置１０の動作全体を制御するメインＣＰＵ（図示せず）等からＣＰＵ１１０へ通知されても良い。本実施形態では、具体的には例えば、画像形成装置１０がスリープモードから起動するときや、画像形成装置１０の筐体に設けられたドアが開かれた後に閉じられたとき等に設定指示を受け付ける。
【００６７】
続いてアンダーシュート電流調整部１１４は、電流値記憶部１２１から所定電流Ｉｏｐの値を読み出す（ステップＳ９２）。続いてアンダーシュート電流調整部１１４は、ＡＤＣ１４０を介してＰＤの出力を検出する（ステップＳ９３）。
【００６８】
続いてアンダーシュート電流調整部１１４は、メモリ１２０の相関関数記憶部１２３から相関関数を読み出す（ステップＳ９４）。本実施形態の相関関数は、ＬＤの光量と、第二のアンダーシュート電流Ｉｕｄ２の値とを関連付けた関数である。本実施形態では、ＬＤの光量をＰＤの出力とし、ＰＤの出力と第二のアンダーシュート電流Ｉｕｄ２の値とを関連付けても良い。
【００６９】
この相関関数は、例えばＬＤの光量を変化させ、適切な第二のアンダーシュート電流Ｉｕｄ２の値をサンプリングする実験等を行った結果として得られた関数であり、例えば一次近似や二次近似等で示される関数であっても良い。
【００７０】
続いてアンダーシュート電流調整部１１４は、ＰＤの出力と読み出した相関関数とに基づき、第二のアンダーシュート電流Ｉｕｄ２の値を算出する（ステップＳ９５）。続いてアンダーシュート電流調整部１１４は、算出した値を第二のアンダーシュート電流Ｉｕｄ２の設定値として電流値記憶部１２１に格納する（ステップＳ９４）。第二のアンダーシュート電流Ｉｕｄ２の設定値が電流値記憶部１２１に格納されると、電流比較制御部１１３は、第二のアンダーシュート電流源２４０に対してＤＡＣ１３０を介して設定値に対応する電流を出力させる。
【００７１】
尚本実施形態では、第二のアンダーシュート電流Ｉｕｄ２の値とＰＤの出力との関係を相関関数で示すものとしたが、これに限定されない。第二のアンダーシュート電流Ｉｕｄ２の値とＰＤの出力との関係は、例えばそれぞれの値が対応付けられたルックアップテーブルとしてメモリ１２０に格納されていても良い。すなわち本実施形態で、メモリ１２０に第二のアンダーシュート電流Ｉｕｄ２の値とＰＤの出力とを関連付けた関連付け情報が格納されていれば良い。この関連付け情報は、例えば関数であっても良いし、テーブルであっても良い。本実施形態では、この関連付け情報を有することにより、第二のアンダーシュート電流Ｉｕｄ２の調整を簡単に行うことができる。
【００７２】
以上のように本実施形態では、駆動電流Ｉｋに寄生容量Ｃに基づき設定された固定値である第一のアンダーシュート電流Ｉｕｄ１と、光源であるＬＤの光量に応じて調整される第二のアンダーシュート電流Ｉｕｄ２と、を含めた。このため本実施形態によれば、ＬＤの消灯直後に高速かつ正確に発光電位から目標電位に安定させることができる。よって本実施形態によれば、ＬＤの光出力波形の立ち下がりの鈍りを改善し、光出力の応答特性を改善することができる。
【００７３】
図１０は、光量が変化した場合の第二のアンダーシュート電流Ｉｕｄ２の変動を示す図である。図１０（Ａ）はＬＤの光量が少ない場合の駆動電流Ｉｋを示しており、図１０（Ｂ）はＬＤの光量が多い場合の駆動電流Ｉｋを示している。
【００７４】
本実施形態の駆動電流Ｉｋでは、ＬＤの光量の変動に応じて第二のアンダーシュート電流Ｉｕｄ２の値が変動する。図１０の例では、光量の増加に伴い第二のアンダーシュート電流Ｉｕｄ２の値が増加している。本実施形態では、このように光量の変化に応じて、第二のアンダーシュート電流Ｉｕｄ２の値を調整することで、ＬＤの電位を高速に目標電位に安定させることを可能にしている。
【００７５】
図１１は、光量毎の光源の電位の遷移を示す図である。図１１（Ａ）はアンダーシュート電流の値が一定である場合を示し、図１１（Ｂ）は本実施形態の第二のアンダーシュート電流Ｉｕｄ２の値が調整された場合を示している。
【００７６】
アンダーシュート電流を一定とすると、図１１（Ａ）に示すように、光量毎にアンダーシュート電流が印加された直後のＬＤの電位が異なる。このためＬＤの電位は、光量の変動に応じて、ＬＤの電位が目標電位に安定するまでの遅延時間Ｔにばらつきが生じる。図１１（Ａ）の例では、ＬＤの光量が中程度である場合の遅延時間がＴａであるのに対し、ＬＤの光量が低い場合と高い場合の遅延時間はＴｂとなる。
【００７７】
これに対し本実施形態では、ＬＤの光量に応じて第二のアンダーシュート電流Ｉｕｄ２を調整するため、ＬＤの光量が変動してもアンダーシュート電流の総電荷量が、ＬＤの電位を目標電位まで遷移させる電荷量に調整される。したがって本実施形態の駆動電流ＩｋをＬＤに印加した場合、ＬＤが消灯した後に第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２により、ＬＤの電位を目標電位まで遷移させる電荷量が放電される。尚本実施形態の目標電位とはバイアス電位である。
【００７８】
よって本実施形態では、図１１（Ｂ）に示すように、ＬＤの光量が変動した場合でもＬＤの電位（発光電位）から目標電位に高速安定させることが可能となる。
【００７９】
したがって本実施形態では、点灯周期や消灯時間幅によらず安定した光出力波形を得ることができる。このため本実施形態では、画素の再現性を向上し、特に低濃度における階調再現性に優れた画像形成装置を実現できる。
【００８０】
図１２は、第二のアンダーシュート電流の値が調整された場合の光出力波形を説明する図である。図１２（Ａ）はＬＤを消灯させるＬＤオフ時間が長い場合の光出力波形を示し、図１２（Ｂ）はＬＤオフ時間が短い場合の光出力波形を示している。
【００８１】
図１２（Ａ）、（Ｂ）に示すように、本実施形態では、ＬＤに第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２を印加することで、高速にＬＤの電位が安定していることがわかる。このため本実施形態では、光出力波形の立ち下がりに鈍りが生じることもない。よって本実施形態では、ＬＤオフ時間に依らず光波形波形の立ち上がりを一定にすることができる。
【００８２】
図１３は、アンダーシュート電流が異なる場合のＬＤの電位の差を説明する図である。
【００８３】
図１３は、アンダーシュート電流の値が固定値である場合に、アンダーシュート電流に応じてアンダーシュート電流の印加直後のＬＤの電位が異なる様子を示している。
【００８４】
図１３（Ａ）の例では、アンダーシュート電流の値が比較的小さく、アンダーシュート電流の印加直後のＬＤの電位がバイアス電位より高くなり、ゆっくりとＬＤの電位がバイアス電位まで下がっていく。この場合、ＬＤの電位がバイアス電位に安定するまでに遅延時間Ｔｃ１が生じる。
【００８５】
図１３（Ｂ）の例では、アンダーシュート電流の値が比較的大きく、アンダーシュート電流の印加直後のＬＤの電位が、バイアス電位より低くなり、ゆっくりと電位がバイアス電位まで上がっていく。この場合、ＬＤの電位がバイアス電位に安定するまでに遅延時間Ｔｃ２が生じる。
【００８６】
アンダーシュート電流の値が固定値の場合、遅延時間Ｔｃ１又はＴｃ２も変動しない。このため、例えばＬＤの消灯期間であるＬＤオフ時間が遅延時間Ｔｃ１又はＴｃ２より短い場合、ＬＤの電位がバイアス電位に安定する前に再度ＬＤに駆動電流Ｉｋが印加されることになる。よってＬＤの電位は立ち上がりにおいて電位のレベルが異なることになり、光出力波形の立ち上がりの応答や発振遅延に影響を及ぼす。これらは、応答波形や発光量の差となって現れる。
【００８７】
図１４は、ＬＤオフ時間の違いによる光出力波形の差を説明する第一の図である。
【００８８】
図１４は、アンダーシュート電流の値が比較的小さい場合の例を示している。図１４（Ａ）は、ＬＤオフ時間が長い場合を示しており、図１４（Ｂ）はＬＤオフ時間が短い場合を示している。
【００８９】
図１４（Ａ）のようにＬＤオフ時間が、ＬＤの電位がバイアス電位に安定するまでの遅延時間Ｔｄ１より長い場合、ＬＤの電位がバイアス電位まで安定した状態で、所定電流Ｉｏｐが供給になるため、ＬＤの電位は発光電位まで理想的に変化し、光波形も理想的に立ち上がる。
【００９０】
これに対し図１４（Ｂ）のようにＬＤオフ時間が遅延時間Ｔｄ１より短い場合、ＬＤの電位がバイアス電位まで下がる前、つまりＬＤの電位がバイアス電位より高い状態で所定電流Ｉｏｐが印加される。よってＬＤの電位が発光電位を一時的に越え、光出力が一時的に過発光になってしまう。
【００９１】
図１５は、ＬＤオフ時間の違いによる光出力波形の差を説明する第二の図である。
【００９２】
図１５は、アンダーシュート電流の値が比較的小さい場合の例を示している。図１５（Ａ）は、ＬＤオフ時間が長い場合を示しており、図１５（Ｂ）はＬＤオフ時間が短い場合を示している。
【００９３】
図１５も図１４と同様である。図１５（Ａ）のようにＬＤオフ時間が、ＬＤの電位がバイアス電位に安定するまでの遅延時間Ｔｄ２より長ければ、ＬＤの電位は発光電位まで理想的に変化し、光波形も理想的に立ち上がる。
【００９４】
これに対し図１５（Ｂ）のようにＬＤオフ時間が遅延時間Ｔｄ２より短い場合、ＬＤの電位がバイアス電位まで上がる前、つまりＬＤの電位がバイアス電位より低い状態で所定電流Ｉｏｐが印加されるので、ＬＤの電位が発光電位に上がるまで時間を要し、光出力波形の立ち上がりが理想に比べ鈍ってしまう。
【００９５】
本実施形態では、ＬＤの光量に応じて調整される第二のアンダーシュート電流Ｉｕｄ２を設けることで、上述するような問題を解決している。
【００９６】
さらに従来では、特に、パッケージの大きいＬＤでは、寄生容量の増大や波長帯によっては抵抗成分が増大すること等、さまざまな応答特性の変動要因を有している。例えば、波長７８０ｎｍ帯の赤外半導体レーザと比較して、６５０ｎｍ帯赤色光半導体レーザは一般的に微分抵抗が大きいため、常に高速に光出力の応答が得られるわけではなく、波形の鈍りが発生する場合がある。また赤外半導体レーザでも、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser;垂直共振器面発光レーザ）等は、構造上の違いにより微分抵抗が数百Ω程度と、端面型レーザに比較して非常に大きい微分抵抗を持っている。よってＶＣＳＥＬ自身の端子容量やＶＣＳＥＬを搭載している基板の寄生容量やドライバの端子容量等とＶＣＳＥＬの微分抵抗によりＣＲの時定数が発生する。このため、ＶＣＳＥＬ自身は高速に変調できる素子特性やカットオフ周波数Ftを持っていても、基板に搭載すると所望の高速に光出力の応答が得られないという問題があった。
【００９７】
本実施形態では、どのような光源であっても、寄生容量と微分抵抗などに応じて光出力波形を補正するため、光出力波形の応答特性を改善できる。すなわち本実施形態では、第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２によるアンダーシュート電荷量を、ＬＤの電位を発光電位から消灯時の目標電位に変化させる分だけ印加する構成としている。このため本実施形態では、消灯時にＬＤの電位を目標電位に高速に下げることが可能となり、ＬＤオフ時間の長短に関わらず、次にＬＤを点灯させる際のＬＤの電位を目標電位とすることができる。
【００９８】
以上のように、本実施形態によれば、光波形出力の応答のばらつきを低減し、光出力波形の再現性を向上させることが出来き、光出力波形の応答特性を改善することができる。
【００９９】
尚本実施形態では、ＬＤに第二のアンダーシュート電流Ｉｕｄ２が印加された後に第一のアンダーシュート電流Ｉｕｄ１を印加する構成としたが、これに限定されない。第一のアンダーシュート電流Ｉｕｄ１と第二のアンダーシュート電流Ｉｕｄ２とは、例えば同じタイミングで同時にＬＤに印加されても良い。
【０１００】
図１６は、第一及び第二のアンダーシュート電流を同時にＬＤに印加した場合の駆動電流波形の例を示す図である。
【０１０１】
図１６の例では、第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２を同時に印加し、且つ第一のアンダーシュート期間ｔｕｄ１と第二のアンダーシュート期間ｔｕｄ２を等しくした。こうすることで、より高速にＬＤにアンダーシュート電流を印加することができ、遅延時間Ｔをより短縮できる。
【０１０２】
また図１６の例では、ＬＤオフ時間が数ｎｓｅｃ程度とさらに短くなった場合でも、第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２をＬＤに印加することができる。例えば１画素の実使用条件下での最大パルス幅が７５％ｄｕｔｙの場合、最短オフ時間は２５％つまり１／４画素と設定する必要がある。ここで１画素のＬＤの点灯時間を１０ｓｅｃとすると、最短のＬＤオフ時間は２．５ｎｓｅｃとなる。よって、第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２の印加時間は２．５ｎｓｅｃより短く設定する必要がある。
【０１０３】
図１６の例では、上述したようにＬＤオフ時間が短い場合における第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２の印加に有効である。
【０１０４】
尚駆動電流Ｉｋを図１６に示す波形とする場合、本実施形態の光源駆動回路１００は、第一のアンダーシュート電流源２３０と第二のアンダーシュート電流源２４０を共通化しても良い。この場合スイッチ２３１とスイッチ２４１も共通化される。
【０１０５】
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態では、駆動電流Ｉｋにバイアス電流Ｉｂを含まない点のみ、第一の実施形態と相違する。よって以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【０１０６】
図１７は、第二の実施形態の光源駆動回路を説明する図である。
【０１０７】
本実施形態の光源駆動回路１００Ａは、ＣＰＵ（Central Processing Unit）１１０、メモリ１２０、ＤＡＣ（Digital to Analog Converter）１３０、ＡＤＣ（Analog to Digital Converter）１４０、ＬＤドライバ２００Ａ、抵抗Ｒ１を有する。
【０１０８】
本実施形態のＬＤドライバ２００Ａは、スイッチング電流源２１０、第一のアンダーシュート電流源２３０、第二のアンダーシュート電流源２４０と、各電流源とＬＤとの接続を制御するスイッチ２１１、２３１、２４１を有する。
【０１０９】
図１８は、第二の実施形態の駆動電流波形の例を示す図である。本実施形態の駆動電流Ｉｋは、所定電流Ｉｏｐがスイッチング電流Ｉｈのみで構成されており、バイアス電流Ｉｂは含まない。
【０１１０】
本実施形態では、駆動電流Ｉｋにバイアス電流Ｉｂが含まれないため、ＬＤの消灯後に収束する目標電位が０電位となる。よって本実施形態では、第一のアンダーシュート電流Ｉｕｄ１の電流量は、ＬＤの消灯後のＬＤの電位をゼロ電位とする電流量、すなわち寄生容量Ｃの充電量をゼロにする電流量に設定される。尚第一のアンダーシュート電流Ｉｕｄ１の電流量は、第一のアンダーシュート電流Ｉｕｄ１の値と、第一のアンダーシュート期間ｔｕｄ１の積によって求められる。
【０１１１】
また第二のアンダーシュート電流Ｉｕｄ２は、第一の実施形態と同様に算出した光量値に応じて設定される。
【０１１２】
本実施形態では、以上のように第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２の値を設定することで、第一のアンダーシュート電流Ｉｕｄ１の印加後のＬＤの電位を高速にゼロ電位に安定させることができ、光出力波形の応答特性を改善することができる。
【０１１３】
（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態では、駆動電流Ｉｋにオーバーシュート電流Ｉｏｖを含む点が、第一の実施形態と相違する。よって以下の第三の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【０１１４】
図１９は、第三の実施形態の光源駆動回路を説明する図である。
【０１１５】
本実施形態の光源駆動回路１００Ｂは、ＣＰＵ（Central Processing Unit）１１０、メモリ１２０、ＤＡＣ（Digital to Analog Converter）１３０、ＡＤＣ（Analog to Digital Converter）１４０、ＬＤドライバ２００Ｂ、抵抗Ｒ１を有する。
【０１１６】
本実施形態のＬＤドライバ２００Ｂは、スイッチング電流源２１０、バイアス電流源２２０、第一のアンダーシュート電流源２３０、第二のアンダーシュート電流源２４０、オーバーシュート電流源２５０と、各電流源とＬＤとの接続を制御するスイッチ２１１、２３１、２４１、２５１を有する。
【０１１７】
本実施形態のオーバーシュート電流Ｉｏｖは、スイッチング電流Ｉｈと同期してＬＤに印加される。オーバーシュート電流Ｉｏｖは、例えば寄生容量Ｃの充電の高速化と、ＬＤの微分の抵抗等による波形の鈍りを改善する効果がある。
【０１１８】
図２０は、第三の実施形態の駆動電流波形の例を示す図である。本実施形態の駆動電流Ｉｋは、所定電流Ｉｏｐと同期して印加されるオーバーシュート電流Ｉｏｖを含む。
【０１１９】
本実施形態のオーバーシュート電流Ｉｏｖの電流量は、第一のアンダーシュート電流Ｉｕｄ１の電流量と、第二のアンダーシュート電流Ｉｕｄ２の電流量との和と等しくなるよう設定される。尚オーバーシュート電流Ｉｏｖの電流量は、オーバーシュート電流Ｉｏｖの値と、オーバーシュート電流ＩｏｖがＬＤに印加されるオーバーシュート期間ｔｏｖとの積により求められる。本実施形態のメモリ１２０の電流値記憶部１２１には、オーバーシュート電流Ｉｏｖの値が予め記憶されていても良い。また本実施形態のメモリ１２０の遅延時間記憶部１２２には、オーバーシュート期間ｔｏｖの間スイッチ２５１をオンさせるパルス信号を生成するための遅延時間が予め記憶されていても良い。
【０１２０】
本実施形態では、以上のように設定されたオーバーシュート電流Ｉｏｖを駆動電流Ｉｋに含むことで、光出力波形の立ち下がりだけでなく、光出力波形の立ち上がりの鈍りも改善することができ、光出力波形の応答特性を改善することができる。
【０１２１】
（第四の実施形態）
以下に図面を参照して本発明の第四の実施形態について説明する。本発明の第四の実施形態では、駆動電流Ｉｋに第一のオーバーシュート電流Ｉｏｖ１と第二のオーバーシュート電流Ｉｏｖ２とを含む点が、第一の実施形態と相違する。よって以下の第四の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【０１２２】
図２１は、第四の実施形態の光源駆動回路を説明する図である。
【０１２３】
本実施形態の光源駆動回路１００Ｃは、ＣＰＵ（Central Processing Unit）１１０、メモリ１２０、ＤＡＣ（Digital to Analog Converter）１３０、ＡＤＣ（Analog to Digital Converter）１４０、ＬＤドライバ２００Ｃ、抵抗Ｒ１を有する。
【０１２４】
本実施形態のＬＤドライバ２００Ｃは、スイッチング電流源２１０、バイアス電流源２２０、第一のアンダーシュート電流源２３０、第二のアンダーシュート電流源２４０、第一のオーバーシュート電流源２６０と、第二のオーバーシュート電流源２７０と、各電流源とＬＤとの接続を制御するスイッチ２１１、２３１、２４１、２６１、２７１を有する。
【０１２５】
図２２は、第四の実施形態の駆動電流波形の例を示す第一の図である。
【０１２６】
本実施形態の駆動電流Ｉｋは、所定電流Ｉｏｐと同期して印加される第一のオーバーシュート電流Ｉｏｖ１と第二のオーバーシュート電流Ｉｏｖ２とを含む。
【０１２７】
本実施形態では、第一のオーバーシュート電流Ｉｏｖ１の値を固定値とし、第二のオーバーシュート電流Ｉｏｖ２の値を変動値とした。また本実施形態では、第一のオーバーシュート電流Ｉｏｖ１と第二のオーバーシュート電流Ｉｏｖ２は、同時にオーバーシュート期間ｔｏｖの間ＬＤに印加されるものとした。
【０１２８】
本実施形態の第一のオーバーシュート電流Ｉｏｖ１の値は、第一のオーバーシュート電流Ｉｏｖ１の電流量が第一のアンダーシュート電流Ｉｕｄ１の電流量と等しくなるように設定される。また第二のオーバーシュート電流Ｉｏｖ２の値は、第二のオーバーシュート電流Ｉｏｖ２の電流量が第二のアンダーシュート電流Ｉｕｄ２の電流量と等しくなるように設定される。
【０１２９】
図２３は、第四の実施形態の駆動電流波形の例を示す第二の図である。
【０１３０】
図２３に示す駆動電流Ｉｋでは、第一のオーバーシュート電流Ｉｏｖ１は、所定電流Ｉｏｐの立ち上がりに先立ってＬＤに印加され、第二のオーバーシュート電流Ｉｏｖ２が所定電流Ｉｏｐの立ち上がりと同期してＬＤに印加される。
【０１３１】
また本実施形態では、第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２は、所定電流Ｉｏｐの立ち下がりと同期して、アンダーシュート期間ｔｕｄの間ＬＤに印加される。本実施形態の第一のオーバーシュート期間ｔｏｖ１及び第二のオーバーシュート期間ｔｏｖ２は、アンダーシュート期間ｔｕｄと同じ期間とした。
【０１３２】
図２３に示す駆動電流Ｉｋでは、第一のオーバーシュート電流Ｉｏｖ１により、寄生容量Ｃを前もって充電するため、充電時間によるＬＤの発振遅延時間を軽減することができる。
【０１３３】
また図２２、２３に示すように、本実施形態の駆動電流Ｉｋでは、第一及び第二のオーバーシュート電流Ｉｏｖ１、Ｉｏｖ２の電流量が第一及び第二のアンダーシュート電流Ｉｕｄ１、Ｉｕｄ２の電流量と等しくなるように設定する。よって本実施形態では、第一及び第二のオーバーシュート電流Ｉｏｖ１、Ｉｏｖ２を設定するための回路構成を必要とせず、簡易な構成で光出力波形の立ち上がりの鈍り等を改善できる。
【０１３４】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【符号の説明】
【０１３５】
１００、１００Ａ、１００Ｂ、１００Ｃ  光源駆動回路
１１０  ＣＰＵ
１２０  メモリ
１３０  ＤＡＣ
１４０  ＡＤＣ
２００、２００Ａ、２００Ｂ、２００Ｃ  ＬＤドライバ
２１０  スイッチング電流源
２２０  バイアス電流源
２３０  第一のアンダーシュート電流源
２４０  第二のアンダーシュート電流源
【先行技術文献】
【特許文献】
【０１３６】
【特許文献１】特開平４−１４６５４６号公報
【特許文献２】特開平２−２１５２３９号公報
【図１】
2014130885.tif 000003
【図２】
2014130885.tif 000004
【図３】
2014130885.tif 000005
【図４】
2014130885.tif 000006
【図５】
2014130885.tif 000007
【図６】
2014130885.tif 000008
【図７】
2014130885.tif 000009
【図８】
2014130885.tif 000010
【図９】
2014130885.tif 000011
【図１０】
2014130885.tif 000012
【図１１】
2014130885.tif 000013
【図１２】
2014130885.tif 000014
【図１３】
2014130885.tif 000015
【図１４】
2014130885.tif 000016
【図１５】
2014130885.tif 000017
【図１６】
2014130885.tif 000018
【図１７】
2014130885.tif 000019
【図１８】
2014130885.tif 000020
【図１９】
2014130885.tif 000021
【図２０】
2014130885.tif 000022
【図２１】
2014130885.tif 000023
【図２２】
2014130885.tif 000024
【図２３】
2014130885.tif 000025