(57)【要約】【課題】黒挿入用のデジタルデータを用いることなく黒挿入を行うための階調電圧生成回路を提供する。【解決手段】本発明に係る階調電圧生成回路１０２は、第１電圧Ｖ１ａが印加されている第１ノードＮ１と、第２電圧Ｖ９ａが印加されている第２ノードＮ２と、入力端子Ａ、入力端子Ｂ及び出力端子Ｏを有するセレクタＳ１と、出力端子Ｏと第２ノードＮ２との間に設けられた複数の第１抵抗Ｒ１１１ａ〜Ｒ１１１ｃとを備え、複数の第１抵抗Ｒ１１１ａ〜Ｒ１１１ｃにより分圧された複数の電圧を階調電圧ＧＭＡ１〜ＧＭＡ９として出力し、セレクタＳ１は、入力端子Ａが第１ノードＮ１に接続され、入力端子Ｂが第２ノードＮ２に接続され、ＳＥＬ＿ＢｌａｃｋがＨの場合、出力端子Ｏの電圧として入力端子Ｂの電圧を選択し、Ｌの場合、出力端子Ｏの電圧として入力端子Ａの電圧を選択する。【選択図】図５
2014202905.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置された画素群に供給する信号電圧の基準となる複数の電圧からなる階調電圧を生成する階調電圧生成回路であって、
第１電圧が印加されている第１ノードと、
前記第１電圧とは異なる第２電圧が印加されている第２ノードと、
第１入力端子、第２入力端子及び第１出力端子を有し、前記画素群の少なくとも一部に黒を表示するタイミングを示す制御信号に応じて、前記第１入力端子の電圧又は前記第２入力端子の電圧を選択して前記第１出力端子に出力する第１選択回路と、
前記第１出力端子と前記第２ノードとの間に設けられた複数の第１抵抗とを備え、
前記複数の第１抵抗により分圧された複数の電圧を前記階調電圧として出力し、
前記第１選択回路は、
前記第１入力端子が前記第１ノードに接続され、
前記第２入力端子が前記第２ノードに接続され、
前記制御信号が黒を表示するタイミングを示す場合、前記第２入力端子の電圧を選択し、示さない場合、前記第１入力端子の電圧を選択する
階調電圧生成回路。
【請求項２】
前記階調電圧は、第１極性の階調電圧と、第２極性の階調電圧とを含み、
前記第１及び第２電圧は、前記第１極性の電圧であり、
前記階調電圧生成回路は、さらに、
前記第２極性の第３電圧が印加されている第３ノードと、
前記第２極性の電圧であって、前記第３電圧とは異なる第４電圧が印加されている第４ノードと、
第３入力端子、第４入力端子及び第２出力端子を有し、前記制御信号に応じて、前記第３入力端子の電圧又は前記第４入力端子の電圧を選択して前記第２出力端子に出力する第２選択回路と、
前記第２出力端子と前記第３ノードとの間に設けられた複数の第２抵抗とを備え、
前記第２抵抗により分圧された複数の電圧を前記第２極性の階調電圧として出力し、
前記第２選択回路は、
前記第３入力端子が前記第３ノードに接続され、
前記第４入力端子が前記第４ノードに接続され、
前記制御信号が黒を表示するタイミングを示す場合、前記第４入力端子の電圧を選択し、示さない場合、前記第３入力端子の電圧を選択する
請求項１に記載の階調電圧生成回路。
【請求項３】
前記第１電圧は前記第２電圧より高く、前記第３電圧は前記第４電圧より低い
請求項２に記載の階調電圧生成回路。
【請求項４】
前記第１電圧は前記第２電圧より低く、前記第３電圧は前記第４電圧より高い
請求項２に記載の階調電圧生成回路。
【請求項５】
前記画素群を構成する各画素は液晶素子を有し、
前記第１極性及び前記第２極性は、前記液晶素子に印加される電圧の極性に対応する
請求項２〜４のいずれか１項に記載の階調電圧生成回路。
【請求項６】
さらに、前記第１出力端子と前記複数の第１抵抗との間に設けられた第１ボルテージフォロワ回路、及び、前記第２ノードと前記複数の第１抵抗との間に設けられた第２ボルテージフォロワ回路を備える
請求項１〜５のいずれか１項に記載の階調電圧生成回路。
【請求項７】
請求項１〜６のいずれか１項に記載の階調電圧生成回路と、
前記画素群とを備え、
前記画素群を構成する各画素は、前記信号電圧に応じて輝度を変化させる
表示装置。
【請求項８】
２次元状に配置された画素群に供給する信号電圧の基準となる複数の電圧からなる階調電圧を生成する階調電圧生成回路を備える表示装置の駆動方法であって、
前記階調電圧として電位の異なる複数の電圧を生成する第１動作ステップと、
前記階調電圧として同電位の複数の電圧を生成する第２動作ステップとを含む
表示装置の駆動方法。
【請求項９】
前記第１動作ステップと前記第２動作ステップとを、前記表示装置の水平期間内に行う
請求項８に記載の表示装置の駆動方法。
【請求項１０】
前記表示装置は、前記画素群の画素行ごとに、前記信号電圧の書き込みを制御する走査回路を備え、
前記走査回路は、
前記第１動作ステップにおいて、一の行に前記信号電圧を書き込み、他の一の行に前記信号電圧を書き込まず、
前記第２動作ステップにおいて、前記一の行に前記信号電圧を書き込まず、前記他の一の行に前記信号電圧を書き込む
請求項８又は９に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元状に配置された画素群に供給する階調電圧を生成する階調電圧生成回路と、その階調電圧生成回路を用いた表示装置と、この表示装置の駆動方法とに関する。
【背景技術】
【０００２】
従来、表示装置では、動作を表示したときに生じる動画ボケを低減するために、黒挿入を行う方法が知られている。黒挿入とは、表示パネルを構成する複数の画素が、連続する２つのフレームの各々に対応した輝度で発光する間に、一旦、黒を表示することである。この黒挿入により、表示装置は、前のフレームにおける残像を抑制し、良好な画像を表示することができる。
【０００３】
このような黒挿入の方法として、例えば、全ての走査線に対して信号電圧を書き込むための電圧を印加した状態で、信号電圧として黒表示を示す信号電圧を印加する方法がある（例えば、特許文献１参照）。
【０００４】
これにより、全ての画素は黒を表示する。すなわち、表示装置の表示パネルには黒画像が表示される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２９５３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、画素に印加される信号電圧は、画素の輝度を示す多階調（例えば、２５６階調）のデジタルデータをＤＡ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ）変換することにより生成される。したがって、黒挿入を行うためには、表示パネルの全ての画素に黒を表示する黒挿入用のデジタルデータを用いてＤＡ変換する必要がある。
【０００７】
しかしながら、黒挿入を行うために黒挿入用のデジタルデータをＤＡ変換する方法では、黒挿入用のデジタルデータをＤＡ変換器に入力する必要があるので、黒挿入用のデジタルデータの転送時間を確保することが必要である。
【０００８】
本発明は、上記課題を解決するためになされたものであり、黒挿入用のデジタルデータを用いることなく黒挿入を行うための階調電圧生成回路等を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る階調電圧生成回路は、２次元状に配置された画素群に供給する信号電圧の基準となる複数の電圧からなる階調電圧を生成する階調電圧生成回路であって、第１電圧が印加されている第１ノードと、前記第１電圧とは異なる第２電圧が印加されている第２ノードと、第１入力端子、第２入力端子及び第１出力端子を有し、前記画素群の少なくとも一部に黒を表示するタイミングを示す制御信号に応じて、前記第１入力端子の電圧又は前記第２入力端子の電圧を選択して前記第１出力端子に出力する第１選択回路と、前記第１出力端子と前記第２ノードとの間に設けられた複数の第１抵抗とを備え、前記複数の第１抵抗により分圧された複数の電圧を前記階調電圧として出力し、前記第１選択回路は、前記第１入力端子が前記第１ノードに接続され、前記第２入力端子が前記第２ノードに接続され、前記制御信号が黒を表示するタイミングを示す場合、前記第２入力端子の電圧を選択し、示さない場合、前記第１入力端子の電圧を選択する。
【００１０】
これにより、制御信号が黒を表示するタイミングを示す場合、第１出力端子から出力される電圧は、第２電圧となる。よって、複数の第１抵抗により構成される分圧回路の両端に印加される電圧はいずれも第２電圧となるので、複数の第１抵抗により分圧された複数の電圧からなる階調電圧は、全て第２電圧となる。すなわち、同電位となる。したがって、第２電圧を画素に黒を表示させる電圧とした場合、階調電圧生成回路から階調電圧として出力される電圧は、いずれも画素に黒を表示させる電圧となる。その結果、この階調電圧生成回路で生成された階調電圧を基準として生成された多階調の各階調に対応する信号電圧は、いずれも画素に黒を表示させる電圧となる。
【００１１】
このように、制御信号が黒を表示するタイミングを示す場合、画素群に供給される信号電圧は、画素の輝度を示すデジタルデータに関わらず、画素に黒を表示させる電圧となる。つまり、上記の階調電圧生成回路を用いて、画素群に供給する信号電圧を生成する表示装置は、黒挿入用のデジタルデータを用いることなく黒挿入を行うことができる。
【００１２】
また、前記階調電圧は、第１極性の階調電圧と、第２極性の階調電圧とを含み、前記第１及び第２電圧は、前記第１極性の電圧であり、前記階調電圧生成回路は、さらに、前記第２極性の第３電圧が印加されている第３ノードと、前記第２極性の電圧であって、前記第３電圧とは異なる第４電圧が印加されている第４ノードと、第３入力端子、第４入力端子及び第２出力端子を有し、前記制御信号に応じて、前記第３入力端子の電圧又は前記第４入力端子の電圧を選択して前記第２出力端子に出力する第２選択回路と、前記第２出力端子と前記第３ノードとの間に設けられた複数の第２抵抗とを備え、前記第２抵抗により分圧された複数の電圧を前記第２極性の階調電圧として出力し、前記第２選択回路は、前記第３入力端子が前記第３ノードに接続され、前記第４入力端子が前記第４ノードに接続され、前記制御信号が黒を表示するタイミングを示す場合、前記第４入力端子の電圧を選択し、示さない場合、前記第３入力端子の電圧を選択しても良い。
【００１３】
これにより、異なる極性の信号電圧を印加することが必要な画素群に対しても、黒挿入を行うことができる。
【００１４】
例えば、前記第１電圧は前記第２電圧より高く、前記第３電圧は前記第４電圧より低くても良い。
【００１５】
これにより、各画素の特性が、第１極性の階調電圧を基準として生成された信号電圧と所定の基準電圧との差が小さいほど輝度が小さい場合、又は、第２極性の階調電圧を基準として生成された信号電圧と所定の基準電圧との差が小さいほど輝度が小さい場合、黒挿入を行うことができる。
【００１６】
例えば、前記第１電圧は前記第２電圧より低く、前記第３電圧は前記第４電圧より高くても良い。
【００１７】
これにより、各画素の特性が、第１極性の階調電圧を基準として生成された信号電圧と所定の基準電圧との差が大きいほど輝度が小さい場合、又は、第２極性の階調電圧を基準として生成された信号電圧と所定の基準電圧との差が大きいほど輝度が小さい場合、黒挿入を行うことができる。
【００１８】
また、前記画素群を構成する各画素は液晶素子を有し、前記第１極性及び前記第２極性は、前記液晶素子に印加される電圧の極性に対応しても良い。
【００１９】
これにより、液晶素子の劣化を抑制することができる。
【００２０】
また、さらに、前記第１出力端子と前記複数の第１抵抗との間に設けられた第１ボルテージフォロワ回路、及び、前記第２ノードと前記複数の第１抵抗との間に設けられた第２ボルテージフォロワ回路を備えても良い。
【００２１】
これにより、階調電圧生成回路の出力側に接続された負荷の影響で、階調電圧が変化するのを抑制できる。
【００２２】
なお、本発明は、このような階調電圧生成回路を備える表示装置として実現することができる。すなわち、本発明の一態様に係る表示装置は、上記階調電圧生成回路と、前記画素群とを備え、前記画素群を構成する各画素は、前記信号電圧に応じて輝度を変化させる。
【００２３】
また、本発明は、このような表示装置に含まれる特徴的な処理部が実行する処理をステップとする表示装置の駆動方法として実現することができる。すなわち、本発明の一態様に係る表示装置の駆動方法は、２次元状に配置された画素群に供給する信号電圧の基準となる複数の電圧からなる階調電圧を生成する階調電圧生成回路を備える表示装置の駆動方法であって、前記階調電圧として電位の異なる複数の電圧を生成する第１動作ステップと、前記階調電圧として同電位の複数の電圧を生成する第２動作ステップとを含む。
【００２４】
また、前記第１動作ステップと前記第２動作ステップとを、前記表示装置の水平期間内に行っても良い。
【００２５】
これにより、走査回路の回路規模を増大させることなく、表示装置が表示する映像のフレームレートを維持した状態で、黒挿入を実施することができる。
【００２６】
また、前記表示装置は、前記画素群の画素行ごとに、前記信号電圧の書き込みを制御する走査回路を備え、前記走査回路は、前記第１動作ステップにおいて、一の行に前記信号電圧を書き込み、他の一の行に前記信号電圧を書き込まず、前記第２動作ステップにおいて、前記一の行に前記信号電圧を書き込まず、前記他の一の行に前記信号電圧を書き込んでも良い。
【００２７】
また、階調電圧生成回路及び表示装置に含まれる特徴的な処理部としてコンピュータを機能させるためのプログラムまたは表示装置の駆動方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ−Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のコンピュータ読取可能な非一時的な記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。
【発明の効果】
【００２８】
本発明によると、黒挿入用のデジタルデータを用いることなく黒挿入を行うための階調電圧生成回路を実現できる。
【図面の簡単な説明】
【００２９】
【図１】液晶表示装置の構成を示すブロック図である。
【図２】液晶パネルが有する各画素の構成を模式的に示す回路図である。
【図３】信号線駆動回路の詳細な構成を示すブロック図である。
【図４】階調電圧生成回路の詳細な構成を模式的に示すブロック図である。
【図５】階調電圧生成回路の詳細な構成を示す回路図である。
【図６Ａ】液晶パネルへの信号電圧の書き込み動作を模式的に示すタイミングチャートである。
【図６Ｂ】図６Ａ中の点線で示す箇所における動作を、より詳細に示すタイミングチャートである。
【図７】液晶表示装置の動作を示すフローチャートである。
【図８】比較例１に係る表示装置の動作を示すタイミングチャートである。
【図９】比較例２に係る表示装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００３０】
まず、本発明の実施の形態について説明する前に、立体視対応の表示装置において黒挿入を行う場合に生じる課題について、比較例を用いて説明する。
【００３１】
（比較例１）
立体視対応の表示装置は、互いに視差を有する右眼用画像と左眼用画像とを、例えば１フレーム毎に交互に表示することにより、ユーザが立体的に感じる画像を表示する。ユーザは、右眼と左眼とを、例えば１フレーム毎に交互に遮蔽するシャッターグラスを用いることにより、右眼で右眼用画像を見て、左眼で左眼用画を見ることができ、その結果、画像を立体的に感じることができる。
【００３２】
図８は、比較例１に係る表示装置の信号電圧の書き込み動作を模式的に示すタイミングチャートである。
【００３３】
この表示装置は、立体視対応の表示装置であって、表示パネルを駆動するための各ドライバを有し、具体的には、表示パネル上部（Upper screen）を駆動するゲートドライバ（Gate Dr-1）と、表示パネル中央部（Middle screen）を駆動するゲートドライバ（Gate Dr-2）と、表示パネル下部（Lower screen）を駆動するゲートドライバ（Gate Dr-3）とを備える。各ゲートドライバは、左眼用画像の輝度を示すデジタルデータである左眼用画像データ（Left eye data）に対応する信号電圧、及び、右眼用画像の輝度を示すデジタルデータである右眼用画像データ（Right eye data）に対応する信号電圧を表示パネルに書き込む。ここで、信号電圧を表示パネルに書き込むとは、信号電圧を、表示パネルを構成する画素群に印加することである。
【００３４】
まず、表示装置は、各ゲートドライバを順に駆動することにより、表示パネルに左眼用画像データに対応する信号電圧を書き込む。具体的には、Gate Dr-1が書き込み動作を行うことにより、左眼用画像データの表示パネル上部に対応する信号電圧が表示パネル上部に書き込まれ、Gate Dr-2が書き込み動作を行うことにより、左眼用画像データの表示パネル中央部に対応する信号電圧が表示パネル中央部に書き込まれ、Gate Dr-3が書き込み動作を行うことにより、左眼用画像データの表示パネル下部に対応する信号電圧が表示パネル下部に書き込まれる。そして、表示パネルは、書き込まれた信号電圧に応じた輝度で発光する。すなわち、表示装置は左眼用画像を表示する。
【００３５】
続いて、表示装置は、上記左眼用画像データに対する処理と同様に、各ドライバを順に駆動することにより、表示パネルに右眼用画像データに対応する信号電圧を書き込む。その結果、表示装置は右眼用画像を表示する。
【００３６】
しかしながら、このような表示装置では、シャッターグラスのシャッター（Shutter）を切り替えた場合に、表示パネルの一部分において、シャッターが遮蔽している側の画像が表示される、という課題が生じる。例えば、図８に示すように、左眼用画像データの書き込み期間と右眼用画像データの書き込み期間との間に、シャッターグラスによる遮蔽を右眼から左眼に切り替えた場合、切り替え後に、表示パネル中央部及び表示パネル下部において、ユーザは右眼で左眼用画像を見てしまう。すなわち、本来ユーザが見るべき画像とは逆サイドの画像が見えてしまう。
【００３７】
（比較例２）
そこで、このような立体視対応の表示装置において、本来ユーザが見るべき画像とは逆サイドの画像の表示を抑制するために、左眼用画像データの書き込み期間と右眼用画像データの書き込み期間との間に黒挿入の期間を設け、この黒挿入の期間にシャッターグラスのシャッターを切り替えることが考えられる。
【００３８】
図９は、比較例２に係る表示装置の信号電圧の書き込み動作を模式的に示すタイミングチャートである。
【００３９】
このように、比較例２に係る表示装置は、左眼用画像データの書き込み期間と右眼用画像データの書き込み期間との間に黒挿入の期間を設ける。これにより、比較例２に係る表示装置は、シャッターグラスのシャッターを切り替えた場合に、本来ユーザが見るべき画像とは逆サイドの画像の表示されることを抑制できる。
【００４０】
しかしながら、表示装置が黒挿入を行うためには、表示装置外部から入力された映像信号に基づく右眼用画像データ及び左眼用画像データ（Normal data）とは別に、黒挿入用のデジタルデータである黒画像データ（Black data）を生成し、この黒画像データを用いてＤＡ変換器でＤＡ変換するために要する時間、例えばＤＡ変換器への転送時間、を確保する必要がある。
【００４１】
また、比較例２に係る表示装置において、比較例１に係る表示装置と同等のフレームレートを実現する場合、次のような課題が生じる。
【００４２】
黒挿入を行うためには、映像信号に基づく右眼用画像データ及び左眼用画像データである通常データ（Normal data）に対応する信号電圧を書き込む処理と同様に、黒画像データ（Black data）に対応する信号電圧を書き込む処理が必要である。つまり、比較例２に係る表示装置において、比較例１に係る表示装置と同等のフレームレートを実現する場合、信号電圧を書き込むための各ゲートドライバは、倍の速度で動作する必要がある。すなわち、ゲートドライバの負荷が重くなるという課題が生じる。
【００４３】
また、通常データ（Normal data）に対応する信号電圧を書き込むためのゲートドライバと別に、黒画像データ（Black data）に対応する信号電圧を書き込むためのゲートドライバを設ける構成も考えられるが、この場合はゲートドライバの数が増えることにより、回路規模の増加、コストアップ等の課題が生じる。
【００４４】
（実施の形態）
このような課題を解決するために、本実施の形態に係る階調電圧生成回路は、画素群に供給する信号電圧の基準となる複数の電圧からなる階調電圧を生成する階調電圧生成回路であって、制御信号が画素群の少なくとも一部に黒を表示するタイミングを示す場合、同電位の複数の電圧を階調電圧として生成し、示さない場合、電位の異なる複数の電圧を階調電圧として生成する。これにより、本実施の形態に係る階調電圧生成回路を用いて画素群に供給する信号電圧を生成する表示装置は、黒挿入用のデジタルデータを用いることなく黒挿入を行うことができる。
【００４５】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００４６】
本実施の形態に係る階調電圧生成回路は、２次元状に配置された画素群に供給する信号電圧の基準となる階調電圧を生成する階調電圧生成回路であって、例えば液晶パネル等を備える液晶表示装置で用いられる。
【００４７】
＜構成＞
［液晶表示装置］
図１は、本実施の形態における液晶表示装置１００の構成を示すブロック図である。
【００４８】
同図に示す液晶表示装置１００は、立体視対応の液晶表示装置であり、画像信号処理回路１０１、本実施の形態に係る階調電圧生成回路１０２、信号線駆動回路１０３、ゲート線駆動回路１０４、液晶パネル１０５及び制御回路１０６を備える。
【００４９】
画像信号処理回路１０１は、制御回路１０６による制御の下で、外部から入力される映像信号に基づいて、液晶パネル１０５が有する各画素の表示の階調（輝度）を示すデジタルデータ（画素データ）を信号線駆動回路１０３に出力する。ここで、画像データには、右眼用のデジタルデータと左眼用のデジタルデータとが含まれ、画像信号処理回路１０１は、信号線駆動回路１０３に対して、右眼用のデジタルデータと左眼用のデジタルデータとを、例えば１フレーム毎に交互に出力する。
【００５０】
階調電圧生成回路１０２は、信号線駆動回路１０３に供給する階調電圧を生成する回路であって、制御回路１０６から入力される、液晶パネル１０５の少なくとも一部に黒を表示するタイミングを示す制御信号であるＳＥＬ＿Ｂｌａｃｋに応じて動作を切り替える。具体的には、階調電圧生成回路１０２は、ＳＥＬ＿Ｂｌａｃｋが黒を表示するタイミングを示さない場合（例えばＬの場合）、信号線駆動回路１０３におけるＤＡ変換の基準となる多階調（例えば、９階調）の各階調に対応する電圧を生成し、生成した電圧を階調電圧として信号線駆動回路１０３へ出力する第１動作を行う。一方、ＳＥＬ＿Ｂｌａｃｋが黒を表示するタイミングを示す場合（例えばＨの場合）、ＤＡ変換の基準となる多階調の各階調に対応する電圧として同電位の同一電圧を生成し、生成した同一電圧を階調電圧として信号線駆動回路１０３へ出力する第２動作を行う。この階調電圧生成回路１０２の詳細な構成については後述する。
【００５１】
なお、上記説明では階調電圧生成回路１０２はＤＡ変換の基準となる多階調の各階調（例えば、９階調）に対応する電圧を生成するとしたが、階調電圧生成回路１０２が生成する階調電圧の階調数は、信号電圧の階調数と同じであってもよい。すなわち、階調電圧生成回路１０２は、画素の輝度に対応する多階調（例えば、２５６階調）の各階調に対応する電圧を生成してもよい。つまり、信号線駆動回路１０３は階調電圧を基準として別の電圧を生成することなく、ＤＡ変換してもよい。
【００５２】
信号線駆動回路１０３は、階調電圧生成回路１０２から供給された多階調の階調電圧（例えば、９階調）を基準として、画素の輝度を示す多階調（例えば、２５６階調）のデジタルデータをＤＡ変換し、ＤＡ変換により生成した多階調（例えば、２５６階調）の電圧（信号電圧）を、制御回路１０６による制御の下で、液晶パネル１０５の列ごとに設けられた信号線６０に出力する。つまり、液晶パネル１０５が有する各画素の表示の階調（輝度）に対応した信号電圧を出力する。
【００５３】
ここで、上述したように、階調電圧生成回路１０２はＳＥＬ＿ＢｌａｃｋがＨの場合には、信号線駆動回路１０３におけるＤＡ変換の基準となる階調電圧として、同一電圧を生成している。したがって、ＳＥＬ＿ＢｌａｃｋがＨの場合には、信号線駆動回路１０３は、画像信号処理回路１０１から入力された画像データに関わらず、信号線６０に対して同一電圧を出力する。この信号線駆動回路１０３の詳細な構成については後述する。
【００５４】
ゲート線駆動回路１０４は、制御回路１０６による制御の下で、液晶パネル１０５の行ごとに設けられたゲート線７０に対して、走査するための電圧（ゲートパルス）を出力する。具体的には、ゲート線駆動回路１０４は、ゲートパルスを行順次にＨとすることにより、液晶パネル１０５に対して信号電圧を行順次に書き込む。このゲート線駆動回路１０４は、液晶パネル１０５を構成する画素群の複数行ごとに対応するゲートドライバと、各ゲートドライバの後段に設けられ、各画素行に対応するゲートバッファとを備える。
【００５５】
液晶パネル１０５は、２次元状（例えば、１９２０列、１０８０行）に配置された画素群を有する表示パネルであり、液晶表示装置１００の外部から入力された映像信号に対応する右眼用画像及び左眼用画像と、黒画像とを表示する。ここで、黒画像とは、黒挿入用の画像であり、全ての画素が黒の画像である。ただし、右眼用画像、左眼用画像及び黒画像は、ゲート線駆動回路１０４によって行順次に書き込まれるため、同時刻において液晶パネル１０５全体が黒にはならず、液晶パネル１０５の一部に黒画像が表示され、他部に右眼用画像又は左眼用画像が表示されている場合がある。
【００５６】
図２は、液晶パネル１０５が有する各画素１５１の構成を模式的に示す回路図である。
【００５７】
画素１５１は、液晶層、信号電圧が印加される画素電極、及び、画素電極に対向する対向電極を有する液晶素子１５２と、ソースが液晶素子１５２に接続され、ゲートが信号線６０に接続され、ゲートがゲート線７０に接続されたＴＦＴ（Thin Film Transistor）１５３とを有する。これにより、ゲート線駆動回路１０４からゲート線７０に出力されたゲートパルスがＨの場合、ＴＦＴ１５３がソースとドレインとを導通することにより、信号線駆動回路１０３から信号線６０に出力された信号電圧が、ＴＦＴ１５３を介して液晶素子１５２の画素電極に印加される。液晶素子１５２が有する液晶層は、印加された信号電圧に応じて、光の偏光方向を変化させる。したがって、液晶素子１５２を透過するバックライトの光量は信号電圧に応じて制御される。その結果、信号電圧に応じて画素１５１の輝度が制御される。例えば、信号電圧が同一電圧の場合、液晶素子１５２を透過するバックライトの光量は実質的にゼロとなり、画素１５１には黒が表示された状態となる。
【００５８】
制御回路１０６は、外部から入力される映像信号に含まれる水平同期信号及び垂直同期信号等に基づいて、画像信号処理回路１０１、階調電圧生成回路１０２、信号線駆動回路１０３及びゲート線駆動回路１０４に対して、それらを制御するためのタイミング信号及びＳＥＬ＿Ｂｌａｃｋ等を出力する回路であり、制御プログラムを格納した不揮発性メモリ及びその制御プログラムを実行するＣＰＵ等を有している。
【００５９】
［信号線駆動回路１０３の詳細構成］
次に、信号線駆動回路１０３の詳細な構成について説明する。図３は、信号線駆動回路１０３の詳細な構成を示すブロック図である。
【００６０】
同図に示す信号線駆動回路１０３は、シフトレジスタ１３１と、データラッチ１３２と、データラッチ１３２で保持された画像データをＤＡ変換するＤＡ変換器１３３と、各信号線６０に対応して設けられた出力ドライバ１３４とを備える。
【００６１】
シフトレジスタ１３１は、画像信号処理回路１０１から送られてくる、映像信号に基づく１行分の画像データを受け取る。
【００６２】
データラッチ１３２は、シフトレジスタ１３１から各列に対応する画像データ（例えば、列ごとに８ビット（２５６階調）の画像データ）を取り出して保持する。
【００６３】
ＤＡ変換器１３３は、データラッチ１３２で保持された画像データ（例えば、８ビットの画像データ）を、階調電圧生成回路１０２から出力された多階調（例えば、９階調）の電圧からなる階調電圧を基準電圧として用いてＤＡ変換する。その結果、多階調（例えば、２５６階調）の信号電圧を生成し、出力ドライバ１３４を介して信号線６０に出力する。ここで、上述したように、階調電圧生成回路１０２は、ＳＥＬ＿ＢｌａｃｋがＨの場合には、同一電圧を生成している。したがって、ＳＥＬ＿ＢｌａｃｋがＨの場合、ＤＡ変換器１３３は、データラッチ１３２で保持された画像データに関わらず、同一電圧を出力する。
【００６４】
出力ドライバ１３４は、液晶パネル１０５を構成する画素群の複数列ごとに対応するソースドライバと、各ソースドライバの後段に設けられ、各画素列に対応するソースバッファとを備える。例えば、出力ドライバ１３４は、液晶パネル１０５を構成する画素群が１９２０行の場合、約３８０列ごとに対応する５つのソースドライバを備える。また、各画素がＲ、Ｇ、Ｂに対応するＲ画素、Ｇ画素、Ｂ画素を含む場合、各ソースドライバは上記説明の３倍の列（例えば、約１１００列）ごとに対応してもよい。
【００６５】
このように、信号線駆動回路１０３は、階調電圧生成回路１０２で生成された階調電圧を基準として用いて画像データをＤＡ変換することにより、画像データが示す階調に対応する信号電圧を各信号線６０へ出力する。
【００６６】
［階調電圧生成回路１０２の詳細構成］
次に、本実施の形態に係る階調電圧生成回路１０２の詳細な構成について説明する。
【００６７】
図４は、階調電圧生成回路１０２の詳細な構成を模式的に示すブロック図であり、図５は、さらに詳細な構成を示す回路図である。
【００６８】
なお、図４及び図５には、階調電圧生成回路１０２と併せて信号線駆動回路１０３の出力ドライバ１３４が備える各ソースドライバ（Source Dr-1〜Source Dr-ｘ）２０２＿１〜２０２＿ｘも図示されている。ただし、図４及び図５では、階調電圧生成回路１０２と出力ドライバ１３４との間に設けられているＤＡ変換器１３３については、省略されている。
【００６９】
上述したように、階調電圧生成回路１０２は、ＳＥＬ＿ＢｌａｃｋがＨの場合、ＤＡ変換の基準となる多階調の各階調に対応する電圧として同電位の同一電圧を生成し、ＳＥＬ＿ＢｌａｃｋがＬの場合、電位の異なる複数の電圧を生成する。
【００７０】
ところで、液晶素子１５２には直流駆動により寿命が短くなるという課題があり、これを解消するため、本実施の形態において、信号線駆動回路１０３は、信号電圧として交流電圧を印加する。つまり、信号線駆動回路１０３は、正極性の信号電圧と負極性の信号電圧とを、例えば１フレームごとに反転して、信号線６０へ出力する。このため、信号線駆動回路１０３のＤＡ変換器１３３は、正極性用の同一電圧を基準とする正極性の信号電圧を生成するための正極性用の階調電圧と、負極性用の同一電圧を基準とする負極性の信号電圧を生成するための負極性用の階調電圧とを必要とする。
【００７１】
図４及び図５に示す階調電圧生成回路１０２は、このような正極性用の階調電圧と負極性用の階調電圧とを生成する。
【００７２】
具体的には、階調電圧生成回路１０２は、ＤＡ変換器１３３において正極性の信号電圧を生成するための基準電圧となる複数の電圧からなる正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９と、ＤＡ変換器１３３において負極性の信号電圧を生成するための基準電圧となる複数の電圧からなる負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８とを生成する。
【００７３】
また、階調電圧生成回路１０２は、制御回路１０６から出力されたＳＥＬ＿Ｂｌａｃｋに応じて、次のように動作を切り替える。具体的には、ＳＥＬ＿ＢｌａｃｋがＬの場合、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として電位の異なる複数の電圧Ｖ１〜Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として電位の異なる複数の電圧Ｖ１０〜Ｖ１８を生成する。一方、ＳＥＬ＿ＢｌａｃｋがＨの場合、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として同電位の複数の電圧Ｖ９（正極性用の同一電圧）を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として同電位の複数の電圧Ｖ１０（負極性用の同一電圧）を生成する。
【００７４】
この階調電圧生成回路１０２は、抵抗Ｒ１０１〜Ｒ１０５と、セレクタＳ１（第１選択回路）及びＳ２（第２選択回路）と、バッファＢ１（第１のボルテージフォロワ回路）及びバッファＢ２（第２のボルテージフォロワ回路）と、バッファＢ３及びＢ４と、抵抗Ｒ１１１ａ〜Ｒ１１１ｃ（複数の第１抵抗）及びＲ１１２ａ〜Ｒ１１２ｃ（複数の第２抵抗）と、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９（以下、階調電圧ＧＭＡ１〜ＧＭＡ９と記載する場合あり）を出力する複数の正極性用の出力端子と、負極性用の複数の階調電圧ＧＭＡ１０〜ＧＭＡ１８（以下、階調電圧ＧＭＡ１０〜ＧＭＡ１８と記載する場合あり）を出力する複数の負極性用の出力端子とを備える。
【００７５】
抵抗Ｒ１０１〜Ｒ１０５は、基準電圧Ｖｒｅｆを分圧する分圧回路を構成する。
【００７６】
セレクタＳ１は、入力端子Ａ（第１入力端子）、入力端子Ｂ（第２入力端子）及び出力端子Ｏ（第１出力端子）を有し、液晶パネル１０５の画素群の少なくとも一部に黒を表示するタイミングを示すＳＥＬ＿Ｂｌａｃｋ（制御信号）に応じて、入力端子Ａの電圧又は入力端子Ｂの電圧を選択して出力端子Ｏに出力する。具体的には、ＳＥＬ＿ＢｌａｃｋがＨの場合に入力端子Ｂの電圧を選択し、ＳＥＬ＿ＢｌａｃｋがＬの場合に入力端子Ａの電圧を選択する。
【００７７】
ここで、セレクタＳ１の入力端子Ａは、抵抗Ｒ１０１と抵抗Ｒ１０３との接続点である第１ノードＮ１に接続され、入力端子Ｂは、抵抗Ｒ１０３と抵抗Ｒ１０５との接続点である第２ノードＮ２に接続されている。したがって、第１ノードＮ１の電圧をＶ１ａ、第２ノードＮ２の電圧をＶ９ａとすると、出力端子Ｏから出力される電圧は、ＳＥＬ＿ＢｌａｃｋがＨの場合にＶ９ａ、Ｌの場合にＶ１ａとなる。
【００７８】
バッファＢ１及びＢ２のそれぞれは、ボルテージフォロワ回路であり、出力電圧を入力電圧と同電位にする。具体的には、バッファＢ１は入力端子がセレクタＳ１の出力端子Ｏに接続され、出力端子が正極性用の最大階調電圧を出力する出力端子に接続されている。よって、バッファＢ１の出力電圧は、ＳＥＬ＿ＢｌａｃｋがＨの場合にＶ９ａ、Ｌの場合にＶ１ａとなる。バッファＢ２は入力端子が第２ノードＮ２に接続され、出力端子が正極性用の同一電圧を出力する出力端子に接続されている。よって、バッファＢ２の出力電圧は、常時Ｖ９ａとなる。
【００７９】
抵抗Ｒ１１１ａ〜Ｒ１１１ｃで構成される分圧回路は、バッファＢ１及びバッファＢ２を介して、セレクタＳ１の出力端子Ｏと第２ノードＮ２との間に設けられ、セレクタＳ１の出力端子Ｏの電圧と第２ノードＮ２の電圧とを分圧した電圧を、複数の正極性用の端子から出力する。すなわち、この分圧回路で分圧された電圧が正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として出力される。これにより、ＳＥＬ＿ＢｌａｃｋがＨの場合、複数の正極性用の端子から出力される正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９は、すべて同電位のＶ９ａとなる。一方、ＳＥＬ＿ＢｌａｃｋがＬの場合、Ｖ１ａとＶ９ａとを抵抗Ｒ１１１ａ〜Ｒ１１１ｃで構成される分圧回路により分圧した電圧Ｖ１〜Ｖ９となる。なお、Ｖ１＝Ｖ１ａ、Ｖ９＝Ｖ９ａである。
【００８０】
このように、階調電圧生成回路１０２は、Ｖ１ａ（第１電圧）が印加されている第１ノードＮ１と、Ｖ９ａ（第２電圧）が印加されている第２ノードＮ２と、入力端子Ａ、入力端子Ｂ及び出力端子Ｏを有し、液晶パネル１０５の少なくとも一部に黒を表示するタイミングを示すＳＥＬ＿Ｂｌａｃｋに応じて、入力端子Ａの電圧又は入力端子Ｂの電圧を選択して出力端子Ｏに出力するセレクタＳ１と、セレクタＳ１の出力端子Ｏと第２ノードＮ２との間に設けられた抵抗Ｒ１１１ａ〜Ｒ１１１ｃとを備え、抵抗Ｒ１１１ａ〜Ｒ１１１ｃにより分圧された複数の電圧Ｖ１〜Ｖ９を、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として出力し、セレクタＳ１は、入力端子Ａが第１ノードＮ１に接続され、入力端子Ｂが第２ノードＮ２に接続され、ＳＥＬ＿ＢｌａｃｋがＨの場合、入力端子Ｂの電圧を選択し、ＳＥＬ＿ＢｌａｃｋがＬの場合、入力端子Ａの電圧を選択する。
【００８１】
これにより、ＳＥＬ＿ＢｌａｃｋがＨの場合、セレクタＳ１の出力端子Ｏから出力される電圧は、Ｖ９ａとなる。よって、抵抗Ｒ１１１ａ〜Ｒ１１１ｃにより構成される分圧回路の両端に印加される電圧はいずれもＶ９ａとなるので、抵抗Ｒ１１１ａ〜Ｒ１１１ｃにより分圧された複数の電圧からなる正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９は、全てＶ９ａとなる。すなわち、同電位となる。したがって、Ｖ９ａを画素に黒を表示させる正極性用の同一電圧とした場合、階調電圧生成回路１０２から正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として出力される電圧は、いずれも画素に黒を表示させる電圧となる。その結果、この階調電圧生成回路１０２で生成された多階調（例えば９階調）の正極性の階調電圧ＧＭＡ１〜ＧＭＡ９を基準として生成された多階調（例えば２５６階調）の各階調に対応する正極性の信号電圧は、いずれも画素に黒を表示させる電圧となる。
【００８２】
ここまで、階調電圧生成回路１０２のうち、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９を生成する回路要素を中心に説明した。次に、階調電圧生成回路１０２のうち、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８を生成する回路要素を中心に説明する。
【００８３】
セレクタＳ２は、入力端子Ａ（第３入力端子）、入力端子Ｂ（第４入力端子）及び出力端子Ｏ（第２出力端子）を有し、セレクタＳ１と同様に、ＳＥＬ＿ＢｌａｃｋがＨの場合に入力端子Ｂの電圧を選択し、ＳＥＬ＿ＢｌａｃｋがＬの場合に入力端子Ａの電圧を選択する。
【００８４】
ここで、セレクタＳ２の入力端子Ａは、抵抗Ｒ１０２と抵抗Ｒ１０４との接続点である第３ノードＮ３に接続され、入力端子Ｂは、抵抗Ｒ１０４と抵抗Ｒ１０５との接続点である第４ノードＮ４に接続されている。したがって、第３ノードＮ３の電圧をＶ１８ａ、第４ノードＮ４の電圧をＶ１０ａとすると、出力端子Ｏから出力される電圧は、ＳＥＬ＿ＢｌａｃｋがＨの場合にＶ１０ａ、Ｌの場合にＶ１８ａとなる。
【００８５】
バッファＢ３及びＢ４のそれぞれは、バッファＢ１及びＢ２と同様にボルテージフォロワ回路であって、出力電圧を入力電圧と同電位にする。具体的には、バッファＢ３は入力端子がセレクタＳ２の出力端子Ｏに接続され、出力端子が負極性用の最大階調電圧を出力する出力端子に接続されている。よって、バッファＢ３の出力電圧は、ＳＥＬ＿ＢｌａｃｋがＨの場合にＶ１０ａ、Ｌの場合にＶ１８ａとなる。バッファＢ４は入力端子が第４ノードＮ４に接続され、出力端子が負極性用の同一電圧を出力する出力端子に接続されている。よって、バッファＢ４の出力電圧は、常時Ｖ１０ａとなる。
【００８６】
抵抗Ｒ１１２ａ〜Ｒ１１２ｃで構成される分圧回路は、バッファＢ３及びバッファＢ４を介して、セレクタＳ２の出力端子Ｏと第４ノードＮ４との間に設けられ、セレクタＳ２の出力端子Ｏの電圧と第４ノードＮ４の電圧とを分圧した電圧を、複数の負極性用の端子から出力する。すなわち、この分圧回路で分圧された電圧が負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として出力される。これにより、複数の負極性用の端子から出力される負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８は、ＳＥＬ＿ＢｌａｃｋがＨの場合、すべて同電位のＶ１０ａとなる。一方、ＳＥＬ＿ＢｌａｃｋがＬの場合、Ｖ１０ａとＶ１８ａとを、抵抗Ｒ１１２ａ〜Ｒ１１２ｃで構成される分圧回路により分圧した電圧Ｖ１０〜Ｖ１８となる。なお、Ｖ１０＝Ｖ１０ａ、Ｖ１８＝Ｖ１８ａである。
【００８７】
このように、階調電圧生成回路１０２は、Ｖ１０ａを基準とする負極性の電圧Ｖ１８ａ（第３電圧）が印加されている第３ノードＮ３と、Ｖ１０ａを基準とする負極性の電圧であって、Ｖ１８ａ（第４電圧）が印加されている第４ノードＮ４と、入力端子Ａ、入力端子Ｂ及び出力端子Ｏを有し、ＳＥＬ＿Ｂｌａｃｋに応じて、入力端子Ａの電圧又は入力端子Ｂの電圧を選択して出力端子Ｏに出力するセレクタＳ２と、セレクタＳ２の出力端子Ｏと第４ノードＮ４との間に設けられた抵抗Ｒ１１２ａ〜Ｒ１１２ｃとを備え、抵抗Ｒ１１２ａ〜Ｒ１１２ｃにより分圧された複数の電圧を、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として出力し、セレクタＳ２は、入力端子Ａが第３ノードＮ３に接続され、入力端子Ｂが第４ノードＮ４に接続され、ＳＥＬ＿ＢｌａｃｋがＨの場合、入力端子Ｂの電圧を選択し、ＳＥＬ＿ＢｌａｃｋがＬの場合、入力端子Ａの電圧を選択する。
【００８８】
これにより、ＳＥＬ＿ＢｌａｃｋがＨの場合、セレクタＳ２の出力端子Ｏから出力される電圧は、Ｖ１０ａとなる。よって、抵抗Ｒ１１２ａ〜Ｒ１１２ｃにより構成される分圧回路の両端に印加される電圧はいずれもＶ１０ａとなるので、抵抗Ｒ１１２ａ〜Ｒ１１２ｃにより分圧された複数の電圧からなる負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８は、全てＶ１０ａとなる。すなわち、同電位となる。したがって、Ｖ１０ａを画素に黒を表示させる負極性用の同一電圧とした場合、階調電圧生成回路１０２から負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として出力される電圧は、いずれも画素に黒を表示させる電圧となる。その結果、この階調電圧生成回路１０２で生成された多階調（例えば９階調）の負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８を基準として生成された多階調（例えば２５６階調）の各階調に対応する負極性の信号電圧は、いずれも画素に黒を表示させる電圧となる。
【００８９】
すなわち、正極性及び負極性の信号電圧を印加することが必要な液晶パネル１０５に対しても、黒挿入を行うことができる。
【００９０】
以上のように、本実施の形態に係る階調電圧生成回路１０２は、ＳＥＬ＿ＢｌａｃｋがＨの場合、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として、同電位の複数の電圧Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として、同電位の複数の電圧Ｖ１０を生成する。一方、ＳＥＬ＿ＢｌａｃｋがＬの場合、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として、互いに電位の異なる複数の電圧Ｖ１〜Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として、互いに電位の異なる複数の電圧Ｖ１０〜Ｖ１８を生成する。
【００９１】
したがって、上記の階調電圧生成回路１０２で生成された階調電圧Ｖ１〜Ｖ１８を基準としてＤＡ変換器１３３で生成された正極性の信号電圧及び負極性の信号電圧は、ＳＥＬ＿ＢｌａｃｋがＨの場合、画素の輝度を示すデジタルデータに関わらず、画素に黒を表示させる電圧となる。一方、ＳＥＬ＿ＢｌａｃｋがＬの場合、映像信号に基づく画像データに対応する電圧となる。これにより、本実施の形態における液晶表示装置１００は、黒挿入用のデジタルデータを用いることなく黒挿入を行うことができる。
【００９２】
また、上記の階調電圧生成回路１０２は、ボルテージフォロワ回路Ｂ１〜Ｂ４を備えるので、階調電圧生成回路１０２の出力側に接続された負荷の影響で、階調電圧Ｖ１〜Ｖ１８が変化するのを抑制できる。
【００９３】
＜動作＞
次に、本実施の形態における液晶表示装置１００の動作について、図６Ａ、図６Ｂ及び図７を用いて説明する。
【００９４】
図６Ａは、液晶パネル１０５への信号電圧の書き込み動作を模式的に示すタイミングチャートである。
【００９５】
図６Ａには、上から順に、信号線駆動回路１０３でＤＡ変換された画像データ（右眼用画像データ（Right eye data）又は左眼用画像データ（Left eye data））と、ゲート線駆動回路１０４が備える各ゲートドライバ（Gate Dr-1〜Gate Dr-3）の駆動するタイミングと、液晶パネル１０５の各部（パネル上部；Upper screen、パネル中央部；Middle screen、パネル下部；Lower screen）における表示イメージとが、模式的に示されている。
【００９６】
ここで、ＤＡ変換された画像データは、右眼用画像データ及び左眼用画像データのいずれも、黒挿入用の画像データではなく、液晶表示装置１００の外部から入力された映像信号に基づく画像データ（通常データ；Normal data）である。すなわち、本実施の形態における液晶表示装置１００は、比較例２に係る表示装置と比較して、黒画像データ（Black data）を用いることなく、信号電圧を生成する点が異なる。
【００９７】
まず、各ゲートドライバ（Gate Dr-1〜Gate Dr-3）は、左眼用画像データがＤＡ変換されて信号線６０に出力されている期間において、順次駆動することにより、液晶パネル１０５に信号電圧を書き込む。具体的には、液晶パネル１０５上部に対応するGate Dr-1は、対応するゲート線７０を行順次に走査することにより、液晶パネル１０５上部に対して信号電圧を行順次に書き込む。続いて、液晶パネル１０５中央部に対応するGate Dr-2は、対応するゲート線７０を行順次に走査することにより、液晶パネル１０５中央部に対して信号電圧を行順次に書き込む。続いて、液晶パネル１０５下部に対応するGate Dr-3は、対応するゲート線７０を行順次に走査することにより、液晶パネル１０５下部に対して信号電圧を行順次に書き込む。
【００９８】
このような動作により、左眼用画像データをＤＡ変換した信号電圧の書き込みが完了すると、上記と同様な動作により、右眼用画像データをＤＡ変換した信号電圧の書き込みを行う。
【００９９】
このような動作を繰り返すことにより、右眼用画像データ及び左眼用画像データをＤＡ変換した信号電圧が、液晶パネル１０５に書き込まれる。
【０１００】
このとき、図６Ａに示すように、液晶パネル１０５の各部（上部、中央部、下部）において、通常書き込みと通常書き込みとの間に黒画面が表示（黒挿入）されている。例えば、図６Ａの点線で囲んだ箇所では、Gate Dr-3によって液晶パネル下部では通常書き込みが行われていると同時に、Gate Dr-1によって駆動されている液晶パネル上部では黒挿入が行われている。以下、この黒挿入について説明する。
【０１０１】
図６Ｂは、図６Ａ中の点線で示す箇所における動作を、より詳細に示すタイミングチャートである。
【０１０２】
同図には、データラッチ１３２が画像データをラッチするタイミングを示すタイミングパルスＴＰと、制御信号ＳＥＬ＿Ｂｌａｃｋと、信号線駆動回路１０３から信号線６０に出力される電圧Ｓｏｕｒｃｅ  ｏｕｔと、Gate Dr-3に対応するゲート線７０に出力されるゲートパルスＧａｔｅ  Ｐｕｌｓｅ  ３と、Gate Dr-1に対応するゲート線７０に出力されるゲートパルスＧａｔｅ  Ｐｕｌｓｅ  １とが示されている。
【０１０３】
ここで、同図に示された２つのＳｏｕｒｃｅ  ｏｕｔは、上が正極性用の階調電圧を基準としてＤＡ変換器１３３で生成された正極性の信号電圧であり、下が負極性用の階調電圧を基準としてＤＡ変換器１３３で生成された負極性の信号電圧である。信号線６０には正極性の信号電圧又は負極性の信号電圧が、例えば１フレームごとに交互に出力される。また、２つのＧａｔｅ  Ｐｕｌｓｅ  ３は、上がGate Dr-3に対応するｍ行目（すなわち液晶パネル１０５下部のｍ行目）のゲート線７０へ出力されるゲートパルスであり、下がGate Dr-3に対応する（ｍ＋１）行目（すなわち液晶パネル１０５下部の（ｍ＋１）行目）のゲート線７０へ出力されるゲートパルスである。同様に、２つのＧａｔｅ  Ｐｕｌｓｅ  １のグラフは、上がGate Dr-1に対応するｎ行目（すなわち液晶パネル１０５上部のｎ行目）のゲート線７０へ出力されるゲートパルスであり、下がGate Dr-1に対応する（ｎ＋１）行目（すなわち液晶パネル１０５上部の（ｎ＋１）行目）のゲート線７０へ出力されるゲートパルスである。
【０１０４】
以下、液晶表示装置１００の動作について詳細に説明する。
【０１０５】
まず、時刻ｔ１において、タイミングパルスＴＰがＨになる。これにより、シフトレジスタ１３１が画像信号処理回路１０１から受け取った画像データがラッチされる。
【０１０６】
また、時刻ｔ１において、ＳＥＬ＿ＢｌａｃｋがＬになる。これにより、階調電圧生成回路１０２は、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として、多階調の電圧Ｖ１〜Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として、多階調の電圧Ｖ１０〜Ｖ１８を生成する。したがって、ＤＡ変換器１３３は、入力された画像データが示す輝度の信号電圧を生成する。
【０１０７】
次に、時刻ｔ２において、タイミングパルスＴＰがＬになることにより、データラッチ１３２でラッチされていた画像データがＤＡ変換器１３３でＤＡ変換され、出力ドライバ１３４を介して信号線６０へ出力される。したがって、時刻ｔ２以降、Ｓｏｕｒｃｅ  ｏｕｔは、画像データが示す輝度の信号電圧へと漸近する。
【０１０８】
また、時刻ｔ２において、液晶パネル１０５下部のｍ行目のＧａｔｅ  Ｐｕｌｓｅ  ３と、液晶パネル１０５上部のｎ行目のＧａｔｅ  Ｐｕｌｓｅ  １とがＨになることにより、対応する画素行への信号電圧の書き込みが開始される。つまり、液晶パネル１０５下部のｍ行目における各画素１５１の液晶素子１５２に、Ｓｏｕｒｃｅ  ｏｕｔが蓄積される。
【０１０９】
その後、時刻ｔ３において、液晶パネル１０５下部のｍ行目のＧａｔｅ  Ｐｕｌｓｅ  ３がＬになる。これにより、時刻ｔ３以降、対応する画素行では、時刻ｔ３におけるＳｏｕｒｃｅ  ｏｕｔが保持される。つまり、時刻ｔ３以降、液晶パネル１０５下部のｍ行目は画像データが示す輝度で発光する。
【０１１０】
次に、時刻ｔ４において、ＳＥＬ＿ＢｌａｃｋがＨになる。これにより、階調電圧生成回路１０２は、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として、電圧Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として、電圧Ｖ１０を生成する。したがって、ＤＡ変換器１３３は、入力された画像データに関わらず、正極性用の同一電圧及び負極性用の同一電圧を生成する。したがって、時刻ｔ４以降、Ｓｏｕｒｃｅ  ｏｕｔは、正極性用の同一電圧又は負極性用の同一電圧へと漸近する。
【０１１１】
次に、時刻ｔ５において、液晶パネル１０５上部のｎ行目のＧａｔｅ  Ｐｕｌｓｅ  １がＬになる。これにより、時刻ｔ５以降、対応する画素行では、時刻ｔ５におけるＳｏｕｒｃｅ  ｏｕｔが保持される。つまり、時刻ｔ５以降、液晶パネル１０５上部のｎ行目は正極性用の同一電圧又は負極性用の同一電圧に応じた輝度となる。すなわち、液晶素子１５２を透過するバックライトの光量が実質的にゼロとなり、黒が表示された状態となる。
【０１１２】
その後、時刻ｔ６において、時刻ｔ１と同様にタイミングパルスＴＰがＨになり、以降は、次の画素行に対して上記と同様の動作が繰り返される。すなわち、時刻ｔ１〜ｔ６は液晶パネル１０５の１水平期間である。
【０１１３】
このように、本実施の形態における液晶表示装置１００は、ＳＥＬ＿ＢｌａｃｋがＨである時刻ｔ４〜ｔ６において、階調電圧生成回路１０２で生成される正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９がいずれもＶ９となり、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８がいずれもＶ１０となる。これにより、時刻ｔ４〜ｔ６において、信号線駆動回路１０３から信号線６０に出力される信号電圧は、液晶表示装置１００の外部から入力された映像信号に基づく画像データに関わらず、正極性用の同一電圧及び負極性用の同一電圧となる。すなわち、時刻ｔ４〜ｔ６に書き込みが行われた画素行では、黒挿入が行われる。言い換えると、黒挿入用の画像データを用いることなく黒挿入が実施される。
【０１１４】
また、このような液晶表示装置１００は、黒挿入時に、短時間でＳｏｕｒｃｅ  ｏｕｔを正極性用の同一電圧又は負極性用の同一電圧に漸近させることができるので、信号電圧の時分割の書き込みも可能である。
【０１１５】
本実施の形態における液晶表示装置１００は、上記説明したような処理を１水平期間ごとに行順次に走査しながら繰り返す。これにより、黒挿入用の画像データを用いることなく、図６Ａに示すように、右眼用画像を表示する期間と左眼用画像を表示する期間との間に黒挿入を行うことができる。その結果、シャッターグラスのシャッターを切り替えた場合に、液晶パネル１０５の一部分において、シャッターが遮蔽している側の画像が表示されるのを抑制できる。
【０１１６】
言い換えると、以上説明した液晶表示装置１００は次のように動作する。図７は、本実施の形態における液晶表示装置１００の動作を示すフローチャートである。
【０１１７】
まず、液晶表示装置１００は、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として電位の異なる複数の電圧Ｖ１〜Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として、電位の異なる複数の電圧Ｖ１０〜Ｖ１８を生成する第１動作を行う（Ｓ１１）。そして、第１動作処理（Ｓ１１）の後、正極性用の階調電圧ＧＭＡ１〜ＧＭＡ９として同電位の複数の電圧Ｖ９を生成し、負極性用の階調電圧ＧＭＡ１０〜ＧＭＡ１８として同電位の複数の電圧Ｖ１０を生成する第２動作を行う（Ｓ１２）。
【０１１８】
また、第１動作処理（Ｓ１１）と第２動作処理（Ｓ１２）とを、１水平期間内に行う。
【０１１９】
これにより、例えばゲートドライバの数を増やすというようなゲート線駆動回路１０４の回路規模を増大することなく、液晶パネル１０５に表示される右眼用画像及び左眼用画像からなる映像のフレームレートを維持した状態で、黒挿入を行うことができる。
【０１２０】
また、ゲート線駆動回路１０４は、液晶パネル１０５の画素行ごとに、信号電圧の書き込みを制御し、このゲート線駆動回路１０４は、第１動作処理（Ｓ１１）において、一の行（例えば、液晶パネル１０５下部のｍ行目）に信号電圧を書き込み、他の一の行（例えば、液晶パネル１０５上部のｎ行目）に信号電圧を書き込まず、第２動作処理（Ｓ１２）において、一の行（例えば、液晶パネル１０５下部のｍ行目）に信号電圧を書き込まず、他の一の行（例えば、液晶パネル１０５上部のｎ行目）に信号電圧を書き込む。
【０１２１】
これにより、画素データが示す輝度に対応する信号電圧を書き込む行と、画素データに関わらず正極性用の同一電圧又は負極性用の同一電圧を書き込む行とを別にすることができる。
【０１２２】
なお、本発明は上記の階調電圧生成回路１０２として実現できるだけでなく、上記の階調電圧生成回路１０２を備える液晶表示装置１００として実現できる。
【０１２３】
以上、本発明に係る階調電圧生成回路及び表示装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。
【０１２４】
例えば、本実施の形態では、液晶素子１５２の対向電極に印加される同一電圧を基準として、液晶素子１５２の画素電極に印加される電圧が低い程、輝度が低くなるノーマリーブラックの駆動方式（例えばＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertical Alignment）方式等）を用いる場合について説明したが、対向電極に印加される同一電圧を基準として画素電極に印加される電圧が高い程、輝度が低くなるノーマリーホワイトの液晶分子配列及び駆動方式（例えばＴＮ（Twisted Nematic）方式）を用いてもよい。
【０１２５】
また、上記説明では、液晶パネル１０５の駆動方法は、液晶素子１５２の対向電極に印加される同一電圧を一定とするコモン一定方式として説明したが、対向電極に印加される同一電圧を例えば1フレーム毎に反転して印加するコモン反転方式でもよい。
【０１２６】
また、画素１５１は液晶素子１５２を用いた構成に限らず、例えば、有機ＥＬ（エレクトロルミネッセンス）を用いた構成であってもよいし、信号線駆動回路１０３が画素群に供給する信号電圧は正極性の信号電圧及び負極性の信号電圧に限らず、極性の異なる２つの信号電圧であってもよい。これに伴い、階調電圧生成回路１０２が生成する階調電圧は、正極性用の階調電圧及び負極性用の階調電圧に限らず、極性の異なる２つの階調電圧であってもよい。
【０１２７】
また、液晶表示装置１００は、立体視対応でなくてもよい。
【０１２８】
また、ＳＥＬ_Ｂｌａｃｋが黒を示すタイミングはＬのときであってもよい。
【０１２９】
また、バッファＢ１〜Ｂ４はなくてもよい。
【０１３０】
また、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、トランジスタ、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施の形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。
【産業上の利用可能性】
【０１３１】
本発明は、映像を表示するテレビや、スマートフォンまたはタブレット端末等の表示装置に適用できる。
【符号の説明】
【０１３２】
６０  信号線
７０  ゲート線
１００  液晶表示装置
１０１  画像信号処理回路
１０２  階調電圧生成回路
１０３  信号線駆動回路
１０４  ゲート線駆動回路
１０５  液晶パネル
１０６  制御回路
１３１  シフトレジスタ
１３２  データラッチ
１３３  ＤＡ変換器
１３４  出力ドライバ
１５１  画素
１５２  液晶素子
１５３  ＴＦＴ
２０２＿１〜２０２＿ｘ  ソースドライバ
Ｎ１  第１ノード
Ｎ２  第２ノード
Ｎ３  第３ノード
Ｎ４  第４ノード
Ｒ１０１〜Ｒ１０５、Ｒ１１１ａ〜Ｒ１１１ｃ、Ｒ１１２ａ〜Ｒ１１２ｃ  抵抗
Ｓ１、Ｓ２  セレクタ
【図１】
2014202905.tif 000003
【図２】
2014202905.tif 000004
【図３】
2014202905.tif 000005
【図４】
2014202905.tif 000006
【図５】
2014202905.tif 000007
【図６Ａ】
2014202905.tif 000008
【図６Ｂ】
2014202905.tif 000009
【図７】
2014202905.tif 000010
【図８】
2014202905.tif 000011
【図９】
2014202905.tif 000012