(57)【要約】【課題】  ＰＦＣ制御部のＰＷＭ制御計算において、計算精度の低下による力率低下を抑えながら、計算負荷を削減することができる電力変換装置を提供する。【解決手段】  ＰＦＣ制御部９において、電圧入力部Ａと、電圧出力部Ｃと、電圧入力部Ａおよび電圧出力部Ｃ間に、スイッチング素子７ａ，８ａを有するＰＦＣ制御回路Ｂと、スイッチング素子７ａ，８ａを駆動するためのＰＷＭ信号を生成するＰＷＭ生成部２５と、ＰＷＭ信号のデューティ値を周期的に計算し、ＰＷＭ生成部２５へ出力するデューティ値計算部とを備え、デューティ値計算部は入力電圧位相、もしくは入力電圧時間変化に応じて、計算周期を変動させる。【選択図】      図２
2014011842.tif 000002
【特許請求の範囲】
【請求項１】
交流電源電圧が入力される電圧入力部と、
電圧出力部と、
前記電圧入力部と電圧出力部間に接続され、スイッチング素子および前記スイッチング素子を制御するスイッチング制御回路を有する力率改善回路と、
前記スイッチング素子を駆動するためのパルス幅変調信号を生成するパルス幅変調信号生成部と、
前記パルス幅変調信号のパルスのデューティ比値を、計算周期を変動させながら周期的に計算して、算出されたデューティ比値を前記パルス幅変調信号生成部に順次的に出力するデューティ比計算部と、を備えることを特徴とする電力変換装置。
【請求項２】
前記デューティ比計算部は、予め設定した入力電圧位相値の閾値に応じて、計算周期を変動させることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記デューティ比計算部は、予め設定した入力電圧時間変化値の閾値に応じて、計算周期を変動させることを特徴とする請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率補正機能を有し、交流電力を直流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
高調波電流を抑制し、力率を改善する力率改善(Power Factor Correction；略称ＰＦＣ)回路は、インダクタやダイオードブリッジ、高速ダイオード、スイッチング素子を備え、回路中に流れる電流値を検出し、リファレンス電流と比較した上で、前記各スイッチング素子にパルス幅変調(Pulse Width Modulation；略称ＰＷＭ)信号を入力する。
【０００３】
このＰＷＭ信号の制御計算においては、例えばマイクロコンピュータ（略称マイコン）のようなデジタルＩＣを用いて行われる。ＰＦＣ回路の仕様にもよるが、ＰＷＭ信号は、数十マイクロ秒以下の短い周期で動作することが多く、マイコンにおいては、この周期内でＰＷＭ信号のパルス幅を決定することが求められる。
【０００４】
一方、マイコンは、ＰＦＣ回路以外にも、例えば併設するインバータ回路制御、モータ回路制御などの複数の制御計算を同時に担うことも多く、ＰＦＣ回路の制御計算だけに、その計算リソースを割くことはできない。
【０００５】
図４は、従来技術の電力変換装置のＰＦＣ回路におけるＰＷＭデューティ値の計算結果を示す波形図であり、図４（１）は周期的に変化する交流入力電圧の１周期分波形を示し、図４（２）は図４（１）の交流入力電圧に対応するデューティ値を示し、この従来技術は、たとえば非特許文献１の第４章に記載されている。ＰＦＣ回路のＰＷＭデューティ値は、図４（２）に示すように、入力電圧０Ｖ付近で計算結果の時間変化が最大となり、入力電圧がピークとなる付近で時間変化が最小になる。
【０００６】
前述のようにＰＦＣ回路におけるＰＷＭデューティ値の計算は、現在の回路電流や電圧値などを用いて周期的に計算を行うが、その計算結果は交流入力電圧の位相によって、前回の計算結果との差分が異なる。
【０００７】
このように、前記非特許文献１の従来技術では、一様に処理を間引く技術をＰＷＭデューティ値計算に適用した場合、前回の計算結果と大きく異なる位相での計算精度が低下し、ＰＦＣ回路で補償すべき電源力率の低下を引き起こすという問題がある。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】「電源回路設計２００９」  ＣＱ出版社、２００９年５月、第４章(p.43-44)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ＰＦＣ回路のＰＷＭ制御計算において、計算精度の低下による力率低下を抑えながら、計算負荷を削減することができる電力変換装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、交流電源電圧が入力される電圧入力部と、
電圧出力部と、
前記電圧入力部と電圧出力部間に接続され、スイッチング素子および前記スイッチング素子を制御するスイッチング制御回路を有する力率改善回路と、
前記スイッチング素子を駆動するためのパルス幅変調信号を生成するパルス幅変調信号生成部と、
前記パルス幅変調信号のパルスのデューティ比値を、計算周期を変動させながら周期的に計算し、算出されたデューティ比値を前記パルス幅変調信号生成部に順次的に出力するデューティ比計算部と、を備えることを特徴とする電力変換装置である。
【００１１】
また本発明は、前記デューティ比計算部は、予め設定した入力電圧位相値の閾値に応じて、計算周期を変動させることを特徴とする。
【００１２】
さらに本発明は、前記デューティ比計算部は、予め設定した入力電圧時間変化値の閾値に応じて、計算周期を変動させることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、ＰＦＣ制御部によって、ＰＷＭ幅の計算精度が求められる位相においては、計算周期を小さく、計算精度が低くてもよい位相においては計算周期を荒くすることができ、ＰＦＣ回路に求められる力率改善効果の低下を抑えながら、計算負荷を削減することが可能になる。
【００１４】
したがって、デューティ値の計算精度が求められる位相においても計算精度を確保しながら、ＰＦＣ回路におけるデューティ値の計算処理の負荷を減らすことが可能になる。例えば汎用マイクロコンピュータに、本発明を適用した場合には、空いた計算リソースを他機器の制御計算などに活用することが可能になることで、より計算能力の高いマイクロコンピュータを採用せずに済み、不要なコストアップを回避することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る電力変換装置１００の構成を示す電気回路図である。
【図２】ＰＦＣ制御部９の具体的構成を示すブロック図である。
【図３】本発明の他の実施形態のＰＦＣ制御部９ａの具体的構成を示すブロック図である。
【図４】従来技術の電力変換装置のＰＦＣ回路におけるＰＷＭデューティ値の計算結果を示す波形図であり、図４（１）は周期的に変化する交流入力電圧の１周期分波形を示し、図４（２）は図４（１）の交流入力電圧に対応するデューティ値を示す。
【発明を実施するための形態】
【００１６】
図１は、本発明の一実施形態に係る電力変換装置１００の構成を示す電気回路図である。本実施形態の電力変換装置１００は、電圧入力部Ａと、ＰＦＣ制御回路Ｂと、電圧出力部Ｃとを有する。
【００１７】
電圧入力部Ａは、たとえば周波数５０／６０Ｈｚの商用交流電源である交流電源１、入力電圧検出手段２および入力電流検出手段３を有する。入力電圧検出手段２は、例えば交流電圧計によって実現され、入力電流検出手段３は、例えばカレントトランスによって実現される。
【００１８】
電圧出力部Ｃは、出力負荷１２および出力電圧検出手段１３を有する。
ＰＦＣ制御回路Ｂは、直流電圧を出力する平滑コンデンサ１４、交流電源電圧入力端子（以下、単に「入力端子」と略記する場合がある。）１０ａ，１０ｂおよび直流電圧出力端子（以下、単に「出力端子」と略記する場合がある。）１１ａ，１１ｂの間に直列に接続されたインダクタ４と、交流電源１の交流電源電圧の正の半サイクル期間中に順方向電圧が印加されて高周波のスイッチングを行い、第１のスイッチング素子７ａが導通状態、すなわちオン状態のときにインダクタ４に電流を発生させる第１のスイッチング手段７と、第１のスイッチング素子７ａが非導通状態、すなわちオフ状態のときにインダクタ４に生じた逆起電力によって発生する電流によって平滑コンデンサ１４を充電する電流経路を形成する第１の高速ダイオード５と、交流電源電圧ＶＡＣの負の半サイクル期間中に、順方向電圧が印加されて高周波のスイッチングを行い、第２のスイッチング素子８ａが導通状態、すなわちオン状態のときにインダクタ４に電流を発生させる第２のスイッチング手段８とを含む。
【００１９】
前記平滑コンデンサ１４は、入力電圧の瞬時電圧低下の際、後段回路に対して一定時間、出力電圧を保持する役目を合わせ持つ。ＰＦＣ回路の最大出力電力Ｐｏｕｔにおいて、出力最低電圧Ｖｏｕｔ（ｍｉｎ）までの保持時間Ｔとした場合、平滑コンデンサ１４の容量Ｃ［Ｆ］は、
Ｔ＝Ｃ×（Ｖｏｕｔ２−Ｖｏｕｔ（ｍｉｎ）２）／（２×Ｐｏｕｔ）
のように選定される。
【００２０】
前記第１および第２スイッチング素子７ａ，８ａは、高速でスイッチング動作可能なＦＥＴ(Field Effect Transistor)が用いられる。このＦＥＴは、ドレイン−ソース間電圧ＶＤＳに対するドレイン電流ＩＤが、トランジスタのベース電流に相当するゲート電圧によって、導通状態におけるドレイン電流ＩＤをＰＦＣ制御部９によって制御する。このようなＦＥＴをスイッチング動作させるためには、ＰＦＣ制御部９からゲート電圧をパルス状に印加する。印加電圧が０からＶＧ１を超えると、動作点はハイレベルＨからローレベルＬに移動し、遮断状態となり、スイッチの切換えに応じて回路状態（トポロジ）が変化する。
【００２１】
本実施形態では、スイッチング素子としてＦＥＴ(Field Effect Transistor)を用いているが、本発明の他の実施形態では、スイッチとして機能する素子であれば、ＩＧＢＴ(
Insulated Gate Bipolar Transistor)、トランジスタ、フォトカプラなどのスイッチング素子であってもよく、このようなスイッチング素子を用いる場合であっても、上記と同様な効果を奏することができる。
【００２２】
さらにＰＦＣ制御回路Ｂは、、第２のスイッチング素子８ａが非導通状態、すなわちオフ状態のときにインダクタ４に生じた逆起電力によって発生する電流で、平滑コンデンサ１４を充電する電流経路を形成する第２の高速ダイオード６と、出力端子１１ａ，１１ｂに出力される出力を検出する出力電圧検出手段１３と、入力端子１０ａ，１０ｂに入力される電圧を検出する入力電圧検出手段２と、インダクタ４に流れる電流を検出する入力電流検出手段３と、出力電圧検出手段１３によって検出された出力電圧と、入力電圧検出手段２によって検出された入力電圧と、入力電流検出手段３によって検出された電流値とを入力とし、第１および第２のスイッチング素子７ａ，８ｂを駆動するためのパルス幅変調（Pulse Width Modulation;略称ＰＷＭ)信号を生成する力率改善（Power Factor 
Correction;略称ＰＦＣ）制御部９とを含む。
【００２３】
図２は、ＰＦＣ制御部９の具体的構成を示すブロック図である。前記ＰＦＣ制御部９は、出力電圧検出手段１３により検出された出力電圧ＶＯＵＴと、目標出力電圧値格納部２１に含まれる目標出力電圧Ｖ１とを比較して誤差ΔＶ１（＝ＶＯＵＴ−Ｖ１）を検出する出力電圧誤差検出部２２と、出力電圧誤差検出部２２の出力結果と、入力電圧検出手段２によって検出された入力電圧ＶＩＮを元に、電流波形リファレンスを作成し、作成した電流波形リファレンスと、入力電流検出手段３から検出された電流波形とを比較して誤差を検出し、誤差結果からＰＷＭ幅をＰＷＭ幅格納部２４に出力する電流誤差検出部２３と、ＰＷＭ幅格納部２４に格納されたＰＷＭ幅値を元に、ＰＷＭ信号を出力するＰＷＭ生成部２５とを備える。このようなＰＦＣ制御部９によって、デューティ値計算部が実現される。
【００２４】
具体的には、前記電流誤差検出部２３からの結果がリファレンスより小さい場合には、各スイッチング素子７ａ，８ａをオン状態にし、リファレンスに近づける。また電流誤差検出部２３からの結果がリファレンスより大きい場合には、各スイッチング素子７ａ，８ａをオフ状態にし、リファレンスに近づけるように制御し、力率改善を行う。具体的には、リファレンスからの誤差値の大きさによってＰＷＭ生成部２５によって生成されるＰＷＭ信号のデューティ比を制御する。
【００２５】
前記従来技術においては、電流誤差検出部２３および出力電圧誤差検出部２２は、予め定められた一定の計算周期で計算を行っていたが、本発明に係る実施形態のＰＦＣ制御部９においては、さらに入力電圧検出手段２によって検出された入力電圧ＶＩＮを元に、入力電圧位相を判定し、その入力電圧位相によってＰＷＭ信号の計算周期を決定し、計算周期格納部２７に出力する入力電圧位相判定部２６を備える。
【００２６】
入力電圧位相判定部２６は、例えば位相０〜３０°においては２０μｓｅｃ、３０〜６０°においては４０μｓｅｃといったように、入力電圧位相値に応じた閾値が予め設定された下記の表１に示されるテーブルを参照して、ＰＷＭ信号の計算周期を決定する。
【表１】
2014011842.tif 000003
【００２７】
本発明の他の実施形態では、入力電圧位相判定部２６は、前記位相に予め設定した係数を乗算し、ＰＷＭ信号の計算周期を決定するように構成されてもよい。
【００２８】
出力電圧誤差検出部２２および電流誤差検出部２３は、計算周期格納部２７に格納された計算周期が予め設定されるテーブルを参照し、自身の計算周期を決定する。
【００２９】
このようなＰＦＣ制御部９を備えることによって、ＰＷＭ幅の計算精度が求められる位相においては、計算周期を小さく、計算精度が低くてもよい位相においては計算周期を荒くすることができ、電力変換装置１００に求められる力率改善効果の低下を抑えながら、ＰＷＭ制御回路の計算負荷を削減することが可能になる。
【００３０】
なお、本発明は、図１に示したような電力変換装置１００だけでなく、同様にＰＷＭのデューティ値計算を行う装置、たとえば各スイッチング素子７ａ，８ａを位相差１８０°で交互にオン／オフするインターリーブ方式、もしくはアクティブフィルタ方式の電力変換装置のＰＦＣ制御回路にも適用することができ、同様な効果を奏することができる。
【００３１】
図３は、本発明の他の実施形態のＰＦＣ制御部９ａの具体的構成を示すブロック図である。なお、前述の実施形態と対応する部分には、同一の参照符を付し、重複を避けて説明は省略する。本実施形態では、前述の実施形態における入力電圧位相判定部２６に代えて、入力電圧時間変化判定部２６ａを備える。入力電圧時間変化判定部２６ａは、入力電圧位相判定部２６と同様に、下記の表２に示されるように予め設定されたテーブルに閾値を格納しておくことによって、入力電圧の電圧時間変化が大きい場合には、ＰＷＭ信号の計算周期を小さく、電圧時間変化が小さい場合には、ＰＷＭ信号の計算周期を大きくする機能を有する。このような入力電圧時間変化判定部２６ａを備えるＰＦＣ制御部９ａによって、デューティ値計算部が実現される。
【表２】
2014011842.tif 000004
【００３２】
本発明は、汎用マイクロコンピュータを制御計算に利用した電力変換装置を搭載した各種の電子機器に広範囲に利用可能であり、上記と同様な効果を達成することができる。
【符号の説明】
【００３３】
１  交流電源
２  入力電圧検出手段
３  入力電流検出手段
４  インダクタ
５  第１の高速ダイオード
６  第２の高速ダイオード
７ａ  第１のスイッチング素子
７  第１のスイッチング手段
８ａ  第２のスイッチング素子
８  第２のスイッチング手段
９，９ａ  ＰＦＣ制御部
１０ａ，１０ｂ  交流電源電圧入力端子
１１ａ，１１ｂ  直流電圧出力端子
１２  出力負荷
１３  出力電圧検出手段
１４  平滑コンデンサ
２１  目標出力電圧値格納部
２２  出力電圧誤差検出部
２４  ＰＷＭ幅格納部
２３  電流誤差検出部
２５  ＰＷＭ生成部
２６，２６ａ  入力電圧位相判定部
１００  電力変換装置
Ａ  電圧入力部
Ｂ  ＰＦＣ制御回路
Ｃ  電圧出力部
【図１】
2014011842.tif 000005
【図２】
2014011842.tif 000006
【図３】
2014011842.tif 000007
【図４】
2014011842.tif 000008