(57)【要約】【課題】簡易な工程で位相板を製造することができる位相板の製造方法を提供する。【解決手段】  位相板の製造方法は、透過電子顕微鏡用の位相板の製造方法であって、基板上に第１層を成膜する工程Ｓ１００と、前記第１層をパターニングして、前記第１層を貫通する貫通孔を形成する工程Ｓ１０２と、前記基板の前記第１層が成膜された面とは反対側の面をエッチングして、前記貫通孔に連通し、かつ、前記第１層を露出させる開口部を形成する工程Ｓ１０４と、前記第１層上に第２層を成膜する工程Ｓ１０６と、を含む。【選択図】図３
2014130715.tif 000002
【特許請求の範囲】
【請求項１】
透過電子顕微鏡用の位相板の製造方法であって、
基板上に第１層を成膜する工程と、
前記第１層をパターニングして、前記第１層を貫通する貫通孔を形成する工程と、
前記基板の前記第１層が成膜された面とは反対側の面をエッチングして、前記貫通孔に連通し、かつ、前記第１層を露出させる開口部を形成する工程と、
前記第１層上に第２層を成膜する工程と、
を含む、位相板の製造方法。
【請求項２】
請求項１において、
前記第１層の前記第２層が成膜された面とは反対側の面に、第３層を成膜する工程を含む、位相板の製造方法。
【請求項３】
請求項２において、
前記第３層を成膜する工程において、前記基板の前記第１層が成膜された面とは反対側の面に、前記第３層を成膜する、位相板の製造方法。
【請求項４】
請求項１において、
前記第２層を成膜する工程の後に、前記第１層の前記開口部と重なる領域を除去する工程を含む、位相板の製造方法。
【請求項５】
請求項４において、
前記第２層の前記第１層側の面に、第３層を成膜する工程を含む、位相板の製造方法。
【請求項６】
請求項１において、
前記第２層を成膜する工程の後に、前記第１層の前記開口部と重なる領域を除去する工程と、
前記第１層を除去する工程の後に、前記第２層上に第３層を成膜する工程と、
を含む、位相板の製造方法。
【請求項７】
請求項６において、
前記第３層を成膜する工程の後に、前記第２層の前記開口部と重なる領域を除去する工程を含む、位相板の製造方法。
【請求項８】
請求項６において、
前記第２層の前記第３層が成膜された面とは反対側の面に、第４層を成膜する工程を含む、位相板の製造方法。
【請求項９】
請求項６ないし８のいずれか１項において、
前記第２層は、ＩＧＺＯ層である、位相板の製造方法。
【請求項１０】
請求項１ないし９のいずれか１項において、
前記基板は、シリコン基板である、位相板の製造方法。
【請求項１１】
請求項１ないし５のいずれか１項において、
前記第１層は、窒化シリコン層であり、
前記第２層は、チタン層である、位相板の製造方法。
【請求項１２】
請求項１ないし１１のいずれか１項において、
前記貫通孔を形成する工程において、フォトリソグラフィを用いて前記第１層をパターニングする、位相板の製造方法。
【請求項１３】
請求項１ないし１２のいずれか１項において、
前記第１層を成膜する工程において、前記第１層を、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤを用いて成膜する、位相板の製造方法。
【請求項１４】
透過電子顕微鏡用の位相板であって、
支持体と、
前記支持体に支持され、電子線の位相を変化させる位相制御層と、
を含み、
前記位相制御層には、電子線を通過させるための貫通孔が設けられ、
前記支持体の材質は、シリコンである、位相板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相板の製造方法および位相板に関する。
【背景技術】
【０００２】
近年、位相差像を観察できる透過電子顕微鏡は、生物や高分子などの軽元素を多く含む試料を高コントラストで観察できるため期待されている。例えば、特許文献１では、対物レンズの後焦点面に位相板を組み込むことで位相差像を観察できる透過電子顕微鏡が提案されている。位相板は、一般的に、貫通孔を有する非晶質の薄膜からなり、対物レンズの後焦点面において、透過波が貫通孔を通過し散乱波が薄膜を通過するように配置されている。そのため、貫通孔を通過した透過波の位相に対して薄膜を通過した散乱波の位相をπ／２ずらすことができる。位相板が組み込まれた透過電子顕微鏡では、位相板によって互いに位相がπ／２ずれた透過波と散乱波を干渉させて、位相コントラスト伝達関数が余弦型の位相差像を観察することができる。
【０００３】
従来、位相板は、一般的に、薄膜を基板（スライドガラス、マイカ劈開面等）上に成膜する工程と、水面において薄膜を剥離し、位相板用支持体（モリブデングリッド等）に転写する工程と、集束イオンビーム（ＦＩＢ）装置により薄膜に貫通孔を形成する工程と、によって製造されていた。このように位相板の製造工程は、容易ではなく、特に、薄膜を位相板用支持体に転写する工程と、ＦＩＢ装置により貫通孔を形成する工程には、熟練した技術が要求される。このような製造方法では、位相板の製造に費やされる作業時間は長く、歩留まりも低い。
【０００４】
したがって、簡易な工程で位相板を製造することができる製造方法が求められている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２７３８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明のいくつかの態様に係る目的の１つは、簡易な工程で位相板を製造することができる位相板の製造方法および位相板を提供することにある。
【課題を解決するための手段】
【０００７】
（１）本発明に係る位相板の製造方法は、
透過電子顕微鏡用の位相板の製造方法であって、
基板上に第１層を成膜する工程と、
前記第１層をパターニングして、前記第１層を貫通する貫通孔を形成する工程と、
前記基板の前記第１層が成膜された面とは反対側の面をエッチングして、前記貫通孔に連通し、かつ、前記第１層を露出させる開口部を形成する工程と、
前記第１層上に第２層を成膜する工程と、
を含む。
【０００８】
このような位相板の製造方法によれば、簡易な工程で位相板を製造することができる。
【０００９】
（２）本発明に係る位相板の製造方法において、
前記第１層の前記第２層が成膜された面とは反対側の面に、第３層を成膜する工程を含
んでいてもよい。
【００１０】
（３）本発明に係る位相板の製造方法において、
前記第３層を成膜する工程において、前記基板の前記第１層が成膜された面とは反対側の面に、前記第３層を成膜してもよい。
【００１１】
このような位相板の製造方法によれば、基板と位相板の電子波が通過する領域との間の抵抗を小さくすることができ、電子線が照射されることによる位相板のチャージアップを低減することができる。
【００１２】
（４）本発明に係る位相板の製造方法において、
前記第２層を成膜する工程の後に、前記第１層の前記開口部と重なる領域を除去する工程を含んでいてもよい。
【００１３】
このような位相板の製造方法によれば、例えば、第１層として窒化シリコン層等の絶縁層を用いても、位相板の電子波が通過する領域の導電性の低下を抑制することができる。
【００１４】
（５）本発明に係る位相板の製造方法において、
前記第２層の前記第１層側の面に、第３層を成膜する工程を含んでいてもよい。
【００１５】
（６）本発明に係る位相板の製造方法において、
前記第２層を成膜する工程の後に、前記第１層の前記開口部と重なる領域を除去する工程と、
前記第１層を除去する工程の後に、前記第２層上に第３層を成膜する工程と、
を含んでいてもよい。
【００１６】
（７）本発明に係る位相板の製造方法において、
前記第３層を成膜する工程の後に、前記第２層の前記開口部と重なる領域を除去する工程を含んでいてもよい。
【００１７】
（８）本発明に係る位相板の製造方法において、
前記第２層の前記第３層が成膜された面とは反対側の面に、第４層を成膜する工程を含んでいてもよい。
【００１８】
（９）本発明に係る位相板の製造方法において、
前記第２層は、ＩＧＺＯ層であってもよい。
【００１９】
このような位相板の製造方法によれば、ＩＧＺＯは、例えば窒化シリコン等に比べて、酸により容易にエッチングされるため、第２層として、ＩＧＺＯ層を用いることにより、製造工程における各層のエッチングダメージを低減させることができる。
【００２０】
（１０）本発明に係る位相板の製造方法において、
前記基板は、シリコン基板であってもよい。
【００２１】
このような位相板の製造方法によれば、半導体製造技術を用いて、簡易な工程で位相板を製造することができる。
【００２２】
（１１）本発明に係る位相板の製造方法において、
前記第１層は、窒化シリコン層であり、
前記第２層は、チタン層であってもよい。
【００２３】
このような位相板の製造方法によれば、窒化シリコン層は、基板上に均一で薄い膜を形成しやすく、かつ、開口部が形成された状態においても、変形したり、破けたりすることなく、その形状を維持することができる。また、チタン層は、導電性が良好であり、アモルファス状に成膜されるため、良好な位相板を得ることができる。
【００２４】
（１２）本発明に係る位相板の製造方法において、
前記貫通孔を形成する工程において、フォトリソグラフィを用いて前記第１層をパターニングしてもよい。
【００２５】
このような位相板の製造方法によれば、製造工程を簡易化することができる。さらに、位相板を、大量に、安価に提供することができる。
【００２６】
（１３）本発明に係る位相板の製造方法において、
前記第１層を成膜する工程において、前記第１層を、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤを用いて成膜してもよい。
【００２７】
このような位相板の製造方法によれば、製造工程を簡易化することができる。さらに、位相板を、大量に、安価に提供することができる。
【００２８】
（１４）本発明に係る位相板は、
透過電子顕微鏡用の位相板であって、
支持体と、
前記支持体に支持され、電子線の位相を変化させる位相制御層と、
を含み、
前記位相制御層には、電子線を通過させるための貫通孔が設けられ、
前記支持体の材質は、シリコンである。
【００２９】
このような位相板によれば、製造工程において、半導体製造技術を用いることができる。したがって、このような位相板によれば、簡易な工程で製造することができる。
【図面の簡単な説明】
【００３０】
【図１】第１実施形態に係る位相板を模式的に示す平面図。
【図２】第１実施形態に係る位相板を模式的に示す断面図。
【図３】第１実施形態に係る位相板の製造工程の一例を示すフローチャート。
【図４】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図５】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図６】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図７】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図８】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図９】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図１０】第１実施形態に係る位相板の製造工程を模式的に示す断面図。
【図１１】第１実施形態の第１変形例に係る位相板を模式的に示す断面図。
【図１２】第１実施形態の第１変形例に係る位相板の製造工程の一例を示すフローチャート。
【図１３】第１実施形態の第１変形例に係る位相板の製造工程を模式的に示す断面図。
【図１４】第２実施形態に係る位相板を模式的に示す断面図。
【図１５】第２実施形態に係る位相板の製造工程の一例を示すフローチャート。
【図１６】第２実施形態に係る位相板の製造工程を模式的に示す断面図。
【図１７】第２実施形態の第１変形例に係る位相板を模式的に示す断面図。
【図１８】第２実施形態の第２変形例に係る位相板を模式的に示す断面図。
【図１９】第２実施形態の第２変形例に係る位相板の製造工程の一例を示すフローチャート。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３２】
１．  第１実施形態
１．１．  位相板の構成
まず、第１実施形態に係る位相板の構成について、図面を参照しながら説明する。図１は、第１実施形態に係る位相板１００を模式的に示す平面図である。図２は、第１実施形態に係る位相板１００を模式的に示す断面図である。なお、図２は、図１のＩＩ−ＩＩ線の断面を拡大して示す図である。
【００３３】
位相板１００は、透過電子顕微鏡用の位相板である。位相板１００は、例えば、透過電子顕微鏡の対物レンズの後焦点面またはその共役面に配置される。位相板１００は、電子波の位相に変化を与える板である。位相板１００は、例えば、位相制御層２０によって、電子波の位相を、π／２の奇数倍だけ変化させる。すなわち、位相板１００は、貫通孔２を通過した透過波の位相に対して、位相制御層２０を通過した散乱波の位相をπ／２の奇数倍ずらすことができる。
【００３４】
位相板１００は、図１および図２に示すように、支持体１０と、位相制御層２０と、を含んで構成されている。
【００３５】
支持体１０は、位相制御層２０を支持している。支持体１０には、開口部４が設けられている。開口部４は、支持体１０を貫通し、位相制御層２０に設けられた貫通孔２に連通している。開口部４の一方の開口は、位相制御層２０で覆われている。開口部４の平面形状は、図示の例では、１辺が１００μｍ以上５００μｍ以下の四角形であるが、その形状や大きさは特に限定されない。支持体１０の材質は、例えば、シリコンである。支持体１０の材質としてシリコンを用いることにより、半導体製造技術を用いて容易に位相板１００を形成することができる。なお、支持体１０の材質は、特に限定されず、ガラス、セラミックス、金属、半導体、合成樹脂等であってもよい。支持体１０の平面形状は、図示の例では、八角形であるが、円やその他の多角形等であってもよい。支持体１０の厚さは、例えば、１００μｍ以上３００μｍ以下である。
【００３６】
位相制御層２０は、支持体１０によって支持されている。位相制御層２０には、位相制御層２０を貫通する貫通孔２が設けられている。貫通孔２は、図示の例では、複数（９個）設けられているが、その数は限定されない。複数の貫通孔２を設けることにより、位相板１００を、繰り返し使用することができる。貫通孔２の直径Ｄは、例えば、１μｍ以上３μｍ以下である。貫通孔２の平面形状は、図示の例では、円であるが、その形状は特に限定されない。
【００３７】
位相制御層２０は、その膜厚によって、位相制御層２０を通過する電子波の位相の変化の程度を決めることができる。位相制御層２０は、電子波の位相を変化させる。位相制御層２０の膜厚Ｔは、例えば、電子波の位相を、π／２の奇数倍だけ変化させるような厚さである。ここで、位相制御層２０の膜厚Ｔは、開口部４と重なる領域の位相制御層２０の膜厚である。位相制御層２０の膜厚Ｔは、例えば、３０ｎｍ以上１００ｎｍ以下である。
なお、位相制御層２０の開口部４と重なる領域とは、図１に示すように、平面視から見て（支持体１０の厚み方向からみて）、位相制御層２０が開口部４と重なる領域である。
【００３８】
位相制御層２０は、図示の例では、第１層２２と、第２層２４と、第３層２６と、を有している。位相制御層２０の開口部４と重なる領域は、第１層２２、第２層２４、第３層２６の３層で構成されている。また、位相制御層２０の支持体１０と重なる領域では、支持体１０の上面側に第１層２２と第２層２４が形成され、支持体１０の下面側に第３層２６が形成されている。
【００３９】
第１層２２は、支持体１０上および開口部４上（開口部４と重なる領域）に形成されている。第１層２２は、例えば、窒化シリコン層である。窒化シリコン層とは、例えば、窒化シリコンからなる層である。なお、第１層２２は、特に限定されず、酸化シリコン層などの絶縁層、各種の金属層等であってもよい。金属層としては、例えば、Ｔｉ層、ＩＧＺＯ層、Ａｕ−Ｓｉ層、Ｐｄ−Ｓｉ層、Ｃｙ４０Ｚｒ６０層、Ｆｅ２０Ｂ２０層、Ｃｏ９０Ｚｒ１０層、Ｎｉ７８Ｓｉ１０Ｂ１２層等を用いることができる。特に、Ｔｉ層は、導電性が良好であり、アモルファス状に成膜されるため、位相制御層２０を構成する層として望ましい。第１層２２の膜厚は、例えば、４ｎｍ以上１５ｎｍ以下程度である。
【００４０】
第２層２４は、第１層２２上に形成されている。第２層２４は、図示の例では、第１層２２の上面の全面に形成されている。第２層２４は、例えば、アモルファスカーボン層である。なお、第２層２４の材質は、特に限定されない。第２層２４として、上述した第１層２２として例示した層を用いることもできる。第２層２４の膜厚は、例えば、１０ｎｍ以上５０ｎｍ以下程度である。
【００４１】
第３層２６は、第１層２２の第２層２４が形成されている面とは反対側の面（第１層２２の下面）、および支持体１０の第１層２２が形成されている面とは反対側の面（支持体１０の下面）に形成されている。第３層２６は、例えば、アモルファスカーボン層である。第３層２６は、例えば、第２層２４と同じ材質の層である。なお、第３層２６の材質は、特に限定されない。第３層２６として、上述した第１層２２として例示した層を用いることもできる。第３層２６の膜厚は、例えば、１０ｎｍ以上５０ｎｍ以下程度である。
【００４２】
位相板１００の各層２２，２４，２６の組み合わせとしては、例えば、第１層２２が窒化シリコン層であり、第２層２４および第３層２６がアモルファスカーボン層である。すなわち、位相制御層２０は、開口部４と重なる領域において、窒化シリコン層をアモルファスカーボン層で挟んだ構成を有している。また、位相板１００の各層２２，２４，２６の組み合わせとしては、例えば、第１層２２が窒化シリコン層であり、第２層２４および第３層２６がチタン層である。すなわち、位相制御層２０は、開口部４と重なる領域において、窒化シリコン層をチタン層で挟んだ構成を有している。なお、各層２２，２４，２６の組み合わせはこれに限定されない。また、ここでは、位相制御層２０が３層の場合について説明しているが、位相制御層２０の層数は特に限定されず、１層や２層であってもよいし、３層より多くてもよい。
【００４３】
第１実施形態に係る位相板１００によれば、支持体１０の材質がシリコンであるため、後述するように、製造工程において、半導体製造技術を用いることができる。したがって、位相板１００によれば、簡易な工程で製造することができる。
【００４４】
１．２．  位相板の製造方法
次に、第１実施形態に係る位相板１００の製造方法について、図面を参照しながら説明する。図３は、位相板１００の製造工程の一例を示すフローチャートである。図４〜図１０は、位相板１００の製造工程を模式的に示す断面図である。
【００４５】
位相板１００の製造方法は、図３に示すように、基板１０ａ上に第１層２２を成膜する工程Ｓ１００と、第１層２２をパターニングして、第１層２２を貫通する貫通孔２を形成する工程Ｓ１０２と、基板１０ａの第１層２２が成膜された面とは反対側の面をエッチングして、貫通孔２に連通し、かつ、第１層２２を露出させる開口部４を形成する工程Ｓ１０４と、第１層２２上に第２層２４を成膜する工程Ｓ１０６と、第１層２２の第２層２４が成膜された面とは反対側の面に、第３層２６を成膜する工程Ｓ１０８を含む。以下、各工程について、具体的に説明する。また、ここでは、第１層２２が窒化シリコン層であり、第２層２４および第３層２６がアモルファスカーボン層である場合について説明する。
【００４６】
図４に示すように、基板１０ａ上に第１層２２を成膜する（Ｓ１００）。基板１０ａとしては、シリコン基板等の半導体基板を用いることができる。基板１０ａとして、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。第１層２２は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により成膜される。第１層２２は、基板１０ａの上面の全面に成膜される。
【００４７】
次に、基板１０ａの第１層２２が形成された面とは反対側の面（基板１０ａの下面）に、マスク層２３を成膜する。マスク層２３は、第１層２２と同時に成膜されてもよいし、第１層２２とは別の工程で成膜されてもよい。マスク層２３の材質は、例えば、第１層２２の材質と同じである。マスク層２３は、基板１０ａの下面の全面に成膜される。
【００４８】
次に、第１層２２に貫通孔２を形成する（Ｓ１０２）。
【００４９】
貫通孔２を形成する工程Ｓ１０２は、フォトリソグラフィを用いて行われる。貫通孔２を形成する工程Ｓ１０２は、具体的には、まず、図５に示すように、第１層２２上にフォトレジスト層Ｒを成膜する。フォトレジスト層Ｒは、例えば、スピンコーター等を用いて成膜される。
【００５０】
図６に示すように、レーザー光、または電子ビームによりフォトレジスト層Ｒ上に貫通孔２に対応する形状を描く。そして、露光されたフォトレジスト層Ｒを現像することによって、フォトレジスト層Ｒに貫通孔２ａを形成する。
【００５１】
図７に示すように、フォトレジスト層Ｒをマスクとして、第１層２２をエッチングする。第１層２２のエッチングは、プラズマエッチング、反応性イオンエッチング等で行われる。これにより、第１層２２に貫通孔２が形成される。
【００５２】
図８に示すように、フォトレジスト層Ｒを除去する（アッシング）。
【００５３】
以上の工程により、第１層２２に貫通孔２を形成することができる。
【００５４】
次に、図９に示すように、基板１０ａに開口部４を形成する（Ｓ１０４）。開口部４は、例えば、マスク層２３をフォトリソグラフィ等でパターニングし、パターニングされたマスク層２３をマスクとして、基板１０ａを下面側からエッチングすることにより形成される。基板１０ａのエッチングは、ウエットエッチングでもよいし、ドライエッチングでもよい。開口部４が形成された後、マスク層２３は除去される。基板１０ａに開口部４が形成されることにより、支持体１０が形成される。
【００５５】
次に、図１０に示すように、第１層２２上に第２層２４を成膜する（Ｓ１０６）。第２層２４は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤ等
により成膜される。第２層２４は、第１層２２の上面の全面に成膜される。なお、第２層２４は、貫通孔２を塞がないように形成される。
【００５６】
次に、図２に示すように、第１層２２の第２層２４が成膜された面とは反対側の面（第１層２２の下面）に、第３層２６を成膜する（Ｓ１０８）。また、さらに、支持体１０（基板１０ａ）の第１層２２が成膜された面とは反対側の面（支持体１０の下面）に、第３層２６を成膜する。第３層２６は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤ等により成膜される。なお、第３層２６は、貫通孔２を塞がないように形成される。第１層２２、第２層２４、および第３層２６が成膜されることにより、位相制御層２０を形成することができる。
【００５７】
なお、第２層２４を成膜する工程Ｓ１０６および第３層２６を成膜する工程Ｓ１０８を同時に行ってもよい。すなわち、第２層２４と第３層２６とを同じ工程で成膜してもよい。
【００５８】
以上の工程により、位相板１００を製造することができる。
【００５９】
なお、ここでは、第１層２２が窒化シリコン層であり、第２層２４および第３層２６がアモルファスカーボン層である場合について説明したが、各層２２，２４，２６が他の材質の層で構成されている場合についても、同様の製造工程で位相板１００を製造することができる。
【００６０】
また、ここでは、位相制御層２０は、第１層２２、第２層２４、および第３層２６を有している場合について説明したが、位相制御層２０は、第３層２６を有さなくてもよい。すなわち、位相制御層２０は、第１層２２、および第２層２４のみを有していてもよい。このような位相板は、図３に示す工程Ｓ１００〜Ｓ１０６で形成される。
【００６１】
第１実施形態に係る位相板の製造方法は、例えば、以下の特徴を有する。
【００６２】
第１実施形態に係る位相板の製造方法では、基板１０ａ上に第１層２２を成膜する工程Ｓ１００と、第１層２２をパターニングして、第１層２２を貫通する貫通孔２を形成する工程Ｓ１０２と、基板１０ａの第１層２２が成膜された面とは反対側の面をエッチングして、貫通孔２に連通し、かつ、第１層２２を露出させる開口部４を形成する工程Ｓ１０４と、第１層２２上に第２層２４を成膜する工程Ｓ１０６と、を含む。そのため、本実施形態に係る位相板の製造方法によれば、例えばフォトリソグラフィ等の半導体製造技術を用いて、簡易な工程で位相板を製造することができる。さらに、半導体製造技術を用いることにより、位相板１００を、大量に、安価に提供することができる。
【００６３】
第１実施形態に係る位相板の製造方法によれば、貫通孔２を形成する工程において、フォトリソグラフィを用いて第１層２２をパターニングする。これにより、例えばＦＩＢ装置を用いて、貫通孔２を形成する場合と比べて、製造工程を簡易化することができる。さらに、例えば、ＦＩＢ装置を用いて貫通孔を形成した場合、ガリウムやアルゴン等のイオンビームにより、位相板に汚れが付着したり、膜が変質したりするという問題があった。本実施形態に係る位相板の製造方法によれば、ＦＩＢ装置を用いずに貫通孔２を形成するため、このような問題が生じない。さらに、フォトリソグラフィを用いるため、貫通孔２を高精度に形成することができる。
【００６４】
第１実施形態に係る位相板の製造方法では、第１層２２の第２層２４が成膜された面とは反対側の面に、第３層２６を成膜する工程を含み、第３層２６を成膜する工程において、基板１０ａの第１層２２が成膜された面とは反対側の面に、第３層２６を成膜する。こ
れにより、支持体１０（基板１０ａ）と位相制御層２０との間の抵抗を小さくすることができ、電子線が照射されることによる位相板１００のチャージアップを低減することができる。
【００６５】
第１実施形態に係る位相板の製造方法では、基板１０ａは、シリコン基板であるため、半導体製造技術を用いて、簡易な工程で位相板を製造することができる。
【００６６】
第１実施形態に係る位相板の製造方法では、第１層２２は、窒化シリコン層であり、第２層２４は、チタン層である。窒化シリコン層は、基板１０ａ上に均一で薄い膜を形成しやすく、かつ、開口部４が形成された状態（図９参照）においても、変形したり、破けたりすることなく、その形状を維持することができる。また、チタン層は、導電性が良好であり、アモルファス状に成膜されるため、良好な位相板１００を得ることができる。
【００６７】
第１実施形態に係る位相板の製造方法では、第１層２２を成膜する工程において、第１層２２を、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤを用いて成膜するため、簡易な工程で位相板を製造することができる。さらに、位相板１００を、大量に、安価に提供することができる。
【００６８】
１．３．  変形例
次に、第１実施形態の変形例に係る位相板の構成について、図面を参照しながら説明する。図１１は、本変形例に係る位相板２００を模式的に示す断面図である。以下、本変形例に係る位相板２００において、上述した位相板１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００６９】
上述した位相板１００の例では、図２に示すように、位相制御層２０の開口部４と重なる領域は、第１層２２、第２層２４、第３層２６の３層で構成されていた。
【００７０】
これに対して、位相板２００では、図１１に示すように、位相制御層２０の開口部４と重なる領域が、第２層２４、第３層２６の２層で構成されている。なお、位相制御層２０の支持体１０と重なる領域では、位相板１００と同様に、支持体１０の上面側に第１層２２と第２層２４が形成され、支持体１０の下面側に第３層２６が形成されている。
【００７１】
位相板２００によれば、位相制御層２０の開口部４と重なる領域が、第２層２４と第３層２６の２層で構成されることができる。したがって、例えば、第１層２２として窒化シリコン層等の絶縁層を用いても、位相制御層２０の導電性の低下を抑制することができる。
【００７２】
次に、本変形例に係る位相板２００の製造方法について、図面を参照しながら説明する。図１２は、本変形例に係る位相板２００の製造工程の一例を示すフローチャートである。図１２において、図３と同じ工程には同じ符号を付しており、その説明を省略する。また、図１３は、本変形例に係る位相板２００の製造工程を模式的に示す断面図である。
【００７３】
位相板２００の製造方法は、図１２に示すように、上述した第１層２２上に第２層２４を成膜する工程Ｓ１０６の後に、第１層２２の開口部４と重なる領域を除去する工程Ｓ２００と、第２層２４の第１層２２側の面に、第３層２６を成膜する工程Ｓ２０２を含む。以下、各工程について、具体的に説明する。
【００７４】
図１０に示す第１層２２上に第２層２４を成膜する工程Ｓ１０６の後に、図１３に示すように、第１層２２の開口部４と重なる領域を除去する（Ｓ２００）。第１層２２が窒化シリコン層である場合、第１層２２は、例えば、熱リン酸、フッ化水素酸、フッ素系のプ
ラズマ等でエッチングされる。
【００７５】
図１１に示すように、第２層２４の第１層２２側の面（第２層２４の下面）に、第３層２６を成膜する（Ｓ２０２）。また、さらに、支持体１０（基板１０ａ）の第１層２２が成膜された面とは反対側の面（支持体１０の下面）に、第３層２６を成膜する。第３層２６は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤ等により成膜される。
【００７６】
以上の工程により、位相板２００を製造することができる。
【００７７】
本変形例に係る位相板の製造方法によれば、位相制御層２０の開口部４と重なる領域を、第２層２４と第３層２６の２層で構成されるように形成することができる。したがって、例えば、第１層２２として窒化シリコン層等の絶縁層を用いても、位相制御層２０の導電性の低下を抑制することができる。
【００７８】
２．  第２実施形態
２．１．  位相板の構成
次に、第２実施形態に係る位相板の構成について、図面を参照しながら説明する。図１４は、第２実施形態に係る位相板３００を模式的に示す断面図である。以下、第２実施形態に係る位相板３００において、上述した位相板１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００７９】
上述した位相板１００の例では、図２に示すように、位相制御層２０の開口部４と重なる領域が、第１層２２、第２層２４、第３層２６の３層で構成されていた。
【００８０】
これに対して、位相板３００では、図１４に示すように、位相制御層２０の開口部４と重なる領域が、第３層３２６の１層で構成されている。また、位相制御層２０の支持体１０と重なる領域は、支持体１０の上面側に第１層２２と第２層２４と第３層３２６が形成され、支持体１０の下面側には層が形成されていない。
【００８１】
第１層２２は、支持体１０上に形成されている。第１層２２は、開口部４と重なる領域には、形成されていない。
【００８２】
第２層２４は、第１層２２上に形成されている。第２層２４は、開口部４と重なる領域には形成されていない。第２層２４としては、ＩＧＺＯ層を用いることができる。ＩＧＺＯ層は、インジウム、ガリウム、亜鉛を酸化させることで結晶性を持たせた酸化物半導体の層である。
【００８３】
第３層３２６は、開口部４上（開口部４と重なる領域）、および第２層２４上に形成されている。第３層３２６としては、アモルファスカーボン層や、アモルファス金属層等が望ましい。なお、第３層３２６として、上述した第１層２２として例示した層を用いてもよい。
【００８４】
第２変形例に係る位相板３００によれば、後述するように、製造工程における第３層３２６のエッチングダメージを低減させることができる。
【００８５】
２．２．  位相板の製造方法
次に、第２実施形態に係る位相板３００の製造方法について、図面を参照しながら説明する。図１５は、第２実施形態に係る位相板３００の製造工程の一例を示すフローチャートである。図１５において、図３および図１２と同じ工程には同じ符号を付しており、そ
の説明を簡略または省略する。また、図１６は、第２実施形態に係る位相板３００の製造工程を模式的に示す断面図である。
【００８６】
位相板３００の製造方法は、図１５に示すように、上述した第１層２２上に第２層２４を成膜する工程Ｓ１０６の後に、第１層２２の開口部４と重なる領域を除去する工程Ｓ２００と、第１層２２を除去する工程Ｓ２００の後に、第２層２４上に第３層３２６を成膜する工程Ｓ３００と、第３層３２６を成膜する工程の後Ｓ３００に、第２層２４の開口部４と重なる領域を除去する工程Ｓ３０２と、を含む。以下、各工程について、具体的に説明する。なお、ここでは、第１層２２が窒化シリコン層であり、第２層２４がＩＧＺＯ層であり、第３層３２６がチタン層である場合について説明する。
【００８７】
図１３に示す第１層２２を除去する工程Ｓ２００の後に、図１６に示すように、第２層２４上に第３層３２６を成膜する（Ｓ３００）。第３層３２６は、第２層２４の上面の全面に成膜される。なお、第３層３２６は、貫通孔２を塞がないように形成される。第３層３２６は、例えば、真空蒸着、スパッタリング、イオンプレーティング、またはＣＶＤにより成膜される。
【００８８】
図１４に示すように、第２層２４の開口部４と重なる領域を除去する（Ｓ３０２）。第２層２４は、ＩＧＺＯ層である。ここで、ＩＧＺＯは、酸により容易にエッチングされる。そのため、第２層２４を、選択的にエッチングすることができる。したがって、第２層２４をエッチングする際の第３層３２６のエッチングダメージを低減することができる。第２層２４のエッチング液として、例えば、塩酸、硝酸、これらの混合液、臭素系エッチング液等を用いることができる。
【００８９】
以上の工程により、位相板３００を製造することができる。
【００９０】
なお、ここでは、第１層２２が窒化シリコン層であり、第２層２４がＩＧＺＯ層であり、第３層３２６がチタン層である場合について説明したが、第１層２２および第３層３２６が他の材質の層で構成されている場合についても、同様の製造工程で位相板３００を製造することができる。
【００９１】
第２実施形態に係る位相板３００の製造方法によれば、ＩＧＺＯは、例えば窒化シリコン等に比べて、酸により容易にエッチングされるため、第２層２４として、ＩＧＺＯ層を用いることにより、製造工程における第３層３２６のエッチングダメージを低減させることができる。
【００９２】
２．３．  変形例
次に、第２実施形態に係る位相板の変形例について説明する。
【００９３】
（１）第１変形例
まず、第１変形例に係る位相板の構成について、図面を参照しながら説明する。図１７は、第１変形例に係る位相板４００を模式的に示す断面図である。以下、第１変形例に係る位相板４００において、上述した位相板１００、３００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００９４】
上述した位相板３００の例では、図１４に示すように、位相制御層２０の開口部４と重なる領域が、第３層３２６の１層で構成されていた。
【００９５】
これに対し、位相板４００では、図１７に示すように、位相制御層２０の開口部４と重なる領域が、第３層３２６および第４層４０２の２層で構成されている。また、位相制御
層２０の支持体１０と重なる領域では、支持体１０の上面側に第１層２２、第２層２４、および第３層３２６が形成され、支持体１０の下面側には第４層４０２が形成されている。
【００９６】
第４層４０２は、第３層３２６の第２層２４が形成されている面とは反対側の面（第３層３２６の下面）、および支持体１０の第１層２２が形成されている面とは反対側の面（支持体１０の下面）に形成されている。第４層４０２としては、アモルファスカーボン層や、アモルファス金属層等が望ましい。なお、第４層４０２として、上述した第１層２２として例示した層を用いてもよい。
【００９７】
位相板４００の製造方法は、上述した図１５に示す位相板３００の製造工程の後に、第３層３２６の第２層２４が形成されている面とは反対側の面（第３層３２６の下面）に第４層４０２を成膜する工程を含む。本工程では、さらに、支持体１０の第１層２２が形成されている面とは反対側の面（支持体１０の下面）に第４層４０２が成膜される。
【００９８】
第１変形例に係る位相板４００の製造方法によれば、第４層４０２を成膜する工程において、支持体１０（基板１０ａ）の第１層２２が成膜された面とは反対側の面に、第４層４０２を成膜する。これにより、支持体１０（基板１０ａ）と位相制御層２０との間の抵抗を小さくすることができ、電子線が照射されることによる位相板４００のチャージアップを低減することができる。
【００９９】
（２）第２変形例
次に、第２変形例に係る位相板の構成について、図面を参照しながら説明する。図１８は、第２変形例に係る位相板５００を模式的に示す断面図である。以下、第２変形例に係る位相板５００において、上述した位相板１００、３００、４００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【０１００】
上述した位相板３００の例では、図１４に示すように、位相制御層２０の開口部４と重なる領域が、第３層３２６の１層で構成されていた。
【０１０１】
これに対して、位相板５００では、位相制御層２０の開口部４と重なる領域が、第２層２４、第３層３２６および第４層４０２の３層で構成されている。また、位相制御層２０の支持体１０と重なる領域では、支持体１０の上面側に第１層２２、第２層２４、および第３層３２６が形成され、支持体１０の下面側には第４層４０２が形成されている。
【０１０２】
第１層２２は、支持体１０上に形成されている。第２層２４は、開口部４上（開口部４と重なる領域）および第１層２２上に形成されている。第３層３２６は、第２層２４上に形成されている。第３層３２６は、第２層２４の上面の全面に形成されている。第４層４０２は、第２層２４の下面、および支持体１０の下面に形成されている。
【０１０３】
次に、第２変形例に係る位相板５００の製造方法について、図面を参照しながら説明する。図１９は、第２変形例に係る位相板５００の製造工程の一例を示すフローチャートである。図１９において、図３、図１２、図１５と同じ工程には同じ符号を付しており、その説明を省略する。
【０１０４】
位相板５００の製造方法は、図１９に示すように、上述した第２層２４上に第３層３２６を成膜する工程Ｓ３００の後に、第２層２４の第３層３２６が成膜された面とは反対側の面（第２層２４の下面）に、第４層４０２を成膜する工程（Ｓ５００）を含む。
【０１０５】
工程Ｓ５００では、さらに、支持体１０の第１層２２が形成されている面とは反対側の
面（支持体１０の下面）に第４層４０２が成膜される。
【０１０６】
第２変形例に係る位相板５００の製造方法によれば、第４層４０２を成膜する工程において、支持体１０（基板１０ａ）の第１層２２が成膜された面とは反対側の面に、第４層４０２を成膜する。これにより、支持体１０（基板１０ａ）と位相制御層２０との間の抵抗を小さくすることができ、電子線が照射されることによる位相板５００のチャージアップを低減することができる。
【０１０７】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１０８】
また、例えば、上述した実施形態および変形例では、１つの基板１０ａに１つの位相板を形成する場合について説明したが、上述した各実施形態および各変形例に係る位相板の製造方法を用いて、１つの基板１０ａ（例えば半導体ウエハー）に、複数の位相板を形成してもよい。
【０１０９】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１０】
２…貫通孔、２ａ…貫通孔、４…開口部、１０…支持体、１０ａ…基板、２０…位相制御層、２２…第１層、２３…マスク層、２４…第２層、２６…第３層、１００，２００．３００…位相板、３２６…第３層、４００…位相板、４０２…第４層、５００…位相板
【図２】
2014130715.tif 000003
【図３】
2014130715.tif 000004
【図４】
2014130715.tif 000005
【図５】
2014130715.tif 000006
【図６】
2014130715.tif 000007
【図７】
2014130715.tif 000008
【図８】
2014130715.tif 000009
【図９】
2014130715.tif 000010
【図１０】
2014130715.tif 000011
【図１１】
2014130715.tif 000012
【図１２】
2014130715.tif 000013
【図１３】
2014130715.tif 000014
【図１４】
2014130715.tif 000015
【図１５】
2014130715.tif 000016
【図１６】
2014130715.tif 000017
【図１７】
2014130715.tif 000018
【図１８】
2014130715.tif 000019
【図１９】
2014130715.tif 000020
【図１】
2014130715.tif 000021