(57)【要約】      （修正有）【課題】実装された積層セラミックキャパシタでのアコースティックノイズを低減する。【解決手段】第１及び第２内部電極を含んで容量が形成されるアクティブ層は、セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記本体の長さ方向中心部Ｒを基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置される第１ブロックと、上記本体の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置される第２ブロックと、を含む。【選択図】図２
2014130994.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を挟んで前記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極と、
前記セラミック本体の両端面を覆うように形成された第１及び第２外部電極と、を含み、
前記セラミック本体は、前記複数の第１及び第２内部電極を含んで容量が形成されるアクティブ層と、前記アクティブ層の上部及び下部に形成されるカバー層と、を含み、前記アクティブ層は、前記セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、前記セラミック本体の長さ方向中心部（Ｒ）を基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域（Ｉ）及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域（ＩＩ）が積層方向に配置される第１ブロックと、前記セラミック本体の長さ方向中心部（Ｒ）を基準として他側端面に形成され、前記第１領域（Ｉ）と前記セラミック本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域（ＩＩＩ）及び前記第２領域（ＩＩ）と前記セラミック本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域（ＩＶ）が積層方向に配置される第２ブロックと、を含む、積層セラミックキャパシター。
【請求項２】
前記セラミック本体の長さ方向中心部（Ｒ）は、容量形成のために異なる極性の内部電極が積層方向に対向する、請求項１に記載の積層セラミックキャパシター。
【請求項３】
前記第１ブロックと第２ブロックは、複数個が交互に積層される、請求項１に記載の積層セラミックキャパシター。
【請求項４】
前記誘電体層の厚さは１.８μｍ以下である、請求項１に記載の積層セラミックキャパシター。
【請求項５】
前記誘電体層の積層数は２００層以上である、請求項１に記載の積層セラミックキャパシター。
【請求項６】
電圧印加時に、前記第１領域（Ｉ）と第４領域（ＩＶ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域はセラミック本体の内部方向に収縮する、請求項１に記載の積層セラミックキャパシター。
【請求項７】
電圧印加時に、前記第２領域（ＩＩ）と第３領域（ＩＩＩ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は前記セラミック本体の外側に膨張する、請求項１に記載の積層セラミックキャパシター。
【請求項８】
上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設けられた積層セラミックキャパシターと、を含み、
前記積層セラミックキャパシターは、複数の誘電体層が積層されたセラミック本体と、前記誘電体層を挟んで前記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極と、前記セラミック本体の両端面に形成され、前記第１及び第２電極パッドと半田付けにより連結された第１及び第２外部電極と、を含み、
前記セラミック本体は、前記複数の第１及び第２内部電極を含んで容量が形成されるアクティブ層と、前記アクティブ層の上部及び下部に形成されるカバー層と、を含み、前記アクティブ層は、前記セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、前記セラミック本体の長さ方向中心部（Ｒ）を基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域（Ｉ）及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域（ＩＩ）が積層方向に配置される第１ブロックと、前記セラミック本体の長さ方向中心部（Ｒ）を基準として他側端面に形成され、前記第１領域（Ｉ）と前記セラミック本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域（ＩＩＩ）及び前記第２領域（ＩＩ）と前記セラミック本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域（ＩＶ）が積層方向に配置される第２ブロックと、を含む、積層セラミックキャパシターの実装基板。
【請求項９】
前記セラミック本体の長さ方向中心部（Ｒ）は、容量形成のために異なる極性の内部電極が積層方向に対向する、請求項８に記載の積層セラミックキャパシターの実装基板。
【請求項１０】
前記第１ブロックと第２ブロックは、複数個が交互に積層される、請求項８に記載の積層セラミックキャパシターの実装基板。
【請求項１１】
前記誘電体層の厚さは１.８μｍ以下である、請求項８に記載の積層セラミックキャパシターの実装基板。
【請求項１２】
前記誘電体層の積層数は２００層以上である、請求項８に記載の積層セラミックキャパシターの実装基板。
【請求項１３】
電圧印加時に、前記第１領域（Ｉ）と第４領域（ＩＶ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域はセラミック本体の内部方向に収縮する、請求項８に記載の積層セラミックキャパシターの実装基板。
【請求項１４】
電圧印加時に、前記第２領域（ＩＩ）と第３領域（ＩＩＩ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は前記セラミック本体の外側に膨張する、請求項８に記載の積層セラミックキャパシターの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシター及びその実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシターは、液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ；Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピューター、スマートフォン及び携帯電話などの各種電子製品の印刷回路基板に装着されて電気を充電又は放電させる機能を果すチップ形態のコンデンサーである。
【０００３】
このような積層セラミックキャパシター（ＭＬＣＣ；Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でかつ高容量が保障され、実装が容易であるという長所により、様々な電子装置の部品として用いられることができる。
【０００４】
上記積層セラミックキャパシターは、複数の誘電体層と、上記誘電体層の間に互いに異なる極性の内部電極が交互に積層された構造を有することができる。
【０００５】
このような誘電体層は圧電性及び電歪性を有するため、積層セラミックキャパシターに直流又は交流電圧が印加される際に上記内部電極の間で圧電現象が発生し、振動が生じ得る。
【０００６】
このような振動は、積層セラミックキャパシターの半田を介して上記積層セラミックキャパシターが実装された印刷回路基板に伝達され、上記印刷回路基板の全体が音響放射面となり、雑音となる振動音を発生させる。
【０００７】
上記振動音は人に不快感を与える２０〜２００００Ｈｚ領域の可聴周波数に該当することができ、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）と言う。
【０００８】
上記アコースティックノイズを減少させるための積層セラミックキャパシターの内部構造に関する研究がさらに求められている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】日本特許公開公報２００８‐０９１５２０
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、積層セラミックキャパシター及び積層セラミックキャパシターの実装基板に関する。
【課題を解決するための手段】
【００１１】
本発明の一側面は、複数の誘電体層が積層されたセラミック本体と、上記誘電体層を挟んで上記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極と、上記セラミック本体の両端面を覆うように形成された第１及び第２外部電極と、を含み、上記セラミック本体は、上記複数の第１及び第２内部電極を含んで容量が形成されるアクティブ層と、上記アクティブ層の上部及び下部に形成されるカバー層と、を含み、上記アクティブ層は、上記セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記セラミック本体の長さ方向中心部Ｒを基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置される第１ブロックと、上記セラミック本体の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記セラミック本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記セラミック本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置される第２ブロックと、を含む積層セラミックキャパシターを提供する。
【００１２】
本発明の一実施例において、上記セラミック本体の長さ方向中心部Ｒは、容量形成のために異なる極性の内部電極が積層方向に対向することができる。
【００１３】
本発明の一実施例において、上記第１ブロックと第２ブロックは、複数個が交互に積層されることができる。
【００１４】
本発明の一実施例において、上記誘電体層の厚さは１.８μｍ以下であることができる。
【００１５】
本発明の一実施例において、上記誘電体層の積層数は２００層以上であることができる。
【００１６】
本発明の一実施例において、電圧印加時に、上記第１領域Ｉと第４領域ＩＶにおいて上記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は、セラミック本体の内部方向に収縮することができる。
【００１７】
本発明の一実施例において、電圧印加時に、上記第２領域ＩＩと第３領域ＩＩＩにおいて上記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は、上記セラミック本体の外側に膨張することができる。
【００１８】
本発明の他の側面は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられた積層セラミックキャパシターと、を含み、上記積層セラミックキャパシターは、複数の誘電体層が積層されたセラミック本体と、上記誘電体層を挟んで上記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極と、上記セラミック本体の両端面に形成され、上記第１及び第２電極パッドと半田付けにより連結された第１及び第２外部電極と、を含み、上記セラミック本体は、上記複数の第１及び第２内部電極を含んで容量が形成されるアクティブ層と、上記アクティブ層の上部及び下部に形成されるカバー層と、を含み、上記アクティブ層は、上記セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記セラミック本体の長さ方向中心部Ｒを基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置される第１ブロックと、上記セラミック本体の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記セラミック本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記セラミック本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置される第２ブロックと、を含む積層セラミックキャパシターの実装基板を提供する。
【００１９】
本発明の一実施例において、上記セラミック本体の長さ方向中心部Ｒは、容量形成のために異なる極性の内部電極が積層方向に対向することができる。
【００２０】
本発明の一実施例において、上記第１ブロックと第２ブロックは、複数個が交互に積層されることができる。
【００２１】
本発明の一実施例において、上記誘電体層の厚さは１.８μｍ以下であることができる。
【００２２】
本発明の一実施例において、上記誘電体層の積層数は２００層以上であることができる。
【００２３】
本発明の一実施例において、電圧印加時に、上記第１領域Ｉと第４領域ＩＶにおいて上記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域はセラミック本体の内部方向に収縮することができる。
【００２４】
本発明の一実施例において、電圧印加時に、上記第２領域ＩＩと第３領域ＩＩＩにおいて上記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は上記セラミック本体の外側に膨張することができる。
【発明の効果】
【００２５】
本発明の一実施形態によると、積層セラミックキャパシターで発生する振動を減少させることで、積層セラミックキャパシターを印刷回路基板に実装した際にアコースティックノイズを減少させる効果がある。
【００２６】
また、本発明の一実施形態によると、積層セラミックキャパシターにおけるセラミック本体の長さ‐幅方向において、容量形成部と非容量形成部が互いに対向するように内部電極を積層配置することで、より優れたアコースティックノイズの減少効果を有する。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態による積層セラミックキャパシターの一部を切開して概略的に図示した斜視図である。
【図２】図１の積層セラミックキャパシターを長さ‐厚さ方向に切断して図示した断面図である。
【図３】図１の積層セラミックキャパシターが印刷回路基板に実装された状態を図示した斜視図である。
【図４】図３の積層セラミックキャパシター及び印刷回路基板を長さ方向に切断して図示した断面図である。
【発明を実施するための形態】
【００２８】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２９】
本発明の実施例を明確に説明するために六面体の方向を定義すると、図面上に表示されたＬ、Ｗ及びＴはそれぞれ、長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同一の概念として用いることができる。
【００３０】
また、本実施形態では、説明の便宜上、セラミック本体の長さ方向に第１及び第２外部電極が形成される面を左右両端面に設定し、これと垂直に交差する面を左右側面に設定して説明する。
【００３１】
また、セラミック本体の上部カバー層が形成された上面をＳＴと示し、下部カバー層が形成された下面をＳＢと示す。
【００３２】
以下、添付の図面を参照して本発明の好ましい実施形態について説明する。
【００３３】
図１は本発明の一実施形態による積層セラミックキャパシターの一部を切開して概略的に図示した斜視図である。
【００３４】
図２は図１の積層セラミックキャパシターを長さ‐厚さ方向に切断して図示した断面図である。
【００３５】
図１及び図２を参照すると、本発明の一実施形態による積層セラミックキャパシター１００は、セラミック本体１１０と、第１及び第２内部電極１２１、１２２を有するアクティブ層１１５と、上部及び下部カバー層１１２、１１３と、セラミック本体１１０の両端面を覆うように形成された第１及び第２外部電極１３１、１３２と、を含むことができる。
【００３６】
上記セラミック本体１１０は複数の誘電体層１１１を積層した後に焼成して形成し、このようなセラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は、本実施形態に図示されたものに限定されない。
【００３７】
また、上記セラミック本体１１０を形成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層１１１間の境界は走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認することが困難であるほど一体化されることができる。
【００３８】
このようなセラミック本体１１０は、キャパシターの容量形成に寄与する部分としてのアクティブ層１１５と、上下マージン部としてアクティブ層１１５の上下部にそれぞれ形成された上部及び下部カバー層１１２、１１３と、で構成されることができる。
【００３９】
上記アクティブ層１１５は、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返して積層することで形成されることができ、上記複数の第１及び第２内部電極１２１、１２２は、上記セラミック本体１１０の上面及び下面に水平に配置されることができる。
【００４０】
この際、誘電体層１１１の厚さは積層セラミックキャパシター１００の容量設計に合わせて任意に変更することができ、好ましくは、１層の厚さは焼成後に０.１〜１０.０μｍになるように構成することができるが、本発明はこれに限定されるものではない
【００４１】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えばチタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができ、本発明はこれに限定されるものではない。
【００４２】
上記上部及び下部カバー層１１２、１１３は、内部電極を含まないこと以外は誘電体層１１１と同一の材質及び構成を有することができる。
【００４３】
上記上部及び下部カバー層１１２、１１３は、単一の誘電体層又は二つ以上の誘電体層をアクティブ層１１５の上下面にそれぞれ上下方向に積層して形成することができ、基本的に、物理的又は化学的なストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する機能を果たすことができる。
【００４４】
一方、上記第１及び第２内部電極１２１、１２２は互いに異なる極性を有する一対の電極であり、導電性金属を含む導電性ペーストを誘電体層１１１上に所定の厚さで印刷して形成することができる。
【００４５】
また、上記第１及び第２内部電極１２１、１２２は、誘電体層１１１の積層方向に沿って両端面を介して交互に露出するように形成されることができ、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００４６】
即ち、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の両端面を介して交互に露出する部分を介して、第１及び第２外部電極１３１、１３２とそれぞれ電気的に連結されることができる。
【００４７】
したがって、第１及び第２外部電極１３１、１３２に電圧を印加すると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積され、この際、積層セラミックキャパシター１００の静電容量は、第１及び第２内部電極１２１、１２２の互いに重なる領域の面積と比例する。
【００４８】
また、上記複数の第１及び第２内部電極１２１、１２２は、上記セラミック本体１１０の上面及び下面に水平に配置されることができる。
【００４９】
これにより、後述するように、上記積層セラミックキャパシターを印刷回路基板に実装した際にアコースティックノイズを減少させる効果がある。
【００５０】
このような第１及び第２内部電極１２１、１２２の厚さは用途に応じて決定することができ、例えば、セラミック本体１１０の大きさを考慮して０.２〜１.０μｍの範囲内にあるように決定することができ、本発明はこれに限定されるものではない。
【００５１】
また、上記第１及び第２内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができ、本発明はこれに限定されるものではない。
【００５２】
また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などが挙げられ、本発明はこれに限定されるものではない。
【００５３】
一方、上記第１及び第２外部電極１３１、１３２は導電性金属を含む導電性ペーストによって形成されることができ、上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であることができ、本発明はこれに限定されるものではない。
【００５４】
図２を参照すると、上記セラミック本体１１０は、上記複数の第１及び第２内部電極１２１、１２２を含んで容量が形成されるアクティブ層１１５と、上記アクティブ層１１５の上部及び下部に形成されるカバー層１１２、１１３と、を含み、上記アクティブ層１１５は、上記セラミック本体１１０の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記セラミック本体１１０の長さ方向中心部Ｒを基準として一側端面に形成されて容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置される第１ブロックと、上記セラミック本体１１０の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記セラミック本体１１０の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記セラミック本体１１０の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置される第２ブロックと、を含むことができる。
【００５５】
本発明の一実施形態によると、上記セラミック本体１１０の長さ方向中心部Ｒは、容量形成のために異なる極性の内部電極が積層方向に対向することができるが、これに制限されるものではない。
【００５６】
また、上記第１ブロックと第２ブロックは、複数個が交互に積層されることができるが、これに制限されるものではない。
【００５７】
上記第１ブロックは、上記セラミック本体１１０の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記セラミック本体１１０の長さ方向中心部Ｒを基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置されることができる。
【００５８】
上記異なる極性の内部電極が積層方向に対向する第１領域Ｉは、容量形成のために第１及び第２内部電極１２１、１２２が交互に積層されるものを意味することができる。
【００５９】
上記同一極性の内部電極が積層方向に対向する第２領域ＩＩは、容量が形成されないように第１内部電極１２１又は第２内部電極１２２の何れかが互いに対向して積層されるものを意味することができる。
【００６０】
上記のように第１領域Ｉと第２領域ＩＩが積層方向に配置され、上記セラミック本体１１０の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記セラミック本体１１０の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記セラミック本体１１０の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置されることにより、積層セラミックキャパシターを印刷回路基板に実装した際に優れたアコースティックノイズの減少効果を有することができる。
【００６１】
即ち、容量形成のために異なる極性の内部電極が積層方向に対向する上記セラミック本体１１０の長さ方向中心部Ｒを基準として、上記のように、第１ブロックと第２ブロックがセラミック本体１１０の両端面に配置されることで重なり領域を分散させることができ、これにより積層セラミックキャパシターを印刷回路基板に実装した際にアコースティックノイズの減少効果を有する。
【００６２】
また、上記誘電体層１１１の厚さは１.８μｍ以下であることができるが、これに制限されるものではない。
【００６３】
本発明の一実施形態によると、上記誘電体層１１１の厚さが１.８μｍを超える場合に比べて、上記誘電体層１１１の厚さが１.８μｍ以下である場合に、これを含む積層セラミックキャパシターを印刷回路基板に実装した際にアコースティックノイズがより問題となる可能性がある。
【００６４】
また、上記誘電体層１１１の積層数は特に制限されるものではないが、例えば、２００層以上であることができる。
【００６５】
本発明の一実施形態によると、上記誘電体層１１１の積層数が２００層未満である場合に比べて、上記誘電体層１１１の積層数が２００層以上である場合に、これを含む積層セラミックキャパシターを印刷回路基板に実装した際にアコースティックノイズがより問題となる可能性がある。
【００６６】
上記のように内部電極の重なり領域を分散させることで、積層セラミックキャパシターを印刷回路基板に実装した際にアコースティックノイズを減少させる効果について、図２を参照してより詳細に説明する。
【００６７】
積層セラミックキャパシター１００の両端部に形成された第１及び第２外部電極１３１、１３２に異なる極性の電圧が印加されると、内部電極が重なる領域と重なっていない領域における内部電極の収縮及び膨張が異なる様相を示す。
【００６８】
即ち、内部電極が重なる領域では、内部電極がセラミック本体１１０の厚さ方向に膨張し、内部電極が重なっていない領域では、内部電極が収縮する。
【００６９】
従って、本発明の一実施形態によると、内部電極が重なる領域である第１領域Ｉと第４領域ＩＶでは膨張が起こり、内部電極が重なっていない領域である第２領域ＩＩと第３領域ＩＩＩでは収縮が起こる。
【００７０】
この場合、膨張が起こる上記第１領域Ｉと第４領域ＩＶにおいて上記セラミック本体１１０の長さ方向に対応する第１及び第２外部電極１３１、１３２領域ではセラミック本体の内部方向に収縮が起こる。
【００７１】
また、収縮が起こる上記第２領域ＩＩと第３領域ＩＩＩにおいて上記セラミック本体１１０の長さ方向に対応する第１及び第２外部電極１３１、１３２領域では、セラミック本体の外側に膨張が起こる。
【００７２】
図２を参照すると、上記の収縮及び膨張作用は、結局、上記セラミック本体１１０の厚さ方向に、上記第１及び第２外部電極１３１、１３２の各領域別に収縮及び膨張が交互に起こる。
【００７３】
上記のような第１及び第２外部電極１３１、１３２の領域別の収縮及び膨張作用により、積層セラミックキャパシターを印刷回路基板に実装した際に発生し得るアコースティックノイズの影響を最小化することができる効果がある。
【００７４】
一方、図２を参照すると、上記セラミック本体１１０の長さ方向における第１及び第２外部電極１３１、１３２の対応する領域において、第１外部電極１３１が膨張すると第２外部電極１３２は収縮し、第１外部電極１３１が収縮すると第２外部電極１３２は膨張する。
【００７５】
上記のような結果により、積層セラミックキャパシターを印刷回路基板に実装した際に、上記セラミック本体１１０の長さ方向において第１及び第２外部電極１３１、１３２の対応する領域で膨張及び収縮が相補的に起こることで、アコースティックノイズを発生させ得る第１及び第２外部電極の膨張及び収縮が互いに相殺されて、アコースティックノイズを低減する効果がある。
【００７６】
実験例
本発明の実施例と比較例による積層セラミックキャパシターは、下記のように製作された。
【００７７】
チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んでなるスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して、１．８μｍの厚さに製造された複数個のセラミックグリーンシートを準備する。
【００７８】
次に、上記セラミックグリーンシート上に、スクリーン法を利用してニッケル内部電極用導電性ペーストを塗布して内部電極を形成する。
【００７９】
上記セラミックグリーンシートを約３７０層に積層した。この積層体を８５℃にて１０００ｋｇｆ／ｃｍ２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓｉｎｇ）した。
【００８０】
圧着が完了したセラミック積層体を個別チップの形態に切断し、切断したチップは大気雰囲気で２３０℃にて６０時間維持して脱バインダを行った。
【００８１】
次に、１２００℃で内部電極が酸化されないように、Ｎｉ／ＮｉＯ平衡酸素分圧より低い１０−１１〜１０−１０ａｔｍの酸素分圧下の還元雰囲気で焼成した。焼成後の積層チップキャパシターのチップサイズは、長さ×幅（Ｌ×Ｗ）が約１．６４ｍｍ×０．８８ｍｍ（Ｌ×Ｗ、１６０８サイズ）であった。ここで、製作公差は長さ×幅（Ｌ×Ｗ）で±０．１ｍｍ内の範囲に定め、これを満たすと、実験を行ってアコースティックノイズを測定した。
【００８２】
次に、外部電極の形成、メッキなどの工程を経て積層セラミックキャパシターに製作した。
【００８３】
積層セラミックキャパシターの実装基板
図３及び図４を参照すると、本実施形態による積層セラミックキャパシター１００の実装基板２００は、積層セラミックキャパシター１００が水平に実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔して形成された第１及び第２電極パッド２２１、２２２と、を含む。
【００８４】
この際、積層セラミックキャパシター１００は、下部カバー層１１３が下側に配置され、第１及び第２外部電極１３１、１３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触するようにして位置した状態で、半田付け２３０により印刷回路基板２１０と電気的に連結されることができる。
【００８５】
上記のように積層セラミックキャパシター１００が印刷回路基板２１０に実装された状態で電圧を印加するとアコースティックノイズが生じ得る。
【００８６】
この際、第１及び第２電極パッド２２１、２２２の大きさは、積層セラミックキャパシター１００の第１及び第２外部電極１３１、１３２と第１及び第２電極パッド２２１、２２２を連結する半田付け２３０の量を決定する指標になることができ、このような半田付け２３０の量によってアコースティックノイズの大きさが調節されることができる。
【００８７】
したがって、本実施形態のように、上記アクティブ層１１５が上記セラミック本体１１０の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記セラミック本体１１０の長さ方向中心部Ｒを基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置される第１ブロックと、上記セラミック本体１１０の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記セラミック本体１１０の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記セラミック本体１１０の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置される第２ブロックと、を含むように配置することにより、アコースティックノイズをさらに減少させることができる。
【００８８】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 
【符号の説明】
【００８９】
１００  積層セラミックキャパシター
１１０  セラミック本体
１１１  誘電体層
１１２  上部カバー層
１１３  下部カバー層
１１５  アクティブ層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
２００  実装基板
２１０  印刷回路基板
２２１、２２２  第１及び第２電極パッド
２３０  半田付け
【図１】
2014130994.tif 000003
【図２】
2014130994.tif 000004
【図３】
2014130994.tif 000005
【図４】
2014130994.tif 000006
【手続補正書】
【提出日】平成26年3月7日(2014.3.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を挟んで前記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極と、
前記セラミック本体の両端面を覆うように形成された第１及び第２外部電極と、を含み、
前記セラミック本体は、前記複数の第１及び第２内部電極を含んで容量が形成されるアクティブ層と、前記アクティブ層の上部及び下部に形成されるカバー層と、を含み、前記アクティブ層は、前記セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、前記セラミック本体の長さ方向中心部（Ｒ）を基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域（Ｉ）及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域（ＩＩ）が積層方向に配置される第１ブロックと、前記セラミック本体の長さ方向中心部（Ｒ）を基準として他側端面に形成され、前記第１領域（Ｉ）と前記セラミック本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域（ＩＩＩ）及び前記第２領域（ＩＩ）と前記セラミック本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域（ＩＶ）が積層方向に配置される第２ブロックと、を含み、前記セラミック本体の長さ方向中心部（Ｒ）は、容量形成のために異なる極性の内部電極が積層方向に対向し、前記第１から第４領域で前記第１及び第２内部電極が対応する領域が一定である積層セラミックキャパシター。
【請求項２】
前記第１ブロックと第２ブロックは、複数個が交互に積層される、請求項１に記載の積層セラミックキャパシター。
【請求項３】
前記誘電体層の厚さは１.８μｍ以下である、請求項１に記載の積層セラミックキャパシター。
【請求項４】
前記誘電体層の積層数は２００層以上である、請求項１に記載の積層セラミックキャパシター。
【請求項５】
電圧印加時に、前記第１領域（Ｉ）と第４領域（ＩＶ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域はセラミック本体の内部方向に収縮する、請求項１に記載の積層セラミックキャパシター。
【請求項６】
電圧印加時に、前記第２領域（ＩＩ）と第３領域（ＩＩＩ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は前記セラミック本体の外側に膨張する、請求項１に記載の積層セラミックキャパシター。
【請求項７】
上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設けられた積層セラミックキャパシターと、を含み、
前記積層セラミックキャパシターは、複数の誘電体層が積層されたセラミック本体と、前記誘電体層を挟んで前記セラミック本体の両端面を介して交互に露出するように形成された複数の第１及び第２内部電極と、前記セラミック本体の両端面に形成され、前記第１及び第２電極パッドと半田付けにより連結された第１及び第２外部電極と、を含み、
前記セラミック本体は、前記複数の第１及び第２内部電極を含んで容量が形成されるアクティブ層と、前記アクティブ層の上部及び下部に形成されるカバー層と、を含み、前記アクティブ層は、前記セラミック本体の長さ‐厚さ（Ｌ‐Ｔ）断面において、前記セラミック本体の長さ方向中心部（Ｒ）を基準として一側端面に形成され、容量形成のために異なる極性の内部電極が積層方向に対向する第１領域（Ｉ）及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域（ＩＩ）が積層方向に配置される第１ブロックと、前記セラミック本体の長さ方向中心部（Ｒ）を基準として他側端面に形成され、前記第１領域（Ｉ）と前記セラミック本体の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域（ＩＩＩ）及び前記第２領域（ＩＩ）と前記セラミック本体の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域（ＩＶ）が積層方向に配置される第２ブロックと、を含み、前記セラミック本体の長さ方向中心部（Ｒ）は、容量形成のために異なる極性の内部電極が積層方向に対向し、前記第１から第４領域で前記第１及び第２内部電極が対応する領域が一定である積層セラミックキャパシターの実装基板。
【請求項８】
前記第１ブロックと第２ブロックは、複数個が交互に積層される、請求項７に記載の積層セラミックキャパシターの実装基板。
【請求項９】
前記誘電体層の厚さは１.８μｍ以下である、請求項７に記載の積層セラミックキャパシターの実装基板。
【請求項１０】
前記誘電体層の積層数は２００層以上である、請求項７に記載の積層セラミックキャパシターの実装基板。
【請求項１１】
電圧印加時に、前記第１領域（Ｉ）と第４領域（ＩＶ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域はセラミック本体の内部方向に収縮する、請求項７に記載の積層セラミックキャパシターの実装基板。
【請求項１２】
電圧印加時に、前記第２領域（ＩＩ）と第３領域（ＩＩＩ）において前記セラミック本体の長さ方向に対応する第１及び第２外部電極の領域は前記セラミック本体の外側に膨張する、請求項７に記載の積層セラミックキャパシターの実装基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
図２を参照すると、上記セラミック本体１１０は、上記複数の第１及び第２内部電極１２１、１２２を含んで容量が形成されるアクティブ層１１５と、上記アクティブ層１１５の上部及び下部に形成されるカバー層１１２、１１３と、を含み、上記アクティブ層１１５は、上記セラミック本体１１０の長さ‐厚さ（Ｌ‐Ｔ）断面において、上記セラミック本体１１０の長さ方向中心部Ｒを基準として一側端面に形成されて容量形成のために異なる極性の内部電極が積層方向に対向する第１領域Ｉ及び容量が形成されないように同一極性の内部電極が積層方向に対向する第２領域ＩＩが積層方向に配置される第１ブロックと、上記セラミック本体１１０の長さ方向中心部Ｒを基準として他側端面に形成され、上記第１領域Ｉと上記セラミック本体１１０の長さ方向に対向し、容量が形成されないように同一極性の内部電極が積層方向に対向する第３領域ＩＩＩ及び上記第２領域ＩＩと上記セラミック本体１１０の長さ方向に対向し、容量形成のために異なる極性の内部電極が積層方向に対向する第４領域ＩＶが積層方向に配置される第２ブロックと、を含むことができる。また、第１から第４領域Ｉ〜ＩＶで第１及び第２内部電極１２１、１２２が対応する領域が一定であることができる。