(57)【要約】【課題】複数の太陽電池アレイを直列接続して構成される太陽電池モジュールの発電効率を容易に、しかも確実に向上させることのできる簡易な構成の太陽電池装置を提供する。【解決手段】太陽電池モジュールを構築する複数の太陽電池アレイのそれぞれに並列接続されて起電力を発生しない太陽電池アレイに対する電流バイパス路を形成するバイパス回路を備え、このバイパス回路を、ソースおよびドレインを前記太陽電池アレイの出力端間に接続したバイパス用のデプレッション形ＦＥＴと、直列接続された第１〜第３のコンデンサからなり、前記太陽電池アレイの出力端間に接続されて該太陽電池アレイの起電力を分圧して検出する電圧検出回路と、この電圧検出回路における第２のコンデンサの充電電圧を前記デプレッション形ＦＥＴのソース・ゲート間に印加して該デプレッション形ＦＥＴをオフ動作させるバイパス制御回路とにより構成する。【選択図】      図１
2014011386.tif 000002
【特許請求の範囲】
【請求項１】
複数個の太陽電池セルを直列接続した素子構造の太陽電池アレイを複数個直列に接続して構成される太陽電池モジュールと、上記各太陽電池アレイのそれぞれに並列接続されて起電力を発生しない太陽電池アレイに対する電流バイパス路を形成するバイパス回路とを備えた太陽電池装置であって、
前記各バイパス回路は、
ソースおよびドレインを前記太陽電池アレイの出力端間に接続したバイパス用のデプレッション形ＦＥＴと、
直列に接続された第１〜第３のコンデンサからなり、前記バイパス用のデプレッション形ＦＥＴと並列に前記太陽電池アレイの出力端間に接続されて該太陽電池アレイの起電力を分圧して検出する電圧検出回路と、
この電圧検出回路における第２のコンデンサの充電電圧を前記デプレッション形ＦＥＴのソース・ゲート間に印加して該デプレッション形ＦＥＴをオフ動作させるバイパス制御回路と
を具備したことを特徴とする太陽電池装置。
【請求項２】
前記デプレッション形ＦＥＴは、ドレインを前記太陽電池アレイの正極端に接続すると共にソースを前記太陽電池アレイの負極端に接続したｎ型のものからなり、
前記バイパス制御回路は、前記第２のコンデンサに充電された電圧のプラス側を前記ｎ型のデプレッション形ＦＥＴのソースに印加し、且つ前記第２のコンデンサの充電された電圧のマイナス側を前記ｎ型のデプレッション形ＦＥＴのゲートに印加するものである請求項１に記載の太陽電池装置。
【請求項３】
前記バイパス制御回路は、抵抗、コンデンサおよびダイオードの少なくとも１つを用いて構成されて前記第２のコンデンサのプラス側端と前記ｎ型のデプレッション形ＦＥＴのソースとの間に接続されたクランプ回路と、前記前記第２のコンデンサのマイナス側端と前記ｎ型のデプレッション形ＦＥＴのゲートとの間に接続されたゲート抵抗とを備える請求項２に記載の太陽電池装置。
【請求項４】
前記デプレッション形ＦＥＴは、順方向電圧降下特性が０.４Ｖ以下に相当する５０ｍΩ以下の低オン抵抗特性を有するものからなる請求項１に記載の太陽電池装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の太陽電池アレイを直列接続して構成される太陽電池モジュールの発電効率低下の低減を防止した太陽電池装置に関する。
【背景技術】
【０００２】
太陽電池モジュールは、受光面を平面的に並べた複数の太陽電池セルを直列接続して１０Ｖ程度の起電力が得られるように構成した素子構造の太陽電池アレイを、一般的には２〜３個程度直列に接続して２０〜３０Ｖ程度の起電力が得られるように構成される。具体的には複数の太陽電池アレイを二次元配列して大きな受光面を形成し、これらの太陽電池アレイを所定個数ずつ直列に接続した複数の太陽電池モジュールを、更に並列接続して所望とする発電量（電力容量）の太陽電池装置が実現される。
【０００３】
ところで太陽電池装置を構成する複数の太陽電池アレイの中で光（太陽光）が当たらないものが存在すると、その太陽電池アレイには起電力が発生せず、逆に高抵抗体として働くので太陽電池モジュールとしての発電効率を低下させる要因となる。そこで従来においては、例えば図６に示すように太陽電池モジュール１０を構成する個々の太陽電池アレイ１１にそれぞれダイオード１２を並列接続し、或る太陽電池アレイ１１が高抵抗となった場合には、他の太陽電池アレイ１１からの電流を上記ダイオード１２を介してバイパスすることで太陽電池モジュール１０の発電効率の低下を防ぐことが提唱されている（例えば特許文献１を参照）。
【０００４】
特に特許文献１には、上記ダイオード１２に替えてダイオードの順方向降下電圧よりも電圧降下（オン電圧）の小さいノーマリ・オン型の半導体スイッチを太陽電池アレイ１１に並列接続し、前記太陽電池アレイ１１を構成する太陽電池セル（太陽電池素子）とは別に設けた太陽電池素子を用いて上記半導体スイッチをオン・オフ制御するように構成した複合素子（太陽電池装置）が開示される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１５９７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところでバイパス用のダイオード１２を太陽電池アレイ１１に並列接続して太陽電池モジュール１０の発電効率低下を防ぐには、ダイオード１２のえんそう電圧（電流が流れ出す電圧）と内部抵抗とによって定まる順方向降下電圧を小さくする必要がある。しかしながら一般的なダイオードのえんそう電圧は最低でも０.４Ｖ程度あり、仮にダイオード接合部の面積を大きくしたり、或いは複数のダイオードを並列接続して内部抵抗の影響を軽減しても、上記えんそう電圧の影響を排除することができない。これ故、さほど大きな発電効率改善効果が期待できないと言う問題がある。
【０００７】
この点、特許文献１に開示されるようにワイドバンドギャップのノーマリ・オン型の半導体スイッチを用いれば、ダイオード１２を用いる場合よりも発電効率の改善が期待できる。しかしながら太陽電池アレイ１１に並列接続した半導体スイッチをオン・オフ制御するための太陽電池素子と、上記太陽電池アレイ１１の日照条件（日当たり条件）を同じにする必要があるので、太陽電池アレイ１１に起電力が生じないときに前記半導体スイッチを確実に導通（オン）させ得るかと言う点で課題が残る。
【０００８】
しかも半導体スイッチのオン・オフ制御用の太陽電池素子を設けるならば、むしろ該太陽電池素子の形成素子領域を太陽電池アレイ１１として用いる方がその総発電量を増やすことができ、ひいては光エネルギに対する発電効率の向上につながると言える。また上記ノーマリ・オン型の半導体スイッチと太陽電池素子（太陽電池セル）とは、一般的にはその構成材料である半導体の種類が異なるので、これらを同一基体上に集積一体化した複合素子（太陽電池ブロック）を実現するにも多くの課題が残される。
【０００９】
本発明はこのような事情を考慮してなされたもので、その目的は、複数の太陽電池アレイを直列接続して構成される太陽電池モジュールの発電効率を容易に、しかも確実に向上させることのできる簡易な構成の太陽電池装置を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するべく本発明に係る太陽電池装置は、複数個の太陽電池セルを直列接続した素子構造の太陽電池アレイを複数個直列に接続して構成される太陽電池モジュールと、上記各太陽電池アレイのそれぞれに並列接続されて起電力を発生しない太陽電池アレイに対する電流バイパス路を形成するバイパス回路とを備えたものであって、
前記各バイパス回路を、ソースおよびドレインを前記太陽電池アレイの出力端間に接続したバイパス用のデプレッション形ＦＥＴと、
直列に接続された第１〜第３のコンデンサからなり、前記太陽電池アレイの出力端間に接続されて該太陽電池アレイの起電電圧を分圧して検出する電圧検出回路と、
この電圧検出回路における第２のコンデンサの充電電圧を前記デプレッション形ＦＥＴのソース・ゲート間に印加して該デプレッション形ＦＥＴをオフ動作させるバイパス制御回路とにより構成したことを特徴としている。
【００１１】
ちなみに前記デプレッション形ＦＥＴは、例えばドレインを前記太陽電池アレイの正極端に接続すると共にソースを前記太陽電池アレイの負極端に接続したｎ型のものからなり、前記バイパス制御回路は、前記第２のコンデンサに充電された電圧のプラス側を前記ｎ型のデプレッション形ＦＥＴのソースに印加し、且つ前記第２のコンデンサの充電された電圧のマイナス側を前記ｎ型のデプレッション形ＦＥＴのゲートに印加するように構成される。
【００１２】
好ましくは前記バイパス制御回路は、抵抗、コンデンサおよびダイオードの少なくとも１つを用いて構成されて前記第２のコンデンサのプラス側端と前記ｎ型のデプレッション形ＦＥＴのソースとの間に接続されたクランプ回路と、前記前記第２のコンデンサのマイナス側端と前記ｎ型のデプレッション形ＦＥＴのゲートとの間に接続されたゲート抵抗とを備える。また前記デプレッション形ＦＥＴについては、順方向電圧降下特性が０.４Ｖ以下に相当する５０ｍΩ以下の低オン抵抗特性を有するものを用いることが好ましい。
【発明の効果】
【００１３】
上記構成の太陽電池装置によれば、えんそう電圧の小さいデプレッション形ＦＥＴを太陽電池アレイに並列接続すると共に、直列に接続された第１〜第３のコンデンサからなる電圧検出回路にて太陽電池アレイの起電力（発生電圧）を分圧して検出して、特に第２のコンデンサの充電電圧を用いて上記デプレッション形ＦＥＴをオフ制御するので、前記太陽電池アレイが起電力を生じている場合には該起電力を用いて前記デプレッション形ＦＥＴを確実にオフ（遮断）させ、その耐圧保持状態を維持することができる。また前記太陽電池アレイが起電力を生じない場合には前記デプレッション形ＦＥＴを確実に導通させることができるので、他の太陽電池アレイからの電流バイパス時における電圧降下損失を十分小さくすることができ、太陽電池モジュールでの発電効率を改善することができる。
【００１４】
特に第２のコンデンサの充電電圧である太陽電池アレイの起電力そのものを利用してデプレッション形ＦＥＴをオン・オフ制御するので、太陽電池アレイとは別個に太陽電池素子を設けることで該太陽電池アレイの総発電量を制限してしまうような不具合を招来するがなく、この点でも太陽電池モジュールの発電効率を高めることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る太陽電池装置の概略構成図。
【図２】図１に示す太陽電池装置の動作を示す図。
【図３】太陽電池アレイの起電力Ｅとデプレッション形ＦＥＴのゲート電圧ＶGSとの関係を示す図。
【図４】デプレッション形ＦＥＴのオン電圧Ｖonとダイオードの順方向降下電圧ＶFとを対比して示す図。
【図５】本発明の変形例を示す要部概略構成図。
【図６】従来一般的な太陽電池装置の構成を示す図。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の一実施形態に係る太陽電池装置について説明する。
図１はこの実施形態に係る太陽電池装置１の概略構成図であり、１０は複数（この例では３個）の太陽電池アレイ１１を直列に接続して構成された太陽電池モジュールである。尚、太陽電池アレイ１１は、受光面を平面的に並べた複数の太陽電池セル（図示せず）を直列接続し、全体として１０Ｖ程度の起電力が得られるように構成したものである。従ってここに示す太陽電池モジュール１０は、３０Ｖ程度の起電力を得る発電仕様のものである。
【００１７】
太陽電池装置１は、上記太陽電池モジュール１０を構成する複数の太陽電池アレイ１１のそれぞれに、起電力を発生しない太陽電池アレイ１１に対する電流バイパス路を形成するバイパス回路２０を並列接続したものであり、各バイパス回路２０をデプレッション形ＦＥＴ２１、直列に接続された第１〜第３のコンデンサ２２,２３,２４からなる電圧検出回路２５、この電圧検出回路２５により検出された電圧を用いて前記デプレッション形ＦＥＴ２１をオン・オフ制御するバイパス制御回路２６により構成したことを特徴としている。
【００１８】
具体的には前記デプレッション形ＦＥＴ２１は、例えば太陽電池アレイ１１の短絡電流が８Ａである場合には約５０ｍΩ以下の低オン抵抗特性を有するものであって、そのドレインＤを前記太陽電池アレイ１１の正極端に、またソースＳを前記太陽電池アレイ１１の負極端に接続したｎ型のものからなる。そして太陽電池アレイ１１に起電力が生じないとき、該太陽電池アレイ１１をバイパスして他の太陽電池アレイ１１からの電流を流す役割を担う。尚、上記約５０ｍΩ以下の低オン抵抗特性は、例えば８Ａの短絡電流に対して０.４Ｖ以下の電圧降下を生じるだけものであり、従来一般的なショットキーバリアダイオードのえんそう電圧０.４Ｖよりも低い順方向電圧降下特性を有することを意味する。
【００１９】
また直列接続されて前記電圧検出回路２５を構成する第１〜第３のコンデンサ２２,２３,２４は、前記太陽電池アレイ１１に並列接続されて該太陽電池アレイ１１の起電力Ｅを分圧して検出するものであって、例えば太陽電池アレイ１１の正極側に接続される第１のコンデンサ２２は１０μＦ、そして第２および第３のコンデンサ２３,２４はそれぞれ１μＦの容量を有するものからなる。従ってこの電圧検出回路２５は、前記太陽電池アレイ１１の起電力Ｅを［１０：１：１］の容量比で分圧して検出する。
【００２０】
しかしてデプレッション形ＦＥＴ２１をオン・オフ制御する前記バイパス制御回路２６は、前記電圧検出回路２５における第２のコンデンサ２３の充電電圧を前記デプレッション形ＦＥＴ２１のソース・ゲート間に印加して該デプレッション形ＦＥＴ２１をオン・オフ制御する役割を担う。具体的にはこのバイパス制御回路２６は、抵抗Ｒ、コンデンサＣおよびダイオードＤの少なくとも１つを用いて構成されて前記第２のコンデンサ２３のプラス側端と前記ｎ型のデプレッション形ＦＥＴ２１のソースとの間に接続されたクランプ回路２７と、前記第２のコンデンサ２３のマイナス側端（第３のコンデンサ２４のプラス側端）と前記ｎ型のデプレッション形ＦＥＴ２１のゲートとの間に接続されたゲート抵抗２８とを備える。
【００２１】
このゲート抵抗２８は、前記第３のコンデンサ２４の充電電圧にて前記ｎ型のデプレッション形ＦＥＴ２１のゲート電圧を制御するものであって、また前記クランプ回路２７は前記第２のコンデンサ２３の充電電圧、詳しくは前記第３のコンデンサ２４の充電電圧に前記第２のコンデンサ２３の充電電圧を重畳した電圧にて前記ｎ型のデプレッション形ＦＥＴ２１のソース電圧を規定する。このクランプ回路２７とゲート抵抗２８とによって前記ｎ型のデプレッション形ＦＥＴ２１のゲート・ソース間電圧が前記第２のコンデンサ２３の充電電圧によって制御される。
【００２２】
尚、前記クランプ回路２７は、例えば図１に示すように前記ｎ型のデプレッション形ＦＥＴ２１のソースに抵抗Ｒを介してアノードを接続し、カソードを前記第２のコンデンサ２３のプラス側端に接続したダイオードＤと、このダイオードＤに並列接続されたコンデンサＣとにより構成される。このクランプ回路２７によって、太陽電池アレイ１１が起電力を発生しているときには、その起電力Ｅを容量分圧した電圧にて前記第２のコンデンサ２３のプラス側の電圧（充電電圧）が規定される。また前記太陽電池アレイ１１が起電力を生じないときには、前記第２のコンデンサ２３のプラス側の電圧は零（０）、つまり太陽電池アレイ１１の負極電位に保たれる。
【００２３】
従って前記第２のコンデンサ２３に太陽電池アレイ１１の起電力エネルギが蓄積されたときには、該第２のコンデンサ２３の充電電圧にて前記ｎ型のデプレッション形ＦＥＴ２１のゲート・ソース間に負電圧が印加されて該ｎ型のデプレッション形ＦＥＴ２１をオフ動作させる。この結果、デプレッション形ＦＥＴ２１による前記太陽電池アレイ１１のバイパス路が遮断されて、図２(ａ)に示すように太陽電池アレイ１１の起電力による電流が他の太陽電池アレイ１１を介して流れる。
【００２４】
これに対して前記太陽電池アレイ１１に起電力が生じないときには、前記第１〜第３のコンデンサ２２,２３,２４の各充電電圧はそれぞれ零（０）であり、前記ｎ型のデプレッション形ＦＥＴ２１のゲート・ソース間電圧も零（０）に保たれる。また起電力を発生していた太陽電池アレイ１１が遮光されて起電力が生じなくなった場合には、前記第１〜第３のコンデンサ２２,２３,２４の放電に伴って前記ｎ型のデプレッション形ＦＥＴ２１のゲート・ソース間電圧は負電圧から零（０）に至る。
【００２５】
するとｎ型のデプレッション形ＦＥＴ２１のオフ動作条件が失われるので該デプレッション形ＦＥＴ２１はオン動作し、そのゲート・ソース間電圧に前記第２のコンデンサ２３から負電圧が加えられるまでオン（導通）状態を保つ。この結果、デプレッション形ＦＥＴ２１のオン動作に伴って図２(ｂ)に示すように前記太陽電池アレイ１１のバイパス電流路が形成され、起電力を発生している他の太陽電池アレイ１１から電流は、デプレッション形ＦＥＴ２１を介して流れる。
【００２６】
図３は太陽電池アレイ１１に光が照射された際に発生する該太陽電池アレイ１１の起電力Ｅの変化と、これに伴う前記デプレッション形ＦＥＴ２１のゲート・ソース間に加わる負電圧ＶGSの変化の様子、および前記太陽電池アレイ１１への光の照射が失われた際の該太陽電池アレイ１１の起電力Ｅの変化と、これに伴う前記デプレッション形ＦＥＴ２１のゲート・ソース間に加わる負電圧ＶGSの変化の様子を示している。
【００２７】
上述した構成の太陽電池装置によれば、図３に示すように太陽電池アレイ１１に生じる起電力Ｅに相応して前記デプレッション形ＦＥＴ２１をオフ動作させるに必要な負電圧が該デプレッション形ＦＥＴ２１のゲート・ソース間に加えられ、また太陽電池アレイ１１に起電力Ｅが生じない場合にはデプレッション形ＦＥＴ２１のゲート・ソース間の電圧が零（０）に保たれて該デプレッション形ＦＥＴ２１がオン動作する。従って太陽電池アレイ１１が起電力Ｅを発生するか否か応じて該太陽電池アレイ１１を信頼性良く、確実にバイパス制御することができる。特に太陽電池アレイ１１に生起される起電力Ｅそのものを利用してデプレッション形ＦＥＴ２１をオン動作させるので、その動作信頼性が高い。
【００２８】
また図４に、８Ａ程度の短絡電流における耐圧が４０Ｖ程度の一般的なショットキーバリアダイオードの順方向電圧降下特性ＶFに対比させて、同等の耐圧特性を有するデプレッション形ＦＥＴ２１のオン抵抗特性Ｖonを示すように、デプレッション形ＦＥＴ２１のオン抵抗に起因する電圧降下（ソース・ドレイン間電圧）は、同一素子面積を有する上記ショットキーバリアダイオードの１／３〜１／４程度である。従ってバイパス用のダイオードを用いる場合に比較して、太陽電池アレイ１１をバイパスする際の損失を十分小さく抑えることができる。特に太陽電池アレイ１１の短絡電流を８Ａと仮定した場合、ショットキーバリアダイオードの順方向電圧降下特性が０.４Ｖ程度あることを考慮すると、例えば５０ｍΩ（＝０.４Ｖ／８Ａ）以下の低オン抵抗特性を有するデプレッション形ＦＥＴ２１を用いることでそのバイパス損失を抑えることができ、太陽電池モジュール１０に対する発電効率を大幅に向上させることが可能となる。
【００２９】
更には特許文献１に紹介される太陽電池装置に対比すれば、太陽電池アレイとは別にバイパス制御用の太陽電池素子を設ける必要がなく、受光面を形成し得る素子領域の全てを太陽電池アレイ１１を構築する複数の太陽電池セルの形成領域として活用することができるので、その分、発電容量を大きくすることができる。従って前述したバイパス損失の低減効果と相俟って、バイパス制御用の太陽電池素子を不要とする分、太陽電池モジュール１０として発電効率を高めることができる。
【００３０】
尚、本発明は上述した実施形態に限定されるものではない。例えば前記クランプ回路２７を、図５(ａ)〜(ｃ)にそれぞれ示すようにダイオードＤだけ、抵抗Ｒだけ、或いはコンデンサＣだけにより構成することも可能であり、これらを組み合わせて構成することも勿論可能である。またここでは３個の太陽電池アレイ１１を直列接続した太陽電池モジュール１０について説明したが、その直列接続個数は特に限定されるものではない。また複数の太陽電池モジュール１０を直並列に接続して大規模発電容量の太陽電池装置を構築する場合にも本発明を適用可能なことは勿論のことである。
【００３１】
また実施形態においては、太陽電池アレイ１１のバイパス用としてｎ型のデプレッション形ＦＥＴ２１を用いたが、ｐ型のデプレッション形ＦＥＴを用いることも勿論可能である。この場合には、ｐ型のデプレッション形ＦＥＴのドレインＤを前記太陽電池アレイ１１の負極端に、またそのソースＳを前記太陽電池アレイ１１の正極端に接続すると共に、太陽電池アレイ１１の正極側に接続される第１のコンデンサ２２と、該太陽電池アレイ１１の負極側に接続される第３のコンデンサ２４の容量比を逆にする。
【００３２】
そして前記第２のコンデンサ２３のプラス側端とｐ型のデプレッション形ＦＥＴのゲートとの間にゲート抵抗２８を接続すると共に、クランプ回路２７を前記第２のコンデンサ２３のマイナス側端とｐ型のデプレッション形ＦＥＴのソースとの間に接続することで、前記第２のコンデンサ２３の充電電圧を該デプレッション形ＦＥＴのゲート・ソース間に印加するようにすれば良い。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００３３】
１  太陽電池装置
１０  太陽電池モジュール
１１  太陽電池アレイ
２０  バイパス回路
２１  ｎ型のデプレッション形ＦＥＴ
２２,２３,２４  第１〜第３のコンデンサ
２５  電圧検出回路
２６  バイパス制御回路
２７  クランプ回路
２８  ゲート抵抗
Ｃ  コンデンサ
Ｄ  ダイオード
Ｒ  抵抗
【図１】
2014011386.tif 000003
【図２】
2014011386.tif 000004
【図３】
2014011386.tif 000005
【図４】
2014011386.tif 000006
【図５】
2014011386.tif 000007
【図６】
2014011386.tif 000008