(57)【要約】【課題】摩擦帯電が低減できるガラス基板を提供する。【解決手段】ガラス基板１０の主表面のうち一方のガラス表面１４は、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きくなるように処理されている。前記ガラス基板１０の主表面のうち他方のガラス表面１２は、Ｒａ（算術平均粗さ：ＪＩＳ  Ｂ  ０６０１：２００１）が０．２ｎｍ以下であり、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋは絶対値で０．０５以下の範囲内にある。【選択図】図１
2014201446.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板の主表面のうち一方のガラス表面は、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きい、ことを特徴とするディスプレイ用ガラス基板。
【請求項２】
動摩擦係数が０．５以下である、請求項１に記載のディスプレイ用ガラス基板。
【請求項３】
前記ガラス基板の主表面のうち他方のガラス表面は、Ｒａ（算術平均粗さ：ＪＩＳ  Ｂ  ０６０１：２００１）が０．２ｎｍ以下であり、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋは絶対値で０．０５以下の範囲内にある、ことを特徴とする請求項１又は２に記載のディスプレイ用ガラス基板。
【請求項４】
前記他方のガラス表面に半導体素子が形成される、請求項１乃至３のいずれかに記載のディスプレイ用ガラス基板。
【請求項５】
前記半導体素子は、低温ポリシリコン半導体あるいは酸化物半導体である、請求項４に記載のディスプレイ用ガラス基板。
【請求項６】
ガラス基板を作製する工程と、前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する粗面化処理工程と、を有するディスプレイ用ガラス基板の製造方法であって、
前記粗面化処理工程は、ガラス基板の一方のガラス表面を粗面化させて、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きくなるように処理することを特徴とするディスプレイ用ガラス基板の製造方法。
【請求項７】
前記粗面化処理工程は、研磨剤を用いた物理的研磨を含む粗面化処理である、請求項６に記載のディスプレイ用ガラス基板の製造方法。
【請求項８】
前記一方のガラス表面と反対側の主表面は、低温ポリシリコン半導体あるいは酸化物半導体が形成される素子形成面である、請求項６に記載のディスプレイ用ガラス基板の製造方法。
【請求項９】
請求項１乃至５のいずれかに記載のガラス基板をプッシャーピン若しくはリフターピンにより持ち上げるか、または吸着パッドにより吸着保持する工程を含んで一表面に素子を形成するディスプレイ用パネルの製造方法において、
前記一方のガラス表面は前記プッシャーピン、リフターピンまたは吸着パッドとの接触面となって持ち上げられ又は吸着されるとともに、前記一方のガラス表面と反対側の主表面に前記素子が形成されることを特徴とするディスプレイ用パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ用ガラス基板及びその製造方法、並びにディスプレイ用パネルの製造方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンスディスプレイ（ＥＬＤ）、フィールドエミッションディスプレイ（ＦＥＤ）等のフラットパネルディスプレイにおいては、ガラス基板上に透明電極、半導体素子等を形成したものが基板として用いられている。たとえば、ＬＣＤにおいては、ガラス基板上に透明電極、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等が形成されたものが基板として用いられている。
【０００３】
特にフラットパネルディスプレイ、中でも液晶ディスプレイにおいてはアルカリ酸化物を含有しない無アルカリガラス基板が用いられる。このような無アルカリガラス基板においては、ガラス基板の静電気の帯電が問題になることが多い。もともと絶縁体であるガラスは非常に帯電しやすいが、アルカリ酸化物成分をほとんど含有しない無アルカリガラスはその中でも特に帯電しやすく、かつ一旦帯電した静電気が逃げずに維持される傾向がある。
【０００４】
例えば、液晶ディスプレイなどフラットパネルディスプレイの製造工程において、ガラス基板の帯電は様々な工程で引き起こされるが、製膜工程などにおける金属や絶縁体のプレートとの接触剥離で起こるいわゆる剥離帯電が大きな問題となっている。
プレートとガラス基板の接触、剥離による帯電は常圧の大気中の工程はもちろんのこと、基板表面の薄膜のエッチングをおこなう工程や製膜工程など、真空の工程中でも発生し問題となる。このような工程中で帯電したガラス基板に導電性の物質が近づくと放電が起こる。帯電している静電気の電圧は数１０ｋＶにも達するため、放電によってガラス基板表面の素子や電極線、或いは場合によってはガラスそのものの破壊（絶縁破壊あるいは静電破壊）が起こり表示不良の原因となる。
【０００５】
液晶ディスプレイの中でもＴＦＴ−ＬＣＤに代表されるアクティブマトリクスタイプの液晶ディスプレイは、ガラス基板表面に薄膜トランジスタなどの微細な半導体素子や電子回路を形成するが、この素子や回路は静電破壊に非常に弱いため特に問題となる。また帯電した基板は環境中に存在するダストを引き寄せ基板表面の汚染の原因ともなる。
【０００６】
ガラス基板の帯電防止策としてはイオナイザを用いて電荷を中和する、あるいは環境中の湿度を上げ、たまった電荷を空中に放電させる方法などが用いられている。しかしこれらの対策はコストアップの要因になる他、工程中に帯電を引き起こす場所が多岐にわたるため、効果的な対策を打つことが難しいという問題が残る。さらにプラズマプロセスのような真空プロセス中ではこれらの手段を用いることができない。従って液晶ディスプレイを初めとするフラットパネルディスプレイ用途には、帯電しにくいガラス基板が強く求められている。
【０００７】
このような状況下で、各種の工程中でガラス基板をハンドリングする際に用いられる吸着ステージとの間で生じる剥離帯電に注目して、ガラス基板の表面を粗面化させる技術が提案されている（例えば、特許文献１〜特許文献３参照）。
【０００８】
例えば、特許文献１では、ステージに吸着させる側の基板表面に微細な凹凸を形成させている。また、特許文献２では、同様に基板表面に微細な凹凸を付与させ、その表面粗さが０．３ｎｍ以上１０ｎｍ以下に管理している。さらに、特許文献３では、微細な凹凸の程度を算術平均高さＲａにより管理し、その値を０．８〜２．０ｎｍとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−３４３６３２号公報
【特許文献２】特開２００５−２５５４７８号公報
【特許文献３】特開２００８−１２０６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このような用途に用いられるガラス基板は、例えば、第１０世代では２８５０×３０５０ｍｍのサイズとなるように年次大型化されている。また、ディスプレイパネルの高精細化はさらに進んでおりガラス基板の平坦性に対する品質要求は一層厳しくなる一方で、帯電し難いガラス基板への要求が高められつつある。
ガラス基板の接触、剥離による帯電は各種工程での発生が懸念される中、ステージとガラス基板間において発生する剥離帯電を解決することを主目標としてガラス基板の表面を粗面化する従来の提案では帯電し難いガラス基板への要求を必ずしも十分に満たすものではない。
【００１１】
例えば、ガラス基板のガラス表面に表面凹凸を形成するために、算術平均粗さＲａが０．３〜１．５ｎｍになるようにガラス表面を化学処理しても、帯電防止の効果を十分に得ることができない場合がある。特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度ディスプレイ向けの、例えば、酸化物半導体や低温ポリシリコン半導体が形成されるガラス基板について、従来の上記パラメータを用いた管理では、高精細・高解像度ディスプレイ向けのガラス基板の品質要求に応えることは十分でない。
【００１２】
さらに、高精細・高解像度ディスプレイ向けのガラス基板では、形成される配線パターンに微小欠陥が生じただけでディスプレイとして不適とされる。すなわち、帯電（静電気）によって気中の塵埃（パーティクル）がガラス基板の面内に吸い寄せされ、ガラス基板の面内のパーティクル数が多くなる。その結果、細線化、薄膜化が進むパネルにおいて、歩留まり低下の原因になっている。
また、配線パターンの線幅や配線パターンのピッチ間隔が狭いと、帯電に起因して放電によって、たとえ低いレベルの放電であっても、半導体素子の静電破壊が発生しやすい、という問題もある。これにより、ディスプレイの高精細化に伴いTFTパネルにおける配線密度が高くなっていることから、ESD、静電気の放電破壊による歩留まり低下が問題になっている。
さらに、CF（カラーフィルタ）パネルではブラックマトリックスの欠陥、剥離の問題あり、また、有機ELディスプレイでも、同様の問題が発生する。
【００１３】
このような状況下で、ディスプレイ用のパネル製造工程では、板状のガラス基板が例えば、プッシャーピンやリフターピンにより持ち上げられたり、また、吸着パッドによりガラス基板が保持されている。この間、ピンの先端とガラス基板との間で振動等が発生し、ピン先端とガラス基板との間で摩擦が発生する。また、吸着のために吸引すると吸着パッドのパッド面とガラス基板との間で同様に摩擦が発生する。
そこで、本発明者らは、従来提案されている剥離帯電の防止に加えて、摩擦帯電の少ないガラス基板が提供できれば、高精細化が進んだガラス基板への品質要求に応えることができるのではないかと考えた。
【００１４】
そこで、本発明は、板状のガラスの裏面側に、リフターピンや吸着パッドなどのガラス保持部材が接触した際に、ガラス板と接触部材との接触によって発生する摩擦帯電を低減することができるガラス基板を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明者の実験により、Ｒｓｋ＞０．５かつＲＳｍ＞０．０６μｍとなる表面凹凸形状を有するガラス板は、ガラス表面と接触部材との動摩擦係数が０．５以下に低減でき、帯電量も小さいことが確認された。
すなわち本発明のガラス基板は、ガラス基板の主表面のうち一方のガラス表面は、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きいことを特徴とする。
ここで、動摩擦係数が０．５以下であることが好ましい。
また、前記ガラス基板の主表面のうち他方のガラス表面は、半導体素子やデバイス等の素子が形成される素子形成面であるので十分な平滑性が求められ、例えば、Ｒａ（算術平均粗さ：ＪＩＳ  Ｂ  ０６０１：２００１）が０．２ｎｍ以下であり、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋは絶対値で０．０５以下の範囲内であることが好ましい。
【００１６】
また、前記一方のガラス表面と反対側の主表面には、例えば、低温ポリシリコン半導体あるいは酸化物半導体などの半導体素子が形成される。
【００１７】
また、本発明のディスプレイ用ガラス基板の製造方法は、ガラス基板を作製する工程と、前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する粗面化処理工程と、を含むディスプレイ用ガラス基板の製造方法であって、前記粗面化処理工程は、ガラス基板の一方のガラス表面を粗面化させて、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きくなるように処理することを特徴とする。
ここで、前記粗面化処理工程は、例えば、研磨剤を用いた物理的研磨を含む粗面化処理であることが好ましい。
また、前記一方のガラス表面と反対側の主表面は、低温ポリシリコン半導体あるいは酸化物半導体が形成される素子形成面であることが好ましい。
【００１８】
本発明に係るガラス基板をプッシャーピン若しくはリフターピンにより持ち上げるか、または吸着パッドにより吸着保持する工程を含んで一表面に素子を形成するディスプレイ用パネルの製造方法に適用することが好ましい。
この場合、前記一方のガラス表面は前記プッシャーピン、リフターピンまたは吸着パッドとの接触面となって持ち上げられ又は吸着されるとともに、前記一方のガラス表面と反対側の主表面に前記素子が形成されることによりディスプレイ用パネルを製造することができる。
【発明の効果】
【００１９】
本発明によれば、摩擦帯電が低減できるガラス基板を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本実施の形態のガラス基板の断面図である。
【図２】本発明における作用効果を模式的に説明する図である。
【図３】本発明のガラス基板の製造方法のフローの一例を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明のディスプレイ用ガラス基板について本実施形態に基づいて詳細に説明する。
本発明におけるガラス表面の表面凹凸は、原子間力顕微鏡（ParkSystems社製、モデルXE-100）を、適切な較正がされた状態でノンコンタクトモードで計測されたものをいう。また、計測では、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面が測定できるように原子間力顕微鏡が調整されている。
具体的な計測条件としては、以下の条件が採用されている。
・スキャンエリアは１μｍ角
・スキャンレートは０．８Ｈｚ
・サーボゲインは１．５
・サンプリングは２５６ポイント×２５６ポイント
・セットポイントは自動設定（手動設定でもよい）
【００２２】
図１は、本実施形態に係るガラス基板１０の断面図である。
ガラス基板１０は、液晶ディスプレイパネル、プラズマディスプレイパネル、有機ＥＬディスプレイ等のフラットパネルディスプレイに用いられる。ガラス基板１０は、さらに、太陽電池パネルやカラーフィルタ(CF)用のガラス基板として用いることもできる。
例えば、厚さが０.１〜０.８ｍｍで、サイズが５５０ｍｍ×６５０ｍｍ〜２８５０×３０５０ｍｍのガラス基板であるが大きさ及び厚みは本質的に限定されない。
ガラス基板１０の一方のガラス表面１２は、半導体素子等の素子を形成する面（素子形成面）であり、ＴＦＴ，低温ポリシリコン薄膜やＩＴＯ（Indium Thin Oxide）薄膜等の複数層の薄膜を形成する素子形成面（低温ポリシリコン半導体あるいは酸化物半導体が形成される面）である。したがって、ガラス表面１２では、Ｒａ（算術平均粗さ：ＪＩＳ  Ｂ  ０６０１：２００１）が０．２ｎｍ以下であり、かつ、Ｒｓｋは絶対値で０．０５以下の範囲内、好ましくは０．０３以下の範囲内に抑えられて極めて滑らかな面になっている。
【００２３】
一方、ガラス表面１２と反対側で、ガラス表面１２に対向するガラス表面１４は、本発明に従う粗面化処理面となっている。ここで、この粗面化処理面は、ガラス表面１２と対比して便宜的に粗面化処理面１４という。
粗面化処理としては、酸化セリウムなどの研磨剤による研磨処理や、炭酸カルシウムなどの研磨剤によるヤケ処理を行う、あるいは、研磨処理、ヤケ処理を行い、さらにブラシ表面処理を行う、あるいは、酸化セリウム、酸化アルミニウム、炭化珪素、酸化鉄、酸化クロム、酸化珪素などの研磨砥粒が練りこまれたブラシによる研磨処理を行う、ことなどが挙げられる。
具体的には、本発明では、粗面化処理面１４の表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きいことを特徴とする。
ここで、上記のＲｓｋは、下記式に示すとおり、基準長（Ｉｒ）における高さ（Ｚ（Ｘ））の三乗平均を二乗平均率方根の三乗（Ｒｑ3）で割ったもので定義されるものである。
【００２４】
【数１】
2014201446.tif 000003
【００２５】
ガラス基板の表面粗さ表示におけるスキューネス（山部と谷部との対象性を示すひずみ度）Ｒｓｋについては、確立密度関数が凹部の方へ偏った分布となる場合、凸部に対して凹部の部分が広い粗さ曲線となっており、この場合の粗さ曲線のＲｓｋを正値とし、その逆を負値と定義する。
【００２６】
つぎに、本発明の作用を模式的な図面により説明する。
図２は、吸着パッド２０の吸着面（接触面２２）またはリフターピン２０の先端面（接触面２２）とガラス基板１０とによる帯電のメカニズムを模式的に説明する図である。ここで、図２（ａ）は、従来技術に記載のガラス基板１０、すなわち凹凸の高低差（算術平均粗さＲａ、十点平均粗さＲｚなど）のみに着目して開発されたガラス基板を想定し、また、図２（ｂ）は、本発明の実施の形態に係るＲｓｋ及びＲＳｍを満たす表面性状に着目して開発されたガラス基板１０を想定している。
また、吸着パッド２０の吸着面やリフターピン２０の先端面（接触面２２）は、ガラス基板と同等な粗面、又は粗面化処理がなされていると想定している。
図２（ａ）に示すように、ガラス基板１０の一表面に凹凸を形成することにより、粗面化処理面１４と接触面２２とは、凹凸の噛み合いや擦れ合いが大きく、摩擦が大きいと想定され、結果として摩擦係数も大きくなると想定される。
【００２７】
これに対し、図２（ｂ）に示すように、本発明に従えば、接触面２２に微細な凹凸があっても、粗面化処理面１４がＲｓｋ及びＲＳｍを満たすことにより、ガラス表面の凹凸部において、凸部先端が鈍角化され、滑らかとなることにより、接触面２２と粗面化処理面１４との間で摩擦が発生しても、擦れ合いが低減されて摩擦係数を低減させることにより、摩擦帯電を低減させることができると考えられる。
これにより、高精細化が進んだガラス基板への帯電という課題に対する品質要求に応えることができると考えられる。
すなわち、本発明においては、摩擦による帯電を小さくするためにRskおよびRSmという二つのパラメータにより粗面化処理面の表面性状を規定することにより、ガラス基板の裏面側を粗面化処理面と規定して、その粗面化処理面には粗面化を行うが、粗面化の条件として凹凸部において、間隔を広くして凸部先端を鈍角化することにより、ガラス表面凸部と接触部材との擦れ合いを低減させて、摩擦係数を低減させることにより、摩擦帯電を低減させている。
【００２８】
つぎに、ディスプレイ用パネルを一例として説明する。
このようなガラス基板１０の主表面に半導体素子が形成されて、ディスプレイ用パネルが作製される。具体的には、ディスプレイ用パネルのガラス基板１０は、第１の主表面と第２の主表面を有する。第１の主表面は本発明に係る粗面化処理面１４であり、Ｒｓｋ及びＲＳｍにより定義される表面性状を備えている。
【００２９】
一方、第２の主表面は、第１の主表面（粗面化処理面１４）と反対側の面であって、第２の主表面は上記ガラス表面１２となっており、半導体素子が形成されている。例えば、第２の主表面において、電極、配線パターン等のパターニングされた導体薄膜や半導体素子が形成されている。すなわち、第２の主表面において、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、ディスプレイ用パネルが形成される。このようなディスプレイ用パネルにおいては、パネル作製工程中、ガラス基板１０の帯電あるいは帯電量が抑制されるので、半導体素子の静電破壊は抑制され得る。
【００３０】
特に、低温ポリシリコン半導体あるいは酸化物半導体がガラス基板１０に形成される場合、従来形成されていたアモルファスシリコン半導体に比べて半導体素子の厚さが薄くなり、しかも、半導体素子へ接続される配線の幅及びピッチ間隔は狭くなっており、ピッチ間隔は例えば５μｍから１．５〜３μｍ程度に狭くなっている。このため、帯電による破損防止の要求は従来に比べてより高くなっている。このため、低温ポリシリコン半導体あるいは酸化物半導体がガラス基板１０に形成される場合、帯電及びその帯電量を抑制することができるガラス基板１０の効果は大きい。
【００３１】
（ガラス基板の組成）
ガラス基板１０に用いるガラスは、例えば、ボロシリケートガラス、アルミノシリケートガラス、アルミノボロシリケートガラス、ソーダライムガラス、アルカリシリケートガラス、アルカリアルミノシリケートガラス、アルカリアルミノゲルマネイトガラスなどを適用することができる。なお、本発明に適用できるガラスは上記に限定されるものではない。
たとえば、ガラス基板Ｇを構成する材料は無アルカリガラスであっても、また、アルカリ金属を微量含んだアルカリ微量含有ガラスであってもよい。
【００３２】
ガラス基板１０に用いる具体的なガラス組成として、以下の成分を含むガラスが例示される。
（ａ）ＳｉＯ2:５０〜７０質量％、
（ｂ）Ｂ2Ｏ3:５〜１８質量％、
（ｃ）Ａｌ2Ｏ3:１０〜２５質量％、
（ｄ）ＭｇＯ:０〜１０質量％、
（ｅ）ＣａＯ:０〜２０質量％、
（ｆ）ＳｒＯ:０〜２０質量％、
（ｏ）ＢａＯ:０〜１０質量％、
（ｐ）ＲＯ:５〜２０質量％（ただしＲはＭｇ、Ｃａ、ＳｒおよびＢａから選ばれる少なくとも１種である）、
（ｑ）Ｒ’2Ｏ:０〜２．０質量％（ただしＲ’はＬｉ、ＮａおよびＫから選ばれる少なくとも１種である）、
（ｒ）酸化スズ、酸化鉄および酸化セリウムから選ばれる少なくとも１種の金属酸化物を合計で０．０５〜１．５質量％。
【００３３】
このようなガラス基板１０は、ダウンドロー法、フロート法等を用いて製造される。以下の説明では、サイズの大きなガラス基板への対応に有利な、ダウンドロー法を用いた製造方法を説明する。
図３は、本実施形態のガラス基板１０の製造方法のフローの一例を説明する図である。ディスプレイ用ガラス基板の製造方法は、熔解工程（ステップＳ１０）と、清澄工程（ステップＳ２０）と、攪拌工程（ステップＳ３０）と、成形工程（ステップＳ４０）と、徐冷工程（ステップＳ５０）と、採板工程（ステップＳ６０）と、切断工程（ステップＳ７０）と、粗面化処理工程（ステップＳ８０）と、端面加工工程（ステップＳ９０）と、を主に有する。上記熔解工程（ステップＳ１０）と、清澄工程（ステップＳ２０）と、攪拌工程（ステップＳ３０）と、成形工程（ステップＳ４０）と、徐冷工程（ステップＳ５０）と、採板工程（ステップＳ６０）と、切断工程（ステップＳ７０）とによって、半導体素子が形成される面を有するガラス基板１０が作製される。その後に行われる粗面化処理工程（ステップＳ８０）によって、ガラス基板１０の主表面のうち、半導体素子が形成される面と反対側の粗面化処理面１４に表面凹凸が形成される。
【００３４】
熔解工程（ステップＳ１０）は熔解炉で行われる。熔解炉では、ガラス原料を、熔解炉に蓄えられた熔融ガラスの液面に投入し、加熱することにより熔融ガラスを作る。さらに、熔解炉の内側側壁の１つの底部に設けられた流出口から下流工程に向けて熔融ガラスを流す。
熔解炉の熔融ガラスの加熱は、熔融ガラス自身に電気が流れて自ら発熱し加熱する方法に加えて、バーナーによる火焔を補助的に与えてガラス原料を熔解することもできる。なお、ガラス原料には清澄剤が添加される。清澄剤として、ＳｎＯ2，Ａｓ2Ｏ3，Ｓｂ2Ｏ3等が知られているが、特に制限されない。しかし、環境負荷低減の点から、清澄剤としてＳｎＯ2（酸化錫）を用いることが好ましい。
【００３５】
清澄工程（ステップＳ２０）は、少なくとも清澄管において行われる。清澄工程では、清澄管内の熔融ガラスが昇温されることにより、熔融ガラス中に含まれるＯ2、ＣＯ2あるいはＳＯ2を含んだ泡が、清澄剤の還元反応により生じたＯ2を吸収して成長し、熔融ガラスの液面に泡は浮上して放出される。さらに、清澄工程では、熔融ガラスの温度を低下させることにより、清澄剤の還元反応により得られた還元物質が酸化反応をする。これにより、熔融ガラスに残存する泡中のＯ2等のガス成分が熔融ガラス中に再吸収されて、泡が消滅する。清澄剤による酸化反応及び還元反応は、熔融ガラスの温度を制御することにより行われる。なお、清澄工程は、減圧雰囲気の空間を清澄管につくり、熔融ガラスに存在する泡を減圧雰囲気で成長させて脱泡させる減圧脱泡方式を用いることもできる。
【００３６】
次に、攪拌工程が行われる（ステップＳ３０）。攪拌工程では、ガラスの化学的および熱的均一性を保つために、垂直に向けられた図示されない撹拌槽に熔融ガラスが通される。攪拌槽に設けられたスターラによって熔融ガラスは攪拌されながら、垂直下方向底部に移動し、後工程に導かれる。これによって、脈理等のガラスの不均一性を抑制することができる。
【００３７】
次に、成形工程が行われる（ステップＳ４０）。成形工程では、ダウンドロー法が用いられる。ダウンドロー法は、例えば特開２０１０−１８９２２０号公報、特許第３５８６１４２号公報を用いた公知の方法である。これにより、所定の厚さ、幅を有するシートガラが成形される。成形方法としては、ダウンドロー法の中でも、オーバーフローダウンドローが最も好ましいが、スロットダウンドローでもよい。
【００３８】
次に、徐冷工程が行われる（ステップＳ５０）。具体的には、成形されたシートガラスは、歪みや反りが発生しないように冷却速度を制御して、図示されない徐冷炉にて徐冷点以下に冷却される。
次に、採板工程が行われる（ステップＳ６０）。具体的に、連続的に生成されるガラスリボンは一定の長さ毎に採板されガラス基板が得られる。この後、切断工程（ステップＳ７０）において、所定のサイズにガラス基板が切断される。
【００３９】
次に、粗面化処理が行われる（ステップＳ８０）。具体的には、ガラス基板に表面洗浄処理が施され、その後、粗面化処理が施される。
本発明において、粗面化の手法は限定されない。表面の凹凸の性状を上述の条件を満たすことができる表面処理であればよい。表面処理には、テープ研磨、ブラシ研磨、砥粒研磨などの物理研磨である研磨処理が好んで用いられるが、エッチング処理の他に、ＣＭＰ（Chemical Mechanical Polishing）が含まれる。
本発明のガラス基板は、粗面化処理面の表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きいことを特徴とする。
粗面化処理後の表面性状がＲｓｋ及びＲＳｍを満たすことにより、図２に基づく説明で前述したとおり、粗面化処理面１４と接触面２２との擦れ合いが低減され、すなわち、摩擦係数の低減が図れることにより、摩擦帯電は低減される。
【００４０】
この後、端面加工工程が行われる（ステップＳ９０）。端面加工工程では、ガラス表面および端面の研削・研磨が行われる。端面加工は、例えば、ダイヤモンドホイールや樹脂ホイールなどが用いられる。
ディスプレイ用ガラス基板の製造方法は、この他に、洗浄工程及び検査工程を有するが、これらの工程の説明は省略する。
【００４１】
こうして得られたガラス基板１０はパネル製造業者に搬送されて、パネル製造業者においてガラス基板１０のガラス表面１２を形成する主表面に、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、電極、配線あるいは半導体素子等が形成され、ディスプレイ用パネルが作製される。
【００４２】
これにより、ガラス基板の一方のガラス表面を粗面化させて、その表面性状が、凹凸の平均間隔により定義されるＲＳｍが０．０６μｍよりも大きく、かつ、山部と谷部との対象性を示すひずみ度Ｒｓｋが０．５よりも大きく処理する粗面化処理工程を含んで製造されたガラス基板を用いることにより、当該ガラス基板をプッシャーやリフターなどによりピンを用いてピンの先端とガラス基板とを接触させつつ持ち上げたり、また、吸着パッドによりガラス基板を吸着させて保持させても、帯電が低減されるので、高精細化が進んだガラス基板への帯電という課題に対する品質要求に応えることができる。
【実施例】
【００４３】
以下、本発明の効果を実証するために、アルミノボロシリケートガラスを用いた液晶表示用ガラス基板を用いて粗面化処理を行い、摩擦帯電の実験を行った。なお、処理前の液晶表示用ガラス基板は、Ｒａ：０．１６５ｎｍ、Ｒｓｋ：０．０２４、ＲＳｍ：０．３９１であり、山部と谷部との対象性を示すひずみ度Ｒｓｋは絶対値で０．０５以下の範囲内、好ましくは０．０３以下の範囲内という条件を満たしている。
［表面性状の測定］
ガラス基板１０の粗面化処理面１４の表面凹凸は、作製したガラス基板１０から試料（長さ７５ｍｍ、幅７５ｍｍ）を切り出し、この試料それぞれを原子間力顕微鏡（ParkSystems社製、モデルXE-100）を用いてノンコンタクトモードで計測した。
計測の前に、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面凹凸を計測するために、装置は調整された。計測の際、スキャンエリアを1μｍ×1μｍ（サンプリング数は２５６ポイント×２５６ポイント）、スキャンレートを０．８Ｈｚとした。また、当該原子間力顕微鏡のノンコンタクトモードにおけるサーボゲインを１．５とした。セットポイントは自動設定とした。この計測により、表面凹凸に関する２次元の表面プロファイル形状を得、Ra、ＲＳｍ及びＲｓｋを求めた。
また、動摩擦係数を以下のようにして評価した。
動摩擦係数は直線摺動式試験機を用いて算出した。測定子にはナイロンφ10mmのボール圧子を用いた。測定長は30mm、測定スピードは100mm/minとした。測定環境は温湿度計による実測値で23.0℃、55％であった。また、動摩擦係数の測定器としては、HEIDON社製トライボギアTYPE38を使用する。上記圧子を測定器に取り付け、静止したガラス表面にこの測定器を押し当て、測定を10回行い表示される動摩擦抵抗を求めた。
【００４４】
〔実施例１〜３、比較例１、２〕
ガラス基板としては、サイズ３７０ｍｍ×４７０ｍｍ、厚み０．７ｍｍのものを用い、表１に記載の処理法に従ってガラス基板の一表面の粗面化処理を行った。ついで、粗面化処理した面を吸着して一定時間保持し、吸着を開放して、再度一定時間ガラス表面を吸着するサイクルを５０回繰り返した後、ガラス基板表面から高さ１０ｍｍの位置で表面電位を測定した。
計測は、表面電位計（オムロン社製ＺＪ−ＳＤ）を用いた。帯電測定環境は、温湿度計による実測値で２３．５℃、７５％となるよう調整した。この計測結果から最大帯電量を表す最大電位と帯電速度を得た。測定は、ガラス基板の粗面化処理した面と反対側の面の電位を測定した。
摩擦帯電の評価は、上記サイクルを所定回数繰り返し、電位を測定した。
結果は、帯電性能の全く問題がないと考えられるものを◎、良好なものを○、従来の例と比較して摩擦帯電性能に改善が見られない、または、不良であるものを×として判定した。
【００４５】
なお、実施例１の粗面化処理は酸化セリウムの研磨剤による研磨処理によるが、炭酸カルシウムの研磨剤によるヤケ処理によっても同程度の表面性状を得ることができる。同様に、実施例２の粗面化処理は、酸化セリウムの研磨剤による研磨処理に加えてフッ酸（ＨＦ）ブラシ処理によるが、炭酸カルシウムの研磨剤によるヤケ処理に加えてフッ酸（ＨＦ）ブラシ研磨処理によっても同程度の表面性状を得ることができる。実施例３は、酸化セリウムが練りこまれたブラシによる研磨処理によるが、酸化アルミニウム、炭化珪素、酸化鉄、酸化クロム、酸化珪素などの研磨砥粒が練りこまれたブラシによる研磨処理によっても同程度の表面性状を得ることができる。
一方、比較例１の粗面化処理は、酸化セリウムの研磨剤による研磨処理に、フッ酸またはアルカリ系洗浄剤あるいは純水の浸水エッチング処理を併用している。また、比較例２のドライエッチング処理は、フッ酸系のケミカルエッチング処理である。
【００４６】
【表１】
2014201446.tif 000004
【００４７】
表１の実施例１〜３に示されるように、Ｒｓｋ＞０．５かつＲＳｍ＞０．０６μｍとなる表面凹凸形状を有するガラス基板は、ガラス表面と接触部材との摩擦係数が０．５以下に低減したことにより、摩擦による帯電性が抑制されていることが確認された。
一方、比較例１〜２に示されるように、Ｒｓｋ＜０となる表面凹凸のガラス基板は、凸部先端が鋭角になっているため、ガラス表面と接触部材との擦れ合いが大きく、摩擦係数が増大し、摩擦帯電が増大することが確認された。
【００４８】
以上、本発明のガラス基板の製造方法および製造装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
例えば、以上の説明では、半導体素子を搭載したガラス基板を主な例として説明したが、カラーフィルタ（CF）用のパネルでのブラックマトリックスの欠陥や剥離の問題に対しても、その原因が摩擦帯電であれば、本発明を適用することにより解消されるであろうことが容易に理解できる。また、同様に、LCDに限らずに有機ELディスプレイでも、同様の問題の解消に本発明が適用できる。
特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度向けの、例えば、酸化物半導体や低温ポリシリコン半導体素子形成用のガラス基板について、従来のパラメータを用いた管理では、これらのガラス基板の品質要求に十分に応えることができなかった。本発明によれば、ガラス基板上に形成される配線電極の線幅が狭く、小さな欠陥でも許されない高精細・高解像度ディスプレイ向けのガラス基板において、帯電の問題を抑制することができる。また、上記説明では、素子として半導体素子が設けられるガラス基板を用いて帯電の問題を説明したが、本願発明は、素子としてカラーフィルタなど向けのガラス基板においても、帯電対策としても有効である。
【符号の説明】
【００４９】
１０  ガラス基板
１２  ガラス表面（素子形成面）
１４  ガラス表面（粗面化処理面）
２０  吸着パッドまたはリフターピン
２２  接触面
【図１】
2014201446.tif 000005
【図２】
2014201446.tif 000006
【図３】
2014201446.tif 000007