(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明によると、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで対向するように配置される複数の内部電極と、上記複数の内部電極と電気的に連結された外部電極と、を含んでおり、上記セラミック本体は、容量形成部である活性層及び上記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、上記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、上記外部電極は導電性金属及びガラスを含み、上記外部電極において上記ガラスが占める面積をＡ、上記導電性金属が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たす積層セラミック電子部品及びその製造方法が提供される。【選択図】図２
2014011450.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を含むセラミック本体と、
前記セラミック本体内で前記誘電体層を挟んで対向するように配置される複数の内部電極と、
前記複数の内部電極と電気的に連結された外部電極と、を含んでおり、
前記セラミック本体は、容量形成部である活性層及び前記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、前記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における前記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、前記外部電極は導電性金属及びガラスを含み、前記外部電極において前記ガラスが占める面積をＡ、前記導電性金属が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たす、積層セラミック電子部品。
【請求項２】
前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃ、前記セラミック本体の厚さ方向の長さＳにおいて前記容量形成部の中央部領域から２５％離れた地点の前記外部電極の厚さをＴ１としたときに、Ｔ１／Ｔｃ≧０．８を満たす、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃ、前記容量形成部で前記複数の内部電極が形成された最外側地点の前記外部電極の厚さをＴ２としたときに、Ｔ２／Ｔｃ≧０．５を満たす、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記ガラスは、前記導電性金属に対して３０〜２００体積％の含量を有する、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項１に記載の積層セラミック電子部品。
【請求項６】
前記ガラスは絶縁性を有する、請求項１に記載の積層セラミック電子部品。
【請求項７】
誘電体層及び前記誘電体層を挟んで対向するように配置される複数の内部電極を含むセラミック本体を製造する段階と、
前記複数の内部電極と電気的に連結されるように、外部電極ペーストを前記セラミック本体上に塗布する段階と、
前記セラミック本体を焼成して外部電極を形成する段階と、を含み、
前記セラミック本体は、容量形成部である活性層及び前記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、前記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における前記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、前記外部電極は導電性金属及びガラスを含み、前記外部電極において前記ガラスが占める面積をＡ、前記導電性金属が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たす、積層セラミック電子部品の製造方法。
【請求項８】
前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃ、前記セラミック本体の厚さ方向の長さＳにおいて前記容量形成部の中央部領域から２５％離れた地点の前記外部電極の厚さをＴ１としたときに、Ｔ１／Ｔｃ≧０．８を満たす、請求項７に記載の積層セラミック電子部品の製造方法。
【請求項９】
前記セラミック本体の厚さ方向の中央部領域における前記外部電極の厚さをＴｃ、前記容量形成部で前記複数の内部電極が形成された最外側地点の前記外部電極の厚さをＴ２としたときに、Ｔ２／Ｔｃ≧０．５を満たす、請求項７に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記ガラスは、前記導電性金属に対して３０〜２００体積％の含量を有する、請求項７に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項７に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記ガラスは絶縁性を有する、請求項７に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メッキ液の浸透を防止することにより、信頼性が改善された積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
【０００３】
積層セラミック電子部品の小型化及び大容量化の要求に応じて、積層セラミック電子部品の外部電極も薄層化している。
【０００４】
外部電極ペーストは、主材料として銅（Ｃｕ）などの伝導性金属を用いてチップ密閉性及びチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記金属の焼結収縮時に空き空間を満たすとともに、外部電極とチップとの結合力を付与する役割をする。
【０００５】
しかし、外部電極ペースト内のガラス含量が足りない場合、チップ密閉性に問題が生じる恐れがあり、これを補完するために過剰なガラスを添加する場合、金属焼結後にガラスの表面溶出によってメッキ不良が発生するという問題がある。
【０００６】
特に、外部電極の薄層化によって所望の水準の緻密度を実現することが困難となり、ガラスの高温挙動特性上、ガラスの欠乏または過剰による不良発生の可能性が増加する。
【０００７】
また、外部電極の形状が均一でない場合、厚さが薄い部位にメッキ液が浸透する危険性がさらに高くなって、信頼性の確保に問題が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−０７７２５８号公報
【特許文献２】特開２００３−３２３８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、メッキ液の浸透を防止することにより、信頼性が改善された積層セラミック電子部品及びその製造方法に関する。
【課題を解決するための手段】
【００１０】
本発明の一実施形態によると、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで対向するように配置される複数の内部電極と、上記複数の内部電極と電気的に連結された外部電極と、を含んでおり、上記セラミック本体は、容量形成部である活性層及び上記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、上記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、上記外部電極は導電性金属及びガラスを含み、上記外部電極において上記ガラスが占める面積をＡ、上記導電性金属が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たす積層セラミック電子部品が提供される。
【００１１】
上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃ、上記セラミック本体の厚さ方向の長さＳにおいて上記容量形成部の中央部領域から２５％離れた地点の上記外部電極の厚さをＴ１としたときに、Ｔ１／Ｔｃ≧０．８を満たすことができる。
【００１２】
上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃ、上記容量形成部で上記複数の内部電極が形成された最外側地点の上記外部電極の厚さをＴ２としたときに、Ｔ２／Ｔｃ≧０．５を満たすことができる。
【００１３】
上記ガラスは、上記導電性金属に対して３０〜２００体積％の含量を有することができる。
【００１４】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。
【００１５】
上記ガラスは絶縁性を有することができる。
【００１６】
本発明の他の実施形態によると、誘電体層及び上記誘電体層を挟んで対向するように配置される複数の内部電極を含むセラミック本体を製造する段階と、上記複数の内部電極と電気的に連結されるように、外部電極ペーストを上記セラミック本体上に塗布する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含み、上記セラミック本体は、容量形成部である活性層及び上記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、上記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、上記外部電極は導電性金属及びガラスを含み、上記外部電極において上記ガラスが占める面積をＡ、上記導電性金属が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たす積層セラミック電子部品の製造方法が提供される。
【００１７】
上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃ、上記セラミック本体の厚さ方向の長さＳにおいて上記容量形成部の中央部領域から２５％離れた地点の上記外部電極の厚さをＴ１としたときに、Ｔ１／Ｔｃ≧０．８を満たすことができる。
【００１８】
上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃ、上記容量形成部で上記複数の内部電極が形成された最外側地点の上記外部電極の厚さをＴ２としたときに、Ｔ２／Ｔｃ≧０．５を満たすことができる。
【００１９】
上記ガラスは、上記導電性金属に対して３０〜２００体積％の含量を有することができる。
【００２０】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。
【００２１】
上記ガラスは絶縁性を有することができる。
【発明の効果】
【００２２】
本発明によると、メッキ液の浸透を防止することにより、信頼性が改善された積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１及び第２実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＢ−Ｂ’の断面図である。
【図３】本発明の第１実施形態による図２のＡ部分の拡大図である。
【図４】本発明の第２実施形態による図２のＡ部分の拡大図である。
【図５】本発明の第３実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２４】
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で示される要素は同一の要素である。
【００２５】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
【００２６】
図１は本発明の第１及び第２実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００２７】
図２は図１のＢ−Ｂ’の断面図である。
【００２８】
図３は本発明の第１実施形態による図２のＡ部分の拡大図である。
【００２９】
図１から図３を参照すると、本発明の第１実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を挟んで対向するように配置される複数の内部電極２１、２２と、上記複数の内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含んでおり、上記セラミック本体１０は、容量形成部である活性層及び上記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、上記セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、上記外部電極３１、３２は導電性金属２及びガラス３を含み、上記外部電極３１、３２において上記ガラス３が占める面積をＡ、上記導電性金属２が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たすことができる。
【００３０】
以下、本発明の第１実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【００３１】
本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち、「積層方向」と同様の概念で用いることができる。
【００３２】
本発明の第１実施形態によると、上記誘電体層１を形成する原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。
【００３３】
上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものであることができる。
【００３４】
上記複数の内部電極２１、２２は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。
【００３５】
本発明の第１実施形態による積層セラミックキャパシタは、上記複数の内部電極２１、２２と電気的に連結された外部電極３１、３２を含むことができる。
【００３６】
本発明の第１実施形態によると、上記セラミック本体は、容量形成部である活性層と、上記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃと、を含み、上記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは、１５μｍ以下であることができる。
【００３７】
上記容量形成部である活性層は、上記セラミック本体１０内で上記複数の内部電極２１、２２が積層された領域を意味する。
【００３８】
上記カバー層Ｃの平均厚さｔｄは、図２のように、積層セラミックキャパシタの長さ方向の断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
【００３９】
具体的には、図２のように、積層セラミックキャパシタの幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出されたカバー層Ｃの領域に対して、カバー層の断面の各地点での厚さを測定することにより求めることができる。
【００４０】
通常、上記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄが１５μｍ以下である場合、上記積層セラミックキャパシタにおいてメッキ液浸透の問題が生じる可能性が高くなる。
【００４１】
しかし、後述するように、本発明の第１から第３実施形態によると、上記カバー層Ｃの平均厚さｔｄが１５μｍ以下である場合にも、メッキ液が浸透しないため、信頼性に優れた積層セラミック電子部品を具現することができる。
【００４２】
一方、上記カバー層Ｃの平均厚さｔｄが１５μｍを超過する場合には、上記カバー層Ｃの平均厚さが厚いため、メッキ液浸透の問題は発生しない。
【００４３】
また、上記外部電極３１、３２は、導電性金属２及びガラス３を含むことができる。
【００４４】
上記導電性金属２は、特に制限されないが、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。
【００４５】
上記ガラス３は、１種の絶縁性ガラスであることができるが、これに制限されない。
【００４６】
上記外部電極３１、３２は、導電性金属２及びガラス３を含み、上記外部電極３１、３２において上記ガラス３が占める面積をＡ、上記導電性金属２が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たすことができる。
【００４７】
上記導電性金属２が占める面積Ｂに対して上記ガラス３が占める面積Ａは、図２のように、セラミック本体１０の長さ方向の断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
【００４８】
具体的には、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された外部電極の領域に対して、外部電極の断面中に上記導電性金属２が占める面積Ｂに対して上記ガラス３が占める面積Ａを測定することにより求めることができる。
【００４９】
上記導電性金属２が占める面積Ｂ及び上記ガラス３が占める面積Ａは、特に制限されないが、例えば、上記外部電極３１、３２の断面における１５０μｍ×１０μｍ（横×縦）の面積に対してガラスが占める面積の割合で測定されることができる。
【００５０】
即ち、上記導電性金属２が占める面積Ｂは、上記外部電極の一領域の面積で上記ガラスが占める面積Ａを除いた領域の面積に該当することができる。
【００５１】
また、上記のように、一領域でなく、外部電極の全体領域における上記導電性金属２が占める面積Ｂに対して上記ガラス３が占める面積Ａを測定することにより、求めることもできるということは勿論である。
【００５２】
上記導電性金属２が占める面積Ｂに対して上記ガラス３が占める面積Ａが０．０５≦Ａ／Ｂ≦０．６を満たすことにより、上記メッキ液の浸透を防止することができるため、信頼性に優れた積層セラミックキャパシタを具現することができる。
【００５３】
上記導電性金属２が占める面積Ｂに対して上記ガラス３が占める面積Ａが０．０５未満である場合には、ガラス含量が少ないため、メッキ液浸透による信頼性低下の問題が発生する恐れがある。
【００５４】
また、上記導電性金属２が占める面積Ｂに対して上記ガラス３が占める面積Ａが０．６を超過する場合には、ガラス含量が多すぎるため、ガラス溶出による無メッキ不良及び内部電極と外部電極との連結性低下による容量接触性の低下などの問題が発生する恐れがある。
【００５５】
ここで、信頼性の判断は、高温、高湿条件で定格電圧（または定格電圧より高い電圧）で評価する方法及び高温条件で定格電圧を変化させながら評価する方法により行われることができ、絶縁体であるキャパシタのようなチップでは、絶縁抵抗値の変化で測定することができる。クラックなどの不良が発生する場合、絶縁抵抗値が上昇し、これにより不良が発生する恐れがある。
【００５６】
また、無メッキ不良は、スズ（Ｓｎ）を溶かすことができる半田槽（ｓｏｌｄｅｒ  ｐｏｔ）に積層セラミックキャパシタを浸してから取り出すと、スズ層が除去され、ニッケル（Ｎｉ）メッキ層が形成されていない部分があるかどうかを観察して判断することができる。その他、蛍光Ｘ線分析器（ｘ−Ｒａｙ  Ｆｌｕｏｒｅｓｃｅｎｃｅ  Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＸＲＦ）を用いて判断することもできる。
【００５７】
上記容量接触性は、内部電極と外部電極との連結性を判断する基準である。全ての積層セラミックキャパシタは定格容量を有するが、内部電極と外部電極との連結性が低下すると、容量が定格容量より低くなり、これによって判断することができる。通常、不導体であるガラスが多いと、内部電極と外部電極との連結を妨害する。
【００５８】
本発明の第１実施形態によると、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さをＴｃ、上記セラミック本体１０の厚さ方向の長さＳにおいて上記容量形成部の中央部領域から２５％離れた地点の上記外部電極３１、３２の厚さをＴ１としたときに、Ｔ１／Ｔｃ≧０．８を満たすことができる。
【００５９】
上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃとは、上記セラミック本体１０の厚さ方向の中央部地点から上記セラミック本体１０の長さ方向に引いた仮想線が接する外部電極の厚さを意味する。
【００６０】
一方、上記複数の内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域とは、上記容量形成部で上記セラミック本体１０の厚さ方向の中央部を意味する。
【００６１】
上記容量形成部は、上記セラミック本体１０内で上記複数の内部電極２１、２２が積層された領域を意味する。
【００６２】
上記セラミック本体１０の厚さ方向の長さＳにおいて上記容量形成部の中央部領域から２５％離れた地点の上記外部電極３１、３２の厚さＴ１とは、上記地点から上記セラミック本体１０の長さ方向に引いた仮想線が接する外部電極の厚さを意味する。
【００６３】
本発明の第１実施形態によると、上記ＴｃとＴ１との間にはＴ１／Ｔｃ≧０．８の関係を満たすことができる。
【００６４】
上記Ｔ１／Ｔｃの比が０．８以上を満たすことにより、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃと、 上記セラミック本体１０の厚さ方向の長さＳにおいて上記内部電極２１、２２が積層されて容量形成に寄与する容量形成部の中央部領域から２５％離れた地点の上記外部電極３１、３２の厚さＴ１との偏差を減らすことで、信頼性の低下を防止することができる。
【００６５】
上記Ｔ１／Ｔｃの比が０．８未満である場合には、外部電極の厚さ偏差が大きくなるため、厚さが薄い部分にメッキ液が浸透して、信頼性が低下するという問題が発生する恐れがある。
【００６６】
上記外部電極３１、３２の厚さは、図２のように、積層セラミックキャパシタの長さ方向の断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
【００６７】
具体的には、図２のように、積層セラミックキャパシタの幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された外部電極領域に対して、外部電極の断面の各地点での厚さを測定することにより求めることができる。
【００６８】
図４は本発明の第２実施形態による図２のＡ部分の拡大図である。
【００６９】
図４を参照すると、本発明の第２実施形態による積層セラミック電子部品は、上記セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、上記外部電極３１、３２は導電性金属２及びガラス３を含み、上記外部電極３１、３２において上記ガラス３が占める面積をＡ、上記導電性金属２が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たし、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さをＴｃ、上記容量形成部で上記複数の内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さをＴ２としたときに、Ｔ２／Ｔｃ≧０．５を満たすことができる。
【００７０】
上記容量形成部で上記複数の内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さＴ２とは、上記複数の内部電極２１、２２が形成された最外側地点から上記セラミック本体１０の長さ方向に引いた仮想の線が接する外部電極の厚さを意味する。
【００７１】
上記Ｔ２／Ｔｃの比が０．５以上を満たすことにより、上記セラミック本体１０の厚さ方向の中央部領域における上記外部電極３１、３２の厚さＴｃと、上記複数の内部電極２１、２２が形成された最外側地点の上記外部電極３１、３２の厚さＴ２との偏差を減らすことで、信頼性の低下を防止することができる。
【００７２】
上記Ｔ２／Ｔｃの比が０．５未満である場合には、外部電極の厚さ偏差が大きくなるため、厚さが薄い部分にメッキ液が浸透して、信頼性が低下するという問題が発生する恐れがある。
【００７３】
その他、本発明の第２実施形態による積層セラミック電子部品の特徴は、上述の第１実施形態による積層セラミック電子部品の特徴と同様であるため、ここでは省略する。
【００７４】
本発明の第１及び第２実施形態による積層セラミック電子部品において、上記外部電極３１、３２は導電性金属２及びガラス３を含む。ここで、上記ガラス３は、上記導電性金属２に対して３０〜２００体積％の含量を有することができるが、これに制限されるものではない。
【００７５】
上記外部電極３１、３２が上記導電性金属２に対して３０〜２００体積％の含量を有するガラス３を含むことにより、上記ガラス３の含量が極端に増加して外部電極が薄層化されても、上記セラミック本体１０は優れた密閉性を有することができる。
【００７６】
これにより、本発明の第１及び第２実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ  Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）特性が向上し、優れた信頼性を有することができる。
【００７７】
また、上記外部電極の厚さが薄くなっても、上記ガラスの含量が増加するため、上記厚さが薄い部分の緻密度を増加させることができて、メッキ液の浸透による信頼性の低下を防止することができる効果がある。
【００７８】
上記ガラス３の含量が上記導電性金属２の含量に対して３０体積％未満である場合には、ガラス含量が少ないため、本発明の目的に応じたセラミック本体の密閉性が得られない。
【００７９】
また、上記ガラス３の含量が上記導電性金属２の含量に対して２００体積％を超過する場合には、ガラスの含量が多すぎるため、上記ガラスが上記導電性金属を移動させて上記外部電極の破壊が生じる恐れがあり、ガラスの溶出による無メッキ不良及び内部電極と外部電極との連結性低下による容量接触性の低下の問題が発生する恐れがある。
【００８０】
図５は本発明の第３実施形態による積層セラミックキャパシタの製造工程図である。
【００８１】
図５を参照すると、本発明の第３実施形態による積層セラミック電子部品の製造方法は、誘電体層及び上記誘電体層を挟んで対向するように配置される複数の内部電極を含むセラミック本体を製造する段階と、上記複数の内部電極と電気的に連結されるように、外部電極ペーストを上記セラミック本体上に塗布する段階と、上記セラミック本体を焼成して外部電極を形成する段階と、を含み、上記セラミック本体は、容量形成部である活性層及び上記活性層の上面及び下面のうち少なくとも一面に形成される容量非形成部であるカバー層Ｃを含み、上記セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面における上記カバー層Ｃの平均厚さｔｄは１５μｍ以下であり、上記外部電極は導電性金属及びガラスを含み、上記外部電極において上記ガラスが占める面積をＡ、上記導電性金属が占める面積をＢとしたときに、０．０５≦Ａ／Ｂ≦０．６を満たすことができる。
【００８２】
上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃ、上記セラミック本体の厚さ方向の長さＳにおいて上記容量形成部の中央部領域から２５％離れた地点の上記外部電極の厚さをＴ１としたときに、Ｔ１／Ｔｃ≧０．８を満たすことができる。
【００８３】
上記条件を満たす場合、耐湿性の改善及びメッキ液浸透の防止において優れた効果を奏することができる。
【００８４】
上記セラミック本体の厚さ方向の中央部領域における上記外部電極の厚さをＴｃ、上記容量形成部で上記複数の内部電極が形成された最外側地点の上記外部電極の厚さをＴ２としたときに、Ｔ２／Ｔｃ≧０．５を満たすことができる。
【００８５】
上記条件を満たす場合、耐湿性の改善及びメッキ液浸透の防止において優れた効果を奏することができる。
【００８６】
上記ガラスは、上記導電性金属に対して３０〜２００体積％の含量を有することができる。
【００８７】
上記の第３実施形態による積層セラミック電子部品の製造方法において、上述の第１及び第２実施形態による積層セラミック電子部品と重複される説明は省略する。
【００８８】
以下、本発明の第３実施形態による積層セラミック電子部品の製造方法を詳細に説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【００８９】
まず、誘電体層１及び上記誘電体層１を挟んで対向するように配置される複数の内部電極２１、２２を含むセラミック本体１０を製造することができる。
【００９０】
上記誘電体層１は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末をセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合し、バスケットミル（Ｂａｓｋｅｔ  Ｍｉｌｌ）を用いて形成したスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥することにより、数μｍの厚さに製造されたセラミックグリーンシートから形成されることができる。
【００９１】
次に、グリーンシート上に導電性ペーストをディスペンス（ｄｉｓｐｅｎｓｉｎｇ）し、スキージ（ｓｑｕｅｅｇｅｅ）を一側方向に進行させながら導電性ペーストによる内部電極層を形成することができる。
【００９２】
この際、導電性ペーストは、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つの物質で形成してもよく、少なくとも二つの物質を混合して形成してもよい。
【００９３】
このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離した後、複数のグリーンシートそれぞれを重なるように積層することにより、積層体を形成することができる。
【００９４】
次に、グリーンシート積層体を高温、高圧で圧着した後、圧着されたシート積層体を切断工程を経て所定サイズに切断することにより、セラミック本体を製造することができる。
【００９５】
次に、導電性金属及び上記導電性金属に対する含量比が３０〜２００体積％であるガラスを含む外部電極ペーストを製造することができる。
【００９６】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。
【００９７】
また、上記ガラスは、１種の絶縁性ガラスであることができるが、これに制限されるものではない。
【００９８】
次に、上記複数の内部電極２１、２２と電気的に連結されるように、外部電極ペーストを上記セラミック本体１０上に塗布することができる。
【００９９】
最後に、上記セラミック本体１０を焼成して外部電極３１、３２を形成することができる。
【０１００】
以下、実施例を用いて本発明をより詳細に説明するが、本発明がこれによって制限されるものではない。
【０１０１】
本実施例は、セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面におけるカバー層Ｃの平均厚さｔｄ及び外部電極において導電性金属が占める面積Ｂに対してガラスが占める面積Ａによる容量不良率及び信頼性をテストするために行われた。
【０１０２】
本実施例による積層セラミックキャパシタは下記のような段階を経て製作された。
【０１０３】
まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して複数のセラミックグリーンシートを製造し、これにより誘電体層を形成した。
【０１０４】
次に、ニッケル粒子の平均サイズが０．０５〜０．２μｍである内部電極用導電性ペーストを製造した。
【０１０５】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、５０層を積層して積層体を製作した。
【０１０６】
その後、圧着、切断して０６０３規格サイズ（Ｓｉｚｅ）のチップを製作し、上記チップをＨ２  ０．１％以下の還元雰囲気の温図１０５０〜１２００℃で焼成した。
【０１０７】
次に、上記外部電極を形成し、上記外部電極上にメッキなどの工程を行って積層セラミックキャパシタに製造した。
【０１０８】
下記表１は、セラミック本体の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面におけるカバー層Ｃの平均厚さｔｄによる信頼性を比較した表である。
【０１０９】
外部電極において導電性金属が占める面積Ｂに対してガラスが占める面積Ａが本発明の数値範囲を外れる場合であり、Ａ／Ｂが０．０３となるように製造して上記テストを行った。
【０１１０】
また、上記信頼性は高温加速寿命テストにより測定され、１３０℃、１．５Ｖｒ（９．４５Ｖ）、６時間の条件下で発生する不良の個数で評価した。
【０１１１】
【表１】
2014011450.tif 000003
【０１１２】
上記表１を参照すると、試料１〜３は、カバー層の平均厚さがそれぞれ５０、３０及び１６μｍの場合であり、カバー層の厚さが厚いため、信頼性不良が発生しないことが分かる。
【０１１３】
一方、試料４及び５は、カバー層の平均厚さが１５μｍ以下の場合であり、カバー層の厚さが薄いため、本発明の外部電極において導電性金属が占める面積Ｂに対してガラスが占める面積Ａが本発明の数値範囲を外れる場合、信頼性において問題が生じることが分かる。
【０１１４】
従って、後述するように、本発明の実施例による積層セラミック電子部品は、カバー層の平均厚さが１５μｍ以下である場合、外部電極において導電性金属が占める面積Ｂに対してガラスが占める面積Ａが本発明の数値範囲を満たすと、信頼性の向上に効果があることが分かる。
【０１１５】
下記表２は、積層セラミックキャパシタの外部電極において導電性金属が占める面積Ｂに対してガラスが占める面積Ａによる容量不良率及び信頼性を比較した表である。
【０１１６】
また、カバー層の平均厚さが１５μｍである条件下で上記テストが行われた。
【０１１７】
上記信頼性は高温加速寿命テストにより測定され、１３０℃、１．５Ｖｒ（９．４５Ｖ）、６時間の条件下で不良が発生する個数で評価した。
【０１１８】
【表２】
2014011450.tif 000004
【０１１９】
上記表２を参照すると、比較例１及び２は、導電性金属が占める面積Ｂに対してガラスが占める面積Ａが本発明の数値範囲を外れる場合であり、信頼性に問題があることが分かる。
【０１２０】
また、比較例３〜５も、導電性金属が占める面積Ｂに対してガラスが占める面積Ａが本発明の数値範囲を外れる場合であり、静電容量において不良が発生したことが分かる。
【０１２１】
一方、実施例１〜５は、本発明の数値範囲を満たす場合であり、容量不良率及び信頼性の全てのテストにおいて良好な結果を示すことが分かる。
【０１２２】
結論的に、本発明の実施例によると、カバー層の平均厚さが１５μｍ以下である場合、外部電極において導電性金属が占める面積Ｂに対してガラスが占める面積Ａが本発明の数値範囲を満たすと、容量不良率が低く、信頼性に優れた積層セラミック電子部品を具現することができる。
【０１２３】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当技術分野の通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【０１２４】
１  誘電体層
２  導電性金属
３  ガラス
１０  セラミック本体
２１、２２  内部電極
３１、３２  外部電極
【図１】
2014011450.tif 000005
【図２】
2014011450.tif 000006
【図３】
2014011450.tif 000007
【図４】
2014011450.tif 000008
【図５】
2014011450.tif 000009