(57)【要約】【課題】ＧＮＤ端子非接続時に、ソレノイドの通常制御が行われるのを防止する電子制御装置の提供。【解決手段】Ｃ／Ｕ２は、電源端子２１およびグランド端子２０と、電圧が印加されると動作を開始して内部電源を生成する電源生成回路３と、電源ライン９８とソレノイド１１，１１ａの他端との間に設けられたＦＥＴ７，７ａと、ＧＮＤ端子２０に接続されたグランドライン９７とソレノイド１１，１１ａの他端との間に接続されて、ソレノイド１１，１１ａに流れる電流を還流するためのダイオード１０，１０ａと、内部電源により動作し、ＦＥＴ７，７ａを制御してソレノイド１１，１１ａに流れる電流を制御する通常制御を行う制御演算部５とを備える。制御演算部５は、Ｃ／Ｕ２の起動時に、通常制御を行う前にＦＥＴ７，７ａの全てを同時にオン状態にする。その時、ＧＮＤ端子２０が非接続状態であった場合、電源生成回路３の動作が停止する。【選択図】図１
2014019398.tif 000002
【特許請求の範囲】
【請求項１】
車両用トランスミッションの変速制御に使用され、かつ、一端が車体グランドに接続された複数のソレノイドを、それぞれ制御する電子制御装置であって、
外部電源が接続される電源端子およびグランド端子と、
前記外部電源の電圧が印加されると動作を開始して、前記電子制御装置の内部電源を生成する電源生成回路と、
前記複数のソレノイドの各々に対してそれぞれ設けられ、前記電源端子に接続された電源ラインと前記ソレノイドの他端との間に設けられたスイッチング素子と、
前記複数のソレノイドの各々に対してそれぞれ設けられ、前記グランド端子に接続されたグランドラインと前記ソレノイドの前記他端との間に接続されて、該ソレノイドに流れる電流を還流するための半導体素子と、
前記電源生成回路で生成された内部電源により動作し、前記スイッチング素子の各々を制御して前記複数のソレノイドに流れる電流を制御する第１の制御部と、
前記電源生成回路で生成された内部電源により動作し、電子制御装置起動時に、前記第１の制御部による制御を行う前に、前記複数のソレノイドの各々に設けられた前記スイッチング素子の全てを同時にオン状態にする第２の制御部と、を備え、
前記グランド端子が非接続状態の場合、前記第２の制御部の制御のときに前記電源生成回路の動作が停止することを特徴とする電子制御装置。
【請求項２】
請求項１に記載の電子制御装置において、
前記第２の制御部の制御によって前記電源生成回路の動作が停止した場合に、停止フラグが記憶される記憶部を備え、
起動時に前記記憶部に前記停止フラグが記憶されている場合には、前記第２の制御部による制御を実行せずに電子制御装置停止状態となることを特徴とする電子制御装置。
【請求項３】
請求項２に記載の電子制御装置において、
起動時に前記記憶部に前記停止フラグが記憶されていた場合には、前記電子制御装置停止状態とする前に、前記記憶部の前記停止フラグを消去することを特徴とする電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主にエンジンやオートマチックトランスミッションを制御するための電子制御装置(以下、Ｃ/Ｕ）に係り、主に自動車、船舶機、農耕機、工機に実装される制御装置に関する。
【背景技術】
【０００２】
近年、コストダウン競争の激化に伴い、自動車部品の削減・統廃合が頻繁に実施されている。オートマチックトランスミッション用の構成部品についても同様に部品の削減が実施されており、特許文献１に記載のように、ソレノイド下流側のハーネスを削減した構成が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−１６９１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、Ｃ／ＵのＧＮＤ端子が断線し、且つ複数あるソレノイド駆動回路において、少なくとも１駆動回路が動作停止している状態になると、回路ＧＮＤ−ダイオード−電流検出抵抗−ソレノイド−車体ＧＮＤ−バッテリＧＮＤと擬似的にＧＮＤ経路が形成され、Ｃ／ＵのＧＮＤ端子が断線していてもＣ／Ｕが動作してしまうことになる。擬似的なＧＮＤ経路はダイオード、抵抗、ソレノイドを介しているためインピーダンスが大きくＣ／Ｕの動作が不安定になるため、Ｃ／ＵのＧＮＤ端子が断線している場合にＣ／Ｕが動作するのは好ましくない。
【課題を解決するための手段】
【０００５】
請求項１の本発明は、車両用トランスミッションの変速制御に使用され、かつ、一端が車体グランドに接続された複数のソレノイドを、それぞれ制御する電子制御装置であって、外部電源が接続される電源端子およびグランド端子と、外部電源の電圧が印加されると動作を開始して、電子制御装置の内部電源を生成する電源生成回路と、複数のソレノイドの各々に対してそれぞれ設けられ、電源端子に接続された電源ラインとソレノイドの他端との間に設けられたスイッチング素子と、複数のソレノイドの各々に対してそれぞれ設けられ、グランド端子に接続されたグランドラインとソレノイドの他端との間に接続されて、該ソレノイドに流れる電流を還流するための半導体素子と、電源生成回路で生成された内部電源により動作し、スイッチング素子の各々を制御して複数のソレノイドに流れる電流を制御する第１の制御部と、電源生成回路で生成された内部電源により動作し、電子制御装置起動時に、第１の制御部による制御を行う前に、複数のソレノイドの各々に設けられたスイッチング素子の全てを同時にオン状態にする第２の制御部と、を備え、グランド端子が非接続状態の場合、第２の制御部の制御のときに電源生成回路の動作が停止することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、ＧＮＤ端子非接続時にソレノイドの通常制御が行われるのを防止し、信頼性の高い電子制御装置を安価に提供することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態による電子制御装置を説明する図である。
【図２】第１の実施形態におけるＣ／Ｕ２の起動シーケンスを説明する図である。
【図３】第２の実施形態におけるＣ／Ｕ２の起動シーケンスを説明する図である。
【図４】Ｃ／Ｕ２の他の例を示す図である。
【図５】従来のオートマチックトランスミッション用Ｃ／Ｕの構成を示す図である。
【発明を実施するための形態】
【０００８】
以下、図を参照して本発明を実施するための形態について説明する。
−第１の実施の形態−
図１は、本発明における電子制御装置（Ｃ／Ｕ）の第１の実施の形態を説明する図である。Ｃ／Ｕ２は、電源生成回路３、ＦＥＴ７，７ａ、マイコン４、電流検出抵抗８，８ａ、オペアンプ９，９ａおよびダイオード１０，１０ａを備えている。電源生成回路３は、バッテリ１から供給された電力によりＣ／Ｕ２内の電源を生成する。ＦＥＴ７、電流検出抵抗８、オペアンプ９およびダイオード１０は、ソレノイド１１を駆動するソレノイド駆動回路を構成し、ＦＥＴ７ａ、電流検出抵抗８ａ、オペアンプ９ａおよびダイオード１０ａは、ソレノイド１１ａを駆動するソレノイド駆動回路を構成している。
【０００９】
なお、ソレノイド駆動回路の搭載個数はトランスミッションシステムによって異なるが、必ず複数個を有している。図１では、２つのソレノイド駆動回路を備えているが、本発明は、３系統以上備えている場合にも同様に適用することができる。
【００１０】
Ｃ／Ｕ２はバッテリ１を電源として動作し、主にトランスミッションの変速制御を担うソレノイド１１，１１ａに流れる電流を制御している。ソレノイド１１のソレノイド駆動回路において、ＦＥＴ７はソレノイドに流れる電流をオンオフするスイッチとして機能する。ＦＥＴ７のソースはバッテリ電圧が印加される電源ライン９８に接続され、ＦＥＴ７のドレインは、電流検出抵抗８を介して負荷であるソレノイド１１の一端に接続されている。ソレノイド１１の他端は、車体グランドに接続されている。
【００１１】
ダイオード１０は、ＦＥＴ７がスイッチオフした際に、ソレノイドに流れる電流を還流させる。ダイオード１０のアノードはグランドライン９７に接続され、カソードは電流検出抵抗８を介してソレノイド１１の一端に接続されている。ソレノイド１１に流れる電流は、電流検出抵抗８によって電圧信号として検知される。電流検出抵抗８で得られた電圧信号は、オペアンプ９で増幅されてマイコン４に入力される。
【００１２】
ソレノイド１１に流れる電流は、マイコン４に設けられた制御演算部５の演算結果に基づいて、ＦＥＴ７をスイッチング制御することにより制御される。制御演算部５は、ソレノイド１１の目標電流を計算し、その目標電流と検知された電流とに基づいて、ソレノイド１１を流れる電流が目標電流となるようにフィードバック制御している。ＦＥＴ７を制御するＰＷＭ制御信号のデューティを変化させることにより、ソレノイド１１を流れる電流を変化させることができる。ソレノイド１１ａに関するソレノイド駆動回路についても、ソレノイド１１のソレノイド駆動回路と同様の構成および機能を有している。
【００１３】
図１に示す構成では、電流検出抵抗８を介してＦＥＴ７に接続されているソレノイド１１の一端は、車体グランドに接続されている。ところで、従来から、代表的なオートマチックトランスミッション用Ｃ／Ｕの構成としては、図５に示すような構成が知られている。図５に示す構成では、ソレノイド１１を駆動するためのハーネスがＣ／Ｕ２から出力されて、ソレノイド１１を介してＣ／Ｕ２に入力されている。一方、図１に示す本実施の形態の構成では、電流検出抵抗８をソレノイド１１の下流側から上流側に配置することで、ソレノイド下流側のハーネスを削減している。
【００１４】
このように、図１に示す構成の場合にはハーネスを削減してコストダウンを図れるという利点があるが、前述したような欠点がある。すなわち、Ｃ／Ｕ２のＧＮＤ端子２０のＧＮＤ接続線２２が外れていたり断線していたりして、かつ、複数あるソレノイド駆動回路の内の少なくとも一つが動作停止している状態では、ＧＮＤ端子２０→ダイオード１０→電流検出抵抗８→ソレノイド１１→車体ＧＮＤ→バッテリＧＮＤと擬似的なＧＮＤ経路９９が形成される。そのため、Ｃ／Ｕ２のＧＮＤ端子２０が断線状態であっても、Ｃ／Ｕ２は車体ＧＮＤを基準にして動作することが可能である。
【００１５】
このようにＧＮＤ端子２０が非接続状態の場合には、Ｃ／Ｕ２が動作せずトランスミッションとしては機能停止することが望ましい。そのため、本実施の形態では、以下に説明するような制御を採用することにより、ＧＮＤ非接続時の動作を防止して、Ｃ／Ｕ２の信頼性向上を図った。
【００１６】
図２は、本実施の形態における、Ｃ／Ｕ２の起動シーケンスを説明する図である。図２において、破線で囲まれた部分が本実施の形態における起動シーケンスであり、Ｃ／Ｕ２が起動すると、従来からの通常制御を開始する前に、まず、破線で囲まれた部分の処理が実行される。ステップＳ１２では、図示されていない上位コントローラからのＣ／Ｕ起動信号により、Ｃ／Ｕ２が起動する。Ｃ／Ｕ２が起動すると、ステップＳ１５において、マイコン４は、全てのソレノイド１１、１１ａを同時に動作させる。すなわち、ＦＥＴ７，７ａを所定時間（例えば、１秒間）だけオン状態とする。
【００１７】
ここで、ＧＮＤ端子２０に接続されるＧＮＤ接続線２２が外れていたり断線していたりした場合には、擬似ＧＮＤ経路９９、９９ａの電位がＧＮＤに近い電位から電源ライン９８とほぼ同電位となり、擬似ＧＮＤ経路９９、９９ａが遮断される。その結果、Ｃ／Ｕ２の電源電圧（電源端子２１とＧＮＤ端子２０との電位差）はほぼゼロとなり、電源生成回路３がオフしてＣ／Ｕ２の動作が停止する。上述した所定時間は、非接続状態時に電源生成回路３がオフするまでに要する時間よりも長く設定しておく。一方、ＧＮＤ接続線２２が正常に接続されている場合には、ＧＮＤ端子２０の電位はグランド電位に保持されているので、ステップＳ１５で全てのソレノイド１１、１１ａを同時に所定時間動作させている間に、電源生成回路３がオフになるようなことはない。
【００１８】
ステップＳ１６は、ＧＮＤ端子２０が接続されているか否かに応じたフローの分岐を示したものである。ＧＮＤ端子２０がオープン状態であれば、上述したように自動的にＣ／Ｕ２が停止状態となる。一方、ＧＮＤ端子２０が接続状態であれば、所定時間後にソレノイド１１、１１ａの動作が停止すると、ステップＳ２１の通常制御が開始される。
【００１９】
ＧＮＤ端子２０が非接続状態の場合、ステップＳ１７でＣ／Ｕ２の動作が停止すると、ＦＥＴ７、７ａがオフするため、擬似ＧＮＤ経路９９、９９aは再びＧＮＤに近い電位となる。その結果、Ｃ／Ｕ２の電源電圧はバッテリ１の出力電圧となり、起動信号の入力が維持されている場合、電源生成回路３が動作を開始してＣ／Ｕ２が再び起動することになる（ステップＳ１２）。以下、図２に示す起動シーケンス（Ｓ１２→Ｓ１５→Ｓ１６→Ｓ１７→Ｓ１２）が繰り返され、Ｃ／Ｕ２は起動と停止を繰り返すことになる。そのため、ソレノイド１１，１１ａを駆動する通常制御に至ることはなくトランスミッションも制御されることはない。不図示の上位コントローラは、ステップＳ１２〜Ｓ１７の動作が繰り返されて、ステップＳ２１の通常動作が開始されないことを検知することで、Ｃ／Ｕ２が正常でないことを認識し、それに応じた処理を実行することができる。
【００２０】
なお、ソレノイド駆動回路に設けられているスイッチング素子には、ＦＥＴに限らず種々の半導体スイッチング素子を使用することができる。また、ＦＥＴ７，７ａがオフの時にソレノイド１１，１１ａを流れる電流を還流する素子としてダイオード１０，１０ａを用いているが、例えば、図４に示すようにＦＥＴ１７，１７ａを使用しても良い。ＦＥＴ１７，１７ａはボディダイオードを持っているので、ダイオード１０，１０ａと同様に機能させることができる。この構成の場合、ソレノイド１１，１１ａの電流を制御するためにＦＥＴ７，７ａをオンオフさせるが、その際、ＦＥＴ１７，１７ａはＦＥＴ７，７ａがオフの時にオンさせて電流を還流させる。すなわち、ＦＥＴ７，７ａとＦＥＴ１７，１７ａとは、交互にオンオフ制御される。ＦＥＴ１７，１７ａの制御はマイコン４の制御演算部５によって行われる。
【００２１】
上述のように、本実施の形態のＣ／Ｕ２は、車両用トランスミッションの変速制御に使用され、かつ、一端が車体グランドに接続された複数のソレノイド１１，１１ａを、それぞれ制御するものであって、Ｃ／Ｕ２の内部電源を生成する電源生成回路３は電源端子２１にバッテリ１の電圧が印加されると動作を開始する。そして、ソレノイド１１，１１ａの他端（すなわち、ソレノイド１１，１１ａにおいてＣ／Ｕ２に接続されている側）と電源ライン９８との間に設けられたＦＥＴ７，７ａのオンオフを制御演算部５で制御することにより、ソレノイド１１，１１ａに流れる電流を制御する。ソレノイド１１，１１ａの他端側はダイオード１０，１０ａを介してグランドライン９７に接続されており、例えば、ＧＮＤ接続線２２がＧＮＤ端子２０から外れていた場合、起動時に、ソレノイド１１，１１ａの通常制御を行う前に、全てのＦＥＴ７，７ａを同時にオン状態にすることにより、グランドライン９７の電位が電源ライン９８の電位とほぼ等しくなり、電源生成回路３の動作が停止してＣ／Ｕ２は停止する。
【００２２】
すなわち、図２に示すような起動シーケンスを実行することにより、ＧＮＤ端子２０が非接続状態において、ソレノイド１１，１１ａの通常制御が実行されないような構成とすることができ、コストアップを抑えつつ信頼性の高い電子制御装置（Ｃ／Ｕ２）とすることができる。
【００２３】
−第２の実施の形態−
上述した第１の実施の形態では、ＧＮＤ端子２０が非接続状態の場合に図２のステップＳ１２〜ステップＳ１７の処理が繰り返されるような制御とし、非接続状態において通常制御が行われないようにした。第２の実施の形態では、Ｃ／Ｕ２のマイコン４に内蔵されている記憶装置６に後述する起動フラグを記憶することで、ＧＮＤ端子２０が非接続状態であることを検知したならば、Ｃ／Ｕ２を安全に停止させるような制御とした。
【００２４】
図３は、第２の実施の形態における起動シーケンスを説明する図である。なお、図３のフローチャートは、図２のフローチャートにステップＳ１３，Ｓ１４，Ｓ１８，Ｓ１９，Ｓ２０の処理を追加したものである。ステップＳ１２では、図示されていない上位コントローラからのＣ／Ｕ起動信号により、Ｃ／Ｕ２が起動する。
【００２５】
Ｃ／Ｕ２が起動すると、マイコン４は、マイコン４の記憶装置６に格納されている起動フラグデータを読みに行き、読み込んだ起動フラグが「ＯＫ」であるか「ＮＧ」であるかを判定する、起動フラグが「ＯＫ」であった場合にはステップＳ１４へ進み、「ＮＧ」であった場合にはステップＳ１８に進む。なお、ここでは、ＧＮＤ端子２０が接続状態である場合の起動フラグを「ＯＫ」とし、非接続状態を検出した場合の起動フラグを「ＮＧ」として以下説明する。通常、記憶装置６はマイコン４に内蔵されているが、マイコン外付けのＥＥＰＲＯＭ、ＲＯＭでも良い。起動フラグはデフォルトで「ＯＫ」となるように予めセットしておく。
【００２６】
まず、ステップＳ１３で、起動フラグが「ＯＫ」であると判定された場合について説明する。ステップＳ１３で起動フラグが「ＯＫ」であると判定されると、ステップＳ１４に進んで、起動フラグに「ＮＧ」データを書き込む。次いで、ステップＳ１５において、マイコン４は、全てのソレノイド１１、１１ａを同時に動作させる。すなわち、全てのＦＥＴ７，７ａを同時にオン動作させる。その結果、第１の実施の形態の場合と同様に、ＧＮＤ端子２０が非接続状態（OPEN）である場合には、Ｃ／Ｕ２は停止する（ステップＳ１７）。
【００２７】
一方、ＧＮＤ端子２０が接続状態である場合には、ステップＳ１６からステップＳ２０に進み、起動フラグに「ＯＫ」データを書き込む。その後、ステップＳ２１へ進んで、通常制御を開始する。
【００２８】
ステップＳ１７でＣ／Ｕ２が停止すると、第１の実施の形態と同様に、ＦＥＴ７、７ａがオフして擬似ＧＮＤ経路９９、９９ａが再びＧＮＤに近い電位となる。起動信号の入力が維持されている場合には、Ｃ／Ｕ２が再び起動する（ステップＳ１２）。上述した、ステップＳ１４において記憶装置６に「ＮＧ」データを書き込んでいるため、再起動後においては起動フラグが「ＮＧ」となっており、続くステップＳ１３において「ＮＧ」と判定される。その結果、ステップＳ１３からステップＳ１８へと進み、ステップＳ１８で起動フラグに「ＯＫ」データを書き込んだ後、ステップＳ１９に進んでＣ／Ｕ２は停止動作を実行する。
【００２９】
以上のように、第２の実施の形態では、第１の実施の形態の場合のようにＣ／Ｕ２が起動と停止を繰り返すことなく、Ｃ／Ｕ２を安全に停止することが可能となる。なお、起動フラグに「ＯＫ」データを書き込むステップＳ１８およびステップＳ２０の処理を設けたことにより、ＧＮＤ端子２０の非接続状態が復帰した場合に、自動復帰するような構成となっている。
【００３０】
例えば、工場でバッテリ１を外したときにＧＮＤ接続線２２を接続するのを忘れた場合、イグニッションスイッチをオンしたときに、ステップＳ１９の処理によってＣ／Ｕ２が停止する。その後、ＧＮＤ接続線２２を接続し直して再びイグニッションスイッチをオンしたとき、ステップＳ１８の処理がない場合には、停止状態のままになってしまう。ステップＳ１８の処理を追加することにより、自動復帰した場合の起動シーケンスの流れは、Ｓ１９→Ｓ１２→Ｓ１３→Ｓ１４→Ｓ１５→Ｓ１６→Ｓ２０→Ｓ２１となる。一方、ＧＮＤ断線故障が復帰しても、Ｃ／Ｕ２の停止状態を維持したい場合には、ステップＳ１８を省略し、起動フラグを「ＮＧ」状態に固定すれば良い。
【００３１】
このように、第２の実施の形態では、図３の起動シーケンスを実行することにより、上述した第１の実施の形態の場合と同様に、ＧＮＤ端子２０が非接続状態において、ソレノイド１１，１１ａの通常制御が実行されないような構成とすることができ、コストアップを抑えつつ信頼性の高い電子制御装置（Ｃ／Ｕ２）とすることができる。
【００３２】
さらに、第２の実施の形態では、図３の起動シーケンスに示すように、全てのＦＥＴ７，７ａを同時にオン状態にすることで電源生成回路３の動作が停止した場合に、起動フラグとして「ＮＧ」が記憶装置６に記憶され、起動時に記憶装置６の起動フラグが「ＮＧ」であった場合には、Ｃ／Ｕ２が停止されるような構成としている。そのため、Ｃ／Ｕ２が一旦停止して（ステップＳ１７）、その後に再度起動した場合には、記憶装置６には「ＮＧ」が記憶されているので、Ｃ／Ｕ２は停止動作が行われて停止する。その結果、ＧＮＤ端子２０が非接続状態である場合には、Ｃ／Ｕ２は、第１の実施の形態のように停止と起動とを繰り返すことなく、再起動後に停止する。
【００３３】
また、図３の起動シーケンスのステップＳ１８のように、起動時に記憶装置６に「ＮＧ」が記憶されていた場合には、Ｃ／Ｕ２を停止状態とする前に、記憶装置６の「ＮＧ」を消去してデフォルト状態（「ＯＫ」が記憶されている状態）に戻すようにした。その結果、非接続状態が接続状態となった場合には、Ｃ／Ｕ２を再起動したときに再び停止することなく通常の制御動作に移行することができる。
【００３４】
上述した各実施形態はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施形態での効果を単独あるいは相乗して奏することができるからである。また、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。
【符号の説明】
【００３５】
１：バッテリ、２：Ｃ／Ｕ、３：電源生成回路、４：マイコン、５：制御演算部、６：記憶装置、７，７ａ，１７，１７ａ：ＦＥＴ、８，８ａ：電流検出抵抗、１０，１０ａ：ダイオード、１１，１１ａ：ソレノイド、１２，１２ａ：ソレノイド駆動回路、２０：ＧＮＤ端子、２１：電源端子、９７：グランドライン、９８：電源ライン、
【図１】
2014019398.tif 000003
【図２】
2014019398.tif 000004
【図３】
2014019398.tif 000005
【図４】
2014019398.tif 000006
【図５】
2014019398.tif 000007