(57)【要約】【課題】データ・サンプリング期間とデータ・サンプリング期間の間に生じるイベントの検出可能性を高める。【解決手段】データ・サンプリング期間が生じる時点を周波数変換処理期間に対して移動可能にする。データ・サンプラは第１サンプル・データを取込み、周波数変換プロセッサ６４０は、第１サンプル・データを第１データ処理期間中に周波数変換処理する。捕捉時間調整部６５４は、ユーザ指示に応じて、第１データ処理期間中のいつデータ・サンプラが第２サンプル・データを取込むかを制御する。第２サンプル・データをいつ取込むかは、確率分布関数を用いて決定しても良い。【選択図】図６
2014025939.tif 000002
【特許請求の範囲】
【請求項１】
第１サンプル・データを取込むデータ・サンプラと、
上記第１サンプル・データを処理するために第１データ処理期間中に動作するよう構成されるデータ・プロセッサと、
上記第１データ処理期間中において、上記データ・サンプラが第２サンプル・データを取込む時間をユーザが選択可能にするサンプル時間調整部と
を具える試験測定装置。
【請求項２】
上記サンプル時間調整部が、確率分布関数を含んでいることを特徴とする請求項１記載の試験測定装置。
【請求項３】
上記データ・サンプラが上記第２サンプル・データの取込みを開始する時間を上記確率分布関数に従って決定することを特徴とする請求項１又は２記載の試験測定装置。
【請求項４】
試験する第１サンプル・データを受けるステップと、
上記第１サンプル・データをデータ処理期間中に処理するステップと、
上記データ処理期間が終わるまえに試験する第２サンプル・データを取込む指示をユーザから受けるステップと
を具える試験測定装置における方法。
【請求項５】
上記データ処理期間中のいつ上記第２サンプル・データを取込むかに関する確率関数を計算するステップを更に具える試験測定装置における方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定装置及び方法に関し、特に過渡的なイベントの検出可能性を高める試験測定装置及び方法に関する。
【背景技術】
【０００２】
米国テクトロニクス社が製造販売しているＲＳＡ６１００、ＲＳＡ５１００及びＲＳＡ３４００ファミリーのようなリアルタイム・スペクトラム・アナライザは、ＲＦ信号にリアルタイムでトリガをかけて捕捉し、分析することができる。こうした試験測定装置は、シームレスに（時間的に切れ目なく）ＲＦ信号を捕捉するので、従来の掃引型スペクトラム・アナライザやベクトル・シグナル・アナライザと異なり、特定の帯域幅内であれば、データの欠落がない。なお、トリガに応じた入力信号データのシームレスな捕捉については、例えば、以下に示す非特許文献１に詳しい。
【０００３】
図１は、従来のリアルタイム・スペクトラム・アナライザ１００の機能ブロック図である。リアルタイム・スペクトラム・アナライザ１００は、無線周波数（ＲＦ）入力信号を受けて、オプションでミキサ１０５、局部発振器（ＬＯ）１１０及びフィルタ１１５を用いてＲＦ入力信号をダウン・コンバートし、中間周波数（ＩＦ）信号を生成する。アナログ・デジタル・コンバータ（ＡＤＣ）１２０は、ＩＦ信号をデジタル化し、デジタル・サンプルの連続的なストリームを生成する。デジタル・サンプルは、循環バッファ１２５に入力されると共に、トリガ検出部１３０に入力される。トリガ検出部１３０は、デジタル・サンプルをリアルタイムで処理し、処理されたデジタル・サンプルをユーザが指定したトリガしきい値と比較する。処理されたデジタル・サンプルがトリガしきい値を突破する（violate）と、トリガ検出部１３０はトリガ信号を生成し、これによって取込みメモリ１３５は、循環バッファ１２５中に保持されているデジタル・サンプルを蓄積する。ここで「突破する」とは、ユーザが指定したパラメータに応じて、トリガしきい値を超えるか、又は、下回ることを意味する。蓄積されたデジタル・サンプルは、続いてポスト（post：データ蓄積後の）分析プロセッサ１４０で分析され、その結果は表示デバイス１４５で表示しても良いし、記憶デバイス（図示せず）内に蓄積しても良い。
【０００４】
米国テクトロニクス社のリアルタイム・スペクトラム・アナライザは、「デジタル・フォスファ」又は「ＤＰＸ」と呼ばれる技術を用いている。このデジタル・フォスファ技術では、蛍光体（フォスファ）を有するブラウン管でのアナログ信号表示に似せて、データ頻度や表示後の経過時間に応じて、データの表示輝度や色を変化させる。ＤＰＸ機能を有するリアルタイム・スペクトラム・アナライザは、連続時間プロセッサ１５０を用いて、ＡＤＣ１２０からのデジタル・サンプルの連続的ストリームをリアルタイムで処理し、その結果を表示デバイス１４５上に表示する。図２は、図１に示した連続時間プロセッサ１５０の処理の流れを示す図である。連続時間プロセッサ１５０は、高速フーリエ変換（ＦＦＴ）、チャープＺ変換などを行う周波数変換部２０５を用いて、デジタル・サンプルの連続ストリームを、毎秒数千個のスペクトラム２１０へと変換する。なお、その他の処理も行うことができる。複数のスペクトラム２１０は、続いて、「ビットマップ・データベース」２２０と呼ばれる１つのデータ構造へと合成される。１つの実施形態では、複数のスペクトラム２１０のそれぞれがラスタライズされ、複数のラスタライズ・スペクトラム２１５が生成される。各ラスタライズ・スペクトラムは、連続する行と列の形に配列されたセルから構成され、このとき、各行は特定の振幅値を表し、各列は特定の周波数値を表している。各セルの値は「１」又は「０」であり、このとき、「１」は「ヒット」とも呼ばれ、周波数対振幅空間中の特定位置に測定期間中に入力信号が存在していたことを示し、「０」は入力信号が測定期間中に存在していなかったことを示す。なお、図２では、「０」のセルは空白としている。複数のラスタライズ・スペクトラム２１５間の対応するセルの値は合算されてビットマップ・データベース２２０を形成し、続いて、ビットマップ・データベース２２０の各セルの値は、ラスタライズ・スペクトラム２１５の合計個数で割り算される。よって、各セルの値は、測定期間中のヒット数の合計を、ラスタライズ・スペクトラム２１５の合計個数で割り算したもの、つまり、測定期間中に周波数対振幅空間中の特定位置を入力信号が占有した時間の割合（パーセント）を示し、これは「ＤＰＸ密度」とも呼ばれる。
【０００５】
簡単のため、図示したラスタライズ・スペクトラム２１５とビットマップ・データベース２２０では、１０個の行と、１１個の列があるとしているが、実際の実施形態では、ラスタライズ・スペクトラム２１５とビットマップ・データベース２２０が数千の行と列を有することもあることが理解できよう。ビットマップ・データベース２２０は、基本的に３次元ヒストグラムであり、このとき、ｘ軸が周波数、ｙ軸が振幅、ｚ軸が密度である。ビットマップ・データベース２２０は、表示デバイス１４５上で「ビットマップ」と呼ばれる画像で表示でき、各セルの密度は、色に階調がある画素で表現される。これに代えて、ビットマップ・データベース２２０を記憶デバイス（図示せず）に記憶するようにしても良い。
【０００６】
ＤＰＸ取込み及び表示技術は、従来のスペクトラム・アナライザやベクトル・シグナル・アナライザでは完全に取り逃してしまう短時間又は希なイベントのような信号の細部をも明らかにする。ＤＰＸに関する更に詳細な情報については、米国テクトロニクス社の資料「DPX Acquisition Technology for Spectrum Analyzers Fundamentals（２００９年８月２０日、文書番号37W-19638）」に掲載されており、これは、米国テクトロニクス社のホームページ（http://www.tek.com/）で、テクトロニクス文書番号「37W-19638」を検索することで入手可能である。別の実施形態では、複数のスペクトラムをトリガ・システムに供給し、複数のスペクトラムのそれぞれを予め定義したトリガ・マスクと比較しても良い。なお、トリガ・マスクは、ユーザが選択可能な振幅と周波数の範囲を定義するものとすれば良い。被試験信号がトリガ・マスクで定める条件に抵触する（ユーザの設定に応じて、トリガ・マスク内に侵入したり、逆にトリガ・マスク内に侵入しない）場合、取込みメモリは、入ってくるデータを記憶する。また、トリガをカラー・ビットマップの統計値を用いて定義しても良く、定義した時間の割合（比率、パーセント）よりも、信号が存在している頻度が高いか又は低い場合にトリガが生成されるようにしても良い。
【０００７】
こうした背景に基づいて、以下の詳細な説明を特許請求の範囲及び図面と共に読むことにより、本発明の効果及び新規な点が自ずと明らかになろう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−２１７１８０号公報
【非特許文献】
【０００９】
【非特許文献１】「ディジタル・オシロスコープ活用ノート」トランジスタ技術ＳＰＥＣＩＡＬ編集部（編集）、ＣＱ出版株式会社（発行所）、２００７年７月１日発行、８５頁〜８７頁
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のシステムは、周波数変換を実行するバッファのデータを捕捉するのに必要な時間と、周波数変換処理にかかる時間とが同程度である場合には、時間的切れ目のない過渡信号を捕捉するのに非常に良く機能する。しかし、データ取込みのサンプリング・レートの増加に伴って、取込み帯域幅も著しく増加しているが、周波数変換を処理する能力の進歩が遅れている。言い換えると、サンプルされたデータを周波数変換処理するのにかかる時間が、データ取込みレートを超えてしまっている。これによって、データは処理されているが、入力データが捕捉されない時間的なギャップ（空白期間）が生じてしまう。この問題は、処理時間が増加するにつれて悪化している。周波数変換の処理速度に比較して、ＡＤＣのサンプリング・レート（速度）が１桁（１０倍）近く速くなると、データを取り込んだ捕捉バッファと捕捉バッファ間のギャップが顕著になる。いくつかの場合では、試験測定装置がギャップ期間にあるときに、短い過渡信号が被試験デバイスに現れるということが起こり得る。こうした状況では、試験測定装置は、その過渡信号を検出できないであろう。
【００１１】
本発明の実施形態は、データ取込み期間を処理期間に対して調整可能にすることによってこうした限界を解決し、過渡信号を検出する機会を増加させるものである。
【課題を解決するための手段】
【００１２】
従って、本発明の実施形態は、試験測定装置に関し、これは、第１サンプル・データを取り込むデータ・サンプラと、第１サンプル・データを処理するよう構成されたデータ・プロセッサとを含んでいる。ここで、処理とは、例えば、周波数変換のこととしても良い。データ・プロセッサは、第１データ処理期間に動作する。更に、上記データ・サンプラが第２サンプル・データを取込むための時間をユーザが選択できるように構成されたサンプル時間調整部を試験測定装置が更に含んでいる。データ・サンプラが第２サンプル・データを取込むための時間は、第１データ処理期間に生じる。データ・サンプラが第２サンプル・データを取込むための時間は、確率分布関数を発生させ、続いて、第２サンプル・データが収集される第１データ処理期間中の利用可能な時間に、この確率分布関数を適用することによって決定しても良い。
【００１３】
その他の実施形態としては、試験測定装置で使用される方法が含まれる。この方法には、試験する第１サンプル・データを受けるステップと、データ処理期間中に第１サンプル・データについてデータ処理を実行するステップとが含まれる。続いて、この方法は、上記データ処理期間が終わる前に試験する第２サンプル・データを取込む指示をユーザから受ける。この方法では、確率分布関数を計算し、これをデータ収集期間に適用するステップを含むようにしても良い。
【００１４】
より具体的には、本発明の概念１は、試験測定装置であって、
第１サンプル・データを取込むデータ・サンプラと、
上記第１サンプル・データを処理するために第１データ処理期間中に動作するよう構成されるデータ・プロセッサと、
上記第１データ処理期間中において、上記データ・サンプラが第２サンプル・データを取込む時間をユーザが選択可能にするサンプル時間調整部と
を具えている。
【００１５】
本発明の概念２は、上記概念１の試験測定装置であって、上記データ・プロセッサが、上記第１サンプル・データについて１つ以上の周波数変換を実行するよう構成された周波数変換プロセッサであることを特徴としている。
【００１６】
本発明の概念３は、上記概念１の試験測定装置であって、上記第１データ処理期間が終わる前の少なくとも１つの期間において、上記試験測定装置が上記第２サンプル・データを完全に取り込むことを特徴としている。
【００１７】
本発明の概念４は、上記概念１の試験測定装置であって、上記サンプル時間調整部が、確率分布関数を含んでいることを特徴としている。
【００１８】
本発明の概念５は、上記概念４の試験測定装置であって、上記データ・サンプラが上記第２サンプル・データの取込みを開始する時間を上記確率分布関数に従って決定することを特徴としている。
【００１９】
本発明の概念６は、上記概念５の試験測定装置であって、上記確率分布関数がルックアップ・テーブルから構成されることを特徴としている。
【００２０】
本発明の概念７は、上記概念５の試験測定装置であって、上記確率分布関数が確率分布関数生成部から構成されることを特徴としている。
【００２１】
本発明の概念８は、上記概念４の試験測定装置であって、上記確率分布関数がガウス分布を生成することを特徴としている。
【００２２】
本発明の概念９は、上記概念４の試験測定装置であって、上記確率分布関数がランダム分布を生成することを特徴としている。
【００２３】
本発明の概念１０は、上記概念１の試験測定装置であって、上記データ・サンプラが上記第２サンプル・データの取り込みを行わない、ユーザが調整可能な時間制限を設定可能なことを特徴としている。
【００２４】
本発明の概念１１は、試験測定装置における方法であって、
試験する第１サンプル・データを受けるステップと、
上記第１サンプル・データをデータ処理期間中に処理するステップと、
上記データ処理期間が終わる前に試験する第２サンプル・データを取込む指示をユーザから受けるステップと
を具えている。
【００２５】
本発明の概念１２は、上記概念１１の方法であって、上記データ処理が周波数変換であることを特徴としている。
【００２６】
本発明の概念１３は、上記概念１１の方法であって、
上記データ処理期間中のいつ上記第２サンプル・データを取込むかに関する確率関数を計算するステップを更に具えている。
【００２７】
本発明の概念１４は、上記概念１３の方法であって、上記確率関数をユーザが選択可能であることを特徴としている。
【００２８】
本発明の概念１５は、上記概念１３の方法であって、上記確率関数を計算するステップが、ガウス分布を計算するステップから構成されることを特徴としている。
【００２９】
本発明の概念１６は、上記概念１３の方法であって、上記確率関数を計算するステップが、ラプラス分布を計算するステップから構成されることを特徴としている。
【００３０】
本発明の概念１７は、上記概念１１の方法であって、
上記第２サンプル・データを取り込まない時間制限を受けるステップを更に備えている。
【００３１】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００３２】
【図１】図１は、従来のリアルタイム・スペクトラム・アナライザのブロック図である。
【図２】図２は、図１に示した連続時間プロセッサにおける処理の流れを示す図である。
【図３】図３は、複数のデータ・サンプリング時間と、それらに関連するサンプル・データ処理時間との間のギャップを示す従来のデータ・サンプリング・システムの時間関係図である。
【図４】図４は、本発明による実施形態に従って、サンプリング時間が処理ウィンドウ内でどのように調整されるかを示す時間関係図である。
【図５】図５は、本発明による実施形態に従って、処理ウィンドウ内でサンプリング時間を変化させた時間関係図である。
【図６】図６は、可変サンプリング時間機能を有する本発明の実施形態によるサンプル取込み及び変換処理エンジンのブロック図である。
【図７】図７は、本発明による実施形態に従って、処理ウィンドウ内の特定時間中に捕捉されるサンプルの確率を示す図である。
【図８】図８は、本発明による実施形態の一例のフローチャートである。
【発明を実施するための形態】
【００３３】
図３は、長い処理時間のため生じるギャップを示す従来のデータ・サンプリング・システムの時間関係図である。サンプル捕捉の３つの期間が示され、これらの時間中に試験測定装置はデータをサンプリングしている。例えば、サンプル捕捉１は時点Ｔ１及びＴ２間でサンプルを受け、サンプル捕捉２は時点Ｔ４及びＴ５間でサンプルを受け、サンプル捕捉３は時点Ｔ６及びＴ７間でサンプルを受ける。データ処理時間（例えば、周波数変換など）は、サンプル捕捉時間よりも長い時間がかかる。例えば、サンプル捕捉１は、時点Ｔ１及びＴ２の間にデータが捕捉されるが、そのデータは時点Ｔ２及びＴ５の間で処理される。なお、ＲＦイベントがＴ３で生じ、これは、データ処理が行われている期間中であるが、データはサンプリングされていないことに注意されたい。従って、時点Ｔ３のＲＦイベントの検出をし損なうことになる。
【００３４】
図１を再度参照すると、ＡＤＣ１２０のサンプリング・レート（速度）が、周波数変換処理速度よりも１桁（１０倍）近く速くなると、取り込んだ捕捉バッファと捕捉バッファ間のギャップ（空白期間）が顕著になる。例えば、３.１２５ＧＳ／ｓ（ギガ・サンプル毎秒）でサンプリングしているＡＤＣ１２０からのデータを１Ｋバッファだけ捕捉することは、時間にして約３２７.７ナノ秒になるだろう。多くの装置に組み込まれている最新のＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）は、一般的な周波数変換を約４００ＭＨｚのクロック・レートで処理できる。この約４００ＭＨｚは、代表的なＦＰＧＡの処理レートである。１クロック毎に１サンプル出力を生成する一般的な変換では、１ＫのＦＦＴ（高速フーリエ変換）を処理する時間は、例えば、約２５６０ナノ秒（ｎｓ）である。ＦＦＴが、初期準備時間なしに、シーケンシャル（順次連続的）に処理されると仮定すると共に、時間領域のサンプルが上記ＦＦＴが始まる前に直ちに捕捉されると仮定する（これは、従来の試験測定装置の場合である）と、連続的に捕捉されるバッファとバッファ間の時間的なギャップは、２５６０ナノ秒〜３２７.７ナノ秒になるであろう。これは、この例の試験測定装置が、サンプリング／処理サイクルの約８７％をデータのサンプリングに使っていないことを意味する。言い換えると、こうした場合、この試験測定装置は、これらギャップ期間に生じるＲＦイベントが見えないということである。
【００３５】
代表的な測定システムでは、被試験システムと測定システム間のタイミングのシンクロニシティ（synchronicity：共時性、意味のある一致）を保持している。これは、通常、２つのシステムが共通の基準周波数信号を共有し、これに対して両システムが一緒に位相ロックされることによって実現されている。しかし、本発明による実施形態では、測定システムが前回の捕捉データを処理している時間中に、捕捉期間を任意の時点の期間へと移動可能にしている。例えば、図４は、本発明の実施形態によるシステムを示している。サンプル捕捉１は、時刻０で始まり、サンプル時間ＴS1の間に行われる。典型的なシステムでは、プロセッサがＴS1の期間中にサンプリングされたデータを処理し終えるまでは、第２サンプルはサンプリングされない。しかし、本発明による実施形態には、システムが第１サンプルを完全に処理するのを待ってサンプル捕捉２を要求する時点よりも早い時点において、サンプル捕捉２をサンプリングすることを許容するシステムが含まれる。例えば、サンプル捕捉２では、２Ａ、２Ｂ又は２Ｃとして図示される位置（サンプル捕捉１のデータを処理している処理ウィンドウＴP1中の任意の時点）においてデータを捕捉しても良い。同様に、サンプル捕捉３では、３Ａ、３Ｂ又は３Ｃの位置において、つまり、処理ウィンドウＴP2中の任意の時点において、データを捕捉しても良い。本発明による実施形態では、前回のサンプルの処理時間中の任意の時点において、次のサンプルを取込み可能でありながら、従来同様に、データ・プロセッサが次のサンプルをまさに受けようとする時点においては、サンプルを取り込まないようにしている。本発明による実施形態は、周波数変換処理だけが行われる期間に限定されず、データ・サンプリング自身にかかる時間よりも、そのサンプリングされたデータの処理にかなり長い時間のかかる任意のデータ処理を伴う場合において、動作できるものである。
【００３６】
図５は、こうしたシステムの利点を示している。図５に示すように、ＴS2で示すサンプル捕捉２を、サンプル捕捉１でサンプリングされたデータが処理されている期間ＴP1中の時間的に早い時点に動かすことによって、ＲＦイベントがある期間中においてサンプル捕捉２がアクティブになる。この結果を、図３に示す時点Ｔ３におけるＲＦイベントを検出し損ねる従来のシステムによるものと比較してほしい。図３において、時点Ｔ３のＲＦイベントを検出し損ねるのは、測定システムが時点Ｔ３においてデータをサンプリングしていなかったからである。
【００３７】
本発明の実施形態による装置は、ギャップ期間内に入っているイベントを捕捉できる方向へと、サンプル捕捉を時間的に移動させる。
【００３８】
ユーザは、例えば、図６に示す捕捉時間調整部（サンプル時間調整部）６５４を使って、サンプルを捕捉するタイミングの変動量を制御できる。ユーザは、例えば、ノブやスライダ（slider）を制御することでサンプリング・タイミングを変更したり、メニュー選択でタイミングの変更を選択しても良い。試験測定装置にユーザがこうした設定を入力する方法については、周知のもので行えば良い。
【００３９】
他の実施形態では、ユーザがデータをサンプリングする特定の時間を選択する必要がなく、試験測定装置が、調整可能な期間内で自動的にサンプルを捕捉するタイミングを変化させても良い。例えば、ユーザが図７に示すような確率関数を選択できるようにして、この確率関数に従ってサンプルを捕捉するタイミングを変化させても良い。図７では、第１サンプル期間がＴS1に示され、第２サンプルに関する従来のサンプル期間がＴSNに示されている。ＴS1とＴSN間に描かれた確率関数は、ＴS1とＴSN間の任意の特定時間において行われる可能性のあるサンプル「ｎ」の確率を示している。ここに示すのは、ガウス分布の前半であるが、他の分布も可能である。例えば、他の確率関数として、コサイン（余弦）、ラプラス、線形、一様分布、ランダム分布などとしても良い。これら確率関数は、確率分布関数（probability distribution function：ＰＤＦ）の式を用いたルックアップ・テーブルやリアルタイムの演算によって実現しても良い。言い換えると、上述のように非常に多数の回数で繰り返しサンプル・データが収集されるので、複数の異なるサンプル・データ捕捉期間の間でサンプリング時間のタイミングを、こうした分布関数に従って変化させることによって、ユーザが過渡的イベントを検出する可能性がより高くなる。例えば、こうした過渡的イベントが周期的で、その周期が、図４に示す処理時間ＴP1、ＴP2などと合っていると、特に検出の可能性が高くなる。
【００４０】
ユーザは、サンプル捕捉のタイミング変動量の変動範囲の制限（リミット）を制御しても良い。例えば、ユーザは、前回データの処理時間の１０〜２５％が経過する前には、第２捕捉期間を生じさせないという条件をつけても良い。その他の制限も可能である。
【００４１】
サンプリング時間のタイミングの変動は、処理時間の境界と関係づけても良いし、外部的なタイミング又はトリガ信号と関係づけても良い。もし被試験信号の捕捉したいイベントの発生に関する統計的な値が既知であるなら、サンプル捕捉開始時間の確率分布関数をその既知の統計値と関係づけて、その形状（曲線）を決められるので、効果的である。
【００４２】
図６は、本発明の実施形態によるサンプル取込み及び変換処理エンジンを示している。簡単のため、従来のものと共通する要素については図示していない。ＡＤＣ６２０は、サンプル・レート「周波数１」でデータを生成し、データはサンプル捕捉バッファ６３０で捕捉される。続いてデータは、処理レート「周波数２」で周波数変換プロセッサ６４０に送られる。従来の試験測定システムでは、データを一定のインターバルで、具体的には、変換プロセッサ６４０でデータを使用する直前となるインターバルでデータが捕捉されるように制御ロジック６５２が制御する。本発明による実施形態は、これと異なり、上述のように捕捉時間調整部６４５が含まれ、これによって、ユーザがいつデータのサンプリングが行われるかを変更できるようにしている。
【００４３】
図８は、本発明による実施形態で行われる処理の例を示すフローチャートである。処理８１０では、上述のように、試験測定装置でのサンプリングのために第１データを受け、処理８２０において第１サンプル・データの処理が始まる。この処理は、図示したような周波数変換の実行としても良いし、データのサンプリングにかかる時間よりも長い処理時間のかかる何らかの他のデータ処理としても良い。
【００４４】
処理８３０では、試験測定装置が、いつ次のデータのサンプリングをするかを決定する。この決定は、ユーザが定義したパラメータに基いても良いし、上述のように試験測定装置が自動的に行っても良い。また、上述のように、次のデータをサンプリングする特定の時間は、確率分布関数を計算し、この関数に基づいて次のデータの捕捉（サンプリング）を開始する時間を選択することで求めても良い。また、試験測定装置は、次のデータのサンプリングを、これよりも前には行わないという時間的なしきい値の設定をユーザから受けるか、自動的に設定するようにしても良い。例えば、試験測定装置は、現在のデータの処理時間の２５％が経過するまでは、次のデータの収集を開始しないとしても良い。
【００４５】
処理８４０では次のデータが取り込まれ、処理８５０では、周波数変換のような処理が次のデータに対して行われる。処理８６０において、試験測定装置がいつ次のデータをサンプリングするか決定した後、更に新しいサンプル・データの収集するためのフロー（一連の処理の流れ）を繰り返す。このとき、上述のように、この繰り返し毎に、データをサンプリング（捕捉）するタイミングを確率分布関数に従って変更しても良いということである。
【００４６】
上述した多数の実施形態では、ユーザ・インタフェースを介して種々のパラメータが入力されるが、これに代えて、他の実施形態としては、こうしたパラメータを、試験測定装置が自動的に決定するとしても良いことが理解できよう。
【００４７】
先に説明し図示した実施形態は、本発明がリアルタイム・スペクトラム・アナライザで使われること示しているが、本発明の実施形態は、掃引型スペクトラム・アナライザ、シグナル・アナライザ、ベクトル・シグナル・アナライザ、オシロスコープなどのような周波数領域の信号を表示する、どのよう種類の試験測定装置においても効果的に利用可能なことが理解できよう。
【００４８】
種々の実施形態において、本発明の構成要素は、ハードウェア、ソフトウェア、又は、これら２つの組み合わせで実現されても良く、そして、汎用マイクロプロセッサ、デジタル・シグナル・プロセッサ（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）を含んでいるか、これらの上で実現されても良い。
【００４９】
上述の説明から明らかなように、本発明は、周波数領域で信号を表示する分野において、大きな進歩をもたらすものである。本発明の具体的な実施形態を図示及び説明してきたが、本発明の精神と範囲から逸脱することなく、多様な変形が可能なことは明らかであろう。
【符号の説明】
【００５０】
６００  試験測定装置
６１０  第１発振回路
６２０  ＡＤＣ
６３０  捕捉バッファ
６４０  周波数変換プロセッサ
６５０  制御ブロック
６５２  制御ロジック
６５４  捕捉時間調整部
６６０  第２発振回路
６７０  ＤＰＸラスタライザ
６８０  表示デバイス
【図１】
2014025939.tif 000003
【図２】
2014025939.tif 000004
【図３】
2014025939.tif 000005
【図４】
2014025939.tif 000006
【図５】
2014025939.tif 000007
【図６】
2014025939.tif 000008
【図７】
2014025939.tif 000009
【図８】
2014025939.tif 000010