(57)【要約】【課題】安定したオン電圧を得ることができる半導体装置及びその駆動方法を提供すること。【解決手段】実施形態に係る半導体装置は、第１半導体領域と、第２半導体領域と、第１電極と、発熱部と、を備える。前記第１半導体領域は、ｎ形の炭化珪素を有する。前記第２半導体領域は、前記第１半導体領域の上に設けられｐ形の炭化珪素を有する。前記第１電極は、前記第１半導体領域及び前記第２半導体領域の上に設けられる。前記発熱部は、前記第２半導体領域の上に設けられる。【選択図】図１
2014130913.tif 000002
【特許請求の範囲】
【請求項１】
ｎ形の炭化珪素を有する第１半導体領域と、
前記第１半導体領域の上に設けられｐ形の炭化珪素を有する第２半導体領域と、
前記第１半導体領域及び前記第２半導体領域の上に設けられた第１電極と、
前記第２半導体領域の上に設けられた発熱部と、
を備えた半導体装置。
【請求項２】
前記第１半導体領域は、前記第１電極とショットキー接合し、
前記第２半導体領域は、前記第１電極とオーミック接触した請求項１記載の半導体装置。
【請求項３】
前記発熱部は、前記第１電極と離間して設けられた請求項１または２に記載の半導体装置。
【請求項４】
前記発熱部は、金属酸化物を含む請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記発熱部は、抵抗発熱体を含む請求項１〜３のいずれか１つに記載の半導体装置。
【請求項６】
前記発熱部は、前記第１半導体領域の一部を３５０℃以上に加熱する請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記第１半導体領域の下に設けられた第２電極と、
前記第１電極と前記第２電極との間を流れる電流値を検出する電流検出部と、
前記電流検出部にて検出した前記電流値が予め設定された電流値よりも大きい場合、前記発熱部を発熱させる制御を行う制御部と、
をさらに備えた請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
前記制御部は、前記第１半導体領域の一部を３５０℃以上に加熱するように前記発熱部の発熱量を制御する請求項７記載の半導体装置。
【請求項９】
ｎ形の炭化珪素を有する第１半導体領域、前記第１半導体領域の上に設けられｐ形の炭化珪素を有する第２半導体領域、前記第１半導体領域及び前記第２半導体領域の上に設けられた第１電極、前記第２半導体領域の上に設けられた発熱部及び前記第１半導体領域の下に設けられた第２電極を有する半導体装置の前記第１電極と前記第２電極との間を流れる電流値を検出する工程と、
前記電流値が予め設定された電流値よりも大きい場合、前記発熱部を発熱させる工程と、
を備えた半導体装置の駆動方法。
【請求項１０】
前記発熱部を発熱させる工程は、前記第１半導体領域の一部を３５０℃以上に加熱することを含む請求項９記載の半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその駆動方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）と比較してバンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。このようなＳｉＣの特性を利用して低損失かつ高温動作に優れた半導体装置を実現することができる。ユニポーラデバイスとしては、例えば、ショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）やジャンクションバリアショットキーダイオード（ＪＢＳ：Juｎctioｎ Barrier Schottky Diode）が挙げられる。これらのユニポーラデバイスにおいてＳｉＣを用いることにより、高耐圧化及び低オン電圧化を実現することができる。ＳｉＣを用いた半導体装置においては、安定したオン電圧を得ることが重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９５０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定したオン電圧を得ることができる半導体装置及びその駆動方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１半導体領域と、第２半導体領域と、第１電極と、発熱部と、を備える。
前記第１半導体領域は、ｎ形の炭化珪素を有する。
前記第２半導体領域は、前記第１半導体領域の上に設けられｐ形の炭化珪素を有する。
前記第１電極は、前記第１半導体領域及び前記第２半導体領域の上に設けられる。
前記発熱部は、前記第２半導体領域の上に設けられる。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
【図２】図２は、制御部を示す図である。
【図３】図３は、本実施形態に係る半導体装置の駆動方法を示すフローチャートである。
【図４】図４は、電流電圧特性を示す図である。
【図５】図５（ａ）〜（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
【図６】図６（ａ）〜（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
【図７】図７は、第３の実施形態に係る半導体装置を例示する模式的断面図である。
【図８】図８は、第４の実施形態に係る半導体装置を例示する模式的断面図である。
【図９】図９は、第５の実施形態に係る半導体装置を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ形の不純物濃度が相対的に高く、ｎ−はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形の不純物濃度が相対的に高く、ｐ−はｐよりもｐ形の不純物濃度が相対的に低いことを示す。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的断面図である。
図１に表したように、第１の実施形態に係る半導体装置１１０は、第１半導体領域１０と、第２半導体領域２０と、第１電極８０と、発熱部３０と、を備える。また、半導体装置１１０は、基板１５と、第２電極９０と、第３半導体領域２５と、を備える。半導体装置１１０は、例えばショットキーバリアダイオード（以下、「ＳＢＤ」と言う。）である。
【０００９】
基板１５は、ｎ形（ｎ＋形）の半導体領域である。基板１５は、例えばｎ＋形のＳｉＣを含む。本実施形態では、基板１５には六方晶のＳｉＣ（例えば、４Ｈ−ＳｉＣ）が含まれる。基板１５は、例えば昇華法によって作製されたＳｉＣのバルク基板である。
【００１０】
基板１５は第１面１５ａを有する。基板１５の第１面１５ａは、ＳｉＣを含むウェーハの表面である。第１面１５ａは、基板１５と第１半導体領域１０との境界面でもある。本実施形態では、基板１５の第１面１５ａは、六方晶のＳｉＣ面である（０００１）面に対して０度よりも大きく８度以下で傾斜している。例えば、基板１５は、２度オフ基板、４度オフ基板及び８度オフ基板などのオフ基板である。ここで、ＳｉＣの基板１５の表面は、Ｓｉ面でも、Ｃ面でもよい。オフ基板である基板１５の内部には、その基底面内に存在する基底面転位が存在する。
【００１１】
基板１５には、ｎ形の不純物（例えば、窒素（Ｎ））がドーピングされており、その不純物濃度は、例えば１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。本実施形態では、約５×１０１８ｃｍ−３である。
【００１２】
第１半導体領域１０は、ｎ形（ｎ−形）のＳｉＣを有する。第１半導体領域１０は、基板１５の第１面１５ａ上に例えばエピタキシャル成長によって形成される。第１半導体領域１０は、基板１５と同等の結晶構造を有する。
【００１３】
第１半導体領域１０の厚さは、半導体装置１１０の耐圧特性およびその他の特性の設計により決定される。第１半導体領域１０の厚さは、例えば２００マイクロメートル（μｍ）程度以下である。
【００１４】
第１半導体領域１０にはｎ形の不純物（例えば、Ｎ）が含まれる。第１半導体領域１０の不純物濃度は、基板１５の不純物濃度よりも低い。第１半導体領域１０の不純物濃度は、例えば５×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
【００１５】
第２半導体領域２０は、第１半導体領域１０の一部の上に設けられる。第２半導体領域２０の厚さは、例えば０．１μｍ以上２μｍ以下程度である。第２半導体領域２０は、例えば第１電極８０の周縁を囲むように配置される。
【００１６】
第２半導体領域２０は、ｐ形（ｐ＋形）のＳｉＣを有する。第２半導体領域２０にはｐ形の不純物（例えば、アルミニウム（Ａｌ）やボロン（Ｂ））が含まれる。第２半導体領域２０の不純物濃度は、例えば１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。第２半導体領域２０は、第１半導体領域１０とｐｎ接合する。第２半導体領域２０は、第１電極８０とオーミック接触する。
【００１７】
第１電極８０は、第１半導体領域１０及び第２半導体領域２０の上に設けられる。第１電極８０は、第２半導体領域２０の一部の上に設けられる。すなわち、第２半導体領域２０は、第１電極８０と接触する部分と、第１電極８０と接触しない部分とを有する。
【００１８】
第１電極８０は、第２半導体領域２０とオーミック接触する。第１電極８０は、第１半導体領域１０とショットキー接合する。第１電極８０は、ＳＢＤの例えばアノード電極である。第１電極８０には、例えばニッケル（Ｎｉ）が用いられる。なお、第１電極８０は、単一材料に限定されない。例えば、第１電極８０の第２半導体領域２０と接触する部分はＮｉを用いてオーミック接触させ、第１電極８０の第１半導体領域１０と接触する部分はＴｉ等を用いてショットキー接合させてもよい。
【００１９】
第２電極９０は、基板１５の第２面１５ｂに接するように形成される。第２電極９０には、例えばＮｉが用いられる。第２電極９０は、ＳＢＤの例えばカソード電極である。
【００２０】
第３半導体領域２５は、第１半導体領域１０の一部の上に設けられる。第３半導体領域２５は、第２半導体領域２０の外側を囲むように配置される。第３半導体領域２５の厚さは、例えば０．１μｍ以上２μｍ以下程度である。
【００２１】
第３半導体領域２５は、ｐ形（ｐ−形）のＳｉＣを有する。第３半導体領域２５にはｐ形の不純物（例えば、Ａｌ、Ｂ）が含まれる。第３半導体領域２５の不純物濃度は、第２半導体領域２０の不純物濃度よりも低い。第３半導体領域２５の不純物濃度は、例えば５×１０１６ｃｍ−３以上５×１０１８ｃｍ−３以下である。第３半導体領域２５は、ＳＢＤの例えば終端領域である。
【００２２】
発熱部３０は、第２半導体領域２０の第１電極８０が設けられてない部分に形成される。発熱部３０は、例えば第２半導体領域２０に沿って形成される。
【００２３】
発熱部３０には、例えばＭｏＳｉ２やＷＳｉなどの金属珪化物や金属酸化物が用いられる。発熱部３０として、抵抗発熱体（第２半導体領域２０の抵抗値よりも高い抵抗値を有する部材）を用いてもよい。発熱部３０の発熱によって、第１半導体領域１０の一部は例えば３５０℃以上に加熱される。
【００２４】
次に、半導体装置１１０の動作について説明する。半導体装置１１０の第２電極９０に対して第１電極８０が正になるよう(順方向)電圧を印加すると、第１電極８０からショットキー障壁を越えた電子が第１半導体領域１０及び基板１５を介して第２電極９０に流れる。
【００２５】
一方、半導体装置１１０の第２電極９０に対して第１電極８０が負になるよう（逆方向）電圧を印加すると、電子は第１電極８０と第１半導体領域１０との間のショットキー障壁を容易に超えることができず、電流の流れは抑制される。
【００２６】
ここで、半導体装置１１０において、順方向電圧の印加と逆方向電圧の印加とを繰り返すスイッチング動作を行った場合、所定の電流値を超えた電流（例えば、サージ電流）が発生する場合がある。サージ電流が発生した場合、第１電極８０から第２半導体領域２０及び第１半導体領域１０へホールが注入され伝導度変調が発生する。これにより、サージ電流に対する耐性を得る。
【００２７】
サージ電流等によって第１半導体領域１０にホールが注入されると、第１半導体領域１０に存在する基底面転位を起点として積層欠陥が発生する可能性がある。この積層欠陥の発生によって半導体装置１１０のオン電圧の変動（劣化）が発生する。すなわち、積層欠陥は高抵抗領域になると考えられる。したがって、積層欠陥の発生によってオン電圧が上昇することになる。本願発明者らは、ＳＢＤのようなユニポーラデバイスであっても、一部に伝導度変調する領域があると、その領域で積層欠陥が発生してオン電圧の上昇を招くという新たな課題を見出した。
【００２８】
半導体装置１１０においては、発熱部３０によって第１半導体領域１０を加熱することにより、第１半導体領域１０に発生した積層欠陥を減少させる。これにより、変動したオン電圧の回復を図る。例えば、発熱部３０によって第１半導体領域１０の一部（例えば、第２半導体領域２０の下方）を３５０℃以上に加熱する。この加熱によって積層欠陥が減少して、変動したオン電圧が回復する。
【００２９】
図２は、制御部を示す図である。
図２に表したように、半導体装置１１０は、電流検出部５０と、制御部６０と、をさらに備えていてもよい。電流検出部５０及び制御部６０の少なくとも１つは、半導体装置１１０のパッケージ内に収納されていても、パッケージ外に設けられていてもよい。
【００３０】
電流検出部５０は、第１電極８０と第２電極９０との間を流れる電流値を検出する。制御部６０は、電流検出部５０にて検出した電流値が予め設定された電流値（基準値）よりも大きい場合、発熱部３０を発熱させる制御を行う。
【００３１】
制御部６０は、電流検出部５０にて検出した電流値が基準値以下の場合には、発熱部３０を発熱させない。制御部６０は、発熱部３０を発熱させる場合、第１半導体領域１０の一部を例えば３５０℃以上に加熱するように発熱量を制御する。発熱部３０が通電によって発熱する材料によって形成されている場合、制御部６０は発熱部３０への通電量によって発熱量を制御する。
【００３２】
図３は、本実施形態に係る半導体装置の駆動方法を示すフローチャートである。
図３に表したように、この駆動方法は、電流値の検出（ステップＳ１０１）、電流値と基準値との比較（ステップＳ１０２）及び発熱部の発熱（ステップＳ１０３）を備える。この駆動方法は、電流検出部５０及び制御部６０によって実行される。
【００３３】
先ず、ステップＳ１０１に表したように、電流値の検出を行う。電流検出部５０は、第１電極８０と第２電極９０との間に流れる電流値の検出を行う。検出した電流値は、電流検出部５０から制御部６０へ送られる。
【００３４】
次に、ステップＳ１０２に表したように、電流値と基準値との比較を行う。制御部６０は、電流検出部５０から送られた電流値と、予め設定された電流値（基準値）との比較を行う。制御部６０は、例えば検出した電流値が基準値を超えているか否かを判断する。基準値は、第１半導体領域１０に積層欠陥が発生すると考えられる値である。基準値は、例えば予想されるサージ電流の値である。
【００３５】
制御部６０は、検出した電流値が基準値を超えていないと判断した場合、ステップＳ１０１へ戻る。制御部６０は、検出した電流値が基準値を超えていると判断した場合、ステップＳ１０３へ進む。検出した電流値が基準値を超えた場合（例えば、サージ電流が流れた場合）、第１半導体領域１０に積層欠陥が発生して半導体装置１１０のオン電圧が変動している可能性がある。
【００３６】
図４は、電流電圧特性を示す図である。
図４の横軸は電圧、縦軸は電流である。図４に表した特性１１０ａは、半導体装置１１０の規定の特性を例示している。特性１１０ａでのオン電圧はＶｆａである。特性１１０ｂは、半導体装置１１０の特性が変動した状態を例示している。例えば、サージ電流が流れることで積層欠陥が発生し、特性１１０ａが特性１１０ｂに変化する。特性１１０ｂでのオン電圧はＶｆｂである。
【００３７】
ステップＳ１０３では、制御部６０は、発熱部３０を発熱させる。例えば、制御部６０は、ステップＳ１０２の判断で電流検出部５０で検出した電流値が基準値を超えていると判断した場合（例えば、サージ電流が流れた場合）、発熱部３０への通電を開始する。
【００３８】
このステップＳ１０３によって、発熱部３０が発熱する。発熱部３０の熱は第１半導体領域１０に伝わる。第１半導体領域１０の一部は例えば３５０℃以上に加熱される。この加熱によって、第１半導体領域１０に発生した積層欠陥を減少させる。これにより、変動したオン電圧の回復を図る。発熱部３０の発熱は、予め設定された一定時間行えばよい。この一定時間は、積層欠陥の減少を達成できる時間である。
【００３９】
電流検出部５０及び制御部６０は、半導体装置１１０に電源が投入されている間、上記ステップＳ１０１〜ステップＳ１０３の処理を繰り返す。これにより、積層欠陥に起因して半導体装置１１０のオン電圧が変動しても、規定のオン電圧に回復させることができる。例えば、図４に表した特性１１０ｂが規定の特性１１０ａに回復する。これにより、オン電圧Ｖｆｂが規定のオン電圧Ｖｆａに回復する。
【００４０】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について説明する。
図５（ａ）〜図６（ｃ）は、半導体装置の製造方法を例示する模式的断面図である。
図５（ａ）〜図６（ｃ）には半導体装置１１０の製造方法が工程順に表されている。
【００４１】
先ず、図５（ａ）に表したように、昇華法などで作製されたＳｉＣのバルクの基板１５を用意する。基板１５内のドーピング濃度は約１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。本実施形態では、基板１５のドーピング濃度が５×１０１８ｃｍ−３の場合を例にする。基板１５の導電形はｎ＋形である。
【００４２】
次に、基板１５の第１面１５ａ上に、ｎ−形の第１半導体領域１０を形成する。第１半導体領域１０は、第１面１５ａの上に例えばエピタキシャル成長法によって形成される。ｎ−形の第１半導体領域１０のドーピング濃度及び厚さは、素子の耐圧及びその他の特性により設計される。例えば、ドーピング濃度は、約８×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下、厚さは、約５μｍ以上約２００μｍ以下である。
【００４３】
なお、第１半導体領域１０のドーピング濃度及び厚さにより、基板１５と第１半導体領域１０との間にｎ形の導電形を有するバッファ層（図示せず）を形成してもよい。バッファ層のドーピング濃度は、例えば約５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下、バッファ層の厚さは、数μｍから数十μｍ程度でよい。バッファ層は、基板１５の第１面１５ａ上にエピタキシャル成長法によって形成してもよい。
【００４４】
次に、図５（ｂ）に表したように、第１半導体領域１０の上にマスクＭ１を形成する。マスクＭ１は、レジストなどの有機材料または絶縁材料に開口部を設けたものである。次に、マスクＭ１の開口部を介してイオン注入を行う。ここでは、ＡｌまたはＢのイオンを注入する。これにより、不純物濃度が例えば５×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下、厚さが０．１μｍ以上２．０μｍ以下のイオン注入領域２００を形成する。イオン注入領域２００を形成した後は、マスクＭ１を除去する。
【００４５】
次に、図５（ｃ）に表したように、第１半導体領域１０の上にマスクＭ２を形成するマスクＭ２は、レジストなどの有機材料または絶縁材料に開口部を設けたものである。マスクＭ２の開口は、イオン注入領域２００よりも小さい。次に、マスクＭ２の開口部を介してイオン注入を行う。ここでは、ＡｌまたはＢのイオンを注入する。これにより、イオン注入領域２００の一部に、不純物濃度が例えば５×１０１７ｃｍ−３以上５×１０２０ｃｍ−３以下の第２半導体領域２０が形成される。
【００４６】
なお、マスクＭ２によりイオン注入されなかったイオン注入領域２００の一部は、第３半導体領域２５になる。第２半導体領域２０及び第３半導体領域２５を形成した後は、マスクＭ２を除去する。ここで、第２半導体領域２０及び第３半導体領域２５は、別々のマスクにて個別にイオン注入を行ってもよい。
【００４７】
次に、図６（ａ）に表したように、発熱部３０を形成する。発熱部３０は、第２半導体領域２０の一部の上に形成される。発熱部３０を形成するには、まず、半導体装置上に例えばＳｉＯ２などの絶縁膜を形成し、発熱部３０を形成する部分を開口してＳｉＣを露出させる。そして、発熱部３０となる材料（発熱材料）を例えば反応性スパッタにて形成する。その後、発熱部３０となる部分の上にマスクを施し、不要な発熱材料を反応性イオンエッチングにて除去する。これにより発熱部３０が形成される。発熱部３０を形成した後は、マスクを除去する。
【００４８】
次に、図６（ｂ）に表したように、第１電極８０を形成する。第１電極８０は、発熱部３０とは離間し、第２半導体領域２０と接するように形成される。第１電極８０には、例えばＮｉが用いられる。第１電極８０を形成した後は、熱処理を施す。これにより、第１電極８０と第２半導体領域２０とのオーミック接触が得られる。
【００４９】
次に、図６（ｃ）に表したように、第２電極９０を形成する。第２電極９０は、基板１５の第２面１５ｂに接するように形成される。第２電極９０には、例えばＮｉが用いられる。第２電極９０を形成した後は、熱処理を施す。これにより、第２電極９０と基板１５とのオーミック接触が得られる。これにより、半導体装置１１０が完成する。
【００５０】
（第３の実施形態）
次に、第３の実施形態に係る半導体装置について説明する。
図７は、第３の実施形態に係る半導体装置を例示する模式的断面図である。
図７に表したように、第３の実施形態に係る半導体装置１２０は、第１の実施形態に係る半導体装置１１０の構成に加え、第４半導体領域２７をさらに備える。
【００５１】
第４半導体領域２７は、第１半導体領域１０の一部の上において第１電極８０と第１半導体領域１０との間に設けられる。第４半導体領域２７は、ｐ形（ｐ＋形）のＳｉＣを有する。半導体装置１２０は、例えばＭＰＳ（Merged PiN Schottky）ダイオードである。
【００５２】
第４半導体領域２７は、第１半導体領域１０の表面側において所定の間隔で複数設けられていてもよい。また、第４半導体領域２７はリング状に設けられていてもよい。それぞれの第４半導体領域２７がリング状に設けられている場合、一つの第４半導体領域２７の外側を他の第４半導体領域２７によって囲むように形成される。
【００５３】
第４半導体領域２７にはｐ形の不純物（例えば、Ａｌ、Ｂ）が含まれる。第４半導体領域２７の不純物濃度は、例えば５×１０１７ｃｍ−３以上１×１０２１ｃｍ−３以下である。第４半導体領域２７の厚さは、例えば０．１μｍ以上２．０μｍ以下程度である。第４半導体領域２７は、第１電極８０とオーミック接触している。
【００５４】
このような半導体装置１２０において、順方向の電圧が印加された場合には、第１電極８０と第１半導体領域１０との間でＳＢＤと同様に低いオン電圧で電流が流れる。一方、逆方向の電圧が印加された場合には、第４半導体領域２７と第１半導体領域１０との間で空乏層が広がり、ＰｉＮと同様な高い耐圧を得る。
【００５５】
一方、半導体装置１２０に例えばサージ電流のような大きな電流が流れた場合、第２半導体領域２０及び第４半導体領域２７から第１半導体領域１０にホールが注入される。このホールの注入によって第１半導体領域１０に積層欠陥が発生する可能性がある。積層欠陥の発生によって、半導体装置１２０のオン電圧が変動する。
【００５６】
半導体装置１２０においても半導体装置１１０と同様に、電流検出部５０によって第１電極８０と第２電極９０との間を流れる電流値を検出する。そして、制御部６０は、電流検出部５０にて検出した電流値が予め設定された電流値（基準値）よりも大きい場合、発熱部３０を発熱させる制御を行う。制御部６０は、発熱部３０を発熱させる場合、第１半導体領域１０の一部を例えば３５０℃以上に加熱するように発熱量を制御する。この加熱によって積層欠陥が減少して、変動したオン電圧の回復が達成される。
【００５７】
半導体装置１２０においては、第４半導体領域２７の一部の上に発熱部３１を形成してもよい。発熱部３１としては、発熱部３０と同様な材料が用いられる。発熱部３１は、第１電極８０とは電気的に絶縁されている。
【００５８】
制御部６０は、発熱部３１の発熱量を制御する。制御部６０は、電流検出部５０にて検出した電流値が予め設定された電流値（基準値）よりも大きい場合、発熱部３１を発熱させる制御を行う。例えば、発熱部３１が通電によって発熱する材料を用いている場合、制御部６０は、発熱部３１への通電量によって発熱量を制御する。これにより、第４半導体領域２７の下方の第１半導体領域１０の一部を例えば３５０度以上に加熱する。この加熱によって、第１半導体領域１０に発生した積層欠陥を減少させる。これにより、積層欠陥によって変動した半導体装置１２０のオン電圧が規定のオン電圧に回復する。
【００５９】
（第４の実施形態）
次に、第４の実施形態に係る半導体装置について説明する。
図８は、第４の実施形態に係る半導体装置を例示する模式的断面図である。
図８に表したように、第４の実施形態に係る半導体装置１３０は、第３の実施形態に係る半導体装置１２０の第４半導体領域２７に代えて、第５半導体領域２８を備える。
【００６０】
第５半導体領域２８は、第１半導体領域１０の一部の上において第１電極８０と第１半導体領域１０との間に設けられる。第５半導体領域２８は、ｐ形（ｐ＋形）のＳｉＣを有する。半導体装置１３０は、例えばＪＢＳ（Junction Barrier Schottky）ダイオードである。第５半導体領域２８は、第１電極８０とオーミック接触していない。
【００６１】
このような半導体装置１３０において、順方向の電圧が印加された場合には、第１電極８０と第１半導体領域１０との間でＳＢＤと同様に低いオン電圧で電流が流れる。一方、逆方向の電圧が印加された場合には、第５半導体領域２８と第１半導体領域１０との間で空乏層が広がり、高い耐圧を得る。
【００６２】
半導体装置１３０においても半導体装置１１０及び１２０と同様に、電流検出部５０によって第１電極８０と第２電極９０との間を流れる電流値を検出する。そして、制御部６０は、電流検出部５０にて検出した電流値が予め設定された電流値（基準値）よりも大きい場合、発熱部３０を発熱させる制御を行う。制御部６０は、発熱部３０を発熱させる場合、第１半導体領域１０の一部を例えば３５０℃以上に加熱するように発熱量を制御する。この加熱によって積層欠陥が減少して、変動したオン電圧の回復が達成される。
【００６３】
半導体装置１３０においては、半導体装置１２０と同様に、第５半導体領域２８の一部の上に発熱部３１を形成してもよい。制御部６０は、発熱部３１への通電量によって発熱量を制御し、第５半導体領域２８の下方の第１半導体領域１０に発生した積層欠陥を減少させる。これにより、積層欠陥によって変動した半導体装置１３０のオン電圧が規定のオン電圧に回復する。
【００６４】
（第５の実施形態）
次に、第５の実施形態に係る半導体装置ついて説明する。
図９は、第５の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図９に表したように、第５の実施形態に係る半導体装置１４０は、基板１５と、第１半導体領域１０と、第２半導体領域２０と、第６半導体領域３６と、ゲート絶縁膜７０と、第１電極８０と、第２電極９０と、第３電極９１と、発熱部３０と、を備える。半導体装置１４０は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【００６５】
第６半導体領域３６は、第２半導体領域２０の一部の上に設けられる。第６半導体領域３６は、ｎ＋形のＳｉＣを含む。第６半導体領域３６は、ＭＯＳＦＥＴのソース領域である。
【００６６】
第１電極８０は、ＭＯＳＦＥＴのゲート電極である。第２電極９０は、ＭＯＳＦＥＴのドレイン電極である。第３電極９１は、ＭＯＳＦＥＴのソース電極である。ゲート電極である第１電極８０は、ゲート絶縁膜６０を介して第２半導体領域２０の上に設けられる。第１電極８０と第３電極９１との間には絶縁膜７１が設けられる。ゲート絶縁膜７０の下方の第２半導体領域２０には反転層（チャネル）が形成される。
【００６７】
次に、半導体装置１４０の動作について説明する。
第２電極９０に、第３電極９１に対して正の電圧が印加された状態で、第１電極８０に閾値以上の電圧が印加されると、第２半導体領域２０におけるゲート絶縁膜７０との界面付近にチャネルが形成される。これにより、半導体装置１４０はオン状態になり、第２電極９０から第３電極９１へ電流が流れる。
【００６８】
一方、第１電極８０に印加される電圧が閾値よりも小さいと、チャネルが消失する。これにより、半導体装置１４０はオフ状態になって、第２電極９０から第３電極９１へ流れる電流が遮断される。
【００６９】
半導体装置１４０においては、電流検出部５０によって第２電極９０と第３電極９１との間を流れる電流値を検出する。そして、制御部６０は、電流検出部５０にて検出した電流値が予め設定された電流値（基準値）よりも大きい場合、発熱部３０を発熱させる制御を行う。制御部６０は、発熱部３０を発熱させる場合、第１半導体領域１０の一部を例えば３５０℃以上に加熱するように発熱量を制御する。この加熱によって積層欠陥が減少して、変動した閾値電圧の回復が達成される。
【００７０】
以上説明したように、実施形態に係る半導体装置及びその駆動方法によれば、安定したオン電圧を得ることができる。
【００７１】
なお、上記に本実施形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【００７２】
例えば、前述の実施形態では、ＳＢＤ、ＭＰＳダイオード、ＪＢＳダイオード及びＭＯＳＦＥＴを例として説明したが、本発明は、ユニポーラ動作を中心とした半導体装置であってｐｎ接合領域を含む他のデバイス（例えば、Ｊ−ＦＥＴ（Junction Field Effect Transistor））にも適用される。
【００７３】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００７４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７５】
１０…第１半導体領域、１５…基板、１５ａ…第１面、１５ｂ…第２面、２０…第２半導体領域、２５…第３半導体領域、２７…第４半導体領域、３０，３１…発熱部、５０…電流検出部、６０…制御部、８０…第１電極、９０…第２電極、１１０，１２０，１３０，１４０…半導体装置
【図１】
2014130913.tif 000003
【図２】
2014130913.tif 000004
【図３】
2014130913.tif 000005
【図４】
2014130913.tif 000006
【図５】
2014130913.tif 000007
【図６】
2014130913.tif 000008
【図７】
2014130913.tif 000009
【図８】
2014130913.tif 000010
【図９】
2014130913.tif 000011