(57)【要約】【課題】低周波数の微小信号の減衰なしに増幅可能な信号増幅回路を提供する。【解決手段】入力端子の信号を増幅する出力する増幅回路と、増幅信号をチョッパ復調する復調回路と、出力信号を容量帰還回路とその帰還点を介して入力端子に帰還するように接続された容量帰還回路とを含む第１の増幅手段と、オートゼロ動作期間でオートゼロ動作を行う第１のスイッチ手段と、入力信号をチョッパ変調して容量帰還回路の帰還点を介して入力端子に出力する第１のチョッパ変調手段と、復調回路から出力される復調された出力信号をチョッパ変調して容量帰還回路を介して入力端子に出力する第２のチョッパ変調手段と、オートゼロ動作期間において容量帰還回路の帰還点と入力端子を接地する第２のスイッチ手段と、差動出力信号をシングルエンド信号に変換する第２の増幅手段と、シングルエンド信号からチョッピング周波数の成分を通過ろ波するフィルタ手段とを備える。【選択図】図１
2014060530.tif 000002
【特許請求の範囲】
【請求項１】
入力端子及び第１と第２と第３の出力端子を有し、上記入力端子に入力される信号を増幅して差動出力信号を上記第２の出力端子から出力する増幅回路と、上記増幅された信号を所定の制御信号に従って所定のチョッピング周波数でチョッパ復調して復調された出力信号を上記第３の出力端子から出力するチョッパ復調回路と、上記第３の出力端子から出力される出力信号を容量帰還回路とその帰還点を介して上記入力端子に帰還するように接続された容量帰還回路とを含む第１の増幅手段と、
増幅期間の前のオートゼロ動作期間において、上記第１の増幅手段の第１の出力端子から出力される信号電圧を上記第１の増幅手段の入力端子に入力してオートゼロ動作を実行することにより、上記第１の増幅手段をボルテージフォロワ回路で構成する第１のスイッチ手段と、
上記入力信号を上記制御信号に従って上記チョッピング周波数でチョッパ変調してチョッパ変調信号を上記容量帰還回路の帰還点を介して上記第１の増幅手段の入力端子に出力する第１のチョッパ変調手段と、
上記容量帰還回路に挿入され、上記チョッパ復調回路から出力される復調された出力信号を、上記制御信号に従って上記チョッピング周波数でチョッパ変調してチョッパ変調信号を上記容量帰還回路とその帰還点を介して上記第１の増幅手段の入力端子に出力する第２のチョッパ変調手段と、
上記オートゼロ動作期間において上記容量帰還回路の帰還点と入力端子を接地する第２のスイッチ手段と、
上記第２の出力端子からの差動出力信号をシングルエンド信号に変換して増幅する第２の増幅手段と、
上記第２の増幅手段からのシングルエンド信号から少なくとも上記チョッピング周波数の周波数成分を通過ろ波して出力するフィルタ手段とを備えたことを特徴とする信号増幅回路。
【請求項２】
上記フィルタ手段は、
上記チョッピング周波数の周波数成分よりも低い低域成分を除去する高域通過フィルタと、
上記チョッピング周波数の周波数成分よりも高い高域成分を除去する低域通過フィルタとを含むことを特徴とする請求項１記載の信号増幅回路。
【請求項３】
上記高域通過フィルタの後段に上記低域通過フィルタを設け、上記高域通過フィルタと上記低域通過フィルタの間に、第１のインピーダンスから上記第１のインピーダンスよりも低い第２のインピーダンスに変換するインピーダンス変換回路をさらに備えたことを特徴とする請求項２記載の信号増幅回路。
【請求項４】
前記チョッパ復調回路は、前記増幅手段の外部回路として構成されたことを特徴とする請求項１から３までのうちのいずれか１つに記載の信号増幅回路。
【請求項５】
前記低域通過フィルタは、前記フィルタ手段に含まれることに代えて、前記増幅手段に内蔵されたことを特徴とする請求項２又は３に記載の信号増幅回路。
【請求項６】
請求項１から５までのうちのいずれか１つに記載の信号増幅回路と、
前記信号増幅回路からの出力信号のレベルが、所定の範囲にあるか否かを判定し、当該判定の結果を示す信号を出力する判定手段とを備えたことを特徴とする信号増幅判定回路。
【請求項７】
前記オートゼロ期間において前記判定回路の動作を停止させ、前記チョッパ動作期間において前記判定回路を動作させる制御手段をさらに備えることを特徴とする請求項６に記載の信号増幅判定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チョッパアンプを用いた信号増幅回路及びそれを用いて入力信号の信号レベルを判定する信号増幅判定回路に関する。
【背景技術】
【０００２】
従来、省エネ機能、便利な機能等を家電製品に付加するために、赤外線センサ、イメージセンサ、温度センサ等の各種のセンサが開発されている。センサから出力される信号を増幅するために、例えばＣＭＯＳタイプの増幅器が用いられる。ある種のセンサは、ＣＭＯＳタイプの増幅器が発生させる１／ｆ雑音に埋もれて品質が低下してしまう程度に、微小なセンサ信号を出力する。そのような微小なセンサ信号は、例えばチョッパアンプを用いた増幅回路により増幅される。一方、近年の低消費電力の要求の高まりに伴い、センサなどのデバイスに供給される電源電圧は低減される傾向にある。しかしながら、チョッパアンプにおいて一般に用いられているＣＭＯＳアナログスイッチは、低電圧で動作されているときに中間の電圧レベルの信号を不要に遮断してしまうという問題を有する。
【０００３】
特許文献１には、上記の問題に対処して低電圧での動作を可能とすることを目的として、ＣＭＯＳ回路で形成され、スイッチドオペアンプとチョッパ変調回路とを用いて構成された、容量帰還型チョッパ増幅回路が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者は、特許文献１の容量帰還型チョッパ増幅回路が低周波数の入力信号を増幅できないという問題を発見した。この問題点の理由は、低周波数の入力信号が当該チョッパ増幅回路に入力されると、チョッパ増幅回路の出力信号は、スイッチドオペアンプの入力端子に寄生する寄生容量に起因して減衰してしまうことにある。
【０００５】
本発明の目的は上記の問題を解決し、例えば寄生容量により減衰されるような低周波数の微小信号を減衰することなく増幅することができる信号増幅回路及び信号増幅判定回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る信号増幅回路は、
入力端子及び第１と第２と第３の出力端子を有し、入力端子に入力される信号を増幅して差動出力信号を第２の出力端子から出力する増幅回路と、増幅された信号を所定の制御信号に従って所定のチョッピング周波数でチョッパ復調して復調された出力信号を第３の出力端子から出力するチョッパ復調回路と、第３の出力端子から出力される出力信号を容量帰還回路とその帰還点を介して入力端子に帰還するように接続された容量帰還回路とを含む第１の増幅手段と、
増幅期間の前のオートゼロ動作期間において、第１の増幅手段の第１の出力端子から出力される信号電圧を第１の増幅手段の入力端子に入力してオートゼロ動作を実行することにより、第１の増幅手段をボルテージフォロワ回路で構成する第１のスイッチ手段と、
入力信号を制御信号に従ってチョッピング周波数でチョッパ変調してチョッパ変調信号を容量帰還回路の帰還点を介して第１の増幅手段の入力端子に出力する第１のチョッパ変調手段と、
容量帰還回路に挿入され、チョッパ復調回路から出力される復調された出力信号を、制御信号に従ってチョッピング周波数でチョッパ変調してチョッパ変調信号を容量帰還回路とその帰還点を介して第１の増幅手段の入力端子に出力する第２のチョッパ変調手段と、
オートゼロ動作期間において容量帰還回路の帰還点と入力端子を接地する第２のスイッチ手段と、
第２の出力端子からの差動出力信号をシングルエンド信号に変換して増幅する第２の増幅手段と、
第２の増幅手段からのシングルエンド信号から少なくともチョッピング周波数の周波数成分を通過ろ波して出力するフィルタ手段とを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、例えば寄生容量により減衰してしまうような低周波数の微小信号を減衰することなく増幅することができる信号増幅回路及び信号増幅判定回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る信号増幅判定システム１の構成を示す回路図である。
【図２】図１のチョッパアンプ１０の構成を示す回路図である。
【図３】図１の制御信号発生回路２５により発生される制御信号φ０，φ１，及びφ２を示すタイミングチャートである。
【図４】（ａ１）は入力端子Ｔ１ａ、Ｔ１ｂに入力される各入力信号Ｖｉｎ（＋），Ｖｉｎ（−）の例を示すグラフであり、（ａ２）は（ａ１）の入力信号Ｖｉｎ（＋），Ｖｉｎ（−）の電位差Ｖｉｎ（＋）−Ｖｉｎ（−）の周波数特性を示すグラフであり、（ｂ１）は（ａ１）の各入力信号Ｖｉｎ（＋），Ｖｉｎ（−）がチョッパアンプ１０によりチョッパ変調及び増幅されることにより各中間出力端子Ｔ３ａ、Ｔ３ｂから出力された各中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を示すグラフであり、（ｂ２）は（ｂ１）の中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）の周波数特性を示すグラフであり、（ｃ１）は（ｂ１）の信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）が差動シングルアンプ２１により変換された後の出力信号ＶｏｕｔＳＧＬ及び出力信号ＶｏｕｔＬＰＦとを示すグラフであり、（ｃ２）は（ｃ１）の出力信号ＶｏｕｔＬＰＦの周波数特性を示すグラフである。
【図５】（ａ）は図１の出力信号ＶｏｕｔＬＰＦの周波数特性を示すグラフであり、（ｂ）は（ａ）に示される遮断周波数と出力信号ＶｏｕｔＬＰＦの信号値及び雑音値との関係を示すグラフである。
【図６】本発明の実施の形態２に係るチョッパアンプ１０ａ及びチョッパ復調のための復調回路２６の構成を示す回路図である。
【図７】本発明の実施の形態３に係る信号増幅判定システム１の構成を示す回路図である。
【図８】本発明の実施の形態４に係る信号増幅判定システム１の構成を示す回路図である。
【図９】図８の制御信号発生回路２５から出力される制御信号φ０〜φ３を示すタイミングチャートである。
【図１０】一般的な比較例に係るチョッパ増幅回路３０の構成例を示す回路図である。
【図１１】（ａ）は図１０の各スイッチＳＷａ〜ＳＷｈの構成を示す回路図であり、（ｂ）は（ａ）のスイッチＳＷの入力信号Ｖｉに対するＮｃｈトランジスタ６１及びＰｃｈトランジスタ６２の各々のドレイン−ソース間のオン抵抗の特性を示すグラフである。
【図１２】特許文献１のチョッパ増幅回路１００の構成を示す回路図である。
【図１３】図１２のチョッパ増幅回路１００における電位差Ｖｉｎ（＋）−Ｖｉｎ（−）が一定であるときの、出力信号Ｖｏｕｔ１（＋），Ｖｏｕｔ１（−）の過渡特性を示すグラフである。
【図１４】図１２のチョッパ増幅回路１００を用いた信号増幅判定回路の構成を示す回路図である。
【図１５】（ａ）は図１４のチョッパ増幅回路１００に入力される低周波数の入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）の例を示すグラフであり、（ｂ）はこれらの入力信号に基づきウィンドウコンパレータ４２に入力される出力信号Ｖｏｕｔを示すグラフである。
【発明を実施するための形態】
【０００９】
図１０は、一般的な比較例に係るチョッパ増幅回路３０の構成例を示す回路図である。図１１（ａ）は、図１０の各スイッチＳＷａ〜ＳＷｈ（以下、総称して符号ＳＷを付す。）の構成を示す回路図である。図１１（ａ）において、スイッチＳＷは、しきい値Ｖｔｈｎを有するＮｃｈトランジスタ６１及びしきい値Ｖｔｈｐを有するＰｃｈトランジスタ６２を備えて構成されるＣＭＯＳアナログスイッチである。図１１（ｂ）は、図１１（ａ）のスイッチＳＷの入力信号Ｖｉに対するＮｃｈトランジスタ６１及びＰｃｈトランジスタ６２の各々のドレイン−ソース間のオン抵抗の特性を示すグラフである。図１０において、スイッチＳＷａ〜ＳＷｄは、チョッパ変調のための変調回路３１を構成し、スイッチＳＷｅ〜ＳＷｈは、チョッパ復調のための復調回路３５を構成する。図１１（ａ）において、電源電圧ＶｄｄがＶｄｄ−Ｖｔｈｎ＜｜Ｖｔｈｐ｜を満たす程度に低い場合、スイッチＳＷは、図１１（ｂ）に示されるようなオン抵抗の特性を有する。この場合において、関係式Ｖｄｄ−Ｖｔｈｎ＜Ｖｉ＜｜Ｖｔｈｐ｜を満たす中間の電圧レベルの入力信号ＶｉがスイッチＳＷに入力されると、各トランジスタ６１，６２のドレイン−ソース間のオン抵抗が大きいためにスイッチＳＷは遮断されてしまい、従って、チョッパ増幅回路３０は入力される低周波数の微小信号を増幅できないという問題を有する。特許文献１は、上述の通り、このような問題に対処した構成を有するチョッパ増幅回路を提案している。
【００１０】
本発明者は、特許文献１のチョッパ増幅回路の特性について検討し、その結果、当該チョッパ増幅回路に低周波数の入力信号が入力された場合、スイッチドオペアンプの入力端子の寄生容量によって低周波数の入力信号を減衰させることなく増幅できないという問題点を発見した。以下にこの問題点について説明する。
【００１１】
図１２は、特許文献１のチョッパ増幅回路１００の構成を示す回路図である。チョッパ増幅回路１００は、入力端子Ｔ１ａ、Ｔ１ｂに入力される入力信号をチョッパ変調して増幅した後にチョッパ復調し、出力信号を出力端子Ｔ２ａ、Ｔ２ｂから出力する。チョッパ変調のための変調回路１２，１８はそれぞれ、仮想接地点に配置される。チョッパ増幅回路１００は、回路リセットのためのオートゼロ期間においてスイッチＳＷ０ａ〜ＳＷ０ｄをオンすることにより、通常動作のためのチョッパ動作期間において変調回路１２の２つの入力端子の電位をグランド電位付近に設定する。また、チョッパ増幅回路１００に配されるスイッチドオペアンプ１４は、おおよそ電源電圧の電位からグランド電位までの電圧を出力する。なお、図１２の各スイッチＳＷ０ａ〜ＳＷ０ｆ，ＳＷ１ａ〜ＳＷ１ｄ，ＳＷ２ａ〜ＳＷ２ｄは、図１１のスイッチＳＷの構成を有する。また、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子のそれぞれには、寄生容量Ｃｉｎを有する寄生キャパシタ１９ａ，１９ｂが寄生する。
【００１２】
チョッパ動作期間において、オートゼロ補正のためのスイッチＳＷ０ａ〜ＳＷ０ｄはオフされる。変調回路１２はスイッチＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂを備えて構成され、チョッパ動作期間において変調回路１２に入力される信号に対してチョッピング周波数ｆｃでチョッパ変調を行う。１チョッピング周期１／ｆｃにおいて変調回路１２により行われるチョッパ動作は、動作Ｉ０と動作Ｉ１の２つの動作からなり、変調回路１２は互いに相補的な制御信号φ１，φ２に従ってこれら２つの動作を交互に繰り返して実行する。動作Ｉ０において、スイッチＳＷ１ａ，ＳＷ１ｂは制御信号φ１によりオンされ、スイッチＳＷ２ａ，ＳＷ２ｂは制御信号φ２によりオフされる。動作Ｉ１において、スイッチＳＷ１ａ，ＳＷ１ｂは制御信号φ１によりオフされ、スイッチＳＷ２ａ，ＳＷ２ｂは制御信号φ２によりオンされる。変調回路１８は、変調回路１２と同様の構成を有し、ここで変調回路１８のＳＷ１ｂ，ＳＷ１ｃ，ＳＷ２ｂ，ＳＷ２ｃはそれぞれ、変調回路１２のＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂに対応する。変調回路１８は、チョッパ動作期間において変調回路１８に入力される信号に対してチョッピング周波数ｆｃでチョッパ変調を行う。復調回路１５は、復調回路１５に入力される信号をチョッピング周波数ｆｃでチョッパ復調するための回路であり、変調回路１２は例えば変調回路１８と同様の構成を有する。
【００１３】
静電容量Ｃ１を有するキャパシタ１１ａ，１１ｂ、静電容量Ｃ２を有するキャパシタ１７ａ，１７ｂ，及び寄生キャパシタ１９ａ，１９ｂに蓄積される電荷の全体量は、チョッパ動作が動作Ｉ０から動作Ｉ１に遷移するタイミングの前後において保存されるため、次の２つの式が得られる。
【００１４】
【数１】
2014060530.tif 000003
【数２】
2014060530.tif 000004
【００１５】
上記の２つの式は、動作Ｉ０の開始の時刻ｔ１における、各入力端子Ｔ１ａ，Ｔ１ｂの入力信号Ｖｉｎ０（＋），Ｖｉｎ０（−）、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子のそれぞれに入力されるチョッパ変調信号ＶＸ（０），ＶＹ（０）、及び各出力端子Ｔ２ａ、Ｔ２ｂの出力信号Ｖｏｕｔ０（＋），Ｖｏｕｔ０（−）と、時刻ｔ１から１ＣＬＫ経過後である動作Ｉ１の開始時における、各入力端子Ｔ１ａ，Ｔ１ｂの入力信号Ｖｉｎ１（＋），Ｖｉｎ１（−）、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子に入力されるチョッパ変調信号ＶＸ（１），ＶＹ（１）、及び各出力端子Ｔ２ａ、Ｔ２ｂの出力信号Ｖｏｕｔ１（＋），Ｖｏｕｔ１（−）を用いて記述されている。
【００１６】
スイッチドオペアンプ１４がオープンループゲインＡを有する場合、次の２つの式が得られる。
【００１７】
【数３】
2014060530.tif 000005
【数４】
2014060530.tif 000006
【００１８】
また、電圧Ｖ（ｔ１）と変動電圧Δを、次の２つの式により定義する。
【００１９】
【数５】
2014060530.tif 000007
【数６】
2014060530.tif 000008
【００２０】
変動電圧Δはすなわち、入力端子Ｔ１ａ，Ｔ１ｂの間の電位差の、チョッパ変調の１ＣＬＫの期間における変動量である。式（１）の右辺から式（２）の右辺を減算した値が式（１）の左辺から式（２）の左辺を減算した値に等しいために、次式が得られる。
【００２１】
【数７】
2014060530.tif 000009
【００２２】
式（３）〜式（６）を用いて上式を変形することにより、次式が得られる。
【００２３】
【数８】
2014060530.tif 000010
【００２４】
ここで、寄生容量Ｃｉｎがゼロでない場合、次式が成り立つ。
【００２５】
【数９】
2014060530.tif 000011
【００２６】
従って、入力信号が次式が成立するような低周波数の信号である場合、より具体的には変動電圧Δが次式を満たす程度に小さい場合、動作Ｉ１の開始時における電位差｜Ｖｏｕｔ１（＋）−Ｖｏｕｔ１（−）｜は、その１ＣＬＫ前における電位差｜Ｖｏｕｔ０（＋）−Ｖｏｕｔ０（−）｜よりも小さい。
【００２７】
【数１０】
2014060530.tif 000012
【００２８】
図１３は、図１２のチョッパ増幅回路１００において電位差Ｖｉｎ（＋）−Ｖｉｎ（−）が一定であるときの、出力信号Ｖｏｕｔ１（＋），Ｖｏｕｔ１（−）の過渡特性を示すグラフである。図１３に示すように、チョッパ動作期間において電位差Ｖｏｕｔ１（＋）−Ｖｏｕｔ１（−）は、チョッパ動作が動作Ｉ０と動作Ｉ１との間で切り替えられる毎に徐々に減少する。なお、電位差Ｖｉｎ（＋）−Ｖｉｎ（−）が一定であるとき、電位差Ｖｏｕｔ１（＋）−Ｖｏｕｔ１（−）が一定値に保たれることがチョッパ増幅回路１００の所望動作である。
【００２９】
図１４は、図１２のチョッパ増幅回路１００を用いた信号増幅判定回路の構成を示す回路図である。図１５（ａ）は、図１４のチョッパ増幅回路１００に入力される低周波数の入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）の例を示すグラフであり、図１５（ｂ）は、図１５（ａ）の入力信号に基づきウィンドウコンパレータ４２に入力される出力信号Ｖｏｕｔを示すグラフである。
【００３０】
図１４の信号増幅判定回路は、入力信号Ｖｉｎ（＋）、Ｖｉｎ（−）をチョッパ増幅回路１００により増幅し、基準電圧Ｖｂを基準として差動シングルアンプ２１によりシングルエンド信号に変換して、変換後の出力信号Ｖｏｕｔをウィンドウコンパレータ４２に出力する。図１５（ａ）の例では、センサ２からの入力信号Ｖｉｎ（＋）及び基準電圧発生器３からの入力信号Ｖｉｎ（−）の両方は低周波数の信号である。この場合において仮に寄生キャパシタ１９ａ，１９ｂが存在しない場合、すなわち寄生容量Ｃｉｎが０である場合、出力信号Ｖｏｕｔは、チョッパ動作が開始されてからローパスフィルタ２０の時定数τだけ経過した後に（Ｃ２／Ｃ１）×（Ｖｉｎ（＋）−Ｖｉｎ（−））＋Ｖｂに収束する。しかしながら、実際には寄生容量Ｃｉｎは０でないため、上述の通り電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）は減衰し、チョッパ動作が開始されてから時間５τだけ経過した後には、電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）はほぼ０に収束し、出力信号Ｖｏｕｔは基準電圧Ｖｂに収束する場合がある。
【００３１】
以上説明したように、一般的な比較例に係るチョッパ増幅回路１００の構成によれば、ローパスフィルタ２０の時定数により、出力信号Ｖｏｕｔが検出上限基準電圧及び検出下限基準電圧の範囲を超えるか否かの判定を出力信号Ｖｏｕｔのセトリングが終了するまで待つ必要がある。その一方で、上記セトリングが終了する頃には電位差Ｖｏｕｔが基準電圧Ｖｂに収束してしまい、このため、ウィンドウコンパレータ４２は、出力信号Ｖｏｕｔが上記の範囲を超えることを判定できない。すなわちチョッパ増幅回路１００は、低周波数の入力信号を増幅できないという問題点を有する。
【００３２】
本発明者は、チョッパ増幅回路１００が上記の問題点を有することを発見するとともに、この問題を克服した、低周波数の微小入力信号が入力された場合においても信号を減衰させることなく増幅できるチョッパ増幅回路及び信号増幅判定回路を発明した。
【００３３】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００３４】
実施の形態１．
図１は、本発明の実施の形態１に係る信号増幅判定システム１の構成を示す回路図である。図１の信号増幅判定システム１は、図１のセンサ２から出力される電圧信号の信号レベルの判定結果を示す出力信号を出力端子Ｔ５から出力するためのシステムであり、センサ２と、基準電圧発生器３と、信号増幅判定回路４とを備えて構成される。センサ２は、例えば赤外線センサ、イメージセンサ、温度センサ、加速度センサ、圧力センサ、音波センサ、ガスセンサ等であり、センサ出力結果に対応する電圧信号を発生して出力し、当該電圧信号を入力信号Ｖｉｎ（＋）として正側の入力端子Ｔ１ａに入力する。基準電圧発生器３は、センサ２からの入力信号Ｖｉｎ（＋）と比較するための基準電圧を発生して出力し、当該基準電圧を入力信号Ｖｉｎ（−）として負側の入力端子Ｔ１ｂに入力する。
【００３５】
図１の信号増幅判定回路４は、オートゼロ動作回路を含む信号増幅回路４１と、ウィンドウコンパレータ４２とを備えて構成される。信号増幅回路４１は、入力信号Ｖｉｎ（＋），Ｖｉｎ（−）をチョッパ変調して電位差Ｖｉｎ（＋）−Ｖｉｎ（−）を増幅し、増幅後の電位差を出力信号ＶｏｕｔＬＰＦとして出力端子Ｔ４から出力する。ウィンドウコンパレータ４２は、出力信号ＶｏｕｔＬＰＦが所定の検出上限基準電圧と検出下限基準電圧の間の範囲を超える場（範囲外）合又は超えない場合（範囲内）のそれぞれに対応して、ローレベル又はハイレベルの信号を信号増幅判定システム１の判定結果を示す出力信号として出力端子Ｔ５から出力する。上記所定の検出上限基準電圧及び検出下限基準電圧はそれぞれ、ウィンドウコンパレータ４２の端子４２ａ，４２ｂに入力される。
【００３６】
図１の信号増幅回路４１は、チョッパアンプ１０と、差動シングルアンプ２１と、キャパシタ２２１及び抵抗２２２を備えて構成されるハイパスフィルタ２２と、入力インピーダンスが出力インピーダンスよりも大きくなるよう構成されたバッファ２３と、抵抗２４１及びキャパシタ２４２を備えて構成されるローパスフィルタ２４と、制御信号発生回路２５と、スイッチＳＷ０ｇ，ＳＷ０ｈとを備えて構成される。
【００３７】
チョッパアンプ１０は、入力信号Ｖｉｎ（＋），Ｖｉｎ（−）をチョッパ変調して増幅し、増幅後の信号を中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）としてそれぞれ中間出力端子Ｔ３ａ，Ｔ３ｂから出力する。差動シングルアンプ２１は、演算増幅器２１３と、抵抗２１１ａ，２１１ｂ，２１４，２１５とを備えて構成される。正側の中間出力信号Ｖｏｕｔ（＋）は抵抗２１１ａを介して演算増幅器２１３の反転入力端子に入力され、負側の中間出力信号Ｖｏｕｔ（−）は抵抗２１１ｂを介して演算増幅器２１３の非反転入力端子に入力される。フィードバックのための抵抗２１５は、演算増幅器２１３の出力端子と反転入力端子の間に接続され、抵抗２１４は、基準電圧Ｖｂが入力される端子２１ａと演算増幅器２１３の非反転入力端子の間に接続される。なお、本実施の形態において差動シングルアンプ２１は増幅率１を有するが、演算増幅器２１３の増幅率は１より大きくてもよい。
【００３８】
差動シングルアンプ２１は、差動信号である中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を基準電圧Ｖｂを基準としてシングルエンド信号に変換して、変換後の出力信号ＶｏｕｔＳＧＬ＝Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）＋Ｖｂを出力する。差動シングルアンプ２１の出力端子と出力端子Ｔ４との間には、差動シングルアンプ２１の出力端子の側から順番にハイパスフィルタ２２、バッファ２３、及びローパスフィルタ２４が直列に接続されている。ハイパスフィルタ２２のキャパシタ２２１は、ハイパスフィルタ２２の入力端子と出力端子の間に接続され、抵抗２２２はハイパスフィルタ２２の出力端子と端子２１ａとの間に接続されている。ローパスフィルタ２４の抵抗２４１は、ローパスフィルタ２４の入力端子と出力端子の間に設けられ、ローパスフィルタ２４の出力端子は、キャパシタ２４２を介して接地されている。差動シングルアンプ２１の出力信号ＶｏｕｔＳＧＬは、ハイパスフィルタ２２、バッファ２３、及びローパスフィルタ２４を通過した後、信号増幅回路４１の出力信号ＶｏｕｔＬＰＦとして出力端子Ｔ４から出力され、ウィンドウコンパレータ４２に入力される。
【００３９】
図２は、図１のチョッパアンプ１０の構成を示す回路図である。図３は、図１の制御信号発生回路２５により発生される制御信号φ０，φ１，及びφ２を示すタイミングチャートである。図１の制御信号発生回路２５は、オートゼロ動作のための制御信号φ０とチョッパ動作のための互いに反転信号である制御信号φ１，φ２を発生する。制御信号φ０は図１のスイッチＳＷ０ｇ、ＳＷ０ｈ及びチョッパアンプ１０に入力され、制御信号φ１，φ２はチョッパアンプ１０に入力される。スイッチＳＷ０ｇ，ＳＷ０ｈは、それぞれオートゼロ期間において制御信号φ０によりオンされて、チョッパアンプ１０の各中間出力端子Ｔ３ａ，Ｔ３ｂを接地する。スイッチＳＷ０ｇ，ＳＷ０ｈはそれぞれ制御信号φ０により制御され、チョッパ動作期間において制御信号φ０によりオフされる。
【００４０】
図２のチョッパアンプ１０は、
（１）静電容量Ｃ１を有するキャパシタ１１ａ，１１ｂと、
（２）各キャパシタ１１ａ，１１ｂを介してそれぞれ入力される入力信号Ｖｉｎ（＋），Ｖｉｎ（−）を、制御信号φ１，φ２に基づいてチョッパ変調し、チョッパ変調信号を正側及び負側の２つの出力端子から出力する変調回路１２と、
（３）それぞれ静電容量Ｃ０を有するキャパシタ１３ａ，１３ｂと、
（４）各キャパシタ１３ａ，１３ｂを介してそれぞれ反転入力端子及び非反転入力端子に入力される変調回路１２からのチョッパ変調信号を増幅して出力端子１４ａ，１４ｂから出力する増幅回路と、出力端子１４ａ，１４ｂからそれぞれ出力される増幅されたチョッパ変調信号を制御信号φ１，φ２に制御されて、チョッピング周波数ｆｃでチョッパ復調して復調後の信号を出力端子１５ａ、１５ｂから出力する復調回路１５と、コモンモードフィードバックのためのＣＭＦＢ回路１６ａ、１６ｂとを備えて構成されるスイッチドオペアンプ１４と、
（５）出力端子１５ａ、１５ｂから出力された復調後の信号をスイッチドオペアンプ１４の入力端子にフィードバックするための、フィードバック経路に設けられた静電容量Ｃ２を有するキャパシタ１７ａ、１７ｂと、
（６）キャパシタ１７ａ、１７ｂを介して入力される出力端子１５ａ、１５ｂからの復調後の信号をチョッパ変調して、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子にフィードバックする変調回路１８と、
（７）スイッチＳＷ０ａ〜ＳＷ０ｆとを備えて構成される。
【００４１】
図２において、変調回路１２の正側の入力端子は、キャパシタ１１ａを介して入力端子Ｔ１ａに接続され、変調回路１２の負側の入力端子は、キャパシタ１１ｂを介して入力端子Ｔ１ｂに接続される。変調回路１２は、制御信号φ１によりオン又はオフに制御されるスイッチＳＷ１ａ，ＳＷ１ｂと、制御信号φ２によりオン又はオフに制御されるスイッチＳＷ２ａ，ＳＷ２ｂとを備えて構成される。各スイッチＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂは、図１１のスイッチＳＷの構成を有する。変調回路１２は、スイッチＳＷ１ａ，ＳＷ１ｂがオンのとき、変調回路１２に入力される２つの信号をそれぞれそのまま後段へ通過させ、スイッチＳＷ２ａ，ＳＷ２ｂがオフのとき、変調回路１２の入力端子に入力される２つ信号を互いに入れ替えて変調回路１２の２つの出力端子から出力する。スイッチドオペアンプ１４の反転入力端子は、キャパシタ１３ａを介して変調回路１２の正側の出力端子に接続される。スイッチドオペアンプ１４の非反転入力端子は、キャパシタ１３ｂを介して変調回路１２の負側の出力端子に接続される。スイッチドオペアンプ１４は、出力端子１５ａ，１５ｂから出力される出力信号を容量帰還回路とその帰還点を介してスイッチドオペアンプ１４の反転入力端子及び非反転入力端子に帰還するように接続された容量帰還回路とを含む。
【００４２】
図２のスイッチドオペアンプ１４の増幅回路は信号の増幅のための全差動アンプを内蔵し、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子に入力されるチョッパ変調信号は増幅回路により増幅されて、増幅後の中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を出力端子１４ａ，１４ｂから出力される。復調回路１５は、制御信号φ１，φ２に基づき中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）をチョッパ復調して、復調後の信号を出力端子１５ａ，１５ｂから出力する。スイッチドオペアンプ１４はオートゼロ動作用の出力端子１４ｃ，１４ｄを備え、端子１４ｃ，１４ｄはそれぞれ、図１１のスイッチＳＷの構成を有し制御信号φ０に基づいて動作するスイッチＳＷ０ｆ，ＳＷ０ｅを介して、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子に接続される。スイッチＳＷ０ｅ，ＳＷ０ｆは、オートゼロ期間において、スイッチドオペアンプ１４の出力端子１４ｃ，１４ｄから出力される信号電圧をスイッチドオペアンプ１４の反転入力端子及び非反転入力端子に入力してオートゼロ動作を実行することにより、スイッチドオペアンプ１４をボルテージフォロワ回路で構成する。ＣＭＦＢ回路１６ａは、コモンモードフィードバックのための回路であり、端子１４ｃ、１４ｄとスイッチドオペアンプのＩｃｍｂ端子との間に接続される。
【００４３】
なお、図２において、スイッチドオペアンプ１４の反転入力端子及び非反転入力端子にそれぞれ寄生する、寄生容量Ｃｉｎを有する寄生キャパシタ１９ａ，１９ｂが示されている。変調回路１８は変調回路１２の構成を有し、チョッパ動作期間において変調回路１８は、出力端子１５ａ、１５ｂからの復調後の信号をチョッピング周波数ｆｃでチョッパ変調する。変調回路１８の正側の入力端子は、キャパシタ１７ａを介して復調回路１５の正側の出力端子１５ａに接続され、変調回路１８の負側の入力端子は、キャパシタ１７ｂを介して復調回路１５の負側の出力端子１５ｂに接続され、変調回路１８の正側の出力端子はスイッチドオペアンプ１４の反転入力端子に接続され、変調回路１８の負側の出力端子はスイッチドオペアンプ１４の非反転入力端子に接続される。スイッチＳＷ０ａ，ＳＷ０ｂはそれぞれ、入力端子Ｔ１ａ、Ｔ１ｂとグランドとの間に設けられている。スイッチＳＷ０ａ，ＳＷ０ｂはそれぞれ、変調回路１２の正側及び負側の入力端子とグランドとの間に設けられている。各スイッチＳＷ０ａ〜ＳＷ０ｄは図１１のスイッチＳＷの構成を有し、制御信号φ０により制御される。変調回路１８とキャパシタ１７ａ，１７ｂはチョッパアンプ１０の容量帰還回路を構成する。
【００４４】
図３に示すように、制御信号φ０の出力レベルは、オートゼロ期間においてハイレベルであり、オートゼロ期間以外のチョッパ動作期間においてローレベルである。制御信号φ１は、オートゼロ期間においてオンであり、チョッパ動作期間においてチョッピング周波数ｆｃでオフとオンの状態が交互に切り替わる。制御信号φ２は制御信号φ１に対して相補的な信号であり、すなわちオートゼロ期間においてオフであり、制御信号φ１とは常に異なる状態を示すようにチョッパ動作期間においてチョッピング周波数でオンとオフの状態を交互に切り替わる。チョッパ動作期間における制御信号φ１，φ２の、オン又はオフの状態が保たれる期間である１ＣＬＫの長さは１／２ｆｃである。信号増幅回路４１において、オートゼロ動作とチョッパ動作は、一定の周期で交互に繰り返される。
【００４５】
以上のように構成された信号増幅判定システム１の動作について、図４（ａ１）〜４（ｃ２）を用いて以下に説明する。
【００４６】
図４（ａ１）は、入力端子Ｔ１ａ、Ｔ１ｂに入力される、各入力信号Ｖｉｎ（＋），Ｖｉｎ（−）の例を示すグラフであり、図４（ａ２）は、図４（ａ１）の入力信号Ｖｉｎ（＋），Ｖｉｎ（−）の電位差Ｖｉｎ（＋）−Ｖｉｎ（−）の周波数特性を示すグラフである。図４（ｂ１）は、図４（ａ１）の各入力信号Ｖｉｎ（＋），Ｖｉｎ（−）がチョッパアンプ１０によりチョッパ変調及び増幅されることにより各中間出力端子Ｔ３ａ、Ｔ３ｂから出力された各中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を示すグラフであり、図４（ｂ２）は、図４（ｂ１）の中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）の周波数特性を示すグラフである。図４（ａ１）示されるように電位差Ｖｉｎ（＋）−Ｖｉｎ（−）は、ほぼ一定の電位差ａを示し、図４（ａ２）示されるように電位差Ｖｉｎ（＋）−Ｖｉｎ（−）の相対電力はチョッピング周波数ｆｃより低い周波数ｆｉｎにおいてピークを有する。図４（ｃ１）は、図４（ｂ１）の信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）が差動シングルアンプ２１により変換された後の出力信号ＶｏｕｔＳＧＬと、出力信号ＶｏｕｔＬＰＦとを示すグラフであり、図４（ｃ２）は、図４（ｃ１）の出力信号ＶｏｕｔＬＰＦの周波数特性を示すグラフである。
【００４７】
オートゼロ期間において、図３に示すように、制御信号発生回路２５はハイレベルの制御信号φ０を発生させ、制御信号φ０よってスイッチＳＷ０ａ〜ＳＷ０ｈはオンされる。各キャパシタ１１ａ，１１ｂの入力側及び出力側と、チョッパアンプ１０の中間出力端子Ｔ３ａ、Ｔ３ｂは接地される。このため、図４（ｂ１）に示すように中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）は、互いに同じ電位を有する。図４（ｃ１）に示すように、オートゼロ期間において、出力信号ＶｏｕｔＳＧＬと出力信号ＶｏｕｔＬＰＦのそれぞれは、端子２１ａに入力される基準電圧Ｖｂに等しい。この場合、ウィンドウコンパレータ４２は、出力信号ＶｏｕｔＬＰＦが検出上限基準電圧と検出上限基準電圧の間の範囲に収まると判定し、ハイレベルの信号を出力端子Ｔ５から出力する。また、オートゼロ期間において、出力端子１４ｃ，１４ｄから出力される信号を反転入力端子及び非反転入力端子に入力してオートゼロ動作を実行することにより、チョッパアンプ１０をボルテージフォロワ回路で構成している。
【００４８】
オートゼロ期間の終了後、チョッパ動作期間が開始される。互いに相補的な制御信号φ１，φ２により、変調回路１２は入力信号Ｖｉｎ（＋），Ｖｉｎ（−）をチョッパ変調し、復調回路１５は、中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）を復調し、変調回路１８は復調回路１５によりチョッパ復調された信号を再びチョッパ変調する。スイッチドオペアンプ１４が増幅率Ａｃを有する場合、チョッパ動作開始直後において、図４（ｂ１）に示すように、電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）の値は、チョッパ変調によりＡｃ×ａと−（Ａｃ×ａ）との間を１ＣＬＫごとに交互に入れ替わる。差動シングルアンプ２１は、図４（ｃ１）に示すように出力信号ＶｏｕｔＳＧＬ＝Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）＋Ｖｂを出力する。ここで、出力信号ＶｏｕｔＳＧＬは、次式で表される。
【００４９】
【数１１】
2014060530.tif 000013
【００５０】
ここで、上記式（１１）における符号Ｎは、Ｎ≧１０ｎｆｃを満たす最小の整数である。
【００５１】
図４（ｂ２）に示すように、電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）の相対電力は、チョッパ変調によって、変調前のｆｃから周波数ｆｃ＋ｆｉｎ，ｆｃ＋３ｆｉｎ，ｆｃ＋５ｆｉｎ，…において高い。なお、中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）は、スイッチドオペアンプ１４等において発生する雑音を含み、ハイパスフィルタ２２及びローパスフィルタ２４は、出力信号ＶｏｕｔＳＧＬから少なくともチョッピング周波数ｆｃの周波数成分を通過ろ波して出力することにより、これらの雑音を低減して、信号増幅回路４１の出力信号ＶｏｕｔＬＰＦの信号対雑音比を向上させる役割を果たす。
【００５２】
図５（ａ）は、出力信号ＶｏｕｔＬＰＦの周波数特性を示すグラフである。ハイパスフィルタ２２は、遮断周波数１０−ｎｆｃＨＰＦ（ここで、ｎは正数である。）を有するよう構成され、ローパスフィルタ２４は遮断周波数１０ｎｆｃＬＰＦを有するよう構成されている。ここで、各周波数ｆｃＨＰＦ，ｆｃＬＰＦは、例えばチョッピング周波数ｆｃに設定される。図５（ｂ）は、図５（ａ）に示される正数ｎと出力信号ＶｏｕｔＬＰＦの信号値及び雑音値との関係を示すグラフである。正数ｎは、例えば出力信号ＶｏｕｔＬＰＦの信号対雑音比が最大化されるように選択される。出力信号ＶｏｕｔＬＰＦの出力レベルは正数ｎが増大するに伴い上がる一方で、熱雑音のレベルは、一般に正数ｎに比例するために数ｎが増大するに伴い雑音値も増大することにより、信号対雑音比は正数ｎがある大きさ以上になると減少する。シミュレーションの結果によれば、ｎ＜１の場合には出力信号ＶｏｕｔＬＰＦの信号値は、正数ｎの増加に伴い急激に増加するが、ｎ＞１の場合には信号値の増加の割合は次第に減少する。ハイパスフィルタ２２及びローパスフィルタ２４の回路常数は、選択された正数ｎに基づいて定められる。例えば図４（ｃ２）の例では、出力信号ＶｏｕｔＳＧＬにおけるｆｃ＋ｆｉｎより低い周波数成分はハイパスフィルタ２２により減衰されるとともにｆｃ＋３ｆｉｎより高い周波数成分がローパスフィルタ２４により減衰されて、出力信号ＶｏｕｔＬＰＦは、その信号対雑音比が出力信号ＶｏｕｔＳＧＬに比較して向上されて、改善された信号対雑音比を有する状態で出力端子Ｔ４から出力される。
【００５３】
なお、オートゼロ期間においてキャパシタ１３ａ，１４ｂに蓄積保持された電荷は、チョッパ動作の開始直後より放出されることにより中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）に影響をあたえ得るが、この影響による中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の変化の速度はチョッピング周波数ｆｃに比較して遅いため、このような電荷の放出による中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）の変化はハイパスフィルタ２２によって除去可能である。さらに、スイッチドオペアンプ１４に存在する入力オフセットがスイッチドオペアンプ１４により増幅されることで、差動シングルアンプ２１に入力される電圧が電源電圧又はグランド電圧に張り付くことがなければ、スイッチドオペアンプ１４に組み込まれているオートゼロ機能のための構成は、ハイパスフィルタ２２により代用可能なため省かれてもよい。
【００５４】
スイッチドオペアンプ１４の寄生容量Ｃｉｎに基づいて、電位差Ｖｏｕｔ（＋）−Ｖｏｕｔ（−）及び、復調回路１５の出力端子１５ａ，１５ｂから出力される２つの出力信号の電位差は実際には減衰する。しかしながら、これらの電位差の減衰の速度は、チョッピング周波数ｆｃに比較して十分に遅く、特にチョッパ動作開始直後においてはこの減衰は無視可能である。従って図４（ｂ１）のＡｃ×ａが検出上限基準電圧から検出加減基準電圧を減算した値を超える場合、ウィンドウコンパレータ４２は、チョッパ動作が開始されてから１．５ＣＬＫの後に、出力信号ＶｏｕｔＬＰＦが検出上限基準電圧と検出加減基準電圧の間の範囲に収まらないことを検出してローレベルの信号を出力端子Ｔ５から出力する。すなわち、信号増幅回路４１は、チョッパ動作が開始されてから１．５ＣＬＫの後には、チョッパ変調より低い周波数を有する低周波数の入力信号Ｖｉｎ（＋），Ｖｉｎ（−）の電位差Ｖｉｎ（＋）−Ｖｉｎ（−）を、その振幅がＡｃ×ａとなるように増幅する。信号増幅判定回路４は、チョッパ動作が開始されてから１．５ＣＬＫの後には、センサ２が検出対象を検出したことを示す出力信号を出力端子Ｔ５より出力する。なお、出力信号ＶｏｕｔＬＰＦが検出されるタイミングは、チョッパ動作が開始されてから０．５ＫＬＣ後でもよいが、１．５ＫＬＣ後の方が、出力信号ＶｏｕｔＬＰＦが安定するため、出力信号ＶｏｕｔＬＰＦの検出がより確実に行われる。
【００５５】
以上のように構成された本発明の実施の形態に係る信号増幅判定システム１によれば、信号増幅判定回路４は、チョッパ動作が開始されてから１．５ＣＬＫの後には、センサ２が検出対象を検出したことを示す出力信号を出力端子Ｔ５から出力する。つまり、入力信号を所望の増幅率Ａｃにより増幅した中間出力信号Ｖｏｕｔ（＋），Ｖｏｕｔ（−）がチョッパ動作開始直後よりウィンドウコンパレータ４２に印加され、さらにウィンドウコンパレータ４２での判定をチョッパ動作開始後まもなく実施すれば判定時点においてのスイッチドオペアンプ１４の２つの入力端子の電位差の減衰量をわずかに抑えられる。よって、信号増幅回路４１は、低周波数の微小信号を減衰することなく適正に増幅することができる。
【００５６】
なお、出力信号ＶｏｕｔＬＰＦが０．５ＫＬＣ後において安定するような構成が取られている場合には、ウィンドウコンパレータ４２は、チョッパ動作が開始されてから０．５ＣＬＫ後に、出力信号ＶｏｕｔＬＰＦが所定の範囲を超えると判定して、当該判定に対応するレベルの信号を出力する。
【００５７】
実施の形態２．
図６は、本発明の実施の形態２に係るチョッパアンプ１０ａ及びチョッパ復調のための復調回路２６の構成を示す回路図である。本実施の形態に係る信号増幅回路４１は、上記実施の形態１に係る図２の信号増幅回路４１に比較して、以下の点が異なる。
（１）チョッパアンプ１０ａが、スイッチドオペアンプ１４に代えて全差動アンプ５１を備えたこと。
（２）復調回路１５が削除されたこと。
（２）チョッパアンプ１０ａの後段にチョッパ復調のための復調回路２６を備えたこと。
【００５８】
全差動アンプ５１は、実施の形態１のスイッチドオペアンプ１４と同様に、各キャパシタ１３ａ，１３ｂを介して反転入力端子及び非反転入力端子に入力される変調回路１２からのチョッパ変調信号を増幅して出力端子５１ａ，５１ｂから出力する増幅回路と、コモンモードフィードバックのためのＣＭＦＢ回路１６ａ、１６ｂと、オートゼロ動作用の出力端子５１ｃ，５１ｄとを備えて構成される。復調回路２６は、チョッパアンプ１０ａの外部に設けられている。当該増幅回路の出力端子５１ａ，５１ｂから出力される増幅されたチョッパ変調信号は、復調回路２６に入力され、チョッピング周波数ｆｃでチョッパ復調される。信号増幅回路４１を低電圧動作させる必要がない場合には、上記実施の形態１の構成に代えて本実施の形態の構成が用いられてもよい。
【００５９】
以上のように構成された本実施の形態に係る信号増幅回路４１は、上記実施の形態１に係る信号増幅回路４１と同様に動作し、同様の作用効果が得られる。
【００６０】
実施の形態３．
図７は、本発明の実施の形態３に係る信号増幅判定システム１の構成を示す回路図である。図７の信号増幅回路４１ａは、上記実施の形態１に係る図１の信号増幅回路４１に比較して、以下の点が異なる。
（１）バッファ２３が、バッファ２３ａに置きかえられたこと。
（２）図１のローパスフィルタ２４が、バッファ２３ａに吸収されたこと。
【００６１】
図１のバッファ２３ａは遮断周波数１０ｎｆｃＬＰＦを有するよう構成されたローパスフィルタ２４を内蔵する。ハイパスフィルタ２２から出力された信号は、バッファ２３ａにおいて、当該ローパスフィルタ２４通過して遮断周波数１０ｎｆｃＬＰＦ以上の高域信号が減衰され、この高域信号が減衰された信号がバッファ２３ａから出力される。このため、出力信号ＶｏｕｔＬＰＦにおいて、遮断周波数１０ｎｆｃＬＰＦ以上の周波数を有する高域信号の雑音のレベルは既に低減されている。
【００６２】
以上のように構成された本実施の形態に係る信号増幅判定システム１によれば、上記実施形態１と同様の効果が得られるのみならず、バッファ２３ａは、遮断周波数１０ｎｆｃ以上の高域信号が減衰された状態の、改善された信号対雑音比を有する出力信号ＶｏｕｔＬＰＦを出力する。バッファ２３ａの後段にローパスフィルタを設けなくとも、信号増幅回路４１ａは、上記実施の形態１と同等の信号対雑音比を有する出力信号ＶｏｕｔＬＰＦを出力端子Ｔ４から出力できる。本実施の形態の構成は、上記実施の形態１又は２と組み合わせられて実施されてもよい。
【００６３】
実施の形態４．
図８は、本発明の実施の形態４に係る信号増幅判定システム１の構成を示す回路図である。図８の信号増幅判定システム１は、上記実施の形態１に係る図１の信号増幅判定システム１に比較して、制御信号発生回路２５がさらに、ウィンドウコンパレータ４２の動作を制御するための制御信号φ３を出力する点が異なる。
【００６４】
図９は、図８の制御信号発生回路２５から出力される制御信号φ０〜φ３を示すタイミングチャートである。制御信号発生回路２５は、制御信号φ３をウィンドウコンパレータ４２に出力し、ウィンドウコンパレータ４２を動作させ、又は停止させる。制御信号発生回路２５は、信号の増幅が行われないオートゼロ期間において、ウィンドウコンパレータ４２の動作を停止させるためのローレベルの信号を制御信号φ３として出力するとともに、信号の判定が行なわれる前後のみハイレベルの信号を制御信号φ３として出力する。この構成により、信号増幅判定回路４１による信号の判定の機能が損なわれることなく、信号の検出が行われる必要がないオートゼロ期間において電力の消費が抑制される。
【００６５】
以上のように構成された本実施の形態に係る信号増幅判定システム１によれば、上記実施形態と同様の効果が得られるのみならず、信号増幅回路４１は、ウィンドウコンパレータ４２の判定がチョッパ動作の開始後まもなく実施されることにより、電力の消費が抑制される。本実施の形態の構成は、上記実施の形態１，２，又は３と組み合わせられて実施されてもよい。
【符号の説明】
【００６６】
１…信号増幅判定システム、
２…センサ、
３…基準電圧発生回路、
４…信号増幅判定回路、
１０…チョッパアンプ、
１１ａ，１１ｂ，１３ａ，１３ｂ，１７ａ，１７ｂ，３２ａ，３２ｂ…キャパシタ、
１２，１８…変調回路、
１４…スイッチドオペアンプ、
１５，２６、３５…復調回路、
１６ａ，１６ｂ…ＣＭＦＢ回路、
１９ａ，１９ｂ…寄生キャパシタ、
２１…差動シングルアンプ、
２２…ハイパスフィルタ、
２３，２３ａ…バッファ、
２４…ローパスフィルタ、
２５…制御信号発生回路、
４１…信号増幅回路、
４２…ウィンドウコンパレータ、
５１…全差動アンプ、
６１…Ｎｃｈトランジスタ、
６２…Ｐｃｈトランジスタ、
２１１ａ，２１１ｂ，２１４，２１５，２２２，２４１…抵抗、
ＳＷ，ＳＷａ〜ＳＷｈ，ＳＷ０ａ〜ＳＷ０ｈ，ＳＷ１ａ〜ＳＷ１ｆ，ＳＷ２ａ〜ＳＷ２ｆ…スイッチ、
Ｔ１ａ，Ｔ１ｂ…入力端子、
Ｔ３ａ，Ｔ３ｂ…中間出力端子、
Ｔ４ａ，Ｔ４ｂ，Ｔ５ａ，Ｔ５ｂ…中間出力端子。
【先行技術文献】
【特許文献】
【００６７】
【特許文献１】特開２００８−０６７０５０号公報
【図１】
2014060530.tif 000014
【図２】
2014060530.tif 000015
【図３】
2014060530.tif 000016
【図４】
2014060530.tif 000017
【図５】
2014060530.tif 000018
【図６】
2014060530.tif 000019
【図７】
2014060530.tif 000020
【図８】
2014060530.tif 000021
【図９】
2014060530.tif 000022
【図１０】
2014060530.tif 000023
【図１１】
2014060530.tif 000024
【図１２】
2014060530.tif 000025
【図１３】
2014060530.tif 000026
【図１４】
2014060530.tif 000027
【図１５】
2014060530.tif 000028