(57)【要約】【課題】本発明は有機発光表示装置の電源配線構造を提供する。【解決手段】本発明に係る有機発光表示装置は、データラインとゲートライン部の交差領域に形成された複数の画素と、前記画素に電圧を供給する電源配線部を備え、前記電源配線部は、第１方向に沿って配置された複数の電源配線と、隣り合う電源配線を前記第１方向に垂直する第２方向に沿って接続する電源配線接続パターンを含み、前記電源の配線接続パターンは、前記第２方向に沿って互い違いに配置される。【選択図】図１２
2014130317.tif 000002
【特許請求の範囲】
【請求項１】
データラインとゲートライン部の交差領域に形成された複数の画素と、
前記画素に電圧を供給する電源配線部を備え、
前記電源配線部は、
第１方向に沿って配置された複数の電源配線と、隣接した電源配線を
前記第１方向に垂直な第２方向に沿って接続する電源配線接続パターンを含み、
前記電源配線接続パターンは、前記第２方向に沿って互い違いに配置されることを特徴とする有機発光表示装置。
【請求項２】
前記電源配線部は、前記画素に高電位セル駆動電圧を供給するＥＬＶＤＤ電源配線部と、前記画素に低電位セル駆動電圧を供給するＥＬＶＳＳ電源配線部を含み、
前記電源配線接続パターンは、互いに隣接するＥＬＶＤＤ電源配線を前記第２方向に沿って接続するＥＬＶＤＤ電源配線接続パターンと、隣接したＥＬＶＳＳ電源配線を前記第２方向に沿って接続するＥＬＶＳＳ電源配線接続パターンを含むことを特徴とする、請求項１記載の有機発光表示装置。
【請求項３】
前記電源配線部は、前記画素に初期化電圧を供給するＶｉｎｔ電源配線部であり、前記電源配線接続パターンはＶｉｎｔ電源配線接続パターンであることを特徴とする、請求項１―２のいずれか１項に記載の有機発光表示装置。
【請求項４】
前記電源配線部は前記画素に基準電圧を供給するＶｒｅｆ電源配線部であり、前記Ｖｒｅｆ電源配線部はＶｒｅｆ電源配線接続パターンであることを特徴とする、請求項１−２のいずれか１項に記載の有機発光表示装置。
【請求項５】
前記電源配線接続パターンは、前記第２方向に隣接した第１及び第２電源配線の間に表示パネルの垂直解像度より少ない数で配置されることを特徴とする、請求項１−４のいずれか１項に記載の有機発光表示装置。
【請求項６】
前記表示パネルの垂直解像度が‘１０８０’であるとき、前記第２方向に隣接した第１及び第２電源配線との間の電源配線接続パターンは、５〜２０個配置されることを特徴とする、請求項１−５のいずれか１項に記載の有機発光表示装置。
【請求項７】
前記源配線接続パターンは、前記第２方向に隣接した第１及び第２電源配線との間に前記第１方向に沿って等間隔に配置されることを特徴とする、請求項１−６のいずれか１項に記載の有機発光表示装置。
【請求項８】
前記電源配線接続パターンは、前記第２方向に隣接した第１及び第２電源配線との間に前記第１方向に沿って不規則な間隔で配置されることを特徴とする、請求項１−６のいずれか１項に記載の有機発光表示装置。
【請求項９】
前記第１方向はＹ方向を指示し、前記第２方向はＹ方向に垂直なＸ方向を指示することを特徴とする、請求項１−８のいずれか１項に記載の有機発光表示装置。
【請求項１０】
前記第１方向はＸ方向を指示し、前記第２方向はＸ方向に垂直なＹ方向を指示することを特徴とする、請求項１−８のいずれか１項に記載の有機発光表示装置。
【請求項１１】
前記電源配線は所定数の前記画素毎に設けられていることを特徴とする、請求項１−１０のいずれか１項に記載の有機発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光表示装置に関し、特に有機発光表示装置の電源配線構造に関する。
【背景技術】
【０００２】
アクティブマトリックス型の有機発光表示装置は自ら発光する有機発光ダイオード(Organic Light Ｅmitting Diode: 以下、“ＯＬＥＤ”と称する)を含み、応答速度が速く、発光効率、輝度と視野角が大きい利点がある。
【０００３】
自発光素子であるＯＬＥＤはアノード電極とカソード電極と、これらの間に形成された有機化合物層（ＨＩＬ、ＨＴＬ、ＥＭＬ、ＥＴＬ、ＥＩＬ）を含む。有機化合物層は、正孔注入層（Hole Injection layer、ＨＩＬ）、正孔輸送層（Hole transport layer、ＨＴＬ）、発光層（Emission layer、ＥＭＬ）、電子輸送層（Electron transport layer、ＥＴＬ）、及び電子注入層（Electron Injection layer、ＥＩＬ）で形成される。アノード電極とカソード電極に駆動電圧が印加されると正孔輸送層（ＨＴＬ）を通過した正孔と電子輸送層（ＥＴＬ）を通過した電子が発光層（ＥＭＬ）に移動して励起子を形成し、その結果、発光層（ＥＭＬ）が可視光を発生することになる。
【０００４】
有機発光表示装置は、ＯＬＥＤをそれぞれ含む画素をマトリックス形で配列してＯＬＥＤに流れる電流量を調節して階調を表現する。有機発光表示装置は、電流駆動素子として表示パネルの電源配線に流れる電流量に応じてアノード電極の電圧ＩＲ変化量が異なって表示される。ＩＲ変化量には、ＩＲドロップ（drop）とＩＲライジング（rising）が含まれる。
【０００５】
電源配線は、各画素の駆動ＴＦＴ（Thin Film Transistor）に電流を供給する高電位セル駆動電圧電源配線（以下、“ＥＬＶＤＤ電源配線”と称する）が含まれ、場合に応じて、各画素に初期化電圧（Ｖｉｎｔ）を供給する初期化電圧電源配線（以下、“Ｖｉｎｔ電源配線”と称する）と、各画素に基準電圧（Ｖｒｅｆ）を供給する基準電圧電源配線（以下、“Ｖｒｅｆ電源配線"と称する。）のような補助電源配線が、さらに含まれ得る。
【０００６】
ＥＬＶＤＤ電源配線は、図１のように表示パネルでデータラインが延在するＹ方向に沿って配置され得る。開口率を向上するために、Ｘ方向に隣接する２つの画素が１つのＥＬＶＤＤ電源配線を共有することができる。ＩＲ変化量の程度は、表示パネルに表示されたイメージパターンに応じて異なるが、暗いイメージパターンに比べて明るいイメージパターンにおいて、さらに大きくなる。特に、図２のように動画の表示時に暗いイメージパターン（Ｂ）に囲まれた明るいイメージパターン（Ａ）が急速に右（または左）に移動すると、表示パネルのＩＲ変化量特性もイメージパターンに従って移動するので、ムービング（moving）垂直クロストークが発生することになる。図３は、垂直クロストークの測定パターンにおいて明るいイメージパターン（Ａ）の境界部分を拡大して示している。図３の明るいイメージパターン（Ａ）の境界部分の電源配線の電圧分布は図４のとおりである。図３及び図４から分かるように、ＩＲドロップの程度は、暗いイメージパターン（Ｂ）、すなわち，ａとｂに比べて明るいイメージパターン（Ａ）つまり、ｃとｄでさらに大きくなる。また、ＩＲドロップの程度は、同じ明るいイメージパターン（Ａ）内にある場合であっても、どのような発光色の画素により共有されるかによって、ｃとｄのように変化し得る。このようなＩＲドロップによる電源配線の電圧差は、画素間の輝度差を招き、図２の垂直クロストークが現れる。
【０００７】
ＩＲ変化量を最小化するためにＥＬＶＤＤ電源配線を、図５のように網目の形（またはメッシュ（mesh）の形）に配置することも考えられる。網目構造において、ＥＬＶＤＤ電源配線は、表示パネルのＹ方向だけでなく、Ｘ方向に沿っても配置されている。しかし、網目構造にＥＬＶＤＤ電源配線を形成する場合には、表示パネルの内部の任意の地点でＥＬＶＤＤ電源配線と他の配線との間にショートが発生したときに表示パネル全体が発火するおそれがあり、信頼性の問題が生じ得る。網目構造を採用すると、Ｘ方向への熱伝達経路が非常に短くなるため、図９で示すように、いずれかの１つ交差地点の発火が隣接する交差地点に移り易くなる。
【０００８】
Ｖｉｎｔ電源配線とＶｒｅｆの電源配線は、図６のように配置することもでき、開口率を向上させるために図７のような網目構造に配置することもできる。図６のような構造に補助電源配線を形成する場合には、上述したＩＲ変化量に応じた問題が発生する。
【０００９】
図７のような網目構造に補助電源配線を形成する場合には、データラインと補助電源配線の交差点において容量性カップリングによって水平クロストークが発生する問題が生じる。図８及び図９を参照すると、互いに階調が異なる背景パターンとボックスパターンの境界部でデータ電圧（Vdata1）のレベルが急激に変化する。このとき、データラインと補助電源配線との間に容量性カップリングが起きて基準電圧（Ｖｒｅｆ）が揺らぐようになる。補助電源配線は、網目構造として、Ｙ方向だけでなく、Ｘ方向にも相互接続されているため、揺れた基準電圧（Ｖｒｅｆ）がＸ方向に広がっていくことになる。この基準電圧（Ｖｒｅｆ）のリップル成分は、ボックスのパターンの境界部分に位置した全画素の動作に影響を及ぼすことで水平クロストークを招く。
【００１０】
また、表示パネルの任意の点で補助電源配線が他の配線とショートすると、ショートした配線の電圧差と低ショート抵抗値により高いショート電流が局部的に流れるようになり、熱が発生する。この時、補助電源配線が網目構造に配置されると、図１０のように、その熱が上下左右に伝わり、ショート地点の周辺部の温度を急激に上げ、最悪、表示パネル全体の発火に至る。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、電源配線の配置形状を変更して画像品位を向上させ、延焼（burnt）を防止可能な有機発光表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明に係る有機発光表示装置はデータラインとゲートライン部の交差領域に形成された複数の画素と、前記画素に電圧を供給する電源配線部を備え、前記電源配線部は、第１方向に沿って配置された複数の電源配線と、互いに隣接した電源配線を前記第１方向に垂直な第２方向に沿って接続する電源配線接続パターンを含み、前記電源配線接続パターンは、前記第２方向に沿って互い違いに配置される。
【００１３】
前記電源配線部は、前記画素に高電位セル駆動電圧を供給するＥＬＶＤＤ電源配線部と、前記画素に低電位セル駆動電圧を供給するＥＬＶＳＳ電源配線部を含み、前期電源配線接続パターンは、互いに隣接するＥＬＶＤＤ電源配線を前記第２方向に沿って接続するＥＬＶＤＤ電源配線接続パターンと、互いに隣接したＥＬＶＳＳ電源配線を前記第２方向に沿って接続するＥＬＶＳＳ電源配線接続パターンを含む。
【００１４】
前記電源配線部は、前記画素に初期化電圧を供給するＶｉｎｔ電源配線部であり、前記電源配線接続パターンはＶｉｎｔ電源配線接続パターンである。
【００１５】
前記電源配線部は前記画素に基準電圧を供給するＶｒｅｆ電源配線部であり、前記Ｖｒｅｆ電源配線部はＶｒｅｆ電源配線接続パターンである。
【００１６】
前記電源配線接続パターンは、前記第２方向に隣接した第１及び第２電源配線の間に表示パネルの垂直解像度より小さい数で配置される。
【００１７】
前記表示パネルの垂直解像度が‘１０８０ ’であるとき、前記第２方向に隣接した第１及び第２電源配線との間の電源配線接続パターンは、５〜２０個配置される。
【００１８】
前記電源配線接続パターンは、前記第２方向に隣接した第１及び第２電源配線との間に前記第１方向に沿って等間隔に配置される。
【００１９】
前記電源配線接続パターンは、前記第２方向に隣接した第１及び第２電源配線との間に前記第１方向に沿って不規則な間隔で配置される。
【００２０】
前記第１方向は、Ｙ方向を指示し、前記第２方向はＹ方向に垂直なＸ方向を指示する。
【００２１】
前記第１方向は、Ｘ方向を指示し、前記第２方向はＸ方向に垂直なＹ方向を指示する。
【００２２】
前記電源配線は所定数の前記画素毎に設けられている。
【発明の効果】
【００２３】
本発明は、メイン電源配線部及び/または補助電源配線部をセミメッシュ形に実現することにより、ＩＲ変化量に応じた画像品位の低下を防止するとともに、バント（burnt）拡散を効果的に防止することができる。
【図面の簡単な説明】
【００２４】
【図１】従来のＥＬＶＤＤ電源配線の一般的な配置形態を示す図である。
【図２】図１の配置構造で表示パネルのＩＲ変化量の特性がイメージパターンの移動の影響を受け、垂直クロストークが発生することを示す図である。
【図３】従来の垂直クロストークの測定パターンにおいて明るいイメージパターンの境界部分を拡大して示す図である。
【図４】図３の明るいイメージパターンの境界部分の電源配線の電圧分布を示す図である。
【図５】従来のＥＬＶＤＤ電源配線の網目構造の配置形態を示す図である。
【図６】従来の補助電源配線（Ｖｉｎｔ電源配線、Ｖｒｅｆ電源配線）の一般的な配置形態を示す図である。
【図７】従来の補助電源配線の網目構造の配置形態を示す図である。
【図８】図７の配置構造において、背景パターンとボックスパターンの境界部からのデータ電圧のレベルが急激に変化することを示す図である。
【図９】図７の配置構造において、背景パターンとボックスパターンの境界部からのデータ電圧のレベルが急激に変化することを示す図である。
【図１０】図７の配置構造において、配線のショートによって発生した熱が拡散されることを示す図である。
【図１１】本発明の実施形態に係る有機発光表示装置を示す図である。
【図１２】本発明の一実施形態に係るＥＬＶＤＤ電源配線部の実現形態を示す図である。
【図１３Ａ】本発明の一実施形態に係るＥＬＶＤＤ電源配線部の実現形態を示す図である。
【図１３Ｂ】本発明の一実施形態に係るＥＬＶＤＤ電源配線部の実現形態を示す図である。
【図１４】ＥＬＶＤＤ電源配線接続パターンの数をそれぞれ１０個と５個に適用した場合の電源配線の電圧分布を示す図である。
【図１５】ＥＬＶＤＤ電源配線接続パターンの数をそれぞれ１０個と５個に適用した場合の電源配線の電圧分布を示す図である。
【図１６】本発明の一実施形態に係る補助電源配線部の実現形態を示す図である。
【図１７Ａ】図１６のＶｉｎｔ電源配線部のみを分離して示す図である。
【図１７Ｂ】図１６のＶｉｎｔ電源配線部のみを分離して示す図である。
【図１８Ａ】図１６のＶｒｅｆ電源配線部のみを分離して示す図である。
【図１８Ｂ】図１６のＶｒｅｆ電源配線部のみを分離して示す図である。
【図１９】本発明の一実施形態に係る有機発光表示装置の画素の回路を示す図である。
【発明を実施するための形態】
【００２５】
以下、図１１〜図１８Ｂを参照して本発明の好適な実施形態について説明する。
【００２６】
図１１は、本発明の実施形態に係る有機発光表示装置を示す。
【００２７】
図１１を参照すると、本発明の実施形態に係る有機発光表示装置は、画素（Ｐ）がマトリックスの形で配列される表示パネル１０と、データライン１４を駆動させるためのデータ駆動回路１２と、ゲートライン部１５を駆動させるためのゲート駆動回路１３と、データ駆動回路１２とゲート駆動回路１３の駆動タイミングを制御するためのタイミングコントローラ１１を備える。
【００２８】
表示パネル１０には、複数のデータライン１４と複数のゲートライン部１５が交差され、この交差領域ごとに画素（Ｐ）がマトリックス形態で配置される。ゲートライン部１５は、画素（Ｐ）の構造に応じて、スキャンライン１５ａと共にエミッションライン１５ｂと初期化ライン１５ｃを含む。各画素（Ｐ）は、1つのデータライン１４と、ゲートライン部１５を構成する３つの信号ライン（１５ａ、１５ｂ、１５ｃ）に接続される。画素（Ｐ）は、図示しない電源発生部からの高電位と低電位のセル駆動電圧（ＥＬＶＤＤ、ＥＬＶＳＳ）と基準電圧（Ｖｒｅｆ）と初期化電圧（Ｖｉｎｔ）を供給を受ける。そのため、表示パネル１０には、画素（Ｐ）に高電位と低電位のセル駆動電圧（ＥＬＶＤＤ、ＥＬＶＳＳ）を供給するためのメイン電源配線部と、画素（Ｐ）に初期化電圧（Ｖｉｎｔ）を供給するＶｉｎｔ電源配線部と、画素（Ｐ）に基準電圧（Ｖｒｅｆ）を供給するＶｒｅｆ電源配線部が形成される。メイン電源配線部はＩＲ変化量を最小限に抑え、バント（burnt）の拡散防止のためにセミメッシュ（semi mesh）構造が用いられる。メイン電源配線部にはＥＬＶＤＤ電源配線部とＥＬＶＳＳ電源配線部が含まれる。また、Ｖｉｎｔ電源配線部とＶｒｅｆ電源配線部、すなわち、補助電源配線部も同様にＩＲ変化量を最小限に抑え、バントの拡散防止のためにセミメッシュの形で実現される。
【００２９】
基準電圧（Ｖｒｅｆ）と初期化電圧（Ｖｉｎｔ）は、低電位セル駆動電圧（ＥＬＶＳＳ）より低く設定することができる。基準電圧（Ｖｒｅｆ）は、初期化電圧（Ｖｉｎｔ）より高く設定され、特に基準電圧（Ｖｒｅｆ）と初期化電圧（Ｖｉｎｔ）間の差は駆動ＴＦＴのしきい値電圧よりさらに大きくなるように設定することができる。例えば、図１９に示されるように、画素（Ｐ）はそれぞれ、ＯＬＥＤ、駆動ＴＦＴ（ＤＴ）、４つのスイッチＴＦＴ（ＳＴ１〜ＳＴ４）、２つのキャパシター（Ｃｓｔ、Ｃｇｓｓ）を含み得る。
【００３０】
タイミングコントローラ１１は、外部から入力されるデジタルビデオデータ（ＲＧＢ）を表示パネル１０の解像度に合うように再整列し、データ駆動回路１２に供給する。また、タイミングコントローラ１１は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、ドットクロック信号（ＤＣＬＫ）及びデータイネーブル信号（ＤＥ）などのタイミング信号に基づいて、データ駆動回路１２の動作タイミングを制御するためのデータ制御信号（ＤＤＣ）と、ゲート駆動回路１３の動作タイミングを制御するためのゲート制御信号（ＧＤＣ）を発生する。
【００３１】
データ駆動回路１２は、データ制御信号（ＤＤＣ）に基づいて、タイミングコントローラ１１から入力されるデジタルビデオデータ（ＲＧＢ）をアナログデータ電圧に変換してデータライン１４に供給する。
【００３２】
ゲート駆動回路１３は、ゲート制御信号（ＧＤＣ）に基づいてスキャン信号、発光制御信号、および初期化信号を発生する。ゲート駆動回路１３は、スキャン信号をライン順次方式でスキャンライン１５ａに供給し、発光制御信号をライン順次方式でエミッションライン１５ｂに供給し、初期化信号をライン順次方式で初期化ライン１５ｃに供給する。ゲート駆動回路１３は、ＧＩＰ（Gate-driver In Panel）方式に応じて、表示パネル１０上に直接形成することができる。
【００３３】
以下の本発明の実施形態では、メイン電源配線部のうちＥＬＶＤＤ電源配線部の配置構造を中心に説明するが、ＥＬＶＳＳ電源配線部も同じ形で設計することができることは勿論である。したがって、第１方向に延長されるメイン電源配線を接続するメイン電源配線接続パターンは、互いに隣接するＥＬＶＤＤ電源配線を前記第２方向に沿って接続するＥＬＶＤＤ電源配線接続パターンと、互いに隣接したＥＬＶＳＳ電源配線を前記第２方向に沿って接続するＥＬＶＳＳ電源配線接続パターンを含むことができる。
【００３４】
図１２、図１３Ａ及び図１３Ｂは、本発明の一実施形態に係るＥＬＶＤＤ電源配線部の配置形態を示す。
【００３５】
本発明に係るＥＬＶＤＤ電源配線部は図１２と図１３ＡのようにＹ方向（データラインの延長方向）に沿って配置された複数のＥＬＶＤＤ電源配線と、互いに隣接したＥＬＶＤＤ電源配線をＸ方向（ゲートライン部の延長方向）に沿って接続するＥＬＶＤＤ電源配線接続パターンを含み、これにより、セミメッシュ構造が形成される。ＥＬＶＤＤ電源配線接続パターンは、Ｘ方向に沿って互い違いに配置されることにより、Ｘ方向への熱伝達経路を長くし、また、Ｘ方向への配線抵抗を増やす。
【００３６】
ＥＬＶＤＤ電源配線は、画素ごとに１つずつ配置されるか、または複数の画素の度に1つずつ配置されても良い。例えば、ＥＬＶＤＤ電源配線は、開口率を向上させるために図１２のように、２つ（または３つ以上）の画素ごとに１つずつ配置することができる。
【００３７】
ＥＬＶＤＤ電源配線接続パターンは、Ｘ方向に隣接した第１及び第２ＥＬＶＤＤ電源配線の間に表示パネルの垂直解像度より少ない数で配置することができる。例えば、表示パネルの垂直解像度が‘１０８０ ’のとき、Ｘ方向に隣接した第１及び第２ＥＬＶＤＤ電源配線との間でＥＬＶＤＤ電源配線接続パターンは、５〜２０個配置することができる。ただし、隣接する２つの電源配線の間に配置されているＥＬＶＤＤ電源配線接続パターンの数は、表示パネルの大きさとＥＬＶＤＤ電源配線に流れる電流量、画素の電源特性などによって適宜、変更可能である。
【００３８】
ＥＬＶＤＤ電源配線接続パターンは、Ｘ方向に隣接した第１及び第２ＥＬＶＤＤ電源配線との間で、Ｙ方向に沿って等間隔に配置されるか、または、不規則な間隔で配置することができる。
【００３９】
一方、本発明に係るＥＬＶＤＤ電源配線部図１３Ｂに示すように、Ｘ方向（ゲートライン部の延長方向）に沿って配置された複数のＥＬＶＤＤ電源配線と、隣接したＥＬＶＤＤ電源配線をＹ方向（データラインの延長方向）に沿って接続するＥＬＶＤＤ電源配線接続パターンを含むセミメッシュ構造を成すことができる。この場合、ＥＬＶＤＤ電源配線接続パターンは、Ｙ方向に沿って互い違いに配置されることによりＹ方向への熱伝達経路を長くし、また、Ｙ方向への配線抵抗を増やすことになる。
【００４０】
図１４及び図１５は、ＥＬＶＤＤ電源配線接続パターンの数をそれぞれ1０個と５個に適用した場合の電源配線の電圧分布を示す。
【００４１】
図１４は、隣接する２つの電源配線の間に配置されるＥＬＶＤＤ電源配線接続パターンの数を１０個にしてセミメッシュを実現した場合における、図３の明るいイメージパターンの境界部分の電源配線の電圧分布を示す。そして、図１５は、隣接する２つの電源配線の間に配置されるＥＬＶＤＤ電源配線接続パターンの数を５つにしてセミメッシュを実装した場合における、図３の明るいイメージパターンの境界部分の電源配線の電圧分布を示す。実験を通して電源電圧降下による画素電流の変化特性を調べた結果、ＥＬＶＤＤ電源配線接続パターンの数を増加させるほど、電源電圧降下による画素電流の変化が鈍感になることが分かった。ＥＬＶＤＤ電源配線接続パターンの数は少なくとも５個以上の場合、電源電圧降下１Ｖに対して画素でのＥＬＶＤＤ電源電圧維持率が７０％以上になるので、動画の垂直クロストークの改善が可能である。ただし、ＥＬＶＤＤ電源配線接続パターンの数を従来の網目構造のように、表示パネルの垂直解像度の程度増加させると、延焼が問題になるので、ＥＬＶＤＤ電源配線接続パターンの数は、前述のように垂直解像度‘１０８０’においては５〜２０個が適当である。
【００４２】
図１６は、本発明の一実施形態に係る補助電源配線部の配置形態を示す。図１７Ａ及び 図１７Ｂは、Ｖｉｎｔ電源配線部の配置形態を示し、図１８Ａ及び図１８Ｂは、Ｖｒｅｆ電源配線部の配置形態をそれぞれ示す。
【００４３】
本発明に係る補助電源配線部はＶｉｎｔ電源配線部とＶｒｅｆ電源配線部を含む。Ｖｉｎｔ電源配線部とＶｒｅｆ電源配線部は、各々ＩＲ変化量を最小限に抑え、バント（burnt）の拡散防止のためにセミメッシュ（semi mesh）の形で実現される。
【００４４】
図１６及び図１７Ａを参照すると、本発明に係るＶｉｎｔ電源配線部はＹ方向に沿って配置された複数のＶｉｎｔ電源配線と、隣接したＶｉｎｔ電源配線をＸ方向に沿って接続するＶｉｎｔ電源配線接続パターンを含みセミメッシュ構造を形成する。Ｖｉｎｔ電源配線接続パターンは、Ｘ方向に沿って互い違いに配置されることによりＸ方向への熱伝達経路を長くし、また、Ｘ方向への配線抵抗を増やす。
【００４５】
Ｖｉｎｔ電源配線は、少なくとも２つ以上の画素ごとに１つずつ配置することもできる。例えば、Ｖｉｎｔ電源配線は、開口率を向上させるために図１６に示すように４つの画素の度に１つずつ配置することができる。Ｖｉｎｔ電源配線接続パターンは、Ｘ方向に隣接した第１及び第２Ｖｉｎｔ電源配線の間に表示パネルの垂直解像度より少ない数で配置することができる。例えば、表示パネルの垂直解像度が‘１０８０ ’のとき、Ｘ方向に隣接した第１及び第２Ｖｉｎｔ電源配線の間にＶｉｎｔ電源配線接続パターンは、５〜２０個配置することができる。本発明は、Ｖｉｎｔ電源配線接続パターンの数を垂直解像度より小さい範囲内で適切に選択することにより、データラインと容量性カップリングされる数を減らし、延焼（burnt）を抑制する。一方、Ｖｉｎｔ電源配線接続パターンは、Ｘ方向に隣接した第１及び第２Ｖｉｎｔ電源配線との間で、Ｙ方向に沿って等間隔に配置されても良く、または、不規則な間隔で配置されても良い。
【００４６】
一方、本発明に係るＶｉｎｔ電源配線部は図１７Ｂに示すように、Ｘ方向に沿って配置された複数のＶｉｎｔ電源配線と、互いに隣接したＶｉｎｔ電源配線をＹ方向に沿って接続するＶｉｎｔ電源配線接続パターンを含みセミメッシュ構造を成すこともできる。この場合、Ｖｉｎｔ電源配線接続パターンは、Ｙ方向に沿って互い違いに配置されることによりＹ方向への熱伝達経路を長くし、また、Ｙ方向への配線抵抗を増加させる役割をすることになる。
【００４７】
図１６及び図１８を参照すると、本発明に係るＶｒｅｆ電源配線部はＹ方向に沿って配置された複数のＶｒｅｆ電源配線と、 互いに隣接したＶｒｅｆ電源配線をＸ方向に沿って接続するＶｒｅｆ電源配線接続パターンを含みセミメッシュ構造を形成する。 Ｖｒｅｆ電源配線接続パターンは、Ｘ方向に沿って掛け違いに配置されることによりＸ方向への熱伝達経路を長くし、また、Ｘ方向への配線抵抗を増やす。
【００４８】
Ｖｒｅｆ電源配線は、少なくとも２つ以上の画素ごとに１つずつ配置することもできる。例えば、Ｖｒｅｆ電源配線は、開口率を向上させるために図１６に示すように４つの画素の度に１つずつ配置することができる。Ｖｒｅｆ電源配線接続パターンは、Ｘ方向に隣接した第１及び第２のＶｒｅｆ電源配線の間に表示パネルの垂直解像度より小さい数で配置することができる。例えば、表示パネルの垂直解像度が‘１０８０ ’のとき、Ｘ方向に隣接した第１及び大２のＶｒｅｆ電源配線間のＶｒｅｆ電源配線接続パターンは、５〜２０個配置することができる。本発明は、Ｖｒｅｆ電源配線接続パターンの数を垂直解像度より少ない範囲内で適切に選択することにより、データラインと容量性カップリングされる数を減らし、延焼（burnt）を抑制する。一方、Ｖｒｅｆ電源配線接続パターンは、Ｘ方向に隣接した第１及び第２のＶｒｅｆ電源配線との間で、Ｙ方向に沿って等間隔に配置されるか、または、不規則な間隔で配置することができる。
【００４９】
一方、本発明に係るＶｒｅｆ電源配線部は図１８Ｂに示すように、Ｘ方向に沿って配置された複数のＶｒｅｆ電源配線と、互いに隣接したＶｒｅｆ電源配線をＹ方向に沿って接続するＶｒｅｆ電源配線接続パターンを含みセミメッシュ構造を成すこともできる。この場合、Ｖｒｅｆ電源配線接続パターンは、Ｙ方向に沿って掛け違いに配置されることによりＹ方向への熱伝達経路を長くし、また、Ｙ方向への配線抵抗を増加させる役割をすることになる。
【００５０】
以上説明した内容から、当業者であれば本発明の技術思想を逸脱しない範囲で様々な変更及び修正が可能であることが分かる。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定めなければならない。
【図１】
2014130317.tif 000003
【図２】
2014130317.tif 000004
【図３】
2014130317.tif 000005
【図４】
2014130317.tif 000006
【図５】
2014130317.tif 000007
【図６】
2014130317.tif 000008
【図７】
2014130317.tif 000009
【図８】
2014130317.tif 000010
【図９】
2014130317.tif 000011
【図１０】
2014130317.tif 000012
【図１１】
2014130317.tif 000013
【図１２】
2014130317.tif 000014
【図１３Ａ】
2014130317.tif 000015
【図１３Ｂ】
2014130317.tif 000016
【図１４】
2014130317.tif 000017
【図１５】
2014130317.tif 000018
【図１６】
2014130317.tif 000019
【図１７Ａ】
2014130317.tif 000020
【図１７Ｂ】
2014130317.tif 000021
【図１８Ａ】
2014130317.tif 000022
【図１８Ｂ】
2014130317.tif 000023
【図１９】
2014130317.tif 000024