(57)【要約】【課題】信頼性を向上させた半導体装置、及びその製造方法を提供する。【解決手段】半導体装置は、半導体基板、素子分離絶縁層、第１絶縁層、配線層、第１の層、第２絶縁層、及び金属層を有する。素子分離絶縁層は、半導体基板の上面から半導体基板の深さ方向に延びる。第１絶縁層は、半導体基板の上面に形成される。配線層は、第１絶縁層の上面に設けられる。第１の層は、素子分離絶縁層の上面に設けられて配線層よりも低い導電率を有する。第２絶縁層は、第１絶縁層、配線層、及び第１の層を覆う。金属層は、第２絶縁層を覆い且つ配線層と電気的に接続される。【選択図】図２
2014060308.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上面から前記半導体基板の深さ方向に延びる素子分離絶縁層と、
前記半導体基板の上面に形成された第１絶縁層と、
前記第１絶縁層の上面に設けられた配線層と、
前記素子分離絶縁層の上面に設けられて前記配線層よりも低い導電率を有する第１の層と、
前記第１絶縁層、前記配線層、及び前記第１の層を覆う第２絶縁層と、
前記第２絶縁層を覆い且つ前記配線層と電気的に接続された金属層とを備え、
前記配線層及び前記第１の層は半導体により構成され、
前記第１の層の不純物濃度は、前記配線層の不純物濃度よりも低く、
前記第１の層は、前記配線層の厚みと同じ厚みを有する
ことを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板の上面から前記半導体基板の深さ方向に延びる素子分離絶縁層と、
前記半導体基板の上面に形成された第１絶縁層と、
前記第１絶縁層の上面に設けられた配線層と、
前記素子分離絶縁層の上面に設けられて前記配線層よりも低い導電率を有する第１の層と、
前記第１絶縁層、前記配線層、及び前記第１の層を覆う第２絶縁層と、
前記第２絶縁層を覆い且つ前記配線層と電気的に接続された金属層とを備える
ことを特徴とする半導体装置。
【請求項３】
前記配線層及び前記第１の層は半導体により構成され、
前記第１の層の不純物濃度は、前記配線層の不純物濃度よりも低い
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記配線層は半導体により構成され、
前記第１の層は絶縁物により構成される
ことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記第１の層は、前記配線層の厚みと同じ厚みを有する
ことを特徴とする請求項２乃至請求項４記載の半導体装置。
【請求項６】
半導体基板の表面に第１絶縁層を形成する工程と、
前記第１絶縁層を貫通し、前記半導体基板を掘り込んでトレンチを形成する工程と、
前記半導体基板の表面まで前記トレンチを埋める素子分離絶縁層を形成する工程と、
前記第１絶縁層の上面に配線層を形成すると共に、及び前記素子分離絶縁層の上面に前記配線層よりも低い導電率を有する第１の層を形成する工程と、
前記第１絶縁層、前記素子分離絶縁層、前記配線層、及び前記第１の層を覆う第２絶縁層を形成する工程と、
前記第２絶縁層を貫通して前記配線層の上面に達するホールを形成する工程と、
前記ホールを埋め且つ前記第２絶縁層を覆う金属層を形成する工程とを備える
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、半導体装置、及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子が形成される素子領域は、半導体基板のトレンチを埋める素子分離絶縁層によって分離される。そして、素子分離絶縁層の上層の平坦性を向上させるために様々な技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３０８０３０
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施の形態は、信頼性を向上させた半導体装置、及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一態様に係る半導体装置は、半導体基板、素子分離絶縁層、第１絶縁層、配線層、第１の層、第２絶縁層、及び金属層を有する。素子分離絶縁層は、半導体基板の上面から半導体基板の深さ方向に延びる。第１絶縁層は、半導体基板の上面に形成される。配線層は、第１絶縁層の上面に設けられる。第１の層は、素子分離絶縁層の上面に設けられて配線層よりも低い導電率を有する。第２絶縁層は、第１絶縁層、配線層、及び第１の層を覆う。金属層は、第２絶縁層を覆い且つ配線層と電気的に接続される。
【図面の簡単な説明】
【０００６】
【図１】第１の実施の形態に係る半導体装置を示す上面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図４】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図５】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図６】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図７】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図８】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図９】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１０】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１１】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１２】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１３】第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１４】比較例に係る半導体装置を示す断面図である。
【図１５】第２の実施の形態に係る半導体装置を示す断面図である。
【図１６】第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１７】第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１８】第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１９】第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、実施の形態に係る半導体装置について説明する。
【０００８】
［第１の実施の形態］
図１及び図２を参照して、第１の実施の形態に係る半導体装置を説明する。図１は第１の実施の形態に係る半導体装置の上面図であり、図２は図１のＡ−Ａ’断面図である。第１の実施の形態に係る半導体装置においては、図１及び図２に示すように、半導体基板１１に設けられた素子分離絶縁層１３によって素子領域Ｒは分離されている。素子領域Ｒには、半導体基板１１をチャネルとするトランジスタ等が設けられる（図示略）。
【０００９】
半導体装置は、図２に示すように、半導体基板１１、及び半導体基板１１の上面に設けられた絶縁層１２を有する。半導体基板１１は例えばシリコンにより構成され、絶縁層１２は例えば酸化シリコン（ＳｉＯ２）により構成される。この絶縁層１２を貫通し且つ半導体基板１１を掘り込んでトレンチＴが設けられている。
【００１０】
半導体装置は、図２に示すように、素子分離絶縁層１３、配線層１４、半導体層（第１の層）１５を有する。素子分離絶縁層１３は、トレンチＴを半導体基板１１の表面まで埋める。素子分離絶縁層１３は、半導体基板１１の上面から半導体基板１１の深さ方向に延びる。素子分離絶縁層１３は例えば酸化シリコン（ＳｉＯ２）により構成される。配線層１４は絶縁層１２の上面に設けられ、配線及びＭＯＳＦＥＴのゲートとして用いられる（図示略）。配線層１４は例えば半導体層１５よりも不純物濃度の高いポリシリコンにより構成される。半導体層１５は、その上層の金属層１７に生じる窪みを緩和するために設けられる。半導体層１５は、配線層１４と離れて素子分離絶縁層１３の上面及び絶縁層１２の側面に設けられ、配線層１４の厚みと同じ厚みを有する。半導体層１５は、配線層１４よりも低い導電率を有し、例えば配線層１４よりも不純物濃度の低いポリシリコンにより構成される。
【００１１】
半導体装置は、図２に示すように、絶縁層１６、金属層１７、及びパッシベーション層１８を有する。絶縁層１６は、絶縁層１２、配線層１４、及び半導体層１５を覆う。絶縁層１６は例えば酸化シリコン（ＳｉＯ２）により構成される。絶縁層１６は、その絶縁層１６を貫通し配線層１４に達するホールＨを有する。金属層１７は、このホールＨを埋め、隣接する素子領域Ｒ内の配線層１４を電気的に接続する。金属層１７は例えばアルミニウム（Ａｌ）により構成される。パッシベーション層１８は、絶縁層１６及び金属層１７を覆う。パッシベーション層１８は例えばＰ−ＳｉＯにより構成される。
【００１２】
次に、図３〜図１３を参照して、第１の実施の形態に係る半導体装置の製造方法について説明する。先ず、図３に示すように、半導体基板１１の表面を酸化させて、半導体基板１１上に絶縁層１２を形成する。次に、図４に示すように、所定パターンで絶縁層１２及び半導体基板１１をエッチングして、トレンチＴを形成する。なお、トレンチＴは、絶縁層１２を貫通して、半導体基板１１を掘り込むように形成される。
【００１３】
続いて、図５に示すように、半導体基板１１の表面までトレンチＴを埋める素子分離絶縁層１３を形成する。素子分離絶縁層１３は例えばＣＶＤにより酸化シリコンを堆積させることによって形成される。次に、図６に示すように、絶縁層１２及び素子分離絶縁層１３を覆う半導体層１４Ａを形成する。半導体層１４Ａは例えばＣＶＤによりポリシリコンを堆積させることによって形成される。
【００１４】
続いて、図７に示すように、半導体層１４Ａを所定パターンにエッチングし、半導体層１４Ａを半導体層１４Ｂ、１５に分断する。半導体層１４Ｂは絶縁層１２の上面に形成され、半導体層１５は半導体層１４Ｂと離れて素子分離絶縁層１３の上面及び絶縁層１２の側面に形成される。
【００１５】
次に、図８に示すように、半導体層１４Ｂを露出させる一方、半導体層１５を覆うレジスト２１を形成する。続いて、図９に示すように、半導体層１４Ｂに対して不純物イオンを注入する。これにより半導体層１４Ｂは配線層１４となる。一方、レジスト２１により半導体層１５にはイオンは注入されない。なお、レジスト２１は半導体層１４Ｂに対するイオン注入の後に除去される。
【００１６】
次に、図１０に示すように、絶縁層１２、素子分離絶縁層１３、配線層１４、及び半導体層１５を覆う絶縁層１６を形成する。絶縁層１６は例えばＣＶＤにより酸化シリコンを堆積させることによって形成される。続いて、図１１に示すように、絶縁層１６をエッチングして、絶縁層１６を貫通して配線層１４の上面に達するホールＨが形成される。
【００１７】
次に、図１２に示すように、絶縁層１６を覆いホールＨを埋める金属層１７を形成する。金属層１７は例えば、スパッタリング(sputtering)によりアルミニウムを堆積させることによって形成される。続いて、図１３に示すように、エッチングにより金属層１７を所定パターンに加工する。これにより、金属層１７は、隣接する素子領域Ｒの配線層１４を電気的に接続する形状となる。図１３の工程の後、絶縁層１６及び金属層１７を覆うパッシベーション層１８を形成する。パッシベーション層１８は例えばＣＶＤによりＰ−ＳｉＯを堆積させることにより形成される。
【００１８】
次に、図１４に示す比較例と第１の実施の形態とを比較する。図１４は比較例に係る半導体装置を示す断面図である。比較例は、図１４に示すように、素子分離絶縁層１３上に半導体層１５を有しておらず、この点において第１の実施の形態と異なる。このような比較例においては、素子分離絶縁層１３（トレンチＴ）上の領域において絶縁層１６及び金属層１７が大きく窪み、ラットホールＨａが生じる。このラットホールＨａにおいて金属層１７に断線が生じるおそれがある。
【００１９】
これに対して、第１の実施の形態は、図２に示すように、半導体層１５により、素子分離絶縁層１３上の領域における絶縁層１６及び金属層１７の窪みを比較例よりも緩和できる。これにより、第１の実施の形態は、比較例よりも金属層１７の断線を抑制でき、半導体装置の信頼性を向上できる。また、上記製造工程のように、半導体層１５は、配線層１４と同時に堆積されるため、本実施の形態は半導体層１５を配線層１４と別の工程で堆積させるよりも製造工程を簡略化できる。
【００２０】
［第２の実施の形態］
次に、図１５を参照して、第２の実施の形態に係る半導体装置を説明する。図１５は、第２の実施の形態に係る半導体装置を示す断面図であり、第１の実施の形態の半導体層１５の代わりに絶縁層（第１の層）１５Ａを有する。この点のみ、第１の実施の形態と第２の実施の形態は異なる。第２の実施の形態のおいて、その他の構成は第１の実施の形態と同様であるため、それら構成については同一符号を付し、その説明を省略する。
【００２１】
絶縁層１５Ａは、第１の実施の形態の半導体層１５と同様に、その上層の金属層１７に生じる窪みを緩和するために設けられる。絶縁層１５Ａは、配線層１４と離れて素子分離絶縁層１３の上面及び絶縁層１２の側面に設けられる。絶縁層１５Ａは、配線層１４よりも低い導電率を有し、例えば酸化シリコン（ＳｉＯ２）により構成される。
【００２２】
次に、図１６〜図２０を参照して、第２の実施の形態に係る半導体装置の製造工程について説明する。先ず、第１の実施の形態の図３〜図６と同様の工程が実行される。続いて、図１６に示すように、第１の実施の形態と異なるパターンで半導体層１４Ａをエッチングする。これにより、絶縁層１２の上面にのみ半導体層１４Ｂが形成され、素子分離絶縁層１３の上面及び絶縁層１２の側面は露出される。また、図１６に示すように、半導体層１４Ｂに対してイオン注入を行い、半導体層１４Ｂは配線層１４となる。
【００２３】
次に、図１７に示すように、絶縁層１２、素子分離絶縁層１３、及び配線層１４を覆うように絶縁層１５Ａを形成する。絶縁層１５Ａは例えばＣＶＤにより酸化シリコンを堆積させることにより形成される。続いて、図１８に示すように、素子分離絶縁層１３（トレンチＴ）の上方に対応する絶縁層１５Ａの上面にレジスト２２を形成する。
【００２４】
次に、図１９に示すようにエッチングを行い、素子分離絶縁層１３（トレンチＴ）の上方の領域のみに絶縁層１５Ａを残し、その他の領域において絶縁層１５Ａを除去する。図１９に示す工程の後、第１の実施の形態の図１０〜図１３と同様の工程が実行される。絶縁層１５Ａにより、第２の実施の形態は第１の実施の形態と同様の効果を奏する。
【００２５】
［その他］
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、第２の実施の形態の絶縁層１５Ａは、素子分離絶縁層１３上の領域における金属層１７の窪みを緩和する厚みであれば、配線層１４の厚みと同じ厚みでなくとも良い。
【符号の説明】
【００２６】
１１…半導体基板、  １２、１６、１５Ａ…絶縁層、  １３…素子分離絶縁層、  １４…配線層、  １４Ａ、１４Ｂ、１５…半導体層、  １７…金属層、  １８…パッシベーション層、  ２１、２２…レジスト。
【図１】
2014060308.tif 000003
【図２】
2014060308.tif 000004
【図３】
2014060308.tif 000005
【図４】
2014060308.tif 000006
【図５】
2014060308.tif 000007
【図６】
2014060308.tif 000008
【図７】
2014060308.tif 000009
【図８】
2014060308.tif 000010
【図９】
2014060308.tif 000011
【図１０】
2014060308.tif 000012
【図１１】
2014060308.tif 000013
【図１２】
2014060308.tif 000014
【図１３】
2014060308.tif 000015
【図１４】
2014060308.tif 000016
【図１５】
2014060308.tif 000017
【図１６】
2014060308.tif 000018
【図１７】
2014060308.tif 000019
【図１８】
2014060308.tif 000020
【図１９】
2014060308.tif 000021