(57)【要約】【課題】ダイシングシートから基板の小片が剥がれて飛散することを抑制する。【解決手段】基板の裏面を疎水化する（ステップＳ１００）。次いで、基板の裏面にダイシングシートを貼る（ステップＳ２００）。次いで、基板に水をかけながら基板をダイシングし、半導体チップに個片化する（ステップＳ２１０）。これにより、ダイシング時に基板とダイシングテープの界面に水が浸入することを抑制できる。従って、ダイシング時に基板の小片が飛散することを抑制できる。【選択図】図１
2014011217.tif 000002
【特許請求の範囲】
【請求項１】
基板の裏面を疎水化する疎水化工程と、
前記基板の裏面にダイシングシートを貼る貼付工程と、
前記基板に水をかけながらダイシングするダイシング工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記基板はシリコン基板であり、
前記疎水化工程は、前記基板の裏面を希フッ酸溶液で処理する工程である半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記疎水化工程において、前記基板の表面に純水を供給する半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記疎水化工程と、前記貼付工程の間に、前記基板の裏面には処理が行われない半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記貼付工程の前に、前記基板の裏面は研削されない半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記疎水化工程の前に、前記基板の表面にバンプを形成する工程を有する半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記疎水化工程と、前記ダイシング工程の間は９０日以内である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にダイシング工程を有する半導体装置の製造方法に適用可能な技術である。
【背景技術】
【０００２】
半導体チップを製造するとき、処理はウェハ単位で行われる。そして、ウェハは、ダイシングによって複数の半導体チップに個片化される。このとき、ウェハの周辺部からは、製品化されない基板の小片が発生する。ウェハをダイシングするとき、ウェハの裏面にはダイシングシートが貼られるが、ダイシング時に基板の小片がダイシングシートから剥がれて飛散する可能性がある。特許文献１に記載の技術は、この飛散を抑制するために、ダイシングシートの粘着層の組成を工夫したものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２３３７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
粘着層の種類によらず、ダイシングシートから基板の小片が剥がれて飛散することを抑制する技術が望まれている。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
一実施の形態によれば、半導体装置の製造方法は、半導体基板の裏面を疎水化する疎水化工程と、半導体基板の裏面にダイシングシートを貼る貼付工程と、半導体基板に水をかけながらダイシングするダイシング工程とを備える。
【発明の効果】
【０００６】
前記一実施の形態によれば、ダイシングシートから基板の小片が剥がれて飛散することを抑制できる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図２】基板の裏面を疎水化するときに用いる処理装置の断面図である。
【図３】基板をダイシングする工程を説明するための平面図である。
【図４】基板及びダイシングシートの断面図である。
【図５】希フッ酸溶液によって疎水化処理ができる理由を説明するための図である。
【図６】第２の実施形態に係る半導体チップの断面図である。
【図７】図６に示した半導体チップの製造方法の一例を示すフローチャートである。
【図８】第３の実施形態に係る半導体チップの構成を示す断面図である。
【図９】図８に示した半導体チップの製造方法の一例を示すフローチャートである。
【図１０】実施例のダイシング結果を示す図である。
【図１１】図８の変形例の構成を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。本図に示す半導体装置の製造方法は、以下の工程を有している。まず、基板の裏面を疎水化する（ステップＳ１００）。次いで、基板の裏面にダイシングシートを貼る（ステップＳ２００）。次いで、基板に水をかけながら基板をダイシングし、半導体チップに個片化する（ステップＳ２１０）。その後、個片化した半導体チップをダイシングテープからピックアップする（ステップＳ２２０）。
【００１０】
基板の裏面が親水化している場合、基板をダイシングしているときに、基板の裏面を伝って、基板とダイシングテープの界面のうち基板の縁に位置する部分に水が浸入することがある。基板をダイシングするとき、基板の縁に位置する部分の一部は、小片となる。この小片とダイシングテープの界面に水が浸入すると、小片がダイシングテープから剥がれやすくなる。この場合、小片がダイシング時に飛散する可能性が出てくる。
【００１１】
これに対して本実施形態では、基板の裏面にダイシングテープを貼る前に、基板の裏面を疎水化している。このため、ダイシング時に基板とダイシングテープの界面に水が浸入することを抑制できる。従って、ダイシング時に基板の小片が飛散することを抑制できる。なお、この効果を得るためには、基板の裏面を疎水化した後、基板の裏面にダイシングテープを貼るまでの間には、基板の裏面に処理が行われないのが好ましい。また、基板の裏面を疎水化した後、基板の裏面にダイシングテープを貼るまでの間は、９０日以内であるのが好ましい。以下、詳細に説明する。
【００１２】
図２は、基板ＳＵＢの裏面ＢＳＦを疎水化するとき（図１のステップＳ１００）に用いる処理装置の断面図である。この処理装置は、ステージＳＴＧ、保持部ＨＬＤ、カバーＣＶ、ノズルＮＺＬ１、及びノズルＮＺＬ２を有している。保持部ＨＬＤは、基板ＳＵＢをステージＳＴＧの表面から離した状態で保持する。具体的には、保持部ＨＬＤの一端はステージＳＴＧの表面の周辺部に取り付けられている。そして保持部ＨＬＤの他端は、ステージＳＴＧから離れる方向に延伸した後、ステージＳＴＧの中心側に向かって折れ曲がり、基板ＳＵＢの縁を保持している。基板ＳＵＢは、例えばシリコンウェハなどの半導体ウェハである。
【００１３】
ステージＳＴＧの表面には、ノズルＮＺＬ１が設けられている。ノズルＮＺＬ１は、基板ＳＵＢの裏面ＢＳＦに、裏面ＢＳＦを疎水化するための薬液を噴射する。基板ＳＵＢがシリコン基板である場合、この薬液は、例えば希フッ酸溶液である。またノズルＮＺＬ２は、基板ＳＵＢの表面に純水を噴射する。これにより、基板ＳＵＢの裏面ＢＳＦに噴射された薬液が基板ＳＵＢの表面に影響を与えることを抑制できる。
【００１４】
なお、基板ＳＵＢに薬液や純水が噴射されている間、ステージＳＴＧは保持部ＨＬＤ及び基板ＳＵＢとともに回転する。これにより、基板ＳＵＢの裏面ＢＳＦに噴射された薬液は裏面ＢＳＦの全面に広がる。また、基板ＳＵＢの表面に噴射された純水は基板ＳＵＢの表面の全面に広がる。なお、ステージＳＴＧ、保持部ＨＬＤ、及び基板ＳＵＢの周囲は、カバーＣＶによって囲まれている。このため、基板ＳＵＢに噴射された薬液や純水は周囲に飛び散らない。
【００１５】
図３は、基板ＳＵＢをダイシングする工程（図１のステップＳ２１０）を説明するための平面図である。この工程において、基板ＳＵＢの裏面ＢＳＦには、ダイシングシートＤＳＨが貼られている。ダイシングシートＤＳＨの平面形状は、基板ＳＵＢよりも大きい。ダイシングシートＤＳＨの縁は、ウェハリングＷＦＲによって保持されている。
【００１６】
基板ＳＵＢは、ダイシングラインＤＩＬに沿ってダイシングブレードＤＢＬによってダイシングされる。これにより、基板ＳＵＢは複数の半導体チップに個片化される。また基板ＳＵＢの周辺部の一部は、小片ＳＣＰとなる。またダイシングが行われている間、基板ＳＵＢの表面には、ノズルＮＺＬ３から純水が供給される。
【００１７】
図４は、基板ＳＵＢ及びダイシングシートＤＳＨの断面図である。上記したように、ダイシングシートＤＳＨは、基板ＳＵＢの裏面ＢＳＦに貼り付けられている。基板ＳＵＢの裏面ＢＳＦは、酸化されてシリコン酸化膜が形成されやすい。この場合、基板ＳＵＢの裏面ＢＳＦは親水性になり、上記した疎水化処理の必要性は高くなる。
【００１８】
本実施形態において、基板ＳＵＢの裏面は研削されていない。このため、半導体チップの製造コストは低くなる。一方で、基板ＳＵＢの裏面は平坦なままであるため、基板ＳＵＢの裏面が研削されている場合と比較して、基板ＳＵＢに対するダイシングシートＤＳＨの密着性は悪い。このため、小片ＳＣＰはダイシング時に飛散しやすい。これに対して本実施形態では、上記したように、基板の裏面にダイシングテープを貼る前に、基板の裏面を疎水化している。このため、ダイシング時に基板とダイシングテープの界面に水が浸入することを抑制できる。従って、ダイシング時に基板の小片が飛散することを抑制できる。
【００１９】
図５は、希フッ酸溶液によって疎水化処理ができる理由を説明するための図である。図５（ａ）に示すように、基板ＳＵＢがシリコン基板である場合、基板ＳＵＢの裏面ＢＳＦの表層には自然酸化や製造プロセス中の熱酸化によりシリコン酸化膜が形成され、シリコン酸化膜はその表面にダングリングボンドを有する。ダングリングボンドが存在すると電気的極性を持つ水分子を引き付けるため、裏面ＢＳＦが親水性になる。
【００２０】
これに対して図５（ｂ）に示すように、基板ＳＵＢの裏面ＢＳＦを希フッ酸で処理すると、シリコン酸化膜が除去され、ダングリングボンドが水素で終端される。このため、基板ＳＵＢの裏面ＢＳＦ表面の電気的極性が失われて水分子を引き付けなくなり、疎水性になる。
【００２１】
以上、本実施形態によれば、基板の裏面にダイシングテープを貼る前に、基板の裏面を疎水化している。このため、ダイシング時に基板とダイシングテープの界面に水が浸入することを抑制できる。従って、ダイシング時に基板の小片が飛散することを抑制できる。この効果は、基板の裏面を疎水化した後、基板の裏面にダイシングテープを貼るまでの間が９０日以内である場合に特に顕著になる。またこの効果は、基板の裏面を疎水化した後、基板の裏面にダイシングテープを張るまでの間に基板の裏面を処理しない場合に、特に顕著になる。
【００２２】
（第２の実施形態）
図６は、第２の実施形態に係る半導体チップの断面図である。本実施形態において、基板ＳＵＢには、トランジスタＴＲが形成されている。基板ＳＵＢ及びトランジスタＴＲ上には、多層配線層ＭＩＬが形成されている。具体的には、第１層目の層間絶縁膜ＩＬ１には、コンタクトＣＯＮが埋め込まれている。コンタクトＣＯＮは、例えばタングステンを用いて形成されている。層間絶縁膜ＩＬ１の上には、層間絶縁膜ＩＬ２が形成されている。層間絶縁膜ＩＬ２には、配線ＩＮＣが埋め込まれている。配線ＩＮＣは、例えば銅配線であり、ダマシン法を用いて形成されている。層間絶縁膜ＩＬ２上には、複数の配線層（本図に示す例では、層間絶縁膜ＩＬ３、層間絶縁膜ＩＬ４、及び層間絶縁膜ＩＬ５）が形成されている。層間絶縁膜ＩＬ３及び層間絶縁膜ＩＬ４には、いずれも配線及びビアが、ダマシン法（シングルダマシン法又はデュアルダマシン法）を用いて埋め込まれている。また最上層の配線層（本図に示す例では層間絶縁膜ＩＬ５）には、電極パッドＰＤが形成されている。電極パッドＰＤは、例えばアルミニウム又はアルミニウム合金を用いて形成されている。
【００２３】
電極パッドＰＤ上及び層間絶縁膜ＩＬ５上には、パッシベーション膜ＰＬが形成されている。パッシベーション膜ＰＬは、例えばシリコン酸化膜及びシリコン窒化膜の少なくとも一方を有している。また、パッシベーション膜ＰＬ上には、ポリイミド層ＰＩが形成されている。パッシベーション膜ＰＬ及びポリイミド層ＰＩは、いずれも電極パッドＰＤ上に開口を有している。この開口内に位置する電極パッドＰＤ及び開口の周囲に位置するポリイミド層ＰＩ上には、アンダーバンプメタルＵＢＭ及びニッケル層ＮＬがこの順に形成されている。アンダーバンプメタルＵＢＭは、例えばＴｉやＴｉＷやＣｕであり、それらの積層膜の場合もある。そして、ニッケル層ＮＬ上には、はんだ層ＳＤが形成されている。はんだ層ＳＤは、共晶はんだと鉛フリーはんだの両方の場合がある。共晶はんだは、ＳｎおよびＰｂからなる。鉛フリーはんだは、Ｓｎを主成分としてＣｕとＡｇを含有し、ＣｕとＡｇ両方もしくは一方を含有する。アンダーバンプメタルＵＢＭ，ニッケル層ＮＬ、及びはんだ層ＳＤにより、バンプＢＭＰが形成されている。
【００２４】
図７は、図６に示した半導体チップの製造方法の一例を示すフローチャートである。本図に示すフローチャートは、ウェハを半導体チップに個片化する前までの工程を示している。
【００２５】
まず、ウェハ状態の基板ＳＵＢに素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜はシリコン酸化膜であってもよいし、シリコン酸化膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜がシリコン酸化膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００２６】
次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインとなる不純物領域を形成する。このようにして、基板ＳＵＢ上にトランジスタＴＲが形成される。
【００２７】
次いで、素子分離膜上及びトランジスタＴＲ上に、多層配線層ＭＩＬを形成する。最上層の配線層には、電極パッドＰＤが形成される（ステップＳ１０）。次いで、多層配線層ＭＩＬ上に、パッシベーション膜ＰＬを形成する。次いで、パッシベーション膜ＰＬに、電極パッドＰＤ上に位置する開口を形成する（ステップＳ１２）．
【００２８】
次いで、パッシベーション膜ＰＬ上及び電極パッドＰＤ上に、ポリイミド層ＰＩを形成する。次いで、ポリイミド層ＰＩを露光及び現像する。これにより、ポリイミド層ＰＩには、電極パッドＰＤ上に位置する開口が形成される（ステップＳ１４）。
【００２９】
次いで、ポリイミド層ＰＩ上及びポリイミド層ＰＩの開口内（電極パッドＰＤ上を含む）に、アンダーバンプメタルＵＢＭを、例えばスパッタリング法を用いて形成する（ステップＳ１６）。
【００３０】
次いで、アンダーバンプメタルＵＢＭ上に、レジストをパターンニングする。このレジストは、アンダーバンプメタルＵＢＭのうちはんだ層ＳＤが形成されるべき領域に、開口を有している（ステップＳ１８）。次いで、アンダーバンプメタルＵＢＭをシードとして、ニッケル層ＮＬを形成するためのめっき（例えば電界めっき）と、はんだ層ＳＤを形成するためのめっき（例えば電界めっき）を、この順に行う。これにより、レジストの開口内のアンダーバンプメタルＵＢＭ上には、ニッケル層ＮＬ及びはんだ層ＳＤが形成される（ステップＳ２０）。
【００３１】
その後、レジストを剥離し、アンダーバンプメタルＵＢＭのうちニッケル層ＮＬ及びはんだ層ＳＤで覆われていない部分を除去する（ステップＳ２２）。次いで、バンプＢＭＰをリフローする（ステップＳ２４）。そして、例えばプラズマを用いて、基板ＳＵＢの表面側（バンプＢＭＰが形成されている側）をクリーニングする（ステップＳ２６）。その後、疎水化処理を行う（ステップＳ１００）。疎水化処理の詳細及び疎水化処理に求められる条件は、第１の実施形態と同様である。
【００３２】
なお、ステップＳ２６からステップＳ１００までの間のいずれのタイミングにおいても、基板ＳＵＢの裏面ＢＳＦは研削されない。また、ステップＳ１００の前において、裏面ＢＳＦには、ＳｉＮ膜などの膜は形成されない。
【００３３】
そして、疎水化処理が行われた後、ウェハ状態の基板は、保管庫で保管される。この基板は、必要に応じて、別の工場に搬送される。その後、保管庫内の基板には、必要なタイミングで、図１のステップＳ２００〜Ｓ２２０に示した処理が行われる。ステップＳ１００とステップＳ２００の間において、基板ＳＵＢの裏面ＢＳＦには処理が行われない。
【００３４】
本実施形態によっても、第１の実施形態と同様の効果が得られる。
【００３５】
なお、本実施形態において、基板ＳＵＢの裏面ＢＳＦを疎水化する処理（ステップＳ１００）は、図７に示したタイミングで行われる必要はない。例えば、疎水化後に基板ＳＵＢの裏面ＢＳＦには処理が行われないのであれば、ステップＳ１０より後のいずれのタイミングで行われても良い。
【００３６】
（第３の実施形態）
図８は、第３の実施形態に係る半導体チップの構成を示す断面図である。この半導体チップは、バンプＢＭＰの代わりにピラーＰＩＬを有している点を除いて、第２の実施形態に係る半導体チップと同様の構成である。
【００３７】
詳細には、アンダーバンプメタルＵＢＭ上には、ピラーＰＩＬが形成されている。ピラーＰＩＬは、例えば銅層ＣＵＬとニッケル層ＮＬとハンダ層ＳＤによって形成される。ただし、図11に示すように、銅層ＣＵＬとハンダ層ＳＤによって形成される場合もある。
【００３８】
図９は、図８に示した半導体チップの製造方法の一例を示すフローチャートであり、第２の実施形態における図７に相当している。本実施形態に係る半導体チップの製造方法は、レジストパターンを形成する工程（ステップＳ１８）までは、図７と同様である。
【００３９】
レジストパターンを形成した後、アンダーバンプメタルＵＢＭをシードとして、銅を形成するためのめっき（例えば電解めっき）を行う（ステップＳ１９）。その後、ニッケル層ＮＬを形成するためのめっき（例えば電解めっき）、及びハンダ層ＳＤを形成するためのめっき（例えば電解めっき）を行う（ステップＳ２１）。なお、ピラーＰＩＬが銅層ＣＵＬとはんだ層ＳＤで形成される場合は、銅層ＣＵＬを形成するためのめっきを行った後、ハンダ層ＳＤを形成するためのめっきを行う。
【００４０】
その後の処理（ステップＳ２２〜ステップＳ２６）は、図７と同様である。
【００４１】
本実施形態によっても、第２の実施形態と同様の効果が得られる。なお、本実施形態においても、基板ＳＵＢの裏面ＢＳＦを疎水化する処理（ステップＳ１００）は、図８に示したタイミングで行われる必要はない。例えば、疎水化後に基板ＳＵＢの裏面ＢＳＦには処理が行われないのであれば、ステップＳ１０より後のいずれのタイミングで行われても良い。
【００４２】
（実施例）
図１に示した方法を用いて、シリコンウェハをダイシングした。疎水化には、希フッ酸溶液を用いた。また、比較例１として、基板の裏面を疎水化しないシリコンウェハをダイシングした。さらに比較例２として、疎水化処理を行った後、裏面を酸素プラズマで処理したシリコンウェハをダイシングした。
【００４３】
図１０に、ダイシングした結果を示す。実施例に係るシリコンウェハにおいて、基板とダイシングテープの界面に水は浸入しなかった。また、実施形態に係るシリコンウェハをダイシングしても、シリコンウェハの小片は飛散しなかった。
【００４４】
また、実施例に係るシリコンウェハの裏面の水に対する濡れ性を評価した。具体的には、純水に浸漬させたシリコンウェハを水平に持ち上げた。その後、このシリコンウェハを傾け、水が落ちきるまでの時間を計測した。実施例において、水はシリコンウェハから１秒で落ちきった。これは、希フッ酸溶液によって、シリコンウェハの裏面が疎水化したため、と考えられる。
【００４５】
一方、比較例１，２に係るシリコンウェハでは、基板とダイシングテープの界面に水は浸入した。また、比較例１，２に係るシリコンウェハをダイシングすると、半導体ウェハの小片は複数飛散した。
【００４６】
また、比較例１，２に係るシリコンウェハの裏面の水に対する濡れ性を、実施例と同様の手法を用いて評価した。その結果、水はシリコンウェハから落ちきらなかった。比較例１においては、シリコンウェハの裏面が親水化したままであるため、と考えられ、比較例２においては、酸素プラズマによってシリコンウェハの裏面が再び親水化したため、と考えられる。
【００４７】
以上のことから、シリコンウェハの裏面を疎水化すると、ダイシング時にシリコンウェハの小片が飛散しないことが示された。すなわち実施例においては、シリコンウェハに対して希フッ酸溶液で処理することにより疎水化処理を行っていたが、他の方法で疎水化を行っても、同様の効果を得られることが示された。
【００４８】
以上、本発明者によってなされた発明を実施の形態及び実施例に基づき具体的に説明したが、本発明は前記実施の形態及び実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４９】
ＢＭＰ バンプ
ＢＳＦ 裏面
ＣＯＮ コンタクト
ＤＢＬ ダイシングブレード
ＤＩＬ ダイシングライン
ＤＳＨ ダイシングシート
ＨＬＤ 保持部
ＩＬ１ 層間絶縁膜
ＩＬ２ 層間絶縁膜
ＩＬ３ 層間絶縁膜
ＩＬ４ 層間絶縁膜
ＩＬ５ 層間絶縁膜
ＩＮＣ 配線
ＭＩＬ 多層配線層
ＮＬ ニッケル層
ＮＺＬ１ ノズル
ＮＺＬ２ ノズル
ＮＺＬ３ ノズル
ＰＤ 電極パッド
ＰＩ ポリイミド層
ＰＩＬ ピラー
ＰＬ パッシベーション膜
ＳＤ ハンダ層
ＳＴＧ ステージ
ＳＵＢ 基板
ＴＲ トランジスタ
ＵＢＭ アンダーバンプメタル
ＷＦＲ ウェハリング
ＳＣＰ 小片
【図１】
2014011217.tif 000003
【図２】
2014011217.tif 000004
【図３】
2014011217.tif 000005
【図４】
2014011217.tif 000006
【図５】
2014011217.tif 000007
【図６】
2014011217.tif 000008
【図７】
2014011217.tif 000009
【図８】
2014011217.tif 000010
【図９】
2014011217.tif 000011
【図１０】
2014011217.tif 000012
【図１１】
2014011217.tif 000013