(57)【要約】【課題】複数の金属元素を含み、結晶化度の高い酸化物膜を成膜する。また、当該酸化物膜を成膜可能なスパッタリング用ターゲットおよびその使用方法を提供する。【解決手段】複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒の平均粒径が３μｍ以下のスパッタリング用ターゲットである。また、複数の結晶粒は、劈開面を有する。スパッタリング用ターゲットが平均粒径の３μｍ以下である複数の結晶粒を有することで、当該スパッタリング用ターゲットにイオンを衝突させたときに、結晶粒の劈開面からスパッタ粒子を剥離させることができる。【選択図】図１
2014025147.tif 000002
【特許請求の範囲】
【請求項１】
複数の結晶粒を有する多結晶酸化物を含み、
前記複数の結晶粒の平均粒径が３μｍ以下であることを特徴とするスパッタリング用ターゲット。
【請求項２】
複数の結晶粒を有する多結晶酸化物を含み、
前記複数の結晶粒のうち、粒径が０．４μｍ以上１μｍ以下である結晶粒の割合が８％以上であることを特徴とするスパッタリング用ターゲット。
【請求項３】
請求項１または請求項２において、
前記複数の結晶粒は、六方晶であることを特徴とするスパッタリング用ターゲット。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記複数の結晶粒は、劈開面を有することを特徴とするスパッタリング用ターゲット。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記多結晶酸化物は、Ｉｎ、Ｍ（ＭはＧａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕ）およびＺｎを含むことを特徴とするスパッタリング用ターゲット。
【請求項６】
請求項５において、
前記多結晶酸化物に含まれる前記Ｉｎ、前記Ｍおよび前記Ｚｎの原子数比が化学量論的組成の近傍となることを特徴とするスパッタリング用ターゲット。
【請求項７】
複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットの使用方法であって、
前記スパッタリング用ターゲットにイオンを衝突させ、前記結晶粒を劈開して得られる平板状のスパッタ粒子の供給源とすることを特徴とするスパッタリング用ターゲットの使用方法。
【請求項８】
複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットの使用方法であって、
前記複数の結晶粒は、劈開面を有し、
前記スパッタリング用ターゲットにイオンを衝突させることによって前記劈開面からスパッタ粒子を剥離させることを特徴とするスパッタリング用ターゲットの使用方法。
【請求項９】
請求項７または請求項８において、
前記複数の結晶粒は、六方晶であることを特徴とするスパッタリング用ターゲットの使用方法。
【請求項１０】
請求項７乃至請求項９のいずれか一において、
前記多結晶酸化物は、Ｉｎ、Ｍ（ＭはＧａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕ）およびＺｎを含むことを特徴とするスパッタリング用ターゲットの使用方法。
【請求項１１】
請求項１０において、
前記多結晶酸化物に含まれる前記Ｉｎ、前記Ｍおよび前記Ｚｎの原子数比が化学量論的組成の近傍となることを特徴とするスパッタリング用ターゲットの使用方法。
【請求項１２】
請求項１０または請求項１１において、
前記結晶粒の劈開面を、ＭおよびＺｎが混合された第１の面とＭおよびＺｎが混合された第２の面との間に有することを特徴とするスパッタリング用ターゲットの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
スパッタリング用ターゲット、その作製方法、および使用方法に関する。また、前述のスパッタリング用ターゲットを用いてスパッタリング法により成膜される酸化物膜、およびその酸化物膜を用いた半導体装置に関する。
【０００２】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン膜が広く知られているが、その他として酸化物半導体膜が注目されている。
【０００４】
例えば、電子キャリア濃度が１０１８／ｃｍ３未満である、Ｉｎ、ＧａおよびＺｎを含む非晶質酸化物半導体膜を用いたトランジスタが開示されており、当該酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている（特許文献１参照。）。
【０００５】
複数の金属元素を含む酸化物半導体膜は、キャリア密度の制御性が高いものの、非晶質化しやすく、物性が不安定であるという問題があった。
【０００６】
一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有することが報告されている（非特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２８号公報
【非特許文献】
【０００８】
【非特許文献１】Ｓｈｕｎｐｅｉ  Ｙａｍａｚａｋｉ，  Ｊｕｎ  Ｋｏｙａｍａ，  Ｙｏｓｈｉｔａｋａ  Ｙａｍａｍｏｔｏ  ａｎｄ  Ｋｅｎｊｉ  Ｏｋａｍｏｔｏ，  ”Ｒｅｓｅａｒｃｈ，  Ｄｅｖｅｌｏｐｍｅｎｔ，  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ”  ＳＩＤ  ２０１２  ＤＩＧＥＳＴ  ｐｐ１８３−１８６
【発明の概要】
【発明が解決しようとする課題】
【０００９】
複数の金属元素を含む酸化物膜の成膜方法であって、結晶化度の高い酸化物膜を成膜する薄膜形成方法を提供することを課題の一とする。
【００１０】
当該酸化物膜を成膜可能なスパッタリング用ターゲットを提供することを課題の一とする。
【００１１】
当該スパッタリング用ターゲットの使用方法を提供することを課題の一とする。
【００１２】
酸化物膜を用いた電気特性の安定したトランジスタを提供することを課題の一とする。
【００１３】
当該トランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１４】
本発明の一態様は、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒の平均粒径が３μｍ以下のスパッタリング用ターゲットである。
【００１５】
また、複数の結晶粒は、劈開面を有する。劈開面とは、結晶粒を構成する原子の結合が弱い面（劈開する面または劈開しやすい面のこと）をいう。
【００１６】
スパッタリング用ターゲットが、平均粒径の３μｍ以下である複数の結晶粒を有することで、当該スパッタリング用ターゲットにイオンを衝突させたときに、結晶粒の劈開面からスパッタ粒子を剥離させることができる。
【００１７】
なお、結晶粒の粒径は、例えば電子後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ  Ｂａｃｋｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ）によって測定することができる。ここで示す結晶粒の粒径は、結晶粒の断面を正円形と仮定したときの断面積から算出される。結晶粒の断面は、ＥＢＳＤの結晶粒マップから観察することができる。具体的には、結晶粒の断面積がＳであるとき、結晶粒の断面の半径をｒとし、Ｓ＝πｒ２の関係から半径ｒを算出し、半径ｒの２倍を粒径としている。
【００１８】
スパッタリング用ターゲットは、好ましくは相対密度を９０％以上、９５％以上、または９９％以上とする。なお、スパッタリング用ターゲットの相対密度とは、スパッタリング用ターゲットの密度と、それと同一組成の物質の気孔のない状態における密度との比をいう。
【００１９】
このようにして剥離させたスパッタ粒子は、結晶粒の一部によって形成されるため、高い結晶性を有する。従って当該スパッタ粒子を堆積させることで結晶化度の高い酸化物膜を成膜することができる。
【００２０】
なお、スパッタ粒子は劈開面から剥離するため、その形状は平板状（ペレット状ともいう。）となる。また、平板状のスパッタ粒子は、安定性の観点から自明なように、劈開面と被成膜面とが平行になるよう被成膜面に付着する割合が高い。従って、成膜される酸化物膜の結晶部は一つの結晶軸に対して配向することになる。例えば、結晶粒の劈開面がａ−ｂ面に平行な面である場合、酸化物膜はｃ軸配向性を有する。即ち、被成膜面の法線ベクトルと酸化物膜に含まれる結晶部のｃ軸とが平行になる。ただし、ａ軸はｃ軸を基準に回転自在であるため、酸化物膜に含まれる複数の結晶部のａ軸の方向は一様ではない。なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００２１】
スパッタ粒子は理想的には単結晶であるが、イオンの衝突の影響などによって一部の領域で結晶性が低下していても構わない。従って、成膜される酸化物膜は結晶部と結晶部との間に結晶性の低い領域を含むことがある。
【００２２】
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）の結晶の劈開面について説明する。
【００２３】
富士通株式会社製Ｍａｔｅｒｉａｌｓ  Ｅｘｐｌｏｒｅｒ５．０を用いて古典分子動力学計算を行った。なお、温度を３００Ｋ、時間刻み幅を０．０１ｆｓ、ステップ数を１０００万回とした。また、２６８８原子のＩｎ−Ｇａ−Ｚｎ酸化物の結晶を用いた。計算では、アルゴン原子に３００ｅＶのエネルギーを与え、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶のａ−ｂ面に垂直な方向から衝突させた。また、計算には、位置が変動しないよう固定した固定層を設けた。また、温度制御層として常に一定の温度（３００Ｋ）とした層を設けた。
【００２４】
アルゴン原子が衝突してから１００ｐｓ後、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は、ａ−ｂ面に沿って、ＧａおよびＺｎを含む第１の面（ＧａおよびＺｎが混合された面）と、ＧａおよびＺｎを含む第２の面と、を境に劈開した。
【００２５】
即ち、Ｉｎ−Ｇａ−Ｚｎ酸化物結晶であるスパッタリング用ターゲットの表面にイオンが衝突すると、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒は、Ｉｎ−Ｇａ−Ｚｎ酸化物結晶のａ−ｂ面に平行な面に沿って劈開し、ａ−ｂ面に平行な上面および下面を有する平板状のスパッタ粒子が剥離することがわかった。
【００２６】
なお、複数の結晶粒は、六方晶であると好ましい。複数の結晶粒が六方晶である場合、劈開面から剥離されたスパッタ粒子は内角が１２０°である概略正六角形の上面および下面を有する六角柱状となる。
【００２７】
図１（Ａ）は、スパッタリング用ターゲット１０００にイオン１００１が衝突し、スパッタ粒子１００２が剥離する様子を示した模式図である。なお、スパッタ粒子１００２は、六角形の面がａ−ｂ面と平行な面である六角柱状であってもよい。その場合、六角形の面と垂直な方向がｃ軸方向である（図１（Ｂ）参照。）。スパッタ粒子１００２は、酸化物の種類によっても異なるが、ａ−ｂ面と平行な面の直径が２ｎｍ以上３０ｎｍ以下程度となる。以下では、イオン１００１が酸素の陽イオンである場合について説明する。
【００２８】
剥離されたスパッタ粒子１００２は、側面、上面または下面が正に帯電する。または、側面には酸素が結合しており、当該酸素との結合箇所に正の電荷を有する。これは、スパッタ粒子１００２が剥離する際、または剥離した後、プラズマに曝されるため、または酸素の陽イオンと結合するためである。スパッタ粒子１００２の側面、上面または下面が正に帯電することにより、スパッタ粒子１００２が被成膜面１００３に到達する際に、スパッタ粒子１００２同士が反発し合い、スパッタ粒子１００２は酸化物の堆積していない領域に選択的に付着する。従って、酸化物膜は均一な厚さで成膜される（図１（Ｃ）参照。）。
【００２９】
または、本発明の一態様は、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒のうち、粒径が０．４μｍ以上１μｍ以下である結晶粒の割合が８％以上のスパッタリング用ターゲットである。
【００３０】
複数の結晶粒のうち、粒径が０．４μｍ以上１μｍ以下である結晶粒の割合を８％以上とすることにより、スパッタリング用ターゲットにイオンを衝突させた際に、劈開面からスパッタ粒子を剥離しやすくできる。従って、より結晶化度の高い酸化物膜を成膜することができる。
【００３１】
また、複数の結晶粒のうち、粒径が０．４μｍ以上１μｍ以下である結晶粒の割合を８％以上とすることにより、一つ一つの結晶粒が小さくなることで結晶に歪みが生じ、劈開面で剥離しやすくできる。
【００３２】
このような多結晶酸化物として、例えばＩｎ、Ｍ（ＭはＧａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕ）およびＺｎを含む酸化物を用いればよい。
【００３３】
また、当該多結晶酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比は、化学量論的組成の近傍となることが好ましい。多結晶酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比が化学量論的組成の近傍となることによって、当該多結晶酸化物の結晶性を高めることができる。なお、近傍と記載したように、プラスマイナス１０％の範囲で原子数比と化学量論的組成とがずれていても構わない。
【００３４】
Ｉｎ、ＭおよびＺｎを含む多結晶酸化物に含まれる結晶粒は、ＭとＺｎとを含む第１の面と、ＭとＺｎとを含む第２の面との間に劈開面を有する。
【００３５】
多結晶酸化物であるスパッタリング用ターゲットは、例えば以下の方法で作製する。まず、ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、混合された酸化物粉末を焼成して反応物を得た後、当該反応物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物粉末を作製し、酸化物粉末を型に敷き詰めて成形し、加圧処理を行った後、焼成を行うことで板状酸化物を形成する。型内の板状酸化物上に再び酸化物粉末を敷き詰めて成形し、加圧処理を行った後、焼成を行うことで板状酸化物を厚くする。板状酸化物を厚くする工程をｎ回（ｎは自然数）行うことで板状酸化物が２ｍｍ以上２０ｍｍ以下の厚さとし、スパッタリング用ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。
【００３６】
ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、混合された酸化物粉末を焼成すると、Ｉｎ−Ｍ−Ｚｎ酸化物の多結晶が得られる。該多結晶Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な劈開面を含むため、粉砕することで得られる酸化物粉末は、ａ−ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むことになる。この平板状の結晶粒を型に敷き詰め、成形する際に外部から振動を与えると、ａ−ｂ面に平行な面を上に向けて結晶粒が並べられるため、結晶粒同士のａ−ｂ面が平行となる。その後、得られた酸化物粉末を敷き詰めて成形し、加圧処理を行った後で焼成を行うことで、さらに結晶粒同士のａ−ｂ面が平行となる割合が増加し、ｃ軸配向性が高まった多結晶Ｉｎ−Ｍ−Ｚｎ酸化物が得られる。このような、粉砕、成形、焼成および加圧処理を繰り返し行うことで、徐々にｃ軸配向性が高まった多結晶Ｉｎ−Ｍ−Ｚｎ酸化物を得ることができる。
【００３７】
ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末が、２：１：３、２：２：１、８：４：３、３：１：１、１：１：１、１：３：２、１：３：４、１：６：２、１：６：４、１：６：８、４：２：３、１：１：２、３：１：４または３：１：２である。なお、所定のｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【００３８】
なお、スパッタリング用ターゲットに対し、１０００℃以上１５００℃以下の温度で１時間以上２４時間以下の加熱処理を行ってもよい。
【００３９】
以上のようにして作製されたスパッタリング用ターゲットは、ｃ軸配向性が高く、また粒径の小さい結晶粒の割合を高くすることができる。
【００４０】
または、本発明の一態様は、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットの使用方法であって、複数の結晶粒は、劈開面を有し、スパッタリング用ターゲットにイオンを衝突させることによって劈開面からスパッタ粒子を剥離させるスパッタリング用ターゲットの使用方法である。
【００４１】
または、本発明の一態様は、当該スパッタリング用ターゲットを使用することで成膜される酸化物膜である。
【００４２】
以下に、酸化物膜の結晶化度を高める方法の一例を示す。
【００４３】
酸化物膜の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき、結晶化度の高い酸化物膜を成膜することができる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００４４】
また、酸化物膜の被成膜面が微細な凹凸を有すると結晶化度を低下させる。従って、酸化物膜の被成膜面の平坦性を高めることで結晶化度の高い酸化物膜を成膜することができる。
【００４５】
また、成膜時の加熱温度を高めることで、被成膜面到達後にスパッタ粒子のマイグレーションが起こるため、結晶化度の高い酸化物膜を成膜することができる。具体的には、成膜時の加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする。成膜時の加熱温度を高めることで、平板状のスパッタ粒子が被成膜面に到達した場合、被成膜面上でマイグレーションが起こり、スパッタ粒子の劈開面と平行な面が被成膜面に付着しやすくなる。
【００４６】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減し、結晶化度の高い酸化物膜を成膜することができる。成膜ガス中の酸素割合は、３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上、さらに好ましくは１００体積％とする。
【００４７】
加えて、成膜後に加熱処理を行い、酸化物膜中の不純物濃度を低減すると結晶化度の高い酸化物膜とすることができる。加熱処理は、不活性雰囲気または減圧下で行うと不純物濃度を低減する効果が高い。また、不活性雰囲気または減圧下で加熱処理を行った後に、酸化性雰囲気で加熱処理を行うと好ましい。これは、不活性雰囲気または減圧下で行った加熱処理によって酸化物膜中の不純物濃度の低減とともに酸化物膜中に酸素欠損が生じてしまうことがあるためである。酸化性雰囲気における加熱処理を行うことで、酸化物膜中の酸素欠損を低減することができる。
【００４８】
以上のようにして、結晶化度の高い酸化物膜を成膜することができる。
【００４９】
結晶化度の高い酸化物膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であると好ましい。
【００５０】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【００５１】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００５２】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【００５３】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００５４】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【００５５】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３０．８°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００５６】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００５７】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａ−ｂ面に平行な面である。
【００５８】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００５９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部の結晶構造の一例について図２乃至図５を用いて詳細に説明する。なお、特に断りがない限り、図２乃至図５は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａ−ｂ面とする。なお、単に上半分、下半分という場合、ａ−ｂ面を境にした場合の上半分、下半分をいう。また、図２において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【００６０】
図２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図２（Ａ）の構造は、八面体構造をとるが、理解を容易にするため平面構造で示している。なお、図２（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図２（Ａ）に示す小グループは電荷が０である。
【００６１】
図２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａ−ｂ面に存在する。図２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図２（Ｂ）に示す構造をとりうる。図２（Ｂ）に示す小グループは電荷が０である。
【００６２】
図２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。図２（Ｃ）に示す小グループは電荷が０である。
【００６３】
図２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図２（Ｄ）に示す小グループは電荷が＋１となる。
【００６４】
図２（Ｅ）に、２個のＺｎを含む小グループを示す。図２（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図２（Ｅ）に示す小グループは電荷が−１となる。
【００６５】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループと呼ぶ。
【００６６】
ここで、これらの小グループ同士が結合する規則について説明する。図２（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図２（Ｂ）に示す５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。図２（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【００６７】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【００６８】
図３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ酸化物の層構造を構成する中グループのモデル図を示す。図３（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図３（Ｃ）は、図３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【００６９】
図３（Ａ）においては、理解を容易にするため、３配位のＯは省略し、４配位のＯは個数のみ示す。例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを、丸枠の３として示している。同様に、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあることを、丸枠の１として示している。また、同様に、Ｚｎの下半分（または上半分）には１個の４配位のＯがあることを、丸枠の１として示し、上半分（または下半分）には３個の４配位のＯがあることを丸枠の３として示している。
【００７０】
図３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【００７１】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む小グループで層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図２（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【００７２】
具体的には、図３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ酸化物の結晶の層構造は、Ｉｎ２ＳｎＺｎＯ６（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【００７３】
また、このほかにも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物や、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物や、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物や、Ｉｎ−Ｇａ酸化物などを用いた場合も同様である。
【００７４】
例えば、図４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ酸化物の層構造を構成する中グループのモデル図を示す。
【００７５】
図４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ酸化物の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【００７６】
図４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図４（Ｃ）は、図４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【００７７】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【００７８】
また、Ｉｎ−Ｇａ−Ｚｎ酸化物の層構造を構成する中グループは、図４（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【００７９】
具体的には、図４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ酸化物の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
【００８０】
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図５（Ａ）に示す結晶構造を取りうる。なお、図５（Ａ）に示す結晶構造において、図２（Ｂ）で説明したように、ＧａおよびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【００８１】
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図５（Ｂ）に示す結晶構造を取りうる。なお、図５（Ｂ）に示す結晶構造において、図２（Ｂ）で説明したように、ＧａおよびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【００８２】
以下に、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶がａ−ｂ面に平行な面の表面構造を有する割合が高い理由を説明する。
【００８３】
結晶の平衡形では、表面エネルギーの小さい面の面積が大きくなる。また、結晶の劈開も、同様に表面エネルギーの小さい面で起こりやすい。以下に、各面の表面エネルギーの計算結果を示す。
【００８４】
ここで、表面エネルギーとは、表面構造のエネルギーから結晶構造のエネルギーを引いた値を表面積で割ったものをいう。
【００８５】
計算には、密度汎関数理論に基づく第一原理計算ソフトＣＡＳＴＥＰを用い、擬ポテンシャルをウルトラソフト型、カットオフエネルギーを４００ｅＶとした。
【００８６】
図６乃至図９に、計算に用いた結晶構造と表面構造を示す。なお、図６乃至図９に示す表面構造において、空間となっている部分は真空を示す。即ち、空間と接している面が表面である。また、表面は上下に存在するが、理解を容易にするため、下側の空間は省略して示す。
【００８７】
図６に示す表面構造（１）の表面エネルギーは、ＩｎおよびＯからなる（００１）面の表面エネルギーならびにＧａおよびＯからなる（００１）面の表面エネルギーの平均値である。また、表面構造（２）の表面エネルギーは、ＧａおよびＯからなる（００１）面の表面エネルギーならびにＺｎおよびＯからなる（００１）面の表面エネルギーの平均値である。また、表面構造（３）の表面エネルギーは、ＺｎおよびＯからなる（００１）面の表面エネルギーならびにＩｎおよびＯからなる（００１）面の表面エネルギーの平均値である。得られた、表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算することで、ＩｎおよびＯからなる（００１）面の表面エネルギー、ＧａおよびＯからなる（００１）面の表面エネルギー、ならびにＺｎおよびＯからなる（００１）の表面エネルギーを算出した。本明細書では、便宜上ａ−ｂ面に平行な面を（００１）面と記載することがある。なお、その他の面（（１００）面や（１０−１）面など）についても同様の記載をすることがある。
【００８８】
図７に示す表面構造（４）は、ＧａおよびＺｎが混合された（００１）面であり、上下とも同様の表面を有する。
【００８９】
なお、図８および図９に示す構造は、それぞれ（１００）面および（１０−１）面である。なお、（１００）面、（１０−１）面は、複数種の表面エネルギーを有する。（１００）面、（１０−１）面の最表面には全ての元素が出るため、ここでは、代表的な２つの側面の表面エネルギーの平均値を各面の表面エネルギーとした。また、表面構造（６）および表面構造（７）には異なる表面を用意しており、簡便のため、それぞれを単に（１０−１）面＿ａ、（１０−１）面＿ｂと記載する。
【００９０】
表面構造（１）の表面エネルギーは１．５４Ｊ／ｍ２であった。
【００９１】
表面構造（２）の表面エネルギーは１．２４Ｊ／ｍ２であった。
【００９２】
表面構造（３）の表面エネルギーは１．５７Ｊ／ｍ２であった。
【００９３】
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算すると、ＩｎおよびＯからなる（００１）面の表面エネルギーは１．８８Ｊ／ｍ２であった。
【００９４】
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算すると、ＧａおよびＯからなる（００１）面の表面エネルギーは１．２１Ｊ／ｍ２であった。
【００９５】
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算すると、ＺｎおよびＯからなる（００１）面の表面エネルギーは１．２６Ｊ／ｍ２であった。
【００９６】
表面構造（４）の表面エネルギーは０．３５Ｊ／ｍ２であった。
【００９７】
表面構造（５）の表面エネルギーは１．６４Ｊ／ｍ２であった。
【００９８】
表面構造（６）の表面エネルギーは１．７２Ｊ／ｍ２であった。
【００９９】
表面構造（７）の表面エネルギーは１．７９Ｊ／ｍ２であった。
【０１００】
以上の計算結果より、表面構造（４）の表面エネルギーがもっとも小さいことがわかった。即ち、ＧａおよびＺｎが混合された（００１）面を表面としたときの表面エネルギーがもっとも小さいことがわかった。
【０１０１】
従って、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は、ａ−ｂ面に平行な面の表面構造を有する割合が高いことがわかる。
【０１０２】
または、本発明の一態様は上述した酸化物膜をチャネル領域に有するトランジスタである。
【０１０３】
または、本発明の一態様は、当該トランジスタを有する半導体装置である。
【発明の効果】
【０１０４】
複数の結晶粒を有し、結晶粒の平均粒径が３μｍ以下である多結晶酸化物を含むスパッタリング用ターゲットを提供することができる。
【０１０５】
また、当該スパッタリング用ターゲットにイオンを衝突させ、劈開面から剥離することで、結晶化度の高い酸化物膜を成膜することができる。
【０１０６】
また、結晶化度の高い酸化物膜を用いることで、電気特性の安定したトランジスタを提供することができる。
【０１０７】
また、当該トランジスタを有することで、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【０１０８】
【図１】スパッタリング用ターゲットから剥離するスパッタ粒子と、スパッタ粒子が被成膜面に到達する様子を示した模式図。
【図２】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図３】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図４】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図５】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図６】結晶構造および表面構造を説明する図。
【図７】結晶構造および表面構造を説明する図。
【図８】結晶構造および表面構造を説明する図。
【図９】結晶構造および表面構造を説明する図。
【図１０】スパッタリング用ターゲットの作製方法の一例を示すフロー図。
【図１１】成膜装置の一例を示す上面図。
【図１２】成膜装置の構成の一例を示す図。
【図１３】トランジスタの一例を示す上面図および断面図。
【図１４】トランジスタの一例を示す上面図および断面図。
【図１５】トランジスタの一例を示す上面図および断面図。
【図１６】トランジスタの一例を示す上面図および断面図。
【図１７】トランジスタの一例を示す上面図および断面図。
【図１８】トランジスタの一例を示す上面図および断面図。
【図１９】本発明の一態様に係る半導体装置の回路図および断面図。
【図２０】本発明の一態様に係る半導体装置の回路図。
【図２１】本発明の一態様に係る半導体装置の回路図および断面図。
【図２２】本発明の一態様に係る半導体装置の回路図。
【図２３】本発明の一態様に係る半導体装置の回路図、断面図および電気特性を示す図。
【図２４】本発明の一態様に係る半導体装置の回路図、電気特性を示す図および断面図。
【図２５】本発明の一態様に係るＣＰＵの構成を示すブロック図。
【図２６】本発明の一態様に係るＥＬ素子を用いた表示装置の画素の一部の回路図。
【図２７】本発明の一態様に係るＥＬ素子を用いた表示装置の上面図、断面図および発光層の断面図。
【図２８】本発明の一態様に係るＥＬ素子を用いた表示装置の断面図。
【図２９】本発明の一態様に係る液晶素子を用いた表示装置の画素の回路図。
【図３０】本発明の一態様に係る液晶素子を用いた表示装置の断面図。
【図３１】本発明の一態様に係る電子機器を説明する図。
【図３２】試料１の反射電子像。
【図３３】試料１の結晶粒マップおよび結晶粒径のヒストグラム。
【図３４】試料２の結晶粒マップおよび結晶粒径のヒストグラム。
【図３５】試料３の結晶粒マップおよび結晶粒径のヒストグラム。
【図３６】酸化物膜１および酸化物膜２の結晶配向を示す図、および酸化物膜３および酸化物膜４の結晶配向を示す図。
【図３７】酸化物膜５のＳＴＥＭによる明視野像およびＨＡＡＤＦ−ＳＴＥＭ像。
【図３８】酸化物膜６のＳＴＥＭによる明視野像およびＨＡＡＤＦ−ＳＴＥＭ像。
【発明を実施するための形態】
【０１０９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【０１１０】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【０１１１】
（実施の形態１）
本実施の形態では、本発明の一態様に係るスパッタリング用ターゲットについて説明する。
【０１１２】
スパッタリング用ターゲットは、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下である。
【０１１３】
または、スパッタリング用ターゲットは、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒のうち、粒径が０．４μｍ以上１μｍ以下である結晶粒の割合が８％以上、好ましくは１５％以上、さらに好ましくは２５％以上である。
【０１１４】
また、スパッタリング用ターゲットに含まれる複数の結晶粒は、劈開面を有する。劈開面は、例えばａ−ｂ面に平行な面である。
【０１１５】
スパッタリング用ターゲットは、好ましくは相対密度が９０％以上、９５％以上、または９９％以上である。
【０１１６】
複数の結晶粒の粒径が小さいことにより、スパッタリング用ターゲットにイオンを衝突させると、劈開面からスパッタ粒子が剥離する。剥離したスパッタ粒子は、劈開面と平行な上面および下面を有する平板状となる。また、複数の結晶粒の粒径が小さいことにより、結晶に歪みが生じ、劈開面から剥離しやすくなる。
【０１１７】
また、スパッタリング用ターゲットに含まれる複数の結晶粒が六方晶である場合、平板状のスパッタ粒子は、内角が１２０°である概略正六角形の上面および下面を有する六角柱状となる。
【０１１８】
また、スパッタ粒子は理想的には単結晶であるが、一部がイオンの衝突の影響などによって非晶質化していても構わない。
【０１１９】
このようなスパッタリング用ターゲットに含まれる多結晶酸化物として、Ｉｎ、Ｍ（ＭはＧａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕ）およびＺｎを含む酸化物を用いればよい。Ｉｎ、ＭおよびＺｎを含む酸化物をＩｎ−Ｍ−Ｚｎ酸化物とも表記する。
【０１２０】
また、Ｉｎ−Ｍ−Ｚｎ酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比は、化学量論的組成の近傍となることが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比が化学量論的組成の近傍となることによって、当該多結晶酸化物の結晶性を高めることができる。
【０１２１】
Ｉｎ−Ｍ−Ｚｎ酸化物において、劈開面はＭとＺｎとが混合されたａ−ｂ面と平行な面であることが多い。
【０１２２】
図１０を用いて、上述したスパッタリング用ターゲットの作製方法を示す。
【０１２３】
図１０（Ａ）では、スパッタリング用ターゲットとなる複数の金属元素を含む酸化物粉末を作製する。まずは、工程Ｓ１０１にて酸化物粉末を秤量する。
【０１２４】
ここでは、複数の金属元素を含む酸化物粉末として、Ｉｎ、ＭおよびＺｎを含む酸化物粉末（Ｉｎ−Ｍ−Ｚｎ酸化物粉末ともいう。）を作製する場合について説明する。具体的には、原料としてＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末を用意する。なお、Ｘ、ＹおよびＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすればよい。もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物粉末を選択すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕである。本実施の形態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施の形態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種または二種の酸化物粉末を用いた場合に適用しても構わない。
【０１２５】
次に、ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合する。
【０１２６】
所定のｍｏｌ数比としては、例えば、ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末が、２：１：３、２：２：１、８：４：３、３：１：１、１：１：１、１：３：２、１：３：４、１：６：２、１：６：４、１：６：８、４：２：３、１：１：２、３：１：４または３：１：２とする。このようなｍｏｌ数比とすることで、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。
【０１２７】
次に、工程Ｓ１０２にて、所定のｍｏｌ数比で混合したＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末に対し第１の焼成を行うことでＩｎ−Ｍ−Ｚｎ酸化物を得る。
【０１２８】
なお、第１の焼成は、不活性雰囲気、酸化性雰囲気または減圧下で行い、温度は４００℃以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時間は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ましくは３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる反応以外の余分な反応を抑制でき、Ｉｎ−Ｍ−Ｚｎ酸化物中に含まれる不純物濃度を低減することができる。そのため、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることができる。
【０１２９】
また、第１の焼成は、温度または／および雰囲気を変えて、複数回行ってもよい。例えば、第１の雰囲気にて第１の温度でＩｎ−Ｍ−Ｚｎ酸化物を保持した後、第２の雰囲気にて第２の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気または減圧下として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気にてＩｎ−Ｍ−Ｚｎ酸化物に含まれる不純物を低減する際にＩｎ−Ｍ−Ｚｎ酸化物中に酸素欠損が生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ−Ｍ−Ｚｎ酸化物中の酸素欠損を低減することが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物中の不純物濃度を低減し、かつ酸素欠損を低減することにより、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることができる。
【０１３０】
次に、工程Ｓ１０３にて、Ｉｎ−Ｍ−Ｚｎ酸化物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物粉末を得る（工程Ｓ１０３）。
【０１３１】
Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な面の表面構造を有する割合が高い。そのため、得られるＩｎ−Ｍ−Ｚｎ酸化物粉末は、ａ−ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むことになる。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶は六方晶となることが多いため、前述の平板状の結晶粒は内角が１２０°である概略正六角形の面を有する六角柱状であることが多い。
【０１３２】
次に、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末の粒径を工程Ｓ１０４にて確認する。ここでは、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下となっていることを確認する。なお、工程Ｓ１０４を省略し、粒径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末のみを選り分けてもよい。Ｉｎ−Ｍ−Ｚｎ酸化物粉末を、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下に選り分けることで、確実にＩｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径を３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下とすることができる。
【０１３３】
工程Ｓ１０４にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が所定の値を超えた場合、工程Ｓ１０３に戻り、再びＩｎ−Ｍ−Ｚｎ酸化物粉末を粉砕する。
【０１３４】
以上のようにして、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を得ることができる。なお、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を得ることで、後に作製するスパッタリング用ターゲットに含まれる結晶粒の粒径を小さくすることができる。
【０１３５】
次に、図１０（Ｂ）では、図１０（Ａ）に示すフローチャートで得られたＩｎ−Ｍ−Ｚｎ酸化物粉末を用いてスパッタリング用ターゲットを作製する。
【０１３６】
工程Ｓ１１１にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形する。ここで、成形とは、型に均一な厚さで粉末などを敷き詰めることをいう。具体的には、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、外部から振動を与えることで成形すればよい。または、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。なお、工程Ｓ１１１では、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混合したスラリーを成形してもよい。その場合、フィルターを型に敷き、フィルター上にスラリーを流し込んだ後で、型の底面から当該フィルターを介して吸引することで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７００℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。なお、フィルターは、例えば織布またはフェルト上に多孔性の樹脂膜を付着させたフィルターを用いればよい。
【０１３７】
ａ−ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むＩｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形することで、結晶粒のａ−ｂ面と平行な面が上を向いて並べられる。従って、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰めて成形することで、ａ−ｂ面に平行な面の表面構造の割合を増加させることができる。なお、型は、金属製または酸化物製とすればよく、矩形または丸形の上面形状を有する。
【０１３８】
次に、工程Ｓ１１２にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に対し第１の加圧処理を行う。その後、工程Ｓ１１３にて、第１の加圧処理が行われたＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第２の焼成を行い、板状Ｉｎ−Ｍ−Ｚｎ酸化物を得る。第２の焼成は第１の焼成と同様の条件および方法で行えばよい。第２の焼成を行うことで、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることができる。
【０１３９】
なお、第１の加圧処理は、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を押し固めることができればよく、例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて第１の加圧処理を行うことができる。なお、第１の加圧処理は、第２の焼成と同時に行っても構わない。
【０１４０】
第１の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理などを用いればよい。
【０１４１】
こうして得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物は、結晶性の高い多結晶酸化物となる。
【０１４２】
次に、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄い場合は、工程Ｓ１１１に戻り、板状Ｉｎ−Ｍ−Ｚｎ酸化物上にＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰め、成形する。工程Ｓ１１４にて、板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さである場合は、当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、スパッタリング用ターゲットとする。以下は、板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄かった場合の工程Ｓ１１１以降の工程について説明する。
【０１４３】
工程Ｓ１１１の後、工程Ｓ１１２にて、板状Ｉｎ−Ｍ−Ｚｎ酸化物、および板状Ｉｎ−Ｍ−Ｚｎ酸化物上のＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第２の加圧処理を行う。その後、工程Ｓ１１３にて、第３の焼成を行い、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の分だけ厚さの増した板状Ｉｎ−Ｍ−Ｚｎ酸化物を得る。厚さを増した板状Ｉｎ−Ｍ−Ｚｎ酸化物は、板状Ｉｎ−Ｍ−Ｚｎ酸化物を種結晶として結晶成長させて得られるため、結晶性の高い多結晶酸化物となる。
【０１４４】
なお、第３の焼成は第２の焼成と同様の条件および方法で行えばよい。また、第２の加圧処理は第１の加圧処理と同様の条件および方法で行えばよい。第２の加圧処理は、第３の焼成と同時に行っても構わない。
【０１４５】
再び、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。
【０１４６】
以上の工程によって、結晶の配向性を高めつつ徐々に板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くすることができる。
【０１４７】
この板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くする工程をｎ回（ｎは自然数）繰り返すことで、所望の厚さ、例えば２ｍｍ以上２０ｍｍ以下、好ましくは３ｍｍ以上２０ｍｍ以下の板状Ｉｎ−Ｍ−Ｚｎ酸化物を得ることができる。当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、スパッタリング用ターゲットとする。
【０１４８】
その後、平坦化処理を行ってもよい。
【０１４９】
なお、得られたスパッタリング用ターゲットに対し、第４の焼成を行っても構わない。第４の焼成は第１の焼成と同様の条件および方法で行えばよい。第４の焼成を行うことで、さらに結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得ることができる。
【０１５０】
以上のようにして、ａ−ｂ面に平行な劈開面を有する複数の結晶粒を有し、複数の結晶粒の平均粒径が小さい多結晶を含むスパッタリング用ターゲットを作製することができる。
【０１５１】
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、または９９％以上とできる。
【０１５２】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０１５３】
（実施の形態２）
本実施の形態では、実施の形態１で示したスパッタリング用ターゲットを使用する方法について説明する。特に、実施の形態１で示したスパッタリング用ターゲットを使用して結晶化度の高い酸化物膜を成膜する方法について説明する。
【０１５４】
スパッタリング用ターゲットは、その表面にイオンを衝突させることで使用する。
【０１５５】
イオンは、酸素の陽イオンを用いる。また、酸素の陽イオンに加えて、アルゴンの陽イオンを用いてもよい。なお、アルゴンの陽イオンに代えて、その他希ガスの陽イオンを用いてもよい。
【０１５６】
イオンとして酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。従って、イオンがスパッタリング用ターゲットの表面に衝突した際に、スパッタリング用ターゲットの結晶性が低下すること、または非晶質化することを抑制できる。
【０１５７】
スパッタリング用ターゲットの表面にイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶粒が劈開面から剥離することでスパッタ粒子となる。
【０１５８】
当該スパッタ粒子は、劈開面に平行な上面および下面を有し、結晶性の高い平板状となる。スパッタ粒子は、好ましい形態では六角柱状となる。以下は、スパッタ粒子が六角柱状として説明する。
【０１５９】
剥離されたスパッタ粒子は、側面、上面または下面が正に帯電する。これは、スパッタ粒子の側面、上面または下面が正に帯電しやすい性質を有するためである。
【０１６０】
正に帯電するタイミングは特に問わないが、具体的にはイオンの衝突時に電荷を受け取ることで正に帯電する場合がある。または、プラズマが生じている場合、プラズマに曝されることで正に帯電する場合がある。または、酸素の陽イオンが側面、上面または下面に結合することで正に帯電する場合がある。
【０１６１】
スパッタ粒子の側面、上面または下面が正に帯電することにより、スパッタ粒子が被成膜面に到達する際に、他のスパッタ粒子と反発し、酸化物の堆積していない領域に選択的に付着する。従って、酸化物膜は均一な厚さで成膜される。
【０１６２】
スパッタリング装置は、平行平板型スパッタリング装置、イオンビームスパッタリング装置または対向ターゲット式スパッタリング装置などを用いればよい。対向ターゲット式スパッタリング装置は、被成膜面がプラズマから遠く、成膜ダメージが小さいため、結晶化度の高い酸化物膜を成膜することができる。
【０１６３】
なお、スパッタリング用ターゲットを使用する際は、不純物濃度（水素、水、二酸化炭素および窒素など）の低い環境で行うことが好ましい。また、成膜ガスを用いる場合、成膜ガス中の不純物濃度を低減すると好ましい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いればよい。また、成膜ガス中の酸素割合を、３０体積％以上、好ましくは１００体積％とすると好ましい。
【０１６４】
以上のようにしてスパッタリング用ターゲットを使用することで、結晶化度の高い酸化物膜を成膜することができる。例えば、結晶化度の高いＣＡＡＣ−ＯＳ膜を成膜することができる。
【０１６５】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０１６６】
（実施の形態３）
本実施の形態では、実施の形態２で示した結晶化度の高い酸化物膜を成膜するための成膜装置について説明する。
【０１６７】
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図１１および図１２を用いて説明する。
【０１６８】
図１１は、枚葉式マルチチャンバーの成膜装置４０００の上面図を模式的に示している。成膜装置４０００は、基板を収容するカセットポート４１０１と、基板のアライメントを行うアライメントポート４１０２と、を備える大気側基板供給室４００１と、大気側基板供給室４００１から、基板を搬送する大気側基板搬送室４００２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室４００３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室４００３ｂと、真空中の基板の搬送を行う搬送室４００４と、基板の加熱を行う基板加熱室４００５と、ターゲットが配置され成膜を行う成膜室４００６ａ、４００６ｂ、４００６ｃと、を有する。
【０１６９】
なお、カセットポート４１０１は、図１１に示すように複数（図１１においては、３つ）有していてもよい。
【０１７０】
また、大気側基板搬送室４００２は、ロードロック室４００３ａおよびアンロードロック室４００３ｂと接続され、ロードロック室４００３ａおよびアンロードロック室４００３ｂは、搬送室４００４と接続され、搬送室４００４は、基板加熱室４００５、成膜室４００６ａ、成膜室４００６ｂ、成膜室４００６ｃと接続する。
【０１７１】
なお、各室の接続部にはゲートバルブ４１０４が設けられており、大気側基板供給室４００１と、大気側基板搬送室４００２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室４００２および搬送室４００４は、搬送ロボット４１０３を有し、ガラス基板を搬送することができる。
【０１７２】
また、基板加熱室４００５は、プラズマ処理室を兼ねると好ましい。成膜装置４０００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
【０１７３】
次に、図１１に示す成膜装置４０００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図１２に示す。
【０１７４】
図１２（Ａ）は、基板加熱室４００５と、搬送室４００４の断面を示しており、基板加熱室４００５は、基板を収容することができる複数の加熱ステージ４１０５を有している。なお、図１２（Ａ）において、加熱ステージ４１０５は、７段の構成について示すが、これに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ４１０５の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上するため好ましい。また、基板加熱室４００５は、バルブを介して真空ポンプ４２００と接続されている。真空ポンプ４２００としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
【０１７５】
また、基板加熱室４００５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
【０１７６】
また、基板加熱室４００５は、マスフローコントローラ４３００を介して、精製機４３０１と接続される。なお、マスフローコントローラ４３００および精製機４３０１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室４００５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
【０１７７】
搬送室４００４は、搬送ロボット４１０３を有している。搬送ロボット４１０３は、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室４００４は、バルブを介して真空ポンプ４２００と、クライオポンプ４２０１と、接続されている。このような構成とすることで、搬送室４００４は、大気圧から低真空または中真空（０．１〜数百Ｐａ程度）まで真空ポンプ４２００を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａ〜１×１０−７Ｐａ）まではクライオポンプ４２０１を用いて排気される。
【０１７８】
また、例えば、クライオポンプ４２０１は、搬送室４００４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
【０１７９】
図１２（Ｂ）は、成膜室４００６ｂと、搬送室４００４と、ロードロック室４００３ａの断面を示している。
【０１８０】
ここで、図１２（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図１２（Ｂ）に示す成膜室４００６ｂは、ターゲット４１０６と、防着板４１０７と、基板ステージ４１０８と、を有する。なお、ここでは基板ステージ４１０８には、基板４１０９が設置されている。基板ステージ４１０８は、図示しないが、基板４１０９を保持する基板保持機構や、基板４１０９を裏面から加熱する裏面ヒーター等を備えていてもよい。
【０１８１】
なお、基板ステージ４１０８は、成膜時に床面に対して概略垂直状態に保持され、基板受け渡し時には床面に対して概略水平状態に保持される。なお、図１２（Ｂ）中において、破線で示す箇所が基板受け渡し時の基板ステージ４１０８の保持される位置となる。このような構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板４１０９に付着する確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ４１０８を床面に対して垂直（９０°）状態に保持すると、基板４１０９が落下する可能性があるため、基板ステージ４１０８は、８０°以上９０°未満とすることが好ましい。
【０１８２】
また、防着板４１０７は、ターゲット４１０６からスパッタリングされる粒子が不要な領域に推積することを抑制できる。また、防着板４１０７は、累積されたスパッタリング粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、または防着板４１０７の表面に凹凸を設けてもよい。
【０１８３】
また、成膜室４００６ｂは、ガス加熱機構４３０２を介してマスフローコントローラ４３００と接続され、ガス加熱機構４３０２はマスフローコントローラ４３００を介して精製機４３０１と接続される。ガス加熱機構４３０２により、成膜室４００６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構４３０２、マスフローコントローラ４３００、および精製機４３０１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室４００６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
【０１８４】
なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室４００６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
【０１８５】
また、成膜室４００６ｂは、バルブを介してターボ分子ポンプ４２０２および真空ポンプ４２００と接続される。
【０１８６】
また、成膜室４００６ｂは、クライオトラップ４１１０が設けられる。
【０１８７】
クライオトラップ４１１０は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ４２０２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ４１１０が成膜室４００６ｂに接続された構成としている。クライオトラップ４１１０の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ４１１０が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
【０１８８】
なお、成膜室４００６ｂの排気方法は、これに限定されず、先の搬送室４００４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室４００４の排気方法を成膜室４００６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
【０１８９】
なお、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、成膜室４００６ｂの背圧、ならびに各気体分子（原子）の分圧は、形成される膜中に不純物が混入され得る可能性があるので、注意する必要がある。
【０１９０】
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
【０１９１】
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ  ＣＧＭ−０５１を用いればよい。
【０１９２】
また、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
【０１９３】
例えば、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
【０１９４】
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
【０１９５】
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
【０１９６】
例えば、成膜室４００６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
【０１９７】
また、成膜装置４０００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【０１９８】
または、前述の成膜装置４０００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【０１９９】
成膜装置４０００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【０２００】
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
【０２０１】
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
【０２０２】
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
【０２０３】
次に、図１２（Ｂ）に示す搬送室４００４、およびロードロック室４００３ａと、図１２（Ｃ）に示す大気側基板搬送室４００２、および大気側基板供給室４００１の詳細について以下説明を行う。なお、図１２（Ｃ）は、大気側基板搬送室４００２、および大気側基板供給室４００１の断面を示している。
【０２０４】
図１２（Ｂ）に示す搬送室４００４については、図１２（Ａ）に示す搬送室４００４の記載を参照する。
【０２０５】
ロードロック室４００３ａは、基板受け渡しステージ４１１１を有する。ロードロック室４００３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室４００３ａの圧力が大気圧になった時に、基板受け渡しステージ４１１１が大気側基板搬送室４００２に設けられている搬送ロボット４１０３から基板を受け取る。その後、ロードロック室４００３ａを真空引きし、減圧状態としたのち、搬送室４００４に設けられている搬送ロボット４１０３が基板受け渡しステージ４１１１から基板を受け取る。
【０２０６】
また、ロードロック室４００３ａは、バルブを介して真空ポンプ４２００、およびクライオポンプ４２０１と接続されている。真空ポンプ４２００、およびクライオポンプ４２０１の排気系の接続方法は、搬送室４００４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図１１に示すアンロードロック室４００３ｂは、ロードロック室４００３ａと同様の構成とすることができる。
【０２０７】
大気側基板搬送室４００２は、搬送ロボット４１０３を有する。搬送ロボット４１０３により、カセットポート４１０１とロードロック室４００３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室４００２、および大気側基板供給室４００１の上方にＨＥＰＡフィルター（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｐａｒｔｉｃｕｌａｔｅ  Ａｉｒ  Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
【０２０８】
大気側基板供給室４００１は、複数のカセットポート４１０１を有する。カセットポート４１０１は、複数の基板を収容することができる。
【０２０９】
以上の成膜装置を用いて、酸化物膜を成膜することで、酸化物膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物膜に接する膜を成膜することで、酸化物膜に接する膜から酸化物膜へ不純物が混入することを抑制できる。
【０２１０】
次に、上述した成膜装置を用いたＣＡＡＣ−ＯＳ膜の成膜方法について説明する。
【０２１１】
酸化物膜の成膜には、実施の形態１で示したスパッタリング用ターゲットを用いる。
【０２１２】
スパッタリング用ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のスパッタリング用ターゲットを用いることが多い。ところが、大面積に対応した大きさのスパッタリング用ターゲットをつなぎ目なく作製することは困難である。現実には複数のスパッタリング用ターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、スパッタリング用ターゲットの表面温度が高まることでＺｎなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、スパッタリング用ターゲットは、十分に冷却されていることが好ましい。
【０２１３】
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的にはＣｕ）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にスパッタリング用ターゲットを冷却できる。
【０２１４】
酸化物膜は、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。酸化物膜の厚さは、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物膜の不純物濃度は低くなる。また、被成膜面でスパッタ粒子のマイグレーションが起こりやすくなるため、酸化物膜中の原子配列が整い、高密度化され、結晶化度の高いＣＡＡＣ−ＯＳ膜が成膜されやすくなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶化度の高いＣＡＡＣ−ＯＳ膜が成膜されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。
【０２１５】
なお、スパッタリング用ターゲットがＺｎを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Ｚｎの揮発が起こりにくい酸化物膜を得ることができる。
【０２１６】
酸化物膜は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、スパッタリング用ターゲットと基板との距離を１００ｍｍ以下、好ましくは４０ｍｍ以下、好ましくは２５ｍｍ以下として成膜する。このような条件で酸化物膜を成膜することで、スパッタ粒子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてスパッタリング用ターゲットと基板との距離をスパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物濃度を低減できる。
【０２１７】
例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）における平均自由行程は、水素分子（Ｈ２）が４８．７ｍｍ、ヘリウム原子（Ｈｅ）が５７．９ｍｍ、水分子（Ｈ２Ｏ）が３１．３ｍｍ、エタン分子（ＣＨ４）が１３．２ｍｍ、ネオン原子（Ｎｅ）が４２．３ｍｍ、窒素分子（Ｎ２）が２３．２ｍｍ、一酸化炭素分子（ＣＯ）が１６．０ｍｍ、酸素分子（Ｏ２）が２６．４ｍｍ、アルゴン原子（Ａｒ）が２８．３ｍｍ、二酸化炭素分子（ＣＯ２）が１０．９ｍｍ、クリプトン原子（Ｋｒ）が１３．４ｍｍ、キセノン原子（Ｘｅ）が９．６ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。
【０２１８】
平均自由行程は、圧力、温度および分子（原子）の直径から決まる。圧力および温度を一定とした場合は、分子（原子）の直径が大きいほど平均自由行程は短くなる。なお、各分子（原子）の直径は、Ｈ２が０．２１８ｎｍ、Ｈｅが０．２００ｎｍ、Ｈ２Ｏが０．２７２ｎｍ、ＣＨ４が０．４１９ｎｍ、Ｎｅが０．２３４ｎｍ、Ｎ２が０．３１６ｎｍ、ＣＯが０．３８０ｎｍ、Ｏ２が０．２９６ｎｍ、Ａｒが０．２８６ｎｍ、ＣＯ２が０．４６０ｎｍ、Ｋｒが０．４１５ｎｍ、Ｘｅが０．４９１ｎｍである。
【０２１９】
従って、分子（原子）の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、分子（原子）の直径が大きいために結晶化度を低下させる。そのため、例えば、Ａｒ以上の直径を有する分子（原子）は不純物になりやすいといえる。
【０２２０】
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、酸化物膜中の不純物濃度を低減することができる。
【０２２１】
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲気にて加熱処理を行うと、酸化物膜中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
【０２２２】
酸化物膜は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。
【０２２３】
具体的には、酸化物膜中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２２４】
また、酸化物膜中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２２５】
また、酸化物膜中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２２６】
また、酸化物膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
【０２２７】
なお、ＴＤＳ分析にて放出量を測定する方法については、後述する酸素原子の放出量の測定方法を参照する。
【０２２８】
以上のようにして、結晶化度の高い酸化物膜を成膜することができる。
【０２２９】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０２３０】
（実施の形態４）
本実施の形態では、本発明の一態様に係るトランジスタについて説明する。
【０２３１】
図１３（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図を図１３（Ｂ）に示す。また、図１３（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図を図１３（Ｃ）に示す。なお、理解を容易にするため、図１３（Ａ）においては、ゲート絶縁膜１１２などを省略して示す。
【０２３２】
図１３（Ｂ）は、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に設けられたゲート電極１０４と、ゲート電極１０４上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２上にあり、ゲート電極１０４と重畳して設けられた酸化物半導体膜１０６と、酸化物半導体膜１０６上に設けられたソース電極１１６ａおよびドレイン電極１１６ｂと、酸化物半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂ上に設けられた保護絶縁膜１１８と、を有するトランジスタの断面図である。なお、図１３（Ｂ）では下地絶縁膜１０２の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜１０２が設けられない構造としても構わない。
【０２３３】
ここで、酸化物半導体膜１０６は、先の実施の形態で示した結晶化度の高い酸化物膜を適用する。
【０２３４】
また、酸化物半導体膜１０６は、水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。これは、酸化物半導体膜１０６に含まれる水素が、意図しないキャリアを生成することがあるためである。生成されたキャリアは、トランジスタのオフ電流を増大させ、かつトランジスタの電気特性を変動させる要因となる。従って、酸化物半導体膜１０６の水素濃度を上述の範囲とすることで、トランジスタのオフ電流の増大を抑制し、かつトランジスタの電気特性の変動を抑制することができる。
【０２３５】
酸化物半導体膜１０６のドナー（水素、酸素欠損など）濃度を極めて小さくすることにより、酸化物半導体膜１０６を用いたトランジスタは、オフ電流の極めて小さいトランジスタとすることができる。具体的には、チャネル長が３μｍ、チャネル幅が１μｍのときのトランジスタのオフ電流を、１×１０−２１Ａ以下、または１×１０−２５Ａ以下とすることができる。
【０２３６】
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【０２３７】
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
【０２３８】
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０２３９】
下地絶縁膜１０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
【０２４０】
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
【０２４１】
ソース電極１１６ａおよびドレイン電極１１６ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、ソース電極１１６ａとドレイン電極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
【０２４２】
ゲート絶縁膜１１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
【０２４３】
保護絶縁膜１１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
【０２４４】
保護絶縁膜１１８は、例えば、１層目を酸化シリコン膜とし、２層目を窒化シリコン膜とした積層膜とすればよい。この場合、酸化シリコン膜は酸化窒化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて測定すればよい。また、窒化シリコン膜は、酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
【０２４５】
保護絶縁膜１１８は、例えば、１層目を第１の酸化シリコン膜とし、２層目を第２の酸化シリコン膜とし、３層目を窒化シリコン膜とした積層膜とすればよい。この場合、第１の酸化シリコン膜または／およびだい２の酸化シリコン膜は酸化窒化シリコン膜でも構わない。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜を用いる。第２の酸化シリコン膜は、過剰酸素を有する酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
【０２４６】
過剰酸素を含む酸化シリコン膜とは、加熱処理などによって酸素を放出することができる酸化シリコン膜をいう。酸化シリコン膜を絶縁膜に拡張すると、過剰酸素を有する絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【０２４７】
加熱処理によって酸素を放出する膜とは、ＴＤＳ分析によって１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
【０２４８】
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【０２４９】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０２５０】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【０２５１】
【数１】
2014025147.tif 000003
【０２５２】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
【０２５３】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【０２５４】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【０２５５】
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０２５６】
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
【０２５７】
ゲート絶縁膜１１２および保護絶縁膜１１８の少なくとも一方は、過剰酸素を含む絶縁膜であると好ましい。
【０２５８】
ゲート絶縁膜１１２および保護絶縁膜１１８の少なくとも一方が過剰酸素を含む絶縁膜である場合、酸化物半導体膜１０６の酸素欠損を低減することができる。
【０２５９】
なお、図１３に示したトランジスタに、バックゲート電極１１４を設けたものが図１４に示すトランジスタである。
【０２６０】
図１４（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１４（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図を図１４（Ｂ）に示す。また、図１４（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図を図１４（Ｃ）に示す。なお、理解を容易にするため、図１４（Ａ）においては、ゲート絶縁膜１１２などを省略して示す。
【０２６１】
図１４に示すトランジスタは、バックゲート電極１１４が設けられたことにより、しきい値電圧の制御が容易となる。また、ゲート電極１０４とバックゲート電極１１４とを接続することにより、トランジスタのオン電流を高めることができる。または、バックゲート電極１１４を負電位（トランジスタのソース電位よりも低い電位）またはソース電位とすることにより、トランジスタのオフ電流を低減することができる。
【０２６２】
次に、図１３および図１４とは異なる構造のトランジスタについて、図１５を用いて説明する。
【０２６３】
図１５（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１５（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図を図１５（Ｂ）に示す。また、図１５（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図を図１５（Ｃ）に示す。なお、理解を容易にするため、図１５（Ａ）においては、ゲート絶縁膜２１２などを省略して示す。
【０２６４】
図１５（Ｂ）は、基板２００上に設けられた下地絶縁膜２０２と、下地絶縁膜２０２上に設けられたゲート電極２０４と、ゲート電極２０４上に設けられたゲート絶縁膜２１２と、ゲート絶縁膜２１２上に設けられたソース電極２１６ａおよびドレイン電極２１６ｂと、ゲート絶縁膜２１２、ソース電極２１６ａおよびドレイン電極２１６ｂ上にあり、ゲート電極２０４と重畳して設けられた酸化物半導体膜２０６と、酸化物半導体膜２０６、ソース電極２１６ａおよびドレイン電極２１６ｂ上に設けられた保護絶縁膜２１８と、を有するトランジスタの断面図である。なお、図１５（Ｂ）では下地絶縁膜２０２の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜２０２が設けられない構造としても構わない。
【０２６５】
酸化物半導体膜２０６は、酸化物半導体膜１０６の記載を参照する。
【０２６６】
基板２００は、基板１００の記載を参照する。
【０２６７】
下地絶縁膜２０２は、下地絶縁膜１０２の記載のを参照する。
【０２６８】
ゲート電極２０４は、ゲート電極１０４の記載を参照する。
【０２６９】
ゲート絶縁膜２１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
【０２７０】
ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
【０２７１】
保護絶縁膜２１８は、保護絶縁膜１１８と同様の絶縁膜を用いればよい。
【０２７２】
なお、図示しないが図１５に示すトランジスタの保護絶縁膜２１８上にバックゲート電極が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４の記載を参照する。
【０２７３】
次に、図１３乃至図１５とは異なる構造のトランジスタについて、図１６を用いて説明する。
【０２７４】
図１６（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１６（Ａ）に示す一点鎖線Ｃ１−Ｃ２に対応する断面図を図１６（Ｂ）に示す。また、図１６（Ａ）に示す一点鎖線Ｃ３−Ｃ４に対応する断面図を図１６（Ｃ）に示す。なお、理解を容易にするため、図１６（Ａ）においては、ゲート絶縁膜３１２などを省略して示す。
【０２７５】
図１６（Ｂ）は、基板３００上に設けられた下地絶縁膜３０２と、下地絶縁膜３０２上に設けられた酸化物半導体膜３０６と、酸化物半導体膜３０６上に設けられたソース電極３１６ａおよびドレイン電極３１６ｂと、酸化物半導体膜３０６、ソース電極３１６ａおよびドレイン電極３１６ｂ上に設けられたゲート絶縁膜３１２と、ゲート絶縁膜３１２上にあり、酸化物半導体膜３０６と重畳して設けられたゲート電極３０４と、を有するトランジスタの断面図である。なお、図１６（Ｂ）では下地絶縁膜３０２の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜３０２が設けられない構造としても構わない。
【０２７６】
酸化物半導体膜３０６は、酸化物半導体膜１０６の記載を参照する。
【０２７７】
基板３００は、基板１００の記載を参照する。
【０２７８】
下地絶縁膜３０２は、保護絶縁膜１１８と同様の絶縁膜を用いればよい。なお、下地絶縁膜３０２を保護絶縁膜１１８の例として示した積層構造とする場合、積層する順番を反対にすればよい。
【０２７９】
なお、下地絶縁膜３０２は平坦性を有すると好ましい。具体的には、下地絶縁膜３０２は、平均面粗さ（Ｒａ）が１ｎｍ以下、０．３ｎｍ以下、または０．１ｎｍ以下にできる。
【０２８０】
Ｒａとは、ＪＩＳ  Ｂ  ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式（２）にて定義される。
【０２８１】
【数２】
2014025147.tif 000004
【０２８２】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【０２８３】
また、下地絶縁膜３０２は、過剰酸素を含む絶縁膜であると好ましい。
【０２８４】
ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
【０２８５】
ゲート絶縁膜３１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
【０２８６】
ゲート電極３０４は、ゲート電極１０４の記載を参照する。
【０２８７】
なお、図示しないが図１６に示すトランジスタの下地絶縁膜３０２下にバックゲート電極が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４の記載を参照する。
【０２８８】
次に、図１３乃至図１６とは異なる構造のトランジスタについて、図１７を用いて説明する。
【０２８９】
図１７（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１７（Ａ）に示す一点鎖線Ｄ１−Ｄ２に対応する断面図を図１７（Ｂ）に示す。また、図１７（Ａ）に示す一点鎖線Ｄ３−Ｄ４に対応する断面図を図１７（Ｃ）に示す。なお、理解を容易にするため、図１７（Ａ）においては、ゲート絶縁膜４１２などを省略して示す。
【０２９０】
図１７（Ｂ）は、基板４００上に設けられた下地絶縁膜４０２と、下地絶縁膜４０２上に設けられたソース電極４１６ａおよびドレイン電極４１６ｂと、下地絶縁膜４０２、ソース電極４１６ａおよびドレイン電極４１６ｂ上に設けられた酸化物半導体膜４０６と、酸化物半導体膜４０６上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜４１２上にあり、酸化物半導体膜４０６と重畳して設けられたゲート電極４０４と、を有するトランジスタの断面図である。なお、図１７（Ｂ）では下地絶縁膜４０２の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜４０２が設けられない構造としても構わない。
【０２９１】
酸化物半導体膜４０６は、酸化物半導体膜１０６の記載を参照する。
【０２９２】
基板４００は、基板１００の記載を参照する。
【０２９３】
下地絶縁膜４０２は、下地絶縁膜３０２と同様の絶縁膜を用いればよい。
【０２９４】
ソース電極４１６ａおよびドレイン電極４１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
【０２９５】
ゲート絶縁膜４１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
【０２９６】
ゲート電極４０４は、ゲート電極１０４の記載を参照する。
【０２９７】
なお、図示しないが図１７に示すトランジスタの下地絶縁膜４０２下にバックゲート電極が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４の記載を参照する。
【０２９８】
次に、図１３乃至図１７とは異なる構造のトランジスタについて、図１８を用いて説明する。
【０２９９】
図１８（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１８（Ａ）に示す一点鎖線Ｅ１−Ｅ２に対応する断面図を図１８（Ｂ）に示す。また、図１８（Ａ）に示す一点鎖線Ｅ３−Ｅ４に対応する断面図を図１８（Ｃ）に示す。なお、理解を容易にするため、図１８（Ａ）においては、ゲート絶縁膜５１２などを省略して示す。
【０３００】
図１８（Ｂ）は、基板５００上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２上に設けられた酸化物半導体膜５０６と、酸化物半導体膜５０６上に設けられたゲート絶縁膜５１２と、ゲート絶縁膜５１２上にあり、酸化物半導体膜５０６と重畳して設けられたゲート電極５０４と、酸化物半導体膜５０６およびゲート電極５０４上に設けられた層間絶縁膜５１８と、を有するトランジスタの断面図である。なお、図１８（Ｂ）では下地絶縁膜５０２の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜５０２が設けられない構造としても構わない。
【０３０１】
図１８（Ｂ）に示す断面図では、層間絶縁膜５１８は、酸化物半導体膜５０６に達する開口部を有し、当該開口部を介して、層間絶縁膜５１８上に設けられた配線５２４ａおよび配線５２４ｂは酸化物半導体膜５０６と接する。
【０３０２】
なお、図１８（Ｂ）では、ゲート絶縁膜５１２がゲート電極５０４と重畳する領域のみに設けられているが、これに限定されない。例えば、ゲート絶縁膜５１２が酸化物半導体膜５０６を覆うように設けられていてもよい。また、ゲート電極５０４の側壁に接して側壁絶縁膜を有しても構わない。
【０３０３】
また、ゲート電極５０４の側壁に接して側壁絶縁膜を設ける場合、酸化物半導体膜５０６の側壁絶縁膜と重畳する領域は、ゲート電極５０４と重畳する領域よりも低抵抗であると好ましい。例えば、酸化物半導体膜５０６のゲート電極５０４と重畳しない領域は、酸化物半導体膜５０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。酸化物半導体膜５０６の側壁絶縁膜と重畳する領域が、ゲート電極５０４と重畳する領域よりも低抵抗であることにより、当該領域をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。トランジスタが、ＬＤＤ領域を有することによって、ＤＩＢＬ（Ｄｒａｉｎ  Ｉｎｄｕｃｅｄ  Ｂａｒｒｉｅｒ  Ｌｏｗｅｒｉｎｇ）およびホットキャリア劣化を抑制することができる。ただし、酸化物半導体膜５０６の側壁絶縁膜と重畳する領域をオフセット領域としても構わない。トランジスタが、オフセット領域を有することでも、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。
【０３０４】
酸化物半導体膜５０６は、酸化物半導体膜１０６の記載を参照する。
【０３０５】
基板５００は、基板１００の記載を参照する。
【０３０６】
下地絶縁膜５０２は、下地絶縁膜３０２と同様の絶縁膜を用いればよい。
【０３０７】
ゲート絶縁膜５１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
【０３０８】
ゲート電極５０４は、ゲート電極１０４の記載を参照する。
【０３０９】
層間絶縁膜５１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
【０３１０】
配線５２４ａおよび配線５２４ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、配線５２４ａと配線５２４ｂは同一組成であってもよいし、異なる組成であってもよい。
【０３１１】
なお、図示しないが図１８に示すトランジスタの下地絶縁膜５０２下にバックゲート電極が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４の記載を参照する。
【０３１２】
図１８に示すトランジスタは、ゲート電極５０４と他の配線および電極との重畳する領域が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めることができる。また、トランジスタのチャネル長がゲート電極５０４の幅で決定されるため、チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
【０３１３】
図１３乃至図１８に示したトランジスタは、先の実施の形態で示した結晶化度の高い酸化物膜を酸化物半導体膜として用いたトランジスタである。従って、安定した電気特性を有する。
【０３１４】
本実施の形態は、他の実施の形態および実施例と適宜組み合わせて用いることができる。
【０３１５】
（実施の形態５）
本実施の形態では、本発明の一態様に係る半導体装置である論理回路について説明する。
【０３１６】
図１９（Ａ）に、ｐチャネル型トランジスタおよびｎチャネル型トランジスタを用いたＮＯＴ回路（インバータ）の一例である回路図を示す。
【０３１７】
ｐチャネル型トランジスタであるトランジスタＴｒ１ａは、例えばシリコンを用いたトランジスタを適用すればよい。ただし、トランジスタＴｒ１ａは、シリコンを用いたトランジスタに限定されない。トランジスタＴｒ１ａのしきい値電圧をＶｔｈ１ａとする。
【０３１８】
ｎチャネル型トランジスタであるトランジスタＴｒ２ａは、先の実施の形態で示したトランジスタを用いればよい。トランジスタＴｒ２ａのしきい値電圧をＶｔｈ２ａとする。
【０３１９】
ここで、トランジスタＴｒ１ａのゲートは入力端子ＶｉｎおよびトランジスタＴｒ２ａのゲートと接続される。また、トランジスタＴｒ１ａのソースは電源電位（ＶＤＤ）と電気的に接続される。また、トランジスタＴｒ１ａのドレインは、トランジスタＴｒ２ａのドレインおよび出力端子Ｖｏｕｔと接続される。また、トランジスタＴｒ２ａのソースは接地電位（ＧＮＤ）と接続される。また、トランジスタＴｒ２ａのバックゲートはバックゲート線ＢＧＬと接続される。本実施の形態では、トランジスタＴｒ２ａがバックゲートを有する構成について示すが、これに限定されるものではない。例えば、トランジスタＴｒ２ａがバックゲートを有さない構成であっても構わないし、トランジスタＴｒ１ａがバックゲートを有する構成であっても構わない。
【０３２０】
例えば、トランジスタＴｒ１ａのしきい値電圧Ｖｔｈ１ａは、符号を反転させたＶＤＤよりも高く、かつ０Ｖ未満とする（−ＶＤＤ＜Ｖｔｈ１ａ＜０Ｖ）。また、トランジスタＴｒ２ａのしきい値電圧Ｖｔｈ２ａは、０Ｖより高く、かつＶＤＤ未満とする（０Ｖ＜Ｖｔｈ２ａ＜ＶＤＤ）。なお、各トランジスタのしきい値電圧の制御のために、バックゲートを用いても構わない。
【０３２１】
ここで、入力端子Ｖｉｎの電位をＶＤＤとすると、トランジスタＴｒ１ａのゲート電圧は０Ｖとなり、トランジスタＴｒ１ａはオフする。また、トランジスタＴｒ２ａのゲート電圧はＶＤＤとなり、トランジスタＴｒ２ａはオンする。従って、出力端子Ｖｏｕｔは、ＧＮＤと電気的に接続され、ＧＮＤが与えられる。
【０３２２】
また、入力端子Ｖｉｎの電位をＧＮＤとすると、トランジスタＴｒ１ａのゲート電圧はＶＤＤとなり、トランジスタＴｒ１ａはオンする。またトランジスタＴｒ２ａのゲート電圧は０Ｖとなり、トランジスタＴｒ２ａはオフする。従って、出力端子Ｖｏｕｔは、ＶＤＤと電気的に接続され、ＶＤＤが与えられる。
【０３２３】
以上に示したように、図１９（Ａ）に示す回路図において、入力端子Ｖｉｎの電位がＶＤＤの場合は出力端子ＶｏｕｔからＧＮＤを出力し、入力端子Ｖｉｎの電位がＧＮＤの場合は出力端子ＶｏｕｔからＶＤＤを出力する。
【０３２４】
なお、図１９（Ｂ）は、図１９（Ａ）に対応した半導体装置の断面図の一例である。
【０３２５】
図１９（Ｂ）は、トランジスタＴｒ１ａと、トランジスタＴｒ１ａ上に設けられた絶縁膜９０２と、絶縁膜９０２上に設けられたトランジスタＴｒ２ａと、を有する半導体装置の断面図である。
【０３２６】
絶縁膜９０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択して、単層で、または積層で用いればよい。
【０３２７】
なお、図１９（Ｂ）では、トランジスタＴｒ２ａに図１７で示したトランジスタと類似したトランジスタを適用している。そのため、トランジスタＴｒ２ａの各構成のうち、以下で特に説明しないものについては、図１７に関する説明を参照する。
【０３２８】
ここで、トランジスタＴｒ１ａは、半導体基板６５０と、半導体基板６５０に設けられたチャネル領域６５６、ソース領域６５７ａおよびドレイン領域６５７ｂと、半導体基板６５０に設けられた溝部を埋める素子分離層６６４と、半導体基板６５０上に設けられたゲート絶縁膜６６２と、ゲート絶縁膜６６２を介してチャネル領域６５６上に設けられたゲート電極６５４と、を有する。
【０３２９】
半導体基板６５０は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板を用いればよい。
【０３３０】
本実施の形態では半導体基板にトランジスタＴｒ１ａが設けられた構成を示しているが、これに限定されるものではない。例えば、半導体基板の代わりに絶縁表面を有する基板を用い、絶縁表面上に半導体膜を設ける構成としても構わない。ここで、絶縁表面を有する基板として、例えば、ガラス基板、セラミック基板、石英基板またはサファイア基板を用いればよい。
【０３３１】
ソース領域６５７ａおよびドレイン領域６５７ｂは、半導体基板６５０にｐ型の導電型を付与する不純物を含む領域である。
【０３３２】
素子分離層６６４は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０３３３】
ゲート絶縁膜６６２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０３３４】
ゲート電極６５４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
【０３３５】
ゲート電極６５４は、トランジスタＴｒ１ａのゲート電極としてだけでなく、トランジスタＴｒ２ａのゲート電極としても機能する。そのため、絶縁膜９０２は、トランジスタＴｒ２ａのゲート絶縁膜として機能する。
【０３３６】
トランジスタＴｒ２ａのソース電極９１６ａおよびドレイン電極９１６ｂは、ソース電極４１６ａおよびドレイン電極４１６ｂの記載を参照する。
【０３３７】
トランジスタＴｒ２ａの酸化物半導体膜９０６は、酸化物半導体膜４０６の記載を参照する。
【０３３８】
トランジスタＴｒ２ａのゲート絶縁膜９１２は、ゲート絶縁膜４１２の記載を参照する。
【０３３９】
トランジスタＴｒ２ａのゲート電極９１４は、ゲート電極４０４の記載を参照する。ただし、ゲート電極９１４は、トランジスタＴｒ２ａのバックゲート電極として機能する。
【０３４０】
なお、図１９（Ｂ）に示す半導体装置は、ゲート電極６５４の上面と高さの揃った上面を有する絶縁膜６９０が設けられる。ただし、絶縁膜６９０を有さない構造としても構わない。
【０３４１】
絶縁膜６９０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０３４２】
絶縁膜６９０および絶縁膜９０２、ゲート絶縁膜６６２は、トランジスタＴｒ１ａのドレイン領域６５７ｂに達する開口部を有する。トランジスタＴｒ２ａのドレイン電極９１６ｂは、当該開口部を介してトランジスタＴｒ１ａのドレイン領域６５７ｂと接する。
【０３４３】
トランジスタＴｒ２ａに先の実施の形態で示したトランジスタを適用すると、トランジスタＴｒ２ａはオフ電流の極めて小さいトランジスタであるため、トランジスタＴｒ２ａがオフのときの貫通電流も極めて小さくなる。従って、消費電力の低いインバータとすることができる。
【０３４４】
なお、図１９（Ａ）に示したインバータを組み合わせることによって、図２０（Ａ）に示すＮＡＮＤ回路を構成してもよい。図２０（Ａ）に示す回路図には、ｐチャネル型トランジスタであるトランジスタＴｒ１ｂおよびトランジスタＴｒ４ｂと、ｎチャネル型トランジスタであるトランジスタＴｒ２ｂおよびトランジスタＴｒ３ｂと、を有する。なお、トランジスタＴｒ１ｂおよびトランジスタＴｒ４ｂとして、例えばシリコンを用いたトランジスタを適用すればよい。また、トランジスタＴｒ２ｂおよびトランジスタＴｒ３ｂとして先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用すればよい。
【０３４５】
また、図１９（Ａ）に示したインバータを組み合わせることによって、図２０（Ｂ）に示すＮＯＲ回路を構成してもよい。図２０（Ｂ）に示す回路図には、ｐチャネル型トランジスタであるトランジスタＴｒ１ｃおよびトランジスタＴｒ２ｃと、ｎチャネル型トランジスタであるトランジスタＴｒ３ｃおよびトランジスタＴｒ４ｃと、を有する。なお、トランジスタＴｒ１ｃおよびトランジスタＴｒ２ｃとして、例えばシリコンを用いたトランジスタを適用すればよい。また、トランジスタＴｒ３ｃおよびトランジスタＴｒ４ｃとして先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用すればよい。
【０３４６】
以上は、ｐチャネル型トランジスタおよびｎチャネル型トランジスタを用いたインバータで構成した論理回路の一例であるが、ｎチャネル型トランジスタのみを用いたインバータから論理回路を構成しても構わない。一例を図２１（Ａ）に示す。
【０３４７】
図２１（Ａ）に示す回路図は、デプレッション型トランジスタであるトランジスタＴｒ１ｄと、エンハンスメント型トランジスタであるトランジスタＴｒ２ｄと、を有する。
【０３４８】
デプレッション型トランジスタであるトランジスタＴｒ１ｄは、例えば、酸化物半導体膜を用いたトランジスタを用いればよい。ただし、トランジスタＴｒ１ｄは、酸化物半導体膜を用いたトランジスタに限定されない。例えば、シリコンを用いたトランジスタを用いても構わない。トランジスタＴｒ１ｄのしきい値電圧をＶｔｈ１ｄとする。また、デプレッション型トランジスタに代えて、十分抵抗の低い抵抗素子を設けても構わない。
【０３４９】
エンハンスメント型トランジスタであるトランジスタＴｒ２ｄは、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いればよい。トランジスタＴｒ２ｄのしきい値電圧をＶｔｈ２ｄとする。
【０３５０】
なお、トランジスタＴｒ１ｄに先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いても構わない。その場合、トランジスタＴｒ２ｄに先の実施の形態で示した酸化物半導体膜を用いたトランジスタ以外を用いても構わない。
【０３５１】
ここで、トランジスタＴｒ１ｄのゲートは入力端子ＶｉｎおよびトランジスタＴｒ２ｄのゲートと接続される。また、トランジスタＴｒ１ｄのドレインはＶＤＤと電気的に接続される。また、トランジスタＴｒ１ｄのソースは、トランジスタＴｒ２ｄのドレインおよび出力端子Ｖｏｕｔと接続される。また、トランジスタＴｒ２ｄのソースはＧＮＤと接続される。また、トランジスタＴｒ２ｄのバックゲートはバックゲート線ＢＧＬと接続される。本実施の形態では、トランジスタＴｒ２ｄがバックゲートを有する構成について示すが、これに限定されるものではない。例えば、トランジスタＴｒ２ｄがバックゲートを有さない構成であっても構わないし、トランジスタＴｒ１ｄがバックゲートを有する構成であっても構わない。
【０３５２】
例えば、トランジスタＴｒ１ｄのしきい値電圧Ｖｔｈ１ｄは０Ｖ未満とする（Ｖｔｈ１ｄ＜０Ｖ）。従って、トランジスタＴｒ１ｄはゲート電圧によらずオンである。即ち、トランジスタＴｒ１ｄは抵抗の十分低い抵抗素子として機能する。また、トランジスタＴｒ２ｄのしきい値電圧Ｖｔｈ２ｄは、０Ｖより高く、かつＶＤＤ未満とする（０Ｖ＜Ｖｔｈ２ｄ＜ＶＤＤ）。なお、各トランジスタのしきい値電圧の制御のために、バックゲートを用いても構わない。また、トランジスタＴｒ１ｄに代えて抵抗の十分低い抵抗素子を設けても構わない。
【０３５３】
ここで、入力端子Ｖｉｎの電位をＶＤＤとすると、トランジスタＴｒ２ｄのゲート電圧はＶＤＤとなり、トランジスタＴｒ２ｄはオンする。従って、出力端子Ｖｏｕｔは、ＧＮＤと電気的に接続され、ＧＮＤが与えられる。
【０３５４】
また、入力端子Ｖｉｎの電位をＧＮＤとすると、トランジスタＴｒ２ｄのゲート電圧は０Ｖとなり、トランジスタＴｒ２ｄはオフする。従って、出力端子Ｖｏｕｔは、ＶＤＤと電気的に接続され、ＶＤＤが与えられる。なお、厳密には、出力端子Ｖｏｕｔから出力される電位は、ＶＤＤからトランジスタＴｒ１ｄの抵抗の分だけ電圧降下した電位となる。ただし、トランジスタＴｒ１ｄの抵抗が十分低いため、前述の電圧降下の影響は無視できる。
【０３５５】
以上に示したように、図２１（Ａ）に示す回路図において、入力端子Ｖｉｎの電位がＶＤＤの場合は出力端子ＶｏｕｔからＧＮＤを出力し、入力端子Ｖｉｎの電位がＧＮＤの場合は出力端子ＶｏｕｔからＶＤＤを出力する。
【０３５６】
なお、トランジスタＴｒ１ｄとトランジスタＴｒ２ｄを同一平面に作製しても構わない。こうすることで、インバータの作製が容易となる。このとき、トランジスタＴｒ１ｄおよびトランジスタＴｒ２ｄの少なくとも一方にバックゲートを設けると好ましい。作製したトランジスタがデプレッション型トランジスタである場合、トランジスタＴｒ２ｄのバックゲートによってしきい値電圧Ｖｔｈ２ｄを前述の範囲にすればよい。また、作製したトランジスタがエンハンスメント型トランジスタである場合、トランジスタＴｒ１ｄのバックゲートによってしきい値電圧Ｖｔｈ１ｄを前述の範囲にすればよい。なお、トランジスタＴｒ１ｄおよびトランジスタＴｒ２ｄのしきい値電圧を、それぞれ異なるバックゲートによって制御しても構わない。
【０３５７】
または、トランジスタＴｒ１ｄとトランジスタＴｒ２ｄを重ねて作製しても構わない。こうすることで、インバータの面積を縮小することができる。
【０３５８】
図２１（Ｂ）は、トランジスタＴｒ１ｄとトランジスタＴｒ２ｄを重ねて作製した半導体装置の断面図の一例である。
【０３５９】
図２１（Ｂ）において、トランジスタＴｒ１ｄは、図１７に示したトランジスタの記載を参照する。また、トランジスタＴｒ２ｄは、図１７に示したトランジスタと類似したトランジスタを適用している。そのため、トランジスタＴｒ２ｄの各構成のうち、以下で特に説明しないものについては、図１７に関する説明を参照する。
【０３６０】
なお、トランジスタＴｒ１ｄは、基板４００上に設けられた下地絶縁膜４０２と、下地絶縁膜４０２上に設けられたソース電極４１６ａおよびドレイン電極４１６ｂと、下地絶縁膜４０２、ソース電極４１６ａおよびドレイン電極４１６ｂ上に設けられた酸化物半導体膜４０６と、酸化物半導体膜４０６上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜４１２上にあり、酸化物半導体膜４０６と重畳して設けられたゲート電極４０４と、を有する。
【０３６１】
ゲート電極４０４は、トランジスタＴｒ１ｄのゲート電極としてだけでなく、トランジスタＴｒ２ｄのゲート電極としても機能する。そのため、絶縁膜８０２は、トランジスタＴｒ２ｄのゲート絶縁膜として機能する。
【０３６２】
トランジスタＴｒ２ｄのソース電極８１６ａおよびドレイン電極８１６ｂは、ソース電極４１６ａおよびドレイン電極４１６ｂの記載を参照する。
【０３６３】
トランジスタＴｒ２ｄの酸化物半導体膜８０６は、酸化物半導体膜４０６の記載を参照する。
【０３６４】
トランジスタＴｒ２ｄのゲート絶縁膜８１２は、ゲート絶縁膜４１２の記載を参照する。
【０３６５】
トランジスタＴｒ２ｄのゲート電極８１４は、ゲート電極４０４の記載を参照する。ただし、ゲート電極８１４は、トランジスタＴｒ２ｄのバックゲート電極として機能する。
【０３６６】
なお、図２１（Ｂ）に示す半導体装置は、ゲート電極４０４の上面と高さの揃った上面を有する絶縁膜４２０が設けられる。ただし、絶縁膜４２０を有さない構造としても構わない。
【０３６７】
絶縁膜４２０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０３６８】
絶縁膜４２０、絶縁膜８０２、ゲート絶縁膜４１２および酸化物半導体膜４０６は、トランジスタＴｒ１ｄのドレイン電極４１６ｂに達する開口部を有する。トランジスタＴｒ２ｄのソース電極８１６ａは、当該開口部を介してトランジスタＴｒ１ｄのドレイン電極４１６ｂと接する。
【０３６９】
トランジスタＴｒ２ｄに先の実施の形態で示したトランジスタを適用すると、トランジスタＴｒ２ｄはオフ電流の極めて小さいトランジスタであるため、トランジスタＴｒ２ｄがオフのときの貫通電流も極めて小さくなる。従って、消費電力の低いインバータとすることができる。
【０３７０】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０３７１】
（実施の形態６）
本実施の形態では、実施の形態５で示したインバータの回路を応用したフリップフロップで構成する半導体装置であるＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）について説明する。
【０３７２】
ＳＲＡＭはフリップフロップを用いてデータを保持するため、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）とは異なり、リフレッシュ動作が不要である。そのため、データの保持時の消費電力を抑えることができる。また、容量素子を用いないため、高速動作の求められる用途に好適である。
【０３７３】
図２２は、本発明の一態様に係るＳＲＡＭのメモリセルに対応する回路図である。なお、図２２には一つのメモリセルのみを示すが、当該メモリセルを複数配置したメモリセルアレイに適用しても構わない。
【０３７４】
図２２に示すメモリセルは、トランジスタＴｒ１ｅと、トランジスタＴｒ２ｅと、トランジスタＴｒ３ｅと、トランジスタＴｒ４ｅと、トランジスタＴｒ５ｅと、トランジスタＴｒ６ｅと、を有する。トランジスタＴｒ１ｅおよびトランジスタＴｒ２ｅはｐチャネル型トランジスタであり、トランジスタＴｒ３ｅおよびトランジスタＴｒ４ｅはｎチャネル型トランジスタである。トランジスタＴｒ１ｅのゲートは、トランジスタＴｒ２ｅのドレイン、トランジスタＴｒ３ｅのゲート、トランジスタＴｒ４ｅのドレイン、ならびにトランジスタＴｒ６ｅのソースおよびドレインの一方と電気的に接続される。トランジスタＴｒ１ｅのソースはＶＤＤと電気的に接続される。トランジスタＴｒ１ｅのドレインは、トランジスタＴｒ２ｅのゲート、トランジスタＴｒ３ｅのドレインおよびトランジスタＴｒ５ｅのソースおよびドレインの一方と電気的に接続される。トランジスタＴｒ２ｅのソースはＶＤＤと電気的に接続される。トランジスタＴｒ３ｅのソースはＧＮＤと電気的に接続される。トランジスタＴｒ３ｅのバックゲートはバックゲート線ＢＧＬに電気的に接続される。トランジスタＴｒ４ｅのソースはＧＮＤと電気的に接続される。トランジスタＴｒ４ｅのバックゲートはバックゲート線ＢＧＬに電気的に接続される。トランジスタＴｒ５ｅのゲートはワード線ＷＬに電気的に接続される。トランジスタＴｒ５ｅのソースおよびドレインの他方はビット線ＢＬＢに電気的に接続される。トランジスタＴｒ６ｅのゲートはワード線ＷＬに電気的に接続される。トランジスタＴｒ６ｅのソースおよびドレインの他方はビット線ＢＬに電気的に接続される。
【０３７５】
なお、本実施の形態では、トランジスタＴｒ５ｅおよびトランジスタＴｒ６ｅとしてｎチャネル型トランジスタを適用した例を示す。ただし、トランジスタＴｒ５ｅおよびトランジスタＴｒ６ｅは、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタを適用することもできる。その場合、後に示す書き込み、保持および読み出しの方法も適宜変更すればよい。
【０３７６】
このように、トランジスタＴｒ１ｅおよびトランジスタＴｒ３ｅを有するインバータと、トランジスタＴｒ２ｅおよびトランジスタＴｒ４ｅを有するインバータとをリング接続することで、フリップフロップが構成される。
【０３７７】
ｐチャネル型トランジスタとしては、例えばシリコンを用いたトランジスタを適用すればよい。ただし、ｐチャネル型トランジスタは、シリコンを用いたトランジスタに限定されない。また、ｎチャネル型トランジスタとしては、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いればよい。
【０３７８】
本実施の形態では、トランジスタＴｒ３ｅおよびトランジスタＴｒ４ｅとして、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用する。当該トランジスタは、オフ電流が極めて小さいため、貫通電流も極めて小さくなる。
【０３７９】
なお、トランジスタＴｒ１ｅおよびトランジスタＴｒ２ｅとして、ｐチャネル型トランジスタに代えて、ｎチャネル型トランジスタを適用することもできる。トランジスタＴｒ１ｅおよびトランジスタＴｒ２ｅとしてｎチャネル型トランジスタを用いる場合、図２１に関する説明を参酌してデプレッション型トランジスタを適用すればよい。
【０３８０】
図２２に示したメモリセルの書き込み、保持および読み出しについて以下に説明する。
【０３８１】
書き込み時は、まずビット線ＢＬおよびビット線ＢＬＢにデータ０またはデータ１に対応する電位を印加する。
【０３８２】
例えば、データ１を書き込みたい場合、ビット線ＢＬをＶＤＤ、ビット線ＢＬＢをＧＮＤとする。次に、ワード線ＷＬにトランジスタＴｒ５ｅ、トランジスタＴｒ６ｅのしきい値電圧にＶＤＤを加えた電位以上の電位（ＶＨ）を印加する。
【０３８３】
次に、ワード線ＷＬの電位をトランジスタＴｒ５ｅ、トランジスタＴｒ６ｅのしきい値電圧未満とすることで、フリップフロップに書き込んだデータ１が保持される。ＳＲＡＭの場合、データの保持で流れる電流はトランジスタのリーク電流のみとなる。ここで、ＳＲＡＭを構成するトランジスタの一部に先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用することにより、当該トランジスタのオフ電流は極めて小さいため、即ち当該トランジスタに起因したリーク電流は極めて小さいため、データ保持のための待機電力を小さくすることができる。
【０３８４】
読み出し時は、あらかじめビット線ＢＬおよびビット線ＢＬＢをＶＤＤとする。次に、ワード線ＷＬにＶＨを印加することで、ビット線ＢＬはＶＤＤのまま変化しないが、ビット線ＢＬＢはトランジスタＴｒ５ｅおよびトランジスタＴｒ３ｅを介して放電し、ＧＮＤとなる。このビット線ＢＬとビット線ＢＬＢとの電位差をセンスアンプ（図示せず）にて増幅することにより保持されたデータ１を読み出すことができる。
【０３８５】
なお、データ０を書き込みたい場合は、ビット線ＢＬをＧＮＤ、ビット線ＢＬＢをＶＤＤとし、その後ワード線ＷＬにＶＨを印加すればよい。次に、ワード線ＷＬの電位をトランジスタＴｒ５ｅ、トランジスタＴｒ６ｅのしきい値電圧未満とすることで、フリップフロップに書き込んだデータ０が保持される。読み出し時は、あらかじめビット線ＢＬおよびビット線ＢＬＢをＶＤＤとし、ワード線ＷＬにＶＨを印加することで、ビット線ＢＬＢはＶＤＤのまま変化しないが、ビット線ＢＬはトランジスタＴｒ６ｅおよびトランジスタＴｒ４ｅを介して放電し、ＧＮＤとなる。このビット線ＢＬとビット線ＢＬＢとの電位差をセンスアンプにて増幅することにより保持されたデータ０を読み出すことができる。
【０３８６】
本実施の形態より、待機電力の小さいＳＲＡＭを提供することができる。
【０３８７】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０３８８】
（実施の形態７）
先の実施の形態に示した酸化物半導体膜を用いたトランジスタは、オフ電流を極めて小さくすることができる。即ち、当該トランジスタを介した電荷のリークが起こりにくい電気特性を有する。
【０３８９】
以下では、このような電気特性を有するトランジスタを適用した、既知の記憶素子を有する半導体装置と比べ、機能的に優れた記憶素子を有する半導体装置について説明する。
【０３９０】
まず、半導体装置について、図２３を用いて具体的に示す。なお、図２３（Ａ）は半導体装置のメモリセルアレイを示す回路図である。図２３（Ｂ）はメモリセルの回路図である。また、図２３（Ｃ）は、図２３（Ｂ）に示すメモリセルに相当する断面構造の一例である。また、図２３（Ｄ）は図２３（Ｂ）に示すメモリセルの電気特性を示す図である。
【０３９１】
図２３（Ａ）に示すメモリセルアレイは、メモリセル５５６と、ビット線５５３と、ワード線５５４と、容量線５５５と、センスアンプ５５８と、をそれぞれ複数有する。
【０３９２】
なお、ビット線５５３およびワード線５５４がグリッド状に設けられ、各メモリセル５５６はビット線５５３およびワード線５５４の交点に付き一つずつ配置される。ビット線５５３はセンスアンプ５５８と接続される。センスアンプ５５８は、ビット線５５３の電位をデータとして読み出す機能を有する。
【０３９３】
図２３（Ｂ）より、メモリセル５５６は、トランジスタ５５１と、キャパシタ５５２と、を有する。また、トランジスタ５５１のゲートはワード線５５４と電気的に接続される。トランジスタ５５１のソースはビット線５５３と電気的に接続される。トランジスタ５５１のドレインはキャパシタ５５２の一端と電気的に接続される。キャパシタ５５２の他端は容量線５５５に電気的に接続される。
【０３９４】
図２３（Ｃ）は、メモリセルの断面構造の一例である。図２３（Ｃ）は、トランジスタ５５１と、トランジスタ５５１に接続される配線５２４ａおよび配線５２４ｂと、トランジスタ５５１、配線５２４ａおよび配線５２４ｂ上に設けられた絶縁膜５２０と、絶縁膜５２０上に設けられたキャパシタ５５２と、を有する半導体装置の断面図である。
【０３９５】
なお、図２３（Ｃ）では、トランジスタ５５１に図１８で示したトランジスタを適用している。そのため、トランジスタ５５１の各構成のうち、以下で特に説明しないものについては、先の実施の形態での説明を参照する。
【０３９６】
絶縁膜５２０は、層間絶縁膜５１８の記載を参照する。または、絶縁膜５２０として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０３９７】
キャパシタ５５２は、配線５２４ｂと接する電極５２６と、電極５２６と重畳する電極５２８と、電極５２６および電極５２８に挟まれた絶縁膜５２２と、を有する。
【０３９８】
電極５２６は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
【０３９９】
電極５２８は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
【０４００】
絶縁膜５２２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０４０１】
なお、図２３（Ｃ）では、トランジスタ５５１とキャパシタ５５２とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ５５１およびキャパシタ５５２を同一平面に設けても構わない。このような構造とすることで、メモリセルの上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで、メモリセル１つ分の面積に多数のメモリセルを集積化することができる。よって、半導体装置の集積度を高めることができる。なお、本明細書において、ＡがＢに重畳するとは、Ａの少なくとも一部がＢの少なくとも一部と重なって設けられることをいう。
【０４０２】
ここで、図２３（Ｃ）における配線５２４ａは図２３（Ｂ）におけるビット線５５３と電気的に接続される。また、図２３（Ｃ）におけるゲート電極５０４は図２３（Ｂ）におけるワード線５５４と電気的に接続される。また、図２３（Ｃ）における電極５２８は図２３（Ｂ）における容量線５５５と電気的に接続される。
【０４０３】
図２３（Ｄ）に示すように、キャパシタ５５２に保持された電圧は、トランジスタ５５１のリークによって時間が経つと徐々に低減していく。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
【０４０４】
例えば、トランジスタ５５１のオフ電流が十分小さくない場合、キャパシタ５５２に保持された電圧の時間変化が大きいため、保持期間Ｔ＿１が短くなる。従って、頻繁にリフレッシュをする必要がある。リフレッシュの頻度が高まると、半導体装置の消費電力が高まってしまう。
【０４０５】
本実施の形態では、トランジスタ５５１のオフ電流が極めて小さいため、保持期間Ｔ＿１を極めて長くすることができる。また、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａから１×１０−２５Ａであるトランジスタ５５１でメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
【０４０６】
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さい半導体装置を得ることができる。
【０４０７】
次に、図２３とは異なる半導体装置について、図２４を用いて説明する。なお、図２４（Ａ）は半導体装置を構成するメモリセルおよび配線を含む回路図である。また、図２４（Ｂ）は図２４（Ａ）に示すメモリセルの電気特性を示す図である。また、図２４（Ｃ）は、図２４（Ａ）に示すメモリセルに相当する断面図の一例である。
【０４０８】
図２４（Ａ）より、メモリセルは、トランジスタ６７１と、トランジスタ６７２と、キャパシタ６７３とを有する。ここで、トランジスタ６７１のゲートはワード線６７６と電気的に接続される。トランジスタ６７１のソースはソース線６７４と電気的に接続される。トランジスタ６７１のドレインはトランジスタ６７２のゲートおよびキャパシタ６７３の一端と電気的に接続され、この部分をノード６７９とする。トランジスタ６７２のソースはソース線６７５と電気的に接続される。トランジスタ６７２のドレインはドレイン線６７７と電気的に接続される。キャパシタ６７３の他端は容量線６７８と電気的に接続される。
【０４０９】
なお、図２４に示す半導体装置は、ノード６７９の電位に応じて、トランジスタ６７２の見かけ上のしきい値電圧が変動することを利用したものである。例えば、図２４（Ｂ）は容量線６７８の電圧ＶＣＬと、トランジスタ６７２を流れるドレイン電流Ｉｄ＿２との関係を説明する図である。
【０４１０】
なお、トランジスタ６７１を介してノード６７９の電位を調整することができる。例えば、ソース線６７４の電位を電源電位ＶＤＤとする。このとき、ワード線６７６の電位をトランジスタ６７１のしきい値電圧Ｖｔｈに電源電位ＶＤＤを加えた電位以上とすることで、ノード６７９の電位をＨＩＧＨにすることができる。また、ワード線６７６の電位をトランジスタ６７１のしきい値電圧Ｖｔｈ以下とすることで、ノード６７９の電位をＬＯＷにすることができる。
【０４１１】
そのため、トランジスタ６７２は、ＬＯＷで示したＶＣＬ−Ｉｄ＿２カーブと、ＨＩＧＨで示したＶＣＬ−Ｉｄ＿２カーブのいずれかの電気特性となる。即ち、ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄ＿２が小さいため、データ０となる。また、ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
【０４１２】
図２４（Ｃ）は、メモリセルの断面構造の一例である。図２４（Ｃ）は、トランジスタ６７２と、トランジスタ６７２上に設けられた絶縁膜６６８と、絶縁膜６６８上に設けられたトランジスタ６７１と、トランジスタ６７１上に設けられた絶縁膜６２０と、絶縁膜６２０上に設けられたキャパシタ６７３と、を有する半導体装置の断面図である。
【０４１３】
絶縁膜６２０は、保護絶縁膜１１８の記載を参照する。または、絶縁膜６２０として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０４１４】
なお、図２４（Ｃ）では、トランジスタ６７１に図１７で示したトランジスタを適用している。そのため、トランジスタ６７１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
【０４１５】
結晶性シリコンを用いたトランジスタは、酸化物半導体膜を用いたトランジスタと比べて、オン特性を高めやすい利点を有する。従って、高いオン特性の求められるトランジスタ６７２に好適といえる。
【０４１６】
ここで、トランジスタ６７２は、半導体基板６５０に設けられたチャネル領域６５６および不純物領域６５７と、半導体基板６５０に設けられた溝部を埋める素子分離層６６４と、半導体基板６５０上に設けられたゲート絶縁膜６６２と、ゲート絶縁膜６６２を介してチャネル領域６５６上に設けられたゲート電極６５４と、を有する。
【０４１７】
半導体基板６５０は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板を用いればよい。
【０４１８】
本実施の形態では半導体基板にトランジスタ６７２が設けられた構成を示しているが、これに限定されるものではない。例えば、半導体基板の代わりに絶縁表面を有する基板を用い、絶縁表面上に半導体膜を設ける構成としても構わない。ここで、絶縁表面を有する基板として、例えば、ガラス基板、セラミック基板、石英基板またはサファイア基板を用いればよい。また、トランジスタ６７２に、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用しても構わない。
【０４１９】
不純物領域６５７は、半導体基板６５０に一導電型を付与する不純物を含む領域である。
【０４２０】
素子分離層６６４は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０４２１】
ゲート絶縁膜６６２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
【０４２２】
ゲート電極６５４は、ゲート電極１０４の記載を参照する。
【０４２３】
絶縁膜６６８は、保護絶縁膜１１８の記載を参照する。または、絶縁膜６６８として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０４２４】
絶縁膜６６８および下地絶縁膜６０２は、トランジスタ６７２のゲート電極６５４に達する開口部を有する。トランジスタ６７１のドレイン電極４１６ｂは、当該開口部を介してトランジスタ６７２のゲート電極６５４と接する。
【０４２５】
キャパシタ６７３は、ドレイン電極４１６ｂと接する電極６２６と、電極６２６と重畳する電極６２８と、電極６２６および電極６２８に挟まれた絶縁膜６２２と、を有する。
【０４２６】
電極６２６は、電極５２６の記載を参照する。
【０４２７】
電極６２８は、電極５２８の記載を参照する。
【０４２８】
ここで、図２４（Ｃ）におけるソース電極４１６ａは図２４（Ａ）におけるソース線６７４と電気的に接続される。また、図２４（Ｃ）におけるゲート電極４０４は図２４（Ａ）におけるワード線６７６と電気的に接続される。また、図２４（Ｃ）における電極６２８は図２４（Ａ）における容量線６７８と電気的に接続される。
【０４２９】
なお、図２４（Ｃ）では、トランジスタ６７１とキャパシタ６７３とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ６７１およびキャパシタ６７３を同一平面に設けても構わない。このような構造とすることで、メモリセルの上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで、メモリセル１つ分の面積に多数のメモリセルを集積化することができる。よって、半導体装置の集積度を高めることができる。
【０４３０】
ここで、トランジスタ６７１として、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用すると、当該トランジスタはオフ電流を極めて小さいため、ノード６７９に蓄積された電荷がトランジスタ６７１を介してリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、フラッシュメモリと比較して、書き込み時に高い電圧が不要であるため、消費電力を小さく、動作速度を速くすることができる。
【０４３１】
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さい半導体装置を得ることができる。
【０４３２】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０４３３】
（実施の形態８）
先の実施の形態に示した酸化物半導体膜を用いたトランジスタまたは記憶素子を有する半導体装置を少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を構成することができる。
【０４３４】
図２５（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図２５（Ａ）に示すＣＰＵは、基板１１９０上に、演算論理装置（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２５（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０４３５】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０４３６】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
【０４３７】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０４３８】
図２５（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６には、先の実施の形態に示した記憶素子を有する半導体装置を用いることができる。
【０４３９】
図２５（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタによるデータの保持を行う。フリップフロップによってデータが保持されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデータが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
【０４４０】
電源停止に関しては、図２５（Ｂ）または図２５（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２５（Ｂ）および図２５（Ｃ）の回路の説明を行う。
【０４４１】
図２５（Ｂ）および図２５（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いた構成の一例を示す。
【０４４２】
図２５（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には、先の実施の形態で示した記憶素子を有する半導体装置を用いることができる。記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが与えられている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０４４３】
図２５（Ｂ）では、スイッチング素子１１４１として、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いている。当該トランジスタはオフ電流を極めて小さくすることができる。当該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０４４４】
なお、図２５（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０４４５】
また、図２５（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが与えられている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそれぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０４４６】
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０４４７】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などのＬＳＩにも応用可能である。
【０４４８】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０４４９】
（実施の形態９）
本実施の形態では、先の実施の形態で示したトランジスタを適用した表示装置について説明する。
【０４５０】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。本実施の形態では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示装置について説明する。
【０４５１】
なお、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０４５２】
また、本実施の形態における表示装置は画像表示デバイス、表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０４５３】
図２６は、ＥＬ素子を用いた表示装置の画素の回路図の一例である。
【０４５４】
図２６に示す表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
【０４５５】
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続され、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０４５６】
なお、トランジスタ７４１は、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高い表示装置とすることができる。
【０４５７】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高い表示装置とすることができる。また、スイッチ素子７４３として、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、表示装置の生産性を高めることができる。
【０４５８】
図２７（Ａ）は、ＥＬ素子を用いた表示装置の上面図である。ＥＬ素子を有する表示装置は、基板１００と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板１００と基板７００との間に設けられる。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
【０４５９】
図２７（Ｂ）は、図２７（Ａ）の一点鎖線Ｍ−Ｎに対応するＥＬ素子を用いた表示装置の断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極１０４と同一層である。
【０４６０】
なお、図２７（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
【０４６１】
図２７（Ｂ）では、トランジスタ７４１として、図１３に示したトランジスタを適用した例を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
【０４６２】
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。
【０４６３】
ここで、絶縁膜７２０および保護絶縁膜１１８には、トランジスタ７４１のソース電極１１６ａに達する開口部が設けられる。
【０４６４】
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護絶縁膜１１８に設けられた開口部を介してトランジスタ７４１のソース電極１１６ａと接する。
【０４６５】
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
【０４６６】
隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。
【０４６７】
発光層７８２上には、電極７８３が設けられる。
【０４６８】
電極７８１、発光層７８２および電極７８３の重畳する領域が、発光素子７１９となる。
【０４６９】
なお、絶縁膜７２０は、保護絶縁膜１１８の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０４７０】
発光層７８２は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例えば、図２７（Ｃ）に示すような構造とすればよい。図２７（Ｃ）は、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃおよび中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８６ｂおよび発光層７８６ｃに適切な発光色の発光層を用いると演色性の高い、または発光効率の高い、発光素子７１９を形成することができる。
【０４７１】
発光層を複数種積層して設けることで、白色光を得てもよい。図２７（Ｂ）には示さないが、白色光を着色層を介して取り出す構造としても構わない。
【０４７２】
ここでは発光層を３層および中間層を４層設けた構造を示しているが、これに限定されるものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂおよび中間層７８５ｃのみで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、発光層７８６ｃおよび中間層７８５ｄで構成し、中間層７８５ｃを省いた構造としても構わない。
【０４７３】
また、中間層は、正孔注入層、正孔輸送層、電子輸送層および電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
【０４７４】
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域（例えば４００ｎｍ〜８００ｎｍの波長範囲）における平均の透過率が７０％以上、特に８０％以上であることをいう。
【０４７５】
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。
【０４７６】
または、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
【０４７７】
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ましい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性を有すると好ましい。
【０４７８】
なお、電極７８１および電極７８３を図２７（Ｂ）に示す構造で設けているが、電極７８１と電極７８３を入れ替えても構わない。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
【０４７９】
隔壁７８４は、保護絶縁膜１１８の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０４８０】
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有する。そのため、表示品位の高い表示装置を提供することができる。
【０４８１】
図２８（Ａ）および図２８（Ｂ）は、図２７（Ｂ）と一部が異なるＥＬ素子を用いた表示装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図２８（Ａ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層である。図２８（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７８１と同一層である。
【０４８２】
次に、液晶素子を用いた表示装置について説明する。
【０４８３】
図２９は、液晶素子を用いた表示装置の画素の構成例を示す回路図である。図２９に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
【０４８４】
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
【０４８５】
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０４８６】
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極が電気的に接続する配線に与えられる共通電位とが異なる電位であってもよい。
【０４８７】
なお、液晶素子を用いた表示装置も、上面図はＥＬ素子を用いた表示装置と概略同様である。図２７（Ａ）の一点鎖線Ｍ−Ｎに対応する液晶素子を用いた表示装置の断面図を図３０（Ａ）に示す。図３０（Ａ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極１０４と同一層である。
【０４８８】
図３０（Ａ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
【０４８９】
トランジスタ７５１としては、先の実施の形態で示したトランジスタを適用することができる。図３０（Ａ）においては、図１３に示したトランジスタを適用した例を示す。そのため、トランジスタ７５１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
【０４９０】
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい表示装置とすることができる。
【０４９１】
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。
【０４９２】
ここで、絶縁膜７２１および保護絶縁膜１１８には、トランジスタ７５１のドレイン電極１１６ｂに達する開口部が設けられる。
【０４９３】
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護絶縁膜１１８に設けられた開口部を介してトランジスタ７５１のドレイン電極１１６ｂと接する。
【０４９４】
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
【０４９５】
絶縁膜７９２上には、液晶層７９３が設けられる。
【０４９６】
液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。
【０４９７】
絶縁膜７９４上には、スペーサ７９５が設けられる。
【０４９８】
スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。
【０４９９】
電極７９６上には、基板７９７が設けられる。
【０５００】
なお、絶縁膜７２１は、保護絶縁膜１１８の記載を参照する。または、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
【０５０１】
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
【０５０２】
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜７９２および絶縁膜７９４を設けない構成とすればよい。
【０５０３】
電極７９１は、可視光透過性を有する導電膜を用いればよい。
【０５０４】
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることもできる。
【０５０５】
または、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを含む膜を用いればよい。
【０５０６】
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ましい。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性を有すると好ましい。
【０５０７】
なお、電極７９１および電極７９６を図３０（Ａ）に示す構造で設けているが、電極７９１と電極７９６を入れ替えても構わない。
【０５０８】
絶縁膜７９２および絶縁膜７９４は、有機化合物または無機化合物から選択して用いればよい。
【０５０９】
スペーサ７９５は、有機化合物または無機化合物から選択して用いればよい。なお、スペーサ７９５の形状は、柱状、球状など様々にとることができる。
【０５１０】
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４および電極７９６の重畳する領域が、液晶素子７５３となる。
【０５１１】
基板７９７は、ガラス、樹脂または金属などを用いればよい。基板７９７は可とう性を有してもよい。
【０５１２】
図３０（Ｂ）および図３０（Ｃ）は、図３０（Ａ）と一部が異なる液晶素子を用いた表示装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図３０（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３３ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層である。図３０（Ｃ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは、電極７９１と同一層である。
【０５１３】
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有する。そのため、表示品位の高い表示装置を提供することができる。また、トランジスタ７５１はオフ電流を極めて小さくできるため、消費電力の小さい表示装置を提供することができる。
【０５１４】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【０５１５】
（実施の形態１０）
本実施の形態では、先の実施の形態で示した半導体装置を適用した電子機器の例について説明する。
【０５１６】
図３１（Ａ）は携帯型情報端末である。図３１（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９３０３に適用することができる。
【０５１７】
図３１（Ｂ）は、ディスプレイである。図３１（Ｂ）に示すディスプレイは、筐体９３１０と、表示部９３１１と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９３１１に適用することができる。
【０５１８】
図３１（Ｃ）は、デジタルスチルカメラである。図３１（Ｃ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９３２３に適用することができる。
【０５１９】
図３１（Ｄ）は２つ折り可能な携帯情報端末である。図３１（Ｄ）に示す２つ折り可能な携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３、操作スイッチ９６３８、を有する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９６３１ａおよび表示部９６３１ｂに適用することができる。
【０５２０】
なお、表示部９６３１ａまたは／および表示部９６３１ｂは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
【０５２１】
本発明の一態様に係る半導体装置を用いることで、性能が高く、かつ消費電力が小さい電子機器を提供することができる。
【０５２２】
本実施の形態は、適宜他の実施の形態、実施例と組み合わせて用いることができる。
【実施例１】
【０５２３】
本実施例では、多結晶酸化物を含むスパッタリング用ターゲットおよび酸化物膜の結晶状態を評価した。
【０５２４】
スパッタリング用ターゲットは、実施の形態１で示した方法を適用して作製した。ここで、Ｉｎ２Ｏ３粉末、Ｇａ２Ｏ３粉末およびＺｎＯ粉末の混合割合が１：１：１［ｍｏｌ数比］である試料を試料１、同混合割合が１：１：２［ｍｏｌ数比］である試料を試料２、同混合割合が３：１：４［ｍｏｌ数比］である試料を試料３とする。
【０５２５】
まずは、ＥＢＳＤによる評価を行った。試料１の反射電子像を図３２に示す。図３２より、試料１は、多結晶であり、結晶粒界を有することがわかる。
【０５２６】
次に、試料１の結晶粒マップを図３３（Ａ）に、結晶粒径のヒストグラムを図３３（Ｂ）に、それぞれ示す。なお、測定した領域は８０μｍ×８０μｍの四角形で、ステップは０．３μｍとした。当該条件においては、結晶粒の粒径が０．４μｍ未満程度は結晶粒として数えることができない。従って、１μｍ以下として測定される結晶粒は、具体的には０．４μｍ以上１μｍ以下の結晶粒である。
【０５２７】
同様に、試料２の結晶粒マップを図３４（Ａ）に、結晶粒径のヒストグラムを図３４（Ｂ）に、それぞれ示す。また、試料３の結晶粒マップを図３５（Ａ）に、結晶粒径のヒストグラムを図３５（Ｂ）に、それぞれ示す。
【０５２８】
表１に、ＥＢＳＤより得られた試料１乃至試料３の結晶粒の粒径および個数を示す。
【０５２９】
【表１】
2014025147.tif 000005
【０５３０】
なお、平均粒径は試料１が４．３８μｍ、試料２が２．９３μｍ、試料３が１．６６μｍであった。また、全体に対する０．４μｍ以上１μｍ以下の結晶粒の割合は、試料１が８．１％、試料２が２８．８％、試料３が２７．０％であった。
【０５３１】
次に、試料１および試料２をスパッタリング用ターゲットとし、酸化物膜を成膜した。
【０５３２】
酸化物膜は、ガラス基板上に３００ｎｍの厚さで成膜した。成膜には、ＤＣマグネトロンスパッタリング法を用いた。そのほかの成膜条件は、基板加熱温度を３００℃とし、ＤＣ電力を０．５ｋＷとし、アルゴンガスを３０ｓｃｃｍおよび酸素ガスを１５ｓｃｃｍとし、圧力を０．４Ｐａとした。
【０５３３】
次に、試料１および試料２を用いて成膜した酸化物膜（それぞれ酸化物膜１および酸化物膜２とする。）に対しＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、結晶状態を評価した。測定は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法による２θ／ωスキャンにて行った。結果を図３６（Ａ）に示す。
【０５３４】
図３６（Ａ）より、酸化物膜１および酸化物膜２はいずれも３０．８°近傍にピークを有することがわかった。なお、２０°から２５°の間にガラス基板起因のピークがある。３０．８°近傍のピークは、例えばＩｎＧａＺｎＯ４の（００９）面の回折を示す。即ち、試料１および試料２を用いて成膜した酸化物膜が、高い割合でａ−ｂ面に平行な面の表面構造を有することがわかる。
【０５３５】
また、試料２および試料３をスパッタリング用ターゲットとし、シリコンウェハ上に酸化物膜を１００ｎｍの厚さで成膜した。成膜には、ＤＣマグネトロンスパッタリング法を用いた。そのほかの成膜条件は、基板加熱温度を３００℃とし、ＤＣ電力を０．５ｋＷとし、アルゴンガスを３０ｓｃｃｍおよび酸素ガスを１５ｓｃｃｍとし、圧力を０．４Ｐａとした。
【０５３６】
次に、試料２および試料３を用いて成膜した酸化物膜（それぞれ酸化物膜３および酸化物膜４とする。）に対しＸＲＤ装置を用い、結晶状態を評価した。測定は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法による２θ／ωスキャンにて行った。結果を図３６（Ｂ）に示す。
【０５３７】
図３６（Ｂ）より、酸化物膜３および酸化物膜４はいずれも３０．８°近傍にピークを有することがわかった。３０．８°近傍のピークは、例えばＩｎＧａＺｎＯ４の（００９）面の回折を示す。即ち、試料２および試料３を用いて成膜した酸化物膜が、高い割合でａ−ｂ面に平行な面の表面構造を有することがわかる。
【０５３８】
次に、シリコンウェハ上に熱酸化法によって酸化シリコン膜を１００ｎｍの厚さで形成した後、試料２および試料３をスパッタリング用ターゲットとして酸化物膜を１００ｎｍの厚さで成膜した。成膜には、ＤＣマグネトロンスパッタリング法を用いた。そのほかの成膜条件は、基板加熱温度を４００℃とし、ＤＣ電力を０．５ｋＷとし、アルゴンガスを３０ｓｃｃｍおよび酸素ガスを１５ｓｃｃｍとし、圧力を０．４Ｐａとした。
【０５３９】
次に、試料２および試料３を用いて成膜した酸化物膜（それぞれ酸化物膜５および酸化物膜６とする。）の断面の原子配列を観察した。原子配列の観察は、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ  Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いた。ＨＡＡＤＦ−ＳＴＥＭは、日立走査透過電子顕微鏡ＨＤ−２７００を用い、加速電圧２００ｋＶとした。
【０５４０】
図３７（Ａ）は、酸化物膜５の走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による明視野像である。図３７（Ｂ）は、図３７（Ａ）と同じ箇所のＨＡＡＤＦ−ＳＴＥＭ像である。なお、図３７（Ａ）および図３７（Ｂ）は、酸化物膜５の上面を含むように観察している。
【０５４１】
また、図３８（Ａ）は、酸化物膜６のＳＴＥＭによる明視野像である。図３８（Ｂ）は、図３８（Ａ）と同じ箇所のＨＡＡＤＦ−ＳＴＥＭ像である。なお、図３８（Ａ）および図３８（Ｂ）は、酸化物膜６の上面を含むように観察している。
【０５４２】
図３７（Ｂ）および図３８（Ｂ）より、酸化物膜５および酸化物膜６は、金属原子が上面と平行に配列しており、ｃ軸配向性を有していることがわかった。
【０５４３】
本実施例より、スパッタリング用ターゲットに含まれる結晶粒の平均粒径が小さいとき、当該スパッタリング用ターゲットを用いて成膜した酸化物膜の結晶化度が高いことがわかる。
【符号の説明】
【０５４４】
１００    基板
１０２    下地絶縁膜
１０４    ゲート電極
１０６    酸化物半導体膜
１１２    ゲート絶縁膜
１１４    バックゲート電極
１１６ａ    ソース電極
１１６ｂ    ドレイン電極
１１８    保護絶縁膜
２００    基板
２０２    下地絶縁膜
２０４    ゲート電極
２０６    酸化物半導体膜
２１２    ゲート絶縁膜
２１６ａ    ソース電極
２１６ｂ    ドレイン電極
２１８    保護絶縁膜
３００    基板
３０２    下地絶縁膜
３０４    ゲート電極
３０６    酸化物半導体膜
３１２    ゲート絶縁膜
３１６ａ    ソース電極
３１６ｂ    ドレイン電極
４００    基板
４０２    下地絶縁膜
４０４    ゲート電極
４０６    酸化物半導体膜
４１２    ゲート絶縁膜
４１６ａ    ソース電極
４１６ｂ    ドレイン電極
４２０    絶縁膜
５００    基板
５０２    下地絶縁膜
５０４    ゲート電極
５０６    酸化物半導体膜
５１２    ゲート絶縁膜
５１８    層間絶縁膜
５２０    絶縁膜
５２２    絶縁膜
５２４ａ    配線
５２４ｂ    配線
５２６    電極
５２８    電極
５５１    トランジスタ
５５２    キャパシタ
５５３    ビット線
５５４    ワード線
５５５    容量線
５５６    メモリセル
５５８    センスアンプ
６０２    下地絶縁膜
６２０    絶縁膜
６２２    絶縁膜
６２６    電極
６２８    電極
６５０    半導体基板
６５４    ゲート電極
６５６    チャネル領域
６５７    不純物領域
６５７ａ    ソース領域
６５７ｂ    ドレイン領域
６６２    ゲート絶縁膜
６６４    素子分離層
６６８    絶縁膜
６７１    トランジスタ
６７２    トランジスタ
６７３    キャパシタ
６７４    ソース線
６７５    ソース線
６７６    ワード線
６７７    ドレイン線
６７８    容量線
６７９    ノード
６９０    絶縁膜
７００    基板
７１９    発光素子
７２０    絶縁膜
７２１    絶縁膜
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３３ｂ    配線
７３３ｃ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    キャパシタ
７４３    スイッチ素子
７４４    信号線
７５０    画素
７５１    トランジスタ
７５２    キャパシタ
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    電極
７８２    発光層
７８３    電極
７８４    隔壁
７８５ａ    中間層
７８５ｂ    中間層
７８５ｃ    中間層
７８５ｄ    中間層
７８６ａ    発光層
７８６ｂ    発光層
７８６ｃ    発光層
７９１    電極
７９２    絶縁膜
７９３    液晶層
７９４    絶縁膜
７９５    スペーサ
７９６    電極
７９７    基板
８０２    絶縁膜
８０６    酸化物半導体膜
８１２    ゲート絶縁膜
８１４    ゲート電極
８１６ａ    ソース電極
８１６ｂ    ドレイン電極
９０２    絶縁膜
９０６    酸化物半導体膜
９１２    ゲート絶縁膜
９１４    ゲート電極
９１６ａ    ソース電極
９１６ｂ    ドレイン電極
１０００    スパッタリング用ターゲット
１００１    イオン
１００２    スパッタ粒子
１００３    被成膜面
１１４１    スイッチング素子
１１４２    記憶素子
１１４３    記憶素子群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
４０００    成膜装置
４００１    大気側基板供給室
４００２    大気側基板搬送室
４００３ａ    ロードロック室
４００３ｂ    アンロードロック室
４００４    搬送室
４００５    基板加熱室
４００６ａ    成膜室
４００６ｂ    成膜室
４００６ｃ    成膜室
４１０１    カセットポート
４１０２    アライメントポート
４１０３    搬送ロボット
４１０４    ゲートバルブ
４１０５    加熱ステージ
４１０６    ターゲット
４１０７    防着板
４１０８    基板ステージ
４１０９    基板
４１１０    クライオトラップ
４１１１    ステージ
４２００    真空ポンプ
４２０１    クライオポンプ
４２０２    ターボ分子ポンプ
４３００    マスフローコントローラ
４３０１    精製機
４３０２    ガス加熱機構
９３００    筐体
９３０１    ボタン
９３０２    マイクロフォン
９３０３    表示部
９３０４    スピーカ
９３０５    カメラ
９３１０    筐体
９３１１    表示部
９３２０    筐体
９３２１    ボタン
９３２２    マイクロフォン
９３２３    表示部
９６３０    筐体
９６３１ａ    表示部
９６３１ｂ    表示部
９６３３    留め具
９６３８    操作スイッチ
Ｓ１０１    工程
Ｓ１０２    工程
Ｓ１０３    工程
Ｓ１０４    工程
Ｓ１１１    工程
Ｓ１１２    工程
Ｓ１１３    工程
Ｓ１１４    工程
【図１】
2014025147.tif 000006
【図２】
2014025147.tif 000007
【図１０】
2014025147.tif 000008
【図１１】
2014025147.tif 000009
【図１２】
2014025147.tif 000010
【図１３】
2014025147.tif 000011
【図１４】
2014025147.tif 000012
【図１５】
2014025147.tif 000013
【図１６】
2014025147.tif 000014
【図１７】
2014025147.tif 000015
【図１８】
2014025147.tif 000016
【図１９】
2014025147.tif 000017
【図２０】
2014025147.tif 000018
【図２１】
2014025147.tif 000019
【図２２】
2014025147.tif 000020
【図２３】
2014025147.tif 000021
【図２４】
2014025147.tif 000022
【図２５】
2014025147.tif 000023
【図２６】
2014025147.tif 000024
【図２７】
2014025147.tif 000025
【図２８】
2014025147.tif 000026
【図２９】
2014025147.tif 000027
【図３０】
2014025147.tif 000028
【図３１】
2014025147.tif 000029
【図３６】
2014025147.tif 000030
【図３】
2014025147.tif 000031
【図４】
2014025147.tif 000032
【図５】
2014025147.tif 000033
【図６】
2014025147.tif 000034
【図７】
2014025147.tif 000035
【図８】
2014025147.tif 000036
【図９】
2014025147.tif 000037
【図３２】
2014025147.tif 000038
【図３３】
2014025147.tif 000039
【図３４】
2014025147.tif 000040
【図３５】
2014025147.tif 000041
【図３７】
2014025147.tif 000042
【図３８】
2014025147.tif 000043