(57)【要約】【課題】形成される画像の画質を向上させる。【解決手段】本実施形態の固体撮像装置は、半導体基板１５０の素子分離領域９０に囲まれた単位セル領域ＵＣ内に設けられる光電変換素子１と、半導体基板１５０の表面側に設けられる配線８０を含む層間絶縁膜９２と、半導体基板１５０の表面に対向する裏面側に設けられるカラーフィルタ１１８と、裏面側においてカラーフィルタ１１８上に設けられるマイクロレンズ１１７と、光電変換素子１とカラーフィルタ１１８との間に設けられるインナーレンズ３１と、半導体基板１５０の第２の面側に設けられ、インナーレンズ３１に隣接する遮光層３２と、を含む。【選択図】図５
2014011304.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板において素子分離領域に囲まれた単位セル領域内に設けられる光電変換素子と、
前記半導体基板の第１の面側に設けられ、配線を含む層間絶縁膜と、
前記半導体基板の前記第１の面に対向する第２の面側に設けられるカラーフィルタと、
前記半導体基板の前記第２の面側において、前記カラーフィルタ上に設けられるマイクロレンズと、
前記半導体基板の第２の面に対して垂直方向において、前記光電変換素子と前記カラーフィルタとの間に設けられるインナーレンズと、
前記半導体基板の前記第２の面側に設けられ、前記半導体基板の第２の面に対して平行方向において前記インナーレンズに隣接する遮光層と、
を具備し、
前記遮光層は、ＳｉＧｅを含む層であり、
前記遮光層の厚さは、前記インナーレンズの厚さより薄い、
ことを特徴とする固体撮像装置。
【請求項２】
半導体基板内において素子分離領域に囲まれた単位セル領域内に設けられる光電変換素子と、
前記半導体基板の第１の面側に設けられ、配線を含む層間絶縁膜と、
前記半導体基板の前記第１の面に対向する第２の面側に設けられるカラーフィルタと、
前記半導体基板の前記第２の面側において、前記カラーフィルタ上に設けられるマイクロレンズと、
前記半導体基板の第２の面に対して垂直方向において、前記光電変換素子と前記カラーフィルタとの間に設けられるインナーレンズと、
前記半導体基板の前記第２の面側に設けられ、前記半導体基板の第２の面に対して平行方向において前記インナーレンズに隣接する遮光層と、
を具備することを特徴とする固体撮像装置。
【請求項３】
前記遮光層は、ＳｉＧｅを含む層であり、前記半導体基板は、Ｓｉ基板である、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記遮光層の厚さは、前記インナーレンズの厚さより薄い、
ことを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項５】
前記カラーフィルタ側における前記遮光層の第１の寸法は、前記半導体基板側における前記遮光層の第２の寸法より小さく、
前記カラーフィルタ側における前記インナーレンズの第３の寸法は、前記半導体基板側における前記インナーレンズの第４の寸法より小さい、
ことを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像装置は、デジタルスチルカメラ、ビデオカメラ、或いは、監視カメラ等、多様な用途で使われている。単一の画素アレイで複数の色情報を取得する単板式イメージセンサが、主流となっている。
【０００３】
近年では、被写体からの光を半導体基板の裏面側から取り込む裏面照射型イメージセンサの開発が推進されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１１２９４４号公報
【特許文献２】特開２０１０−１０９２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
形成される画像の画質を向上させる技術を提案する。
【課題を解決するための手段】
【０００６】
本実施形態の固体撮像装置は、半導体基板内において素子分離領域に囲まれた単位セル領域内に設けられる光電変換素子と、前記半導体基板の第１の面側に設けられ、配線を含む層間絶縁膜と、前記半導体基板の前記第１の面に対向する第２の面側に設けられるカラーフィルタと、前記半導体基板の前記第２の面側において、前記カラーフィルタ上に設けられるマイクロレンズと、前記半導体基板の第２の面に対して垂直方向において、前記光電変換素子と前記カラーフィルタとの間に設けられるインナーレンズと、前記半導体基板の前記第２の面側に設けられ、前記半導体基板の第２の面に対して平行方向において前記インナーレンズに隣接する遮光層と、を含む。
【図面の簡単な説明】
【０００７】
【図１】固体撮像装置のチップのレイアウトの一例を示す平面図。
【図２】固体撮像装置の構造の一例を示す断面図。
【図３】画素アレイ及び画素アレイ近傍の回路構成を示す等価回路図。
【図４】第１の実施形態の固体撮像装置の構造の一例を示す平面図。
【図５】第１の実施形態の固体撮像装置の構造の一例を示す断面図。
【図６】第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。
【図７】第１の実施形態の固体撮像装置の製造工程の一工程を説明するための図。
【図８】第１の実施形態の固体撮像装置の製造工程の一工程を説明するための図。
【図９】第２の実施形態の固体撮像装置の構造の一例を示す断面図。
【図１０】第３の実施形態の固体撮像装置の構造の一例を示す断面図。
【図１１】第３の実施形態の固体撮像装置の製造方法の一例を示す断面工程図。
【図１２】実施形態の固体撮像装置の変形例を説明するための図。
【図１３】実施形態の固体撮像装置の変形例を説明するための図。
【図１４】実施形態の固体撮像装置の変形例を説明するための図。
【図１５】実施形態の固体撮像装置の適用例を説明するための図。
【発明を実施するための形態】
【０００８】
［実施形態］  
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【０００９】
（１）  第１の実施形態  
図１乃至図８を参照して、第１の実施形態に係る固体撮像装置及びその製造方法について説明する。
【００１０】
（ａ）  構造  
図１乃至図５を用いて、第１の実施形態に係る固体撮像装置の構造について、説明する。
【００１１】
図１は、本実施形態の固体撮像装置（以下、イメージセンサとよぶ）のチップのレイアウト例を示す模式図である。図２は、本実施形態のイメージセンサの構造を模式的に示す断面図である。
【００１２】
図１及び図２に示されるように、本実施形態のイメージセンサ１００において、画素アレイ１２０及びそれを制御するためのアナログ回路又はロジック回路が形成される周辺回路領域１２５が、１つの半導体基板（チップ）１５０内に設けられている。
【００１３】
画素アレイ１２０は、複数の単位セルＵＣを含む。単位セル（単位セル領域）ＵＣは、画素アレイ１２０内に、マトリクス状に配列されている。
【００１４】
各単位セルＵＣは、被写体からの光（外部からの光）を電気信号へ変換するための光電変換素子を含む。１つの単位セルＵＣは、少なくとも１つの光電変換素子を含む。光電変換素子を用いて、画素が形成される。
【００１５】
互いに隣接する単位セルＵＣ及び互いに隣接する光電変換素子は、素子分離領域（素子分離層）９によって、分離されている。各単位セルＵＣ及び各光電変換素子の形成領域は、素子分離領域９に取り囲まれている。
【００１６】
光電変換素子１は、例えば、フォトダイオードを用いて、形成されている。図２に示されるように、フォトダイオード１は、半導体基板１０内の少なくとも１つの不純物層１０を用いて、形成される。フォトダイオード１は、被写体からの光を、その光量に応じた電気信号（電荷、電圧）に光電変換する。フォトダイオード１は、光量に応じて不純物層１０内に発生した電荷を蓄積できる。
【００１７】
半導体基板１５０内に、フローティングディフュージョン（浮遊拡散層、検出部）６としての不純物層６０が、設けられている。フローティングディフュージョン６としての不純物層６０は、後述の電界効果トランジスタ２を経由してフォトダイオード１から出力された電荷を、保持する。
【００１８】
フォトダイオード１とフローティングディフュージョン６との間において、電界効果トランジスタ２が、半導体基板１５０上に設けられている。電界効果トランジスタ２のゲート電極２１は、ゲート絶縁膜２２を挟んで、半導体基板１５０内のチャネル領域上に設けられる。
【００１９】
単位セルＵＣを用いて、イメージセンサが構成される。単位セルＵＣは、イメージセンサの回路構成に応じて、フォトダイオード１、フローティングディフュージョン６及びトランスファゲート２に加え、他の構成要素を含んでもよい。例えば、単位セルＵＣは、アンプトランジスタやリセットトランジスタとよばれる電界効果トランジスタを、構成要素として含む。
【００２０】
図３は、画素アレイ１２０及びその近傍の回路の回路構成例を示す図である。
【００２１】
画素アレイ１２０内にマトリクス状に配置された単位セルＵＣは、読み出し制御線ＴＲＦと垂直信号線ＶＳＬとの交差位置に、設けられている。
【００２２】
画素アレイ１２０のロウ方向に沿って配列された複数の単位セルＵＣは、共通の読み出し制御線ＴＲＦに接続されている。画素アレイ１２０のカラム方向に沿って配列された複数の単位セルＵＣは、共通の垂直信号線ＶＳＬに接続されている。
【００２３】
例えば、各単位セルＵＣは、単位セルＵＣ及びフォトダイオード１の動作を制御するために、４つの電界効果トランジスタ２，３，４，５を含む。図３に示される例において、単位セルＵＣに含まれる４つの電界効果トランジスタ２，３，４，５は、トランスファゲート（リードトランジスタ）２、アンプトランジスタ３、リセットトランジスタ４及びアドレストランジスタ５である。各電界効果トランジスタ２，３，４，５は、例えば、Ｎチャネル型ＭＯＳトランジスタである。
【００２４】
単位セルＵＣ内の各素子１，２，３，４，５は、以下のように、接続されている。
【００２５】
フォトダイオード１のアノードは、例えば、接地されている。フォトダイオード１のカソードは、トランスファゲート２の電流経路を介して、フローティングディフュージョン６に、接続されている。
【００２６】
トランスファゲート２は、フォトダイオード１によって光電変換された信号電荷の蓄積及び転送を制御する。トランスファゲート２のゲートは、読み出し制御線ＴＲＦに接続されている。トランスファゲート２の電流経路の一端はフォトダイオード１３１のカソードに接続され、トランスファゲート２の電流経路の他端はフローティングディフュージョン６に接続されている。
【００２７】
アンプトランジスタ３は、フローティングディフュージョン６の信号（電位）を検知及び増幅する。アンプトランジスタ３のゲートは、フローティングディフュージョン６に接続されている。アンプトランジスタ３の電流経路の一端は垂直信号線ＶＳＬに接続され、アンプトランジスタ３の電流経路の他端はアドレストランジスタ５の電流経路の一端に接続されている。アンプトランジスタ３によって増幅された信号は、垂直信号線ＶＳＬに出力される。アンプトランジスタ３は、ソースフォロワとして機能する。
【００２８】
リセットトランジスタ４は、フローティングディフュージョン６の電位（信号電荷の保持状態）をリセットする。リセットトランジスタ４のゲートはリセット制御線ＲＳＴに接続されている。リセットトランジスタ４の電流経路の一端はフローティングディフュージョン６に接続され、リセットトランジスタ４の電流経路の他端は電源端子１３５に接続されている。
【００２９】
アドレストランジスタ５は、単位セルＵＣの活性化を制御する。アドレストランジスタ５のゲートは、アドレス制御線ＡＤＲに接続されている。アドレストランジスタ５の電流経路の一端はアンプトランジスタ３の電流経路の他端に接続され、アドレストランジスタ５の電流経路の他端は電源端子１３５に接続されている。
【００３０】
電源端子１３５は、ドレイン電源、又は、グランド電源、又はオプティカルブラック領域内の単位セル（基準電位セル）に接続されている。
【００３１】
本実施形態において、１つの単位セルＵＣが、画素としての１つのフォトダイオード１を含む構成のことを、１画素１セル構造とよぶ。
【００３２】
垂直シフトレジスタ１３３は、読み出し制御線ＴＲＦ、アドレス制御線ＡＤＲ及びリセット制御線ＲＳＴに接続されている。垂直シフトレジスタ１３３は、読み出し制御線ＴＲＦ、アドレス制御線ＡＤＲ及びリセット制御線ＲＳＴの電位を制御し、画素アレイ１２０内の複数の単位セルＵＣをロウ単位で制御及び選択する。垂直シフトレジスタ１３３は、各トランジスタ２，４，５のオン及びオフを制御するための制御信号（電圧パルス）を、各制御線ＴＲＦ，ＡＤＲ，ＲＳＴに出力する。
【００３３】
ＡＤ変換回路１３１は、垂直信号線ＶＳＬに接続されている。ＡＤ変換回路１３１は、単位セルＵＣからのアナログ信号をデジタル信号に変換したり、単位セルＵＣからの信号をＣＤＳ（Corrected Double Sampling：相関二重サンプリング）処理したりするための処理ユニット８５を含む。
【００３４】
負荷トランジスタ１３４は、垂直信号線ＶＳＬに対する電流源として用いられる。負荷トランジスタ１３４のゲートは選択線ＳＦに接続されている。負荷トランジスタ１３４の電流経路の一端は、垂直信号線ＶＳＬを介して、アンプトランジスタ３の電流経路の一端に接続される。負荷トランジスタ１３４の電流経路の他端は、制御線ＤＣに接続されている。
【００３５】
尚、各単位セルＵＣは、アドレストランジスタ５を含まなくともよい。この場合、単位セルＵＣにおいて、リセットトランジスタ４の電流経路の他端が、アンプトランジスタ３の電流経路の他端に接続される。単位セルＵＣがアドレストランジスタ５を含まない場合、アドレス信号線ＡＤＲも設けられない。
【００３６】
単位セルＵＣは、２画素１セル構造、４画素１セル構造或いは８画素１セル構造のように、１つの単位セルが、２以上の画素（フォトダイオード）を含む回路構成でもよい。複数のフォトダイオードを含む単位セル（多画素１セル構造）内において、２以上のフォトダイオードが、１つのフローティングディフュージョン６及びリセットトランジスタ３、アンプトランジスタ４及びアドレストランジスタ５を共有する。複数のフォトダイオードを含む単位セルにおいて、フォトダイオードごとに、１つのトランスファゲートが設けられる。尚、１つの画素から形成される単位セルは、１つの画素領域を含み、複数の画素から形成される単位セルは、複数の画素領域を含む。多画素１セル構造の単位セルにおいて、各画素領域は、素子分離領域によって、互いに分離されている。画素領域は、画素アレイ１２０内に、配列されている。
【００３７】
図１及び図２に示されるように、周辺回路領域１２５は、素子分離領域を挟んで、画素アレイ１２０に隣り合うように、半導体基板１５０内に設けられる。
【００３８】
周辺回路領域１２５内に、上述の垂直シフトレジスタ１３３のような画素アレイ１２０の動作を制御する回路や、ＡＤ変換回路１３１のような画素アレイ１２０からの信号を処理する回路が、設けられている。
【００３９】
周辺回路領域１２５は、素子分離領域によって、画素アレイ１２０から電気的に分離されている。周辺回路領域１２５を区画するための素子分離領域内に、例えば、ＳＴＩ構造の素子分離絶縁膜９１が埋め込まれている。
【００４０】
周辺回路領域１２５内の回路は、電界効果トランジスタ７、抵抗素子、容量素子などの複数の素子を用いて、形成される。図２において、図示の簡単化のため、電界効果トランジスタ７のみが、示されている。図２において、１つの電界効果トランジスタのみが図示されているが、半導体基板１５０上に、周辺回路を形成するための複数のトランジスタが設けられている。
【００４１】
例えば、周辺回路領域１２５内において、電界効果トランジスタ（例えば、ＭＯＳトランジスタ）７は、半導体基板１５０内のウェル領域１５９内に設けられている。ウェル領域１５９内に、２つの拡散層（不純物層）７３が設けられている。これらの２つの拡散層７３は、トランジスタ７のソース／ドレインとして、機能する。２つの拡散層７３間のウェル領域（チャネル領域）表面に、ゲート絶縁膜７２を介して、ゲート電極７１が設けられる。これによって、ウェル領域１５９内に、電界効果トランジスタ７が、形成される。
【００４２】
尚、電界効果トランジスタ７が、Ｐチャネル型であるかＮチャネル型であるかは、そのトランジスタ７が設けられるウェル領域１５９の導電型及びソース／ドレインとなる拡散層７３の導電型によって、決まる。
【００４３】
半導体基板１５０として、Ｓｉの単結晶基板（バルク基板）、又は、ＳＯＩ基板のエピタキシャルＳｉ層が用いられている。
【００４４】
トランジスタ２，７のゲート電極２１，７１及びフォトダイオード１の上面を覆うように、複数の層間絶縁膜９２が、半導体基板１５０上に積層されている。層間絶縁膜９２には、例えば、酸化シリコンが用いられる。
【００４５】
本実施形態のイメージセンサ１００に、多層配線技術が用いられている。すなわち、積層された層間絶縁膜９２内に、各配線レベル（基板表面を基準とした高さ）に応じて、複数の配線８０が設けられている。各配線８０は、層間絶縁膜９２内のそれぞれに埋め込まれたプラグ８１，ＣＰ１，ＣＰ２によって、異なる配線レベルに位置する他の配線に、電気的に接続されている。尚、配線８０は、素子及び回路に接続されないダミー層（例えば、遮光膜）を含む。
【００４６】
トランジスタ２，７のゲート電極２１，７１やソース／ドレイン７３、半導体基板１５０上に形成された素子の端子は、コンタクトプラグＣＰ１，ＣＰ２を介して、層間絶縁膜９２内の配線８０に接続される。下層の配線８０と上層の配線８０とは、層間絶縁膜９２内に埋め込まれたビアプラグ８１を介して、半導体基板１５０上に設けられた複数の素子を接続する。このように、多層配線技術によって、複数の回路が形成される。
【００４７】
本実施形態において、素子が形成された面、より具体的には、トランジスタ２，７のゲート電極２１，７１が設けられている半導体基板１５０の面を、半導体基板１５０の表面（第１の面）とよぶ。半導体基板１５０の表面上には、多層配線技術によって形成された層間絶縁膜９２及び配線８０が設けられている。半導体基板１５０の表面に対して垂直方向において、半導体基板１５０の表面に対向する面（表面の反対側の面）を、裏面（第２の面）とよぶ。半導体基板１５０の表面及び裏面を区別しない場合には、半導体基板１５０の表面／裏面のことを、半導体基板１５０の主面とよぶ。
【００４８】
例えば、ＴＳＶ（Through Substrate Via）技術によって、半導体基板１５０の表面側から裏面側に向かって半導体基板１５０を貫通するように、ビア（貫通ビア又は貫通電極）８８Ａが半導体基板１５０内に形成される。貫通ビア８８Ａは、半導体基板１５０内に形成された貫通孔（開口部）内に、埋め込まれる。貫通孔の内側面上に、絶縁層９８Ａが設けられ、貫通ビア８８Ａは、絶縁層９８Ａによって、半導体基板１５０から電気的に分離されている。
【００４９】
貫通ビア８８Ａは、コンタクトプラグＣＰ２を経由して、層間絶縁膜９２内の配線８０に接続される。貫通ビア８８Ａは、ビアプラグ８８Ｂを経由して、半導体基板１５０の裏面側に設けられたパッド（電極）９９に接続される。パッド９９は、半導体基板１５０の裏面上の絶縁層（平坦化層又は保護膜）９５上に設けられている。パッド９９は、絶縁層９５によって半導体基板１５０から電気的に分離されている。
【００５０】
本実施形態において、図２に示されるように、半導体基板１５０の裏面側に、例えば、保護層（図示せず）や接着層（図示せず）を介して、カラーフィルタ１１８が設けられる。カラーフィルタ１１８は、半導体基板１５０の裏面側において画素アレイ１２０に対応する位置に、設けられている。例えば、本実施形態のイメージセンサ１００は、単板式のイメージセンサ１００である。単板式のイメージセンサは、単一の画素アレイ１２０で複数の色情報を取得する。カラーフィルタ１１８は、複数の色情報に対応する複数の色素膜を有している。
【００５１】
マイクロレンズアレイ１１７は、保護層（図示せず）及び接着層（図示せず）を介して、カラーフィルタ１１８上に取り付けられている。マイクロレンズアレイ１１７は、カラーフィルタ１１８を介して、半導体基板１５０の主面に対して垂直方向において画素アレイ１２０と重なる位置に、設けられている。マイクロレンズアレイ１１７は、１つの画素（フォトダイオード１）にそれぞれ対応するマイクロレンズが、２次元に配列されることによって、形成されている。各マイクロレンズは、被写体からの光をフォトダイオード１へ集光する。
【００５２】
本実施形態のイメージセンサ１００において、マイクロレンズアレイ１１７及びカラーフィルタ１１８は、トランジスタ２，７のゲート電極２１，７１及び層間絶縁膜９２が設けられた面（表面）とは反対側の半導体基板の面（裏面）側に設けられている。素子が形成された半導体基板１５０は、層間絶縁膜９２とマイクロレンズアレイ１１７とに挟まれている。
【００５３】
被写体からの光は、マイクロレンズアレイ１１７及びカラーフィルタ１１８を経由して、半導体基板１５０の裏面側から画素アレイ１２０に照射され、フォトダイオード１に取り込まれる。
【００５４】
支持基板１１９は、層間絶縁膜９２上に設けられている。支持基板１１９は、例えば、保護層（図示せず）及び接着層（図示せず）を介して、層間絶縁膜９２上に積層される。支持基板１１９には、例えば、シリコン基板や絶縁性基板が用いられる。
【００５５】
本実施形態において、被写体からの光の受光面（照射面）は、マイクロレンズアレイ１１７が取り付けられた半導体基板１５０の裏面である。  
本実施形態のイメージセンサ１００のように、半導体基板１５０の裏面側からの光が画素１に照射される構造のイメージセンサは、裏面照射型イメージセンサとよばれる。
【００５６】
図２に示されるように、本実施形態の裏面照射型イメージセンサ１００は、半導体基板１５０の主面に対して垂直方向において、マイクロレンズ１１７とフォトダイオード１との間に設けられたインナーレンズ３１を、含んでいる。インナーレンズ３１に隣り合うように、遮光層３２が、半導体基板１５０の裏面側に設けられている。
【００５７】
図４及び図５を用いて、本実施形態の裏面照射型イメージセンサ１００のインナーレンズ３１及び遮光層３２の構成について、具体的に説明する。  
図４は、本実施形態の裏面照射型イメージセンサ１００における画素アレイ１２０の平面レイアウトの一例を示している。図５は、本実施形態の裏面照射型イメージセンサ１００の画素アレイ１２０の断面構造の一例を示している。
【００５８】
図５において、単位セルＵＣの構成要素として、図示の明確化のために、フォトダイオード１、トランスファゲート２及びフローティングディフュージョン６のみを図示している。また、図５において、半導体基板１５０の表面側の層間絶縁膜、配線及び支持基板を簡略化して、示している。
【００５９】
図４及び図５に示されるように、フォトダイオード１、トランスファゲート２及びフローティングディフュージョン６は、不純物層からなる素子分離層９０によって区画された素子形成領域（アクティブ領域）内に設けられている。
【００６０】
半導体基板１５０の主面に対して垂直方向において、マイクロレンズアレイ１１７の各マイクロレンズアレイ１１７と上下に重なる位置に、フォトダイオード１が配置されている。
【００６１】
フォトダイオード１の不純物層１０がＰ型の半導体基板（半導体層）１５０内に形成される場合、フォトダイオード１の不純物層１０は、Ｎ型の不純物層１０である。  
図５において、図示の簡単化のために、フォトダイオード１の構成要素として１つのＮ型不純物層１０のみが図示されているが、フォトダイオード１の特性（例えば、感度及び光電変換効率）を向上させるために、半導体基板１５０の深さ方向において不純物濃度の異なる複数のＮ型及びＰ型不純物層が、フォトダイオード１の形成領域（フォトダイオード形成領域とよぶ）内に設けられてもよい。
【００６２】
フローティングディフュージョン６は、トランスファゲート１を挟んでフォトダイオード１に対向するように、半導体基板１５０内に設けられている。フォトダイオード１とフローティングディフュージョン６とは、トランスファゲート２のチャネル長方向に配列している。
【００６３】
フローティングディフュージョン６は、半導体基板１５０内に形成されたＮ型の不純物層６０である。例えば、フローティングディシュージョン６としてのＮ型不純物層６０の不純物濃度は、フォトダイオード１のＮ型不純物層１０の不純物濃度より高い。
【００６４】
トランスファゲート２は、フォトダイオード１とフローティングディフュージョン６との間において、半導体基板１５０上に配置されている。  
トランスファゲート２のゲート電極２１は、ゲート絶縁膜２２を介して、半導体基板１５０上に設けられている。フォトダイオード１の構成要素としてのＮ型不純物層１０及びフローティングディフュージョン６としてのＮ型不純物層６０が、トランスファゲート１３２のソース及びドレインとしてそれぞれ機能する。そして、半導体基板１５０内において、２つのＮ型不純物層１０，６０間の半導体領域が、トランスファゲート２のチャネル領域となる。
【００６５】
半導体基板１５０の表面側において、表面シールド層１９が、フォトダイオード１のＮ型不純物層１０内に設けられている。表面シールド層１９は、例えば、Ｐ型不純物層である。表面シールド層１９は、トランスファゲート１３２のチャネル領域から離間するように、Ｎ型不純物層１０の表層内に形成されている。表面シールド層１９の上面は、層間絶縁膜９２に接触する。
【００６６】
半導体基板１５０の裏面側において、裏面シールド層１８が、半導体基板１５０内に設けられている。裏面シールド層１８は、Ｎ型不純物層１０に接してもよい。裏面シールド層１８は、例えば、Ｐ型不純物層である。
【００６７】
裏面及び表面シールド層１８，１９によって、フォトダイオード１に生じる暗電流を抑制できる。
【００６８】
図４及び図５に示されるように、マイクロレンズ１１７とフォトダイオード１との間において、半導体基板１５０の裏面上に、インナーレンズ３１が設けられている。インナーレンズ３１は、透過性を有する材料を用いて、形成されている。例えば、インナーレンズ３１は、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（Ｓｉ３Ｎ４）、シリコン酸窒化物、及び、有機物などを用いて、形成される。
【００６９】
インナーレンズ３１は、フォトダイオード１に対応するように、半導体基板１５０の裏面側において、マトリクス状に配列されている。インナーレンズ３１は、マイクロレンズＭＬからフォトダイオード１への光の導波路となる。マイクロレンズＭＬ側におけるインナーレンズ３１の面は、平坦になっている。マイクロレンズＭＬ側におけるインナーレンズ３１の面は、曲面（球面）になっていてもよい。
【００７０】
例えば、半導体基板１５０の主面に対して平行方向の寸法において、インナーレンズの最大寸法Ｌ１は、マイクロレンズの最大寸法Ｌ２より小さい。
【００７１】
半導体基板１５０の主面に対して平行方向においてインナーレンズ３１の周囲を囲むように、遮光層３２が設けられている。遮光層３２は、半導体基板１５０の表面に対して平行方向に配列されたインナーレンズ３１間に設けられている。遮光層３２は、インナーレンズ３１に隣接する。半導体基板１５０の主面に対して垂直方向の位置において、遮光層３２のマイクロレンズ側の面の位置は、インナーレンズ３１のマイクロレンズ側の面の位置と一致している。
【００７２】
本実施形態において、遮光層３２は、光（例えば、可視光）を吸収する性質を有する材料を用いて、形成されている。
【００７３】
半導体基板１５０の裏面側におけるフォトダイオード１の受光面は、遮光膜３２に覆われず、透明なインナーレンズ３１によって開口している。
【００７４】
遮光層３２は、素子分離層９０、トランスファゲート２及びフローティングディフュージョン６に対して、半導体基板１５０の表面に対して垂直方向において上下に重なるように設けられている。それゆえ、遮光層３２は、半導体基板１５０の裏面側において、素子分離層９０、トランスファゲート２及びフローティングディフュージョン６を覆っている。例えば、遮光層３２が、半導体基板１５０の表面に対して平行方向におけるフォトダイオード１の端部を、覆っていてもよい。  
例えば、各遮光層３２の平面形状において、外周部の角は丸くなっている、又は、欠けている。
【００７５】
半導体基板１５０の裏面側において、インナーレンズ３１及び遮光層３２上に、カラーフィルタ１１８が、絶縁膜９５を介して、設けられている。
【００７６】
単板式のイメージセンサにおいて、カラーフィルタ１１８は、複数の色素膜Ｆ１，Ｆ２，Ｆ３を含む。カラーフィルタ１１８は、例えば、赤、青及び緑の色素膜Ｆ１，Ｆ２，Ｆ３を含む。各色素膜Ｆ１，Ｆ２，Ｆ３において、１色の色素膜が、１つの単位セルＵＣ及び１つのフォトダイオード１に対応するように、カラーフィルタ１１８内に設けられている。各色の色素膜Ｆ１，Ｆ２，Ｆ３は、例えば、ベイヤーパターンのレイアウトを有するように、カラーフィルタ１１８内に配列されている。尚、カラーフィルタ１１８は、赤、緑及び青に加え、黄や白のフィルタを有してもよい。
【００７７】
互いに隣り合う２つのフォトダイオード（画素領域）において、各フォトダイオードに対して設けられた色素膜Ｆ１，Ｆ２，Ｆ３の色は、異なっている。互いに隣り合う２つの色素膜の色が異なっていれば、ある１つのフォトダイオードを挟んで配列されている２つのフォトダイオードの色素膜Ｆ２，Ｆ３の色は、カラーフィルタ１１８の配列パターンに応じて、同じである場合もあるし、異なる場合もある。
【００７８】
マイクロレンズアレイ１１７において、１つのマイクロレンズＭＬが、１つの単位セルＵＣ及びフォトダイオード１に対応するように、各マイクロレンズＭＬが、各色素膜Ｆ１，Ｆ２，Ｆ３上に、設けられている。
【００７９】
本実施形態のイメージセンサ１００において、単位セルＵＣ及びフォトダイオードのインナーレンズ３１に隣接するように設けられた遮光層３２は、他の単位セルから入射された光を吸収する。これによって、他の単位セル側（フォトダイオード側）からの光がある単位セル（フォトダイオード）内に入射されることが、防止される。
【００８０】
本実施形態のイメージセンサ１００において、遮光層（以下では、吸収層ともよぶ）３２は、半導体からなる。遮光層３２は、例えば、シリコン（Ｓｉ）以上の吸収係数を有する材料を用いて、形成されている。
【００８１】
例えば、遮光層３２は、透過性をほとんど有さない材料であることが好ましい。
【００８２】
例えば、インナーレンズ３１の屈折率と、遮光層３２の屈折率が異なることが好ましい。インナーレンズ３１と遮光層３２との屈折率の違いによって、インナーレンズ３１から遮光層３２へ入射する光は、インナーレンズ３１と遮光層３２との界面で反射され、インナーレンズ３１に対応するフォトダイオード１に入射される。これによって、単位セルＵＣ内（画素内）における被写体からの光の導波路としてのインナーレンズ３１の機能が、向上される。
【００８３】
遮光層３２は、例えば、ＳｉＧｅ（シリコンゲルマニウム）を用いて、形成される。遮光層３２に用いられるＳｉＧｅの光（例えば、可視光）の吸収係数は、シリコンの光の吸収係数より大きい。遮光層３２としてのＳｉＧｅ層３２は、ほとんどドーパントを含まない真性半導体層でもよいし、ドーパントを含むＮ型又はＰ型の半導体層（導電性を有する半導体層）でもよい。
【００８４】
尚、遮光層３２の材料は、光を吸収する性質を有していれば、ＳｉＧｅ以外の半導体材料を用いて形成されてもよい。例えば、Ｓｉを用いて、遮光層３２が形成されてもよい。但し、隣り合う単位セルＵＣ間（画素間）の遮光性を向上させるために、遮光層３２の材料は、光の吸収係数が大きい材料、例えば、上述のＳｉＧｅのように、Ｓｉの吸収係数より大きい吸収係数を有する材料であることが好ましい。可視光を吸収する性質を有する金属化合物が、遮光層３２に用いられてもよい。
【００８５】
イメージセンサにおいて、互いに隣接する単位セル（画素）間において、ある単位セルに対応する色素膜Ｆ１を透過した光ＯＬ１が、イメージセンサに対する光の入射角に応じて、隣接する他の単位セルに侵入する（漏れ込む）場合がある。ある単位セルからの他の単位セルへ意図せずに侵入した光が、他の単位セル内のフォトダイオードによって光電変換された場合、光学的クロストークが生じ、形成される画像に混色が発生する可能性がある。
【００８６】
画素アレイの高密度化及び単位セル（画素）の微細化が進むにつれて、単位セル間及び画素間の間隔が小さくなるため、光学的クロストークの影響が顕著になる。
【００８７】
本実施形態のイメージセンサ１００において、ＳｉＧｅが用いられた遮光層３２は、ある単位セル内からそれに隣接する他の単位セル内に向かって遮光層３２内に入射した光ＯＬ１を、吸収する。
【００８８】
隣接する２つの単位セル間でクロストークする光（以下では、漏出光ともよぶ）ＯＬ１のほぼ全てが遮光層３２によって吸収されることによって、ある単位セル（一方の画素）から隣接する他の単位セル（他方の画素）に向かう光ＯＬ１が、遮光層３２側から他の単位セルＵＣ内のフォトダイオード１側に向かって入射されようとしても、隣接する単位セル内のフォトダイオード１は、ある単位セルからの光ＯＬ１をほとんど受光しない。
【００８９】
それゆえ、ある単位セルから他の単位セルへ向かうカラーフィルタを透過した光が、他の単位セル内のフォトダイオード１に光電変換されることは、ほとんどない。
【００９０】
このように、本実施形態において、イメージセンサの光学的クロストークの悪影響を低減でき、形成される画像の混色は、抑制される。
【００９１】
以上のように、本実施形態のイメージセンサによれば、イメージセンサによって形成される画像の画質を向上できる。
【００９２】
（ｂ）  製造方法  
図６乃至図８を用いて、第１の実施形態の固体撮像装置（例えば、イメージセンサ）の製造方法について、説明する。  
図６乃至図８は、本実施形態のイメージセンサの製造方法の各工程における画素アレイ１２０の断面工程図を示している。ここでは、図６乃至図８に加えて、図２及び図５も適宜用いて、本実施形態のイメージセンサの製造方法の各工程について、説明する。  
尚、本実施形態のイメージセンサの製造方法において、後述の各構成要素の形成順序は、プロセスの整合性が確保されていれば、適宜変更されてもよい。
【００９３】
図５に示されるように、フォトリソグラフィ及びＲＩＥ（Reactive Ion Etching）によって形成されたマスク（図示せず）を用いて、素子分離層９が、半導体基板１５０内の所定領域内に形成される。  
例えば、イオン注入によって、不純物半導体層からなる素子分離層９０が、形成されたマスクに基づいて、半導体基板１５０内の所定の位置（例えば、画素アレイ１２０内）に形成される。
【００９４】
例えば、図２に示されるように、ＳＴＩ（Shallow Trench Isolation）構造の素子分離溝が、マスクに基づいて、半導体基板１５０内に形成され、絶縁体が、ＣＶＤ（Chemical Vapor Deposition）法又は塗布法によって、素子分離溝内に埋め込まれる。これによって、ＳＴＩ構造の素子分離絶縁膜９１が、半導体基板１５０内の所定の位置に形成される。
【００９５】
これによって、画素アレイ１２０、画素アレイ１２０内の単位セル領域ＵＣ、及び周辺回路領域１２５が、半導体基板１５０内に区画される。
【００９６】
素子分離層を形成するためのマスクとは異なるマスクを用いて、Ｎ型又はＰ型のウェル領域が、半導体基板内の所定の領域に形成される。
【００９７】
図２及び図６に示されるように、画素アレイ１２０の単位セル領域ＵＣ内及び周辺回路領域１２５のウェル領域１５９内に、イメージセンサが含む素子が形成される。
【００９８】
トランジスタ２，７のゲート絶縁膜２２，７２が、例えば、半導体基板１５０に対する熱酸化処理によって、半導体基板１５０の露出面（表面）上に形成される。  
形成されたゲート絶縁膜２２，７２上に、ポリシリコン層が、ＣＶＤ法により、堆積される。そして、フォトリソグラフィ及びＲＩＥ法によって、ポリシリコン層が加工され、所定のゲート長及び所定のゲート幅を有するゲート電極２１，７１，が、ゲート絶縁膜２２，７２を挟んで、半導体基板１５０の表面（第１の面）上に形成される。
【００９９】
図６に示されるように、画素アレイ１２０内において、形成されたゲート電極２２及びレジスト膜（図示せず）がマスクとして用いられ、フォトダイオード１のＮ型不純物層１０が、イオン注入法によって、単位セル領域ＵＣ内のフォトダイオード形成領域内に形成される。
【０１００】
単位セル領域ＵＣのフローティングディフュージョン形成領域内において、フローティングディフュージョンとしての不純物層６０が、イオン注入によって、半導体基板１５０内に形成される。  
また、アンプトランジスタのような、画素アレイ１２０内の各トランジスタのソース／ドレインとしての不純物層（図示せず）が、それぞれ形成される。
【０１０１】
フォトダイオード１のＮ型不純物層１０の表層（露出面）において、表面シールド層１９としてのＰ型不純物層１９が、イオン注入によってＮ型不純物層１０内に形成される。
【０１０２】
例えば、画素アレイ１２０内に、フォトダイオード１及びフローティングディフュージョン６を形成するためのイオン注入が実行されている期間において、周辺回路領域１２５は、レジスト膜（図示せず）に覆われている。
【０１０３】
図２の周辺回路領域１２５内のトランジスタ７が形成される領域（Ｎ型又はＰ型ウェル領域）１５９において、ゲート電極７２をマスクに用いたイオン注入によって、トランジスタ７のソース／ドレインとしてのＰ型又はＮ型の不純物層７３が、半導体基板１５０内に形成される。尚、周辺回路領域１２５内のトランジスタ７の形成工程は、画素アレイ１２０内のトランジスタの形成工程と共通化されてもよい。
【０１０４】
図６に示されるように、トランジスタ２のゲート電極２１が形成された半導体基板１５０の表面上に、多層配線技術によって、複数の層間絶縁膜９２及び複数の配線８０を含む多層配線構造が形成される。層間絶縁膜９２は、半導体基板１５０の表面側を覆い、例えば、トランジスタ２のゲート電極２１を覆っている。
【０１０５】
多層配線構造の各配線レベルの形成工程において、図２に示されるように、例えば、シリコン酸化膜の層間絶縁膜９２が、ＣＶＤ法を用いて堆積される。各配線レベルにおいて、層間絶縁膜９２に対してＣＭＰ法による平坦化処理が施された後、図２に示されるように、層間絶縁膜９２内にフォトリソグラフィ及びＲＩＥ法によって形成されたコンタクトホール内に、コンタクトプラグＣＰ１又はビアプラグ８１が、埋め込まれる。  
例えば、アルミニウムや銅などを主成分として含む導電層が、スパッタ法によって層間絶縁膜９２上及びプラグＣＰ１，８１上に堆積される。堆積された導電層は、フォトリソグラフィ及びＲＩＥ法によって、プラグＣＰ１，８１に接続されるように、所定の形状に加工される。これによって、配線としての導電層８０が、形成される。配線としての導電層８０の形成と同時に、同じ材料からなる遮光膜及びダミー層が、層間絶縁膜９２上に形成される。配線８０は、ダマシン法を用いて形成されてもよい。
【０１０６】
これによって、半導体基板１５０の複数の素子１，２，７が、多層配線技術の配線によって接続され、イメージセンサの各回路が形成される。
【０１０７】
図６に示されるように、半導体基板１５０の表面側における最上層の層間絶縁膜９２（及び導電層）に対して平坦化処理が施された後、最上層の層間絶縁膜９２の平坦化された面上に、接着層（図示せず）が形成される。そして、支持基板１１９が、接着層上に貼り付けられる。これによって、支持基板１１９が、半導体基板の表面を覆う層間絶縁膜９２に接合する。
【０１０８】
例えば、支持基板１１９が層間絶縁膜９２に貼り付けられる前に、再配線技術による再配線が、層間絶縁膜９２内の配線に接続されるように、最上層の層間絶縁膜９２上に形成されてもよい。
【０１０９】
図７に示されるように、支持基板１１９が層間絶縁膜９２に貼り付けられた後、半導体基板１５０の裏面が、ＣＭＰ法、ＨＦ溶液を用いたウェットエッチングなどを用いて、選択的にエッチングされる。これによって、半導体基板１５０の厚さが、薄くされる。
【０１１０】
半導体基板１５０が研削された後、半導体基板１５０の裏面側において、裏面シールド層１８としてのＰ型不純物層１８が、イオン注入によって、画素アレイ１２０内の半導体基板１５０内に形成される。
【０１１１】
半導体基板１５０の裏面上に、遮光層及びインナーレンズが形成される。
【０１１２】
図７に示されるように、遮光層を形成するための層３２Ｚが、半導体基板１５０の裏面上に堆積される。  
例えば、ＳｉＧｅが、遮光層３２Ｚを形成するために、用いられる。ＳｉＧｅ層３２Ｚは、ＣＶＤ法又は選択的エピタキシャル層を用いて、形成される。半導体基板１５０の裏面上に堆積されたシリコン層内に、ゲルマニウムがイオン注入されることによって、ＳｉＧｅ層３２Ｚが形成されてもよい。尚、ＳｉＧｅ層３２Ｚは、真性半導体層でもよいし、Ｎ型／Ｐ型の半導体層でもよい。ＳｉＧｅ層３２Ｚは、不純物を含んでいてもよい。
【０１１３】
図８に示されるように、フォトリソグラフィ及びＲＩＥ法を用いて、ＳｉＧｅ層３２が加工され、ＳｉＧｅ層３２内に、半導体基板１５０の裏面を露出させる開口部が形成される。  
半導体基板１５０の裏面上及びＳｉＧｅ層３２上に、レンズ材（例えば、ＳｉＯ２）が堆積される。
【０１１４】
レンズ材に対してエッチング（又はＣＭＰ）が施され、ＳｉＧｅ層３２の側面と半導体基板１５０の裏面とによって形成される凹部内に、インナーレンズ３１が形成される。
【０１１５】
レンズ材がオーバーエッチングされた場合、インナーレンズ３１の露出面（カラーフィルタが設けられる側の面）は、ＳｉＧｅ層の露出面よりも、半導体基板１５０側に後退する。この場合、インナーレンズ３１の膜厚は、遮光層３２としてのＳｉＧｅ層３２の膜厚よりも薄くなる。
【０１１６】
インナーレンズ３１が形成された後に、遮光膜としてのＳｉＧｅ層３２が、形成されてもよい。
【０１１７】
図５に示されるように、インナーレンズ３１上及び遮光層３２上に、接着層及び保護膜としての絶縁膜９５が形成される。  
半導体基板の主面に対して垂直方向において画素アレイ１２０と重なる位置に、所定の色素膜の配列パターンを有するカラーフィルタ１１８が、半導体基板１５０の裏面側の絶縁膜９５上に形成される。カラーフィルタ１１８内の色素膜Ｆ１，Ｆ２，Ｆ３の配列パターンにおいて、互いに隣り合う色素膜Ｆ１，Ｆ２，Ｆ３の色は、異なっている。
【０１１８】
カラーフィルタ１１８を挟んで画素アレイ１２０と重なる位置において、マイクロレンズアレイ１１７が、カラーフィルタ１１８上に形成される。
【０１１９】
１つの色素膜Ｆ１，Ｆ２，Ｆ３及び１つのマイクロレンズＭＬが、画素アレイ１２０内の１つの単位セル（フォトダイオード）に対応するように、半導体基板１５０の裏面側に形成される。  
カラーフィルタ１１８が形成される前に、インナーレンズ３１上及び遮光層３２を覆う絶縁膜９５上に、半導体基板１５０の裏面側における配線、パッド又は金属の遮光層が形成されてもよい。例えば、金属膜が、スパッタ法によって絶縁膜９５上に堆積される。堆積された金属膜が、フォトリソグラフィ法及びＲＩＥ法によって、所定の形状に加工される。加工された金属膜によって、半導体基板１５０の裏面側の配線、パッド及び金属の遮光層が、形成される。
【０１２０】
尚、遮光層としてのＳｉＧｅ層３２は、インナーレンズ３１、絶縁膜９５、又は、配線（金属）に起因する不純物を含む場合もある。
【０１２１】
例えば、カラーフィルタ１１８及びマイクロレンズ１１７が形成された後、貫通ビア８８Ａが、半導体基板１５０内に形成された貫通孔内に、埋め込まれる。貫通ビア８８Ａは、カラーフィルタ１１８及びマイクロレンズ１１７が形成される前に、形成されてもよい。
【０１２２】
以上の工程によって、裏面照射型イメージセンサが、形成される。
【０１２３】
本実施形態のイメージセンサの製造方法において、光の受光面である半導体基板１５０の裏面側に、インナーレンズ３１及び遮光層３２が、形成される。本実施形態において、光を吸収する性質を有する材料を用いて、遮光層３２が、インナーレンズ３１間に形成される。
【０１２４】
例えば、遮光層３２に、製造プロセスにおけるＳｉとの親和性の観点から、ＳｉＧｅが用いられることが好ましい。ＳｉＧｅは、Ｓｉより大きい吸収係数を有し、Ｓｉよりも高効率で光を吸収する性質を有している。
【０１２５】
一方の単位セル（画素）に対応する色素膜を透過した光が一方の単位セル内から他の単位セル内へ向かう場合、隣接する単位セルＵＣ間に設けられた遮光層としてのＳｉＧｅ層３２が、その一方の単位セルＵＣ内から他方の単位セルＵＣ内へ向かう光ＯＬ１を、吸収する。これによって、一方の単位セルＵＣから他の単位セルＵＣへ向かう光ＯＬ１が、遮光層３２側から他の単位セルＵＣ内の光電変換素子１側に向かって入射されようとしても、他方の単位セルＵＣの光電変換素子へ入射されるのを防止できる。
【０１２６】
これによって、イメージセンサの光学的クロストークが低減され、イメージセンサによって形成される画像の混色が、抑制される。
【０１２７】
以上のように、第１の実施形態の固体撮像装置及びその製造方法によれば、画質を向上できる。
【０１２８】
（２）  第２の実施形態  
図９を参照して、第２の実施形態の固体撮像装置（例えば、イメージセンサ）について、説明する。尚、本実施形態において、第１の実施形態で述べた構成と実質的に同じ構成に関する説明は、必要に応じて行う。
【０１２９】
図９は、本実施形態のイメージセンサの断面構造を模式的に示す断面図である。尚、図９において、図５と同様に、半導体基板の表面側の層間絶縁膜、配線及び支持基板の図示は簡略化している。
【０１３０】
第２の実施形態において、遮光層（例えば、ＳｉＧｅ層）３２Ａの膜厚ｔ１は、インナーレンズ３１の膜厚ｔ２より薄い。
【０１３１】
ＳｉＧｅ層３２Ａ上に、スペーサー層３５が設けられている。例えば、スペーサー層３５は、透過性を有する材料を用いて、形成されている。スペーサー層３５の屈折率は、インナーレンズ３１の屈折率と異なることが好ましい。
【０１３２】
例えば、カラーフィルタ１１８側におけるインナーレンズ３１及びスペーサー層３５の面において、インナーレンズ３１の面とスペーサー層３５の面とは、平坦になっている。カラーフィルタ１１８側において、インナーレンズ３１の面とスペーサー層３５の面との間に段差が生じていてもよい。
【０１３３】
ある単位セル（画素）ＵＣから他の単位セルＵＣへ入射される光の入射角の大きさは、マイクロレンズ１１７、カラーフィルタ１１８又は絶縁層など、半導体基板１５０の裏面側の部材の設計によって、制限される。その設計のパラメータの範囲内、及び、遮光層３２による隣接セルからの光の吸収を確保できる範囲内で、遮光層３２Ａの厚さｔ１を薄くできる。
【０１３４】
本実施形態において、カラーフィルタ側（受光面側）におけるフォトダイオード１の開口面積を大きくでき、互いに対応するマイクロレンズ／色素膜からフォトダイオード１に入射される光の量を多くできる。  
その結果として、フォトダイオード１に入射される光の量の増加によって、形成される画像の画質を向上できる。
【０１３５】
スペーサー層３５を新たに追加する代わりに、保護膜又は接着層としての透明な絶縁層９５が、膜厚ｔ１のＳｉＧｅ層３２Ａ上に設けられ、隣接するインナーレンズ３１間のスペース内に、絶縁層９５が埋め込まれていてもよい。また、単位セル間の遮光性を向上させるために、金属のような、透過性を有さない材料が、スペーサー層３５を形成するために、用いられてもよい。
【０１３６】
尚、第２の実施形態のイメージセンサの製造方法は、スペーサー層を形成する工程が追加されるのみで、第１の実施形態のイメージセンサの製造方法と実質的に同じである。
【０１３７】
例えば、製造方法の一つとして、スペーサー層３５が、図７に示される工程において形成された膜厚ｔ１のＳｉＧｅ層３２Ａ上に、形成された後に、フォトダイオード１に対応する位置のスペーサー層３５及びＳｉＧｅ層が、除去される。そして、フォトダイオード１の対応する位置における露出した半導体基板１５０上に、インナーレンズ３１が形成される。
【０１３８】
また、上記の製造方法と異なる方法として、図８に示される製造工程において、インナーレンズ３１及びＳｉＧｅ層が形成された後に、ＳｉＧｅ層に対して選択的なエッチングを施し、ＳｉＧｅ層３２Ａの膜厚ｔ１をインナーレンズ３１の膜厚ｔ２より薄くしてもよい。そして、インナーレンズ３１間における膜厚ｔ１のＳｉＧｅ層３２上に、スペーサー層３５が形成される。
【０１３９】
以上のように、第２の実施形態のイメージセンサは、第１の実施形態のイメージセンサと同様に、イメージセンサによって形成される画像の画質を向上できる。
【０１４０】
（３）  第３の実施形態  
図１０及び図１１を参照して、第３の実施形態の固体撮像装置（例えば、イメージセンサ）について、説明する。尚、本実施形態において、第１及び第２の実施形態で述べた構成と実質的に同じ構成に関する説明は、必要に応じて行う。
【０１４１】
図１０は、本実施形態のイメージセンサの断面構造を模式的に示す断面図である。尚、図１０において、図５及び図９と同様に、半導体基板の表面側の層間絶縁膜、配線及び支持基板の図示は簡略化している。
【０１４２】
本実施形態において、遮光層（例えば、ＳｉＧｅ層）３２Ｂの断面形状は、テーパー状の形状を有し、遮光層３２Ｂの側面は傾斜している。
【０１４３】
半導体基板１５０の主面に対して平行方向におけるＳｉＧｅ層３２Ｂの寸法ＤＢ１，ＤＢ２において、ＳｉＧｅ層３２Ｂのカラーフィルタ１１８側の寸法ＤＢ１は、ＳｉＧｅ層３２Ｂの半導体基板１５０側の寸法ＤＢ２より小さい。
【０１４４】
ＳｉＧｅ層３２Ｂの断面形状に応じて、インナーレンズ３１Ａの断面形状は、テーパー状の形状を有している。半導体基板１５０の主面に対して平行方向におけるインナーレンズＤＡ１，ＤＡ２の寸法において、インナーレンズ３１Ａのカラーフィルタ１１８側の寸法ＤＡ１は、インナーレンズ３１Ａの半導体基板１５０側の寸法ＤＡ２より大きい。
【０１４５】
ＳｉＧｅ層３２Ｂのカラーフィルタ１１８側の寸法ＤＢ１がＳｉＧｅ層３２Ｂの半導体基板１５０側の寸法ＤＢ２よりも小さくなる結果として、インナーレンズ３１のカラーフィルタ１１８側の寸法ＤＡ１を大きくできる。
【０１４６】
この結果として、マイクロレンズＭＬに対するフォトダイオード１の光の受光面側の開口面積が大きくなり、マイクロレンズＭＬからそのマイクロレンズＭＬに対応するフォトダイオード１に入射される光の量が、多くなる。この結果として、形成される画像の画質を向上できる。
【０１４７】
尚、上述の図９に示される例のように、遮光層３２としてのＳｉＧｅ層の膜厚が、インナーレンズ３１の膜厚より薄くされる場合において、インナーレンズ３１より薄いＳｉＧｅ層が、テーパー状の断面形状を有していてもよい。また、テーパー状のインナーレンズ３１Ｂの膜厚が、テーパー状のＳｉＧｅ層３２Ｂの膜厚より薄くてもよい。
【０１４８】
尚、遮光性の向上のために、ＳｉＧｅ層３２Ｂのカラーフィルタ１１８側の寸法を、ＳｉＧｅ層３２Ｂの半導体基板１５０側の寸法より大きくしてもよい。
【０１４９】
図１０に示されるように、テーパー状の遮光層が形成される場合、以下の製造工程に応じて、インナーレンズ３１Ａと半導体基板１５０との間に、膜３８が介在する場合がある。
【０１５０】
図１１を用いて、第３の実施形態の固体撮像装置の製造方法について説明する。尚、第１の実施形態で述べた製造工程と共通の製造工程の説明は、必要に応じて行う。
【０１５１】
遮光層としてのＳｉＧｅ層が選択エピタキシャル成長を用いて形成される場合、図１１に示されるように、インナーレンズの形成領域内において、ＳｉＧｅの核成長を抑制する膜（例えば、ＳｉＯ２）３８が、半導体基板１５０の裏面上に形成される。そして、遮光層３２Ｂの形成領域内において、半導体基板（Ｓｉ）の裏面が露出される。
【０１５２】
選択エピタキシャル成長によって、ＳｉＧｅ層３２Ａが、露出した半導体基板１５０上に、選択的に結晶成長する。半導体基板１５０の裏面上の膜３８上において、ＳｉＧｅの結晶核は、ほとんど生成されず、ＳｉＧｅ層は膜３８上に形成されない。
【０１５３】
ＳｉＧｅ層３２Ｂが半導体基板１５０としてのＳｉ基板のＳｉ（１００）面上にエピタキシャル成長される場合、ＳｉＧｅ層３２Ｂは、Ｓｉの結晶格子に実質的に格子整合して、結晶成長する。ＳｉＧｅ層３２Ｂの半導体基板１５０の主面に平行な面Ｓ１は、ＳｉＧｅの（１００）面となり、ＳｉＧｅ層３２Ｂの側面Ｓ２は、（１１１）面となる。ＳｉＧｅ層３２Ｂの結晶成長は、半導体基板１５０側から進行する。そのため、ＳｉＧｅ層３２Ｂの上面／底面Ｓ１に対して傾斜した面Ｓ２が、ＳｉＧｅ層３２Ｂの側面に形成される。  
この結果として、ＳｉＧｅ層３２Ｂに対する加工無しに、テーパー状の断面形状のＳｉＧｅ層３２Ｂが形成される。
【０１５４】
このように、遮光層としてのＳｉＧｅ層３２Ｂにおいて、ＳｉＧｅ層３２Ｂのカラーフィルタ１１８側（半導体基板の反対側）の寸法ＤＢ１が、ＳｉＧｅ層３２Ｂの半導体基板１５０側の寸法ＤＢ２より小さくなる。
【０１５５】
そして、テーパー状のＳｉＧｅ層３２Ｂが選択エピタキシャル成長で形成された後、インナーレンズが形成された場合、インナーレンズは、テーパー状のＳｉＧｅ層３２Ｂの形状に整合するように、形成される。
【０１５６】
そのため、図１０に示されるように、インナーレンズ３１Ｂのカラーフィルタ１１８側の寸法ＤＡ１は、インナーレンズ３１Ｂの半導体基板１５０側の寸法ＤＢ２より大きくなる。  
尚、テーパー状のＳｉＧｅ層３２Ｂが形成された後、膜３８は除去されてもよい。
【０１５７】
以上の製造方法のように、選択的エピタキシャル成長を用いてテーパー状の遮光層が形成されることによって、製造工程の難度を増大させずに、画質の向上を図ることが可能なイメージセンサを製造できる。
【０１５８】
図１１に示される製造工程と異なって、選択エピタキシャル成長を用いずに、ウェットエッチングなどの等方性エッチング又は斜め方向からのエッチングを用いて、ＳｉＧｅ層を加工して、テーパー状の断面形状のＳｉＧｅ層が形成されてもよい。選択エピタキシャル成長を用いずにＳｉＧｅ層が形成される場合、ＳｉＧｅ層と半導体基板との間に、エッチングに対するストッパとしての膜（例えば、ＳｉＯ２膜）３８が形成されてもよい。
【０１５９】
以上のように、第３の実施形態の固体撮像装置によれば、第１及び第２の実施形態と同様に、イメージセンサの画質を向上できる。
【０１６０】
（４）  変形例  
図１２乃至図１４を参照して、実施形態の固体撮像装置の変形例について、説明する。  
尚、本変形例において、第１乃至第３の実施形態で述べた構成と実質的に同じ構成に関する説明は、必要に応じて行う。また、図１２及び図１３において、半導体基板の表面側の層間絶縁膜、配線及び支持基板の図示は簡略化している。
【０１６１】
図１２は、実施形態のイメージセンサの変形例の１つを示している。  
図１２に示されるように、インナーレンズ３１と遮光層（例えば、ＳｉＧｅ層）３２との境界に、インナーレンズ材及びＳｉＧｅとは異なる材料からなる層（以下、界面層とよぶ）が、設けられてもよい。
【０１６２】
例えば、界面層３９は、遮光層３２が含む構成元素（ここでは、Ｓｉ及びＧｅ）の少なくとも１つを含む化合物からなる。具体例として、界面層３９は、ＳｉＧｅの酸化膜、ＳｉＧｅの窒化膜、ＳｉＧｅの酸窒化膜、Ｓｉ膜、Ｓｉの酸化膜、Ｓｉの窒化膜、Ｓｉの酸窒化膜、Ｇｅ膜、Ｇｅの酸化膜、Ｇｅの窒化膜、又は、Ｇｅの酸窒化膜などが用いられる。
【０１６３】
界面層３９は、インナーレンズ３１を形成する材料の構成元素の少なくとも１つを含む化合物でもよい。また、界面層３９は、遮光層３２の構成元素の少なくとも１つ及びインナーレンズ３１の構成元素の少なくとも１つを含む化合物であってもよい。例えば、金属膜又は有機膜が、界面層３９として用いられてもよい。
【０１６４】
界面層３９が、インナーレンズ３１とＳｉＧｅ層３２との間に設けられる場合、インナーレンズ３１と界面層３９との間において、又は、界面層３９とＳｉＧｅ層３２との間において、光を反射させることが可能な材料が、界面層３９の材料として選択されてもよい。
【０１６５】
界面層３９が透過性を有する材料を用いて形成される場合、各層３１，３２，３９の界面において光の反射を生じさせるために、インナーレンズ３１の屈折率と界面層３９の屈折率とが、異なることが好ましい。
【０１６６】
インナーレンズ３１と界面層３９との界面において光が反射することによって、インナーレンズ３１が、マイクロレンズＭＬからフォトダイオード１までの導波路となり、フォトダイオード１内に取り込まれる光の量が増加する。界面層３９とＳｉＧｅ層３２との間において光が反射することによって、ある単位セル（画素）ＵＣから隣接する他の単位セルＵＣへ光が入射するのを抑制でき、イメージセンサの光学的クロストークを低減できる。これによって、形成される画像の画質を向上できる。
【０１６７】
尚、図１２において、ＳｉＧｅ層３２の側面上に界面層３９が設けられている例が示されているが、界面層３９と同じ材料からなる層が、ＳｉＧｅ層３２の上面（カラーフィルタ側の面）上に設けられてもよい。また、遮光層が単位セル（画素）毎に分割されるように、素子分離領域内において、遮光層（及びインナーレンズ）を取り囲む絶縁体が、半導体基板１５０の裏面上に設けられてもよい。
【０１６８】
図１３は、図１２とは異なるイメージセンサの変形例を示している。  
第２の実施形態において、図１０に示されるように、遮光層としてのＳｉＧｅ層の断面形状をテーパー状にすることによって、受光面側におけるフォトダイオード１の開口面積を大きくしている。
【０１６９】
図１３に示されるように、遮光層としてのＳｉＧｅ層３２Ｘの断面形状が、フォトリソグラフィ及びエッチングを用いて、階段状に加工される。これによって、半導体基板１５０の主面に対して平行方向の寸法ＤＺ１，ＤＺ２において、カラーフィルタ側の寸法ＤＺ１が半導体基板側の寸法ＤＺ２より小さいＳｉＧｅ層３２Ｘが、形成されてもよい。
【０１７０】
遮光層としてのＳｉＧｅ層３２Ｘは、寸法ＤＺ１を有する第１の部分３２１と、寸法ＤＺ１より大きい寸法ＤＺ２を有する第２の部分３２２とを有している。寸法の異なる２つの部分３２１，３２２は、矩形状（四角形状）の断面形状を有している。
【０１７１】
寸法ＤＺ２を有する第２の部分３２２は、半導体基板１５０側において、半導体基板１５０の裏面上に設けられている。寸法ＤＺ１を有する第１の部分３２１は、カラーフィルタ側において第２の部分３２２上に設けられ、半導体基板１５０の主面に対して垂直方向において、寸法ＤＺ２を有する第２の部分３２２と絶縁層９５との間に位置している。
【０１７２】
寸法ＤＺ１，ＤＺ２が階段状（急峻）に変化するＳｉＧｅ層３２Ｘの形状に応じて、インナーレンズ３１Ｘの断面形状において、インナーレンズ３１Ｚのカラーフィルタ側の寸法ＤＸ１が、インナーレンズ３１Ｚの半導体基板側の寸法ＤＸ２より大きくなる。
【０１７３】
図１３に示される変形例においても、図１０に示される例と同様に、受光面側におけるフォトダイオード１の開口面積を大きくでき、フォトダイオード１が取り込める光の量を増大できる。
【０１７４】
図１４は、図１２及び図１３とは異なるイメージセンサの変形例を示している。  
第１乃至第３の実施形態において、遮光層としてのＳｉＧｅ層３２が、単位セル領域内の一部の領域、より具体的には、トランスファゲートの形成領域及びフローティングディフュージョンの形成領域を覆っている例が示されている。  
但し、図１４に示されるように、遮光層としてのＳｉＧｅ層３２が、単位セルＵＣ間の境界部に設けられていれば、ＳｉＧｅ層３２が素子分離領域内に設けられ、インナーレンズ３１が単位セル領域ＵＣ内に設けられてもよい。
【０１７５】
ＳｉＧｅ層３２は、素子分離層９０のレイアウトに沿って設けられている。各インナーレンズ３１が、半導体基板１５０の裏面側において単位セル領域ＵＣの全体を覆っている。  
これによって、半導体基板１５０の裏面側におけるフォトダイオード１の開口面積を大きくでき、マイクロレンズＭＬからフォトダイオード１に照射される光の量を増大できる。
【０１７６】
図１２乃至図１４に示されるような変形例においても、第１乃至第３の実施形態と実質的に同様の効果が得られる。
【０１７７】
（５）  適用例  
図１５を参照して、各実施形態の固体撮像装置の適用例について、説明する。
【０１７８】
実施形態の固体撮像装置（イメージセンサ）は、モジュール化され、デジタルカメラやカメラ付携帯電話に適用される。
【０１７９】
図１５は、本実施形態のイメージセンサの適用例を示すブロック図である。
【０１８０】
本実施形態のイメージセンサ１００を含むカメラ（又はカメラ付携帯電話）９００は、イメージセンサ１００の他に、例えば、光学レンズ部（レンズユニット）１０１、信号処理部（例えば、ＤＳＰ：Digital Signal Processor）１０２、記憶部（メモリ）１０３、表示部（ディスプレイ）１０４、及び、制御部（コントローラ）１０５を含んでいる。
【０１８１】
イメージセンサ１００は、被写体からの光を、電気信号に変換する。
【０１８２】
レンズユニット１０１は、被写体からの光をイメージセンサ１００に集光し、被写体からの光に対応する画像をイメージセンサ１００上に結像させる。レンズユニット１０１は、複数のレンズを含み、機械的又は電気的に光学特性（例えば、焦点距離）を制御できる。
【０１８３】
ＤＳＰ１０２は、イメージセンサ１００から出力された信号を処理する。ＤＳＰ１０２はイメージセンサ１００からの信号に基づいて、被写体に対応する画像（画像データ）を形成する。
【０１８４】
メモリ１０３は、ＤＳＰ１０２からの画像データを記憶する。メモリ１０３は、外部から与えられた信号及びデータを記憶することもできる。メモリ１０３は、カメラ９００内に搭載されたＤＲＡＭやフラッシュメモリなどのメモリチップでもよいし、カメラ９００本体から着脱可能なメモリカードやＵＳＢメモリでもよい。
【０１８５】
ディスプレイ１０４は、ＤＳＰ１０２又メモリ１０３からの画像データを、表示する。ＤＳＰ１０１又はメモリ１０３からのデータは、静止画データ又は動画データである。
【０１８６】
コントローラ１０５は、カメラ内の各構成１００〜１０４の動作を制御する。
【０１８７】
以上のように、実施形態のイメージセンサ１００は、カメラ又はカメラ付携帯電話に適用できる。  
本実施形態のイメージセンサ１００を含むカメラ９００は、形成される画像の画質を改善できる。
【０１８８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１８９】
１２０：画素アレイ、ＵＣ：単位セル、９：素子分離領域、１：フォトダイオード、２：トランジスタ（トランスファゲート）、６：フローティングディフュージョン、３１，３１Ｂ：インナーレンズ、３２，３２Ａ，３２Ｂ：遮光層。
【図１】
2014011304.tif 000003
【図２】
2014011304.tif 000004
【図３】
2014011304.tif 000005
【図４】
2014011304.tif 000006
【図５】
2014011304.tif 000007
【図６】
2014011304.tif 000008
【図７】
2014011304.tif 000009
【図８】
2014011304.tif 000010
【図９】
2014011304.tif 000011
【図１０】
2014011304.tif 000012
【図１１】
2014011304.tif 000013
【図１２】
2014011304.tif 000014
【図１３】
2014011304.tif 000015
【図１４】
2014011304.tif 000016
【図１５】
2014011304.tif 000017