(57)【要約】【課題】安定して動作するダイヤモンド半導体を用いた電力素子、電力制御機器、電力素子の製造方法を提供する。【解決手段】電力素子５０Ａは、ダイヤモンド基板１の一面に形成されたＣ−Ｈ結合からなる水素化層７と、前記水素化層７上に形成された保護膜１２Ａとを備え、前記保護膜１２Ａは、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において形成したことを特徴とする。【選択図】図１
2014060377.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤモンド基板の少なくとも一面に形成されたＣ−Ｈ結合を有する水素化層と、
前記水素化層上に形成された保護膜とを備え、前記保護膜の少なくとも一部は、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において形成したことを特徴とする電力素子。
【請求項２】
前記保護膜を形成するに際して、大気より酸素分圧の低い状態で反応室内に前記ダイヤモンド基板が導入されることを特徴とする請求項１記載の電力素子。
【請求項３】
前記保護膜は、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において形成した後、さらに前記Ｃ−Ｈ結合と発熱反応をする反応種を用いて形成したことを特徴とする請求項１又は２記載の電力素子。
【請求項４】
前記保護膜は、さらに熱処理をされていることを特徴とする請求項１又は２記載の電力素子。
【請求項５】
前記熱処理は、前記Ｃ−Ｈ結合と発熱反応をする反応種の雰囲気中で行われていることを特徴とする請求項４記載の電力素子。
【請求項６】
前記保護膜は、酸化アルミニウム又は窒化アルミニウムで形成されていることを特徴とする請求項１〜５のいずれか１項記載の電力素子。
【請求項７】
ノーマリオフであることを特徴とする請求項１〜６のいずれか１項記載の電力素子。
【請求項８】
３５０℃、１時間あるいはこれと等価の条件で加熱した後において前記水素化層直下に導電層が存在していることを特徴とする請求項１〜７のいずれか１項記載の電力素子。
【請求項９】
請求項１〜８のいずれか１項に記載の電力素子を備えたことを特徴とする電力制御機器。
【請求項１０】
ダイヤモンド基板の少なくとも一面に形成されたＣ−Ｈ結合を有する水素化層を形成する工程と、前記水素化層上に保護膜を形成する工程とを備え、前記保護膜を形成する工程は、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において前記保護膜を形成する工程を少なくともその一部として含むことを特徴とする電力素子の製造方法。
【請求項１１】
前記保護膜を形成する工程は、大気より酸素分圧の低い状態で反応室内に前記ダイヤモンド基板を導入して行うことを特徴とする請求項１０記載の電力素子の製造方法。
【請求項１２】
前記保護膜を形成する工程は、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において形成した後、さらに前記Ｃ−Ｈ結合と発熱反応をする反応種を用いて前記保護膜を形成することを特徴とする請求項１０又は１１記載の電力素子の製造方法。
【請求項１３】
前記保護膜を形成する工程は、さらに熱処理をすることを特徴とする請求項１０又は１１記載の電力素子の製造方法。
【請求項１４】
前記熱処理は、前記Ｃ−Ｈ結合と発熱反応をする反応種の雰囲気中で行うことを特徴とする請求項１３記載の電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力素子、電力制御機器、電力素子の製造方法に関し、特にダイヤモンド半導体を用いた電力素子に関する。
【背景技術】
【０００２】
地球は太陽からの熱を宇宙に放出することによって気温を一定に保っている。ところが、石油や天然ガスなどのエネルギーを消費する人間の活動によって温室効果ガスが増えたために、地球は熱を吸収しやすくなり、気温が少しずつ高くなってきている。これを地球温暖化という。この地球温暖化は、化石燃料から排出されるＣＯ２が増加したことが原因といわれている。したがって、エネルギー消費効率を向上しＣＯ２の排出量を減らすことが、地球温暖化を防止する上で重要な課題の一つといえる。
【０００３】
エネルギー消費量は、電気機器の電力制御に不可欠な電力素子の高性能化、具体的には低損失化によって大幅に削減することができる。電力素子は、バンドギャップが大きい半導体を用いて形成した方が、シリコン素子よりも優れた高耐圧性及び低損失性を得ることができる。
【０００４】
バンドギャップが大きい半導体の一つであるダイヤモンド半導体は、表面を水素化することにより誘起された導電層が、電界効果トランジスタ(ＦＥＴ)動作に必要な高い導電性を有するという特長を有しており、将来の高効率電力素子への応用が期待されている（例えば、非特許文献１及び非特許文献２）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「ワイドギャップ半導体ダイヤモンドを用いた高周波高出力ＭＯＳＦＥＴの開発」、平間一行、川原田洋、「科学と工業」、83(4)、149〜156(2009)
【非特許文献２】「ダイヤモンドにおけるキャリア輸送特性とFETへの応用」、川原田洋、梅沢仁、応用物理、73(3)、339〜345(2004)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ダイヤモンド半導体は、上記表面に形成された導電層が外部環境の影響を受けやすく、容易に導電性が変化してしまうので動作が不安定であるという問題がある。
【０００７】
そこで本発明は、安定して動作するダイヤモンド半導体を用いた電力素子、電力制御機器、電力素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電力素子は、ダイヤモンド基板の少なくとも一面に形成されたＣ−Ｈ結合を有する水素化層と、前記水素化層上に形成された保護膜とを備え、前記保護膜の少なくとも一部は、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において形成したことを特徴とする。
【０００９】
本発明に係る電力素子の製造方法は、ダイヤモンド基板の少なくとも一面に形成されたＣ−Ｈ結合を有する水素化層を形成する工程と、前記水素化層上に保護膜を形成する工程とを備え、前記保護膜を形成する工程は、前記Ｃ−Ｈ結合と吸熱反応をする反応種を用い、２００℃以上において前記保護膜を形成する工程を少なくともその一部として含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、Ｃ−Ｈ結合と吸熱反応をする反応種を用いて２００℃以上において保護膜を形成することにより、高温で加熱処理を行った後あるいは高温の動作中においても導電性が保持されるので、安定して動作するダイヤモンド半導体を用いた電力素子、電力制御機器、電力素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る電力素子の構成を示す縦断面図であり、図１Ａは素子部の構成、図１Ｂはボンディングパッド部の構成を示す図である。
【図２】本発明の第１実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図２Ａはダイヤモンド膜を形成した段階、図２Ｂは合わせパターンを形成した段階、図２Ｃは素子分離領域を形成した段階を示す図である。
【図３】本発明の第１実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図３ＡはAu/Pt/Ti積層膜を形成した段階、図３Ｂはゲート絶縁膜を形成した段階、図３Ｃはゲート絶縁膜の一部を除去した段階を示す図である。
【図４】本発明の第１実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図４ＡはＡｌ膜を形成した段階、図４Ｂはゲート電極を形成した段階を示す図である。
【図５】本発明の第１実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部のパッシベーション膜を除去した段階を示す。図５Ａは同段階における素子部、図５Ｂは同段階におけるボンディングパッド部を示す図である。
【図６】本発明の第２実施形態に係る電力素子の構成を示す縦断面図であり、図６Ａは素子部の構成、図６Ｂはボンディングパッド部の構成を示す図である。
【図７】本発明の第２実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図７ＡはＴｉＮ膜を形成した段階、図７ＢはＴｉＮの一部を除去した段階、図７Ｃはホトレジストを除去した段階を示す図である。
【図８】本発明の第２実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図８ＡはAu/Pt/Ti積層膜を形成した段階、図８Ｂは電極を形成した段階を示す図である。
【図９】本発明の第２実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部のパッシベーション膜を除去した段階を示す。図９Ａは同段階における素子部、図９Ｂは同段階におけるボンディングパッド部を示す図である。
【図１０】本発明の第３実施形態に係る電力素子の構成を示す縦断面図であり、図１０Ａは素子部の構成、図１０Ｂはボンディングパッド部（１）の構成、図１０Ｃはボンディングパッド部（２）の構成を示す図である。
【図１１】本発明の第３実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図１１Ａは表面絶縁膜を形成した段階、図１１Ｂは表面絶縁膜の一部を除去した段階、図１１ＣはAu/Pt/Ti積層膜を形成した段階、図１１Ｄはソース電極及びドレイン電極を形成した段階を示す図である。
【図１２】本発明の第３実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図１２Ａは表面絶縁膜の一部を除去した段階、図１２ＢはＡｌ膜を形成した段階、図１２Ｃはゲート電極を形成した段階を示す図である。
【図１３】本発明の第３実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部（１）および（２）のパッシベーション膜を除去した段階を示す。図１３Ａは同段階における素子部、図１３Ｂは同段階におけるボンディングパッド部（１）、図１３Ｃは同段階におけるボンディングパッド部（２）を示す図である。
【図１４】本発明の第４実施形態に係る電力素子の構成を示す縦断面図であり、図１４Ａは素子部の構成、図１４Ｂはボンディングパッド部（１）の構成、図１４Ｃはボンディングパッド部（２）の構成を示す図である。
【図１５】本発明の第４実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図１５Ａはキャップ絶縁膜を形成した段階、図１５Ｂはキャップ絶縁膜の一部を残して除去した段階、図１５Ｃは酸化シリコン膜を形成した段階を示す図である。
【図１６】本発明の第４実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図１６Ａは側壁絶縁膜を形成した段階、図１６ＢはAu/Pt/Ti積層膜を形成した段階、図１６Ｃはソース電極及びドレイン電極を形成した段階を示す図である。
【図１７】本発明の第４実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部（１）および（２）のパッシベーション膜を除去した段階を示す。図１７Ａは同段階における素子部、図１７Ｂは同段階におけるボンディングパッド部（１）、図１７Ｃは同段階におけるボンディングパッド部（２）を示す図である。
【図１８】本発明の第１実施例に係る保護膜の成膜温度とシート抵抗値の関係を示すグラフである。
【図１９】本発明の第２実施例に係る保護膜の成膜後の加熱処理とシート抵抗の関係を示すグラフである。
【図２０】本発明の第３実施例に係る真空加熱後のシート抵抗の加熱温度依存性を示すグラフである。
【図２１】本発明の第４実施例に係る保護膜の電流電圧特性を示すグラフである。
【図２２】本発明の第４実施例に係る保護膜の成膜方法とシート抵抗の関係を示すグラフである。
【図２３】本発明の第４実施例に係る保護膜において電流電圧特性を繰り返して測定した場合のリーク電流の変化を測定した結果を示すグラフであり、図２３Ａは上部電極に対して負バイアス、図２３Ｂは正バイアスを付加した場合の結果である。
【図２４】バンド構造とリーク経路を示す模式図であり、図２４Ａは１回目の測定時、図２４Ｂは複数回の測定後の図である。
【図２５】本発明の第５実施例に係る保護膜の赤外吸収スペクトルを示すグラフである。
【図２６】本発明の第６実施例に係る保護膜の電流電圧特性を示すグラフであり、図２６Ａは保護膜の厚さが9nm、図２６Ｂは保護膜の厚さが33nmの場合である。
【図２７】本発明の第６実施例に係る加熱処理後のシート抵抗の処理時間依存性を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態について詳細に説明する。
１．本発明の原理
本発明者らは、ダイヤモンド基板の一面に形成されたＣ−Ｈ結合を有する水素化層と、前記水素化層上に形成された保護膜とを備えるダイヤモンド半導体を検討した結果、酸化剤として前記Ｃ−Ｈ結合と吸熱反応をする反応種を用いて２００℃以上において保護膜を形成することにより、５５０℃で加熱処理を行った後においても前記水素化層直下に誘起される導電層が失われないことを見出した。
【００１３】
ダイヤモンド半導体は、ダイヤモンド表面を水素化することにより２次元正孔ガス(2DHG；two dimensional hole gas)を水素化層直下に誘起する。２次元正孔ガスは、Ｃ−Ｈ結合と、表面に吸着した大気中の不純物とにより誘起される。因みに２次元正孔ガスは、半導体中で２次元状に正孔が分布する状態をいう。このように形成される導電層は、高い導電性を有し、電界効果トランジスタのドリフト層として用いられる。
【００１４】
保護膜は、酸化アルミニウム（Al2O3）で形成されている。保護膜は、ＡＬＤ(atomic layer deposition)法を用いてトリメチルアルミニウム（ＴＭＡ）と酸化剤としてＣ−Ｈ結合と吸熱反応をするH2Oを用いて、従来に比べ高温、例えば２００℃以上で形成するのが好ましい。因みにO3を含む酸化剤を用いて保護膜を形成した場合は、O3とＣ−Ｈ結合が発熱反応をするので、Ｃ−Ｈ結合の分解が進み、導電層が消失してしまう。なお、本発明においては、形成した保護膜の組成が必ずしもAl:O=2:3となっている訳でないが、簡単のために同保護膜をAl2O3と記す。
【００１５】
２．第１実施形態
（全体構成）
次に、本発明の第１実施形態に係る電力素子の全体構成について図１を参照して説明する。図１Ａは素子部の構成を示す縦断面図、図１Ｂはボンディングパッド部の構成を示す縦断面図である。
【００１６】
本実施形態に係る電力素子５０Ａは、ダイヤモンドからなる基板（以下、「ダイヤモンド基板」という）１上にマイクロ波励起プラズマを用いた化学気相堆積法（マイクロ波ＣＶＤ，ＣＶＤ：Chemical Vapor Deposition）によりエピタキシャル成長させて形成したダイヤモンド膜２と、当該ダイヤモンド膜２の表面を水素化した水素化層７と、当該水素化層７を覆うように形成された保護膜としてのゲート絶縁膜１２Ａと、水素化された領域上に形成されたソース電極１０Ａ及びドレイン電極１１Ａと、ゲート電極１６Ａと、パッシベーション膜１８Ａとを備える。
【００１７】
ソース電極１０Ａ及びドレイン電極１１Ａは、ダイヤモンド膜２とオーミックコンタクトが得られる金属として例えば金を蒸着することにより形成することができる。また、ゲート電極１６Ａは、例えばアルミニウムを蒸着することにより形成することができる。
【００１８】
水素化とは、成長させたダイヤモンド結晶の表面の炭素原子のダングリングボンド、すなわち余った結合手（未結合手）に水素原子を結合させることをいう。例えば、ダイヤモンド基板１上にダイヤモンド膜２をエピタキシャル成長させ、当該ダイヤモンド膜２に水素プラズマを照射することにより、ダイヤモンド膜２の表面を水素化させることができる。
【００１９】
なお、上記水素プラズマ照射を敢えて行わなくとも十分な水素化がなされている場合も多い。これは、上記ダイヤモンド膜２のエピタキシャル成長工程自体に水素化の作用が有るためであり、水素プラズマ照射を割愛することも可能である。この場合、ダイヤモンド膜２のエピタキシャル成長自体が水素化処理工程を兼ねている。さらには、ダイヤモンド基板を製造した段階で既に十分な水素化がなされている場合もあり、上記ダイヤモンド膜２のエピタキシャル成長工程でさえ省くことも有る。この場合、ダイヤモンド基板１の製造自体が水素化処理工程を兼ねている。
【００２０】
ダイヤモンド基板１の表面には、素子分離領域６によって区画された複数の素子形成領域が設けられている。素子分離領域６は、例えばＡｒイオンを注入してダイヤモンド膜２及びダイヤモンド基板１の結晶構造を破壊することにより形成することができる。
【００２１】
ダイヤモンドの多くにおいて、その内部は一般にほぼ絶縁性であるが、ダイヤモンド表面を水素化させるとＰ型導電層を形成することができる。
【００２２】
本実施形態では、ゲート絶縁膜１２Ａの下に形成される水素化層７直下には、図示しないがＰ型導電層が形成される。したがって、ソース電極１０Ａとドレイン電極１１Ａとの間にゲート電極１６Ａの形成されない領域が存在しても両電極の間に電流が流れる。この電流は、ゲート電極１６Ａに印加される電圧によって制御される。すなわち、水素化層直下に誘起される導電層をチャネル層、ソース層、ドレイン層、ドリフト層としたＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）が形成される。
【００２３】
本実施形態の特徴的構成であるゲート絶縁膜１２Ａは、２００℃以上の高温でＡＬＤ法によりAl2O3を成膜することにより形成される。これにより電力素子５０Ａは、４５０℃、３時間の条件で加熱した後において、導電性を有する。また、ゲート絶縁膜１２Ａは窒化アルミニウム（ＡｌＮ）を成膜することにより形成してもよい。
【００２４】
パッシベーション膜１８Ａは、ソース電極１０Ａ、ドレイン電極１１Ａ、ゲート電極１６Ａ、及びゲート絶縁膜１２Ａを覆うように酸化シリコン膜で形成される。
【００２５】
（製造方法）
次に、本実施形態に係る電力素子５０Ａの製造方法を説明する。まず、窒素を高濃度に含み半絶縁性のダイヤモンド基板１を、順次アンモニア・過酸化水素混合水溶液及び塩酸・過酸化水素混合水溶液を用いて洗浄する。これらは、半導体装置の製造において通常行われる方法である。さらに、８０℃以上に加熱した硝酸・硫酸混合水溶液を用いて洗浄する。これにより、表面に残留している金属不純物、有機物及びグラファイト状の表面層を除去もしくは低減する。
【００２６】
次いで、図２Ａに示すように、マイクロ波ＣＶＤ法により、１００ｎｍの厚さのダイヤモンド膜２をエピタキシャル成長させる。後程行う水素化処理により水素化層７を形成しその直下に導電層を誘起する上で、同ダイヤモンド膜２中の窒素濃度をボロン濃度より低くすることが望ましい。
【００２７】
その後、図２Ｂに示すようにホトレジストマスク３を選択的に形成した後、イオンミリング法により上記ダイヤモンド膜２に溝を形成し、これを後程行うリソグラフィにおいてアライメントに用いる合わせパターン４とする。なお、同溝は必要に応じダイヤモンド基板１に到達しても問題ない。以下の図では、簡単のため前記合わせパターン４の記載を省略する。
【００２８】
上記ホトレジストマスク３を順次、酸素プラズマ及び過酸化水素・硫酸混合水溶液を用いて除去した後、図２Ｃに示すように素子部を被覆するホトレジストマスク５を選択的に形成し、１８０ｋｅＶのArイオンを１×１０１４個／ｃｍ２注入する。これにより、上記ホトレジストマスク５の開口領域のダイヤモンド膜２及びダイヤモンド基板１は、結晶構造が破壊されほぼ絶縁状態となる。これにより素子分離領域６が形成される。
【００２９】
なお素子分離領域６は、深さ方向に全てのダイヤモンド膜２の結晶構造を破壊して形成されるのが望ましい。これにより電力素子５０Ａは、ＭＩＳＦＥＴがオフ状態にある場合の漏れ電流を低減することができる。その結果、ダイヤモンド基板１は表面の一部の結晶構造が破壊されるが問題ない。
【００３０】
上記ホトレジストマスク３と同様にしてホトレジストマスク５を除去した後、順次アンモニア・過酸化水素混合水溶液及び塩酸・過酸化水素混合水溶液を用いて洗浄する。
【００３１】
次いで、６００℃に加熱しながら水素プラズマを照射することにより、ダイヤモンド膜２の表面に水素化層７を形成する。なお、素子分離領域６上にも水素化層７は形成されているが、当該水素化層７の直下のダイヤモンド膜２の結晶構造が破壊されているため、素子分離領域６上に形成された水素化層７の直下には導電層が誘起されない。また、上記水素プラズマ照射を敢えて行わなくとも水素化層７が形成される場合が多い。これは、上記ダイヤモンド膜２のエピタキシャル成長工程自体に水素化の作用が有るためであり、エピタキシャル成長が水素化を兼ねていることになる。その後、ホトレジストマスク８を選択的に形成し蒸着法によりＴｉ膜、Ｐｔ膜、Ａｕ膜を順次堆積させAu／Pt／Ti積層膜９を形成する（図３Ａ）。上記ホトレジストマスク８をアセトン等の有機溶媒を用いて除去すると、ホトレジストマスク８の上に形成されたAu／Pt／Ti積層膜９もリフトオフにより除去される。
【００３２】
これにより、残存するAu／Pt／Ti積層膜９がソース電極１０Ａ及びドレイン電極１１Ａとなる。４５０℃の窒素雰囲気中において30分間熱処理することにより、上記ソース電極１０Ａ及びドレイン電極１１Ａと、ダイヤモンド膜２とのオーミック接続を行う。その後、大気の混入を低減した状態、具体的にはロードロック装置を用い減圧した非酸化性雰囲気（ここでは窒素）中で試料を反応室へ導入しＡＬＤ法によりＴＭＡとH2Oを反応気体として用い４５０℃にて厚さ３０ｎｍのAl2O3のゲート絶縁膜１２Ａを形成する（図３Ｂ）。
【００３３】
ここで、ロードロック装置を用いない場合においては、試料を反応室へ導入する際に大気が反応室に混入し、その状態で試料が加熱されるために、大気中の酸素によりＣ−Ｈ結合が酸化され水素化層７の少なくと一部が消失する。その結果、水素化層７直下に誘起された導電層の導電性が少なからず低下することが多い。ここで、非酸化性の雰囲気としては前記した窒素以外に、Ar等の不活性気体、あるいはこれらの混合気体を用いればよい。さらに、反応室に接続された予備室の密閉性がロードロック装置のように優れていない場合においても、予備室に非酸化性気体を少なからず流すことによりＣ−Ｈ結合の酸化を低減させることができる。なお、試料を反応室に導入する際に非酸化性雰囲気とするのが重要であるのは、試料台温度が４５０℃と高くＣ−Ｈ結合が酸化されやすいためである。
【００３４】
図３Ｃに示すようにホトレジストマスク１３を選択的に形成した後、露出したゲート絶縁膜１２Ａを水酸化トリメチルアンモニウム（ＴＭＡＨ）水溶液中において溶解させ除去する。
【００３５】
次いで、ホトレジストマスク１３をアセトン等の有機溶媒を用いて除去した後、図４Ａに示すようにホトレジストマスク１４を選択的に形成し、蒸着法により厚さ０．５μｍのＡｌ膜１５を形成する。
【００３６】
図４Ｂに示すように再びアセトン等の有機溶媒を用いてホトレジストマスク１４を除去し、リフトオフによりゲート電極１６Ａと配線１７Ａを形成する。
【００３７】
最後に、プラズマＣＶＤ法を用いて厚さ０．８μｍの酸化シリコンのパッシベーション膜１８Ａを形成し、素子全体を保護した後、ボンディングパッド２０Ａに開口部を有するホトレジストマスク１９を形成し、プラズマエッチング法により開口部にある上記パッシベーション膜１８Ａを除去する（図５Ａ、図５Ｂ）。なお、上記ボンディングパッド２０Ａは、ゲート電極１６Ａ及び配線１７Ａと同様、Ａｌ膜１５を用いて形成したものである。
【００３８】
ホトレジストマスク１９を酸素プラズマを用いて除去することにより、本実施形態に係る電力素子５０Ａを得ることができる（図１Ａ、図１Ｂ）。
【００３９】
（作用及び効果）
本実施形態に係る電力素子５０Ａは、酸化剤として前記Ｃ−Ｈ結合と吸熱反応をする反応種を用いて２００℃以上においてゲート絶縁膜１２Ａを形成することにより、４５０℃で加熱処理を行った後においても前記導電層が失われない。したがって、電力素子５０Ａは、高温下において安定して動作することができる。また、ゲート絶縁膜１２Ａを形成する際にロードロック装置を用い非酸化性雰囲気にて試料を反応室に導入しているので、ゲート絶縁膜１２Ａの形成に伴い前記導電層の導電性が低下することが無い。
【００４０】
上記図１Ａ、図１Ｂにおいてパッシベーション膜１８Ａを形成する際、水素化層７が酸化性雰囲気に晒されるが、Al2O3で形成されたゲート絶縁膜１２Ａが水素化層７を保護する。ちなみに、ゲート絶縁膜１２Ａを従来通り１００℃で形成した場合は、水素化層７の少なくとも一部が失われ、ダイヤモンド膜２の表面の水素化層７直下に誘起された導電層の導電性が低下もしくは導電層そのものが消失した。
【００４１】
なお、パッシベーション膜１８Ａは、成膜中における酸化作用の弱い窒化シリコン膜で形成してもよい。この場合、従来通り１００℃にてAl2O3のゲート絶縁膜１２Ａを形成すると、程度が若干軽減されるもののダイヤモンド膜２表面の水素化層７直下に誘起される導電層の導電性が低下する。他方、本実施形態のように４５０℃にてAl2O3のゲート絶縁膜１２Ａを形成すると、ダイヤモンド膜２表面の水素化層７直下に誘起された導電層の導電性に変化は見られなかった。さらに、３００℃ないし４５０℃の高温環境下においても長時間にわたり上記水素化層７直下に誘起された導電層の導電性が変化することはなく、ＦＥＴとして正常に動作した。
【００４２】
電力素子５０Ａは、Ａｌに代えてＷ等でゲート電極１６Ａを形成することにより、耐熱性がさらに向上する。
【００４３】
上記のように構成された電力素子は、電気機器の電力制御に不可欠なパワーデバイスに適用でき、ハイブリッド自動車などのモータ駆動やエアコンの制御機器に適用することができる。
【００４４】
３．第２実施形態
（全体構成）
次に本発明の第２実施形態に係る電力素子の全体構成について上記第１実施形態に係る図１と同様の構成について同様の符号を付した図６を参照して説明する。図６Ａは素子部の構成を示す縦断面図、図６Ｂはボンディングパッド部の構成を示す縦断面図である。
【００４５】
本実施形態に係る電力素子５０Ｂは、ダイヤモンド基板１上に形成されたダイヤモンド膜２と、当該ダイヤモンド膜２の表面を水素化した水素化層７と、当該水素化層７を覆うように形成された保護膜としてのゲート絶縁膜１２Ｂと、水素化された領域上に形成されたソース電極１０Ｂ及びドレイン電極１１Ｂと、ゲート電極１６Ｂと、パッシベーション膜１８Ｂとを備える。
【００４６】
本実施形態に係る電力素子５０Ｂは、ゲート電極１６Ｂとゲート絶縁膜１２Ｂの間にTiN膜２１が形成されている。ゲート電極１６Ｂとゲート絶縁膜１２Ｂの間にTiN膜２１が形成されていることにより、ソース電極１０Ｂ及びドレイン電極１１Ｂと、ダイヤモンド膜２とのオーミック接続をするために加熱処理をする際、ゲート電極１６Ｂとゲート絶縁膜１２Ｂとの間の反応を防止する。
【００４７】
配線１７Ｂ及びボンディングパッド２０Ｂは、ソース電極１０Ｂ、ドレイン電極１１Ｂ及びゲート電極１６Ｂと同様Au／Pt／Ti積層膜９で形成されている。
【００４８】
（製造方法）
次に本実施形態に係る電力素子５０Ｂの製造方法を説明する。
まず、第１実施形態と同様にして、素子分離領域６の形成（図２）を行った後、ダイヤモンド膜２表面に水素化層７を形成し、これらをロードロック装置の減圧した非酸化性雰囲気（ここでは窒素）中で反応室へ導入した後ＡＬＤ法によりＴＭＡとH2Oを反応気体として用い４５０℃にて厚さ３０ｎｍのAl2O3から成るゲート絶縁膜１２Ｂを形成する。さらにＣＶＤ法により厚さ５０ｎｍのTiN膜２１を積層する（図７Ａ）。
【００４９】
なお素子分離領域６上にも水素化層７は形成されているが、当該水素化層７の直下のダイヤモンド膜２の結晶構造が破壊されているため、素子分離領域６上に形成された水素化層７の直下には導電層が誘起されない。
【００５０】
次いで、図７Ｂに示すようにホトレジストマスク２２を選択的に形成し、開口部のTiN膜２１をプラズマエッチング法により除去する。図７Ｃに示すように、酸素プラズマを用いて上記ホトレジストマスク２２を除去する。次いで、TiN膜２１の開口部にあるゲート絶縁膜１２ＢをＴＭＡＨ水溶液により除去する。
【００５１】
その後、図８Ａに示すように蒸着法によりＴｉ膜、Ｐｔ膜、Ａｕ膜を順次堆積させAu／Pt／Ti積層膜９を形成する。さらに、図８Ｂに示すようにホトレジストマスク２３を選択的に形成し、Au／Pt／Ti積層膜９を構成するAuとPtをイオンミリングにより、Ti及びTiN膜２１をプラズマエッチングによりそれぞれ除去し、ソース電極１０Ｂ、ドレイン電極１１Ｂ及びゲート電極１６Ｂを形成する。
【００５２】
さらに、酸素プラズマを用いてホトレジストマスク２３を除去した後、４５０℃の窒素雰囲気中において３０分間加熱処理することにより、上記ソース電極１０Ｂ及びドレイン電極１１Ｂとダイヤモンド膜２とのオーミック接続を行う。ゲート電極１６Ｂとゲート絶縁膜１２Ｂの間にTiN膜２１を形成したことにより、ゲート電極１６Ｂとゲート絶縁膜１２Ｂとの間の反応を防止するので、ゲート絶縁膜１２Ｂの絶縁耐圧劣化を防止することができる。ただし、同TiN膜２１は、ソース電極１０Ｂ及びドレイン電極１１Ｂとダイヤモンド膜２とのオーミック接続の妨げとなるので、上記したようにこれらソース電極１０Ｂ及びドレイン電極１１Ｂの下部においては除去しておく。
【００５３】
次いで、図９Ａ、図９Ｂに示すように、第１実施形態と同様にしてプラズマＣＶＤ法を用い厚さ０．８μｍの酸化シリコン膜をパッシベーション膜１８Ｂとして形成し、選択的に形成したホトレジストマスク１９を用いてボンディングパッド２０Ｂ上の同パッシベーション膜１８Ｂを除去する。
【００５４】
最後にホトレジストマスク１９を除去することにより図６Ａ、図６Ｂに示す電力素子５０Ｂを得ることができる。
【００５５】
（作用及び効果）
本実施形態に係る電力素子５０Ｂは、ゲート絶縁膜１２Ｂをロードロック装置により高温で形成することとしたから、上記第１実施形態と同様の効果を得ることができる。
【００５６】
本実施形態においては、パッシベーション膜１８Ｂを形成する際に酸化性雰囲気に晒されるだけでなく、図７Ｃにおけるホトレジストマスク２２を除去、及び図８Ｂにおけるホトレジストマスク２３を除去する際に水素化層７が酸素プラズマに晒される。ところが水素化層７は、ゲート絶縁膜１２Ｂにより保護されているので、ソース電極１０Ｂ及びドレイン電極１１Ｂと、ダイヤモンド膜２の間の接触抵抗が増大することが無く、また水素化層７直下に誘起された導電層の導電性が低下することも無い。
【００５７】
さらに、本実施例においてはゲート電極１６Ｂに融点が比較的低いＡｌを使用していないので、Ａｌを用いる場合に比べより高温まで安定に動作し、またより高温の加熱試験、具体的には５５０℃、１時間の熱処理の後においても水素化層７直下に誘起された導電層の導電性が低下することもなかった。
また、ゲート絶縁膜１２Ｂは、上記ソース電極１０Ｂ及びドレイン電極１１Ｂとダイヤモンド膜２とのオーミック接続を行うための加熱処理を受けているので電気的絶縁性が向上している。
【００５８】
４．第３実施形態
（全体構成）
次に本発明の第３実施形態に係る電力素子の全体構成について上記第１実施形態に係る図１と同様の構成について同様の符号を付した図１０を参照して説明する。図１０Ａは素子部の構成を示す縦断面図、図１０Ｂ、図１０Ｃはボンディングパッド部の構成を示す縦断面図である。
【００５９】
本実施形態に係る電力素子５０Ｃは、ダイヤモンド基板１上に形成されたダイヤモンド膜２と、当該ダイヤモンド膜２の表面を水素化した水素化層７と、当該水素化層７上に形成された表面絶縁膜２４と、表面絶縁膜２４上に形成された保護膜としてのゲート絶縁膜１２Ｃと、水素化された領域上に形成されたソース電極１０Ｃ及びドレイン電極１１Ｃと、ゲート電極１６Ｃと、パッシベーション膜１８Ｃとを備える。
【００６０】
本実施形態に係る電力素子５０Ｃは、ゲート電極１６Ｃの下部に水素化層７が形成されていない。すなわち、電力素子５０Ｃは、ゲート電極１６Ｃが形成された箇所において、ダイヤモンド基板１上にゲート絶縁膜１２Ｃ、ゲート電極１６Ｃが順に形成されている。
【００６１】
このように電力素子５０Ｃは、ゲート電極１６Ｃの下部に水素化層７が形成されていないため、ゲート電極１６Ｃに電圧を印加しない場合において、ソース・ドレイン間に電流が流れず、オフ状態、すなわちノーマリオフを実現することができる。
【００６２】
なお、図１０Ｂに示した配線２９及びボンディングパッド３０は、それぞれAu／Pt／Ti積層膜及びＡｌ膜で形成されている。ゲート絶縁膜１２Ｃは、配線２９を覆うように形成するとともに、ボンディングパッド３０と表面絶縁膜２４の間に形成する。
【００６３】
また、図１０Ｃに示した配線３１及びボンディングパッド３２は、それぞれＡｌ膜及びAu／Pt／Ti積層膜で形成されている。ゲート絶縁膜１２Ｃは、配線３１と表面絶縁膜２４の間に形成するとともに、ボンディングパッド３２と表面絶縁膜２４の間に形成しない。
【００６４】
（製造方法）
次に本実施形態に係る電力素子５０Ｃの製造方法を説明する。
まず、第２の実施例と同様にして素子分離領域６の形成（図２）を行った後、ダイヤモンド膜２表面に水素化層７を形成し、これらをロードロック装置の減圧した非酸化性雰囲気（ここでは窒素）中で反応室へ導入した後ＡＬＤ法によりＴＭＡとH2Oを反応気体として用い450℃にて厚さ５０ｎｍのAl2O3から成る表面絶縁膜２４を形成する（図１１Ａ）。
【００６５】
なお素子分離領域６上にも水素化層７は形成されているが、当該水素化層７の直下のダイヤモンド膜２の結晶構造が破壊されているため、素子分離領域６上に形成された水素化層７の直下には導電層が誘起されない。
【００６６】
次いで図１１Ｂに示すように、ホトレジストマスク２５を選択的に形成し、開口部の表面絶縁膜２４をＴＭＡＨ水溶液により除去する。
【００６７】
ホトレジストマスク２５をアセトン等の有機溶媒を用いて除去した後、図１１Ｃに示すように蒸着法によりＴｉ膜、Ｐｔ膜、Ａｕ膜を順次堆積させAu／Pt／Ti積層膜９を形成する。
【００６８】
次いで、図１１Ｄに示すようにホトレジストマスク２６を選択的に形成し、開口部にあるAuとPtをイオンミリングにより、Tiをプラズマエッチングによりそれぞれ除去し、ソース電極１０Ｃとドレイン電極１１Ｃを形成する。
【００６９】
酸素プラズマを用いてホトレジストマスク２６を除去した後、４５０℃の窒素雰囲気中において３０分間熱処理することにより、上記ソース電極１０Ｃ及びドレイン電極１１Ｃとダイヤモンド膜２とのオーミック接続を行う。
【００７０】
その後、図１２Ａに示すようにホトレジストマスク２７を選択的に形成し、開口部の表面絶縁膜２４をＴＭＡＨ水溶液により除去した上で、紫外（UV）光のもとでO3を照射する。
【００７１】
酸素プラズマを短時間照射することによりホトレジストマスク２７の表面層をエッチングし、さらに残ったホトレジスト膜２７をアセトン等の有機溶媒を用いて除去した後、図１２Ｂに示すように、これらをロードロック装置の減圧した非酸化性雰囲気（ここでは窒素）中で反応室へ導入した後ＡＬＤ法によりＴＭＡとH2Oを反応気体として用い450℃にて厚さ２０ｎｍのAl2O3から成るゲート絶縁膜１２Ｃを形成し、さらに蒸着法によりＡｌ膜１５を積層する。
【００７２】
図１２Ｃに示すように、ホトレジストマスク２８を選択的に形成し、開口部のＡｌ膜１５をプラズマエッチング法により除去することによりゲート電極１６Ｃを形成する。
【００７３】
酸素プラズマを用いて上記ホトレジストマスク２８を除去した後、図１３Ａ、図１３Ｂ、図１３Ｃに示すように、パッシベーション膜１８ＣとしてプラズマＣＶＤ法を用いて厚さ０．８μｍの酸化シリコン膜を形成する。選択的に形成したホトレジストマスク１９の開口部のパッシベーション膜１８Ｃをプラズマエッチング法により、ゲート絶縁膜１２ＣをＴＭＡＨ水溶液によりそれぞれ除去する。
【００７４】
最後に図１０Ａ、図１０Ｂ、図１０Ｃに示すように、同ホトレジストマスク１９を酸素プラズマにより除去することにより、本実施形態に係る電力素子５０Ｃを得ることができる。
【００７５】
（作用及び効果）
本実施形態に係る電力素子５０Ｃは、表面絶縁膜２４およびゲート絶縁膜１２Ｃをロードロック装置により高温で形成することとしたから、上記第１実施形態と同様の効果を得ることができる。
【００７６】
本実施形態においては、ゲート電極１６Ｃの下部に水素化層７が存在しないので、同ゲート電極１６Ｃに電圧を付加しない（０Ｖ）場合においてＭＩＳＦＥＴはオフ状態にある。すなわち、本実施形態に係る電力素子５０Ｃは、電力制御素子に好適なノーマリオフのＭＩＳＦＥＴを実現できる。本実施形態においても、その作製中に水素化層７がパッシベーション膜１８Ｃを形成する際の酸化性雰囲気及びホトレジストマスクを除去する際の酸素プラズマに晒されるが、表面絶縁膜２４及びゲート絶縁膜１２Ｃに保護されているので、水素化層７直下に誘起された導電層の導電性が劣化することを防止できる。
【００７７】
５．第４実施形態
（全体構成）
次に本発明の第４実施形態に係る電力素子の全体構成について上記第１実施形態に係る図１と同様の構成について同様の符号を付した図１４を参照して説明する。図１４Ａは素子部の構成を示す縦断面図、図１４Ｂ、図１４Ｃはボンディングパッド部の構成を示す縦断面図である。
【００７８】
本実施形態に係る電力素子５０Ｄは、ダイヤモンド基板１上に形成されたダイヤモンド膜２と、当該ダイヤモンド膜２の表面を水素化した水素化層７と、当該水素化層７を覆うように形成された保護膜としてのゲート絶縁膜１２Ｄと、水素化された領域上に形成されたソース電極１０Ｄ及びドレイン電極１１Ｄと、ゲート電極１６Ｄと、パッシベーション膜１８Ｄとを備える。
【００７９】
本実施形態に係る電力素子５０Ｄは、ソース電極１０Ｄがゲート電極１６Ｄに対し自己整合的に形成されている。これにより電力素子５０Ｄは、素子性能を維持しながらチップ面積を縮小することができる。
【００８０】
（製造方法）
次に本実施形態に係る電力素子５０Ｄの製造方法を説明する。
まず、第２の実施例と同様にして素子分離領域６の形成（図２）を行った後、ダイヤモンド膜２表面に水素化層７を形成し、ゲート絶縁膜１２Ｄの形成を行った後、蒸着法によるＡｌ膜１５及び、プラズマＣＶＤ法により酸化シリコン膜からなるキャップ絶縁膜３３を形成する（図１５Ａ）。
【００８１】
なお素子分離領域６上にも水素化層７は形成されているが、当該水素化層７の直下のダイヤモンド膜２の結晶構造が破壊されているため、素子分離領域６上に形成された水素化層７の直下には導電層が誘起されない。
【００８２】
図１５Ｂに示すように、ホトレジストマスク２８を選択的に形成し、露出したキャップ絶縁膜３３をプラズマエッチングにより除去する。その後、酸素プラズマによりホトレジストマスク２８を除去する。
【００８３】
残存したキャップ絶縁膜３３をマスクとして露出したＡｌ膜１５をプラズマエッチングにより除去しゲート電極１６Ｄを形成する。再度プラズマＣＶＤ法により酸化シリコン膜３４を形成する（図１５Ｃ）。
【００８４】
酸化シリコン膜３４に対しエッチングマスクを形成することなく全面を異方性のプラズマを用いてエッチングすることにより、側壁絶縁膜３５を形成する。次いで、ホトレジストマスク２５を選択的に形成した後、露出したゲート絶縁膜１２ＤをＴＭＡＨ水溶液を用いて除去する（図１６Ａ）。
【００８５】
アセトン等の有機溶媒を用いてホトレジストマスク２５を除去した後、図１６Ｂに示すように蒸着法によりＴｉ膜、Ｐｔ膜、Ａｕ膜を順次堆積させAu／Pt／Ti積層膜９を形成する。
【００８６】
さらに、図１６Ｃに示すように、ホトレジストマスク２６を選択的に形成し、露出したAuとPtをイオンミリングにより、Tiをプラズマエッチングによりそれぞれ除去し、ソース電極１０Ｄとドレイン電極１１Ｄを形成する。
【００８７】
酸素プラズマを用いてホトレジストマスク２６を除去した後、４５０℃の窒素雰囲気中において１０分間熱処理することにより、上記ソース電極１０Ｄ及びドレイン電極１１Ｄとダイヤモンド膜２とのオーミック接続を行う。
【００８８】
その後、図１７Ａ、図１７Ｂ、図１７Ｃに示すように、パッシベーション膜１８ＤとしてプラズマＣＶＤ法を用いて厚さ０．８μｍの酸化シリコン膜を形成する。選択的に形成したホトレジストマスク１９の開口部のパッシベーション膜１８Ｄ及びキャップ絶縁膜３３をプラズマエッチング法により除去する。
【００８９】
さらに同ホトレジストマスク１９を酸素プラズマにより除去することにより、図１４Ａ、図１４Ｂ、図１４Ｃに示す本実施形態に係る電力素子５０Ｄを得ることができる。
【００９０】
（作用及び効果）
本実施形態に係る電力素子５０Ｄは、ゲート絶縁膜１２Ｄをロードロック装置により高温で形成することとしたから、上記第１実施形態と同様の効果を得ることができる。
【００９１】
また、ゲート絶縁膜１２Ｂは、上記ソース電極１０Ｂ及びドレイン電極１１Ｂとダイヤモンド膜２とのオーミック接続を行うための加熱処理を受けているので電気的絶縁性が向上している。
【００９２】
本実施形態においてはゲート電極１６Ｄとソース電極１０Ｄとが自己整合的に形成されているので、素子性能を維持しながらチップ面積が縮小されている。したがって電力素子５０Ｄは、工業的により安価に製造することが可能であるのみならず、これを搭載する各種電力制御機器の小型化にも貢献する。
【００９３】
６．変形例
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。上記実施形態では、保護膜は、ＡＬＤ法を用いて形成した場合について説明したが、本発明はこれに限らず、ＣＶＤ法により形成することとしてもよい。
【００９４】
７．実施例
（第１実施例）
まず、酸化剤としてＣ−Ｈ結合と吸熱反応をする反応種を用いて保護膜を形成することが、素子の製造・加速試験のための加熱処理もしくはプラズマ・ラジカル処理を行った後、もしくは高温動作時においてＣ−Ｈ結合を有する水素化層直下に誘起される導電層を保持する上で重要であることについて確認した。
【００９５】
ＡＬＤ法を用いてＴＭＡと酸化剤を反応させAl2O3で保護膜を形成する際、酸化剤としてO3を用いた場合とH2Oを用いた場合において、保護膜の成膜温度とＣ−Ｈ結合を有する水素化層直下に誘起される導電層のシート抵抗値の関係を調べた。その結果を図１８に示す。図１８は、縦軸がシート抵抗（Ω）、横軸が成膜温度（℃）を示す。
その結果、図１８に示すように、酸化剤としてO3を用いた場合、成膜温度が１００℃を超えるとシート抵抗が増大し、導電層が失われることが確認された。
一方、酸化剤としてH2Oを用いた場合、成膜温度が４５０℃でもシート抵抗は変化せず、導電層が失われないことが確認された。
【００９６】
化学反応速度理論から見ると、酸化剤としてH2O又はO3を用いた場合の差は、Ｃ−Ｈ結合とH2O又はO3が反応して生ずるギッブスの自由エネルギーがそれぞれ負（吸熱反応）と正（発熱反応）であることと強い相関がある。すなわち、酸化剤としてH2Oを用いた場合、Ｃ−Ｈ結合とH2Oの反応は吸熱反応であることから、反応が進まない。したがって、この場合Ｃ−Ｈ結合が分解されず、導電層が失われないと考えられる。
【００９７】
一方、酸化剤としてO3を用いた場合、Ｃ−Ｈ結合とO3の反応は発熱反応であることから、反応が進むにつれ反応によって生じる熱により反応がさらに加速する。したがって、この場合Ｃ−Ｈ結合が分解され、導電層が失われてしまうと考えられる。
CH4 + O3 → CO + 2H2O +718.8kJ/mol
CH4 + H2O → CO + 3H2 -141.9kJ/mol
【００９８】
また、アルコールも以下に示すようにC-H結合との反応が吸熱反応であるので、本発明を実施する際にはH2Oに代えてアルコールを酸化剤として用いることもできる。
CH4 + CH4O → CO + CH4 + 2 H2 -25.0 kJ/mol
CH4 + C2H6O → CO + C2H6 + 2 H2 -49.7 kJ/mol
CH4 + C3H8O → CO + C3H8 + 2 H2 -62.2 kJ/mol
CH4 + C4H10O → CO + C4H10 + 2 H2 -69.7 kJ/mol
【００９９】
以上より、酸化剤としてＣ−Ｈ結合と吸熱反応をする反応種を用いて保護膜を形成することが高温動作時もしくは高温で加熱処理した後においてＣ−Ｈ結合を有する水素化層直下に誘起される導電層を保持する上で重要であることが確認できた。
【０１００】
（第２実施例）
次いで、保護膜を成膜する際の成膜温度と同保護膜が水素化層直下に誘起される導電層を保護する能力との関係について確認した。
【０１０１】
保護膜は、成膜後の加熱工程・プラズマ処理工程・ラジカル処理工程、完成後の信頼性試験あるいは常用動作において雰囲気中の酸素等が拡散することをブロックし、Ｃ−Ｈ結合を守る働きをする。保護膜の成膜条件を変えてこのブロック効果を確認した。具体的には、ＡＬＤ法を用いてＴＭＡと酸化剤としてH2Oを反応させて得られるAl2O3を保護膜として形成する際、成膜温度が１００℃の場合と４５０℃の場合のダイヤモンド半導体において、成膜後の加熱処理とシート抵抗の関係を調べた。
【０１０２】
窒素を高濃度に含むために半絶縁性である面方位(001)のダイヤモンド基板上にマイクロ波ＣＶＤ法により厚さ５００ｎｍのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した後、ＴＭＡと酸化剤であるH2Oを交互に供給しながら１００℃もしくは４５０℃においてＡＬＤ法により、Al2O3から成る18nmの保護膜を成膜した。その後、加速試験として大気中で５５０℃の加熱処理を１時間行い、４隅の保護膜をエッチング除去し、van der Pauw法を用いて電気伝導性を測定した。さらに、全面の保護膜をエッチング除去した後、再びvan der Pauw法を用いて電気伝導性を測定した。結果を図１９に示す。図１９は、縦軸がシート抵抗（Ω）、横軸がシート抵抗測定のタイミングを示す。
【０１０３】
本図から１００℃の雰囲気で成膜した場合には５５０℃の加熱処理(1時間)後にシート抵抗が増大したことから導電層が消失したことが確認できた。また、保護膜を完全に除去してもシート抵抗に変化がないことから導電層が回復しなかったことが確認できた。このことから、１００℃の雰囲気で成膜した場合、５５０℃の加熱処理によってＣ−Ｈ結合が少なからず破壊されていることが分かる。
【０１０４】
他方、４５０℃の雰囲気で成膜した場合には５５０℃の加熱処理後及び、全面エッチング後のいずれにおいてもシート抵抗がほとんど変化せず、導電層が維持された。このことから、４５０℃の雰囲気で成膜された保護膜は、18nmと薄いにも関わらず、優れたパッシベーション能力を有することが分かる。
【０１０５】
これは、ＡＬＤ法により高温で成膜したことにより保護膜を従来に比べ緻密に形成することができ、これにより大気中の酸素が保護膜を通過してＣ−Ｈ結合に到達することを防止できたためであると考えられる。また、高温で成膜する際には成膜を開始する前の昇温および同温度での予備加熱により大気中で表面に吸着した不純物は脱離するので、高温で成膜したAl2O3膜自体に大気中から吸着した不純物と同じように正孔を誘起する効果が備わっていることも推測される。
【０１０６】
以上より、酸化剤として吸熱反応をする反応種を用い、高温（例えば、４５０℃）でＡＬＤ法を用いて保護膜を成膜することにより、加熱処理後におけるダイヤモンド半導体の導電性が失われないことが確認できた。これにより、前記導電層を有する素子が高温においても安定して動作することも確認できた。なお、成膜温度は、保護膜を酸素が通過できない程度に緻密に形成できれば足りる。したがって成膜温度は、２００℃以上であればよい。
【０１０７】
また、前記加速試験は５５０℃で１時間行ったが、信頼性を同程度に保障することができうる限り別の条件、例えば４００℃で１０時間程度、あるいは７００℃で５分程度試験しても良く、これら条件に対しても本実施例の保護膜が導電層を保護することができることはいうまでもない。特に、Ａｌもしくはその合金を構成材料として含む場合には、４５０℃以下で試験するのが望ましい。素子の動作温度が上記実施例より低い場合においては、試験時間を同じにして試験温度を低く、例えば３５０℃、１時間とすることも、またこれと等価の条件でも可能であり、これら条件に対しても本実施例の保護膜が導電層を保護することができる。
【０１０８】
ここで等価の条件について具体的に説明すると、例えば３５０℃において導電層を保護することのできる上限の時間が１時間である試料を複数作成し、これを用いて例えば４５０℃にて加熱試験を行った場合に導電層を保護することのできる上限の時間が１０分であった場合に、３５０℃、1時間に対して４５０℃、１０分が等価な条件である。ここでは、温度を指定して等価な条件を求めたが時間を指定して等価な温度を求めることも可能である。前記例に即していえば、導電層を１０分間保護することのできる温度の上限は４５０℃となり、４５０℃、１０分という前記した等価な条件と同じ結果が得られる。また、前記した５５０℃、１時間に対して４００℃、１０時間程度および７００℃、５分程度もほぼ等価な条件である。さらに、前記保護膜を厚く、具体的には５０ｎｍとすることにより、より過酷な加速試験、具体的には４００℃、１００時間の加熱処理に対しても導電層を保護することができた。
【０１０９】
（第３実施例）
次に、ダイヤモンド基板上に形成されたＣ−Ｈ結合が消失しない熱処理条件を確認した。
【０１１０】
窒素を高濃度に含むために半絶縁性である面方位(001)もしくは(111)のダイヤモンド単結晶基板上にマイクロ波ＣＶＤ法により厚さ５００ｎｍのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した後、保護膜を形成せずに、酸化を防ぐために高真空(3〜7.5×10-6Pa)中において、ステージ温度880 -1205℃で、20分間熱処理した。室温に冷却した後、大気に露出し、van der Pauw 法によりシート抵抗を測定した。図２０に測定結果を示す。図２０は、縦軸がシート抵抗（Ω／sq）、横軸がステージ温度（℃）を示す。
【０１１１】
1-2×104Ωsq-1のシート抵抗が導電層を有する水素化ダイヤモンド表面の標準的な値である。シート抵抗は、導電層を形成する不純物としての吸着分子の脱離、又はＣ−Ｈ結合の解離、若しくはその両者によって増加する。
【０１１２】
面方位(111)を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜は、1015℃以下のステージ温度の熱処理においてその後の冷却、大気露出で導電性を確認することができたが、1015℃より高い温度の熱処理において、その後の同処理でシート抵抗が著しく増加した。
【０１１３】
一方、面方位(001) を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜は、1090℃以下のステージ温度の熱処理においてその後の冷却、大気露出で導電性を確認することができたが、1090℃より高いステージ温度の熱処理において、その後の同処理でシート抵抗が著しく増加した。なお、図示していないが、面方位(011)を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜も面方位(001)のものとほぼ同じ耐熱性を示した。
【０１１４】
この結果より、面方位(001)もしくは(011)を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜の方がＣ−Ｈ結合の熱的安定性に優れることが分かる。
【０１１５】
Ｃ−Ｈ結合を有するダイヤモンド半導体のシート抵抗は面方位(001)および(011)ではステージ温度1090℃、面方位(111)ではステージ温度1015℃までの熱処理であれば、大気露出で元の低い値に戻る。これは、加熱処理後の冷却及び大気露出において、不純物が吸着することにより導電層が再び形成されるためであると考えられる。
【０１１６】
また、面方位(001)および(011)ではステージ温度1090℃、面方位(111)ではステージ温度1015℃を超える熱処理後の水素化ダイヤモンド半導体においては導電層の存在が確認できないことから、同熱処理によってＣ−Ｈ結合の少なくとも一部が消失するものと考えられる。
【０１１７】
（第４実施例）
次に、電気的絶縁性を向上することができる保護膜について検討した。当該保護膜は、まずＣ−Ｈ結合と吸熱反応をする第１の酸化剤を用いて形成し、次いで、Ｃ−Ｈ結合と発熱反応をする第２の酸化剤を用いて形成することにより、電気的絶縁性が向上することを確認した。
【０１１８】
面方位(100)を有する比抵抗0.002-0.004 Ω・cmのｐ型Si基板上にＴＭＡと酸化剤を交互に供給しながら４５０℃においてＡＬＤ法により、Al2O3から成る保護膜を形成した。第１の酸化剤としてH2Oを用い、第２の酸化剤としてO3を用いた。成膜開始後、酸化剤として第１の酸化剤としてのH2Oを用いて成膜し、次いで酸化剤を第２の酸化剤としてのO3に切り替えて成膜した。
【０１１９】
保護膜は、膜厚をほぼ同じとし、第１の酸化剤で成膜した部分の厚さと、第２の酸化剤で成膜した部分の厚さの組み合わせが、4.8nm/27.2nmと、9.5nm/22.7nmの２種類である試料を作製した。また第１の酸化剤のみを用いて成膜した試料、第２の酸化剤のみを用いて成膜した試料の２種類を比較のため作成した。成膜後、スパッタリング法を用いAuをマスク蒸着することにより、保護膜上に上部電極を形成した。上部電極の面積は5.6x10-5cm2とした。
【０１２０】
上記のように作製した試料を用いて保護膜の電流電圧特性を測定した。その結果を図２１に示す。図２１は、縦軸が電流密度（A/cm2）、横軸が電界強度（MV/cm）を示す。酸化剤として第１の酸化剤（H2O）のみを用いた場合、絶対値で2MV/cm程度の低い電界強度に対しても保護膜中をリーク電流が流れることが確認できた。一方、酸化剤として第１の酸化剤（H2O）に加え第２の酸化剤（O3）を用いて形成された保護膜は、第２の酸化剤（O3）のみを用いた場合と同程度の高い電気的絶縁性が得られることを確認した。
【０１２１】
次いで、上記した保護膜の形成が水素化層直下の導電層に及ぼす影響について検討した。窒素を高濃度に含むために半絶縁性である面方位(100)のダイヤモンド基板上にマイクロ波ＣＶＤ法により厚さ５００ｎｍのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した基板上に、上記と同様に第１の酸化剤及び第２の酸化剤で保護膜を形成した。その後、４隅の保護膜をエッチング除去し、van der Pauw法を用いて電気伝導性を測定した。さらに、全面の保護膜をエッチング除去した後、再びvan der Pauw法を用いて電気伝導性を測定した。その結果を図２２に示す。
【０１２２】
図２２は、縦軸がシート抵抗（Ω／sq）、横軸がシート抵抗測定のタイミングを示す。本図から、第１の酸化剤（H2O）を用いて形成された保護膜が4.8nmの場合、第２の酸化剤（O3）を用いて保護膜を形成した後にシート抵抗が増大したことから導電層が消失したことが確認できた。また、保護膜を完全に除去してもシート抵抗に変化がないことから導電層が回復しなかったことが確認できた。このことから、第１の酸化剤（H2O）を用いて形成された保護膜が4.8nmの場合、第２の酸化剤（O3）を用いて保護膜を形成する際に、先に形成した保護膜のO3に対するブロック効果が低いためにＣ−Ｈ結合が少なからず破壊されていることが分かる。一方、第１の酸化剤（H2O）を用いて形成された保護膜が9.5nmの場合、第２の酸化剤（O3）を用いて保護膜を形成した後においてもシート抵抗は低いまま変化しないことが確認できた。このことから、第１の酸化剤（H2O）を用いて形成された保護膜が9.5nmの場合、第２の酸化剤（O3）を用いて保護膜を形成する際にO3に対してブロック効果がありＣ−Ｈ結合が破壊されないことが分かる。
【０１２３】
以上より、４５０℃にて第１の酸化剤（H2O）を用いてＡＬＤ法により厚さ9.5nmの保護膜を形成し、さらに第２の酸化剤（O3）を用いて成膜することにより、ダイヤモンド基板表面の水素化層直下に誘起された導電層の導電性を確保しつつ電気的絶縁性が向上した保護膜を得ることができることが確認できた。
【０１２４】
また、上記のように形成された保護膜において、電流電圧特性を繰り返して測定した場合のリーク電流の変化を測定した。測定結果を図２３に示す。図２３は、それぞれ縦軸がゲート電流（Ａ）、横軸がゲート電圧（Ｖ）を示す。図２３Ａは上部電極に対して負バイアス電圧を印加した場合、図２３Ｂは正バイアス電圧を印加した場合の結果である。図２３Ａに示すように、電流電圧特性を繰り返して測定することにより、保護膜のリーク電流が減少することが確認できた。これは、成膜直後においては保護膜中にホールがトラップされておりＦＮ（Fowler - Nordheim）トンネリング確率が増加したためであると考えられる（図２４Ａ）。また、電流電圧測定により注入された電子がトラップされたホールを中和することにより電気的絶縁性が回復した（図２４Ｂ）ためであると考えられる。
【０１２５】
特にリーク電流の多い保護膜、すなわち酸化剤として第１の酸化剤（H2O）のみを用いて形成された保護膜において、リーク電流の減少量が顕著であった。さらに図２３Ｂに示すように、ゲート電極の極性によらず、リーク電流が減少することが確認できた。このように電流電圧測定による電気的絶縁性の回復が正負両極性で確認できたことにより、ホールは保護膜全体でトラップされていると考えられる。
【０１２６】
このような電流注入は素子が実際に動作している最中にも大なり小なり生じており、第１の酸化剤（H2O）のみを用いて形成された保護膜においては膜中の帯電状態が変化し、その結果動作特性が経時的に変化するので問題である。これに対して第１の酸化剤（H2O）と第２の酸化剤（O3）を用いて成膜した場合においては、電流注入が少ないのに加え電流注入があったとしても膜中の帯電状態の変化が少ないので、電力素子が長期的に安定して動作する。
【０１２７】
（第５実施例）
次に、ダイヤモンド基板上に形成された保護膜の赤外吸収スペクトルを測定した。保護膜は、ＡＬＤ法を用いてＴＭＡと酸化剤としてH2Oを用い、成膜温度１００℃と、４５０℃とにおいてそれぞれAl2O3を黒色多結晶ダイヤモンド基板上に堆積させて形成した。また酸化剤としてO3を用い、成膜温度１００℃において形成した保護膜を比較のため作製した。前記保護膜の厚さは、いずれも約33nmである。測定結果を図２５に示す。図２５は、縦軸が吸光度、横軸が波数（cm-1）を示している。
【０１２８】
なお、異なるスペクトルが重なり合うのを避けるために、同吸光度には適宜定数が加えてあるのでその絶対値に物理的な意味は無く、波数の変化に伴う吸光度の相対変化のみが物理的に有意である。波数700cm-1付近のピークがAl-O結合の伸縮振動に対応している。酸化剤としてH2Oを用い４５０℃において形成した保護膜の方が、１００℃で形成した場合と比較して上記Al-O振動スペクトルの幅が狭いことが本図から分かる。先に述べたように、H2Oを酸化剤とした場合、成膜温度４５０℃で成膜された保護膜は、成膜温度１００℃で成膜された保護膜に比べ耐熱性に優れている（図１９）。このことから、加熱されたときの酸素などのブロック効果が優れている理由として、微視的に均質な化学結合が形成される結果緻密になり、外部から侵入してくる酸素に対する素子能力に優れていることが推定される。なお、酸化剤としてO3を用い１００℃において形成した保護膜においても上記したピークの幅が狭いが、同膜も耐熱性に優れていることを別途確認している。このことからも、上記したピークの幅が耐熱性の良い指標となっていることが分る。
【０１２９】
（第６実施例）
次に、Ｃ−Ｈ結合と吸熱反応をする第１の酸化剤を用いて保護膜を形成し、次いで、上記保護膜をＣ−Ｈ結合と発熱反応をする反応種の雰囲気中において熱処理をすることにより、保護膜の電気的絶縁性が向上することを確認した。
【０１３０】
面方位(100)を有する比抵抗1-3 Ω・cmのｐ型Si基板上にＴＭＡと酸化剤であるH2Oを交互に供給しながら４５０℃においてＡＬＤ法により、Al2O3で厚さ9nmと33nmの保護膜をそれぞれ形成した。形成した保護膜に対し、Ｃ−Ｈ結合と発熱反応をする反応種であるO3の雰囲気中において４５０℃の温度条件で熱処理を行った。熱処理後、スパッタリング法を用いAuをマスク蒸着することにより、保護膜上に上部電極を形成した。上部電極の面積は5.6x10-5cm2とした。
【０１３１】
上記のように作製した試料を用いて保護膜の電流電圧特性を測定した。その結果を図２６に示す。図２６は、縦軸が電流密度（A/cm2）、横軸が電界強度（MV/cm）を示す。図２６Ａは厚さ9nmの保護膜の測定結果、図２６Ｂは厚さ33nmの保護膜の測定結果である。本図から、厚さ9nmと33nmのいずれの場合も、O3雰囲気中において１分以上の熱処理を行うことにより、リーク電流が大幅に減少し、電気的絶縁性が向上することが確認できた。
【０１３２】
次いで窒素を高濃度に含むために半絶縁性である面方位(100)のダイヤモンド基板上にマイクロ波ＣＶＤ法により厚さ５００ｎｍのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した基板上に、上記と同様にＴＭＡと酸化剤であるH2Oを交互に供給しながら４５０℃においてＡＬＤ法により、Al2O3から成る厚さ9nmと33nmの保護膜をそれぞれ形成した。形成した保護膜に対し、Ｃ−Ｈ結合と発熱反応をする反応種であるO3の雰囲気中において４５０℃の温度条件で熱処理を行った。その後、４隅の保護膜をエッチング除去し、van der Pauw法を用いて電気伝導性を測定した（後述する図２７中、「After deposition」）。さらに、全面の保護膜をエッチング除去した後、再びvan der Pauw法を用いて電気伝導性を測定した（後述する図２７中、「After etching」）。その結果を図２７に示す。図２７は、縦軸がシート抵抗（Ω/sq）、横軸がシート抵抗測定のタイミングを示す。図中、１分、５分、３０分の表記は、O3の雰囲気中での熱処理時間、「sample1」、「sample2」は同一条件で作成した異なる試料を測定した結果を示す。
【０１３３】
本図から、Al2O3膜の厚さが33nmの場合においては、O3の雰囲気中での熱処理時間が１〜３０のいずれにおいてもシート抵抗が変化しないことが確認できた。一方、Al2O3膜の厚さが9nmの場合においては、O3の雰囲気中での熱処理時間が5分以上になるとダイヤモンド基板表面のシート抵抗が検出限界（5MΩ）以上となることが確認できた。
【０１３４】
以上より、Ｃ−Ｈ結合と吸熱反応をする第１の酸化剤を用いて保護膜を形成し、次いで、上記保護膜をＣ−Ｈ結合と発熱反応をする反応種の雰囲気中において熱処理をすることにより、ダイヤモンド基板表面の水素化層直下に誘起された導電層の導電性を確保しつつ電気的絶縁性が向上した保護膜を得ることができることが確認できた。
【０１３５】
本実施例の場合、熱処理をＣ−Ｈ結合と発熱反応をする反応種の雰囲気中において行う場合について説明したが、本発明はこれに限らず、Ｃ−Ｈ結合と吸熱反応をする反応気体、大気、非酸化性気体、不活性気体のいずれかの雰囲気中、もしくはこれら気体を少なくとも一部として含む雰囲気中で熱処理してもよい。ただし、雰囲気により得られる効果に差が生ずるので、熱処理雰囲気を必要に応じ適宜選択すればよい。
【符号の説明】
【０１３６】
１        ：ダイヤモンド基板
７        ：水素化層
１２Ａ    ：ゲート絶縁膜（保護膜）
５０Ａ    ：電力素子
【図１】
2014060377.tif 000003
【図２】
2014060377.tif 000004
【図３】
2014060377.tif 000005
【図４】
2014060377.tif 000006
【図５】
2014060377.tif 000007
【図６】
2014060377.tif 000008
【図７】
2014060377.tif 000009
【図８】
2014060377.tif 000010
【図９】
2014060377.tif 000011
【図１０】
2014060377.tif 000012
【図１１】
2014060377.tif 000013
【図１２】
2014060377.tif 000014
【図１３】
2014060377.tif 000015
【図１４】
2014060377.tif 000016
【図１５】
2014060377.tif 000017
【図１６】
2014060377.tif 000018
【図１７】
2014060377.tif 000019
【図１８】
2014060377.tif 000020
【図１９】
2014060377.tif 000021
【図２０】
2014060377.tif 000022
【図２１】
2014060377.tif 000023
【図２２】
2014060377.tif 000024
【図２３】
2014060377.tif 000025
【図２４】
2014060377.tif 000026
【図２５】
2014060377.tif 000027
【図２６】
2014060377.tif 000028
【図２７】
2014060377.tif 000029