(57)【要約】【課題】チップサイズが小さく、設計が容易で、周波数特性の優れたフィルタを実現する。【解決手段】Ｇｍアンプ及び容量素子を含むＧｍ−Ｃフィルタ、その特性を制御する制御信号を生成するフィルタ制御信号生成回路、Ｇｍアンプの入力ＭＯＳＴｒに流れる電流を制御する調整手段、でフィルタ回路を構成する。フィルタ制御信号生成回路は、ドレインとゲートが接続される第１導電型第１ＭＯＳＴｒと、第１ＭＯＳＴｒとゲート同士が接続される第１導電型第２ＭＯＳＴｒと、からなるＭＯＳＴｒ対と、第１ＭＯＳＴｒとドレイン同士が接続される第２導電型第３ＭＯＳＴｒと、ドレインとゲートが接続され、第３ＭＯＳＴｒとゲート同士が接続され、第２ＭＯＳＴｒとドレイン同士が接続される第２導電型第４ＭＯＳＴｒと、からなるＭＯＳＴｒ対と、第１〜第４ＭＯＳＴｒのいずれか１つのソースに接続される抵抗素子とを含む。【選択図】図１
2014075700.tif 000002
【特許請求の範囲】
【請求項１】
トランスコンダクタンスアンプと、容量素子と、を含むＧｍ−Ｃフィルタと、
前記Ｇｍ−Ｃフィルタの特性を制御する制御信号を生成するフィルタ制御信号生成回路と、
前記Ｇｍ−Ｃフィルタの特性を調整するための調整手段と、
を含み、
前記フィルタ制御信号生成回路は、
ドレインとゲートが接続される第１導電型の第１ＭＯＳトランジスタと、当該第１ＭＯＳトランジスタとゲート同士が接続される第１導電型の第２ＭＯＳトランジスタと、からなる第１ＭＯＳトランジスタ対と、
前記第１ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第３ＭＯＳトランジスタと、ドレインとゲートが接続されると共に、前記第３ＭＯＳトランジスタとゲート同士が接続され、前記第２ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第４ＭＯＳトランジスタと、からなる第２ＭＯＳトランジスタ対と、
前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ、前記第４ＭＯＳトランジスタのうちのいずれか１つのソースに接続される抵抗素子と、
前記第１ＭＯＳトランジスタのドレインに接続される第１出力端子、前記第４ＭＯＳトランジスタのドレインに接続される第２出力端子の少なくとも一方と、を含み、
前記第１出力端子または前記第２出力端子から、前記フィルタ制御信号が出力されており、
前記調整手段は前記トランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流を制御することを特徴とするフィルタ回路。
【請求項２】
前記調整手段は、前記フィルタ制御信号生成回路の出力信号を入力にして、自身の出力信号を前記Ｇｍ−Ｃフィルタのトランスコンダクタンスアンプへ供給することを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記調整手段は、複数のスイッチで制御される複数のＭＯＳトランジスタからなることを特徴とする請求項２に記載のフィルタ回路。
【請求項４】
前記調整手段は、可変電流増幅器であることを特徴とする請求項２に記載のフィルタ回路。
【請求項５】
前記フィルタ制御信号生成回路の第１乃至第４ＭＯＳトランジスタのいずれかひとつのＭＯＳトランジスタと並列に、複数のスイッチで制御される複数のＭＯＳトランジスタからなる前記調整手段を設けることを特徴とする請求項１に記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路にかかり、特に、チップサイズが従来のものに比べて小さく、かつ周波数特性精度が優れたフィルタ回路に関する。
【背景技術】
【０００２】
現在、電気信号から雑音や妨害信号を除去するフィルタ回路は、ＩＣ（Integrated Circuit ）回路として形成されている。なお、本明細書では、フィルタ回路を適宜フィルタとも記すものとする。
フィルタ回路には、時間連続フィルタと、時間離散系フィルタとがある。時間離散系フィルタには、高速動作には適さない、折り返し(aliasing)歪みが発生するという欠点がある。時間離散系フィルタの代表的なフィルタ回路には、ＳＣＦ（Switched Capacity Filter：スイッチド・キャパシタ・フィルタ）やデジタルフィルタがある。
【０００３】
一方、時間連続フィルタの周知の例としては、演算増幅器、抵抗、容量から構成されるＲＣアクティブフィルタが従来からよく知られている。ＲＣアクティブフィルタは、ＩＣとしても手軽に設計することができる。しかし、ＩＣには、ＩＣに含まれる抵抗素子の抵抗値や容量素子の容量値に製造のばらつきがある。さらに、抵抗素子の抵抗値には温度依存性があるため、ＩＣで製造されたＲＣアクティブフィルタの周波数特性には、±３０〜４０％のばらつきが生じるという問題があった。
【０００４】
この問題を解消できる時間連続フィルタとして、Ｇｍ−Ｃフィルタがある。Ｇｍ−Ｃフィルタの特性ばらつきは、使用する周波数帯域や素子の大きさ、さらに調整回路であるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路等に依存する。ただし、このばらつきの大きさは、概ね±１０〜２０％と、ＲＣアクティブフィルタの場合に比べて遥かに小さい。このため、Ｇｍ−Ｃフィルタは、特性のばらつきが小さい点で近年注目されているフィルタ回路である。
【０００５】
図９は、一般的なＧｍ−Ｃフィルタの回路を説明するための図である。Ｇｍ−Ｃフィルタ１００は４個のトランスコンダクタンスアンプ１０１〜１０４と２個の容量素子１０５、１０６から構成されている。また、１１０は、フィルタ回路の特性を制御するために、トランスコンダクタンスアンプ１０１〜１０４へ供給されるフィルタ制御信号である。１０７は、フィルタ制御信号１１０を生成するためのフィルタ制御信号生成回路である。Ｇｍ−Ｃフィルタ１００は、入力信号線１０８、出力信号線１０９を有している。
【０００６】
図９に示したＧｍ−Ｃフィルタ１００の伝達関数Ｈ（ｓ）は、式（１）のように表すことができる。
Ｈ（ｓ）＝{Ｇｍ1・Ｇｍ2／（Ｃ1・Ｃ2）}／[ｓ2＋ｓ（Ｇｍ4／Ｃ1）＋
{（Ｇｍ2・Ｇｍ3）／（Ｃ1・Ｃ2）｝]          …式（１）
【０００７】
上記の式（１）において、Ｇｍ1はトランスコンダクタンスアンプ１０１のｇｍ値（トランスコンダクタンス）、Ｇｍ2はトランスコンダクタンスアンプ１０２のｇｍ値、Ｇｍ3はトランスコンダクタンスアンプ１０３のｇｍ値、Ｇｍ4はトランスコンダクタンスアンプ１０４のｇｍ値である。また、Ｃ1は容量素子１０５の容量値、Ｃ2は容量素子１０６の容量値である。
【０００８】
また、Ｇｍ−Ｃフィルタ１００のカットオフ周波数ωoは、式(１)の分母のｓ0の係数により、式（２）のように表される。
ωo＝{Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）}1/2          …式（２）
となる。
【０００９】
また、Ｇｍ−Ｃフィルタ１００のクオリティファクタ（以下、Ｑ値と記す）は、式（３）のように表される。
Ｑ＝{Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）}1/2／（Ｇｍ4／Ｃ1）          …式（３）
ここで、周波数ｆと角周波数ωについて説明する。角周波数ωと周波数ｆの関係は、ω＝２πｆとしてよく知られていて、いずれも信号の周波数の高さを表す用語である。フィルタ回路をはじめとした電気分野において通常は周波数ｆが好んで用いられるが、伝達関数でその周波数特性を記述する場合は、式（２）のように角周波数ωを使用することによって、式の中で２πまたは４π2といった記号の出現を抑えることができる。
【００１０】
このような理由から、本明細書においても、説明する記述内容によりこれら２通りの語句及び記号のいずれかが用いられる。また、明細書において、ωの後にサフィックスが付けられている記号は角周波数、ｆの後にサフィックスが付けられている記号は周波数を表している。ただし、周波数、角周波数のいずれもが周波数を表すものであり、本質的に差異がない。
【００１１】
上記した式（１）〜（３）によれば、Ｇｍ−Ｃフィルタの周波数特性が、Ｇｍ1〜Ｇｍ4及び容量値Ｃ1、Ｃ2によって決まることが分かる。図９に示したＧｍ−Ｃフィルタに用いられるトランスコンダクタンスアンプの回路は多種多様であり、その形態によって、色々な特長がある。
【００１２】
図１０は、一般的なトランスコンダクタンスアンプの回路例を示すための図である。図１０に示した回路例は全差動回路構成であり、図９に示した、例えばトランスコンダクタンスアンプ１０１に用いられる。図９、図１０において、同一の信号の端子には同一の符号を付して示す。図９に示した入力信号線１０８、出力信号線１０９は、図１０に示したように、正と負の２本設けられている。すなわち、図１０においては、入力信号線１２６および１２７と、出力信号線１２８および１２９が設けられている。  図１０において、ゲート端子１３１を共通にしている一対のＭＯＳトランジスタ１２４、１２５は、電流源ＭＯＳトランジスタである。また、ＭＯＳトランジスタ１２２、１２３は、入力ＭＯＳトランジスタであり、そのｇｍ値はトランスコンダクタンスアンプ１０１のｇｍ値と等しい。このｇｍ値は前記したＧｍ1である。Ｇｍ1は、次式（４）のように表すことができる。
Ｇｍ1＝２・（Ｉ・Ｋ）1/2＝μ・Ｃox・（Ｗ／Ｌ）・（Ｖgs−Ｖth）      …式（４）
ここで、μはキャリアの移動度、Ｃoxは単位面積あたりのゲート容量である。
フィルタ回路を調整して所望の特性にするには、Ｇｍ1〜Ｇｍ4を調整すればよい。式（４）からもわかるように、入力ＭＯＳトランジスタに流れる電流を調整することでＧｍ1の値を調整することができる。
【００１３】
また、図１０のようなトランスコンダクタンスアンプの場合、電流源ＭＯＳトランジスタ１２１のゲート端子１３０へ供給する信号Ｂ１を調整して電流を制御すればよい。このゲート端子１３０へ供給される信号Ｂ１は、図９に示したフィルタ制御信号生成回路１０７によって生成される。このようなフィルタ回路及びフィルタ制御信号生成回路の従来技術としては、例えば、非特許文献１がある。
【００１４】
なお、図１０において、ＭＯＳトランジスタ１２１、１２２、１２３はＮ型ＭＯＳトランジスタ、ＭＯＳトランジスタ１２４、１２５はＰ型ＭＯＳトランジスタである。ここで、図１０において、ＭＯＳトランジスタを示すシンボル中の矢印の向きによって、「Ｎ型」、「Ｐ型」の違いを表現している。本明細書において参照する他の図においても同様である。
【００１５】
図１１に示した回路は、図９に示したＧｍ−Ｃフィルタ１００と、図９に示したフィルタ制御信号生成回路１０７の構成を示した図である。フィルタ制御信号生成回路１０７は、マスタフィルタ１４１、位相比較器１４２、積分器１４３、コンパレータ１４４、１４５から構成されている。積分器１４３からの出力信号は、マスタフィルタ１４１のｇｍ値（フィルタ回路のカットオフ周波数：ｆｃ）を制御するための端子ＴＦへ供給すると共に、Ｇｍ−Ｃフィルタ１００のｇｍ値を制御するための信号をフィルタ制御端子１４８へ供給する。フィルタ制御信号生成回路１０７では、フィルタ制御端子１４８の信号レベルが高いと、フィルタ回路のｇｍ値が大きくなり、カットオフ周波数も高くなるように設定されている。
なお、図１１のフィルタ制御信号生成回路１０７は、Ｇｍ−Ｃフィルタの制御回路としてよく知られているＰＬＬ回路である。
【００１６】
次に、フィルタ制御信号生成回路１０７がマスタフィルタ１４１、Ｇｍ−Ｃフィルタ１００を制御する動作について説明する。フィルタ制御信号生成回路１０７には、周波数がωrの参照クロック信号が端子１４７から入力される。参照クロック信号は、マスタフィルタ１４１及びコンパレータ１４５に入力する。フィルタ制御信号生成回路１０７がロックしている場合、マスタフィルタ１４１に入力された参照クロック信号は、位相が９０度遅延して出力される。コンパレータ１４４、１４５は、参照クロック信号の２値化を目的としているので、コンパレータ１４４、１４５の前後で信号の位相は変化しない。すなわち、端子ＴＡ、ＴＢ間の位相関係は、端子ＴＤ、ＴＣと同じである。
【００１７】
位相比較器１４２には、排他的論理和回路が用いられている。周波数がωrの信号の位相が９０度ずれた信号が排他的論理和回路を通過すると、周波数が２ωrで、デューティ比が５０％であるクロック信号が出力される。これらコンパレータ１４５、１４４の出力端子に相当する端子ＴＤ、ＴＣ及び位相比較器１４２の出力端子に相当する端子ＴＥの出力波形を図１２（ａ）、（ｂ）、（ｃ）に示す。この信号が積分器１４３を通過しても、信号の「Ｈｉｇｈ」の区間と「Ｌｏｗ」の区間とが等しいので（積分器１４３では、プラスの成分とマイナスの成分とで差し引きゼロとなる）、積分器１４３の出力に変化はない。
【００１８】
すなわち、フィルタ制御信号生成回路１０７から出力される、Ｇｍ−Ｃフィルタ１００のｇｍ値を制御する信号は一定のままであり、マスタフィルタ１４１のカットオフ周波数ωoは一定の値に維持される。マスタフィルタ１４１は、２次のＬＰＦのｇｍ素子によって構成されるフィルタ回路であり、その伝達関数は、式（５）によって表される。
Ｈ（ｓ）＝ωm2／｛ｓ2＋（ωm／Ｑm）ｓ＋ωm2｝          …式（５）
式（５）において、ωmはマスタフィルタ１４１のカットオフ周波数であり、フィルタ制御端子１４８の信号を制御することで高くなったり低くなったりする。
【００１９】
図１３は、図１１に示したマスタフィルタ１４１の位相特性を示した図である。２次ＬＰＦの場合、周波数がカットオフ周波数ωmのところでは、式（５）の分母はｉωm２／Ｑmと純虚数となる。ただし、式（５）の分子は実数なので、位相が９０度遅れていることが示される。
フィルタ制御信号生成回路１０７がロックしている場合、入力周波数ωrの信号の位相が９０度遅延するので、フィルタ回路のカットオフ周波数はωr（＝２πｆｒ）となっている。図１３に示した曲線ｂは、マスタフィルタ１４１のカットオフ周波数ωoがωr（＝２πｆｒ）の時の位相特性を示す。このとき、入力クロック信号に対する位相遅延量が９０度なので、フィルタ制御信号生成回路１０７がロックしている。
【００２０】
図１３に示した曲線ａは、マスタフィルタ１４１のカットオフ周波数ωoが周波数ωrよりも低い場合の特性を示している。この場合、参照クロック信号周波数ωrにおいて、位相遅れは９０度よりも大きい。このとき、位相比較器１４２の出力のデューティ比は５０％より大きくなる。すなわち、位相比較器１４２から「Ｈｉｇｈ」が出力される期間が長くなり、積分器出力は増大する。積分器出力の増加により、マスタフィルタ１４１のｇｍ値も増加して、マスタフィルタ１４１のカットオフ周波数ωmが増加する。この結果、図１３に示した曲線ａは、曲線ｂに向かってシフトする。
【００２１】
一方、図１３に示した曲線ｃは、マスタフィルタ１４１のカットオフ周波数ωoがωrよりも高い場合の特性を示している。この場合、参照クロック信号周波数ωrにおける位相遅れは９０度よりも小さい。このような場合、位相比較器１４２の出力のデューティ比は５０％より小さくなり、「Ｌｏｗ」が出力される期間が長くなる。この結果、積分器１４３からの積分器出力は低下する。積分器出力低下により、マスタフィルタ１４１のｇｍ値も減少し、マスタフィルタ１４１のカットオフ周波数ωmも減少する。この結果、図１３に示した曲線ｃは曲線ｂに向かってシフトする。
【００２２】
このようにして、マスタフィルタ１４１の周波数位相が特性ｂから外れていても、上記した作用により、最終的には特性ｂに一致する。この場合のフィルタ回路の特性はカットオフ周波数がωrとなっている。一方、ＰＬＬがロックしている場合、Ｇｍ−Ｃフィルタ１００もマスタフィルタ１４１と同じ制御信号を受けているので、マスタフィルタ１４１とＧｍ−Ｃフィルタ１００のカットオフ周波数はいつも比例の関係を保つことができる。
【００２３】
しかしながら、上記のＰＬＬ回路を用いたフィルタ制御信号生成回路１０７は、回路規模が大きくなりチップサイズが大きくなるという問題や、回路が複雑となって設計に時間がかかるという問題がある。例えば、図９のＧｍ−Ｃフィルタ１００の次数が２次の場合、図１１に示したマスタフィルタ１４１の次数も２次である。このことから、フィルタ特性を制御するフィルタ制御信号生成回路１０７が、Ｇｍ−Ｃフィルタ１００よりも大きい回路となる。この点は、チップサイズの点から好ましくないのは明らかであり、その解消が望まれていた。
【００２４】
このような問題を解決するために例えば、特許文献１に記載されているような回路を用いることが知られている。特許文献１に記載されている回路について簡単に説明する。これは、図９のフィルタのフィルタ制御信号生成回路１０７の代わりに図１４に示すようなフィルタ制御信号生成回路を用いるものである。
図１４は、図９のフィルタ制御信号生成回路１０７を説明するための図である。フィルタ制御信号生成回路１０７は、図１０に示したトランスコンダクタンスアンプのゲート端子１３０に供給されるフィルタ特性を制御するフィルタ制御信号生成回路である。フィルタ制御信号生成回路１０７は、ドレインとゲートが接続されるＭＯＳトランジスタ３３と、ＭＯＳトランジスタ３３とゲート同士が接続されるＭＯＳトランジスタ３２と、からなる第１ＭＯＳトランジスタ対と、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１と、ドレインとゲートが接続されると共に、ＭＯＳトランジスタ３１とゲート同士が接続され、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０と、からなる第２ＭＯＳトランジスタ対と、を含んでいる。
【００２５】
また、フィルタ制御信号生成回路１７は、ＭＯＳトランジスタ３１のソースに接続される抵抗素子３４、ＭＯＳトランジスタ３３のドレインに接続される出力端子３６、ＭＯＳトランジスタ３０のドレインに接続される出力端子３５の少なくとも一方と、を含んでいる。そして、出力端子３５または出力端子３６からフィルタ制御信号を出力する。
なお、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２がＰ型ＭＯＳトランジスタであり、ＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０がＮ型ＭＯＳトランジスタである。
【００２６】
すなわち、図１４に示したフィルタ制御信号生成回路１０７では、ＭＯＳトランジスタ３３のソースが正の電源端子Ｖddに接続され、ゲートとドレインとが接続され、互いに接続されたゲートとドレインとが、さらに、ＭＯＳトランジスタ３２のゲートに接続されている。また、ＭＯＳトランジスタ３２では、ソースが正の電源端子Ｖddに接続されて、ドレインがＭＯＳトランジスタ３０のドレイン及びゲートに接続されている。さらに、ＭＯＳトランジスタ３２のドレインは、ＭＯＳトランジスタ３１のゲートに接続されている。
【００２７】
また、ＭＯＳトランジスタ３０のソースは、負の電源端子Ｖssに接続されている。ＭＯＳトランジスタ３１のドレインは、ＭＯＳトランジスタ３３のドレインと接続され、ＭＯＳトランジスタ３１のソースは抵抗素子３４の一方の端子に接続され、抵抗素子３４の他方の端子は負の電源端子Ｖssに接続されている。抵抗素子３４の抵抗値はＲ1である。
ＭＯＳトランジスタ３２、３３のトランジスタサイズ（チャネル長及びチャネル幅）は等しく、ＭＯＳトランジスタ３０、３１とのトランジスタサイズの比Ｎ（以下、トランジスタサイズ比Ｎ）は、式（６）のように表される。
Ｎ＝（Ｗ31／Ｌ31）／（Ｗ30／Ｌ30）          …式（６）
【００２８】
式（６）に示したＷ31、Ｌ31はＭＯＳトランジスタ３１のチャネル幅、チャネル長で、Ｗ30、Ｌ30はＭＯＳトランジスタ３０のチャネル幅、チャネル長である。この場合、ＭＯＳトランジスタ３０〜３３に流れる電流Ｉ30は、式(７)のように表される。
Ｉ30＝（Ｎ1/2−１）2／（Ｎ・Ｋ30・Ｒ12）          …式（７）
【００２９】
すなわち、カレントミラー回路を構成するＭＯＳトランジスタ３２、３３のトランジスタサイズが同じであるため、ＭＯＳトランジスタ３２、３３に流れる電流は等しい。それに伴って、ＭＯＳトランジスタ３０、３１に流れる電流も等しくなる。なお、このような原理は、例えば、非特許文献２に記載されているように周知である。このため、この内容についてはこれ以上の説明を省くものとする。
式（７）に示したＫ30は、式（８）によって与えられる。
Ｋ30=（１／２）・μn・Ｃox・（Ｗ30／Ｌ30）          …式（８）
式（８）のμnはＮＭＯＳトランジスタの移動度、ＣoxはＭＯＳトランジスタのゲート酸化膜の単位容量である。
【００３０】
図１４に示したフィルタ制御信号生成回路１０７の出力端子３５は、図１０に示したＭＯＳトランジスタ１２１のゲート端子１３０に接続される。図１４に示したＭＯＳトランジスタ３０と図１０に示したＭＯＳトランジスタ１２１とのトランジスタサイズ比が２である場合、ＭＯＳトランジスタ１２１の電流は式（７）によって求められる電流Ｉ30の２倍になる。また、図１０に示したＭＯＳトランジスタ１２２、１２３に流れる電流の電流値Ｉ122はその半分、つまり電流Ｉ30になる。
【００３１】
図１０に示したＭＯＳトランジスタ１２２、またはＭＯＳトランジスタ１２３のｇｍ値であるｇｍ1は、以下の式（９）のように表すことができる。
ｇｍ1=２（Ｋ122・Ｉ122）1/2          …式（９）
式（９）のＩ122は、式（７）によって求められる電流Ｉ30に等しい。また、式（９）中のＫ122は、式（１０）によって求められる。
Ｋ122＝（１／２）・μn・Ｃox・（Ｗ122／Ｌ122）          …式（１０）
式（１０）、式（８）、式（７）を式（９）に代入すると、式（１１）が得られる。
ｇｍ1＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・｛（Ｎ1/2−１）2／Ｎ｝］1/2          …式（１１）
【００３２】
式（１１）に示したように、図１０に示したＭＯＳトランジスタ１２２、またはＭＯＳトランジスタ１２３のｇｍ値であるｇｍ1は、トランジスタ１２２と図１４に示したＭＯＳトランジスタ３０のトランジスタサイズ比、図１４に示したＭＯＳトランジスタ３０、３１のトランジスタサイズ比Ｎ、図１４に示した抵抗素子３４の抵抗値Ｒ1のみに依存する。
【００３３】
ここで、抵抗素子３４を外付けの抵抗素子とすると、抵抗値Ｒ1がばらつきのない一定の値になる。したがって、式（１１）によって与えられるｇｍ1は、製造変動や温度変動の影響を充分に低減することができる。
【先行技術文献】
【特許文献】
【００３４】
【特許文献１】特開２０１１−１０１２３８号公報
【非特許文献】
【００３５】
【非特許文献１】Haideh Khorramabadi、Paul R. Gray著 IEEE Journal of Solid State Circuits、 19巻、6号、939〜948ページ。論文タイトル「High-Frequency CMOS Continuous-Time Filters」
【非特許文献２】ROUBIK GREGORIAN, GABOR C. TEMES著 ANALOG MOS INTEGRATED CIRCUITS FOR SIGNAL PROCESSING,JOHN WILEY & SONS Inc. page 127-128．
【発明の概要】
【発明が解決しようとする課題】
【００３６】
以上述べた従来回路によれば、図９のトランスコンダクタンスアンプ１０１〜１０４のｇｍ値は、図１４に示したフィルタ制御信号生成回路１０７によって正確に制御することができる。
【００３７】
ただし、Ｇｍ−Ｃフィルタの周波数特性は、式（１）からもわかるようにｇｍ値だけでなく容量値Ｃ１、Ｃ２に依存する。一般的に、容量値は層間絶縁膜の厚みに依存するが、この厚みの製造変動は５〜２０％程度とされている。また図９のトランスコンダクタンスアンプ１０１〜１０４のｇｍ値は、式（１１）で表すことができるが、実際は素子間のミスマッチ、例えばＭＯＳトランジスタ３２、３３のペア間の相対精度、ＭＯＳトランジスタ３０、３１のペア間の相対精度、さらには端子３５あるいは３６からミラーによって形成される電流も電流ミラー回路のミスマッチの影響を受ける。このため、ＰＬＬの場合と同様にミスマッチを考慮に入れた場合のｇｍ素子の精度は４．５シグマで５〜１０％程度になる。これらｇｍ素子のミスマッチと容量値の製造変動の合計値は１０〜３０％とかなり大きな誤差となり、高い精度を要求するようなシステムに使用することができないという問題があった。
【００３８】
本発明は、このような点に鑑みてなされたものであり、高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模で設計に要する時間が短時間で済みしかも周波数特性精度が高いフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００３９】
以上の課題を解決するため、本発明のある態様によるフィルタ回路は、トランスコンダクタンスアンプと、容量素子と、を含むＧｍ−Ｃフィルタと、前記Ｇｍ−Ｃフィルタの特性を制御する制御信号を生成するフィルタ制御信号生成回路と、フィルタ特性を調整するための調整手段と、を含み、前記フィルタ制御信号生成回路は、ドレインとゲートが接続される第１導電型の第１ＭＯＳトランジスタと、当該第１ＭＯＳトランジスタとゲート同士が接続される第１導電型の第２ＭＯＳトランジスタと、からなる第１ＭＯＳトランジスタ対と、前記第１ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第３ＭＯＳトランジスタと、ドレインとゲートが接続されると共に、前記第３ＭＯＳトランジスタとゲート同士が接続され、前記第２ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第４ＭＯＳトランジスタと、からなる第２ＭＯＳトランジスタ対と、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ、前記第４ＭＯＳトランジスタのうちのいずれか１つのソースに接続される抵抗素子と、前記第１ＭＯＳトランジスタのドレインに接続される第１出力端子、前記第４ＭＯＳトランジスタのドレインに接続される第２出力端子の少なくとも一方と、を含み、前記第１出力端子または前記第２出力端子から、前記フィルタ制御信号が出力されており、前記調整手段は前記Ｇｍ−Ｃフィルタの周波数特性を最適になるように調整されることを特徴とする。このように構成すれば、チップサイズが小さく、さらに設計が容易で、また周波数特性の優れたフィルタ回路を実現することができる。
【００４０】
また、前記調整手段は、前記フィルタ制御信号生成回路の出力信号を入力にして、自身の出力信号を前記Ｇｍ−Ｃフィルタのトランスコンダクタンスアンプへ供給するようにしてもよい。このようにすれば、トランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流を容易に制御することができる。
さらに、前記調整手段は、複数のスイッチで制御される複数のＭＯＳトランジスタからなるようにしてもよい。このようにすれば、フィルタ回路全体をＭＯＳ製造プロセスによって製造することができる。
【００４１】
前記調整手段は、可変電流増幅器であってもよい。このようにすれば、トランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流を容易に制御することができる。
なお、前記フィルタ制御信号生成回路の第１乃至第４ＭＯＳトランジスタのいずれかひとつのＭＯＳトランジスタと並列に、複数のスイッチで制御される複数のＭＯＳトランジスタからなる前記調整手段を設けてもよい。このようにすれば、フィルタ回路を調整して所望の特性にすることができる。
【発明の効果】
【００４２】
本発明によれば、少なくとも４個のＭＯＳトランジスタと１個の抵抗と調整手段と、からなるフィルタ制御信号生成回路を用いているので、チップサイズが小さくて、さらに設計が従来から用いられてきたＰＬＬ回路と比べて格段に容易で、また周波数特性の優れたフィルタを実現することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態１のフィルタ回路である。
【図２】図１に示したフィルタ制御信号生成回路を説明するための図である。
【図３】図２に示したＭＯＳトランジスタ群を説明するための図である。
【図４】図１に示した第二のフィルタ制御信号生成回路を説明するための図である。
【図５】図４に示した第二のフィルタ制御信号生成回路に用いる可変電流増幅器を説明するための図である。
【図６】図５に示した可変電流増幅器に用いる電圧源を説明するための図である。
【図７】図１に示した第三のフィルタ制御信号生成回路を説明するための図である。
【図８】図７に用いられるＭＯＳトランジスタ群を説明するための図である。
【図９】一般的なＧｍ−Ｃフィルタの回路を説明するための図である。
【図１０】一般的なトランスコンダクタンスアンプを説明するための図である。
【図１１】図９に示したＧｍ−Ｃフィルタと、図９に示したフィルタ制御信号生成回路の構成を示した図である。
【図１２】図１１に示したコンパレータ及び位相比較器の出力端子の出力波形を示す図である。
【図１３】図１１に示したマスタフィルタの位相特性を示した図である。
【図１４】図９に示した別のフィルタ制御信号生成回路を説明するための図である。
【発明を実施するための形態】
【００４４】
以下、図を参照して本発明のフィルタ回路の実施形態１、実施形態２、実施形態３を説明する。
（実施形態１）
（１）回路構成
図１は、本発明の実施形態１のフィルタ回路を説明するための回路図である。図１において、１１、１２、１３、１４はトランスコンダクタンスアンプ、１５、１６は容量素子である。これらトランスコンダクタンスアンプ１１〜１４と容量素子１５、１６とによってＧｍ−Ｃフィルタ１０が構成される。
【００４５】
また、Ｇｍ−Ｃフィルタ１０は、入力端子１８から入力信号が入力され、出力端子１９から出力信号が出力される。１７はフィルタ制御信号２０を生成するためのフィルタ制御信号生成回路である。
このような実施形態１のＧｍ−Ｃフィルタは、フィルタ制御信号生成回路１７の構成を除いて、図９に示したＧｍ−Ｃフィルタと同様に構成されている。このため、図１についての動作の説明を省くものとする。なお、実施形態１のＧｍ−Ｃフィルタは２次のＬＰＦの例であるが、いかなる形態のフィルタ回路であっても構わない。また、実施形態１では、トランスコンダクタンスアンプ１１〜１４として、図１０に示したトランスコンダクタンスアンプを用いるものとする。ただし、実施形態１は、トランスコンダクタンスアンプ１１〜１４に図１０に示した回路を用いるものに限定されるものでなく、いかなる回路構成のトランスコンダクタンスアンプを用いるものであってもよい。
【００４６】
（２）フィルタ制御信号生成回路
次に、図１のトランスコンダクタンスアンプ１１〜１４に制御信号を供給するフィルタ制御信号生成回路１７について説明する。
図２は、図１に示したフィルタ制御信号生成回路１７を説明するための図である。フィルタ制御信号生成回路１７は、図１０に示したトランスコンダクタンスアンプのゲート端子１３０に供給されるフィルタ特性を制御するフィルタ制御信号生成回路である。フィルタ制御信号生成回路１７は、ドレインとゲートが接続されるＭＯＳトランジスタ３３と、ＭＯＳトランジスタ３３とゲート同士が接続されるＭＯＳトランジスタ３２と、からなる第１ＭＯＳトランジスタ対と、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１と、ドレインとゲートが接続されると共に、ＭＯＳトランジスタ３１とゲート同士が接続され、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０と、からなる第２ＭＯＳトランジスタ対と、ＭＯＳトランジスタ３１のソースとアース電源との間に接続されている抵抗、を含んでいるフィルタ制御信号生成回路２９とＭＯＳトランジスタ３０、３１とゲート端子を共通に接続しているＭＯＳトランジスタ群３８とからなる。点線で囲まれたフィルタ制御信号生成回路２９は図１４で説明した従来から知られているフィルタ制御信号生成回路と完全に同じである。従って、ＭＯＳトランジスタ３０、３１、３２、３３に流れる電流は式（７）で表すことができる。
【００４７】
ＭＯＳトランジスタ群３８について、図３を用いて説明する。ＭＯＳトランジスタ群３８は、ＭＯＳトランジスタ４０、４１、４２、４３、４４と、スイッチ４５、４６、４７、４８と、各スイッチのオン、オフを制御するスイッチ制御回路５２と、からなる。ＭＯＳトランジスタ４０〜４４のソースは共通に端子４９に接続され、ＭＯＳトランジスタ４０〜４４のゲートは共通に端子５０に接続され、ＭＯＳトランジスタ４０〜４４のドレインは直接あるいはスイッチ４５〜４８を介して共通に端子５１に接続されている。図３のＭＯＳトランジスタ群を図２のＭＯＳトランジスタ群３８に用いる場合、端子４９、５０、５１は図２の端子２８、３６、３９にそれぞれ接続する。ＭＯＳトランジスタ３３とＭＯＳトランジスタ４０〜４４はソースとゲートを共通にしているので、カレントミラー回路を形成する。従ってＭＯＳトランジスタ４０〜４４に流れる電流Ｉ40〜Ｉ44は、式（１２）に示すようにＭＯＳトランジスタ３３のデバイスサイズに対する比で決まる。
Ｉi＝Ｉ33（Ｗi／Ｌi）／（Ｗ33／Ｌ33）                    …式（１２）
ここでＷはＭＯＳトランジスタのチャネル幅、ＬはＭＯＳトランジスタのチャネル長でサフィックスiは40,41,42,43,44であり、それぞれＭＯＳトランジスタ４０〜４４に対応する。
【００４８】
ここで例えば、デバイスサイズ比を式（１３）〜式（１７）とする。
（Ｗ40／Ｌ40）／（Ｗ33／Ｌ33）＝A                        …式（１３）
（Ｗ41／Ｌ41）／（Ｗ33／Ｌ33）＝B                        …式（１４）
（Ｗ42／Ｌ42）／（Ｗ33／Ｌ33）＝２B                      …式（１５）
（Ｗ43／Ｌ43）／（Ｗ33／Ｌ33）＝４B                      …式（１６）
（Ｗ44／Ｌ44）／（Ｗ33／Ｌ33）＝８B                      …式（１７）
【００４９】
ここでスイッチ４５〜４８が全てオフの場合、ＭＯＳトランジスタ群３８の電流Ｉ38は式（１８）のようになる。
Ｉ38＝A・Ｉ33                                            …式（１８）
またスイッチ４５〜４８が全てオンの場合、ＭＯＳトランジスタ群３８の電流Ｉ38は式（１９）のようになる。
Ｉ38＝(A＋15B)・Ｉ33                                      …式（１９）
となる。このようにスイッチ４５〜４８を適当に選択することでＭＯＳトランジスタ群３８に流れる電流Ｉ38はA・Ｉ33から(A＋15B)・Ｉ33までの範囲をB・Ｉ33の間隔で設定することが可能になる。これは式（２０）のように表すことができる。
Ｉ38＝(A＋ｎB)・Ｉ33                                      …式（２０）
但し、ｎは０から１５までの任意の整数である。
【００５０】
図１のフィルタ制御信号生成回路１７に図２の回路を用いた場合のＧｍ素子のトランスコンダクタンス値について計算する。ここで図１のＧｍ−Ｃフィルタに用いるトランスコンダクタンスアンプとして図１０のトランスコンダクタンスアンプ回路を用いるとする。この場合、フィルタ制御信号生成回路の出力端子３９は図１０のトランスコンダクタンスアンプのＭＯＳトランジスタ１２１のゲート端子１３０に接続している。ここで図２のＭＯＳトランジスタ２７と図１０のＭＯＳトランジスタ１２１のサイズ比が２であるとすると、図２のＭＯＳトランジスタ２７あるいはＭＯＳトランジスタ群３８を流れる電流と図１０の入力ＭＯＳトランジスタ１２２あるいは１２３に流れる電流は等しくなる。またＭＯＳトランジスタ３３と３２のサイズは等しいのでＭＯＳトランジスタ３３に流れる電流Ｉ33とＭＯＳトランジスタ３０に流れる電流Ｉ30は等しい。従って、図１０のトランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流Ｉ122は式（２１）で表される。
Ｉ122＝(A＋ｎB)・Ｉ33  ＝(A＋ｎB)・Ｉ30                  …式（２１）
【００５１】
図１０のトランスコンダクタンスアンプのトランスコンダクタンス値ｇｍ１は式（９）で表される。従って、トランスコンダクタンス値ｇｍ１は、式（９）に式（７）、（８）、（２１）を代入することで、式（２２）によって求められる。
ｇｍ１＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・（Ａ＋ｎＢ）・｛（Ｎ1/2−１）2／Ｎ｝］1/2                          …式（２２）
ここでｎは図３のＭＯＳトランジスタ群のスイッチ４５〜４８の状態によって設定できる整数である。例えば全てのスイッチがオフであればｇｍ値は式（２３）のように最小値に設定できる。
【００５２】
ｇｍ１min＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・Ａ・｛（Ｎ1/2−１）2／Ｎ｝］1/2                  …式（２３）
また全てのスイッチがオンであればｇｍ値は式（２４）のように最大値に設定できる。
ｇｍ１max＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・（Ａ＋１５Ｂ）・｛（Ｎ1/2−１）2／Ｎ｝］1/2                  …式（２４）
となる。図１のＧｍ−Ｃフィルタの場合、容量の製造変動の大小あるいは、フィルタ本体とフィルタ制御信号生成回路間のｇｍ値のずれをＭＯＳトランジスタ群のスイッチを適当に選択することで、最適なフィルタ特性を実現することができる。ｇｍ１minとｇｍ１maxとの比はパラメータＡに対するパラメータＢの比によって決まる。またより高精度にフィルタを調整する場合、ＭＯＳトランジスタ群のＭＯＳトランジスタとスイッチを増やせばよい。図２はＭＯＳトランジスタ群３８をスイッチでオン・オフ制御されるＭＯＳトランジスタ群としたが、ＭＯＳトランジスタ群３８の代わりにＭＯＳトランジスタ２７をＭＯＳトランジスタ群としてもよい。
【００５３】
式（２２）によるとｇｍ値は抵抗値Ｒ１と、ＭＯＳトランジスタサイズ比と、パラメータＮ、Ａ、Ｂにのみ依存する。ここで温度特性がゼロの抵抗を使用すると、フィルタ制御信号生成回路は一旦調整を決定すると、トランスコンダクタンスアンプのｇｍ値は温度変動の影響を受けることなくいつも一定になる。すなわち温度変動の影響を受けることなくいつも周波数特性が一定のフィルタを実現できる。
【００５４】
またフィルタ特性の調整は、ＩＣの出荷検査のときにスイッチ状態を決定して不揮発性メモリにスイッチ状態を格納してもよいし、レーザートリムあるいはヒューズによるトリムで物理的にスイッチ状態を作り込むことでもよい。さらには、ＩＣの使用者がＩＣの初期時にトレーニング信号を用いて合わせこむことでスイッチ状態をレジスタに格納することもできる。
【００５５】
（実施形態２）
図４は、図１に示したフィルタ制御信号生成回路１７の別の実施形態を説明するための図である。図４で示したフィルタ制御信号生成回路１７は、図１４に示した従来から知られているフィルタ制御信号生成回路２９とＭＯＳトランジスタ２５、５８と可変電流増幅器５５からなる。ここでフィルタ制御信号生成回路２９から出力端子３５への出力信号をゲートに入力したＭＯＳトランジスタ２５はドレインを可変電流増幅器５５の入力端子５６に接続し、可変電流増幅器５５の出力端子とＭＯＳトランジスタ回路のゲートとドレインと出力端子５７を接続している。すなわち、フィルタ制御信号生成回路２９で生成される電流は式（７）で与えられる。ＭＯＳトランジスタ３０と２５はゲート端子とソース端子が共通なのでカレントミラーを構成していて、それぞれのＭＯＳトランジスタのサイズを同じにするとＭＯＳトランジスタ２５に流れる電流もまた式（７）で与えられる。可変電流増幅器５５の電流増幅率をＣとするとＭＯＳトランジスタ５８に流れる電流は式（２５）になる。
Ｉ30＝Ｃ・（Ｎ1/2−１）2／（Ｎ・Ｋ30・Ｒ12）                  …式（２５）
【００５６】
フィルタ制御信号生成回路の出力端子５７からの信号は、図１の端子２０を介してトランスコンダクタンスアンプへ供給される。ここでトランスコンダクタンスアンプが図１０に示すような回路の場合、フィルタ制御信号生成回路の出力端子５７からの信号は、図１の端子２０から図１０の端子１３０に、信号Ｂ１として供給される。ここで図４のＭＯＳトランジスタ５８と図１０のＭＯＳトランジスタ１２１はゲート端子とソース端子が共通であるのでカレントミラー回路を構成していて、図１０のＭＯＳトランジスタ１２１のサイズを図４のＭＯＳトランジスタ５８のサイズの２倍にすると、図１０の入力ＭＯＳトランジスタ１２２，１２３に流れる電流は図４のＭＯＳトランジスタ５８と同じになり、電流値Ｉ122は式（２５）で表すことができる。すなわち図１０のフィルタ制御信号生成回路を用いた場合のトランスコンダクタンスアンプのトランスコンダクタンス値ｇｍ１は式（９）で表される。従って、トランスコンダクタンス値ｇｍ１は式（９）に式（７）、（８）、（２５）を代入することで式（２６）が、求められる。
ｇｍ１＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・Ｃ・｛（Ｎ1/2−１）2／Ｎ｝］1/2                  …式（２６）
【００５７】
すなわち、トランスコンダクタンスアンプのｇｍ値は図４の電流増幅器の増幅率Ｃに依存し、この電流増幅率を可変にすることにより、所望のｇｍ値を得ることができる。このようにして、Ｇｍ−Ｃフィルタの容量の製造変動の大小あるいは、フィルタ本体とフィルタ制御信号生成回路との間のｇｍ値のずれを電流増幅器の増幅率を適当に選択することで打ち消すことができ、最適なフィルタ特性を実現することができる。
【００５８】
式（２６）によるとｇｍ値は抵抗値Ｒ１と、ＭＯＳトランジスタサイズ比と、パラメータＮ、Ｃにのみ依存する。ここで温度特性がゼロの抵抗を使用すると、フィルタ制御信号生成回路は一旦調整を決定すると、トランスコンダクタンスアンプのｇｍ値は温度変動の影響を受けることなくいつも一定になる。すなわち温度変動の影響を受けることなくいつも周波数特性が一定のフィルタを実現できる。
【００５９】
ここで可変電流増幅器５５について図５を用いて説明する。可変電流増幅器５５は、ＭＯＳトランジスタ６１、６２、６３と差動増幅器６６と固定電圧源６４と可変電圧源６５から構成される。ここでＭＯＳトランジスタ６１は、ドレインが入力端子６７と、差動増幅器の非反転入力端子と接続され、ゲート端子７０が固定電圧源６４の電圧ＶＣ１に接続され、ＭＯＳトランジスタ６３は、ドレインが出力端子６８に接続され、ゲートが差動増幅器６６の出力に接続され、ソースが差動増幅器６６の反転入力端子とＭＯＳトランジスタ６２のドレインと接続され、可変電圧源はＭＯＳトランジスタ６２のゲートに接続されている。
【００６０】
ＭＯＳトランジスタ６１、６２は式（２７）を満たすようにゲート電圧とドレイン電圧が設定されている。
Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ                                        式（２７）
このような条件のもとでは、ＭＯＳトランジスタは線形領域動作を行い、Ｖｇｓに対するＩｄｓは式（２８）で表すことができる。
Ｉｄｓ＝２Ｋ（Ｖｇｓ−Ｖｔｈ−０．５Ｖｄｓ）Ｖｄｓ            式（２８）
【００６１】
ＭＯＳトランジスタ６１，６２はＰ形なので、Ｖｇｓ，Ｖｔｈ，Ｖｄｓは通常いずれも負の値になる。ここでＶｇｓ−ＶｔｈがＶｄｓに比べて十分小さい場合は式（２９）のように近似することができる。
Ｉｄｓ＝２Ｋ（Ｖｇｓ−Ｖｔｈ）Ｖｄｓ                          式（２９）
この式によると、電流はＶｄｓに比例し、ＭＯＳトランジスタは式（３０）で示すような抵抗値Ｒの抵抗と同じである。
Ｒ＝１／｛２Ｋ・（Ｖｇｓ−Ｖｔｈ）｝                          式（３０）
【００６２】
式（３０）からわかるように、抵抗値ＲはＭＯＳトランジスタのゲートに供給される電圧Ｖｇｓによって制御することができる。
次に、可変電流増幅器の動作について説明する。入力電流Ｉ６７はＭＯＳトランジスタ６１から端子６７を通して流れる。また出力電流Ｉ６８はＭＯＳトランジスタ６２からＭＯＳトランジスタ６３と端子６７を通して流れる。
【００６３】
線形領域で動作しているＭＯＳトランジスタ６１、６２の抵抗値をそれぞれＲ６１、Ｒ６２とする。この場合、端子６７、６９の電圧は正の電源端子７２を基準にして、それぞれオームの法則より−Ｉ６７・Ｒ６１、−Ｉ６８・Ｒ６２となる。仮に、端子６９の電圧が端子６７の電圧より高い場合、差動増幅器６６の出力端子７３の電圧は低くなるように働き、その結果端子６９の電圧も低くなる。逆に、端子６９の電圧が端子６７の電圧より低い場合、差動増幅器６６の出力端子７３の電圧は高くなるように働き、その結果端子６９の電圧も高くなる。差動増幅器６６の利得が十分高い場合は、端子６７と端子６９の電圧は等しくなる。これは式（３１）を用いて表すことができる。
Ｉ６７・Ｒ６１＝Ｉ６８・Ｒ６２                            式（３１）
【００６４】
式（３１）を式（３２）のように書き換えると、入力電流Ｉ７に対する出力電流Ｉ６８の比、すなわち電流増幅率Ｃは式（３３）のようになる。
Ｉ６８＝（Ｒ６１／Ｒ６２）Ｉ６７                          式（３２）
Ｃ＝Ｒ６１／Ｒ６２                                        式（３３）
ここで図５の可変電圧源６５の電圧ＶＣ２すなわちゲート端子７１の電圧ＶＣ２を変化させると、式（３０）によりＭＯＳトランジスタ６２の抵抗値Ｒ６２が変化する。すなわち、図５において可変電圧源６５の電圧を変化させることで、図５に示した回路を可変電流増幅器とすることができる。
【００６５】
尚、図５において固定電圧源６４と可変電圧源６５を置き換えても可変電流増幅器として動作することができる。この場合は、ＭＯＳトランジスタ６２のゲート端子は一定電圧が供給されるので抵抗値Ｒ６２は一定となり、一方ＭＯＳトランジスタ６１のゲート端子は可変電圧が供給されるので抵抗値Ｒ６１は可変とすることができ、式（３３）より電流増幅率Ｃを可変とすることができる。可変電圧源の例を図６に示す。図６は正の電源端子と負の電源端子の間にＭ個（Ｍは自然数）の抵抗を直接に接続して、抵抗と抵抗との接続部に発生している電圧をマルチプレクサ８８に入力している。マルチプレクサでは、制御信号８９により選択された信号電圧のみ端子７１に出力するようにしている。
【００６６】
（実施形態３）
図７は、図１に示したフィルタ制御信号生成回路１７の別の実施形態を説明するための図である。図７で示したフィルタ制御信号生成回路１７は、図１４に示した従来から知られているフィルタ制御信号生成回路のＭＯＳトランジスタ３１をＭＯＳトランジスタ群３７に置き換えたこと以外同じである。
【００６７】
ＭＯＳトランジスタ群３７について、図８を用いて説明する。ＭＯＳトランジスタ群３７はＭＯＳトランジスタ９０、９１、９２、９３、９４とスイッチ９５、９６、９７、９８とスイッチのオン、オフを制御するスイッチ制御回路１５２からなる。ＭＯＳトランジスタ９０〜９４のソースは共通に端子９９に接続され、ＭＯＳトランジスタ９０〜９４のゲートは共通に端子１５０に接続され、ＭＯＳトランジスタ９０〜９４のドレインは直接あるいはスイッチ９５〜９８を介して共通に端子１５１に接続されている。図８のＭＯＳトランジスタ群を図７のＭＯＳトランジスタ群３７に用いる場合、端子９９，１５０，１５１は図７の端子２６、３５、３６にそれぞれ接続する。すなわち、ＭＯＳトランジスタ９０〜９４はソースとゲートを共通にしているので、カレントミラー回路を形成する。従ってＭＯＳトランジスタ９０〜９４に流れる電流Ｉ90〜Ｉ94は、式（３４）に示すようにＭＯＳトランジスタ３０のデバイスサイズに対する比で決まる。
Ｉi＝Ｉ30（Ｗi／Ｌi）／（Ｗ30／Ｌ30）                    …式（３４）
ここでＷはＭＯＳトランジスタのチャネル幅、ＬはＭＯＳトランジスタのチャネル長でサフィックスiは90,91,92,93,94であり、それぞれＭＯＳトランジスタ９０〜９４に対応する。
【００６８】
ここで例えば、デバイスサイズ比を式（３５）〜式（３９）とする。
（Ｗ90／Ｌ90）／（Ｗ30／Ｌ30）＝A                        …式（３５）
（Ｗ91／Ｌ91）／（Ｗ30／Ｌ30）＝B                        …式（３６）
（Ｗ92／Ｌ92）／（Ｗ30／Ｌ30）＝２B                      …式（３７）
（Ｗ93／Ｌ93）／（Ｗ30／Ｌ30）＝４B                      …式（３８）
（Ｗ94／Ｌ94）／（Ｗ30／Ｌ30）＝８B                      …式（３９）
すなわちＭＯＳトランジスタ群３７の実質的なデバイスサイズ（Ｗ37／Ｌ37）は式（４０）のように与えられる。
（Ｗ37／Ｌ37）＝（Ｗ30／Ｌ30）（A+S1・B+S2・2B+S3・4B+S4・8B）…式（４０）
ここでS1、S2、S3、S4はスイッチ９５〜９８のスイッチのオン・オフ状態によって決まるパラメータでスイッチがオンの場合は１に、スイッチがオフの場合は０になる。
【００６９】
例えば全てのスイッチがオフの場合はS1＝S2＝S3＝S4＝０となるので、ＭＯＳトランジスタ群３７の実質的なデバイスサイズ（Ｗ37／Ｌ37）は式（４１）のように与えられる。
（Ｗ37／Ｌ37）＝（Ｗ30／Ｌ30）A                            …式（４１）
また全てのスイッチがオンの場合はS1＝S2＝S3＝S4＝１となるので、ＭＯＳトランジスタ群３７の実質的なデバイスサイズ（Ｗ37／Ｌ37）は式（４２）のように与えられる。
（Ｗ37／Ｌ37）＝（Ｗ30／Ｌ30）（A+B+2B+4B+8B）                …式（４２）
【００７０】
このようにスイッチ９５〜９８を適当に選択することでＭＯＳトランジスタ群３７のデバイスサイズは（Ｗ30／Ｌ30）Aから（Ｗ30／Ｌ30）（A+15B）までの範囲を（Ｗ30／Ｌ30）Bの間隔で設定することが可能になる。これは式（４３）のように表すことができる。
（Ｗ37／Ｌ37）＝(A＋ｎB)・（Ｗ30／Ｌ30）                        …式（４３）
但し、ｎは０から１５までの任意の整数である。従って、ＭＯＳトランジスタ３０とＭＯＳトランジスタ群３７のサイズ比Ｎは式（４４）のようになる。
Ｎ＝(A＋ｎB)                                                     …式（４４）
この場合、ＭＯＳトランジスタ３０、３２、３３に流れる電流Ｉ30は、式(４４)を式（７）に代入することで式（４５）のように表される。
Ｉ30＝｛(A＋ｎB)1/2−１｝2／｛(A＋ｎB)・Ｋ30・Ｒ12｝          …式（４５）
【００７１】
図１のフィルタ制御信号生成回路１７に図７の回路を用いた場合のＧｍ素子のトランスコンダクタンス値について計算する。
ここで図１のＧｍ−Ｃフィルタに用いるトランスコンダクタンスアンプとして図１０のトランスコンダクタンスアンプを用いるとする。この場合、図７のフィルタ制御信号生成回路の出力端子３５は図１０のトランスコンダクタンスアンプのＭＯＳトランジスタ１２１のゲート端子１３０に接続している。ここで図７のＭＯＳトランジスタ３０と図１０のＭＯＳトランジスタ１２１のサイズ比が２であるとすると、図７のＭＯＳトランジスタ３０を流れる電流と図１０の入力ＭＯＳトランジスタ１２２あるいは１２３に流れる電流Ｉ122は等しくなるので式（４５）より式（４６）と表すことができる。
Ｉ122＝｛(A＋ｎB)1/2−１｝2／｛(A＋ｎB)・Ｋ30・Ｒ12｝          …式（４６）
【００７２】
トランスコンダクタンスアンプのトランスコンダクタンス値ｇｍ１は式（９）で表される。従って、図１０のトランスコンダクタンスアンプのトランスコンダクタンス値ｇｍ１は式（９）に式（８）、（４６）を代入することで式（４７）が、求められる。
ｇｍ１＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・｛（(A＋ｎB)1/2−１）2／(A＋ｎB)｝］1/2                …式（４７）
【００７３】
ここでｎは図８のＭＯＳトランジスタ群のスイッチ９５〜９８の状態によって設定できる整数である。例えば全てのスイッチがオフであればｇｍ値は式（４８）のように最小値に設定できる。
ｇｍ１min＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・｛（A1/2−１）2／A｝］1/2                          …式（４８）
また全てのスイッチがオンであればｇｍ値は式（４９）のように最大値に設定できる。
ｇｍ１max＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・｛（(A＋15B)1/2−１）2／(A＋15B)｝］1/2          …式（４９）
となる。図１のＧｍ−Ｃフィルタの場合、容量の製造変動の大小あるいは、フィルタ本体とフィルタ制御信号生成回路間のｇｍ値のずれをＭＯＳトランジスタ群のスイッチを適当に選択することで、最適なフィルタ特性を実現することができる。ｇｍ１minとｇｍ１maxとの比はパラメータAに対するパラメータBの比によって決まる。またより高精度にフィルタを調整する場合、ＭＯＳトランジスタ群のＭＯＳトランジスタとスイッチを増やせばよい。
【００７４】
式（４７）によるとｇｍ値は抵抗値Ｒ１と、ＭＯＳトランジスタサイズ比と、パラメータA、Bにのみ依存する。ここで温度特性がゼロの抵抗を使用すると、フィルタ制御信号生成回路は一旦調整を決定すると、温度変動の影響を受けることなくトランスコンダクタンスアンプのｇｍ値は温度変動の影響を受けることなくいつも一定になる。すなわち温度変動の影響を受けることなくいつも周波数特性が一定のフィルタを実現できる。
またトランジスタ群３７をＭＯＳトランジスタ３０あるいはＭＯＳトランジスタ３２、３３に適用しても同様の効果が得られる。
【００７５】
（まとめ）
上述したように、フィルタ回路を以下のように構成することにより、高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模で設計に要する時間が短時間で済みしかも周波数特性精度が高いフィルタ回路を実現できる。
すなわち、上記のフィルタ回路は、トランスコンダクタンスアンプ（例えば、図１中のトランスコンダクタンスアンプ１１〜１４）と、容量素子（例えば、図１中の容量素子１５、１６）と、を含むＧｍ−Ｃフィルタ（例えば、図２中のＧｍ−Ｃフィルタ１０）と、上記Ｇｍ−Ｃフィルタの特性を制御する制御信号を生成するフィルタ制御信号生成回路（例えば、図１中のフィルタ制御信号生成回路１７）と、上記Ｇｍ−Ｃフィルタ（例えば、図１中のＧｍ−Ｃフィルタ１０）の特性を調整するための調整手段と、を含んでいる。そして、上記フィルタ制御信号生成回路（例えば、図２中のフィルタ制御信号生成回路１７）は、ドレインとゲートが接続される第１導電型の第１ＭＯＳトランジスタ（例えば、図２中のＭＯＳトランジスタ３３）と、この第１ＭＯＳトランジスタとゲート同士が接続される第１導電型の第２ＭＯＳトランジスタ（例えば、図２中のＭＯＳトランジスタ３２）と、からなる第１ＭＯＳトランジスタ対と、上記第１ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第３ＭＯＳトランジスタ（例えば、図２中のＭＯＳトランジスタ３１）と、ドレインとゲートが接続されると共に、上記第３ＭＯＳトランジスタとゲート同士が接続され、上記第２ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第４ＭＯＳトランジスタ（例えば、図２中のＭＯＳトランジスタ３０）と、からなる第２ＭＯＳトランジスタ対と、上記第１ＭＯＳトランジスタ、上記第２ＭＯＳトランジスタ、上記第３ＭＯＳトランジスタ、上記第４ＭＯＳトランジスタのうちのいずれか１つのソースに接続される抵抗素子（例えば、図２中の抵抗素子３４）と、上記第１ＭＯＳトランジスタのドレインに接続される第１出力端子、前記第４ＭＯＳトランジスタのドレインに接続される第２出力端子の少なくとも一方と、を含み、上記第１出力端子または上記第２出力端子から、上記フィルタ制御信号が出力されている。さらに、上記調整手段は上記トランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流を制御する。
【００７６】
このように構成すれば、チップサイズが小さく、さらに設計が容易で、また周波数特性の優れたフィルタ回路を実現することができる。
また、上記調整手段を、上記フィルタ制御信号生成回路の出力信号を入力にして、自身の出力信号を上記Ｇｍ−Ｃフィルタのトランスコンダクタンスアンプへ供給する構成（例えば、図４）にすることにより、トランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流を容易に制御することができる。
【００７７】
さらに、上記調整手段を、複数のスイッチ（例えば、図３中のスイッチ４５〜４８）で制御される複数のＭＯＳトランジスタ（例えば、図３中のＭＯＳトランジスタ４１〜４４）を備えた構成にすることにより、フィルタ回路全体をＭＯＳ製造プロセスによって製造することができる。
また、上記調整手段が、可変電流増幅器（例えば、図５）であれば、トランスコンダクタンスアンプの入力ＭＯＳトランジスタに流れる電流を容易に制御することができる。
【００７８】
なお、上記フィルタ制御信号生成回路の第１乃至第４ＭＯＳトランジスタのいずれかひとつのＭＯＳトランジスタと並列に、複数のスイッチ（例えば、図８中のスイッチ９５〜９８）で制御される複数のＭＯＳトランジスタ（例えば、図８中のＭＯＳトランジスタ９１〜９４）からなる調整手段を設けることにより、フィルタ回路を調整して所望の特性にすることができる。
【００７９】
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【００８０】
１０、１００  Ｇｍ−Ｃフィルタ
１１−１４、１０１−１０４  トランスコンダクタンスアンプ
２５、２７、３０−３３、４０−４４、５８、
６１−６３、９０−９４、１２１−１２５  ＭＯＳトランジスタ
４５−４８、９５−９８  スイッチ
１５、１６、１０５、１０６  容量素子
１７、２９  フィルタ制御信号生成回路
１８、６７  入力端子
１９、３５、３６、３９、５７、６８、７３  出力端子
２０、１１０  フィルタ制御信号
２０、２６、２８、４９−５１、６９、７１、９９、１４７、１５０、１５１  端子
３４  抵抗素子
３７、３８  トランジスタ群
５２  スイッチ制御回路
５５  可変電流増幅器
６４  固定電圧源
６５  可変電圧源
６６  差動増幅器
７０、７１  ゲート端子
７２  電源端子
８８  マルチプレクサ
８９  制御信号
１０７  フィルタ制御信号生成回路
１０８、１２６  入力信号線
１０９、１２８  出力信号線
１３０、１３１  ゲート端子
１４１  マスタフィルタ
１４２  位相比較器
１４３  積分器
１４４、１４５  コンパレータ
１４８  フィルタ制御端子
１５２  スイッチ制御回路
ＴＡ−ＴＦ  端子
【図１】
2014075700.tif 000003
【図２】
2014075700.tif 000004
【図３】
2014075700.tif 000005
【図４】
2014075700.tif 000006
【図５】
2014075700.tif 000007
【図６】
2014075700.tif 000008
【図７】
2014075700.tif 000009
【図８】
2014075700.tif 000010
【図９】
2014075700.tif 000011
【図１０】
2014075700.tif 000012
【図１１】
2014075700.tif 000013
【図１２】
2014075700.tif 000014
【図１３】
2014075700.tif 000015
【図１４】
2014075700.tif 000016