(57)【要約】【課題】実装した電子部品に生じる機械的な歪みの伝達を抑制することで、振動音を低減できる実装ランド構造体及び積層コンデンサの実装構造体を提供する。【解決手段】積層セラミックコンデンサ５の外部電極５１，５２と接合すべきランドパターン１０，２０が形成されている。ランドパターン１０，２０はそれぞれ、幅方向Ｗに隔離して形成された第１導体パターン１１，２１及び第２導体パターン１２，２２と、第１導体パターン１１，２１及び第２導体パターン１２，２２を接続する第３導体パターン１３，２３とを有している。第１導体パターン１１，２１及び第２導体パターン１２，２２は、外部電極５１，５２が設けられた積層セラミックコンデンサ５の第１稜線部と接合すべき部分を有している。第３導体パターン１３，２３は、積層セラミックコンデンサ５が実装された場合、高さ方向Ｈから視て外部電極５１，５２と重なる位置に形成されている。【選択図】図１
2014057046.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する天面と底面、前記天面及び前記底面と直交し互いに対向する一対の端面、前記底面と前記端面と直交し互いに対向する一対の側面からなる略直方体形状の素体と前記素体の各前記端面から前記底面にわたって延設された外部電極とを有する積層コンデンサと、
前記積層コンデンサの前記底面が対向して実装される実装面と、前記実装面に形成され、前記外部電極と接合する第１ランドパターン及び第２ランドパターンを有する基板と、を備える積層コンデンサの実装構造体において、
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、
前記側面を結ぶ方向に隔離して形成された第１導体パターン及び第２導体パターンと、
前記第１導体パターン及び前記第２導体パターンの間に形成された第３導体パターンと、
を有し、
前記第１導体パターン及び前記第２導体パターンは、
前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記側面と重なる第１稜線部と接合し、
前記第３導体パターンは、
前記実装面の法線方向から視て、前記外部電極と重なり、
前記第１導体パターン、前記第２導体パターン及び前記第３導体パターンは、前記実装面の法線方向から視て、前記端面側の外部電極の中央と重ならないように形成されている、
積層コンデンサの実装構造体。
【請求項２】
前記第１導体パターン及び前記第２導体パターンは、前記第１稜線部と、前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記端面と重なる第２稜線部とからなる角部と接合する、請求項１に記載の積層コンデンサの実装構造体。
【請求項３】
第３導体パターンは、前記第１導体パターン及び前記第２導体パターンの少なくとも一方と接続している、請求項１または請求項２に記載の積層コンデンサの実装構造体。
【請求項４】
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、前記実装面の法線方向から視て、前記第１導体パターン、前記第２導体パターン及び前記第３導体パターンに囲われた導体非形成領域が円弧形状である、請求項１乃至請求項３のいずれかに記載の積層コンデンサの実装構造体。
【請求項５】
前記基板は、前記実装面の法線方向から視て、前記導体非形成領域の直下に前記円弧形状と同形状の溝が設けられている、請求項４に記載の積層コンデンサの実装構造体。
【請求項６】
前記積層コンデンサの前記素体は、平板状の内部導体を内部に備え、前記内部導体の平面が前記基板の実装面に略垂直である、請求項１乃至請求項５のいずれかに記載の積層コンデンサの実装構造体。
【請求項７】
互いに対向する天面と底面、前記天面及び前記底面と直交し互いに対向する一対の端面、前記底面と前記端面と直交し互いに対向する一対の側面からなる略直方体形状の素体と前記素体の各前記端面から前記底面にわたって延設された外部電極とを有する積層コンデンサが実装される実装面を有する基板と、前記実装面に形成され、前記外部電極と接合すべき第１ランドパターン及び第２ランドパターンと、を備える実装ランド構造体において、
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、
前記側面を結ぶ方向に隔離して形成された第１導体パターン及び第２導体パターンと、
前記第１導体パターン及び前記第２導体パターンの間に形成された第３導体パターンと、
を有し、
前記第１導体パターン及び前記第２導体パターンは、
前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記側面と重なる第１稜線部と接合すべき部分を有し、
前記第３導体パターンは、
前記実装面の法線方向から視て、前記外部電極と重なり、
前記第１導体パターン、前記第２導体パターン及び前記第３導体パターンは、前記実装面の法線方向から視て、前記端面側の外部電極の中央と重ならないように形成されている、
実装ランド構造体。
【請求項８】
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、前記実装面の法線方向から視て、前記第１導体パターン、前記第２導体パターン及び前記第３導体パターンに囲われた導体非形成領域が円弧形状である、請求項７に記載の実装ランド構造体。
【請求項９】
前記基板は、前記実装面の法線方向から視て、前記ランド非形成領域の直下に前記円弧形状と同形状の溝が設けられている、請求項８に記載の実装ランド構造体。
【請求項１０】
互いに対向する天面と底面、前記天面及び前記底面と直交し互いに対向する一対の端面、前記底面と前記端面と直交し互いに対向する一対の側面からなる略直方体形状の素体と前記素体の各前記端面から前記底面にわたって延設された外部電極とを有する積層コンデンサと、
前記積層コンデンサの前記底面が対向して実装される実装面と、前記実装面に形成され、前記外部電極と接合する第１ランドパターン及び第２ランドパターンを有する基板と、を備える積層コンデンサの実装構造体において、
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、
前記側面を結ぶ方向に隔離して形成された第１導体パターン及び第２導体パターンを有し、
前記第１導体パターン及び前記第２導体パターンは、
前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記側面と重なる第１稜線部と接合し、
前記第１導体パターン及び前記第２導体パターンは、前記実装面の法線方向から視て、前記端面側の外部電極の中央と重ならないように形成され、
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、同じ一つの円で切欠いたように一部が円弧形状に凹んだ形状であり、
前記基板は、前記実装面の法線方向から視て、前記円で切欠いた溝が設けられている、
積層コンデンサの実装構造体。
【請求項１１】
互いに対向する天面と底面、前記天面及び前記底面と直交し互いに対向する一対の端面、前記底面と前記端面と直交し互いに対向する一対の側面からなる略直方体形状の素体と前記素体の各前記端面から前記底面にわたって延設された外部電極とを有する積層コンデンサが実装される実装面を有する基板と、前記実装面に形成され、前記外部電極と接合すべき第１ランドパターン及び第２ランドパターンと、を備える実装ランド構造体において、
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、
前記側面を結ぶ方向に隔離して形成された第１導体パターン及び第２導体パターンを有し、
前記第１導体パターン及び前記第２導体パターンは、
前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記側面と重なる第１稜線部と接合すべき部分を有し、
前記第１導体パターン及び前記第２導体パターンは、前記実装面の法線方向から視て、前記端面側の外部電極の中央と重ならないように形成され、
前記第１導体パターン及び前記第２導体パターンは、前記第１稜線部と、前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記端面と重なる第２稜線部とからなる角部と接合し、
前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、同じ一つの円で切欠いたように一部が円弧形状に凹んだ形状であり、
前記基板は、前記実装面の法線方向から視て、前記円で切欠いた溝が設けられている、
実装ランド構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極と誘電体層とが交互に積層された積層コンデンサを実装するための実装ランド構造体及び積層コンデンサの実装構造体
に関するものである。
【背景技術】
【０００２】
チップ部品、特に積層セラミックコンデンサは、携帯電話機等の移動体端末機器やパーソナルコンピューターなどの各種電子機器に多く利用されている。積層セラミックコンデンサは、内部電極と誘電体セラミックとを交互に積層した矩形状の部品本体と、該部品本体の対向する両端に形成された外部電極とから構成される。
【０００３】
積層セラミックコンデンサは、電子機器の回路基板の実装用ランドに外部電極を直接載置し、実装用ランドと外部電極とをはんだ等の接合剤で接合することで、回路基板に電気的物理的に接続される。
【０００４】
このような積層セラミックコンデンサに交流電圧又は交流成分が重畳された直流電圧が加わった際に、誘電体セラミックの圧電及び電歪効果によって、機械的な歪みの振動が生じる。積層セラミックコンデンサの振動は回路基板に伝達し、回路基板が振動する。回路基板が振動すると、人の耳に聞こえる振動音（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）が生じることがある。
【０００５】
これを解決する構成として、例えば、特許文献１には、内部電極の面が基板面に対し垂直向きになるように基板に積層セラミックコンデンサを実装することで、電圧を印加したときに誘電体セラミックがその厚み方向（内部電極の積層方向）に膨張、復帰を繰り返して振動しても振動が基板に直接的に伝わることがなく、振動音を低減することができることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−５５７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、積層コンデンサは、内部電極の積層方向に振動するだけでなく、内部電極の平面方向に対しても振動する。このため、上述の特許文献１の構成を採っても、回路基板によっては、振動音がおさまらない場合があった。そこで、本発明者は、回路基板に接合する外部電極の位置によって、振動音が変化することを見出した。
【０００８】
本発明の目的は、振動音を抑制することができる実装ランド構造体及び積層コンデンサの実装構造体を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の積層コンデンサの実装構造体は、互いに対向する天面と底面、前記天面及び前記底面と直交し互いに対向する一対の端面、前記底面と前記端面と直交し互いに対向する一対の側面からなる略直方体形状の素体と前記素体の各前記端面から前記底面にわたって延設された外部電極とを有する積層コンデンサと、前記積層コンデンサの前記底面が対向して実装される実装面と、前記実装面に形成され、前記外部電極と接合する第１ランドパターン及び第２ランドパターンを有する基板と、を備える。
【００１０】
本発明の積層コンデンサの実装構造体において、前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、前記側面を結ぶ方向に隔離して形成された第１導体パターン及び第２導体パターンと、前記第１導体パターン及び前記第２導体パターンの間に形成された第３導体パターンと、を有し、前記第１導体パターン及び前記第２導体パターンは、前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記側面と重なる第１稜線部と接合し、前記第３導体パターンは、前記実装面の法線方向から視て、前記外部電極と重なり、前記第１導体パターン、前記第２導体パターン及び前記第３導体パターンは、前記実装面の法線方向から視て、前記端面側の外部電極の中央と重ならないように形成されている。
【００１１】
この構成では、積層コンデンサは、第１稜線部で基板に固定される。第１稜線部とは、基板に実装される外部電極の実装面と外部電極の両側面（実装面に直交する１対の面）とで形成される線である。実装される積層コンデンサに機械的な歪みが生じた場合、第１稜線部は歪みによる変位量が小さい。したがって、変位量が小さい第１稜線部で積層コンデンサを基板に固定することで、積層コンデンサの歪みが基板に伝達され難くし、基板が振動して生じる振動音を低減できる。
【００１２】
前記第１導体パターン及び前記第２導体パターンは、前記第１稜線部と、前記第１稜線部と、前記底面に設けられた前記外部電極のうち前記天面の法線方向から視て前記端面と重なる第２稜線部とからなる角部と接合する構成が好ましい。
【００１３】
第２稜線部とは、基板に実装される外部電極の実装面とその端面とで形成される線である。
【００１４】
この構成では、第１稜線部と第２稜線部とからなる角部は、歪みによる変位量が最も小さい。
【００１５】
また、第３導体パターンは、前記第１導体パターン及び前記第２導体パターンの少なくとも一方と接続している構成が好ましい。
【００１６】
積層コンデンサをはんだ等で第１及び第２導体パターンに実装する場合、第３導体パターンを第１導体パターン又は第２導体パターンの少なくとも一方に接続するように形成することで、第１又は第２導体パターンに塗布されたはんだが第１又は第２導体パターンに接続された第３導体パターン側に流れ込む。このため、はんだフィレットは低くなる。はんだフィレットが高いと、積層コンデンサに生じる機械的な歪みがはんだフィレットを介して基板に伝わるが、第３導体パターンによりはんだフィレットを低くすることで、振動伝達を抑制し、振動音を低減することができる。
【００１７】
また、前記第１ランドパターン及び前記第２ランドパターンはそれぞれ、前記実装面の法線方向から視て、前記第１導体パターン、前記第２導体パターン及び前記第３導体パターンに囲われた導体非形成領域が円弧形状である構成であってもよい。
【００１８】
また、前記基板は、前記実装面の法線方向から視て、前記導体非形成領域の直下に前記円弧形状と同形状の溝が設けられている構成であってもよい。
【００１９】
この構成では、積層コンデンサは、基板の実装面のうち、導体非形成領域以外の領域（例えば第１ランドパターン及び第２ランドパターンが形成された領域）に実装される。すなわち、積層コンデンサは、導体非形成領域以外の領域からなる中間基板を介して基板に実装される。この構成でも、中間基板に振動が伝達しにくいため、振動音を低減することが可能である。
【００２０】
また、前記積層コンデンサの前記素体は、平板状の内部導体を内部に備え、前記内部導体の平面が前記基板の実装面に略垂直である構成が望ましい。
【００２１】
内部導体がいずれの態様で配置されていても、積層コンデンサは、歪みによる変位量が小さい第１稜線部で基板に固定されるため、振動が基板に伝達しにくい。
【００２２】
本発明は、積層コンデンサの実装構造体に限られず、互いに対向する天面と底面、前記天面及び前記底面と直交し互いに対向する一対の端面、前記底面と前記端面と直交し互いに対向する一対の側面からなる略直方体形状の素体と前記素体の各前記端面から前記底面にわたって延設された外部電極とを有する積層コンデンサが実装される実装面を有する基板と、前記実装面に形成され、前記外部電極と接合すべき第１ランドパターン及び第２ランドパターンと、を備える実装ランド構造体であってもかまわない。
【発明の効果】
【００２３】
本発明によれば、実装する積層コンデンサに機械的な歪みが生じたとき、歪みによる変位量が小さい第１稜線部で、積層コンデンサを基板に固定することで、積層コンデンサの歪みが基板に伝達され難くできる。その結果、基板が振動して生じる振動音を低減できる。
【図面の簡単な説明】
【００２４】
【図１】（Ａ）は、ランドパターンが形成された実施形態１に係る基板に形成されたランドパターンの平面図、（Ｂ）は基板に積層セラミックコンデンサを実装した状態の斜視図。
【図２】（Ａ）は、内部電極が実装面に垂直な積層セラミックコンデンサの一部透過斜視図、（Ｂ）は内部電極が実装面に垂直な積層セラミックコンデンサの一部透過斜視図。
【図３】（Ａ）は、内部電極を実装面に対し垂直にして実装した積層セラミックコンデンサの歪みを説明するための概略図、（Ｂ）は、内部電極を実装面に対し水平にして実装した積層セラミックコンデンサの歪みを説明するための概略図。
【図４】（Ａ）は、内部電極を実装面に対し垂直にして積層セラミックコンデンサを実装した際の振動音を測定したシミュレーション結果を示す図、（Ｂ）は、内部電極を実装面に対し水平にして積層セラミックコンデンサを実装した際の振動音を測定したシミュレーション結果を示す図。
【図５】ランドパターンの寸法を説明するための図。
【図６】中間基板に変形例１に係るランドパターンを設け、その中間基板に積層セラミックコンデンサを実装した状態の斜視図。
【図７】中間基板に変形例２に係るランドパターンを設け、その中間基板に積層セラミックコンデンサを実装した状態の斜視図。
【発明を実施するための形態】
【００２５】
以下、本発明に係る実装ランド構造及び積層コンデンサ実装構造の好適な実施の形態について図面を参照して説明する。
【００２６】
（実施形態１）
図１（Ａ）は、ランドパターンが形成された実施形態１に係る基板の平面図、図１（Ｂ）は基板に積層セラミックコンデンサを実装した状態の斜視図である。
【００２７】
基板１００は絶縁性樹脂により形成され、実装面には、積層セラミックコンデンサ５及び他の複数の電子部品が実装される。図１（Ａ）及び図１（Ｂ）に示す基板１００は、複数の電子部品が実装される絶縁性基板の一部を示している。基板１００は、回路基板であってもよいし、回路基板と電子部品との間に配置される中間基板（インターポーザー）であってもよい。
【００２８】
図１（Ａ）及び図１（Ｂ）に示す矢印Ｌは、積層セラミックコンデンサ５が基板１００に実装された場合、積層セラミックコンデンサ５の長さ方向と一致する方向である。また、矢印Ｗは、積層セラミックコンデンサ５の幅方向と一致する方向である。矢印Ｈは、積層セラミックコンデンサ５の高さ方向と一致する方向（実装面の法線方向）である。
【００２９】
先ず、積層セラミックコンデンサ５について説明する。積層セラミックコンデンサ５は、内部電極及びセラミック層が交互に積層されている。本実施形態では、積層セラミックコンデンサ５は、内部電極が基板１００の実装面に対して垂直となるよう実装されてもよいし、内部電極が実装面に対して、水平となるよう実装されてもよい。
【００３０】
なお、内部電極と実装面とは、完全に垂直又は水平でなくてもよく、略垂直又は略水平であればよい。ここで、略垂直又は略水平とは、実装面と内部電極との角度が９０度又は１８０度であることに限定されず、部品の製造又は実装精度によって生じる誤差の許容範囲を含む。
【００３１】
図２（Ａ）は、内部電極が実装面に垂直な積層セラミックコンデンサ５の一部透過斜視図であり、図２（Ｂ）は内部電極が実装面に水平な積層セラミックコンデンサ５の一部透過斜視図である。
【００３２】
積層セラミックコンデンサ５は積層体５０を備えている。積層体５０は、略直方体形状のセラミック積層体である。略直方体形状とは、完全な直方体形状に限らず、電子部品の所望の性能を確保するために許容できる範囲等を含む。積層体５０には、セラミック層（誘電体層）と交互に積層された、平板状からなる矩形状の内部電極５５を有している。積層体５０の内部電極５５は、長手方向の両端部の一方から露出する内部電極と、他方から露出する内部電極とを有し、これらが交互に積層されている。
【００３３】
図２（Ａ）の積層セラミックコンデンサ５は、内部電極５５の積層方向が幅方向Ｗとなるよう積層されている。したがって、図２（Ａ）に示す積層セラミックコンデンサ５を基板１００に実装した場合、内部電極５５は、基板１００の実装面に対し垂直となる。
【００３４】
図２（Ｂ）の積層セラミックコンデンサ５は、内部電極５５の積層方向が高さ方向Ｈとなるよう積層されている。したがって、図２（Ｂ）に示す積層セラミックコンデンサ５を基板１００に実装した場合、内部電極５５は、基板１００の実装面に対し水平となる。
【００３５】
積層体５０の長手方向に沿って対向する両端部には、外部電極５１，５２が形成されている。外部電極５１，５２は、両端部からそれぞれ露出した内部電極５５と接続している。外部電極５１，５２は、長さ方向Ｌの両端面のみでなく、長手方向の両端面から幅方向Ｗの両側面、天面及び底面にかけて広がるように形成されている。
【００３６】
なお、外部電極５１，５２には、耐腐食性や導電性を加味して所定の金属メッキが施されている。また、積層セラミックコンデンサ５は、例えば、長さ×幅が、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２５ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、０．６ｍｍ×０．３ｍｍ等の寸法で形成されている。
【００３７】
図１に戻り、基板１００の実装面にはランドパターン１０，２０が形成されている。ランドパターン１０，２０は、本発明の第１ランドパターン及び第２ランドパターンに相当する。基板１００には、積層セラミックコンデンサ５が実装され、積層セラミックコンデンサ５が有する外部電極５１，５２がランドパターン１０，２０に接続するようになっている。
【００３８】
ランドパターン１０，２０は、同形状であって、長さ方向Ｌに沿って配列されている。また、ランドパターン１０，２０は、長さ方向Ｌに直交する幅方向Ｗに対して線対称となるよう形成されている。ランドパターン１０，２０は同じ構成であるため、ここでは、ランドパターン１０について説明し、ランドパターン２０については、対応する符号を括弧書きにして説明する。
【００３９】
ランドパターン１０（２０）は、それぞれが矩形状の第１導体パターン１１（２１）、第２導体パターン１２（２２）及び第３導体パターン１３（２３）を有している。第１導体パターン１１（２１）及び第２導体パターン１２（２２）は、幅方向Ｗに隔離し、長さ方向Ｌに沿ってほぼ平行に形成されている。
【００４０】
第１導体パターン１１（２１）及び第２導体パターン１２（２２）の距離は、基板１００に実装される積層セラミックコンデンサ５の幅方向の長さとほぼ同じである。したがって、第１導体パターン１１（２１）及び第２導体パターン１２（２２）には、積層セラミックコンデンサ５の外部電極５１（５２）における幅方向の両端部が接合する。
【００４１】
なお、第１導体パターン１１（２１）及び第２導体パターン１２（２２）は、長さ方向Ｌに沿って平行に形成されていなくてもよく、積層セラミックコンデンサ５が実装された際に、少なくとも一部に、積層セラミックコンデンサ５の角部が接続されるよう形成されていればよい。
【００４２】
第３導体パターン１３（２３）は、幅方向Ｗに沿って形成されていて、ランドパターン２０（１０）側の第１導体パターン１１（２１）及び第２導体パターン１２（２２）の端部と接続している。すなわち、第３導体パターン１３（２３）は、第１導体パターン１１（２１）及び第２導体パターン１２（２２）を架橋している。なお、第３導体パターン１３（２３）は、第１導体パターン１１（２１）及び第２導体パターン１２（２２）と接続していなくてもよい。また、第３導体パターン１３（２３）は、第１導体パターン１１（２１）及び第２導体パターン１２（２２）のいずれか一方のみと接続していてもよい。第１導体パターン１１（２１）及び第２導体パターン１２（２２）は、基板１００の実装面の法線方向から視て、実装された積層セラミックコンデンサ５の外部電極５１（５２）と第３導体パターン１３（２３）が重なり、かつ、外部電極５１（５２）の端面（積層体５０の端面に相当する部分）との間に間隙が設けられている。換言すれば、第１導体パターン１１（２１）、第２導体パターン１２（２２）及び第３導体パターン１３（２３）により囲まれた導体非形成領域Ａ１（Ａ２）は、一部が実装される積層セラミックコンデンサ５の下側に入り込む形状となっている。
【００４３】
以上のように形成されたランドパターン１０，２０には、はんだ等の接合剤６０により積層セラミックコンデンサ５が接合される。積層セラミックコンデンサ５は、角部が基板１００に接合剤６０により接合されている。角部は、第１稜線部及び第２稜線部からなる。第１稜線部とは、積層体５０の底面に設けられた外部電極５１（５２）のうち積層体５０の天面の法線方向から視て積層体５０の側面と重なる部分である。第２稜線部とは、積層体５０の底面に設けられた外部電極５１（５２）のうち積層体５０の天面の法線方向から視て積層体５０の端面と重なる部分である。
【００４４】
積層セラミックコンデンサ５に機械的な歪みが生じる場合、積層セラミックコンデンサ５の角部及びその周辺は、歪みが小さい部分となる。このため、角部で積層セラミックコンデンサ５を基板１００に固定することで、積層セラミックコンデンサ５の機械的な歪みによる振動を基板１００に伝わり難くし、基板１００の振動音を低減できる。
【００４５】
以上に説明したランドパターン１０，２０の形状は、銅等の導体金属の形状または／および導体金属表面に形成されたレジストの形状によって定まる。また、ランドパターン１０，２０の形状は、導体金属の少なくとも一部を打ち抜くように基板にスルーホールを形成することによっても定まる。
【００４６】
また、第３導体パターン１３（２３）を形成することで、第１導体パターン１１（２１）及び第２導体パターン１２（２２）に載る接合剤６０が第３導体パターン１３（２３）に流れ込むため、接合剤６０によるはんだフィレットの高さを低くできる。これにより、積層セラミックコンデンサ５に生じる振動が、はんだフィレットを介して基板１００に伝わることを抑制し、振動音を低減できる。
【００４７】
なお、第３導体パターン１３（２３）は、幅が、第１導体パターン１１（２１）及び第２導体パターン１２（２２）よりも太くすることで、はんだフィレットをより低くすることができる。
【００４８】
以下に、積層セラミックコンデンサ５に生じる機械的な歪みについて説明する。
【００４９】
図３（Ａ）は、内部電極５５を実装面に対し垂直にして実装した積層セラミックコンデンサ５の歪みを説明するための概略図、図３（Ｂ）は、内部電極５５を実装面に対し水平にして実装した積層セラミックコンデンサ５の歪みを説明するための概略図である。図３（Ａ）及び図３（Ｂ）において、黒く塗りつぶされた領域は、変位量が大きい領域を示している。
【００５０】
セラミックスの圧電及び電歪効果により、電圧が印加されると、内部電極５５に挟まれた誘電体層に機械的な歪みが生じ、図３（Ａ）に示す積層セラミックコンデンサ５は、幅方向Ｗに沿って外側に伸長し、高さ方向Ｈに沿って内側に萎縮する。図３（Ｂ）に示す積層セラミックコンデンサ５は、高さ方向Ｈに沿って外側に伸長し、長さ方向Ｌに沿って内側に萎縮する。
【００５１】
図３（Ａ）及び図３（Ｂ）の何れの積層セラミックコンデンサ５であっても、内部電極５５に挟まれた誘電体層から離れた位置にある第１稜線部、特に最も離れた位置にある角部（図中の破線領域）の変位は小さくなっている。なお、外部電極５１（５２）の各角部から高さ方向Ｈにある角部についても、変位は小さくなっている。したがって、図１（Ｂ）に示すように、各第１稜線部、特に各角部で積層セラミックコンデンサ５を基板１００に固定することで、積層セラミックコンデンサ５から基板１００へ伝わる振動を低減でき、積層セラミックコンデンサ５が歪むときに生じる振動音を低減できる。
【００５２】
次に、基板１００の振動音をより効果的に低減できるランドパターン１０，２０の寸法について説明する。以下では、長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍの大きさの積層セラミックコンデンサを用いるものとして説明する。
【００５３】
図４（Ａ）は、内部電極５５を実装面に対し垂直にして積層セラミックコンデンサ５を実装した際の振動音を測定したシミュレーション結果を示す図である。図４（Ｂ）は、内部電極５５を実装面に対し水平にして積層セラミックコンデンサ５を実装した際の振動音を測定したシミュレーション結果を示す図である。
【００５４】
図５は、ランドパターン１０，２０の寸法を説明するための図である。本実施形態では、ランドパターン１０，２０の間の長さＸは０．８ｍｍ、ランドパターン１０，２０の長さ方向Ｌの長さＹは０．６ｍｍ、ランドパターン１０，２０の幅方向Ｗの長さＺは０．８ｍｍとする。また、第１導体パターン１１（２１）及び第２導体パターン１２（２２）の間のギャップｇ、第３導体パターン１３（２３）の幅（長さ方向Ｌに沿った長さ）ｂとする。
【００５５】
図４（Ａ）及び図４（Ｂ）に示すシミュレーション結果は、長さｂ及びギャップｇの各値を変えたときの振動音の測定結果である。図４（Ａ）及び図４（Ｂ）では、横軸に長さｂ［ｍｍ］、縦軸に基板１００の音レベル［ｄＢ］を示し、ギャップｇを、０．２、０．４、０．６としたときの音レベルの遷移を示している。
【００５６】
ギャップｇを長くする、すなわち、第１導体パターン１１（２１）及び第２導体パターン１２（２２）の幅を細くすると、ランドパターン１０，２０と積層セラミックコンデンサ５との接合面積は小さくなる。このため、積層セラミックコンデンサ５に生じた機械的な歪みの基板１００への伝達量が少なくなる。したがって、図４（Ａ）及び図４（Ｂ）に示すように、ギャップｇを長くするに伴い、基板１００の振動音の音レベルを小さくできる。
【００５７】
また、図４（Ａ）と図４（Ｂ）と対比すると、内部電極５５を実装面に対し垂直にして積層セラミックコンデンサ５を実装した場合の振動音は、内部電極５５を水平にした場合と比べて、数ｄＢ〜１０ｄＢ程度低減できることが判る。
【００５８】
また、第３導体パターン１３（２３）が積層セラミックコンデンサ５の外部電極５１，５２の下方に形成されているため、ギャップｇを長くする、すなわち、第３導体パターン１３（２３）を形成することで、積層セラミックコンデンサ５の接合強度を確保できるため、第１導体パターン１１（２１）及び第２導体パターン１２（２２）の幅を細くすることができ、その結果、振動音をより低減させることができる。
【００５９】
（実施形態２）
以下に、本発明に係る実施形態２について説明する。本実施形態では、ランドパターン１０，２０が第３導体パターン１３，２３を有しない構成とした点で、実施形態１と相違する。すなわち、本実施形態に係るランドパターン１０，２０では、図５で説明した長さｂを「０」としている。この場合であっても、音レベルを低減させることができる。
【００６０】
図４において、長さｂ＝０のときの音レベルをみると、ギャップｇが大きくなるに伴い、換言すれば、第１導体パターン１１（２１）及び第２導体パターン１２（２２）の幅が細くなるに伴い、音レベルが低減していることが判る。
【００６１】
なお、このギャップｇは、値が小さいほど振動音の音レベルを低減することができる。しかしながら、ギャップｇが小さいと、ランドパターン１０，２０と積層セラミックコンデンサ５との接合信頼度が低下する。このため、ギャップｇは、ランドパターン１０，２０と積層セラミックコンデンサ５との接合信頼度を確保しつつ、振動音の音レベルを低減できる値とすることが好ましい。
【００６２】
（変形例１）
ランドパターン１０，２０の変形例１に係るランドパターン１０Ａ，２０Ａについて図６を用いて説明する。図６は中間基板にランドパターン１０Ａ，２０Ａを設け、その中間基板に積層セラミックコンデンサ５を実装した状態の斜視図である。図６では、内部電極５５及びはんだは省略している。
【００６３】
ランドパターン１０Ａ，２０Ａは、回路基板１００Ａと積層セラミックコンデンサ５との間に配置される中間基板に設けられる。
【００６４】
中間基板８０は、回路基板１００Ａと積層セラミックコンデンサ５との間に配置される。この中間基板８０上には、ランドパターン１０Ａ，２０Ａが形成されている。ランドパターン１０Ａ，２０Ａは、矩形状のランドパターンが形成され、中間基板８０と共に貫通した円形の溝であるスルーホール８１，８２が形成されることでそれぞれ構成されている。図１のランドパターン１０，２０は矩形状の導体非形成領域Ａ１，Ａ２を有しているのに対し、図６のランドパターン１０Ａ，２０Ａは、中間基板８０のスルーホール８１，８２と同形状となる円弧形状の導体非形成領域Ａ３，Ａ４を有している。
【００６５】
積層セラミックコンデンサ５は、このランドパターン１０Ａ，２０Ａに外部電極５１，５２が接合されるよう、実装される。さらに、回路基板１００Ａには、中間基板８０を実装するためのランドパターン１０１，１０２が形成されて、はんだにより接合される。
【００６６】
この構成とした場合、上述の実施形態と同様に、積層セラミックコンデンサ５の各第１稜線部、特に各角部で中間基板８０に固定されるため、積層セラミックコンデンサ５から中間基板８０を介して基板１００Ａへ伝わる振動を低減でき、積層セラミックコンデンサが歪むときに回路基板１００Ａから生じる振動音を低減できる。
【００６７】
また、回路基板１００Ａから積層セラミックコンデンサ５へのはんだの濡れ上がり（はんだフィレット）が中間基板８０によって規制される。このため、振動音を低減させることができる。さらに、スルーホール８１，８２を利用したランドパターン１０Ａ，２０Ａにより、スルーホール８１，８２にはんだが溜まり、回路基板１００Ａから積層セラミックコンデンサ５へのはんだの濡れ上がりがさらに規制される。これにより、振動音の低減効果をさらに高めることができる。また、内部電極５５を実装面に対し垂直にして積層セラミックコンデンサ５を実装する方が振動音のより低減できるので、より好ましい。
【００６８】
（変形例２）
ランドパターン１０，２０の変形例２に係るランドパターン１０Ｂ，２０Ｂについて、図７を用いて説明する。図７は、中間基板８０にランドパターン１０Ｂ，２０Ｂを設け、その中間基板８０に積層セラミックコンデンサ５を実装した状態の斜視図である。図７では、内部電極５５及びはんだは省略している。
【００６９】
ランドパターン１０Ｂ，２０Ｂは、それぞれ回路基板１００Ｂと積層セラミックコンデンサ５との間に配置される中間基板８０に設けられ、それぞれ第１導体パターンと第２導体パターンを有し、それぞれ第１導体パターンと第２導体パターンの間を架橋する第３導体パターンを有しない。
【００７０】
ランドパターン１０Ｂ，２０Ｂは、それぞれ矩形状の第１導体パターンと第２導体パターンが形成され、中間基板８０と共に貫通した円形の溝であるスルーホール８１，８２が形成されることでそれぞれ構成されている。ランドパターン１０Ｂ，２０Ｂは、それぞれ中間基板のスルーホール８１，８２と同形状となる円孤形状に一部沿った形状である。導体非形成領域Ａ５，Ａ６は、それぞれの円弧形状の一部がさらに矩形状に凸となっている形状を有している。
【００７１】
この構成とした場合、上述の変形例１と同様に、積層セラミックコンデンサの各第１稜線部、特に各角部で中間基板８０に固定され、振動音を低減できる。また、回路基板１００Ｂから積層セラミックコンデンサ５へのはんだの濡れ上がり（はんだフィレット）が中間基板８０によって規制される。このため、振動音を低減させることができる。さらに、スルーホール８１，８２を利用したランドパターン１０Ｂ，２０Ｂにより、スルーホール８１，８２にはんだが溜まり、回路基板１００Ｂから積層セラミックコンデンサ５へのはんだの濡れ上がりがさらに規制される。これにより、振動音の低減効果をさらに高めることができる。
【００７２】
なお、第１導体パターンと第２導体パターンの間を架橋しない第３導体パターンを有していてもよい。
【００７３】
また、内部電極５５を実装面に対し垂直にして積層セラミックコンデンサ５を実装する方が振動音のより低減できるので、より好ましい。
【符号の説明】
【００７４】
５−積層セラミックコンデンサ
１０，２０，１０Ａ，２０Ａ，１０Ｂ，２０Ｂ−ランドパターン
１１，２１−第１導体パターン
１２，２２−第２導体パターン
１３，２３−第３導体パターン
５１，５２−外部電極
５５−内部電極
６０−接合剤
８０−中間基板
１００，１００Ａ，１００Ｂ−回路基板
Ｌ−長さ方向
Ｗ−幅方向
Ｈ−高さ方向
【図１】
2014057046.tif 000003
【図２】
2014057046.tif 000004
【図３】
2014057046.tif 000005
【図４】
2014057046.tif 000006
【図５】
2014057046.tif 000007
【図６】
2014057046.tif 000008
【図７】
2014057046.tif 000009