(57)【要約】【課題】イメージ圧縮回路を提供する。【解決手段】イメージ圧縮回路は、現在フレームを圧縮し、現在フレーム圧縮データと現在フレームビットストリームとを出力するエンコーダと、以前フレームビットストリームをデコーディングして、以前フレーム圧縮データを出力するデコーダと、現在フレームビットストリームをフレームメモリに書き込みすると同時に、フレームメモリから以前フレームビットストリームを読み出しするフレームメモリコントローラと、現在フレーム、現在フレーム圧縮データ、及び以前フレーム圧縮データに基づいて、以前フレーム基準値を出力する動的キャパシタンス補償コントローラと、現在フレームの現在ピクセルのピクセル値と以前フレーム基準値とに基づいて、現在ピクセルに対してオーバードライブピクセル値を含む現在オーバードライブされたフレームを生成するオーバードライブ回路と、を含む。【選択図】      図１
2014057299.tif 000002
【特許請求の範囲】
【請求項１】
現在フレームを圧縮し、現在フレーム圧縮データと現在フレームビットストリームとを出力するエンコーダと、
前記現在フレームビットストリームをフレームメモリに書き込みすると同時に、前記フレームメモリから以前フレームビットストリームを読み出しするフレームメモリコントローラと、
前記以前フレームビットストリームをデコーディングして、以前フレーム圧縮データを出力するデコーダと、
前記現在フレーム、前記現在フレーム圧縮データ、及び前記以前フレーム圧縮データに基づいて、以前フレーム基準値を出力する動的キャパシタンス補償コントローラと、
前記現在フレームの現在ピクセルのピクセル値と前記以前フレーム基準値とに基づいて、前記現在ピクセルに対するオーバードライブピクセル値を含む現在オーバードライブされたフレームを生成するオーバードライブ回路と、
を含むイメージ圧縮回路。
【請求項２】
前記エンコーダは、可変ビット率エンコーディング方法と固定ビット率エンコーディング方法とのうちの何れか１つを使って、前記現在フレームを圧縮し、前記現在フレーム圧縮データと前記現在フレームビットストリームとを出力する請求項１に記載のイメージ圧縮回路。
【請求項３】
前記エンコーダは、
前記現在フレームを前処理して、該前処理されたイメージデータを生成する前処理回路と、
前記前処理されたイメージデータに含まれた複数の要素を可変ビット率（Ｖａｒｉａｂｌｅ  Ｂｉｔ  Ｒａｔｅ、ＶＢＲ）で複数のエンコードするＶＢＲエンコーダと、
前記複数の要素を固定ビット率（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ、ＣＢＲ）でエンコードする複数のＣＢＲエンコーダと、
第１スイッチ信号に応答して、前記複数の要素を前記複数のＶＢＲエンコーダまたは前記複数のＣＢＲエンコーダに伝送する第１スイッチ回路と、
前記第１スイッチ信号に応答して、前記複数のＶＢＲエンコーダのそれぞれから出力された要素圧縮データと要素ビットストリームとを出力するか、または前記複数のＣＢＲエンコーダのそれぞれから出力された要素圧縮データと要素ビットストリームとを出力する第２スイッチ回路と、
前記第２スイッチ回路から出力された前記複数の要素のそれぞれに対する前記要素ビットストリームを累算して、全要素累算ビットを生成する累算器と、
前記全要素累算ビットに基づいて、前記第１スイッチ信号を生成する第１スイッチコントローラと、
前記第２スイッチ回路から出力された前記複数の要素のそれぞれに対する前記要素ビットストリームを併合して、前記現在フレームビットストリームを生成する整頓されたビットストリーム併合回路と、を含み、
前記現在フレーム圧縮データは、前記複数の要素のそれぞれに対する前記要素圧縮データを含む請求項１に記載のイメージ圧縮回路。
【請求項４】
前記複数のＶＢＲエンコーダのそれぞれは、
最終量子化レベルに基づいて、前記複数の要素のうち対応する要素を量子化して、該量子化された値を生成し、前記最終量子化レベルに基づいて、前記量子化された値を逆量子化して、前記対応する要素に対する前記要素圧縮データを生成する量子化回路と、
互いに異なる複数のエンコーディング方法を行う複数のコーダ（ｃｏｄｅｒｓ）のうちの何れか１つを用いて、前記量子化された値をエンコーディングして、前記対応する要素に対する前記要素ビットストリームを生成するコーディング回路と、
を含む請求項３に記載のイメージ圧縮回路。
【請求項５】
前記量子化回路は、
前記対応する要素に対する前記現在ピクセルの複数の周辺ピクセルのそれぞれのピクセル値の差を用いて、前記複数の周辺ピクセルを含む領域に対するコンテキスト基盤の量子化レベルを決定するコンテキスト基盤の量子化レベル決定回路と、
前記対応する要素に対する前記要素ビットストリームの累算結果に基づいて、レート基盤の量子化レベルを決定するレート基盤の量子化レベル決定回路と、
前記コンテキスト基盤の量子化レベルと前記レート基盤の量子化レベルとの比較結果に基づいて、第２スイッチ信号を生成する第２スイッチコントローラと、
前記第２スイッチ信号に基づいて、前記コンテキスト基盤の量子化レベルまたは前記レート基盤の量子化レベルを前記最終量子化レベルとして出力する第３スイッチ回路と、
前記最終量子化レベルに基づいて、前記対応する要素を量子化して、前記量子化された値を生成する量子化器と、
前記最終量子化レベルに基づいて、前記量子化された値を逆量子化して、前記対応する要素に対する前記要素圧縮データを生成する逆量子化器と、
を含む請求項４に記載のイメージ圧縮回路。
【請求項６】
前記コーディング回路は、
前記量子化された値に相応する前記現在ピクセルの複数の周辺ピクセルのそれぞれのピクセル値に基づいて、第２スイッチ信号を生成する第２スイッチコントローラと、
前記第２スイッチ信号に基づいて、前記量子化された値を前記複数のコーダのうちの前記何れか１つに伝送する第３スイッチ回路と、
前記第２スイッチ信号に基づいて、前記複数のコーダのうちの前記何れか１つから出力された前記対応する要素に対する前記ビットストリームを出力する第４スイッチ回路と、
前記第４スイッチ回路から出力された前記対応する要素に対する前記要素ビットストリームを累算し、前記累算結果を出力する前記レート基盤の量子化レベル決定回路に出力する累算器と、
を含む請求項４に記載のイメージ圧縮回路。
【請求項７】
前記複数のＣＢＲエンコーダのそれぞれは、
前記複数の要素のうち対応する要素に対する前記現在ピクセルの複数の周辺ピクセルのそれぞれのピクセル値の差を用いて、前記複数の周辺ピクセルを含む領域に対するコンテキスト基盤の量子化レベルを決定するコンテキスト基盤の量子化レベル決定回路と、
前記コンテキスト基盤の量子化レベルによって第２スイッチ信号を生成する第２スイッチコントローラと、
前記第２スイッチ信号に基づいて、前記対応する要素を第１量子化器または平均回路に伝送する第３スイッチ回路と、
第１量子化レベルを有する前記コンテキスト基盤の量子化レベルに基づいて、前記第１量子化器から出力された第１量子化された値を逆量子化して、前記対応する要素に対する前記要素圧縮データを生成する第１逆量子化器と、
第２量子化レベルを有する前記コンテキスト基盤の量子化レベルに基づいて、前記平均回路の出力信号を量子化して、第２量子化された値を出力する第２量子化器と、
前記第２量子化レベルを有する前記コンテキスト基盤の量子化レベルに基づいて、前記第２量子化された値を逆量子化して、前記対応する要素に対する前記要素圧縮データを生成する第２逆量子化器と、
前記第２スイッチ信号に基づいて、前記第１逆量子化器の出力信号または前記第２逆量子化器の出力信号を前記対応する要素に対する前記要素圧縮データを前記第２スイッチ回路に出力する第４スイッチ回路と、
前記第２スイッチ信号に基づいて、前記第１量子化された値または前記第２量子化された値を前記対応する要素に対する前記要素ビットストリームを前記第２スイッチ回路に出力する第５スイッチ回路と、を含み、
前記第１量子化器は、前記第１量子化レベルを有する前記コンテキスト基盤の量子化レベルに基づいて、前記対応する要素を量子化して、前記第１量子化された値を出力し、
前記平均回路は、前記現在ピクセルの前記ピクセル値と前記現在ピクセルの次のピクセルのピクセル値とを平均する請求項３に記載のイメージ圧縮回路。
【請求項８】
前記フレームメモリが、複数のフレームメモリユニットを含む時、
前記フレームメモリコントローラは、前記現在ビットストリームを前記複数のフレームメモリユニットのうちの何れか１つに書き込みすると同時に、前記複数のフレームメモリユニットのうちの他の１つから前記以前フレームビットストリームを読み出しする請求項１に記載のイメージ圧縮回路。
【請求項９】
前記動的キャパシタンス補償回路は、
前記現在フレームに基づいて最終平坦レベルを生成し、前記現在フレーム、前記以前フレーム圧縮データ、及び前記最終平坦レベルに基づいて以前フレーム基本基準値を生成する第１ステージ補償回路と、
前記以前フレーム基本基準値、前記現在フレーム、前記現在フレーム圧縮データ、前記以前フレーム圧縮データ、及び前記最終平坦レベルに基づいて前記以前フレーム基準値を生成する第２ステージ補償回路と、
を含む請求項１に記載のイメージ圧縮回路。
【請求項１０】
前記オーバードライブ回路は、
複数のオーバードライブピクセル値を保存するオーバードライブテーブルと、
前記複数のオーバードライブピクセル値のうちから前記現在ピクセルの前記ピクセル値と前記以前フレーム基準値とに対応する少なくとも１つをサーチ値で読み出し、前記少なくとも１つのサーチ値に基づいて、前記現在ピクセルに対して前記オーバードライブピクセル値を含む前記現在オーバードライブされたフレームを生成するテーブルサーチコントローラと、
前記現在オーバードライブされたフレームをディスプレイに伝送するディスプレイドライバーインターフェースと、
を含む請求項１に記載のイメージ圧縮回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、イメージ圧縮回路に係り、特に、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）の応答速度を上げるために、所望の圧縮率を保証しながら、データ切れ目（ｄａｔａ  ｔｒｕｎｃａｔｉｏｎ）なしに高圧縮率を果たすことができるイメージ圧縮回路に関する。
【背景技術】
【０００２】
イメージをディスプレイするディスプレイとしてＬＣＤが多く使われる。ＬＣＤでモーションブラー（ｍｏｔｉｏｎ  ｂｌｕｒ）が発生する恐れがある。モーションブラーは、映画（ｍｏｖｉｅ）またはアニメーション（ａｎｉｍａｔｉｏｎ）のように連続したイメージ（ｓｅｑｕｅｎｃｅ  ｏｆ  ｉｍａｇｅｓ）または静止イメージ（ｓｔｉｌｌ  ｉｍａｇｅ）内で迅速に動く物体の明らかな縞状（ａｐｐａｒｅｎｔ  ｓｔｒｉｐｉｎｇ）である。モーションブラーは、ＬＣＤの応答速度、すなわち、ピクセル値の変化による液晶の応答速度が遅いために発生する。
【０００３】
ＬＣＤでモーションブラーを減らすために、オーバードライブアルゴリズム（ｏｖｅｒｄｒｉｖｅ  ａｌｇｏｒｉｔｈｍ）がよく使われる。オーバードライブアルゴリズムは、ピクセルに供給される通常の電圧よりも高電圧を供給して、ピクセルの応答速度を高めることである。
特定のフレーム（ｆｒａｍｅ）に対してオーバードライブ電圧を計算するために、オーバードライブアルゴリズムは、以前フレームデータをメモリに保存し、現在フレームデータとメモリに保存された以前フレームデータとを互いに比較し、該比較の結果によって、オーバードライブ電圧を計算する。新たに計算されたオーバードライブ電圧は、ＬＣＤに出力され、メモリに保存された以前フレームデータは、現在フレームデータにアップデートされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００８／１６５１０５号明細書
【特許文献２】米国特許出願公開第２０１０／２９５８７２号明細書
【特許文献３】韓国特許出願公開第２００８／０４７０８１号明細書
【特許文献４】韓国特許第１０３０５４６号公報
【特許文献５】特開２００８−２８１７３４号公報
【特許文献６】特開２００６−１１３３５９号公報
【特許文献７】米国特許第７，９２５，１１１号公報
【特許文献８】米国特許出願公開第２００９／２５１４７７号明細書
【特許文献９】米国特許出願公開第２００９／００９４６１号明細書
【特許文献１０】米国特許出願公開第２００７／２８５３７１号明細書
【特許文献１１】米国特許出願公開第２００６／１６４３６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的な課題は、ＬＣＤの応答速度を上げるために、所望の圧縮率を保証しながら、データ切れ目なしに高圧縮率を果たすことができるイメージ圧縮回路、それを含むディスプレイシステム、及び該ディスプレイシステムの動作方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の実施形態によるイメージ圧縮回路は、現在フレームを圧縮し、現在フレーム圧縮データと現在フレームビットストリームとを出力するエンコーダと、現在フレームビットストリームをフレームメモリに書き込みすると同時に、フレームメモリから以前フレームビットストリームを読み出しするフレームメモリコントローラと、以前フレームビットストリームをデコーディングして、以前フレーム圧縮データを出力するデコーダと、現在フレーム、現在フレーム圧縮データ、及び以前フレーム圧縮データに基づいて、以前フレーム基準値を出力する動的キャパシタンス補償コントローラと、現在フレームの現在ピクセルのピクセル値と以前フレーム基準値とに基づいて、現在ピクセルに対するオーバードライブピクセル値を含む現在オーバードライブされたフレームを生成するオーバードライブ回路と、を含む。
エンコーダは、可変ビット率エンコーディング方法と固定ビット率エンコーディング方法とのうちの何れか１つを使って、現在フレームを圧縮し、現在フレーム圧縮データと現在フレームビットストリームとを出力する。
【０００７】
エンコーダは、現在フレームを前処理して、該前処理されたイメージデータを生成する前処理回路と、前処理されたイメージデータに含まれた要素を可変ビット率（Ｖａｒｉａｂｌｅ  Ｂｉｔ  Ｒａｔｅ、ＶＢＲ）でエンコードするＶＢＲエンコーダと、要素を固定ビット率（Ｃｏｎｓｔａｎｔ  Ｂｉｔ  Ｒａｔｅ、ＣＢＲ）でエンコードするＣＢＲエンコーダと、第１スイッチ信号に応答して、要素をＶＢＲエンコーダまたはＣＢＲエンコーダに伝送する第１スイッチ回路と、第１スイッチ信号に応答して、ＶＢＲエンコーダのそれぞれから出力された要素圧縮データと要素ビットストリームとを出力するか、またはＣＢＲエンコーダのそれぞれから出力された要素圧縮データと要素ビットストリームとを出力する第２スイッチ回路と、第２スイッチ回路から出力された要素のそれぞれに対する要素ビットストリームを累算して、全要素累算ビットを生成する累算器と、全要素累算ビットに基づいて、第１スイッチ信号を生成する第１スイッチコントローラと、第２スイッチ回路から出力された要素のそれぞれに対する要素ビットストリームを併合して、現在フレームビットストリームを生成する整頓されたビットストリーム併合回路と、を含み、現在フレーム圧縮データは、要素のそれぞれに対する要素圧縮データを含む。
【０００８】
ＶＢＲエンコーダのそれぞれは、最終量子化レベルに基づいて、要素のうち対応する要素を量子化して、該量子化された値を生成し、最終量子化レベルに基づいて、量子化された値を逆量子化して、対応する要素に対する要素圧縮データを生成する量子化回路と、互いに異なるエンコーディング方法を行うコーダのうちの何れか１つを用いて、量子化された値をエンコーディングして、対応する要素に対する要素ビットストリームを生成するコーディング回路と、を含む。
【０００９】
ＣＢＲエンコーダのそれぞれは、要素のうち対応する要素に対する現在ピクセルの周辺ピクセルのそれぞれのピクセル値の差を用いて、周辺ピクセルを含む領域に対するコンテキスト基盤の量子化レベルを決定するコンテキスト基盤の量子化レベル決定回路と、コンテキスト基盤の量子化レベルによって第２スイッチ信号を生成する第２スイッチコントローラと、第２スイッチ信号に基づいて、対応する要素を第１量子化器または平均回路に伝送する第３スイッチ回路と、第１量子化レベルを有するコンテキスト基盤の量子化レベルに基づいて、第１量子化器から出力された第１量子化された値を逆量子化して、対応する要素に対する要素圧縮データを生成する第１逆量子化器と、第２量子化レベルを有するコンテキスト基盤の量子化レベルに基づいて、平均回路の出力信号を量子化して、第２量子化された値を出力する第２量子化器と、第２量子化レベルを有するコンテキスト基盤の量子化レベルに基づいて、第２量子化された値を逆量子化して、対応する要素に対する要素圧縮データを生成する第２逆量子化器と、第２スイッチ信号に基づいて、第１逆量子化器の出力信号または第２逆量子化器の出力信号を対応する要素に対する要素圧縮データを第２スイッチ回路に出力する第４スイッチ回路と、第２スイッチ信号に基づいて、第１量子化された値または第２量子化された値を対応する要素に対する要素ビットストリームを第２スイッチ回路に出力する第５スイッチ回路と、を含み、第１量子化器は、第１量子化レベルを有するコンテキスト基盤の量子化レベルに基づいて、対応する要素を量子化して、第１量子化された値を出力し、平均回路は、現在ピクセルのピクセル値と現在ピクセルの次のピクセルのピクセル値とを平均する。
【００１０】
整頓されたビットストリーム併合回路は、それぞれが要素のそれぞれに対する要素ビットストリームを保存するビットバッファと、ビットバッファのそれぞれが満ちる度に、ビットバッファのそれぞれから出力された要素のそれぞれに対する要素ビットストリームを現在フレームビットストリームに併合する併合回路と、を含む。
フレームメモリが、フレームメモリユニットを含む時、フレームメモリコントローラは、現在ビットストリームをフレームメモリユニットのうちの何れか１つに書き込みすると同時に、フレームメモリユニットのうちの他の１つから以前フレームビットストリームをリード読み出しする。
【００１１】
動的キャパシタンス補償回路は、現在フレームに基づいて最終平坦レベルを生成し、現在フレーム、以前フレーム圧縮データ、及び最終平坦レベルに基づいて以前フレーム基本基準値を生成する第１ステージ補償回路と、以前フレーム基本基準値、現在フレーム、現在フレーム圧縮データ、以前フレーム圧縮データ、及び最終平坦レベルに基づいて以前フレーム基準値を生成する第２ステージ補償回路と、を含む。
オーバードライブ回路は、オーバードライブピクセル値を保存するオーバードライブテーブルと、オーバードライブピクセル値のうちから現在ピクセルのピクセル値と以前フレーム基準値とに対応する少なくとも１つをサーチ値で読み出しし、少なくとも１つのサーチ値に基づいて、現在ピクセルに対してオーバードライブピクセル値を含む現在オーバードライブされたフレームを生成するテーブルサーチコントローラと、現在オーバードライブされたフレームをディスプレイに伝送するディスプレイドライバーインターフェースと、を含む。
【００１２】
少なくとも１つのサーチ値が、複数のサーチ値である時、テーブルサーチコントローラは、複数のサーチ値を補間して、オーバードライブピクセル値を生成する。
本発明の実施形態によるディスプレイシステムは、現在ピクセルに対してオーバードライブピクセル値を含む現在オーバードライブされたフレームをディスプレイするＬＣＤと、現在オーバードライブされたフレームを生成するイメージ圧縮回路と、を含む。
【発明の効果】
【００１３】
本発明の実施形態によるイメージ圧縮回路は、ＬＣＤの応答速度を上げるために、所望の圧縮率を保証しながら、データ切れ目なしに高圧縮率を果しうる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態によるディスプレイコントローラを含むディスプレイシステムのブロック図。
【図２】図１に示されたハイブリッドイメージ圧縮回路に含まれたハイブリッドエンコーダのブロック図。
【図３】固定ビット率（ＣＢＲ）ユニットを示す図。
【図４】図２に示された可変ビット率エンコーダのうちの何れか１つのブロック図。
【図５】図４に示されたコンテキスト基盤の量子化レベル決定回路の動作を説明する概念図。
【図６】図４に示されたレート基盤の量子化レベル決定回路の動作を説明する概念図。
【図７】図４に示された量子化器と逆量子化器との動作を説明する概念図。
【図８】図４に示された第３スイッチコントローラの動作を説明する概念図。
【図９】図４に示されたゴロムコーダの動作を説明する概念図。
【図１０】図２に示された固定ビット率エンコーダのうちの何れか１つのブロック図。
【図１１】図２に示された整頓されたビットストリーム併合回路のブロック図。
【図１２】図１に示されたフレームメモリコントローラの動作を説明するブロック図。
【図１３】図１に示されたフレームメモリのフレームメモリ割り当てを説明するブロック図。
【図１４】図１に示された動的キャパシタンス補償コントローラのブロック図。
【図１５】図１４に示された動き推定回路のブロック図。
【図１６】図１４に示された動き推定回路で使われる検索範囲を示す図。
【図１７Ａ】図１４に示された平坦レベル決定回路の動作を説明する概念図。
【図１７Ｂ】図１４に示された平坦レベル決定回路の動作を説明する概念図。
【図１７Ｃ】図１４に示された平坦レベル決定回路の動作を説明する概念図。
【図１８】図１に示されたオーバードライブテーブルの一実施形態を示す図。
【図１９】図１に示されたディスプレイコントローラを含むディスプレイシステムの実施形態を示す図。
【図２０】図１または図１９に示されたディスプレイシステムの動作方法を説明するフローチャート。
【発明を実施するための形態】
【００１５】
以下、添付した図面を参照して、本発明を詳しく説明する。
図１は、本発明の実施形態によるディスプレイコントローラを含むディスプレイシステムを示す。ディスプレイシステム１００は、ディスプレイコントローラ１１０とディスプレイ１２０とを含む。この際、ディスプレイ１２０は、ＬＣＤとして具現可能である。
【００１６】
ディスプレイシステム１００は、ＬＣＤ１２０を含むＴＶ（Ｔｅｌｅｖｉｓｉｏｎ）、ＩＰＴＶ（Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ  ＴＶ）、３Ｄ  ＴＶ、または携帯用電子装置（ｐｏｒｔａｂｌｅ  ｅｌｅｃｔｒｏｎｉｃ  ｄｅｖｉｃｅ）として具現可能である。携帯用電子装置は、ラップトップコンピュータ（Ｌａｐｔｏｐ  Ｃｏｍｐｕｔｅｒ）、スマートフォン、タブレットＰＣ（Ｔａｂｌｅｔ  Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＥＤＡ（Ｅｎｔｅｒｐｒｉｓｅ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ  Ｍｕｌｔｉｍｅｄｉａ  Ｐｌａｙｅｒ）、ＰＮＤ（Ｐｅｒｓｏｎａｌ  Ｎａｖｉｇａｔｉｏｎ  ＤｅｖｉｃｅまたはＰｏｒｔａｂｌｅ  Ｎａｖｉｇａｔｉｏｎ  Ｄｅｖｉｃｅ）、または電子ブック（ｅ−ｂｏｏｋ）として具現可能である。
【００１７】
ＬＣＤ１２０の応答速度（ｒｅｓｐｏｎｓｅ  ｓｐｅｅｄ）を増加させるためのオーバードライブアルゴリズム（ｏｖｅｒｄｒｉｖｅ  ａｌｇｏｒｉｔｈｍ）を行うハイブリッドイメージ圧縮回路（ｈｙｂｒｉｄ  ｉｍａｇｅ  ｃｏｍｐｒｅｓｓｉｏｎ  ｃｉｒｃｕｉｔ）１１１は、ディスプレイコントローラ１１０の一部として具現可能である。
図１を参照すると、ハイブリッドイメージ圧縮回路１１１は、ハイブリッドエンコーダ２００、フレームメモリコントローラ３００、フレームメモリ４００、ハイブリッドデコーダ５００、動的キャパシタンス補償（Ｄｙｎａｍｉｃ  Ｃａｐａｃｉｔａｎｃｅ  Ｃｏｍｐｅｎｓａｔｉｏｎ、ＤＣＣ）コントローラ６００、テーブルサーチコントローラ７００、オーバードライブテーブル８０１を保存するメモリ８００、及びディスプレイドライブインターフェース（ｄｉｓｐｌａｙ  ｄｒｉｖｅ  ｉｎｔｅｒｆａｃｅ）９００を含む。オーバードライブ回路は、要素７００、８００、及び９００で構成される。
【００１８】
圧縮機（ｃｏｍｐｒｅｓｓｏｒ）の機能を行うハイブリッドエンコーダ２００は、現在（原）フレーム（ｃｕｒｒｅｎｔ（ｏｒｉｇｉｎａｌ）ｆｒａｍｅ；ｃｆ＿ｏｒｇ）を受信して圧縮し、現在（原）フレーム圧縮データ（ｃｕｒｒｅｎｔ（ｏｒｉｇｉｎａｌ）ｆｒａｍｅ  ｃｏｍｐｒｅｓｓｅｄ  ｄａｔａ；ｃｆ＿ｃｏｍｐｒｅｓｓ）をＤＣＣコントローラ６００に出力すると同時に、現在（原）フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍをフレームメモリコントローラ３００に出力する。
【００１９】
現在フレームｃｆ＿ｏｒｇは、第１データフォーマット（ｆｏｒｍａｔ）、例えば、ＲＧＢ要素（ｃｏｍｐｏｎｅｎｔｓ）と表現され、現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓは、第２データフォーマット、例えば、ＹＣｂＣｒ要素、ＹＵＶ要素、またはＹＣｏＣｇ要素などと表現される。現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓは、復元値（ｒｅｃｏｎｓｔｒｕｃｔｅｄ  ｖａｌｕｅｓ；ｃｆ＿ｒｅｃ）とコーディング動作の間の付加情報、例えば、量子化レベル（ｑｕａｎｔｉｚａｔｉｏｎ  ｌｅｖｅｌ；ｃｆ＿Ｑ）とを含みうる。
【００２０】
フレームメモリコントローラ３００は、現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍをフレームメモリ４００に書き込むと同時に、フレームメモリ４００から読み出された以前フレームビットストリームｐｆ＿ｂｉｔｓｔｒｅａｍをハイブリッドデコーダ５００に伝送する。
フレームメモリコントローラ３００の制御によって、フレームメモリ４００は、現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍを第１フレームメモリユニットに書き込みするライト動作を行うと同時に、第１フレームメモリユニットと互いに異なる第２フレームメモリユニットとから読み出された以前フレームビットストリームｐｆ＿ｂｉｔｓｔｒｅａｍをハイブリッドデコーダ５００に出力するリード動作を行う。
【００２１】
ライト動作とリード動作とが同時に行われる間に、フレームメモリコントローラ３００は、１つのフレームメモリユニットに対して、ライト動作とリード動作とが同時に行われないように、または１つのフレームメモリユニットに対して、オーバーライト（ｏｖｅｒｗｒｉｔｅ）が発生しないように、フレームメモリ４００の動作を制御することができる。
フレームメモリ４００が、現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍを保存する時、圧縮解除機（ｄｅ−ｃｏｍｐｒｅｓｓｏｒ）の機能を行うハイブリッドデコーダ５００は、以前フレームビットストリームｐｆ＿ｂｉｔｓｔｒｅａｍを圧縮解除して、以前フレーム圧縮データ（ｐｒｅｖｉｏｕｓ  ｆｒａｍｅ  ｃｏｍｐｒｅｓｓｅｄ  ｄａｔａ；ｐｆ＿ｃｏｍｐｒｅｓｓ）を復元する（ｒｅｔｒｉｅｖｅ）。  
【００２２】
以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓは、復元値ｐｆ＿ｒｅｃとコーディング動作の間の付加情報、例えば、量子化レベルｐｆ＿Ｑとを含みうる。ここで、以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓは、圧縮後の以前フレーム復元データ（ｐｒｅｖｉｏｕｓ  ｆｒａｍｅ  ｒｅｔｒｉｅｖｅｄ  ｄａｔａ）を意味するものであって、以前フレーム圧縮解除されたデータ（ｐｒｅｖｉｏｕｓ  ｆｒａｍｅ  ｄｅｃｏｍｐｒｅｓｓｅｄ  ｄａｔａ）と同じ意味として使われる。
ＤＣＣコントローラ６００は、現在フレームｃｆ＿ｏｒｇ、現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ、及び以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓに基づいて、現在フレームｃｆ＿ｏｒｇに含まれた現在ピクセルに対する以前フレーム基準値ｐｆ＿ｒｅｆを生成する。
【００２３】
テーブルサーチコントローラ７００は、現在フレームｃｆ＿ｏｒｇの現在ピクセルのピクセル値と以前フレーム基準値ｐｆ＿ｒｅｆとをインデックスｔｂｌ＿ｉｄｘ１＝ｃｆ＿ｏｒｇ、ｔｂｌ＿ｉｄｘ２＝ｐｆ＿ｒｅｆとして使って、オーバードライブテーブル８０１から現在ピクセルに対する少なくとも１つのサーチ値ｔｂｌ＿ｖａｌｕｅをサーチする。
テーブルサーチコントローラ７００は、少なくとも１つのサーチ値ｔｂｌ＿ｖａｌｕｅを用いて、現在フレームｃｆ＿ｏｒｇの現在ピクセルに対するオーバードライブピクセル値を生成し、オーバードライブピクセル値またはオーバードライブピクセル値を含む現在オーバードライブされたフレーム（ｃｕｒｒｅｎｔ  ｏｖｅｒｄｒｉｖｅｎ  ｆｒａｍｅ；ｃｆ＿ｏｄ）をディスプレイドライバーインターフェース９００に出力することができる。
【００２４】
場合によっては、現在フレームｃｆ＿ｏｒｇは、現在フレームｃｆ＿ｏｒｇそれ自体、または現在フレームｃｆ＿ｏｒｇの現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｆ＿ｖａｌを意味する。また、場合によっては、現在オーバードライブされたフレームｃｆ＿ｏｄは、現在オーバードライブされたフレームｃｆ＿ｏｄそれ自体、またはオーバードライブピクセル値を意味する。
ここで、ピクセル値と以前フレーム基準値ｐｆ＿ｒｅｆは、グレースケール（ｇｒａｙｓｃａｌｅ）電圧、明るさ（ｂｒｉｇｈｔｎｅｓｓ）値、または輝度値（ｌｕｍｉｎａｎｃｅ  ｖａｌｕｅ）を意味する。
【００２５】
メモリ８００は、オーバードライブテーブル８０１を保存することができる不揮発性メモリとして具現されるか、またはテーブルサーチコントローラ７００の動作（ｏｐｅｒａｔｉｏｎ）メモリとして使われる揮発性メモリとして具現可能である。この際、動作メモリは、オーバードライブテーブル８０１を保存またはロード（ｌｏａｄ）することができる。
オーバードライブテーブル８０１は、図１８に示したように、オーバードライブピクセル値を保存することができる。ディスプレイドライブインターフェース９００は、オーバードライブピクセル値またはオーバードライブピクセル値を含む現在オーバードライブされたフレームｃｆ＿ｏｄをディスプレイ１２０に伝送しうる。
【００２６】
ＬＣＤとして具現可能なディスプレイ１２０は、現在ピクセルに対するオーバードライブピクセル値を含む現在オーバードライブされたフレームｃｆ＿ｏｄに相応するイメージをディスプレイすることができる。
図２は、図１に示されたハイブリッドイメージ圧縮回路に含まれたハイブリッドエンコーダ２００のブロック図を示す。図２を参照すると、ハイブリッドエンコーダ２００は、前処理回路（ｐｒｅ−ｐｒｏｃｅｓｓ  ｃｉｒｃｕｉｔ）２０１、第１スイッチ回路２０３、第１エンコーダブロック２１０、第２エンコーダブロック２３０、第１スイッチコントローラ２４０、第２スイッチ回路２５０、累算器２５５、及び整頓されたビットストリーム併合回路（Ｏｒｄｅｒｅｄ  Ｂｉｔｓｔｒｅａｍ  Ｍｅｒｇｉｎｇ  Ｃｉｒｃｕｉｔ、ＯＢＭＣ）２６０を含む。
【００２７】
前処理回路２０１は、現在フレームｃｆ＿ｏｒｇを前処理し、該前処理されたイメージデータ（ｐｒｅ−ｐｒｏｃｅｓｓｅｄ  ｉｍａｇｅ  ｄａｔａ；ｃｆ＿ｐｒｅ）を出力する。さらに高いコーディング能を果たすために、前処理回路２０１は、現在フレームｃｆ＿ｏｒｇに対してカラー変換（ｃｏｌｏｒ  ｔｒａｎｓｆｏｒｍａｔｉｏｎ）とサブサンプリング（ｓｕｂ−ｓａｍｐｌｉｎｇ）とを行うことができる。
前処理されたイメージデータｃｆ＿ｐｒｅは、要素を含みうる。これらの要素は、イメージデータ（例えば、ＲＧＢ要素、ＹＣｂＣｒ要素、ＹＵＶ要素、またはＹＣｏＣｇ、など）と、パターン（ｐａｔｔｅｒｎ）情報のような付加情報と、を含みうる。
【００２８】
第１スイッチコントローラ２４０は、累算器２５５から出力された全要素（ａｌｌ  ｃｏｍｐｏｎｅｎｔ）累算ビットｂｉｔｓ＿ｕｓｅｄを受信し、数式１によって、第１スイッチ信号ＳＷ１を生成する。全要素累算ビットｂｉｔｓ＿ｕｓｅｄは、各要素累算ビットｂｉｔｓ＿ｕｓｅｄ＿１〜ｂｉｔｓ＿ｕｓｅｄ＿ｍの累算結果である。
第１レベル、例えば、ローレベルを有する第１スイッチ信号ＳＷ１に応答して、第１スイッチ回路２０３は、前処理されたイメージデータｃｆ＿ｐｒｅを第１エンコーダブロック２１０に伝送する。したがって、第１エンコーダブロック２１０は、前処理されたイメージデータｃｆ＿ｐｒｅに含まれた要素、例えば、ＹＣｂＣｒ要素のそれぞれ、ＹＵＶ要素のそれぞれ、またはＹＣｏＣｇ要素のそれぞれをエンコーディングする。
【００２９】
第１レベルを有する第１スイッチ信号ＳＷ１に応答して、第２スイッチ回路２５０は、第１エンコーダブロック２１０から出力された各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝１からｍ；ｍは、自然数）をＯＢＭＣ２６０に出力し、各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊをＤＣＣコントローラ６００に出力する。この際、現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓは、各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１からｃｆ＿ｃｏｍｐｒｅｓｓ＿ｍを含む。
【００３０】
第１スイッチ信号ＳＷ１が、第１レベルを有する時、要素２０３、２１０、及び２５０は、第１エンコーディング経路を生成する。また、第２レベル、例えば、ハイレベルを有する第１スイッチ信号ＳＷ１に応答して、第１スイッチ回路２０３は、前処理されたイメージデータｃｆ＿ｐｒｅを第２エンコーダブロック２３０に伝送する。したがって、第２エンコーダブロック２３０は、前処理されたイメージデータｃｆ＿ｐｒｅに含まれた要素、例えば、ＹＣｂＣｒ要素のそれぞれ、ＹＵＶ要素のそれぞれ、またはＹＣｏＣｇ要素のそれぞれをエンコーディングする。
【００３１】
第２レベルを有する第１スイッチ信号ＳＷ１に応答して、第２スイッチ回路２５０は、第２エンコーダブロック２３０から出力された各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊをＯＢＭＣ２６０に出力し、各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊをＤＣＣコントローラ６００に出力する。第１スイッチ信号ＳＷ１が、第２レベルを有する時、要素２０３、２３０、及び２５０は、第２エンコーディング経路を生成する。
【００３２】
累算器２５５は、第２スイッチ回路２５０から出力された各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１からｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍに含まれたピクセルをエンコーディングするために使われたビット数を累算し、該累算の結果によって、全要素累算ビットｂｉｔｓ＿ｕｓｅｄを第１スイッチコントローラ２４０に出力する。第１スイッチコントローラ２４０から出力された第１スイッチ信号ＳＷ１によって、前処理されたイメージデータｃｆ＿ｐｒｅが、第１エンコーダブロック２１０または第２エンコーダブロック２３０によってエンコーディングされることによって、データ切れ目は防止される。
【００３３】
図３は、固定ビット率（ＣＢＲ）ユニットを示す。現在フレームｃｆ＿ｏｒｇの一部であるＣＢＲユニットＣＢＲＵは、所望の圧縮率（ｄｅｓｉｒｅｄ  ｃｏｍｐｒｅｓｓｉｏｎ  ｒａｔｉｏ）を常に保持するための本質的な処理ブロック（ｆｕｎｄａｍｅｎｔａｌｐｒｏｃｅｓｓｉｎｇ  ｂｌｏｃｋ）と定義される。例えば、１つのＣＢＲユニットＣＢＲＵは、１つのフレーム、イメージライン、またはピクセルと定義される。
【００３４】
第１スイッチコントローラ２４０は、１つのＣＢＲユニットＣＢＲＵに対する所望の圧縮率を保持するために、適応的に（ａｄａｐｔｉｖｅｌｙ）前処理されたイメージデータｃｆ＿ｐｒｅを第１エンコーダブロック２１０または第２エンコーダブロック２３０に伝送できるように第１スイッチ回路２０３を制御することができる。
第１スイッチコントローラ２４０は、数式１と表現されるアルゴリズムによって第１スイッチ信号ＳＷ１を生成することができる。
【００３５】
【数１】
2014057299.tif 000003
図３に示したように、現在フレームｃｆ＿ｏｒｇの現在ピクセルｉをエンコーディングする前に、第１エンコーダブロック２１０または第２エンコーダブロック２３０に対する選択が必要である。このために、第１スイッチコントローラ２４０は、現在ＣＢＲユニットＣＢＲＵで処理されるピクセルと残りのビットとを計算する。
【００３６】
ｂｉｔｓ＿ｔｏｔａｌ−ｂｉｔｓ＿ｕｓｅｄは、残りのビット（または、残りのビット数）を意味する。（ｎ−１）＊ｂｐｐ＿ＭＡＸは、パイプラインで現在処理されているピクセルをエンコーディングするための最大ビット（または、最大ビット数）を意味する。ｌｅｆｔ＿ｐｉｘｅｌｓ＊ｂｐｐ＿ＣＢＲは、ＣＢＲエンコーダの制限（ｒｅｓｔｒｉｃｔｉｏｎ）下でＣＢＲユニットＣＢＲＵに残りのピクセルをエンコーディングする時、要求されるビット（または、ビット数）を意味する。
所望の圧縮率を保証するために、ＣＢＲエンコーダでピクセルごとに割り当てられたビットｂｐｐ＿ＣＢＲは、所望の圧縮率下でピクセルごとに利用可能なビットｂｐｐ＿ＴＧＴよりも大きくてはならない。したがって、ｂｐｐ＿ＣＢＲは、ｂｐｐ＿ＴＧＴよりも小さくなければならない。
【００３７】
ｂｐｐ＿ＣＢＲとｂｐｐ＿ＴＧＴとが同じである時、１つのピクセルのためにＣＢＲエンコーダが選択されれば、ＣＢＲユニットＣＢＲＵに残っているあらゆるピクセルは、数式１によって、ＣＢＲエンコーダによってエンコードされる。
数式１を参照すると、（ｎ−１）、ｂｐｐ＿ＭＡＸ、ｂｐｐ＿ＣＢＲ、及びｂｉｔｓ＿ｔｏｔａｌのそれぞれは、固定された値であり、ｌｅｆｔ＿ｐｉｘｅｌｓは、第１スイッチコントローラ２４０の内部に具現された内部カウンタ（ｉｎｔｅｒｎａｌ  ｃｏｕｎｔｅｒ）によって計算され、全要素累算ビットｂｉｔｓ＿ｕｓｅｄは、累算器２５５から入力される。
【００３８】
再び図２を参照すると、第１エンコーダブロック２１０は、複数の可変ビット率（ＶＢＲ）エンコーダ２１１−１〜２１１−ｍ（ｍは、自然数）を含む。例えば、第１ＶＢＲエンコーダ２１１−１は、Ｙデータ（ｌｕｍａ  ｄａｔａまたはｌｕｍｉｎａｎｃｅ  ｄａｔａ）またはＹ要素（Ｙ  ｃｏｍｐｏｎｅｎｔ）をエンコードし、Ｙ要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝１＝Ｙ）とＹ要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝１＝Ｙ）とを第２スイッチ回路２５０に出力する。
第２ＶＢＲエンコーダ２１１−２は、Ｃｂデータ（ｂｌｕｅ−ｄｉｆｆｅｒｅｎｃｅ  ｃｈｒｏｍａ  ｄａｔａ、または、Ｃｂ要素）、Ｕデータ（または、Ｕ要素）、またはＣｏデータ（または、Ｃｏ要素）をエンコードし、Ｃｂ、Ｕ、またはＣｏ要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝２＝Ｃｂ、Ｕ、または、Ｃｏ）とＣｂ、Ｕ、またはＣｏ要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝２＝Ｃｂ、Ｕ、または、Ｃｏ）とを第２スイッチ回路２５０に出力する。
【００３９】
第３ＶＢＲエンコーダ２１１−３は、Ｃｒデータ（ｒｅｄ−ｄｉｆｆｅｒｅｎｃｅ  ｃｈｒｏｍａ  ｄａｔａ、または、Ｃｒ要素）、Ｖデータ（または、Ｖ要素）、またはＣｇデータ（または、Ｃｇ要素）をエンコードし、Ｃｒ、Ｖ、またはＣｇ要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝３＝Ｃｒ、Ｖ、または、Ｃｇ）とＣｒ、Ｖ、またはＣｇ要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝３＝Ｃｒ、Ｖ、または、Ｃｇ）とを第２スイッチ回路２５０に出力する。
前処理されたイメージデータｃｆ＿ｐｒｅが、パターン情報をさらに含む時、第４ＶＢＲエンコーダ２１１−ｍ（ｍ＝４）は、パターン情報をエンコードし、パターン要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝４）とパターン要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝４）とを第２スイッチ回路２５０に出力する。
【００４０】
第２エンコーダブロック２３０は、固定ビット率（ＣＢＲ）エンコーダ２３１−１〜２３１−ｍを含む。
ＶＢＲエンコーダは、ピクセルごとに可変するビット数を出力し、ＣＢＲエンコーダは、ピクセルごとに固定されたビット数を出力する。例えば、第１ＣＢＲエンコーダ２３１−１は、Ｙデータ（または、Ｙ要素）をエンコードし、Ｙ要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝１＝Ｙ）とＹ要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝１＝Ｙ）とを第２スイッチ回路２５０に出力する。
【００４１】
第２ＣＢＲエンコーダ２３１−２は、Ｃｂデータ（または、Ｃｂ要素）、Ｕデータ（または、Ｕ要素）、またはＣｏデータ（または、Ｃｏ要素）をエンコードし、Ｃｂ、Ｕ、またはＣｏ要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝２＝Ｃｂ、Ｕ、または、Ｃｏ）とＣｂ、Ｕ、またはＣｏ要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝２＝Ｃｂ、Ｖ、またはＣｏ）とを第２スイッチ回路２５０に出力する。
第３ＣＢＲエンコーダ２３１−３は、Ｃｒデータ（または、Ｃｒ要素）、Ｖデータ（または、Ｖ要素）、またはＣｇデータ（または、Ｃｇ要素）をエンコードし、Ｃｒ、Ｖ、またはＣｇ要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝３＝Ｃｒ、Ｖ、またはＣｇ）とＣｒ、Ｖ、またはＣｇ要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝３＝Ｃｒ）とを第２スイッチ回路２５０に出力する。
【００４２】
前処理されたイメージデータｃｆ＿ｐｒｅが、パターン情報をさらに含む時、第４ＣＢＲエンコーダ２３１−ｍ（ｍ＝４）は、パターン情報をエンコードし、パターン要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊ（ｊ＝４）とパターン要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝４）とを第２スイッチ回路２５０に出力する。
ハイブリッドエンコーダ２００は、１つのＶＢＲエンコーダと１つのＣＢＲエンコーダとを使う代わりにさらに高いコーディング能を果たすために、互いに独立したＶＢＲエンコーダ２１１−１〜２１１−ｍと互いに独立したＣＢＲエンコーダ２３１−１〜２３１−ｍとを使う。
【００４３】
各ＶＢＲエンコーダ２１１−１〜２１１−ｍまたは各ＣＢＲエンコーダ２３１−１〜２３１−ｍは、前処理されたイメージデータｃｆ＿ｐｒｅに含まれた各要素に対する圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊとビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊとを出力する。
第２スイッチ回路２５０は、第１エンコーダブロック２１０と第２エンコーダブロック２３０とのうちの何れか１つから出力された各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿ｊをＤＣＣコントローラ６００に伝送し、前記何れか１つから出力された各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊをＯＢＭＣ２６０に伝送する。
【００４４】
この際、各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１からｃｆ＿ｃｏｍｐｒｅｓｓ＿ｍは、ＤＣＣコントローラ６００によって直接使われるので、各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１からｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍとは異なって、各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１からｃｆ＿ｃｏｍｐｒｅｓｓ＿ｍは、併合される必要がない。前述したように、各要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１からｃｆ＿ｃｏｍｐｒｅｓｓ＿ｍを含む現在（原）フレーム圧縮データは、ｃｆ＿ｃｏｍｐｒｅｓｓで表現する。
ＯＢＭＣ２６０は、第２スイッチ回路２５０を通じて出力された各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊを１つに併合して、１つのビットストリーム、すなわち、現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍを生成する。
【００４５】
図４は、図２に示された可変ビット率エンコーダのうちの何れか１つのブロック図を示す。図２と図４とを参照すると、ＶＢＲエンコーダ２１１−１〜２１１−ｍのそれぞれの構造と動作は、同一なので、説明の便宜上、第１ＶＢＲエンコーダ２１１−１の構造と動作を、詳しく説明する。
第１ＶＢＲエンコーダ２１１−１は、前処理されたイメージデータｃｆ＿ｐｒｅの第１要素ｃｆ＿ｐｒｅ＿１、例えば、Ｙ要素をエンコードして、第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１と第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１とを出力する。第１ＶＢＲエンコーダ２１１−１は、量子化回路（または、量子化ステージ（ｑｕａｎｔｉｚａｔｉｏｎ  ｓｔａｇｅ）２１３とコーディング回路（または、コーディングステージ（ｃｏｄｉｎｇ  ｓｔａｇｅ）２１５とを含む。
【００４６】
量子化回路２１３は、前処理されたイメージデータｃｆ＿ｐｒｅの第１要素ｃｆ＿ｐｒｅ＿１を最終量子化レベルＱを用いて量子化して、該量子化された値ｙ、例えば、現在ピクセルの量子化された値を生成し、量子化された値ｙを最終量子化レベルＱを用いて逆量子化して、第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１を生成する。
コーディング回路２１５は、量子化された値ｙを互いに異なるコーディングアルゴリズムのうちの何れか１つを用いてコーディングし、該コーディングの結果によって、第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を生成する。
【００４７】
量子化回路２１３は、コンテキスト基盤の量子化レベル決定回路（ｃｏｎｔｅｘｔ−ｂａｓｅｄ  ｑｕａｎｔｉｚａｔｉｏｎ  ｌｅｖｅｌ  ｄｅｔｅｒｍｉｎａｔｉｏｎ（ＣＢＱＬＤ）ｃｉｒｃｕｉｔ）２１３−１、レート基盤の量子化レベル決定回路（ｒａｔｅ−ｂａｓｅｄ  ｑｕａｎｔｉｚａｔｉｏｎ  ｌｅｖｅｌ  ｄｅｔｅｒｍｉｎａｔｉｏｎ（ＲＢＱＬＤ）ｃｉｒｃｕｉｔ）２１３−３、第２スイッチコントローラ２１３−４、第３スイッチ回路２１３−５、量子化器（ｑｕａｎｔｉｚｅｒ）２１３−６、及び逆量子化器（ｉｎｖｅｒｓｅ−ｑｕａｎｔｉｚｅｒ）２１３−７を含む。
ＣＢＱＬＤ回路２１３−１は、ラインバッファ２１３−２を含む。図５に示したように、ラインバッファ２１３−２は、以前ライン（ＰＬ）のピクセル値と現在ライン（ＣＬ）のピクセル値とを保存する。
【００４８】
図５は、図４に示されたコンテキスト基盤の量子化レベル決定回路の動作を説明する概念図である。図４と図５とを参照すると、ハードウェア具現（ｈａｒｄｗａｒｅ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ）でフィードバックループ（ｆｅｅｄｂａｃｋ  ｌｏｏｐ）を避けるために、以前ライン（ＰＬ）で現在ピクセル（ＣＰ）の周辺ピクセルＰ１〜Ｐ７は、現在ピクセル（ＣＰ）のコンテキスト複雑性（ｃｏｎｔｅｘｔ  ｃｏｍｐｌｅｘｉｔｙ）を計算するために使われる。
本実施形態では、２つのコンテキスト複雑性、すなわち、近い（ｎｅａｒ）コンテキスト複雑性ｎｅａｒ＿ｃｃと遠い（ｆａｒ）コンテキスト複雑性ｆａｒ＿ｃｃとが定義される。
【００４９】
図５では、説明の便宜上、３つのピクセルＰ３、Ｐ４、及びＰ５が近いコンテキスト複雑性ｎｅａｒ＿ｃｃを計算するために、第１領域Ｐｎｅａｒ＿ｃｃに含まれ、７つのピクセルＰ１〜Ｐ７が遠いコンテキスト複雑性ｆａｒ＿ｃｃを計算するために、第２領域Ｐｆａｒ＿ｃｃに含まれると仮定する。
すなわち、数式２によって、近いコンテキスト複雑性ｎｅａｒ＿ｃｃは、現在ピクセル（ＣＰ）周りの近くの周辺ピクセルＰ３、Ｐ４、及びＰ５のうち対応する２つのピクセルＰ３とＰ４、及びＰ４とＰ５の間の値の差ｄｉｆｆ３とｄｉｆｆ４の最小値で計算される。
【００５０】
【数２】
2014057299.tif 000004
数式２によって、遠いコンテキスト複雑性ｆａｒ＿ｃｃは、現在ピクセル（ＣＰ）周りの遠い周辺ピクセルＰ１〜Ｐ７のうち対応する２つのピクセルＰ１とＰ２、Ｐ２とＰ３、Ｐ３とＰ４、Ｐ４とＰ５、Ｐ５とＰ６、及びＰ６とＰ７の間の値の差ｄｉｆｆ１〜ｄｉｆｆ６の和で計算される。
【００５１】
実施形態によって、計算的な複雑性（ｃｏｍｐｕｔａｔｉｏｎａｌ  ｃｏｍｐｌｅｘｉｔｙ）を減らすために、現在ピクセル周りの遠い周辺ピクセルのうち対応する２つのピクセルの間の値の差を計算する代わりに、遠い周辺ピクセルのそれぞれに対するパターン情報のような付加情報が遠いコンテキスト複雑性を計算するために使われる。
ＣＢＱＬＤ回路２１３−１は、数式２に基づいて近いコンテキスト複雑性ｎｅａｒ＿ｃｃと遠いコンテキスト複雑性ｆａｒ＿ｃｃとを計算し、該計算の結果と数式３とを用いてコンテキスト基盤の量子化レベルＱｃを計算することができる。
【００５２】
【数３】
2014057299.tif 000005
ここで、変数ｎｃ０、ｎｃ１、ｎｃ２、．．．、ｆｃ０、ｆｃ１、ｆｃ２、．．．、及びＱ＿ＭＡＸは、既定の値である。この際、ｎｃ０＜ｎｃ１、ｎｃ１＜ｎｃ２、ｆｃ０＜ｆｃ１、ｆｃ１＜ｆｃ２であり、Ｑ＿ＭＡＸは、最大値である。
【００５３】
コンテキスト基盤の量子化レベルＱｃは、コンテキスト複雑性にのみ依存的である。したがって、互いに異なる領域でコンテキスト基盤の量子化レベルは、一貫性（ｃｏｎｓｉｓｔｅｎｃｙ）を保持する。さらに高いコンテキスト複雑性を有する領域でさらに高いコンテキスト基盤の量子化レベルＱｃが発生し、さらに低コンテキスト複雑性を有する領域でさらに低いコンテキスト基盤の量子化レベルＱｃが発生する。
ピクセルＰ１〜Ｐ７のそれぞれの値に対するエンコーディングが難しい時、近いコンテキスト複雑性ｎｅａｒ＿ｃｃと遠いコンテキスト複雑性ｆａｒ＿ｃｃとが高いので、コンテキスト基盤の量子化レベルＱｃは高い。しかし、ピクセルＰ３〜Ｐ５のそれぞれの値に対するエンコーディングが難しく、残りのピクセルＰ１、Ｐ２、Ｐ６、及びＰ７のそれぞれに対するエンコードが易しい時、近いコンテキスト複雑性ｎｅａｒ＿ｃｃは高く、遠いコンテキスト複雑性ｆａｒ＿ｃｃが低いので、コンテキスト基盤の量子化レベルＱｃは低い。
【００５４】
ＲＢＱＬＤ回路２１３−３は、現在ＣＢＲユニットＣＢＲＵでエンコードされたピクセルのために使われた全要素累算ビットｂｉｔｓ＿ｕｓｅｄと所望の圧縮率下で現在ＣＢＲユニットＣＢＲＵでエンコードされたピクセルのために割り当てられたバジェットｂｕｄｇｅｔ＿ｆｏｒ＿ｐｉｘｅｌｓ＿ｅｎｃｏｄｅｄとに基づいて、レート基盤の量子化レベルＱｒを計算する。
図６は、図４に示されたレート基盤の量子化レベル決定回路の動作を説明する概念図である。図３に示したように、“ｐｉｘｅｌｓ  ｅｎｃｏｄｅｄ”は、エンコードされたピクセル数を表わす。“ｐｉｘｅｌｓ  ｅｎｃｏｄｅｄ”が、Ｎ１個である時、全要素累算ビットｂｉｔｓ＿ｕｓｅｄは、Ｎ１個のピクセルをエンコーディングするために使われたビット数を意味するものであって、現在までの各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊの和と同じである。例えば、“ｂｉｔｓ＿ｕｓｅｄ＿ｊ”は、ｊ要素ビットストリームの和を意味する。
【００５５】
“ｂｕｄｇｅｔ＿ｆｏｒ＿ｐｉｘｅｌｓ＿ｅｎｃｏｄｅｄ”は、所望の圧縮率によってＮ１個のピクセルに対するバジェットを意味する。例えば、所望の圧縮率１／ＣＲが、１／１０であり、１つのピクセルの値が、８ビットである時、１つのピクセルに対するバジェットは、８ｂｉｔｓ＊１／１０＝０．８ｂｉｔである。したがって、Ｎ１個に対するｂｕｄｇｅｔ＿ｆｏｒ＿ｐｉｘｅｌｓ＿ｅｎｃｏｄｅｄは、Ｎ１＊０．８ｂｉｔである。
図６で、（Ｎ１＊８）は、１つの要素、例えば、Ｒ要素、Ｇ要素、またはＢ要素に対する原データのビット数を意味する。“８”は、説明の便宜のための数字である。
【００５６】
ＲＢＱＬＤ回路２１３−３は、累算器２１５−６から出力された累算ビットｂｉｔｓ＿ｕｓｅｄ＿１を受信し、数式４によって、レート基盤の量子化レベルＱｒを計算することができる。ＲＢＱＬＤ回路２１３−３は、エンコードされたピクセル（ｐｉｘｅｌｓ  ｅｎｃｏｄｅｄ）の個数をカウントする内部カウンタを用いて“ｂｕｄｇｅｔ＿ｆｏｒ＿ｐｉｘｅｌｓ＿ｅｎｃｏｄｅｄ”を計算する。
【００５７】
【数４】
2014057299.tif 000006
ここで、変数ｒ０、ｒ１、ｒ２、．．．、及びＱ＿ＭＡＸは、既定の値である。この際、ｒ０＞ｒ１、ｒ１＞ｒ２であり、Ｑ＿ＭＡＸは、最大値である。
残っているバジェットｂｕｄｇｅｔ＿ｆｏｒ＿ｐｉｘｅｌｓ＿ｅｎｃｏｄｅｄ−ｂｉｔｓ＿ｕｓｅｄが大きい時、レート基盤の量子化レベルＱｒは小さく、残っているバジェットｂｕｄｇｅｔ＿ｆｏｒ＿ｐｉｘｅｌｓ＿ｅｎｃｏｄｅｄ−ｂｉｔｓ＿ｕｓｅｄが小さい時、レート基盤の量子化レベルＱｒは大きい。
【００５８】
第２スイッチコントローラ２１３−４は、コンテキスト基盤の量子化レベルＱｃとレート基盤の量子化レベルＱｒとを受信し、数式５に基づいて、第２スイッチ信号ＳＷ２を出力する。例えば、コンテキスト基盤の量子化レベルＱｃが、レート基盤の量子化レベルＱｒよりも大きい時、第２スイッチコントローラ２１３−４は、第１レベルを有する第２スイッチ信号ＳＷ２を出力する。したがって、第３スイッチ回路２１３−５は、数式３によって計算されたコンテキスト基盤の量子化レベルＱｃを最終量子化レベルＱとして出力する。
【００５９】
しかし、コンテキスト基盤の量子化レベルＱｃが、レート基盤の量子化レベルＱｒよりも小さい時、第２スイッチコントローラ２１３−４は、第２レベルを有する第２スイッチ信号ＳＷ２を出力する。したがって、第３スイッチ回路２１３−５は、数式４によって計算されたレート基盤の量子化レベルＱｒを最終量子化レベルＱとして出力する。
【００６０】
【数５】
2014057299.tif 000007
低コンテキスト複雑性を有する領域でレベルＱｃ、Ｑｒの差は大きい。しかし、最終量子化レベルＱの一貫性は、低コンテキスト複雑性を有する領域を保証するものではない。しかし、コンテキスト複雑性が増加する時、レベルＱｃ、Ｑｒの差は減少する。
【００６１】
最も高いコンテキスト複雑性を有する領域で、各レベルＱｃ、Ｑｒは、互いに同一であり得る。したがって、最も高いコンテキスト複雑性を有する領域で、最終量子化レベルＱは、一貫性を保持する。
図７は、図４に示された量子化器と逆量子化器との動作を説明する概念図である。図４と図７とを参照すると、量子化器２１３−６は、最終量子化レベルＱを用いてラインバッファ２１３−２から出力された前処理されたイメージデータｃｆ＿ｐｒｅの第１要素ｃｆ＿ｐｒｅ＿１を量子化し、該量子化の結果によって量子化された値ｙを逆量子化器２１３−７とコーディング回路２１５とに出力する。
【００６２】
逆量子化器２１３−７は、最終量子化レベルＱを用いて量子化された値ｙを逆量子化し、該逆量子化の結果によって第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１をＤＣＣコントローラ６００に出力する。
図７に示したように、前処理イメージデータｃｆ＿ｐｒｅの第１要素ｃｆ＿ｐｒｅ＿１が、８ビット（ＡＢＣＤＥＦＧＨ）であり、最終量子化レベルＱが、３である時、量子化器２１３−６は、最終量子化レベルＱ＝３ほど下位（ｌｏｗｅｒ）３ビット（ＦＧＨ）を捨て（ｄｉｓｃａｒｄ）、上位（ｕｐｐｅｒ）５ビット（ＡＢＣＤＥ）、すなわち、量子化された値ｙを出力する。８ビット（ＡＢＣＤＥＦＧＨ）のそれぞれは、２進数で表現される。
【００６３】
逆量子化器２１３−７は、５ビット（ＡＢＣＤＥ）、すなわち、量子化された値ｙに最終量子化レベルＱ＝３に該当する３だけ“０”を加えて量子化された値ｙを逆量子化し、第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１をＤＣＣコントローラ６００に出力する。
再び図４を参照すると、コーディング回路２１５は、第４スイッチ回路２１５−１、第３スイッチコントローラ２１５−２、第１コーダ２１５−３、第２コーダ２１５−４、第５スイッチ回路２１５−５、及び累算器２１５−６を含む。
第３スイッチ信号ＳＷ３に応答して、第４スイッチ回路２１５−１は、量子化された値ｙを第１コーダ２１５−３と第２コーダ２１５−４とのうちの何れか１つに伝送する。
【００６４】
図８は、図４に示された第３スイッチコントローラの動作を説明する概念図である。図５と図８とに示したように、第３スイッチコントローラ２１５−２は、現在ピクセル（ＣＰ）の周辺ピクセルＰ８、Ｐ４、Ｐ３、及びＰ５のそれぞれの値ａ、ｂ、ｃ、及びｄを受信し、該受信された値ａ、ｂ、ｃ、及びｄが互いに同一である時には、第１レベルを有する第３スイッチ信号ＳＷ３を生成し、受信された値ａ、ｂ、ｃ、及びｄが互いに同一ではない時には、第２レベルを有する第３スイッチ信号ＳＷ３を生成する。
第１レベルを有する第３スイッチ信号ＳＷ３に応答して、第４スイッチ回路２１５−１は、量子化された値ｙを第２コーダ２１５−４に伝送し、第２レベルを有する第３スイッチ信号ＳＷ３に応答して、第４スイッチ回路２１５−１は、量子化された値ｙを第１コーダ２１５−３に伝送する。
【００６５】
第１コーダ２１５−３は、ゴロムコーディング（Ｇｏｌｏｍｂ  ｃｏｄｉｎｇ）を行うゴロムコーダ（Ｇｏｌｏｍｂ  ｃｏｄｅｒ）として具現され、第２コーダ２１５−４は、ランレングスコーディング（ｒｕｎ−ｌｅｎｇｔｈ  ｃｏｄｉｎｇ）を行うランレングスコーダとして具現可能である。ゴロムコーダ２１５−３は、量子化された値ｙに対してゴロムコーディングを実行し、該実行の結果によって、第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を第５スイッチ回路２１５−５に伝送する。
図９は、図４に示されたゴロムコーダのブロック図を示す。図９を参照すると、ゴロムコーダ２１５−３は、動き計算回路（ａｃｔｉｖｉｔｙ  ｃｏｍｐｕｔａｔｉｏｎ  ｃｉｒｃｕｉｔ）２１５−３ａ、ｋ計算回路２１５−３ｂ、及びゴロムエンコーダ２１５−３ｃを含む。
【００６６】
動き計算回路２１５−３ａは、現在ピクセル（ＣＰ）の周辺ピクセルＰ８、Ｐ４、Ｐ３、及びＰ５の値ａ、ｂ、ｃ、及びｄのうち対応する２つの値の差を計算し、該計算の結果と数式６とを用いて動き（ａｃｔｉｖｉｔｙ）を計算する。
【００６７】
【数６】
2014057299.tif 000008
ｋ計算回路２１５−２ｂは、数式７を用いて動きに相応する値ｋを計算することができる。
【００６８】
【数７】
2014057299.tif 000009
ここで、変数ａｃｔｉｖｉｔｙ０、ａｃｔｉｖｉｔｙ１、ａｃｔｉｖｉｔｙ２、．．．、及びｋ＿ＭＡＸは、既定の値である。この際、ａｃｔｉｖｉｔｙ０＜ａｃｔｉｖｉｔｙ１、ａｃｔｉｖｉｔｙ１＜ａｃｔｉｖｉｔｙ２である。
【００６９】
動きが大きくなるほど値ｋは大きくなり、動きが小さくなるほど値ｋは小さくなる。
ゴロムエンコーダ２１５−３ｃは、値ｋを用いて現在ピクセル（ＣＰ）の量子化された値ｙをエンコーディングし、該エンコーディングの結果によって、第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を出力する。
図９に示したように、量子化された値ｙがＡＢＣＤＥであり、値ｋが２である時、ＡＢＣの値によって、ゴロムエンコーダ２１５−３ｃは、互いに異なるビットを含む第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を出力する。
【００７０】
例えば、ＡＢＣが“０００”である時、ゴロムエンコーダ２１５−３ｃは、“１ＤＥ”を第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１として出力する。ＡＢＣが“１００”である時、ゴロムエンコーダ２１５−３ｃは、“００００１ＤＥ”を第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１として出力する。ＡＢＣが“１１１”である時、ゴロムエンコーダ２１５−３ｃは、“０００００００１ＤＥ”を第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１として出力する。
図９に示したように、値ｋが２である時、“ＤＥ”は、二進部分（ｂｉｎａｒｙ  ｐａｒｔ）であり、“ＡＢＣ”は、一進法部分（ｕｎａｒｙ  ｐａｒｔ）であり、“１”は、分離ビット（ｓｅｐａｒａｔｉｏｎ  ｂｉｔ）である。
【００７１】
図４を再び参照すると、ランレングスコーダ２１５−４は、量子化された値ｙに対してランレングスコーディングを実行し、該実行の結果によって、第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を第５スイッチ回路２１５−５に伝送する。
第５スイッチ回路２１５−５は、第１レベルを有する第３スイッチ信号ＳＷ３に応答して、ランレングスコーダ２１５−４から出力された第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を累算器２１５−６と第２スイッチ回路２５０とに伝送する。
累算器２１５−６は、第５スイッチ回路２１５−５から出力された第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１を累算し、該累算の結果によって生成された第１要素累算ビットｂｉｔｓ＿ｕｓｅｄ＿１をＲＢＱＬＤ回路２１３−３に出力する。
【００７２】
図１０は、図２に示された固定ビット率エンコーダのうちの何れか１つのブロック図を示す。図１０を参照すると、ハイブリッドエンコーダ２００でＣＢＲエンコーダ２３１−１〜２３１−ｍと、第１エンコーダブロック２１０と第２エンコーダブロック２３０との間のスイッチングは、１つのＣＢＲユニットＣＢＲＵに対する所望の圧縮率を保証するために使われる。
図２のＣＢＲエンコーダ２３１−１〜２３１−ｍのそれぞれの構造と動作は、互いに同一なので、説明の便宜上、第１ＣＢＲエンコーダ２３１−１の構造と動作を、詳しく説明する。
【００７３】
第１ＣＢＲエンコーダ２３１−１は、ＣＢＱＬＤ回路２１３−１′、第６スイッチ回路２３３−１、第４スイッチコントローラ２３３−２、第１量子化器２３３−３、第１逆量子化器２３３−４、第７スイッチ回路２３３−５、第８スイッチ回路２３３−６、平均回路２３３−７、第２量子化器２３３−８、及び第２逆量子化器２３３−９を含む。
各量子化器２３３−３、２３３−８の構造と動作は、図４と図７とを参照して説明した量子化器２１３−６の構造と動作と同一である。また、各逆量子化器２３３−４、２３３−９の構造と動作は、図４と図７とを参照して説明した逆量子化器２１３−７の構造と動作と同一である。ＣＢＱＬＤ回路２１３−１′の構造と動作は、図４に示されたＣＢＱＬＤ回路２１３−１の構造と動作と同一である。
【００７４】
第４スイッチコントローラ２３３−２は、ＣＢＱＬＤ回路２１３−１′から出力されたコンテキスト基盤の量子化レベルＱｃに基づいて第４スイッチ信号ＳＷ４を出力する。
例えば、コンテキスト基盤の量子化レベルＱｃが、最大量子化レベルＱ＿ＭＡＸである時、第４スイッチコントローラ２３３−２は、第１レベルを有する第４スイッチ信号ＳＷ４を出力する。
第１レベルを有する第４スイッチ信号ＳＷ４に応答して、第６スイッチ回路２３３−１は、ラインバッファ２１３−２′から出力された前処理されたイメージデータｃｆ＿ｐｒｅの第１要素ｃｆ＿ｐｒｅ＿１を第１量子化器２３３−３に伝送する。
【００７５】
第１量子化器２３３−３は、最大量子化レベルＱ＿ＭＡＸに基づいて第１要素ｃｆ＿ｐｒｅ＿１を量子化し、該量子化された値ｙ１を第１逆量子化器２３３−４と第８スイッチ回路２３３−６とに伝送する。
第１逆量子化器２３３−４は、最大量子化レベルＱ＿ＭＡＸに基づいて第１量子化器２３３−３から出力された量子化された値ｙ１を逆量子化し、該逆量子化の結果によって生成された第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１を第７スイッチ回路２３３−５に伝送する。
第１レベルを有する第４スイッチ信号ＳＷ４に応答して、第７スイッチ回路２３３−５は、第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１を第２スイッチ回路２５０に伝送する。
【００７６】
第１レベルを有する第４スイッチ信号ＳＷ４に応答して、第８スイッチ回路２３３−６は、第１量子化器２３３−３によって量子化された値ｙ１を第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１として第２スイッチ回路２５０に伝送する。しかし、コンテキスト基盤の量子化レベルＱｃが、最大量子化レベルＱ＿ＭＡＸではない時、第４スイッチコントローラ２３３−２は、第２レベルを有する第４スイッチ信号ＳＷ４を出力する。
第２レベルを有する第４スイッチ信号ＳＷ４に応答して、第６スイッチ回路２３３−１は、ラインバッファ２１３−２′から出力された前処理されたイメージデータｃｆ＿ｐｒｅの第１要素ｃｆ＿ｐｒｅ＿１を平均回路２３３−７に伝送する。
【００７７】
平均回路２３３−７は、ラインバッファ２１３−２′から第１要素ｃｆ＿ｐｒｅ＿１の現在ピクセル（ＣＰ）のピクセル値ｙ′と第１要素ｃｆ＿ｐｒｅ＿１の次のピクセル（ＮＰ）のピクセル値ＮＶとを受信し、該受信された値ｙ′、ＮＶの平均値段を計算し、平均ピクセル値を出力する。
第２量子化器２３３−８は、量子化レベル（Ｑｃ＝Ｑ＿ＭＡＸ−１）に基づいて平均回路２３３−７の出力値を量子化し、該量子化の結果によって量子化された値ｙ２を第２逆量子化器２３３−９と第８スイッチ回路２３３−６とに伝送する。
【００７８】
第２逆量子化器２３３−９は、量子化レベル（Ｑｃ＝Ｑ＿ＭＡＸ−１）に基づいて第２量子化器２３３−８から出力された量子化された値ｙ２を逆量子化し、該逆量子化の結果によって生成された第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１を第７スイッチ回路２３３−５に伝送する。
第２レベルを有する第４スイッチ信号ＳＷ４に応答して、第７スイッチ回路２３３−５は、第１要素圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ＿１を第２スイッチ回路２５０に伝送する。
第２レベルを有する第４スイッチ信号ＳＷ４に応答して、第８スイッチ回路２３３−６は、第２量子化器２３３−８によって量子化された値ｙ２を第１要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１として第２スイッチ回路２５０に伝送する。
【００７９】
各ＣＢＲエンコーダ２３１−１〜２３１−ｍで最も高いコンテキスト基盤の量子化レベル（Ｑｃ＝Ｑ＿ＭＡＸ）を有する各領域に対する量子化レベルは、ＶＢＲエンコーダ２１１−１〜２１１−ｍで最も高いコンテキスト基盤の量子化レベル（Ｑｃ＝Ｑ＿ＭＡＸ）を有する各領域に対する量子化レベルと一貫性を保持する。
現在ピクセル（ＣＰ）に対して最も高いコンテキスト基盤の量子化レベル（Ｑｃ＝Ｑ＿ＭＡＸ）よりも小さなコンテキスト基盤の量子化レベル（Ｑｃ＜Ｑ＿ＭＡＸ）が検出されれば、復元エラー（ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ  ｅｒｒｏｒ）を減らすために、第１要素ｃｆ＿ｐｒｅ＿１は、要素２３３−７、２３３−８を通じて処理される。
【００８０】
図１１は、図２に示された整頓されたビットストリーム併合回路のブロック図を示す。図２と図１１とを参照すると、各ＶＢＲエンコーダ２１１−１〜２１１−ｍから出力される各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊ＝１からｍ）は、可変長を有する。したがって、整頓されていないビットストリーム併合（ｕｎｏｒｄｅｒｅｄ  ｂｉｔｓｔｒｅａｍ  ｍｅｒｇｉｎｇ）は、デコード不可能である。
ＯＢＭＣ２６０は、第１エンコーダブロック２１０または第２エンコーダブロック２３０から出力される独立した各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｊ（ｊは、１からｍ）を１つの現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍで併合する。ＯＢＭＣ２６０は、ビットバッファ２６０−１〜２６０−ｍと併合回路２６２とを含む。
【００８１】
各ビットバッファ２６０−１〜２６０−ｍは、独立した各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１からｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍを臨時保存する。
例えば、入力される各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１からｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍのビットと各ビットバッファ２６０−１〜２６０−ｍに既に保存されたビットとの和が、最大ビットｂｐｐ＿ＭＡＸよりも小さい時、入力される各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１からｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍは、各ビットバッファ２６０−１〜２６０−ｍに保存され、如何なる各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１からｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍも併合回路２６２に出力されない。しかし、入力される各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１〜ｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍのビットと各ビットバッファ２６０−１〜２６０−ｍに既に保存されたビットとの和が、最大ビットｂｐｐ＿ＭＡＸよりも大きい時、各ビットバッファ２６０−１〜２６０−ｍは、各最大ビットｂｐｐ＿ＭＡＸを併合のために併合回路２６２に出力する。この際、各要素ビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍ＿１〜ｃｆ＿ｂｉｔｓｔｒｅａｍ＿ｍの残りのビットは、各ビットバッファ２６０−１〜２６０−ｍに保存される。
【００８２】
図１１では、説明の便宜上、各スイッチが別途に示されているが、各ビットバッファ２６０−１〜２６０−ｍは、各最大ビットｂｐｐ＿ＭＡＸ単位で各要素ビットストリームを出力するために、各スイッチの機能を内部に含みうる。
前述したように、併合されたビットストリーム、すなわち、現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍは、デコード可能である。
現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍを生成する併合回路２６２は、１つのワイヤ（ｗｉｒｅ）または１つの伝送ラインとして具現可能である。
【００８３】
図１２は、図１に示されたフレームメモリコントローラの動作を説明するブロック図を示す。図１、図２、及び図１２を参照すると、たとえＶＢＲエンコーダ２１１−１〜２１１−ｍがハイブリッドエンコーダ２００に具現されても、前処理されたイメージデータｃｆ＿ｐｒｅが、ＶＢＲエンコーダ２１１−１〜２１１−ｍまたはＣＢＲエンコーダ２３１−１〜２３１−ｍに選択的に伝送されることによって、１つのＣＢＲユニットに対する所望の圧縮率は常に保持される。
図１２に示したように、現在フレームｃｆ＿ｏｒｇは、Ｎ（Ｎは、自然数）個のＣＢＲユニットに分離される。フレームメモリ４００は、（Ｎ＋１）個のフレームメモリユニットに分離される。
【００８４】
１つのフレームメモリユニットのサイズは、所望の圧縮率によって分けられた１つのＣＢＲユニットのサイズと同じである。すなわち、１つのフレームメモリユニットは、１つのＣＢＲユニットに対するビットストリームを保存する。フレームメモリコントローラ３００は、ライトフレームメモリユニット番号とリードフレームメモリユニット番号とを生成する。
現在フレームｃｆ＿ｏｒｇは、ハイブリッドエンコーダ２００によってエンコードされ、１つのＣＢＲユニットＣＢＲＵのビットストリームは、フレームメモリコントローラ３００の制御によって、フレームメモリ４００内の１つのフレームメモリユニットに保存される。
【００８５】
それと同時に、フレームメモリ４００内の他の１つのフレームメモリユニットに既に保存された以前フレームの１つのＣＢＲユニットに対するビットストリームは、フレームメモリコントローラ３００の制御によって読み出されて、ハイブリッドデコーダ５００に伝送される。
ハイブリッドデコーダ５００は、読み出されたＣＢＲユニットのビットストリームをデコードし、該デコードの結果によってデコードされたデータ、すなわち、以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓを出力する。
フレームメモリ４００に対するオーバーライトを避けるために、現在フレームｃｆ＿ｏｒｇのＣＢＲユニットのビットストリームは、ＣＢＲユニットに対応する以前フレームのＣＢＲユニットが保存されたフレームメモリユニットに書き込みされてはならない。
【００８６】
図１３は、図１に示されたフレームメモリのフレームメモリ割り当てを説明するブロック図を示す。図１３は、フレームメモリ４００に対するオーバーライトを避けるための多様なフレームメモリ割り当て（ａｌｌｏｃａｔｉｏｎ）方法のうちの何れか１つを例示的に示す。
図１３に示したように、フレームごとにフレームメモリ４００の１つの同一のフレームメモリユニットに対するライト動作ＷＲＩＴＥとリード動作ＲＥＡＤとは、同時には行われない。
図１４は、図１に示された動的キャパシタンス補償コントローラのブロック図を示す。ＤＣＣコントローラ６００は、第１ステージ補償回路（ｆｉｒｓｔ  ｓｔａｇｅ  ｃｏｍｐｅｎｓａｔｉｏｎ  ｃｉｒｃｕｉｔ）６１０と第２ステージ補償回路６３０とを含む。
【００８７】
第１ステージ補償回路６１０は、現在フレームｃｆ＿ｏｒｇと以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓとに基づいて、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅを生成し、現在フレームｃｆ＿ｏｒｇに基づいて、最終平坦レベルｓｌを生成する。
第１ステージ補償回路６１０は、動き推定回路（ｍｏｔｉｏｎ  ｅｓｔｉｍａｔｉｏｎｃｉｒｃｕｉｔ）６１２、平坦レベル決定回路（ｓｍｏｏｔｈｎｅｓｓ  ｌｅｖｅｌ  ｄｅｔｅｒｍｉｎａｔｉｏｎ  ｃｉｒｃｕｉｔ）６１４、及び基本基準値決定回路（ｂａｓｅ  ｒｅｆｅｒｅｎｃｅ  ｖａｌｕｅ  ｄｅｔｅｒｍｉｎａｔｉｏｎ  ｃｉｒｃｕｉｔ）６１６を含む。
【００８８】
動き推定は、一貫性のない（ｉｎｃｏｎｓｉｓｔｅｎｔ）量子化レベルのために、画質（ｉｍａｇｅ  ｑｕａｌｉｔｙ）に対する以前フレーム復元値ｐｆ＿ｒｅｃの変化の影響（ｅｆｆｅｃｔ  ｏｆ  ｖａｒｉａｔｉｏｎｓ）を減らすために使われる。
図１５は、図１４に示された動き推定回路のブロック図を示す。動き推定回路６１２は、量子化器６１２−１、比較器６１２−２、及び調整された復元された値決定回路６１２−３を含む。
量子化器６１２−１は、現在フレームｃｆ＿ｏｒｇと以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓとに含まれた量子化レベルｐｆ＿Ｑを受信し、ノイズ（Ｎｏｉｓｅ）が反映された現在フレームｃｆ＿ｏｒｇに含まれた現在ピクセル（図６のｉ）のピクセル値（ｃｆ＿ｏｒｇ＿ｉ±Ｎｏｉｓｅ）を以前フレーム量子化レベルｐｆ＿Ｑに基づいて量子化し、該量子化の結果によって生成された量子化された値を比較器６１２−２に出力する。
【００８９】
比較器６１２−２は、量子化器６１２−１によって量子化された値と以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓに含まれた復元値ｐｆ＿ｒｅｃとを互いに比較し、該比較の結果によって、現在ピクセルｉに対する“１”または“０”を動き整合フラグ（ｍｏｔｉｏｎ  ｍａｔｃｈｅｄ  ｆｌａｇ；ｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉ）として出力する。例えば、量子化された値と復元値ｐｆ＿ｒｅｃとが同じである時、比較器６１２−２は、“１”を現在ピクセルｉに対する動き整合フラグｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉとして出力し、それ以外の場合、比較器６１２−２は、“０”を現在ピクセルｉに対する動き整合フラグｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉとして出力する。
【００９０】
比較器６１２−２は、数式８によって、現在フレームｃｆ＿ｏｒｇの現在ピクセルｉのピクセル値ｃｆ＿ｏｒｇ＿ｉに対する動き整合フラグｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉを計算する。
【００９１】
【数８】
2014057299.tif 000010
ここで、Ｑｕａｎｔｉｚａｔｉｏｎ（）は、量子化器６１２−１の動作を関数で表現したものであり、量子化器６１２−１の動作は、図７に示したようになる。
例えば、（ｃｆ＿ｏｒｇ＿ｉ±Ｎｏｉｓｅ）が８ビット、すなわち、ＡＢＣＤＥＦＧＨであり、ｐｆ＿Ｑが３である時、Ｑｕａｎｔｉｚａｔｉｏｎ（ｃｆ＿ｏｒｇ＿ｉ±Ｎｏｉｓｅ、ｐｆ＿Ｑ）はＡＢＣＤＥである。
【００９２】
数式８で、ノイズ（Ｎｏｉｓｅ）は、実際使用環境で発生しうるものであって、現在フレームｃｆ＿ｏｒｇが伝送される途中で発生することがある。
現在フレームｃｆ＿ｏｒｇの現在ピクセルｉのピクセル値ｃｆ＿ｏｒｇ＿ｉと以前フレームで現在ピクセルｉに対応するピクセルのピクセル値ｐｆ＿ｏｒｇ＿ｉとが互いに完全に同一であるとしても、ノイズ（Ｎｏｉｓｅ）のために、２つの値ｃｆ＿ｏｒｇ＿ｉ、ｐｆ＿ｏｒｇ＿ｉは、互いに変わりうる。
この場合、Ｑｕａｎｔｉｚａｔｉｏｎ（ｃｆ＿ｏｒｇ＿ｉ、ｐｆ＿Ｑ）は、復元値ｐｆ＿ｒｅｃと同じにならないので、ノイズ（Ｎｏｉｓｅ）を追加すれば、数式８が適用される。すなわち、Ｑｕａｎｔｉｚａｔｉｏｎ（ｃｆ＿ｏｒｇ＿ｉ±Ｎｏｉｓｅ、ｐｆ＿Ｑ）は、ノイズ（Ｎｏｉｓｅ）のために発生する動き推定の不一致（ｉｎｃｏｎｓｉｓｔｅｎｃｙ）を除去することができる。
【００９３】
調整された復元された値決定回路６１２−３は、数式９によって、以前フレーム調整された復元値ｐｆ＿ｒｅｃ＿ｔｕｎｅｄを決定する。
【００９４】
【数９】
2014057299.tif 000011
ここで、“｜”は、論理和（ＯＲ）演算子を意味する。したがって、動き整合フラグ｛ｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉ｝が、いずれも“０”である時、調整された復元された値決定回路６１２−３は、以前フレーム調整された復元値（ｐｒｅｖｉｏｕｓ  ｆｒａｍｅ  ｔｕｎｅｄ  ｒｅｃｏｎｓｔｒｕｃｔｅｄ  ｖａｌｕｅ；ｐｆ＿ｒｅｃ＿ｔｕｎｅｄ）を以前フレーム復元値ｐｆ＿ｒｅｃとして決定する。
【００９５】
動き整合フラグ｛ｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉ｝が、いずれも“０”ではない時、調整された復元された値決定回路６１２−３は、以前フレーム調整された復元値ｐｆ＿ｒｅｃ＿ｔｕｎｅｄを検索範囲ＳＲ内で以前フレーム復元値ｐｆ＿ｒｅｃとマッチされるピクセルのそれぞれの値の平均値として決定する。
図１６は、図１４に示された動き推定回路で使われる検索範囲を示す。検索範囲ＳＲ内のピクセルのそれぞれのピクセル値を保存するためのラインバッファに対する要求と計算複雑性は、動き推定で既定の検索領域ＳＲが増加するにつれて急増する。したがって、検索範囲ＳＲは、適切に選択される必要がある。
【００９６】
人間の目は、平坦領域（ｓｍｏｏｔｈ  ｒｅｇｉｏｎｓ）では歪曲（ｄｉｓｔｏｒｔｉｏｎｓ）に敏感であるが、詳細な領域（ｄｅｔａｉｌｅｄ  ｒｅｇｉｏｎｓ）では歪曲に鈍感である。
最終量子化レベルは、最も高いコンテキスト複雑性を有する領域では一致し、低コンテキスト複雑性を有する領域では一致しない。
ＬＣＤに対する優れた応答速度を保持する間に、平坦レベルは、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅを生成するために使われる。
【００９７】
図１７Ａから図１７Ｃは、図１４に示された平坦レベル決定回路の動作を説明する概念図である。図１７Ａに示したように、実際平坦領域（ｒｅａｌ  ｓｍｏｏｔｈ  ｒｅｇｉｏｎ）または明らかなエッジ（ｃｌｅａｒ  ｅｄｇｅ）で、歪曲は、人間の目に見えるので、実際平坦領域と明らかなエッジは、“平坦領域（ｓｍｏｏｔｈ  ｒｅｇｉｏｎ）”と定義される。
図１７Ｂは、４つのピクセルｍ、ｎ、ｉ、及びｊを含む例示的な１つの領域を表わす。平坦レベル決定回路６１４は、現在フレームｃｆ＿ｏｒｇの現在ピクセルを含む領域のそれぞれに対する平坦レベルｓｌｄ（）を計算し、前記領域のそれぞれに対する平坦レベルｓｌｄ（）のうちから最小値を最終平坦レベルｓｌとして出力する。
【００９８】
図１７Ｃには、現在フレームｃｆ＿ｏｒｇの現在ピクセルに対する最終平坦レベルｓｌを決定する方法を説明する８種の場合が示されている。平坦レベル決定回路６１４は、数式１０を用いて、各領域に対する平坦レベルｓｌｄ（）を決定し、数式１１を用いて、最終平坦レベルｓｌを決定する。
【００９９】
【数１０】
2014057299.tif 000012
ｓｌｄ（）は、各場合を確認（ｃｈｅｃｋｉｎｇ）するための平坦レベルを意味し、ｄｉｆｆ（）は、２つの隣のピクセルのピクセル値の差を表わし、ｔｈ（）は、スレショルド電圧に従属的なピクセル値を表わし、ｂｉａｓ１、ｂｉａｓ２、．．．、及びｓｌｄ＿ＭＡＸは、既定の値を表わす。
【０１００】
【数１１】
2014057299.tif 000013
図１７Ｃには、８つの場合（ｔ−ｃａｓｅｓ；ｔ＝８）が示されており、ｄｉｆｆ（）は、太い実線の間の差を表わす。
【０１０１】
基本基準値決定回路６１６は、動き推定回路６１２から出力された以前フレーム調整された復元値ｐｆ＿ｒｅｃ＿ｔｕｎｅｄと動き整合フラグ｛ｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉ｝と、平坦レベル決定回路６１４から出力された最終平坦レベルｓｌに基づいて、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅとを生成する。
基本基準値決定回路６１６は、数式１２によって、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅを計算する。
【０１０２】
【数１２】
2014057299.tif 000014
動き整合フラグ｛ｍａｔｃｈｅｄ＿ｆｌａｇ＿ｉ｝のうちの何れか１つでも１である時、基本基準値決定回路６１６は、以前フレーム調整された復元値ｐｆ＿ｒｅｃ＿ｔｕｎｅｄを以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅとして出力する。
【０１０３】
それ以外の場合、基本基準値決定回路６１６は、以前フレーム調整された復元値ｐｆ＿ｒｅｃ＿ｔｕｎｅｄと検索範囲（図１６のＳＲ）内の現在フレームｃｆ＿ｏｒｇの元の値ｃｆ＿ｏｒｇ＿ｓｅａｒｃｈ＿ｒａｎｇｅとの加重和（ｗｅｉｇｈｔｅｄ  ｓｕｍｍａｔｉｏｎ）に基づいて、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅを計算する。
数式１２に表現されたように、加重値（ｗｅｉｇｈｔ）は、以前フレーム調整された復元値ｐｆ＿ｒｅｃ＿ｔｕｎｅｄと検索範囲ＳＲ内の現在フレームの元の値ｃｆ＿ｏｒｇ＿ｓｅａｒｃｈ＿ｒａｎｇｅとの差と、最終平坦レベルｓｌと関連する。
【０１０４】
第２ステージ補償回路６３０は、現在フレームｃｆ＿ｏｒｇ、以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓ、及び以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅに基づいて、以前フレーム基準値ｐｆ＿ｒｅｆを計算する。
第２ステージ補償回路６３０は、静止検出（ｓｔｉｌｌ  ｄｅｔｅｃｔｉｏｎ、ＳＤ）回路６３２、移動レベル決定（ｍｏｖｅｍｅｎｔ  ｌｅｖｅｌ  ｄｅｔｅｒｍｉｎａｔｉｏｎ、ＭＬＤ）回路６３４、及び最終基準値決定（ｆｉｎａｌ  ｒｅｆｅｒｅｎｃｅ  ｖａｌｕｅ  ｄｅｔｅｒｍｉｎａｔｉｏｎ、ＦＲＶＤ）回路６３６を含む。
【０１０５】
ＳＤ回路６３２は、現在フレームｃｆ＿ｏｒｇと以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓとを受信し、現在フレームｃｆ＿ｏｒｇと以前フレームとの間に移動があるか否かを判断する。
例えば、現在フレームｃｆ＿ｏｒｇと以前フレームとの間に移動がなければ、すなわち、以前フレームが現在フレームｃｆ＿ｏｒｇと整合されれば、ＳＤ回路６３２は、数式１３に表現されたように、静止フラグｓｔｉｌｌ−ｆｌａｇとして“１”を出力する。
【０１０６】
【数１３】
2014057299.tif 000015
ＭＬＤ回路６３４は、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅ、現在フレームｃｆ＿ｏｒｇ、静止フラグｓｔｉｌｌ＿ｆｌａｇ、現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ、以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓ、及び最終平坦レベルｓｌを受信し、数式１４によって、移動レベルｍｌを計算する。
【０１０７】
【数１４】
2014057299.tif 000016
例えば、静止フラグｓｔｉｌｌ＿ｆｌａｇが、“１”である時、移動レベルｍｌは、“０”である。
【０１０８】
それ以外の場合、移動レベルｍｌは、以前フレームのピクセルに対応する現在フレームのピクセルの元の値ｃｆ＿ｏｒｇ＿０と以前フレーム基本基準値ｐｒ＿ｒｅｆ＿ｂａｓｅとの差と調整値ｔｕｎｉｎｇ（ｓｌ）に依存的である。ここで、数式１５に表現されたように、調整値ｔｕｎｉｎｇ（ｓｌ）は、最終平坦レベルｓｌによって決定される。
【０１０９】
【数１５】
2014057299.tif 000017
数式１５を参照すると、詳細な領域で歪曲は見えないために、さらに高いコンテキスト複雑性を有する領域でさらに高い調整値ｔｕｎｉｎｇ（ｓｌ）が生成される。
【０１１０】
数式１４と数式１５とで、最大移動レベルｍｌ＿ＭＡＸ、基準定数値ｓｌ０、ｓｌ１、ｓｌ２、．．．、及び最大調整値ｔｕｎｉｎｇ＿ＭＡＸは、既定の値である。
ＦＲＶＤ回路６３６は、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅ、現在フレームｃｆ＿ｏｒｇ、及び移動レベルｍｌを受信し、数式１６によって、以前フレーム基準値ｐｆ＿ｒｅｆを計算する。
【０１１１】
【数１６】
2014057299.tif 000018
図１８は、図１に示されたオーバードライブテーブルの一実施形態を示す。
【０１１２】
数式１６に表現されたように、移動レベルｍｌが、“０”である時、以前フレーム基準値ｐｆ＿ｒｅｆは、現在フレームｃｆ＿ｏｒｇの現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｆ＿ｖａｌと同じである。この場合、オーバードライブの効果はない。すなわち、図１８に示したように、各値ｐｆ＿ｒｅｆ、ｃｆ＿ｏｒｇ＿ｃｆ＿ｖａｌが、１２８である時、サーチ値ｔｂｌ．ｖａｌｕｅも、１２８である。
移動レベルｍｌが、最大移動レベルｍｌ＿ＭＡＸである時、以前フレーム基準値ｐｆ＿ｒｅｆは、以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅと同じである。この場合、移動レベルｍｌが最も大きいので、オーバードライブ効果が最も大きい。
【０１１３】
移動レベルｍｌが、“０”から最大移動レベルｍｌ＿ＭＡＸの間である時、以前フレーム基準値ｐｆ＿ｒｅｆは、現在フレームｃｆ＿ｏｒｇの現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｆ＿ｖａｌと以前フレーム基本基準値ｐｆ＿ｒｅｆ＿ｂａｓｅとの線形組み合わせ値である。
図１８に示したように、オーバードライブテーブル８０１は、以前フレーム基準値ｐｆ＿ｒｅｆと現在フレーム現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｐ＿ｖａｌに対応するサーチ値ｔｂｌ．ｖａｌｕｅまたはオーバードライブピクセル値とを含む。
【０１１４】
以前フレーム基準値ｐｆ＿ｒｅｆが、１２８であり、現在フレーム現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｐ＿ｖａｌが、１２８である時、サーチ値ｔｂｌ．ｖａｌｕｅは、１２８であり、オーバードライブピクセル値は、１２８である。したがって、オーバーシュート（ｏｖｅｒ−ｓｈｏｏｔ）またはアンダーシュート（ｕｎｄｅｒ−ｓｈｏｏｔ）が必要ではない。
以前フレーム基準値ｐｆ＿ｒｅｆが、６４であり、現在フレーム現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｐ＿ｖａｌが、１９２である時、サーチ値ｔｂｌ．ｖａｌｕｅは、２２０であり、オーバードライブピクセル値は、２２０である。したがって、オーバーシュートが必要である。以前フレーム基準値ｐｆ＿ｒｅｆが、１９２であり、現在フレーム現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｐ＿ｖａｌが、６４である時、サーチ値ｔｂｌ．ｖａｌｕｅは、４０であり、オーバードライブピクセル値は、４０である。したがって、アンダーシュートが必要である。
【０１１５】
以前フレーム基準値ｐｆ＿ｒｅｆが、３４であり、現在フレーム現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｐ＿ｖａｌが、５６である時、サーチ値ｔｂｌ．ｖａｌｕｅは、ＯＤ１、ＯＤ２、ＯＤ３、及びＯＤ４であり、テーブルサーチコントローラ７００は、サーチ値ｔｂｌ．ｖａｌｕｅ、すなわち、ＯＤ１、ＯＤ２、ＯＤ３、及びＯＤ４を補間して、オーバードライブピクセル値ｃｆ＿ｏｄを生成する。
テーブルサーチコントローラ７００は、補間方法として線形補間方法を使うことができる。
図１９は、図１に示されたディスプレイコントローラを含むディスプレイシステムの実施形態を示す。図１から図１９を参照すると、ディスプレイシステム１００は、ハイブリッドイメージ圧縮回路１１１を含むディスプレイコントローラ１１０、ディスプレイ１２０、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１３０、及びメモリ１４０を含む。
【０１１６】
ディスプレイコントローラ１１０は、ディスプレイ１２０、例えば、ＬＣＤの速い応答速度のために、現在フレームｃｆ＿ｏｒｇの現在ピクセルのピクセル値をどれほどオーバードライブ（例えば、オーバーシュートまたはアンダーシュート）するか否かを決定する。
ＣＰＵ１３０は、ディスプレイシステム１００の動作を制御する。メモリ１４０は、以前フレームまたは現在フレームをディスプレイコントローラ１１０に提供するデータソース（ｄａｔａ  ｓｏｕｒｃｅ）の機能を行う。メモリ１４０は、揮発性メモリ装置または不揮発性メモリ装置として具現可能である。
【０１１７】
図２０は、図１または図１９に示されたディスプレイシステムの動作方法を説明するフローチャートである。図１から図２０を参照すると、ハイブリッドイメージ圧縮回路１１１は、現在フレームｃｆ＿ｏｒｇを可変ビット率エンコーディング方法または固定ビット率エンコーディング方法を用いて圧縮し、現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓと現在（原）フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍとを出力する（ステップＳ１００）。
ハイブリッドイメージ圧縮回路１１１は、現在フレームビットストリームｃｆ＿ｂｉｔｓｔｒｅａｍをフレームメモリ４００に書き込みすると同時に、フレームメモリ４００から以前フレームビットストリームｐｆ＿ｂｉｔｓｔｒｅａｍを読み出しする（ステップＳ１１０）。
【０１１８】
ハイブリッドイメージ圧縮回路１１１は、以前フレームビットストリームｐｆ＿ｂｉｔｓｔｒｅａｍをデコーディングして、以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓを出力する（ステップＳ１２０）。ハイブリッドイメージ圧縮回路１１１は、現在フレームｃｆ＿ｏｒｇ、現在フレーム圧縮データｃｆ＿ｃｏｍｐｒｅｓｓ、及び以前フレーム圧縮データｐｆ＿ｃｏｍｐｒｅｓｓに基づいて、以前フレーム基準値ｐｆ＿ｒｅｆを出力する（ステップＳ１３０）。
【０１１９】
ハイブリッドイメージ圧縮回路１１１は、現在フレームｃｆ＿ｏｒｇの現在ピクセルのピクセル値ｃｆ＿ｏｒｇ＿ｃｐ＿ｖａｌと以前フレーム基準値ｐｆ＿ｒｅｆとに基づいて、現在ピクセルに対してオーバードライブピクセル値を含む現在オーバードライブされたフレームｃｆ＿ｏｄを生成する（ステップＳ１４０）。
したがって、ＬＣＤ１２０は、ハイブリッドイメージ圧縮回路１１１から出力された現在オーバードライブされたフレームｃｆ＿ｏｄをディスプレイする。
【産業上の利用可能性】
【０１２０】
本発明は、イメージ圧縮回路に利用されうる。
【符号の説明】
【０１２１】
１００：ディスプレイシステム
１１０：ディスプレイコントローラ
１１１：ハイブリッドイメージ圧縮回路
２００：ハイブリッドエンコーダ
３００：フレームメモリコントローラ
４００：フレームメモリ
５００：ハイブリッドデコーダ
６００：動的キャパシタンス補償回路
７００：テーブルサーチコントローラ
８００：メモリ
８０１：オーバードライブテーブル
９００：ディスプレイドライバーインターフェース
１２０：ディスプレイ
【図１】
2014057299.tif 000019
【図２】
2014057299.tif 000020
【図３】
2014057299.tif 000021
【図４】
2014057299.tif 000022
【図５】
2014057299.tif 000023
【図６】
2014057299.tif 000024
【図７】
2014057299.tif 000025
【図８】
2014057299.tif 000026
【図９】
2014057299.tif 000027
【図１０】
2014057299.tif 000028
【図１１】
2014057299.tif 000029
【図１２】
2014057299.tif 000030
【図１３】
2014057299.tif 000031
【図１４】
2014057299.tif 000032
【図１５】
2014057299.tif 000033
【図１６】
2014057299.tif 000034
【図１７Ａ】
2014057299.tif 000035
【図１７Ｂ】
2014057299.tif 000036
【図１７Ｃ】
2014057299.tif 000037
【図１８】
2014057299.tif 000038
【図１９】
2014057299.tif 000039
【図２０】
2014057299.tif 000040