(57)【要約】【課題】ＡＤ変換器の出力に遅れがあっても、カウンタのカウント値を正しく補間することのできる信号処理装置を提供する。【解決手段】ＡＤ変換器１は、チャンネル選択信号ＣＨＮにより選択されたチャンネルへ入力される、９０°の位相差を有するＡ相信号Ａ、Ｂ相信号Ｂ、およびそれぞれの反転信号ＡＮ、ＢＮのいずれかをＡＤ変換する。アップダウン・カウンタ７は、方向識別フラグＤＩＲをアップダウン切り換え信号として、エッジ信号ＥＤＧの出力ごとにカウント値をアップまたはダウンさせる。演算処理部８は、アップダウン・カウンタ７のカウント値ＣＮＴとＡＤ変換器１の変換結果ＡＤＣを連結して出力データＯＵＴを生成する。その際、エッジ信号ＥＤＧが出力されてからＡＤ変換器１の変換終了フラグＥＮＤが出力されるまでの間は、方向識別フラグＤＩＲの値に応じた補正値でアップダウン・カウンタ７のカウント値ＣＮＴを補正する。【選択図】  図１
2014231990.tif 000002
【特許請求の範囲】
【請求項１】
９０°の位相差を有する第１の信号と第２の信号と、それぞれの位相を反転させた第１の反転信号と第２の反転信号とが別々に入力される複数の入力チャンネルを有し、ＡＤ変換終了時に変換結果および変換終了フラグを出力するＡＤ変換器と、
前記第１の信号と前記第２の信号の信号レベルを比較して第１の比較信号を出力する第１の比較器と、
前記第１の反転信号と前記第２の信号の信号レベルを比較して第２の比較信号を出力する第２の比較器と、
前記第１の比較信号と前記第２の比較信号の信号値にもとづいて、前記ＡＤ変換器の入力チャンネルを選択するチャンネル選択信号を生成するチャンネル選択信号生成部と、
前記第１の比較信号と前記第２の比較信号の位相関係にもとづいて方向識別フラグを生成する方向識別フラグ生成部と、
前記第１の比較信号と前記第２の比較信号の立ち上りおよび立ち下りエッジを示すエッジ信号を生成するエッジ信号生成部と、
前記方向識別フラグをアップダウン切り換え信号として、前記エッジ信号の出力ごとにカウント値をアップまたはダウンさせるアップダウン・カウンタと、
前記アップダウン・カウンタのカウント値と前記ＡＤ変換器の変換結果を連結して出力データを生成する演算処理部と
を備え、
前記演算処理部が、
前記エッジ信号が出力されてから前記変換終了フラグが出力されるまでの間は、前記方向識別フラグの値に応じた補正値で、前記連結を行うときの前記アップダウン・カウンタのカウント値を補正する
ことを特徴とする信号処理装置。
【請求項２】
前記演算処理部が、
前記方向識別フラグの値に応じた補正値を生成する補正値生成部と、
前記アップダウン・カウンタのカウント値に対して、前記エッジ信号の出力から前記変換終了フラグが出力されるまでの期間のみ前記補正値を加算する補正部と、
前記補正部から出力されるカウント値を上位側ビット列とし、前記ＡＤ変換器の変換結果を下位側ビット列としてビット連結を行うビット連結部と
を備えることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記補正値が、
前記方向識別フラグの値が正方向を示すときは−１であり、
前記方向識別フラグの値が負方向を示すときは＋１である
ことを特徴とする請求項１または２に記載の信号処理装置。
【請求項４】
前記チャンネル選択信号生成部が、
前記第１の信号、前記第２の信号、第１の反転信号および前記第２の信号の直線近似部分が前記ＡＤ変換器へ入力されるよう前記チャンネル選択信号を生成する
ことを特徴とする請求項１乃至３のいずれか１項に記載の信号処理装置。
【請求項５】
前記直線近似部分は、
前記方向識別フラグの値が正方向を示すときは、前記第１の信号、前記第２の信号、第１の反転信号および前記第２の信号の漸増部分であり、
前記方向識別フラグの値が負方向を示すときは、前記第１の信号、前記第２の信号、第１の反転信号および前記第２の信号の漸減部分である
ことを特徴とする請求項４に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、信号処理装置に関する。
【背景技術】
【０００２】
リニアモータ等の位置検出では、センサ手段から出力される９０°の位相差を有する２相の正弦波に対する信号処理を行って、位置検出信号を得ることが行われている。
【０００３】
従来、このような信号処理をデジタル的に行うために、２値化した２相信号のエッジをカウントするカウンタと、そのエッジ間の２相信号の信号レベルをＡＤ変換するＡＤ変換器と、を備える信号処理装置が用いられている。この信号処理装置では、カウンタの１カウントの期間が、ＡＤ変換器の出力データで補間される。これにより、位置検出の分解能を向上させることができる。
【０００４】
しかし、一般的にＡＤ変換器のＡＤ変換処理には時間がかかる。そのため、２値化した２相信号のエッジでは、カウンタのカウント値の変化に対してＡＤ変換器の出力が遅れ、カウンタのカウント値を正しく補間することができない、という問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２４１９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、ＡＤ変換器の出力に遅れがあっても、カウンタのカウント値を正しく補間することのできる信号処理装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の信号処理装置は、ＡＤ変換器と、第１の比較器と、第２の比較器と、チャンネル選択信号生成部と、方向識別フラグ生成部と、エッジ信号生成部と、アップダウン・カウンタと、演算処理部とを備える。ＡＤ変換器は、９０°の位相差を有する第１の信号と第２の信号と、それぞれの位相を反転させた第１の反転信号と第２の反転信号とが別々に入力される複数の入力チャンネルを有し、ＡＤ変換終了時に変換結果および変換終了フラグを出力する。第１の比較器は、前記第１の信号と前記第２の信号の信号レベルを比較して第１の比較信号を出力する。第２の比較器は、前記第１の反転信号と前記第２の信号の信号レベルを比較して第２の比較信号を出力する。チャンネル選択信号生成部は、前記第１の比較信号と前記第２の比較信号の信号値にもとづいて、前記ＡＤ変換器の入力チャンネルを選択するチャンネル選択信号を生成する。方向識別フラグ生成部は、前記第１の比較信号と前記第２の比較信号の位相関係にもとづいて方向識別フラグを生成する。エッジ信号生成部は、前記第１の比較信号と前記第２の比較信号の立ち上りおよび立ち下りエッジを示すエッジ信号を生成する。アップダウン・カウンタは、前記方向識別フラグをアップダウン切り換え信号として、前記エッジ信号の出力ごとにカウント値をアップまたはダウンさせる。演算処理部は、前記アップダウン・カウンタのカウント値と前記ＡＤ変換器の変換結果を連結して出力データを生成する。前記演算処理部は、前記エッジ信号が出力されてから前記変換終了フラグが出力されるまでの間は、前記方向識別フラグの値に応じた補正値で、前記アップダウン・カウンタのカウント値を補正する。
【図面の簡単な説明】
【０００８】
【図１】実施形態の信号処理装置の構成の例を示すブロック図。
【図２】実施形態の信号処理装置の動作の例を示す波形図。
【図３】実施形態の信号処理装置のＡＤ変換器の入力チャンネル選択の例を示す図。
【図４】実施形態の信号処理装置の演算処理部の構成の例を示すブロック図。
【図５】実施形態の信号処理装置の演算処理部の動作の例を示す波形図。
【図６】実施形態の信号処理装置の出力データのビット配列の例を示す図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１０】
（実施形態）
ここでは、９０°の位相差を有する２相信号として、対象物体の位置を検出するセンサから出力されるＡ相信号、Ｂ相信号が入力される場合を例にとって説明する。
【００１１】
図１は、実施形態の信号処理装置の構成の例を示すブロック図であり、図２は、その動作の例を示す波形図である。この図１および図２を用いて、実施形態の信号処理装置の構成および動作を説明する。
【００１２】
図１に示す実施形態の信号処理装置は、Ａ相信号（以降、信号Ａと称する）を反転させて反転Ａ相信号（以降、信号ＡＮと称する）を出力するインバータＩＶ１と、Ｂ相信号（以降、信号Ｂと称する）を反転させて反転Ｂ相信号（以降、信号ＢＮと称する）を出力するインバータＩＶ２と、信号Ａ、信号ＡＮ、信号Ｂおよび信号ＢＮとが別々に入力される複数の入力チャンネルを有し、ＡＤ変換終了時に変換結果ＡＤＣおよび変換終了フラグＥＮＤを出力するＡＤ変換器１と、信号Ａと信号Ｂの信号レベルを比較して比較信号Ａ＞Ｂを出力する比較器２と、信号ＡＮと信号Ｂの信号レベルを比較して比較信号ＡＮ＞Ｂを出力する比較器３と、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの信号値にもとづいて、ＡＤ変換器１の入力チャンネルを選択するチャンネル選択信号ＣＨＮを生成するチャンネル選択信号生成部４と、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの位相関係にもとづいて方向識別フラグＤＩＲを生成する方向識別フラグ生成部５と、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの立ち上りおよび立ち下りエッジを示すエッジ信号ＥＤＧを生成するエッジ信号生成部６と、方向識別フラグＤＩＲをアップダウン切り換え信号として、エッジ信号ＥＤＧの出力ごとにカウント値ＣＮＴをアップまたはダウンさせるアップダウン・カウンタ７と、アップダウン・カウンタ７のカウント値ＣＮＴとＡＤ変換器１の変換結果ＡＤＣを連結して出力データＯＵＴを生成する演算処理部８と、を備える。
【００１３】
ＡＤ変換器１は、入力チャンネルｃｈ０に信号Ａ、入力チャンネルｃｈ１に信号ＢＮ、入力チャンネルｃｈ２に信号ＡＮ、入力チャンネルｃｈ３に信号Ｂが入力される。ＡＤ変換器１は、チャンネル選択信号生成部４から出力されるチャンネル選択信号ＣＨＮにより入力チャンネルが選択される。ＡＤ変換器１は、選択されたチャンネルへ入力される信号のＡＤ変換が終了すると、変換結果ＡＤＣおよび変換終了フラグＥＮＤを出力する。
【００１４】
比較器２は、信号Ａと信号Ｂの信号レベルを比較して、図２に示すように、信号Ａの信号レベルが信号Ｂの信号レベルよりも大きいときに“１”となる比較信号Ａ＞Ｂを出力する。
【００１５】
比較器３は、信号ＡＮと信号Ｂの信号レベルを比較して、図２に示すように、信号ＡＮの信号レベルが信号Ｂの信号レベルよりも大きいときに“１”となる比較信号ＡＮ＞Ｂを出力する。
【００１６】
チャンネル選択信号生成部４は、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの信号値の組み合わせにもとづいて、ＡＤ変換器１の入力チャンネルを選択するチャンネル選択信号ＣＨＮを生成する。
【００１７】
図３に、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの信号値の組み合せと、チャンネル選択信号ＣＨＮにより選択されるＡＤ変換器１の入力チャンネルの関係を示す。
【００１８】
図２に示すように、このチャンネル選択信号ＣＨＮによる入力チャンネルの選択により、ＡＤ変換器１には、信号Ａ、信号ＢＮ、信号ＡＮ、信号Ｂの近似直線部分が入力される。
【００１９】
方向識別フラグ生成部５は、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの位相関係にもとづいて方向識別フラグＤＩＲを生成する。この方向識別フラグＤＩＲは、例えば、位置検出対象の物体が、ある基準に対して正方向に移動しているか、負方向に移動しているかを示す。
【００２０】
図２に示す例では、方向識別フラグＤＩＲは、正方向を“０”で示し、負方向を“１”で示す。
【００２１】
また、位置検出対象物体の移動方向が反転すると、信号Ａと信号Ｂの位相関係が逆転するため、ＡＤ変換器１に入力される信号Ａ、信号ＢＮ、信号ＡＮ、信号Ｂの近似直線部分の傾きも逆方向になる。
【００２２】
すなわち、方向識別フラグＤＩＲが“０”（正方向）のときは、近似直線部分は漸増方向であり、方向識別フラグＤＩＲが“１” （負方向）のときは、近似直線部分は漸減方向である。
【００２３】
エッジ信号生成部６は、比較信号Ａ＞Ｂと比較信号ＡＮ＞Ｂの立ち上りおよび立ち下りエッジごとに、パルス状のエッジ信号ＥＤＧを生成する。
【００２４】
アップダウン・カウンタ７は、方向識別フラグＤＩＲをアップダウン切り換え信号として、エッジ信号ＥＤＧの出力ごとにカウント値ＣＮＴをアップまたはダウンさせる。
【００２５】
例えば、図２に示すように、アップダウン・カウンタ７は、方向識別フラグＤＩＲが“０”（正方向）であるときは、カウント値ＣＮＴを、Ｃｎ−３、Ｃｎ−２、Ｃｎ−１、Ｃｎとアップさせ、方向識別フラグＤＩＲが“１”（負方向）であるときは、カウント値ＣＮＴを、Ｃｎ、Ｃｎ−１、Ｃｎ−２、Ｃｎ−３とダウンさせる。
【００２６】
演算処理部８は、アップダウン・カウンタ７のカウント値ＣＮＴとＡＤ変換器１の変換結果ＡＤＣを連結して出力データＯＵＴを生成する。
【００２７】
ここで、本実施形態では、アップダウン・カウンタ７のあるカウント値と次のカウント値の間の値を補間するために、ＡＤ変換器１は、アップダウン・カウンタ７の１カウント期間中に複数回のＡＤ変換を行う。
【００２８】
ところが、アップダウン・カウンタ７のカウント変化に要する時間に比べて、ＡＤ変換器１のＡＤ変換の処理時間は長いため、アップダウン・カウンタ７のあるカウント値に対する最終回のＡＤ変換の変換結果は、次のカウント値のときに出力されることになる。
【００２９】
そのため、アップダウン・カウンタ７のカウント値ＣＮＴとＡＤ変換器１の変換結果ＡＤＣをそのまま連結すると、アップダウン・カウンタ７のカウント値が正しく補間されないことになる。
【００３０】
そこで、本実施形態の演算処理部８は、アップダウン・カウンタ７のカウント値ＣＮＴを変化させるエッジ信号ＥＤＧが出力されてから、ＡＤ変換器１から変換終了フラグＥＮＤが出力されるまでの間は、アップダウン・カウンタ７のカウント値ＣＮＴを補正する。
【００３１】
その際、アップダウン・カウンタ７が、アップカウント中であるか、ダウンカウント中であるかによって、その補正に用いる補正値を異ならせる必要がある。
【００３２】
そこで、本実施形態では、方向識別フラグＤＩＲが“０”であるか、“１”であるかによって、補正値を異ならせる。
【００３３】
例えば、本実施形態では、方向識別フラグＤＩＲが“０”であるときは補正値を「−１」とし、方向識別フラグＤＩＲが“１”であるときは補正値を「＋１」とする。
【００３４】
図４に、演算処理部８の具体的な内部構成の例を示す。
【００３５】
図４に示す演算処理部８は、方向識別フラグＤＩＲの値に応じた補正値Ｈを生成する補正値生成部８１と、アップダウン・カウンタ７のカウント値ＣＮＴに対して、エッジ信号ＥＤＧの出力から変換終了フラグＥＮＤが出力されるまでの期間のみ補正値Ｈを加算し、補正カウント値ＣＮＴｍを出力する補正部８２と、ＡＤ変換器１の変換結果ＡＤＣのレベルを調整する調整部８３と、補正部８２から出力される補正カウント値ＣＮＴｍを上位側ビット列とし、調整部８３にて調整されたＡＤ変換結果ＡＤＣｍを下位側ビット列としてビット連結を行うビット連結部８４と、を備える。
【００３６】
補正値生成部８１は、セレクタ８１１を備える。セレクタ８１１は、方向識別フラグＤＩＲを選択信号として、入力−１、＋１のいずれかを選択し、補正値Ｈとして出力する。補正値Ｈは、方向識別フラグＤＩＲが“０”のとき−１であり、方向識別フラグＤＩＲが“１”のとき＋１である。
【００３７】
補正部８２は、エッジ信号ＥＤＧをセット信号、変換終了フラグＥＮＤをリセット信号とするＳＲ型フリップフロップ（Ｆ／Ｆ）８２１と、Ｆ／Ｆ８２１の出力ＭＴと補正値生成部８１から出力される補正値Ｈを入力とするＡＮＤゲート８２２と、アップダウン・カウンタ７のカウント値ＣＮＴにＡＮＤゲート８２２の出力ＨＴを加算し、補正カウント値ＣＮＴｍを出力する加算器８２３と、を備える。
【００３８】
調整部８３は、ＡＤ変換器１の変換結果ＡＤＣをアップダウン・カウンタ７のカウント値の補間に用いるために、例えば、ＡＤ変換結果ＡＤＣに対して関数Ｆによる処理を行って、ＡＤ変換結果のレベル調整を行う。これは、ＡＤ変換器１へ入力される近似直線部分のレベル範囲がＡ相信号、Ｂ相信号の全振幅範囲よりも狭いことを補正するためである。上述の関数Ｆとしては、例えば、Ｆ＝Ｋ・ＡＤＣ＋Ｄが用いられる。
【００３９】
ビット連結部８４は、補正部８２から出力される補正カウント値ＣＮＴｍを上位側ビット列とし、調整部８３にてレベル調整されたＡＤ変換結果ＡＤＣｍを下位側ビット列としてビット連結を行う。
【００４０】
図５に、この演算処理部８の動作の例を波形図で示す。
【００４１】
この例では、ＡＤ変換器１は、アップダウン・カウンタ７の１カウント期間中にｋ回のＡＤ変換を行うものとする。
【００４２】
方向識別フラグＤＩＲが“０”のときに、エッジ信号ＥＤＧの出力によりアップダウン・カウンタ７のカウント値ＣＮＴがＣｎ−１からＣｎへアップしたとする。このとき、カウント値Ｃｎ−１のときのｋ回目のＡＤ変換ＡＤｋに対する変換終了フラグＥＮＤは、エッジ信号ＥＤＧよりも後に出力される。
【００４３】
したがって、このエッジ信号ＥＤＧの出力からＡＤ変換Ｄｋに対する変換終了フラグＥＮＤの出力までの間、補正部８２のＦ／Ｆ８２１の出力ＭＴが“１”となる。
【００４４】
このＭＴが“１”の期間、補正部８２のＡＮＤゲート８２２の出力ＨＴに補正値Ｈが出力される。ここでは、方向識別フラグＤＩＲが“０”であるので、補正値生成部８１から出力される補正値Ｈは−１である。
【００４５】
そのため、補正部８２の加算器８２３からは、ＭＴが“１”の期間、アップダウン・カウンタ７のカウント値Ｃｎに補正値−１を加算した補正カウント値Ｃｎ−１が出力される。
【００４６】
すなわち、アップダウン・カウンタ７のカウント値Ｃｎ−１のときのｋ回目のＡＤ変換ＡＤｋの変換結果が出力される間、加算器８２３から出力される補正カウント値ＣＮＴｍはＣｎ−１となる。
【００４７】
同様に、方向識別フラグＤＩＲが“１”のときにアップダウン・カウンタ７のカウント値ＣＮＴがＣｎからＣｎ−１へダウンとしたときは、エッジ信号ＥＤＧの出力からｋ回目のＡＤ変換ＡＤｋに対する変換終了フラグＥＮＤの出力までの期間（ＭＴが“１”の期間）、アップダウン・カウンタ７のカウント値Ｃｎ−１に補正値＋１が加算され、補正カウント値ＣＮＴｍはＣｎとなる。
【００４８】
この補正部８２から出力された補正カウント値ＣＮＴｍは、ビット連結部８４により、調整部８３から出力されるレベル調整後のＡＤ変換結果ＡＤＣｍと連結される。
【００４９】
図６に、このビット連結されてビット連結部８４から出力される出力データＯＵＴのビット配列の例を示す。
【００５０】
ビット連結部８４は、補正カウント値ＣＮＴｍを上位側ビット列とし、レベル調整後のＡＤ変換結果ＡＤＣｍを下位側ビット列としてビット連結を行う。
【００５１】
このように、本実施形態では、アップダウン・カウンタ７のカウント値ＣＮＴの変化に対してＡＤ変換器１の変換結果ＡＤＣが遅れて出力されても、その遅れの期間、アップダウン・カウンタ７のカウント値ＣＮＴが補正され、補正後の補正カウント値ＣＮＴｍがＡＤ変換器１の変換結果ＡＤＣとビット連結される。これにより、アップダウン・カウンタ７の１カウント期間が、ＡＤ変換器１により正しく補間される。
【００５２】
以上説明した実施形態の信号処理装置によれば、ＡＤ変換器の出力に遅れがあっても、カウンタのカウント値を正しく補間することができる。
【００５３】
また、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５４】
１  ＡＤ変換器
２、３  比較器
４  チャンネル選択信号生成部
５  方向識別フラグ生成部
６  エッジ信号生成部
７  アップダウン・カウンタ
８  演算処理部
８１  補正値生成部
８２  補正部
８３  調整部
８４  ビット連結部
８１１  セレクタ
８２１  ＳＲ型フリップフロップ
８２２  ＡＮＤゲート
８２３  加算器
ＩＶ１、ＩＶ２  インバータ
【図１】
2014231990.tif 000003
【図２】
2014231990.tif 000004
【図３】
2014231990.tif 000005
【図４】
2014231990.tif 000006
【図５】
2014231990.tif 000007
【図６】
2014231990.tif 000008