(57)【要約】【課題】入力信号の有無を判定する入力判定回路において、入力信号の誤判定を確実に防止する。【解決手段】フォトカプラＩＣは、フォトダイオードＰＤの受光の有無を判定する入力判定回路を構成する。フォトカプラＩＣは、フォトダイオードＰＤからの電流を入力信号電圧に変換するための電流電圧変換回路１０と、基準電流を閾値電圧に変換するための電流電圧変換回路２０と、入力信号電圧と閾値電圧とを比較する比較器３０とを備える。電流電圧変換回路１０と電流電圧変換回路２０とは同じ回路構成を有する。電流電圧変換回路２０は、比較器３０の比較結果に応じて、抵抗素子Ｒ１１〜Ｒ１３の一部を短絡させることにより、比較器３０の比較結果に同期して閾値電圧を切替える。【選択図】図１
2014060484.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じた電流を第１の抵抗に流すことにより入力信号電圧を生成する第１の電流電圧変換回路と、
基準電流を第２の抵抗に流すことにより閾値電圧を生成する第２の電流電圧変換回路と、
前記入力信号電圧と前記閾値電圧とを比較する比較器と、
前記比較器の比較結果に応じた信号を出力する出力回路とを備え、
前記第１の抵抗は、直列接続された複数の抵抗素子を含み、かつ、前記第２の抵抗は、前記第１の抵抗と同じ回路構成を有するように構成され、
前記第２の電流電圧変換回路は、前記第２の抵抗の複数の抵抗素子のうちの一部の抵抗素子に並列に接続され、かつ、前記比較器の比較結果に応じて該一部の抵抗素子を短絡させるためのスイッチを含む、半導体装置。
【請求項２】
入力信号に応じた電流を第１の抵抗に流すことにより入力信号電圧を生成する第１の電流電圧変換回路と、
基準電流を第２の抵抗に流すことにより閾値電圧を生成する第２の電流電圧変換回路と、
前記入力信号電圧と前記閾値電圧とを比較する比較器と、
前記比較器の比較結果に応じた信号を出力する出力回路とを備え、
前記第１の抵抗は、直列接続された複数の抵抗素子を含み、かつ、前記第２の抵抗は、前記第１の抵抗と同じ回路構成を有するように構成され、
前記第１の電流電圧変換回路は、前記第１の抵抗の複数の抵抗素子の一部の抵抗素子に並列に接続され、かつ、前記比較器の比較結果に応じて該一部の抵抗素子を短絡させるためのスイッチを含む、半導体装置。
【請求項３】
入力信号に応じた電流を第１の抵抗に流すことにより入力信号電圧を生成する第１の電流電圧変換回路と、
基準電流を第２の抵抗に流すことにより閾値電圧を生成する第２の電流電圧変換回路と、
前記入力信号電圧と前記閾値電圧とを比較する比較器と、
前記比較器の比較結果に応じた信号を出力する出力回路とを備え、
前記第１の抵抗は、直列接続された複数の抵抗素子を含み、かつ、前記第２の抵抗は、前記第１の抵抗と同じ回路構成を有するように構成され、
前記第１の電流電圧変換回路は、
前記入力信号に応じた電流に所定電流を重畳させて前記第１の抵抗に流すための定電流源と、
前記比較器の判定結果に応じて前記定電流源による電流供給のオン／オフを切替えるためのスイッチとを含む、半導体装置。
【請求項４】
前記第１の電流電圧変換回路は、
前記入力信号としての光信号を電流に変換するための光電変換素子と、
前記光電変換素子からの電流を電圧に変換するための第１の演算増幅器と、
前記第１の抵抗により構成され、前記第１の演算増幅器の出力を入力に帰還するための第１の帰還抵抗とを含み、
前記第２の電流電圧変換回路は、
前記光電変換素子と同じ構成を有するダミー素子と、
前記第１の演算増幅器と同一の回路構成を有し、入力に前記ダミー素子に接続された第２の演算増幅器と、
前記第２の抵抗により構成され、前記第２の演算増幅器の出力を入力に帰還するための第２の帰還抵抗とを含む、請求項１〜３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、たとえば、入力信号の有無を判定し、その判定結果に応じて出力のオン／オフを切替える入力判定回路を有する半導体集積回路装置に好適に用いられるものである。
【背景技術】
【０００２】
入力信号の有無を判定し、その判定結果に応じて出力のオン／オフを切替える入力判定回路においては、入力信号の電圧と閾値電圧とを比較するための電圧コンパレータを備えており、電圧コンパレータの出力に応じて入力信号の有無を判定する。
【０００３】
このような電圧コンパレータの一例として、特開平１０−９３４０５号公報（特許文献１）には、差動対トランジスタに接続される電流源トランジスタにクロスカップリング負荷を用いた差動増幅器が開示される。この差動増幅器において、クロスカップリング負荷を構成する２個のＰＭＯＳ（Positive-channel  Metal  Oxide  Semiconductor）トランジスタには、それぞれ、ダイオード接続されたＰＭＯＳトランジスタが並列に接続される。この特許文献１では、クロスカップリング負荷を構成する２個のＰＭＯＳトランジスタの素子サイズ（チャネル幅およびチャネル長）を、ＭＯＳダイオードを構成する２個のＰＭＯＳトランジスタの素子サイズより大きくすることにより、電圧コンパレータにヒステリシスを発生させることができる。すなわち、差動増幅器は、ヒステリシスコンパレータを実現する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−９３４０５号公報
【特許文献２】特開平１０−１９７５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、発光素子の発光を光電変換素子（フォトダイオード）が受光するフォトカプラを搭載したフォトカプラ集積回路（ＩＣ：Integrated  Circuit）においては、フォトダイオードの受光の有無を判定する入力判定回路として、電圧コンパレータが一般的に用いられる。この場合、フォトダイオードの出力電流は電流電圧変換回路によって電圧信号に変換されて電圧コンパレータに入力される。電圧コンパレータは、この入力電圧を閾値電圧と比較し、その比較結果を出力する。電圧コンパレータの後段に接続される出力回路は、この比較結果に応じて出力のオン／オフを切替える。
【０００６】
しかしながら、上記の入力判定回路においては、出力のオン／オフを切替えるために出力回路内部のスイッチを駆動する際にノイズが発生し、この発生したノイズがＩＣ内部に伝搬する。そのため、微弱な入力信号の有無を判定しようとする場合には、入力信号にノイズが重畳することによって電圧コンパレータの入力電圧に脈動が発生してしまい、入力信号の有無の判定に影響を及ぼす可能性がある。その結果、出力回路によるオン／オフの切替動作が行なわれるたびに誤判定がなされることとなり、フォトカプラＩＣ全体としては誤動作を繰り返すというループが生じてしまう虞がある。そして、この誤動作のループによってフォトカプラＩＣを構成する回路の一部が高温となることによって、当該回路の劣化を速めてしまう虞がある。
【０００７】
このような出力回路からのノイズによる誤判定を防止するためには、電圧コンパレータを上述したヒステリシスコンパレータで構成することが有効である。すなわち、閾値電圧にヒステリシスを持たせることによって、微弱な入力信号であっても、誤った判定動作を防止することができる。
【０００８】
しかしながら、上記の特許文献１に記載される電圧コンパレータにおいては、クロスカップリング負荷とＭＯＳダイオードとの間でＰＭＯＳトランジスタの素子サイズを異ならせることによってヒステリシスを発生させるため、製造プロセスで発生する素子間のばらつき、および素子の温度／電圧特性のばらつきなどによって、ヒステリシス幅が変動してしまう。これにより、入力信号の誤判定を確実に防止できないという問題が生じる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体装置に設けられた入力判定回路は、入力信号に応じた電流を入力信号電圧に変換するための第１の電流電圧変換回路と、基準電流を閾値電圧に変換するための第２の電流電圧変換回路と、入力信号電圧と閾値電圧とを比較する比較器とを備える。第１の電流電圧変換回路と第２の電流電圧変換回路とは同じ回路構成を有する。第２の電流電圧変換回路は、比較器の比較結果に応じて、抵抗を構成する複数の抵抗素子の一部を短絡させることにより、比較器の比較結果に同期して閾値電圧を切替える。
【発明の効果】
【００１０】
上記の一実施の形態によれば、入力信号の有無を判定する入力判定回路において、入力信号の誤判定を確実に防止することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施の形態による入力判定回路の概略構成を示す図である。
【図２】図１の電圧コンパレータに入力される入力信号電圧と閾値電圧との関係を説明する図である。
【図３】入力信号強度が増加方向から減少方向に転じた後の電圧コンパレータへの入力信号電圧と閾値電圧との関係を示す図である。
【図４】入力信号強度が増加方向から減少方向に遷移したときの電圧コンパレータから出力される電圧信号の変化を説明する図である。
【図５】出力回路から出力される電圧信号の変化を説明する図である。
【図６】実施の形態２による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成図である。
【図７】実施の形態３による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成図である。
【図８】図７の電圧コンパレータに入力される入力信号電圧と閾値電圧との関係を説明する図である。
【図９】入力信号強度が増加方向から減少方向に転じた後の電圧コンパレータへの入力信号電圧と閾値電圧との関係を示す図である。
【図１０】入力信号強度が増加方向から減少方向に遷移したときの電圧コンパレータから出力される電圧信号の変化を説明する図である。
【図１１】実施の形態４による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成図である。
【図１２】従来のヒステリシスコンパレータの概略構成を示す図である。
【図１３】図１２のコンパレータに入力される入力信号電圧と閾値電圧との関係を説明する図である。
【図１４】入力信号強度が増加方向から減少方向に遷移したときのコンパレータから出力される電圧信号の変化を説明する図である。
【図１５】図１２のコンパレータのヒステリシス特性を説明する図である。
【図１６】比較例によるヒステリシスコンパレータの概略構成図である。
【図１７】図１６のヒステリシスコンパレータの動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、一実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１３】
［従来のヒステリシスコンパレータの概略構成］
まず、上記の特許文献１に開示される、従来のヒステリシスコンパレータの概略構成について、図１２を用いて説明する。
【００１４】
図１２を参照して、ヒステリシスコンパレータは、電源電圧ＶＤＤおよびＮＭＯＳ（Negative-channel  Metal  Oxide  Semiconductor）トランジスタＮ１の間に接続されたＰＭＯＳトランジスタＰ１と、電源電圧ＶＤＤおよびＮＭＯＳトランジスタＮ２の間に接続されたＰＭＯＳトランジスタＰ２と、ＰＭＯＳトランジスタＰ１に並列接続されたＰＭＯＳトランジスタＰ５と、ＰＭＯＳトランジスタＰ２に並列接続されたＰＭＯＳトランジスタＰ６とを有する。ＰＭＯＳトランジスタＰ１およびＰ２は、素子サイズ（チャネル幅およびチャネル長）が同じである。また、ＰＭＯＳトランジスタＰ５およびＰ６は、素子サイズが同じである。
【００１５】
ＮＭＯＳトランジスタＮ１およびＮＭＯＳトランジスタＮ２は、それぞれＮＭＯＳトランジスタＮ３に接続され、ＮＭＯＳトランジスタＮ３はさらに接地電圧ＶＳＳに接続されている。ＮＭＯＳトランジスタＮ３のゲートには、電源電圧ＶＤＤおよび接地電圧ＶＳＳの中間値である直流定電圧Ｖｂｉａｓ＿ｎが入力される。
【００１６】
ＰＭＯＳトランジスタＰ５およびＰ６は、ゲートがドレインに接続されている。ＰＭＯＳトランジスタＰ５およびＰ６は、それぞれダイオードとして動作することにより、出力電圧ＯＵＴａ，ＯＵＴｂの電圧値を、電源電圧ＶＤＤから１つのＰＭＯＳダイオード分降下させた電圧にクランプする。
【００１７】
ＰＭＯＳトランジスタＰ１およびＰ２は、クロスカップリング負荷を構成する。クロスカップリング負荷は、出力電圧ＯＵＴａおよびＯＵＴｂの間に正のフィードバックを生じさせるため、コモンモード動作を防止できる。
【００１８】
図１２に示すヒステリシスコンパレータにおいて、入力電圧ＩＮａとして「入力信号電圧」を与えるとともに、入力電圧Ｉｎｂとして「閾値電圧」を与えるものとする。「入力信号電圧」とは、入力信号を電圧に変換したものであり、図１３に示すように、入力信号強度に比例して電圧値が上昇する。一方、「閾値電圧」は、入力信号強度によらず電圧値が一定（＝Ｖｔｈ）である。
【００１９】
ここで、ＰＭＯＳトランジスタＰ５，Ｐ６が、ＰＭＯＳトランジスタＰ１，Ｐ２よりも素子サイズが小さい場合を考える。入力電圧（入力信号電圧）ＩＮａが入力電圧（閾値電圧）Ｉｎｂより低く、出力電圧ＯＵＴａが高く、かつ、出力電圧ＯＵＴｂが低いときには、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ２は導通状態となり、ＰＭＯＳトランジスタＰ２およびＮＭＯＳトランジスタＮ１は非導通状態となる。入力電圧ＩＮａが増加するに従ってＮＭＯＳトランジスタＮ１は導通状態になり始める。そして、ＮＭＯＳトランジスタＮ１に流れる電流がＰＭＯＳトランジスタＰ１に流れる電流と等しくなるとき、コンパレータは状態を変え始める。
【００２０】
このとき、ＰＭＯＳトランジスタＰ６はＰＭＯＳトランジスタＰ１より小さいので、ＰＭＯＳトランジスタＰ１に流れる電流はＰＭＯＳトランジスタＰ６に流れる電流より大きい。ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１に流れる電流が互いに等しいとき、ＮＭＯＳトランジスタＮ１のゲートからソースへの電圧は閾値電圧ＶｔｈよりｄＶだけ大きく、図１４に示す電圧ＶＨｔｈに等しくなくてはならない。
【００２１】
同様に、入力電圧Ｉｎａが減少していき、入力電圧Ｉｎａが閾値電圧ＶｔｈよりｄＶだけ小さく、図１４に示す電圧ＶＬｔｈに等しくなったときにコンパレータは状態を変える。したがって、コンパレータは、図１５に示すようなヒステリシス特性を持つ。図１５において、入力感度点Ｓ１は、入力信号強度が増加方向（図中の実線矢印方向に相当）にあるときに、入力信号の有無を判定するための入力信号強度の閾値を示す。一方、入力感度点Ｓ２は、入力信号強度が減少方向（図中の破線矢印方向に相当）にあるときに入力信号の有無を判定するための入力信号強度の閾値を示す。入力感度点Ｓ１での入力信号電圧Ｉｎａは、電圧ＶＨｔｈ（＝Ｖｔｈ＋ｄＶ）に等しく、入力感度点Ｓ２での入力信号電圧Ｉｎａは、電圧ＶＬｔｈ（＝Ｖｔｈ−ｄＶ）に等しい。なお、ヒステリシス幅（＝２×ｄＶ）は、クロスカップリング負荷を構成するＰＭＯＳトランジスタＰ１，Ｐ２の素子サイズを、ＰＭＯＳトランジスタＰ５，Ｐ６の何倍の素子サイズに選択するかによって、可変に設定することができる。
【００２２】
以上説明したように、従来のヒステリシスコンパレータは、入力信号強度に応じて変化する入力信号電圧を、閾値電圧と比較判定する。この比較判定におけるヒステリシス幅は、クロスカップリング負荷のＰＭＯＳトランジスタＰ１，Ｐ２とＭＯＳダイオードのＰＭＯＳトランジスタＰ５，Ｐ６との素子サイズの比に応じて変化する。そのため、フォトカプラＩＣを単一のモノリシックチップ上に製造する際に、ＰＭＯＳトランジスタＰ１，Ｐ２，Ｐ５，Ｐ６をはじめとする複数の素子間での出来栄えにばらつきが生じた場合、あるいは、素子の温度／電圧特性にばらつきが生じた場合には、ヒステリシス幅が変動してしまうという問題が生じる。したがって、従来のヒステリシスコンパレータでは、誤判定を防止するために、素子間のばらつきを考慮して、図１５のｄＶに相当するオフセット電圧を与えなければならないという課題がある。なお、このような素子間のばらつきの影響を受けることによって、閾値電圧を生成する閾値生成回路においても、生成される閾値電圧が変動してしまうという問題が生じる。
【００２３】
また、上記のようにＭＯＳトランジスタの素子サイズの比によってヒステリシス幅および閾値電圧が変動するため、特に、微弱な入力信号の有無を判定するためのヒステリシス幅および閾値の設定においては、入力感度点Ｓ１（電圧ＶＨｔｈ）および入力感度点Ｓ２（電圧ＶＬｔｈ）の微調整が困難となる。また、入力感度点Ｓ１およびＳ２の設計変更も容易でない。
【００２４】
［実施の形態１］
＜フォトカプラＩＣの概略構成＞
次に、一実施の形態による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成について、図１を用いて説明する。
【００２５】
図１を参照して、一実施の形態によるフォトカプラＩＣは、フォトダイオードＰＤの出力電流Ｉを電圧に変換するための電流電圧変換回路１０と、基準電流Ｉｒｅｆを閾値電圧に変換するための電流電圧変換回路２０と、電圧コンパレータ３０と、インバータＩＮＶ１と、出力回路４０と、出力端子５０とを備える。
【００２６】
電流電圧変換回路１０は、フォトダイオードＰＤと、抵抗素子Ｒ１〜Ｒ３と、差動増幅器Ａｍｐ１とを含む。フォトダイオードＰＤは、アノードが接地電圧ＶＳＳに接続され、カソードが差動増幅器Ａｍｐ１の入力ノードに接続される。フォトダイオードＰＤは、入力される光信号の強度に応じた電流信号をカソードから出力する。すなわち、フォトダイオードＰＤは「光電変換素子」に対応する。なお、太陽電池などによって、光電変換素子を構成してもよい。
【００２７】
差動増幅器Ａｍｐ１は、一方の電源ノードが内部電圧ＶＩＮに接続され、他方の電源ノードが接地電圧ＶＳＳに接続される。そして、入力ノードおよび出力ノードの間には、帰還抵抗として、抵抗素子Ｒ１〜Ｒ３の直列回路が接続される。差動増幅器Ａｍｐ１の入力ノードに印加された電流信号は、抵抗素子Ｒ１〜Ｒ３の直列回路を通じて電圧信号に変換され、差動増幅器Ａｍｐ１の出力ノードから出力される。差動増幅器Ａｍｐ１の出力電圧は、入力信号強度（すなわち、光信号の強度）に比例して電圧値が上昇する「入力信号電圧」に対応する。電流電圧変換回路１０により生成された入力信号電圧は、電圧コンパレータ３０の一方の入力ノード３１に印加される。なお、電圧コンパレータ３０において、入力ノード３１はＮＭＯＳトランジスタＮ１のゲートに接続されるため、入力信号電圧はＮＭＯＳトランジスタＮ１のゲートに印加される。
【００２８】
電流電圧変換回路２０は、ダミーフォトダイオードＰＤｄｍｙと、抵抗素子Ｒ１１〜Ｒ１３と、差動増幅器Ａｍｐ２と、定電流源２２と、スイッチ回路ＳＷ１とを含む。
【００２９】
ダミーフォトダイオードＰＤｄｍｙは、アノードが接地電圧ＶＳＳに接続され、カソードが差動増幅器Ａｍｐ２の入力ノードに接続される。ダミーフォトダイオードＰＤｄｍｙは、上述したフォトダイオードＰＤと実質的に同一の構成となっている。ただし、ダミーフォトダイオードＰＤｄｍｙには光信号が入力されないため、ダミーフォトダイオードＰＤｄｍｙから電流信号は発せられない。
【００３０】
差動増幅器Ａｍｐ２は、差動増幅器Ａｍｐ１と実質的に同一の構成となっており、入力ノードおよび出力ノードの間には、帰還抵抗として、抵抗素子Ｒ１１〜Ｒ１３の直列回路が接続される。なお、抵抗素子Ｒ１１，Ｒ１２，Ｒ１３は、上記の差動増幅器Ａｍｐ１に設けられる抵抗素子Ｒ１，Ｒ２，Ｒ３とそれぞれ等しい抵抗値を有するように形成されている。
【００３１】
抵抗素子Ｒ１１と抵抗素子Ｒ１２との接続ノードには、定電流源２２が接続される。定電流源２２は、抵抗素子Ｒ１２および抵抗素子Ｒ１３の直列回路に対して、一定の基準電流Ｉｒｅｆを流す。これにより、差動増幅器Ａｍｐ２の出力ノードには、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する一定電圧が生じる。差動増幅器Ａｍｐ２の出力ノードに生成された電圧は、電圧コンパレータ３０の他方の入力ノード３２に印加される。電圧コンパレータ３０において、入力ノード３２は、ＮＭＯＳトランジスタＮ２のゲートに接続される。よって、差動増幅器Ａｍｐ２の出力電圧はＮＭＯＳトランジスタＮ２のゲートに印加される。この差動増幅器Ａｍｐ２の出力電圧は、入力信号強度によらず電圧値が一定である「閾値電圧」に対応する。
【００３２】
このような構成とすることにより、電圧コンパレータ３０の入力ノード３１の電圧（入力信号電圧）と入力ノード３２の電圧（閾値電圧）との間には電圧差が発生する。電圧コンパレータ３０は、これら２つの入力電圧の比較判定を行ない、その判定結果を示す電圧信号を出力する。
【００３３】
電圧コンパレータ３０は、内部電圧ＶＩＮおよびＮＭＯＳトランジスタＮ１の間に接続されたＰＭＯＳトランジスタＰ１と、内部電圧ＶＩＮおよびＮＭＯＳトランジスタＮ２の間に接続されたＰＭＯＳトランジスタＰ２と、ＰＭＯＳトランジスタＰ１に並列接続されたＰＭＯＳトランジスタＰ５と、ＰＭＯＳトランジスタＰ２に並列接続されたＰＭＯＳトランジスタＰ６とを有する。
【００３４】
ＰＭＯＳトランジスタＰ５およびＰ６は、ゲートがドレインに接続されており、それぞれダイオードとして動作する。ＰＭＯＳトランジスタＰ１およびＰ２は、クロスカップリング負荷を構成する。すなわち、電圧コンパレータ３０は、上述した従来のヒステリシスコンパレータ（図１２）と基本的に同一の回路構成からなる。ただし、ＰＭＯＳトランジスタＰ１，Ｐ２，Ｐ５，Ｐ６は互いに同一の素子サイズである点において、従来のヒステリシスコンパレータとは相違する。したがって、電圧コンパレータ３０では、ＰＭＯＳトランジスタＰ１，Ｐ２とＰＭＯＳトランジスタＰ５，Ｐ６との間の素子サイズの違いに基づいたヒステリシスは生じない。
【００３５】
ＮＭＯＳトランジスタＮ１およびＮＭＯＳトランジスタＮ２は、それぞれＮＭＯＳトランジスタＮ３に接続され、ＮＭＯＳトランジスタＮ３はさらに接地電圧ＶＳＳに接続されている。ＮＭＯＳトランジスタＮ３のゲートには、内部電圧ＶＩＮおよび接地電圧ＶＳＳの中間値である直流定電圧Ｖｂｉａｓ＿ｎが入力される。
【００３６】
電圧コンパレータ３０は、入力ノード３１に入力される入力信号電圧と入力ノード３２に入力される閾値電圧とを比較判定し、その判定結果に応じた電圧信号を、ＮＭＯＳトランジスタＮ１およびＰＭＯＳトランジスタＰ５の接続点である出力ノードに生成する。具体的には、入力信号電圧が閾値電圧より小さいときには、電圧コンパレータ３０は、Ｈ（論理ハイ）レベルの電圧信号を出力ノードに生成する。一方、入力信号電圧が閾値電圧以上となるときには、電圧コンパレータ３０は、Ｌ（論理ロー）レベルの電圧信号を出力ノードに生成する。
【００３７】
インバータＩＮＶ１は、電圧コンパレータ３０の出力ノードに現れる電圧信号を反転させる。具体的には、インバータＩＮＶ１は、電圧コンパレータ３０の出力信号を波形整形して、内部電圧ＶＩＮから１つのＰＭＯＳダイオード分降下させた電圧レベル（Ｈレベルに相当）、または接地電圧ＶＳＳレベル（Ｌレベルに相当）の２値の電圧信号を生成する。インバータＩＮＶ１により生成された電圧信号は、出力回路４０に入力される。
【００３８】
出力回路４０は、ドライバ４２と、電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直列接続されたＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７とを含む。ＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７は、ドライバ４２の出力ノードに対して並列に接続される。
【００３９】
ドライバ４２は、インバータＩＮＶ１から入力される電圧信号に基づいて、ＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７のオン／オフを制御するための駆動信号を生成する。ＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７は、ドライバ４２からの駆動信号によって、相補的にオン／オフが制御される。これにより、ＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７の接続点に設けられた出力端子５０には、オンされた一方のＭＯＳトランジスタを通して電源電圧ＶＤＤレベル（Ｈレベルに相当）または接地電圧ＶＳＳレベル（Ｌレベルに相当）の電圧信号が出力される。すなわち、ＰＭＯＳトランジスタＰ７およびＮＭＯＳトランジスタＮ７は、電圧コンパレータ３０の出力信号に応じて出力のオン／オフを切替える「切替回路」に対応する。
【００４０】
ここで、インバータＩＮＶ１により生成された電圧信号は、出力回路４０のドライバ４２に入力されるとともに、電流電圧変換回路２０のスイッチＳＷ１に入力される。スイッチＳＷ１は、抵抗素子Ｒ１３の端子間に接続されたＮＭＯＳトランジスタＮ５により構成される。
【００４１】
ＮＭＯＳトランジスタＮ５は、インバータＩＮＶ１からの電圧信号に応答してオン／オフが制御される。具体的には、インバータＩＮＶ１からの電圧信号がＬレベルからＨレベルに切替わると、ＮＭＯＳトランジスタＮ５はオフ状態からオン状態に切替わる。また、インバータＩＮＶ１からの電圧信号がＨレベルからＬレベルに切替わると、ＮＭＯＳトランジスタＮ５はオン状態からオフ状態に切替わる。上記のように、インバータＩＮＶ１からの電圧信号は、電圧コンパレータ３０の比較判定結果に同期してＨレベルまたはＬレベルに切替わる。したがって、ＮＭＯＳトランジスタＮ５のオン／オフ動作（スイッチＳＷ１の開閉動作）は、電圧コンパレータ３０の比較判定結果に同期して実行される。
【００４２】
そして、インバータＩＮＶ１からの電圧信号に応じてＮＭＯＳトランジスタＮ５がオフ状態またはオン状態に切替わることにより、差動増幅器Ａｍｐ２の出力ノードに生成される電圧が切替わる。詳細には、ＮＭＯＳトランジスタＮ５がオフ状態のときには、差動増幅器Ａｍｐ２の出力ノードには抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する電圧（＝（Ｒ１２＋Ｒ１３）×Ｉｒｅｆ）が生じる。その一方で、ＮＭＯＳトランジスタＮ５がオン状態のときには、抵抗素子Ｒ１３がＮＭＯＳトランジスタＮ５によって短絡されるため、差動増幅器Ａｍｐ２の出力ノードには抵抗素子Ｒ１２の抵抗値と基準電流Ｉｒｅｆとの積に値する電圧（＝Ｒ１２×Ｉｒｅｆ）が生じる。
【００４３】
上述のように、差動増幅器Ａｍｐ２の出力電圧は、電圧コンパレータ３０の入力ノード３２に印加されて電圧コンパレータ３０における閾値電圧となる。すなわち、電圧コンパレータ３０の閾値電圧は、電圧コンパレータ３０の比較判定結果と同期して、２値の電圧の間で切替わる。以下の説明では、ＮＭＯＳトランジスタＮ５がオフ状態のときに生じる閾値電圧（＝（Ｒ１２＋Ｒ１３）×Ｉｒｅｆ）を「Ｖｔｈ１」と表記し、ＮＭＯＳトランジスタＮ５がオン状態のときに生じる閾値電圧（＝Ｒ１２×Ｉｒｅｆ）を「Ｖｔｈ２」とも表記する。閾値電圧Ｖｔｈ１およびＶｔｈ２の間には、Ｖｔｈ１＞Ｖｔｈ２の関係が成立する。
【００４４】
以下に説明するように、電圧コンパレータ３０において、閾値電圧の切替えは、入力感度点付近での比較判定結果に応じてヒステリシスを持って行なわれる。これにより、電圧コンパレータ３０は、その比較判定結果に応じて閾値電圧が２値化されたヒステリシスコンパレータを実現する。
【００４５】
＜フォトカプラＩＣの動作＞
次に、一実施の形態によるフォトカプラＩＣの動作について、図１から図５を用いて説明する。
【００４６】
図１を参照して、電流電圧変換回路１０において、フォトダイオードＰＤは、入力される光信号を電流信号に変換する。差動増幅器Ａｍｐ１は、フォトダイオードＰＤからの電流信号を電圧信号に変換することにより、入力信号強度に比例した入力信号電圧を生成する。電流電圧変換回路１０は、生成した入力信号電圧を電圧コンパレータ３０の入力ノード３１に印加する。すなわち、入力信号電圧は、電圧コンパレータ３０のＮＭＯＳトランジスタＮ１のゲートに印加される。
【００４７】
電流電圧変換回路２０においては、定電流源２２が抵抗素子Ｒ１２およびＲ１３の直列回路に基準電流Ｉｒｅｆを流すことにより、差動増幅器Ａｍｐ２の出力ノードに閾値電圧を生じさせる。電流電圧変換回路２０は、生成された閾値電圧を電圧コンパレータ３０の入力ノード３２に印加する。すなわち、閾値電圧は、電圧コンパレータ３０のＮＭＯＳトランジスタＮ２のゲートに印加される。
【００４８】
上記の構成において、フォトダイオードＰＤに光信号の入力がない場合を考える。この場合、電流電圧変換回路１０では、抵抗素子Ｒ１〜Ｒ３の直列回路に電流が流れないため、差動増幅器Ａｍｐ１の入力ノードと出力ノードとは等電圧となる。
【００４９】
一方、電流電圧変換回路２０では、ダミーフォトダイオードＰＤｄｍｙには光信号の入力がないため、差動増幅器Ａｍｐ２の出力ノードは、差動増幅器Ａｍｐ１の出力ノードと等しい電圧となる。ただし、定電流源２２が抵抗素子Ｒ１２およびＲ１３の直列回路に基準電流Ｉｒｅｆを流したときには、差動増幅器Ａｍｐ２の出力ノードに、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する一定電圧（＝（Ｒ１２＋Ｒ１３）×Ｉｒｅｆ）が生じる。したがって、差動増幅器Ａｍｐ１の出力ノードの電圧（入力信号電圧）と差動増幅器Ａｍｐ２の出力ノードの電圧（閾値電圧）との間には、この一定電圧に相当する電圧差が生じることになる。
【００５０】
この電圧差を持った２つの電圧が電圧コンパレータ３０の入力ノード３１，３２にそれぞれ印加されることにより、電圧コンパレータ３０は、２つの入力電圧を比較判定し、その判定結果を示す電圧信号を出力する。出力回路４０は、インバータＩＮＶ１により反転された電圧信号を受けると、この電圧信号に応じてＨレベルまたはＬレベルの２値の電圧信号を出力する。
【００５１】
インバータＩＮＶ１により反転された電圧信号はさらに、電流電圧変換回路２０内部のスイッチＳＷ１に与えられる。スイッチＳＷ１を構成するＮＭＯＳトランジスタＮ５は、この反転された電圧信号をゲートに受けることによってオン／オフされる。そして、ＮＭＯＳトランジスタＮ５のオン／オフ動作によって、差動増幅器Ａｍｐ２の出力ノードに生成される閾値電圧がＶｔｈ１またはＶｔｈ２に切替えられる。
【００５２】
図２は、電圧コンパレータ３０に入力される入力信号電圧と閾値電圧との関係を説明する図である。図２において、縦軸は入力信号電圧および閾値電圧を示し、横軸は入力信号強度を示す。
【００５３】
図２を参照して、入力信号強度が増加方向（図中の実線矢印方向に相当）にあるときには、入力信号電圧は、入力信号強度に比例して増加する。一方、閾値電圧は、入力感度点Ｓ１を境として、Ｖｔｈ１からＶｔｈ２に切替わる。
【００５４】
詳細には、光信号の入力がないとき、または光信号の強度が小さいときには、閾値電圧が入力信号電圧より高くなるため、電圧コンパレータ３０からはＨレベルの電圧信号が出力される。したがって、出力回路４０およびスイッチＳＷ１には、インバータＩＮＶ１によりＬレベルに反転された電圧信号が与えられる。これにより、出力回路４０は、Ｈレベルの電圧信号を出力する。一方、スイッチＳＷ１では、Ｌレベルに反転された電圧信号を受けてＮＭＯＳトランジスタＮ５がオフ状態となることにより、差動増幅器Ａｍｐ２の出力ノードに、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積である閾値電圧Ｖｔｈ１が生成される。
【００５５】
この状態から入力される光信号の強度が増加し始めると、フォトダイオードＰＤから抵抗素子Ｒ１〜Ｒ３に流れる電流信号が増加するのに伴なって入力信号電圧が増加する。そして、入力感度点Ｓ１を境として、入力信号電圧と閾値電圧Ｖｔｈ１との大小関係が逆転すると、電圧コンパレータ３０から出力される電圧信号はＨレベルからＬレベルに切替わる。スイッチＳＷ１には、インバータＩＮＶ１によりＨレベルに反転された電圧信号が与えられる。スイッチＳＷ１のＮＭＯＳトランジスタＮ５は、Ｈレベルに反転された電圧信号を受けてオフ状態からオン状態に切替わる。これにより、差動増幅器Ａｍｐ２の出力ノードには、抵抗素子Ｒ１２の抵抗値と基準電流Ｉｒｅｆとの積である閾値電圧Ｖｔｈ２が生成される。すなわち、入力感度点Ｓ１を境として閾値電圧はＶｔｈ１からＶｔｈ２に低下することにより、閾値電圧にはヒステリシス電圧幅（＝Ｖｔｈ１−Ｖｔｈ２）が生成される。このように、入力信号強度が増加方向にあるときには、閾値電圧は、入力感度点Ｓ１において、入力信号電圧に対して低電圧側に十分な電圧差を持つように低下する。すなわち、電圧コンパレータ３０はヒステリシス動作を実現する。
【００５６】
これにより、入力感度点Ｓ１において電圧コンパレータ３０から出力される電圧信号がＨレベルからＬレベルに反転すると、これ以降は、出力回路４０からＩＣ内部に伝搬するノイズが入力信号電圧に重畳することによって入力信号電圧が微小に変動してしまう現象が生じても、入力信号電圧が再び閾値電圧を下回ることがない。その結果、入力感度点Ｓ１以降において、電圧コンパレータ３０から出力される電圧信号がＬレベルからＨレベルに再度反転されることがない。
【００５７】
ここで、一実施の形態によるフォトカプラＩＣにおいて、ヒステリシス電圧幅（＝Ｖｔｈ１−Ｖｔｈ２）は、抵抗素子Ｒ１３の抵抗値および基準電流Ｉｒｅｆの積に値する。すなわち、電圧コンパレータ３０におけるヒステリシス電圧幅は、抵抗素子Ｒ１３の抵抗値によって決定される。また、上述したように、光信号の入力がないときの入力信号電圧と閾値電圧Ｖｔｈ１との電圧差は、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する。すなわち、光信号の入力がないときの電圧コンパレータ３０における２つの入力電圧の電圧差は、抵抗素子Ｒ１２およびＲ１３の抵抗値に応じて設定される。なお、この電圧差は、入力信号強度の増加に伴ない減少する。そして、電圧差が零となるときの入力信号電圧（図中の入力Ｖｔｈ１に相当）に対応する入力信号強度が入力感度点Ｓ１となる。
【００５８】
上述のように、差動増幅器Ａｍｐ１と差動増幅器Ａｍｐ２とは実質的に同一の構成であるとともに、抵抗素子Ｒ１〜Ｒ３と抵抗素子Ｒ１１〜Ｒ１３とはそれぞれ等しい抵抗値を有している。したがって、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積である電圧差は、入力信号電圧を生成するための抵抗素子Ｒ２およびＲ３の抵抗値との間にも、抵抗素子Ｒ１２およびＲ１３との間の対応関係と同様の対応関係が成り立つ。したがって、抵抗素子Ｒ１２およびＲ１３の抵抗値の減少により電圧差が縮まった場合には、同じく抵抗素子Ｒ２およびＲ３の抵抗値の減少によって、差動増幅器Ａｍｐ１により生成される入力信号電圧も小さくなるように働く。これにより、電圧コンパレータ３０における比較判定動作において、入力信号強度を判定するときの判定精度が保持される。したがって、製造ばらつき等によって抵抗素子の抵抗値にばらつきが生じた場合であっても、電圧差および入力信号電圧がともに抵抗値のばらつきの影響を受けるため、結果的にばらつきの影響が相殺される。これにより、入力感度点Ｓ１に対するヒステリシス幅の変動が抑えられるため、抵抗素子Ｒ２およびＲ３（＝Ｒ１２およびＲ１３）の抵抗値を選択することのみによってヒステリシス動作を自在に設計することが可能となる。
【００５９】
図３には、入力信号強度が増加方向から減少方向（図中の破線矢印方向に相当）に転じた後の電圧コンパレータ３０への入力信号電圧と閾値電圧との関係が示される。図３において、縦軸は入力信号電圧および閾値電圧を示し、横軸は入力信号強度を示す。
【００６０】
光信号の強度が大きいときには、入力信号電圧が閾値電圧Ｖｔｈ２より高いため、電圧コンパレータ３０からはＬレベルの電圧信号が出力される。出力回路４０は、インバータＩＮＶ１によりＨレベルに反転された電圧信号を受けて、Ｌレベルの電圧信号を出力する。スイッチＳＷ１では、ＮＭＯＳトランジスタＮ５がＨレベルに反転された電圧信号を受けてオン状態となることにより、差動増幅器Ａｍｐ２の出力ノードに、抵抗素子Ｒ１２の抵抗値と基準電流Ｉｒｅｆとの積である閾値電圧Ｖｔｈ２が生成される。
【００６１】
そして、この状態から光信号の強度が減少し始めると、フォトダイオードＰＤから抵抗素子Ｒ１〜Ｒ３に流れる電流信号が減少するのに伴なって入力信号電圧が減少する。そして、入力感度点Ｓ２を境として、入力信号電圧と閾値電圧Ｖｔｈ２との大小関係が逆転すると、電圧コンパレータ３０から出力される電圧信号はＬレベルからＨレベルに切替わる。したがって、スイッチＳＷ１のＮＭＯＳトランジスタＮ５は、インバータＩＮＶ１によりＬレベルに反転された電圧信号を受けてオン状態からオフ状態に切替わる。これにより、差動増幅器Ａｍｐ２の出力ノードには、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積である閾値電圧Ｖｔｈ１が生成される。すなわち、入力感度点Ｓ２を境として閾値電圧はＶｔｈ２からＶｔｈ１に増加する。これにより、入力信号強度が減少方向にあるときには、閾値電圧は、入力感度点Ｓ２において、入力信号電圧に対して高電圧側に十分な電圧差を持つように増加する。なお、入力感度点Ｓ２は、入力信号強度が増加方向から減少方向に転じた後に入力信号電圧および閾値電圧の電圧差が零となるときの入力信号電圧（図中の入力Ｖｔｈ２に相当）に対応する入力信号強度となる。
【００６２】
図４は、入力信号強度が増加方向から減少方向に遷移したときの電圧コンパレータ３０から出力される電圧信号の変化を説明する図である。なお、図４には、インバータＩＮＶＩにより論理レベルが反転された電圧信号の変化が示される。
【００６３】
図４に示すように、入力信号強度が増加方向（図中の実線矢印方向に相当）にあるときには、入力信号強度が入力感度点Ｓ１に達したタイミングでＬレベルからＨレベルに切替わる。さらに、入力信号強度が増加方向から減少方向（図中の破線矢印方向に相当）に転じた後は、入力信号強度が入力感度点Ｓ２に達したタイミングでＨレベルからＬレベルに切替わる。このようなヒステリシス動作におけるヒステリシス幅は、入力感度点Ｓ１と入力感度点Ｓ２との差に相当する。図２および図３で説明したように、入力感度点Ｓ１およびＳ２は、ヒステリシス電圧幅によって決まる。そして、このヒステリシス電圧幅は、差動増幅器Ａｍｐ１およびＡｍｐ２に接続される帰還抵抗の抵抗値の選択によって可変に設定することができる。すなわち、帰還抵抗の抵抗値を選択することによって、ヒステリシス幅を容易に設計することができる。
【００６４】
図５は、入力信号強度が増加方向から減少方向に遷移したときの出力回路４０から出力される電圧信号の変化を説明する図である。
【００６５】
図５を参照して、出力回路４０から出力される電圧信号は、ＨレベルとＬレベルとの間で切替わる。図４に示すように、電圧コンパレータ３０から出力される電圧信号が、入力感度点Ｓ１，Ｓ２の各々でＨレベルまたはＬレベルに切替わるため、出力回路４０から出力される電圧信号も、入力感度点Ｓ１，Ｓ２の各々でＨレベルまたはＬレベルに切替わる。
【００６６】
このように、一実施の形態によるフォトカプラＩＣでは、電圧コンパレータ３０から出力される比較判定結果を反転させた信号を用いて、比較判定動作に用いる閾値電圧を２値（Ｖｔｈ１，Ｖｔｈ２）の間で切替える。したがって、閾値電圧の切替えは、入力感度点Ｓ１，Ｓ２において比較判定結果が反転した直後に完了している。これにより、入力信号電圧が入力感度点付近の微弱な信号レベルを保持している場合であっても、閾値電圧は既に入力信号電圧との電圧差を広げるように切替えられているため、比較判定結果が再度反転することにはならない。よって、電圧コンパレータ３０の誤った判定比較動作には至らない。
【００６７】
また、入力信号電圧を生成するための電流電圧変換回路１０と閾値電圧を生成するための電流電圧変換回路２０とを、同一の回路構成からなる差動増幅器および抵抗を用いて構成したことにより、製造ばらつきによる素子ばらつきが回路の動作点に与える影響を相殺することができる。これにより、電圧コンパレータ３０における誤判定を確実に防止することができる。また、抵抗素子の抵抗値の選択のみで、容易に電圧コンパレータ３０におけるヒステリシス幅を設定することができる。
【００６８】
上述した一実施の形態によるフォトカプラＩＣの作用効果について、図１６に示す比較例を参照しながら詳細に説明する。
【００６９】
図１６は、特開平１０−１９７５７２号公報（特許文献２）に記載されるヒステリシスコンパレータの概略構成図である。図１７は、図１６に示すヒステリシスコンパレータの動作を示すタイミングチャートである。
【００７０】
図１６を参照して、比較例によるヒステリシスコンパレータは、電源電圧ＶＣＣおよび接地電圧ＶＳＳの間に直列接続された４つの抵抗Ｒ３１〜Ｒ３４から成る基準電圧発生回路を備える。コンパレータＣＯＭＰ３の非反転入力端子（＋）には入力端子ＩＮを介して被測定信号が入力され、反転入力端子（−）には基準電圧として抵抗Ｒ３２と抵抗Ｒ３３との接続点Ｃの電圧Ｖｃが入力される。抵抗Ｒ３１，Ｒ３４の両端には、抵抗Ｒ３１，Ｒ３４を短絡するように、それぞれＰＭＯＳ形電界効果トランジスタＦＥＴ１、Ｎチャネル形電界効果トランジスタＦＥＴ２が接続されている。ＦＥＴ１，ＦＥＴ２のゲートはともにコンパレータＣＯＭＰ３の出力端子ＯＵＴに接続され、コンパレータＣＯＭＰ３の出力信号がＦＥＴ１，ＦＥＴ２のゲートに出力される。この出力信号が短絡信号に相当し、その信号レベルに応じてＦＥＴ１，ＦＥＴ２は互いに逆の動作をする。
【００７１】
具体的には、入力端子ＩＮを介して入力された被測定信号の信号レベルが低閾値以下であるとき、コンパレータＣＯＭＰ３の出力信号はＨレベルとなる。この出力信号がＦＥＴ１，ＦＥＴ２に入力される。これにより、ＦＥＴ１はオンし、抵抗Ｒ３１が短絡される。一方、ＦＥＴ２はＦＥＴ１とは逆にオフとなる。したがって、電源電圧ＶＣＣおよび接地電圧ＶＳＳの間の抵抗はＲ３２〜Ｒ３４となり、コンパレータＣＯＭＰ３の閾値となる基準電圧は、次式（１）で表される高閾値ＶｔｈＨとなる。
【００７２】
ＶｔｈＨ＝ＶＣＣ×（Ｒ３３＋Ｒ３４）／（Ｒ３２＋Ｒ３３＋Ｒ３４）  ・・・（１）
次に、被測定信号の信号レベルが高閾値以上に変化したとき、コンパレータＣＯＭＰ３の出力信号はＬレベルとなり、ＦＥＴ１はオフとなり、ＦＥＴ２はオンとなる。これにより、抵抗Ｒ３４が短絡され、コンパレータＣＯＭＰ３の基準電圧は、次式（２）で表される低閾値ＶｔｈＬとなる。
【００７３】
ＶｔｈＬ＝ＶＣＣ×Ｒ３３／（Ｒ３１＋Ｒ３２＋Ｒ３３）  ・・・（２）
このように、比較例によるヒステリシスコンパレータは、複数の抵抗を用いて電源電圧ＶＣＣを分圧することにより基準電圧を発生させる構成において、被測定信号と基準電圧との比較結果に応じてコンパレータから出力される短絡信号により電源側の抵抗Ｒ３１および接地側の抵抗Ｒ３４の導通／短絡を切替える。これにより、基準電圧にヒステリシスを発生させる。
【００７４】
しかしながら、図１６に示すヒステリシスコンパレータでは、電源電圧ＶＣＣを複数の抵抗を用いて分圧することによって基準電圧を発生させるため、電源電圧ＶＣＣが変動すると、基準電圧Ｖｃも変動する。その結果、ヒステリシス動作も電源電圧ＶＣＣの変動の影響を受けてしまう。
【００７５】
また、比較例によるヒステリシスコンパレータでは、４つの抵抗Ｒ３１〜Ｒ３４の抵抗値が温度に応じて変動することによっても基準電圧が変動する。そのため、コンパレータＣＯＭＰ３においては、電源電圧の変動および抵抗値の温度変動を受けて変動する基準電圧と、これらの要因とは相関のない被測定信号とが比較される。すなわち、被測定信号と基準電圧との相対関係が電源電圧および温度に応じて変動するため、コンパレータＣＯＭＰ３における比較判定動作に影響が生じ、その影響がヒステリシス動作の変動として現れることとなる。このように、比較例によるヒステリシスコンパレータでは、電源電圧の変動および抵抗値の温度変動に起因して、基準電圧を被測定信号に対して最適な電圧レベルに設定することが困難となるため、コンパレータＣＯＭＰ３のヒステリシス動作を変動させてしまう虞がある。
【００７６】
これに対して、一実施の形態によるフォトカプラＩＣでは、入力信号電圧を生成するための電流電圧変換回路１０と同じ回路構成を有する電流電圧変換回路２０を用いて閾値電圧を生成するため、入力信号電圧および閾値電圧の間で電源電圧の変動および抵抗値の温度変動の影響が相殺される。これにより、閾値電圧を、電圧コンパレータ３０における比較判定動作に適した電圧レベルに設定することができる。この結果、入力信号の誤判定を確実に防止できる。
【００７７】
［実施の形態２］
図６は、実施の形態２による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成図である。
【００７８】
図６を参照して、実施の形態２によるフォトカプラＩＣは、上述した一実施の形態によるフォトカプラＩＣにおいて、電流電圧変換回路２０のスイッチＳＷ１に代えてスイッチＳＷ２を設けるとともに、インバータＩＮＶ１およびスイッチＳＷ２の間にインバータＩＮＶ２を新たに設けたものである。
【００７９】
インバータＩＮＶ１は、電圧コンパレータ３０の出力ノードに現れる電圧信号を反転させる。インバータＩＮＶ２は、この出力信号の反転信号をさらに反転させた電圧信号を生成する。インバータＩＮＶ２により生成された電圧信号は、スイッチＳＷ２に入力される。
【００８０】
スイッチＳＷ２は、抵抗素子Ｒ１３の端子間に接続されたＰＭＯＳトランジスタＰ８により構成される。ＰＭＯＳトランジスタＰ８は、インバータＩＮＶ２からの電圧信号に応答してオン／オフが制御される。具体的には、インバータＩＮＶ１からの電圧信号がＬレベルからＨレベルに切替わると、インバータＩＮＶ２からの電圧信号はＨレベルからＬレベルに切替わる。そして、インバータＩＮＶ２からの電圧信号がＨレベルからＬレベルに切替わると、ＰＭＯＳトランジスタＰ８はオフ状態からオン状態に切替わる。また、インバータＩＮＶ１からの電圧信号がＨレベルからＬレベルに切替わることによってインバータＩＮＶ２からの電圧信号がＬレベルからＨレベルに切替わると、ＰＭＯＳトランジスタＰ８はオン状態からオフ状態に切替わる。すなわち、上述した一実施の形態におけるＮＭＯＳトランジスタＮ５と同様に、ＰＭＯＳトランジスタＰ８のオン／オフ動作（スイッチＳＷ２の開閉動作）は、電圧コンパレータ３０の比較判定結果に同期して実行される。したがって、インバータＩＮＶ２からの電圧信号に応じてＰＭＯＳトランジスタＰ８がオフ状態またはオン状態に切替わることにより、上記の一実施の形態と同様に、差動増幅器Ａｍｐ２の出力ノードに生成される閾値電圧は、Ｖｔｈ１またはＶｔｈ２に切替わる。これにより、電圧コンパレータ３０においては、上記の一実施の形態による電圧コンパレータ３０と同様の比較判定動作が実現される。
【００８１】
以上説明したように、抵抗素子Ｒ１３の端子間に接続するスイッチＳＷ１，ＳＷ２をＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのいずれで構成しても、同様の比較判定動作が実現され、かつ、同様の作用効果を得ることができる。
【００８２】
ここで、ＭＯＳトランジスタは、ドレインが抵抗素子Ｒ１３の一方の端子に接続され、ソースが抵抗素子Ｒ１３の他方の端子に接続されるため、ドレインと半導体基板との間、およびソースと半導体基板との間にそれぞれ寄生容量を有している。この寄生容量がＭＯＳトランジスタにおけるオン／オフ動作に影響を及ぼすことによって、閾値電圧の切替えの応答性を低下させる虞がある。例えばスイッチＳＷ１をＮＭＯＳトランジスタで構成した場合に、ＮＭＯＳトランジスタのソースが持つ寄生容量が大きいと、ＮＭＯＳトランジスタのソースに発生する閾値電圧の切替えに遅れが生じてしまう。なお、２つの寄生容量の大小関係は、半導体基板をＮ型基板とするかＰ型基板とするかによって異なる。
【００８３】
実施の形態２によるフォトカプラＩＣでは、このようなＭＯＳトランジスタが有する寄生容量の大きさに応じて、スイッチをＰＭＯＳトランジスタで構成するか、ＮＭＯＳトランジスタで構成するかを選択することができる。これによれば、例えばソースが持つ寄生容量がドレインが持つ寄生容量より大きくなる場合には、スイッチをＰＭＯＳトランジスタで構成することによって寄生容量の影響を低減することができる。
【００８４】
［実施の形態３］
図７は、実施の形態３による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成図である。
【００８５】
図７を参照して、実施の形態３によるフォトカプラＩＣは、図１に示す一実施の形態によるフォトカプラＩＣにおいて、電流電圧変換回路１０および電流電圧変換回路２０に代えて、それぞれ電流電圧変換回路１０Ｂおよび電流電圧変換回路２０Ｂを設けたものである。
【００８６】
電流電圧変換回路１０Ｂは、図１に示した電流電圧変換回路１０と比較して、スイッチＳＷ３をさらに含む。スイッチＳＷ３は、抵抗素子Ｒ３の端子間に接続されたＰＭＯＳトランジスタＰ９により構成される。一方、電流電圧変換回路２０Ｂは、図１に示した電流電圧変換回路２０において、抵抗素子Ｒ１３の端子間に接続されたスイッチＳＷ１を除いたものである。
【００８７】
スイッチＳＷ３は、インバータＩＮＶ１により生成された電圧信号を受ける。ＰＭＯＳトランジスタＰ９は、この電圧信号に応答してオン／オフが制御される。インバータＩＮＶ１からの電圧信号は、上述したように、電圧コンパレータ３０の比較判定結果に同期してＨレベルまたはＬレベルに切替わる。したがて、ＰＭＯＳトランジスタＰ９のオン／オフ動作（スイッチＳＷ３の開閉動作）は、電圧コンパレータ３０の比較判定結果に同期して実行される。
【００８８】
そして、ＰＭＯＳトランジスタＰ９がオフ状態またはオン状態に切替わることにより、差動増幅器Ａｍｐ１の出力ノードに生成される電圧（入力信号電圧）が切替わる。詳細には、ＰＭＯＳトランジスタＰ９がオフ状態のときには、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積に値する電圧が生じる。一方、ＰＭＯＳトランジスタＰ９がオン状態のときには、差動増幅器Ａｍｐ１の出力ノードには抵抗素子Ｒ１およびＲ２の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積に値する電圧が生じる。これにより、電圧コンパレータ３０の入力信号電圧は、電圧コンパレータ３０の比較判定結果と同期して、２値の間を不連続に変化する。
【００８９】
一方、電圧コンパレータ３０の閾値電圧は、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する電圧に固定される。
【００９０】
＜フォトカプラＩＣの動作＞
次に、実施の形態３によるフォトカプラＩＣの動作について、図７から図１０を用いて説明する。
【００９１】
図７を参照して、電流電圧変換回路１０Ｂにおいて、差動増幅器Ａｍｐ１は、フォトダイオードＰＤからの電流信号を電圧信号に変換することにより、入力信号強度に比例する入力信号電圧を生成する。電流電圧変換回路１０Ｂは、生成した入力信号電圧を電圧コンパレータ３０の入力ノード３１に印加する。すなわち、入力信号電圧は、電圧コンパレータ３０のＮＭＯＳトランジスタＮ１のゲートに印加される。
【００９２】
電流電圧変換回路２０Ｂにおいては、定電流源２２が抵抗素子Ｒ１２およびＲ１３の直列回路に基準電流Ｉｒｅｆを流すことにより、差動増幅器Ａｍｐ２の出力ノードに閾値電圧を生じさせる。電流電圧変換回路２０Ｂは、生成された閾値電圧を電圧コンパレータ３０の入力ノード３２に印加する。すなわち、閾値電圧は、電圧コンパレータ３０のＮＭＯＳトランジスタＮ２のゲートに印加される。
【００９３】
上記の構成において、フォトダイオードＰＤに光信号の入力がない場合を考える。この場合、電流電圧変換回路１０Ｂでは、抵抗素子Ｒ１〜Ｒ３の直列回路に電流が流れないため、差動増幅器Ａｍｐ１の入力ノードと出力ノードとは等電圧となる。
【００９４】
一方、電流電圧変換回路２０Ｂの出力ノードには、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する一定電圧Ｖｔｈが生じる。したがって、差動増幅器Ａｍｐ１の出力ノードの電圧（入力信号電圧）と差動増幅器Ａｍｐ２の出力ノードの電圧（閾値電圧）との間には、この一定電圧に相当する電圧差が生じる。
【００９５】
この電圧差を持った２つの電圧が電圧コンパレータ３０の入力ノード３１，３２にそれぞれ印加されることにより、電圧コンパレータ３０は、２つの入力電圧を比較判定し、その判定結果を示す電圧信号を出力する。出力回路４０は、インバータＩＮＶ１により反転された電圧信号を受けると、この電圧信号に応じてＨレベルまたはＬレベルの２値の電圧信号を出力する。
【００９６】
インバータＩＮＶ１により反転された電圧信号はさらに、電流電圧変換回路１０ＢのスイッチＳＷ３に与えられる。スイッチＳＷ３を構成するＰＭＯＳトランジスタＰ９は、この反転された電圧信号をゲートに受けることによってオン／オフされる。そして、ＰＭＯＳトランジスタＮ９のオン／オフ動作によって、差動増幅器Ａｍｐ１の出力ノードに生成される入力信号電圧は不連続に変化する。
【００９７】
図８は、電圧コンパレータ３０に入力される入力信号電圧と閾値電圧との関係を説明する図である。図８において、縦軸は入力信号電圧および閾値電圧を示し、横軸は入力信号強度を示す。
【００９８】
図８を参照して、入力信号強度が増加方向（図中の実線矢印方向に相当）にあるときには、入力信号電圧は、入力信号強度に比例して増加する。一方、閾値電圧は、一定電圧Ｖｔｈとなる。
【００９９】
光信号の入力がないとき、または光信号の強度が小さいときには、閾値電圧が入力信号電圧より高くなるため、電圧コンパレータ３０からはＨレベルの電圧信号が出力される。したがって、出力回路４０およびスイッチＳＷ３には、インバータＩＮＶ１によりＬレベルに反転された電圧信号が与えられる。これにより、出力回路４０は、Ｈレベルの電圧信号を出力する。一方、スイッチＳＷ３では、Ｌレベルに反転された電圧信号を受けてＰＭＯＳトランジスタＮ９がオン状態となることにより、差動増幅器Ａｍｐ１の出力ノードに、抵抗素子Ｒ１およびＲ２の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積に値する電圧が生成される。
【０１００】
この状態から入力される光信号の強度が増加し始めると、フォトダイオードＰＤから抵抗素子Ｒ１〜Ｒ３に流れる電流信号が増加するのに伴なって入力信号電圧が増加する。そして、入力感度点Ｓ１を境として、入力信号電圧と閾値電圧Ｖｔｈとの大小関係が逆転すると、電圧コンパレータ３０から出力される電圧信号はＨレベルからＬレベルに切替わる。よって、スイッチＳＷ３には、インバータＩＮＶ１によりＨレベルに反転された電圧信号が与えられる。スイッチＳＷ３のＰＭＯＳトランジスタＰ９は、Ｈレベルに反転された電圧信号を受けてオン状態からオフ状態に切替わる。これにより、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤからの電流との積である電圧が生成される。すなわち、入力感度点Ｓ１において、入力信号電圧が増加することにより、入力信号電圧にはヒステリシス電圧幅が生成される。このヒステリシス電圧幅は、抵抗素子Ｒ３とフォトダイオードＰＤからの電流Ｉとの積に値する。これにより、入力信号強度が増加方向にあるときには、入力信号電圧は、入力感度点Ｓ１において、閾値電圧に対して高電圧側に十分な電圧差を持つように増加する。すなわち、電圧コンパレータ３０はヒステリシス動作を実現する。
【０１０１】
入力感度点Ｓ１において電圧コンパレータ３０から出力される電圧信号がＨレベルからＬレベルに反転すると、これ以降は、出力回路４０からＩＣ内部に伝搬するノイズが入力信号電圧に重畳することによって入力信号電圧が微小に変動してしまう現象が生じても、入力信号電圧が再び閾値電圧を下回ることがない。その結果、入力感度点Ｓ１以降において、電圧コンパレータ３０から出力される電圧信号がＬレベルからＨレベルに再度反転されることがない。
【０１０２】
図９には、入力信号強度が増加方向から減少方向（図中の破線矢印方向に相当）に転じた後の電圧コンパレータ３０への入力信号電圧と閾値電圧との関係が示される。図９において、縦軸は入力信号電圧および閾値電圧を示し、横軸は入力信号強度を示す。
【０１０３】
光信号の強度が大きいときには、入力信号電圧が閾値電圧Ｖｔｈより高いため、電圧コンパレータ３０からはＬレベルの電圧信号が出力される。出力回路４０は、インバータＩＮＶ１によりＨレベルに反転された電圧信号を受けて、Ｌレベルの電圧信号を出力する。スイッチＳＷ３では、ＰＭＯＳトランジスタＰ９がＨレベルに反転された電圧信号を受けてオフ状態となることにより、差動増幅器Ａｍｐ１の出力ノードに、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積に値する電圧が生成される。
【０１０４】
そして、この状態から光信号の強度が減少し始めると、フォトダイオードＰＤから抵抗素子Ｒ１〜Ｒ３に流れる電流信号が減少するのに伴なって入力信号電圧が減少する。そして、入力感度点Ｓ２を境として、入力信号電圧と閾値電圧Ｖｔｈ２との大小関係が逆転すると、電圧コンパレータ３０から出力される電圧信号はＬレベルからＨレベルに切替わる。したがって、スイッチＳＷ３のＰＭＯＳトランジスタＰ９は、インバータＩＮＶ１によりＬレベルに反転された電圧信号を受けてオフ状態からオン状態に切替わる。これにより、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１およびＲ２の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積である入力信号電圧が生成される。すなわち、入力感度点Ｓ２において、入力信号電圧が減少する。これにより、入力信号強度が減少方向にあるときには、入力信号電圧は、入力感度点Ｓ２において、閾値電圧に対して低電圧側に十分な電圧差を持つように増加する。なお、入力感度点Ｓ２は、入力信号強度が増加方向から減少方向に転じた後に入力信号電圧および閾値電圧の電圧差が零となるときの入力信号電圧（図中の入力Ｖｔｈ２に相当）に対応する入力信号強度となる。
【０１０５】
図１０は、入力信号強度が増加方向から減少方向に遷移したときの電圧コンパレータ３０から出力される電圧信号の変化を説明する図である。なお、図１０には、インバータＩＮＶＩにより論理レベルが反転された電圧信号の変化が示される。
【０１０６】
図１０に示すように、入力信号強度が増加方向（図中の実線矢印方向に相当）にあるときには、入力信号強度が入力感度点Ｓ１に達したタイミングでＬレベルからＨレベルに切替わる。さらに、入力信号強度が増加方向から減少方向（図中の破線矢印方向に相当）に転じた後は、入力信号強度が入力感度点Ｓ２に達したタイミングでＨレベルからＬレベルに切替わる。このようなヒステリシス動作におけるヒステリシス幅は、入力感度点Ｓ１と入力感度点Ｓ２との差に相当する。入力感度点Ｓ１およびＳ２は、ヒステリシス電圧幅によって決まる。そして、ヒステリシス電圧幅は、差動増幅器Ａｍｐ１およびＡｍｐ２に接続される帰還抵抗（抵抗素子Ｒ１〜Ｒ３，Ｒ１１〜Ｒ１３）の抵抗値の選択によって可変に設定することができる。すなわち、帰還抵抗の抵抗値を選択することによって、ヒステリシス幅を容易に設計することができる。
【０１０７】
［実施の形態４］
図１１は、実施の形態４による入力判定回路の代表例として示されるフォトカプラＩＣの概略構成図である。
【０１０８】
図１１を参照して、実施の形態４によるフォトカプラＩＣは、図１に示す一実施の形態によるフォトカプラＩＣにおいて、電流電圧変換回路１０および電流電圧変換回路２０に代えて、それぞれ電流電圧変換回路１０Ｃおよび電流電圧変換回路２０Ｃを設けたものである。
【０１０９】
電流電圧変換回路１０Ｃは、図１に示した電流電圧変換回路１０と比較して、定電流源１２、ＮＭＯＳトランジスタＮ８，Ｎ９およびスイッチＳＷ４をさらに含む。定電流源１２およびＮＭＯＳトランジスタＮ８は、内部電圧ＶＩＮおよび接地電圧ＶＳＳの間に直列に接続される。ＮＭＯＳトランジスタＮ９は、ソースが接地電圧ＶＳＳに接続され、ゲートがＮＭＯＳトランジスタＰ８のゲートと共通に接続される。したがって、ＮＭＯＳトランジスタＮ８およびＮ９は、カレントミラー回路ＣＭ１として動作する。
【０１１０】
ＮＭＯＳトランジスタＮ９のドレインは、スイッチＳＷ４に接続される。スイッチＳＷ４は、ＮＭＯＳトランジスタと抵抗素子Ｒ１との間に接続されたＮＭＯＳトランジスタＮ１０により構成される。
【０１１１】
一方、電流電圧変換回路２０Ｃは、図１に示した電流電圧変換回路２０において、抵抗素子Ｒ１３の端子間に接続されたスイッチＳＷ１を除いたものである。
【０１１２】
スイッチＳＷ４は、インバータＩＮＶ１により生成された電圧信号を受ける。ＮＭＯＳトランジスタＮ１０は、この電圧信号に応答してオン／オフが制御される。インバータＩＮＶ１からの電圧信号は、上述したように、電圧コンパレータ３０の比較判定結果に同期してＨレベルまたはＬレベルに切替わる。したがって、ＮＭＯＳトランジスタＮ１０のオン／オフ動作（スイッチＳＷ４の開閉動作）は、電圧コンパレータ３０の比較判定結果に同期して実行される。
【０１１３】
そして、ＮＭＯＳトランジスタＮ１０がオフ状態またはオン状態に切替わることにより、差動増幅器Ａｍｐ１の出力ノードに生成される電圧（入力信号電圧）が切替わる。詳細には、ＮＭＯＳトランジスタＮ１０がオフ状態のときには、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤの出力電流Ｉとの積に値する電圧（＝Ｉ×（Ｒ１＋Ｒ２＋Ｒ３））が生じる。
【０１１４】
一方、ＮＭＯＳトランジスタＮ１０がオン状態のときには、定電流源１２の出力電流ｉがカレントミラー回路ＣＭ１によりコピーされ、ＮＭＯＳトランジスタＮ１０を介して抵抗素子Ｒ１〜Ｒ３に供給される。したがって、抵抗素子Ｒ１〜Ｒ３の直列回路には、フォトダイオードＰＤの出力電流に定電流源１２の出力電流を加算した電流（＝Ｉ＋ｉ）が流れる。これにより、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤの出力電流Ｉおよび定電流源１２の出力電流ｉの合計との積に値する電圧（＝（Ｉ＋ｉ）×（Ｒ１＋Ｒ２＋Ｒ３）が生じる。これにより、電圧コンパレータ３０の入力信号電圧は、電圧コンパレータ３０の比較判定結果を同期して、２値の間を不連続に変化する。
【０１１５】
一方、電圧コンパレータ３０の閾値電圧は、抵抗素子Ｒ１２およびＲ１３の合計値と基準電流Ｉｒｅｆとの積に値する電圧（＝Ｉｒｅｆ×（Ｒ１２＋Ｒ１３））に固定される。
【０１１６】
＜フォトカプラＩＣの動作＞
次に、実施の形態４によるフォトカプラＩＣの動作について説明する。なお、実施の形態４によるフォトカプラＩＣの動作は、上記の実施の形態３によるフォトカプラＩＣで用いた図８から図１０を用いて説明することができる。
【０１１７】
図１１を参照して、電流電圧変換回路１０Ｃにおいて、差動増幅器Ａｍｐ１は、フォトダイオードＰＤからの電流信号を電圧信号に変換することにより、入力信号強度に比例する入力信号電圧を生成する。電流電圧変換回路１０Ｃは、生成した入力信号電圧を電圧コンパレータ３０の入力ノード３１に印加する。すなわち、入力信号電圧は、電圧コンパレータ３０のＮＭＯＳトランジスタＮ１のゲートに印加される。
【０１１８】
電流電圧変換回路２０Ｃにおいては、定電流源２２が抵抗素子Ｒ１２およびＲ１３の直列回路に基準電流Ｉｒｅｆを流すことにより、差動増幅器Ａｍｐ２の出力ノードに閾値電圧を生じさせる。電流電圧変換回路２０Ｃは、生成された閾値電圧を電圧コンパレータ３０の入力ノード３２に印加する。すなわち、閾値電圧は、電圧コンパレータ３０のＮＭＯＳトランジスタＮ２のゲートに印加される。
【０１１９】
上記の構成において、フォトダイオードＰＤに光信号の入力がない場合、電流電圧変換回路１０Ｃでは、抵抗素子Ｒ１〜Ｒ３の直列回路に電流が流れない。また、スイッチＳＷ４のＮＭＯＳトランジスタＮ１０がインバータＩＮＶ１によりＬレベルに反転された電圧信号を受けてオフ状態となるため、定電流源１２の出力電流ｉが抵抗素子Ｒ１〜Ｒ３に供給されない、したがって、差動増幅器Ａｍｐ１の入力ノードと出力ノードとは等電圧となる。
【０１２０】
一方、電流電圧変換回路２０Ｃの出力ノードには、抵抗素子Ｒ１２およびＲ１３の抵抗値の合計と基準電流Ｉｒｅｆとの積に値する一定電圧Ｖｔｈが生じる。したがって、差動増幅器Ａｍｐ１の出力ノードの電圧（入力信号電圧）と差動増幅器Ａｍｐ２の出力ノードの電圧（閾値電圧）との間には、この一定電圧に相当する電圧差が生じる。
【０１２１】
この電圧差を持った２つの電圧が電圧コンパレータ３０の入力ノード３１，３２にそれぞれ印加されることにより、電圧コンパレータ３０は、２つの入力電圧を比較判定し、その判定結果を示す電圧信号を出力する。出力回路４０は、インバータＩＮＶ１により反転された電圧信号を受けると、この電圧信号に応じてＨレベルまたはＬレベルの２値の電圧信号を出力する。
【０１２２】
インバータＩＮＶ１により反転された電圧信号はさらに、電流電圧変換回路１０ＣのスイッチＳＷ４に与えられる。スイッチＳＷ４を構成するＮＭＯＳトランジスタＮ１０は、この反転された電圧信号をゲートに受けることによってオン／オフされる。そして、ＮＭＯＳトランジスタＮ１０のオン／オフ動作によって、差動増幅器Ａｍｐ１の出力ノードに生成される入力信号電圧は不連続に変化する。
【０１２３】
具体的には、図８を参照して、入力信号強度が増加方向（図中の実線矢印方向に相当）にあるときには、入力信号電圧は、入力信号強度に比例して増加する。一方、閾値電圧は、一定電圧Ｖｔｈとなる。
【０１２４】
光信号の入力がないとき、または光信号の強度が小さいときには、閾値電圧が入力信号電圧より高くなるため、電圧コンパレータ３０からはＨレベルの電圧信号が出力される。したがって、出力回路４０およびスイッチＳＷ４には、インバータＩＮＶ１によりＬレベルに反転された電圧信号が与えられる。これにより、出力回路４０は、Ｈレベルの電圧信号を出力する。一方、スイッチＳＷ４では、Ｌレベルに反転された電圧信号を受けてＮＭＯＳトランジスタＮ１０がオフ状態となることにより、差動増幅器Ａｍｐ１の出力ノードに、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積に値する電圧（＝Ｉ×（Ｒ１＋Ｒ２＋Ｒ３））が生成される。
【０１２５】
この状態から入力される光信号の強度が増加し始めると、フォトダイオードＰＤから抵抗素子Ｒ１〜Ｒ３に流れる電流信号が増加するのに伴なって入力信号電圧が増加する。そして、入力感度点Ｓ１を境として、入力信号電圧と閾値電圧Ｖｔｈとの大小関係が逆転すると、電圧コンパレータ３０から出力される電圧信号はＨレベルからＬレベルに切替わる。よって、スイッチＳＷ４には、インバータＩＮＶ１によりＨレベルに反転された電圧信号が与えられる。スイッチＳＷ４のＮＭＯＳトランジスタＮ１０は、Ｈレベルに反転された電圧信号を受けてオフ状態からオン状態に切替わる。これにより、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤの出力電流Ｉおよび定電流源１２の出力電流ｉの合計との積に値する電圧（＝（Ｉ＋ｉ）×（Ｒ１＋Ｒ２＋Ｒ３）が生成される。すなわち、入力感度点Ｓ１において、入力信号電圧が増加することにより、入力信号電圧にはヒステリシス電圧幅が生成される。このヒステリシス電圧幅は、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計と定電流源１２の出力電流ｉとの積（＝ｉ×（Ｒ１＋Ｒ２＋Ｒ３））に値する。これにより、入力信号強度が増加方向にあるときには、入力信号電圧は、入力感度点Ｓ１において、閾値電圧に対して高電圧側に十分な電圧差を持つように増加する。すなわち、電圧コンパレータ３０はヒステリシス動作を実現する。
【０１２６】
図９を参照して、入力信号強度が増加方向から減少方向（図中の破線矢印方向に相当）に転じた後において、光信号の強度が大きいときには、入力信号電圧が閾値電圧Ｖｔｈより高いため、電圧コンパレータ３０からはＬレベルの電圧信号が出力される。出力回路４０は、インバータＩＮＶ１によりＨレベルに反転された電圧信号を受けて、Ｌレベルの電圧信号を出力する。スイッチＳＷ４では、ＮＭＯＳトランジスタＮ１０がＨレベルに反転された電圧信号を受けてオン状態となることにより、差動増幅器Ａｍｐ１の出力ノードに、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤからの電流Ｉおよび定電流源１２の出力電流ｉの合計との積に値する電圧が生成される。
【０１２７】
そして、この状態から光信号の強度が減少し始めると、フォトダイオードＰＤから抵抗素子Ｒ１〜Ｒ３に流れる電流信号が減少するのに伴なって入力信号電圧が減少する。そして、入力感度点Ｓ２を境として、入力信号電圧と閾値電圧Ｖｔｈとの大小関係が逆転すると、電圧コンパレータ３０から出力される電圧信号はＬレベルからＨレベルに切替わる。したがって、スイッチＳＷ４のＮＭＯＳトランジスタＮ１０は、インバータＩＮＶ１によりＬレベルに反転された電圧信号を受けてオン状態からオフ状態に切替わる。これにより、差動増幅器Ａｍｐ１の出力ノードには、抵抗素子Ｒ１〜Ｒ３の抵抗値の合計とフォトダイオードＰＤからの電流Ｉとの積である入力信号電圧が生成される。すなわち、入力感度点Ｓ２において、入力信号電圧が減少する。これにより、入力信号強度が減少方向にあるときには、入力信号電圧は、入力感度点Ｓ２において、閾値電圧に対して低電圧側に十分な電圧差を持つように増加する。なお、入力感度点Ｓ２は、入力信号強度が増加方向から減少方向に転じた後に入力信号電圧および閾値電圧の電圧差が零となるときの入力信号電圧（図中の入力Ｖｔｈ２に相当）に対応する入力信号強度となる。
【０１２８】
このように、実施の形態４によるフォトカプラＩＣにおいても、上記の実施の形態３によるフォトカプラＩＣと同様に、入力信号強度が入力感度点Ｓ１，Ｓ２に達したタイミングで入力信号電圧が不連続に変化する。したがって、電圧コンパレータ３０から出力される電圧信号には入力信号強度に応じて図１０に示したような変化が現れる。なお、ヒステリシス電圧幅は、定電流源１２の出力電流ｉの選択によって可変に設定することができる。すなわち、定電流源１２の電流値を選択することによって、ヒステリシス幅を容易に設定することができる。
【０１２９】
なお、上記の実施の形態１〜４では、入力判定回路の一例として、光電変換素子であるフォトダイオードにおける受光の有無を判定するフォトカプラＩＣの構成について説明した。しかしながら、本発明の適用はこのようなフォトカプラＩＣに限定されるものではない。具体的には、入力信号に応じた電流を入力信号電圧に変換する電流電圧変換回路が搭載されていれば、本発明を適用することができる。
【０１３０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１３１】
１０，１０Ａ，１０Ｂ，１０Ｃ，２０，２０Ａ，２０Ｂ，２０Ｃ  電流電圧変換回路、１２，２２  定電流源、３０  電圧コンパレータ、３１，３２  入力ノード、４０  出力回路、４２  ドライバ、５０  出力端子、ＰＤ  フォトダイオード、ＰＤｄｍｙ  ダミーフォトダイオード、Ａｍｐ１，Ａｍｐ２  差動増幅器、ＳＷ１〜ＳＷ４  スイッチ、ＩＮＶ１  インバータ。
【図１】
2014060484.tif 000003
【図２】
2014060484.tif 000004
【図３】
2014060484.tif 000005
【図４】
2014060484.tif 000006
【図５】
2014060484.tif 000007
【図６】
2014060484.tif 000008
【図７】
2014060484.tif 000009
【図８】
2014060484.tif 000010
【図９】
2014060484.tif 000011
【図１０】
2014060484.tif 000012
【図１１】
2014060484.tif 000013
【図１２】
2014060484.tif 000014
【図１３】
2014060484.tif 000015
【図１４】
2014060484.tif 000016
【図１５】
2014060484.tif 000017
【図１６】
2014060484.tif 000018
【図１７】
2014060484.tif 000019