(57)【要約】【課題】消費電力を低減すること。【解決手段】クロック信号生成部４２は、設定レジスタ４１に格納された間引き率ＨＯＷ、水平前ブランク数ＨＳＢ、水平有効画素数ＨＷ、水平後ブランク数ＨＥＢに基づいて、転送用のクロック信号ＣＬＫＡを分周してクロック信号ＣＬＫＢとクロック情報ＩＣＬＫを生成する。間引き処理部４３は、クロック信号ＣＬＫＡと水平同期信号ＳＨＡに応じて画像データＧＤＡを取り込む。間引き処理部４３は、設定レジスタ４１に格納された間引き率ＨＯＷ、水平前ブランク数ＨＳＢ、水平後ブランク数ＨＥＢに基づいて、画像データＧＤＡに対して間引き処理を行い、処理後の間引画像データＷＤＴをメモリ４４に格納する。リード制御部４６は、クロック信号ＣＬＫＢに基づいて、メモリ４４に格納された間引き処理後の画像データを順次読み出し、各画像データを同期信号生成部４７に出力する。【選択図】図２
2014075623.tif 000002
【特許請求の範囲】
【請求項１】
所定の期間に撮像部から出力される画像データを第１のクロック信号に応じて受け取り、前記画像データに含まれる有効データに対して、前記有効データの水平有効画素数と間引き率に基づいて間引き処理した間引画像データをメモリに格納する間引き処理部と、
前記所定の期間に供給される前記画像データのデータ数と、前記水平有効画素数と前記間引き率に基づく周波数の第２のクロック信号を生成するクロック信号生成部と、
前記第２のクロック信号に応じて前記メモリに格納された前記間引画像データを読み出すリード制御部と、
を有する画像処理装置。
【請求項２】
前記クロック信号生成部は、
前記第１のクロック信号を分周した複数の分周クロック信号を出力する分周回路と、
前記水平有効画素数と前記間引き率に応じて前記メモリに格納された前記間引画像データのデータ数から、所定のビット値であるビット位置を選択し、前記選択したビット位置に応じたシフト量を出力する第１のセレクタと、
前記所定の期間に供給される前記画像データのデータ数を前記シフト量に応じてビットシフトしたシフトデータ数を出力するシフト回路と、
前記シフトデータ数から、所定のビット値であるビット位置を選択し、前記選択したビット位置に応じたクロック情報を出力する第２のセレクタと、
前記クロック情報に応じて前記分周回路から出力される複数の分周クロック信号のうちの１つを選択し、前記選択した分周クロック信号に応じて前記第２のクロック信号を出力するクロック選択回路と
を有することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
設定レジスタには、前記水平有効画素数と、前記間引き率と、前記画像データに含まれ、前記有効データの前に前記撮像部から出力されるブランクデータの水平前ブランク数と、前記有効データの後に前記撮像部から出力されるブランクデータの水平後ブランク数が格納され、
前記クロック信号生成部は、前記水平前ブランク数と前記水平後ブランク数と前記水平有効画素数とに基づいて前記所定の期間に供給される画像データのデータ数を算出する加算器を有すること、
を特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記間引き処理部から出力されるライト終了信号に基づいてリード開始信号を出力する同期化部を有し、
前記間引き処理部は、前記メモリに対して前記間引き処理後の間引画像データの書き込みを終了すると前記ライト終了信号を出力し、
前記リード制御部は、前記リード開始信号に基づいて前記メモリからのデータ読み出しを開始すること、
を特徴とする請求項１〜３のうちの何れか一項に記載の画像処理装置。
【請求項５】
前記リード制御部から出力されるデータに対して、前記第２のクロック信号に応じた同期信号を生成する同期信号生成部を有することを特徴とする請求項１〜４のうちの何れか一項に記載の画像処理装置。
【請求項６】
前記間引き処理部は、前記メモリに書き込む間引画像データをカウントしたカウント値を出力し、
前記第１のセレクタは、前記間引き処理部から出力されるカウント値を前記間引画像データのデータ数として前記ビット位置に応じた前記シフト量を出力すること、を特徴とする請求項２〜５のうちの何れか一項に記載の画像処理装置。
【請求項７】
前記クロック信号生成部は、
前記水平有効画素数から前記間引き率を除算して前記メモリに格納された前記間引画像データのデータ数を算出し、前記所定の期間に供給される画像データのデータ数を前記間引画像データのデータ数で除算して前記クロック情報を算出し、前記クロック情報に応じて前記第１のクロック信号を分周する分周回路から出力される複数の分周クロック信号のうちの１つを選択し、選択した分周クロック信号に応じて前記第２のクロック信号を出力すること、
を特徴とする請求項１に記載の画像処理装置。
【請求項８】
所定の期間に撮像部から出力される画像データを第１のクロック信号に応じて受け取り、
前記画像データに含まれる有効データに対して、前記有効データの水平有効画素数と間引き率に基づいて間引き処理した間引画像データをメモリに格納し、
前記所定の期間に供給される前記画像データのデータ数と、前記水平有効画素数と前記間引き率に基づく周波数の第２のクロック信号に応じて前記メモリに格納された前記間引画像データを読み出すこと、
を特徴とする画像処理方法。
【請求項９】
前記第１のクロック信号を分周した複数の分周クロック信号を生成し、
前記水平有効画素数と前記間引き率に応じて前記メモリに格納された前記間引画像データのデータ数から、所定のビット値であるビット位置を選択し、前記選択したビット位置に応じたシフト量を生成し、
前記所定の期間に供給される前記画像データのデータ数を前記シフト量に応じてビットシフトしたシフトデータ数を生成し、
前記シフトデータ数から、所定のビット値であるビット位置を選択し、前記選択したビット位置に応じたクロック情報を生成し、
前記クロック情報に応じた複数の分周クロック信号のうちの１つを選択し、前記選択した分周クロック信号に応じて前記第２のクロック信号を出力すること
を特徴とする請求項８に記載の画像処理方法。
【請求項１０】
設定レジスタには、前記水平有効画素数と、前記間引き率と、前記画像データに含まれ、前記有効データの前に前記撮像部から出力されるブランクデータの水平前ブランク数と、前記有効データの後に前記撮像部から出力されるブランクデータの水平後ブランク数が格納され、
前記水平前ブランク数と前記水平後ブランク数と前記水平有効画素数を加算して前記所定の期間に供給される画像データのデータ数を算出すること、
を特徴とする請求項９に記載の画像処理方法。
【請求項１１】
撮像部と、
前記撮像部から出力される画像データを処理して第１のメモリに格納する画像前処理部と、
前記第１のメモリに格納された画像データに対して所定の処理を行う処理部と、
を有し、
前記画像前処理部は、
所定の期間に撮像部から出力される画像データを第１のクロック信号に応じて受け取り、前記画像データに含まれる有効データに対して、前記有効データの水平有効画素数と間引き率に基づいて間引き処理した間引画像データを第２のメモリに格納する間引き処理部と、
前記所定の期間に供給される前記画像データのデータ数と、前記水平有効画素数と前記間引き率に基づく周波数の第２のクロック信号を生成し、前記第２のクロック信号に応じたクロック情報を出力するクロック信号生成部と、
前記第２のクロック信号に応じて前記第２のメモリに格納された前記間引画像データを読み出すリード制御部と、
を含み、
前記処理部は、前記クロック情報に従って動作のためのクロック信号を生成する分周回路を含むこと、
を特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
画像処理装置、画像処理方法、及び撮像装置に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラ等の撮像装置は、ＣＣＤ（Charge Coupled Devices）イメージセンサなどの撮像素子によって取得した撮像信号を画像データに変換し、その画像データを複数の処理部にて処理してメモリに格納する（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１３０１０８号公報
【特許文献２】特開２０１０−６８４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、撮像装置において消費電力を低減することが望ましい。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、所定の期間に撮像部から出力される画像データを第１のクロック信号に応じて受け取り、前記画像データに含まれる有効データに対して、前記有効データの水平有効画素数と間引き率に基づいて間引き処理した間引画像データをメモリに格納する間引き処理部と、前記所定の期間に供給される前記画像データのデータ数と、前記水平有効画素数と前記間引き率に基づく周波数の第２のクロック信号を生成するクロック信号生成部と、前記第２のクロック信号に応じて前記メモリに格納された前記間引画像データを読み出すリード制御部とを有する。
【発明の効果】
【０００６】
本発明の一観点によれば、消費電力を低減することができる。
【図面の簡単な説明】
【０００７】
【図１】撮像装置の概略図である。
【図２】間引き回路のブロック回路図である。
【図３】クロック生成回路のブロック回路図である。
【図４】水平間引き処理の説明図である。
【図５】画像データの説明図である。
【図６】間引き回路の動作を示すフローチャートである。
【図７】クロック生成回路の動作を示すフローチャートである。
【図８】水平間引き処理にかかる動作を示すタイミング図である。
【図９】水平間引き処理にかかる動作を示すタイミング図である。
【図１０】（ａ）〜（ｃ）は出力画素とクロック信号を示す説明図である。
【図１１】垂直間引き処理にかかる動作を示すタイミング図である。
【発明を実施するための形態】
【０００８】
以下、一実施形態を添付図面にしたがって説明する。
図１に示すように、撮像装置１０は、イメージセンサ１１、画像処理装置１２、メモリ１３、操作部１４を有している。
【０００９】
イメージセンサ１１は、例えば二次元配列された複数の撮像素子を含む。撮像素子は、例えばＣＣＤやＣＭＯＳイメージセンサ等である。撮像部１１は、撮像素子により撮像した１画面（１フレーム）の画像データを、フレーム毎に出力する。画像処理装置１２は、操作部１４により設定されたモードにしたがって、イメージセンサ１１から出力される画像データに対して各種の画像処理を施す。操作部１４は、タッチパネルや各種のスイッチを含む。操作部１４は、例えば撮影条件の設定、生成する画像データのサイズ、画像データに対する処理の設定、等を行うために用いられる。画像処理装置１２は、所定の処理段階での画像データをメモリ１３に格納する。メモリ１３は、例えばシンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ：Synchronous Dynamic Random Access Memory）などの書き替え可能なメモリである。また、画像処理装置１２は、設定又は操作部１４の操作に応じて処理後の画像データをメモリカード１５に格納する。
【００１０】
画像処理装置１２は、中央処理装置（ＣＰＵ）２１、画像前処理部２２、色処理部２３、画像処理部２４、コーデック２５、カードインタフェース（「カードＩ／Ｆ」と表記）２６を有し、それらはバス２７を介して互いに接続されている。
【００１１】
また、画像処理装置１２は、信号生成部２８を有している。信号生成部２８は、タイミング信号を出力する。タイミング信号は、クロック信号ＣＬＫＡ、同期信号ＳＨＡ、ＳＶＡを含む。イメージセンサ１１は、クロック信号ＣＬＫＡに基づいて動作し、入射する光を電気信号に変換して１フレーム分の画像データを生成する。そして、イメージセンサ１１は、水平同期信号ＳＨＡ，垂直同期信号ＳＶＡ，クロック信号ＣＬＫＡに基づいて画像データＧＤＡを出力する。
【００１２】
画像前処理部２２は、同期信号に応じてイメージセンサ１１から出力される画像データを受け取り、メモリ１３に格納する。
色処理部２３は、メモリ１３から読み出した画像データについて、その画像データの形式を変換する変化処理を実行する。例えば、色処理部２３は、ＲＧＢ形式の画像データ（ベイヤデータ）をＹＣｂＣｒ形式の画像データに変換する。そして、色処理部２３は、変換後の画像データをメモリ１３に格納する。
【００１３】
コーデック２５は、メモリ１３に格納された画像データを読み出し、その画像データを所定の方式（例えばＪＰＥＧ（Joint Photographic Experts Group）方式）により符号化し、符号化後の画像データ（符号化データ）をメモリ１３に格納する。
【００１４】
画像処理部２４は、１つ又は複数の処理部である。画像処理部２４が実行する処理には、例えば、画素数を増減する解像度変換処理、セピア色などの色調を変換する色調変換処理、画像の輪郭（エッジ）を強調するエッジ強調処理、画像データに含まれるノイズを除去するノイズ除去処理、等が含まれる。画像処理部２４は、メモリ１３に格納された画像データを読み出し、その画像データに所定の画像処理を施し、処理後の画像データをメモリ１３に格納する。
【００１５】
カードインタフェース２６は撮像装置１０のスロット等に装着されるメモリカード１５と接続される。カードインタフェース２６は、メモリカード１５に対するデータ入出力を実行する。メモリカード１５には、メモリ１３に格納された画像データ、又は画像処理部２４又はコーデック２５により生成された画像データが格納される。なお、メモリカード１５にＲＡＷデータが格納されてもよい。
【００１６】
ＣＰＵ２１は、画像処理装置１２を制御する。また、ＣＰＵ２１は、操作部１４の操作に応じて選択された動作モード等に応じて、各処理部に対して処理のために必要な情報を設定する。例えば、ＣＰＵ２１は、操作部１４の操作に応じて選択された画像サイズを、画像前処理部２２に設定する。画像サイズは、メモリ１３に保存される画像データの大きさであり、水平方向の画素数と垂直方向の画素数によって指定される。
【００１７】
画像前処理部２２には、イメージセンサ１１に対応するサイズ情報が設定されている。このサイズ情報は、イメージセンサ１１から出力される画像データに含まれる有効データとブランクデータを示す。
【００１８】
図５に示すように、イメージセンサ１１から出力される１フレームの画像データＧＤＡは、イメージセンサ１１において撮像した画像に対応する有効データＧＤＰと、画像に対応しないブランクデータＧＢＬを含む。イメージセンサ１１は、水平同期信号ＳＨＡに応じて各ラインデータを出力する。有効データＧＤＰを含むラインデータより前のラインデータを垂直前ブランクデータ、有効データＧＤＰを含むラインデータの後のラインデータを垂直後ブランクデータと呼ぶ。有効データＧＤＰを含むラインデータにおいて、有効データＧＤＰより前のデータを水平前ブランクデータ、有効データＧＤＰの後のデータを水平後ブランクデータと呼ぶ。
【００１９】
垂直前ブランクデータのライン数を垂直前ブランク数ＶＳＢ、有効データＧＤＰを含むライン数を垂直有効画素数ＶＷ、垂直後ブランクデータのライン数を垂直後ブランク数ＶＥＢとする。水平前ブランクデータのデータ数を水平前ブランク数ＨＳＢ、有効データＧＤＰを含むデータ数を水平有効画素数ＨＷ、水平後ブランクデータのデータ数を水平後ブランク数ＨＥＢとする。
【００２０】
図１に示すように、画像前処理部２２は、間引き回路３１と補正回路３２を含む。間引き回路３１は、画像データＧＤＡの各ラインデータに含まれる有効データＧＤＰ（図５参照）に対して間引き処理を行い、設定された画像サイズに応じた数の画像データを生成する。画像サイズは、メモリ１３に格納する画像データの大きさ、つまり水平方向の画素数と垂直方向の画素数である。画像前処理部２２には、画像サイズの画像データを生成するための間引き率が設定されている。間引き率は、イメージセンサ１１が出力する有効画素の画素数に対する画像サイズの比率である。画像前処理部２２は、間引き率に基づいて間引き処理を行い、イメージセンサ１１から出力される画像データのサイズ（元サイズ）をメモリ１３に格納する画像データのサイズ（画像サイズ）にリサイズする。
【００２１】
ここで、間引き処理の概要を説明する。
図４に示すように、イメージセンサ１１は、水平同期信号ＳＨＡの間に、水平前ブランク数ＨＳＢのブランクデータＢ１、水平有効画素数ＨＷの画像データＰＤ（画素データ）、水平後ブランク数ＨＥＢのブランクデータＢ２を出力する。したがって、間引き回路３１において水平同期信号ＳＨＡの間（１水平走査期間）に入力するデータ数ＨＩＳは、水平前ブランク数ＨＳＢと水平有効画素数ＨＷと水平後ブランク数ＨＥＢの合計値（＝ＨＳＢ＋ＨＷ＋ＨＥＢ）である。
【００２２】
画像データＧＤＰをリサイズする間引き処理にかかる間引き率をＨＯＷとする。間引き率ＨＯＷは、入力する画像データの画素数と、出力する画像データの画素数の比に応じて設定された値である。例えば、間引き率ＨＯＷは、１つの画素の画像データを出力するために必要な入力画素の数である。例えば、間引き率ＨＯＷが「２」の場合、間引き回路３１は、２個の画素の画像データから１個の画素の画像データを生成する。したがって、間引き回路３１が出力するデータ数ＨＯＳは、入力する画像データの水平有効画素数ＨＷを間引き率ＨＯＷで割った値（＝ＨＷ／ＨＯＷ）となる。
【００２３】
したがって、この出力データ数ＨＯＳの画像データを、入力データ数ＨＩＳの画像データを転送する１水平走査期間において出力する。この出力データ数ＨＯＳの画像データを出力するクロック信号ＣＬＫＢの周波数は、
上記の出力データ数ＨＯＳの画像データを、入力データ数ＨＩＳの画像データを転送する１水平走査期間において出力する。
【００２４】
したがって、１つの画像データを出力する期間、即ち、出力画像データを出力するクロック信号ＣＬＫＢの周期λｂは、入力画像データを転送するクロック信号ＣＬＫＡの周期を「１」とすると、
クロック信号ＣＬＫＢの周期λｂ＝入力データ数ＨＩＳ／出力データ数ＨＯＳ
＝（ＨＳＢ＋ＨＷ＋ＨＥＢ）／（ＨＷ／ＨＯＷ）
となる。周期λｂは、第１のクロック信号ＣＬＫＡの周期に対する第２のクロック信号ＣＬＫＢの周期の比（出力クロック比）の一例である。
【００２５】
このように算出したクロック信号ＣＬＫＢの周期λｂに応じて、クロック信号ＣＬＫＡからクロック信号ＣＬＫＢを生成するクロック生成回路の動作を設定すればよいことになる。例えば、クロック信号ＣＬＫＢを分周回路にて生成する場合、分周回路における分周比を、上記のように算出したクロック信号のＣＬＫＢの周期λｂを越えない最大の整数とする。
【００２６】
なお、図４は、間引き回路３１に供給される画像データＧＤＡと、間引き回路３１が出力する画像データＧＤＢを対比するために、それぞれに対応する水平同期信号ＳＨＡ，ＳＨＢの位置を一致させるように示したものである。また、画像データＧＤＡに含まれる有効データのデータ量と、間引き処理後の画像データのデータ量を対比するように示したものである。実際には、画像データＧＤＡに従って間引き処理後の画像データが後述するメモリに格納される。そして、間引き処理後の画像データがメモリに格納された後、画像データＧＤＢが出力される。
【００２７】
補正回路３２は、間引き回路３１から出力される画像データＧＤＢに対して補正処理を行う。補正処理は、例えばホワイトバランス調整やゲイン調整、欠陥信号の補正である。補正回路３２は、補正後の画像データをメモリ１３に格納する。リサイズ後の画像データに対する補正処理にかかる負荷及び時間は、元サイズの画像データに対する補正処理にかかる負荷及び時間より少ない。したがって、リサイズ後の画像データに対して補正処理を行うことで、負荷の軽減、処理時間の短縮となる。
【００２８】
間引き回路３１は、生成する間引き処理後の画像データＧＤＢに応じて、クロック信号ＣＬＫＢと、同期信号ＳＨＢ，ＳＶＢを生成する。クロック信号ＣＬＫＢ及び同期信号ＳＨＢ，ＳＶＢの周期は、間引き処理により生成した画像データＧＤＢの数に対応する。補正回路３２は、間引き回路３１から出力されるクロック信号ＣＬＫＢ，同期信号ＳＨＢ，ＳＶＢに同期して動作し、リサイズ後の画像データＧＤＢに対する補正処理を行う。クロック信号ＣＬＫＢの周波数は、元サイズの画像データを転送するクロック信号ＣＬＫＡの周波数よりも低い。したがって、クロック信号ＣＬＫＡにより補正回路３２を動作させる場合と比べ、クロック信号ＣＬＫＢにより動作する補正回路３２の動作回数が少なくなるため、補正回路３２において補正処理を行う期間における消費電力が少なくなる。
【００２９】
上記の間引き回路３１は、生成した第２のクロック信号ＣＬＫＢに応じたクロック情報ＩＣＬＫを出力する。クロック情報ＩＣＬＫは、第２のクロック信号ＣＬＫＢに対する第２のクロック信号ＣＬＫＢの状態を示す。例えば、間引き回路３１は、第１のクロック信号ＣＬＫＡを分周して第２のクロック信号ＣＬＫＢを生成する。この場合、クロック情報ＩＣＬＫは、第１のクロック信号ＣＬＫＡに対する第２のクロック信号ＣＬＫＢの分周比である。
【００３０】
クロック情報ＩＣＬＫは、色処理部２３，画像処理部２４，コーデック２５に供給される。色処理部２３は、第１のクロック信号ＣＬＫＡに基づいて動作クロック信号を生成する分周回路２３ａを含み、この分周回路２３ａにより生成された動作クロック信号に応じて動作する。この分周回路２３ａは、クロック情報ＩＣＬＫに基づいて、生成する動作クロック信号の周波数を変更する。したがって、動作クロック信号の周波数を画像サイズに応じて低くすることで、色処理部２３における処理中の消費電力が少なくなる。
【００３１】
同様に、画像処理部２４の分周回路２４ａは、クロック情報ＩＣＬＫに応じて動作クロック信号の周波数を変更する。したがって、動作クロック信号の周波数を画像サイズに応じて低くすることで、画像処理部２４における処理中の消費電力が少なくなる。また、コーデック２５の分周回路２５ａは、クロック情報ＩＣＬＫに応じて動作クロック信号の周波数を変更する。したがって、動作クロック信号の周波数を画像サイズに応じて低くすることで、コーデック２５における処理中の消費電力が少なくなる。
【００３２】
次に、間引き回路３１の一例を説明する。
図２に示すように、間引き回路３１は、設定レジスタ４１、クロック信号生成部４２、間引き処理部４３、メモリ４４、同期化部４５、リード制御部４６、同期信号生成部４７を有している。
【００３３】
設定レジスタ４１には、間引き率ＨＯＷ、水平前ブランク数ＨＳＢ、水平有効画素数ＨＷ、水平後ブランク数ＨＥＢが格納される。間引き率ＨＯＷは、入力する画像データの画素数と、出力する画像データの画素数の比に応じて設定される。
【００３４】
クロック信号生成部４２は、設定レジスタ４１に格納された各値ＨＯＷ，ＨＳＢ，ＨＷ，ＨＥＢに基づいて、転送用のクロック信号ＣＬＫＡを分周して出力用のクロック信号ＣＬＫＢを生成する。また、クロック信号生成部４２は、第１のクロック信号ＣＬＫＡと第２のクロック信号ＣＬＫＢに応じたクロック情報ＩＣＬＫを生成する。クロック情報ＩＣＬＫは、間引き後の画素データを転送するクロック信号ＣＬＫＢの周期に対応する。例えば、クロック情報ＩＣＬＫは、画像データＧＤＡを転送するクロック信号ＣＬＫＡに基づいて出力用のクロック信号ＣＬＫＢを生成するための分周比に対応する。
【００３５】
メモリ４４は、例えば２ポートメモリであり、少なくとも２つのバンクを有している。各バンクは、図１に示すイメージセンサ１１から出力されるフルサイズのラインデータを格納可能なメモリ容量のラインメモリである。
【００３６】
間引き処理部４３は、転送用のクロック信号ＣＬＫＡと水平同期信号ＳＨＡに応じて画像データＧＤＡを取り込む。そして、間引き処理部４３は、設定レジスタ４１に格納された間引き率ＨＯＷ、水平前ブランク数ＨＳＢ、水平後ブランク数ＨＥＢに基づいて、画像データＧＤＡに対して間引き処理を行い、処理後の画像データＷＤＴをメモリ４４に格納する。
【００３７】
単純な間引き処理の場合、入力する複数の画素のデータのうち、例えば奇数番目の入力画素は非間引き画素である、奇数番目の入力画素は間引き対象画素である。間引き処理部４３は、非間引き画素の画像データをメモリ４４に格納し、間引き対象画素の画像データをメモリ４４に格納しない。
【００３８】
間引き処理部４３は、水平同期信号ＳＨＡ、クロック信号ＣＬＫＡ、水平前ブランク数ＨＳＢに基づいて、１つのラインデータに含まれる有効画素データを判定する。例えば、間引き処理部４３は、水平同期信号ＳＨＡの入力後、クロック信号ＣＬＫＡに応じて入力される画素データの数をカウントする。間引き処理部４３は、カウント値と水平前ブランク数ＨＳＢを比較し、入力画素が有効画素か否かを判定する。そして、間引き処理部４３は、水平前ブランク数ＨＳＢの画像データの後に供給される有効画素の画像データを受け取る。
【００３９】
間引き処理部４３は、１つのラインデータに含まれる有効画素に対する処理を終了すると、ライト終了信号ＷＥＮＤを出力する。例えば、間引き処理部４３は、クロック信号ＣＬＫＡに応じて入力される有効画素の数をカウントする。間引き処理部４３は、カウント値と水平有効画素数ＨＷとを比較し、比較結果に応じて１つのラインデータに対する間引き処理を終了したか否かを判定する。そして、間引き処理部４３は、有効画素が終了すると、所定レベル（例えばＨレベル（「１」））のライト終了信号ＷＥＮＤを出力する。そして、間引き処理部４３は、メモリ４４に対する書き込み対象のバンクを切り替える。例えば、間引き処理部４３は、書き込み対象のバンクに対するライトイネーブル信号ＷＥＮを有効（アサート：assert）とし、書き込みを終了したバンクに対するライトイネーブル信号ＷＥＮを無効（ネゲート：negate）とする。
【００４０】
同期化部４５は、第２のクロック信号ＣＬＫＢに基づいて動作する。同期化部４５は、間引き処理部４３から出力されるライト終了信号ＷＥＮＤを監視し、所定レベル（Ｈレベル）のライト終了信号ＷＥＮＤに応答して所定レベル（Ｈレベル）のリード開始信号ＲＳＴを出力する。なお、間引き処理部４３は、次のラインデータに対する処理を開始すると、ライト終了信号ＷＥＮＤをリセット（リセットレベルは例えばＬレベル）する。例えば、間引き処理部４３は、水平同期信号ＳＨＡに応答してライト終了信号ＷＥＮＤをリセットする。同期化部４５は、リセットレベルのライト終了信号ＷＥＮＤに応答してリード開始信号ＲＳＴをリセットする。
【００４１】
リード制御部４６は、第２のクロック信号ＣＬＫＢに基づいて動作する。リード制御部４６は、所定レベル（例えばＨレベル）のリード開始信号ＲＳＴに基づいて、メモリ４４に格納された画像データの読み出し処理を開始する。例えば、リード制御部４６は、リードイネーブル信号ＲＥＮを有効とし、メモリ４４に対して読み出しアドレス信号等（図示略）を出力し、メモリ４４に格納された間引き処理後の画像データを順次読み出す。そして、リード制御部４６は、メモリ４４から出力される間引画像データＲＤＴを同期信号生成部４７に出力する。
【００４２】
なお、リード制御部４６は、設定レジスタ４１の間引き率ＨＯＷと水平有効画素数ＨＷに基づいて間引き後の有効画素数Ｈｗｂを算出する。間引き後の有効画素数Ｈｗｂは、間引き前の水平有効画素数ＨＷを間引き率ＨＯＷで割った値（＝ＨＷ／ＨＯＷ）である。リード制御部４６は、間引き処理後の有効画素数Ｈｗｂの画像データをメモリ４４から読み出すと、読み出し対象のバンクを切り替える。例えば、リード制御部４６は、読み出し対象のバンクに対するリードイネーブル信号ＲＥＮを有効とし、読み出しを終了したバンクに対するリードイネーブル信号ＲＥＮを無効とする。
【００４３】
同期信号生成部４７は、第２のクロック信号ＣＬＫＢに基づいて動作する。同期信号生成部４７は、リード制御部４６の読み出し処理に応じてパルス状の水平同期信号ＳＨＢを出力する。例えば、同期信号生成部４７は、リード制御部４６がリードイネーブル信号ＲＥＮを有効とすることに基づいてパルス状の水平同期信号ＳＨＢを出力する。なお、同期信号生成部４７は、同期化部４５から出力されるリード開始信号ＲＳＴに応答して、パルス状の水平同期信号ＳＨＢを出力するようにしてもよい。
【００４４】
次に、間引き回路３１における処理の流れを説明する。
図６において、左側は図２のメモリ４４に対して画像データを書き込む処理、つまり図２の間引き処理部４３の処理を示す。また、図６において、右側は図２のメモリ４４から画像データを読み出す処理、つまりリード制御部４６の処理を示す。
【００４５】
先ず、間引き処理部４３の処理を説明する。
間引き処理部４３は、ステップ７１において、水平同期信号ＳＨＡを監視し、水平同期信号ＳＨＡを検出すると、ステップ７２において、入力した画像データが水平前ブランクか否かを判定し、水平前ブランクが終了するまで待つ。なお、間引き処理部４３は、画像データを転送するクロック信号ＣＬＫＡをカウントし、そのカウント値と水平前ブランク数ＨＳＢとを比較して水平前ブランクの終了を判定してもよい。
【００４６】
次に、間引き処理部４３は、ステップ７３において、カウント値ＷＸを初期化（＝０）する。このカウント値ＷＸは、入力される有効画素の水平方向の画素位置に対応する。
次いで、間引き処理部４３は、ステップ７４において、有効画素の画像データを入力し、カウント値ＷＸをカウントアップ（ＷＸ＝ＷＸ＋１）する。そして、間引き処理部４３は、ステップ７５において、入力画素［ＷＸ］が非間引き画素か否かを判定する。間引き処理部４３は、入力画素［ＷＸ］が非間引き画素ではない場合にステップ７４に移行し、入力画素［ＷＸ］が非間引き画素の場合に次のステップ７６に移行する。
【００４７】
次に、間引き処理部４３は、ステップ７６において、入力画素［ＷＸ］をメモリ４４に格納する。
そして、間引き処理部４３は、ステップ７７において、カウント値ＷＸを水平有効画素数ＨＷと比較する。間引き処理部４３は、カウント値ＷＸが水平有効画素数ＨＷと一致しない場合にステップ７４に移行し、カウント値ＷＸが水平有効画素数ＨＷと一致する場合に次のステップ７８に移行する。
【００４８】
次に、間引き処理部４３は、ステップ７８において、ライト終了信号ＷＥＮＤを有効とする。次いで、間引き処理部４３は、ステップ７９において、メモリ４４における書き込み対象のバンクを切り替える。そして、間引き処理部４３は、ステップ７１に移行する。
【００４９】
次に、リード制御部４６の処理を説明する。
リード制御部４６は、ステップ８１において、ライト終了信号ＷＥＮＤを監視し、ライト終了信号ＷＥＮＤを検出すると、ステップ８２において、カウント値ＲＸを初期化（＝０）する。このカウント値ＲＸは、メモリ４４から読み出した画素データの数に対応する。
【００５０】
次に、リード制御部４６は、ステップ８３において、カウント値ＲＸをカウントアップ（ＲＸ＝ＲＸ＋１）する。そして、リード制御部４６は、ステップ８４において、メモリ４４から画像データを読み出す。そして、ステップ８５において画像データを出力する。
【００５１】
次いで、リード制御部４６は、ステップ８６において、カウント値ＲＸを間引き後の有効画素数Ｈｗｂと比較する。リード制御部４６は、カウント値ＲＸが有効画素数Ｈｗｂと一致しない場合にステップ８３に移行し、カウント値ＲＸが有効画素数Ｈｗｂと一致する場合に次のステップ８７に移行する。
【００５２】
ステップ８７において、リード制御部４６は、メモリ４４における読み出し対象のバンクを切り替える。そして、リード制御部４６は、ステップ８１に移行する。
次に、クロック信号生成部４２の一例を説明する。
【００５３】
図３に示すように、クロック信号生成部４２は、分周回路５１と制御回路５２を有している。
分周回路５１は、クロック信号ＣＬＫＡに基づいて、そのクロック信号ＣＬＫＡを分周し、互いに分周比が異なる複数の分周クロック信号を生成する。
【００５４】
制御回路５２は、加算器６１、シフト回路６２、セレクタ６３，６４、クロック選択回路（単に「選択回路」と表記）６５を有している。
加算器６１は、図２に示す設定レジスタ４１から出力される水平前ブランク数ＨＳＢと水平有効画素数ＨＷと水平後ブランク数ＨＥＢを加算処理して１水平走査期間における入力データ数ＨＩＳ（＝ＨＳＢ＋ＨＷ＋ＨＥＢ）を算出する。そして、加算器６１は、算出した入力データ数ＨＩＳを出力する。
【００５５】
セレクタ６３には、図２のメモリ４４に書き込まれる画像データのデータ数Ｈｗｈｏｗ［Ｘ：０］が供給される。このデータ数Ｈｗｈｏｗ［Ｘ：０］は、例えば、図２に示す間引き処理部４３においてメモリ４４に対して画像データを書き込む毎にカウントアップするカウンタのカウント値である。このカウント値は、上記の図４において説明した出力データ数ＨＯＳに対応する。データ数Ｈｗｈｏｗ［Ｘ：０］において、「Ｘ」は、図１に示すイメージセンサ１１から出力される画像データの水平サイズに応じて変更される。
【００５６】
セレクタ６３は、データ数Ｈｗｈｏｗ［Ｘ：０］における各ビットのうち、「１」のビット値が設定されたビット位置の値を出力する。なお、セレクタ６３は、ビット位置に優先順位が設定されている。優先順位は、入力データの各ビット位置について、最上位ビット（ＭＳＢ）の優先順位が最も高く、最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）に向って優先順位が低くなるように設定されている。したがって、セレクタ６３は、データ数Ｈｗｈｏｗ［Ｘ：０］において、ビット値が「１」のビット位置のうちの最大値をシフト量Ｓｆｔとして出力する。
【００５７】
例えば、データ数Ｈｗｈｏｗ［Ｘ：０］が「２５０」とする。この場合、データ数Ｈｗｈｏｗ［Ｘ：０］の２進表現は、「０００１１１１１０１０Ｂ」となる。そして、ビット値が「１」であるビット位置の最大値は「７」となる。したがって、セレクタは、「７」のシフト量Ｓｆｔを出力する。
【００５８】
シフト回路６２は、加算器６１から出力される入力データ数ＨＩＳの各ビットを、セレクタ６３から出力されるシフト量Ｓｆｔだけ右ビットシフト（最下位ビット側にシフト）するとともに、シフト後に空いたビット位置のビット値を「０」とする。そして、シフト回路６２は、シフト後の値Ｈｗｒｂ［Ｘ：０］を出力する。
【００５９】
セレクタ６４はセレクタ６３と同様に、シフト後のデータ数Ｈｗｒｂ［Ｘ：０］における各ビットのうち、「１」のビット位置が設定されたビット位置の値の最大値のビット情報ＩＣＬＫを出力する。このセレクタ６４から出力されるクロック情報ＩＣＬＫは、第１のクロック信号ＣＬＫＡに対する第２のクロック信号ＣＬＫＢのクロック比に対応する。例えば、加算器６１から出力される入力データ数ＨＩＳを「１０００」とする。この場合、入力データ数ＨＩＳの２進表現は「００１１１１１０１０００Ｂ」となる。これをシフト量Ｓｆｔに従って右ビットシフトした値Ｈｗｒｂ［Ｘ：０］は、「０１１１Ｂ」となる。従って、セレクタ６４は、「２」のクロック情報ＩＣＬＫを出力する。
【００６０】
クロック選択回路６５は、クロック情報ＩＣＬＫに基づいて、分周回路５１にて生成さざれた複数の分周クロック信号のうちの１つを選択する。クロック選択回路６５は、クロック情報ＩＣＬＫを「２」の指数とする分周比に対応する分周クロック信号を生成する。例えば、クロック情報ＩＣＬＫが「２」の場合、第１のクロック信号ＣＬＫＡを１／４分周した分周クロック信号を生成する。そして、クロック選択回路６５は、選択した分周クロック信号と等しいクロック信号ＣＬＫＢを出力する。
【００６１】
次に、クロック信号生成部４２における処理の流れを説明する。
図７に示すように、ステップ９１において、水平同期信号間における合計サイズを算出する。合計サイズは、水平同期信号の間に転送される画像データのデータ数ＨＩＳである。すなわち、水平前ブランク数ＨＳＢと水平有効画素数ＨＷと水平後ブランク数ＨＥＢを加算して合計サイズを算出する。
【００６２】
次に、ステップ９２において、間引き後のデータ数Ｈｗｈｏｗを取得する。間引き後のサイズは、図２においてメモリ４４に書き込まれるデータの数ＨＯＳと等しい値である。このデータ数Ｈｗｈｏｗ（データ数ＨＯＳ）は、図２においてメモリ４４に書き込むデータをカウントすることにより取得される。
【００６３】
そして、ステップ９３において、間引き後のデータ数Ｈｗｈｏｗに基づいて、シフト量Ｓｆｔを取得する。例えば、データ数Ｈｗｈｏｗの最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）に向って、データ数Ｈｗｈｏｗのビット位置の値が「１」か否かを判定する。そして、ビット値が「１」の場合に、そのビット値のビット位置をシフト量Ｓｆｔとする。
【００６４】
次に、ステップ９４において、合計サイズＨＩＳとシフト量Ｓｆｔに基づいて、シフト後のデータ数Ｈｗｒｂを算出する。シフト量Ｓｆｔだけ合計サイズＨＩＳを右ビットシフトすることによりシフト後のデータ数Ｈｗｒｂを算出する。
【００６５】
そして、ステップ９５において、シフト後のデータ数Ｈｗｒｂに基づいてクロック情報ＩＣＬＫを取得する。ステップ９３と同様に、シフト後のデータ数Ｈｗｒｂの最上位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）に向って、シフト後のデータ数Ｈｗｒｂのビット位置の値が「１」か否かを判定する。そして、ビット値が「１」の場合に、そのビット値のビット位置をクロック情報ＩＣＬＫとする。
【００６６】
次に、ステップ９６において、クロック情報ＩＣＬＫに基づいて、クロック信号ＣＬＫＢの設定を行う。クロック情報ＩＣＬＫの値に従って、クロック信号ＣＬＫＡに対するクロック信号ＣＬＫＢの周波数を設定する。例えば、クロック情報ＩＣＬＫが「０」の場合、第２のクロック信号ＣＬＫＢの周波数を第１のクロック信号ＣＬＫＡの周波数と等しくする。また、クロック情報ＩＣＬＫが「１」の場合、第２のクロック信号ＣＬＫＢの周波数を第１のクロック信号ＣＬＫＡの周波数の１／２とする。そして、クロック情報ＩＣＬＫが「２」の場合、第２のクロック信号ＣＬＫＢの周波数を第１のクロック信号ＣＬＫＡの周波数の１／４とする。
【００６７】
次に、間引き回路３１における作用を説明する。
図８に示すように、水平同期信号ＳＨＡの間に１ライン目の画像データが転送される。１ライン目の画像データは、水平前ブランク数ＨＳＢのブランクデータ、水平有効画素数ＨＷの有効画像データ、水平後ブランク数ＨＥＢのブランクデータを含む。有効画像データに含まれる複数の画素において、丸印は非間引き画素、バツ印は間引き画素を示す。非間引き画素を図２に示すメモリ４４に格納する。１ライン目の画像データにおける非間引き画素を［０］〜［４］とする。なお、図８では、９個の画素を概略的に示している。
【００６８】
非間引き画素［４］をメモリ４４に格納すると、パルス状のライト終了信号ＷＥＮＤが出力される。このライト終了信号ＷＥＮＤに応答してメモリ４４のデータの読み出しが開始される。
【００６９】
このとき、メモリ４４に格納されたデータ数Ｈｗｈｏｗ等に基づいて設定された分周比（周波数）に応じたクロック信号ＣＬＫＢに同期してデータの読み出しが行われる。先ず、画素［０］がメモリ４４から読み出される。そして、水平同期信号ＳＨＢが出力され、画素［０］が出力される。同様に、メモリ４４から読み出された画素［１］が出力される。同様に、メモリから読み出された画素［２］，［３］，［４］が出力される。このようにして、１ライン目の間引き後の画像データが出力される。
【００７０】
次に、メモリ４４から画素［５］が読み出される。そして、水平同期信号ＳＨＢが出力され、画素［５］が出力される。同様に、メモリから読み出された画素［６］〜［９］が出力される。このようにして、２ライン目の間引き後の画像データが出力される。
【００７１】
図９は、クロック信号ＣＬＫＡを用いて画素を出力する場合のタイミングを示す。
図８と同様にしてメモリ４４に格納された１ライン目の非間引き画素［０］〜［４］がクロック信号ＣＬＫＡに同期して順次読み出される。そして、水平同期信号ＳＨＢが出力され、各画素［０］〜［４］が出力される。このようにして、１ライン目の間引き後の画像データが出力される。
【００７２】
このとき、メモリ４４に対して２ライン目の画像データの格納は終了していない。従って、次のラインの画素が出力されるまでブランクとなる。このブランクの期間においても、クロック信号ＣＬＫＡが出力される。したがって、このクロック信号ＣＬＫＡを生成するための回路、クロック信号ＣＬＫＡに基づいて動作する回路が動作している。このようなブランクの期間は、各画像処理においても同様であり、無駄な期間となる。
【００７３】
次いで、メモリ４４に対して２ライン目の画像データの格納が終了（パルス状のライト終了信号ＷＥＮＤ）すると２ライン目の画素［５］〜［９］がメモリ４４から順次読み出される。そして、画素［９］が出力された後、次のラインのデータが出力されるまでブランクとなる。
【００７４】
図９に示すタイミングと比べ、本実施形態では、無駄な時間が少なくなる。このため、撮像装置における消費電力は、図９に示すタイミングで動作させる場合と比べ、少なくなる。また、画素を出力するクロック信号ＣＬＫＢの周波数は、クロック信号ＣＬＫＡの周波数より低いため、高速な動作を必要とせず、やはり消費電力が少ない。このように、撮像装置における処理中の消費電力を低減することができる。
【００７５】
なお、上記では間引き処理を行う場合について説明したが、間引き処理を行わない場合についても同様に消費電力を低減することができる。
即ち、図１０（ａ）に示すように、クロック信号ＣＬＫＡに基づいて画素［１］〜［６］を出力する場合、画素［６］を出力した後、次のラインの画素［１］を出力するまで、ブランクとなる。なお、図１０（ａ）において、矢印は１水平期間を示す。
【００７６】
これに対し、図１０（ｂ）に示すように、間引き率ＨＯＷを「１」とすることにより、画素［１］〜［６］を、クロック信号ＣＬＫＢに従って１水平期間において出力する。つまり、図４に示す水平前ブランク数ＨＳＢのブランクと水平後ブランク数ＨＥＢのブランクの期間に応じてクロック信号ＣＬＫＢの周波数が設定される。これにより、間引き処理を行わない場合でも、消費電力を低減することができる。
【００７７】
そして、図１０（ｃ）に示すように、間引き処理を行って処理後の画素［１］，［３］，［５］を出力することにより、出力する画素の数が少なくなるため、クロック信号ＣＬＫＢの周波数を図１０（ｂ）よりも低くすることが可能となる。このため、消費電力を更に低減することができる。
【００７８】
以上の説明は、水平方向における画像データの間引き処理に関するものである。この処理は、垂直方向における画像データの間引き処理に適用できる。
即ち、図１１に示すように、イメージセンサ１１は、垂直同期信号ＳＶＡの間に、複数の水平同期信号ＳＨＡを出力し、各水平同期信号ＳＨＡの間に各ラインのデータを出力する。なお、図１１では、垂直前ブランクのデータＢを２ライン分、有効画像データを含むラインデータＬ０〜Ｌ７、垂直後ブランクのデータＢを２ライン分が示されている。垂直前ブランクと垂直後ブランクを出力しない。また、ラインデータＬ０〜Ｌ７を間引き処理してラインデータＬ０，Ｌ２，Ｌ４，Ｌ６を出力する。このように、間引き処理を行うことで、垂直同期信号ＳＶＡ間に転送するラインデータの数が「４」となり、その分、クロック信号ＣＬＫＢの周波数を低くすることができる。このため、処理中における消費電力を低減することができる。
【００７９】
なお、ラインデータＬ０〜Ｌ７に対する間引き処理を行わずに、垂直前ブランク及び垂直後ブランクを出力しないようにすることで、クロック信号ＣＬＫＢの周波数を低くすることが可能であり、その分、消費電力を低減することが可能となる。
【００８０】
以上説明したように、本実施形態によれば、以下の効果を奏する。
（１）間引き回路３１の設定レジスタ４１には、間引き率ＨＯＷ、水平前ブランク数ＨＳＢ、水平有効画素数ＨＷ、水平後ブランク数ＨＥＢが格納される。間引き率ＨＯＷは、入力する画像データの画素数と、出力する画像データの画素数の比に応じて設定される。クロック信号生成部４２は、設定レジスタ４１に格納された各値ＨＯＷ，ＨＳＢ，ＨＷ，ＨＥＢに基づいて、転送用のクロック信号ＣＬＫＡを分周して出力用のクロック信号ＣＬＫＢと、第２のクロック信号ＣＬＫＢに応じたクロック情報ＩＣＬＫを生成する。
【００８１】
間引き処理部４３は、転送用のクロック信号ＣＬＫＡと水平同期信号ＳＨＡに応じて画像データＧＤＡを取り込む。そして、間引き処理部４３は、設定レジスタ４１に格納された間引き率ＨＯＷ、水平前ブランク数ＨＳＢ、水平後ブランク数ＨＥＢに基づいて、画像データＧＤＡに対して間引き処理を行い、処理後の間引画像データＷＤＴをメモリ４４に格納する。リード制御部４６は、第２のクロック信号ＣＬＫＢに基づいて、メモリ４４に格納された間引き処理後の画像データを順次読み出し、各画像データを同期信号生成部４７に出力する。
【００８２】
メモリ４４に格納されたデータ数Ｈｗｈｏｗ等に基づいて設定された分周比（周波数）に応じたクロック信号ＣＬＫＢに同期してデータの読み出しが行われる。クロック信号ＣＬＫＢの周波数は、クロック信号ＣＬＫＡの周波数より低いため、高速な動作を必要とせず、消費電力が少ない。このように、撮像装置における処理中の消費電力を低減することができる。
【００８３】
（２）クロック信号生成部４２のセレクタ６３は、データ数Ｈｗｈｏｗ［Ｘ：０］において、ビット値が「１」のビット位置のうちの最大値をシフト量Ｓｆｔとして出力する。シフト回路６２は、加算器６１から出力される入力データ数ＨＩＳの各ビットを、セレクタ６３から出力されるシフト量Ｓｆｔだけ右ビットシフト（最下位ビット側にシフト）し、シフト後の値Ｈｗｒｂ［Ｘ：０］を出力する。そして、セレクタ６４は、セレクタ６３と同様に、シフト後のデータ数Ｈｗｒｂ［Ｘ：０］における各ビットのうち、「１」のビット位置が設定されたビット位置の値の最大値のクロック情報ＩＣＬＫを出力する。
【００８４】
このセレクタ６４から出力されるクロック情報ＩＣＬＫは、第１のクロック信号ＣＬＫＡに対する第２のクロック信号ＣＬＫＢのクロック比に対応する。従って、除算を行うことなく、クロック情報ＩＣＬＫを生成することができる。シフト回路６２及びセレクタ６３，６４の回路規模は、除算のため回路の規模よりも小さい。従って、画像処理装置１２の回路規模の増加を抑制することができる。
【００８５】
尚、上記実施形態は、以下の態様で実施してもよい。
・間引き処理部４３において、間引き率ＨＯＷに応じた複数の画素の画像データの平均値を算出し、その算出した平均値の画像データを出力するようにしてもよい。また、間引き対象画素の画像データと、その周辺画素（間引き処理の方向（例えば水平方向）に隣接する２つの画素の画像データに基づいて、非間引き画素の画像データを補正し、補正後の画像データを出力するようにしてもよい。
【００８６】
・上記実施形態は、有効データＧＤＰの前後にブランクデータＧＢＬが供給されるフォーマットの画像データＧＤＡとしたが、有効データの前のブランクデータと有効データの後のブランクデータのうちの少なくとも一方が省略されたデータとしてもよい。ブランクデータの無い、つまり画像データであっても、間引き処理を行う場合、その間引き処理における間引き率ＨＯＷに応じてメモリ４４に格納した間引き後の画像データを出力するクロック信号ＣＬＫＢの周波数を間引き後の画像データのデータ数Ｈｗｈｏｗに応じて設定することで、消費電力の低減を図ることができる。
【００８７】
・上記実施形態に対して、画像前処理部２２の補正回路３２を省略し、間引き回路３１から出力される画像データをメモリ１３に格納してもよい。また、間引き回路３１から出力される画像データを、色処理部２３等に供給するようにしてもよい。
【００８８】
・上記実施形態に対し、補正回路３２を色処理部２３等と同様にバス２７に接続し、メモリ１３から読み出した画像データに対して補正処理を行うようにしてもよい。
【符号の説明】
【００８９】
１１  イメージセンサ
４２  クロック信号生成部
４３  間引き処理部
４４  メモリ
４５  同期化部
４６  リード制御部
４７  同期信号生成部
ＧＤＡ  画像データ
ＨＷ  水平有効画素数
ＨＳＢ  水平前ブランク数
ＨＥＢ  水平後ブランク数
ＨＯＷ  間引き率
ＨＩＳ  データ数
ＷＤＴ，ＲＤＴ  間引画像データ
ＣＬＫＡ  第１のクロック信号
ＣＬＫＢ  第２のクロック信号
ＩＣＬＫ  クロック情報
【図１】
2014075623.tif 000003
【図２】
2014075623.tif 000004
【図３】
2014075623.tif 000005
【図４】
2014075623.tif 000006
【図５】
2014075623.tif 000007
【図６】
2014075623.tif 000008
【図７】
2014075623.tif 000009
【図８】
2014075623.tif 000010
【図９】
2014075623.tif 000011
【図１０】
2014075623.tif 000012
【図１１】
2014075623.tif 000013