(57)【要約】【課題】横型構造の半導体デバイスにおいて、電極間に高電界が生じる場合であっても信頼性を向上することができる半導体デバイスを提供する。【解決手段】半導体デバイス１は、Ｓｉからなる基板１１と、該基板上に形成されたバッファ層１２と、バッフャ層１２上に積層されたＧａＮ層１３と、ＧａＮ層１３上に積層され、ＧａＮとヘテロ接合された他のＧａＮ系化合物を含むＡｌＧａＮ層１４と、ＡｌＧａＮ層１４の表面１４ａに所定間隔で形成されたショットキー電極３およびオーミック電極４とを備えている。また半導体デバイス１は、電極３，４のそれぞれの対向面３ａ，４ａとＡｌＧａＮ層１４の表面１４ａとを一体的に覆って形成され、ＳｉＯ２からなる誘電体構造５と、誘電体構造５上であり且つ電極３，４の間に、ＳｉＯ２と同じかそれ以上の誘電率を有する材料からなる誘電体構造６とを備えている。【選択図】図２
2014011329.tif 000002
【特許請求の範囲】
【請求項１】
横型構造の半導体デバイスであって、
基板と、
前記基板上に積層され、ＧａＮ系化合物を含む第１半導体層と、
前記第１半導体層上に積層され、前記ＧａＮ系化合物とヘテロ接合された他のＧａＮ系化合物を含む第２半導体層と、
前記第２半導体層の表面に所定間隔で形成された第１電極および第２電極と、
前記第１電極および前記第２電極のそれぞれの対向面と、前記第２半導体層の表面とを一体的に覆って形成され、所定の誘電率を有する第１材料からなる第１誘電体構造と、
前記第１誘電体構造上であり且つ前記第１電極および第２電極の間に形成され、前記第１材料と同じかそれ以上の誘電率を有する第２材料からなる第２誘電体構造と、
を備えることを特徴とする半導体デバイス。
【請求項２】
前記第１材料はＳｉＯ２であることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
前記第２材料は、ポリイミドと同じかそれ以上の誘電率を有する材料であることを特徴とする、請求項１記載の半導体デバイス。
【請求項４】
前記第２材料がＳｉＯ２であることを特徴とする請求項１記載の半導体デバイス。
【請求項５】
前記第１電極および前記第２電極が櫛歯型電極構造を形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体デバイス。
【請求項６】
前記第１誘電体構造が、前記第１電極の上面の少なくとも一部と、前記第２電極の上面の少なくとも一部とを覆って形成されることを特徴とする、請求項１乃至５のいずれか１項に記載の半導体デバイス。
【請求項７】
前記第１誘電体構造が、前記第１電極の上面および前記第２電極の上面の全面を覆って形成されることを特徴とする、請求項１乃至６のいずれか１項に記載の半導体デバイス。
【請求項８】
前記半導体デバイスが、ダイオードまたはトランジスタで構成されることを特徴とする、請求項１乃至７のいずれか１項に記載の半導体デバイス。
【請求項９】
横型構造の半導体デバイスの製造方法であって、
基板上に、ＧａＮ系化合物を含む第１半導体層を形成するステップと、
前記第１半導体層上に、前記ＧａＮ系化合物とヘテロ接合された他のＧａＮ系化合物を含む第２半導体層を形成するステップと、
前記第２半導体層の表面に、第１電極および第２電極を所定の間隔で形成するステップと、
前記第１電極および前記第２電極のそれぞれの対向面と、前記第２半導体層の表面とを一体的に覆う第１誘電体構造を、所定の誘電率を有する第１材料で形成するステップと、
前記第１誘電体構造上であり且つ前記第１電極と前記第２電極との間に、前記第１材料と同じかそれ以上の誘電率を有する材料で第２誘電体構造を形成するステップと、
を備えることを特徴とする半導体デバイスの製造方法。
【請求項１０】
前記第１材料および前記第２材料がＳｉＯ２であり、
前記第２誘電体構造は、カソードカップリング型ＰＥＣＶＤ法にて、前記第１誘電体構造と一体的に成形されることを特徴とする、請求項９記載の製造方法。
【請求項１１】
前記第１誘電体構造が、前記第１電極の上面の少なくとも一部と、前記第２電極の上面の少なくとも一部とを覆って形成されることを特徴とする、請求項９または１０に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーエレクトロニクス用デバイス等に用いられるＩＩＩ−Ｖ族窒化物系化合物半導体を有する半導体デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、およそ３．３ＭＶ／ｃｍの高い絶縁破壊電界を有しており、従来のＳｉデバイスに比べて小さいチップ面積で同じ性能のパワー半導体装置が作製できると考えられている。しかし、ＩＩＩ族窒化物半導体は、サファイヤなどの絶縁基板上やＳｉ基板等の導電基板を使用しても、基板上のバッファ層内にＡｌＮを使用することで高抵抗化していることから、横型素子が主流である。そのため、ダイオードやトランジスタを作製する場合、高電圧が印加される電極が同一平面に存在することになる。特に、素子の高密度化を図った場合、各電極が櫛歯型電極構造となり、電圧差が６００Ｖのソース電極とドレイン電極が１０μｍ程度の間隔で、交互に同一平面に配置されることになる。特に、配線抵抗を低減するためには配線幅を広げる必要があることから、配線としてのソース電極とドレイン電極の双方の幅が広げられ、これら電極間の距離が数μｍまで縮小される。このため、電極間電界は平均電界で数ＭＶ／ｃｍに達し、局所的には更に高くなる。
【０００３】
従来、Ｓｉデバイスでは電極間にポリイミドを充填していた。これは、Ｓｉの絶縁破壊電界が０．３ＭＶ／ｃｍであるのに対し、ポリイミドは４〜５ＭＶ／ｃｍであり、絶縁破壊電界に１０倍程度の差があることによる。しかし、ＧａＮの絶縁破壊電界は３．３ＭＶ／ｃｍであり、ポリイミドと同程度であることから、平均電界では問題ないが、電極の角隅部など電界集中点においては、ポリイミドの絶縁破壊電界を超す可能性がある。
【０００４】
さらに配線抵抗を下げるために配線幅を広げ、配線間距離が狭くなると、ポリイミドの絶縁破壊電界を超える可能性がある。そのため、従来のように電極間を単にポリイミドで充填していたのでは、ポリイミドが絶縁破壊を起こす問題があった。
【０００５】
例えば、配線間の絶縁膜の耐圧が空気より高く、ＧａＮより低くなっている誘電体構造が提案されている（特許文献１）。しかしながら、本構成では、ＧａＮより先に絶縁膜が降伏してしまい、高耐圧素子を作製することはできない。
【０００６】
また、横型ＩＧＢＴ（Insulated Gate Bipolar Transistor）において、エミッタ電極が、素子上部を層間絶縁膜を介して覆っている誘電体構造が提案されている（特許文献２）。本構成では、必然的にコレクタ電極の上面が覆われることになる。このような構造の場合、コレクタ電極とエミッタ電極から延びた電極との間の層間絶縁膜の耐圧が問題になると思われるが、Ｓｉの絶縁破壊耐圧が低い為、それ依然に、コレクタ電極周辺の電界集中が問題になると考えられる。このため、コレクタ電極近傍に半導体層に食い込む形状の絶縁層を設けて、電界集中を防いでいる。このように、絶縁層がＳｉの場合には、Ｓｉの絶縁破壊耐圧が低い為、層間絶縁膜の耐圧は問題にならないと考えられる。
【０００７】
また、他の横型ＩＧＢＴは、高電圧のかかるコレクタ電極とエミッタ電極が交差している構造を有している（特許文献３）。この横型ＩＧＢＴでは、特許文献２の構成と同様、半導体部の電界集中について考慮しているものの、層間絶縁膜自体については考慮していない。
【０００８】
特許文献４では、ＨＶ ＩＣ（High Voltage Integrated Circuit）の一例として、Ｓｉデバイスにおいて高圧部の周辺を低圧部が覆うようにして、かつその間を高耐圧ＭＯＳＦＥＴで繋ぎ、その構造を工夫することで層間絶縁膜に高い電界が生じるようにしている。これはＳｉデバイスが横型構造のみならず縦型構造を採用することができ、縦方向で耐圧を持たせることが可能となっている。また、層間絶縁膜に高い電界が発生する構成では（図１７参照）、ＧａＮのデバイスのように対向する電極間で電界が生じる訳ではなく、層間絶縁膜での電界強度はＧａＮに比べて低いと考えられる。このように、ＳｉのＨＶ ＩＣ等においても、横型の対向する配線間の耐圧を考慮する必要が無いと考えられる。また、この特許文献４におけるトレンチ分離部の作製方法では（図４参照）、トレンチをエッチングして熱酸化しているが、本方法はＳｉであるが故に実行できるのであり、ＧａＮで実行するのは本質的に困難である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−１４６４４６号公報
【特許文献２】特開２０１１−１０８８００号公報
【特許文献３】特開２００１−５７４３１号公報
【特許文献４】特許第４７８８７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、横型構造の半導体デバイスにおいて、電極間に高電界が生じる場合であっても信頼性を向上することができる半導体デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る半導体デバイスは、横型構造の半導体デバイスであって、基板と、前記基板上に積層され、ＧａＮ系化合物を含む第１半導体層と、前記第１半導体層上に積層され、前記ＧａＮ系化合物とヘテロ接合された他のＧａＮ系化合物を含む第２半導体層と、前記第２半導体層の表面に所定間隔で形成された第１電極および第２電極と、前記第１電極および前記第２電極のそれぞれの対向面と、前記第２半導体層の表面とを一体的に覆って形成され、所定の誘電率を有する第１材料からなる第１誘電体構造と、前記第１誘電体構造上であり且つ前記第１電極および第２電極の間に形成され、前記第１材料と同じかそれ以上の誘電率を有する第２材料からなる第２誘電体構造と、を備えることを特徴とする半導体デバイス。
【００１２】
前記第１材料はＳｉＯ２であるのが好ましく、また、前記第２材料は、ポリイミドと同じかそれ以上の誘電率を有する材料であるのが好ましい。
【００１３】
また、前記第２材料がＳｉＯ２であるのが好ましい。
【００１４】
また、前記第１電極および前記第２電極が櫛歯型電極構造を形成してもよい。
【００１５】
さらに、前記１誘電体構造が、前記第１電極の上面の少なくとも一部と、前記第２電極の上面の少なくとも一部とを覆って形成されてもよい。
【００１６】
また、前記第１誘電体構造が、前記第１電極の上面および前記第２電極の上面の全面を覆って形成されてもよい。
【００１７】
また、前記半導体デバイスがダイオードまたはトランジスタで構成されてもよい。
【００１８】
本発明に係る半導体デバイスの製造方法は、横型構造の半導体デバイスの製造方法であって、基板上に、ＧａＮ系化合物を含む第１半導体層を形成するステップと、前記第１半導体層上に、前記ＧａＮ系化合物とヘテロ接合された他のＧａＮ系化合物を含む第２半導体層を形成するステップと、前記第２半導体層の表面に、第１電極および第２電極を所定の間隔で形成するステップと、前記第１電極および前記第２電極のそれぞれの対向面と、前記第２半導体層の表面とを一体的に覆う第１誘電体構造を、所定の誘電率を有する第１材料で形成するステップと、前記第１誘電体構造上であり且つ前記第１電極と前記第２電極との間に、前記第１材料と同じかそれ以上の誘電率を有する材料で第２誘電体構造を形成するステップと、を備えることを特徴とする。
【００１９】
また、前記第１材料および前記第２材料がＳｉＯ２であり、前記第２誘電体構造は、カソードカップリング型ＰＥＣＶＤ法にて、前記第１誘電体構造と一体的に成形されるのが好ましい。
【００２０】
また、前記第１誘電体構造が、前記第１電極の上面の少なくとも一部と、前記第２電極の上面の少なくとも一部とを覆って形成されてもよい。
【発明の効果】
【００２１】
本発明によれば、横型構造の半導体デバイスにおいて、第１誘電体構造が、第１電極および第２電極のそれぞれの対向面と、第２半導体層の表面とを一体的に覆って形成され、かつ、所定の誘電率を有する第１材料からなる。また、第２誘電体構造が、第１誘電体構造上であり且つ第１電極および第２電極の間に形成され、かつ、第１材料と同じかそれ以上の誘電率を有する第２材料からなる。すなわち、第１電極と第２電極の間で、電界集中の生じ易い各電極の近傍には第１材料の層が形成され、残りの部分については第１材料と誘電率が同じ、またはより誘電率の高い第２材料の層が形成されるので、各電極の近傍で生じ易い絶縁破壊を防止することができ、加えて誘電体構造の割れを防止することができる。したがって、電極間に高電界が生じる場合であっても信頼性を向上することができる。
【００２２】
また、第１誘電体構造をＳｉＯ２で形成し、第２誘電体構造をＳｉＯ２より誘電率の高いポリイミドで形成することで、誘電率は低いが絶縁破壊耐圧の高いＳｉＯ２と、誘電率が高く、割れを生じにくいポリイミドとで電極間が埋め込まれる。したがって、各電極の近傍で生じ易い絶縁破壊を防止できると共に、割れ等が生じない信頼性の高い誘電体構造を作製することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係る半導体デバイスの構成を概略的に示す平面図である。
【図２】図１の線Ａ−Ａに沿う半導体デバイスの部分断面図である。
【図３】図２の誘電体構造を示す断面図であり、（ａ）は第１誘電体構造、（ｂ）は第２誘電体構造を示す。
【図４】図２の半導体デバイスの変形例を示す部分断面図である。
【図５】図２の半導体デバイスの他の変形例を示す部分断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２５】
図１は、本実施形態に係る半導体デバイスで、例えば、ＡｌＧａＮ／ＧａＮのヘテロ接合構造を有するダイオードである。この半導体デバイス１は、図１に示すように、櫛歯型電極を有する横型構造の半導体デバイスであって、ＩＩＩ−Ｖ族窒化物半導体を含む積層体２と、積層体の表面に形成された櫛歯型のショットキー電極３およびオーミック電極４とを備えている。これらの電極３，４は、各電極の側方から延出する複数の櫛歯部をそれぞれ有しており、これら電極に設けられた複数の櫛歯部を交互に配置することで、素子の高密度化を実現している。
【００２６】
図２は、図１の線Ａ−Ａに沿う半導体デバイス１の部分断面図である。
【００２７】
半導体デバイス１は、Ｓｉからなる基板１１と、該基板上に形成されたバッファ層１２と、バッファ層１２上に積層されたＧａＮ層１３（第１半導体層）と、ＧａＮ層１３上に積層され、ＧａＮとヘテロ接合された他のＧａＮ系化合物を含むＡｌＧａＮ層１４（第２半導体層）と、ＡｌＧａＮ層１４の表面１４ａに所定間隔で形成されたショットキー電極３（第１電極）およびオーミック電極４（第２電極）とを備えている。また半導体デバイス１は、ショットキー電極３およびオーミック電極４のそれぞれの対向面とＡｌＧａＮ層１４の表面１４ａとを一体的に覆って形成され、ＳｉＯ２（第１材料）からなる誘電体構造５（第１誘電体構造）と、誘電体構造５上であり且つショットキー電極３およびオーミック電極４の間に、ＳｉＯ２と同じかそれ以上の誘電率を有する材料（第２材料）からなる誘電体構造６（第２誘電体構造）とを備えている。
【００２８】
ショットキー電極３およびオーミック電極４は、例えば断面略矩形であり、ショットキー電極３とオーミック電極４の対向面が、それぞれ内側面３ａ，４ａを構成している。これらショットキー電極３およびオーミック電極４は、高導電性の材料からなり、ショットキー電極３は例えば、半導体層側から順に、Ｎｉ（１００ｎｍ）、Ａｕ（１００ｎｍ）、ＡｌもしくはＡｌ合金（５〜１０μｍ）からなり、オーミック電極４は例えば、半導体層側から順に、Ｔｉ（２５ｎｍ）、Ａｌ（３００ｎｍ）、ＡｌもしくはＡｌ合金（５〜１０μｍ）からなる。また、このショットキー電極３およびオーミック電極４は、例えば幅１０μｍで形成される。
【００２９】
誘電体構造５は、具体的には、図３（ａ）に示すように、ＡｌＧａＮ層１４の表面１４ａに形成された底面部５ａと、ショットキー電極３の内側面３ａを覆う側面部５ｂと、ショットキー電極３の上面３ｂを覆う上面部５ｄと、オーミック電極４の内側面４ａを覆う側面部５ｃと、オーミック電極４の上面４ｂを覆う上面部５ｅとを有している。この誘電体構造５は、例えばＳｉＯ２からなり、その厚さＴ１が、例えば２．０μｍとなるように形成されている。
【００３０】
誘電体構造６は、図３（ｂ）に示すように、底面部５ａ上に形成された層厚部６ａと、上面部５ｄ，５ｅ上に形成された層薄部６ｂ，６ｃとを有している。層厚部６ａは、ショットキー電極３およびオーミック電極４の間に埋設するように形成されている。また、層薄部６ｂ，６ｃは、それぞれ上面５０ｄ，５０ｅの全体を覆って形成されている。この誘電体構造６は、具体的には、ＳｉＯ２より誘電率の高い有機膜、例えば誘電率が４．０以上の高誘電率ポリイミドからなり、層厚部６ａの幅Ｄは約６．０μｍである。このような材料を用いることによって、有機膜中の電界をε1／ε2（ε1：ＳｉＯ２の誘電率、ε2：有機膜の誘電率）にすることができるため、有機膜の寿命を延ばすことが可能となる。
【００３１】
また、本実施形態において、誘電体構造５を形成する材料を第１材料、誘電体構造６を形成する材料を、第１材料より耐圧の大きい第２材料としたとき、誘電体構造５，６は直列コンデンサの関係より、その電荷が同じになるため、誘電率の低いもの程、高電界がかかる。よって、電極間における誘電体構造５，６の厚さを調整することで、低耐圧な誘電体に過剰な電圧が生じず、長寿命を実現することも可能である。具体的には、第１材料からなる誘電体構造５を必要最低限の厚さで形成し、残りの部分を第２材料で埋め込むと、相対的に誘電率の低い誘電体構造５に電界がかかることになる。このため、厚膜化による割れを防止しつつ、高電圧による絶縁破壊を防止することができる。
【００３２】
上記のようなＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体デバイス１では、ＡｌＧａＮ／ＧａＮヘテロ接合界面のＧａＮ層１３側に、ピエゾ効果によって２次元電子ガス層が発生している。そして、高キャリア濃度の２次元電子ガス層１３ａが形成されたＡｌＧａＮ／ＧａＮ層を介して、オーミック電極４がショットキー電極３と電気的に接続される。このとき、２次元電子ガス層がキャリアとなってＡｌＧａＮ／ＧａＮ層が低抵抗、高移動度となるため、半導体デバイス１のオン抵抗を小さくし、低オン電圧を実現することが可能となっている。
【００３３】
本実施形態によれば、櫛歯型電極を有する横型構造の半導体デバイス１において、誘電体構造５が、ショットキー電極およびオーミック電極のそれぞれの対向面と、第２半導体層の表面とを一体的に覆って形成され、かつ、所定の誘電率を有するＳｉＯ２からなる。また、誘電体構造６が、誘電体構造５上であり且つショットキー電極およびオーミック電極の間に形成され、かつ、ＳｉＯ２と同じかそれ以上の誘電率を有するポリイミドからなる。すなわち、ショットキー電極とオーミック電極の間で、電界集中の生じ易い各電極の近傍にはＳｉＯ２層が形成され、残りの部分についてはＳｉＯ２より誘電率の高いポリイミド層が形成されるので、各電極の近傍で生じ易い絶縁破壊を防止することができ、加えて誘電体構造の割れを防止することができる。また、ＳｉＯ２のみでは誘電体構造全体を形成し難い場合であっても、上記関係を有する２つの材料を使用することで容易に作製することが可能となり、設計の自由度を向上させることができる。
【００３４】
さらに、電極間の絶縁破壊耐圧を向上することができるため、櫛歯型電極を高密度に配置した場合でも、電極間で絶縁破壊が生じるのを防止することができ、低オン抵抗で高耐圧な半導体デバイスを作製することが可能となる。
【００３５】
図４は、図２の半導体デバイスの変形例を示す部分断面図である。図２の半導体デバイスは誘電体構造５，６を有しているが、図４の半導体デバイスは、一体成形された誘電体構造２０を有している点で異なる。以下、図２の半導体デバイスと異なる部分を説明する。
【００３６】
図４の半導体デバイスにおいて、誘電体構造２０は、ショットキー電極３およびオーミック電極４のそれぞれの対向面と、ＡｌＧａＮ層１４の表面１４ａとを一体的に覆って形成され、かつ、ショットキー電極３とオーミック電極４の間に埋設するように配置されている。すなわち、本変形例の誘電体構造２０は、図２の半導体構造５，６をＳｉＯ２にて一体的に成形したものである。この誘電体構造２０は、ＡｌＧａＮ層１４の表面１４ａ上に形成された層厚部２０ａと、上面３ｂ，４ｂ上に形成された層薄部２０ｂ，２０ｃとを有している。
【００３７】
ここで、誘電体構造はショットキー電極３とオーミック電極４との間に埋め込んで形成する必要がある。したがって、誘電体構造の厚さはＡｌＧａＮ層１４上に形成される各電極の厚さに依存することとなり、とりわけ、各電極の厚さが１０μｍ程度まで大きくなると、アノードカップリング型ＰＥＣＶＤのような通常のＣＶＤ法を用いた場合にＳｉＯ２のみでは誘電体構造全体を形成できない場合がある。
【００３８】
本実施形態では、誘電体構造２０の厚さＴ２（ＡｌＧａＮ層１４の表面１４ａと接する面から上面までの距離）が、ショットキー電極３あるいはオーミック電極４の厚さ（高さ）よりも大きく形成される。このとき、誘電体構造２０は、例えばカソードカップリング型ＰＥＣＶＤ法にて形成される。カソードカップリング型ＰＥＣＶＤとは、成膜される膜にプラズマでイオン化された荷電粒子が入射してくるタイプのＣＶＤである。入射する粒子により、ＳｉＯ２のネットワークが分断されるので内部応力が緩和され、その結果通常のＣＶＤと比較して厚いＳｉＯ２が成膜できると推察される。したがって、各電極の厚さが大きい場合であっても、カソードカップリング型ＰＥＣＶＤ法を採用することにより、電極間にＳｉＯ２からなる誘電体構造２０を形成することができ、誘電体構造２０の更なる高耐圧を実現することができる。
【００３９】
図５は、図４の半導体デバイスの変形例を示す部分断面図である。
【００４０】
図５に示すように、誘電体構造３０は、ＡｌＧａＮ層１４の表面１４ａ上に形成された層厚部３０ａと、上面３ｂ，４ｂ上に形成された層薄部３０ｂ，３０ｃとを有している。そして、層薄部３０ｂは上面３ｂの一部を覆って形成され、層薄部３０ｃは上面４ｂの一部を覆って形成されている。すなわち、誘電体構造２０では、ショットキー電極３の上面３ｂとオーミック電極４の一部が露出している。
【００４１】
このように、電極の上面において、電界が生じない位置には誘電体構造３０を形成しないことにより、誘電体構造３０の残留応力を減少させることができ、誘電体構造３０の割れを確実に防止することができる。
【００４２】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
【００４３】
例えば、本実施形態では電子デバイスはＩＩＩ族窒化物半導体を有するダイオードであるが、これに限らず、ＩＩＩ族窒化物半導体を有するトランジスタであってもよい。トランジスタの場合はソース電極とドレイン電極間の絶縁膜について本願発明を適用できる。また、ＳＯＩダイオードまたはＳＯＩトランジスタであってもよい。
【実施例】
【００４４】
以下、本発明の実施例を説明する。
【００４５】
（実施例１）
先ず、基板としてＳｉ（１１１）を準備し、この基板をＭＯＣＶＤ装置内に導入して結晶成長を行う。具体的には、ＡｌＮ層１００ｎｍを成長後、ＡｌＮ／ＧａＮ＝２０／２００ｎｍを１２回繰り返してバッファ層を成長させた。次に、炭素濃度が１×1019cm-3以上の高抵抗ＧａＮ層を１０００ｎｍ成長させ、その後、炭素濃度が１×1017cm-3以下の低抵抗ＧａＮ層を１００ｎｍ成長させた。次いで、Ａｌ組成２５％のＡｌＧａＮ層を２５ｎｍ成長させ、ヘテロ接合界面を形成した。
【００４６】
その後、オーミック電極（ドレイン電極）とショットキー電極（ゲート電極）とを、フォトリソグラフィーとスパッタリング、リフトオフ、アニール等の工程を経て形成した。
【００４７】
その後、層間絶縁膜であるＳｉＯ２をプラズマＣＶＤ法や熱ＣＶＤ法により形成し、オーミック電極とショットキー電極の必要部をフォトリソグラフィーとフッ酸によるエッチングによりＳｉＯ２を開口した。
【００４８】
次に、純ＡｌやＡｌ合金（ＡｌＳｉ、ＡｌＣｕ等）を１０μｍ成膜させ、その後、フォトリソグラフィーと塩素系ドライエッチングによりアルミをエッチングして、アルミ配線をパターンニングした。
【００４９】
次いで、アノードカップリング型ＰＥＣＶＤを用いてＳｉＯ２を２μｍ成膜したのち、ポリイミド（誘電率４．０）を塗布した。塗布厚は電極上面にもポリイミドが形成されるように、パターンを形成していないベアシリコン基板で２０μｍとなるような条件で塗布した。その後、レジストを塗って、ポリイミドをパターンニングした後、３８０℃でキュアを行った。
【００５０】
（実施例２）
実施例１のポリイミドに代えて、ポリイミドより誘電率の高い有機膜を使用した。ＳｉＯ２の誘電率が３．９であり、有機膜間の誘電率がＸの場合、電荷は３．９／Ｘ倍となることから、ポリイミドの場合よりも低い電圧が有機膜にかかった。
【００５１】
（実施例３）
アルミ配線を形成するまでは、実施例１と同様に作製した。
【００５２】
その後、カソードカップル型ＰＥＣＶＤでＳｉＯ２を５０００ｎｍ成膜した。そのときの原料はＴＥＯＳと酸素であった。その後、パット部分をエチレングリコール含有の緩衝フッ酸で開口した。
【００５３】
（比較例）
アルミ配線を形成するまでは、実施例１と同様に作製した。
【００５４】
その後、ポリイミドを塗布した。塗布厚はパターンを形成していないベアシリコン基板で２０μｍとなるような条件で塗布した。その後、レジストを塗って、ポリイミドをパターンニングした後、３８０℃でキュアを行った。
【００５５】
上記のように作製した半導体デバイスの耐圧性を検証した結果、実施例１〜３の場合、電極間に高電圧が生じる場合であっても、電極間での絶縁破壊を防止することができ、高耐圧な半導体デバイスを作製できることが分かった。
【符号の説明】
【００５６】
１  半導体デバイス
２  積層体
３  ショットキー電極
３ａ，４ａ  対向面
３ｂ，４ｂ  上面
４  オーミック電極
５ａ  底面部
５ｂ  側面部
５ｃ  側面部
５ｄ  上面部
５ｅ  上面部
６ａ  層厚部
６ｂ，６ｃ  層薄部
１１  基板
１２  バッファ層
１３  ＧａＮ層
１３ａ  ２次元電子ガス層
１４  ＡｌＧａＮ層
１４ａ  表面
５  誘電体構造
６  誘電体構造
２０  誘電体構造
２０ａ  層厚部
２０ｂ，２０ｃ  層薄部
３０  誘電体構造
３０ａ  層厚部
３０ｂ，３０ｃ  層薄部
５０ｄ，５０ｅ  上面
【図１】
2014011329.tif 000003
【図２】
2014011329.tif 000004
【図３】
2014011329.tif 000005
【図４】
2014011329.tif 000006
【図５】
2014011329.tif 000007