(57)【要約】【課題】システム環境に適応的にディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）のゲイン値を調整することができる信号処理装置及びそれを備えた電子装置並びに信号処理方法を提供する。【解決手段】信号処理装置において、外部装置に伝送されるデータを受信する受信部と、予め設定されたディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）値を用いて、前記受信されたデータに対するディエンファシス処理を行って前記外部装置に出力する信号生成部と、前記外部装置からイコライザ（ｅｑｕａｌｉｚｅｒ）情報を受信する情報取得部と、前記受信されたイコライザ情報に基づいて、前記信号生成部のディエンファシス値を調整する制御部とを含む。【選択図】      図１
2014036443.tif 000002
【特許請求の範囲】
【請求項１】
信号処理装置において、
外部装置に伝送されるデータを受信する受信部と、
予め設定されたディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）値を用いて、前記受信されたデータに対するディエンファシス処理を行って前記外部装置に出力する信号生成部と、
前記外部装置からイコライザ（ｅｑｕａｌｉｚｅｒ）情報を受信する情報取得部と、
前記受信されたイコライザ情報に基づいて、前記信号生成部のディエンファシス値を調整する制御部とを含むことを特徴とする信号処理装置。
【請求項２】
前記イコライザ情報は、
前記外部装置に備えられたイコライザのゲイン値であることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
複数のイコライザゲイン値及び前記複数のイコライザゲイン値に対応するディエンファシスゲイン値をルックアップテーブルで保存する保存部を更に含み、
前記制御部は、
前記保存部に保存されたルックアップテーブル及び前記受信されたイコライザ情報に基づいて、前記信号生成部のディエンファシスゲイン値を調整することを特徴とする請求項１または２に記載の信号処理装置。
【請求項４】
前記ルックアップテーブルは、
第１条件によるディエンファシスゲイン値及び第２条件によるディエンファシスゲイン値を区分して保持し、
前記制御部は、
前記信号処理装置の動作状態に応じて、第１条件によるディエンファシスゲイン値または第２条件によるディエンファシスゲイン値に基づいて、前記信号生成部のディエンファシスゲイン値を調整することを特徴とする請求項３に記載の信号処理装置。
【請求項５】
前記第１条件は、信号の波形サイズを優先する条件であり、前記第２条件は、信号のタイミング幅を優先する条件であることを特徴とする請求項４に記載の信号処理装置。
【請求項６】
前記制御部は、
前記信号生成部のディエンファシス値が調整される前まで第１通信速度で通信するように前記信号生成部を制御し、前記信号生成部のディエンファシス値が調整されると、前記第１通信速度より速い第２通信速度で通信するように前記信号生成部を制御することを特徴とする請求項１ないし５のいずれか一項に記載の信号処理装置。
【請求項７】
予め設定されたイコライザ値を用いて前記外部装置から受信された信号に対するイコライザ処理を行う信号受信部と、
前記イコライザ処理された信号を出力する出力部と、
を更に含むことを特徴とする請求項１ないし６のいずれか一項に記載の信号処理装置。
【請求項８】
前記情報取得部は、
前記信号受信部を用いて前記外部装置のイコライザ情報を受信することを特徴とする請求項７に記載の信号処理装置。
【請求項９】
前記情報取得部は、
前記信号生成部のインターフェース方式と異なるインターフェース方式で前記外部装置のイコライザ情報を受信することを特徴とする請求項１ないし７のいずれか一項に記載の信号処理装置。
【請求項１０】
電子装置において、
予め設定された機能を行う機能部と、
前記機能部を制御する制御部と、
前記機能部と前記制御部との間にデータを送受信する通信インターフェース部と、を含み、
前記通信インターフェース部は、
前記制御部からデータを受信し、受信されたデータに対するディエンファシス処理を行って出力する第１シリアルインターフェース部と、
前記第１シリアルインターフェース部から出力された信号を受信し、受信された信号に対するイコライザ処理を行って前記機能部に提供する第２シリアルインターフェース部と、を含み、
前記第１シリアルインターフェース部は、
前記第２シリアルインターフェース部からイコライザ情報を受信し、前記受信されたイコライザ情報に基づいて、前記第１シリアルインターフェース部のディエンファシスゲイン値を調整することを特徴とする電子装置。
【請求項１１】
前記第２シリアルインターフェース部は、
前記機能部からデータを受信し、受信されたデータに対するディエンファシス処理を行って出力し、
前記第１シリアルインターフェース部は、
前記第２シリアルインターフェース部から出力された信号を受信し、受信された信号に対するイコライザ処理を行って前記制御部に提供することを特徴とする請求項１０に記載の電子装置。
【請求項１２】
信号処理方法において、
外部装置に伝送されるデータを受信されるステップと、
予め設定されたディエンファシス値を用いて、前記受信されたデータに対するディエンファシス処理を行って伝送するステップと、
前記外部装置からイコライザ情報を受信するステップと、
前記予め設定されたディエンファシス値を前記受信されたイコライザ情報に基づいて調整するステップとを含むことを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置及びそれを備えた電子装置並びに信号処理方法に係り、より詳しくは、システム環境に適応的にディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）のゲイン値を調整することができる信号処理装置及びそれを備えた電子装置並びに信号処理方法に関する。
【背景技術】
【０００２】
電子装置は、多様なインターフェースを備えており、最近は、ハードディスクまたは光学ドライバと通信を行うためのＳＡＴＡのような高速シリアルバスが採用されている。
【０００３】
シリアルバスは、一度に一つのビット単位でデータを伝送するインターフェースを意味し、最近のシリアルバスは高速で動作するということで、ＩＳＩ（Ｉｎｔｅｒ−Ｓｙｍｂｏｌ−Ｉｎｔｅｒｆｅｒｅｎｃｅ、または符号間干渉）、表皮効果（Ｓｋｉｎ−Ｅｆｆｅｃｔ、または電波効果）、誘電損失（ｅｌｅｃｔｒｉｃ  ｌｏｓｓ）等が発生する。ここで、表皮効果は、高伝導率の物質で誘導検層（Ｓｔｒｅａｍｉｎｇ  ｌｏｇｇｉｎｇ）が行われるときに観察される導電率の減少または電気比抵抗の増加現象を意味し、誘電損失は、誘電体に交流電界を加えたときに生じる損失である。そして、ＩＳＩは、伝搬路や増幅器による帯域制限や伝搬路の位相特性の非直線性によってあるタイムスロットのシンボル波形が別のタイムスロットのシンボル波形に影響を及ぼす干渉を意味する。このようなＩＳＩによって歪曲した波形は図１８のとおりである。
【０００４】
このようなＩＳＩは、ディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）技術またはイコライザ（Ｅｑｕａｌｉｚｅｒ）技術を用いて補正を行うことができる。具体的に、シリアルバスの送信端においては、ディエンファシス技術を用いてＩＳＩの影響を考慮して信号を伝送し、シリアルバスの受信端においては、イコライザ技術を用いて受信された波形を改善することができる。ディエンファシス技術及びイコライザ技術が適用された場合の信号波形の例を、図１９に示している。具体的に、図１９の（ａ）は、ディエンファシス技術及びイコライザ技術のいずれもが適用されていない信号波形であり、図１９の（ｂ）は、ディエンファシス技術のみが適用された場合の信号波形であり、図１９の（ｃ）は、イコライザ技術のみが適用された場合の信号波形であり、図１９の（ｄ）は、ディエンファシス技術及びイコライザ技術のいずれもが適用された場合の信号波形である。
【０００５】
一方、最近は、伝送チャネルが非常に複雑になり、信号が高速化されているため、一つの技術だけで所望の品質で信号を復元することが困難な場合が生じる。それにより、ＧＨｚ帯域の高速伝送時に、ディエンファシス技術及びイコライザ技術を同時に適用して信号品質を確保している。
【０００６】
しかし、従来のシリアルインターフェースは、固定されたディエンファシス値及び固定されたイコライザ値を用いて、ディエンファシス技術及びイコライザ技術を適用しているということから、新たな装置が接続される場合に逆に信号が歪曲する場合が存在していた。  このような場合について、図２０を参照して以下に説明する。
【０００７】
図２０は、同一システムで同一ディエンファシスを適用してイコライザ技術が適用される場合と適用されていない場合とに対するシミュレーション結果である。
【０００８】
従来、ディエンファシス技術及びイコライザ技術は、シミュレーション等のような多様な検証方法により最適化された固定のディエンファシス値とイコライザ値とを適用していた。それゆえ、伝送される信号は図２０の（ａ）に示すように、信号歪曲が存在しない。
【０００９】
しかしながら、ユーザが任意の装置を選択して装着する場合、システムは新たに装着された装置のイコライザセッティング値を知る術がないため、新たに装着された装置のイコライザ特性を無視したまま、予め設定されたディエンファシス値を設定して利用していた。
【００１０】
しかし、高いゲイン値にディエンファシスがセッティングされている状態で、かつ新たに接続された装置のイコライザも高いゲイン値にセッティングされている場合には、図２０の（ｂ）に示すように、深刻な波形歪曲をもたらし、システムが異常動作するおそれがあるという問題があった。すなわち、ディエンファシス特性によってイコライザがない場合より、信号特性が大きく低下する場合が存在していた。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許出願公開第２０１０−００４６６００号明細書
【特許文献２】特開第２００８−２５９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的は、システム環境に適応的にディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）のゲイン値を調整することができる信号処理装置及びそれを備えた電子装置並びに信号処理方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記の目的を達成するための本発明に係る信号処理装置は、外部装置に伝送されるデータを受信する受信部と、予め設定されたディエンファシス（Ｄｅ−ｅｍｐｈａｓｉｓ）値を用いて、前記受信されたデータに対するディエンファシス処理を行って前記外部装置に出力する信号生成部と、前記外部装置からイコライザ（ｅｑｕａｌｉｚｅｒ）情報を受信する情報取得部と、前記受信されたイコライザ情報に基づいて、前記信号生成部のディエンファシス値を調整する制御部とを含むことを特徴とする。
【００１４】
前記イコライザ情報は、前記外部装置に備えられたイコライザのゲイン値であることが好ましい。
【００１５】
複数のイコライザゲイン値及び前記複数のイコライザゲイン値に対応するディエンファシスゲイン値をルックアップテーブルで保存する保存部を更に含み、前記制御部は、前記保存部に保存されたルックアップテーブル及び前記受信されたイコライザ情報に基づいて、前記信号生成部のディエンファシスゲイン値を調整する。
前記ルックアップテーブルは、第１条件によるディエンファシスゲイン値及び第２条件によるディエンファシスゲイン値を区分して保持し、前記制御部は、前記信号処理装置の動作状態に応じて、第１条件によるディエンファシスゲイン値または第２条件によるディエンファシスゲイン値に基づいて、前記信号生成部のディエンファシスゲイン値を調整するのが好ましい。
前記第１条件は、信号の波形サイズを優先する条件であり、前記第２条件は、信号のタイミング幅を優先する条件であることが好ましい。
前記制御部は、前記信号生成部のディエンファシス値が調整される前まで第１通信速度で通信するように前記信号生成部を制御し、前記信号生成部のディエンファシス値が調整されると、前記第１通信速度より速い第２通信速度で通信するように前記信号生成部を制御するのが好ましい。
【００１６】
予め設定されたイコライザ値を用いて前記外部装置から受信された信号に対するイコライザ処理を行う信号受信部と、前記イコライザ処理された信号を出力する出力部とを更に含むことが好ましい。
前記情報取得部は、前記信号受信部を用いて前記外部装置のイコライザ情報を受信するのが好ましい。
前記情報取得部は、前記信号生成部のインターフェース方式と異なるインターフェース方式で前記外部装置のイコライザ情報を受信するのが好ましい。
【００１７】
上記の目的を達成するための本発明に係る電子装置は、予め設定された機能を行う機能部と、前記機能部を制御する制御部と、前記機能部と前記制御部との間にデータを送受信する通信インターフェース部とを含み、前記通信インターフェース部は、前記制御部からデータを受信し、受信されたデータに対するディエンファシス処理を行って出力する第１シリアルインターフェース部と、前記第１シリアルインターフェース部から出力された信号を受信し、受信された信号に対するイコライザ処理を行って前記機能部に提供する第２シリアルインターフェース部とを含み、前記第１シリアルインターフェース部は、前記第２シリアルインターフェース部からイコライザ情報を受信し、前記受信されたイコライザ情報に基づいて、前記第１シリアルインターフェース部のディエンファシスゲイン値を調整することを特徴とする。
【００１８】
前記第２シリアルインターフェース部は、前記機能部からデータを受信し、受信されたデータに対するディエンファシス処理を行って出力し、前記第１シリアルインターフェース部は、前記第２シリアルインターフェース部から出力された信号を受信し、受信された信号に対するイコライザ処理を行って前記制御部に提供することが好ましい。
【００１９】
上記の目的を達成するための本発明に係る信号処理方法は、外部装置に伝送されるデータを受信されるステップと、予め設定されたディエンファシス値を用いて、前記受信されたデータに対するディエンファシス処理を行って伝送するステップと、前記外部装置からイコライザ情報を受信するステップと、前記予め設定されたディエンファシス値を前記受信されたイコライザ情報に基づいて、調整するステップとを含むことを特徴とする。
【発明の効果】
【００２０】
本発明に係る信号処理装置及びそれを備えた電子装置並びに信号処理方法によれば、システム環境に応じて通信インターフェース部内のディエンファシスゲイン値を適応的に調整することができるため、ユーザで電子装置に新たな装置を設置する場合でも新たな装置と安定的に高速通信を行うことができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る電子装置の概略的な構成を示すブロック図である。
【図２】本発明の一実施形態に係る電子装置の具体的な構成を示すブロック図である。
【図３】本発明の別の実施形態に係る電子装置の構成を示すブロック図である。
【図４】本発明の一実施形態に係る通信インターフェース部の構成を示すブロック図である。
【図５】図４の第１信号処理装置の具体的な構成を示す図である。
【図６】ディエンファシス技術原理を説明するための図である。
【図７】ディエンファシスの実現例を示す図である。
【図８】図４の第２信号処理装置の具体的な構成を示す図である。
【図９】イコライザ技術原理を説明するための図である。
【図１０】ＤＦＥイコライザ構造の例を示す図である。
【図１１】イコライザを通じた信号処理結果を示す図である。
【図１２】本発明の第１実施形態によってイコライザ情報を伝達する動作を説明するための図である。
【図１３】本発明の第２実施形態によってイコライザ情報を伝達する動作を説明するための図である。
【図１４】本発明の本実施形態に係るルックアップテーブルの例を示す図である。
【図１５】本発明の別の実施形態に係るルックアップテーブルの例を示す図である。
【図１６】本発明の第１実施形態に係る信号処理方法を説明するためのフローチャートである。
【図１７】本発明の第２実施形態に係る信号処理方法を説明するためのフローチャートである。
【図１８】ＩＳＩによる波形歪曲の例を示す図である。
【図１９】ディエンファシス処理及び／またはイコライザ処理を行う場合の波形図である。
【図２０】同一システムで同一のディエンファシスを適用してイコライザ技術が適用される場合と適用されていない場合とに対するシミュレーション結果を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の信号処理装置及びそれを備えた電子装置並びに信号処理方法を実施するための形態の具体例を、詳細に説明する。
【００２３】
まず、本発明の一実施形態による電子装置を説明する。
図１は、本発明の一実施形態による電子装置の概略的な構成を示すブロック図である。
【００２４】
図１を参照すると、本実施形態による電子装置１００は、制御部１１０と、機能部１２０及び通信インターフェース部２００を含む。ここで、電子装置１００は、パソコン、ノートパソコン、タブレットパソコン、ＰＭＰ、スマートフォン、プリンタ、スキャナ等、シリアルインターフェースを用いて内部の構成間で通信を行ったり、外部装置と通信を行う装置である。
【００２５】
制御部１１０は、電子装置１００内の各構成を制御する。具体的に、制御部１１０は、通信インターフェース部２００内のディエンファシスゲイン値の調整が必要かを判断する。より具体的に、制御部１１０は、電子装置１００がブートされる場合（すなわち、通信インターフェース部２００の初期化が必要な場合）、電子装置１００の動作全てが変更される場合である場合に、ディエンファシスゲイン値の調整が必要な状態と判断する。
また、制御部１１０は、通信インターフェース部２００内のディエンファシスゲイン値が調整されるように通信インターフェース部２００を調整する。具体的に、制御部１１０は、上述のようなゲイン値調整が必要な場合に、通信インターフェース部２００内のディエンファシスゲイン値が調整されるように通信インターフェース部２００を制御する。このとき、制御部１１０は、後述の保存部１４０に保存されたルックアップテーブルを用いてディエンファシスゲイン値を調整する。ルックアップテーブルを用いてディエンファシスゲイン値を調整する具体的な動作については、図１４及び図１５を参照して後述する。
【００２６】
なお、制御部１１０は、電子装置１００の動作モードを決定することができる。具体的に、制御部１１０は、ユーザの操作有無、ユーザの操作経過時間、電源接続状態等を判断し、電子装置１００の動作モードを決定することができる。ここで、動作モードは、節電モード、外部電源供給なしに内蔵されたバッテリ電源のみを用いて動作するバッテリモード、外部から提供される電源を用いて動作するノーマルモードとを含む。
【００２７】
機能部１２０は、予め設定された機能を実行する。具体的に、機能部１２０は、制御部１１０と通信インターフェース部２００を用いて通信を行い、制御部１１０の制御による予め設定された機能を実行する。このような機能部１２０は、光ディスク（ｏｐｔｉｃａｌ  ｄｉｓｋ）のデータを読み込みするＣＤ−ＲＯＭ、ＤＶＤリーダー、ブルーレイ（ｂｌｕｅ−ｒａｙ）プレーヤであってよく、非揮発性メモリであるＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、ＳＤＤ（Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｄｒｉｖｅ）等であってよく、電子装置が複合機である場合、印刷作業を行う印刷エンジン部、スキャン作業を行うスキャン部等であってよい。
【００２８】
通信インターフェース部２００は、機能部１２０と制御部１１０との間のデータを送受信する。ここで、通信インターフェース部２００は、シリアルインターフェース方式でデータを送受信する。シリアルインターフェース方式でデータを送受信する具体的な動作については、図４を参照して後述する。ここで、シリアルインターフェースは、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）であってよい。一方、本実施形態においては、通信インターフェース部２００がシリアルインターフェース方式で動作するものだけを説明するが、実現時に通信インターフェース部２００はシリアルインターフェース方式だけでなく、他のインターフェース方式もサポートすることができる。
【００２９】
上記のように、本実施形態による伝送装置１００は、システム環境に応じて通信インターフェース部内のディエンファシスゲイン値を適応的に調整することができるため、ユーザが電子装置に新たな装置を設置する場合でも、新たな装置と安定的に高速通信を行うことができる。
【００３０】
図２は、本発明の一実施形態による電子装置の具体的な構成を示すブロック図である。
【００３１】
図２を参照すると、電子装置１００’は、制御部１１０と、機能部１２０と、ユーザインターフェース部１３０と、保存部１４０及び通信インターフェース部２００で構成される。
制御部１１０と、機能部１２０及び通信インターフェース部２００については、図１を参照して既に説明しているため、繰り返し説明は省略する。
【００３２】
ユーザインターフェース部１３０は、電子装置１００’からサポートする各種機能をユーザが設定または選択できる複数の機能キーを備え、電子装置１００’から提供する各種情報を表示する。ユーザインターフェース部１３０は、タッチスクリーン等のように入力と出力とを同時に実現する装置で実現されてよく、マウス及びモニタの組み合わせを通じた装置でも実現が可能である。
【００３３】
保存部１４０は、電子装置１００’の駆動のためのプログラムを保存する。具体的に、保存部１４０は、電子装置１００’の駆動時に必要な各種命令語の集合であるプログラムを保存する。ここで、プログラムは、ＭＢＲ（Ｍａｓｔｅｒ  Ｂｏｏｔ  Ｒｅｃｏｒｄ）（または、ＧＴＰ（ＧＵＩＤ  Ｐａｒｔｉｔｉｏｎ  Ｔａｂｌｅ））及び運営体系を含む。
一方、本実施形態においては、保存部１４０が制御部１１０と直接データを送受信するものとして示しているが、実現時に保存部１４０は、図３に示すように、通信インターフェース部２００を介して制御部１１０と通信を行うことができる。すなわち、保存部１４０と制御部１１０とは、シリアルインターフェース方式で接続されてよい。
【００３４】
また、保存部１４０は、ルックアップテーブルを保存する。ここで、ルックアップテーブルは、複数のイコライザゲイン値及び複数のイコライザゲイン値に対応するディエンファシスゲイン値が記録されたテーブルである。このようなルックアップテーブルは、製造会社において重なる実験によって生成された最適化値であり、このようなルックアップテーブルはファームウェアアップデート等によって更新されてよい。このようなルックアップテーブルは、電子装置のバイオス（ＢＩＯＳ）に保存されていてよい。ここで、バイオスは、電子装置の内部の各構成を初期化するための基本情報を保存する構成である。
一方、ルックアップテーブルは、第１条件によるディエンファシスゲイン値及び第２条件によるディエンファシスゲイン値を区分して保持してよい。ルックアップテーブルの具体的な構成については、図１４及び図１５を参照して後述する。
【００３５】
図１及び図２を説明するうえで、通信インターフェース部２００が電子装置１００内の機能部と制御部との間に配置され、両構成間の信号を送受信するものだけ示して説明しているが、上述の両構成の間だけでなく、シリアルインターフェース方式でデータまたは制御信号を送受信する構成間では、上述の通信インターフェース部２００を利用することができる。なお、以上では、通信インターフェース部２００が電子装置１００内の構成間だけに配置されるものとして示しているが、通信インターフェース部２００は外部装置と通信を行うこともできる。それについては、図３を参照して以下で説明する。
【００３６】
図３は、他の実施形態による電子装置の構成を示すブロック図である。
【００３７】
図３によると、電子装置１００”は、制御部１１０と、機能部１２０と、ユーザインターフェース部１３０と、保存部１４０及び通信インターフェース部２００’で構成されてよい。図２と比較すると、保存部１４０が、通信インターフェース部２００’を介して制御部１１０と接続され、通信インターフェース部２００’は外部機器１０と接続される。
【００３８】
通信インターフェース部２００’は、電子装置１００”を外部機器１０に接続するために形成され、ローカルエリアネットワーク（ＬＡＮ：Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）及びインターネット網を通じて外部装置に接続される形態だけでなく、無線通信（例えば、ＧＳＭ（登録商標）、ＵＭＴＳ、ＬＴＥ、ＷｉＢＲＯ等の無線通信）方式によって接続される。
【００３９】
また、通信インターフェース部２００’は、外部機器１０とシリアルインターフェース方式でデータを送受信することができる。この場合に、通信インターフェース部２００’は後述の図４の構成中の第１シリアルインターフェース部３００は電子装置１００”に備えられ、第２シリアルインターフェース部４００は外部機器１０に備えらる。
【００４０】
なお、図２に関連して説明したように、通信インターフェース部２００’は電子装置１００内の機能部１２０、保存部１４０と制御部１１０との間のデータを送受信する。
【００４１】
図４は、本発明の一実施形態による通信インターフェース部の構成を示すブロック図である。
【００４２】
図４を参照すると、通信インターフェース部２００は第１シリアルインターフェース部３００と、信号伝送チャネル２０と、第２シリアルインターフェース部４００とで構成される。以下においては、説明の便宜上、第１シリアルインターフェース部３００を介してデータを送受信する構成を第１装置と称し、第２シリアルインターフェース部４００を介してデータを送受信する構成を第２装置と称する。例えば、第１装置と第２装置とは、図１の制御部と機能部であってよく、図３の制御部と保存部であってよく、図３の電子装置と外部機器であってよい。
【００４３】
第１シリアルインターフェース部３００は、第１装置から受信されたデータをシリアルインターフェース方式で第２シリアルインターフェース部４００に伝送し、第２シリアルインターフェース部４００からシリアルインターフェース方式で受信された信号を第１装置に伝送する。このような第１シリアルインターフェース部３００は、伝送機能を行う第１信号処理装置５００及び受信機能を実行する第２信号処理装置６００で構成される。
【００４４】
第２シリアルインターフェース部４００は、第２装置から受信されたデータをシリアルインターフェース方式で第１シリアルインターフェース部３００に伝送し、第１シリアルインターフェース部３００からシリアルインターフェース方式で受信された信号を第２装置に伝送する。このような第２シリアルインターフェース部４００は、伝送機能を行う第１信号処理装置５００及び受信機能を実行する第２信号処理装置６００で構成される。
【００４５】
上記のように、第１シリアルインターフェース部３００と第２シリアルインターフェース部４００とは、どの装置に隣接して配置されるかのみが異なるだけで、具体的な構成及び動作は相互同一である。よって、以下では、第１シリアルインターフェース部３００の第１信号処理装置５００及び第２シリアルインターフェース部４００の第２信号処理装置６００の動作のみを以下において説明する。
【００４６】
図５は、図４の第１信号処理装置の具体的な構成を示す図である。以下では、説明の便宜のために、第１シリアルインターフェース３００部３００内の第１信号処理装置であるとして限定して説明する。
【００４７】
図５によると、第１信号処理装置５００は、受信部５１０と、信号生成部５２０と、情報取得部５３０及び制御部５４０で構成される。
【００４８】
受信部５１０は、外部装置に伝送されるデータを受信する。具体的に、受信部５１０は、第１装置から外部装置（具体的に、第２装置）に伝送されるデータを受信する。
【００４９】
信号生成部５２０は、受信されたデータに対するディエンファシス処理を行う。具体的に、信号生成部５２０は、受信部５１０から受信されたデータに対して予め設定されたディエンファシス値（具体的に、ディエンファシスゲイン値）を用いて、ディエンファシス処理を行う。一方、ディエンファシス値（具体的に、ディエンファシスゲイン値）は、後述の制御部の制御によって調整される。ここで、ディエンファシス技術は、現在のビットの構成時に既存のビットによる影響を補償して駆動する技術として、具体的な動作については図６を参照して後述する。
【００５０】
また、信号生成部５２０は、ディエンファシス処理された信号を出力する。具体的に、信号生成部５２０は、ディエンファシス処理された信号を信号伝送チャネル２０を介して第２シリアルインターフェース部４００に伝送する。このとき、信号生成部５２０は、ディエンファシス値が調整される前には第１通信速度で通信を行い、ディエンファシス値が調整されると第２通信速度で通信を行う。
【００５１】
情報取得部５３０は、外部装置（具体的に、第２シリアルインターフェース部４００）からイコライザ情報を受信する。具体的に、情報取得部５３０は、シリアルインターフェース方式または別のインターフェース方式を用いて外部装置（具体的に、第２シリアルインターフェース部４００）からイコライザ情報を受信することができる。別のインターフェース方式でイコライザ情報を受信する場合については、図１２を参照して後述し、シリアルインターフェース方式でイコライザ情報を受信する場合については、図１３を参照して後述する。
【００５２】
制御部５４０は、信号生成部５２０のディエンファシス値を調整する。具体的に、制御部５４０は、情報取得部５３０から受信されたイコライザ情報及び予め保存されたルックアップテーブルを用いて信号生成部５２０に適用されるディエンファシス値を選択し、選択されたディエンファシス値で信号生成部５２０のディエンファシス値を調整する。
【００５３】
一方、ルックアップテーブルは、図１５に示すように、第１条件または第２条件別にディエンファシス値を保持し、この場合、制御部５４０は、第１条件によるディエンファシス値を適用するか、第２条件によるディエンファシス値を適用するかを決定する。例えば、通信過程における電源低減が必要な場合に、制御部５４０は、波形サイズを優先する第１条件によるディエンファシス値を利用することを決定する。逆に、電源削減より信号のタイミングが重要な場合に、制御部５４０はタイミング幅を優先する第２条件によるディエンファシス値を利用することを決定する。
【００５４】
また、制御部５４０は、信号処理装置５００の通信速度を決定する。具体的に、第２シリアルインターフェース部のイコライザ情報を知らない場合に、即座に高速通信を行うと、図２０の（ｂ）に示すように、信号特性が劣る場合が発生しかねないため、制御部５４０は通信初期化時点（具体的に、電子装置がブートされた時点）では、低速の第１通信速度で動作するように信号生成部５２０を制御する。そして、信号生成部５２０のディエンファシス値が調整されると、制御部５４０は高速の第２通信速度で動作するように信号生成部５２０を制御する。
【００５５】
上記のように、本実施形態において、第１信号処理装置５００はディエンファシスゲイン値を適応的に調整することができるため、新たな装置とシリアル通信を行う場合でも、新たな装置と安定的な高速通信が可能である。
【００５６】
一方、上記の実施形態では、第１信号処理装置５００が信号を伝送する機能のみを行うものとして説明したが、第１信号処理装置５００は、図８に示すような構成を同時に備える形態で実現されてよい。このような場合、第１信号処理装置５００は、図４に示すようなシリアルインターフェース部と同様の構成となる。
【００５７】
また、制御部５４０が第１信号処理装置５００内に備えられるものとして示して説明したが、制御部５４０は、第１信号処理装置５００の外部に備えられる形態でも実現されてよい。例えば、図１ないし図３の制御部１１０が上述のような制御部５４０の機能を実行することができ、この場合に、制御部１１０はＢＩＯＳであってよい。
【００５８】
図６は、ディエンファシス技術原理を説明するための図である。
【００５９】
データの１ビット伝送タイミングが信号の伝送チャネルの帯域幅（ｂａｎｄｗｉｄｔｈ）より大きい場合、信号は既存のビットの波形影響による歪曲が発生するが、それをＩＳＩ（Ｉｎｔｅｒ−ｓｙｍｂｏｌ−ｉｎｔｅｒｆｅｒｅｎｃｅ）という。
このようなＩＳＩによる波形損失を改善するために、ディエンファシス技術は、図６に示すように、現在のビットの構成時に既存のビットによる画像を補償して駆動するものである。このようなディエンファシス技術の回路構成は、図７に示す。
【００６０】
図７を参照すると、ディエンファシス技術を提供するうえで、ゲイン値を調整して既存のビットの影響に対する補償程度を調整することができる。すなわち、本実施形態では、後述のイコライザの補償程度に応じてディエンファシス処理時の補償程度を調整することができる。
【００６１】
図８は、図４の第２信号処理装置の具体的な構成を示す図である。以下においては、説明の便宜上、第２シリアルインターフェース部４００内の第２信号処理装置に限定して説明する。
【００６２】
図８を参照すると、第２信号処理装置６００は、信号受信部６１０と、出力部６２０及び情報提供部６３０で構成される。
【００６３】
信号受信部６１０は、予め設定されたイコライザ値を用いて外部装置から受信された信号に対するイコライザ処理を行う。具体的なイコライザ処理動作については、図９及び図１０を参照して後述する。
【００６４】
出力部６２０は、イコライザ処理された信号を出力する。具体的に、出力部６２０は信号受信部６１０にイコライザ処理された信号を第２装置に提供する。
【００６５】
情報提供部６３０は、信号受信部６１０のイコライザ値を設定する。具体的に、情報提供部６３０は、イコライザセッティング値を予め保存しており、第２信号処理装置６００がブートされて初期化課程を行うと、予め保存されたイコライザセッティング値に信号受信部６１０のイコライザ値を設定することができる。このようなイコライザセッティング値は、デバイス関連情報を保存するＲＯＭに保存される。
【００６６】
また、情報提供部６３０は、予め設定されたイコライザ値に対応するイコライザ情報を外部装置（具体的に、第１シリアルインターフェース部３００）に提供する。具体的に、情報提供部６３０は、信号受信部６１０のイコライザ値（具体的に、イコライザゲイン値）に対する情報を第１シリアルインターフェース部３００に提供する。
【００６７】
以上のように、本実施形態では、第２信号処理装置６００は第１信号処理装置５００でディエンファシスゲイン値を調整することができるようにイコライザ情報を提供するため、安定的な高速通信が可能である。
【００６８】
なお、上記の実施形態では、第２信号処理装置６００が信号を受信する機能のみを行うものとして説明したが、第２信号処理装置６００は、図５に示すような構成を同時に備える形態で実現されてもよい。このような場合、第２信号処理装置６００は、図４に示すようなシリアルインターフェース部と同一の構成になる。
【００６９】
図９は、イコライザ技術原理を説明するための図である。
【００７０】
イコライザ技術はＩＳＩを受信端から除去して波形を改善する技術である。代表的なイコライザ技術には、ＤＦＥ（Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ  Ｅｑｕａｌｉｚａｔｉｏｎ）技術があった。具体的に、信号伝送チャネルをＬＴＩ（Ｌｉｎｅｒ  Ｔｉｍｅ  Ｉｎｖａｒｉａｎｔ）システムと仮定すると、ＩＳＩは、図９に示すように、いくつかのＴｉｍｅ−ｓｈｉｆｔｅｄ  ｐｕｌｓｅの重畳波形で解釈されてよい。すなわち、ＤＦＥ方法は、図９に示すようなＩＳＩ解釈技法を用いて、現在の波形から既存のビットによる波形を除去し、現在のビットによる波形のみを復元する技法である。このようなイコライザ技術の回路構成は、図１０に示す。
【００７１】
図１０を参照すると、イコライザ技術を適用するうえで、ゲイン値を調整して波形復元程度を調整することができる。すなわち、実現時には、ディエンファシスのゲイン値に応じてイコライザ処理時の補償程度を調整することもできる。具体的に、以上では、イコライザ情報を用いてディエンファシスゲイン値が調整されることのみを説明したが、実現時には受信端側から送信端側のディエンファシスゲイン値に対する情報を受信し、受信されたディエンファシスゲイン値に対応するイコライザゲイン値に調整する形態でも実現されてよい。
【００７２】
図１１は、イコライザを通じた信号処理結果を示す図である。具体的に、図１１の（ａ）は、イコライザ技術が適用されていない場合の波形図であり、図１１の（ｂ）は、イコライザ技術が適用された場合の波形図である。
【００７３】
図１１の（ａ）及び図１１（ｂ）を参照すると、イコライザ技術が適用されることで、効果的にＩＳＩが除去されていることを確認することができる。
【００７４】
一方、既に説明しているように、ＧＨｚ帯域の高速送信過程で、送信端にはディエンファシス技術を用いて送信端ではイコライザ技術を利用している。このとき、ソース、伝送チャネル、レシーバが固定されたシステムでは、最適化したディエンファシスゲイン値とイコライザゲイン値をセッティングすることが可能だが、ユーザが任意装置を装着する場合、システムのイコライザセッティング値を知ることができる術がないため、イコライザ特性を無視したまま独立的に予め設定されたディエンファシスゲイン値を利用していた。
【００７５】
しかし、従来技術で説明したように、イコライザ特性を考慮せずに、ディエンファシスゲイン値を設定する場合、深刻なエラーが発生し得ることから、本実施形態では、イコライザ情報（すなわち、イコライザゲイン値）を考慮してディエンファシスゲイン値を調整する。以下では、図１２及び図１３を参照し、イコライザ情報を受信端から取得する方法について説明し、図１４及び図１５を参照し、受信されたイコライザ情報を用いてディエンファシスゲイン値を調整する動作について説明する。
【００７６】
図１２は、第１実施形態によってイコライザ情報を伝達する動作を説明するための図である。
【００７７】
図１２を参照すると、通信インターフェース部２００は、第１シリアルインターフェース部３００及び第２シリアルインターフェース部４００で構成される。
【００７８】
第１シリアルインターフェース部３００は、第１装置から受信されたデータをディエンファシス処理して第２シリアルインターフェース部４００に出力する。一方、図示の例では、第１シリアルインターフェース部３００が第１信号処理装置５００の構成のみを含むものとして示したが、実現時に、第１シリアルインターフェース部３００は第２信号処理装置６００の構成も含んでよい。
【００７９】
第２シリアルインターフェース部４００は、第１シリアルインターフェース部３００から受信された信号に対してイコライザ処理して第２装置に提供する。一方、図示の例では、第２シリアルインターフェース部４００が第２信号処理装置６００の構成のみを含むとして示したが、実現時に、第２シリアルインターフェース部４００は第１信号処理装置５００の構成も含んでよい。
【００８０】
また、第２シリアルインターフェース部４００は、通信インターフェース部２００が初期化された場合、または、第１シリアルインターフェース部３００の要求に応じて、信号受信部６１０で適用しているイコライザ情報（具体的に、イコライザゲイン値）を別途の通信バスを用いて第１シリアルインターフェース部３００に提供することができる。ここで、別途の通信バスは、Ｉ２Ｃであってよいが、それに限定されるものではない。
【００８１】
イコライザ情報を受信した制御部５４０は受信されたイコライザ情報及び予め保存されたルックアップテーブルを用いて信号生成部５２０に適用されるディエンファシスゲイン値を選択し、選択されたゲイン値に信号生成部５２０のディエンファシスゲイン値を調整することができる。
【００８２】
図示の例では、制御部５４０が第１シリアルインターフェース部３００の外部の装置であるとして示したが、実現時に、制御部５４０は第１シリアルインターフェース部３００の内部に備えられてよい。
【００８３】
図１３は、第２実施形態によってイコライザ情報を伝達する動作を説明するための図である。
【００８４】
図１３を参照すると、通信インターフェース部２００は、第１シリアルインターフェース部３００及び第２シリアルインターフェース部４００で構成される。
【００８５】
第１シリアルインターフェース部３００は、第１装置から受信されたデータをディエンファシス処理して第２シリアルインターフェース部４００に出力する。そして、第１シリアルインターフェース部３００は、第２シリアルインターフェース部４００から受信された信号に対してイコライザ処理して第１装置に提供する。
【００８６】
第２シリアルインターフェース部４００は、第１シリアルインターフェース部３００から受信された信号に対してイコライザ処理して第２装置に提供する。そして、第２シリアルインターフェース部４００は、第２装置から受信されたデータをディエンファシス処理して第１シリアルインターフェース部３００に出力する。
【００８７】
また、第２シリアルインターフェース部４００は、通信インターフェース部２００が初期化された場合、または、第１シリアルインターフェース部３００の要求に応じて、第２シリアルインターフェース部４００内の第１信号処理装置５００を用いて信号受信部６１０で適用しているイコライザ情報（具体的に、イコライザゲイン値）を第１シリアルインターフェース部３００に提供する。
【００８８】
イコライザ情報を受信した制御部５４０は受信されたイコライザ情報及び予め保存されたルックアップテーブルを用いて信号生成部５２０に適用されるディエンファシスゲイン値を選択し、選択されたゲイン値に信号生成部５２０のディエンファシスゲイン値を調整することができる。
【００８９】
図示の例では、制御部５４０が第１シリアルインターフェース部３００の外部の装置であるとして示したが、実現時に、制御部５４０は第１シリアルインターフェース部３００の内部に備えられてよい。
【００９０】
上記の実施形態では、受信端のイコライザ情報を用いて送信端のディエンファシスゲイン値を調整する実施形態についてのみ説明したが、実現時には、送信端のディエンファシスゲイン値を用いて受信端のイコライザゲイン値を調整する形態でも実現されてよい。
【００９１】
図１４は、本実施形態に係るルックアップテーブルの例を示す図である。
【００９２】
図１４を参照すると、第１実施形態に係るルックアップテーブルは、複数のイコライザゲイン値及び複数のイコライザゲイン値のそれぞれに対応するディエンファシスゲイン値を保持する。例えば、受信側のイコライザのゲイン値が３ｄＢである場合、送信側では３ｄＢである場合に最適の波形サイズを保持する１．３ｄＢのゲイン値を選択することができる。
【００９３】
このようなルックアップテーブルは、電子装置の初期化するための基本情報を保存するバイオスに保存されていてよい。具体的に、従来のバイオスには、固定された一つのディエンファシス定数値があったが、本実施形態では、図１４または図１５のようなルックアップテーブルを有するため、接続された装置に適応的にディエンファシス値を調整することができる。
【００９４】
図示の例においては、一つのイコライザゲイン値に対して複数のディエンファシスゲイン値を保持するものとして示したが、実現時にイコライザゲイン値に対応して一つのディエンファシスゲイン値のみを保持する形態でも実現されてよい。このようなルックアップテーブルは、製造会社の実験によって最適化されてよい。
【００９５】
上記の実施形態では、一つの条件、すなわちイコライザゲイン値のみを用いて、ディエンファシスゲイン値を決定するルックアップテーブルについて示して説明しているが、実現時には、複数の条件別にディエンファシスゲイン値を決定することができる。それについては、図１５を参照して以下で説明する。
【００９６】
図１５は、本発明の他の実施形態に係るルックアップテーブルの例を示す図である。
【００９７】
図１５を参照すると、第２実施形態に係るルックアップテーブルは、複数のイコライザゲイン値、複数のイコライザゲイン値のそれぞれに対応する第１条件のディエンファシスゲイン値、複数のイコライザゲイン値のそれぞれに対応する第２条件のディエンファシスゲイン値を保持する。ここで、第１条件は、信号の波形サイズを優先する条件であり、第２条件は、信号のタイミング幅を優先する条件である。
【００９８】
具体的に、システム設計によって波形のサイズの設計マージンが不足したり、波形のタイミング幅の設計マージンが不足する場合がある。それにより、第２実施形態においては、図１５のように互いに異なる２つの条件を提供し、システムマージンによってシステム設計者が選択的に優先順位を提供することができる。
【００９９】
例えば、電力消費を低減する必要があるバッテリモードの状況では、第１条件のディエンファシスゲイン値を利用することができる。具体的に、受信側のイコライザのゲイン値が２ｄＢであり、電子装置の動作モードがバッテリモードである場合、送信側では３．５ｄＢのゲイン値を選択することができ、選択された３．５ｄＢを送信側のディエンファシスゲイン値に調整することができる。
【０１００】
このような選択は、上述のような電子装置の動作状態に基づいて、ＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）設定に応じて決定される。具体的には、ＢＩＯＳ内のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ）メニュー等で第１条件に応じてディエンファシス値を設定するか、第２条件に応じてディエンファシス値を設定するかをユーザから予め選択され、それにより、制御部はディエンファシス値を選択することができる。
【０１０１】
図１６は、本発明の第１実施形態に係る信号処理方法を説明するためのフローチャートである。
【０１０２】
図１６を参照すると、まず、外部装置に伝送されるデータを受信する（ステップＳ１６１０）。具体的に、第１装置から外部装置（具体的に、第２装置）に伝送されるデータを受信する。
【０１０３】
次に、予め設定されたディエンファシス値を用いて受信されたデータに対するディエンファシス処理を行って伝送する（ステップＳ１６２０）。具体的に、受信されたデータに対して予め設定されたディエンファシス値（具体的に、ディエンファシスゲイン値）を用いて、ディエンファシス処理を行うことができる。そして、ディエンファシス処理されたデータを外部装置に伝送する。
【０１０４】
そして、外部装置からイコライザ情報を受信する（ステップＳ１６３０）。具体的に、シリアルインターフェース方式または別のインターフェース方式を用いて、外部装置からイコライザ情報（具体的に、イコライザのゲイン値）を受信する。
そして、予め設定されたディエンファシス値を受信されたイコライザ情報に基づいて調整する（ステップＳ１６４０）。具体的に、受信されたイコライザ情報及び予め保存されたルックアップテーブルを用いてディエンファシス値を選択し、選択されたディエンファシス値に信号生成部５２０のディエンファシス値を調整する。
【０１０５】
上記のように、第１実施形態に係る信号処理方法は、受信側のイコライザ情報を受信して適応的にディエンファシスゲイン値を調整することができるため、新たな装置が設置される場合にも、新たな装置と安定的に高速通信を行うことができる。図１６のような信号処理方法は、図１ないし図３の構成を保持する電子装置、図４の構成を保持する通信インターフェース装置、図５の構成を保持する信号処理装置上で実行されてよく、その他の構成を保持する電子装置、通信インターフェース、信号装置上でも実行されてよい。
【０１０６】
なお、上述のような第１実施形態に係る信号処理方法は、コンピュータで実行可能なアルゴリズムを含むプログラムで実現されてよく、上記プログラムは非一時的な読み取り可能な媒体（Ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）に保存されて提供されてよい。
【０１０７】
非一時的な読み取り可能な媒体とは、レジスタやキャッシュ、メモリ等のような短い間データを保存する媒体ではなく、半永久的にデータを保存し、機器によって読み取り（Ｒｅａｄｉｎｇ）が可能な媒体を意味する。具体的には、上述の多様なアプリケーションまたはプログラムは、ＣＤやＤＶＤ、ハードディスク、ブルーレイディスク、ＵＳＢ、メモリカード、ＲＯＭ等のような非一時的な読み取り可能な媒体に保存されて提供されてよい。
【０１０８】
図１７は、第２実施形態に係る信号処理方法を説明するためのフローチャートである。
まず、シリアルインターフェース方式で伝送される信号を受信する（ステップＳ１７１０）。
そして、受信された信号に対して予め設定されたイコライザ値を用いてイコライザ処理を行い、イコライザ処理された信号を出力する（ステップＳ１７２０）。
【０１０９】
そして、予め設定されたイコライザ値に対応するイコライザ情報を外部装置に提供する（Ｓ１７３０）。具体的に、イコライザ処理時に現在利用中のイコライザ値（具体的に、イコライザゲイン値）に対する情報をシリアルインターフェース方式または別のインターフェース方式を用いて外部装置に提供する。
【０１１０】
以上のように、第２実施形態に係る信号処理方法は、イコライザ情報を送信側に提供するために、受信側は適応的にディエンファシスゲイン値を調整することができるようになり、それにより、安定的に高速通信を行うことができる。図１７のような信号処理方法は、図１ないし図３の構成を保持する電子装置、図４の構成を保持する通信インターフェース装置、図８の構成を保持する信号処理上で実行されてよく、その他の構成を保持する電子装置、通信インターフェース、信号装置上でも実行されてよい。
【０１１１】
なお、上述のような第２実施形態に係る信号処理方法は、コンピュータで実行可能なアルゴリズムを含むプログラムで実現されてよく、上記プログラムは非一時的な読み取り可能な媒体（Ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）に保存されて提供されてよい。
【０１１２】
非一時的な読み取り可能な媒体とは、レジスタやキャッシュ、メモリ等のような短い間データを保存する媒体ではなく、半永久的にデータを保存し、機器によって読み取り（Ｒｅａｄｉｎｇ）が可能な媒体を意味する。具体的には、上述の多様なアプリケーションまたはプログラムは、ＣＤやＤＶＤ、ハードディスク、ブルーレイディスク、ＵＳＢ、メモリカード、ＲＯＭ等のような非一時的な読み取り可能な媒体に保存されて提供されてよい。
【０１１３】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明は以上の実施形態に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的趣旨の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１１４】
１０  外部機器
１１０  制御部
２００  通信インターフェース部
１２０  機能部
１３０  ユーザインターフェース部
１４０  保存部
５１０  受信部
５２０  信号生成部
５４０  制御部
５３０  情報取得部
５６０  テーブル
６１０  信号受信部
６２０  出力部
６３０  情報提供部
【図１】
2014036443.tif 000003
【図２】
2014036443.tif 000004
【図３】
2014036443.tif 000005
【図４】
2014036443.tif 000006
【図５】
2014036443.tif 000007
【図６】
2014036443.tif 000008
【図７】
2014036443.tif 000009
【図８】
2014036443.tif 000010
【図９】
2014036443.tif 000011
【図１０】
2014036443.tif 000012
【図１１】
2014036443.tif 000013
【図１２】
2014036443.tif 000014
【図１３】
2014036443.tif 000015
【図１４】
2014036443.tif 000016
【図１５】
2014036443.tif 000017
【図１６】
2014036443.tif 000018
【図１７】
2014036443.tif 000019
【図１８】
2014036443.tif 000020
【図１９】
2014036443.tif 000021
【図２０】
2014036443.tif 000022