(57)【要約】【課題】移動度が高く、Ｓ値の低い電界効果型トランジスタの提供を目的とする。また、低温又は短時間の熱履歴でも高い特性の得られる電界効果型トランジスタの製造方法の提供を目的とする。【解決手段】Ｉｎ元素及びＺｎ元素と、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類からなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。        Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）        Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）        Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）【選択図】図１
2014030040.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ元素及びＺｎ元素と、
Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【請求項２】
前記元素ＸがＡｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素であり、
複合酸化物からなる半導体層が元素Ｘを下記（２）’の原子比で含むことを特徴とする請求項１の電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｘ）＝０．５９〜０．９９    （２）’
【請求項３】
前記元素Ｘが、Ａｌ又はＢである請求項１又は２に記載の電界効果型トランジスタ。
【請求項４】
前記元素Ｘが、Ｓｃ又はＹである請求項１又は２に記載の電界効果型トランジスタ。
【請求項５】
前記元素Ｘが、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）である請求項１又は２に記載の電界効果型トランジスタ。
【請求項６】
前記元素ＸがＺｒである請求項１に記載の電界効果型トランジスタ。
【請求項７】
前記半導体層が非晶質膜であり、その電子キャリア濃度が１０１３〜１０１８／ｃｍ３であり、バンドギャップが２．０〜６．０ｅＶである請求項１〜６のいずれかに記載の電界効果型トランジスタ。
【請求項８】
前記半導体層が、非縮退半導体である請求項１〜７のいずれかに記載の電界効果型トランジスタ。
【請求項９】
Ｉｎ元素及びＺｎ元素と、
Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層用ターゲット。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【請求項１０】
前記元素ＸがＡｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素であり、
さらに、Ｓｎ、Ｇｅ、Ｓｉ、Ｔｉ、Ｚｒ及びＨｆからなる群より選択される１以上の元素を１００〜１００００原子ｐｐｍ含む請求項９に記載の半導体層用ターゲット。
【請求項１１】
請求項９又は１０に記載のターゲットを用いて、ＤＣ又はＡＣスパッタリングにより半導体層を成膜する工程と、
前記半導体層を７０〜３５０℃で熱処理する工程を含む、電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体膜をチャンネル層に用いた電界効果型トランジスタ、及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。
なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
【０００３】
電界効果型トランジスタの主要部材である半導体層（チャンネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。一方、液晶駆動用素子等には、大面積化の要求から非晶性シリコン半導体（アモルファスシリコン）が用いられている。
【０００４】
例えば、ＴＦＴとして、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがある。このＴＦＴは、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められている。
【０００５】
現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速い等、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。
【０００６】
ところで、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英等の耐熱性の高い高価な基板上にしか形成できず、また、製造に際して多大なエネルギーと工程数を要する等の問題があった。
また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。
【０００７】
一方、アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
また、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがある等、スイッチング素子としての特性が劣化するという問題もある。そのため、可視光を遮断する遮光層を設ける方法が知られている。例えば、遮光層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄生容量が発生するという問題がある。
【０００８】
具体的に、解像度がＶＧＡである液晶テレビでは、移動度が０．５〜１ｃｍ２／Ｖｓのアモルファスシリコンが使用可能であったが、解像度がＳＸＧＡ、ＵＸＧＡ、ＱＸＧＡあるいはそれ以上になると２ｃｍ２／Ｖｓ以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。
また、有機ＥＬディスプレイでは電流駆動となるため、ＤＣストレスにより特性が変化するアモルファスシリコンを使用すると長時間の使用により画質が低下するという問題があった。
その他、これらの用途に結晶シリコンを使用すると、大面積に対応できなかったり、高温の熱処理が必要なため製造コストが高くなるという問題があった。
【０００９】
このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、酸化物を用いた酸化物半導体薄膜が注目されている。
例えば、特許文献１には半導体層として酸化亜鉛を使用したＴＦＴが記載されている。
しかしながら、この半導体層では電界効果移動度が１ｃｍ２／Ｖ・ｓｅｃ程度と低く、ｏｎ−ｏｆｆ比も小さかった。その上、漏れ電流が発生しやすいため、工業的には実用化が困難であった。また、酸化亜鉛を用いた結晶質を含む酸化物半導体については、多数の検討がなされているが、工業的に一般に行われているスパッタリング法で成膜した場合には、次のような問題があった。
【００１０】
即ち、移動度が低い、ｏｎ−ｏｆｆ比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等、ＴＦＴの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しい等製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり成膜速度が遅かったり、７００℃以上の高温処理が必要である等工業化に問題もあった。また、ボトムゲート構成での電解移動度等のＴＦＴ性能が低く、性能を上げるにはトップゲート構成で膜厚を５０ｎｍ以上にする必要がある等ＴＦＴ素子構成上の制限もあった。
【００１１】
このような問題を解決するために酸化インジウム、酸化亜鉛からなる非晶質の酸化物半導体膜を作製し、薄膜トランジスタを駆動させる方法が検討されている（特許文献２）。しかしながら、このトランジスタでは、性能が不十分であった。また、この酸化物半導体膜を用いた薄膜トランジスタでは、Ｓ値を小さく押さえたり、ストレスによる閾値シフトを小さくために、相応の熱履歴（例えば、３００℃以上の高温で１時間以上熱処理する等）をかけることが必要であった（非特許文献１）。そのため、移動度が低く、Ｓ値が大きいという問題の他に、液晶ディスプレイや有機ＥＬディスプレイ等のＴＦＴとして用いる場合には、耐熱性の高い基板を用いる必要があった。従って、安価なガラス基板によるコストダウンや、基板の樹脂化によるフレキシブルディスプレイの工業化が困難であった。
【００１２】
また、酸化インジウム、酸化亜鉛、酸化ガリウムからなる非晶質の酸化物半導体膜を作製し、薄膜トランジスタを駆動させる方法が検討されている（特許文献３、４）。しかしながら、ターゲットの抵抗を下げることやターゲットの密度を上げることが難しく、ターゲットが破損しやすかったり、ＤＣスパッタリング法を用いることが難しかった。また、具体的な検討はガリウムを多量に含まれたものでなされており、アルミニウムを含むものについて検討はされていなかった。従来のガリウムを多量に含んだ半導体層では、Ｓ値が大きく、耐熱性が低く、ストレスによる閾値シフトが大きいという問題があった。
【００１３】
一方、インジウム及び亜鉛と、アルミニウム等の元素を含む複合酸化物が、透明導電膜として検討されている（特許文献５、非特許文献２参照）。しかしながら、キャリア密度が高くトランジスタとして利用可能なものではなかった。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００３−８６８０８号公報
【特許文献２】ＵＳ２００５／０１９９９５９
【特許文献３】特開２００７−７３７０１号公報
【特許文献４】特開２００７−７３３１２号公報
【特許文献５】特開２０００−４４２３６号公報
【非特許文献１】Ｋｉｍ，  Ｃｈａｎｇ  Ｊｕｎｇ  ｅｔ  ａｌ．  Ｈｉｇｈｌｙ  Ｓｔａｂｌｅ  Ｇａ２Ｏ３−Ｉｎ２Ｏ３−ＺｎＯ  ＴＦＴ  ｆｏｒ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙ  Ａｐｐｌｉｃａｔｉｏｎ，  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ，  ２００６．  ＩＥＤＭ  ’０６．  Ｉｎｔｅｒｎａｔｉｏｎａｌ（ＩＳＢＮ：１−４２４４−０４３９−８）
【非特許文献２】Ｋ．Ｔｏｍｏｎａｇａ  ｅｔａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ２３（３），２００５，４０１
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、上記の事情に鑑みなされたものであり、移動度が高く、Ｓ値の低い電界効果型トランジスタの提供を目的とする。
また、低温又は短時間の熱履歴でも高い特性の得られる電界効果型トランジスタの製造方法の提供を目的とする。
【課題を解決するための手段】
【００１６】
本発明によれば、以下の電界効果型トランジスタ等が提供される。
Ｉｎ元素及びＺｎ元素と、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｎｂ、Ａｌ、Ｂ、Ｓｃ、Ｙ及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【００１７】
本発明は元素Ｘの種類により、以下の２つの態様に分けられる。
・本発明の第一の態様
１．Ｉｎ（インジウム）元素及びＺｎ（亜鉛）元素と、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂからなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
２．前記元素ＸがＺｒである１に記載の電界効果型トランジスタ。
３．前記半導体層が非晶質膜であり、その電子キャリア濃度が１０１３〜１０１８／ｃｍ３であり、バンドギャップが２．０〜６．０ｅＶである１又は２に記載の電界効果型トランジスタ。
４．前記半導体層が非縮退半導体である１〜３のいずれかに記載の電界効果型トランジスタ。
５．Ｉｎ（インジウム）元素及びＺｎ（亜鉛）元素と、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂからなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層用ターゲット。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
６．上記５に記載のターゲットを用いて、ＤＣ又はＡＣスパッタリングにより半導体層を成膜する工程と、前記半導体層を７０〜３５０℃で熱処理する工程を含む、電界効果型トランジスタの製造方法。
【００１８】
・本発明の第二の態様
１．Ｉｎ（インジウム）元素及びＺｎ（亜鉛）元素と、Ａｌ（アルミニウム）、Ｂ（ホウ素）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
２．複合酸化物からなる半導体層が元素Ｘを下記（２）’の原子比で含むことを特徴とする１の電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｘ）＝０．５９〜０．９９    （２）’
３．前記元素Ｘが、Ａｌ又はＢである１又は２に記載の電界効果型トランジスタ。
４．前記元素Ｘが、Ｓｃ又はＹである１又は２に記載の電界効果型トランジスタ。
５．前記元素Ｘが、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）である１又は２に記載の電界効果型トランジスタ。
６．前記半導体層が非晶質膜であり、その電子キャリア濃度が１０１３〜１０１８／ｃｍ３であり、バンドギャップが２．０〜６．０ｅＶである１〜５のいずれかに記載の電界効果型トランジスタ。
７．前記半導体層が、非縮退半導体である１〜６のいずれかに記載の電界効果型トランジスタ。
８．Ｉｎ（インジウム）元素及びＺｎ（亜鉛）元素と、Ａｌ（アルミニウム）、Ｂ（ホウ素）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）からなる群から選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層用ターゲット。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
９．さらに、Ｓｎ（錫）、Ｇｅ（ゲルマニウム）、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）及びＨｆ（ハフニウム）からなる群より選択される１以上の元素を１００〜１００００原子ｐｐｍ含む８に記載の半導体層用ターゲット。
１０．上記８又は９に記載のターゲットを用いて、ＤＣ又はＡＣスパッタリングにより半導体層を成膜する工程と、前記半導体層を７０〜３５０℃で熱処理する工程を含む、電界効果型トランジスタの製造方法。
【発明の効果】
【００１９】
本発明によれば、移動度が高く、Ｓ値の低い電界効果型トランジスタが得られる。また、低温又は短時間の熱履歴で電界効果型トランジスタを製造することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態の電界効果型トランジスタの概略断面図である。
【図２】電界効果型トランジスタ１の概略上面図である。
【図３】本発明の他の実施形態の電界効果型トランジスタの概略断面図である。
【図４】本発明の他の実施形態の電界効果型トランジスタの概略断面図である。
【図５】本発明の他の実施形態の電界効果型トランジスタの概略断面図である。
【図６】半導体層の熱処理温度と移動度の関係を示すグラフである。
【図７】半導体層の熱処理温度と移動度の関係を示すグラフである。
【発明を実施するための形態】
【００２１】
[本発明の第一の態様]
本発明の電界効果型トランジスタは、Ｉｎ（インジウム）元素及びＺｎ（亜鉛）元素と、下記の群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する。
群：Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂ
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【００２２】
半導体層を上記の複合酸化物から形成することによって、移動度が高く、Ｓ値の低い電界効果型トランジスタが得られる。また、低温又は短時間の熱履歴（熱処理）でも、高い特性の得られる電界効果型トランジスタとなる。
【００２３】
上記（１）においてＩｎの比率が０．２より小さいと、移動度が低くなったり、Ｓ値が大きくなったり、耐湿性が低下したり、酸・アルカリ等への耐薬品性が低下するおそれがある。一方、０．８より大きいと、オフ電流やゲートリーク電流が大きくなったり、Ｓ値が大きくなったり、耐プラズマ性が低下したり、閾値が負になりノーマリーオンとなるおそれがある。
Ｉｎ／（Ｉｎ＋Ｚｎ）は、好ましくは０．３〜０．７５であり、より好ましくは０．３５〜０．７である。
【００２４】
上記（２）においてＩｎの比率が０．２９より小さいと、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、０．９９より大きいと、オフ電流やゲートリーク電流が大きくなったり、閾値が負になりノーマリーオンとなったり、光電流が大きくなったり、耐プラズマ性が低下したり、閾値電圧のシフトが大きくなるおそれがある。
Ｉｎ／（Ｉｎ＋Ｘ）は、好ましくは０．４５〜０．９８であり、より好ましくは０．６５〜０．９８であり、特に好ましくは０．７〜０．９７である。
【００２５】
上記（３）においてＺｎの比率が０．２９より小さいと、移動度が低くなったり、Ｓ値が大きくなったり、安定化させるのに高温あるいは長時間の熱処理が必要となったり、ウェットエッチングレートが遅くなるおそれがある。一方、０．９９より大きいと移動度が低くなったり、Ｓ値が大きくなったり、熱安定性や耐熱性が低下したり、耐湿性が低下したり、酸・アルカリ等への耐薬品性が低下したり、閾値電圧のシフトが大きくなるおそれがある。
Ｚｎ／（Ｘ＋Ｚｎ）は、好ましくは０．４５〜０．９８であり、より好ましくは０．６〜０．９８であり、さらに好ましくは０．７〜０．９７である。
【００２６】
本発明においては、半導体層が、さらに、下記（４）の比率（原子比）を満たすことが好ましい。
Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．０１〜０．２      （４）
Ｘの比率が０．２より大きいと、Ｓ値が大きくなったり、移動度が低下したり、閾値電圧が大きくなったりするおそれがある。一方、０．０１より小さいと、熱安定性や耐熱性が低下したり、耐湿性が低下したり、酸・アルカリ等への耐薬品性が低下したり、閾値電圧のシフトが大きくなるおそれがある。
Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）は、０．０２〜０．１５がより好ましく、特に、０．０３〜０．１が好ましい。
【００２７】
さらに、用途によって半導体層が、下記（５）あるいは（６）の比率（原子比）を満たすことが特に好ましい。
Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．３〜０．５        （５）
Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５〜０．７（０．５を含まない）  （６）
上記（５）の比率は、オフ電流を低減しやすくオンオフ比を高くすることができる。また、成膜条件や後処理条件のマージンも広い。上記（６）の比率だと移動度を高く、閾値電圧を小さくすることができる。
【００２８】
本発明では、熱安定性、耐熱性、耐薬品性が向上し、Ｓ値やオフ電流を低減できることから、元素ＸはＺｒ又はＨｆであることが好ましく、Ｚｒであることが特に好ましい。
また、光電流を低減したい場合は、元素ＸはＺｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉが好ましい。また、プラズマ耐性を高くして後工程で特性が変化しにくくしたい場合は、元素ＸはＣｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、Ｍｎ、Ｗ、Ｍｏ、Ｖ及びＮｂが好ましい。
【００２９】
[本発明の第二の態様]
本発明の電界効果型トランジスタは、Ｉｎ（インジウム）元素及びＺｎ（亜鉛）元素と、下記のＡ群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有する。
Ａ群：Ａｌ（アルミニウム）、Ｂ（ホウ素）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【００３０】
半導体層を上記の複合酸化物から形成することによって、移動度が高く、Ｓ値の低い電界効果型トランジスタが得られる。また、低温又は短時間の熱履歴（熱処理）でも、高い特性の得られる電界効果型トランジスタとなる。
【００３１】
上記（１）においてＩｎの比率が０．２より小さいと、移動度が低くなったり、Ｓ値が大きくなったり、耐湿性が低下したり、酸・アルカリ等への耐薬品性が低下するおそれがある。一方、０．８より大きいと、オフ電流やゲートリーク電流が大きくなったり、Ｓ値が大きくなったり、耐プラズマ性が低下したり、閾値が負になりノーマリーオンとなるおそれがある。
Ｉｎ／（Ｉｎ＋Ｚｎ）は、好ましくは０．３〜０．７５であり、より好ましくは０．３５〜０．７である。
【００３２】
上記（２）においてＩｎの比率が０．２９より小さいと、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、０．９９より大きいと、オフ電流やゲートリーク電流が大きくなったり、閾値が負になりノーマリーオンとなったり、光電流が大きくなったり、耐プラズマ性が低下したり、閾値電圧のシフトが大きくなるおそれがある。
Ｉｎ／（Ｉｎ＋Ｘ）は、通常は０．２９〜０．９９、好ましくは０．５９〜０．９８、より好ましくは０．６〜０．９７であり、さらに好ましくは０．６５〜０．９６であり、特に好ましくは０．７〜０．９５である。
【００３３】
上記（３）においてＺｎの比率が０．２９より小さいと、移動度が低くなったり、Ｓ値が大きくなったり、安定化させるのに高温あるいは長時間の熱処理が必要となったり、ウェットエッチングレートが遅くなるおそれがある。一方、０．９９より大きいと移動度が低くなったり、Ｓ値が大きくなったり、熱安定性や耐熱性が低下したり、耐湿性が低下したり、酸・アルカリ等への耐薬品性が低下したり、閾値電圧のシフトが大きくなるおそれがある
Ｚｎ／（Ｘ＋Ｚｎ）は、好ましくは０．４５〜０．９８であり、より好ましくは０．６〜０．９８であり、さらに好ましくは０．７〜０．９７であり、特に好ましくは０．７５〜０．９０である。
【００３４】
本発明においては、半導体層が、さらに、下記（４）の比率（原子比）を満たすことが好ましい。
Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．０２〜０．３      （４）
Ｘの比率が０．３より大きいと、Ｓ値が大きくなったり、移動度が低下したり、閾値電圧が大きくなったりするおそれがある。一方、０．０２より小さいと熱安定性や耐熱性が低下したり、耐湿性が低下したり、酸・アルカリ等への耐薬品性が低下したり、オフ電流が大きくなったり、閾値電圧のシフトが大きくなるおそれがある。
Ｘ／（Ｉｎ＋Ｚｎ＋Ｘ）は、０．０４〜０．２５がより好ましく、０．０５５〜０．２がさらに好ましく、０．０６〜０．１５が特に好ましい。
【００３５】
さらに、半導体層が、下記（５）又は（６）の比率（原子比）を満たすことが、用途により使い分けることができ特に好ましい。
Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．３〜０．５  （５）
Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｘ）＝０．５〜０．７（０．５は含まない）  （６）
上記（５）の比率では、オフ電流を低減しやすく、オンオフ比を高くすることができる。また、成膜条件や後処理条件のマージンも広い。上記（６）の比率だと移動度を高く、閾値電圧を小さくすることができる。
【００３６】
本発明において元素Ｘは、Ａｌ又はＢであることが好ましい。また、Ｓｃ又はＹである場合も好ましい。さらに、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）である場合も好ましい。
【００３７】
本発明の電界効果型トランジスタは、上述した第一の態様又は第二の態様で示した半導体層を有していれば、他の構成については特に限定はない。トップゲート型やボトムゲート型等、公知の構造を利用することができる。以下、電界効果型トランジスタの構成例について図面を参照して説明する。
【００３８】
図１は、本発明の一実施形態の電界効果型トランジスタの概略断面図である。
電界効果型トランジスタ１はボトムゲート型であり、熱酸化膜１１を有するシリコン基板１０上に、ゲート電極１２がストライプ状に形成されている。このゲート電極１２を覆うようにゲート絶縁膜１３を有し、このゲート絶縁膜１３上であって、かつ、ゲート電極１２上に半導体層１４（活性層）が形成されている。
半導体層１４の一端１４ａに、ゲート電極１２と直交する方向にソース電極１５が接続されている。また、半導体層１４の一端１４ａに対向する他端１４ｂにドレイン電極１６が接続されている。
【００３９】
図２は、ゲート電極１２、半導体層１４、ソース電極１５及びドレイン電極１６の位置関係を示す概略上面図である。位置関係の可視化のため一部の部材を省略してある。
【００４０】
ボトムゲート型の電界効果型トランジスタの場合、半導体層は保護層で保護していることが好ましい。ボトムゲート型のトランジスタでは保護層が無いと半導体層の主要部分が露出するため保護層の効果が大きい。
図３及び図４は、本発明の他の実施形態の電界効果型トランジスタの概略断面図である。
電界効果型トランジスタ２及び３は、保護層１７を形成している他は、上述した電界効果型トランジスタ１と同じ構成をしている。
【００４１】
図５は、トップゲート型の電界効果型トランジスタの例を示す概略断面図である。
電界効果型トランジスタ４では、基板３０上にソース電極３５及びドレイン電極３６が形成され、その間隙及びこれら電極の一部を覆うように半導体層３４が設けられている。そして、半導体層３４にゲート絶縁膜３３を介してゲート電極３２が形成されている。
トランジスタ３では、基板３０が保護層３７の役割をしている。
【００４２】
以下、本発明の電界効果型トランジスタを構成部材について説明する。
１．基板
特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。
基板や基材の厚さは０．１〜１０ｍｍが一般的であり、０．３〜５ｍｍが好ましい。ガラス基板の場合は、化学的に、或いは熱的に強化させたものが好ましい。
透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子機材が好ましい。
【００４３】
２．半導体層
半導体層は、上述した第一の態様又は第二の態様で示したＩｎ（インジウム）、Ｚｎ（亜鉛）及び元素Ｘを上記（１）〜（３）の比率、好ましくは（１）〜（４）の比率を満たすように含有する複合酸化物からなる。
このような半導体層は、例えば、本発明の複合酸化物ターゲット（半導体層用ターゲット）を使用して薄膜を形成することで作製できる。
【００４４】
本発明の半導体層用ターゲットは、上述した第一の態様又は第二の態様で示した比率（１）〜（３）又は（１）〜（４）を満たす複合酸化物の焼結体からなる。このターゲットは、例えば、酸化インジウム、酸化亜鉛及び元素Ｘの酸化物を、上記の元素比率を満たすように含む混合粉体を原料とする。原料粉体をボールミル等で微粉体化した後、ターゲット状に成形し焼成することによって作製できる。
尚、使用する原料粉体の一部は、ターゲットの端材や使用済みターゲット等の高純度酸化インジウム含有スクラップから回収して作製したものであってもよい。特に、ＩＴＯターゲットから回収した酸化インジウムは不純物としてＳｎ（錫）を適度に含んでおり好ましい。酸化インジウムの回収は特開２００２−０６９５４４号に記載の方法等、公知の方法を用いることができる。
尚、上述した第一の態様で示した元素ＸがＺｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｖ及びＮｂであると、特に外観のよく抗折力の高いターゲットを製造しやすい。
【００４５】
各原料粉の純度は、通常９９．９％（３Ｎ）以上、好ましくは９９．９９％（４Ｎ）以上、さらに好ましくは９９．９９５％以上、特に好ましくは９９．９９９％（５Ｎ）以上である。各原料粉の純度が９９．９％（３Ｎ）未満だと、不純物により半導体特性が低下したり、色むらや斑点などの外観上の不良が発生したり、信頼性が低下する等のおそれがある。
原料粉について、酸化インジウム粉の比表面積を８〜１０ｍ２／ｇ、酸化亜鉛粉の比表面積を２〜４ｍ２／ｇ、元素Ｘの酸化物の比表面積を５〜１０ｍ２／ｇ（より好ましくは８〜１０ｍ２／ｇ）とすることが好ましい。又は、酸化インジウム粉のメジアン径を０．２〜２μｍ、酸化亜鉛粉のメジアン径を０．８〜１．６μｍとすることが好ましい。
尚、酸化インジウム粉の比表面積と元素Ｘの酸化物粉の比表面積が、ほぼ同じである粉末を使用することが好ましい。これにより、より効率的に粉砕混合できる。具体的には、比表面積の差を５ｍ２／ｇ以下にすることが好ましい。比表面積が違いすぎると、効率的な粉砕混合が出来ず、焼結体中に元素Ｘの酸化物の粒子が残る場合がある。
【００４６】
混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が原料混合粉体の比表面積より１．５〜２．５ｍ２／ｇ増加する程度か、又は粉砕後の平均メジアン径が０．６〜１μｍとなる程度に粉砕することが好ましい。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。
尚、原料混合粉体の比表面積の増加分が１．０ｍ２／ｇ未満又は粉砕後の原料混合粉の平均メジアン径が１μｍを超えると、焼結密度が十分に大きくならない場合がある。一方、原料混合粉体の比表面積の増加分が３．０ｍ２／ｇを超える場合又は粉砕後の平均メジアン径が０．６μｍ未満にすると、粉砕時の粉砕器機等からのコンタミ（不純物混入量）が増加する場合がある。
ここで、各粉体の比表面積はＢＥＴ法で測定した値である。各粉体の粒度分布のメジアン径は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧が採用できる。
【００４７】
次いで、得られた成形物を焼結して焼結体を得る。焼結は、１３５０〜１６００℃で２〜２０時間焼結することが好ましい。１３５０℃未満では、密度が向上せず、また、１６００℃を超えると亜鉛が蒸散し、焼結体の組成が変化したり、蒸散により焼結体中にボイド（空隙）が発生したりする場合がある。
また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがよい。これにより亜鉛の蒸散を抑えることができ、ボイド（空隙）のない焼結体が得られる。
このようにして製造した焼結体は、密度が高いため、使用時におけるノジュールやパーティクルの発生が少ないことから、膜特性に優れた酸化物半導体膜を作製することができる。
【００４８】
酸化物焼結体は、研磨等の加工を施すことによりターゲットとなる。具体的には、焼結体を、例えば、平面研削盤で研削して表面粗さＲａを５μｍ以下とする。さらに、ターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、すでに知られている研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
【００４９】
得られたターゲットをバッキングプレートへボンディングすることにより、各種成膜装置に装着して使用できる。成膜法としては、例えば、スパッタリング法、ＰＬＤ（パルスレーザーディポジション）法、真空蒸着法、イオンプレーティング法等が挙げられる。
【００５０】
尚、ターゲットの清浄処理には、エアーブローや流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
エアーブローや流水洗浄の他に、超音波洗浄等を行なうこともできる。超音波洗浄では、周波数２５〜３００ＫＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５〜３００ＫＨｚの間で、２５ＫＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのがよい。
【００５１】
酸化物焼結体中における各化合物の粒径は、それぞれ２０μｍ以下が好ましく、１０μｍ以下がさらに好ましく、５μｍ以下が特に好ましい。尚、粒径は電子プローブマイクロアナライザ（ＥＰＭＡ）で測定した平均粒径である。結晶粒径は、例えば、原料である酸化インジウム、Ｘ元素の酸化物、酸化亜鉛の各粉体の配合比や原料粉体の粒径、純度、昇温時間、焼結温度、焼結時間、焼結雰囲気、降温時間を調製することにより得られる。化合物の粒径が２０μｍより大きいとスパッタ時にノジュールが発生するおそれがある。
【００５２】
ターゲットの密度は、理論密度の９５％以上が好ましく、９８％以上がより好ましく、９９％以上が特に好ましい。ターゲットの密度が９５％より小さいと強度が不十分となり成膜時にターゲットが破損するおそれがある。また、トランジスタを作製した際に性能が不均一になるおそれがある。
ここで、ターゲットの理論相対密度は、各酸化物の比重（例えば、ＺｎＯは５．６６ｇ／ｃｍ３、Ｉｎ２Ｏ３は７．１２ｇ／ｃｍ３、ＺｒＯ２は５．９８ｇ／ｃｍ３）とその量比から密度を計算し、アルキメデス法で測定した密度との比率を計算して理論相対密度とする。
【００５３】
ターゲットのバルク抵抗は、２０ｍΩ以下が好ましく、１０ｍΩ以下がより好ましく、５ｍΩ以下がさらに好ましく、２ｍΩｃｍ以下が特に好ましい。。２０ｍΩより大きいとＤＣスパッタでの成膜時にターゲットが破損するおそれがある。また、異常放電によりスパークが発生し、ターゲットが割れたり、スパークにより飛び出した粒子が成膜基板に付着し、酸化物半導体膜としての性能を低下させたりする場合がある。また、放電時にターゲットが割れるおそれもある。
尚、バルク抵抗は抵抗率計を使用し、四探針法により測定した値である。
【００５４】
本発明のターゲットの抗折力は、８ｋｇ／ｍｍ２以上であることが好ましく、１０ｋｇ／ｍｍ２以上であることがより好ましく、１２ｋｇ／ｍｍ２以上であることが特に好ましい。ターゲットの運搬、取り付け時に荷重がかかり、ターゲットが破損するおそれがあるという理由で、ターゲットには、一定以上の抗折力が要求され、８ｋｇ／ｍｍ２未満では、ターゲットとしての使用に耐えられないおそれがある。ターゲットの抗折力は、ＪＩＳ  Ｒ  １６０１に準じて測定することができる。
【００５５】
尚、本発明の第二の態様に関するターゲットでは、さらに、Ｓｎ（錫）、Ｇｅ（ゲルマニウム）、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）及びＨｆ（ハフニウム）からなる群より選択される１以上の元素を、１００〜１００００ｐｐｍ含むことが好ましい。これらの元素を含むと、ターゲットの密度の向上、強度の向上、抵抗の低下、色むらの減少、均一性の向上、異常放電やイエローフレークの減少等の効果があり、半導体用ターゲットとして品質が向上することが期待できる。
上記元素は、これらの元素を含む焼結体（ターゲット）から回収した原料を用いて、不純物として含まれていてもよい。また、原料に金属粉体や酸化物として添加してもよい。
【００５６】
本発明において、半導体層は非晶質膜であることが好ましい。
非晶質膜であることにより、絶縁膜や保護層との密着性が改善されたり、大面積でも均一なトランジスタ特性が容易に得られることとなる。
ここで、半導体層が非晶質膜であるかは、Ｘ線結晶構造解析により確認できる。明確なピークが観測されない場合が非晶質である。
【００５７】
また、半導体層の電子キャリア濃度が１０１３〜１０１８／ｃｍ３であることが好ましく、特に１０１４〜１０１７／ｃｍ３であることが好ましい。
電子キャリア濃度が上記の範囲であれば、非縮退半導体となりやすく、トランジスタとして用いた際に移動度とオンオフ比のバランスが良好となり好ましい。
また、バンドギャップが２．０〜６．０ｅＶであることが好ましく、特に、２．８〜５．０ｅＶがより好ましい。バンドギャップは、２．０ｅＶより小さいと可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。一方、６．０ｅＶより大きいとキャリアが供給されにくくなり電界効果型トランジスタが機能しなくなるおそれがある。
【００５８】
半導体層は、熱活性型を示す非縮退半導体であることが好ましい。縮退半導体であるとキャリアが多すぎてオフ電流・ゲートリーク電流が増加したり、閾値が負になりノーマリーオンとなるおそれがある。
半導体層が非縮退半導体であるかは、ホール効果を用いた移動度とキャリア密度の温度変化の測定を行うことにより判断できる。
また、半導体層を非縮退半導体とするには、成膜時の酸素分圧を調整したり、後処理をすることで酸素欠陥量を制御しキャリア密度を最適化することで達成できる。
【００５９】
半導体層の表面粗さ（ＲＭＳ）は、１ｎｍ以下が好ましく、０．６ｎｍ以下がさらに好ましく、０．３ｎｍ以下が特に好ましい。１ｎｍより大きいと、移動度が低下するおそれがある。
【００６０】
半導体層は、酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持している非晶質膜であることが好ましい。酸化インジウムを含む非晶質膜が酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持しているかどうかは、高輝度のシンクロトロン放射等を用いた微小角入射Ｘ線散乱（ＧＩＸＳ）によって求めた動径分布関数（ＲＤＦ）により、Ｉｎ−Ｘ（Ｘは，Ｉｎ，Ｚｎ）を表すピークが０．３０から０．３６ｎｍの間にあることで確認できる。詳細については、下記の文献を参照すればよい。
Ｆ．Ｕｔｓｕｎｏ，  ｅｔ  ａｌ．，Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，Ｖｏｌｕｍｅ  ４９６，  ２００６，  Ｐａｇｅｓ  ９５−９８
【００６１】
さらに、原子間距離が０．３０から０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６から０．４２の間のＲＤＦの最大値をＢとした場合に、Ａ／Ｂ＞０．７の関係を満たすことが好ましく、Ａ／Ｂ＞０．８５がより好ましく、Ａ／Ｂ＞１がさらに好ましく、Ａ／Ｂ＞１．２が特に好ましい。
Ａ／Ｂが０．７以下だと、半導体層をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やＳ値が大きくなりすぎるおそれがある。Ａ／Ｂが小さいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
【００６２】
また、Ｉｎ−Ｉｎの平均結合距離が０．３〜０．３２２ｎｍであることが好ましく、０．３１〜０．３２ｎｍであることが特に好ましい。Ｉｎ−Ｉｎの平均結合距離はＸ線吸収分光法により求めることができる。Ｘ線吸収分光法による測定では、立ち上がりから数百ｅＶも高いエネルギーのところまで広がったＸ線吸収広域微細構造（ＥＸＡＦＳ）を示す。ＥＸＡＦＳは励起された原子の周囲の原子による電子の後方散乱によって引き起こされる。飛び出していく電子波と後方散乱された波との干渉効果が起こる。干渉は電子状態の波長と周囲の原子へ行き来する光路長に依存する。ＥＸＡＦＳをフーリエ変換することで動径分布関数（ＲＤＦ）が得られる。ＲＤＦのピークから平均結合距離を見積もることができる。
【００６３】
半導体層の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。０．５ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できない。また、３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。
【００６４】
本発明では、半導体層が非晶質膜であり、非局在準位のエネルギー幅（Ｅ０）が１４ｍｅＶ以下であることが好ましい。半導体層の非局在準位のエネルギー幅（Ｅ０）は１０ｍｅＶ以下がより好ましく、８ｍｅＶ以下がさらに好ましく６ｍｅＶ以下が特に好ましい。
非局在準位のエネルギー幅（Ｅ０）が１４ｍｅＶより大きいと、半導体層をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やＳ値が大きくなりすぎるおそれがある。半導体層の非局在準位のエネルギー幅（Ｅ０）が大きいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
【００６５】
３．半導体層の保護層
電界効果型トランジスタは、半導体の保護層があることが好ましい。半導体の保護層が無いと、真空中や低圧下で半導体の表面層の酸素が脱離し、オフ電流が高くなったり、閾値電圧が負になるおそれがある。また、大気下でも湿度等周囲の影響を受け、閾値電圧等のトランジスタ特性のばらつきが大きくなるおそれがある。
【００６６】
半導体の保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＳｉＯ２，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいても良い。
【００６７】
このような保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜でないと界面の平滑性が悪く移動度が低下したり、閾値電圧やＳ値が大きくなりすぎるおそれがある。
【００６８】
半導体層の保護層は、非晶質酸化物あるいは非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
また、半導体層の保護層は、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、半導体層の保護層は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。
【００６９】
４．ゲート絶縁膜
ゲート絶縁膜を形成する材料にも特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいても良い。
【００７０】
このようなゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、ゲート絶縁膜は、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。
【００７１】
５．電極
ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを２層以上積層して接触抵抗を低減したり、界面強度を向上させることが好ましい。また、ソ−ス電極、ドレイン電極の接触抵抗を低減させるため半導体の電極との界面をプラズマ処理、オゾン処理等で抵抗を調整してもよい。
【００７２】
続いて、本発明の電界効果型トランジスタの製造方法について説明する。
本発明の製造方法では、上述した本発明のターゲットを用い、ＤＣあるいはＡＣスパッタリングにより半導体層を成膜する工程と、半導体層を形成した後に７０〜３５０℃で熱処理する工程を含むことを特徴とする。
尚、上述した電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。
【００７３】
スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法、複数の焼結ターゲットを用いコスパッタを用いる方法、合金ターゲットを用い反応性スパッタを用いる方法等が利用できる。但し、複数の焼結ターゲットを用いコスパッタを用いる方法や、合金ターゲットを用い反応性スパッタを用いる方法では、均一性や再現性が悪くなる場合や、非局在準位のエネルギー幅（Ｅ０）が大きくなる場合があり、移動度が低下したり、閾値電圧が大きくなる等、トランジスタ特性が低下するおそれがある。好ましくは、複合酸化物の焼結ターゲットを用いる。
形成した膜を各種エッチング法によりパターニングできる。
【００７４】
本発明では半導体層を、本発明のターゲットを用い、ＤＣ又はＡＣスパッタリングにより成膜する。ＤＣ又はＡＣスパッタリングを用いることにより、ＲＦスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、電界効果型トランジスタにおいて、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、Ｓ値の減少等の効果が期待できる。
【００７５】
また、本発明では半導体層と半導体の保護層を形成した後に、７０〜３５０℃で熱処理する。７０℃より低いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、３５０℃より高いと耐熱性のない基板が使用できないおそれや、熱処理用の設備費用がかかるおそれや、保護層、絶縁膜又は半導体層の界面が劣化するおそれや、水分圧を下げて成膜した際に結晶化し、非晶質膜が得られないおそれがある。
熱処理温度は８０〜２６０℃が好ましく、９０〜１８０℃がより好ましく、１００〜１５０℃がさらに好ましい。特に、熱処理温度が１８０℃以下であれば、基板としてＰＥＮ等の耐熱性の低い樹脂基板を利用できるため好ましい。
【００７６】
熱処理時間は、通常１秒〜２４時間が好ましいが、処理温度により調整することが好ましい。例えば、７０〜１８０℃では、１０分から２４時間がより好ましく、２０分から６時間がさらに好ましく、３０分〜３時間が特に好ましい。１８０〜２６０℃では、６分から４時間がより好ましく、１５分から２時間がさらに好ましい。２６０〜３００℃では、３０秒から４時間がより好ましく、１分から２時間が特に好ましい。３００〜３５０℃では、１秒から１時間がより好ましく、２秒から３０分が特に好ましい。
【００７７】
熱処理は、不活性ガス中で酸素分圧が１０−３Ｐａ以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行うことが好ましい。上記条件下だと再現性が向上する。
不活性ガスとしては、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅが好ましい。
【００７８】
本発明の電界効果トランジスタでは、移動度は１ｃｍ２／Ｖｓ以上が好ましく、３ｃｍ２／Ｖｓ以上がより好ましく、８ｃｍ２／Ｖｓ以上が特に好ましい。１ｃｍ２／Ｖｓより小さいとスイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。
オンオフ比は、１０６以上が好ましく、１０７以上がより好ましく、１０８以上が特に好ましい。
【００７９】
オフ電流は、２ｐＡ以下が好ましく、１ｐＡ以下がより好ましく、０．５ｐＡ以下がさらに好ましく、０．２ｐＡ以下が特に好ましい。オフ電流が２ｐＡより大きいとディスプレイのＴＦＴとして用いた場合にコントラストが悪くなったり、画面の均一性が悪くなるおそれがある。
ゲートリーク電流は１ｐＡ以下が好ましい。１ｐＡより大きいとディスプレイのＴＦＴとして用いた場合にコントラストが悪くなるおそれがある。
【００８０】
閾値電圧は、通常０〜１０Ｖであるが、０〜４Ｖが好ましく、０〜３Ｖがより好ましく、０〜２Ｖが特に好ましい。０Ｖより小さいとノーマリーオンとなり、オフ時に電圧をかける必要になり消費電力が大きくなるおそれがある。１０Ｖより大きいと駆動電圧が大きくなり消費電力が大きくなったり、高い移動度が必要となるおそれがある。
【００８１】
また、Ｓ値は０．８Ｖ／ｄｅｃ以下が好ましく、０．３Ｖ／ｄｅｃ以下がより好ましく、０．２５Ｖ／ｄｅｃ以下がさらに好ましく、０．２Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃより大きいと駆動電圧が大きくなり消費電力が大きくなるおそれがある。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。
【００８２】
尚、Ｓ値（Ｓｗｉｎｇ  Ｆａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。
Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
【００８３】
また、１０μＡの直流電圧５０℃で１００時間加えた前後の閾値電圧のシフト量は、１．０Ｖ以下が好ましく、０．５Ｖ以下がより好ましい。１Ｖより大きいと有機ＥＬディスプレイのトランジスタとして利用した場合、画質が変化してしまうおそれがある。
【００８４】
また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。
【００８５】
また、チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌ（図２参照。）は、通常０．１〜１００、好ましくは０．５〜２０、特に好ましくは１〜８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがある。０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。
【００８６】
また、チャンネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。０．１μｍ以下は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、１０００μｍ以上では素子が大きくなりすぎて好ましくない。
【００８７】
本発明の電界効果型トランジスタは、半導体層を遮光する構造を持つことが好ましい。半導体層を遮光する構造（例えば、遮光層）を持っていないと、光が半導体層に入射した場合にキャリア電子が励起されオフ電流が高くなるおそれがある。遮光層は、３００〜８００ｎｍに吸収を持つ薄膜が好ましい。遮光層は半導体層の上部、下部どちらかでも構わないが、上部及び下部の両方にあることが好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。遮光層が片側だけにある場合、遮光層が無い側から光が半導体層に照射しないよう構造上工夫する必要がある。
【００８８】
尚、本発明の電界効果型トランジスタでは、半導体層とソース電極あるいはドレイン電極との間にコンタクト層を設けることが好ましい。コンタクト層の形成材料は、上述した半導体層と同様な組成の複合酸化物が使用できる。即ち、コンタクト層はＩｎやＺｎ等、半導体層に含まれる元素を主成分とする酸化物であることが好ましい。これらの元素を含まないと、コンタクト層と半導体層の間で元素の移動が発生し、ストレス試験等を行った際に閾値電圧のシフトが大きくなるおそれがある。
コンタクト層の作製方法に特に制約はないが、成膜条件を変えて半導体層と同じ組成比のコンタクト層を成膜したり、半導体層と組成比の異なる層を成膜したり、半導体の電極とのコンタクト部分をプラズマ処理やオゾン処理により抵抗を高めることで構成したり、半導体層を成膜する際に酸素分圧等の成膜条件により抵抗を高くなる層を構成してもよい。
【００８９】
また、本発明の電界効果型トランジスタでは、半導体層とゲート絶縁膜との間、及び／又は半導体層と保護層との間に、半導体層よりも抵抗の高い酸化物抵抗層を有することが好ましい。酸化物抵抗層が無いとオフ電流が発生したり、閾値電圧が負となりノーマリーオンとなるおそれがある。また、保護膜成膜やエッチング等の後処理工程時に半導体層が変質し特性が劣化するおそれがある。
【００９０】
酸化物抵抗層としては、以下のものが例示できる。
・半導体膜の成膜時よりも高い酸素分圧で成膜した半導体層と同一組成の非晶質酸化物膜
・半導体層と同一組成であるが組成比を変えた非晶質酸化物膜
・Ｉｎ及びＺｎを含み半導体層と異なる元素Ｘを含む非晶質酸化物膜
・酸化インジウムを主成分とする多結晶酸化物膜
・酸化インジウムを主成分とし、Ｚｎ、Ｃｕ、Ｃｏ、Ｎｉ、Ｍｎ、Ｍｇなどの正二価元素を１種以上ドープした多結晶酸化物膜
・半導体層に含まれる組成にさらにＣｕ、Ｃｏ、Ｎｉ、Ｍｎ、Ｆｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｇ、Ａｕから選ばれる１種以上の元素を加えた非晶質酸化物膜
【００９１】
半導体層と同一組成であるが組成比を変えた非晶質酸化物膜や、Ｉｎ及びＺｎを含み半導体層と異なる元素Ｘを含む非晶質酸化物膜の場合は、Ｉｎ組成比が半導体層よりも少ないことが好ましい。また、元素Ｘの組成比が半導体層よりも多いことが好ましい。
【００９２】
酸化物抵抗層は、Ｉｎ及びＺｎの各元素を含む酸化物であることが好ましい。これらを含まないと、酸化物抵抗層と半導体層の間で元素の移動が発生し、ストレス試験等を行った際に閾値電圧のシフトが大きくなるおそれがある。
半導体層に含まれる組成に、さらにＣｕ、Ｃｏ、Ｎｉ、Ｍｎ、Ｆｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ａｇ、Ａｕから選ばれる１種以上の元素を加えた非晶質酸化物膜の場合は、Ｉｎ組成比が半導体層よりも少ないことが好ましい。また、Ｇａ組成比が半導体層よりも多いことが好ましい。
【実施例】
【００９３】
[第一の態様]
実施例１
（１）スパッタリングターゲットの製造
原料として、酸化インジウム、酸化亜鉛及び酸化ジルコニウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．５０、原子比〔Ｚｒ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．０２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形し、これを焼成炉に入れ、１５００℃で１２時間焼成して、焼結体（ターゲット）を得た。
ターゲットのバルク抵抗は３ｍΩ、理論相対密度は０．９９であった。また、色むらが無く外観の均一性の高いターゲットが得られた。
尚、理論相対密度は各酸化物の比重とその量比から計算した密度を、アルキメデス法で測定した密度との比率を計算して求めた。
【００９４】
（２）トランジスタの作製
基板にガラス基板を使用した他は、図１に示す電界効果型トランジスタと同様のトランジスタを作製した。
ガラス基板上に、室温のＲＦスパッタリングでモリブデン金属を２００ｎｍ積層した後、ウェットエッチングでパターニングし、ゲート電極を作製した。
次に、ゲート電極を作製した基板にプラズマ化学気相成長装置（ＰＥＣＶＤ）にて、ＳｉＮｘを３００℃で成膜（厚さ２００ｎｍ）し、ゲート絶縁膜とした。
次に、（１）で製造したターゲットを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ゲート絶縁膜上に成膜し、その後パターニングして半導体層（膜厚５０ｎｍ）を形成した。
スパッタ条件は、基板温度；２５℃、到達圧力；１×１０−６Ｐａ、雰囲気ガス；Ａｒ９９．５％及び酸素０．５％、スパッタ圧力（全圧）；２×１０−１Ｐａ、投入電力１００Ｗ、成膜時間６分間、Ｓ−Ｔ距離１１０ｍｍとした。
次に、リフトオフプロセス及びＲＦマグネトロンスパッタリング（室温、Ａｒ１００％）を用い、Ｉｎ２Ｏ３−ＺｎＯからなるソース／ドレイン電極を形成した。
その後、窒素環境下、１７０℃で２時間熱処理して電界効果型トランジスタを製造した（図２のＷが４０μｍ、Ｌが４μｍのボトムゲート型の電界効果型トランジスタ）。
【００９５】
[半導体層の評価]
ガラス基板（コーニング１７３７）上に、上記実施例（１）で製造したターゲットを使用して半導体層を形成し評価した。
半導体層の形成は、ＤＣマグネトロンスパッタリング法の成膜装置にて、実施例（２）と同じようにした。この結果、ガラス基板上に、膜厚が５０ｎｍの酸化物薄膜が形成された。
【００９６】
得られた半導体膜をＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４９、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４９、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．０２であった。
【００９７】
上記半導体膜を窒素環境下で、１７０℃で２時間の熱処理を行った。
熱処理後の半導体膜のキャリア濃度及びホール移動度を、ホール測定装置により測定した。結果はｎ型を示し、キャリア濃度は４×１０１７ｃｍ−３、ホール移動度は２ｃｍ２／Ｖｓであった。
尚、ホール測定装置、及びその測定条件は下記のとおりであった、
・ホール測定装置
東陽テクニカ製：Ｒｅｓｉ  Ｔｅｓｔ８３１０
・測定条件
測定温度：室温（２５℃）
測定磁場：０．５Ｔ
測定電流：１０−１２〜１０−４Ａ
測定モード：ＡＣ磁場ホール測定
【００９８】
また、Ｘ線結晶構造解析により非晶質であることが確認された。ＡＭＦにより測定した表面粗さはＲＭＳ０．２ｎｍであった。また光学的に求めたバンドギャップは３．８ｅＶであった。
さらに、７７〜３００Ｋの範囲で測定温度を変化させホール効果を測定すると熱活性型を示し、半導体膜は非縮退半導体であることが確認できた。
また、温度を変化させホール効果を用い測定したキャリア濃度と活性化エネルギーの関係から非局在準位のエネルギー幅（Ｅ０）は６ｍｅＶ以下であった。
さらに、Ｘ線散乱測定によって求めた動径分布関数（ＲＤＦ）により、Ｉｎ−Ｉｎを表すピークが０．３５ｎｍ付近に観測され、酸化インジウムのビックスバイト構造の稜共有構造が残っていることが確認できた。原子間距離が０．３０から０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６から０．４２の間のＲＤＦの最大値をＢとした場合のＡ／Ｂは、１．３であった。Ｘ線吸収分光法によって求めたＩｎ−Ｉｎの平均結合距離が０．３１８ｎｍであった。
【００９９】
[トランジスタの評価]
電界効果型トランジスタについて、下記の評価を行った。
（１）電界効果移動度（μ）、オンオフ比、オフ電流、ゲートリーク電流、Ｓ値、閾値電圧（Ｖｔｈ）
半導体パラメーターアナライザー（ケースレー４２００）を用い、室温、大気中、かつ遮光環境下で測定した。
（２）ヒステリシス
半導体パラメーターアナライザーを用い、昇電圧時の伝達曲線（Ｉ−Ｖ特性）と降電圧時の伝達曲線（Ｉ−Ｖ特性）を測定し、昇降時の電圧の差をΔＶｇとする。ΔＶｇの最大値が０．５Ｖ以下であるものを「少ない」、０．５〜３Ｖであるものを「ある」、３Ｖ以上であるものを「大きい」とした。
（３）ストレス試験
ストレス条件は、ゲート電圧１５Ｖで１０μＡの直流電圧を５０℃で１００時間加えることとした。ストレスをかける前後のＶｔｈを比較し、閾値電圧のシフト量（ΔＶｔｈ）を測定した。
【０１００】
また、耐酸性及び耐湿性を以下のようにして評価した。
（１）耐酸性
実施例１（２）と同じ条件で、ガラス基板上に２００ｎｍ厚の半導体膜を形成し、熱処理した。これを蓚酸系エッチング液（関東化学製、ＩＴＯ−０６）にてエッチングし、２５℃でのエッチング速度を測定した。評価は下記のようにした。
◎：２００ｎｍ／分未満
○：２００〜５００ｎｍ／分
△：５００〜１０００ｎｍ／分
×：１０００ｎｍ／分以上
（２）耐湿性
作製したトランジスタを、８５℃、８５％ＲＨにて、２０００時間耐湿試験を実施した。試験前後の抵抗を測定し、下記のように分類した。試験前の抵抗値÷試験後の抵抗値、試験後の抵抗値÷試験前の抵抗値の大きい方を変化率とした。
◎：変化率２倍未満
○：変化率２〜５倍変化
△：変化率５〜１００倍変化
×：変化率１００倍以上変化
測定結果を表１に示す。
【０１０１】
実施例２〜２９、比較例１〜７
原料である酸化インジウム、酸化亜鉛及びＸ元素の酸化物の混合比を、表１−４に示す組成となるように調製した他は、実施例１（１）と同様にしてスパッタリングターゲットを製造した。
上記のスパッタリングターゲットを使用し、成膜条件を表１−４に示すように変更した他は、実施例１（２）と同様にして電界効果型トランジスタを作製し、評価した。
尚、スパッタリングターゲットの製造時に、酸化ジルコニウムに代えて使用した原料は以下のとおりである。
実施例１２：ＨｆＯ２、株式会社高純度化学研究所社製、ＨＦＯ０１ＰＢ
実施例１３：ＧｅＯ２、株式会社高純度化学研究所社製、ＧＥＯ０６ＰＢ
実施例１４：ＳｉＯ２、株式会社高純度化学研究所社製、ＳＩＯ１２ＰＢ
実施例１５：ＴｉＯ２、株式会社高純度化学研究所社製、ＴＩＯ１４ＰＢ
実施例１６：ＭｎＯ２、株式会社高純度化学研究所社製、ＭＮＯ０３ＰＢ
実施例１７：ＷＯ３、株式会社高純度化学研究所社製、ＷＷＯ０４ＰＢ
実施例１８：ＭｏＯ３、株式会社高純度化学研究所社製、ＭＯＯ０３ＰＢ
実施例１９：Ｖ２Ｏ５、株式会社高純度化学研究所社製、ＶＶＯ０９ＰＢ
実施例２０：Ｎｂ２Ｏ５、株式会社高純度化学研究所社製、ＮＢＯ０８ＰＢ
実施例２５：ＣｕＯ、株式会社高純度化学研究所社製、ＣＵＯ０８ＰＢ
実施例２６：ＮｉＯ、株式会社高純度化学研究所社製、ＮＩＯ１１ＰＢ
実施例２７：ＣｏＯ、株式会社高純度化学研究所社製、ＣＯＯ０３ＰＢ
実施例２８：ＦｅＯ、株式会社高純度化学研究所社製、ＦＥＯ０１ＰＢ
実施例２９：Ｃｒ２Ｏ３、株式会社高純度化学研究所社製、ＣＲＯ０１ＧＢ
【０１０２】
実施例２１では、ソース／ドレイン電極を形成したあとに、ＲＦマグネトロンスパッタリングでＳｉＯ２を３００ｎｍ成膜して保護層を形成し、図４に示す電解効果型トランジスタを作製した。
【０１０３】
実施例２２、及び比較例１〜７では、半導体層の形成をＲＦスパッタリングで行った。具体的に、ターゲットをＲＦマグネトロンスパッタリング成膜装置に装着し成膜した。
ここでのスパッタ条件は、基板温度；２５℃、到達圧力；１×１０−６Ｐａ、雰囲気ガス；Ａｒ９９．５％及び酸素０．５％、スパッタ圧力（全圧）；２×１０−１Ｐａ、投入電力１００Ｗ、成膜時間８分間、Ｓ−Ｔ距離１００ｍｍとした。
【０１０４】
実施例２３では、ＳｉＯ２熱酸化膜付シリコン基板を使用した。ＳｉＯ２熱酸化膜の厚みは１００ｎｍであった。このトランジスタでは、ゲート絶縁膜がＳｉＯ２熱酸化膜であり、シリコン基板がゲート電極と基板の役割を果たす。
ＳｉＯ２熱酸化膜付シリコン基板上に、半導体層、ソース電極及びドレイン電極を実施例１と同様にして形成した。
【０１０５】
【表１】
2014030040.tif 000003
【０１０６】
【表２】
2014030040.tif 000004
【０１０７】
【表３】
2014030040.tif 000005
【０１０８】
【表４】
2014030040.tif 000006
【０１０９】
【表５】
2014030040.tif 000007
【０１１０】
[スパッタリングターゲットの例]
実施例３０
原料として、酸化インジウム、酸化亜鉛及び酸化ジルコニウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．４、原子比〔Ｚｒ／（Ｉｎ＋Ｚｎ＋Ｚｒ）〕が０．２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径２０ｃｍ、厚さ５ｍｍの寸法にプレス成形した後、これを焼成炉に入れ、１４００℃で１２時間焼成して、焼結体（ターゲット）を得た。
ターゲットのバルク抵抗は５ｍΩ、理論相対密度は０．９８であった。ターゲットの抗折力は、１２ｋｇ／ｍｍ２であった。また、色むらが無く外観の均一性の高いターゲットが得られた。
【０１１１】
比較例８
原料として、酸化インジウム、酸化亜鉛及び酸化ガリウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．４、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．４、原子比〔Ｇａ／（Ｉｎ＋Ｚｎ＋Ｇａ）〕が０．２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径２０ｃｍ、厚さ５ｍｍの寸法にプレス成形した後、これを焼成炉に入れ、１４００℃で１２時間焼成して、焼結体（ターゲット）を得た。
ターゲットのバルク抵抗は７０ｍΩ、理論相対密度は０．８２であった。ターゲットの抗折力は、７ｋｇ／ｍｍ２であった。また、ターゲットには若干色むらが確認された。
【０１１２】
図６に、実施例１及び５と同じ組成の半導体層について、熱処理温度と移動度との関係を示した。尚、処理時間は２時間である。
実施例１の組成では１５０℃の処理で移動度が安定するのに対して、実施例５の組成では移動度を安定させるのに３００℃以上の処理温度が必要であった。
【０１１３】
[第二の態様]
[スパッタリングターゲットの作製]
実施例３１（ターゲットＩ）
原料として、５Ｎ（純度９９．９９９％）の酸化インジウム（株式会社高純度化学研究所社製ＩＮＯ０４ＰＢ）、５Ｎの酸化亜鉛（株式会社高純度化学研究所社製ＺＮＯ０４ＰＢ）及び５Ｎの酸化アルミニウム（株式会社高純度化学研究所社製）の粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．４８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．５０、原子比〔Ａｌ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．０２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、１５００℃で１２時間焼成して、焼結体（ターゲット）を得た。
ターゲットを粉砕しＩＣＰで分析したところ、Ｓｎ（錫）、Ｇｅ（ゲルマニウム）、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）等の不純物は含まれていなかった。また、ターゲットのバルク抵抗は２０ｍΩ、理論相対密度は０．９５であった。
【０１１４】
実施例３２（ターゲットII）
原料として、使用済みのＩＴＯターゲット等から回収した酸化インジウム、５Ｎの酸化亜鉛（株式会社高純度化学研究所社製ＺＮＯ０４ＰＢ）及び４Ｎの酸化アルミニウム（株式会社高純度化学研究所社製ＡＬＯ１２ＰＢ）の粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．４８、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．５０、原子比〔Ａｌ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．０２となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、１５００℃で１２時間焼成して、焼結体（ターゲット）を得た。
ターゲットを粉砕しＩＣＰで分析したところ、不純物としてＳｎ（錫）５００ｐｐｍが含まれていた。また、ターゲットのバルク抵抗は３ｍΩ、理論相対密度は０．９９であった。また、色むらが無く外観の均一性の高いターゲットが得られた。
【０１１５】
実施例３３−３７（ターゲットIII−VII）
Ｇｅ，Ｓｉ，Ｔｉ，Ｚｒ又はＨｆ元素を、原料中の金属元素全体に対して５００原子ｐｐｍとなるように酸化物として添加した他はターゲットＩと同じ工程で作製した。ターゲットはターゲットIIとほぼ同じ品質のものが得られたが、外観はさらに均質で綺麗なものが得られた。
【０１１６】
[スパッタリングターゲットの評価]
・ターゲットＩ
上記実施例３１で作製したターゲットＩを、ＲＦスパッタ法の一つであるＲＦマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に半導体膜を成膜した。
ここでのスパッタ条件としては、基板温度；２５℃、到達圧力；１×１０−６Ｐａ、雰囲気ガス；Ａｒ９９．５％及び酸素０．５％、スパッタ圧力（全圧）；２×１０−１Ｐａ、投入電力１００Ｗ、成膜時間８分間、Ｓ−Ｔ距離１００ｍｍとした。
【０１１７】
この結果、ガラス基板上に、膜厚が７０ｎｍの半導体膜が形成された。
尚、得られた膜組成をＩＣＰ法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．４９、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．４９、原子比〔Ａｌ／（Ｉｎ＋Ｚｎ＋Ａｌ）〕が０．０２であった。
【０１１８】
このように、ターゲットＩでは半導体膜を形成することができた。
【０１１９】
・ターゲットII〜VII
上記のターゲットＩと同様にして半導体膜を成膜した。その結果、ターゲットII〜VIIを用いた場合も、ターゲットＩの結果とほぼ同じように、半導体膜を形成することができた。
但し、長期間連続放電した際、ターゲットＩを使用した場合に比べ、スパッタリング時の異常放電の頻度やイエローフレークの量の減少が確認できた。
【０１２０】
[半導体膜の評価]
ターゲットＩを使用して形成した上記の半導体膜を、窒素環境下、１５０℃で２時間の熱処理を行った。
熱処理後の半導体膜について、ホール測定装置にてキャリア濃度及びホール移動度を測定した。その結果、半導体膜はｎ型を示し、キャリア濃度は４×１０１７ｃｍ−３、ホール移動度は３ｃｍ２／Ｖｓであった。
【０１２１】
また、Ｘ線結晶構造解析により非晶質であることが確認された。原子間力顕微鏡（ＡＭＦ）により測定した表面粗さはＲＭＳ０．２ｎｍであった。また光学的に求めたバンドギャップは３．９ｅＶであった。
【０１２２】
また、７７〜３００Ｋの範囲で測定温度を変化させホール効果を測定すると熱活性型を示し、半導体膜は非縮退半導体であることが確認できた。
また、温度を変化させホール効果を用い測定したキャリア濃度と活性化エネルギーの関係から非局在準位のエネルギー幅（Ｅ０）は６ｍｅＶ以下であった。
さらに、Ｘ線散乱測定によって求めた動径分布関数（ＲＤＦ）により、Ｉｎ−Ｉｎを表すピークが０．３５ｎｍ付近に観測され、酸化インジウムのビックスバイト構造の稜共有構造が残っていることが確認できた。原子間距離が０．３０から０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６から０．４２の間のＲＤＦの最大値をＢとした場合のＡ／Ｂは、１．５であった。Ｘ線吸収分光法によって求めたＩｎ−Ｉｎの平均結合距離が０．３１７ｎｍであった。
【０１２３】
[電解効果型トランジスタの作製]
実施例３８
基板にガラス基板を使用した他は、図１に示す電界効果型トランジスタと同様のトランジスタを作製した。
ガラス基板上に、室温のＲＦスパッタリングでモリブデン金属を２００ｎｍ積層した後、ウェットエッチングでパターニングし、ゲート電極を作製した。
次に、ゲート電極を作製した基板にプラズマ化学気相成長装置（ＰＥＣＶＤ）にて、ＳｉＮｘを３００℃で成膜（厚さ２００ｎｍ）し、ゲート絶縁膜とした。
次に、実施例３１で製造したターゲットＩを用い、上記ターゲットＩの評価時に作製した半導体膜と同じ条件で成膜し、その後パターニングして半導体層を形成した。
次に、リフトオフプロセス及びＲＦマグネトロンスパッタリング（室温、Ａｒ１００％）を用い、Ｉｎ２Ｏ３−ＺｎＯからなるソース／ドレイン電極を形成した。
その後、窒素環境下、１５０℃で２時間熱処理して、電界効果型トランジスタを製造した（図２のＷが５０μｍ、Ｌが４μｍのボトムゲート型の電界効果型トランジスタ）。
【０１２４】
この電界効果型トランジスタについて、実施例１と同様に評価した。測定結果を表６に示す。
【０１２５】
実施例３９〜６１、比較例１１〜１８
原料である酸化インジウム、酸化亜鉛及びＸ元素の酸化物の混合比を、表６−９に示す組成となるように調製した他は、実施例３１と同様にしてスパッタリングターゲットを製造した。
上記のスパッタリングターゲットを使用し、成膜条件を表６−９に示すように変更した他は、実施例３８と同様にして電界効果型トランジスタを作製し、評価した。
尚、スパッタリングターゲットの製造時に、酸化アルミニウムに代えて使用した原料は以下のとおりである。
実施例４９：Ｂ２Ｏ３、株式会社高純度化学研究所社製、ＢＢＯ０６ＰＢ
実施例５０：Ｙ２Ｏ３、株式会社高純度化学研究所社製、ＹＹＯ０３ＰＢ
実施例５１：Ｓｃ２Ｏ３、株式会社高純度化学研究所社製、ＳＣＯ０１ＰＢ
実施例５２：ＣｅＯ２、株式会社高純度化学研究所社製、ＣＥＯ０５ＰＢ
実施例５３：Ｎｄ２Ｏ３、株式会社高純度化学研究所社製、ＮＤＯ０１ＰＢ
実施例５４：Ｓｍ２Ｏ３、株式会社高純度化学研究所社製、ＳＭＯ０１ＰＢ
実施例５５：Ｇｄ２Ｏ３、株式会社高純度化学研究所社製、ＧＤＯ０１ＰＢ
実施例５６：Ｔｂ２Ｏ３、株式会社高純度化学研究所社製、ＴＢＯ０２ＰＢ
実施例５７：Ｙｂ２Ｏ３、株式会社高純度化学研究所社製、ＹＢＯ０２ＰＢ
【０１２６】
実施例５８では、ソース／ドレイン電極を形成したあとに、ＲＦマグネトロンスパッタリングでＳｉＯ２を３００ｎｍ成膜して保護層を形成し、図４に示す電解効果型トランジスタを作製した。
【０１２７】
実施例５９では、半導体層の形成をＤＣスパッタリングで行った。ターゲットをＤＣマグネトロンスパッタリング成膜装置（神港精機(株)製）に装着し、ガラス基板（コーニング１７３７）上に半導体層を成膜した。
ここでのスパッタ条件としては、基板温度；２５℃、到達圧力；１×１０−６Ｐａ、雰囲気ガス；Ａｒ９９％及び酸素１．０％、スパッタ圧力（全圧）；２×１０−１Ｐａ、投入電力１００Ｗ、成膜時間８分間、Ｓ−Ｔ距離１００ｍｍとした。
成膜前に、チャンバーを十分にベーキングし、到達圧力を十分に下げ、ロードロックを用い基板を投入することで、成膜時の水分圧を低減した。四重極質量分析器（Ｑ−ｍａｓｓ）でスパッタチャンバー中のＨ２Ｏ（水）を分析し、成膜時の水分圧を測定したところ１×１０−６Ｐａ以下であった。
【０１２８】
実施例６０では、ＳｉＯ２熱酸化膜付シリコン基板を使用した。ＳｉＯ２熱酸化膜の厚みは１００ｎｍであった。このトランジスタでは、ゲート絶縁膜がＳｉＯ２熱酸化膜であり、シリコン基板がゲート電極と基板の役割を果たす。
ＳｉＯ２熱酸化膜付シリコン基板上に、半導体層、ソース電極及びドレイン電極を実施例３８と同様にして形成した。
【０１２９】
【表６】
2014030040.tif 000008
【０１３０】
【表７】
2014030040.tif 000009
【０１３１】
【表８】
2014030040.tif 000010
【０１３２】
【表９】
2014030040.tif 000011
【０１３３】
尚、比較例１７の薄膜は、Ｘ線吸収分光法によって求めたＩｎ−Ｉｎの平均結合距離が０．３２５ｎｍであった。さらに、ホール効果を用い測定したキャリア濃度と活性化エネルギーの関係から求めた非局在準位のエネルギー幅（Ｅ０）は２２ｍｅＶであった。
【０１３４】
［熱処理温度と効果］
図７に、実施例４１、６１及び比較例１４と同じ組成の半導体層について、熱処理温度と移動度との関係を示した。尚、処理時間は２時間である。
実施例４１の組成では１５０℃の処理で移動度が安定するのに対して、実施例６１の組成では移動度を安定させるのに３００℃以上の処理温度が必要であり、比較例１４では４００℃以上で熱処理しても効果がないことが確認された。
【産業上の利用可能性】
【０１３５】
本発明の電解効果型トランジスタは、論理回路、メモリ回路、差動増幅回路等の集積回路に適用できる。特に、液晶ディスプレイ又は有機ＥＬディスプレイを駆動させるスイッチング素子として使用できる。
【図１】
2014030040.tif 000012
【図２】
2014030040.tif 000013
【図３】
2014030040.tif 000014
【図４】
2014030040.tif 000015
【図５】
2014030040.tif 000016
【図６】
2014030040.tif 000017
【図７】
2014030040.tif 000018
【手続補正書】
【提出日】平成25年11月8日(2013.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｉｎ元素及びＺｎ元素と、
Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂからなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなる半導体層を有し、非局在準位のエネルギー幅（Ｅ０）が１４ｍｅＶ以下である電界効果型トランジスタ。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【請求項２】
前記元素ＸがＺｒである請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記半導体層が非晶質膜であり、その電子キャリア濃度が１０１３〜１０１８／ｃｍ３であり、バンドギャップが２．０〜６．０ｅＶである請求項１又は２に記載の電界効果型トランジスタ。
【請求項４】
前記半導体層が、非縮退半導体である請求項１〜３のいずれかに記載の電界効果型トランジスタ。
【請求項５】
Ｉｎ元素及びＺｎ元素と、
Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂからなる群より選択される１以上の元素Ｘを、下記（１）〜（３）の原子比で含む複合酸化物からなり、抗折力が８ｋｇ／ｍｍ２以上である半導体層用ターゲット。
Ｉｎ／（Ｉｎ＋Ｚｎ）＝０．２〜０．８      （１）
Ｉｎ／（Ｉｎ＋Ｘ）＝０．２９〜０．９９    （２）
Ｚｎ／（Ｘ＋Ｚｎ）＝０．２９〜０．９９    （３）
【請求項６】
請求項５記載のターゲットを用いて、ＤＣ又はＡＣスパッタリングにより半導体層を成膜する工程と、
前記半導体層を７０〜３５０℃で熱処理する工程を含む、電界効果型トランジスタの製造方法。