(57)【要約】【課題】  信頼性を向上させた太陽電池素子および太陽電池モジュールを提供すること。【解決手段】本実施形態の太陽電池素子は、第１面１ａおよび該第１面１ａの裏面に相当する第２面１ｂを有し、第１面１ａ側にシリコンを含む第１半導体領域を有する基板１と、前記第１半導体領域上に設けられた、窒化シリコンを含む反射防止層５とを備えている。そして、本実施形態において、反射防止層５の密度が２．１ｇ／ｃｍ３以上である。【選択図】  図３
2014011246.tif 000002
【特許請求の範囲】
【請求項１】
第１面および該第１面の裏面に相当する第２面を有し、前記第１面側にシリコンを含む第１半導体領域を有する基板と、
前記第１半導体領域上に設けられた、窒化シリコンを含む反射防止層とを備え、
前記反射防止層の密度が２．１ｇ／ｃｍ３以上である、太陽電池素子。
【請求項２】
前記反射防止層の密度が２．５〜３ｇ／ｃｍ３である、請求項１に記載の太陽電池素子。
【請求項３】
前記反射防止層の密度は、前記第１面と反対方向に位置する表面側よりも前記第１面側の方が大きい、請求項１または請求項２に記載の太陽電池素子。
【請求項４】
前記基板は、前記第１面および前記第２面をつなぐ第３面を有し、前記反射防止層が前記第３面上まで設けられている、請求項１乃至請求項３のいずれかに記載の太陽電池素子。
【請求項５】
前記基板は、前記第２面側にシリコンを含む第２半導体領域を有し、
前記第２半導体領域上に第１パッシベーション層をさらに設けた、請求項１に記載の太陽電池素子。
【請求項６】
前記第１半導体領域および前記反射防止層の間に第２パッシベーション層をさらに設けた、請求項１乃至請求項５のいずれかに記載の太陽電池素子。
【請求項７】
互いに電気的に接続された、請求項１乃至請求項６のいずれかに記載の複数の太陽電池素子と、
前記複数の太陽電池素子を被覆する封止材と、
前記封止材上に設けられた透光性基板とを備えた太陽電池モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽電池素子および太陽電池モジュールに関する。
【背景技術】
【０００２】
シリコン基板を備えた太陽電池素子において、一般的に窒化シリコンからなる反射防止膜が設けられている。反射防止膜は、太陽電池素子に入射する太陽光を効率よく吸収するとともに、窒化シリコン膜中の水素によるパッシベーション効果を得るために設けられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１４４９４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、近年では、１メガワット以上の発電容量を有する太陽光発電システム、いわゆるメガソーラーの建設が進められている。このような太陽光発電システムは、従来の住宅用および産業用の太陽光発電システムに比べて高電圧となっている。これにより、設置環境によって太陽電池モジュールの出力特性が劣化する現象が生じ得る。このような現象は、一般的にＰＩＤ（Potential Induced Degradation）と呼ばれている。このＰＩＤを生じ
る原因の１つとしては、高電圧の影響によって、ガラス中のＮａ成分が太陽電池モジュール内部に拡散しやすくなる点が挙げられる。このようなＮａ成分は、太陽電池モジュール内における太陽電池素子に悪影響を与える可能性がある。
【０００５】
本発明の１つの目的は上記ＰＩＤの発生を低減し、信頼性の高い太陽電池素子および太陽電池モジュールを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一形態に係る太陽電池素子は、第１面および該第１面の裏面に相当する第２面を有し、前記第１面側にシリコンを含む第１半導体領域を有する基板と、前記第１半導体領域上に設けられた、窒化シリコンを含む反射防止層とを備えている。本形態において、前記反射防止層の密度が２．１ｇ／ｃｍ３以上である。
【０００７】
本発明の一形態に係る太陽電池モジュールは、互いに電気的に接続された、複数の上記太陽電池素子と、前記複数の太陽電池素子を被覆する封止材と、前記保護材上に設けられた透光性基板とを備えている。
【発明の効果】
【０００８】
上記の太陽電池素子および太陽電池モジュールによれば、ＰＩＤの発生を低減できるため、信頼性が高まる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一形態に係る太陽電池素子の一例を第１主面側からみた平面模式図である。
【図２】本発明の一形態に係る太陽電池素子の一例を第２主面側からみた平面模式図である。
【図３】本発明の一形態に係る太陽電池素子の一例を示す模式図であり、図１におけるＡ−Ａ線で切断した断面図である。
【図４】本発明の一形態に係る太陽電池素子の一例を第１および第２電極形成後の第２主面側からみた平面模式図である。
【図５】本発明の一形態に係る太陽電池素子の一例であり、第２電極のみを第２主面側からみた平面模式図である。
【図６】本発明の一形態に係る太陽電池素子の一例を示す模式図であり、図４におけるＢ−Ｂ線で切断した断面図である。
【図７】本発明の一実施形態に係る太陽電池モジュールの一例を説明する模式図であり、（ａ）は太陽電池モジュールの一部断面拡大図であり、（ｂ）は太陽電池モジュールを第１主面側からみた平面図である。
【図８】本発明の一実施形態に係る太陽電池モジュールを備えた太陽光発電システムの一例を説明する模式図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一形態に係る太陽電池素子および太陽電池モジュールについて図面を参照しつつ詳細に説明する。
【００１１】
＜太陽電池素子の基本構成＞
本実施形態に係る太陽電池素子１０は、図１乃至図３に示すように、光が入射する受光面（図３における上面であり、以下では第１主面という）１０ａと、この第１主面１０ａの反対側に位置する面（裏面）に相当する非受光面（図３における下面であり、以下では第２主面という）１０ｂと、側面１０ｃとを有する。太陽電池素子１０は、シリコン基板１を備えている。シリコン基板１は、第１面１ａ、第２面１ｂおよび第３面１ｃを有する。この第３面１ｃは、シリコン基板１の側面に相当するものであり、第１面１ａおよび第２面１ｂをつなぐ面である。このシリコン基板１は、図３に示すように、例えば、一導電型の第１半導体領域である第１半導体層（ｎ型半導体領域）２と、この第１半導体層２における第２主面１０ｂ側に設けられた逆導電型の第２半導体領域である第２半導体層（ｐ型半導体領域）３とを有する。さらに、太陽電池素子１０は、図３に示すように、第３半導体層４、反射防止層５、第１電極６、第２電極７および第３電極８を備えている。
【００１２】
シリコン基板１は、例えば、単結晶シリコン基板または多結晶シリコン基板であり、第１面１ａ側に設けられた第１半導体層２と、第２面１ｂ側に設けられた第２半導体層３とを備えている。
【００１３】
第１半導体層２は、第２半導体層３上に形成されている半導体層である。第１半導体層２は、第２半導体層３に対して逆の導電型、例えば、ｎ型を呈する層であり、第２半導体層３における第１面１ａ側に設けられている。これにより、第１半導体層２は、第２半導体層３との界面でｐｎ接合を形成している。第２半導体層３がｐ型の導電型を呈するシリコン基板において、例えば、第１半導体層２はシリコン基板１の第１面１ａ側にリン等の不純物を拡散させることによって形成できる。第１半導体層２の平均厚みは、例えば、０．１〜２μｍである。
【００１４】
第２半導体層３としては、例えば、ｐ型を呈する板状の半導体を用いることができる。第２半導体層３を構成する半導体としては、例えば、多結晶シリコン基板が用いられる。第２半導体層３の平均厚みは、例えば、２５０μｍ以下、さらには１５０μｍ以下とすることができる。第２半導体層３の形状は、特に限定されるものではないが、製法上の観点から平面視で四角形状としてもよい。多結晶シリコン基板からなる第２半導体層３がｐ型を呈するようにする場合、ドーパント元素としては、例えば、ボロンあるいはガリウムを用いることができる。
【００１５】
図３に示すように、シリコン基板１の第１面１ａ側には、凹凸形状１ｄが設けられていてもよい。凹凸形状１ｄの凸部の高さは０．１〜１０μｍ程度、凸部の幅は０．１〜２０μｍ程度である。凹凸形状１ｄは、図３に示すような凹部が略球面状に限定されるものではなく、例えば、ピラミッド形状であってもよい。
【００１６】
なお、上述した凸部の高さとは、例えば、図３の断面図において、凹部の底面を通る直線を基準線とし、該基準線に垂直な方向における、該基準線から凸部の頂面までの距離のことである。また、凸部の幅とは、前記基準線に平行な方向における、隣接する凸部の頂面間の距離のことである。
【００１７】
反射防止層５は、窒化シリコンを主成分として含んでいる。なお、反射防止層５には、少量の不純物が入っていてもよい。反射防止層５の厚みは、適当な入射光に対して無反射条件を実現できる厚みを採用すればよい。例えば、反射防止層５の屈折率は１．８〜２．５程度、平均厚みは２０〜１２０ｎｍ程度とすることができる。
【００１８】
第３半導体層４は、シリコン基板１の第２面１ｂ側に形成されており、第２半導体層３と同一の導電型、すなわちｐ型を呈している。そして、第３半導体層４が含有するドーパントの濃度は、第２半導体層３が含有するドーパントの濃度よりも高い。そのため、第３半導体層４中には、第２半導体層３において一導電型を呈するためにドープされるドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。このような第３半導体層４は、シリコン基板１における第２面１ｂの近傍でキャリアの再結合による変換効率の低下を低減させる役割を有しており、シリコン基板１における第２面１ｂ側で内部電界を形成するものである。第３半導体層４は、例えば、シリコン基板１の第２面１ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって形成できる。このとき、第３半導体層４が含有するドーパント元素の濃度は１×１０１８〜５×１０２１ａｔｏｍｓ／ｃｍ３程度とすることができる。第３半導体層４は、後述する第２電極７とシリコン基板１との接触部分に形成されるとよい。
【００１９】
第１電極６は、シリコン基板１の第１面１ａ側に設けられた電極である。また、第１電極６は、図１に示すように、第１出力取出電極６ａと、複数の線状の第１集電電極６ｂとを有する。第１出力取出電極６ａの少なくとも一部は、第１集電電極６ｂと交差して電気的に接続されている。一方、第１集電電極６ｂは、線状であり、短手方向において、例えば、５０〜２００μｍ程度の幅を有している。第１出力取出電極６ａは、例えば、短手方向において、１．３〜２．５ｍｍ程度の幅を有している。そして、第１集電電極６ｂの短手方向の幅は、第１出力取出電極６ａの短手方向の幅よりも小さい。また、第１集電電極６ｂは、互いに１．５〜３ｍｍ程度の間隔を空けて複数設けられている。このような第１電極６の厚みは、１０〜４０μｍ程度である。このような第１電極６は、例えば、銀を主成分とする第１金属ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。
【００２０】
第２電極７は、図２および図３に示すように、シリコン基板１の第２面１ｂ側に設けられた電極である。第２電極７の厚みは、１０〜３０μｍ程度、短手方向の幅は１．３〜７ｍｍ程度である。また、第２電極７は、銀を主成分として含んでいる。このような第２電極７は、例えば、銀を主成分とする金属ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。なお、本実施形態おいて、主成分とは、全体の成分に対して含有される比率が５０質量％以上であることを示す。
【００２１】
第３電極８は、図３に示すように、シリコン基板１の第２面１ｂにおいて、第２電極７と電気的に接続するように設けられている電極である。このとき、第２電極７の少なくとも一部が第３電極８と接続していればよい。また、第３電極８の厚みは、１５〜５０μｍ
程度であり、シリコン基板１の第２面１ｂのうち第２電極７が形成される領域の一部を除いた略全面に形成される。また、第３電極８は、アルミニウムを主成分として含んでいる。このような第３電極８は、例えば、アルミニウムを主成分とする金属ペーストを所望の形状に塗布した後、焼成することによって形成することができる。
【００２２】
そして、本実施形態において、窒化シリコン膜を含む反射防止層５の密度は２．１ｇ／ｃｍ３以上に設定されている。これにより、例えば、太陽電池モジュールの受光面側に配置されるガラス製の透光性基板に含有されているＮａ成分のシリコン基板１内への拡散が反射防止層５によって低減される。すなわち、高密度の反射防止層５は、Ｎａ成分の侵入を阻害する役割を担っている。その結果、ＰＩＤの発生が低減される。
【００２３】
反射防止層５の密度の測定方法としては、例えば、以下のようなものある。まず、表面研磨した単結晶シリコン基板に反射防止層５を形成した後、後述する電極形成工程における熱処理と同程度の温度（例えば、５００℃以上）で熱処理を行なった試料を準備する。そして、Ｘ線回析装置（ＰＡＮａｌｙｔｉｃａｌ製Ｘ’Ｐｅｒｔ  ＰＲＯ−ＭＲＤ）を用いたＸ線反射率測定法によって上記試料の密度が求められる。なお、この密度は、反射防止層５の任意の５か所で測定された値の平均値より算出される。Ｘ線回析装置の検出器には、入射側にＸ線ミラーを使用し、受光側には平板コリメータを使用した。また、Ｘ線源のターゲットには銅を用い、４５ｋＶ、４０ｍＡで作動させた。また、測定範囲０．１〜３．０°、ステップ幅０．００２°、１ステップ２秒で行なった。
【００２４】
また、窒化シリコンを含む反射防止層５の密度は、２．５以上３以下であってもよい。これにより、ＰＩＤの発生をより低減しつつ、初期の出力特性を高くすることができる。また、上記密度の範囲であれば、反射防止層５中に含有された水素が外部に脱離しにくくなる。
【００２５】
また、上記実施形態においては、第３電極８が第２面１ｂの略全面を覆うような形状であったが、他の形態であってもよい。第３電極８は、図４および図６に示すように、第１集電電極６ｂと同様に、複数の線状を成していてもよい。このとき、第２電極７の少なくとも一部は、第３電極８と交差して電気的に接続されている。一方、第３電極８は、線状であり、短手方向において、例えば、５０〜３００μｍ程度の幅を有している。第２電極７は、例えば、短手方向において、１．３〜３ｍｍ程度の幅を有している。そして、第３電極８の短手方向の幅は、第２電極７の短手方向の幅よりも小さい。また、第３電極８は、互いに１．５〜３ｍｍ程度の間隔を空けて複数設けられている。なお、第３電極８は第１電極６の第１集電電極６ｂに比べて、短手方向の幅を広くすることによって、第３電極８の直列抵抗を下げて、太陽電池素子１０の出力特性を向上することができる。
【００２６】
また、反射防止層５の密度は、シリコン基板１の第１面１ａと反対方向に位置する表面側（太陽電池素子１０の第１主面１０ａ側）よりも第１面１ａ側（太陽電池素子１０の第２主面１０ｂ側）の方が大きくなっていてもよい。すなわち、反射防止層５は、その膜厚方向において、第１主面１０ａ側よりも第１半導体層２側の方が膜密度を大きくしてもよい。これにより、Ｎａ成分が反射防止層５の表面に拡散しやすくなるため、反射防止層５における正の固定電荷が大きくなる。その結果、第１半導体層２がｎ型の場合、内蔵電界によるパッシベーション効果が増大するため、長期間使用した際の特性劣化が低減される。加えて、第１面１ａ側に位置する高密度の反射防止層５によって、Ｎａ成分のシリコン基板１への侵入が低減される。これにより、ＰＩＤの発生が低減される。このとき、反射防止層５は、膜厚方向における中間部から第１主面１０ａ側に位置する部位Ａと、第２主面１０ｂ側に位置する部位Ｂとを有する場合、反射防止層５の部位Ｂの密度が反射防止層５の部位Ａの密度よりも０．０５〜０．３ｇ／ｃｍ３程度大きければよい。また、このような密度が異なる部位を有する反射防止層５の密度は、例えば、部位Ａおよび部位Ｂそれぞれの膜を表面研磨した単結晶シリコン基板に形成した試料を用いて上述した方法でそれぞれ測定すればよい。
【００２７】
また、反射防止層５は、図３に示すように、シリコン基板１の第３面１ｃ上にも設けられていてもよい。これにより、シリコン基板１の第３面１ｃからのＮａ成分の侵入が低減される。その結果、ＰＩＤの発生がより低減される。加えて、シリコン基板１の第３面１ｃに入射される光の反射が低減される。これにより、光電変換効率が向上する。
【００２８】
また、太陽電池素子１０は、図５および図６に示すように、シリコン基板１の第２面１ｂ（第２半導体層３）上に窒化シリコンまたは酸化アルミニウムなどからなるパッシベーション層９（第１パッシベーション層９ａ）を設けてもよい。
【００２９】
パッシベーション層９は、シリコン基板１の裏面である第２面１ｂおよび第３面１ｃにおいて、キャリアの再結合を低減する役割を有するものである。パッシベーション層９としては、例えば、窒化シリコン（Ｓｉ３Ｎ４）膜、アモルファスシリコン窒化（a−Ｓｉ
Ｎｘ）膜などのＳｉ系窒化膜、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）または酸化チタン（ＴｉＯ２）などの膜が使用できる。また、パッシベーション層９は、１０〜２００ｎｍ程度の厚みであればよい。また、パッシベーション層９は、例えば、ＡＬＤ法、ＰＥＣＶＤ法、蒸着法またはスパッタリング法などを用いて形成すればよい。このようなパッシベーション層９を設けることによって、太陽電池素子１０の出力特性が向上する。
【００３０】
また、本実施形態において、第１パッシベーション層９ａは、第２面１ｂ上の第３電極８の非形成領域に設けられている。これにより、シリコン基板１の第２面１ｂからのＮａ成分の侵入を第１パッシベーション層９ａによって低減できる。その結果、ＰＩＤの発生がより低減される。
【００３１】
また、図６に示すように、第１半導体層２と反射防止層５との間に第２パッシベーション層９ｂを設けてもよい。これにより、ＰＩＤの発生がさらに低減される。なお、第２パッシベーション層９ｂは、第１パッシベーション層９ａと同様の材質および方法で形成すればよい。
【００３２】
なお、上述したＮａ成分は、透光性基板以外の部材にも含まれており、太陽電池素子１０の製造工程および後述する太陽電池モジュール２０の製造工程においても自然に混入する不純物である。
【００３３】
＜太陽電池素子の製造方法＞
次に、太陽電池素子１０の製造方法の各工程について、詳細に説明する。
【００３４】
まず、第２半導体層（ｐ型の第２半導体領域）３を有するシリコン基板１の基板準備工程について説明する。シリコン基板１は、例えば、既存のＣＺ法または鋳造法などによって形成される。なお、以下では、シリコン基板１として、ｐ型を呈する多結晶シリコン基板を用いた例について説明する。
【００３５】
最初に、例えば、鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットを、例えば、２５０μｍ以下の厚みにスライスする。その後、シリコン基板１の切断面の機械的ダメージ層および汚染層を清浄するために、シリコン基板１の表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの水溶液でごく微量エッチングしてもよい。
【００３６】
次に、シリコン基板１の第１面１ａに凹凸形状１ｄを形成する。凹凸形状１ｄの形成方法としては、ＮａＯＨ等のアルカリ溶液またはフッ硝酸等の酸溶液を使用したウエットエッチング方法またはＲＩＥ等を使用したドライエッチング方法を用いて凹凸形状を１ｄ形成することができる。
【００３７】
次に、上記工程によって形成された凹凸形状１ｄを有するシリコン基板１の第１面１ａに対して、第１半導体層（ｎ型の第１半導体領域）２を形成する工程を行なう。具体的には、凹凸形状１ｄを有するシリコン基板１における第１面１ａ側の表層内にｎ型の第１半導体層２を形成する。
【００３８】
このような第１半導体層２は、ペースト状にしたＰ２Ｏ５をシリコン基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状にしたＰＯＣｌ３（オキシ塩化リン）を拡散源とした気相熱拡散法などによって形成される。この第１半導体層２は０．２〜２μｍ程度の深さ、４０〜２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ３等からなる拡散ガスを有する雰囲気中で６００℃〜８００℃程度の温度においてシリコン基板１を５〜３０分程度熱処理して燐ガラスをシリコン基板１の表面に形成する。その後、アルゴンや窒素等の不活性ガス雰囲気中で８００〜９００℃程度の高い温度において、シリコン基板１を１０〜４０分間程度熱処理することによって、燐ガラスからシリコン基板１にリンが拡散して、シリコン基板１の第１面１ａ側に第１半導体層２が形成される。
【００３９】
次に、上記第１半導体層２の形成工程において、第２面１ｂ側にも第１半導体層２が形成された場合には、第２面１ｂ側に形成された第１半導体層２のみをエッチングして除去する。これにより、第２面１ｂ側にｐ型の導電型領域を露出させる。例えば、フッ硝酸溶液にシリコン基板１における第２面１ｂ側のみを浸して第２面１ｂ側に形成された第１半導体層２を除去する。その後に、第１半導体層２を形成する際にシリコン基板１の表面（第１面１ａ側）に付着した燐ガラスをエッチングして除去する。
【００４０】
このように、第１面１ａ側に燐ガラスを残存させて第２面１ｂ側に形成された第１半導体層２を除去することによって、燐ガラスによって第１面１ａ側の第１半導体層２が除去されたり、ダメージを受けたりするのを低減することができる。また、シリコン基板１の第３面１ｃに形成された第１半導体層２も合わせて除去してもよい。
【００４１】
また、上記第１半導体層２の形成工程において、予め第２面１ｂ側に拡散マスクを形成しておき、気相熱拡散法等によって第１半導体層２を形成し、続いて拡散マスクを除去してもよい。このようなプロセスによっても、同様の構造を形成することが可能である。但し、このようなプロセスであれば、上記した第２面１ｂ側に第１半導体層２は形成されないため、第２面１ｂ側の第１半導体層２を除去する工程が不要となる。
【００４２】
以上により、第１面１ａ側にｎ型半導体層である第１半導体層２が配置され、且つ、表面に凹凸形状１ｄが形成された、ｐ型半導体層である第２半導体層３を含む多結晶シリコン基板（シリコン基板）１を準備することができる。
【００４３】
次に、シリコン基板１の第１面１ａ（第１半導体層２）の上に窒化シリコンからなる反射防止層５を形成する。反射防止層５は、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法またはスパッタリング法を用いて形成される。ＰＥＣＶＤ法で形成する場合、まず、事前にシリコン基板１を成膜中の温度よりも高い温度で予備加熱する。次いで、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈し、反応圧力を０．１〜１Ｐａ低真空にしてグロー放電分解でプラズマ化させてシリコン基板１上に膜を堆積させる。これにより、密度が２．１ｇ／ｃｍ３以上の窒化シリコンを含む反射防止層５が形成される。このときの成膜温度は、４００〜６００℃程度とし、予備加熱する温度を成膜温度よりも５０℃程度高くする。また、グロー放電に必要な高周波電源の周波数としては１００〜５００ｋＨｚの低周波数を使用する。以上のような高温加熱、低真空および低周波数の条件によって高密度の反射防止層５を形成できる。
【００４４】
また、反射防止層５の密度を太陽電池素子１０の第１主面１０ａ側よりも第２主面１０ｂ側で大きくする場合には、例えば、成膜初期においてシリコン基板１の加熱温度を高く、反応圧力を低くし、一方で成膜後期において成膜初期に比べてシリコン基板１の加熱温度を低く、反応圧力を高くすればよい。
【００４５】
なお、ガス流量においては反応室の大きさによって異なり、規定することはできないが、ガスの流量としては、例えば、１５０〜６０００ｍｌ／ｍｉｎ（ｓｃｃｍ）の範囲とし、シランの流量Ａとアンモニアの流量Ｂの流量比Ｂ／Ａは０．５以上１５以下であればよい。
【００４６】
次に、半導体基板１の第２面１ｂ側に、一導電型の半導体不純物が高濃度に拡散された第３半導体層４を形成する。第３半導体層４の形成方法としては、例えば、以下の２つの方法が挙げられる。第１の方法としては、三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて温度８００〜１１００℃程度で形成する方法がある。第２の方法としては、アルミニウム粉末及び有機ビヒクル等からなるアルミニウムペーストを印刷法で塗布したのち、温度６００〜８５０℃程度で熱処理（焼成）してアルミニウムを半導体基板１に拡散する方法がある。この第２の方法を用いれば、印刷面だけに所望の拡散領域を形成することができるだけではなく、第１半導体層２の形成工程で第２面１ｂ側に形成されたｎ型の逆導電型層を除去する必要もない。そのため、第２の方法を用いれば、所望の拡散領域を形成した後、第１面１ａまたは第２面１ｂの外周部のみレーザ等を用いてｐｎ分離を行えばよい。
【００４７】
次に、第１電極６、第２電極７および第３電極８を以下のようにして形成する。
【００４８】
第１電極６は、例えば主成分として銀（Ａｇ）等からなる金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（以下、第１金属ペーストとする）を用いて作製される。この第１金属ペーストを、シリコン基板１の第１面１ａに塗布し、その後、最高温度６００〜８００℃で数十秒〜数十分程度焼成することによって第１電極６を形成する。塗布法としては、スクリーン印刷法などを用いることができ、塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。なお、第１電極６は、第１出力取出電極６ａと第１集電電極６ｂとを有するが、スクリーン印刷を用いることで、第１出力取出電極６ａと第１集電電極６ｂとは、１つの工程で形成することができる。
【００４９】
まず、第２電極７は、銀等を主成分とする金属粉末と、有機ビヒクルと、ガラスフリットとを含有する金属ペースト（以下、第２金属ペーストとする）を用いて作製される。第２金属ペーストの塗布法としては、例えば、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。第２金属ペーストが塗布されたシリコン基板１を焼成炉内にて最高温度が６００〜８５０℃の条件で数十秒〜数十分間程度焼成することにより、第２電極７がシリコン基板１の第２面１ｂ側に形成される。
【００５０】
次に、第３電極８は、主成分としてアルミニウムを含む金属粉末、有機ビヒクルおよびガラスフリットを含有する金属ペースト（以下、第３金属ペーストとする）を用いて作製される。この第３金属ペーストを、予め塗布された第１金属ペーストの一部に接触するように第２面１ｂ上に塗布する。このとき、第２電極７が形成される部位の一部を除いて、
第２面１ｂのほぼ全面に塗布してもよい。塗布法としては、スクリーン印刷法などを用いることができる。この塗布後、所定の温度で溶剤を蒸散させて乾燥させてもよい。第３金属ペーストが塗布されたシリコン基板１を焼成炉内にて最高温度が６００〜８５０℃の条件で数十秒〜数十分間程度焼成することにより、第３電極８がシリコン基板１の第２面１ｂ側に形成される。また、第３金属ペーストを用いて第３半導体層４と第３電極８の形成を同時に行ってもよい。
【００５１】
以上の工程により、太陽電池素子１０を作製することができる。
【００５２】
また、シリコン基板１の第２面１ｂ側に第１パッシベーション層９ａを設ける場合は、第２および第３金属ペーストを塗布する前に、例えば、ＡＬＤ法、ＰＥＣＶＤ法、蒸着法またはスパッタリング法などを用いてシリコン基板１の第２面１ｂ側に形成すればよい。次いで、第３金属ペーストを第１パッシベーション層９ａの上に直接、所定領域に塗布し、最高温度が６００〜８００℃の高温の熱処理を行なうファイヤースルー法を利用すればよい。このファイヤースルー法では、塗布された第３金属ペースト成分が第１パッシベーション層９ａを突き破り、シリコン基板１の第２面１ｂ側に第３半導体層４が形成されつつ、その上に第３電極８が形成される。形成領域としては、例えば、図５に示すように第２面１ｂのうち第２電極７の一部が形成される領域内を含めて形成すればよい。また、第２電極７はシリコン基板１と直接接触する必要はなく、第２電極７とシリコン基板１との間に第１パッシベーション層９ａが存在していてもよい。
【００５３】
また、第２電極７および第３電極８は、各々の金属ペーストを塗布したのち、同時に焼成して形成してもよい。このように形成することによって、生産性が向上するとともに、シリコン基板１にかかる熱履歴を低減して、太陽電池素子１０の出力特性を向上させることができる。
【００５４】
なお、本発明は上記形態に限定されるものではなく、多くの修正および変更を加えることができる。
【００５５】
例えば、パッシベーション層９を形成する前に、シリコン基板１を洗浄してもよい。洗浄工程としては、例えば、フッ酸処理、ＲＣＡ洗浄（米国ＲＣＡ社が開発した洗浄法であり、高温・高濃度の硫酸・過酸化水素水、希フッ酸（室温）、アンモニア水・過酸化水素水、または、塩酸・過酸化水素水などによる洗浄方法）および該洗浄後のフッ酸処理、またはＳＰＭ（Sulfuric Acid/Hydrogen Peroxide/Water Mixture）洗浄および該洗浄後の
フッ酸処理等による洗浄方法を用いることができる。
【００５６】
また、第１パッシベーション層９ａを形成する工程の後の任意の工程において、水素を含んだガスを用いてアニール処理を行なうことで、さらに、シリコン基板１における再結合速度を低下させることが可能である。
【００５７】
また、例えば、太陽電池素子１０は第１電極６の一部を第２主面１０ｂ側に設けたメタル・ラップ・スルー構造や第１電極６をすべて第２主面１０ｂ側に設けたＩＢＣ構造のバックコンタクト太陽電池素子であっても構わない。
【００５８】
＜太陽電池モジュール＞
本実施形態に係る太陽電池モジュール２０について、図７（ａ）および図７（ｂ）を用いて詳細に説明する。太陽電池モジュール２０は、上述した本実施形態の太陽電池素子１０を１つ以上備えている。具体的には、太陽電池モジュール２０においては、上記太陽電池素子１０が複数電気的に接続されている。
【００５９】
単独の太陽電池素子１０の電気出力が小さい場合など、複数の太陽電池素子１０を直列および並列に接続することで太陽電池モジュール２０が構成される。この太陽電池モジュール２０を複数個組み合わせることによって、実用的な電気出力の取り出しが可能となる。
【００６０】
図７（ａ）に示すように、太陽電池モジュール２０は、例えば、Ｎａを含有したソーダライムガラスなどの透光性基板２２と、透明のＥＶＡまたはエチレン−α−オレフィン共重合体などからなる表側封止材２４と、複数の太陽電池素子１０と、これら複数の太陽電池素子１０を接続する配線部材２１と、ＥＶＡまたはエチレン−α−オレフィン共重合体などからなる裏側封止材２５と、ポリエチレンテレフタレート（ＰＥＴ）、ポリフッ化ビニル樹脂（ＰＶＦ）等の材料からなり、単層または積層構造の裏面保護材２３とを主として備えている。
【００６１】
隣接する太陽電池素子１０同士は、一方の太陽電池素子１０の第１電極６と他方の太陽電池素子１０の第２電極７とが配線部材２１によって接続されることで、互いに電気的に直列に接続されている。
【００６２】
配線部材２１としては、例えば、厚さ０．１〜０．２ｍｍ程度、幅２ｍｍ程度の銅箔の全面を半田材料によって被覆された部材が用いられる。
【００６３】
また、直列接続された複数の太陽電池素子１０のうち、最初の太陽電池素子１０と最後の太陽電池素子１０の電極の一端は、各々、出力取出部である端子ボックス２７に、出力取出配線２６によって接続される。また、図７（ａ）では図示を省略しているが、図７（ｂ）に示すように、太陽電池モジュール２０は、アルミニウムなどからなる枠２８を備えていてもよい。
【００６４】
また、太陽電池モジュール２０において、白色系の裏側封止材２５を用いることによって、高機能の裏面反射構造を実現することが可能である。
【００６５】
＜太陽電池システム＞
次に、複数の太陽電池モジュール２０を用いた太陽光発電システムの一例について説明する。太陽光発電システムは、図８に示すように、電気的に直列接続された太陽電池モジュール２０が、トランスレス方式のパワーコンディショナ３１と接続され、商用電力系統３２と並列に接続された構成である。また、各太陽電池モジュール２０は、地絡３３ａを有する。トランスレス方式のパワーコンディショナ３１は、太陽電池モジュール２０および商用系統３２側と絶縁されていないので、地絡３３ｂを有する。
【００６６】
また、パワーコンディショナ３１等の回路側における損失は、直流回路においてはＩ２Ｒに従うことから、電流に対する電圧の比率が高いほど、小さくすることができる。そこで、理論上、太陽電池モジュール２０の直列枚数が多くして電圧を大きくするほど、損失を小さくすることができる。このため、最大システム電圧は、世界標準は１０００Ｖであり、日本標準もこれに従って高める方向にある。このように、最大システム電圧が大きくなれば、ＰＩＤの発生する可能性が高まる。
【００６７】
メガソーラーは、このような太陽光発電システムを多数集積したものである。１ＭＷ以上を有する太陽光電池システムにおいて、本実施形態に係る太陽電池モジュール２０を用いることによって、ＰＩＤの発生が低減される。
【００６８】
以上、本発明に係るいくつかの実施形態について例示したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない限り任意のものとすることがで
きることは言うまでもない。
【実施例】
【００６９】
以下に、上記実施形態のより具体的な実施例について説明する。まず、シリコン基板１として、１辺が１５６ｍｍで厚さが約２００μｍの多結晶シリコン基板を複数準備した。これらの多結晶シリコン基板は、予めｐ型の導電型を呈するようにボロンをドープしたものを用いた。
【００７０】
準備したそれぞれの多結晶シリコン基板の第１面１ａ側に、ＲＩＥ（Reactive Ion Etching）法を用いて、図３に示すような凹凸形状１ｄを形成した。
【００７１】
次に、リンを拡散させて、シート抵抗が９０Ω／□程度となるｎ型の第１半導体層２を基板１の表面に形成した。なお、第３面１ｃおよび第２面１ｂ側に形成された第１半導体層２はフッ硝酸溶液で除去し、その後、第１半導体層２上に残った燐ガラスをフッ酸溶液で除去した。
【００７２】
次に、シリコン基板１の第１面１ａおよび第３面１ｃの上にはプラズマＣＶＤ法によって窒化シリコンからなる反射防止層５を形成した。また、反射防止層５の膜密度が異なる実施例１〜７の形成条件としては、高周波電源の周波数を２８５ｋＨｚとし、シリコン基板１の加熱温度を４５０〜６００℃とし、反応圧力を０．２５〜１Ｐａとした。
【００７３】
また、シリコン基板１の第２面１ｂの上にはＡＬＤ（Atomic Layer Deposition）法に
よって酸化アルミニウム層からなる第１パッシベーション層９ａを形成した。
【００７４】
そして、第１面１ａ側には主成分として銀を含む第１金属ペーストを図１に示すような線状パターンに塗布し、第２面１ｂ側には、主成分として銀を含む第２金属ペーストを図４に示すような第２電極７のパターンに塗布し、主成分としてアルミニウムを含む第３金属ペーストを図５に示すような第３電極１８のパターンに塗布した。その後、これらのペーストのパターンを（７５０℃）焼成することによって、図６に示すように、第３半導体層４、第１電極６、第２電極７および第３電極８を形成した。なお、第１電極６および第３電極８は、第１および第３金属ペーストをファイヤースルー法を利用することによって、それぞれシリコン基板１と接続するようにした。以上のようにして太陽電池素子１０を作製した。
【００７５】
また、比較例における太陽電池素子１０の反射防止層５の形成条件は、高周波電源の周波数を１３．５６ＭＨｚとし、基板加熱温度を３００℃とし、反応圧力を１００Ｐａとした。
【００７６】
このように作製した各実施例の太陽電池素子１０を４枚ずつ直列に接続した。次いで、太陽電池素子１０の第１主面側から順にソーダライムガラスからなる透光性基板２２と、透明のＥＶＡからなる表側封止材２４と、互いに接続された複数の太陽電池素子１０と、ＥＶＡからなる裏側封止材２５と、ポリエチレンテレフタレート（ＰＥＴ）からなる裏面保護材２３と、周囲にアルミニウムからなる枠２８とを備えた太陽電池モジュール２０を作製した。
【００７７】
ここで、膜密度を測定するため上記と同様な条件で表面研磨された単結晶シリコン基板上に反射防止層５と同等の窒化シリコン膜を形成し、ペーストの焼成温度と同等の７５０℃で加熱処理して試料を作製した。実施例および比較例の各試料について、Ｘ線回折装置を用いたＸ線反射率測定法によって窒化シリコン膜の膜密度を測定した。
【００７８】
また、実施例および比較例の太陽電池モジュールについて、初期の太陽電池素子出力特性（電力Ｗ）を測定した。なお、これらの特性の測定はＪＩＳ Ｃ ８９１４に基づいて、ＡＭ（Air Mass）１．５および１００ｍＷ／ｃｍ２の照射の条件下にて測定した。そして、温度８５℃、湿度９０％の雰囲気において太陽電池モジュールの出力端子にマイナス端子を接続し、フレームにプラス単位を接続して１０００Ｖを印加し、１００時間保持し、処理後の太陽電池素子出力特性（電力Ｗ）を測定した。劣化率を（初期の電力−処理後の電力）／初期の電力×１００（％）で評価した。これらの測定結果を表１に示す。
【００７９】
【表１】
2014011246.tif 000003
【００８０】
実施例１〜７は比較例に比べて劣化率の低下が低いことを確認した。また、実施例３〜７は劣化率が１０％以下とさらに低いことを確認した。但し、実施例７は実施例１〜６に比べて初期の太陽電池素子出力特性が８０％程度と低くかった。これは、反射防止層５の密度が高すぎるために第１電極６のファイヤースルーが十分ではなく、第１電極６のコンタクト抵抗が高くなり出力特性が低くなったと推察される。
【符号の説明】
【００８１】
１    ：シリコン基板
１ａ：第１面
１ｂ：第２面
１ｃ：第３面
２    ：第１半導体層（第１半導体領域）
３    ：第２半導体層（第２半導体領域）
４    ：第３半導体層
５    ：反射防止層
６    ：第１電極
６ａ：第１出力取出電極
６ｂ：第１集電電極
７    ：第２電極
８    ：第３電極
９    ：パッシベーション層
９ａ：第１パッシベーション層
９ｂ：第２パッシベーション層
１０  ：太陽電池素子
１０ａ：第１主面
１０ｂ：第２主面
１０ｃ：側面
２０  ：太陽電池モジュール
２１  ：配線部材
２２  ：透光性基板
２３  ：裏面保護材
２４  ：表側封止材
２５  ：裏側封止材
２６  ：出力取出配線
２７  ：端子ボックス
２８  ：枠
３１  ：パワーコンディショナ
３２  ：商用系統
３３ａ、３３ｂ：地絡
【図１】
2014011246.tif 000004
【図２】
2014011246.tif 000005
【図３】
2014011246.tif 000006
【図４】
2014011246.tif 000007
【図５】
2014011246.tif 000008
【図６】
2014011246.tif 000009
【図７】
2014011246.tif 000010
【図８】
2014011246.tif 000011