(57)【要約】【課題】機能素子が配置される空洞部を画成する被覆層がたわむことを抑制することができる電子装置を提供する。【解決手段】電子装置１００は、基板１０と、基板１０の上方に形成され、内部に機能素子２０が配置された空洞部３０と、空洞部３０を画成する被覆構造体４０と、を含み、被覆構造体４０は、基板１０の上方であって、空洞部３０の周囲に形成された第１包囲壁４２と、第１包囲壁４２の上方であって、空洞部３０の周囲に形成された第２包囲壁４４と、空洞部３０の上面を画成する被覆層４６と、を有し、第２包囲壁４４は、平面視において、第１包囲壁４２の内側に位置している。【選択図】図１
2014057125.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成され、内部に機能素子が配置された空洞部と、
前記空洞部を画成する被覆構造体と、
を含み、
前記被覆構造体は、
前記基板の上方であって、前記空洞部の周囲に形成された第１包囲壁と、
前記第１包囲壁の上方であって、前記空洞部の周囲に形成された第２包囲壁と、
前記空洞部の上面を画成する被覆層と、
を有し、
前記第２包囲壁は、平面視において、前記第１包囲壁の内側に位置している、電子装置。
【請求項２】
請求項１において、
前記被覆層は、前記第２包囲壁と一体に形成されている、電子装置。
【請求項３】
請求項１または２において、
前記被覆構造体は、前記第１包囲壁と前記第２包囲壁との間であって、前記空洞部の周囲に形成された第３包囲壁を有し、
前記第３包囲壁は、平面視において、前記第１包囲壁の内側に位置し、
前記第２包囲壁は、平面視において、前記第３包囲壁の内側に位置している、電子装置。
【請求項４】
請求項１ないし３のいずれか１項において、
前記第１包囲壁および前記第２包囲壁は、前記空洞部の側面を画成している、電子装置。
【請求項５】
基板の上方に機能素子を形成する工程と、
前記機能素子を覆うように、前記基板の上方に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層に、前記機能素子を囲む第１包囲壁を形成する工程と、
前記第１層間絶縁層の上方に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層に、前記機能素子を囲む第２包囲壁を形成する工程と、
前記第２層間絶縁層の上方に被覆層を形成する工程と、
前記被覆層に貫通孔を形成する工程と、
前記貫通孔を通して前記機能素子の上方の前記第１層間絶縁層および前記第２層間絶縁層を除去し、空洞部を形成する工程と、
を含み、
前記第２包囲壁を形成する工程では、前記第２包囲壁を、平面視において、前記第１包囲壁の内側に形成する、電子装置の製造方法。
【請求項６】
請求項５において、
前記被覆層を形成する工程では、前記被覆層を前記第２包囲壁と一体に形成する、電子装置の製造方法。
【請求項７】
請求項５または６において、
前記第２層間絶縁層を形成する工程の前に、前記第１層間絶縁層の上方に第３層間絶縁層を形成する工程と、
前記第３層間絶縁層に、前記機能素子を囲む第３包囲壁を形成する工程と、
を含み、
前記第３包囲壁を形成する工程では、前記第３包囲壁を、平面視において、前記第１包囲壁の内側に形成し、
前記第２包囲壁を形成する工程では、前記第２包囲壁を、平面視において、前記第３包囲壁の内側に形成する、電子装置の製造方法。
【請求項８】
請求項１ないし４のいずれか１項に記載の電子装置と、
前記電子装置の前記機能素子と電気的に接続された回路部と、
を含む、発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置およびその製造方法、並びに発振器に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）は、微小構造体形成技術の１つで、例えば、ミクロンオーダーの微細な電子機械システムを作る技術やその製品のことをいう。
【０００３】
ＭＥＭＳ技術により製造される主なデバイスとしては、振動子、センサー、アクチュエーター等がある。このようなＭＥＭＳデバイスとして、可動部を備え、その可動部の微小な変位による静電容量の変化を信号として読み出すものが多く知られている。ＭＥＭＳデバイスでは、可動部の変位は非常に微小であり、変位の妨げになる空気などのガスが、デバイスの性能、および信頼性の低下を引き起こす要因となる。例えば、振動子や圧力センサーなどは、空気等のガスに起因する抵抗を減少させると、周波数精度、感度等の性能が著しく向上することが知られており、ＭＥＭＳデバイスの周囲のガスは可能な限り少ないことが望ましい。このため、ＭＥＭＳデバイスを減圧状態にした空洞部に配置して気密に封止することにより、デバイス特性の向上を図る方法が検討されている。また、封止の方法、封止構造などにより、空洞部内の真空度を向上させる試みもなされている。
【０００４】
例えば、特許文献１には、ＭＥＭＳデバイス等の機能素子が配置された空洞部を画成する被覆構造体を備えた電子装置が開示されている。特許文献１の電子装置では、被覆構造体が、層間絶縁膜と配線層の積層構造を有し、かつ、空洞部を上方から被覆する上方被覆部（被覆層）を配線層の一部で構成している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１１４３５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の電子装置では、例えば、電子基板への実装時に用いられるポリイミドなどの保護樹脂を塗布する際に、塗布の圧力により、空洞部を上方から被覆する被覆層がたわむ場合がある。また、例えば、チップ化する際のダイシングの圧力や基板の裏面を研削する際の圧力によって、空洞部を上方から被覆する被覆層がたわむ場合がある。被覆層がたわむと、空洞部内の真空度が低下するという問題や、最悪の場合、被覆層と機能素子とが接触するという問題が起きることがある。
【０００７】
本発明のいくつかの態様に係る目的の１つは、機能素子が配置される空洞部を画成する被覆層がたわむことを抑制することができる電子装置およびその製造方法を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、上記電子装置を含む発振器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る電子装置は、
基板と、
前記基板の上方に形成され、内部に機能素子が配置された空洞部と、
前記空洞部を画成する被覆構造体と、
を含み、
前記被覆構造体は、
前記基板の上方であって、前記空洞部の周囲に形成された第１包囲壁と、
前記第１包囲壁の上方であって、前記空洞部の周囲に形成された第２包囲壁と、
前記空洞部の上面を画成する被覆層と、
を有し、
前記第２包囲壁は、平面視において、前記第１包囲壁の内側に位置している。
【０００９】
このような電子装置によれば、第２包囲壁が、平面視において、第１包囲壁の内側に位置しているため、被覆層の空洞部の上方を覆う領域の面積を小さくすることができる。そのため、被覆層がたわむことを抑制することができる。
【００１０】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１１】
本発明に係る電子装置において、
前記被覆層は、前記第２包囲壁と一体に形成されていてもよい。
【００１２】
このような電子装置によれば、被覆層がたわむことを抑制することができる。
【００１３】
本発明に係る電子装置において、
前記被覆構造体は、前記第１包囲壁と前記第２包囲壁との間であって、前記空洞部の周囲に形成された第３包囲壁を有し、
前記第３包囲壁は、平面視において、前記第１包囲壁の内側に位置し、
前記第２包囲壁は、平面視において、前記第３包囲壁の内側に位置していてもよい。
【００１４】
このような電子装置によれば、被覆層がたわむことを、より抑制することができる。
【００１５】
本発明に係る電子装置において、
前記第１包囲壁および前記第２包囲壁は、前記空洞部の側面を画成していてもよい。
【００１６】
このような電子装置によれば、被覆層がたわむことを抑制することができる。
【００１７】
本発明に係る電子装置の製造方法は、
基板の上方に機能素子を形成する工程と、
前記機能素子を覆うように、前記基板の上方に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層に、前記機能素子を囲む第１包囲壁を形成する工程と、
前記第１層間絶縁層の上方に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層に、前記機能素子を囲む第２包囲壁を形成する工程と、
前記第２層間絶縁層の上方に被覆層を形成する工程と、
前記被覆層に貫通孔を形成する工程と、
前記貫通孔を通して前記機能素子の上方の前記第１層間絶縁層および前記第２層間絶縁層を除去し、空洞部を形成する工程と、
を含み、
前記第２包囲壁を形成する工程では、前記第２包囲壁を、平面視において、前記第１包囲壁の内側に形成する。
【００１８】
このような電子装置の製造方法によれば、第２包囲壁が、平面視において、第１包囲壁
の内側に形成されるため、被覆層の空洞部の上方を覆う領域の面積を小さくすることができる。そのため、被覆層がたわむことを抑制することができる電子装置を得ることができる。
【００１９】
本発明に係る電子装置の製造方法において、
前記被覆層を形成する工程では、前記被覆層を前記第２包囲壁と一体に形成してもよい。
【００２０】
このような電子装置の製造方法によれば、被覆層がたわむことを抑制することができる電子装置を得ることができる。
【００２１】
本発明に係る電子装置の製造方法において、
前記第２層間絶縁層を形成する工程の前に、前記第１層間絶縁層の上方に第３層間絶縁層を形成する工程と、
前記第３層間絶縁層に、前記機能素子を囲む第３包囲壁を形成する工程と、
を含み、
前記第３包囲壁を形成する工程では、前記第３包囲壁を、平面視において、前記第１包囲壁の内側に形成し、
前記第２包囲壁を形成する工程では、前記第２包囲壁を、平面視において、前記第３包囲壁の内側に形成してもよい。
【００２２】
このような電子装置の製造方法によれば、被覆層がたわむことをより抑制することができる電子装置を得ることができる。
【００２３】
本発明に係る発振器は、
本発明に係る電子装置と、
前記電子装置の前記機能素子と電気的に接続された回路部と、
を含む。
【００２４】
このような発振器は、機能素子が配置される空洞部を画成する被覆層がたわむことを抑制することができる電子装置を含むことができる。
【図面の簡単な説明】
【００２５】
【図１】本実施形態に係る電子装置を模式的に示す断面図。
【図２】本実施形態に係る電子装置を模式的に示す平面図。
【図３】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態の変形例に係る電子装置を模式的に示す断面図。
【図９】本実施形態の変形例に係る電子装置を模式的に示す平面図。
【図１０】本実施形態に係る発振器を示す回路図。
【図１１】本実施形態の変形例に係る発振器を示す回路図。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２７】
１．  電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００を模式的に示す断面図である。図２は、本実施形態に係る電子装置１００を模式的に示す平面図である。なお、図１は、図２のＩ−Ｉ線断面図である。
【００２８】
電子装置１００は、図１に示すように、基板１０と、機能素子２０と、空洞部３０と、被覆構造体４０と、を含む。さらに、電子装置１００は、層間絶縁層５０，５２と、パッシベーション層６０と、を含むことができる。
【００２９】
基板１０は、図１に示すように、支持基板１２と、第１下地層１４と、第２下地層１６と、を有することができる。
【００３０】
支持基板１２としては、例えば、シリコン基板等の半導体基板を用いる。支持基板１２として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。
【００３１】
第１下地層１４は、支持基板１２上に形成されている。第１下地層１４としては、例えば、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）絶縁層、セミリセスＬＯＣＯＳ絶縁層、トレンチ絶縁層を用いる。第１下地層１４は、機能素子２０と、他の素子（例えばトランジスター、図示せず）と、を電気的に分離することができる。
【００３２】
第２下地層１６は、第１下地層１４上に形成されている。第２下地層１６としては、例えば、窒化シリコン層を用いる。第２下地層１６は、後述するリリース工程において、エッチングストッパー層として機能することができる。
【００３３】
機能素子２０は、基板１０上に形成され、空洞部３０に収容（配置）されている。機能素子２０は、例えば、片持ち梁型のＭＥＭＳ振動子である。図示の例では、機能素子２０は、基板１０上に形成された第１電極２２と、第１電極２２と間隔を空けて形成された第２電極２４と、を有している。
【００３４】
第２電極２４は、基板１０上に形成された支持部２４ａと、支持部２４ａから延出し第１電極２２に対向して配置された梁部２４ｂと、を有することできる。第１電極２２および第２電極２４の材質としては、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
【００３５】
機能素子２０では、第１電極２２および第２電極２４の間に電圧（交番電圧）が印加されると、梁部２４ｂは、電極２２，２４間に発生する静電力により、基板１０の厚み方向に振動する。
【００３６】
なお、機能素子２０は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型の振動子でもよい。また、機能素子２０は、第２電極が、支持部と、支持部から互い反対方向に延出する第１梁部および第２梁部と、を有し、第１梁部および第２梁部の各々に対向して、第１電極が形成された振動子であってもよい。また、機能素子２０は、例えば、ＭＥＭＳ振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。このように、電子装置１００は、空洞部３０に収容されうる任意の機能素子を備えることができる。
【００３７】
空洞部３０は、機能素子２０を収容するための空間である。図示の例では、空洞部３０は、基板１０、および被覆構造体４０によって画成（規定）されている。空洞部３０内は、例えば、減圧状態である。これにより、機能素子２０の動作精度の向上を図ることができる。なお、図示はしないが、空洞部３０は、さらに層間絶縁層５０，５２によって画成されていてもよい。
【００３８】
被覆構造体４０は、空洞部３０を画成（規定）している。被覆構造体４０は、第１導電層４１と、第１包囲壁４２と、第２導電層４３と、第２包囲壁４４と、被覆層４６と、封止層４８と、を含んで構成されている。図示の例では、基板１０側から、第１導電層４１、第１包囲壁４２、第２導電層４３、第２包囲壁４４、被覆層４６、封止層４８の順で積層されている。
【００３９】
第１導電層４１は、基板１０上に形成されている。第１導電層４１は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコン層である。第１導電層４１は、空洞部３０の周囲に機能素子２０を囲むように形成されている。第１導電層４１の平面形状は、例えば、四角形状である。なお、第１導電層４１の平面形状は特に限定されず、例えば、円形状、多角形状等の任意の形状をとることができる。
【００４０】
第１包囲壁４２は、第１導電層４１上に形成されている。第１包囲壁４２は、空洞部３０の周囲に形成されている。第１包囲壁４２は、例えば、図２に示すように平面視において、機能素子２０を囲む閉じた形状を有している。第１包囲壁４２の平面形状は、図示の例では、四角形状である。なお、第１包囲壁４２の平面形状は特に限定されず、円形状、多角形状等の任意の形状をとることができる。第１包囲壁４２は、図示の例では、空洞部３０の側面を画成している。図示の例では、平面視において、第１包囲壁４２で囲まれる領域内に、機能素子２０が形成される。すなわち、平面視において、第１包囲壁４２で囲まれる領域の大きさや形状は、機能素子２０の大きさや形状によって決定される。第１包囲壁４２は、第１層間絶縁層５０に形成されている。第１包囲壁４２は、例えば、第１層間絶縁層５０をエッチングして貫通孔を形成し、その貫通孔を金属材料で埋め込むことによって形成される。すなわち、第１包囲壁４２は、第１導電層４１と第２導電層４３とを接続するビアである。
【００４１】
第２導電層４３は、第１包囲壁４２上に形成されている。図示の例では、第２導電層４３は、さらに、第１層間絶縁層５０上に形成されている。第２導電層４３は、第１包囲壁４２と一体に形成されている。すなわち、第２導電層４３と第１包囲壁４２とは、同じ工程で形成されることができる。第２導電層４３は、平面視において、空洞部３０の周囲に機能素子２０を囲むように形成されている。第２導電層４３は、例えば、平面視において、機能素子２０を囲む閉じた形状を有している。第２導電層４３の平面形状は、図示の例では、四角形状である。なお、第２導電層４３の平面形状は特に限定されず、円形状、多角形状等の任意の形状をとることができる。第１包囲壁４２および第２導電層４３は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。
【００４２】
第２包囲壁４４は、第２導電層４３上に形成されている。第２包囲壁４４は、空洞部３０の周囲に形成されている。第２包囲壁４４は、例えば、平面視において、機能素子２０を囲む閉じた形状を有している。第２包囲壁４４の平面形状は、図示の例では、四角形状である。なお、第２包囲壁４４の平面形状は特に限定されず、円形状、多角形状等の任意の形状をとることができる。第２包囲壁４４は、空洞部３０の側面を画成している。第２包囲壁４４は、第２層間絶縁層５２に形成されている。第２包囲壁４４は、例えば、第２層間絶縁層５２をエッチングして貫通孔を形成し、その貫通孔を金属材料で埋め込むこと
によって形成される。すなわち、第２包囲壁４４は、第２導電層４３と被覆層４６とを接続するビアである。
【００４３】
第２包囲壁４４は、図２に示すように平面視において、第１包囲壁４２の内側に位置している。そのため、平面視において、第２包囲壁４４で囲まれる領域の面積は、第１包囲壁４２で囲まれる領域の面積よりも小さい。ここで、第２包囲壁４４が、平面視において、第１包囲壁４２の内側に位置している場合とは、平面視において、第１包囲壁４２の内縁の内側に第２包囲壁４４の内縁が位置していればよく、例えば第１包囲壁４２の一部と第２包囲壁４４の一部とが重なっている場合も含む。第２包囲壁４４は、平面視において、第１包囲壁４２によって囲まれた領域内にのみ配置されている。
【００４４】
被覆層４６は、空洞部３０を上方から覆って形成されている。被覆層４６は、空洞部３０の上面を画成している。被覆層４６は、図示の例では、空洞部３０上、第２包囲壁４４上、および第２層間絶縁層５２上に形成されている。被覆層４６は、平面視において、少なくとも第２包囲壁４４で囲まれた領域上に形成される。被覆層４６は、第２包囲壁４４と一体に形成されている。すなわち、被覆層４６と第２包囲壁４４とは、同じ工程で形成されることができる。被覆層４６には、貫通孔４６ａが設けられている。図示の例では、貫通孔４６ａは、１８個設けられているが、その数は限定されない。後述するように、空洞部３０を形成するリリース工程において、貫通孔４６ａを通して、エッチング液やエッチングガスを供給することができる。第２包囲壁４４および被覆層４６は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。
【００４５】
封止層４８は、被覆層４６上に配置されている。封止層４８は、被覆層４６に形成された貫通孔４６ａを塞いでいる。これにより、貫通孔４６ａを通じて、外部から気体等が空洞部３０に侵入することを防ぐことができる。封止層４８は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。被覆層４６および封止層４８は、空洞部３０を上方から覆って、空洞部３０を封止する封止部材として機能することができる。
【００４６】
被覆構造体４０には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、被覆構造体４０を、電磁シールドとして機能させることができる。そのため、機能素子２０を、外部と電気的に遮蔽することができる。
【００４７】
パッシベーション層６０は、被覆層４６上および第２層間絶縁層５２上に形成されている。パッシベーション層６０は、例えば、窒化シリコン層である。
【００４８】
本実施形態に係る電子装置１００は、例えば、以下の特徴を有する。
【００４９】
電子装置１００では、空洞部３０を画成する被覆構造体４０が、基板１０の上方であって、空洞部３０の周囲に形成された第１包囲壁４２と、第１包囲壁４２の上方であって、空洞部３０の周囲に形成された第２包囲壁４４と、空洞部３０の上面を画成する被覆層４６と、を有し、第２包囲壁４４は、平面視において、第１包囲壁４２の内側に位置している。このように、第２包囲壁４４が、平面視において、第１包囲壁４２の内側に位置しているため、例えば第１包囲壁４２と第２包囲壁４４とが平面視において重なるように形成されている場合と比べて、機能素子２０を形成する領域を確保しつつ、被覆層４６の空洞部３０の上方を覆う領域の面積を小さくすることができる。そのため、被覆層４６がたわむことを抑制することができる。したがって、例えば、電子基板への実装時に用いられるポリイミドなどの保護樹脂を塗布する際に、塗布の圧力により、被覆層４６がたわんで機能素子２０と接触することを防ぐことができる。また、例えば、チップ化する際のダイシングでの圧力や基板１０の裏面を研削する際の圧力によって、被覆層４６がたわんで機能
素子２０と接触することを防ぐことができる。また、本実施形態に係る電子装置１００によれば、被覆構造体４０の機械的強度を向上させることができる。
【００５０】
２．  電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図３〜図７は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
【００５１】
図３に示すように、支持基板１２上に第１下地層１４を形成する。第１下地層１４は、例えば、ＬＯＣＯＳ法、ＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）法により形成される。
【００５２】
次に、第１下地層１４上に第２下地層１６を形成する。第２下地層１６は、例えば、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法により成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。本工程により、基板１０を形成することができる。
【００５３】
図４に示すように、第２下地層１６上に第１電極２２を形成する。第１電極２２は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第１電極２２が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。
【００５４】
次に、第１電極２２を覆うように、犠牲層７０を形成する。犠牲層７０は、例えば、酸化シリコン層である。犠牲層７０は、第１電極２２が熱酸化されることにより形成される。犠牲層７０の膜厚は、第１電極２２の結晶性や不純物濃度を調整することにより、制御することができる、なお、犠牲層７０を、ＣＶＤ法やスパッタ法を用いて形成してもよい。
【００５５】
次に、第２電極２４および第１導電層４１を形成する。第２電極２４は、犠牲層７０および第２下地層１６上に形成される。第１導電層４１は、第２下地層１６上に形成される。第２電極２４および第１導電層４１は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第２電極２４および第１導電層４１が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。このように本工程では、第２電極２４および第１導電層４１を同一工程で形成することができる。なお、第１導電層４１は、第２電極２４と同一工程で形成されずに、第１電極２２と同一工程で形成されてもよい。本工程により、基板１０上に機能素子２０を形成することができる。
【００５６】
図５に示すように、機能素子２０を覆うように、基板１０の上方に第１層間絶縁層５０を形成する。第１層間絶縁層５０は、例えば、ＣＶＤ法や塗布（スピンコート）法などで形成することができる。第１層間絶縁層５０を形成した後に、第１層間絶縁層５０の表面を平坦化する処理を行ってもよい。次に、第１層間絶縁層５０をパターニングして、第１層間絶縁層５０を貫通する貫通孔５１を形成する。貫通孔５１は、平面視において、機能素子２０を囲むように形成される。
【００５７】
次に、第１包囲壁４２および第２導電層４３を形成する。第１包囲壁４２は、貫通孔５１内に形成される。第２導電層４３は、第１包囲壁４２上および第１層間絶縁層５０上に形成される。第１包囲壁４２および第２導電層４３は、例えば、スパッタ法、めっき法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。本工程において、第１包囲壁４２および第２導電
層４３を同一工程で形成することができる。第１包囲壁４２および第２導電層４３は、一体に形成される。
【００５８】
図６に示すように、第１層間絶縁層５０および第２導電層４３を覆うように第２層間絶縁層５２を形成する。第２層間絶縁層５２は、例えば、ＣＶＤ法や塗付(スピンコート)法により形成される。第２層間絶縁層５２を形成した後に、第２層間絶縁層５２の表面を平坦化する処理を行ってもよい。次に、第２層間絶縁層５２をパターニングして、第２層間絶縁層５２を貫通する貫通孔５３を形成する。貫通孔５３は、平面視において、貫通孔５１（第１包囲壁４２）の内側であって、機能素子２０を囲むように形成される。
【００５９】
次に、第２包囲壁４４および被覆層４６を形成する。第２包囲壁４４は、貫通孔５３内に形成される。被覆層４６は、第２包囲壁４４上および第２層間絶縁層５２上に形成される。第２包囲壁４４および被覆層４６は、例えば、スパッタ法、めっき法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第２包囲壁４４は、第１包囲壁４２が形成された貫通孔５１の内側に位置している貫通孔５３内に形成されるため、第１包囲壁４２の内側に形成される。本工程において、第２包囲壁４４および被覆層４６を同一工程で形成することができる。第２包囲壁４４および被覆層４６は、一体に形成される。
【００６０】
次に、被覆層４６をパターニングして、貫通孔４６ａを形成する。なお、貫通孔４６ａは、被覆層４６を形成する工程において、同時に形成されてもよい。これにより、製造工程の簡略化を図ることができる。
【００６１】
図７に示すように、貫通孔４６ａにエッチング液またはエッチングガスを通して、機能素子２０の上方の層間絶縁層５０，５２および犠牲層７０を除去し、空洞部３０を形成する（リリース工程）。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムの混合液）などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行われる。包囲壁４２，４４、導電層４１，４３、および被覆層４６が、リリース工程においてエッチングされない材料で形成されることにより、空洞部３０が包囲壁４２，４４の外側へ拡がることを防止することができる。また、第２下地層１６は、エッチングストッパー層として機能することができる。
【００６２】
次に、被覆層４６上および第２層間絶縁層５２上にパッシベーション層６０を形成する。パッシベーション層６０は、例えば、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。
【００６３】
図１に示すように、被覆層４６およびパッシベーション層６０上に、貫通孔４６ａを塞ぐ封止層４８を形成する。封止層４８は、例えば、ＣＶＤ法やスパッタ法など気相成長法により成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。これにより、空洞部３０を減圧状態のまま封止することができる。本工程により、被覆構造体４０が形成される。
【００６４】
以上の工程により、電子装置１００を製造することができる。
【００６５】
本実施形態に係る電子装置の製造方法は、例えば、以下の特徴を有する。
【００６６】
本実施形態に係る電子装置の製造方法では、第１層間絶縁層５０に、機能素子２０を囲む第１包囲壁４２を形成する工程と、第２層間絶縁層５２に、機能素子２０を囲む第２包囲壁４４を形成する工程と、を含み、第２包囲壁４４を形成する工程では、第２包囲壁４
４を、平面視において、第１包囲壁４２の内側に形成する。これにより、被覆層４６がたわむことを抑制することができる電子装置を得ることができる。
【００６７】
３．  電子装置の変形例
次に、本実施形態に係る電子装置の変形例について、図面を参照しながら説明する。図８は、本実施形態の変形例に係る電子装置２００を模式的に示す断面図である。図９は、本実施形態の変形例に係る電子装置２００を模式的に示す平面図である。なお、図８は、図９のＶＩＩＩ−ＶＩＩＩ線断面図である。以下、本実施形態の変形例に係る電子装置２００において、上述した電子装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００６８】
上述した電子装置１００は、図１および図２に示すように、第１導電層４１、第２導電層４３および被覆層４６を積層した３層構造を有していた。
【００６９】
これに対して、電子装置２００は、図８および図９に示すように、第１導電層４１、第２導電層４３、第３導電層２４３、第４導電層２４５、第５導電層２４７、および被覆層４６を積層した６層構造を有している。
【００７０】
電子装置２００は、電子装置１００の構成部材に加えて、さらに、包囲壁２４２、２４４，２４６と、導電層２４３，２４５，２４７と、層間絶縁層５４，５６，５８と、を含むことができる。
【００７１】
第３包囲壁２４２、第４包囲壁２４４、および第５包囲壁２４６は、図８に示すように、第１包囲壁４２と第２包囲壁４４との間に形成されている。第３包囲壁２４２、第４包囲壁２４４、および第５包囲壁２４６は、図９に示すように平面視において、第１包囲壁４２の内側に位置している。第２包囲壁４４は、第３包囲壁２４２、第４包囲壁２４４、および第５包囲壁２４６の内側に位置している。電子装置２００では、被覆構造体４０は、包囲壁４２，４４，２４２，２４４，２４６と、導電層４１，４３，２４３，２４５，２４７と、被覆層４６と、封止層４８と、を含んで構成されている。図示の例では、基板１０側から、第１導電層４１、第１包囲壁４２、第２導電層４３、第３包囲壁２４２、第３導電層２４３、第４包囲壁２４４、第４導電層２４５、第５包囲壁２４６、第５導電層２４７、第２包囲壁４４、被覆層４６、封止層４８の順で積層されている。
【００７２】
第３包囲壁２４２は、第２導電層４３上に形成されている。第３包囲壁２４２は、第３層間絶縁層５４に形成されている。第３包囲壁２４２は、例えば、第３層間絶縁層５４をエッチングして貫通孔を形成し、その貫通孔を金属材料で埋め込むことによって形成される。すなわち、第３包囲壁２４２は、第２導電層４３と第３導電層２４３とを接続するビアである。第３包囲壁２４２は、図９に示すように平面視において、第１包囲壁４２の内側に位置している。そのため、平面視において、第３包囲壁２４２で囲まれる領域の面積は、第１包囲壁４２で囲まれる領域の面積よりも小さい。
【００７３】
第４包囲壁２４４は、第３導電層２４３上に形成されている。第４包囲壁２４４は、第４層間絶縁層５６に形成されている。第４包囲壁２４４は、例えば、第４層間絶縁層５６をエッチングして貫通孔を形成し、その貫通孔を金属材料で埋め込むことによって形成される。すなわち、第４包囲壁２４４は、第３導電層２４３と第４導電層２４５とを接続するビアである。第４包囲壁２４４は、図９に示すように平面視において、第３包囲壁２４２の内側に位置している。そのため、平面視において、第４包囲壁２４４で囲まれる領域の面積は、第３包囲壁２４２で囲まれる領域の面積よりも小さい。
【００７４】
第５包囲壁２４６は、第４導電層２４５上に形成されている。第５包囲壁２４６は、第
５層間絶縁層５８に形成されている。第５包囲壁２４６は、例えば、第５層間絶縁層５８をエッチングして貫通孔を形成し、その貫通孔を金属材料で埋め込むことによって形成される。すなわち、第５包囲壁２４６は、第４導電層２４５と第５導電層２４７とを接続するビアである。第５包囲壁２４６は、図９に示すように平面視において、第４包囲壁２４４の内側に位置している。そのため、平面視において、第５包囲壁２４６で囲まれる領域の面積は、第４包囲壁２４４で囲まれる領域の面積よりも小さい。
【００７５】
包囲壁２４２，２４４，２４６は、空洞部３０の周囲に形成されている。包囲壁２４２，２４４，２４６は、例えば、平面視において、機能素子２０を囲む閉じた形状を有している。包囲壁２４２，２４４，２４６の平面形状は、図示の例では、四角形状である。なお、包囲壁２４２，２４４，２４６の平面形状は特に限定されず、円形状、多角形状等の任意の形状をとることができる。包囲壁２４２，２４４，２４６は、空洞部３０の側面を画成している。包囲壁２４２，２４４，２４６は、例えば、上述した第１包囲壁４２と同様の工程で形成される。
【００７６】
電子装置２００では、第２包囲壁４４は、第５導電層２４７上に形成されている。第２包囲壁４４は、図９に示すように平面視において、第５包囲壁２４６の内側に位置している。そのため、平面視において、第２包囲壁４４で囲まれる領域の面積は、第５包囲壁２４６で囲まれる領域の面積よりも小さい。
【００７７】
第３導電層２４３は、第３包囲壁２４２上に形成されている。図示の例では、第３導電層２４３は、さらに、第３層間絶縁層５４上に形成されている。第３導電層２４３は、第３包囲壁２４２と一体に形成されている。すなわち、第３導電層２４３と第３包囲壁２４２とは、同じ工程で形成されることができる。第３導電層２４３および第３包囲壁２４２は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。第３導電層２４３は、例えば、平面視において、機能素子２０を囲む閉じた形状を有している。
【００７８】
第４導電層２４５は、第４包囲壁２４４上に形成されている。図示の例では、第４導電層２４５は、さらに、第４層間絶縁層５６上に形成されている。第４導電層２４５は、第４包囲壁２４４と一体に形成されている。すなわち、第４導電層２４５と第４包囲壁２４４とは、同じ工程で形成されることができる。第４導電層２４５および第４包囲壁２４４は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。第４導電層２４５は、例えば、平面視において、機能素子２０を囲む閉じた形状を有している。
【００７９】
第５導電層２４７は、第５包囲壁２４６上に形成されている。図示の例では、第５導電層２４７は、さらに、第５層間絶縁層５８上に形成されている。第５導電層２４７は、第５包囲壁２４６と一体に形成されている。すなわち、第５導電層２４７と第５包囲壁２４６とは、同じ工程で形成されることができる。第５導電層２４７および第５包囲壁２４６は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。第５導電層２４７は、例えば、平面視において、機能素子２０を囲む閉じた形状を有している。導電層２４３，２４５，２４７は、例えば、第２導電層４３と同様の工程で形成される。
【００８０】
本実施形態に係る電子装置２００は、例えば、以下の特徴を有する。
【００８１】
電子装置２００では、空洞部３０を画成する被覆構造体４０が、基板１０の上方であって、空洞部３０の周囲に形成された第１包囲壁４２と、第１包囲壁４２の上方であって、空洞部３０の周囲に形成された第２包囲壁４４と、第１包囲壁４２と第２包囲壁４４の間
にあって、空洞部３０の周囲に形成された第３包囲壁２４２と、空洞部３０の上面を画成する被覆層４６と、を有し、第３包囲壁２４２は、平面視において、第１包囲壁４２の内側に位置し、第２包囲壁４４は、平面視において、第３包囲壁２４２の内側に位置している。これにより、上述した電子装置１００と比べて、被覆層４６の空洞部３０の上方を覆う領域の面積を小さくすることができるため、被覆層４６がたわむことを、より抑制することができる。
【００８２】
なお、ここでは、電子装置２００が６層構造を有している場合について説明したが、層数は２層以上であれば特に限定されない。
【００８３】
４．  発振器
次に、本実施形態に係る発振器について、図面を参照しながら説明する。図１０は、本実施形態に係る発振器３００を示す回路図である。
【００８４】
発振器３００は、図１０に示すように、例えば、本発明に係る電子装置（例えば電子装置１００）と、反転増幅回路（回路部）３１０と、を含む。
【００８５】
電子装置１００は、機能素子２０の第１電極２２と電気的に接続された第１端子１００ａと、機能素子２０の第２電極２４と電気的に接続された第２端子１００ｂと、を有している。電子装置１００の第１端子１００ａは、反転増幅回路３１０の入力端子３１０ａと少なくとも交流的に接続する。電子装置１００の第２端子１００ｂは、反転増幅回路３１０の出力端子３１０ｂと少なくとも交流的に接続する。
【００８６】
図示の例では、反転増幅回路３１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
【００８７】
発振器３００は、反転増幅回路３１０に対する帰還抵抗を含んで構成されていてもよい。図１０に示す例では、反転増幅回路３１０の入力端子と出力端子とが抵抗３２０を介して接続されている。
【００８８】
発振器３００は、反転増幅回路３１０の入力端子３１０ａと基準電位（接地電位）との間に接続された第１キャパシター３３０と、反転増幅回路３１０の出力端子３１０ｂと基準電位（接地電位）との間に接続された第２キャパシター３３２と、を含んで構成されている。これにより、電子装置１００とキャパシター３３０，３３２とで共振回路を構成する発振回路とすることができる。発振器３００は、この発振回路で得られた発振信号ｆを出力する。
【００８９】
発振器３００を構成するトランジスターやキャパシター等の素子（図示せず）は、例えば、支持基板１２上に（図１参照）形成されていてもよい。これにより、電子装置１００と反転増幅回路３１０をモノリシックに形成することができる。
【００９０】
発振器３００を構成するトランジスター等の素子を支持基板１２上に形成する場合、発振器３００を構成するトランジスター等の素子を、上述した電子装置１００を形成する工程と同一の工程で形成してもよい。具体的には、犠牲層７０を形成する工程において（図４参照）、トランジスターのゲート絶縁層を形成してもよい。さらに、第２電極２４を形成する工程において（図４参照）、トランジスターのゲート電極を形成してもよい。このように、電子装置１００の製造工程と発振器３００を構成するトランジスター等の素子の製造工程を共通化することで、製造工程の簡略化を図ることができる。
【００９１】
発振器３００によれば、機能素子２０が配置される空洞部３０を画成する被覆層４６がたわむことを抑制することができる電子装置１００を含むことができる。
【００９２】
なお、発振器３００は、図１１に示すように、さらに、分周回路３４０を有していてもよい。分周回路３４０は、発振回路の出力信号Ｖoutを分周し、発振信号ｆを出力する。これにより、発振器３００は、例えば、出力信号Ｖoutの周波数よりも低い周波数の出力信号を得ることができる。
【００９３】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００９４】
１０…基板、１２…支持基板、１４…第１下地層、１６…第２下地層、２０…機能素子、２２…第１電極、２４…第２電極、２４ａ…支持部、２４ｂ…梁部、３０…空洞部、４０…被覆構造体、４１…第１導電層、４２…第１包囲壁、４３…第２導電層、４４…第２包囲壁、４６…被覆層、４６ａ…貫通孔、４８…封止層、５０…第１層間絶縁層、５１…貫通孔、５２…第２層間絶縁層、５３…貫通孔、５４…第３層間絶縁層、５６…第４層間絶縁層、５８…第５層間絶縁層、６０…パッシベーション層、７０…犠牲層、１００…電子装置、１００ａ…第１端子、１００ｂ…第２端子、２００…電子装置、２４２…第３包囲壁、２４３…第３導電層、２４４…第４包囲壁、２４５…第４導電層、２４６…第５包囲壁、２４７…第５導電層、３００…発振器、３１０ａ…入力端子、３１０ｂ…出力端子、３２０…抵抗、３３０…第１キャパシター、３３２…第２キャパシター、３４０…分周回路
【図１】
2014057125.tif 000003
【図２】
2014057125.tif 000004
【図３】
2014057125.tif 000005
【図４】
2014057125.tif 000006
【図５】
2014057125.tif 000007
【図６】
2014057125.tif 000008
【図７】
2014057125.tif 000009
【図８】
2014057125.tif 000010
【図９】
2014057125.tif 000011
【図１０】
2014057125.tif 000012
【図１１】
2014057125.tif 000013