(57)【要約】【課題】光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができるようにする。【解決手段】固体撮像装置は、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを形成した画素基板の配線層側と、半導体素子を形成したロジック基板の裏面側とを貼り合わせ、画素基板の裏面側に光電変換膜形成後に、ロジック基板に配線層を形成することにより、画素基板の表面側に配線層が配置されるとともに、画素基板の裏面側に光電変換膜が配置されている。本技術は、例えば、固体撮像装置に適用できる。【選択図】図１３
2014011417.tif 000002
【特許請求の範囲】
【請求項１】
光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを形成した画素基板の前記配線層側と、半導体素子を形成したロジック基板の裏面側とを貼り合わせ、前記画素基板の裏面側に前記光電変換膜形成後に、前記ロジック基板に配線層を形成することにより、
前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている
固体撮像装置。
【請求項２】
前記画素基板の半導体基板を薄膜化してから、前記画素基板の裏面側に前記光電変換膜を形成する
請求項１に記載の固体撮像装置。
【請求項３】
エピタキシャル成長により、前記光電変換膜を成膜する
請求項１に記載の固体撮像装置。
【請求項４】
前記光電変換膜は、カルコパイライト系化合物半導体からなる
請求項１に記載の固体撮像装置。
【請求項５】
光入射面とは逆側に、PAD開口が形成されている
請求項１に記載の固体撮像装置。
【請求項６】
光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを半導体基板の表面側に形成後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に前記光電変換膜を形成した画素基板と、別工程で製造したロジック基板とを貼り合わせ、前記画素基板と前記ロジック基板とを電気的に接続することにより、
前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている
固体撮像装置。
【請求項７】
前記画素基板の配線側と、前記ロジック基板の半導体基板側とを貼り合わせた
請求項６に記載の固体撮像装置。
【請求項８】
前記画素基板の配線側と、前記ロジック基板の配線側とを貼り合わせた
請求項６に記載の固体撮像装置。
【請求項９】
前記画素基板の配線側と、前記ロジック基板の配線側とを貼り合わせ後、前記ロジック基板の半導体基板を薄膜化する
請求項８に記載の固体撮像装置。
【請求項１０】
前記支持基板と、前記ロジック基板の配線側とを貼り合わせた
請求項６に記載の固体撮像装置。
【請求項１１】
前記支持基板と、前記ロジック基板の配線側とを貼り合わせる前に、前記支持基板を貫通する貫通接続孔を形成した
請求項１０に記載の固体撮像装置。
【請求項１２】
前記支持基板として、異方性導電体を用いた
請求項１０に記載の固体撮像装置。
【請求項１３】
半導体基板の表面側に半導体素子を形成した後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に光電変換膜を形成後、配線層を形成することにより、
前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている
固体撮像装置。
【請求項１４】
請求項１に記載の固体撮像装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置および電子機器に関し、特に、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができるようにする固体撮像装置および電子機器に関する。
【背景技術】
【０００２】
固体撮像装置においては、画素サイズの縮小化と高感度化が求められている。また、高画質化のために、暗電流の発生を低減させることも要求されている。これらの要求に応えるものとして、本出願人は、例えば、シリコン基板上に格子整合させたカルコパイライト系化合物半導体を光電変換膜として使用することにより、暗電流を低減させつつ高感度化した固体撮像装置を提案している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１４６６３５号公報（図３０）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の図３０では、シリコン基板の裏側に、格子整合させたカルコパイライト系化合物半導体を光電変換膜として形成し、シリコン基板の表面側に、トランジスタなどの半導体素子、AlやCuなどを用いた配線層を形成した固体撮像装置が開示されている。
【０００５】
ここで、エピタキシャル成長や成膜による光電変換膜形成には、400℃以上の加熱を必要とし、トランジスタなどの半導体素子形成には、例えば、ゲート酸化膜形成には800℃以上の加熱が必要であり、純物活性化アニールには1000℃以上の加熱が必要である。そのため、光電変換膜を形成してから、半導体素子を形成すると、半導体素子形成時の800℃以上の熱により、他の化合物形成や異なる層への層分離などが発生し、光電変換膜の特性が劣化する。その結果、イメージセンサの画質が低下する。一方、配線層を形成してから、光電変換膜を形成すると、光電変換層形成時の400℃以上の熱により、配線層の信頼性が確保できなくなる。
【０００６】
本技術は、このような状況に鑑みてなされたものであり、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の第１の側面の固体撮像装置は、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを形成した画素基板の前記配線層側と、半導体素子を形成したロジック基板の裏面側とを貼り合わせ、前記画素基板の裏面側に前記光電変換膜形成後に、前記ロジック基板に配線層を形成することにより、前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている。
【０００８】
本技術の第１の側面においては、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを形成した画素基板の前記配線層側と、半導体素子を形成したロジック基板の裏面側とを貼り合わせ、前記画素基板の裏面側に前記光電変換膜形成後に、前記ロジック基板に配線層を形成することにより、前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置される。
【０００９】
本技術の第２の側面の固体撮像装置は、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを半導体基板の表面側に形成後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に前記光電変換膜を形成した画素基板と、別工程で製造したロジック基板とを貼り合わせ、前記画素基板と前記ロジック基板とを電気的に接続することにより、前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている。
【００１０】
本技術の第２の側面においては、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを半導体基板の表面側に形成後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に前記光電変換膜を形成した画素基板と、別工程で製造したロジック基板とを貼り合わせ、前記画素基板と前記ロジック基板とを電気的に接続することにより、前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置される。
【００１１】
本技術の第３の側面の固体撮像装置は、半導体基板の表面側に半導体素子を形成した後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に光電変換膜を形成後、配線層を形成することにより、前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている。
【００１２】
本技術の第３の側面においては、半導体基板の表面側に半導体素子を形成した後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に光電変換膜を形成後、配線層を形成することにより、前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置される。
【発明の効果】
【００１３】
本技術の第１乃至第３の側面によれば、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。
【図面の簡単な説明】
【００１４】
【図１】本技術が適用された固体撮像装置の概略構成図である。
【図２】図１の固体撮像装置の基板構成について説明する図である。
【図３】画素の概略断面図である。
【図４】固体撮像装置の第１の製造方法を説明する図である。
【図５】固体撮像装置の第２の製造方法を説明する図である。
【図６】固体撮像装置の第２の製造方法を説明する図である。
【図７】固体撮像装置の第３の製造方法を説明する図である。
【図８】固体撮像装置の第３の製造方法を説明する図である。
【図９】固体撮像装置の第４の製造方法を説明する図である。
【図１０】固体撮像装置の第４の製造方法を説明する図である。
【図１１】固体撮像装置の第５の製造方法を説明する図である。
【図１２】固体撮像装置の第６の製造方法を説明する図である。
【図１３】固体撮像装置の第６の製造方法を説明する図である。
【図１４】固体撮像装置の第６の製造方法を説明する図である。
【図１５】本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
［固体撮像装置の概略構成例］
図１は、本技術が適用された固体撮像装置の概略構成を示している。図１の固体撮像装置１は、裏面照射型のMOS型固体撮像装置である。
【００１６】
図１の固体撮像装置１は、半導体としてシリコン（Si）を用いたシリコン基板１１に、光電変換部を含む画素２が規則的に２次元アレイ状に配列された画素領域３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
【００１７】
画素２は、光電変換部となる複数の光電変換膜３３（図３）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる。画素２は、その他、選択トランジスタを追加した４つのトランジスタで構成することもできる。
【００１８】
画素２は、１つの単位画素として構成することができる。単位画素の等価回路は通常と同様であるので、詳細説明は省略する。また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
【００１９】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２０】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
【００２１】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)や、信号増幅、AD変換等の信号処理を行う。
【００２２】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２３】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
【００２４】
図２を参照して、図１の固体撮像装置１の基板構成について説明する。
【００２５】
図２Ａは、固体撮像装置１の第１の基板構成を示している。図２Ａの固体撮像装置１は、１つの半導体基板２１内に、画素領域２３と、制御回路２４と、信号処理するためのロジック回路２５とを搭載して構成される。図２Ａの半導体基板２１が、図１のシリコン基板１１に対応し、図２Ａの画素領域２３が、図１の画素領域３に対応する。
【００２６】
図２Ｂ及び図２Ｃは、固体撮像装置１の第２および第３の基板構成を示している。図２Ｂ及び図２Ｃの固体撮像装置１は、画素領域２３とロジック回路２５が異なる半導体基板に形成され、積層された構造となっている。
【００２７】
図２Ｂの固体撮像装置１は、第１の半導体基板２２に、画素領域２３と制御回路２４を搭載し、第２の半導体基板２６に、信号処理するための信号処理回路を含むロジック回路２５を搭載する。第１の半導体基板２２と第２の半導体基板２６は電気的に接続されており、第１の半導体基板２２と第２の半導体基板２６の全体が、図１のシリコン基板１１に対応する。
【００２８】
図２Ｃの固体撮像装置１は、第１の半導体基板２２に、画素領域２３を搭載し、第２の半導体基板２６に、制御回路２４と信号処理回路を含むロジック回路２５を搭載する。第１の半導体基板２２と第２の半導体基板２６は電気的に接続されており、第１の半導体基板２２と第２の半導体基板２６の全体が、図１のシリコン基板１１に対応する。
【００２９】
図２Ｂ及び図２Ｃのように、画素領域２３が形成された第１の半導体基板２２と、ロジック回路２５が形成された第２の半導体基板２６を、半導体プロセス技術を用いて別々に形成してから貼り合わせて電気的に接続する固体撮像装置の製造方法については、本出願人による特開2010-245506号公報、特開2011-96851号公報などに開示されている。このように別々に形成してから貼り合わせることにより、高画質化、量産性、低コストに貢献することができる。なお、以下では、画素領域２３が形成された第１の半導体基板２２を画素基板２２、ロジック回路２５が形成された第２の半導体基板２６をロジック基板２６とも称する。
【００３０】
［画素の概略断面図］
図３は、画素２の概略断面図を示している。
【００３１】
図３に示すように、シリコン基板３１はｐ型シリコン基板で形成されている。このシリコン基板３１には、第１電極層３２がシリコン基板３１の裏面側近傍まで形成されている。この第１電極層３２は、例えばシリコン基板３１に形成されたｎ型シリコン領域からなる。
【００３２】
また第１電極層３２上には、格子整合された銅−アルミニウム−ガリウム−インジウム−イオウ−セレン（以下、ＣｕＡｌＧａＩｎＳＳｅと記す。）系混晶からなるカルコパイライト系化合物半導体からなる光電変換膜３３が形成されている。この光電変換膜３３は、第１電極層３２上に、ｉ−ＣｕＧａ0.52Ｉｎ0.48Ｓ2膜の第１光電変換膜４１、ｉ−ＣｕＡｌ0.24Ｇａ0.23Ｉｎ0.53Ｓ2膜の第２光電変換膜４２、ｐ−ＣｕＡｌ0.36Ｇａ0.64Ｓ1.28Ｓｅ0.72の第３光電変換膜４３が積層されて形成されている。したがって、光電変換膜３３は、全体でｐ−ｉ−ｎ構造となっている。第１光電変換膜４１のＣｕＧａ0.52Ｉｎ0.48Ｓ2は、R分光用光電変換材料であり、第２光電変換膜４２のＣｕＡｌ0.24Ｇａ0.23Ｉｎ0.53Ｓ2は、G分光用光電変換材料であり、第３光電変換膜４３のＣｕＡｌ0.36Ｇａ0.64Ｓ1.28Ｓｅ0.72は、B分光用光電変換材料である。このように、シリコン基板３１上に、R分光用光電変換材料、G分光用光電変換材料、B分光用光電変換材料の順に積層することで、深さ方向に分光することが可能となる。
【００３３】
なお、カルコパイライト系化合物半導体としては、銅−アルミニウム−ガリウム−インジウム−亜鉛−イオウ−セレン（以下、ＣｕＡｌＧａＩｎＺｎＳＳｅと記す。）系混晶を用いることもできる。
【００３４】
さらに、光電変換膜３３上には、透光性を有する第２電極層３４が形成されている。この第２電極層３４は、例えば、インジウムスズオキサイド（ITO）、酸化亜鉛、インジウム亜鉛オキサイド等の透明電極材料で形成されている。
【００３５】
さらに、シリコン基板３１の表面側（図面上ではシリコン基板３１の下面側）には、MOSトランジスタおよびそれに接続するプラグ（接続導体）３５などが形成されている。図３では、一つのMOSトランジスタのゲート電極３６が図示されている。プラグ３５は、例えば、タングステン（Ｗ）などの、光電変換膜形成時の温度（400℃）よりも高い熱でも信頼性が確保できる配線材料を用いて形成される。ゲート電極３６は、例えば、ポリシリコンを用いて形成される。
【００３６】
深さ方向にRGBの分光をするカルコパイライト系化合物の光電変換膜３３は、シリコン基板１１上に格子整合するように形成されている。光吸収係数の高いカルコパイライト系材料の混晶でシリコン基板３１に格子整合してエピタキシャル成長させることで、結晶性が良好となり、結果として暗電流が低い高感度な固体撮像装置１が提供される。
【００３７】
図３に示すような、シリコン基板３１の表面側に、MOSトランジスタなどの半導体素子、裏側に光電変換膜３３を形成する画素構造の場合、従来、次のような製造上の問題があった。すなわち、半導体素子形成には800℃以上の加熱が必要となり、光電変換膜形成には400℃より高い温度による加熱が必要となる。光電変換膜を形成してから、半導体素子を形成すると、半導体素子形成時の800℃以上の熱により、光電変換膜の特性が劣化する。半導体素子および配線層を形成してから、光電変換膜を形成すると、光電変換層形成時の400℃より高温の熱により、配線層の信頼性が確保できなくなるという問題があった。そこで、かかる問題を解決した製造方法を、以下において説明する。
【００３８】
なお、本実施の形態では、シリコン基板３１の裏側に形成される光電変換膜３３が、図３を参照して説明したように、深さ方向にRGBの分光をする３層構造のものとするが、以下に説明する製造方法は、光電変換膜３３が、例えば、特開2011-199057号公報に開示されているような１層構造や、２層構造の場合でも、同様に適用可能である。
【００３９】
［固体撮像装置の第１の製造方法］
初めに、図４を参照して、固体撮像装置１の第１の製造方法について説明する。以下に説明する第１の製造方法は、図２Ａに示した、画素領域２３と制御回路２４が水平方向（横方向）に配置される構成を有する固体撮像装置１に対応する製造方法である。
【００４０】
初めに、第１の工程において、図４Ａに示されるように、MOSトランジスタなどの半導体素子とプラグ３５がシリコン基板３１上に形成される。なお、図４以降では、画素２の一部として形成される複数の半導体素子（MOSトランジスタ）のうち、図３と同様に、ゲート電極３６のみが図示されている。シリコン基板３１上面の半導体素子とプラグ３５以外の領域は、層間絶縁膜５１で覆われている。プラグ３５は、層間絶縁膜５１を形成した後で、接続孔を形成し、接続導体を埋め込むことで形成される。
【００４１】
なお、以下の説明においては、シリコン基板３１と、その上に積層された膜や配線層を含む基板全体を、シリコンウェハとも称する。
【００４２】
次に、第２の工程として、図４Ｂに示されるように、シリコンウェハを反転させ、シリコン基板３１の表面側に、第１の支持基板５２を貼り合わせる。
【００４３】
第３の工程において、図４Ｃに示されるように、シリコン基板３１を研磨またはエッチングにより薄膜化した後、その上に、光電変換膜３３と保護膜５３が形成される。保護膜５３は、例えば、シリコン酸化膜（SiO2）やシリコン窒化膜（SiN）で構成することができる。
【００４４】
光電変換膜３３の形成では、上述したように、400℃より高温の加熱が必要となるが、プラグ３５は、タングステン（Ｗ）などの、400℃より高温の熱でも信頼性が確保できる配線材料を用いて形成されているため、配線の信頼性が低下することはない。
【００４５】
次に、第４の工程として、図４Ｄに示されるように、シリコンウェハを再度反転させ、シリコン基板３１の裏面側である保護膜５３側に、第２の支持基板５４を貼り合わせる。
【００４６】
そして、第５の工程において、図４Ｄの状態から、第１の支持基板５２が剥離された後、図４Ｅに示されるように、シリコン基板３１の表面側に、複数層の配線５５を有する配線層５６が形成される。配線５５には、例えば、上述した画素駆動配線や垂直信号線９が含まれ、配線５５の配線材料には、例えば、AlやCuが用いられる。配線層５６の複数層の配線５５以外の領域は、層間絶縁膜５１である。
【００４７】
第６の工程として、図４Ｆに示されるように、シリコンウェハを再度反転させ、シリコン基板３１の表面側である配線層５６側に、第３の支持基板５７を貼り合わせる。
【００４８】
第７の工程において、図４Ｇに示されるように、図４Ｆの状態から第２の支持基板５２を剥離し、さらに、最上面に形成されている保護膜５３が除去される。そして、保護膜５３が除去されることにより露出された光電変換膜３３の上に、カラーフィルタ５８およびオンチップレンズ（OCL）５９が形成されるとともに、PAD開口６０が形成される。なお、この例では、保護膜５３を除去したが、保護膜５３はそのまま残す場合もある。
【００４９】
以上のように、第１の製造方法によれば、シリコン基板３１の表面側に半導体素子を形成した後に、シリコン基板３１の表面側に第１の支持基板５２を貼り合わせ、シリコン基板３１の裏面側に光電変換膜３３を形成後、配線層５６を形成することにより、固体撮像装置１が製造される。これにより、シリコン基板３１の表面側（図面ではシリコン基板３１の下面側）に半導体素子や配線層５６を配置し、シリコン基板３１の裏面側（図面ではシリコン基板３１の上面側）に光電変換膜３３、カラーフィルタ５８などを配置した図３の構造の固体撮像装置１が完成する。
【００５０】
第１の製造方法では、第１の工程（図４Ａ）の半導体素子形成には、800℃以上の加熱が必要となるが、光電変換膜３３を形成する第３の工程（図４Ｃ）より前の工程であるので、光電変換膜３３がまだ形成されておらず、800℃以上の高温の加熱により光電変換膜３３の特性を劣化させる心配はない。
【００５１】
また、第５の工程（図４Ｅ）の配線層５６形成前に、第３の工程（図４Ｃ）において、光電変換膜３３を成膜するので、光電変換膜３３成膜時の400℃より高い熱が配線層５６に加わらないため、配線層５６の信頼性を維持できる。
【００５２】
したがって、第１の製造方法によれば、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。
【００５３】
なお、上述した例では、第１の工程において、層間絶縁膜５１形成後に、プラグ３５も形成するようにしたが、第１の工程ではプラグ３５を形成せずに、第５の工程（図４Ｅ）の第１の支持基板５２剥離後に、プラグ３５を形成するようにしてもよい。すなわち、プラグ３５を形成するタイミングは、プラグ３５形成時の温度条件などを考慮して、第１の工程または第５の工程のいずれかを適宜選択することができる。
【００５４】
［固体撮像装置の第２の製造方法］
次に、図５および図６を参照して、固体撮像装置１の第２の製造方法について説明する。以下に説明する第２乃至第６の製造方法は、図２Ｂおよび図２Ｃに示した、画素領域２３と制御回路２４が垂直方向（縦方向）に積層された構成を有する固体撮像装置１の製造方法である。
【００５５】
第２の製造方法では、画素領域２３が形成された画素基板２２と、ロジック回路２５が形成されたロジック基板２６とが別々に製造されて、貼り合わせられる。なお、図５および図６において、図４と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
【００５６】
図５Ａないし図５Ｅは、画素基板２２の製造工程を示している。
【００５７】
初めに、第１の工程において、図５Ａに示されるように、MOSトランジスタなどの半導体素子、プラグ３５、画素領域２３の配線層７１がシリコン基板３１上に形成される。配線層７１は、プラグ３５と同様、タングステン（Ｗ）などの、光電変換膜形成時の温度（400℃）より高温の熱でも信頼性が確保できる配線材料を用いて形成される。
【００５８】
図５Ｂないし図５Ｄの第２ないし第４の工程は、上述した第１の製造方法の第２ないし第４の工程（図４Ｂないし図４Ｄ）と同様である。
【００５９】
すなわち、第２の工程として、図５Ｂに示されるように、シリコンウェハを反転させ、シリコン基板３１の表面側に、第１の支持基板５２を貼り合わせる。そして、第３の工程において、図５Ｃに示されるように、シリコン基板３１を研磨またはエッチングにより薄膜化した後、その上に、光電変換膜３３と保護膜５３が形成される。保護膜５３は、例えば、シリコン酸化膜（SiO2）やシリコン窒化膜（SiN）で構成することができる。第４の工程として、図５Ｄに示されるように、シリコンウェハを再度反転させ、シリコン基板３１の裏面側である保護膜５３側に、第２の支持基板５４を貼り合わせる。
【００６０】
次に、第５の工程において、図５Ｅに示されるように、図５Ｄの状態から、第１の支持基板５２が剥離される。
【００６１】
そして、第６の工程において、図５Ｆに示されるように、上述した第１乃至第５の工程で生成された画素基板２２の配線層７１側と、別工程で製造されたロジック基板２６の裏面側（シリコン基板７２側）が、接合される。ロジック基板２６では、シリコン基板７２上に、ロジック回路２５を構成する半導体素子、配線層５６などが形成されている。
【００６２】
次に、図６に進み、第７の工程として、図６Ａに示されるように、画素基板２２の配線層７１と、ロジック基板２６の配線層５６を接続するためのメタル配線７３、および、貫通接続孔７４が形成される。これにより、画素基板２２とロジック基板２６が電気的に接続される。
【００６３】
そして、第８の工程において、図６Ｂに示されるように、第２の支持基板５４が剥離され、シリコンウェハが再度反転される。
【００６４】
次に、図６Ｃに示されるように、第９の工程として、第１の製造方法の図４Ｇに示した工程と同様に、カラーフィルタ５８、オンチップレンズ５９、およびPAD開口６０が形成される。保護膜５３は、第１の製造方法と同様に、必要に応じて除去される（図６Ｃでは除去されている）。
【００６５】
PAD開口６０は、図６Ｄに示されるように、カラーフィルタ５８及びオンチップレンズ５９を形成した光入射面とは逆側に設けてもよい。この場合、カラーフィルタ５８及びオンチップレンズ５９の形成後、オンチップレンズ５９上に、ガラス基板７５を貼り付けられる。そして、PAD開口６０が、光入射面とは逆側に形成される。
【００６６】
以上のように、第２の製造方法によれば、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層７１と半導体素子とをシリコン基板３１の表面側に形成後に、シリコン基板３１の表面側に第１の支持基板５２を貼り合わせ、シリコン基板３１の裏面側に光電変換膜３３を形成した画素基板２２と、別工程で製造したロジック基板２６とを貼り合わせ、画素基板２２とロジック基板２６とを電気的に接続することにより、固体撮像装置１が製造される。これにより、シリコン基板３１の表面側に半導体素子や配線層５６を配置し、シリコン基板３１の裏面側に光電変換膜３３、カラーフィルタ５８などを配置した図３の構造の固体撮像装置１が完成する。
【００６７】
第２の製造方法においても、第１の工程（図５Ａ）の半導体素子形成には、800℃以上の加熱が必要となるが、光電変換膜３３を形成する第３の工程（図５Ｃ）より前の工程であるので、光電変換膜３３がまだ形成されておらず、800℃以上の高温の加熱により光電変換膜３３の特性を劣化させる心配はない。
【００６８】
また、光電変換膜３３を、配線層５６を形成したロジック基板２６を貼り付ける第６の工程（図６Ｆ）より前の第３の工程（図５Ｃ）で成膜するので、光電変換膜３３成膜時の400℃より高い熱がロジック基板２６の配線層５６に加わらないため、配線層５６の信頼性を維持できる。
【００６９】
なお、画素基板２２の配線層７１には、光電変換膜成膜時の400℃より高い熱が加わるが、プラグ３５および配線層７１は、タングステン（Ｗ）などの、光電変換膜形成時の温度より高温の熱でも信頼性が確保できる配線材料を用いて形成されるため、配線信頼性が低下することはない。
【００７０】
したがって、第２の製造方法においても、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。
【００７１】
また、第２の製造方法によれば、画素基板２２とロジック基板２６を別々に製造してから、貼り合わせることで、画素領域２３と制御回路２４が積層された構成を有するため、チップ面積が小さくなり、製造コストの削減、および、小型化が実現できる。
【００７２】
［固体撮像装置の第３の製造方法］
次に、図７および図８を参照して、固体撮像装置１の第３の製造方法について説明する。
【００７３】
図７Ａないし図７Ｅの第１ないし第５の工程は、第２の製造方法の第１ないし第５の工程（図５Ａないし図５Ｅ）と同様であるので、その説明は省略する。
【００７４】
第６の工程において、図７Ｆに示されるように、上述した第１乃至第５の工程で生成された画素基板２２の配線層７１側と、ロジック基板２６の表面側（配線層５６側）が、接合される。
【００７５】
換言すれば、上述した第２の製造方法では、画素基板２２の配線層７１側に対して、ロジック基板２６の裏面側（シリコン基板７２側）を貼り付けたが、第３の製造方法では、ロジック基板２６の表面側（配線層５６側）を貼り付ける点が異なる。
【００７６】
第７の工程において、図７Ｇに示されるように、研磨またはエッチングにより、ロジック基板２６のシリコン基板７２が薄膜化される。
【００７７】
そして、第８の工程において、図８Ａに示されるように、画素基板２２の配線層７１とロジック基板２６の配線層５６を接続するためのメタル配線７３と貫通接続孔７４が形成される。これにより、画素基板２２とロジック基板２６が電気的に接続される。ここで、貫通接続孔７４の深さは、例えば、１０μｍ以下にすることができ、第７の工程でシリコン基板７２を薄膜化したことにより、貫通接続孔７４の深さを、上述した第２の製造方法における場合よりも浅くすることができる。
【００７８】
第９の工程において、図８Ｂに示されるように、シリコンウェハを反転させ、ロジック基板２６の裏面側に、第３の支持基板５７を貼り合わせる。
【００７９】
そして、第１０の工程において、図８Ｃに示されるように、第２の支持基板５４が剥離され、第１１の工程において、第２の製造方法の図６Ｃに示した工程と同様に、カラーフィルタ５８、オンチップレンズ５９、およびPAD開口６０が形成される。保護膜５３は、第２の製造方法と同様に、必要に応じて除去される。
【００８０】
以上のように、第３の製造方法によれば、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層７１と半導体素子とをシリコン基板３１の表面側に形成後に、シリコン基板３１の表面側に第１の支持基板５２を貼り合わせ、シリコン基板３１の裏面側に光電変換膜３３を形成した画素基板２２と、別工程で製造したロジック基板２６とを貼り合わせ、画素基板２２とロジック基板２６とを電気的に接続することにより、固体撮像装置１が製造される。これにより、シリコン基板３１の表面側に半導体素子や配線層５６を配置し、シリコン基板３１の裏面側に光電変換膜３３、カラーフィルタ５８などを配置した図３の構造の固体撮像装置１が完成する。
【００８１】
第３の製造方法においても、第１の工程（図７Ａ）の半導体素子形成には、800℃以上の加熱が必要となるが、光電変換膜３３を形成する第３の工程（図７Ｃ）より前の工程であるので、光電変換膜３３がまだ形成されておらず、800℃以上の高温の加熱により光電変換膜３３の特性を劣化させる心配はない。
【００８２】
また、光電変換膜３３を、配線層５６を形成したロジック基板２６を貼り付ける第６の工程（図７Ｆ）より前の第３の工程（図７Ｃ）で成膜するので、光電変換膜３３成膜時の400℃より高い熱が配線層５６に加わらないため、配線層５６の信頼性を維持できる。
【００８３】
したがって、第３の製造方法においても、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。また、画素領域２３と制御回路２４が積層された構成を有するため、チップ面積が小さくなり、製造コストの削減、および、小型化が実現できる。
【００８４】
さらに、第３の製造方法によれば、貫通接続孔７４の深さを、第２の製造方法における場合よりも浅くすることができる。
【００８５】
［固体撮像装置の第４の製造方法］
次に、図９および図１０を参照して、固体撮像装置１の第４の製造方法について説明する。
【００８６】
図９Ａないし図９Ｃの第１ないし第３の工程は、第３の製造方法の第１ないし第３の工程（図７Ａないし図７Ｃ）と同様であるので、その説明は省略する。
【００８７】
第４の工程において、図９Ｄに示されるように、シリコンウェハを反転させ、第１の指示基板５２の裏面側に、別工程で製造されたロジック基板２６の表面側（配線層５６側）を貼り合わせる。
【００８８】
第５の工程において、図９Ｅに示されるように、研磨またはエッチングにより、ロジック基板２６のシリコン基板７２が薄膜化される。
【００８９】
図１０に進み、第６の工程において、図１０Ａに示されるように、画素基板２２の配線層７１とロジック基板２６の配線層５６を接続するためのメタル配線７３と貫通接続孔７４が形成される。これにより、画素基板２２とロジック基板２６が電気的に接続される。ここで、画素基板２２の配線層７１とロジック基板２６の配線層５６の間には、第１の支持基板５２が介在するため、貫通接続孔７４は、第１の支持基板５２を貫通する。
【００９０】
第７の工程において、図１０Ｂに示されるように、シリコンウェハを再度反転させ、第２の製造方法の第９の工程（図６Ｃ）と同様に、カラーフィルタ５８、オンチップレンズ５９、およびPAD開口６０が形成される。保護膜５３は、第２の製造方法と同様に、必要に応じて除去される。
【００９１】
あるいは、第７の工程において、PAD開口６０は、図１０Ｃに示されるように、光入射面とは逆側に形成される。この場合、上述した第２の製造方法と同様に、オンチップレンズ５９の上に、ガラス基板７５が配置される。
【００９２】
以上のように、第４の製造方法によれば、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層７１と半導体素子とをシリコン基板３１の表面側に形成後に、シリコン基板３１の表面側に第１の支持基板５２を貼り合わせ、シリコン基板３１の裏面側に光電変換膜３３を形成した画素基板２２と、別工程で製造したロジック基板２６とを貼り合わせ、画素基板２２とロジック基板２６とを電気的に接続することにより、固体撮像装置１が製造される。これにより、シリコン基板３１の表面側に半導体素子や配線層５６を配置し、シリコン基板３１の裏面側に光電変換膜３３、カラーフィルタ５８などを配置した図３の構造の固体撮像装置１が完成する。
【００９３】
第４の製造方法においても、第１の工程（図９Ａ）の半導体素子形成には、800℃以上の加熱が必要となるが、光電変換膜３３を形成する第３の工程（図９Ｃ）より前の工程であるので、光電変換膜３３がまだ形成されておらず、800℃以上の高温の加熱により光電変換膜３３の特性を劣化させる心配はない。
【００９４】
また、光電変換膜３３を、配線層５６を形成したロジック基板２６を貼り付ける第４の工程（図９Ｄ）より前の第３の工程（図９Ｃ）で成膜するので、光電変換膜３３成膜時の400℃より高い熱が配線層５６に加わらないため、配線層５６の信頼性を維持できる。
【００９５】
したがって、第４の製造方法においても、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。
【００９６】
［固体撮像装置の第５の製造方法］
次に、図１１を参照して、固体撮像装置１の第５の製造方法について説明する。
【００９７】
図１１Ａないし図１１Ｃの第１ないし第３の工程は、第４の製造方法の第１ないし第３の工程（図１０Ａないし図１０Ｃ）と同様であるので、その説明は省略する。第１ないし第３の工程により、第１の支持基板５２上に、画素基板２２の配線層７１、シリコン基板３１、光電変換膜３３、および保護膜５３が形成される。
【００９８】
第４の工程において、図１１Ｄに示されるように、シリコンウェハを反転させ、第１の支持基板５２を貫通して、画素基板２２の配線層７１に接続される貫通接続孔８１が形成される。
【００９９】
第５の工程では、図１１Ｅに示されるように、第４の製造方法の第４の工程（図９Ｄ）と同様に、第１の指示基板５２の裏面側に、別工程で製造されたロジック基板２６の表面側（配線層５６側）を貼り合わせる。これにより、画素基板２２の配線層７１と、ロジック基板２６の配線層５６が、貫通接続孔８１により接続される。
【０１００】
そして、第６の工程において、図１１Ｆに示されるように、シリコンウェハを反転させ、第４の製造方法の第７の工程（図１０Ｂ）と同様に、カラーフィルタ５８、オンチップレンズ５９、およびPAD開口６０が形成される。
【０１０１】
PAD開口６０は、第４の製造方法の図１０Ｃのように、光入射面とは逆側に形成してもよい。
【０１０２】
以上のように、第５の製造方法によれば、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層７１と半導体素子とをシリコン基板３１の表面側に形成後に、シリコン基板３１の表面側に第１の支持基板５２を貼り合わせ、シリコン基板３１の裏面側に光電変換膜３３を形成した画素基板２２と、別工程で製造したロジック基板２６とを貼り合わせ、画素基板２２とロジック基板２６とを電気的に接続することにより、固体撮像装置１が製造される。これにより、シリコン基板３１の表面側に半導体素子や配線層５６を配置し、シリコン基板３１の裏面側に光電変換膜３３、カラーフィルタ５８などを配置した図３の構造の固体撮像装置１が完成する。
【０１０３】
第５の製造方法においても、第１の工程（図１１Ａ）の半導体素子形成には、800℃以上の加熱が必要となるが、光電変換膜３３を形成する第３の工程（図１１Ｃ）より前の工程であるので、光電変換膜３３がまだ形成されておらず、800℃以上の高温の加熱により光電変換膜３３の特性を劣化させる心配はない。
【０１０４】
また、光電変換膜３３を、配線層５６を形成したロジック基板２６を貼り付ける第５の工程（図１１Ｅ）より前の第３の工程（図１１Ｃ）で成膜するので、光電変換膜３３成膜時の400℃より高い熱が配線層５６に加わらないため、配線層５６の信頼性を維持できる。
【０１０５】
したがって、第５の製造方法においても、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。
【０１０６】
なお、第５の製造方法により形成される固体撮像装置１の構造において、第１の支持基板５２として、異方性導電体特性を持つ支持基板を採用することができ、その場合、貫通接続孔８１は不要となる。
【０１０７】
［固体撮像装置の第６の製造方法］
次に、図１２乃至図１４を参照して、固体撮像装置１の第６の製造方法について説明する。
【０１０８】
第１の工程において、図１２Ａに示されるように、画素基板２２とロジック基板２６Ａが、それぞれ、別々の工程で製造される。ここで、ロジック基板２６Ａは、配線層７１がまだ形成されていない点で、上述した第２乃至第５の製造方法で貼り合わせるロジック基板２６と異なる。また、ロジック基板２６Ａのプラグ３５は、画素基板２２のプラグ３５と同様、タングステン（Ｗ）などの、光電変換膜形成時の温度（400℃）より高温の熱でも信頼性が確保できる配線材料を用いて形成される。
【０１０９】
そして、図１２Ｂに示されるように、第２の工程において、別工程でそれぞれ製造された画素基板２２の配線層７１側と、ロジック基板２６Ａの裏面側（シリコン基板７２側）が、接合される。
【０１１０】
図１３に進み、第３の工程において、図１３Ａに示されるように、シリコンウェハが反転された後、画素基板２２の上面側のシリコン基板３１が、研磨またはエッチングにより、薄膜化される。
【０１１１】
そして、第４の工程において、図１３Ｂに示されるように、薄膜化されたシリコン基板３１上に、光電変換膜３３と保護膜５３が形成される。
【０１１２】
次に、第５の工程において、図１３Ｃに示されるように、シリコンウェハが再度反転された後、ロジック基板２６Ａの表面側に、AlやCuを配線材料とする複数層の配線５５を有する配線層５６が形成される。これにより、第２の製造方法の図５Ｆのように、画素基板２２とロジック基板２６が積層された状態となる。
【０１１３】
図１３Ｄに示される第６の工程では、第２の製造方法の第７の工程（図６Ａ）と同様に、画素基板２２の配線層７１と、ロジック基板２６の配線層５６を接続するためのメタル配線７３、および、貫通接続孔７４が形成される。これにより、画素基板２２とロジック基板２６が電気的に接続される。
【０１１４】
図１４に進み、第７の工程では、図１４Ａに示されるように、シリコンウェハを再度反転させ、第２の製造方法の第９の工程（図６Ｃ）と同様に、カラーフィルタ５８、オンチップレンズ５９、およびPAD開口６０が形成される。
【０１１５】
あるいは、図１４Ｂに示されるように、オンチップレンズ５９上にはガラス基板７５を貼り付け、PAD開口６０を、光入射面とは逆側に形成してもよい。
【０１１６】
以上のように、第６の製造方法によれば、光電変換膜形成時の温度に耐え得る配線材料を用いた配線層７１と半導体素子とを形成した画素基板２２の配線層７１側と、半導体素子を形成したロジック基板２６Ａの裏面側とを貼り合わせ、画素基板２２の裏面側に光電変換膜３３形成後に、ロジック基板２６Ａに配線層５６を形成することにより、固体撮像装置１が製造される。これにより、シリコン基板３１の表面側に半導体素子や配線層５６を配置し、シリコン基板３１の裏面側に光電変換膜３３、カラーフィルタ５８などを配置した図３の構造の固体撮像装置１が完成する。
【０１１７】
第６の製造方法においても、第１の工程（図１２Ａ）の半導体素子形成には、800℃以上の加熱が必要となるが、光電変換膜３３を形成する第４の工程（図１３Ｂ）より前の工程であるので、光電変換膜３３がまだ形成されておらず、800℃以上の高温の加熱により光電変換膜３３の特性を劣化させる心配はない。
【０１１８】
また、配線層５６を形成する第５の工程（図１３Ｃ）より前の第４の工程（図１３Ｂ）で、光電変換膜３３を成膜するので、光電変換膜３３成膜時の400℃より高い熱が配線層５６に加わらないため、配線層５６の信頼性を維持できる。
【０１１９】
したがって、第６の製造方法においても、光電変換膜の特性劣化を防止するとともに、配線層の信頼性を確保することができる。
【０１２０】
また、第６の製造方法では、貼り合わせの回数を１回に減らすことができるので、上述した第１乃至第５の製造方法よりもさらに、製造コストを低減させることができる。
【０１２１】
なお、上述した例では、画素基板２２に貼り合わせる前のロジック基板２２Ａ（図１２Ａ）には、既にプラグ３５を形成しておいたが、第５の工程（図１３Ｃ）の配線層５６形成前に、ロジック基板２６Ａのプラグ３５を形成するようにしてもよい。
【０１２２】
［電子機器への適用例］
上述した固体撮像装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１２３】
図１５は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【０１２４】
図１５に示される撮像装置１０１は、光学系１０２、シャッタ装置１０３、固体撮像装置１０４、制御回路１０５、信号処理回路１０６、モニタ１０７、およびメモリ１０８を備えて構成され、静止画像および動画像を撮像可能である。
【０１２５】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置１０４に導き、固体撮像装置１０４の受光面に結像させる。
【０１２６】
シャッタ装置１０３は、光学系１０２および固体撮像装置１０４の間に配置され、制御回路１０５の制御に従って、固体撮像装置１０４への光照射期間および遮光期間を制御する。
【０１２７】
固体撮像装置１０４は、上述した固体撮像装置１により構成される。固体撮像装置１０４は、光学系１０２およびシャッタ装置１０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置１０４に蓄積された信号電荷は、制御回路１０５から供給される駆動信号（タイミング信号）に従って転送される。固体撮像装置１０４は、それ単体でワンチップとして構成されてもよいし、光学系１０２ないし信号処理回路１０６などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。
【０１２８】
制御回路１０５は、固体撮像装置１０４の転送動作、および、シャッタ装置１０３のシャッタ動作を制御する駆動信号を出力して、固体撮像装置１０４およびシャッタ装置１０３を駆動する。
【０１２９】
信号処理回路１０６は、固体撮像装置１０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。
【０１３０】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１３１】
なお、本技術は以下のような構成も取ることができる。
（１）
光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを形成した画素基板の前記配線層側と、半導体素子を形成したロジック基板の裏面側とを貼り合わせ、前記画素基板の裏面側に前記光電変換膜形成後に、前記ロジック基板に配線層を形成することにより、
前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている
固体撮像装置。
（２）
前記画素基板の半導体基板を薄膜化してから、前記画素基板の裏面側に光電変換膜を形成する
前記（１）に記載の固体撮像装置。
（３）
エピタキシャル成長により、前記光電変換膜を成膜する
前記（１）または（２）に記載の固体撮像装置。
（４）
前記光電変換膜は、カルコパイライト系化合物半導体からなる
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
光入射面とは逆側に、PAD開口が形成されている
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
光電変換膜形成時の温度に耐え得る配線材料を用いた配線層と半導体素子とを半導体基板の表面側に形成後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に前記光電変換膜を形成した画素基板と、別工程で製造したロジック基板とを貼り合わせ、前記画素基板と前記ロジック基板とを電気的に接続することにより、
前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている
を備える固体撮像装置。
（７）
前記画素基板の配線側と、前記ロジック基板の半導体基板側とを貼り合わせた
前記（６）に記載の固体撮像装置。
（８）
前記画素基板の配線側と、前記ロジック基板の配線側とを貼り合わせた
前記（６）に記載の固体撮像装置。
（９）
前記画素基板の配線側と、前記ロジック基板の配線側とを貼り合わせ後、前記ロジック基板の半導体基板を薄膜化する
前記（８）に記載の固体撮像装置。
（１０）
前記支持基板と、前記ロジック基板の配線側とを貼り合わせた
前記（６）に記載の固体撮像装置。
（１１）
前記支持基板と、前記ロジック基板の配線側とを貼り合わせる前に、前記支持基板を貫通する貫通接続孔を形成した
前記（１０）に記載の固体撮像装置。
（１２）
前記支持基板として、異方性導電体を用いた
前記（１０）に記載の固体撮像装置。
（１３）
半導体基板の表面側に半導体素子を形成した後に、前記半導体基板の表面側に支持基板を貼り合わせ、前記半導体基板の裏面側に光電変換膜を形成後、配線層を形成することにより、
前記画素基板の表面側に前記配線層が配置されるとともに、前記画素基板の裏面側に前記光電変換膜が配置されている
を備える固体撮像装置。
（１４）
前記（１）、（６）、または（１３）のいずれかに記載の固体撮像装置を備える電子機器。
【符号の説明】
【０１３２】
１  固体撮像装置，  ２  画素，  ２２  画素基板，  ２６  ロジック基板，  ３１  シリコン基板，  ３３  光電変換膜，  ３５  プラグ，  ３６  ゲート電極，  ５２  第１の支持基板，  ７１  配線層，  １０１  撮像装置，  １０４  固体撮像装置
【図１】
2014011417.tif 000003
【図２】
2014011417.tif 000004
【図３】
2014011417.tif 000005
【図４】
2014011417.tif 000006
【図５】
2014011417.tif 000007
【図６】
2014011417.tif 000008
【図７】
2014011417.tif 000009
【図８】
2014011417.tif 000010
【図９】
2014011417.tif 000011
【図１０】
2014011417.tif 000012
【図１１】
2014011417.tif 000013
【図１２】
2014011417.tif 000014
【図１３】
2014011417.tif 000015
【図１４】
2014011417.tif 000016
【図１５】
2014011417.tif 000017