(57)【要約】【課題】用途に適応した画像を生成することができるようにする。【解決手段】ＣＭＯＳイメージセンサは、フォトダイオードと、メモリ部と、浮遊拡散領域と、フォトダイオードからメモリ部に電荷を転送する第１転送ゲートと、メモリ部から浮遊拡散領域に電荷を転送する第２転送ゲートと、フォトダイオードからの電荷を排出するための電荷排出ゲートを有し、フォトダイオードとメモリ部の間にはオーバーフローパスが形成される。電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又はオーバーフローパスの電位より高い電位であって、かつ、フォトダイオードの完全空乏化電位よりも低い電位が設定される。本技術は、例えば、グローバルシャッタに対応したＣＭＯＳイメージセンサに適用できる。【選択図】図１０
2014060519.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、
前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートと
を有し、
前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する
複数の単位画素を備え、
前記電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される
固体撮像素子。
【請求項２】
前記チャネル電位は、前記電荷排出ゲートのゲート電位に中間電位が印加されることで、所定の電位に設定される
請求項１に記載の固体撮像素子。
【請求項３】
前記チャネル電位は、前記電荷排出部のドレインの電位が駆動されることで、所定の電位に設定される
請求項１に記載の固体撮像素子。
【請求項４】
前記電荷排出ゲートのチャネルは、シリコン表面よりも基板方向に深い領域に形成されている
請求項３に記載の固体撮像素子。
【請求項５】
前記電荷排出ゲート、前記第１転送ゲート、及び前記第２の転送ゲートのオフ電圧は、負電圧である
請求項１に記載の固体撮像素子。
【請求項６】
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、
前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートと
を有し、
前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する
複数の単位画素を備える固体撮像素子の制御方法において、
前記電荷排出ゲートのチャネル電位として、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される
ステップを含む制御方法。
【請求項７】
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、
前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートと
を有し、
前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する
複数の単位画素を備え、
前記電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される
固体撮像素子を搭載した電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子及びその制御方法、並びに電子機器に関し、特に、用途に適応した画像を生成することができるようにした固体撮像素子及びその制御方法、並びに電子機器に関する。
【背景技術】
【０００２】
フォトダイオード等の受光部に蓄積した電荷を、MOSトランジスタを介して読み出す一般的なイメージセンサにおいては、画素ごと、行ごとなどで読み出し動作を実行するため、光電荷を蓄積する露光期間を全ての画素で一致させることができず、被写体が動いている場合などには、撮像時に歪みが発生することになる。
【０００３】
そこで、図１に示すような、単位画素２０Ａ内にメモリ部（ＭＥＭ）２３を設け、フォトダイオード（ＰＤ）２１で蓄積した電荷を全画素一括でメモリ部２３に転送し、行ごとの読み出し動作まで電荷を保持する画素の構造が知られている。この構成によれば、全画素同一の露光期間で撮像を行うグローバル露光による撮像動作が可能となる。
【０００４】
図２は、露光と電荷蓄積期間における単位画素２０Ａの駆動例を説明するためのタイミングチャートである。まず、時刻ｔ１乃至ｔ２の期間では、第１転送ゲート（ＴＲＸ）２２、第２転送ゲート（ＴＲＧ）２４、及びリセットトランジスタ（ＲＳＴ）２６をオンにし、フォトダイオード２１及びメモリ部２３の電荷を排出する。
【０００５】
次に、時刻ｔ２乃至ｔ３の期間においては、全画素一括で、電荷排出後、新たに被写体からの光から得られる電荷がフォトダイオード２１に蓄積される。そして、時刻ｔ３乃至ｔ４の期間においては、第２転送ゲート２４及びリセットトランジスタ２６と、第１転送ゲート２２を順次オンすることで、全画素一括で、フォトダイオード２１に蓄積された電荷がメモリ部２３に転送されるようになる。
【０００６】
図３は、読み出し走査（行ごとの信号電荷の読み出し）における単位画素２０Ａの駆動例について説明するためのタイミングチャートである。まず、制御パルスＳＥＬがオンされた後、制御パルスＲＳＴがオンされると、時刻ｔ１１乃至ｔ１２の期間において、浮遊拡散領域（ＦＤ）２５のノイズレベルが読み出される。また、時刻ｔ１２乃至ｔ１３の期間において、転送パルスＴＲＧがオンされると、メモリ部２３に保持されている電荷が、第２転送ゲート２４によって浮遊拡散領域２５に転送される。そして、時刻ｔ１３乃至ｔ１４の期間において、浮遊拡散領域２５に保持されている電荷に応じた電圧が信号レベルとして読み出される。このようにして読み出された信号レベルと、先に読み出したノイズレベルとの差分をとることで、ノイズが除去された信号レベルが得られることになる。
【０００７】
また、図４のタイミングチャートに示すように、露光及び電荷蓄積と、２次元配列された画素の読み出し走査とは同期間に行うことができる。すなわち、図４に示すように、制御パルスＳＥＬがオンされている場合に、制御パルスＲＳＴがオンされると、時刻ｔ２２乃至ｔ２３の期間において、浮遊拡散領域２５のノイズレベルが読み出される。また、転送パルスＴＲＧがオンされると、時刻ｔ２４乃至ｔ２５の期間において、メモリ部２３から転送され、浮遊拡散領域２５に保持されていた電荷に応じた電圧が信号レベルとして読み出される。なお、時刻ｔ２２乃至ｔ２５の期間では、行ごとに信号電荷が読み出されることになる。
【０００８】
その後、制御パルスＳＥＬがオフされた後、制御パルスＲＳＴ，転送パルスＴＲＸ，転送パルスＴＲＧがオンされ、さらに、転送パルスＴＲＸ，転送パルスＴＲＧ，制御パルスＲＳＴの順にオフされることで、時刻ｔ２５乃至ｔ２６の間で、フォトダイオード２１及びメモリ部２３の電荷が排出される。なお、時刻ｔ２５乃至ｔ２６の期間では、複数行の電荷が同時に排出されることになる。時刻ｔ２６以降の露光・蓄積においては、新たに被写体からの光から得られる電荷がフォトダイオード２１に蓄積されることになる。
【０００９】
このように、単位画素２０Ａでは、行ごとに順次、電荷信号を読み出しながら、ある行を読み出している期間に、複数行又は全画素一括での電荷排出動作が実行され、続けて行走査を行いながら画素信号を読み出している期間に、露光・蓄積動作を継続した上で、複数行又は全画素一括での電荷転送動作が実行される。
【００１０】
ところで、図１に示した画素の構造では、画素内にメモリ部２３を設けるため、メモリ部２３を持たない画素のフォトダイオード２１に蓄積できる最大電荷量（飽和電荷量）と比べて、飽和電荷量が減少する。フォトダイオード２１で蓄積できる最大電荷量と、メモリ部２３で保持できる最大電荷量の、小さい方が実質的な飽和電荷量となるため、フォトダイオード２１とメモリ部２３の両方を最大化する必要がある。すなわち、メモリ部２３を持たない画素の飽和電荷量と比べて、約半分の飽和電荷量となってしまう。
【００１１】
図５は、図１の回路図に対応する単位画素の構造を示す断面図である。図５に示す構造では、メモリ部２３を持たない単位画素と比べてフォトダイオード２１の面積（体積）が相対的に小さくなる。さらに、フォトダイオード２１を大きくすると、メモリ部２３の面積が小さくなるため、フォトダイオード２１の最大電荷量を保持できなくなり、結果として取り扱える電荷量を拡大することができない。具体的には、図６では、時刻ｔ４１乃至ｔ４３の期間に、フォトダイオード２１からメモリ部２３に電荷が転送される様子が図示されているが、フォトダイオード２１が大きくなると、メモリ部２３の面積が小さくなるのは明らかである。
【００１２】
そこで、本出願人は、図７に示すような、画素内に設けたフォトダイオード２１とメモリ部２３との間にオーバーフローパス３７を形成する画素の構造を提案している（例えば、特許文献１参照）。この構造を採用することで、露光期間中の電荷蓄積がフォトダイオード２１とメモリ部２３の両方で可能となり、飽和電荷量の拡大を図ることができる。また、別の構成として、フォトダイオード２１とメモリ部２３の間のバリアを露光期間中に断続的に変調することで、オーバーフローパス３７の形成と同様にフォトダイオード２１とメモリ部２３の両方での電荷蓄積を可能とすることもできる。
【００１３】
なお、本出願人は、図８に示すように、フォトダイオード２１の信号電荷を、浮遊拡散領域２５を経由せずに直接排出するための電荷排出ゲート２９を形成する画素の構造を提案している（例えば、特許文献２参照）。この構造を採用することで、メモリ部２３における電荷蓄積期間、すなわち行順次に電荷信号を読み出している期間中にフォトダイオード２１からの不要電荷の漏れ込みを防止することができる。また、本出願人は、電荷排出ゲート２９をオンしたときのチャネル電位を、フォトダイオード２１の完全空乏化電位よりも高く設定することで１フレームの読み出し期間よりも短時間の露光動作を実現することができることについても提案している（例えば、特許文献３参照）。
【００１４】
さらに、本出願人は、画素内に単位面積当たりの容量及び暗時特性が異なる２つのメモリ部を有し、フォトダイオードとそれらの間にオーバーフローパスを形成する構造を提案している（例えば、特許文献４参照）。この構造を採用することで、信号電荷量に応じてそれら２つのメモリ部を使い分けることで効率的に飽和電荷量の拡大を図ることができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−２６８０８３号公報
【特許文献２】特開２００４−１１１５９０号公報
【特許文献３】特開２００８−１７７５９３号公報
【特許文献４】特開２０１１−１９９８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ところで、特許文献１に開示された画素の構造では、フォトダイオード２１とメモリ部２３の和に相当する電荷量を蓄積することができ、メモリ部２３と浮遊拡散領域２５で電荷保持をするため、メモリ部２３を持たない画素と同等の飽和電荷量を達成することができるが、露光期間と読み出し期間（電荷保持期間）を同時にすることができない。
【００１７】
その理由であるが、露光期間中の電荷蓄積にフォトダイオード２１とメモリ部２３を用いており、さらに読み出し期間（電荷保持期間）は、メモリ部２３と浮遊拡散領域２５にて電荷保持が行われるので、メモリ部２３に蓄積と保持の両方の機能を持たせているためである。
【００１８】
ここで、特に、画素信号が動画用途で用いられる場合には、フレームレートを上げるために露光期間と読み出し期間（電荷保持期間）を同期間に設定することが効果的であるため、露光期間と読み出し期間を分離すると、露光期間分だけフレームレートが低下することになる。
【００１９】
一方、画素信号が静止画用途で用いられる場合には、露光期間と読み出し期間（電荷保持期間）を別に設定して、飽和電荷量を拡大することが求められる。すなわち、静止画用途の場合には、露光期間と読み出し期間が別々に行われ、動画用途の場合には、露光期間と読み出し期間が同時に行われることが肝要である。
【００２０】
しかしながら、前述した従来の技術では、露光期間と読み出し期間を別々に行う場合と、露光期間と読み出し期間を同時に行う場合の両方を実現させるためには、別々のイメージセンサを用意する必要があり、１つのイメージセンサによって、前述した静止画用途と動画用途に適した画像を生成することができなかった。
【００２１】
そのため、１つのイメージセンサによって、用途に適応した画像を生成できるようにすることが求められていた。
【００２２】
本技術はこのような状況に鑑みてなされたものであり、１つのイメージセンサによって、用途に適応した画像を生成することができるようにするものである。
【課題を解決するための手段】
【００２３】
本技術の第１の側面の固体撮像素子は、入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートとを有し、前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する複数の単位画素を備え、前記電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される。
【００２４】
前記チャネル電位は、前記電荷排出ゲートのゲート電位に中間電位が印加されることで、所定の電位に設定される。
【００２５】
前記チャネル電位は、前記電荷排出部のドレインの電位が駆動されることで、所定の電位に設定される。
【００２６】
前記電荷排出ゲートのチャネルは、シリコン表面よりも基板方向に深い領域に形成されている。
【００２７】
前記電荷排出ゲート、前記第１転送ゲート、及び前記第２の転送ゲートのオフ電圧は、負電圧である。
【００２８】
本技術の第１の側面の制御方法は、前述した本技術の第１の側面の固体撮像素子に対応する制御方法である。
【００２９】
本技術の第１の側面の固体撮像素子及び制御方法においては、電荷排出ゲートのチャネル電位には、オーバーフローパスの電位よりも低い電位が設定されるか、又はオーバーフローパスの電位よりも高い電位であって、かつ、光電変換素子の完全空乏化電位よりも低い電位が設定される。
【００３０】
本技術の第２の側面の電子機器は、入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートとを有し、前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する複数の単位画素を備え、前記電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される。
【００３１】
電子機器は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。
【００３２】
本技術の第２の側面の電子機器においては、電荷排出ゲートのチャネル電位には、オーバーフローパスの電位よりも低い電位が設定されるか、又はオーバーフローパスの電位よりも高い電位であって、かつ、光電変換素子の完全空乏化電位よりも低い電位が設定される。
【発明の効果】
【００３３】
本技術の第１の側面及び第２の側面によれば、用途に適応した画像を生成することができる。
【図面の簡単な説明】
【００３４】
【図１】従来の単位画素の構成を示す回路図である。
【図２】従来の単位画素の駆動方法を説明するためのタイミングチャートである。
【図３】従来の単位画素の駆動方法を説明するためのタイミングチャートである。
【図４】従来の単位画素の駆動方法を説明するためのタイミングチャートである。
【図５】従来の単位画素の構成を示す断面図である。
【図６】従来の単位画素の駆動方法を説明するためのポテンシャル図である。
【図７】従来の単位画素の構成を示す断面図である。
【図８】従来の単位画素の構成を示す回路図である。
【図９】ＣＭＯＳイメージセンサの構成例を示す図である。
【図１０】単位画素の構成例を示す断面図である。
【図１１】単位画素の駆動方法を説明するためのタイミングチャートである。
【図１２】第１の実施の形態の単位画素のポテンシャル図である。
【図１３】第２の実施の形態の単位画素のポテンシャル図である。
【図１４】ＣＭＯＳイメージセンサの他の構成例を示す図である。
【図１５】ＣＭＯＳイメージセンサの他の構成例を示す図である。
【図１６】撮像装置の構成例を示す図である。
【発明を実施するための形態】
【００３５】
以下、図面を参照しながら本技術の実施の形態について説明する。
【００３６】
［固体撮像装置の構成例］
図９は、本技術が適用される固体撮像装置としてのＣＭＯＳイメージセンサの構成例を示すブロック図である。
【００３７】
図９に示すように、本適用例に係るＣＭＯＳイメージセンサ１００は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部１１１と、当該画素アレイ部１１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４、及びシステム制御部１１５からなる。
【００３８】
ＣＭＯＳイメージセンサ１００はさらに、信号処理部１１８及びデータ格納部１１９を備えている。信号処理部１１８及びデータ格納部１１９については、ＣＭＯＳイメージセンサ１００とは別の基板に設けられる外部信号処理部、例えばＤＳＰ(Digital Signal Processor)やソフトウェアによる処理でも構わないし、ＣＭＯＳイメージセンサ１００と同じ基板上に搭載しても構わない。
【００３９】
画素アレイ部１１１には、入射光量に応じた電荷量の電荷を発生して内部に蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。単位画素の具体的な構成については後述する。
【００４０】
画素アレイ部１１１にはさらに、行列状の画素配列に対して行ごとに画素駆動線１１６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線１１７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。図９では、画素駆動線１１６について１本として示しているが、１本に限られるものではない。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した出力端に接続されている。
【００４１】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部１１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００４２】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００４３】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の電荷を捨てて、新たに露光を開始する（電荷の蓄積を開始する）動作のことを言う。
【００４４】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における電荷の蓄積時間（露光時間）となる。
【００４５】
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１１７の各々を通してカラム処理部１１３に供給される。カラム処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各単位画素から垂直信号線１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００４６】
具体的には、カラム処理部１１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１１３によるＣＤＳ処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３にノイズ除去処理以外に、例えば、ＡＤ（Analog Digital）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００４７】
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３で信号処理された画素信号が順番に出力される。
【００４８】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、当該タイミングジェネレータで生成された各種のタイミング信号を基に、垂直駆動部１１２、カラム処理部１１３、及び水平駆動部１１４などの駆動制御を行う。
【００４９】
信号処理部１１８は、少なくとも加算処理機能を有し、カラム処理部１１３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部１１９は、信号処理部１１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００５０】
［単位画素の構造］
次に、図１０を参照して、図９の画素アレイ部１１１に行列状に配置されている単位画素１２０の具体的な構造について説明する。図１０は、単位画素１２０の構成を示す平面図である。
【００５１】
単位画素１２０は、光電変換素子として、例えばフォトダイオード（ＰＤ）１２１を有している。フォトダイオード１２１は、例えば、ｎ型基板１３１上に形成されたｐ型ウェル層１３２に対してｐ型層１３３を基板表面側に形成してｎ型埋め込み層１３４を埋め込むことによって形成される埋め込み型のフォトダイオードである。なお、ｐ型層１３３及びｎ型埋め込み層１３４は、電荷排出時に空乏状態となる不純物濃度とされる。
【００５２】
単位画素１２０は、フォトダイオード１２１に加えて、第１転送ゲート（ＴＲＸ）１２２、メモリ部（ＭＥＭ）１２３、第２転送ゲート（ＴＲＧ）１２４、及び浮遊拡散領域（ＦＤ：Floating Diffusion）１２５を有する。なお、図示はしていないが、単位画素１２０は、フォトダイオード１２１に光を導入する開口部や、各トランジスタのコンタクト部など以外の部分を遮光する遮光膜により遮光されている。
【００５３】
第１転送ゲート１２２は、ポリシリコンからなるゲート電極１２２Ａを含むように構成される。ゲート電極１２２Ａは、フォトダイオード１２１とメモリ部１２３の間と、メモリ部１２３の上部の一部又は全部を覆うように形成されている。ゲート電極１２２Ａのメモリ部１２３側の上部には、配線用のコンタクトが接続されている。そして、第１転送ゲート１２２は、コンタクトを介してゲート電極１２２Ａに転送パルスＴＲＸが印加されることにより、フォトダイオード１２１に蓄積されている電荷を転送する。
【００５４】
メモリ部１２３は、ゲート電極１２２Ａの下に形成された、電荷排出時に空乏状態となる不純物濃度のｎ型埋め込みチャネル１３５によって形成され、第１転送ゲート１２２によってフォトダイオード１２１から転送された電荷を蓄積する。
【００５５】
また、メモリ部１２３の上部にゲート電極１２２Ａを配置し、そのゲート電極１２２Ａに転送パルスＴＲＸを印加することにより、メモリ部１２３に変調をかけることができる。すなわち、ゲート電極１２２Ａに転送パルスＴＲＸが印加されることにより、メモリ部１２３のポテンシャルが深くなる。これにより、メモリ部１２３の飽和電荷量を、変調をかけない場合よりも増やすことができる。
【００５６】
第２転送ゲート１２４は、ポリシリコンからなるゲート電極１２４Ａを含むように構成される。ゲート電極１２４Ａは、メモリ部１２３と浮遊拡散領域１２５の境界部分に設けられたｎ−の不純物拡散領域１３９の上部に形成されている。また、ゲート電極１２４Ａの上部には、配線用のコンタクトが接続されている。そして、第２転送ゲート１２４は、コンタクトを介してゲート電極１２４Ａに転送パルスＴＲＧが印加されることにより、メモリ部１２３に蓄積された電荷を転送する。
【００５７】
浮遊拡散領域１２５は、配線用のコンタクトを電気的に接続できる不純物濃度のｎ型層からなる電荷電圧変換部であり、第２転送ゲート１２４によってメモリ部１２３から転送された電荷を電圧に変換する。浮遊拡散領域１２５の上部には、配線用のコンタクトが接続されている。
【００５８】
リセットトランジスタ１２６は、電源Ｖｒｓｔと浮遊拡散領域１２５との間に接続されており、ゲート電極に、制御パルスＲＳＴが印加されることによって、浮遊拡散領域１２５をリセットする。
【００５９】
増幅トランジスタ１２７は、ドレイン電極が電源Ｖｄｄに接続され、ゲート電極が浮遊拡散領域１２５に接続される。また、選択トランジスタ１２８は、ドレイン電極が増幅トランジスタ１２７のソース電極に、ソース電極が垂直信号線１１７にそれぞれ接続される。
【００６０】
選択トランジスタ１２８は、ゲート電極に制御パルスＳＥＬが印加されることで、信号を読み出すべき単位画素１２０を選択する。そして、増幅トランジスタ１２７は、選択トランジスタ１２８によって画素信号を読み出す対象となる単位画素１２０が選択された場合、浮遊拡散領域１２５の電圧を示す画素信号を読み出して増幅し、ソース電極から出力する。選択トランジスタ１２８は、増幅トランジスタ１２７からの画素信号を、垂直信号線１１７を介してカラム処理部１１３に供給する。
【００６１】
単位画素１２０は、さらに、電荷排出ゲート（ＡＢＧ）１２９及びドレイン部１３６を有している。電荷排出ゲート１２９は、ゲート電極１２９Ａを含むように構成される。ゲート電極１２９Ａは、フォトダイオード１２１とドレイン部１３６の間に設けられたｐ−の不純物拡散領域１３８の上部に形成されている。また、ゲート電極１２９Ａの上部には、配線用のコンタクトが接続されている。そして、電荷排出ゲート１２９は、コンタクトを介してゲート電極１２９Ａに制御パルスＡＢＧが印加されることにより、フォトダイオード１２１に蓄積された電荷を転送する。
【００６２】
ドレイン部１３６は、ｎ型層からなる電荷排出部であり、電荷排出ゲート１２９によってフォトダイオード１２１から転送された電荷を排出する。ドレイン部１３６の上部には、配線用のコンタクトが接続されており、所定の電圧Ｖｄｒｎが適宜印加される。
【００６３】
また、単位画素１２０では、ゲート電極１２２Ａの下で、かつ、フォトダイオード１２１とメモリ部１２３との境界部分に、ｐ−の不純物拡散領域１３７が設けられる。不純物拡散領域１３７を設けることで、フォトダイオード１２１とメモリ部１２３の境界部分のポテンシャルを下げることができる。このポテンシャルが下がった部分が、オーバーフローパス１４０となる。
【００６４】
すなわち、フォトダイオード１２１で発生し、オーバーフローパス１４０のポテンシャルを超えた電荷は、自動的にメモリ部１２３に漏れて、蓄積される。換言すれば、オーバーフローパス１４０のポテンシャル以下の発生電荷はフォトダイオード１２１に蓄積される。このように、オーバーフローパス１４０が形成されるようにすることで、低照度での発生電荷を優先的にフォトダイオード１２１で蓄積させることができる。
【００６５】
オーバーフローパス１４０は中間電荷転送部としての機能を持つ。すなわち、中間電荷転送部としてのオーバーフローパス１４０は、複数の単位画素の全てが同時に撮像動作を行う露光期間において、フォトダイオード１２１での光電変換によって発生し、オーバーフローパス１４０のポテンシャルで決まる所定電荷量を超える電荷を信号電荷としてメモリ部１２３へ転送する。
【００６６】
さらに、単位画素１２０では、ゲート電極１２９Ａの下で、かつフォトダイオード１２１とドレイン部１３６の境界部分に、ｐ−の不純物拡散領域１３８が設けられる。不純物拡散領域１３８を設けることで、フォトダイオード１２１とドレイン部１３６の境界部分のポテンシャルを下げることができる。
【００６７】
なお、単位画素１２０において、転送パルスＴＲＸ，転送パルスＴＲＧ，制御パルスＡＢＧとして、各ゲートのゲート電極に印加されるオフ電圧は、負電圧となる。
【００６８】
このようにして構成されるＣＭＯＳイメージセンサ１００は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード１２１に蓄積された電荷を、遮光されたメモリ部１２３へ転送することで、グローバルシャッタ動作（グローバル露光）を実現する。このグローバルシャッタ動作により、全画素一致した露光期間による歪みのない撮像が可能となる。
【００６９】
［用途に適応した画像を提供するための動作］
ところで、ＣＭＯＳイメージセンサ１００では、画素アレイ部１１１に配置される各単位画素１２０が駆動方法を切り替えて動作することで、用途に適応した画像を生成するための画素信号を提供することができる。そこで、次に、図１１乃至図１３を参照して、ＣＭＯＳイメージセンサ１００による、用途に適応した画像を生成するための画素信号の提供方法について説明する。
【００７０】
（単位画素の駆動方法）
図１１は、単位画素１２０の駆動方法について説明するためのタイミングチャートである。駆動動作としては、「シャッタ」、「転送」、「読み出し」の動作がある。「シャッタ」は、フォトダイオード１２１及びメモリ部１２３をリセットし、露光を開始することを意味する。また、「転送」は、フォトダイオード１２１からメモリ部１２３に電荷を転送すること、「読み出し」は、浮遊拡散領域１２５からの電荷を読み出すことを意味する。「シャッタ」から「転送」までが露光を開始してから終了するまでの露光期間を示す。さらに、図１１の横方向は時間を示し、縦方向は走査方向を示している。
【００７１】
なお、図１１のタイミングチャートでは、グローバルシャッタ駆動１と、グローバルシャッタ駆動２の駆動方法のほか、それらの駆動との比較のため、ローリングシャッタ駆動の駆動方法についても記述されている。
【００７２】
図１１Ａは、ローリングシャッタ駆動のタイミングチャートを示す。ローリングシャッタ駆動では、同一の行に配置された画素の露光と、転送及び読み出しとが同時に行われる。そのため、図１１の時系列で表現した場合、露光と、転送及び読み出しが斜め方向に進行し、同一のフレームを構成する画素であっても、最大で１フレーム分の時間のずれが生じることになる。
【００７３】
また、図１１Ｂは、グローバルシャッタ駆動１のタイミングチャートを示す。グローバルシャッタ駆動１は、前述のオーバーフローパス１４０を形成する画素の構造の駆動方法に相当するものである。この構造では、フォトダイオード１２１で発生し、オーバーフローパス１４０のポテンシャルを超えた電荷は、メモリ部１２３に蓄積される。従って、露光期間中の電荷がフォトダイオード１２１とメモリ部１２３の両方で蓄積可能となるので、飽和電荷量を増加させることが可能となる。
【００７４】
このように、グローバルシャッタ駆動１では、露光期間にメモリ部１２３が使用されるため、読み出し中に露光を行うことができず、露光と転送は全画素同時に行われ、読み出しは行単位で行われることになる。また、グローバルシャッタ駆動１の場合、フォトダイオード１２１とメモリ部１２３の両方で電荷蓄積が行われるので、飽和電荷量のダイナミックレンジを上げることができるが、露光と読み出しが分離して行われるので、感度は低下することになる。
【００７５】
よって、グローバルシャッタ駆動１は、例えば、静止画などの、よりダイナミックレンジを優先する必要がある画像を生成する場合に適していると言える。
【００７６】
また、図１１Ｃは、グローバルシャッタ駆動２のタイミングチャートを示す。グローバルシャッタ駆動２は、前述のオーバーフローパス１４０を形成しない画素の構造の駆動方法に相当するものである。この構造では、露光期間中の電荷蓄積がフォトダイオード１２１においてのみ行われるので、露光期間にメモリ部１２３が使用されず、読み出し中に露光を行うことができる。
【００７７】
このように、グローバルシャッタ駆動２では、露光と転送は全画素同時に行われ、さらに読み出しも同時に行われることになる。また、グローバルシャッタ駆動２の場合、フォトダイオード１２１のみで電荷蓄積が行われるので、グローバルシャッタ駆動１の場合と比べて、飽和電荷量のダイナミックレンジは低くなるが、露光と読み出しを同時に行うことができるので、感度は高くなる。
【００７８】
よって、グローバルシャッタ駆動２は、例えば、動画などの、より感度を優先する必要がある画像を生成する場合に適していると言える。
【００７９】
以上のように、ＣＭＯＳイメージセンサ１００により生成される画素信号を静止画用途に用いる場合には、飽和電荷量を拡大するために、グローバルシャッタ駆動１により駆動して、露光期間と読み出し期間（電荷保持期間）を別々に設定することが効果的である。
【００８０】
一方、ＣＭＯＳイメージセンサ１００により生成される画素信号を動画用途に用いる場合、その動画のフレームレートを上げるために、グローバルシャッタ駆動２により駆動して、露光期間と読み出し期間（電荷保持期間）を同期間に設定することが効果的である。
【００８１】
（第１の実施の形態の単位画素）
図１２は、第１の実施の形態の単位画素１２０のポテンシャル図を示している。なお、このポテンシャル図において、縦方向が電位を示し、下方向ほど電位が高くなる。
【００８２】
図１２の制御パルスＡＢＧ，転送パルスＴＲＸ，転送パルスＴＲＧ，制御パルスＲＳＴの文字の下に記述されている四角は、制御パルスＡＢＧ，転送パルスＴＲＸ，転送パルスＴＲＧ，制御パルスＲＳＴの状態を示している。白抜きの四角は、そのパルスがオフされていることを示す。また、ハッチングが施された四角は、そのパルスの電圧が、オン時の電圧とオフ時の電圧との間の電圧（以下、「中間電圧」という）とされていることを示している。
【００８３】
第１の実施の形態の単位画素１２０では、ゲート電極１２９Ａに印加される制御パルスＡＢＧを制御することで、電荷排出ゲート１２９のチャネル電位が設定される。
【００８４】
（制御パルスＡＢＧによるグローバルシャッタ駆動１）
図１２Ａは、単位画素１２０を、グローバルシャッタ駆動１で駆動する場合のポテンシャル図を示している。
【００８５】
図１２Ａに示すように、グローバルシャッタ駆動１においては、ゲート電極１２９Ａに印加される制御パルスＡＢＧをオフすることで、電荷排出ゲート１２９のチャネル電位が、オーバーフローパス１４０の電位（図中の点線で示す電位）に対して低くなるようにする。
【００８６】
この場合、フォトダイオード（ＰＤ）１２１に蓄積された電荷は、オーバーフローパス１４０の電位を超えると、メモリ部（ＭＥＭ）１２３側に流れ込んで、フォトダイオード１２１とメモリ部１２３の両方で露光期間中の電荷蓄積が行われることになる。そのため、露光期間と読み出し期間（電荷保持期間）とを別々に設定する必要がある。
【００８７】
このように、制御パルスＡＢＧを制御することで、単位画素１２０を、グローバルシャッタ駆動１により駆動させることが可能となる。また、制御パルスＡＢＧによるグローバルシャッタ駆動１を行った場合、フォトダイオード１２１のみで電荷蓄積を行うグローバルシャッタ駆動２に比べて、多くの飽和電荷量を保持することができるため、当該グローバルシャッタ駆動１は、静止画用途に用いるのに適している。
【００８８】
（制御パルスＡＢＧによるグローバルシャッタ駆動２）
図１２Ｂは、単位画素１２０を、グローバルシャッタ駆動２で駆動する場合のポテンシャル図を示している。
【００８９】
図１２Ｂに示すように、グローバルシャッタ駆動２においては、ゲート電極１２９Ａに印加される制御パルスＡＢＧとして、中間電位を印加することで、電荷排出ゲート１２９のチャネル電位が、オーバーフローパス１４０の電位（図中の点線で示す電位）に対して高く、かつ、フォトダイオード１２１の完全空乏化電位よりも低くなるようにする。
【００９０】
この場合、フォトダイオード（ＰＤ）１２１に蓄積された電荷は、オーバーフローパス１４０の電位を超える前に、ドレイン部（ＤＲＮ）１３６側に流れ込むため、メモリ部（ＭＥＭ）１２３では電荷蓄積は行われないことになる。そのため、フォトダイオード１２１のみで露光期間中の電荷蓄積が行われることとなり、蓄積期間と読み出し期間（電荷保持期間）とを同期間に設定することができる。
【００９１】
このように、制御パルスＡＢＧを制御することで、単位画素１２０を、グローバルシャッタ駆動２により駆動させることが可能となる。また、制御パルスＡＢＧによるグローバルシャッタ駆動２を行った場合、露光と読み出しを同時に行うことになるが、露光時間が読み出し期間内で変化してもフレームレートを維持することができるので、当該グローバルシャッタ駆動２は、動画用途に用いるのに適している。
【００９２】
（第２の実施の形態の単位画素）
図１３は、第２の実施の形態の単位画素１２０のポテンシャル図を示している。なお、このポテンシャル図は、図１２のポテンシャル図と同様に、縦方向が電位を示し、下方向ほど電位が高くなる。また、各パルスの下に記述された四角は、それらのパルスの状態を示している。
【００９３】
第２の実施の形態の単位画素１２０では、ドレイン部１３６を駆動することで、電荷排出ゲート１２９のチャネル電位が設定される。
【００９４】
（ドレイン駆動によるグローバルシャッタ駆動１）
図１３Ａは、単位画素１２０を、グローバルシャッタ駆動１で駆動する場合のポテンシャル図を示している。なお、配線用のコンタクトを介してドレイン部１３６に印加される電圧Ｖｄｒｎであるが、電圧Ｖｄｒｎｈ＞電圧Ｖｄｒｎｌの関係を有するものとする。
【００９５】
図１３Ａに示すように、グローバルシャッタ駆動１においては、配線用のコンタクトを介して電圧Ｖｄｒｎｌを印加してドレイン部１３６を駆動して、その電位を下げることで、電荷排出ゲート１２９のチャネル電位が、オーバーフローパス１４０の電位（図中の点線で示す電位）に対して低くなるようにする。
【００９６】
この場合、フォトダイオード（ＰＤ）１２１に蓄積された電荷は、オーバーフローパス１４０の電位を超えるとメモリ部（ＭＥＭ）１２３側に流れ込んで、フォトダイオード１２１とメモリ部１２３の両方で露光期間中の電荷蓄積が行われることになる。そのため、露光期間と読み出し期間（電荷保持期間）とを別々に設定する必要がある。
【００９７】
このように、ドレイン部１３６の駆動を制御することで、単位画素１２０を、グローバルシャッタ駆動１により駆動させることが可能となる。また、ドレイン駆動によるグローバルシャッタ駆動１を行った場合、フォトダイオード１２１のみで電荷蓄積を行うグローバルシャッタ駆動２に比べて、多くの飽和電荷量を保持することができるため、当該グローバルシャッタ駆動１は、静止画用途に用いるのに適している。
【００９８】
（ドレイン駆動によるグローバルシャッタ駆動２）
図１３Ｂは、単位画素１２０を、グローバルシャッタ駆動２で駆動する場合のポテンシャル図を示している。
【００９９】
図１３Ｂに示すように、グローバルシャッタ駆動２においては、配線用のコンタクトを介して電圧Ｖｄｒｎｈを印加してドレイン部１３６を駆動することで、電荷排出ゲート１２９のチャネル電位が、オーバーフローパス１４０の電位（図中の点線で示す電位）に対して高く、かつ、フォトダイオード１２１の完全空乏化電位よりも低くなるようにする。
【０１００】
すなわち、グローバルシャッタ駆動２では、配線用のコンタクトを介して電圧Ｖｄｒｎｈを印加してドレイン部１３６の電位を上げることにより、電荷排出ゲート１２９のチャネルを空乏化させて、その電位を、オーバーフローパス１４０の電位に対して高く設定する。このとき、電荷排出ゲート１２９のチャネルは、シリコン表面よりも基板方向に深い領域に埋め込みチャネルとして形成されるようにしてもよい。このような構成とすることで、露光期間中において、フォトダイオード１２１のシリコン表面が露出されることはなくなり、暗時特性の劣化を抑制することができる。
【０１０１】
この場合、フォトダイオード（ＰＤ）１２１に蓄積された電荷は、オーバーフローパス１４０の電位を超える前にドレイン部（ＤＲＮ）１３６に流れ込み、フォトダイオード１２１のみで露光期間中の電荷蓄積が行われるため、蓄積期間と読み出し期間（電荷保持期間）とを同期間に設定することができる。
【０１０２】
このように、ドレイン部１３６の駆動を制御することで、単位画素１２０を、グローバルシャッタ駆動２により駆動させることが可能となる。また、ドレイン駆動によるグローバルシャッタ駆動２を行った場合、露光と読み出しを同時に行うことになるが、露光時間が読み出し期間内で変化してもフレームレートを維持することができるので、当該グローバルシャッタ駆動２は、動画用途に用いるのに適している。
【０１０３】
以上のように、ＣＭＯＳイメージセンサ１００の画素アレイ部１１１に配置される各単位画素１２０では、制御パルスＡＢＧ又はドレイン部１３６の駆動を制御して、電荷排出ゲート１２９のチャネル電位が、オーバーフローパス１４０の電位に対して低くなるようにすることで、グローバルシャッタ駆動１が行われる。また、各単位画素１２０では、制御パルスＡＢＧ又はドレイン部１３６の駆動を制御して、電荷排出ゲート１２９のチャネル電位が、オーバーフローパス１４０の電位に対して高く、かつ、フォトダイオード１２１の完全空乏化電位よりも低くなるようにすることで、グローバルシャッタ駆動２が行われる。
【０１０４】
そして、ＣＭＯＳイメージセンサ１００により生成される画素信号を静止画用途に用いる場合には、各単位画素１２０をグローバルシャッタ駆動１により駆動し、画素信号を動画用途に用いる場合には、各単位画素１２０をグローバルシャッタ駆動２により駆動することで、１つのＣＭＯＳイメージセンサ１００によって、用途に適応した画像を生成することが可能となる。
【０１０５】
［固体撮像装置の構成の変形例］
上記の説明では、図９に示したように、データ格納部１１９をカラム処理部１１３の後段において信号処理部１１８に対して並列的に設ける構成としたが、これに限られるものではない。例えば、図１４に示すように、データ格納部１１９をカラム処理部１１３と並列的に設け、水平駆動部１１４による水平走査によって同時に読み出されたデータに対し、後段の信号処理部１１８で信号処理を実行する構成を採ることも可能である。
【０１０６】
さらに、図１５に示すように、画素アレイ部１１１の列ごとあるいは複数列ごとにＡＤ変換するＡＤ変換機能をカラム処理部１１３に持たせるとともに、当該カラム処理部１１３に対してデータ格納部１１９及び信号処理部１１８を並列的に設け、信号処理部１１８においてアナログ又はデジタルでノイズ除去処理を行った後、データ格納部１１９及び信号処理部１１８での各処理を列ごとあるいは複数列ごと実行する構成を採ることも可能である。
【０１０７】
なお、本技術は、固体撮像素子への適用に限られるものではない。すなわち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０８】
［本技術を適用した電子機器の構成例］
図１６は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
【０１０９】
図１６の撮像装置３００は、レンズ群などからなる光学部３０１、前述した単位画素１２０の各構成が採用される固体撮像素子（撮像デバイス）３０２、及びカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路３０３を備える。また、撮像装置３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び電源部３０８も備える。ＤＳＰ回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び電源部３０８は、バスライン３０９を介して相互に接続されている。
【０１１０】
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、前述した実施の形態に係るＣＭＯＳイメージセンサ１００等の固体撮像素子、すなわちグローバル露光によって歪みのない撮像を実現できる固体撮像素子を用いることができる。
【０１１１】
表示部３０５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画または静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)、フラッシュメモリ等の記録媒体に記録する。
【０１１２】
操作部３０７は、ユーザによる操作の下に、撮像装置３００が持つ様々な機能について操作指令を発する。電源部３０８は、ＤＳＰ回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、及び操作部３０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１１３】
固体撮像素子３０２として、前述した実施の形態に係るＣＭＯＳイメージセンサ１００を用いることで、ｋＴＣノイズをも含めたノイズ低減処理が可能となるので、高いＳ／Ｎを確保することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置３００においても、撮像画像の高画質化を図ることができる。
【０１１４】
また、前述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【０１１５】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
【０１１６】
なお、本技術の実施の形態は、前述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１１７】
また、本技術は、以下のような構成をとることができる。
【０１１８】
（１）
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、
前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートと
を有し、
前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する
複数の単位画素を備え、
前記電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される
固体撮像素子。
（２）
前記チャネル電位は、前記電荷排出ゲートのゲート電位に中間電位が印加されることで、所定の電位に設定される
（１）に記載の固体撮像素子。
（３）
前記チャネル電位は、前記電荷排出部のドレインの電位が駆動されることで、所定の電位に設定される
（１）に記載の固体撮像素子。
（４）
前記電荷排出ゲートのチャネルは、シリコン表面よりも基板方向に深い領域に形成されている
（３）に記載の固体撮像素子。
（５）
前記電荷排出ゲート、前記第１転送ゲート、及び前記第２の転送ゲートのオフ電圧は、負電圧である
（１）乃至（４）のいずれか一項に記載の固体撮像素子。
（６）
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、
前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートと
を有し、
前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する
複数の単位画素を備える固体撮像素子の制御方法において、
前記電荷排出ゲートのチャネル電位として、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される
ステップを含む制御方法。
（７）
入射光量に応じた電荷を発生して内部に蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送する第１転送ゲートと、
前記第１転送ゲートによって前記光電変換素子から転送される電荷を保持する電荷保持領域と、
前記電荷保持領域に保持された電荷を転送する第２転送ゲートと、
前記第２転送ゲートによって前記電荷保持領域から転送される電荷を信号として読み出すために保持する浮遊拡散領域と、
前記光電変換素子からの電荷を電荷排出部に転送する電荷排出ゲートと
を有し、
前記光電変換素子と前記電荷保持領域との境界部分には、所定電荷量を決めるポテンシャルにて形成され、前記所定電荷量を超える電荷を信号電荷として、前記光電変換素子から前記電荷保持領域に転送するオーバーフローパスが形成される構造を有する
複数の単位画素を備え、
前記電荷排出ゲートのチャネル電位には、前記オーバーフローパスの電位よりも低い電位が設定されるか、又は前記オーバーフローパスの電位よりも高い電位であって、かつ、前記光電変換素子の完全空乏化電位よりも低い電位が設定される
固体撮像素子を搭載した電子機器。
【符号の説明】
【０１１９】
１００  ＣＭＯＳイメージセンサ，  １１１  画素アレイ部，  １１２  垂直駆動部，  １１３  カラム処理部，  １１４  水平駆動部，  １１５  システム制御部，  １１８  信号処理部，  １１９  データ格納部，  １２０  単位画素，  １２１  フォトダイオード，  １２２  第１転送ゲート，  １２３  メモリ部，  １２４  第２転送ゲート，  １２５  浮遊拡散領域，  １２６  リセットトランジスタ，  １２７  増幅トランジスタ，  １２８  選択トランジスタ，  １２９  電荷排出ゲート，  １３６  ドレイン部，  ３００  撮像装置
【図１】
2014060519.tif 000003
【図２】
2014060519.tif 000004
【図３】
2014060519.tif 000005
【図４】
2014060519.tif 000006
【図５】
2014060519.tif 000007
【図６】
2014060519.tif 000008
【図７】
2014060519.tif 000009
【図８】
2014060519.tif 000010
【図９】
2014060519.tif 000011
【図１０】
2014060519.tif 000012
【図１１】
2014060519.tif 000013
【図１２】
2014060519.tif 000014
【図１３】
2014060519.tif 000015
【図１４】
2014060519.tif 000016
【図１５】
2014060519.tif 000017
【図１６】
2014060519.tif 000018