(57)【要約】【課題】ＴＳＶと裏面バンプ電極とを同一工程により有効に半導体基板に一体形成埋設する。【解決手段】半導体基板１の裏面１ｒ上には、例えば窒化シリコン等の裏面保護膜５が形成されている。ＴＳＶと裏面バンプ電極とが例えば銅のような誘電体により一体的に形成された裏面バンプ電極／ＴＳＶ８７が、そのＴＳＶ部分とバンプ電極の一部分とが埋没するように、シード層を介して基板１に対して配設されている。言い換えれば、裏面バンプ電極／ＴＳＶ８７が埋設される孔は、ＴＳＶに対応するＴＳＶ用貫通孔と、バンプ電極の一部分に対応した、ＴＳＶ用貫通孔に連続する円筒状段部（基板リセス部）とで構成されている。なお、かかる孔のＴＳＶ用貫通孔部分の側壁は、絶縁膜で覆われ、ＴＳＶ側壁絶縁リング６１が形成されている。また、裏面バンプ電極／ＴＳＶ８７のバンプ電極部分の表面には、はんだ８１がめっきで形成されている。【選択図】図１
2014011309.tif 000002
【特許請求の範囲】
【請求項１】
主面に回路素子を備えた半導体基板と、
前記半導体基板の裏面側のバンプ電極と貫通電極とが一体成型された裏面バンプ電極／貫通電極であって、前記半導体基板に対して、前記貫通電極の部分と、前記バンプ電極の部分の一部分が埋設された裏面バンプ電極／貫通電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記裏面バンプ電極／貫通電極の、前記半導体基板との埋設接合部分にシード層を更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記裏面バンプ電極／貫通電極のバンプ電極の部分は円柱形状であり、その径は１０μｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の裏面側に、前記裏面バンプ電極／貫通電極に対応したおもて面バンプ電極を更に備えることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記半導体装置を複数積層したことを特徴とする請求項４に記載の半導体装置。
【請求項６】
主面に回路素子を備えた半導体基板の裏面側に、裏面バンプ電極／貫通電極のバンプ電極部分に対応する穴を形成するためのパターンを有する第一フォトレジストを形成する工程と、
前記第一フォトレジストをマスクとして、ドライエッチングにより、バンプ電極用穴を形成する工程と、
前記第一フォトレジストを前記半導体基板から除去する工程と、
前記裏面バンプ電極／貫通電極の貫通電極部分に対応する貫通電極用貫通孔を形成するためのパターンを有する第二フォトレジストを、前記裏面側に形成する工程と、
前記第二フォトレジストをマスクとして、ドライエッチングにより、貫通電極用貫通孔を形成する工程と、
前記第二フォトレジストを前記半導体基板から除去する工程と、
前記バンプ電極用穴、前記貫通電極用貫通孔、および前記半導体基板の残りの裏面に渡って、シード層を形成する工程と、
前記バンプ電極用穴に対応する孔のパターンを有する第三フォトレジストを、前記裏面側に形成する工程と、
バンプ電極用穴と、貫通電極用貫通孔と、前記第三フォトレジストの孔の側壁とに、電気めっきにより、裏面バンプ電極／貫通電極を一体成型する工程と、
前記第三フォトレジストを前記半導体基板から除去する工程と、
ウェットエッチングにより、露出している前記シード層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体基板の主面側におもて面バンプ電極を形成する工程を更に有することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
複数の半導体チップ（半導体装置）を積層して高機能を実現した半導体装置では、半導体チップを貫通するようにして設けられた貫通電極（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）と、バンプ電極とによって上下の半導体チップを電気的に接続する構造がある。
【０００３】
ここで、ビアラスト（Ｖｉａ  Ｌａｓｔ）方式（回路素子〜多層配線〜おもて面バンプ形成後に基板裏面からＴＳＶを形成する方式）に基づく各半導体チップの製造においても、おもて面バンプ電極、ＴＳＶ、および裏面バンプ電極は、それぞれ別工程で形成されることが一般的である（例えば、特許文献１における、上部端子９、貫通電極１５、および下部電極２６を参照のこと）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１２４０８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＴＳＶと裏面バンプ電極とは、同一工程において一体的に形成できれば、製造工程を短縮できて好適である。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、主面に回路素子を備えた半導体基板と、前記半導体基板の裏面側のバンプ電極と貫通電極とが一体成型された裏面バンプ電極／貫通電極であって、前記半導体基板に対して、前記貫通電極の部分と、前記バンプ電極の部分の一部分が埋設された裏面バンプ電極／貫通電極と、を備えることを要旨とする。
【発明の効果】
【０００７】
本発明の半導体装置によれば、裏面バンプ電極／貫通電極のうちの裏面バンプ電極部分の一部を半導体基板に埋め込む構造としているので、裏面バンプ電極部分の大きさを確保したまま、貫通電極部分の径を小さくして微細化したとしても、組み立て工程における裏面バンプ電極部分の機械的強度を確保できる。特に、露出しているシード層を除去すべく、ウェットエッチングを施す際にも、裏面バンプ電極部分へのアンダーカットを防ぐことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態における半導体装置の構成を説明するための図であり、同図（ｂ）は、基板裏面側を示す図であり、同図（ａ）は、同図（ｂ）に示したＡ１−Ａ１部分の断面図である。
【図２】図１に示した半導体装置を複数積層した場合の積層構造を示す図である。
【図３】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図４】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図５】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図６】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図７】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図８】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図９】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１０】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１１】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１２】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１３】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１４】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１５】本発明の一実施形態における半導体装置の製造方法について説明するための図である。
【図１６】本発明の他の実施形態における半導体装置の製造方法について説明するための図である。
【図１７】本発明の他の実施形態における半導体装置の製造方法について説明するための図である。
【図１８】本発明の他の実施形態における半導体装置の製造方法について説明するための図である。
【図１９】バンプ電極部分とＴＳＶ部分の形状のバリエーションの例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を適用した半導体装置及びその製造方法の一例について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００１０】
図１は、本発明の一実施形態における半導体装置の構成を説明するための図であり、同図（ｂ）は、基板主面側を示す図であり、同図（ａ）は、同図（ｂ）に示したＡ１−Ａ１部分の断面図である。
【００１１】
まず、図１（ｂ）に示すように、この半導体装置５００には、中央に縦断的に形成された貫通電極（以下、「ＴＳＶ」（Through Silicon Via）と称す）領域（またはバンプ電極領域）と、その左右に広がる素子領域がある。
【００１２】
図１（ａ）の断面図を参照して、この半導体装置５００は、概して、半導体基板１に第１〜第５層間絶縁膜２ａ〜２ｅが積層された構造となっている。第１〜第５層間絶縁膜２ａ〜２ｅの各々の層間には、配線層２３ａおよび上層配線２３ｂが形成され、それらはビアプラグ２４を介して電気的に接続されている。なお、形成される配線層２３ａには、少なくとも図１（ｂ）に示すＴＳＶ領域に円形に形成されるものがあり、それらは、後述のＴＳＶ用貫通孔ＴＨに対応するものである。
【００１３】
半導体基板１の主面１ｆ、つまり回路形成面、の素子領域には、ゲート電極／ゲート絶縁膜、ソース／ドレイン（Ｓ／Ｄ）領域等からなる回路素子２１が形成されている。
【００１４】
第５層間絶縁膜２ｅの素子領域上に、樹脂層であるパッシベーション膜（ポリイミド）４が形成されている。また、第５層間絶縁膜２ｅのＴＳＶ領域上には、第５層間絶縁膜２ｅ内に形成された上層配線２３ｂとシード層３２を介して接続される複数のおもて面バンプ電極（例えば銅製）３が形成されている。おもて面バンプ電極３の上面には、その酸化を防止するため、金膜等の保護膜３１が形成されている。
【００１５】
一方、半導体基板１の厚さは、例えば約４０μｍである。半導体基板１の裏面１ｒ上には、例えば窒化シリコン等の裏面保護膜５が形成されている。また、ＴＳＶと裏面バンプ電極とが例えば銅のような誘電体により一体的に形成された裏面バンプ電極／ＴＳＶ８７が、そのＴＳＶ部分とバンプ電極の一部分とが埋没するように、シード層７１を介して基板１に対して配設されている。言い換えれば、裏面バンプ電極／ＴＳＶ８７が埋設される孔は、ＴＳＶに対応するＴＳＶ用貫通孔と、バンプ電極の一部分に対応した、ＴＳＶ用貫通孔に連続する円筒状段部（基板リセス部）とで構成されている。なお、かかる孔のＴＳＶ用貫通孔部分の側壁及び円筒状断部から裏面保護膜５上にわたって絶縁膜で覆われており、上記ＴＳＶ用貫通孔部分の側壁にはＴＳＶ側壁絶縁リング６１が形成されている。また、裏面バンプ電極／ＴＳＶ８７のバンプ電極部分の表面には、はんだ（ＳｎＡｇ合金）８１がめっきで形成されている。
【００１６】
図２は、図１に示した半導体装置を複数積層した場合の積層構造を示す図である。
同図を参照すると、パッケージ基板５０１の一方の面上に複数の半導体装置５００ａ〜５００ｅが積層された構造となっている。ここで、半導体装置５００ａ〜５００ｄがコアチップとして機能し、半導体装置５００ｅがインターフェースチップとして機能している。各半導体装置５００ａ〜５００ｅは、上下のそれらと、おもて面バンプ電極３および裏面バンプ電極／ＴＳＶ８７を介して電気的に接続されて積層構造となっている。
【００１７】
また、各半導体装置５００ａ〜５００ｅは、モールドレジン５０２に覆われ、内部の空隙がアンダーフィル５０３で満たされることにより、モールドレジン５０２内に封入されている。また、パッケージ基板５０１の他方の面には、複数のはんだボール５０４が形成されており、スルーホール５０５および再配線５０６を介して、半導体装置５００ｅのおもて面バンプ電極３に電気的に接続されている。
【００１８】
ここで、半導体装置５００ａは、積層構造の最上段の半導体装置であるため、半導体装置５００ｂの端子から供給される信号や電源を自装置の端子を介して自装置の内部に取り込むことができればよく、半導体装置５００ｂの端子から供給された信号を、更に他の半導体装置に供給する必要がない。従って、最上段の半導体装置５００ａは裏面バンプ電極／ＴＳＶ８７を有していなくても良い。このように、半導体装置５００ａに裏面バンプ電極／ＴＳＶ８７を形成しない場合、裏面バンプ電極／ＴＳＶ８７を形成し易くするためのチップ薄板化が必要なくなるため、半導体装置５００ａは、半導体装置５００ｂ〜５００ｄに比べ厚くすることができる。その結果、積層構造の製造時において、例えば半導体装置を積層するときの熱応力による半導体装置の変形を抑制することができるなど、歩留まりを向上させることができる。
【００１９】
なお、図２においては、４枚の半導体装置５００ａ〜５００ｄを積層した構造を例に挙げたが、本発明は、半導体装置の積層枚数が２枚以上の積層構造に適用できるものであり、このように半導体装置の積層枚数が４枚以外の積層構造においても、上記の構成を適用することができる。即ち、このような積層構造において、最上段に積層された半導体装置に貫通電極および端子を形成せず、最上段に積層された半導体装置の厚さを、積層構造を構成する他の半導体装置よりも厚くするという構成を適用することができる。
【００２０】
また、同種の半導体装置は全て同様の構成にするという観点では、最上段の半導体装置も下段のものと同様に裏面バンプ電極／ＴＳＶを有していても良く、このような積層構造に本願発明を適用しても、同様に効果的である。
【００２１】
次に、図１に示された本発明の一実施形態における半導体装置の製造方法について説明する。図３〜図１３は、その製造方法を順に説明するための図であり、図１（ｂ）のＡ１−Ａ１部分における断面図である。
【００２２】
そこで、まず、図３に示された状態にまで製造するためには、半導体基板１の主面１ｆ、つまり回路形成面側に、ゲート電極／ゲート絶縁膜、ソース／ドレイン（Ｓ／Ｄ）領域等からなる回路素子２１を形成しつつ、その主面１ｆに第１層間絶縁膜２ａを積層する。次に、第１層間絶縁膜２ａ上には、フォトレジスト（ＰＲ）をマスクとしたドライエッチングにより、アルミニウム等の配線層２３ａが形成される。
【００２３】
次に、第１層間絶縁膜２ａに、更に第２〜第５層間絶縁膜２ｂ〜２ｅを積層する。各第２〜第５層間絶縁膜２ｂ〜２ｅには、それぞれ上層配線（例えば、アルミニウム、銅等）２３ｂが形成されており、それらと配線層２３ａとは、ビアプラグ２４により電気的に導通している。次に、第５層間絶縁膜２ｅ上に、樹脂層であるパッシベーション膜（ポリイミド）４を形成する。また、第５層間絶縁膜２ｅにパッド開口を形成する。
【００２４】
図４を参照して、次に、第５層間絶縁膜２ｅ上と、その開口の上層配線２３ｂ上、およびパッシベーション膜４上に、スパッタリングによりシード層３２を形成する。次に、そのシード層３２上にフォトレジスト膜ＰＲを形成する。次に、フォトリソグラフィ法により、パターンＰＴを形成する。
【００２５】
図５を参照して、次に、後のめっき液に対するフォトレジストＰＲ孔内の濡れ性の向上等のために、Ｏ２プラズマ処理を行う。そして、電気めっきなどの公知の方法により、シード層３２を介して第５層間絶縁膜２ｅ内に形成された上層配線２３ｂと接続されるおもて面バンプ電極（例えば銅製）３を形成する。なお、おもて面バンプ電極３の上面には、その酸化を防止するため、金膜等の保護膜３１を形成する。
【００２６】
図６を参照して、次に、フォトレジストＰＲを除去し、更に、ウェットエッチングにより、露出しているシード層３２を除去する。
【００２７】
以降、半導体基板１の裏面１ｒに対する加工工程である。ここで、本発明の半導体装置の製造方法の一実施形態においては、後述のように、ＴＳＶと裏面バンプ電極とを一体形成するものであるが、そのとき特に特別な工夫を施している。
【００２８】
つまり、図２に示した半導体装置の積層構造を形成する際のバンプ重ね合わせ精度の観点から、バンプ電極の径は、１０μｍ程度は必要である一方で、集積度の観点からはＴＳＶ用貫通孔は可能な限り微細化することが望ましい。
【００２９】
このとき、裏面バンプ電極／ＴＳＶにおいて、裏面バンプ電極とＴＳＶの境界線を基板１の裏面１ｒ（正確には、シード層）と面一となる構成とすると、言い換えれば、裏面バンプ電極部分が基板１の裏面１ｒにおいて全体が露出しているような構成とすると、ＴＳＶ部分の径と、バンプ電極部分の径の違いから、後工程の組み立てによる裏面バンプ電極／ＴＳＶのネッキング強度が不足し、非常に脆いバンプ電極が形成されてしまうことになる。特に、裏面バンプ電極／ＴＳＶの形成後における露呈部分のシード層除去のウェットエッチング時に、バンプ電極と基板１の裏面１ｒとの接合部分のシード層部分にアンダーカットが入りやすいという弱点が生ずる。
【００３０】
かかる観点から、本発明の半導体装置の製造方法の一実施形態における基板の裏面側の加工は、具体的に以下のように行う。
【００３１】
すなわち、図７を参照して、半導体基板１の裏面１ｒを研削（Back Grind）することにより、半導体基板１の厚さを、例えば約４０μｍにする。次に、半導体基板１の裏面１ｒ上に、例えば窒化シリコン等の裏面保護膜５を形成し、更に、その上に、後述の裏面バンプ電極／ＴＳＶ８７のバンプ電極部分に対応する穴（バンプ電極用穴）を形成するためのパターンＰＴ−Ｂを有するフォトレジスト（第一フォトレジスト）ＰＲを形成する。そして、当該フォトレジストＰＲをマスクとして、ドライエッチングにより、複数のバンプ電極用穴ＢＨを形成する。
【００３２】
図８を参照して、次に、当該フォトレジストＰＲを除去する。
図９を参照して、次に、後述の裏面バンプ電極／ＴＳＶ８７のＴＳＶ部分に対応するＴＳＶ用貫通孔を形成するためのパターンＰＴ−Ｔを有するフォトレジスト（第二フォトレジスト）ＰＲを形成する。そして、当該フォトレジストＰＲをマスクとして、ドライエッチングにより、複数のＴＳＶ用貫通孔ＴＨを形成する。
【００３３】
図１０を参照して、次に、当該フォトレジストＰＲを除去すると、ＴＳＶおよびバンプ電極に対応する空間を形成するダマシン形状となる。その後、残存した裏面保護膜５の表面と、バンプ電極用穴ＢＨおよびＴＳＶ用貫通孔ＴＨに渡って、絶縁膜６０を形成する。この絶縁膜６０は、例えば、酸化シリコン膜、窒化シリコン膜、またはそれらの積層膜で構成できる。このとき、絶縁膜６０は、バンプ電極用穴ＢＨについては、円筒状段部（基板リセス部）の側面と底面とが、ＴＳＶ用貫通孔ＴＨについては、その側面と底面とが覆われるように形成する。
【００３４】
例えば、アスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ）が約５のＴＳＶ用貫通孔の場合、成膜温度２００℃以下の低温ＣＶＤ（ＬＴ−ＣＶＤ）プロセスによって、絶縁膜６０を形成することにより、バンプ電極用穴ＢＨの円筒状断部の底面における絶縁膜６０の膜厚は、裏面保護膜５の表面上での膜厚を１００％とした場合の９０％以上が確保される。これに対して、ＴＳＶ用貫通孔ＴＨの底面における絶縁膜６０の膜厚は、裏面保護膜５の表面上での膜厚を１００％とした場合の、約２０〜３０％程度となる。
【００３５】
図１１を参照して、次に、異方性エッチングにより、ＴＳＶ用貫通孔ＴＨの底面の絶縁膜を除去する（エッチバック）。これにより、ＴＳＶ用貫通孔ＴＨの側面にＴＳＶ側壁絶縁リング６１が形成される。なお、ＴＳＶ側壁絶縁リング６１は、上述した絶縁膜６０の膜厚分布を利用してＴＳＶ用貫通孔ＴＨの側面から、バンプ電極用穴ＢＨの面上（円筒状段部の側面及び底面）及び裏面保護膜５上にわたって連続するように形成することが可能である。
【００３６】
図１２を参照して、次に、裏面の露呈している全面にわたって、シード層７１の薄膜を形成する。なお、シード層７１は、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成されるが、必ずしも必要なものではない。
【００３７】
図１３を参照して、次に、バンプ電極用穴ＢＨおよびＴＳＶ用貫通孔ＴＨの部分も含めて、シード層７１上にフォトレジスト（第三フォトレジスト）ＰＲを形成した後、フォトリソグラフィ法により、裏面バンプ電極／ＴＳＶ８７を一体成型するためのパターンＰＴを形成する。
【００３８】
図１４を参照して、次に、バンプ電極用穴ＢＨと、ＴＳＶ用貫通孔ＴＨと、上記パターンＰＴにより形成された孔の部分に、電気めっきなどの公知の方法により、裏面バンプ電極／ＴＳＶ８７（例えば銅製）を一体成型する。なお、裏面バンプ電極／ＴＳＶ８７の表面には、その酸化を防止するため、金膜等の保護膜８１を形成する。
【００３９】
図１５を参照して、次に、フォトレジストＰＲを除去し、更に、ウェットエッチングにより、露出しているシード層７１を除去する。
【００４０】
以降は、公知のダイシング、チップマウント、組み立て等の工程を経て、図２に示す構造となる。
【００４１】
以上のように、本発明の一実施形態における半導体装置およびその製造方法によれば、裏面バンプ電極／ＴＳＶ８７のうちの裏面バンプ電極部分の一部を基板１に埋め込む構造としているので、裏面バンプ電極部分の大きさを確保したまま、ＴＳＶ部分の径を小さくして微細化したとしても、組み立て工程における裏面バンプ電極部分の機械的強度を確保できる。特に、露出しているシード層７１を除去すべく、ウェットエッチングを施す際にも、裏面バンプ電極部分へのアンダーカットを防ぐことができる。
【００４２】
（変形例）
本発明の半導体装置の製造方法の他の実施形態について、図１６〜図１８を参照して以下に説明する。上述したように、本発明の一実施形態である半導体装置の製造方法では、図８に示すように、フォトレジストＰＲを除去する。
本発明の他の実施形態である半導体装置の製造方法によれば、図１６を参照して、次に、残存した裏面保護膜５の表面と、バンプ電極用穴ＢＨに渡って、絶縁膜５１を形成する。このとき、絶縁膜５１は、バンプ電極用穴ＢＨの側面及び底面が全面にわたって覆われるように形成する。なお、絶縁膜５１としては、上述した絶縁膜６０と同じ膜を用いることが好ましい。
【００４３】
図１７を参照して、次に、裏面バンプ電極／ＴＳＶ８７のＴＳＶ部分に対応するＴＳＶ用貫通孔を形成するためのパターンＰＴ−Ｔを有するフォトレジスト（第二フォトレジスト）ＰＲを形成する。そして、当該フォトレジストＰＲをマスクとして、ドライエッチングにより、複数のＴＳＶ用貫通孔ＴＨを形成する。このように、絶縁膜５１ごとＴＳＶ用貫通孔ＴＨを形成することにより、バンプ電極用穴ＢＨ内に絶縁膜５１を残すことができる。
【００４４】
図１８を参照して、次に、上記フォトレジストＰＲを除去すると、ＴＳＶおよびバンプ電極に対応する空間を形成するダマシン形状となる。その後、裏面保護膜５上及びバンプ電極用穴ＢＨ内に残存した絶縁膜５１の表面と、ＴＳＶ用貫通孔ＴＨとに渡って、絶縁膜を形成する。なお、この絶縁膜は、上述した絶縁膜６０と同じ膜を用いることが好ましい。このとき、ＴＳＶ用貫通孔ＴＨについては、その側面と底面とが覆われるように形成する。次に、異方性エッチングにより、裏面保護膜５上と、バンプ電極用穴ＢＨの面上と、ＴＳＶ用貫通孔ＴＨの底面の絶縁膜を除去する（エッチバック）。これにより、ＴＳＶ用貫通孔ＴＨの側面にＴＳＶ側壁絶縁リング６２が形成される。そして、裏面の露呈している全面にわたって、シード層７１の薄膜を形成する。
以降は、上述の実施形態の製造方法の図１３以降の工程と同一である。
【００４５】
なお、上述した一の実施形態及び他の実施形態においては、裏面バンプ電極／ＴＳＶ８７におけるバンプ電極部分とＴＳＶ部分の断面が共に円形であるような形状の裏面バンプ電極／ＴＳＶ８７で説明しているが、これに限られることなく、バンプ電極部分とＴＳＶ部分の形状は、強度の観点やデザインの観点から、各種を採用できる。このとき、バンプ電極部分の形状とＴＳＶ部分の形状を一致させる必要もない。図１９（旧・図１４）は、バンプ電極部分とＴＳＶ部分の形状のバリエーションの例を示す図である。同図（ａ）は、バンプ電極部分の形状が円柱であり、ＴＳＶ部分がそれぞれ円柱と四角柱の場合を示す図である。また、同図（ｂ）は、バンプ電極部分の形状が四角柱であり、ＴＳＶ部分がそれぞれ円柱と四角柱の場合を示す図である。また、同図（ｃ）は、バンプ電極部分の形状が六角柱であり、ＴＳＶ部分がそれぞれ円柱と四角柱の場合を示す図である。
【００４６】
また、上述した一の実施形態及び他の実施形態においては、バンプ電極の数が、半導体基板の長手方向に垂直な方向ついて、３列のものを示して説明しているが、これに限られることはない。また、図２に示した複数の半導体装置の積層構造において、基板の主面および裏面にバンプ電極を有する構造であれば、本願発明を適用して効果的であり、コアチップを構成する半導体装置の積層の向き（フェースダウンかフェースアップか）、また、最上の半導体装置のＴＳＶ有無などの点で、同図の構造に限定されない。
【産業上の利用可能性】
【００４７】
本発明は、ＴＳＶと裏面バンプ電極を、同一工程において、一度の電気めっき法により一体的に形成することによるビアラスト方式を前提とした半導体装置に適用可能である。
【符号の説明】
【００４８】
１・・・半導体基板
２・・・層間絶縁膜
２１・・・回路素子
３・・・おもて面バンプ電極
３１・・・保護膜
３２・・・シード層
４・・・パッシベーション膜
５・・・裏面保護膜
６１・・・ＴＳＶ側壁絶縁リング
７１・・・シード層
８１・・・保護膜
８７・・・裏面バンプ電極／貫通電極
５００・・・半導体装置
ＰＴ・・・パターン
ＰＲ・・・フォトレジスト
ＴＨ・・・ＴＳＶ用貫通孔
ＢＨ・・・バンプ電極用穴
【図１】
2014011309.tif 000003
【図２】
2014011309.tif 000004
【図３】
2014011309.tif 000005
【図４】
2014011309.tif 000006
【図５】
2014011309.tif 000007
【図６】
2014011309.tif 000008
【図７】
2014011309.tif 000009
【図８】
2014011309.tif 000010
【図９】
2014011309.tif 000011
【図１０】
2014011309.tif 000012
【図１１】
2014011309.tif 000013
【図１２】
2014011309.tif 000014
【図１３】
2014011309.tif 000015
【図１４】
2014011309.tif 000016
【図１５】
2014011309.tif 000017
【図１６】
2014011309.tif 000018
【図１７】
2014011309.tif 000019
【図１８】
2014011309.tif 000020
【図１９】
2014011309.tif 000021