(57)【要約】【課題】高電圧駆動素子の為のＧａＮ基板において高熱伝導化が課題となっている。【解決手段】ＧａＮ素子をサファイ基板上に形成し、素子を形成した後、素子面にガラス基板を紫外線剥離可能な材料を介して貼り合わせる。その後にサファイア基板とＧａＮ層をレーザを照射し除去し、その後に除去したＧａＮ素子の裏面をメタライズしてヒートシンク基板を貼りつけ、その状態でガラス面に紫外線を照射し、ガラス基板を除去する。これによりヒートシンク上にＧａＮ素子が形成される。ヒートシンク基板は導電性のヒートシンク材と絶縁材との２層構造とすることにより素子電位とリードフレーム電位を絶縁分離することも可能である。【選択図】図３
2014075565.tif 000002
【特許請求の範囲】
【請求項１】
第１の化合物半導体を用いた半導体装置の製造方法であって、
第１のベース基板又は該ベース基板の表面に第２の化合物半導体層を形成してなる基板又は該ベース基板の表面に第３の化合物半導体層を形成してなる基板を第１基板とし、該第１基板の表面に第１の化合物半導体を形成し、
前記第１の化合物半導体層にＰ型領域及びＮ型領域の少なくとも１つを形成すると共に電極を形成することによって半導体素子を形成する半導体素子形成工程と、
前記半導体素子形成工程により形成された半導体素子の表面と、第２基板の表面とを貼り合わせる第１接合工程と、
前記第１接合工程の後に前記第１基板を除去する第１基板除去工程と、
前記第１基板除去工程により前記第１基板が除去された表面と第３の基板とを貼り合わせ、その後前記第２基板を除去する第２基板除去工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２基板除去工程は、前記半導体素子を分離して実装基板に装着した後に前記第２基板を除去する請求項１のいずれかに記載の半導体装置の製造方法。
【請求項３】
前記ベース基板はサファイア基板であり、前記第２の化合物半導体はＧａ系化合物半導体である請求項１乃至２のいずれかに記載の半導体装置の製造方法。
【請求項４】
前記第１基板除去工程は、前記サファイア基板の前記Ｇａ系化合物半導体が形成された表面にレーザ光を照射することにより前記第１基板を除去する請求項３記載の半導体装置の製造方法。
【請求項５】
前記ベース基板はシリコン基板である請求項１乃至２のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第１基板除去工程は、前記シリコン基板を薄くして、その後、シリコン基板を無くする、或いは薄くする最終段階ではケミカルエッチングにより前記第一基板を除去する請求項５記載の半導体装置の製造方法。
【請求項７】
前記第２基板は透明ガラスであり、
前記第２接合工程は、前記半導体素子の表面に光により剥離される材料を用いた接着層を形成した後、該接着層を介して前記第１基板の表面と貼り合わせ、
前記第２基板除去工程は、光を照射することによって前記第２基板を除去する、
請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記第１の化合物半導体は窒化ガリウムＧａＮである請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第３の化合物半導体は炭化ケイ素ＳｉＣである、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第３の基板はヒートシンク材料である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記第３の基板は導電性のヒートシンク材と絶縁材の２層構造からなる基板材料である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明はパワー系化合物半導体、とりわけＧａＮ基板やＳｉＣ基板を用いる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】  図１において、従来から公表されている窒化ガリウム（ＧａＮ）基板を用いる接合型ＦＥＴ（ＪＦＥＴ）の素子の断面を示す。図１−ａはＳｉ基板１の上に、１０μｍ厚のＧａＮ薄膜層２が形成されその層内に接合型ゲート部がゲート１３となりＦＥＴのドレイン１２、ソース１１間の導通を制御する素子構造を示した断面図である。ドレイン、ソース間に数百ボルトの負荷電圧が印加され、ゲートが接地電圧（ソースと同電位）では導通状態（オン状態）であるものが、ゲート部に負電圧が印加されることにより空乏層１４の拡がりにより非導通状態（オフ状態）となるものである。図１−ｂは，その表層に配線を形成して、ＧａＮ素子としての電極であるゲート電極２３、ドレイン電極２２、ソース電極２１を形成した状態を表す。ベース基板であるＳｉの厚さは４インチ径のウエーハ状態では、製造工程での剛性を確保するために４００μｍの厚さであるが、個別素子として分離され実装される直前には、熱伝導良くするために５０μｍまで薄く研磨して、裏面に半田付けをするためのメタライズ加工がされる。【０００３】  このＧａＮ素子を個別素子として取り出し、リードフレームに実装したのが図２である。図２−ａは、図１のＧａＮ素子がリードフレームにヒートシンクを介して半田付け、或いは高低熱伝導性の接着剤を介して実装され、ワイアボンディング３４により、リードフレームの外部ゲート、外部ドレイン３２、、外部ソース３１に電気的接続されている様子を示す。ヒートシンク４０は、ＧａＮ素子内で発生する熱分布を均一にしてリードフレーム３３に伝えるために、或いは素子のスイッチング時に発生する過渡熱を吸収するために設けられるものである。図２−ｂはヒートシンク部が導電性材料からなる導電部４１とヒートシンク部が絶縁性の材料からなる絶縁部４２の２層に分かれている構造を示す。リードフレームの電位と素子基板部の電位を分離する場合の構造である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】  この一般的な構造のパワー半導体としての課題は、ＧａＮ素子部で発生する熱の伝達経路にある。主たる熱伝導は、Ｓｉ基板を経由してヒートシンクを介して、リードフレームに至るものであるが、Ｓｉ基板の熱伝導率が低いために、ＧａＮ素子内で発生する熱がヒートシンクを介してリードフレームに伝わりにくい構造となっている。すなわちＧａＮ素子から、リードフレームに至る熱抵抗が大きなものとなっていることが課題である。ＧａＮ素子内で発生する熱のために素子温度が上昇し、電流が流れにくくなり、それがさらに発熱を増すという悪循環に落ちる。この様にＧａＮ素子内で発生する熱のために上昇するＧａＮ素子の温度を熱伝導により出来るだけ下げることは素子を安定して動作させるためには必須のことである。【０００５】この構造におけるＧａＮ素子からリードフレームに至る熱抵抗を下げるためには、Ｓｉ基板の厚さを薄くすることも考えられるが、ウエーハ状態から素子を分離して、素子を実装するための取り扱いのためには５０μｍ厚は最低限必要な厚さである。また、この構造において、ＧａＮ素子内で発生する熱をＧａＮ素子内で分散させるために、ＧａＮ素子を大きくすることも必要である。これはＧａＮ半導体の価格を上昇させてしまうことになる。これは熱伝導を良くするためにはＧａＮ素子の大きさを素子のオン状態の損失を下げるためだけに大きくするのではなく、熱伝導のために大きくしなければならない、すなわち熱伝導の良し悪しは素子の大きさにも影響を与え、コストにも大きく影響がある重要課題な要素であることを意味する。【０００６】また、この構造におけるＧａＮ素子からリードフレームに至る熱抵抗を下げるために、Ｓｉ基板の他に、熱伝導の良い半導体基板としてＳｉＣを用いることも可能である。これにより、素子からリードフレームに至る熱伝導が良くなり、ＳｉＣ基板の素子ではＳｉ基板の素子において意図的に大きくしていた素子の大きさを減少させることも可能である。しかし、ＳｉＣ基板では、基板コストが高いこと、ＳｉＣ基板が硬いために研磨コストが高いことが課題として発生する。Ｓｉ基板を用いる場合にもＳｉＣ基板を用いる場合にも一長一短がある。【０００７】本発明はこの様なＧａＮ素子からリードフレームに至る熱伝導の構造に新規構造を適用してコストダウンとＧａＮ素子部の温度上昇を抑えて安定的に動作させることを目的としている。図２−ａにおける着眼点としてはヒートシンクとＳｉ基板との関係にある。ヒートシンクがＧａＮ素子をリードフレームに実装する時の介在物としてではなくＳｉ基板の代わりにＧａＮ素子部の土台となれば、そもそもＳｉ基板の熱伝導が良くないということ欠点を排除することができる。これにより熱伝導率の悪さゆえに素子の大きさを大きくしている点を改善させることができる。また、図２−ｂにおける着眼点としてはヒートシンクがＧａＮ素子をリードフレームに実装する時の介在物としてではなくＳｉ基板の代わりにＧａＮ素子部の土台となり、なおかつヒートシンクが導電材料と絶縁材料の２層構造であれば、そもそもＳｉ基板の熱伝導が良くないということ欠点を排除しつつ絶縁構造を取ることができる。【０００８】この考察した結果を実現するために、��ａＮ素子の基板のハンドリングのために必要な基板がウエーハ状態の最終段階ではヒートシンクになっている構造を実用化するものである。一方でＧａＮ素子を１０μｍ厚のＧａＮ薄膜内に形成する過程においては、１０００℃以上の高温度に耐える必要があるので、素子形成時には、基板としてはＳｉ基板或いはＳｉＣ基板、或いは、他の高耐熱の基板が必要である。ヒートシンク材として用いる銅やモリブデンなどの金属では溶融、酸化などしてしまう。このような着眼に立ち、ＧａＮ素子工程ではＳｉ基板、或いは他の高耐熱性の基板を用いて、素子分離の直前にこれらの高耐熱の基板からヒートシンク基板は転換させることが、本発明の要点となる。
【課題を解決するための手段】
【０００９】以上の課題を解決する為の手段を以下に示す。
１．  第１の化合物半導体（ＧａＮ）を用いた半導体装置の製造方法であって、
第１のベース基板又は該ベース基板の表面に第２の化合物半導体層を形成してなる基板又は該ベース基板の表面に第３の化合物半導体層を形成してなる基板を第１基板とし、該第１基板の表面に第１の化合物半導体を形成し、
前記第１の化合物半導体層にＰ型領域及びＮ型領域の少なくとも１つを形成すると共に電極を形成することによって半導体素子を形成する半導体素子形成工程と、
前記半導体素子形成工程により形成された半導体素子の表面と、第２基板の表面とを貼り合わせる第１接合工程と、
前記第１接合工程の後に前記第１基板を除去する第１基板除去工程と、
前記第１基板除去工程により前記第１基板が除去された表面と第３の基板とを貼り合わせ、その後前記第２基板を除去する第２基板除去工程と、
を備えることを特徴とする半導体装置の製造方法。
２．  前記第２基板除去工程は、前記半導体素子を分離して実装基板に装着した後に前記第２基板を除去する請求項１のいずれかに記載の半導体装置の製造方法。
３．  前記ベース基板はサファイア基板であり、前記第２の化合物半導体はＧａ系化合物半導体である請求項１乃至２のいずれかに記載の半導体装置の製造方法。
４．  前記第１基板除去工程は、前記サファイア基板の前記Ｇａ系化合物半導体が形成された表面にレーザ光を照射することにより前記第１基板を除去する請求項３記載の半導体装置の製造方法。
５．  前記ベース基板はシリコン基板である請求項１乃至２のいずれかに記載の半導体装置の製造方法。
６．  前記第１基板除去工程は、前記シリコン基板を薄くして、その後、シリコン基板を無くする、或いは薄くする最終段階ではケミカルエッチングにより前記第一基板を除去する請求項３記載の半導体装置の製造方法。
７．  前記第２基板は透明ガラスであり、
前記第２接合工程は、前記半導体素子の表面に光により剥離される材料を用いた接着層を形成した後、該接着層を介して前記第２基板の表面と貼り合わせ、
前記第２基板除去工程は、光を照射することによって前記第２基板を除去する、
請求項１乃至７のいずれかに記載の半導体装置の製造方法。
８．  前記第１の化合物半導体は窒化ガリウム（ＧａＮ）である請求項１乃至７のいずれかに記載の半導体装置の製造方法。
９．  前記第３の化合物半導体は炭化ケイ素（ＳｉＣ）である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
１０．  前記第３の基板はヒートシンク材料である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
１１．  前記第３の基板は導電性のヒートシンク材料と絶縁材料の２層構造からなる材料である、請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【発明の効果】
【００１０】高電圧駆動に適したＧａＮ素子の実用化の期待は大きいが、これまで素子のコスト、特性の安定性、素子内で発生する発熱が制約となってその用途の拡大が制限されている。本発明により、ＧａＮ素子用の基板から実装までスルーで見てコストダウンが可能となる。この画期的なコスト低減を実現する構造は産業界の発展に貢献するものである。
【図面の簡単な説明】
【００１１】
【図１】  公知のＳｉ基板上に形成したＧａＮ層と接合型ＦＥＴ素子の構造を示す断面図
【図２】  素子の実装断面図
【図３】  本発明による素子構造を実現するための製造工程と素子の推移と素子断面図
【図４】  素子の実装断面図
【図５】  本発明による別の素子構造を実現するための製造工程と素子の断面図
【図６】  素子の実装断面図
【図７】  本発明に用いる基板の作成方法
【図８】  本発明による素子構造を実現するための別の製造工程と素子の断面図
【発明を実施するための形態】
【００１２】本発明の実施する為の形態は、基板形成から素子形成、実装時に用いるヒートシンク材までスルーで見て、簡素な工程及び安価な材料により、高価なＧａＮ層の使用を最小限にするものである。具体的には、パワー素子においてはヒートシンク部（図２参照）が必須であることに着目し、ヒートシンク基板を支持台としてＳｉベース基板を使わずに実装できるようにして、Ｓｉベース基板の使用を不要にすることである。これにより熱伝導を良くして、ＧａＮ素子の大きさを小さくするものである。１０μｍ厚のＧａＮ層内に形成された素子で発生する熱はＳｉなどの基板を無くすることにより、直接ヒートシンク基板へ伝わり、それがリードフレームへ伝わる。しかし、ＧａＮ素子の支持台となる基板（第一の基板）にＧａＮ膜を形成するには１０００℃以上の高温で処理することが必要であり、金属からなるヒートシンク基板では熱膨張係数。融点、酸化などの点から制限を受ける。その為、実装する時には支持台となるヒートシンクをＧａＮ素子の作成工程においては支持台とすることはできない。この為にＧａＮ膜の支持台としては高温度に耐えるサファイア基板を用いて、ＧａＮ素子の作成工程の後には、サファイア基板を除去し、ヒートシンク材に置き換える手法が考えられる。この置き換え時に、支持台であるサファイア基板（第一の基板）の除去に先立って、反対面である素子面側に安価なガラス基板（第２の基板）を貼り合わせ、仮の支持台とする。その状態で、サファイア基板（第一の基板）を除去し、ガラス基板（第二の基板）を支持台としてサファイア基板（第一の基板）を除去した面にヒートシンク基板（第３の基板）を貼り合わせる。この状態で支持台はヒートシンク基板であり、ガラス基板を除去することが可能となる。このような形態とすることによりＧａＮ素子とヒートシンクの間の熱伝達を理想的な状態とすることができる。ガラス基板は半導体素子と熱膨張係数を合わせることが好ましく、無アルカリガラスを用いることができる。ガラス基板は研磨の後に再利用可能である。サファイア基板の除去はガラス基板を支持台としてレーザリフトオフにより容易に行うことができる。サファイア基板も研磨の後に再利用可能である。また、ヒートシンク基板として導電性で熱伝導性の良い材料と絶縁性の材料との２層構造からなら材料とすることにより、素子が実装されるリードフレームの電位とＧａＮ素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。
【００１３】  具体的な手順としては、Ｇａ系化合物半導体の薄膜層（第２の薄膜）を形成したサファイア基板（ベース基板、及びベース基板上に第２の化合物半導体層を形成した基板を第１基板という）のＧａ系化合物半導体の薄膜面に１０μｍ厚のＧａＮ膜を形成して、その後ＧａＮ膜にＧａＮ素子を形成する。サファイア基板は最近の発光ダイオード用途で実用化が進んだ、平坦度が良く安価な基板である。また、Ｇａ系化合物半導体の薄膜層を介するのは、後にサファイア基板をレーザリフトオフ技術により剥離するのに利用するためである。Ｇａ系の化合物半導体はのＧａＮでも良いが、素子形成とは別に数μｍ厚さの薄膜を形成する必要がある。ＧａＮ膜に形成する素子は接合ゲート型ＦＥＴであり素子形成過程においては、Ｐ型領域及びＮ型領域の活性化のために１０００以上の高温度に耐える必要があるが、サファイア基板、ＧａＮ層ともに２０００℃以上の融点であり、十分に高耐熱を有する材料である。サファイア基板はこの高温に耐えるベース基板であり、レーザ光を通しやすく、後にＧａ系化合物半導体層において剥離のし易い材料である。接合ゲート型ＦＥＴのソース、ゲート、ドレインを形成し、電極形成し（素子の形成）、その後、最終的には不要となる基板となる透明なガラス基板（第２基板）を接着剤、或いはシート材を介して接合ゲート型ＦＥＴが形成されている面で貼り合せる。接着剤は紫外線照射により貼りつけたガラス基板が剥離出来る紫外光剥離材料である。ガラス接着後はこのガラス基板が支持台となりウエーハ状態で取り扱いができるため、サファイア基板を除去することができる。このサファイア基板の除去は、レーザ光を照射してレーザリフトオフにより容易にできる。（第一の基板除去）。その後、ＧａＮ薄膜を除去し、その面をメタライズ処理した後に熱電導率が良く電気的抵抗の低いヒートシンク基板（第３の基板）を基板状態で貼り合せる。一例として銅材料やモリブデン材料が挙げられる。接続には、高温半田材料などその後の標準半田づけに耐えられるような材料が好ましい。ヒートシンク基板の貼り合せにより、ガラス基板は支持台としての役割を終了する。ガラス基板側から紫外線を照射することにより接着層を剥離して、ガラス基板は除去される。これにより、ウエーハ状態でヒートシンク材を支持台とするＧａＮ素子が完了となる。この状態では、ヒートシンク材の上に薄膜ウエーハ状態のＧａＮ層が搭載され、素子が形成されている。この後は、素子の大きさで切りだして実装基板の上に装着される。この過程で使用したサファイア基板、ガラス基板は、表面を研磨の後、再利用することができる。
【００１４】  また、この事例においてヒートシンク基板として導電性で熱伝導性の良い材料と絶縁性の材料との２層構造からなら材料とすることにより、素子が実装されるリードフレームの電位とＧａＮ素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。
【００１５】上記の事例では、ガラス基板の貼り合せ後、続いてヒートシンク基板を貼り合せる事例を示したが、ガラス基板の貼り合せ後、サファイア基板を除去し、必要に応じＧａＮ薄膜も除去し、裏面であるその面に金属を蒸着（メタライズ処理）した状態で，すなわち、ヒートシンクが貼り合せされない状態で素子を分離して取り扱うことも可能である。この場合はガラス基板が支持台となっている。ウエーハ状態で素子を分離して、実装基板の上でヒートシンク材に搭載することが可能であり、ヒートシンク無しでそのままリードフレームなど実装基板に搭載することも可能である。リードフレームに搭載の後に、表面のガラス層は紫外線照射してガラス基板を除去することができる。
【００１６】上記の事例では、第一の基板として、Ｇａ系化合物半導体の薄膜層（第２の薄膜）を形成したサファイア基板に直接ＧａＮ層を積層する場合を説明したが、ＧａＮ層を積層する下地に結晶性のより良いものが必要な場合には、単結晶ケイ素（Ｓｉ）或いは単結晶炭化ケイ素（ＳｉＣ）をウエーハ状態の種基板からスマートカットにより貼り合せて形成する基板を用いることも可能である。
【００１７】上記の事例では、第一の基板としてサファイア基板を用いる事例を説明したが、Ｓｉ基板を用いることも可能である。前述のサファイア基板の代わりにＳｉ基板の上にＧａＮ層を形成して、素子を形成した後に、第２の基板であるガラス基板を貼り合わせる。その状態で、Ｓｉ基板を薄く研磨して、その後エッチング除去するものである。
【００１８】  図３に本発明の実施例を開示する。図３−ａは支持台となる基板である約２００μｍ厚のサファイア基板３にＧａ系化合物半導体４を形成した面に１０μ厚のＧａＮ層２を形成した状態である。図７−ｂは、このＧａＮ膜内に接合ゲート型ＦＥＴを形成した状態を示す。ゲート１３が接合部からなり、ソース１１、ドレイン１２との間の電流の遮断、導通を行う公知の構造である。その上に配線層１５に配線を施した（半導体素子形成工程）状態が図７−ｃである。ゲート電極２３、ソース電極２１、ドレイン電極２２が表層にある。この表面に約４００μｍ厚のガラス基板５を光剥離性接着材からなる接着剤６を介して貼り合わせる（第１接合工程）。この様にＧａＮ層２に接合型ＦＥＴ素子が形成されているサファイア基板３とガラス基板５を貼り合せたのが図７−ｄである。この状態でサファイア基板の面からレーザ光を照射し、ＧａＮ系薄膜層４でガリウム（Ｇａ）を析出せしめサファイア基板３を剥離せしめ（第１基板除去工程）、露出したＧａＮ面にメタライズ層１６を形成したのが図７−ｅである。レーザ光によりサファイア基板上のＧａ系薄膜層で剥離させるには、発光ダイオード用に既に普及が始まっているレーザリフトオフ手法を適用することができる。図７−ｅの状態で支持台はガラス基板５となっている。この状態で裏面を金属膜を蒸着（メタライズ）したＧａＮ層２の裏面に半田めっきをした銅材料からなるヒートシンク基板７を貼り合せし、基板の接合を行う。ヒートシンク基板７はこの状態ではウエーハ形状をしており、この後の支持台となる。この状態が図７−ｆである。この状態でガラス基板５の表面から紫外光を照射し、接着材を剥離せしめ、ガラス基板５を剥離し（第２基板除去工程）、接着剤を洗浄除去したのが図７−ｇである。この状態で支持台はヒートシンク基板７である。この後に、素子を分離してリードフレームなどに実装して素子の完成となる。
【００１９】  図３にの事例において、ヒートシンク基板として導電性で熱伝導性の良い材料と絶縁性の材料との２層構造からなら材料とすることにより、ＧａＮ素子が実装されるリードフレームの電位とＧａＮ素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。
【００２０】図４にこの素子の実装図を示す。図４−ａはリードフレームの上にヒートシンクとＧａＮ素子が一体化した素子が実装されている様子を示す。ヒートシンクと素子が一体化され、ヒートシンクがリードフレームに接着され、この状態でモールドで樹脂成形されてパッケージの完了となる。図４−ｂはリードフレーム基板７がヒートシンク導電材料部８とヒートシンク絶縁材料部９から構成されている場合の断面図である。
【００２１】  図５に本発明の別の実施例を示す。図３との違いは、ヒートシンク基板７を基板状態では貼り合わせしないで、ガラス基板５が支持台となっている状態、図３−ｅの状態で半導体素子を分離して、各素子をリードフレーム上に形成したヒートシンク（図示せず）上へ実装し、その後にガラス基板５を除去することである。製造は図３と同様に工程を進め、図５−ｆに示す状態が、図３−ｅに相当する状態と同じである。この事例では、図５−ｆの状態で素子を個別に分離して、リードフレームに設けたヒートシンクへ実装する。
【００２２】  図５においてはヒートシンク基板７を単層の事例で示しているが、ヒートシンク基板７をヒートシンク導電材部とヒートシンク絶縁材部の２層構造とすることも可能である。この場合は、素子の基板電位と素子が実装されるリードフレームの電位と分離することができる。
【００２３】  図６に、図５−ｆの状態で素子を個別に分離して、リードフレームに設けたヒートシンクへ実装された様子を示す。図６−ａはＧａＮ素子の支持台がガラス基板５の状態でリードフレーム３３の上のヒートシンク４０に実装された状態を示す。この状態で表面から紫外光を照射することにより接着樹脂６を剥離し、ガラス基板５を剥離することができる。その後、表面の接着剤を除去し、洗浄し、その後にワイアボンディングした状態が図６−ｂであり、この後にパッケージングを行うことにより半導体装置の完成となる。図６−ｃはヒートシンク４０を導電材料単層ではなく、ヒートシンク導電材部４１とヒートシンク絶縁材部４２〜構成した場合の図を示す。
【００２４】  図３、図５において、ＧａＮ素子を形成するＧａＮ膜は１０μｍ程度の薄膜であり、それ自体では薄すぎて単独では取り扱いが出来ないものであるが、支持台となる基板を製造工程の目的ごとに交換して、貼り合せ、剥離の繰り返しで最後の目的基板のヒートシンク基板に貼り合せる一連の工程で、ＧａＮ層の使用量を最小限に抑え、またウエーハ状態で素子に分離することなくヒートシンクを形成することは画期的なことである
【００２５】  図３，図５の事例ではベース基板にサファイア基板を用い、第２基板としてガラス基板を用いる事例を示したが、この組み合わせはその他の基板材料でもいろいろ可能である。
【００２６】上記の事例では、第１の基板として、Ｇａ系化合物半導体の薄膜層（第２の薄膜）を形成したサファイア基板に直接ＧａＮ層を積層する場合を説明したが、ＧａＮ層を積層する下地に結晶性の一層良いものが必要な場合には、種基板としてＳｉ層或いはＳｉＣ層を種基板からスマートカット（商標登録）により薄い結晶層を貼り合せて形成する基板を用いることも可能である。図７においてその製造工程を示す。図７−ａはウエーハ状態の種結晶のＳｉ基板５１の表面に約０．５μｍ程度の深さに水素（Ｈ）イオンの高濃度層（スマートカット層）５２を設けた状態を示す。図７−ｂはサファイア基板３にＧａ系薄膜層４が形成された、その面がＳｉ基板５１に貼り合わされた状態を表す。この状態で高温にすることによりスマートカット層５２で劈開が発生しＳｉの種薄膜層５３が剥離される。図７−ｃはスマートカット層が形成されたＳｉ種薄膜層５３とサファイア基板が貼り合わされた状態を示す。Ｓｉ表面を研磨し、これがサファイア基板に結晶性の良いＳｉ層が形成された状態であり、この上にＧａＮ層を形成していくための基板となるものである。
【００２７】  上記の事例では、種基板としてＳｉ基板を用いる事例を示したが、格子定数がＧａＮに近い材料としてＳｉＣ基板を用いて、同様にサファイア基板の上にＳｉＣ薄膜を形成されることができる。図７の製造工程と全く同じである。
【００２８】  上図３から図７に至る事例では、第１の基板としてサファイア基板を用いる事例を説明したが、Ｓｉ基板を用いることも可能である。前述のサファイア基板の代わりにＳｉ基板の上にＧａＮ層を形成して、接合型ＦＥＴ素子、配線層を形成した後に、第２の基板であるガラス基板を貼り合わせる。その状態で、Ｓｉ基板を薄く研磨して、その後エッチング除去することにより可能である。図８においてその製造工程の事例を示す。図８に本発明の実施例を開示する。図８−ａは支持台となる基板である約４００μｍ厚のＳｉ基板１０の表面に１０μ厚のＧａＮ層２を形成した状態である。図８−ｂは、このＧａＮ層内に接合ゲート型ＦＥＴを形成した状態を示す。ゲート１３が接合部からなり、ソース１１、ドレイン１２との間の電流の遮断、導通を行う公知の構造である。その上に配線層１５に配線を施した（半導体素子形成工程）状態が図８−ｃである。ゲート電極２３、ソース電極２１、ドレイン電極２２が表層にある。この表面に約４００μｍ厚のガラス基板５を光剥離性接着材からなる接着剤６を介して貼り合わせる（第１接合工程）。この様にＧａＮ層２に接合型ＦＥＴ素子が形成されているＳｉ基板１０とガラス基板５を貼り合せたのが図７−ｄである。この状態でＳｉ基板１０の裏面から研磨によりＳｉ厚を薄くして、最後は化学研磨により除去して（第１基板除去工程）、露出したＧａＮ面に金属膜でメタライズ層１６を形成したのが図８−ｅである。この状態で裏面をメタライズしたＧａＮの裏面に半田めっきをした銅材料からなるヒートシンク基板７を貼り合せ接合を行う。ヒートシンク基板はこの状態ではウエーハ形状をしており、この後の支持台となる。この状態が図８−ｆである。この状態でガラス基板５２の表面から紫外光を照射し、接着材を剥離せしめ、ガラス基板を剥離し（第２基板除去工程）、接着剤を洗浄除去したのが図８−ｇである。この状態で支持台はヒートシンク７である。この後に、素子を分離してリードフレームなどに実装して素子の完成となる。
【００２９】  図８においてヒートシンク基板７として導電性で熱伝導性の良い材料と絶縁性の材料との２層構造からなら材料とすることにより、素子が実装されるリードフレームの電位とＧａＮ素子の基板電位とを分離することができ、回路構成上の自由度が増す構造とすることが可能である。
【００３０】  サイファイア基板の事例で図５に示したいように図８の事例においても、ヒートシンク材を基板状態では貼り合わせしないで、ガラス基板が支持台となっている状態である図８−ｅの状態にて半導体素子を分離して、各素子をヒートシンク上へ実装し、その後にガラス基板５を除去することも可能である。
【００３１】  尚、本発明においては、以上に記載した実施形態に限られず、目的、用途に応じて本発明の範囲内で種々変更した実施形態とすることが可能である。
【産業上の利用の可能性】
【００３２】  ＧａＮを用いたパワー系化合物半導体素子は、車においてはハイブリッド車の普及、電気自動車の普及に伴ってますます重要度が増してくる。また、家庭においてはスマートグリッド化の普及に伴って家電製品の電動化やエネルギー管理のためにパワー系化合物半導体装置の役割が重要になってくる。本発明により、高価な材料となっているＧａＮの使用量を大幅に減らすことができ、ＧａＮ素子の素子部の温度上昇を抑え安定的な動作をさせ、それで安価なＧａＮの半導体装置を製造することが可能となる。これによって、当該分野のパワー系化合物半導体装置の普及に大きく貢献するものとなる。
【符号の説明】
【００３３】１・・・Ｓｉ基板      ２・・・ＧａＮ層      ３・・・サファイア基板
４・・・Ｇａ系薄膜層      ５・・・ガラス基板      ６・・・光剥離接着材
７・・・ヒートシンク基板      ８・・・ヒートシンク導電材料部
９・・・ヒートシンク絶縁部        １０・・・シリコン基板
１１・・・ソース      １２・・・ドレイン        １３・・・ゲート
１４・・・接合の空乏層    １５・・・配線層      １６・・・メタライズ層
２１・・・ソース電極      ２２・・・ドレイン電極        ２３・・・ゲート電極
３１・・・リードフレームのソース部      ３２・・・リードフレームのドレイン部
３３・・・リードフレームの素子支持部      ３４・・・ワイア
４０・・・ヒートシンク
４１・・・ヒートシンクの導電材部        ４２・・・ヒートシンクの絶縁材部
５１・・・Ｓｉ種基板        ５２・・・・スマートカット層
５３・・・・種薄膜層
【図１】
2014075565.tif 000003
【図２】
2014075565.tif 000004
【図３】
2014075565.tif 000005
【図４】
2014075565.tif 000006
【図５】
2014075565.tif 000007
【図６】
2014075565.tif 000008
【図７】
2014075565.tif 000009
【図８】
2014075565.tif 000010