(57)【要約】【課題】フォトダイオードとトランジスタとが絶縁膜を介して同一の半導体基板に形成され、寄生容量の小さい２重ウエル構造ＳＯＩ放射線センサと製造方法を提供する。【解決手段】一導電型の半導体層１１と、半導体層１１に設けられた反対導電型の半導体領域２３２とを有するフォトダイオード３０と、半導体層１１上に設けられ、トランジスタ素子４０が形成された半導体層９と、半導体層９と半導体層１１との間の絶縁層１０と、半導体層１１に設けられ、一導電型で半導体層１１よりも高不純物濃度であり、第１の固定電位が与えられる半導体領域１１４と、半導体領域１１４を囲い、半導体領域１１４と離間して設けられ、反対導電型であり、第２の固定電位が与えられる半導体領域１１６と、一導電型で半導体領域１１４よりも低不純物濃度であり、半導体領域１１４と、第３の半導体領域１１６との間の第４の半導体領域１１と、を備える。【選択図】図１
2014130920.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の第２の半導体層と、前記第２の半導体層の第１の領域の一主面に設けられた、前記一導電型とは反対の導電型である反対導電型の第１の半導体領域と、を備えるフォトダイオードと、
前記第２の半導体層の前記第１の領域とは異なる第２の領域の前記一主面上に設けられ、トランジスタ素子が形成された第１の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に設けられた絶縁層と、
前記第２の半導体層の前記第２の領域の前記一主面に設けられ、前記一導電型で前記第２の半導体層よりも高不純物濃度であり、第１の固定電位が与えられる第２の半導体領域と、
第２の半導体領域を囲うと共に、前記第２の半導体領域とは離間して前記第２の半導体層に設けられ、前記反対導電型であり、第２の固定電位が与えられる第３の半導体領域と、
前記一導電型で前記第２の半導体領域よりも低不純物濃度であり、前記第２の半導体領域と、前記第３の半導体領域との間の第４の半導体領域と、
を備える２重ウエル構造ＳＯＩ放射線センサ。
【請求項２】
前記第１の固定電位は接地電位〜５Ｖまでの間の所定の電位であり、前記第２の固定電位は接地電位である請求項１記載の２重ウエル構造ＳＯＩ放射線センサ。
【請求項３】
前記一導電型はＮ型であり、前記反対導電型はＰ型である請求項２記載の２重ウエル構造ＳＯＩ放射線センサ。
【請求項４】
前記第２の半導体領域と前記第３の半導体領域との間の距離は、前記第２の半導体層と前記第１の半導体領域との間に、前記フォトダイオードを動作させるための逆電圧を印加した場合に、前記第３の半導体領域と前記第２の半導体層間のＰＮジャンクションに広がった空乏層のうち、前記第３の半導体領域側に広がる空乏層が、前記第２の半導体領域まで到達しない距離である請求項１〜３のいずれか一項に記載の２重ウエル構造ＳＯＩ放射線センサ。
【請求項５】
前記フォトダイオードは、Ｘ線検出用のフォトダイオードである請求項１〜４のいずれか一項に記載の２重ウエル構造ＳＯＩ放射線センサ。
【請求項６】
一導電型の第２の半導体層と、前記第２の半導体層の一主面上の絶縁層と、前記絶縁層上に選択的に設けられた第１の半導体層を有するアクティブ領域と、を備える積層体を準備する工程と、
前記アクティブ領域にトランジスタ素子を形成する工程と、
前記第２の半導体層の前記一主面に、前記一導電型とは反対の導電型である反対導電型の第１の半導体領域を形成する工程と、
前記アクティブ領域を用いて位置合わせを行って、前記第２の半導体層の前記一主面に、前記一導電型で前記第２の半導体層よりも高不純物濃度である第２の半導体領域を形成するための第１の不純物を導入する工程と、
前記アクティブ領域を用いて位置合わせを行って、前記第２の半導体層に、前記第２の半導体領域を囲うと共に、前記第２の半導体領域とは離間する、前記反対導電型である第３の半導体領域を形成する第２の不純物を導入する工程と、
を備える２重ウエル構造ＳＯＩ放射線センサの製造方法。
【請求項７】
前記アクティブ領域にトランジスタ素子を形成する前記工程は、前記第１の不純物を導入する工程および前記第２の不純物を導入する工程の後に行う請求項６記載の２重ウエル構造ＳＯＩ放射線センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２重ウエル構造ＳＯＩ放射線センサおよびその製造方法に関し、特に、同一のＳＯＩ（Ｓｌｌｉｃｏｎ  Ｏｎ  ＩｎｓｕＩａｔｏｒ）基板上に、Ｘ線検出用のフォトダイオードとトランジスタを混在させたＸ線（放射線）センサおよびその製造方法に関する。
【背景技術】
【０００２】
同一の半導体基板に、センサと周辺回路とが絶縁膜を介して形成されている構造の半導体装置が特許文献１、２に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７０６１５号公報
【特許文献２】特開２００８−１３０７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
同一の半導体基板に、センサと周辺回路とが形成されている構造の半導体装置の中で、Ｘ線検出用のフォトダイオードとトランジスタとが同一の半導体基板に形成されている構造のＸ線センサにおいては、放射線入射時の検出感度を高くするため、Ｘ線検出用のフォトダイオードが形成されている半導体基板に低濃度高抵抗の半導体基板を使用したり、半導体基板裏面に数百Ｖのバイアスを印加する等の方法により、半導体基板全体を空乏化することがある。
【０００５】
この際、上側の第１の半導体層と下側の第２の半導体層との間に埋め込み酸化膜を埋め込んだＳＯＩ（Ｓｌｌｉｃｏｎ  Ｏｎ  ＩｎｓｕＩａｔｏｒ）基板を用いることにより、埋め込み酸化膜の上側の第１半導体層を回路動作用のＭＯＳトランジスタ等の素子形成用の高濃度低抵抗基板、埋め込み酸化膜の下側の第２の半導体層をフォトダイオード形成用の低濃度高抵抗基板とすることで、１枚のウエハ上で周辺回路を含めたＸ線センサを構成することができる。
【０００６】
しかしながら、第２の半導体層を空乏化するために第２の半導体層の裏面に印加した電圧が、埋め込み酸化膜を介して埋め込み酸化膜上に形成した第１の半導体層にも伝わり、第１の半導体層に形成したＭＯＳトランジスタにおいて、本来のゲート電極によってコントロールされる電流経路とは別に、第２の半導体層から伝達した電圧によって埋め込み酸化膜側のチャネル領域が電流経路として動作してしまう問題点と、Ｘ線の照射によって埋め込み酸化膜が正に帯電することで埋め込み酸化膜側のチャネル領域が電流経路として動作してしまう問題点があった。
【０００７】
これらの問題を解決するために、図１１に示すように、高抵抗のＮ型の第２の半導体層１１の表面（主面）１５１にアノード電極となるＰ型の半導体領域２３２が設けられ、Ｎ型の第２の半導体層１１とＰ型の半導体領域２３２とでフォトダイオード３０を形成する領域５１とは異なる領域６１のＮ型の第２の半導体層１１の表面（主面）１５１に、Ｐウエル１０１が設けられ、Ｐウエル１０１内にＮウエル１０２が設けられ、Ｎウエル１０２上に埋め込み酸化膜１０を介して第１の半導体層９のアクティブ領域９１が設けられ、アクティブ領域９１にＭＯＳトランジスタ４０が設けられた構造とし、Ｐウエル１０１は高濃度のＰ型の取り出し領域１１１を介してＧＮＤ９０に接続され、Ｎウエル１０２は高濃度のＮ型の取り出し領域１１２を介してＧＮＤ９０に接続された構造とすることが考えられる。なお、高抵抗のＮ型の第２の半導体層１１の表面（主面）１５１には、高濃度のＮ型の取り出し領域２４２が設けられ、このＮ型の取り出し領域２４２は電源２８の正極側と接続され、高抵抗のＮ型の第２の半導体層１１の裏面（主面）１５２も、電源２８の正極側と接続される。Ｐ型の半導体領域２３２は、電源２８の負極側と接続されると共にＧＮＤ９０に接続される。
【０００８】
この構造では、高抵抗のＮ型の第２の半導体層１１中に、Ｎウエル１０２を形成することにより、Ｘ線の照射によって埋め込み酸化膜１０とＮ型の第２の半導体層１１の界面付近に電荷が蓄積された場合でも、Ｎウエル１０２の表面には多数キャリアである電子が蓄積されるため、空乏層が拡がらない。また、Ｎウエル１０２はＰウエル１０１中に形成されている。すなわちＮウエル１０２を覆うようにＰウエル１０１が形成されており、Ｎウエル拡散層１０２およびＰウエル１０１を接地電位に固定するため、Ｎウエル１０２とＰ型ウエル１０１との間にも空乏層が拡がらない。これにより、Ｎ型の第２の半導体層１１を空乏化するためにＮ型の第２の半導体層１１の裏面１５２に高電圧のバイアス電圧を印加した場合に、Ｐウエル１０１とＮ型の第２の半導体層１１との間のＰＮ接合面に拡がった空乏層のうち、Ｐウエル１０１側に拡がる空乏層が、Ｎウエル１０２との接合面まで到達しないため、Ｘ線照射による電荷蓄積量とは無関係にＰウエル１０１の表面付近の電位がグランド電位に保たれる。従って、第１の半導体層９のアクティブ領域９１の埋め込み酸化膜１０側の界面にＮ型の第１の半導体層１１の裏面１５２に電源２８から印加した電圧は伝達されない。従って、Ｘ線の照射によって埋め込み酸化膜１０とＮ型の第２の半導体層１１との界面付近に電荷が蓄積された場合であっても、第１の半導体層９のアクティブ領域９１に形成したＭＯＳトランジスタ４０の埋め込み酸化膜１０側のチャネル領域が動作しないため、ゲート電極２０による制御に無関係なリーク電流の発生を抑制することができる。
【０００９】
しかしながら、この構造では、Ｎウエル１０２とＰウエル１０１間の寄生容量が大きくなってしまうという問題点があった。この原因としては、Ｎウエル１０２はＰウエル１０１よりも濃度が高くなければならず、また、Ｐウエル１０１においてもＮウエル１０２／Ｎ型基板１１をそれぞれ別の電位に保つために、ある程度の濃度に設定してＮウエル１０２／Ｎ型基板１１間の耐圧を保つことが必要となるために、Ｎウエル１０２／Ｐウエル１０１共に濃度を低減させることが困難であり、Ｎウエル１０２／Ｐウエル１０１間の空乏層幅が広がらないためである。
【００１０】
本発明の主な目的は、フォトダイオードとトランジスタとが絶縁膜を介して同一の半導体基板に形成され、寄生容量の小さい２重ウエル構造ＳＯＩ放射線センサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明によれば、
一導電型の第２の半導体層と、前記第２の半導体層の第１の領域の一主面に設けられた、前記一導電型とは反対の導電型である反対導電型の第１の半導体領域と、を備えるフォトダイオードと、
前記第２の半導体層の前記第１の領域とは異なる第２の領域の前記一主面上に設けられ、トランジスタ素子が形成された第１の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に設けられた絶縁層と、
前記第２の半導体層の前記第２の領域の前記一主面に設けられ、前記一導電型で前記第２の半導体層よりも高不純物濃度であり、第１の固定電位が与えられる第２の半導体領域と、
第２の半導体領域を囲うと共に、前記第２の半導体領域とは離間して前記第２の半導体層に設けられ、前記反対導電型であり、第２の固定電位が与えられる第３の半導体領域と、
前記一導電型で前記第２の半導体領域よりも低不純物濃度であり、前記第２の半導体領域と、前記第３の半導体領域との間の第４の半導体領域と、
を備える２重ウエル構造ＳＯＩ放射線センサが提供される。
【００１２】
また、本発明によれば、
一導電型の第２の半導体層と、前記第２の半導体層の一主面上の絶縁層と、前記絶縁層上に選択的に設けられた第１の半導体層を有するアクティブ領域と、を備える積層体を準備する工程と、
前記アクティブ領域にトランジスタ素子を形成する工程と、
前記第２の半導体層の前記一主面に、前記一導電型とは反対の導電型である反対導電型の第１の半導体領域を形成する工程と、
前記アクティブ領域を用いて位置合わせを行って、前記第２の半導体層の前記一主面に、前記一導電型で前記第２の半導体層よりも高不純物濃度である第２の半導体領域を形成するための第１の不純物を導入する工程と、
前記アクティブ領域を用いて位置合わせを行って、前記第２の半導体層に、前記第２の半導体領域を囲うと共に、前記第２の半導体領域とは離間する、前記反対導電型である第３の半導体領域を形成する第２の不純物を導入する工程と、
を備える２重ウエル構造ＳＯＩ放射線センサの製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、フォトダイオードとトランジスタとが絶縁膜を介して同一の半導体基板に形成され、寄生容量の小さい２重ウエル構造ＳＯＩ放射線センサおよびその製造方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサを説明するための概略縦断面図である。
【図２】図２は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図３】図３は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図４】図４は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図５】図５は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図６】図６は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図７】図７は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図８】図８は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図９】図９は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図１０】図１０は、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサの製造方法を説明するための概略縦断面図である。
【図１１】図１１は、関連する半導体装置を説明するための概略縦断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の好ましい実施の形態について図面を参照しながら説明する。
【００１６】
図１を参照すれば、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサ１００は、周辺回路用のＭＯＳトランジスタ４０が形成された第１の半導体層９と、第２の半導体層１１と半導体領域２３２とを備えるフォトダイオード３０と、第１の半導体層９と第２の半導体層１１との間の埋め込み酸化膜１０とを備えている。
【００１７】
第１の半導体層９はＰ型半導体基板、第２半導体層１１はＮ型半導体基板で形成している。第２の半導体層１１の領域５１の主面１５１には、Ｐ型の半導体領域２３２が設けられている。Ｐ型の半導体領域２３２とＮ型の第２の半導体層１１で、Ｘ線用のフォトダイオード３０が形成されている。なお、第２の半導体層１１の主面１５１の領域５１には、高濃度のＮ型の取り出し領域２４２が設けられている。第２の半導体層１５の主面１５１と反対側の主面１５２には、電極２８０が設けられている。ＭＯＳトランジスタ４０が形成された第１の半導体層９のアクティブ領域９１は、第２の半導体層１１の領域５１とは異なる領域６１の主面１５１上に設けられている。
【００１８】
第２の半導体層１１の領域６１の主面１５１側には、Ｎウエル１１４が設けられている。Ｎウエル１１４は、Ｎ型の第２半導体層１１よりも高不純物濃度である。なお、Ｎウエル１１４の主面１５１側には、高濃度のＮ型の取り出し領域２４１が設けられている。
【００１９】
Ｎウエル１１４を囲うと共に、Ｎウエル１１４とは離間してＰウエル１１６、１１８、１１９が第２の半導体層１１に設けられている。Ｐウエル１１８、１１９は、Ｐウエル１１６と、第２の半導体層１１の表面（主面１５１）を接続して設けられている。Ｐウエル１１９はＰウエル１１６側に設けられ、Ｐウエル１１８は、第２の半導体層１１の表面（主面１５１）側に設けられている。なお、Ｐウエル１１８の主面１５１側には、高濃度のＰ型の取り出し領域２３１が設けられている。Ｎウエル１１４とＰウエル１１６、１１８、１１９との間には第２の半導体層１１が存在する。
【００２０】
ＭＯＳトランジスタ４０が形成された第１の半導体層９のアクティブ領域９１上には層間膜２５が設けられている。埋め込み酸化膜１０および層間膜２５を介して、Ｐ型の取り出し領域２３１と接続された取り出し電極２６１、Ｎ型の取り出し領域２４１と接続された取り出し電極２６４、Ｐ型の半導体領域２３２と接続された取り出し電極２６５、Ｎ型の取り出し領域２３１と接続された取り出し電極２６６が設けられている。層間膜２５を介してＭＯＳトランジスタ４０のソース、ドレインと接続された取り出し電極２６２、２６３が設けられている。
【００２１】
Ｎ型の第２の半導体層１１は、第２の半導体層１１の主面１５２に設けられた電極２８０および第２の半導体層１１の主面１５１に設けられた高濃度のＮ型の取り出し領域２４２に接続された取り出し電極２６６を介して電源２８の正極側に接続されている。第２の半導体層１１の主面１５１に設けられたＰ型の半導体領域２３２は、取り出し電極２６５を介して電源２８の負極側およびＧＮＤ９０に接続されている。
【００２２】
Ｘ線用のフォトダイオード３０を構成するＮ型の第２の半導体層１１を空乏化するために、第２半導体層１１の裏面（主面１５２）と高濃度のＮ型の取り出し領域２４２（カソード電極）に電源２８より１００〜３００Ｖ程度の正の高電圧を印加する。この時、Ｐウエル１１６は、取り出し電極２６１を介してＧＮＤ９０に接地する。また、Ｎウエル１１４は、取り出し電極２６４を介してＧＮＤ９０に接地する。または、Ｎウエル１１４には、５Ｖまでの正の電圧を印加してもよい。本実施の形態では、例えば、１．５Ｖ印加する。
【００２３】
Ｎウエル１１４とＰウエル１１６間には、不純物濃度が薄いＮ型の第２の半導体層１１が存在するために、ある程度の空乏層が広がる。また、第２の半導体層１１を空乏化するために第２の半導体層１１の裏面（主面１５２）に高電圧を印加した場合に、Ｐウエル１１６、Ｐウエル１１８、１１９と第２の半導体層１１間のＰＮジャンクションに広がった空乏層のうち、Ｐウエル１１６、Ｐウエル１１８、１１９側に広がる空乏層が、Ｎウエル１１４とのジャンクションまで到達しなければ、Ｘ線照射による電荷蓄積量に無関係にＮウエル１１４の表面付近の電位はＧＮＤまたは５Ｖまでの電位に保たれたままであり、第１の半導体層９のアクティブ領域９１の埋め込み酸化膜１０側の界面にも第２の半導体層１１の裏面に印加した電圧は伝達しない。
【００２４】
以上のように、本実施の形態によれば、Ｎウエル１１４／Ｎ型の第２の半導体層１１間の耐圧を十分に高く保ったままで、Ｐウエル１１６、１１８、１１９とＮウエル１１４間に広がる空乏層幅を大きくできるために寄生容量を小さくすることが可能となる。
【００２５】
なお、本実施の形態では、Ｎウエル１１４とＰウエル１１６、１１８、１１９と間に存在するのは、Ｎ型の低不純物濃度の第２の半導体層１１としたが、第２の半導体層１１でなくてもよく、Ｎ型でＮウエル１１４よりも低不純物濃度の半導体領域であれば、Ｎウエル１１４とＰウエル１１６、１１８、１１９の空乏層幅を大きくできるので、寄生容量を小さくすることができる。また、Ｎウエル１１４とＰウエル１１６、１１８、１１９と間に存在する半導体領域は、その濃度に応じて、Ｐウエル１１６、Ｐウエル１１８、１１９と第２の半導体層１１間のＰＮジャンクションに広がった空乏層のうち、Ｐウエル１１６、Ｐウエル１１８、１１９側に広がる空乏層が、Ｎウエル１１４とのジャンクションまで到達しないような厚さを持てば、Ｘ線照射による電荷蓄積量に無関係にＮウエル１１４の表面付近の電位はＧＮＤまたは５Ｖまでの所定の電位に保たれたままであり、第１の半導体層９のアクティブ領域９１の埋め込み酸化膜１０側の界面にも第２の半導体層１１の裏面に印加した電圧は伝達しない。
【００２６】
次に、本発明の好ましい実施の形態の２重ウエル構造ＳＯＩ放射線センサ１００の製造方法について説明する。
【００２７】
まず、図２に示すように、２０００Å程度の厚さの埋め込み酸化膜１０を挟んで上側に８８０Åの厚さの第１の半導体層９と、下側に７００μｍ程度の厚さの第２の半導体層１１を有するＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いる。この時、例えば第１の半導体層９は比抵抗１０Ω・ｃｍのＰ型基板、第２の半導体層１１は比抵抗１０ｋΩ・ｃｍのＮ型基板で形成されるＳＯＩ基板を用いる。
【００２８】
この表面にパッド酸化膜（図示せず）と窒化膜（図示せず）を形成し、フィールド酸化膜を形成すべき領域の窒化膜を除去した後に、ＬＯＣＯＳ形成法によりフィールド酸化膜を形成した後に図３のように全ての窒化膜と、パッド酸化膜を除去する。これにより、第１の半導体層９にアクティブ領域９１、９２が形成される。
【００２９】
さらに、第１の半導体層９のアクティブ領域９１、９２の表面にゲート酸化膜１２を形成し、図４に示すように、第２の半導体層１１に形成すべきＮウエル１１４（図１参照）の形成領域以外の場所を、第１の半導体層９に形成されたアクティブ領域９１に位置合わせを行なったフォトレジスト１３にて覆い、例えば注入エネルギー３００ｋｅＶ、ドーズ量１．０×１０１２〜１．０×１０１３ｃｍ−２程度の３１Ｐ＋の不純物１４をチルト角０度で注入する。
【００３０】
その後、フォトレジスト１３を除去した後に、不純物１４を注入した領域よりも大きく設定したＰウエル１１６（図１参照）の形成領域以外の場所を、図５に示すように、第１の半導体層９に形成されたアクティブ領域９１に位置合わせを行なったフォトレジスト１５で覆う。Ｐウエル１１６（図１参照）形成用の不純物１６の注入においてはＮウエル１１４（図１参照）形成用の不純物１４よりも深い位置に入るように、例えば注入エネルギー５００ｋｅＶ、ドーズ量１．０×１０１２〜１．０×１０１３ｃｍ−２程度の１１Ｂ＋の不純物１６をチルト角０度で注入する。
【００３１】
さらに、フォトレジスト１５を除去した後に、Ｎウエル１１４（図１参照）の形成領域を囲い、Ｐウエル１１６（図１参照）の形成領域から第２の半導体層１１の表面（主面）１５１までを接続するような、Ｐウエル１１８、１１９（図１参照）を形成する以外の場所を図６に示すように、第１の半導体層９に形成されたアクティブ領域９１に位置合わせを行なったフォトレジスト１７で覆い、例えば注入エネルギー１００ｋｅＶ、ドーズ量１．０×１０１２〜１．０Ｅ×１０１３ｃｍ−２程度の１１Ｂ＋の不純物１８と、注入エネルギー２２０ｋｅＶ、ドーズ量１．０×１０１２〜１．０×１０１３ｃｍ−２程度の１１Ｂ＋の不純物１９をチルト角０度で注入する。
【００３２】
フォトレジスト１７を除去したのちに、ポリシリコン膜を堆積し、フォトレジスト（図示せず）でパターニングを行なったポリシリコン膜のドライエッチングを行い、図７に示すように、ゲート電極２０を形成する。このポリシリコン膜の堆積プロセス等において、不純物１４、１６、１８、１９は活性化されて、それぞれ、Ｎウエル１１４、Ｐウエル１１６、Ｐウエル１１８、１１９となる。
【００３３】
その後、フォトレジストを除去した後に、第１半導体層９のアクティブ領域９１にＬＤＤ（図示せず）のイオン注入を行い、図８に示すように、サイドウォールスペーサ２２を形成したのちに、高濃度ソース・ドレイン２１のイオン注入工程を行い、活性化してＭＯＳトランジスタ４０を形成する。
【００３４】
その後、第２の半導体層１１に形成するべきＮ型／Ｐ型それぞれの取り出し領域以外の場所をフォトレジストにて覆い、図８に示すように、埋め込み酸化膜１０をエッチングした後にフォトレジストを除去し、ダイオードのカソードを兼ねたＮ型の取り出し領域２４１、およびＮウエルのＮ型の取り出し領域２４２の形成用には、例えば注入エネルギー６０ｋｅＶ、ドーズ量５．０×１０１５ｃｍ−２程度の不純物３１Ｐ＋を、ダイオードのアノードを兼ねたＰ型の半導体領域２３２、およびＰウエル１１８のＰ型の取り出し領域２４１の形成用には、例えば注入エネルギー４０ｋｅＶ、ドーズ量５．０×１０１５ｃｍ−２程度の不純物１１Ｂ＋を注入する。
【００３５】
その後、ＣＶＤ膜の堆積によって図９に示すように層間膜２５を形成する。
【００３６】
その後、図１０に示すように、第１の半導体層９１と第２の半導体層１１の取り出し電極を形成する場所をエッチングすることによってコンタクトホールを形成する。その後、スパッタによって形成したメタル層を電極形成領域以外の部分をエッチングすることによって、取り出し電極２６１、２６２、２６３、２６４、２６５、２６６を形成する。
【００３７】
本実施の形態では、第１の半導体層９にアクティブ領域９１を形成した後にＮウエル１１４とＰウエル１１６、Ｐウエル１１８、１１９を形成することで、それぞれのウエルを形成するための不純物注入前のホトリソグラフィ工程で、アクティブ領域９１を用いてホトリソグラフィの位置合わせを行なうことが出来る。また、それぞれのウエル形成のための不純物注入後に第１の半導体層９のアクティブ領域９１にＭＯＳトランジスタ４０を形成することによって、ＭＯＳトランジスタ４０のゲート電極を形成するためのポリシリコン膜の堆積プロセス等において、それぞれのウエルに十分な熱処理を加えることが可能となる。
【００３８】
以上のように、本実施の形態によれば、第１の半導体層９に形成したアクティブ領域９１へ最小限のホトリソグラフィの合わせズレ量でＮウエル１１４とＰウエル１１６、Ｐウエル１１８、１１９を形成し、更にそれぞれのウエル注入後に多くの熱処理を加えることによってＮウエル１１４とＰウエル１１６、Ｐウエル１１８、１１９を更に深い位置まで形成することが可能となる。
【００３９】
なお、上記の実施の形態では、第２の半導体層１１がＮ型基板である場合について説明しているが、第２の半導体層１１がＰ型の２重ウエル構造ＳＯＩ放射線センサにも適用可能であり、その場合には、他の領域についても、Ｐ型とあったのをＮ型とし、Ｎ型とあったのをＰ型とする。
【００４０】
以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。
【符号の説明】
【００４１】
９  第１の半導体層
１０  埋め込み酸化膜
１１  第２の半導体層
２５  層間膜
２８  電源
３０  フォトダイオード
４０  ＭＯＳトランジスタ
５１、６１  領域
９０  ＧＮＤ
９１  アクティブ領域
１００  ２重ウエル構造ＳＯＩ放射線センサ
１１４  Ｎウエル
１１６、１１８、１１９  Ｐウエル
１５１、１５２  主面
２３１、２４１、２４２  取り出し領域
２３２  半導体領域
２６１、２６２、２６３、２６４、２６５、２６６  取り出し電極
２８０  電極
【図１】
2014130920.tif 000003
【図２】
2014130920.tif 000004
【図３】
2014130920.tif 000005
【図４】
2014130920.tif 000006
【図５】
2014130920.tif 000007
【図６】
2014130920.tif 000008
【図７】
2014130920.tif 000009
【図８】
2014130920.tif 000010
【図９】
2014130920.tif 000011
【図１０】
2014130920.tif 000012
【図１１】
2014130920.tif 000013