(57)【要約】【課題】歩留まりのよい半導体装置及びその製造方法を提供すること。【解決手段】半導体装置は、半導体基板と、半導体基板を貫通する貫通電極と、半導体基板を貫通すると共に、貫通電極を連続的に取り囲む絶縁材と、絶縁材と貫通電極の間において半導体基板に埋め込まれた埋込材と、を備える。【選択図】図２
2014011194.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記半導体基板を貫通すると共に、前記貫通電極を連続的に取り囲む絶縁材と、
前記絶縁材と前記貫通電極の間において前記半導体基板に埋め込まれた埋込材と、
を備えることを特徴とする半導体装置。
【請求項２】
前記埋込材は、前記貫通電極を連続的に取り囲んでいることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記埋込材は、前記貫通電極を不連続的に取り囲んでいることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記埋込材は、前記半導体基板を貫通していないことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記絶縁材と前記埋込材の材料は同じであることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記絶縁材と前記埋込材の材料はノンドープトシリケートガラスであることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記絶縁材と前記埋込材は、平面視において、二重円を形成していることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
半導体基板に第１溝部を形成する工程と、
前記第１溝部を形成した面と同じ側において、前記半導体基板に前記第１溝部を連続的に取り囲む第２溝部を形成する工程と、
前記第１溝部及び前記第２溝部を埋め込むように、前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜を加熱処理する工程と、
前記半導体基板上の前記絶縁膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記絶縁膜の材料は、ノンドープトシリケートガラスであることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２溝部は前記第１溝部より深く形成することを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記半導体基板において、前記第２溝部に埋め込んだ前記絶縁膜を露出するように、前記第１溝部を形成した面とは反対側の面を研削する工程と、
前記半導体基板の前記第２溝部の内側の領域において、前記第１溝部よりも内側に貫通孔を形成する工程と、
前記貫通孔に導電材料を埋め込む工程と、
をさらに含むことを特徴とする請求項８〜１０のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に、本発明は、基板を貫通する電極を備える半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
複数の半導体チップを積層し、各半導体チップの基板に形成した貫通電極によって半導体チップ間を電気的に接続する半導体装置が提案されている（例えば、特許文献１及び２参照）。貫通電極は、半導体基板を貫通するように形成した電極であり、ＴＳＶ（Through Silicon Via；シリコン貫通電極）と呼ばれることもある。貫通電極を有する半導体基板には、貫通電極と半導体基板とを電気的に遮断するため、貫通電極を取り囲む分離溝（特許文献１参照）や円筒状絶縁材（特許文献２参照）等の絶縁材が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５１９６４号公報
【特許文献２】特開２０１１−１７１５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以下の分析は、本発明の観点から与えられる。
【０００５】
貫通電極を取り囲む絶縁材の製造方法について説明する。図１４及び図１５に、絶縁材を製造する方法を説明するための概略工程図を示す。まず、半導体基板９０１に、貫通電極を形成する領域９０１ａを取り囲む溝部（トレンチ）９０１ａを形成する（図１４（ａ））。このときの半導体基板の概略平面図を図１６に示す。図１４（ａ）は、図１６のXI−XI線における概略断面図に相当する。次に、半導体基板９０１上に、ＮＧＳ（Non-doped Silicate Glass；ノンドープドシリケートガラス）等の絶縁材料を溝部９０１ａに埋め込むように、絶縁膜９０３を形成する（図１４（ｂ））。次に、絶縁膜９０３を熱処理する（図１５（ｃ））。次に、ＣＭＰ（Chemical Mechanical Polishing）法等により半導体基板９０１の表面を平坦化処理する（図１５（ｄ））。
【０００６】
絶縁膜９０３を熱処理すると、図１５（ｃ）に示すように、半導体基板９０１において、溝部９０１ａの内周側が変形する。この変形は、熱処理による絶縁膜９０３の変形（熱収縮）に起因するものと考えられる。このとき、溝部９０１ａの内周側における変形した半導体基板９０１の一部は、半導体基板９０１の上面よりも突出することがある。この突出９０１ｃは、後の平坦化処理を阻害する。すなわち、半導体基板９０１面からの突出９０１ｃの高さｈの分、絶縁膜９０３を除去することができず、その一部が残存することになる。半導体基板９０１上に残存した絶縁膜９０３ａは、半導体装置の機能不全を引き起こすことになる。したがって、半導体基板９０１の突出９０１ｃをより低くすることが望まれる。
【課題を解決するための手段】
【０００７】
本発明の第１視点によれば、半導体基板と、半導体基板を貫通する貫通電極と、半導体基板を貫通すると共に、貫通電極を連続的に取り囲む絶縁材と、絶縁材と貫通電極の間において半導体基板に埋め込まれた埋込材と、を備える半導体装置が提供される。
【０００８】
本発明の第２視点によれば、半導体基板に第１溝部を形成する工程と、第１溝部を形成した面と同じ側において、半導体基板に第１溝部を連続的に取り囲む第２溝部を形成する工程と、第１溝部及び第２溝部を埋め込むように、半導体基板上に絶縁膜を形成する工程と、絶縁膜を加熱処理する工程と、半導体基板上の絶縁膜を除去する工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明においては、貫通電極と絶縁材との間に埋込材を形成することにより、絶縁材の形成時に、半導体基板の変形に伴い、半導体基板の一部が半導体基板面から突出する高さを低くすることができる。これにより、当該突出が平坦化処理工程に及ぼす影響をより低くすることができる。その結果、半導体装置の歩留まりを高めることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る半導体装置の概略平面図。
【図２】図１のII−II線における半導体装置の概略断面図。
【図３】本発明の第２実施形態に係る半導体装置の概略平面図。
【図４】本発明の第３実施形態に係る半導体装置の概略平面図。
【図５】本発明の半導体装置の製造方法について説明するための概略工程図。
【図６】本発明の半導体装置の製造方法について説明するための概略工程図。
【図７】本発明の半導体装置の製造方法について説明するための概略工程図。
【図８】本発明の半導体装置の製造方法について説明するための概略工程図。
【図９】本発明の半導体装置の製造方法について説明するための概略工程図。
【図１０】本発明の半導体装置の製造方法について説明するための概略工程図。
【図１１】貫通電極を適用した半導体装置の概略断面図。
【図１２】図１１の半導体装置の分解図。
【図１３】貫通電極を有する半導体装置の概略断面図。
【図１４】絶縁材を製造する方法を説明するための概略工程図。
【図１５】絶縁材を製造する方法を説明するための概略工程図。
【図１６】図１４に示す半導体装置の概略平面図。
【発明を実施するための形態】
【００１１】
上記各視点の好ましい形態を以下に記載する。
【００１２】
上記第１視点の好ましい形態によれば、埋込材は、貫通電極を連続的に取り囲んでいる。
【００１３】
上記第１視点の好ましい形態によれば、埋込材は、貫通電極を不連続的に取り囲んでいる。
【００１４】
上記第１視点の好ましい形態によれば、埋込材は、半導体基板を貫通していない。
【００１５】
上記第１視点の好ましい形態によれば、絶縁材と埋込材の材料は同じである。
【００１６】
上記第１視点の好ましい形態によれば、絶縁材と埋込材の材料はノンドープトシリケートガラスである。
【００１７】
上記第１視点の好ましい形態によれば、絶縁材と埋込材は、平面視において、二重円を形成している。
【００１８】
上記第２視点の好ましい形態によれば、絶縁膜の材料は、ノンドープトシリケートガラスである。
【００１９】
上記第２視点の好ましい形態によれば、第２溝部は第１溝部より深く形成する。
【００２０】
上記第２視点の好ましい形態によれば、半導体装置の製造方法は、半導体基板において、第２溝部に埋め込んだ絶縁膜を露出するように、第１溝部を形成した面とは反対側の面を研削する工程と、半導体基板の第２溝部の内側の領域において、第１溝部よりも内側に貫通孔を形成する工程と、貫通孔に導電材料を埋め込む工程と、をさらに含む。
【００２１】
本発明の第１実施形態に係る半導体装置について説明する。図１に、本発明の第１実施形態に係る半導体装置の概略平面図を示す。図２に、図１のII−II線における半導体装置の概略断面図を示す。図１においては、明確性のため、貫通電極、絶縁材及び埋込材に図２と同様のハッチングを付してある。なお、以下の説明において、図面参照符号は発明の理解のために付記しているものであり、図示の態様に限定することを意図するものではない。
【００２２】
半導体装置１００は、半導体基板１０１と、半導体基板１０１を貫通する貫通電極１０２と、半導体基板１０１と貫通電極１０２とを電気的に遮断するための絶縁材１０３と、貫通電極１０２と絶縁材１０３との間に形成された埋込材１０４と、を備える。また、半導体装置１００は、メモリセル領域及び周辺回路領域をさらに備える（不図示）。以下においては、貫通電極が形成された領域に注目して説明する。
【００２３】
絶縁材１０３は、半導体基板１０１を貫通している。絶縁材１０３は、半導体基板１０１を介して、貫通電極１０２を連続的に取り囲んでいる。例えば、図１に示す形態においては、絶縁材１０３の平面形状は閉じた環状（例えば円形）となっている。この場合、絶縁材１０３は円筒形を有しており、貫通電極１０２は絶縁材１０３の円筒内に挿入されるような形態となっている。絶縁材１０３は、絶縁材料で形成されており、例えばＮＳＧ（Non-doped Silicate Glass）で形成することができる。絶縁材１０３の幅は、例えば３μｍ〜５μｍとすることができる。絶縁材１０３の平面形状が円形の場合、内周側の直径は、例えば２８μｍ〜３２μｍとすることができる。
【００２４】
埋込材１０４は、半導体基板１０１の少なくとも一方の面側に形成されている。埋込材１０４は、絶縁材１０３の内周側の半導体基板１０１において、半導体基板１０１の変形による半導体基板１０１面からの突出がより小さくなるように形成すると好ましい。図１に示す形態においては、埋込材１０４は貫通電極１０２を連続的に取り囲んでいる。例えば、埋込材１０４は閉じた環状（例えば円形）となっている。この場合、埋込材１０４は円筒形を有しており、貫通電極１０２は埋込材１０４の円筒内に挿入されるような形態となっている。埋込材１０４と絶縁材１０３とは、平面投影において、図１に示すような同心円のように配置することができる。すなわち、埋込材１０４と絶縁材１０３とは、二重環を形成する。埋込材１０４と貫通電極１０２の間隔は、例えば１μｍ〜３μｍとすることができる。また、埋込材１０４と絶縁材１０３との間隔は、例えば１μｍ〜３μｍとすることができる。埋込材１０４の幅は、例えば３μｍ〜５μｍとすることができる。埋込材１０４の平面形状が円形の場合、内周側の直径は、例えば２０μｍ〜２４μｍとすることができる。このとき、貫通電極１０２は、例えば直径１６μｍ〜２０μｍとすることができる。
【００２５】
埋込材１０４の深さは、半導体基板１０１を貫通しなくてもよい。
【００２６】
埋込材１０４は、絶縁材１０３と同じ材料で形成すると好ましい。
【００２７】
半導体装置１００において、埋込材１０４の内周側の半導体基板１０１に陥没１０５が形成されることがある。埋込材１０４がなく絶縁材１０３のみの場合より、絶縁材１０３の内周側に埋込材１０４を形成したほうが埋込材１０４の内周側の陥没１０５はより深くなる。したがって、半導体基板１０１がいびつに陥没したとしても、半導体基板１０１の表面に突出する部分をより低くすることができる。
【００２８】
次に、本発明の第２実施形態に係る半導体装置について説明する。図３に、本発明の第２実施形態に係る半導体装置の概略平面図を示す。図３において、第１実施形態と同じ要素には同じ符号を付してある。第１実施形態においては、埋込材は貫通電極を連続的に取り囲んでいたが、第２実施形態においては、埋込材２０４は、平面投影において、貫通電極１０２を不連続的に又は部分的に取り囲んでいる。例えば、半導体装置２００は、貫通電極１０２と絶縁材１０３との間に、貫通電極１０２を点線状に取り囲む埋込材２０４を備える。
【００２９】
第２実施形態におけるその他の形態は第１実施形態と同様である。
【００３０】
次に、本発明の第３実施形態に係る半導体装置について説明する。図４に、本発明の第３実施形態に係る半導体装置の概略平面図を示す。図４において、第１実施形態と同じ要素には同じ符号を付してある。第１実施形態においては、絶縁材と埋込材の二重円構造を示したが、絶縁材及び埋込材は、それぞれ多重であってもよい。例えば、半導体装置３００は、貫通電極１０２と絶縁材１０３との間に、貫通電極１０２を取り囲む第１埋込材３０４と、第１埋込材３０４を取り囲む第２埋込材３０５と、を備える。絶縁材１０３、第１埋込材３０４、及び第２埋込材は三重円構造となっている。
【００３１】
第１埋込材３０４及び第２埋込材は、第２実施形態のように、不連続的又は部分的に貫通電極１０２を取り囲んでいてもよい。
【００３２】
第３実施形態におけるその他の形態は第１実施形態と同様である。
【００３３】
次に、本発明の第４実施形態として、本発明の半導体装置の製造方法について説明する。ここでは、第１実施形態に係る半導体装置１００を例にして製造方法を説明する。また、絶縁材１０３と埋込材１０４とを同じ材料で形成する方法について説明する。図５〜図１０に、本発明の半導体装置の製造方法について説明するための概略工程図を示す。
【００３４】
まず、半導体基板１０１において、貫通電極を形成するための貫通電極形成領域１０１ｃの外側に、第１溝部１０１ａを形成する（図５）。第１溝部１０１ａは、埋込材１０４を埋め込むための溝（トレンチ）である。例えば、第１溝部１０１ａは、図１に示すような平面形状が環状の溝とすることができる。
【００３５】
次に、半導体基板１０１において、第１溝部１０１ａの外周側に、第２溝部１０１ｂを形成する（図６）。第２溝部１０１ｂは、絶縁材１０３を埋め込むための溝（トレンチ）である。第２溝部１０１ｂの平面形状は、図１に示すように、第１溝部１０１ａを取り囲むように連続的な閉じた環状形状とする。図に示す形態においては、第２溝部１０１ｂは第１溝部１０１ａよりも深く形成する。第２溝部１０１ｂの深さは、貫通電極１０２を形成するために半導体基板１０１の裏面（溝部１０１ａ，１０１ｂが形成されていない側）を研削した際に、絶縁材１０３を露出させることができるような深さとする。
【００３６】
第１溝部１０１ａと第２溝部１０１ｂの形成順序は逆であってもよい。
【００３７】
次に、第１溝部１０１ａ及び第２溝部１０１ｂを埋め込むように、絶縁膜１１１を半導体基板１０１上に形成する（図７）。絶縁膜１１１は、例えば、ＮＳＧで形成することができる。ＮＳＧで形成する場合、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって絶縁膜１１１を形成することができる。
【００３８】
次に、絶縁膜１１１に加熱処理を施す。このとき、絶縁膜１１１が熱収縮すると、貫通電極形成領域１０１ｃに陥没１０５が形成される（図８）。溝部に埋め込まれた絶縁膜１１１が二重になっていると、一重の場合より、貫通電極形成領域１０１ｃはより大きく陥没する。これにより、貫通電極形成領域１０１ｃが半導体基板１０１の上面に対して平行に陥没しなくとも、貫通電極形成領域１０１ｃが半導体基板１０１の上面から突出することを抑制することができ、半導体基板１０１の上面から突出したとしても突出高さをより低くすることができる。
【００３９】
次に、ＣＭＰ法等の平坦化処理により半導体基板１０１上の絶縁膜１１１を除去する（図９）。これにより、第１溝部１０１ａに埋め込まれた埋込材１０４及び第２溝部１０１ｂに埋め込まれた絶縁材１０３が形成される。貫通電極形成領域１０１ｃの突出が存在しないか、貫通電極形成領域１０１ｃの突出が低いので、平坦化処理への阻害を低減させることができる。これにより、後の平坦化処理工程において、半導体基板１０１上に絶縁膜が残存することを防止することができ、又は絶縁膜の残量をより少なくすることができる。
【００４０】
次に、絶縁材１０３が露出するまで半導体基板１０１の下面を研削する。次に、半導体基板１０１の貫通電極形成領域１０１ｃに、貫通電極１０２を形成するための貫通孔１０１ｄを形成する（図１０）。次に、貫通孔１０１ｄに導電材を充填して貫通電極１０２を形成する（図２参照）。
【００４１】
最後に、貫通電極を適用した半導体装置について説明する。図１１に、貫通電極を適用した半導体装置の概略断面図を示す。図１２に、図１１の半導体装置の分解図を示す。図１３に、貫通電極を有する半導体装置の概略断面図を示す。図１１は断面図であるが、半導体基板１０１及び貫通電極１０２にのみハッチングを付してある。また、図１３も断面図であるが、ＤＲＡＭ（Dynamic Random Access Memory）１４４及び導体部分のみハッチングを付してある。
【００４２】
半導体装置１４０は、半田ボール１４１と、再配線層１４２と、インタフェースチップ１４３と、ＤＲＡＭ１４４と、リードフレーム１４５と、を備える。半導体装置１４０は、積層されたＤＲＡＭチップ１４４を備え、所謂ＣＯＣ（chip on chip）構造から構成されている。各半導体基板１０１は、半導体基板１０１を貫通する貫通電極１０２によって電気的に接続されている。半導体装置１００は、ＤＲＡＭ１４４の一部とすることができる。
【００４３】
半導体装置１００は、トランジスタ１２０が形成されるトランジスタ形成領域Ａと、貫通電極１０２が形成される貫通電極形成領域Ｂと、を有する。トランジスタ形成領域Ａは、例えば図１３に示すように、周辺回路領域Ａ１及びメモリセル領域Ａ２とすることができる。貫通電極形成領域Ｂは、図２に示すような構成、すなわち貫通電極１０２と、貫通電極１０２を取り囲む絶縁材１０３と、貫通電極１０２と絶縁材１０３との間に形成された埋込材１０４とを有する。
【００４４】
図１３は、ＤＲＡＭチップ１４４の一部を示す断面図である。ＤＲＡＭチップ１４４は、トランジスタ１２０が形成されるトランジスタ形成領域Ａと、貫通電極１０２が形成される貫通電極形成領域Ｂと、を有する。トランジスタ形成領域Ａには、周辺回路領域Ａ１及びメモリセル領域Ａ２が設けられている。トランジスタ形成領域Ａには、半導体基板１０１に形成された素子分離領域１１３と、素子分離領域１１３によって区画された領域に形成されたトランジスタ１２０と、を有する。トランジスタ１２０は、不純物拡散層１２１と、ゲート絶縁膜１２２と、ゲート電極１２３と、を有する。不純物拡散層１２１にはコンタクトプラグ１２４が電気的に接続されている。トランジスタ１２０の構造は、図１３に示す形態には限定されない。また、図１３には、簡略化のために１つのトランジスタ１２０を図示しているが、半導体装置１００は複数のトランジスタや他の要素を有してもよい。貫通電極形成領域Ｂには、半導体基板１０１を貫通する貫通電極１０２と、貫通電極１０２と半導体基板１０１とを電気的に遮断する絶縁材１０３を有する。
【００４５】
本発明の半導体装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ・置換ないし選択が可能である。
【００４６】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【符号の説明】
【００４７】
１００，２００，３００          半導体装置
１０１          半導体基板
１０１ａ        第１溝部
１０１ｂ        第２溝部
１０１ｃ        貫通電極形成領域
１０１ｄ        貫通孔
１０２          貫通電極
１０３          絶縁材
１０４，２０４          埋込材
１０５          陥没
１１１          絶縁膜
１１３          素子分離領域
１２０          トランジスタ
１４０          半導体装置
１４１          半田ボール
１４２          再配線層
１４３          インタフェースチップ
１４４          ＤＲＡＭ
１４５          リードフレーム
３０４          第１埋込材
３０５          第２埋込材
９０１          半導体基板
９０１ａ        溝部
９０１ｂ        貫通電極の形成領域
９０１ｃ        突出
９０３          絶縁膜
９０３ａ        残存した絶縁膜
【図１】
2014011194.tif 000003
【図２】
2014011194.tif 000004
【図３】
2014011194.tif 000005
【図４】
2014011194.tif 000006
【図５】
2014011194.tif 000007
【図６】
2014011194.tif 000008
【図７】
2014011194.tif 000009
【図８】
2014011194.tif 000010
【図９】
2014011194.tif 000011
【図１０】
2014011194.tif 000012
【図１１】
2014011194.tif 000013
【図１２】
2014011194.tif 000014
【図１３】
2014011194.tif 000015
【図１４】
2014011194.tif 000016
【図１５】
2014011194.tif 000017
【図１６】
2014011194.tif 000018