(57)【要約】【課題】電気特性の変動要因となりうる不純物が半導体層に侵入することが抑制された、安定した電気特性を備える半導体装置および当該半導体装置の作製方法を提供することを目的とする。【解決手段】半導体層上にソース電極およびドレイン電極を備える構造（いわゆる、トップコンタクト型構造）の半導体装置において、ソース電極またはドレイン電極と重ならない位置の半導体層を、ソース電極またはドレイン電極と重る位置の半導体層より薄くし、半導体層に凹部を設ける、当該凹部の底面から側面への立ち上がり部が湾曲形状を備えた構造とし、ソース電極またはドレイン電極の側面と凹部の側面との間に段差がない構造とする。【選択図】図１
2014030014.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上のゲート電極と、
前記ゲート電極と接するゲート絶縁層と、
前記ゲート絶縁層と接する半導体層と、
前記半導体層と接するソース電極およびドレイン電極と、
前記半導体層、ソース電極、およびドレイン電極上と接する絶縁膜と、
を有し、
前記半導体層は、前記ソース電極または前記ドレイン電極と重ならない部位の膜厚が前記ソース電極または前記ドレイン電極と重なる部位の膜厚より薄い凹部を有し、
前記凹部の底面から側面への立ち上がり部が湾曲形状を備え、
前記ソース電極または前記ドレイン電極の側面と前記凹部の側面との間には段差がない構造とすることを特徴とする半導体装置。
【請求項２】
前記半導体層表面に対して前記ソース電極側面または前記ドレイン電極側面のなす角度が３０°以上８０°以下である請求項１に記載の半導体装置。
【請求項３】
前記ソース電極および前記ドレイン電極は複数の導電膜からなる積層構造であり、前記導電膜の第１の層の側面と前記導電膜の第２の層の側面との間には段差がない構造とすることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体層表面に対して前記導電膜側面のなす角度が３０°以上８０°以下である請求項３に記載の半導体装置。
【請求項５】
前記半導体層が、Ｉｎ、Ｇａ、Ｓｎ、及びＺｎから選ばれた一種以上の元素を含む金属酸化物膜である請求項１乃至請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記絶縁膜は、加熱処理により１×１０１９［原子／ｃｍ３］以上の酸素放出が可能な膜を含んで構成される請求項１乃至請求項６のいずれか一項に記載の半導体装置。
【請求項７】
絶縁表面上にゲート電極を形成する工程と、
前記ゲート電極と接するゲート絶縁層を形成する工程と、
前記ゲート絶縁層と接する半導体層を形成する工程と、
前記半導体層上に導電膜を形成する工程と、
前記導電膜および前記半導体層に対して選択的に除去処理を行うことで、前記半導体層上にソース電極およびドレイン電極を形成すると共に、前記半導体層に対して底面から側面への立ち上がり部が湾曲形状を有する凹部を形成する工程と、
前記半導体層の前記凹部ならびに前記ソース電極および前記ドレイン電極を覆う絶縁膜を形成する工程と、
を有し、
前記ソース電極または前記ドレイン電極の側面と前記凹部の側面との間には段差がない構造とすることを特徴とする半導体装置の作製方法。
【請求項８】
前記除去処理により前記半導体層が１分間あたりに除去される膜厚が、前記半導体層の膜厚の１／１０以上１／３以下とする請求項７に記載の半導体装置の作製方法。
【請求項９】
前記半導体層として、Ｉｎ、Ｇａ、Ｓｎ、及びＺｎから選ばれた一種以上の元素を含む金属酸化物膜を形成する請求項７または請求項８に記載の半導体装置の作製方法。
【請求項１０】
前記絶縁膜として、加熱処理により１×１０１９［原子／ｃｍ３］以上の酸素放出が可能な膜を用いる請求項７乃至請求項９のいずれか一項に記載の半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置および半導体装置の作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、例えば薄膜トランジスタ（ＴＦＴ）、やＴＦＴを構成要素として含む表示装置（例えば、液晶表示装置やＥＬ表示装置など）、ＴＦＴを構成要素として含む電子回路（例えば、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）など）を指す。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いて、トランジスタの半導体層（少なくともチャネル形成領域）を構成する技術が注目されている。該トランジスタは表示装置（例えば、液晶表示装置やＥＬ表示装置など）や集積回路（例えば、ＬＳＩやＣＰＵなど）のような電子デバイスに広く応用されている。トランジスタの半導体層に適用可能な半導体材料としては、シリコン系半導体材料が広く知られている。
【０００４】
また近年では、トランジスタの半導体層に適用可能な半導体材料として、酸化物半導体材料が注目されており、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）材料により形成される薄膜を半導体層として用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
酸化物半導体材料を用いて半導体層を形成したトランジスタは、外部からの不純物（例えば、水分や水素など）が半導体層に侵入することにより、電気特性の変動（例えば、移動度の低下やしきい値電圧の変動など）が生じる。
【０００７】
また、シリコン系半導体材料を用いて半導体層を形成したトランジスタにおいても同様に、外部からの不純物が半導体層に侵入することにより、電気特性に変動が生じる。
【０００８】
上記内容を鑑み、本明細書では、電気特性の変動要因となりうる不純物が半導体層に侵入することが抑制された、安定した電気特性を備える半導体装置を提供することを目的の一つとする。または、当該半導体装置の作製方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００９】
半導体層への不純物の侵入は、半導体層を覆う膜に低密度な部分または膜が形成されていない部分（以下、本明細書において、「鬆」とも記載する）が存在した場合、通常は不純物の侵入の多くは鬆を介して行われる。このため、半導体層への不純物の侵入を抑制するためには、半導体層に鬆が形成されないようにすることが効果的である。
【００１０】
そこで、本発明の一態様では、半導体層上にソース電極およびドレイン電極を備える構造（いわゆる、トップコンタクト型構造）の半導体装置において、ソース電極およびドレイン電極と重ならない位置の半導体層をソース電極およびドレイン電極と重なる位置の半導体層より薄い構造とする。つまり、半導体層のソース電極およびドレイン電極と重ならない部位を凹部とし、当該凹部の底面から側面への立ち上がり部が湾曲形状を備えた構造とする。また、ソース電極またはドレイン電極の側面と凹部の側面との間には段差がない構造とする。
【００１１】
上記内容の概念を、図１０を用いて説明する。
【００１２】
絶縁膜１００６中における鬆１００５の発生原因の一つとして絶縁膜１００６の形成にかかる面の形状がある。図１０は、基板１０００上の半導体層１００２と、半導体層１００２上のソース電極１００３およびドレイン電極１００４と、半導体層１００２ならびにソース電極１００３およびドレイン電極１００４を覆う絶縁膜１００６を有するトップコンタクト型構造の半導体素子である。例えば、図１０（Ａ）の領域１００８のように、ソース電極およびドレイン電極形成時に酸化物半導体膜がオーバーエッチされて角部が形成された構造となると、ソース電極１００３およびドレイン電極１００４ならびに半導体層１００２上に絶縁膜１００６を形成した際に、絶縁膜１００６中において、領域１００８近傍から絶縁膜１００６の表面に向かって鬆１００５が生じやすい。
【００１３】
これに対し、本明細書等に記載の半導体装置の構造は、図１０（Ｂ）のように、半導体層１００２の凹部は、底面から側辺への立ち上がり部が湾曲形状を備えている。また、当該半導体装置では、ソース電極１００３またはドレイン電極１００４の側面と凹部の側面との間には段差がない構造とする。これにより、ソース電極１００３およびドレイン電極１００４と半導体層１００２の境目部分の凹凸や半導体層１００２の角部に起因して生じる、絶縁膜１００６中の鬆の発生を抑制できる。
【００１４】
すなわち、本発明の一態様は、絶縁表面上のゲート電極と、ゲート電極と接するゲート絶縁層と、ゲート絶縁層と接する半導体層と、半導体層と接するソース電極およびドレイン電極と、半導体層、ソース電極、およびドレイン電極と接する絶縁膜と、を有し、半導体層は、ソース電極またはドレイン電極と重ならない部位の膜厚が、ソース電極およびドレイン電極と重なる部位の膜厚より薄い凹部を有し、凹部の底面から側面への立ち上がり部が湾曲形状を備え、ソース電極またはドレイン電極の側面と凹部の側面との間には段差がない構造とすることを特徴とする半導体装置である。
【００１５】
半導体装置を上述の構造とすることにより、ソース電極またはドレイン電極と半導体層との境目部分の凹凸や半導体層の角部に起因して生じる絶縁膜中の鬆の発生を抑制できる。したがって、電気特性の変動要因となりうる不純物が半導体層に侵入することが抑制された、安定した電気特性を備える半導体装置とすることができる。
【００１６】
なお、上述の構造において、半導体層表面に対してソース電極側面またはドレイン電極側面のなす角度が３０°以上８０°以下とすることにより、絶縁膜中の鬆の発生を更に抑制することができる。
【００１７】
また、上記ソース電極およびドレイン電極は複数の導電膜からなる積層構造でもよい。その場合、導電膜の第１の層の側面と導電膜の第２の層の側面との間には段差がない構造とすることにより、絶縁膜中の鬆の発生を効果的に抑制することができる。また、半導体層表面に対して導電膜側面のなす角度が３０°以上８０°以下とすることにより、絶縁膜中の鬆の発生を更に抑制することができる。
【００１８】
なお、上述の半導体装置において、半導体層としてはＩｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む金属酸化物膜を用いることが望ましい。
【００１９】
半導体層として上述の酸化物半導体膜を用いることにより、当該膜を用いて形成された半導体装置は、非晶質シリコン膜を半導体層として用いた場合よりも高い移動度を備えることができる。また、多結晶シリコン膜形成のような高温処理を必要としない。したがって、高速動作性、形成の容易性、大面積への形成などを必要とする様々な装置にも用いることができる。
【００２０】
また、半導体層として上述の酸化物半導体膜を用いる場合は、絶縁膜は、加熱処理により１×１０１９［原子／ｃｍ３］以上の酸素放出が可能な酸素放出膜を含む構成とすることが望ましい。
【００２１】
酸化物半導体膜は、膜中に酸素欠損が存在すると、酸素欠損の一部がドナーとして機能して半導体装置の特性に悪影響（例えば、トランジスタにゲート電圧を印加しなくてもチャネルが存在して、電流が流れてしまう、いわゆる、トランジスタのノーマリーオン化など）を及ぼす恐れがある。絶縁膜として上述の酸素放出膜を形成し、当該膜に対して加熱処理を行うことにより、酸化物半導体膜に酸素供給を行うことができる。これにより、酸化物半導体膜中の酸素欠損を低減できるため、酸化物半導体膜を半導体層として用いた半導体装置の電気特性を良好にできる。
【００２２】
なお、上述の「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）にて、酸素分子の放出量が１．０×１０１８分子／ｃｍ３以上、好ましくは３．０×１０１９分子／ｃｍ３以上、さらに好ましくは１．０×１０２０分子／ｃｍ３以上であることをいう。
【００２３】
また、本発明の一態様は、絶縁表面上にゲート電極を形成する工程と、ゲート電極と接するゲート絶縁層を形成する工程と、ゲート絶縁層と接する半導体層を形成する工程と、半導体層上に導電膜を形成する工程と、導電膜および半導体層に対して選択的に除去処理を行うことで、半導体層上にソース電極およびドレイン電極を形成すると共に、半導体層に対して底面から側面への立ち上がり部が湾曲形状を有する凹部を形成する工程と、半導体層の凹部ならびにソース電極およびドレイン電極を覆う絶縁膜を形成する工程を有し、ソース電極またはドレイン電極の側面と凹部の側面との間には段差がない構造とすることを特徴とする半導体装置の作製方法である。
【００２４】
上述の方法を採用することにより、ソース電極またはドレイン電極の側面と凹部の側面との間には段差がない構造とすることができ、半導体層の凹部ならびにソース電極およびドレイン電極を覆う絶縁膜への鬆の発生を抑制することができる。そのため、電気特性の変動要因となりうる不純物が半導体層に侵入することが抑制された、安定した電気特性を備える半導体装置を作製することができる。
【００２５】
なお、上記除去処理により半導体層が１分間あたりに除去される膜厚は、半導体層の膜厚の１／１０以上１／３以下とすることが望ましい。これにより、半導体層の除去処理により生る生成物（例えば、半導体層の構成元素と除去処理に用いたガスの構成元素の反応物など。）が、凹部側面の上端から順に形成され、半導体層の凹部側面は湾曲状態となる。
【００２６】
また、上述の作製方法において、半導体層としてＩｎ、Ｇａ、Ｓｎ、およびＺｎから選ばれた一種以上の元素を含む金属酸化物膜を用いることが望ましい。
【００２７】
半導体層として上述の酸化物半導体膜を用いることにより、非晶質シリコン膜を半導体層として用いた場合よりも高い移動度を備えるトランジスタを形成することができる。また、半導体層として多結晶シリコン膜を形成する場合のような高温処理を必要としない。
【００２８】
また、半導体層として上述の酸化物半導体膜を用いる場合は、絶縁膜として、加熱処理により１×１０１９［原子／ｃｍ３］上の酸素放出が可能な酸素放出膜を用いることが望ましい。
【００２９】
酸化物半導体膜は、膜中に酸素欠損が存在すると、酸素欠損の一部がドナーとして機能して半導体装置の特性に悪影響を及ぼす恐れがある。そのため、絶縁層として上述の酸素放出膜を形成し、酸素放出膜を形成後に当該膜に対して加熱処理を行うことにより、酸化物半導体膜に酸素供給を行うことができる。これにより、酸化物半導体膜中の酸素欠損を低減することができる。
【発明の効果】
【００３０】
半導体層において、ソース電極またはドレイン電極と重ならない部位に凹部を形成し、当該凹部の底面から側面への立ち上がり部が湾曲形状を備えた構造とし、ソース電極およびドレイン電極の側面と凹部の側面との間に段差がない構造とする。当該構造により、半導体層ならびにソース電極およびドレイン電極上の絶縁膜を鬆の発生が抑制された膜とすることができるため、電気特性の変動要因となりうる不純物が半導体層に侵入することが抑制された、安定した電気特性を備える半導体装置を提供できる。
【００３１】
また、上述半導体装置に必要な、底面から側面への立ち上がり部が湾曲形状を備えた凹部を備えた半導体膜ならびに、ソース電極およびドレイン電極の側面と凹部の側面との間に段差がない構造とするための、半導体装置の作製方法を提供できる。
【図面の簡単な説明】
【００３２】
【図１】半導体装置の構造を説明する平面図および断面図。
【図２】半導体装置の作製方法を説明する断面図。
【図３】半導体装置の作製方法を説明する断面図。
【図４】半導体装置の一態様を説明する平面図。
【図５】表示装置の構造を説明する平面図。
【図６】表示装置の構造を説明する断面図。
【図７】表示装置の構造を説明する断面図。
【図８】装置の構造を説明する平面図および断面図。
【図９】電子機器を説明する図。
【図１０】半導体装置の構造を説明する断面図。
【図１１】半導体装置の構造を説明する断面図。
【図１２】サンプルのＳＴＥＭ観察結果写真。
【発明を実施するための形態】
【００３３】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３４】
なお、以下に説明する実施の形態において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
【００３５】
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００３６】
また、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００３７】
また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「Ａ上のＢ」の表現であれば、ＡとＢとの間に他の構成要素を含むものを除外しない。
【００３８】
また、本明細書において「酸化窒化物」とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、「窒化酸化物」とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【００３９】
（実施の形態１）
本実施の形態では、図１を用いて半導体装置の構成の一例を説明すると共に、半導体装置の作製方法の一例を、図２および図３を用いて説明する。
【００４０】
＜半導体装置の構成例＞
半導体装置の一例として、本実施の形態では、ボトムゲート・トップコンタクト型構造のトランジスタ１５０を、図１を用いて説明する。なお、図１は、トランジスタ１５０と電気的に接続された、画素電極として機能する配線１１４を備えており、表示装置の作製に用いることができる。
【００４１】
図１（Ａ）はトランジスタ１５０を含む構造の平面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ１−Ａ２部分の断面図である。
【００４２】
なお、本実施の形態では、半導体層として酸化物半導体材料を用いたトランジスタの構造を記載する。勿論、半導体層は酸化物半導体材料も用いたものに限らず、他の半導体材料（例えば、シリコン系半導体材料）を用いたものでもよい。
【００４３】
また、図１（Ａ）では、トランジスタ１５０の各構成要素の位置を理解しやすくするため、一部の構成要素（例えば、基板１００や隔壁１１２など）を記載していない。
【００４４】
半導体層として酸化物半導体材料を用いたトランジスタ１５０は図１に示すように、基板１００上のゲート電極１０２と、ゲート電極１０２上のゲート絶縁層１０４と、ゲート絶縁層１０４上の半導体層１０６と、半導体層１０６上のソース電極１０８およびドレイン電極１０９と、半導体層１０６ならびにソース電極１０８およびドレイン電極１０９を覆う第１の絶縁膜１１０および第２の絶縁膜１１１により構成されている。また、トランジスタ１５０上には、第２の絶縁膜１１１上の隔壁１１２と、第１の絶縁膜１１０、第２の絶縁膜１１１および隔壁１１２に設けられた開口部を介してドレイン電極１０９と電気的に接続された配線１１４が設けられている。なお、配線１１４は画素電極として機能できる。
【００４５】
半導体層１０６としては、シリコン系半導体膜、化合物半導体膜、酸化物半導体膜など、様々な半導体膜を用いることができるが、本実施の形態では、半導体層１０６として酸化物半導体膜を用いた場合についての説明を行う。
【００４６】
本実施の形態では、図１に示すように、ゲート絶縁層１０４は第１のゲート絶縁膜１０４ａ、第２のゲート絶縁膜１０４ｂおよび第３のゲート絶縁膜１０４ｃの３層構造となっている。これは、本実施の形態において半導体層１０６として酸化物半導体膜を用いることに起因する。
【００４７】
まず、ゲート絶縁層１０４の絶縁耐圧を確保するため、絶縁耐圧の優れた膜（第１のゲート絶縁膜１０４ａに相当する）を設ける必要がある。
【００４８】
絶縁耐圧の優れた膜としては、例えばシリコン窒化膜やシリコン窒化酸化膜などがある。
【００４９】
しかし、これらの膜は、成膜ガス種としてシランガス（ＳｉＨ４）およびアンモニアガス（ＮＨ３）を用いたＣＶＤ法（例えば、プラズマＣＶＤ法など）で成膜されることが一般的であり、膜中に水素原子が多量に含まれている。
【００５０】
半導体層１０６として酸化物半導体膜を用いた場合、酸化物半導体膜は、膜中に酸素欠損が生じると酸素欠損の一部がドナーとして機能し、トランジスタの特性に悪影響（例えば、トランジスタがノーマリーオン化するなど）を及ぼす恐れがある。そのため、ゲート絶縁層に上述のような水素原子が多量に含まれた膜を用いると、トランジスタ１５０の作製工程にて行われる加熱処理等により、水素原子が多量に含まれた膜から脱離した水素原子が酸化物半導体膜の酸素と結合して水となり酸化物半導体膜から脱離し、酸化物半導体膜中の酸素欠損を増加させる恐れがある。
【００５１】
そこで、第１のゲート絶縁膜１０４ａ上に、水素ブロッキング性に優れた絶縁膜（第２のゲート絶縁膜１０４ｂに相当する）を設け、更に第２のゲート絶縁膜１０４ｂ上に、半導体層１０６との界面準位を低減させる絶縁膜（第３のゲート絶縁膜１０４ｃに相当する）を設けた構成としている。
【００５２】
上記のゲート絶縁層１０４における３層構造は、半導体層１０６を酸化物半導体膜とした際に用いることのできるゲート絶縁層の一例であり、ゲート絶縁層１０４をどのような構造にするかについては、半導体層１０６の材質やトランジスタ１５０に必要な特性等を鑑みて使用者が適宜選択すればよい。
【００５３】
例えば、第３のゲート絶縁膜１０４ｃのみで絶縁破壊耐性が十分に確保されている場合は、第１のゲート絶縁膜１０４ａや第２のゲート絶縁膜１０４ｂは必ずしも設ける必要はない。
また、半導体層１０６としてシリコン系半導体材料を用いる場合は、半導体層１０６に酸素を供給することを主目的とした第３のゲート絶縁膜１０４ｃや、半導体層１０６への水素の侵入抑制を主目的とした第２のゲート絶縁膜１０４ｂを設けない構造としてもよい。
【００５４】
また、本実施の形態では、図１に示すように、ソース電極１０８およびドレイン電極１０９は、第１の導電膜１０８ａ、第２の導電膜１０８ｂおよび第３の導電膜１０８ｃという同一の導電膜を用いた３層構造となっているが、３層構造以外の積層構造や単層構造としても問題よい。また、ソース電極１０８とドレイン電極１０９で異なる導電膜を用いてもよい。
【００５５】
ソース電極１０８およびドレイン電極１０９をどのような構造にするかは、必要とされる配線抵抗値、半導体層とのコンタクト抵抗、信頼性など、様々な要因を鑑みて実施者が適宜選択すればよい。
【００５６】
また、本実施の形態では、図１に示すように、半導体層１０６ならびにソース電極１０８およびドレイン電極１０９を覆う第１の絶縁膜１１０は、第１の領域１１０ａおよび第２の領域１１０ｂの２層構造となっており、また、第１の絶縁膜１１０上に第２の絶縁膜１１１が形成されている。これは、本実施の形態において半導体層１０６として酸化物半導体膜を用いたことに起因する。
【００５７】
上述のとおり、酸化物半導体膜は膜中に酸素欠陥が生じると、酸素欠損に起因したキャリアの生成が生じ得るため、半導体層１０６に接して、加熱処理により酸素を放出する膜（以下、酸素放出膜とも記載する）を形成することが好ましい。
【００５８】
しかし、酸化物半導体膜上に酸素供給膜を強いエネルギーで形成すると、酸化物半導体膜がダメージを受ける（例えば、酸化物半導体膜の結晶状態が乱れて欠陥が発生するなど）ことがある。
【００５９】
また、半導体層１０６に接する第１の絶縁膜１１０がダメージを受けることがある。
【００６０】
そのため、図１（Ｂ）に示すように、半導体層１０６上に、まず、半導体層１０６に加わるダメージおよび半導体層１０６に接する第１の絶縁膜１１０のダメージを緩和する役割を担う第１の領域１１０ａを、弱いエネルギー（少なくとも、第２の領域１１０ｂの形成時より弱いエネルギー）で半導体層１０６上に形成した後に、半導体層１０６に酸素を供給する機能を担う第２の領域１１０ｂ（酸素供給膜とも表現できる）を、第１の領域１１０ａの形成時よりも強いエネルギーで第１の領域１１０ａ上に形成する。
【００６１】
そして、上層からの不純物の侵入（例えば、隔壁１１２からの水分の侵入など）防止を目的として、第１の絶縁膜１１０の上に第２の絶縁膜１１１を形成している。
【００６２】
上記の構造は、半導体層１０６を酸化物半導体膜とした際に用いることのできる絶縁膜の一例であり、第１の絶縁膜１１０および第２の絶縁膜１１１をどのような構造にするかについては、半導体層１０６の材質、第２の絶縁膜１１１より上層の構造、トランジスタ１５０に必要な信頼性等を鑑みて使用者が適宜選択すればよい。
【００６３】
＜半導体装置の作製方法＞
以下の文章ならびに図２および図３を用いて、図１に記載の半導体装置の作製方法の一例について説明を行う。
【００６４】
まず、基板１００上にゲート電極１０２および、第１のゲート絶縁膜１０４ａ、第２のゲート絶縁膜１０４ｂおよび第３のゲート絶縁膜１０４ｃを有するゲート絶縁層１０４を形成する（図２（Ａ）参照）。
【００６５】
基板１００は、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板などの基板を用いることができる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板などを適用することも可能である。
【００６６】
なお、基板１００は、予め基板１００の歪み点より低い温度で加熱処理を行い、基板１００をシュリンク（熱収縮とも言われる）させておくことが望ましい。これにより、半導体装置の作製工程において行われる加熱処理により、基板１００に生じるシュリンクの量を抑えることができる。そのため、例えば、露光工程などでのパターンずれ等を抑制することができる。また、当該加熱処理により、基板１００表面に付着した水分や有機物などを取り除くことができる。
【００６７】
ゲート電極１０２は、例えば、真空蒸着法やスパッタリング法などの物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料の単層構造あるいはこれらの材料を用いた積層構造の導電膜を形成し、フォトリソグラフィ法、印刷法、インクジェット法などを用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜の一部を選択的に除去することで形成できる。
【００６８】
ゲート電極１０２の膜厚に特段の限定は無いが、薄くするほどゲート電極１０２の抵抗が高くなりトランジスタ１５０の電気特性に影響を及ぼす可能性があり、また、厚くするほどゲート電極１０２の形成に要する時間が増加するため、５０ｎｍ以上５００ｎｍ以下の膜厚とすることが好ましい。
【００６９】
第１のゲート絶縁膜１０４ａは、上述のようにゲート絶縁層１０４の絶縁破壊耐性を高めることに重点を置いた膜であり、プラズマＣＶＤ法などの化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、酸化ハフニウムシリケート膜、酸化窒化ハフニウムシリケート膜などの酸化膜や酸化窒化膜などを、単層でまたは積層して形成することができる。例えば、成膜ガス種としてシランガス（ＳｉＨ４）およびアンモニアガス（ＮＨ３）を含むガスを用いてＣＶＤ法により形成したシリコン窒化膜、シリコン窒化酸化膜などを用いればよい。なお、第１のゲート絶縁膜１０４ａは、基板１００の有する不純物が半導体層１０６に侵入することを防止する役割も担っている。
【００７０】
膜の絶縁破壊耐性は膜の欠陥状態に依存するため、第１のゲート絶縁膜１０４ａは膜中欠陥が低減されていることが望ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）法を用いて膜中の欠陥状態測定を行った場合において、第１のゲート絶縁膜１０４ａ中の金属と酸素の結合欠陥に起因したシグナル（具体的には、ｇ＝１．９３近傍のシグナル）が、１×１０１７［ｓｐｉｎｓ／ｃｍ３］以下であることが望ましい。
【００７１】
なお、第１のゲート絶縁膜１０４ａの膜中欠陥を低減するためには、基板温度を高めた状態で第１のゲート絶縁膜１０４ａを形成することが好ましい。具体的には、基板温度を２５０℃以上、好ましくは３５０℃以上、より好ましくは４５０℃以上として、第１のゲート絶縁膜１０４ａを形成する。
【００７２】
第１のゲート絶縁膜１０４ａの膜厚に特段の限定は無いが、薄くするほどゲート絶縁層１０４の絶縁破壊耐性が低下しトランジスタ１５０の電気特性に悪影響が生じる可能性があり、また、厚くするほど第１のゲート絶縁膜１０４ａの形成に要する時間が増加するため、１００ｎｍ以上５００ｎｍ以下の膜厚とすることが望ましい。
【００７３】
第２のゲート絶縁膜１０４ｂは、第１のゲート絶縁膜１０４ａと同様の方法および材料を用いて形成することができるが、上述のように第１のゲート絶縁膜１０４ａから脱離した水素の半導体層１０６への侵入抑制を目的とした膜であり、第１のゲート絶縁膜１０４ａより高い密度が求められる。
【００７４】
第２のゲート絶縁膜１０４ｂの膜密度を第１のゲート絶縁膜１０４ａの膜密度より高くする方法としては、例えば、成膜ガス種としてシランガス（ＳｉＨ４）およびアンモニアガス（ＮＨ３）を含むガスを用い、かつ第１のゲート絶縁膜１０４ａの成膜時よりもアンモニアガス（ＮＨ３）の添加量（ガス流量ともいえる）を少なくしてＣＶＤ法により形成したシリコン窒化膜、シリコン窒化酸化膜などを用いればよい。また、成膜ガス種としてシランガス（ＳｉＨ４）を含みアンモニアガス（ＮＨ３）を含まないガスを用い、ＣＶＤ法により形成したシリコン窒化膜、シリコン窒化酸化膜などを用いてもよい。
【００７５】
第１のゲート絶縁膜１０４ａと第２のゲート絶縁膜１０４ｂの膜密度が異なることを調べるためには、例えばＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）観察を行い膜の色を確認すればよい。膜密度の高い第２のゲート絶縁膜１０４ｂは、膜密度の低い第１のゲート絶縁膜１０４ａと比較して濃い色であるため、両者の積層状態を確認できる。
【００７６】
また、ウェットエッチング処理（例えば、希フッ酸処理など）を行い、エッチングレートの違いを確認する方法もある。膜密度の高い第２のゲート絶縁膜１０４ｂは、膜密度の低い第１のゲート絶縁膜１０４ａと比較してエッチングレートが遅いため、両者の積層状態を確認できる。
【００７７】
第２のゲート絶縁膜１０４ｂは、当該膜からの水素放出量も少ないことが好ましい。具体的には、膜を加熱してＴＤＳ測定を行った場合において、当該膜からの水素分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは４．０×１０２１［分子／ｃｍ３］以下、より好ましくは１．０×１０２１［分子／ｃｍ３］以下である膜を用いる。
【００７８】
第２のゲート絶縁膜１０４ｂからの水素分子の放出量を正確に測定する方法としては、シリコン基板等の不純物の少ない基板上に、第２のゲート絶縁膜１０４ｂに用いた膜を成膜したサンプルを準備し、当該サンプルに対してＴＤＳ測定を行い、脱離する水素分子（Ｈ２）を測定すればよい。ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述の水素分子の放出量範囲を必ずしも満たす必要はない。
【００７９】
なお、第２のゲート絶縁膜１０４ｂについても第１のゲート絶縁膜１０４ａと同様に、膜中欠陥を低減するために基板温度を高めた状態で形成することが望ましい。基板温度については、第１のゲート絶縁膜１０４ａに記載したに準ずる。
【００８０】
第２のゲート絶縁膜１０４ｂの膜厚に特段の限定は無いが、薄すぎると半導体層１０６への水素の侵入抑制効果が少なくなり、トランジスタ１５０の電気特性に悪影響が生じる可能性があり、また、厚くするほど第２のゲート絶縁膜１０４ｂの形成に要する時間が増加するため、１０ｎｍ以上１５０ｎｍ以下の膜厚とすることが好ましい。
【００８１】
第３のゲート絶縁膜１０４ｃは、半導体層１０６との界面準位を低減することを目的とした膜であり、第１のゲート絶縁膜１０４ａと同様の方法および材料を用いて形成することができる。本実施の形態では、半導体層１０６として酸化物半導体材料を用いるため、例えば、酸化シリコン膜や酸化窒化シリコン膜を、ＣＶＤ法により成膜して用いればよい。
【００８２】
また、第３のゲート絶縁膜１０４ｃは半導体層１０６と直接接しており、当該膜からの水素分子放出量が少ないことが望ましい。具体的には、膜を加熱してＴＤＳ測定を行った場合において、当該膜からの水素分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは４．０×１０２１［分子／ｃｍ３］以下、より好ましくは１．０×１０２１［分子／ｃｍ３］以下である膜を用いる。
【００８３】
第３のゲート絶縁膜１０４ｃからの水素分子の放出量を正確に測定する方法は、第２のゲート絶縁膜１０４ｂにて記載した方法を用いればよい。ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述の水素分子の放出量範囲を必ずしも満たす必要はない。
【００８４】
また、半導体層１０６として酸化物半導体材料を用いる場合、酸化物半導体に窒素が結合すると、窒素の一部がドナーとなり、キャリアである電子を生じてしまう恐れがある。そのため、第３のゲート絶縁膜１０４ｃには窒素も極力含まれていないことが好ましく、第３のゲート絶縁膜１０４ｃを加熱してＴＤＳ測定を行った場合において、当該膜からのアンモニア分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは１．０×１０２１［分子／ｃｍ３］以下、より好ましくは８．０×１０２１［分子／ｃｍ３］以下である膜を用いる。ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述のアンモニア分子の放出量範囲を必ずしも満たす必要はない。
【００８５】
なお、第３のゲート絶縁膜１０４ｃについても第１のゲート絶縁膜１０４ａと同様に、膜中欠陥を低減するために基板温度を高めた状態で形成することが好ましい。基板温度については、第１のゲート絶縁膜１０４ａに記載したに準ずる。
【００８６】
第３のゲート絶縁膜１０４ｃの膜厚に特段の限定は無いが、薄くするほど第３のゲート絶縁膜１０４ｃから脱離する酸素量が低下するため、半導体層１０６の酸素欠損を十分に補填できない可能性があり、また、厚くするほど第３のゲート絶縁膜１０４ｃの形成に要する時間が増加するため、１０ｎｍ以上１５０ｎｍ以下の膜厚とすることが望ましい。
【００８７】
また、第１のゲート絶縁膜１０４ａ乃至第３のゲート絶縁膜１０４ｃを備えるゲート絶縁層１０４は、厚くするほどゲート電極１０２から半導体層１０６に印加される電界が弱くなり、トランジスタ１５０の電気特性が低下する（例えば、移動度が低下するなど）ため、１２０ｎｍ以上８００ｎｍ以下の膜厚とすることが好ましい。
【００８８】
半導体層１０６成膜後の加熱処理によりゲート絶縁層１０４から脱離する酸素は、半導体層１０６中の酸素欠損を補うだけでなく、ゲート絶縁層１０４と半導体層１０６との界面準位密度を低減する効果もある。このため、半導体層１０６とゲート絶縁層１０４との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
【００８９】
なお、ゲート絶縁層１０４の形成後に、ゲート絶縁層１０４表面平坦性を高めるための処理（以下、膜の表面平坦性を高める処理のことを平坦化処理と記載する）を行ってもよい。当該処理としては、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理やドライエッチング法などを用いればよい。
【００９０】
なお、本実施の形態に記載のゲート絶縁層１０４は、上述のように第１のゲート絶縁膜１０４ａ乃至第３のゲート絶縁膜１０４ｃの３層構造となっているが、必ずしも３層構造である必要はない。
【００９１】
例えば、ゲート電極１０２に含まれる金属成分がゲート絶縁層１０４を通して半導体層１０６に侵入することを抑制するため、ゲート電極１０２と第１のゲート絶縁膜１０４ａの間に、ゲート電極１０２からの金属成分の侵入を抑制するための膜（第４のゲート絶縁膜とも表現できる）を設けた構造としてもよい。
【００９２】
次に、ゲート絶縁層１０４上に半導体層１０６を形成し、ゲート絶縁層１０４および半導体層１０６上に、第１の導電膜１０８ａ、第２の導電膜１０８ｂおよび第３の導電膜１０８ｃを形成する（図２（Ｂ）参照）。
【００９３】
半導体層１０６は、例えば、ＰＶＤ法やＣＶＤ法などを用いて半導体膜を成膜し、当該膜上にフォトリソグラフィ法などによりレジストマスクを形成した後に、ドライエッチング法やウェットエッチング法などを用いて半導体膜を選択的に除去することにより形成すればよい。半導体膜としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウム砒素等の材料を用いて成膜した膜を使用すればよい。また、半導体膜を形成する材料として、上記材料以外に酸化物半導体材料を用いてもよい。本実施の形態では、半導体層１０６として酸化物半導体材料を用いている。
【００９４】
酸化物半導体材料としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００９５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００９６】
また、酸化物半導体材料として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素又は複数の金属元素を示す。また、酸化物半導体材料として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００９７】
以下では、酸化物半導体膜の構造について説明する。
【００９８】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
【００９９】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０１００】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０１０１】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【０１０２】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。したがって、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【０１０３】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【０１０４】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１０５】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１０６】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１０７】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０１０８】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１０９】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１１０】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１１１】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０１１２】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０１１３】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１１４】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１１５】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１１６】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面を境界として劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子としてスパッタリング用ターゲットから剥離することがある。この場合、当該平板状（またはペレット状。）のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０１１７】
また、半導体層１０６をＣＡＡＣ−ＯＳ膜として成膜するために、以下の条件を適用することが望ましい。
【０１１８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など。）を低減すればよい。また、成膜ガス中の不純物濃度（水素、水、二酸化炭素および窒素など。）を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１１９】
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【０１２０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。成膜ガス中の酸素割合を高めることで、ＣＡＡＣ−ＯＳ膜中に余分な原子（例えば、希ガス原子など。）が含まれないため、ＣＡＡＣ―ＯＳ膜が形成されやすくなる。
【０１２１】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【０１２２】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【０１２３】
なお、酸化物半導体膜中の酸素欠損をできるだけ少なくするには、成膜雰囲気中のガス種に占める酸素ガスの割合が高い状態で成膜することが好ましく、装置内に酸素を導入することが可能で、かつ、ガス流量の調整ができるスパッタリング装置を用いることが好ましいといえる。そして、スパッタリング装置の成膜チャンバー内への導入ガスは、全体の９０％以上を酸素ガスとして、酸素ガスに加えて他のガスを用いる場合は、当該ガスは希ガスを用いることが望ましい。また、より好ましくは成膜チャンバー内への導入ガスを酸素ガスのみとし、成膜雰囲気中のガス種に占める酸素ガスの割合を極力１００％に近づけることが望ましい。
【０１２４】
また、酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜６２０において、水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜６２０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【０１２５】
このため、半導体層１０６として酸化物半導体膜を成膜する際は、成膜に用いるガスとして、水、水素、水酸基又は水素化物などの不純物が含まれないことが好ましく、純度が６Ｎ以上好ましくは７Ｎ以上（即ち、ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）のガスを用いる。また、成膜室内の水分（水、水蒸気、水素、水酸基または水酸化物を含む）を除去するために、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる水素、水分などの不純物の濃度を低減できる。
【０１２６】
加えて、半導体層１０６に接する膜にも水素が極力含まれていないことが望ましい。具体的には半導体層と接する膜を加熱してＴＤＳ測定を行った場合において、当該膜からの水素分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは４．０×１０２１［分子／ｃｍ３］以下、より好ましくは１．０×１０２１［分子／ｃｍ３］以下である膜を用いる。
【０１２７】
また、半導体層１０６に接する膜には窒素も極力含まれていないことが好ましい。これは、水素の場合と同様に、酸化物半導体と結合することによって、窒素の一部がドナーとなり、キャリアである電子を生じてしまうためである。そのため、半導体層と接する膜を加熱してＴＤＳ測定を行った場合において、当該膜からのアンモニア分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは１．０×１０２１［分子／ｃｍ３］以下、より好ましくは８．０×１０２１［分子／ｃｍ３］以下である膜を用いる。
【０１２８】
また、半導体層１０６として酸化物半導体膜を成膜する際は、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。これは、上述の水素や窒素と同様に、アルカリ金属およびアルカリ土類金属が、酸化物半導体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流の上昇の原因となるためである。
【０１２９】
なお、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。
【０１３０】
例えば、酸化物半導体膜を、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の積層として、各々を異なる組成としてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に二元系金属の酸化物を用いる、または、第１の酸化物半導体膜および第３の酸化物半導体膜に二元系金属の酸化物を用い、第２の酸化物半導体膜に三元系金属の酸化物を用いる。
【０１３１】
また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構成元素を同一とし、組成を異ならせてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。
【０１３２】
この時、第２の酸化物半導体膜はＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。また第１の酸化物半導体膜および第３の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
【０１３３】
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
【０１３４】
なお、酸化物半導体膜に接して酸化物半導体膜とは異なる膜を形成する際に、酸化物半導体膜に接して形成される膜から酸化物半導体膜中に不純物が拡散する恐れがある。例えば、酸化物半導体膜に接する膜中に含まれるシリコンやカーボンなどが酸化物半導体膜中に拡散すると、トランジスタの電気特性に悪影響を及ぼす可能性がある。
【０１３５】
しかしながら、上述のように酸化物半導体膜を積層構造とし、高い移動度を備える酸化物半導体膜（つまり、Ｉｎ＞Ｇａの組成となる酸化物半導体膜、本実施の形態では第２の酸化物半導体膜に相当する）に接して、当該酸化物半導体膜よりも酸素欠損が少なく安定した特性を備える酸化物半導体膜（つまり、Ｉｎ≦Ｇａの組成となる酸化物半導体膜、本実施の形態では第１の酸化物半導体膜および第３の酸化物半導体膜に相当する）を形成し、酸化物半導体膜に接する膜から高い移動度を備える酸化物半導体膜を離すことにより、不純物拡散に起因したトランジスタの電気特性（例えば、移動度の低下など）の悪影響を抑制することができる。したがって、トランジスタの移動度および信頼性を高めることが可能となる。
【０１３６】
第１の導電膜１０８ａ乃至第３の導電膜１０８ｃの材料としては、トランジスタ１５０の作製工程にて行われる加熱処理に耐えられる材料を用いればよい。例えばＰＶＤ法を用いて、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など）の単層膜または積層膜を形成すればよい。
【０１３７】
本実施の形態のように、後の工程にて形成するソース電極１０８およびドレイン電極１０９を積層構造とする場合、電極の低抵抗および耐熱性を両立するため、例えば、アルミニウム、銅などの抵抗率の低い金属膜の下側および上側の一方又は両方にチタン、モリブデン、タングステンなどの高融点金属膜又はそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成とすればよい。
【０１３８】
また、第１の導電膜１０８ａ乃至第３の導電膜１０８ｃとして、導電性の金属酸化物を用いて導電膜を成膜してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１３９】
次に、第１の導電膜１０８ａ乃至第３の導電膜１０８ｃ、および半導体層１０６に対して選択的に除去処理を行い、半導体層１０６と電気的に接続されたソース電極１０８およびドレイン電極１０９を形成すると共に、底面から側面への立ち上がり部が湾曲形状を備えた凹部１３０を半導体層１０６形成する（図２（Ｃ）参照）。
【０１４０】
なお、後の工程にて形成する第１の絶縁膜１１０や第２の絶縁膜１１１に鬆が発生することを抑制する観点から、上述の湾曲状態の曲率半径を５ｎｍ以上トランジスタ１５０のソース電極１０８とドレイン電極１０９間の距離以下、好ましくは１０ｎｍ以上トランジスタ１５０のソース電極１０８とドレイン電極１０９間の距離以下、更に好ましくは２０ｎｍ以上トランジスタ１５０のソース電極１０８とドレイン電極１０９間の距離以下とする。
【０１４１】
ソース電極１０８およびドレイン電極１０９は、第１の導電膜１０８ａ乃至第３の導電膜１０８ｃを成膜し、フォトリソグラフィ法、印刷法、インクジェット法などを用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜の一部を選択的に除去することで形成することができる。なお、当該除去処理は、公知のドライエッチング処理やウェットエッチング処理を行えばよい。
【０１４２】
半導体層１０６への凹部１３０の形成については、ソース電極１０８およびドレイン電極１０９の形成に用いたマスクを用い、ソース電極１０８およびドレイン電極１０９形成後にさらに半導体層１０６に対して公知のドライエッチング処理やウェットエッチング処理を行えばよい。
【０１４３】
上述の凹部について拡大した図面を、図１１に示す。
【０１４４】
図１１（Ａ）のように、凹部１３０の側面は、ソース電極１０８またはドレイン電極１０９の側面との間に段差がない構造を有している。当該部分（図１１（Ａ）の領域１１００など）に段差があると、ソース電極１０８およびドレイン電極１０９上に絶縁膜を形成した際に、当該段差部近傍から絶縁膜の表面に向かって鬆が発生しやすく、当該鬆が外部からの不純物の侵入経路となり得る。
【０１４５】
なお、半導体層１０６の表面に対してソース電極１０８側面およびドレイン電極１０９側面のなす角度θ１を３０°以上８０°以下、より好ましくは３０°以上６０°以下の角度とする。これにより、ソース電極１０８およびドレイン電極１０９上に第１の絶縁膜１１０および第２の絶縁膜１１１を形成した際において、ソース電極１０８の側面およびドレイン電極１０９の側面に対する絶縁膜の被覆性低下を抑制できるため、絶縁膜中に更に鬆が入りにくくなる。
【０１４６】
また、本実施の形態のように、ソース電極１０８およびドレイン電極１０９が導電膜の積層構造である場合、導電膜の第１の層（例えば、第１の導電膜１０８ａ）の側面と導電膜の第２の層（例えば、第２の導電膜１０８ｂ）の側面との間に段差がない構造とすることが望ましい。当該段差のない部位とは、例えば、図１１（Ａ）の領域１１０２や領域１１０３に相当する。
【０１４７】
なお、図１１（Ａ）では、半導体層１０６表面に対して第１の導電膜１０８ａ乃至第３の導電膜１０８ｃの側面は、全て同じ角度として記載されているが、図１１（Ｂ）のように、半導体層１０６表面に対して第１の導電膜１０８ａの側面のなす角度θ２、半導体層１０６表面に対して第２の導電膜１０８ｂの側面のなす角度θ３、半導体層１０６表面に対して第３の導電膜１０８ｃの側面のなす角度θ４が、それぞれ異なる角度であってもよい。
【０１４８】
上述の場合、第１の角度θ２、第２の角度θ３および第３の角度θ４は、３０°以上８０°以下、より好ましくは３０°以上６０°以下とすることにより、ソース電極１０８およびドレイン電極１０９上に絶縁膜を形成した際において、ソース電極１０８の側面およびドレイン電極１０９の側面に対する絶縁膜の被覆性低下を抑制できるため、絶縁膜中に更に鬆が入りにくくなる。
【０１４９】
なお、図１１（Ｃ）の領域１１０４のように一部が段差を有している構造であってもよい。また、図１１（Ｃ）の領域１１０５のように、導電膜の側面が平らな状態でなくともよい。少なくとも図１１（Ａ）のように、凹部１３０の側面とソース電極１０８またはドレイン電極１０９の側面との間に段差がない構造であれば、鬆の発生抑制効果がある。
【０１５０】
また、ソース電極１０８およびドレイン電極１０９と凹部１３０は、異なる除去処理（例えば、ソース電極１０８およびドレイン電極１０９の形成時と凹部１３０の形成時において、ドライエッチング処理に用いるガス種や印加電力を変えるなど）により形成してもよいが、同一の除去処理で行うことが望ましい。特に、半導体層１０６の膜厚が薄い（具体的には１００ｎｍ以下）場合、ソース電極１０８およびドレイン電極１０９の形成と凹部１３０の形成を異なる除去処理で行うことが難しく、基板面内で処理状態にバラツキが生じる場合（例えば、基板の中央部では凹部１３０が形成しているが、基板の端部近傍では凹部１３０が形成されていない場合など）があるため、同一の除去処理で行うことが好ましい。
【０１５１】
半導体層１０６の除去処理における処理速度（エッチングレートとも言われる）は、半導体層１０６の膜厚の１／１０以上１／３以下とすることが望ましい。例えば、半導体層１０６の膜厚が３０ｎｍであった場合、半導体層１０６のエッチングレートが３ｎｍ以上１０ｎｍとなる条件（例えば、ドライエッチング処理であれば、使用ガス、印加電力、処理室の圧力など）を選択して除去処理を行えばよい。
【０１５２】
除去処理としてどのような条件を使用するかは、公知技術の中から実施者が適宜選択すればよい。
【０１５３】
上述のように、半導体層１０６の膜厚の１／１０以上１／３以下の条件で除去処理を行うことにより、半導体層１０６の除去処理時に生じる生成物が、除去された半導体層の側面部において上から順に（ソース電極１０８およびドレイン電極１０９に近い方から順に、とも表現できる）付着していく。当該生成物が付着した箇所は付着していない箇所と比較して除去処理が行われにくくなるため、当該生成物の影響で半導体層の側面部は湾曲を有する形状に加工される。
【０１５４】
次に、半導体層１０６、ソース電極１０８およびドレイン電極１０９上に、第１の領域１１０ａおよび第２の領域１１０ｂを備える第１の絶縁膜１１０と、第２の絶縁膜１１１を形成する。これにより、トランジスタ１５０が形成される（図３（Ａ）参照）。
【０１５５】
第１の絶縁膜１１０は、第１の領域１１０ａおよび第２の領域１１０ｂを少なくとも備えた構造となっている。
【０１５６】
第１の領域１１０ａは、ＰＶＤ法やＣＶＤ法を用いて、酸化シリコン膜、酸化窒化シリコン膜などの酸化膜や酸化窒化膜などを形成して用いればよい。第１の領域１１０ａは上述のとおり、第１の絶縁膜１１０の成膜による半導体層１０６へのダメージを軽減するための層としての役割を担っているため、例えば、プラズマＣＶＤ法で成膜する場合は、低電力条件で成膜することが望ましい。
【０１５７】
第１の領域１１０ａ形成に起因して生じる、半導体層１０６および第１の領域１１０ａのダメージを確認する方法としては、ＥＳＲ測定を行えばよい。第１の領域１１０ａ形成後における半導体層１０６表面のＥＳＲ測定において、半導体層１０６中の金属と酸素の結合欠陥に起因したシグナル（具体的には、ｇ＝１．９３近傍のシグナル）が、１×１０１７［ｓｐｉｎｓ／ｃｍ３］以下であることが望ましい。
【０１５８】
また、第１の領域１１０ａ形成後における第１の領域１１０ａのＥＳＲ測定において、第１の領域１１０ａ中のシリコンと酸素の結合欠陥に起因したシグナル（具体的には、ｇ＝２．００１近傍のシグナル）が、５×１０１６［ｓｐｉｎｓ／ｃｍ３］以下、好ましくは３×１０１７［ｓｐｉｎｓ／ｃｍ３］以下とする。
【０１５９】
なお、上述範囲以下にシグナルが収まっている場合は、低電力条件で成膜しなくてもよい。
【０１６０】
また、第１の領域１１０ａ中は半導体層１０６と直接接しているため、第３のゲート絶縁膜１０４ｃと同様に、水素分子の放出量およびアンモニア分子の放出量が少ないことが好ましい。水素分子およびアンモニア分子の放出量についての具体的な内容については、第３のゲート絶縁膜１０４ｃの説明内容を参酌することができる。ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述の水素分子、アンモニア分子の放出量範囲を必ずしも満たす必要はない。
【０１６１】
第２の領域１１０ｂは、第１の領域１１０ａにて記載した方法および材料を用いることができる。好ましくは、第１の領域１１０ａと同一の方法および材料を用いて形成する。これにより、第１の領域１１０ａと第２の領域１１０ｂを、同一の装置および同一の処理部屋を用いて一括して形成できるため、第１の絶縁膜１１０をパーティクル混入などの無い高品質な層とできる。また、トランジスタ１５０の製造時間を短縮することができる。
【０１６２】
なお、図３（Ａ）において、第１の領域１１０ａと第２の領域１１０ｂが点線により分けられているが、これは、第１の領域１１０ａと第２の領域１１０ｂが同一の材料を用いて形成されたことにより、明確な境界が形成されていないことを表している。
【０１６３】
第２の領域１１０ｂは、＜半導体装置の構成例＞にて記載したとおり、半導体層１０６に酸素を供給する役割を担っているため、加熱処理により酸素を放出する膜とすることが望ましく、具体的には、ＴＤＳ測定にて、酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上、好ましくは３．０×１０１９［分子／ｃｍ３］以上、さらに好ましくは１．０×１０２０［分子／ｃｍ３］以上とする。
【０１６４】
特に、第２の領域１１０ｂ中（バルク中）に少なくとも化学量論比を超える量の酸素が存在し、加熱処理により酸素を放出すること膜であることが好ましい。このような膜を第２の領域１１０ｂとして用い、第２の領域１１０ｂに対して加熱処理を行うことにより、半導体層１０６に酸素を供給し、半導体層１０６に生じる欠陥（例えば、酸素欠陥など）を修復することができ、半導体層１０６を用いたトランジスタ１５０の電気特性を良好にすることができる。例えば、トランジスタ１５０のノーマリーオン化を抑制することができる。
【０１６５】
第２の領域１１０ｂ中への酸素の導入は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述の酸素分子の放出量範囲を必ずしも満たす必要はない。
【０１６６】
また、トランジスタ１５０の電気特性におけるヒステリシス性を低減するため、第２の領域１１０ｂ中のシリコンと酸素の結合欠陥に起因したシグナル（具体的には、ｇ＝２．００１近傍のシグナル）が、１×１０１８［ｓｐｉｎｓ／ｃｍ３］以下、好ましくは５×１０１７［ｓｐｉｎｓ／ｃｍ３］以下とする。
【０１６７】
半導体層１０６上には既に第１の領域１１０ａが形成されているため、第２の領域１１０ｂは、第１の領域１１０ａよりも高い印加電力を用いて形成することができる。どの程度の印加電力で成膜を行うかについては、必要とされる膜質や与えられた成膜時間など鑑み、実施者が適宜選択すればよい。
【０１６８】
なお、本実施の形態に記載の第１の絶縁膜１１０は、上述のように第１の領域１１０ａおよび第２の領域１１０ｂの２層構造となっているが、必ずしも２層構造である必要はない。
【０１６９】
例えば、第２の領域１１０ｂの上に、更に第１の領域と同様の方法および材料を用いて作製した第３の領域を設ける構造としてもよい。
【０１７０】
第２の領域１１０ｂは上述のように、半導体層１０６に対して酸素供給膜として機能するため、第２の領域１１０ｂに接して高い印加電力で第２の絶縁膜１１１を形成すると、第２の領域１１０ｂ中に含まれる過剰酸素が脱離し、酸素供給能力が低下する恐れがある。
【０１７１】
そのため、第２の領域１１０ｂ上に、更に第１の領域１１０ａと同様の方法および材料を用いて作製した第３の領域を設けることにより、第２の絶縁膜１１１を形成することによる第２の領域１１０ｂの酸素供給能力の低下を抑制できる。
【０１７２】
また、第１の領域１１０ａおよび第２の領域１１０ｂを含む第１の絶縁膜をｎ層（ｎは自然数）設け、その上に第２の絶縁膜１１１を設ける構造としてもよい。以下に、第１の絶縁膜をｎ層設ける効果について簡単に記載する。
【０１７３】
第１の領域１１０ａは、上述のとおり低電力条件で形成されており、第２の領域１１０ｂと比較して低密度な膜となっているため、ソース電極１０８、ドレイン電極１０９および凹部１３０を作製することにより形成された凹凸に対する被覆性が高い。
【０１７４】
そのため、ソース電極１０８、ドレイン電極１０９および凹部１３０を作製することにより形成された凹凸上に、まず第１の領域１１０ａを形成して、凹凸の角度を緩やかにする（凹凸の角部を丸くする、とも表現できる）。
【０１７５】
そして、第１の領域１１０ａ上に、第１の領域１１０ａより緻密な膜である第２の領域を形成することにより、第２の領域１１０ｂは第１の領域１１０ａの効果（凹凸への被覆性が高いことによる、凹凸部分の平坦化）により、凹凸に起因した鬆が入りにくくなる。
【０１７６】
上述の構造を備えた第１の絶縁膜１１０は、１層でも鬆の抑制効果があるが、更に積層させてｎ層（ｎは自然数）の構造とすることにより、より鬆が発生しにくくなる。
【０１７７】
以上が、第１の絶縁膜をｎ層設けることについての効果である。
【０１７８】
また、第１の絶縁膜１１０をｎ層設けた上に、上述の第３の領域を設けた構造としてもよい。
【０１７９】
第２の絶縁膜１１１は、＜半導体装置の構成例＞にて記載したとおり、上層からの不純物の侵入（例えば、隔壁１１２からの水分の侵入など）防止を目的として、第１の絶縁膜１１０の上に形成しており、特に水分の侵入を防止する特性（以下、水分ブロック性とも記載する）が高いことが望ましい。
【０１８０】
第２の絶縁膜１１１は、ＰＶＤ法やＣＶＤ法を用いて、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化膜や窒化酸化膜などを形成して用いればよい。
【０１８１】
第２の絶縁膜１１１の水分ブロック性を確認する方法としては、シリコン基板等の不純物の少ない基板上に、第２の領域１１０ｂに用いた膜および第２の絶縁膜１１１として用いる膜を積層したサンプルを準備し、当該サンプルに対してＴＤＳ測定を行い、脱離する水分子（Ｈ２Ｏ）を測定すればよい。
【０１８２】
具体的は、ＴＤＳ測定にて、水分子の放出量が１．０×１０２１［分子／ｃｍ３］以下、好ましくは５．０×１０２０［分子／ｃｍ３］以下、さらに好ましくは１．０×１０２０［分子／ｃｍ３］以下である膜を第２の絶縁膜１１１として用いる。
【０１８３】
また、第２の絶縁膜１１１は、酸素供給膜として機能する第２の領域から脱離した酸素が半導体層１０６に効率的に供給されことを助けるため、酸素分子の侵入をブロックする特性（以下、酸素ブロック性とも記載する）を有することが望ましい。
【０１８４】
第２の絶縁膜１１１の酸素ブロック性を確認する方法としては、シリコン基板等の不純物の少ない基板上に、第２の領域１１０ｂに用いた膜および第２の絶縁膜１１１として用いる膜を積層したサンプルを準備し、当該サンプルに対してＴＤＳ測定を行い、脱離す酸素分子（Ｏ２）を測定すればよい。
【０１８５】
具体的は、ＴＤＳ測定にて、酸素分子の放出量が１．０×１０１９［分子／ｃｍ３］以下、好ましくは５．０×１０１８［分子／ｃｍ３］以下、さらに好ましくは１．０×１０１８［分子／ｃｍ３］以下である膜を第２の絶縁膜１１１として用いる。ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述の酸素分子の放出量範囲を必ずしも満たす必要はない。
【０１８６】
なお、第２の絶縁膜１１１としてＣＶＤ法により窒化膜や窒化酸化膜を形成する場合は、膜中に多量の水素が含まれてしまい、トランジスタ１５０の電気特性に悪影響を及ぼし得る。そのため、第２のゲート絶縁膜１０４ｂにて記載したように、シランガス（ＳｉＨ４）を含みアンモニアガス（ＮＨ３）を極力含まない（または含まない）ガスを用いて形成し、膜を加熱してＴＤＳ測定を行った場合において、当該膜からの水素分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは４．０×１０２１［分子／ｃｍ３］以下、より好ましくは１．０×１０２１［分子／ｃｍ３］以下である膜を用いる。
【０１８７】
また、半導体層１０６が酸化物半導体の場合、酸化物半導体にアンモニアが侵入すると、窒素の一部がドナーとなり、キャリアである電子が生じてしまう場合がある。そのため、第２の絶縁膜１１１を加熱してＴＤＳ測定を行った場合において、当該膜からのアンモニア分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは１．０×１０２１［分子／ｃｍ３］以下、より好ましくは８．０×１０２１［分子／ｃｍ３］以下である膜を用いる。
【０１８８】
ただし、半導体層１０６として酸化物半導体材料を用いない場合は、上述の水素分子、アンモニア分子の放出量範囲を必ずしも満たす必要はない。
【０１８９】
次に、第２の絶縁膜１１１上に隔壁１１２および配線１１４を形成する（図３（Ｂ）参照）。
【０１９０】
隔壁１１２は、例えば、スピンコート法、印刷法、ディスペンス法またはインクジェット法などを用いて絶縁性を有する材料を塗布し、塗布した材料に応じた硬化処理（例えば、加熱処理や光照射処理など）を行うことで形成することができる。または、絶縁性を有する層を形成した後に、当該層上にフォトリソグラフィ法やインクジェット法などを用いて、加工したいパターン形状に応じたレジストマスクを形成し、ドライエッチング法やウェットエッチング法などを用いて、当該層を選択的に除去することにより形成すればよい。
【０１９１】
なお、絶縁性を有する材料としては、例えば、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂等の有機樹脂、無機材料および有機ポリシロキサンなどの有機無機混合材料を用いることができる。
【０１９２】
隔壁１１２は、第２の絶縁膜１１１の形成段階において基板表面に形成されている凹凸を平坦化できる厚さがあればよいが、厚すぎるとトランジスタ１５０の生産性が低下するため、５００ｎｍ以上５０００ｎｍ以下、好ましくは５００ｎｍ以上３０００ｎｍ以下とする。
【０１９３】
配線１１４は、ゲート電極１０２と同様の方法および材料を用いて形成すればよい。
【０１９４】
以上の工程を経ることにより、図１に記載の構造が完成する。
【０１９５】
トランジスタを上述した構造とすることにより、電気特性の変動要因となりうる不純物が、トランジスタの備える半導体層に侵入することを抑制できるため、トランジスタの電気特性を良好にできる。また、経過時間変化による劣化の少ない、安定した電気特性を備えるトランジスタとすることができる。
【０１９６】
なお、本実施の形態では、トランジスタ１５０としてボトムゲート・トップコンタクト型（ＢＧＴＣ型）の構造について記載したが、例えば、図４（Ａ）のようにトップゲート・トップコンタクト型（ＴＧＴＣ型）構造のトランジスタ１７０を形成してもよい。
【０１９７】
ＴＧＴＣ型構造のトランジスタを形成する場合、基板１００上に形成する下地膜１７２としては、ＰＶＤ法やＣＶＤ法を用いて、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、などの酸化膜や酸化窒化膜を形成すればよく、好ましくは、第１の領域１１０ａと同様の方法および材料を用いて、加熱処理により半導体層１０６に対して酸素供給が可能な膜を形成することが望ましい。
【０１９８】
また、半導体層１０６上にゲート電極１０２が存在するため、ゲート絶縁層１７４は、トランジスタ１５０にて用いたゲート絶縁層１０４と積層順が逆になっている。
【０１９９】
また、図４（Ｂ）のように、半導体層１０６を挟んでゲート電極１０２と対向する位置にバックゲート電極１８２を備える、デュアルゲート（ダブルゲートともいわれる）・トップコンタクト型のトランジスタ１８０を形成してもよい。
【０２００】
バックゲート電極１８２を有する構造とすることにより、仮にトランジスタ１８０がノーマリーオン状態（ここでは、電源による電位の印加が無い時にトランジスタがオン状態であることを示している）であったとしても、バックゲート電極１８２に適宜電圧印加を行うことにより、トランジスタ１８０のしきい値をシフトさせてノーマリーオフ状態（ここでは、電源による電位の印加が無い時にトランジスタがオフ状態であることを示している）に保つことができる。
【０２０１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０２】
（実施の形態２）
本実施の形態では、上記実施の形態にて記載したトランジスタを用いた表示装置の一例について、図５乃至図８を用いて説明する。なお、図６（Ａ）、図６（Ｂ）および図７は、図５（Ｂ）における一点鎖線Ｍ−Ｎ部の断面構成を示す図である。
【０２０３】
図５（Ａ）は表示装置の平面図の一例であり、第１の基板９０１上に設けられた画素部９０２を囲む状態にシール材９０５が設けられ、第２の基板９０６によって封止されている。図５（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３、および走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）９１８ａ、ＦＰＣ９１８ｂを経由して供給されている。
【０２０４】
図５（Ｂ）は表示装置の平面図の一例であり、第１の基板９０１上に設けられた画素部９０２および走査線駆動回路９０４を囲む状態にシール材９０５が設けられ、第２の基板９０６によって封止されている。図５（Ｂ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、ＦＰＣ９１８ａを経由して供給されている。
【０２０５】
図５（Ｃ）は表示装置の平面図の一例であり、第１の基板９０１上に設けられた画素部９０２および走査線駆動回路９０４を囲む状態にシール材９０５が設けられ、第２の基板９０６によって封止されている。図５（Ｃ）においては、ＦＰＣ９１８ａと重なる位置に、単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が設けられている。このため、ＦＰＣ９１８ａの一部（信号線駆動回路９０３取り付け部）は配線が露出しており、当該箇所に信号線駆動回路９０３を設置することにより、ＦＰＣ９１８ａと信号線駆動回路９０３が電気的に接続される。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号および電位は、ＦＰＣ９１８ａを経由して供給されている。
【０２０６】
また、図５（Ｂ）および図５（Ｃ）においては、単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３を形成し、第１の基板９０１やＦＰＣ９１８ａに実装している例を示しているが、この構成に限定されない。例えば、単結晶半導体または多結晶半導体で形成された走査線駆動回路９０４を形成して第１の基板９０１やＦＰＣ９１８ａに実装してもよいし、信号線駆動回路９０３の一部または走査線駆動回路９０４の一部のみを別途形成して実装しても良い。
【０２０７】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などの公知技術を用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図５（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
【０２０８】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２０９】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１０】
また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
【０２１１】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０２１２】
図６（Ａ）に示す表示装置は、接続端子電極９１５および接続端子電極９１６を有しており、接続端子電極９１５および接続端子電極９１６はＦＰＣ９１８ａが有する端子と異方性導電剤９１９を介して電気的に接続されている。
【０２１３】
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、接続端子電極９１６は、トランジスタ９１０、トランジスタ９１１の一対の電極と同じ導電膜で形成されている。なお、第１の電極９３０は実施の形態１に記載した配線１１４と同様の方法および材料を用いて形成すればよい。
【０２１４】
図６（Ｂ）に示す表示装置は、接続端子電極９１５ａ、９１５ｂおよび接続端子電極９１６を有しており、接続端子電極９１５ａ、９１５ｂおよび接続端子電極９１６はＦＰＣ９１８ａが有する端子と異方性導電剤９１９を介して、電気的に接続されている。
【０２１５】
接続端子電極９１５ａは、第１の電極９３０と同じ導電膜から形成され、接続端子電極９１５ｂは、第２の電極９４１と同じ導電膜から形成され、接続端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
【０２１６】
図７に示す表示装置は、接続端子電極９５５、接続端子電極９３８および接続端子電極９１６を有しており、接続端子電極９５５および接続端子電極９１６はＦＰＣ９１８ａが有する端子と異方性導電剤９１９を介して、電気的に接続されている。
【０２１７】
接続端子電極９５５は第２の電極９５１と同じ導電膜から形成され、接続端子電極９３８は第１の電極９３０と同じ導電膜から形成され、接続端子電極９１６はトランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
【０２１８】
また、図６および図７に示した表示装置において、第１の基板９０１上に設けられた画素部９０２および走査線駆動回路９０４は、トランジスタを複数有しており、図６および図７では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。
【０２１９】
図６（Ａ）および図６（Ｂ）では、トランジスタ９１０およびトランジスタ９１１上には実施の形態１に示す第１の絶縁膜１１０および第２の絶縁膜１１１に相当する絶縁膜９２４が設けられ、絶縁膜９２４の上に更に平坦化膜９２１が設けられている。絶縁膜９２４は、隔壁１１２と同様の方法および材料を用いて形成することができる。なお、絶縁膜９２３は下地膜として機能する絶縁膜であり、第１のゲート絶縁膜１０４ａと同様の方法および材料を用いて形成することができる。
【０２２０】
本実施の形態のトランジスタ９１０、トランジスタ９１１には、上記実施の形態で示したトランジスタ１５０を適用することができる。
【０２２１】
また、図７では、絶縁膜９２４上において、駆動回路用のトランジスタ９１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同様の方法および材料を用いて形成すればよい。導電膜９１７はトランジスタ９１１のバックゲートとして機能するため、トランジスタ９１１のしきい値をコントロールでき、トランジスタ９１１がノーマリーオン状態となることを抑制できる。また、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。
【０２２２】
なお、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、また、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２２３】
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（例えば、静電気に対する静電遮蔽機能やＸ線に対する遮蔽機能など）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
【０２２４】
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０２２５】
表示素子に電圧を印加する第１の電極９３０、第２の電極９３１および第２の電極９４１（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパターン構造によって透光性、反射性を選択すればよい。
【０２２６】
第１の電極９３０、第２の電極９３１および第２の電極９４１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０２２７】
また、第１の電極９３０、第２の電極９３１および第２の電極９４１は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
【０２２８】
また、第１の電極９３０、第２の電極９３１および第２の電極９４１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２２９】
図６に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６（Ａ）は、縦電界方式を採用する例である。
【０２３０】
図６（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、および液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１により液晶層９０８が挟まれた構成となっている。
【０２３１】
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【０２３２】
図６（Ｂ）は、横電界方式の一例として、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードを採用する例である。
【０２３３】
図６（Ｂ）において、表示素子である液晶素子９４３は、平坦化膜９２１上に形成される第１の電極９３０、第２の電極９４１、および液晶層９０８を含む。第２の電極９４１は共通電極として機能する。第１の電極９３０および第２の電極９４１の間には絶縁膜９４４が設けられている。絶縁膜９４４は窒化シリコン膜を用いて形成する。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。
【０２３４】
また、図６（Ａ）と同様に、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するためのスペーサ９３５が設けられている。
【０２３５】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２３６】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
【０２３７】
第１の基板９０１および第２の基板９０６はシール材９０５によって固定されている。シール材９０５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
【０２３８】
なお、図６（Ａ）に示す液晶表示装置においては、シール材９０５は、ゲート絶縁膜９２２と接し、平坦化膜９２１がシール材９０５の内側に設けられている。ゲート絶縁膜９２２は、実施の形態１に記載したように、窒化シリコン膜および酸化窒化シリコン膜を積層して形成する。なお、絶縁膜９２４を選択的にエッチングする際に、ゲート絶縁膜９２２の上層の酸化窒化シリコン膜をエッチングして、窒化シリコン膜を露出させることが好ましい。この結果、シール材９０５とゲート絶縁膜９２２に形成される窒化シリコン膜が接する構造となり、外部からの水がシール材９０５の内部に侵入することを抑制することが可能である。
【０２３９】
また、図６（Ｂ）に示す液晶表示装置において、シール材９０５は絶縁膜９２４と接している。平坦化膜９２１がシール材９０５の内側に設けられていると共に、シール材９０５と絶縁膜９２４の表面の窒化シリコン膜が接するため、外部からの水がシール材９０５の内部に侵入することを抑制することが可能である。
【０２４０】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であるため、画素における開口率を高めることができる。
【０２４１】
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０２４２】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０２４３】
図８に、図６（Ａ）に示す表示装置において、基板９０６に設けられた第２の電極９３１と電気的に接続するための共通接続部（パッド部）を、基板９０１上に形成する例を示す。
【０２４４】
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共通接続部の開口部と使い分けて呼ぶこととする。また、図５および図８では、画素部９０２と共通接続部とで同じ縮尺で図示しておらず、例えば共通接続部の一点鎖線Ｉ−Ｊの長さが５００μｍ程度であるのに対して、画素部９０２のトランジスタのサイズは５０μｍ未満であり、実際には１０倍以上面積サイズが大きいが、分かりやすくするため、図５および図８では、画素部９０２と共通接続部の縮尺をそれぞれ変えて図示している。
【０２４５】
共通接続部は、基板９０１と基板９０６とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第２の電極９３１と電気的に接続される。または、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極９３１と電気的に接続してもよい。
【０２４６】
図８（Ａ）は、共通接続部の断面図であり、図８（Ｂ）に示す上面図のＩ−Ｊに相当する。なお、共通接続部の構成要素はトランジスタの構成要素と同じ材料を用いて構成されているため、構造の理解を容易にする目的で、共通接続部の断面図の横にトランジスタを記載している。また、図８（Ｃ）においても同様に、共通接続部の断面図の横にトランジスタの断面図を記載している。
【０２４７】
共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、図６に示すトランジスタ９１０のソース電極９７１またはドレイン電極９７３と同じ材料および同じ工程で作製される。
【０２４８】
また、共通電位線９７５は、絶縁膜９２４および平坦化膜９２１で覆われ、絶縁膜９２４および平坦化膜９２１は、共通電位線９７５と重なる位置に複数の開口部を有している。この開口部は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の一方と、第１の電極９３０とを接続するコンタクトホールと同じ工程で作製される。
【０２４９】
また、共通電位線９７５および共通電極９７７が開口部において接続する。共通電極９７７は、平坦化膜９２１上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料および同じ工程で作製される。
【０２５０】
このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。
【０２５１】
共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、基板９０６の第２の電極９３１と電気的に接続が行われる。
【０２５２】
また、図８（Ｃ）に示すように、共通電位線９８５を、トランジスタ９１０のゲート電極と同じ材料、同じ工程で作製してもよい。
【０２５３】
図８（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２、絶縁膜９２４、および平坦化膜９２１の下層に設けられ、ゲート絶縁膜９２２、絶縁膜９２４、および平坦化膜９２１は、共通電位線９８５と重なる位置に複数の開口部を有する。該開口部は、トランジスタ９１０のソース電極９７１またはドレイン電極９７３の一方と第１の電極９３０とを接続するコンタクトホールと同じ工程で絶縁膜９２４および平坦化膜９２１をエッチングした後、さらにゲート絶縁膜９２２を選択的にエッチングすることで形成される。
【０２５４】
また、共通電位線９８５および共通電極９８７が開口部において接続する。共通電極９８７は、平坦化膜９２１上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料および同じ工程で作製される。
【０２５５】
なお、図６（Ｂ）に示すＦＦＳモードの液晶表示装置においては、共通電極９７７、９８７はそれぞれ、第２の電極９４１と接続する。
【０２５６】
上述では表示装置として液晶表示装置について説明を記載したが、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。以下において、エレクトロルミネッセンスを利用する発光素子を含む表示装置についての説明を記載する。
【０２５７】
エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２５８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２５９】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２６０】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０２６１】
図７に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なお発光素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、当該構成に限定されるものではない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適宜変えることができる。
【０２６２】
平坦化膜９２１と第１の電極９３０の間に、窒化シリコン膜９５０を有する。窒化シリコン膜９５０は、平坦化膜９２１および絶縁膜９２４の側面と接する。窒化シリコン膜９５０上に、第１の電極９３０の端部を覆う隔壁９６０を有する。隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが望ましい。
【０２６３】
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２６４】
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９３１および隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、およびシール材９３６によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２６５】
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対してバリア性が高いため望ましい。また、シール材９３６としてフリットガラスを用いる場合、図７に示すように、窒化シリコン膜９５０上にフリットガラスを設けることで、窒化シリコン膜９５０およびフリットガラスの密着性を高めると共に、外部からシール材９３６内部への水の侵入を妨げることができる。
【０２６６】
第１の基板９０１、第２の基板９０６およびシール材９３６に囲まれた空間には、充填材９６４が充填されている。充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０２６７】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２６８】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０２６９】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが望ましい。
【０２７０】
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい半導体装置を提供することができる。
【０２７１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２７２】
（実施の形態３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型の情報端末、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図８に示す。
【０２７３】
図９（Ａ）は、携帯型の情報端末であり、筐体２１０１、筐体２１０２、第１の表示部２１０３ａ、第２の表示部２１０３ｂなどによって構成されている。筐体２１０１と筐体２１０２の内部には、電子部品の一つとして複数のトランジスタが組み込まれている。当該トランジスタとして、上述した実施の形態にて記載したトランジスタを適用することにより、携帯型の情報端末を、電気特性が良好であり、経過時間変化による劣化の少ない信頼性の高いものにすることができる。
【０２７４】
なお、第１の表示部２１０３ａおよび第２の表示部２１０３ｂの少なくとも一方は、タッチ入力機能を有するパネルとなっており、例えば図９（Ａ）の左図のように、第１の表示部２１０３ａに表示される選択ボタン２１０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図９（Ａ）の右図のように第１の表示部２１０３ａにはキーボード２１０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【０２７５】
また、図９（Ａ）に示す携帯型の情報端末は、図９（Ａ）の右図のように、第１の表示部２１０３ａを備える筐体２１０１と、第２の表示部２１０３ｂを備える筐体２１０２を分離することができる。このため、必要に応じて筐体２１０１のみ、または筐体２１０２のみを取り外して、より軽量な携帯型の情報端末として用いることができる。
【０２７６】
図９（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０２７７】
また、図９（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２７８】
さらに、図９（Ａ）に示す筐体２１０１や筐体２１０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０２７９】
図９（Ｂ）は、電子書籍２１２０の一例を示している。例えば、電子書籍２１２０は、筐体２１２１および筐体２１２３の２つの筐体で構成されている。筐体２１２１および筐体２１２３は、軸部２１２２により一体とされており、該軸部２１２２を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２８０】
筐体２１２１には表示部２１２５が組み込まれ、筐体２１２３には表示部２１２７が組み込まれている。表示部２１２５および表示部２１２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９（Ｂ）では表示部２１２５）に文章を表示し、左側の表示部（図９（Ｂ）では表示部２１２７）に画像を表示することができる。
【０２８１】
筐体２１２１と筐体２１２３の内部には、電子部品の一つとして複数のトランジスタが組み込まれている。当該トランジスタとして、上述実施の形態にて記載したトランジスタを適用することにより、電子書籍２１２０を、電気特性が良好であり、経過時間変化による劣化の少ない信頼性の高いものにすることができる。
【０２８２】
また、図９（Ｂ）では、筐体２１２１に操作部などを備えた例を示している。例えば、筐体２１２１において、電源２１２６、操作キー２１２８、スピーカー２１２９などを備えている。操作キー２１２８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２１２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２８３】
また、電子書籍２１２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２８４】
図９（Ｃ）は、スマートフォンであり、筐体２１３０と、ボタン２１３１と、マイクロフォン２１３２と、タッチパネルを備えた表示部２１３３と、スピーカー２１３４と、カメラ用レンズ２１３５と、を具備し、携帯型電話機としての機能を有する。
【０２８５】
筐体２１３０の内部には、電子部品の一つとして複数のトランジスタが組み込まれている。当該トランジスタとして、上述実施の形態にて記載したトランジスタを適用することにより、スマートフォンを、電気特性が良好であり、経過時間変化による劣化の少ない信頼性の高いものにすることができる。
【０２８６】
表示部２１３３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２１３３と同一面上にカメラ用レンズ２１３５を備えているため、テレビ電話が可能である。スピーカー２１３４およびマイクロフォン２１３２は音声通話に限らず、テレビ電話、録音、再生などが可能である。
【０２８７】
また、外部接続端子２１３６はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電および情報端末などとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存および移動に対応できる。
【０２８８】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２８９】
図９（Ｄ）は、デジタルビデオカメラであり、筐体２１４１、表示部２１４２、操作スイッチ２１４３、バッテリー２１４４などによって構成されている。
【０２９０】
筐体２１４１の内部には、電子部品の一つとして複数のトランジスタが組み込まれている。当該トランジスタとして、上述実施の形態にて記載したトランジスタを適用することにより、デジタルビデオカメラを、電気特性が良好であり、経過時間変化による劣化の少ない信頼性の高いものにすることができる。
【０２９１】
図９（Ｅ）は、テレビジョン装置２１５０の一例を示している。テレビジョン装置２１５０は、筐体２１５１に表示部２１５３が組み込まれている。表示部２１５３により、映像を表示することが可能である。また、ここでは、スタンド２１５５により筐体２１５１を支持した構成を示している。
【０２９２】
筐体２１５１の内部には、電子部品の一つとして複数のトランジスタが組み込まれている。当該トランジスタとして、上述実施の形態にて記載したトランジスタを適用することにより、テレビジョン装置２１５０を、電気特性が良好であり、経過時間変化による劣化の少ない信頼性の高いものにすることができる。
【０２９３】
テレビジョン装置２１５０の操作は、筐体２１５１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２９４】
なお、テレビジョン装置２１５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２９５】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【実施例１】
【０２９６】
本実施例では、実施の形態１にて記載した方法を用いて作製した半導体装置について、ＳＴＥＭにより断面を観察した結果について説明する。
【０２９７】
以下に、断面を観察したサンプル（以下、単にサンプルと記載する。）についての作製方法を記載する。
【０２９８】
まず、基板として無アルカリガラスを用いた。
【０２９９】
次に、基板上にゲート電極を形成した。ゲート電極はスパッタリング装置を用いて１００ｎｍのタングステン膜を形成した後、フォトリソグラフィ法を用いてタングステン膜上にレジストマスクを形成し、当該レジストマスクを用いてタングステン膜の一部を選択的に除去して形成した。
【０３００】
次に、ゲート電極上にゲート絶縁層を形成した。ゲート絶縁層はＰＥＣＶＤ装置を用い、絶縁破壊耐性に優れた第１のゲート絶縁膜として３００ｎｍの窒化シリコン膜を、水素ブロッキング性の高い第２のゲート絶縁膜として５０ｎｍの窒化シリコン膜を、界面準位低減効果のある第３のゲート電極として５０ｎｍの酸化窒化シリコンを積層させて形成した。また、ゲート電極と第１のゲート絶縁膜の間には、ゲート電極に含まれる金属成分の拡散防止効果のある膜（第４のゲート絶縁膜と記載する）として、５０ｎｍの窒化シリコン膜を形成した。
【０３０１】
第１のゲート絶縁膜である窒化シリコン膜は、成膜室内にモノシランガス（ＳｉＨ４）を２００［ｓｃｃｍ］、窒素ガス（Ｎ２）を２０００［ｓｃｃｍ］、アンモニアガス（ＮＨ３）を２０００［ｓｃｃｍ］の流量で導入しながら圧力を１００［Ｐａ］に保ち、基板を３５０［℃］で３００［ｓｅｃ］加熱した後に、２０００［Ｗ］の印加電力で成膜を行った。
【０３０２】
第２のゲート絶縁膜である窒化シリコン膜は、成膜室内にモノシランガス（ＳｉＨ４）を２００［ｓｃｃｍ］、窒素ガス（Ｎ２）を５０００［ｓｃｃｍ］の流量で導入しながら圧力を１００［Ｐａ］に保ち、基板を３５０［℃］で３００［ｓｅｃ］加熱した後に、２０００［Ｗ］の印加電力で成膜を行った。
【０３０３】
第３のゲート絶縁膜である酸化窒化シリコン膜は、成膜室内にモノシランガス（ＳｉＨ４）を２０［ｓｃｃｍ］、亜酸化窒素ガス（Ｎ２Ｏ）を３０００［ｓｃｃｍ］の流量で導入しながら圧力を４０［Ｐａ］に保ち、基板を３５０［℃］で３００［ｓｅｃ］加熱した後に、１００［Ｗ］の印加電力で成膜を行った。
【０３０４】
第４のゲート絶縁膜である窒化シリコン膜は、成膜室内にモノシランガス（ＳｉＨ４）を２００［ｓｃｃｍ］、窒素ガス（Ｎ２）を２０００［ｓｃｃｍ］、アンモニアガス（ＮＨ３）を１００［ｓｃｃｍ］の流量で導入しながら圧力を１００［Ｐａ］に保ち、基板を３５０［℃］で３００［ｓｅｃ］加熱した後に、２０００［Ｗ］の印加電力で成膜を行った。
【０３０５】
次に、ゲート絶縁層上に半導体層を形成した。半導体層はスパッタリング装置を用いて３５ｎｍのＩＧＺＯ膜を形成した後、フォトリソグラフィ法を用いてＩＧＺＯ膜上にレジストマスクを形成し、当該レジストマスクを用いてＩＧＺＯ膜の一部を選択的に除去して形成した。
【０３０６】
なお、ＩＧＺＯ膜については、組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１であるターゲットを用い、成膜室内を５０％酸素雰囲気、０．６［Ｐａ］に保ち、基板を１７０［℃］に加熱した状態で、５［ｋＷ］の印加電力で成膜を行った。
【０３０７】
次に、半導体層上にソース電極およびドレイン電極を形成すると共に、ゲート電極上の半導体層に凹部を形成した。
【０３０８】
ソース電極およびドレイン電極は、スパッタリング装置を用いて５０ｎｍのチタン膜、４００ｎｍのアルミニウム膜および１００ｎｍのチタン膜を順に積層させた後、フォトリソグラフィ法を用いてチタン膜上にレジストマスクを形成し、当該レジストマスクを用いて上述のチタン膜、アルミニウム膜およびチタン膜を備える積層膜の一部を選択的に除去して形成した。
【０３０９】
また、上述の除去処理において、下層のチタン膜（５０ｎｍのチタン膜）を除去した後さらにＩＧＺＯ膜に対して除去処理を行うことで、ＩＧＺＯ膜に凹部を形成した。
【０３１０】
上述の除去処理は、ドライエッチング装置を用い、塩素ガス（Ｃｌ２）を１５０［ｓｃｃｍ］、三塩化ホウ素（ＢＣｌ３）を７５０［ｓｃｃｍ］の流量で導入しながら圧力を２．０［Ｐａ］に保ち、上部電極のバイアスパワーを０Ｗ、下部電極のバイアスパワーを１５００Ｗに設定してＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）処理を行った。
【０３１１】
なお、上述の除去処理によるＩＧＺＯ膜のエッチングレートは１０［ｎｍ／ｍｉｎ］であり、ＩＧＺＯ膜の膜厚（３５ｎｍ）の２／７であった。
【０３１２】
次に、半導体層上に第１の絶縁膜を形成した。第１の絶縁膜はＰＥＣＶＤ装置を用い、半導体層へのダメージを抑制する第１の領域として５０ｎｍの酸化窒化シリコン膜を、半導体層に酸素を供給する第２の領域として４００ｎｍの酸化窒化シリコン膜を積層させて形成した。
【０３１３】
第１の領域である酸化窒化シリコン膜は、成膜室内にモノシランガス（ＳｉＨ４）を３０［ｓｃｃｍ］、亜酸化窒素ガス（Ｎ２Ｏ）を４０００［ｓｃｃｍ］の流量で導入しながら圧力を４０［Ｐａ］に保ち、基板を２２０［℃］に加熱した状態で、１５０［Ｗ］の印加電力で成膜を行った。
【０３１４】
第２の領域である酸化窒化シリコン膜は、成膜室内にモノシランガス（ＳｉＨ４）を１６０［ｓｃｃｍ］、亜酸化窒素ガス（Ｎ２Ｏ）を４０００［ｓｃｃｍ］の流量で導入しながら圧力を２００［Ｐａ］に保ち、基板を２２０［℃］に加熱した状態で、１５００［Ｗ］の印加電力で成膜を行った。
【０３１５】
なお、上述実施の形態では、第１の絶縁膜上に更に第２の絶縁膜、隔壁および配線を形成する説明を記載したが、本実施例では、半導体層に形成した凹部の側面を湾曲状態とし、また、半導体層凹部の側面とチタン膜の側面との間に段差がない構造とすることにより、第１の絶縁膜への鬆の発生を抑制できるか否かを確認することが目的であるため、第２の絶縁膜、隔壁および配線は形成していない。
【０３１６】
そして最後に、完成した上述基板を、窒素雰囲気とした２５０［℃］のオーブン内で１時間焼成処理した。
【０３１７】
以上の工程を経て形成されたサンプルの断面形状を、図１２（Ａ）に示す。
【０３１８】
なお、図１２（Ａ）では、第３のゲート絶縁膜より下層の構造が表示されていないが、上述の作製方法により形成された構造となっている。
【０３１９】
また、図１２（Ａ）では、半導体層であるＩＧＺＯ膜とチタン膜の境界が分かりやすくするため、境界部分に白破線を記載している。
【０３２０】
図１２（Ａ）より、ＩＧＺＯ膜の凹部側面において湾曲形状が確認される。また、ＩＧＺＯ膜の側面とチタン膜の側面との間には、段差がない構造となっている事が確認される。そして、ＩＧＺＯ膜の凹部側面が湾曲状態を成していることにより、上層に形成されている絶縁膜にはＩＧＺＯ膜の段差に起因した鬆が発生していないことが確認される。
【０３２１】
また、図１２（Ａ）の比較サンプルとして、上述した作製方法の除去処理においてＩＧＺＯ膜のエッチングレートを３０［ｎｍ／ｍｉｎ］と非常に早くし、半導体層凹部の側面に湾曲形状が形成されにくい条件で作製したサンプルの断面写真を図１２（Ｂ）に示す。
【０３２２】
図１２（Ｂ）より、半導体層凹部の側面近傍から鬆の発生が確認される。
【０３２３】
以上の比較結果より、半導体層凹部の側面が湾曲形状を有していることにより、半導体層、ソース電極およびドレイン電極上に形成する絶縁膜に鬆が入りにくいことが分かる。
【符号の説明】
【０３２４】
１００        基板
１０２        ゲート電極
１０４        ゲート絶縁層
１０４ａ      第１のゲート絶縁膜
１０４ｂ      第２のゲート絶縁膜
１０４ｃ      第３のゲート絶縁膜
１０６        半導体層
１０８        ソース電極
１０８ａ      第１の導電膜
１０８ｂ      第２の導電膜
１０８ｃ      第３の導電膜
１０９        ドレイン電極
１１０        第１の絶縁膜
１１０ａ      第１の領域
１１０ｂ      第２の領域
１１１        第２の絶縁膜
１１２        隔壁
１１４        配線
１３０        凹部
１５０        トランジスタ
１７０        トランジスタ
１７２        下地膜
１７４        ゲート絶縁層
１８０        トランジスタ
１８２        バックゲート電極
９０１        基板
９０２        画素部
９０３        信号線駆動回路
９０４        走査線駆動回路
９０５        シール材
９０６        基板
９０８        液晶層
９１０        トランジスタ
９１１        トランジスタ
９１３        液晶素子
９１５        接続端子電極
９１５ａ      接続端子電極
９１５ｂ      接続端子電極
９１６        接続端子電極
９１７        導電膜
９１８ａ      ＦＰＣ
９１８ｂ      ＦＰＣ
９１９        異方性導電剤
９２１        平坦化膜
９２２        ゲート絶縁膜
９２３        絶縁膜
９２４        絶縁膜
９３０        第１の電極
９３１        第２の電極
９３２        絶縁膜
９３３        絶縁膜
９３５        スペーサ
９３６        シール材
９３８        接続端子電極
９４１        第２の電極
９４３        液晶素子
９４４        絶縁膜
９５０        窒化シリコン膜
９５１        第２の電極
９５５        接続端子電極
９６０        隔壁
９６１        発光層
９６３        発光素子
９６４        充填材
９７１        ソース電極
９７３        ドレイン電極
９７５        共通電位線
９７７        共通電極
９８５        共通電位線
９８７        共通電極
１０００      基板
１００２      半導体層
１００３      ソース電極
１００４      ドレイン電極
１００５      鬆
１００６      絶縁膜
１００８      領域
１１００      領域
１１０２      領域
１１０３      領域
１１０４      領域
１１０５      領域
２１０１      筐体
２１０２      筐体
２１０３ａ    第１の表示部
２１０３ｂ    第２の表示部
２１０４      選択ボタン
２１０５      キーボード
２１２０      電子書籍
２１２１      筐体
２１２２      軸部
２１２３      筐体
２１２５      表示部
２１２６      電源
２１２７      表示部
２１２８      操作キー
２１２９      スピーカー
２１３０      筐体
２１３１      ボタン
２１３２      マイクロフォン
２１３３      表示部
２１３４      スピーカー
２１３５      カメラ用レンズ
２１３６      外部接続端子
２１４１      筐体
２１４２      表示部
２１４３      操作スイッチ
２１４４      バッテリー
２１５０      テレビジョン装置
２１５１      筐体
２１５３      表示部
２１５５      スタンド
【図１】
2014030014.tif 000003
【図２】
2014030014.tif 000004
【図３】
2014030014.tif 000005
【図４】
2014030014.tif 000006
【図５】
2014030014.tif 000007
【図６】
2014030014.tif 000008
【図７】
2014030014.tif 000009
【図８】
2014030014.tif 000010
【図９】
2014030014.tif 000011
【図１０】
2014030014.tif 000012
【図１１】
2014030014.tif 000013
【図１２】
2014030014.tif 000014