(57)【要約】【課題】動作温度が変化しても、スイッチング電流に比例し、かつ温度に実質的に依存しないスイッチング電流検出電圧を出力できる電流検出回路を提供する。【解決手段】電流電圧変換回路３３は、ｎＭＯＳトランジスタＮ２に流れる検出電流Ｉｓｗ２を、温度変化に応じて変化する電圧Ｖ１に変換する。電圧Ｖ１は抵抗Ｒ３に印加され、電流ｉ３に変換される。さらに、カレントミラー回路ＣＭ１は、電流ｉ３を所定のミラー比で電流ｉ４に変換する。電流ｉ４は抵抗Ｒ４に流れ、スイッチング電流Ｉｓｗ１に比例するスイッチング電流検出電圧Ｖｓｅｎｓｅに変換される。抵抗Ｒ３及びＲ４の各抵抗値は、スイッチング電流検出電圧Ｖｓｅｎｓｅが温度に実質的に依存しないように設定される。【選択図】図１
2014057402.tif 000002
【特許請求の範囲】
【請求項１】
入力端子を介して入力された入力電圧を、上記入力端子に接続された第１のスイッチング素子をオンオフ制御することにより所定の出力電圧に変換して出力するスイッチングレギュレータのための電流検出回路において、
温度変化に応じて変化するオン抵抗を有する上記第１のスイッチング素子に並列に接続され、上記第１のスイッチング素子に流れるスイッチング電流に比例する検出電流を流す第２のスイッチング素子と、
上記検出電流を、上記温度変化に応じて変化する電圧に変換する第１の電流電圧変換回路と、
第１の抵抗を備え、上記変換後の電圧を上記第１の抵抗に印加することにより、上記変換後の電圧を第１の電流に変換する電圧電流変換回路と、
上記第１の電流を所定のミラー比で第２の電流に変換するカレントミラー回路と、
第２の抵抗を備え、上記第２の電流を上記第２の抵抗に流すことにより、上記第２の電流を上記スイッチング電流に比例するスイッチング電流検出電圧に変換して出力する第２の電流電圧変換回路とを備え、
上記第１及び第２の抵抗の各抵抗値は、上記スイッチング電流検出電圧が温度に実質的に依存しないように設定されたことを特徴とする電流検出回路。
【請求項２】
上記第１の抵抗は、上記スイッチング素子のオン抵抗の温度特性と同一極性の温度特性を有し、上記第２の抵抗は、上記スイッチング素子のオン抵抗の温度特性と逆極性の温度特性を有することを特徴とする請求項１記載の電流検出回路。
【請求項３】
上記電圧電流変換回路は、上記第１の抵抗に代えて、
互いに直列に接続された複数の第３の抵抗と、
上記複数の第３の抵抗のうちの少なくとも１つにそれぞれ並列に接続された少なくとも１つの第１のヒューズとを備え、
上記第１の抵抗の抵抗値は、上記各第１のヒューズをあらかじめ選択的に切断することにより設定されたことを特徴とする請求項１又は２記載の電流検出回路。
【請求項４】
上記第２の電流電圧変換回路は、上記第２の抵抗に代えて、
互いに直列に接続された複数の第４の抵抗と、
上記複数の第４の抵抗のうちの少なくとも１つにそれぞれ並列に接続された少なくとも１つの第２のヒューズとを備え、
上記第２の抵抗の抵抗値は、上記各第２のヒューズをあらかじめ選択的に切断することにより設定されたことを特徴とする請求項１乃至３のうちのいずれか１つに記載の電流検出回路。
【請求項５】
上記カレントミラー回路は、
互いに並列に接続された複数の第３のスイッチング素子と、
上記複数の第３のスイッチング素子のうちの少なくとも１つにそれぞれ直列に接続された少なくとも１つの第３のヒューズとを備え、
上記カレントミラー回路のミラー比は、上記各第３のヒューズをあらかじめ選択的に切断することにより設定されたことを特徴とする請求項１乃至４のうちのいずれか１つに記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータのための電流検出回路に関する。
【背景技術】
【０００２】
電流制御型のスイッチングレギュレータは、スイッチング素子に流れるスイッチング電流を検出するための電流検出回路を備えて構成される。例えば、特許文献１及び２記載のスイッチングレギュレータは、出力トランジスタ（スイッチング素子）に流れるスイッチ電流に応じたセンス電圧を生成するセンス抵抗を備えて構成される。しかしながら、スイッチング電流の検出に抵抗器を用いるので、抵抗器に流れる電流によって損失が生じるという問題があった。さらに、このような損失を軽減するために抵抗器の抵抗値を小さくすると、より高精度なオペアンプが必要になるとともに、出現するノイズ量に変化が無いためノイズ特性の悪化などの問題があった。これに対して、特許文献４記載の定電流出力制御型スイッチングレギュレータは、電流検出用の抵抗を用いることなくスイッチング電流を検出する。また、特許文献３記載の電流検出回路は、スイッチング素子に並列に接続される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
特許文献３記載の電流検出回路は、スイッチング素子のオン抵抗とドレイン電流とによって発生されるドレイン電圧を検出電圧として取り込んでいるため、スイッチング素子のオン抵抗が温度変化によって変化すると検出電圧が変化するという課題があった。このため、検出電圧に基づいて行われるスロープ電流補償、リミット電流検出及び間欠動作タイミングの検出などの各処理の精度が低下するという課題があった。また、特許文献１，２及び４においても、スイッチング素子のオン抵抗の温度変化は考慮されていなかった。
【０００４】
本発明の目的は以上の問題点を解決し、動作温度が変化しても、スイッチング電流に比例し、かつ温度に実質的に依存しないスイッチング電流検出電圧を出力できる電流検出回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る電流検出回路は、
入力端子を介して入力された入力電圧を、上記入力端子に接続された第１のスイッチング素子をオンオフ制御することにより所定の出力電圧に変換して出力するスイッチングレギュレータのための電流検出回路において、
温度変化に応じて変化するオン抵抗を有する上記第１のスイッチング素子に並列に接続され、上記第１のスイッチング素子に流れるスイッチング電流に比例する検出電流を流す第２のスイッチング素子と、
上記検出電流を、上記温度変化に応じて変化する電圧に変換する第１の電流電圧変換回路と、
第１の抵抗を備え、上記変換後の電圧を上記第１の抵抗に印加することにより、上記変換後の電圧を第１の電流に変換する電圧電流変換回路と、
上記第１の電流を所定のミラー比で第２の電流に変換するカレントミラー回路と、
第２の抵抗を備え、上記第２の電流を上記第２の抵抗に流すことにより、上記第２の電流を上記スイッチング電流に比例するスイッチング電流検出電圧に変換して出力する第２の電流電圧変換回路とを備え、
上記第１及び第２の抵抗の各抵抗値は、上記スイッチング電流検出電圧が温度に実質的に依存しないように設定されたことを特徴とする。
【発明の効果】
【０００６】
本発明に係る電流検出回路によれば、上記第１及び第２の抵抗の各抵抗値は、上記スイッチング電流検出電圧が温度に実質的に依存しないように設定されたので、動作温度が変化しても、スイッチング電流に比例し、かつ温度に実質的に依存しないスイッチング電流検出電圧を出力できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態に係る電流検出回路３を備えたスイッチングレギュレータ１０の構成を示す回路図である。
【図２】低温時、常温時及び高温時における図１の電圧Ｖ１の時間変化を示すグラフである。
【図３】低温時、常温時及び高温時における図１のスイッチング電流検出電圧Ｖｓｅｎｓｅの時間変化を示すグラフである。
【図４】本発明の第１の実施形態の変形例に係る電流検出回路３Ａを備えたスイッチングレギュレータ１０Ａの構成を示す回路図である。
【図５】低温時、常温時及び高温時における図４の電圧Ｖ１と、図４の電圧Ｖ１に対してスロープ補償を行ったときの低温時、常温時及び高温時におけるスロープ電圧Ｖｓとを示すグラフである。
【図６】低温時、常温時及び高温時における図４の電圧Ｖ１と、低温時、常温時及び高温時における図４のスロープ電圧Ｖｓとを示すグラフである。
【図７】図４のスイッチング電流Ｉｓｗ１と、低温時、常温時及び高温時の電圧Ｖ１との間の関係を示すグラフである。
【図８】図４のスイッチング電流Ｉｓｗ１と、低温時、常温時及び高温時のスイッチング電流検出電圧Ｖｓｅｎｓｅとの間の関係を示すグラフである。
【図９】図１の電流検出回路３を備えたスイッチングレギュレータ１０Ｂの構成を示す回路図である。
【図１０】本発明の第２の実施形態に係る電流検出回路３Ｂを備えたスイッチングレギュレータ１０Ｃの構成を示す回路図である。
【図１１】本発明の第３の実施形態に係る電流検出回路３Ｃを備えたスイッチングレギュレータ１０Ｄの構成を示す回路図である。
【発明を実施するための形態】
【０００８】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【０００９】
第１の実施形態．
図１は、本発明の第１の実施形態に係る電流検出回路３を備えたスイッチングレギュレータ１０の構成を示す回路図である。図１において、スイッチングレギュレータ１０は、コンパレータ１及び６と、制御論理回路２と、電流検出回路３と、帰還回路８及び９と、タイミング制御回路１１と、スイッチング素子であるＮＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタという。）Ｎ１と、定電圧源６１と、入力端子Ｔ１及びＴ２と、出力端子Ｔ３及びＴ４と、互いに逆極性の一次巻線１０４ａ及び１０４ｂを備えたトランス１０４と、抵抗１０１，１０７，１０９，１１０，１１１，１１２と、コンデンサ１０２，１０６，１０８，１１５と、ダイオード１０３，１０５と、ツェナーダイオードであるシャントレギュレータ１１３と、フォトカプラ１１４とを備えて構成される。
【００１０】
また、電流検出回路３は、ｎＭＯＳトランジスタＮ２と、抵抗Ｒ１及びＲ２を備えた電流電圧変換回路３３と、電圧電流変換回路３４と、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタという。）Ｐ１及びＰ２を備えたカレントミラー回路ＣＭ１と、抵抗Ｒ４を備えた電流電圧変換回路３５とを備えて構成される。さらに、電圧電流変換回路３４は、ボルテージフォロワ回路である演算増幅器３１と、抵抗Ｒ３と、ｎＭＯＳトランジスタＮ３とを備えて構成される。
【００１１】
図１において、直流の入力電圧Ｖｉｎは、入力端子Ｔ１とＴ２との間に入力される。ここで、低電位側の入力端子Ｔ２は接地されるとともに、ｎＭＯＳトランジスタＮ１のソースに接続される。また、高電位側の入力端子Ｔ１は、抵抗１０１とコンデンサ１０２との並列接続回路と、ダイオード１０３とを介してｎＭＯＳトランジスタＮ１のドレインに接続される。さらに、一次巻線１０４ａの一端は入力端子Ｔ１に接続される一方、他端はｎＭＯＳトランジスタＮ１のドレインに接続される。
【００１２】
二次巻線１０４ｂの一端は、ダイオード１０５を介して出力端子Ｔ３とコンデンサ１１５の第１の電極とに接続される一方、二次巻線１０４ｂの他端は、出力端子Ｔ４とコンデンサ１１５の第２の電極とに接続される。また、コンデンサ１０６はダイオード１０５に並列に接続される。出力端子Ｔ３とＴ４との間の出力電圧Ｖｏｕｔは負荷１００に出力される。このとき、負荷１００には出力電流Ｉｏｕｔが流れる。さらに、出力電圧Ｖｏｕｔは、抵抗１０７，１０９〜１１２と、コンデンサ１０８と、シャントレギュレータ１１３とを備えた出力電圧検出回路によって検出され、検出された出力電圧Ｖｏｕｔは、フォトカプラ１１４を介して帰還回路８に出力される。帰還回路８は、検出された出力電圧Ｖｏｕｔと所定の基準電圧との間の誤差電圧Ｖｅを生成して、コンパレータ１の反転入力端子と、コンパレータ６の反転入力端子とに出力する。
【００１３】
ｎＭＯＳトランジスタＮ１は制御論理回路２からの制御信号Ｓ２に従ってオンオフ制御され、ｎＭＯＳトランジスタＮ１にはスイッチング電流Ｉｓｗ１が流れる。また、タイミング制御回路１１は、ｎＭＯＳトランジスタＮ１をオンさせるための制御信号Ｓ２を所定の遅延時間だけ遅延させる一方、ｎＭＯＳトランジスタＮ１をオフさせるための制御信号Ｓ２を所定の先行時間だけ先行させることにより制御信号Ｓ１１を生成して、ｎＭＯＳトランジスタＮ２のゲートに出力する。なお、上述した遅延時間及び先行時間は、ｎＭＯＳトランジスタＮ１のオン期間及びオフ期間に比較して十分に短いように設定され、ｎＭＯＳトランジスタＮ２は、ｎＭＯＳトランジスタＮ１と実質的に連動してオンオフされる。
【００１４】
電流検出回路３において、ｎＭＯＳトランジスタＮ２のドレインはｎＭＯＳトランジスタＮ１のドレインに接続される一方、ソースは抵抗Ｒ１及びＲ２を介して入力端子Ｔ２に接続される。ｎＭＯＳトランジスタＮ１及びＮ２はハイレベルの制御信号Ｓ２及びＳ１１にそれぞれ応答してオンし、ｎＭＯＳトランジスタＮ１にスイッチング電流Ｉｓｗ１が流れるとき、ｎＭＯＳトランジスタＮ２に、スイッチング電流Ｉｓｗ１に比例する検出電流Ｉｓｗ２が流れる。ここで、ｎＭＯＳトランジスタＮ１のオン抵抗はｎＭＯＳトランジスタＮ２のオン抵抗に比べて十分に大きく、スイッチング電流Ｉｓｗ１は検出電流Ｉｓｗ２より十分に大きい。そして、ｎＭＯＳトランジスタＮ１及びＮ２がオンしているとき、スイッチング電流Ｉｓｗ１及びｎＭＯＳトランジスタＮ１のオン抵抗によって決定されるｎＭＯＳトランジスタＮ２のドレイン電圧は、抵抗Ｒ１及びＲ２によって所定の分圧比で分圧され、分圧後の電圧Ｖ１は演算増幅器３１の非反転入力端子に出力される。なお、上述した分圧比は、電圧Ｖ１が演算増幅器３１の入力電圧範囲内において最大になるように設定される。
【００１５】
さらに、電圧Ｖ１は、演算増幅器３１と、ｎＭＯＳトランジスタＮ３とを介して抵抗Ｒ３の一端に印加される。これにより、抵抗Ｒ３には、抵抗Ｒ３の抵抗値ｒ３と電圧Ｖ１とによって決定される電流ｉ３（ｉ３＝ｒ３×Ｖ１）が流れる。そして、電流ｉ３は、カレントミラー回路ＣＭ１によって電流ｉ４に変換され、電流ｉ４は抵抗Ｒ４に流れる。抵抗Ｒ４の抵抗値ｒ４と電流ｉ４とによって決定される抵抗Ｒ４の両端電圧は、スイッチング電流検出電圧Ｖｓｅｎｓｅ（Ｖｓｅｎｓｅ＝ｉ４×ｒ４）として帰還回路９に出力される。なお、電流検出回路３において、ｐＭＯＳトランジスタＰ１及びＰ２の各ソースは、スイッチングレギュレータの内部電源１５０に接続される。内部電源１５０は、例えば、一次巻線１０４ａに直列に接続された補助巻線（図示せず。）からの電圧に基づいて所定の内部電源電圧を生成し、スイッチングレギュレータ１０内部の各回路に供給する。
【００１６】
さらに、帰還回路９は、入力されるスイッチング電流検出電圧Ｖｓｅｎｓｅに対してスロープ補償を行い、スロープ補償後のスロープ電圧Ｖｓをコンパレータ１の非反転入力端子に出力する。制御論理回路２は、コンパレータ１からの出力信号に基づいて、出力電圧Ｖｏｕｔが所定の電圧になるように制御信号Ｓ２を生成し、ｎＭＯＳトランジスタＮ１のゲート及びタイミング制御回路１１に出力する。
【００１７】
また、定電圧源６１は、所定の間欠動作判定異様基準電圧を生成してコンパレータ６の非反転入力端子に出力する。コンパレータ６は、誤差電圧Ｖｅを間欠動作判定異様基準電圧と比較し、誤差電圧Ｖｅが間欠動作判定異様基準電圧以上であるときはハイレベルの間欠動作制御信号Ｓ６を生成する一方、誤差電圧Ｖｅが間欠動作判定異様基準電圧未満であるときはローレベルの間欠動作制御信号Ｓ６を生成して、制御論理回路２に出力する。制御論理回路２は、ローレベルの間欠動作制御信号Ｓ６に応答して、スイッチングレギュレータ１０を間欠動作モードで動作させるように、制御信号Ｓ２を生成する。なお、間欠動作判定異様基準電圧は、所定の負荷電流しきい値に対応する電圧に設定される。これにより、出力電流Ｉｏｕｔが所定の負荷電流しきい値未満になり、誤差電圧Ｖｅが低下すると、スイッチングレギュレータ１０は間欠動作するように制御される。
【００１８】
次に、抵抗Ｒ３及びＲ４の各抵抗値ｒ３及びｒ４の設定方法を説明する。まず始めに、ｐＭＯＳトランジスタＰ１とＰ２との間のサイズ比がｎ：ｍであるとき、スイッチング電流検出電圧Ｖｓｅｎｓｅは次式で表される。
【００１９】
Ｖｓｅｎｓｅ＝Ｖ１×（ｎ／ｍ）×（ｒ４／ｒ３）
【００２０】
ここで、一般に、図１において、ｎＭＯＳトランジスタＮ１のオン抵抗は動作温度に比例して大きくなる正の温度特性を有する。従って、スイッチング電流Ｉｓｗ１は、温度が高いほど大きくなり、ｎＭＯＳトランジスタＮ１及びＮ２の各ドレイン電圧は、温度が高いほど大きくなる。このため、電圧Ｖ１は温度に比例して大きくなる。図２は、低温時、常温時及び高温時における図１の電圧Ｖ１の時間変化を示すグラフである。
【００２１】
温度がΔＴ（＞０）だけ変化したときの抵抗値ｒ３の変化量がΔｒ３であり、抵抗値ｒ４の変化量がΔｒ４であり、電圧Ｖ１の変化量がΔＶ１（＞０）あるとき、スイッチング電流検出電圧Ｖｓｅｎｓｅは次式で表される。
【００２２】
Ｖｓｅｎｓｅ＝（Ｖ１＋ΔＶ１）×（ｎ／ｍ）×（ｒ４＋Δｒ４）／（ｒ３＋Δｒ３）
【００２３】
本実施形態では、正の温度特性を有する抵抗Ｒ３（すなわち、Δｒ３＞０である。）と、負の温度特性を有する抵抗Ｒ４（すなわち、Δｒ４＜０である。）とを用いて、温度変化時の電圧Ｖ１の変化を打ち消し、温度が変化しても実質的に変化しないスイッチング電流検出電圧Ｖｓｅｎｓｅを生成する。図３は、低温時、常温時及び高温時における図１のスイッチング電流検出電圧Ｖｓｅｎｓｅの時間変化を示すグラフである。図３に示すように、温度に関わらず、一定のスイッチング電流検出電圧Ｖｓｅｎｓｅが生成される。
【００２４】
以上説明したように、本実施形態に係る電流検出回路３は、
（ａ）温度変化に応じて変化するオン抵抗を有するｎＭＯＳトランジスタＮ１に並列に接続され、ｎＭＯＳトランジスタＮ１に流れるスイッチング電流Ｉｓｗ１に比例する検出電流Ｉｓｗ２を流すｎＭＯＳトランジスタＮ２と、
（ｂ）検出電流Ｉｓｗ２を、温度変化に応じて変化する電圧Ｖ１に変換する電流電圧変換回路３３と、
（ｃ）抵抗Ｒ３を備え、変換後の電圧Ｖ１を抵抗Ｒ３に印加することにより、変換後の電圧Ｖ１を電流ｉ３に変換する電圧電流変換回路３４と、
（ｄ）電流ｉ３を所定のミラー比で電流ｉ４に変換するカレントミラー回路ＣＭ１と、
（ｅ）抵抗Ｒ４を備え、電流ｉ４を抵抗Ｒ４に流すことにより、電流ｉ４をスイッチング電流Ｉｓｗ１に比例するスイッチング電流検出電圧Ｖｓｅｎｓｅに変換して出力する電流電圧変換回路３５とを備え、
抵抗Ｒ３及びＲ４の各抵抗値は、スイッチング電流検出電圧Ｖｓｅｎｓｅが温度に実質的に依存しないように設定されたことを特徴とする。
【００２５】
従って、本実施形態に係る電流検出回路３によれば、動作温度が変化しても、スイッチング電流Ｉｓｗ１に比例し、かつ温度に実質的に依存しない従来技術に比較して安定したスイッチング電流検出電圧Ｖｓｅｎｓｅを出力できる。
【００２６】
また、抵抗Ｒ１及びＲ２の直列接続回路の分圧比は、電圧Ｖ１が演算増幅器３１の入力電圧範囲内において最大になるように設定されるので、１つの抵抗のみを用いて電圧Ｖ１を生成する場合に比較して、電圧Ｖ１のノイズ特性を改善できる。
【００２７】
さらに、スイッチング電流検出電圧Ｖｓｅｎｓｅが温度に実質的に依存しないため、スロープ補償後のスロープ電圧Ｖｓも温度に実質的に依存しない。従って、コンパレータ６からの間欠動作制御信号Ｓ６も温度に依存せず、従来技術に比較して間欠動作タイミングの検出精度を上げることができる。
【００２８】
次に、本実施形態に係る電流検出回路３を備えた他のスイッチングレギュレータ１０Ａ及び１０Ｂを説明する。
【００２９】
図４は、本発明の第１の実施形態の変形例に係る電流検出回路３Ａを備えたスイッチングレギュレータ１０Ａの構成を示す回路図である。図４において、スイッチングレギュレータ１０Ａは、図１のスイッチングレギュレータ１０に比較して、帰還回路９に代えてスロープ電流生成回路４を備え、電流検出回路３に代えて電流検出回路３Ａを備え、コンパレータ５と、所定の過電流検出用しきい値電圧Ｖｌｉｍを生成する定電圧源５１とをさらに備えた点が異なる。また、電流検出回路３Ａは、電流検出回路３に比較して、ｐＭＯＳトランジスタＰ２ａと、抵抗Ｒ４ａとをさらに備えた点が異なる。
【００３０】
電流検出回路３Ａにおいて、ｐＭＯＳトランジスタＰ２ａは、ｐＭＯＳトランジスタＰ２と同一のサイズを有し、抵抗Ｒ４ａは抵抗Ｒ４と同一の抵抗値を有する。さらに、ｐＭＯＳトランジスタＰ１，Ｐ２及びＰ２ａはカレントミラー回路ＣＭ１ａを構成し、抵抗Ｒ４ａは電流電圧変換回路３５を構成する。ｐＭＯＳトランジスタｐ２Ａには、ｐＭＯＳトランジスタＰ２に流れる電流ｉ４と同一の電流ｉ４が流れる。さらに、ｐＭＯＳトランジスタｐ２Ａに流れる電流ｉ４は、抵抗Ｒ４ａに流れ、抵抗Ｒ４ａの抵抗値と電流ｉ４とによって決定される抵抗Ｒ４ａの両端電圧は、スイッチング連流検出電圧Ｖｓｅｎｓｅとしてコンパレータ５の非反転入力端子に出力される。
【００３１】
また、定電圧源５１からの過電流検出用しきい値電圧Ｖｌｉｍはコンパレータ５の反転入力端子に出力される。ここで、過電流検出用しきい値電圧Ｖｌｉｍは、例えば、常温時のスイッチング電流Ｉｓｗ１の上限である所定のスイッチング電流しきい値Ｉａに対応する電圧に設定される。コンパレータ５は、スイッチング電流検出電圧Ｖｓｅｎｓｅを過電流検出用しきい値電圧Ｖｌｉｍと比較し、スイッチング電流検出電圧Ｖｓｅｎｓｅが過電流検出用しきい値電圧Ｖｌｉｍより大きいときは、スイッチング電流Ｉｓｗ１がスイッチング電流しきい値Ｉａより大きい過電流状態であることを示すハイレベルの過電流検出信号Ｓ５を生成する。一方、スイッチング電流検出電圧Ｖｓｅｎｓｅが過電流検出用しきい値電圧Ｖｌｉｍ以下であるときは、スイッチング電流Ｉｓｗ１がスイッチング電流しきい値Ｉａ未満であることを示すローレベルの過電流検出信号Ｓ５を生成する。過電流検出信号Ｓ５は制御論理回路２に出力され、制御論理回路２は、ハイレベルの過電流検出信号Ｓ５に応答してｎＭＯＳトランジスタＮ１をオフするための制御信号Ｓ２を生成してｎＭＯＳトランジスタＮ１のゲート及びタイミング制御回路１１に出力する。
【００３２】
スロープ電流生成回路４は、インバータ４３と、所定の定電流ｉｒｅｆを生成する定電流源４２と、ボルテージフォロワ回路である演算増幅器４１と、カレントミラー回路を構成するｐＭＯＳトランジスタＰ３及びＰ４と、ｎＭＯＳトランジスタＮ４及びＮ５と、抵抗Ｒ５と、コンデンサＣ１とを備えて構成される。ここで、定電流源４２とコンデンサＣ１とは内部電源１５０と入力端子Ｔ２との間に接続され、ｎＭＯＳトランジスタＮ４はコンデンサＣ１に並列に接続される。また、ｐＭＯＳトランジスタＰ３及びＰ４の各ソースは内部電源１５０に接続される。
【００３３】
タイミング制御回路１１からの制御信号Ｓ１１は、インバータ４３を介してｎＭＯＳトランジスタＮ４のゲートに出力される。ｎＭＯＳトランジスタＮ２のオン時に、ｎＭＯＳトランジスタＮ４はオフされ、コンデンサＣ１は定電流ｉｒｅｆにより充電される。コンデンサＣ１の両端電圧は、コンデンサの容量と定電流ｉｒｅｆによって決定される傾きを有するスロープ電圧になる。一方、ｎＭＯＳトランジスタＮ２のオフ時に、ｎＭＯＳトランジスタＮ４はオンされ、コンデンサＣ１は放電される。さらに、コンデンサＣ１の両端電圧は演算増幅器４１により電流に変換され、変換後の電流はｐＭＯＳトランジスタＰ３及びＰ４からなるカレントミラー回路によりスロープ電流Ｉｓｌｏｐｅに変換される。スロープ電流Ｉｓｌｏｐｅは、ｐＭＯＳトランジスタＰ２に流れる電流ｉ４に加算され、加算後の電流（Ｉｓｌｏｐｅ＋ｉ４）が抵抗Ｒ４に流れる。そして、抵抗Ｒ４の両端電圧（（Ｉｓｌｏｐｅ＋ｉ４）×ｒ４）は、スロープ電圧Ｖｓとしてコンパレータ１の非反転入力端子に出力される。
【００３４】
図５は、低温時、常温時及び高温時における図４の電圧Ｖ１と、図４の電圧Ｖ１に対してスロープ補償を行ったときの低温時、常温時及び高温時におけるスロープ電圧Ｖｓとを示すグラフである。図５に示すように、電圧Ｖ１は温度に比例して大きくなるので、図４の電圧Ｖ１に対してスロープ補償を行うと、スロープ電圧Ｖｓにおけるスイッチング電流Ｉｓｗ１に対するスロープ電流Ｉｓｌｏｐｅの割合が温度に依存して変化してしまう。このため、スイッチング電流Ｉｓｗ１に対するスロープ電流Ｉｓｌｏｐｅの割合が小さい場合には、サブハーモニック発振を起こすことがあった。
【００３５】
図６は、低温時、常温時及び高温時における図４の電圧Ｖ１と、低温時、常温時及び高温時における図４のスロープ電圧Ｖｓとを示すグラフである。図６に示すように、本実施形態によれば、温度に実質的に依存しないスイッチング電流検出電圧Ｖｓｅｎｓｅを生成し、当該スイッチング電流検出電圧Ｖｓｅｎｓｅに対してスロープ補償を行うので、スロープ電圧Ｖｓにおけるスイッチング電流Ｉｓｗ１に対するスロープ電流Ｉｓｌｏｐｅの割合は温度に実質的に依存せずに一定になる。このため、温度によらずにサブハーモニック発振を防止できる。なお、抵抗Ｒ４とＲ５とは同一の製造プロセスで製造することが好ましい。これにより、プロセスばらつきに起因するスロープ電圧Ｖｓのバラツキをキャンセルできる。
【００３６】
図７は、図４のスイッチング電流Ｉｓｗ１と、低温時、常温時及び高温時の電圧Ｖ１との間の関係を示すグラフである。図７に示すように、電圧Ｖ１は、温度に比例して大きくなる。従って、例えば、コンパレータ５により電圧Ｖ１を過電流検出用しきい値電圧Ｖｌｉｍと比較する場合、常温時はスイッチング電流Ｉｓｗ１が電流Ｉａであるときに過電流状態が検出されるが、低温時はスイッチング電流Ｉｓｗ１が電流Ｉｂ（＞Ｉａ）であるときに過電流状態がされ、高温時はスイッチング電流Ｉｓｗ１が電流Ｉｃ（＜Ｉａ）であるときに過電流状態がされてしまう。
【００３７】
図８は、図４のスイッチング電流Ｉｓｗ１と、低温時、常温時及び高温時のスイッチング電流検出電圧Ｖｓｅｎｓｅとの間の関係を示すグラフである。図４のスイッチングレギュレータ１０によれば、コンパレータ５により、温度に実質的に依存しないスイッチング電流検出電圧Ｖｓｅｎｓｅを過電流検出用しきい値電圧Ｖｌｉｍと比較するので、温度に依存せずに、スイッチング電流Ｉｓｗ１が電流Ｉａであるときに過電流状態が検出される。すなわち、過電流状態の検出時のスイッチング電流Ｉｓｗ１はｎＭＯＳトランジスタＮ１のオン抵抗に依存せず、過電流状態を安定して検出できる。
【００３８】
図９は、図１の電流検出回路３を備えたスイッチングレギュレータ１０Ｂの構成を示す回路図である。図９において、スイッチングレギュレータ１０Ｂは、図４のスイッチングレギュレータ１０Ａに比較して、電流検出回路３Ａに代えて図１の電流検出回路３を備え、抵抗値ｒ６を有する抵抗Ｒ６をさらに備えた点が異なる。抵抗Ｒ６は、ｐＭＯＳトランジスタＰ２と抵抗Ｒ４との間の接続点と、ｐＭＯＳトランジスタＰ４のドレインとの間に接続され、抵抗Ｒ６とｐＭＯＳトランジスタＰ４のドレインとの間の接続点はコンパレータ１の非反転入力端子に接続される。このとき、スロープ電圧Ｖｓは、Ｖｓｅｎｓｅ＋Ｉｓｌｏｐｅ×ｒ６となる。ここで、抵抗値ｒ６は、スロープ電流Ｉｓｌｏｐｅと抵抗Ｒ４とによって発生する電圧がスイッチング電流検出電圧Ｖｓｅｎｓｅに与える影響を最小にするために、抵抗値ｒ４より十分に大きいように設定される。
【００３９】
図９のスイッチングレギュレータ１０Ｂは、図４のスイッチングレギュレータ１０Ａと同様の作用効果を奏する。
【００４０】
第２の実施形態．
図１０は、本発明の第２の実施形態に係る電流検出回路３Ｂを備えたスイッチングレギュレータ１０Ｃの構成を示す回路図である。スイッチングレギュレータ１０Ｃは、図１のスイッチングレギュレータ１０に比較して、電流検出回路３に代えて電流検出回路３Ｂを備えた点のみが異なる。また、電流検出回路３Ｂは、電流検出回路３に比較して、電圧電流変換回路３４、電流電圧変換回路３５及びカレントミラー回路ＣＭ１に代えて、電圧電流変換回路３４Ａ、電流電圧変換回路３５Ａ及びカレントミラー回路ＣＭ２を備えた点が異なる。以下、電流検出回路３Ｂと電流検出回路３との間の相違点のみを説明する。
【００４１】
図１０において、電圧電流変換回路３４Ａは、演算増幅器３１と、ｎＭＯＳトランジスタＮ３と、抵抗Ｒ３，Ｒ３１，Ｒ３２と、ヒューズＦ１，Ｆ２とを備えて構成される。抵抗Ｒ３，Ｒ３１及びＲ３２は、ｎＭＯＳトランジスタＮ３のソースと入力端子Ｔ２との間に直列に接続され、ヒューズＦ１及びＦ２はそれぞれ抵抗Ｒ３１及びＲ３２に並列に接続される。また、電流電圧変換回路３５Ａは、抵抗Ｒ４，Ｒ４１，Ｒ４２と、ヒューズＦ３，Ｆ４とを備えて構成される。抵抗Ｒ４，Ｒ４１及びＲ４２は、ｐＭＯＳトランジスタＰ２のソースと入力端子Ｔ２との間に直列に接続され、ヒューズＦ３及びＦ４はそれぞれ抵抗Ｒ４１及びＲ４２に並列に接続される。さらに、カレントミラー回路ＣＭ２は、ｐＭＯＳトランジスタＰ１，Ｐ２，Ｐ２１及びＰ２２と、ヒューズＦ５及びＦ６とを備えて構成される。ｐＭＯＳトランジスタＰ２１及びＰ２２はｐＭＯＳトランジスタＰ２に並列に接続され、ヒューズＦ５は内部電源１５０とｐＭＯＳトランジスタＰ２１のソースとの間に接続され、ヒューズＦ６は内部電源１５０とｐＭＯＳトランジスタＰ２２のソースとの間に接続される。
【００４２】
ヒューズＦ１〜Ｆ６は、スイッチングレギュレータ１０Ｃの製造時のトリミング工程において、スイッチング電流検出電圧Ｖｓｅｎｓｅが温度に実質的に依存しないようにあらかじめ選択的に切断される。具体的には、ヒューズＦ１及びＦ２を切断するか否かに応じて、抵抗Ｒ３と入力端子Ｔ２との間の抵抗の抵抗値を４通りのうちの１つに設定できる。また、ヒューズＦ３及びＦ４を切断するか否かに応じて、抵抗Ｒ４と入力端子Ｔ２との間の抵抗の抵抗値を４通りのうちの１つに設定できる。さらに、ヒューズＦ５及びＦ６を切断するか否かに応じて、カレントミラー回路ＣＭ２のミラー比を４通りのうちの１つに設定できる。従って、本実施形態によれば、電流検出回路３Ｂを構成する各素子の特性にバラツキがあっても、温度に実質的に依存しないスイッチング電流検出電圧Ｖｓｅｎｓｅを生成できる。
【００４３】
なお、本実施形態において、抵抗回路３４は３個の抵抗Ｒ３，Ｒ３１，Ｒ３２と、２個のヒューズＦ１，Ｆ２を備え、電流電圧変換回路３５Ａは３個の抵抗Ｒ４，Ｒ４１，Ｒ４２と、２個のヒューズＦ３，Ｆ４を備え、カレントミラー回路ＣＭ２は３個のｐＭＯＳトランジスタＰ２，Ｐ２１，Ｐ２２と、２個のヒューズＦ５，Ｆ６を備えたが、本発明はこれに限られない。抵抗回路３４及び３５はそれぞれ、互いに直列に接続された複数の抵抗と、当該複数の第抵抗のうちの少なくとも１つにそれぞれ並列に接続された少なくとも１つのヒューズとを備えればよい。また、カレントミラー回路ＣＭ２は、ミラー比を設定するための複数のｐＭＯＳトランジスタと少なくとも１つのヒューズとを備えればよい。さらに、各ヒューズを、スイッチング電流検出電圧Ｖｓｅｎｓｅが温度に実質的に依存しないようにあらかじめ選択的に切断すればよい。
【００４４】
また、電流検出回路３Ｂは、電流検出回路３に比較して、電圧電流変換回路３４、電流電圧変換回路３５及びカレントミラー回路ＣＭ１に代えて、電圧電流変換回路３４Ａ、電流電圧変換回路３５Ａ及びカレントミラー回路ＣＭ２を備えたが、本発明はこれに限られない。電流検出回路３において、電圧電流変換回路３４、電流電圧変換回路３５及びカレントミラー回路ＣＭ１のうちの少なくとも１つを、電圧電流変換回路３４Ａ、電流電圧変換回路３５Ａ及びカレントミラー回路ＣＭ２に置き換えてもよい。
【００４５】
第３の実施形態．
図１１は、本発明の第３の実施形態に係る電流検出回路３Ｃを備えたスイッチングレギュレータ１０Ｄの構成を示す回路図である。スイッチングレギュレータ１０Ｄは、コンパレータ１と、制御論理回路２Ａと、電流検出回路３Ｃと、帰還回路９Ａと、タイミング制御回路１１Ａと、スイッチング素子であるｐＭＯＳトランジスタＰ５と、ｎＭＯＳトランジスタＮ６と、コイル１２０と、コンデンサ１２１と、抵抗１２４及び１２５と、基準電圧源１２２と、演算増幅器１２３と、入力端子Ｔ１及びＴ２と、出力端子Ｔ３及びＴ４とを備えて構成される。
【００４６】
また、電流検出回路３Ｃは、ｐＭＯＳトランジスタＰ６と、抵抗Ｒ７及びＲ８を備えた電流電圧変換回路３６と、電圧電流変換回路３７と、ｎＭＯＳトランジスタＮ７及びＮ８を備えたカレントミラー回路ＣＭ３と、抵抗Ｒ１０を備えた電流電圧変換回路３８とを備えて構成される。さらに、電圧電流変換回路３７は、ボルテージフォロワ回路である演算増幅器３２と、抵抗Ｒ９と、ｐＭＯＳトランジスタＰ７とを備えて構成される。
【００４７】
図１１において、直流の入力電圧Ｖｉｎは、入力端子Ｔ１とＴ２との間に出力される。低電位側の入力端子Ｔ２は接地されるとともに、コンデンサ１２１の第１の電極と出力端子Ｔ４とに接続される。また、高電位側の入力端子Ｔ１は、ｐＭＯＳトランジスタＰ３と、ｎＭＯＳトランジスタＮ６とを介して入力端子Ｔ２に接続される。ｐＭＯＳトランジスタＰ５とｎＭＯＳトランジスタＮ６との間の接続点は、コイル１２０を介して出力端子Ｔ３に接続されるとともに、コンデンサ１２１の第２の電極に接続される。出力端子Ｔ３とＴ４との間の出力電圧Ｖｏｕｔは負荷１００に出力される。このとき、負荷１００には出力電流Ｉｏｕｔが流れる。
【００４８】
さらに、出力電圧Ｖｏｕｔは抵抗１２４及び１２５によって分圧され、演算増幅器１２３の非反転入力端子に出力される。また、基準電圧源１２２からの所定の基準電圧は演算増幅器１２３の反転入力端子に出力される。そして、演算増幅器１２３は、分圧後の出力電圧Ｖｏｕｔと基準電圧源１２２からの所定の基準電圧との間の誤差電圧Ｖｅを生成して、コンパレータ１の非反転入力端子に出力する。
【００４９】
ｐＭＯＳトランジスタＰ５は制御論理回路２Ａからの制御信号Ｓ２ｐに従ってオンオフ制御され、ｐＭＯＳトランジスタＰ３にはスイッチング電流Ｉｓｗ１が流れる。また、タイミング制御回路１１Ａは、ｐＭＯＳトランジスタＰ５をオンさせるための制御信号Ｓ２ｐを所定の遅延時間だけ遅延させる一方、ｐＭＯＳトランジスタＰ５をオフさせるための制御信号Ｓ２ｐを所定の先行時間だけ先行させることにより制御信号Ｓ１１Ａを生成して、ｐＭＯＳトランジスタＰ６のゲートに出力する。なお、上述した遅延時間及び先行時間は、ｐＭＯＳトランジスタＰ５のオン期間及びオフ期間に比較して十分に短いように設定され、ｐＭＯＳトランジスタＰ６は、ｐＭＯＳトランジスタＰ５と実質的に連動してオンオフされる。
【００５０】
電流検出回路３Ｃにおいて、ｐＭＯＳトランジスタＰ６のドレインはｐＭＯＳトランジスタＰ５のドレインに接続される一方、ソースは抵抗Ｒ７及びＲ８を介して入力端子Ｔ１に接続される。ｐＭＯＳトランジスタＰ５及びＰ６はハイレベルの制御信号Ｓ２ｐ及びＳ１１Ａにそれぞれ応答してオンし、ｐＭＯＳトランジスタＰ５にスイッチング電流Ｉｓｗ１が流れるとき、ｐＭＯＳトランジスタＰ６に、スイッチング電流Ｉｓｗ１に比例する検出電流Ｉｓｗ２が流れる。ここで、ｐＭＯＳトランジスタＰ５のオン抵抗はｐＭＯＳトランジスタＰ６のオン抵抗に比べて十分に大きく、スイッチング電流Ｉｓｗ１は検出電流Ｉｓｗ２より十分に大きい。そして、ｐＭＯＳトランジスタＰ５及びＰ６がオンしているとき、スイッチング電流Ｉｓｗ１及びｐＭＯＳトランジスタＰ５のオン抵抗によって決定されるｐＭＯＳトランジスタＰ５のドレイン電圧は、抵抗Ｒ７及びＲ８によって所定の分圧比で分圧され、分圧後の電圧Ｖ１は演算増幅器３２の非反転入力端子に出力される。なお、上述した分圧比は、電圧Ｖ１が演算増幅器３２の入力電圧範囲内において最大になるように設定される。
【００５１】
さらに、電圧Ｖ１は、演算増幅器３２と、ｐＭＯＳトランジスタＰ７とを介して抵抗Ｒ９の一端に印加される。これにより、抵抗Ｒ９には、抵抗Ｒ９の抵抗値ｒ９と電圧Ｖ１とによって決定される電流ｉ９（ｉ９＝ｒ９×Ｖ１）が流れる。そして、電流ｉ９は、カレントミラー回路ＣＭ３によって電流ｉ１０に変換され、電流ｉ１０は抵抗Ｒ１０に流れる。抵抗Ｒ１０の抵抗値ｒ１０と電流ｉ１０とによって決定される抵抗Ｒ１０の両端電圧は、スイッチング電流検出電圧Ｖｓｅｎｓｅ（Ｖｓｅｎｓｅ＝ｉ１０×ｒ１０）として帰還回路９に出力される。なお、抵抗Ｒ８、Ｒ９及びＲ１０の高電位側の各一端は、スイッチングレギュレータ１０Ｄの内部電源１５０に接続される。
【００５２】
さらに、帰還回路９Ａは、入力されるスイッチング電流検出電圧Ｖｓｅｎｓｅに対してスロープ補償を行い、スロープ補償後のスロープ電圧Ｖｓをコンパレータ１の反転入力端子に出力する。制御論理回路２Ａは、コンパレータ１からの出力信号に基づいて、出力電圧Ｖｏｕｔが所定の電圧になるように制御信号Ｓ２ｐ及びＳ２ｎを生成し、制御信号Ｓ２ｐを、ｐＭＯＳトランジスタＰ５のゲート及びタイミング制御回路１１Ａに出力する一方、制御信号Ｓ２ｎを、ｎＭＯＳトランジスタＮ６のゲートに出力する。
【００５３】
次に、抵抗Ｒ９及びＲ１０の各抵抗値ｒ９及びｒ１０の設定方法を説明する。まず始めに、ｎＭＯＳトランジスタＮ７とＮ８との間のサイズ比がｎ：ｍであるとき、スイッチング電流検出電圧Ｖｓｅｎｓｅは次式で表される。
【００５４】
Ｖｓｅｎｓｅ＝Ｖ１×（ｎ／ｍ）×（ｒ１０／ｒ９）
【００５５】
ここで、一般に、ｐＭＯＳトランジスタＰ５のオン抵抗は動作温度に比例して大きくなる正の温度特性を有する。従って、スイッチング電流Ｉｓｗ１は、温度が高いほど大きくなり、ｐＭＯＳトランジスタＰ５及びＰ６の各ドレイン電圧は、温度が高いほど大きくなる。このため、電圧Ｖ１は温度に比例して大きくなる。
【００５６】
温度がΔＴ（＞０）だけ変化したときの抵抗値ｒ９の変化量がΔｒ９であり、抵抗値ｒ１０の変化量がΔｒ１０であり、電圧Ｖ１の変化量がΔＶ１（＞０）あるとき、スイッチング電流検出電圧Ｖｓｅｎｓｅは次式で表される。
【００５７】
Ｖｓｅｎｓｅ＝（Ｖ１＋ΔＶ１）×（ｎ／ｍ）×（ｒ１０＋Δｒ１０）／（ｒ９＋Δｒ９）
【００５８】
本実施形態では、正の温度特性を有する抵抗Ｒ９（すなわち、Δｒ９＞０である。）と、負の温度特性を有する抵抗Ｒ１０（すなわち、Δｒ１０＜０である。）とを用いて、温度変化時の電圧Ｖ１の変化を打ち消し、温度が変化しても実質的に変化しないスイッチング電流検出電圧Ｖｓｅｎｓｅを生成する。
【００５９】
以上説明したように、本実施形態に係る電流検出回路３Ｃは、
（ａ）温度変化に応じて変化するオン抵抗を有するｐＭＯＳトランジスタＰ５に並列に接続され、ｐＭＯＳトランジスタＰ５に流れるスイッチング電流Ｉｓｗ１に比例する検出電流Ｉｓｗ２を流すｐＭＯＳトランジスタＰ６と、
（ｂ）検出電流Ｉｓｗ２を、温度変化に応じて変化する電圧Ｖ１に変換する電流電圧変換回路３６と、
（ｃ）抵抗Ｒ９を備え、変換後の電圧Ｖ１を抵抗Ｒ９に印加することにより、変換後の電圧Ｖ１を電流ｉ９に変換する電圧電流変換回路３７と、
（ｄ）電流ｉ９を所定のミラー比で電流ｉ１０に変換するカレントミラー回路ＣＭ３と、
（ｅ）抵抗Ｒ１０を備え、電流ｉ１０を抵抗Ｒ１０に流すことにより、電流ｉ１０をスイッチング電流Ｉｓｗ１に比例するスイッチング電流検出電圧Ｖｓｅｎｓｅに変換して出力する電流電圧変換回路３８とを備え、
抵抗Ｒ９及びＲ１０の各抵抗値は、スイッチング電流検出電圧Ｖｓｅｎｓｅが温度に実質的に依存しないように設定されたことを特徴とする。
【００６０】
従って、本実施形態に係る電流検出回路３Ｃによれば、動作温度が変化しても、スイッチング電流Ｉｓｗ１に比例し、かつ温度に実質的に依存しない従来技術に比較して安定したスイッチング電流検出電圧Ｖｓｅｎｓｅを出力できる。
【００６１】
また、抵抗Ｒ７及びＲ８の直列接続回路の分圧比は、電圧Ｖ１が演算増幅器３２の入力電圧範囲内において最大になるように設定されるので、１つの抵抗のみを用いて電圧Ｖ１を生成する場合に比較して、電圧Ｖ１のノイズ特性を改善できる。
【００６２】
なお、本実施形態に係る電流検出回路３Ｃにおいて、電流検出回路３Ｂと同様に、抵抗Ｒ９及びＲ１０の各抵抗値と、カレントミラー回路ＣＭ３のミラー比とを、トリミングにより調整できるように構成してもよい。
【００６３】
また、上記各実施形態において、スイッチング素子であるｎＭＯＳトランジスタＮ１及びｐＭＯＳトランジスタ５のオン抵抗は正の温度特性を有したが、本発明はこれに限られない。スイッチング素子は、負の温度特性を有しても用いてもよい。この場合、例えば、第１の実施形態に係る電流検出回路３において、負の温度特性を有する抵抗Ｒ３と、正の温度特性を有する抵抗Ｒ４とを用いて、温度変化時の電圧Ｖ１の変化を打ち消し、温度が変化しても実質的に変化しないスイッチング電流検出電圧Ｖｓｅｎｓｅを生成すればよい。また、第３の実施形態に係る電流検出回路３Ｃにおいて、負の温度特性を有する抵抗Ｒ９と、正の温度特性を有する抵抗Ｒ１０とを用いて、温度変化時の電圧Ｖ１の変化を打ち消し、温度が変化しても実質的に変化しないスイッチング電流検出電圧Ｖｓｅｎｓｅを生成すればよい。すなわち、抵抗Ｒ３及びＲ９は、スイッチング素子のオン抵抗の温度特性と同一極性の温度特性を有し、抵抗Ｒ４及びＲ１０は、スイッチング素子のオン抵抗の温度特性と逆極性の温度特性を有していればよい。
【符号の説明】
【００６４】
１…コンパレータ、
２，２Ａ…制御論理回路、
３，３Ａ，３Ｂ，３Ｃ…電流検出回路、
４…スロープ電流生成回路、
８，９，９Ａ…帰還回路、
１１，１１Ａ…タイミング制御回路。
【先行技術文献】
【特許文献】
【００６５】
【特許文献１】特開２００６−３１１６３４号公報
【特許文献２】特許第４７２６５３１号公報
【特許文献３】特開２００５−２９５３６０号公報
【特許文献４】特開２００９−７１９５１号公報
【図１】
2014057402.tif 000003
【図２】
2014057402.tif 000004
【図３】
2014057402.tif 000005
【図４】
2014057402.tif 000006
【図５】
2014057402.tif 000007
【図６】
2014057402.tif 000008
【図７】
2014057402.tif 000009
【図８】
2014057402.tif 000010
【図９】
2014057402.tif 000011
【図１０】
2014057402.tif 000012
【図１１】
2014057402.tif 000013
【手続補正書】
【提出日】平成24年9月20日(2012.9.20)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2014057402.tif 000014
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2014057402.tif 000015
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2014057402.tif 000016