(57)【要約】【課題】本発明は、信頼性に優れた大容量積層セラミック電子部品及びその製造方法に関する。【解決手段】誘電体層１を含むセラミック本体１０と、誘電体層１を介して対向配置される内部電極２１，２２と、セラミック本体１０の外側に形成され、内部電極２１，２２と電気的に連結される外部電極３１．３２とを含む。内部電極２１，２２は内部電極厚の７０％〜１００％の大きさである第１セラミック粉末（ＢａＴｉＯ３）１１を含む積層セラミック電子部品を提供する。本発明によれば、内部電極と誘電体間の収縮と引張差により発生する切れを改善し、容量及び信頼性に優れた大容量積層セラミック電子部品を具現できる。【選択図】図３
2014093516.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を含むセラミック本体と、
前記誘電体層を介して対向配置される内部電極と、
前記セラミック本体の外側に形成され、前記内部電極と電気的に連結される外部電極と、を含み、
前記内部電極は、内部電極厚の７０％〜１００％の大きさである第１セラミック粉末（ＢａＴｉＯ３）を含む積層セラミック電子部品。
【請求項２】
前記第１セラミック粉末は、３００ｎｍ〜４００ｎｍの大きさである請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１セラミック粉末は、内部電極の２質量％〜１０質量％含まれる請求項１に記載の積層セラミック電子部品。
【請求項４】
前記内部電極は、内部電極厚の１％〜２０％の大きさである第２セラミック粉末（ＢａＴｉＯ３）を含む請求項１に記載の積層セラミック電子部品。
【請求項５】
前記第２セラミック粉末は、１０ｎｍ〜５０ｎｍの大きさである請求項４に記載の積層セラミック電子部品。
【請求項６】
前記第１及び第２セラミック粉末は、第２セラミック粉末１００重量％に対し、第１セラミック粉末が２．５重量％〜１２．５重量％含まれる請求項４に記載の積層セラミック電子部品。
【請求項７】
前記誘電体層の積層数は、１００〜１０００である請求項１に記載の積層セラミック電子部品。
【請求項８】
前記セラミック本体はチタン酸バリウム（ＢａＴｉＯ３）を含む請求項１に記載の積層セラミック電子部品。
【請求項９】
誘電体層を含むセラミックグリーンシートを設ける段階と、
導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層して焼結し、内部に対向配置される内部電極を含むセラミック本体を形成する段階と、  前記セラミック本体の上下面及び端部に外部電極を形成する段階と、を含み、
前記内部電極用導電性ペーストを形成する時、内部電極厚の７０％〜１００％の大きさである第１セラミック粉末を含む積層セラミック電子部品の製造方法。
【請求項１０】
前記第１セラミック粉末は、３００ｎｍ〜４０００ｎｍの大きさである請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記第１セラミック粉末は、内部電極の２質量％〜１０質量％含まれる請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記内部電極は、内部電極厚の１％〜２０％の大きさである第２セラミック粉末を含む請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記第２セラミック粉末は、１０ｎｍ〜５０ｎｍの大きさである請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記第１及び第２セラミック粉末は、第２セラミック粉末１００重量％に対し、第１セラミック粉末が２．５重量％〜１２．５重量％含まれる請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１５】
前記導電性金属粉末は銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上である請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１６】
前記誘電体層の積層数は、１００〜１０００である請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１７】
前記セラミック本体は、チタン酸バリウムを含む請求項９に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性に優れた大容量積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
最近では、電子製品の小型化の傾向に伴い、積層セラミック電子部品も小型化、且つ大容量化が要求されている。
【０００３】
そのため、誘電体と内部電極の薄膜化、多層化が多様な方法で試されており、最近では、誘電体層の厚さが薄く、積層数が増加した積層セラミック電子部品が製造されている。
【０００４】
積層セラミックキャパシタの一般的な製造方法は、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、導電性ペーストを印刷して内部電極を形成して、セラミックシートをフィルムから分離してグリーンセラミック積層体を作製する。該グリーンセラミック積層体を高温、高圧で圧着して硬いグリーン積層体（Ｂａｒ）として、切断工程を経てグリーンチップを製造する。その後、か焼、焼成、研磨、外部電極の塗布、及びメッキ工程を経てセラミック積層キャパシタが完成される。
【０００５】
このとき、内部電極と誘電体間の収縮及び引張差によるストレスによって切れが発生する場合があり、切れる部分は、添加剤とニッケル間の反応により二次相の形態で存在し、この二次相は容量及びＢＤＶに悪影響を与えるという問題がある。
【０００６】
従って、５０ｎｍ以下の第２セラミック粉末（ＢａＴｉＯ３）でニッケルの収縮を制御しながら、内部電極厚に近い３００ｎｍ以上の第１セラミック粉末（ＢａＴｉＯ３）を適用して自然に切れるようにし、誘電体と内部電極間の焼成温度差によるストレスを緩和させ、切れた部位に誘電特性を有する誘電体を満たすことで、容量及び絶縁破壊電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）（ＢＤＶ）の負効果を減少させて信頼性を改善する必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国公開特許第２００６−００７９８９７号公報
【特許文献２】韓国公開特許第２０１２−００３２５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、内部電極と誘電体間の収縮及び引張差により発生する切れを改善するために、内部電極層に、内部電極厚ほどの第１セラミック粉末（ＢａＴｉＯ３）を適用し、容量及び信頼性に優れた大容量積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、誘電体層を含むセラミック本体と、上記誘電体層を介して対向配置される内部電極と、上記セラミック本体の外側に形成され、上記内部電極と電気的に連結される外部電極とを含み、上記内部電極は内部電極厚の７０％〜１００％の大きさである第１セラミック粉末（ＢａＴｉＯ３）を含む積層セラミック電子部品を提供する。
【００１０】
上記第１セラミック粉末は、３００ｎｍ〜４００ｎｍの大きさであってもよい。
【００１１】
上記第１セラミック粉末は、内部電極の２質量％〜１０質量％含まれてもよい。
【００１２】
上記内部電極は、内部電極厚の１％〜２０％の大きさである第２セラミック粉末（ＢａＴｉＯ３）を含んでもよい。
【００１３】
上記第２セラミック粉末は、１０ｎｍ〜５０ｎｍの大きさであってもよい。
【００１４】
上記第１及び第２セラミック粉末は、第２セラミック粉末１００重量％に対し、第１セラミック粉末が２．５重量％〜１２．５重量％含まれてもよい。
【００１５】
上記誘電体層の積層数は、１００〜１０００であってもよい。
【００１６】
上記セラミック本体は、チタン酸バリウム（ＢａＴｉＯ３）を含んでもよい。
【００１７】
本発明の他の実施形態は、誘電体層を含むセラミックグリーンシートを設ける段階と、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して焼結し、内部に対向配置される内部電極を含むセラミック本体を形成する段階と、上記セラミック本体の上下面及び端部に外部電極を形成する段階とを含み、上記内部電極用導電性ペーストを形成するとき、内部電極厚の７０％〜１００％の大きさである第１セラミック粉末を含む積層セラミック電子部品の製造方法を提供する。
【００１８】
上記第１セラミック粉末は、３００ｎｍ〜４００ｎｍの大きさであってもよい。
【００１９】
上記第１セラミック粉末は、内部電極の２質量％〜１０質量％含まれてもよい。
【００２０】
上記内部電極は、内部電極厚の１％〜２０％の大きさである第２セラミック粉末を含んでもよい。
【００２１】
上記第２セラミック粉末は、１０ｎｍ〜５０ｎｍの大きさであってもよい。
【００２２】
上記第１及び第２セラミック粉末は、第２セラミック粉末１００重量％に対し、第１セラミック粉末が２．５重量％〜１２．５重量％含まれてもよい。
【００２３】
上記導電性金属粉末は銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上であってもよい。
【００２４】
上記誘電体層の積層数は、１００〜１０００であってもよい。
【００２５】
上記セラミック本体は、チタン酸バリウムを含んでよもい。
【発明の効果】
【００２６】
本発明によれば、内部電極と誘電体間の収縮及び引張差により発生する切れを改善し、容量及び信頼性に優れた大容量積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＢ−Ｂ’線断面図である。
【図３】内部電極の間に第１セラミック粉末が含まれている例を示す図である。
【図４】本発明の一実施形態による内部電極に、第１セラミック粉末が満たされたＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図５】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２８】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下に説明する実施形態には限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に、本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２９】
本発明の一実施例による積層セラミック電子部品は、セラミック層である誘電体層を利用し、上記誘電体層を介して、内部電極が互いに対向する構造を有する積層セラミックキャパシタ、積層バリスタ、サーミスタ、圧電素子、多層基板などにも適正に用いることができる。
【００３０】
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は、図１のＢ−Ｂ’断面図である。
【００３１】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向配置される複数の内部電極２１、２２と、これら複数の内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含む。
【００３２】
以下では、本発明の一実施形態による積層セラミック電子部品を、積層セラミックキャパシタとして説明するが、これに制限されるものではない。
【００３３】
本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は、図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で使用することができる。
【００３４】
本発明の一実施形態によると、上記誘電体層１を形成する原料は、十分な静電容量が得られる限り特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であってよい。
【００３５】
上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて、多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、又は分散剤などを添加してよい。
【００３６】
上記誘電体層１の形成に用いられるセラミック粉末の平均粒径は、特に制限されず、本発明の目的を達成するために調整することができるが、例えば、４００ｎｍ以下に調整することができる。
【００３７】
上記内部電極２１、２２は、一端が上記セラミック本体１０の長さ方向の端面に交互に露出させることができる。
【００３８】
上記内部電極２１、２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成することができる。
【００３９】
また、上記内部電極２１、２２はニッケル（Ｎｉ）を含んでもよく、上記セラミックは特に制限されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）であってもよい。
【００４０】
静電容量を形成するために、外部電極３１、３２が上記セラミック本体１０の外側に形成され、上記内部電極２１、２２と電気的に連結されてもよい。
【００４１】
上記外部電極３１、３２は、内部電極と同じ材質の導電性物質で形成することができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されてもよい。
【００４２】
また、上記外部電極３１、３２は、特に制限されないが、全体重量に対して６０重量％以下の導電性金属を含むことができる。
【００４３】
上記外部電極３１、３２は、上記金属粉末にガラスフリットを添加した導電性ペーストを塗布した後、焼成することで形成することができる。
【００４４】
積層セラミック電子部品は、誘電体層１と内部電極２１、２２が同時に焼成されるが、誘電体層１と内部電極２１、２２を構成する材料の焼結温度が異なるため、二つの材料間の収縮率に差が生じ、クラック（Ｃｒａｃｋ）が発生する可能性が高くなる。
【００４５】
従って、内部電極２１、２２に、１０ｎｍ〜５０ｎｍの大きさの第２セラミック粉末を添加すると、ニッケルの収縮を制御して収縮を遅延させる効果があり、３００ｎｍ〜４０００ｎｍの大きさである第１セラミック粉末１１を添加した場合には、内部電極２１、２２と誘電体層１間の収縮及び引張差による切れが防止される。
【００４６】
上記第２セラミック粉末と第１セラミック粉末１１は、誘電体層を形成する成分と同様に、チタン酸バリウム（ＢａＴｉＯ３）を用いる。これは、内部電極２１、２２と誘電体層１間の収縮及び引張差により発生する切れを改善するために、内部電極２１、２２の内部に誘電体層１を構成する成分と同じ物質を添加するものである。
【００４７】
上記第２セラミック粉末及び第１セラミック粉末１１は、内部電極２１、２２の全体重量に対し、２質量％〜１０質量％含まれるが、その量が２質量％以下であると、内部電極２１、２２の切れを防止するに十分ではなく、１０質量％以上が含まれると、内部電極２１、２２の切れを防止する量以上に過剰に含まれるため、適切ではない。
【００４８】
図３は、内部電極２１、２２の間に第１セラミック粉末１１が含まれている例を示す図である。
【００４９】
図３を参照すると、第１セラミック粉末１１が内部電極２１、２２の間に埋め込まれている形態で存在し、その大きさは、一般的に内部電極２１、２２の厚さの７０％〜１００％である。
【００５０】
図４は、上記実施例による内部電極２１、２２に内部電極２１、２２の厚さほどの第１セラミック粉末１１が満たされたＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【００５１】
以下、実施例を挙げて本発明をより詳しく説明するが、本発明はこれに制限されるものではない。
【００５２】
実施例１
本発明の実施形態により、０．３５μｍ及び０．４μｍ厚さの内部電極を用意し、内部電極を構成するニッケル粉末の大きさは１８０ｎｍ、第２セラミック粉末の大きさは２０ｎｍ、第１セラミック粉末の大きさは３００ｎｍとして準備した。第２セラミック粉末１００重量％に対し、第１セラミック粉末を１．２５％、２．５％、１２．５％及び３７．５％に変化させながら実験を行った。その結果を表１に示す。
【００５３】
【表１】
2014093516.tif 000003
１）容量：×（不良、９０％以下）、○（良好、９０〜９５％）、◎（非常に良好、９５％以上）
２）電極連結性：×（不良、８０％以下）、○（良好、８０〜８５％）、◎（非常に良好、８５％以上）
３）絶縁破壊電圧：×（不良、５０Ｖ以下）、○（良好、５０〜７５Ｖ）、◎（非常に良好、７５Ｖ以上）
【００５４】
表１に示すように、第２セラミック粉末１００重量％に対し、第１セラミック粉末の比率を１．２５％〜３７．５％にした場合、容量、電極連結性及び絶縁破壊電圧に優れることが分かる。
【００５５】
特に、第２セラミック粉末１００重量％に対し、第１セラミック粉末の比率が２．５％〜１２．５％の場合、容量、電極連結性及び絶縁破壊電圧が全て非常に優れていることが分かる。これは、第２セラミック粉末でニッケル粉末の収縮を制御し、且つ内部電極２１、２２の厚さに近い誘電体層１と同じ組成の第１セラミック粉末を適用し、内部電極２１、２２が切れた部分を内部電極２１、２２の厚さに近い第１セラミック粉末で満たすことで、誘電体層１と内部電極２１、２２間の焼成温度差によるストレスを緩和させ、内部電極２１、２２の切れを防止することができるためである。
【００５６】
従って、信頼性に優れた大容量の積層セラックミック電子部品を製造するためには、第２セラミック粉末１００重量％に対し、第１セラミック粉末の比率を２．５％〜１２．５％にすべきであることが分かる。
【００５７】
比較例１
本発明の実施形態により、０．３５μｍ及び０．４μｍの厚さの内部電極を用意した。また、内部電極を構成するニッケル粉末の大きさを１８０ｎｍ、第２セラミック粉末の大きさを２０ｎｍ、第１セラミック粉末の大きさを３００ｎｍとして用意した。第２セラミック粉末１００重量％に対し、第１セラミック粉末を０％、０．２５％、５０％、７５％及び１００％に変化させながら実験を行った。その結果を表２に示す。
【００５８】
【表２】
2014093516.tif 000004
１）容量：×（不良、９０％以下）、○（良好、９０〜９５％）、◎（非常に良好、９５％以上）
２）電極連結性：×（不良、８０％以下）、○（良好、８０〜８５％）、◎（非常に良好、８５％以上）
３）絶縁破壊電圧：×（不良、５０Ｖ以下）、○（良好、５０〜７５Ｖ）、◎（非常に良好、７５Ｖ以上）
【００５９】
表２に示すように、第２セラミック粉末１００重量％に対し、第１セラミック粉末の比率を０％〜０．２５％にするか、又は、５０％〜１００％にした場合は、容量、電極連結性及び絶縁破壊電圧が不良となることが分かる。
【００６０】
特に、第２セラミック粉末１００重量％に対し、第１セラミック粉末が含まれる比率により絶縁破壊電圧が不良となる場合はないが、第２セラミック粉末１００重量％に対し、第１セラミック粉末の比率を０％〜０．２５％にするか、又は、５０％〜１００％にした場合、容量や電極連結性の何れか一つは不良となることが分かる。
【００６１】
従って、第２セラミック粉末１００重量％に対し、第１セラミック粉末の比率を０％〜０．２５％にするか、又は、５０％〜１００％にすると、信頼性に優れた大容量の積層セラックミック電子部品を製造することは困難であることが分かる。
【００６２】
本発明の他の実施形態による積層セラミック電子部品において、上述した本発明の一実施形態による積層セラミック電子部品の説明と重複する部分の説明は、省略する。
【００６３】
図５は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【００６４】
図５を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層を含むセラミックグリーンシートを設ける段階（Ｓ１）と、導電性金属粉末及びセラミック粉末を含む内部電極用導電性ペーストを利用して上記セラミックグリーンシート上に内部電極パターンを形成する段階（Ｓ２）と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して焼結し（Ｓ３）、内部に対向配置される内部電極を含むセラミック本体を形成する段階（Ｓ４）と、上記セラミック本体の上下面及び端部に外部電極を形成する段階（Ｓ５）と、を含み、上記内部電極用導電性ペーストを形成するとき、内部電極厚の７０％〜１００％の大きさである第１セラミック粉末を含む積層セラミック電子部品の製造方法を提供する。
【００６５】
本発明の一実施形態による積層セラミック電子部品の製造方法は、まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーを、キャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックグリーンシートを用意する。これを用いて誘電体層を形成することができる。
【００６６】
上記セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍ厚さのシート状に製作することができる。
【００６７】
上記導電性金属粉末は銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上であってよい。
【００６８】
また、上記セラミック本体はチタン酸バリウム（ＢａＴｉＯ３）を含んでよい。
【００６９】
その他、上述した本発明の一実施形態による積層セラミック電子部品の特徴と同じ部分に対する説明は、省略する。
【００７０】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００７１】
１  誘電体層
１０  セラミック本体
１１  第１セラミック粉末
２１、２２  内部電極
３１、３２  外部電極
【図１】
2014093516.tif 000005
【図２】
2014093516.tif 000006
【図３】
2014093516.tif 000007
【図４】
2014093516.tif 000008
【図５】
2014093516.tif 000009