(57)【要約】【課題】回路の電気的特性のばらつきによらず、パルス幅変調符号を精度よく復号する復号化回路を提供する。【解決手段】加算機３２３が、第１メモリ３２１の記憶値（論理１ＬＯ幅）Ｌと第２メモリ３２２の記憶値（マージン）Ｍと加算して復号閾値Ｔthを求め、レベルタイマ３２５が、受信データＲＸにおける前方エッジＦＥから後方エッジまでの時間幅（レベル計時値ＴＬ）を計時する。比較器３２６は、レベル計時値ＴＬが復号閾値Ｔthより小さければ第１符号、レベル計時値ＴＬが復号閾値Ｔth以上であれば第２符号であると判断し、その判断結果に応じた値（第１符号であれば論理１／第２符号であれば論理０）を有する２値データを、復号された受信データＲＸＤとして出力する。ＬＯ幅書込制御部３２７は、比較器３２６で第１符号であると判断された時のレベル計時値ＴＬにより第１メモリ３２１の記憶値を更新する。【選択図】図５
2014030124.tif 000002
【特許請求の範囲】
【請求項１】
ビット境界で信号レベルが第１レベルから第２レベルに変化すると共にビットの途中で信号レベルが前記第２レベルから前記第１レベルに変化し、且つ前記第１レベルの継続時間と前記第２レベルの継続時間との比率が異なる二種類のパルス幅変調信号からなる伝送路符号に符号化された入力信号を２値データに復号して出力する復号化回路（３２）であって、
前記第２レベルの比率が小さい方のパルス幅変調信号を第１符号、第２レベルの比率が大きい方のパルス幅変調信号を第２符号として、前記第１符号での前記第２レベルの継続時間を記憶する第１記憶手段（３２１）と、
前記第１記憶手段に記憶された記憶値に、伝送路上における前記第１符号での前記第２レベルの継続時間と前記第２符号での前記第２レベルの継続時間との差より小さな値に設定されたマージンを加算したものを復号閾値として設定する閾値設定手段（３２３）と、
前記入力信号について前記第２レベルの継続時間を計時するレベル計時手段（３２５）と、
前記レベル計時手段での計時値であるレベル計時値と前記閾値設定手段により設定された復号閾値とを大小比較し、前記レベル計時値が前記復号閾値より小さければ前記第１符号、前記レベル計時値が前記復号閾値より大きければ前記第２符号であると判定し、判定結果に応じた２値データを出力する比較手段（３２６）と、
前記比較手段にて前記第１符号であると判定された時の前記レベル計時値に基づいて前記第１記憶手段の記憶値を更新する第１更新手段（３２７）と、
を備えることを特徴とする復号化回路。
【請求項２】
前記第１更新手段は、前記記憶値の更新を、前記比較手段にて前記第１符号であると判定される毎に実行することを特徴とする請求項１に記載の復号化回路。
【請求項３】
前記比較手段にて前記第２符号であると連続して判定されたビット数が予め規定された上限値を超えた場合に、前記第１記憶手段の記憶値を初期化する初期化手段（３２７，Ｓ１４０，Ｓ１７０〜Ｓ１９０）を備えることを特徴とする請求項２に記載の復号化回路。
【請求項４】
１ビットの継続時間を計時するビット計時手段（３２８）と、
前記マージンを記憶する第２記憶手段（３２２）と、
前記ビット計時手段での計時値であるビット計時値に、予め設定された係数を乗じることで求めた値によって、前記第２記憶手段の記憶値を更新する第２更新手段（３２９）と、
を備えることを特徴とする請求項１乃至請求項３のいずれか１項に記載の復号化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調符号を復号する復号化回路に関する。
【背景技術】
【０００２】
従来、車両に搭載される通信システムとして、ＣＡＮやＬＩＮ等、バス状の伝送路を利用するものが知られている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】佐藤道夫著「車載ネットワークシステム徹底解説」ＣＱ出版株式会社、２００５年１２月１日発行
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の通信システムにおいて効率の良い通信を行うには、伝送路を介して信号を送受信するために各ノードに設けられるトランシーバの動作を、互いに同期させることが望ましい。
【０００５】
このような同期を実現する手法の一つとして、いずれか一つのノードが、クロック成分を含む伝送符号によって符号化された信号を伝送路に送信し、他のノードは、伝送路上の信号からクロック成分を抽出して、自トランシーバで発生させた自走クロックを加工（分周等）することによって、その抽出したクロック成分に同期したバスクロックを生成し、そのバスクロックに従ってトランシーバを動作させることが考えられる。
【０００６】
そして、クロック成分を含む伝送符号の一つとして、変調度の異なる２種類のパルス幅変調（ＰＷＭ）信号を利用するもの（以下「ＰＷＭ符号」という）が知られている。このＰＷＭ符号の波形は、ビットの境界とビットの途中で信号レベルが変化する。以下では、ビットの境界に現れる信号レベルの変化を前方エッジ、ビットの途中に現れる信号レベルの変化を後方エッジと呼ぶものとする。但し、前方エッジ及び後方エッジは、一方が立ち下がりエッジ、他方が立ち上がりエッジとなる。
【０００７】
また、ＰＷＭ符号を復号する方法の一つとして、前方エッジのタイミングから一定時間経過したタイミングで信号レベルをサンプリングする方法が知られている。つまり、ＰＷＭ符号として使用する二つのＰＷＭ信号は、後方エッジのタイミングが互いに異なっていることにより、異なった信号レベルとなる期間が必ず生じるため、この期間を狙ってサンプリングタイミングが設定される。
【０００８】
ところで、復号化回路を含むトランシーバの電気的な特性（信号レベルを比較する閾値や回路素子の遅延時間）は個々にバラツキが存在するため、伝送路上の同じ波形の信号を取り込んだ場合でも、復号化回路に入力される信号（以下単に「入力信号」という）の波形、特に前方エッジや後方エッジのタイミングは、ノード（トランシーバ）毎に異なったものとなる。また、立ち上がりエッジと立ち下がりエッジとが同じように遅延するとは限らないため、前方エッジを基準とした後方エッジのタイミングも、入力信号と伝送路上の信号とで一致するとは限らず、しかも、ノード毎にばらついたものとなる。
【０００９】
従って、上記電気的特性のばらつきに基づいて想定される後方エッジのタイミングのバラツキに対して、伝送路上の信号における第１符号の後方エッジのタイミングと第２符号の後方エッジのタイミングとの時間差が十分に確保されていれば、復号化回路で固定されたサンプリングタイミングが使用されていても正しく復号を行うことができる。
【００１０】
しかし、伝送速度を高速にする等して、上記時間差を十分に確保できない場合には、図８に示すように、各ノードに共通のサンプリングタイミングＴｓを適用すると、ノードによって、正しく復号できる場合（図中ノードＡ参照）と復号できない場合（図中ノードＢ参照）とが生じてしまうという問題があった。
【００１１】
なお、図８では、問題点を把握しやすくするために、ノードＡとノードＢとで前方エッジのタイミングを同じにして示しているが、実際には前方エッジのタイミングも異なったものとなる。
【００１２】
本発明は、上記問題点を解決するために、回路の電気的特性のばらつきによらず、パルス幅変調符号を精度よく復号する復号化回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の復号化回路では、ビット境界で信号レベルが第１レベルから第２レベルに変化すると共にビットの途中で信号レベルが第２レベルから第１レベルに変化し、且つ第１レベルの継続時間と第２レベルの継続時間との比率が異なる二種類のパルス幅変調信号からなる伝送路符号（ＰＷＭ符号）に符号化された入力信号を２値データに復号して出力する。
【００１４】
また、本発明の復号化回路は、第１符号での第２レベルの継続時間を記憶する第１記憶手段を備えており、閾値設定手段が、第１記憶手段に記憶された記憶値に、伝送路上における第１符号での第２レベルの継続時間と第２符号での第２レベルの継続時間との差より小さな値に設定されたマージンを加算したものを復号閾値として設定する。
【００１５】
そして、レベル計時手段が、入力信号について第２レベルの継続時間を計時し、比較手段が、レベル計時手段での計時値であるレベル計時値と閾値設定手段により設定された復号閾値とを大小比較し、レベル計時値が復号閾値より小さければ第１符号、レベル計時値が復号閾値より大きければ前記第２符号であると判定し、判定結果に応じた２値データを出力する。
【００１６】
また、第１更新手段が、比較手段にて第１符号であると判定された時のレベル計時値に基づいて第１記憶手段の記憶値を更新する。
このように構成された本発明の復号化回路によれば、復号化回路毎に、実測値（第１符号のレベル計時値）に応じた復号閾値が設定されるため、回路の電気的特性のばらつきによらず、ＰＷＭ符号を精度よく復号することができる。
【００１７】
即ち、前方エッジを基準とした後方エッジのタイミング（ひいてはレベル計時値）は、回路の電気的特性のばらつきによって異なる復号化回路間ではバラツクが、個々の復号化回路に着目すれば略一定の大きさとなるため、これに基づいて復号化回路毎に適切な復号閾値を設定することができる。
【図面の簡単な説明】
【００１８】
【図１】車載通信システムの概略構成を示すブロック図である。
【図２】（ａ）は伝送路を介した通信で使用する伝送符号を説明する説明図、（ｂ）が伝送路を介して送受信されるフレームの構成を説明する説明図、（ｃ）がＵＡＲＴとトランシーバとの間で送受信するフレームの構成を示す説明図である。
【図３】ノードの構成を示すブロック図である。
【図４】符号化回路の動作を示すタイミング図である。
【図５】復号化回路の構成を示すブロック図である。
【図６】ＬＯ幅書込制御部での処理内容を示すフローチャートである。
【図７】復号化回路の動作を示すタイミング図である。
【図８】従来装置の問題点を示す説明図である。
【発明を実施するための形態】
【００１９】
以下に本発明の実施形態を図面と共に説明する。
＜全体構成＞
本発明が適用された車載通信システム１は、図１に示すように、ボデー系のアプリケーションを実現する電子制御装置（ボデー系ＥＣＵ）や、車両の状態を検出したり車両の状態を制御したりするために設けられた関連機器（ライト，センサ等）からなるノード３を、バス状の通信路（以下「バス通信路」という）５を介して相互に接続することで構成されている。
【００２０】
ノード３のうち、ボデー系ＥＣＵとしては、ボデー・ワイパＥＣＵ，シートＥＣＵ，スライドドアＥＣＵ，ミラーＥＣＵ，バックドアＥＣＵ，ライトＥＣＵ，チルテレ（電動ステアリング位置調整装置）ＥＣＵ等があり、一方、関連機器としては、ライトＳＷ，ワイパＳＷ，ライトセンサ，レインセンサ等がある。
【００２１】
＜バス通信路＞
伝送路５は、異なるノード３からハイレベル（第１レベル）の信号とロウレベル（第２レベル）の信号とが同時に出力されると、伝送路５上の信号レベルがロウレベルとなるように構成されており、この機能を利用してバス調停を実現する。
【００２２】
伝送路５では、図２（ａ）に示すように、伝送符号として、ビットの境界で信号レベルがハイレベルからロウレベルに変化すると共に、ビットの途中で信号レベルがロウレベルからハイレベルに変化するＰＷＭ符号が用いられ、二値（論理１／論理０）の信号を、デューティ比の異なる二つの符号で表現する。以下では、ロウレベルの比率（継続期間）がより短い方をレセッシブ符号（第１符号）、より長い方をドミナント符号（第２符号）と称する。なお、本実施形態では、レセッシブ符号が論理１に対応し、ドミナント符号が論理０に対応するものとする。また、伝送符号において、信号レベルがハイレベルからロウレベルに変化するエッジを前方エッジ、ロウレベルからハイレベルに変化するエッジを後方エッジとも称する。
【００２３】
そして、具体的には、レセッシブ符号では、１ビットの１／３の期間がロウレベル、２／３の期間がハイレベルとなり、また、ドミナント符号では、１ビットの２／３の期間がロウレベル、１／３期間がハイレベルに設定され、伝送路５上でレセッシブ符号とドミナント符号とが衝突すると、ドミナント符号が調停勝ちするようにされている。
【００２４】
なお、伝送路５においてレセッシブ符号が許容ビット（本実施形態では１１ビット）以上継続している期間をＩＦＳ（Inter Frame Space ）と呼び、ＩＦＳが検出されている状態をアイドル状態という。そして、車載通信システム１では、伝送路５がアイドル状態にある場合に、各ノード３は送信を行うことができるように規定されていると共に、送信を開始後、調停負けを検出したノード３は送信を直ちに停止し、調停勝ちしたノード３のみが送信を継続する、いわゆるＣＳＭＡ／ＣＡ方式のアクセス制御が採用されている。
【００２５】
また、ノード３間の通信に使用するフレームは、図２（ｂ）に示すように、送信を許可するデータを指定するためのヘッダと、ヘッダによって指定されたデータを送信するための可変長のレスポンスからなる。
【００２６】
このうち、ヘッダは、送信を許可するデータの識別子（ＩＤ）からなり、ＩＤの値に応じて、バス調停で勝ち残るように設定されている。一方、レスポンスは、データ以外に、データ（レスポンス）のサイズを示すサイズ情報、エラーの有無をチェックするためのＣＲＣ符号が少なくとも含まれている。
【００２７】
＜ノード＞
ノード３には、他のノードに伝送路５を介してクロックを供給するノード（ここではボデー・ワイパＥＣＵ）と、伝送路５を介して供給されるクロックに同期した通信を実行するノードとが存在し、以下では、前者をクロックマスタ３ａとも称し、後者を通常ノード３ｂとも称する。クロックマスタ３ａ及び通常ノード３ｂは、一部構成が異なるがほぼ同様の構成を有しているため、基本的に共通部分の説明を行い、必要に応じて相違点について説明を補足する。
【００２８】
ノード３は、図３に示すように、伝送路５を介した他ノード３との通信によって得られた情報等に基づき、自ノード３に割り当てられた各種処理を実行する信号処理部１０と、信号処理部１０から供給されるＮＲＺ符号の送信データＴＸＤをＰＷＭ符号の送信データＴＸに符号化して伝送路５に出力し、伝送路５から取り込んだＰＷＭ符号の受信データＲＸをＮＲＺ符号の受信データＲＸＤに復号化して信号処理部１０に供給するトランシーバ２０とを備えている。
【００２９】
＜信号処理部＞
信号処理部１０は、ＣＰＵ，ＲＯＭ，ＲＡＭ，ＩＯポート等からなる周知のマイクロコンピュータを中心に構成され、更に、調歩同期（非同期）方式のシリアル通信を実現するＵＡＲＴ（汎用非同期受信・送信機：Universal Asynchronous Receiver Transmitter ）、１１、当該信号処理部１０を動作させるための動作クロックを発生させる発振回路１２を備えている。
【００３０】
ＵＡＲＴ１１は、図２（ｃ）に示すように、データの開始を示す１ビット長のスタートビット（ロウレベル）と、データの終了を示すストップビット（ハイレベル）と、これらスタートビット，ストップビットに挟まれた８ビットのデータとで構成された合計１０ビットのブロックデータを単位として送受信する。但し、主要部となる８ビットのデータは、ＬＳＢ（最下位ビット）が先頭、ＭＳＢ（最上位ビット）が末尾となるように設定されている。
【００３１】
また、前述のフレーム（図２（ｂ）参照）を構成するヘッダは、単一のブロックデータで構成され、スタートビット，ストップビットを除く８ビットのデータのうち、７ビットはＩＤとして用いられ、１ビットはパリティビットとして用いられる。また、レスポンスは、１ないし複数個のブロックデータで構成され、最初のブロックに、サイズ情報が設定される。
【００３２】
なお、特にクロックマスタ３ａでは、発振回路１２は、上述の動作クロックに加えて、ＵＡＲＴ１１の通信速度と同じ速度（例えば２０Ｋｂｐｓ）に設定されトランシーバ２０に供給する内部クロックＣＫを発生させるように構成されている。
【００３３】
＜トランシーバ＞
図３に戻り、トランシーバ２０は、送信データＴＸＤを符号化する符号化回路３１、受信データＲＸを復号する復号化回路３２、ビット単位でデータの衝突を検出する調停回路３３からなるデジタル処理部３０と、デジタル処理部３０にて符号化された送信データＴＸを伝送路５に出力する送信バッファ４１、伝送路５上のデータを取り込む受信バッファ４２からなるアナログ処理部４０と、デジタル処理部３０の動作に必要な各種タイミング信号を生成するタイミング生成部５０とを備えている。
【００３４】
なお、特にクロックマスタ３ａのアナログ処理部４０には、図示しないが、他ノードに供給するクロックとしてレセッシブ符号を伝送路５に常時供給し続けるクロック供給回路が設けられている。
【００３５】
＜タイミング生成部＞
タイミング生成部５０は、複数のインバータをリング状に接続することで構成されたリングオシレータ等からなる簡易な発振回路を備え、この発振回路が発生させたカウント用クロックを分周することによって、基準クロック（クロックマスタ３ａでは信号処理部１０から供給される内部クロックＣＫ，通常ノード３ｂでは受信バッファ４２を介して伝送路５から取り込んだ受信データＲＸ）に同期した各種タイミング信号を生成する。
【００３６】
＜デジタル処理部＞
デジタル処理部３０において、符号化回路３１は、クロックマスタ３ａと通常ノード３ｂとでは異なった動作をする。
【００３７】
まず、クロックマスタ３ａの符号化回路３１は、信号処理部１０から供給される送信データＴＸＤ（ＮＲＺ符号）が「論理１」である場合は、レセッシブ符号に符号化し、送信データＴＸＤが「論理０」である場合は、ドミナント符号に符号化した信号を、創始データＴＸとして送信バッファ４１に供給する。
【００３８】
なお、クロックマスタ３ａの符号化回路３１は、信号処理部１０から送信データＴＸＤの供給がない場合は、入力が「論理１」となるように構成されている。つまり、信号処理１０が送信を行わない時に、クロックマスタ３ａの符号化回路３１は、他ノードに供給するクロックとなるレセッシブ符号を出力し続けるように構成されている。
【００３９】
一方、通常ノード３ｂの符号化回路３１は、図４に示すように、信号処理部１０から供給される送信データＴＸＤが「論理１」である場合は、１ビットの全期間に渡って第１レベルとなり、送信データＴＸＤが「論理０」である場合は、受信データＲＸの立ち下がりエッジを検出すると第２レベルに変化し、ドミナント符号におけるロウレベルの継続時間が経過したタイミングで第１レベルに変化する信号を、符号化された送信データＴＸとして送信バッファ４１に供給する。
【００４０】
そして、クロックマスタ３ａが出力する伝送路５上のレセッシブ符号に、符号化された送信データＴＸが重畳されると、送信データＴＸＤの１に対応した期間は、伝送路５上ではレセッシブ符号がそのまま伝送され、送信データＴＸＤの「論理０」に対応した期間は、伝送路５上ではドミナント符号に書き換えられて伝送されることになる。
【００４１】
図３に戻り、復号化回路３２は、受信バッファ４２が取り込んだ受信データＲＸ（ＰＷＭ符号）をＮＲＺ符号に復号化し、復号化した受信データＲＸＤを信号処理部１０に供給する。具体的には、受信データＲＸにおいて前方エッジを起点としたロウレベルの継続時間を測定し、その測定結果が予め設定された閾値以上であれば「論理０」に、閾値未満であれば「論理１」に復号する。
【００４２】
そして、調停回路３３は、送信データＴＸＤと受信データＲＸＤをビット単位で比較し、信号レベルが不一致である場合に符号化回路３１への送信データＴＸＤの供給を停止する。
【００４３】
＜復号化回路＞
復号化回路３２は、図５に示すように、レセッシブ符号におけるロウレベルの継続時間（前方エッジから後方エッジまでの時間幅）である論理１ＬＯ幅を記憶する第１メモリ３２１と、ドミナント符号におけるロウレベルの継続時間である論理０ＬＯ幅と論理１ＬＯ幅との差分の１／２程度の大きさに設定されるマージンを記憶する第２メモリ３２２と、第１メモリ３２１の記憶値（論理１ＬＯ幅）Ｌと第２メモリ３２２の記憶値（マージン）Ｍとを加算することで復号閾値Ｔthを求める加算器３２３とを備えている。
【００４４】
また、復号化回路３２は、受信データＲＸにおける前方エッジＦＥ及び後方エッジＲＥを検出するエッジ検出回路３２４と、前方エッジＦＥから後方エッジＲＥまでの時間幅を計時するレベルタイマ３２５と、レベルタイマ３２５での計時値であるレベル計時値ＴＬと加算器３２３で設定された復号閾値Ｔthとを後方エッジから次のビットの前方エッジの間に設定された所定のタイミングで比較し、レベル計時値ＴＬが復号閾値Ｔthより小さければ第１符号、レベル計時値ＴＬが復号閾値Ｔth以上であれば第２符号であると判断し、その判断結果に応じた値（第１符号であれば論理１／第２符号であれば論理０）を有する２値データを、復号された受信データＲＸＤとして出力する比較器３２６とを備えている。
【００４５】
更に、復号化回路３２は、第１メモリ３２１へのレベル計時値ＴＬの書き込みを、比較器３２６の出力に従って制御するＬＯ幅書込制御部３２７と、前方エッジＦＥの間隔（即ち１ビット幅）を計時するビットタイマ３２８と、ビットタイマ３２８での計時値であるビット計時値ＴＢの第２メモリ３２２への書き込みを制御するマージン書込制御部３２９とを備えている。
【００４６】
なお、レベルタイマ３２５及びビットタイマ３２８を作動させるカウント用クロックを含め、各部を動作させるタイミング信号は、タイミング生成部５０から供給される。
＜ＬＯ幅書込制御部＞
ＬＯ幅書込制御部３２７で実行される処理を、図６に示すフローチャートに沿って説明する。
【００４７】
本処理は、レベルタイマ３２５から計時値が供給される毎に起動する。
本処理が起動すると、まず、第１メモリ３２１に論理１ＬＯ幅が記憶されているか否かを判断し（Ｓ１１０）、記憶されていなければ、論理０（第２符号）の連続回数をカウントするカウンタＣＮＴをクリアする（Ｓ１２０）と共に、レベルタイマ３２５から供給されるレベル計時値ＴＬを、論理１ＬＯ幅として第１メモリ３２１に記憶させて（Ｓ１３０）、本処理を終了する。
【００４８】
Ｓ１１０にて、第１メモリ３２１に論理１ＬＯ幅が記憶されていると判断された場合、比較器３２６の出力（判定結果）が論理１を表しているか否かを判断し（Ｓ１４０）、論理１を表していれば、カウンタＣＮＴをクリアする（Ｓ１５０）と共に、レベルタイマ３２５から供給されるレベル計時値ＴＬによって、第１メモリ３２１に記憶されている論理１ＬＯ幅を更新して（Ｓ１６０）、本処理を終了する。
【００４９】
Ｓ１４０にて、比較器３２６の出力が論理０を表していると判断された場合、カウンタＣＮＴをインクリメントし（Ｓ１７０）、カウンタＣＮＴの値が予め設定された上限値（ここでは１０）未満であるか否かを判断する（Ｓ１８０）。この上限値は、本システムでは論理０が１０ビット以上連続することはありえない（図２（ｃ）参照）ことに基づく。
【００５０】
カウンタＣＮＴの値が上限値未満であればそのまま本処理を終了し、カウンタＣＮＴの値が上限値以上であれば、第１メモリ３２１の記憶値を削除して（Ｓ１９０）、本処理を終了する。
【００５１】
つまり、復号化回路３２の起動直後には、第１メモリ３２１に論理１ＬＯ幅が記憶されていないため（Ｓ１１０：ＮＯ）、第１メモリ３２１の記憶値を初期化する（Ｓ１３０）。具体的にはレベルタイマ３２５から供給されるレベル計時値ＴＬをそのまま論理１ＬＯ幅の初期値として記憶する。その後、比較器３２６の出力が論理１となる（Ｓ１４０：ＹＥＳ）毎に、その時のレベルタイマ３２５の計時値によって第１メモリ３２１の記憶値（論理１ＬＯ幅）を更新する（Ｓ１６０）。
【００５２】
但し、比較器３２６の出力が１０ビット続けて論理０となった場合（Ｓ１８０：ＮＯ）は、記憶されている論理１ＬＯ幅に異常があるものとして、第１メモリ３２１の記憶値を削除する（Ｓ１９０）ことによって、第１メモリ３２１の記憶値を初期化するところから再実行させる。
【００５３】
＜マージン書込制御部＞
マージン書込制御部３２９は、直前のビットについて、ビットタイマ３２８から供給されるビット計時値ＴＢに、予め設定された係数Ｋ（０＜Ｋ＜１，例えばＫ＝０．０５）を乗じた値を、第２メモリ３２２に書き込む。
【００５４】
＜効果＞
以上説明したように、車載通信システム１によれば、図７に示すように、ノード３毎に、論理１ＬＯ幅の実測値Ｌと１ビット幅の実測値から求めたマージンＭとを用いて、各ノード３の回路特性に適した復号閾値Ｔthが設定されるため、ノード３間の回路特性のバラツキによらず、どのノードでも、ＰＷＭ符号を精度よく復号することができる。
【００５５】
即ち、トランシーバ２０の電気的特性（ひいては受信データＲＸの前方エッジや後方エッジのタイミング）がノード３間でばらついたとしても、個々のノード３に着目すればノード３内でばらつくことはなく、レベルタイマ３２５で求められるレセッシブ符号（第１符号）のレベル計時値ＴＬは常に略一定値となるため、これに基づいて、自ノード３に適した復号閾値Ｔthを設定することができるのである。
【００５６】
また、車載通信システム１を構成する各ノード３は、論理０（第２符号）であると連続して判定された回数が上限値を超えた場合に、第１メモリ３２１の記憶値を初期化するようにされている。これにより、ノイズ等の影響によって第１メモリ３２１に過度に小さい値が書き込まれ、正常なレセッシブ符号をドミナント符号であると誤判定してしまう異常状態に陥った場合でも、その異常状態から回復することができるため、装置の信頼性を向上させることができる。
【００５７】
更に、ビット幅を測定した結果（ビット計時値ＴＢ）に基づいて、第２メモリ３２２の記憶値であるマージンＭも適宜更新するようにされているため、何等かの原因で基準クロックの周期が変化した場合でも、その変化した周期に適した判定閾値Ｔthを設定することができる。
【００５８】
＜他の実施形態＞
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において様々な態様にて実施することが可能である。
【００５９】
例えば、上記実施形態では、伝送符号の１ビットのうちロウレベルとなる期間を、レセッシブ符号では１／３、ドミナント符号では２／３としているが、これに限るものではなく、例えば、レセッシブ符号では１／４、ドミナント符号では１／２等としてもよい。
【００６０】
上記実施形態では、ＬＯ幅書込制御部３２７は、論理１が出力される毎に第１メモリ３２１の記憶値（論理１ＬＯ幅）Ｌを更新しているが、論理１が複数回出力される毎にその間のレベル計時値ＴＬを統計的に使用して求めた値（例えば平均値）によって更新するように構成してもよい。
【００６１】
上記実施形態では、マージン書込制御部３２９は、第２メモリ３２２の記憶値（マージン）Ｍを、ビット毎に、直前のビットのビット計時値ＴＢを用いて更新しているが、複数ビット毎に、その間に得られたビット計時値ＴＢを統計的に使用して求めた値（例えば平均値）を用いて更新してもよいし、外部から指令があった場合にだけ更新するようにしてもよい。また、基準クロックの周期が比較的安定しているシステムでは、マージンＭを固定値としてもよい。この場合、復号化回路３２から、ビットタイマ３２８、マージン書込制御部３２９を省略することができ、装置構成を簡略化することができる。
【００６２】
上記実施形態では、第１メモリ３２１の記憶値（論理１ＬＯ幅）Ｌを、復号閾値Ｔthの生成のみに使用しているが、送信データＴＸＤを符号化する際にドミナント符号（第２符号）のロウレベル（第２レベル）の継続期間を決めるために用いてもよい。
【符号の説明】
【００６３】
１…車載通信システム  ３…ノード  ３ａ…クロックマスタ  ３ｂ…通常ノード  ５…伝送路  １０…信号処理部  １１…ＵＡＲＴ  １２…発振回路  ２０…トランシーバ  ３０…デジタル処理部  ３１…符号化回路  ３２…復号化回路  ３３…調停回路  ４０…アナログ処理部  ４１…送信バッファ  ４２…受信バッファ  ５０…タイミング生成部  ３２１…第１メモリ  ３２２…第２メモリ  ３２３…加算器  ３２４…エッジ検出回路  ３２５…レベルタイマ  ３２６…比較器  ３２７…ＬＯ幅書込制御部  ３２８…ビットタイマ  ３２９…マージン書込制御部
【図１】
2014030124.tif 000003
【図２】
2014030124.tif 000004
【図３】
2014030124.tif 000005
【図４】
2014030124.tif 000006
【図５】
2014030124.tif 000007
【図６】
2014030124.tif 000008
【図７】
2014030124.tif 000009
【図８】
2014030124.tif 000010