(57)【要約】      （修正有）【課題】リフローソルダリングの際、フラックスの気化による爆発が原因で発生する半田ボールの飛散や、溶融した半田の周囲への広がりを効果的に防止する。【解決手段】基板３上に、ソルダーペーストを介して半導体チップ１２を実装する。基板３は、ソルダーペーストを連続又は不連続で囲む溝部８を備える。これにより、リフローソルダリングの際、フラックスが気化したとしても、溝部で充分な空間を確保しているので、半田ボールが飛散して短絡等の不具合を発生させることがない。また、溶融した半田は、溝部で流動を阻止されるので、半導体チップの実装位置を確実に所望の位置とすることができる。【選択図】図３
2014060211.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ソルダーペーストを介して半導体チップを実装するようにした基板構造であって、
前記基板は、前記ソルダーペーストを連続又は不連続で囲む溝部を備えたことを特徴とする基板構造。
【請求項２】
前記溝部は、実装する半導体チップの占有面積内に形成したことを特徴とする請求項１に記載の基板構造。
【請求項３】
前記溝部は、前記基板の表面での開口幅が深さよりも大きいことを特徴とする請求項１又は２に記載の基板構造。
【請求項４】
前記溝部は、前記基板の厚みの１／２以下の深さを有することを特徴とする請求項１から３のいずれか１項に記載の基板構造。
【請求項５】
前記溝部は、前記基板内に占有する総体積が、前記ソルダーペーストが溶融する際に気化したフラックスの体積よりも大きいことを特徴とする請求項１から４のいずれか１項に記載の基板構造。
【請求項６】
前記溝部は、実装する半導体チップの角部に対応する部分での体積を他よりも大きくしたことを特徴とする請求項１から５のいずれか１項に記載の基板構造。
【請求項７】
前記基板は、DCB基板(Direct Copper Bonding Substrate)又はDBC基板(Direct Bonding Copper Substrate)であることを特徴とする請求項１から６のいずれか１項に記載の基板構造。
【請求項８】
基板上の、連続又は不連続で所定領域を囲むように溝部を形成することにより得られた実装領域に、ソルダーペーストを塗布し、
前記ソルダーペースト上に半導体チップを配置し、
リフローソルダリングにより基板上に半導体チップを接合することを特徴とする半導体チップの実装方法。
【請求項９】
前記請求項１から７のいずれか１項に記載の基板構造を備えた基板を内蔵することを特徴とするソリッドステートリレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リフロー型半田つけに適した基板構造、この基板構造を有する基板への半導体チップの実装方法、及び、前記基板構造を有する基板を備えたソリッドステートリレーに関するものである。
【背景技術】
【０００２】
基板に半導体チップをリフローソルダリングにより実装する場合、ソルダーペーストを用いている。ソルダーペーストの印刷量が多い場合、あるいは、半導体チップの押込み力が強い場合、半導体チップのソルダリング面からはみ出したソルダーペーストがリフロー加熱される。この結果、半田ボールが発生したり、あるいは、溶融したソルダーペーストの流動領域が制御できずに拡散したりするといった不具合が発生する場合がある。
【０００３】
従来、このような不具合の発生を防止するための基板構造として、プリント配線板のパッドに連接してビルドアップ層ビアホールを設け、該ビアホール内銅めっきを一部分除去し樹脂が露出したビアホール内壁部を形成するようにしたものが公知である（例えば、特許文献１参照）。この構成によれば、パッドからはみ出したソルダーペーストはいったんビアホール内に溜められ、リフロー加熱時にビアホール内の溶融半田は必要箇所に供給され、余った半田はビアホール内残存導体に引き寄せられる。
【０００４】
しかしながら、前記従来の基板構造は、溶融した半田を、閉鎖空間となったビアホール内へと引き寄せる構成となっているため、フラックスが気化すれば、閉鎖空間が高圧となって爆発する恐れがある。この結果、周囲に半田ボールが飛散したり、半導体チップを所望の状態で実装したりすることができない恐れもある。
【０００５】
また、前記従来の基板構造は、プリント基板用のものであり、DCB基板(Direct Copper Bonding Substrate)又はDBC基板(Direct Bonding Copper Substrate)には採用することができない。すなわち、このような基板では、基板上面に形成した銅板にソルダーペーストを介して半導体チップの底面全体を面接触させた状態で実装している。このため、そもそもビアホールを形成するスペースがない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−３０７２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、リフローソルダリングの際、フラックスの気化による爆発が原因で発生する半田ボールの飛散や、溶融した半田の周囲への広がりを効果的に防止することのできる基板構造、特に、DCB基板(Direct Copper Bonding Substrate)又はDBC基板(Direct Bonding Copper Substrate)の基板構造、その製造方法、及び、ソリッドステートリレーを提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は、前記課題を解決するための手段として、
基板上に、ソルダーペーストを介して半導体チップを実装するようにした基板構造であって、
前記基板は、前記ソルダーペーストを連続又は不連続で囲む溝部を備えたものである。
【０００９】
この構成により、リフローソルダリングにより半田が溶融してフラックスが気化したとしても、溝部によって空間体積が広げられているので、高圧となって爆発に至ることがなく、従って半田ボールの飛散を確実に防止することができる。また、溶融した半田が周囲に広がろうとしても、溝部内に流入してそれ以上の流動が阻止される。したがって、実装する半導体チップの位置ずれを防止して所望の位置に規制することができる。
【００１０】
前記溝部は、実装する半導体チップの占有面積内に形成するのが好ましい。
【００１１】
この構成により、溶融した半田の流動を確実に阻止できると共に、半田の半導体チップ側面への付着に伴う短絡も防止できる。さらに、半導体チップの位置規制をより的確に行うことができる。
【００１２】
前記溝部は、前記基板の表面での開口幅が深さよりも大きいのが好ましい。
【００１３】
この構成により、溶融した半田の溝部内への流入をスムーズに行わせることができ、十分な空間体積を確保してそれ以上の流動を確実に防止することが可能となる。
【００１４】
前記溝部は、前記基板の厚みの１／２以下の深さを有するのが好ましい。
【００１５】
この構成により、銅板部分の電気容量の低下を抑えつつ、フラックスの気化による膨張や溶融半田の流動を防止することができる。
【００１６】
前記溝部は、前記基板内に占有する総体積が、前記ソルダーペーストが溶融する際に気化したフラックスの体積よりも大きいのが好ましい。
【００１７】
この構成により、フラックスが気化して体積が膨張したとしても、溝部で緩和することができるので、爆発による半田ボールの発生及び周囲への飛散を確実に防止することが可能となる。したがって、半田ボールの付着による短絡等の不具合の発生を確実に防止することができる。
【００１８】
前記溝部は、実装する半導体チップの角部に対応する部分での体積を他よりも大きくするのが好ましい。
【００１９】
この構成により、溶融した半田が特に集中しやすい部分での溝部への確保をより一層確実なものとすることができる。
【００２０】
前記基板は、DCB基板(Direct Copper Bonding Substrate)又はDBC基板(Direct Bonding Copper Substrate)であればよい。
【００２１】
また、本発明は、前記課題を解決するための手段として、
半導体チップの実装方法を、
基板上の、連続又は不連続で所定領域を囲むように溝部を形成することにより得られた実装領域に、ソルダーペーストを塗布し、
前記ソルダーペースト上に半導体チップを配置し、
リフローソルダリングにより基板上に半導体チップを接合することにより行うようにしたものである。
【発明の効果】
【００２２】
本発明によれば、ソルダーペーストの周囲に溝部を形成するようにしたので、リフローソルダリングの際、フラックスが気化したとしても、溝部により十分な空間を確保しているので、高圧となって爆発に至ることがない。したがって、半田ボールが形成されて周囲に飛散し、短絡等の不具合を発生させることもない。また、溶融した半田は、溝部によってそれ以上の流動を阻止されるので、半導体チップの実装位置を確実に所望の位置とすることができる。
【図面の簡単な説明】
【００２３】
【図１】本実施形態に係るソリッドステートリレーを底面側から見た状態を示す斜視図である。
【図２】図１のソリッドストレートリレーに内蔵される基板の斜視図である。
【図３】図１のソリッドストレートリレーに内蔵される基板及び端子等の分解斜視図である。
【図４】図１のソリッドストレートリレーに内蔵される基板及び端子等の組立後の斜視図である。
【図５】（ａ）は図４のソルダーペーストを溶融させる前の状態、（ｂ）は溶融が開始された直後の状態、（ｃ）は溶融が完了し、半導体チップが実装された状態を示す基板及び銅板の概略断面図である。
【図６】他の実施形態に係る基板の銅板部分での部分断面図である。
【図７】他の実施形態に係る基板の銅板部分に形成される溝部の形状パターン例（不連続部分無）を示す平面図である。
【図８】他の実施形態に係る基板の銅板部分に形成される溝部の形状パターン例（不連続部分有）を示す平面図である。
【発明を実施するための形態】
【００２４】
以下、本発明に係る実施形態を添付図面に従って説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「側」、「端」を含む用語）を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、以下の説明は、本質的に例示に過ぎず、本発明、その適用物、あるいは、その用途を制限することを意図するものではない。
【００２５】
図１は、本実施形態に係る基板構造の基板３が内蔵される電子機器（ソリッドステートリレー）を底面側から見た状態の斜視図を示す。図１では、底面（図中上面）が開口する略直方体形状のケーシング１と、このケーシング１の底面を閉鎖する板状のベース２と、このベース２から突出する４本の端子（信号端子９、１５及び電力端子１０、１３）とが示されている。
【００２６】
図２に示すように、ケーシング１内には基板３が収容されている。この基板３には、DCB基板(Direct Copper Bonding Substrate)又はDBC基板(Direct Bonding Copper Substrate)が使用されている。基板３の上面には銅板が直接接合されることにより導電部４が形成されている。導電部４は、第１導電部５、第２導電部６及び第３導電部７に分けられている。
【００２７】
第１導電部５は、平面視矩形状で、その上面には、矩形状の溝部８が形成され、図３に示すように、第１信号端子９及び第１電力端子１０が接続されている。溝部８で囲まれた領域には印刷によりソルダーペースト１１（図５（ａ）参照）が塗布されている。
【００２８】
図５（ａ）に示すように、溝部８は、載置する半導体チップ１２の外縁に沿ってその内側に形成されている。溝部８は、断面半円状で、その深さは第１導電部５を構成する銅板の厚さの半分以下である。また、溝部８の基板３内での占有総体積は、後述するようにソルダーペースト１１に半導体チップ１２を半田付けする際に気化するフラックス１１ａの体積に相当する体積よりも大きいことが好ましい。また、溝部８は、溶融するソルダーペースト１１を保持して、それ以上外方へと流出することを防止可能な体積を有するのが好ましい。
【００２９】
ソルダーペースト１１上には半導体チップ１２が載置されている。この半導体チップ１２は、従来公知のもので、例えば、両入力端子から電圧を印加することにより内蔵するフォトダイオードが発光し、トライアックがオンして出力端子間が導通する構成を有する。一方の入力端子には第１電力端子１０が接続され、他方の入力端子には第２電力端子１３が接続されている。一方の出力端子には第１信号端子９に接続され、他方の出力端子には後述する第２信号端子１５へと接続されている。
【００３０】
第２導電部６には、第２電力端子１３と電極体１４とが接続されている。電極体１４は、半導体チップ１２の一方の入力端子側にも接続され、半導体チップ１２に電圧を印加できるようになっている。
第３導電部７には、第２信号端子１５が接続されている。第３導電部７と他方の入力端子側とは信号線１６によって接続されている。
【００３１】
次に、前記構成からなるソリッドステートリレーの製造方法について説明する。
基板３の第１導電部５に矩形状の溝部８を形成する。そして、溝部８で囲まれた領域に印刷によりソルダーペースト１１を塗布する。続いて、塗布されたソルダーペースト１１上に半導体チップ１２を載置する。また、導電部４にソルダーペースト１１を介して各端子を載置し、信号線１６を繋いで、リフローソルダリングにより接続する。
【００３２】
リフローソルダリングでは、基板３と半導体チップ１２の間のソルダーペースト１１が溶融し、フラックスが気化する。この場合、気化したフラックスが基板３と半導体チップ１２の間の狭い空間で高圧となって爆発し、半田ボールを発生させる恐れがある。しかし、そこには溝部８が形成されており、十分に広い空間が提供されている。したがって、図５（ｂ）に示すように、この領域で、気化したフラックスによって高圧となることが適切に防止され、爆発により半田ボールが発生する心配がない。
【００３３】
例えば、溝部８の空間体積を、気化するフラックスの体積に相当する体積より大きくしておくことで、爆発による半田ボールの発生を確実に防止することができる。
【００３４】
また、溝部８の空間体積を、溶融するソルダーペースト１１を保持して、それ以上外方へと流出することを防止可能な大きさとするのが好ましい。この場合、図５（ｃ）に示すように、溝部８が溶融したソルダーペースト１１の周囲への流出を防止する。つまり、ソルダーペースト１１の占有範囲が溝部８によって囲まれた領域内に抑えられる。この結果、ソルダーペースト１１の溶融に伴って半導体チップ１２の実装位置が変動することがなく、所望の位置に実装することが可能となる。
【００３５】
また、溝部８を、基板３に載置する半導体チップ１２の外縁に沿い、かつ、少なくとも一部が半導体チップ１２の外縁の内側に位置するように形成すれば、溶融した半田が、半導体チップ１２を実装する範囲を超えて広がることを確実に阻止することができる。特に、溝部８の外縁位置が半導体チップ１２の外縁位置より内側とすれば、半導体チップ１２の側面に半田が付着して短絡することをも防止することができる。
【００３６】
また、溝部８を断面半円状とすることで、基板３の表面に於ける溝部８の開口幅を、溝部８の深さよりも大きくすることができる。これにより、溝部８の空間体積を十分に確保して、溶融した半田の流動を確実に阻止することが可能となる、また、溝部８の深さを大きく取る必要がなくなるので、銅板部分の電気容量の低下を抑えることができる。さらに、溝部８の深さを、第１導電部５を構成する銅板の厚さの半分以下とすることにより、銅板部分の電気容量の低下を抑えつつ、溝部８の空間体積を大きく取ることができる。
【００３７】
なお、本発明は、前記実施形態に記載された構成に限定されるものではなく、種々の変更が可能である。
【００３８】
例えば、前記実施形態では、溝部８の断面形状を半円状としたが、この形状に限られるものではなく、図６に示すような種々の形状を採用することができる。
図６（ａ）では、上下に同一幅寸法に形成されている。図６（ｂ）では、上下に同一幅寸法に形成され、底面側縁部が円弧状（Ｒ）とされている。図６（ｃ）では、上面に向かうに従って徐々に開口面積が大きくなる断面略台形状に形成されている。図６（ｄ）では、上面に向かうに従って徐々に開口面積が大きくなる断面略三角形状に形成されている。
【００３９】
また、溝部８は半導体チップ１２の外縁に沿う矩形状に形成するようにしたが、必ずしもこの形状には限らず、図７に示すような種々の形状を採用することができる。
【００４０】
図７（ａ）では、溝部８が２重に形成されている。溝部８は３重以上に形成することも可能である。図７（ｂ）、（ｃ）では、角部に体積が大きくなった拡張部８ａが形成されている。図７（ｂ）は広げられた部分が四角形、図７（ｃ）では円形となっている。図７（ｄ）では、角部の外側にさらに溝部８（補助溝部８ｂ）がそれぞれ形成されている。図７（ｂ）〜（ｄ）の構成によれば、溶融した半田が特に集中しやすい部分での溝部８の体積を増大させることにより、より一層周囲への半田の広がりを防止することができる点で好ましい。図７（ｅ）では、溝部８は直線ではなく、蛇行した構成となっている。この蛇行形状は必ずしも規則正しい形状に形成されていなくてもよく、大小が交互に配置されるもの、ジグザグ状のもの等、種々の形態を採用することができる。図７（ｅ）及びこれに類する構成によれば、単位面積当たりの溝部８の体積を大きくすることができ、より一層、溶融した半田の保持等の効果を発揮させることができる。
【００４１】
また、溝部８は切れ目なく連続する環状に形成するようにしたが、必ずしも連続している必要はなく、図８に示すような不連続な構成とすることもできる。
【００４２】
図８（ａ）では、４辺の中間部分が不連続となっており、各不連続部分の外方側に直線状の補助溝部８ｂがそれぞれ形成されている。図８（ｂ）では、４箇所の角部が不連続となっており、各不連続部分の外方側に円弧状の補助溝部８ｂがそれぞれ形成されている。図８（ｃ）では、点線状に形成された溝部８が内外２重に形成されている。
【００４３】
このように、不連続部分を有する溝部８であっても、他の補助溝部８ｂ等によって溶融した半田の流動等を阻止することができる。
【符号の説明】
【００４４】
１…ケーシング
２…ベース
３…基板
４…導電部
５…第１導電部
６…第２導電部
７…第３導電部
８…溝部
９…第１信号端子
１０…第１電力端子
１１…ソルダーペースト
１２…半導体チップ
１３…第２電力端子
１４…電極体
１５…第２信号端子
１６…信号線
【図１】
2014060211.tif 000003
【図２】
2014060211.tif 000004
【図３】
2014060211.tif 000005
【図４】
2014060211.tif 000006
【図５】
2014060211.tif 000007
【図６】
2014060211.tif 000008
【図７】
2014060211.tif 000009
【図８】
2014060211.tif 000010