(57)【要約】【課題】静電気によるＴＦＴ、層間絶縁膜の絶縁破壊を、面積を小さく抑え、かつ低コストで実現する。【解決手段】端子２００よりも内側に形成された表示領域および制御領域においては、映像信号線ＤＬ、あるいは映像信号線と同層で形成された配線Ｇ１、Ｇ２と、走査線ＧＬ、あるいは走査線と同層で形成された配線が交差する部分においては、間に層間絶縁膜とａ−Ｓｉ膜を介して絶縁する。一方、端子２００よりも外側に形成された静電気防止線２３０とアース線２１０との間には層間絶縁膜のみを形成する。これによって、静電気が誘起した場合は、端子２００の外側の領域において絶縁破壊を発生させ、表示領域および制御領域を静電気から保護する。【選択図】図１
2014095906.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が形成された表示領域と前記表示領域に隣接する制御領域とを有する基板と、前記基板上の前記制御領域に形成された端子とを備える液晶表示装置であって、
前記制御領域には、前記端子から前記基板の端部へ延在する第１の配線と、
前記第１の配線と同層に形成され、且つ前記端子から前記基板の端部とは反対側へ延在する第２の配線と、
前記第１の配線よりも前記基板の側の層に形成され、且つ平面的に見て前記第２の配線と交差する第３の配線とを有し、
前記第２の配線と前記第３の配線との間には、ａ−Ｓｉ膜と絶縁膜とが形成され、
前記第１の配線の下層には、前記絶縁膜が形成され、前記ａ−Ｓｉ膜は形成されていないことを特徴とする液晶表示装置。
【請求項２】
前記ａ−Ｓｉ膜の幅は、前記第２の配線の幅よりも大きいことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記絶縁膜は、前記ａ−Ｓｉ膜と重なっている領域の第１の膜厚と、前記ａ−Ｓｉ膜と重なっていない領域の第２の膜厚とを有し、
前記第１の膜厚は前記第２の膜厚よりも大きいことを特徴とする請求項１又は請求項２に記載の液晶表示装置。
【請求項４】
前記絶縁膜は、ＳｉＮからなることをと特徴とする請求項１から請求項３の何れか１項に記載の液晶表示装置。
【請求項５】
前記複数の画素の各々は薄膜トランジスタを有し、
前記第３の配線は、前記薄膜トランジスタのゲート電極と電気的に接続されていることを特徴とする請求項１から請求項４の何れか１項に記載の液晶表示装置。
【請求項６】
前記制御領域には、前記複数の画素を駆動する駆動回路が設けられ、
前記第２の配線と前記第３の配線とは、前記駆動回路と電気的に接続されていることを特徴とする請求項１から請求項５の何れか１項に記載の液晶表示装置。
【請求項７】
前記基板には、走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、
前記駆動回路は、前記走査線を複数のブロックに分け、前記ブロック毎に前記走査線ＧＬを走査することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記走査線の数をｍ本としたとき、前記第２の配線は、ｍ/nが整数であるｎ本の複数の第１の制御線と、ｍ/n本の複数の第２の制御線と、ｍ/n本の複数の第３の制御線とを含み、
前記第３の配線はｍ本形成され、且つ前記第３の配線の各々は、前記走査線の各々と前記第１の制御線の各々とに接続され、
前記駆動回路は、
前記第３の配線にソース電極とドレイン電極とが接続され、前記第２の制御線にゲート電極が接続された第１の薄膜トランジスタと、
前記第３の配線にソース電極とドレイン電極の内の一方が接続され、所定の電位が印加された電源線に他方が接続され、前記第３の制御線にゲート電極が接続された第２の薄膜トランジスタと、を有し
前記第２の制御線は、前記第１の薄膜トランジスタによって、前記複数のブロックの内の一つのブロックを選択し、
前記第３の制御線は、前記第２の薄膜トランジスタによって前記一つのブロック以外のブロックを選択し、且つ前記所定の電位を前記第３の配線に印加し、
前記第１の制御線の各々は、前記第３の配線を介して、前記一つのブロックが有する前記走査線の各々に走査信号を入力することを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
複数の画素が形成された表示領域と前記表示領域に隣接する制御領域とを有する基板と、前記基板上の前記制御領域に形成された端子とを備える表示装置であって、
前記制御領域には、前記端子から前記基板の端部へ延在する第１の配線と、
前記第１の配線と同層に形成され、且つ前記端子から前記基板の端部とは反対側へ延在する第２の配線と、
前記第１の配線よりも前記基板の側の層に形成され、且つ平面的に見て前記第２の配線と交差する第３の配線とを有し、
前記第２の配線と前記第３の配線との間には、ａ−Ｓｉ膜と絶縁膜とが形成され、
前記第１の配線の下層には、前記絶縁膜が形成され、前記ａ−Ｓｉ膜は形成されていないことを特徴とする表示装置。
【請求項１０】
前記ａ−Ｓｉ膜の幅は、前記第２の配線の幅よりも大きいことを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記絶縁膜は、前記ａ−Ｓｉ膜と重なっている領域の第１の膜厚と、前記ａ−Ｓｉ膜と重なっていない領域の第２の膜厚とを有し、
前記第１の膜厚は前記第２の膜厚よりも大きいことを特徴とする請求項９又は請求項１０に記載の表示装置。
【請求項１２】
前記複数の画素の各々は薄膜トランジスタを有し、
前記第３の配線は、前記薄膜トランジスタのゲート電極と電気的に接続されていることを特徴とする請求項９から請求項１１の何れか１項に記載の表示装置。
【請求項１３】
前記制御領域には、前記複数の画素を駆動する駆動回路が設けられ、
前記第２の配線と前記第３の配線とは、前記駆動回路と電気的に接続されていることを特徴とする請求項９から請求項１２の何れか１項に記載の表示装置。
【請求項１４】
薄膜トランジスタを具備する複数の画素が形成された画素領域と、前記画素領域に隣接する制御領域と、前記制御領域に形成された端子とを有する薄膜トランジスタ基板であって、
前記制御領域には、前記端子から前記基板の端部へ延在する第１の配線と、
前記第１の配線と同層に形成され、且つ前記端子から前記基板の端部とは反対側へ延在する第２の配線と、
前記第１の配線よりも前記基板の側の層に形成され、且つ平面的に見て前記第２の配線と交差する第３の配線とを有し、
前記第２の配線と前記第３の配線との間には、ａ−Ｓｉ膜と絶縁膜とが形成され、
前記第１の配線の下層には、前記絶縁膜が形成され、前記ａ−Ｓｉ膜は形成されていないことを特徴とする薄膜トランジスタ基板。
【請求項１５】
前記ａ−Ｓｉ膜の幅は、前記第２の配線の幅よりも大きいことを特徴とする請求項１４に記載の薄膜トランジスタ基板。
【請求項１６】
前記絶縁膜は、前記ａ−Ｓｉ膜と重なっている領域の第１の膜厚と、前記ａ−Ｓｉ膜と重なっていない領域の第２の膜厚とを有し、
前記第１の膜厚は前記第２の膜厚よりも大きいことを特徴とする請求項１４又は請求項１５に記載の薄膜トランジスタ基板。
【請求項１７】
前記複数の画素の各々は薄膜トランジスタを有し、
前記第３の配線は、前記薄膜トランジスタのゲート電極と電気的に接続されていることを特徴とする請求項１４から請求項１６の何れか１項に記載の薄膜トランジスタ基板。
【請求項１８】
前記制御領域には、前記複数の画素を駆動する駆動回路が設けられ、
前記第２の配線と前記第３の配線とは、前記駆動回路と電気的に接続されていることを特徴とする請求項１４から請求項１７の何れか１項に記載の薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に製造工程における静電気による絶縁破壊に起因する歩留まりの低下を防止した構成を有する表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置の、特にＴＦＴ基板では、種々のフォトリソグラフィ工程が存在する。フォトリソグラフィ工程では、スピンナーによる膜形成、乾燥等の工程において、静電気が発生しやすい。ＴＦＴ基板には、多数の走査線や映像信号線が層間絶縁膜を介して交差している。また、これらの配線を制御するために、多数のＴＦＴが形成されている。製造工程において静電気が発生すると、層間絶縁膜が破壊して、走査線と映像信号線がショートしたり、ＴＦＴが破壊されたりする。したがって、製造工程における静電気の発生は製造歩留まりに対して大きな影響を及ぼす。
【０００４】
静電気による絶縁破壊やＴＦＴの破壊を防止するめに、静電気が画素等が形成されている表示領域に侵入する前に、アースに落とす等して、静電気が表示領域に侵入することを防止する手段がとられている。「特許文献１」には、表示領域の周辺に設けられた走査線駆動回路等を外部からの静電気から保護するために、走査線駆動回路等の表面に絶縁膜を介して導電膜を被覆に、この導電膜をアースすることによって走査線駆動回路等を保護する構成が記載されている。また、「特許文献２」には、表示領域の周辺に形成される静電気からの保護のためのダイオード回路の例が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２０３７６１号公報
【特許文献２】特開２００１−２１９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＴＶ等、比較的大型のディスプレイには、ａ−Ｓｉ膜を用いたＴＦＴが使用されている。一方、携帯電話、ポータブルゲーム機等の比較的小型のディスプレイには、ｐｏｌｙ−Ｓｉを用いたＴＦＴが使用されている。ｐｏｌｙ−ＳｉＴＦＴを用いた液晶表示装置では、ｐｏｌｙ−Ｓｉの移動度が高いので、駆動回路をＴＦＴで形成し、走査線ＧＬ駆動回路等を基板内に内蔵することが行われている。
【０００７】
ａ−ＳｉＴＦＴを用いた大型の液晶表示装置とｐｏｌｙ−ＳｉＴＦＴを用いた小型の液晶表示装置では、基板内におけるスペースの問題から、静電気から保護するための構成は、異なったものが用いられている。ａ−ＳｉＴＦＴを用いた大型の液晶表示装置では、スペースに比較的余裕があるので、画素がマトリクス状に形成された表示領域５００の外側に静電気から保護するためのダイオード回路を形成している。この回路構成を図７に示す。
【０００８】
図７において、走査線ＧＬと接続する端子２００と表示領域５００との間に静電気保護回路が形成されている。図７において、静電気保護回路はダイオードによって形成されていが、ダイオードはＴＦＴのゲートとドレインあるいはソースを接続することによって形成されている。図７において、端子２００からプラスの大きな静電気が侵入するとダイオード１３０がＯＮし、マイナスの大きな静電気が侵入するとダイオード１４０がＯＮして、静電気がアースに流れ、表示領域５００におけるＴＦＴの破壊あるいは、層間絶縁膜３００の絶縁破壊を防止することが出来る。
【０００９】
ｐｏｌｙ−ＳｉＴＦＴを用いた小型の液晶表示装置では、基板が小さく、かつ、ＴＦＴによって形成された駆動回路の一部が基板に内蔵されているので、静電気保護回路を基板内に配置することが困難である。一方、小型の液晶表示装置では、マザー基板に多数の基板を形成し、その後、マザー基板をスクライビング等によって分離して、個々の液晶表示装置を形成することが行われている。
【００１０】
そこで、ｐｏｌｙ−ＳｉＴＦＴを用いた小型の液晶表示装置では、個々の基板の間に小さなスペースを形成し、この部分に静電気防止回路等を形成し、スクライビング等を行う時点において、この小さなスペースを分離して破棄することが行われている。大きな静電気は、製造工程において発生するので、製品完成後は、静電防止回路は不要となるからである。
【００１１】
図８は、このような小型の液晶表示装置における静電気防止回路の構成を示すものである。図８において、スクライビングライン２１０よりも紙面上側が基板である。基板内には、端子２００、表示領域５００等が形成されているが、図８では、端子が１個のみ表示されている。
【００１２】
図８において、静電気防止線２３０がスクライビングライン２１０を超えて基板外に延在している。静電気防止線２３０はダイオード１５０およびダイオード１６０と接続している。ダイオード１５０、ダイオード１６０ともＴＦＴのゲートとドレインあるいはソースを接続することによって形成されている。ここで、端子２００付近に大きな静電気が誘起したとすると、ダイオード１５０およびダイオード１６０がＯＮして静電気をアースに逃がし、基板内の表示領域５００のＴＦＴ、あるいは、層間絶縁膜等は保護される。
【００１３】
しかしながら、ディスプレイにおいて、高い解像度が要求されると、画素数が多くなり、それにしたがって、走査線ＧＬ、映像信号線ＤＬ等の数も多くなる。例えば、走査線ＧＬの数等が多くなると、個々の走査線ＧＬ毎に静電防止回路を形成することがスペース的に困難になる。
【００１４】
一方、解像度の上昇に伴う、走査線ＧＬの増加に対応するために、セレクター型駆動方法が開発されている。セレクター型駆動方法は、走査線ＧＬを複数のブロック毎にわけ、ブロック毎に走査線ＧＬを走査することによって、走査線ＧＬの引出し線の数を小さくするものである。しかし、セレクター型駆動方法では、ブロック毎に走査線ＧＬを制御するために、制御ＴＦＴの数が増加する。そうすると、制御ＴＦＴのためにスペースが必要となるので、静電気防止回路のためのスペースが不足するという問題は依然として残る。
【００１５】
本発明の課題は、解像度が上昇して、画素の数が増加した場合においても、静電気によるＴＦＴあるいは、層間絶縁膜３００の破壊の防止を可能にする構成を実現することである。
【課題を解決するための手段】
【００１６】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１７】
（１）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された表示領域と、前記表示領域に隣接して、前記走査線と接続している走査線引出し線が前記第１の方向に延在して前記第２の方向に配列し、制御線が前記第２の方向に延在し、前記第１の方向に配列した制御領域を有し、前記制御線と接続した端子が形成された基板を有する液晶表示装置であって、前記表示領域における前記映像信号線の下、および、前記制御領域における前記映像信号線と同層で形成された配線の下には、層間絶縁膜とａ−Ｓｉ膜が形成されており、前記端子よりも外側には、前記映像信号線と同層で形成され、前記端子と電気的に接続した配線が存在し、前記端子よりも外側に存在している前記配線の下には、前記層間絶縁膜が形成され、前記ａ−Ｓｉ膜は形成されていないことを特徴とする液晶表示装置。
【００１８】
（２）前記ａ−Ｓｉ膜の幅は、前記映像信号線の幅、または、前記制御領域における前記映像信号線と同層で形成された前記配線の幅よりも大きいことを特徴とする（１）に記載の液晶表示装置。
【００１９】
（３）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された表示領域と、前記表示領域に隣接して、前記走査線と接続している走査線引出し線が前記第１の方向に延在して前記第２の方向に配列し、制御線が前記第２の方向に延在し、前記第１の方向に配列した制御領域を有し、前記制御線と接続した端子が形成された基板を有する液晶表示装置の製造方法であって、前記表示領域における前記映像信号線の下、および、前記制御領域における前記映像信号線と同層で形成された配線の下には、層間絶縁膜とａ−Ｓｉ膜を形成し、前記端子の外側には、前記基板を分離するスクライビングラインを形成し、前記スクライビングラインの外側には、前記走査線と同層でアース線を形成し、前記端子よりも外側に、前記層間絶縁膜を形成し、前記層間絶縁膜の上に前記ａ−Ｓｉ膜を形成せずに、前記端子と電気的に接続した静電気防止線を形成し、前記静電気防止線は、前記アース線の外側において、他の静電気防止線と接続するように形成し、その後、前記スクライビングラインに沿って、前記基板を分離することを特徴とする液晶表示装置の製造方法。
【００２０】
（４）前記表示領域における前記映像信号線の下のａ−Ｓｉ膜の幅を前記映像信号線の幅よりも大きく形成し、前記制御領域における前記映像信号線と同層で形成された配線の下のａ−Ｓｉ膜の幅を、前記映像信号線と同層で形成された前記配線の幅よりも大きく形成することを特徴とする（３）に記載の液晶表示装置の製造方法。
【００２１】
（５）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された表示領域と、前記表示領域に信号を供給するための端子が形成された基板を有する液晶表示装置であって、前記表示領域における前記映像信号線と前記走査線との間には層間絶縁膜とａ−Ｓｉ膜が形成され、前記端子よりも外側には、前記映像信号線と同層で形成され、前記端子と電気的に接続した配線が存在し、前記端子よりも外側に存在している前記配線の下には、前記層間絶縁膜が形成され、前記ａ−Ｓｉ膜は形成されていないことを特徴とする液晶表示装置。
【００２２】
（６）走査線が第１の方向に延在して第２の方向に配列し、映像信号線が前記第２の方向に延在して前記第１の方向に配列し、前記走査線と前記映像信号線に囲まれた領域に画素が形成された表示領域と、前記表示領域に信号を供給するための端子が形成された基板を有する液晶表示装置の製造方法であって、前記表示領域における前記映像信号線の下には、層間絶縁膜とａ−Ｓｉ膜を形成し、前記端子の外側には、前記基板を分離するスクライビングラインを形成し、前記スクライビングラインの外側には、前記走査線と同層でアース線を形成し、前記端子よりも外側に、前記層間絶縁膜を形成し、前記層間絶縁膜の上に前記ａ−Ｓｉ膜を形成せずに、前記端子と電気的に接続した静電気防止線を形成し、前記静電気防止線は、前記アース線の外側において、他の静電気防止線と接続するように形成し、その後、前記スクライビングラインに沿って、前記基板を分離することを特徴とする液晶表示装置の製造方法。
【発明の効果】
【００２３】
本発明によれば、静電気防止回路をダイオード回路を使用せずに形成することが出来るので、静電気防止回路のためのスペースを大幅に省略することが出来る。また、本発明によれば、静電気防止回路を実質的には、回路要素を使用せずに実現することが出来るので、製造コストの大幅な低減になる。
【００２４】
さらに、本発明によれば、静電気防止回路のためにスペースを大幅に低減できるので、画素数の多い、高解像度のディスプレイを、高い信頼性を保ち、かつ、低コストで実現することが出来る。
【図面の簡単な説明】
【００２５】
【図１】本発明による液晶表示装置の平面模式図である。
【図２】実施例１による走査線制御領域における断面図である。
【図３】実施例１による静電気防止線とアース線の交差部の断面図である。
【図４】実施例２による走査線制御領域における断面図である。
【図５】実施例２による静電気防止線とアース線の交差部の断面図である。
【図６】セレクター型駆動方法による液晶表示装置の回路図である。
【図７】ダイオードを使用した保護回路の例である。
【図８】ダイオードを使用した保護回路の他の例である。
【発明を実施するための形態】
【００２６】
以下に実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００２７】
図１は、本発明による静電気防止回路を示す回路図である。図１には、液晶表示装置の一部のみ記載されている。図１はセレクター型駆動方法による液晶表示装置である。セレクター型駆動方法は、従来の駆動方法に比べて、走査線ＧＬと走査線ＧＬ駆動回路を結ぶ線の数を減少させることが出来る。しかし、走査線ＧＬ、あるいは、走査線ＧＬを制御するための配線数は少なくすることができるが、走査線ＧＬを制御するためのＴＦＴの数が増加する。したがって、静電気対策は、依然として需要な課題である。
【００２８】
図１の内容を説明する前に、図６によって、セレクター型駆動方法の説明をする。図６において、紙面上側に走査線ＧＬおよび映像信号線ＤＬの駆動回路１０００が配置され、左側に走査線ＧＬを駆動するための制御領域が配置されている。図６において、右側が表示領域５００であり、画素電極１０３、画素ＴＦＴ１０１等を含む画素がマトリクス状に形成されている。図６の表示領域５００において、走査線ＧＬが横方向に延在し、縦方向に配列している。また、映像信号線ＤＬが縦方向に延在し、横方向に配列している。走査線ＧＬと映像信号線ＤＬとで囲まれた領域に画素が形成されている。
【００２９】
各画素には画素ＴＦＴ１０１が形成され、画素ＴＦＴ１０１のドレインは映像信号線ＤＬと接続し、画素ＴＦＴ１０１のゲートは走査線ＧＬと接続している。画素ＴＦＴ１０１のソースは画素電極１０３と接続している。画素電極１０３とコモン電極１０４との間には液晶層１０２が存在している。コモン電極１０４には一定電圧が印加され、画素電極１０３には映像信号線ＤＬからの映像信号に対応した電圧が印加され、これによって液晶層１０２の配向状態を変化させて、画素毎に液晶層１０２の透過率を制御することによって画像を形成する。
【００３０】
図６の左側は、走査信号線の制御回路である。従来の駆動方式では、走査線ＧＬの数だけ、走査線ＧＬの制御線を図６の図面の下側に配線する必要があったので、走査線ＧＬの制御線を引き回すために大きなスペースを必要としていた。これに対して、図６に示すセレクター型駆動方法では、走査線ＧＬをブロック毎に分け、ブロック毎に走査線ＧＬを走査することによって、走査線ＧＬの制御線の数を大幅に低減している。
【００３１】
図６において、走査線ＧＬは、７２本の走査線ＧＬを１ブロックとして構成されている。本明細書では、表示領域５００における走査線ＧＬは走査線ＧＬと呼び、表示領域５００から横方向の外側に延在している部分は、走査線引出し線ＧＬＬと呼ぶ。表示領域５００における走査線ＧＬと接続している走査線引き出し線ＧＬＬには、第１制御ＴＦＴ１１１と第２制御ＴＦＴ１２１が接続している。図６の左側において、７２本の第１制御線Ｇ１が縦方向に延在している。また、７２本の第２制御線Ｇ２が縦方向に延在している。さらに、第２制御線Ｇ２と接続した３６本の第１ゲート線１１２と３６本の第２ゲート線１２２が横方向に延在している。第１ゲート線１１２と第２ゲート線１２２によって、７２本毎の走査線ブロックが選択される。
【００３２】
図６に示すように、７２個の第１制御ＴＦＴ１１１は第１ゲート線１１２によって同時に制御され、また、７２個の第２制御ＴＦＴ１２１は第２ゲート線１２２によって同時に制御されている。第１制御ＴＦＴ１１１がＯＮになると第２制御ＴＦＴ１２１がＯＦＦになり、第１制御ＴＦＴ１１１がＯＦＦになると第２制御ＴＦＴ１２１がＯＮになるという関係になっている。
【００３３】
ここで、例えば、一番上の７２本の走査線ＧＬを第１ブロックとすると、第１ブロックにおける第１制御ＴＦＴ１１１がＯＮになったときは、第２ブロック以下の第１制御ＴＦＴ１１１はＯＦＦになっている。そして、第１ブロックにおいて、走査線ＧＬを走査している間は、第２ブロック以下の走査線ＧＬはＯＦＦ状態が保たれている。
【００３４】
そして、第１ブロックの走査が終了すると、第１ブロックの全ての第１制御ＴＦＴ１１１がＯＦＦとなり、第２ブロックの第１制御ＴＦＴ１１１がＯＮになり、第２ブロックの走査線ＧＬが走査される。このとき、第１ブロックおよび第３ブロック以下の走査線ＧＬはＯＦＦ状態が保たれている。
【００３５】
なお、例えば、第１ブロックにおける第１制御ＴＦＴ１１１がＯＮになって第１ブロックの走査線ＧＬが走査されている間は、第２制御ＴＦＴ１２１はＯＦＦとなっているので、走査信号は、表示領域５００の走査線ＧＬに送られる。第１ブロックの走査が終了して、第１ブロックに存在する画素への書き込みが終了すると、第２制御ＴＦＴ１２１がＯＮになり、走査線ＧＬはＶＳＳレベルになる。
【００３６】
このようにセレクター型駆動方法においても、走査線ＧＬの走査は通常の駆動方法と同じように行われる。しかし、通常の駆動においては、走査線ＧＬを制御するための制御線は、例えば、７２×３６＝２５９２本必要なのに対し、図６に示すセレクター型駆動方法では、７２×２＝１４４ですむ。したがって、セレクター型駆動方法においては、走査線ＧＬの制御線は従来方式に比べて大幅に低減することが出来る。
【００３７】
しかし、セレクター型駆動方法においては、走査線ＧＬの制御線を制御するための多数の第１制御ＴＦＴ１１１および第２制御ＴＦＴ１２１が必要になる。例えば、図６においては、７２×３６＝２５９２の第１制御ＴＦＴ１１１および７２×３６＝２５９２の第２制御ＴＦＴ１２１が必要になる。第１制御ＴＦＴ１１１も第２制御ＴＦＴ１２１も走査線ＧＬの制御線を引き回すスペースに比べれば、占めるスペースは、はるかに小さい。しかしながら、基板１００のサイズが限られており、かつ、画素数増加すると、スペースの問題が生ずる。
【００３８】
本発明は、図１に示すように、静電気対策のための回路にダイオード回路を用いずに、静電気防止線２３０の構成のみによって、静電気によるＴＦＴの破壊、あるいは層間絶縁膜３００の破壊を防止するものである。図１は図６における走査線ＧＬの一番下の第３６ブロック部分を拡大し、かつ、端子２００、スクライビングライン２１０、アース線２２０、および静電気防止線２３０、を追加して表示したものである。すなわち、図１は液晶表示装置の左下部分を拡大して表示したものである。なお、図６における特定電位であるＶＳＳは、図１においてはアース電位となっている。
【００３９】
図１において、右側には、画素ＴＦＴ１０１、画素電極１０３、液晶層１０２、コモン電極１０４等からなる画素がマトリクス状に形成された表示領域５００が形成されている。表示領域５００の走査線ＧＬから走査線引出し線ＧＬＬが左側に延在している。各走査線引出し線ＧＬＬには第１ＴＦＴ、第２制御ＴＦＴ１２１が接続している。
【００４０】
７２個の第１制御ＴＦＴ１１１は、３６番目のプラスの信号を送る第２制御線Ｇ２によって制御され、７２個の第２制御ＴＦＴ１２１は、３６番目のマイナスの信号を送る第２制御線Ｇ２によって制御される。第１制御ＴＦＴ１１１がＯＮの場合は、第２制御ＴＦＴ１２１がＯＦＦになり、第１制御ＴＦＴ１１１がＯＦＦの場合は、第２制御ＴＦＴ１２１がＯＮになる関係になる。セレクター型駆動方法は図６において説明したとおりである。
【００４１】
図１において、７２本の第１制御線Ｇ１が縦方向に延在し、７２本の第２制御線Ｇ２が縦方向に延在している。第１制御ＴＦＴ１１１も第２制御ＴＦＴ１２１も基板１００の端部に形成されている端子２００と接続している。端子２００の外側に描かれた点線は、スクライビングライン２１０を示している。すなわち、基板１００が完成した後は、このスクライビングライン２１０に沿って、基板１００がマザー基板から分離される。
【００４２】
図１において、スクライビングライン２１０の外側にはアース線２２０がスクライビングライン２１０を囲むように形成されている。図１は、液晶表示装置の左下のみを記載しているが、アース線２２０はスクライビングライン２１０の全周を囲んでいる。アース線２２０は表示領域５００における走査線ＧＬと同じ層で形成されている。
【００４３】
各端子２００からは、静電気防止線２３０がスクライビングライン２１０およびアース線２２０を超えて外側に延在し、アース線２２０の外側において、各静電気防止線２３０は接続されている。図１において、静電気防止線２３０はアース線２２０の外側において、接続されているが、これは、製造プロセスにおける状態であって、基板１００が完成した後は、基板１００よりも外側の部分はスクライビングライン２１０に沿って分離される。したがって、基板１００が完成したあとは、各端子２００間は絶縁されている。
【００４４】
静電気防止線２３０は、表示領域５００における映像信号線ＤＬと同層で形成されている。したがって、アース線２２０と静電気防止線２３０の間には層間絶縁膜３００が形成されている。層間絶縁膜３００は一般にはＳｉＮによって形成されている。なお、走査線ＧＬと同層で形成されている下側配線、すなわち、アース線２２０は、例えば、ＭｏＷで形成され、映像信号線ＤＬと同層で形成されている上側配線は、すなわち、静電気防止線２３０は、例えば、Ａｌ合金によって形成されている。
【００４５】
図１において、端子２００よりも内側、すなわち、図１におけるＣで示す領域においては、第１制御線Ｇ１および第２制御線Ｇ２と、走査線引出し線ＧＬＬ、第１ゲート線１１２、第２ゲート線１２２等とは、層間絶縁膜３００及びａ−Ｓｉ膜４００を介して交差して形成されている。また、表示領域５００における走査線ＧＬと映像信号線ＤＬも層間絶縁膜３００とａ−Ｓｉ膜４００を介して交差して形成されている。
【００４６】
このように、端子２００よりも内側においては、互いに交差する上側の配線と下側の配線が交差部において、ショートすることを防止するために、層間絶縁膜３００に加え、ａ−Ｓｉ膜４００を挟んでいる。すなわち、ａ−Ｓｉ膜４００は不純物をドープしていなければ抵抗率が高く、絶縁物と同じなので、層間絶縁膜３００と同じ効果を有する。したがって、交差部においては、層間絶縁膜３００が２層形成されたと同じ効果を有することになる。
【００４７】
この様子を図２に示す。図２は、例えば、図１におけるＡ−Ａ断面図である。図２において、基板１００の上には下部配線である、走査線引出し線ＧＬＬが横方向に延在している。走査線引出し線ＧＬＬの上には層間絶縁膜３００が形成されている。層間絶縁膜３００の上にはａ−Ｓｉ膜４００が形成されている。そして、ａ−Ｓｉ膜４００の上に、上部配線である、第１制御線Ｇ１が紙面垂直方向に延在している。なお、表示領域５００における走査線ＧＬと映像信号線ＤＬとの交差部も、図２の構成と同様である。
【００４８】
ａ−Ｓｉ膜４００は第１制御線Ｇ１よりも若干広く形成され、第１制御線Ｇ１の下を第１制御線Ｇ１と同じ方向に延在している。図２に示すように、ａ−Ｓｉ膜４００の幅は第１制御線Ｇ１の幅よりも、片側でｗ１＝１μｍ程度大きく形成されている。ここで、層間絶縁膜３００の厚さは例えば、２００ｎｍ、ａ−Ｓｉ膜４００の厚さは例えば、５０ｎｍ程度である。このように、端子２００よりも内側においては、ある程度の静電気が侵入してきてもａ−Ｓｉ膜４００の分、上側配線Ｇ１と下側配線ＧＬＬ間の耐電圧は向上している。
【００４９】
一方、端子２００の外側、すなわち、図１におけるＤで示す領域においては、下側配線であるアース線２２０と上側配線である静電気防止線２３０が交差して配置している。アース線２２０と静電気防止線２３０との間には層間絶縁膜３００が形成されている。しかし、この部分には、領域Ｃとは異なり、層間絶縁膜３００の上にはａ−Ｓｉ膜４００は形成されていない。
【００５０】
この様子を図３に示す。図３において、基板１００の上には、下側配線としてのアース線２２０が横方向に延在している。アース線２２０の上には層間絶縁膜３００が存在し、層間絶縁膜３００の上には、静電気防止線２３０が紙面の垂直方向に延在している。アース線２２０と静電気防止線２３０の間には、層間絶縁膜３００のみが存在し、ａ−Ｓｉ膜４００は存在していない。
【００５１】
図２と図３を比較すると、図３においては、下側配線と上側配線との間に層間絶縁膜３００しか存在していないので、静電気が侵入してきた場合、図２の構成と比較すると絶縁破壊をしやすい。すなわち、静電気が侵入した場合、図１におけるアース線２２０と静電気防止線２３０の交差点Ｘにおいて、絶縁破壊し、静電気はアース線２２０に逃げるので、図１の領域Ｃに形成された制御領域、表示領域５００における層間絶縁膜、および、ＴＦＴは保護されることになる。
【００５２】
図１に示すように、本発明の特徴は、このような静電気からの保護をダイオード回路を用いることなく、配線の立体構造のみで行っている点である。本発明の構成によれば、ダイオード回路を用いないので、静電気からの保護回路のスペースを大幅に節約することが出来る。また、ダイオード回路等を用いず、構成が単純であるので、保護回路を低コストで形成でき、かつ、保護回路に起因する製造歩留まりの低下を抑えることが出来る。
【実施例２】
【００５３】
プロセスによっては、ａ−Ｓｉ膜４００をエッチングする際、層間絶縁膜３００も若干エッチングされる場合がある。この場合の図１における端子２００部よりも内側の領域Ｃの部分における、Ａ−Ａ断面に対応する部分を図４に示す。また、図１における端子２００部よりも外側の領域ＤにおけるＢ−Ｂ断面に対応する部分を図５に示す。
【００５４】
図４において、ａ−Ｓｉ膜４００の下側では、層間絶縁膜３００は当初膜厚を維持しているが、ａ−Ｓｉ膜４００によって覆われていない部分、すなわち、３０１の部分における層間絶縁膜の膜厚は当初の膜厚よりも薄くなっている。しかし、図４においては、ａ−Ｓｉ膜４００が上部配線よりも幅が広く形成されているので、下側配線ＧＬＬと上側配線Ｇ１間の絶縁耐圧はほとんど低下しない。
【００５５】
一方、端子２００よりも外側の部分のアース線２２０と静電気防止線２３０が交差する部分の断面形状である、図５において、静電気防止線２３０の下側の部分では層間絶縁膜３００は当初の膜厚を維持しているが、静電気防止線２３０の下側部分以外では、層間絶縁膜は３０１に示すように、当初の膜厚よりも薄くなっている。図５において、静電気防止線２３０の端部において、層間絶縁膜３００は薄くなっているので、この部分における絶縁耐圧は低下する。
【００５６】
このように、ａ−Ｓｉ膜４００のエッチングにおいて、層間絶縁膜３００も若干薄くなるようなプロセスを採用することによって、図１の端子２００よりも内側の領域、すなわち、領域Ｃにおける絶縁耐圧と、図１の端子２００よりも外側の領域、すなわち、領域Ｄにおける絶縁耐圧の差はさらに大きくなる。
【００５７】
したがって、本実施例によって、静電気が発生した場合の表示領域５００および制御領域におけるＴＦＴあるいは層間絶縁膜の保護をより確実に行うことが出来る。
【００５８】
なお、以上の説明においては、セレクター型駆動方法の液晶表示装置を用いて説明したが、本発明は、これに限らず、走査線ＧＬ等の下側配線と、映像信号線ＤＬ等の上側配線とが層間絶縁膜３００を介して交差して配置している構成を有する液晶表示装置に適用することが出来る。
【００５９】
また、以上の説明では、表示領域５００および制御領域においては、上側配線の下側で、層間絶縁膜３００の上には、ａ−Ｓｉ膜４００が形成されているとしたが、ｐｏｌｙ−Ｓｉが形成されていても同様な効果を奏することが出来る。
【符号の説明】
【００６０】
１００…基板、  １０１…画素ＴＦＴ、  １０２…液晶層、  １０３…画素電極、１０４…コモン電極、  １１１…第１制御ＴＦＴ、１１２…第１ゲート線、  １２１…第２制御ＴＦＴ、１２２…第２ゲート線、  １３０…第１ダイオード、１４０…第２ダイオード、  １５０…第３ダイオード、１６０…第４ダイオード、  ２００…端子、  ２１０…スクライビングライン、  ２２０…アース線、  ２３０…静電気防止線、  ３００…層間絶縁膜、  ３０１…層間絶縁膜薄化部、４００…ａ−Ｓｉ膜、５００…表示領域、  １０００…駆動回路、  Ｇ１…第１制御線、  Ｇ２…第２制御線、  ＤＬ…映像信号線、  ＧＬ…走査線、  ＧＬＬ…走査線引出し線
【図１】
2014095906.tif 000003
【図２】
2014095906.tif 000004
【図３】
2014095906.tif 000005
【図４】
2014095906.tif 000006
【図５】
2014095906.tif 000007
【図６】
2014095906.tif 000008
【図７】
2014095906.tif 000009
【図８】
2014095906.tif 000010