(57)【要約】【課題】フリッカの発生を防ぐ液晶表示装置【解決手段】トランジスタと、トランジスタを介して互いに逆の極性を有する第１信号及び第２信号が交互に与えられる液晶素子と、第１電極及び第２電極を有する容量素子とを、複数の画素にそれぞれ有し、液晶素子は、絶縁膜を挟んで重なる領域を有する画素電極及び共通電極と、画素電極及び共通電極上の液晶層と、を有し、共通電極は複数の画素間で電気的に接続されており、容量素子が有する第１電極は、画素電極に電気的に接続されており、第１信号が液晶素子に与えられた後、第２信号が液晶素子に与えられるまでの間に、液晶層に加わる電圧の変化が小さくなるように、第２電極の電位を、高さの異なる第１の電位と第２の電位の間で変化させる。【選択図】図１
2014130345.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタを介して互いに逆の極性を有する第１信号及び第２信号が交互に与えられる液晶素子と、第１電極及び第２電極を有する容量素子とを、複数の画素にそれぞれ有し、
前記液晶素子は、絶縁膜を挟んで重なる領域を有する画素電極及び共通電極と、前記画素電極及び前記共通電極上の液晶層と、を有し、
前記共通電極は複数の前記画素間で電気的に接続されており、
前記容量素子が有する第１電極は、前記画素電極に電気的に接続されており、
前記第２電極は、時間の経過に伴い、供給される電位が高さの異なる第１の電位と第２の電位の間で変化する配線に、接続されている液晶表示装置。
【請求項２】
トランジスタと、前記トランジスタを介して互いに逆の極性を有する第１信号及び第２信号が交互に与えられる液晶素子と、第１電極及び第２電極を有する容量素子とを、複数の画素にそれぞれ有し、
前記液晶素子は、絶縁膜を挟んで重なる領域を有する画素電極及び共通電極と、前記画素電極及び前記共通電極上の液晶層と、を有し、
前記共通電極は複数の前記画素間で電気的に接続されており、
前記容量素子が有する第１電極は、前記画素電極に電気的に接続されており、
前記第１信号が前記液晶素子に与えられた後、前記第２信号が前記液晶素子に与えられるまでの間において、前記液晶層に加わる電圧の変化が小さくなるように、前記第２電極の電位を、高さの異なる第１の電位と第２の電位の間で変化させる液晶表示装置。
【請求項３】
トランジスタと、前記トランジスタを介して、互いに逆の極性を有する第１信号及び第２信号が交互に与えられる液晶素子と、第１電極及び第２電極を有する容量素子とを、複数の画素にそれぞれ有する画素部と、
前記第１信号が前記液晶素子に与えられた後、前記第２信号が前記液晶素子に与えられるまでの間において、前記液晶層に加わる電圧の変化が小さくなるように、前記第２電極に、高さの異なる第１の電位と第２の電位の間で変化する電位を与える回路と、を有し、
前記液晶素子は、絶縁膜を挟んで重なる領域を有する画素電極及び共通電極と、前記画素電極及び前記共通電極上の液晶層と、を有し、
前記共通電極は複数の前記画素間で電気的に接続されており、
前記容量素子が有する第１電極は、前記画素電極に電気的に接続されている液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記トランジスタは、酸化物半導体を含む半導体膜に、チャネル形成領域を有する液晶表示装置。
【請求項５】
請求項４において、前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。特に、本発明は、アクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
結晶性を有するシリコンによって得られる高い移動度と、非晶質シリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体として、酸化物半導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示装置や発光装置などで透光性を有する画素電極に用いられている。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知られている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体表示装置の性能を評価する上で低消費電力であることは重要なポイントの一つであるが、液晶表示装置も例外ではない。特に、携帯電話などの携帯型の電子機器だと、液晶表示装置の消費電力の高さは、連続使用時間の短縮化というデメリットに繋がるため、低消費電力化を図ることが強く要求される。
【０００５】
上述したような技術的背景のもと、本発明の一態様は、消費電力の低減を実現することができる液晶表示装置の提案を、課題の一つとする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る液晶表示装置では、画像信号の画素部への書き込みが停止した後も、画素部における画像の表示を維持するために、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）を、画素に設ける。上記トランジスタを、画素が有する液晶素子への電圧の供給を制御するための素子として用いることで、液晶素子への電圧の供給が維持される期間を長く確保することができる。よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が繰り返し書き込まれる場合などは、画像信号の画素部への書き込みを一時的に停止することで、駆動周波数を低くしても、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。
【０００７】
さらに、本発明の一態様に係る液晶表示装置では、液晶素子が、絶縁膜を挟んで重なる領域を有する画素電極及び共通電極と、上記画素電極及び共通電極から電界が加えられる液晶層と、を有するものとする。また、画素には、トランジスタ及び液晶素子に加えて容量素子が設けられており、当該容量素子が有する第１電極は、画素電極に電気的に接続されている。そして、第１の極性を有する画像信号を画素に書き込んだ後、当該画素に第２の極性を有する画像信号を書き込むまでの間に、当該容量素子が有する第２電極を、高さの異なる第１の電位と第２の電位の間で推移させるものとする。
【発明の効果】
【０００８】
本発明の一態様により、消費電力の低減を実現することができる液晶表示装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】画素の構成を示す図と、タイミングチャート。
【図２】パネルの構成を示す図。
【図３】タイミングチャート。
【図４】パネルの構成を示す図。
【図５】パネルの構成を示す図。
【図６】画素の接続構成を示す図。
【図７】液晶表示装置の構成を示す図。
【図８】電源回路に含まれる回路の構成を示す図。
【図９】タイミングチャート。
【図１０】画素の上面図。
【図１１】パネルの断面図。
【図１２】トランジスタの作製方法を示す図。
【図１３】トランジスタの作製方法を示す図。
【図１４】トランジスタの断面図。
【図１５】トランジスタの断面図。
【図１６】液晶表示装置の上面図と断面図。
【図１７】画素の構成を示す図と、タイミングチャート。
【図１８】電子機器の図。
【図１９】液晶素子の断面構造を示す図と、等価回路を示す図。
【図２０】液晶素子の断面構造を示す図と、等価回路を示す図。
【図２１】電圧保持率と時間との関係を示すグラフ。
【図２２】電圧と規格化透過率の関係を示すグラフ。
【発明を実施するための形態】
【００１０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１１】
なお、本明細書において液晶表示装置とは、液晶素子が各画素に形成されたパネルと、駆動回路またはコントローラを含むＩＣ等を当該パネルに実装した状態にあるモジュールとを、その範疇に含む。さらに、本発明の一態様に係る液晶表示装置は、当該液晶表示装置を作製する過程における、液晶素子が完成する前の一形態に相当する素子基板をその範疇に含み、当該素子基板は、トランジスタと、液晶素子に用いられる画素電極及び共通電極と、容量素子とを、複数の各画素に備える。
【００１２】
また、本発明の一態様に係る液晶表示装置には、指またはスタイラスなどが指し示した位置を検出し、その位置情報を含む信号を生成することができる位置入力装置であるタッチパネルが、構成要素に含まれていても良い。
【００１３】
〈画素の構成例〉
図１（Ａ）に、本発明の一態様に係る液晶表示装置の、画素の構成例を示す。図１（Ａ）に示す画素１０は、液晶素子１１と、当該液晶素子１１への画像信号の供給を制御するトランジスタ１２と、容量素子１３とを有する。
【００１４】
液晶素子１１は、画素電極と、共通電極と、画素電極と共通電極の間の電圧が印加される液晶材料を含んだ液晶層とを有している。そして、図１（Ａ）では、液晶素子１１がＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードである場合を示しており、画素電極と共通電極とが絶縁膜を挟んで重なる領域を有している。当該領域は、画素電極と共通電極の間に印加される電圧ＶＬＣを保持するための容量としての機能を有する。図１（Ａ）では、上記容量を容量素子１４として、図示する。
【００１５】
トランジスタ１２は、配線ＳＬに入力される画像信号の電位を、液晶素子１１の画素電極に与えるか否かを制御する。液晶素子１１の共通電極には、所定の基準電位ＶＣＯＭ１が与えられている。
【００１６】
以下、液晶素子１１と、トランジスタ１２と、容量素子１３の、具体的な接続関係について説明する。
【００１７】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの素子を介して間接的に接続している状態も、その範疇に含む。
【００１８】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００１９】
また、トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
【００２０】
また、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
【００２１】
図１（Ａ）に示す画素１０では、トランジスタ１２のゲートが配線ＧＬに電気的に接続されている。トランジスタ１２のソース及びドレインの一方は、配線ＳＬに接続され、トランジスタ１２のソース及びドレインの他方は、液晶素子１１の画素電極に接続されている。そして、容量素子１３は一対の電極を有しており、一方の電極は液晶素子１１の画素電極に電気的に接続されており、他方の電極には所定の電位ＶＣＯＭ２が与えられている。
【００２２】
なお、画素１０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
【００２３】
図１（Ａ）では、画素１０において、画像信号の画素１０への入力を制御するスイッチとして、一のトランジスタ１２を用いる場合を例示している。しかし、画素１０において、複数のトランジスタを一のスイッチとして機能させても良い。複数のトランジスタが一のスイッチとして機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。
【００２４】
なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。
【００２５】
そして、本発明の一態様では、トランジスタ１２のオフ電流が極めて小さいものとする。上記構成により、液晶素子１１に与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素１０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素１０への画像信号の書き込み回数を少なくしても、階調の表示を維持することができる。例えば、高純度化された酸化物半導体をチャネル形成領域に含むトランジスタ１２を用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
【００２６】
また、画像信号の電位の極性を、共通電極の電位ＶＣＯＭ１を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶材料の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に配線ＳＬに与えられる電位の変化が大きくなるため、スイッチとして機能するトランジスタ１２のソースとドレインの電位差が大きくなる。よって、トランジスタ１２は、閾値電圧がシフトするなどの特性劣化が生じやすい。特に、本発明の一態様のように、ＦＦＳモードなどの横電界方式の液晶表示装置の場合、正の極性の画像信号と負の極性の画像信号の電位差が、他のモードの液晶表示装置よりも大きい傾向にある。例えばＴＮ液晶を液晶層に含んでいる場合だと、上記電位差が十数Ｖ程度であるのに対し、ブルー相を示す液晶を液晶層が含んでいる場合は、上記電位差が数十Ｖにも及ぶ。そのため、横電界方式の液晶表示装置の場合、上記電位差がより大きくなり、トランジスタ１２の電気的特性の劣化が顕著に生じやすい。また、液晶素子１１に保持されている電圧を維持するために、トランジスタ１２には、ソースとドレインの電位差が大きくても、オフ電流が小さいことが要求される。トランジスタ１２に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いることで、トランジスタ１２の耐圧性を高め、オフ電流を著しく小さくすることができる。よって、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを用いた場合に比べて、トランジスタ１２の劣化を防ぎ、液晶素子１１に保持されている電圧を維持することができる。
【００２７】
なお、トランジスタ１２を介してリークする電荷の量が少なくても、幾つかの要因により、画像信号の書き込みが終了した後に、液晶層にかかる電界が変化することがある。
【００２８】
液晶層にかかる電界を変化させる一因として、配向膜へのイオン性の不純物の吸着が挙げられる。液晶材料の中にはイオン性の不純物が含まれるが、当該不純物が配向膜に吸着すると、配向膜付近に残留ＤＣと呼ばれる電界が発生するのである。不純物の吸着に起因する残留ＤＣが発生すると、画像信号の書き込みが終了した後でも液晶層にかかる電界が変化するので、液晶素子１１の透過率も変化してしまう。そして、直流の電圧が液晶素子に印加される時間が長いほど残留ＤＣは強くなるので、本発明の一態様のように、画像信号の書き込みの間隔が長い駆動方法の場合、フレーム周波数が６０Ｈｚ程度の通常の駆動方法に比べて、透過率の変化が大きくなりやすい。
【００２９】
また、液晶層にかかる電界を変化させる別の一因として、液晶素子１１に流れるリーク電流が挙げられる。液晶素子１１に電圧が印加されているとき、画素電極と共通電極の間に液晶層を介して僅かにリーク電流が流れるため、時間の経過に伴い、液晶素子１１に印加される電圧の絶対値が小さくなるのである。よって、本発明の一態様のように、画像信号の書き込みの間隔が長い駆動方法の場合、フレーム周波数が６０Ｈｚ程度の通常の駆動方法に比べて、透過率の変化が大きくなりやすい。
【００３０】
また、液晶層にかかる電界を変化させる別の一因として、配向膜と液晶層の電気的特性の違いにより生じる電荷の蓄積が挙げられる。液晶素子１１に流れるリーク電流は、配向膜及び液晶層を介して流れる。そのため、配向膜に流れるリーク電流の電流密度と、液晶層に流れるリーク電流の電流密度とは、同じ値になる。しかし、配向膜と液晶層とは、誘電率εと抵抗率ρの積に比例する緩和時間τに差がある。よって、液晶素子１１にリーク電流が流れると、Ｍａｘｗｅｌｌ−Ｗａｇｎｅｒ分極により、配向膜と液晶層の界面近傍に電荷が蓄積し、当該界面近傍に残留ＤＣと呼ばれる電界が発生する。具体的に、配向膜の方が液晶層よりも緩和時間τが大きい場合、画素電極と共通電極間の電界とは逆方向に、緩和時間τの差に起因する残留ＤＣが生じ、液晶層に加わる電界が時間の経過に伴い小さくなる方向に変化する。逆に、配向膜の方が液晶層よりも緩和時間τが小さい場合、画素電極と共通電極間の電界と同じ方向に、緩和時間τの差に起因する残留ＤＣが生じ、液晶層に加わる電界が時間の経過に伴い大きくなる方向に変化する。緩和時間τの差に起因する残留ＤＣが発生すると、画像信号の書き込みが終了した後でも液晶層にかかる電界が変化するので、液晶素子１１の透過率も変化してしまう。そして、直流の電圧が液晶素子に印加される時間が長いほど残留ＤＣは強くなるので、本発明の一態様のように、画像信号の書き込みの間隔が長い駆動方法の場合、フレーム周波数が６０Ｈｚ程度の通常の駆動方法に比べて、透過率の変化が大きくなりやすい。
【００３１】
〈画素の比較例〉
画像信号の書き込みが終了した後における透過率の変化について説明するために、図１７（Ａ）に、画素２０の構成を比較例として示す。図１７（Ａ）に示す画素２０は、液晶素子２１と、当該液晶素子２１への画像信号の供給を制御するトランジスタ２２と、容量素子２３とを有する。
【００３２】
液晶素子２１は、画素電極と、共通電極と、画素電極と共通電極の間の電圧が印加される液晶材料を含んだ液晶層とを有している。そして、図１７（Ａ）では、液晶素子２１が、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードのように画素電極と共通電極とが絶縁膜を挟んで重なる領域を有していても良いし、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モードのように画素電極と共通電極とが液晶層を挟んで重なる領域を有していても良い。液晶素子２１がＦＦＳモードである場合、容量素子２３は、画素電極と共通電極とが重なる領域に形成される容量に相当する。液晶素子２１がＦＦＳモードでもＴＮモードでも、容量素子２３は、画素電極と共通電極の間に印加される電圧ＶＬＣを保持するための容量としての機能を有する。
【００３３】
そして、図１７（Ａ）に示す画素２０では、トランジスタ２２のゲートが配線ＧＬに接続されている。トランジスタ２２のソース及びドレインの一方は、配線ＳＬに接続され、トランジスタ２２のソース及びドレインの他方は、液晶素子２１の画素電極に接続されている。そして、容量素子２３は一対の電極を有しており、一方の電極は液晶素子２１の画素電極に接続されており、他方の電極は液晶素子２１の共通電極に接続されている。共通電極には、電位ＶＣＯＭが与えられている。
【００３４】
図１７（Ａ）に示した画素２０の動作と、液晶素子２１の透過率の変化について説明する。
【００３５】
図１７（Ｂ）に、液晶素子２１の画素電極と共通電極の間に印加される電圧ＶＬＣの極性と、電位ＶＣＯＭと、液晶素子２１の透過率の、時間変化の一例を模式的に示す。なお、図１７（Ｂ）では、液晶素子２１の液晶層に用いられる液晶材料がノーマリーホワイトである場合を例に挙げている。よって、図１７（Ｂ）では、液晶層に加わる電界が強いほど、液晶素子２１の透過率は低くなり、液晶層に加わる電界が弱いほど、液晶素子２１の透過率は高くなるものとする。図１７（Ｂ）では、画像信号が画素２０に書き込まれるタイミングを矢印で示しており、一の中間階調を画像情報として有する画像信号が、連続して画素２０に書き込まれている場合を例に挙げている。
【００３６】
画素２０において、配線ＳＬに入力された画像信号の電位がトランジスタ２２を介して液晶素子２１の画素電極に与えられると、液晶素子２１には電圧ＶＬＣが印加される。そして、画像信号の電位が電位ＶＣＯＭよりも高い場合、すなわち、画像信号の極性が正である場合、電圧ＶＬＣは正の極性を有することとなる。また、画像信号の電位が電位ＶＣＯＭよりも低い場合、すなわち、画像信号の極性が負である場合、電圧ＶＬＣは負の極性を有することとなる。図１７（Ｂ）に示すように、液晶素子２１に印加される電圧ＶＬＣは、画像信号が画素２０に書き込まれるタイミングに合わせて、交互に正（＋）の極性と負（−）の極性とを有することとなる。
【００３７】
そして、画像信号の書き込みが終了した後に、上述したような幾つかの原因により、液晶素子２１の液晶層に加わる電界が時間の経過に伴って弱くなる場合、図１７（Ｂ）に示すように、画像信号が画素２０に書き込まれてから、次に画像信号が画素２０に書き込まれるまでの間に、液晶素子２１の透過率は高くなる方向へ変化する。
【００３８】
逆に、画像信号の書き込みが終了した後に、上述したような幾つかの原因により、液晶素子２１の液晶層に加わる電界が時間の経過に伴って強くなる場合がある。この場合、画像信号が画素２０に書き込まれてから、次に画像信号が画素２０に書き込まれるまでの間に、液晶素子２１の透過率は低くなる方向へ変化する。
【００３９】
図１７（Ｂ）に示すように、透過率の変化は、画像信号の書き込みの間隔が長いほど大きくなる。そして、変化した透過率は、画像信号の書き込みのタイミングに合わせて、元の高さにリセットされる。そのため、画像信号の書き込みの間隔が長いほど、画像信号の書き込み時に生じる透過率の変化が人間の目にフリッカとして視認されやすくなる。
【００４０】
そこで、本発明の一態様では、第１の極性を有する画像信号を画素１０に書き込んだ後、画素１０に第２の極性を有する画像信号を書き込むまでの間に、容量素子１３が有する他方の電極を、高さの異なる第１の電位と第２の電位の間で推移させるものとする。
【００４１】
図１（Ｂ）に、図１（Ａ）に示した画素１０における、液晶素子１１の画素電極と共通電極の間に印加される電圧ＶＬＣの極性と、電位ＶＣＯＭ１と、電位ＶＣＯＭ２と、液晶素子１１の透過率の、時間変化の一例を模式的に示す。なお、図１（Ｂ）では、図１７（Ｂ）の場合と同様に、液晶素子１１の液晶層に用いられる液晶材料がノーマリーホワイトである場合を例に挙げている。そして、図１（Ｂ）では、画像信号が画素１０に書き込まれるタイミングを矢印で示しており、一の中間階調を画像情報として有する画像信号が、連続して画素１０に書き込まれている場合を例に挙げている。また、図１（Ｂ）では、実線で示す液晶素子１１の透過率に加えて、図１７（Ａ）の画素２０が有する液晶素子２１の透過率を、破線で示す。
【００４２】
画素１０において、配線ＳＬに入力された画像信号の電位がトランジスタ１２を介して液晶素子１１の画素電極に与えられると、液晶素子１１には電圧ＶＬＣが印加される。図１（Ｂ）に示すように、液晶素子１１に印加される電圧ＶＬＣは、画像信号が画素１０に書き込まれるタイミングに合わせて、交互に正（＋）の極性と負（−）の極性とを有することとなる。
【００４３】
また、図１（Ｂ）では、電位ＶＣＯＭ２が、画像信号の画素１０への書き込みのタイミングに合わせて、第１の電位（Ｖ１）と第２の電位（Ｖ２）の間において推移している。ただし、第１の電位（Ｖ１）は、第２の電位（Ｖ２）よりもΔＶｄだけ低いものとする。具体的には、正の極性を有する画像信号が画素１０に書き込まれてから、次に負の極性を有する画像信号が、画素１０に書き込まれるまでの間に、電位ＶＣＯＭ２は第１の電位（Ｖ１）から第２の電位（Ｖ２）まで、ΔＶｄだけ高くなるように推移している。よって、電荷保存則に従って、液晶素子１１の画素電極の電位もΔＶｄだけ高くなるため、液晶素子１１に印加される電圧ＶＬＣの絶対値もΔＶｄだけ大きくなる。
【００４４】
画像信号の書き込みが終了した後に、上述したような幾つかの原因により、液晶層に加わる電界が時間の経過に伴って弱くなる液晶素子１１の場合、画像信号が画素１０に書き込まれてから、次に画像信号が画素１０に書き込まれるまでの間に、電圧ＶＬＣの絶対値をΔＶｄだけ大きくすることで、液晶層に加わる電界の時間変化を小さく抑えることができる。よって、図１（Ｂ）に示すように、実線で示す液晶素子１１の透過率の変化を、破線で示す液晶素子２１の透過率の変化に比べて、小さく抑えることができ、フリッカが視認されるのを防ぐことができる。
【００４５】
逆に、画像信号の書き込みが終了した後に、上述したような幾つかの原因により、液晶素子１１の液晶層に加わる電界が時間の経過に伴って強くなる場合、画像信号が画素１０に書き込まれてから、次に画像信号が画素１０に書き込まれるまでの間に、液晶素子１１の透過率は低くなる方向へ変化する。この場合、図１（Ｃ）に示すように、正の極性を有する画像信号が画素１０に書き込まれてから、次に負の極性を有する画像信号が、画素１０に書き込まれるまでの間に、電位ＶＣＯＭ２を第２の電位（Ｖ２）から第１の電位（Ｖ１）まで、ΔＶｄだけ低くなるように推移させる。上記構成により、液晶素子１１の画素電極の電位もΔＶｄだけ低くなるため、液晶素子１１に印加される電圧ＶＬＣの絶対値もΔＶｄだけ小さくなる。よって、液晶層に加わる電界が時間の経過に伴って強くなる液晶素子１１の場合、画像信号が画素１０に書き込まれてから、次に画像信号が画素１０に書き込まれるまでの間に、電圧ＶＬＣの絶対値をΔＶｄだけ小さくすることで、液晶層に加わる電界の時間変化を小さく抑えることができる。したがって、液晶素子１１の透過率の変化を小さく抑えることができ、フリッカが視認されるのを防ぐことができる。
【００４６】
なお、ノーマリーホワイトではなく、ノーマリーブラックの液晶層が用いられている場合も同様である。すなわち、液晶層に加わる電界の時間変化を小さくするように、電位ＶＣＯＭ２を第１の電位（Ｖ１）と第２の電位（Ｖ２）の間において推移させることで、液晶素子１１の透過率の変化を小さく抑えることができ、フリッカが視認されるのを防ぐことができる。
【００４７】
また、本発明の一態様に係る液晶表示装置では、液晶素子の電圧ＶＬＣを保持する機能は、容量素子１４で賄うことができるため、容量素子１３の面積を小さく抑えることができる。すなわち、容量素子１３の面積を小さく抑えつつ、フリッカが視認されるのを抑制することができる。そのため、画素の高精細化を図ることができ、なおかつ、画素に画像信号が書き込まれる間隔を長くすることができるので、目の疲労が軽減される、目に優しい液晶表示装置を実現することができる。
【００４８】
〈パネルの構成例〉
次いで、液晶表示装置の一形態に相当する、パネルの構成例について説明する。
【００４９】
図２に示すパネル３０には、画素部３１に、複数の画素１０と、画素１０を行毎に選択するための、配線ＧＬ１乃至配線ＧＬｙ（ｙは自然数）で示される配線ＧＬと、選択された画素１０に画像信号を供給するための、配線ＳＬ１乃至配線ＳＬｘ（ｘは自然数）で示される配線ＳＬとが、設けられている。配線ＧＬへの信号の入力は、駆動回路３２により制御されている。配線ＳＬへの画像信号の入力は、駆動回路３３により制御されている。複数の画素１０は、配線ＧＬの少なくとも一つと、配線ＳＬの少なくとも一つとに、それぞれ接続されている。
【００５０】
なお、画素部３１に設けられる配線の種類及びその数は、画素１０の構成、数及び配置によって決めることができる。具体的に、図２に示す画素部３１の場合、ｘ列×ｙ行の画素１０がマトリクス状に配置されており、配線ＳＬ１乃至配線ＳＬｘ、配線ＧＬ１乃至配線ＧＬｙが、画素部３１内に配置されている場合を例示している。
【００５１】
〈画素部の動作例〉
次いで、図１（Ａ）及び図２を例に挙げて、画素部３１の動作の一例について説明する。
【００５２】
図３に、画素部３１のタイミングチャートを例示する。具体的に、図３では、配線ＧＬ１に与えられる信号の電位と、配線ＳＬ１に与えられる画像信号の電位と、配線ＧＬ１及び配線ＳＬ１に接続された画素１０において、液晶素子１１が有する画素電極（ＧＬ１−ＳＬ１）の電位の、時間変化を示している。また、図３では、図１（Ａ）に示した画素１０において、トランジスタ１２がｎチャネル型である場合を例示している。
【００５３】
まず、第１フレーム期間において、配線ＧＬ１にパルスを有する信号が入力されることで、配線ＧＬ１が選択される。選択された配線ＧＬ１に接続された複数の各画素１０において、トランジスタ１２が導通状態になる。そして、トランジスタ１２が導通状態である期間（１ライン期間）に、配線ＳＬ１から配線ＳＬｘに画像信号の電位が与えられる。そして、配線ＳＬ１から配線ＳＬｘに与えられた画像信号の電位に従い、導通状態のトランジスタ１２を介して、容量素子１３及び容量素子１４に電荷が蓄積される。また、上記画像信号の電位は、導通状態のトランジスタ１２を介して、液晶素子１１の画素電極に与えられる。
【００５４】
図３に示すタイミングチャートでは、第１フレーム期間の配線ＧＬ１が選択されている期間において、配線ＳＬ１に、正の極性の画像信号が入力されている例を示している。よって、配線ＧＬ１及び配線ＳＬ１に接続された画素１０内の画素電極（ＧＬ１−ＳＬ１）には、正の極性の画像信号が与えられる。
【００５５】
なお、液晶素子１１が有する共通電極には、接地電位などの基準となる電位ＶＣＯＭ１が与えられる。画像信号は、電位ＶＣＯＭ１よりも高い電位を有する場合に正の極性を有するものとし、電位ＶＣＯＭ１よりも低い電位を有する場合に負の極性を有するものとする。なお、画像信号の有する画像情報によっては、画像信号の電位が、電位ＶＣＯＭ１と同じ高さとなる場合もあり得る。画像信号の電位が、電位ＶＣＯＭ１と同じ高さである場合、当該画像信号は正の極性を有すると見なすことができるし、負の極性を有すると見なすこともできる。
【００５６】
液晶素子１１では、画素電極と共通電極の間に与えられる電圧の値に従って、液晶分子の配向が変化し、透過率が変化する。よって、液晶素子１１は、画像信号の電位によってその透過率が制御されることで、階調を表示することができる。
【００５７】
配線ＳＬ１から配線ＳＬｘへの画像信号の入力が終了すると、配線ＧＬ１の選択は終了する。配線ＧＬ１の選択が終了すると、該配線ＧＬ１を有する画素１０において、トランジスタ１２が非導通状態になる。すると、液晶素子１１は、画素電極と共通電極の間に与えられた電圧を保持することで、階調の表示を維持する。
【００５８】
同様に、配線ＧＬ２から配線ＧＬｙが順に選択され、配線ＧＬ１が選択されていた期間と同様の動作が、配線ＧＬ２から配線ＧＬｙの各配線に接続された画素１０において順次繰り返される。上記動作により、画素部３１において、一の画像を表示することができる。
【００５９】
そして、図３に示すタイミングチャートでは、第１フレーム期間において、容量素子１３の他方の電極に与えられる電位ＶＣＯＭ２が、第２の電位（Ｖ２）から第１の電位（Ｖ１）まで、ΔＶｄだけ低くなるように推移する。上記構成により、液晶素子１１の画素電極の電位もΔＶｄだけ低くなるため、液晶素子１１に印加される電圧ＶＬＣの絶対値もΔＶｄだけ小さくなる。よって、液晶層に加わる電界が時間の経過に伴って強くなる液晶素子１１の場合、画像信号が画素１０に書き込まれてから、次に画像信号が画素１０に書き込まれるまでの間に、電圧ＶＬＣの絶対値をΔＶｄだけ小さくすることで、液晶層に加わる電界の時間変化を小さく抑えることができる。よって、電位ＶＣＯＭ２が一定の場合は、破線で示すように透過率が変動したとしても、電位ＶＣＯＭ２を第２の電位（Ｖ２）から第１の電位（Ｖ１）まで推移させる場合は、実線で示すように透過率の変動を小さく抑えることができる。
【００６０】
なお、本発明の一態様では、必ずしも配線ＧＬ１乃至配線ＧＬｙを順に選択する必要はない。
【００６１】
次いで、第２フレーム期間において、配線ＧＬ１にパルスを有する信号が入力されることで、配線ＧＬ１が選択される。選択された配線ＧＬ１に接続された複数の各画素１０において、トランジスタ１２が導通状態になる。そして、トランジスタ１２が導通状態である期間に、配線ＳＬ１から配線ＳＬｘに画像信号の電位が与えられる。そして、配線ＳＬ１から配線ＳＬｘに与えられた画像信号の電位に従い、導通状態のトランジスタ１２を介して、容量素子１３及び容量素子１４に電荷が蓄積される。また、上記画像信号の電位は、導通状態のトランジスタ１２を介して、液晶素子１１の画素電極に与えられる。
【００６２】
図３に示すタイミングチャートでは、第２フレーム期間の配線ＧＬ１が選択されている期間において、配線ＳＬ１に、負の極性の画像信号が入力されている例を示している。よって、画素電極（ＧＬ１−ＳＬ１）には、負の極性の画像信号が与えられる。
【００６３】
そして、液晶素子１１では、画像信号の電位によってその透過率が制御されることで、階調を表示することができる。
【００６４】
配線ＳＬ１から配線ＳＬｘへの画像信号の入力が終了すると、配線ＧＬ１の選択は終了する。配線ＧＬ１の選択が終了すると、該配線ＧＬ１を有する画素１０において、トランジスタ１２が非導通状態になる。すると、液晶素子１１は、画素電極と共通電極の間に与えられた電圧を保持することで、階調の表示を維持する。
【００６５】
そして、同様に、配線ＧＬ２から配線ＧＬｙが順に選択され、配線ＧＬ１が選択されていた期間と同様の動作が、配線ＧＬ２から配線ＧＬｙの各配線に接続された画素１０において順次繰り返される。上記動作により、画素部３１において、画像を表示することができる。
【００６６】
そして、後に続く第３フレーム期間及び第４フレーム期間においても、第１フレーム期間及び第２フレーム期間と同様にパネル３０を動作させることができる。
【００６７】
なお、本発明の一態様では、任意の一フレーム期間において、画素部３１が有する全ての画素１０への、画像信号の入力が終了した後、次のフレーム期間が開始されるまでの間に、駆動回路３２及び駆動回路３３を停止状態にすることができる。駆動回路３２が停止状態になると、駆動回路３２による配線ＧＬの選択が停止される。また、駆動回路３３が停止状態になると、駆動回路３３による配線ＳＬへの画像信号の入力が停止される。上記動作により、画素部３１では画像の表示が維持される。
【００６８】
なお、液晶素子１１が階調の表示を維持できる期間には限りがある。よって、液晶素子１１が階調の表示を維持できる期間を考慮し、画像信号の書き換えの命令がない間における、フレーム期間が取り得る最大の長さをあらかじめ定めておく。すなわち、静止画の表示を行う期間が、フレーム期間の取り得る最大の長さよりも長い場合は、画像信号の書き換えの命令がなくても、自動的に当該フレーム期間を終了させる。そして、次のフレーム期間において同じ画像信号を画素部３１に再度書き込み、画素部３１において、前のフレーム期間において表示されていた画像を、再度表示するようにする。
【００６９】
また、入力装置などからの画像信号の書き換えの命令に従って、フレーム期間を強制的に終了させても良い。
【００７０】
本発明の一態様では、間欠的に駆動回路３２及び駆動回路３３を動作状態とすることで、画像の表示を維持しつつ、画像信号の画素部３１への書き込み回数を大幅に削減することができる。例えば、高純度化された酸化物半導体をチャネル形成領域に含むトランジスタ１２を用いる場合、フレーム期間の長さを１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。よって、駆動回路３２及び駆動回路３３の駆動周波数を大幅に低減することができ、液晶表示装置の消費電力を低減することができる。
【００７１】
なお、本発明の一態様では、駆動回路３３から配線ＳＬ１乃至配線ＳＬｘに、画像信号を順に入力する点順次駆動を用いていても良いし、駆動回路３３から配線ＳＬ１乃至配線ＳＬｘに一斉に画像信号を入力する線順次駆動を用いていても良い。或いは、本発明の一態様に係る液晶表示装置は、複数の配線ＳＬごとに順に、画像信号を入力する駆動方法を用いていても良い。
【００７２】
また、配線ＧＬの選択は、プログレッシブ方式を用いても良いし、インターレース方式を用いても良い。
【００７３】
なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度である。よって、液晶の応答の遅さが動画のぼやけとして視認されやすい。そこで、本発明の一態様では、液晶素子１１に印加する電圧を一時的に大きくして液晶の配向を速く変化させるオーバードライブ駆動を用いるようにしても良い。オーバードライブ駆動を用いることで、液晶の応答速度を上げ、動画のぼやけを防ぎ、動画の画質を改善することができる。
【００７４】
また、トランジスタ１２が非導通状態になった後においても、液晶素子１１の透過率が収束せずに変化し続けると、液晶の比誘電率が変化するため、液晶素子１１の保持する電圧が変化しやすい。特に、本発明の一態様のように、液晶素子１１に接続される容量素子１３及び容量素子１４の容量値が小さい場合、上述した液晶素子１１の保持する電圧の変化は顕著に起こりやすい。しかし、上記オーバードライブ駆動を用いることで、応答時間を短くすることができるので、トランジスタ１２が非導通状態になった後における液晶素子１１の透過率の変化を小さくすることができる。したがって、液晶素子１１に並列で接続される容量素子１３及び容量素子１４の容量値が小さい場合でも、トランジスタ１２が非導通状態になった後に、液晶素子１１の保持する電圧が変化するのを防ぐことができる。
【００７５】
〈パネルの具体的な構成例〉
また、本発明の一態様では、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、またはドット反転駆動を用いることができる。フレーム反転駆動は、任意の一フレーム期間において全ての画素１０に同一の極性を有する画像信号を入力する駆動方法に相当する。ソースライン反転駆動は、一の配線ＳＬに接続されている複数の画素１０と、上記配線ＳＬに隣接する一の配線ＳＬに接続されている複数の画素１０とに、任意の一フレーム期間において逆の極性を有する画像信号を入力する駆動方法に相当する。ゲートライン反転駆動は、一の配線ＧＬに接続されている複数の画素１０と、上記配線ＧＬに隣接する一の配線ＧＬに接続されている複数の画素１０とに、任意の一フレーム期間において逆の極性を有する画像信号を入力する駆動方法に相当する。ドット反転駆動は、一の配線ＳＬに接続されている複数の画素１０のうち、隣接する画素１０どうしには、任意の一フレーム期間において逆の極性を有する画像信号を入力し、一の配線ＧＬに接続されている複数の画素１０のうち、隣接する画素１０どうしには、任意の一フレーム期間において逆の極性を有する画像信号を入力する駆動方法に相当する。
【００７６】
上記各駆動方法に合わせて、容量素子１３が有する他方の電極に接続させる配線ＣＬのレイアウトを、適宜設定すればよい。
【００７７】
図４に、ソースライン反転駆動を行うパネル３０の、具体的な構成例について説明する。
【００７８】
図４に示すパネル３０には、図２に示したパネル３０と同様に、画素部３１に、複数の画素１０と、画素１０を行毎に選択するための、配線ＧＬ１乃至配線ＧＬｙで示される配線ＧＬと、選択された画素１０に画像信号を供給するための、配線ＳＬ１乃至配線ＳＬｘで示される配線ＳＬとが、設けられている。配線ＧＬへの信号の入力は、駆動回路３２により制御されている。配線ＳＬへの画像信号の入力は、駆動回路３３により制御されている。複数の画素１０は、配線ＧＬの少なくとも一つと、配線ＳＬの少なくとも一つとに、それぞれ接続されている。
【００７９】
さらに、図４に示すパネル３０には、配線ＣＬ１乃至配線ＣＬｘで示される複数の配線ＣＬが設けられている。そして、図４では、一の配線ＳＬに接続されている複数の画素１０が一の配線ＣＬに接続されている。そして、配線ＣＬ２ｍ＋１（ｍは０以上の整数であり、２ｍ＋２≦ｘを満たす）で表される全ての配線ＣＬは、電気的に接続されており、同一の電位ＶＣＯＭ２ａが与えられている。また、配線ＣＬ２ｍ＋２で表される全ての配線ＣＬは、電気的に接続されており、同一の電位ＶＣＯＭ２ｂが与えられている。そして、配線ＣＬ２ｍ＋１に与えられる電位ＶＣＯＭ２ａと、配線ＣＬ２ｍ＋２に与えられる電位ＶＣＯＭ２ｂとは、画像信号の画素１０への書き込みのタイミングに合わせて、一方が第１の電位（Ｖ１）から第２の電位（Ｖ２）へ推移し、他方が第２の電位（Ｖ２）から第１の電位（Ｖ１）へ推移する。
【００８０】
図６（Ａ）に、図４に示すパネル３０において、配線ＳＬｉ（ｉは１以上ｘ以下の自然数）及び配線ＧＬｊ（ｊは１以上ｙ−１以下の自然数）に接続された画素１０と、配線ＳＬｉ及び配線ＧＬｊ＋１に接続された画素１０との具体的な接続の構成例を示す。図６（Ａ）に示すように、図４に示すパネル３０では、一の配線ＳＬｉに接続された複数の画素１０において、容量素子１３が有する他方の電極が、一の配線ＣＬｉに電気的に接続されている。
【００８１】
図５に、ゲートライン反転駆動を行うパネル３０の、具体的な構成例について説明する。
【００８２】
図５に示すパネル３０には、図２に示したパネル３０と同様に、画素部３１に、複数の画素１０と、画素１０を行毎に選択するための、配線ＧＬ１乃至配線ＧＬｙで示される配線ＧＬと、選択された画素１０に画像信号を供給するための、配線ＳＬ１乃至配線ＳＬｘで示される配線ＳＬとが、設けられている。配線ＧＬへの信号の入力は、駆動回路３２により制御されている。配線ＳＬへの画像信号の入力は、駆動回路３３により制御されている。複数の画素１０は、配線ＧＬの少なくとも一つと、配線ＳＬの少なくとも一つとに、それぞれ接続されている。
【００８３】
さらに、図５に示すパネル３０には、配線ＣＬ１乃至配線ＣＬｙで示される複数の配線ＣＬが設けられている。そして、図５では、一の配線ＧＬに接続されている複数の画素１０が一の配線ＣＬに接続されている。そして、配線ＣＬ２ｎ＋１（ｎは０以上の整数であり、２ｎ＋２≦ｙを満たす）で表される全ての配線ＣＬは、電気的に接続されており、同一の電位ＶＣＯＭ２ａが与えられている。また、配線ＣＬ２ｎ＋２で表される全ての配線ＣＬは、電気的に接続されており、同一の電位ＶＣＯＭ２ｂが与えられている。そして、配線ＣＬ２ｎ＋１に与えられる電位ＶＣＯＭ２ａと、配線ＣＬ２ｎ＋２に与えられる電位ＶＣＯＭ２ｂとは、画像信号の画素１０への書き込みのタイミングに合わせて、一方が第１の電位（Ｖ１）から第２の電位（Ｖ２）へ推移し、他方が第２の電位（Ｖ２）から第１の電位（Ｖ１）へ推移する。
【００８４】
図６（Ｂ）に、図５に示すパネル３０において、配線ＳＬｉ及び配線ＧＬｊに接続された画素１０と、配線ＳＬｉ＋１及び配線ＧＬｊに接続された画素１０との具体的な接続の構成例を示す。図６（Ｂ）に示すように、図５に示すパネル３０では、一の配線ＧＬｊに接続された複数の画素１０において、容量素子１３が有する他方の電極が、一の配線ＣＬｊに電気的に接続されている。
【００８５】
なお、液晶素子１１が有する画素電極と、画素１０に画像信号を入力するための配線ＳＬとの間には寄生容量が形成される。そして、液晶素子１１に接続される容量素子１３及び容量素子１４が小さい場合、画素電極の電位は上記寄生容量の影響を受けやすい。そのため、画像信号の電位を保持する期間において配線ＳＬの電位が変化すると、その変化に伴って上記画素電極の電位も変動する、クロストークと呼ばれる現象が起こりやすい。クロストークが起こると、コントラストが低下する。
【００８６】
そこで、画素を反転駆動させる際に、画素電極を間に挟んで配置されている一対の配線ＳＬに、互いに逆の極性を有する画像信号を入力するソースライン反転駆動またはドット反転駆動を採用することで、隣接する一対の配線ＳＬの電位が互いに逆の方向に変動するため、任意の画素電極が受ける電位の変動が打ち消される。よって、クロストークの発生を抑えることができる。
【００８７】
なお、配線ＣＬは、様々な機能を有することが可能である。例えば、インセル型のタッチセンサ用の配線として、配線ＣＬを利用することも可能である。例えば、図６（Ａ）の配線ＣＬｉと、図６（Ｂ）の配線ＣＬｊとの間において、容量値の変化を読み取って、タッチセンサとして利用することが可能である。
【００８８】
〈液晶表示装置の構成例〉
次いで、本発明の一態様に係る液晶表示装置の構成例について説明する。
【００８９】
図７に、本発明の一態様に係る液晶表示装置の構成を、一例としてブロック図で示す。図７に示す液晶表示装置４０は、画素１０を画素部３１に複数有するパネル３０と、コントローラ４１と、電源回路４７とを有する。さらに、図７に示す液晶表示装置４０は、入力装置４２と、ＣＰＵ４３と、画像処理回路４４と、画像メモリ４５とを有する。また、図７に示す液晶表示装置４０は、パネル３０に、駆動回路３２と、駆動回路３３とを有する。
【００９０】
なお、コントローラ４１は、駆動回路３２や駆動回路３３などの動作を制御する各種の駆動信号を、パネル３０に供給する機能を有する。駆動信号には、駆動回路３３の動作を制御する駆動回路３３用のスタートパルス信号、駆動回路３３用のクロック信号、駆動回路３２の動作を制御する駆動回路３２用のスタートパルス信号、駆動回路３２用のクロック信号などが含まれる。
【００９１】
入力装置４２は、液晶表示装置４０が有するＣＰＵ４３に、情報や命令を与える機能を有する。例えば、入力装置４２から、パネル３０を動作状態から停止状態に移行させるための命令、或いは、画素部３１を停止状態から動作状態に移行させるための命令を、ＣＰＵ４３に与えることができる。入力装置４２として、キーボード、マウス、タッチパネルなどを用いることができる。
【００９２】
ＣＰＵ４３は、入力装置４２から入力された命令をデコードし、液晶表示装置４０が有する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。
【００９３】
例えば、入力装置４２から、画素部３１を動作状態から停止状態に移行させる命令が送られてきた場合、ＣＰＵ４３は、電源回路４７から画素部３１への電源電圧Ｖｐの供給を停止させ、なおかつ、パネル３０への駆動信号の供給を停止させるように、コントローラ４１に命令を出す。
【００９４】
或いは、入力装置４２から、画素部３１を停止状態から動作状態に移行させる命令が送られてきた場合、ＣＰＵ４３は、電源回路４７から画素部３１への電源電圧Ｖｐの供給を再開させるように、なおかつ、パネル３０への駆動信号の供給を再開させるように、コントローラ４１に命令を出す。
【００９５】
画像メモリ４５は、液晶表示装置４０に入力された画像情報を有するデータ４６を、記憶する機能を有する。なお、図７では、画像メモリ４５を１つだけ液晶表示装置４０に設ける場合を例示しているが、複数の画像メモリ４５が液晶表示装置４０に設けられていても良い。例えば、赤、青、緑などの色相にそれぞれ対応する３つのデータ４６により、画素部３１にフルカラーの画像が表示される場合、各色相のデータ４６に対応した画像メモリ４５を、それぞれ設けるようにしても良い。
【００９６】
画像メモリ４５には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。或いは、画像メモリ４５に、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）を用いても良い。
【００９７】
画像処理回路４４は、コントローラ４１からの命令に従い、データ４６の画像メモリ４５への書き込みと、データ４６の画像メモリ４５からの読み出しを行い、データ４６から画像信号を生成する機能を有する。
【００９８】
電源回路４７は、電源電圧Ｖｐをパネル３０に供給する機能の他に、電位ＶＣＯＭ１及び電位ＶＣＯＭ２を画素１０に供給する機能を有する。電位ＶＣＯＭ２は、電源回路４７が有する回路１５０（図８参照）において、生成される。図８に示す回路１５０は、スイッチ１５１及びスイッチ１５２と、抵抗素子１５３及び抵抗素子１５４と、容量素子１５５と、アンプ１５６と、インバータ１６１と、を有する。
【００９９】
抵抗素子１５３と抵抗素子１５４とは直列に電気的に接続されている。スイッチ１５１は、抵抗素子１５３の第１端子と、第２の電位（Ｖ２）が与えられている配線１５９との電気的な接続を制御する機能を有する。スイッチ１５２は、抵抗素子１５４の第１端子と、第１の電位（Ｖ１）が与えられている配線１６０との電気的な接続を制御する機能を有する。なお、電位差を有する第１の電位（Ｖ１）及び第２の電位（Ｖ２）は、電源電圧Ｖｐにより生成されても良いし、別途、液晶表示装置４０の外部から電源回路４７に与えられていても良い。
【０１００】
端子１５７に与えられた電位は、スイッチ１５１に与えられる。また、端子１５７に与えられた電位は、インバータ１６１によってその極性が反転させられて、スイッチ１５２に与えられる。よって、スイッチ１５１とスイッチ１５２とは、端子１５７に与えられた電位に従って、一方が導通状態、他方が非導通状態となる。
【０１０１】
抵抗素子１５３の第２端子及び抵抗素子１５４の第２端子は、アンプ１５６の非反転入力端子（＋）に電気的に接続されている。容量素子１５５の第１電極は、アンプ１５６の非反転入力端子（＋）に電気的に接続されており、容量素子１５５の第２電極には、所定の電位が与えられている。アンプ１５６の反転入力端子（−）は、アンプ１５６の出力端子に電気的に接続されている。アンプ１５６の出力端子の電位は、電位ＶＣＯＭ２として端子１５８に与えられる。
【０１０２】
反転入力端子（−）が出力端子に接続されたアンプ１５６は、インピーダンス変換器としての機能を有する。また、直列に接続された抵抗素子１５３及び抵抗素子１５４は、抵抗分圧回路としての機能を有し、抵抗素子１５３及び抵抗素子１５４の抵抗値の比と、第１の電位（Ｖ１）及び第２の電位（Ｖ２）の電位差と、に応じて、抵抗素子１５３及び抵抗素子１５４の第２端子に与えられる電位が定まる。
【０１０３】
上記構成を有する回路１５０を用いることで、第１の電位（Ｖ１）と第２の電位（Ｖ２）の間を推移する電位ＶＣＯＭ２を生成することができる。
【０１０４】
なお、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動のように、１フレーム期間内に画素部に電位ＶＣＯＭ２ａ及び電位ＶＣＯＭ２ｂを並列して供給する必要がある駆動方法を採用する場合、電源回路４７に回路１５０を２つ用意することが望ましい。
【０１０５】
図９に、図８に示した回路１５０が有する端子１５７の電位のタイミングチャートと、端子１５８に与えられる電位ＶＣＯＭ２ａ及び電位ＶＣＯＭ２ｂの電位のタイミングチャートとを示す。また、図９には、図２に示すパネル３０が有する、配線ＧＬの電位のタイミングチャートと、図１（Ａ）に示す液晶素子１１が有する画素電極の電位のタイミングチャート及び極性と、電位ＶＣＯＭ１の電位のタイミングチャートとを示す。
【０１０６】
図８に示した回路１５０では、分圧回路としての機能を抵抗素子１５３及び抵抗素子１５４で実現しているが、分圧回路としての機能を、抵抗素子１５３または抵抗素子１５４の代わりに定電流源を用いることでも実現することは可能である。ただし、抵抗素子１５３及び抵抗素子１５４で分圧回路としての機能を実現することで、図９に示すように、電位ＶＣＯＭ２ａ及び電位ＶＣＯＭ２ｂで示される電位ＶＣＯＭ２を、その時間あたりの変化量が時間の経過に伴って小さくなるように、第１の電位（Ｖ１）と第２の電位（Ｖ２）の間において推移させることができる。
【０１０７】
具体的に、図９では、端子１５７に与えられる電位がハイレベルからローレベルに切り替わることで、電位ＶＣＯＭ２ａが第１の電位（Ｖ１）から時間の経過に伴い徐々に高くなる。そして、電位ＶＣＯＭ２ａの値の変化量は、時間の経過と共に小さくなりつつも、電位ＶＣＯＭ２ａは第２の電位（Ｖ２）に達する。次いで、端子１５７に与えられる電位がローレベルからハイレベルに切り替わると、電位ＶＣＯＭ２ａが第２の電位（Ｖ２）から時間の経過に伴い徐々に低くなる。そして、電位ＶＣＯＭ２ａの値の変化量は、時間の経過と共に小さくなりつつも、第１の電位（Ｖ１）に達する。
【０１０８】
また、具体的に、図９では、端子１５７に与えられる電位がローレベルからハイレベルに切り替わることで、電位ＶＣＯＭ２ｂが第２の電位（Ｖ２）から時間の経過に伴い徐々に低くなる。そして、電位ＶＣＯＭ２ｂの値の変化量は、時間の経過と共に小さくなりつつも、電位ＶＣＯＭ２ｂは第１の電位（Ｖ１）に達する。次いで、端子１５７に与えられる電位がハイレベルからローレベルに切り替わると、電位ＶＣＯＭ２ｂが第１の電位（Ｖ１）から時間の経過に伴い徐々に高くなる。そして、電位ＶＣＯＭ２ｂの値の変化量は、時間の経過と共に小さくなりつつも、第２の電位（Ｖ２）に達する。
【０１０９】
電位ＶＣＯＭ２が第１の電位（Ｖ１）である状態において、端子１５７に与えられる電位がローレベルからハイレベルに切り替わった瞬間からの時間をｔとすると、時間ｔと電位ＶＣＯＭ２の関係は、以下の式１で示される。ただし、式１において、Ｒは抵抗素子１５３の抵抗値、Ｃは容量素子１５５の容量値を意味する。
【０１１０】
（式１）
ＶＣＯＭ２（ｔ）＝Ｖ２−（Ｖ２−Ｖ１）ｅｘｐ［−ｔ／（ＣＲ）］
【０１１１】
なお、図１７（Ａ）に示した画素２０の場合、図１７（Ｂ）に示すように、画像信号の画素への書き込みが終了した後における、液晶素子２１の透過率の時間あたりの変化量は常に一定ではなく、当該変化量は時間の経過と共に小さくなる。よって、図１（Ａ）に示す画素１０において、図８に示した回路１５０を用いて生成された電位ＶＣＯＭ２を用いることで、電位ＶＣＯＭ２の値の推移を上述したような透過率の変化量に合わせることができる。従って、電位ＶＣＯＭ２の推移が一定である場合に比べて、液晶素子１１の透過率の変化をより小さく抑えることができる。
【０１１２】
〈画素のレイアウト〉
次いで、図１（Ａ）に示す画素１０の、レイアウトの一例を図１０に示す。なお、図１０では、画素１０のレイアウトを明確にするために、ゲート絶縁膜などの各種の絶縁膜を省略している。また、図１０に示す素子基板を用いて形成された液晶表示装置の断面図を、図１１に示す。図１１に示す液晶表示装置のうち、基板５０を含む素子基板は、図１０の破線Ａ１−Ａ２における断面図に相当する。
【０１１３】
図１０及び図１１に示す画素１０は、絶縁表面を有する基板５０上に、トランジスタ１２のゲートとしての機能と、配線ＧＬとしての機能を有する導電膜５１が、設けられている。また、基板５０上には、容量素子１３の電極としての機能と、配線ＣＬとしての機能とを有する導電膜５２が、設けられている。すなわち、導電膜５２には、電位ＶＣＯＭ２が供給される。
【０１１４】
また、導電膜５１及び導電膜５２を覆うように、基板５０上には絶縁膜５３が設けられている。そして、絶縁膜５３を間に挟んで導電膜５１と重なる位置に、トランジスタ１２の半導体膜５４が設けられている。半導体膜５４上には、導電膜５５及び導電膜５６が設けられている。導電膜５５は、配線ＳＬとしての機能と、トランジスタ１２のソースまたはドレインとしての機能とを有する。導電膜５６は、トランジスタ１２のソースまたはドレインとしての機能と、容量素子１３の電極としての機能を有する。
【０１１５】
導電膜５２と導電膜５６とが、絶縁膜５３を間に挟んで重なり合っている部分が、容量素子１３として機能する。
【０１１６】
半導体膜５４、導電膜５５、及び導電膜５６上には、酸化物膜５７、絶縁膜５８、及び絶縁膜５９が順に積層されている。そして、絶縁膜５９上には、有機樹脂膜６０が設けられている。酸化物膜５７、絶縁膜５８、及び絶縁膜５９と、有機樹脂膜６０とには開口部６２が設けられている。
【０１１７】
有機樹脂膜６０上の開口部６２以外の領域には、共通電極としての機能を有する導電膜６１が設けられている。そして、導電膜６１上には、絶縁膜６３が設けられており、絶縁膜６３上において導電膜６１と重なる位置には画素電極としての機能を有する導電膜６４が設けられている。絶縁膜６３には、開口部６２と重なる位置に開口部を有しており、絶縁膜６３の当該開口部において、導電膜６４が導電膜５６に接続されている。また、導電膜６４上には配向膜６５が設けられている。
【０１１８】
また、基板５０と対峙するように、基板７０が設けられている。基板７０上には、可視光を遮る機能を有する遮蔽膜７１と、特定の波長範囲の可視光を透過する着色層７２とが、設けられている。遮蔽膜７１及び着色層７２上には、樹脂膜７３が設けられており、樹脂膜７３上には配向膜７４が設けられている。樹脂膜７３は、遮蔽膜７１及び着色層７２の表面の形状が、配向膜７４の平坦性を損なうのを防ぐ機能を有する。
【０１１９】
そして、基板５０と基板７０の間には、配向膜６５と配向膜７４に挟まれるように、液晶材料を含む液晶層７５が設けられている。液晶素子１１は、導電膜６１、導電膜６４、及び液晶層７５を有する。
【０１２０】
なお、半導体膜５４に酸化物半導体が用いられている場合、導電膜５５及び導電膜５６に用いられる導電性材料によっては、導電膜５５及び導電膜５６中の金属が、酸化物半導体から酸素を引き抜くことがある。この場合、半導体膜５４のうち、導電膜５５及び導電膜５６に接する領域が、酸素欠損の形成によりｎ型化される。図１１のトランジスタ１２の一部の領域を、図１５に拡大して図示する。図１５では、半導体膜５４のうち、導電膜５５及び導電膜５６に接する領域５４ｎがｎ型化されている。
【０１２１】
ｎ型化された領域５４ｎは、ソース領域またはドレイン領域として機能するため、半導体膜５４と導電膜５５及び導電膜５６との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域５４ｎが形成されることで、トランジスタ１２の移動度及びオン電流を高めることができ、それにより、トランジスタ１２を用いた半導体装置の高速動作を実現することができる。
【０１２２】
なお、導電膜５５及び導電膜５６中の金属による酸素の引き抜きは、導電膜５５及び導電膜５６をスパッタリング法などにより形成する際に起こりうるし、導電膜５５及び導電膜５６を形成した後に行われる加熱処理によっても起こりうる。
【０１２３】
また、ｎ型化される領域は、酸素と結合し易い導電性材料を導電膜５５及び導電膜５６に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
【０１２４】
〈作製方法〉
次いで、図１０に示した素子基板の作製方法について、一例を挙げて説明する。
【０１２５】
図１２（Ａ）に示すように、基板５０上に導電膜を形成した後、上記導電膜をエッチング等により形状を加工（パターニング）することで、導電膜５１及び導電膜５２を形成する。
【０１２６】
基板５０としては、後の作製工程において耐えうる程度の耐熱性を有する基板が望ましく、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等が用いられる。
【０１２７】
導電膜５１及び導電膜５２としては、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル及びタングステンを一種以上含む導電性材料でなる膜を１層または２層以上積層させて用いるとよい。例えば、導電膜５１及び導電膜５２として、窒化タングステン膜上に銅膜を積層した導電膜や、単層のタングステン膜を用いることができる。
【０１２８】
次いで、導電膜５１及び導電膜５２を覆うように、絶縁膜５３を形成した後、絶縁膜５３上において導電膜５１と重なる位置に、半導体膜５４を形成する（図１２（Ｂ）参照）。
【０１２９】
絶縁膜５３としては、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。
【０１３０】
例えば、２層構造の絶縁膜５３とする場合、１層目を窒化珪素膜とし、２層目を酸化珪素膜とした多層膜とすればよい。２層目の酸化珪素膜は酸化窒化珪素膜にすることができる。また、１層目の窒化珪素膜を窒化酸化珪素膜とすることができる。
【０１３１】
酸化珪素膜は、欠陥密度の小さい酸化珪素膜を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化珪素膜を用いる。酸化珪素膜は、過剰に酸素を有する酸化珪素膜を用いると好ましい。窒化珪素膜は水素及びアンモニアの放出量が少ない窒化珪素膜を用いる。水素、アンモニアの放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて測定すればよい。
【０１３２】
半導体膜５４として、酸化物半導体膜を用いることができる。半導体膜５４として用いる酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないようにすることが好ましい。
【０１３３】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素が減少してしまうことがある。よって、脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。
【０１３４】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
【０１３５】
次いで、半導体膜５４及び絶縁膜５３上に導電膜を形成した後、当該導電膜の形状をエッチング等により加工することにより、半導体膜５４に接する導電膜５５及び導電膜５６を形成する（図１２（Ｃ）参照）。導電膜５６は、絶縁膜５３上において導電膜５２と重なる位置に設けられる。導電膜５５及び導電膜５６は、導電膜５１または導電膜５２と同じ導電性材料を用いることができる。
【０１３６】
次いで、基板５０を覆うように、酸化物膜または絶縁膜を形成する。図１２（Ｄ）では、酸化物膜５７、絶縁膜５８及び絶縁膜５９を順に積層するように形成する場合を例示する。
【０１３７】
酸化物膜５７には、金属酸化物を用いることが望ましい。上記構成を有する酸化物膜５７を用いることで、シリコンが含まれた絶縁膜５８と、半導体膜５４とを、離隔することができる。よって、半導体膜５４に、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンが、半導体膜５４の端部において、インジウムと酸素の結合を切断し、酸素欠損を形成するのを防ぐことができる。それにより、本発明の一態様では、トランジスタの信頼性をさらに高めることができる。
【０１３８】
具体的に、酸化物膜５７は、スパッタリング法により、金属の原子数比が１：６：４、若しくは１：３：２である、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いて、形成することができる。
【０１３９】
絶縁膜５９は、絶縁膜５８を形成した後、大気に曝すことなく連続的に形成することが好ましい。絶縁膜５８を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜５９を連続的に形成することで、絶縁膜５８、及び絶縁膜５９における界面の不純物濃度を低減することができると共に、絶縁膜５９に含まれる酸素を半導体膜５４に移動させることが可能であり、半導体膜５４の酸素欠損量を低減することができる。
【０１４０】
プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜５８として酸化珪素膜または酸化窒化珪素膜を形成する。
【０１４１】
絶縁膜５８の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０１４２】
上記条件を用いることで、絶縁膜５８として酸素を透過する酸化絶縁膜を形成することができる。また、絶縁膜５８を設けることで、後に形成する絶縁膜５９の形成工程において、酸化物膜５７へのダメージ低減が可能である。
【０１４３】
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜５８における水素の含有量を低減することが可能であると共に、絶縁膜５８に含まれるダングリングボンドを低減することができる。絶縁膜５９から移動する酸素は、絶縁膜５８に含まれるダングリングボンドによって捕獲される場合があるため、化学量論的組成よりも多くの酸素を有する絶縁膜５９に含まれる酸素を効率よく半導体膜５４へ移動させ、半導体膜５４に含まれる酸素欠損を補填することが可能である。この結果、半導体膜５４に混入する水素量を低減できると共に半導体膜５４に含まれる酸素欠損を低減させることが可能であるため、トランジスタの閾値電圧のマイナスシフトを抑制することができると共に、トランジスタのソース及びドレインにおけるリーク電流を低減することが可能であり、トランジスタの電気的特性を向上させることができる。
【０１４４】
本実施の形態では、絶縁膜５８として、流量２０ｓｃｃｍのシラン及び流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化珪素膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．６×１０−２Ｗ／ｃｍ２である。当該条件により、酸素を透過する酸化窒化珪素膜を形成することができる。
【０１４５】
絶縁膜５９は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化珪素膜または酸化窒化珪素膜を形成する。
【０１４６】
絶縁膜５９の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜５９中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、酸化物膜５７上に絶縁膜５８が設けられている。このため、絶縁膜５９の形成工程において、絶縁膜５８が酸化物膜５７の保護をする機能を有する。この結果、半導体膜５４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜５９を形成することができる。
【０１４７】
本実施の形態では、絶縁膜５９として、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化珪素膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると２．５×１０−１Ｗ／ｃｍ２である。
【０１４８】
次いで、少なくとも絶縁膜５９を形成した後に加熱処理を行い、絶縁膜５８または絶縁膜５９に含まれる酸素を酸化物膜５７及び半導体膜５４に移動させ、酸化物膜５７及び半導体膜５４の酸素欠損を補填することが好ましい。なお、該加熱処理は、半導体膜５４の脱水素化または脱水化を行う加熱処理として行えばよい。
【０１４９】
次いで、基板５０を覆うように有機樹脂膜６０を形成する。有機樹脂膜６０は、導電膜６１及び導電膜６４の下地となる膜であり、トランジスタや導電膜等により、共通電極として機能する導電膜６１と、画素電極として機能する導電膜６４とに、凹凸が形成されるのを防ぐ機能を有する。有機樹脂膜６０には、アクリル樹脂、ポリイミド樹脂等を用いることができる。
【０１５０】
そして、有機樹脂膜６０、酸化物膜５７、絶縁膜５８、絶縁膜５９に開口部６２を形成する（図１３（Ａ）参照）。開口部６２において、導電膜５６が部分的に露出される。
【０１５１】
なお、開口部６２は、一のフォトマスクを用いて形成しても良いし、有機樹脂膜６０に開口部を形成するためのフォトマスクと、酸化物膜５７、絶縁膜５８、絶縁膜５９に開口部を形成するためのフォトマスクとを、それぞれ用いて形成することもできる。
【０１５２】
次いで、有機樹脂膜６０上に透明導電膜を形成し、当該透明導電膜をエッチング等により所望の形状に加工して導電膜６１を形成した後、導電膜６１及び有機樹脂膜６０上に絶縁膜６３を形成する。そして、開口部６２において、導電膜５６が部分的に露出されるような開口部を絶縁膜６３に形成する（図１３（Ｂ）参照）。
【０１５３】
絶縁膜６３は、外部から水や不純物の侵入を防ぐ機能を有する。また、絶縁膜６３は、導電膜６１と導電膜６４が重なった領域に形成される容量素子１４の誘電体としての機能を有する。絶縁膜６３は、窒化物または窒化酸化物でなる絶縁膜が好ましく、例えば、窒化シリコン膜、窒化酸化シリコン膜を形成すればよい。
【０１５４】
次いで、絶縁膜６３上に透明導電膜を形成し、エッチング等により当該透明導電膜の形状を加工することで、導電膜６４を形成する。導電膜６４は導電膜５６に接続されている。その後、導電膜６４上に配向膜６５を形成する（図１３（Ｃ）参照）。
【０１５５】
なお、導電膜６１及び導電膜６４を形成するのに用いられる透明導電膜としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等を含む導電膜を用いることができる。
【０１５６】
以上までの作製工程により、図１０に示す素子基板を形成することができる。素子基板を形成した後は、図１１に示すように基板７０と素子基板との間に液晶層を封入すれば、液晶表示装置のパネルを形成することができる。
【０１５７】
〈半導体膜について〉
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。
【０１５８】
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【０１５９】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０以下であるときに、ソースとドレインの間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレインをソースとゲートよりも低い電位とした状態において、ソースの電位を基準としたときのゲートの電位が０以上であるときに、ソースとドレインの間に流れる電流のことを意味する。
【０１６０】
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
【０１６１】
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
【０１６２】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０１６３】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１６４】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
【０１６５】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１６６】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【０１６７】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０１６８】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【０１６９】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【０１７０】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【０１７１】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１７２】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１７３】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０１７４】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１７５】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０１７６】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１７７】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１７８】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１７９】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０１８０】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０１８１】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１８２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１８３】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１８４】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０１８５】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０１８６】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１８７】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状またはペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【０１８８】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０１８９】
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【０１９０】
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。
【０１９１】
また、半導体膜は、単数の酸化物半導体膜で構成されているとは限らず、積層された複数の酸化物半導体膜で構成されていても良い。半導体膜が、３層の酸化物半導体膜で構成されている場合の、トランジスタ１００の構成例を、図１４に示す。
【０１９２】
図１４に示すトランジスタ１００は、絶縁表面を有する基板１１１上に、ゲート電極としての機能を有する導電膜１１２と、導電膜１１２上のゲート絶縁膜１１３と、ゲート絶縁膜１１３を間に挟んで導電膜１１２と重なる位置に設けられた半導体膜１１４と、半導体膜１１４に接し、ソースまたはドレインとしての機能を有する導電膜１１５及び導電膜１１６とを有する。
【０１９３】
また、図１４では、半導体膜１１４、導電膜１１５及び導電膜１１６上に、酸化物膜１１７が設けられている。本発明の一態様では、酸化物膜１１７をトランジスタ１００の構成要素に含めても良い。
【０１９４】
そして、トランジスタ１００では、酸化物半導体膜１１４ａ乃至酸化物半導体膜１１４ｃは、ゲート電極としての機能を有する導電膜１１２側から順に積層されている。
【０１９５】
そして、酸化物半導体膜１１４ａ及び酸化物半導体膜１１４ｃは、酸化物半導体膜１１４ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体膜１１４ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜１１４ｂは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【０１９６】
上記構成をトランジスタ１００が有する場合、ゲート電極としての機能を有する導電膜１１２に電圧を印加することで、半導体膜１１４に電界が加わると、半導体膜１１４のうち、伝導帯下端のエネルギーが小さい酸化物半導体膜１１４ｂにチャネル領域が形成される。即ち、酸化物半導体膜１１４ｂとゲート絶縁膜１１３との間に酸化物半導体膜１１４ｃが設けられていることによって、ゲート絶縁膜１１３と離隔している酸化物半導体膜１１４ｂに、チャネル領域を形成することができる。
【０１９７】
また、酸化物半導体膜１１４ｃは、酸化物半導体膜１１４ｂを構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜１１４ｂと酸化物半導体膜１１４ｃの界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタ１００の電界効果移動度が高くなる。
【０１９８】
また、酸化物半導体膜１１４ｂと酸化物半導体膜１１４ａの界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタ１００の閾値電圧が変動してしまう。しかし、酸化物半導体膜１１４ａは、酸化物半導体膜１１４ｂを構成する金属元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜１１４ｂと酸化物半導体膜１１４ａの界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタ１００の閾値電圧等の電気的特性のばらつきを、低減することができる。
【０１９９】
また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半導体膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
【０２００】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
【０２０１】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
【０２０２】
例えば、酸化物半導体膜１１４ａまたは酸化物半導体膜１１４ｃは、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを、酸化物半導体膜１１４ｂよりも高い原子数比で含む酸化物膜であればよい。具体的に、酸化物半導体膜１１４ａまたは酸化物半導体膜１１４ｃとして、酸化物半導体膜１１４ｂよりも上述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物膜を用いると良い。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。よって、上記構成により、酸化物半導体膜１１４ａまたは酸化物半導体膜１１４ｃを、酸化物半導体膜１１４ｂよりも酸素欠損が生じにくい酸化物膜にすることができる。
【０２０３】
具体的に、酸化物半導体膜１１４ｂと、酸化物半導体膜１１４ａまたは酸化物半導体膜１１４ｃとが、共にＩｎ−Ｍ−Ｚｎ系酸化物を含む場合、酸化物半導体膜１１４ａまたは酸化物半導体膜１１４ｃの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１、酸化物半導体膜１１４ｂの原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように、その原子数比を設定すれば良い。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ等が挙げられる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように、その原子数比を設定すれば良い。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように、その原子数比を設定すれば良い。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように、その原子数比を設定すれば良い。さらに、酸化物半導体膜１１４ｂにおいて、ｙ１がｘ１以上であると、トランジスタ１００に安定した電気的特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタ１００の電界効果移動度が低下してしまうため、ｙ１は、ｘ１の３倍未満であると好ましい。
【０２０４】
なお、酸化物半導体膜１１４ａ及び酸化物半導体膜１１４ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体膜１１４ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
【０２０５】
３層構造の半導体膜において、酸化物半導体膜１１４ａ乃至酸化物半導体膜１１４ｃは、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される酸化物半導体膜１１４ｂが結晶質であることにより、トランジスタ１００に安定した電気的特性を付与することができるため、酸化物半導体膜１１４ｂは結晶質であることが好ましい。
【０２０６】
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。
【０２０７】
例えば、酸化物半導体膜１１４ａ及び酸化物半導体膜１１４ｃとして、スパッタリング法により形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、酸化物半導体膜１１４ａ及び酸化物半導体膜１１４ｃの成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
【０２０８】
また、酸化物半導体膜１１４ｂをＣＡＡＣ−ＯＳ膜とする場合、酸化物半導体膜１１４ｂの成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることができる。
【０２０９】
上記で開示された、酸化物半導体膜はスパッタ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
【０２１０】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０２１１】
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
【０２１２】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０２１３】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａ−Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎ−Ｏ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
【０２１４】
なお、図１４に示すトランジスタ１００は、半導体膜１１４の端部が傾斜している構造を有していても良いし、半導体膜１１４の端部が丸みを帯びる構造を有していても良い。
【０２１５】
なお、図１４では、３層の酸化物半導体膜が積層されている半導体膜１１４を例示しているが、半導体膜１１４は、３以外の複数の酸化物半導体膜が積層された構造を有していても良い。
【０２１６】
なお、半導体膜１１４が複数の酸化物半導体膜を積層させた構造を有する場合において、酸化物膜１１７に用いられる金属酸化物は、半導体膜１１４全体の導電性よりも、導電性が低いものとする。例えば、金属酸化物としてＩｎ−Ｇａ−Ｚｎ系酸化物を酸化物膜１１７に用いる場合、当該金属酸化物は、Ｉｎの原子数比が、半導体膜１１４よりも低いものとする。
【０２１７】
また、図１５に示したトランジスタ１２の場合と同様に、半導体膜１１４のうち、導電膜１１５及び導電膜１１６に接する領域が、ｎ型化されていても良い。上記構成により、トランジスタ１００の移動度及びオン電流を高め、トランジスタ１００を用いた液晶表示装置の高速動作を実現することができる。さらに、トランジスタ１００の場合、ｎ型化される領域は、チャネル領域となる酸化物半導体膜１１４ｂにまで達していることが、トランジスタ１００の移動度及びオン電流を高め、液晶表示装置のさらなる高速動作を実現する上で、より好ましい。
【０２１８】
〈液晶表示装置の上面図と断面図〉
本発明の一態様に係る液晶表示装置の外観について、図１６を用いて説明する。図１６（Ａ）は、基板４００１と基板４００６とを封止材４００５によって接着させた液晶表示装置の上面図である。また、図１６（Ｂ）は、図１６（Ａ）の破線Ｂ１−Ｂ２における断面図に相当し、図１６（Ｃ）は、図１６（Ａ）の破線Ｃ１−Ｃ２における断面図に相当する。なお、図１６では、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置を例示している。
【０２１９】
基板４００１上に設けられた画素部４００２と、一対の駆動回路４００４とを囲むように、封止材４００５が設けられている。また、画素部４００２、駆動回路４００４の上に基板４００６が設けられている。よって、画素部４００２と、駆動回路４００４とは、基板４００１と封止材４００５と基板４００６とによって封止されている。
【０２２０】
また、基板４００１上の封止材４００５によって囲まれている領域とは異なる領域に、駆動回路４００３が実装されている。
【０２２１】
また、基板４００１上に設けられた画素部４００２、駆動回路４００４は、トランジスタを複数有している。図１６（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、駆動回路４００４に含まれるトランジスタ４０２２とを例示している。また、図１６（Ｃ）では、画素部４００２に含まれるトランジスタ４０１０を例示している。
【０２２２】
画素部４００２及び駆動回路４００４において、トランジスタ４０１０及びトランジスタ４０２２上には、樹脂を用いた絶縁膜４０２０が設けられている。そして、絶縁膜４０２０上には、液晶素子４０２３の画素電極４０２１と、導電膜４０２４とが設けられている。導電膜４０２４は、絶縁膜４０２０に蓄積された電荷の放電経路として機能させることができる。或いは、導電膜４０２４及び絶縁膜４０２０をトランジスタ４０２２の構成要素とし、導電膜４０２４をバックゲートとして機能させることもできる。
【０２２３】
また、絶縁膜４０２０、画素電極４０２１、及び導電膜４０２４上には、絶縁膜４０２５が設けられている。絶縁膜４０２５は、水、水素などのブロッキング効果が高いことが望ましい。絶縁膜４０２５として、窒化シリコン膜、窒化酸化シリコン膜などを用いることができる。
【０２２４】
また、図１６（Ｂ）及び図１６（Ｃ）に示すように、本発明の一態様では、絶縁膜４０２０は、パネルの端部において除去されている。そして、絶縁膜４０２０上の絶縁膜４０２５は、封止材４００５と基板４００１の間において、トランジスタ４０１０及びトランジスタ４０２２のゲート絶縁膜として機能する絶縁膜４０２６と接している。
【０２２５】
絶縁膜４０２５及び絶縁膜４０２６の、水、水素などのブロッキング効果が高い場合、パネルの端部において絶縁膜４０２５と絶縁膜４０２６とが接することで、パネルの端部から、または封止材４００５から、水、水素などがトランジスタ４０１０及びトランジスタ４０２２がそれぞれ有する半導体膜に侵入するのを、防ぐことができる。
【０２２６】
また、絶縁膜４０２５上には、液晶素子４０２３の共通電極４０２７が設けられている。そして、共通電極４０２７及び絶縁膜４０２５と、基板４００６との間には、液晶層４０２８が設けられている。液晶素子４０２３は、画素電極４０２１、共通電極４０２７、及び液晶層４０２８を有する。
【０２２７】
液晶素子４０２３では、画素電極４０２１と共通電極４０２７の間に与えられる電圧の値に従って、液晶層４０２８に含まれる液晶分子の配向が変化し、透過率が変化する。よって、液晶素子４０２３は、画素電極４０２１に与えられる画像信号の電位によって、その透過率が制御されることで、階調を表示することができる。
【０２２８】
なお、本発明の一態様に係る液晶表示装置では、カラーフィルタを用いることでカラーの画像を表示しても良いし、異なる色相の光を発する複数の光源を順次点灯させることで、カラーの画像を表示しても良い。
【０２２９】
また、駆動回路４００３からの画像信号や、ＦＰＣ４０１８からの各種制御信号及び電源電位は、引き回し配線４０３０及び４０３１を介して、駆動回路４００４または画素部４００２に与えられる。
【０２３０】
〈液晶表示装置を用いた電子機器の構成例〉
本発明の一態様に係る液晶表示装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１８に示す。
【０２３１】
図１８（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。表示部５００３または表示部５００４に、本発明の一態様に係る液晶表示装置を用いることができる。なお、図１８（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２３２】
図１８（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有する。表示部５２０２に、本発明の一態様に係る液晶表示装置を用いることができる。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
【０２３３】
図１８（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。表示部５４０２に、本発明の一態様に係る液晶表示装置を用いることができる。
【０２３４】
図１８（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能となっている。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２の間の角度に従って、切り替える構成としても良い。第１表示部５６０３または第２表示部５６０４に、本発明の一態様に係る液晶表示装置を用いることができる。なお、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された液晶表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、液晶表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を液晶表示装置の画素部に設けることでも、付加することができる。
【０２３５】
図１８（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能となっている。表示部５８０３における映像の切り替えを、接続部５８０６における第１筐体５８０１と第２筐体５８０２の間の角度に従って行う構成としても良い。表示部５８０３に、本発明の一態様に係る液晶表示装置を用いることができる。
【０２３６】
図１８（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、スピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。携帯電話が有する回路に、本発明の一態様に係る液晶表示装置を用いることできる。また、本発明の一態様に係る液晶表示装置を、可撓性を有する基板に形成した場合、図１８（Ｆ）に示すような曲面を有する表示部５９０２に当該液晶表示装置を適用することが可能である。
【０２３７】
〈電圧保持率と透過率の比較〉
ＴＮモードなどの、液晶層に縦方向の電界が加わる縦電界方式に比べて、ＩＰＳモードでは液晶素子の電圧保持率が高くなることが知られている。これは、ガラス基板の容量が液晶層と電気的に並列に接続されることに起因すると考えられる。同様の効果はＩＰＳモードと同じく、横電界方式であるＦＦＳモードにも、期待することができる。なお、横電界方式の液晶表示装置は、液晶層を挟んで配置される一対の基板のうちのトランジスタが作製される基板側に、画素電極と共通電極が共に設けられており、概ね横方向の電界が液晶分子に印加される。
【０２３８】
図１９（Ａ）に、ＴＮモードの液晶素子の断面構造を模式的に示し、図１９（Ｂ）に、図１９（Ａ）に示した断面構造に対応する等価回路図を示す。また、図２０（Ａ）に、ＦＦＳモードの液晶素子の断面構造を模式的に示し、図２０（Ｂ）に、図２０（Ａ）に示した断面構造に対応する等価回路図を示す。
【０２３９】
図１９（Ａ）では、基板２０１上に電極２０２が設けられており、電極２０２上に配向膜２０３が設けられている。また、基板２０７上に電極２０６が設けられており、電極２０６上に配向膜２０５が設けられている。そして、配向膜２０３と配向膜２０５の間には、液晶層２０４が設けられている。電極２０２と電極２０６の間に電圧を印加すると、矢印で示す方向に電界が生じる。
【０２４０】
図１９（Ａ）に示す断面構造を有するＴＮモードの液晶素子の場合、図１９（Ｂ）に示すように、電極２０２と電極２０６の間には、配向膜２０３、液晶層２０４、及び配向膜２０５が、順に直列に電気的に接続されている。
【０２４１】
図２０（Ａ）では、基板２１１上に配向膜２１２が設けられている。また、基板２１８上に電極２１７が設けられており、電極２１７上に絶縁膜２１６が設けられており、絶縁膜２１６上に、電極２１７の一部と重なる電極２１５が設けられており、電極２１５及び電極２１７上に配向膜２１４が設けられている。そして、配向膜２１２と配向膜２１４の間には、液晶層２１３が設けられている。電極２１７と電極２１５の間に電圧を印加すると、矢印で示す方向に電界が生じる。
【０２４２】
図２０（Ａ）に示す断面構造を有するＦＦＳモードの液晶素子の場合、図２０（Ｂ）に示すように、電極２１５と電極２１７の間には、絶縁膜２１６が電気的に接続されている。また、電極２１５と電極２１７の間には、配向膜２１４、絶縁膜２１６が順に直列に電気的に接続されている。また、電極２１５と電極２１７の間には、配向膜２１４、液晶層２１３、配向膜２１４、及び絶縁膜２１６が、順に直列に電気的に接続されている。
【０２４３】
図２０（Ｂ）から、ＦＦＳモードの液晶素子では、電極２１５と電極２１７の間に絶縁膜２１６が挟まれた部分が容量として機能し、当該容量が液晶層２１３と電気的に並列に接続されていることがわかる。よって、ＦＦＳモードの液晶素子では、ＴＮモードの液晶素子に比べて、電圧保持率が高いことがわかる。
【０２４４】
次いで、図２１に、縦電界方式の液晶素子と、ＦＦＳモードの液晶素子の、電圧保持率ＶＨＲ（％）の時間変化を測定した結果を示す。なお、縦電界方式の液晶素子は、一対の電極間にネマティック液晶を含む液晶層を挟んだ構造とし、配向膜は設けなかった。ＦＦＳモードの液晶素子は、一対の電極が絶縁膜を間に挟んで部分的に重なる構造とし、配向膜は設けなかった。また、測定は基板温度を３０℃として行い、測定開始時において一対の電極間に印加する電圧は、液晶層の閾値電圧よりも高い値に設定した。
【０２４５】
図２１に示すように、ＦＦＳモードの液晶素子は、縦電界方式の液晶素子に比べて、時間の経過に伴う電圧保持率ＶＨＲ（％）の変化が、小さいことが分かった。よって、ＦＦＳモードなどの横電界方式の液晶表示装置は、ＴＮモードなどの縦電界方式の液晶素子に比べて、透過率の変化量が小さく、フリッカなどの透過率の変動に起因する画面のちらつきを、抑制できることがわかった。
【０２４６】
次いで、ＴＮモードの液晶素子の透過率と、ＦＦＳモードの液晶素子の透過率を、シミュレーションにより算出した結果を、図２２に示す。二つの液晶素子が有する配向膜と液晶層とには、それぞれ同一の材料が用いられた。また、セルギャップは、透過率が最大となるようにそれぞれの液晶素子において調整した。また、シミュレーションでは、画素における開口率は考慮されていない。そして、図２２では、それぞれの液晶素子における最大の透過率が１となるように規格化された透過率（規格化透過率）を示しているが、ＴＮモードの液晶素子と、ＦＦＳモードの液晶素子は、最大の透過率が実測値でも同程度であった。
【０２４７】
図２２から、ＦＦＳモードの液晶素子の方が、電圧に対する透過率の変化を示すグラフの傾きが小さく、液晶素子に印加される電圧ＶＬＣに変動が生じた場合に発生する階調の変化が、抑制できることが分かった。また、飽和電圧は、ＴＮモードの液晶素子よりもＦＦＳモードの液晶素子の方が高くなっているが、パネルにおける画素の開口率は、ＦＦＳモードの方が高いため、パネルの内部における光の損失を低減することができ、低消費電力化を実現することができる。
【０２４８】
また、横電界方式であるＦＦＳモードは押圧に対する信頼性が高いというメリットを有するため、タッチパネルを構成要素に含んでいる液晶表示装置には好適である。
【符号の説明】
【０２４９】
１０    画素
１１    液晶素子
１２    トランジスタ
１３    容量素子
１４    容量素子
２０    画素
２１    液晶素子
２２    トランジスタ
２３    容量素子
３０    パネル
３１    画素部
３２    駆動回路
３３    駆動回路
４０    液晶表示装置
４１    コントローラ
４２    入力装置
４３    ＣＰＵ
４４    画像処理回路
４５    画像メモリ
４６    データ
４７    電源回路
５０    基板
５１    導電膜
５２    導電膜
５３    絶縁膜
５４    半導体膜
５４ｎ    領域
５５    導電膜
５６    導電膜
５７    酸化物膜
５８    絶縁膜
５９    絶縁膜
６０    有機樹脂膜
６１    導電膜
６２    開口部
６３    絶縁膜
６４    導電膜
６５    配向膜
７０    基板
７１    遮蔽膜
７２    着色層
７３    樹脂膜
７４    配向膜
７５    液晶層
１００    トランジスタ
１１１    基板
１１２    導電膜
１１３    ゲート絶縁膜
１１４    半導体膜
１１４ａ    酸化物半導体膜
１１４ｂ    酸化物半導体膜
１１４ｃ    酸化物半導体膜
１１５    導電膜
１１６    導電膜
１１７    酸化物膜
１５０    回路
１５１    スイッチ
１５２    スイッチ
１５３    抵抗素子
１５４    抵抗素子
１５５    容量素子
１５６    アンプ
１５７    端子
１５８    端子
１５９    配線
１６０    配線
１６１    インバータ
２０１    基板
２０２    電極
２０３    配向膜
２０４    液晶層
２０５    配向膜
２０６    電極
２０７    基板
２１１    基板
２１２    配向膜
２１３    液晶層
２１４    配向膜
２１５    電極
２１６    絶縁膜
２１７    電極
２１８    基板
４００１    基板
４００２    画素部
４００３    駆動回路
４００４    駆動回路
４００５    封止材
４００６    基板
４０１０    トランジスタ
４０１８    ＦＰＣ
４０２０    絶縁膜
４０２１    画素電極
４０２２    トランジスタ
４０２３    液晶素子
４０２４    導電膜
４０２５    絶縁膜
４０２６    絶縁膜
４０２７    共通電極
４０２８    液晶層
４０３０    配線
５００１    筐体
５００２    筐体
５００３    表示部
５００４    表示部
５００５    マイクロホン
５００６    スピーカー
５００７    操作キー
５００８    スタイラス
５２０１    筐体
５２０２    表示部
５２０３    支持台
５４０１    筐体
５４０２    表示部
５４０３    キーボード
５４０４    ポインティングデバイス
５６０１    筐体
５６０２    筐体
５６０３    表示部
５６０４    表示部
５６０５    接続部
５６０６    操作キー
５８０１    筐体
５８０２    筐体
５８０３    表示部
５８０４    操作キー
５８０５    レンズ
５８０６    接続部
５９０１    筐体
５９０２    表示部
５９０３    カメラ
５９０４    スピーカー
５９０５    ボタン
５９０６    外部接続部
５９０７    マイク
【図１】
2014130345.tif 000003
【図２】
2014130345.tif 000004
【図３】
2014130345.tif 000005
【図４】
2014130345.tif 000006
【図５】
2014130345.tif 000007
【図６】
2014130345.tif 000008
【図７】
2014130345.tif 000009
【図８】
2014130345.tif 000010
【図９】
2014130345.tif 000011
【図１０】
2014130345.tif 000012
【図１１】
2014130345.tif 000013
【図１２】
2014130345.tif 000014
【図１３】
2014130345.tif 000015
【図１４】
2014130345.tif 000016
【図１５】
2014130345.tif 000017
【図１６】
2014130345.tif 000018
【図１７】
2014130345.tif 000019
【図１８】
2014130345.tif 000020
【図１９】
2014130345.tif 000021
【図２０】
2014130345.tif 000022
【図２１】
2014130345.tif 000023
【図２２】
2014130345.tif 000024