(57)【要約】【課題】、２つの水晶振動子の発振周波数の差に応じた信号に基づいてディジタル値である温度検出値を生成するＴＣＸＯにおいて、ディジタル値の変動に起因する位相雑音特性の劣化を抑えること。【解決手段】第１及び第２の水晶振動子１０、２０の発振出力をｆ１、ｆ２とし、基準温度における前記発振出力の発振周波数を夫々ｆ１ｒ、ｆ２ｒとすると、周波数差検出部３により、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝を演算処理してディジタル値を得る。この値を累積平均化処理し、その後ディジタルフィルタ７により整流化する。そして整流化されたディジタル値に基づいて発振装置の出力周波数の設定値を補正するための補正値を求める。【選択図】図２
2014200011.tif 000002
【特許請求の範囲】
【請求項１】
水晶振動子が置かれる雰囲気温度の検出結果に基づいて出力周波数の設定値を補正する発振装置において、
発振器出力用の水晶振動子に接続された発振器出力用の発振回路と、
前記雰囲気温度を検出して温度検出値に対応するディジタル値を出力する温度検出部と、
前記ディジタル値を、指定された累積数に応じて累積する累積部と、
前記累積部にて累積されたディジタル値に対して、指定されたまるめ量に応じてまるめ処理を行うまるめ処理部と、
前記まるめ処理部にて得られたディジタル値が入力され、ステップ応答が０から徐々に増大して、入力値であるステップ値に収束するように構成されたディジタルフィルタと、
前記ディジタルフィルタの出力値に基づいて、前記雰囲気温度が基準温度と異なることに起因する前記発振回路の発振周波数の周波数補正値を取得する補正値取得部と、を備え、
前記補正値取得部にて求めた前記周波数補正値に基づいて前記出力周波数の設定値を補正するように構成したことを特徴とする発振装置。
【請求項２】
前記温度検出部は、
温度検出用の第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
前記第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応するディジタル値を温度検出値として求める周波数差検出部と、を備えたことを特徴とする請求項１記載の発振装置。
【請求項３】
前記発振器出力用の水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、前記温度検出部にて検出された温度検出値と目標温度に対応する温度設定値との差分値を求める差分演算部と、前記差分値に基づいて前記加熱部を制御する加熱制御部と、を備えたことを特徴とする請求項１または２記載の発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子を用いた発振装置であって、水晶振動子が置かれる雰囲気の温度を検出し、温度の検出結果に基づいて出力周波数の設定値を補正する発振装置に関する。
【背景技術】
【０００２】
基地局や中継局などにおいて、極めて高い安定度のクロック信号を安価に用いることが要求されており、この要求に応えるために、本願の出願人は、２つの水晶振動子の発振周波数差に応じた値を温度検出値として捉え、この温度検出値により発振装置の設定周波数を補正するＴＣＸＯ（Temperature Compensated  Crystal  Oscillator）を提案している（特許文献１）。  
この発振装置は、一方の水晶振動子の発振出力であるパルスを他方の水晶振動子の発振出力であるパルスによりラッチしたタイミングでパルスを発生させ、このパルスの列をＰＬＬに取り込んで温度検出値をディジタル値として生成している。
【０００３】
ところでフリップフロップによりパルスをラッチする動作は非同期であることから、不定区間が生じる可能性がある。この要因としては、入力データをクロックのエッジでラッチする際、ラッチするエッジの前後一定時間は入力データを保持する必要があるが、クロックと入力データとがほぼ同時に変化することで出力が不安定になることが挙げられる。またこのような不定区間の発生の他に、ＰＬＬに用いているＤＤＳ（Direct  Digital  Synthesizer）の波形が粗いことなども加わって、２つの水晶振動子の発振周波数差に応じた値を量子化するときの段階でノイズが生じる場合があり、結局量子化された値にばらつきが生じる。言い換えれば検出すべき温度と量子化された値との間の相関関係において瞬間誤差が発生する。
【０００４】
このため、前記ＰＬＬにより得られた温度検出値に対して、累積平均化回路にて予め設定した時間において入力値を平均化し、前記瞬間誤差が生じても取り除くようにしている。ところで累積平均化回路における累積数が少ない場合には、温度検出値のばらつきが大きくなり、設定周波数の補正値のばらつきが大きくなることから、発振装置の発振出力における位相雑音が劣化する。一方、累積平均化回路における累積数が多い場合には、累積時間が長くなるので温度検出値が単調に増加あるいは減少するときには、１回の更新時における温度検出値（周波数差量）の変化量が大きくなる。このため設定周波数の補正値の変化量が大きくなるので、やはり上記の位相雑音が劣化する。  
なお、設定周波数の補正値を演算する後段の回路において、位相雑音の劣化を避けるための構成を採用する場合には、回路規模が大きくなる不具合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１７００５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はこのような事情の下になされたものであり、その目的は、温度検出値をディジタル値として求め、このディジタル値に基づいて出力周波数の設定値を補正する発振装置において、ディジタル値の変動に起因する発振出力の位相雑音の劣化を抑えることのできる技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、水晶振動子が置かれる雰囲気温度の検出結果に基づいて出力周波数の設定値を補正する発振装置において、
発振器出力用の水晶振動子に接続された発振器出力用の発振回路と、
前記雰囲気温度を検出して温度検出値に対応するディジタル値を出力する温度検出部と、
前記ディジタル値を、指定された累積数に応じて累積する累積部と、
前記累積部にて累積されたディジタル値に対して、指定されたまるめ量に応じてまるめ処理を行うまるめ処理部と、
前記まるめ処理部にて得られたディジタル値が入力され、ステップ応答が０から徐々に増大して、入力値であるステップ値に収束するように構成されたディジタルフィルタと、
前記ディジタルフィルタの出力値に基づいて、前記雰囲気温度が基準温度と異なることに起因する前記発振回路の発振周波数の周波数補正値を取得する補正値取得部と、を備え、
前記補正値取得部にて求めた前記周波数補正値に基づいて前記出力周波数の設定値を補正するように構成したことを特徴とする。
【発明の効果】
【０００８】
本発明は、温度検出値をディジタル値として求め、このディジタル値を累積し、その累積値を平均化（まるめ処理）して得られたディジタル値に基づいて出力周波数の設定値を補正する発振装置を対象としている。そして累積平均化を行う処理部の後段にて、ステップ応答が０から徐々に増大して、入力値であるステップ値に収束するように構成されたディジタルフィルタを設け、ディジタルフィルタの出力値に基づいて設定周波数の補正値を求めるようにしている。このため後段の回路規模を小さく抑えながら、ディジタル値の変動に起因する発振出力の位相雑音の劣化を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態の全体構成を示すブロック図である。
【図２】本発明の実施形態における周波数差検出部を示すブロック図である。
【図３】図２に示す回路の一部の出力の波形図である。
【図４】図２に示す、ＤＤＳ回路部を含むループにおいてロックしていない状態を模式的に示す各部の波形図である。
【図５】図２に示す、ＤＤＳ回路部を含むループにおいてロックしている状態を模式的に示す各部の波形図である。
【図６】上記の実施形態に対応する実際の装置について前記ループにおける各部の波形図である。
【図７】周波数差検出部のディジタルフィルタを示すブロック回路図である。
【図８】前記ディジタルフィルタにおける各部のディジタル値についてインパルス応答時の時系列データの一例を示す説明図である。
【図９】図８に示した時系列データを波形図として示すグラフである。
【図１０】前記ディジタルフィルタについて、まるめ量をパラメータとして変えたときのインパルス応答時の時系列データを示す説明図である。
【図１１】第１の発振回路の周波数ｆ１及び第２の発振回路の周波数ｆ２と温度との関係を示す周波数温度特性図である。
【図１２】ｆ１の変化率及びｆ２の変化率の各々を基準温度における値で正規化した値と温度との関係を示す周波数温度特性図である。
【図１３】図８に示すＯＳＣ１とＯＳＣ２との差分と温度との関係を示す周波数温度特性図である。
【図１４】周波数差検出部のディジタル出力値と温度との関係を示す特性図である。
【図１５】比較例としての発振装置の位相雑音特性を示す特性図である。
【図１６】本発明の実施の形態に係る発振装置の位相雑音特性を示す特性図である。
【図１７】ディジタルフィルタの他の例を示すブロック回路図である。
【発明を実施するための形態】
【００１０】
[実施形態の概要]
本発明の実施形態の詳細を説明する前に、この実施形態の概略を簡単に述べておく。図１にて符号２００にて示す部分は、この明細書では制御回路部と呼ぶが、実際には一般的にＰＬＬを利用した発振機能を有する回路である。符号２０１はＰＬＬに用いられるリファレンス信号を出力するＤＤＳ（Direct  Digital  Synthesizer）である。  
このＤＤＳを動作させるためのクロック信号は、図１にて符号１で示す第１の発振回路の発振出力が用いられる。従って結果として電圧制御発振器１００からの出力（この出力がこの例では製品である発振出力に相当する）を安定させるためには、前記クロック信号を安定させることが必要である。
【００１１】
そこで、第１の発振回路１の発振出力を安定させるために、第１の発振回路１の水晶振動子が置かれる雰囲気の温度を検出し、温度検出値に基づいて電圧制御発振器１００の出力周波数の設定値に相当する周波数設定値の補正を行っている。周波数設定値はコンピュータがメモリ３０内のデータを読み出して出力される。即ち本実施形態の発振装置はＴＣＸＯである。  
温度検出信号としては、２つの水晶振動子１０及び２０の発振周波数の差分に相当する値と温度との関係を事前に把握しておくことで、この差分に相当する値を用いている。前記発振周波数の差分に相当する値については後述するが、用語の煩雑さを避けるために、この値を求める部分を周波数差検出部３という用語を用いている。
【００１２】
更にこの実施の形態では、水晶振動子が置かれる雰囲気の温度を一定化するために加熱部であるヒータ回路５を設け、温度検出値に相当する周波数差検出部３の出力ΔＦを、ヒータ回路５の制御に用いている。従って、この実施形態の発振装置は、ＴＣＸＯの機能とＯＣＸＯの機能とを備えており、極めて高い信頼性の発振装置である。なお、本発明はＯＣＸＯの機能を備えていない場合にも適用できる。  
そしてこの実施形態は、周波数差検出部３にて温度検出値に相当する既述のΔＦを後述のようにＰＬＬを利用して生成した後、生成された温度検出値に対して累積平均処理を行い、更にディジタルフィルタにより整流化している。
【００１３】
[実施形態の全体説明]  
次に本発明の実施形態の全体を詳しく説明する。図１は本発明の実施形態にかかる水晶発振器を適用して構成した発振装置の全体を示すブロック図である。この発振装置は、設定された周波数の周波数信号を出力する周波数シンセサイザとして構成され、水晶振動子を用いた電圧制御発振器１００と、この電圧制御発振器１００におけるＰＬＬを構成する制御回路部２００と、前記ＰＬＬの参照信号を生成するためのＤＤＳ２０１を動作させるためのクロック信号を生成する水晶発振器（符号は付していない）と、この水晶発振器における水晶振動子１０、２０の置かれる雰囲気の温度を調整するための加熱部であるヒータ回路５と、を備えている。
【００１４】
またこの発振装置は、制御回路部２００に入力される基準クロックの温度補償を行う温度補償部も備えている。温度補償部については符号を付していないが、図１における制御回路部２００よりも左側部分に相当し、前記ヒータ回路５を制御するための回路部分と共用化している。  
制御回路部２００は、ＤＤＳ回路部２０１から出力するリファレンス（参照用）クロックと、電圧制御発振器１００の出力を分周器２０４で分周したクロックの位相とを位相周波数比較部２０５にて比較し、その比較結果である位相差がチャージポンプ２０４によりアナログ化される。アナログ化された信号はループフィルタ２０６に入力され、ＰＬＬ（Phase  locked  loop）が安定するように制御される。従って制御回路部２００は、ＰＬＬ部であると言うこともできる。ここでＤＤＳ回路部２０１は、後述の第１の発振回路１から出力される周波数信号を基準クロックとして用い、目的とする周波数の信号を出力するための周波数データ（ディジタル値）が入力されている。
【００１５】
しかし前記基準クロックの周波数が温度特性をもっているため、この温度特性をキャンセルするためにＤＤＳ回路部２０１に入力される前記周波数データに後述の周波数補正値に対応する信号を加算部６０にて加算している。ＤＤＳ回路部２０１に入力される周波数データを補正することで、基準クロックの温度特性変動分に基づくＤＤＳ回路部２０１の出力周波数の温度変動分がキャンセルされ、結果として温度変動に対して参照用クロックの周波数が安定し、以って電圧制御発振器１００からの出力周波数が安定することになる。
【００１６】
本発明の実施形態にかかる発振装置は、第１の水晶振動子１０及び第２の水晶振動子２０を備えており、これら第１の水晶振動子１０及び第２の水晶振動子２０は、共通の水晶片Ｘｂを用いて構成されている。即ち例えば短冊状の水晶片Ｘｂの領域を長さ方向に２分割し、各分割領域（振動領域）の表裏両面に励振用の電極を設ける。従って一方の分割領域と一対の電極１１、１２とにより第１の水晶振動子１０が構成され、他方の分割領域と一対の電極２１、２２とにより第２の水晶振動子２０が構成される。このため第１の水晶振動子１０及び第２の水晶振動子２０は熱的に結合されたものということができる。水晶片Ｘｂとしてはこの例ではＡＴカットが用いられている。
【００１７】
第１の水晶振動子１０及び第２の水晶振動子２０には夫々第１の発振回路１及び第２の発振回路２が接続されている。これら発振回路１、２の出力は、いずれについても例えば水晶振動子１０、２０のオーバートーン（高調波）であってもよいし、基本波であってもよい。オーバートーンの出力を得る場合には、例えば水晶振動子と増幅器とからなる発振ループ内にオーバートーンの同調回路を設けて、発振ループをオーバートーンで発振させてもよい。あるいは発振ループについては基本波で発振させ、発振段の後段、例えばコルピッツ回路の一部である増幅器の後段にＣ級増幅器を設けてこのＣ級増幅器により基本波を歪ませると共にＣ級増幅器の後段にオーバートーンに同調する同調回路を設けて、結果として発振回路１、２からいずれも例えば３次オーバートーンの発振周波数を出力するようにしてもよい。
【００１８】
ここで便宜上、第１の発振回路１から周波数ｆ１の周波数信号が出力され、第２の発振回路２から周波数ｆ２の周波数信号が出力されるものとすると、周波数ｆ１の周波数信号は、前記制御回路部２００に基準クロックとして供給される。３は周波数差検出部であり、この周波数差検出部３は概略的な言い方をすれば、ｆ１とｆ２との差分と、Δｆｒとの差分である、ｆ２−ｆ１−Δｆｒを取り出すための回路部である。Δｆｒは、基準温度例えば２５℃におけるｆ１（ｆ１ｒ）とｆ２（ｆ２ｒ）との差分である。ｆ１とｆ２との差分の一例を挙げれば、例えば数ＭＨｚである。本発明は、周波数差検出部３によりｆ１とｆ２との差分に対応する値と、基準温度例えば２５℃におけるｆ１とｆ２との差分に対応する値との差分であるΔＦを計算することにより成り立つ。この実施形態の場合、より詳しく言えば、周波数差検出部３で得られる値は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝である。ただし、図面では周波数差検出部３の出力の表示は略記している。
【００１９】
図２は、周波数差検出部３の具体例を示している。３１はフリップフロップ回路（Ｆ／Ｆ回路）であり、このフリップフロップ回路３１の一方の入力端に第１の発振回路１からの周波数ｆ１の周波数信号が入力され、他方の入力端に第２の発振回路２から周波数ｆ２の周波数信号が入力され、第１の発振回路１からの周波数ｆ１の周波数信号により第２の発振回路２からの周波数ｆ２の周波数信号をラッチする。以下において記載の冗長を避けるために、ｆ１、ｆ２は、周波数あるいは周波数信号そのものを表しているとして取り扱う。フリップフロップ回路３１は、ｆ１とｆ２との周波数差に対応する値である（ｆ２−ｆ１）の周波数をもつ信号が出力される。
【００２０】
フリップフロップ回路３１の後段には、ワンショット回路３２が設けられ、ワンショット回路３２では、フリップフロップ回路３１から得られたパルス信号における立ち上がりにてワンショットのパルスを出力する。図３はここまでの一連の信号を示したタイムチャートである。  
ワンショット回路３２の後段にはＰＬＬ（Phase  Locked  Loop）が設けられ、このＰＬＬは、ラッチ回路３３、積分機能を有する第１のループフィルタ３４、加算部３５及びＤＤＳ回路部３６により構成されている。
【００２１】
ラッチ回路３３はＤＤＳ回路部３６から出力された鋸波をワンショット回路３２から出力されるパルスによりラッチするためのものであり、ラッチ回路３３の出力は、前記パルスが出力されるタイミングにおける前記鋸波の信号レベルである。ループフィルタ３４は、この信号レベルである直流電圧を積分し、第１の加算部３５はこの直流電圧とΔｆｒ（基準温度例えば２５℃におけるｆ１とｆ２との差分）に対応する直流電圧と加算する。Δｆｒに対応する直流電圧のデータは図２に示すメモリ３０に格納されている。
【００２２】
この例では第１の加算部３５における符号は、Δｆｒに対応する直流電圧の入力側が「＋」であり、第１のループフィルタ３４の出力電圧の入力側が「−」となっている。ＤＤＳ回路部３６には、第１の加算部３５にて演算された直流電圧、即ちΔｆｒに対応する直流電圧からループフィルタ３４の出力電圧を差し引いた電圧が入力され、この電圧値に応じた周波数の鋸波が出力される。ＰＬＬの動作の理解を容易にするために図４に極めて模式的に各部の出力の様子を示し、かつ直感的に把握できるようにするために極めて模式的な説明をしておく。装置の立ち上げ時には、Δｆｒに対応する直流電圧が第１の加算部３５を通じてＤＤＳ回路部３６に入力され、例えばΔｆｒが５ＭＨｚであるとすると、この周波数に応じた周波数の鋸波がＤＤＬ３６から出力される。
【００２３】
前記鋸波がラッチ回路３３により（ｆ２−ｆ１）に対応する周波数のパルスでラッチされるが、（ｆ２−ｆ１）が例えば６ＭＨｚであるとすると、鋸波よりもラッチ用のパルスの周期が短いことから、鋸波のラッチポイントは図４（ａ）に示すように徐々に下がっていき、ラッチ回路３３の出力及び第１のループフィルタ３４の出力は図４（ｂ）、（ｃ）に示すように−側に徐々に下がっていく。第１の加算部３５におけるループフィルタ３４の出力側の符号が「−」であることから、第１の加算部３５からＤＤＳ回路部３６に入力される直流電圧が上昇する。このためＤＤＳ回路部３６から出力される鋸波の周波数が高くなり、ＤＤＳ回路部３６に６ＭＨｚに対応する直流電圧が入力されたときに、鋸波の周波数が６ＭＨｚとなって図５（ａ）〜（ｃ）に示すようにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝−１ＭＨｚに対応した値となる。つまりループフィルタ３４の積分値は、５ＭＨｚから６ＭＨｚへ鋸波が変化するときの１ＭＨｚの変化分の積分値に相当するということができる。
【００２４】
この例とは逆に、Δｆｒが６ＭＨｚ、（ｆ２−ｆ１）が５ＭＨｚの場合には、鋸波よりもラッチ用のパルスの周期が長いためにことから、図４（ａ）に示すラッチポイントは徐々に高くなり、これに伴い、ラッチ回路３３の出力及びループフィルタ３４の出力も上昇する。このため加算部３５において差し引かれる値が大きくなるので、鋸波の周波数が徐々に下がり、やがて（ｆ２−ｆ１）と同じ５ＭＨｚとなったときにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝１ＭＨｚに対応した値となる。なお、図６は実測データであり、この例では時刻ｔ０にてＰＬＬがロックしている。
【００２５】
ところで既述のように実際には周波数差検出部３の出力は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝の値を３４ビットのディジタル値で表した値である。−５０℃付近から１００℃付近までのこの値の集合は、（ｆ１−ｆ１ｒ）／ｆ１ｒ＝ＯＳＣ１（単位はｐｐｍあるいはｐｐｂ）、（ｆ２−ｆ２ｒ）／ｆ２ｒ＝ＯＳＣ２（単位はｐｐｍあるいはｐｐｂ）とすると、温度に対する変化はＯＳＣ２−ＯＳＣ１と実質同じカーブとなる。従って周波数差検出部３の出力は、ＯＳＣ２−ＯＳＣ１＝温度データとして取り扱うことができる。
【００２６】
また「背景技術」の項目にてその役割を既述したように、図２に示す如くループフィルタ３４の出力側に、予め設定した時間において入力値を平均化する累積平均化処理部３７を設け、前記瞬間誤差が生じても取り除くようにしている。累積平均化処理部３７は、ループフィルタ３４からのディジタル値を指定されたクロックパルスの数だけ累積し、その累積値を指定されたまるめ量でまるめ処理（２−ｎで乗算する処理（ｎは整数））を行う回路である。一例としては、ループフィルタ３４からのディジタル値をクロックパルスにより連続して１０２４回分累積し、この累積値を１０２４で除算する例が挙げられる。
【００２７】
そして図２に示すように累積平均化処理部３７の後段には、例えば非再帰形（ＩＩＲ：infinite  impulse  response）フィルタであるディジタルフィルタ７が設けられている。図７はディジタルフィルタを詳細に示すブロック回路図である。累積平均化処理部３７からのディジタル値は、加算部７１にて後述の加算部７４からの出力値と加算される。前段の加算部７１の出力値は、遅延回路７２から１クロック分遅れて出力され、まるめ処理部７３にて指定されたまるめ量によりまるめ処理される。まるめ処理は、遅延回路７２からのディジタル値に２−ｎを乗算する処理であり、まるめ量としては例えば２−３である。  
そしてまるめ処理されたディジタル値とまるめ処理される前のディジタル値とが加算されて、その加算値が前段の加算部７１にて累積平均化処理部３７からのディジタル値と加算される。
【００２８】
まるめ量を例えば２−３とし、累積平均化処理部３７からのディジタル値を「入力値」という用語にすると、一連の処理は、入力値に１２．５％（２−３）を掛け、入力値×１．１２５の値に次の入力値（次のクロックにて加算部７１に入力される入力値）を加算する処理を順次行う処理である。図８は、入力値を０から１０００までステップ状に変化させたときにおいて、図７に示す各部（Ａ〜Ｅ）の値を時系列に示した表であり、図９は、図７の時系列データを波形図として示したものである。即ち図８に示すディジタルフィルタ７は、ステップ応答が０から徐々に増大して、入力値であるステップ値に収束するように構成された回路である。
【００２９】
また図１０は、まるめ量を種々変えて、ステップ応答に対する出力値の変化を示すグラフである。ディジタルフィルタ７の入力値を０から１０００にステップ状に変化させている。図１０の（１）から（４）のグラフは、夫々まるめ量（次数）が２−０、２−１、２−２、２−３の場合に相当する。
【００３０】
ここでＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報であるＯＳＣ２−ＯＳＣ１に関して図１１から図１４を参照して説明する。図１１は、ｆ１及びｆ２を基準温度で正規化し、温度と周波数との関係を示す特性図である。ここでいう正規化とは、例えば２５℃を基準温度とし、温度と周波数との関係について基準温度における周波数をゼロとし、基準温度における周波数からの周波数のずれ分と温度との関係を求めることを意味している。第１の発振回路１における２５℃のときの周波数をｆ１ｒ、第２の発振回路２における２５℃のときの周波数をｆ２ｒとすると、つまり２５℃におけるｆ１、ｆ２の値を夫々ｆ１ｒ、ｆ２ｒとすると、図１１の縦軸の値は（ｆ１−ｆ１ｒ）及び（ｆ２−ｆ２ｒ）ということになる。
【００３１】
また図１２は、図１１に示した各温度の周波数について、基準温度（２５℃）における周波数に対する変化率を表わしている。従って図１２の縦軸の値は、（ｆ１−ｆ１ｒ）／ｆ１ｒ及び（ｆ２−ｆ２ｒ）／ｆ２ｒであり、即ち既述のようにＯＳＣ１及びＯＳＣ２である。なお図１２の縦軸の値の単位はｐｐｍである。
【００３２】
図１３は、ＯＳＣ１と温度との関係（図１２と同じである）、及び（ＯＳＣ２−ＯＳＣ１）と温度との関係を示しており、（ＯＳＣ２−ＯＳＣ１）が温度に対して直線関係にあることが分かる。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの温度変動ずれ分に対応していることが分かる。そして一般的には水晶振動子の周波数温度特性は３次関数で表わされると言われていることから、この３次関数による周波数変動分を相殺する周波数補正値と（ＯＳＣ２−ＯＳＣ１）との関係を求めておけば、（ＯＳＣ２−ＯＳＣ１）の検出値に基づいて周波数補正値が求まることになる。  
また図１４は周波数差検出部３の出力信号である３４ビットのディジタル値と温度との関係を示している。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの温度変動ずれ分に対応していることが分かる。
【００３３】
図１に説明を戻すと、周波数差検出部３の出力値は、既述のように実質（ＯＳＣ２−ＯＳＣ１）として取り扱うことができ、この値は図１３に示したように水晶振動子１０、２０が置かれている温度検出値ということができる。そこで周波数差検出部３の後段に第２の加算部（偏差分取り出し回路）６を設け、ディジタル信号である温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１の３４ビットのディジタル値）と周波数差検出部３の出力であるＯＳＣ２−ＯＳＣ１との差分を取り出すようにしている。温度設定値は、水晶発振器の出力を得るための第１の水晶振動子１０に対応するＯＳＣ１の値が温度変化により変動しにくい温度を選択することが好ましい。この温度は図１１に示すＯＳＣ１と温度との関係カーブにおいて例えばボトム部分に対応する５０℃が選択される。なお、ＯＳＣ１の値が温度変化により変動しにくい温度という観点では１０℃を設定温度としてもよく、この場合には室温よりも低い場合もあるので、加熱部及びペルチェ素子などの冷却部と組み合わせた温調部を設けることになる。
【００３４】
そして第２の加算部６の後段には、積分回路部に相当する第２のループフィルタ６１が設けられている。第２のループフィルタ６１の後段には、Ｄ／Ａ（ディジタル／アナログ）変換部６２が設けられている。Ｄ／Ａ変換部６２の後段には、加熱部に相当するヒータ回路５が設けられている。この例では、加算部６、ループフィルタ６１、Ｄ／Ａ（ディジタル／アナログ）変換部６２は、加熱制御部に相当する。
【００３５】
[ＴＣＸＯの機能に関する構成部分の説明]  
ＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報は、図１に示す補正値取得部である補正値演算部４に入力され、ここで周波数の補正値が演算される。変動温度分の周波数ずれ情報とは、水晶振動子１０が基準温度におかれたときの第１の発振回路１の発振周波数と、水晶振動子１０の雰囲気温度（水晶振動子１０を収納している容器内の温度）における第１の発振回路１の発振周波数と、の差分に対応する値である。
【００３６】
この例では、発振装置はＯＣＸＯの機能を備えているので、当該差分に対応する値は、通常は一定値であるが、発振装置が設置されている環境温度が予想を越えて変動した場合には、ＴＣＸＯの機能が発揮されてくる。
【００３７】
この実施形態の発振装置は、既述のように第１の発振回路１から得られる周波数信号（ｆ１）を図１に示す制御回路部２００の基準クロックとして用いており、この基準クロックに周波数温度特性が存在することから、基準クロックの周波数に対して温度補正を行おうとしている。このため先ず基準温度で正規化した、温度とｆ１との関係を示す関数を予め求めておき、この関数によるｆ１の周波数変動分を相殺するための関数を求めている。そして周波数差検出部３にて得られた温度検出信号と前記関数とに基づいて、周波数変動分を相殺するための補正信号を補正値演算部４にて求めている。この点について更に記載を加えておく。
【００３８】
図１に示すように第１の水晶振動子１０及び第２の水晶振動子２０は共通の水晶片Ｘｂを用いて構成され、互いに熱的に結合されていることから、発振回路１、２の周波数差は、水晶振動子１０、２０が置かれている雰囲気の温度に極めて正確に対応した値であり、従って周波数差検出部３の出力は、前記雰囲気の温度と基準温度（この例では２５℃）との温度差情報である。第１の発振回路１の出力される周波数信号ｆ１は制御部２００のメインクロックとして使用されるものであることから、補正値演算部４にて得られた補正値は、温度が２５℃からずれたことによるｆ１の周波数ずれ分に基づく制御部２００の動作への影響を相殺するために制御部２００の動作を補償するための信号として用いられる。この結果、本実施形態の発振装置の出力である電圧制御発振器１００の出力周波数が温度変動にかかわらず安定したものとなる。
【００３９】
[実施形態の全体の動作]  
次に上述の実施の形態の全体の動作についてまとめる。第１の水晶振動子１０と第１の発振回路１とは、ＤＤＳ２０１などのクロックとして使用されていることから、これらを発振器として見ることもできる。即ち、周波数シンセサイザである発振装置の中に水晶発振器が含まれているということになる。そこでこの水晶発振器に着目すると、水晶発振器の出力は第１の発振回路１から出力される周波数信号に相当する。
【００４０】
そしてヒータ回路５により水晶振動子１０、２０の置かれる雰囲気が目標温度になるように加熱されている。第１の水晶振動子１０及び第１の発振回路１は、水晶発振器の出力である周波数信号を生成するものであるが、第２の水晶振動子２０及び第２の発振回路２と共に温度検出部としての役割を持っている。これら発振回路１、２から各々得られる周波数信号の周波数差に対応する値ＯＳＣ２−ＯＳＣ１は、既述のように温度に対応し、加算部６にて温度設定値（例えば５０℃におけるＯＳＣ２−ＯＳＣ１の値）との差分が取り出される。
【００４１】
周波数差に対応する値ＯＳＣ２−ＯＳＣ１は、周波数検出部３における図２に示す回路により、既に詳述した動作に基づいて取り出される。そしてループフィルタ３４から得られるディジタル値は、累積平均化処理部３１にて、設定されたサンプリング回数だけ累積され、そして設定されたまるめ量によりまるめ処理される（２−ｎが乗算される）。累積平均化処理部３１にて得られたディジタル値は、ディジタルフィルタ７に入力され、ディジタル値群からなる温度補正値の時系列データを波形として見立てると、その波形が整流されることになる。つまりループフィルタ３４から得られるディジタル値が累積平均化処理部３１により整流され、更にディジタルフィルタ７にて整流されることになる。
【００４２】
こうして得られた温度検出値であるディジタル値は補正値演算部４に入力され、ここで周波数シンセサイザの設定周波数の補正値が求められ、この補正値とメモリ３０から読みだされた設定周波数とが加算されてＤＤＳ２０１に入力され、既に詳述したようにして電圧制御発振器１００から発振出力が取り出される。
【００４３】
[実施形態の効果]  
以上のように上述実施の形態は、２つの水晶振動子１０，２０を用い、その発振周波数差に対応する値を温度検出値として取り扱うと共にディジタル値として求め、このディジタル値を累積し、その累積値を平均化（まるめ処理）している。そして累積平均化処理されたディジタル値を更にディジタルフィルタ７を通して、ディジタル値群からなる波形を整流し、整流後の値に基づいて発振装置の周波数の設定値を補正している。このため後段の回路規模を小さく抑えながら、ディジタル値の変動に起因する発振出力の位相雑音の劣化を抑えることができる。
【００４４】
ここで図１５は、周波数シンセサイザの出力周波数の設定値を１９．２ＭＨｚとし、ディジタルフィルタ７を用いずに累積平均化処理部３７の出力値に基づいて周波数の補正値を求めた場合において、実測により位相雑音特性を求めた結果である。また図１６は、周波数シンセサイザの出力周波数の設定値を１９．２ＭＨｚとし、ディジタルフィルタ７のまるめ量を２−４、２−７に設定して、シミュレーションにより位相雑音特性を求めた結果である。図１５（ａ）は、累積平均化処理部３７の累積値（累積数）を２１４に設定し、ディジタルフィルタを使用しない場合であり、図１５（ｂ）は、累積数を２１０に設定し、ディジタルフィルタを使用しない場合である。図１６（ａ）は、累積数を２１０に設定し、ディジタルフィルタの丸め量を２−４に設定した場合であり、図１６（ｂ）は、累積数を２１０に設定し、ディジタルフィルタの丸め量を２−７に設定した場合である。この結果からディジタルフィルタ７を設けることにより位相雑音特性が改善されていることがわかる。
【００４５】
ディジタルフィルタ７としては、図２の構成に限らず、図１７に示すような再帰形（ＦＩＲ： finite  impulse  response）フィルタを用いてもよい。図１７において、８１−１〜８１−ｎは乗算部（まるめ処理部）、８２−１〜８２−ｎは、１クロック分だけ出力を遅らせる遅延回路、８３−１〜８３−ｎは加算部である。ｋ１〜ｋｎは１よりも小さい値であり、遅延回路及びまるめ処理部からなる回路部分の段数や、ｋ１〜ｋｎの値を調整することにより、フィルタ特性が調整される。図１７のディジタルフィルタ７についても、図２のディジタルフィルタ７と同様のインパルス応答が得られる。
【００４６】
[その他の説明]  
更にまた上述の例では第１の水晶振動子１０及び第２の水晶振動子２０とは共通の水晶片Ｘｂを用いているが、水晶片Ｘｂが共通化されていなくてもよい。この場合、例えば共通の筐体の中に第１の水晶振動子１０及び第２の水晶振動子２０を配置する例を挙げることができる。このような構成によれば、実質同一の温度雰囲気下に置かれるため、同様の効果が得られる。
【００４７】
周波数差検出部３のＤＤＳ回路部３６の出力信号は、鋸波に限ることなく、時間と共に信号値が増加、減少を繰り返す周波数信号であればよく、例えば正弦波であってもよい。  また周波数差検出部３としては、ｆ１とｆ２とをカウンタによりカウントし、そのカウント値の差分値からΔｆｒに相当する値を差し引いて、得られたカウント値に対応する値を出力するようにしてもよい。
【００４８】
以上の実施の形態では、第１の水晶振動子１０及び第１の発振回路１は温度検出値を取り出す役割と水晶発振器の出力を作成する役割とを持っている。即ち発振回路１は温度検出のための発振回路と、水晶発振器の出力用の発振回路とを共用している。しかし本発明は、例えば水晶振動子を３個用意すると共に発振回路を３個用意し、例えば図１の構成において、第３の水晶振動子と当該水晶振動子に接続された第３の発振回路とを用意し、第３の発振回路の出力を水晶発振器の出力とし、残りの第１の発振回路及び第２の発振回路の発振出力を周波数差検出部に入力し温度検出値を得るようにしてもよい。この場合、ＯＣＸＯとＴＣＸＯとを組み合わせたものとするならば、第３の水晶発振回路の出力がＤＤＳ２０１のクロックとして使用されることになる。  
本発明は、周波数シンセサイザとして構成することに限られず、第１の発振回路１の発振出力を、本発明の発振装置の出力とする構成、つまり制御回路部２００を用いない構成としてもよい。
【符号の説明】
【００４９】
１                  第１の発振回路
２                  第２の発振回路
１０                第１の水晶振動子
２０                第２の水晶振動子
３                  周波数差検出部
３１                フリップフロップ回路
３２                ワンショット回路
３３                ラッチ回路
３４                ループフィルタ
３５                加算部
３６                ＤＤＳ回路部
３７                累積平均化処理部
４                  補正値演算部（補正値取得部）
５                  ヒータ回路
６                  加算部
７                  ディジタルフィルタ
１００              電圧制御発振器
２００              制御回路部
【図１】
2014200011.tif 000003
【図２】
2014200011.tif 000004
【図３】
2014200011.tif 000005
【図４】
2014200011.tif 000006
【図５】
2014200011.tif 000007
【図６】
2014200011.tif 000008
【図７】
2014200011.tif 000009
【図８】
2014200011.tif 000010
【図９】
2014200011.tif 000011
【図１０】
2014200011.tif 000012
【図１１】
2014200011.tif 000013
【図１２】
2014200011.tif 000014
【図１３】
2014200011.tif 000015
【図１４】
2014200011.tif 000016
【図１５】
2014200011.tif 000017
【図１６】
2014200011.tif 000018
【図１７】
2014200011.tif 000019
【手続補正書】
【提出日】平成25年7月26日(2013.7.26)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2014200011.tif 000020
【図２】
2014200011.tif 000021
【図３】
2014200011.tif 000022
【図４】
2014200011.tif 000023
【図５】
2014200011.tif 000024
【図６】
2014200011.tif 000025
【図７】
2014200011.tif 000026
【図８】
2014200011.tif 000027
【図９】
2014200011.tif 000028
【図１０】
2014200011.tif 000029
【図１１】
2014200011.tif 000030
【図１２】
2014200011.tif 000031
【図１３】
2014200011.tif 000032
【図１４】
2014200011.tif 000033
【図１５】
2014200011.tif 000034
【図１６】
2014200011.tif 000035
【図１７】
2014200011.tif 000036