(57)【要約】【課題】遮光を用いずにグローバルシャッタを実現する。【解決手段】第１受光素子および第２受光素子を有し、複数の行および複数の列に沿って配列された複数の画素と、順次選択される行に含まれる画素の画素値を読み出す読み出し部とを備え、それぞれの画素における第１受光素子および第２受光素子は、互いの領域の少なくとも一部が列方向に並ぶように配置され、複数の画素の第１受光素子は同時に受光を開始し、複数の画素の第２受光素子は、第１受光素子より遅いタイミングで、同時に受光を開始し、読み出し部は、選択された行に含まれる画素における第１受光素子および第２受光素子の出力値を同時に読み出し、第１受光素子の出力値から第２受光素子の出力値を減算して画素の画素値を算出する撮像素子を提供する。【選択図】図５
2014200055.tif 000002
【特許請求の範囲】
【請求項１】
第１受光素子および第２受光素子を有し、複数の行および複数の列に沿って配列された複数の画素と、
順次選択される行に含まれる画素の画素値を読み出す読み出し部と
を備え、
それぞれの前記画素における前記第１受光素子および前記第２受光素子は、互いの受光面の領域の少なくとも一部が行方向に並ぶように配置され、
前記複数の画素の前記第１受光素子は同時に受光を開始し、
前記複数の画素の前記第２受光素子は、前記第１受光素子より遅いタイミングで、同時に受光を開始し、
前記読み出し部は、選択された行に含まれる前記画素における前記第１受光素子および前記第２受光素子の出力値を同時に読み出し、前記第１受光素子の出力値から前記第２受光素子の出力値を減算して前記画素の画素値を算出する
撮像素子。
【請求項２】
それぞれの前記画素における前記第１受光素子および前記第２受光素子は、互いの受光面の領域の全体が行方向に並んで配置される
請求項１に記載の撮像素子。
【請求項３】
前記第１受光素子および前記第２受光素子は、それぞれの受光量に応じた電荷を蓄積し、且つ、蓄積した電荷をリセットするタイミングが互いに独立に制御される
請求項１または２に記載の撮像素子。
【請求項４】
それぞれの行に対して設けられ、対応する行に含まれるそれぞれの前記画素の前記第１受光素子のリセットタイミングを制御する第１リセット線と、
それぞれの行に対して設けられ、対応する行に含まれるそれぞれの前記画素の前記第２受光素子のリセットタイミングを制御する第２リセット線と
を更に備える請求項３に記載の撮像素子。
【請求項５】
前記読み出し部は、複数の前記第１受光素子の出力値を読み出す第１読み出し回路と、複数の前記第２受光素子の出力値を読み出す第２読み出し回路とを有する
請求項１から４のいずれか一項に記載の撮像素子。
【請求項６】
前記読み出し部は、
前記第２受光素子の受光開始タイミングとして、前記第１受光素子より遅いタイミングを選択する第１モード、および、前記第１受光素子と同時のタイミングを選択する第２モードのいずれかを選択するモード選択部と、
前記第１モードが選択された場合に、前記第１受光素子の出力値から前記第２受光素子の出力値を減算して前記画素の画素値を算出し、前記第２モードが選択された場合に、前記第１受光素子の出力値と前記第２受光素子の出力値とを加算して前記画素の画素値を算出する信号処理部と
を有する請求項１から５のいずれか一項に記載の撮像素子。
【請求項７】
前記第２受光素子の受光面は、前記複数の画素が配列される画素面において、前記第１受光素子の受光面を囲んで設けられる
請求項１に記載の撮像素子。
【請求項８】
前記複数の画素を有する撮像チップと、
前記読み出し部を有し、前記撮像チップと積層される信号処理チップと
を有する請求項１から７のいずれか一項に記載の撮像素子。
【請求項９】
前記読み出し部は、少なくとも一つの対象画素における前記第１受光素子の出力値から、前記対象画素における前記第２受光素子の出力値、および、前記対象画素に隣接する少なくとも一つの隣接画素における前記第２受光素子の出力値から定まる補正値を減算して、前記対象画素の画素値を算出する
請求項１から８のいずれか一項に記載の撮像素子。
【請求項１０】
請求項１から９のいずれか一項に記載の撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
従来、複数の画素を有する撮像装置において、全ての画素の電荷蓄積時間を同一にするグローバルシャッタ方式が知られている（例えば、特許文献１参照）。
特許文献１  特開２００５−２４４７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、従来のグローバルシャッタ方式は、各画素への光を同時に遮光するメカニカルシャッタ、または、各画素の電荷を同時に取り込むバッファ等の構成が必要となる。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、第１受光素子および第２受光素子を有し、複数の行および複数の列に沿って配列された複数の画素と、順次選択される行に含まれる画素の画素値を読み出す読み出し部とを備え、それぞれの画素における第１受光素子および第２受光素子は、互いの領域の少なくとも一部が行方向に並ぶように配置され、複数の画素の第１受光素子は同時に受光を開始し、複数の画素の第２受光素子は、第１受光素子より遅いタイミングで、同時に受光を開始し、読み出し部は、選択された行に含まれる画素における第１受光素子および第２受光素子の出力値を同時に読み出し、第１受光素子の出力値から第２受光素子の出力値を減算して画素の画素値を算出する撮像素子を提供する。
【０００５】
本発明の第２の態様においては、第１の態様の撮像素子を備える撮像装置を提供する。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】一つの実施形態に係る撮像素子の概要を示す図である。
【図２Ａ】画素２０２の構造例を示す図である。
【図２Ｂ】画素２０２の他の構造例を示す図である。
【図３】受光部２００および読み出し部２１０の概要を示す図である。
【図４】画素２０２の概要を説明する図である。
【図５】撮像素子の動作例を示す図である。
【図６Ａ】受光部２００における画素配列例を示す図である。
【図６Ｂ】受光部２００における画素配列の他の例を示す図である。
【図６Ｃ】受光部２００における画素配列の他の例を示す図である。
【図７】読み出し部の構成例を示す図である。
【図８】第２モードにおける撮像素子の動作例を示す図である。
【図９】画素の他の構造例を示す図である。
【図１０】読み出し部２１０の他の構成例を示す図である。
【図１１】画素の構造例を示す図である。
【図１２】受光部および読み出し部の概要を示す図である。
【図１３】読み出し部の他の構成例を示す図である。
【図１４】一つの実施形態に係る撮像装置の構成例を示すブロック図である。
【図１５】撮像素子の断面の一例を示す図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、一つの実施形態に係る撮像素子１００の概要を示す図である。撮像素子１００は、複数の画素２０２が配列される受光部２００と、順次選択される画素２０２の画素値を読み出す読み出し部２１０を備える。複数の画素２０２は、それぞれフォトダイオード等の受光素子を有しており、受光量に応じて電荷を蓄積する。本例の読み出し部２１０は、各画素２０２が蓄積した電荷量を読み出し、各画素２０２の画素値を算出する。
【００１０】
本例における複数の画素２０２は、行列状に配列される。つまり、複数の画素２０２が複数の行および複数の列に沿って配置される。本明細書では、行方向をｘ軸方向とし、列方向をｙ軸方向として図示している。また、本例の読み出し部２１０は、画素値を読み出す画素２０２を行単位で選択する。読み出し部２１０は、選択した行に属する画素２０２の画素値を同時に読み出す。
【００１１】
撮像素子１００は、順次選択した行に含まれる画素２０２の画素値を読み出すので、読み出しタイミングが行毎に相違し、電荷蓄積時間が行毎に相違する。撮像素子１００は、電荷蓄積時間の相違を、メカニカルシャッタによる遮光を用いずに、信号処理により補償する。
【００１２】
図２Ａは、画素２０２の構造例を示す図である。画素２０２は、第１受光素子２１４ａおよび第２受光素子２１４ｂを有する。つまり、画素２０２は、二つの領域に分割された受光面を有する。それぞれの受光素子２１４は、それぞれ独立したフォトダイオードであってよい。また、図２Ａにおいて第ｎ行目に属する第１受光素子２１４ａおよび第２受光素子２１４ｂを、それぞれ「ａｎ」および「ｂｎ」で示す。つまり、「ａ１」は、１行目に属する第１受光素子２１４ａを示し、「ｂ２」は、２行目に属する第２受光素子２１４ｂを示す。各画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂにおける電荷蓄積に関するタイミングは、互いに独立に制御される。例えば、第１受光素子２１４ａおよび第２受光素子２１４ｂが蓄積した電荷をリセットするタイミングは、素子間で互いに独立に制御される。
【００１３】
また、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値は、互いに独立に読み出される。第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を用いて、一つの画素２０２の画素値が決定される。
【００１４】
それぞれの画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂは、互いの受光面の領域の少なくとも一部が行方向に並ぶように配置される。本例では、第１受光素子２１４ａおよび第２受光素子２１４ｂは、互いの受光面の領域全体が行方向に並んで配置される。第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面は隣接して配置されてよく、間を離して配置されてもよい。但し、第１受光素子２１４ａおよび第２受光素子２１４ｂは、一つの画素を形成できる程度に近傍に配置される。本例の第１受光素子２１４ａおよび第２受光素子２１４ｂには、略同一位置を通過した光が分割して入射される。例えば、各画素２０２に一つのマイクロレンズが設けられる構成において、第１受光素子２１４ａおよび第２受光素子２１４ｂは、共通のマイクロレンズからの入射光を受光するように配置される。また、第１受光素子２１４ａおよび第２受光素子２１４ｂには、共通の開口を通過した光が分割されて入射してもよい。また、第１受光素子２１４ａおよび第２受光素子２１４ｂには、共通の導波路を通過した光が分割されて入射してもよい。このため、画素毎にマイクロレンズを設けなくともよい。例えば、受光部２００にはマイクロレンズが設けられなくともよいし、受光素子毎にマイクロレンズが設けられてもよい。このように、第１受光素子２１４ａおよび第２受光素子２１４ｂは、同一光が入射するとみなせるものであれば、その配置、形状等は限定されない。
【００１５】
また、図２Ａでは、第１受光素子２１４ａおよび第２受光素子２１４ｂの長方形の受光面が、長辺で接する例を示したが、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の形状および配置は、これに限定されない。一例として、四角形を対角線で二分したそれぞれの領域を、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面としてもよい。
【００１６】
また、図２Ａでは、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の面積が同一の例を示したが、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の面積は同一でなくともよい。一例として、第１受光素子２１４ａの受光面の面積は、第２受光素子２１４ｂの受光面の面積よりも大きくてよい。
【００１７】
図２Ｂは、画素２０２の他の構造例を示す図である。図２Ａの例においては、それぞれの受光素子２１４の列には、第１受光素子２１４ａおよび第２受光素子２１４ｂのいずれか一方のみが含まれていたが、図２Ｂの例では、それぞれの受光素子の列には、第１受光素子２１４ａおよび第２受光素子２１４ｂが交互に配列される。
【００１８】
図３は、受光部２００および読み出し部２１０の概要を示す図である。本例の受光部２００は、行列状に配列された複数の画素２０２を有する。図３においては、一部の画素２０２を示しており、他の画素２０２を省略する。本例の読み出し部２１０は、各行を順次選択して画素値を読み出すので、各列に属する複数の画素２０２の画素値の読み出しタイミングは行毎に異なる。
【００１９】
一つの列に含まれる複数の画素２０２における、いずれか一方の受光素子２１４は、共通の第１読み出し線２０４ａに接続される。また、一つの列に含まれる複数の画素２０２における、他方の受光素子２１４は、第１読み出し線２０４ａとは独立した、共通の第２読み出し線２０４ｂに接続される。第１読み出し線２０４ａおよび第２読み出し線２０４ｂは、選択された行に属する画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出し部２１０に伝送する。
【００２０】
また、各画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂは、蓄積した電荷をリセットするタイミングが互いに独立に制御される。本例の第１受光素子２１４ａおよび第２受光素子２１４ｂは、互いに独立したリセット線２０６を介してリセット信号φＲを受け取る。本例の受光部２００は、行毎に、第１リセット線２０６ａおよび第２リセット線２０６ｂを有する。
【００２１】
第１リセット線２０６ａは、それぞれの行に対して設けられ、対応する行に含まれるそれぞれの画素２０２の第１受光素子２１４ａのリセットタイミングを制御する。同一の行に含まれる第１受光素子２１４ａは、共通の第１リセット線２０６ａに接続され、共通のリセット信号φＲａにより同時にリセットされる。第２リセット線２０６ｂは、それぞれの行に対して設けられ、対応する行に含まれるそれぞれの画素２０２の第２受光素子２１４ｂのリセットタイミングを制御する。同一の行に含まれる第２受光素子２１４ｂは、共通の第２リセット線２０６ｂに接続され、共通のリセット信号φＲｂにより同時にリセットされる。
【００２２】
例えば、当該リセット信号φＲにより、それぞれの受光素子２１４が蓄積している電荷を接地電位等の基準電位に流すトランジスタがオン状態となる。また、第１受光素子２１４ａおよび第２受光素子２１４ｂは、共通の行選択線を介して選択信号を受け取る。例えば、当該選択信号により、それぞれの受光素子２１４が蓄積している電荷量に応じた電圧を読み出し線２０４に出力するトランジスタがオン状態となる。行選択線は、同一の行に属する画素２０２で共有されてよい。
【００２３】
読み出し部２１０は、第１読み出し回路および第２読み出し回路の一例としての第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂをそれぞれ複数有する。第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂは、受光素子２１４の列毎に設けられる。本例では、第１ＡＤ変換器２１２ａは、第１読み出し線２０４ａ毎に設けられ、第２ＡＤ変換器２１２ｂは、第２読み出し線２０４ｂ毎に設けられる。
【００２４】
第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂは、対応する受光素子２１４の出力値を同時に取り込み、デジタル値に変換する。このような構成により、読み出し部２１０は、選択された画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出す。
【００２５】
例えば読み出し部２１０は、第１行が選択された場合に、第１行に含まれる各画素２０２における第１受光素子２１４ａ１および第２受光素子２１４ｂ１の出力値を同時に読み出す。同様に、第２行が選択された場合に、第２行に含まれる第１受光素子２１４ａ２および第２受光素子２１４ｂ２の出力値を同時に読み出す。読み出し部２１０は、第１受光素子２１４ａの出力値を、第２受光素子２１４ｂの出力値を用いて補正する。
【００２６】
また、第１読み出し回路および第２読み出し回路は、２つのＡＤ変換器に限定されない。例えば、第１読み出し回路および第２読み出し回路は、２つのバッファであってもよい。２つのバッファに同時に読み出した第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を、共通のＡＤ変換器によって順次デジタル値に変換してもよい。
【００２７】
なお、図３においては受光部２００の下側に読み出し部２１０が配置されているが、読み出し部２１０の位置は受光部２００の下側に限定されない。読み出し部２１０は、受光部２００と同一層において、受光部２００の四方に分散して設けられてよい。また、読み出し部２１０は、受光部２００と異なる層に設けられてもよい。
【００２８】
図４は、画素２０２の概要を説明する図である。画素２０２は、第１受光素子２１４ａおよび第２受光素子２１４ｂを有する。それぞれの受光素子２１４は、フォトダイオード２３０および複数のトランジスタを有する。複数のトランジスタには、少なくともリセット用トランジスタ２３２および転送用トランジスタ２３４が含まれる。
【００２９】
第１受光素子２１４ａのリセット用トランジスタ２３２のゲートには、第１リセット線２０６ａから第１リセット信号φＲａが入力され、フォトダイオード２３０が蓄積した電荷をリセットする。第２受光素子２１４ｂのリセット用トランジスタ２３２のゲートには、第２リセット線２０６ｂから第２リセット信号φＲｂが入力され、フォトダイオード２３０が蓄積した電荷をリセットする。つまり、第１受光素子２１４ａおよび第２受光素子２１４ｂのフォトダイオード２３０のリセットタイミングは互いに独立に制御される。
【００３０】
一方、第１受光素子２１４ａおよび第２受光素子２１４ｂの転送用トランジスタ２３４には、共通の行選択線から共通の行選択信号φＡＤが入力される。それぞれの転送用トランジスタ２３４は、行選択信号φＡＤに応じて、フォトダイオード２３０が蓄積した電荷に応じた電圧を、対応する読み出し線２０４に転送する。つまり、第１受光素子２１４ａおよび第２受光素子２１４ｂのフォトダイオード２３０の画素値の読み出しタイミングは共通に制御される。
【００３１】
図５は、撮像素子１００の動作例を示す図である。図５において横軸は時間を示す。受光部２００に含まれる全ての画素２０２の第１受光素子２１４ａは、所定のタイミングＡにおいて同時に受光を開始する。図５では、所定の列に含まれる第１受光素子２１４ａ（ａ１、ａ２、ａ３）および第２受光素子２１４ｂ（ｂ１、ｂ２、ｂ３）の動作のみを示す。例えば読み出し部２１０は、それぞれの第１受光素子２１４ａが蓄積している電荷をリセットするリセット信号φＲａを、それぞれの第１受光素子２１４ａに対して同時に出力する。それぞれの第１受光素子２１４ａは、リセット信号φＲａに応じて蓄積電荷をリセットして、新たに電荷の蓄積を開始する。
【００３２】
複数の画素２０２の第２受光素子２１４ｂ（ｂ１、ｂ２、ｂ３）は、タイミングＡより遅いタイミングＢにおいて同時に受光を開始する。タイミングＢも、受光部２００に含まれる全ての画素２０２において共通である。本例の読み出し部２１０は、それぞれの第２受光素子２１４ｂが蓄積している電荷をリセットするリセット信号φＲｂを、それぞれの第２受光素子２１４ｂに対して同時に出力する。それぞれの第２受光素子２１４ｂは、リセット信号φＲｂに応じて蓄積電荷をリセットして、新たに電荷の蓄積を開始する。なお、タイミングＢにおいては、第１受光素子２１４ａの蓄積電荷はリセットされない。
【００３３】
読み出し部２１０は、画素値を読み出すべく選択された画素２０２について、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出す。本例では、読み出し部２１０の第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂが、第１受光素子２１４ａおよび第２受光素子２１４ｂのアナログ出力レベルを同時に取り込み、取り込んだ出力レベルをＡＤ変換する。ＡＤ変換のタイミングを、図５においてはＡＤＣで示す。そして、読み出し部２１０は、それぞれの画素２０２について、デジタル値に変換された第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算する。
【００３４】
第１受光素子２１４ａの電荷蓄積時間（タイミングＡから読み出しタイミングまで）の画素２０２間の差分と、第２受光素子２１４ｂの電荷蓄積時間（タイミングＢから読み出しタイミングまで）の画素２０２間の差分とが等しいので、第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算することで、第１受光素子２１４ａの電荷蓄積時間の画素２０２間の差分を補正することができる。
【００３５】
つまり、第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算して得られる画素値は、図５の下段に示すように、全ての画素２０２において、第１受光素子２１４ａがタイミングＡからタイミングＢまでの同一期間、電荷蓄積した場合の画素値に相当する。このため、行毎に画素値を読み出すことにより生じる、画素２０２間の電荷蓄積時間の差を補償することができる。
【００３６】
本例の撮像素子１００によれば、信号処理により、画素２０２毎の電荷蓄積時間のずれがなく、歪みの無い画像を取得することができる。また、各行のリセット線を２つにするだけでよいので、簡易な構成で歪みの無い画像を取得することができる。例えば、図１２において後述する構成のように、ＡＤ変換器２１２を受光素子２１４の列毎に複数設けなくともよい。
【００３７】
なお、タイミングＢは、タイミングＡと、各画素２０２の読み出しタイミングのうち最も早いタイミングとの間において任意に設定できる。タイミングＢは、使用者により設定されるシャッタスピード（または露光時間）に応じて設定される。
【００３８】
また、複数の画素２０２のうち、読み出しタイミングが最も早い画素２０２については、タイミングＢにおいて画素値を読み出してもよい。この場合、当該画素２０２における第２受光素子２１４ｂは、リセットと同時に読み出されることになるので、出力値が零となる。このため、複数の画素２０２のうち、読み出しタイミングが最も早い画素２０２は、第２受光素子２１４ｂを有さなくともよい。
【００３９】
一方、第２受光素子２１４ｂの電荷蓄積時間が短くなりすぎると、第２受光素子２１４ｂの出力における信号対雑音比が劣化する。このため、読み出しタイミングが最も早い画素２０２についても、当該信号対雑音比が所定値以上となるように、タイミングＢから所定の期間が経過したタイミングを読み出しタイミングとしてもよい。当該所定の期間は可変であってもよい。一例として、当該所定の期間は、被写体の明るさ等に応じて、第２受光素子２１４ｂの出力における信号対雑音比が所定値以上となるように設定されてよい。
【００４０】
なお、上述した例では、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力をＡＤ変換してから減算したが、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力をアナログ回路で減算処理してから、デジタル値に変換してもよい。この場合、ＡＤ変換器の個数を減らすことができる。
【００４１】
また、読み出し部２１０は、タイミングＢから読み出しタイミングまでにおける、第１受光素子２１４ａの出力値の増加分と、第２受光素子２１４ｂの出力値とが同一となるように、第２受光素子２１４ｂの出力値に所定の補正係数を乗算してよい。例えば、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の大きさが違う場合に、読み出し部２１０は、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の面積比に応じた補正係数を第２受光素子２１４ｂの出力値に乗じる。これにより、受光面の面積比により生じる出力値の違いを補正することができる。
【００４２】
図６Ａは、受光部２００における画素配列例を示す図である。図６Ａにおいて一つの四角が一つの受光素子２１４に対応する。本例では、左右（行方向）に隣接する２つの受光素子２１４が一つの画素２０２に対応する。また、本例の受光部２００は、３原色に対応して画素２０２が配置される。赤に対応する画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂを「Ｒａ」および「Ｒｂ」とする。同様に、緑に対応する画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂを「Ｇａ」および「Ｇｂ」とする。同様に、青に対応する画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂを「Ｂａ」および「Ｂｂ」とする。
【００４３】
なお、図１から図５に関連して説明した撮像素子１００では、１行毎に読み出す画素２０２を指定したが、図６Ａおよび図６Ｂにおいて説明する撮像素子１００では、２以上の行を含む行ブロック毎に読み出す画素２０２を指定する。つまり、行ブロックに含まれる２以上の行に属する受光素子２１４は、同時に読み出される。この場合、読み出し部２１０は、受光素子２１４の列毎に、行ブロックに含まれる行数に応じたＡＤ変換器２１２を有することが好ましい。図６Ａおよび図６Ｂでは、一つの行ブロックに含まれる画素２０２の一部を示している。
【００４４】
読み出し部２１０は、少なくとも一つの対象画素における第１受光素子２１４ａの出力値から、対象画素における第２受光素子２１４ａの出力値、および、対象画素に隣接する少なくとも一つの隣接画素における第２受光素子２１４ｂの出力値から定まる補正値を減算して、対象画素の画素値を算出する。ここで隣接画素とは、対象画素の上下左右に隣接するもの、および、斜め方向に隣接するものを含む。
【００４５】
本例の受光部２００は、第１受光素子２１４ａおよび第２受光素子２１４ｂの組からなる画素２０２をベイヤー配列で配置している。この場合、緑色に対応する第１受光素子２１４ａ（例えば、図６Ａにおいて斜線が付された「Ｇａ」）の周囲には、同一の画素２０２に属する第２受光素子２１４ｂ（図６Ａにおいて、上述した第１受光素子２１４ａの右側に配置された「Ｇｂ」）に加え、他の画素２０２に属する第２受光素子２１４ｂ（図６Ａにおいて、上述した第１受光素子２１４ａの左上および左下に配置された「Ｇｂ」）が隣接して存在する。
【００４６】
読み出し部２１０は、これらの第２受光素子２１４ｂの出力値の平均値を、対象画素の第１受光素子２１４ａの出力値から減算する。これにより、より精度よく出力値を補正することができる。なお、本例の画素配列においては、赤色および青色に対応する第１受光素子２１４ａの出力値は、同一の画素２０２に属する第２受光素子２１４ｂの出力値を用いて補正する。図６Ａから図６Ｃにおいては、斜線で示した第１受光素子２１４ａの出力値の補正に用いる第２受光素子２１４ｂを、破線で囲んでいる。
【００４７】
図６Ｂは、受光部２００における画素配列の他の例を示す図である。本例では、各画素２０２の第１受光素子２１４ａおよび第２受光素子２１４ｂが斜め方向に配列される。また、行および列方向において、緑−青−緑−赤の順番となるように受光素子２１４が配列される。本例においても受光部２００は、緑色に対応する第１受光素子２１４ａの周囲に配置された、緑色に対応する複数の第２受光素子２１４ｂの出力値を用いて、当該第１受光素子２１４ａの出力値を補正する。また、青色および赤色についても、それぞれの第１受光素子２１４ａの周囲に、同色の第２受光素子２１４ｂが複数存在するので、複数の第２受光素子２１４ｂの出力値を用いて、それぞれの第１受光素子２１４ａの出力値を補正する。
【００４８】
図６Ｃは、受光部２００における画素配列の他の例を示す図である。本例では、２つの画素２０２を組み合わせたブロックをベイヤー配列で配置している。本例の読み出し部２１０は、それぞれの第１受光素子２１４ａの出力値を、同一の画素２０２における第２受光素子２１４ｂの出力値で補正する。なお本例では、同一色の２つの画素２０２毎に一つのマイクロレンズが設けられる。これにより、撮像素子１００は、像面位相差を検出することもできる。
【００４９】
図７は、読み出し部２１０の構成例を示す図である。本例の読み出し部２１０は、図３に示した複数のＡＤ変換器２１２に加え、信号処理部２１８およびモード選択部２１６を更に備える。本例の撮像素子１００は、図５に関連して説明した電荷蓄積時間の差分を補償する第１モードと、電荷蓄積時間の差分を補償しない第２モードとを有する。
【００５０】
モード選択部２１６は、使用者の設定等に基づいて、第１モードまたは第２モードを選択する。モード選択部２１６は、第１モードを選択した場合、第２受光素子２１４ｂの受光開始タイミングとして、第１受光素子２１４ａの受光開始タイミングより遅いタイミングＢを選択する。モード選択部２１６は、受光部２００のそれぞれの第１受光素子２１４ａおよび第２受光素子２１４ｂのリセットタイミングを、選択されたモードに応じて制御する。
【００５１】
モード選択部２１６は、選択したモードを信号処理部２１８に通知する。信号処理部２１８は、第１モードが選択されたとき、図５に関連して説明したように、第２受光素子２１４ｂの出力値を、第１受光素子２１４ａの出力値から減算する。第１モードが選択されたときの撮像素子１００の動作の詳細は、図１から図５に関連して説明した動作と同様である。
【００５２】
モード選択部２１６は、第２モードを選択した場合、第２受光素子２１４ｂの受光開始タイミングを、第１受光素子２１４ａの受光開始タイミングと同一となるように制御する。また、モード選択部２１６は、第１モードと同様に、第１受光素子２１４ａおよび第２受光素子２１４ｂの読み出しタイミングも同一にする。
【００５３】
信号処理部２１８は、第２モードが選択された場合に、第１受光素子２１４ａの出力値と第２受光素子２１４ｂの出力値に対して、第１モードとは異なる処理を行い各画素２０２の画素値を算出する。信号処理部２１８は、受光部２００の各画素２０２の画素値を、画素信号として出力する。
【００５４】
図８は、第２モードにおける撮像素子１００の動作例を示す図である。図８において横軸は時間を示す。上述したように、第２モードにおいては、第１受光素子２１４ａおよび第２受光素子２１４ｂは、受光部２００全体において同時に受光を開始して、画素２０２毎に同時に出力値が読み出される。
【００５５】
本例の信号処理部２１８は、第１受光素子２１４ａの出力値と第２受光素子２１４ｂの出力値とを加算して、当該画素２０２の画素値とする。これにより、画素２０２毎に電荷蓄積時間がずれてしまうものの、画素２０２の感度および信号雑音比を向上させることができる。第１モードおよび第２モードを有することにより、状況に応じた撮像モードを提供することができる。
【００５６】
また、撮像素子１００は、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を交互に読み出すことで、動画撮像時のフレームレートを２倍にする第３のモードを有してもよい。この場合、第１受光素子２１４ａの電荷蓄積期間と、第２受光素子２１４ｂの電荷蓄積期間とを交互に行ってよい。撮像素子１００は、一方の受光素子２１４の電荷蓄積期間中に、他方の受光素子２１４の画素値の読み出し、および、信号処理等を行ってよい。
【００５７】
図９は、画素２０２の他の構造例を示す図である。本例において、第２受光素子２１４ｂの受光面は、複数の画素２０２が配列される画素面において、第１受光素子２１４ａの受光面を囲んで設けられる。本例では、第１受光素子２１４ａの受光面の全周を囲むように、第２受光素子２１４ｂの受光面が形成される。この場合、第１受光素子２１４ａの受光面の中心が、当該画素２０２に対応するマイクロレンズの光軸と交わるように配置されてよい。また、第１受光素子２１４ａおよび第２受光素子２１４ｂの位置を交換して、第１受光素子２１４ａの受光面が、第２受光素子２１４ｂの受光面を囲むように設けられてもよい。
【００５８】
図１０は、読み出し部２１０の他の構成例を示す図である。本例の読み出し部２１０は、減算部２２０およびＡＤ変換器２１２を、第１受光素子２１４ａおよび第２受光素子２１４ｂを含む画素２０２の列毎に有する。減算部２２０は、選択された画素２０２の第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を、第１読み出し線２０４ａおよび第２読み出し線２０４ｂを介して、正側端子および負側端子に同時に受け取る。本例では、減算部２２０の正側端子および第１読み出し線２０４ａが第１読み出し回路として機能し、減算部２２０の負側端子および第２読み出し線２０４ｂが第２読み出し回路として機能する。減算部２２０は、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値の差分を、アナログ信号として出力する。
【００５９】
ＡＤ変換器２１２は、減算部２２０が出力するアナログ信号のレベルをデジタル値に変換する。このような構成によっても、読み出し部２１０は、選択された画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出して、その差分を示すデジタル値を取得することができる。また、本例における読み出し部２１０によれば、ＡＤ変換器２１２の数を減らすことができる。
【００６０】
図１１は、参考例としての画素２０２の構造例を示す図である。本例の画素２０２は、第１受光素子２１４ａおよび第２受光素子２１４ｂを列方向に並んで有する。本例においても、第１受光素子２１４ａおよび第２受光素子２１４ｂにおける電荷蓄積に関するタイミングは、互いに独立に制御される。例えば、第１受光素子２１４ａおよび第２受光素子２１４ｂが蓄積した電荷をリセットするタイミングは、素子間で互いに独立に制御される。
【００６１】
図１２は、図１１に示した画素２０２を用いた受光部２００および読み出し部２１０の概要を示す図である。本例の受光部２００は、行列状に配列された複数の画素２０２を有する。図１２においては、一つの列に属する画素２０２を示しており、他の画素２０２を省略する。本例の読み出し部２１０は、各行を順次選択して画素値を読み出すので、各列に属する複数の画素２０２の画素値の読み出しタイミングは異なる。
【００６２】
一つの列に含まれる複数の画素２０２における、それぞれの第１受光素子２１４ａは、共通の第１読み出し線２０４ａに接続される。また、一つの列に含まれる複数の画素２０２における、それぞれの第２受光素子２１４ｂは、第１読み出し線２０４ａとは独立した、共通の第２読み出し線２０４ｂに接続される。第１読み出し線２０４ａおよび第２読み出し線２０４ｂは、選択された画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出し部２１０に伝送する。
【００６３】
また、第１受光素子２１４ａおよび第２受光素子２１４ｂは、蓄積した電荷をリセットするタイミングが互いに独立に制御される。本例の第１受光素子２１４ａおよび第２受光素子２１４ｂは、互いに独立したリセット線を介してリセット信号を受け取る。例えば、当該リセット信号により、それぞれの受光素子２１４が蓄積している電荷を接地電位に流すトランジスタがオン状態となる。また、第１受光素子２１４ａおよび第２受光素子２１４ｂは、共通の行選択線を介して選択信号を受け取る。例えば、当該選択信号により、それぞれの受光素子２１４が蓄積している電荷量に応じた電圧を読み出し線２０４に出力するトランジスタがオン状態となる。リセット線および行選択線は、同一の行に属する画素２０２で共有されてよい。
【００６４】
読み出し部２１０は、第１読み出し回路および第２読み出し回路の一例としての第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂをそれぞれ複数有する。第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂは、画素２０２の列毎に設けられる。本例では、第１ＡＤ変換器２１２ａは、第１読み出し線２０４ａ毎に設けられ、第２ＡＤ変換器２１２ｂは、第２読み出し線２０４ｂ毎に設けられる。
【００６５】
第１ＡＤ変換器２１２ａおよび第２ＡＤ変換器２１２ｂは、対応する受光素子２１４の出力値を同時に取り込み、デジタル値に変換する。このような構成により、読み出し部２１０は、選択された画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出す。
【００６６】
例えば読み出し部２１０は、画素２０２−１が選択された場合に、第１受光素子２１４ａ１および第２受光素子２１４ｂ１の出力値を同時に読み出す。同様に、画素２０２−２が選択された場合に、第１受光素子２１４ａ２および第２受光素子２１４ｂ２の出力値を同時に読み出す。読み出し部２１０は、第１受光素子２１４ａ２の出力値を、第２受光素子２１４ｂ２の出力値を用いて補正する。
【００６７】
図１３は、読み出し部２１０の他の構成例を示す図である。本例の読み出し部２１０は、減算部２２０およびＡＤ変換器２１２を、画素２０２の列毎に有する。減算部２２０は、選択された画素２０２の第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を、第１読み出し線２０４ａおよび第２読み出し線２０４ｂを介して、正側端子および負側端子に同時に受け取る。本例では、減算部２２０の正側端子および第１読み出し線２０４ａが第１読み出し回路として機能し、減算部２２０の負側端子および第２読み出し線２０４ｂが第２読み出し回路として機能する。減算部２２０は、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値の差分を、アナログ信号として出力する。
【００６８】
ＡＤ変換器２１２は、減算部２２０が出力するアナログ信号のレベルをデジタル値に変換する。このような構成によっても、読み出し部２１０は、選択された画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を同時に読み出して、その差分を示すデジタル値を取得することができる。また、本例における読み出し部２１０によれば、ＡＤ変換器２１２の数を減らすことができる。
【００６９】
図１４は、一つの実施形態に係る撮像装置５００の構成例を示すブロック図である。撮像装置５００は、撮影光学系としての撮影レンズ５２０を備え、撮影レンズ５２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ５２０は、撮像装置５００に対して着脱できる交換式レンズであっても構わない。撮像装置５００は、撮像素子１００、システム制御部５０１、駆動部５０２、測光部５０３、ワークメモリ５０４、記録部５０５、表示部５０６および駆動部５１４を主に備える。
【００７０】
撮影レンズ５２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図１４では瞳近傍に配置された仮想的な１枚のレンズで当該撮影レンズ５２０を代表して表している。
【００７１】
駆動部５１４は撮影レンズ５２０を駆動する。より具体的には駆動部５１４は撮影レンズ５２０の光学レンズ群を移動させて合焦位置を変更し、また、撮影レンズ５２０内の虹彩絞りを駆動して撮像素子１００へ入射する被写体光束の光量を制御する。
【００７２】
駆動部５０２は、システム制御部５０１からの指示に従って撮像素子１００のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。駆動部５０２は、撮像素子１００の受光部２００および読み出し部２１０を、図１から図１３に関連して説明したように動作させる。また、操作部５０８はレリーズボタン等により撮像者からの指示を受け付ける。
【００７３】
撮像素子１００は、図１から図１３に関連して説明した撮像素子１００と同一である。撮像素子１００は、画素信号をシステム制御部５０１の画像処理部５１１へ引き渡す。画像処理部５１１は、ワークメモリ５０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部５０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部５０６に表示される。
【００７４】
測光部５０３は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部５０３は、例えば１００万画素程度のＡＥセンサを含む。システム制御部５０１の演算部５１２は、測光部５０３の出力を受けてシーンの領域ごとの輝度を算出する。演算部５１２は、算出した輝度分布に従ってシャッタ速度、絞り値、ＩＳＯ感度を決定する。測光部５０３は撮像素子１００で兼用してもよい。なお、演算部５１２は、撮像装置５００を動作させるための各種演算も実行する。駆動部５０２は、一部または全部が撮像素子１００に搭載されてよい。システム制御部５０１の一部が撮像素子１００に搭載されてもよい。
【００７５】
図１５は、撮像素子１００の断面の一例を示す図である。本例では、裏面照射型の撮像素子１００を示すが、撮像素子１００は裏面照射型に限定されない。本例の撮像素子１００は、入射光に対応した信号を出力する撮像チップ１１３と、撮像チップ１１３からの信号を処理する信号処理チップ１１１と、信号処理チップ１１１が処理した画像データを記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕ等の導電性を有するバンプ１０９により互いに電気的に接続される。
【００７６】
なお、図示するように、入射光は主に白抜き矢印で示す方向へ入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。撮像チップ１１３の一例は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１１３は、受光部２００に対応する。ＰＤ（フォトダイオード）層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、二次元的に配され、入射光に応じた電荷を蓄積する複数のＰＤ部１０４、および、ＰＤ部１０４に対応して設けられたトランジスタ１０５を有する。一つの画素２０２に、一つのＰＤ部１０４が設けられる。つまり、ＰＤ部１０４は、第１受光素子２１４ａおよび第２受光素子２１４ｂを有する。
【００７７】
ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ部１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２の配列については後述する。カラーフィルタ１０２、ＰＤ部１０４および複数のトランジスタ１０５の組が一つの画素を形成する。複数のトランジスタ１０５のオンオフを制御することで、各受光素子２１４の読み出しタイミング、受光開始タイミング（リセットタイミング）等を制御する。
【００７８】
カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応するＰＤ部１０４へ向けて入射光を集光する。
【００７９】
配線層１０８は、ＰＤ層１０６からの信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は、図３および図１２等に示した読み出し線２０４に対応する。配線１０７は多層であってもよく、また、受動素子および能動素子が設けられてもよい。本例の信号処理チップ１１１は、読み出し部２１０を含む。
【００８０】
配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。
【００８１】
同様に、信号処理チップ１１１およびメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。
【００８２】
なお、バンプ１０９間の接合には、固相拡散によるＣｕバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、後述する一つの単位ブロックに対して一つ程度設ければよい。したがって、バンプ１０９の大きさは、ＰＤ部１０４のピッチよりも大きくてもよい。また、画素が配列された撮像領域以外の周辺領域において、撮像領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。
【００８３】
信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。
【００８４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００８５】
１００  撮像素子、１０１  マイクロレンズ、１０２  カラーフィルタ、１０３  パッシベーション膜、１０４  ＰＤ部、１０５  トランジスタ、１０６  ＰＤ層、１０７  配線、１０８  配線層、１０９  バンプ、１１０  ＴＳＶ、１１１  信号処理チップ、１１２  メモリチップ、１１３  撮像チップ、２００  受光部、２０２  画素、２０４  読み出し線、２０６  リセット線、２１０  読み出し部、２１２  ＡＤ変換器、２１４  受光素子、２１４ａ  第１受光素子、  ２１４ｂ  第２受光素子、２１６  モード選択部、２１８  信号処理部、２２０  減算部、２３０  フォトダイオード、２３２  リセット用トランジスタ、２３４  転送用トランジスタ、５００  撮像装置、５０１  システム制御部、５０２  駆動部、５０３  測光部、５０４  ワークメモリ、５０５  記録部、５０６  表示部、５０８  操作部、５１１  画像処理部、５１２  演算部、５１４  駆動部、５２０  撮影レンズ
【図１】
2014200055.tif 000003
【図２Ａ】
2014200055.tif 000004
【図２Ｂ】
2014200055.tif 000005
【図３】
2014200055.tif 000006
【図４】
2014200055.tif 000007
【図５】
2014200055.tif 000008
【図６Ａ】
2014200055.tif 000009
【図６Ｂ】
2014200055.tif 000010
【図６Ｃ】
2014200055.tif 000011
【図７】
2014200055.tif 000012
【図８】
2014200055.tif 000013
【図９】
2014200055.tif 000014
【図１０】
2014200055.tif 000015
【図１１】
2014200055.tif 000016
【図１２】
2014200055.tif 000017
【図１３】
2014200055.tif 000018
【図１４】
2014200055.tif 000019
【図１５】
2014200055.tif 000020