(57)【要約】【課題】起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。【解決手段】補助巻線に接続され、主スイッチング素子Ｑ１１のオン時間を決定する決定手段であるフォトカプラＰＣ１２、抵抗Ｒ１０４、Ｒ１１０、コンデンサＣ１３、ダイオードＤ１２、トランジスタＱ１４と、二次巻線の出力電圧に応じて、決定手段が決定するオン時間を切り替えるＣＰＵ１００とを備える。【選択図】図１
2014036555.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、二次巻線及び補助巻線を有するトランスと、
前記一次巻線に接続され、前記トランスへの電力の供給をオンオフするスイッチング素子と、
を備え、前記二次巻線から所定の電力を供給する際には連続的に前記スイッチング素子がオンオフされ、前記所定の電力よりも低い電力を供給する際には間欠的に前記スイッチング素子がオンオフされる電源装置であって、
前記補助巻線に接続され、前記スイッチング素子のオン時間を決定する決定手段と、
前記二次巻線の出力電圧に応じて、前記決定手段が決定するオン時間を切り替える切替手段と、
を備えることを特徴とする電源装置。
【請求項２】
前記決定手段は、抵抗と、コンデンサと、を有し、
前記抵抗の抵抗値と前記コンデンサの容量とから決定される時定数によって前記オン時間を決定することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記切替手段は、前記抵抗の抵抗値を切り替えることにより、前記時定数を切り替えることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記切替手段は、前記コンデンサの容量を切り替えることにより、前記時定数を切り替えることを特徴とする請求項２に記載の電源装置。
【請求項５】
前記切替手段は、ＣＰＵであることを特徴とする請求項１乃至４のいずれか１項に記載の電源装置。
【請求項６】
前記切替手段は、前記二次巻線の出力電圧を分圧する抵抗であることを特徴とする請求項１乃至４のいずれか１項に記載の電源装置。
【請求項７】
前記切替手段により分圧された電圧を、所定の時間差で前記決定手段に出力する積分回路を備えることを特徴とする請求項６に記載の電源装置。
【請求項８】
一次巻線、二次巻線及び補助巻線を有するトランスと、
前記一次巻線に接続され、前記トランスへの電力の供給をオンオフするスイッチング素子と、
を備え、前記二次巻線から所定の電力を供給する際には連続的に前記スイッチング素子がオンオフされ、前記所定の電力よりも低い電力を供給する際には間欠的に前記スイッチング素子がオンオフされる電源装置であって、
前記補助巻線に接続され、前記スイッチング素子のオン時間を決定する決定手段と、
前記決定手段が決定するオン時間を切り替える切替手段と、
を備えることを特徴とする電源装置。
【請求項９】
前記決定手段は、抵抗と、コンデンサと、を有し、
前記抵抗の抵抗値と前記コンデンサの容量とから決定される時定数によって前記オン時間を決定することを特徴とする請求項８に記載の電源装置。
【請求項１０】
前記切替手段は、前記抵抗の抵抗値を切り替えることにより、前記時定数を切り替えることを特徴とする請求項９に記載の電源装置。
【請求項１１】
前記切替手段は、前記コンデンサの容量を切り替えることにより、前記時定数を切り替えることを特徴とする請求項９に記載の電源装置。
【請求項１２】
前記切替手段は、ＣＰＵであることを特徴とする請求項８乃至１１のいずれか１項に記載の電源装置。
【請求項１３】
前記切替手段は、前記二次巻線の出力電圧にかかわらず、前記オン時間を切り替えることを特徴とする請求項８乃至１２のいずれか１項に記載の電源装置。
【請求項１４】
記録材に画像形成を行う画像形成装置であって、
請求項１乃至１３のいずれか１項に記載の電源装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特にリンギングチョークコンバータにおけるソフトスタートと音の問題に関する。
【背景技術】
【０００２】
自励型回路であるリンギングチョークコンバータ（以下、ＲＣＣとする）は、全ての部品がディスクリート部品にて構成され、安価であることから１５０Ｗ以下の電源として広く使用されている。図８に従来のＲＣＣの回路例を示す。図８のＲＣＣは、一次平滑コンデンサＣ５１、コンデンサＣ５２〜５４、トランジスタＱ５２、Ｑ５３、ＭＯＳＦＥＴＱ５１（以下、主スイッチング素子Ｑ５１とする）、ダイオードＤ５１を備える。更に、図８のＲＣＣは、フライバックトランスＴ５１、フォトカプラＰＣ５１、オペアンプＯＰ５１、ツェナーダイオードＶＺ５１、抵抗Ｒ５０１〜Ｒ５０９を備える。ＲＣＣの省電力技術として、例えば特許文献１のように、トランジスタＱ５３にパルス信号を加えることにより、自励連続発振を強制的に止め、間欠発振させることにより軽負荷時の効率を上昇する方法が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３６９７２１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来型のＲＣＣは、電源起動時に主スイッチング素子Ｑ５１のドレイン・ソース間電圧が最も高くなるという特徴がある。このＲＣＣは主スイッチング素子Ｑ５１の最大オン時間を抵抗Ｒ５０４とコンデンサＣ５３の時定数によって決定している。主スイッチング素子Ｑ５１が一度オンになると補助巻線に発生する電圧によりコンデンサＣ５３が充電される。そして、コンデンサＣ５３の電圧がトランジスタＱ５２のベース・エミッタ間電圧のしきい値を上回った時点でトランジスタＱ５２がオンになり、主スイッチング素子Ｑ５１がオフになる。
【０００５】
通常、ＲＣＣの二次側から出力電圧が出ている状態では、オペアンプＯＰ５１によるフィードバック制御が行われ、抵抗Ｒ５０９経由でもコンデンサＣ５３に充電電流が流れるため、主スイッチング素子Ｑ５１のオン時間はより短くなる方向に制御される。ＲＣＣが連続出力できる最大出力になったとしてもオペアンプＯＰ５１の出力オフセット電圧によるフォトカプラＰＣ５１のＬＥＤの微発光によりコンデンサＣ５３は充電されるため、抵抗Ｒ５０４とコンデンサＣ５３だけで決まる最大オン時間には達しない。しかし電源起動時は、二次側の出力電圧が上昇していないため、抵抗Ｒ５０４とコンデンサＣ５３だけで決まる最大オン時間になる。従って主スイッチング素子Ｑ５１のターンオフ時のドレイン電流のピーク値も最大となり、このため一次巻線のリーケージインダクタンスによる主スイッチング素子Ｑ５１のドレイン・ソース間電圧の跳ね上がりも最大となる。
【０００６】
このため、このときのドレイン・ソース間電圧が主スイッチング素子Ｑ５１の絶対最大定格を満足するように抵抗Ｒ５０４とコンデンサＣ５３の値を設定する。結果として起動後の最大出力は起動時の最大オン時間より短いオン時間で供給できる出力となり、いわば性能を出しきれない状態となる。仮に起動時の最大オン時間を起動後最大負荷時の最大オン時間と同じかそれ以下にできるのであれば、同じＭＯＳＦＥＴとトランスで最大出力を引き上げることも可能となり有益である。
【０００７】
また、別の課題として、例えば特許文献１にあるような間欠発振動作を行った場合に、トランスから磁歪音が聞こえるという課題もある。間欠発振動作をするということは起動と停止を繰り返すことであり、起動時に上述した最大オン時間で駆動するため、メイントランスの磁束変化が最も大きなものとなる。起動中の発振周波数も低くなり可聴域に入るため、ユーザに不快な音として聞こえてしまう。通常、音に対する対策としてはトランスをエポキシ等で含浸する処置が取られるが、効果には限界があり、かつコストアップにもつながりＲＣＣのメリットである安価という点が失われてしまう。
【０００８】
本発明は、このような状況のもとでなされたもので、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することを目的とする。
【課題を解決するための手段】
【０００９】
前述の課題を解決するために、本発明は以下の構成を備える。
【００１０】
（１）一次巻線、二次巻線及び補助巻線を有するトランスと、前記一次巻線に接続され、前記トランスへの電力の供給をオンオフするスイッチング素子と、を備え、前記二次巻線から所定の電力を供給する際には連続的に前記スイッチング素子がオンオフされ、前記所定の電力よりも低い電力を供給する際には間欠的に前記スイッチング素子がオンオフされる電源装置であって、前記補助巻線に接続され、前記スイッチング素子のオン時間を決定する決定手段と、前記二次巻線の出力電圧に応じて、前記決定手段が決定するオン時間を切り替える切替手段と、を備えることを特徴とする電源装置。
【００１１】
（２）一次巻線、二次巻線及び補助巻線を有するトランスと、前記一次巻線に接続され、前記トランスへの電力の供給をオンオフするスイッチング素子と、を備え、前記二次巻線から所定の電力を供給する際には連続的に前記スイッチング素子がオンオフされ、前記所定の電力よりも低い電力を供給する際には間欠的に前記スイッチング素子がオンオフされる電源装置であって、前記補助巻線に接続され、前記スイッチング素子のオン時間を決定する決定手段と、前記決定手段が決定するオン時間を切り替える切替手段と、を備えることを特徴とする電源装置。
【００１２】
（３）記録材に画像形成を行う画像形成装置であって、前記（１）又は（２）に記載の電源装置を備えることを特徴とする画像形成装置。
【発明の効果】
【００１３】
本発明によれば、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】実施例１の電源装置の回路図
【図２】実施例１の電源装置のタイミングチャート
【図３】実施例２の電源装置の回路図
【図４】実施例３の電源装置の回路図
【図５】実施例４の電源装置のタイミングチャート
【図６】実施例５の電源装置の回路図
【図７】実施例６の画像形成装置を示す図
【図８】従来例の電源装置の回路図
【発明を実施するための形態】
【００１５】
以下本発明を実施するための形態を、実施例により詳しく説明する。
【実施例１】
【００１６】
［電源装置の構成］
実施例１の電源装置としての自励型回路であるリンギングチョークコンバータ（以下、ＲＣＣとする）の回路図を図１に示す。本実施例のＲＣＣは、コンデンサＣ１１〜Ｃ１４、抵抗Ｒ１０１〜１１１、ＭＯＳＦＥＴＱ１１（以下、主スイッチング素子Ｑ１１とする）、トランジスタＱ１２〜１４、ダイオードＤ１１〜Ｄ１３を備える。更に本実施例のＲＣＣは、フライバックトランス（以下、単にトランスとする）Ｔ１１、ツェナーダイオードＶＺ１１、フォトカプラＰＣ１１〜１２、オペアンプＯＰ１１、中央演算処理装置（以下、ＣＰＵとする）１００を備える。トランスＴ１１は、一次巻線、二次巻線及び補助巻線を有する。
【００１７】
ダイオードＤ１１とコンデンサＣ１４は、トランスＴ１１の二次巻線に発生する電圧を整流し平滑する整流平滑回路を構成する。また、抵抗Ｒ１０７、Ｒ１０８、オペアンプＯＰ１１、抵抗Ｒ１０６、ツェナーダイオードＶＺ１１は、整流平滑回路の出力電圧を基準電圧と比較し、その差に応じた電圧を出力する誤差検出回路を構成する。抵抗Ｒ１０５、フォトカプラＰＣ１１は、誤差検出回路の出力である二次側の情報を一次側に伝達する伝達回路を構成する。更に、フォトカプラＰＣ１２、抵抗Ｒ１０４、抵抗Ｒ１１０、コンデンサＣ１３、ダイオードＤ１２、トランジスタＱ１４は、本実施例の特徴である、主スイッチング素子Ｑ１１のオン時間を決定する決定回路を構成する。
【００１８】
本実施例のＲＣＣでは、ＣＰＵ１００は、ＲＣＣに間欠発振動作を実行させるための信号を出力端子Ｐｏｒｔ１からトランジスタＱ１３へ出力する。本実施例の特徴的な構成として、ＣＰＵ１００の出力端子Ｐｏｒｔ２は、フォトカプラＰＣ１２のＬＥＤに抵抗Ｒ１１１を介して接続されている。ＣＰＵ１００は、出力端子Ｐｏｒｔ２に所定のレベルの信号を出力することによりフォトカプラＰＣ１２を制御できるようになっている。即ち、ＣＰＵ１００は、トランスＴ１１の二次巻線の出力電圧に応じて、トランスＴ１１の補助巻線に接続された決定回路が決定するオン時間を切り替える切替手段として機能する。次に図２のタイミングチャートと照らし合わせながら図１のＲＣＣの動作を説明する。
【００１９】
［電源装置の動作］
図２は、上から二次側出力電圧、主スイッチング素子Ｑ１１のドレイン電流、ＣＰＵ１００の出力端子Ｐｏｒｔ１の出力、出力端子Ｐｏｒｔ２の出力を示している。
【００２０】
（区間Ａ）
図２において、区間Ａは本電源回路が商用電源に接続されておらず、起動していない状態である。二次側出力電圧はゼロで、その出力電圧を電力源とするＣＰＵ１００も停止しており、ＣＰＵ１００からの信号は出力されていない。従ってＣＰＵ１００の出力端子Ｐｏｒｔ２からの出力もローレベルであり、フォトカプラＰＣ１２はオフとなっている。
【００２１】
（区間Ｂ）
次に、本実施例の電源回路を商用電源に接続すると区間Ｂへと移行する。商用電源に接続された初期の段階では、主スイッチング素子Ｑ１１のゲート電圧を上昇させるための電流は、起動抵抗Ｒ１０１から供給される。主スイッチング素子Ｑ１１がオンになると、トランスＴ１１の一次巻線に電流が流れ、補助巻線に巻線比に応じた電圧が発生する。トランスＴ１１の二次巻線は一次巻線と巻方向が逆であり、ダイオードＤ１１に遮られて電流は流れない。このとき、ＣＰＵ１００も停止しており、ＣＰＵ１００の出力端子Ｐｏｒｔ２の出力はローレベルである。このため、フォトカプラＰＣ１２のＬＥＤは、二次側出力電圧がゼロのため発光しておらず、フォトカプラＰＣ１２のフォトトランジスタもオフである。従って、補助巻線に発生した電圧による電流は、抵抗Ｒ１１０からトランジスタＱ１４のベース・エミッタ間を通りコンデンサＣ１３に流れる。これによりトランジスタＱ１４がオンになり、抵抗Ｒ１０４からもトランジスタＱ１４のコレクタ・エミッタ間経由でコンデンサＣ１３に電流が流れる。即ち、抵抗Ｒ１０４と抵抗Ｒ１１０は並列に接続される。
【００２２】
時間と共にコンデンサＣ１３の電圧が上昇して、トランジスタＱ１２のベース・エミッタ間電圧のしきい値電圧を超えると、トランジスタＱ１２がオンになる。トランジスタＱ１２がオンになると、主スイッチング素子Ｑ１１のゲート・ソース間電圧を引き下げるため、主スイッチング素子Ｑ１１はオフになる。区間Ｂでは、主スイッチング素子Ｑ１１のドレイン電流のピーク値は、抵抗Ｒ１１０のみからコンデンサＣ１３が充電される場合に比べて小さい。
【００２３】
主スイッチング素子Ｑ１１がオフになると、トランスＴ１１は蓄えたエネルギーを放出するため、二次巻線に先程とは逆極性の電圧を発生させる。そうすると二次側のダイオードＤ１１が導通し、コンデンサＣ１４が充電され始める。トランスＴ１１に蓄えられた全てのエネルギーが放出されると、自由振動により各巻線の電圧が再び反転する。トランスＴ１１の補助巻線にも主スイッチング素子Ｑ１１をターンオンする方向の電圧が発生するが、この時点では二次側の出力電圧がほとんど上昇していないため、このとき補助巻線に発生する電圧では主スイッチング素子Ｑ１１をターンオンすることができない。結果として、二次側出力電圧がある程度上昇してくるまでは、主スイッチング素子Ｑ１１は起動抵抗Ｒ１０１からの電流供給によるオンしかできない。これが区間Ｂであり、起動抵抗Ｒ１０１からの電流供給による主スイッチング素子Ｑ１１のターンオンには時間がかかるため、主スイッチング素子Ｑ１１のドレイン電流の波形は、１波ずつの間隔が長くなっている。
【００２４】
（区間Ｃ）
区間Ｃでは、二次側出力電圧の上昇に伴い自由振動による補助巻線の電圧が、主スイッチング素子Ｑ１１をターンオンするのに十分な電圧まで達し、起動抵抗Ｒ１０１からの電流に頼らず再度オンできる。このように、連続的に主スイッチング素子Ｑ１１がオンオフされている状態を連続発振状態と呼ぶことにする。このため、起動抵抗Ｒ１０１のみでオンしていた区間Ｂに比べて、主スイッチング素子Ｑ１１のターンオンには時間がかからず、区間Ｃの主スイッチング素子Ｑ１１のドレイン電流の波形は、１波ずつの間隔が区間Ｂに比べて短くなっている。
【００２５】
また、区間Ｃでは、ＣＰＵ１００の出力端子Ｐｏｒｔ２からの出力はローレベルであり、フォトカプラＰＣ１２はオフである。このため区間Ｂ同様、コンデンサＣ１３へは抵抗Ｒ１１０と抵抗Ｒ１０４を介して電流が流れ、トランジスタＱ１２がオフするまでの時間が短く、主スイッチング素子Ｑ１１のオン時間が短い。このため、主スイッチング素子Ｑ１１のドレイン電流のピーク値は、抵抗Ｒ１１０のみからコンデンサＣ１３が充電される場合に比べて小さい。
【００２６】
（区間Ｄ）
区間Ｄでは、二次側出力電圧が目標値に達し、オペアンプＯＰ１１がフィードバック制御を行っている。同時にＣＰＵ１００も起動し、効率改善のため出力端子Ｐｏｒｔ１からパルス信号を出力している。ＣＰＵ１００が出力端子Ｐｏｒｔ１からハイレベルの信号を出力すると、トランジスタＱ１３がオンになり、フォトカプラＰＣ１１のＬＥＤが発光する。そして、フォトカプラＰＣ１１のフォトトランジスタがオンとなるため、トランジスタＱ１２がオンになり、主スイッチング素子Ｑ１１がオフになる。これにより連続発振状態が強制的に断たれ、電源装置は再度、抵抗Ｒ１０１からの電流供給により起動する状態となる。このように、ＣＰＵ１００は、出力端子Ｐｏｒｔ１からハイレベルの信号を断続的に出力することにより、電源装置に起動と停止を繰り返させ、停止している割合を長くすることで軽負荷時の効率を改善する。このように、間欠的に主スイッチング素子Ｑ１１がオンオフされている状態を間欠発振状態とする。区間Ｄ以降、ＣＰＵ１００は出力端子Ｐｏｒｔ１からパルス信号を出力し、ＲＣＣは間欠発振動作を行う。また、トランスＴ１１の二次側出力電圧は目標電圧に到達し、区間Ｄ以降、ＲＣＣは間欠発振動作を行いつつ定電圧制御を行う。
【００２７】
ここで、区間Ｄでは、ＣＰＵ１００は出力端子Ｐｏｒｔ２からローレベルの信号を出力しており、区間Ｂ、区間Ｃ同様、主スイッチング素子Ｑ１１のドレイン電流のピーク値は、抵抗Ｒ１０４のみから充電される場合に比べて小さい。このように、間欠発振状態となった区間Ｄにおいて、ドレイン電流のピーク値が小さいことから、区間ＤではトランスＴ１１から発生する磁歪音を低減することができる。尚、磁歪音を発生させる要因については後述する。
【００２８】
（区間Ｅ）
区間Ｅでは、ＣＰＵ１００は、区間Ａから区間Ｄまでローレベルとしていた出力端子Ｐｏｒｔ２の出力をハイレベルにする。そうすると、フォトカプラＰＣ１２のＬＥＤが点灯してフォトカプラＰＣ１２のフォトトランジスタがオンし、トランジスタＱ１４のベース・エミッタ間を短絡する。これによりトランジスタＱ１４はオフとなり、コンデンサＣ１３への電流供給経路は抵抗Ｒ１１０のみとなる。従って、ＣＰＵ１００が出力端子Ｐｏｒｔ２からローレベルの信号を出力していたときに比べてコンデンサＣ１３の電圧上昇に時間がかかるようになり、結果として主スイッチング素子Ｑ１１のオン時間が延びることになる。
【００２９】
このように、区間Ｄまでは、主スイッチング素子Ｑ１１のオン時間は、抵抗Ｒ１０４、１１０及びコンデンサＣ１３の時定数により決定されていた。即ち、並列に接続された抵抗Ｒ１０４とＲ１１０の合成抵抗値とコンデンサＣ１３の容量によって時定数が決定されていた。これに対して区間Ｅ以降は、ＣＰＵ１００の出力端子Ｐｏｒｔ２からハイレベルの信号を出力することにより、主スイッチング素子Ｑ１１のオン時間が、抵抗Ｒ１１０及びコンデンサＣ１３の時定数により決定されるように切り替わる。即ち、本実施例では、時定数を決定している抵抗の抵抗値を切り替えることにより、スイッチング素子Ｑ１１のオン時間を決定している時定数を切り替えている。
【００３０】
尚、区間Ｅでは発振は行われていない。これは、二次側出力電圧が目標値に対して十分高い値であるため、オペアンプＯＰ１１による通常のフィードバック制御によって発振が抑えられているためである。即ち、区間Ｅでは、誤差検出回路及び伝達回路によりトランジスタＱ１２がオンされ、主スイッチング素子Ｑ１１がオフとなっており、ドレイン電流も０となっている。時間が経過し二次側出力電圧が低下してくると、オペアンプＯＰ１１による発振の抑制が解除され、起動抵抗Ｒ１０１からの電流によって再度発振を再開する。それが次の区間Ｆの部分である。
【００３１】
（区間Ｆ）
区間Ｆでは、時定数が切り替わったことによる、主スイッチング素子Ｑ１１のオン時間が延びた効果が表れている。図２に示すように、主スイッチング素子Ｑ１１のオン時間が延びて、ドレイン電流のピーク値が区間Ｂ〜区間Ｄに比べて高くなっている。これにより電源装置は同じ間欠発振状態の区間Ｄより大きな出力を得ることができるようになる。
【００３２】
また、電源起動の区間である区間Ｂと区間Ｃでは、主スイッチング素子Ｑ１１のオン時間が短く制限されているため、発振周波数が高くなる。そのためこの区間での発振周波数を人間の可聴域以上になるように設定すれば起動時や間欠動作時に聞こえる磁歪音を軽減することができる。区間Ｇ以後の区間の動作は、区間ＥとＦの動作を繰り返すこととなる。
【００３３】
（磁歪音を生じさせる要因）
ここで、起動時や間欠発振動作時に聞こえる磁歪音について説明する。磁歪音は、トランスＴ１１の巻線やコアの振動を原因とし、この振動は磁束が作り出している。このため、１回あたりのスイッチング動作で発生する磁束の最大値を小さく抑えることで振動を抑制することができ、磁歪音を低減することができる。ここで、磁束Φは、「Φ＝ＬＩ」（Ｌ：インダクタンス、Ｉ：電流値）であるため、電流値Ｉを小さくすることで振動を抑制し、磁歪音を低減することができる。このため、本実施例では、主スイッチング素子Ｑ１１のドレイン電流のピーク値を小さくする、即ち、主スイッチング素子Ｑ１１のオン時間を短くする。そして、電源起動時に主スイッチング素子Ｑ１１のオン時間を短くするために、本実施例では、ＣＰＵ１００がフォトカプラＰＣ１２のオンオフを制御し、補助巻線に接続された抵抗とコンデンサを有する回路の時定数を切り替える構成である。この構成により、電源起動時の二次側出力電圧が０又は低い場合に、ＣＰＵ１００がフォトカプラＰＣ１２をオフとする。そして、主スイッチング素子Ｑ１１のオン時間を、抵抗Ｒ１０４、１１０及びコンデンサＣ１３の時定数によって決定することで、主スイッチング素子Ｑ１１のオン時間を短くしている。
【００３４】
本実施例では、二次側出力電圧に応じて停止又は起動するＣＰＵ１００が出力端子Ｐｏｒｔ２からフォトカプラＰＣ１２のオンオフを制御する信号を出力し、フォトカプラＰＣ１２のオンオフに応じて、コンデンサＣ１３に流れる電流の経路を切り替える。尚、コンデンサＣ１３に流れる電流の経路を切り替えるということは、時定数を切り替えることでもある。本実施例では、ＣＰＵ１００が主スイッチング素子Ｑ１１のオン時間を決定している時定数を切り替えることにより、電源起動時の主スイッチング素子Ｑ１１の最大オン時間を制限している。
【００３５】
以上、本実施例によれば、僅かな部品追加によりＲＣＣにソフトスタート機能を付与し、且つ、間欠発振動作時の音の対策とすることができる。これによってＭＯＳＦＥＴである主スイッチング素子Ｑ１１の耐圧ディレーティングを広げる又はＲＣＣの最大出力を引き上げることが可能となる。また、トランスＴ１１の含浸や電源の騒音対策を軽減することが可能となり、コストダウンに繋げることができる。このように、電源装置の起動時（区間Ｂ、区間Ｃ）には、ＣＰＵ１００の出力端子Ｐｏｒｔ２からローレベルの信号を出力して主スイッチング素子Ｑ１１のオン時間を短くすることにより、ドレイン・ソース間電圧を低減させる。また、間欠発振動作時（区間Ｄ）には、ＣＰＵ１００の出力端子Ｐｏｒｔ２からローレベルの信号を出力して主スイッチング素子Ｑ１１のオン時間を短くすることにより、磁歪音を低減することができる。以上、本実施例によれば、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【実施例２】
【００３６】
実施例２のＲＣＣの構成を図３に示す。本実施例では、実施例１のトランジスタＱ１４を、ＰＮＰトランジスタに変更し、抵抗Ｒ１０４、Ｒ１１０、ダイオードＤ１２、フォトカプラＰＣ１２の接続関係を変更したものである。このため、実施例１の図１と同じ構成には同じ符号を付し、説明は省略する。また、全体的な動作は実施例１と同じであり、説明を省略する。
【００３７】
本実施例では、ＣＰＵ１００の出力端子Ｐｏｒｔ２からローレベルの信号を出力しフォトカプラＰＣ１２のＬＥＤが消灯して、フォトカプラＰＣ１２のフォトトランジスタがオフしているときに、トランジスタＱ１４がオンする。このとき、トランジスタＱ１４のエミッタ・ベース間経由で抵抗Ｒ１１０に電流が流れ、抵抗Ｒ１０４にも電流が流れる。即ち、図２で説明した区間Ａ〜区間Ｄに相当する。
【００３８】
一方、ＣＰＵ１００の出力端子Ｐｏｒｔ２からハイレベルの信号を出力し、フォトカプラＰＣ１２のＬＥＤが点灯しているときは、フォトカプラＰＣ１２のフォトトランジスタがオンし、トランジスタＱ１４のエミッタ・ベース間が短絡される。このため、トランジスタＱ１４はオフとなる。その結果、コンデンサＣ１３を充電する電流供給経路は、抵抗Ｒ１１０を流れる経路のみとなる。即ち、図２で説明した区間Ｅ以降に相当する。
【００３９】
本実施例では、図３のように構成することにより、主スイッチング素子Ｑ１１のオン時間を決定する時定数を、ＣＰＵ１００の出力端子Ｐｏｒｔ２からの出力信号に応じてフォトカプラＰＣ１２により切り替える。これにより、本実施例によれば、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【実施例３】
【００４０】
実施例３の電源装置の構成を図４に示す。本実施例では、実施例１に対して主スイッチング素子Ｑ１１の最大オン時間を変更する方法を、抵抗の切り替えからコンデンサの切り替えに変えたものである。具体的には実施例１に対して抵抗Ｒ１０４、トランジスタＱ１４、ダイオードＤ１２を削除し、本実施例では、フォトカプラＰＣ１２の接続先を変えてコンデンサＣ１５を追加している。尚、実施例１の図１と同じ構成には同じ符号を付し、説明は省略する。
【００４１】
ＣＰＵ１００は、出力端子Ｐｏｒｔ２からローレベルの信号を出力し、フォトカプラＰＣ１２のＬＥＤを消灯させ、フォトカプラＰＣ１２のフォトトランジスタをオフする。フォトカプラＰＣ１２がオフしているとき、抵抗Ｒ１１０を流れる電流は全てコンデンサＣ１３を充電する。即ち、主スイッチング素子Ｑ１１のオン時間は、抵抗Ｒ１１０及びコンデンサＣ１３の時定数によって決定される。尚、この状態は、図２で説明した区間Ｄまでに相当する。
【００４２】
一方、ＣＰＵ１００は、出力端子Ｐｏｒｔ２からハイレベルの信号を出力し、フォトカプラＰＣ１２のＬＥＤを点灯させ、フォトカプラＰＣ１２のフォトダイードをオンする。フォトカプラＰＣ１２がオンしているとき、抵抗Ｒ１１０を流れる電流はコンデンサＣ１３とコンデンサＣ１５の両方を充電する。即ち、フォトカプラＰＣ１２のＬＥＤを点灯すると、主スイッチング素子Ｑ１１のオン時間が、抵抗Ｒ１１０及びコンデンサＣ１３、Ｃ１５の時定数によって決定されるように切り替わる。このように、本実施例では、時定数を決定しているコンデンサの容量を切り替えることにより、スイッチング素子Ｑ１１のオン時間を決定している時定数を切り替えている。そして、トランジスタＱ１２のベース・エミッタ間電圧が上昇するのに時間がかかるようになるため、主スイッチング素子Ｑ１１のオン時間を長くすることができ、実施例１と同等の効果を得られる。尚、この状態は、図２で説明した区間Ｅ以降に相当する。
【００４３】
以上、本実施例によれば、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【実施例４】
【００４４】
実施例４の電源装置のタイミングチャートを図５に示す。尚、本実施例の電源装置の回路図は実施例１の図１と同様とし、説明は省略する。実施例１では、起動時の主スイッチング素子Ｑ１１のドレイン・ソース間電圧の跳ね上がりを抑え、且つ間欠発振状態（図２の区間Ｆ等）では比較的大きな出力を取り出せることを特徴としていた。これに対し、本実施例では、間欠発振状態で取り出せる出力を抑える代わりに間欠発振状態での磁歪音を低減させる方法を示す。
【００４５】
図５において、区間Ａ〜Ｄまでは実施例１と同様であり、説明を省略する。区間Ｅ〜Ｇに関し、実施例１ではＣＰＵ１００の出力端子Ｐｏｒｔ２の出力信号がハイレベルになっていた。本実施例では、ＣＰＵ１００の出力端子Ｐｏｒｔ２の出力信号を区間Ｄまでと同様にローレベルのままとする。そのようにすることで間欠発振状態である区間Ｄ〜Ｇの全ての区間において、主スイッチング素子Ｑ１１のオン時間を短いままとすることができる。これにより、ドレイン電流の変化幅が小さく、従って磁束の変化量も少ないため磁歪音が低減される。
【００４６】
また、二次側から大きな出力を取り出す必要が発生した場合には、例えば区間Ｈに示すように、ＣＰＵ１００の出力端子Ｐｏｒｔ２の出力信号をハイレベルとする。これにより、主スイッチング素子Ｑ１１のオン時間を長くし、且つＣＰＵ１００の出力端子Ｐｏｒｔ１の出力信号をローレベルとすることでトランジスタＱ１３へのパルス信号の入力を停止して連続発振動作を行わせ、電源装置としての最大出力を得ることができる。このように、ＣＰＵ１００は、磁歪音の低減を優先する場合には出力端子Ｐｏｒｔ２の出力信号をローレベルとし、大きな出力を得ることを優先する場合には出力端子Ｐｏｒｔ２の出力信号をハイレベルとすればよい。
【００４７】
このように、本実施例では、ＣＰＵ１００が、フォトカプラＰＣ１２のＬＥＤの点灯を任意に制御する構成とする。これにより、例えば本実施例の電源装置を製品に搭載する際には、製品において重い負荷のないスタンバイ状態において区間Ｄ〜Ｇの制御方法を適用し、大きな出力が必要となる製品動作状態において区間Ｈの制御方法を適用することができる。そして、本実施例の電源装置を搭載した製品においては、スタンバイ状態では高い効率と低い磁歪音を両立させ、動作状態では大きな出力を取り出すことが可能となる。尚、図５に、電源（製品）としての動作を示す。例えば、ＲＣＣは、区間Ｂ、区間Ｃでは起動状態であり、区間Ｄ〜区間Ｇでは間欠発振動作（スタンバイ状態でもある）であり、区間Ｈでは連続発振状態（動作状態）である。尚、実施例２のようにトランジスタＱ１４をＰＮＰトランジスタとした構成や、実施例３のようにコンデンサの容量を切り替えることで時定数を切り替える構成に対して、本実施例の構成を適用してもよい。
【００４８】
以上、本実施例によれば、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【実施例５】
【００４９】
実施例５の電源装置の回路図を図６に示す。本実施例の電源装置では、実施例１の図１からＣＰＵ１００を削除し、代わりに二次側の出力電圧を抵抗Ｒ１１２と抵抗Ｒ１１３で分圧し、抵抗Ｒ１１４とコンデンサＣ１６から成る積分回路を介してフォトカプラＰＣ１２のＬＥＤに直接接続する構成である。即ち、抵抗Ｒ１１２及び抵抗Ｒ１１３は、トランスＴ１１の二次巻線の出力電圧に応じて、トランスＴ１１の補助巻線に接続された決定回路が決定するオン時間を切り替える切替手段として機能する。尚、実施例１の図１と同じ構成には同じ符号を付し、説明を省略する。
【００５０】
これらの定数の設定については、次のようにする。まず、抵抗Ｒ１１２と抵抗Ｒ１１３については次のように設定する。抵抗Ｒ１１２と抵抗Ｒ１１３はフォトカプラＰＣ１２のＬＥＤが点灯するタイミングを決める回路である。このため、二次側出力電圧が所望の電圧になったときに、抵抗Ｒ１１３に発生する電圧がフォトカプラＰＣ１２のＬＥＤの順方向電圧以上となるように分圧比を設定する。
【００５１】
また、抵抗Ｒ１１４とコンデンサＣ１６から成る積分回路は、電源装置の起動が完了する前にフォトカプラＰＣ１２のＬＥＤが点灯してしまわないように時間差をつけるためのものである。これによりＣＰＵ１００がない構成においても、電源起動時のソフトスタートが可能になる。
【００５２】
具体的には、起動する前は二次側出力電圧がゼロであるため、フォトカプラＰＣ１２は消灯したままであり、実施例１に示すように主スイッチング素子Ｑ１１のオン時間は短いままとなる。従ってドレイン・ソース間電圧は抑えられた状態で電源が起動する。一方、二次側出力電圧が十分に上昇して起動が完了したときに、抵抗Ｒ１１２と抵抗Ｒ１１３によって分圧された電圧によって、フォトカプラＰＣ１２のＬＥＤが点灯する。この場合、抵抗Ｒ１１４とコンデンサＣ１６から成る積分回路によって、所定の時間差でフォトカプラＰＣ１２のＬＥＤが点灯する。フォトカプラＰＣ１２のＬＥＤの点灯により、主スイッチング素子Ｑ１１のオン時間の抑制が解除され、大きな出力を得ることが可能となる。
【００５３】
尚、実施例２のようにトランジスタＱ１４をＰＮＰトランジスタとした構成や、実施例３のようにコンデンサの容量を切り替えることで時定数を切り替える構成に対して、本実施例の構成を適用してもよい。
【００５４】
以上、本実施例によれば、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【実施例６】
【００５５】
実施例１〜５で説明した電源装置であるＲＣＣは、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜５の電源装置が適用される画像形成装置の構成を説明する。
【００５６】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図７に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜５で説明した電源装置であるＲＣＣ４００を備えている。尚、実施例１〜５のＲＣＣ４００を適用可能な画像形成装置は、図７に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００５７】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜５に記載のＲＣＣ４００は、例えばコントローラに電力を供給する。また、実施例１〜５に記載のＲＣＣ４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。
【００５８】
本実施例の画像形成装置は、実施例１〜５で説明したソフトスタート機能を備えるＲＣＣ４００を備えている。このため、本実施例の画像形成装置は、商用電源からの電力供給を開始した電源起動時に、ＲＣＣ４００の主スイッチング素子Ｑ１１のドレイン・ソース間電圧を低減することができる。また、本実施例の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、省電力モード時に、実施例１〜５で説明したＲＣＣ４００が軽負荷時の間欠発振動作を行う。そして、画像形成装置が省電力モードで稼働している際には、実施例１〜５で説明した構成によって、ＲＣＣ４００から発生する磁歪音を低減することができる。
【００５９】
以上本実施例によれば、画像形成装置の電源装置において、起動時の主スイッチング素子のドレイン・ソース間電圧を低減させ、且つ、間欠発振動作時に発生する音を低減することができる。
【符号の説明】
【００６０】
１００      ＣＰＵ
Ｃ１３      コンデンサ
ＰＣ１２    フォトカプラ
Ｑ１１      ＭＯＳＦＥＴ
Ｑ１２      トランジスタ
Ｒ１０４、Ｒ１１０  抵抗
Ｔ１１      トランス
【図１】
2014036555.tif 000003
【図２】
2014036555.tif 000004
【図３】
2014036555.tif 000005
【図４】
2014036555.tif 000006
【図５】
2014036555.tif 000007
【図６】
2014036555.tif 000008
【図７】
2014036555.tif 000009
【図８】
2014036555.tif 000010