(57)【要約】【課題】大型化を抑制しつつ、温度変動を抑制することができる半導体装置を提供すること。【解決手段】本発明は、基板１０上に設けられた窒化物半導体層１２と、窒化物半導体層１２に設けられた活性領域１７および不活性領域１９と、活性領域１７に対応した領域の基板１０に設けられた孔部２０と、孔部２０に設けられた部材２６と、を有し、部材２６の単位体積あたりの熱時定数は、基板１０の単位体積あたりの熱時定数よりも大きい半導体装置である。【選択図】図３
2014011349.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた半導体層と、
前記半導体層に設けられた活性領域および不活性領域と、
前記活性領域に対応した領域の前記基板に設けられた孔部と、
前記孔部に設けられた部材と、を有し、
前記部材の単位体積あたりの熱時定数は、前記基板の単位体積あたりの熱時定数よりも大きいことを特徴とする半導体装置。
【請求項２】
前記孔部は前記基板上面にまで到達し、前記基板上面における前記孔部の開口面積の総和は、前記基板の前記活性領域に対応した領域の面積の１０％よりも大きいことを特徴とする請求項１記載の半導体装置。
【請求項３】
１つの前記孔部における前記部材の体積は、前記孔部の容量の半分以上を占めることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記部材の材料および総体積は、前記基板の前記活性領域に対応した領域が、前記孔部および前記部材が設けられていない場合よりもその熱時定数が大きくなる範囲から選択されてなることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
前記部材と前記孔部の側壁の間には、導電性層が設けられてなることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
【請求項６】
基板上に設けられた半導体層と、
前記半導体層に設けられた活性領域および不活性領域と、
前記活性領域に対応した前記基板の裏面に設けられ、前記基板の熱時定数よりも大きい熱時定数を持つ部材からなる層と、を有することを特徴とする半導体装置。
【請求項７】
前記部材からなる層は、前記基板の裏面全面に設けられてなることを特徴とする請求項６記載の半導体装置。
【請求項８】
基板上に設けられた半導体層と、
前記半導体層に設けられた活性領域および不活性領域と、
前記活性領域に対応した領域の前記基板に設けられた孔部と、
前記孔部に設けられた部材と、を有し、
前記部材の材料および総体積は、前記基板の前記活性領域に対応した領域が、前記孔部および前記部材が設けられていない場合よりもその熱時定数が大きくなる範囲から選択されてなることを特徴とする半導体装置。
【請求項９】
前記基板は炭化ケイ素からなり、前記部材は酸化アルミニウムあるいはベリリウム銅からなることを特徴とする請求項１から８のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
パルスレーダ等の送信系では、高周波信号の増幅用として、例えば電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を用いて構成される電力増幅器が使用されている。ＦＥＴを用いて構成される電力増幅器は、ゲートバイアス端子又はドレインバイアス端子に、例えばパルス電圧が印加されることにより動作する。この場合、ＦＥＴは、実動作時と休止時とにおいて発熱と放熱とを繰り返しているため、この過程においてＦＥＴの温度が変動してしまう。その結果、実動作時において、電力増幅器の出力電力や透過位相特性等の高周波特性が変動してしまう。
【０００３】
このような課題に対して、例えば特許文献１は、電力増幅器に温度補償回路を接続させることによって、実動作時における高周波特性の変動を抑制する技術を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１１６２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、電力増幅器の外部に温度補償回路を設けているため、装置全体の大型化は避けられない。本発明は、このような課題に鑑みなされたものであり、大型化を抑制しつつ、温度変動を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基板上に設けられた半導体層と、前記半導体層に設けられた活性領域および不活性領域と、前記活性領域に対応した領域の前記基板に設けられた孔部と、前記孔部に設けられた部材と、を有し、前記部材の単位体積あたりの熱時定数は、前記基板の単位体積あたりの熱時定数よりも大きいことを特徴とする半導体装置である。本発明によれば、大型化を抑制しつつ、温度変動を抑制することができる半導体装置が得られる。
【０００７】
上記構成において、前記孔部は前記基板上面にまで到達し、前記基板上面における前記孔部の開口面積の総和は、前記基板の前記活性領域に対応した領域の面積の１０％よりも大きい構成とすることができる。
【０００８】
上記構成において、１つの前記孔部における前記部材の体積は、前記孔部の容量の半分以上を占める構成とすることができる。
【０００９】
上記構成において、前記部材の材料および総体積は、前記基板の前記活性領域に対応した領域が、前記孔部および前記部材が設けられていない場合よりもその熱時定数が大きくなる範囲から選択されてなる構成とすることができる。
【００１０】
上記構成において、前記部材と前記孔部の側壁の間には、導電性層が設けられてなる構成とすることができる。
【００１１】
本発明は、基板上に設けられた半導体層と、前記半導体層に設けられた活性領域および不活性領域と、前記活性領域に対応した前記基板の裏面に設けられ、前記基板の熱時定数よりも大きい熱時定数を持つ部材からなる層と、を有することを特徴とする半導体装置である。本発明によれば、大型化を抑制しつつ、温度変動を抑制することができる半導体装置が得られる。
【００１２】
上記構成において、前記部材からなる層は、前記基板の裏面全面に設けられてなる構成とすることができる。
【００１３】
本発明は、基板上に設けられた半導体層と、前記半導体層に設けられた活性領域および不活性領域と、前記活性領域に対応した領域の前記基板に設けられた孔部と、前記孔部に設けられた部材と、を有し、前記部材の材料および総体積は、前記基板の前記活性領域に対応した領域が、前記孔部および前記部材が設けられていない場合よりもその熱時定数が大きくなる範囲から選択されてなることを特徴とする半導体装置である。本発明によれば、大型化を抑制しつつ、温度変動を抑制することができる半導体装置が得られる。
【００１４】
上記構成において、前記基板は炭化ケイ素からなり、前記部材は酸化アルミニウムあるいはベリリウム銅からなる構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、大型化を抑制しつつ、温度変動を抑制することができる半導体装置が得られる。
【図面の簡単な説明】
【００１６】
【図１】図１は、比較例１に係る半導体装置を示す模式図である。
【図２】図２（ａ）は、パルス電圧の波形、図２（ｂ）は、ＦＥＴの温度変動を示す波形、図２（ｃ）は、ＦＥＴの利得変動を示す波形、図２（ｄ）は、電力増幅器からの出力信号の振幅変動を示す波形である。
【図３】図３は、実施例１に係る半導体装置の断面図である。
【図４】図４（ａ）から図４（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図６】図６（ａ）は、印加したパルス電圧の波形であり、図６（ｂ）は、温度変動を示す波形である。
【図７】図７（ａ）は、印加したパルス電圧の波形であり、図７（ｂ）は、温度変動を示す波形である。
【図８】図８は、実施例１に係る半導体装置の熱等価回路を示す図である。
【図９】図９（ａ）は、印加したパルス電圧の波形であり、図９（ｂ）は、温度変動を示す波形である。
【図１０】図１０は、実施例２に係る半導体装置の断面図である。
【図１１】図１１は、実施例３に係る半導体装置の断面図である。
【図１２】図１２は、実施例３に係る半導体装置の熱等価回路を示す図である。
【発明を実施するための形態】
【００１７】
まず、電力増幅器をパルス動作させる場合を例に、比較例１について説明する。図１は、比較例１に係る半導体装置を示す模式図である。図１のように、電力増幅器１００は、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等のＦＥＴを用いて構成される。電力増幅器１００には、高周波（ＲＦ：Radio Frequency）信号を入力するＲＦ入力端子１１０、高周波信号を出力するＲＦ出力端子１２０、ＦＥＴのゲートバイアス端子１３０、及びＦＥＴのドレインバイアス端子１４０が接続されている。
【００１８】
電力増幅器１００をパルス動作させる方法としてゲート駆動とドレイン駆動とがある。ゲート駆動は、ゲートバイアス端子１３０にパルス電圧を印加することによって、高周波信号の増幅を行い出力する。ドレイン駆動は、ドレインバイアス端子１４０にパルス電圧を印加することによって、高周波信号の増幅を行い出力する。
【００１９】
図２（ａ）は、パルス電圧の波形、図２（ｂ）は、ＦＥＴの温度変動を示す波形、図２（ｃ）は、ＦＥＴの利得変動を示す波形、図２（ｄ）は、電力増幅器１００からの出力信号の振幅変動を示す波形である。図２（ａ）のようなパルス電圧がゲートバイアス端子１３０又はドレインバイアス端子１４０に印加されると、電力増幅器１００はパルス動作する。このパルス動作において、電力増幅器１００を構成するＦＥＴは、実動作時と休止時とで発熱と放熱とを繰り返すことによって、温度が変動してしまう。このＦＥＴの温度変動は、図２（ｂ）のように、パルス内においてもなされる。このため、図２（ｃ）のように、パルス内において、増幅利得が変動してしまう。その結果、図２（ｄ）のように、出力信号の振幅もパルス内で変動してしまう。また、このＦＥＴの温度変動によって、パルス内での透過位相特性も変動してしまう。
【００２０】
このように、電力増幅器１００をパルス動作させる場合、パルス内においてＦＥＴのチャネル領域の温度が変動してしまい、その結果、増幅利得が変動して、１つの出力パルス信号内において高周波特性が変動してしまうことが生じる。電力増幅器１００を使用しているシステムが、デジタル通信システムやフェーズドアレイアンテナ等で、出力パルス信号内の高周波特性が重要であるものでは、通信品質やシステム精度に重大な影響を及ぼす。
【００２１】
このような課題に対して、特許文献１には、温度補償回路を設けることで対処することが記載されている。しかしながら、温度補償回路は電力増幅器の外部に設けられるため、半導体装置全体が大型化してしまう。そこで、大型化を抑制しつつ、温度変動を抑制することができる半導体装置の実施例について以下に説明する。
【実施例１】
【００２２】
実施例１に係る半導体装置は、ＨＥＭＴを用いて構成される電力増幅器の例である。図３は、実施例１に係る半導体装置の断面図である。図３のように、実施例１に係る半導体装置７０は、炭化ケイ素（ＳｉＣ）基板である基板１０上に、窒化物半導体層１２が設けられている。基板１０の厚さは１５０μｍである。窒化物半導体層１２は、窒化ガリウム（ＧａＮ）層からなるチャネル層と窒化アルミニウムガリウム（ＡｌＧａＮ）層からなる電子供給層とが、基板１０側から順に積層されている。チャネル層の厚さは１０００ｎｍで、電子供給層の厚さは２０ｎｍである。窒化物半導体層１２上には、ゲート電極１４、ソース電極１６、及びドレイン電極１８が設けられている。ソース電極１６とドレイン電極１８との間の窒化物半導体層１２にチャネル領域（図３の矢印の部分）が形成される。ゲート電極１４とソース電極１６とドレイン電極１８とは複数設けられている。つまり、実施例１の半導体装置７０は、マルチフィンガーＦＥＴである。ゲート電極１４、ソース電極１６及びドレイン電極１８が互いに並んだ領域の窒化物半導体層１２は電気的に活性化した活性領域１７であり、その他の領域の窒化物半導体層１２は不活性領域１９である。なお、図３においては、不活性領域１９の間に数本のゲート電極１４等が設けられているだけだが、実際は多数のゲート電極１４等が設けられており、その両端側が不活性領域１９となる。また、不活性領域１９は、例えば窒化物半導体層１２にＡｒ（アルゴン）をイオン注入することで形成することができる。また、エッチングによって形成してもよい。
【００２３】
複数のソース電極１６のうちのいくつかのソース電極１６の下に位置する窒化物半導体層１２及び基板１０には、これらを貫通する孔部２０（ビアホール）が設けられている。基板１０の下面及び孔部２０の内面に、基板１０側からチタン（Ｔｉ）、白金（Ｐｔ）、及び金（Ａｕ）が順に積層された積層体であるシード層２２と、金（Ａｕ）からなる配線２４と、が順に設けられている。配線２４の厚さは１０μｍである。配線２４は、孔部２０の内面に設けられていることで、ソース電極１６と電気的に接続されている。孔部２０には、配線２４上に、酸化アルミニウム（Ａｌ２Ｏ３）からなる部材２６が埋め込まれている。このシード層２２と配線２４とは導電性層を構成し、部材２６と孔部２０の側壁との間に導電性層が設けられた構成をしている。なお、シード層２２と配線２４は、基板１０の孔部２０を含む裏面全面に設けられた、いわゆるベタ状態である。
【００２４】
以上のような構成をした半導体装置７０は、基板１０の下面に形成された配線２４が、例えばＡｕＳｎ（金錫）からなる半田を用いて、例えばパッケージである実装部３０に接合されることで、実装部３０に実装されている。実装部３０は、チップを搭載する部材であり、典型的にはチップキャリアあるいはダイスステージと称される。実装部３０は、例えばコバルト（Ｃｏ）、モリブデン（Ｍｏ）、及びコバルト（Ｃｏ）が積層された積層体である。
【００２５】
次に、実施例１に係る半導体装置の製造方法について説明する。図４（ａ）から図５（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。なお、図４（ａ）から図５（ｄ）では、図の簡略化を目的として、１つのゲート電極とその両側のドレイン電極及びソース電極とが形成される領域について図示している。図４（ａ）のように、基板１０上に、窒化物半導体層１２として、窒化ガリウム（ＧａＮ）層からなるチャネル層と窒化アルミニウムガリウム（ＡｌＧａＮ）層からなる電子供給層とを順に成長させる。これらの成長は、例えばＭＯＣＶＤ（有機金属気相成長）法を用いることができる。窒化物半導体層１２上で、ソース電極が形成されるべき領域に、例えばチタン（Ｔｉ）からなるシード層４０を形成する。シード層４０は、後述する孔部（ビアホール）を形成する際のストッパ層として機能する。シード層４０の形成は、例えば蒸着法及びリフトオフ法を用いることができる。
【００２６】
シード層４０を形成した後、窒化物半導体層１２上に、ゲート電極１４、ソース電極１６、及びドレイン電極１８を形成する。これら電極の形成は、例えば蒸着法及びリフトオフ法を用いることができる。ゲート電極１４、ソース電極１６、及びドレイン電極１８を覆うように、窒化物半導体層１２上に、表面保護膜としてレジスト膜４２を形成する。
【００２７】
図４（ｂ）のように、レジスト膜４２を、ガラス板４４に貼り付けた後、基板１０を上下反転させる。その後、基板１０を研磨して、その厚さを１５０μｍとする。その後、基板１０の下面全面に、例えば基板１０側からチタン（Ｔｉ）とニッケル（Ｎｉ）とが順に積層された積層体からなるシード層４６を形成する。シード層４６は、チタン（Ｔｉ）と銅（Ｃｕ）の積層体である場合でもよい。シード層４６は、例えばスパッタ法を用いて形成することができる。
【００２８】
図４（ｃ）のように、基板１０の下面のソース電極１６と相対する領域にレジスト膜（不図示）を形成する。レジスト膜の厚さは、例えば３μｍであり、直径は、例えば１００μｍである。その後、例えば電解めっき法を用いて、レジスト膜が形成された領域を除いたシード層４６上にニッケル（Ｎｉ）からなるめっき層４８を形成する。めっき層４８の厚さは、例えば３μｍである。レジスト膜を除去した後、めっき層４８をマスクとして、例えばイオンミリング法を用いて、めっき層４８から露出しているシード層４６を除去する。
【００２９】
図４（ｄ）のように、めっき層４８をマスクとして、例えばドライエッチング法を用いて、基板１０及び窒化物半導体層１２を除去して、基板１０と窒化物半導体層１２とを貫通する孔部２０を形成する。この際、上述したように、シード層４０は、ドライエッチングにおけるストッパ層として機能する。基板１０に対するエッチングでは、例えばＳＦ６とＯ２の混合ガス等、フッ素系ガスをエッチングガスに用いることができる。窒化物半導体層１２に対するエッチングでは、例えばＣｌ２ガス等、塩素系ガスをエッチングガスに用いることができる。
【００３０】
図５（ａ）のように、めっき層４８上及び孔部２０内にレジスト膜を塗布した後、露光・現像を行い、孔部２０内にのみレジスト膜５０を残存させる。
【００３１】
図５（ｂ）のように、レジスト膜５０をマスクとして、例えばイオンミリング法を用いて、めっき層４８とシード層４６とを除去する。なお、めっき層４８とシード層４６との除去は、イオンミリング法の他にも、例えば硫酸と過酸化水素水との混合液を用いて行ってもよい。
【００３２】
図５（ｃ）のように、レジスト膜５０を除去した後、例えばイオンミリング法を用いて、シード層４０を除去する。その後、基板１０の下面及び孔部２０の内面に、例えばスパッタ法を用いて、基板１０側からチタン（Ｔｉ）、白金（Ｐｔ）、及び金（Ａｕ）が順に積層された積層体であるシード層２２を形成する。シード層２２を形成した後、シード層２２上に、例えば電解めっき法を用いて、金（Ａｕ）からなる配線２４を形成する。
【００３３】
図５（ｄ）のように、例えば蒸着法及びリフトオフ法を用いて、孔部２０内にのみ酸化アルミニウム（Ａｌ２Ｏ３）からなる部材２６を形成する。なお、部材２６の形成は、例えばスパッタ法やＣＶＤ（化学気相成長）法や原子層堆積法を用いてもよい。基板１０を上下反転させた後、ガラス板４４とレジスト膜４２とを除去して、実施例１に係る半導体装置７０が完成する。
【００３４】
次に、実施例１（図３に示す半導体装置）の温度変動について行ったシミュレーションについて説明する。シミュレーションに用いた半導体装置７０のユニットゲート幅は３４０μｍで、ゲート電極１４の総本数は１２０本である。また、複数のソース電極１６のうち１３個のソース電極１６下に、部材２６が埋め込まれた孔部２０が設けられている。このような半導体装置７０の電極に、パルス幅が３ｍｓ、デューティ比が２０％で、駆動時の平均電圧が５０Ｖのパルス電圧を印加した場合の、チャネル領域等のＦＥＴ部の温度変動についてシミュレーションをした。温度変動のシミュレーションは、上記のパルス電圧によってＦＥＴ部に生じる発熱量を入力することで計算した。図６（ａ）は、印加したパルス電圧の波形であり、図６（ｂ）は、ＦＥＴ部で最も高温となるチャネル領域の温度変動を示す波形である。
【００３５】
また、比較例２の温度変動について行ったシミュレーションについて説明する。比較例２は、孔部２０が設けられていない（つまり、部材２６が設けられていない）点以外は、実施例１に係る半導体装置７０と同じ構造をしている。シミュレーションは、実施例１に係る半導体装置７０と同じ方法を用いて行った。図７（ａ）は、印加したパルス電圧の波形であり、図７（ｂ）は、ＦＥＴ部で最も高温となるチャネル領域の温度変動を示す波形である。
【００３６】
図７（ｂ）のように、比較例２の半導体装置では、パルス内における温度上昇は６℃から３２℃で、温度変動は２６℃であった。一方、図６（ｂ）のように、実施例１の半導体装置７０では、パルス内における温度上昇は６℃から２４℃で、温度変動は１８℃であった。このように、実施例１の半導体装置７０では、比較例２の半導体装置に比べて、パルス内における温度変動が約３０％低減される結果となった。
【００３７】
このように、実施例１の半導体装置７０が、比較例２の半導体装置に比べて、温度変動が低減された理由を以下に述べる。図８は、実施例１に係る半導体装置７０の熱等価回路を示す図である。図８のように、チャネル領域等のＦＥＴ部と実装部３０との間に、基板１０の熱抵抗Ｒｔｈ及び熱容量Ｃｔｈと、部材２６の熱抵抗Ｒｔｈ及び熱容量Ｃｔｈと、が並列に接続されている。そして、配線２４の熱抵抗Ｒｔｈ及び熱容量Ｃｔｈが、基板１０と部材２６とに対して直列に接続されている。一方、比較例２に係る半導体装置の熱等価回路は、孔部２０が設けられていない（即ち、部材２６が設けられていない）ことから、図８において部材２６が接続されていない場合で表される。
【００３８】
ここで、熱抵抗Ｒｔｈと熱容量Ｃｔｈとについて簡単に説明する。熱抵抗Ｒｔｈは、下記の数１で表される。数１において、αｔｈは物質の熱抵抗率であり、ｌは物質の長さであり、Ｓは物質の断面積である。
【数１】
2014011349.tif 000003
熱容量Ｃｔｈは、下記の数２で表される。数２において、ρは物質の密度であり、ｃは物質の比熱であり、Ｖは物質の体積である。
【数２】
2014011349.tif 000004
また、熱抵抗Ｒｔｈと熱容量Ｃｔｈとの積によって熱時定数が定義される。
【００３９】
実施例１及び比較例２において、配線２４は金（Ａｕ）からなり、基板１０の炭化ケイ素（ＳｉＣ）と比べて、熱抵抗率αｔｈは約０．３倍〜１．１倍であり、密度ρと比熱ｃとの積は約１．５倍である。一方、配線２４の厚さは、基板１０に比べて、約１／１０倍である。このことから、配線２４の熱時定数は、基板１０に比べて非常に小さくなる。
【００４０】
したがって、図８において熱時定数を考えるとき、配線２４は無視することができる。つまり、実施例１の半導体装置７０では、ＦＥＴ部と実装部３０との間の半導体装置全体の熱時定数を考える場合、基板１０と部材２６との熱時定数を考えれば十分である。同様に、比較例２の半導体装置では、基板１０の熱時定数を考えれば十分である。
【００４１】
実施例１では、基板１０と並列に酸化アルミニウムからなる部材２６が設けられている。一方、比較例２では、実施例１で部材２６が設けられている部分に炭化ケイ素からなる基板１０が設けられている。酸化アルミニウムは、炭化ケイ素に比べて、熱抵抗率αｔｈが約３〜１０倍であり、密度ρと比熱ｃとの積が約１．５倍である。このため、実施例１の部材２６の熱時定数と、比較例２において、実施例１で部材２６が設けられている部分に設けられた基板１０の熱時定数と、を比べた場合、部材２６の熱時定数の方が大きくなる。このことから、実施例１は、比較例２に比べて、半導体装置全体の熱時定数が大きくなる。したがって、図６（ｂ）のように、実施例１は、比較例２に比べて、チャネル領域の温度変動が抑制される。つまり、チャネル領域の温度変動を抑制するには、部材２６は、単位体積あたりの熱時定数が、基板１０の単位体積あたりの熱時定数よりも大きいことが求められる。
【００４２】
このように、実施例１によれば、孔部２０に部材２６が設けられ、部材２６の熱時定数は、部材２６が設けられている部分に基板１０が設けられたとした場合の、その部分に設けられた基板１０の熱時定数よりも大きい。即ち、部材２６の単位体積あたりの熱時定数は、基板１０の単位体積あたりの熱時定数よりも大きい。これにより、半導体装置全体の熱時定数を大きくすることができ、その結果、チャネル領域でのパルス内の温度変動を抑制することができる。よって、１つの出力パルス信号内において高周波特性が変動してしまうことを抑制できる。また、部材２６は、孔部２０内に埋め込まれているため、半導体装置が大型化することを抑制できる。したがって、実施例１によれば、大型化を抑制しつつ、温度変動を抑制することができる半導体装置が得られる。また、比較例１のような温度補償回路を設けなくて済むため、コストの低減を図ることもできる。
【００４３】
次に、部材２６が埋め込まれた孔部２０を５０個に増やした場合の半導体装置（以下、実施例１の変形例１に係る半導体装置と称す）に対して、実施例１の半導体装置７０の場合と同じ方法によって温度変動のシミュレーションを行った。図９（ａ）は、印加したパルス電圧の波形であり、図９（ｂ）は、ＦＥＴ部で最も高温となるチャネル領域の温度変動を示す波形である。図９（ｂ）のように、実施例１の変形例１の半導体装置では、パルス内における温度上昇は７℃から１０℃で、温度変動は３℃であった。これは、図７（ｂ）に示す比較例２の半導体装置に比べて、パルス内における温度変動が約９０％低減されている。
【００４４】
このように、部材２６が埋め込まれた孔部２０の個数を増やすことで、温度変動がより抑制される結果となった。したがって、温度変動を抑制する観点から、部材２６の材料及び各孔部２０の総体積は、孔部２０及び部材２６が設けられていない場合に比べて、基板１０の活性領域１７に対応した領域の熱時定数が大きくなる範囲から選択されることが好ましい。また、基板１０の上面における孔部２０の開口面積の総和は、基板１０の活性領域１７に対応した領域の面積の１０％よりも大きいことが好ましく、１５％よりも大きいことがより好ましく、２０％よりも大きいことがさらに好ましい。さらに、１つの孔部２０における部材２６の体積は、孔部２０の容量の半分以上を占めることが好ましく、３／４以上を占めることがより好ましい。部材２６が孔部２０を完全に埋め込むことがさらに好ましい。部材２６が埋め込まれた孔部２０の個数は、ゲート電極１４（ゲートフィンガー）の総本数に対して、１０％以上の場合が好ましく、２５％以上の場合がより好ましく、４０％以上の場合がさらに好ましい。
【００４５】
部材２６が基板１０に並列に設けられているため、例えば部材２６と基板１０とが直列に設けられている場合に比べて、部材２６と基板１０との合成熱抵抗を小さくすることができる。したがって、実施例１の半導体装置７０によれば、チャネル領域で発生した熱の放熱性を犠牲にすることなく、熱時定数を大きくすることができる。
【００４６】
実施例１では、部材２６は、ソース電極１６に電気的に接続される配線２４が形成された孔部２０に埋め込まれている場合を例に示したが、この場合に限られる訳ではない。部材２６は、ソース電極１６の下の基板１０に設けられ、配線２４が形成されていない孔部に埋め込まれている場合でもよい。この場合、孔部は、基板１０と窒化物半導体層１２とを貫通していてもよいし、基板１０のみ貫通していてもよいし、基板１０を貫通せず、基板１０の一部に設けられている場合でもよい。しかしながら、実施例１のように、部材２６が、基板１０と窒化物半導体層１２とを貫通し、内面にソース電極１６に電気的に接続された配線２４（導電性層）が設けられた孔部２０に埋め込まれる場合が好ましい。これにより、部材２６を埋め込むための孔部を別途形成しなくて済むためである。
【実施例２】
【００４７】
図１０は、実施例２に係る半導体装置の断面図である。図１０のように、実施例２に係る半導体装置８０は、ゲート電極１４の下に位置する基板１０に、孔部８２が設けられている。孔部８２に埋め込まれるように、酸化アルミニウム（Ａｌ２Ｏ３）からなる部材８４が設けられている。なお、孔部８２は、基板１０を貫通していてもよいし、貫通していなくてもよい。その他の構成については、図３の実施例１の半導体装置と同じであるため、説明を省略する。
【００４８】
実施例２においても、実施例１と同様に、ゲート電極１４等の電極と基板１０が接合される実装部３０との間に、基板１０と並列に部材８４が設けられている。部材８４は酸化アルミニウムからなるため、実施例１と同様に、部材８４の熱時定数は、部材８４が設けられている部分に基板１０が設けられたとした場合の、その部分に設けられた基板１０の熱時定数よりも大きい。つまり、部材８４の単位体積あたりの熱時定数は、基板１０の単位体積あたりの熱時定数よりも大きい。したがって、実施例２によっても、半導体装置全体の熱時定数を大きくすることができるため、チャネル領域でのパルス内の温度変動を抑制でき、その結果、１つの出力パルス信号内において高周波特性が変動してしまうことを抑制できる。また、部材８４は、孔部８２内に埋め込まれているため、半導体装置が大型化することも抑制できる。
【００４９】
実施例１では、図３のように、部材２６は、ソース電極１６の下に位置する窒化物半導体層１２と基板１０とを貫通する孔部２０に埋め込まれ設けられている。一方、実施例２では、図１０のように、部材８４は、ゲート電極１４の下に位置する基板１０に設けられた孔部８２に埋め込まれ設けられている。このため、実施例２では、実施例１に比べて、ソース電極１６とドレイン電極１８との間のチャネル領域（図１０の矢印の部分）のより近くに部材８４が配置されている。チャネル領域のより近くに部材８４を配置することで、チャネル領域の温度変動は、部材８４の影響をより受ける。このため、実施例２によれば、チャネル領域でのパルス内の温度変動をより抑制でき、その結果、出力パルス信号内における高周波特性の変動をより抑制できる。
【００５０】
実施例１及び２において、部材２６及び８４は酸化アルミニウムからなる場合に限られず、部材２６及び８４が設けられている部分に基板１０が設けられたとした場合の、その部分に設けられた基板１０の熱時定数よりも大きな熱時定数を有する材料からなる場合であればよい。そのような材料であれば、部材２６及び８４は、ベリリウム銅（ＢｅＣｕ）等の金属からなる場合や、エポキシやポリイミド等の樹脂からなる場合でもよい。また、液体や気体からなる場合でもよい。なお、チャネル領域で発生した熱の放熱性を考慮すると、部材２６及び８４は、熱抵抗率αｔｈの小さい材料からなる場合が好ましい。
【００５１】
実施例１では、部材２６はソース電極１６の下の基板１０に設けられた孔部２０に埋め込まれ、実施例２では、部材８４はゲート電極１４の下の基板１０に設けられた孔部８２に埋め込まれている。しかしながら、この場合に限られず、部材は、活性領域１７に対応した領域の基板１０に設けられた孔部に埋め込まれている場合であればよい。
【実施例３】
【００５２】
図１１は、実施例３に係る半導体装置の断面図である。図１１のように、実施例３に係る半導体装置９０では、部材９２は、基板１０の下面全面に設けられている。部材９２は、ベリリウム銅（ＢｅＣｕ）からなり、その厚さは５０μｍ以上が好ましく例えば１００μｍである。その他の構成は、図３の実施例１の半導体装置と同じであるため、説明を省略する。
【００５３】
実施例３の半導体装置９０は、Ａｕめっきが施された板状のベリリウム銅（ＢｅＣｕ）からなる部材９２を準備し、この部材９２を、例えばＡｕＳｎ（金錫）からなる半田を用いて、配線２４に接合させることで得られる。
【００５４】
図１２は、実施例３に係る半導体装置の熱等価回路を示す図である。図１２のように、チャネル領域等のＦＥＴ部と実装部３０との間に、基板１０、配線２４、及び部材９２それぞれの熱抵抗Ｒｔｈ及び熱容量Ｃｔｈが直列に接続されている。なお、実施例１の図８でも述べたが、配線２４の熱時定数は、基板１０に比べて非常に小さくなるため、図１２において熱時定数を考えるとき、配線２４は無視することができる。つまり、実施例３の半導体装置９０でも、ＦＥＴ部と実装部３０との間の半導体装置全体の熱時定数を考える場合、基板１０と部材９２との熱時定数を考えれば十分である。
【００５５】
部材９２を構成するベリリウム銅（ＢｅＣｕ）は、基板１０の炭化ケイ素（ＳｉＣ）と比べて、熱抵抗率αｔｈは約１倍〜３倍であり、密度ρと比熱ｃとの積は約２倍である。熱抵抗率αｔｈを１．５倍、密度ρと比熱ｃとの積を２倍とした場合、部材９２の厚さは、基板１０の厚さに比べて、約１／３倍以上であれば、基板１０の熱時定数よりも部材９２の熱時定数が大きくなる。したがって、部材９２の熱時定数は、基板１０の熱時定数よりも大きい。
【００５６】
このように、実施例３の半導体装置９０では、基板１０が接合される実装部３０と基板１０との間であって、基板１０の裏面に、熱時定数が、基板１０の熱時定数よりも大きな部材９２が設けられている。これによっても、半導体装置全体の熱時定数を大きくすることができるため、チャネル領域でのパルス内の温度変動を抑制でき、その結果、１つの出力パルス信号内において高周波特性が変動してしまうことを抑制できる。また、部材９２は、基板１０の下面に設けられるため、半導体装置が大型化することも抑制できる。なお、この部材９２は、基板１０の裏面全面に設けてもよいし、あるいは活性領域１７に対応した基板１０の裏面の領域にだけ設けてもよい。
【００５７】
実施例３において、部材９２はベリリウム銅からなる場合を例に示したが、この場合に限られる訳ではない。部材９２は、基板１０の熱時定数よりも大きな熱時定数を有することができれば、その他の材料からなる場合でもよい。部材９２は、ベリリウム銅以外の金属からなる場合でもよいし、実施例１及び２のように酸化アルミニウムからなる場合でもよい。また、エポキシやポリイミド等の樹脂からなる場合でもよいし、液体や気体からなる場合でもよい。チャネル領域で発生した熱の放熱性を考慮すると、部材９２は、熱抵抗率αｔｈの小さい材料からなる場合が好ましく、金属からなる場合が好ましい。
【００５８】
実施例３において、ソース電極１６の下の窒化物半導体層１２及び基板１０を貫通する孔部が設けられている場合でもよい。そして、この孔部に、ソース電極１６に電気的に接続される配線が形成されている場合でもよい。
【００５９】
実施例１から３では、基板１０上に設けられた窒化物半導体層１２は、ＧａＮ層とＡｌＧａＮ層とからなる場合を例に示したが、その他の窒化物半導体からなる場合でもよい。窒化物半導体の例として、ＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、及びＩｎＡｌＧａＮ等が挙げられる。また、基板１０上に、窒化物半導体層の代わりに、その他の半導体層、例えばＧａＡｓ系半導体層が設けられている場合でもよい。ＧａＡｓ系半導体の例として、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、及びＩｎＡｌＧａＡｓ等が挙げられる。
【００６０】
基板１０は、ＳｉＣ基板の他に、例えばＧａＮ基板、ＧａＡｓ基板、サファイア基板、Ｓｉ基板等、その他の基板を用いてもよい。実装部３０は、Ｃｏ、Ｍｏ、Ｃｏの積層体からなるパッケージの場合を例に示したが、その他の場合でも良く、例えば配線基板の場合でもよい。また、実装部３０は、金属からなる場合でも、絶縁体からなる場合でもよい。
【００６１】
実施例１から３では、半導体装置が電力増幅器である場合を例に示したが、強度変調された電圧が印加されて動作する半導体装置であれば、その他の半導体装置の場合でもよい。また、ＨＥＭＴ等のＦＥＴ以外の場合でもよい。しかしながら、半導体装置をパルス動作させる場合に、温度変動が顕著に現れることから、パルス電圧が印加されて動作する半導体装置、例えば電力増幅器に本発明を適用することが好ましい。
【００６２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６３】
１０  基板
１２  窒化物半導体層
１４  ゲート電極
１６  ソース電極
１８  ドレイン電極
２０  孔部
２２  シード層
２４  配線
２６  部材
３０  実装部
７０  半導体装置
８０  半導体装置
８２  孔部
８４  部材
９０  半導体装置
９２  部材
【図１】
2014011349.tif 000005
【図２】
2014011349.tif 000006
【図３】
2014011349.tif 000007
【図４】
2014011349.tif 000008
【図５】
2014011349.tif 000009
【図６】
2014011349.tif 000010
【図７】
2014011349.tif 000011
【図８】
2014011349.tif 000012
【図９】
2014011349.tif 000013
【図１０】
2014011349.tif 000014
【図１１】
2014011349.tif 000015
【図１２】
2014011349.tif 000016