(57)【要約】【課題】外部電極と内蔵基板の回路パターンとを容易に連結することができる技術を提案する。【解決手段】コア基板１０を貫通するキャビティ１０ａに、外部電極３５を有する電子部品３０を挿入する段階と、コア基板１０の上下部に絶縁層５０を積層することにより、電子部品３０が内蔵された積層体を形成する段階と、電子部品３０の外部電極３５を露出させながら積層体を貫通するスルーホール１０ｂを形成する段階と、スルーホール１０ｂに導電性物質を充填する段階と、を含む。【選択図】図１ｆ
2014093529.tif 000002
【特許請求の範囲】
【請求項１】
コア基板を貫通するキャビティに、外部電極を有する電子部品を挿入する段階と、
前記コア基板の上下部に絶縁層を積層することにより、前記電子部品が内蔵された積層体を形成する段階と、
前記電子部品の前記外部電極を露出させながら前記積層体を貫通するスルーホールを形成する段階と、
前記スルーホールに導電性物質を充填する段階と、を含む、電子部品内蔵基板の製造方法。
【請求項２】
前記スルーホールを形成する段階で、ＣＯ２レーザ加工によって前記外部電極を前記スルーホールの内部に露出させる、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項３】
前記導電性物質を充填する段階で、導電性ペーストを前記スルーホールに充填することにより電子部品内蔵基板を形成する、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項４】
前記導電性物質を充填する段階で、メッキ工程によって前記スルーホールに前記導電性物質を充填する、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項５】
前記スルーホールが充填された前記積層体上に追加絶縁層を積層し、前記スルーホールの上部の前記追加絶縁層を貫通するビアホールを形成することにより、スタックビア構造を形成する段階をさらに含む、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項６】
前記積層体を形成する段階は、前記コア基板の上下部に前記絶縁層を積層した後、前記絶縁層上に導電層を形成する段階を含む、請求項１に記載の電子部品内蔵基板の製造方法。
【請求項７】
前記電子部品は両側に前記外部電極が形成された積層キャパシタであって、
前記スルーホールを形成する段階で、前記外部電極の両側それぞれの一部が露出される、請求項１乃至６の何れか一項に記載の電子部品内蔵基板の製造方法。
【請求項８】
キャビティが形成されたコア基板と、
前記キャビティに内蔵され、外部電極を有する電子部品と、
前記コア基板の上下部に積層された絶縁層と、
前記電子部品の前記外部電極を露出させながら前記絶縁層の上下部を貫通するスルーホールに、導電性物質が充填されて形成された導電性スルーホールと、を含む、電子部品内蔵基板。
【請求項９】
前記導電性スルーホールは、前記絶縁層の上下部の表面から内側に向かって幅が細くなる、請求項８に記載の電子部品内蔵基板。
【請求項１０】
前記導電性スルーホールが形成された前記絶縁層上に追加積層された追加絶縁層と、
前記追加絶縁層を貫通し、前記導電性スルーホールの上部に位置されてスタックビア構造を形成するスタックビアホールと、をさらに含む、請求項８に記載の電子部品内蔵基板。
【請求項１１】
前記電子部品は両側に前記外部電極が形成された積層キャパシタであって、
前記導電性スルーホールの内部に前記外部電極の両側それぞれの一部が露出される、請求項８乃至１０の何れか一項に記載の電子部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵基板の製造方法及び電子部品内蔵基板に関する。より具体的には、内蔵された電子部品の外部電極の一部がスルーホールの内部に露出されるようにし、スルーホールに導電性物質を充填することにより電子部品内蔵基板を形成する、電子部品内蔵基板の製造方法及び電子部品内蔵基板に関する。
【背景技術】
【０００２】
電子部品の小型化、高密度化及び薄型化に伴い、半導体パッケージ基板の薄型化及び高機能化に関する研究も活発に行われている。電子製品の高性能化及び小型化により、小型化された電子部品が内蔵された内蔵基板の使用が拡大しつつある。
【０００３】
例えば、現在モバイル端末に用いられる基板には小型のＭＬＣＣが内蔵されており、小型化の傾向により、これからはさらに小さいサイズの小型部品をさらに小さいキャビティ内に内蔵させなければならない。
【０００４】
通常、電子部品が内蔵された内蔵基板において、内蔵部品の外部電極と基板上の回路パターンとを連結するビアホールが外部電極上に位置されるように製造されている。しかし、電子製品の小型化及び高性能化が進むにつれて、より小さいサイズの電子部品を小さいキャビティ内に実装させ、電子部品の外部電極と基板の回路パターンとを連結するビアホールを外部電極上に正確に位置させるためのアラインメントの精度の問題が重要となっている。
【０００５】
特に、超小型の電子部品を内蔵させる場合、例えば小型のＭＬＣＣを内蔵させる場合、ＭＬＣＣの外部電極パッドと上部層の回路パターンとを連結するビアホールの位置決め（Ｒｅｇｉｓｔｒａｔｉｏｎ）が益々難しくなって、偏心のないビアホールのアラインメントが困難となっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国公開特許第１０‐２００６‐０００５８４０号公報（２００６年１月１８日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述の問題を解決するために、内蔵された電子部品の外部電極と内蔵基板の回路パターンとを連結するためのビアホールを外部電極パッド上に位置させることなく、外部電極が露出されるようにスルーホールを形成することにより、外部電極と内蔵基板の回路パターンとを容易に連結することができる技術を提案することをその目的とする。
【課題を解決するための手段】
【０００８】
上述の問題を解決するための本発明の第１実施形態によると、コア基板を貫通するキャビティに、外部電極を有する電子部品を挿入する段階と、コア基板の上下部に絶縁層を積層することにより、電子部品が内蔵された積層体を形成する段階と、内蔵された電子部品の外部電極を露出させながら積層体を貫通するスルーホールを形成する段階と、スルーホールに導電性物質を充填する段階と、を含む、電子部品内蔵基板の製造方法が提案される。
【０００９】
この際、一実施形態によると、スルーホールを形成する段階で、ＣＯ２レーザ加工によって外部電極を露出させてスルーホールを形成することができる。
【００１０】
また、一実施形態によると、導電性物質を充填する段階で、導電性ペーストをスルーホールに充填することにより電子部品内蔵基板を形成することができる。
【００１１】
また、一実施形態によると、導電性物質を充填する段階で、メッキ工程によってスルーホールに導電性物質を充填することができる。
【００１２】
また、一実施形態によると、スルーホールが充填された積層体上に追加絶縁層を積層し、スルーホールの上部の追加絶縁層を貫通するビアホールを形成することにより、スタックビア構造を形成する段階をさらに含むことができる。
【００１３】
また、一実施形態によると、積層体を形成する段階は、コア基板の上下部に絶縁層を積層した後、絶縁層上に導電層を形成する段階を含むことができる。
【００１４】
また、一実施形態によると、電子部品は両側に外部電極が形成された積層キャパシタであって、スルーホールを形成する段階で、外部電極の両側それぞれの一部が露出されることができる。
【００１５】
次に、上述の問題を解決するための本発明の第２実施形態によると、キャビティが形成されたコア基板と、キャビティに内蔵され、外部電極を有する電子部品と、コア基板の上下部に積層された絶縁層と、電子部品の外部電極を露出させながら絶縁層の上下部を貫通するスルーホールに、導電性物質が充填されて形成された導電性スルーホールと、を含む、電子部品内蔵基板が提案される。
【００１６】
この際、一実施形態によると、導電性スルーホールは、絶縁層の上下部の表面から内側に向かって幅が細くなるように形成される。
【００１７】
また、一実施形態によると、導電性スルーホールが形成された絶縁層上に追加積層された追加絶縁層と、追加絶縁層を貫通し、導電性スルーホールの上部に位置されてスタックビア構造を形成するスタックビアホールと、をさらに含むことができる。
【００１８】
また、一実施形態によると、電子部品は両側に外部電極が形成された積層キャパシタであって、導電性スルーホールの内部に外部電極の両側それぞれの一部が露出されることができる。
【発明の効果】
【００１９】
本発明の実施形態によると、内蔵された電子部品の外部電極と内蔵基板の回路パターンとを連結するためのビアホールを外部電極パッド上に位置させることなく、外部電極が露出されるようにスルーホールを形成することにより、外部電極と内蔵基板の回路パターンとを容易に連結することができる。
【００２０】
即ち、従来のように、外部回路パターンと内蔵された電子部品の外部電極とをビアホールを介して連結することなく、電子部品の外部電極が露出されるように外部電極とキャビティの内壁との間の空間を貫通するスルーホールを形成することにより、アラインメントの精度の問題を容易に解決することができる。
【００２１】
本発明の多様な実施形態により、直接的に言及されていない多様な効果が本発明の実施形態による多様な構成から当該技術分野で通常の知識を有する者によって導出されることができるということは自明である。
【図面の簡単な説明】
【００２２】
【図１ａ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｂ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｃ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｄ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｅ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｆ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図１ｇ】本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面である。
【図２】本発明の一実施形態による電子部品内蔵基板を概略的に示した図面である。
【発明を実施するための形態】
【００２３】
上述の課題を果たすための本発明の実施形態を添付図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、当該分野の通常の知識を有する者に、本発明の理解を容易にするために付加的な説明は省略されることがある。
【００２４】
本明細書において、一つの構成要素が他の構成要素と連結、結合、または配置関係で「直接」という限定がない限り、「直接連結、結合、または配置」される形態だけでなく、それらの間にまた他の構成要素がさらに介されて連結、結合、または配置される形態で存在することができる。
【００２５】
また、本明細書にたとえ単数の表現が記載されていても、発明の概念に反することなく、矛盾したり明白に異なる意味に解釈されない限り、複数の構成全体を代表する概念として用いられることができるということに留意すべきである。また、本明細書において、「含む」、「有する」、「備える」、「含んでなる」などの記載は、一つまたはそれ以上の他の構成要素またはそれらの組み合わせの存在または付加可能性があると理解すべきである。
【００２６】
本明細書で参照される図面は本発明の実施形態を説明するための例示に過ぎず、形状、サイズ、厚さなどは、技術的特徴の効果的な説明のために誇張されて表現されたものであることができる。
【００２７】
まず、本発明の第１実施形態による電子部品内蔵基板の製造方法について、図面を参照して具体的に説明する。この際、参照図面に記載されていない図面符号は、同一の構成を示す他の図面での図面符号であることができる。
【００２８】
図１ａから図１ｇは、本発明の一実施形態による電子部品内蔵基板の製造方法の各段階を概略的に示した図面であり、図２は本発明の一実施形態による電子部品内蔵基板を概略的に示した図面である。
【００２９】
図１ａから図１ｇを参照すると、本発明の一実施形態による電子部品内蔵基板の製造方法は、電子部品を挿入する段階（図１ａ〜図１ｂ参照）と、積層体を形成する段階（図１ｃ〜図１ｄ参照）と、スルーホールを形成する段階（図１ｅ参照）と、スルーホールを充填する段階（図１ｆ〜図１ｇ参照）と、を含むことができる。また、図２を参照すると、電子部品内蔵基板の製造方法は、スタックビア構造を形成する段階（図２参照）をさらに含むことができる。以下で具体的に説明する。
【００３０】
まず、図１ａ及び図１ｂを参照すると、電子部品を挿入する段階では、コア基板１０を貫通するキャビティ１０ａに、外部電極３５を有する電子部品３０を挿入する。この際、電子部品３０は受動素子または能動素子であることができ、例えば、両側に外部電極３５が形成された積層キャパシタであることができる。
【００３１】
図１ａ及び図１ｂを参照して具体的に説明すると、一実施形態によると、電子部品を挿入する段階は、コア基板を準備する段階（図１ａ参照）及び電子部品を挿入する段階（図１ｂ参照）を含むことができる。この際、図１ａを参照すると、コア基板を準備する段階では、キャビティ１０ａが形成されたコア基板１０を準備する。キャビティ１０ａはＣＮＣまたはレーザなどにより形成されることができる。また、例えば、図１ａに図示されたように、コア基板１０にはキャビティ１０ａの他にスルーホール１０ｂが形成されることができ、上下部の表面に回路パターン１５が形成されることもできる。次に、図１ｂを参照すると、電子部品を挿入する段階では、コア基板１０のキャビティ１０ａに、外部電極３５を有する電子部品３０が挿入される。例えば、キャビティ１０ａが形成されたコア基板１０の下部を接着フィルム２０などで封止した後、電子部品３０をキャビティ１０ａ内の接着フィルム２０上に付着することにより電子部品３０を固定させる。
【００３２】
次に、図１ｃ及び図１ｄを参照すると、積層体を形成する段階では、コア基板１０の上下部に絶縁層５０を積層することにより、電子部品３０が内蔵された積層体を形成する。この際、図１ｃ及び図１ｄを参照すると、積層体を形成する段階、例えば、絶縁層を積層する段階では、電子部品３０が挿入されたコア基板１０の上下部に絶縁層５０が積層される。この際、プレスで圧着することにより積層体を形成することができる。図１ｃを参照すると、電子部品３０が挿入されたコア基板１０の上部に絶縁層５０ａを積層して圧着させることにより、キャビティ１０ａの内壁と外部電極３５との間の空間に絶縁材が流入されるように上部絶縁層５０ａを形成することができる。その後、図１ｄに図示されたように、下部に付着された接着フィルム２０を除去した後、下部に絶縁層５０ｂを積層して圧着させることにより、積層体を形成することができる。この際、下部絶縁層５０ｂと上部絶縁層５０ａは同じ絶縁材質からなることができる。
【００３３】
また、図１ｅを参照すると、一実施形態において、積層体を形成する段階は、コア基板１０の上下部に絶縁層５０を積層した後、絶縁層５０上に導電層７０を形成する段階をさらに含むことができる。即ち、図１ｃ及び図１ｄに示すように、電子部品３０が挿入されたコア基板１０の上下部に絶縁層５０を積層して圧着させることにより積層体を形成した後、絶縁層５０の上下部面に、例えば、銅箔層を形成することにより導電層７０を形成することができる。
【００３４】
次に、図１ｅを参照すると、スルーホールを形成する段階では、内蔵された電子部品３０の外部電極３５を露出させながら積層体を貫通するスルーホール５１を形成する。従来の電子部品内蔵基板の場合、外部電極と連結されるビアホール（不図示）が外部電極上に位置されるようにしたが、電子部品、例えば受動素子である積層キャパシタの小型化により、外部回路パターンと外部電極とを連結するためのビアホールを外部電極上に正確に位置させることが難しくなっている。しかし、本実施形態によると、従来のように外部回路パターンと内蔵された電子部品の外部電極とをビアホール（図示せず）を介して連結することなく、電子部品３０の外部電極３５の一部が露出されるように外部電極３５とキャビティ１０ａの内壁との間の空間を貫通するスルーホール５１を形成することにより、アラインメントの精度の問題を容易に解決することができる。
【００３５】
例えば、電子部品３０が両側に外部電極３５が形成された積層キャパシタである場合、スルーホールを形成する段階で、外部電極３５の両側それぞれの一部がスルーホール５１の内部に露出されることができる。
【００３６】
また、一実施形態によると、スルーホールを形成する段階で、ＣＯ２レーザ加工によって電子部品３０の外部電極３５を露出させるスルーホール５１を形成することができる。通常のＣＯ２レーザ加工時には金属電極、例えば銅電極を貫通することができないため、外部電極３５とキャビティ１０ａとの間の空間と外部電極３５の一部にかけてＣＯ２レーザを用いてスルーホール５１を加工することができる。この際、積層体の上下部の両側で、ＣＯ２レーザで加工するため、積層体の表面から内部に向かって幅が細くなる構造を成すことになる。即ち、ＣＯ２レーザで加工することで、より容易に電子部品３０の外部電極３５の一部が露出されるように外部電極３５とキャビティ１０ａの内壁との間の空間を貫通するスルーホール５１を形成することができる。
【００３７】
次に、図１ｆ及び/または図１ｇを参照すると、スルーホールを充填する段階では、スルーホール５１に導電性物質を充填する。導電性物質で充填されたスルーホールは導電性スルーホール６０となる。導電性物質としては、例えば、銅が用いられることができるが、これに限定されない。図１ｆに図示されたように、スルーホール５１に導電性物質を充填した後、図１ｇに図示されたように、導電性スルーホール６０が形成された積層体の外側の導電層７０にパターンを形成することにより回路パターン７５を形成することもできる。
【００３８】
この際、一実施形態によると、スルーホールを充填する段階で、導電性ペーストをスルーホール５１に充填することができる。導電性ペーストをスルーホール５１に充填すると積層体の表面まで均一に充填されるため、ディンプル（Ｄｉｍｐｌｅ）などの問題が防止される。
【００３９】
また、他の一実施形態によると、スルーホールを充填する段階で、メッキ工程によってスルーホール５１に導電性物質を充填することもできる。この際、電解メッキまたは無電解メッキ方式が利用されることができる。
【００４０】
また、図２をさらに参照すると、一実施形態によると、電子部品内蔵基板の製造方法はスタックビア構造を形成する段階をさらに含むことができる。上述したように、図１ｆ及び/または図１ｇを参照すると、スルーホールを充填する段階ではスルーホール５１に導電性物質が充填される。また、図２を参照すると、スタックビア構造を形成する段階では、スルーホール５１が充填された積層体上に追加絶縁層１５０を積層した後、導電性スルーホール６０の上部の追加絶縁層１５０を貫通するスタックビアホール１６０を形成する。これにより、スタックビア構造を有する基板が形成されることができる。例えば、スルーホール５１に導電性物質として導電性ペーストを充填して表面を均一にした後、追加絶縁層１５０を積層し、導電性ペーストが充填されたスルーホール６０の上部にスタックビア１６０を形成することができる。
【００４１】
次に、本発明の第２実施形態による電子部品内蔵基板について、図面を参照して具体的に説明する。この際、上述の第１実施形態による電子部品内蔵基板の製造方法が参照され、重複される説明は省略されることができる。
【００４２】
図１ｆ及び/または図１ｇは本発明の一実施形態による電子部品内蔵基板を示し、図２は本発明の他の一実施形態による電子部品内蔵基板を示す。
【００４３】
図１ｆ、図１ｇ及び/または図２を参照すると、一実施形態による電子部品内蔵基板は、コア基板１０と、電子部品３０と、絶縁層５０と、導電性スルーホール６０と、を含む。
【００４４】
この際、コア基板１０にはキャビティ１０ａが形成されている。例えば、コア基板１０は、キャビティ１０ａの他に、コア基板１０の上下部を電気的に連結するスルーホール１０ｂを備えることができる。また、コア基板１０の上下部に回路パターン１５が形成されることもできる。
【００４５】
また、電子部品３０は外部電極３５を有しており、キャビティ１０ａに内蔵されている。例えば、電子部品３０は受動素子または能動素子であることができ、一実施形態によると、両側に外部電極３５が形成された積層キャパシタであることができる。例えば、電子部品３０が両側に外部電極３５が形成された積層キャパシタである場合、外部電極３５の両側それぞれの一部が導電性スルーホール６０の内部に露出されるように内蔵されて、導電性スルーホール６０と電気的に連結されることができる。
【００４６】
また、絶縁層５０はコア基板１０の上下部に積層されている。例えば、絶縁層５０上には、加工されていない導電層７０または導電層が加工された回路パターン７５が形成されることができる。
【００４７】
次に、導電性スルーホール６０は、電子部品３０の外部電極３５を露出させながら絶縁層５０の上下部を貫通するスルーホール５１に導電性物質を充填することにより形成される。これにより、例えば、０４０２サイズの小型キャパシタなどの小型素子部品を内蔵する時に、外部電極３５と積層体の回路パターンとを連結するためのアラインメントの精度の問題を解消することができる。
【００４８】
例えば、一実施形態によると、導電性スルーホール６０は、絶縁層５０の上下部の表面から内側に向かって幅が細くなるように形成されることができる。
【００４９】
また、図２を参照して一実施形態を説明すると、電子部品内蔵基板は追加絶縁層１５０及びスタックビアホール１６０をさらに含むことができる。この際、追加絶縁層１５０は、導電性スルーホール６０が形成された絶縁層５０上に追加積層されている。また、スタックビアホール１６０は、追加絶縁層１５０を貫通しながら導電性スルーホール６０の上部に位置されてスタックビア構造を形成する。例えば、図２を参照すると、導電性スルーホール６０が形成された絶縁層５０の上下部には回路パターン７５が形成され、追加絶縁層１５０の上部にも回路パターン１７５が形成されることができる。
【００５０】
以上、上述の実施形態及び添付図面は、本発明の範囲を制限するものではなく、本発明が属する当技術分野にて通常の知識を有する者の理解を容易にするために例示的に説明されたものである。また、上述の構成の多様な組み合わせによる実施形態が、上述の具体的な説明によって当業者に自明に具現されることができる。従って、本発明の多様な実施形態は、本発明の本質的な特徴を外れない範囲内で変形された形態に具現されることができ、本発明の範囲は特許請求範囲に記載された発明によって解釈されるべきであり、当技術分野にて通常の知識を有する者による多様な変更、代案、均等物を含む。
【符号の説明】
【００５１】
１０  コア基板
１０ａ  キャビティ
１０ｂ  スルーホール
１５  回路パターン
２０  接着フィルム
３０  電子部品
３５  外部電極
５０、５０ａ、５０ｂ  絶縁層
５１  スルーホール
６０  導電性スルーホール
７０  導電層
７５  回路パターン
１５０  追加絶縁層
１６０  スタックビアまたはスタックビアホール
１７５  回路パターン
【図１ａ】
2014093529.tif 000003
【図１ｂ】
2014093529.tif 000004
【図１ｃ】
2014093529.tif 000005
【図１ｄ】
2014093529.tif 000006
【図１ｅ】
2014093529.tif 000007
【図１ｆ】
2014093529.tif 000008
【図１ｇ】
2014093529.tif 000009
【図２】
2014093529.tif 000010