(57)【要約】【課題】同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑える。【解決手段】スイッチＳＷ１の制御回路は、ノードＬＸの電圧Ｖｌｘが増大してスイッチＳＷ１の両端電位差が第１のしきい値以下になったとき、スイッチＳＷ１をオンし、スイッチＳＷ１をオンしてから第１のオン時間が経過したとき、スイッチＳＷ１をオフする。第１のオン時間は、出力電圧が基準電圧よりも小さいほど長くなる。スイッチＳＷ２の制御回路は、ノードＬＸの電圧Ｖｌｘが減少してスイッチＳＷ２の両端電位差が第２のしきい値以下になったとき、スイッチＳＷ２をオンし、スイッチＳＷ２がオンのとき、かつ、スイッチＳＷ２をオフした後でスイッチＳＷ１の両端電位差が第１のしきい値以下になるまでノードＬＸの電圧Ｖｌｘを増大させるのに十分な逆方向電流がインダクタＬ１に流れているとき、スイッチＳＷ２をオフする。【選択図】図１
2014057493.tif 000002
【特許請求の範囲】
【請求項１】
同期整流方式で入力電圧を出力電圧に変換する非絶縁型のスイッチング電源装置において、上記スイッチング電源装置は、
インダクタと、
オンしたときに上記インダクタに流れる電流を増大させる第１のスイッチと、
オンしたときに上記インダクタに流れる電流を減少させる第２のスイッチと、
上記第１のスイッチを制御する第１の制御回路と、
上記第２のスイッチを制御する第２の制御回路と、
所望の出力電圧に対応する基準電圧を発生する基準電圧源とを備え、
上記第１及び第２のスイッチがオフのとき、上記第１及び第２のスイッチの間の中間ノードの電圧は、上記インダクタに順方向電流が流れると減少し、上記インダクタに逆方向電流が流れると増大し、
上記第１の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が増大して上記第１のスイッチの両端電位差が第１のしきい値以下になったとき、上記第１のスイッチをオンし、
上記第１のスイッチをオンしてから第１のオン時間が経過したとき、上記第１のスイッチをオフし、上記第１のオン時間は、上記出力電圧が上記基準電圧よりも小さいほど長くなり、
上記第２の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が減少して上記第２のスイッチの両端電位差が第２のしきい値以下になったとき、上記第２のスイッチをオンし、
上記第２のスイッチがオンのとき、かつ、上記第２のスイッチをオフした後で上記第１のスイッチの両端電位差が上記第１のしきい値以下になるまで上記中間ノードの電圧を増大させるのに十分な逆方向電流が上記インダクタに流れているとき、上記第２のスイッチをオフすることを特徴とするスイッチング電源装置。
【請求項２】
上記第２の制御回路は、上記第２のスイッチのオン抵抗によって生じる上記第２のスイッチの両端電位差又は上記インダクタに直列接続されたセンス抵抗の両端電位差を検出することにより、上記インダクタの逆方向電流の大きさを検出することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
上記第１の制御回路は、上記第１のスイッチがオンのとき、かつ、上記出力電圧が増大して上記基準電圧より大きくなったとき、かつ、上記第１のスイッチをオフした後で上記第２のスイッチの両端電位差が上記第２のしきい値以下になるまで上記中間ノードの電圧を減少させるのに十分な順方向電流が上記インダクタに流れているとき、上記第１のスイッチをオフすることを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項４】
上記第１の制御回路は、上記第１のスイッチのオン抵抗によって生じる上記第１のスイッチの両端電位差又は上記インダクタに直列接続されたセンス抵抗の両端電位差を検出することにより、上記インダクタの順方向電流の大きさを検出することを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
上記第１のオン時間は、上記第１のスイッチをオンしてから、上記出力電圧が増大して上記基準電圧より大きくなるまでの時間であることを特徴とする請求項１〜４のいずれか１つに記載のスイッチング電源装置。
【請求項６】
上記第１の制御回路は容量を備え、
上記第１のオン時間は、上記第１のスイッチをオンしてから上記容量に充電し、上記容量の両端電位差が上記出力電圧と上記基準電圧との誤差に対応する電圧に達するまでの時間であることを特徴とする請求項１〜４のいずれか１つに記載のスイッチング電源装置。
【請求項７】
同期整流方式で入力電圧を出力電圧に変換する非絶縁型のスイッチング電源装置において、上記スイッチング電源装置は、
インダクタと、
オンしたときに上記インダクタに流れる電流を増大させる第１のスイッチと、
オンしたときに上記インダクタに流れる電流を減少させる第２のスイッチと、
上記第１のスイッチを制御する第１の制御回路と、
上記第２のスイッチを制御する第２の制御回路と、
所望の出力電圧に対応する基準電圧を発生する基準電圧源とを備え、
上記第１及び第２のスイッチがオフのとき、上記第１及び第２のスイッチの間の中間ノードの電圧は、上記インダクタに順方向電流が流れると減少し、上記インダクタに逆方向電流が流れると増大し、
上記第１の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が増大して上記第１のスイッチの両端電位差が第１のしきい値以下になったとき、上記第１のスイッチをオンし、
上記第１のスイッチをオンしてから予め決められた第１のオン時間が経過したとき、上記第１のスイッチをオフし、
上記第２の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が減少して上記第２のスイッチの両端電位差が第２のしきい値以下になったとき、上記第２のスイッチをオンし、
上記第２のスイッチをオンしてから第２のオン時間が経過したとき、上記第２のスイッチをオフし、上記第２のオン時間は、上記出力電圧が上記基準電圧よりも小さいほど短くなることを特徴とするスイッチング電源装置。
【請求項８】
上記第２の制御回路は、上記第２のスイッチをオンしてから上記第２のオン時間が経過したとき、かつ、上記第２のスイッチをオフした後で上記第１のスイッチの両端電位差が上記第１のしきい値以下になるまで上記中間ノードの電圧を増大させるのに十分な逆方向電流が上記インダクタに流れているとき、上記第２のスイッチをオフすることを特徴とする請求項７記載のスイッチング電源装置。
【請求項９】
上記第２の制御回路は、上記第２のスイッチのオン抵抗によって生じる上記第２のスイッチの両端電位差又は上記インダクタに直列接続されたセンス抵抗の両端電位差を検出することにより、上記インダクタの逆方向電流の大きさを検出することを特徴とする請求項８記載のスイッチング電源装置。
【請求項１０】
上記スイッチング電源装置は、
固定の周波数を有する発振信号を生成する発振器と、
上記発振信号の周波数と上記出力電圧が発生する出力端子における出力信号の周波数とを比較する位相比較器とをさらに備え、
上記第１の制御回路は、
上記出力信号の周波数が上記発振信号の周波数より高いとき、上記第１のオン時間を延長し、
上記出力信号の周波数が上記発振信号の周波数より低いとき、上記第１のオン時間を短縮することを特徴とする請求項７〜９のいずれか１つに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、同期整流方式かつ非絶縁型のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来技術の絶縁型スイッチング電源装置として、例えば、特許文献１及び２に開示された発明が存在する。
【０００３】
特許文献１は、オン抵抗の異なる複数の出力用スイッチングトランジスタを備え、前記複数の出力用スイッチングトランジスタが、オン動作のときは、オン抵抗の大きいものから順にオンし、オフ動作のときは、オン抵抗の小さいものから順にオフするように構成されたスイッチングレギュレータを開示している。
【０００４】
特許文献２は、回路面積をほとんど増加させることなく、効率を向上させることができる非同期整流型の非絶縁降圧型ＤＣ−ＤＣコンバータを開示している。負荷電流が減少するとスイッチングトランジスタがオフする期間が長くなり、かつインダクタ電流も減少し、負荷電流が更に減少して、インダクタ電流の最低電流値がになると、電圧は出力電圧まで増大するため、整流用トランジスタはオフすることから、インダクタ電流は流れなくなり、逆流電流の発生を防止するようにした。
【０００５】
以下、図１３及び図１４を参照して、例示的な従来技術のスイッチング電源装置について説明する。
【０００６】
図１３は、従来技術に係る同期整流方式かつ非絶縁型かつ降圧型のスイッチング電源装置の構成を示すブロック図である。図１３のスイッチング電源装置は、入力電圧Ｖｉｎの電圧源と接地端子との間に直列接続されたハイサイドのスイッチＳＷ１０１及びローサイドのスイッチＳＷ１０２と、スイッチＳＷ１０１，ＳＷ１０２の間のノードＬＸと出力端子ＶＯＵＴとの間に接続されたインダクタＬ１０１と、出力端子ＶＯＵＴにおける出力電圧Ｖｏｕｔを平滑化するキャパシタＣ１０１とを備える。スイッチＳＷ１０１，ＳＷ１０２は、例えばＭＯＳＦＥＴである。出力端子ＶＯＵＴから発生する出力電流をＩｏｕｔとし、インダクタＬ１０１を流れるインダクタ電流をＩｌｘとし、ノードＬＸにおける電圧をＶｌｘとする。さらに、スイッチング電源装置は、スイッチＳＷ１０１，ＳＷ１０２を制御するために、ＰＷＭ制御回路１０１と、デッドタイム制御回路１０２と、インバータ１０３と、バッファ１０４とを備える。ＰＷＭ制御回路１０１は、所望の出力電圧Ｖｏｕｔを発生するように変化するデューティ比を有する信号を出力する。
【０００７】
スイッチＳＷ１０１のゲート−ドレイン間には寄生容量Ｃｐ１０１が存在し、ソース−ドレイン間には寄生容量Ｃｐ１０２が存在する。同様に、スイッチＳＷ１０２のゲート−ドレイン間には寄生容量Ｃｐ１０３が存在し、ソース−ドレイン間には寄生容量Ｃｐ１０４が存在する。
【０００８】
図１４は、図１３のスイッチング電源装置の動作を説明するタイミングチャートである。以降、ロジック回路出力を、「Ｈ」（ハイレベル）及び「Ｌ」（ローレベル）として表す。図１４に示す動作の１周期は期間Ａ〜Ｆを含み、これらの期間を参照して図１３のスイッチング電源装置の動作を説明する。
【０００９】
図１４において、期間Ａでは、インバータ１０３の入力電圧はＨになり、インバータ１０３の出力電圧はＨからＬに遷移し始めり、一方、バッファ１０４の入力電圧及び出力電圧はＬのままである。スイッチＳＷ１０１のゲート−ソース間電圧がスイッチＳＷ１０１のしきい値電圧を超えると、スイッチＳＷ１０１がオンになり、スイッチＳＷ１０１のソース−ドレイン間に電流が流れ、ノードＬＸの電圧Ｖｌｘが増大し始める。その結果、スイッチＳＷ１０１のゲート−ドレイン間の寄生容量Ｃｐ１０１を介して流れる電流によりインバータ１０３の出力電圧が増大し、スイッチＳＷ１０１のゲート−ソース間電圧はスイッチＳＷ１０１のしきい値電圧付近で維持される。スイッチＳＷ１０１を駆動するためにインバータ１０３が出力できる電流は有限であるので、この電流がゲート−ドレイン間の寄生容量Ｃｐ１０１を介して流れる電流と釣り合い、このとき、スイッチＳＷ１０１のゲート−ソース間電圧がスイッチＳＷ１０１のしきい値電圧付近で維持される。また、スイッチＳＷ１０２のゲート−ドレイン間の寄生容量Ｃｐ１０３を介して流れる電流によりバッファ１０４の出力電圧も増大し、スイッチＳＷ１０２のゲート−ソース間電圧も増大する。スイッチＳＷ１０２のゲート−ソース間電圧がスイッチＳＷ１０２のしきい値電圧を超えると、スイッチＳＷ１０２に電流が流れる。これはセルフターンオンと呼ばれる。スイッチＳＷ１０１に流れる電流は、インダクタ電流Ｉｌｘと、寄生容量Ｃｐ１０１〜Ｃｐ１０４の充電電流とを含み、さらに、スイッチＳＷ１０２がセルフターンオンしている場合には、スイッチＳＷ１０２を流れる電流も含む。このとき、スイッチＳＷ１０１には、ドレイン−ソース電流とドレイン−ソース間電圧との積で表される損失が発生する。
【００１０】
ノードＬＸの電圧Ｖｌｘが増大して入力電圧Ｖｉｎに達したとき、期間Ａから期間Ｂに移行する。
【００１１】
期間Ｂでは、スイッチＳＷ１０２がオフし、スイッチＳＷ１０１がオンしている。このとき、スイッチＳＷ１０１には、そのオン抵抗と、インダクタ電流Ｉｌｘの二乗との積で表される損失が発生する。
【００１２】
期間Ｃでは、インバータ１０３の入力電圧はＬになり、インバータ１０３の出力電圧はＬからＨに遷移し始め、一方、バッファ１０４の入力電圧及び出力電圧はＬのままである。スイッチＳＷ１０１のゲート−ソース間電圧がスイッチＳＷ１０１のしきい値電圧を下回ると、スイッチＳＷ１０１がオフになり、ノードＬＸの電圧Ｖｌｘが減少し始める。その結果、スイッチＳＷ１０１のゲート−ドレイン間の寄生容量Ｃｐ１０１を介して流れる電流によりインバータ１０３の出力電圧が減少し、スイッチＳＷ１０１のゲート−ソース間電圧はスイッチＳＷ１０１のしきい値電圧付近で維持される。このとき、スイッチＳＷ１０１には、ドレイン−ソース電流とドレイン−ソース間電圧との積で表される損失が発生する。
【００１３】
ノードＬＸの電圧Ｖｌｘが減少して、ノードＬＸの電圧Ｖｌｘと接地電圧（０Ｖ）との電位差がスイッチＳＷ１０２のボディダイオードのしきい値電圧を超えたとき、期間Ｃから期間Ｄに移行する。
【００１４】
期間Ｄでは、スイッチＳＷ１０１，ＳＷ１０２の両方がオフしている。期間Ａ〜Ｃではインダクタ電流ＩｌｘはスイッチＳＷ１０１から供給されていたが、ノードＬＸの電圧Ｖｌｘと接地電圧との電位差がスイッチＳＷ１０２のボディダイオードのしきい値電圧を超えると、インダクタ電流Ｉｌｘは、スイッチＳＷ１０１に代わってスイッチＳＷ１０２から供給されるようになる。このとき、インダクタ電流ＩｌｘはスイッチＳＷ１０２のボディダイオードを流れている。この期間はデッドタイムと呼ばれる。このとき、スイッチＳＷ１０２には、ボディダイオードのしきい値電圧とインダクタ電流Ｉｌｘとの積で表される損失が発生する。
【００１５】
期間Ｅでは、バッファ１０４の入力電圧及び出力電圧はＨになり、一方、インバータ１０３の入力電圧はＬのままである。スイッチＳＷ１０２のゲート−ソース間電圧がスイッチＳＷ１０２のしきい値電圧を超えると、スイッチＳＷ１０２がオンになる。このとき、スイッチＳＷ１０２には、そのオン抵抗と、インダクタ電流Ｉｌｘの二乗との積で表される損失が発生する。一方、期間Ｅにおいて、スイッチＳＷ１０１はオフのままである。
【００１６】
スイッチＳＷ１０１がオフしてからスイッチＳＷ１０２がオンするまでの期間（すなわち期間Ｄ）の長さは、デッドタイム制御回路１０２により制御される。
【００１７】
期間Ｆでは、スイッチＳＷ１０１，ＳＷ１０２の両方がオフしている。このとき、インダクタ電流Ｉｌｘは、スイッチＳＷ１０２のボディダイオードを流れている。この期間はデッドタイムと呼ばれる。このとき、スイッチＳＷ１０２には、ボディダイオードのしきい値電圧とインダクタ電流Ｉｌｘとの積で表される損失が発生する。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
期間Ａ及びＣにおける損失は、スイッチング損失と呼ばれる。スイッチング損失とスイッチング周波数との積が平均損失となる。近年、スイッチング電源装置に使用する部品を小型化するため、数ＭＨｚ以上のスイッチング周波数が使用されている。高いスイッチング周波数を使用するスイッチング電源装置においては、その損失のうち、スイッチング損失が大きな割合を占める。
【００１９】
図１３のスイッチング電源装置では、スイッチＳＷ１０１を駆動するためにインバータ１０３が出力する電流を増大させることにより、ノードＬＸの電圧Ｖｌｘが増減するときのスルーレート（slew rate）を増大させ、これによって、期間Ａ及びＣの長さを短縮し、スイッチング損失を抑えることができる。しかしながら、一般に、ＭＯＳＦＥＴはゲート抵抗を有し、ゲート抵抗により遅延が発生するので、スイッチング損失をゼロにすることはできない。一方、スルーレートを増大させると、スイッチ１０２のセルフターンオンが発生し、スイッチＳＷ１０１，ＳＷ１０２を貫通して流れる電流による損失が増大する。さらには、スルーレートを増大させると、寄生容量Ｃｐ１０１，Ｃｐ１０２，Ｃｐ１０３，Ｃｐ１０４への充電電流のピークが増大する。
【００２０】
セルフターンオンの発生と、充電電流のピークの増大とによって、電磁ノイズが増大してしまう。電磁ノイズは、通信時に信号への外乱となり、また、周辺機器の誤動作を引き起こす。従って、近年においては、損失は大きくなるが、電磁ノイズを抑えるためにスルーレートを落とすほうが好まれる傾向にある。
【００２１】
上述のように、従来の方法では、スイッチング損失と電磁ノイズとはトレードオフの関係にあり、スイッチング周波数を高くすることでスイッチング電源装置に使用する部品を小型化すること、及びスイッチング電源装置自体を小型化することの妨げとなっている。
【００２２】
本発明の目的は、上記問題点を解決し、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることにある。
【課題を解決するための手段】
【００２３】
本発明の態様に係るスイッチング電源装置によれば、
同期整流方式で入力電圧を出力電圧に変換する非絶縁型のスイッチング電源装置において、上記スイッチング電源装置は、
インダクタと、
オンしたときに上記インダクタに流れる電流を増大させる第１のスイッチと、
オンしたときに上記インダクタに流れる電流を減少させる第２のスイッチと、
上記第１のスイッチを制御する第１の制御回路と、
上記第２のスイッチを制御する第２の制御回路と、
所望の出力電圧に対応する基準電圧を発生する基準電圧源とを備え、
上記第１及び第２のスイッチがオフのとき、上記第１及び第２のスイッチの間の中間ノードの電圧は、上記インダクタに順方向電流が流れると減少し、上記インダクタに逆方向電流が流れると増大し、
上記第１の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が増大して上記第１のスイッチの両端電位差が第１のしきい値以下になったとき、上記第１のスイッチをオンし、
上記第１のスイッチをオンしてから第１のオン時間が経過したとき、上記第１のスイッチをオフし、上記第１のオン時間は、上記出力電圧が上記基準電圧よりも小さいほど長くなり、
上記第２の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が減少して上記第２のスイッチの両端電位差が第２のしきい値以下になったとき、上記第２のスイッチをオンし、
上記第２のスイッチがオンのとき、かつ、上記第２のスイッチをオフした後で上記第１のスイッチの両端電位差が上記第１のしきい値以下になるまで上記中間ノードの電圧を増大させるのに十分な逆方向電流が上記インダクタに流れているとき、上記第２のスイッチをオフすることを特徴とする。
【発明の効果】
【００２４】
本発明の態様に係るスイッチング電源装置によれば、上記問題点を解決し、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態に係るスイッチング電源装置の構成を示すブロック図である。
【図２】図１のスイッチング電源装置の動作を説明するタイミングチャートである。
【図３】図１のスイッチング電源装置のインダクタ電流Ｉｌｘ及び出力電流Ｉｏｕｔを示す図である。
【図４】本発明の第１の実施形態の第１の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【図５】本発明の第１の実施形態の第２の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【図６】図５のスイッチング電源装置の動作を説明するタイミングチャートである。
【図７】本発明の第２の実施形態に係るスイッチング電源装置の構成を示すブロック図である。
【図８】図７のスイッチング電源装置の動作を説明するタイミングチャートである。
【図９】本発明の第２の実施形態の第１の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【図１０】本発明の第２の実施形態の第２の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【図１１】本発明の第３の実施形態に係るスイッチング電源装置の構成を示すブロック図である。
【図１２】図１１のスイッチング電源装置の動作を説明するタイミングチャートである。
【図１３】従来技術に係る同期整流方式かつ非絶縁型かつ降圧型のスイッチング電源装置の構成を示すブロック図である。
【図１４】図１３のスイッチング電源装置の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態に係る電力制御装置について説明する。各図面にわたって、同様の構成要素は同じ符号で示し、説明は省略する。
【００２７】
第１の実施形態．
図１は、本発明の第１の実施形態に係るスイッチング電源装置の構成を示すブロック図である。図１のスイッチング電源装置は、同期整流方式で入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する非絶縁型かつ降圧型のスイッチング電源装置である。図１のスイッチング電源装置は、入力電圧Ｖｉｎの電圧源と接地端子との間に直列接続されたハイサイドのスイッチＳＷ１及びローサイドのスイッチＳＷ２と、スイッチＳＷ１，ＳＷ２の間のノードＬＸと出力端子ＶＯＵＴとの間に接続されたインダクタＬ１と、ノードＬＸに接続されてインダクタＬ１とともに共振回路を構成するキャパシタＣ１と、出力端子ＶＯＵＴにおける出力電圧Ｖｏｕｔを平滑化するキャパシタＣ２とを備える。スイッチＳＷ１，ＳＷ１は、例えばＭＯＳＦＥＴである。また、スイッチＳＷ１，ＳＷ２は所定のオン抵抗を有し、これにより、電流が流れたときに両端電位差を生じる。出力端子ＶＯＵＴから発生する出力電流をＩｏｕｔとし、インダクタＬ１を流れるインダクタ電流をＩｌｘとし、ノードＬＸにおける電圧をＶｌｘとする。スイッチＳＷ１は、オンしたときにインダクタ電流Ｉｌｘを増大させ、一方、スイッチＳＷ２は、オンしたときにインダクタ電流Ｉｌｘを減少させる。
【００２８】
スイッチＳＷ１のゲート−ドレイン間には寄生容量Ｃｐ１が存在し、ソース−ドレイン間には寄生容量Ｃｐ２が存在する。同様に、スイッチＳＷ２のゲート−ドレイン間には寄生容量Ｃｐ３が存在し、ソース−ドレイン間には寄生容量Ｃｐ４が存在する。
【００２９】
スイッチＳＷ１，ＳＷ１の両方がオフのとき、ノードＬＸの電圧Ｖｌｘは、インダクタＬ１に順方向電流が流れると減少し、インダクタＬ１に逆方向電流が流れると増大する。
【００３０】
さらに、スイッチング電源装置は、スイッチＳＷ１を制御するための制御回路と、スイッチＳＷ２を制御するための制御回路とを備える。
【００３１】
スイッチＳＷ１の制御回路は、基準電圧源３と、比較器ＣＭＰ１，ＣＰＭ２と、フリップフロップＦＦ１と、インバータ１とを含む。基準電圧源３は、所望の出力電圧Ｖｏｕｔに対応する基準電圧Ｖｒｅｆ１を発生する。比較器ＣＭＰ１の反転入力端子には入力電圧Ｖｉｎが入力され、非反転入力端子にはノードＬＸの電圧Ｖｌｘが入力されている。比較器ＣＭＰ１の出力信号はフリップフロップＦＦ１のクロック（ＣＬＫ）端子に入力されている。比較器ＣＭＰ２の反転入力端子には基準電圧Ｖｒｅｆ１が入力され、非反転入力端子には出力電圧Ｖｏｕｔが入力されている。比較器ＣＭＰ２の出力信号はフリップフロップＦＦ１のリセット（Ｒ）端子に接続されている。フリップフロップＦＦ１の出力（Ｑ）信号はインバータ１に入力され、インバータ１の出力電圧はスイッチＳＷ１のゲートに印加される。
【００３２】
スイッチＳＷ１の制御回路は、スイッチＳＷ１，ＳＷ１の両方がオフのとき、かつ、ノードＬＸの電圧Ｖｌｘが増大してスイッチＳＷ１のソース−ドレイン間電圧が第１のしきい値（例えば０）以下になったとき、スイッチＳＷ１をオンする。図１のスイッチング電源装置では、ノードＬＸの電圧Ｖｌｘが入力電圧Ｖｉｎを超えたとき、スイッチＳＷ１がオンされる。また、スイッチＳＷ１の制御回路は、スイッチＳＷ１をオンしてから第１のオン時間が経過したとき、スイッチＳＷ１をオフする。第１のオン時間は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１よりも小さいほど長くなる。スイッチＳＷ１は、そのソース−ドレイン間電圧が小さいときにオン・オフされるので、ゼロボルトスイッチング（zero volt switching：ＺＶＳ）を実現することができる。
【００３３】
スイッチＳＷ２の制御回路は、基準電圧源４と、比較器ＣＭＰ３と、バッファ２とを含む。基準電圧源４は、スイッチＳＷ１がオフでありかつスイッチＳＷ２がオンであるとき、インダクタＬ１に所定の逆方向電流が流れることによって生じるスイッチＳＷ２のソース−ドレイン間電圧に対応する基準電圧Ｖｒｅｆ２を発生する。詳しくは、基準電圧Ｖｒｅｆ２は、スイッチＳＷ２をオフした後でスイッチＳＷ１のソース−ドレイン間電圧が第１のしきい値以下になるまで（すなわち、ノードＬＸの電圧Ｖｌｘが入力電圧Ｖｉｎを超えるまで）ノードＬＸの電圧Ｖｌｘを増大させるのに十分な逆方向電流がインダクタＬ１に流れているとき、インダクタ電流ＩｌｘがスイッチＳＷ２に流れることによって生じるスイッチＳＷ２のソース−ドレイン間電圧に対応する。さらに、基準電圧Ｖｒｅｆ２は、実質的にスイッチＳＷ２のゼロボルトスイッチングを実現できるときのスイッチＳＷ２のソース−ドレイン間電圧に対応する。比較器ＣＭＰ３の反転入力端子にはノードＬＸの電圧Ｖｌｘが入力され、非反転入力端子には基準電圧Ｖｒｅｆ２が入力されている。比較器ＣＭＰ３の出力信号はバッファ２に入力され、バッファ２の出力信号はスイッチＳＷ２のゲートに印加される。
【００３４】
スイッチＳＷ２の制御回路は、スイッチＳＷ１，ＳＷ１の両方がオフのとき、かつ、ノードＬＸの電圧Ｖｌｘが減少してスイッチＳＷ２のソース−ドレイン間電圧が基準電圧Ｖｒｅｆ２（第２のしきい値）以下になったとき、スイッチＳＷ２をオンする。また、スイッチＳＷ２の制御回路は、スイッチＳＷ２がオンのとき、かつ、スイッチＳＷ２をオフした後でスイッチＳＷ１のソース−ドレイン間電圧が第１のしきい値以下になるまでノードＬＸの電圧Ｖｌｘを増大させるのに十分な逆方向電流がインダクタＬ１に流れているとき、スイッチＳＷ２をオフする。スイッチＳＷ２は、そのソース−ドレイン間電圧が小さいときにオン・オフされるので、ゼロボルトスイッチングを実現することができる。
【００３５】
図２は、図１のスイッチング電源装置の動作を説明するタイミングチャートである。
【００３６】
図２において、ノードＬＸの電圧Ｖｌｘは、Ｈのとき及びＬのときに、インダクタ電流ＩｌｘとスイッチＳＷ１，ＳＷ２のオン抵抗とに起因して所定の傾きを有する。実際には、スイッチＳＷ１，ＳＷ２のオン抵抗は非常に小さいのでノードＬＸの電圧Ｖｌｘの傾きも非常に小さいが、ここでは説明のため、傾きを強調して表現している。
【００３７】
図２を参照し、インバータ１の出力電圧がＨからＬになる瞬間から説明を始める。ノードＬＸの電圧Ｖｌｘが入力電圧Ｖｉｎを超えると、比較器ＣＭＰ１の出力信号がＨになり、フリップフロップＦＦ１の出力信号がＨになり、インバータ１の出力電圧がＬになる。インバータ１の出力電圧がＬになると、スイッチＳＷ１がオンし、入力電圧Ｖｉｎの電圧源からスイッチＳＷ１を介してインダクタＬ１に電流が流れる。スイッチＳＷ１の制御回路は、スイッチＳＷ１をオンしてから所定のオン時間にわたってオンし続ける。スイッチＳＷ１のオン時間は、スイッチＳＷ１をオンしてから、出力電圧Ｖｏｕｔが増大して基準電圧Ｖｒｅｆ１より大きくなるまでの時間である。インダクタ電流Ｉｌｘが出力電流Ｉｏｕｔを超えると、出力電圧Ｖｏｕｔが増大し始める。出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１を超えると、比較器ＣＭＰ２の出力信号がＨになり、フリップフロップＦＦ１の出力信号がＬになり、インバータ１の出力電圧がＨになる。インバータ１の出力電圧がＨになると、スイッチＳＷ１がオフする。スイッチＳＷ１がオフすると、インダクタ電流ＩｌｘによりノードＬＸの電圧Ｖｌｘが引き下げられる。このとき、キャパシタＣ１によりノードＬＸの電圧Ｖｌｘのスルーレートは低下しているので、スイッチＳＷ１のドレイン−ゲート間の寄生容量Ｃｐ１を流れる電流は小さい。スイッチＳＷ１を駆動するためにインバータ１が出力する電流が寄生容量Ｃｐ１を流れる電流よりも大きいのであれば、寄生容量Ｃｐ１を流れる電流に起因してスイッチＳＷ１のゲート−ソース間電圧がスイッチＳＷ１のしきい値電圧を超えることはない。従って、ノードＬＸの電圧Ｖｌｘが遷移しているとき、スイッチＳＷ１は完全にオフである。すなわち、スイッチＳＷ１においてスイッチング損失は発生しない。
【００３８】
ノードＬＸの電圧Ｖｌｘが低下して基準電圧Ｖｒｅｆ２を下回ると、比較器ＣＭＰ３の出力信号がＨになり、バッファ２の出力電圧がＨになる。バッファ２の出力電圧がＨになると、スイッチＳＷ２がオンし、接地端子からスイッチＳＷ２を介してインダクタＬ１に電流が流れる。インダクタ電流Ｉｌｘがオン抵抗を有するスイッチＳＷ２を流れることにより、ノードＬＸの電圧Ｖｌｘは次第に増大する。ノードＬＸの電圧Ｖｌｘが基準電圧Ｖｒｅｆ２を超えると、比較器ＣＭＰ３の出力信号がＬになり、バッファ２の出力電圧がＬになる。バッファ２の出力電圧がＬになると、スイッチＳＷ２がオフする。スイッチＳＷ２がオフすると、インダクタ電流ＩｌｘによりノードＬＸの電圧Ｖｌｘが引き上げられる。このとき、キャパシタＣ１によりノードＬＸの電圧Ｖｌｘのスルーレートは低下しているので、スイッチＳＷ２のドレイン−ゲート間の寄生容量Ｃｐ３を流れる電流は小さい。スイッチＳＷ２を駆動するためにバッファ２が出力する電流が寄生容量Ｃｐ３を流れる電流よりも大きいのであれば、寄生容量Ｃｐ３を流れる電流に起因してスイッチＳＷ２のゲート−ソース間電圧がスイッチＳＷ２のしきい値電圧を超えることはない。従って、ノードＬＸの電圧Ｖｌｘが遷移しているとき、スイッチＳＷ２は完全にオフである。すなわち、スイッチＳＷ２のセルフターンオンは発生せず、スイッチＳＷ２のスイッチング損失は発生しない。
【００３９】
図３は、図１のスイッチング電源装置のインダクタ電流Ｉｌｘ及び出力電流Ｉｏｕｔを示す図である。図３は、図１の出力端子ＶＯＵＴに接続された負荷の消費電流が変動するときのインダクタ電流Ｉｌｘ及び出力電流Ｉｏｕｔを示す。インダクタ電流Ｉｌｘの下限は、比較器ＣＭＰ３によって基準電圧Ｖｒｅｆ２に基づいて決定されるので、常に同じ大きさになる。そのため、スイッチング電源装置が負荷の消費電流の増大に追従するためには、インダクタ電流Ｉｌｘのピークを増大させるように制御する必要がある。ただし、インダクタ電流Ｉｌｘの傾きは一定であるので、インダクタ電流Ｉｌｘのピークが増大すると、インダクタ電流Ｉｌｘが変動する周波数が下がる。また、インダクタ電流Ｉｌｘのピークすると、インダクタ電流Ｉｌｘが変動する周波数が上がる。このような制御方式はＰＦＭ制御と呼ばれ、シンプルな構成で実現可能である。
【００４０】
図１のスイッチング電源装置によれば、スイッチング損失は発生せず、スイッチＳＷ１，ＳＷ２のオン抵抗とスイッチＳＷ１，ＳＷ２を流れる電流の二乗との積で表される損失のみが発生する。そのため、スイッチング周波数を増大しても損失は増大せず、図１のスイッチング電源装置は、非常に高いスイッチング周波数で動作することが可能となる。また、スイッチＳＷ１，ＳＷ２の寄生容量Ｃｐ１〜Ｃｐ４への急激な充電が行われないので、電磁ノイズも非常に低いレベルに抑えることができる。
【００４１】
以上説明したように、図１のスイッチング電源装置によれば、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることができる。
【００４２】
なお、スイッチＳＷ１，ＳＷ２を駆動するためにインバータ１及びバッファ２が出力する電流が十分に大きいとき、かつ、スイッチＳＷ１，ＳＷ２のゲート抵抗が低いとき、ノードＬＸの電圧Ｖｌｘが遷移しているとき、スイッチＳＷ１，ＳＷ２の両方を完全にオフのままにすることができる。従って、スイッチＳＷ１，ＳＷ２のゲート−ソース間電圧がスイッチＳＷ１，ＳＷ２のしきい値電圧付近で維持されたり、スイッチＳＷ１，ＳＷ２がセルフターンオンしたりする懸念がないので、キャパシタＣ１を除去してもよい。また、スイッチＳＷ１，ＳＷ２のドレイン−ソース間の寄生容量Ｃｐ２，Ｃｐ４が大きい場合、キャパシタＣ１と同様の効果を持つので、キャパシタＣ１を除去してもよい。
【００４３】
また、図１のスイッチング電源装置において、スイッチＳＷ２の制御回路は、スイッチＳＷ２のオン抵抗によって生じるスイッチＳＷ２のソース−ドレイン間電圧を検出することにより、インダクタＬ１の逆方向電流の大きさを検出している。代替として、スイッチング電源装置は、インダクタＬ１に直列接続されたセンス抵抗をさらに備え、センス抵抗の両端電位差を検出することにより、インダクタＬ１の逆方向電流の大きさを検出してもよい。
【００４４】
また、出力電圧Ｖｏｕｔは、比較器ＣＭＰ２の非反転入力端子に入力される前に分圧されてもよい。比較器ＣＭＰ２に入力される出力電圧Ｖｏｕｔ及び基準電圧Ｖｒｅｆ１のうち、基準電圧Ｖｒｅｆ１は固定値であるが、出力電圧Ｖｏｕｔは、ユーザー設定により決定された電圧値を有するように帰還抵抗により分圧されてもよい。
【００４５】
図４は、本発明の第１の実施形態の第１の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【００４６】
図４のスイッチング電源装置において、スイッチＳＷ１の制御回路は、図１のスイッチＳＷ１の制御回路の構成要素に加えて、電圧シフト回路１１、インバータ１２、及びＡＮＤ回路１３を備える。電圧シフト回路１１は、入力電圧Ｖｉｎを基準電圧Ｖｒｅｆ１１だけ減少させて、比較器ＣＭＰ１の反転入力端子に入力する。基準電圧Ｖｒｅｆ１１は、スイッチＳＷ１がオフでありかつスイッチＳＷ２がオンであるとき、インダクタＬ１に所定の順方向電流が流れることによって生じるスイッチＳＷ１のソース−ドレイン間電圧に対応する。詳しくは、基準電圧Ｖｒｅｆ１１は、スイッチＳＷ１をオフした後でスイッチＳＷ２のソース−ドレイン間電圧が第２のしきい値以下になるまで（すなわち、ノードＬＸの電圧Ｖｌｘが基準電圧Ｖｒｅｆ２より小さくなるまで）ノードＬＸの電圧Ｖｌｘを減少させるのに十分な順方向電流がインダクタＬ１に流れているとき、インダクタ電流ＩｌｘがスイッチＳＷ１に流れることによって生じるスイッチＳＷ１のソース−ドレイン間電圧に対応する。さらに、基準電圧Ｖｒｅｆ１１は、実質的にスイッチＳＷ１のゼロボルトスイッチングを実現できるときのスイッチＳＷ１のソース−ドレイン間電圧に対応する。比較器ＣＭＰ２の出力信号はＡＮＤ回路１３の一方の入力端子に入力され、ＡＮＤ回路１３の他方の入力端子には、比較器ＣＭＰ１の出力信号がインバータ１２を介して入力される。ＡＮＤ回路１３の出力信号はフリップフロップＦＦ１のリセット端子に入力される。
【００４７】
図４のスイッチング電源装置の他の部分は、図１のスイッチング電源装置と同様に構成される。
【００４８】
スイッチＳＷ１の制御回路は、スイッチＳＷ１，ＳＷ１の両方がオフのとき、かつ、ノードＬＸの電圧Ｖｌｘが増大してスイッチＳＷ１のソース−ドレイン間電圧がＶｒｅｆ１１（第１のしきい値）以下になったとき、スイッチＳＷ１をオンする。図４のスイッチング電源装置では、ノードＬＸの電圧Ｖｌｘが電圧Ｖｉｎ−Ｖｒｅｆ１１を超えたとき、スイッチＳＷ１がオンされる。また、スイッチＳＷ１の制御回路は、スイッチＳＷ１がオンのとき、かつ、出力電圧Ｖｏｕｔが増大して基準電圧Ｖｒｅｆ１より大きくなったとき、かつ、スイッチＳＷ１をオフした後でスイッチＳＷ２のソース−ドレイン間電圧が第２のしきい値以下になるまでノードＬＸの電圧Ｖｌｘを減少させるのに十分な順方向電流がインダクタＬ１に流れているとき、スイッチＳＷ１をオフする。スイッチＳＷ１は、そのソース−ドレイン間電圧が小さいときにオン・オフされるので、ゼロボルトスイッチングを実現することができる。
【００４９】
図４のスイッチング電源装置において、スイッチＳＷ２の制御回路は、図１のスイッチＳＷ２の制御回路と同様に動作する。
【００５０】
図４のスイッチング電源装置によれば、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることができる。また、図４のスイッチング電源装置によれば、インダクタＬ１の順方向電流を検出することにより、スイッチＳＷ１をオフした後で、スイッチＳＷ２のゼロボルトスイッチングを実施可能な状態を確実に実現することができるので、スイッチＳＷ１，ＳＷ２の誤動作（例えば、スイッチＳＷ１をオフした後で、スイッチＳＷ２がオンされないこと）を防止することができる。
【００５１】
図４のスイッチング電源装置において、スイッチＳＷ１の制御回路は、スイッチＳＷ１のオン抵抗によって生じるスイッチＳＷ１のソース−ドレイン間電圧を検出することにより、インダクタＬ１の順方向電流の大きさを検出している。代替として、スイッチング電源装置は、インダクタＬ１に直列接続されたセンス抵抗をさらに備え、センス抵抗の両端電位差を検出することにより、インダクタＬ１の順方向電流の大きさを検出してもよい。
【００５２】
また、図４のスイッチング電源装置において、電圧シフト回路１１を設けることに代えて、基準電圧Ｖｒｅｆ１１に等しいオフセット電圧を比較器ＣＭＰ１に設定してもよい。
【００５３】
図５は、本発明の第１の実施形態の第２の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【００５４】
図１のスイッチング電源装置では、スイッチＳＷ１のオン時間を決定するために、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆ１とを比較器ＣＭＰ２により直接に比較していたので、出力電圧Ｖｏｕｔはある程度のリプルを含む必要がある。スイッチング周波数を増大させた場合、出力電圧Ｖｏｕｔのリプルが非常に小さくなり、スイッチング電源装置が誤動作する可能性がある。
【００５５】
図５のスイッチング電源装置において、スイッチＳＷ１の制御回路は、図１のスイッチＳＷ１の制御回路と同様に構成され、さらに、図１の比較器ＣＭＰ２に代えて、誤差増幅器ＡＭＰ２１、比較器ＣＭＰ２１、スイッチＳＷ２１、抵抗Ｒ２１、キャパシタＣ２１，Ｃ２２、及び定電流源２２を備える。誤差増幅器ＡＭＰ２１の非反転入力端子には基準電圧Ｖｒｅｆ１が入力され、反転入力端子には出力電圧Ｖｏｕｔが入力されている。誤差増幅器ＡＭＰ２１の出力端子は、抵抗Ｒ２１及びキャパシタＣ２１を介して接地されている。抵抗Ｒ２１及びキャパシタＣ２１は位相補償回路として機能する。誤差増幅器ＡＭＰ２１の出力信号は、基準電圧Ｖｒｅｆ１及び出力電圧Ｖｏｕｔの間の誤差電圧Ｖｅｒｒｏｒとして、比較器ＣＭＰ２１の反転入力端子に入力される。さらに、誤差増幅器ＡＭＰ２１の出力信号を、トランスコンダクタンスアンプにより増幅してもよい。また、定電流源２２はキャパシタＣ２２を介して接地されている。定電流源２２及びキャパシタＣ２２の間のノードは、スイッチＳＷ２１を介して接地されるとともに、比較器ＣＭＰ２１の非反転入力端子に接続される。スイッチＳＷ２１のゲートにはインバータ１の出力電圧が入力され、スイッチＳＷ２１は、インバータ１の出力電圧がＨのときオンされ、インバータ１の出力電圧がＬのときオフされる。定電流源２２及びキャパシタＣ２２の間のノードには、三角波又はノコギリ波の波形を有するスロープ電圧Ｖｓｌｏｐｅが発生する。比較器ＣＭＰ２１の出力信号はフリップフロップＦＦ１のリセット端子に入力される。図５のスイッチング電源装置において、スイッチＳＷ１の制御回路は、誤差電圧Ｖｅｒｒｏｒ及びスロープ電圧Ｖｓｌｏｐｅに基づいてスイッチＳＷ１のオン時間を決定する。スイッチＳＷ１のオン時間は、スイッチＳＷ１をオンしてからキャパシタＣ２２に充電し、キャパシタＣ２２の両端電位差（すなわちスロープ電圧Ｖｓｌｏｐｅ）が誤差電圧Ｖｅｒｒｏｒに達するまでの時間である。
【００５６】
図５のスイッチング電源装置の他の部分は、図１のスイッチング電源装置と同様に構成される。
【００５７】
図６は、図５のスイッチング電源装置の動作を説明するタイミングチャートである。ノードＬＸの電圧Ｖｌｘが入力電圧Ｖｉｎを超えると、比較器ＣＭＰ１の出力信号がＨになり、フリップフロップＦＦ１の出力信号がＨになり、インバータ１の出力電圧がＬになり、スイッチＳＷ１がオンする。また、インバータ１の出力電圧がＬになると、スイッチＳＷ２１がオフし、定電流源２２によりキャパシタＣ２２に電荷が充電され、スロープ電圧Ｖｓｌｏｐｅが増大する。スロープ電圧Ｖｓｌｏｐｅが誤差電圧Ｖｅｒｒｏｒを超えると、比較器ＣＭＰ２１の出力信号がＨになり、フリップフロップＦＦ１の出力信号がＬになり、インバータ１の出力電圧がＨになり、スイッチＳＷ１がオフする。インバータ１の出力電圧がＨになると、スイッチＳＷ２１がオンになり、スロープ電圧Ｖｓｌｏｐｅが接地電圧に引き下げられる。
【００５８】
また、誤差電圧Ｖｅｒｒｏｒは、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆ１よりも低くなると増大し、高くなると低下する。誤差電圧Ｖｅｒｒｏｒが増大するとスイッチＳＷ１のオン時間が長くなり、低下するとスイッチＳＷ１のオン時間が短くなる。
【００５９】
図５のスイッチング電源装置によれば、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることができる。また、図５のスイッチング電源装置によれば、誤差電圧Ｖｅｒｒｏｒ及びスロープ電圧Ｖｓｌｏｐｅに基づいてスイッチＳＷ１のオン時間を決定することにより、出力電圧Ｖｏｕｔのリプルに依存することなく、出力電圧Ｖｏｕｔの平均電圧を基準電圧Ｖｒｅｆ１に追従させることができる。
【００６０】
第２の実施形態．
図７は、本発明の第２の実施形態に係るスイッチング電源装置の構成を示すブロック図である。
【００６１】
第１の実施形態に係るスイッチング電源装置ではＰＦＭ制御を用いているので、スイッチング周波数が変動する。一方、第２の実施形態に係るスイッチング電源装置は、スイッチング周波数を一定にするために、スイッチＳＷ１のオン時間の長さを固定し、インダクタ電流Ｉｌｘの下限を変動させるように制御する。スイッチＳＷ１，ＳＷ１のオン抵抗がゼロであるという理想条件では、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが決定されると、デューティ比が決まる。そのため、スイッチＳＷ１のオン時間が一定であれば、スイッチＳＷ１のオフ時間も一定になる。すなわち、第２の実施形態に係るスイッチング電源装置では、スイッチング電源装置の動作の一周期の長さを一定とすることにより、スイッチング周波数を一定にする。
【００６２】
図７のスイッチング電源装置において、スイッチＳＷ１の制御回路は、電圧シフト回路１１、比較器ＣＭＰ１、パルス生成回路３１、及びインバータ１とを含む。図７の電圧シフト回路１１、比較器ＣＭＰ１、及びインバータ１は、図１及び図４のスイッチング電源装置と同様に構成される。比較器ＣＭＰ１の出力信号はパルス生成回路３１に入力され、パルス生成回路３１の出力信号はインバータ１に入力される。パルス生成回路３１は、比較器ＣＭＰ１の出力信号がＨになると、その出力信号を予め決められた第１のオン時間にわたってＨにする。
【００６３】
スイッチＳＷ１の制御回路は、スイッチＳＷ１，ＳＷ１の両方がオフのとき、かつ、ノードＬＸの電圧Ｖｌｘが増大してスイッチＳＷ１のソース−ドレイン間電圧が第１のしきい値（例えばＶｒｅｆ１１）以下になったとき、スイッチＳＷ１をオンする。また、スイッチＳＷ１の制御回路は、スイッチＳＷ１をオンしてから予め決められた第１のオン時間が経過したとき、スイッチＳＷ１をオフする。スイッチＳＷ１は、そのソース−ドレイン間電圧が小さいときにオン・オフされるので、ゼロボルトスイッチングを実現することができる。
【００６４】
図７のスイッチング電源装置において、スイッチＳＷ２の制御回路は、基準電圧源３、誤差増幅器ＡＭＰ２１、抵抗Ｒ２１、キャパシタＣ２１、電圧シフト回路３２、比較器ＣＭＰ３、及びバッファ２を含む。図７の基準電圧源３、誤差増幅器ＡＭＰ２１、抵抗Ｒ２１、キャパシタＣ２１、比較器ＣＭＰ３、及びバッファ２は、図１及び図５のスイッチング電源装置と同様に構成される。電圧シフト回路３２は、誤差電圧Ｖｅｒｒｏｒを基準電圧Ｖｒｅｆ３１だけ増大させて、比較器ＣＭＰ３の非反転入力端子に入力する。誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和は、スイッチＳＷ１がオフでありかつスイッチＳＷ２がオンであるとき、インダクタＬ１に所定の逆方向電流が流れることによって生じるスイッチＳＷ２のソース−ドレイン間電圧に対応する。詳しくは、誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和は、スイッチＳＷ２をオフした後でスイッチＳＷ１のソース−ドレイン間電圧が第１のしきい値（例えばＶｒｅｆ１１）以下になるまでノードＬＸの電圧Ｖｌｘを増大させるのに十分な逆方向電流がインダクタＬ１に流れているとき、インダクタ電流ＩｌｘがスイッチＳＷ２に流れることによって生じるスイッチＳＷ２のソース−ドレイン間電圧に対応する。さらに、誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和は、実質的にスイッチＳＷ２のゼロボルトスイッチングを実現できるときのスイッチＳＷ２のソース−ドレイン間電圧に対応する。
【００６５】
スイッチＳＷ２の制御回路は、スイッチＳＷ１，ＳＷ１の両方がオフのとき、かつ、ノードＬＸの電圧Ｖｌｘが減少してスイッチＳＷ２のソース−ドレイン間電圧が誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和（第２のしきい値）以下になったとき、スイッチＳＷ２をオンする。また、スイッチＳＷ２の制御回路は、スイッチＳＷ２をオンしてから第２のオン時間が経過したとき、スイッチＳＷ２をオフする。第２のオン時間は、出力電圧が基準電圧よりも小さいほど短くなる。スイッチＳＷ２は、そのソース−ドレイン間電圧が小さいときにオン・オフされるので、ゼロボルトスイッチングを実現することができる。
【００６６】
また、スイッチＳＷ２の制御回路は、スイッチＳＷ２をオンしてから第２のオン時間が経過したとき、かつ、スイッチＳＷ２をオフした後でスイッチＳＷ１のソース−ドレイン間電圧が第１のしきい値以下になるまでノードＬＸの電圧Ｖｌｘを増大させるのに十分な逆方向電流がインダクタＬ１に流れているとき、スイッチＳＷ２をオフしてもよい。
【００６７】
図８は、図７のスイッチング電源装置の動作を説明するタイミングチャートである。
【００６８】
ノードＬＸの電圧Ｖｌｘが電圧Ｖｉｎ−Ｖｒｅｆ１１を超えたとき、比較器ＣＭＰ１の出力信号がＨになり、パルス生成回路３１の出力信号が予め決められた第１のオン時間にわたってＨになり、スイッチＳＷ１が第１のオン時間にわたってオンする。第１のオン時間が経過すると、パルス生成回路３１の出力信号がＬになり、スイッチＳＷ１がオフする。スイッチＳＷ１がオフすると、インダクタ電流ＩｌｘによりノードＬＸの電圧Ｖｌｘが引き下げられる。ノードＬＸの電圧Ｖｌｘが誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和を下回ると、比較器ＣＭＰ３の出力信号がＨになり、スイッチＳＷ２がオンする。スイッチＳＷ２がオンし、ノードＬＸの電圧Ｖｌｘが誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和を上回ると、比較器ＣＭＰ３の出力信号がＬになり、スイッチＳＷ２がオフする。スイッチＳＷ２がオフすると、インダクタ電流ＩｌｘによりノードＬＸの電圧Ｖｌｘが引き上げられる。ノードＬＸの電圧Ｖｌｘが電圧Ｖｉｎ−Ｖｒｅｆ１１を超えると、再びスイッチＳＷ１がオンする。
【００６９】
出力電流Ｉｏｕｔが増大すると、出力電圧Ｖｏｕｔが低下し、誤差電圧Ｖｅｒｒｏｒが低下する。誤差電圧Ｖｅｒｒｏｒが低下すると、誤差電圧Ｖｅｒｒｏｒと基準電圧Ｖｒｅｆ３１との和が低下し、結果的に、インダクタＬ１の逆方向電流を減少させる。このように、インダクタＬ１の逆方向電流を減少させることにより、インダクタ電流Ｉｌｘを出力電流Ｉｏｕｔに追従させることができる。
【００７０】
なお、インダクタ電流Ｉｌｘが出力電流Ｉｏｕｔに追従する遷移時には、スイッチＳＷ２のオフ時間の長さが変動するので、スイッチング周波数が変動する。
【００７１】
図７のスイッチング電源装置によれば、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることができる。また、図７のスイッチング電源装置は、スイッチＳＷ１が予め決められたオン時間を有するので、一定のスイッチング周波数で動作することができる。
【００７２】
また、図７のスイッチング電源装置において、スイッチＳＷ２の制御回路は、スイッチＳＷ２のオン抵抗によって生じるスイッチＳＷ２のソース−ドレイン間電圧を検出することにより、インダクタＬ１の逆方向電流の大きさを検出している。代替として、スイッチング電源装置は、インダクタＬ１に直列接続されたセンス抵抗をさらに備え、センス抵抗の両端電位差を検出することにより、インダクタＬ１の逆方向電流の大きさを検出してもよい。
【００７３】
また、図７のスイッチング電源装置において、電圧シフト回路３２を設けることに代えて、基準電圧Ｖｒｅｆ３１に等しいオフセット電圧を比較器ＣＭＰ３に設定してもよい。また、基準電圧Ｖｒｅｆ３１は比較器ＣＭＰ３の非反転入力信号の最小電圧を保証するためのものであるので、誤差電圧Ｖｅｒｒｏｒを基準電圧Ｖｒｅｆ３１でクランプしてもよい。
【００７４】
図９は、本発明の第２の実施形態の第１の変形例に係るスイッチング電源装置の構成を示すブロック図である。
【００７５】
上述のように、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔが決まった値を有し、オン抵抗がゼロであれば、スイッチング周波数は一定になるが、実際には、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔはバラつきを持ち、オン抵抗はゼロではない。そのため、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの変動に応じて、また、負荷の消費電流の変動に応じて、スイッチング周波数は変動する。
【００７６】
図９のスイッチング電源装置は、図７のスイッチング電源装置の構成に加えて、固定の周波数を有する発振信号を生成する発振器３３と、発振信号の周波数と出力端子ＶＯＵＴにおける出力信号の周波数とを比較する位相比較器３４とをさらに備え、図７のパルス生成回路３１に代えて、位相比較器３４による位相の比較結果に基づいて動作するパルス生成回路３１Ａを備えている。パルス生成回路３１Ａは、出力信号の周波数が発振信号の周波数より高いとき、第１のオン時間を延長し、出力信号の周波数が発振信号の周波数より低いとき、第１のオン時間を短縮する。
【００７７】
図９のスイッチング電源装置によれば、同期整流方式かつ非絶縁型のスイッチング電源装置において、スイッチング損失及び電磁ノイズの両方を抑えることができる。また、図９のスイッチング電源装置によれば、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの変動又は負荷の消費電流の変動が存在する場合に、一定のスイッチング周波数を維持することができる。
【００７８】
図１０は、本発明の第２の実施形態の第２の変形例に係るスイッチング電源装置の構成を示すブロック図である。図１０のスイッチング電源装置は、図７のスイッチング電源装置に基づいて、ブートストラップ方式のスイッチング電源装置として構成されている。ブートストラップ方式のスイッチング電源装置では、ハイサイドスイッチとして、Ｐｃｈ  ＭＯＳＦＥＴよりも大きな電流を流すことができるＮｃｈ  ＭＯＳＦＥＴを使用可能である。そのため、ブートストラップ方式は、比較的高い入力電圧で動作するスイッチング電源装置では一般的に使用される制御方法である。
【００７９】
図１０のスイッチング電源装置は、Ｐｃｈ  ＭＯＳＦＥＴである図７のスイッチＳＷ１に代えて、Ｎｃｈ  ＭＯＳＦＥＴであるスイッチＳＷ４１を備え、また、図７のインバータ１に代えてバッファ４１を備える。スイッチＳＷ４１の制御回路を４３とし、スイッチＳＷ２の制御回路を４４とする。さらに、図１０のスイッチング電源装置は、高い入力電圧Ｖｉｎを降圧するレギュレータ４２を備え、また、レギュレータ４２の出力端子とノードＬＺとの間に直列接続されたダイオードＤ４１（ブートストラップダイオード）及びキャパシタＣ４１（ブートストラップキャパシタ）を備える。スイッチＳＷ４１の制御回路４３は、ダイオードＤ４１及びキャパシタＣ４１の間のノードの電圧を電源電圧とし、ノードＬＸの電圧Ｖｌｘを基準電圧とする。スイッチＳＷ２の制御回路４４は、レギュレータ４２の出力電圧（降圧された電圧）を電源電圧とし、接地電圧を基準電圧とする。
【００８０】
レギュレータ４２の出力電圧がノードＬＸの電圧Ｖｌｘよりも高いとき、レギュレータ４２はダイオードＤ４１を介してキャパシタＣ４１に充電し、レギュレータ４２の出力電圧がノードＬＸの電圧Ｖｌｘよりも低いとき、ダイオードＤ４１はオフする。レギュレータ４２の出力電圧がノードＬＸの電圧Ｖｌｘよりも低いときであっても、キャパシタＣ４１の両端電位差は、ほぼレギュレータ４２の出力電圧に等しくなる。
【００８１】
スイッチＳＷ４１の制御回路４３及びスイッチＳＷ２の制御回路４４は、レギュレータ４２の出力電圧（降圧された電圧）を電源電圧としているので、高速で集積度の高い低耐圧の素子を用いて構成可能である。
【００８２】
従来技術のブートストラップ方式のスイッチング電源装置では、ハイサイドスイッチ及びローサイドスイッチの各制御回路は、降圧された電圧を電源とし、接地電圧を基準電圧としていた。そのため、ハイサイドスイッチの制御回路の出力信号をハイサイドスイッチのゲートに印加するときには、レベルシフタが必要であるが、レベルシフタは高耐圧素子で構成する必要がある。高耐圧素子は、スイッチを駆動するために出力できる電流が少ないので、動作速度の低下を招き、高周波化の妨げとなる。また、高耐圧素子はサイズが大きくなるので、集積度が低下する。一方、図１０のスイッチング電源装置では、スイッチＳＷ４１の制御回路は全て低耐圧素子を用いて構成されるので、高速で動作させることができ、高い入力電圧Ｖｉｎで動作するスイッチング電源装置であってもスイッチング周波数の高周波化を容易に実現できる。
【００８３】
第３の実施形態．
図１１は、本発明の第３の実施形態に係るスイッチング電源装置の構成を示すブロック図である。第１及び第２の実施形態のスイッチング電源装置は降圧型スイッチング電源装置であった。図１１のスイッチング電源装置は、図７のスイッチング電源装置に基づいて、降圧型のスイッチング電源装置として構成されている。
【００８４】
図１１のスイッチング電源装置は、入力電圧Ｖｉｎの電圧源と接地端子との間に直列接続されたインダクタＬ１及びスイッチＳＷ５１と、インダクタＬ１及びスイッチＳＷ５１の間のノードＬＸと出力端子ＶＯＵＴとの間に接続されたスイッチＳＷ５２と、ノードＬＸに接続されてインダクタＬ１とともに共振回路を構成するキャパシタＣ１と、出力端子ＶＯＵＴにおける出力電圧Ｖｏｕｔを平滑化するキャパシタＣ２とを備える。スイッチＳＷ１，ＳＷ１は、例えばＭＯＳＦＥＴである。また、スイッチＳＷ１，ＳＷ２は所定のオン抵抗を有し、これにより、電流が流れたときに両端電位差を生じる。出力端子ＶＯＵＴから発生する出力電流をＩｏｕｔとし、インダクタＬ１を流れるインダクタ電流をＩｌｘとし、ノードＬＸにおける電圧をＶｌｘとする。
【００８５】
スイッチＳＷ５１，ＳＷ５２には、図７のスイッチＳＷ１，ＳＷ２と同様に寄生容量を有するが、図１１では図示を省略する。
【００８６】
さらに、スイッチング電源装置は、スイッチＳＷ５１を制御するための制御回路と、スイッチＳＷ５２を制御するための制御回路５４とを備える。
【００８７】
図１１のスイッチング電源装置において、スイッチＳＷ５１の制御回路は、基準電圧源５１、比較器ＣＭＰ１、パルス生成回路３１、及びバッファ５２とを含む。図１１のスイッチング電源装置において、比較器ＣＭＰ１及びパルス生成回路３１は、図７のスイッチング電源装置と同様に構成される。基準電圧源５１は、図７の電圧シフト回路１１によって使用されるものと同様の基準電圧Ｖｒｅｆ１１を生成する。
【００８８】
図１１のスイッチング電源装置において、スイッチＳＷ５２の制御回路は、基準電圧源３、誤差増幅器ＡＭＰ２１、抵抗Ｒ２１、キャパシタＣ２１、電圧シフト回路３２、比較器ＣＭＰ３、及びインバータ５３を含む。図１１のスイッチング電源装置において、基準電圧源３、誤差増幅器ＡＭＰ２１、抵抗Ｒ２１、キャパシタＣ２１、及び比較器ＣＭＰ３は、図７のスイッチング電源装置と同様に構成される。電圧シフト回路３２は、誤差電圧Ｖｅｒｒｏｒを基準電圧Ｖｒｅｆ３１だけ減少させて、比較器ＣＭＰ３の非反転入力端子に入力する。また、スイッチＳＷ５２の制御回路は、出力電圧Ｖｏｕｔを電源電圧とする。
【００８９】
図１２は、図１１のスイッチング電源装置の動作を説明するタイミングチャートである。
【００９０】
ノードＬＸの電圧Ｖｌｘが基準電圧Ｖｒｅｆ１１より低くなると、比較器ＣＭＰ１の出力信号がＨになり、パルス生成回路３１の出力信号が予め決められたオン時間にわたってＨになり、スイッチＳＷ５１がそのオン時間にわたってオンする。スイッチＳＷ５１のオン時間が経過すると、パルス生成回路３１の出力信号がＬになり、スイッチＳＷ５１がオフする。スイッチＳＷ５１がオフすると、インダクタ電流ＩｌｘがノードＬＸの電圧Ｖｌｘを引き上げ、ノードＬＸの電圧Ｖｌｘが電圧Ｖｅｒｒｏｒ−Ｖｒｅｆ３１を上回ると、比較器ＣＭＰ３の出力信号がＨになり、スイッチＳＷ５２がオンする。スイッチＳＷ５２がオンし、ノードＬＸの電圧Ｖｌｘが電圧Ｖｅｒｒｏｒ−Ｖｒｅｆ３１を下回ると、比較器ＣＭＰ３の出力信号がＬになり、スイッチＳＷ５２がオフする。スイッチＳＷ５２がオフすると、インダクタＬ１を流れる逆方向電流がノードＬＸの電圧Ｖｌｘを引き下げ、ノードＬＸの電圧Ｖｌｘが基準電圧Ｖｒｅｆ１１より低くなると、再びスイッチＳＷ５１がオンする。出力電流Ｉｏｕｔが増大すると、出力電圧Ｖｏｕｔが低下し、誤差電圧Ｖｅｒｒｏｒが増大する。誤差電圧Ｖｅｒｒｏｒが増大すると、電圧Ｖｅｒｒｏｒ−Ｖｒｅｆ３１が増大し、インダクタＬ１の逆方向電流を減少させる。このように、インダクタＬ１の逆方向電流を減少させることにより、インダクタ電流Ｉｌｘを出力電流Ｉｏｕｔに追従させることができる。
【００９１】
なお、インダクタ電流Ｉｌｘが出力電流Ｉｏｕｔに追従する遷移時には、スイッチＳＷ５２のオフ時間の長さが変動するので、スイッチング周波数が変動する。
【００９２】
上述のように、本発明の原理は、同期整流方式のスイッチング電源装置であれば昇圧型のスイッチング電源装置にも容易に適用可能である。また、本発明の原理は、昇降圧型のスイッチング電源装置又は反転型のスイッチング電源装置にも適用可能である。
【００９３】
本発明の各態様に係るスイッチング電源装置は、以下のように構成される。
【００９４】
本発明の第１の態様に係るスイッチング電源装置によれば、
同期整流方式で入力電圧を出力電圧に変換する非絶縁型のスイッチング電源装置において、上記スイッチング電源装置は、
インダクタと、
オンしたときに上記インダクタに流れる電流を増大させる第１のスイッチと、
オンしたときに上記インダクタに流れる電流を減少させる第２のスイッチと、
上記第１のスイッチを制御する第１の制御回路と、
上記第２のスイッチを制御する第２の制御回路と、
所望の出力電圧に対応する基準電圧を発生する基準電圧源とを備え、
上記第１及び第２のスイッチがオフのとき、上記第１及び第２のスイッチの間の中間ノードの電圧は、上記インダクタに順方向電流が流れると減少し、上記インダクタに逆方向電流が流れると増大し、
上記第１の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が増大して上記第１のスイッチの両端電位差が第１のしきい値以下になったとき、上記第１のスイッチをオンし、
上記第１のスイッチをオンしてから第１のオン時間が経過したとき、上記第１のスイッチをオフし、上記第１のオン時間は、上記出力電圧が上記基準電圧よりも小さいほど長くなり、
上記第２の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が減少して上記第２のスイッチの両端電位差が第２のしきい値以下になったとき、上記第２のスイッチをオンし、
上記第２のスイッチがオンのとき、かつ、上記第２のスイッチをオフした後で上記第１のスイッチの両端電位差が上記第１のしきい値以下になるまで上記中間ノードの電圧を増大させるのに十分な逆方向電流が上記インダクタに流れているとき、上記第２のスイッチをオフすることを特徴とする。
【００９５】
本発明の第２の態様に係るスイッチング電源装置によれば、本発明の第１の態様に係るスイッチング電源装置において、上記第２の制御回路は、上記第２のスイッチのオン抵抗によって生じる上記第２のスイッチの両端電位差又は上記インダクタに直列接続されたセンス抵抗の両端電位差を検出することにより、上記インダクタの逆方向電流の大きさを検出することを特徴とする。
【００９６】
本発明の第３の態様に係るスイッチング電源装置によれば、本発明の第１又は第２の態様に係るスイッチング電源装置において、上記第１の制御回路は、上記第１のスイッチがオンのとき、かつ、上記出力電圧が増大して上記基準電圧より大きくなったとき、かつ、上記第１のスイッチをオフした後で上記第２のスイッチの両端電位差が上記第２のしきい値以下になるまで上記中間ノードの電圧を減少させるのに十分な順方向電流が上記インダクタに流れているとき、上記第１のスイッチをオフすることを特徴とする。
【００９７】
本発明の第４の態様に係るスイッチング電源装置によれば、本発明の第３の態様に係るスイッチング電源装置において、上記第１の制御回路は、上記第１のスイッチのオン抵抗によって生じる上記第１のスイッチの両端電位差又は上記インダクタに直列接続されたセンス抵抗の両端電位差を検出することにより、上記インダクタの順方向電流の大きさを検出することを特徴とする。
【００９８】
本発明の第５の態様に係るスイッチング電源装置によれば、本発明の第１〜第４のいずれかの態様に係るスイッチング電源装置において、上記第１のオン時間は、上記第１のスイッチをオンしてから、上記出力電圧が増大して上記基準電圧より大きくなるまでの時間であることを特徴とする。
【００９９】
本発明の第６の態様に係るスイッチング電源装置によれば、本発明の第１〜第４のいずれかの態様に係るスイッチング電源装置において、
上記第１の制御回路は容量を備え、
上記第１のオン時間は、上記第１のスイッチをオンしてから上記容量に充電し、上記容量の両端電位差が上記出力電圧と上記基準電圧との誤差に対応する電圧に達するまでの時間であることを特徴とする。
【０１００】
本発明の第７の態様に係るスイッチング電源装置によれば、
同期整流方式で入力電圧を出力電圧に変換する非絶縁型のスイッチング電源装置において、上記スイッチング電源装置は、
インダクタと、
オンしたときに上記インダクタに流れる電流を増大させる第１のスイッチと、
オンしたときに上記インダクタに流れる電流を減少させる第２のスイッチと、
上記第１のスイッチを制御する第１の制御回路と、
上記第２のスイッチを制御する第２の制御回路と、
所望の出力電圧に対応する基準電圧を発生する基準電圧源とを備え、
上記第１及び第２のスイッチがオフのとき、上記第１及び第２のスイッチの間の中間ノードの電圧は、上記インダクタに順方向電流が流れると減少し、上記インダクタに逆方向電流が流れると増大し、
上記第１の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が増大して上記第１のスイッチの両端電位差が第１のしきい値以下になったとき、上記第１のスイッチをオンし、
上記第１のスイッチをオンしてから予め決められた第１のオン時間が経過したとき、上記第１のスイッチをオフし、
上記第２の制御回路は、
上記第１及び第２のスイッチがオフのとき、かつ、上記中間ノードの電圧が減少して上記第２のスイッチの両端電位差が第２のしきい値以下になったとき、上記第２のスイッチをオンし、
上記第２のスイッチをオンしてから第２のオン時間が経過したとき、上記第２のスイッチをオフし、上記第２のオン時間は、上記出力電圧が上記基準電圧よりも小さいほど短くなることを特徴とする。
【０１０１】
本発明の第８の態様に係るスイッチング電源装置によれば、本発明の第７の態様に係るスイッチング電源装置において、上記第２の制御回路は、上記第２のスイッチをオンしてから上記第２のオン時間が経過したとき、かつ、上記第２のスイッチをオフした後で上記第１のスイッチの両端電位差が上記第１のしきい値以下になるまで上記中間ノードの電圧を増大させるのに十分な逆方向電流が上記インダクタに流れているとき、上記第２のスイッチをオフすることを特徴とする。
【０１０２】
本発明の第９の態様に係るスイッチング電源装置によれば、本発明の第８の態様に係るスイッチング電源装置において、上記第２の制御回路は、上記第２のスイッチのオン抵抗によって生じる上記第２のスイッチの両端電位差又は上記インダクタに直列接続されたセンス抵抗の両端電位差を検出することにより、上記インダクタの逆方向電流の大きさを検出することを特徴とする。
【０１０３】
本発明の第１０の態様に係るスイッチング電源装置によれば、本発明の第７〜第９のいずれかの態様に係るスイッチング電源装置において、
上記スイッチング電源装置は、
固定の周波数を有する発振信号を生成する発振器と、
上記発振信号の周波数と上記出力電圧が発生する出力端子における出力信号の周波数とを比較する位相比較器とをさらに備え、
上記第１の制御回路は、
上記出力信号の周波数が上記発振信号の周波数より高いとき、上記第１のオン時間を延長し、
上記出力信号の周波数が上記発振信号の周波数より低いとき、上記第１のオン時間を短縮することを特徴とする。
【０１０４】
本発明の態様に係るスイッチング電源装置は、以下の効果をもたらす。
【０１０５】
本発明の第１の態様に係るスイッチング電源装置によれば、第１及び第２のスイッチの両方がオフのときに流れるインダクタ電流を用いたＺＶＳを行うことができるので、スイッチング損失が非常に小さく、低ノイズでの動作が可能となる。それにより、スイッチング周波数を高くしても、高い効率を得ることができる。
【０１０６】
本発明の第２の態様に係るスイッチング電源装置によれば、インダクタの逆方向電流の大きさを検出するために第２のスイッチのオン抵抗、又はセンス抵抗を用いているので、少ない部品点数で第２の制御回路を構成することができる。
【０１０７】
本発明の第３の態様に係るスイッチング電源装置によれば、インダクタの順方向電流を検出することにより、第１のスイッチをオフした後で、第２のスイッチのゼロボルトスイッチングを実施可能な状態を確実に実現することができるので、第１及び第２のスイッチの誤動作（例えば、第１のスイッチをオフした後で、第２のスイッチがオンされないこと）を防止することができる。
【０１０８】
本発明の第４の態様に係るスイッチング電源装置によれば、インダクタの順方向電流の大きさを検出するために第１のスイッチのオン抵抗、又はセンス抵抗を用いているので、少ない部品点数で第１の制御回路を構成することができる。
【０１０９】
本発明の第５の態様に係るスイッチング電源装置によれば、出力電圧と基準電圧を比較器で比較することにより第１のスイッチのオン時間を調整するので、少ない部品点数で第１の制御回路を構成することができる。
【０１１０】
本発明の第６の態様に係るスイッチング電源装置によれば、誤差増幅器を用いて第１のスイッチのオン時間を調整するので、高い精度で出力電圧を制御することができる。
【０１１１】
本発明の第７の態様に係るスイッチング電源装置によれば、第１のスイッチのオン時間を設定することにより、ほぼ一定のスイッチング周波数を得ることができる。
【０１１２】
本発明の第８の態様に係るスイッチング電源装置によれば、インダクタの逆方向電流を検出することにより、第２のスイッチをオフした後で、第１のスイッチのゼロボルトスイッチングを実施可能な状態を確実に実現することができるので、第１及び第２のスイッチの誤動作（例えば、第２のスイッチをオフした後で、第１のスイッチがオンされないこと）を防止することができる。
【０１１３】
本発明の第９の態様に係るスイッチング電源装置によれば、インダクタの逆方向電流の大きさを検出するために第２のスイッチのオン抵抗、又はセンス抵抗を用いているので、少ない部品点数で第２の制御回路を構成することができる。
【０１１４】
本発明の第１０の態様に係るスイッチング電源装置によれば、スイッチング電源装置の出力信号の周波数と発振器の周波数を一致させるように第１のスイッチのオン時間を調整することにより、所望のスイッチング周波数で動作させることができる。
【０１１５】
また、本発明の態様に係るスイッチング電源装置によれば、基準電圧と出力電圧を分圧した電圧とを比較してもよい。基準電圧は固定値であるが、出力電圧は、ユーザー設定により決定された電圧を有するように帰還抵抗により分圧されてもよい。
【０１１６】
また、本発明の態様に係るスイッチング電源装置によれば、インダクタとともに共振回路を構成するキャパシタを用いることで、スルーレートを低下させることができるので、第１及び第２のスイッチを駆動するために第１及び第２の制御回路が出力する電流を少なくすることができる。
【０１１７】
また、本発明の態様に係るスイッチング電源装置によれば、降圧型、昇圧型、昇降圧型、又は反転型のスイッチング電源装置に適用可能である。
【０１１８】
好ましい実施形態を参照して本発明を説明したが、本発明の精神及び範囲内で変形ならびに改変が考えられることは、当業者にとって明らかであろう。図面と好ましい実施形態の説明は、本発明の範囲を制限するものではなく例示するためになされたものであり、本発明の精神及び範囲内にそのような変更や改変をすべて網羅することを意図している。
【産業上の利用可能性】
【０１１９】
本発明は、同期整流方式かつ非絶縁型のスイッチング電源装置、例えばスイッチングレギュレータに適用可能である。
【符号の説明】
【０１２０】
１，１２，５３…インバータ、
２，４１，５２…バッファ、
３，４，５１…基準電圧源、
１１，３２…電圧シフト回路、
１３…ＡＮＤ回路、
２２…定電流源、
３１，３１Ａ…パルス生成回路、
３３…発振器、
３４…位相比較器、
４２…レギュレータ、
４３，４４，５４…制御回路、
ＡＭＰ２１…誤差増幅器、
Ｃ１，Ｃ２，Ｃ２１，Ｃ２２，Ｃ４１…キャパシタ、
Ｃｐ１〜Ｃｐ４，Ｃｐ４１，Ｃｐ４２…寄生容量、
ＣＭＰ１〜ＣＭＰ３，ＣＭＰ２１…比較器、
Ｄ４１…ダイオード、
ＦＦ１…フリップフロップ、
Ｌ１…インダクタ、
Ｒ２１…抵抗、
ＳＷ１，ＳＷ２，ＳＷ２１，ＳＷ４１，ＳＷ５１，ＳＷ５２…スイッチ、
ＶＯＵＴ…出力端子。
【先行技術文献】
【特許文献】
【０１２１】
【特許文献１】特許第３５９８０６５号公報
【特許文献２】特開２００７−２５２１３７号公報
【図１】
2014057493.tif 000003
【図２】
2014057493.tif 000004
【図３】
2014057493.tif 000005
【図４】
2014057493.tif 000006
【図５】
2014057493.tif 000007
【図６】
2014057493.tif 000008
【図７】
2014057493.tif 000009
【図８】
2014057493.tif 000010
【図９】
2014057493.tif 000011
【図１０】
2014057493.tif 000012
【図１１】
2014057493.tif 000013
【図１２】
2014057493.tif 000014
【図１３】
2014057493.tif 000015
【図１４】
2014057493.tif 000016