(57)【要約】【課題】外部電極のブリスタ（電極膜が浮き上がる現象）の抑制および緻密化を両立させることができるセラミック電子部品の製造方法を提供する。【解決手段】積層コンデンサ１の製造方法は、互いに対向する一対の主面１０ａ，１０ｂ、互いに対向する一対の側面および互いに対向する一対の端面１０ｅ，１０ｆを有する、Ｃａの酸化物を含むセラミック素体１０を形成する工程と、セラミック素体１０の両端部に、Ｃｕ粉末と粘度がｌｏｇη＜２Ｐａ・ｓになる温度が８２０℃〜８７０℃のガラスとを含む外部電極用導電性ペーストを塗布する工程と、外部電極用導電性ペーストを、不活性ガス中で、ガラスの粘度がｌｏｇη＝２Ｐａ・ｓ以下になる温度以上で、かつ、８７０℃以下の焼き付け温度で焼き付ける工程と、を備えている。【選択図】図２
2014036056.tif 000002
【特許請求の範囲】
【請求項１】
Ｃａの酸化物を含むセラミック素体を形成する工程と、
前記セラミック素体の表面に、Ｃｕ粉末と粘度がｌｏｇη＜２Ｐａ・ｓになる温度が８２０℃〜８７０℃のガラスとを含む外部電極用導電性ペーストを塗布する工程と、
前記外部電極用導電性ペーストを、不活性ガス中で、ガラスの粘度がｌｏｇη＝２Ｐａ・ｓ以下になる温度以上で、かつ、８７０℃以下の焼き付け温度で焼き付ける工程と、
を備えていること、を特徴とする、セラミック電子部品の製造方法。
【請求項２】
前記セラミック素体の表面に塗布した前記外部電極用導電性ペーストの焼き付け後の厚みが、１０〜２０μｍの範囲であること、を特徴とする、請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記外部電極用導電性ペーストに含まれるＣｕ粉末の微粒粉と扁平粉との比率が、扁平粉比率４０％以上であること、を特徴とする、請求項１または請求項２に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、積層セラミックコンデンサなどのセラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
一般的に、積層セラミックコンデンサは小型化してきており、外部電極の膜厚も薄くなってきている。このため、より緻密な外部電極が要求されてきている。
【０００３】
ところが、外部電極が緻密になると、外部電極用導電性ペーストを焼き付ける時に、外部電極用導電性ペーストに内包されているカーボン成分がガス化し、ブリスタ（気泡）が発生する。
【０００４】
そこで、例えば、特許文献１に記載の製造方法では、外部電極用導電性ペーストをセラミック素体に焼き付ける工程において、外部電極用導電性ペースト中に含まれるバインダ樹脂を除去するために必要な温度まで昇温する第１の領域と、外部電極用導電性ペーストを焼結するために必要な温度まで昇温する第２の領域と、第２の領域において昇温された温度から常温まで降温する第３の領域とに分けて、第１領域において、焼成炉内の圧力を大気圧から０．１５ＭＰａに加圧するとともに、焼成炉内の酸素濃度を３０〜１００ｐｐｍに設定して焼成する。
【０００５】
そして、この製造方法により、バインダ樹脂の除去が促進されるとともに、残留カーボン量を減少させることができるので、残留カーボンに起因するブリスタ（気泡）の発生を抑制しつつ、緻密な外部電極の膜を形成することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２３８８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、外部電極がＣｕである場合、外部電極用導電性ペーストに含まれているＣｕ粉末に吸着したカーボンは燃焼・熱分解されにくく、特許文献１に記載の製造方法を使用しても、第１の領域において短時間で残留カーボン量を減少させることは難しい。そのため、例えば７００℃〜７５０℃の温度領域では、残留バインダーガスの発生と外部電極の緻密化とが同時に起こるため、外部電極のブリスタ（電極膜が浮き上がる現象）の抑制と外部電極の緻密化とを両立させることが難しいという問題があった。
【０００８】
それゆえに、本発明の目的は、外部電極のブリスタ（電極膜が浮き上がる現象）の抑制および緻密化を両立させることができるセラミック電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、
Ｃａの酸化物を含むセラミック素体を形成する工程と、
前記セラミック素体の表面に、Ｃｕ粉末と粘度がｌｏｇη＜２Ｐａ・ｓになる温度が８２０℃〜８７０℃のガラスとを含む外部電極用導電性ペーストを塗布する工程と、
前記外部電極用導電性ペーストを、不活性ガス中で、ガラスの粘度がｌｏｇη＝２Ｐａ・ｓ以下になる温度以上で、かつ、８７０℃以下の焼き付け温度で焼き付ける工程と、
を備えていること、を特徴とする、セラミック電子部品の製造方法である。
【００１０】
本発明では、外部電極用導電性ペーストのガラスに、軟化点が比較的高いガラスを用いているため、外部電極用導電性ペーストのＣｕ粉末に吸着した残留カーボンが燃焼してバインダーガスが発生する温度領域（例えば７５０℃以下）において、ガラスの軟化流動が抑えられ、外部電極膜をポーラスな状態に保つことができる。そのため、残留バインダーガスが飛散し易くなり、外部電極のブリスタ（電極膜が浮き上がる現象）の発生が抑えられる。
【００１１】
一方、セラミック素体にＣａ成分を含むため、バインダーガス飛散後の温度領域（例えば７５０℃以上）では、セラミック素体に含まれるＣａ成分がガラスに拡散し、ガラスの粘度を低下させる。そのため、ガラスの軟化流動が進み、Ｃｕ粉末間の空隙が埋まったり、Ｃｕ粉末が焼結したりして、外部電極膜が緻密化する。
【００１２】
また、本発明は、セラミック素体の表面に塗布した外部電極用導電性ペーストの焼き付け後の厚みが、１０〜２０μｍの範囲であること、を特徴とする、セラミック電子部品の製造方法である。
【００１３】
外部電極の膜厚を薄くするためには、Ｃｕ粉末を微粒化させる必要がある。しかし、Ｃｕ粉末は粒子が小さいほど酸化し易くなる。そのため、Ｃｕ粉末に防錆処理を施す場合があるけれども、このような防錆剤はＣｕ粉末に吸着している。従って、防錆剤由来のカーボンは低い温度領域でガス化し難く、高い温度領域でガス化するため、外部電極のブリスタ発生の要因となる。そのため、本発明は、セラミック素体の表面に塗布した外部電極用導電性ペーストの焼き付け後の厚みが１０〜２０μｍの範囲の場合に特に有効である。
【００１４】
また、本発明は、外部電極用導電性ペーストに含まれるＣｕ粉末の微粒粉と扁平粉との比率が、扁平粉比率４０％以上であること、を特徴とする、セラミック電子部品の製造方法である。これにより、セラミック素体のコーナー部における外部電極の膜切れ（以下、キレツと称する）が抑制される。
【発明の効果】
【００１５】
本発明によれば、外部電極のブリスタ（電極膜が浮き上がる現象）の抑制および緻密化を両立させることができる。
【００１６】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るセラミック電子部品の製造方法の一実施の形態を説明するための積層コンデンサを示す斜視図である。
【図２】図１に示した積層コンデンサのＡ−Ａ断面図である。
【発明を実施するための形態】
【００１８】
本発明に係るセラミック電子部品の製造方法の一実施の形態を、積層コンデンサを例にして説明する。
【００１９】
図１に示すように、積層コンデンサ１は、セラミック素体１０と、セラミック素体１０の表面に形成された外部電極２０，２２とを備えている。セラミック素体１０は、互いに対向する一対の主面１０ａ，１０ｂと、互いに対向する一対の側面１０ｃ，１０ｄおよび互いに対向する一対の端面１０ｅ，１０ｆを有している。
【００２０】
外部電極２０は、セラミック素体１０の左側端部（左側端面１０ｅ）に形成され、セラミック素体１０の主面１０ａ，１０ｂおよび側面１０ｃ，１０ｄに回り込んでいる。外部電極２２は、セラミック素体１０の右側端部（右側端面１０ｆ）に形成され、セラミック素体１０の主面１０ａ，１０ｂおよび側面１０ｃ，１０ｄに回り込んでいる。ただし、外部電極２０，２２は、必ずしも側面１０ｃ，１０ｄに回り込んでいる必要はない。セラミック素体１０の外部電極２０，２２は、下地層とめっき層とから成る。
【００２１】
図２に示すように、セラミック素体１０は、内部電極パターン２と内部電極パターン４とが、厚み方向において、誘電体セラミック層６を介して対向している。この内部電極パターン２と内部電極パターン４とが、誘電体セラミック層６を介して対向している部分に静電容量が形成されている。
【００２２】
内部電極パターン２の左側端部２ａは、セラミック素体１０の左側端面１０ｅに引き出されて外部電極２０に電気的に接続されている。内部電極パターン４の右側端部４ａは、セラミック素体１０の右側端面１０ｆに引き出されて外部電極２２に電気的に接続されている。
【００２３】
次に、以上の構成からなる積層コンデンサ１の製造方法について説明する。
【００２４】
先ず、セラミック材料の粉末が、有機バインダおよび有機溶剤と共に混合され、スラリーとされる。セラミック材料としては、例えば、ＣａＴｉＯ3、ＣａＺｒＯ3などを主成分とする、Ｃａを含む誘電体セラミックが用いられる。あるいは、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されたものが用いられる。
【００２５】
このスラリーは、ドクターブレード法によってシート状に成形された後、乾燥されてセラミックグリーンシートとされる。このセラミックグリーンシートは、焼成後は前述の誘電体セラミック層６となるべきものであり、以下、セラミックグリーンシート６とする。セラミックグリーンシート６の厚みは、焼成後０．５〜１０μｍであることが好ましい。
【００２６】
次に、セラミックグリーンシート６の上に、例えば、スクリーン印刷法などによって、内部電極用導電性ペーストが塗布され、所定の内部電極パターン２（もしくは内部電極パターン４）が形成される。内部電極パターン２，４の材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどが用いられる。内部電極パターン２，４の厚み（焼成後の最も厚い部分の厚み）は、０．５〜２．０μｍであることが好ましい。
【００２７】
次に、内部電極パターン２，４が形成されていない外層用セラミックグリーンシート６が、所定枚数積み重ねられた後、その上に、内部電極パターン２が形成された内層用セラミックグリーンシート６と内部電極パターン４が形成された内層用セラミックグリーンシート６とが交互に所定枚数積み重ねられる。さらに、その上に、内部電極パターン２，４が形成されていない外層用セラミックグリーンシート６が、所定枚数積み重ねられる。こうして、マザー積層体が作成される。
【００２８】
次に、マザー積層体は、静水圧プレス法などによって、セラミックグリーンシート６の積み重ね方向にプレスされ、圧着される。
【００２９】
次に、マザー積層体は所定の製品サイズにカットされる。製品サイズにカットされた未焼成のセラミック素体１０は、バレル研磨などによって、角部や稜部に丸みが形成される。
【００３０】
次に、セラミック素体１０が焼成される。焼成温度は、セラミックグリーンシート６や内部電極パターン２，４の材料に依存するけれども、９００〜１３００℃であることが好ましい。セラミックグリーンシート６は、焼成によって誘電体セラミック層６となる。誘電体セラミック層６の厚みは、０．５〜１０μｍであることが好ましい。
【００３１】
次に、焼成後のセラミック素体１０の両端部に、外部電極２０，２２の下地層用導電性ペーストが浸漬法によって塗布、乾燥される。下地層用導電性ペーストは、Ｃｕ粉末およびガラスが、有機バインダおよび有機溶剤と共に混合され、ペーストとされる。
【００３２】
下地層用導電性ペーストのＣｕ粉末は、微粒粉と扁平粉とから成り、微粒粉と扁平粉との比率が、扁平粉比率４０％以上であることが好ましい。セラミック素体１０の端部に塗布された下地層用導電性ペーストは、セラミック素体１０の端面１０ｅ，１０ｆの中央部のおける膜厚とセラミック素体１０のコーナー部（例えば、主面１０ａと端面１０ｅとの間の稜線部）における膜厚との間に、場所による膜厚差が生じている。従って、金属成分の焼結収縮（緻密化）が進むに従って、特に膜厚の薄いコーナー部において、膜切れ（以下、キレツと称する）が発生する場合がある。そこで、このキレツを抑制するために、Ｃｕ粉末に扁平粉が添加される。扁平粉が添加されることによって、膜厚方向の緻密化が進んでも、膜面方向の焼結収縮が抑制できる。微粒粉の粒径は０．４５〜０．６６μｍであり、扁平粉の粒径は３．４〜３．５５μｍであることが好ましい。
【００３３】
下地層用導電性ペーストのガラスとしては、８２０℃〜８７０℃の温度で、粘度がｌｏｇη＜２Ｐａ・ｓになる特性を有する、ホウケイ酸ガラスやシリカ系ガラスなどが粒子状で用いられる。ここで、ガラスの粘度は、ガラス平行板加圧粘度計（オプト企業製ＧＰＭ−２）により測定される（ガラス圧粉体は、７ｍｍφ、Ｔ＝６〜８ｍｍ）。測定条件は、６０．１４ｇの加重をかけながら、５℃／ｍｉｎの昇温速度で、室温から８７０℃まで加熱される。ガラス粒子の平均粒径は、０．７〜５μｍであることが好ましい。
【００３４】
次に、下地層用導電性ペーストが塗布されたセラミック素体１０は、チャンバ内に載置され、下地層用導電性ペーストが、大気、Ｈ2、Ｎ2、Ｎ2＋水蒸気などを組み合わせた雰囲気中で、ガラスの粘度がｌｏｇη＝２Ｐａ・ｓ以下になる温度以上で、かつ、８７０℃以下の焼き付け温度で焼き付けられる。
【００３５】
例えば、焼き付けプロセスとしては、以下の２つのプロセスが挙げられる。いずれのプロセスも、最後に還元性雰囲気をチャンバ内に導入することにより、下地層用導電性ペーストに含まれていたガラスが下地層の表面に偏析する。
【００３６】
＜プロセス１＞
（ａ）先ず、酸性／弱酸性雰囲気中で、下地層用導電性ペーストの脱バインダが行われ、下地層用導電性ペーストは下地層とされる。
（ｂ）次に、酸性／弱酸性雰囲気が還元性雰囲気に入れ替えられて、還元性雰囲気中で、セラミック素体１０と下地層との接合が行われる。
（ｃ）次に、還元性雰囲気が酸性／弱酸性雰囲気に入れ替えられて、酸性／弱酸性雰囲気中で、下地層が焼結される。
（ｄ）最後に、酸性／弱酸性雰囲気が還元性雰囲気に入れ替えられて、還元性雰囲気中で、下地層の表面にガラスが偏析される。
【００３７】
＜プロセス２＞
（ａ）先ず、酸性／弱酸性雰囲気中で、下地層用導電性ペーストの脱バインダが行われ、下地層用導電性ペーストは下地層とされる。
（ｂ）次に、酸性／弱酸性雰囲気中で、下地層が焼結される。
（ｃ）最後に、酸性／弱酸性雰囲気が還元性雰囲気に入れ替えられて、還元性雰囲気中で、下地層の表面にガラスが偏析されると共に、セラミック素体１０と下地層との接合が行われる。
【００３８】
こうして、セラミック素体１０の両端部に、それぞれ、外部電極２０，２２の下地層が形成される。焼き付け後の下地層の厚み（最も厚い部分の厚み）は１０〜２０μｍ（ＭＡＸ２０μｍ）の範囲であることが好ましい。下地層の焼き付け後の厚みが２０μｍより厚くなると、ブリスタが発生し易くなり、１０μｍより薄いと、ＩＲ不良が発生し易くなるためである。
【００３９】
なお、本実施の形態では、セラミック素体１０を焼成した後に、下地層用導電性ペーストを塗布、焼き付けて下地層を形成する方法（ポストファイア法）を採用している。しかし、セラミック素体１０を焼成する前に、下地層用導電性ペーストを塗布して、内部電極パターン２，４やセラミックグリーンシート６と同時に、下地層用導電性ペーストを焼き付けて下地層を形成する方法（コファイア法）を採用してもよい。
【００４０】
この後、はんだ付け性や耐湿性などを良好にするため、外部電極２０，２２のめっき層が、電解めっきなどの方法によって下地層の表面に形成される。めっき層の材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどが用いられる。めっき層は、複数層で構成されていてもよい。好ましくは、Ｎｉめっき層（一次めっき層）とＳｎめっき層（二次めっき層）の２層構造である。１つのめっき層の厚み（最も厚い部分の厚み）は、１〜１０μｍであることが好ましい。
【００４１】
こうして、積層コンデンサ１が得られる。
【実施例】
【００４２】
（積層コンデンサのブリスタ発生およびＩＲ不良の評価）
下地層用導電性ペーストとして、Ｃｕ粉末と粘度ηがｌｏｇη≦２Ｐａ・ｓになる温度が８００℃〜９００℃のガラスとを含む複数の導電性ペーストを使用して、前記実施の形態の製造方法で、積層コンデンサ１が作成された。そして、作成した積層コンデンサ１の試料１〜試料１６のブリスタ発生とＩＲ不良とが評価された。表１は評価結果を示す。
【００４３】
【表１】
2014036056.tif 000003
【００４４】
ブリスタの発生は、積層コンデンサ１の幅方向の１／２の位置を長さ方向に沿って切断した（１／２）ＬＴ断面、もしくは、積層コンデンサ１の厚さ方向の１／２の位置を長さ方向に沿って切断した（１／２）ＬＷ断面を、ＫＥＹＥＮＣＥ社のデジタルマイクロスコープＶＨＸ（倍率は２００倍）を用いて観察された。ブリスタの発生評価は、試料１〜試料１６に対して、それぞれ、サンプル数ｎ＝３００個の積層コンデンサ１に対して行った。
【００４５】
ＩＲ不良は、Ｎｉめっき層（一次めっき層）とＳｎめっき層（二次めっき層）の２層構造のめっき処理が完了した積層コンデンサ１（サンプル数ｎ＝１０万個）を、ＩＲ（絶縁抵抗）測定し、ＩＲ値が平均値より３σ以下に低下したＩＲ不良サンプルの有無を確認した。
【００４６】
焼き付け後の下地層の厚みは、積層コンデンサ１の幅方向の１／２の位置を長さ方向に沿って切断した（１／２）ＬＴ断面を、ＫＥＹＥＮＣＥ社のデジタルマイクロスコープＶＨＸを用いて測定された。表１に記載された測定値は、同じ加工条件で作製した１ロットの積層コンデンサ１の２０万個のサンプルのうち、ＩＲ測定のため１０万個使用し、残りのサンプルの中からｎ＝１０個ランダムに抜き取ったサンプルを測定した平均値（少数点以下を四捨五入した平均値）である。
【００４７】
なお、セラミック素体１０のＣａ成分の分布は、例えば、積層コンデンサ１の幅方向の１／２の位置を長さ方向に沿って切断した（１／２）ＬＴ断面が、波長分散型Ｘ線分析装置（ＷＤＸ）を用いて観察された。
【００４８】
表１の試料１および試料２から、粘度がｌｏｇη≦２Ｐａ・ｓになる温度が８００℃のガラスを含む下地層用導電性ペーストを用いた場合は、ブリスタ発生とＩＲ不良とが認められた。
【００４９】
また、表１の試料９から、粘度がｌｏｇη≦２Ｐａ・ｓになる温度が９００℃のガラスを含む下地層用導電性ペーストを用いた場合は、下地層用導電性ペーストの焼き付け温度が９００℃となり、ブリスタ発生とＩＲ不良とが認められた。
【００５０】
さらに、表１の試料１０から、粘度がｌｏｇη≦２Ｐａ・ｓになる温度が８５０℃のガラスを含む下地層用導電性ペーストを用いた場合であっても、下地層用導電性ペーストの焼き付け温度が８００℃であれば、ガラスの粘度はｌｏｇη＞２Ｐａ・ｓであり、ＩＲ不良が認められた。
【００５１】
これに対して、Ｃｕ粉末と粘度がｌｏｇη≦２Ｐａ・ｓになる温度が８２０℃〜８７０℃のガラスとを含む下地層用導電性ペーストを使用して、ガラスの粘度がｌｏｇη＝２Ｐａ・ｓ以下になる温度以上で、かつ、８７０℃以下の焼き付け温度で下地層用導電性ペースト焼き付けた場合（試料３〜試料８、および、試料１１〜試料１６の場合）は、ブリスタ発生およびＩＲ不良のいずれもが認められなかった。
【００５２】
（外部電極のキレツ発生率の評価）
下地層用導電性ペーストとして、Ｃｕ粉末の微粒粉と扁平粉との比率を変更した複数の導電性ペーストを使用して、前記実施の形態の製造方法で、積層コンデンサ１が作成された。そして、作成した積層コンデンサ１（試料２１〜試料２４）の外部電極２０，２２のキレツ発生率が評価された。表２は評価結果を示す。
【００５３】
【表２】
2014036056.tif 000004
【００５４】
外部電極２０，２２のキレツの観察は、Ｎｉｋｏｎ社製の立体顕微鏡（倍率は約４０〜５０倍）を用いて、サンプル数ｎ＝６００個の積層コンデンサ１に対して行われた。キレツの判定基準は、キレツの長さが、セラミック素体１０のコーナー部の長さの１／３以上に達している場合を不良と判定した。
【００５５】
表２の試料２１から、Ｃｕ粉末の扁平粉比率が０％である場合は、キレツ発生率が４．０％と高い割合でキレツが発生していることが認められた。
【００５６】
これに対して、Ｃｕ粉末の扁平粉比率が４０％以上である場合（試料２２〜試料２４の場合）は、キレツ発生率が０．２〜０．７％と低く、殆んどキレツが発生していないことが認められた。
【００５７】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
例えば、本発明は２端子のセラミック電子部品だけではなく、アレイ型など多端子のセラミック電子部品にも適用できる。この場合、外部電極は帯状となり、側面への回り込みはない。セラミック素体の内部電極も必ずしも必要なものではない。
【００５８】
また、セラミックグリーンシートの材料としては、誘電体セラミックの他に、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックを用いることができる。圧電体セラミックを用いた場合、セラミック電子部品は圧電部品として機能する。半導体セラミックを用いた場合、セラミック電子部品はサーミスタとして機能する。
【符号の説明】
【００５９】
１  積層コンデンサ
２，４  内部電極パターン
６  セラミックグリーンシート（誘電体セラミック層）
１０  セラミック素体
２０，２２  外部電極
【図１】
2014036056.tif 000005
【図２】
2014036056.tif 000006