(57)【要約】      （修正有）【課題】高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供する。【解決手段】第１導電型非晶質膜１０と第２導電型非晶質膜５との間にｉ型非晶質膜９が設けられており、第１導電型用電極層１１と第２導電型用電極層６とがｉ型非晶質膜９によって電気的に絶縁されている。【選択図】図１
2014075526.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型または第２導電型の半導体基板と、
前記半導体基板の一方の表面の一部の領域上に設けられた第２導電型非晶質膜と、
前記半導体基板の前記表面の他の一部の領域上に設けられたｉ型非晶質膜と第１導電型非晶質膜との積層体と、
前記積層体上に設けられた第１導電型用電極層と、
前記第２導電型非晶質膜上に設けられた第２導電型用電極層と、を備え、
前記第１導電型非晶質膜と前記第２導電型非晶質膜との間に前記ｉ型非晶質膜が設けられており、
前記第１導電型用電極層と前記第２導電型用電極層とが前記ｉ型非晶質膜によって電気的に絶縁されている、光電変換素子。
【請求項２】
前記第１導電型用電極層および前記第２導電型用電極層による前記半導体基板の前記表面の被覆率が９９％以上である、請求項１に記載の光電変換素子。
【請求項３】
前記積層体は凹状に形成されており、前記積層体の凹部に前記第１導電型用電極層が配置されている、請求項１または２に記載の光電変換素子。
【請求項４】
前記半導体基板の前記表面と前記第２導電型非晶質膜との間に第２のｉ型非晶質膜が設けられている、請求項１から３のいずれか１項に記載の光電変換素子。
【請求項５】
第１導電型または第２導電型の半導体基板の一方の表面上に第２導電型非晶質膜を形成する工程と、
前記第２導電型非晶質膜の表面上に第２導電型用電極層を形成する工程と、
前記第２導電型用電極層の表面上にリフトオフ層を形成する工程と、
前記第２導電型非晶質膜、前記第２導電型用電極層および前記リフトオフ層の一部を除去することによって前記半導体基板の前記表面の一部を露出させる工程と、
前記リフトオフ層の表面、前記リフトオフ層の側面、前記第２導電型用電極層の側面、前記第２導電型非晶質膜の側面および前記半導体基板の前記表面の露出面を覆うようにｉ型非晶質膜を形成する工程と、
前記ｉ型非晶質膜の表面上に第１導電型非晶質膜を形成する工程と、
前記第１導電型非晶質膜の表面上に第１導電型用電極層を形成する工程と、
前記リフトオフ層を除去することによって、前記リフトオフ層とともに、前記リフトオフ層の前記表面上の前記ｉ型非晶質膜、前記第１導電型非晶質膜および前記第１導電型用電極層を除去する工程と、を含む、光電変換素子の製造方法。
【請求項６】
前記第２導電型用電極層を形成する工程は、前記第２導電型非晶質膜の全表面上に前記第２導電型用電極層を形成する工程を含む、請求項５に記載の光電変換素子の製造方法。
【請求項７】
前記リフトオフ層を形成する工程は、前記第２導電型用電極層の全表面上にリフトオフ層を形成する工程を含む、請求項５または６に記載の光電変換素子の製造方法。
【請求項８】
前記半導体基板の前記表面の一部を露出させる工程は、前記リフトオフ層の一部の表面上にマスク材を設置する工程と、前記マスク材をマスクとして前記第２導電型非晶質膜、前記第２導電型用電極層および前記リフトオフ層の一部を除去する工程と、を含む、請求項５から７のいずれか１項に記載の光電変換素子の製造方法。
【請求項９】
前記第１導電型非晶質膜を形成する工程は、前記ｉ型非晶質膜の全表面上に第１導電型非晶質膜を形成する工程を含む、請求項５から８のいずれか１項に記載の光電変換素子の製造方法。
【請求項１０】
前記第１導電型用電極層を形成する工程は、前記第１導電型非晶質膜の全表面上に前記第１導電型用電極層を形成する工程を含む、請求項５から９のいずれか１項に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、ｎ型の単結晶シリコン基板の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜との積層体と、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜との積層体とを形成し、これらの積層体のｐ型の非晶質シリコン膜上およびｎ型の非晶質シリコン膜上に電極を形成して特性を向上させた太陽電池セル（ヘテロ接合型バックコンタクトセル）の開発が進められている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下、図１６〜図３２の模式的断面図を参照して、ヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図１６に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板１０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層１０２を形成する。
【０００７】
次に、図１７に示すように、ｃ−Ｓｉ（ｎ）基板１０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０３を形成する。
【０００８】
次に、図１８に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部の裏面上にフォトレジスト膜１０４を形成する。ここで、フォトレジスト膜１０４は、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【０００９】
次に、図１９に示すように、フォトレジスト膜１０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させる。
【００１０】
次に、図２０に示すように、フォトレジスト膜１０４を除去した後に、図２１に示すように、フォトレジスト膜１０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板１０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０５を形成する。
【００１１】
次に、図２２に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部の裏面上にフォトレジスト膜１０６を形成する。ここで、フォトレジスト膜１０６は、ａ−Ｓｉ（ｉ／ｎ）層１０５の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１２】
次に、図２３に示すように、フォトレジスト膜１０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を露出させる。
【００１３】
次に、図２４に示すように、フォトレジスト膜１０６を除去した後に、図２５に示すように、フォトレジスト膜１０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層１０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を覆うように透明導電酸化膜１０７を形成する。
【００１４】
次に、図２６に示すように、透明導電酸化膜１０７の一部の裏面上にフォトレジスト膜１０８を形成する。ここで、フォトレジスト膜１０８は、透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１５】
次に、図２７に示すように、フォトレジスト膜１０８をマスクとして、透明導電酸化膜１０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の裏面を露出させる。
【００１６】
次に、図２８に示すように、フォトレジスト膜１０８を除去した後に、図２９に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の一部の裏面を覆うようにフォトレジスト膜１０９を形成する。ここで、フォトレジスト膜１０９は、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１７】
次に、図３０に示すように、透明導電酸化膜１０７およびフォトレジスト膜１０９の裏面全面に裏面電極層１１０を形成する。
【００１８】
次に、図３１に示すように、透明導電酸化膜１０７の表面の一部のみに裏面電極層１１０を残すようにして、リフトオフによりフォトレジスト膜１０９および裏面電極層１１０を除去する。
【００１９】
次に、図３２に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０３の表面上に反射防止膜１１１を形成する。
【００２０】
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回行なう必要があり、ヘテロ接合型バックコンタクトセルの製造工程が非常に煩雑であるという問題があった。また、ヘテロ接合型バックコンタクトセルの変換効率の向上も要望されている。
【００２１】
上記の事情に鑑みて、本発明の目的は、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の表面の一部の領域上に設けられた第２導電型非晶質膜と、半導体基板の表面の他の一部の領域上に設けられたｉ型非晶質膜と第１導電型非晶質膜との積層体と、積層体上に設けられた第１導電型用電極層と、第２導電型非晶質膜上に設けられた第２導電型用電極層とを備え、第１導電型非晶質膜と第２導電型非晶質膜との間にｉ型非晶質膜が設けられており、第１導電型用電極層と第２導電型用電極層とがｉ型非晶質膜によって電気的に絶縁されている光電変換素子である。
【００２３】
ここで、本発明の光電変換素子において、第１導電型用電極層および第２導電型用電極層による半導体基板の表面の被覆率が９９％以上であることが好ましい。
【００２４】
また、本発明の光電変換素子において、積層体は凹状に形成されており、積層体の凹部に第１導電型用電極層が配置されていることが好ましい。
【００２５】
また、本発明の光電変換素子において、半導体基板の表面と第２導電型非晶質膜との間に第２のｉ型非晶質膜が設けられていることが好ましい。
【００２６】
さらに、本発明は、第１導電型または第２導電型の半導体基板の一方の表面上に第２導電型非晶質膜を形成する工程と、第２導電型非晶質膜の表面上に第２導電型用電極層を形成する工程と、第２導電型用電極層の表面上にリフトオフ層を形成する工程と、第２導電型非晶質膜、第２導電型用電極層およびリフトオフ層の一部を除去することによって半導体基板の表面の一部を露出させる工程と、リフトオフ層の表面、リフトオフ層の側面、第２導電型用電極層の側面、第２導電型非晶質膜の側面および半導体基板の表面の露出面を覆うようにｉ型非晶質膜を形成する工程と、ｉ型非晶質膜の表面上に第１導電型非晶質膜を形成する工程と、第１導電型非晶質膜の表面上に第１導電型用電極層を形成する工程と、リフトオフ層を除去することによって、リフトオフ層とともに、リフトオフ層の表面上のｉ型非晶質膜、第１導電型非晶質膜および第１導電型用電極層を除去する工程と、を含む、光電変換素子の製造方法である。
【００２７】
ここで、本発明の光電変換素子の製造方法において、第２導電型用電極層を形成する工程は、第２導電型非晶質膜の全表面上に第２導電型用電極層を形成する工程を含むことが好ましい。
【００２８】
また、本発明の光電変換素子の製造方法において、リフトオフ層を形成する工程は、第２導電型用電極層の全表面上にリフトオフ層を形成する工程を含むことが好ましい。
【００２９】
また、本発明の光電変換素子の製造方法において、半導体基板の表面の一部を露出させる工程は、リフトオフ層の一部の表面上にマスク材を設置する工程と、マスク材をマスクとして第２導電型非晶質膜、第２導電型用電極層およびリフトオフ層の一部を除去する工程と、を含むことが好ましい。
【００３０】
また、本発明の光電変換素子の製造方法において、第１導電型非晶質膜を形成する工程は、ｉ型非晶質膜の全表面上に第１導電型非晶質膜を形成する工程を含むことが好ましい。
【００３１】
また、本発明の光電変換素子の製造方法において、第１導電型用電極層を形成する工程は、第１導電型非晶質膜の全表面上に第１導電型用電極層を形成する工程を含むことが好ましい。
【発明の効果】
【００３２】
本発明によれば、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。
【図面の簡単な説明】
【００３３】
【図１】実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図４】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図５】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図６】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図７】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図８】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図９】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１０】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１１】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１２】実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１３】実施の形態のヘテロ接合型バックコンタクトセルの第１の変形例の模式的な断面図である。
【図１４】実施の形態のヘテロ接合型バックコンタクトセルの第２の変形例の模式的な断面図である。
【図１５】実施の形態のヘテロ接合型バックコンタクトセルの第３の変形例の模式的な断面図である。
【図１６】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１７】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１８】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図１９】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２０】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２１】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２２】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２３】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２４】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２５】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２６】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２７】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２８】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図２９】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３０】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３１】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図３２】ヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００３５】
図１に、本発明の光電変換素子の一例である実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体基板１と、半導体基板１の一方の表面である裏面の一部の領域上に設けられたｉ型のアモルファスシリコンからなる第２のｉ型非晶質膜４と、第２のｉ型非晶質膜４の裏面上に設けられたｐ型のアモルファスシリコンからなる第２導電型非晶質膜５と、第２導電型非晶質膜５の裏面上に設けられた第２導電型用電極層６とを備えている。すなわち、半導体基板１の裏面と、第２導電型非晶質膜５との間には、第２のｉ型非晶質膜４が配置されている。
【００３６】
半導体基板１の裏面の第２のｉ型非晶質膜４の設置領域以外の領域上には、ｉ型のアモルファスシリコンからなる第１のｉ型非晶質膜９と、第１の非晶質膜９の裏面上に設けられたｎ型のアモルファスシリコンからなる第１導電型非晶質膜１０と、第１導電型非晶質膜１０の裏面上に設けられた第１導電型用電極層１１とが備えられている。
【００３７】
半導体基板１の裏面の第２のｉ型非晶質膜４の設置領域以外の領域上の第１のｉ型非晶質膜９と第１導電型非晶質膜１０とから積層体１２が構成されている。第１のｉ型非晶質膜９および第１導電型非晶質膜１０は、それぞれの裏面側が凹む凹状に形成されており、凹状の第１のｉ型非晶質膜９の凹部に第１導電型非晶質膜１０が嵌め込まれるようにして配置されている。そのため、積層体１２の全体も凹状に形成されている。また、第１導電型用電極層１１は、凹状の積層体１２の凹部に嵌め込まれるようにして配置されている。
【００３８】
第１導電型非晶質膜１０と第２導電型非晶質膜５との間には、凹状の第１のｉ型非晶質膜９の側壁部分が挟み込まれているとともに、凹状の第１導電型非晶質膜１０の凹部に嵌め込まれるようにして配置された第１導電型用電極層１１と、第２導電型非晶質膜５の裏面上に設けられた第２導電型用電極層６との間にも凹状の第１のｉ型非晶質膜９の側壁部分が挟み込まれている。したがって、第１導電型非晶質膜１０と第２導電型非晶質膜５との間、および第１導電型用電極層１１と第２導電型用電極層６との間は、それぞれ、凹状の第１のｉ型非晶質膜９の側壁部分によって、電気的に絶縁されている。
【００３９】
半導体基板１の他方の表面である受光面（裏面の反対側の表面）の全面にはテクスチャ構造２が形成されている。また、半導体基板１の受光面の全面上には、反射防止膜３が設けられている。
【００４０】
以下、図２〜図１２の模式的断面図を参照して、実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、半導体基板１を準備する。
【００４１】
半導体基板１としてはｎ型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。
【００４２】
半導体基板１の厚さは、特に限定されないが、たとえば１００μｍ以上３００μｍ以下とすることができ、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、半導体基板１の比抵抗も、特に限定されないが、たとえば０．１Ω・ｃｍ以上１Ω・ｃｍ以下とすることができる。
【００４３】
次に、図３に示すように、半導体基板１の受光面にテクスチャ構造２を形成する。テクスチャ構造２は、たとえば、半導体基板１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
【００４４】
次に、図４に示すように、半導体基板１の受光面のテクスチャ構造２上に、反射防止膜３をたとえばスパッタリング法またはプラズマＣＶＤ法により積層する。
【００４５】
反射防止膜３としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜３の膜厚は、たとえば７０ｎｍ程度とすることができる。
【００４６】
次に、図５に示すように、半導体基板１の裏面の全面上に、ｉ型のアモルファスシリコンからなる第２のｉ型非晶質膜４をたとえばプラズマＣＶＤ（Chemical  Vapor  Deposition）法により積層する。
【００４７】
第２のｉ型非晶質膜４としては、ｉ型のアモルファスシリコンに限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いることができる。第２のｉ型非晶質膜４の膜厚は、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００４８】
なお、本明細書において「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえばヘテロ接合型バックコンタクトセルの作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
【００４９】
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。
【００５０】
次に、図５に示すように、第２のｉ型非晶質膜４の裏面の全面上に、ｐ型のアモルファスシリコンからなる第２導電型非晶質膜５をたとえばプラズマＣＶＤ法により積層する。
【００５１】
第２導電型非晶質膜５としては、ｐ型のアモルファスシリコンに限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いることができる。第２導電型非晶質膜５の膜厚は、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００５２】
第２導電型非晶質膜５に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第２導電型非晶質膜５のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００５３】
次に、図６に示すように、第２導電型非晶質膜５の裏面の全面上に、第２導電型用電極層６をたとえばスパッタリング法により積層する。
【００５４】
第２導電型用電極層６は、たとえば、第２導電型非晶質膜５の裏面の全面上に、アルミニウムなどの金属膜を積層することによって形成することができる。第２導電型用電極層６の膜厚は、特に限定されないが、たとえば０．５μｍ以下とすることができる。
【００５５】
次に、図７に示すように、第２導電型用電極層６の裏面の全面上に、リフトオフ層７を形成する。
【００５６】
リフトオフ層７としては、後述する工程においてリフトオフを行なうことができる層であれば特に限定されないが、たとえば、ＩＴＯ（Indium Tin Oxide）からなる透明導電膜などを用いることができる。リフトオフ層７の膜厚は、特に限定されないが、たとえば８０ｎｍ以下とすることができる。
【００５７】
また、リフトオフ層７の形成方法も特に限定されないが、たとえばスパッタリング法などを用いることができる。
【００５８】
次に、図８に示すように、リフトオフ層７の裏面の一部の領域上に、マスク材８を設置する。
【００５９】
マスク材８は、特に限定されないが、たとえば、レジストインクをインクジェット法により、積層体１２の形成箇所に対応する第２導電型用電極層６の裏面領域に開口部８ａを有するように印刷し、それを乾燥させることにより形成したものなどを用いることができる。
【００６０】
次に、図９に示すように、マスク材８の開口部８ａから露出している領域における第２のｉ型非晶質膜４、第２導電型非晶質膜５、第２導電型用電極層６およびリフトオフ層７を膜厚方向に除去することによって、半導体基板１の裏面の一部を露出させる。このようにして露出させた半導体基板１の裏面領域を露出面１ａとする。
【００６１】
第２のｉ型非晶質膜４、第２導電型非晶質膜５、第２導電型用電極層６およびリフトオフ層７を膜厚方向に除去する方法は、特に限定されないが、たとえば、ウエットエッチング、ドライエッチング、またはウエットエッチングとドライエッチングとを組み合わせた方法などを用いることができる。
【００６２】
たとえば、リフトオフ層７がＩＴＯ膜からなり、第２導電型用電極層６がアルミニウム膜からなり、第２導電型非晶質膜５がｐ型アモルファスシリコン膜からなり、第２のｉ型非晶質膜４がｉ型アモルファスシリコン膜からなる場合には、以下のようにして、これらの層を除去することができる。
【００６３】
まず、マスク材８の開口部８ａから露出しているリフトオフ層７を、たとえば塩酸を用いたウエットエッチングによって、その膜厚方向に除去する。次に、リフトオフ層７の除去によって露出した第２導電型用電極層６を、リン酸と酢酸との混合溶液を用いたウエットエッチングによって、その膜厚方向に除去する。次に、第２導電型用電極層６の除去によって露出した第２導電型非晶質膜５を、ドライエッチングによって、その膜厚方向に除去する。最後に、第２導電型非晶質膜５の除去によって露出した第２のｉ型非晶質膜４を、ドライエッチングによって、その膜厚方向に除去する。これにより、マスク材８の開口部８ａの形成箇所に対応する半導体基板１の裏面の一部である露出面１ａが露出する。
【００６４】
次に、図１０に示すように、マスク材８を除去することによって、リフトオフ層７の裏面を露出させる。マスク材８を除去する方法は、特に限定されず、たとえば従来から公知の方法を用いることができる。
【００６５】
次に、図１１に示すように、リフトオフ層７の裏面、リフトオフ層７の側面、第２導電型用電極層６の側面、第２導電型非晶質膜５の側面、第２のｉ型非晶質膜４の側面および半導体基板１の裏面の一部である露出面１ａを覆うように、ｉ型のアモルファスシリコンからなる第１のｉ型非晶質膜９をたとえばプラズマＣＶＤ法により積層する。
【００６６】
第１のｉ型非晶質膜９としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第１のｉ型非晶質膜９の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００６７】
次に、図１１に示すように、第１のｉ型非晶質膜９の裏面の全面上に、ｎ型のアモルファスシリコンからなる第１導電型非晶質膜１０をたとえばプラズマＣＶＤ法により積層する。
【００６８】
第１導電型非晶質膜１０としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第１導電型非晶質膜１０の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００６９】
また、第１導電型非晶質膜１０に含まれるｎ型不純物としては、たとえばリンを用いることができ、第１導電型非晶質膜１０のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００７０】
次に、図１２に示すように、第１導電型非晶質膜１０の裏面の全面上に、第１導電型用電極層１１をたとえばスパッタリング法により積層する。
【００７１】
第１導電型用電極層１１は、たとえば、第１導電型非晶質膜１０の裏面の全面上に、アルミニウムなどの金属膜を積層することによって形成することができる。第１導電型用電極層１１の膜厚は、特に限定されないが、たとえば０．５μｍ以下とすることができる。
【００７２】
その後、リフトオフ層７を除去することによって、リフトオフ層７とともに、リフトオフ層７の裏面上の第１のｉ型非晶質膜９、第１導電型非晶質膜１０および第１導電型用電極層１０を除去する。これにより、図１に示す構成の実施の形態のヘテロ接合型バックコンタクトセルが完成する。
【００７３】
図１３に、実施の形態のヘテロ接合型バックコンタクトセルの第１の変形例の模式的な断面図を示す。図１３に示す第１の変形例においては、第１のｉ型非晶質膜９および第２導電型非晶質膜５が凹状に形成されており、第１導電型非晶質膜１０が凹状に形成されていない点で、図１に示される実施の形態のヘテロ接合型バックコンタクトセルと異なっていることを特徴としている。
【００７４】
図１４に、実施の形態のヘテロ接合型バックコンタクトセルの第２の変形例の模式的な断面図を示す。図１４に示す第２の変形例は、図１に示される実施の形態のヘテロ接合型バックコンタクトセルとｎ型とｐ型の導電型が入れ替わっている点で異なっていることを特徴としている。
【００７５】
すなわち、図１４に示す第２の変形例においては、ｐ型単結晶シリコンからなる半導体基板２１の裏面の第１のｉ型非晶質膜９および第２導電型非晶質膜５の裏面側が凹む凹状に形成されており、凹状の第１のｉ型非晶質膜９の凹部に第２導電型非晶質膜５が嵌め込まれるようにして配置されて凹状の積層体２２が形成されている。また、半導体基板２１の裏面における第１導電型用電極層１１の形成面積が第２導電型用電極層６の形成面積よりも大きくなっている。
【００７６】
図１５に、実施の形態のヘテロ接合型バックコンタクトセルの第３の変形例の模式的な断面図を示す。図１５に示す第３の変形例においては、第１のｉ型非晶質膜９および第１導電型非晶質膜１０が凹状に形成されており、第２導電型非晶質膜５が凹状に形成されていない点で、図１４に示される第２の変形例と異なっていることを特徴としている。
【００７７】
図１３〜図１５に示される第１〜第３の変形例における上記以外の説明は、図１に示される実施の形態のヘテロ接合型バックコンタクトセルと同様であるため、ここではその説明については省略する。
【００７８】
以上のように、実施の形態のヘテロ接合型バックコンタクトセルの製造方法によれば、図１６〜図３２に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回も行なう必要がないため、より簡易な製造工程でヘテロ接合型バックコンタクトセルを製造することができる。
【００７９】
特に、実施の形態のヘテロ接合型バックコンタクトセルの製造方法においては、最初のマスク材８の形成位置を基準としたセルフアラインによって、半導体基板１の裏面上に設けられた電極層である、第１導電型非晶質膜１０の裏面上の第１導電型用電極層１１と、第２導電型非晶質膜５の裏面上の第２導電型用電極層６とを形成することができる。すなわち、半導体基板１の裏面の第１導電型用電極層１１および第２導電型用電極層６の形成時に、これらの電極層をパターンニングする必要がないため、この観点からも、より簡易な製造工程でヘテロ接合型バックコンタクトセルを製造することができる。
【００８０】
さらに、実施の形態のヘテロ接合型バックコンタクトセルにおいては、第１導電型用電極層１１と第２導電型用電極層６とが、たとえば膜厚が５ｎｍ以上１０ｎｍ以下といった薄膜の第１のｉ型非晶質膜９と第１導電型非晶質膜１０とのみを介して隣接しているため、第１導電型用電極層１１および第２導電型用電極層６による半導体基板１の裏面の被覆率を９９％以上とすることができる。それゆえ、半導体基板１の受光面側から入射した光のうち吸収されずに半導体基板１の裏面側に透過してきた光を第１導電型用電極層１１と第２導電型用電極層６で反射することができる。これにより、本実施の形態においては、図２９に示す構造を有するヘテロ接合型バックコンタクトセルよりも高い変換効率を有するヘテロ接合型バックコンタクトセルを得ることができる。
【００８１】
なお、本明細書において、被覆率は、以下の式（Ｉ）により算出することができる。
被覆率（％）＝１００×｛（第１導電型用電極層１１が半導体基板１の裏面を覆っている面積）＋（第２導電型用電極層６が半導体基板１の裏面を覆っている面積）｝／（半導体基板１の裏面の全面積）  …（Ｉ）
以上の理由により、本実施の形態においては、高い変換効率を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。
【００８２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８３】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特にヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
【符号の説明】
【００８４】
１，２１  半導体基板、１ａ  露出面、２  テクスチャ構造、３  反射防止膜、４  第２のｉ型非晶質膜、５  第２導電型非晶質膜、６  第２導電型用電極層、７  リフトオフ層、８  マスク材、８ａ  開口部、９  第１のｉ型非晶質膜、１０  第１導電型非晶質膜、１１  第１導電型用電極層、１２，２２  積層体、１０１  ｃ−Ｓｉ（ｎ）基板、１０２  ａ−Ｓｉ（ｉ／ｐ）層、１０３  ａ−Ｓｉ（ｉ／ｎ）層、１０４  フォトレジスト膜、１０５  ａ−Ｓｉ（ｉ／ｎ）層、１０６  フォトレジスト膜、１０７  透明導電酸化膜、１０８，１０９  フォトレジスト膜、１１０  裏面電極層、１１１  反射防止膜。
【図１】
2014075526.tif 000003
【図２】
2014075526.tif 000004
【図３】
2014075526.tif 000005
【図４】
2014075526.tif 000006
【図５】
2014075526.tif 000007
【図６】
2014075526.tif 000008
【図７】
2014075526.tif 000009
【図８】
2014075526.tif 000010
【図９】
2014075526.tif 000011
【図１０】
2014075526.tif 000012
【図１１】
2014075526.tif 000013
【図１２】
2014075526.tif 000014
【図１３】
2014075526.tif 000015
【図１４】
2014075526.tif 000016
【図１５】
2014075526.tif 000017
【図１６】
2014075526.tif 000018
【図１７】
2014075526.tif 000019
【図１８】
2014075526.tif 000020
【図１９】
2014075526.tif 000021
【図２０】
2014075526.tif 000022
【図２１】
2014075526.tif 000023
【図２２】
2014075526.tif 000024
【図２３】
2014075526.tif 000025
【図２４】
2014075526.tif 000026
【図２５】
2014075526.tif 000027
【図２６】
2014075526.tif 000028
【図２７】
2014075526.tif 000029
【図２８】
2014075526.tif 000030
【図２９】
2014075526.tif 000031
【図３０】
2014075526.tif 000032
【図３１】
2014075526.tif 000033
【図３２】
2014075526.tif 000034