(57)【要約】【課題】製造コストの上昇を抑えつつ、容易にサージ対策を行うことができる回路基板、電子機器および回路基板の製造方法を提供すること。【解決手段】回路基板１０は、信号または電源電圧が入力される第１の配線パターン５１と、グランドに接続される第２の配線パターン５２と、第１の配線パターン５１と第２の配線パターン５２とに跨がった位置に形成され、かつ、孔の内面に導電材が形成されていない貫通孔６０とを備える。かかる貫通孔６０の形成により第１の配線パターン５１の一部と第２の配線パターン５２の一部とがそれぞれ切り欠かれ貫通孔６０を介した放電経路が形成される。【選択図】        図１
2014036158.tif 000002
【特許請求の範囲】
【請求項１】
信号または電源電圧が入力される第１の配線パターンと、
グランドに接続される第２の配線パターンと、
前記第１の配線パターンと前記第２の配線パターンとに跨がった位置に形成され、かつ、孔の内面に導電材が形成されていない貫通孔と、を備え、
前記貫通孔の形成により前記第１の配線パターンの一部と前記第２の配線パターンの一部とがそれぞれ切り欠かれ前記貫通孔を介した放電経路が形成される
ことを特徴とする回路基板。
【請求項２】
互いに異なる層に形成された前記第１の配線パターンと前記第２の配線パターンとが前記貫通孔によって切り欠かれて前記放電経路が形成される
ことを特徴とする請求項１に記載の回路基板。
【請求項３】
同一層に形成された前記第１の配線パターンと前記第２の配線パターンとが前記貫通孔によって切り欠かれて前記放電経路が形成される
ことを特徴とする請求項１に記載の回路基板。
【請求項４】
前記貫通孔は、当該回路基板の表面に対して垂直でない角度で形成された
ことを特徴とする請求項１〜３のいずれか１つに記載の回路基板。
【請求項５】
前記第１の配線パターンおよび前記第２の配線パターンの切り欠き部分は、互いに対向する鋭利状部を含む
ことを特徴とする請求項１〜４のいずれか１つに記載の回路基板。
【請求項６】
前記貫通孔は、内層に形成され上方および下方が塞がれてボイド状の空間である
ことを特徴とする請求項１〜５のいずれか１つに記載の回路基板。
【請求項７】
請求項１〜６のいずれか１つの回路基板を備える
ことを特徴とする電子機器。
【請求項８】
信号または電源電圧が入力される第１の配線パターンと、グランドに接続される第２の配線パターンとを基板上に形成するパターン形成工程と、
前記第１の配線パターンと前記第２の配線パターンとに跨がった前記基板上の位置に、導電材が形成されていない貫通孔を形成する貫通孔形成工程とを含み、
前記貫通孔の形成により前記第１の配線パターンの一部と前記第２の配線パターンの一部とがそれぞれ切り欠かれ前記貫通孔を介した放電経路が形成される
ことを特徴とする回路基板の形成方法。
【請求項９】
前記貫通孔形成工程は、
互いに重なり合う位置に複数の前記貫通孔を形成することによって、前記切り欠き部分を鋭利状に形成した
ことを特徴とする請求項８に記載の回路基板の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、電子機器および回路基板の製造方法に関する。
【背景技術】
【０００２】
一般に、電子機器内の回路基板には、ＩＣ（Integrated  Circuit）、抵抗素子およびコンデンサなどの電子部品が実装されており、かかる回路基板からコネクタなどを介して外部機器に電気的に接続される。
【０００３】
かかる電子機器では、例えば、外部で発生したサージがコネクタを介して回路基板に入力されることがある。サージは、短時間内に激しく動揺する電圧であり、例えば、静電気放電などによって発生する。
【０００４】
コネクタから入力されたサージが、回路基板に形成された配線パターンを通じてＩＣなどの電子部品に印加されると、かかる電子部品の故障や誤動作などが発生するおそれがある。そこで、例えば、特許文献１には、回路基板の内部に空洞部を設け、かかる空洞部内での配線パターンの配置により、サージ対策を行う技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００９／１３６５３５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１に記載の技術では、回路基板の内部にサージ対策用の空洞部を形成しなければならず、製造コストの観点からも課題がある。
【０００７】
本発明は、上記に鑑みてなされたものであって、製造コストの上昇を抑えつつ、容易にサージ対策を行うことができる回路基板、電子機器および回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決し、目的を達成するために、本発明の回路基板は、信号または電源電圧が入力される第１の配線パターンと、グランドに接続される第２の配線パターンと、前記第１の配線パターンと前記第２の配線パターンとに跨がった位置に形成さ、かつ、孔の内面に導電材が形成されていない貫通孔と、を備え、前記貫通孔の形成により前記第１の配線パターンの一部と前記第２の配線パターンの一部とがそれぞれ切り欠かれ前記貫通孔を介した放電経路が形成されることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、製造コストの上昇を抑えつつ、容易にサージ対策を行うことができる回路基板、電子機器および回路基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態にかかる回路基板形成手法の概要を示す。
【図２】図２は、第１の実施形態にかかる回路基板を備えた電子機器の外観を示す図である。
【図３】図３は、図２に示す回路基板の模式端面図である。
【図４】図４は、回路基板における第１配線層〜第４配線層の模式平面図である。
【図５】図５は、ギャップ長とフラッシュオーバ電圧との関係を示す図である。
【図６】図６は、第２の実施形態にかかる回路基板の模式端面図である。
【図７】図７は、回路基板における第１配線層〜第３配線層の模式平面図である。
【図８】図８は、回路基板に対して貫通孔を斜めに形成した場合の切欠部を示す図である。
【図９】図９は、複数の貫通孔により放電経路が形成される例を示す図である。
【図１０】図１０は、内層に形成され上方および下方を塞いでボイド状の空間とした回路基板の模式端面図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本願の開示する回路基板、電子機器および回路基板の製造方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
【００１２】
まず、実施形態にかかる回路基板形成手法について説明する。図１に実施形態にかかる回路基板形成手法の概要を示す。図１（ａ）は、実施形態にかかる回路基板の模式端面、図１（ｂ）は、実施形態にかかる回路基板の第２配線層の模式平面図、図１（ｃ）は、実施形態にかかる回路基板の第２配線層における放電経路を示す図である。なお、以下においては、実施形態にかかる回路基板として、多層回路基板について説明するが、単層回路基板についても適用することが可能である。
【００１３】
図１（ａ）に示すように、実施形態にかかる回路基板１０には、第１配線層１１、第２配線層１２、第３配線層１３が形成される。また、第１配線層１１と第２配線層１２との間には、絶縁層２１が配置され、第２配線層１２と第３配線層１３との間には、絶縁層２２が配置される。
【００１４】
そして、第１配線層１１と第２配線層１２との間の接続は、スルーホール４１を介して行われ、同様に、第２配線層１２と第３配線層１３との間の接続は、スルーホール４２を介して行われる。
【００１５】
本実施形態にかかる回路基板１０では、図１（ａ）、（ｂ）に示すように、第２配線層１２の隣接する２つの配線パターン５１、５２に跨がった位置に回路基板１０を貫通する貫通孔６０が形成される。かかる貫通孔６０は、第１配線層１１、第２配線層１２および第３配線層１３が形成された後に、例えば、数値制御穴あけ機（以下、ＮＣドリルと記載する）や孔あけ用のレーザ加工機などによって形成される。かかる貫通孔６０は、導電材が形成されない。例えば、貫通孔６０の内面の表面に導電部材をめっき処理にしておらず、また、貫通孔６０にハンダ等の導電部材を充填することを行っていない。
【００１６】
第２配線層１２の配線パターン５１、５２間は、貫通孔６０が形成される前は、絶縁層２１、２２によって電気的絶縁性が保たれた状態である。しかし、貫通孔６０が形成されることで、図１（ｃ）に示すように、配線パターン５１、５２の一部が切り欠かれた切欠部５１ａ、５２ａが貫通孔６０に対して露出した状態で形成される。
【００１７】
例えば、配線パターン５１、５２が銅箔で形成されている場合、銅箔の一部が切り欠かれて貫通孔６０に対してそのエッジ部分である切欠部５１ａ、５２ａが露出する。そのため、配線パターン５１の切欠部５１ａと配線パターン５２の切欠部５２ａとが貫通孔６０の直径と略等しいギャップ長ｄ（図１（ｂ）参照）の空隙を介して対向することになる。
【００１８】
ここで、配線パターン５１は、信号または電源電圧が入力される配線パターンであり、配線パターン５２は、グランドに接続される配線パターンであるとする。そして、静電気放電などによって外部からサージが配線パターン５１に入力された場合、図１（ｃ）に示すように、導電材が形成されていない貫通孔６０を介して配線パターン５１から配線パターン５２への放電経路が形成される。これにより、回路基板１０に実装された電子部品（例えば、ＩＣ、抵抗素子およびコンデンサ）をサージから保護することが可能となる。
【００１９】
このように、実施形態にかかる回路基板１０は、信号または電源電圧が入力される配線パターン５１と、グランドに接続される配線パターン５２とに跨がった位置に導電材が形成されない貫通孔６０が形成される。これにより、配線パターン５１の一部と配線パターン５２の一部とにそれぞれ切欠部５１ａ、５２ａが形成され、サージの放電経路（以下、サージ放電経路と記載する）が形成され、電子部品の故障や誤動作などを抑制することができる。
【００２０】
貫通孔６０は、回路基板１０の形成に用いるＮＣドリルやレーザ加工機によって容易に形成することができることから、製造コストの上昇を抑えることができ、また、その形成も容易である。
【００２１】
しかも、内層である第２配線層１２においてサージ放電経路を形成することができることから、配線パターンのレイアウトに自由度が増し、基板設計を容易に行うことができる。なお、図１に示す例では、第２配線層１２にサージ放電経路を設けることとしたが、第１配線層１１や第３配線層１３にサージ放電経路を設けることもできる。
【００２２】
かかる回路基板１０は、信号または電源電圧が入力される配線パターン５１と、グランドに接続される配線パターン５２とを基板上に形成する工程と、配線パターン５１と配線パターン５２とに跨がった基板上の位置に導電材が形成されていない貫通孔６０を形成する貫通孔形成工程とを含む製造方法によって形成される。
【００２３】
以下では、図１を用いて説明した回路基板形成手法を適用した回路基板およびそれを備えた電子機器についての実施形態を、「第１の実施形態」として、図２〜図５を用いて詳細に説明し、また、「第２の実施形態」として、図６および図７を用いて詳細に説明する。また、「その他の実施形態」として、図８〜図１０を用いて詳細に説明する。
【００２４】
（第１の実施形態）
図２は、第１の実施形態にかかる回路基板を備えた電子機器の外観を示す図である。図２に示すように、電子機器１００は、電子部品が実装された回路基板１１０が収納されている。電子機器１００は、カーナビゲーションやＥＣＵ（Engine Control Unit）などの車載装置の他、例えば、パーソナルコンピュータ、ＤＶＤプレイヤーなど様々なものに適用することができる。
【００２５】
かかる電子機器１００には、グランド端子１０１が設けられる。かかるグランド端子１０１はケーブル等によってグランドに接地され、また、接続ケーブル１０２を介して回路基板１１０に接続される。
【００２６】
回路基板１１０は、例えば、４層基板であり、上面および下面に電子部品が実装される。図３は、回路基板１１０の領域Ａ（図２参照）を示す図であり、後述する図４に示すＡ−Ａ線模式端面である。なお、以下においては、電源電圧が入力される配線パターンを電源パターン、信号が入力される配線パターンを信号パターン、グランドに接続される配線パターンをグランドパターンとそれぞれ記載する。
【００２７】
図３に示すように、回路基板１１０には、第１配線層１１１、第２配線層１１２、第３配線層１１３および第４配線層１１４が形成される。また、第１配線層１１１と第２配線層１１２との間には、絶縁層１２１が配置され、第２配線層１１２と第３配線層１１３との間には、絶縁層１２２が配置され、第３配線層１１３と第４配線層１１４との間には、絶縁層１２３が配置される。
【００２８】
第１配線層１１１と第２配線層１１２との間の接続は、スルーホール１４１などを介して行われる。同様に、第２配線層１１２と第３配線層１１３との間の接続は、スルーホール１４２ａ、１４２ｂなどを介して行われ、第３配線層１１３と第４配線層１１４との間の接続は、スルーホール１４３などを介して行われる。
【００２９】
第１配線層１１１上および第４配線層１１４上には、それぞれソルダーレジスト１３１、１３２が形成されており、これにより、例えば、第１配線層１１１上の配線パターン間および第４配線層１１４上の配線パターン間の電気的絶縁性を保つようにしている。
【００３０】
かかる回路基板１１０には、図３に示すように、上面から下面にかけて貫通する貫通孔１６１〜１６３が形成される。貫通孔１６１〜１６３は、第１配線層１１１〜第４配線層１１４およびソルダーレジスト１３１、１３２が形成された後に、例えば、ＮＣドリルやレーザ加工機などによって形成される。
【００３１】
かかる貫通孔１６１〜１６３によって信号パターン１５１や電源パターン１５２とグランドパターン１５３との間でサージ放電経路が形成される。なお、グランドパターン１５３は、接続ケーブル１０２およびグランド端子１０１（図２参照）を介してグランドに接続される。
【００３２】
図４は、回路基板１１０における領域Ａにおける第１配線層１１１〜第４配線層１１４の模式平面図である。図４（ａ）に示すように、第１配線層１１１では、電源パターン１５２とグランドパターン１５３に跨がった位置に貫通孔１６１が形成される。これにより、電源パターン１５２とグランドパターン１５３にそれぞれ切欠部（図１（ｃ）参照）が形成され、ギャップ長ｄ１（図３参照）の空隙を介して電源パターン１５２からグランドパターン１５３への放電経路が形成される。
【００３３】
また、図４（ｂ）に示すように、第２配線層１１２では、信号パターン１５１とグランドパターン１５３に跨がった位置に貫通孔１６２が形成される。これにより、信号パターン１５１とグランドパターン１５３にそれぞれ切欠部（図１（ｃ）参照）が形成され、ギャップ長ｄ２（図３参照）の空隙を介して信号パターン１５１からグランドパターン１５３への放電経路が形成される。
【００３４】
同様に、図４（ｃ）に示すように、第３配線層１１３では、信号パターン１５１とグランドパターン１５３に跨がった位置に貫通孔１６３が形成される。これにより、信号パターン１５１とグランドパターン１５３にそれぞれ切欠部（図１（ｃ）参照）が形成され、ギャップ長ｄ３（図３参照）の空隙を介して信号パターン１５１からグランドパターン１５３への放電経路が形成される。
【００３５】
このように、第１の実施形態にかかる回路基板１１０には、貫通孔１６１〜１６３が形成され、表面層の第１配線層１１１、および、内層の第２配線層１１２や第３配線層１１３にそれぞれグランドパターン１５３への放電経路が形成される。
【００３６】
貫通孔１６１〜１６３は、例えば、回路基板１１０に実装された電子部品とコネクタ１０３（図２参照）との間の経路上に形成される。これにより、コネクタ１０３から信号パターン１５１や電源パターン１５２に入力されたサージを貫通孔１６１〜１６３およびグランドパターン１５３を介してグランドへ放電させることが可能となる。
【００３７】
ここで、貫通孔１６１〜１６３によって形成される配線パターン間のギャップ長ｄ１〜ｄ３（以下、総称してギャップ長ｄと記載する）について説明する。図５に、ギャップ長ｄとフラッシュオーバ電圧との関係を示す。ここでフラッシュオーバ電圧とは、配線パターン間に印加する電圧であって放電が開始する電圧をいう。
【００３８】
図５に示すように、フラッシュオーバ電圧はギャップ長ｄにほぼ比例している。このことから、ギャップ長ｄを制御することによりフラッシュオーバ電圧を所望の電圧に設定できることがわかる。したがって、例えば、フラッシュオーバ電圧が配線パターンに接続される電子部品の耐圧よりも低い電圧となるようにギャップ長ｄを設定することにより、サージに対する保護を行うことができる。
【００３９】
また、配線パターンに入力される信号の電圧または電源電圧の大きさに応じて、ギャップ長ｄを設定するようにしてもよい。例えば、入力される信号の電圧または電源電圧が大きい配線パターンにおいてはギャップ長ｄを大きく設定し、入力される信号の電圧または電源電圧が大きい配線パターンにおいてはギャップ長ｄを小さく設定する。
【００４０】
これにより、隣接する配線パターン間で必要な絶縁性を保ちつつ、サージ電圧から電子部品を効果的に保護することができる。なお、図５には正の電圧を印加した場合の結果を示したが、負の電圧を印加した場合もほぼ同様の結果が得られた。
【００４１】
このように、所望のフラッシュオーバ電圧となるギャップ長ｄが設定がされた複数の貫通孔１６１〜１６３を設けることによって、表面層や内層などに自由に放電経路を形成することができる。そのため、サージに対する保護を効率的かつ容易に行うことができる。
【００４２】
また、回路基板１１０に実装された電子部品とコネクタ１０３（図２参照）との間の信号パターン１５１には、例えば、貫通孔１６２、１６３によって複数の放電経路が形成される。信号パターン１５１が抵抗成分となることから、ギャップ長ｄ２、ｄ３が同一である場合、コネクタ１０３から信号パターン１５１へ入力されたサージは、コネクタ１０３から近い放電経路を介して放電される。
【００４３】
サージによる放電が行われた場合、切欠部が劣化するため、放電が行われた放電経路でのフラッシュオーバ電圧は上昇する。このような場合であっても、放電が行われなかった残りの放電経路によってサージに対する保護を有効に行うことが可能となる。このように、同一の配線パターン上に複数の放電経路を形成することで、放電性能を向上させることができる。
【００４４】
（第２の実施形態）
次に、第２の実施形態にかかる電子機器について説明する。第１の実施形態における回路基板１１０では、貫通孔１６１〜１６３によって同一配線層の配線パターン間で放電経路を形成した。一方、第２の実施形態にかかる電子機器では、回路基板において、貫通孔によって異なる配線層の配線パターン間で放電経路が形成されており、かかる点で、上述した電子機器１００とは異なる。なお、以下においては、信号パターンとグランドパターンとの間での放電経路について説明するが、電源パターンとグランドパターンとの間の放電経路も同様である。
【００４５】
図６は、第２の実施形態にかかる回路基板の模式端面図（図７のＢ−Ｂ線模式端面図）、図７は、回路基板における第１配線層〜第３配線層の模式平面図である。なお、図６および図７では、理解を容易にするために、１つの貫通孔２６０が形成されている領域を示しているが、回路基板２１０には、第１の実施形態に係る回路基板１１０と同様に、複数の貫通孔が形成される。また、回路基板２１０は３層構造としているが、回路基板１１０と同様に４層構造であってもよいし、２層以下または５層以上の構造であってもよい。
【００４６】
図６に示すように、第２の実施形態にかかる回路基板２１０は、第１配線層２１１、第２配線層２１２、第３配線層２１３が形成され、隣接する配線層間には絶縁層２２１および絶縁層２２２が配置される。また、第１配線層２１１と第２配線層２１２との間の接続および第２配線層２１２と第３配線層２１３との間の接続は、スルーホール２４１、２４２を介して行われる。
【００４７】
そして、回路基板２１０では、図７に示すように、第１配線層２１１に形成された信号パターン２５１と第２配線層２１２に形成されたグランドパターン２５２に跨がった位置に回路基板２１０を貫通する貫通孔２６０が形成される。かかる貫通孔２６０は、第１配線層２１１、第２配線層２１２および第３配線層２１３が形成された後に、ＮＣドリルやレーザ加工機などによって形成される。
【００４８】
貫通孔２６０の形成前には、信号パターン２５１とグランドパターン２５２との間は、絶縁層２２１、２２２やソルダーレジスト２３１、２３２等によって電気的絶縁性が保たれた状態である。しかし、貫通孔２６０が形成されることで、図６に示すように、信号パターン２５１の一部とグランドパターン２５２の一部とが切り欠かれた切欠部２５１ａ、２５２ａが貫通孔２６０に対して露出した状態で形成される。
【００４９】
これにより、信号パターン２５１の切欠部２５１ａとグランドパターン２５２の切欠部２５２ａとが第１配線層２１１と第２配線層２１２との間の距離と略等しいギャップ長ｄ４の空隙を介して対向することになる。ギャップ長ｄ４は、層間距離であり、絶縁層２２１の厚みによって調整することが可能である。
【００５０】
そのため、外部からサージが信号パターン２５１に入力された場合、図７に示すように、貫通孔２６０を介して信号パターン２５１からグランドパターン２５２への放電経路が形成される。これにより、回路基板２１０に実装された電子部品をサージから保護することが可能となる。
【００５１】
また、切欠部２５１ａ、２５２ａは、円筒状に形成されることから、上述した切欠部５１ａ、５２ａに比べ、表面積が大きいことから、放電発生確率を増加させ、また、放電による劣化を抑えることができる。なお、切欠部２５１ａ、２５２ａは、必ずしも円筒状（平面視で円形）である必要はなく、例えば、切欠部５１ａ、５２ａのように、平面視で弧状のものであってもよい。
【００５２】
また、図６に示す回路基板２１０では、表面層である第１配線層２１１に形成された信号パターン２５１と内層である第２配線層２１２に形成されたグランドパターン２５２との間で放電経路を形成することとしたがこれに限定されるものではない。例えば、４層構造や５層構造の回路基板の場合には、内層の異なる配線層間での放電経路を形成してもよい。
【００５３】
また、貫通孔による同一配線層の配線パターン間での放電経路と、貫通孔による異なる配線層間の配線パターン間での放電経路とを適宜組み合わせてサージに対する保護を行ってもよい。このようにすることで、放電経路形成の自由度が増し、回路基板の設計を容易に行うことができる。
【００５４】
また、上述した実施形態では、貫通孔６０、１６１〜１６３、２６０を回路基板１０、１１０、２１０に対して垂直に形成することとしたが、回路基板１０、１１０、２１０の表面（部品を実装する面の表面）に対して貫通孔６０、１６１〜１６３、２６０を垂直でない角度で形成するようにしてもよい。
【００５５】
例えば、回路基板１０の表面に対して貫通孔６０を垂直でない角度で形成した場合、図８に示すように、配線パターン５１、５２の一部が切り欠かれた切欠部５１ａ’、５２ａ’が垂直方向（Ｚ方向）に対して斜めに形成される。そのため、切欠部５１ａ’、５２ａ’は、図１（ｃ）に示す切欠部５１ａ、５２ａよりも表面積が大きいことから、切欠部５１ａ、５２ａに比べ、放電発生確率を増加させ、また、放電による劣化を抑えることができる。
【００５６】
また、上述した実施形態では、貫通孔単位で放電経路を形成することとしたが、これに限定されるものではない。例えば、２以上の貫通孔によって放電経路を形成するようにしてもよい。
【００５７】
例えば、図９に示す回路基板３１０では、同一配線層において、信号パターン３５１とグランドパターン３５２に跨がった位置、かつ、互いに重なり合う位置に複数の貫通孔３６１、３６２が形成されることによって放電経路が形成される。かかる放電経路では、複数の貫通孔３６１、３６２によって互いに対向し、先端が尖った凸状の鋭利状部３７１、３７２が形成される。
【００５８】
導体のエッジ部分には電荷が集中しやすく、放電しやすいという特性があることから、切欠部３５１ａ、３５２ａに鋭利状部３７１、３７２を形成することで、放電性能を向上させることができる。かかる回路基板３１０は、貫通孔形成工程において、信号パターン３５１とグランドパターン３５２に跨がった位置、かつ、互いに重なり合う位置に複数の貫通孔３６１、３６２を形成することによって製造することができる。
【００５９】
なお、図９に示す例では、２つの貫通孔３６１、３６２によって鋭利状部を形成することとしたが、３つ以上の貫通孔によって複数の鋭利状部を形成するようにしてもよい。これにより、さらに放電性能を向上させることができる。
【００６０】
また、上述した実施形態では、回路基板１０、１１０、２１０、３１０の上下面に貫通する貫通孔によって放電経路を設けるようにしたが、電界が強調されやすいようにボイド形状にするようにしてもよい。これにより、さらに放電性能を高めることができる。
【００６１】
図１０に、内層に形成され上方および下方を塞いでボイド状の空間とした回路基板の模式端面図を示す。図１０に示す回路基板４１０では、第２配線層４１２、絶縁層４２２および第３配線層４１３にかけて貫通する貫通孔４６０が形成され、第１配線層４１１、絶縁層４２１、絶縁層４２３および第４配線層４１４には貫通孔４６０が形成されない。
【００６２】
そのため、貫通孔４６０内が密封されることから、かかる貫通孔４６０には電荷が溜まりやすい。これにより、例えば、信号パターン４５１とグランドパターン４５２との間で貫通孔４６０を介して形成される放電経路の放電性能を高めることができる。
【００６３】
以上、本発明の実施形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【００６４】
例えば、一つの貫通孔によって、複数の放電経路を形成するようにしてもよい。具体的には、第１配線層上で信号パターンとグランドパターンとの間の貫通孔位置と、第４配線層上で信号パターンとグランドパターンとの間の貫通孔位置を同一ＸＹ座標上の位置とすることで、第１配線層と第４配線層とに一つの貫通孔によって２つの放電経路を形成することができる。また、３層構造の回路基板において、信号パターンおよびグランドパターンのうちの一方を第１配線層および第３配線層に形成し、他方を第２配線層に形成して、第１配線層から第３配線層にかけて一つの貫通孔を形成することで、第１配線層と第２配線層との間の放電経路と、第２配線層と第３配線層との間の放電経路を設けることもできる。
【産業上の利用可能性】
【００６５】
以上のように、本発明にかかる回路基板、電子機器および回路基板の製造方法は、サージ対策を施したい場合に有効であり、特に、多層基板に放電経路を形成する技術への適用に適している。
【符号の説明】
【００６６】
１０、１１０、２１０、３１０、４１０、  回路基板
１１、１１１、２１１、４１１  第１配線層
１２、１１２、２１２、４１２  第２配線層
１３、１１３、２１３、４１３  第３配線層
１１４、４１４  第４配線層
６０、１６１〜１６３、２６０、３６１、３６２、４６０  貫通孔
５１ａ、５２ａ、２５１ａ、２５２ａ、３５１ａ、３５２ａ  切欠部
１５１、２５１、３５１、４５１  信号パターン
１５２  電源パターン
１５３、２５２、３５２、４５２  グランドパターン
【図１】
2014036158.tif 000003
【図２】
2014036158.tif 000004
【図３】
2014036158.tif 000005
【図４】
2014036158.tif 000006
【図５】
2014036158.tif 000007
【図６】
2014036158.tif 000008
【図７】
2014036158.tif 000009
【図８】
2014036158.tif 000010
【図９】
2014036158.tif 000011
【図１０】
2014036158.tif 000012