(57)【要約】【課題】  トランジスタなどの素子特性の影響を受けない温度周波数変換回路及びこれを組み込んだ温度補償型発振回路を提供する。【解決手段】  第１のＰＭＯＳ１及びＮＭＯＳ２のソース・ドレイン間電圧との和と一方の電源電圧との差に基づいた定電圧を出力する定電圧生成回路１０と、第２のＰＭＯＳ３と温度特性を持つ抵抗素子４とからなる温度電圧変換回路２０と、入力信号を反転出力する奇数段直列に接続されたインバータ及びインバータ間に容量素子７が接続されたリングオシレータ３０とを有し、各インバータは第２のＰＭＯＳ３に流れる電流に比例した電流を生成する第３のＰＭＯＳ５である負荷素子と、ゲートを入力とする第２のＮＭＯＳ６とからなる。リングオシレータの遅延時間が温度電圧変換回路の抵抗とリングオシレータの容量素子に依存するので回路を構成する素子の特性の影響を受けない。【選択図】  図１
2014075763.tif 000002
【特許請求の範囲】
【請求項１】
接地電圧に対して第１のＰ型トランジスタのソース・ドレイン間電圧と第１のＮ型トランジスタのソース・ドレイン間電圧を足した電圧に基づいた定電圧を出力する定電圧生成回路と、前記定電圧と前記接地電圧との間に直列に接続された第２のＰ型トランジスタと温度特性を持つ抵抗素子との直列接続からなり、それらの接続点及び前記第２のＰ型トランジスタのゲートが共通に接続されている温度電圧変換回路と、前記定電圧と前記接地電圧との間で形成されて入力信号を反転して出力する奇数段直列に接続されたインバータ回路及びいずれか少なくとも一つの接続点に容量素子が接続されたリングオシレータとを有し、前記インバータ回路の各々は、前記定電圧と出力端子と間に接続され、前記第２のＰ型トランジスタとゲートを共通接続することで、前記第２のＰ型トランジスタに流れる電流に比例した電流を生成する第３のＰ型のトランジスタからなる負荷素子と、前記負荷素子に直列に接続され、ゲートを入力とする第２のＮ型のトランジスタとから構成されることを特徴とする温度周波数変換回路。
【請求項２】
電源電圧に対して第１のＮ型トランジスタのソース・ドレイン間電圧および第１のＰ型トランジスタのソース・ドレイン間電圧分降下した電圧に基づいた定電圧を出力する定電圧生成回路と、前記定電圧と前記電源電圧との間に直列に接続された第２のＮ型トランジスタと温度特性を持つ抵抗素子との直列接続からなり、それらの接続点及び前記第２のＮ型トランジスタのゲートが共通に接続されている温度電圧変換回路と、前記定電圧と前記電源電圧との間で形成されて入力信号を反転して出力する奇数段直列に接続されたインバータ回路及びいずれか少なくとも一つの接続点に容量素子が接続されたリングオシレータとを有し、前記インバータ回路の各々は、前記定電圧と出力端子と間に接続され、前記第２のＮ型トランジスタとゲートを共通接続することで、前記第２のＮ型トランジスタに流れる電流に比例した電流を生成する第３のＮ型のトランジスタからなる負荷素子と、前記負荷素子に直列に接続され、ゲートを入力とする第２のＰ型のトランジスタとから構成されることを特徴とする温度周波数変換回路。
【請求項３】
請求項１または請求項２に記載の温度周波数変換回路と、負荷容量値の制御により発振周波数が制御される発振回路と、前記発振回路または前記温度周波数変換回路のいずれか一方の出力により制御されたゲート回路によって他方の出力周波数を計数するカウンタ回路とを備え、この計数結果に基づいて前記発振回路の負荷容量値を変更することを特徴とする温度補償型発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度を周波数に変換する温度周波数変換回路及びこの温度周波数変換回路を組み込んだ温度補償型発振回路に関するものである。
【背景技術】
【０００２】
従来、ＣＭＯＳなどのＩＣ回路を用いて温度を周波数に変換する場合において、温度により抵抗値が変化する抵抗（Ｒ）と温度変化の少ない容量（Ｃ）及び論理素子を組み合わせた矩形波発振回路を利用するのが一般的である。これらの発振器にはリングＣＲ発振器、ヒステリシスＣＲ発振器、非安定マルチバイブレータ等がある。しかし、これらはいずれも論理素子特性に大きな影響を受ける。
【０００３】
特許文献１には従来のリング発振回路を用いた温度検出回路が開示されている。この温度検出回路は、温度係数を有する少なくとも１つの抵抗と、この抵抗に流れる電流を入力とする低電流回路と、２Ｎ＋１個のインバータを直列接続し、少なくとも、一つのインバータの出力端にコンデンサを接続し、２Ｎ＋１番目のインバータの出力を１番目のインバータの入力に帰還し、定電流回路を電源とするリング発振回路とから構成され、温度係数を有する抵抗によりリング発振回路の発振周波数を制御することにより温度検出を行うものである。この温度検出回路は、温度変化に伴う発振周波数の変化が大きく、温度変化を発振周波数の変化により検出するのに有効である。
【０００４】
特許文献２には、初期設定のための入出力端子数を大幅に削減し、ＩＣ化する場合における小型化を可能にしたデジタル温度補償発振器の初期化方法が開示されている。この初期化方法は、温度により発振周波数が変化する温度センサ発振器と、電圧により発振周波数を制御する電圧制御発振器と、これら２つの発振器のいずれか一方の出力により制御されたゲート回路によって他方の発振器出力周波数を計数する周波数計数回路とを備え、この計数結果に基いて前記電圧制御発振器に供給する制御電圧を作出するデジタル温度補償発振器において、前記温度センサ発振器及び／または電圧制御発振器出力の分周比の設定値或いは電圧レギュレータのトリミングコード等回路の設定値の初期状態を記憶した１つのメモリを具え、電源投入時に該メモリの内容を順次出力させ、一方の設定値はラッチ回路を介して分周器に出力し．他方の設定値はラッチ回路を介して電圧レギュレータに出力するパワーオンクリアシーケンサによって前記分周比或いは電圧レギュレータの初期設定を行うようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−１４７８２８号公報
【特許文献２】特許第２９３９５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のリング発振器は、奇数のインバータを直列に接続し、その最終段のインバータの出力端を初段のインバータの入力端に接続して構成されている。各インバータは、その入力電圧の安定な組み合わせ状態を作ることが出来ない場合に発振する。このときの発振周波数は、各インバータ１段当りの遅延時間の総和によって決まる。即ち、リング発振器の発振周波数の調整は、この遅延時間を調整することによりなされる。しかし、リング発振器は、用いられる論理素子の特性によって大きな影響を受ける。したがって、安定した特性を有する発振器を製造することは困難であるという問題があった。
本発明は、このような事情を踏まえて改良されたものであり、トランジスタなどの素子特性の影響を受けない温度周波数変換回路及びこの温度周波数変換回路を組み込んだ温度補償型発振回路を提供する。
【課題を解決するための手段】
【０００７】
本発明の温度周波数変換回路の一態様は、接地電圧に対して第１のＰ型トランジスタのソース・ドレイン間電圧と第１のＮ型トランジスタのソース・ドレイン間電圧を足した電圧に基づいた定電圧を出力する定電圧生成回路と、前記定電圧と前記接地電圧との間に直列に接続された第２のＰ型トランジスタと温度特性を持つ抵抗素子との直列接続からなり、それらの接続点及び前記第２の第１導電型トランジスタのゲートが共通に接続されている温度電圧変換回路と、前記定電圧と前記接地電圧との間で形成されて入力信号を反転して出力する奇数段直列に接続されたインバータ回路及びこれらインバータ回路間のいずれか少なくとも一つの接続点に容量素子が接続されたリングオシレータとを有し、前記インバータ回路の各々は、前記定電圧と出力端子と間に接続され、前記第２のＰ型トランジスタとゲートを共通接続することで、前記第２のＰ型トランジスタに流れる電流に比例した電流を生成する第３のＰ型のトランジスタからなる負荷素子と、前記負荷素子に直列に接続され、ゲートを入力とする第２のＮ型トランジスタとから構成されることを特徴としている。
【０００８】
本発明の温度補償型発振回路の一態様は、電源電圧に対して第１のＮ型トランジスタのソース・ドレイン間電圧および第１のＰ型トランジスタのソース・ドレイン間電圧分降下した電圧に基づいた定電圧を出力する定電圧生成回路と、前記定電圧と前記電源電圧との間に直列に接続された第２のＮ型トランジスタと温度特性を持つ抵抗素子との直列接続からなり、それらの接続点及び前記第２のＮ型トランジスタのゲートが共通に接続されている温度電圧変換回路と、
前記定電圧と前記電源電圧との間で形成されて入力信号を反転して出力する奇数段直列に接続されたインバータ回路及びいずれか少なくとも一つの接続点に容量素子が接続されたリングオシレータとを有し、前記インバータ回路の各々は、前記定電圧と出力端子と間に接続され、前記第２のＮ型トランジスタとゲートを共通接続することで、前記第２のＮ型トランジスタに流れる電流に比例した電流を生成する第３のＮ型のトランジスタからなる負荷素子と、前記負荷素子に直列に接続され、ゲートを入力とする第２のＰ型のトランジスタとから構成されることを特徴とする温度周波数変換回路。
本発明の温度補償型発振回路の一態様は、前記温度周波数変換回路と、負荷容量値の制御により発振周波数が制御される発振回路と、前記発振回路または前記温度周波数変換回路のいずれか一方の出力により制御されたゲート回路によって他方の出力周波数を計数するカウンタ回路とを備え、この計数結果に基づいて前記発振回路の負荷容量値を変更することを特徴としている。
【発明の効果】
【０００９】
本発明の温度周波数変換回路は、リング発振回路の遅延時間が定電圧生成回路のトランジスタの閾値電圧に影響を受けずに温度電圧変換回路の抵抗とリングオシレータの容量に依存するので、温度周波数変換回路の出力も前記閾値電圧の影響を受けることがない。また、このような温度周波数変換回路を温度補償型発振回路に適用することにより、素子の特性に左右されない安定した温度補償がなされる。
【図面の簡単な説明】
【００１０】
【図１】実施例１に係る温度周波数変換回路を説明する回路図。
【図２】実施例１に係る温度補償型発振回路を説明するブロック図。
【図３】図２に示された温度補償型発振回路を流れる信号を説明する波形図。
【図４】実施例２に係る温度周波数変換回路を説明する回路図。
【発明を実施するための形態】
【００１１】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１２】
図１乃至図３を参照して実施例１を説明する。
まず、図１を参照して、温度周波数変換回路を説明する。温度周波数変換回路は、図１に記載されているように、定電圧生成回路１０、温度電圧変換回路２０及びリングオシレータ３０から構成されている。
定電圧生成回路１０は、接地電圧（Ｖｓｓ）に対して第１のＰＭＯＳトランジスタ１のソース・ドレイン間電圧と第１のＮＭＯＳトランジスタのソース・ドレイン間電圧を足した電圧に基づいた定電圧を出力する。ここでは出力電圧を基準電圧といい、第１のＰＭＯＳトランジスタ１に基づく基準電圧を第１の基準電圧ＶＴＰとし、第１のＮＭＯＳトランジスタ２に基づく基準電圧を第２の基準電圧ＶＴＮとする。
【００１３】
定電圧生成回路１０は、ソースが定電流源Ｉｄに接続され、ゲート・ドレインが結線された第１のＰＭＯＳトランジスタ１と、ソースが他方の接地電圧（Ｖｓｓ）に接続され、ゲート・ドレインが結線され、ドレインが第１のＰＭＯＳトランジスタ１のドレインに接続された第１のＮＭＯＳトランジスタ２と、第１の入力（＋）に第１のＰＭＯＳトランジスタ１のソースが接続され、第２の入力（−）に出力が帰還して接続されたオペアンプ８とから構成されている。即ち、第１のＰＭＯＳトランジスタ１に基づく第１の基準電圧ＶＴＰ及び第１のＮＭＯＳトランジスタ２に基づく第２の基準電圧ＶＴＮの和がオペアンプ８の第１の入力（＋）に入力され、出力端に基準電圧ＶＴＰ＋ＶＴＮが出力される。オペアンプ８は、バッファとして用いられ、オペアンプ８に入力した第１及び第２の基準電圧は、インピーダンス変換されて同じ大きさの電圧が出力する。  
【００１４】
温度電圧変換回路２０は、オペアンプ８の出力からの前記定電圧と接地電圧（Ｖｓｓ）との間に直列に接続された第２のＰＭＯＳトランジスタ３と温度特性を持つ抵抗素子４との直列接続から構成されている。抵抗素子４の接地側とは反対側の一端と第２のＰＭＯＳトランジスタ３のドレインとの接続点及び第２のＰＭＯＳトランジスタ３のゲートは共通に接続されている。
リングオシレータ３０は、オペアンプ８の出力からの前記定電圧と接地電圧（Ｖｓｓ）との間で形成されて入力信号を反転して出力する奇数段直列にリング状に接続されたインバータ回路及びこれらインバータ回路間の接続点に接続された容量素子７とを有する。この実施例では、インバータ回路を３段に直列接続した例を用いて説明する。リングオシレータは、各インバータ回路が入出力電圧の安定な組み合わせ状態を作ることができない場合に発振する。そのときの発振周波数は、各インバータ回路１段当たりの遅延時間の総和によって決まる。
【００１５】
前記インバータ回路の各々は、第３のＰＭＯＳトランジスタ５と第２のＮＭＯＳトランジスタ６とから構成され、オペアンプ８の出力からの前記定電圧と出力端子（図示しない）との間に接続されている。第３のＰＭＯＳトランジスタ５は、第２のＰＭＯＳトランジスタ３とゲートを共通接続することにより、このトランジスタ３に流れる電流に比例した電流を生成する。また、第３のＰＭＯＳトランジスタ５は、負荷素子として用いられる。第２のＮＭＯＳトランジスタ６は、この負荷素子に直列に接続され、ゲートを入力とする。第３のＰＭＯＳトランジスタ５のドレインは、第２のＮＭＯＳトランジスタ６のドレインに接続されている。初段の第２のＮＭＯＳトランジスタ６のドレインは、次段の第２のＮＭＯＳトランジスタ６のゲートに接続され、次段の第２のＮＭＯＳトランジスタ６のドレインは、最終段の第２のＮＭＯＳトランジスタ６のゲートに接続され、最終段の第２のＮＭＯＳトランジスタ６のドレインは、初段の第２のＮＭＯＳトランジスタ６のゲートに接続される。
【００１６】
この実施例において、容量素子７は、各インバータ回路間の全ての接続点に接続してあるが、本発明では、全てに接続する必要は無く、いずれか少なくとも１つの接続点に接続するようにすることも可能である。また、この容量素子は個別に形成したものでも良いし、インバータを構成するトランジスタのゲート容量等の寄生容量によって構成してもよい。
定電圧生成回路１０のオペアンプ８の出力端からは第１及び第２の基準電圧ＶＴＰ、ＶＴＮからなる定電圧が出力される。温度電圧変換回路２０は、この定電圧と接地間に直列接続された第２のＰＭＯＳトランジスタ３と抵抗４とから構成されている。この抵抗４にかかる電圧は、第２の基準電圧ＶＴＮと同じである（第１の基準電圧ＶＴＰは、第２のＰＭＯＳトランジスタ５にかかる）。したがって、抵抗４に流れる電流ｉは、抵抗値をＲとすると、ｉ＝ＶＴＮ／Ｒとなる。抵抗４は、抵抗値Ｒが温度係数を有しており、温度センサの役割を果たす。即ち、温度センサの温度によって流れる電流が決まる。
【００１７】
リングオシレータ３０の初段のインバータ回路を構成する第３のＰＭＯＳトランジスタ５は、オペアンプ８の出力からの定電圧に、温度電圧変換回路２０を構成する第２のＰＭＯＳトランジスタ３を介して、接続されており、両ＰＭＯＳトランジスタ３、５は、カレントミラー回路を構成している。したがって、初段のインバータ回路には温度電圧変換回路２０を流れる電流に比例した電流が流れる。他のインバータ回路も同じように温度変換回路２０を流れる電流に比例した電流が流れる。
【００１８】
リングオシレータ３０において、初段のインバータ回路の出力端に接続されている容量素子７は、初段のインバータ回路の第３のＰＭＯＳトランジスタ５がオンして初段のインバータ回路の出力が高レベルになった時に、この容量素子７は充電される。初段のインバータ回路の第２のＮＭＯＳトランジスタ６がオンして、初段のインバータ回路の出力が低レベルになった時に、この容量素子７は放電される。この容量素子７の両端の電圧である次段のインバータ回路の入力電圧は、初段のインバータ回路の入力端の電圧変化に比べてこの容量素子７が充放電に要する時間だけ遅れて変化する。これは次の容量素子７についても同様である。
【００１９】
これら容量素子７の充放電に要する時間は、充放電電流と容量素子の容量により決まるが、この実施例の場合、例えば、容量を一定とすれば、この充放電時間は、充放電電流によって決まる。そして、リングオシレータ３０の電流は、温度電圧変換回路２０から供給されるのであるから、これらの電流は、温度電圧変換回路２０の抵抗４の抵抗値Ｒによって決まる。抵抗４の抵抗値Ｒは、温度係数を有しているので、リングオシレータ３０の発振周波数は、温度により変化する。
【００２０】
ところで、温度電圧変換回路２０の抵抗４に流れる電流ｉは、ＶＴＮ／Ｒで表わされる。そして、リングオシレータ３０の初段のインバータ回路の第２のＮＭＯＳトランジスタ６がオフになった時に、第３のＰＭＯＳトランジスタ５から供給される電流により、初段と次段のインバータ回路間の容量素子７が充電される。この電流を抵抗４に流れる電流ｉと等しいとすると、容量素子７に蓄えられる電荷量Ｑはｉ・Ｔで表わされる。Ｔは１段の遅延時間を表わす。静電容量Ｃのコンデンサの電荷量Ｑは、Ｃ・Ｖで表わされるから、Ｑ＝Ｃ・Ｖ＝ｉ・Ｔである。このときの電圧Ｖは、ＶＴＮ（第２の基準電圧）であるから、Ｔは、Ｔ＝Ｃ・ＶＴＮ／ｉと表わされる。一方、ｉ＝ＶＴＮ／Ｒであるから、Ｔ＝Ｃ・Ｒと表わされる。
【００２１】
したがって、遅延時間Ｔは周波数の周期を決めるものであるから、この実施例の温度周波数変換回路の出力は、この回路を構成する素子の特性（ＶＴＮに左右されない）に影響を受けない。また、定電圧生成回路１０を構成する第１のＰＭＯＳトランジスタ１及び第１のＮＭＯＳトランジスタ２の温度特性は、それぞれインバータ回路を構成する第３のＰＭＯＳトランジスタ５及び第２のＮＭＯＳトランジスタ６の温度特性によってキャンセルされるため、トランジスタ素子の温度特性の影響を受けない回路となる。その結果、温度電圧変換回路を構成する抵抗の温度特性を利用した温度、周波数の変換が安定に行われる温度周波数変換回路が得られる。
【００２２】
次に、図２及び図３を参照して、この実施例の温度周波数変換回路を利用した温度補償型発振回路を説明する。
この温度補償型発振回路は、前記温度周波数変換回路１１と、スイッチの切り替えによる負荷容量値の制御により発振周波数が制御される発振回路４０と、発振回路４０または温度周波数変換回路１１のいずれか一方の出力により制御されたゲート回路１２によって他方の出力周波数を計数するカウンタ回路１３と、温度補償データを記憶する不揮発性メモリのメモリ１４とを備え、このカウンタ回路１４の計数結果に基づいて発振回路４０の負荷容量値を制御するものである。
【００２３】
温度周波数変換回路１１は、環境温度によって出力信号の周波数が変わる。図３（ａ）は温度周波数変換回路１１で発振された出力信号の一例である。一方、発振回路４０の出力部にはゲートパルス発生回路１５が設けられており、発振回路４０の出力が入力されて一定パルスが発生するようになっている。図３（ｂ）は一定パルスの一例である。温度周波数変換回路１１の出力信号と一定パルスとはゲート回路１２に入力されて、出力信号のパルス数を周波数カウンタ１３において一定パルスの範囲でカウントする。図３（ｃ）は、図３（ａ）及び図３（ｂ）に示される信号に基づいて生成されたゲート回路１２から出力信号である。メモリ１４は、周波数カウンタ１３で計数した結果をアドレス信号として温度補償データを記憶する。そして、この記憶された温度補償データに基づいて発振回路４０の負荷容量のスイッチ群を制御して、温度補償型発振回路４０の出力周波数の温度補償を行う。遅延時間ＴはＣ・Ｒで表わされ、回路を構成する素子の特性に影響を受けないので、温度補償型発振回路に用いても温度補償が安定に行われる。
【実施例２】
【００２４】
次に、図４を参照して実施例２を説明する。
この実施例では、温度周波数変換回路を構成するトランジスタとして実施例１の温度周波数変換回路を構成するトランジスタの極性を逆にしていることに特徴がある。温度周波数変換回路は、電源電圧（Ｖｄｄ）に対して第１のＮ型トランジスタのソース・ドレイン間電圧および第１のＰ型トランジスタのソース・ドレイン間電圧分降下した電圧に基づいた定電圧を出力する定電圧生成回路５０と、前記定電圧と前記電源電圧との間に直列に接続された第２のＮ型トランジスタと温度特性を持つ抵抗素子との直列接続からなり、それらの接続点及び前記第２のＮ型トランジスタのゲートが共通に接続されている温度電圧変換回路６０と、前記定電圧と前記電源電圧との間で形成されて入力信号を反転して出力する奇数段直列に接続されたインバータ回路及びリングオシレータ７０から構成されている。
【００２５】
当該温度周波数変換回路では、実施例１のＰＭＯＳトランジスタ３、５に対応するトランジスタは、ＮＭＯＳトランジスタ２３、２５であり、ＮＭＯＳトランジスタ６に対応するトランジスタは、ＰＭＯＳトランジスタ２６である。また、定電圧生成回路５０に設けたオペアンプ２８は、実施例１のオペアンプ８に対応している。定電圧生成回路５０の基準電圧を生成するトランジスタにはＰＭＯＳトランジスタ２１及びＮＭＯＳトランジスタ２２を用い、抵抗には抵抗２４を用いている。リングオシレータ７０に配置する容量には容量素子２７を用いている。実施例１同様、容量素子２７は個別に容量素子を形成したものであっても良いし、インバータを構成するトランジスタのゲート容量等の寄生容量によって構成してもよい。
このような温度周波数変換回路においても実施例１と同様に、温度電圧変換回路を構成する抵抗の温度特性を利用した温度、周波数の変換が安定し、これを温度補償型発振回路に用いても温度補償が安定して行われる。
【符号の説明】
【００２６】
１、３、５、２１、２６・・・ＰＭＯＳトランジスタ
２、６、２２、２３、２５・・・ＮＭＯＳトランジスタ
４、２４・・・抵抗
７、２７・・・容量素子
８、２８・・・オペアンプ
１０、５０・・・定電圧生成回路
２０、６０・・・温度電圧変換回路
３０、７０・・・リングオシレータ
【図１】
2014075763.tif 000003
【図２】
2014075763.tif 000004
【図３】
2014075763.tif 000005
【図４】
2014075763.tif 000006