(57)【要約】【課題】実装面積及びコストの増加を抑制し、送受信機間を絶縁する半導体装置を提供する。【解決手段】半導体装置は、第１の非線形素子と、差動アンプと、第１の絶縁素子と、第２の絶縁素子と、第２の非線形素子と、第３の非線形素子と論理回路と、を備えている。第１乃至第３の非線形素子は、受け付けた信号が所定の閾値以上の場合に第１の論理レベルを出力し、所定の閾値以下の場合に第２の論理レベルを出力する。差動アンプは、第１の非線形素子が出力する信号から差動信号を生成する。第１及び第２の絶縁素子は、それぞれ、差動アンプの非反転信号出力端子と反転信号出力端子と接続される。論理回路は、第２及び第３の非線形素子が出力する論理レベルが互いに異なるときに、第２の非線形素子が出力する論理レベルを出力し、第２及び第３の非線形素子が同じ論理レベルを出力するときは、出力信号の論理レベルを不変とする。【選択図】図１
2014060602.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の電位が所定の閾値以上の場合に第１の論理レベルを出力し、前記入力信号の電位が所定の閾値以下の場合に第２の論理レベルを出力する第１の非線形素子と、
前記第１の非線形素子が出力する信号から差動信号を生成する差動アンプと、
前記差動アンプの非反転信号出力端子と一端が接続される第１の絶縁素子と、
前記差動アンプの反転信号出力端子と一端が接続される第２の絶縁素子と、
前記第１の絶縁素子の他の一端と接続され、前記差動アンプの出力する非反転信号の電位が所定の閾値以上の場合に前記第１の論理レベルを出力し、前記非反転信号の電位が所定の閾値以下の場合に前記第２の論理レベルを出力する第２の非線形素子と、
前記第２の絶縁素子の他の一端と接続され、前記差動アンプの出力する反転信号の電位が所定の閾値以上の場合に前記第１の論理レベルを出力し、前記反転信号の電位が所定の閾値以下の場合に前記第２の論理レベルを出力する第３の非線形素子と、
前記第２及び第３の非線形素子が出力する論理レベルが互いに異なるときに、前記第２の非線形素子が出力する論理レベルを出力し、前記第２及び第３の非線形素子が同じ論理レベルを出力するときは、出力信号の論理レベルを不変とする論理回路と、
を備える半導体装置。
【請求項２】
前記入力信号の論理レベルが所定の時間以上継続した場合に、前記非反転信号又は前記反転信号のいずれかの信号に単パルス信号を与える入力監視回路を備える請求項１の半導体装置。
【請求項３】
前記入力監視回路は、
前記入力信号の論理レベルを監視すると共に、前記入力信号の論理レベルが所定の時間以上継続した場合に、前記差動アンプに単パルス信号を発生させる請求項２の半導体装置。
【請求項４】
前記入力監視回路は、
前記第１の非線形素子の出力が前記第１の論理レベルの場合には、前記差動アンプの非反転信号出力端子から単パルス信号を発生させ、
前記第１の非線形素子の出力が前記第２の論理レベルの場合には、前記差動アンプの反転信号出力端子から単パルス信号を発生させる請求項３の半導体装置。
【請求項５】
前記論理回路は、
論理積回路と、排他的論理和回路と、第１乃至第４の否定論理積回路と、を含み、
前記論理積回路は、前記第２の非線形素子が出力する信号と前記第３の非線形素子が出力する信号の論理を反転した信号を受け付け、
前記排他的論理和回路は、前記第２及び第３の非線形素子が出力する信号を受け付け、
前記第１の否定論理積回路は、前記論理積回路及び前記排他的論理和回路が出力する信号を受け付け、
前記第２の否定論理積回路は、前記第１の否定論理積回路及び前記排他的論理和回路が出力する信号を受け付け、
前記第３の否定論理積回路は、前記第１の否定論理積回路及び前記第４の否定論理積回路が出力する信号を受け付け、
前記第４の否定論理積回路は、前記第２の否定論理積回路及び前記第３の否定論理積回路が出力する信号を受け付け、
前記第３の否定論理積回路が出力する信号を前記出力信号とする請求項４の半導体装置。
【請求項６】
前記入力監視回路は、
パルス生成回路と、カウンタ回路と、第１及び第２の否定論理和回路と、第１及び第２のフリップフロップと、第５及び第６の否定論理積回路と、を含み、
前記パルス生成回路は、所定の周期を持つパルス信号を前記カウンタ回路に供給し、
前記カウンタ回路は、前記パルス生成回路から供給されたパルス信号を予め定めたカウント値までカウントすると制御信号を活性化し、
前記第１の否定論理和回路は、前記第１の非線形素子が出力する信号と前記制御信号を受け付け、
前記第２の否定論理和回路は、前記第１の非線形素子が出力する信号の論理を反転した信号と前記制御信号を受け付け、
前記第１のフリップフロップは、前記制御信号をリセット端子で受け付け、前記第１の否定論理和回路の出力をセット端子で受け付け、
前記第２のフリップフロップは、前記制御信号をリセット端子で受け付け、前記第２の否定論理和回路の出力をセット端子で受け付け、
前記第５の否定論理積回路は、前記第１のフリップフロップの反転データ端子から出力される信号と前記制御信号を受け付け、
前記第６の否定論理積回路は、前記第２のフリップフロップの反転データ端子から出力される信号と前記制御信号を受け付け、
前記差動アンプは、第２及び第３の論理積回路を含み、
前記第２の論理積回路は、前記非反転信号出力端子から出力される信号と前記第５の否定論理積回路から出力される信号を論理積演算した信号を前記非反転信号として出力し、
前記第３の論理積回路は、前記反転信号出力端子から出力される信号と前記第６の論理積回路から出力される信号を論理積演算した信号を前記反転信号として出力する請求項５の半導体装置。
【請求項７】
前記第１及び第２の絶縁素子は、一方の端子における物理量の変化を微分して他の端子に出力する素子である請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項８】
入力信号を受け付ける第１の非線形素子と、
前記第１の非線形素子が出力する信号から差動信号を生成する差動アンプと、
一端が前記差動アンプの出力ノードに接続される第１及び第２の絶縁素子と、
前記第１及び第２の絶縁素子の他の一端と入力ノードが接続され、前記差動アンプの出力信号の立ち上がりに応じて、単パルス信号を出力する第２及び第３の非線形素子と、
前記第２及び第３の非線形素子が出力する信号の論理レベルの相違を検出した際に、出力信号の論理レベルを前記入力信号の論理レベルに更新する論理回路と、
を備える半導体装置。
【請求項９】
前記論理回路は、
前記第２及び第３の非線形素子が出力する信号の論理レベルの一致を検出した際は、出力信号の論理レベルを不変とする請求項８の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。例えば、送受信機間を絶縁する半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
生産機器を予め定めた順序に従い制御するシーケンス制御が広く用いられている。これらの生産機器に使用する電源は非常に高圧であることが多い。一方、これらの生産機器に対して制御信号を与え、制御する装置には高電圧の電源は必要がない。つまり、制御装置には、その内部に含まれる論理回路が動作する電源の供給がなされれば十分である。このような状況の下で、電圧が異なる電源領域間を絶縁しつつ、制御信号を伝達する絶縁回路（アイソレータ）が使用される。
【０００３】
また、絶縁回路が使用される環境には、様々なノイズの発生が考えられ、このようなノイズの影響を受けずに、制御信号を正確に伝達する絶縁回路が求められる。
【０００４】
ここで、特許文献１において、差動信号を用いたデジタル信号を伝送する差動信号受信装置（絶縁回路）が開示されている。特許文献１が開示する絶縁回路は、フォトカプラを用いて送信機側と受信機側を絶縁する。
【０００５】
さらに、特許文献２及び３において、コンデンサを用いて送信機側と受信機側を絶縁する絶縁回路が開示されている。特許文献２及び３が開示する絶縁回路は、直流信号（ＤＣ信号）の伝達を実現するために、直流信号用の経路と、交流信号（ＡＣ信号）用の経路と、を分離している。また、直流信号の伝達を実現するために、送信機側でパルス信号を付加し、受信機側で付加されたパルス信号を除去する。
【０００６】
ここで、コンデンサは、一方の電極の電位が変化した際、その変化を他の電極に伝えることが可能である（交流信号の伝達は可能である）。しかし、電位の変化がない直流信号を他の電極に伝達することはできない。そのため、特許文献２及び３が開示する絶縁回路には、上記のような構成（経路の分離、パルス信号の付加）が必要になる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１４２９９６号公報
【特許文献２】米国特許第７７５５４００号明細書
【特許文献３】特開２０１０−１６８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。
【０００９】
上述したように、特許文献１が開示する絶縁回路は、フォトカプラを使用して送受信機間を絶縁している。フォトカプラを用いた絶縁であるため、特許文献２及び３が開示する絶縁回路のような構成は不要である。即ち、フォトカプラであれば、直流信号を送信機側に伝達することが可能であり、直流信号と交流信号とで経路を分離する必要がない。また、入力信号にパルス信号を付加する必要もない。
【００１０】
しかし、絶縁素子としてのフォトカプラの大きさは、コンデンサと比較して極めて大きい。そのため、フォトカプラを実装する際に必要な基板面積もまた大きくなり、フォトカプラを絶縁素子として使用する絶縁回路の面積が肥大化する。さらに、フォトカプラとコンデンサの価格を比較すれば、フォトカプラの価格の方が高いのが通常であり、絶縁回路のコストも上昇する。
【００１１】
以上のことから、実装面積及びコストの増加を抑制し、送受信機間を絶縁する半導体装置が望まれる。なお、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施の形態によれば、第１の非線形素子と、差動アンプと、第１の絶縁素子と、第２の絶縁素子と、第２の非線形素子と、第３の非線形素子と、論理回路と、を備える半導体装置が提供される。第１の非線形素子は、入力信号の電位が所定の閾値以上の場合に第１の論理レベルを出力し、前記入力信号の電位が所定の閾値以下の場合に第２の論理レベルを出力する。差動アンプは、前記第１の非線形素子が出力する信号から差動信号を生成する。第１の絶縁素子は、前記差動アンプの非反転信号出力端子と一端が接続される。第２の絶縁素子は、前記差動アンプの反転信号出力端子と一端が接続される。第２の非線形素子は、前記第１の絶縁素子の他の一端と接続され、前記差動アンプの出力する非反転信号の電位が所定の閾値以上の場合に前記第１の論理レベルを出力し、前記非反転信号の電位が所定の閾値以下の場合に前記第２の論理レベルを出力する。第３の非線形素子は、前記第２の絶縁素子の他の一端と接続され、前記差動アンプの出力する反転信号の電位が所定の閾値以上の場合に前記第１の論理レベルを出力し、前記反転信号の電位が所定の閾値以下の場合に前記第２の論理レベルを出力する。論理回路は、前記第２及び第３の非線形素子が出力する論理レベルが互いに異なるときに、前記第２の非線形素子が出力する論理レベルを出力し、前記第２及び第３の非線形素子が同じ論理レベルを出力するときは、出力信号の論理レベルを不変とする。
【発明の効果】
【００１３】
一実施の形態によれば、実装面積及びコストの増加を抑制し、送受信機間を絶縁する半導体装置が提供される。
【図面の簡単な説明】
【００１４】
【図１】一実施形態の概要を説明するための図である。
【図２】第１の実施形態に係る半導体装置１の回路構成の一例を示す図である。
【図３】論理回路１０の内部構成の一例を示す図である。
【図４】論理回路１０における入出力信号の論理レベルをまとめた図である。
【図５】半導体装置１における各種信号の一例を示す図である。
【図６】半導体装置１における各種信号の一例を示す図である。
【図７】第２の実施形態に係る半導体装置２の回路構成の一例を示す図である。
【図８】入力監視回路２０及び差動アンプＡＭＰ０２の構成の一例を示す図である。
【図９】入力監視回路２０及び差動アンプＡＭＰ０２の出力波形の一例を示す図である。
【図１０】半導体装置２における各種信号の一例を示す図である。
【図１１】コンデンサに代えてコイルを絶縁素子として用いる回路構成の一例である。
【発明を実施するための形態】
【００１５】
初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載は何らの限定を意図するものではない。
【００１６】
上述したように、フォトカプラを使用した絶縁回路は、実装面積が増加し、絶縁回路のコストが上昇する問題がある。そこで、実装面積及びコストの増加を抑制し、送受信機間を絶縁する半導体装置が望まれる。
【００１７】
そこで、一例として図１に示す半導体装置１００を提供する。半導体装置１００は、第１の非線形素子１０１と、差動アンプ１０２と、第１の絶縁素子１０３と、第２の絶縁素子１０４と、第２の非線形素子１０５と、第３の非線形素子１０６と論理回路１０７と、を備えている。第１の非線形素子１０１は、入力信号の電位が所定の閾値以上の場合に第１の論理レベルを出力し、入力信号の電位が所定の閾値以下の場合に第２の論理レベルを出力する。差動アンプ１０２は、第１の非線形素子１０１が出力する信号から差動信号を生成する。第１の絶縁素子１０３は、差動アンプ１０２の非反転信号出力端子と一端が接続される。第２の絶縁素子１０４は、差動アンプ１０２の反転信号出力端子と一端が接続される。第２の非線形素子１０５は、第１の絶縁素子１０３の他の一端と接続され、差動アンプ１０２の出力する非反転信号の電位が所定の閾値以上の場合に第１の論理レベルを出力し、非反転信号の電位が所定の閾値以下の場合に第２の論理レベルを出力する。第３の非線形素子１０６は、第２の絶縁素子１０４の他の一端と接続され、差動アンプ１０２の出力する反転信号の電位が所定の閾値以上の場合に第１の論理レベルを出力し、反転信号の電位が所定の閾値以下の場合に第２の論理レベルを出力する。論理回路１０７は、第２の非線形素子１０５及び第３の非線形素子１０６が出力する論理レベルが互いに異なるときに、第２の非線形素子１０５が出力する論理レベルを出力し、第２の非線形素子１０５及び第３の非線形素子１０６が同じ論理レベルを出力するときは、出力信号の論理レベルを不変とする。
【００１８】
半導体装置１００は、非線形素子及び絶縁素子を利用して、送受信機間を絶縁する。そのため、絶縁素子としてコンデンサやコイル等の直流信号を伝達できない素子を使用する場合であっても、非線形素子を使用することで入力信号の変化をパルス信号に変換することができる。パルス信号に変換された入力信号（差動信号）は、論理回路１０７により論理演算され、入力信号と同じ論理レベルを持つ出力信号が出力される。このように、半導体装置１００では、絶縁素子としてフォトカプラのような素子を使用する必要がないため、フォトカプラを使用する絶縁回路のように実装面積が増加し、絶縁回路のコストが上昇することがない。
【００１９】
さらに、下記の形態が可能である。
【００２０】
［形態１］
上記一実施の形態に係る半導体装置。
［形態２］
前記入力信号の論理レベルが所定の時間以上継続した場合に、前記非反転信号又は前記反転信号のいずれかの信号に単パルス信号を与える入力監視回路を備えることが好ましい。
［形態３］
前記入力監視回路は、
前記入力信号の論理レベルを監視すると共に、前記入力信号の論理レベルが所定の時間以上継続した場合に、前記差動アンプに単パルス信号を発生させることが好ましい。
［形態４］
前記入力監視回路は、
前記第１の非線形素子の出力が前記第１の論理レベルの場合には、前記差動アンプの非反転信号出力端子から単パルス信号を発生させ、
前記第１の非線形素子の出力が前記第２の論理レベルの場合には、前記差動アンプの反転信号出力端子から単パルス信号を発生させることが好ましい。
［形態５］
前記論理回路は、
論理積回路と、排他的論理和回路と、第１乃至第４の否定論理積回路と、を含み、
前記論理積回路は、前記第２の非線形素子が出力する信号と前記第３の非線形素子が出力する信号の論理を反転した信号を受け付け、
前記排他的論理和回路は、前記第２及び第３の非線形素子が出力する信号を受け付け、
前記第１の否定論理積回路は、前記論理積回路及び前記排他的論理和回路が出力する信号を受け付け、
前記第２の否定論理積回路は、前記第１の否定論理積回路及び前記排他的論理和回路が出力する信号を受け付け、
前記第３の否定論理積回路は、前記第１の否定論理積回路及び前記第４の否定論理積回路が出力する信号を受け付け、
前記第４の否定論理積回路は、前記第２の否定論理積回路及び前記第３の否定論理積回路が出力する信号を受け付け、
前記第３の否定論理積回路が出力する信号を前記出力信号とすることが好ましい。
［形態６］
前記入力監視回路は、
パルス生成回路と、カウンタ回路と、第１及び第２の否定論理和回路と、第１及び第２のフリップフロップと、第５及び第６の否定論理積回路と、を含み、
前記パルス生成回路は、所定の周期を持つパルス信号を前記カウンタ回路に供給し、
前記カウンタ回路は、前記パルス生成回路から供給されたパルス信号を予め定めたカウント値までカウントすると制御信号を活性化し、
前記第１の否定論理和回路は、前記第１の非線形素子が出力する信号と前記制御信号を受け付け、
前記第２の否定論理和回路は、前記第１の非線形素子が出力する信号の論理を反転した信号と前記制御信号を受け付け、
前記第１のフリップフロップは、前記制御信号をリセット端子で受け付け、前記第１の否定論理和回路の出力をセット端子で受け付け、
前記第２のフリップフロップは、前記制御信号をリセット端子で受け付け、前記第２の否定論理和回路の出力をセット端子で受け付け、
前記第５の否定論理積回路は、前記第１のフリップフロップの反転データ端子から出力される信号と前記制御信号を受け付け、
前記第６の否定論理積回路は、前記第２のフリップフロップの反転データ端子から出力される信号と前記制御信号を受け付け、
前記差動アンプは、第２及び第３の論理積回路を含み、
前記第２の論理積回路は、前記非反転信号出力端子から出力される信号と前記第５の否定論理積回路から出力される信号を論理積演算した信号を前記非反転信号として出力し、
前記第３の論理積回路は、前記反転信号出力端子から出力される信号と前記第６の否定論理積回路から出力される信号を論理積演算した信号を前記反転信号として出力することが好ましい。
［形態７］
前記第１及び第２の絶縁素子は、一方の端子における物理量の変化を微分して他の端子に出力する素子であることが好ましい。
［形態８］
入力信号を受け付ける第１の非線形素子と、
前記第１の非線形素子が出力する信号から差動信号を生成する差動アンプと、
一端が前記差動アンプの出力ノードに接続される第１及び第２の絶縁素子と、
前記第１及び第２の絶縁素子の他の一端と入力ノードが接続され、前記差動アンプの出力信号の立ち上がりに応じて、単パルス信号を出力する第２及び第３の非線形素子と、
前記第２及び第３の非線形素子が出力する信号の論理レベルの相違を検出した際に、出力信号の論理レベルを前記入力信号の論理レベルに更新する論理回路と、
を備える半導体装置。
［形態９］
前記論理回路は、
前記第２及び第３の非線形素子が出力する信号の論理レベルの一致を検出した際は、出力信号の論理レベルを不変とすることが好ましい。
【００２１】
以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。
【００２２】
［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。
【００２３】
図２は、本実施形態に係る半導体装置１の回路構成の一例を示す図である。
【００２４】
半導体装置１は、論理回路１０と、差動アンプＡＭＰ０１と、シュミットバッファＳＢ０１〜ＳＢ０３と、コンデンサＣ０１及びＣ０２と、を含んで構成される。
【００２５】
半導体装置１は、入力端子ＩＮ側と出力端子ＯＵＴ側を、コンデンサＣ０１及びＣ０２により絶縁する。半導体装置１は、入力端子ＩＮを介して、送信機（図示せず）から入力信号を受け付ける。また、半導体装置１は、入力信号と同じ論理を持つ出力信号を、出力端子ＯＵＴを介して受信機（図示せず）に出力する。
【００２６】
コンデンサＣ０１及びＣ０２は直流信号を遮断し、交流信号を通過させる絶縁素子である。但し、半導体装置１で使用する絶縁素子をコンデンサに限定する趣旨ではない。後述するように、絶縁素子としてコイル等を用いることができる。半導体装置１において使用可能な絶縁素子は、一方の端子における物理量の変化を微分して他の端子に出力する素子と解するべきである。
【００２７】
シュミットバッファＳＢ０１〜ＳＢ０３は、入力ノードにおける入力電位が第１の閾値を超えた時にＨレベルを出力し、第２の閾値を下回った時にＬレベルを出力する非線形素子である。但し、半導体装置１で使用する非線形素子をシュミットバッファに限定する趣旨ではない。半導体装置１において使用可能な非線形素子は、異なる閾値によるヒステリシス特性を備えるものであればよい。
【００２８】
入力端子ＩＮは、シュミットバッファＳＢ０１の入力ノードと接続されている。差動アンプＡＭＰ０１は、シュミットバッファＳＢ０１が出力する入力信号（単相信号）を受け付け、非反転信号出力端子及び反転信号出力端子から差動信号を出力する。なお、以降の説明において、差動アンプＡＭＰ０１が出力する非反転信号をＱｐ、反転信号をＱｎと表記する。
【００２９】
差動アンプＡＭＰ０１の非反転信号出力端子は、コンデンサＣ０１の電極と接続される。コンデンサＣ０１の他の電極は、シュミットバッファＳＢ０２の入力ノードと接続される。同様に、差動アンプＡＭＰ０１の反転信号出力端子は、コンデンサＣ０２の電極と接続され、コンデンサＣ０２の他の電極はシュミットバッファＳＢ０３の入力ノードと接続される。なお、以降の説明において、シュミットバッファＳＢ０２及びＳＢ０３の入力ノードが受け付ける信号を、それぞれ、非反転信号ＱＣｐ、反転信号ＱＣｎとする。
【００３０】
シュミットバッファＳＢ０２及びＳＢ０３の出力ノードは、論理回路１０の入力ノードに接続される。論理回路１０の出力ノードは、出力端子ＯＵＴと接続される。なお、以降の説明において、シュミットバッファＳＢ０２及びＳＢ０３が出力する信号を、それぞれ、非反転信号ＱＳｐ及び反転信号ＱＳｎとする。
【００３１】
論理回路１０は、非反転信号ＱＳｐと反転信号ＱＳｎの論理レベルが互いに異なる場合に、出力信号として非反転信号ＱＳｐと同じ論理レベルを持つ信号を出力する機能を備える。さらに、論理回路１０は、非反転信号ＱＳｐと反転信号ＱＳｎの論理レベルが同じ場合には、出力信号の論理レベルを変更しない（出力信号の論理レベルを不変とする）機能を備える。
【００３２】
次に、論理回路１０の内部構成について説明する。
【００３３】
図３は、論理回路１０の内部構成の一例を示す図である。
【００３４】
論理回路１０は、論理積回路ＡＮＤ０１と、排他的論理和回路ＥＸＯＲ０１と、否定論理積回路ＮＡＮＤ０１〜ＮＡＮＤ０４と、を含んで構成される。なお、図３は、あくまでも論理回路１０を具現化する際の例示であって、論理回路１０の回路構成を限定する趣旨ではない。論理回路１０は、入力信号の論理レベルが互いに異なる場合に、出力信号として一の入力信号と同じ論理レベルを持つ信号を出力し、入力信号の論理レベルが同じ場合には、出力信号の論理レベルを変更しない構成であればどのような回路構成であってもよい。
【００３５】
排他的論理和回路ＥＸＯＲ０１は、非反転信号ＱＳｐ及び反転信号ＱＳｎを受け付ける。また、論理積回路ＡＮＤ０１は、非反転信号ＱＳｐと反転信号ＱＳｎの論理を反転した信号を受け付ける。否定論理積回路ＮＡＮＤ０１は、論理積回路ＡＮＤ０１及び排他的論理和回路ＥＸＯＲ０１が出力する信号を受け付ける。否定論理積回路ＮＡＮＤ０２は、否定論理積回路ＮＡＮＤ０１及び排他的論理和回路ＥＸＯＲ０１が出力する信号を受け付ける。否定論理積回路ＮＡＮＤ０３は、否定論理積回路ＮＡＮＤ０１及び否定論理積回路ＮＡＮＤ０４が出力する信号を受け付ける。否定論理積回路ＮＡＮＤ０４は、否定論理積回路ＮＡＮＤ０２及び否定論理積回路ＮＡＮＤ０３が出力する信号を受け付ける。否定論理積回路ＮＡＮＤ０３が出力する信号が、論理回路１０の出力信号であり、出力端子ＯＵＴから受信機に出力される。
【００３６】
図４は、論理回路１０における入出力信号の論理レベルをまとめた図である。
【００３７】
論理回路１０は、入力される非反転信号ＱＳｐと反転信号ＱＳｎの論理レベルに応じて、出力信号の論理レベルを決定する。即ち、論理回路１０は、図４の真理値表に従った動作を行う。
【００３８】
論理回路１０は、非反転信号ＱＳｐと反転信号ＱＳｎの論理レベルが互いに異なる場合には（図４の初段及び２段目）、非反転信号ＱＳｐの論理レベルを持つ信号を出力する。論理回路１０は、非反転信号ＱＳｐと反転信号ＱＳｎの論理レベルが一致する場合には（図４の３段目及び４段目）、出力している信号の論理レベルを保持する（論理レベルを変更しない）。
【００３９】
次に、半導体装置１の動作について説明する。
【００４０】
図５は、半導体装置１における各種信号の一例を示す図である。なお、図５、図６及び図１０において、接地電圧の表記はしていないが、入力端子ＩＮ側（送信機側）と出力端子ＯＵＴ側（受信機側）の接地は、共通であっても異なってもよい。
【００４１】
時刻ｔ１において、入力信号がＬレベルからＨレベルに遷移する。その結果、入力信号の電位は、シュミットバッファＳＢ０１が持つ第１の閾値を超えるので、差動アンプＡＭＰ０１にＨレベルの信号が入力される。差動アンプＡＭＰ０１は、シュミットバッファＳＢ０１が出力する入力信号を差動信号に変換し、出力する。より具体的には、時刻ｔ１において、非反転信号ＱｐはＨレベル、反転信号ＱｎはＬレベルに遷移する。
【００４２】
これらの信号は、コンデンサＣ０１及びＣ０２において微分され、非反転信号ＱＣｐ及び反転信号ＱＣｎは図５に示す微分波形となる。その際、シュミットバッファＳＢ０２に入力される非反転信号ＱＣｐの電位は、第１の閾値を超えるので、シュミットバッファＳＢ０２が出力する非反転信号ＱＳｐはＨレベルとなる。しかし、シュミットバッファＳＢ０３に入力される反転信号ＱＣｎの電位は、第１の閾値を超えないのでＬレベルを維持する。即ち、シュミットバッファＳＢ０２が出力する非反転信号ＱＳｐは、非反転信号ＱＣｐの立ち上がりエッジに応じて、Ｈレベルに遷移する。
【００４３】
時刻ｔ１において、Ｈレベルの非反転信号ＱＳｐとＬレベルの反転信号ＱＳｎが論理回路１０に入力されるので、出力信号は非反転信号ＱＳｐの論理レベルと同じＨレベルとなる（図４の初段参照）。
【００４４】
その後、非反転信号ＱＣｐの電位が、第２の閾値を下回り、時刻ｔ２において、シュミットバッファＳＢ０２が出力する非反転信号ＱＳｐはＬレベルとなる。その際、論理回路１０には、Ｌレベルの非反転信号ＱＳｐと反転信号ＱＳｎが入力されるので、論理回路１０は時刻ｔ１の論理レベルであるＨレベルを維持する（図４の３段目参照）。
【００４５】
このように、入力信号の立ち上がりに応じて、シュミットバッファＳＢ０２が出力する非反転信号ＱＳｐは単パルス信号となる。一方、シュミットバッファＳＢ０３が出力端する反転信号ＱＳｎはＬレベルを維持する。
【００４６】
その後、時刻ｔ３において、入力信号がＨレベルからＬレベルに遷移する。この入力信号の変化に応じて、シュミットバッファＳＢ０３に入力される反転信号ＱＣｎの電位は、第１の閾値を超えるので、シュミットバッファＳＢ０３が出力する反転信号ＱＳｎはＨレベルとなる。即ち、シュミットバッファＳＢ０３が出力する反転信号ＱＳｎは、反転信号ＱＣｎの立ち上がりエッジに応じて、Ｈレベルに遷移する。この場合、論理回路１０には、Ｌレベルの非反転信号ＱＳｐとＨレベルの反転信号ＱＳｎが入力されるので、出力信号は非反転信号ＱＳｐの論理レベルと同じＬレベルとなる（図４の２段目参照）。
【００４７】
その後、反転信号ＱＣｎの電位が第２の閾値を下回り、時刻ｔ４において、シュミットバッファＳＢ０３が出力する反転信号ＱＳｎはＬレベルとなる。その際、論理回路１０には、Ｌレベルの非反転信号ＱＳｐと反転信号ＱＳｎが入力されるので、論理回路１０は時刻ｔ３の論理レベルであるＬレベルを維持する（図４の３段目参照）。以上の動作が、交流信号が半導体装置１に入力された場合の動作である。
【００４８】
次に、半導体装置１に直流信号が入力される場合について説明する。
【００４９】
図６は、半導体装置１における各種信号の一例を示す図である。
【００５０】
半導体装置１に直流信号が入力されたとしても、半導体装置１の動作は交流信号が入力された場合と相違する点はない。直流信号が入力されたとしても、時刻ｔ１における入力信号の電位の変化が、コンデンサＣ０１において微分され、立ち上がりエッジがシュミットバッファＳＢ０２に入力されれば、交流信号が入力された場合と同じ動作をする。
【００５１】
次に、半導体装置１がノイズに対して強い耐性を持つ点について説明する。
【００５２】
ここでは、差動アンプＡＭＰ０１と論理回路１０の間の信号経路に、コモンモードノイズ又はノーマルモードノイズが重畳した場合について検証する。
【００５３】
初めに、コモンモードノイズが重畳する場合について説明する。
【００５４】
コモンモードノイズが信号経路に重畳する場合の影響を検証するにあたり、差動アンプＡＭＰ０１の非反転信号出力端子及び反転信号出力端子から、コンデンサＣ０１及びＣ０２、シュミットバッファＳＢ０２及びＳ０３及び配線を含め、回路及びレイアウトは対称に設計されているものとする。
【００５５】
コモンモードノイズが信号経路に重畳すると、回路の持つ対称性により各部には等量のノイズが重畳され、非反転信号（ＱＣｐ、ＱＳｐ）及び反転信号（ＱＣｎ、ＱＳｎ）は共にＨレベル又はＬレベルとなる。ここでは、両信号が共にＨレベルとなる場合を考える。
【００５６】
このような場合、図４に示す真理値表に従えば、論理回路１０は出力信号の論理レベルを変更しない（図４の４段目参照）。従って、出力信号は依然としてＨレベルのままであり、コモンモードノイズが上記の信号経路に重畳したとしてもその影響が顕在化することはない。あるいは、コモンモードノイズが上記の信号経路に重畳することで、論理回路１０の入力ノードが共にＬレベルとなる場合も同様である（図４の３段目参照）。
【００５７】
次に、ノーマルモードノイズが重畳する場合について考える。
【００５８】
ノーマルモードノイズが上記の信号経路に重畳し、非反転信号（ＱＣｐ、ＱＳｐ）又は反転信号（ＱＣｎ、ＱＳｎ）いずれかの論理レベルが変化しても、その影響は限定的である。例えば、非反転信号ＱＳｐがＬレベル、反転信号ＱＳｎもＬレベルに遷移した場合には、図４の３段目の論理から出力信号の論理レベルは変化しない。同様に、非反転信号ＱＳｐ及び反転信号ＱＳｎが共に、Ｈレベルとなる場合も同様である。
【００５９】
このように、半導体装置１は、コモンモードノイズ及びノーマルモードノイズのいずれのノイズに対しても高い耐性を備える。
【００６０】
以上のように、本実施形態に係る半導体装置１は、実装面積及びコストの両面で優れた絶縁素子であるコンデンサを使用しつつ、送受信機間を絶縁する。また、論理回路１０に所定の論理演算を行わせることで、ノイズに対し極めて高い耐性を備える。即ち、特許文献１が開示する絶縁回路よりも、基板面積が縮小され、コストに優れた絶縁回路を提供することができる。
【００６１】
さらに、特許文献２及び３が開示する絶縁回路とは異なり、直流信号と交流信号で経路を分離する必要がない。また、直流信号にパルス信号を付加する必要もないため、パルス信号を除去するためのフィルタ回路が不要である。さらにまた、特許文献２及び３が開示する絶縁回路では、直流信号と交流信号とで経路を分離するため、より多くの絶縁素子が必要となる。より具体的には、４個の絶縁素子（コンデンサ）が必要となる。しかし、本実施形態に係る半導体装置１は、２個のコンデンサを必要とするのみである。
【００６２】
さらに、特許文献２及び３が開示する絶縁回路のように直流信号と交流信号で経路を分離すると、直流信号から交流信号に切り替わる際に、交流信号の先頭ビットが欠ける恐れがある。このような問題を回避するため、特許文献２及び３が開示する回路には、遅延回路が必要である。しかし、本実施形態に係る半導体装置１では、直流信号と交流信号を同等に扱うことが可能であり、遅延回路は不要である。
【００６３】
以上のことから、本実施形態に係る半導体装置１は、特許文献２及び３が開示する絶縁回路に対しても、基板面積及びコストの両面において優れる。
【００６４】
また、特許文献２及び３が開示する絶縁回路では、ノイズが重畳する前の論理レベルによっては、絶縁回路が誤動作する可能性が存在する（ノイズの影響を受けやすい）。しかし、本実施形態に係る半導体装置１は、コモンモードノイズ及びノーマルモードノイズのいずれに対しても、極めて高い耐性を備える。
【００６５】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。
【００６６】
第１の実施形態に係る半導体装置１には、電源投入時に、誤動作する可能性が存在する。即ち、半導体装置１に電源を投入する際、Ｈレベルの直流信号が入力されていると、シュミットバッファＳＢ０２に立ち上がり波形が入力されない事態が懸念される。上述したように、半導体装置１では、コンデンサＣ０１及びＣ０２における微分波形をトリガとして、シュミットバッファＳＢ０２又はＳＢ０３が単パルス信号を生成し、論理回路１０から出力する信号の論理を決定している。従って、半導体装置１の電源を投入する前に（あるいは、ほぼ同時に）、直流信号が入力されていると半導体装置１の出力レベルは誤ったまま訂正されることがない。より具体的には、Ｈレベルの直流信号が入力されたとしても、出力信号はＬレベルから変化しない。
【００６７】
また、半導体装置１に電源を投入する時以外であっても直流信号が入力されている場合に、何らかの要因により入力信号と出力信号の不一致が生じた場合には、その不一致を訂正することができない。
【００６８】
以上のことから、直流信号が入力された場合に、定期的に出力信号の論理レベルを更新（リフレッシュ）することが求められる。
【００６９】
図７は、本実施形態に係る半導体装置２の回路構成の一例を示す図である。図７において図２と同一構成要素には、同一の符号を付し、その説明を省略する。
【００７０】
図７に示す半導体装置２と半導体装置１の相違点は、入力監視回路２０と、入力監視回路２０の追加に伴う差動アンプＡＭＰ０１の変更である。
【００７１】
入力監視回路２０及び差動アンプＡＭＰ０２は、入力信号の電位を監視し、入力信号の電位が所定の時間以上変化しない場合（即ち、直流信号と判断できる場合）に、論理回路１０の出力を更新する。その際、入力監視回路２０は、差動アンプＡＭＰ０２から出力する非反転信号Ｑｐ又は反転信号Ｑｎにパルス信号を与える。
【００７２】
図８は、入力監視回路２０及び差動アンプＡＭＰ０２の構成の一例を示す図である。
【００７３】
入力監視回路２０は、パルス生成回路２０１と、カウンタ回路２０２と、否定論理回路ＩＮＶ０１と、否定論理和回路ＮＯＲ０１及びＮＯＲ０２と、フリップフロップＦＦ０１及びＦＦ０２と、否定論理積回路ＮＡＮＤ０５及びＮＡＮＤ０６と、遅延素子Ｄ０１と、から構成されている。
【００７４】
パルス生成回路２０１は、任意の周期を持つパルス信号を生成し、生成したパルス信号をカウンタ回路２０２に供給する。パルス生成回路２０１は、例えば、複数のインバータを直列に接続し、発振させることでパルス信号を生成する。
【００７５】
カウンタ回路２０２は、パルス生成回路２０１から供給されたパルス信号を予め定めたカウント値までカウントすると、出力ノードからＨレベルの制御信号を出力する（制御信号を活性化する）。カウンタ回路２０２は、パルス信号をカウント値までカウントした後、カウンタを初期化し、Ｌレベルの制御信号を出力する。さらに、カウンタ回路２０２は、シュミットバッファＳＢ０１が出力する信号を受け付ける。カウンタ回路２０２は、シュミットバッファＳＢ０１が出力する信号の論理レベルが変わるたびにカウンタをリセットする。
【００７６】
カウンタ回路２０２が出力する制御信号は、否定論理和回路ＮＯＲ０１及びＮＯＲ０２と、フリップフロップＦＦ０１及びＦＦ０２のリセット端子と、遅延素子Ｄ０１と、に供給される。
【００７７】
カウンタ回路２０２が出力する制御信号は、遅延素子Ｄ０１により遅延される。遅延された制御信号は、否定論理積回路ＮＡＮＤ０５及びＮＡＮＤ０６に供給される。なお、遅延素子Ｄ０１は、フリップフロップＦＦ０１及びＦＦ０２の反転データ端子から否定論理積回路ＮＡＮＤ０５及びＮＡＮＤ０６に供給される信号と、カウンタ回路２０２から出力される制御信号と、のタイミングを調整するために用いる。即ち、フリップフロップＦＦ０１及びＦＦ０２の反転データ端子から出力される信号に遅れて、制御信号が否定論理積回路ＮＡＮＤ０５及びＮＡＮＤ０６に供給される様に遅延素子Ｄ０１の遅延量を決定する。つまり、遅延素子Ｄ０１の遅延量は、フリップフロップＦＦ０１及びＦＦ０２の遅延量に応じて適宜決定する。より具体的には、例えば、遅延素子Ｄ０１を偶数個のインバータで構成するならば、その個数を適宜変更する。
【００７８】
入力監視回路２０は、シュミットバッファＳＢ０１が出力する信号を受け付ける。シュミットバッファＳＢ０１が出力する信号は、否定論理和回路ＮＯＲ０１に入力される。また、シュミットバッファＳＢ０１が出力する信号を否定論理回路ＩＮＶ０１で反転した信号が、否定論理和回路ＮＯＲ０２に入力される。
【００７９】
フリップフロップＦＦ０１は、セット端子で否定論理和回路ＮＯＲ０１が出力する信号を受け付け、反転データ端子から否定論理積回路ＮＡＮＤ０５にデータ出力する。同様に、フリップフロップＦＦ０２は、セット端子で否定論理和回路ＮＯＲ０２が出力する信号を受け付け、反転データ端子から否定論理積回路ＮＡＮＤ０６にデータ出力する。否定論理積回路ＮＡＮＤ０５及びＮＡＮＤ０６の出力信号は、差動アンプＡＭＰ０２に供給される。
【００８０】
差動アンプＡＭＰ０２は、差動アンプＡＭＰ０１に論理積回路ＡＮＤ０２及びＡＮＤ０３を接続する構成である。論理積回路ＡＮＤ０２は、否定論理積回路ＮＡＮＤ０５が出力する信号と、差動アンプＡＭＰ０１が出力する非反転信号を受け付ける。同様に、論理積回路ＡＮＤ０３は、否定論理積回路ＮＡＮＤ０６が出力する信号と、差動アンプＡＭＰ０１が出力する反転信号を受け付ける。論理積回路ＡＮＤ０２の出力が、差動アンプＡＭＰ０１が出力する非反転信号Ｑｐに相当する。同様に、論理積回路ＡＮＤ０３の出力が、差動アンプＡＭＰ０１が出力する反転信号Ｑｎに相当する。
【００８１】
入力監視回路２０は、入力信号（シュミットバッファＳＢ０１の出力信号）が、カウンタ回路２０２に設定したカウント値に相当する時間変化しない場合に、否定論理積回路ＮＡＮＤ０５又はＮＡＮＤ０６から、差動アンプＡＭＰ０２の出力をリフレッシュする信号を出力する。より具体的には、入力信号が所定の時間以上Ｈレベルであれば、否定論理積回路ＮＡＮＤ０５から単パルス信号を出力する。一方、入力信号が所定の時間以上Ｌレベルであれば、否定論理積回路ＮＡＮＤ０６から単パルス信号を出力する。なお、入力信号が所定の時間以上Ｈレベル（又は、Ｌレベル）であるか否かを判定するためにカウンタ回路２０２を使用し、カウンタ回路２０２が出力する制御信号がＨレベルに遷移することで、否定論理積回路ＮＡＮＤ０５又はＮＡＮＤ０６から単パルス信号を出力する。
【００８２】
これらの単パルス信号を受け付けた差動アンプＡＭＰ０２は、論理積回路ＡＮＤ０２又はＡＮＤ０３を使用して、差動アンプＡＭＰ０１の出力信号と受け付けた単パルス信号の論理積演算を行う。その結果、差動アンプＡＭＰ０２が出力する非反転信号Ｑｐ及び反転信号Ｑｎは、入力監視回路２０が出力する単パルス信号と同じ波形を持つ単パルス信号となる。
【００８３】
図９は、入力監視回路２０及び差動アンプＡＭＰ０２の出力波形の一例を示す図である。図９に示すように、入力信号の論理レベルが所定の時間以上変化しなければ、入力監視回路２０に含まれるカウンタ回路２０２が制御信号を活性化する（時刻ｔ１、ｔ３）。この制御信号の活性化に応じて、差動アンプＡＭＰ０２が出力する非反転信号Ｑｐ又は反転信号Ｑｎは、ＨレベルからＬレベルに遷移し、その後Ｈレベルに復帰する単パルス信号となる（時刻ｔ２、ｔ４）。
【００８４】
次に、半導体装置２の動作について説明する。
【００８５】
入力信号が交流信号の場合は、第１の実施形態において説明した半導体装置１の動作と相違する点は存在しないので、説明を省略する。ここでは、直流信号が半導体装置２に入力された場合について説明する。
【００８６】
図１０は、半導体装置２における各種信号の一例を示す図である。
【００８７】
図１０の時刻ｔ１における半導体装置２の動作は、図５を用いて説明した半導体装置１の動作と相違する点は存在しないため、さらなる説明を省略する。
【００８８】
時刻ｔ１以前において、入力信号はＬレベル、かつ、制御信号もＬレベルであるため、フリップフロップＦＦ０１のセット端子にはＨレベルの信号が入力される。また、カウンタ回路２０２が出力する制御信号はＬレベルであるため、リセット端子はＬレベルの信号を受け付ける。従って、反転データ端子からＬレベルの信号が出力される。その結果、否定論理積回路ＮＡＮＤ０５には共にＬレベルの信号が入力されるため、その出力はＨレベルとなる。さらに、時刻ｔ１〜ｔ２の期間において、シュミットバッファＳＢ０１の出力（入力信号）はＨレベルであるため、フリップフロップＦＦ０１のセット端子はＬレベルの信号を受け付ける。また、カウンタ回路２０２が出力する制御信号はＬレベルであるため、リセット端子はＬレベルの信号を受け付ける。そのため、フリップフロップＦＦ０１の反転データ端子が出力する信号の論理レベルには変化がない。即ち、否定論理積回路ＮＡＮＤ０５によるＨレベルの信号出力が継続する。否定論理積回路ＮＡＮＤ０５の出力がＨレベルであるため、差動アンプＡＭＰ０２が出力する非反転信号Ｑｐは、差動アンプＡＭＰ０１が出力する非反転信号に一致する。
【００８９】
次に、図１０の時刻ｔ２において、入力監視回路２０は、入力信号が所定の時間以上Ｈレベルが継続したことを検出する。即ち、時刻ｔ２において入力監視回路２０に含まれるカウンタ回路２０２がＨレベルの制御信号を出力する。
【００９０】
制御信号がＨレベルに遷移することで、フリップフロップＦＦ０１のリセット端子はＨレベルの信号を受け付ける。セット端子が受け付ける信号はＬレベルであるため、フリップフロップＦＦ０１の反転データ端子からＨレベルの信号が出力される。また、制御信号もＨレベルとなるため、否定論理積回路ＮＡＮＤ０５は共にＨレベルの信号を受け付ける。その結果、否定論理積回路ＮＡＮＤ０５が出力する信号はＬレベルとなる。否定論理積回路ＮＡＮＤ０５の出力がＬレベルとなると、差動アンプＡＭＰ０２が出力する非反転信号ＱｐもＬレベルになる。その後、パルス生成回路２０１の周期に相当する期間（時刻ｔ２〜ｔ３）、非反転信号ＱｐはＬレベルを維持する。
【００９１】
時刻ｔ３において、非反転信号Ｑｐの立ち上がりエッジに応じて、シュミットバッファＳＢ０２が出力する非反転信号ＱＳｐは単パルス信号となる。一方、差動アンプＡＭＰ０２が出力する反転信号Ｑｎには変化がないので、シュミットバッファＳＢ０３が出力する反転信号ＱＳｎはＬレベルを維持する。
【００９２】
時刻ｔ３において、非反転信号ＱＳｐがＨレベル、反転信号ＱＳｎがＬレベルであるため、論理回路１０はＨレベルの出力信号を出力する（図４の初段参照）。即ち、論理回路１０の出力は更新される。換言するならば、入力監視回路２０は、入力信号が所定の時間以上Ｈレベルが継続したことを検出し、非反転信号ＱＳｐにリフレッシュパルスを生じさせる。
【００９３】
なお、図１０においては時刻ｔ３以前において、出力信号がＨレベルであるため、出力信号の論理レベルが変わることはない。しかし、半導体装置２の電源を投入した直後等において、立ち上がりエッジを検出できず、本来Ｈレベルであるはずの出力信号がＬレベルであった場合に、リフレッシュパルスを生成する効果が生じる。即ち、入力信号が所定の時間以上Ｈレベルが継続した場合に、半導体装置２は出力信号を更新し、Ｈレベルの出力信号を出力する。つまり、誤った出力レベルであるＬレベルを本来のＨレベルに訂正することができる。
【００９４】
次に、入力信号が所定の時間以上Ｌレベルが継続した場合について説明する。
【００９５】
時刻ｔ４において、入力信号はＨレベルからＬレベルに遷移する。入力信号がＬレベルに遷移する際の動作は、図５の時刻ｔ３における半導体装置１の動作と相違する点は存在しないので、さらなる説明を省略する。
【００９６】
入力信号が所定の時間以上Ｌレベルが継続した場合は、カウンタ回路２０２が出力する制御信号、否定論理和回路ＮＯＲ０２、フリップフロップＦＦ０２、否定論理積回路ＮＡＮＤ０６により、反転信号Ｑｎに単パルス信号を生じさせる。否定論理積回路ＮＡＮＤ０５及びＮＡＮＤ０６から出力される信号を生成する際の相違点は、入力信号が、否定論理回路ＩＮＶ０１により反転されて否定論理和回路ＮＯＲ０２に入力される点である。従って、フリップフロップＦＦ０１等により入力信号が、所定時間以上Ｈレベルが継続したか否かを検出できるのと同様に、フリップフロップＦＦ０２等により、入力信号が、所定時間以上Ｌレベルが継続したか否かが検出できる。
【００９７】
図１０の時刻ｔ５において、入力監視回路２０は、入力信号が所定の時間以上Ｌレベルが継続したことを検出する。その結果、入力監視回路２０の否定論理積回路ＮＡＮＤ０６が出力する信号はＬレベルとなる。否定論理積回路ＮＡＮＤ０６の出力がＬレベルとなると、差動アンプＡＭＰ０２が出力する反転信号ＱｎもＬレベルとなる。その後、時刻ｔ５〜ｔ６の期間、反転信号ＱｎはＬレベルを維持する。一方、非反転信号Ｑｐは、時刻ｔ４から継続してＬレベルであり、時刻ｔ６においてもＬレベルである。
【００９８】
時刻ｔ６において、反転信号ＱｎがＨレベルに遷移するため、論理回路１０はＬレベルの出力信号を出力する（図４の２段目参照）。
【００９９】
このように、入力信号が所定の時間以上Ｌレベルが継続した場合にも、半導体装置２は出力信号を更新する。
【０１００】
以上のように、本実施形態に係る半導体装置２では、所定の時間以上、入力信号の論理レベルが変化しない（電位が変化しない）場合において、論理回路１０の出力を定期的に更新する。その結果、電源投入時や予期せぬ原因により、入力信号と出力信号の論理レベルに不一致が生じたとしても、本来の論理レベルに訂正することができる。即ち、半導体装置２が誤動作したとしても、正常な出力状態に回復することができる。
【０１０１】
以上、第１及び第２の実施形態において、絶縁素子にコンデンサを用いることで、実装面積及びコストの増加を抑制しつつ、送受信機間を絶縁する半導体装置について説明した。ここで、使用可能な絶縁素子はコンデンサに限定されない。例えば、コンデンサに変えてコイルを用いて送受信機間を絶縁することができる。
【０１０２】
図１１は、コンデンサに代えてコイルを絶縁素子として用いる回路構成の一例である。図１１において図７と同一構成要素には、同一の符号を付し、その説明を省略する。図１１に示すように、コンデンサに代えてコイルを絶縁素子として使用することもできる。なお、半導体装置１のコンデンサＣ０１及びＣ０２をコイルＬ０１〜Ｌ０４に変更することも可能である。
【０１０３】
さらに、近年では、マイクロウェーブを利用した絶縁素子の開発が進められており、このような絶縁素子をコンデンサに代えて使用することもできる。
【０１０４】
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
【符号の説明】
【０１０５】
１、２、１００  半導体装置
１０、１０７  論理回路
２０  入力監視回路
２０１  パルス生成回路
２０２  カウンタ回路
１０１  第１の非線形素子
１０２、ＡＭＰ０１、ＡＭＰ０２  差動アンプ
１０３  第１の絶縁素子
１０４  第２の絶縁素子
１０５  第２の非線形素子
１０６  第３の非線形素子
ＡＮＤ０１〜ＡＮＤ０３  論理積回路
Ｃ０１、Ｃ０２  コンデンサ
Ｄ０１  遅延素子
ＥＸＯＲ０１  排他的論理和回路
ＦＦ０１、ＦＦ０２  フリップフロップ
ＩＮＶ０１  否定論理回路
ＳＢ０１〜ＳＢ０３  シュミットバッファ
Ｌ０１〜Ｌ０４  コイル
ＮＡＮＤ０１〜ＮＡＮＤ０６  否定論理積回路
ＮＯＲ０１、ＮＯＲ０２  否定論理和回路
【図１】
2014060602.tif 000003
【図２】
2014060602.tif 000004
【図３】
2014060602.tif 000005
【図４】
2014060602.tif 000006
【図５】
2014060602.tif 000007
【図６】
2014060602.tif 000008
【図７】
2014060602.tif 000009
【図８】
2014060602.tif 000010
【図９】
2014060602.tif 000011
【図１０】
2014060602.tif 000012
【図１１】
2014060602.tif 000013