(57)【要約】【課題】内部電極と端子電極とのコンタクト特性に優れ、しかも耐熱衝撃特性に優れると共に素子本体のクラック不良の低減を図ることが可能な積層電子部品を提供すること。【解決手段】セラミック層１０を介して対向するように積層される複数の内部電極層１２，１３が形成してある素子本体４と、素子本体４の側端面５，７に設けられる端子電極６，８と、を有する積層電子部品である。端子電極６，８と側端面５，７との間には、所定間隔の隙間２４が形成され、側端面から隙間２４を通して突出し端子電極６，８に接続するリード部２２，２３が内部電極層と一体に形成してある。リード部２２，２３における側端面から突出している突出部２６の先端部には、端子電極６，８の内部に埋め込まれ、リード部２２，２３の厚さよりも厚い厚肉部２８が形成してある。【選択図】図２
2014060331.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層を介して対向するように積層される複数の内部電極層が形成してある素子本体と、
前記素子本体の側端面に設けられる端子電極と、を有する積層電子部品であって、
前記端子電極と前記側端面との間には、所定間隔の隙間が形成され、
前記内部電極層の側端面方向の端部には、前記側端面から前記隙間を通して突出し前記端子電極に接続するリード部が前記内部電極層と一体に形成してあり、
前記リード部における前記側端面から突出している突出部の先端部には、前記端子電極の内部に埋め込まれ、前記リード部の厚さよりも厚い厚肉部が形成してあり、
前記内部電極層を構成する金属成分の内部電極主成分と、前記内部電極のリード部が接続する前記端子電極の端子電極主成分とが異なり、
前記突出部および厚肉部が、前記内部電極主成分と前記端子電極主成分との合金で構成してある積層電子部品。
【請求項２】
前記内部電極主成分がニッケルであり、前記端子電極主成分が銅である請求項１に記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層電子部品に関する。
【背景技術】
【０００２】
積層セラミックコンデンサ等の電子部品では、小型化および高容量化を図るために、誘電体層および内部電極層の薄層化が進められている。誘電体層および内部電極層の薄層化を進めると、内部電極層と端子電極との接続も困難になる。
【０００３】
内部電極層と端子電極との接続が不完全であると、得られる静電容量が低下するという課題を有する。そこで、端子電極と接続する内部電極層のリード部について、端子電極との接続性を高める手法がいくつか提案されている。
【０００４】
たとえば焼成後の素子本体の側端面を湿式バレル研磨することで、素子本体の側端面における内部電極層のリード部の露出を確実なものとし、リード部と端子電極との接続を高める技術が提案されている。また、金属の拡散係数を利用した（化学的現象を利用した）内部電極層のリード部の延長化技術も知られている。
【０００５】
しかしながら、内部電極層のリード部と端子電極とを物理的に確実に接続することは非常に困難であり、接続性を十分高める手法はいまだ確立されていない。なお、下記の特許文献１では、内部電極層のリード部の強度を高めるためにガラス延在部を形成する手法が開示されている。しかしながら、添加ガラス量を調整する手法をとるため、内部電極層の対向領域(コンデンサの有効領域)にまでガラスが拡散してしまい、電気的特性に悪影響を及ぼすおそれがあった。
【０００６】
また、下記の特許文献２には、素子本体の側端面を物理的に削りとることで凹部を形成して接続部とし、めっき付きを良くする構造が開示されている。しかしながら、この構造においても、内部電極層のリード部と端子電極との接続を向上させることは困難であり、静電容量などの電気特性を、さらに向上させることが望まれていた。
【０００７】
また、下記の特許文献３では、スルーホール電極を形成する電子部品が開示されている。しかしながら、電子部品の小型化に伴い、素子本体にスルーホールを高精度に形成することが難しく、量産が困難である。
【０００８】
なお、下記の特許文献４では、内部電極と端子電極との接合部分に内部電極を構成する金属を多く析出させて、水分に対するシール性を向上させることも提案している。しかしながら、特許文献４に示す発明では、内部電極と端子電極との接合部には、空隙が形成されないことが好ましいとされており、耐熱衝撃特性の向上や素子本体のクラック防止などを考慮するものではなかった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１７０７０６号公報
【特許文献２】特開２０１０-２１５２３号公報
【特許文献３】特開平０７-２０１６３４号公報
【特許文献４】特開２００４-７９６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、このような実状に鑑みてなされ、その目的は、内部電極と端子電極とのコンタクト特性に優れ、しかも耐熱衝撃特性に優れると共に素子本体のクラック不良の低減を図ることが可能な積層電子部品を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る積層電子部品は、
セラミック層を介して対向するように積層される複数の内部電極層が形成してある素子本体と、
前記素子本体の側端面に設けられる端子電極と、を有する積層電子部品であって、
前記端子電極と前記側端面との間には、所定間隔の隙間が形成され、
前記内部電極層の側端面方向の端部には、前記側端面から前記隙間を通して突出し前記端子電極に接続するリード部が前記内部電極層と一体に形成してあり、
前記リード部における前記側端面から突出している突出部の先端部には、前記端子電極の内部に埋め込まれ、前記リード部の厚さよりも厚い厚肉部が形成してあり、
前記内部電極層を構成する金属成分の内部電極主成分と、前記内部電極のリード部が接続する前記端子電極の端子電極主成分とが異なり、
前記突出部および厚肉部が、前記内部電極主成分と前記端子電極主成分との合金で構成してある。具体的には、前記内部電極主成分がニッケルであり、前記端子電極主成分が銅である。
【００１２】
本発明の積層電子部品では、前記端子電極と前記側端面との間には、所定間隔の隙間が形成されていることから、耐熱衝撃特性に優れている。また、リード部における素子本体の側端面から突出している突出部の先端部には、端子電極の内部に埋め込まれ、リード部の厚さよりも厚い厚肉部が形成してあるため、端子電極と内部電極とのコンタクト特性に優れている。
【００１３】
しかも本発明に係る積層電子部品では、突出部および厚肉部が、前記内部電極主成分と前記端子電極主成分との合金で構成してあり、端子電極主成分が素子本体の内部に位置するリード部まで拡散する割合が少ない。そのため、素子本体の内部に位置するリード部の厚みが増大することによる素子本体のクラック発生を防止することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２】図２は図１に示すコンデンサの要部拡大断面図である。
【図３】図３（Ａ）〜図３（Ｃ）は図１に示すコンデンサの製造方法の一例を示す概略断面図である。
【図４】図４は図３（Ｃ）の続きの工程を示す概略断面図である。
【図５】図５（Ａ）〜図５（Ｃ）は図４の続きの工程を示す概略断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と第２端子電極８とを有する。素子本体４は、第１内部電極層１２および第２内部電極層１３を有し、内側誘電体層１０を挟むように、これらの内部電極層１２，１３が交互に積層してある。
【００１６】
素子本体４は、その積層方向（Ｚ軸方向）の両端面に、外側誘電体層１４を有する。交互に積層される一方の第１内部電極層１２は、素子本体４の第１側端面５に形成してある第１端子電極６に対して電気的に接続してある。また、交互に積層される他方の第２内部電極層１３は、素子本体４の第２側端面７に形成してある第２端子電極８に対して電気的に接続してある。
【００１７】
素子本体４の第１側端面５と第２側端面７とは、Ｘ軸方向に沿って相互に対向している。図１〜図４において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が誘電体層１０の積層方向に一致し、Ｘ軸は、内部電極層１２および１３の引出方向に一致する。素子本体４は、Ｙ軸方向にも所定の幅を有する。
【００１８】
内側誘電体層１０および外側誘電体層１４の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層１０，１１の厚みは、特に限定されないが、０．２μｍ〜数十μｍのものが一般的である。また、外側誘電体層１４からなる外層部の厚みは、特に限定されないが、好ましくは１０〜２００μｍの範囲である。
【００１９】
第１内部電極層１２および第２内部電極層１３の材質は、特に限定されず、たとえばＮｉ、Ｐｄ、Ａｇ、Ｃｕなどが例示されるが、好ましくは、ＮｉまたはＮｉ合金である。
【００２０】
端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ｃｕ等の少なくとも１種、又はそれらの合金を用いることができる。端子電極６および８としては、通常、Ｃｕ，Ｃｕ合金、Ｎｉ又はＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金等が使用される。端子電極６および８の各厚みｔ０（図２参照）も特に限定されないが、通常２〜５０μｍ程度である。
【００２１】
本実施形態では、第１内部電極層１２および第２内部電極層１３の金属主成分と、端子電極６および８の金属主成分は、異なることが好ましく、内部電極主成分がニッケルであり、前記端子電極主成分が銅であることが好ましい。ただし、その他の組合せでも良い。たとえば内部電極主成分がＡｇ−Ｐｄ合金であり、前記端子電極主成分がＣｕの組合せなどが例示される。
【００２２】
端子電極６および８は、単一層で構成しても良いが、複数の層で構成しても良い。いずれにしても、素子本体４の側端面５または７に直接に接触する端子電極６および８の部分は、内部電極層１２および１３の主成分と異なる金属を主成分とすることが好ましい。たとえば内部電極層１２および１３の主成分をＮｉとする場合には、端子電極６および８は、Ｃｕを主成分とする金属で構成することが好ましい。後述するように、カーケンドール効果による金属拡散を利用して突出部２６および厚肉部２８を形成し易くするためである。
【００２３】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．２〜５．７ｍｍ）×横（０．１〜５．０ｍｍ）×厚み（０．１〜３．２ｍｍ）程度である。
【００２４】
本実施形態では、第１内部電極層１２の第１側端面５方向の端部には、第１側端面５に露出して第１端子電極６に接続する第１リード部２２が第１内部電極層１２と同一平面状に形成してある。また、第２内部電極層１３の第２側端面７方向の端部には、第２側端面７に露出して第２端子電極８に接続する第２リード部２３が第２内部電極層１３と同一平面状に形成してある。
【００２５】
第１内部電極層１２の第２側端面７方向の端部と、第２端子電極８との間には、第１中間絶縁領域２０が形成してある。第１中間絶縁領域２０は、Ｚ軸方向に隣接する第２リード部２３の間に形成され、内側誘電体層１０と繋がっている。第２内部電極層２３の第１側端面５方向の端部と、第１端子電極６との間には、第２中間絶縁領域２１が形成してある。
【００２６】
図２に示すように、本実施形態では、素子本体４の第２側端面７と端子電極８との間には、所定間隔の隙間２４が形成されている。隙間２４の幅Δｔ（Ｘ軸方向の幅隙間）は、好ましくは０．５〜２．０μｍである。隙間２４の幅Δｔが小さすぎると、耐熱衝撃特性の向上の効果が小さく、幅Δｔが大きすぎると、端子電極の厚みを一定とする場合に、隙間分だけ実際の厚みが小さくなってしまい、水分が入りやすくなってしまうため、耐湿性が劣化し、抵抗劣化が起きる傾向にある。
【００２７】
また、本実施形態では、内部電極層１３の側端面方向の端部には、側端面７から隙間２４を通して突出し端子電極８に接続するリード部２３が内部電極層１３と一体に形成してある。また、リード部２３における側端面７から突出している突出部２６の先端部には、端子電極８の内部に埋め込まれ、隙間２４に位置するリード部２３の厚さｔ１よりも大きな厚さｔ２を持つ厚肉部２８が形成してある。
【００２８】
比率ｔ２／ｔ１は、好ましくは１．３〜２．０である。この比率が小さすぎると、内部電極と端子電極とのコンタクト特性が悪化する傾向にあると共に、大きすぎると、内部電極の電極成分が素体内部から端子電極との接合部分に移動する量が大きくなり過ぎてしまうことで、素体内部で途切れが発生し被覆率が低下するといった構造欠陥が発生しやすくなってしまう傾向にある。
【００２９】
厚肉部２８は、必ずしも全てのリード部２３に形成される必要はないが、好ましくはリード部２３の全数に対して、９０％以上のリード部２３に厚肉部２８が形成されることが好ましい。
【００３０】
本実施形態では、突出部２６および厚肉部２８が、内部電極１３を構成する金属主成分と、リード部２３が接続される端子電極８の金属主成分との合金で構成してある。具体的には、内部電極の金属主成分がニッケルであり、端子電極の主成分が銅である。
【００３１】
なお、上述した説明では、素子本体４の第２側端面７と端子電極８との間に関して説明したが、素子本体４の第１側端面５と端子電極６との間においても同様な隙間２４が形成され、同様な突出部２６および厚肉部２８が形成される。以下の説明においても同様である。
【００３２】
本実施形態の積層セラミックコンデンサ２では、端子電極６，８と側端面５，７との間には、所定間隔の隙間２４が形成されていることから、耐熱衝撃特性に優れている。また、リード部２２，２３における素子本体４の側端面５，７から突出している突出部２６の先端部には、端子電極６，８の内部に埋め込まれ、リード部２２，２３の厚さよりも厚い厚肉部２８が形成してあるため、端子電極６，８と内部電極１２，１３とのコンタクト特性に優れている。
【００３３】
しかも本実施形態に係る積層セラミックコンデンサ２では、突出部２６および厚肉部２８が、内部電極主成分と前記端子電極主成分との合金で構成してあり、端子電極主成分が素子本体４の内部（中間絶縁領域２０，２１の内部）に位置するリード部２２，２３まで拡散する割合が少ない。そのため、素子本体４の内部に位置するリード部２２，２３の厚みが増大することによる素子本体４のクラック発生を防止することができる。
【００３４】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。
【００３５】
まず、図３（Ａ）に示すように、ＰＥＴフィルム等で構成してある支持シート３０の上に、ドクターブレード法などでグリーンシート１０ａを形成する。グリーンシート１０ａは、焼成後に図１に示す内側誘電体層１０となる部分である。
【００３６】
次に、図３（Ｂ）に示すように、グリーンシート１０ａの上に、スクリーン印刷法などで、図１に示す第１内部電極層１２または第２内部電極層１３となる内部電極パターン層１２ａまたは１３ａを形成する。
【００３７】
次に、図３（Ｃ）に示すように、内部電極パターン層１２ａまたは１３ａの隙間に、余白パターン層１０ｂをスクリーン印刷法などで形成する。余白パターン層１０ｂは、図１に示す中間絶縁領域２０または２１の一部となる部分である。余白パターン層１０ｂは、グリーンシート１０ａと同様な塗料組成でも異なる組成でも良い。
【００３８】
次に、図３（Ｃ）に示すグリーンシート１０ａ、電極パターン層１２ａ（または１３ａ）および余白パターン層１０ｂで構成されるユニットＵ１を、支持シート３０から剥がして、図４に示すように、金型４０の上に先に積層してある外装用グリーンシート１５の上に順次積層してグリーン積層体４ａを形成する。ユニットＵ１を積層する際には、電極パターン層１２ａと１３ａとが交互になるように積層する。ユニットＵ１を所定の枚数で積層した後には、その上に、複数の外装用グリーンシート１５を積層する。外装用グリーンシート１５は、焼成後に、図１に示す外側誘電体層１４となる部分である。
【００３９】
グリーンシート１０ａ，１１ａを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストである。
【００４０】
なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。
【００４１】
内部電極パターン１２ａ，１３ａを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
【００４２】
なお、図４では、図示の容易化のために、内部電極層１２ａおよび１３ａの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。グリーン積層体４ａにおいて、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、パターン１２ａ，１３ａのＸ軸に沿って、半パターンずらしてある直線の繰り返しパターンである。また、パターン１２ａ，１３ａのＹ軸に沿って見れば、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、同じピッチ長さの分離した直線パターンである。
【００４３】
グリーン積層体４ａは、切断予定線５０に沿って切断される。図４では、Ｘ軸方向の切断予定線５０のみを図示してあるが、Ｙ軸方向にも切断予定線が形成され、これらの切断予定線に沿って切断され、焼成前のグリーンチップが得られる。焼成前のグリーンチップにおける側端面の一例を図５（Ａ）に示す。
【００４４】
次に、これらのグリーンチップに脱バインダ処理および焼成処理を施す。脱バインダ処理および焼成処理の諸条件は特に限定されないが、図５（Ｂ）に示すように、焼成後に、内部電極のリード部２３が素子本体４の側端面７から飛び出して、厚肉部２８を形成することができるような条件で行う。そのような条件の脱バインダ条件としては、通常の脱バインダ条件に比較して、温度を低くすることが好ましい。また、焼成条件としては、通常の焼成条件に比較して、還元雰囲気を弱めるため、酸素分圧を上げることが好ましい。さらに、素子本体４のチップサイズも影響し、チップサイズは、縦（２．０〜５．７ｍｍ）×横（１．２〜５．０ｍｍ）×厚み（１．２〜３．２ｍｍ）であることも好ましい。
【００４５】
その後に、図１に示す焼成後の素子本体４の両側端面５および７を研磨すること無く、素子本体４の両側端面５および７に端子電極６および８を形成するための端子電極ペーストを塗布する。その後に、脱バインダ処理した後、端子電極ペーストの焼き付け処理を行う。
【００４６】
脱バインダ処理および端子電極ペーストの焼き付け条件は、カーケンドール効果が有効に生じて、図５（Ｃ）および図２に示すように、前述した隙間２４と突出部２６が形成され易いように設定される。このような脱バインダ処理の条件として、たとえば脱バインダ処理の熱処理温度は、４７０〜５５０℃の範囲で行うことが好ましい。脱バインダ温度が低いと樹脂が十分に分解されず、脱バインダ温度が高いと樹脂の分解とＣｕ粉の焼結が同時に起こり、端子割れ等の発生が生じるおそれがある。端子電極ペーストから十分に樹脂が分解されると、素体端面との接着性を下げることができるため、空隙（隙間２４）を形成することが容易になる。
【００４７】
また、端子電極ペーストとしては、Ｃｕ粉粒径が１〜５μm、溶剤としては、ターピネオール、トルエン、アセトン、メチルエチルケトン、バインダ樹脂としては、エチルセルロース、ブチラールが好ましい。また、端子電極ペースト中のバインダ樹脂の割合は、好ましくは２〜１０重量％、さらに好ましくは４〜６重量％である。
【００４８】
また、焼き付け処理時の具体的な条件は、端子電極ペーストに含まれる金属によっても異なるが、たとえば焼き付け温度が、好ましくは、７００〜８００℃であり、より好ましくは、７２５〜８００℃であり、雰囲気ガスが、Ｎ２  とＨ２  との混合ガスまたはＮ２  のみであり、Ｈ２  の濃度を、従来に比較して低い１．０〜０％で行うことが好ましい。
【００４９】
本実施形態では、端子電極ペーストが焼き付けされた後に、メッキ処理されて、メッキ膜が積層され、図１に示す第１端子電極６および第２端子電極８が形成される。このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００５０】
本実施形態では、端子電極６,８の下地電極を構成する電極ペーストの焼き付け時に、突出部２６が形成され、カーケンドール効果により、端子電極６,８と内部電極層１２，１３との接続界面から内部電極層のリード部２２，２３に向けて、金属拡散が発生する。しかしながら、突出部２６および厚肉部２８が形成されることから、端子電極主成分が素子本体４の内部（中間絶縁領域２０，２１の内部）に位置するリード部２２，２３まで拡散する割合が少ない。素子本体４の内部に位置するリード部２２，２３の厚みが増大することによる素子本体４のクラック発生を防止することができる。
【００５１】
また、本実施形態の積層セラミックコンデンサ２では、端子電極６，８と側端面５，７との間には、所定間隔の隙間２４が形成されていることから、耐熱衝撃特性に優れている。また、リード部２２，２３における素子本体４の側端面５，７から突出している突出部２６の先端部には、端子電極６，８の内部に埋め込まれ、リード部２２，２３の厚さよりも厚い厚肉部２８が形成してあるため、端子電極６，８と内部電極１２，１３とのコンタクト特性に優れている。
【００５２】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば内部電極のリード部２２，２３に、隙間２４内で突出する突出部２６と、端子電極内部に位置する厚肉部２８を形成するための方法は、上述した実施形態に限定されない。
【００５３】
また、本発明に係る積層電子部品は、上述した積層セラミックコンデンサに限定されず、積層サーミスタ、積層インダクタ、積層チップバリスタなどであっても良い。すなわち、積層電子部品の種類によっては、素子本体４は、誘電体層以外のセラミック層で構成してあっても良い。
【実施例】
【００５４】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００５５】
実施例１〜４と比較例１
内側および外側グリーンシート用ペースト、余白パターン層用ペースト
まず、セラミック粉末としてＢａＴｉＯ３  系粉末：１００重量部と、バインダとしてポリビニルブチラール（ＰＶＢ）：６重量部と、溶剤としてエタノール：１９重量部、溶剤としてｎ−プロパノール：１９重量部と、溶剤としてキシレン：１４重量部、溶剤としてミネラルスピリット：７重量部、可塑剤としてフタル酸ジオクチル（ＤＯＰ）：３重量部と、をボールミルでスラリー化して内側グリーンシート用ペーストを得た。
【００５６】
なお、内側グリーンシート用ペーストに用いたポリビニルブチラールの分子量は、９２０００であった。
【００５７】
次に、セラミック粉末としてＢａＴｉＯ３  系粉末：１００重量部と、バインダとしてポリビニルブチラール（ＰＶＢ）：６重量部と、溶剤としてエタノール：１５重量部、溶剤としてｎ−プロパノール：１５重量部と、溶剤としてキシレン：７重量部、溶剤としてトルエン：１１重量部、溶剤としてミネラルスピリット：１０重量部、可塑剤としてフタル酸ジオクチル（ＤＯＰ）：３重量部と、をボールミルでスラリー化して外側グリーンシート用ペーストを得た。ＢａＴｉＯ３  系粉末の径として、ＳＥＭで観察測定した径のＤ５０径が０.５μｍのものを用いた。
【００５８】
なお、外側グリーンシート用ペーストに用いたポリビニルブチラールの分子量は、９２０００であった。
【００５９】
次に、７０℃の温度で、分子量１３万のエチルセルロース樹脂：４重量部と分子量２３万のエチルセルロース樹脂：４重量部とをイソボニルアセテート：９２重量部に撹拌溶解することにより有機ビヒクルを作製した。すなわち、エチルセルロース樹脂の８重量％イソボニルアセテート溶液を有機ビヒクルとした。次いで、ＢａＴｉＯ３  粉末：９５．７０重量部、有機ビヒクル：１０４．３６重量部、ポリエチレングリコール系分散剤：１．０重量部、フタル酸ジオクチル（可塑剤）：２．６１重量部、イソボニルアセテート：１９．６０重量部、アセトン５７．２０重量部、およびイミダゾリン系界面活性剤（帯電助剤）：０．４重量部を、ボールミルを使用して混合してペースト化した。ＢａＴｉＯ３  系粉末の径として、ＳＥＭで観察測定した径のＤ５０径が０.７μｍのものを用いた。次いで、得られたペーストを、エバポレータおよび加熱機構を備えた攪拌装置を使用して、アセトンを蒸発させることにより、除去し、余白パターン用ペーストを得た。
【００６０】
内部電極パターン層用ペーストの作製
Ｎｉ粒子：４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極パターン層用ペーストを作製した。
【００６１】
グリーンチップの形成
次いで、上記にて作製したグリーンシート用ペーストと、内部電極パターン層用ペーストと、を用い、以下のようにして、図１に示す積層セラミックチップコンデンサ２を製造した。
【００６２】
まず、支持体としてのＰＥＴフィルム上に、内側グリーンシート用ペーストをドクターブレード法により、所定厚みで塗布し、乾燥することでグリーンシートを作製した。
【００６３】
次に、得られた内側グリーンシートの上に、内部電極ペーストを用いて、所定パターンの内部電極パターン層１２ａまたは１３ａ（図３（Ｂ）参照）を形成した。また、内部電極パターン層１２ａまたは１３ａのパターン隙間には、余白パターン層１０ｂを形成した。
【００６４】
一方、上記とは別に、外側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に外側グリーンシートを形成した後、ＰＥＴフィルムからシートを剥離した。
【００６５】
次いで、内部電極パターン層１２ａまたは１３ａを形成した内側グリーンシート１０ａを複数積層すると共に、外側グリーンシート１４ａを複数積層することにより、図４に示すグリーン積層体４ａを得た。そして、得られたグリーン積層体４ａを所定サイズに切断して、グリーンチップを得た。
【００６６】
グリーンチップの焼成等
次に、得られたグリーンチップについて、脱バインダ処理、焼成及びアニールを下記の条件にて行い、焼結体を得た。
【００６７】
脱バインダは、昇温速度：２００℃／時間、保持温度：２５０℃、保持時間：８時間、処理雰囲気：空気中の条件で行った。
【００６８】
焼成は、昇温速度：２００℃／時間、保持温度：１１００〜１３８０℃、保持時間：２時間、降温速度：１００℃／時間、処理雰囲気：還元雰囲気（酸素分圧：５×１０−５ＰａにＮ２  とＨ２  との混合ガスを水蒸気に通して調整した）の条件で行った。
【００６９】
アニールは、保持温度：１０５０℃、保持時間：２時間、降温速度：１００℃／時間、処理雰囲気：加湿したＮ２  ガス雰囲気、の条件で行った。焼成及びアニールにおけるガスの加湿には、ウェッターを用い、水温は３５℃とした。
【００７０】
得られた焼結体（素子本体４）の両側端面５，７を研磨することなく、素子本体４の両側端面に、端子電極ペースト（Ｃｕを導電性材料の主成分として含む）を塗布し、これに、ペースト中の樹脂が十分になくなるような脱バイ条件（４７０〜５５０℃）で脱バインダした後に、表１に示す温度条件にて焼き付け処理を行い、端子電極を形成して、図１に示す積層セラミックコンデンサの試料を得た。なお、端子電極ペーストとしては、Ｃｕ粉粒径２μｍ、溶剤としてターピネオール、樹脂としてエチルセルロースのものを用い、端子電極ペースト中の樹脂の割合は５％としたものを用いた。
【００７１】
端子電極ペーストの焼成条件は、例えば、加湿したＮ２  とＨ２  との混合ガス中で７００〜８００℃にて１０分間〜２０分程度とした。得られた焼結体のサイズは、縦３．２ｍｍ×横１．６ｍｍ×高さ１．６ｍｍであり、一対の内部電極層間に挟まれる内側誘電体層１０の厚みは約１．７μｍ、内部電極層１２の厚みｔ１は１．０μｍであった。
【００７２】
得られた積層セラミックコンデンサ２のサンプルを切断し、顕微鏡写真で確認したところ、図２に示すように、素子本体４の側端面５，７と端子電極６，８との間には、リード部２２および２３が形成される位置で隙間２４が形成され、リード部２２および２３には、突出部２６と厚肉部２８とが形成されることが確認できた。また表１に示すように、端子焼き付け温度に応じて、隙間Δｔが変化することが確認できた。
【００７３】
なお、表１に示す隙間Δｔは、断面を削って、金属顕微鏡で空隙の厚みを測定し、その測定点を１０点として、その平均値をΔｔとした。また、得られたコンデンサのサンプルについて、耐熱衝撃性を測定した。耐熱衝撃性は、以下のようにして測定した。
【００７４】
耐熱衝撃性
すなわち、得られたコンデンサのサンプルを回路基板に実装し、下記に示す（ｉ）工程〜（ｉｖ）工程からなる１つの熱処理サイクルを１０００回繰り返した。１つの熱処理サイクルは、以下に示す（ｉ）工程〜（ｉｖ）工程からなる。
（ｉ）回路基板およびコンデンサのサンプルを、チップ素体の温度が−５５℃となる温度条件のもとで３０分保持する工程と、
（ii）上記保持時間の１０％の時間（３分）以内にチップ素体の温度を１２５℃まで昇温する工程と、
（iii）チップ素体の温度が１２５℃となる温度条件のもとで３０分保持する工程と、
（iv）上記保持時間の１０％の時間（３分）以内にチップ素体の温度を−５５℃まで降温する工程とからなる。
【００７５】
ここで、回路基板は、ガラエポ（ガラス繊維シートを芯材としたエポキシ樹脂）基板とした。以上の熱衝撃試験後のクラック発生の有無から耐熱衝撃性の評価を行った。ここで、サンプル1000個中のクラック発生有無の評価結果から、一つでもクラックが発生した場合を×とし、クラックが観察されない場合を○とした。
【００７６】
耐湿負荷試験
１００個のサンプルについて、８５℃−湿度８５％の雰囲気下で電圧印加を行う加速耐湿負荷試験を実施した。実施後、絶縁抵抗が初期値に対して二桁低下したものが一個でも発生した場合を不良（×）とした。結果を表１に示す。
【００７７】
【表１】
2014060331.tif 000003
【００７８】
実施例２１〜２２および比較例２
素子本体４の焼成温度および雰囲気を変化させた以外は、実施例２と同様にして、コンデンサのサンプルを作製し、厚みの比率を測定すると共に、コンタクト性およびクラック耐性について調べた。厚みの比率の測定は、隙間Δｔの測定と同様にして行った。比較例２に関しては、図５（Ｂ）に示す素子本体の焼成後の段階で、厚肉部２８が形成されない焼成条件を採用した。
【００７９】
コンタクト性
コンタクト性は、コンデンサのサンプルの狙いとする静電容量に対して、１０００個のうちに一個でも、静電容量が５％以上低下した場合に、不良（×）と判定し、そうではないものを、不良では無い（○）と判定した。
【００８０】
クラック耐性
クラック耐性は、コンデンサのサンプルを、プレッシャークッカー槽に投入し、１２１℃−湿度９５％の雰囲気下で電圧印加を行う加速耐湿負荷試験（ＰＣＢＴ試験）を実施し、N=1000投入してひとつでもクラックが発生したら不良（×）とし、そうではないものを不良では無い（○）と判定した。なお、静電容量は、ＬＣＲメーターを使用して測定した。
【００８１】
被覆率
また、本発明では、素子本体を積層方向に平行な面で切断した面において、電極層に電極不存在部がないと仮定した場合の線長さ（電極層が形成されるべき線長さ）の割合を１００％とし、電極層が実際に形成されている線長さ（誘電体層を実際に被覆している線長さ）の割合を、被覆率と定義する。
被覆率が小さすぎると、被覆されていない領域の直下に存在する誘電体層の特性が発現できないため、誘電体層の実効容量（比誘電率）が低下する傾向にある。この被覆率が８０％以上を不良では無い（○）とし、８０％未満の場合を不良（×）とした。結果を表２に示す。
【００８２】
【表２】
2014060331.tif 000004
【符号の説明】
【００８３】
２… 積層セラミックコンデンサ
４… 素子本体
４ａ…  グリーン積層体
５…  第１側端面
７…  第２側端面
６…  第１端子電極
８…  第２端子電極
１０…  内側誘電体層
１０ａ…  グリーンシート
１０ｂ…  余白パターン層
１２…  第１内部電極層
１２ａ…  内部電極パターン
１３…  第２内部電極層
１３ａ…  内部電極パターン
１４…  外側誘電体層
１４ａ…  外側グリーンシート
２０…  第１リード絶縁領域
２１…  第２リード絶縁領域
２２…  第１リード部
２３…  第２リード部
２４…  隙間
２６…  突出部
２８…  厚肉部
５０… 切断予定線
【図１】
2014060331.tif 000005
【図２】
2014060331.tif 000006
【図３】
2014060331.tif 000007
【図４】
2014060331.tif 000008
【図５】
2014060331.tif 000009