(57)【要約】【課題】固体撮像装置の防水性を向上させる。【解決手段】固体撮像装置は、複数のフォトダイオードが表面に形成されている基板と、透明で防水性を有し、基板の表面に対して垂直な側壁部と側壁部により囲まれる領域を覆う天井部とにより基板の複数のフォトダイオードが配置されている領域を囲む保護膜とを備える。本技術は、例えば、ＣＭＯＳイメージセンサに適用できる。【選択図】図４
2014060203.tif 000002
【特許請求の範囲】
【請求項１】
複数のフォトダイオードが表面に形成されている基板と、
透明で防水性を有し、前記基板の表面に対して垂直な側壁部と前記側壁部により囲まれる領域を覆う天井部とにより前記基板の前記複数のフォトダイオードが配置されている領域を囲む保護膜と
を備える固体撮像装置。
【請求項２】
前記保護膜の前記側壁部は、前記固体撮像装置の側面に形成されている
請求項１に記載の固体撮像装置。
【請求項３】
前記保護膜は、さらに前記固体撮像装置の電極パッドへの配線用の孔の内壁に形成されている
請求項２に記載の固体撮像装置。
【請求項４】
前記保護膜の前記側壁部は、前記固体撮像装置の外周の内側に外周に沿って形成されている溝に埋め込まれている
請求項１に記載の固体撮像装置。
【請求項５】
前記保護膜は、さらに前記固体撮像装置の電極パッドへの配線用の孔の周囲に形成されている溝に埋め込まれている
請求項４に記載の固体撮像装置。
【請求項６】
前記保護膜の前記側壁部の下端又は内壁の少なくとも一方が、前記基板に接している
請求項1に記載の固体撮像装置。
【請求項７】
前記保護膜の前記天井部と前記基板の間にカラーフィルタが配置されている
請求項１に記載の固体撮像装置。
【請求項８】
前記保護膜の前記天井部は、各前記フォトダイオードに光を集めるためのマイクロレンズを形成する
請求項７に記載の固体撮像装置。
【請求項９】
前記保護膜の前記天井部と前記カラーフィルタが接している
請求項８に記載の固体撮像装置。
【請求項１０】
前記保護膜の前記天井部は、各前記フォトダイオードに光を集めるためのマイクロレンズの表面に形成されている
請求項７に記載の固体撮像装置。
【請求項１１】
前記保護膜の前記天井部は、前記フォトダイオードに光を集めるためのマイクロレンズと前記カラーフィルタの間に配置されている
請求項７に記載の固体撮像装置。
【請求項１２】
前記保護膜の前記天井部は、カラーフィルタと前記基板の間に配置されている
請求項１に記載の固体撮像装置。
【請求項１３】
前記カラーフィルタと前記保護膜の前記天井部が接している
請求項１２に記載の固体撮像装置。
【請求項１４】
前記保護膜の前記天井部と、隣接する画素への光の漏れ込みを防止する遮光膜が接している
請求項１２に記載の固体撮像装置。
【請求項１５】
前記保護膜は、窒化ケイ素により形成される
請求項１に記載の固体撮像装置。
【請求項１６】
前記固体撮像装置は裏面照射型である
請求項１に記載の固体撮像装置。
【請求項１７】
前記固体撮像装置は表面照射型である
請求項１に記載の固体撮像装置。
【請求項１８】
前記固体撮像装置は透明な樹脂とガラスによりパッケージングされている
請求項１に記載の固体撮像装置。
【請求項１９】
複数のフォトダイオードが表面に形成されている基板と、
透明で防水性を有し、前記基板の表面に対して垂直な側壁部と前記側壁部により囲まれる領域を覆う天井部とにより前記基板の前記複数のフォトダイオードが配置されている領域を囲む保護膜と
を備える固体撮像装置と、
前記固体撮像装置から出力される画素信号に対して信号処理を行う信号処理部と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子及び電子機器に関し、特に、防水性を向上させるようにした固体撮像装置及び電子機器に関する。
【背景技術】
【０００２】
従来、固体撮像装置の製造時にマイクロレンズを保護するために、酸化膜、窒化膜、又は、酸化窒化膜からなる保護膜をマイクロレンズの表面に形成することが提案されている（例えば、特許文献１，２参照）。この保護膜は、例えば、ＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成され、シリコン基板の表面のメタル配線の腐食を防止する働きも兼ねる。
【０００３】
図１は、マイクロレンズの表面に保護膜を形成した固体撮像装置の一例であるＣＭＯＳイメージセンサのチップの構成を模式的に示す断面図である。このチップ１０は、シリコン基板１１、保護膜１２、遮光膜１３、平坦化膜１４、カラーフィルタ層１５、平坦化膜１６、及び、マイクロレンズ層１７が積層された構成を有している。なお、シリコン基板１１の表面には、図示せぬフォトダイオードが形成されている。
【０００４】
そして、マイクロレンズ層１７の表面にＳｉＮ等により構成される図示せぬ保護膜を形成することにより、チップ１０の表面（マイクロレンズ層１７）側からの水分や不純物の浸入を防止することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２７７４０９号公報
【特許文献２】特開２００８−２８８５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えば、チップ１０が水蒸気圧の高い環境下に置かれた場合、保護膜が設けられていないチップ１０の側面から水分や不純物が浸入し、品質が劣化するおそれがある。
【０００７】
例えば、図１の矢印に示されるように、チップ１０の側面から浸入した水分が、チップ１０に用いられているシール樹脂の成分を吸収し、カラーフィルタ層１５に浸入し、その結果、カラーフィルタが脱色し、分光特性が変化してしまう場合がある。
【０００８】
また、図２の矢印に示されるように、チップ１０の側面から浸入した水分が、シリコン基板１１の表面に達し、その結果、フォトダイオードの表面膜の固定電荷が変動し、暗電流が増加してしまう場合がある。
【０００９】
そこで、本技術は、ＣＭＯＳイメージセンサ等の固体撮像装置の防水性を向上させるようにするものである。
【課題を解決するための手段】
【００１０】
本技術の第１の側面の固体撮像装置は、複数のフォトダイオードが表面に形成されている基板と、透明で防水性を有し、前記基板の表面に対して垂直な側壁部と前記側壁部により囲まれる領域を覆う天井部とにより前記基板の前記複数のフォトダイオードが配置されている領域を囲む保護膜とを備える。
【００１１】
前記保護膜の前記側壁部を、前記固体撮像装置の側面に形成することができる。
【００１２】
前記保護膜を、さらに前記固体撮像装置の電極パッドへの配線用の孔の内壁に形成することができる。
【００１３】
前記保護膜の前記側壁部を、前記固体撮像装置の外周の内側に外周に沿って形成されている溝に埋め込むことができる。
【００１４】
前記保護膜を、さらに前記固体撮像装置の電極パッドへの配線用の孔の周囲に形成されている溝に埋め込むことができる。
【００１５】
前記保護膜の前記側壁部の下端又は内壁の少なくとも一方を、前記基板に接するようにすることができる。
【００１６】
前記保護膜の前記天井部と前記基板の間にカラーフィルタを配置することができる。
【００１７】
前記保護膜の前記天井部に、各前記フォトダイオードに光を集めるためのマイクロレンズを形成することができる。
【００１８】
前記保護膜の前記天井部と前記カラーフィルタを接するようにすることができる。
【００１９】
前記保護膜の前記天井部を、各前記フォトダイオードに光を集めるためのマイクロレンズの表面に形成することができる。
【００２０】
前記保護膜の前記天井部を、前記フォトダイオードに光を集めるためのマイクロレンズと前記カラーフィルタの間に配置することができる。
【００２１】
前記保護膜の前記天井部を、カラーフィルタと前記基板の間に配置することができる。
【００２２】
前記カラーフィルタと前記保護膜の前記天井部を接するようにすることができる。
【００２３】
前記保護膜の前記天井部と、隣接する画素への光の漏れ込みを防止する遮光膜を接するようにすることができる。
【００２４】
前記保護膜を、窒化ケイ素により形成することができる。
【００２５】
前記固体撮像装置を裏面照射型にすることができる。
【００２６】
前記固体撮像装置を表面照射型にすることができる。
【００２７】
前記固体撮像装置を透明な樹脂とガラスによりパッケージングすることができる。
【００２８】
本技術の第２の側面の電子機器は、複数のフォトダイオードが表面に形成されている基板と、透明で防水性を有し、前記基板の表面に対して垂直な側壁部と前記側壁部により囲まれる領域を覆う天井部とにより前記基板の前記複数のフォトダイオードが配置されている領域を囲む保護膜とを備える固体撮像装置と、前記固体撮像装置から出力される画素信号に対して信号処理を行う信号処理部とを備える。
【００２９】
本技術の第１の側面又は第２の側面においては、保護膜により水分や不純物の浸入が防止される。
【発明の効果】
【００３０】
本技術の第１の側面又は第２の側面によれば、固体撮像装置の防水性を向上させることができる。
【図面の簡単な説明】
【００３１】
【図１】従来のＣＭＯＳイメージセンサの構成を模式的に示す断面図である。
【図２】従来のＣＭＯＳイメージセンサの構成を模式的に示す断面図である。
【図３】本技術を適用したＣＭＯＳイメージセンサの一実施の形態の構成例を示すブロック図である。
【図４】本技術を適用したＣＭＯＳイメージセンサを構成するチップの基本的な構成を模式的に示す断面図である。
【図５】本技術を適用したＣＭＯＳイメージセンサを構成するチップの基本的な構成を模式的に示す平面図である。
【図６】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１の実施の形態を模式的に示す断面図である。
【図７】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２の実施の形態を模式的に示す断面図である。
【図８】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３の実施の形態を模式的に示す断面図である。
【図９】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第４の実施の形態を模式的に示す断面図である。
【図１０】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第５の実施の形態を模式的に示す断面図である。
【図１１】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第６の実施の形態を模式的に示す断面図である。
【図１２】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第７の実施の形態を模式的に示す断面図である。
【図１３】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第８の実施の形態を模式的に示す断面図である。
【図１４】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第９の実施の形態を模式的に示す断面図である。
【図１５】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１０の実施の形態を模式的に示す断面図である。
【図１６】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１１の実施の形態を模式的に示す断面図である。
【図１７】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１２の実施の形態を模式的に示す断面図である。
【図１８】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１３の実施の形態を模式的に示す断面図である。
【図１９】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１４の実施の形態を模式的に示す断面図である。
【図２０】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１５の実施の形態を模式的に示す断面図である。
【図２１】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１６の実施の形態を模式的に示す断面図である。
【図２２】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１７の実施の形態を模式的に示す断面図である。
【図２３】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１８の実施の形態を模式的に示す断面図である。
【図２４】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第１９の実施の形態を模式的に示す断面図である。
【図２５】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２０の実施の形態を模式的に示す断面図である。
【図２６】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２１の実施の形態を模式的に示す断面図である。
【図２７】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２２の実施の形態を模式的に示す断面図である。
【図２８】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２３の実施の形態を模式的に示す断面図である。
【図２９】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２４の実施の形態を模式的に示す断面図である。
【図３０】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２５の実施の形態を模式的に示す断面図である。
【図３１】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２６の実施の形態を模式的に示す断面図である。
【図３２】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２７の実施の形態を模式的に示す断面図である。
【図３３】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２８の実施の形態を模式的に示す断面図である。
【図３４】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第２９の実施の形態を模式的に示す断面図である。
【図３５】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３０の実施の形態を模式的に示す断面図である。
【図３６】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３１の実施の形態を模式的に示す断面図である。
【図３７】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３２の実施の形態を模式的に示す断面図である。
【図３８】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３３の実施の形態を模式的に示す断面図である。
【図３９】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３４の実施の形態を模式的に示す断面図である。
【図４０】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３５の実施の形態を模式的に示す断面図である。
【図４１】本技術を適用したＣＭＯＳイメージセンサを構成するチップの第３６の実施の形態を模式的に示す断面図である。
【図４２】本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００３２】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．本技術が適用される固体撮像装置のシステムの構成例
２．本技術が適用される固体撮像装置を構成するチップの基本的な構成例
３〜１４．第１〜第１２の実施の形態：本技術を裏面照射型のＣＭＯＳイメージセンサのチップに適用した例
１５〜２０．第１３〜第１８の実施の形態：本技術を表面照射型のＣＭＯＳイメージセンサのチップに適用した例
２１〜３８．第１９〜第３６の実施の形態：本技術をＣＳＰに適用した例
３９．変形例
４０．電子機器（撮像装置）
【００３３】
＜１．本技術が適用される固体撮像装置のシステムの構成例＞
図３は、本技術が適用される固体撮像装置、例えばＸ−Ｙアドレス方式固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
【００３４】
図３のＣＭＯＳイメージセンサ１００は、図示せぬ半導体基板上に形成された画素アレイ部１１１と、当該画素アレイ部１１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１１２、カラム処理部１１３、水平駆動部１１４及びシステム制御部１１５から構成されている。
【００３５】
ＣＭＯＳイメージセンサ１００は更に、信号処理部１１８及びデータ格納部１１９を備えている。信号処理部１１８及びデータ格納部１１９については、本ＣＭＯＳイメージセンサ１００と同じ基板上に搭載しても構わないし、本ＣＭＯＳイメージセンサ１００とは別の基板上に配置するようにしても構わない。また、信号処理部１１８及びデータ格納部１１９の各処理については、本ＣＭＯＳイメージセンサ１００とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ（Digital Signal Processor）回路やソフトウェアによる処理でも構わない。
【００３６】
画素アレイ部１１１は、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を有する単位画素（以下、単に「画素」と記述する場合もある）が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。
【００３７】
画素アレイ部１１１において、行列状の画素配列に対して、画素行ごとに画素駆動線１１６が行方向に沿って配線され、画素列ごとに垂直信号線１１７が列方向に沿って配線されている。画素駆動線１１６は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図３では、画素駆動線１１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１１６の一端は、垂直駆動部１１２の各行に対応した出力端に接続されている。
【００３８】
垂直駆動部１１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１１２は、当該垂直駆動部１１２を制御するシステム制御部１１５と共に、画素アレイ部１１１の各画素を駆動する駆動部を構成している。この垂直駆動部１１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００３９】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１１１の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００４０】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００４１】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。
【００４２】
垂直駆動部１１２によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線１１７の各々を通してカラム処理部１３に入力される。カラム処理部１１３は、画素アレイ部１１１の画素列ごとに、選択行の各画素から垂直信号線１１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００４３】
具体的には、カラム処理部１１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ（Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部１１３によるＣＤＳ処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
【００４４】
水平駆動部１１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１１４による選択走査により、カラム処理部１１３において単位回路ごとに信号処理された画素信号が順番に出力される。
【００４５】
システム制御部１１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１１２、カラム処理部１１３、及び、水平駆動部１１４などの駆動制御を行う。
【００４６】
信号処理部１１８は、少なくとも演算処理機能を有し、カラム処理部１１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１１９は、信号処理部１１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００４７】
＜２．本技術が適用される固体撮像装置を構成するチップの基本的な構成例＞
図４は、本技術が適用される固体撮像装置である図３のＣＭＯＳイメージセンサ１００を構成するチップの基本的な構成を模式的に示す断面図である。
【００４８】
図４のチップ２００は、裏面照射型のＣＭＯＳイメージセンサを構成している。
【００４９】
具体的には、支持基板２１１の上に、ＳｉＯ２からなる配線層２１２が形成され、配線層２１２の上にシリコン基板２１３が形成されている。シリコン基板２１３の表面には、各画素の光電変換部としての複数のフォトダイオード２１４が、所定の間隔で形成されている。
【００５０】
シリコン基板２１３及びフォトダイオード２１４の上には、ＳｉＯ２からなる保護膜２１５が形成されている。保護膜２１５の上には、隣接する画素への光の漏れ込みを防止するための遮光膜２１６が、隣接するフォトダイオード２１４の間に形成されている。保護膜２１５及び遮光膜２１６の上には、カラーフィルタを形成する領域を平坦化するための平坦化膜２１７が形成されている。
【００５１】
平坦化膜２１７の上には、カラーフィルタ層２１８が形成されている。カラーフィルタ層２１８には、複数のカラーフィルタが画素毎に設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられている。
【００５２】
カラーフィルタ層２１８の上には、マイクロレンズ層２１９が形成されている。マイクロレンズ層２１９には、各画素のフォトダイオード２１４に光を集めるためのマイクロレンズが画素毎に形成されている。
【００５３】
マイクロレンズ層２１９の表面には、水分や不純物の浸入を防止するための保護膜２２０が形成されている。保護膜２２０は、例えば、透明で防水性を有するＳｉＮ（窒化ケイ素、シリコンナイトライド）により形成される。
【００５４】
ここで、図４に加えて、さらに図５を参照して、保護膜２２０の構成について詳細に説明する。図５は、チップ２００の構成を模式的に示す平面図である。なお、図５では、図を分かりやすくするために、パッド開口部２２１の符号の図示を一部省略している。
【００５５】
チップ２００は、画素領域Ａ１、パッド領域Ａ２、スクライブ領域Ａ３、及び、その他の領域に大きく分かれる。
【００５６】
画素領域Ａ１は、シリコン基板２１３の表面に設けられたフォトダイオード２１４を有する画素が配置されている領域である。
【００５７】
パッド領域Ａ２は、画素領域Ａ１の外側に、チップ２００の対向する２辺に沿って平行に並ぶように設けられている。各パッド領域Ａ２には、チップ２００の上端から配線層２１２の内部まで達する垂直方向の孔であって、電極パッド２２２への配線用の孔であるパッド開口部２２１が、一直線に並ぶように形成されている。そして、パッド開口部２２１の底に、配線用の電極パッド２２２が設けられている。
【００５８】
スクライブ領域Ａ３は、ウエーハからチップ２００を切り分けるための領域であって、チップ２００の端部（以下、チップ端と称する）を含む領域である。
【００５９】
そして、保護膜２２０は、天井部２３１、側壁部２３２、及び、孔壁部２３３に大きく分かれる。
【００６０】
天井部２３１は、パッド開口部２２１が形成されている部分を除いて、側壁部２３２により囲まれる領域全体を覆うように形成されている。また、天井部２３１とシリコン基板２１３の間に、カラーフィルタ層２１８が配置されている。
【００６１】
側壁部２３２は、チップ２００の側面（チップ２００の外周の側壁、すなわち外壁）に、シリコン基板２１３の表面に対して垂直に形成されている。側壁部２３２は、チップ２００の側面のうち、マイクロレンズ層２１９の上端から配線層２１２の一部までの範囲を覆っており、側壁部２３２の内壁はシリコン基板２１３の側面に接している。
【００６２】
孔壁部２３３は、各パッド開口部２２１の内壁を覆うように形成されている。孔壁部２３３の外壁はシリコン基板２１３に接し、孔壁部２３３の下端は電極パッド２２２の上面に接している。
【００６３】
従って、パッド開口部２２１が形成されている部分を除いて、画素領域Ａ１を含むシリコン基板２１３の表面全体及びカラーフィルタ層２１８全体が、保護膜２２０の天井部２３１及び側壁部２３２により隙間なく囲まれる。また、各パッド開口部２２１の内壁が、保護膜２２０の孔壁部２３３により隙間なく覆われる。
【００６４】
これにより、チップ２００の表面（上方）からの水分や不純物の浸入が、保護膜２２０の天井部２３１及び孔壁部２３３により防止される。また、チップ２００の側面からの水分や不純物の浸入が、保護膜２２０の側壁部２３２により防止される。さらに、チップ２００の下方からの水分や不純物の浸入が、シリコン基板２１３の下面により防止される。その結果、例えば、チップ２００を水蒸気圧が高く水分の拡散が早い環境下においても、フォトダイオード２１４の表面やカラーフィルタ層２１８への水分や不純物の浸入による暗電流の増加や分光特性の変化を防止することができる。
【００６５】
以下、本技術の各実施の形態について具体的に説明する。なお、本技術の各実施の形態は、図４のチップ２００を基本として、保護膜の構成、照射型、パッケージ等の違いにより分類される。
【００６６】
＜３．第１の実施の形態＞
まず、図６を参照して、本技術の第１の実施の形態について説明する。図６は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１の実施の形態を模式的に示す断面図である。なお、図中、図４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【００６７】
図６のチップ２００ａ１は、図４のチップ２００と同様の構成を有している。なお、図６では、他の実施の形態と区別するために、保護膜２２０、天井部２３１、側壁部２３２、及び、孔壁部２３３の符号を、保護膜２２０ａ１、天井部２３１ａ１、側壁部２３２ａ１、及び、孔壁部２３３ａ１に変更している。
【００６８】
＜４．第２の実施の形態＞
次に、図７を参照して、本技術の第２の実施の形態について説明する。図７は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第２の実施の形態を模式的に示す断面図である。なお、図中、図６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【００６９】
図７のチップ２００ａ２は、図６のチップ２００ａ１と比較して、保護膜２２０ａ２の構造が異なる。
【００７０】
具体的には、保護膜２２０ａ２の天井部２３１ａ２は、図６の保護膜２２０ａ１の天井部２３１ａ１と同様の構造を有している。
【００７１】
保護膜２２０ａ２の側壁部２３２ａ２は、チップ２００ａ２の外周の少し内側に、外周に沿ってマイクロレンズ層２１９の上端からシリコン基板２１３の内部まで達するように形成されている溝（スリット）に埋め込まれている。また、側壁部２３２ａ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【００７２】
保護膜２２０ａ２の孔壁部２３３ａ２は、マイクロレンズ層２１９の上端からシリコン基板２１３の内部まで達するように、パッド開口部２２１の周囲に形成されている溝に埋め込まれている。また、孔壁部２３３ａ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【００７３】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１及びカラーフィルタ層２１８を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ａ２により隙間なく囲まれる。その結果、フォトダイオード２１４の表面やカラーフィルタ層２１８への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【００７４】
なお、以下、図６のチップ２００ａ１の保護膜２２０ａ１のように、側壁部及び孔壁部がチップの側面やパッド開口部の内壁に沿って外部に露出するように形成されている保護膜を、側壁型と称する。一方、以下、図７のチップ２００ａ２の保護膜２２０ａ２のように、孔壁部及び側壁部が溝に埋め込まれている保護膜を、埋込型と称する。
【００７５】
なお、埋込型の保護膜２２０ａ２の方が、側壁型の保護膜２２０ａ１より上下方向の段差を小さくすることができる。
【００７６】
＜５．第３の実施の形態＞
次に、図８を参照して、本技術の第３の実施の形態について説明する。図８は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第３の実施の形態を模式的に示す断面図である。なお、図中、図６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【００７７】
図８のチップ２００ｂ１は、図６のチップ２００ａ１と比較して、保護膜２２０ａ１の代わりに、保護膜２２０ｂ１が設けられている点が異なる。
【００７８】
保護膜２２０ｂ１の天井部２３１ｂ１は、カラーフィルタ層２１８とマイクロレンズ層２１９の間に形成され、カラーフィルタ層２１８の上面とマイクロレンズ層２１９の下面に接している。ただし、カラーフィルタ層２１８が設けられていない部分では、天井部２３１ｂ１は、平坦化膜２１７とマイクロレンズ層２１９の間に形成され、平坦化膜２１７の上面とマイクロレンズ層２１９の下面に接している。
【００７９】
保護膜２２０ｂ１の側壁部２３２ｂ１は、チップ２００の側面のうち、平坦化膜２１７の上端から配線層２１２の一部までの範囲を覆うように形成されている。また、側壁部２３２ｂ１は、シリコン基板２１３の表面に対して垂直であり、シリコン基板２１３の側面に接している。
【００８０】
保護膜２２０ｂ１の孔壁部２３３ｂ１は、パッド開口部２２１の内壁の平坦化膜２１７の上端から下の部分を覆うように形成されている。また、孔壁部２３３ｂ１の外壁はシリコン基板２１３に接し、孔壁部２３３ｂ１の下端は電極パッド２２２の上面に接している。
【００８１】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１及びカラーフィルタ層２１８を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ｂ１により隙間なく囲まれる。その結果、フォトダイオード２１４の表面やカラーフィルタ層２１８への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【００８２】
＜６．第４の実施の形態＞
次に、図９を参照して、本技術の第４の実施の形態について説明する。図９は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第４の実施の形態を模式的に示す断面図である。なお、図中、図８と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【００８３】
図９のチップ２００ｂ２は、図８のチップ２００ｂ１と比較して、側壁型の保護膜２２０ｂ１の代わりに、埋込型の保護膜２２０ｂ２が設けられている点が異なる。
【００８４】
具体的には、保護膜２２０ｂ２の天井部２３１ｂ２は、図８の保護膜２２０ｂ１の天井部２３１ｂ１と同様の構造を有している。
【００８５】
保護膜２２０ｂ２の側壁部２３２ｂ２は、チップ２００ｂ２の外周の少し内側に、外周に沿って平坦化膜２１７の上端からシリコン基板２１３の内部まで達するように形成されている溝に埋め込まれている。また、側壁部２３２ｂ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【００８６】
保護膜２２０ｂ２の孔壁部２３３ｂ２は、平坦化膜２１７の上端からシリコン基板２１３の内部まで達するように、パッド開口部２２１の周囲に形成されている溝に埋め込まれている。また、孔壁部２３３ｂ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【００８７】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１及びカラーフィルタ層２１８を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ｂ２により隙間なく囲まれる。その結果、フォトダイオード２１４の表面やカラーフィルタ層２１８への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【００８８】
＜７．第５の実施の形態＞
次に、図１０を参照して、本技術の第５の実施の形態について説明する。図１０は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第５の実施の形態を模式的に示す断面図である。なお、図中、図６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【００８９】
図１０のチップ２００ｃ１は、図６のチップ２００ａ１と比較して、保護膜２２０ａ１の代わりに、保護膜２２０ｃ１が設けられている点が異なる。
【００９０】
保護膜２２０ｃ１の天井部２３１ｃ１は、平坦化膜２１７とカラーフィルタ層２１８の間に形成され、平坦化膜２１７の上面とカラーフィルタ層２１８の下面に接している。従って、天井部２３１ｃ１は、カラーフィルタ層２１８とシリコン基板２１３の間に配置されている。ただし、カラーフィルタ層２１８が設けられていない部分では、天井部２３１ｃ１は、平坦化膜２１７とマイクロレンズ層２１９の間に形成され、平坦化膜２１７の上面とマイクロレンズ層２１９の下面に接している。
【００９１】
保護膜２２０ｃ１の側壁部２３２ｃ１は、チップ２００の側面のうち、平坦化膜２１７の上端から配線層２１２の一部までの範囲を覆うように形成されている。また、側壁部２３２ｃ１は、シリコン基板２１３の表面に対して垂直であり、シリコン基板２１３の側面に接している。
【００９２】
保護膜２２０ｃ１の孔壁部２３３ｃ１は、パッド開口部２２１の内壁の平坦化膜２１７の上端から下の部分を覆うように形成されている。また、孔壁部２３３ｃ１の外壁はシリコン基板２１３に接し、孔壁部２３３ｃ１の下端は電極パッド２２２の上面に接している。
【００９３】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ｃ１により隙間なく囲まれる。その結果、フォトダイオード２１４の表面への水分や不純物の浸入が防止され、暗電流の増加が防止される。
【００９４】
＜８．第６の実施の形態＞
次に、図１１を参照して、本技術の第６の実施の形態について説明する。図１１は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第６の実施の形態を模式的に示す断面図である。なお、図中、図１０と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【００９５】
図１１のチップ２００ｃ２は、図１０のチップ２００ｃ１と比較して、側壁型の保護膜２２０ｃ１の代わりに、埋込型の保護膜２２０ｃ２が設けられている点が異なる。
【００９６】
具体的には、保護膜２２０ｃ２の天井部２３１ｃ２は、図１０の保護膜２２０ｃ１の天井部２３１ｃ１と同様の構造を有している。
【００９７】
保護膜２２０ｃ２の側壁部２３２ｃ２は、チップ２００ｃ２の外周の少し内側に、外周に沿って平坦化膜２１７の上端からシリコン基板２１３の内部まで達するように形成されている溝に埋め込まれている。また、側壁部２３２ｃ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【００９８】
保護膜２２０ｃ２の孔壁部２３３ｃ２は、平坦化膜２１７の上端からシリコン基板２１３の内部まで達するように、パッド開口部２２１の周囲に形成されている溝に埋め込まれている。また、孔壁部２３３ｃ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【００９９】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ｃ２により隙間なく囲まれる。その結果、フォトダイオード２１４の表面への水分や不純物の浸入が防止され、暗電流の増加が防止される。
【０１００】
＜９．第７の実施の形態＞
次に、図１２を参照して、本技術の第７の実施の形態について説明する。図１２は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第７の実施の形態を模式的に示す断面図である。なお、図中、図６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１０１】
図１２のチップ２００ｄ１は、図６のチップ２００ａ１と比較して、保護膜２２０ａ１の代わりに、保護膜２２０ｄ１が設けられている点が異なる。
【０１０２】
保護膜２２０ｄ１の天井部２３１ｄ１は、保護膜２１５及び遮光膜２１６と平坦化膜２１７の間に形成され、保護膜２１５の上面及び遮光膜２１６の上面と平坦化膜２１７の下面に接している。
【０１０３】
保護膜２２０ｄ１の側壁部２３２ｄ１は、チップ２００の側面のうち、保護膜２１５の上端から配線層２１２の一部までの範囲を覆うように形成されている。また、側壁部２３２ｄ１は、シリコン基板２１３の表面に対して垂直であり、シリコン基板２１３の側面に接している。
【０１０４】
保護膜２２０ｄ１の孔壁部２３３ｄ１は、パッド開口部２２１の内壁の保護膜２１５の上端から下の部分を覆うように形成されている。また、孔壁部２３３ｄ１の外壁はシリコン基板２１３に接し、孔壁部２３３ｄ１の下端は電極パッド２２２の上面に接している。
【０１０５】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ｄ１により隙間なく囲まれる。その結果、フォトダイオード２１４の表面への水分や不純物の浸入が防止され、暗電流の増加が防止される。
【０１０６】
＜１０．第８の実施の形態＞
次に、図１３を参照して、本技術の第８の実施の形態について説明する。図１３は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第８の実施の形態を模式的に示す断面図である。なお、図中、図１２と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１０７】
図１３のチップ２００ｄ２は、図１２のチップ２００ｄ１と比較して、側壁型の保護膜２２０ｄ１の代わりに、埋込型の保護膜２２０ｄ２が設けられている点が異なる。
【０１０８】
具体的には、保護膜２２０ｄ２の天井部２３１ｄ２は、図１２の保護膜２２０ｄ１の天井部２３１ｄ１と同様の構造を有している。
【０１０９】
保護膜２２０ｄ２の側壁部２３２ｄ２は、チップ２００ｄ２の外周の少し内側に、外周に沿って保護膜２１５の上端からシリコン基板２１３の内部まで達するように形成されている溝に埋め込まれている。また、側壁部２３２ｄ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【０１１０】
保護膜２２０ｄ２の孔壁部２３３ｄ２は、保護膜２１５の上端からシリコン基板２１３の内部まで達するように、パッド開口部２２１の周囲に形成されている溝に埋め込まれている。また、孔壁部２３３ｄ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【０１１１】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板２１３及び保護膜２２０ｄ２により隙間なく囲まれる。その結果、フォトダイオード２１４の表面への水分や不純物の浸入が防止され、暗電流の増加が防止される。
【０１１２】
＜１１．第９の実施の形態＞
次に、図１４を参照して、本技術の第９の実施の形態について説明する。図１４は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第９の実施の形態を模式的に示す断面図である。なお、図中、図６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１１３】
図１４のチップ２００ｅ１は、図６のチップ２００ａ１と比較して、マイクロレンズ層２１９及び保護膜２２０ａ１の代わりに、平坦化膜２４１及びマイクロレンズ保護膜２４２ｅ１が設けられている点が異なる。
【０１１４】
平坦化膜２４１は、マイクロレンズが形成される領域を平坦化するために、カラーフィルタ層２１８とマイクロレンズ保護膜２４２ｅ１の間に形成されている。
【０１１５】
マイクロレンズ保護膜２４２ｅ１は、例えば、透明で防水性を有するＳｉＮにより形成され、図６のマイクロレンズ層２１９と保護膜２２０ａ１の機能を兼ね備えている。マイクロレンズ保護膜２４２ｅ１は、天井部２５１ｅ１、側壁部２５２ｅ１、及び、孔壁部２５３ｅ１により構成される。
【０１１６】
天井部２５１ｅ１には、画素領域Ａ１において、各画素のフォトダイオード２１４に光を集めるためのマイクロレンズが画素毎に形成されている。また、天井部２５１ｅ１は、パッド開口部２２１が形成されている部分を除いて、側壁部２５２ｅ１により囲まれる領域全体を覆うように形成されている。
【０１１７】
側壁部２５２ｅ１は、チップ２００ｅ１の側面のうち、平坦化膜２４１の上端から配線層２１２の一部までの範囲を覆うように形成されている。また、側壁部２５２ｅ１は、シリコン基板２１３の表面に対して垂直であり、シリコン基板２１３の側面に接している。
【０１１８】
孔壁部２５３ｅ１は、パッド開口部２２１の内壁を覆うように形成されている。また、孔壁部２５３ｅ１の外壁はシリコン基板２１３に接し、孔壁部２５３ｅ１の下端は電極パッド２２２の上面に接している。
【０１１９】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１及びカラーフィルタ層２１８を含む領域が、防水性を有するシリコン基板２１３及びマイクロレンズ保護膜２４２ｅ１により隙間なく囲まれる。その結果、フォトダイオード２１４の表面やカラーフィルタ層２１８への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【０１２０】
また、マイクロレンズ保護膜２４２ｅ１が、マイクロレンズと防水性を有する保護膜を兼ねるため、チップ２００ｅ１の積層数を削減し、製造工程を削減することができる。
【０１２１】
＜１２．第１０の実施の形態＞
次に、図１５を参照して、本技術の第１０の実施の形態について説明する。図１５は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１０の実施の形態を模式的に示す断面図である。なお、図中、図１４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１２２】
図１５のチップ２００ｅ２は、図１４のチップ２００ｅ１と比較して、側壁型のマイクロレンズ保護膜２４２ｅ１の代わりに、埋込型のマイクロレンズ保護膜２４２ｅ２が設けられている点が異なる。
【０１２３】
具体的には、マイクロレンズ保護膜２４２ｅ２の天井部２５１ｅ２は、図１４のマイクロレンズ保護膜２４２ｅ１の天井部２５１ｅ１と同様の構造を有している。
【０１２４】
マイクロレンズ保護膜２４２ｅ２の側壁部２５２ｅ２は、チップ２００ｅ２の外周の少し内側に、外周に沿って平坦化膜２４１の上端からシリコン基板２１３の内部まで達するように形成されている溝に埋め込まれている。また、側壁部２５２ｅ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【０１２５】
マイクロレンズ保護膜２４２ｅ２の孔壁部２５３ｅ２は、平坦化膜２４１の上端からシリコン基板２１３の内部まで達するように、パッド開口部２２１の周囲に形成されている溝に埋め込まれている。また、孔壁部２５３ｅ２は、シリコン基板２１３の表面に対して垂直であり、下端部がシリコン基板２１３に接している。
【０１２６】
これにより、フォトダイオード２１４が配置されている画素領域Ａ１及びカラーフィルタ層２１８を含む領域が、防水性を有するシリコン基板２１３及びマイクロレンズ保護膜２４２ｅ２により隙間なく囲まれる。その結果、フォトダイオード２１４の表面やカラーフィルタ層２１８への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【０１２７】
＜１３．第１１の実施の形態＞
次に、図１６を参照して、本技術の第１１の実施の形態について説明する。図１６は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１１の実施の形態を模式的に示す断面図である。なお、図中、図１４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１２８】
チップ２００ｆ１は、図１４のチップ２００ｅ１から平坦化膜２４１を削除したものである。従って、マイクロレンズ保護膜２４２ｅ１の天井部２５１ｅ１は、カラーフィルタ層２１８の上面に接している。
【０１２９】
これにより、チップ２００ｆ１は、図１４のチップ２００ｅ１と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
【０１３０】
＜１４．第１２の実施の形態＞
次に、図１７を参照して、本技術の第１２の実施の形態について説明する。図１７は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１２の実施の形態を模式的に示す断面図である。なお、図中、図１５と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１３１】
チップ２００ｆ２は、図１５のチップ２００ｅ２から平坦化膜２４１を削除したものである。従って、マイクロレンズ保護膜２４２ｅ２の天井部２５１ｅ２は、カラーフィルタ層２１８の上面に接している。
【０１３２】
これにより、チップ２００ｆ２は、図１５のチップ２００ｅ２と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
【０１３３】
＜１５．第１３の実施の形態＞
以上の実施の形態では、本技術を裏面照射型のＣＭＯＳイメージセンサに適用する例を示したが、本技術は、表面照射型ＣＭＯＳイメージセンサにも適用することが可能である。
【０１３４】
図１８は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１３の実施の形態を模式的に示す断面図である。
【０１３５】
チップ３００ａ１のシリコン基板３１１の表面には、各画素の光電変換部としての複数のフォトダイオード３１２が、所定の間隔で形成されている。
【０１３６】
シリコン基板３１１及びフォトダイオード３１２の上には、層間絶縁膜３１３が形成されている。層間絶縁膜３１３内及び層間絶縁膜３１３の上には、配線層メタル３１４が、隣接するフォトダイオード３１２の間に縦方向に並ぶように形成されている。すなわち、チップ３００ａ１は、フォトダイオード３１２の上（表面側）に配線層が設けられている表面照射型のＣＭＯＳイメージセンサを構成している。また、この配線層メタル３１４は、隣接する画素への光の漏れ込みを防止するための遮光膜の機能も兼ね備えている。
【０１３７】
層間絶縁膜３１３及び最上層の配線層メタル３１４の上には、水分の浸入を防止するための保護膜３１５ａ１が形成されている。保護膜３１５ａ１は、例えば、透明で防水性を有するＳｉＮにより形成される。
【０１３８】
保護膜３１５ａ１の上には、カラーフィルタを形成する領域を平坦化するための平坦化膜３１６が形成されている。
【０１３９】
平坦化膜３１６の上には、カラーフィルタ層３１７が形成されている。カラーフィルタ層３１７には、画素毎にカラーフィルタが設けられており、各カラーフィルタの色は、例えば、ベイヤ配列に従って並べられている。
【０１４０】
カラーフィルタ層３１７の上には、マイクロレンズ層３１８が形成されている。マイクロレンズ層３１８には、各画素のフォトダイオード３１２に光を集めるためのマイクロレンズが画素毎に形成されている。
【０１４１】
また、チップ３００ａ１は、上述した裏面照射型のＣＭＯＳイメージセンサのチップと同様に、図４に示されるように、画素領域Ａ１、パッド領域Ａ２、スクライブ領域Ａ３、及び、その他の領域に大きく分かれる。
【０１４２】
パッド領域Ａ２には、チップ３００ａ１の上端から層間絶縁膜３１３の上面まで達する垂直方向の孔であって、電極パッド３２０への配線用の孔であるパッド開口部３１９が形成されている。そして、パッド開口部３１９の底に、配線用の電極パッド３２０が設けられている。
【０１４３】
また、保護膜３１５ａ１は、天井部３３１ａ１及び側壁部３３２ａ１に大きく分かれる。
【０１４４】
天井部３３１ａ１は、パッド開口部３１９が形成されている部分を除いて、側壁部３３２ａ１により囲まれる領域全体を覆うように形成されている。また、天井部３３１ａ１は、層間絶縁膜３１３の上面及び最上層の配線層メタル３１４の上面と、平坦化膜３１６の下面に接している。ただし、カラーフィルタ層３１７が設けられていない部分では、天井部３３１ａ１は、層間絶縁膜３１３とマイクロレンズ層３１８の間に形成され、層間絶縁膜３１３に上面とマイクロレンズ層３１８の下面に接している
【０１４５】
側壁部３３２ａ１は、チップ３００ａ１の側面（チップ３００ａ１の外周の側壁、すなわち外壁）に、シリコン基板３１１の表面に対して垂直に形成されている。側壁部３３２ａ１は、チップ３００ａ１の側面のうち、層間絶縁膜３１３の上端からシリコン基板３１１の一部までの範囲を覆っており、側壁部３３２ａ１の下端部がシリコン基板３１１に接している。
【０１４６】
これにより、フォトダイオード３１２が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板３１１、保護膜３１５ａ１、及び、電極パッド３２０により隙間なく囲まれる。その結果、フォトダイオード３１２の表面への水分や不純物の浸入が防止され、暗電流の増加が防止される。
【０１４７】
＜１６．第１４の実施の形態＞
次に、図１９を参照して、本技術の第１４の実施の形態について説明する。図１９は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１４の実施の形態を模式的に示す断面図である。なお、図中、図１８と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１４８】
図１９のチップ３００ａ２は、図１８のチップ３００ａ１と比較して、側壁型の保護膜３１５ａ１の代わりに、埋込型の保護膜３１５ａ２が設けられている点が異なる。
【０１４９】
具体的には、保護膜３１５ａ２の天井部３３１ａ２は、図１８の保護膜３１５ａ１の天井部３３１ａ１と同様の構造を有している。
【０１５０】
保護膜３１５ａ２の側壁部３３２ａ２は、チップ３００ａ２の外周の少し内側に、外周に沿って層間絶縁膜３１３の上端からシリコン基板３１１の内部まで達するように形成されている溝に埋め込まれている。また、側壁部３３２ａ２は、シリコン基板３１１の表面に対して垂直であり、下端部がシリコン基板３１１に接している。
【０１５１】
これにより、フォトダイオード３１２が配置されている画素領域Ａ１を含む領域が、防水性を有するシリコン基板３１１、保護膜３１５ａ２、及び、電極パッド３２０により隙間なく囲まれる。その結果、フォトダイオード３１２の表面への水分の浸入が防止され、暗電流の増加が防止される。
【０１５２】
＜１７．第１５の実施の形態＞
次に、図２０を参照して、本技術の第１５の実施の形態について説明する。図２０は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１５の実施の形態を模式的に示す断面図である。なお、図中、図１８と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１５３】
図２０のチップ３００ｂ１は、図１８のチップ３００ａ１と比較して、マイクロレンズ層３１８及び保護膜３１５ａ１の代わりに、平坦化膜３４１及びマイクロレンズ保護膜３４２ｂ１が設けられている点が異なる。
【０１５４】
平坦化膜３４１は、マイクロレンズが形成される領域を平坦化するために、カラーフィルタ層３１７とマイクロレンズ保護膜３４２ｂ１の間に形成されている。
【０１５５】
マイクロレンズ保護膜３４２ｂ１は、例えば、透明で防水性を有するＳｉＮにより形成され、図１８のマイクロレンズ層３１８と保護膜３１５ａ１の機能を兼ね備えている。マイクロレンズ保護膜３４２ｂ１は、天井部３５１ｂ１、側壁部３５２ｂ１、及び、孔壁部３５３ｂ１により構成される。
【０１５６】
天井部３５１ｂ１には、画素領域Ａ１において、各画素のフォトダイオード３１２に光を集めるためのマイクロレンズが画素毎に形成されている。また、天井部３５１ｂ１は、パッド開口部３１９が形成されている部分を除いて、側壁部３５２ｂ１により囲まれる領域全体を覆うように形成されている。
【０１５７】
側壁部３５２ｂ１は、チップ３００ｂ１の側面のうち、平坦化膜３４１の上端からシリコン基板３１１の一部までの範囲を覆うように形成されている。また、側壁部３５２ｂ１は、シリコン基板３１１の表面に対して垂直であり、シリコン基板３１１の側面に接している。
【０１５８】
孔壁部３５３ｂ１は、パッド開口部３１９の内壁を覆うように形成されている。孔壁部３５３ｂ１の下端は電極パッド３２０の上面に接している。
【０１５９】
これにより、フォトダイオード３１２が配置されている画素領域Ａ１及びカラーフィルタ層３１７を含む領域が、防水性を有するシリコン基板３１１、マイクロレンズ保護膜３４２ｂ１、及び、電極パッド３２０により隙間なく囲まれる。その結果、フォトダイオード３１２の表面やカラーフィルタ層３１７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【０１６０】
＜１８．第１６の実施の形態＞
次に、図２１を参照して、本技術の第１６の実施の形態について説明する。図２１は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１６の実施の形態を模式的に示す断面図である。なお、図中、図２０と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１６１】
図２１のチップ３００ｂ２は、図２２のチップ３００ｂ２と比較して、側壁型のマイクロレンズ保護膜３４２ｂ１の代わりに、埋込型のマイクロレンズ保護膜３４２ｂ２が設けられている点が異なる。
【０１６２】
具体的には、マイクロレンズ保護膜３４２ｂ２の天井部３５１ｂ２は、図２０のマイクロレンズ保護膜３４２ｂ１の天井部３５１ｂ１と同様の構造を有している。
【０１６３】
マイクロレンズ保護膜３４２ｂ２の側壁部３５２ｂ２は、チップ３００ｂ２の外周の少し内側に、外周に沿って平坦化膜３４１の上端からシリコン基板３１１の内部まで達するように形成されている溝に埋め込まれている。また、側壁部３５２ｂ２は、シリコン基板３１１の表面に対して垂直であり、下端部がシリコン基板３１１に接している。
【０１６４】
マイクロレンズ保護膜３４２ｂ２の孔壁部３５３ｂ２は、平坦化膜３４１の上端からシリコン基板３１１の内部まで達するように、パッド開口部３１９の周囲に形成されている溝に埋め込まれている。従って、孔壁部３５３ｂ２は、シリコン基板３１１の表面に対して垂直であり、下端部がシリコン基板３１１に接している。
【０１６５】
これにより、フォトダイオード３１２が配置されている画素領域Ａ１及びカラーフィルタ層３１７を含む領域が、防水性を有するシリコン基板３１１及びマイクロレンズ保護膜３４２ｂ２により隙間なく囲まれる。その結果、フォトダイオード３１２の表面やカラーフィルタ層３１７への水分や不純物の浸入が防止され、暗電流の増加やカラーフィルタの分光特性の変化が防止される。
【０１６６】
＜１９．第１７の実施の形態＞
次に、図２２を参照して、本技術の第１７の実施の形態について説明する。図２２は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１７の実施の形態を模式的に示す断面図である。なお、図中、図２０と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１６７】
チップ３００ｃ１は、図２０のチップ３００ｂ１から平坦化膜３４１を削除したものである。従って、マイクロレンズ保護膜３４２ｂ１の天井部３５１ｂ１は、カラーフィルタ層３１７の上面に接している。
【０１６８】
これにより、チップ３００ｃ１は、図２０のチップ３００ｂ１と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
【０１６９】
＜２０．第１８の実施の形態＞
次に、図２３を参照して、本技術の第１８の実施の形態について説明する。図２３は、図３のＣＭＯＳイメージセンサ１００を構成するチップの第１８の実施の形態を模式的に示す断面図である。なお、図中、図２１と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１７０】
チップ３００ｃ２は、図２２のチップ３００ｂ２から平坦化膜３４１を削除したものである。従って、マイクロレンズ保護膜３４２ｂ２の天井部３５１ｂ２は、カラーフィルタ層３１７の上面に接している。
【０１７１】
これにより、チップ３００ｃ２は、図２２のチップ３００ｂ２と比較して、マイクロレンズの平坦性が若干劣るものの、同様の防水効果を実現しつつ、製造工程の短縮及びコスト削減を実現することができる。
【０１７２】
＜２１．第１９の実施の形態＞
上述した各チップのパッケージングの方法として、例えば、ＣＳＰ（Chip Size Package）を採用することが可能である。
【０１７３】
図２４は、図６のチップ２００ａ１をＣＳＰによりパッケージングした半導体パッケージ４００ａ１の構成例を模式的に示す断面図である。なお、図中、図６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１７４】
半導体パッケージ４００ａ１では、チップ２００ａ１の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ａ１が外部環境から保護される。
【０１７５】
また、シール樹脂４１１に水分が浸入した場合、浸入した水分にシール樹脂４１１に含まれる接着剤の成分が溶け込み、チップ２００ａ１の品質を劣化させるおそれがある。しかし、上述したように、保護膜２２０ａ１の働きにより、チップ２００ａ１のフォトダイオード２１４の表面やカラーフィルタ層２１８への水分の浸入が防止されるため、チップ２００ａ１の品質の劣化が防止される。
【０１７６】
＜２２．第２０の実施の形態＞
図２５は、図７のチップ２００ａ２をＣＳＰによりパッケージングした半導体パッケージ４００ａ２の構成例を模式的に示す断面図である。なお、図中、図７及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１７７】
半導体パッケージ４００ａ２では、チップ２００ａ２の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ａ２が外部環境から保護される。また、保護膜２２０ａ２の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ａ２の品質の劣化が防止される。
【０１７８】
＜２３．第２１の実施の形態＞
図２６は、図８のチップ２００ｂ１をＣＳＰによりパッケージングした半導体パッケージ４００ｂ１の構成例を模式的に示す断面図である。なお、図中、図８及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１７９】
半導体パッケージ４００ｂ１では、チップ２００ｂ１の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｂ１が外部環境から保護される。また、保護膜２２０ｂ１の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｂ１の品質の劣化が防止される。
【０１８０】
＜２４．第２２の実施の形態＞
図２７は、図９のチップ２００ｂ２をＣＳＰによりパッケージングした半導体パッケージ４００ｂ２の構成例を模式的に示す断面図である。なお、図中、図９及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１８１】
半導体パッケージ４００ｂ２では、チップ２００ｂ２の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｂ２が外部環境から保護される。また、保護膜２２０ｂ２の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｂ２の品質の劣化が防止される。
【０１８２】
＜２５．第２３の実施の形態＞
図２８は、図１０のチップ２００ｃ１をＣＳＰによりパッケージングした半導体パッケージ４００ｃ１の構成例を模式的に示す断面図である。なお、図中、図１０及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１８３】
半導体パッケージ４００ｃ１では、チップ２００ｃ１の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｃ１が外部環境から保護される。また、保護膜２２０ｃ１の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｃ１の品質の劣化が抑制される。
【０１８４】
＜２６．第２４の実施の形態＞
図２９は、図１１のチップ２００ｃ２をＣＳＰによりパッケージングした半導体パッケージ４００ｃ２の構成例を模式的に示す断面図である。なお、図中、図１１及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１８５】
半導体パッケージ４００ｃ２では、チップ２００ｃ２の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｃ２が外部環境から保護される。また、保護膜２２０ｃ２の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｃ２の品質の劣化が抑制される。
【０１８６】
＜２７．第２５の実施の形態＞
図３０は、図１２のチップ２００ｄ１をＣＳＰによりパッケージングした半導体パッケージ４００ｄ１の構成例を模式的に示す断面図である。なお、図中、図１２及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１８７】
半導体パッケージ４００ｄ１では、チップ２００ｄ１の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｄ１が外部環境から保護される。また、保護膜２２０ｄ１の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｄ１の品質の劣化が抑制される。
【０１８８】
＜２８．第２６の実施の形態＞
図３１は、図１３のチップ２００ｄ２をＣＳＰによりパッケージングした半導体パッケージ４００ｄ２の構成例を模式的に示す断面図である。なお、図中、図１３及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１８９】
半導体パッケージ４００ｄ２では、チップ２００ｄ２の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｄ２が外部環境から保護される。また、保護膜２２０ｄ２の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｄ２の品質の劣化が抑制される。
【０１９０】
＜２９．第２７の実施の形態＞
図３２は、図１４のチップ２００ｅ１をＣＳＰによりパッケージングした半導体パッケージ４００ｅ１の構成例を模式的に示す断面図である。なお、図中、図１４及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１９１】
半導体パッケージ４００ｅ１では、チップ２００ｅ１の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｅ１が外部環境から保護される。また、マイクロレンズ保護膜２４２ｅ１の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｅ１の品質の劣化が抑制される。
【０１９２】
＜３０．第２８の実施の形態＞
図３３は、図１５のチップ２００ｅ２をＣＳＰによりパッケージングした半導体パッケージ４００ｅ２の構成例を模式的に示す断面図である。なお、図中、図１５及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１９３】
半導体パッケージ４００ｅ２では、チップ２００ｅ２の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｅ２が外部環境から保護される。また、マイクロレンズ保護膜２４２ｅ２の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｅ２の品質の劣化が抑制される。
【０１９４】
＜３１．第２９の実施の形態＞
図３４は、図１６のチップ２００ｆ１をＣＳＰによりパッケージングした半導体パッケージ４００ｆ１の構成例を模式的に示す断面図である。なお、図中、図１６及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１９５】
半導体パッケージ４００ｆ１では、チップ２００ｆ１の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｆ１が外部環境から保護される。また、マイクロレンズ保護膜２４２ｅ１の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｆ１の品質の劣化が抑制される。
【０１９６】
＜３２．第３０の実施の形態＞
図３５は、図１７のチップ２００ｆ２をＣＳＰによりパッケージングした半導体パッケージ４００ｆ２の構成例を模式的に示す断面図である。なお、図中、図１７及び図２４と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１９７】
半導体パッケージ４００ｆ２では、チップ２００ｆ２の表面に透明なシール樹脂４１１が充填され、その上にガラス基板４１２が積層されている。これにより、チップ２００ｆ２が外部環境から保護される。また、マイクロレンズ保護膜２４２ｅ２の働きにより、シール樹脂４１１に浸入した水分によるチップ２００ｆ２の品質の劣化が抑制される。
【０１９８】
＜３３．第３１の実施の形態＞
図３６は、図１８のチップ３００ａ１をＣＳＰによりパッケージングした半導体パッケージ５００ａ１の構成例を模式的に示す断面図である。なお、図中、図１８と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０１９９】
半導体パッケージ５００ａ１では、チップ３００ａ１の表面に透明なシール樹脂５１１が充填され、その上にガラス基板５１２が積層されている。これにより、チップ３００ａ１が外部環境から保護される。また、保護膜３１５ａ１の働きにより、シール樹脂５１１に浸入した水分によるチップ３００ａ１の品質の劣化が抑制される。
【０２００】
＜３４．第３２の実施の形態＞
図３７は、図１９のチップ３００ａ２をＣＳＰによりパッケージングした半導体パッケージ５００ａ２の構成例を模式的に示す断面図である。なお、図中、図１９及び図３６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０２０１】
半導体パッケージ５００ａ２では、チップ３００ａ２の表面に透明なシール樹脂５１１が充填され、その上にガラス基板５１２が積層されている。これにより、チップ３００ａ２が外部環境から保護される。また、保護膜３１５ａ２の働きにより、シール樹脂５１１に浸入した水分によるチップ３００ａ２の品質の劣化が抑制される。
【０２０２】
＜３５．第３３の実施の形態＞
図３８は、図２０のチップ３００ｂ１をＣＳＰによりパッケージングした半導体パッケージ５００ｂ１の構成例を模式的に示す断面図である。なお、図中、図２０及び図３６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０２０３】
半導体パッケージ５００ｂ１では、チップ３００ｂ１の表面に透明なシール樹脂５１１が充填され、その上にガラス基板５１２が積層されている。これにより、チップ３００ｂ１が外部環境から保護される。また、マイクロレンズ保護膜３４２ｂ１の働きにより、シール樹脂５１１に浸入した水分によるチップ３００ｂ１の品質の劣化が抑制される。
【０２０４】
＜３６．第３４の実施の形態＞
図３９は、図２１のチップ３００ｂ２をＣＳＰによりパッケージングした半導体パッケージ５００ｂ２の構成例を模式的に示す断面図である。なお、図中、図２１及び図３６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０２０５】
半導体パッケージ５００ｂ２では、チップ３００ｂ２の表面に透明なシール樹脂５１１が充填され、その上にガラス基板５１２が積層されている。これにより、チップ３００ｂ２が外部環境から保護される。また、マイクロレンズ保護膜３４２ｂ２の働きにより、シール樹脂５１１に浸入した水分によるチップ３００ｂ２の品質の劣化が抑制される。
【０２０６】
＜３７．第３５の実施の形態＞
図４０は、図２２のチップ３００ｃ１をＣＳＰによりパッケージングした半導体パッケージ５００ｃ１の構成例を模式的に示す断面図である。なお、図中、図２２及び図３６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０２０７】
半導体パッケージ５００ｃ１では、チップ３００ｃ１の表面に透明なシール樹脂５１１が充填され、その上にガラス基板５１２が積層されている。これにより、チップ３００ｃ１が外部環境から保護される。また、マイクロレンズ保護膜３４２ｂ１の働きにより、シール樹脂５１１に浸入した水分によるチップ３００ｃ１の品質の劣化が抑制される。
【０２０８】
＜３８．第３６の実施の形態＞
図４１は、図２３のチップ３００ｃ２をＣＳＰによりパッケージングした半導体パッケージ５００ｃ２の構成例を模式的に示す断面図である。なお、図中、図２３及び図３６と対応する部分には同じ符号を付してあり、その説明は繰り返しになるので適宜省略する。
【０２０９】
半導体パッケージ５００ｃ２では、チップ３００ｃ２の表面に透明なシール樹脂５１１が充填され、その上にガラス基板５１２が積層されている。これにより、チップ３００ｃ２が外部環境から保護される。また、マイクロレンズ保護膜３４２ｂ２の働きにより、シール樹脂５１１に浸入した水分によるチップ３００ｃ２の品質の劣化が抑制される。
【０２１０】
＜３９．変形例＞
以下、上述した本技術の実施の形態の変形例について説明する。
【０２１１】
以上の説明では、本技術をＣＭＯＳイメージセンサに適用する例を示したが、例えば、ＣＣＤイメージセンサ等の他の方式の固体撮像装置にも本技術を適用することが可能である。
【０２１２】
また、以上の説明では、保護膜又はマイクロレンズ保護膜にＳｉＮを用いる例を示したが、電気特性、光学特性、耐久性等の条件を満たし、かつ、透明で防水性を有する他の素材を用いることも可能である。
【０２１３】
さらに、ＣＳＰ以外の方法によりチップをパッケージングする場合にも、本技術を適用することが可能である。
【０２１４】
＜４０．電子機器（撮像装置）＞
本技術は、固体撮像装置への適用に限られるものではなく、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０２１５】
図４２は、本技術に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。
【０２１６】
図４２に示すように、本技術に係る撮像装置７００は、レンズ群７０１等を含む光学系、撮像素子（撮像デバイス）７０２、ＤＳＰ回路７０３、フレームメモリ７０４、表示装置７０５、記録装置７０６、操作系７０７及び電源系７０８等を有する。そして、ＤＳＰ回路７０３、フレームメモリ７０４、表示装置７０５、記録装置７０６、操作系７０７及び電源系７０８がバスライン７０９を介して相互に接続されている。
【０２１７】
レンズ群７０１は、被写体からの入射光（像光）を取り込んで撮像素子７０２の撮像面上に結像する。撮像素子７０２は、レンズ群７０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【０２１８】
表示装置７０５は、液晶表示装置や有機ＥＬ（electro luminescence）表示装置等のパネル型表示装置からなり、撮像素子７０２で撮像された動画または静止画を表示する。記録装置７０６は、撮像素子７０２で撮像された動画または静止画を、ビデオテープやＤＶＤ（Digital Versatile Disk）等の記録媒体に記録する。
【０２１９】
操作系７０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系７０８は、ＤＳＰ回路７０３、フレームメモリ７０４、表示装置７０５、記録装置７０６及び操作系７０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０２２０】
上記の構成の撮像装置は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置として用いることができる。そして、当該撮像装置において、撮像素子７０２として、先述した実施形態に係るチップ２００ａ１乃至２００ｆ２、チップ３００ａ１乃至３００ｃ２、半導体パッケージ４００ａ１乃至４００ｆ２、又は、半導体パッケージ５００ａ１乃至５００ｃ２等の固体撮像装置を用いることで、上述したように防水性を高め、品質の劣化を防止することが可能になる。
【０２２１】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２２２】
また、例えば、本技術は以下のような構成も取ることができる。
【０２２３】
（１）
複数のフォトダイオードが表面に形成されている基板と、
透明で防水性を有し、前記基板の表面に対して垂直な側壁部と前記側壁部により囲まれる領域を覆う天井部とにより前記基板の前記複数のフォトダイオードが配置されている領域を囲む保護膜と
を備える固体撮像装置。
（２）
前記保護膜の前記側壁部は、前記固体撮像装置の側面に形成されている
前記（１）に記載の固体撮像装置。
（３）
前記保護膜は、さらに前記固体撮像装置の電極パッドへの配線用の孔の内壁に形成されている
前記（２）に記載の固体撮像装置。
（４）
前記保護膜の前記側壁部は、前記固体撮像装置の外周の内側に外周に沿って形成されている溝に埋め込まれている
前記（１）に記載の固体撮像装置。
（５）
前記保護膜は、さらに前記固体撮像装置の電極パッドへの配線用の孔の周囲に形成されている溝に埋め込まれている
前記（４）に記載の固体撮像装置。
（６）
前記保護膜の前記側壁部の下端又は内壁の少なくとも一方が、前記基板に接している
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記保護膜の前記天井部と前記基板の間にカラーフィルタが配置されている
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
前記保護膜の前記天井部は、各前記フォトダイオードに光を集めるためのマイクロレンズを形成する
前記（７）に記載の固体撮像装置。
（９）
前記保護膜の前記天井部と前記カラーフィルタが接している
前記（８）に記載の固体撮像装置。
（１０）
前記保護膜の前記天井部は、各前記フォトダイオードに光を集めるためのマイクロレンズの表面に形成されている
前記（７）に記載の固体撮像装置。
（１１）
前記保護膜の前記天井部は、前記フォトダイオードに光を集めるためのマイクロレンズと前記カラーフィルタの間に配置されている
前記（７）に記載の固体撮像装置。
（１２）
前記保護膜の前記天井部は、カラーフィルタと前記基板の間に配置されている
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（１３）
前記カラーフィルタと前記保護膜の前記天井部が接している
前記（１２）に記載の固体撮像装置。
（１４）
前記保護膜の前記天井部と、隣接する画素への光の漏れ込みを防止する遮光膜が接している
前記（１２）に記載の固体撮像装置。
（１５）
前記保護膜は、窒化ケイ素により形成される
前記（１）乃至（１４）のいずれかに記載の固体撮像装置。
（１６）
前記固体撮像装置は裏面照射型である
前記（１）乃至（１５）のいずれかに記載の固体撮像装置。
（１７）
前記固体撮像装置は表面照射型である
前記（１）乃至（１５）のいずれかに記載の固体撮像装置。
（１８）
前記固体撮像装置は透明な樹脂とガラスによりパッケージングされている
前記（１）乃至（１７）のいずれかに記載の固体撮像装置。
（１９）
複数のフォトダイオードが表面に形成されている基板と、
透明で防水性を有し、前記基板の表面に対して垂直な側壁部と前記側壁部により囲まれる領域を覆う天井部とにより前記基板の前記複数のフォトダイオードが配置されている領域を囲む保護膜と
を備える固体撮像装置と、
前記固体撮像装置から出力される画素信号に対して信号処理を行う信号処理部と
を備える電子機器。
【符号の説明】
【０２２４】
１００  ＣＭＯＳイメージセンサ，  １１１  画素アレイ部，  ２００，２００ａ１乃至２００ｆ２  チップ，  ２１２  配線層，  ２１３  シリコン基板，  ２１４  フォトダイオード，  ２１５  保護膜，  ２１６  遮光膜，  ２１７  平坦化膜，  ２１８  カラーフィルタ層，  ２１９  マイクロレンズ層，  ２２０，２２０ａ１乃至２２０ｄ２  保護膜，  ２２１  パッド開口部，  ２２２  電極パッド，  ２３１，２３１ａ１乃至２３１ｄ２  天井部，  ２３２，２３２ａ１乃至２３２ｄ２  側壁部，  ２３３，２３３ａ１乃至２３３ｃ２  孔壁部，  ２４１  平坦化膜，  ２４２ｅ１，２４２ｅ２  マイクロレンズ保護膜，  ２５１ｅ１，２５１ｅ２  天井部，  ２５２ｅ１，２５２ｅ２  側壁部，  ２５３ｅ１，２５３ｅ２  孔壁部，  ３００ａ１乃至３００ｃ２  チップ，  ３１１  シリコン基板，  ３１２  フォトダイオード，  ３１３  層間絶縁膜，  ３１４  配線層メタル，  ３１５ａ１乃至３１５ｂ２  保護膜，  ３１６  平坦化膜，  ３１７  カラーフィルタ層，  ３１８  マイクロレンズ層，  ３１９  パッド開口部，  ３２０  電極パッド，  ３３１ａ１，３３１ａ２  天井部，  ３３２ａ１，３３２ａ２  側壁部，  ３４１  平坦化膜，  ３４２ｂ１，３４２ｂ２  マイクロレンズ保護膜，  ３５１ｂ１，３５１ｂ２  天井部，  ３５２ｂ１，３５２ｂ２  側壁部，  ３５３ｂ１，３５３ｂ２  孔壁部，  ４００ａ１乃至４００ｆ２  半導体パッケージ，  ４１１  シール樹脂，  ４１２  ガラス基板，  ５００ａ１乃至５００ｃ２  半導体パッケージ，  ５１１  シール樹脂，  ５１２  ガラス基板，    ７００  撮像装置，  ７０２  撮像素子
【図１】
2014060203.tif 000003
【図２】
2014060203.tif 000004
【図３】
2014060203.tif 000005
【図４】
2014060203.tif 000006
【図５】
2014060203.tif 000007
【図６】
2014060203.tif 000008
【図７】
2014060203.tif 000009
【図８】
2014060203.tif 000010
【図９】
2014060203.tif 000011
【図１０】
2014060203.tif 000012
【図１１】
2014060203.tif 000013
【図１２】
2014060203.tif 000014
【図１３】
2014060203.tif 000015
【図１４】
2014060203.tif 000016
【図１５】
2014060203.tif 000017
【図１６】
2014060203.tif 000018
【図１７】
2014060203.tif 000019
【図１８】
2014060203.tif 000020
【図１９】
2014060203.tif 000021
【図２０】
2014060203.tif 000022
【図２１】
2014060203.tif 000023
【図２２】
2014060203.tif 000024
【図２３】
2014060203.tif 000025
【図２４】
2014060203.tif 000026
【図２５】
2014060203.tif 000027
【図２６】
2014060203.tif 000028
【図２７】
2014060203.tif 000029
【図２８】
2014060203.tif 000030
【図２９】
2014060203.tif 000031
【図３０】
2014060203.tif 000032
【図３１】
2014060203.tif 000033
【図３２】
2014060203.tif 000034
【図３３】
2014060203.tif 000035
【図３４】
2014060203.tif 000036
【図３５】
2014060203.tif 000037
【図３６】
2014060203.tif 000038
【図３７】
2014060203.tif 000039
【図３８】
2014060203.tif 000040
【図３９】
2014060203.tif 000041
【図４０】
2014060203.tif 000042
【図４１】
2014060203.tif 000043
【図４２】
2014060203.tif 000044