(57)【要約】      （修正有）【課題】半導体ダイとパッケージ基板の熱膨張係数の相違により発生する応力を抑制して、ＢＧＡパッケージの相互接続を可能にした、空隙を有する半導体パッケージ構造体および形成方法を提供する。【解決手段】パッケージ構造体１０は、上面１３および底面１１を有するパッケージ基板１２と、上面１９および底面１７を有する半導体ダイ１８とを備える。半導体ダイ１８はパッケージ基板１２に据え付けられ、半導体ダイ１８の底面１７はパッケージ基板１２の上面１３に近接し、パッケージ基板１２の底面１１と半導体ダイ１８の底面１７との間に空隙２９が存在する。【選択図】図１０
2014011456.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ構造体であって、
上面および底面を有するパッケージ基板と、
上面および底面を有する半導体ダイとを備え、
前記半導体ダイは前記パッケージ基板に据え付けられ、
前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接し、
前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙が存在する、パッケージ構造体。
【請求項２】
上面を有するプリント回路基板をさらに備え、前記パッケージ基板は前記プリント回路基板に据え付けられ、前記パッケージ基板の前記底面は前記プリント回路基板の前記上面に近接する、請求項１に記載のパッケージ構造体。
【請求項３】
前記パッケージ基板および前記プリント回路基板は同じ材料から成る、請求項２に記載のパッケージ構造体。
【請求項４】
前記半導体ダイの前記上面は前記パッケージ基板の前記上面にワイヤボンディングされる、請求項３に記載のパッケージ構造体。
【請求項５】
前記パッケージ基板ははんだボールによって前記プリント回路基板に据え付けられる、請求項４に記載のパッケージ構造体。
【請求項６】
前記空隙は前記パッケージ基板の前記上面と前記半導体ダイの前記底面との間に存在する、請求項１に記載のパッケージ構造体。
【請求項７】
前記半導体ダイの前記上面と、前記パッケージ基板の前記上面の一部との上の封止材料をさらに備える、請求項６に記載のパッケージ構造体。
【請求項８】
前記半導体ダイは前記封止材料によって前記パッケージ基板に対し所定の位置に保持される、請求項７に記載のパッケージ構造体。
【請求項９】
前記空隙は前記封止材料の外部への開口部を提供するベントを有し、前記パッケージ構造体は前記ベントの栓をさらに備える、請求項８に記載のパッケージ構造体。
【請求項１０】
前記空隙は前記パッケージ基板に存在する、請求項１に記載のパッケージ構造体。
【請求項１１】
前記空隙は前記半導体ダイの周縁の外まで延びている、請求項１０に記載のパッケージ構造体。
【請求項１２】
前記空隙は前記パッケージ基板の前記上面まで延びているベントを有する、請求項１０に記載のパッケージ構造体。
【請求項１３】
前記パッケージ基板の前記上面と前記半導体ダイの前記底面との間のダイアタッチであって、半導体ダイを前記パッケージ基板に付着させるとともに、前記ベント内に存在するダイアタッチをさらに備える、請求項１２に記載のパッケージ構造体。
【請求項１４】
パッケージ構造体を形成する方法であって、
上面および底面を有する半導体ダイを、上面および底面を有するパッケージ基板に付着させる工程であって、前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接する、付着させる工程と、
分解性材料によって、前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙用領域を作成する工程と、
前記空隙用領域内に空隙が残るように、前記分解性材料を除去する工程とを含む、方法。
【請求項１５】
前記半導体ダイの前記上面の上および前記パッケージ基板の上面の一部の上に封止材料を被着させる工程をさらに含み、前記付着させる工程は、前記被着させる工程の前に前記半導体ダイを前記パッケージ基板に付着させるために、前記半導体ダイの前記底面と前記パッケージ基板の前記上面との間に前記分解性材料を使用する工程を含む、請求項１４に記載の方法。
【請求項１６】
前記空隙用領域は、ベントを形成するべく前記半導体ダイの下から前記封止材料の外に延びている延在部を含む、請求項１５に記載の方法。
【請求項１７】
前記除去する工程は、前記ベントを通じて前記分解性材料を除去する工程を含み、前記方法は、前記除去する工程の後に前記ベントを塞ぐ工程をさらに含む、請求項１６に記載の方法。
【請求項１８】
前記空隙用領域は前記パッケージ基板に存在し、前記方法は、
前記空隙用領域から前記パッケージ基板の外までベントを形成する工程をさらに含み、
前記分解性材料を前記除去する工程は、前記ベントを通じて前記分解性材料を除去する工程を含む、請求項１４に記載の方法。
【請求項１９】
前記付着させる工程は、
前記分解性材料を除去する工程の後に実行され、
前記半導体ダイを前記パッケージ基板に付着させるのに使用されるダイアタッチを用いて前記ベントを塞ぐ、請求項１８に記載の方法。
【請求項２０】
パッケージ構造体であって、
上面および底面を有するパッケージ基板と、
前記パッケージ基板の前記底面に付着されるはんだボールと、
上面および底面を有する半導体ダイと、
前記半導体ダイの前記上面上および前記パッケージ基板の一部上の封止材料と、
前記半導体ダイの前記底面と前記パッケージ基板の前記底面との間の空隙とを含み、
前記半導体ダイは、前記パッケージ基板の前記上面が前記半導体ダイの前記底面に近接する状態で、前記パッケージ基板に付着される、パッケージ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的には半導体処理に関し、より具体的には、空隙を有する半導体パッケージ構造体に関する。
【背景技術】
【０００２】
ボール・グリッド・アレイ（ＢＧＡ）は、半導体ダイがＢＧＡパッケージ基板の上面上に据え付けられ、複数のはんだボールがＢＧＡパッケージ基板の底面上に格子パターンに形成される半導体パッケージング技術である。その後、ＢＧＡパッケージは、プリント回路基板（ＰＣＢ）に付着されることができ、ＢＧＡパッケージのはんだボールの格子がダイとＰＣＢとの間の電気接続を形成する。しかしながら、半導体ダイの熱膨張率（ＣＴＥ）は、一般的に、ＢＧＡパッケージ基板と比較して、およびＰＣＢと比較して低い。この結果として、ダイの直下に位置するはんだボール、特に、ダイ端部の直下に位置するはんだボールにおいて、応力の高い領域が生じる。ダイ端部は、ダイがダイ付着接着剤によってＢＧＡパッケージ基板に機械的に付着されるとともに、成形において封入されるため、応力が最も高い領域を形成する。それによって、ＢＧＡパッケージ基板はダイによって拘束される。応力の高い領域が存在することによって、その領域内に位置するＢＧＡ相互接続が機械的に機能しなくなってしまう。
【０００３】
特許文献１には応力の低減された集積回路についての記載がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７６５１８９１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
空隙を有する半導体パッケージ構造体を提供する。
【課題を解決するための手段】
【０００６】
上記問題点を解決するために、請求項１に記載の発明は、パッケージ構造体であって、上面および底面を有するパッケージ基板と、上面および底面を有する半導体ダイとを備え、前記半導体ダイは前記パッケージ基板に据え付けられ、前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接し、前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙が存在することを要旨とする。
【０００７】
請求項２に記載の発明は、請求項１に記載のパッケージ構造体において、上面を有するプリント回路基板をさらに備え、前記パッケージ基板は前記プリント回路基板に据え付けられ、前記パッケージ基板の前記底面は前記プリント回路基板の前記上面に近接する、ことを要旨とする。
【０００８】
請求項３に記載の発明は、請求項２に記載のパッケージ構造体において、前記パッケージ基板および前記プリント回路基板は同じ材料から成る、ことを要旨とする。
請求項４に記載の発明は、請求項３に記載のパッケージ構造体において、前記半導体ダイの前記上面は前記パッケージ基板の前記上面にワイヤボンディングされる、ことを要旨とする。
【０００９】
請求項５に記載の発明は、請求項４に記載のパッケージ構造体において、前記パッケージ基板ははんだボールによって前記プリント回路基板に据え付けられる、ことを要旨とする。
【００１０】
請求項６に記載の発明は、請求項１に記載のパッケージ構造体において、前記空隙は前記パッケージ基板の前記上面と前記半導体ダイの前記底面との間に存在する、ことを要旨とする。
【００１１】
請求項７に記載の発明は、請求項６に記載のパッケージ構造体において、前記半導体ダイの前記上面と、前記パッケージ基板の前記上面の一部との上の封止材料をさらに備える、ことを要旨とする。
【００１２】
請求項８に記載の発明は、請求項７に記載のパッケージ構造体において、前記半導体ダイは前記封止材料によって前記パッケージ基板に対し所定の位置に保持される、ことを要旨とする。
【００１３】
請求項９に記載の発明は、請求項８に記載のパッケージ構造体において、前記空隙は前記封止材料の外部への開口部を提供するベントを有し、前記パッケージ構造体は前記ベントの栓をさらに備える、ことを要旨とする。
【００１４】
請求項１０に記載の発明は、請求項１に記載のパッケージ構造体において、前記空隙は前記パッケージ基板に存在する、ことを要旨とする。
請求項１１に記載の発明は、請求項１０に記載のパッケージ構造体において、前記空隙は前記半導体ダイの周縁の外まで延びている、ことを要旨とする。
【００１５】
請求項１２に記載の発明は、請求項１０に記載のパッケージ構造体において、前記空隙は前記パッケージ基板の前記上面まで延びているベントを有する、ことを要旨とする。
請求項１３に記載の発明は、請求項１２に記載のパッケージ構造体において、前記パッケージ基板の前記上面と前記半導体ダイの前記底面との間のダイアタッチであって、半導体ダイを前記パッケージ基板に付着させるとともに、前記ベント内に存在するダイアタッチをさらに備える、ことを要旨とする。
【００１６】
請求項１４に記載の発明は、パッケージ構造体を形成する方法であって、上面および底面を有する半導体ダイを、上面および底面を有するパッケージ基板に付着させる工程であって、前記半導体ダイの前記底面は前記パッケージ基板の前記上面に近接する、付着させる工程と、分解性材料によって、前記パッケージ基板の前記底面と前記半導体ダイの前記底面との間に空隙用領域を作成する工程と、前記空隙用領域内に空隙が残るように、前記分解性材料を除去する工程とを含むことを要旨とする。
【００１７】
請求項１５に記載の発明は、請求項１４に記載の方法において、前記半導体ダイの前記上面の上および前記パッケージ基板の上面の一部の上に封止材料を被着させる工程をさらに含み、前記付着させる工程は、前記被着させる工程の前に前記半導体ダイを前記パッケージ基板に付着させるために、前記半導体ダイの前記底面と前記パッケージ基板の前記上面との間に前記分解性材料を使用する工程を含む、ことを要旨とする。
【００１８】
請求項１６に記載の発明は、請求項１５に記載の方法において、前記空隙用領域は、ベントを形成するべく前記半導体ダイの下から前記封止材料の外に延びている延在部を含む、ことを要旨とする。
【００１９】
請求項１７に記載の発明は、請求項１６に記載の方法において、前記除去する工程は、前記ベントを通じて前記分解性材料を除去する工程を含み、前記方法は、前記除去する工程の後に前記ベントを塞ぐ工程をさらに含む、ことを要旨とする。
【００２０】
請求項１８に記載の発明は、請求項１４に記載の方法において、前記空隙用領域は前記パッケージ基板に存在し、前記方法は、前記空隙用領域から前記パッケージ基板の外までベントを形成する工程をさらに含み、前記分解性材料を前記除去する工程は、前記ベントを通じて前記分解性材料を除去する工程を含む、ことを要旨とする。
【００２１】
請求項１９に記載の発明は、請求項１８に記載の方法において、前記付着させる工程は、前記分解性材料を除去する工程の後に実行され、前記半導体ダイを前記パッケージ基板に付着させるのに使用されるダイアタッチを用いて前記ベントを塞ぐ、ことを要旨とする。
【００２２】
請求項２０に記載の発明は、パッケージ構造体であって、上面および底面を有するパッケージ基板と、前記パッケージ基板の前記底面に付着されるはんだボールと、上面および底面を有する半導体ダイと、前記半導体ダイの前記上面上および前記パッケージ基板の一部上の封止材料と、前記半導体ダイの前記底面と前記パッケージ基板の前記底面との間の空隙とを含み、前記半導体ダイは、前記パッケージ基板の前記上面が前記半導体ダイの前記底面に近接する状態で、前記パッケージ基板に付着される、ことを要旨とする。
【図面の簡単な説明】
【００２３】
【図１】本開示の１つの実施形態による、処理の一段階におけるパッケージ構造体を示す断面図。
【図２】図１のパッケージ構造体を示す上面図。
【図３】処理の後続の段階における図１のパッケージ構造体を示す断面図。
【図４】処理の後続の段階における図３のパッケージ構造体を示す断面図。
【図５】図４のパッケージ構造体を示す上面図。
【図６】処理の後続の段階における図４のパッケージ構造体を示す断面図。
【図７】処理の後続の段階における図６のパッケージ構造体を示す断面図。
【図８】処理の後続の段階における図７のパッケージ構造体を示す断面図。
【図９】処理の後続の段階における図８のパッケージ構造体を示す断面図。
【図１０】プリント回路基板（ＰＣＢ）への付着後の図９のパッケージ構造体を示す断面図。
【図１１】本開示の別の実施形態による、処理の一段階におけるパッケージ構造体を示す断面図。
【図１２】処理の後続の段階における図１１のパッケージ構造体を示す断面図。
【図１３】処理の後続の段階における図１２のパッケージ構造体を示す断面図。
【図１４】処理の後続の段階における図１３のパッケージ構造体を示す断面図。
【図１５】処理の後続の段階における図１４のパッケージ構造体を示す断面図。
【図１６】処理の後続の段階における図１５のパッケージ構造体を示す断面図。
【図１７】処理の後続の段階における図１６のパッケージ構造体を示す断面図。
【図１８】処理の後続の段階における図１７のパッケージ構造体を示す断面図。
【図１９】処理の後続の段階における図１８のパッケージ構造体を示す断面図。
【図２０】処理の後続の段階における図１９のパッケージ構造体を示す断面図。
【図２１】処理の後続の段階における図２０のパッケージ構造体を示す断面図。
【図２２】ＰＣＢへの付着後の図２１のパッケージ構造体を示す断面図。
【図２３】図２２のパッケージ構造体を示す上面図。
【図２４】代替の実施形態による図２３のパッケージ構造体を示す上面図。
【発明を実施するための形態】
【００２４】
本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
【００２５】
１つの実施形態では、ＢＧＡパッケージ構造体などのパッケージ構造体における半導体ダイとパッケージ基板との間のＣＴＥ不整合から生じる応力を低減するために、半導体ダイとパッケージ基板の底面との間に空隙が形成される。半導体ダイはパッケージ基板の上面上に据え付けられ、半導体ダイの底面はパッケージ基板の上面に近接する。空隙は、パッケージ基板の底面と半導体ダイの底面との間に位置する。この空隙は、半導体ダイの底面とパッケージ基板の上面との間に位置してもよく、またはパッケージ基板、パッケージ基板の上面と底面との間に位置してもよい。半導体ダイの直下または半導体ダイの端部の下に位置するこの空隙は、半導体ダイをパッケージ基板の底面から分離し、それによって、パッケージ基板とＰＣＢとの間の相互接続における応力を低減する。
【００２６】
図１は、処理の一段階におけるパッケージ構造体１０の断面図を示す。パッケージ構造体１０は、上面１３および底面１１を有するパッケージ基板１２を含む。示されている実施形態では、パッケージ構造体１０はＢＧＡパッケージ構造体であり、パッケージ基板１２はＢＧＡパッケージ基板である。パッケージ構造体１０は、パッケージ基板１２の上面１３上にダイアタッチ１４を含む。１つの実施形態では、ダイアタッチ１４は、共重合体などの熱分解性材料（ＴＤＭ）である。この共重合体は、たとえば、ポリプロピレンカーボネート、ポリシクロヘキセンカーボネート、ポリノルボルネンカーボネート、ポリノルボルネン、またはポリ（アルキレンカーボネート）であってよい。図２は、ダイアタッチ１４を有するパッケージ基板１２の上面図を示す。ダイアタッチ１４は、パッケージ基板１２の端部へと伸長するベント部１６を含む。ダイアタッチ１４は、ダイアタッチ１４が分解されると形成されることになる空隙の場所に対応し、ベント部１６は、ダイアタッチ１４が分解すると形成されることになるベントの場所に対応する。それゆえ、ダイアタッチ１４は、ベント部１６によって画定される伸長部を含む空隙用領域を画定するものとして記載され得る。（なお、ダイアタッチ１４は、ＴＤＭダイアタッチ１４またはＴＤＭ１４と称される場合もある。）
図３は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、半導体ダイ１８がダイアタッチ１４上に据え付けられる。なお、半導体ダイ１８はダイアタッチ１４の主要部上に据え付けられ、ベント部１６はダイ１８からパッケージ基板１２の端部まで横方向に伸長する。ダイ１８は、上面１９と底面１７とを含み、底面１７はダイアタッチ１４の直上に配置され、パッケージ基板１２の上面１３に近接する。なお、ダイ１８は、任意のタイプの半導体ダイ、または、受動素子（たとえば、抵抗、キャパシタ）など、パッケージ基板に据え付けられ得る任意の構成要素とできる。
【００２７】
図４は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、例示的なワイヤボンド２０を含むワイヤボンドが、ダイ１８の上面１９からパッケージ基板１２の上面１３へと形成される。図５は、図４のパッケージ構造体１０の上面図を示す。示されている実施形態では、例示的なワイヤボンド２０を含むワイヤボンド２２が、ダイ１８の端部の周囲に放射状に形成されている。しかしながら、ワイヤボンドはベント部１６の上には形成されない。また、ベント部１６の両側には直に近接するワイヤボンドが、ベント部１６から所定の距離をおいて配置され得る。ワイヤボンド２２は、ダイ１８とパッケージ基板１２との間の電気接続を提供する。
【００２８】
図６は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、封止材料２４がダイ１８およびパッケージ基板１２の上に形成される。封止材料２４は、ダイ１８の周縁端部を完全に包囲し、ダイ１８およびワイヤボンド２２を完全に被覆する。また、封止材料２４は、ダイ１８の上面１９、ダイアタッチ１４の部分、およびパッケージ基板１２の上面１３に直に接する。示されている実施形態では、封止材料２４は、上面１９の全体と直に接している。なお、パッケージ基板１２の端部へと伸長するベント部１６は封止材料２４を越えて伸長し、それによって、ベント部１６の少なくとも終端部は露出したままであり、封止材料２４によって被覆されない。
【００２９】
図７は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、パッケージ構造体１０は裏返されている（すなわち、１８０度回転されている）。はんだボール２６が、パッケージ基板１２の底面１１に或るパターンで配置される。１つの実施形態では、パターンは格子パターンであるが、他のパターンが使用されてもよい。１つの実施形態では、最初にフラックス材料がパッケージ基板１２の底面１１に格子パターンで配置され、はんだボール２６が、フラックス材料上に配置される。なお、はんだボール２６は、任意の適切な合金から形成されてよく、異なる形状を有して形成されてもよい。
【００３０】
図８は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、パッケージ構造体１０がリフローされる。リフロー中、はんだボール２６は溶融した後凝固し、したがって、パッケージ基板１２の底面１１に（たとえば、フラックス材料によって）付着する。１つの実施形態では、リフローは、たとえば、摂氏２５０度など、摂氏２００度以上の温度で実行される。１つの実施形態では、リフローは、ＴＤＭダイアタッチ１４を分解させるのに十分な温度および継続時間において実行される。たとえば、多くのＴＤＭが摂氏１８０度以上の温度で分解する。それゆえ、リフロー中、分解したダイアタッチ２８が、ベント３１（分解したため、もはやダイアタッチ１４のベント部１６は含まない）を通じて気体として放出される。この結果として、ダイ１８の底面１７とパッケージ基板１２の上面１３との間で、ダイ１８の直下に空隙２９が形成される。それゆえ、空隙２９およびベント３１は、ダイアタッチ１４によって画定された空隙用領域内に形成される。なお、パッケージ基板１２の端部におけるダイアタッチ１４の幅は、ベント３１の幅に対応し、異なる幅が使用されてもよい。
【００３１】
なお、代替の実施形態では、ＴＤＭダイアタッチ１４の分解は、リフローとは別個に実行されてもよい。たとえば、はんだボール２６を付着させる前に、パッケージ構造体１０は、ＴＤＭダイアタッチ１４を分解させるのに十分に高い温度および継続時間にさらされてもよい。たとえば、構造体１０は、摂氏１８０度以上の温度、または摂氏２００度を超える温度にさらされてもよい。なお、分解がリフロー中に実行されるか、またはリフロー前に実行されるかにかかわらず、パッケージ構造体１０は、結果としてＴＤＭダイアタッチ１４のほぼ全体が分解されるのに十分な長さの時間にわたってより高温にさらされなければならない。また、ＴＤＭダイアタッチ１４が分解し、結果として空隙２９が生じた後、封止材料２４はダイ１８を、パッケージ基板１２に対し所定の位置に保持する。
【００３２】
図９は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、栓３０が使用されてベント３１が塞がれている。たとえば、栓３０は、部分的にベント３１内に挿入され得るエポキシ樹脂ベースまたはシリコーンベースの材料であってよい。それゆえ、栓３０は空隙２９を保護する。
【００３３】
図１０は、処理の後続の段階におけるパッケージ構造体１０の断面図を示し、はんだボール２６がＰＣＢ３２に付着される。すなわち、パッケージ基板１２がＰＣＢ３２に据え付けられ、それによって、パッケージ基板１２の底面１１がＰＣＢ３２の上面に近接する。それゆえ、ワイヤボンド２２によるダイ１８からの電気接続の経路はパッケージ基板１２を通じてはんだボール２６まで導かれ、はんだボール２６はＰＣＢ３２に対する電気接続を提供する。１つの実施形態では、パッケージ基板１２およびＰＣＢ３２は、同じかまたは類似の材料を含み、したがって、同じかまたは類似のＣＴＥを有し得る。
【００３４】
空隙２９はダイ１８をパッケージ基板１２の底面１１から分離し、したがって、従来技術のＢＧＡパッケージ構造体において形成される応力の高い面積を低減する。示されている実施形態では、空隙２９はダイ１８のほぼ全体の下に存在し、ダイ１８の周縁の外まで延びている。しかしながら、代替の実施形態では、ダイ１８の端部ははんだボール２６に対する応力を発生させることに関しては最も問題のある領域であり得るため、空隙２９は端部の下のみに存在してもよい。それゆえ、ダイ１８と基板１２との間、およびダイ１８とＰＣＢ３２との間のＣＴＥの不整合の影響が空隙２９によって低減され得る。
【００３５】
図１１は、処理の一段階におけるパッケージ構造体４０の断面図を示す。パッケージ構造体４０は、ラミネート層４４ならびにラミネート層４４の上面上の銅被覆４６およびラミネート４４の底面上の銅被覆４８を有するコア４２を含む。コア４２は、銅被覆ラミネートコアと称される場合もある。
【００３６】
図１２は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、銅被覆４６および４８が各々パターニングされる。パターニングは、必要に応じて、半導体ダイからパッケージ基板を通じてはんだボールおよびＰＣＢへと信号を導くために実行される。
【００３７】
図１３は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、銅被覆４６およびラミネート４４の上面の上にＴＤＭ５０の層が形成される。
図１４は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、ＴＤＭ５０の層がパターニングされて、半導体ダイの下に位置することになる空隙用領域が画定される。
【００３８】
図１５は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、樹脂層５２が導電層５４と銅被覆４６との間および導電層５４とＴＤＭ５０との間に存在するように、ラミネート４４の上面上に樹脂層５２および導電層５４が積層され、樹脂層５６が銅被覆４８と導電層５８との間に存在するように、ラミネート４４の底面上に樹脂層５６および導電層５８が積層される。１つの実施形態では、この積層は、ラミネート４４の上面上にプリプレグ層上の導電層（たとえば、銅層）を積層すること、およびラミネート４４の底面上に導電層（たとえば、銅層）およびプリプレグ層を積層することによって実行される。すべての層は一体にプレスされ（各プリプレグ層はラミネート４４と導電層との間に存在する）樹脂を硬化するために熱および圧力にさらされる。プリプレグ層は、特定の合成樹脂を事前に含浸した繊維製材料（たとえば、部分的に硬化されたエポキシ樹脂またはｂステージであるエポキシ樹脂を事前に含浸したガラスクロスなど）である。硬化中、樹脂は流れてコア４２に付着する。
【００３９】
図１６は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、パッケージ構造体４０を通じてビア開口部６０および６２が形成される。ビア開口部６０および６２はその後めっきされて、パッケージ構造体４０を貫通する導電性ビア６４および６６が形成される。
【００４０】
図１７は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、導電層５４および５８が各々必要に応じて、電気接続を導くとともに後続の電気接続のための場所を識別するためにパターニングされる。
【００４１】
図１８は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、導電層５４および５８の上および開口部６０および６２の中にはんだマスク層６８が形成される。代替の実施形態（図示せず）では、開口部６０および６２は、はんだマスク層を形成する前にエポキシ樹脂を事前に充填されてもよい。はんだマスク層６８は、導電層５４および５８の部分を露出させるようにパターニングされる。たとえば、パターン化はんだマスク層６８は、導電層５４の、ワイヤボンドが形成されることになる領域を露出させ得、パターン化はんだマスク層６８は、導電層５８の、はんだボールが続いて付着されることになる領域を露出させ得る。それゆえ、図１８には、上面９０および底面９２を有するほぼ完成されたパッケージ基板７５が示されている。なお、ニッケル／金めっきなどのさらなる処理が、導電層５４および５８の露出部分に対して実行されてもよい。
【００４２】
図１９は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、ＴＤＭ５０を露出させるように、パッケージ基板７５内に上面９０からＴＤＭ５０まで延びるベントが形成される。
【００４３】
図２０は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、ＴＤＭ５０を分解させるのに十分な温度および継続時間がパッケージ基板７５に加えられる。たとえば、多くのＴＤＭが摂氏１８０度以上の温度で分解する。それゆえ、少なくとも摂氏１８０度の温度、または少なくとも摂氏２００度の温度が加えられ、その間、分解したＴＤＭ７２がベント７０によって気体として放出される。この結果として、パッケージ基板７５内に形成されたＴＤＭ５０によって画定された空隙用領域内に空隙７４が形成される。なお、パッケージ基板７５は、結果としてほぼすべてのＴＤＭ５０を分解するために十分な長さの時間にわたってより高い温度にさらされる。
【００４４】
図２１は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、半導体ダイ７８が、ダイアタッチ７６によってパッケージ基板７５の上面９０に据え付けまたは付着される。ダイアタッチ７６は最初にパッケージ基板７５の上に形成され、ベント７０内に伸長し得る。その後、ダイ７８がダイアタッチ７６上に据え付けられる。ダイ７８は、上面９４および底面９６を有する。ワイヤボンド８０が、ダイ７８の上面９４からパッケージ基板７５の上面９０までに（導電層５４の露出部分までに）形成される。ダイ７８およびパッケージ基板７５の上に封止材料８２が形成される。示されている実施形態では、封止材料８２はダイ７８の周縁端部を完全に包囲し、ダイ７８およびワイヤボンド８０を完全に被覆している。また、封止材料８２はダイ７８の上面９４に直に接し、上面９４の全体と直に接し得る。底面９２上にはんだボール８４が形成される。なお、はんだボール８４は、はんだボール２６を参照して記載されたのと同様に形成されてよい。たとえば、はんだボール８４は、フラックス材料によって、パッケージ基板７５の底面９２に格子パターンで付着され、その後リフローされ得る。それゆえ、ワイヤボンド８０によるダイ７８からの電気接続の経路は、パッケージ基板７５を通じてはんだボール８４まで導かれる。
【００４５】
代替の実施形態では、ベント７０は、ＴＤＭ５０の分解後でかつダイアタッチ７６の形成の前に塞がれてもよい。さらに別の代替の実施形態では、ベント７０は形成されない。この実施形態では、分解したＴＤＭは樹脂およびはんだマスクを通じて拡散し得る。
【００４６】
図２２は、処理の後続の段階におけるパッケージ構造体４０の断面図を示し、はんだボール８４がＰＣＢ８６に付着される。すなわち、パッケージ基板７５がＰＣＢ８６に据え付けられ、それによって、パッケージ基板７５の底面９２がＰＣＢ８６の上面に近接する。それゆえ、はんだボール８４はＰＣＢ８６に対する電気接続を提供する。１つの実施形態では、パッケージ基板７５およびＰＣＢ８６は、同じかまたは類似の材料から形成され、したがって、同じかまたは類似のＣＴＥを有し得る。
【００４７】
空隙７４はダイ７８をパッケージ基板７５の底面９２から分離し、したがって、従来技術のＢＧＡパッケージ構造体において形成される応力の高い面積を低減する。示されている実施形態では、空隙７４は、図２３の上面図（点線は空隙７４の輪郭を示す）によって示されるように、ダイ７８のほぼ全体の下に存在し、ダイ７８の周縁の外まで延びている。しかしながら、代替の実施形態では、ダイ７８の端部ははんだボール８４に対する応力を発生させることに関しては最も問題のある領域であり得るため、空隙７４は端部の下のみに存在してもよい。この実施形態は図２４の上面図によって示されており、点線の間の領域はダイ７８の端部の下に存在する空隙８８を表す。空隙用領域８８は図１１〜図２２を参照して上述したように形成され得、したがって、ＴＤＭ５０がそれにしたがって、空隙用領域を画定するようにパターニングされる。それゆえ、ダイ７８と基板７５との間、およびダイ７８とＰＣＢ８６との間のＣＴＥの不整合の影響が空隙７４または８８によって低減され得る。
【００４８】
ここまでで、半導体ダイの底面とパッケージ基板の底面との間で、ＢＧＡパッケージ構造体内に空隙が形成される結果として、ダイをパッケージ基板の底面から分離することによっていかに応力が低減され得るかを理解されたい。それゆえ、この結果として、ＢＧＡパッケージ構造体とＰＣＢとの間の電気接続の信頼性が向上し得る。
【００４９】
その上、本明細書および特許請求の範囲における「正面（ｆｒｏｎｔ）」、「裏（ｂａｃｋ）」、「上部（ｔｏｐ）」、「底（ｂｏｔｔｏｍ）」、「上（ｏｖｅｒ）」、「下（ｕｎｄｅｒ）」などの用語は、存在する場合、説明を目的として使用されており、必ずしも絶対的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向性で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。
【００５０】
本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。たとえば、空隙は、パッケージ構造体のダイアタッチ内またはパッケージ基板に形成されることができる。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。
【００５１】
さらに、本明細書において使用される場合、「１つ（“ａ”ｏｒ“ａｎ”）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つまたは複数の」のような前置きの語句の使用は、不定冠詞「１つの（“ａ”ｏｒ“ａｎ”）」による別の請求項要素の付加が、このように付加された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「１つまたは複数の」または「少なくとも１つの」および「１つの（“ａ”ｏｒ“ａｎ”）」のような不定冠詞を含む場合であっても、１つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。
【００５２】
別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
【００５３】
以下は本発明のさまざまな実施形態である。
項目１は、パッケージ基板であって、上面および底面を有するパッケージ基板と、上面および底面を有する半導体ダイとを含み、半導体ダイはパッケージ基板に据え付けられ、半導体ダイの底面はパッケージ基板の上面に近接し、パッケージ基板の底面と半導体ダイの底面との間に空隙が存在する、パッケージ基板を含む。項目２は、上面を有するプリント回路基板をさらに含み、パッケージ基板がプリント回路基板に据え付けられ、パッケージ基板の底面はプリント回路基板の上面に近接する、項目１のパッケージ構造体を含む。項目３は、パッケージ基板およびプリント回路基板が同じ材料から成る、項目２のパッケージ構造体を含む。項目４は、半導体ダイの上面がパッケージ基板の上面にワイヤボンディングされる、項目３のパッケージ構造体を含む。項目５は、パッケージ基板がはんだボールによってプリント回路基板に据え付けられる、項目４のパッケージ構造体を含む。項目６は、空隙がパッケージ基板の上面と半導体ダイの底面との間に存在する、項目１のパッケージ構造体を含む。項目７は、半導体ダイの上面およびパッケージ基板の上面の一部上の封止材料をさらに含む、項目１のパッケージ構造体を含む。項目８は、半導体ダイが封止材料によってパッケージ基板に対し所定の位置に保持される、項目７のパッケージ構造体を含む。項目９は、空隙が封止材料の外部に対する開口部を提供するベントを有し、パッケージ構造体がベントの栓をさらに備える、項目８のパッケージ構造体を含む。項目１０は、空隙がパッケージ基板に存在する、項目１のパッケージ構造体を含む。項目１１は、空隙が半導体ダイの周縁の外まで延びている、項目１０のパッケージ構造体を含む。項目１２は、空隙がパッケージ基板の上面まで延びるベントを有する、項目１０のパッケージ構造体を含む。項目１３は、パッケージ基板の上面と半導体ダイの底面との間のダイアタッチであって、半導体ダイをパッケージ基板に付着させるとともに、ベント内に存在するダイアタッチをさらに含む、項目１２のパッケージ構造体を含む。
【００５４】
項目１４は、パッケージ構造体を形成する方法であって、方法は、上面および底面を有する半導体ダイを、上面および底面を有するパッケージ基板に付着させる工程であって、半導体ダイの底面はパッケージ基板の上面に近接する、付着させる工程と、分解性材料によって、パッケージ基板の底面と半導体ダイの底面との間に空隙用領域を作成する工程と、空隙用領域内に空隙が残るように、分解性材料を除去する工程とを含む、方法を含む。項目１５は、半導体ダイの上面の上およびパッケージ基板の上面の一部の上に封止材料を被着させる工程をさらに含み、付着させる工程は、被着させる工程の前に半導体ダイをパッケージ基板に付着させるために、半導体ダイの底面とパッケージ基板の上面との間に分解性材料を使用する工程を含む、項目１４の方法を含む。項目１６は、空隙用領域が、ベントを形成するために、半導体ダイの下から封止材料の外側への延在部を含む、項目１５の方法を含む。項目１７は、除去する工程が、ベントを通じて分解性材料を除去する工程を含み、方法が、除去する工程の後にベントを塞ぐ工程をさらに含む、項目１６の方法を含む。項目１８は、空隙用領域がパッケージ基板に存在し、方法が、空隙用領域からパッケージ基板の外側までのベントを形成する工程をさらに含み、分解性材料を除去する工程は、ベントを通じて分解性材料を除去する工程を含む、項目１４の方法を含む。項目１９は、付着させる工程が、分解性材料を除去する工程の後に実行されること、および半導体ダイをパッケージ基板に付着させるのに使用されるダイアタッチを用いてベントを塞ぐことをさらに特徴とする、項目１８の方法を含む。
【００５５】
項目２０は、パッケージ構造体であって、上面および底面を有するパッケージ基板と、パッケージ基板の底面に付着されるはんだボールと、上面および底面を有する半導体ダイと、半導体ダイの上面上およびパッケージ基板の一部上の封止材料と、半導体ダイの底面とパッケージ基板の底面との間の空隙とを含み、半導体ダイは、パッケージ基板の上面が半導体ダイの底面に近接する状態で、パッケージ基板に付着される、パッケージ構造体を含む。
【図１】
2014011456.tif 000003
【図２】
2014011456.tif 000004
【図３】
2014011456.tif 000005
【図４】
2014011456.tif 000006
【図５】
2014011456.tif 000007
【図６】
2014011456.tif 000008
【図７】
2014011456.tif 000009
【図８】
2014011456.tif 000010
【図９】
2014011456.tif 000011
【図１０】
2014011456.tif 000012
【図１１】
2014011456.tif 000013
【図１２】
2014011456.tif 000014
【図１３】
2014011456.tif 000015
【図１４】
2014011456.tif 000016
【図１５】
2014011456.tif 000017
【図１６】
2014011456.tif 000018
【図１７】
2014011456.tif 000019
【図１８】
2014011456.tif 000020
【図１９】
2014011456.tif 000021
【図２０】
2014011456.tif 000022
【図２１】
2014011456.tif 000023
【図２２】
2014011456.tif 000024
【図２３】
2014011456.tif 000025
【図２４】
2014011456.tif 000026