(57)【要約】      （修正有）【課題】直線性および雑音指数の向上、および電力消費の減少を図った受信機の提供。【解決手段】受信機４００は、利得状態下で通信信号中の妨害の有無を検出するように構成された妨害波検出器４２０を含む。当該受信機は、さらに通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成された増幅器４０６を含み、高直線性受信モードは低直線性受信モードの利得に比べて増幅器の利得状態でのより低い利得に対応する。さらに当該受信機は、妨害波検出器に結合された処理装置４２２を含み、当該処理装置は通信信号中の妨害の有無を検出する妨害波検出器の出力に基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように増幅器を制御するように構成される。受信機内で通信信号を処理する方法も提供される。【選択図】図４Ａ
2014057331.tif 000002
【特許請求の範囲】
【請求項１】
利得状態下で通信信号中の妨害の有無を検出するように構成された妨害波検出器と、
前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成され、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する増幅器と、
前記妨害波検出器に結合され、前記通信信号中の妨害の有無を検出する前記妨害波検出器の出力に基づいて前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成された処理装置と、
を備える受信機。
【請求項２】
前記処理装置は、前記妨害波検出器が前記通信信号中の妨害の存在を検出しない場合は前記通信信号を前記低直線性受信モードで増幅するように前記増幅器を制御するように構成される請求項１に記載の受信機。
【請求項３】
前記処理装置は、前記妨害波検出器が前記通信信号中の妨害の存在を検出する場合は前記通信信号を前記高直線性受信モードで増幅するように前記増幅器を制御するように構成される請求項１に記載の受信機。
【請求項４】
前記高直線性受信モードの前記増幅器の前記より低い利得は、前記受信機の劣化した雑音指数（ＮＦ）に関連する請求項１に記載の受信機。
【請求項５】
前記処理装置はディジタル信号プロセッサ（ＤＳＰ）である請求項１に記載の受信機。
【請求項６】
前記処理装置は、前記増幅器の入力部で前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成される請求項１に記載の受信機。
【請求項７】
前記増幅器は２つの増幅器を備え、前記２つの増幅器は前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅することに対応する請求項６に記載の受信機。
【請求項８】
前記処理装置は、前記増幅器の出力部で前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成される請求項１に記載の受信機。
【請求項９】
前記増幅器は、高利得増幅器と、前記高利得増幅器に結合された２つの電流バッファと、前記電流バッファのうちの１つに結合された２つのスイッチと、コンバイナとを備え、前記２つのスイッチおよび前記２つの電流バッファは前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅することに対応する請求項１に記載の受信機。
【請求項１０】
前記増幅器から出力された信号をダウンコンバートするように構成されたミキサをさらに備える請求項１に記載の受信機。
【請求項１１】
前記ダウンコンバートされた信号をフィルタリングするように構成されたベースバンドフィルタをさらに備える請求項１０に記載の受信機。
【請求項１２】
受信機内で通信信号を処理する方法であって、
利得状態下で前記通信信号中の妨害の有無を検出することと、
前記通信信号中の妨害の有無に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅することであって、前記高直線性受信モードは、前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応することと、を備える方法。
【請求項１３】
前記通信信号を前記低直線性受信モードで増幅することは、前記通信信号中に妨害の存在が検出されない場合に行われる請求項１２に記載の方法。
【請求項１４】
前記通信信号を前記高直線性受信モードで増幅することは、前記通信信号中に妨害の存在が検出される場合に行われる請求項１２に記載の方法。
【請求項１５】
前記高直線性受信モードの前記より低い利得は、前記受信機の劣化した雑音指数（ＮＦ）に関連する請求項１２に記載の方法。
【請求項１６】
前記増幅することは、ディジタル信号プロセッサ（ＤＳＰ）によって行われる請求項１２に記載の方法。
【請求項１７】
前記増幅された信号をダウンコンバートすることと、
前記ダウンコンバートされた信号をフィルタリングすることと、
をさらに備える請求項１２に記載の方法。
【請求項１８】
受信機内で通信信号を処理する装置であって、
利得状態下で前記通信信号中の妨害の有無を検出する手段と、
前記通信信号中の妨害の有無検出の出力に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅する手段と、を備え、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する装置。
【請求項１９】
前記増幅する手段は、前記通信信号中に妨害の存在が検出されない場合は前記通信信号を前記低直線性受信モードで増幅する請求項１８に記載の装置。
【請求項２０】
前記増幅する手段は、前記通信信号中に妨害の存在が検出される場合は前記通信信号を前記高直線性受信モードで増幅する請求項１８に記載の装置。
【請求項２１】
前記高直線性受信モードの前記より低い利得は、前記受信機の劣化した雑音指数（ＮＦ）に関連する請求項１８に記載の装置。
【請求項２２】
前記増幅する手段は、ディジタル信号プロセッサ（ＤＳＰ）である請求項１８に記載の装置。
【請求項２３】
前記増幅された信号をダウンコンバートする手段と、
前記ダウンコンバートされた信号をフィルタリングする手段と、をさらに備える請求項１８に記載の装置。
【請求項２４】
受信機内で通信信号を処理する処理システムであって、
利得状態下で前記通信信号中の妨害の有無を検出し、
前記通信信号中の妨害の有無の検出に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成されたモジュールを備え、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する処理システム。
【請求項２５】
受信機内で通信信号を処理するための命令で符号化された機械読取り可能媒体であって、前記命令は、
利得状態下の前記通信信号中の妨害の有無の検出に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように制御するコードを備え、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する機械読取り可能媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００８年４月１５日に出願された米国仮特許出願第６１／０４４，９７１号、“METHOD AND APPARATUS FOR PROCESSING A COMMUNICATION SIGNAL IN A RECEIVER”に関し、その優先権を主張するものである。
【０００２】
本発明は、電子デバイスおよび通信に関し、より詳細には、受信機内で通信信号を処理する方法および装置に関する。
【背景技術】
【０００３】
雑音指数（ＮＦ）および直線性は受信機の特性であり、受信機の性能を指定するのに使用され得る。ＮＦは、通信信号チェーン内の構成要素によって引き起こされる信号対雑音比（ＳＮＲ）の劣化の尺度である。より具体的には、ＮＦはデバイスの出力雑音電力と標準雑音温度Ｔ0（例えば、２９０°Ｋ）における入力端の熱雑音に起因するその一部との比である。換言すると、ＮＦは実際の出力雑音とデバイス自体が雑音を生じさせないとした場合の出力雑音との比である。それは、無線受信機の性能を規定する値である。
【０００４】
一方、受信機の直線性は、入力換算３次インターセプトポイント（ＩＩＰ３）によって特徴付けられ得る。一般に、出力通信信号（例えば、ＲＦ信号）および３次相互変調積は、入力通信信号（例えば、ＲＦ信号）に対してプロットされる。ＩＩＰ３は、入力通信信号が増加する間に所望の出力通信信号と３次積の振幅とが等しくなる理論的な点である。ＩＩＰ３は、能動素子が一般にＩＩＰ３ポイントへの到達前に圧縮（compression）に入るので、外挿値である。
【０００５】
セルラ応用例では、同じ地理的サービスエリア内で動作する２つ以上の通信システムを有することは一般的である。さらに、これらのシステムは同じ周波数帯で、またはその近くで動作することがある。これが生じる場合、あるシステムからの伝送が別のシステムの受信信号の劣化を引き起こすことがある。例えば、符号分割多元接続は各ユーザへの送信電力を１．２２８８ＭＨｚの信号帯域幅全体に渡って拡散させるスペクトル拡散通信システムである。ＦＭベース伝送のスペクトル応答は、中心周波数により集中され得る。従って、ＦＭベース伝送によって、割り当てられた符号分割多元接続帯域内に、また受信された通信信号の非常に近くに、妨害（jamming）が現れることがある。さらに、妨害の振幅は通信信号のそれよりも数倍大きいことがある。この妨害は３次相互変調積を生じさせることがあり、それによってＣＤＭＡシステムの性能が劣化し得る。
【０００６】
妨害により生じた相互変調積による劣化を最小限に抑えるために、受信機は高いＩＩＰ３を有するように設計され得る。しかし、高いＩＩＰ３の受信機を設計するには、一般に受信機内の能動素子に高いＤＣ電流でバイアスをかける必要があり、それによって大量の電力が消費される。この設計手法は、受信機がバッテリで電力供給される携帯型ユニットであって、電力が制限されるセルラ応用例では望ましくない。
【発明の概要】
【０００７】
従って、直線性および雑音指数が向上され、電力消費が減少される受信機が望まれる。
【０００８】
本開示の一態様では、受信機が提供される。この受信機は、利得状態下で通信信号中の妨害の有無を検出するように構成された妨害波検出器を含む。この受信機はさらに、通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成された増幅器を含み、高直線性受信モードは低直線性受信モードの利得に比べて増幅器のその利得状態でのより低い利得に対応する。さらに、この受信機は妨害波検出器に結合された処理装置を含み、その処理装置は通信信号中の妨害の有無を検出する妨害波検出器の出力に基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように増幅器を制御するように構成される。
【０００９】
本開示のさらなる態様では、受信機内の通信信号を処理する方法が提供される。この方法は、利得状態下で通信信号中の妨害の有無を検出することを含む。この方法はさらに、通信信号中の妨害の有無検出の出力に基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅することを含む。高直線性受信モードは、低直線性受信モードの利得に比べてその利得状態でのより低い利得に対応する。
【００１０】
本開示のさらなる態様では、受信機内で通信信号を処理する装置が提供される。この装置は、利得状態で通信信号中の妨害の有無を検出する手段を含む。この装置はさらに、通信信号中の妨害の有無検出の出力に基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅する手段を含む。高直線性受信モードは、低直線性受信モードの利得に比べて、その利得状態でのより低い利得に対応する。
【００１１】
本開示のさらなる態様では、受信機内で通信信号を処理する処理システムが提供される。この処理システムは、利得状態下で通信信号中の妨害の有無を検出するように構成されたモジュールを含む。このモジュールは、通信信号中の妨害の有無検出の出力に基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅するようにさらに構成される。高直線性受信モードは、低直線性受信モードの利得に比べて、その利得状態でのより低い利得に対応する。
【００１２】
本開示のさらなる態様では、受信機内で通信信号を処理するための命令で符号化された機械読取り可能媒体が提供される。それらの命令は、利得状態下で通信信号中の妨害の有無を検出することに基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅するためのコードを含む。高直線性受信モードは、低直線性受信モードの利得に比べて、その利得状態でのより低い利得に対応する。
【００１３】
例示するために本技術の様々な構成について示され述べられている以下の詳細な説明から、本技術の他の構成が当業者には容易に明らかになることが理解されよう。認識されるように、本技術は他のおよび異なる構成が可能であり、そのいくつかの細部は様々な他の点において全て本技術の範囲から逸脱することなしに変更することが可能である。従って、図面および詳細な説明は限定的ではなく、例示的な性質のものと見なすべきである。
【図面の簡単な説明】
【００１４】
【図１】受信機が使用され得る無線通信システムの一例を示すブロック図。
【図２】図１のアクセス端末のうちの１つの一例を示す概念ブロック図。
【図３】それぞれ異なる利得状態を通って進む時の利得遷移の一例を示すグラフ。
【図４Ａ】低雑音増幅器（ＬＮＡ）がＬＮＡの出力部で通信信号を増幅するように構成される例示的な受信機システムを示す概念ブロック図。
【図４Ｂ】本開示による例示的な受信機のブロック図。
【図５】図４ＡのＬＮＡの例示的な回路を示す概念ブロック図。
【図６】ＬＮＡがＬＮＡの入力部で通信信号を増幅するように構成される、例示的な受信機システムを示す概念ブロック図。
【図７】図６のＬＮＡの例示的な回路を示す概念ブロック図。
【図８】通信信号を増幅する異なるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図。
【図９Ａ】通信信号を増幅するさらなるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図。
【図９Ｂ】通信信号を増幅するさらなるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図。
【図１０】通信信号を増幅する異なるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図。
【図１１】受信機内の通信信号処理の例示的な操作を示す流れ図。
【図１２】受信機内で通信信号を処理するデバイスの機能性の一例を示す概念ブロック図。
【発明を実施するための形態】
【００１５】
図１は、受信機が使用され得る無線通信システムの一例を示すブロック図である。無線通信システム１００は、複数のアクセス端末１０４1〜１０４Nと通信できるアクセスネットワーク１０２を含む。アクセス端末１０４1〜１０４Nは、アクセスネットワーク１０２を介して互いに通信することもできる。アクセスネットワークからアクセス端末１０４1〜１０４Nのうちの１つへの通信リンクは、一般に順方向リンクと呼ばれ、アクセス端末１０４1〜１０４Nのうちの１つからアクセスネットワーク１０２への通信リンクは、一般に逆方向リンクと呼ばれる。
【００１６】
アクセス端末１０４1〜１０４Nのいずれも、携帯電話、コンピュータ、ラップトップコンピュータ、電話、携帯情報端末（ＰＤＡ）、オーディオプレイヤ、ゲームコンソール、カメラ、カムコーダ、オーディオデバイス、ビデオデバイス、マルチメディアデバイス、上記のいずれかのコンポーネント（プリント回路基板、集積回路および／または回路部品など）、あるいは無線通信をサポートできる他の任意のデバイスを表し得る。さらに、アクセス端末１０４1〜１０４Nは、静止していることも移動していることもあり、ディジタルデバイス、アナログデバイス、または両方の組合せを含んでよい。
【００１７】
通信システム１００は、無線パーソナルエリアネットワーク（ＷＰＡＮ）用の無線技術である、超広帯域（ＵＷＢ）システムに対応し得る。通信システム１００は、他の多くの通信プロトコルのうちの１つを使用してよい。例を挙げると、通信システム１００はエボリューションデータオプティマイズド（ＥＶ−ＤＯ）および／またはウルトラモバイルブロードバンド（ＵＭＢ）をサポートすることができる。ＥＶ−ＤＯおよびＵＭＢは、ＣＤＭＡ２０００規格ファミリの一環として第３世代パートナーシッププロジェクト２（３ＧＰＰ２）によって公表されたエアインタフェース規格であり、移動体加入者に広帯域インターネットアクセスを提供するために符号分割多元接続（ＣＤＭＡ）など、複数のアクセス技術を使用する。あるいは、通信システム１００は、主として広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）エアインタフェースに基づいてユニバーサル移動通信システム（ＵＭＴＳ）携帯電話規格を改良するための３ＧＰＰ２内のプロジェクトである、ロングタームエボリューション（ＬＴＥ）をサポートすることができる。通信システム１００は、ＷｉＭＡＸフォーラムに関連するＷｉＭＡＸ規格をサポートすることもできる。これらは、例示的なプロトコルにすぎず、通信システム１００はこれらの例に限定されない。
【００１８】
通信システム１００によって使用される実際の通信プロトコルは、特定の応用例、およびシステムに課された全体的な設計制約に依存する。本開示全体に渡って提示された様々な技術は、異種または同種の通信プロトコルの任意の組合せに等しく適用可能であり、無線または有線通信システム、あるいは他のタイプのシステムまたはデバイスで適用可能である。
【００１９】
図２は、図１のアクセス端末のうちの１つの一例を示す概念ブロック図である。アクセス端末１０４は、バス２０４または他の構造またはデバイスを介して受信機２０６および送信機２０８と通信可能な処理システム２０２を含む。開示された構成でバス以外の通信手段を使用できることを理解されたい。処理システム２０２は、オーディオ、ビデオ、マルチメディアおよび／または、通信のために送信機２０８に提供される他のタイプのデータを生成することができる。さらに、オーディオ、ビデオ、マルチメディアおよび／または他のタイプのデータは、受信機２０６で受け取られ、処理システム２０２によって処理され得る。
【００２０】
処理システム２０２は、汎用プロセッサならびにソフトウェアプログラム用のデータおよび命令を格納するための揮発性または不揮発性メモリを含んでよい。メモリ２１０に格納され得るソフトウェアプログラムは、処理システム２０２によって様々なネットワークへのアクセスの制御および管理、ならびに他の通信および処理機能の提供のために使用することができる。ソフトウェアプログラムは、表示装置２１２およびキーパッド２１４など、様々なユーザインタフェースデバイスのための処理システム２０２へのインタフェースを提供することもできる。処理システム２０２は、畳み込み符号化、変調およびスペクトル拡散処理など、様々な信号処理機能をオフロードするための組込みソフトウェア層を有するディジタル信号プロセッサ（ＤＳＰ）を含むこともできる。ＤＳＰは、電話アプリケーションをサポートする符号器機能を実施することもできる。
【００２１】
ＩＳ−９８規格などの規格は、受信機２０６などの受信機の厳密な直線性および雑音指数仕様を有することがある。こうした仕様に準拠するために、受信機内のＬＮＡとダウンコンバータ間でＲｘ段間ＳＡＷフィルタを使用することができる。この構成は、ダウンコンバータの前で高利得の低雑音増幅器を使用することにより、低い雑音指数を達成することができる。さらに、段間ＳＡＷフィルタは送信リーケージ・フラックスを減少させ、ダウンコンバータの直線性要件を緩和することができる。しかし、ＳＡＷフィルタの使用は一般にコスト、基板面積およびピンの追加を必要とする。従って、ＳＡＷフィルタを使用せずに低い雑音指数および高い直線性を提供する受信機アーキテクチャが望ましい。
【００２２】
図３は、それぞれ異なる利得状態を通って進む利得遷移の一例を示すグラフである。受信機（例えば、図２の受信機２０６）は、一般にＧ０、Ｇ１、Ｇ２、Ｇ３と呼ばれ得る、それぞれ異なる利得状態を有する。図３で見ることができるように、受信機利得は一般にＧ０→Ｇ１→Ｇ２→Ｇ３と通って進む時のように、利得遷移で〜１５ｄＢだけ減少する。この点で、Ｒｘ信号の典型的な利得状態電圧は以下の通りである。
【００２３】
Ｇ０：Ｒｘ信号は−１１０ｄＢｍから−９０ｄＢｍの間である  
Ｇ１：Ｒｘ信号は−９０ｄＢｍから−７５ｄＢｍの間である  
Ｇ２：Ｒｘ信号は−７５ｄＢｍから−６０ｄＢｍの間である  
Ｇ３：Ｒｘ信号は−６０ｄＢｍから−４５ｄＢｍの間である  
Ｇ４：Ｒｘ信号＞−４５ｄＢｍ
Ｘ軸は、受信機が入力電力を受け取るＣＤＭＡ入力電力を表す。Ｙ軸は、受信機の出力の電圧を表し、ここで受信機はアナログ−ディジタル変換器（ＡＤＣ）に接続される。図３を使用すると、受信機への入力電力が−１００ｄＢｍである場合、受信機の出力の電圧は−６２ｄＢボルトである。入力電力が−９０ｄＢｍに達する時、利得状態はＧ０からＧ１に変更される。増幅器の利得は、妨害波が検出されるかどうかに応じて変化する。図ではＧ０（例えば、図７乃至図１０のＧ０−ＨＬ，Ｇ０−ＬＬ）の使用が示されているが、他の任意の利得状態（例えば、Ｇ１，Ｇ２またはＧ３）を使用できることにも留意されたい。
【００２４】
図４Ａは、低雑音増幅器（ＬＮＡ）がＬＮＡの出力部で通信信号を増幅するように構成される例示的な受信機システムを示す概念ブロック図である。ＬＮＡは、通信信号を低直線性受信モードまたは高直線性受信モードで増幅することができる。本技術のある構成によれば、受信機システム４００は受信機２０６または図２のアクセス端末１０４に対応し得る。受信機システム４００は、受信機２０６またアクセス端末１０４に限定されず、他のタイプの電子システムまたは他のタイプの受信機に対応し得ることに留意されたい。
【００２５】
図４Ａで見ることができるように、ＬＮＡ ４０２は電流バッファ４０６および４０８に結合された増幅器４０４（例えば、高利得増幅器）を含み、電流バッファ４０６および４０８はコンバイナ４１４に結合される。電流バッファ４０６は、スイッチ４１０および４１２にも結合される。増幅器４０４は、ＬＮＡ ４０２の入力に結合される。増幅器４０６および４０８は、ＬＮＡ ４０２の出力に結合される。
【００２６】
妨害信号の存在に基づく高直線性受信モード（後述）では、スイッチ４１０は閉じており、スイッチ４１２は開いている。この構成は、電流バッファ４０８からの電流だけがコンバイナ４１４を入るように、閉じたスイッチ４１０によってもたらされた経路を介して電流バッファ４０６からの電流をコンバイナ４１４からそらす。この構成は、受信機の雑音指数（ＮＦ）を劣化させる（例えば、ＮＦを３ｄＢから５ｄＢに増加させる）低い利得に対応すると見ることができる。従って、（例えば、増幅器４０４の使用による）低い利得および高い直線性を達成することができる。
【００２７】
妨害信号の不在に基づく低直線性受信モード（後述）では、スイッチ４１２は閉じており、スイッチ４１０は開いている。この構成は、電流バッファ４０６と４０８の両方からの電流がコンバイナ４１４に入るように、電流バッファ４０６からの電流をコンバイナ４１４に向ける。従って、（例えば、両方のトランジスタ回路４０６，４０８の使用による）高い利得および低い雑音指数を低い直線性を犠牲にして達成することができる。従って、低い直線性はトレードオフであり、（２つの増幅器４０６および４０８を使用することによって）それを達成することができる。
【００２８】
従って、高直線性受信モードは低い利得および劣化したＮＦに対応することがあり、低直線性受信モードは高い利得に対応し得る。受信機システム４００は、低いＮＦを達成できる限り、妨害波が不在の場合には劣化した直線性を有してよい。さらに、受信機システム４００は高い直線性を達成できる限り、妨害波が存在する場合には劣化したＮＦを有してよい。換言すると、妨害波の有無を検出できるならば、低いＮＦと高い直線性を必ずしも同時に達成する必要はない。従って、妨害波の有無を検出できるので、堅牢な受信機設計は必要ない。信号中の妨害の有無の検出は、利得状態下で行うことができ、高直線性受信モードは、低直線性受信モードの利得に比べて、その利得状態でのより低い利得に対応し得る。
【００２９】
例えば、妨害波が存在する場合（高直線性受信モードに対応する）、信号レベルは−１１０ｄＢｍから−９０ｄＢｍに上げることができ、受信機ＮＦは最大３ｄＢから最大５ｄＢへの増加が許される。しかし、低と高の両方の直線性受信モードにおいて、特定の規格（例えば、ＩＳ−９８規格）の仕様に準拠できるほど高い利得を依然として実現することができる。ＬＮＡの（出力ではなく）入力部で高直線性受信モードと低直線性受信モードの間の遷移を制御することによって、ＮＦの緩和をうまく利用することができ、ＬＮＡおよびダウンコンバータ（ＤｎＣ）ミキサの３次歪み（triple-beat）ＩＩＰ３（ＴＢ ＩＩＰ３）を改善できることにも留意されたい。ＬＮＡ ４０２の入力（４０４など）とＬＮＡ ４０２の出力（４０６および４０８など）の両方で増幅器を使用することによって、ＬＮＡ ４０２の入力部と出力部の両方で低直線性受信モードと高直線性受信モード間の遷移を制御することが可能となる。
【００３０】
コンバイナ４１４は、通信信号（例えば、ＲＦ信号）をダウンコンバートするように構成されたミキサ４１６に結合されてよい。ミキサ４１６は、ダウンコンバートされた信号をフィルタリングするように構成されたベースバンドフィルタ４１８に結合されてよい。ベースバンド信号は、受信機システム４００の出力（例えば、Ｒｘ出力）に対応し得る。
【００３１】
ミキサ４１６は、妨害波検出器４２０にも結合され得る。妨害波検出器４２０は、通信信号中の妨害の存在を検出するように構成される。これに関して、通信信号中の「妨害」は、通信信号中の干渉に対応し得る。妨害波検出器の使用については、その内容が参照により本明細書に組み込まれる米国特許第７，１３０，６０２号（「‘６０２特許」）にさらに記載されている。
【００３２】
例えば、図４Ｂは、「‘６０２特許」の図１であり、デュアルバンド、クワッドモードトランシーバのブロック図の一部を示しているが、しかし本開示によれば開示されたシステムおよび方法は符号分割多元接続、ＴＤＭＡ、ＧＳＭ（登録商標）、シングルバンド他など、セルラデバイスの任意の構成で使用され、一般に本明細書では受信機と呼ばれ得る。受信機は、ＲＦフィルタに結合されたアンテナ１０１と共に示されている。例を挙げると、ＲＦフィルタはチップセット１０６に結合された出力を備えた無線周波数の表面弾性波（ＳＡＷ）であってよい。チップセット１０６の内部は、適応フィルタ１１０に結合され得る低雑音増幅器（ＬＮＡ）であるが、適応フィルタ１１０は必要ではない。適応フィルタ１１０は、ＲＦバンドパスフィルタであってよい。適応フィルタ１１０にはミキサ１１２が結合され、発振器１１４がミキサ１１２に結合されている。ミキサの出力は、例を挙げると約０Ｈｚであり得る。ノードは、プログラマブル可変減衰器を伴うミキサ１１２の出力から分岐し、プログラマブル可変減衰器は例を挙げると４０ｄＢパッドであって、ノードの後にではあるが、妨害波検出器１１８前に置かれてよい。妨害波検出器１１８の出力は、設定された電圧しきい値で比較器１２０またはアナログディジタル変換器に結合される。比較器の電圧しきい値は、例を挙げると４０ｄＢ結合では３０ｍＶであってよい。プログラマブル可変減衰器は、妨害波検出器１１８からどんな信号も漏れてミキサ１１２へと戻らないようにする。ミキサ１１２の出力は、ローパスフィルタ（ＬＰＦ）１２２にも結合される。この構成によって、妨害波検出器１１８はＬＰＦ １２２がＲＦ信号から妨害要素をフィルタリングする前にＲＦ信号中の妨害の存在を検出することができる。ＲＦ信号および受信機内の干渉は、ＲＦ信号中の妨害と定義され得るが、本開示はＲＦ信号中の妨害の存在を検出する妨害波検出器を使用する。
【００３３】
図４Ｂにおいて、妨害波検出器４２０は受信機４００が低直線性受信モードにあるべきか、それとも高直線性受信モードにあるべきか判断できる処理装置４２２に結合される。上述されたように、通信信号中の妨害の存在は、ＬＮＡ ４０２がどちらの直線性受信モード（高または低）を用いるかの根拠として使用することができる。具体的には、ＬＮＡ  ４０２は、妨害が検出される場合は高利得の低直線性モードとすることができ、または妨害が検出されない場合は低利得の高直線性モードとすることができる。処理装置４２２は、妨害波検出器４２０の出力に基づいて決定を行うことができ、モード間の遷移を制御することができる。
【００３４】
本技術の一構成によれば、処理装置４２２はディジタル信号プロセッサ（ＤＳＰ）であってよい。さらに、処理装置４２２は処理システム２０２の少なくとも一部に対応することがあり、または別個のプロセッサに対応し得る。
【００３５】
図５は、図４ＡのＬＮＡ ４０２の例示的な回路を示す概念ブロック図である。図４Ａの増幅器４０４は、通信信号の高利得増幅のために図５のボックス４０４に含まれた回路で実装され得る。図５の下部に、差動増幅器４０４がある。差動対増幅器４０４は、２つの入力と回路４０２に入力される信号を受け取る各トランジスタ４１４，４１５のゲートとを有する。入力トランジスタ４１４および４１５は、それぞれ入力信号ＶＲＦ＋およびＶＲＦ−を受け取る。ＶRF+が小さい値の場合、ｉRF+＝ｇmn1＊ＶRF+である。差動対増幅器４０４は、小信号用の線形増幅器として使用され得る。差動対は、差動モードまたは差動信号に応答する。また、回路４０４は２つの入力ＮＭＯＳ増幅器がそのソースを（図５のグラウンドに接続されたインダクタを介して）互いに接続させており、入力がそのゲートであるので、ソース接地差動増幅器として知られている。差動アーキテクチャを使用することの１つの利点は、理想的にコモンモード信号が拒否されるということである。コモンモード信号が両方のゲートに現れるので、その差は０であり、それらは拒否される。トランジスタ回路４０８は、ＬＮＡ ４０２の入力に接続された増幅器４０４とは異なり、ＬＮＡ４０２の出力に接続される。トランジスタ回路４０８は、トランジスタ回路４０４用の差動カスコード段である。トランジスタ回路４０８は、それぞれ差動出力Ｖout+，Ｖout-に結合されたバイアストランジスタ４０９，４１１からなる。トランジスタ４０９，４１１の入力またはゲートは、バイアス電圧Ｖbias+，Ｖbias-に接続される。トランジスタ４０９および４１１はコモンゲート構成で接続され、トランジスタ４１４および４１５について低いインピーダンスを提供する。カスコードは、しばしば２つのトランジスタから構築される。カスコードは、出力から入力への直接の結合がないので、入出力アイソレーション（または逆伝送）を改善する。これはミラー効果を取り除き、従ってより高い帯域幅に寄与する。さらに、回路５０２，５０３内の左端のトランジスタのドレインは、受動ミキサ４１６に動作可能に接続された第１の出力１３５ Ｖout+に接続される。同様に、回路５０２，５０４内の右端のトランジスタのドレインは、受動ミキサ４１６に動作可能に接続された第２の出力１３６ Ｖout-に接続される。さらに、図４Ａの電流バッファ４０６は、図５のボックス４０６内に含まれた回路で実装され得る。図４Ａのスイッチ４１０は、閉じている時は通信信号をミキサ４１６からそらす。この信号の方向転換は利得を減少させ、高直線性のより低い利得受信モード（例えば、受信機システム４００のＮＦを劣化させる）に対応することが見られる。さらに、図４Ｂの電流バッファ４０８は、上述された両方のシナリオで増幅器４０８からの電流が合計されるので、通信信号を低直線性受信モードまたは高直線性受信モードで処理するための図５のボックス４０８内に含まれた回路で実装され得る。すなわち、４０８は常にオンである。もう一方で、スイッチ４１２が閉じており、スイッチ４１０が開いている場合、増幅器４０６からの電流は低直線性モードでしか合計されない。利得制御Ｖcontrolは、増幅器４０６がバイアスオンであるか、それともオフであるか判断す��。Ｖcontrol「オン」でスイッチ４１０は閉じ、スイッチ４１２は開き、増幅器４０６からの電流はＶDDに短絡される。Ｖcontrol「オフ」でスイッチ４１０は開き、スイッチ４１２は閉じ、増幅器４０６からの電流は増幅器４０８からの電流と合計される。
【００３６】
さらに、図５のエレメント５０２はＬＮＡ ４０２の負荷に対応し得る。このブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。図５の上部に、２つのＰＭＯＳトランジスタを含む回路５０２がある。トランジスタは、能動負荷である。回路５０２の２つのトランジスタは、ボックス４０４内の２つのＮＭＯＳデバイス４１４、４１５にバイアスをかける働きをする。ボックス５０２内の２つのトランジスタのソースは、供給電圧ＶDDに接続される。回路５０２内の左端トランジスタ５０３のドレインは、トランジスタ４０９のドレインに接続される。同様に、回路５０２中の右端のトランジスタ５０４のドレインは、トランジスタ４１１のドレインに接続される。
【００３７】
従って、受信機４００のＮＦは妨害が存在する場合には劣化され得るが、妨害が不在の場合には低い雑音指数を達成することができる。受信機４００は、妨害波が存在する場合にはより低いフロントエンド（しかし、依然としてＩＳ−９８規格などの規格に準拠する）利得を有して、より高い直線性を達成し、妨害が不在の場合にはより高いフロントエンド利得に切り換えて、低いＮＦを達成するように構成される。受信機４００を再構成できることによって、段間ＳＡＷフィルタの使用をなくしつつ特定の規格（例えば、ＩＳ−９８規格）の直線性および雑音指数の仕様にそれが準拠することを可能にする。
【００３８】
図６は、低雑音増幅器（ＬＮＡ）がＬＮＡの入力部で通信信号を増幅するように構成される例示的な受信機システムを示す概念ブロック図である。ＬＮＡ ６０２は、通信信号を低直線性受信モードまたは高直線性受信モードで増幅することができる。本技術のある構成によれば、受信機システム６００は受信機２０６または図３のアクセス端末１０４に対応し得る。受信機システム６００は、受信機２０６またはアクセス端末１０４に限定されず、他のタイプの電子装置または他のタイプの受信機に対応し得ることに留意されたい。
【００３９】
図６で見ることができるように、ＬＮＡ ６０２は、セレクタ６１４に結合された増幅器６０６および６０８を含む。妨害信号の存在に基づく高直線性、低利得受信モードでは、セレクタ６１４は増幅器６０８に対応するブランチを選択することができ、電流は増幅器６０８を通ってミキサ６１６に向けられ得る。この構成は、受信機の雑音指数（ＮＦ）の劣化（例えば、ＮＦが３ｄＢから５ｄＢに増加され得る）に対応すると見ることができる。従って、（例えば、増幅器６０８の使用による）低い利得および高い直線性を達成することができる。
【００４０】
妨害信号の不在に基づく低直線性、高利得受信モードでは、セレクタ６１４は増幅器６０６に対応するブランチに設定され得、電流は増幅器６０６を通ってミキサ６１６に向けられ得る。従って、高い利得および低い直線性が達成され得る。増幅器６０６と６０８は、決して両方同時にはオンにならない。増幅器６０８がオンの時、増幅器６０６はオフである。これは利得状態Ｇ０、高直線性状態である。増幅器６０６がオンの時、増幅器６０８はオフである。これは利得状態Ｇ０、低直線性状態である。これは、図７に示されている。
【００４１】
従って、高直線性受信モードは低い利得および劣化したＮＦに対応することがあり、低直線性受信モードは高い利得に対応し得る。受信機システム６００は、低いＮＦを達成できる限り、妨害波が不在の場合には劣化した直線性を有してよい。さらに、受信機システム６００は高い直線性を達成できる限り、妨害波が存在の場合には劣化したＮＦを有してよい。換言すると、妨害波の有無が検出可能であれば、低いＮＦと高い直線性を必ずしも同時に達成する必要はない。信号中の妨害の有無検出は利得状態下で行うことができ、高直線性受信モードは低直線性受信モードの利得に比べてその利得状態でのより低い利得に対応し得る。
【００４２】
例えば、妨害波が存在する場合（高直線性受信モードに対応する）、信号レベルを−１１０ｄＢｍから−９０ｄＢｍに上げることができ、受信機ＮＦは最大３ｄＢから最大５ｄＢへの増加が許される。しかし、低と高の両方の直線性受信モードにおいて、特定の規格（例えば、ＩＳ−９８規格）の仕様に準拠できるほどの高い利得を依然として実現することができる。ＬＮＡの（出力ではなく）入力部で高直線性受信モードと低直線性受信モードの間の遷移を制御することによって、ＮＦの緩和をうまく利用することができ、ＬＮＡおよびＤｎＣミキサのＴＢ ＩＩＰ３を改善させることができることにも留意されたい。
【００４３】
ミキサ６１６は、通信信号を復調するように構成され得、ベースバンドフィルタ６１８に結合され得る。ベースバンドフィルタ６１８は、復調された信号からベースバンド信号を提供するように構成される。ベースバンド信号は、受信機システム６００の出力（例えば、Ｒｘ出力）に対応し得る。
【００４４】
ミキサ６１６は、妨害波検出器６２０にも結合され得る。妨害波検出器６２０は、通信信号中の妨害の存在を検出するように構成される。
【００４５】
妨害波検出器６２０は、受信機６００が低直線性受信モードにあるべきか、それとも高直線性受信モードにあるべきか判断できる処理装置６２２に結合される。上述したように、通信信号中の妨害の存在はＬＮＡ ４０２がどちらの直線性受信モード（高または低）を用いるかの根拠として使用することができる。具体的には、ＬＮＡ ６０２は妨害が検出される場合は低利得の高直線性受信モードとされ、妨害が検出されない場合は高利得の低直線性受信モードとされ得る。処理装置６２２は、妨害波検出器６２０の出力に基づいて決定を行うことができ、モード間の遷移を制御することができる。
【００４６】
本技術の一構成によれば、処理装置６２２はディジタル信号プロセッサ（ＤＳＰ）であってよい。さらに、処理装置６２２は処理システム２０２の少なくとも一部に対応することがあり、または別のタイプのプロセッサに対応し得る。
【００４７】
図７は、図６のＬＮＡ ６０２の例示的な回路を示す概念ブロック図である。図７では、ＬＮＡの特徴は直線性を調整するように調整される。例えば、図６のトランジスタ回路６０６は図７のボックス６０６内に含まれた回路で実装されてよい。ボックス６０６内の回路は高直線性、低利得受信モード（例えば、受信機システム６００のＮＦを劣化させる）に対応し得る。増幅器６０６は、それぞれ信号Ｖrf+およびＶrf-を受け取る各トランジスタのゲート６１４，６１５を備えた２入力の差動対増幅器である。入力トランジスタ６１４，６１５は、それぞれ入力信号Ｖrf+およびＶrf-を受け取る。また、回路６０６は２つの入力ＮＭＯＳ増幅器がそのソースを（図５のグラウンドに接続されたインダクタＬ１を介して）互いに接続させており、入力がそのゲートであるので、ソース接地差動増幅器として知られている。２つの異なるインタクタ値ＬｌおよびＬ２は、トランジスタ回路６０６および６０８の２つの異なる負荷を表す。トランジスタ６１４，６２７，６１５および６１９は、相互コンダクタンス（ｇｍ）段である。ｇｍデバイスは、入力電圧および出力電流を入力する。（ＬＮＡへの入力は電圧であり、出力は電流である）。さらに、図６の増幅器６０８は図７のボックス６０８内に含まれた回路を用いて実装され得る。ボックス６０６内の回路は低直線性、高利得受信モードに対応し得る。増幅器６０８は、カスコード構成を各レッグが有する、異なる差動増幅器でもある。下部の２つの増幅器６２７，６１９のゲートは信号入力であり、上部の２つの増幅器６２１，６２３のゲートはバイアス入力である。トランジスタ６２１，６２３は「カスコード」デバイスの働きをし、トランジスタ６１４，６２７および６１９，６０５の低いインピーダンスを提供する。カスコードトランジスタ６２１のソースは、トランジスタ６１４および６１８のドレインに結合される。同様に、カスコードトランジスタ６２３のソースは、トランジスタ６１５および６１９のドレインに結合される。キャパシタ６２８および６２９は、結合キャパシタである。さらに、図７のエレメント７０２はＬＮＡ ６０２の負荷に対応し得る。２つのＰＭＯＳトランジスタ７１２，７１３は、能動負荷の働きをし、それぞれカスコードトランジスタ６２１および６２３のドレインにバイアスをかける。上述したように、図７で利得状態Ｇ０が示され述べられているが、任意の他の利得状態（例えば、Ｇ１，Ｇ２またはＧ３）を使用することができる。このブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。従って、増幅器６０６は利得状態０、低い直線性および高い利得の間にそれが電流を伝えていることを意味するＧ０−ＬＬとマーキングされている。Ｇ０−ＬＬモードでは、トランジスタ６１４および６１５はオンであり、６２７および６１９はオフである。トランジスタ６１４および６１５は、1/2 Ｌ１の縮退インダクタンスを見込む（６１４または６１５のソースから６２５、グラウンドへの経路を参照）。縮退インダクタンスが下がると、低い直線性、高い利得および良好なＮＦがもたらされる。増幅器６０８は利得状態０、高い直線性および低い利得の間にそれが電流を伝えていることを意味するＧ０−ＨＬとマーキングされている。Ｇ０−ＨＬモードでは、低い雑音指数を犠牲にして、またはそれと引き換えに良好な直線性が達成される。トランジスタ６２７および６１９はオンであり、トランジスタ６１４および６１５はオフである。Ｇ０−ＨＬモードでは、トランジスタ回路６１４，６１５が低直線性増幅器であるので、トランジスタ回路６１４，６１５をオフにする。従って、トランジスタ回路６０８はオンであり、トランジスタ回路６０６はオフである。トランジスタ６２７および６１９は、高い縮退インダクタンス、Ｌ２プラス1/2 Ｌ１、６２４および1/2 ６２５を見込む。縮退インダクタンスが高くなると、高い直線性、低い利得および劣ったＮＦがもたらされる。縮退インダクタンスを変更して、直線性を変化させる利得が変更される。
【００４８】
従って、受信機６００のＮＦは妨害が存在する場合には劣化され得るが（高い雑音指数）、妨害が不在の場合には低い雑音指数を達成することができる。受信機６００は、妨害波が存在する場合にはより低いフロントエンド（しかし、依然としてＩＳ−９８規格などの規格に準拠する）利得を有してより高い直線性を達成し、妨害が不在の場合にはより高いフロントエンド利得に切り換えて低いＮＦを達成するように構成される。受信機６００を再構成できることによって、段間ＳＡＷフィルタの使用をなくしながら、それが特定の規格（例えば、ＩＳ−９８規格）の直線性および雑音指数の仕様に準拠することが可能となる。
【００４９】
図８は、通信信号を増幅する異なるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図である。図８は、ミキサに適用される信号強度を制御することによって、低直線性受信モードと高直線性受信モードの間で遷移する３つの構成を示している。これらの３つの構成は、図８にＧ０−ＨＬ １〜３として示されている。図８に示された回路は差動モードであり、回路の左側に関して述べられたＧ０−ＨＬ操作は、回路の右側に適用されることに留意されたい。このブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。さらに、上述したように図８ではＧ０が示され述べられているが、他の任意の利得状態（例えば、Ｇ１，Ｇ２またはＧ３）を使用することができる。
【００５０】
これに関して、Ｇ０−ＨＬ １の構成は、ＬＮＡの入力部においてモード間で遷移することに対応する。高直線性受信モードでは、ＮＭＯＳトランジスタ８１８ ＭＮ１および８２９ ＭＮ２は混変調（ＸＭＯＤ）積キャンセルのためにオンである。Ｇ０−ＨＬ １でミキサ４１６に印加された電流は、ＮＭＯＳトランジスタ８１８ ＭＮ１および８２９のＭＮ２によって吸い上げられ、それによって直線性が高まる。低直線性受信モードでは、トランジスタ８１８ ＭＮ１はオフであり、トランジスタ８２９ ＭＮ２はオンであり、Ｌ１〜０．４５（Ｌ１＋Ｌ２）である。ミキサにより多くの電流が流れるにつれて、直線性が減少する。さらに、図８のＧ０−ＨＬ １は任意の周波数帯（例えば、４５０ＭＨｚ周波数帯）で実装されてよい。
【００５１】
Ｇ０−ＨＬ ２の構成は、ＬＮＡの出力部のモード間の遷移に対応する。Ｇ０−ＨＬ ２でミキサに印加された電流は吸い上げられ、それによって直線性が高まる。この構成では、ＰＭＯＳトランジスタ８０５ ＭＰ２がオンの時、ＬＮＡは電流ブリーディングのために抵抗器８０８ Ｒ１を調整し、それと同時に何らかの利得デブーストを提供することによって低直線性受信モードから高直線性受信モードに遷移することができる。Ｒ１は、微調整を提供する。Ｒ１は、トランジスタ８０５から流出される電流を調整する。Ｒ１の値が高いほど、ミキサに流れる電流は大きくなり、ミキサの直線性は低下する。Ｒ１の値が低いほど、ミキサに流れる電流は小さくなり、ミキサの直線性は高まる。ミキサへの電流の流れを制御することによって、回路の直線性が制御されている。ミキサへの電流を減少させることによって、利得がデブーストされている。トランジスタ８０３ ＭＰ１は、図８の右側の対応するトランジスタ８０６と共に、図５のボックス５０２内のトランジスタに対応すると見ることができる。図８の上部には、ＰＭＯＳトランジスタ８０３および８０６を含む回路８０２がある。トランジスタは、能動負荷と称されることもある。回路８０２のトランジスタ８０３，８０６は、飽和領域で２つのＮＭＯＳデバイス８１８，８１９にバイアスをかける働きをする。ボックス８０２内のトランジスタ８０３〜８０６のソースは、供給電圧ＶＤＤに接続される。回路８０２内の左端のトランジスタ８０３，８０５のドレインは、トランジスタ８２１のドレインに接続される。同様に、回路８０２内の右端のトランジスタ８０４，８０６のドレインは、トランジスタ８２３のドレインに接続される。さらに、回路８０２内の左端のトランジスタ８０４，８０６のドレインは、受動ミキサ４１６に動作可能に接続される第１の出力Ｖout+，Ｖop，７３５に接続される。同様に、回路８０２内の右端のトランジスタ８０４，８０６のドレインは、パッシブミキサ４１６に動作可能に接続される第２の出力Ｖout-，Ｖom，７３６に接続される。図８のＧ０−ＨＬ ２は、任意の周波数帯（例えば、４５０ＭＨｚの周波数帯）で実装されてよい。
【００５２】
Ｇ０−ＨＬ ３の構成は、ＬＮＡの出力部においてモード間で遷移することに対応する。この構成では、ＬＮＡは分割カスコードトランジスタを使用し、ＡＣＣ電流をＶｄｄに流出させることによって、低直線性受信モードから高直線性受信モードに遷移することができる。Ｖｄｄに電流を流出させることによってミキサ４１６への電流が減少し、従って直線性が高まる。図８のＧ０−ＨＬ ３は、図５のボックス４０６内のトランジスタに対応すると見ることができる。図９Ａおよび９Ｂは、通信信号を増幅するさらなるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図である。図９Ａの上部には、２つのＰＭＯＳトランジスタ９０３，９０４を含む回路９０２がある。トランジスタは「ダイオード接続」トランジスタであり、能動負荷と称されることもある。回路９０２の２つのトランジスタ９０３および９０３は、飽和領域で２つのＮＭＯＳデバイス９１５および９２０にバイアスをかける働きをする。ボックス９０２内の２つのトランジスタのソースは、供給電圧Ｖｄｄに接続される。回路９０２内の左端のトランジスタ９０３のドレインは、トランジスタ９３０のドレインに接続される。同様に、回路９０２内の右端のトランジスタ９０４のドレインは、トランジスタ９３５のドレインに接続される。トランジスタ９３０および９３５は、それぞれトランジスタ９１５および９２０に対してカスコードトランジスタとして働く。トランジスタ９１５および９２０は、そのソースがそれぞれインダクタ９０６および９０９によってグラウンドに接続されているソース接地構成で配置される。バイアス電圧Ｖｂは、カスコードトランジスタ９３０および９３５のゲートに接続される。さらに、回路９０２内の左端のトランジスタのドレインは、受動ミキサ４１６に動作可能に接続された第１の出力、出力ポジティブ（「Ｏｕｔｐ」）に接続される。同様に、回路９０２内の右端のトランジスタ９０４のドレインは、パッシブミキサ４１６に動作可能に接続される第２の出力、出力マイナス（「Ｏｕｔｍ」）に接続される。演算増幅器９７５は抵抗器９６５および９７０と共に、ＰＭＯＳデバイス９０３，９０４にバイアスをかけるようにコモンモードフィードバックループを形成する。これによって、ＰＭＯＳデバイス９０３，９０４の出力インピーダンスが向上する。トランジスタ９４５および９５０は、補助トランジスタである。主電流ＩMAINの非線形性は、カスコードＮＭＯＳトランジスタ９３０によって感知される。より具体的には、カスコードＮＭＯＳトランジスタ９３０および９３５は、主トランジスタ９１５および９２０により、ＩMAINの非線形性を感知する。この非線形性は、フィードフォワード（または補助）トランジスタ９４５および９５０に入力される。これらの補助トランジスタ９４５，９５０は、非線形入力に応答して電流ＩAUXを生成する。実効電流ＩSUMは、ＩAUXとＩMAINの合計である。現在のＩAUXは、ＩMAINの非線形成分をキャンセルし、それによって回路全体の変調間性能が向上する。補助トランジスタ対補助デバイス９４５および９５０は、ＩMAINの非線形性を最適にキャンセルするように、弱反転領域でバイアスがかけられる。トランジスタ９３０のソースの電圧は、トランジスタ��１５からの非線形電流に応答する。この非線形電流による電圧の変化は、補助トランジスタ９４５によって感知され、出力ノードで合計される誤差電流をフィードフォワードする。主差動対デバイス９１５，９２０および補助装置９４５，９５０は、最適な相互変調性能に適した領域でバイアスがかけられる。
【００５３】
図９Ａを参照して、ｇｍ入力でのデブーストによって、より高い直線性主経路を提供することができ、混変調積ＸＭＯＤを補助経路からキャンセルさせることがより容易となり得る。しかし、ｇｍ入力でのデブーストにはＤＣ消費の増加が必要となり得ることに留意されよう。トランジスタ９３０，９３５は、注入電流を提供する。トランジスタ９２０および９３３へのバイアスがオンの時、高い直線性状態Ｇ０ＨＬが達成される。追加される電流によって、縮退インダクタ９０６がより大きくみえるようになる。縮退インダクタタの調整は、トランジスタ９１５，９４５および９２０，９５０からの不所望の電流、例えば干渉のキャンセルをもたらすことができる。よって、よりクリーンな信号をもたらし、従って直線性が向上する。トランジスタ９２０および９３３へのバイアスがオフの時、低い直線性状態Ｇ０ＬＬが達成される。図９Ｂに関して、ＮＦは初期ＬＮＡ相互コンダクタンスｇｍがより強力であることによって、ｇｍ出力におけるデブーストの実施により適し得る。トランジスタ９８０，９８５は、注入電流を提供する。追加された電流によって、縮退インダクタ９２２がより大きくみえるようになる。縮退インダクタタの調整は、トランジスタ９１６，９９５および９２１，９９８からの不所望の電流、例えば、干渉のキャンセルをもたらすことができる。これは、よりクリーンな信号をもたらし、従って直線性が高まる。図９ＡのＧ０−ＨＬは、図７のＧ０−ＨＬの変化に対応すると見ることができ、図９ＢのＧ０−ＨＬは、図５のボックス４０６内のトランジスタに対応すると見ることができる。上述されたように、図９Ａおよび図９ＢではＧ０が示され述べられているが、他の任意の利得状態（例えば、Ｇ１，Ｇ２またはＧ３）を使用することもできる。これらのブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。
【００５４】
図１０は、通信信号を増幅する異なるＬＮＡ構成を有する例示的な受信機システムを示す概念ブロック図である。
【００５５】
図６は、ＬＮＡ １１０をさらに詳細に示す回路図である。ＬＮＡ １１０は、２つの差動入力信号端子２００，２０１と、ＤＣバイアス回路Ｍ ２０２と、ＤＣバイアス回路Ｃ ２０３と、Ｍ１_main電界効果トランジスタ（ＦＥＴ）２０４と、Ｍ２_main ＦＥＴ ２０５と、Ｍ１_cancel ＦＥＴ ２０６と、Ｍ２_cancel ＦＥＴ ２０７と、２つのＦＥＴ ２０９，２１０を含む第１のカスコード回路２０８と、２つのＦＥＴ ２１２，２１３を含む第２のカスコード回路２１１と、２つのキャパシタ２１４および２１５と、第１の縮退インダクタＬ１ ２１６と、第２の縮退インダクタＬ２ ２１７と、２つのインダクタ２１９，２２０を含むＬＮＡ負荷２１８と、キャパシタ２２１と、２つの差動出力信号ノード２２２，２２３とを含む。全てのトランジスタ２０４〜２０７，２０９，２１０，２１２および２１３は、ＮチャネルＦＥＴである。インダクタ２１６，２１７，２１９および２２０、キャパシタ２１４，２１５および２２１は、半導体製造プロセスを使用してＲＦトランシーバ集積回路１０３上で形成された集積部品である。
【００５６】
図示されるように、回路Ｍ ２０２にバイアスをかけると、カスコードＦＥＴ ２０９および２１３のゲート上にＤＣバイアス電圧VBIAS1が供給される。また回路Ｍ ２０２にバイアスをかけると、主ＦＥＴ ２０４のゲート上にＤＣバイアス電圧VBIAS3が供給され、主ＦＥＴ ２０５のゲート上にＤＣバイアス電圧VBIAS4が供給される。これらのバイアス電圧は、主ＦＥＴ ２０４および２０５に飽和動作領域でバイアスがかけられるように設定される。回路Ｃ ２０３にバイアスをかけると、カスコードＦＥＴ ２１０および２１２のゲート上にＤＣバイアス電圧VBIAS2が供給される。また回路Ｃ ２０３にバイアスをかけると、キャンセルＦＥＴ ２０６のゲート上にＤＣバイアス電圧VBIAS5が供給され、キャンセルＦＥＴ ２０７のゲート上にＤＣバイアス電圧VBIAS6が供給される。これらのバイアス電圧は、キャンセルＦＥＴ ２０６および２０７が、そのしきい値下の動作領域でバイアスがかけられるように設定される。しきい値下の動作領域は、弱反転動作領域とも呼ばれる。図６の例では、カスコードトランジスタ２０９，２１３，２１０および２１２にバイアスをかけるのに用いられる２つのバイアス電圧があるが、他の実施形態では全てのカスコードトランジスタのゲートは共に接続され、単一のＤＣのバイアス電圧を使用して、全てのカスコードトランジスタにバイアスをかける。
【００５７】
図１０は、ＬＮＡを高直線性受信モードと低直線性受信モードの間で遷移する２つの構成を示している。これらの２つの構成は、図１０ではＧ０−ＨＬ １および２として示されている。また、図１０によってＧ０が示され述べられているが、他の任意の利得状態（例えば、Ｇ１，Ｇ２またはＧ３）を使用することができる。このブロック図では差動回路が示されているが、シングルエンド回路を使用することもできる。
【００５８】
図１０は、その利得、雑音指数および直線性が受信機全体の性能を最適化するようにシステム要件（例えば、利得モード）に応じて動的に調整可能である線形化ＬＮＡを示している。このＬＮＡは２つを有する。その主要機能が入力信号を増幅すること（また主としてＬＮＡ雑音指数を定義すること）である主経路と、全体的なＬＮＡ直線性を向上させるために主経路のＩＭ３電流をキャンセルするキャンセル（または線形化）経路である。主キャンセル経路は、デバイス１０５０，１０５２，１０６２および１０６４によって構成される。デバイスの残りは主経路に属し、または両方に共通である。
【００５９】
主経路は、それぞれ異なる縮退インダクタを使用する、並列に接続された２つの差動入力対を有する。概念的には、一度にこれらの入力対のうちの１つだけがアクティブであるが、同時動作を可能にするように、このＬＮＡを構成することが可能である。１０１６および１０１７によって構成された差動対は、より小さい縮退インダクタ（Ｌ３およびＬ４）を使用し、ＬＮＡ直線性の低下を犠牲にしてより大きいＬＮＡ利得およびより低い雑音指数をもたらす。従って、この差動対は低直線性モード（Ｇ０−ＬＬ）で使用される。１０１４および１０１５によって構成された差動対は、より大きい縮退インダクタ（Ｌ１およびＬ２）を使用し、雑音指数の増加を犠牲にしてより小さいＬＮＡ利得および向上した直線性をもたらし、それはＧ０−ＨＬで使用される。両方の差動対（１０１４−１０１５および１０１６−１０１７）に飽和領域でバイアスがかけられるが、そのバイアス電流はそれぞれ異なってよい。
【００６０】
デバイス１０５０および１０５２の役割は、入力差動対（１０１４−１０１５または１０１６−１０１７）によって生成されたＩＭ３電流をキャンセルするＩＭ３電流を提供することによって、全体的なＬＮＡ直線性を向上させることである。この目的を達成するために、デバイス１０５０および１０５２は、しきい値下の領域でバイアスがかけられるが、入力差動対は飽和領域でバイアスがかけられる。主経路およびキャンセル経路からの信号電流およびＩＭ３電流は、出力カスコードデバイス（１０６０、１０６４、１０６２および１０６６）のドレインで加算され、信号電流は構造的に（constructively）加算されるが、ＩＭ３電流はキャンセルされる結果、全体的なＬＮＡ直線性が向上する。１０５０および１０５２のバイアス電流およびサイズを適切に選ぶことによって、ＬＮＡ直線性を最適化するようにＩＭ３電流の大きさおよび位相を調整することが可能となる。
【００６１】
デバイス１０８１および１０８６は、ブリーディング（bleeding）段を構成する。これらのデバイスは、オフの時はＬＮＡの性能にほとんど影響を及ぼさない。しかし、オンの時はミキサ直線性によって全体的なＲＸチェーン直線性が制限されている場合に、ＬＮＡによってミキサに提供される電流の量を減少させるのにそれらを使用することができる。１０６０と１０８１（または１０６６と１０８６）の間のサイズ比によって、ミキサに最終的に送られる、入力差動対によって提供される電流量が制御される。
【００６２】
Ｇ０−ＨＬ １の構成は、ＬＮＡの入力部においてモード間で遷移することに対応する。この構成では、ＬＮＡは低直線性受信モードから高直線性受信モードに遷移することができる。その際、縮退インダクタは増加され得る。これは、ＮＦの増加を犠牲にしてよりよい直線性を達成すると見られる。例えば、利得デブーストは５ｄＢで行われてよい。さらに、インダクタ負荷については、ＮＦは１．８７ｄＢから２．８６ｄＢになり得る。ｐチャネルＭＯＳＦＥＴ（ＰＭＯＳ）負荷については、ＮＦは２．５２ｄＢから４．１８ｄＢになり得る。図１０のＧ０−ＨＬ １は、図７のＧ０−ＨＬの変形に対応すると見ることができる。
【００６３】
図１０に見られるように、ＬｌおよびＬ２ならびに対応するトランジスタは、高直線性受信モードで使用されてよい。さらに、Ｌ３およびＬ４ならびに対応するトランジスタは、低直線性受信モードで使用されてよい。
【００６４】
Ｇ０−ＨＬ ２の構成は、ＬＮＡの出力部においてモード間で遷移することに対応する。この構成で、ＬＮＡは分割カスコードトランジスタを使用し、ＡＣ電流をＶＤＤに流すことによって低直線性受信モードから高直線性受信モードに遷移することができる。観察される全体的なＮＦ劣化は、図１０のＧ０−ＨＬ １の構成のＮＦ劣化に類似することがある。図１０のＧ０−ＨＬ ２は、図５のボックス４０６内のトランジスタに対応すると見ることができる。
【００６５】
図１１は、受信機内の通信信号処理の例示的な操作を示す流れ図である。ステップ１１０２で、通信信号中の妨害の有無が検出される。ステップ１１０４で、通信信号を高直線性受信モードまたは低直線性受信モードで増幅することが、通信信号中の妨害の有無検出の出力に基づいて制御される。高直線性受信モードは、低直線性受信モードの利得に比べて、その利得状態でのより低い利得に対応する。
【００６６】
図１２は、受信機内で通信信号を処理するデバイスの機能性の一例を示す概念ブロック図である。デバイス１２００は、通信信号中の妨害の有無を検出するモジュール１２０２を含む。デバイス１２００は、通信信号中の妨害の有無検出の出力に基づいて通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように制御するモジュールをも含む。高直線性受信モードは、低直線性受信モードの利得に比べて、その利得状態でのより低い利得に対応する。
【００６７】
図２を参照すると、処理システム２０２はソフトウェア、ハードウェアまたは両方の組合せを使用して実装されてよい。例を挙げると、処理システム２０２は１つまたは複数のプロセッサで実装されてよい。プロセッサは汎用マイクロプロセッサ、マイクロコントローラ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理回路デバイス（ＰＬＤ）、コントローラ、状態機械、ゲート制御論理、個別ハードウェアコンポーネント、あるいは計算または他の情報操作を実施できる他の任意の適切なデバイスであってよい。処理システム２０２は、ソフトウェアを格納する１つまたは複数の機械読取り可能媒体を含むこともできる。ソフトウェアはソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語または別のやり方で呼ばれようが、命令、データまたはその任意の組合せを意味すると広く解釈すべきである。命令は、コード（例えば、ソースコードフォーマット、２進符号フォーマット、実行可能コードフォーマット、または他の任意の適切なコードフォーマット）を含んでよい。
【００６８】
機械読取り可能媒体は、ＡＳＩＣの場合のように、プロセッサに組み込まれた記憶装置を含んでよい。機械読取り可能媒体には、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読出し専用メモリ（ＲＯＭ）、プログラマブル読出し専用メモリ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、ＤＶＤまたは他の任意の適切なストレージデバイスなど、プロセッサの外部の記憶装置も含まれ得る。さらに、機械読取り可能媒体には、データ信号を符号化する伝送路または搬送波が含まれ得る。処理システム２０２の述べられた機能性を実施する最良のやり方が当業者には認識されよう。本開示の一態様によれば、機械読取り可能媒体は、命令で符号化されまたは格納されたコンピュータ読取り可能媒体であり、命令の機能性を実現させる、命令とシステムの残りの部分との間の構造上および機能上の相互関係を定義するコンピューティング要素である。命令は、例えば、アクセス端末または処理システムによって実行可能であってよい。命令は、例えば、コードを含むコンピュータプログラムであり得る。機械読取り可能媒体は、１つまたは複数の媒体を備えてよい。
【００６９】
本明細書に述べられた様々な例示的なブロック、モジュール、エレメント、コンポーネント、方法およびアルゴリズムは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装されてよいことが当業者には理解されよう。当業者は、述べられた機能性を特定の応用例ごとに異なるやり方で実施することができる。さらに、様々なコンポーネントおよびブロックは、全て本技術の範囲から逸脱せずに、それぞれ異なるやり方で配置され得る（例えば、異なる順序で配置し、または異なるやり方で分割することができる）。
【００７０】
本技術の一態様では、ＬＮＡは増幅器を指し得る。主技術は、ｎチャネルＭＯＳＦＥＴ（ＮＭＯＳ）およびｐチャネルＭＯＳＦＥＴ（ＰＭＯＳ）トランジスタ（すなわちＣＭＯＳ）を使用して示されているが、他のタイプのトランジスタ（例えば、バイポーラトランジスタや、バイポーラとＣＭＯＳトランジスタの組合せ）を使用して実施することができる。ＭＯＳＦＥＴのゲート、ソースおよびドレインは、バイポーラトランジスタのベース、エミッタおよびコレクタに対応し得る。ＭＯＳＦＥＴのゲート、ソースおよびドレインは、図１０にそれぞれラベルＧ，ＳおよびＤで示されている。
【００７１】
開示されたプロセスの諸ステップの特定の順序または階層は、例示的な手法の一例であることが理解されよう。設計上の嗜好に基づいて、プロセスの諸ステップの特定の順序または階層を再配列できることが理解されよう。添付の方法クレームは、様々なステップの要素を、順序の一例で提示しており、提示された特定の順序または構造に限定されるものではない。
【００７２】
情報および信号は、様々な異なる技術および技法のいずれかを使用して表され得ることが当業者には理解されよう。例えば、上記説明を通して参照することができるデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁界または粒子、光磁場または粒子、あるいはその任意の組合せによって表すことができる。
【００７３】
上記説明は、本明細書に述べられた様々な構成を当業者が実施することを可能にするために提供されている。これらの構成への様々な変更が当業者には容易に明らかになり、本明細書に定義された一般的な原則は、他の構成に適用することができる。従って、特許請求の範囲は、本明細書に示された構成に限定されるものでないが、特許請求の範囲に一致する最大範囲が与えられるものであり、ある要素に単数形で言及することは、特にそのように述べられていない限り、唯一ではなく、「１つまたは複数」を意味するものである。特に指定のない限り、用語「いくつかの」は、１つまたは複数を指す。男性形の代名詞（例えば、彼の）は、女性形および中性形（例えば、彼女の、およびその）を含み、逆も同様である。見出しおよび小見出しは、もしあるならば、単に便宜上用いられており、本発明を限定するものではない。
【００７４】
「例えば、（for example, for instance）」、「例（instance, example）」、「例を挙げると」、「など」など、本明細書で使用される用語は、限定するためではなく、例を挙げるために例示するものである。当業者に知られており、または後に知られるようになる、本開示全体を通して述べられた様々な構成の要素の構造上および機能上の等価物が、参照により本明細書に明示的に組み込まれ、特許請求の範囲によって包含されることが意図されている。さらに、ここに開示されたいずれの内容も、こうした開示が特許請求の範囲に明示的に列挙されるかどうかに関係なく、公に供することは意図されていない。クレーム要素が「〜手段」という語句を用いて明示的に列挙されない限り、または方法クレームの場合には要素が「〜ステップ」という語句を用いて列挙されない限り、いずれの請求項の要素も、米国特許法第１１２条第６項の規定に従って解釈すべきでない。
【図１】
2014057331.tif 000003
【図２】
2014057331.tif 000004
【図３】
2014057331.tif 000005
【図４Ａ】
2014057331.tif 000006
【図４Ｂ】
2014057331.tif 000007
【図５】
2014057331.tif 000008
【図６】
2014057331.tif 000009
【図７】
2014057331.tif 000010
【図８】
2014057331.tif 000011
【図９Ａ】
2014057331.tif 000012
【図９Ｂ】
2014057331.tif 000013
【図１０】
2014057331.tif 000014
【図１１】
2014057331.tif 000015
【図１２】
2014057331.tif 000016
【手続補正書】
【提出日】平成25年11月18日(2013.11.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
利得状態下で通信信号中の妨害の有無を検出するように構成された妨害波検出器と、
前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成され、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する増幅器と、
前記妨害波検出器に結合され、前記通信信号中の妨害の有無を検出する前記妨害波検出器の出力に基づいて前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成された処理装置と、
を備える受信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
「例えば、（for example, for instance）」、「例（instance, example）」、「例を挙げると」、「など」など、本明細書で使用される用語は、限定するためではなく、例を挙げるために例示するものである。当業者に知られており、または後に知られるようになる、本開示全体を通して述べられた様々な構成の要素の構造上および機能上の等価物が、参照により本明細書に明示的に組み込まれ、特許請求の範囲によって包含されることが意図されている。さらに、ここに開示されたいずれの内容も、こうした開示が特許請求の範囲に明示的に列挙されるかどうかに関係なく、公に供することは意図されていない。クレーム要素が「〜手段」という語句を用いて明示的に列挙されない限り、または方法クレームの場合には要素が「〜ステップ」という語句を用いて列挙されない限り、いずれの請求項の要素も、米国特許法第１１２条第６項の規定に従って解釈すべきでない。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  利得状態下で通信信号中の妨害の有無を検出するように構成された妨害波検出器と、
前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成され、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する増幅器と、
前記妨害波検出器に結合され、前記通信信号中の妨害の有無を検出する前記妨害波検出器の出力に基づいて前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成された処理装置と、
を備える受信機。
［Ｃ２］  前記処理装置は、前記妨害波検出器が前記通信信号中の妨害の存在を検出しない場合は前記通信信号を前記低直線性受信モードで増幅するように前記増幅器を制御するように構成されるＣ１に記載の受信機。
［Ｃ３］  前記処理装置は、前記妨害波検出器が前記通信信号中の妨害の存在を検出する場合は前記通信信号を前記高直線性受信モードで増幅するように前記増幅器を制御するように構成されるＣ１に記載の受信機。
［Ｃ４］  前記高直線性受信モードの前記増幅器の前記より低い利得は、前記受信機の劣化した雑音指数（ＮＦ）に関連するＣ１に記載の受信機。
［Ｃ５］  前記処理装置はディジタル信号プロセッサ（ＤＳＰ）であるＣ１に記載の受信機。
［Ｃ６］  前記処理装置は、前記増幅器の入力部で前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成されるＣ１に記載の受信機。
［Ｃ７］  前記増幅器は２つの増幅器を備え、前記２つの増幅器は前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅することに対応するＣ６に記載の受信機。
［Ｃ８］  前記処理装置は、前記増幅器の出力部で前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅するように前記増幅器を制御するように構成されるＣ１に記載の受信機。
［Ｃ９］  前記増幅器は、高利得増幅器と、前記高利得増幅器に結合された２つの電流バッファと、前記電流バッファのうちの１つに結合された２つのスイッチと、コンバイナとを備え、前記２つのスイッチおよび前記２つの電流バッファは前記通信信号を前記高直線性受信モードまたは前記低直線性受信モードで増幅することに対応するＣ１に記載の受信機。
［Ｃ１０］  前記増幅器から出力された信号をダウンコンバートするように構成されたミキサをさらに備えるＣ１に記載の受信機。
［Ｃ１１］  前記ダウンコンバートされた信号をフィルタリングするように構成されたベースバンドフィルタをさらに備えるＣ１０に記載の受信機。
［Ｃ１２］  受信機内で通信信号を処理する方法であって、
利得状態下で前記通信信号中の妨害の有無を検出することと、
前記通信信号中の妨害の有無に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅することであって、前記高直線性受信モードは、前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応することと、を備える方法。
［Ｃ１３］  前記通信信号を前記低直線性受信モードで増幅することは、前記通信信号中に妨害の存在が検出されない場合に行われるＣ１２に記載の方法。
［Ｃ１４］  前記通信信号を前記高直線性受信モードで増幅することは、前記通信信号中に妨害の存在が検出される場合に行われるＣ１２に記載の方法。
［Ｃ１５］  前記高直線性受信モードの前記より低い利得は、前記受信機の劣化した雑音指数（ＮＦ）に関連するＣ１２に記載の方法。
［Ｃ１６］  前記増幅することは、ディジタル信号プロセッサ（ＤＳＰ）によって行われるＣ１２に記載の方法。
［Ｃ１７］  前記増幅された信号をダウンコンバートすることと、
前記ダウンコンバートされた信号をフィルタリングすることと、
をさらに備えるＣ１２に記載の方法。
［Ｃ１８］  受信機内で通信信号を処理する装置であって、
利得状態下で前記通信信号中の妨害の有無を検出する手段と、
前記通信信号中の妨害の有無検出の出力に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅する手段と、を備え、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する装置。
［Ｃ１９］  前記増幅する手段は、前記通信信号中に妨害の存在が検出されない場合は前記通信信号を前記低直線性受信モードで増幅するＣ１８に記載の装置。
［Ｃ２０］  前記増幅する手段は、前記通信信号中に妨害の存在が検出される場合は前記通信信号を前記高直線性受信モードで増幅するＣ１８に記載の装置。
［Ｃ２１］  前記高直線性受信モードの前記より低い利得は、前記受信機の劣化した雑音指数（ＮＦ）に関連するＣ１８に記載の装置。
［Ｃ２２］  前記増幅する手段は、ディジタル信号プロセッサ（ＤＳＰ）であるＣ１８に記載の装置。
［Ｃ２３］  前記増幅された信号をダウンコンバートする手段と、
前記ダウンコンバートされた信号をフィルタリングする手段と、をさらに備えるＣ１８に記載の装置。
［Ｃ２４］  受信機内で通信信号を処理する処理システムであって、
利得状態下で前記通信信号中の妨害の有無を検出し、
前記通信信号中の妨害の有無の検出に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように構成されたモジュールを備え、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する処理システム。
［Ｃ２５］  受信機内で通信信号を処理するための命令で符号化された機械読取り可能媒体であって、前記命令は、
利得状態下の前記通信信号中の妨害の有無の検出に基づいて前記通信信号を高直線性受信モードまたは低直線性受信モードで増幅するように制御するコードを備え、前記高直線性受信モードは前記低直線性受信モードの利得に比べて前記利得状態でのより低い利得に対応する機械読取り可能媒体。
【外国語明細書】
2014057331000001.pdf