(57)【要約】【課題】書き込み電流の低減と熱的安定性の向上を図る。【解決手段】実施形態に係わる不揮発性半導体記憶装置は、磁化方向が不変の参照層、磁化方向が可変の記憶層、及び、これらの間の非磁性層を有する磁気抵抗効果素子を備えるＭＲＡＭチップ１１と、ＭＲＡＭチップ１１の一部又は全部を覆い、参照層もしくは記憶層の磁化の熱ゆらぎを防止する断熱領域１２を有する外囲器１３とを備える。【選択図】図１
2014036192.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が不変の参照層、磁化方向が可変の記憶層、及び、これらの間の非磁性層を有する磁気抵抗効果素子を備えるＭＲＡＭチップと、
前記ＭＲＡＭチップを覆う断熱領域及び前記断熱領域を覆うモールド材を備える外囲器とを具備し、
前記断熱領域は、0.3Ｗ／ｍＫ以下の熱伝導率を有し、
前記断熱領域は、前記ＭＲＡＭチップの下面を覆う第１の領域と、前記ＭＲＡＭチップの上面を覆う第２の領域とを備え、
前記第１及び第２の領域は、互いに異なる材料を有する
不揮発性半導体記憶装置。
【請求項２】
磁化方向が不変の参照層、磁化方向が可変の記憶層、及び、これらの間の非磁性層を有する磁気抵抗効果素子を備えるＭＲＡＭチップと、
前記ＭＲＡＭチップの一部又は全部を覆い、断熱領域を有する外囲器と
を具備する不揮発性半導体記憶装置。
【請求項３】
前記断熱領域は、0.3Ｗ／ｍＫ以下の熱伝導率を有する請求項２に記載の不揮発性半導体記憶装置。
【請求項４】
前記断熱領域は、前記ＭＲＡＭチップの下面を覆う第１の領域と、前記ＭＲＡＭチップの上面を覆う第２の領域とを備え、
前記第１及び第２の領域は、互いに異なる材料を有する
請求項２に記載の不揮発性半導体記憶装置。
【請求項５】
前記外囲器は、前記断熱領域を覆うモールド材をさらに備える請求項２に記載の不揮発性半導体記憶装置。
【請求項６】
前記断熱領域は、金属粒子又は磁性粒子を含む請求項１に記載の不揮発性半導体記憶装置。
【請求項７】
前記モールド材は、金属粒子又は磁性粒子を含む請求項５に記載の不揮発性半導体記憶装置。
【請求項８】
請求項１に記載の不揮発性半導体記憶装置の実装方法において、
前記記憶層の前記磁化方向が予め決められた向きに設定された前記ＭＲＡＭチップを覆う前記外囲器を配線基板上に搭載する工程と、
前記外囲器が搭載された前記配線基板をリフロー炉内に配置する工程と
を具備する不揮発性半導体記憶装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリにおいて、記憶層の磁化方向の熱ゆらぎを小さくすることは、信頼性の向上に不可欠な課題である。そのためには、例えば、記憶層の保磁力を大きくし、磁気抵抗効果素子の熱的安定性を向上させればよい。しかし、このような保磁力からのアプローチでは、記憶層の熱的安定性の向上は、記憶層の磁化反転エネルギーの増大を意味する。また、記憶層の磁化反転エネルギーが大きくなると、大きな書き込み電流が必要となり、消費電力の増大という課題が発生する。
【０００３】
このように、磁気ランダムアクセスメモリにおいては、書き込み電流の低減と熱的安定性の向上とは、トレードオフの関係にあり、これら２つの課題を同時に解決することは非常に難しい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2007-243169号公報
【特許文献２】特開2012-19214号公報
【特許文献３】特開2010-67643号公報
【特許文献４】特開2008-306094号公報
【特許文献５】特開2005-64050号公報
【特許文献６】特開2007-243170号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、書き込み電流の低減と熱的安定性の向上を図る技術を提案する。
【課題を解決するための手段】
【０００６】
実施形態によれば、不揮発性半導体記憶装置は、磁化方向が不変の参照層、磁化方向が可変の記憶層、及び、これらの間の非磁性層を有する磁気抵抗効果素子を備えるＭＲＡＭチップと、前記ＭＲＡＭチップの一部又は全部を覆い、前記記憶層の磁化の熱ゆらぎを防止する断熱領域を有する外囲器とを備える。
【０００７】
実施形態によれば、前記不揮発性半導体記憶装置の実装方法は、前記参照層、もしくは参照層と記憶層の両方の前記磁化方向が予め決められた向きに設定された前記ＭＲＡＭチップを有する前記外囲器を配線基板上に搭載する工程と、前記外囲器が搭載された前記配線基板をリフロー炉内に配置することにより、前記外囲器を前記配線基板上に固定する工程とを備える。
【図面の簡単な説明】
【０００８】
【図１】不揮発性半導体記憶装置の概念図。
【図２】第１の実施例の構造を示す断面図。
【図３】第２の実施例の構造を示す断面図。
【図４】第３の実施例の構造を示す断面図。
【図５】第４の実施例の構造を示す断面図。
【図６】第１の実施例の製造方法を示す断面図。
【図７】第１の実施例の製造方法を示す断面図。
【図８】第１の実施例の製造方法を示す断面図。
【図９】第１の実施例の製造方法を示す断面図。
【図１０】第１の実施例の製造方法を示す断面図。
【図１１】第２の実施例の製造方法を示す断面図。
【図１２】第２の実施例の製造方法を示す断面図。
【図１３】第２の実施例の製造方法を示す断面図。
【図１４】第２の実施例の製造方法を示す断面図。
【図１５】第２の実施例の製造方法を示す断面図。
【図１６】第３の実施例の製造方法を示す断面図。
【図１７】第３の実施例の製造方法を示す断面図。
【図１８】第３の実施例の製造方法を示す断面図。
【図１９】第３の実施例の製造方法を示す断面図。
【図２０】第４の実施例の製造方法を示す断面図。
【図２１】第４の実施例の製造方法を示す断面図。
【図２２】第４の実施例の製造方法を示す断面図。
【図２３】第４の実施例の製造方法を示す断面図。
【図２４】磁気ランダムアクセスメモリの構造例を示す回路図。
【図２５】メモリセルの例を示す断面図。
【図２６】磁気抵抗効果素子の例を示す断面図。
【図２７】磁気抵抗効果素子の例を示す断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施形態を説明する。
【００１０】
［基本思想］  
まず、磁気ランダムアクセスメモリ（ＭＲＡＭ）において、参照層および記憶層の磁化方向の熱ゆらぎが問題となる状況を検証すると、その原因の１つは、ＭＲＡＭチップの実装工程にあることが分かった。例えば、ＭＲＡＭチップを配線基板に実装する際には、半田を溶融するためのリフロー工程のため、ＭＲＡＭチップに２５０℃以上の温度が印加される。
【００１１】
このような実装工程の高温環境に耐えるための磁気抵抗効果素子を製造するとなると、様々な課題が新たに発生する。
【００１２】
例えば、近年では、高集積大容量化が可能な垂直磁化材料を備える磁気抵抗効果素子とスピン注入書き込みとを利用する磁気ランダムアクセスメモリが主流である。この場合、参照層もしくは記憶層の熱的安定性を向上させようとすると、磁気抵抗効果素子のサイズを大きくしなければならない。これは、微細化に有利な、垂直磁化材料を備える磁気抵抗効果素子とスピン注入書き込みとを採用した主旨に反する。
【００１３】
また、記憶層の熱的安定性を向上させると、磁化反転エネルギーも大きくなるため、大きな書き込み電流、すなわち大きな駆動トランジスタ（ＦＥＴ）が必要になる。
【００１４】
そこで、以下の実施形態では、記憶層の磁化方向の熱ゆらぎの原因がＭＲＡＭチップの実装工程にあるという点に鑑み、磁気抵抗効果素子の磁化反転エネルギー（保磁力）からのアプローチではなく、ＭＲＡＭチップのパッケージからのアプローチにより、磁気抵抗効果素子の記憶層の熱ゆらぎを低減することを目的とする。
【００１５】
このように、パッケージからのアプローチにより熱ゆらぎの課題を低減できれば、例えば、垂直磁化材料を備える磁気抵抗効果素子とスピン注入書き込みとを利用する磁気ランダムアクセスメモリにおいて、熱ゆらぎの課題とは切り離して、磁気抵抗効果素子のサイズを小さくし、磁化反転エネルギー（保磁力）を小さくし、さらに、書き込み電流の低減を図ることが可能である。
【００１６】
図１は、ＭＲＡＭチップを有する不揮発性半導体記憶装置の断面の概念図を示している。
【００１７】
ＭＲＡＭチップ１１は、磁化方向が不変の参照層、磁化方向が可変の記憶層、及び、これらの間の非磁性層を有する磁気抵抗効果素子を備える。また、外囲器１２は、ＭＲＡＭチップ１１を覆う。同図では、外囲器１２は、ＭＲＡＭチップ１１の全部を覆うイメージで描かれているが、ＭＲＡＭチップ１１の一部を覆うような外囲器１２であってもよい。
【００１８】
そして、外囲器１２は、ＭＲＡＭチップ１１内の磁気抵抗効果素子の記憶層の磁化の熱ゆらぎを防止する断熱領域１３を有する。
【００１９】
断熱領域１３は、ＭＲＡＭチップ１１の一部又は全部を覆う。同図では、断熱領域１３は、ＭＲＡＭチップ１１の上面及び下面を覆うイメージで描かれているが、これに限られることはない。例えば、ＭＲＡＭチップ１１の上面及び下面のうちの一方のみを覆っていてもよいし、ＭＲＡＭチップ１１の側面を覆っていてもよい。
【００２０】
また、同図では、外囲器１２の一部が断熱領域１３として描かれているが、外囲器１２自体、即ち、外囲器１２の全部が断熱領域１３であってもよい。
【００２１】
このような不揮発性半導体記憶装置によれば、外囲器１２に断熱領域１３が設けられているため、例えば、実装工程における磁気抵抗効果素子の熱ゆらぎは、この断熱領域１３により低減することができる。
【００２２】
従って、例えば、垂直磁化材料を備える磁気抵抗効果素子とスピン注入書き込みとを利用する磁気ランダムアクセスメモリにおいて、熱ゆらぎの課題とは切り離して、磁気抵抗効果素子のサイズを小さくし、磁化反転エネルギー（保磁力）を小さくし、さらに、書き込み電流の低減を図ることが可能である。
【００２３】
このように、パッケージからのアプローチにより熱揺らぎを低減するという基本思想により、書き込み電流の低減と熱的安定性の向上という、従来トレードオフの関係にあった両課題を、同時に解決することができる。
【００２４】
また、本思想によれば、例えば、外囲器１２を配線基板上に固定する実装工程において、外囲器１２が搭載された配線基板をリフロー炉内に配置しても、ＭＲＡＭチップ１１内の磁気抵抗効果素子の記憶層の磁化方向が熱ゆらぎにより変化する、といった事態が発生することがない。
【００２５】
従って、例えば、ＭＲＡＭチップ製造時に、ＭＲＡＭチップ１１内の磁気抵抗効果素子の参照層、さらには記憶層の磁化方向をセッティング（初期化）したにもかかわらず、その後の工程、例えば実装工程時に、このセッティング状態が乱され、その後の書き込み動作に悪影響を及ぼす、といった事態も低減することができる。
【００２６】
また、例えば、実装工程時の熱ゆらぎが低減されるため、ＭＲＡＭチップ製造時に、予め、ＭＲＡＭチップ１１内の磁気抵抗効果素子にプログラムデータ（ＲＯＭデータ）を書き込んでおくといった応用も可能である。
【００２７】
尚、断熱領域１３は、0.3Ｗ／ｍＫ以下の熱伝導率を有しているのが望ましく、さらには、0.1Ｗ／ｍＫ以下の熱伝導率を有しているのが望ましい。
【００２８】
従来、使用されているパッケージ材料（例えば、エポキシ樹脂）は、約0.35Ｗ／ｍＫを有しており、実装工程の高温環境（例えば、250℃以上）において、記憶層の熱ゆらぎが発生し、問題であった。
【００２９】
例えば、垂直磁化材料を備える磁気抵抗効果素子とスピン注入書き込みとを利用する磁気ランダムアクセスメモリを例にして実験を行ったところ、熱ゆらぎによる記憶層の磁化反転を防止するために必要な断熱領域１３の熱伝導率は、0.3Ｗ／ｍＫ以下であることが確認された。但し、この実験では、高温環境については、250℃、300℃、350℃、400℃の４つをパラメータとし、磁気抵抗効果素子のサイズ（面内サイズ）については、30nm、40nm、50nm、60nmの４つをパラメータとした。
【００３０】
また、0.3Ｗ／ｍＫ以下の熱伝導率を実現するための材料としては、低密度材料、低熱伝導率樹脂、低熱伝導率無機材料、低熱伝導率ガス、低熱伝導率液体などから選択可能である。
【００３１】
低密度材料は、例えば、発泡絶縁材料(foam insulation material)、ポーラス絶縁材料(porous insulation material)、微細な気泡を持つ絶縁材料(insulation material with micro-pore)、中空構造の絶縁材料(hollow insulation material)などを含む。
【００３２】
低密度材料の例としては、ウレタンフォーム(約0.021Ｗ／ｍＫ)、原綿(約0.029Ｗ／ｍＫ)、発泡プラスチック(約0.03Ｗ／ｍＫ)、ポリスチレン(約0.03Ｗ／ｍＫ)、ポリウレタンフォーム(約0.03Ｗ／ｍＫ)などを挙げることができる。
【００３３】
低熱伝導率樹脂の例としては、ＰＴＦＥ(約0.25Ｗ／ｍＫ)、ナイロン(約0.25Ｗ／ｍＫ)、フェノール樹脂(約0.29Ｗ／ｍＫ)、ゴム(約0.13Ｗ／ｍＫ)などを挙げることができる。
【００３４】
低熱伝導率無機材料の例としては、ガラスウール(約0.04Ｗ／ｍＫ)、グラスファイバー(約0.04Ｗ／ｍＫ)、珪酸カルシウム(約0.05Ｗ／ｍＫ)などを挙げることができる。
【００３５】
低熱伝導率ガスの例としては、He, Ne, Ar, Kr, Xe, Rnなどの不活性ガス(inert gas)、空気などを挙げることができる。例えば、Arガスの熱伝導率は、約0.016Ｗ／ｍＫであり、Xeガスの熱伝導率は、約0.04Ｗ／ｍＫであり、Krガスの熱伝導率は、約0.0088Ｗ／ｍＫであり、空気の熱伝導率は、約0.024Ｗ／ｍＫである。
【００３６】
これらガスの圧力については、大気圧であるのが望ましい。但し、外囲器に悪影響を与えない範囲で、断熱領域１３を構成するガスの圧力を、大気圧よりも低くすることは、何ら差し支えない。
【００３７】
低熱伝導率液体の例としては、シリコンオイル(約0.1Ｗ／ｍＫ)、ＰＶＡ(約0.21Ｗ／ｍＫ)などを挙げることができる。
【００３８】
尚、これら材料例のうちの１つを、断熱領域１３を構成する材料として採用してもよいし、これら材料例のうちの少なくとも２つを組み合わせて断熱領域１３を構成する材料として採用してもよい。
【００３９】
前者の場合、不揮発性半導体記憶装置は、例えば、ＭＲＡＭチップ１１の全部がモールド樹脂としての低熱伝導率樹脂に覆われたパッケージ構造となる。
【００４０】
また、後者の場合、不揮発性半導体記憶装置は、例えば、ＭＲＡＭチップ１１の下面が、低密度材料、低熱伝導率樹脂、低熱伝導率無機材料などにより覆われ、ＭＲＡＭチップ１１の上面が、低熱伝導率ガスにより覆われたパッケージ構造となる。
【００４１】
さらに、後者の場合において、不揮発性半導体記憶装置がフリップチップ接続されたＭＲＡＭチップ１１を備えるときは、上記構造でもよいし、ＭＲＡＭチップ１１の下面（バンプ側の面）が低熱伝導率ガスにより覆われていてもよい。この場合、ＭＲＡＭチップ１１の上面は、低密度材料、低熱伝導率樹脂、低熱伝導率無機材料などにより覆われていてもよいし、低熱伝導率ガスにより覆われていてもよい。
【００４２】
いずれの場合においても、断熱領域１３は、ＭＲＡＭチップ１１の電極又は配線を機械的に傷付けない、即ち、高抵抗化や断線などを発生させない素材であるのが望ましい。特に、ＭＲＡＭチップ１１の電極又は配線が傷付き易い構造である場合には、断熱領域１３を低熱伝導率ガスとすることは、非常に望ましいことである。
【００４３】
［実施例］  
以下、上述の基本思想を具現化したいくつかの実施例を説明する。
【００４４】
・  第１の実施例  
図２は、不揮発性半導体記憶装置の第１の実施例を示している。
【００４５】
本例は、モールド型パッケージに関する。
【００４６】
ＭＲＡＭチップ１１は、導電ペースト１５により、リードフレームのダイパッド１４上に固定される。ボンディングワイヤ１６は、リードフレームのインナーリード１７とＭＲＡＭチップ１１の外部電極（パッド）１８とを電気的に接続する。
【００４７】
ＭＲＡＭチップ１１は、図１の断熱領域１３としての断熱材１３ａにより覆われる。断熱材１３ａは、例えば、上述の低熱伝導率樹脂を備える。但し、断熱材１３ａは、低密度材料、低熱伝導率無機材料などであってもよい。
【００４８】
また、断熱材１３ａは、モールド材１３ｂにより覆われる。モールド材１３ｂは、例えば、モールド型パッケージによく使用されるエポキシ樹脂を採用することができる。
【００４９】
モールド材１３ｂは、従来の不揮発性半導体記憶装置（パッケージ）に対して、外見上、相違がないように見せる、あるいは外部からの水分などの混入を防止するためのものである。従って、断熱材１３ａが露出していても、外見上、あるいは信頼性上、何ら問題がないときは、モールド材１３ｂを省略することも可能である。
【００５０】
このように、第１の実施例によれば、ＭＲＡＭチップの全部が図１の断熱領域１３としての断熱材１３ａにより覆われる。従って、例えば、実装工程時に、この不揮発性半導体記憶装置が高温環境下に置かれた場合に、熱ゆらぎによる磁気抵抗効果素子の参照層、もしくは記憶層の磁化方向反転を抑制することが出来る。
【００５１】
・  第２の実施例  
図３は、不揮発性半導体記憶装置の第２の実施例を示している。
【００５２】
本例も、モールド型パッケージに関する。
【００５３】
ＭＲＡＭチップ１１は、フリップチップ接続により、配線基板（例えば、エポキシ基板）１９の第１の面上に固定される。例えば、電極（半田バンプなど）２０は、ＭＲＡＭチップ１１の外部端子（パッド）１８に接続される。そして、ＭＲＡＭチップ１１の電極２０は、配線基板１９上の導電線２１に接続される。
【００５４】
ここで、ＭＲＡＭチップ１１の電極２０と配線基板１９の導電線２１との間には、異方性導電膜が配置されていてもよい。
【００５５】
ＭＲＡＭチップ１１の下面（電極２０側の表面）は、断熱材１３ａ−１により覆われる。即ち、ＭＲＡＭチップ１１と配線基板１９の間には、図１の断熱領域１３としての断熱材１３ａ−１が配置される。断熱材１３ａ−１は、例えば、上述の低熱伝導率樹脂を備える。但し、断熱材１３ａ−１は、低密度材料、低熱伝導率無機材料などであってもよい。
【００５６】
また、ＭＲＡＭチップの上面及び側面は、図１の断熱領域１３としての断熱材１３ａ−２により覆われる。断熱材１３ａ−２は、断熱材１３ａ−１と同様に、例えば、低熱伝導率樹脂、低密度材料、低熱伝導率無機材料などを備える。
【００５７】
尚、断熱材１３ａ−１，１３ａ−２は、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。
【００５８】
また、断熱材１３ａ−２は、モールド材１３ｂにより覆われる。モールド材１３ｂは、例えば、モールド型パッケージによく使用されるエポキシ樹脂を採用することができる。
【００５９】
モールド材１３ｂは、従来の不揮発性半導体記憶装置（パッケージ）に対して、外見上、相違がないように見せる、あるいは外部からの水分などの混入を防止するためのものである。従って、断熱材１３ａ−２が露出していても、外見上、あるいは信頼性上、何ら問題がないときは、モールド材１３ｂを省略することも可能である。
【００６０】
配線基板１９の第２の面上には、パッケージの外部端子２２が配置される。パッケージの外部端子２２は、配線基板１９内の導電線を介して、ＭＲＡＭチップ１１の電極２０に接続される。本例では、パッケージの外部端子２２は、導電バンプ（半田バンプなど）をイメージしているが、これに代えて、導電ピン（金属ピラーなど）を採用してもよい。
【００６１】
このように、第２の実施例によれば、ＭＲＡＭチップの全部が図１の断熱領域１３としての断熱材１３ａ−１，１３ａ−２により覆われる。従って、例えば、実装工程時に、この不揮発性半導体記憶装置が高温環境下に置かれた場合に、熱ゆらぎによる磁気抵抗効果素子の参照層、もしくは記憶層の磁化方向反転を抑制することが出来る。
【００６２】
尚、ＭＲＡＭチップ１１の電極２０と配線基板１９の導電線２１との間に、異方性導電膜を配置する場合、異方性導電膜としては、ACF（Anisotropic Conductive Film）又はACP（Anisotropic Conductive Paste）が使用される。ACF又はACPは、バインダと呼ばれる接着材料に導電性粒子を含む材料を備える。この場合、バインダとして、熱伝導率が0.3Ｗ／ｍＫ以下の材料を使用すれば、さらに望ましい。
【００６３】
・  第３の実施例  
図４は、不揮発性半導体記憶装置の第３の実施例を示している。
【００６４】
本例は、メタルキャップ型パッケージに関する。
【００６５】
ＭＲＡＭチップ１１は、配線基板（例えば、エポキシ基板）１９の第１の面上に配置される。また、ＭＲＡＭチップ１１と配線基板１９との間には、図１の断熱領域１３としての断熱材１３ａ−１が配置される。断熱材１３ａ−１は、シート状であるのが望ましい。断熱材１３ａ−１は、例えば、低密度材料、低熱伝導率樹脂、低熱伝導率無機材料などを備える。
【００６６】
断熱材１３ａ−１は、異方性導電膜としての機能、又は、導電ペーストとしての機能を備えていてもよい。
【００６７】
ボンディングワイヤ１６は、配線基板１９の第１の面上の導電線２１とＭＲＡＭチップ１１の外部電極（パッド）１８とを電気的に接続する。
【００６８】
メタルキャップ２３は、配線基板１９上に搭載され、ＭＲＡＭチップ１１の上面及び側面を覆う。配線基板１９及びメタルキャップ２３により取り囲まれた領域は、図１の断熱領域１３として機能する。この領域内には、断熱材１３ａ−２が充填される。断熱材１３ａ−２は、低熱伝導率ガス、低熱伝導率液体などを備える。
【００６９】
配線基板１９の第２の面上には、パッケージの外部端子２２が配置される。パッケージの外部端子２２は、配線基板１９内の導電線２１及びボンディングワイヤ１６を介して、ＭＲＡＭチップ１１の外部端子１８に接続される。本例では、パッケージの外部端子２２は、導電バンプ（半田バンプなど）をイメージしているが、これに代えて、導電ピン（金属ピラーなど）を採用してもよい。
【００７０】
尚、本例において、メタルキャップ２３の一部又は全部をエポキシ樹脂などのモールド材により覆っても構わない。
【００７１】
このように、第３の実施例によれば、ＭＲＡＭチップの全部が図１の断熱領域１３としての断熱材１３ａ−１，１３ａ−２により覆われる。従って、例えば、実装工程時に、この不揮発性半導体記憶装置が高温環境下に置かれた場合に、熱ゆらぎによる磁気抵抗効果素子の参照層、もしくは記憶層の磁化方向反転を抑制することが出来る。
【００７２】
・  第４の実施例  
図５は、不揮発性半導体記憶装置の第４の実施例を示している。
【００７３】
本例も、メタルキャップ型パッケージに関する。
【００７４】
ＭＲＡＭチップ１１は、フリップチップ接続により、配線基板（例えば、エポキシ基板）１９の第１の面上に固定される。例えば、電極（半田バンプなど）２０は、ＭＲＡＭチップ１１の外部端子（パッド）１８に接続される。そして、ＭＲＡＭチップ１１の電極２０は、配線基板１９上の導電線２１に接続される。
【００７５】
ＭＲＡＭチップ１１の下面（電極２０側の表面）は、断熱材１３ａ−１により覆われる。即ち、ＭＲＡＭチップ１１と配線基板１９の間には、図１の断熱領域１３としての断熱材１３ａ−１が配置される。断熱材１３ａ−１は、シート状であるのが望ましい。
【００７６】
断熱材１３ａ−１は、例えば、低密度材料、低熱伝導率樹脂、低熱伝導率無機材料などを備える。また、断熱材１３ａ−１がシート状であるとき、断熱材１３ａ−１は、電極２０に対応する部分に、サイズＸの開口部を有しているのが望ましい。
【００７７】
また、断熱材１３ａ−１がシート状であるとき、断熱材１３ａ−１は、異方性導電膜としての機能を有していてもよい。この場合、異方性導電膜としては、ACF又はACPが使用される。ACF又はACPは、バインダと呼ばれる接着材料に導電性粒子を含む材料を備えるため、バインダとしては、熱伝導率が0.3Ｗ／ｍＫ以下の材料を使用する。
【００７８】
メタルキャップ２３は、配線基板１９上に搭載され、ＭＲＡＭチップ１１の上面及び側面を覆う。配線基板１９及びメタルキャップ２３により取り囲まれた領域は、図１の断熱領域１３として機能する。この領域内には、断熱材１３ａ−２が充填される。断熱材１３ａ−２は、低熱伝導率ガス、低熱伝導率液体などを備える。
【００７９】
配線基板１９の第２の面上には、パッケージの外部端子２２が配置される。パッケージの外部端子２２は、配線基板１９内の導電線２１を介して、ＭＲＡＭチップ１１の外部端子１８に接続される。本例では、パッケージの外部端子２２は、導電バンプ（半田バンプなど）をイメージしているが、これに代えて、導電ピン（金属ピラーなど）を採用してもよい。
【００８０】
尚、本例において、メタルキャップ２３の一部又は全部をエポキシ樹脂などのモールド材により覆っても構わない。
【００８１】
このように、第４の実施例によれば、ＭＲＡＭチップの全部が図１の断熱領域１３としての断熱材１３ａ−１，１３ａ−２により覆われる。従って、例えば、実装工程時に、この不揮発性半導体記憶装置が高温環境下に置かれた場合に、熱ゆらぎによる磁気抵抗効果素子の参照層、もしくは記憶層の磁化方向反転を抑制することが出来る。
【００８２】
[変形例]  
上述の第１及び第２の実施例の変形例として、断熱材１３ａ，１３ａ−１，１３ａ−２内に、磁気シールド効果を有する金属粒子又は磁性粒子を含ませてもよい。また、これに代えて、又は、これと共に、モールド材１３ｂ内にも、磁気シールド効果を有する金属粒子又は磁性粒子を含ませてもよい。
【００８３】
また、上述の第３及び第４の実施例の変形例として、断熱材１３ａ−１，１３ａ−２内に、磁気シールド効果を有する金属粒子又は磁性粒子を含ませてもよい。
【００８４】
このように、外囲器に、磁気抵抗効果素子を熱から保護する効果と磁気シールド効果とを持たせることにより、熱や外部磁場などの外乱による記憶層の意図しない磁化反転を防止することができる。これにより、磁気ランダムアクセスメモリの信頼性のさらなる向上を図ることができる。
【００８５】
［製造方法］  
第１乃至第４の実施例に係わる不揮発性半導体記憶装置の製造方法を説明する。
【００８６】
・  第１の実施例（図２）の構造の製造方法  
まず、図６に示すように、例えば、導電ペースト１５により、ＭＲＡＭチップ１１を、Ｃｕ（銅）−リードフレームのダイパッド１４上に固定する。次に、図７に示すように、ボンディングワイヤ１６により、ＭＲＡＭチップ１１の外部電極（パッド）１８とリードフレームとを接続する。
【００８７】
次に、図８に示すように、断熱材（例えば、発泡プラスチック）１３ａにより、ＭＲＡＭチップ１１を覆う。このステップは、例えば、金型を用いる樹脂封止技術を利用して行うことができる。
【００８８】
最後に、図９に示すように、断熱材１３ａを覆うモールド材１３ｂを形成する。モールド材１３ｂは、例えば、金型を用いる樹脂封止技術により形成可能である。また、これに代えて、断熱材１３ａの表面にモールド材１３ｂを塗布するステップを採用してもよい。
【００８９】
以上の工程により、不揮発性半導体記憶装置１が完成する。
【００９０】
この後、例えば、図１０に示すように、配線基板（例えば、プリント回路基板）２上に不揮発性半導体記憶装置１を搭載し、これをリフロー炉３内に配置する。そして、リフロー工程により、半田を溶融し、不揮発性半導体記憶装置１を配線基板２上に固定する。このリフロー工程による熱ゆらぎは、断熱材１３ａにより低減される。
【００９１】
・  第２の実施例（図３）の構造の製造方法  
まず、図１１に示すように、例えば、ＭＲＡＭチップ１１を、フリップチップ接続により、配線基板１９の第１の面上に固定する。次に、図１２に示すように、ＭＲＡＭチップ１１と配線基板１９との間に、断熱材（例えば、発泡プラスチック）１３ａ−１を充填する。断熱材１３ａ−１は、電極２０の間に満たされる。
【００９２】
次に、図１３に示すように、ＭＲＡＭチップ１１の上面及び側面を覆う断熱材（例えば、発泡プラスチック）１３ａ−２を形成する。断熱材１３ａ−２は、例えば、ＭＲＡＭチップ１１上から、断熱材１３ａ−２を構成する材料を滴下し、かつ、硬化させることにより形成可能である。
【００９３】
最後に、図１４に示すように、断熱材１３ａ−２を覆うモールド材１３ｂを形成する。モールド材１３ｂは、例えば、断熱材１３ａ−２の表面にモールド材１３ｂを塗布するステップを採用することにより形成可能である。
【００９４】
また、配線基板１９の第２の面上には、パッケージの外部端子（例えば、半田ボール）２２を形成する。
【００９５】
以上の工程により、不揮発性半導体記憶装置１が完成する。
【００９６】
この後、例えば、図１５に示すように、配線基板（例えば、プリント回路基板）２上に不揮発性半導体記憶装置１を搭載し、これをリフロー炉３内に配置する。そして、リフロー工程により、半田を溶融し、不揮発性半導体記憶装置１を配線基板２上に固定する。このリフロー工程による熱ゆらぎは、断熱材１３ａ−１，１３ａ−２により低減される。
【００９７】
・  第３の実施例（図４）の構造の製造方法  
まず、図１６に示すように、例えば、断熱材（例えば、断熱シート）１３ａ−１を、配線基板１９の第１の面上に配置する。また、この断熱材１３ａ−１上に、ＭＲＡＭチップ１１を配置する。次に、図１７に示すように、ボンディングワイヤ１６により、ＭＲＡＭチップ１１の外部電極（パッド）１８と配線基板１９の第１の面上の導電線２１とを接続する。
【００９８】
次に、図１８に示すように、メタルキャップ２３を配線基板１９の第１の面上に搭載する。この時、配線基板１９及びメタルキャップ２３により取り囲まれた領域内に、断熱材１３ａ−２を充填させる。断熱材１３ａ−２は、例えば、不活性ガスである。
【００９９】
尚、断熱材１３ａ−２は、メタルキャップ２３を配線基板１９の第１の面上に搭載すると同時に、配線基板１９及びメタルキャップ２３により取り囲まれた領域内に満たすことも可能であるし、メタルキャップ２３を配線基板１９の第１の面上に搭載した後に、配線基板１９及びメタルキャップ２３により取り囲まれた領域内に満たすことも可能である。
【０１００】
但し、後者の場合には、例えば、断熱材１３ａ−２としての不活性ガスを注入するための注入口を、メタルキャップ２３に設けておく必要がある。メタルキャップを断熱性の不活性ガス中にて封止する方法でもよい。
【０１０１】
また、配線基板１９の第２の面上には、パッケージの外部端子（例えば、半田ボール）２２を形成する。
【０１０２】
以上の工程により、不揮発性半導体記憶装置１が完成する。
【０１０３】
この後、例えば、図１９に示すように、配線基板（例えば、プリント回路基板）２上に不揮発性半導体記憶装置１を搭載し、これをリフロー炉３内に配置する。そして、リフロー工程により、半田を溶融し、不揮発性半導体記憶装置１を配線基板２上に固定する。このリフロー工程による熱ゆらぎは、断熱材１３ａ−１，１３ａ−２により低減される。
【０１０４】
・  第４の実施例（図５）の構造の製造方法  
まず、図２０に示すように、例えば、断熱材（例えば、断熱シート）１３ａ−１を、配線基板１９の第１の面上に配置する。断熱材１３ａ−１は、所定の位置に開口部を有する。また、例えば、ＭＲＡＭチップ１１を、フリップチップ接続により、配線基板１９の第１の面上に固定する。この時、図２１に示すように、ＭＲＡＭチップ１１の電極２０は、断熱材１３ａ−１の開口部Ｘを介して、配線基板１９の第１の面上の導電線２１に接続される。
【０１０５】
次に、図２２に示すように、メタルキャップ２３を配線基板１９の第１の面上に搭載する。この時、配線基板１９及びメタルキャップ２３により取り囲まれた領域内に、断熱材１３ａ−２を充填させる。断熱材１３ａ−２は、例えば、不活性ガスである。
【０１０６】
尚、断熱材１３ａ−２は、メタルキャップ２３を配線基板１９の第１の面上に搭載すると同時に、配線基板１９及びメタルキャップ２３により取り囲まれた領域内に満たすことも可能であるし、メタルキャップ２３を配線基板１９の第１の面上に搭載した後に、配線基板１９及びメタルキャップ２３により取り囲まれた領域内に満たすことも可能である。
【０１０７】
但し、後者の場合には、例えば、断熱材１３ａ−２としての不活性ガスを注入するための注入口を、メタルキャップ２３に設けておく必要がある。
【０１０８】
また、配線基板１９の第２の面上には、パッケージの外部端子（例えば、半田ボール）２２を形成する。
【０１０９】
以上の工程により、不揮発性半導体記憶装置１が完成する。
【０１１０】
この後、例えば、図２３に示すように、配線基板（例えば、プリント回路基板）２上に不揮発性半導体記憶装置１を搭載し、これをリフロー炉３内に配置する。そして、リフロー工程により、半田を溶融し、不揮発性半導体記憶装置１を配線基板２上に固定する。このリフロー工程による熱ゆらぎは、断熱材１３ａ−１，１３ａ−２により低減される。
【０１１１】
［磁気ランダムアクセスメモリの構造例］  
ＭＲＡＭチップ内の磁気ランダムアクセスメモリの構造例を説明する。
【０１１２】
以下では、一例として、１つのメモリセルが１つの磁気抵抗効果素子と１つの選択トランジスタを備える１Ｔ１Ｒ型メモリセルアレイを説明する。
【０１１３】
図２４は、１Ｔ１Ｒ型メモリセルアレイの等価回路の一例を示している。
【０１１４】
メモリセルアレイ３０は、アレイ状に配置される複数のメモリセルＭＣを備える。１つのメモリセルＭＣは、１つの磁気抵抗効果素子Ｒと１つの選択トランジスタ（ＦＥＴ）ＳＷとを備える。
【０１１５】
磁気抵抗効果素子Ｒと選択トランジスタＳＷは、直列接続され、その一端は、第１のビット線ＢＬ１に接続され、他端は、第２のビット線ＢＬ２に接続される。選択トランジスタＳＷの制御端子（ゲート端子）は、ワード線ＷＬに接続される。
【０１１６】
第１のビット線ＢＬ１は、第１の方向に延び、その一端は、ビット線ドライバ／シンカー３１に接続される。第２のビット線ＢＬ２は、第１の方向に延び、その一端は、ビット線ドライバ／シンカー＆読み出し回路３２に接続される。
【０１１７】
但し、第１のビット線ＢＬ１がビット線ドライバ／シンカー＆読み出し回路３２に接続され、第２のビット線ＢＬ２がビット線ドライバ／シンカー３１に接続されるように、変形することも可能である。
【０１１８】
また、ビット線ドライバ／シンカー３１及びビット線ドライバ／シンカー＆読み出し回路３２の位置は、逆でもよいし、両者が同じ位置に配置されていてもよい。
【０１１９】
ワード線ＷＬは、第２の方向に延び、その一端は、ワード線ドライバ３３に接続される。
【０１２０】
図２５は、メモリセルの例を示している。
【０１２１】
選択トランジスタＳＷは、半導体基板４１内のアクティブエリアＡＡ内に配置される。アクティブエリアＡＡは、半導体基板４１内の素子分離絶縁層４２により取り囲まれる。本例では、素子分離絶縁層４２は、ＳＴＩ(Shallow Trench Isolation)構造を有する。
【０１２２】
選択トランジスタＳＷは、半導体基板４１内のソース／ドレイン拡散層４３ａ，４３ｂと、これらの間のチャネル上のゲート絶縁層４４と、ゲート絶縁層４４上のゲート電極４５とを備える。ゲート電極４５は、ワード線ＷＬとして機能する。
【０１２３】
層間絶縁層４６は、選択トランジスタＳＷを覆う。層間絶縁層４６の上面は、平坦であり、下部電極４７は、層間絶縁層４６上に配置される。下部電極４７は、コンタクトプラグ４８を介して、選択トランジスタＳＷのソース／ドレイン拡散層４３ｂに接続される。
【０１２４】
磁気抵抗効果素子Ｒは、下部電極４７上に配置される。また、上部電極４９は、磁気抵抗効果素子Ｒ上に配置される。上部電極４９は、例えば、磁気抵抗効果素子Ｒを加工するときのハードマスクとして機能する。
【０１２５】
層間絶縁層５０は、層間絶縁層４６上に配置され、磁気抵抗効果素子Ｒを覆う。層間絶縁層５０の上面は、平坦であり、第１及び第２のビット線ＢＬ１，ＢＬ２は、層間絶縁層５０上に配置される。第１のビット線ＢＬ１は、上部電極４９に接続される。第２のビット線ＢＬ２は、コンタクトプラグ５１を介して、選択トランジスタＳＷのソース／ドレイン拡散層４３ａに接続される。
【０１２６】
図２６は、磁気抵抗効果素子の第１の例を示している。  
同図において、図２５に示す要素と同じ要素には同じ符号を付してある。
【０１２７】
この磁気抵抗効果素子Ｒは、トップピン型である。
【０１２８】
磁化方向が可変の記憶層（強磁性層）６１は、下部電極４７上に配置される。
【０１２９】
記憶層６１は、垂直磁化膜を備える。垂直磁化膜は、例えば、Ｆｅ、Ｃｏ、Ｎｉから選択される元素と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕから選択される元素又はその合金とが積層される人工格子を有する。例えば、ＣｏとＰｔとが交互に積層される構造、ＣｏとＰｄが交互に積層される構造、ＣｏとＲｕが交互に積層される構造は、垂直磁化膜を構成する。
【０１３０】
また、このような垂直磁化膜は、組成比や、磁性体と非磁性体の比率などにより磁化特性を調整可能である。また、Ｒｕ及び反強磁性体（例えば、ＰｔＭｎ、ＩｒＭｎなど）を組み合わせて垂直磁化膜を構成することも可能である。
【０１３１】
下部電極４７は、記憶層６１の結晶配向を制御する材料を備える。例えば、下部電極４７は、Ｐｔ、Ｉｒ、Ｒｕ、Ｃｕなどであるのが望ましい。
【０１３２】
拡散防止層６２は、記憶層６１上に配置され、界面磁性層６３は、拡散防止層６２上に配置される。トンネルバリア層６４は、界面磁性層６３上に配置される。また、界面磁性層６５は、トンネルバリア層６４上に配置され、拡散防止層６６は、界面磁性層６５上に配置される。磁化方向が不変の参照層（強磁性層）６７は、拡散防止層６６上に配置される。
【０１３３】
トンネルバリア層６４は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＴｉＯ、ＶＯ、ＮｂＯ、Ａｌ２Ｏ３などを備え、ＮａＣｌ構造を有する酸化物であるのが望ましい。
【０１３４】
トンネルバリア層６４は、Ｆｅ、Ｃｏ、Ｎｉを主成分とする合金、例えば、アモルファスＣｏＦｅＢ上に形成すると、（１００）面に配向した結晶構造を得ることができる。即ち、トンネルバリア層６４の下地となる界面磁性層６３は、例えば、アモルファスＣｏＦｅＢであるのが望ましい。
【０１３５】
参照層６７は、例えば、ＦｅＰｄ、ＦｅＰｔなどのＬ１o系規則合金を備える。また、このＬ１o系規則合金にＣｕなどの元素を加えれば、参照層６７の飽和磁化、異方性磁気エネルギー密度を調整可能である。
【０１３６】
界面磁性層６３，６５は、大きなトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistance）効果を得るために必要な層である。界面層磁性層６３，６５は、記憶層６１とトンネルバリア層（例えば、（１００）面に配向したＮａＣｌ構造の酸化物）６４との整合性、さらに、トンネルバリア層６４と参照層６７との整合性を良くすることを目的に設けられる。
【０１３７】
従って、界面磁性層６３，６５は、トンネルバリア層６４との格子不整合が小さい材料とするのが望ましい。先に説明したアモルファスＣｏＦｅＢは、トンネルバリア層６４との格子不整合が小さい材料であるため、大きなＴＭＲ効果を得るのに望ましい。
【０１３８】
上部電極（キャップ層）４９は、磁気抵抗効果素子Ｒをパターニングするときのハードマスクとして機能する材料、例えば、Ｒｕ、Ｔａなどを備える。
【０１３９】
図２７は、磁気抵抗効果素子の第２の例を示している。  
同図において、図２５に示す要素と同じ要素には同じ符号を付してある。
【０１４０】
この磁気抵抗効果素子Ｒは、ボトムピン型である。
【０１４１】
磁化方向が不変の参照層（強磁性層）６７は、下部電極４７上に配置される。拡散防止層６６は、参照層６７上に配置され、界面磁性層６５は、拡散防止層６６上に配置される。トンネルバリア層６４は、界面磁性層６５上に配置される。また、界面磁性層６３は、トンネルバリア層６４上に配置され、拡散防止層６２は、界面磁性層６３上に配置される。磁化方向が可変の記憶層（強磁性層）６１は、拡散防止層６２上に配置される。
【０１４２】
記憶層６１及び参照層６７は、垂直磁化膜を備える。記憶層６１及び参照層６７の材料例は、第１の例（図２６）で説明したので、ここでの説明を省略する。
【０１４３】
また、下部電極４７、拡散防止層６２、界面磁性層６３、トンネルバリア層６４、界面磁性層６５、拡散防止層６６及び上部電極４９の材料例についても、第１の例（図２６）で説明したので、ここでの説明を省略する。
【０１４４】
尚、磁気抵抗効果素子Ｒは、第１及び第２の例に限定されるものではなく、様々な形態をとることが可能である。
【０１４５】
また、上述の磁気抵抗効果素子Ｒを製造するに当たっては、例えば、公知の堆積技術、エッチング技術を利用することが可能である。但し、磁気抵抗効果素子Ｒをパターニングするときは、加工精度を向上させるため、例えば、ＩＢＥ（Ion beam etching）、ＲＩＥ（Reactive Ion beam etching）、あるいは、ＧＣＩＢ（Gas cluster Ion beam etching）を利用する。
【０１４６】
また、これらの方法により磁気抵抗効果素子Ｒをパターニングするとき、磁気抵抗効果素子Ｒの側壁に、再付着層（Re-deposition layer）としての残渣が形成されることが知られている。そのため、その残渣の絶縁化や、残渣が発生しないような磁気抵抗効果素子Ｒのテーパー角（積層構造内の各層の膜面と側面とのなす角度）、加工条件（ガスの種類など）を最適化することが必要である。
【０１４７】
また、残渣に対しては、記憶層６１のサイズと参照層６７のサイズを異ならせ、両者のパターニングを別々に行うといった手法も有効である。
【０１４８】
［その他］  
本実施例は、ＭＲＡＭチップを備える不揮発性半導体記憶装置について説明したが、熱ゆらぎが問題となるような他の半導体チップ（例えば、ＣＭＯＳセンサー、MEMSセンサー、温度・圧力センサー等）などに上述の基本思想を適用することも可能である。
【０１４９】
［むすび］  
実施形態によれば、書き込み電流の低減と熱的安定性の向上を図ることができる。
【０１５０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５１】
１１：  ＭＲＡＭチップ、  １２：  外囲器、  １３ａ，１３ｂ，１３ａ−１，１３ａ−２：  断熱領域、  １４：  ダイパッド、  １５：  導電ペースト、  １６：  ボンディングワイヤ、  １７：  インナーリード、  １８：  チップの外部端子、  １９：  配線基板、  ２０：  電極、  ２１：  導電線、  ２２：  パッケージの外部端子、  ２３：  メタルキャップ、  ３０：  メモリセルアレイ、  ３１：  ビット線ドライバ／シンカー、  ３２：  ビット線ドライバ／シンカー＆読み出し回路、  ３３：  ワード線ドライバ、  ４１：  半導体基板、  ４２：  素子分離絶縁層、  ４３ａ，４３ｂ：  ソース／ドレイン拡散層、  ４４：  ゲート絶縁層、  ４５：  ゲート電極、  ４６，５０：  層間絶縁層、  ４７：  下部電極、  ４８，５１：  コンタクトプラグ、  ４９：  上部電極、  ６１：  記憶層、  ６３，６５：  界面磁性層、  ６４：  トンネルバリア層、  ６７：  参照層、  Ｒ：  磁気抵抗効果素子、  ＷＬ：  ワード線、  ＢＬ１，ＢＬ２：  ビット線。
【図１】
2014036192.tif 000003
【図２】
2014036192.tif 000004
【図３】
2014036192.tif 000005
【図４】
2014036192.tif 000006
【図５】
2014036192.tif 000007
【図６】
2014036192.tif 000008
【図７】
2014036192.tif 000009
【図８】
2014036192.tif 000010
【図９】
2014036192.tif 000011
【図１０】
2014036192.tif 000012
【図１１】
2014036192.tif 000013
【図１２】
2014036192.tif 000014
【図１３】
2014036192.tif 000015
【図１４】
2014036192.tif 000016
【図１５】
2014036192.tif 000017
【図１６】
2014036192.tif 000018
【図１７】
2014036192.tif 000019
【図１８】
2014036192.tif 000020
【図１９】
2014036192.tif 000021
【図２０】
2014036192.tif 000022
【図２１】
2014036192.tif 000023
【図２２】
2014036192.tif 000024
【図２３】
2014036192.tif 000025
【図２４】
2014036192.tif 000026
【図２５】
2014036192.tif 000027
【図２６】
2014036192.tif 000028
【図２７】
2014036192.tif 000029