(57)【要約】      （修正有）【課題】発振器(oscillator)から出力する信号の位相ノイズを除去させるノイズ除去回路を提供する。【解決手段】電界効果トランジスタ１１、前記電界効果トランジスタのドレイン電極１４とゲート電極１５との間に跨設されるインピーダンス素子２０、前記インピーダンス素子の一端に接続される反転回路３０、及び前記反転回路及び、インピーダンス素子の反転回路に接続されない一端にそれぞれ接続され、前記インピーダンス素子の両端の信号を反転させると共に加算させた後に出力させ、位相ノイズを除去させる発振信号を発生させる加算回路４０を備える。【選択図】図２
2014011799.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、
電界効果トランジスタのドレイン電極とゲート電極との間に跨設されるインピーダンス素子と、
前記インピーダンス素子の一端に接続される反転回路と、
前記反転回路及び、インピーダンス素子の反転回路に接続されない一端にそれぞれ接続され、前記インピーダンス素子の両端の信号を反転させると共に加算させた後に出力させ、位相ノイズを除去させる発振信号を発生させる加算回路を備える事を特徴とする発振器の位相ノイズを低下させる回路。
【請求項２】
前記トランジスタは電界効果トランジスタである事を特徴とする、請求項１に記載の発振器の位相ノイズを低下させる回路。
【請求項３】
前記電界効果トランジスタはＮタイプ電界効果トランジスタである事を特徴とする、請求項２に記載の発振器の位相ノイズを低下させる回路。
【請求項４】
前記電界効果トランジスタはＰ型電界効果トランジスタである事を特徴とする、請求項２に記載の発振器の位相ノイズを低下させる回路。
【請求項５】
前記インピーダンス素子はインダクタンス、キャパシティ、或いは抵抗器の内の何れか１つの組合せである事を特徴とする、請求項２に記載の発振器の位相ノイズを低下させる回路。
【請求項６】
前記トランジスタはバイポーラジャンクション トランジスタである事を特徴とする、請求項１に記載の発振器の位相ノイズを低下させる回路。
【請求項７】
第一電界効果トランジスタと、
前記第一電界効果トランジスタとのゲート電極がそれぞれもう一方のドレイン電極に接続されて交差結合(Cross-Coupled)を形成させる第二電界効果トランジスタと、
前記交差結合のドレイン電極とゲート電極との間に跨設される少なくとも１つのインピーダンス素子と、
一端が前記第一電界効果トランジスタのゲート電極に接続される少なくとも１つの反転回路と、
前記第一電界効果トランジスタのドレイン電極及び反転回路にそれぞれ接続され、前記第一電界効果トランジスタのドレイン電極及びゲート電極の信号を反転させると共に加算させた後に出力させ、位相ノイズを除去させる発振信号を発生させる加算回路を備える事を特徴とする発振器の位相ノイズを低下させる回路。
【請求項８】
前記第一電界効果トランジスタ及び第二電界効果トランジスタは共にＮタイプ電界効果トランジスタである事を特徴とする、請求項７に記載の発振器の位相ノイズを低下させる回路。
【請求項９】
前記第一電界効果トランジスタ及び第二電界効果トランジスタは共にＰ型電界効果トランジスタである事を特徴とする、請求項７に記載の発振器の位相ノイズを低下させる回路。
【請求項１０】
前記インピーダンス素子はインダクタンス、キャパシティ、或いは抵抗器の内の何れか１つの組合せである事を特徴とする、請求項７に記載の発振器の位相ノイズを低下させる回路。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器(oscillator)から出力される信号の位相ノイズを除去するノイズ除去回路に関する。
【背景技術】
【０００２】
水晶発振器(vco)は電圧を入力して振動数を制御させる電子発振回路であり、発振数は直流電圧の違いにより改変される。電圧制御発振器は干渉を受けやすく位相ノイズ(Phase Noise)を発生させる。主な干渉源としては、１．インダクタンス-キャパシティ共振回路のインダクタンスの品質係数（Q値）が小さ過ぎる、２．能動素子MOS(Bipolar)及び電流源(Current Source)が発生させるフリッカーノイズ(FlickerNoise)或いは熱ノイズ(Thermal Noise)、３．バイアス電源ＶＤＤ／ＶＳＳに他の回路から発生したノイズによる干渉が入る等がある。
【０００３】
図１は従来のインダクタンス−キャパシティ共振回路である。第一電界効果トランジスタ７０、第一電界効果トランジスタ７１を含む。前記第一電界効果トランジスタ７０及び第二電界効果トランジスタ７１のゲート電極１５はそれぞれもう一方のドレイン電極１４に電気通信により接続されて交差結合１７(Cross-Coupled)を形成させ、負性抵抗を発生させることで持続的に振動させる。この際の振動数は螺旋インダクタンス７２、可変容量ダイオード７３、及びトランジスタの寄生部材により組成される總インダクタンス-キャパシティにより決定される。前記第一電界効果トランジスタ７０及び第二電界効果トランジスタ７１のドレイン電極１４が出力させる信号は同じ波形及び振幅、並びに反対の位相を互いに有する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述した従来の技術では、一般的な螺旋インダクタンス７２の品質係数（Q値）は約５から１２前後であり、また電界効果トランジスタ部材は比較的高いノイズを有し、インダクタンス-キャパシティの共振回路が組み合わされて発生させる位相ノイズは高くなるため、位相ノイズを低下させる必要があった。
【０００５】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的かつ効果的に課題を改善する本発明の提案に到った。
【０００６】
本発明は、このような従来の問題に鑑みてなされたものである。上記課題解決のため、本発明は、発振器(oscillator)から出力する信号の位相ノイズを低下させるノイズ除去回路を提供することを主目的とする。
【課題を解決するための手段】
【０００７】
前記した課題を解決し、目的を達成するために、本発明に係る発振器の位相ノイズを低下させる回路は、トランジスタと、
電界効果トランジスタのドレイン電極とゲート電極との間に跨設されるインピーダンス素子と、
前記インピーダンス素子の一端に接続される反転回路と、
前記反転回路及び、インピーダンス素子の反転回路に接続されない一端にそれぞれ接続され、前記インピーダンス素子の両端の信号を反転させると共に加算させた後に出力させ、位相ノイズを除去させる発振信号を発生させる加算回路を備えることを特徴とする。
【０００８】
この好ましい実施形態では、前記トランジスは電界効果トランジスタである。
【０００９】
この好ましい実施形態では、前記トランジスはバイポーラジャンクショントランジスタである。
【００１０】
この好ましい実施形態では、
第一電界効果トランジスタと、
前記第一電界効果トランジスタとのゲート電極がそれぞれもう一方のドレイン電極に接続されて交差結合(Cross-Coupled)を形成させる第二電界効果トランジスタと、
前記交差結合のドレイン電極とゲート電極との間に跨設される少なくとも１つのインピーダンス素子と、
一端が前記第一電界効果トランジスタのゲート電極に接続される少なくとも１つの反転回路と、
前記第一電界効果トランジスタのドレイン電極及び反転回路にそれぞれ接続され、前記第一電界効果トランジスタのドレイン電極及びゲート電極の信号を反転させると共に加算させた後に出力させ、位相ノイズを除去させる発振信号を発生させる加算回路を備える。
【発明の効果】
【００１１】
本発明によれば、発振器の位相ノイズを低下させる回路が得られる。
【図面の簡単な説明】
【００１２】
【図１】従来のインダクタンス−キャパシティ共振回路のサンプル回路図である。
【図２】本発明の第１実施形態によるサンプル回路図である。
【図３】本発明の第１実施形態を発振器に接続するサンプル回路図である。
【図４】本発明の第２実施形態を発振器に接続するサンプル回路図である。
【図５】本発明の第２実施形態によるノイズ除去の結果数値図である。
【図６】本発明の第３実施形態によるリング発振器のサンプル回路図である。
【図７】本発明の第３実施形態による遅延セルのセルサンプル回路図である。
【図８】本発明の第３実施形態を遅延セルに接続するサンプル回路図である。
【図９】本発明の第３実施形態をリング発振器に接続するサンプル回路図である。
【図１０】本発明の第３実施形態によるノイズ除去の結果数値図である。
【発明を実施するための形態】
【００１３】
以下に図面を参照して本発明を実施するための形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
【００１４】
まず、本発明の発振器の位相ノイズを低下させる回路の第１実施形態について説明する。図２は本発明のノイズ除去回路の概略図である。電界効果トランジスタ（Field Effect Transistor、 FET）１０を備えるが、これは例示により説明するためであり、これに制限させるわけではなく、本発明に用いられるトランジスタはバイポーラジャンクショントランジスタ（Bipolar Junction Transistor、 BJT）でもよい。本実施形態で用いられるＮタイプ電界効果トランジスタ１１はドレイン電極１４、ゲート電極１５、及びソース電極１６を有する。前記ドレイン電極１４とゲート電極１５との間にはインピーダンス素子２０が跨設され、本実施形態の前記インピーダンス素子２０には抵抗器２２が設けられ、前記Ｎタイプ電界効果トランジスタ１１のゲート電極１５は発振器（図せず）に接続され、発振信号をゲート電極１５から本発明のノイズ除去回路に進入させる。このほか、前記ゲート電極１５には反転回路３０が接続され、本実施形態では前記反転回路には反転増幅器３１が設けられ、ドレイン電極１４には加算回路４０が設けられ、前記反転増幅器３１はゲート電極１５の信号及びノイズを共に反転させて増幅させた後、前記加算回路４０及びドレイン電極１４の信号に加算させて出力させる。
【００１５】
前記Ｎタイプ電界効果トランジスタ１１とドレイン電極１４及びゲート電極１５とに跨設されるインピーダンス素子の作用により、前記ドレイン電極１４及びゲート電極１５の信号を互いに反転させ、位相ノイズを同位相に保持させる。ドレイン電極１４及びゲート電極１５の信号とノイズとは反転され増幅された後に加算され、位相ノイズを除去させる。然しながら、Ｎタイプ電界効果トランジスタ１１及び抵抗器２２を設置させるのは分り易く説明するためであり、これに制限させるわけではない。前記電界効果トランジスタ１０には実際の需要に合わせてＰ型電界効果トランジスタ、或いはバイポーラジャンクショントランジスタを設置させてもよく、前記インピーダンス素子もインダクタンス、キャパシティ、及び抵抗器の内の少なくとも１つの部材の組合せを選択して構成させてもよい。
【００１６】
本発明に係るノイズ電圧の計算式は以下の通りである。
増幅器はgmiであり、抵抗を入力し
【数１】
2014011799.tif 000003
、電圧を増幅させ
【数２】
2014011799.tif 000004
、電界効果トランジスタ１０のノイズ電流は
【数３】
2014011799.tif 000005
であり、ドレイン電極１４のノイズ電流は
【数４】
2014011799.tif 000006
であり、 ０<ａ<１である。ノイズ電流の流れる方向はドレイン電極１４→インピーダンス素子２０→ゲート電極１５→Rs→０の順に流れ、ノイズ電圧はドレイン電極１４及びゲート電極１５では同位相となり、但し信号の電圧は反転される。故に
【数５】
2014011799.tif 000007
は負値になり、位相ノイズを除去させると共に入力信号を増幅させる。ゲート電極１５のノイズ電圧
【数６】
2014011799.tif 000008
及びドレイン電極１４のノイズ電圧
【数７】
2014011799.tif 000009
はそれぞれ、
【数８】
2014011799.tif 000010
、
【数９】
2014011799.tif 000011
、
出力ノイズ
【数１０】
2014011799.tif 000012
は、
【数１１】
2014011799.tif 000013
、
このため出力ノイズが０ならば、
【数１２】
2014011799.tif 000014
、
故に出力されるノイズ電圧は完全に除去され、前記反転増幅器３１が増幅させる電圧は
【数１３】
2014011799.tif 000015
であり、
【数１４】
2014011799.tif 000016
となり、
全システムの電圧の増幅は
【数１５】
2014011799.tif 000017
、
ノイズ因子(F)は以下のようになる。
【数１６】
2014011799.tif 000018
；
ＥＦは過剰雑音係数(Excess Noise Factor)であり、ＭＤはマッチング装置(matching device)であり、Ｒは抵抗(resistor)であり、Ａは増幅器(amplifier)であり、故に、
【数１７】
2014011799.tif 000019
【数１８】
2014011799.tif 000020
のノイズの除去は
【数１９】
2014011799.tif 000021
となる。
【００１７】
図３は第１実施形態の回路概略図である。この好ましい実施形態での発振器５０はインダクタンス−キャパシティ共振回路５１を設置する。前記インダクタンス-キャパシティ共振回路５１には第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３により組成される交差結合１７が設けられる。前記交差結合１７のドレイン電極１４とゲート電極１５との間には２つの直列されるインダクタンス２１が跨設される。前記インダクタンス２１の内部抵抗は前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３にそれぞれ抵抗を与え、インピーダンス素子２０の効果を発生させると共に前記交差結合１７にノイズを増幅させて元の信号を反転させる。前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のゲート電極１５には反転回路３０がそれぞれ接続され、本実施形態では反転回路には反転増幅器３１が設置され、前記ゲート電極１５が出力させる信号を反転させる。このほか、前記２つのＮタイプ電界効果トランジスタ１２及びＮタイプ電界効果トランジスタ１３のドレイン電極１４は加算回路４０にそれぞれ接続され、前記加算回路４０はドレイン電極１４の信号と反転後のゲート電極１５の信号とを加算させ、更に位相ノイズを除去させると共に発振信号を増幅させる。
【００１８】
次は、本発明の位相ノイズを低下させる回路の第２実施形態について説明する。
図４は第２実施形態の回路概略図である。この好ましい実施形態では、発振器５０を設置する。第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のドレイン電極１４はそれぞれもう一方のゲート電極１５に接続されて交差結合１７を形成させ、前記発振器５０と第一Ｎタイプ電界効果トランジスタ１２並びに第二Ｎタイプ電界効果トランジスタ１３のドレイン電極１４との間には第一抵抗器６３、第一キャパシティ６１、第二抵抗器６４、及び第二キャパシティ６２により組成される第一ハイパスフィルタ６０及び第二ハイパスフィルタ６０１が設けられ、発振器５０が出力させる信号の低周波数のノイズを予め抑制して除去させる。前記交差結合１７のドレイン電極１４とゲート電極１５との間には２つの直列になるインダクタンス２１が跨設され、前記インダクタンス２１の内部抵抗はインピーダンス素子２０として用いられ、前記交差結合１７にノイズ増幅及び元の信号の反転効果を与える。前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のゲート電極１５には第一反転増幅器３１１及び第二反転増幅器３１２がそれぞれ設けられ、前記交差結合１７を経由させた後に反転される発振信号と増幅されるノイズとを再び反転させる。最後に前記発振器５０の出力端には第一ソース電極６５及び第二ソース電極６６がそれぞれ設置されて反転処理が施されていないノイズ及び発振信号を取得させ、前記信号を加算させた後にノイズを除去させる。
【００１９】
図５は本発明が利用するＣＭＯＳ ０．１８ｕｍ  ＲＦ／ＭＭ（台湾ＵＭＣ電子会社製）の製造工程モデルパラメーターにシミュレーション検証回路を加えた後の結果のデータであり、図５から理解出来るのは、回路の設計が２．４ＧＨｚ前後の周波数の場合、本発明に係るノイズ除去回路を装設しなければ周波数の偏移が１００ｋＨｚの場合の位相ノイズは約８５ｄＢｃ／Ｈｚである。更に本発明のノイズ除去回路を装設後には位相ノイズを９６ｄＢｃ／Ｈｚまで減少させ、この事から本発明は効果的に位相ノイズを除去出来ると分かる。
【００２０】
次は、本発明の位相ノイズを低下させる回路の第３実施形態について説明する。本発明の第３実施形態の構成を図６から図１０に示す。
図６は３つの遅延セル５３(Delaycell)により組成されるリング発振器５２(Ring Oscillator)であり、図７は各遅延セル５３のサンプル回路であり、リング発振器５２及び遅延セル５３の構成は本発明の重点ではなく、ここでは構造の細部について説明するわけではない。
【００２１】
図８は本発明のノイズ除去回路のサンプル回路図であり、図９は本発明のノイズ除去回路に接続されるリング発振器５２の形態である。この好ましい実施形態では、前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のドレイン電極１４はそれぞれもう一方のゲート電極１５に接続されて交差結合１７を形成させ、前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のドレイン電極１４とゲート電極１５との間には１つの抵抗器２２がそれぞれ跨設され、前記抵抗器２２はインピーダンス素子２０として用いられ、前記交差結合１７にノイズ増幅及び元の信号の反転効果を与える。前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のゲート電極１５には第一反転増幅器３１１及び第二反転増幅器３１２が更にそれぞれ設けられ、前記交差結合１７を経由させた後に反転される発振信号及び増幅されるノイズを再び反転させる。最後に前記第一Ｎタイプ電界効果トランジスタ１２及び第二Ｎタイプ電界効果トランジスタ１３のドレイン電極１４の信号を前記第一反転増幅器３１１及び第二反転増幅器３１２により直接反転させた後の信号を加算させてノイズを除去させる。
【００２２】
ノイズ抑制の結果の数値は図１０を示すように、本発明に係るノイズ除去回路が装設されない場合の位相ノイズは約-７９.８ｄＢｃ／Ｈｚ@１００ｋＨｚである。更に本発明のノイズ除去回路を装設させた後には位相ノイズを-８６.７６ｄＢｃ／Ｈｚ@１００ｋＨｚまで低下させる事が出来る。 
【００２３】
上述した通りに、本発明は電界効果トランジスタの信号の反転効果に加え、前記電界効果トランジスタのドレイン電極とゲート電極との間に接続されるインピーダンス素子により、少ない部材によりノイズの影響の無い中で発振信号を反転させる効果を達成させる。反転回路及び加算回路を利用し、元の発振信号及び反転後の発振信号を反転させて加算させ、位相ノイズの除去効果も達成させる。
【００２４】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００２５】
１０      電界効果トランジスタ        
１１      Ｎタイプ電界効果トランジスタ        
１２      第一Ｎタイプ電界効果トランジスタ        
１３      第二Ｎタイプ電界効果トランジスタ        
１４      ドレイン電極        
１５      ゲート電極        
１６      ソース電極        
１７      交差結合        
２０      インピーダンス素子        
２１      インダクタンス        
２２      抵抗器        
３０      反転回路        
３１      反転増幅器        
３１１    第一反転増幅器        
３１２    第二反転増幅器        
４０      加算回路        
５０      発振器        
５１      インダクタンス−キャパシティ共振回路        
５２      リング発振器        
５３      遅延セル        
６０      第一ハイパスフィルタ        
６０１    第二ハイパスフィルタ        
６１      第一キャパシティ        
６２      第二キャパシティ        
６３      第一抵抗器        
６４      第二抵抗器        
６５      第一ソース電極        
６６      第二ソース電極        
７０      第一電界効果トランジスタ        
７１      第二電界効果トランジスタ        
７２      螺旋インダクタンス        
７３      可変容量ダイオード   
【図１】
2014011799.tif 000022
【図２】
2014011799.tif 000023
【図３】
2014011799.tif 000024
【図４】
2014011799.tif 000025
【図５】
2014011799.tif 000026
【図６】
2014011799.tif 000027
【図７】
2014011799.tif 000028
【図８】
2014011799.tif 000029
【図９】
2014011799.tif 000030
【図１０】
2014011799.tif 000031