(57)【要約】【課題】伝送線路において伝送される信号について発生する遅延を抑制できる受信装置を提供する。【解決手段】第１インピーダンス制御部１２は、伝送線路２を介して送信された信号の波形が立ち上がる方向に変化したことを検知すると、入力インピーダンスを一定期間だけ増大させてから、通常の値に復帰させ、第２インピーダンス制御部１３は、第１インピーダンス制御部１２が作用した後に、入力インピーダンスを一定期間だけ減少させてから通常の値に復帰させる。【選択図】図１
2014011776.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路（２，３Ｈ，３Ｌ）を介して送信され、ハイ，ローの二値レベルに変化する信号を受信する受信回路（１１）と、
前記信号の波形が立ち上がる方向に変化したことを検知すると、入力インピーダンスを一定期間だけ増大させてから、通常の値に復帰させる第１インピーダンス制御手段（１２，２６，４３，４５）と、
この第１インピーダンス制御手段が作用した後、入力インピーダンスを一定期間だけ減少させてから、前記通常の値に復帰させる第２インピーダンス制御手段（１３）とを備えることを特徴とする受信装置。
【請求項２】
前記第２インピーダンス制御手段は、前記受信回路に対して並列に接続される抵抗素子（１９Ｒ）と常開型のスイッチ回路（１９Ｓ）との直列回路を備え、前記入力インピーダンスを減少させる際には、前記スイッチ回路をオフからオンに切り換えることを特徴とする請求項１記載の受信装置。
【請求項３】
前記第１インピーダンス制御手段（１２）は、前記信号の電圧を検知する電圧検知部（１６）を備え、前記電圧が所定の閾値を超えると、前記入力インピーダンスを一定期間だけ増大させることを特徴とする請求項１又は２記載の受信装置。
【請求項４】
前記第１インピーダンス制御手段（２６）は、前記伝送線路に流れる電流を検知する電流検知部（２２）を備え、前記電流が所定の閾値を超えると、前記入力インピーダンスを一定期間だけ増大させることを特徴とする請求項１又は２記載の受信装置。
【請求項５】
前記第１インピーダンス制御手段（１２，２６）は、前記伝送線路（３Ｈ）に挿入される抵抗素子（１７Ｒ）と常閉型のスイッチ回路（１７Ｓ）との並列回路を備え、前記入力インピーダンスを増大させる際には、前記スイッチ回路をオンからオフに切り換えることを特徴とする請求項１ないし４の何れかに記載の受信装置。
【請求項６】
前記第１インピーダンス制御手段（４３）は、前記受信回路に内蔵される容量成分（１５）に直列に接続される、抵抗素子（４２Ｒ）と常閉型のスイッチ回路（４２Ｓ）との並列回路（４２）を備え、前記入力インピーダンスを増大させる際には、前記スイッチ回路をオンからオフに切り換えることを特徴とする請求項１ないし４の何れかに記載の受信装置。
【請求項７】
前記受信回路が前記伝送線路の終端に位置するノードであり、
前記第１インピーダンス制御手段（４５）は、前記受信回路に接続される終端回路（１４）に直列に接続される、抵抗素子（４２Ｒ）と常閉型のスイッチ回路（４２Ｓ）との並列回路（４２）を備え、前記入力インピーダンスを増大させる際には、前記スイッチ回路をオンからオフに切り換えることを特徴とする請求項１ないし４の何れかに記載の受信装置。
【請求項８】
前記第２インピーダンス制御手段は、第１インピーダンス制御手段が作用した後、１ビットのデータが伝送される期間以内に前記入力インピーダンスを減少させることを特徴とする請求項１ないし７の何れかに記載の受信装置。
【請求項９】
伝送線路（２）を介して送信され、ハイ，ローの二値レベルに変化する信号を受信する受信回路（１１）と、
前記伝送線路に接続され、前記信号の波形が立ち上がる方向に変化したことを検知すると、信号を送信する補助駆動回路（５２）と、
この補助駆動回路が前記信号を送信した後、入力インピーダンスを一定期間だけ減少させてから、前記通常の値に復帰させるインピーダンス制御手段（１３）とを備えることを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送線路を介して送信された信号を受信する受信回路の入力インピーダンスを変化させるように制御する受信装置に関する。
【背景技術】
【０００２】
通信に使用される伝送線路は、線路長が長くなり、伝送線路に接続される通信ノードの数が増えるほど容量が増加する。そして、伝送線路において送信される信号の波形は、伝送線路に付帯する容量が増加すると、立上り時間や立下り時間に遅延を生じる。したがって、通信を成立させるには、線路長や接続ノード数を制限するか、若しくは伝送線路の途中に中継器を挿入して信号の遅延を抑制する必要がある。
【０００３】
しかし、伝送線路に中継器を導入すればその分だけコストアップするため、それに替えて、受信ノード側で何らかの対策を施すことができれば望ましい。関連する技術として、例えば特許文献１には、受信側で実際に信号波形が変化する状態に応じて、波形歪みを抑制する機能を備えた受信装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２３２４９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、専ら信号波形のオーバーシュートやアンダーシュート，すなわち信号の反射を抑制することを目的としており、信号波形の立上りや立下りについて発生する遅延時間を抑制することについては、全く着目していない。
本発明は上記事情に鑑みてなされたものであり、その目的は、伝送線路において伝送される信号について発生する遅延を抑制できる受信装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の受信装置によれば、第１インピーダンス制御手段は、伝送線路を介して送信された信号の波形が立ち上がる方向に変化したことを検知すると、入力インピーダンスを一定期間だけ増大させてから、通常の値に復帰させる。この作用により、受信信号の波形の立上りがより急峻に変化する。そして、第２インピーダンス制御手段は、第１インピーダンス制御手段が作用した後に、入力インピーダンスを一定期間だけ減少させてから通常の値に復帰させる。この作用により、受信信号の波形の立下りの変化もより急峻になる。したがって、信号波形の鈍りを総じて抑制することができ、伝送線路を介して行う通信を、中継器等を用いることなく安定して行うことが可能となる。
【図面の簡単な説明】
【０００７】
【図１】第１実施例であり、受信ノードの構成を要部について示す図
【図２】受信処理を示すフローチャート
【図３】受信信号波形のシミュレーション結果を示す図
【図４】シミュレーションに使用したネットワーク構成を示す図
【図５】（ａ）は第２実施例を示す図１相当図、（ｂ）は抵抗値切り換え回路の抵抗値が変化する状態を示す図
【図６】（ａ）は図３相当図、（ｂ）は（ａ）に対応して受信ノードに流れる電流の変化をシミュレートした図
【図７】伝送線路の支線に接続される受信ノードに適用した場合の図６相当図
【図８】第３実施例を示す図５（ａ）相当図
【図９】図６相当図
【図１０】第４実施例を示す図８相当図
【図１１】第５実施例を示す図８相当図
【図１２】第６実施例を示す図８相当図
【図１３】第７実施例であり、第５実施例の補助ドライバを使用した応用例を示す図
【発明を実施するための形態】
【０００８】
（第１実施例）
以下、本発明を一対の信号線により差動信号を伝送する通信ネットワークに適用した第１実施例について説明する。ここでは一例としてＣＡＮ（Controller Area Network）への適用を想定している。図４において、通信ネットワーク１は、複数の通信ノードが、ツイストペア線で構成される伝送線路２をなす本線３及び支線４を介して接続されている。本線３の図中左端には送信ノード５が接続され、右端には受信ノード６が接続され、本線３の途中にはＨＵＢ７が挿入されている。送信ノード５とＨＵＢ７との間を接続する本線３ａの線路長，並びにＨＵＢ７と受信ノード６との間を接続する本線３ｂの線路長は、何れも１６．５ｍである。
【０００９】
また、ＨＵＢ７には２２本の支線４が接続されており、これらの一端にはそれぞれ受信ノード８が接続されており、支線４の線路長は何れも２ｍである。そして、送信ノード５より送信した差動信号を受信ノード６（受信装置）で受信した際の波形を、以下に述べる条件でシミュレーションした。
【００１０】
図１において、本線３ｂにおける一対の通信バス３Ｈ（Bus＿high），３Ｌ（Bus＿low）間には、受信回路の一部を構成する差動アンプ１１が接続されており、差動アンプ１１は、通信バス３Ｈ，３Ｌの差動電圧に応じた信号を図示しない次段の回路に出力する。差動アンプ１１の入力側には、第１インピーダンス制御部１２（第１インピーダンス制御手段）と、第２インピーダンス制御部１３（第２インピーダンス制御手段）とが配置されており、両者の間を接続している通信バス３Ｈ，３Ｌ間には、終端抵抗１４及びコンデンサ１５が接続されている。ここで、終端抵抗１４の抵抗値は例えば１２０Ωである。また、コンデンサ１５は、受信ノード６が有している容量（例えば１００ｐＦ）をシミュレートしたものである。
【００１１】
第１インピーダンス制御部１２は、通信バス３Ｈ，３Ｌ間に接続されるスイッチ制御部（電圧検知部）１６と、通信バス３Ｈ側に挿入されている抵抗値切換部１７とで構成されている。抵抗値切換部１７は、抵抗素子１７Ｒ及び常閉型スイッチ回路１７Ｓの並列回路であり、スイッチ回路１７Ｓのオンオフ制御は、スイッチ制御部１６が出力する制御信号によって行われる。抵抗素子１７Ｒの抵抗値は、例えば１ｋΩである。
【００１２】
第２インピーダンス制御部１３は、通信バス３Ｈ，３Ｌ間に接続されるスイッチ制御部１８と、抵抗値切換部１９とで構成されている。抵抗値切換部１９は、常開型スイッチ回路１９Ｓ及び抵抗素子１９Ｒの直列回路であり、スイッチ回路１９Ｓのオンオフ制御は、スイッチ制御部１８が出力する制御信号によって行われる。尚、スイッチ制御部１６，１８は、例えば差動増幅回路とコンパレータとの組み合わせで構成されている。また、スイッチ制御部１６が出力するスイッチ制御信号は、スイッチ制御部１８にも入力されている。
【００１３】
次に、本実施例の作用について説明する。図２において、第１インピーダンス制御部１２のスイッチ制御部１６は、通信バス３Ｈ，３Ｌにより伝送される信号（差動電圧）の状態を監視している（Ｓ１）。受信信号の波形は、非ドライブ状態であるレセッシブからドライブ状態であるドミナントに移行する際に立ち上がるので、差動電圧を監視すれば前記波形が立ち上がる方向への変化を開始したことを検出できる。その立上りの開始を検出すると（Ｓ２：ＹＥＳ）、スイッチ制御部１６は、抵抗値切換部１７にスイッチＯＦＦ信号（制御信号）を出力する（Ｓ３）。
【００１４】
すると、抵抗値切換部１７のスイッチ回路１７Ｓがオフするので、受信ノード６の入力インピーダンスは抵抗素子１７Ｒの抵抗値の分だけ上昇する（Ｓ４；高インピーダンス）。続いて、スイッチ制御部１６は、受信差動信号がドミナントレベルを判定するための閾値（例えば１．５Ｖ）以上になると（Ｓ５：ＹＥＳ）、抵抗値切換部１７にスイッチＯＮ信号を出力する（Ｓ６）。すると、スイッチ回路１７Ｓがオンして抵抗素子１７Ｒが短絡されるので、受信ノード６の入力インピーダンスは低下する（Ｓ７）。
【００１５】
次に、第２インピーダンス制御部１３側の制御内容に移行する。ここで、スイッチ制御部１６が出力するスイッチ制御信号が例えばハイレベルでスイッチ回路１７Ｓをオフさせるとする。このとき、上記スイッチ制御信号によりスイッチ回路１７Ｓをオフ→オン→オフに変化させることにより、スイッチ制御信号の立下りエッジが与えられることで、スイッチ制御部１８はイネーブルとなり、以下の動作を開始する。
【００１６】
スイッチ制御部１８は、ドミナントレベルにある受信差動信号の状態を観測し（Ｓ８）、その時点でステップＳ５と同じ閾値以上であれば（Ｓ９：ＹＥＳ）、待機時間の経過を待つ（Ｓ１０）。ここで、上記待機時間は、０ｓ以上で、ＣＡＮの信号送信レートにおいて１ビットのデータ送信時間（例えば、５００ｋｂｐｓであれば２μｓ）以内となるように設定する。そして、待機時間が経過すれば（ＹＥＳ）、抵抗値切換え部１９にスイッチＯＮ信号を出力する（Ｓ１１）。すると、通信バス３Ｈ，３Ｌ間に抵抗素子１９Ｒが接続されて、受信ノード６の入力インピーダンスは低下する（Ｓ１２）。
尚、ステップＳ１０において待機時間の経過を待たずとも（すなわち、待機時間が０ｓ）、少なくとも受信回路がデータ値「１，０」の判定を行うサンプリングポイントにおいて、受信差動信号がドミナントレベルを維持していれば問題ない。
【００１７】
ここで、受信差動信号が未だドミナントレベルを示しており、信号波形が立下りを示す前の段階で入力インピーダンスを低下させても、ステップＳ１０において、受信データの「１，０」を判定するサンプリングポイントは経過しているので、データの受信に影響はない。実際に信号波形が立下りを示すように変化すると、入力インピーダンスが低下していることで立下りはより急峻になる。それから、スイッチ制御部１８は、受信差動信号がレセッシブレベルを判定するための閾値（例えば０．５Ｖ）以下になると（Ｓ１３：ＹＥＳ）、抵抗値切換え部１９にスイッチＯＦＦ信号を出力する（Ｓ１４）。すると、通信バス３Ｈ，３Ｌ間より抵抗素子１９Ｒが切り離されて接続されて、受信ノード６の入力インピーダンスは上昇する（Ｓ１５）。
【００１８】
図３に示すように、第１及び第２インピーダンス制御部１２及び１３がない場合に比較して、受信データ波形の立上り，立下り双方の傾きが急峻となる結果、信号の伝送時間が約２００ｎｓ短縮されている。尚、図中に、図２のフローチャートにおける処理タイミングと、スイッチ回路１７Ｓ，１９Ｓのオフ，オンタイミングを併せて示している。
【００１９】
以上のように本実施例によれば、第１インピーダンス制御部１２は、伝送線路２を介して送信された信号の波形が立ち上がる方向に変化したことを検知すると、入力インピーダンスを一定期間だけ増大させてから、通常の値に復帰させ、第２インピーダンス制御部１３は、第１インピーダンス制御部１２が作用した後に、入力インピーダンスを一定期間だけ減少させてから通常の値に復帰させるようにした。したがって、信号波形の鈍りを総じて抑制することができ、伝送線路を介して行う通信を、中継器等を用いることなく安定して行うことが可能となる。
【００２０】
そして、第１インピーダンス制御部１２は、抵抗素子１７Ｒ及び常閉型スイッチ回路１７Ｓの並列回路からなる抵抗値切換部１７を備え、スイッチ制御部１６により受信信号である差動電圧を検知し、その差動電圧が所定の閾値を超えると、スイッチ回路１７Ｓをオンからオフに切り換えて入力インピーダンスを一定期間だけ増大させるようにした。したがって、簡単な構成により、受信号波形が立ち上がる期間に入力インピーダンスを増大させることができる。
【００２１】
また、第２インピーダンス制御部１３は、差動アンプ１１に対して並列に接続されると常開型のスイッチ回路１９Ｓと抵抗素子１９Ｒとの直列回路である抵抗値切換部１９を備え、入力インピーダンスを減少させる際には、第１インピーダンス制御部１２が動作した後、１ビットのデータが伝送される期間以内にスイッチ回路１９Ｓをオフからオンに切り換えるようにした。したがって、簡単な構成により、受信号波形が立ち下がる期間に入力インピーダンスを低下させることができる。
【００２２】
（第２実施例）
図５（ａ）に示す受信ノード２１（受信装置）は、受信ノード６に、電流検知部２２及び制御ロジック部２３を加えて構成されている。また、第１実施例のスイッチ制御部１６を電圧検知部２４として、これらがスイッチ制御部２５を構成している。電流検知部２２は通信バス３Ｈに挿入され、例えば電流トランスなどで構成されており、通信バス３Ｈに流れる電流が所定の閾値（例えば０．３Ａ）を超えると、制御ロジック部２３にスイッチ回路１７ＳのＯＦＦ信号を出力させる。図５（ｂ）に示すように、通信バス３Ｈに流れる電流が閾値以下であれば、抵抗値切り換え回路１７の抵抗値は、スイッチ回路１７Ｓのオン抵抗に相当する１ｍΩとなっている。そして、通信バス３Ｈに流れる電流が閾値を超えると、スイッチ回路１７Ｓがオフすることで上記抵抗値は１ｋΩとなる。
【００２３】
また、図２におけるステップＳ５の処理は、第１実施例と同様に電圧検知部２４よって行われる。すなわち、電流検知部２２は、制御ロジック部２３に対してスイッチ回路１７Ｓのオフ信号を出力させるためのセット信号を出力し、電圧検知部２４制御ロジック部２３に対してリセット信号を出力する。そして、抵抗値切換部１７とスイッチ制御部２５とが第１インピーダンス制御部２６（第１インピーダンス制御手段）を構成している。
【００２４】
図６は、第１インピーダンス制御部２６の作用だけをシミュレーションした結果であり、（ａ）に示すように、第１インピーダンス制御部２６がない場合（破線）に比較して、受信データ波形の立上りの傾きが急峻となっている。図６（ｂ）は、受信ノード２１に流れる電流をシミュレートしたもので、第１インピーダンス制御部２６を設けることで電流値が大きく減少している。また図７は、支線４に接続される受信ノードに適用した場合（終端抵抗１４が接続されていない）を示すが、同様に受信データ波形の立上りの傾きが急峻となっている。
【００２５】
以上のように第２実施例によれば、第１インピーダンス制御部２６は、伝送線路２に流れる電流を検知する電流検知部２２を備え、その電流が所定の閾値を超えると、入力インピーダンスを一定期間だけ増大させるので、この場合も第１実施例と同様の効果が得られる。
【００２６】
（第３実施例）
図８に示す受信ノード３１（受信装置）は、第２実施例の受信ノード２１より電圧検知部２４を削除し、制御ロジック部２３に替わる制御ロジック部３２を配置したものである。制御ロジック部３２は、例えばタイマ（デジタル，アナログ何れの構成でも良い）を内蔵しており、電流検知部２２よりセット信号が与えられると、一定時間（例えば０．３μｓ）の経過後上記セット信号を自動的にリセットするように構成されている。そして、電流検知部２２及び制御ロジック部３２がスイッチ制御部３３を構成しており、抵抗値切換部１７とスイッチ制御部３３とが第１インピーダンス制御部３４を構成している。受信作動信号の波形と受信ノード３１に流れる電流は図９に示すようになり、受信データ波形の立上りの傾きが急峻となっている。以上のように構成される第３実施例による場合も、第２実施例と同様の効果が得られる。
【００２７】
（第４実施例）
図１０に示す受信ノード（受信装置）４１は、第３実施例の受信ノード３１より抵抗値切換部１７を削除し、通信バス３Ｈと、コンデンサ１５との間に抵抗素子４２Ｒ及び常閉型のスイッチ回路４２Ｓの並列回路からなる抵抗値切り換え回路４２を接続したものである。そして、スイッチ制御部３３によりスイッチ回路４２Ｓのオンオフを制御する。この場合、抵抗値切換部４２とスイッチ制御部３３とが第１インピーダンス制御部４３（第１インピーダンス制御手段）を構成している。
【００２８】
次に、第４実施例の作用について説明する。スイッチ制御部３３は第３実施例と同様に動作し、抵抗値切り換え回路４２のスイッチ回路４２Ｓは、ハイレベルの制御信号が与えられている期間だけオフとなる。したがって、その期間は抵抗素子４２Ｒがコンデンサ１５に直列に接続されることになり、受信ノード４１の入力インピーダンスが一時的に増大して受信信号波形の立上りを急峻にするよう作用する。以上のように構成される第４実施例による場合も、第３実施例と同様の効果が得られる。
【００２９】
（第５実施例）
第１〜第４実施例において、終端回路は終端抵抗１４のみで示していたが、図１１に示す受信ノード４４ではより実態的に、終端抵抗１４ａ及び１４ｂの直列回路と、これらの拠点とグランドとの間に接続されるコンデンサ１４ｃとで示している。尚、終端抵抗１４ａ及び１４ｂの直列抵抗値が１２０Ωとなっている。そして、第４実施例の抵抗値切り換え回路４２を終端回路１４と直列に接続しており、これらが第１インピーダンス制御部４５を構成している。
【００３０】
第５実施例の場合も、スイッチ制御部３３は、第３，第４実施例と同様に動作し、抵抗値切り換え回路４２のスイッチ回路４２Ｓは、ハイレベルの制御信号が与えられている期間だけオフとなる。そして、当該期間は、終端回路１４を含む終端抵抗値が抵抗素子４２Ｒの分だけ上昇するので、受信ノード４４の入力インピーダンスが一時的に増大して受信信号波形の立上りを急峻にするよう作用する。以上のように構成される第５実施例による場合も、第３，第４実施例と同様の効果が得られる。
【００３１】
（第６実施例）
図１２に示す受信ノード５１は、第１実施例の受信ノード６より抵抗値切換部１７を削除し、通信バス３Ｈ，３Ｌの間に補助ドライバ５２（補助駆動回路）を接続したものである。そして、スイッチ制御部１６は、機能は同一で名称が異なる補助ドライバ制御部５３（補助駆動回路）としている。補助ドライバ５２は、送信ノードが備えているドライバと同じ機能であり、通信バス３Ｈ，３Ｌを駆動して差動信号を出力するもので、補助ドライバ制御部５３よりトリガ信号（第１実施例において、スイッチ回路１７Ｓに出力した制御信号と同じもの）が与えられると、通信バス３Ｈ，３Ｌをドミナントレベルに駆動する。
【００３２】
すなわち、補助ドライバ５２は、図示しない他の送信ノードが通信バス３Ｈ，３Ｌをドミナントレベルに駆動しようとするタイミングに併せて、自身もドミナントレベルの信号を出力する。これにより、通信バス３Ｈ，３Ｌをドライブする能力が補助されるので、受信信号波形の立上りを急峻にすることができる。
【００３３】
（第７実施例）
第６実施例の補助ドライバ５２及び補助ドライバ制御部５３は、必ずしも各受信ノードが個別に内蔵する必要がなく、例えば図１３に示すように、共通の伝送線路６１に、例えば１つの送信ノード６２と、複数の受信ノード６３ａ,６３ｂ，…が接続されているとする。この時、伝送線路６１に、補助ドライバ５２及び補助ドライバ制御部５３からなる補助ドライバノード６４を１つだけ接続しても良い。
【００３４】
そして、各受信ノード６３ａ,６３ｂ，…は、第２インピーダンス制御部１３を個別に内蔵する。またこの場合、第２インピーダンス制御部１３が、受信信号波形の立下りについてインピーダンス制御を行うタイミングは、例えば差動アンプ１１の出力信号をトリガとして、１ビットデータの出力期間に応じて（ドミナントレベルのドライブ期間）自律的に決定するように構成する。この様に通信システムを構成することもできる。
【００３５】
本発明は上記した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
電圧検知部として、受信回路を構成する差動アンプを利用しても良い。そして、スイッチ制御部１８の機能を、受信回路において受信データのビット判定を行う部分に持たせても良い。
第１，第２インピーダンス制御部のスイッチ制御部を、一体の制御部として構成しても良い。
第２インピーダンス制御部が、受信信号波形の立下りについてインピーダンス制御を行うタイミングは、１ビットデータの出力期間未満となる範囲で、適宜変更して良い。
ＣＡＮ以外の通信プロトコルに適用しても良い。また、差動信号を伝送するものに限らず、シングルエンド型の伝送線路に接続される受信装置に適用しても良い。
【符号の説明】
【００３６】
図面中、２は伝送線路、３Ｈ，３Ｌは通信バス（伝送線路）、６は受信ノード（受信装置）、１１は差動アンプ（受信回路）、１２は第１インピーダンス制御部（第１インピーダンス制御手段）、１３は第２インピーダンス制御部（第２インピーダンス制御手段）、１４は終端抵抗、１６はスイッチ制御部（電圧検知部）、１７Ｒは抵抗素子、１７Ｓはスイッチ回路、１８はスイッチ制御部、１９Ｓはスイッチ回路、１９Ｒは抵抗素子を示す。
【図１】
2014011776.tif 000003
【図２】
2014011776.tif 000004
【図３】
2014011776.tif 000005
【図４】
2014011776.tif 000006
【図５】
2014011776.tif 000007
【図６】
2014011776.tif 000008
【図７】
2014011776.tif 000009
【図８】
2014011776.tif 000010
【図９】
2014011776.tif 000011
【図１０】
2014011776.tif 000012
【図１１】
2014011776.tif 000013
【図１２】
2014011776.tif 000014
【図１３】
2014011776.tif 000015