(57)【要約】【課題】強電界に起因する不具合の発生を抑えることができるようにする。【解決手段】本技術の一側面の撮像素子は、入射した光の光電変換を行う複数のセンサ部と、センサ部から読み出された電荷を垂直方向に転送する、センサ部から電荷を読み出すゲート領域と、隣列への前記電荷の漏れを防ぐチャネルストップ領域と、ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域とを有する垂直転送部と、垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部とを備える。本技術は、CCDに適用することができる。【選択図】図８
2014075396.tif 000002
【特許請求の範囲】
【請求項１】
入射した光の光電変換を行う複数のセンサ部と、
前記センサ部から読み出された電荷を垂直方向に転送する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と、
前記ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域と
を有する垂直転送部と、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部と
を備える撮像素子。
【請求項２】
前記転送チャネル領域が、前記ゲート領域側の領域である第１の領域と、前記チャネルストップ領域側の領域である第２の領域とから構成される
請求項１に記載の撮像素子。
【請求項３】
前記転送チャネル領域が、前記第１の領域と前記第２の領域の間に形成された第３の領域をさらに有する
請求項２に記載の撮像素子。
【請求項４】
前記第３の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記第１の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より深く、前記第２の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅い
請求項３に記載の撮像素子。
【請求項５】
不純物は、ヒ素またはリンである
請求項１に記載の撮像素子。
【請求項６】
入射した光の光電変換を行うセンサ部を形成し、
前記センサ部から読み出された電荷を垂直方向に転送する垂直転送部を構成する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と
を形成し、
前記垂直転送部を構成する転送チャネル領域の前記ゲート領域側の領域を、前記チャネルストップ領域側の領域より浅い位置に、前記ゲート領域側の領域以外の領域を覆うパターンを有する第１のレジストを用いて、基板に対して垂直方向から不純物を注入することによって形成し、
前記転送チャネル領域の前記チャネルストップ領域側の領域を、前記チャネルストップ領域側の領域以外の領域を覆うパターンを有する第２のレジストを用いて、前記基板に対して垂直方向から不純物を注入することによって形成し、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部を形成する
撮像素子の製造方法。
【請求項７】
入射した光の光電変換を行うセンサ部を形成し、
前記センサ部から読み出された電荷を垂直方向に転送する垂直転送部を構成する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と
を形成し、
前記垂直転送部を構成する転送チャネル領域の前記ゲート領域側の領域を、前記チャネルストップ領域側の領域より浅い位置に、前記チャネルストップ領域側の領域以外の領域を覆うパターンを有するレジストを用いて、基板に対して斜め方向から不純物を注入することによって形成し、
前記転送チャネル領域の前記チャネルストップ領域側の領域を、前記レジストを用いて、前記基板に対して垂直方向から不純物を注入することによって形成し、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部を形成する
撮像素子の製造方法。
【請求項８】
入射した光を撮像素子に導くレンズ部と、
前記撮像素子と
を備え、
前記撮像素子が、
前記レンズ部により導かれた光の光電変換を行う複数のセンサ部と、
前記センサ部から読み出された電荷を垂直方向に転送する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と、
前記ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域と
を有する垂直転送部と、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部と
から構成される
撮像ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子、撮像素子の製造方法、および撮像ユニットに関し、特に、強電界に起因する不具合の発生を抑えることができるようにした撮像素子、撮像素子の製造方法、および撮像ユニットに関する。
【背景技術】
【０００２】
CCD(Charge Coupled Devices)等の撮像素子の小型化、多画素化の要求が高まってきており、画素の微細化が進んでいる。
【０００３】
画素の微細化に対応しつつ、PD(Photo Diode)の感度および飽和信号量Qsを確保するためには各画素を構成するPDの面積を広くする必要があり、これにより、垂直転送レジスタ（Vreg）の幅を狭めざるを得ない。CCDには、PDから読み出された電荷を垂直方向に転送する垂直転送レジスタと、垂直転送レジスタによって転送された電荷を水平方向に転送する水平転送レジスタがあり、画素の微細化のためには垂直転送レジスタの方の幅を狭める必要がある。
【０００４】
図１は、従来のCCDを構成する１つの画素と、画素から読み出された電荷を転送する垂直転送部の構成を示す平面図である。
【０００５】
画素１にはPD１１が設けられ、PD１１の上下と右側を囲むようにCS(Channel Stop)１２が形成される。垂直転送部２は、Vreg２１を挟んで右側にROG(Read Out Gate)２２が形成され、左側にCS２３が形成される。
【０００６】
図２は、図１のII−II断面図である。
【０００７】
Si基板上には、Vreg２１、ROG２２、およびCS２３のほぼ右半分を覆うようにゲート電極３１が設けられる。Si基板上には酸化膜等が積層して設けられるが、図２においては省略している。また、図１のCS１２の図示を省略している。他の断面図においても同様である。
【０００８】
図３は、図２の各位置におけるポテンシャルを示す図である。
【０００９】
ROG２２のポテンシャルであるROGφとCS２３のポテンシャルであるCSφの関係はCSφ < ROGφとなる。従って、Vreg２１−ROG２２間の電界EROGと、Vreg２１−CS２３間の電界ECSの関係はECS > EROGとなる。
【００１０】
図４は、図２の各構成を等化回路で示す図である。
【００１１】
図２のVreg２１は、電極３１とSi基板の空乏層端で挟まれた２つの容量CgとCsを直列接続したキャパシタンスモデルとして扱うことができる。Vreg２１−Si基板表面の電界は、キャパシタCgの電界Egで表される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平３−１１６８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように画素の微細化のためにはVreg２１の幅を狭める必要があるが、Vreg２１の幅はVreg２１の取扱電荷量Qvに影響を与えてしまう。Vreg２１の取扱電荷量Qvを確保するためにはキャパシタCgを大きくする必要があり、そのためには、不純物の注入量を増やすことによってVregφを深くするか、不純物をSi基板の浅い位置に注入する必要がある。
【００１４】
しかし、Vregφを深くした場合、周囲との電界（EROG, ECS）が大きくなってしまう。また、不純物をSi基板の浅い位置に注入した場合においてゲート電極３１に負バイアスを印加したとき、電界Egが大きくなってしまう。いずれの場合においても、暗電流や白線等の、強電界に起因する不具合を引き起こしてしまう可能性が高くなる。
【００１５】
Vreg２１の最良の形態としては、電界ECS, EROG, Egをなるべく小さくしつつ、キャパシタCgを大きくすることが望ましい。特に電界に関しては、電界が突出して大きい部分があると、その部分が不具合の発生箇所となってしまうため、電界の偏りを分散させて、電界が突出して大きくなる部分をなくすことが重要になる。
【００１６】
本技術はこのような状況に鑑みてなされたものであり、強電界に起因する不具合の発生を抑えることができるようにするものである。
【課題を解決するための手段】
【００１７】
本技術の一側面の撮像素子は、入射した光の光電変換を行う複数のセンサ部と、前記センサ部から読み出された電荷を垂直方向に転送する、前記センサ部から前記電荷を読み出すゲート領域と、隣列への前記電荷の漏れを防ぐチャネルストップ領域と、前記ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域とを有する垂直転送部と、前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部とを備える。
【００１８】
前記転送チャネル領域が、前記ゲート領域側の領域である第１の領域と、前記チャネルストップ領域側の領域である第２の領域とから構成されるようにすることができる。
【００１９】
前記転送チャネル領域に、前記第１の領域と前記第２の領域の間に形成された第３の領域をさらに設けることができる。
【００２０】
前記第３の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置を、前記第１の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より深く、前記第２の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くすることができる。
【００２１】
不純物が、ヒ素またはリンであるようにすることができる。
【００２２】
本技術の他の側面の撮像ユニットは、入射した光を撮像素子に導くレンズ部と、前記撮像素子とを備え、前記撮像素子が、前記レンズ部により導かれた光の光電変換を行う複数のセンサ部と、前記センサ部から読み出された電荷を垂直方向に転送する、前記センサ部から前記電荷を読み出すゲート領域と、隣列への前記電荷の漏れを防ぐチャネルストップ領域と、前記ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域とを有する垂直転送部と、前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部とから構成される。
【発明の効果】
【００２３】
本技術によれば、強電界に起因する不具合の発生を抑えることができる。
【図面の簡単な説明】
【００２４】
【図１】従来のCCDを構成する画素の構成を示す平面図である。
【図２】図１のII−II断面図である。
【図３】図２の各位置におけるポテンシャルを示す図である。
【図４】図２の各構成を等化回路で示す図である。
【図５】本技術の一実施形態に係る撮像装置の構成例を示すブロック図である。
【図６】図５の撮像素子の構成例を示す図である。
【図７】画素と垂直転送部の構成を示す平面図である。
【図８】図７のVIII−VIII断面図である。
【図９】不純物の深さ方向の濃度分布の例を示す図である。
【図１０】図８の各位置におけるポテンシャルを示す図である。
【図１１】図８の各構成を等化回路で示す図である。
【図１２】レジストパターンの例を示す図である。
【図１３】垂直転送部の製造工程の例を示す図である。
【図１４】垂直転送部の製造工程の例を示す、図１３に続く図である。
【図１５】画素と垂直転送部の他の構成を示す平面図である。
【図１６】レジストパターンの他の例を示す図である。
【図１７】垂直転送部の製造工程の他の例を示す図である。
【図１８】垂直転送部の製造工程の他の例を示す、図１７に続く図である。
【図１９】他の構成を有する垂直転送部の断面図である。
【発明を実施するための形態】
【００２５】
［撮像装置の構成例］
図５は、本技術の一実施形態に係る撮像装置の構成例を示すブロック図である。
【００２６】
撮像装置１０１は、撮像ユニット１１１、操作部１１２、制御部１１３、画像処理部１１４、表示部１１５、コーデック処理部１１６、および記録部１１７から構成される。撮像ユニット１１１は、レンズ部１３１、撮像素子１３２、およびA/D(Analog/Digital)変換部１３３から構成される。
【００２７】
撮像ユニット１１１のレンズ部１３１は、レンズ等の撮像光学系などから構成される。レンズ部１３１は、制御部１１３による制御に従って駆動し、被写体からの光を撮像素子１３２に導く。
【００２８】
撮像素子１３２は、CCDなどの固体撮像素子である。撮像素子１３２は、レンズ部１３１からの光の光電変換を行い、光の強度に応じた信号をA/D変換部１３３に出力する。
【００２９】
A/D変換部１３３は、撮像素子１３２から供給された信号に対してA/D変換を行い、画像信号を画像処理部１１４に出力する。
【００３０】
操作部１１２は、ボタンやタッチパネルなどより構成され、ユーザによる操作の内容を表す信号を制御部１１３に出力する。
【００３１】
制御部１１３は、操作部１１２から供給された信号に基づいて、撮像ユニット１１１、画像処理部１１４、表示部１１５、コーデック処理部１１６、および記録部１１７の各部を制御する。
【００３２】
画像処理部１１４は、A/D変換部１３３から供給された画像信号に対して、ホワイトバランス調整処理、デモザイク処理などの各種の画像処理を施す。画像処理部１１４は、画像処理を施すことによって得られた画像信号を表示部１１５とコーデック処理部１１６に出力する。
【００３３】
表示部１１５は液晶ディスプレイなどよりなり、画像処理部１１４から供給された画像信号に基づいて画像を表示する。
【００３４】
コーデック処理部１１６は、画像処理部１１４からの画像信号に対して符号化処理を施し、画像データを記録部１１７に供給する。
【００３５】
記録部１１７はメモリカードなどよりなり、コーデック処理部１１６から供給された画像データを記録する。
【００３６】
図６は、図５の撮像素子１３２の構成例を示す図である。
【００３７】
撮像素子１３２は、撮像部１５１、水平転送部１５２、およびFD(Floating Diffusion)部１５３から構成される。
【００３８】
撮像部１５１は、画素１６１と垂直転送部１６２から構成される。画素１６１はマトリクス状に配列され、画素１６１の各列に対して垂直転送部１６２が設けられる。
【００３９】
画素１６１は、入射した光の光電変換を行い、光電変換を行うことによって得られた電荷を蓄積する。画素１６１に蓄積された電荷は、対応する垂直転送部１６２により読み出される。
【００４０】
垂直転送部１６２は、画素１６１から読み出した電荷を垂直方向に転送し、水平転送部１５２に出力する。
【００４１】
水平転送部１５２は、垂直転送部１６２から転送されてきた電荷を水平方向に転送する。水平転送部１５２により転送された電荷はFD部１５３に出力される。
【００４２】
FD部１５３は、水平転送部１５２から供給された電荷を電圧に変換し、電圧の変化に応じた信号をA/D変換部１３３に出力する。
【００４３】
［画素の構成例］
図７は、図６において破線で囲んで示す、１つの画素１６１と、それに対応する垂直転送部１６２の構成を示す平面図である。
【００４４】
画素１６１にはセンサ部としてのPD１７１が設けられ、PD１７１の上下と右側を囲むようにCS(Channel Stop)１７２が形成される。PD１７１は、光電変換を行い、光電変換を行うことによって得られた電荷を蓄積する。CS１７２は、PD１７１に蓄積された電荷が隣列の画素に入り込むのを防ぐ。
【００４５】
垂直転送部１６２は、Vreg（垂直転送レジスタ）１８１を挟んで右側にROG(Read Out Gate)１８２が形成され、左側にCS１８３が形成される。
【００４６】
Vreg１８１は、ROG１８２によって読み出された電荷を垂直方向に転送する。図７の例においては、Vreg１８１は、Vreg_R１８１ＡとVreg_L１８１Ｂの２列の転送チャネル領域からなる構造であるDouble Stripe構造を有している。Vreg_R１８１ＡはROG１８２側の転送チャネル領域であり、Vreg_L１８１ＢはCS１８３側の転送チャネル領域である。
【００４７】
ROG１８２は読み出しゲートを形成し、PD１７１に蓄積された電荷を所定のタイミングで読み出す。CS１８３は、Vreg１８１に読み出された電荷が隣列の画素に入り込むのを防ぐ。
【００４８】
図８は、図７のVIII−VIII断面図である。
【００４９】
Si基板上には、Vreg１８１、ROG１８２、およびCS１８３のほぼ右半分を覆うようにゲート電極１９１が設けられる。PD１７１、Vreg１８１はＮ型不純物によって形成され、ROG１８２、CS１８３はＰ型不純物によって形成される。
【００５０】
図８に示すように、Vreg１８１を構成するVreg_R１８１ＡとVreg_L１８１Ｂは、それぞれ接するように、かつ、深さが異なるように形成される。Si基板表面を基準として、ROG１８２側にあるVreg_R１８１Ａは、CS１８３側にあるVreg_L１８１Ｂより浅い位置に形成される。
【００５１】
図９は、Vreg_R１８１ＡとVreg_L１８１Ｂを構成する不純物の深さ方向の濃度分布の例を示す図である。Vreg１８１を含む図８の各構成は不純物の濃度に応じた広がりを有する形で形成されている。
【００５２】
曲線＃１はVreg_R１８１Ａを構成する不純物の深さ方向の濃度分布を表し、曲線＃２はVreg_L１８１Ｂを構成する不純物の深さ方向の濃度分布を表す。Vreg_R１８１Ａを構成する不純物の深さ方向の濃度分布のピーク位置である位置Ｐ１は、Vreg_L１８１Ｂを構成する不純物の深さ方向の濃度分布のピーク位置である位置Ｐ２より浅い位置になる。
【００５３】
このように、ROG１８２側にあるVreg_R１８１Ａは、CS１８３側にあるVreg_L１８１Ｂより浅い位置に形成される。Si基板表面から浅いほどポテンシャルは深くなるから、Vreg１８１のポテンシャルは、ROG１８２側とCS１８３側とで差が生じ、ROG１８２側の方が深くなる。
【００５４】
図１０は、図８の各位置におけるポテンシャルを示す図である。
【００５５】
Vreg_R１８１ＡがVreg_L１８１Ｂより浅い位置に形成されることによって、Vreg１８１のROG１８２側のポテンシャルとCS１８３側のポテンシャルには差が生じ、ROG１８２側のポテンシャルの方が深くなる。Vreg１８１のROG１８２側のポテンシャルはVreg_R１８１Ａのポテンシャルであり、Vreg１８１のCS１８３側のポテンシャルはVreg_L１８１Ｂのポテンシャルである。
【００５６】
PD１７１から電荷を読み出す際にROG１８２において変調を行う必要があるため、ROG１８２のポテンシャルであるROGφとCS１８３のポテンシャルであるCSφの関係は、図３の場合と同様にCSφ < ROGφとなる。例えば、CSφとROGφの差と同程度の差がVreg１８１のROG１８２側のポテンシャルとCS１８３側のポテンシャルとで生じるようにVreg_R１８１Ａの深さが調整される。CS１８３側にあるVreg_L１８１Ｂが図２のVreg２１と同じ深さに形成されているとすると、ROG１８２側にあるVreg_R１８１Ａが、図２のVreg２１より浅い位置に形成されることになる。
【００５７】
これにより、CSφを基準としたVreg１８１のCS１８３側のポテンシャルと、ROGφを基準としたVreg１８１のROG１８２側のポテンシャルとをほぼ一致させることができ、ECS ≒ EROGを実現することができる。ECSはVreg１８１−CS１８３間の電界であり、EROGはVreg１８１−ROG１８２間の電界である。Vreg１８１−ROG１８２間の電界とVreg１８１−CS１８３間の電界の差を抑えることにより、電界の偏りをなくし、強電界に起因する不具合の発生を抑えることが可能になる。
【００５８】
図１１は、図８の各構成を等化回路で示す図である。
【００５９】
Vreg１８１のキャパシタCg’は、Vreg１８１がDouble Stripe構造を有していることによって、Cg’ = Cg_VregR + Cg_VregLとして表される。Cg_VregRはVreg１８１のROG１８２側の容量（Vreg_R１８１Ａの容量）であり、Cg_VregLはVreg１８１のCS１８３側の容量（Vreg_L１８１Ｂの容量）である。
【００６０】
Vreg_R１８１Ａを浅い位置に形成することによって、図２のVreg２１のROG２２側の容量と較べてCg_VregRを大きくすることができ、その分だけ、Cg’全体を大きくすることができる。すなわち、図２に示す従来の構成を採用した場合のキャパシタをCgとすると、Cg’ = Cg_VregR + Cg_VregL > Cgを実現することができ、Vreg１８１の取扱電荷量Qvを大きくすることが可能になる。
【００６１】
このように、Vreg_R１８１Ａを浅い位置に形成することによって、電界の偏りをなくし、強電界に起因する不具合を抑えることができるとともに、取扱電荷量Qvを大きくすることができる。
【００６２】
なお、ROG側のポテンシャルをCS側のポテンシャルに対して深くする方法として、Vregの不純物をROG側に寄せる方法が考えられる。しかしながら、画素の微細化が進んだ状態ではROGの不純物濃度が濃くなっているため、Vregの不純物をROG側に寄せても打ち消しあってしまい、結局、ROG側のポテンシャルが深くならない。また、希望するポテンシャルを実現させるためにはVregの不純物濃度を増やさねばならず、欠陥が多くなってしまう。
【００６３】
さらに、垂直転送レジスタを２列の領域に分けてVregφに差をつけることについては上記特許文献１に記載されているが、特許文献１に記載の技術は、CS側のポテンシャルをROG側のポテンシャルに対して深くするものである。この場合、ECS >> EROGとなってしまい、CS側で強電界に起因する不具合が発生する可能性が大きくなってしまう。また、垂直転送レジスタを構成する２列の領域にEnergy差をつけることについては記載されておらず、特許文献１に記載の技術によってはCgを効果的に増大させることができない。
【００６４】
［垂直転送部１６２の製造工程について］
図１２は、垂直転送部１６２の製造に用いられるレジストパターンの例を示す図である。
【００６５】
Vreg_R１８１ＡとVreg_L１８１ＢからなるVreg１８１をSi基板に形成する場合、図１２Ａに実線で示すレジストパターン２０１と、図１２Ｂに実線で示すレジストパターン２０２の２つのレジストパターンが用いられる。レジストパターン２０１は、上方から見たときにVreg_R１８１Ａを形成する部分以外の部分を覆うパターンを有し、Vreg_R１８１Ａの形成時に用いられる。レジストパターン２０２は、上方から見たときにVreg_L１８１Ｂを形成する部分以外の部分を覆うパターンを有し、Vreg_L１８１Ｂの形成時に用いられる。
【００６６】
図１３および図１４は、垂直転送部１６２の製造工程の例を示す図である。
【００６７】
図１３の上段は、PD１７１、ROG１８２、およびCS１８３を形成済みの状態を示す。PD１７１、ROG１８２、およびCS１８３についても、それぞれ所定のパターンのレジストを用いて不純物を注入することによって形成される。
【００６８】
この状態においてVreg_R１８１Ａを形成する場合、図１３の中段に示すように、レジストパターン２０１がSi基板上に形成される。レジストパターン２０１が形成された後、図１３の下段の矢印Ａ１で示すように、Si基板に対して垂直方向にＮ型不純物が注入され、Vreg_R１８１Ａが形成される。Ｎ型不純物は例えばヒ素やリンである。
【００６９】
Vreg_R１８１Ａが形成され、レジストパターン２０１が剥離された後、図１４の上段に示すように、レジストパターン２０２がSi基板上に形成される。レジストパターン２０２が形成された後、図１３の中段の矢印Ａ２で示すように、Si基板に対して垂直方向にＮ型不純物が注入され、Vreg_L１８１Ｂが形成される。Vreg_L１８１Ｂが形成された後、図１３の下段に示すようにレジストパターン２０２が剥離され、これにより、垂直転送部１６２が形成される。
【００７０】
例えば、垂直転送部１６２が形成された後、ゲート電極１９１等の上層の構成がSi基板上に形成され、撮像部１５１（図６）が生成される。また、水平転送部１５２、FD部１５３が形成されることによって撮像素子１３２が生成される。Vreg_R１８１Ａを形成した後にVreg_L１８１Ｂを形成するのではなく、Vreg_L１８１Ｂを形成した後にVreg_R１８１Ａを形成するようにすることも可能である。
【００７１】
［他の構成例］
図１５は、１つの画素１６１と、図１３、図１４に示す工程とは異なる工程によって生成された垂直転送部１６２の構成を示す平面図である。図７に示す構成と同じ構成には同じ符号を付してある。
【００７２】
図１５の垂直転送部１６２は、１つのレジストパターンを用いて形成されたものである。図１５のVreg１８１も、Vreg_R１８１ＡとVreg_L１８１ＢからなるDouble Stripe構造を有している。ROG１８２側にあるVreg_R１８１Ａは、CS１８３側にあるVreg_L１８１Ｂより浅い位置に形成される。
【００７３】
図１６は、図１５に示す垂直転送部１６２の製造に用いられるレジストパターンの例を示す図である。
【００７４】
レジストパターン２０３は、上方から見たときにVreg_L１８１Ｂが形成される部分以外の部分を覆うパターンを有している。
【００７５】
図１７および図１８は、図１５に示す垂直転送部１６２の製造工程の例を示す図である。
【００７６】
図１７の上段は、PD１７１、ROG１８２、およびCS１８３を形成済みの状態を示す。PD１７１、ROG１８２、およびCS１８３についても、それぞれ所定のパターンのレジストを用いて不純物を注入することによって形成される。
【００７７】
この状態においてVreg_R１８１Ａを形成する場合、図１７の中段に示すように、レジストパターン２０３がSi基板上に形成される。レジストパターン２０３が形成された後、図１７の下段の矢印Ａ１１で示すように、Si基板に対して斜め方向にＮ型不純物が注入され、Vreg_R１８１Ａが形成される。
【００７８】
Vreg_R１８１Ａが形成された後、レジストパターン２０３を用いてVreg_L１８１Ｂが形成される。図１８の上段の矢印Ａ１２で示すように、Si基板に対して垂直方向にＮ型不純物が注入され、Vreg_L１８１Ｂが形成される。Vreg_L１８１Ｂが形成された後、図１８の下段に示すようにレジストパターン２０３が剥離され、これにより、垂直転送部１６２が形成される。
【００７９】
垂直転送部１６２が形成された後、ゲート電極１９１等の上層の構成がSi基板上に形成され、撮像部１５１が生成される。また、水平転送部１５２、FD部１５３が形成されることによって撮像素子１３２が生成される。Vreg_R１８１Ａを形成した後にVreg_L１８１Ｂを形成するのではなく、Vreg_L１８１Ｂを形成した後にVreg_R１８１Ａを形成するようにすることも可能である。
【００８０】
また、レジストパターン２０３を用いるのではなく、上方から見たときにVreg_R１８１Ａが形成される部分以外の部分を覆うパターンを有するレジストを用いて図１５の垂直転送部１６２を形成することも可能である。この場合、Vreg_R１８１Ａの形成時には不純物が垂直方向に注入され、Vreg_L１８１Ｂの形成時には不純物が斜め方向に注入されることになる。
【００８１】
［変形例］
Vreg１８１がVreg_R１８１ＡとVreg_L１８１Ｂの２つの転送チャネル領域から構成されるものとしたが、３以上の転送チャネル領域から構成されるようにすることも可能である。
【００８２】
図１９は、Vreg１８１が３つの転送チャネル領域から構成される垂直転送部１６２の断面図である。図１９に示す構成のうち、図８等に示す構成と同じ構成には同じ符号を付してある。図８の説明と重複する説明については適宜省略する。
【００８３】
図１９の例においては、Vreg１８１が、Vreg_R１８１Ａ、Vreg_L１８１Ｂ、およびVreg_C１８１Ｃから構成される。Vreg_C１８１Ｃは、Vreg_R１８１ＡとVreg_L１８１Ｂの間に形成され、Vreg_R１８１Ａより深く、かつ、Vreg_L１８１Ｂより浅い位置に形成される。
【００８４】
このように、３つの転送チャネル領域からVreg１８１を構成することによっても、Vreg１８１−ROG１８２間の電界とVreg１８１−CS１８３間の電界との差を抑えることができ、強電界に起因する不具合の発生を抑えることが可能になる。
【００８５】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００８６】
［構成の組み合わせ例］
本技術は、以下のような構成をとることもできる。
【００８７】
（１）
入射した光の光電変換を行う複数のセンサ部と、
前記センサ部から読み出された電荷を垂直方向に転送する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と、
前記ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域と
を有する垂直転送部と、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部と
を備える撮像素子。
【００８８】
（２）
前記転送チャネル領域が、前記ゲート領域側の領域である第１の領域と、前記チャネルストップ領域側の領域である第２の領域とから構成される
前記（１）に記載の撮像素子。
【００８９】
（３）
前記転送チャネル領域が、前記第１の領域と前記第２の領域の間に形成された第３の領域をさらに有する
前記（２）に記載の撮像素子。
【００９０】
（４）
前記第３の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記第１の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より深く、前記第２の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅い
前記（３）に記載の撮像素子。
【００９１】
（５）
不純物は、ヒ素またはリンである
前記（１）乃至（４）のいずれかに記載の撮像素子。
【００９２】
（６）
入射した光の光電変換を行うセンサ部を形成し、
前記センサ部から読み出された電荷を垂直方向に転送する垂直転送部を構成する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と
を形成し、
前記垂直転送部を構成する転送チャネル領域の前記ゲート領域側の領域を、前記チャネルストップ領域側の領域より浅い位置に、前記ゲート領域側の領域以外の領域を覆うパターンを有する第１のレジストを用いて、基板に対して垂直方向から不純物を注入することによって形成し、
前記転送チャネル領域の前記チャネルストップ領域側の領域を、前記チャネルストップ領域側の領域以外の領域を覆うパターンを有する第２のレジストを用いて、前記基板に対して垂直方向から不純物を注入することによって形成し、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部を形成する
撮像素子の製造方法。
【００９３】
（７）
入射した光の光電変換を行うセンサ部を形成し、
前記センサ部から読み出された電荷を垂直方向に転送する垂直転送部を構成する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と
を形成し、
前記垂直転送部を構成する転送チャネル領域の前記ゲート領域側の領域を、前記チャネルストップ領域側の領域より浅い位置に、前記チャネルストップ領域側の領域以外の領域を覆うパターンを有するレジストを用いて、基板に対して斜め方向から不純物を注入することによって形成し、
前記転送チャネル領域の前記チャネルストップ領域側の領域を、前記レジストを用いて、前記基板に対して垂直方向から不純物を注入することによって形成し、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部を形成する
撮像素子の製造方法。
【００９４】
（８）
入射した光を撮像素子に導くレンズ部と、
前記撮像素子と
を備え、
前記撮像素子が、
前記レンズ部により導かれた光の光電変換を行う複数のセンサ部と、
前記センサ部から読み出された電荷を垂直方向に転送する、
前記センサ部から前記電荷を読み出すゲート領域と、
隣列への前記電荷の漏れを防ぐチャネルストップ領域と、
前記ゲート領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置が、前記チャネルストップ領域側の領域を構成する不純物の濃度分布の深さ方向におけるピーク位置より浅くなるように形成された転送チャネル領域と
を有する垂直転送部と、
前記垂直転送部から転送されてきた前記電荷を水平方向に転送する水平転送部と
から構成される
撮像ユニット。
【符号の説明】
【００９５】
１０１  撮像装置，  １１１  撮像ユニット，  １５１  撮像部，  １５２  水平転送部，  １５３  FD部，  １６１  画素，  １６２  垂直転送部，  １７１  PD，  １８１  Vreg，  １８１Ａ  Vreg_R，  １８１Ｂ  Vreg_L，  １８２  ROG，  １８３  CS
【図１】
2014075396.tif 000003
【図２】
2014075396.tif 000004
【図３】
2014075396.tif 000005
【図４】
2014075396.tif 000006
【図５】
2014075396.tif 000007
【図６】
2014075396.tif 000008
【図７】
2014075396.tif 000009
【図８】
2014075396.tif 000010
【図９】
2014075396.tif 000011
【図１０】
2014075396.tif 000012
【図１１】
2014075396.tif 000013
【図１２】
2014075396.tif 000014
【図１３】
2014075396.tif 000015
【図１４】
2014075396.tif 000016
【図１５】
2014075396.tif 000017
【図１６】
2014075396.tif 000018
【図１７】
2014075396.tif 000019
【図１８】
2014075396.tif 000020
【図１９】
2014075396.tif 000021
【手続補正書】
【提出日】平成24年10月4日(2012.10.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
Vreg１８１は、ROG１８２によって読み出された電荷を垂直方向に転送する。図７の例においては、Vreg１８１は、Vreg_R１８１ＡとVreg_L１８１Ｂの２列の転送チャネル領域からなる構造を有している。Vreg_R１８１ＡはROG１８２側の転送チャネル領域であり、Vreg_L１８１ＢはCS１８３側の転送チャネル領域である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
Vreg１８１のキャパシタCg’は、Vreg１８１が２列の転送チャネル領域からなる構造を有していることによって、Cg’ = Cg_VregR + Cg_VregLとして表される。Cg_VregRはVreg１８１のROG１８２側の容量（Vreg_R１８１Ａの容量）であり、Cg_VregLはVreg１８１のCS１８３側の容量（Vreg_L１８１Ｂの容量）である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
図１５の垂直転送部１６２は、１つのレジストパターンを用いて形成されたものである。図１５のVreg１８１も、Vreg_R１８１ＡとVreg_L１８１Ｂからなる２列の転送チャネル領域からなる構造を有している。ROG１８２側にあるVreg_R１８１Ａは、CS１８３側にあるVreg_L１８１Ｂより浅い位置に形成される。