(57)【要約】【課題】高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置及び半導体装置の製造方法を提供する。【解決手段】ｐ型のコレクタ領域と、コレクタ領域上に配置されたｎ型のドリフト領域と、ドリフト領域上に配置されたｐ型のベース領域と、ベース領域上に配置されたｎ型のエミッタ領域と、エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝の底面及び側面に配置されたゲート酸化膜と、ゲート酸化膜を介してベース領域と対向して溝の内部に埋め込まれたゲート電極とを備え、ベース領域の下面の位置が、ゲート酸化膜から離間した領域よりもゲート酸化膜と接する領域において浅い。【選択図】図１
2014075483.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型のコレクタ領域と、
前記コレクタ領域上に配置されたｎ型のドリフト領域と、
前記ドリフト領域上に配置されたｐ型のベース領域と、
前記ベース領域上に配置されたｎ型のエミッタ領域と、
前記エミッタ領域の上面から延伸して前記エミッタ領域及び前記ベース領域を貫通する溝の、底面及び側面に配置されたゲート酸化膜と、
前記ゲート酸化膜を介して前記ベース領域と対向して前記溝の内部に埋め込まれたゲート電極と
を備え、前記ベース領域の下面の位置が、前記ゲート酸化膜から離間した領域よりも前記ゲート酸化膜と接する領域において浅いことを特徴とする半導体装置。
【請求項２】
前記ドリフト領域と前記ベース領域の間の少なくとも一部に配置された、前記ドリフト領域よりも不純物濃度の高いｎ型のキャリア蓄積領域とを更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記キャリア蓄積領域が前記ゲート酸化膜に接し、前記キャリア蓄積領域の上面の位置が、前記ゲート酸化膜から離間した領域よりも前記ゲート酸化膜と接する領域において浅いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記キャリア蓄積領域の下面が、前記溝の底部よりも下方に位置することを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記溝の底部が前記キャリア蓄積領域の下面の前記ゲート酸化膜に接する位置よりも下方に位置し、
前記キャリア蓄積領域の下面の位置が、前記ゲート酸化膜から離間した領域よりも前記ゲート酸化膜と接する領域において深いことを特徴とする請求項３に記載の半導体装置。
【請求項６】
ｐ型のコレクタ領域と、
前記コレクタ領域上に配置されたｎ型のドリフト領域と、
前記ドリフト領域上に配置されたｐ型のベース領域と、
前記ベース領域上に配置されたｎ型のエミッタ領域と、
前記エミッタ領域の上面から延伸して前記エミッタ領域及び前記ベース領域を貫通する溝の、底面及び側面に配置されたゲート酸化膜と、
前記ゲート酸化膜を介して前記ベース領域と対向して前記溝の内部に埋め込まれたゲート電極と
を備え、前記ベース領域の不純物濃度が、前記ゲート酸化膜から離れるにつれて高くなる部分を有することを特徴とする半導体装置。
【請求項７】
前記ドリフト領域と前記ベース領域の間の少なくとも一部に配置された、前記ドリフト領域よりも不純物濃度の高いｎ型のキャリア蓄積領域とを更に備え、前記キャリア蓄積領域の不純物濃度が、前記ゲート酸化膜から離れるにつれて低くなる部分を有することを特徴とする請求項６に記載の半導体装置。
【請求項８】
不純物拡散法又はエピタキシャル成長法によって、ｎ型のドリフト領域上にｐ型のベース領域を形成するステップと、
前記ベース領域上にｎ型のエミッタ領域を形成するステップと、
前記エミッタ領域の上面から延伸して前記エミッタ領域及び前記ベース領域を貫通する溝を形成するステップと、
前記溝の内壁を酸化してゲート酸化膜を形成することにより、前記ベース領域中の前記ゲート酸化膜に接する領域のｐ型不純物を前記ゲート酸化膜中に取り込むことによって、前記ベース領域の前記ゲート酸化膜に接する領域の下面の位置を他の領域よりも浅くするステップと、
前記溝の内部を埋め込んでゲート電極を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記ベース領域を形成する前に、不純物拡散法又はエピタキシャル成長法によって、前記ドリフト領域よりも不純物濃度の高いｎ型のキャリア蓄積領域を前記ドリフト領域上に形成するステップを更に含み、前記溝の底部の位置が前記キャリア蓄積領域の上面よりも深いように前記溝を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記溝を前記キャリア蓄積領域に達するように形成し、
前記溝の内壁を酸化して前記ゲート酸化膜を形成することにより、前記キャリア蓄積領域中の前記ゲート酸化膜に接する領域のｎ型不純物を前記ゲート酸化膜から離間した領域に押し出すことによって、前記キャリア蓄積領域の前記ゲート酸化膜に接する領域の上面の位置を他の領域よりも浅くする
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ構造を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、高入力インピーダンス、低オン電圧を有することから、モータ駆動回路などで使用されている。しかし、ＩＧＢＴにおいては、耐圧とオン電圧がトレードオフの関係にある。
【０００３】
このため、耐圧を高く保持しつつ、オン電圧を下げるために種々の方法が提案されている。例えば、ベース領域とドリフト領域の間にキャリア蓄積層を形成する方法が提案されている（例えば、特許文献１参照。）。この構造によれば、キャリア蓄積層とドリフト領域との界面近傍でキャリアが蓄積され、耐圧を比較的高く保持してオン電圧を下げられることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３１６４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、オン電圧が低下する点は好ましいが、キャリア蓄積層の不純物濃度を上げることにより、キャリア蓄積層の空乏層が広がりにくくなるために耐圧が低下する。このように、耐圧とオン電圧の両方を向上することは困難である。また、ＩＧＢＴ構造の半導体装置では、寄生トランジスタの発生によってラッチアップ現象が発生するという問題がある。
【０００６】
上記問題点に鑑み、本発明は、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、（イ）ｐ型のコレクタ領域と、（ロ）コレクタ領域上に配置されたｎ型のドリフト領域と、（ハ）ドリフト領域上に配置されたｐ型のベース領域と、（ニ）ベース領域上に配置されたｎ型のエミッタ領域と、（ホ）エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝の底面及び側面に配置されたゲート酸化膜と、（ヘ）ゲート酸化膜を介してベース領域と対向して溝の内部に埋め込まれたゲート電極とを備え、ベース領域の下面の位置が、ゲート酸化膜から離間した領域よりもゲート酸化膜と接する領域において浅い半導体装置が提供される。
【０００８】
本発明の他の態様によれば、（イ）ｐ型のコレクタ領域と、（ロ）コレクタ領域上に配置されたｎ型のドリフト領域と、（ハ）ドリフト領域上に配置されたｐ型のベース領域と、（ニ）ベース領域上に配置されたｎ型のエミッタ領域と、（ホ）エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝の底面及び側面に配置されたゲート酸化膜と、（ヘ）ゲート酸化膜を介してベース領域と対向して溝の内部に埋め込まれたゲート電極とを備え、ベース領域の不純物濃度が、ゲート酸化膜から離れるにつれて高くなる部分を有する半導体装置が提供される。
【０００９】
本発明の更に他の態様によれば、（イ）不純物拡散法又はエピタキシャル成長法によって、ｎ型のドリフト領域上にｐ型のベース領域を形成するステップと、（ロ）ベース領域上にｎ型のエミッタ領域を形成するステップと、（ハ）エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝を形成するステップと、（ニ）溝の内壁を酸化してゲート酸化膜を形成することにより、ベース領域中のゲート酸化膜に接する領域のｐ型不純物をゲート酸化膜中に取り込むことによって、ベース領域のゲート酸化膜に接する領域の下面の位置を他の領域よりも浅くするステップと、（ホ）溝の内部を埋め込んでゲート電極を形成するステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置及び半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。
【図６】本発明の第２の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図７】本発明の第２の実施形態に係る半導体装置の他の構造を示す模式的な断面図である。
【図８】本発明の第２の実施形態の第１の変形例に係る半導体装置の構造を示す模式的な断面図である。
【図９】本発明の第２の実施形態の第２の変形例に係る半導体装置の構造を示す模式的な断面図である。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１３】
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。  
【００１４】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置１は、図１に示すように、ｐ型のコレクタ領域１０と、コレクタ領域１０上に配置されたｎ型のドリフト領域２０と、ドリフト領域２０上に配置されたｐ型のベース領域３０と、ベース領域３０上に配置されたｎ型のエミッタ領域４０と、エミッタ領域４０の上面から延伸してエミッタ領域４０及びベース領域３０を貫通する溝の底面及び側面に配置されたゲート酸化膜５０と、ゲート酸化膜５０を介してベース領域３０と対向して溝の内部に埋め込まれたゲート電極６０とを備える。
【００１５】
半導体装置１は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、ゲート電極６０と対向するベース領域３０の表面がチャネル領域１００である。また、ゲート電極６０の上面には層間絶縁膜７０が配置され、層間絶縁膜７０上にエミッタ領域４０とベース領域３０に接続するエミッタ電極８０が配置されている。
【００１６】
そして、図１に示すように、ベース領域３０とドリフト領域２０の界面を見た場合、ゲート酸化膜５０の側壁と接する領域におけるベース領域３０の下部の位置（ベース領域３０の上面からの距離Ｄ１）は、ゲート酸化膜５０から離間した領域におけるベース領域３０の下部の位置（ベース領域３０の上面からの距離Ｄ２）よりも浅く形成されている。ここで、１．２＜Ｄ２／（Ｄ２−Ｄ１）＜４０の関係の関係がある。より好ましくは、４＜Ｄ２／（Ｄ２−Ｄ１）＜１０である。
【００１７】
なお、ベース領域３０のゲート酸化膜５０と接する領域では、ゲート酸化膜５０から離間した領域、即ちゲート酸化膜５０とゲート酸化膜５０間の領域に比べて、不純物濃度が低い。つまり、半導体装置１は、ベース領域３０の不純物濃度がゲート酸化膜５０から離れるにつれて高くなる部分を有する。ちなみに、ベース領域３０の不純物濃度は、高いところで５×１０16〜１×１０13ｃｍ-3程度である。なお、ベース領域３０の不純物濃度が低いほど、距離Ｄ１と距離Ｄ２との差は大きい。
【００１８】
半導体装置１の動作について説明する。エミッタ電極８０とコレクタ電極９０間に所定のコレクタ電圧を印加し、エミッタ電極８０とゲート電極６０間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ〜２０Ｖ程度である。このようにして半導体装置１をオン状態にすると、チャネル領域１００がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極８０から電子がドリフト領域２０に注入される。この注入された電子により、コレクタ領域１０とドリフト領域２０との間が順バイアスされ、コレクタ電極９０からコレクタ領域１０を経由して正孔（ホール）がドリフト領域２０、ベース領域３０の順に移動する。更に電流を増やしていくと、コレクタ領域１０からの正孔が増加し、ベース領域３０の下方に正孔が蓄積される。この結果、伝導度変調によってオン抵抗が低下する。
【００１９】
半導体装置１をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低くし、例えば、ゲート電圧をエミッタ電圧と同じ接地電位又は逆バイアスとなるように制御してチャネル領域１００を消滅させる。これにより、エミッタ電極８０からドリフト領域２０への電子の注入が停止する。コレクタ電極９０の電位がエミッタ電極８０よりも高いので、ベース領域３０とドリフト領域２０との界面から空乏層が広がっていくと共に、ドリフト領域２０に蓄積された正孔はエミッタ電極８０に抜けていく。
【００２０】
ＩＧＢＴ構造を有する半導体装置１では、オン電圧はエミッタ領域４０とベース領域３０により形成されるｐｎ接合の状態、ベース領域３０に生じるチャネルの幅やチャネル長により決定される。チャネルが形成される領域は、ベース領域３０のゲート酸化膜５０を介してゲート電極６０と対向する領域であるが、図１に示した半導体装置１では、ゲート酸化膜５０から離間した領域よりもゲート酸化膜５０と接する領域においてベース領域３０が浅く形成されるため、チャネル領域１００が短い。このため、チャネル抵抗が低下する。
【００２１】
また、ベース領域３０の濃度がゲート酸化膜５０に近い領域で低いため、チャネル幅が広がりやすく、チャネル抵抗を低減できる。よって、半導体装置１のオン電圧を低減することができる。
【００２２】
ところで、ＩＧＢＴ構造の半導体装置１では、エミッタ領域４０からベース領域３０に形成されるチャネルを経由してドリフト領域２０に電子が流れるのに対応して、ドリフト領域２０からベース領域３０に正孔が注入され、エミッタ領域４０へと移動する。このとき、エミッタ領域４０の下面及び側面に沿って正孔が移動する量が多かったり移動距離が長かったりすると、ベース領域３０に見かけ上の起電力が生じて、ベース領域３０とエミッタ領域４０とが順バイアスされる。このために、エミッタ領域４０からチャネルを経由しないでドリフト領域２０に流れる電子が発生する。つまり、エミッタ領域４０とベース領域３０・ドリフト領域２０において生じる寄生トランジスタがオンして、ゲート電圧により制御できない電流が流れるラッチアップ現象が生じる。
【００２３】
しかし、図１に示した半導体装置１では、ベース領域３０の下面は、下に凸の曲面形状である。したがって、コレクタ領域１０のゲート酸化膜５０近傍よりも、ゲート酸化膜５０から離れた領域、即ち、ゲート電極６０がそれぞれ形成された溝間の領域において、コレクタ領域１０とベース領域３０間の距離が短い。その結果、正孔は、ベース領域３０のゲート酸化膜５０近傍よりもゲート酸化膜５０から離れた領域を移動する。したがって、エミッタ領域４０の下面や側面に沿って移動する正孔の量が抑制される。上記のラッチアップ現象は、エミッタ領域４０に沿って移動する正孔の量が多いほど、そして正孔のエミッタ領域４０に沿う移動距離が長いほど、発生しやすい。このため、エミッタ領域４０から離れた領域を正孔が移動する半導体装置１では、ラッチアップ現象の発生を抑制することができる。
【００２４】
以上に説明したように、本発明の第１の実施形態に係る半導体装置１によれば、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置を提供できる。
【００２５】
図２〜図５を用いて、本発明の第１の実施形態に係る半導体装置１の製造方法を説明する。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００２６】
図２に示すように、ｐ型のコレクタ領域１０上に積層されたｎ型のドリフト領域２０上に、不純物拡散法又はエピタキシャル成長法によってｐ型のベース領域３０を形成する。例えば不純物拡散法によれば、ドリフト領域２０の上面からイオン注入法によってｐ型不純物をドリフト領域２０に注入した後、アニール処理による拡散を行って、ベース領域３０が実質的に一様の厚みで形成される。ベース領域３０中のｐ型不純物は例えばボロン（Ｂ）である。次いで、図３に示すように、ベース領域３０の上面の一部に、例えばイオン注入法と拡散を用いてｎ+型のエミッタ領域４０を形成する。
【００２７】
フォトリソグラフィ技術とエッチング技術により、エミッタ領域４０上に配置した開口部を有するマスクを用いて、エミッタ領域４０の上面から延伸してエミッタ領域４０とベース領域３０を貫通し、ドリフト領域２０に先端が到達する溝５５を形成する。溝５５の底面は、実質的に平坦である。そして、図４に示すように、溝５５の内壁にゲート酸化膜５０を形成する。例えば、酸化シリコン（ＳｉＯ2）膜を熱酸化法で形成する。
【００２８】
このとき、ベース領域３０中のゲート酸化膜５０に接する領域のｐ型不純物がゲート酸化膜５０中に取り込まれる。このため、ゲート酸化膜５０近傍でのベース領域３０の不純物濃度が低くなる。つまり、ベース領域３０の不純物濃度が、ゲート酸化膜５０から離れるにつれて高くなる。その結果、ベース領域３０の厚みは、ゲート酸化膜５０近傍の領域で薄く、ゲート酸化膜５０から離間した領域で厚くなる。
【００２９】
更に、不純物拡散法によって形成されたベース領域３０は、上面付近の領域よりも下面付近の領域で不純物濃度が低く形成されている。このため、ゲート酸化膜５０にベース領域３０中のｐ型不純物が取り込まれると、ゲート酸化膜５０近傍においてベース領域３０の下面付近のｐ型不純物濃度が特に低くなる。この領域のｐ型不純物濃度が消滅する結果、ベース領域３０のゲート酸化膜５０に接する領域の下面の位置が他の領域よりも浅くなる。これにより、図５に示すように、ベース領域３０の下面が下に凸の曲面形状になる。
【００３０】
なお、溝５５の壁面は荒れているので、一度酸化した後に酸化膜を除去し、その後にゲート酸化膜５０を形成してもよい。この場合、少なくとも一方の酸化膜の形成時に、上記現象が生じる。
【００３１】
その後、ゲート電極６０を形成する。例えば、不純物を添加したポリシリコン膜を溝の内部に埋め込み、化学機械研磨（ＣＭＰ）などの研磨工程によって、図５に示すようにベース領域３０の表面を平坦化してゲート電極６０を形成する。更に、ゲート電極６０上に層間絶縁膜７０を形成した後、エミッタ領域４０とベース領域３０に接続するエミッタ電極８０を層間絶縁膜７０上に形成する。更に、コレクタ領域１０の裏面上にコレクタ電極９０を形成することにより、図１に示した半導体装置１が完成する。
【００３２】
以上に説明したように、本発明の第１の実施形態に係る半導体装置の製造方法によれば、ベース領域３０の下面の位置がゲート酸化膜５０から離間した領域よりもゲート酸化膜５０と接する領域において浅く、且つ、ベース領域３０の不純物濃度がゲート酸化膜５０から離れるにつれて高くなる部分を有する半導体装置１が製造される。その結果、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置１が得られる。
【００３３】
なお、ゲート酸化膜５０による不純物の吸収・放出（不純物の偏析効果）に関して、基板の面方位の影響はほとんど無視でき、一様の形状を得ることができる。例えば、拡散によって下に凸の曲面形状のベース領域３０を形成する場合には、溝５５を形成するマスクとベース領域３０を形成するマスクとの位置ずれによってチャネル長が変化してしまい、それによるオン電圧のばらつきが生じる場合がある。しかし、本発明の実施形態に係る製造方法によれば、ベース領域３０の形状を一様にすることができるので、オン電圧のばらつきを抑制することができる。
【００３４】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置１は、図６に示すように、ドリフト領域２０とベース領域３０間に配置された、ドリフト領域２０よりも不純物濃度の高いｎ型のキャリア蓄積領域２５とを更に備えることが、図１に示した半導体装置１と異なる点である。
【００３５】
キャリア蓄積領域２５では、ベース領域３０とは逆に、ゲート酸化膜５０と接する領域では、ゲート酸化膜５０から離間した領域に比べて不純物濃度が高い。つまり、キャリア蓄積領域２５の不純物濃度は、ゲート酸化膜から離れるにつれて低くなる。ちなみに、キャリア蓄積領域２５の不純物濃度は、高いところで５×１０14〜５×１０16ｃｍ-3程度である。
【００３６】
また、ベース領域３０の下面の位置がゲート酸化膜５０から離間した領域よりもゲート酸化膜５０と接する領域において浅いため、キャリア蓄積領域２５の下面が平坦であるとみた場合に、キャリア蓄積領域２５の膜厚は、ゲート酸化膜５０の近傍において厚く、ゲート酸化膜５０から離間した領域おいて薄く形成されている。つまり、キャリア蓄積領域２５の下面から上限までの距離が、ゲート酸化膜５０の近傍において距離ｄ１であり、ゲート酸化膜５０から離間した領域おいて距離ｄ２であるとすると、ｄ１＞ｄ２である。なお、キャリア蓄積領域２５の不純物濃度が低いほど、距離ｄ１と距離ｄ２との差は大きくなる。
【００３７】
キャリア蓄積領域２５を有するＩＧＢＴでは、キャリア蓄積領域２５とドリフト領域２０との界面近傍でキャリアが蓄積される。キャリア蓄積領域２５とドリフト領域２０との不純物濃度の差が大きいほど、キャリア蓄積領域２５に正孔が蓄積される。
【００３８】
キャリア蓄積領域２５は、例えば以下のように形成される。即ち、ドリフト領域２０上に、不純物拡散法又はエピタキシャル成長法によって、キャリア蓄積領域２５及びベース領域３０を形成する。例えば、キャリア蓄積領域２５とベース領域３０を、共に同じ上面から拡散で形成する。キャリア蓄積領域２５の不純物決定原子は、例えばリン（Ｐ）を採用可能である。次いで、図３を参照して説明したように、ベース領域３０の上面の一部に、例えばイオン注入法と拡散を用いてｎ+型のエミッタ領域４０を形成する。
【００３９】
次いで、ベース領域３０を貫通し、キャリア蓄積領域２５に達する溝を形成する。そして、図４を参照して説明したように、溝５５の内壁にゲート酸化膜５０を形成する。このとき、ベース領域３０中のゲート酸化膜５０に接する領域のｐ型不純物がゲート酸化膜５０中に取り込まれるのと同時に、キャリア蓄積領域２５のゲート酸化膜５０が形成される領域のｎ型不純物が、ゲート酸化膜５０に接する領域のキャリア蓄積領域２５中に押し出される。このため、ゲート酸化膜５０近傍でのキャリア蓄積領域２５の不純物濃度が高くなる。つまり、キャリア蓄積領域２５の不純物濃度が、ゲート酸化膜５０から離れるにつれて低くなる。
【００４０】
なお、キャリア蓄積領域２５は、ベース領域３０と同じ面から不純物を注入しても、埋め込み層形成のように、不純物注入後にエピタキシャル形成法を用いて形成してもよい。図６では、キャリア蓄積領域２５の下面が溝の底部よりも下方に位置する例を示した。
【００４１】
溝５５の深さ方向を、基板の結晶軸に沿わないように、例えば、深くなるほど溝５５の幅を広く、又は狭くして、溝５５の側壁を基板の結晶軸に沿わないようにしてもよい。溝５５の側壁を基板の特定の結晶軸に沿わないようにすることにより、基板の強度を高くできる。また、ゲート酸化膜５０に沿ったベース領域３０の面から一様にｎ型不純物のリンなどが押し出されるので、ベース領域３０の下面の曲面形状の丸まりの角度を変えることができる。
【００４２】
図７に示すように、ゲート酸化膜５０が形成された溝の底部よりも、キャリア蓄積領域２５の下面が上方に位置する場合、ゲート酸化膜５０近傍のキャリア蓄積領域２５の不純物濃度がゲート酸化膜５０から離間したキャリア蓄積領域２５の領域より高くなり、断面形状はゲート酸化膜５０近傍において溝の下方にもぐった感じになる。つまり、キャリア蓄積領域２５の下面は上に凸の曲面形状になる。
【００４３】
正孔はキャリア蓄積領域２５の不純物濃度が低い領域を流れやすいので、ゲート酸化膜５０近傍において正孔が比較的蓄積されやすく、ゲート酸化膜５０が形成された溝の間を正孔が移動しやすい。つまり、ゲート酸化膜５０から離間した領域を正孔が移動する。このため、ゲート酸化膜５０に沿って移動し、それからエミッタ領域４０の下面及び側面に沿って移動する正孔が少なくなる。別の見方をすると、ゲート酸化膜５０から離間して移動する正孔が増加し、エミッタ領域４０に沿うように移動する正孔の量が少なく、又は移動距離が短くなる。その結果、ラッチアップ現象の発生が抑制される。
【００４４】
また、ゲート酸化膜５０に接する領域におけるキャリア蓄積領域２５の厚みは、ゲート酸化膜５０から離間したキャリア蓄積領域２５の領域よりも厚くなっている。このため、ゲート酸化膜５０に沿った領域よりも、ゲート酸化膜５０から離れた領域の方が、正孔は移動しやすい。このため、ラッチアップ現象が更に発生しにくい半導体装置１を実現できる。
【００４５】
なお、キャリア蓄積領域２５の厚みは、ゲート酸化膜５０近傍以外の領域では一様であってもよい。また、キャリア蓄積領域２５は不純物拡散法で形成してもよいので、キャリア蓄積領域２５の中心から周辺に向かって減少するように不純物濃度が正規分布になるようにキャリア蓄積領域２５を形成してもよい。
【００４６】
＜第１の変形例＞
キャリア蓄積領域２５は、ゲート酸化膜５０に沿って形成されていなくてもよい。即ち、キャリア蓄積領域２５が活性領域のベース領域３０の下面の全体に配置されておらず、例えば図８に示すように、キャリア蓄積領域２５をゲート酸化膜５０から離間して配置してもよい。
【００４７】
図８は、エミッタ電極８０がベース領域３０と接続している直下にのみキャリア蓄積領域２５を設けた構造である。図８において、周知の埋め込み層のようにキャリア蓄積領域２５を形成しているが、ベース領域３０と同じく基板の上面から不純物拡散法で形成してもよい。キャリア蓄積領域２５をこのように設けることによって、キャリア蓄積領域２５とドリフト領域２０との界面近傍における正孔の蓄積効果を効果的に高めると共に、ゲート電極６０間で挟まれた領域にキャリア蓄積領域２５のない領域を設けることで、その部分から空乏層が広がるので、良好に耐圧の確保もできる。更に、図８に示した半導体装置１であっても、ベース領域３０が薄いので、ゲート酸化膜５０から離間した領域のベース領域３０を正孔が移動する。このため、ラッチアップ現象の発生を抑制できる。
【００４８】
＜第２の変形例＞
エミッタ電極８０を形成する前にベース領域３０の上面を図９に示すようにエッチングして、例えば層間絶縁膜７０の下面とベース領域３０の上面が同一平面レベルになるように、溝を形成してもよい。つまり、エミッタ領域４０の側面にベース領域３０が存在しない。この場合の溝の深さは、エッチングして後退した面を基準とし、エッチングされていない領域もその面の延長線上を基準とする。
【００４９】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００５０】
既に述べた実施形態の説明においては、ベース領域３０の下面とキャリア蓄積領域２５の上面とが接している例を示した。しかし、ベース領域３０とキャリア蓄積領域２５とが上下に離間して配置されていてもよい。例えば、ベース領域３０とキャリア蓄積領域２５との間にドリフト領域２０と同程度の不純物濃度のｐ型半導体領域が配置されていてもよい。ただし、耐圧を向上させる観点からは、キャリア蓄積領域２５がベース領域３０に接していることが好ましい。
【００５１】
なお、ゲート酸化膜５０間のゲート酸化膜５０から離間した位置に、ベース領域３０よりも下面が深いｐ型半導体領域を形成してもよい。このｐ型半導体領域はいわゆるディープＰ（ＤＥＥＰ−Ｐ）領域として機能し、ｐ型半導体領域で正孔を移動させることによって、ラッチアップ現象の発生を抑制できる。
【００５２】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００５３】
１…半導体装置
１０…コレクタ領域
２０…ドリフト領域
２５…キャリア蓄積領域
３０…ベース領域
４０…エミッタ領域
５０…ゲート酸化膜
５５…溝
６０…ゲート電極
７０…層間絶縁膜
８０…エミッタ電極
９０…コレクタ電極
１００…チャネル領域
【図１】
2014075483.tif 000003
【図２】
2014075483.tif 000004
【図３】
2014075483.tif 000005
【図４】
2014075483.tif 000006
【図５】
2014075483.tif 000007
【図６】
2014075483.tif 000008
【図７】
2014075483.tif 000009
【図８】
2014075483.tif 000010
【図９】
2014075483.tif 000011