(57)【要約】【課題】半導体装置におけるゲート絶縁膜、もしくはトンネル絶縁膜の電気的ストレス印加時における劣化を抑制する。【解決手段】ゲート絶縁膜、もしくはトンネル絶縁膜を以下の方法で形成する。酸化シリコン膜をＣＶＤ法により形成する（酸化膜形成工程：ステップＳ１０）。次いで、酸化シリコン膜を窒化雰囲気下で熱処理し、かつ酸化シリコン膜を、窒素を含むガスでプラズマ処理する（酸化膜処理工程：ステップＳ２０及びステップＳ３０）。この処理によって、酸化シリコン膜の上面及び下面の双方に、窒素含有率が高い層が形成される。これによって形成されたゲート絶縁膜、もしくはトンネル絶縁膜は、電気的ストレスに対して劣化がしにくくなる。【選択図】図１
2014011434.tif 000002
【特許請求の範囲】
【請求項１】
酸化シリコン膜をＣＶＤ法により形成する酸化膜形成工程と、
前記酸化シリコン膜を窒化する処理工程と、
を備え、
前記処理工程において、少なくとも、窒化雰囲気での熱処理と、窒素を含有するプラズマ処理と、を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記処理工程において、前記酸化シリコン膜を窒化雰囲気で熱処理し、その後に窒素を含むガスでプラズマ処理する酸化膜処理工程を含む半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記処理工程において、前記プラズマ処理を行った後、前記熱処理を行う半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記処理工程の後、前記処理工程を経た前記酸化シリコン膜を、水を含む雰囲気で処理する工程を備える半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記処理工程を経た前記酸化シリコン膜は、不揮発性メモリのトンネル絶縁膜である半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記処理工程を経た前記酸化シリコン膜は、ＭＯＳトランジスタのゲート絶縁膜である半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記処理工程において、窒素ガスを用いて前記プラズマ処理を行う半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記窒化雰囲気での熱処理を、酸化窒素ガスを用いて行う半導体装置の製造方法。
【請求項９】
半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接して配置されるゲート電極と、
を備え、
前記ゲート絶縁膜の、前記半導体層との界面の近傍、および、前記ゲート電極との界面の近傍の窒素濃度が他の領域の窒素濃度より高い半導体装置。
【請求項１０】
半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に接して配置されるフローティングゲート電極と、
を備え、
前記ゲート絶縁膜の、前記半導体層との界面の近傍、および、前記フローティングゲート電極との界面の近傍の窒素濃度が他の領域の窒素濃度より高い半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、とくに窒化酸化シリコン膜を有する半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
半導体装置には酸化シリコン膜が多く使用されている。酸化シリコン膜の製造方法としては、シリコンを熱酸化する方法と、ＣＶＤ法などの気相法により形成する方法がある。一般的には、熱酸化法は、気相法と比較して良質な膜が得られる。しかし、熱酸化法では、下地がシリコンである必要がある。一方、半導体装置の微細化が進み、素子の構造の３次元化が進んでいる。このため、ＣＶＤ法で得られた酸化シリコン膜の膜質を向上させる必要がある。
【０００３】
特許文献１には、トンネル絶縁膜に用いられる酸化シリコン膜を、以下の方法で形成することが記載されている。まず、トンネル絶縁膜となる酸化シリコン膜をＣＶＤ法により形成する。その後、酸化シリコン膜を、窒素雰囲気で熱処理する。この工程は、窒素プラズマによる処理であっても良い。これにより、酸化シリコン膜中に窒素が導入される。酸化シリコン膜において、浮遊ゲートとの界面における窒素の濃度は、他の部分よりも高くなっている。これにより、電子のトラップサイトが生じにくくなり、酸化シリコン膜の劣化が抑制できる、とされている。
【０００４】
また、非特許文献１には、９ｎｍの厚みの酸化シリコン膜を温度１２００℃においてアンモニア雰囲気に晒すことで形成した窒化酸化シリコン膜の絶縁耐圧特性が、酸化シリコン膜に比べて改善することが開示されている。
【０００５】
また、非特許文献２には、データの書き込み／消去の消費電力を低減できる不揮発性メモリの構造とその製造方法が開示されている。
【０００６】
また、非特許文献３には、ワード線とフローティングゲートとの間のトンネル絶縁膜を、熱酸化を用いて形成する方法が開示されている。具体的には、トンネル絶縁膜は、熱酸化と、ＴＥＯＳを原料としたＣＶＤ法で形成される酸化シリコン膜との組み合わせで形成されている。これにより、スプリットゲート型の不揮発性メモリのフローティングゲートへのチャネルホットエレクトロン注入効率が改善される、と記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３６０２５号公報
【非特許文献】
【０００８】
【非特許文献１】Takashi Ito, Tetsuo Nakamura, AND Hajime Ishikawa,"Advantages of Thermal Nitride and Nitroxide Gate Films in VLSI Process,"IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. ED-29, NO. 4, APRIL 1982
【非特許文献２】Sohrab Kinanian et al., 1994 Symposium on VLSI Technology Digest of Technical papers, pp 71-72.
【非特許文献３】Rebecca Mih, et al., 2000 Syposium on VLSI Technology Digest of Technical papers, pp 120-121.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＭＯＳＦＥＴ及び不揮発性メモリ素子には、更なる低消費電力化と長期間にわたる動作信頼性確保が要求されている。そのためには、ＭＯＳＦＥＴのゲート絶縁膜となる絶縁膜、及び不揮発性メモリのトンネル絶縁膜となる絶縁膜には、絶縁破壊に対する信頼性を改善することが求められている。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、ＣＶＤ法により形成された酸化シリコン膜に対して、窒化雰囲気下での熱処理と、窒素を含むガスでのプラズマ処理の双方を行う。
【発明の効果】
【００１１】
前記一実施の形態によれば、絶縁膜の絶縁破壊に対する信頼性を改善できる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態を示すフローチャートである。
【図２】第１の実施形態に係るＭＯＳＦＥＴの製造方法を示す図である。
【図３】第１の実施形態に係るＭＯＳＦＥＴの製造方法を示す図である。
【図４】第１の実施形態に係るＭＯＳＦＥＴの製造方法を示す図である。
【図５】第１の実施形態に係るフローティングゲートを有するゲートスタック型不揮発性メモリの製造方法を示す図である。
【図６】第１の実施形態に係るゲートスタック型不揮発性メモリの製造方法を示す図である。
【図７】第１の実施形態に係るゲートスタック型不揮発性メモリの製造方法を示す図である。
【図８】第１の実施形態に係るゲートスタック型不揮発性メモリの製造方法を示す図である。
【図９】第１の実施形態に係るスプリットゲート型不揮発性メモリを示す断面図である。
【図１０】第１の実施形態に係るスプリットゲート型不揮発性メモリの製造方法を示す図である。
【図１１】第１の実施形態に係るスプリットゲート型不揮発性メモリの製造方法を示す図である。
【図１２】第２の実施形態を示すフローチャートである。
【図１３】酸化シリコン膜のＳＩＭＳプロファイルを示す図である。
【図１４】図１に示した方法および図１２で示した方法で形成した場合それぞれにおける、トンネル絶縁膜の破壊電荷量（Ｑｂｄ）と不良発生率の関係を示す図である。
【図１５】トンネル絶縁膜を図１に示した方法と、図１２で示した方法で形成した場合それぞれにおける、トンネル絶縁膜の破壊電荷量（Ｑｂｄ）と不良発生率の関係を示す図である。
【図１６】トンネル絶縁膜を図１に示した方法で形成した場合と、図１２に示した方法で形成した場合それぞれにおける、定電流ストレス時の印加電圧の変動量ΔＶｇの経時変化を示す図である。
【図１７】第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図１８】図１７の変形例を示すフローチャートである。
【図１９】不揮発性メモリのトンネル絶縁膜を、図１７に示した方法で形成した場合と、図１に示した方法で形成した場合のそれぞれにおける、トンネル絶縁膜ＴＮＬの破壊電荷量（Ｑｂｄ）と不良発生率の関係を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１４】
（参考技術）
金属-酸化物-半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor：ＭＯＳＦＥＴ）、および、コントロールゲート（Control gate: ＣＧ）電極／絶縁膜（例えば、インターポリシリコン絶縁膜と呼ばれる）／フローティングゲート（Floating Gate:ＦＧ）電極／絶縁膜（例えば、トンネル絶縁膜と呼ばれる）／半導体構造を持つ不揮発性メモリ素子では、ゲート電極と半導体間に存在するゲート絶縁膜（または、トンネル絶縁膜）の絶縁破壊耐性や素子特性の変動耐性などへの信頼性を高めることが肝要である。
【００１５】
素子の微細化によるゲート絶縁膜の薄膜化は、そのゲート絶縁膜を介してゲート電極とソース・ドレインまたは基板半導体間で流れるゲートリーク電流の増大、絶縁耐圧の低下を生んでいる。ゲートリーク電流の増加は、ＭＯＳＦＥＴのスイッチ動作不良や消費電力の増大という問題が生じる。また、長期間の動作によってゲート絶縁膜の絶縁破壊やしきい値電圧等のＭＯＳＦＥＴ特性を劣化させるという問題が知られている。
【００１６】
また、不揮発性メモリにおいて、基板は、シリコンであり、コントロールゲート及びフローティングゲートは、例えば高濃度の電気的に活性化した不純物が導入されたポリシリコンであり、インターポリシリコン絶縁膜は、例えば酸化シリコン膜／窒化シリコン膜／酸化シリコン膜であり、トンネル絶縁膜は、例えば酸化シリコン膜である。この素子構造の典型的な不揮発性メモリの動作は、次のようになる。コントロールゲートと他の電極間との電位差を適当に取ることで、Fowler-Nordheim（ＦＮ）トンネルによりトンネル絶縁膜を介して強制的に電子または正孔電流が流れる。これにより、フローティングゲート中の電荷量が変化するためＭＯＳＦＥＴ動作時のしきい値電圧が変化する。このしきい値電圧の変化を記憶データとして認識する。このような不揮発性メモリ素子では、絶縁性の材料に強制的データの書き込み／読み出しの繰り返しによるトンネル絶縁膜の絶縁破壊特性の劣化や、トンネル絶縁膜中または半導体界面に生成される欠陥起因の電気特性変動など素子特性の信頼性劣化が常に懸念される。
【００１７】
以上のＭＯＳＦＥＴやトンネル絶縁膜を介したＦＧへの電荷の蓄積を利用した不揮発性メモリ素子の信頼性劣化は、ゲート絶縁膜やトンネル絶縁膜の材料、厚み、形成方法に強く依存すると考えられる。
【００１８】
酸化シリコン膜は、そのバンドギャップの大きさや化学的安定性から典型的な材料としてゲート絶縁膜やトンネル絶縁膜に採用されてきた。また、シリコンを酸化雰囲気中で加熱する熱酸化により膜中の欠陥を低減したゲート絶縁膜やトンネル絶縁膜が得られている。しかし、素子の微細化や前述の信頼性の向上の要求から、酸化シリコン膜を窒化し、窒化酸化シリコン膜にすることで膜中の初期から存在する欠陥量低減や動作時の欠陥生成を抑制する構造や製造方法が提案されている。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る窒化酸化シリコン膜の形成方法のフローチャートである。この窒化酸化シリコン膜の形成方法は、以下の工程を有している。まず、酸化シリコン膜をＣＶＤ法により形成する（酸化膜形成工程：ステップＳ１０）。このときの基板温度は、６００℃以上８００℃以下、例えば７５０℃である。次いで、酸化シリコン膜を窒化雰囲気下で熱処理する（熱処理工程：ステップＳ２０）。図１のステップＳ２０における熱処理温度は、例えば９５０℃以上１２００℃以下である。また熱処理における雰囲気は、酸化窒素ガス、例えばＮ２Ｏ雰囲気であるが、ＮＯ雰囲気であってもよい。
【００２０】
引き続き、窒素を含むガスを用いて発生させたプラズマに、熱処理工程後の酸化シリコン膜の表面を曝露する（プラズマ処理工程：ステップＳ３０）。このときの基板温度は、２００℃以上５００℃以下、例えば４００℃である。ステップＳ３０に示した処理と、ステップＳ２０に示した処理によって、酸化膜処理工程が行われる。図１のステップＳ３０及び後述する図１２のステップＳ２２において、プラズマ処理に用いるガスとしては、例えばＡｒなどの希ガスと、Ｎ２などの窒素含有ガスの混合ガスが用いられる。ここで、窒素含有ガスとして、Ｎ２ＯガスやＮＯガスなどの酸化窒素ガスが用いられても良いし、ＮＨ３ガス、Ｎ２Ｈ２ガス、又はＮ２Ｈ４ガスなどが用いられても良い。ステップＳ２０及びステップＳ３０によって、酸化シリコン膜は、窒化酸化シリコン膜になる。次に、再度、熱処理を行う。この熱処理温度は、例えば９００℃以上１１００℃以下、例えば１０００℃である。この熱処理によって、窒化酸化シリコン膜表面がプラズマに晒されることによってプラズマ処理工程後の窒化酸化シリコン膜中または下地との界面に生成されることが懸念される電気的な欠陥を除去することができる。
【００２１】
（第１の実施形態の適用例１；ＭＯＳＦＥＴ）
本実施形態における窒化酸化シリコン膜は、ＭＯＳＦＥＴのゲート絶縁膜に適用することができる。図２〜図４の各図を用いて、その製造方法の一例を模式的に説明する。
【００２２】
まず、第１導電型の半導体基板ＷＦ（例えばｐ型のシリコン半導体基板）の表面上に、選択的に酸化シリコンからなる素子分離膜ＥＩと第１導電型（例えばｐ型）のウェルＷＥＬを形成する（図２）。
【００２３】
次に、第１の実施の形態の方法により、半導体基板の表面、少なくともウェル表面に、ゲート絶縁膜ＧＩＮＳとして窒化酸化シリコン膜を形成する（図３）。膜厚は、例えば２〜２００ｎｍであり、回路又は素子に要求される特性に合わせて設定される。ゲート絶縁膜ＧＩＮＳは、例えば、９ｎｍである。ゲート絶縁膜ＧＩＮＳとなる窒化酸化シリコン膜のベースとなる酸化シリコン膜は、例えば図２に示した半導体基板の表面を酸化雰囲気で熱処理することで形成される。その場合、例えば、Ｈ２Ｏ雰囲気中で温度７００〜１０００℃の範囲、典型的には７５０℃で酸化することが望ましい。また、この酸化シリコン膜をＣＶＤで成膜する場合、酸化シリコン膜は、例えばＨＴＯ（High Temperature Oxide）膜と呼ばれる膜である。この場合の原料ガスは、例えばジクロロシラン（ＳｉＨ２Ｃｌ２）及びＨ２Ｏである。ただし原料ガスは、他のガスであっても良い。このときの処理温度は、例えば６００℃以上８００℃以下、例えば７５０℃である。さらに、酸化シリコン膜は、ＴＥＯＳ（Tetraethyl orthosilicate）を原料として用いた膜（ＴＥＯＳ膜）であってもよい。このときの処理温度は、例えば６００℃以上８００℃以下、例えば６５０℃である。酸化シリコン膜がＴＥＯＳの場合、その構成元素には炭素があり、成膜後、膜中に炭素が残留する懸念がある。本実施形態によれば、酸素より酸化性の高いＮ２ＯまたはＮＯで酸化シリコン膜を熱処理することで残留炭素が除去され、その結果、膜中の欠陥量低減、ひいては、動作信頼性の向上が期待できる。このときの熱処理温度は、例えば９５０℃以上１２００℃以下である。
【００２４】
引き続き、図４に示すように、ポリシリコン膜をＣＶＤ法で成膜し、公知のリソグラフィー技術、エッチング技術を利用して加工することで、ゲート絶縁膜ＧＩＮＳ上に、ポリシリコンで構成されるゲート電極ＧＥを選択的に配置する。ゲート電極ＧＥの膜厚は、例えば１５０ｎｍであるが、これに限定されない。次に、イオン注入を用いてリンをゲート電極ＧＥに導入するとともに、自己整合的にリンを半導体基板に導入することによりソースＳＯＵ及びドレインＤＲＡを形成する。不純物としてリンを使用する場合、イオン注入の条件は、例えば、加速エネルギー３５ｋｅＶ、ドーズ６×１０１５cm−２がよい。引き続き、導入した不純物の電気的な活性化を図るために高温の熱処理を行う。たとえば、950℃、窒素雰囲気で行うと良い。以降、層間絶縁膜及び配線を形成する。最後に水素を含有する雰囲気で熱処理する。この熱処理は、例えば、４００℃程度である。
【００２５】
尚、ＭＯＳＦＥＴの作製方法は、他の方法を用いてもかまわない。
【００２６】
本適用例によれば、ゲート絶縁膜ＧＩＮＳの実効的な誘電率が上昇し、ゲート絶縁膜ＧＩＮＳの実効的な薄膜化を行える。このため、ドレイン電流の増加と、動作ストレス起因のゲートリーク電流の低減および絶縁破壊信頼性や特性変動抑制とを、同時に図れる。
【００２７】
（第１の実施形態の適用例２；ゲートスタック型不揮発性メモリ）
図５〜図８の各図を用いて、本実施形態における窒化酸化シリコン膜をトンネル絶縁膜に適用したフローティングゲートを有するゲートスタック型不揮発性メモリを説明する。
【００２８】
ｐ型半導体基板上に素子分離膜ＥＩとウェルＷＥＬを形成する工程までは、上記したＭＯＳＦＥＴに適用した方法と同様の方法で形成する。
【００２９】
次に第１の実施形態に記載の手法でウェルＷＥＬ上に窒化酸化シリコン膜をトンネル絶縁膜ＴＮＬとして形成する（図５）。トンネル絶縁膜ＴＮＬとなる窒化酸化シリコン膜のベースとなる酸化シリコン膜の形成方法は、ＭＯＳＦＥＴと同様の手法をとることができる。窒化酸化シリコン膜の膜厚は、例えば５ｎｍ以上２０ｎｍ以下である。この膜厚の一例は、９ｎｍである。
【００３０】
次に、フローティングゲート電極ＦＧとなるポリシリコン膜ＰＬを成膜する（図６）。ここで、ポリシリコン膜の膜厚は、５０ｎｍ以上２００ｎｍ以下で、望ましくは１５０ｎｍが良い。次いで、ポリシリコン膜ＰＬを選択的に除去することにより、フローティングゲート電極ＦＧを形成する。ポリシリコン膜ＰＬの加工は、コントロールゲート電極となるポリシリコン膜（後述）を形成する前に、少なくとも一度、不要な部分を選択的に除去することにより、行われる。例えば、フローティングゲート電極ＦＧとなるポリシリコン膜のうち素子分離膜及び素子領域上の適当な領域のみが、選択的に除去される。例えば、紙面奥行き方向に並ぶメモリセル間を絶縁できるように素子分離膜及び素子領域上のポリシリコンの一部を選択的に除去する。
【００３１】
また、低抵抗なフローティングゲート電極ＦＧとするためのポリシリコン膜への不純物導入は、コントロールゲート電極ＣＧ用のポリシリコン膜を形成する前に行うことが望ましい。
【００３２】
次いで、コントロールゲート電極ＣＧとフローティングゲート電極ＦＧとの間を電気的に絶縁するためにインター膜ＩＮＴを形成する。インター膜ＩＮＴは、例えば酸化シリコン膜である。インター膜ＩＮＴの膜厚は、例えば１０〜２０ｎｍの範囲であり、一例として１５ｎｍである。インター膜ＩＮＴは、ワード線からコントロールゲート電極ＣＧに電圧が印加されたときにフローティングゲート電極ＦＧの電位が変動することを抑制する。このため、インター膜ＩＮＴには、良好な絶縁破壊耐性と高い誘電率とが要求される。よって、インター膜ＩＮＴの材料には、酸化シリコン膜または酸化シリコン膜／窒化シリコン膜／酸化シリコン膜の３層積層膜を用いることが好ましい。
【００３３】
次いで、インター膜ＩＮＴの上に、コントロールゲート電極ＣＧとなるポリシリコン膜を成膜する。ここで、コントロールゲート電極ＣＧ用のポリシリコン膜の膜厚は、例えば５０ｎｍ以上２００ｎｍ以下であり、一例としては１５０ｎｍである。
【００３４】
次いで、コントロールゲート電極ＣＧ用のポリシリコン膜を加工し、コントロールゲート電極ＣＧを形成する（図７）。このとき、インター膜ＩＮＴとフローティングゲート電極ＦＧ用のポリシリコン膜の不要部分（ソース・ドレインとなるべき領域上方に残った部分を含む）を選択的に除去する。このようにコントロールゲート電極ＣＧを形成すると、ソース・ドレイン方向における、コントロールゲート電極ＣＧに対するフローティングゲート電極ＦＧの位置は、自己整合的に決まる。フローティングゲート電極ＦＧの加工が完了している場合、インター膜ＩＮＴも、ソースＳＯＵ及びドレインＤＲＡとなる半導体基板表面または、トンネル絶縁膜ＴＮＬを露出させるまで加工する。
【００３５】
ついで、第２導電型（例えばn型）の不純物イオンを、半導体基板のうちソースＳＯＵ及びドレインＤＲＡとなる領域に注入することで、ソースＳＯＵ及びドレインＤＲＡを形成すると共に、コントロールゲートＣＧにも第２導電型の不純物を導入する(図８)。この方法では、ソースＳＯＵ及びドレインＤＲＡは、フローティングゲート電極ＦＧに対して自己整合的な位置に配置される。不純物は、例えばリンまたは砒素である。ドーズ量は、例えば１〜５×１０１５ｃｍ−２程度である。次いで、導入した不純物を電気的に活性化させるために、例えば１０００℃前後の温度で熱処理をする。
【００３６】
その後、第１の適用例（ＭＯＳＦＥＴ）と同様に、層間絶縁膜及び配線を形成する。最後に水素を含有する雰囲気で熱処理する。例えば、４００℃程度がよい。
【００３７】
尚、フローティングゲート電極ＦＧおよびコントロールゲート電極ＣＧとから構成される不揮発性メモリの製造方法は、他の方法を用いてもかまわない。
【００３８】
本適用例によれば、フローティングゲート方式の不揮発性メモリのトンネル絶縁膜の耐久性が向上し、繰り返し書き換え回数を増やすことができる。
【００３９】
（第１の実施形態における適用例３；スプリットゲート型不揮発性メモリ）
図９〜図１１の各図を用いて、スプリットゲート型不揮発性メモリのフローティングゲート電極とコントロールゲート電極との間に配置され、フローティングゲート電極とコントロールゲート電極との間に流れるトンネル電流でデータ消去を行わせるトンネル絶縁膜に第１の実施形態に記載の窒化酸化シリコン膜を適用した実施例を説明する。
【００４０】
図９は、本実施形態の窒化酸化シリコン膜をトンネル絶縁膜に適用したスプリットゲート型不揮発性メモリの断面図である。
【００４１】
この不揮発性メモリは、トンネル絶縁膜ＴＮＬを有している。トンネル絶縁膜ＴＮＬは、第１の実施形態に示した方法と同様な方法により形成されている。
【００４２】
詳細には、不揮発性メモリは、シリコン基板などの半導体基板ＷＦを用いて形成されている。半導体基板ＷＦ上には、絶縁膜ＩＮＳを介して、フローティングゲート電極ＦＧが形成されている。絶縁膜ＩＮＳは、例えば酸化シリコン膜（具体的には熱酸化膜）であり、その厚さは、例えば５ｎｍ以上６ｎｍ以下である。フローティングゲート電極ＦＧは、例えばポリシリコン膜により形成されている。
【００４３】
フローティングゲート電極ＦＧ上には、トンネル絶縁膜ＴＮＬが形成されている。トンネル絶縁膜ＴＮＬは、フローティングゲート電極ＦＧの上面から、フローティングゲート電極ＦＧの端面を経由して、一部が半導体基板ＷＦ上に位置している。そしてトンネル絶縁膜ＴＮＬの上には、コントロールゲート電極ＣＧが形成されている。コントロールゲート電極ＣＧは、例えばポリシリコン膜である。また半導体基板ＷＦには、ソースＳＯＵ及びドレインＤＲＡが形成されている。ソースＳＯＵ及びドレインＤＲＡは、平面視で、トンネル絶縁膜ＴＮＬを介して互いに対向している。
【００４４】
図１０及び図１１は、図９に示した半導体装置の製造方法を示す断面図である。まず半導体基板ＷＦ上に絶縁膜ＩＮＳを、例えばウェット酸化法により形成する。次いで、絶縁膜ＩＮＳ上にフローティングゲート電極ＦＧをＣＶＤ法により形成する。次いで、フローティングゲート電極ＦＧ上にマスクパターン（図示せず）を形成し、このマスクパターンを介してフローティングゲート電極ＦＧ及び絶縁膜ＩＮＳをエッチングする。これにより、フローティングゲート電極ＦＧ及び絶縁膜ＩＮＳは選択的に除去され、所定のパターンになる。
【００４５】
次いで図１０に示すように、フローティングゲート電極ＦＧ上に、本実施形態に示した方法を用いて、トンネル絶縁膜ＴＮＬを形成する。トンネル絶縁膜ＴＮＬとなる窒化酸化シリコン膜のベースとなる酸化シリコン膜は、例えばＣＶＤ法を用いて形成される。次いで、トンネル絶縁膜ＴＮＬを窒化雰囲気下で熱処理し、かつトンネル絶縁膜ＴＮＬを、窒素を含むガスでプラズマ処理する。
【００４６】
次いで図１１に示すように、トンネル絶縁膜ＴＮＬ上にコントロールゲート電極ＣＧを、ＣＶＤ法により形成する。次いで、コントロールゲート電極ＣＧ上にマスクパターン（図示せず）を形成し、このマスクパターンを介してコントロールゲート電極ＣＧをエッチングする。これにより、コントロールゲート電極ＣＧは選択的に除去され、所定のパターンになる。
【００４７】
その後、トンネル絶縁膜ＴＮＬ上及びコントロールゲート電極ＣＧ上にマスクパターン（図示せず）を形成し、このマスクパターンを介してトンネル絶縁膜ＴＮＬをエッチングする。これにより、トンネル絶縁膜ＴＮＬは選択的に除去され、所定のパターンになる。
【００４８】
本適用例によっても、フローティングゲート方式の不揮発性メモリのトンネル絶縁膜の耐久性が向上し、繰り返し書き換え回数を増やすことができる。
【００４９】
（第２の実施形態）
図１２は、第２の実施形態に係る窒化酸化シリコン膜の形成方法を示すフローチャートである。この窒化酸化シリコン膜の形成方法は、以下の工程を有している。まず、酸化シリコン膜を形成する（酸化膜形成工程：ステップＳ１０）。次いで、窒素を含むガスを用いて発生させたプラズマに酸化シリコン膜表面を曝露する（プラズマ処理工程：ステップＳ２２）。プラズマ処理に用いるガスとしては、例えばＡｒなどの希ガスと、Ｎ２などの窒素含有ガスの混合ガスが用いられる。ここで、窒素含有ガスとして、Ｎ２ＯガスやＮＯガスなどの酸化窒素ガスが用いられても良いし、ＮＨ３ガス、Ｎ２Ｈ２ガス、又はＮ２Ｈ４ガスなどが用いられても良い。
【００５０】
次いで、プラズマ処理工程が行われた酸化シリコン膜を窒化雰囲気下で熱処理する（熱処理工程：ステップＳ３２）。ステップＳ２２及びステップＳ３２によって、酸化シリコン膜は窒化酸化シリコン膜になる。この熱処理における温度は、例えば９５０℃以上１２００℃以下である。また熱処理における雰囲気は、例えばＮ２Ｏ雰囲気であるが、ＮＯ雰囲気であってもよい。
【００５１】
なお、窒素含有プラズマによる処理（ステップＳ２２）の後に、窒素雰囲気での熱処理をまず行い、その後に、ステップＳ３２に示した処理を例えば９００℃以上１０５０℃以下で行ってもよい。窒素雰囲気における熱処理を行うと、膜の緻密化が図られ、膜中の欠陥密度が低減する。
【００５２】
また、第２の実施形態における酸化膜形成工程（ステップＳ１０）は、第１の実施形態における酸化膜形成工程（ステップＳ１０）と同様の条件で行われ、プラズマ処理工程（ステップＳ２２）は、第１の実施形態におけるプラズマ処理工程（ステップＳ３０）と同様の条件で行われ、熱処理工程（ステップＳ３２）は第１の実施形態における熱処理工程（ステップＳ２０）と同様の条件で行われる。さらに、窒素雰囲気での熱処理も、第１の実施形態と同様の条件で行われる。
【００５３】
第２の実施形態で形成した窒化酸化シリコン膜は、例えば、第１の実施形態の適用例１〜３（ＭＯＳＦＥＴ、フローティングゲート電極を有する不揮発性メモリ、及びスプリットゲート型不揮発性メモリ）に適用できる。
【００５４】
図１３は、第１及び第２実施形態に示した方法によって形成した窒化酸化シリコン膜のＳＩＭＳ（二次イオン質量分析）プロファイルを示す図である。プラズマ処理には、窒素ガスとＡｒを使用した。また熱処理時の窒素雰囲気としては、Ｎ２Ｏを使用した。縦軸は、窒素のカウント量を示している。本図に示す試料は、シリコン基板上に、図１又は図１２に示す方法を用いて窒化酸化シリコン膜を形成し、さらにその上にポリシリコン膜を形成したものである。実線は、図１に示す方法で形成した資料の分析結果を示しており、点線は、図１２に示す方法で形成した試料の分析結果を示したものである。いずれの試料も、窒化酸化シリコン膜とポリシリコン膜の界面、及び窒化酸化シリコン膜とシリコン基板の界面のそれぞれに、窒素含有量が高い層を有している。これらの層には、ＳｉｘＮｙＯｚが形成されている。ここで、ＳｉｘＮｙＯｚとしては、Ｓｉ２Ｎ２Ｏが多いのが好ましい。窒素含有率が高い層における窒素のピーク濃度は、窒化酸化シリコン膜における窒素含有率が最も低い部分の濃度の５倍以上、好ましくは１０倍以上である。なお、熱処理によって窒化酸化シリコン膜の下面が窒化され、プラズマ処理によって窒化酸化シリコン膜の上面が窒化されると考えられる。
【００５５】
そして、このような構造を有することにより、窒化酸化シリコン膜は、劣化がしにくくなっている。以下、その理由について説明する。
【００５６】
酸化シリコン膜の劣化の原因の一つに、酸化シリコン膜の上下方向に電子が通り抜けることがある。酸化シリコン膜中を電子が通る場合、電子の移動方向とは反対に、ホールが流れる。一方、ＣＶＤ法により形成された酸化シリコン膜には、原料ガスに由来する水素が含まれている。上記したホールが形成されることにより、酸化シリコン膜中の水素は移動する。水素が移動すると、これに起因して酸化シリコン膜にリークパスが形成されると推測されている（C.E.Blat, E.H.Nicollian, and E.H.Poindexter, J.Appl.Phys. 69,1712(1991)、Z.Liu, S.Fujieda, K.Terashima, M.Wilde, and K.Fukutani, Appl.Phys.Lett. 81,2397(2002)）。
【００５７】
これに対して、酸化シリコン膜に窒素含有量の高い層が形成される（すなわち酸化シリコン膜が窒化酸化シリコン膜になる）と、窒素によって水素の移動が抑制されると考えられる（Z.Liu, S.Ito, M.Wilde, K.Fukutani, I.Hirozawa, and T.Koganezawa, Appl.Phys.Lett. 92,192115(2008)）。
【００５８】
ここで、窒素含有量の高い層が、酸化シリコン膜の上面のみに形成されている場合を考える。この構造では、電子が酸化シリコン膜（この場合は窒化酸化シリコン膜）の上面から下面に向かう方向に流れる場合については、水素の移動を抑制することができる。しかし、電子が酸化シリコン膜（この場合は窒化酸化シリコン膜）の下面から上面に向かう方向に流れる場合については、水素の移動を抑制することができない。また、窒素含有量の高い層が、酸化シリコン膜の下面のみに形成されている場合、電子が酸化シリコン膜（この場合は窒化酸化シリコン膜）の下面から上面に向かう方向に流れる場合については、水素の移動を抑制することができる。しかし、電子が酸化シリコン膜（この場合は窒化酸化シリコン膜）の上面から下面に向かう方向に流れる場合については、水素の移動を抑制することができない。
【００５９】
これに対して本実施形態の製造方法によれば、酸化シリコン膜とポリシリコン膜の界面、及び酸化シリコン膜とシリコン基板の界面それぞれに、窒素含有量が高い層を有している。このため、電子が酸化シリコン膜（本実施形態では窒化酸化シリコン膜を含む）のいずれの方向に移動する場合においても、水素の移動を抑制することができる。従って、酸化シリコン膜（本実施形態では窒化酸化シリコン膜を含む）は、劣化がしにくいと考えられる。
【００６０】
また、図１３を見ると、図１に示した製造方法のほうが、図１２に示した製造方法よりも、ポリシリコン側における窒化酸化シリコン膜（図１３ではＳｉＯＮと記載）の窒素含有量が多くなっている。このため、図１に示した方法のほうが、さらに酸化シリコン膜の劣化を抑制できる、と考えられる。またこの効果は、熱処理時の雰囲気をＮ２Ｏとすることで特に顕著になり、かつ、プラズマ処理時のガスとして窒素を用いることで特に顕著になる。
【００６１】
なお、Ｎ２Ｏ及びＮＯなどの酸化窒素ガスは、窒素含有ガスであるが、酸素含有ガスでもあり、また、窒素含有ガスかつ酸素含有ガスでもある。すなわちＮ２Ｏ及びＮＯなどの酸化窒素ガス雰囲気は、窒素雰囲気でもあり、酸化雰囲気でもあり、また、窒素雰囲気かつ酸化雰囲気でもある。
【００６２】
第１および第２の実施形態を適用したＭＯＳＦＥＴの絶縁破壊特性を評価した結果を示す。図１４（ａ）、図１４（ｂ）は、ＣＶＤ酸化膜に対してＮ２Ｏ雰囲気下での熱処理のみを行ったトンネル絶縁膜と、同じＣＶＤ酸化膜に対して第１の実施形態による方法で作成したトンネル絶縁膜と、第２の実施形態による方法で作成したトンネル絶縁膜の破壊電荷量（Ｑｂｄ）と不良発生率の関係を示す図である。図１４（ａ）に示すように、蓄積側バイアス印加時には本実施形態によるトンネル絶縁膜はＮ２Ｏ雰囲気下での熱処理のみを行ったトンネル絶縁膜と比較して、破壊発生のために必要な破壊電荷量が一桁近く多く、電気的ストレスに対して耐性が大きいことがわかる。また反転側バイアスに対しては、図１４（ｂ）より、本実施形態によるトンネル絶縁膜はＮ２Ｏ雰囲気下での熱処理のみを行ったトンネル絶縁膜と比較してみると、破壊電荷量が多いだけでなく、破壊電荷量のバラつきが非常に少なくなっていることが分かる。
【００６３】
図１５は、トンネル絶縁膜ＴＮＬを図１に示した方法で形成した場合（図１５（ａ）と、図１２に示した方法で形成した場合（図１５（ｂ））それぞれにおける、トンネル絶縁膜ＴＮＬの破壊電荷量（Ｑｂｄ）と不良発生率の関係を示す図である。本図から、図１に示した方法で形成するほうが、不良発生のために必要な破壊電荷量のばらつき及び絶対量の双方の観点から、好ましいことがわかる。
【００６４】
図１６は、トンネル絶縁膜ＴＮＬを図１に示した方法で形成した場合（図１６（ａ））と、図１２に示した方法で形成した場合（図１６（ｂ））それぞれにおける、一定電流ストレスにおける印加電圧の変動量ΔＶｇの経時変化を示す図である。本図から、図１に示した方法のほうが、ΔＶｇが小さく、電気的ストレスに対する耐性が高い膜が形成されることがわかる。
【００６５】
以上、第１及び第２の実施形態に示した方法によれば、不揮発性メモリのトンネル絶縁膜の劣化を抑制することができる（図１４）。また、トンネル絶縁膜ＴＮＬに対して、窒化雰囲気下での熱処理を行ってから、窒素プラズマ処理を行ったほうが、トンネル絶縁膜ＴＮＬの劣化は少ない（図１５、図１６）。
【００６６】
（第３の実施形態）
図１７は、第３の実施形態に係る半導体装置の製造方法を示すフローチャートである。本図に示すフローチャートは、酸化シリコン膜をN２O等の酸化シリコンを窒化できる雰囲気で熱処理し、かつ酸化シリコン膜を、窒素を含むガスでプラズマ処理した（ステップＳ２０，３０）後、これらの処理が行われた後の酸化シリコン膜（すなわち窒化酸化シリコン膜）を、水（Ｈ２Ｏ）を含む雰囲気で処理する（ステップＳ４０）点を除いて、図１に示した半導体装置の製造方法と同様である。
【００６７】
なお、図１８に示すように、図１２に示した半導体装置の製造方法において、酸化シリコン膜を窒化雰囲気下で熱処理した（ステップＳ３２）後に、これらの処理が行われた後の酸化シリコン膜（すなわち窒化酸化シリコン膜）を、水を含む雰囲気で処理（ステップＳ４０）してもよい。
【００６８】
ステップＳ４０において、窒化酸化シリコン膜は、例えば３００℃以上５００℃以下に加熱される。典型的には、４００℃とする。窒化酸化シリコン膜を、水を含む雰囲気で熱処理することにより、窒化酸化シリコン膜に加わったダメージを回復させることができる。
【００６９】
図１９に、図１に示した方法で窒化酸化シリコン膜を成膜した後、Ｈ２Ｏ雰囲気で熱処理することによる絶縁破壊特性の改善結果を示す。ここでは、プラズマ窒化後に、大気に暴露する場合（ｗ／ＡＥ）と暴露しない場合（ｗ／ｏ  ＡＥ）も比較している。なお、図中、ｗ／ＡＥは、窒化酸化シリコン膜を成膜した後、窒化酸化シリコン膜を大気に暴露する場合を示しており、ｗ／ｏ  ＡＥは、窒化酸化シリコン膜を成膜した後、窒化酸化シリコン膜を大気に暴露しない場合を示している。また、ｗ／ＡＥ  Ｈ２Ｏは、窒化酸化シリコン膜を成膜した後、窒化酸化シリコン膜を大気に暴露し、その後、Ｈ２Ｏ雰囲気で熱処理する場合を示しており、ｗ／ｏ  ＡＥ  Ｈ２Ｏは、窒化酸化シリコン膜を成膜した後、窒化酸化シリコン膜を大気に暴露することなく、Ｈ２Ｏ雰囲気で熱処理する場合を示している。Ｈ２Ｏ雰囲気熱処理を行わない場合（（ｗ／  ＡＥ）、（ｗ／ｏ  ＡＥ））に比べ、Ｈ２Ｏ雰囲気熱処理を行う（（ｗ／  ＡＥ  Ｈ２Ｏ）、（ｗ／ｏ  ＡＥ  Ｈ２Ｏ）と、統計的なマイノリティ成分の絶縁破壊寿命が改善されている。また、大気暴露しない場合（ｗ／ｏ  ＡＥ  Ｈ２Ｏ）に比べ、大気暴露する方（ｗ／  ＡＥ  Ｈ２Ｏ）が、絶縁破壊寿命が改善されている。これは、大気暴露やＨ２Ｏ雰囲気熱処理により、Ｈ２ＯとＳｉＯＮ膜との反応により劣化耐性が向上したためと考えられる。この結果から、窒化酸化シリコン膜を成膜した後、窒化酸化シリコン膜を大気に暴露し、その後、Ｈ２Ｏ雰囲気で熱処理することが望ましいことが分かる。
【００７０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
なお、上記実施形態によれば、以下の発明も開示されている。
（付記１）
酸化シリコン膜をＣＶＤ法により形成する酸化膜形成工程と、
前記酸化シリコン膜を窒素含有雰囲気下で熱処理し、かつ前記酸化シリコン膜を窒素を含むガスでプラズマ処理する酸化膜処理工程と、
を含む半導体装置の製造方法。
（付記２）
付記１に記載の半導体装置の製造方法において、
前記酸化膜処理工程において、前記熱処理を行った後、前記プラズマ処理を行う半導体装置の製造方法。
（付記３）
付記１に記載の半導体装置の製造方法において、
前記酸化膜処理工程の後、前記酸化膜処理工程を経た前記酸化シリコン膜を、水を含む雰囲気で処理する工程を備える半導体装置の製造方法。
（付記４）
付記１に記載の半導体装置の製造方法において、
前記酸化膜処理工程を経た前記酸化シリコン膜は、不揮発性メモリのトンネル絶縁膜である半導体装置の製造方法。
（付記５）
付記１に記載の半導体装置の製造方法において、
前記酸化膜処理工程を経た前記酸化シリコン膜は、ＭＯＳトランジスタのゲート絶縁膜である半導体装置の製造方法。
（付記６）
付記１に記載の半導体装置の製造方法において、
前記酸化膜処理工程において、窒素ガスを用いて前記プラズマ処理を行う半導体装置の製造方法。
（付記７）
付記１に記載の半導体装置の製造方法において、
前記酸化膜処理工程において、酸化窒素ガスを用いて前記プラズマ処理を行う半導体装置の製造方法。
（付記８）
半導体層と、
前記半導体層に接して形成されたトンネル絶縁膜と、
前記トンネル絶縁膜に接して形成されたフローティングゲート電極と、
を備え、
前記トンネル絶縁膜は、前記半導体層との界面、及び前記フローティングゲート電極との界面それぞれに、前記トンネル絶縁膜の厚さ方向の中心に対して窒素含有率が高い層を有する半導体装置。
【符号の説明】
【００７２】
ＣＧ コントロールゲート電極
ＤＲＡ ドレイン
ＥＩ 素子分離膜
ＦＧ フローティングゲート電極
ＧＥ ゲート電極
ＧＩＮＳ ゲート絶縁膜
ＩＮＳ 絶縁膜
ＩＮＴ インター膜
ＰＬ ポリシリコン膜
ＳＯＵ ソース
ＴＮＬ トンネル絶縁膜
ＷＥＬ ウェル
ＷＦ 半導体基板
【図１】
2014011434.tif 000003
【図２】
2014011434.tif 000004
【図３】
2014011434.tif 000005
【図４】
2014011434.tif 000006
【図５】
2014011434.tif 000007
【図６】
2014011434.tif 000008
【図７】
2014011434.tif 000009
【図８】
2014011434.tif 000010
【図９】
2014011434.tif 000011
【図１０】
2014011434.tif 000012
【図１１】
2014011434.tif 000013
【図１２】
2014011434.tif 000014
【図１３】
2014011434.tif 000015
【図１４】
2014011434.tif 000016
【図１５】
2014011434.tif 000017
【図１６】
2014011434.tif 000018
【図１７】
2014011434.tif 000019
【図１８】
2014011434.tif 000020
【図１９】
2014011434.tif 000021