(57)【要約】【課題】オフセットばらつきを防止することができる固体撮像装置を提供することを課題とする。【解決手段】固体撮像装置は、光電変換により信号を生成する複数の第１の単位画素と、前記複数の第１の単位画素に接続された第１の出力線と、前記第１の出力線の信号を増幅する第１のアンプとを有し、前記第１のアンプは、演算増幅器（４０１）と、一端が前記演算増幅器の出力端子に接続される初期化スイッチ（４０４）と、前記初期化スイッチの他端と前記演算増幅器の入力端子間に接続されるオフセット調整部（４０２）とを有し、前記オフセット調整部は、相互にソース及びドレインが接続されたトランジスタを有することを特徴とする。【選択図】図４
2014036416.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により信号を生成する複数の第１の単位画素と、
前記複数の第１の単位画素に接続された第１の出力線と、
前記第１の出力線の信号を増幅する第１のアンプとを有し、
前記第１のアンプは、
演算増幅器と、
一端が前記演算増幅器の出力端子に接続される初期化スイッチと、
前記初期化スイッチの他端と前記演算増幅器の入力端子間に接続されるオフセット調整部とを有し、
前記オフセット調整部は、相互にソース及びドレインが接続されたトランジスタを有することを特徴とする固体撮像装置。
【請求項２】
さらに、前記初期化スイッチの制御信号のハイレベルの電圧を制御する電源回路を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
さらに、前記オフセット調整部の前記トランジスタのゲートに供給する制御信号のハイレベルの電圧を制御する電源回路を有することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
さらに、前記オフセット調整部の前記トランジスタのゲートサイズを制御するドライバを有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
さらに、光電変換により信号を生成する複数の第２の単位画素と、
前記複数の第２の単位画素に接続された第２の出力線と、
前記第２の出力線の信号を増幅する第２のアンプとを有し、
前記第２のアンプは、
演算増幅器と、
一端が前記演算増幅器の出力端子に接続される初期化スイッチと、
前記初期化スイッチの他端と前記演算増幅器の入力端子間に接続されるオフセット調整部とを有し、
前記第２のアンプの前記オフセット調整部は、相互にソース及びドレインが接続されたトランジスタを有することを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記第２のアンプの前記オフセット調整部は、前記第１のアンプの前記オフセット調整部に対してオフセットキャンセル量が異なることを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記オフセット調整部は、動作モードに応じて、オフセットキャンセル量を変えることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
加算モード及び非加算モードを有し、
前記オフセット調整部は、前記加算モードにおける調整量の方が前記非加算モードにおける調整量よりも大きいことを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年の固体撮像装置は、デジタルカメラ、デジタルビデオカメラ、携帯電話など、様々な機器に使用されており、さらなる高機能化が求められている。特に、多画素化に対する要望が強く、画素サイズ及び画素の信号を読み出すための読み出し回路の縮小が必要不可欠である。列毎に容量帰還型の増幅回路を有する構成の読み出し回路を縮小する場合、容量値の低減が必要となる。この場合、増幅回路を初期化する時に発生するチャージインジェクションによる電荷注入に起因するオフセットが増大する。容量帰還型の増幅回路を初期化する時に生じる、チャージインジェクションやクロックフィードスルーを低減する方法として、以下の方法が知られている。
【０００３】
リセットスイッチと反転増幅回路の負入力端子間に、ソースとドレインを短絡したダミートランジスタを接続する。この時、ダミートランジスタのゲートに印加するパルスは、リセットスイッチを制御するパルスの反転パルスである。これにより、チャージインジェクションやクロックフィードスルーをダミートランジスタのチャネルに吸収する。
【０００４】
上記の手法の一例として、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−２０４５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のオフセットキャンセル方法は、例えばトランジスタの製造ばらつきにより、設計値の通りにオフセットを低減できないおそれがある。
【０００７】
本発明の目的は、オフセット量を精度よく調整することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の固体撮像装置は、光電変換により信号を生成する複数の第１の単位画素と、前記複数の第１の単位画素に接続された第１の出力線と、前記第１の出力線の信号を増幅する第１のアンプとを有し、前記第１のアンプは、演算増幅器と、一端が前記演算増幅器の出力端子に接続される初期化スイッチと、前記初期化スイッチの他端と前記演算増幅器の入力端子間に接続されるオフセット調整部とを有し、前記オフセット調整部は、相互にソース及びドレインが接続されたトランジスタを有することを特徴とする。
【発明の効果】
【０００９】
オフセット量を精度よく調整することができる固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１及び第２の実施形態の固体撮像装置のブロック図である。
【図２】第１及び第２の実施形態の単位画素の回路図である。
【図３】第１及び第２の実施形態の１列分の読み出し回路の等価回路図である。
【図４】第１の実施形態の列アンプの回路図である。
【図５】第１の実施形態の固体撮像装置の駆動タイミング図である。
【図６】第１及び第２の実施形態のオフセット調整部の回路図である。
【図７】第１及び第２の実施形態の制御部の一部の回路図である。
【図８】第１及び第２の実施形態のドライバ回路図である。
【図９】第１及び第２の実施形態のドライバの電源供給回路図である。
【図１０】第１及び第２の実施形態のパルス図である。
【図１１】オフセットキャンセル量自動調整部の回路図である。
【図１２】第２の実施形態の列アンプの回路図である。
【図１３】第２の実施形態の固体撮像装置の駆動タイミング図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示すブロック図である。１０１は単位画素１０２が行列状に配置された光電変換領域である。１１４は垂直出力線であり、複数の単位画素１０２が接続されている。単位画素１０２は、光電変換により信号を生成する。光電変換領域１０１の下の読み出し回路ブロック１０３は、垂直読み出し回路１０４ａと、列アンプ（第１のアンプ）１０５ａと、信号保持部１０６ａと、水平シフトレジスタ１０７ａと、出力アンプ１０８ａを有し、奇数列の第１の単位画素１０２の信号を読み出す。奇数列の第１の単位画素１０２は、奇数列の第１の垂直出力線（第１の出力線）１１４に接続される。光電変換領域１０１の上の読み出し回路ブロック１０３は、垂直読み出し回路１０４ｂと、列アンプ（第２のアンプ）１０５ｂと、信号保持部１０６ｂと、水平シフトレジスタ１０７ｂと、出力アンプ１０８ｂを有し、偶数列の第２の単位画素１０２の信号を読み出す。偶数列の第２の単位画素１０２は、偶数列の第２の垂直出力線（第２の出力線）１１４に接続される。ドライバ１０９ａは垂直読み出し回路１０４ａを制御し、ドライバ１０９ｂは垂直読み出し回路１０４ｂを制御する。ドライバ１１０ａは列アンプ１０５ａを制御し、ドライバ１１０ｂは列アンプ１０５ｂを制御する。ドライバ１１１ａは信号保持部１０６ａを制御し、ドライバ１１１ｂは信号保持部１０６ｂを制御する。垂直走査回路１１２は、２次元に配列された単位画素１０２を垂直方向に順次走査する。タイミングジェネレータ（ＴＧ）１１３は、各回路ブロックを制御し、ドライバ１０９〜１１１の各々を独立に制御することできる。オフセットキャンセル量自動調整部１１５ａは、列アンプ１０５ａの出力信号１１６ａを入力し、出力信号１１７ａをタイミングジェネレータ１１３に出力する。同様に、オフセットキャンセル量自動調整部１１５ｂは、列アンプ１０５ｂの出力信号１１６ｂを入力し、出力信号１１７ｂをタイミングジェネレータ１１３に出力する。図１には、ドライバ１０９、１１０、１１１をそれぞれ異なる回路ブロックとして示したが、一つの回路ブロックにしたものであっても良い。また、列アンプ１０５で増幅された信号をＡ／Ｄ変換するために、各列アンプ１０５に対応してＡ／Ｄ変換器を設けても良い。
【００１２】
図２は、図１の単位画素１０２の構成例を示す回路図である。２０１は、光を電荷（電子）に変換する光電変換素子である。２０２は、光電変換素子２０１で発生した電荷を浮遊部２０３に転送するための転送ＭＯＳトランジスタである。２０４は、浮遊部２０３の電位を所定のレベルにリセットするためのリセットＭＯＳトランジスタである。光電変換素子２０１の電荷をリセットする場合は、トランジスタ２０４及び２０２を同時にオンさせればよい。２０５は増幅ＭＯＳトランジスタであり、垂直出力線１１４に設けられた不図示の電流源とともに、浮遊部２０３の電位に応じて、ソースの電位が変わるソースフォロアとして動作する。２０６は増幅ＭＯＳトランジスタ２０５のソースを垂直出力線１１４に接続するための選択ＭＯＳトランジスタである。読み出したい行の選択ＭＯＳトランジスタ２０６をオンさせることで、読み出したい光電変換素子２０１の信号を垂直出力線１１４に読み出すことができる。
【００１３】
図３は、図１の読み出し回路ブロック１０３の１列分の構成例を示す回路図である。垂直線読み出し回路１０４ａは、増幅ＭＯＳトランジスタ２０５の負荷としての電流源である。この電流源１０４ａの電流値と、増幅ＭＯＳトランジスタ２０５のゲート電圧によって、垂直出力線１１４の電位が決まる。列アンプ１０５ａは、垂直出力線１１４のノードＸの電圧を増幅し、信号保持部１０６ａのノードＹに出力する。信号保持部１０６ａは、スイッチ３０１，３０２と、Ｎ信号保持容量３０３と、Ｓ信号保持容量３０４と、スイッチ３０５，３０６とを有する。Ｎ信号保持容量３０３は、単位画素１０２の浮遊部２０３をリセットした時の、列アンプ１０５ａで増幅された垂直出力線１１４の電位（ノイズ信号）を保持する。Ｓ信号保持容量３０４は、列アンプ１０５ａで増幅された、単位画素１０２の光電変換素子２０１で発生した電荷が、浮遊部２０３に転送された後の垂直出力線１１４の電位（画素信号）を保持する。水平走査回路１０７ａは、Ｎ信号保持容量３０３及びＳ信号保持容量３０４が信号を保持した後の水平転送期間に、スイッチ３０５及び３０６をオンさせて、Ｎ信号保持容量３０３及びＳ信号保持容量３０４の信号を、それぞれ水平転送線３０７及び３０８に転送する。出力アンプ１０８ａは、水平転送線３０７のノイズ信号と水平転送線３０８の画素信号とを差動増幅して出力する。
【００１４】
図４は、列アンプ１０５ａの構成例を示す回路図である。列アンプ１０５ｂも、列アンプ１０５ａと同様の構成を有する。入力容量４０２は、ノードＸと演算増幅器（差動増幅器）４０１の反転入力端子との間に接続され、垂直出力線１１４の電位をクランプする。フィードバック容量４０３は、演算増幅器４０１の反転入力端子と出力端子との間に接続される。列アンプ１０５ａのゲインは、フィードバック容量４０３と入力容量４０２との容量値の比で決まる。初期化ＭＯＳトランジスタ４０４は、入力容量４０２を初期化するための初期化スイッチであり、制御信号ｏ＿ｐｃにより制御される。初期化ＭＯＳトランジスタ４０４は、その一端が演算増幅器４０１の出力端子に接続される。オフセット調整部４０５は、初期化ＭＯＳトランジスタ４０４の他端と演算増幅器４０１の反転入力端子間に接続される。オフセット調整部４０５及び初期化ＭＯＳトランジスタ４０４の直列接続回路は、演算増幅器４０１の反転入力端子と出力端子との間に接続される。演算増幅器４０１の非反転入力端子は、基準電位Ｖｒｅｆに接続される。演算増幅器４０１の出力端子は、ノードＹに接続される。
【００１５】
図５は、本実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。信号ｐｒｅｓは、図２のリセットＭＯＳトランジスタ２０４を制御するパルスである。信号ｏ＿ｐｃは、図４の初期化ＭＯＳトランジスタ４０４を制御するパルスである。信号ｏ＿ｐｃｂは、図４のオフセット調整部４０５を制御するパルスである。信号ｐｔｘは、図２の転送ＭＯＳトランジスタ２０２を制御するパルスである。信号ｐｔｎは、図３のスイッチ３０１を制御するパルスである。信号ｐｔｓは、図３のスイッチ３０２を制御するパルスである。信号ｐｓｅｌは、図２の選択ＭＯＳトランジスタ２０６を制御するパルスである。
【００１６】
時刻ｔ１の前では、信号ｐｒｅｓがハイレベルになり、リセットＭＯＳトランジスタ２０４がオンし、浮遊部２０３が電源電圧にリセットされた状態にある。
【００１７】
時刻ｔ１では、読み出す行の信号ｐｒｅｓがローレベルになり、リセットＭＯＳトランジスタ２０４がオフする。これにより、浮遊部２０３は、フローティングノードとなる。この時、読み出す行の信号ｐｓｅｌがハイレベルとなり、選択ＭＯＳトランジスタ２０６がオンする。これにより、増幅ＭＯＳトランジスタ２０５のソースが、選択ＭＯＳトランジスタ２０６を介して、垂直出力線１１４に接続される。垂直出力線１１４に接続された電流源１０４ａの電流を増幅ＭＯＳトランジスタ２０５が流すようになる。この時の垂直出力線１１４の電位は、増幅ＭＯＳトランジスタ２０５のゲート電位で決まる。つまり、垂直出力線１１４の電位は、浮遊部２０４の電位から増幅ＭＯＳトランジスタ２０５の閾値電圧Ｖｔｈとオーバードライブ電圧ΔＶｏｖだけ下がった電位に固定される。
【００１８】
時刻ｔ２では、信号ｏ＿ｐｃがハイレベルになる。これにより、列アンプ１０５ａの初期化ＭＯＳトランジスタ４０４がオンし、リセットされた浮遊部２０３の電位で決まった垂直出力線１１４の電位を、入力容量４０２にクランプする。時刻ｔ２では、信号ｏ＿ｐｃｂも遷移しているが、信号ｏ＿ｐｃｂに関してはオフセット調整部４０５の説明を行う時に詳しく述べるので、今は説明を省略する。
【００１９】
時刻ｔ３では、信号ｏ＿ｐｃがローレベルになり、列アンプ１０５ａの初期化ＭＯＳトランジスタ４０４がオフする。この時、発生するチャージインジェクションやクロックフィードスルーが、列アンプ１０５ａのオフセットを増長する。
【００２０】
時刻ｔ４では、信号ｐｔｎがハイレベルになり、スイッチ３０１がオンし、Ｎ信号保持容量３０３に、アンプ初期化時の列アンプ１０５ａの出力信号（Ｎ信号）を書き込む。
【００２１】
時刻ｔ５では、信号ｐｔｎがローレベルになり、Ｎ信号保持容量３０３へのＮ信号の書き込みが終了する。
【００２２】
時刻ｔ６では、信号ｐｔｘがハイレベルになり、転送ＭＯＳトランジスタ２０２がオンし、光電変換素子２０１で光電変換された電子が浮遊部２０３に転送される。この転送された電子によって、浮遊部２０３の電圧がリセット時から低下する。これに従って、垂直出力線１１４の電位が低下する。低下した垂直出力線１１４の電位は、列アンプ１０５ａで反転増幅される。この時の反転増幅のゲインは、入力容量４０２とフィードバック容量４０３の比で決まる。増幅された光電変換素子２０１の信号をＳ信号と呼ぶことにする。
【００２３】
時刻ｔ７では、信号ｐｔｘがローレベルになり、転送ＭＯＳトランジスタ２０２がオフし、光電変換素子２０１から浮遊部２０３への電子の転送が終了する。
【００２４】
時刻ｔ８では、信号ｐｔｓがハイレベルになり、スイッチ３０２がオンし、列アンプ１０５ａで増幅されたＳ信号がＳ信号保持容量３０４に書き込まれる。
【００２５】
時刻ｔ９では、信号ｐｔｓがローレベルになり、スイッチ３０２がオフし、Ｓ信号保持容量３０４へのＳ信号の書き込みが終了する。
【００２６】
時刻ｔ１０では、信号ｐｓｅｌがローレベルになり、選択ＭＯＳトランジスタ２０６がオフし、単位画素１０２が垂直出力線１１４から切り離される。
【００２７】
その後、水平走査が開始され、水平走査回路１０７ａは、順次、スイッチ３０５及び３０６をオンする信号を出力する。水平走査回路１０７ａからハイレベルの信号がスイッチ３０５及び３０６に供給されると、Ｎ信号保持容量３０３に保持されていた信号は、水平転送線３０７へ転送され、Ｓ信号保持容量３０４に保持されていた信号は、水平転送線３０８に転送される。水平転送線３０８は、出力アンプ１０８ａの正転入力端子に接続され、水平転送線３０７は、出力アンプ１０８ａの反転入力に接続される。そして、出力アンプ１０８ａは、Ｓ信号からＮ信号を引いた電圧を出力する。
【００２８】
水平転送期間が終了すると、次の行の読み出しシーケンスに移行する。次の行の読み出しシーケンスは、先に述べた動作の繰り返しである。
【００２９】
図６は、オフセット調整部４０５の構成例を示す回路図である。６００、６０１、・・・、６０ｎは、それぞれチャージインジェクション時に再分布した電荷をチャネルに吸収するためのダミーＭＯＳトランジスタである。各トランジスタ６００〜６０ｎのソース及びドレインは、相互に接続しており、図４の演算増幅器４０１の反転入力端子に接続されている。オフセット調整部４０５は、任意のｎ個のダミーＭＯＳトランジスタ６００〜６０ｎを有している。ダミーＭＯＳトランジスタ６００〜６０ｎのゲートには、それぞれ信号ｐｃｂ０〜ｐｃｂｎが入力される。信号ｐｃｂ０〜ｐｃｂｎにより、駆動するダミーＭＯＳトランジスタ６００〜６０ｎの個数を変え、ダミーＭＯＳトランジスタ６００〜６０ｎのゲートサイズを制御することにより、チャージインジェクションにより再分布した電荷の吸収量を変える。
【００３０】
図７は、図６のオフセット調整部４０５を制御するためのドライバ１１０ａの一部の構成例を示す回路図である。７００、７０１、・・・、７０ｎは、それぞれ図６のダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎを駆動するためのバッファ回路である。７１０、７１１、・・・、７１ｎは、それぞれ、バッファ回路７００、７０１、・・・、７０ｎを動作させるか、させないかを決める論理積（ＡＮＤ）回路である。論理積回路７１０、７１１、・・・、７１ｎは、信号ｐｃｂと、信号ｓｅｌ０、ｓｅｌ１、・・・、ｓｅｌｎとの論理積をとる。信号ｓｅｌ０、ｓｅｌ１、・・・、ｓｅｌｎは、どのダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎに制御信号ｐｃｂを印加するかを決める信号である。信号ｓｅｌ０〜ｓｅｌｎがそれぞれハイレベルの時に、信号ｐｃｂはバッファ回路７００〜７０ｎに伝達され、制御信号ｐｃｂ０〜ｐｃｂｎとして、ダミーＭＯＳトランジスタ６００〜６０ｎのゲートに印加される。信号ｓｅｌ０〜ｓｅｌｎがそれぞれローレベルの時に、信号ｐｃｂはバッファ回路７００〜７０ｎに伝達されず、制御信号ｐｃｂ０〜ｐｃｂｎは、ダミーＭＯＳトランジスタ６００〜６０ｎのゲートに印加されない。
【００３１】
オフセット調整部４０５で吸収する電荷量は、次式（１）で決まる。
Ｑ［Ｃ］＝Ｃｏｘ・Ｗ・Ｌ・Ｖｇｓ    ・・・（１）
【００３２】
ここで、Ｃｏｘは単位面積当たりのゲート容量、ＷはダミーＭＯＳトランジスタのゲート幅、ＬはダミーＭＯＳトランジスタのゲート長、ＶｇｓはダミーＭＯＳトランジスタのゲート及びソース間の電圧である。
【００３３】
例えば、ダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎのサイズは、列アンプ１０５ａの初期化ＭＯＳトランジスタ４０４の１／１０程度のサイズである。この時、ｎ＝９とし、ダミーＭＯＳトランジスタは全部で１０個あるとする。この場合、吸収できる電荷量は、０  〜  Ｃｏｘ・Ｗ・Ｌ・Ｖｇｓ  ［Ｃ］の間であり、最少調整幅は、次式（２）になる。
１／１０・Ｃｏｘ・Ｗ・Ｌ・Ｖｇｓ［Ｃ］    ・・・（２）
【００３４】
一般的に言われるチャージインジェクションの再分布量は、列アンプ１０５ａの初期化ＭＯＳトランジスタ４０４のソース及びドレインに対して、それぞれ、次式（３）になると言われている。
Ｑ１［Ｃ］＝１／２・Ｃｏｘ・Ｗ１・Ｌ１・Ｖｇｓ１    ・・・（３）
【００３５】
ここで、Ｗ１は初期化ＭＯＳトランジスタ４０４のゲート幅、Ｌ１は初期化ＭＯＳトランジスタ４０４のゲート長、Ｖｇｓ１は初期化ＭＯＳトランジスタ４０４のゲート及びソース間の電圧である。
【００３６】
また、次式（４）が成り立つので、本実施形態ではオフセットが正に出ても負に出ても、それをキャンセルするように調整可能である。
１／２・Ｃｏｘ・Ｗ１・Ｌ１・Ｖｇｓ１
＝１／１０・５・Ｃｏｘ・Ｗ・Ｌ・Ｖｇｓ  （Ｖｇｓ１＝Ｖｇｓ）  ・・・（４）
【００３７】
図８（Ａ）は、図７のバッファ回路７００、７０１、・・・、７０ｎの構成例を示す回路図である。バッファ回路７００、７０１、・・・、７０ｎは、信号ｐｃｂを入力し、信号ｏ＿ｐｃｂを出力する。電流源８０２は、インバータのＰＭＯＳトランジスタのソースと電源電圧Ｖｐｃｂｈのノードとの間に接続されている。この電流源８０２の電流値を変えることにより、図１０に示すように、信号ｏ＿ｐｃｂの立ち上がりの傾きを制御することができる。電流源８０２は、有効／無効設定が可能で、無効時は電流源８０２が無いものとして動作する。
【００３８】
図８（Ｂ）は、ドライバ１１０ａ内のバッファ回路の構成例を示す回路図であり、このバッファ回路は、図４の初期化ＭＯＳトランジスタ４０４のゲートに信号ｏ＿ｐｃを出力する。このバッファ回路は、信号ｐｃを入力し、信号ｏ＿ｐｃを出力する。信号ｐｃは、信号ｐｃｂの反転信号である。電流源８０１は、インバータのＮＭＯＳトランジスタのソースとグランド電位ノードとの間に接続されている。電流源８０１の電流値を変えることにより、図１０に示すように、信号ｏ＿ｐｃの立ち下がりの傾きを制御することができる。電流源８０１は、有効／無効設定が可能で、無効時は電流源８０１が無いものとして動作する。
【００３９】
固体撮像装置は、図１に示すように、列アンプ１０５ａ及び１０５ｂの片側に、ドライバ１１０ａ及び１１０ｂを配置する。従って、ドライバ１１０ａ及び１１０ｂの近くと遠くで、信号ｏ＿ｐｃ及びｏ＿ｐｃｂの遅延時間が異なる。これにより、オフセットの左右差が発生する。信号ｏ＿ｐｃ及びｏ＿ｐｃｂのパルスの立ち下がり及び立ち上がりを制御することにより、遅延時間を低減することができ、オフセットの左右差を低減することができる。
【００４０】
図１０のように、信号ｏ＿ｐｃは、時刻ｔ２でローレベルから電源電圧（ハイレベル）Ｖｐｃｈに立ち上がり、時刻ｔ３で電源電圧（ハイレベル）Ｖｐｃｈからローレベルに向けて立ち下がりを開始する。時刻ｔ３−２で、初期化ＭＯＳトランジスタ４０４の電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となり、初期化ＭＯＳトランジスタ４０４のチャネルが消失する。時刻ｔ３−３で、信号ｏ＿ｐｃはローレベルになる。
【００４１】
これに対して、信号ｏ＿ｐｃｂは、時刻ｔ２で電源電圧（ハイレベル）Ｖｐｃｂｈからローレベルに立ち下がり、時刻ｔ３でローレベルから電源電圧（ハイレベル）Ｖｐｃｂｈに向けて立ち上がりを開始する。時刻ｔ３−２では、ダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎの電圧Ｖｇｓは閾値電圧Ｖｔｈになる。初期化ＭＯＳトランジスタ４０４のチャネルが消失した後の、時刻ｔ３−２以降にチャネルが発生する。時刻ｔ３−４では、信号ｏ＿ｐｃｂは電源電圧（ハイレベル）Ｖｐｃｂｈになる。
【００４２】
以上のように、初期化ＭＯＳトランジスタ４０４のチャネルが消失してから、ダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎのチャネルを発生させた方が、水平方向のオフセットキャンセル量のばらつきを抑制できる。したがって、そうなるように、信号ｏ＿ｐｃ及びｏ＿ｐｃｂを制御することが好ましい。
【００４３】
図９は、図８（Ａ）の電源電圧Ｖｐｃｂｈ又は図８（Ｂ）の電源電圧Ｖｐｃｈを生成する電源回路の構成例を示す図である。制御信号ｏ＿ｐｃ及びｏ＿ｐｃｂのハイレベルの電圧Ｖｐｃｈ及びＶｐｃｂｈは、図９の電源回路を使用することで変更制御することができる。図９の電源回路は、図８（Ａ）の電源電圧Ｖｐｃｂｈのための電源回路及び図８（Ｂ）の電源電圧Ｖｐｃｈのための電源回路の２つ有する。なお、読み出し回路ブロック１０３の個数分だけ、別々に用意しても良い。
【００４４】
９００はユニティーゲインバッファであり、反転入力端子が出力端子に接続される。スイッチ９０１、９０２、・・・、９０（ｎ−２）、９０（ｎ−１）、９０ｎのどれかをオンにする。これにより、電源電圧ノード及びグランド電位ノード間に接続された抵抗によって抵抗分割された電圧が、ユニティーゲインバッファ９００の正転入力端子に供給される。ユニティーゲインバッファ９００の出力端子は、図８（Ａ）の電源電圧Ｖｐｃｂｈ又は図８（Ｂ）の電源電圧Ｖｐｃｈのノードに接続される。これにより、図１０の信号ｏ＿ｐｃ及びｏ＿ｐｃｂのハイレベルＶｐｃｈ及びＶｐｃｂｈを変えることができる。
【００４５】
信号ｏ＿ｐｃ及びｏ＿ｐｃｂのハイレベルＶｐｃｈ及びＶｐｃｂｈを変えることは、初期化ＭＯＳトランジスタ４０４又はダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎの電圧Ｖｇｓを変えることである。つまり、再分布するチャネルの電荷量の制御、又はダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎのチャネルに吸収する電荷量を制御することができる。
【００４６】
本実施形態では、（１）ダミーＭＯＳトランジスタ６００、６０１、・・・、６０ｎの個数の制御、（２）信号ｏ＿ｐｃのハイレベルの制御、（３）信号ｏ＿ｐｃｂのハイレベルの制御を行う。これにより、チャージインジェクションのキャンセル量、つまり列アンプ１０５ａ及び１０５ｂの出力オフセット量を調整することができる。上記の（１）〜（３）を同時に行っても良いし、どれか１つ、あるは２つ用いてオフセットを調整してもよい。
【００４７】
図１１は、オフセットキャンセル量自動調整部１１５ａ及び１１５ｂの構成例を示す図である。コンパレータ１１０１は、正転入力端子に任意の基準電圧Ｖｃｏｍｐが入力され、反転入力端子に列アンプ１０５ａ又は１０５ｂの出力信号１１６ａ又は１１６ｂが入力される。この時の出力信号１１６ａ又は１１６ｂは、単位画素１０２が遮光されたオプティカルブラック画素のレベルを出力する列の列アンプ１０５ａ又は１０５ｂを用いる。キャリブレーションの初期状態は、オフセットキャンセル量の調整無しの状態で始める。本実施形態では、初期化ＭＯＳトランジスタ４０４はＮＭＯＳトランジスタであるため、オフセットキャンセル無しの状態では、列アンプ１０５ａ又は１０５ｂの出力オフセットはプラスになる。以下に、詳しい調整方法を示す。
【００４８】
論理回路１１０２は、コンパレータ１１０１の出力が反転するまで、１垂直走査期間（１Ｖ）に１回入るパルスＶＤを、カウンタ１１０３のクロック端子に供給する。カウンタ１１０３のカウント値は、出力信号１１７ａ又は１１７ｂとしてタイミングジェネレータ１１３に入力される。タイミングジェネレータ１１３は、このカウンタ値に対応したオフセットキャンセル調整量を、図７の制御信号ｓｅｌ１〜ｓｅｌｎとしてドライバ１１０ａ及び１１０ｂに出力する。
【００４９】
以上のように、列アンプ１０５ａ又は１０５ｂの出力信号１１６ａ又は１１６ｂが基準電圧Ｖｃｏｍｐより低くなり、コンパレータ１１０１の出力信号が反転するまで、カウンタ１１０３はカウントアップし、オフセットキャンセル調整量を増やしていく。この動作により、プラスのオフセットを減らしていく。コンパレータ１１０１の基準電圧Ｖｃｏｍｐを列アンプ１０５ａ及び１０５ｂの基準電位Ｖｒｅｆと同じ電圧にしておけば、列アンプ１０５ａ及び１０５ｂの出力信号１１６ａ及び１１６ｂが基準電位Ｖｒｅｆ近辺に来るようにオフセットを調整することができる。
【００５０】
本実施形態では、ドライバ１１０ａとドライバ１１０ｂとは、それぞれ異なる制御をしてもよいし、同じ制御をしてもよい。すなわち、列アンプ１０５ｂのオフセット調整部４０５は、列アンプ１０５ａのオフセット調整部４０５に対してオフセットキャンセル量が異なるようにすることができる。また、他の調整方法として、半導体チップ出荷時にオフセット量を測定し、それをキャンセルする設定値を半導体チップ毎に設定することもできる。
【００５１】
（第２の実施形態）
図１２は、本発明の第２の実施形態による列アンプ１０５ａの構成例を示す回路図である。列アンプ１０５ｂも、列アンプ１０５ａと同様の構成を有する。以下、本実施形態が第１の実施形態と異なる点を説明する。図１２の列アンプ１０５ａは、図４の列アンプ１０５ａに対して、スイッチ１２０１が追加されている。スイッチ１２０１は、フィードバック容量４０３及びノードＹ間に接続され、加算モードにおいて、フィードバック容量４０３を用いて信号の加算を行うためのスイッチである。スイッチ１２０１は、制御信号ｐａｄｄとその反転信号ｐａｄｄｂによって制御される。非加算モードでは、スイッチ１２０１を常にオン状態にしていれば、第１の実施形態で説明した動作ができる。
【００５２】
図１３は、本実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。以下、図１３のタイミングチャートが図５のタイミングチャートと異なる点を説明する。先に述べたように、信号ｐａｄｄは、図１２のスイッチ１２０１を制御するパルスである。スイッチ１２０１を制御するためのもう一つのパルスである信号ｐａｄｄｂは、信号ｐａｄｄの反転信号なので、図１３には記載しない。
【００５３】
時刻ｔ８ａ〜ｔ９ａでは、信号ｐｔｓはローレベルのままであり、スイッチ３０２はオフしたままである。よって、Ｎ行目のＳ信号をＳ信号保持容量３０４に書き込まない。
【００５４】
時刻ｔ１１〜ｔ１２の間、信号ｐａｄｄがローレベルになり、スイッチ１２０１がオフする。これにより、時刻ｔ６〜ｔ７の間に増幅されたＳ信号をフィードバック容量４０３に保持する。スイッチ１２０１がオフしている間の、時刻ｔ２ｂ〜ｔ３ｂで、信号ｏ＿ｐｃがハイレベルになり、列アンプ１０５ａ及び１０５ｂが初期化される。この時、スイッチ１２０１がオフしているので、フィードバック容量４０３に保持しているＮ行目のＳ信号はリセットされない。Ｎ行目のＳ信号は、Ｎ行目読み出し時の列アンプオフセットを含んだ次式（５）の電圧Ｖｏｕｔ１ｓになる。
Ｖｏｕｔ１ｓ＝Ｖｓ１＋Ｖｏｆｓ    ・・・（５）
【００５５】
ここで、Ｖｓ１はＮ行目のＳ信号を列アンプ１０５ａ又は１０５ｂで増幅した信号、Ｖｏｆｓ列アンプ１０５ａ又は１０５ｂの出力オフセットである。
【００５６】
時刻ｔ３ｂでは、信号ｏ＿ｐｃがローレベルになり、Ｎ＋１行目読み出しのための列アンプ１０５ａ及び１０５ｂのリセットが終了する。この時、列アンプ１０５ａ及び１０５ｂの出力には、列アンプ１０５ａ及び１０５ｂのリセット時のチャージインジェクションによるオフセットが現れる。
【００５７】
時刻ｔ１２では、信号ｐａｄｄがハイレベルになり、スイッチ１２０１がオンする。これにより、列アンプ１０５ａ及び１０５ｂの出力電圧Ｖｏｕｔ２ｎは、次式（６）のように、Ｎ行目のＳ信号Ｖｓと、Ｎ＋１行目の列アンプのオフセットＶｏｆｓが重畳した電圧になる。
Ｖｏｕｔ２ｎ＝Ｖｓ＋Ｖｏｆｓ
＝（Ｖｓ１＋Ｖｏｆｓ）＋Ｖｏｆｓ
＝Ｖｓ１＋２Ｖｏｆｓ              ・・・（６）
【００５８】
時刻ｔ４ｂ〜ｔ５ｂにおいて、この時刻の列アンプ１０５ａ及び１０５ｂの出力はＮ行目のＳ信号を含んだレベルであるため、信号ｐｔｎをローレベルのままにしてＮ信号保持容量３０３への信号の書き込みを行わない。この時、Ｎ信号保持容量３０３に保持されている信号Ｖｏｕｔ１ｎは、次式（７）である。
Ｖｏｕｔ１ｎ＝Ｖｏｆｓ    ・・・（７）
【００５９】
Ｎ＋１行目読み出し期間内の時刻ｔ６〜ｔ７では、Ｎ＋１行目のＳ信号が読み出され、列アンプ１０５ａ又は１０５ｂで増幅される。この時の列アンプ１０５ａ又は１０５ｂの出力電圧Ｖｏｕｔ２は、次式（８）となる。
Ｖｏｕｔ２ｓ＝Ｖｓ１＋Ｖｓ２＋２Ｖｏｆｓ    ・・・（８）
【００６０】
ここで、Ｖｓ２は、Ｎ＋１行目のＳ信号を列アンプ１０５ａ又は１０５ｂで増幅した信号である。
【００６１】
時刻ｔ８ｂ〜ｔ９ｂでは、信号ｐｔｓがハイレベルになり、スイッチ３０２がオンし、Ｓ信号保持容量３０４に電圧Ｖｏｕｔ２ｓが書き込まれる。
【００６２】
その後、水平転送期間にスイッチ３０５及び３０６がオンして、Ｎ信号保持容量３０３及びＳ信号保持容量３０４に保持していた信号がそれぞれ水平転送線３０７及び３０８に読み出され、出力アンプ１０８ａ又は１０８ｂで差動増幅されて出力される。
【００６３】
この時の出力電圧は、次式（９）となる。
Ｇ・（Ｖｏｕｔ２ｓ−Ｖｏｕｔ１ｎ）
＝Ｇ・（Ｖｓ１＋Ｖｓ２＋Ｖｏｆｓ）    ・・・（９）
【００６４】
ここで、Ｇは、次式（１０）で表される。
Ｇ＝Ｇａｍｐ・Ｃ１／（Ｃ１＋Ｃ２）    ・・・（１０）
【００６５】
ここで、Ｇａｍｐは出力アンプ１０８ａ又は１０８ｂのゲイン、Ｃ１は保持容量３０３又は３０４の容量、Ｃ２は水平転送線３０７又は３０８の寄生容量である。Ｇａｍｐが１であって、水平転送線３０７及び３０８にＮ信号及びＳ信号を転送した時には、水平転送線３０７及び３０８の寄生容量により、Ｇは１倍以下になる。
【００６６】
式（８）から分かるように、本実施形態の動作方法では、列アンプ１０５ａ及び１０５ｂの出力電圧に、２回分の列アンプオフセットＶｏｆｓが乗る。第１の実施形態のような、列アンプ１０５ａ及び１０５ｂのフィードバック容量４０３で加算を行わない場合は、オフセットキャンセル無しの時に、オフセットＶｏｆｓだけ列アンプ１０５ａ及び１０５ｂにオフセットが発生する。つまり、駆動の違い（動作モードの違い）により、オフセットキャンセル量の調整量を変える必要がある。例えば、本実施形態の加算モードの駆動では、第１の実施形態の非加算モードの駆動に対して、２倍のオフセットが発生するので、キャンセル量の調整量を、第１の実施形態の２倍に大きく設定するとよい。
【００６７】
このように、オフセット調整部４０５は、動作モードに応じて、オフセットキャンセル量を変えると、どの動作モードにおいても同じダイナミックレンジを確保することができる。また、フィードバック容量４０３を可変にして、列アンプ１０５ａ及び１０５ｂのゲインを可変にした場合においても、出力に現れるオフセット量が変わる。従って、ゲイン設定毎（モード毎）に、オフセットキャンセル量の調整値を変えた方がよい。
【００６８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６９】
１０２  単位画素、１０５ａ，１０５ｂ  列アンプ、１１４  垂直出力線、４０１  演算増幅器、４０４  初期化ＭＯＳトランジスタ、４０５  オフセット調整部
【図１】
2014036416.tif 000003
【図２】
2014036416.tif 000004
【図３】
2014036416.tif 000005
【図４】
2014036416.tif 000006
【図５】
2014036416.tif 000007
【図６】
2014036416.tif 000008
【図７】
2014036416.tif 000009
【図８】
2014036416.tif 000010
【図９】
2014036416.tif 000011
【図１０】
2014036416.tif 000012
【図１１】
2014036416.tif 000013
【図１２】
2014036416.tif 000014
【図１３】
2014036416.tif 000015