(57)【要約】【課題】ＡＤＣの高速化及び回路面積の縮小化を可能にする。【解決手段】ＡＤＣ１０１は、アナログ入力電圧をサンプル・ホールドし、かつ、レベルシフトしたレベルシフト信号を生成するサンプル・ホールド／レベルシフト回路３１１と、生成されたレベルシフト信号に基づき、デジタル制御信号をＤＡ変換したアナログ比較電圧を生成するＤＡＣ３０２と、アナログ比較電圧と所定の共通電圧とを比較した比較結果信号を生成するコンパレータ３０３と、比較結果信号を逐次保持するとともに、比較結果信号に基づきデジタル制御信号を生成するＳＡＲ３０４と、を備えるものである。【選択図】図３
2014057244.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力電圧をサンプル・ホールドし、かつ、レベルシフトしたレベルシフト信号を生成するサンプル・ホールド／レベルシフト回路と、
前記生成されたレベルシフト信号に基づき、デジタル制御信号をＤＡ変換したアナログ比較電圧を生成するＤＡ変換器と、
前記アナログ比較電圧と所定の共通電圧とを比較した比較結果信号を生成するコンパレータと、
前記比較結果信号を逐次保持するとともに、前記比較結果信号に基づき前記デジタル制御信号を生成する逐次比較レジスタと、
を備えるＡＤ変換器。
【請求項２】
前記サンプル・ホールド／レベルシフト回路は、前記アナログ入力電圧をサンプリングするサンプリング容量を備える、
請求項１に記載のＡＤ変換器。
【請求項３】
前記サンプリング容量は、入力される制御信号に応じて、前記アナログ入力電圧をサンプリングし、また、前記サンプリングした電圧に応じた前記レベルシフト信号を出力する、
請求項２に記載のＡＤ変換器。
【請求項４】
前記サンプリング容量は、サンプリング時に直列接続可能な複数の容量素子を含み、
前記複数の容量素子のうちの第１の容量素子が、前記ＤＡ変換器へ前記レベルシフト信号を出力する、
請求項２に記載のＡＤ変換器。
【請求項５】
前記サンプリング容量は、前記アナログ入力電圧が入力される第１の容量素子と、前記第１の容量素子が前記アナログ入力電圧をサンプリングした後、前記第１の容量素子に並列に接続される第２の容量素子とを含み、
前記第２の容量素子が、前記ＤＡ変換器へ前記レベルシフト信号を出力する、
請求項２に記載のＡＤ変換器。
【請求項６】
前記サンプル・ホールド／レベルシフト回路は、
第１の容量素子と、
前記第１の容量素子の一端と接地電位との間に接続された第１のスイッチ素子と、
前記第１の容量素子の他端と前記アナログ入力電圧の入力端子との間に接続された第２のスイッチ素子と、
前記第１の容量素子の一端と前記共通電圧の入力端子との間に接続された第３のスイッチ素子と、
前記第１の容量素子の他端と前記レベルシフト信号の出力端子との間に接続された第４のスイッチ素子と、を備える、
請求項１に記載のＡＤ変換器。
【請求項７】
前記サンプル・ホールド／レベルシフト回路の動作を制御する制御回路を備え、
前記制御回路は、
前記第１及び第２のスイッチ素子をオンに制御して、前記アナログ入力電圧を前記第１の容量素子にサンプリングし、
前記第３及び第４のスイッチ素子をオンに制御して、前記第１の容量素子から前記レベルシフト信号を出力する、
請求項６に記載のＡＤ変換器。
【請求項８】
前記サンプル・ホールド／レベルシフト回路は、
第１及び第２の容量素子と、
前記第１の容量素子の一端と接地電位との間に接続された第１のスイッチ素子と、
前記第２の容量素子の他端と前記アナログ入力電圧の入力端子との間に接続された第２のスイッチ素子と、
前記第１の容量素子の他端と前記第２の容量素子の一端との間に接続された第３のスイッチ素子と、
前記第１の容量素子の一端と前記共通電圧の入力端子との間に接続された第４のスイッチ素子と、
前記第１の容量素子の他端と前記レベルシフト信号の出力端子との間に接続された第５のスイッチ素子と、
前記第２の容量素子の他端と前記共通電圧の入力端子との間に接続された第６のスイッチ素子と、を備える、
請求項１に記載のＡＤ変換器。
【請求項９】
前記サンプル・ホールド／レベルシフト回路の動作を制御する制御回路を備え、
前記制御回路は、
前記第３乃至第６のスイッチ素子をオンに制御して、前記第１及び第２の容量素子の電荷をクリアし、
前記第１乃至第３のスイッチ素子をオンに制御して、前記アナログ入力電圧を前記第１及び第２の容量素子にサンプリングし、
前記第４及び第５のスイッチ素子をオンに制御して、前記第１の容量素子から前記レベルシフト信号を出力する、
請求項８に記載のＡＤ変換器。
【請求項１０】
前記サンプル・ホールド／レベルシフト回路は、
第１乃至第３の容量素子と、
前記第１の容量素子の一端と接地電位との間に接続された第１のスイッチ素子と、
前記第１の容量素子の他端と前記第３の容量素子の一端との間に接続された第２のスイッチ素子と、
前記第３の容量素子の他端と前記アナログ入力電圧の入力端子との間に接続された第３のスイッチ素子と、
前記第１の容量素子の一端と前記共通電圧の入力端子との間に接続された第４のスイッチ素子と、
前記第１の容量素子の他端と前記レベルシフト信号の出力端子との間に接続された第５のスイッチ素子と、
前記第２の容量素子の一端と接地電位との間に接続された第６のスイッチ素子と、
前記第２の容量素子の他端と前記第３の容量素子の一端との間に接続された第７のスイッチ素子と、
前記第２の容量素子の一端と前記共通電圧の入力端子との間に接続された第８のスイッチ素子と、
前記第２の容量素子の他端と前記レベルシフト信号の出力端子との間に接続された第９のスイッチ素子と、
前記第３の容量素子の一端と前記共通電圧の入力端子との間に接続された第１０のスイッチ素子と、
前記第３の容量素子の他端と前記共通電圧の入力端子との間に接続された第１１のスイッチ素子と、を備える、
請求項１に記載のＡＤ変換器。
【請求項１１】
前記サンプル・ホールド／レベルシフト回路の動作を制御する制御回路を備え、
前記制御回路は、
前記第７、第８、第１０及び前記第１１のスイッチ素子をオンに制御して、前記第２及び第３の容量素子の電荷をクリアし、
前記第３、第６及び第７のスイッチ素子をオンに制御して、前記アナログ入力電圧を前記第２及び第３の容量素子にサンプリングし、
前記第８及び第９のスイッチ素子をオンに制御して、前記第２の容量素子から前記レベルシフト信号を出力し、
前記第２、第４、第１０及び前記第１１のスイッチ素子をオンに制御して、前記第１及び第３の容量素子の電荷をクリアし、
前記第１乃至第３のスイッチ素子をオンに制御して、前記アナログ入力電圧を前記第１及び第３の容量素子にサンプリングし、
前記第４及び第５のスイッチ素子をオンに制御して、前記第１の容量素子から前記レベルシフト信号を出力する、
請求項１０に記載のＡＤ変換器。
【請求項１２】
前記制御回路は、
前記第２、第４、第８乃至第１１のスイッチ素子をオンに制御して、前記第１及び第３の容量素子の電荷をクリアし、かつ、前記第２の容量素子から前記レベルシフト信号を出力し、
前記第４、第５、前記第７、第８、第１０及び前記第１１のスイッチ素子をオンに制御して、前記第２及び第３の容量素子の電荷をクリアし、かつ、前記第１の容量素子から前記レベルシフト信号を出力する、
請求項１１に記載のＡＤ変換器。
【請求項１３】
前記サンプル・ホールド／レベルシフト回路は、
第１及び第２の容量素子と、
前記第１の容量素子の一端と接地電位との間に接続された第１のスイッチ素子と、
前記第１の容量素子の他端と前記アナログ入力電圧の入力端子との間に接続された第２のスイッチ素子と、
前記第１の容量素子の一端と前記第２の容量素子の一端との間に接続された第３のスイッチ素子と、
前記第１の容量素子の他端と前記第２の容量素子の他端との間に接続された第４のスイッチ素子と、
前記第２の容量素子の一端と前記共通電圧の入力端子との間に接続された第５のスイッチ素子と、
前記第２の容量素子の他端と前記共通電圧の入力端子との間に接続された第６のスイッチ素子と、を備える、
前記第２の容量素子の他端と前記レベルシフト信号の出力端子との間に接続された第７のスイッチ素子と、備える、
請求項１に記載のＡＤ変換器。
【請求項１４】
前記サンプル・ホールド／レベルシフト回路の動作を制御する制御回路を備え、
前記制御回路は、
前記第１及び第２のスイッチ素子をオンに制御して、前記アナログ入力電圧を前記第１の容量素子にサンプリングし、
前記第５及び第６のスイッチ素子をオンに制御して、前記第２の容量素子の電荷をクリアし、
前記第３及び第４のスイッチ素子をオンに制御して、前記第１及び第２の容量素子を並列接続し、
前記第５及び第７のスイッチ素子をオンに制御して、前記第２の容量素子から前記レベルシフト信号を出力する、
請求項１３に記載のＡＤ変換器。
【請求項１５】
前記制御回路は、
前記第１、第２、第５及び第６のスイッチ素子をオンに制御して、前記アナログ入力電圧を前記第１の容量素子にサンプリングし、かつ、前記第２の容量素子の電荷をクリアする、
請求項１４に記載のＡＤ変換器。
【請求項１６】
前記ＤＡ変換器は、前記デジタル制御信号のビットに対応した容量を有する複数のビット容量を備える、
請求項１に記載のＡＤ変換器。
【請求項１７】
前記複数のビット容量は、入力される制御信号に応じて、蓄積している電荷をクリアし、また、前記レベルシフト信号を入力する、
請求項１６に記載のＡＤ変換器。
【請求項１８】
前記ＤＡ変換器は、
一端が前記アナログ比較電圧の出力端子に接続された複数のビット容量と、
一端が前記複数のビット容量の他端にそれぞれ接続され、第１の他端が前記レベルシフト信号の入力端子に接続され、第２の他端が所定の基準電圧の入力端子に接続され、第３の他端が接地電位に接続され、制御端子に前記デジタル制御信号の各ビットの入力端子がそれぞれ接続された複数のビットスイッチ素子と、
前記アナログ比較電圧の出力端子と前記共通電圧の入力端子との間に接続された第１のＤＡＣスイッチ素子と、
前記共通電圧の入力端子と前記レベルシフト信号の入力端子との間に接続された第２のＤＡＣスイッチ素子と、を備える
請求項１に記載のＡＤ変換器。
【請求項１９】
前記ＤＡ変換器の動作を制御する制御回路を備え、
前記制御回路は、
前記第１及び第２のＤＡＣスイッチ素子をオンに制御して、前記複数のビット容量の電荷をクリアし、
前記第１のＤＡＣスイッチ素子をオンに制御して、前記レベルシフト信号を前記複数のビット容量に入力する、
請求項１８に記載のＡＤ変換器。
【請求項２０】
アナログ入力電圧をサンプリングし、
前記サンプリングした電圧をレベルシフトしたレベルシフト信号を生成し、
前記生成されたレベルシフト信号に基づき、デジタル制御信号をＤＡ変換したアナログ比較電圧を生成し、
前記アナログ比較電圧と所定の共通電圧とを比較した比較結果信号を生成し、
前記比較結果信号を逐次保持するとともに、前記比較結果信号に基づき前記デジタル制御信号を生成する、
ＡＤ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器及びＡＤ変換方法に関し、例えば、逐次比較を行うＡＤ変換器及びＡＤ変換方法に好適に利用できるものである。
【背景技術】
【０００２】
入力されるアナログ信号をデジタル信号に変換するＡＤＣ（Ａ／Ｄ  ｃｏｎｖｅｒｔｅｒ：ＡＤ変換器）として、逐次比較型（ＳＡＲ型）のＡＤＣが知られている。逐次比較型のＡＤＣは、主に、ＤＡＣ（Ｄ／Ａ  ｃｏｎｖｅｒｔｅｒ：ＡＤ変換器）、コンパレータ、ＳＡＲ（Succesive Approximation Register：逐次比較レジスタ）を備えている。逐次比較型のＡＤＣは、入力されたアナログ信号をサンプル・ホールドした信号に対し逐次比較動作をすることによりＡＤ変換し、逐次比較結果のデジタル信号を出力する。
【０００３】
関連する技術文献として、例えば、特許文献１〜３が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１４０３５号公報
【特許文献２】特開２０１０−０４５７２３号公報
【特許文献３】特表２００６−５１２８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、近年、ＡＤＣを含む半導体装置は様々な電子機器に搭載されており、電子機器の高性能化及び小型化が進んでいることから、ＡＤＣの動作の高速化及び回路面積の縮小化が強く望まれている。
【０００６】
しかしながら、従来のＡＤＣでは、このような観点について十分な考慮がなされていなかった。このため、従来のＡＤＣでは、高速化及び面積縮小化を実現することが困難であるという問題がある。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、ＡＤ変換器は、サンプル・ホールド／レベルシフト回路と、ＤＡ変換器と、コンパレータと、逐次比較レジスタとを備える。サンプル・ホールド／レベルシフト回路は、アナログ入力電圧をサンプル・ホールドし、かつ、レベルシフトしたレベルシフト信号を生成する。ＤＡ変換器は、生成されたレベルシフト信号に基づき、デジタル制御信号をＤＡ変換したアナログ比較電圧を生成する。コンパレータは、アナログ比較電圧と所定の共通電圧とを比較した比較結果信号を生成する。逐次比較レジスタは、比較結果信号を逐次保持するとともに、比較結果信号に基づきデジタル制御信号を生成する。
【発明の効果】
【０００９】
前記一実施の形態によれば、ＡＤＣの高速化及び回路面積を縮小化することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】前提例１に係る逐次比較ＡＤＣの構成を示すブロック図である。
【図２】前提例１に係るＤＡＣの構成を示す回路図である。
【図３】実施の形態１に係る逐次比較ＡＤＣの構成を示すブロック図である。
【図４】実施の形態１に係るＤＡＣの構成を示す回路図である。
【図５】実施の形態１に係るサンプル・ホールド／レベルシフト回路の構成を示す回路図である。
【図６】実施の形態１に係る逐次比較ＡＤＣの動作を示すフローチャートである。
【図７Ａ】実施の形態１に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図７Ｂ】実施の形態１に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図８Ａ】実施の形態１に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図８Ｂ】実施の形態１に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図８Ｃ】実施の形態１に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図９】実施の形態２に係る逐次比較ＡＤＣの構成を示すブロック図である。
【図１０】実施の形態２に係るサンプル・ホールド／レベルシフト回路の構成を示す回路図である。
【図１１】実施の形態２に係る逐次比較ＡＤＣの動作を示すフローチャートである。
【図１２Ａ】実施の形態２に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図１２Ｂ】実施の形態２に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図１３Ａ】実施の形態２に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１３Ｂ】実施の形態２に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１３Ｃ】実施の形態２に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１３Ｄ】実施の形態２に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１４】実施の形態３に係る逐次比較ＡＤＣの構成を示すブロック図である。
【図１５】実施の形態３に係るサンプル・ホールド／レベルシフト回路の構成を示す回路図である。
【図１６】実施の形態３に係る逐次比較ＡＤＣの動作を示すフローチャートである。
【図１７Ａ】実施の形態３に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図１７Ｂ】実施の形態３に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図１８Ａ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｂ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｃ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｄ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｅ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｆ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｇ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１８Ｈ】実施の形態３に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図１９】実施の形態４に係る逐次比較ＡＤＣの構成を示すブロック図である。
【図２０】実施の形態４に係るサンプル・ホールド／レベルシフト回路の構成を示す回路図である。
【図２１】実施の形態４に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図２２Ａ】実施の形態４に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図２２Ｂ】実施の形態４に係る逐次比較ＡＤＣの動作を示すタイミングチャートである。
【図２３Ａ】実施の形態４に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図２３Ｂ】実施の形態４に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図２３Ｃ】実施の形態４に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図２３Ｄ】実施の形態４に係るサンプル・ホールド／レベルシフト回路とＤＡＣの容量との接続状態を示す接続状態図である。
【図２４】特許文献３に記載された前提例２に係る逐次比較ＡＤＣにおけるＤＡＣの構成を示す回路図である。
【図２５】特許文献３に記載された前提例２に係る逐次比較ＡＤＣにおけるサンプリング時の入力レンジに対するＤＡＣ容量の接続関係を示す表である。
【図２６】特許文献３に記載された前提例２に係る逐次比較ＡＤＣにおける入力レンジに対し選択されるビット値の関係を示す表である。
【発明を実施するための形態】
【００１１】
（実施の形態の前提例１）
以下、図面を参照して実施の形態を適用する前の前提例１について説明する。図１は、前提例１に係るサンプリングコンデンサを有する逐次比較型のＡＤ変換器の構成の一例を示すものである。
【００１２】
図１を参照すると、前提例１に係る逐次比較ＡＤＣ１００は、サンプル・ホールド／ＤＡＣ３１０と、コンパレータ３０３と、ＳＡＲ（逐次近似レジスタ論理）３０４を備えている。
【００１３】
逐次比較ＡＤＣ１００は、端子Ｔ１０１を介してクロック信号ＣＬＫが入力され、端子Ｔ１０２を介して変換制御信号ＣＯＮＶが入力され、端子Ｔ１０３を介して基準電圧ＶＲＥＦが入力され、端子Ｔ１０４を介してアナログ入力電圧ＡＩＮが入力され、端子Ｔ１０５を介してコモン電圧ＶＣＯＭが入力され、アナログ入力電圧ＡＩＮをＡＤ変換したデジタル出力信号ＤＯＵＴを、端子Ｔ１０６を介して出力する。
【００１４】
サンプル・ホールド／ＤＡＣ３１０は、アナログ入力電圧ＡＩＮと、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、ＳＡＲ３０４からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１を入力する。そして、サンプル・ホールド／ＤＡＣ３１０は、入力されたスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１に対応してＤＡ変換を行い、アナログ出力電圧ＤＡＣＯを端子Ｔ１０７（サンプル・ホールド／ＤＡＣ３１０とコンパレータ３０３の間のノード）を介してコンパレータ３０３に出力する。なお、アナログ入力電圧ＡＩＮは、サンプル・ホールド／ＤＡＣ３１０でＡＤ変換動作中（逐次比較動作の間）保持される。
【００１５】
コンパレータ３０３は、正転入力端子（＋）に、サンプル・ホールド／ＤＡＣ３１０からのアナログ出力電圧ＤＡＣＯを入力し、反転入力端子（−）に、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）を入力する。そして、コンパレータ３０３は、入力されたアナログ出力電圧ＤＡＣＯとコモン電圧ＶＣＯＭとを比較して、比較結果信号ＣＭＰＯをＳＡＲ３０４に出力する。
【００１６】
ＳＡＲ３０４は、コンパレータ３０３からの比較結果信号ＣＭＰＯと、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。なお、クロック信号ＣＬＫは、ＳＡＲ３０４（逐次比較ＡＤＣ１００）が逐次変換動作を行うための動作クロックであり、変換制御信号ＣＯＮＶは、ＳＡＲ３０４（逐次比較ＡＤＣ１００）が逐次変換動作を開始するための制御信号である。
【００１７】
そして、ＳＡＲ３０４は、比較回数と比較結果信号ＣＭＰＯから決定したサンプル・ホールド／ＤＡＣ３１０の入力コードに基づいたスイッチ制御信号ＣＳＢ０〜ＣＳＢ７と、コモン電圧ＶＣＯＭからの入力を制御するスイッチ制御信号ＣＳＷ１とを、サンプル・ホールド／ＤＡＣ３１０に出力し、さらに、アナログ／デジタル変換結果であるデジタル出力信号ＤＯＵＴを出力する。なお、ＳＡＲ３０４において、ＡＤ変換開始時、一回目、二回目等の逐次比較で出力するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１によるスイッチ制御については後に詳細に説明される。
【００１８】
図２は、前提例１に係るサンプル・ホールド／ＤＡＣ３１０の回路構成の一例を示す図である。サンプル・ホールド／ＤＡＣ３１０は、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭと、アナログ入力電圧ＡＩＮと、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１とを入力とする。そして、サンプル・ホールド／ＤＡＣ３１０は、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１に対応して、アナログ出力電圧ＤＡＣＯを出力する。
【００１９】
図２に示すように、サンプル・ホールド／ＤＡＣ３１０は、スイッチＳＷ１、スイッチＳ０〜Ｓ７、容量ＣＤ、Ｃ０〜Ｃ７を備えている。
【００２０】
スイッチＳＷ１は、コモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に一端が接続され、他端がアナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７に接続され、制御端子がスイッチ制御信号ＣＳＷ１入力用の端子Ｔ１０８に接続されている。スイッチＳＷ１は、スイッチ制御信号ＣＳＷ１に応じて、端子Ｔ１０５と端子Ｔ１０７との接続のオン・オフを切り替える。
【００２１】
スイッチＳ７は、ノードＢ７に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ７入力用の端子Ｔ１１７に接続されている。スイッチＳ７は、スイッチ制御信号ＣＳＢ７に応じて、ノードＢ７と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２２】
スイッチＳ６は、ノードＢ６に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ６入力用の端子Ｔ１１６に接続されている。スイッチＳ６は、スイッチ制御信号ＣＳＢ６に応じて、ノードＢ６と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２３】
スイッチＳ５は、ノードＢ５に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ５入力用の端子Ｔ１１５に接続されている。スイッチＳ５は、スイッチ制御信号ＣＳＢ５に応じて、ノードＢ５と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２４】
スイッチＳ４は、ノードＢ４に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ４入力用の端子Ｔ１１４に接続されている。スイッチＳ４は、スイッチ制御信号ＣＳＢ４に応じて、ノードＢ４と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２５】
スイッチＳ３は、ノードＢ３に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ３入力用の端子Ｔ１１３に接続されている。スイッチＳ３は、スイッチ制御信号ＣＳＢ３に応じて、ノードＢ３と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２６】
スイッチＳ２は、ノードＢ２に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ２入力用の端子Ｔ１１２に接続されている。スイッチＳ２は、スイッチ制御信号ＣＳＢ２に応じて、ノードＢ２と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２７】
スイッチＳ１は、ノードＢ１に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ１入力用の端子Ｔ１１１に接続されている。スイッチＳ１は、スイッチ制御信号ＣＳＢ１に応じて、ノードＢ１と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２８】
スイッチＳ０は、ノードＢ０に一端が接続され、他端ａがアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ０入力用の端子Ｔ１１０に接続されている。スイッチＳ０は、スイッチ制御信号ＣＳＢ０に応じて、ノードＢ０と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００２９】
容量ＣＤは、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とＧＤＮとの間に接続されている。すなわち、容量ＣＤは、一端が端子Ｔ１０７に接続され、他端がＧＮＤに接続されている。また、容量ＣＤの容量は、基準の容量値Ｃである。
【００３０】
容量Ｃ０は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ０（スイッチＳ０）との間に接続されている。すなわち、容量Ｃ０は、一端が端子Ｔ１０７に接続され、他端がノードＢ０（スイッチＳ０の一端）に接続されている。また、容量Ｃ０の容量は、容量ＣＤと同じであり、基準の容量値Ｃである。
【００３１】
容量Ｃ１は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ１（スイッチＳ１）との間に接続されている。すなわち、容量Ｃ１は、一端が端子Ｔ１０７に接続され、他端がノードＢ１（スイッチＳ１の一端）に接続されている。また、容量Ｃ１の容量は、容量値２Ｃ（基準値Ｃの２倍）である。
【００３２】
容量Ｃ２は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ２（スイッチＳ２）との間に接続されている。すなわち、容量Ｃ２は、一端が端子Ｔ１０７に接続され、他端がノードＢ２（スイッチＳ２の一端）に接続されている。また、容量Ｃ２の容量は、容量値４Ｃ（基準値Ｃの４倍）である。
【００３３】
容量Ｃ３は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ３（スイッチＳ３）との間に接続されている。すなわち、容量Ｃ３は、一端が端子Ｔ１０７に接続され、他端がノードＢ３（スイッチＳ３の一端）に接続されている。また、容量Ｃ３の容量は、容量値８Ｃ（基準値Ｃの８倍）である。
【００３４】
容量Ｃ４は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ４（スイッチＳ４）との間に接続されている。すなわち、容量Ｃ４は、一端が端子Ｔ１０７に接続され、他端がノードＢ４（スイッチＳ４の一端）に接続されている。また、容量Ｃ４の容量は、容量値１６Ｃ（基準値Ｃの１６倍）である。
【００３５】
容量Ｃ５は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ５（スイッチＳ５）との間に接続されている。すなわち、容量Ｃ５は、一端が端子Ｔ１０７に接続され、他端がノードＢ５（スイッチＳ５の一端）に接続されている。また、容量Ｃ５の容量は、容量値３２Ｃ（基準値Ｃの３２倍）である。
【００３６】
容量Ｃ６は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ６（スイッチＳ６）との間に接続されている。すなわち、容量Ｃ６は、一端が端子Ｔ１０７に接続され、他端がノードＢ６（スイッチＳ６の一端）に接続されている。また、容量Ｃ６の容量は、容量値６４Ｃ（基準値Ｃの６４倍）である。
【００３７】
容量Ｃ７は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ７（スイッチＳ７）との間に接続されている。すなわち、容量Ｃ７は、一端が端子Ｔ１０７に接続され、他端がノードＢ７（スイッチＳ７の一端）に接続されている。また、容量Ｃ７の容量は、容量値１２８Ｃ（基準値Ｃの１２８倍）である。
【００３８】
次に、前提例１に係る逐次比較ＡＤＣ１００の動作について説明する。まず、アナログ入力電圧ＡＩＮをサンプリングするサンプリングモードでは、ＳＡＲ３０４は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（サンプル・ホールド／ＤＡＣ３１０のスイッチＳＷ１＝ＯＮ）
ＣＳＢ７＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ７＝ａ（ＡＩＮ）選択）
ＣＳＢ６＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ６＝ａ（ＡＩＮ）選択）
ＣＳＢ５＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ５＝ａ（ＡＩＮ）選択）
ＣＳＢ４＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ４＝ａ（ＡＩＮ）選択）
ＣＳＢ３＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ３＝ａ（ＡＩＮ）選択）
ＣＳＢ２＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ２＝ａ（ＡＩＮ）選択）
ＣＳＢ１＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ１＝ａ（ＡＩＮ）選択）
ＣＳＢ０＝ａ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ０＝ａ（ＡＩＮ）選択）
【００３９】
そうすると、ＳＡＲ３０４からのスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１により、サンプル・ホールド／ＤＡＣ３１０におけるスイッチＳＷ１がＯＮし、スイッチＳ０〜Ｓ７が他端ａ（アナログ入力電圧ＡＩＮ）を選択する。したがって、容量Ｃ０〜Ｃ７は片端が端子Ｔ１０５（コモン電圧ＶＣＯＭ）に接続され、もう片端が端子Ｔ１０４（アナログ入力電圧ＡＩＮ）に接続されるため、容量Ｃ０〜Ｃ７は、アナログ入力電圧ＡＩＮをサンプリングする。
【００４０】
また、容量ＣＤは、片端が端子Ｔ１０５（コモン電圧ＶＣＯＭ）に接続され、もう片端がＧＮＤに接続されている。容量ＣＤに貯まっている電荷をＱｄは、端子Ｔ１０５の電圧をＶｃｏｍ（コモン電圧ＶＣＯＭ）とすると、次の式（１）となる。
Ｑｄ＝Ｖｃｏｍ×Ｃ      ・・・（１）
【００４１】
また、容量Ｃ０〜Ｃ７に貯まっている電荷Ｑ１は、端子Ｔ１０４の電圧をＶａｉｎ（アナログ入力電圧ＡＩＮ）とすると、次の式（２）となる。
Ｑ１＝（Ｖｃｏｍ−Ｖａｉｎ）×２５５Ｃ      ・・・（２）
【００４２】
次に、サンプリングした信号に対し逐次比較動作を行う比較モードに移ると、ＳＡＲ３０４は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（サンプル・ホールド／ＤＡＣ３１０のスイッチＳＷ１＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（サンプル・ホールド／ＤＡＣ３１０のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【００４３】
そうすると、ＳＡＲ３０４からのスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１により、サンプル・ホールド／ＤＡＣ３１０におけるスイッチＳＷ１がＯＦＦし、スイッチＳ７が他端ｂ（ＶＲＥＦ）を選択し、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７は、片端が端子Ｔ１０７（アナログ出力電圧ＤＡＣＯ）に接続され、もう片端は端子Ｔ１０３（基準電圧ＶＲＥＦ）に接続される。容量Ｃ６〜Ｃ０、ＣＤは、片端が端子Ｔ１０７（アナログ出力電圧ＤＡＣＯ）に接続され、もう片端がＧＮＤに接続される。
【００４４】
ここで、端子Ｔ１０３の電圧をＶｒｅｆ（基準電圧ＶＲＥＦ）とし、電荷保存則より端子Ｔ１０７の電圧Ｖｃｍ（アナログ出力電圧ＤＡＣＯ）を求めると、式（１）及び式（２）より、次の式（３）となる。
Ｑ＋Ｑｄ＝−（Ｖｒｅｆ−Ｖｃｍ）×１２８Ｃ＋Ｖｃｍ×１２８Ｃ
Ｖｃｍ＝１／２×Ｖｒｅｆ−Ｖａｉｎ＋Ｖｃｏｍ      ・・・（３）
【００４５】
コンパレータ３０３の出力である比較結果信号ＣＭＰＯは、Ｖｃｍ（アナログ出力電圧ＤＡＣＯ）とＶｃｏｍ（コモン電圧ＶＣＯＭ）の電圧を比較し、比較結果"１"または"０"を出力する。
【００４６】
式（３）から分かるように、Ｖａｉｎ（アナログ入力電圧ＡＩＮ）とサンプル・ホールド／ＤＡＣ３１０の出力電圧（この場合は１／２×Ｖｒｅｆ）とが等しい場合は、コンパレータ側の＋電極（正転入力端子）、−電極（反転入力端子）ともＶｃｏｍの電圧となる。ＳＡＲ３０４は、上記コンパレータ３０３の出力によって変換結果の最上位ビットの値を決めて、次の位のビットに対応する比較動作を行うためのスイッチ制御信号ＣＳＷ１、ＣＳＢ０〜ＣＳＢ７をサンプル・ホールド／ＤＡＣ３１０に供給する。仮に、Ｖａｉｎ（アナログ入力電圧ＡＩＮ）が１／２×Ｖｒｅｆよりも高い場合は、コンパレータ３０３が"１"を出力して、最上位ビットに相当する容量Ｃ７は基準電圧Ｖｒｅｆに接続したまま、次の位のビットに相当する容量Ｃ６は基準電圧Ｖｒｅｆに接続するようにスイッチ制御信号ＣＳＷ１、ＣＳＢ０〜ＣＳＢ７を出力する。
【００４７】
つまり、２回目の比較ではＶａｉｎ（アナログ入力電圧ＡＩＮ）と３／４×Ｖｒｅｆとの比較を行うことになる。逆に、Ｖａｉｎ（アナログ入力電圧ＡＩＮ）が１／２×Ｖｒｅｆよりも低い場合は、コンパレータ３０３は"０"を出力し、最上位ビットに相当する容量Ｃ７をグランド電位ＧＮＤに、次の位のビットに相当する容量Ｃ６を基準電圧Ｖｒｅｆに接続するようにスイッチ制御信号ＣＳＷ１、ＣＳＢ０〜ＣＳＢ７を出力する。
【００４８】
この場合の２回目の比較では、Ｖａｉｎ（アナログ入力電圧ＡＩＮ）と１／４×Ｖｒｅｆとの比較を行うことになる。このように、ＳＡＲ３０４があるスイッチ制御信号（逐次比較制御信号）ＣＳＷ１、ＣＳＢ０〜ＣＳＢ７を出力したのち、コンパレータ３０３の出力によってそのビットの値を決定するという動作を所定回数（本例では８回）繰り返すことによって、アナログ入力電圧ＡＩＮがデジタル出力信号ＤＯＵＴとして得られる。
【００４９】
図１及び図２に示す前提例１の問題について説明する。前提例１では、アナログ入力電圧ＡＩＮの振幅が大きいと、アナログ入力電圧ＡＩＮの振幅電圧に対応した耐圧の高いトランジスタの使用が必須となり、逐次比較ＡＤＣの高速化及び面積縮小化ができないという問題がある。
【００５０】
なぜなら、前提例１の逐次比較ＡＤＣのアナログ入力電圧ＡＩＮの振幅が大きい場合、アナログ入力電圧ＡＩＮを直接サンプリングするサンプル・ホールド／ＤＡＣ３１０と、アナログ入力電圧ＡＩＮと同じ振幅となるサンプル・ホールド／ＤＡＣ３１０のアナログ出力電圧ＤＡＣＯを入力とするコンパレータ３０３に使用するトランジスタは、アナログ入力電圧ＡＩＮの振幅に対応した耐圧の高いトランジスタを使用する必要があるためである。
【００５１】
ここで、Ｒｏｂｅｒｔ  Ｈ．Ｄｅｎｎａｒｄのスケーリング理論より、たとえば、アナログ入力電圧ＡＩＮを５Ｖ振幅の場合と１Ｖ振幅の場合を比較する。５Ｖ耐圧のトランジスタで電源電圧５Ｖの場合に対し、１Ｖ耐圧のトランジスタで電源電圧１Ｖの場合は、デバイスの寸法χ（チャネル長Ｌ・チャネル幅・ゲート酸化膜の膜厚ｔｏｘ）と電源電圧Ｖｃｃが１／５、不純物濃度が５倍となり、結果縮小できる面積が１／２５、回路遅延が１／５となる。よって、前提例１では、アナログ入力電圧ＡＩＮの振幅が大きい場合に高速化及び面積縮小化ができない。
【００５２】
（実施の形態１）
以下、図面を参照して実施の形態１について説明する。本実施の形態では、前提例１の構成に対し、主に、サンプル・ホールド／レベルシフト回路及び制御回路を備え、制御回路がサンプル・ホールド／レベルシフト回路及びＤＡＣの動作を制御するようにした。
【００５３】
本実施の形態では、従来の耐圧の高いトランジスタを使用したＡＤＣとの互換性のため、アナログ入力信号をＡＤＣで使用するトランジスタの耐圧電圧以下にスケーリングすることを可能にする。
【００５４】
図３は、本実施の形態に係る逐次比較ＡＤＣの構成図である。図３を参照すると、本実施の形態に係る逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路３１１と、ＤＡＣ３０２と、コンパレータ３０３と、ＳＡＲ（逐次近似レジスタ論理）３０４と、制御回路３０５を備えている。
【００５５】
逐次比較ＡＤＣ１０１は、端子Ｔ１０１を介してクロック信号ＣＬＫが入力され、端子Ｔ１０２を介して変換制御信号ＣＯＮＶが入力され、端子Ｔ１０３を介して基準電圧ＶＲＥＦが入力され、端子Ｔ１０４を介してアナログ入力電圧ＡＩＮが入力され、端子Ｔ１０５を介してコモン電圧ＶＣＯＭが入力され、アナログ入力電圧ＡＩＮをＡＤ変換したデジタル出力信号ＤＯＵＴを、端子Ｔ１０６を介して出力する。
【００５６】
サンプル・ホールド／レベルシフト回路３１１は、アナログ入力電圧ＡＩＮをサンプル・ホールドし、かつ、レベルシフトしたレベルシフト信号を生成する回路である。サンプル・ホールド／レベルシフト回路３１１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ３〜ＣＳＷ６とを入力する。そして、サンプル・ホールド／レベルシフト回路３１１は、入力されたスイッチ制御信号ＣＳＷ３〜ＣＳＷ６に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを、端子Ｔ１１８（サンプル・ホールド／レベルシフト回路３１１とＤＡＣ３０２の間のノード）を介してＤＡＣ３０２に出力する。
【００５７】
ＤＡＣ３０２は、サンプル・ホールド／レベルシフト回路３１１が生成したレベルシフト信号に基づき、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７（デジタル制御信号）をＤＡ変換したアナログ出力電圧ＤＡＣＯ（アナログ比較電圧）を生成する回路である。ＤＡＣ３０２は、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮと、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、ＳＡＲ３０４からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ２を入力する。ＤＡＣ３０２は、入力されるスイッチ制御信号ＣＳＢ０〜ＣＳＢ７及びＣＳＷ１に対応してＤＡ変換を行い、アナログ出力電圧ＤＡＣＯを端子Ｔ１０７（ＤＡＣ３０２とコンパレータ３０３の間のノード）を介してコンパレータ３０３に出力する。なお、アナログ入力電圧ＡＩＮをレベルシフトした電圧は、ＤＡＣ３０２でＡＤ変換動作中（逐次比較動作の間）保持される。
【００５８】
コンパレータ３０３は、ＤＡＣ３０２が生成したアナログ出力電圧ＤＡＣＯ（アナログ比較電圧）とコモン電圧ＶＣＯＭ（共通電圧）とを比較した比較結果信号ＣＭＰＯを生成する回路である。コンパレータ３０３は、正転入力端子（＋）に、ＤＡＣ３０２からのアナログ出力電圧ＤＡＣＯを入力し、反転入力端子（−）に、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）を入力する。そして、コンパレータ３０３は、入力されたアナログ出力電圧ＤＡＣＯとコモン電圧ＶＣＯＭとを比較して、比較結果信号ＣＭＰＯをＳＡＲ３０４に出力する。
【００５９】
ＳＡＲ（逐次比較レジスタ）３０４は、コンパレータ３０３が生成した比較結果信号ＣＭＰＯを逐次保持するとともに、比較結果信号ＣＭＰＯに基づきスイッチ制御信号ＣＳＢ０〜ＣＳＢ７（デジタル制御信号）を生成する回路である。ＳＡＲ３０４は、コンパレータ３０３からの比較結果信号ＣＭＰＯと、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。なお、クロック信号ＣＬＫは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１０１）が逐次変換動作を行うための動作クロックであり、変換制御信号ＣＯＮＶは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１００）が逐次変換動作を開始するための制御信号である。
【００６０】
そして、ＳＡＲ３０４は、比較回数と比較結果信号ＣＭＰＯから決定したＤＡＣ３０２の入力コードに基づいたスイッチ制御信号ＣＳＢ０〜ＣＳＢ７と、コモン電圧ＶＣＯＭからの入力を制御するスイッチ制御信号ＣＳＷ１とを、ＤＡＣ３０２に出力し、さらに、アナログ／デジタル変換結果であるデジタル出力信号ＤＯＵＴを出力する。
【００６１】
制御回路３０５は、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。そして、制御回路３０５は、ＤＡＣ３０２の容量の初期化とサンプル・ホールド／レベルシフト回路３１１からの入力を制御するスイッチ制御信号ＣＳＷ２を、ＤＡＣ３０２に出力し、スイッチ制御信号ＣＳＷ３〜ＣＳＷ６をサンプル・ホールド／レベルシフト回路３１１に出力する。なお、ＳＡＲ３０４、制御回路３０５において、ＡＤ変換開始時、一回目、二回目等の逐次比較で出力するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ６によるスイッチ制御については後に詳細に説明される。
【００６２】
なお、本実施の形態では、ＳＡＲ３０４と制御回路３０５とを別々の機能ブロックとして説明するが、図６等で後述する制御動作が実現できれば任意のブロック構成としてもよい。例えば、ＳＡＲ３０４と制御回路３０５を１つのＳＡＲ３０４ａとしてもよい。ＳＡＲ３０４ａは、比較結果信号ＣＭＰＯ、クロック信号ＣＬＫ及び変換制御信号ＣＯＮＶを入力し、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ６を制御し、デジタル出力信号ＤＯＵＴを出力する。その他、制御回路３０５が、スイッチ制御信号ＣＳＷ１〜ＣＳＷ６を制御してもよいし、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７及びＣＳＷ１〜ＣＳＷ６を制御してもよい。
【００６３】
図４は、本実施の形態に係るＤＡＣ３０２の回路構成の一例を示す図である。ＤＡＣ３０２は、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭと、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮと、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ２とを入力とする。そして、ＤＡＣ３０２は、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ２に対応して、アナログ出力電圧ＤＡＣＯを出力する。
【００６４】
図４に示すように、ＤＡＣ３０２は、スイッチＳＷ１及びＳＷ２、スイッチＳ０〜Ｓ７、容量ＣＤ、Ｃ０〜Ｃ７を備えている。容量Ｃ０〜Ｃ７は、ＳＡＲ３０４からのスイッチ制御信号ＣＳＢ０〜ＣＳＢ７（デジタル制御信号）のビットに対応した容量を有するビット容量である。スイッチＳ０〜Ｓ７は、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７に応じて、容量Ｃ０〜Ｃ７と、レベルシフト信号ＬＳＡＩＮ、基準電圧ＶＲＥＦまたはＧＮＤとの接続を切り替えるビットスイッチ素子である。
【００６５】
スイッチＳＷ１（第１のＤＡＣスイッチ素子）は、コモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に一端が接続され、他端がアナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７に接続され、制御端子がスイッチ制御信号ＣＳＷ１入力用の端子Ｔ１０８に接続されている。スイッチＳＷ１は、スイッチ制御信号ＣＳＷ１に応じて、端子Ｔ１０５と端子Ｔ１０７との接続のオン・オフを切り替える。スイッチＳＷ１を切り替えることで、容量Ｃ０〜Ｃ７へのコモン電圧ＶＣＯＭの供給を制御でき、容量Ｃ０〜Ｃ７のクリアやレベルシフト信号ＬＳＡＩＮの入力を実現できる。
【００６６】
スイッチＳＷ２（第２のＤＡＣスイッチ素子）は、コモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に一端が接続され、他端がレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、制御端子がスイッチ制御信号ＣＳＷ２入力用の端子Ｔ１０９に接続されている。スイッチＳＷ２は、スイッチ制御信号ＣＳＷ２に応じて、端子Ｔ１０５と端子Ｔ１１８との接続のオン・オフを切り替える。スイッチＳＷ２を切り替えることで、容量Ｃ０〜Ｃ７の両端の接続（ショート）を制御でき、容量Ｃ０〜Ｃ７のクリアを実現できる。
【００６７】
スイッチＳ７は、ノードＢ７に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ７入力用の端子Ｔ１１７に接続されている。スイッチＳ７は、スイッチ制御信号ＣＳＢ７に応じて、ノードＢ７と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００６８】
スイッチＳ６は、ノードＢ６に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ６入力用の端子Ｔ１１６に接続されている。スイッチＳ６は、スイッチ制御信号ＣＳＢ６に応じて、ノードＢ６と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００６９】
スイッチＳ５は、ノードＢ５に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ５入力用の端子Ｔ１１５に接続されている。スイッチＳ５は、スイッチ制御信号ＣＳＢ５に応じて、ノードＢ５と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００７０】
スイッチＳ４は、ノードＢ４に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ４入力用の端子Ｔ１１４に接続されている。スイッチＳ４は、スイッチ制御信号ＣＳＢ４に応じて、ノードＢ４と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００７１】
スイッチＳ３は、ノードＢ３に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ３入力用の端子Ｔ１１３に接続されている。スイッチＳ３は、スイッチ制御信号ＣＳＢ３に応じて、ノードＢ３と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００７２】
スイッチＳ２は、ノードＢ２に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ２入力用の端子Ｔ１１２に接続されている。スイッチＳ２は、スイッチ制御信号ＣＳＢ２に応じて、ノードＢ２と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００７３】
スイッチＳ１は、ノードＢ１に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ１入力用の端子Ｔ１１１に接続されている。スイッチＳ１は、スイッチ制御信号ＣＳＢ１に応じて、ノードＢ１と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００７４】
スイッチＳ０は、ノードＢ０に一端が接続され、他端ａがレベルシフト信号ＬＳＡＩＮ入力用の端子Ｔ１１８に接続され、他端ｂが基準電圧ＶＲＥＦ入力用の端子Ｔ１０３に接続され、他端ｃがＧＮＤに接続され、制御端子がスイッチ制御信号ＣＳＢ０入力用の端子Ｔ１１０に接続されている。スイッチＳ０は、スイッチ制御信号ＣＳＢ０に応じて、ノードＢ０と他端ａ〜他端ｃのいずれかとの接続、またはオープンを切り替える。
【００７５】
容量ＣＤは、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とＧＤＮとの間に接続されている。すなわち、容量ＣＤは、一端が端子Ｔ１０７に接続され、他端がＧＮＤに接続されている。また、容量ＣＤの容量は、基準の容量値Ｃである。
【００７６】
容量Ｃ０は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ０（スイッチＳ０）との間に接続されている。すなわち、容量Ｃ０は、一端が端子Ｔ１０７に接続され、他端がノードＢ０（スイッチＳ０の一端）に接続されている。また、容量Ｃ０の容量は、容量ＣＤと同じであり、基準の容量値Ｃである。
【００７７】
容量Ｃ１は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ１（スイッチＳ１）との間に接続されている。すなわち、容量Ｃ１は、一端が端子Ｔ１０７に接続され、他端がノードＢ１（スイッチＳ１の一端）に接続されている。また、容量Ｃ１の容量は、容量値２Ｃ（基準値Ｃの２倍）である。
【００７８】
容量Ｃ２は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ２（スイッチＳ２）との間に接続されている。すなわち、容量Ｃ２は、一端が端子Ｔ１０７に接続され、他端がノードＢ２（スイッチＳ２の一端）に接続されている。また、容量Ｃ２の容量は、容量値４Ｃ（基準値Ｃの４倍）である。
【００７９】
容量Ｃ３は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ３（スイッチＳ３）との間に接続されている。すなわち、容量Ｃ３は、一端が端子Ｔ１０７に接続され、他端がノードＢ３（スイッチＳ３の一端）に接続されている。また、容量Ｃ３の容量は、容量値８Ｃ（基準値Ｃの８倍）である。
【００８０】
容量Ｃ４は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ４（スイッチＳ４）との間に接続されている。すなわち、容量Ｃ４は、一端が端子Ｔ１０７に接続され、他端がノードＢ４（スイッチＳ４の一端）に接続されている。また、容量Ｃ４の容量は、容量値１６Ｃ（基準値Ｃの１６倍）である。
【００８１】
容量Ｃ５は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ５（スイッチＳ５）との間に接続されている。すなわち、容量Ｃ５は、一端が端子Ｔ１０７に接続され、他端がノードＢ５（スイッチＳ５の一端）に接続されている。また、容量Ｃ５の容量は、容量値３２Ｃ（基準値Ｃの３２倍）である。
【００８２】
容量Ｃ６は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ６（スイッチＳ６）との間に接続されている。すなわち、容量Ｃ６は、一端が端子Ｔ１０７に接続され、他端がノードＢ６（スイッチＳ６の一端）に接続されている。また、容量Ｃ６の容量は、容量値６４Ｃ（基準値Ｃの６４倍）である。
【００８３】
容量Ｃ７は、アナログ出力電圧ＤＡＣＯ出力用の端子Ｔ１０７とノードＢ７（スイッチＳ７）との間に接続されている。すなわち、容量Ｃ７は、一端が端子Ｔ１０７に接続され、他端がノードＢ７（スイッチＳ７の一端）に接続されている。また、容量Ｃ７の容量は、容量値１２８Ｃ（基準値Ｃの１２８倍）である。
【００８４】
図５は、図３に示した本実施の形態に係るサンプル・ホールド／レベルシフト回路３１１の回路構成の一例を示す図である。
【００８５】
サンプル・ホールド／レベルシフト回路３１１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭと、スイッチ制御信号ＣＳＷ３〜ＣＳＷ６とを入力とを入力する。そして、サンプル・ホールド／レベルシフト回路３１１は、スイッチ制御信号ＣＳＷ３〜ＣＳＷ６に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを出力する。
【００８６】
図５に示すように、サンプル・ホールド／レベルシフト回路３１１は、スイッチＳＷ３〜ＳＷ６、容量ＣＳ１（サンプリング容量）を備えている。容量ＣＳ１は、入力されるスイッチ制御信号に応じて、アナログ入力電圧ＡＩＮをサンプリングし、また、サンプリングした電圧に応じたレベルシフト信号を出力する。
【００８７】
スイッチＳＷ３（第１のスイッチ素子）は、一端がＧＮＤに接続され、他端がノードＡ１に接続され、制御端子がスイッチ制御信号ＣＳＷ３入力用の端子Ｔ１２３に接続されている。スイッチＳＷ３は、スイッチ制御信号ＣＳＷ３に応じて、ＧＮＤとノードＡ１との接続のオン・オフを切り替える。
【００８８】
スイッチＳＷ４（第２のスイッチ素子）は、一端がアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端がノードＡ２に接続され、制御端子がスイッチ制御信号ＣＳＷ４入力用の端子Ｔ１２４に接続されている。スイッチＳＷ４は、スイッチ制御信号ＣＳＷ４に応じて、端子Ｔ１０４とノードＡ２との接続のオン・オフを切り替える。
【００８９】
スイッチＳＷ５（第３のスイッチ素子）は、一端がノードＡ１に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ５入力用の端子Ｔ１２５に接続されている。スイッチＳＷ５は、スイッチ制御信号ＣＳＷ５に応じて、ノードＡ１と端子Ｔ１０５との接続のオン・オフを切り替える。
【００９０】
スイッチＳＷ６（第４のスイッチ素子）は、一端がノードＡ２に接続され、他端がレベルシフト信号ＬＳＡＩＮ出力用の端子Ｔ１１８に接続され、制御端子がスイッチ制御信号ＣＳＷ６入力用の端子Ｔ１２６に接続されている。スイッチＳＷ６は、スイッチ制御信号ＣＳＷ６に応じて、ノードＡ２と端子Ｔ１１８との接続のオン・オフを切り替える。
【００９１】
容量ＣＳ１は、容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ１は、ノードＡ１とノードＡ２間に接続されている。すなわち、容量ＣＳ１は、一端がスイッチＳＷ３とスイッチＳＷ５の中間のノードＡ１に接続され、他端がスイッチＳＷ４とスイッチＳＷ６の中間のノードＡ２に接続されている。スイッチ制御信号ＣＳＷ３〜ＣＳＷ６の制御に応じて、容量ＣＳ１の一端は、スイッチＳＷ３またはＳＷ５を介してＧＮＤまたはコモン電圧ＶＣＯＭが供給され、容量ＣＳ１の他端は、スイッチＳＷ４を介してアナログ入力電圧ＡＩＮを入力し、または、スイッチＳＷ６を介してレベルシフト信号ＬＳＡＩＮを出力する。
【００９２】
次に、本実施の形態に係る逐次比較ＡＤＣ１０１の動作、すなわち、図３の逐次比較ＡＤＣ１０１、図４のＤＡＣ３０２、図５のサンプル・ホールド／レベルシフト回路３１１の動作について説明する。
【００９３】
図６のフローチャートを用いて、逐次比較ＡＤＣ１０１の動作の概略を説明する。
【００９４】
図６に示すように、まず、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３１１でサンプリングする（Ｓ１０１）。
【００９５】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３１１でサンプリングするとともに、ＤＡＣ３０２の容量をクリアする（Ｓ１０２）。
【００９６】
続いて、逐次比較ＡＤＣ１０１は、サンプリングしたサンプル・ホールド／レベルシフト回路３１１の信号をレベルシフトし、レベルシフトした信号をＤＡＣ３０２に入力する（Ｓ１０３）。
【００９７】
続いて、逐次比較ＡＤＣ１０１は、レベルシフトした信号に対し、ＤＡＣ３０２、コンパレータ３０３及びＳＡＲ３０４で１ビットずつ逐次比較動作を行い、ＳＡＲ３０４に比較結果を保持する（Ｓ１０４）。
【００９８】
続いて、逐次比較ＡＤＣ１０１は、出力ビット分の逐次比較が終了すると、ＳＡＲ３０４が保持した比較結果の複数ビットを１つのデジタル出力信号ＤＯＵＴ（変換結果）として出力する（Ｓ１０５）。
【００９９】
図７Ａ及び図７Ｂのタイミングチャート、図８Ａ〜図８Ｃのサンプル・ホールド／レベルシフト回路とＤＡＣの容量の接続を模式図的に示した状態図を用いて、逐次比較ＡＤＣ１０１の動作を詳細に説明する。
【０１００】
図７Ａ及び図７Ｂに示すように、まず、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮが入力され、変換制御信号ＣＯＮＶが入力されるとＡＤ変換動作を開始する。すなわち以下のように、ＳＡＲ３０４及び制御回路３０５は、期間Ｔ１から順に入力されるクロック信号ＣＬＫのタイミングにしたがって、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ６を制御し、アナログ入力電圧ＡＩＮをＡＤ変換する。
【０１０１】
図７及び図７Ｂの期間Ｔ１（５クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３１１の容量ＣＳ１でサンプリングする（図６のＳ１０１）。このときの、サンプル・ホールド／レベルシフト回路３１１とＤＡＣ３０２の容量の接続状態を図８Ａに示す。
【０１０２】
図７Ａ及び図７Ｂに示すように、期間Ｔ１（５クロック）において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＮ）
ＣＳＷ４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＮ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０１０３】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ４がＯＮ、スイッチＳＷ５〜ＳＷ６がＯＦＦとなる。したがって図８Ａに示すように、容量ＣＳ１の一端にＧＮＤが接続され、容量ＣＳ１の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ１に印加されるため、容量ＣＳ１は、アナログ入力電圧ＡＩＮをサンプリングする。
【０１０４】
容量ＣＳ１に貯まる電荷ＱＳ１は、アナログ入力電圧ＡＩＮ＝−１．２２５Ｖとすると、次の式（４）となる。
ＱＳ１＝−１．２２５Ｖ×（２５５Ｃ／３）      ・・・（４）
【０１０５】
次に図７Ａ及び図７Ｂの期間Ｔ２（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３１１の容量ＣＳ１でサンプリングし、かつ、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアする（図６のＳ１０２）。このときの、サンプル・ホールド／レベルシフト回路３１１とＤＡＣ３０２の容量の接続状態を図８Ｂに示す。
【０１０６】
図７Ａ及び図７Ｂに示すように、期間Ｔ２において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＮ）
ＣＳＷ４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＮ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０１０７】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ４がＯＮ、スイッチＳＷ５〜ＳＷ６がＯＦＦのままとなる。したがって図８Ｂに示すように、容量ＣＳ１の一端にＧＮＤが接続され、容量ＣＳ１の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態が続く。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ１に印加されているため、容量ＣＳ１は、アナログ入力電圧ＡＩＮのサンプリングを続ける。
【０１０８】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１及びＳＷ２がＯＮ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。このため図８Ｂに示すように、容量Ｃ０〜Ｃ７の両端に端子Ｔ１０５（コモン電圧ＶＣＯＭ）が接続される。容量Ｃ０〜Ｃ７は両端がスイッチＳＷ２を介してショートし、コモン電圧ＶＣＯＭ（１．２５Ｖ）が印加されるため、容量Ｃ０〜Ｃ７の電荷がクリアされる。
【０１０９】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続される。このとき、容量ＣＤに貯まっている電荷Ｑｄは、容量ＣＤの容量値により、次の式（５）となる。
Ｑｄ＝１．２５×Ｃ      ・・・（５）
【０１１０】
次に図７Ａ及び図７Ｂの期間Ｔ３（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路３１１の容量ＣＳ１とＤＡＣ３０２の容量Ｃ０〜Ｃ７を並列に接続し、容量分圧によってアナログ入力電圧ＡＩＮを１／４にレベルシフトする（図６のＳ１０３）。このときの、サンプル・ホールド／レベルシフト回路３１１とＤＡＣ３０２の容量の接続状態を図８Ｃに示す。
【０１１１】
図７Ａ及び図７Ｂに示すように、期間Ｔ３において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＮ）
ＣＳＷ６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＮ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０１１２】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ５〜ＳＷ６がＯＮ、スイッチＳＷ３〜ＳＷ４がＯＦＦとなる。したがって図８Ｃに示すように、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧をサンプリングした容量ＣＳ１のノードＡ１（一端）がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、ノードＡ２（他端）がレベルシフト信号ＬＳＡＩＮを出力する端子Ｔ１１８に接続される。
【０１１３】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって図８Ｃに示すように、容量Ｃ０〜Ｃ７は、片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がレベルシフト信号ＬＳＡＩＮの入力端子Ｔ１１８に接続されるため、サンプル・ホールド／レベルシフト回路３１１の容量ＣＳ１と並列接続される。よって、容量Ｃ０〜Ｃ７は、レベルシフト信号ＬＳＡＩＮが入力され、レベルシフト信号ＬＳＡＩＮをサンプリングする。
【０１１４】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。ここで、容量ＣＳ１、Ｃ０〜Ｃ７の合成容量値Ｃｓａは、次の式（６）となる。
Ｃｓａ＝２５５Ｃ／３＋２５５Ｃ＝（４×２５５Ｃ）／３      ・・・（６）
【０１１５】
容量ＣＳ１に貯まっている電荷はＱＳ１、容量Ｃ０〜Ｃ７に貯まっている電荷は０なので、レベルシフト信号ＬＳＡＩＮの電圧Ｖｌｓａｉｎは、式（４）、式（６）より、次の値となる。
Ｖｌｓａｉｎ＝ＱＳ１／Ｃｓａ＋１．２５
＝−１．２２５×（２５５Ｃ／３）×（３／４×２５５Ｃ）＋１．２５
＝−１．２２５×（１／４）＋１．２５
＝０．９４３７５Ｖ
【０１１６】
よって、ＤＡＣ３０２の容量Ｃ０〜Ｃ７にアナログ入力電圧ＡＩＮ（−１．２２５Ｖ）の１／４の電圧（−０．３０６２５Ｖ＝Ｖｌｓａｉｎ−１．２５）がサンプリングされる。このときＤＡＣ３０２の容量Ｃ０〜Ｃ７でサンプリングした電荷Ｑｓａは、次の式（７）となる。
Ｑｓａ＝（Ｖｌｓａｉｎ−１．２５）×２５５Ｃ
＝−１．２２５×（１／４）×２５５Ｃ      ・・・（７）
【０１１７】
以上のように、本実施の形態では、Ｔ１〜Ｔ３期間でアナログ入力電圧ＡＩＮを１／４にスケーリング（レベルシフト）している。図５と図４を用いてスケーリングのメカニズムを説明する。
【０１１８】
アナログ入力電圧ＡＩＮをサンプリングする容量は、容量ＣＳ１で行う。このときアナログ入力電圧ＡＩＮを分圧するのに使うＤＡＣ３０２の容量Ｃ０〜Ｃ７は、容量両端にコモン電圧ＶＣＯＭを印加し電荷をクリアしている。ここで、容量値２５５Ｃ／３の容量ＣＳ１と電荷が０の合計容量値２５５Ｃの容量Ｃ０〜Ｃ７を並列接続することで、容量比で電圧が分圧される。容量を並列接続したときの合計容量値は、（２５５Ｃ＋２５５Ｃ／３）である。電荷を持っている容量ＣＳ１の容量値は、２５５Ｃ／３なので、分圧比は、１／４＝（２５５Ｃ／３）／（２５５Ｃ＋２５５Ｃ／３）となる。
【０１１９】
結果、サンプリング後の容量ＣＳ１の両端の電圧がアナログ入力電圧ＡＩＮで、容量分圧比が１／４なので最終的にＤＡＣ３０２の容量Ｃ０〜Ｃ７の両端に発生する電圧は、（１／４）ＡＩＮ＝ＡＩＮ×１／４となり、アナログ入力電圧ＡＩＮを１／４にスケーリングできる。すなわち、本実施の形態では、容量ＣＳ１でアナログ入力電圧ＡＩＮをサンプリングし、サンプリングした電圧を容量Ｃ０〜Ｃ７へ出力することで、容量値に応じて入力電圧をレベルシフトすることができる。
【０１２０】
次に図７Ａ及び図７Ｂの期間Ｔ４（半クロック）では、逐次比較ＡＤＣ１０１は、１回目の比較動作を行う（図６のＳ１０４）。ＳＡＲ３０４は、ＤＡＣ３０２への入力コード８０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ７（容量値１２８Ｃ）のスイッチＳ７が基準電圧ＶＲＥＦを選択し、容量Ｃ６〜Ｃ０（合成容量１２７Ｃ）のスイッチＳ６〜Ｓ０がＧＮＤに選択し、その結果、電圧Ｖｄａｃｔ５をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ５＝１．５６０Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０１２１】
図７Ａ及び図７Ｂに示すように、期間Ｔ４において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（ＤＡＣ３０２のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（ＤＡＣ３０２のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０１２２】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ６がＯＦＦとなる。このため、容量ＣＳ１の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０１２３】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ７が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ６〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ５が出力される。
【０１２４】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ５（アナログ出力電圧ＤＡＣＯ）を求めると、式（５）、式（７）式より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ５）×１２８Ｃ＋Ｖｄａｃｔ５×１２８Ｃ
Ｖｄａｃｔ５＝１．５６０Ｖ
【０１２５】
次に図７Ａ及び図７Ｂの期間Ｔ５（半クロック）では、逐次比較ＡＤＣ１０１は、２回目の比較動作を行う（図６のＳ１０４）。ＳＡＲ３０４は、１回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード４０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６（容量値６４Ｃ）のスイッチＳ６が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ５〜Ｃ０（合成容量１９１Ｃ）のスイッチＳ７、Ｓ５〜Ｓ０がＧＮＤに選択し、その結果、電圧Ｖｄａｃｔ６をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ６＝０．９３５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０１２６】
図７Ａ及び図７Ｂに示すように、期間Ｔ５において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０１２７】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０１２８】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ５〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ５〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ６が出力される。
【０１２９】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ６（アナログ出力電圧ＤＡＣＯ）を求めると、式（５）、式（７）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ６）×６４Ｃ＋Ｖｄａｃｔ６×１９２Ｃ
Ｖｄａｃｔ６＝０．９３５Ｖ
【０１３０】
次に図７Ａ及び図７Ｂの期間Ｔ６（半クロック）では、逐次比較ＡＤＣ１０１は、３回目の比較動作を行う（図６のＳ１０４）。ＳＡＲ３０４は、２回目の比較結果信号ＣＭＰＯ＝"１"より、ＤＡＣ３０２への入力コード６０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５（容量値９６Ｃ）のスイッチＳ６、Ｓ５が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ０（合成容量１５９Ｃ）のスイッチＳ７、Ｓ４〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ７をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ７＝１．２４７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０１３１】
図７Ａ及び図７Ｂに示すように、期間Ｔ６において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０１３２】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ６がＯＦＦとなる。このため、容量ＣＳ１の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０１３３】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ７が出力される。
【０１３４】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ７（アナログ出力電圧ＤＡＣＯ）を求めると、式（５）、式（７）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ７）×９６Ｃ＋Ｖｄａｃｔ７×１６０Ｃ
Ｖｄａｃｔ７＝１．２４７Ｖ
【０１３５】
次に、図７Ａ及び図７Ｂの期間Ｔ７（半クロック）では、逐次比較ＡＤＣ１０１は、７回目の比較動作を行う（図６のＳ１０４）。なお、４回目から６回目の比較動作は、２回目や３回目の比較動作と同様であるため説明を省略する。ＳＡＲ３０４は、６回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６２Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ１（容量値９８Ｃ）のスイッチＳ６、Ｓ５、Ｓ１が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０（合成容量１５７Ｃ）のスイッチＳ７、Ｓ４〜Ｓ２、Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ８をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ８＝１．２６７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０１３６】
図７Ａ及び図７Ｂに示すように、期間Ｔ７において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｂ選択（ＤＡＣ３０２のスイッチＳ１＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０１３７】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ６がＯＦＦとなる。このため、容量ＣＳ１の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０１３８】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ１が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ２、Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ１の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ８が出力される。
【０１３９】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ８（アナログ出力電圧ＤＡＣＯ）を求めると、式（５）、式（７）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ８）×９８Ｃ＋Ｖｄａｃｔ８×１５８Ｃ
Ｖｄａｃｔ８＝１．２６７Ｖ
【０１４０】
次に、図７Ａ及び図７Ｂの期間Ｔ８（半クロック）では、逐次比較ＡＤＣ１０１は、８回目の比較動作を行う（図６のＳ１０４）。ＳＡＲ３０４は、７回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６１Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ０（容量値９７Ｃ）のスイッチＳ６、Ｓ５、Ｓ０が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ１（合成容量１５８Ｃ）のスイッチＳ７、Ｓ４〜Ｓ１がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ９をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ９＝１．２５７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０１４１】
図７Ａ及び図７Ｂに示すように、期間Ｔ８において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ（サンプル・ホールド／レベルシフト回路３１１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｂ選択（ＤＡＣ３０２のスイッチＳ０＝ｂ（ＶＲＥＦ）選択）
【０１４２】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ６により、サンプル・ホールド／レベルシフト回路３１１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０１４３】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ０が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ１が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ０の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ１、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ９が出力される。
【０１４４】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ９（アナログ出力電圧ＤＡＣＯ）を求めると、式（５）、式（７）式より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ９）×９７Ｃ＋Ｖｄａｃｔ９×１５９Ｃ
Ｖｄａｃｔ９＝１．２５７Ｖ
【０１４５】
最後に、図７Ａ及び図７Ｂの期間Ｔ９（１クロック）では、逐次比較ＡＤＣ１０１は、比較動作終了後のＡＤ変換結果をデジタル出力信号ＤＯＵＴとして出力する（図６のＳ１０５）。
【０１４６】
以上のように本実施の形態では、１つの容量を含むサンプル・ホールド／レベルシフト回路を備え、これを制御することでＡＤ変換を行うようにした。これにより、ＡＤＣを構成する回路を低耐圧のトランジスタで構成できるため、高速化及び面積縮小化を図ることができる。
具体的に本実施の形態の効果について説明する。アナログ入力電圧ＡＩＮは、１０Ｖ振幅（±５Ｖ）入力であるため、前提例１であればＤＡＣ３０２とコンパレータ３０３は、１０Ｖ耐圧のトランジスタ、電源電圧１０Ｖで構成する必要がある。これに対し、本実施の形態では、サンプル・ホールド／レベルシフト回路３１１のみ１０Ｖ耐圧のトランジスタ、電源電圧１０Ｖで構成し、比較動作を行うＤＡＣ３０２とコンパレータ３０３は、２．５Ｖ耐圧のトランジスタ、電源電圧２．５Ｖで構成することができる。
【０１４７】
よって、Ｒｏｂｅｒｔ  Ｈ．Ｄｅｎｎａｒｄのスケーリング理論より、デバイスの寸法χ（チャネル長Ｌ・チャネル幅・ゲート酸化膜の膜厚ｔｏｘ）と電源電圧Ｖｃｃが１／４に、不純物濃度が４倍となり、縮小できる面積が、１／１６、回路遅延が１／４となる。
【０１４８】
ここで、逐次比較ＡＤＣの面積は、ＤＡＣの容量部面積とその他トランジスタ部面積比が６：４とすると、前提例１の面積を１とすると、本実施の形態の面積は、容量サイズ増加分４／３、トランジスタ部面積１／１６なので、逐次比較ＡＤＣの面積全体で計算すると、次のようになる。
０．８２５＝０．６×４／３＋０．４×１／１６
【０１４９】
したがって、前提例１の構成に対し、本実施の形態の構成のほうが約１８％面積を小さくすることができる。また、トランジスタ部の遅延時間を７５％早くすることができる。
【０１５０】
（実施の形態の前提例２）
以下、図面を参照して実施の形態を適用する前の前提例２について説明する。ここでは、前提例２として、特許文献３に記載された逐次比較ＡＤＣについて説明する。
【０１５１】
図２４は、特許文献３に記載された、逐次比較ＡＤＣで使用されるＤＡＣ２００及びコンパレータ２０４を示している。図２４に示すように、前提例２に係るＤＡＣ２００は、容量ＣＤａ、Ｃ０ａ〜Ｃ７ａ、スイッチＳ０ａ〜Ｓ７ａ、スイッチ２０６を備えている。Ｃ０ａ〜Ｃ７ａ、スイッチＳ０ａ〜Ｓ７ａは、ビットＢ０ａ〜Ｂ７ａに対応している。
【０１５２】
容量ＣＤａは、一端が出力端子２０５とスイッチ２０６を介してコモン電圧Ｖｃｏｍとに接続され、他端がＧＮＤに接続されている。容量Ｃ０ａ〜Ｃ７ａは、一端が出力端子２０５とスイッチ２０６を介してコモン電圧Ｖｃｏｍとに接続され、他端がアナログ入力電圧Ａｉｎ、基準電圧Ｖｒｅｆ、またはＧＮＤに接続されている。また、コンパレータ２０４は、出力端子２０５とコモン電圧Ｖｃｏｍとを比較する。
【０１５３】
また、特許文献３には、以下のように記載されている。
【０１５４】
±１０ボルトの入力レンジのサンプリング中の電荷の等式は、次の式（１１）である。
Ｑｎｃｐ＝Ｃｔｏｔ×｛−Ａｉｎ×（３２Ｃ／２５６Ｃ）＋Ｖｃｏｍ｝＝Ｃｔｏｔ×Ｖｎｃｐ      ・・・（１１）
ここで、Ｃｔｏｔ＝２５６Ｃである。すなわち、サンプリングされたアナログ入力電圧は、次の式（１２）となる。
Ｖｎｃｐ＝−Ａｉｎ／８＋Ｖｃｏｍ      ・・・（１２）
【０１５５】
入力レンジをプログラムするために、単にＣａｐＤＡＣアレー（ＤＡＣ２００）のどのビットをサンプリングするかを選択すればよい。８ビットの例を図２５に示す。
【０１５６】
この例では、入力レンジを選択するために必要とされるのは３ビットのみである。一つの極性ビット（ｐｏｌａｒｉｔｙｂｉｔ）（入力信号がバイポーラかユニポーラかを示す）と二つのレンジビットである。図２６に種々の入力レンジにおける選択されるビット値を示す。
【０１５７】
このように、前提例２では、逐次比較ＡＤＣにおいて、ＤＡＣ２００を制御することで、入力レンジをプログラミング（レベルシフト）することができる。
【０１５８】
前提例２の問題について説明する。前提例２では、サンプリング時に、信号をサンプリングする毎に熱雑音もサンプリングされる。サンプリングされた熱雑音は、ｋＴ／Ｃで求められる。ここでｋはボルツマン定数、Ｔは絶対温度、Ｃはサンプリング容量の容量値である。
【０１５９】
サンプリングされる信号に熱雑音が加算されるため、ＡＤ変換結果としては、熱雑音分が変換誤差として現れる。サンプリングされる熱雑音を低減するためには、選択するサンプリング容量の容量値を大きくする必要がある。そうすると、容量値が大きくなることにより、面積が増大するという問題がある。
【０１６０】
その理由は、前提例２では、サンプリング容量を３つに分割し、それぞれ違う電圧をサンプリングした後、１つのサンプリング容量として扱っている。このため、３つに分割された容量でそれぞれサンプリングした際に、それぞれ熱雑音が加算されることになるからである。
【０１６１】
以下、前提例２において、サンプリングされる熱雑音を一定値としたときに必要な容量値を算出する。
【０１６２】
図２４より、１／８Ａｉｎをサンプリングするときに使用する容量は、容量値３２ＣのＣ５で行う。
【０１６３】
このとき、サンプリングしているときの状態は、Ａｉｎをサンプリングしている容量Ｃ５の容量値３２ＣとＧＮＤをサンプリングしている容量Ｃ６、Ｃ４〜Ｃ０、ＣＤの合計容量値９６ＣとＶｒｅｆをサンプリングしている容量Ｃ７の容量値１２８Ｃとなっている。
【０１６４】
ここで、熱雑音を求めると、Ａｉｎをサンプリングする容量の容量値は３２Ｃなので、この容量分の熱雑音は、√（ｋＴ／３２Ｃ）である。また、ＧＮＤをサンプリングする容量の容量値は９６Ｃなので、この容量分の熱雑音は、√（ｋＴ／９６Ｃ）である。さらに、Ｖｒｅｆをサンプリングする容量の容量値は１２８Ｃなので、この容量分の熱雑音は、√（ｋＴ／１２８Ｃ）である。
【０１６５】
ここで、熱雑音はランダムであり互いに相関はないので、ＤＡＣ２００でサンプリングする合計の熱雑音は、次の式（１４）となる。
√（ｋＴ／３２Ｃ＋ｋＴ／９６Ｃ＋ｋＴ／１２８Ｃ）
＝√（（１９／３８４）×（ｋＴ／Ｃ））
＝√（０．０４９５×（ｋＴ／Ｃ））      ・・・（１４）
【０１６６】
ここで、サンプリングされる熱雑音を０．１ＬＳＢ以下になるように、ＤＡＣ２００で必要な全容量値を求める。
８ｂｉｔＤＡＣ、Ｔｊ＝１５０℃＝４２３Ｋ、Ｖｒｅｆ＝２．５Ｖのとき、０．１ＬＳＢに必要な電圧は次の値となる。
０．１ＬＳＢ＝０．９７７ｍＶ＝２．５Ｖ／２５６０
そうすると、１／８Ａｉｎにスケーリングする場合、式（１４）より、次の容量となる。
０．９７７ｍＶ＝√（０．０４９５×（ｋＴ／Ｃ））
Ｃ＝０．３０３ｆＦ
【０１６７】
これより、ＤＡＣ２００で必要な全体の容量値は、次の式（１５）となる。
０．０７８ｐＦ＝０．３０３ｆＦ×２５６      ・・・（１５）
【０１６８】
よって、前提例２では、１／８Ａｉｎにスケーリングする場合、サンプリングされる熱雑音を０．１ＬＳＢ以下にするために必要な全容量値は、０．０７８ｐＦとなる。
【０１６９】
（実施の形態２）
以下、図面を参照して実施の形態２について説明する。本実施の形態では、実施の形態１の構成に対し、主に、サンプル・ホールド／レベルシフト回路を直列接続可能な２つの容量で構成し、制御回路がこの２つの容量の接続を制御するようにした。
【０１７０】
図９は、本実施の形態に係る逐次比較ＡＤＣの構成図である。図９を参照すると、本実施の形態に係る逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路３０１と、ＤＡＣ３０２と、コンパレータ３０３と、ＳＡＲ（逐次近似レジスタ論理）３０４と、制御回路３０５を備えている。
【０１７１】
逐次比較ＡＤＣ１０１は、実施の形態１と同様に、端子Ｔ１０１を介してクロック信号ＣＬＫが入力され、端子Ｔ１０２を介して変換制御信号ＣＯＮＶが入力され、端子Ｔ１０３を介して基準電圧ＶＲＥＦが入力され、端子Ｔ１０４を介してアナログ入力電圧ＡＩＮが入力され、端子Ｔ１０５を介してコモン電圧ＶＣＯＭが入力され、アナログ入力電圧ＡＩＮをＡＤ変換したデジタル出力信号ＤＯＵＴを、端子Ｔ１０６を介して出力する。
【０１７２】
サンプル・ホールド／レベルシフト回路３０１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ３〜ＣＳＷ８とを入力する。そして、サンプル・ホールド／レベルシフト回路３０１は、入力されたスイッチ制御信号ＣＳＷ３〜ＣＳＷ８に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを、端子Ｔ１１８（サンプル・ホールド／レベルシフト回路３０１とＤＡＣ３０２の間のノード）を介してＤＡＣ３０２に出力する。
【０１７３】
ＤＡＣ３０２は、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮと、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、ＳＡＲ３０４からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ２を入力する。ＤＡＣ３０２は、入力されるスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１及びＣＳＷ２に対応してＤＡ変換を行い、アナログ出力電圧ＤＡＣＯを端子Ｔ１０７（ＤＡＣ３０２とコンパレータ３０３の間のノード）を介してコンパレータ３０３に出力する。なお、アナログ入力電圧ＡＩＮをレベルシフトした電圧は、ＤＡＣ３０２でＡＤ変換動作中（逐次比較動作の間）保持される。また、ＤＡＣ３０２の回路構成は、実施の形態１の図４と同様である。
【０１７４】
コンパレータ３０３は、正転入力端子（＋）に、ＤＡＣ３０２からのアナログ出力電圧ＤＡＣＯを入力し、反転入力端子（−）に、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）を入力する。コンパレータ３０３は、入力されたアナログ出力電圧ＤＡＣＯとコモン電圧ＶＣＯＭとを比較して、比較結果信号ＣＭＰＯをＳＡＲ３０４に出力する。
【０１７５】
ＳＡＲ３０４は、コンパレータ３０３からの比較結果信号ＣＭＰＯと、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。なお、クロック信号ＣＬＫは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１０１）が逐次変換動作を行うための動作クロックであり、変換制御信号ＣＯＮＶは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１００）が逐次変換動作を開始するための制御信号である。
【０１７６】
そして、ＳＡＲ３０４は、比較回数と比較結果信号ＣＭＰＯから決定したＤＡＣ３０２の入力コードに基づいたスイッチ制御信号ＣＳＢ０〜ＣＳＢ７と、コモン電圧ＶＣＯＭからの入力を制御するスイッチ制御信号ＣＳＷ１とを、ＤＡＣ３０２に出力し、さらに、アナログ／デジタル変換結果であるデジタル出力信号ＤＯＵＴを出力する。
【０１７７】
制御回路３０５は、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。そして、制御回路３０５は、ＤＡＣ３０２の容量の初期化とサンプル・ホールド／レベルシフト回路３０１からの入力を制御するスイッチ制御信号ＣＳＷ２をＤＡＣ３０２に出力し、スイッチ制御信号ＣＳＷ３〜ＣＳＷ８をサンプル・ホールド／レベルシフト回路３０１に出力する。なお、ＳＡＲ３０４、制御回路３０５において、ＡＤ変換開始時、一回目、二回目等の逐次比較で出力するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ８によるスイッチ制御については後に詳細に説明される。なお、実施の形態１と同様に、ＳＡＲ３０４と制御回路３０５を１つのＳＡＲ３０４ａとしてもよい。
【０１７８】
図１０は、図９に示した本実施の形態に係るサンプル・ホールド／レベルシフト回路３０１の回路構成の一例を示す図である。
【０１７９】
サンプル・ホールド／レベルシフト回路３０１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭと、スイッチ制御信号ＣＳＷ３〜ＣＳＷ８とを入力とする。そして、サンプル・ホールド／レベルシフト回路３０１は、スイッチ制御信号ＣＳＷ３〜ＣＳＷ８に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを出力する。
【０１８０】
図１０に示すように、サンプル・ホールド／レベルシフト回路３０１は、スイッチＳＷ３〜ＳＷ８、容量ＣＳ１及びＣＳ２を備えている。容量ＣＳ１及びＣＳ２は、サンプリング時に直列接続可能な容量であり、そうのうち容量ＣＳ１が、ＤＡＣ３０２へレベルシフト信号ＬＳＡＩＮを出力する容量である。
【０１８１】
スイッチＳＷ３（第１のスイッチ素子）は、一端がＧＮＤに接続され、他端がノードＡ１に接続され、制御端子がスイッチ制御信号ＣＳＷ３入力用の端子Ｔ１２３に接続されている。スイッチＳＷ３は、スイッチ制御信号ＣＳＷ３に応じて、ＧＮＤとノードＡ１との接続のオン・オフを切り替える。
【０１８２】
スイッチＳＷ４（第２のスイッチ素子）は、一端がアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端がノードＡ４に接続され、制御端子がスイッチ制御信号ＣＳＷ４入力用の端子Ｔ１２４に接続されている。スイッチＳＷ４は、スイッチ制御信号ＣＳＷ４に応じて、端子Ｔ１０４とノードＡ４との接続のオン・オフを切り替える。
【０１８３】
スイッチＳＷ５（第３のスイッチ素子）は、一端がノードＡ２に接続され、他端がノードＡ３に接続され、制御端子がスイッチ制御信号ＣＳＷ５入力用の端子Ｔ１２５に接続されている。スイッチＳＷ５は、スイッチ制御信号ＣＳＷ５に応じて、ノードＡ２とノードＡ３との接続のオン・オフを切り替える。
【０１８４】
スイッチＳＷ６（第４のスイッチ素子）は、一端がノードＡ１に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ６入力用の端子Ｔ１２６に接続されている。スイッチＳＷ６は、スイッチ制御信号ＣＳＷ６に応じて、ノードＡ１と端子Ｔ１０５との接続のオン・オフを切り替える。
【０１８５】
スイッチＳＷ７（第５のスイッチ素子）は、一端がノードＡ２に接続され、他端がレベルシフト信号ＬＳＡＩＮ出力用の端子Ｔ１１８に接続され、制御端子がスイッチ制御信号ＣＳＷ７入力用の端子Ｔ１２７に接続されている。スイッチＳＷ７は、スイッチ制御信号ＣＳＷ７に応じて、ノードＡ２と端子Ｔ１１８との接続のオン・オフを切り替える。本実施の形態では、スイッチＳＷ７及び端子Ｔ１１８（レベルシフト信号ＬＳＡＩＮ）を介してＤＡＣ３０２に接続することで、レベルシフト信号ＬＳＡＩＮの出力と、容量ＣＳ１及びＣＳ２のクリアを実現している。これにより、スイッチや配線を少なくすることができる。なお、レベルシフト信号ＬＳＡＩＮを出力するためのＤＡＣ３０２との接続と、容量ＣＳ１及びＣＳ２をクリアするためのコモン電圧ＶＣＯＭとの接続を、別々のスイッチ及び端子を介するようにしてもよい。
【０１８６】
スイッチＳＷ８（第６のスイッチ素子）は、一端がノードＡ４に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ８入力用の端子Ｔ１２８に接続されている。スイッチＳＷ８は、スイッチ制御信号ＣＳＷ８に応じて、ノードＡ４と端子Ｔ１０５との接続のオン・オフを切り替える。
【０１８７】
容量ＣＳ１は、容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ１は、ノードＡ１とノードＡ２間に接続されている。すなわち、容量ＣＳ１は、一端がスイッチＳＷ３とスイッチＳＷ６の中間のノードＡ１に接続され、他端がスイッチＳＷ５の一端及びスイッチＳＷ７の一端に接続されている。スイッチ制御信号ＣＳＷ３、ＣＳＷ５、ＣＳＷ６、ＣＳＷ７の制御に応じて、容量ＣＳ１の一端は、スイッチＳＷ３またはＳＷ６を介してＧＮＤまたはコモン電圧ＶＣＯＭが供給され、容量ＣＳ１の他端は、スイッチＳＷ５を介して容量ＣＳ２と直列に接続され、または、スイッチＳＷ７を介してレベルシフト信号ＬＳＡＩＮを出力する。
【０１８８】
容量ＣＳ２は、容量ＣＳ１と同じ容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ２は、ノードＡ３とノードＡ４間に接続されている。すなわち、容量ＣＳ２は、一端がスイッチＳＷ５の他端に接続され、他端がスイッチＳＷ４とスイッチＳＷ８の中間のノードＡ４に接続されている。スイッチ制御信号ＣＳＷ４、ＣＳＷ５、ＣＳＷ８の制御に応じて、容量ＣＳ２の一端は、スイッチＳＷ５を介して容量ＣＳ２と直列に接続され、容量ＣＳ２の他端は、スイッチＳＷ４またはＳＷ８を介してアナログ入力電圧ＡＩＮまたはコモン電圧ＶＣＯＭが供給される。
【０１８９】
次に、本実施の形態に係る逐次比較ＡＤＣ１０１の動作、すなわち、図９の逐次比較ＡＤＣ１０１、図４のＤＡＣ３０２、図１０のサンプル・ホールド／レベルシフト回路３０１の動作について説明する。
【０１９０】
図１１のフローチャートを用いて、逐次比較ＡＤＣ１０１の動作の概略を説明する。
【０１９１】
図１１に示すように、まず、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路３０１の容量をクリアする（Ｓ２０１）。
【０１９２】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３０１でサンプリングする（Ｓ２０２）。
【０１９３】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３０１でサンプリングするとともに、ＤＡＣ３０２の容量をクリアする（Ｓ２０３）。
【０１９４】
続いて、逐次比較ＡＤＣ１０１は、サンプリングしたサンプル・ホールド／レベルシフト回路３０１の信号をレベルシフトし、レベルシフトした信号をＤＡＣ３０２に入力する（Ｓ２０４）。
【０１９５】
続いて、逐次比較ＡＤＣ１０１は、レベルシフトした信号に対し、ＤＡＣ３０２、コンパレータ３０３及びＳＡＲ３０４で１ビットずつ逐次比較動作を行い、ＳＡＲ３０４に比較結果を保持する（Ｓ２０５）。
【０１９６】
続いて、逐次比較ＡＤＣ１０１は、出力ビット分の逐次比較が終了すると、ＳＡＲ３０４が保持した比較結果の複数ビットを１つのデジタル出力信号ＤＯＵＴ（変換結果）として出力する（Ｓ２０６）。
【０１９７】
図１２Ａ及び図１２Ｂのタイミングチャート、図１３Ａ〜図１３Ｄのサンプル・ホールド／レベルシフト回路とＤＡＣの容量の接続を模式図的に示した状態図を用いて、逐次比較ＡＤＣ１０１の動作を詳細に説明する。
【０１９８】
図１２Ａ及び図１２Ｂに示すように、まず、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮが入力され、変換制御信号ＣＯＮＶが入力されるとＡＤ変換動作を開始する。すなわち以下のように、ＳＡＲ３０４及び制御回路３０５は、期間Ｔ１から順に入力されるクロック信号ＣＬＫのタイミングにしたがって、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ８を制御し、アナログ入力電圧ＡＩＮをＡＤ変換する。
【０１９９】
図１２Ａ及び図１２Ｂの期間Ｔ１（１クロック）では、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路３０１の容量ＣＳ１、ＣＳ２の電荷をクリアする（図１１のＳ２０１）。また、ＤＡＣ３０２は、端子Ｔ１１８（レベルシフト信号ＬＳＡＩＮ）にコモン電圧ＶＣＯＭを出力している。このときの、サンプル・ホールド／レベルシフト回路３０１とＤＡＣ３０２の容量の接続状態を図１３Ａに示す。
【０２００】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ１（１クロック）において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＮ）
ＣＳＷ６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＮ）
ＣＳＷ７＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＮ）
ＣＳＷ８＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＮ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０２０１】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ５〜ＳＷ８がＯＮ、スイッチＳＷ３〜ＳＷ４がＯＦＦとなる。したがって図１３Ａに示すように、容量ＣＳ１及びＣＳ２がスイッチＳＷ５を介して直列に接続され、また、容量ＣＳ１の両端及び容量ＣＳ２の両端が、端子Ｔ１０５及び端子Ｔ１１８（レベルシフト信号ＬＳＡＩＮ）を介してコモン電圧ＶＣＯＭに共通に接続される。その結果、容量ＣＳ１、ＣＳ２の両端がショートし、コモン電圧ＶＣＯＭが印加されるため、容量ＣＳ１、ＣＳ２の電荷がクリアされる。
【０２０２】
次に図１２Ａ及び図１２Ｂの期間Ｔ２（４クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３０１の直列容量ＣＳ１、ＣＳ２でサンプリングする（図１１のＳ２０２）。このときの、サンプル・ホールド／レベルシフト回路３０１とＤＡＣ３０２の容量の接続状態を図１３Ｂに示す。
【０２０３】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ２（４クロック）において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＮ）
ＣＳＷ４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＮ）
ＣＳＷ５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＮ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０２０４】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ５がＯＮ、スイッチＳＷ６〜ＳＷ８がＯＦＦとなる。したがって図１３Ｂに示すように、容量ＣＳ１及びＣＳ２が直列に接続され、容量ＣＳ１の一端にＧＮＤが接続され、容量ＣＳ２の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ１、ＣＳ２に印加されるため、容量ＣＳ１、ＣＳ２は、アナログ入力電圧ＡＩＮをサンプリングする。
【０２０５】
容量ＣＳ１に貯まる電荷ＱＳ１は、アナログ入力電圧ＡＩＮ＝−２．４５Ｖとすると、次の式（１６）となる。
ＱＳ１＝−２．４５Ｖ×（２５５Ｃ／６）      ・・・（１６）
【０２０６】
次に図１２Ａ及び図１２Ｂの期間Ｔ３（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路３０１の直列容量ＣＳ１、ＣＳ２でサンプリングし、かつ、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアする（図１１のＳ２０３）。このときの、サンプル・ホールド／レベルシフト回路３０１とＤＡＣ３０２の容量の接続状態を図１３Ｃに示す。
【０２０７】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ３において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＮ）
ＣＳＷ４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＮ）
ＣＳＷ５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＮ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０２０８】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ５がＯＮ、スイッチＳＷ６〜ＳＷ８がＯＦＦとなる。したがって図１３Ｃに示すように、容量ＣＳ１及びＣＳ２が直列に接続され、容量ＣＳ１の一端にＧＮＤが接続され、容量ＣＳ２の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態が続く。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ１、ＣＳ２に印加されているため、容量ＣＳ１、ＣＳ２は、アナログ入力電圧ＡＩＮのサンプリングを続ける。
【０２０９】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１及びＳＷ２がＯＮ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。このため図１３Ｃに示すように、容量Ｃ０〜Ｃ７の両端に端子Ｔ１０５（コモン電圧ＶＣＯＭ）が接続される。容量Ｃ０〜Ｃ７の両端がスイッチＳＷ２を介してショートし、コモン電圧ＶＣＯＭの電圧（１．２５Ｖ）が印加されるため、容量Ｃ０〜Ｃ７の電荷がクリアされる。
【０２１０】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続される。このとき、容量ＣＤに貯まっている電荷Ｑｄは、容量ＣＤの容量値により、次の式（１７）となる。
Ｑｄ＝１．２５×Ｃ      ・・・（１７）
【０２１１】
次に図１２Ａ及び図１２Ｂの期間Ｔ４（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路３０１の直列容量ＣＳ１、ＣＳ２内の容量ＣＳ１とＤＡＣ３０２の容量Ｃ０〜Ｃ７を並列に接続し、容量分圧によってアナログ入力電圧ＡＩＮを１／８にレベルシフトする（図１１のＳ２０４）。このときの、サンプル・ホールド／レベルシフト回路３０１とＤＡＣ３０２の容量の接続状態を図１３Ｄに示す。
【０２１２】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ４において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＮ）
ＣＳＷ７＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＮ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０２１３】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ６〜ＳＷ７がＯＮ、スイッチＳＷ３〜ＳＷ５、ＳＷ８がＯＦＦとなる。したがって図１３Ｄに示すように、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧をサンプリングした直列容量ＣＳ１、ＣＳ２のうち容量ＣＳ１のノードＡ１（一端）がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、ノードＡ２（他端）がレベルシフト信号ＬＳＡＩＮを出力する端子Ｔ１１８に接続される。
【０２１４】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって図１３Ｄに示すように、容量Ｃ０〜Ｃ７は片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がレベルシフト信号ＬＳＡＩＮの入力端子Ｔ１１８に接続されるため、サンプル・ホールド／レベルシフト回路３０１の容量ＣＳ１と並列接続される。よって、容量Ｃ０〜Ｃ７は、レベルシフト信号ＬＳＡＩＮが入力され、レベルシフト信号ＬＳＡＩＮをサンプリングする。
【０２１５】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。ここで、容量ＣＳ１、Ｃ０〜Ｃ７の合成容量値Ｃｓａは、次の式（１８）となる。
Ｃｓａ＝２５５Ｃ／３＋２５５Ｃ＝（４×２５５Ｃ）／３      ・・・（１８）
【０２１６】
容量ＣＳ１に貯まっている電荷はＱＳ１、容量Ｃ０〜Ｃ７に貯まっている電荷は０なので、レベルシフト信号の電圧Ｖｌｓａｉｎは、式（１６）、式（１８）より、次の値となる。
Ｖｌｓａｉｎ＝ＱＳ１／Ｃｓａ＋１．２５
＝−２．４５×（２５５Ｃ／６）×（３／４×２５５Ｃ）＋１．２５
＝−２．４５×（１／８）＋１．２５
＝０．９４３７５Ｖ
【０２１７】
よって、ＤＡＣ３０２の容量Ｃ０〜Ｃ７にアナログ入力電圧ＡＩＮ（−２．４５Ｖ）の１／８の電圧（−０．３０６２５Ｖ＝１．２５−Ｖｌｓａｉｎ）がサンプリングされる。このときＤＡＣ３０２の容量Ｃ０〜Ｃ７でサンプリングした電荷をＱｓａは、次の式（１９）となる。
Ｑｓａ＝（１．２５−Ｖｌｓａｉｎ）×２５５Ｃ
＝２．４５×（１／８）×２５５Ｃ      ・・・（１９）
【０２１８】
以上のように、本実施の形態では、Ｔ１〜Ｔ４期間でアナログ入力電圧ＡＩＮを１／８にスケーリングしている。図１０及び図４を用いてスケーリングのメカニズムを説明する。
【０２１９】
アナログ入力電圧ＡＩＮをサンプリングする容量は、容量ＣＳ１、ＣＳ２の直列容量のみで行う。このときアナログ入力電圧ＡＩＮを分圧するのに使うＤＡＣ３０２の容量Ｃ０〜Ｃ７は、容量両端にコモン電圧を印加し電荷をクリアしている。ここで、サンプリングした容量ＣＳ１、ＣＳ２のうち容量ＣＳ１のみを使うことでアナログ入力電圧ＡＩＮを１／２にし、容量値２５５Ｃ／３の容量ＣＳ１と電荷が０の合計容量値２５５Ｃの容量Ｃ０〜Ｃ７を並列接続することで、さらに容量比で電圧が分圧される。並列接続したときの合計容量値は、（２５５Ｃ＋２５５Ｃ／３）である。電荷を持っている容量ＣＳ１の容量値は、２５５Ｃ／３なので、分圧比は、１／４＝（２５５Ｃ／３）／（２５５Ｃ＋２５５Ｃ／３）となる。
【０２２０】
結果、サンプリング後の容量ＣＳ１の両端の電圧が（１／２）ＡＩＮで、容量分圧比が１／４なので最終的にＤＡＣ３０２の容量Ｃ０〜Ｃ７の両端に発生する電圧は、（１／８）ＡＩＮ＝（１／２）ＡＩＮ×１／４となり、前提例２と同様にアナログ入力電圧ＡＩＮを１／８にスケーリングできる。すなわち、本実施の形態では、直列容量ＣＳ１、ＣＳ２でアナログ入力電圧ＡＩＮをサンプリングし、容量ＣＳ１でサンプリングした電圧を容量Ｃ０〜Ｃ７へ出力することで、実施の形態１よりも、容量値に応じて入力電圧を効果的にレベルシフトすることができる。
【０２２１】
次に図１２Ａ及び図１２Ｂの期間Ｔ５（半クロック）では、逐次比較ＡＤＣ１０１は、１回目の比較動作を行う（図１１のＳ２０５）。ＳＡＲ３０４は、ＤＡＣ３０２への入力コード８０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ７（容量値１２８Ｃ）のスイッチＳ７が基準電圧ＶＲＥＦを選択し、容量Ｃ６〜Ｃ０（合成容量１２７Ｃ）のスイッチＳ６〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ５をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ５＝１．５６０Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０２２２】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ５において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（ＤＡＣ３０２のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（ＤＡＣ３０２のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０２２３】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１、ＣＳ２の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０２２４】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ７が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ６〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ５が出力される。
【０２２５】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ５（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（１９）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ５）×１２８Ｃ＋Ｖｄａｃｔ５×１２８Ｃ
Ｖｄａｃｔ５＝１．５６０Ｖ
【０２２６】
次に図１２Ａ及び図１２Ｂの期間Ｔ６（半クロック）では、逐次比較ＡＤＣ１０１は、２回目の比較動作を行う（図１１のＳ２０５）。ＳＡＲ３０４は、１回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード４０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６（容量値６４Ｃ）のスイッチＳ６が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ５〜Ｃ０（合成容量１９１Ｃ）のスイッチＳ７、Ｓ５〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ６をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ６＝０．９３５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０２２７】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ６において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０２２８】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１、ＣＳ２の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０２２９】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ５〜Ｓ０が他端ｃ（ＧＮＤ）選択する。したがって、容量Ｃ６の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ５〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ６が出力される。
【０２３０】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ６（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（１９）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ６）×６４Ｃ＋Ｖｄａｃｔ６×１９２Ｃ
Ｖｄａｃｔ６＝０．９３５Ｖ
【０２３１】
次に、図１２Ａ及び図１２Ｂの期間Ｔ７（半クロック）では、逐次比較ＡＤＣ１０１は、３回目の比較動作を行う。ＳＡＲ３０４は、２回目の比較結果信号ＣＭＰＯ＝"１"より、ＤＡＣ３０２への入力コード６０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５（容量値９６Ｃ）のスイッチＳ６、Ｓ５が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ０（合成容量１５９Ｃ）のスイッチＳ７、Ｓ４〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ７をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ７＝１．２４７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０２３２】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ７において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０２３３】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１、ＣＳ２の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０２３４】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ７が出力される。
【０２３５】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ７（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（１９）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ７）×９６Ｃ＋Ｖｄａｃｔ７×１６０Ｃ
Ｖｄａｃｔ７＝１．２４７Ｖ
【０２３６】
次に、図１２Ａ及び図１２Ｂの期間Ｔ８（半クロック）では、逐次比較ＡＤＣ１０１は、７回目の比較動作を行う（図１１のＳ２０５）。なお、４回目から６回目の比較動作は、２回目や３回目の比較動作と同様であるため説明を省略する。ＳＡＲ３０４は、６回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６２Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ１（容量値９８Ｃ）のスイッチＳ６、Ｓ５、Ｓ１が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０（合成容量１５７Ｃ）のスイッチＳ７、Ｓ４〜Ｓ２、Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ８をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ８＝１．２６７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０２３７】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ６において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｂ選択（ＤＡＣ３０２のスイッチＳ１＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０２３８】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１、ＣＳ２の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０２３９】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ１が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ２、Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ１の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続さる。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ８が出力される。
【０２４０】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ８（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（１９）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ８）×９８Ｃ＋Ｖｄａｃｔ８×１５８Ｃ
Ｖｄａｃｔ８＝１．２６７Ｖ
【０２４１】
次に、図１２Ａ及び図１２Ｂの期間Ｔ９（半クロック）では、逐次比較ＡＤＣ１０１は、８回目の比較動作を行う（図１１のＳ２０５）。ＳＡＲ３０４は、７回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６１Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ０（容量値９７Ｃ）のスイッチＳ６、Ｓ５、Ｓ０が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ１（合成容量１５８Ｃ）のスイッチＳ７、Ｓ４〜Ｓ１がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ９をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ９＝１．２５７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０２４２】
図１２Ａ及び図１２Ｂに示すように、期間Ｔ７において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ３＝ＯＦＦ）
ＣＳＷ４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ４＝ＯＦＦ）
ＣＳＷ５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ５＝ＯＦＦ）
ＣＳＷ６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ６＝ＯＦＦ）
ＣＳＷ７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ７＝ＯＦＦ）
ＣＳＷ８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路３０１のスイッチＳＷ８＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｂ選択（ＤＡＣ３０２のスイッチＳ０＝ｂ（ＶＲＥＦ）選択）
【０２４３】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３〜ＣＳＷ８により、サンプル・ホールド／レベルシフト回路３０１におけるスイッチＳＷ３〜ＳＷ８がＯＦＦとなる。このため、容量ＣＳ１、ＣＳ２の両端は、オープンとなり、Ｈｉ−ｚとなる。
【０２４４】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ０が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ１が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ０の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ１、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ９が出力される。
【０２４５】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ９（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（１９）より、次の値となる。
Ｑｓａ＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ９）×９７Ｃ＋Ｖｄａｃｔ９×１５９Ｃ
Ｖｄａｃｔ９＝１．２５７Ｖ
【０２４６】
最後に、図１２Ａ及び図１２Ｂの期間Ｔ９（１クロック）では、逐次比較ＡＤＣ１０１は、比較動作終了後のＡＤ変換結果をデジタル出力信号ＤＯＵＴとして出力する（図１１のＳ２０６）。
【０２４７】
以上のように本実施の形態では、直列接続可能な２つの容量を含むサンプル・ホールド／レベルシフト回路を備え、これを制御することでＡＤ変換を行うようにした。これにより、ＡＤＣを構成する回路を低耐圧のトランジスタで構成できるため、高速化及び面積縮小化を図ることができ、さらに熱雑音を低減することができる。
具体的に本実施の形態の効果について説明するため、本実施の形態の回路で発生する熱雑音を計算する。
【０２４８】
Ｔ１期間で、容量ＣＳ１とＣＳ２の両端にコモン電圧ＶＣＯＭを印加し電荷０にしている。このとき容量ＣＳ１に印加される熱雑音をＶｎｃｓ１、容量ＣＳ２に印加される熱雑音をＶｎｃｓ２とすると、次の式（２０）となる。
Ｖｎｃｓ１＝Ｖｎｃｓ２＝√（３ｋＴ／２５５Ｃ）      ・・・（２０）
【０２４９】
次に、Ｔ２期間で、直列容量ＣＳ１、ＣＳ２でアナログ入力電圧ＡＩＮをサンプリングしている。このとき、アナログ入力電圧ＡＩＮに加算される熱雑音Ｖｎｓａｍｐは、次の式（２１）となる。
Ｖｎｓａｍｐ＝√（６ｋＴ／２５５Ｃ）      ・・・（２１）
【０２５０】
ここで、直列容量ＣＳ１、ＣＳ２でアナログ入力電圧ＡＩＮをサンプリングしているときのノードＡ２の電圧をＶＡ２ｓａｍｐ、アナログ入力電圧ＡＩＮをＶａｉｎとすると、Ｔ１期間で電荷をクリアしたときのノードＡ２の電荷は、容量ＣＳ１、ＣＳ２に印加された熱雑音分（２５５Ｃ／３）×Ｖｎｃｓ１＋（２５５Ｃ／３）×Ｖｎｃｓ２なので、次の式（２２）となる。
−（２５５Ｃ／３）×（Ｖａｉｎ＋Ｖｎｓａｍｐ−ＶＡ２ｓａｍｐ）＋（２５５Ｃ／３）×ＶＡ２ｓａｍｐ＝（２５５Ｃ／３）×Ｖｎｃｓ１＋（２５５Ｃ／３）×Ｖｎｃｓ２
ＶＡ２ｓａｍｐ＝（１／２）×Ｖａｉｎ＋（１／２）×（Ｖｎｓａｍｐ＋Ｖｎｃｓ１＋Ｖｎｃｓ２）      ・・・（２２）
【０２５１】
次にＴ３期間で、ＤＡＣ３０２の容量Ｃ７〜Ｃ０の両端にＶＣＯＭ電圧を印加し電荷０にしている。このとき容量Ｃ７〜Ｃ０に印加される熱雑音をＶｎｄａｃは、次の式（２３）となる。
Ｖｎｄａｃ＝√（ｋＴ／２５５Ｃ）      ・・・（２３）
【０２５２】
次にＴ４期間で、容量ＣＳ１と容量Ｃ７〜Ｃ０を並列接続する。このとき、容量ＣＳ１と容量Ｃ７〜Ｃ０の電荷の合計をＱｎとすると、容量ＣＳ１の片端の電圧がＶａｉｎで、もう片端の電圧がＶＡ２ｓａｍｐなので、次の式（２４）となる。
Ｑｎ＝（２５５Ｃ／３）×（Ｖａｉｎ−ＶＡ２ｓａｍｐ）＋２５５Ｃ×Ｖｎｄａｃ
＝（２５５Ｃ／３）×（Ｖａｉｎ−ＶＡ２ｓａｍｐ＋３×Ｖｎｄａｃ）      ・・・（２４）
【０２５３】
また、並列接続するときに加算される熱雑音をＶｎｓｃａｌｅとすると、容量ＣＳ１と容量Ｃ７〜Ｃ０の合成容量はＣｓａなので、次の式（２５）となる。
Ｖｎｓｃａｌｅ＝√（ｋＴ／Ｃｓａ）      ・・・（２５）
【０２５４】
よって、最終的に（１／８）×Ｖａｉｎにスケーリングされた電圧をＶｓｃａｌｅとすると、式（１８）、式（２４）、より、次の式となる。
Ｖｓｃａｌｅ＝Ｑｎ／Ｃｓａ＋Ｖｎｓｃａｌｅ
＝（１／４）×（Ｖａｉｎ−ＶＡ２ｓａｍｐ＋３×Ｖｎｄａｃ＋４×Ｖｎｓｃａｌｅ）
【０２５５】
さらに、式（２２）よりＶｓｃａｌｅは次の式となる。
Ｖｓｃａｌｅ＝（１／８）×Ｖａｉｎ−（１／８）×（Ｖｎｓａｍｐ＋Ｖｎｃｓ１＋Ｖｎｃｓ２−６×Ｖｎｄａｃ−８×Ｖｎｓｃａｌｅ）
【０２５６】
ここで、熱雑音Ｖｎｓａｍｐ、Ｖｎｃｓ１、Ｖｎｃｓ２、Ｖｎｄａｃ、Ｖｎｓｃａｌｅは、ランダムでお互いに相関がないので、式（１８）、（２０）、（２１）、（２３）、（２５）より、Ｖｓｃａｌｅは次の式となる。
Ｖｓｃａｌｅ＝（１／８）×Ｖａｉｎ＋√（（−１／８）２×Ｖｎｓａｍｐ２＋（−１／８）２×Ｖｎｃｓ１２＋（−１／８）２×Ｖｎｃｓ２２＋（３／４）２×Ｖｎｄａｃ２＋Ｖｎｓｃａｌｅ２）
＝（１／８）×Ｖａｉｎ＋√（（３／２）×（ｋＴ／２５５Ｃ））
＝（１／８）×Ｖａｉｎ＋√（０．００５８８×（ｋＴ／Ｃ））
これより、本実施の形態での熱雑音は、√（０．００５８８×（ｋＴ／Ｃ））となる。
【０２５７】
従って、前提例２のように３つの容量でサンプリングした場合の熱雑音は、式（１４）より、√（０．０４９５×（ｋＴ／Ｃ））であるのに対し、本実施の形態のように１組の容量でサンプリングし、ＤＡＣの容量と分圧した場合の熱雑音は、√（０．００５８８×（ｋＴ／Ｃ））となる。このように、加算される熱雑音が小さいため、サンプリング時に加算される熱雑音を一定値にするためには、本実施の形態の方がＡＤＣ全体で使用する容量値を小さくすることができる。
【０２５８】
サンプリングされる熱雑音を一定値としたときに必要なＤＡＣ３０２とサンプル・ホールド／レベルシフト回路３０１の全容量値を算出する。
【０２５９】
サンプリングされる熱雑音を０．１ＬＳＢ以下になるようにＤＡＣ３０２とサンプル・ホールド／レベルシフト回路３０１で必要な全容量値を求める。
８ｂｉｔＤＡＣ、Ｔｊ＝１５０℃＝４２３Ｋ、Ｖｒｅｆ＝２．５Ｖのとき、０．１ＬＳＢに必要な電圧は次の値となる。
０．１ＬＳＢ＝０．９７７ｍＶ＝２．５Ｖ／２５６０
そうすると、１／８Ａｉｎにスケーリングする場合、次の容量となる。
０．９７７ｍＶ＝√（０．００５８８×（ｋＴ／Ｃ））
Ｃ＝０．０３６０ｆＦ
【０２６０】
これより、ＤＡＣ３０２とサンプル・ホールド／レベルシフト回路３０１で必要な全容量値は、次の値となる。
０．０１５ｐＦ＝０．０３６０ｆＦ×２５６＋０．０３６０ｆＦ×２５５×２／３
【０２６１】
よって、１／８ＡＩＮにスケーリングする場合、前提例２と本実施の形態とで、サンプリングされる熱雑音を０．１ＬＳＢ（８ｂｉｔ換算）とするために、ＤＡＣ３０２とサンプル・ホールド／レベルシフト回路３０１で必要となる全容量値を比較すると、前提例２で必要な容量値は式（１５）なので、次の式となる。
８０％＝（１−（０．０１５ｐＦ／０．０７８ｐＦ））×１００
【０２６２】
したがって、前提例２に対し本実施の形態で必要な容量値の合計が８０％小さく実現できる。
【０２６３】
（実施の形態３）
以下、図面を参照して実施の形態３について説明する。本実施の形態では、実施の形態１及び２の構成に対し、主に、サンプル・ホールド／レベルシフト回路を交互に直列接続可能な３つの容量で構成し、制御回路がこの３つの容量の接続を制御するようにした。
【０２６４】
図１４は、本実施の形態に係る逐次比較ＡＤＣの構成図である。図１４を参照すると、本実施の形態に係る逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１と、ＤＡＣ３０２と、コンパレータ３０３と、ＳＡＲ（逐次近似レジスタ論理）３０４と、制御回路３０５を備えている。
【０２６５】
逐次比較ＡＤＣ１０１は、実施の形態１と同様に、端子Ｔ１０１を介してクロック信号ＣＬＫが入力され、端子Ｔ１０２を介して変換制御信号ＣＯＮＶが入力され、端子Ｔ１０３を介して基準電圧ＶＲＥＦが入力され、端子Ｔ１０４を介してアナログ入力電圧ＡＩＮが入力され、端子Ｔ１０５を介してコモン電圧ＶＣＯＭが入力され、アナログ入力電圧ＡＩＮをＡＤ変換したデジタル出力信号ＤＯＵＴを、端子Ｔ１０６を介して出力する。
【０２６６】
サンプル・ホールド／レベルシフト回路４０１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０とを入力する。そして、サンプル・ホールド／レベルシフト回路４０１は、入力されたスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを、端子Ｔ１１８（サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の間のノード）を介してＤＡＣ３０２に出力する。
【０２６７】
ＤＡＣ３０２は、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮと、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、ＳＡＲ３０４からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ２を入力する。ＤＡＣ３０２は、入力されるスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１及びＣＳＷ２に対応してＤＡ変換を行い、アナログ出力電圧ＤＡＣＯを端子Ｔ１０７（ＤＡＣ３０２とコンパレータ３０３の間のノード）を介してコンパレータ３０３に出力する。なお、アナログ入力電圧ＡＩＮをレベルシフトした電圧は、ＤＡＣ３０２でＡＤ変換動作中（逐次比較動作の間）保持される。また、ＤＡＣ３０２の回路構成は、実施の形態１の図４と同様である。
【０２６８】
コンパレータ３０３は、正転入力端子（＋）に、ＤＡＣ３０２からのアナログ出力電圧ＤＡＣＯを入力し、反転入力端子（−）に、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）を入力する。コンパレータ３０３は、入力されたアナログ出力電圧ＤＡＣＯとコモン電圧ＶＣＯＭとを比較して、比較結果信号ＣＭＰＯをＳＡＲ３０４に出力する。
【０２６９】
ＳＡＲ３０４は、コンパレータ３０３からの比較結果信号ＣＭＰＯと、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。なお、クロック信号ＣＬＫは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１０１）が逐次変換動作を行うための動作クロックであり、変換制御信号ＣＯＮＶは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１００）が逐次変換動作を開始するための制御信号である。
【０２７０】
そして、ＳＡＲ３０４は、比較回数と比較結果信号ＣＭＰＯから決定したＤＡＣ３０２の入力コードに基づいたスイッチ制御信号ＣＳＢ０〜ＣＳＢ７と、コモン電圧ＶＣＯＭからの入力を制御するスイッチ制御信号ＣＳＷ１とを、ＤＡＣ３０２に出力し、さらに、アナログ／デジタル変換結果であるデジタル出力信号ＤＯＵＴを出力する。
【０２７１】
制御回路３０５は、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。そして、制御回路３０５は、ＤＡＣ３０２の容量の初期化とサンプル・ホールド／レベルシフト回路４０１からの入力を制御するスイッチ制御信号ＣＳＷ２をＤＡＣ３０２に出力し、スイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０をサンプル・ホールド／レベルシフト回路４０１に出力する。なお、ＳＡＲ３０４、制御回路３０５において、ＡＤ変換開始時、一回目、二回目等の逐次比較で出力するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ２、ＣＳＷ１０〜ＣＳＷ２０によるスイッチ制御については後に詳細に説明される。なお、実施の形態１と同様に、ＳＡＲ３０４と制御回路３０５を１つのＳＡＲ３０４ａとしてもよい。
【０２７２】
図１５は、図１４に示した本実施の形態に係るサンプル・ホールド／レベルシフト回路４０１の回路構成の一例を示す図である。
【０２７３】
サンプル・ホールド／レベルシフト回路４０１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭと、スイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０とを入力とする。そして、サンプル・ホールド／レベルシフト回路４０１は、スイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを出力する。
【０２７４】
図１５に示すように、サンプル・ホールド／レベルシフト回路４０１は、スイッチＳＷ１０〜ＳＷ２０、容量ＣＳ３〜ＣＳ５を備えている。容量ＣＳ３及びＣＳ５、容量ＣＳ４及びＣＳ５は、サンプリング時に交互に直列接続可能な容量であり、そうのうち容量ＣＳ３、ＣＳ４が、ＤＡＣ３０２へレベルシフト信号ＬＳＡＩＮを交互に出力する容量である。
【０２７５】
スイッチＳＷ１０（第１のスイッチ素子）は、一端がＧＮＤに接続され、他端がノードＡ５に接続され、制御端子がスイッチ制御信号ＣＳＷ１０入力用の端子Ｔ１３０に接続されている。スイッチＳＷ１０は、スイッチ制御信号ＣＳＷ１０に応じて、ＧＮＤとノードＡ５との接続のオン・オフを切り替える。
【０２７６】
スイッチＳＷ１１（第２のスイッチ素子）は、一端がノードＡ６に接続され、他端がノードＡ７に接続され、制御端子がスイッチ制御信号ＣＳＷ１１入力用の端子Ｔ１３１に接続されている。スイッチＳＷ１１は、スイッチ制御信号ＣＳＷ１１に応じて、ノードＡ６とノードＡ７との接続のオン・オフを切り替える。
【０２７７】
スイッチＳＷ１２（第３のスイッチ素子）は、一端がアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端がノードＡ１０に接続され、制御端子がスイッチ制御信号ＣＳＷ１２入力用の端子Ｔ１３２に接続されている。スイッチＳＷ１２は、スイッチ制御信号ＣＳＷ１２に応じて、端子Ｔ１０４とノードＡ１０との接続のオン・オフを切り替える。
【０２７８】
スイッチＳＷ１３（第４のスイッチ素子）は、一端がノードＡ５に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ１３入力用の端子Ｔ１３３に接続されている。スイッチＳＷ１３は、スイッチ制御信号ＣＳＷ１３に応じて、ノードＡ５と端子Ｔ１０５の接続のオン・オフを切り替える。
【０２７９】
スイッチＳＷ１４（第５のスイッチ素子）は、一端がノードＡ６に接続され、他端がレベルシフト信号ＬＳＡＩＮ出力用の端子Ｔ１１８に接続され、制御端子がスイッチ制御信号ＣＳＷ１４入力用の端子Ｔ１３４に接続されている。スイッチＳＷ１４は、スイッチ制御信号ＣＳＷ１４に応じて、ノードＡ６と端子Ｔ１１８との接続のオン・オフを切り替える。
【０２８０】
スイッチＳＷ１５（第６のスイッチ素子）は、一端がＧＮＤに接続され、他端がノードＡ８に接続され、制御端子がスイッチ制御信号ＣＳＷ１５入力用の端子Ｔ１３５に接続されている。スイッチＳＷ１５は、スイッチ制御信号ＣＳＷ１５に応じて、ＧＮＤとノードＡ８との接続のオン・オフを切り替える。
【０２８１】
スイッチＳＷ１６（第７のスイッチ素子）は、一端がノードＡ９に接続され、他端がノードＡ７に接続され、制御端子がスイッチ制御信号ＣＳＷ１６入力用の端子Ｔ１３６に接続されている。スイッチＳＷ１６は、スイッチ制御信号ＣＳＷ１６に応じて、ノードＡ９とノードＡ７との接続のオン・オフを切り替える。
【０２８２】
スイッチＳＷ１７（第８のスイッチ素子）は、一端がノードＡ８に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ１７入力用の端子Ｔ１３７に接続されている。スイッチＳＷ１７は、スイッチ制御信号ＣＳＷ１７に応じて、ノードＡ８と端子Ｔ１０５の接続のオン・オフを切り替える。
【０２８３】
スイッチＳＷ１８（第９のスイッチ素子）は、一端がノードＡ９に接続され、他端がレベルシフト信号ＬＳＡＩＮ出力用の端子Ｔ１１８に接続され、制御端子がスイッチ制御信号ＣＳＷ１８入力用の端子Ｔ１３８に接続されている。スイッチＳＷ１８は、スイッチ制御信号ＣＳＷ１８に応じて、ノードＡ９と端子Ｔ１１８との接続のオン・オフを切り替える。
【０２８４】
スイッチＳＷ１９（第１０のスイッチ素子）は、一端がノードＡ７に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ１９入力用の端子Ｔ１３９に接続されている。スイッチＳＷ１９は、スイッチ制御信号ＣＳＷ１９に応じて、ノードＡ７と端子Ｔ１０５の接続のオン・オフを切り替える。
【０２８５】
スイッチＳＷ２０（第１１のスイッチ素子）は、一端がノードＡ１０に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ２０入力用の端子Ｔ１４０に接続されている。スイッチＳＷ２０は、スイッチ制御信号ＣＳＷ２０に応じて、ノードＡ１０と端子Ｔ１０５の接続のオン・オフを切り替える。
【０２８６】
容量ＣＳ３（第１の容量素子）は、容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ３は、ノードＡ５とノードＡ６間に接続されている。すなわち、容量ＣＳ３は、一端がスイッチＳＷ１０とスイッチＳＷ１３の中間のノードＡ５に接続され、他端がスイッチＳＷ１１の一端及びスイッチＳＷ１４の一端に接続されている。スイッチ制御信号ＣＳＷ１０、ＣＳＷ１１、ＣＳＷ１３、ＣＳＷ１４の制御に応じて、容量ＣＳ３の一端は、スイッチＳＷ１０またはＳＷ１３を介してＧＮＤまたはコモン電圧ＶＣＯＭが供給され、容量ＣＳ３の他端は、スイッチＳＷ１１を介して容量ＣＳ５と直列に接続され、または、スイッチＳＷ１４を介してレベルシフト信号ＬＳＡＩＮを出力する。
【０２８７】
容量ＣＳ４（第２の容量素子）は、容量ＣＳ３と同じ容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ４は、ノードＡ８とノードＡ９間に接続されている。すなわち、容量ＣＳ４は、一端がスイッチＳＷ１５とスイッチＳＷ１７の中間のノードＡ８に接続され、他端がスイッチＳＷ１６の一端及びスイッチＳＷ１８の一端に接続されている。スイッチ制御信号ＣＳＷ１５、ＣＳＷ１６、ＣＳＷ１７、ＣＳＷ１８の制御に応じて、容量ＣＳ４の一端は、スイッチＳＷ１５またはＳＷ１７を介してＧＮＤまたはコモン電圧ＶＣＯＭが供給され、容量ＣＳ４の他端は、スイッチＳＷ１６を介して容量ＣＳ５と直列に接続され、または、スイッチＳＷ１８を介してレベルシフト信号ＬＳＡＩＮを出力する。
【０２８８】
容量ＣＳ５（第３の容量素子）は、容量ＣＳ３と同じ容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ５は、ノードＡ７とノードＡ１０間に接続されている。すなわち、容量ＣＳ５は、一端がスイッチＳＷ１１の他端、スイッチＳＷ１６の他端及びスイッチＳＷ１９の一端に接続され、他端がスイッチＳＷ１２とスイッチＳＷ２０の中間のノードＡ１０に接続されている。スイッチ制御信号ＣＳＷ１１、ＣＳＷ１２、ＣＳＷ１６、ＣＳＷ１９、ＣＳＷ２０の制御に応じて、容量ＣＳ５の一端は、スイッチＳＷ１１を介して容量ＣＳ３と直列に接続され、または、スイッチＳＷ１６を介して容量ＣＳ４と直列に接続され、または、スイッチＳＷ１９を介してコモン電圧ＶＣＯＭが供給され、容量ＣＳ５の他端は、スイッチＳＷ１２またはＳＷ２０を介してアナログ入力電圧ＡＩＮまたはコモン電圧ＶＣＯＭが供給される。
【０２８９】
次に、本実施の形態に係る逐次比較ＡＤＣ１０１の動作、すなわち、図１４の逐次比較ＡＤＣ１０１、図４のＤＡＣ３０２、図１５のサンプル・ホールド／レベルシフト回路４０１の動作について説明する。
【０２９０】
図１６のフローチャートを用いて、逐次比較ＡＤＣ１０１の動作の概略を説明する。
【０２９１】
図１６に示すように、まず、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４及びＣＳ５をクリアする（Ｓ３０１）。
【０２９２】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４及びＣＳ５でサンプリングする（Ｓ３０２）。
【０２９３】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４及びＣＳ５でサンプリングするとともに、ＤＡＣ３０２の容量をクリアする（Ｓ３０３）。
【０２９４】
続いて、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ３及びＣＳ５をクリアするとともに、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４でサンプリングした信号をレベルシフトし、レベルシフトした信号をＤＡＣ３０２に入力する（Ｓ３０４）。
【０２９５】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の容量ＣＳ３及びＣＳ５でサンプリングするとともに、容量ＣＳ４からレベルシフトした信号に対し、ＤＡＣ３０２、コンパレータ３０３及びＳＡＲ３０４で１ビットずつ逐次比較動作を行い、ＳＡＲ３０４に比較結果を保持する（Ｓ３０５）。
【０２９６】
続いて、逐次比較ＡＤＣ１０１は、出力ビット分の逐次比較が終了すると、ＤＡＣ３０２の容量をクリアするとともに、ＳＡＲ３０４が保持した比較結果の複数ビットを１つのデジタル出力信号ＤＯＵＴ（変換結果）として出力する（Ｓ３０６）。
【０２９７】
続いて、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４及びＣＳ５をクリアするとともに、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ３でサンプリングした信号をレベルシフトし、レベルシフトした信号をＤＡＣ３０２に入力する（Ｓ３０７）。
【０２９８】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４及びＣＳ５でサンプリングするとともに、容量ＣＳ３からレベルシフトした信号に対し、ＤＡＣ３０２、コンパレータ３０３及びＳＡＲ３０４で１ビットずつ逐次比較動作を行い、ＳＡＲ３０４に比較結果を保持する（Ｓ３０８）。
【０２９９】
続いて、逐次比較ＡＤＣ１０１は、出力ビット分の逐次比較が終了すると、ＤＡＣ３０２の容量をクリアするとともに、ＳＡＲ３０４が保持した比較結果の複数ビットを１つのデジタル出力信号ＤＯＵＴ（変換結果）として出力する（Ｓ３０９）。その後、逐次比較ＡＤＣ１０１は、Ｓ３０４〜Ｓ３０９の動作を繰り返し、ＡＤ変換を行う。
【０３００】
図１７Ａ及び図１７Ｂのタイミングチャート、図１８Ａ〜図１８Ｈのサンプル・ホールド／レベルシフト回路とＤＡＣの容量の接続を模式図的に示した状態図を用いて、逐次比較ＡＤＣ１０１の動作を詳細に説明する。
【０３０１】
なお、図１７Ａ及び図１７Ｂは、本実施の形態に係る逐次比較ＡＤＣの動作例を具体的に説明すべく、アナログ入力電圧ＡＩＮが、−２．４５Ｖのときと、アナログ入力電圧ＡＩＮが、−２．３５Ｖのときの比較動作のタイミングチャートである。
【０３０２】
図１７Ａ及び図１７Ｂに示すように、まず、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮが入力され、変換制御信号ＣＯＮＶが入力されるとＡＤ変換動作を開始する。すなわち以下のように、ＳＡＲ３０４及び制御回路３０５は、期間Ｔ１０から順に入力されるクロック信号ＣＬＫのタイミングにしたがって、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１及びＣＳＷ２、ＣＳＷ１０〜ＣＳＷ２０を制御し、アナログ入力電圧ＡＩＮをＡＤ変換する。
【０３０３】
図１７Ａ及び図１７Ｂの期間Ｔ１０（１クロック）では、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４、ＣＳ５の電荷をクリアする（図１６のＳ３０１）。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ａに示す。
【０３０４】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１０（１クロック）において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＦＦ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＮ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＮ）
ＣＳＷ２０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＮ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０３０５】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１６、ＳＷ１７、ＳＷ１９、ＳＷ２０がＯＮ、スイッチＳＷ１０〜ＳＷ１５、ＳＷ１８がＯＦＦとなる。したがって図１８Ａに示すように、容量ＣＳ４及びＣＳ５がスイッチＳＷ１６を介して直列に接続され、また、容量ＣＳ４の両端及び容量ＣＳ５の両端がコモン電圧ＶＣＯＭの端子Ｔ１０５に共通に接続される。その結果、容量ＣＳ４、ＣＳ５の両端がショートし、コモン電圧ＶＣＯＭが印加されるため、容量ＣＳ４、ＣＳ５の電荷がクリアされる。
【０３０６】
次に、図１７Ａ及び図１７Ｂの期間Ｔ１１（４クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングする（図１６のＳ３０２）。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｂに示す。
【０３０７】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１１（４クロック）において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０３０８】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、スイッチＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって図１８Ｂに示すように、容量ＣＳ４及びＣＳ５が直列に接続され、容量ＣＳ４の一端にＧＮＤが接続され、容量ＣＳ５の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加されるため、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３０９】
容量ＣＳ４に貯まる電荷ＱＳ４は、アナログ入力電圧ＡＩＮ＝−２．４５Ｖとすると、次の式（２６）となる。
ＱＳ４＝−２．４５Ｖ×（２５５Ｃ／６）      ・・・（２６）
【０３１０】
次に図１７Ａ及び図１７Ｂの期間Ｔ１２（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングし、かつ、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアする（図１６のＳ３０３）。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｃに示す。
【０３１１】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１２において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０３１２】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、スイッチＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって図１８Ｃに示すように、容量ＣＳ４及びＣＳ５が直列に接続され、容量ＣＳ４の一端にＧＮＤが接続され、容量ＣＳ５の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態が続く。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加されているため、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮのサンプリングを続ける。
【０３１３】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＮ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。このため図１８Ｃに示すように、容量Ｃ０〜Ｃ７の両端に端子Ｔ１０５（コモン電圧ＶＣＯＭ）が接続される。容量Ｃ０〜Ｃ７は両端がスイッチＳＷ２を介してショートし、コモン電圧ＶＣＯＭの電圧（１．２５Ｖ）が印加されるため、容量Ｃ０〜Ｃ７の電荷がクリアされる。
【０３１４】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続される。このとき、容量ＣＤに貯まっている電荷Ｑｄは、式（１７）と同じになる。
【０３１５】
次に図１７Ａ及び図１７Ｂの期間Ｔ１３（１クロック）では、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ３、ＣＳ５の電荷をクリアし、また、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５内の容量ＣＳ４とＤＡＣ３０２の容量Ｃ０〜Ｃ７を並列に接続し、容量分圧によってアナログ入力電圧ＡＩＮを１／８にレベルシフトする（図１６のＳ３０４）。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｄに示す。
【０３１６】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１３において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＦＦ）
ＣＳＷ１３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＮ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＮ）
ＣＳＷ１８＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＮ）
ＣＳＷ１９＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＮ）
ＣＳＷ２０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＮ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０３１７】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１１、ＳＷ１３、ＳＷ１７〜ＳＷ２０がＯＮ、スイッチＳＷ１０、ＳＷ１２、ＳＷ１４〜ＳＷ１６がＯＦＦとなる。したがって図１８Ｄに示すように、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧をサンプリングした容量ＣＳ４のノードＡ８（一端）がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、ノードＡ９（他端）がレベルシフト信号ＬＳＡＩＮを出力する端子Ｔ１１８に接続される。
【０３１８】
さらに、容量ＣＳ３と容量ＣＳ５が直列に接続され、容量ＣＳ３の両端及び容量ＣＳ５の両端にコモン電圧ＶＣＯＭが印加されるため、容量ＣＳ３及びＣＳ５の電荷がクリアされる。
【０３１９】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって図１８Ｄに示すように、容量Ｃ０〜Ｃ７は片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がレベルシフト信号ＬＳＡＩＮの入力端子Ｔ１１８に接続されるため、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４と並列接続される。よって、容量Ｃ０〜Ｃ７は、容量ＣＳ４からレベルシフト信号ＬＳＡＩＮが入力され、レベルシフト信号ＬＳＡＩＮをサンプリングする。
【０３２０】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。ここで、容量ＣＳ４、Ｃ０〜Ｃ７の合成容量値Ｃｓａ２は、次の式（２７）となる。
Ｃｓａ２＝２５５Ｃ／３＋２５５Ｃ＝（４×２５５Ｃ）／３      ・・・（２７）
【０３２１】
容量ＣＳ４に貯まっている電荷はＱＳ４、容量Ｃ０〜Ｃ７に貯まっている電荷は０なので、レベルシフト信号ＬＳＡＩＮの電圧Ｖｌｓａｉｎ２は、式（２６）、式（２７）より、次の値となる。
Ｖｌｓａｉｎ２＝ＱＳ４／Ｃｓａ２＋１．２５
＝−２．４５×（２５５Ｃ／６）×（３／４×２５５Ｃ）＋１．２５
＝−２．４５×（１／８）＋１．２５
＝０．９４３７５Ｖ
【０３２２】
よって、ＤＡＣ３０２の容量Ｃ０〜Ｃ７にアナログ入力電圧ＡＩＮ（−２．４５Ｖ）の１／８の電圧（−０．３０６２５Ｖ＝１．２５−Ｖｌｓａｉｎ２）がサンプリングされる。このときＤＡＣ３０２の容量Ｃ０〜Ｃ７でサンプリングした電荷Ｑｓａ２は、次の式（２８）となる。
Ｑｓａ２＝（１．２５−Ｖｌｓａｉｎ２）×２５５Ｃ
＝２．４５×（１／８）×２５５Ｃ      ・・・（２８）
【０３２３】
以上より、本実施の形態では、Ｔ１０〜Ｔ１３期間でアナログ入力電圧ＡＩＮを１／８にスケーリングしている。図１５と図４を用いてメカニズムを説明する。
【０３２４】
アナログ入力電圧ＡＩＮをサンプリングする容量は、容量ＣＳ４、ＣＳ５の直列容量のみで行う。このときアナログ入力電圧ＡＩＮを分圧するのに使うＤＡＣ３０２の容量Ｃ０〜Ｃ７は、容量両端にコモン電圧を印加し電荷をクリアしている。ここで、サンプリングした容量ＣＳ４、ＣＳ５のうち容量ＣＳ４のみを使うことでアナログ入力電圧ＡＩＮを１／２にし、容量値２５５Ｃ／３の容量ＣＳ４と電荷が０の合計容量値２５５Ｃの容量Ｃ０〜Ｃ７を並列接続することで、さらに容量比で電圧が分圧される。並列接続したときの合計容量値は、（２５５Ｃ＋２５５Ｃ／３）である。電荷を持っている容量ＣＳ４の容量値は、２５５Ｃ／３なので、分圧比は、１／４＝（２５５Ｃ／３）／（２５５Ｃ＋２５５Ｃ／３）となる。
【０３２５】
結果、サンプリング後の容量ＣＳ４の両端の電圧が（１／２）ＡＩＮで、容量分圧比が１／４なので最終的にＤＡＣ３０２の容量Ｃ０〜Ｃ７の両端に発生する電圧は、（１／８）ＡＩＮ＝（１／２）ＡＩＮ×１／４となり、前提例２と同様にアナログ入力電圧ＡＩＮを１／８にスケーリングできる。なお、このスケーリングの動作は、実施の形態２と同様である。すなわち、本実施の形態では、実施の形態２と同様に、直列容量ＣＳ３及びＣＳ５、または、ＣＳ４及びＣＳ５でアナログ入力電圧ＡＩＮをサンプリングし、容量ＣＳ３またはＣＳ５でサンプリングした電圧を容量Ｃ０〜Ｃ７へ出力することで、実施の形態１よりも、容量値に応じて入力電圧を効果的にレベルシフトすることができる。
【０３２６】
次に図１７Ａ及び図１７Ｂの期間Ｔ１４（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ３、ＣＳ５でサンプリングし、また、１回目の比較動作を行う（図１６のＳ３０５）。ＳＡＲ３０４は、ＤＡＣ３０２への入力コード８０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ７（容量値１２８Ｃ）のスイッチＳ７が基準電圧ＶＲＥＦを選択し、容量Ｃ６〜Ｃ０（合成容量１２７Ｃ）のスイッチＳ６〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ１４をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ１４＝１．５６０Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｅに示す。
【０３２７】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１４において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＮ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（ＤＡＣ３０２のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（ＤＡＣ３０２のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３２８】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１０〜ＳＷ１２がＯＮ、ＳＷ１３〜ＳＷ２０がＯＦＦとなる。したがって図１８Ｅに示すように、容量ＣＳ３及びＣＳ５が直列に接続され、容量ＣＳ３の一端にＧＮＤが接続され、容量ＣＳ５の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ３、ＣＳ５に印加されるため、容量ＣＳ３、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３２９】
容量ＣＳ３に貯まる電荷ＱＳ３は、アナログ入力電圧ＡＩＮ＝−２．３５Ｖとすると、次の式（２９）となる。
ＱＳ３＝−２．３５Ｖ×（２５５Ｃ／６）      ・・・（２９）
【０３３０】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ７が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ６〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ１４が出力される。
【０３３１】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ１４（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（２８）より、次の値となる。
Ｑｓａ２＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ１４）×１２８Ｃ＋Ｖｄａｃｔ１４×１２８Ｃ
Ｖｄａｃｔ１４＝１．５６０Ｖ
【０３３２】
次に図１７Ａ及び１７Ｂの期間Ｔ１５（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ３、ＣＳ５でサンプリングし、また、２回目の比較動作を行う（図１６のＳ３０５）。ＳＡＲ３０４は、１回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード４０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６（容量値６４Ｃ）のスイッチＳ６が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ５〜Ｃ０（合成容量１９１Ｃ）のスイッチＳ７、Ｓ５〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ１５をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ１５＝０．９３５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０３３３】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１５において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＮ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３３４】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１０〜ＳＷ１２がＯＮ、ＳＷ１３〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ１４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ３、ＣＳ５に印加され、容量ＣＳ３、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３３５】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ５〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ５〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ１５が出力される。
【０３３６】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ１５（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（２８）より、次の値となる。
Ｑｓａ２＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ１５）×６４Ｃ＋Ｖｄａｃｔ１５×１９２Ｃ
Ｖｄａｃｔ１５＝０．９３５Ｖ
【０３３７】
次に、図１７Ａ及び図１７Ｂの期間Ｔ１６（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ３、ＣＳ５でサンプリングし、また、３回目の比較動作を行う（図１６のＳ３０５）。ＳＡＲ３０４は、２回目の比較結果信号ＣＭＰＯ＝"１"より、ＤＡＣ３０２への入力コード６０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５（容量値９６Ｃ）のスイッチＳ６、Ｓ５が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ０（合成容量１５９Ｃ）のスイッチＳ７、Ｓ４〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ１６をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ１６＝１．２４７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０３３８】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１６において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＮ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３３９】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１０〜ＳＷ１２がＯＮ、ＳＷ１３〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ１４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ３、ＣＳ５に印加され、容量ＣＳ３、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３４０】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ１６が出力される。
【０３４１】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ１６（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（２８）より、次の値となる。
Ｑｓａ２＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ１６）×９６Ｃ＋Ｖｄａｃｔ１６×１６０Ｃ
Ｖｄａｃｔ１６＝１．２４７Ｖ
【０３４２】
次に、図１７Ａ及び図１７Ｂの期間Ｔ１７（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ３、ＣＳ５でサンプリングし、また、７回目の比較動作を行う（図１６のＳ３０５）。ＳＡＲ３０４は、６回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６２Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ１（容量値９８Ｃ）のスイッチＳ６、Ｓ５、Ｓ１が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０（合成容量１５７Ｃ）のスイッチＳ７、Ｓ４〜Ｓ２、Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ１７をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ１７＝１．２６７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０３４３】
図１７Ａおよび図１７Ｂに示すように、期間Ｔ１７において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＮ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｂ選択（ＤＡＣ３０２のスイッチＳ１＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３４４】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１０〜ＳＷ１２がＯＮ、ＳＷ１３〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ１４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ３、ＣＳ５に印加され、容量ＣＳ３、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３４５】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ１が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ２、Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ１の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ１７が出力される。
【０３４６】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ１７（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（２８）より、次の値となる。
Ｑｓａ２＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ１７）×９８Ｃ＋Ｖｄａｃｔ１７×１５８Ｃ
Ｖｄａｃｔ１７＝１．２６７Ｖ
【０３４７】
次に、図１７Ａおよび図１７Ｂの期間Ｔ１８（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ３、ＣＳ５でサンプリングし、また、８回目の比較動作を行う（図１６のＳ３０５）。ＳＡＲ３０４は、７回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６１Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ０（容量値９７Ｃ）のスイッチＳ６、Ｓ５、Ｓ０が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ１（合成容量１５８Ｃ）のスイッチＳ７、Ｓ４〜Ｓ１がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ１８をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ１８＝１．２５７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０３４８】
図１７Ａおよび図１７Ｂに示すように、期間Ｔ１８において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＮ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｂ選択（ＤＡＣ３０２のスイッチＳ０＝ｂ（ＶＲＥＦ）選択）
【０３４９】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１０〜ＳＷ１２がＯＮ、ＳＷ１３〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ１４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ３、ＣＳ５に印加され、容量ＣＳ３、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３５０】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ０が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ１が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ０の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ１、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ１８が出力される。
【０３５１】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ１８（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（２８）より、次の値となる。
Ｑｓａ２＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ１８）×９７Ｃ＋Ｖｄａｃｔ１８×１５９Ｃ
Ｖｄａｃｔ１８＝１．２５７Ｖ
【０３５２】
次に、図１７Ａ及び図１７Ｂの期間Ｔ１９（１クロック）では、逐次比較ＡＤＣ１０１は、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアし、また、比較動作終了後のＡＤ変換結果をデジタル出力信号ＤＯＵＴとして出力する（図１６のＳ３０６）。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｆに示す。
【０３５３】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ１９において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ１０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＮ）
ＣＳＷ１１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＮ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＦＦ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０３５４】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１０〜ＳＷ１２がＯＮ、スイッチＳＷ１３〜ＳＷ２０がＯＦＦとなる。したがって図１８Ｆに示すように、容量ＣＳ３及びＣＳ５が直列に接続され、容量ＣＳ３の一端にＧＮＤが接続され、容量ＣＳ５の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態が続く。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ３、ＣＳ５に印加されているため、容量ＣＳ３、ＣＳ５は、アナログ入力電圧ＡＩＮのサンプリングを続ける。
【０３５５】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＮ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。このため図１８Ｆに示すように、容量Ｃ０〜Ｃ７の両端に端子Ｔ１０５（コモン電圧ＶＣＯＭ）が接続される。容量Ｃ０〜Ｃ７は両端がスイッチＳＷ２でショートし、コモン電圧ＶＣＯＭの電圧（１．２５Ｖ）が印加されるため、容量Ｃ０〜Ｃ７の電荷がクリアされる。
【０３５６】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。
【０３５７】
次に図１７Ａおよび図１７Ｂの期間Ｔ２０（１クロック）では、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ４、ＣＳ５の電荷をクリアし、また、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ３、ＣＳ５内の容量ＣＳ３とＤＡＣ３０２の容量Ｃ０〜Ｃ７を並列に接続し、容量分圧によってアナログ入力電圧ＡＩＮを１／８にレベルシフトする（図１６のＳ３０７）。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｇに示す。
【０３５８】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ２０において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＦＦ）
ＣＳＷ１３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＮ）
ＣＳＷ１４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＮ）
ＣＳＷ１５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＦＦ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＮ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＮ）
ＣＳＷ２０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＮ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０３５９】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１３、ＳＷ１４、ＳＷ１６、ＳＷ１７、ＳＷ１９、ＳＷ２０がＯＮ、スイッチＳＷ１０〜ＳＷ１２、ＳＷ１５、ＳＷ１８がＯＦＦとなる。したがって図１８Ｇに示すように、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧をサンプリングした容量ＣＳ３のノードＡ５（一端）がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、ノードＡ６（他端）がレベルシフト信号ＬＳＡＩＮを出力する端子Ｔ１１８に接続される。
【０３６０】
さらに、容量ＣＳ４と容量ＣＳ５が直列に接続され、容量ＣＳ４の両端及び容量ＣＳ５の両端にコモン電圧ＶＣＯＭが印加されるため、容量ＣＳ４及びＣＳ５の電荷がクリアされる。
【０３６１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって図１８Ｇに示すように、容量Ｃ０〜Ｃ７は片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がレベルシフト信号ＬＳＡＩＮの入力端子Ｔ１１８に接続されるため、サンプル・ホールド／レベルシフト回路４０１の容量ＣＳ３と並列接続される。よって、容量Ｃ０〜Ｃ７は、容量ＣＳ３からレベルシフト信号ＬＳＡＩＮが入力され、レベルシフト信号ＬＳＡＩＮをサンプリングする。
【０３６２】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。ここで、容量ＣＳ３、Ｃ０〜Ｃ７の合成容量値Ｃｓａ３は、次の式（３０）となる。
Ｃｓａ３＝２５５Ｃ／３＋２５５Ｃ＝（４×２５５Ｃ）／３      ・・・（３０）
【０３６３】
容量ＣＳ３に貯まっている電荷はＱＳ３、容量Ｃ０〜Ｃ７に貯まっている電荷は０ｐＣなので、レベルシフト信号ＬＳＡＩＮの電圧Ｖｌｓａｉｎ３は、式（２９）、式（３０）式より、次の値となる。
Ｖｌｓａｉｎ３＝ＱＳ３／Ｃｓａ３＋１．２５
＝−２．３５×（２５５Ｃ／６）×（３／４×２５５Ｃ）＋１．２５
＝−２．３５×（１／８）＋１．２５
＝０．９５６２５Ｖ
【０３６４】
よって、ＤＡＣ３０２の容量Ｃ０〜Ｃ７にアナログ入力電圧ＡＩＮ（−２．３５Ｖ）の１／８の電圧（−０．２９３７５Ｖ＝１．２５−Ｖｌｓａｉｎ３）がサンプリングされる。このときＤＡＣ３０２の容量Ｃ０〜Ｃ７でサンプリングした電荷Ｑｓａ３は、次の式（３１）となる。
Ｑｓａ３＝（１．２５−Ｖｌｓａｉｎ３）×２５５Ｃ
＝２．３５×（１／８）×２５５Ｃ      ・・・（３１）
【０３６５】
以上より、本実施の形態では、Ｔ１３〜Ｔ２０期間でアナログ入力電圧ＡＩＮを１／８にスケーリングしている。図１５と図４を用いてメカニズムを説明する。
【０３６６】
アナログ入力電圧ＡＩＮをサンプリングする容量は、容量ＣＳ３、ＣＳ５の直列容量のみで行う。このときアナログ入力電圧ＡＩＮを分圧するのに使うＤＡＣ３０２の容量Ｃ０〜Ｃ７は、容量両端にコモン電圧を印加し電荷をクリアしている。ここで、サンプリングした容量ＣＳ３、ＣＳ５のうち容量ＣＳ３のみを使うことでアナログ入力電圧ＡＩＮを１／２にし、容量値２５５Ｃ／３の容量ＣＳ３と電荷が０の合計容量値２５５Ｃの容量Ｃ０〜Ｃ７を並列接続することで、さらに容量比で電圧が分圧される。並列接続したときの合計容量値は、（２５５Ｃ＋２５５Ｃ／３）である。電荷を持っている容量ＣＳ３の容量値は、２５５Ｃ／３なので、分圧比は、１／４＝（２５５Ｃ／３）／（２５５Ｃ＋２５５Ｃ／３）となる。
【０３６７】
結果、サンプリング後の容量ＣＳ３の両端の電圧が（１／２）ＡＩＮで、容量分圧比が１／４なので最終的にＤＡＣ３０２の容量Ｃ０〜Ｃ７の両端に発生する電圧は、（１／８）ＡＩＮ＝（１／２）ＡＩＮ×１／４となり、前提例２と同様にアナログ入力電圧ＡＩＮを１／８にスケーリングできる。なお、このスケーリングの動作は、実施の形態２と同様である。
【０３６８】
次に図１７Ａ及び１７Ｂの期間Ｔ２１（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングし、また、１回目の比較動作を行う（図１６のＳ３０８）。ＳＡＲ３０４は、ＤＡＣ３０２への入力コード８０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ７（容量値１２８Ｃ）のスイッチＳ７が基準電圧ＶＲＥＦを選択し、容量Ｃ６〜Ｃ０（合成容量１２７Ｃ）のスイッチＳ６〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ２１をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ２１＝１．５４７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。このときの、サンプル・ホールド／レベルシフト回路４０１とＤＡＣ３０２の容量の接続状態を図１８Ｈに示す。
【０３６９】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ２１において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（ＤＡＣ３０２のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（ＤＡＣ３０２のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３７０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、ＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって図１８Ｈに示すように、容量ＣＳ４及びＣＳ５が直列に接続され、容量ＣＳ４の一端にＧＮＤが接続され、容量ＣＳ５の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加されるため、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３７１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ７が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ６〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ２１が出力される。
【０３７２】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ２１（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３１）より、次の値となる。
Ｑｓａ３＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ２１）×１２８Ｃ＋Ｖｄａｃｔ２１×１２８Ｃ
Ｖｄａｃｔ２１＝１．５４７Ｖ
【０３７３】
次に図１７Ａ及び図１７Ｂの期間Ｔ２２（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングし、また、２回目の比較動作を行う（図１６のＳ３０８）。ＳＡＲ３０４は、１回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード４０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６（容量値６４Ｃ）のスイッチＳ６が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ５〜Ｃ０（合成容量１９１Ｃ）のスイッチＳ７、Ｓ５〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ２２をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ２２＝０．９２２Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０３７４】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ２２において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３７５】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、ＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ２１と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加され、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３７６】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ５〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ５〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ２２が出力される。
【０３７７】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ２２（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３１）より、次の値となる。
Ｑｓａ３＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ２２）×６４Ｃ＋Ｖｄａｃｔ２２×１９２Ｃ
Ｖｄａｃｔ２２＝０．９２２Ｖ
【０３７８】
次に、図１７Ａ及び図１７Ｂの期間Ｔ２３（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングし、また、３回目の比較動作を行う（図１６のＳ３０８）。ＳＡＲ３０４は、２回目の比較結果信号ＣＭＰＯ＝"１"より、ＤＡＣ３０２への入力コード６０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５（容量値９６Ｃ）のスイッチＳ６、Ｓ５が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ０（合成容量１５９Ｃ）のスイッチＳ７、Ｓ４〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ２３をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ２３＝１．２３５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０３７９】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ２３において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３８０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、ＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ２１と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加され、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３８１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ２３が出力される。
【０３８２】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ２３（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３１）より、次の値となる。
Ｑｓａ３＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ２３）×９６Ｃ＋Ｖｄａｃｔ２３×１６０Ｃ
Ｖｄａｃｔ２３＝１．２３５Ｖ
【０３８３】
次に、図１７Ａ及び図１７Ｂの期間Ｔ２４（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングし、また、７回目の比較動作を行う（図１６のＳ３０８）。ＳＡＲ３０４は、６回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６２Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ１（容量値９８Ｃ）のスイッチＳ６、Ｓ５、Ｓ１が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０（合成容量１５７Ｃ）のスイッチＳ７、Ｓ４〜Ｓ２、Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ２４をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ２４＝１．２５５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０３８４】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ２４において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｂ選択（ＤＡＣ３０２のスイッチＳ１＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０３８５】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、ＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ２１と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加され、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３８６】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ１が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ２、Ｓ０が他端ｃ（ＧＮＤ）選択する。したがって、容量Ｃ６、Ｃ５、Ｃ１の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ２４が出力される。
【０３８７】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ２４（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（２１）式より、次の値となる。
Ｑｓａ３＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ２４）×９８Ｃ＋Ｖｄａｃｔ２４×１５８Ｃ
Ｖｄａｃｔ２４＝１．２５５Ｖ
【０３８８】
次に、図１７Ａ及び図１７Ｂの期間Ｔ２５（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の直列容量ＣＳ４、ＣＳ５でサンプリングし、また、８回目の比較動作を行う（図１６のＳ３０８）。ＳＡＲ３０４は、７回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６１Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ０（容量値９７Ｃ）のスイッチＳ６、Ｓ５、Ｓ０が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ１（合成容量１５８Ｃ）のスイッチＳ７、Ｓ４〜Ｓ１がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ２５をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ２５＝１．２４５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０３８９】
図１７Ａ及び図１７Ｂに示すように、期間Ｔ２５において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ１０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１０＝ＯＦＦ）
ＣＳＷ１１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１１＝ＯＦＦ）
ＣＳＷ１２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１２＝ＯＮ）
ＣＳＷ１３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１３＝ＯＦＦ）
ＣＳＷ１４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１４＝ＯＦＦ）
ＣＳＷ１５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１５＝ＯＮ）
ＣＳＷ１６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１６＝ＯＮ）
ＣＳＷ１７＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１７＝ＯＦＦ）
ＣＳＷ１８＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１８＝ＯＦＦ）
ＣＳＷ１９＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ１９＝ＯＦＦ）
ＣＳＷ２０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路４０１のスイッチＳＷ２０＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｂ選択（ＤＡＣ３０２のスイッチＳ０＝ｂ（ＶＲＥＦ）選択）
【０３９０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ１０〜ＣＳＷ２０により、サンプル・ホールド／レベルシフト回路４０１におけるスイッチＳＷ１２、ＳＷ１５、ＳＷ１６がＯＮ、ＳＷ１０、ＳＷ１１、ＳＷ１３、ＳＷ１４、ＳＷ１７〜ＳＷ２０がＯＦＦとなる。したがって、期間Ｔ２１と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が直列容量ＣＳ４、ＣＳ５に印加され、容量ＣＳ４、ＣＳ５は、アナログ入力電圧ＡＩＮをサンプリングする。
【０３９１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ０が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ１が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ０の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ１、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ２５が出力される。
【０３９２】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ２５（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３１）より、次の値となる。
Ｑｓａ３＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ２５）×９７Ｃ＋Ｖｄａｃｔ２５×１５９Ｃ
Ｖｄａｃｔ２５＝１．２４５Ｖ
【０３９３】
次に、図１７Ａ及び図１７Ｂの期間Ｔ２５に続く期間Ｔ１２（１クロック）では、逐次比較ＡＤＣ１０１は、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアし、また、比較動作終了後のＡＤ変換結果をデジタル出力信号ＤＯＵＴとして出力する（図１６のＳ３０９）。以降、逐次比較ＡＤＣ１０１は、期間Ｔ１２〜期間Ｔ２５の動作を繰り返す（図１６のＳ３０４〜Ｓ３０９）。
【０３９４】
以上のように本実施の形態では、交互に直列接続可能な３つの容量を含むサンプル・ホールド／レベルシフト回路を備え、これを制御することでＡＤ変換を行うようにした。これにより、ＡＤＣを構成する回路を低耐圧のトランジスタで構成できるため、高速化及び面積縮小化を図ることができ、さらに熱雑音を低減することができる。また、サンプリング容量を交互に直列接続可能な構成としたため、ＡＤ変換の各動作（容量クリアとレベルシフトなど）を平行して同時に行うことができるため、動作時間を短縮でき、さらに高速動作が可能となる。
具体的に本実施の形態の効果について説明する。本実施の形態での熱雑音は、実施の形態２と同じであるため、√（０．００５８８×（ｋＴ／Ｃ））となる。
【０３９５】
従って、前提例２のように３つの容量でサンプリングした場合の熱雑音は、式（１４）より、√（０．０４９５×（ｋＴ／Ｃ））であるのに対し、本実施の形態のように１組の容量でサンプリングした場合の熱雑音は、√（０．００５８８×（ｋＴ／Ｃ））となる。このように、加算される熱雑音が小さいため、サンプリング時に加算される熱雑音を一定値にするためには、本実施の形態の方がＡＤＣ全体で使用する容量値を小さくすることができる。
【０３９６】
サンプリングされる熱雑音を一定値としたときに必要なＤＡＣ３０２とサンプル・ホールド／レベルシフト回路４０１の全容量値を算出する。
【０３９７】
サンプリングされる熱雑音を０．１ＬＳＢ以下になるようにＤＡＣ３０２とサンプル・ホールド／レベルシフト回路４０１で必要な全容量値を求める。
８ｂｉｔＤＡＣ、Ｔｊ＝１５０℃＝４２３Ｋ、Ｖｒｅｆ＝２．５Ｖのとき、０．１ＬＳＢに必要な電圧は次の値となる。
０．１ＬＳＢ＝０．９７７ｍＶ＝２．５Ｖ／２５６０
そうすると、１／８ＡＩＮにスケーリングする場合、次の容量となる。
０．９７７ｍＶ＝√（０．００５８８×（ｋＴ／Ｃ））
Ｃ＝０．０３６０ｆＦ
【０３９８】
これより、ＤＡＣ３０２とサンプル・ホールド／レベルシフト回路４０１で必要な全容量値は、次の値となる。
０．０１８ｐＦ＝０．０３６０ｆＦ×２５６＋０．０３６０ｆＦ×２５５×３／３
【０３９９】
よって、１／８ＡＩＮにスケーリングする場合、前提例２と本実施の形態の場合で、サンプリングされる熱雑音を０．１ＬＳＢ（８ｂｉｔ換算）とするために、ＤＡＣ３０２とサンプル・ホールド／レベルシフト回路４０１で必要となる全容量値を比較すると、前提例２で必要な容量値は式（１５）なので、次の式となる。
７７％＝（１−（０．０１８ｐＦ／０．０７８ｐＦ）×１００
【０４００】
したがって、前提例２に対し本実施の形態の全体で必要な容量値の合計が７７％小さく実現できる。
【０４０１】
（実施の形態４）
以下、図面を参照して実施の形態４について説明する。本実施の形態では、実施の形態１〜３の構成に対し、主に、サンプル・ホールド／レベルシフト回路を並列接続可能な２つの容量で構成し、制御回路がこの２つの容量の接続を制御するようにした。
【０４０２】
図１９は、本実施の形態に係る逐次比較ＡＤＣの構成図である。図１９を参照すると、本実施の形態に係る逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路５０１と、ＤＡＣ３０２と、コンパレータ３０３と、ＳＡＲ（逐次近似レジスタ論理）３０４と、制御回路３０５を備えている。
【０４０３】
逐次比較ＡＤＣ１０１は、実施の形態１と同様に、端子Ｔ１０１を介してクロック信号ＣＬＫが入力され、端子Ｔ１０２を介して変換制御信号ＣＯＮＶが入力され、端子Ｔ１０３を介して基準電圧ＶＲＥＦが入力され、端子Ｔ１０４を介してアナログ入力電圧ＡＩＮが入力され、端子Ｔ１０５を介してコモン電圧ＶＣＯＭが入力され、アナログ入力電圧ＡＩＮをＡＤ変換したデジタル出力信号ＤＯＵＴを、端子Ｔ１０６を介して出力する。
【０４０４】
サンプル・ホールド／レベルシフト回路５０１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６とを入力する。そして、サンプル・ホールド／レベルシフト回路５０１は、入力されたスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを、端子Ｔ１１８（サンプル・ホールド／レベルシフト回路５０１とＤＡＣ３０２の間のノード）を介して
ＤＡＣ３０２に出力する。
【０４０５】
ＤＡＣ３０２は、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮと、基準電圧ＶＲＥＦと、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）と、ＳＡＲ３０４からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１と、制御回路３０５からのスイッチのＯＮ／ＯＦＦを制御するスイッチ制御信号ＣＳＷ２を入力する。ＤＡＣ３０２は、入力されるスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１及びＣＳＷ２に対応してＤＡ変換を行い、アナログ出力電圧ＤＡＣＯを端子Ｔ１０７（ＤＡＣ３０２とコンパレータ３０３の間のノード）を介してコンパレータ３０３に出力する。なお、アナログ入力電圧ＡＩＮをレベルシフトした電圧は、ＤＡＣ３０２でＡＤ変換動作中（逐次比較動作の間）保持される。また、ＤＡＣ３０２の回路構成は、実施の形態１の図４と同様である。
【０４０６】
コンパレータ３０３は、正転入力端子（＋）に、ＤＡＣ３０２からのアナログ出力電圧ＤＡＣＯを入力し、反転入力端子（−）に、コモン電圧ＶＣＯＭ（ＶＲＥＦとＧＮＤの中点電位）を入力する。コンパレータ３０３は、入力されたアナログ出力電圧ＤＡＣＯとコモン電圧ＶＣＯＭとを比較して、比較結果信号ＣＭＰＯをＳＡＲ３０４に出力する。
【０４０７】
ＳＡＲ３０４は、コンパレータ３０３からの比較結果信号ＣＭＰＯと、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。なお、クロック信号ＣＬＫは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１０１）が逐次変換動作を行うための動作クロックであり、変換制御信号ＣＯＮＶは、ＳＡＲ３０４及び制御回路３０５（逐次比較ＡＤＣ１００）が逐次変換動作を開始するための制御信号である。
【０４０８】
そして、ＳＡＲ３０４は、比較回数と比較結果信号ＣＭＰＯから決定したＤＡＣ３０２の入力コードに基づいたスイッチ制御信号ＣＳＢ０〜ＣＳＢ７と、コモン電圧ＶＣＯＭからの入力を制御するスイッチ制御信号ＣＳＷ１とを、ＤＡＣ３０２に出力し、さらに、アナログ／デジタル変換結果であるデジタル出力信号ＤＯＵＴを出力する。
【０４０９】
制御回路３０５は、クロック信号ＣＬＫと、変換制御信号ＣＯＮＶとを入力する。そして、制御回路３０５は、ＤＡＣ３０２の容量の初期化とサンプル・ホールド／レベルシフト回路５０１からの入力を制御するスイッチ制御信号ＣＳＷ２をＤＡＣ３０２に出力し、スイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６をサンプル・ホールド／レベルシフト回路５０１に出力する。なお、ＳＡＲ３０４、制御回路３０５において、ＡＤ変換開始時、一回目、二回目等の逐次比較で出力するスイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１〜ＣＳＷ２、ＣＳＷ３０〜ＣＳＷ３６によるスイッチ制御については後に詳細に説明される。なお、実施の形態１と同様に、ＳＡＲ３０４と制御回路３０５を１つのＳＡＲ３０４ａとしてもよい。
【０４１０】
図２０は、図１９に示した本実施の形態に係るサンプル・ホールド／レベルシフト回路５０１の回路構成の一例を示す図である。
【０４１１】
サンプル・ホールド／レベルシフト回路５０１は、アナログ入力電圧ＡＩＮと、コモン電圧ＶＣＯＭと、スイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６とを入力とする。そして、サンプル・ホールド／レベルシフト回路５０１は、スイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６に応じて、アナログ入力電圧ＡＩＮをレベルシフトしたレベルシフト信号ＬＳＡＩＮを出力する。
【０４１２】
図２０に示すように、サンプル・ホールド／レベルシフト回路５０１は、スイッチＳＷ３０〜ＳＷ３６、容量ＣＳ６及びＣＳ７を備えている。容量ＣＳ６は、アナログ入力電圧ＡＩＮが入力される容量であり、容量ＣＳ７は、容量ＣＳ６がアナログ入力電圧ＡＩＮをサンプリングした後、容量ＣＳ６に並列に接続される容量である。並列接続される容量のうち、容量ＣＳ７が、ＤＡＣ３０２へレベルシフト信号ＬＳＡＩＮを出力する容量である。
【０４１３】
スイッチＳＷ３０（第１のスイッチ素子）は、一端がＧＮＤに接続され、他端がノードＡ１１に接続され、制御端子がスイッチ制御信号ＣＳＷ３０入力用の端子Ｔ１５０に接続されている。スイッチＳＷ３０は、スイッチ制御信号ＣＳＷ３０に応じて、ＧＮＤとノードＡ１１との接続のオン・オフを切り替える。
【０４１４】
スイッチＳＷ３１（第２のスイッチ素子）は、一端がアナログ入力電圧ＡＩＮ入力用の端子Ｔ１０４に接続され、他端がノードＡ１２に接続され、制御端子がスイッチ制御信号ＣＳＷ３１入力用の端子Ｔ１５１に接続されている。スイッチＳＷ３１は、スイッチ制御信号ＣＳＷ３１に応じて、端子Ｔ１０４とノードＡ１２との接続のオン・オフを切り替える。
【０４１５】
スイッチＳＷ３２（第３のスイッチ素子）は、一端がノードＡ１１に接続され、他端がノードＡ１３に接続され、制御端子がスイッチ制御信号ＣＳＷ３２入力用の端子Ｔ１５２に接続されている。スイッチＳＷ３２は、スイッチ制御信号ＣＳＷ３２に応じて、ノードＡ１１とノードＡ１３との接続のオン・オフを切り替える。
【０４１６】
スイッチＳＷ３３（第４のスイッチ素子）は、一端がノードＡ１２に接続され、他端がノードＡ１４に接続され、制御端子がスイッチ制御信号ＣＳＷ３３入力用の端子Ｔ１５３に接続されている。スイッチＳＷ３３は、スイッチ制御信号ＣＳＷ３３に応じて、ノードＡ１２とノードＡ１４との接続のオン・オフを切り替える。
【０４１７】
スイッチＳＷ３４（第６のスイッチ素子）は、一端がノードＡ１４に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ３４入力用の端子Ｔ１５４に接続されている。スイッチＳＷ３４は、スイッチ制御信号ＣＳＷ３４に応じて、ノードＡ１４と端子Ｔ１０５の接続のオン・オフを切り替える。
【０４１８】
スイッチＳＷ３５（第５のスイッチ素子）は、一端がノードＡ１３に接続され、他端がコモン電圧ＶＣＯＭ入力用の端子Ｔ１０５に接続され、制御端子がスイッチ制御信号ＣＳＷ３５入力用の端子Ｔ１５５に接続されている。スイッチＳＷ３５は、スイッチ制御信号ＣＳＷ３５に応じて、ノードＡ１３と端子Ｔ１０５の接続のオン・オフを切り替える。
【０４１９】
スイッチＳＷ３６（第７のスイッチ素子）は、一端がノードＡ１４に接続され、他端がレベルシフト信号ＬＳＡＩＮ出力用の端子Ｔ１１８に接続され、制御端子がスイッチ制御信号ＣＳＷ３６入力用の端子Ｔ１５６に接続されている。スイッチＳＷ３６は、スイッチ制御信号ＣＳＷ３６に応じて、ノードＡ１４と端子Ｔ１１８との接続のオン・オフを切り替える。
【０４２０】
容量ＣＳ６は、容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ６は、ノードＡ１１とノードＡ１２間に接続されている。すなわち、容量ＣＳ６は、一端がスイッチＳＷ３０とスイッチＳＷ３２の中間のノードＡ１１に接続され、他端がスイッチＳＷ３１とスイッチＳＷ３３の中間のノードＡ１２に接続されている。スイッチ制御信号ＣＳＷ３０〜ＣＳＷ３３の制御に応じて、容量ＣＳ６の一端は、スイッチＳＷ３０またはＳＷ３２を介してＧＮＤまたは容量ＣＳ７の一端に接続され、容量ＣＳ６の他端は、スイッチＳＷ３１またはＳＷ３３を介してアナログ入力電圧ＡＩＮまたは容量ＣＳ７の他端に接続される。容量ＣＳ６と容量ＣＳ７は、スイッチＳＷ３２及びＳＷ３３を介して並列に接続される。
【０４２１】
容量ＣＳ７は、容量値２５５Ｃ／３（基準値Ｃの２５５／３倍）を有する容量である。容量ＣＳ７は、ノードＡ１３とノードＡ１４間に接続されている。すなわち、容量ＣＳ７は、一端がスイッチＳＷ３２とスイッチＳＷ３５の中間のノードＡ１３に接続され、他端がスイッチＳＷ３３とスイッチＳＷ３６の中間のノードＡ１４に接続されている。スイッチ制御信号ＣＳＷ３２〜ＣＳＷ３６の制御に応じて、容量ＣＳ７の一端は、スイッチＳＷ３２を介して容量６の一端に接続され、または、スイッチＳＷ３５を介してコモン電圧ＶＣＯＭが供給され、容量ＣＳ７の他端は、スイッチＳＷ３３を介して容量ＣＳ６の他端に接続され、または、スイッチＳＷ３４を介してコモン電圧ＶＣＯＭが供給され、または、スイッチＳＷ３６を介してレベルシフト信号ＬＳＡＩＮを出力する。
【０４２２】
次に、本実施の形態に係る逐次比較ＡＤＣ１０１の動作、すなわち、図１９の逐次比較ＡＤＣ１０１、図４のＤＡＣ３０２、図２０のサンプル・ホールド／レベルシフト回路５０１の動作について説明する。
【０４２３】
図２１のフローチャートを用いて、逐次比較ＡＤＣ１０１の動作の概略を説明する。
【０４２４】
図２１に示すように、まず、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングする（Ｓ４０１）。
【０４２５】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングするとともに、サンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７をクリアする（Ｓ４０２）。
【０４２６】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７でサンプリングするとともに、ＤＡＣ３０２の容量をクリアする（Ｓ４０３）。
【０４２７】
続いて、逐次比較ＡＤＣ１０１は、サンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７でサンプリングした信号をレベルシフトし、レベルシフトした信号をＤＡＣ３０２に入力する（Ｓ４０４）。
【０４２８】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングするとともに、容量ＣＳ７からレベルシフトした信号に対し、ＤＡＣ３０２、コンパレータ３０３及びＳＡＲ３０４で１ビットずつ逐次比較動作を行い、ＳＡＲ３０４に比較結果を保持する（Ｓ４０５）。
【０４２９】
続いて、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングするとともに、容量ＣＳ７からレベルシフトした信号に対し、ＤＡＣ３０２、コンパレータ３０３及びＳＡＲ３０４で１ビットずつ逐次比較動作を行い、ＳＡＲ３０４に比較結果を保持し、さらに、サンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７をクリアする（Ｓ４０６）。
【０４３０】
続いて、逐次比較ＡＤＣ１０１は、出力ビット分の逐次比較が終了すると、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７でサンプリングするとともに、ＤＡＣ３０２の容量をクリアし、さらに、ＳＡＲ３０４が保持した比較結果の複数ビットを１つのデジタル出力信号ＤＯＵＴ（変換結果）として出力する（Ｓ４０７）。その後、逐次比較ＡＤＣ１０１は、Ｓ４０４〜Ｓ４０７の動作を繰り返し、ＡＤ変換を行う。
【０４３１】
図２２Ａ及び図２２Ｂのタイミングチャート、図２３Ａ〜図２３Ｄのサンプル・ホールド／レベルシフト回路とＤＡＣの容量の接続を模式図的に示した状態図を用いて、逐次比較ＡＤＣ１０１の動作を詳細に説明する。
【０４３２】
なお、図２２Ａ及び図２２Ｂは、本実施の形態に係る逐次比較ＡＤＣの動作例を具体的に説明すべく、アナログ入力電圧ＡＩＮが、−２．４５Ｖのときと、アナログ入力電圧ＡＩＮが、−２．３５Ｖのときの比較動作のタイミングチャートである。
【０４３３】
図２２Ａ及び図２２Ｂに示すように、まず、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮが入力され、変換制御信号ＣＯＮＶが入力されるとＡＤ変換動作を開始する。すなわち以下のように、ＳＡＲ３０４及び制御回路３０５は、期間Ｔ３０から順に入力されるクロック信号ＣＬＫのタイミングにしたがって、スイッチ制御信号ＣＳＢ０〜ＣＳＢ７、ＣＳＷ１及びＣＳＷ２、ＣＳＷ３０〜ＣＳＷ３６を制御し、アナログ入力電圧ＡＩＮをＡＤ変換する。
【０４３４】
図２２Ａ及び図２２Ｂの期間Ｔ３０（４クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングする（図２１のＳ４０１）。このときの、サンプル・ホールド／レベルシフト回路５０１とＤＡＣ３０２の容量の接続状態を図２３Ａに示す。
【０４３５】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３０（４クロック）において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０４３６】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、スイッチＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって図２３Ａに示すように、容量ＣＳ６の一端にＧＮＤが接続され、容量ＣＳ６の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０４３７】
容量ＣＳ６に貯まる電荷ＱＳ６は、アナログ入力電圧ＡＩＮ＝−２．４５Ｖとすると、次の式（３２）となる。
ＱＳ６＝−２．４５Ｖ×（２５５Ｃ／３）      ・・・（３２）
【０４３８】
次に図２２Ａ及び図２２Ｂの期間Ｔ３１（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、サンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７の両端にコモン電圧ＶＣＯＭを印加し、電荷をクリアする（図２１のＳ４０２）。このときの、サンプル・ホールド／レベルシフト回路５０１とＤＡＣ３０２の容量の接続状態を図２３Ｂに示す。
【０４３９】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３１において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＮ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝非選択（ＤＡＣ３０２のスイッチＳ７＝非選択）
ＣＳＢ６＝非選択（ＤＡＣ３０２のスイッチＳ６＝非選択）
ＣＳＢ５＝非選択（ＤＡＣ３０２のスイッチＳ５＝非選択）
ＣＳＢ４＝非選択（ＤＡＣ３０２のスイッチＳ４＝非選択）
ＣＳＢ３＝非選択（ＤＡＣ３０２のスイッチＳ３＝非選択）
ＣＳＢ２＝非選択（ＤＡＣ３０２のスイッチＳ２＝非選択）
ＣＳＢ１＝非選択（ＤＡＣ３０２のスイッチＳ１＝非選択）
ＣＳＢ０＝非選択（ＤＡＣ３０２のスイッチＳ０＝非選択）
【０４４０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１、ＳＷ３４、ＳＷ３５がＯＮ、スイッチＳＷ３２、ＳＷ３３、ＳＷ３６がＯＦＦとなる。したがって図２３Ｂに示すように、容量ＣＳ６の一端にＧＮＤが接続され、容量ＣＳ６の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態が続く。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されているため、容量ＣＳ６は、アナログ入力電圧ＡＩＮのサンプリングを続ける。
【０４４１】
また、容量ＣＳ７の両端がコモン電圧ＶＣＯＭの端子Ｔ１０５に共通接続され、容量ＣＳ７の両端にコモン電圧ＶＣＯＭが印加されるため、容量ＣＳ７の電荷がクリアされる。
【０４４２】
次に図２２Ａ及び図２２Ｂの期間Ｔ３２（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６と、容量ＣＳ７を並列接続し、また、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアする（図２１のＳ４０３）。このときの、サンプル・ホールド／レベルシフト回路５０１とＤＡＣ３０２の容量の接続状態を図２３Ｃに示す。
【０４４３】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３２において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ３０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＦＦ）
ＣＳＷ３１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＦＦ）
ＣＳＷ３２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＮ）
ＣＳＷ３３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＮ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０４４４】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３２、ＳＷ３３がＯＮ、スイッチＳＷ３０、ＳＷ３１、ＳＷ３４〜ＳＷ３６がＯＦＦとなる。したがって図２３Ｃに示すように、容量ＣＳ６と容量ＣＳ７が並列接続される。よって、アナログ入力電圧ＡＩＮが容量ＣＳ６から、容量ＣＳ７にサンプリングされる。
【０４４５】
容量ＣＳ７に貯まる電荷ＱＳ７は、次の式（３３）となる。
ＱＳ７＝ＱＳ６／２＝−２．４５Ｖ×（２５５Ｃ／６）      ・・・（３３）
【０４４６】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＮ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。このため図２３Ｃに示すように、容量Ｃ０〜Ｃ７の一端に端子Ｔ１０５（コモン電圧ＶＣＯＭ）が接続され、容量Ｃ０〜Ｃ７の両端が接続される。容量Ｃ０〜Ｃ７は両端がスイッチＳＷ２でショートし、コモン電圧ＶＣＯＭ（１．２５Ｖ）が印加されるため、容量Ｃ０〜Ｃ７の電荷がクリアされる。
【０４４７】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続される。このとき、容量ＣＤに貯まっている電荷Ｑｄは、式（１７）と同じになる。
【０４４８】
次に図２２Ａ及び図２２Ｂの期間Ｔ３３（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７とＤＡＣ３０２の容量Ｃ０〜Ｃ７を並列に接続し、容量分圧によってアナログ入力電圧ＡＩＮを１／８にレベルシフトする（図２１のＳ４０４）。このときの、サンプル・ホールド／レベルシフト回路５０１とＤＡＣ３０２の容量の接続状態を図２３Ｄに示す。
【０４４９】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３３において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＦＦ）
ＣＳＷ３１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＦＦ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＮ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０４５０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３５、ＳＷ３６がＯＮ、スイッチＳＷ３０〜ＳＷ３４がＯＦＦとなる。したがって図２３Ｄに示すように、容量ＣＳ７のノードＡ１３（一端）がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、ノードＡ１４（他端）がレベルシフト信号ＬＳＡＩＮを出力する端子Ｔ１１８に接続される。
【０４５１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって図２３Ｄに示すように、容量Ｃ０〜Ｃ７は片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がレベルシフト信号ＬＳＡＩＮの入力端子Ｔ１１８に接続されるため、サンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７と並列接続される。よって、容量Ｃ０〜Ｃ７は、容量ＣＳ７からレベルシフト信号ＬＳＡＩＮが入力され、レベルシフト信号ＬＳＡＩＮをサンプリングする。
【０４５２】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。ここで、容量ＣＳ７、Ｃ０〜Ｃ７の合成容量値Ｃｓａ４は、次の式（３４）となる。
Ｃｓａ４＝２５５Ｃ／３＋２５５Ｃ＝（４×２５５Ｃ）／３      ・・・（３４）
【０４５３】
容量ＣＳ７に貯まっている電荷はＱＳ７、容量Ｃ０〜Ｃ７に貯まっている電荷は０ｐＣなので、レベルシフト信号ＬＳＡＩＮの電圧Ｖｌｓａｉｎ４は、式（３３）、式（３４）より、次の値となる。
Ｖｌｓａｉｎ４＝ＱＳ７／Ｃｓａ４＋ＶＣＯＭ
＝−２．４５×（２５５Ｃ／６）×（３／４×２５５Ｃ）＋１．２５
＝−２．４５×（１／８）＋１．２５
＝０．９４３７５Ｖ
【０４５４】
よって、ＤＡＣ３０２の容量Ｃ０〜Ｃ７にアナログ入力電圧ＡＩＮ（−２．４５Ｖ）の１／８の電圧（−０．３０６２５Ｖ＝１．２５−Ｖｌｓａｉｎ４）がサンプリングされる。このときＤＡＣ３０２の容量Ｃ０〜Ｃ７でサンプリングした電荷Ｑｓａ４は、次の式（３５）となる。
Ｑｓａ４＝（１．２５−Ｖｌｓａｉｎ４）×２５５Ｃ
＝２．４５×（１／８）×２５５Ｃ      ・・・（３５）
【０４５５】
以上より、本実施の形態では、Ｔ３０〜Ｔ３３期間でアナログ入力電圧ＡＩＮを１／８にスケーリングしている。図２０と図４を用いてメカニズムを説明する。
【０４５６】
アナログ入力電圧ＡＩＮをサンプリングする容量は、容量ＣＳ６の容量のみで行う。このときアナログ入力電圧ＡＩＮを分圧するのに使う容量ＣＳ７とＤＡＣ３０２の容量Ｃ０〜Ｃ７は、容量両端にコモン電圧を印加し電荷をクリアしている。ここで、容量値が同じ２５５Ｃ／３のサンプリングした容量ＣＳ６と電荷が０の容量ＣＳ７を並列接続することでアナログ入力電圧ＡＩＮを１／２にし、次に容量値２５５Ｃ／３の容量ＣＳ７と電荷が０の合計容量値２５５Ｃの容量Ｃ０〜Ｃ７を並列接続することで、さらに容量比で電圧が分圧される。並列接続したときの合計容量値は、（２５５Ｃ＋２５５Ｃ／３）である。電荷を持っている容量ＣＳ７の容量値は、２５５Ｃ／３なので、分圧比は、１／４＝（２５５Ｃ／３）／（２５５Ｃ＋２５５Ｃ／３）となる。
【０４５７】
結果、サンプリング後の容量ＣＳ７の両端の電圧が（１／２）ＡＩＮで、容量分圧比が１／４なので最終的にＤＡＣ３０２の容量Ｃ０〜Ｃ７の両端に発生する電圧は、（１／８）ＡＩＮ＝（１／２）ＡＩＮ×１／４となり、前提例２や実施の形態２と同様にアナログ入力電圧ＡＩＮを１／８にスケーリングできる。すなわち、本実施の形態では、容量ＣＳ６でアナログ入力電圧ＡＩＮをサンプリングし、容量ＣＳ６と容量ＣＳ７を並列に接続し、容量ＣＳ７でサンプリングした電圧を容量Ｃ０〜Ｃ７へ出力することで、実施の形態１よりも、容量値に応じて入力電圧を効果的にレベルシフトすることができる。
【０４５８】
次に図２２Ａ及び図２２Ｂの期間Ｔ３４（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、１回目の比較動作を行う（図２１のＳ４０５）。ＳＡＲ３０４は、ＤＡＣ３０２への入力コード８０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ７（容量値１２８Ｃ）のスイッチＳ７が基準電圧ＶＲＥＦを選択し、容量Ｃ６〜Ｃ０（合成容量１２７Ｃ）のスイッチＳ６〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ３４をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ３４＝１．５６０Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０４５９】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３４において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（ＤＡＣ３０２のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（ＤＡＣ３０２のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０４６０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、ＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって、容量ＣＳ６の一端にＧＮＤが接続され、容量ＣＳ６の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続される。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０４６１】
容量ＣＳ６に貯まる電荷ＱＳ６１は、アナログ入力電圧ＡＩＮ＝−２．３５Ｖとすると、次の式（３６）となる。
ＱＳ６１＝−２．３５Ｖ×（２５５Ｃ／３）      ・・・（３６）
【０４６２】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ７が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ６〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔｂ３４が出力される。
【０４６３】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ３４（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３５）より、次の値となる。
Ｑｓａ４＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ３４）×１２８Ｃ＋Ｖｄａｃｔ３４×１２８Ｃ
Ｖｄａｃｔ３４＝１．５６０Ｖ
【０４６４】
次に図２２Ａ及び図２２Ｂの期間Ｔ３５（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、２回目の比較動作を行う（図２１のＳ４０５）。ＳＡＲ３０４は、１回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード４０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６（容量値６４Ｃ）のスイッチＳ６が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ５〜Ｃ０（合成容量１９１Ｃ）のスイッチＳ７、Ｓ５〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ３５をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ３５＝０．９３５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０４６５】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３５において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０４６６】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、ＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって、期間Ｔ３４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加され、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０４６７】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ５〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ５〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ３５が出力される。
【０４６８】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ３５（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３５）より、次の値となる。
Ｑｓａ４＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ３５）×６４Ｃ＋Ｖｄａｃｔ３５×１９２Ｃ
Ｖｄａｃｔ３５＝０．９３５Ｖ
【０４６９】
次に、図２２Ａ及び図２２Ｂの期間Ｔ３６（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、３回目の比較動作を行う（図２１のＳ４０５）。ＳＡＲ３０４は、２回目の比較結果信号ＣＭＰＯ＝"１"より、ＤＡＣ３０２への入力コード６０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５（容量値９６Ｃ）のスイッチＳ６、Ｓ５が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ０（合成容量１５９Ｃ）のスイッチＳ７、Ｓ４〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ３６をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ３６＝１．２４７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０４７０】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３６において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０４７１】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、ＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって、期間Ｔ３４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加され、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０４７２】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ３６が出力される。
【０４７３】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ３６（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３５）より、次の値となる。
Ｑｓａ４＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ３６）×９６Ｃ＋Ｖｄａｃｔ３６×１６０Ｃ
Ｖｄａｃｔ３６＝１．２４７Ｖ
【０４７４】
次に、図２２Ａ及び図２２Ｂの期間Ｔ３７（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路４０１の容量ＣＳ６でサンプリングし、容量ＣＳ７の電荷をクリアし、また、７回目の比較動作を行う（図２１のＳ４０６）。ＳＡＲ３０４は、６回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６２Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ１（容量値９８Ｃ）のスイッチＳ６、Ｓ５、Ｓ１が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０（合成容量１５７Ｃ）のスイッチＳ７、Ｓ４〜Ｓ２、Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ３７をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ３７＝１．２６７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０４７５】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３７において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＮ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｂ選択（ＤＡＣ３０２のスイッチＳ１＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０４７６】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１、ＳＷ３４、ＳＷ３５がＯＮ、ＳＷ３２、ＳＷ３３、ＳＷ３６がＯＦＦとなる。したがって、容量ＣＳ６の一端にＧＮＤが接続され、容量ＣＳ６の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０４７７】
また、容量ＣＳ７の両端がコモン電圧ＶＣＯＭの端子Ｔ１０５に共通接続され、容量ＣＳ７の両端にコモン電圧ＶＣＯＭが印加されるため、容量ＣＳ７の電荷がクリアされる。
【０４７８】
さらに、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ１が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ２、Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ１の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ３７が出力される。
【０４７９】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ３７（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３５）より、次の値となる。
Ｑｓａ４＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ３７）×９８Ｃ＋Ｖｄａｃｔ３７×１５８Ｃ
Ｖｄａｃｔ３７＝１．２６７Ｖ
【０４８０】
次に、図２２Ａ及び図２２Ｂの期間Ｔ３８（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、容量ＣＳ７の電荷をクリアし、また、８回目の比較動作を行う（図２１のＳ４０６）。ＳＡＲ３０４は、７回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６１Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ０（容量値９７Ｃ）のスイッチＳ６、Ｓ５、Ｓ０が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ１（合成容量１５８Ｃ）のスイッチＳ７、Ｓ４〜Ｓ１がＧＮＤを選択し、電圧Ｖｄａｃｔ３８をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ３８＝１．２５７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０４８１】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３８において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＮ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｂ選択（ＤＡＣ３０２のスイッチＳ０＝ｂ（ＶＲＥＦ）選択）
【０４８２】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１、ＳＷ３４、ＳＷ３５がＯＮ、ＳＷ３２、ＳＷ３３、ＳＷ３６がＯＦＦとなる。したがって、期間Ｔ３７と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。また、容量ＣＳ７の両端にコモン電圧ＶＣＯＭが印加されるため、容量７の電荷がクリアされる。
【０４８３】
さらに、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ０が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ１が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ０の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ１、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ３８が出力される。
【０４８４】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ３８（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３５）より、次の値となる。
Ｑｓａ４＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ３８）×９７Ｃ＋Ｖｄａｃｔ３８×１５９Ｃ
Ｖｄａｃｔ３８＝１．２５７Ｖ
【０４８５】
次に、図２２Ａ及び図２２Ｂの期間Ｔ３９（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６と、容量ＣＳ７を並列接続し、また、ＤＡＣ３０２の容量Ｃ０〜Ｃ７の電荷をクリアし、さらに、比較動作終了後のＡＤ変換結果をデジタル出力信号ＤＯＵＴとして出力する（図２１のＳ４０７）。
【０４８６】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ３９において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ２＝ＯＮ）
ＣＳＷ３０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＦＦ）
ＣＳＷ３１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＦＦ）
ＣＳＷ３２＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＮ）
ＣＳＷ３３＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＮ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０４８７】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３２、ＳＷ３３がＯＮ、スイッチＳＷ３０、ＳＷ３１、ＳＷ３４〜ＳＷ３６がＯＦＦとなる。したがって、容量ＣＳ６と容量ＣＳ７が並列に接続される。アナログ入力電圧ＡＩＮが容量ＣＳ６からＣＳ７にサンプリングされる。
【０４８８】
容量ＣＳ７に貯まる電荷ＱＳ７１は、式（３０）より、次の式（３７）となる。
ＱＳ７１＝ＱＳ６１／２＝−２．３５Ｖ×（２５５Ｃ／６）      ・・・（３７）
【０４８９】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＮ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって、容量Ｃ０〜Ｃ７の両端に端子Ｔ１０５（コモン電圧ＶＣＯＭ）が接続される。容量Ｃ０〜Ｃ７は両端がスイッチＳＷ２でショートし、コモン電圧ＶＣＯＭ（１．２５Ｖ）が印加されるため、容量Ｃ０〜Ｃ７の電荷がクリアされる。
【０４９０】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。
【０４９１】
次に図２２Ａ及び図２２Ｂの期間Ｔ４０（１クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプリングしたサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７とＤＡＣ３０２の容量Ｃ０〜Ｃ７を並列に接続し、容量分圧によってアナログ入力電圧ＡＩＮを１／８にレベルシフトする（図２１のＳ４０４）。
【０４９２】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ４０において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｈｉｇｈ（ＤＡＣ３０２のスイッチＳＷ１＝ＯＮ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＦＦ）
ＣＳＷ３１＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＦＦ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＮ）
ＣＳＢ７＝ａ選択（ＤＡＣ３０２のスイッチＳ７＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ６＝ａ選択（ＤＡＣ３０２のスイッチＳ６＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ５＝ａ選択（ＤＡＣ３０２のスイッチＳ５＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ４＝ａ選択（ＤＡＣ３０２のスイッチＳ４＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ３＝ａ選択（ＤＡＣ３０２のスイッチＳ３＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ２＝ａ選択（ＤＡＣ３０２のスイッチＳ２＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ１＝ａ選択（ＤＡＣ３０２のスイッチＳ１＝ａ（ＬＳＡＩＮ）選択）
ＣＳＢ０＝ａ選択（ＤＡＣ３０２のスイッチＳ０＝ａ（ＬＳＡＩＮ）選択）
【０４９３】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３５、ＳＷ３６がＯＮ、スイッチＳＷ３０〜ＳＷ３４がＯＦＦとなる。したがって、容量ＣＳ７のノードＡ１３（一端）がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、ノードＡ１４（他端）がレベルシフト信号ＬＳＡＩＮの端子Ｔ１１８に接続される。
【０４９４】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦ、スイッチＳ０〜Ｓ７が他端ａ（レベルシフト信号ＬＳＡＩＮ）を選択する。したがって、容量Ｃ０〜Ｃ７は片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がレベルシフト信号ＬＳＡＩＮの端子Ｔ１１８に接続されるため、サンプル・ホールド／レベルシフト回路５０１の容量ＣＳ７と並列接続される。よって、容量Ｃ０〜Ｃ７は、容量ＣＳ７からレベルシフト信号ＬＳＡＩＮが入力され、レベルシフト信号ＬＳＡＩＮをサンプリングする。
【０４９５】
また、容量ＣＤは片端がコモン電圧ＶＣＯＭ（１．２５Ｖ）の端子Ｔ１０５に接続され、もう片端がＧＮＤに接続されている。ここで、容量ＣＳ７、Ｃ０〜Ｃ７の合成容量値Ｃｓａ５は、次の式（３８）となる。
Ｃｓａ５＝２５５Ｃ／３＋２５５Ｃ＝（４×２５５Ｃ）／３      ・・・（３８）
【０４９６】
容量ＣＳ７に貯まっている電荷はＱＳ７１、容量Ｃ０〜Ｃ７に貯まっている電荷は０ｐＣなので、レベルシフト信号ＬＳＡＩＮの電圧Ｖｌｓａｉｎ５は、次の値となる。
Ｖｌｓａｉｎ５＝ＱＳ７１／Ｃｓａ５＋１．２５
＝−２．３５×（２５５Ｃ／６）×（３／４×２５５Ｃ）＋１．２５
＝−２．３５×（１／８）＋１．２５
＝０．９５６２５Ｖ
【０４９７】
よって、ＤＡＣ３０２の容量Ｃ０〜Ｃ７にアナログ入力電圧ＡＩＮ（−２．３５Ｖ）の１／８の電圧（−０．２９３７５Ｖ＝１．２５−Ｖｌｓａｉｎ５）がサンプリングされる。このときＤＡＣ３０２の容量Ｃ０〜Ｃ７でサンプリングした電荷をＱｓａ５は、次の式（３９）となる。
Ｑｓａ５＝（１．２５−Ｖｌｓａｉｎ５）×２５５Ｃ
＝２．３５×（１／８）×２５５Ｃ      ・・・（３９）
【０４９８】
次に図２２Ａ及び図２２Ｂの期間Ｔ４１（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、１回目の比較動作を行う（図２１のＳ４０５）。ＳＡＲ３０４は、ＤＡＣ３０２への入力コード８０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ７（容量値１２８Ｃ）のスイッチＳ７が基準電圧ＶＲＥＦを選択し、容量Ｃ６〜Ｃ０（合成容量１２７Ｃ）のスイッチＳ６〜Ｓ０がＧＮＤを選択し、電圧Ｖｄａｃｔ４１をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ４１＝１．５４７Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０４９９】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ４１において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｂ選択（ＤＡＣ３０２のスイッチＳ７＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ６＝ｃ選択（ＤＡＣ３０２のスイッチＳ６＝ｃ（ＧＮＤ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０５００】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、ＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって、容量ＣＳ６の一端にＧＮＤが接続され、容量ＣＳ６の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続される。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０５０１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ７が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ６〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ７の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ６〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔｂ４１が出力される。
【０５０２】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ４１（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３９）より、次の値となる。
Ｑｓａ５＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ４１）×１２８Ｃ＋Ｖｄａｃｔ４１×１２８Ｃ
Ｖｄａｃｔ４１＝１．５４７Ｖ
【０５０３】
次に図２２Ａ及び図２２Ｂの期間Ｔ４２（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、２回目の比較動作を行う（図２１のＳ４０５）。ＳＡＲ３０４は、１回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード４０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６（容量値６４Ｃ）のスイッチＳ６が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ５〜Ｃ０（合成容量１９１Ｃ）のスイッチＳ７、Ｓ５〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ４２をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ４２＝０．９２２Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０５０４】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ４２において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｃ選択（ＤＡＣ３０２のスイッチＳ５＝ｃ（ＧＮＤ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０５０５】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、ＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって、期間Ｔ４１と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加され、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０５０６】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ５〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ５〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ４２が出力される。
【０５０７】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ４２（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３９）より、次の値となる。
Ｑｓａ５＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ４２）×６４Ｃ＋Ｖｄａｃｔ４２×１９２Ｃ
Ｖｄａｃｔ４２＝０．９２２Ｖ
【０５０８】
次に、図２２Ａ及び図２２Ｂの期間Ｔ４３（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、また、３回目の比較動作を行う（図２１のＳ４０５）。ＳＡＲ３０４は、２回目の比較結果信号ＣＭＰＯ＝"１"より、ＤＡＣ３０２への入力コード６０Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５（容量値９６Ｃ）のスイッチＳ６、Ｓ５が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ０（合成容量１５９Ｃ）のスイッチＳ７、Ｓ４〜Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ４３をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ４３＝１．２３５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０５０９】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ４３において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＦＦ）
ＣＳＷ３５＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＦＦ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０５１０】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１がＯＮ、ＳＷ３２〜ＳＷ３６がＯＦＦとなる。したがって、期間Ｔ４１と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加され、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０５１１】
また、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ４３が出力される。
【０５１２】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ４３（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３９）式より、次の値となる。
Ｑｓａ５＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ４３）×９６Ｃ＋Ｖｄａｃｔ４３×１６０Ｃ
Ｖｄａｃｔ４３＝１．２３５Ｖ
【０５１３】
次に、図２２Ａ及び図２２Ｂの期間Ｔ４４（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、容量ＣＳ７の電荷をクリアし、また、７回目の比較動作を行う（図２１のＳ４０６）。ＳＡＲ３０４は、６回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６２Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ１（容量値９８Ｃ）のスイッチＳ６、Ｓ５、Ｓ１が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０（合成容量１５７Ｃ）のスイッチＳ７、Ｓ４〜Ｓ２、Ｓ０がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ４４をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ４４＝１．２５５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"０"を出力する。
【０５１４】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ４４において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＮ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｂ選択（ＤＡＣ３０２のスイッチＳ１＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ０＝ｃ選択（ＤＡＣ３０２のスイッチＳ０＝ｃ（ＧＮＤ）選択）
【０５１５】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１、ＳＷ３４、ＳＷ３５がＯＮ、ＳＷ３２、ＳＷ３３、ＳＷ３６がＯＦＦである。したがって、容量ＣＳ６の一端にＧＮＤが接続され、容量ＣＳ６の他端に端子Ｔ１０４（アナログ入力電圧ＡＩＮ）が接続された状態となる。アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。
【０５１６】
また、容量ＣＳ７の両端がコモン電圧ＶＣＯＭの端子Ｔ１０５に共通接続され、容量ＣＳ７の両端にコモン電圧ＶＣＯＭが印加されるため、容量ＣＳ７の電荷がクリアされる。
【０５１７】
さらに、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ１が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ２、Ｓ０が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ１の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ２、Ｃ０、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ４４が出力される。
【０５１８】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ４４（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３９）より、次の値となる。
Ｑｓａ５＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ４４）×９８Ｃ＋Ｖｄａｃｔ４４×１５８Ｃ
Ｖｄａｃｔ４４＝１．２５５Ｖ
【０５１９】
次に、図２２Ａ及び図２２Ｂの期間Ｔ４５（半クロック）では、逐次比較ＡＤＣ１０１は、アナログ入力電圧ＡＩＮをサンプル・ホールド／レベルシフト回路５０１の容量ＣＳ６でサンプリングし、容量ＣＳ７の電荷をクリアし、また、８回目の比較動作を行う（図２１のＳ４０６）。ＳＡＲ３０４は、７回目の比較結果信号ＣＭＰＯ＝"０"より、ＤＡＣ３０２への入力コード６１Ｈ（１６進数）に対応したスイッチ制御信号ＣＳＢ０〜ＣＳＢ７を出力する。そのスイッチ制御信号によりＤＡＣ３０２では、容量Ｃ６、Ｃ５、Ｃ０（容量値９７Ｃ）のスイッチＳ６、Ｓ５、Ｓ０が基準電圧ＶＲＥＦを選択し、容量Ｃ７、Ｃ４〜Ｃ１（合成容量１５８Ｃ）のスイッチＳ７、Ｓ４〜Ｓ１がＧＮＤを選択し、その結果、電圧Ｖｄａｃｔ４５をアナログ出力電圧ＤＡＣＯに出力する。コンパレータ３０３は、このアナログ出力電圧ＤＡＣＯ（Ｖｄａｃｔ４５＝１．２４５Ｖ）とコモン電圧ＶＣＯＭ（１．２５Ｖ）の電圧を比較し、比較結果信号ＣＭＰＯに"１"を出力する。
【０５２０】
図２２Ａ及び図２２Ｂに示すように、期間Ｔ４５において、ＳＡＲ３０４及び制御回路３０５は、出力するスイッチ制御信号を次のように制御する。
ＣＳＷ１＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ１＝ＯＦＦ）
ＣＳＷ２＝Ｌｏｗ  （ＤＡＣ３０２のスイッチＳＷ２＝ＯＦＦ）
ＣＳＷ３０＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３０＝ＯＮ）
ＣＳＷ３１＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３１＝ＯＮ）
ＣＳＷ３２＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３２＝ＯＦＦ）
ＣＳＷ３３＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３３＝ＯＦＦ）
ＣＳＷ３４＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３４＝ＯＮ）
ＣＳＷ３５＝Ｈｉｇｈ（サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３５＝ＯＮ）
ＣＳＷ３６＝Ｌｏｗ  （サンプル・ホールド／レベルシフト回路５０１のスイッチＳＷ３６＝ＯＦＦ）
ＣＳＢ７＝ｃ選択（ＤＡＣ３０２のスイッチＳ７＝ｃ（ＧＮＤ）選択）
ＣＳＢ６＝ｂ選択（ＤＡＣ３０２のスイッチＳ６＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ５＝ｂ選択（ＤＡＣ３０２のスイッチＳ５＝ｂ（ＶＲＥＦ）選択）
ＣＳＢ４＝ｃ選択（ＤＡＣ３０２のスイッチＳ４＝ｃ（ＧＮＤ）選択）
ＣＳＢ３＝ｃ選択（ＤＡＣ３０２のスイッチＳ３＝ｃ（ＧＮＤ）選択）
ＣＳＢ２＝ｃ選択（ＤＡＣ３０２のスイッチＳ２＝ｃ（ＧＮＤ）選択）
ＣＳＢ１＝ｃ選択（ＤＡＣ３０２のスイッチＳ１＝ｃ（ＧＮＤ）選択）
ＣＳＢ０＝ｂ選択（ＤＡＣ３０２のスイッチＳ０＝ｂ（ＶＲＥＦ）選択）
【０５２１】
そうすると、制御回路３０５からのスイッチ制御信号ＣＳＷ３０〜ＣＳＷ３６により、サンプル・ホールド／レベルシフト回路５０１におけるスイッチＳＷ３０、ＳＷ３１、ＳＷ３４、ＳＷ３５がＯＮ、ＳＷ３２、ＳＷ３３、ＳＷ３６がＯＦＦとなる。したがって、期間Ｔ４４と同様に、アナログ入力電圧ＡＩＮとＧＮＤ間の電圧が容量ＣＳ６に印加されるため、容量ＣＳ６は、アナログ入力電圧ＡＩＮをサンプリングする。また、容量ＣＳ７の両端にコモン電圧ＶＣＯＭが印加されるため、容量７の電荷がクリアされる。
【０５２２】
さらに、ＳＡＲ３０４及び制御回路３０５からのスイッチ制御信号ＣＳＷ１及びＣＳＷ２、ＣＳＢ０〜ＣＳＢ７により、ＤＡＣ３０２におけるスイッチＳＷ１，ＳＷ２がＯＦＦ、スイッチＳ６、Ｓ５、Ｓ０が他端ｂ（基準電圧ＶＲＥＦ）を選択、スイッチＳ７、Ｓ４〜Ｓ１が他端ｃ（ＧＮＤ）を選択する。したがって、容量Ｃ６、Ｃ５、Ｃ０の片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端は基準電圧ＶＲＥＦ（２．５Ｖ）の端子Ｔ１０３に接続される。また、容量Ｃ７、Ｃ４〜Ｃ１、ＣＤの片端はアナログ出力電圧ＤＡＣＯの端子Ｔ１０７に接続され、もう片端はＧＮＤに接続される。その結果、端子Ｔ１０７に電圧Ｖｄａｃｔ４５が出力される。
【０５２３】
ここで、電荷保存則より端子Ｔ１０７の電圧Ｖｄａｃｔ４５（アナログ出力電圧ＤＡＣＯ）を求めると、式（１７）、式（３９）式より、次の値となる。
Ｑｓａ５＋Ｑｄ＝−（ＶＲＥＦ−Ｖｄａｃｔ４５）×９７Ｃ＋Ｖｄａｃｔ４５×１５９Ｃ
Ｖｄａｃｔ４５＝１．２４５Ｖ
【０５２４】
以降、逐次比較ＡＤＣ１０１は、期間Ｔ３９〜期間Ｔ４５の動作を繰り返す（図２１のＳ４０４〜Ｓ４０７）。
【０５２５】
以上のように本実施の形態では、並列接続可能な２つの容量を含むサンプル・ホールド／レベルシフト回路を備え、これを制御することでＡＤ変換を行うようにした。これにより、ＡＤＣを構成する回路を低耐圧のトランジスタで構成できるため、高速化及び面積縮小化を図ることができ、さらに熱雑音を低減することができる。また、サンプリング容量を並列接続可能な構成としたため、ＡＤ変換の各動作（サンプリングと容量クリアなど）を平行して同時に行うことができるため、動作時間を短縮でき、さらに高速動作が可能となる。
具体的に本実施の形態の効果について説明するため、本実施の形態の回路で熱雑音を計算する。Ｔ３０期間で、容量ＣＳ６でアナログ入力電圧ＡＩＮをサンプリングする。このとき容量ＣＳ６に印加される熱雑音をＶｎｓａｍｐ２とすると、次の式（４０）となる。
Ｖｎｓａｍｐ２＝√（３ｋＴ／２５５Ｃ）      ・・・（４０）
【０５２６】
ここで、容量ＣＳ６でアナログ入力電圧ＡＩＮをサンプリングしているときのＡ１１の電圧をＶＡ１１ｓａｍｐ、アナログ入力電圧ＡＩＮをＶａｉｎとすると、次の式（４１）となる。
ＶＡ１１ｓａｍｐ＝Ｖａｉｎ＋Ｖｎｓａｍｐ２      ・・・（４１）
【０５２７】
次に、Ｔ３１期間で、容量ＣＳ７の両端にＶＣＯＭ電圧を印加し電荷０にしている。このとき、容量ＣＳ７に加算される熱雑音Ｖｎｃｓ７は、次の式（４２）となる。
Ｖｎｃｓ７＝√（３ｋＴ／２５５Ｃ）      ・・（４２）
【０５２８】
次にＴ３２期間で、ＤＡＣ３０２の容量Ｃ７〜Ｃ０の両端にＶＣＯＭ電圧を印加し電荷０にしている。このとき容量Ｃ７〜Ｃ０に印加される熱雑音をＶｎｄａｃ２とすると、次の式（４３）となる。
Ｖｎｄａｃ２＝√（ｋＴ／２５５Ｃ）      ・・・（４３）
【０５２９】
また、容量ＣＳ６とＣＳ７を並列接続している。並列接続するときに加算される熱雑音をＶｎｓｃａ１とすると、次の式（４４）となる。
Ｖｎｓｃａ１＝√（３×ｋＴ／２×２５５Ｃ）      ・・・（４４）
【０５３０】
このとき、容量ＣＳ６と容量ＣＳ７の電荷の合計Ｑｎ２は、次の式となる。
Ｑｎ２＝（２５５Ｃ／３）×ＶＡ１１ｓａｍｐ＋（２５５Ｃ／３）×Ｖｎｃｓ７
＝（２５５Ｃ／３）×（ＶＡ１１ｓａｍｐ＋Ｖｎｃｓ７）
【０５３１】
これより、容量ＣＳ６と容量ＣＳ７の両端の電位差Ｖｓａ１は、次の式（４５）となる。
Ｖｓａ１＝Ｑｎ２／（２×２５５Ｃ／３）＋Ｖｎｓｃａ１
＝（１／２）×（ＶＡ１１ｓａｍｐ＋Ｖｎｃｓ７＋２×Ｖｎｓｃａ１）      ・・・（４５）
【０５３２】
次にＴ３３期間で、容量ＣＳ７と容量Ｃ７〜Ｃ０を並列接続する。このとき、容量ＣＳ７と容量Ｃ７〜Ｃ０の電荷の合計Ｑｎ３は、次の式（４６）となる。
Ｑｎ３＝（２５５Ｃ／３）×Ｖｓａ１＋２５５Ｃ×Ｖｎｄａｃ２
＝（２５５Ｃ／３）×（Ｖｓａ１＋３×Ｖｎｄａｃ２）      ・・・（４６）
【０５３３】
また、並列接続するときに加算される熱雑音をＶｎｓｃａｌｅ２とすると、容量ＣＳ７と容量Ｃ７〜Ｃ０の合成容量はＣｓａ４なので、次の式（４７）となる。
Ｖｎｓｃａｌｅ２＝√（ｋＴ／Ｃｓａ４）      ・・・（４７）
【０５３４】
よって、最終的に（１／８）×Ｖａｉｎにスケーリングされた電圧をＶｓｃａｌｅ２とすると、式（３４）、（４５）、（４６）より、次の式となる。
Ｖｓｃａｌｅ２＝Ｑｎ３／Ｃｓａ４＋Ｖｎｓｃａｌｅ２
＝（１／８）×（ＶＡ１１ｓａｍｐ＋Ｖｎｃｓ７＋２×Ｖｎｓｃａ１＋６×Ｖｎｄａｃ２＋８×Ｖｎｓｃａｌｅ２）
【０５３５】
さらに、式（４１）より、次の式となる。
Ｖｓｃａｌｅ２＝（１／８）×Ｖａｉｎ＋（１／８）×（Ｖｎｓａｍｐ２＋Ｖｎｃｓ７＋２×Ｖｎｓｃａ１＋６×Ｖｎｄａｃ２＋８×Ｖｎｓｃａｌｅ２）
【０５３６】
ここで、熱雑音Ｖｎｓａｍｐ２、Ｖｎｃｓ７、Ｖｎｓｃａ１、Ｖｎｄａｃ２、Ｖｎｓｃａｌｅ２は、ランダムでお互いに相関がないので、式（３４）、式（４０）、式（４２）、式（４３）、式（４４）、式（４７）より、次の式となる。
Ｖｓｃａｌｅ＝（１／８）×Ｖａｉｎ＋√（（１／８）２×Ｖｎｓａｍｐ２２＋（１／８）２×Ｖｎｃｓ７２＋（１／４）２×Ｖｎｓｃａ１２＋（３／４）２×Ｖｎｄａｃ２２＋Ｖｎｓｃａｌｅ２２）
＝（１／８）×Ｖａｉｎ＋√（（３／２）×（ｋＴ／２５５Ｃ））
＝（１／８）×Ｖａｉｎ＋√（０．００５８８×（ｋＴ／Ｃ））
【０５３７】
これより、本実施の形態での熱雑音は、√（０．００５８８×（ｋＴ／Ｃ））となる。
【０５３８】
従って、前提例２のように３つの容量でサンプリングした場合の熱雑音は、式（１４）より、√（０．０４９５×（ｋＴ／Ｃ））であるのに対し、本実施の形態ように１つの容量でサンプリングした場合の熱雑音は、√（０．００５８８×（ｋＴ／Ｃ））となる。このように、加算される熱雑音が小さいため、サンプリング時に加算される熱雑音を一定値にするためには、本実施の形態の方がＡＤＣ全体で使用する容量値を小さくすることができる。
【０５３９】
ここで、サンプリングされる熱雑音を０．１ＬＳＢ以下になるようにＤＡＣ３０２とサンプル・ホールド／レベルシフト回路５０１で必要な全容量値を求める。
８ｂｉｔＤＡＣ、Ｔｊ＝１５０℃＝４２３Ｋ、Ｖｒｅｆ＝２．５Ｖのとき、０．１ＬＳＢに必要な電圧は次の値となる。
０．１ＬＳＢ＝０．９７７ｍＶ＝２．５Ｖ／２５６０
そうすると、１／８Ａｉｎにスケーリングする場合、次の容量となる。
０．９７７ｍＶ＝√（０．００５８８×（ｋＴ／Ｃ））
Ｃ＝０．０３６０ｆＦ
【０５４０】
これより、ＤＡＣ３０２とサンプル・ホールド／レベルシフト回路５０１で必要な全容量値は、次の値となる。
０．０１５ｐＦ＝０．０３６０ｆＦ×２５６＋０．０３６０ｆＦ×２５５×２／３
【０５４１】
よって、１／８Ａｉｎにスケーリングする場合、前提例２と本実施の形態の場合で、サンプリングされる熱雑音を０．１ＬＳＢ（８ｂｉｔ換算）とするために、ＤＡＣ３０２とサンプル・ホールド／レベルシフト回路５０１で必要となる全容量値を比較すると、前提例２で必要な容量値は式（１５）なので、次の式となる。
８１％＝（１−（０．０１５ｐＦ／０．０７８ｐＦ）×１００となる。
【０５４２】
したがって、前提例２に対し本実施の形態の全体で必要な容量値の合計が８１％小さく実現できる。
【０５４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、サンプル・ホールド／レベルシフト回路として、２個の容量を直列に接続する例、２個の容量を並列に接続する例について説明したが、その他、３個以上の容量を直列または並列に接続してもよい。
【符号の説明】
【０５４４】
１００、１０１    逐次比較ＡＤＣ
３０１、３１１、４０１、５０１    サンプル・ホールド／レベルシフト回路
３０２      ＤＡＣ
３０３      コンパレータ
３０４      ＳＡＲ
３０５      制御回路
３１０      サンプル・ホールド／ＤＡＣ
Ｃ０〜Ｃ７  容量
ＣＤ        容量
ＣＳ１〜ＣＳ７  容量
Ｓ０〜Ｓ７    スイッチ
ＳＷ１〜ＳＷ８  スイッチ
ＳＷ１０〜ＳＷ２０  スイッチ
ＳＷ３０〜ＳＷ３６  スイッチ
Ｔ１０１〜Ｔ１１８  端子
Ｔ１２３〜Ｔ１２８  端子
Ｔ１３０〜Ｔ１４０  端子
Ｔ１５０〜Ｔ１５６  端子
ＣＬＫ      クロック信号
ＣＭＰＯ    比較結果信号
ＣＯＮＶ    変換制御信号
ＣＳＢ０〜ＣＳＢ７  スイッチ制御信号
ＣＳＷ１〜ＣＳＷ８  スイッチ制御信号
ＣＳＷ１０〜ＣＳＷ２０  スイッチ制御信号
ＣＳＷ３０〜ＣＳＷ３６  スイッチ制御信号
ＤＡＣＯ    アナログ出力電圧
ＤＯＵＴ    デジタル出力信号
ＬＳＡＩＮ  レベルシフト信号
ＡＩＮ    アナログ入力電圧
ＶＣＯＭ    コモン電圧
ＶＲＥＦ    基準電圧
【図１】
2014057244.tif 000003
【図２】
2014057244.tif 000004
【図３】
2014057244.tif 000005
【図４】
2014057244.tif 000006
【図５】
2014057244.tif 000007
【図６】
2014057244.tif 000008
【図７Ａ】
2014057244.tif 000009
【図７Ｂ】
2014057244.tif 000010
【図８Ａ】
2014057244.tif 000011
【図８Ｂ】
2014057244.tif 000012
【図８Ｃ】
2014057244.tif 000013
【図９】
2014057244.tif 000014
【図１０】
2014057244.tif 000015
【図１１】
2014057244.tif 000016
【図１２Ａ】
2014057244.tif 000017
【図１２Ｂ】
2014057244.tif 000018
【図１３Ａ】
2014057244.tif 000019
【図１３Ｂ】
2014057244.tif 000020
【図１３Ｃ】
2014057244.tif 000021
【図１３Ｄ】
2014057244.tif 000022
【図１４】
2014057244.tif 000023
【図１５】
2014057244.tif 000024
【図１６】
2014057244.tif 000025
【図１７Ａ】
2014057244.tif 000026
【図１７Ｂ】
2014057244.tif 000027
【図１８Ａ】
2014057244.tif 000028
【図１８Ｂ】
2014057244.tif 000029
【図１８Ｃ】
2014057244.tif 000030
【図１８Ｄ】
2014057244.tif 000031
【図１８Ｅ】
2014057244.tif 000032
【図１８Ｆ】
2014057244.tif 000033
【図１８Ｇ】
2014057244.tif 000034
【図１８Ｈ】
2014057244.tif 000035
【図１９】
2014057244.tif 000036
【図２０】
2014057244.tif 000037
【図２１】
2014057244.tif 000038
【図２２Ａ】
2014057244.tif 000039
【図２２Ｂ】
2014057244.tif 000040
【図２３Ａ】
2014057244.tif 000041
【図２３Ｂ】
2014057244.tif 000042
【図２３Ｃ】
2014057244.tif 000043
【図２３Ｄ】
2014057244.tif 000044
【図２４】
2014057244.tif 000045
【図２５】
2014057244.tif 000046
【図２６】
2014057244.tif 000047