(57)【要約】【課題】  良好な画像が得られる撮像装置を提供する。【解決手段】  撮像領域１０の面積をＳ１、周辺領域１０の面積をＳ２、第１の時点における第１部分２２１の体積をＶ１Ａ、第１の時点における第２部分２２２の体積をＶ２Ａ、第２の時点における第１部分２２１の体積をＶ１Ｂ、第２の時点における第２部分２２２の体積をＶ２Ｂとして、Ｖ１Ａ／Ｓ１＜Ｖ２Ａ／Ｓ２およびＶ１Ｂ／Ｓ１≧Ｖ２Ｂ／Ｓ２が成り立つ。【選択図】  図２
2014036038.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部が配列された撮像領域および前記撮像領域の周りの周辺領域を有する基板と、前記撮像領域の上において各々が前記光電変換部に対応して設けられた複数の導光部材と、を備える撮像装置の製造方法であって、
前記撮像領域の上に位置し、各々が前記光電変換部に対応した複数の開口を有する導光部と、前記周辺領域の上に位置する周辺部と、を有する膜の、前記導光部および前記周辺部を覆うように、前記開口を埋める埋め込み材を形成する第１工程と、
前記埋め込み材を加工する第２工程と、
前記第２工程の後、前記導光部が露出するように前記埋め込み材に研磨処理を施すことにより、前記埋め込み材の一部であって、各々が前記複数の開口内に配された複数の導光部材を形成する第３工程と、を有し、
第１工程と前記第２工程の間の第１の時点および前記第２工程と前記第３工程の間の第２の時点において前記埋め込み材は、前記導光部の上にて前記撮像領域から基準距離だけ離れて存在する第１部分と、前記周辺部の上にて前記周辺領域から前記基準距離だけ離れて存在する第２部分と、前記第１部分と前記撮像領域との間に存在して前記複数の開口を埋める第３部分と、を含み、
前記撮像領域の面積をＳ１、前記周辺領域の面積をＳ２、前記第１の時点における前記第１部分の体積をＶ１Ａ、前記第１の時点における前記第２部分の体積をＶ２Ａ、前記第２の時点における前記第１部分の体積をＶ１Ｂ、前記第２の時点における前記第２部分の体積をＶ２Ｂとして、Ｖ１Ａ／Ｓ１＜Ｖ２Ａ／Ｓ２およびＶ１Ｂ／Ｓ１≧Ｖ２Ｂ／Ｓ２が成り立つことを特徴とする撮像装置の製造方法。
【請求項２】
Ｓ１＜Ｓ２を満たす請求項１に記載の撮像装置の製造方法。
【請求項３】
Ｖ２Ｂ／Ｓ２≧Ｖ１Ｂ／２Ｓ１を満たす請求項１または２に記載の撮像装置の製造方法。
【請求項４】
前記膜は、前記埋め込み材よりも前記研磨処理に対する研磨速度が低い材料からなる層を含む多層膜である請求項１乃至３のいずれか１項に記載の撮像装置の製造方法。
【請求項５】
前記層が露出した状態で前記研磨処理を終了する請求項４に記載の撮像装置の製造方法。
【請求項６】
前記層は、前記膜の最上層である請求項４または５に記載の撮像装置の製造方法。
【請求項７】
前記研磨処理はシリカスラリーを用いたＣＭＰ処理であって、前記埋め込み材は窒化シリコンであり、前記層の材料は炭素を含有する酸化シリコンまたは炭素を含有する窒化シリコンである請求項４乃至６のいずれか１項に記載の撮像装置の製造方法。
【請求項８】
前記第３工程において、前記導光部が露出する前に、前記周辺部が露出する請求項１乃至７のいずれか１項に記載の撮像装置の製造方法。
【請求項９】
前記膜は前記周辺部に開口を有し、前記埋め込み材は、前記第２部分と前記周辺領域との間に存在して前記周辺部の前記開口を埋める第４部分とを含む請求項１乃至８のいずれか１項に記載の撮像装置の製造方法。
【請求項１０】
前記複数の導光部材の配列周期が２μｍ以下である請求項１乃至９のいずれか１項に記載の撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の導光部材を有する撮像装置の製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳセンサなどの撮像装置において、光電変換部に光を導くための導光路（光導波路）を設けることが提案されている。この導光路の形成方法は次のようなものが知られている。まず酸化シリコン層で構成されたベース膜に複数の開口を形成し、この複数の開口を埋めるように、窒化シリコンからなる埋め込み材を成膜する。開口からはみ出した余分な埋め込み材を、ＣＭＰ法を用いて除去し、窒化シリコンからなる導光部材を形成する。
【０００３】
特許文献１には、光電変換素子が配列された有効画素領域と、その周りの周辺領域とを有する撮像装置において、有効画素領域と周辺領域とで埋め込み材料の上面に段差が生じることが開示されている。この段差は周辺領域の方が高くなるため、特許文献１には、周辺領域にダミー開口部を設けて、有効画素領域と周辺領域との境界部分での段差を低減することが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６４２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
周辺領域には回路の配線が設けられており、特許文献１のようなダミー開口部を自由に設けることは困難な場合もある。そのため、埋め込み材の上面の段差自体の低減には限界がある。さらに、この様な段差は、ベース膜が露出するまで埋め込み材を除去して複数の導光部材を形成する際に特に問題がある。すなわち、撮像領域上で、開口外の余分な埋め込み材のみならず開口内の埋め込み材や、ベース膜までもが除去されると、撮像領域内で導光部材の長さにばらつきが生じうる。導光部材の長さのばらつきは、導光部材ごとに光の干渉条件が異なるなど、撮像性能を低下させる要因となる。
【０００６】
このような問題に鑑みて、本発明は、埋め込み材によって形成される複数の導光部材の長さのばらつきを低減し、良好な画像が得られる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段は、複数の光電変換部が配列された撮像領域および前記撮像領域の周りの周辺領域を有する基板と、前記撮像領域の上において各々が前記光電変換部に対応して設けられた複数の導光部材と、を備える撮像装置の製造方法であって、前記撮像領域の上に位置し、各々が前記光電変換部に対応した複数の開口を有する導光部と、前記周辺領域の上に位置する周辺部と、を有する膜の、前記導光部および前記周辺部を覆うように、前記開口を埋める埋め込み材を形成する第１工程と、前記埋め込み材を加工する第２工程と、前記第２工程の後、前記導光部が露出するように前記埋め込み材に研磨処理を施すことにより、前記埋め込み材の一部であって、各々が前記複数の開口内に配された複数の導光部材を形成する第３工程と、を有し、第１工程と前記第２工程の間の第１の時点および前記第２工程と前記第３工程の間の第２の時点において前記埋め込み材は、前記導光部の上にて前記撮像領域から基準距離だけ離れて存在する第１部分と、前記周辺部の上にて前記周辺領域から前記所定距離だけ離れて存在する第２部分と、前記第１部分と前記撮像領域との間に存在して前記複数の開口を埋める第３部分と、を含み、前記撮像領域の面積をＳ１、前記周辺領域の面積をＳ２、前記第１の時点における前記第１部分の体積をＶ１Ａ、前記第１の時点における前記第２部分の体積をＶ２Ａ、前記第２の時点における前記第１部分の体積をＶ１Ｂ、前記第２の時点における前記第２部分の体積をＶ２Ｂとして、Ｖ１Ａ／Ｓ１＜Ｖ２Ａ／Ｓ２およびＶ１Ｂ／Ｓ１≧Ｖ２Ｂ／Ｓ２が成り立つことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、複数の導光部材の長さのばらつきを低減し、良好な画像が得られる撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）撮像装置の平面模式図、（ｂ）撮像領域の平面模式図、（ｃ）画素の断面模式図。
【図２】導光構造の形成方法の説明図。
【図３】導光構造の形成方法の説明図。
【図４】撮像装置の製造方法の説明図。
【図５】撮像装置の製造方法の説明図。
【図６】撮像装置の製造方法を説明するグラフ。
【発明を実施するための形態】
【００１０】
以下、図面を用いて本発明の撮像装置の実施形態の一例を説明する。なお、以下の説明において同じ部材あるいは部分には図面間で共通の符号を付し、説明を省略する。
【００１１】
図１（ａ）は撮像装置１の平面模式図である。撮像装置１は撮像領域１０と周辺領域２０を有する。図１（ａ）において、一点鎖線で囲まれた領域が撮像領域１０であり、一点鎖線と撮像装置１の輪郭を示す実線の間の領域が周辺領域２０である。撮像領域１０には複数の画素１１が２次元状に配列されており、画像として撮影される光がこの撮像領域１０に照射される。本例では４×４の１６画素であるが、実際には数百万〜数千万画素であり得る。画素１１の信号電荷に基づく電気信号が信号生成部３０で生成される。本例では、信号生成部３０が画素１１に対応して撮像領域１０に配されている。
【００１２】
図１（ａ）において、周辺領域２０には、信号生成部３０で生成された信号を処理する信号処理部４０と、信号処理部４０で処理された信号を外部に出力するための出力部５０や、信号生成部３０や信号処理部４０を制御するための制御部６０を設けることができる。本例では、信号処理部４０は、複数の列アンプを有する増幅回路４１と、複数の列ＡＤコンバータを有する変換回路４２と、変換回路４２からの出力を選択して出力部５０へ出力するための水平走査回路４３を有している。出力部５０は、電極パッドや保護回路を有し、制御部６０は、垂直走査回路６１やタイミング生成回路６２等を有する。また、周辺領域２０には遮光された光電変換部を有する遮光画素を設けることもできる。周辺領域２０の構成は適宜設計することができる。信号生成部３０の少なくとも一部を周辺領域２０に設けるもとができるし、信号処理部４０の少なくとも一部を撮像領域１０に設けることもできる。
【００１３】
図１（ｂ）は、撮像領域１０の平面模式図であり、２×２の４画素分の拡大図である。各画素１１は光電変換部１０１を有する。信号生成部３０は、例えば、転送ゲート１０２、浮遊拡散領域１０６、増幅トランジスタ１０３、リセットトランジスタ１０４で構成することができる。信号生成部３０は選択トランジスタを含むこともできる。各トランジスタにはソース、ドレイン、チャネルとなる拡散領域１０７とポリシリコンゲート電極とを有するＭＯＳトランジスタを用いることができる。図１（ｂ）に示す様に、信号生成部３０を複数の光電変換部１０１で共有することもできる。撮像領域１０に電荷転送素子（ＣＣＤ）を設けて、周辺領域２０まで信号電荷を転送することもできる。
【００１４】
図１（ｃ）は、図１（ｂ）の１点鎖線における断面模式図である。光電変換部１０１は半導体基板１００の中に形成されている。光電変換部１０１は絶縁体基板の上に形成された薄膜半導体であってもよい。半導体基板１００の上には、受光面となる半導体基板１００の表面上に、複数の導光部材２２０を含む導光構造２００が設けられている。さらに、高屈折率膜２４０、第２レンズ２５０、カラーフィルタ２７０、第１レンズ２９０が設けられている。導光構造２００と高屈折率膜２４０との間には第１中間膜２３０が設けられている。また、第１中間膜２３０は導光部材２２０よりも屈折率が低い。高屈折率膜２４０は第１中間膜２３０よりも屈折率が高い。第２レンズ２５０とカラーフィルタ２７０との間には第２中間膜２６０が設けられている。第２レンズ２５０は第２中間膜２６０よりも屈折率が高い。カラーフィルタ２７０と第１レンズ２９０との間には第３中間膜２８０が設けられている。各中間膜は、レンズ間の距離を調整したり、平坦化したりする機能を有することができる。
【００１５】
導光構造２００はベース膜２１０と、ベース膜２１０に囲まれた導光部材２２０とで構成されている。ベース膜２１０は多層膜であってもよいし単層膜であってもよい。本例のベース膜２１０は、導光部材２２０より屈折率の低い低屈折率層を含む。導光構造２００は、導光部材２２０と低屈折率層との界面での全反射により光を光電変換部１０１へ導く。ベース膜２１０は、導光部材２２０より屈折率の高い高屈折率層あるいは導光部材２２０と屈折率の等しい等屈折率層を含んでいてもよいが、効果的に導光するには、ベース膜２１０が含む低屈折率層の厚みの総和はベース膜２１０の全体の厚みの半分以上を占めることが好ましい。
【００１６】
導光原理は、導光部材２２０と低屈折率層との界面での全反射に限られない。例えば、ベース膜２１０と導光部材２２０との間に、導光部材２２０より屈折率の低い低屈折率領域を設けて、導光部材２２０と低屈折率領域との全反射により光を光電変換部１０１へ導くこともできる。その場合には、ベース膜２１０は導光部材２２０より屈折率の低い低屈折率層を含まなくてもよい。この低屈折率領域は固体で構成することもできるし、液体や気体とすることもできるし、真空とすることもできる。
【００１７】
さらに、導光原理は全反射に限らず、ベース膜２１０と導光部材２２０の間に金属膜を配置して、金属反射により光を光電変換部１０１へ導くようにしてもよい。その場合には、ベース膜２１０は導光部材２２０より屈折率の低い低屈折率層を含まなくてもよい。また、ベース膜２１０自体が金属膜であってもよい。
【００１８】
撮像装置１０００の製造に適用される導光構造２００の形成方法の概略を図２（ａ）〜図２（ｆ）を用いて説明する。図２（ａ）〜図２（ｆ）は、導光構造２００の形成における撮像装置１０００の断面模式図である。
【００１９】
まず、撮像領域１０と周辺領域２０とを含む半導体基板１００を用意する。撮像領域１０には光電変換部１０１が配されている。半導体基板１００の撮像領域１０以外の領域は周辺領域２０である。撮像領域１０の面積をＳ１、周辺領域２０の面積をＳ２とする。本実施形態は、Ｓ１＜Ｓ２を満たす場合に好適であるが、Ｓ１≧Ｓ２であってもよい。そして、半導体基板１００の上に、撮像領域１０と周辺領域２０を覆うベース膜２１０を形成する（図２（ａ））。このベース膜２１０は上述したような多層膜あるいは単層膜である。ベース膜２１０の内、撮像領域１０を覆う部分を導光部２０１、周辺領域２０を覆う部分を周辺部２０２とする。導光部２０１の厚みがＴで表される。厚みＴは撮像領域１０から導光部２０１の上面までの距離である。
【００２０】
次に、少なくともベース膜２１０の導光部２０１に複数の開口２１６を形成する（図２（ｂ））。開口２１６の各々は光電変換部１０１に対応して形成される。開口２１６はベース膜２１０を貫通して半導体基板１００が底を成す貫通孔でもよいし、ベース膜２１０を貫通せずにベース膜２１０が底を成す有底孔でもよい。ベース膜２１０の周辺部２０２にダミー開口（不図示）を形成してもよい。ダミー開口は、例えば、周辺部２０２において、周辺領域２０の遮光画素に対応して設けることもできる。
【００２１】
ベース膜２１０の上に、開口２１６（およびダミー開口）を埋めるように、埋め込み材２２０１を成膜する（図２（ｃ））。半導体基板１００とベース膜２１０との積層体が埋め込み材を保持する基体として機能する。埋め込み材２２０１は、半導体基板１００の表面から基準高さＨＳ以上の位置に存在し、撮像領域１０に対応する第１部分２２１と、周辺領域２０に対応する第２部分２２２と、を有する。第１部分２２１と撮像領域１０との距離（基準距離）がＨＳであり、第２部分２２２と周辺領域との距離も同じくＨＳである。基準高さを示す距離ＨＳはベース膜２１０の厚みを示す距離Ｔ以上である。第１部分２２１は導光部２０１を覆い、第２部分２２２は周辺部２０２を覆う。また、埋め込み材２２０１はベース膜２１０の表面から基準高さＨＳ未満の位置に存在する第３部分２２３および第４部分２２４を有する。第３部分２２３は第１部分２２１と撮像領域１０との間に位置し、第４部分２２４は第２部分２２２と周辺領域２０との間に位置する。第３部分２２３は導光部２０１を覆い、第４部分２２４は周辺部２０２を覆う。第３部分２２３の少なくとも一部は開口２１６内に位置して開口２１６を埋める。開口２１６内に存在する埋め込み材２２０１は全て第３部分２２３であって、第１部分２２１は開口２１６内には存在しない。本例では、基準高さＨＳをベース膜２１０の上面よりも半導体基板１００から離れた位置に設定したが、基準高さＨＳをベース膜２１０の上面に設定してもよい。この場合、第３部分２２３は開口２１６内のみに存在し、第１部分２２１は導光部２０１に接する。また、基準高さＨＳをベース膜２１０の上面に設定する場合、ダミー開口を設けない場合には第４部分２２４は存在せず、ダミー開口を設ける場合には第４部分２２４はダミー開口内のみに存在する。
【００２２】
図２（ｃ）に示す様に、埋め込み材２２０１の成膜が終了した時点における、第１部分２２１の体積をＶ１Ａ、第２部分２２２の体積をＶ２Ａとする。そして、撮像領域１０の全体を対象とした、単位面積当たりの第１部分２２１の量を表す指標として、Ｄ１Ａ＝Ｖ１Ａ／Ｓ１を定義する。同様に、周辺領域２０の全体を対象とした、単位面積当たりの第２部分２２２の量を表す指標として、Ｄ２Ａ＝Ｖ２Ａ／Ｓ２を定義する。指標Ｄ１Ａ，Ｄ２Ａは、第１部分２２１あるいは第２部分２２２の表面の基準高さＨＳからの平均高さに対応する。
【００２３】
ここで、一般的な堆積法による埋め込み材の成膜方法では、撮像領域１０の上方と周辺領域２０の上方とでは、単位面積あたりに同じ密度で埋め込み材が存在することになる。これらの埋め込み材の一部は開口２１６およびダミー開口内に位置する。周辺部２０２の全体に渡って導光部２０１と同じ深さ、同じ径、同じ間隔でダミー開口を形成することは非現実的である。そのため、通常、開口２１６の体積の総和を面積Ｓ１で割った値がダミー開口の体積の総和を面積Ｓ２で割った値を上回る。このことを勘案すると、Ｄ１Ａ＜Ｄ２Ａが成り立ちうる。つまり、埋め込み材２２０１では、基準高さＨＳを基準として第２部分２２２の表面の平均高さは第１部分２２１の表面の平均高さよりも高くなる。
【００２４】
次に、埋め込み材２２０１を加工して、少なくとも第２部分２２２の一部を除去する（図２（ｄ））。この加工としては、エッチング処理を好適に採用することができる。この加工は、エッチング処理以外に、研磨処理やリフロー処理を含みうる。エッチング処理は第１部分２２１をマスクにより保護した状態で行うことができるが、エッチング処理にともなって第１部分２２１の一部をも除去してもよい。図２（ｄ）に示す様に、この埋め込み材２２０１のエッチング処理が終了して、加工された埋め込み材２２０２が形成された時点における、第１部分２２１の体積をＶ１Ｂ、第２部分２２２の体積をＶ２Ｂとする。そして、撮像領域１０の全体を対象とした、単位面積当たりの第１部分２２１の量を表す指標として、Ｄ１Ｂ＝Ｖ１Ｂ／Ｓ１を定義する。同様に、周辺領域２０の全体を対象とした、単位面積当たりの第２部分２２２の量を表す指標として、Ｄ２Ｂ＝Ｖ２Ｂ／Ｓ２を定義する。指標Ｄ１Ｂ，Ｄ２Ｂは、基準高さＨＳに対する、第１部分２２１あるいは第２部分２２２の表面の平均高さに対応する。
【００２５】
このエッチング処理は、エッチング処理前の埋め込み材２２０１についてＤ１Ａ＜Ｄ２Ａの関係が成り立つのに対して、エッチング処理後の埋め込み材２２０２についてはＤ１Ｂ≧Ｄ２Ｂの関係が成り立つように行われる。つまり、埋め込み材２２０２では、基準高さに対して第２部分２２２の表面の平均高さは第１部分２２１の表面の平均高さ以下になる。当然、Ｄ１Ａ≧Ｄ１Ｂ、Ｄ２Ａ＞Ｄ２Ｂの関係が成り立つ。エッチング後の埋め込み材２２０２がＤ１Ｂ≧Ｄ２Ｂ≧Ｄ１Ｂ／２の関係にあることが好ましい。
【００２６】
次に、埋め込み材２２０２に研磨処理を施して、第１部分２２１および第２部分２２２を除去する（図２（ｅ））。研磨処理は化学機械研磨処理（ＣＭＰ処理）を用いることができるが機械研磨であってもよい。埋め込み材２２０２からの第１部分２２１の除去により、表面が基準高さＨＳに位置する埋め込み材２２０３が得られる。基準高さＨＳに達した時点で、本例では第３部分２２３の内、開口２１６の外側に位置する部分が残っている。一方、第４部分２２４の少なくとも一部が除去される。周辺部２０２の上面と、第３部分２２３の開口２１６の外側に位置する部分の上面の段差ＨＤはＨＳ−Ｔで表すことが出来る。Ｄ１Ｂ＞Ｄ２Ｂ≧Ｄ１Ｂ／２を満たす場合には、この時、図２（ｅ）のようにベース膜２１０の周辺部２０２が露出しうる。第１部分２２１と第２部分２２２とでは、単位面積当たりの埋め込み材の量が多い方が、研磨処理による研磨速度が低いため、第２部分２２２が速く除去されうる。
【００２７】
さらに、埋め込み材２２０３に研磨処理を施して、第３部分２２３の一部を除去する。これによってベース膜２１０の導光部２０１の上面を露出させる。以上の様に、ベース膜２１０の導光部２０１と周辺部２０２が共に露出する。このようにして、互いに独立した複数の導光部材２２０を撮像領域１０の上方に形成することができる（図２（ｆ））。
【００２８】
なお、Ｄ１Ｂ≧Ｄ２Ｂを満たす場合、周辺部２０２が導光部２０１よりも先に露出する傾向にあるが、Ｄ１Ｂ＝Ｄ２Ｂとすると、ベース膜２１０の導光部２０１と周辺部２０２が同時に露出する場合もある。Ｄ１Ｂ＞Ｄ２Ｂであってもベース膜２１０の導光部２０１と周辺部２０２が同時に露出する場合もある。本例ではベース膜２１０の周辺部２０２の一部が除去されているが、この部分は除去されなくてもよい。
【００２９】
図３（ａ）〜図３（ｆ）を用いて、図２（ａ）〜図２（ｆ）で示した導光構造２００の形成方法とは別の形成方法について、説明する。図３（ａ）〜図３（ｆ）は図２（ａ）〜図２（ｆ）とは対応しており、図３（ａ）は図２（ａ）と、図３（ｂ）は図２（ｂ）と、図３（ｃ）は図２（ｃ）と、それぞれ同じであるから説明を省略する。
【００３０】
図３（ｄ）は、図２（ｄ）と同様に埋め込み材２２０１にエッチング処理を施して、少なくとも第２部分２２２の一部を除去するエッチング処理を行っている。しかし、図３（ｄ）では、図２（ｄ）の場合よりも第２部分２２２の除去量が少ない。図３（ｄ）では、加工された埋め込み材２２０２にＤ１Ｂ＜Ｄ２Ｂ＜Ｄ２Ａの関係が成り立っている。埋め込み材２２０２に研磨処理を施して、第１部分２２１および第２部分２２２を除去する。第３部分２２４が除去され、本例では、導光部２０１が露出している。第１部分２２１と第２部分２２２とでは、単位面積当たりの埋め込み材の量が多い方が研磨処理による研磨速度が低いため、第１部分２２１が速く除去されるのである。Ｓ１＜Ｓ２の場合には、この傾向が顕著になる。
【００３１】
そして、埋め込み材２２０３に研磨処理を施して、第２部分２２２および第４部分２２４を除去する。この埋め込み材２２０３に対して研磨処理を施す時点で、ベース膜２１０の導光部２０１が露出しているため、第２部分２２２および第４部分２２４を除去すると開口２１６内の第３部分２２３やベース膜２１０の導光部２０１までもが研磨処理に晒される。そのため、導光部材２２０の長さにばらつきが生じ得る。このようなばらつきは、導光部材２２０ごとの光の干渉の度合いが異なり、画面内に色むらを生じ得る。
【００３２】
上述したように、指標Ｄ１Ｂを指標Ｄ２Ｂより大きくした状態で研磨処理を行うことで導光部材２２０のばらつきを低減できる。また、ベース膜２１０の導光部２０１を周辺部２０２と同時に露出させる、または周辺部２０２よりも後に露出させることで導光部材２２０のばらつきを低減できる。上述したように、ダミー開口のみではＤ１Ｂ≧Ｄ２Ｂを成立させることは困難であるため、第２部分２２２のエッチング処理を行うことが望ましい。
【実施例】
【００３３】
次に、図４と図５を用いて、撮像装置１の具体的な製造方法の実施例を説明する。図４（ａ）〜図４（ｃ）、図５（ｄ）〜図５（ｆ）は、各工程における、撮像装置１の断面模式図である。
【００３４】
撮像装置１は半導体基板１００を有する。半導体基板１００は、半導体装置である撮像装置１を構成する部材のうち半導体の部分である。例えば、半導体基板は、半導体ウエハに対して周知の半導体製造プロセスにより不純物領域が形成されたものを含む。半導体基板としては、例えばシリコンが挙げられ、単結晶基板や単結晶基体上にエピタキシャル層を形成した基板、ＳＯＩ基板など周知の半導体基板を用いることができる。半導体基板と絶縁体もしくは導電体との界面が半導体基板１００の表面１００１である。例えば、絶縁体としては半導体基板１００上に半導体基板１００と接して配された熱酸化シリコン膜などである。
【００３５】
本実施例において、半導体基板１００にＰ型半導体領域、Ｎ型半導体領域が配される。本実施例では、表面１００１は半導体基板１００と半導体基板１００に積層された熱酸化膜（不図示）との界面である。半導体基板１００は複数の画素が配された撮像領域１０、及び画素からの電気信号を処理する信号処理回路が配された周辺領域２０を有する。本実施例では、周辺領域２０の面積Ｓ２の面積が撮像領域１０の面積Ｓ１の１．５倍以上である。
【００３６】
＜工程ａ＞  図４（ａ）に示される工程ａにおいては、半導体基板１００の上にベース膜２１０を形成する。以下、具体的に説明する。
【００３７】
半導体基板１００内にＰ型半導体領域、Ｎ型半導体領域を形成し、半導体基板１００の上にゲート絶縁膜、ゲート電極、配線を形成する。撮像領域１０には、光電変換部１０１、転送ゲート１０２、浮遊拡散領域１０６、増幅トランジスタ１０３、不図示のリセットトランジスタが形成される。光電変換部１０１は例えばフォトダイオードである。光電変換部１０１は半導体基板１００に配されたＮ型半導体領域を含む。光電変換によって発生した信号電荷としての電子が、電子を多数キャリアとする光電変換部１０１のＮ型半導体領域に収集される。浮遊拡散領域１０６はＮ型半導体領域である。光電変換部１０１で発生した電子は浮遊拡散領域１０６に転送される。浮遊拡散領域１０６は増幅部の入力ノードに電気的に接続される。本実施例では、浮遊拡散領域１０６は増幅トランジスタ１０３のゲート電極にプラグ１１０を介して電気的に接続される。半導体基板１００の周辺領域２０には、周辺トランジスタ用の拡散領域１０８が形成される。周辺トランジスタ用の拡散領域１０８には、信号処理回路を構成する周辺トランジスタのソース・ドレイン領域が形成される。また、半導体基板１００には、素子分離部１０９が形成されてもよい。素子分離部１０９は画素トランジスタ、または周辺トランジスタを他の素子と電気的に分離する。素子分離部１０９は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）であり、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）なども適用できる。
【００３８】
さらに、この工程では、半導体基板１００上に第１保護層２１１１、第２保護層２１１２を形成する。例えば、第１保護層２１１１は窒化シリコン層であり、第２保護層２１１２は酸化シリコン層である。また、第１保護層２１１１と半導体基板１００との間には、さらに酸化シリコン層および／または窒化シリコン層が設けられていてもよい。第１保護層２１１１、第２保護層２１１２は、後の工程で光電変換部１０１に与えられるダメージを低減する機能を有していてもよい。あるいは、第１保護層２１１１、第２保護層２１１２が反射防止の機能を有していてもよい。あるいは、シリサイド工程における金属の汚染を防止する機能を有していてもよい。第２保護層２１１２に対して半導体基板１００とは反対側に第３保護層２１１３を形成する。第３保護層２１１３は半導体基板１００の全面に成膜された窒化シリコン膜を、光電変換部１０１ごとにパターニングすることで形成される。第３保護層２１１３の面積は、その後に形成される開口２１６の底面積より大きいことが好ましい。なお、第１保護層２１１１と第２保護層２１１２、第３保護層２１１３の少なくともいずれかを省略してもよい。周辺領域２０の上には周辺保護層２１２を形成する。
【００３９】
さらに、半導体基板１００に近いほうから順に、複数の層間絶縁層２１３１、２１３２、２１３３、２１３４、２１３５を順次形成する。層間絶縁層２１３１〜２１３５は、例えば酸化シリコン層である。層間絶縁層２１３１〜２１３５が導光構造２００において、導光部材２２０を囲む低屈折率層としてとして機能しうる。
【００４０】
この過程でコンタクトプラグ３００、第１配線層３０１及び第２配線層３０２を形成する。層間絶縁層２１３１にコンタクトホールを形成後、コンタクトプラグ３００を形成する。本実施例ではコンタクトプラグ３００の材料はタングステンである。次いで層間絶縁層２１３２、第１配線層３０１、層間絶縁層２１３３、層間絶縁層２１３４、第２配線層３０２の順で形成する。本実施例では第１配線層３０１及び第２配線層３０２の材料は銅であり、シングルダマシン法によって第１配線層３０１が、デュアルダマシン法によって第２配線層３０２が形成される。配線層の材料にアルミニウムを用いれば、公知のエッチングプロセスを用いて配線を形成することもできる。層間絶縁層２１３１〜２１３５の間には拡散防止層あるいはエッチングストップ層として機能する複数の窒化シリコン層２１４が設けられる。この窒化シリコン層は、導光部材２２０に対する等屈折率層あるいは高屈折率層であるが、低屈折率層に比べて十分薄く形成される。なお、拡散防止層あるいはエッチングストップ層としての窒化シリコン層は、炭化シリコン層などでも代用できる。各層には必要に応じて、ＣＭＰ法などによって平坦化処理が施される。
【００４１】
次いで、層間絶縁層２１３５の上に基準層２１５を形成する。基準層２１５の材料は、後の工程で配する開口２１６の埋め込み材よりも、研磨処理における研磨速度が低いものを用いることが好ましい。そのような基準層２１５の材料としては、研磨処理においてシリカスラリーを用いたＣＭＰ処理を行う場合には、炭素を含有する酸化シリコンまたは炭素を含有する窒化シリコンが好適である。基準層２１５として酸化シリコン層、窒化シリコン層、炭化シリコン層を用いることもできる。これによって、基準層２１５を最上層とする多層膜である、ベース膜２１０が形成される。基準層２１５が多層膜の最上層であって、ベース膜２１０の上面を成すことが望ましいが、必ずしも最上層でなくてもよい。保護層２１１１から基準層２１５までを含むベース膜２１０の厚みがＴで表される。
【００４２】
＜工程ｂ＞  図４（ｂ）に示される工程ｂにおいては、ベース膜２１０の導光部２０１にベース膜２１０の上面から複数の開口２１６を形成する。開口２１６は複数の光電変換部１０１と重なった位置に形成される。まず、不図示のエッチング用のマスクパターンをベース膜２１０に対して半導体基板１００とは反対側に積層する。エッチング用のマスクパターンは開口２１６に対応する開口を有する。エッチング用のマスクパターンは、例えばフォトリソグラフィ技術によってパターニングされたフォトレジストである。続いて、エッチング用のマスクパターンをマスクとして、少なくとも基準層２１５を、さらには複数の層間絶縁層２１３１〜２１３５及び複数の拡散防止層２１４をエッチングする。これによって、開口２１６が形成される。条件の異なる複数回のエッチングによって、開口２１６を形成するようにしてもよい。エッチングの後に、エッチング用のマスクパターンを除去してもよい。第３保護層２１１３が配された場合には、図１（ｃ）の工程において、第３保護層２１１３が露出するまでエッチングが行われることが好ましい。第３保護層２１１３は、その上層である層間絶縁層２１３１のエッチング処理におけるエッチング速度が、層間絶縁層２１３１のエッチング速度よりも低いことが好ましい。層間絶縁層２１３１が酸化シリコン層である場合は、第３保護層２１１３は窒化シリコン層、あるいは酸窒化シリコン層であればよい。また、条件の異なる複数回のエッチングによって、第３保護層２１１３が露出するようにしてもよい。
【００４３】
開口２１６の断面形状については、開口２１６が層間絶縁層２１３１〜２１３５のすべてを貫通している必要はない。層間絶縁層２１３５、２１３４、２１３３、２１３２が開口２１６の側面を構成し、層間絶縁層２１３１が開口２１６の底面を構成するようにしてもよい。開口２１６の平面形状については、開口２１６の境界が円形や多角形等の閉じたループである。あるいは、開口２１６の平面形状が、複数の光電変換部１０１にわたって延在する溝のような形状であってもよい。つまり、表面１００１に平行な平面においてベース膜２１０の配されていない領域が、ベース膜２１０が配された領域に囲まれている、あるいは挟まれているときに、ベース膜２１０は開口２１６を有するという。
【００４４】
平面における開口２１６の位置について、開口２１６の少なくとも一部が光電変換部１０１と平面的に重なって配される。すなわち、開口２１６及び光電変換部１０１を同一の平面に投写した時に、当該同一の平面に開口２１６及び光電変換部１０１の両方が投写された領域が存在する。開口２１６および光電変換部１０１の配列周期は例えば２μｍ以下である。
【００４５】
本実施例においては、光電変換部１０１と重なった領域に開口２１６が形成され、周辺領域２０には開口２１６が形成されない。しかし、周辺領域２０に開口が形成されてもよい。この開口は、撮像に寄与する光を導光しないため、ダミー開口となる。その場合には、導光部２０１に形成される開口２１６の密度が、周辺部２０２に形成されるダミー開口の密度よりも高くてよい。開口２１６の密度は、単位面積あたりに配された開口２１６あるいはダミー開口の数によって決めることができる。あるいは、開口２１６の密度は、開口２１６の占める面積の割合によって決めることができる。
【００４６】
＜工程ｃ＞  図４（ｃ）に示される工程ｃにおいては、ベース膜２１０の上に、複数の開口２１６を埋める埋め込み材２２０１を成膜する。埋め込み材２２０１は導光部２０１と周辺部２０２を覆う。埋め込み材２２０１の形成は、ＣＶＤ法やスパッタ法などによって埋め込み材料を堆積することによって行うことができる。スピンコートなどの塗布法によって有機材料からなる埋め込み材２２０１を形成することもできる。また、複数の工程で、埋め込み材２２０１を形成してもよく、複数の材料を用いて埋め込み材２２０１を形成してもよい。例えば、先の工程では、下地との密着性が高くなるような条件および／または材料で埋め込み材２２０１を形成し、後の工程では、開口２１６内部の埋め込み性が高くなるような条件および／または材料で埋め込み材２２０１を形成することができる。また、工程ｃで、第３保護層２１１３が露出するまで第１層間絶縁層２１３１がエッチングされた場合には、埋め込み材２２０１が第３保護層２１１３に接し得る。
【００４７】
埋め込み材２２０１の材料は、ベース膜２１０の少なくとも１層、例えば、層間絶縁層２１３１〜２１３５の屈折率よりも高い材料であればよい。層間絶縁層２１３１〜２１３５が屈折率が１．４〜１．６である酸化シリコン層である場合は、埋め込み材２２０１の材料としては、屈折率が１．７〜２．３である窒化シリコン層が挙げられる。埋め込み材２１０１は無機材料に限らず、有機材料であってもよい。無機粒子が分散された有機材料でもよい。なお、各材料の屈折率は、不純物の種類や含有量、組成比、膜密度を調整することで適宜設定できる。また窒化シリコンの水素含有量を多くすることで水素供給効果による基板のダングリングボンドを終端することができる。これによって、白傷などのノイズを低減することが可能となる。埋め込み材２２０１の材料については、屈折率差などの光学特性と製造の容易さを考慮して適宜選定することができる。
【００４８】
ここで、複数の層間絶縁層２１３１〜２１３５と開口２１６に配された埋め込み材２２０１との位置関係について説明する。ある平面において埋め込み材２２０１が配された領域が複数の層間絶縁層２１３１〜２１３５の配された領域に囲まれている、あるいは挟まれている。言い換えると、光電変換部１０１と開口２１６に配された埋め込み材２２０１とが並ぶ方向と交差する方向に沿って、複数の層間絶縁層２１３１〜２１３５の第１部分、第１部分とは異なる第２部分、及び開口２１６に配された埋め込み材２２０１が並んでいる。光電変換部１０１と開口２１６に配された埋め込み材２２０１とが並ぶ方向と交差する方向は例えば半導体基板１００の表面１００１と平行な方向である。
【００４９】
半導体基板１００上の光電変換部１０１に重なる位置に埋め込み材２２０１が配される。埋め込み材２２０１の周囲には複数の層間絶縁層２１３１〜２１３５が配される。埋め込み材２２０１を形成する材料の屈折率は、複数の層間絶縁層２１３１〜２１３５の屈折率より高いことが好ましい。このような屈折率の関係によって、埋め込み材２２０１に入射した光のうち、複数の層間絶縁層２１３１〜２１３５に漏れ出す光の量を低減することができる。そのため、埋め込み材２２０１の少なくとも一部が光電変換部１０１と重なって配されれば、光電変換部１０１に入射する光の量を増やすことができる。
【００５０】
埋め込み材２２０１の屈折率が複数の層間絶縁層２１３１〜２１３５より高い必要はない。埋め込み材２２０１に入射した光が周囲のベース膜２１０に漏れ出にくい構成であれば、埋め込み材２２０１は導光構造２００の導光部材２２０として機能する。例えば開口２１６の側壁に光反射膜を形成することができる。また、開口２１６の側壁に埋め込み材２２０１よりも低屈折率の低屈折率膜を形成し、埋め込み材２２０１と低屈折率膜との界面での全反射を用いて導光する構造としてもよい。また、開口２１６に配された埋め込み材２２０１と複数の層間絶縁層２１３１〜２１３５との間に真空空間または気体が存在する隙間があってもよい。この隙間は上述した低屈折率膜と同様に低屈折率領域として機能する。このように、埋め込み材２２０１とベース膜２１０の低屈折率層との界面での全反射を利用しない場合には、埋め込み材２２０１を構成する材料の屈折率とベース膜２１０を構成する材料の屈折率は、どのような高低関係になっていてもよい。
【００５１】
本例では基準高さを、基準層２１５の上面を含む平面に設定している。つまり、基準高さＨはベース膜２１０の厚みＴと一致する。埋め込み材２２０１は導光部２０１の基準層２１５の上に位置する第１部分２２１と、周辺部２０２の基準層２１５の上に位置する第２部分２２２と、開口２１６内に位置する第３部分２２３とを含む。第１部分２２１は基準層２１５に接する。第１部分２２１は、埋め込み材２２０１の一部であって第３部分２２３の上に位置する部分をさらに含む。なお、周辺部２０２にダミー開口を設ける場合には、埋め込み材２２０１は図２（ｃ）で説明した第４部分を有しうる。
【００５２】
撮像領域１０の総面積をＳ１、撮像領域１０における基準層２１５よりも上方に配置された埋め込み材２２０１の総体積Ｖ１Ａとする。周辺領域２０の総面積をＳ２、周辺領域２０における基準層２１５よりも上方に配置された埋め込み材２２０１の総体積Ｖ２Ａとする。本例では、開口２１６と同形状のダミー開口（不図示）が遮光画素部に形成されているが、他の周辺回路部には設けられていない。そのため、Ｖ１Ａ／Ｓ１＜Ｖ２Ａ／Ｓ２となるように埋め込み材２２０１が成膜される。
【００５３】
基準層２１５の上方に配置された埋め込み材の体積の測定方法の例について説明する。第１部分２２１については、断面観察を行って埋め込み材の形状を分析し、その形状から体積を計算する。複数の断面において形状を分析すると精度が高くなるため好ましい。周辺領域２０に配置された部分については、分光エリプソメトリーにより埋め込み材の平坦部の厚みを測定することで計算が可能である。これに限定されることなく、各開口２１６およびダミー開口の体積の総和の差を第１部分２２１と第２部分２２２の体積の差と見做すこともできる。開口２１６の体積は、開口２１６の径と深さの積で近似できる。周辺領域２０の面積Ｓ２については、チップ面積をＳとして、Ｓ２＝Ｓ−Ｓ１で規定される。
【００５４】
＜工程ｄ＞  図５（ｄ）に示される工程ｄにおいては、埋め込み材２２０１の、周辺部２０２の上に位置する部分をエッチング処理により除去する。エッチング処理にはプラズマエッチングなどのドライエッチングが好適であるが、ウェットエッチングを用いることもできる。まず、不図示のエッチングマスクを埋め込み材２２０１に積層する。エッチングマスクは、例えば第１部分２２１の少なくとも一部を覆い、第２部分２２２の少なくとも一部を覆わないようなパターンを有する。次にこのエッチングマスクを用いて、埋め込み材２２０１の第２部分２２１の少なくとも一部をエッチングによって除去する。埋め込み材２２０１の除去の対象となる部分について、平面で見たときの観点と深さ方向で見たときの観点から説明する。
【００５５】
平面的には、第２部分２２１のうち少なくとも一部が除去される。第２部分２２２の半分以上の範囲（周辺領域２０の面積をＳ２として、Ｓ２／２以上の面積）において、第２部分２２２がエッチング処理に晒されることが好ましい。第２部分２２２の全体をエッチング処理に晒すことが好ましい。本例では、埋め込み材２２０１のうち、周辺領域２０に配されたすべての部分をエッチングしている。言い換えると、周辺領域２０にはエッチングマスクが配されていない。このように、エッチングする部分の面積が大きいことが好ましい。しかし、周辺領域２０に配された部分のうち一部のみをエッチングしてもよい。なお、この工程において、撮像領域１０に配された埋め込み材２２０１の一部を除去してもかまわない。
【００５６】
撮像領域１０の総面積をＳ１、撮像領域１０における基準層２１５よりも上方に配置された埋め込み材２２０２の総体積Ｖ１Ｂとする。周辺領域２０の総面積をＳ２、周辺領域２０における基準層２１５よりも上方に配置された埋め込み材２２０１の総体積Ｖ２Ｂとする。本例では、Ｖ１Ｂ／Ｓ１≧Ｖ２Ｂ／Ｓ２となるように埋め込み材２２０２がエッチング処理によって成形される。
【００５７】
＜工程ｅ＞  図５（ｅ）に示される工程ｅにおいては、埋め込み材２２０２に研磨処理を施して、周辺部２０２の上に位置する部分をエッチング処理により除去する。図５（ｅ）ではＶ１Ｂ／Ｓ１≧Ｖ２Ｂ／Ｓ２の状態で研磨処理を開始した後の、研磨処理の途中の段階を示している。周辺部２０２が露出しており、導光部２０１上に埋め込み材２２０３が残留している。導光部２０１が露出した状態で研磨処理を終了する。基準層２１５が露出した時点で研磨処理を終了するか、基準層２１５が露出した後であって基準層２１５が残留している状態で研磨処理を終了することが好ましいが、基準層２１５が除去されて層間絶縁層２１３５が露出した時点で研磨処理を終了することもできる。このようにして、撮像領域１０上に、複数の導光部材２２０が配列される。導光部材２２０の配列周期は例えば２μｍ以下である。
【００５８】
＜工程ｆ＞  図５（ｆ）に示される工程ｆにおいては、導光構造２００の上に適宜光学的構造物や化学的構造物、機械的構造物、電気的構造物を形成する。たとえば、図５（ｆ）に示した工程では、第１中間膜２３０、第３配線層３０３、及び層内レンズ２５０を形成する。その後は、カラーフィルタ、マイクロレンズ等が形成される。
【００５９】
図６は、エッチング処理における除去量と、研磨処理での段差の関係を示すグラフである。図６の縦軸は、ベース膜周辺部工程ｅの基準層２１５が露出してきた時点での、ベース膜２１０の周辺部２０２における埋め込み材２２０３およびベース膜２１０の表面（基準層２１５の表面）の高低差ＨＤを示している。本例において、高低差はＡＦＭで測定したものであるが、他の方法、例えば、断面ＳＥＭから測定する方法でも可能である。横軸は、エッチング処理後における、第１部分２２１と第２部分２２２との単位面積当たりの量の大小関係をＤ２Ｂ／Ｄ１Ｂとして示している。縦軸の値が０より大きい時は、図２（ｂ）に示すように、埋め込み材２２０３が基準層２１５よりも上に残っていることを示している。縦軸の値が０より小さい時は、図３（ｆ）に示すように、導光部２０１および導光部材２２０が周辺部２０２に対して窪んでいることを示している。図６から理解されるように、Ｄ２Ｂ／Ｄ１Ｂ＝１．０を境界として、Ｄ２Ｂ／Ｄ１Ｂ＜１．０では周辺部２０２が露出した時点で、導光部２０１の上に埋め込み材２２０３が残っている傾向を示す。なお、Ｄ２Ｂ／Ｄ１Ｂの有効数字は小数点１桁であって、Ｄ２Ｂ／Ｄ１Ｂが０．９５以上１．０５未満であれば、Ｄ２ＢとＤ１Ｂは等しいとみなすことができる。周辺部２０２の損傷は導光部２０１の損傷に比べて許容することが可能である。また、Ｄ２Ｂ／Ｄ１Ｂ≧０．５では実用上問題のない水準の高低差となっている。Ｄ２Ｂ／Ｄ１Ｂ≧０．７ではその後のカラーフィルタ等の形成を考慮しても、色むらなどが生じない、きわめて高い平坦性を確保できる。
【００６０】
一般的な撮像装置においては、半導体ウエハに複数の撮像装置１が形成される。各撮像装置１の周辺領域２０はスクライブ領域を介して隣接して配置される。図１（ａ）では、周辺領域２０を二点鎖線で区切っているが、撮像装置１の輪郭を示す実線と二点鎖線との間の領域は、半導体ウエハから複数の撮像装置１を得る際のスクライブ領域である。スクライブ領域に沿って半導体ウエハを分割（ダイシング）することで、複数の撮像装置１（チップ）を得ることができる。各撮像装置１の面積（チップ面積）はＳ１＋Ｓ２で表される。上述した、半導体ウエハの中央部と周辺部とで若干の違いはあるが、撮像領域１０と周辺領域２０およびそれに対応する導光部２０１、周辺部２０２、第１部分２２１、第２部分２２２などの関係は、各撮像装置１に割り当てられた範囲内で完結し得る。
【符号の説明】
【００６１】
１００  半導体基板
１０  撮像領域
１０１  光電変換部
２０  周辺領域
２１０  ベース膜
【図１】
2014036038.tif 000003
【図２】
2014036038.tif 000004
【図３】
2014036038.tif 000005
【図４】
2014036038.tif 000006
【図５】
2014036038.tif 000007
【図６】
2014036038.tif 000008