(57)【要約】【課題】ある特定の圧電デバイスにおいて例えば異なるサイズを有するような異なる種類のＩＣ素子を利用できるようにして、生産コストの低減等させること。【解決手段】圧電デバイス１００は、複数のＩＣ素子搭載パッド１１３および一対の圧電素子測定用パターン１１４が基板部１１１ａの下面に設けられた素子搭載用部材１１０と、複数のＩＣ素子搭載パッド１１３に金属バンプ１２２を介して搭載されたＩＣ素子１２０と、基板部１１１ａの上面に設けられており、ＩＣ素子１２０に電気的に接続された圧電素子１３０とを含んでいる。複数のＩＣ素子搭載パッド１１３は、絶縁層１６０で覆われており、絶縁層１６０の金属バンプ１２２が設けられた位置において絶縁層１６０が取り除かれている。【選択図】図２
2014057278.tif 000002
【特許請求の範囲】
【請求項１】
複数のＩＣ素子搭載パッドおよび一対の圧電素子測定用パターンが基板部の下面に設けられた素子搭載用部材と、
前記複数のＩＣ素子搭載パッドに金属バンプを介して搭載されたＩＣ素子と、
前記基板部の上面に設けられており、前記ＩＣ素子に電気的に接続された圧電素子とを備えており、
前記複数のＩＣ素子搭載パッドが絶縁層で覆われており、前記絶縁層の前記金属バンプが設けられた位置において前記絶縁層が取り除かれていることを特徴とする圧電デバイス。
【請求項２】
前記複数のＩＣ素子搭載パッド上の前記絶縁層の取り除かれている部分の形状は、多角形状であることを特徴とする請求項１記載の圧電デバイス。
【請求項３】
前記複数のＩＣ素子搭載パッドのそれぞれに前記絶縁層の取り除かれている部分が複数形成されていることを特徴とする請求項１記載の圧電デバイス。
【請求項４】
前記絶縁層が取り除かれている部分は、レーザ照射によって形成されていることを特徴とする請求項１に記載の圧電デバイス。
【請求項５】
基板部と、
該基板部の下面に設けられた複数のＩＣ素子搭載パッドおよび一対の圧電素子測定用パターンと、
前記基板部の上面に設けられた圧電素子の搭載領域と、
前記複数のＩＣ素子搭載パッドのそれぞれの表面を全体的に覆っている絶縁層とを備えていることを特徴とする素子搭載用部材。
【請求項６】
基板部と、該基板部の下面に設けられた複数のＩＣ素子搭載パッドおよび一対の圧電素子測定用パターンと、前記基板部の上面に設けられた圧電素子の搭載領域と、前記複数のＩＣ素子搭載パッドのそれぞれの表面を全体的に覆っている絶縁層とを含む素子搭載用部材を準備する工程と、
前記複数のＩＣ素子搭載パッドのそれぞれにおいて前記絶縁層を部分的に取り除く工程と、
前記絶縁層が取り除かれた部分においてＩＣ素子を前記ＩＣ素子搭載パッドに電気的に接続するように前記ＩＣ素子を実装する工程と、
前記素子搭載用部材に圧電素子を実装する工程とを有することを特徴とする圧電デバイスの製造方法。
【請求項７】
前記絶縁層は、レーザ照射によって部分的に取り除かれることを特徴とする請求項６記載の圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器等に用いられる圧電デバイスに関するものである。
【背景技術】
【０００２】
従来、携帯電話機などの電子機器には、基準信号源またはクロック信号源などの信号源が搭載されており、かかる信号源として、圧電素子及びＩＣ素子を有する圧電デバイスが知られている。
【０００３】
圧電デバイスは、素子搭載用部材と、素子搭載用部材に搭載された圧電素子およびＩＣ素子とを含んでいる。素子搭載用部材は、複数のＩＣ素子搭載パッドを有している。ＩＣ素子は、複数のＩＣ素子搭載パッドに電気的に接続されている。圧電素子は、素子搭載用部材に搭載されておりＩＣ素子に電気的に接続されている。
【０００４】
従来の圧電デバイスの複数のＩＣ素子搭載パッドおよび一対の圧電素子測定用パターンが配置された基板表面は、金属バンプが接続されたＩＣ素子搭載パッド部分と一対の圧電素子測定用パターンを残して絶縁層が形成されていた。絶縁層の形成は、金属バンプが接続されるＩＣ素子搭載パッド部分と一対の圧電素子測定用パターンの部分をマスキングしてスクリーン印刷などで形成されていた（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１６９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
生産コストの低減等を目的に、ある特定の圧電デバイスにおいて、例えば異なるサイズを有するような異なる種類のＩＣ素子を利用できるようにしたいという課題があった。また、異なるサイズを有するような異なる種類のＩＣ素子を利用する場合、マスキングによるスクリーン印刷方法では、ＩＣ素子搭載パッドの金属バンプの接続位置に合わせたマスクをそれぞれ準備する必要があり、部材コストの削減が困難だった。
【課題を解決するための手段】
【０００７】
本発明の一つの態様による圧電デバイスは、複数のＩＣ素子搭載パッドおよび一対の圧電素子測定用パターンが基板部の下面に設けられた素子搭載用部材と、複数のＩＣ素子搭載パッドに金属バンプを介して搭載されたＩＣ素子と、基板部の上面に設けられており、ＩＣ素子に電気的に接続された圧電素子とを含んでいる。複数のＩＣ素子搭載パッドは、絶縁層で覆われており、絶縁層の金属バンプが設けられた位置において絶縁層が取り除かれている。
【発明の効果】
【０００８】
本発明の一つの態様による圧電デバイスにおいては、ＩＣ素子搭載パッドに形成された絶縁層の金属バンプが設けられた位置において接続される部分において絶縁層が取り除かれていることから、ＩＣ素子搭載パッド上のあらゆる位置の金属バンプの接続部分でも対応でき、１つの素子搭載用部材で複数のＩＣ素子のサイズに対応できるので部材コストを削減できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態における圧電デバイスを示す縦断面図である。
【図２】図１に示された圧電デバイスにおいてＩＣ素子を取り外した状態を示す下面図である。
【図３】図１に示された圧電デバイスにおけるＩＣ素子を示す下面図である。
【図４】図２に示された圧電デバイスにおけるＩＣ素子の電気的な接続の例を示す下面図である。
【図５】図３に示されたＩＣ素子とは異なる種類のＩＣ素子を示す下面図である。
【図６】図５に示されたＩＣ素子を取り外した状態を示す圧電デバイスの下面図である。
【図７】図５に示されたＩＣ素子の電気的な接続の例を示す下面図である。
【図８】図２に示された圧電デバイスにおけるレーザ照射の前後の例を示す断面図である
【図９】本発明の圧電デバイスにおける変形例を示すＩＣ素子を取り外した状態を示す下面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の例示的な実施形態について図面を参照して説明する。
【００１１】
図１および図２に示されているように、本発明の実施形態における圧電デバイス１００は、素子搭載用部材１１０と、素子搭載用部材１１０に搭載されたＩＣ素子１２０と、素子搭載用部材１１０に搭載されておりＩＣ素子１２０に電気的に接続された圧電素子１３０とを含んでいる。なお、図１は、図４に示されている圧電デバイス１００のＡ―Ａにおける縦断面図を示している。
【００１２】
素子搭載用部材１１０は、基板部１１１ａと基板部１１１ａの下面に設けられた第１の枠部１１１ｂと基板部１１１ａの上面に設けられた第２の枠部１１１ｃとからなる絶縁基体１１１と、基板部１１１ａの下面に設けられた複数のＩＣ素子搭載パッド１１３および一対の圧電素子測定用パターン１１４と、第１の枠部１１１ｂの下面に設けられた複数の外部端子１１６とを含んでいる。ここで、素子搭載用部材１１０の下面の凹部を第１の凹部Ｋ１、上面の凹部を第２の凹部Ｋ２とする。なお、外部端子１１６は、符号１１６の後にアルファベットのａ〜ｄを付して１１６ａ〜１１６ｄとして示されている。複数の外部端子１１６ａ〜１１６ｄは、例えば、出力外部端子１１６ａ、接地外部端子１１６ｂ、制御外部端子１１６ｃおよび電源外部端子１１６ｄである。また、複数のＩＣ素子搭載パッド１１３は、図１に示されているように、絶縁層１６０で覆われており、金属バンプ１２２の接続される部分において絶縁層１６０が取り除かれている。なお、ここでは、絶縁層１６０の金属バンプ１２２の接続される部分において絶縁層１６０が取り除かれている箇所を絶縁層削除部分１６１という。
【００１３】
基板部１１１ａと第１の枠部１１１ｂと第２の枠部１１１ｃとは、例えば、アルミナセラミックスまたはガラス−セラミックス等のセラミック材料からなる。また、基板部１１１ａは、例えば、図１および図２に示されているように、矩形の平板状である。第１の枠部１１１ｂは、基板部１１１ａの下面の縁部に沿って設けられている。また、第２の枠部１１１ｃは、基板部１１１ａの上面の縁部に沿って設けられている。
【００１４】
複数のＩＣ素子搭載パッド１１３は、第１の凹部Ｋ１の底面に設けられている。なお、図２において、複数のＩＣ素子搭載パッド１１３は、符号１１３の後にアルファベットのａ〜ｆを付して１１３ａ〜１１３ｆとして示されている。複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆは、矩形状の第１の凹部Ｋ１の底面において第１の凹部Ｋ１の対向する２つの辺に沿って並んで設けられている。図２において、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆは、第１の凹部Ｋ１の上辺および下辺に沿って並んで配置されている。
【００１５】
複数のＩＣ素子搭載パッド１１３は、第１のＩＣ素子搭載パッド１１３ａおよび１１３ｂと、第２のＩＣ素子搭載パッド１１３ｃ〜１１３ｆを含んでいる。第１のＩＣ素子搭載パッド１１３ａおよび１１３ｂは、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆの並び方向の中央部に配置されている。また、第２のＩＣ素子搭載パッド１１３ｃ〜１１３ｆは、第１のＩＣ素子搭載パッド１１３ａおよび１１３ｂの横に配置されており、複数のＩＣ素子搭載パッド１１３の並び方向に延在している。ここで、複数のＩＣ素子搭載パッド１１３の並び方向とは、図２において、仮想のＸ軸方向であり、長方形状の圧電デバイス１００の長辺方向である。
【００１６】
複数のＩＣ素子搭載パッド１１３のそれぞれは、例えば、第１の入力パッド１１３ａ、第２の入力パッド１１３ｂ、出力パッド１１３ｃ、接地パッド１１３ｄ、制御パッド１１３ｅおよび電源パッド１１３ｆである。
【００１７】
以下、ＩＣ素子搭載パッド１１３ａおよび１１３ｂを、第１のＩＣ素子搭載パッド１１３ａおよび１１３ｂというか、または、第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂともいう。また、ＩＣ素子搭載パッド１１３ｃ〜１１３ｆを、第２のＩＣ素子搭載パッド１１３ｃ〜１１３ｆというか、または、出力パッド１１３ｃ、接地パッド１１３ｄ、制御パッド１１３ｅおよび電源パッド１１３ｆともいう。
【００１８】
第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂは、圧電素子測定用パターン１１４の一部の領域であり、圧電素子１３０に電気的に接続されており、ＩＣ素子１２０に入力される圧電素子１３０の出力信号が印加される。出力パッド１１３ｃは、ＩＣ素子１２０から出力された信号が印加され、出力外部端子１１６ａに電気的に接続されている。接地パッド１１３ｄは、接地外部端子１１６ｂに電気的に接続されており、接地電圧が印加される。制御パッド１１３ｅは、制御外部端子１１６ｃに電気的に接続されており、ＩＣ素子１２０の出力状態を制御するための信号（すなわち、制御信号）が印加される。電源パッド１１３ｆは、電源外部端子１１６ｄに電気的に接続されており、電源電圧が印加される。
【００１９】
一対の圧電素子測定用パターン１１４は、複数のＩＣ素子搭載パッド１１３の並び方向に沿って配置されており、複数のＩＣ素子搭載パッド１１３に挟まれるように設けられている。一対の圧電素子測定用パターン１１４は、上述のように第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂを有している。一対の圧電素子測定用パターン１１４は、圧電素子１３０の出力信号を測定するための端子である。
【００２０】
ＩＣ素子１２０は、第１の凹部Ｋ１内に設けられており、半田等の金属バンプ１２２によって素子搭載用部材１１０の複数のＩＣ素子搭載パッド１１３に電気的に接続されている。ＩＣ素子１２０は、例えば、一般的に２５２０サイズ（すなわち、長辺寸法が２．５ｍｍ、短辺寸法が２．０ｍｍ）の圧電デバイスに用いられるものである。図３に示されているように、ＩＣ素子１２０は、複数の電極１２１を有している。図３において、複数の電極１２１は、ＩＣ素子１２０の一部を透過した状態で破線によって示されている。図３において、複数の電極１２１は、符号１２１の後にアルファベットのａ〜ｆを付して１２１ａ〜１２１ｆとして示されている。複数の電極１２１ａ〜１２１ｆは、ＩＣ素子１２０の長辺に沿って設けられている。
【００２１】
ここで、複数の電極１２１ａ〜１２１ｆの例について説明する。複数の電極１２１は、例えば、第１の入力電極１２１ａ、第２の入力電極１２１ｂ、出力電極１２１ｃ、接地電極１２１ｄ、制御電極１２１ｅおよび電源電極１２１ｆである。
【００２２】
第１の入力電極１２１ａおよび第２の入力電極１２１ｂは、第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂを介して圧電素子１３０に電気的に接続されている。出力電極１２１ｃは、金属バンプ１２２を介して出力パッド１１３ｃに電気的に接続されており、出力信号が出力される。接地電極１２１ｄは、金属バンプ１２２を介して接地パッド１１３ｄに電気的に接続されており、接地電圧が印加される。制御電極１２１ｅは、制御パッド１１３ｅに電気的に接続されており、出力電極１２１ｃからの信号の出力状態を制御するための信号が入力される。電源電極１２１ｆは、電源パッド１１３ｆに電気的に接続されており、電源電圧が印加される。
【００２３】
圧電素子１３０は、第２の凹部Ｋ２内に設けられており、第１および第２の入力パッド１１３ａおよび１１３ｂを介してＩＣ素子１２０の第１の入力電極１２１ａおよび第２の入力電極１２１ｂに電気的に接続されている。圧電素子１３０は、所定の結晶軸でカットされた圧電素板と、圧電素板に形成された接続用電極および励振用電極とを含んでいる。圧電素子１３０は、接続用電極および励振用電極を介して外部からの変動電圧が圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。なお、圧電素板としては、例えばＡＴカットの水晶が用いられる。また、圧電素子１３０が収容されている素子搭載用部材１１０の第２の凹部Ｋ２は、蓋部材１４０によって気密封止されている。
【００２４】
絶縁層１６０は、例えば、樹脂層等から構成されている。樹脂層は、例えば、ボリイミドまたはシリコーン等で形成されている。絶縁層１６０は、図２および図６に示されているように、圧電素子測定用パターン１１４の一部の領域と複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上に設けられている。また、絶縁層１１６は、例えば、圧電素子測定用パターン１１４の一部の領域と複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆを露出させるマスク治具を用いてスクリーン印刷により形成される。
【００２５】
ここで、本実施形態の圧電デバイス１００におけるＩＣ素子１２０の搭載例と複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上の絶縁層１６０の削除について、図４を参照して説明する。
【００２６】
ＩＣ素子１２０は、その長辺が第１の凹部Ｋ１の長辺に沿ってその短辺が第１の凹部Ｋ１の短辺に沿うように第１の凹部Ｋ１に設けられている。ＩＣ素子１２０は、上述のように例えば一般的に２５２０サイズの圧電デバイスに用いられるような比較的大きいものである。したがって、ＩＣ素子１２０の出力電極１２１ｃ、接地電極１２１ｄ、制御電極１２１ｅおよび電源電極１２１ｆは、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆの並び方向に延在している出力パッド１１３ｃ、接地パッド１１３ｄ、制御パッド１１３ｅおよび電源パッド１１３ｆにおいて、第１の凹部Ｋ１の短辺に近い領域に位置している。この場合の複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上の絶縁層１６０は、図２、図３に示されているように、レーザによりＩＣ素子１２０の金属バンプ１２２に接続される電極１２１の位置に対応する部分に絶縁層削除部分１６１が形成される。このように、本実施形態における圧電デバイス１００のレーザによる絶縁層１６０の削除は、例えば、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆにレーザを照射して、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上の絶縁層１６０をカットすることで形成される。また、レーザとしては、例えば、ＹＶＯ４レーザ等が用いられる。
【００２７】
次に、ＩＣ素子１２０に替えて、ＩＣ素子１２０から一段階だけ小型化されたＩＣ素子１５０が搭載される例について、図５〜図７を参照して説明する。ＩＣ素子１５０は、例えば一般的に２０１６サイズ（すなわち、長辺寸法が２．０ｍｍ、短辺寸法が１．６ｍｍ）の圧電デバイスに用いられるものである。図５に示されているように、ＩＣ素子１５０は、複数の電極１５１を有している。図５において、複数の電極１５１は、ＩＣ素子１５０の一部を透過した状態で破線によって示されている。図５において、複数の電極１５１は、符号１５１の後にアルファベットのａ〜ｆを付して１５１ａ〜１５１ｆとして示されている。複数の電極１５１ａ〜１５１ｆは、ＩＣ素子１５０の短辺に沿って設けられている。
【００２８】
ここで、複数の電極１５１ａ〜１５１ｆの例について説明する。複数の電極１５１は、例えば、第１の入力電極１５１ａ、第２の入力電極１５１ｂ、出力電極１５１ｃ、接地電極１５１ｄ、制御電極１５１ｅおよび電源電極１５１ｆである。
【００２９】
第１の入力電極１５１ａおよび第２の入力電極１５１ｂは、第１の入力パッド１１３ａおよび第２の入力パッド１１３ｂを介して圧電素子１３０に電気的に接続される。出力電極１５１ｃは、出力パッド１１３ｃに電気的に接続される。接地電極１５１ｄは、接地パッド１１３ｄに電気的に接続され、接地電圧が印加される。制御電極１５１ｅは、制御パッド１１３ｅに電気的に接続され、出力電極１５１ｃからの信号の出力状態を制御するための信号が入力される。電源電極１５１ｆは、電源パッド１１３ｆに電気的に接続され、電源電圧が印加される。
【００３０】
図７に示されているように、ＩＣ素子１５０は、その短辺が第１の凹部Ｋ１の長辺に沿ってその長辺が第１の凹部Ｋ１の短辺に平行になるように第１の凹部Ｋ１に設けられている。ＩＣ素子１５０は、上述のように例えば一般的に２０１６サイズの圧電デバイス１００に用いられるような比較的小さいものである。したがって、ＩＣ素子１５０の出力電極１５１ｃ、接地電極１５１ｄ、制御電極１５１ｅおよび電源電極１５１ｆは、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆの並び方向に延在している出力パッド１１３ｃ、接地パッド１１３ｄ、制御パッド１１３ｅおよび電源パッド１１３ｆにおいて、第１のＩＣ素子実装パッド１１３ａおよび１１３ｂに近い領域に位置している。この場合の複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上の絶縁層１６０は、図５〜図７に示されているように、ＩＣ素子１５０の金属バンプ１２２に接続される電極１５１の位置に対応する部分にレーザにより絶縁層削除部分１６１が形成される。
【００３１】
なお、圧電デバイス１００は、３２２５サイズから２５２０サイズへ、そして２５２０サイズから２０１６サイズへと小型化されている。３２２５サイズとは、長辺寸法が３．２ｍｍであり、短辺寸法が２．５ｍｍであることを示している。また、２５２０サイズとは、長辺寸法が２．５ｍｍであり、短辺寸法が２．０ｍｍであることを示している。また、２０１６サイズとは、長辺寸法が２．０ｍｍであり、短辺寸法が１．６ｍｍであることを示している。
【００３２】
このように、圧電デバイス１００の小型化は、ある圧電デバイス１００の短辺寸法が一段階小型化された圧電デバイス１００の長辺寸法となるように進められている。したがって、図３および図４を参照して例示的に説明した２５２０サイズの圧電デバイスに用いられるＩＣ素子１２０の短辺寸法が、図５および図７を参照して例示的に説明した２０１６サイズの圧電デバイスに用いられるＩＣ素子１５０の長辺寸法に一致する。これにより、図４および図７に示されているように、同じ素子搭載用部材１１０が用いられた圧電デバイスにおいて、異なるサイズを有する異なる種類のＩＣ素子１２０および１５０を利用することが可能となる。
【００３３】
以上のように、本実施形態の圧電デバイス１００の小型化に対応するために、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆのうち第２のＩＣ素子搭載パッド１１３ｃ〜１１３ｆが、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆの並び方向に延在している。これにより、ある特定の圧電デバイス１００において、例えば異なるサイズを有するような異なる種類のＩＣ素子１２０および１５０を利用することができ、生産コストを低減させることができる。
【００３４】
また、本実施形態の圧電デバイス１００は、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上の絶縁層１６０の取り除かれている部分の形状が多角形状である。これにより、金属バンプ１２２の半田が、絶縁層削除部分１６１の多角形状の角部に拡がることで、半田の溶融状態を確認でき、金属バンプ１２２と複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆとの接合状態を確認することができる。
【００３５】
また、本実施形態の圧電デバイス１００は、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆのそれぞれに絶縁層１６０の取り除かれている部分が複数形成されている。これにより、１つの素子搭載部材１１０で、例えば、複数のＩＣ素子１２０および１５０のサイズに対応できる。
【００３６】
さらに、本実施形態の圧電デバイス１００の絶縁層１６０の取り除かれている部分は、レーザ照射によって形成されている。これにより、絶縁層削除部分１６１の形成は、複数のＩＣ素子搭載パッド１１３ａ〜１１３ｆ上のあらゆる位置の金属バンプ１２２の接続部分の場合でも対応できる。よって、本実施形態の圧電デバイス１００は、ＩＣ素子搭載パッド１１３上でレーザにより絶縁層１６０の絶縁層削除部分１６１の削除位置を変えることで、例えば、複数のＩＣ素子１２０または１５０のサイズに対応できるので部材コストを削減できる。
【００３７】
また、本発明の圧電デバイス１００の製造方法は、基板部１１１ａと、基板部１１１ａの下面に設けられた複数のＩＣ素子搭載パッド１１３および一対の圧電素子測定用パターン１１４と、基板部１１１ａの上面に設けられた圧電素子１３０の搭載領域と、複数のＩＣ素子搭載パッド１１３のそれぞれの表面を全体的に覆っている絶縁層とを含む素子搭載用部材１１０を準備する工程と、複数のＩＣ素子搭載パッド１１３のそれぞれにおいて絶縁層１６０を部分的に取り除く工程と、絶縁層１６０が取り除かれた部分においてＩＣ素子１２０をＩＣ素子搭載パッド１１３に電気的に接続するようにＩＣ素子１２０を実装する工程と、素子搭載用部材１１０に圧電素子１３０を実装する工程とを有している。よって、本発明の圧電デバイス１００の製造方法においては、複数のＩＣ素子搭載パッド１１３のそれぞれにおいて絶縁層１６０を部分的に取り除く工程を含むことから、ＩＣ素子１２０のサイズに応じて絶縁層１６０を取り除くことができる。これにより本発明の圧電デバイス１００の製造方法は、１つのサイズの素子搭載用部材１１０で、例えばＩＣ素子１２０およびＩＣ素子１５０の複数のサイズに対応できるので、圧電デバイス１００の生産性の向上が可能となる。
【００３８】
図８は、図２に示された圧電デバイスのレーザ照射の前後の例を示す断面図であり、複数のＩＣ素子搭載パッド１１３のそれぞれにおいて絶縁層１６０を部分的に取り除く工程の前後を示している。図８の上の図は、図２の○印で囲った部分のレーザを照射する前の断面図であり、下の図は、レーザを照射した後の断面図である。本発明の圧電デバイス１００の製造方法は、図２において、レーザを絶縁層削除部分１６１の右から左に連続的に照射し、上方から下方にレーザの照射範囲を変えて、絶縁層削除部分１６１の樹脂層を取り除くことにより、図８の下の図のようにメッキ層を露出させている。これは、樹脂層の吸収率が大きく、メッキ層の吸収率の小さいレーザを用いることで、樹脂層を取り除きメッキ層を露出させることができる。樹脂層の吸収率の大きい材料としては、例えば、ＹＶＯ４レーザ等がある。
【００３９】
また、本発明の圧電デバイス１００の製造方法において、絶縁層１６０は、レーザ照射によって部分的に取り除かれるので、ＩＣ素子搭載パッド１１３の金属バンプ１２２の接続位置に合わせたマスクをそれぞれ準備する必要がなく、圧電デバイス１００の部材コストの削減及び生産性の向上が可能となる。
【００４０】
なお、上述の実施形態においては、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述の実施形態において圧電デバイス１００の絶縁層１６０の塗布を複数のＩＣ搭載パッド１１３のそれぞれに形成しているが、これに限定することなく、例えば図９に示すように複数のＩＣ搭載パッド１１３の上段と下段に分けて絶縁層１６０を形成しても構わない。
【符号の説明】
【００４１】
１００・・・圧電デバイス
１１０・・・素子搭載用部材
１１１・・・絶縁基体
１１１ａ・・・基板部
１１１ｂ・・・第１の枠部
１１１ｃ・・・第２の枠部
１１３・・・ＩＣ素子搭載パッド
１１４・・・圧電素子測定用パターン
１１６・・・外部端子
１２０・・・ＩＣ素子
１２１・・・電極
１２２・・・金属バンプ
１３０・・・圧電素子
１４０・・・蓋部材
１５０・・・ＩＣ素子
１６０・・・絶縁層
１６１・・・絶縁層削除部分
Ｋ１・・・第１の凹部
Ｋ２・・・第２の凹部
【図１】
2014057278.tif 000003
【図２】
2014057278.tif 000004
【図３】
2014057278.tif 000005
【図４】
2014057278.tif 000006
【図５】
2014057278.tif 000007
【図６】
2014057278.tif 000008
【図７】
2014057278.tif 000009
【図８】
2014057278.tif 000010
【図９】
2014057278.tif 000011