(57)【要約】【課題】半導体デバイスを提供する。【解決手段】半導体デバイスは、アバランシェフォトダイオードユニットおよびサイリスタユニットを含む。アバランシェフォトダイオードユニットは、入射光を受光しトリガ電流を発生するように構成され、ワイドバンドギャップ半導体を含む。サイリスタユニットは、電気的導電状態へとトリガ電流によって起動されるように構成される。半導体デバイスおよび半導体デバイスを作成するための方法も、やはり提示する。【選択図】図１
2014057064.tif 000002
【特許請求の範囲】
【請求項１】
トリガ電流を発生するために入射光を受光するように構成され、ワイドバンドギャップ半導体を備えるアバランシェフォトダイオードユニットと、
前記トリガ電流を受け取り、電気的導電状態へと前記トリガ電流によって起動されるように構成されるサイリスタユニットと
を備えた、半導体デバイス。
【請求項２】
前記半導体デバイスが、前記ワイドバンドギャップ半導体を備える半導体ボディを含み、前記アバランシェフォトダイオードユニットおよび前記サイリスタユニットが、前記半導体ボディ上に一体として形成される、請求項１記載の半導体デバイス。
【請求項３】
前記サイリスタユニットが、第１のサイリスタおよび第２のサイリスタを備え、前記アバランシェフォトダイオードユニットならびに前記第１および前記第２のサイリスタが、ワイドバンドギャップ半導体ボディ上に一体として形成され、前記アバランシェフォトダイオードユニットが、前記トリガ電流を発生し、前記第２のサイリスタに前記トリガ電流を供給するように構成され、前記第２のサイリスタが、前記トリガ電流を受け取り、前記第１のサイリスタをトリガする第２のトリガ電流を発生するために前記トリガ電流を増幅するように構成される、請求項２記載の半導体デバイス。
【請求項４】
前記半導体ボディが、複数のドープしたワイドバンドギャップ半導体層を含み、前記ドープしたワイドバンドギャップ半導体層のうちの第２および第３の前記ドープしたワイドバンドギャップ半導体層が、前記ドープしたワイドバンドギャップ半導体層のうちの第１および第４の前記ドープしたワイドバンドギャップ半導体層の間に配置され、前記第１および前記第４のドープしたワイドバンドギャップ半導体層が、前記第２および前記第３のドープしたワイドバンドギャップ半導体層よりもさらに高濃度にドープされる、請求項２記載の半導体デバイス。
【請求項５】
前記第１および前記第３のドープしたワイドバンドギャップ半導体層が、ｐ型ドーパントでドープされ、前記第２および前記第４のドープしたワイドバンドギャップ半導体層が、ｎ型ドーパントでドープされる、請求項４記載の半導体デバイス。
【請求項６】
前記半導体ボディが、前記ワイドバンドギャップ半導体ボディ上に前記アバランシェフォトダイオードユニットおよび前記サイリスタユニットを空間的に画定するように、前記第１のドープしたワイドバンドギャップ層を貫通して下に向かって延びる分離スロットを画定する、請求項４記載の半導体デバイス。
【請求項７】
前記分離スロット内に少なくとも部分的に配置された誘電体層をさらに備えた、請求項６記載の半導体デバイス。
【請求項８】
前記分離スロットが、前記第２のドープしたワイドバンドギャップ半導体層中へと延びる、請求項６記載の半導体デバイス。
【請求項９】
カソードおよびアノードをさらに備え、前記カソードが、前記第４のドープしたワイドバンドギャップ半導体層に隣接して配置され、前記アノードが、前記第１のドープしたワイドバンドギャップ半導体層の少なくとも一部分に隣接して配置され、前記サイリスタユニットは、前記サイリスタユニットが電気的導電状態であるときに、前記アノードと前記カソードとの間の電気的接続をもたらすように構成される、請求項４記載の半導体デバイス。
【請求項１０】
ワイドバンドギャップ半導体材料が、炭化ケイ素を含む、請求項１記載の半導体デバイス。
【請求項１１】
前記ワイドバンドギャップ半導体材料が、窒化ガリウム、ガリウムリン、またはアルミニウムガリウムヒ素を含む、請求項１記載の半導体デバイス。
【請求項１２】
アバランシェフォトダイオードユニットおよびサイリスタユニットを備えたワイドバンドギャップ半導体ボディであって、前記アバランシェフォトダイオードユニットがトリガ電流を発生するために入射光を受光するように構成され、前記サイリスタユニットが前記トリガ電流を受け、電気的導電状態へと前記トリガ電流によって起動され、前記アバランシェフォトダイオードユニットおよび前記サイリスタユニットが前記ワイドバンドギャップ半導体ボディ上に一体として形成される、ワイドバンドギャップ半導体ボディと、
前記サイリスタユニットが前記電気的導電状態であるときに、電気的接続がアノードとカソードとの間にもたらされるように、前記ワイドバンドギャップ半導体ボディに導電結合されたアノードおよびカソードと
を備えた、半導体デバイス。
【請求項１３】
前記ワイドバンドギャップ半導体ボディが、複数のドープしたワイドバンドギャップ半導体層を含み、前記ドープしたワイドバンドギャップ半導体層のうちの第２および第３の前記ドープしたワイドバンドギャップ半導体層が、前記ドープしたワイドバンドギャップ半導体層のうちの第１および第４の前記ドープしたワイドバンドギャップ半導体層の間に配置され、前記第１および前記第４のドープしたワイドバンドギャップ半導体層が、前記第２および前記第３のドープしたワイドバンドギャップ半導体層よりもさらに高濃度にドープされる、請求項１２記載の半導体デバイス。
【請求項１４】
前記第１および前記第３のドープしたワイドバンドギャップ半導体層が、ｐドープ層であり、前記第２および前記第４のドープしたワイドバンドギャップ半導体層が、ｎドープ層であり、複数の半導体接合が、前記第１および前記第２のドープしたワイドバンドギャップ半導体層の間、前記第２および前記第３のドープしたワイドバンドギャップ半導体層の間、ならびに前記第３および前記第４のドープしたワイドバンドギャップ半導体層の間の界面のところに形成される、請求項１３記載の半導体デバイス。
【請求項１５】
前記カソードが、前記第４のドープしたワイドバンドギャップ半導体層の底部表面に隣接して配置され、前記アノードが、前記第１のドープしたワイドバンドギャップ半導体層の上側表面に隣接して配置される、請求項１３記載の半導体デバイス。
【請求項１６】
前記ワイドバンドギャップ半導体ボディが、前記ワイドバンドギャップ半導体ボディ上に前記アバランシェフォトダイオードユニットおよび前記サイリスタユニットを空間的に画定するように、前記第１のドープしたワイドバンドギャップ半導体層を貫通して下に向かって延びる分離スロットを画定する、請求項１３記載の半導体デバイス。
【請求項１７】
前記分離スロットが、前記第２のドープしたワイドバンドギャップ半導体層中へと延びる、請求項１６記載の半導体デバイス。
【請求項１８】
前記サイリスタユニットが、第１および第２のサイリスタを備え、前記アバランシェフォトダイオードユニットが、前記第２のサイリスタに前記トリガ電流を供給するように構成され、前記第２のサイリスタが、前記トリガ電流を受け取り、前記第１のサイリスタをトリガする第２のトリガ電流を発生するために前記トリガ電流を増幅するように構成される、請求項１２記載の半導体デバイス。
【請求項１９】
前記ワイドバンドギャップ半導体ボディが、炭化ケイ素を含む、請求項１２記載の半導体デバイス。
【請求項２０】
前記ワイドバンドギャップ半導体ボディが、窒化ガリウム、ガリウムリン、またはアルミニウムガリウムヒ素を含む、請求項１２記載の半導体デバイス。
【請求項２１】
半導体デバイスを作成するための方法であって、
ドープしたワイドバンドギャップ半導体層のうちの隣接する１つのものとは各々が反対にドープされた４つのドープしたワイドバンドギャップ半導体層を含むワイドバンドギャップ半導体ボディを用意するステップと、
前記ワイドバンドギャップ半導体ボディ上にアバランシェフォトダイオードユニットおよびサイリスタユニットを画定するステップと、
アノードおよびカソードを第１および第４のドープしたワイドバンドギャップ半導体層のうちのそれぞれ１つに導電結合するステップと
を含む方法。
【請求項２２】
前記第１および前記第３のドープしたワイドバンドギャップ半導体層が、ｐドープ層であり、前記第２および前記第４のドープしたワイドバンドギャップ半導体層が、ｎドープ層であり、前記第２および前記第３のドープしたワイドバンドギャップ半導体層が、前記第１および前記第４のドープしたワイドバンドギャップ半導体層の間に配置され、複数の半導体接合が、前記第１および前記第２のドープしたワイドバンドギャップ半導体層の間、前記第２および前記第３のドープしたワイドバンドギャップ半導体層の間、ならびに前記第３および前記第４のドープしたワイドバンドギャップ半導体層の間の界面のところに形成される、請求項２１記載の方法。
【請求項２３】
前記画定するステップが、前記アバランシェフォトダイオードユニットおよび前記サイリスタユニットを空間的に画定するように、前記第１のドープしたワイドバンドギャップ半導体層に沿って分離スロットを画定するステップをさらに含む、請求項２１記載の方法。
【請求項２４】
前記ワイドバンドギャップ半導体ボディが、炭化ケイ素を含む、請求項２１記載の方法。
【請求項２５】
前記ワイドバンドギャップ半導体ボディが、窒化ガリウム、ガリウムリン、またはアルミニウムガリウムヒ素を含む、請求項２１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体として半導体デバイスおよびその作成方法に関する。特に、本発明は、サイリスタデバイスを利用して光学的にトリガされる半導体デバイスおよびその作成方法に関する。
【背景技術】
【０００２】
シリコン制御整流器（ＳＣＲ）などのサイリスタデバイスは、一旦トリガされるとその早い応答時間、回生動作、およびその低抵抗のために、モータ制御装置、家庭電化製品、電力変換器、および調光装置などのさまざまな用途におけるスイッチングデバイスとして広く使用されてきている。典型的には、サイリスタデバイスは、大電流が高電圧で切り替えられることを許容する電力用半導体スイッチとして使用される。
【０００３】
通常は、サイリスタデバイスは、そのアノード端子およびカソード端子を順方向バイアスにしながら、そのゲート端子にトリガ電流を印加することによって電気的に導電性になるようにトリガされる。一旦トリガされると、サイリスタデバイスをオフにしないでゲートトリガ電流を止めることができる。サイリスタデバイスは、低インピーダンス電流経路になり、アノード端子とカソード端子との間を流れる電流が保持電流と呼ばれる最小値未満に減少するまで導電状態のままで留まる。あるいは、アノード端子およびカソード端子を、逆方向バイアスにしてサイリスタデバイスをオフにすることができる。
【０００４】
サイリスタデバイスのゲート端子を介してサイリスタデバイスをトリガするためのさまざまな方法がある。光学的にトリガするサイリスタに関しては、入射光がサイリスタデバイスに当てられ、光電効果を用いることを介してトリガ電流を発生させて、サイリスタデバイスをトリガする。高電圧用途用にサイリスタデバイスをトリガするために入射光を使用することは、入射光をサイリスタデバイスのアノード端子およびカソード端子とは分離することができるという理由で有利である。
【０００５】
しかしながら、ある高電圧用途では、サイリスタデバイスのアノード端子とカソード端子との間の電流が大きいことを必要とする。その結果として、光学的に発生されるトリガ電流は、このようなサイリスタデバイスをトリガするために十分には大きくない場合がある。これが、このようなサイリスタデバイスの使用を低電圧および低電流用途に限定する場合がある。
【０００６】
これゆえ、サイリスタデバイスが高電圧および／または大電流用途において動作することができるようにするための、新規であり改善した、サイリスタデバイスを利用して光学的にトリガする半導体デバイス、およびその作成方法が必要とされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２０１１／００２５１３５号公報
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の一態様にしたがって、半導体デバイスが提供される。半導体デバイスは、アバランシェフォトダイオードユニットおよびサイリスタユニットを含む。アバランシェフォトダイオードユニットは、入射光を受光してトリガ電流を発生するように構成され、ワイドバンドギャップ半導体を含む。サイリスタユニットは、電気的導電状態へとトリガ電流によって起動されるように構成される。
【０００９】
本発明の別の一態様にしたがって、半導体デバイスが提供される。半導体デバイスは、ワイドバンドギャップ半導体ボディを含む。ワイドバンドギャップ半導体ボディは、アバランシェフォトダイオードユニットおよびサイリスタユニットを含む。アバランシェフォトダイオードユニットは、入射光を受光してトリガ電流を発生するように構成される。サイリスタユニットは、トリガ電流を受け取り、電気的導電状態へとトリガ電流によって起動されるように構成される。アバランシェフォトダイオードユニットおよびサイリスタユニットは、ワイドバンドギャップ半導体ボディ上に一体として形成される。半導体ユニットは、ワイドバンドギャップ半導体ボディに導電結合されたアノードおよびカソードをさらに含み、その結果、サイリスタユニットが電気的導電状態であるときに、電気的接続が、アノードとカソードとの間に形成される。
【００１０】
本発明のさらに別の一態様にしたがって、半導体デバイスを作成するための方法が、やはり提供される。本方法は、ドープしたワイドバンドギャップ半導体層のうちの隣接する１つのものとは各々が反対にドープされた４つのドープしたワイドバンドギャップ半導体層を含むワイドバンドギャップ半導体ボディを用意するステップと、ワイドバンドギャップ半導体ボディ上にアバランシェフォトダイオードユニットおよびサイリスタユニットを画定するステップと、アノードおよびカソードを第１および第４のドープしたワイドバンドギャップ半導体層のうちのそれぞれ１つに導電結合するステップとを含む。
【００１１】
本開示の上記およびその他の態様、特徴および長所は、添付した図面とともに下記の詳細な説明を考慮するとより明確になるであろう。
【図面の簡単な説明】
【００１２】
【図１】本発明の態様による、半導体デバイスを利用したスイッチングシステムの概略図である。
【図２】本発明の態様による、半導体デバイスの模式的断面図である。
【図３】本発明の態様による、図２に示した半導体デバイスの模式的上面図である。
【図４】図２に示した半導体デバイスの概略的な回路図である。
【図５】本発明の態様による、半導体デバイスの概略的な回路図である。
【発明を実施するための形態】
【００１３】
本開示の好ましい実施形態を、添付した図面を参照して以下に説明する。下記の説明では、不必要な詳細で本開示を不明瞭にすることを避けるために、よく知られた機能も構造も、詳細には説明しない。
【００１４】
「第１の」、「第２の」等という用語は、本明細書中では、何らかの順番も数量も重要性も示さず、むしろ、１つの要素を別の１つとは区別するために使用する。「１つ（ａ）」および「１つ（ａｎ）」という用語は、本明細書中では、量の限定を記すのではなく、むしろ、参照した項目の少なくとも１つが存在することを記す。量に関係して使用する「約」という修飾語は、述べた値を広く含んでおり、（例えば、特定の量の測定に付随する誤差の程度を含む）前後の文脈によって規定される意味を有する。
【００１５】
その上、本明細書では、「（ｓ）」という接尾辞は、通常は、これが修飾する用語の単数形および複数形の両方を含むものとし、これによってその用語の１つまたは複数を含む（例えば、「要素（ｔｈｅ  ｅｌｅｍｅｎｔ）」は、別なように指定しない限り、１つまたは複数の要素を含むことができる）。明細書全体を通して「一実施形態」、「別の一実施形態」、「実施形態」等への言及は、実施形態に関連して記述した特定の要素（例えば、特徴、構造、および／または特性）が、本明細書において記述する少なくとも１つの実施形態の中に含まれ、他の実施形態の中に存在することも存在しないこともあることを意味する。同様に、「特定の構成」への言及は、構成に関連して記述した特定の要素（例えば、特徴、構造、および／または特性）が、本明細書において記述する少なくとも１つの構成の中に含まれ、他の構成の中に存在することも存在しないこともあることを意味する。これに加えて、記述した発明の特徴を、さまざまな実施形態および構成において任意の適切な方式で組み合わせることができることが理解される。
【００１６】
これに加えて、明細書および特許請求の範囲の全体を通してここで使用するように、近似するための語を、これが関係する基本的な機能に変化を生じさせずに許される方法で変えることができる何らかの量的な表現を変更するために適用することができる。したがって、「約」などの１つまたは複数の用語によって修飾された値は、指定された正確な値に限定されない。場合によっては、近似するための言葉は、値を測定するための機器の精度に対応することがある。
【００１７】
さらに、本明細書において使用するように、「上に配置される（ｄｉｓｐｏｓｅｄ  ｏｎ）」および「隣接する（ａｄｊａｃｅｎｔ）」という用語は、互いに直接接触してまたはその間に介在する層を有することによって間接的に配置された層を呼ぶ．
図１は、本発明の態様による、半導体デバイス１１を利用したスイッチングシステム１０の概略図である。図１に図示したように、スイッチングシステム１０は、電源１３から、送電網または他の適切な装置などの負荷１４へと電力を切り替えるように構成された半導体デバイス１１を備える。非限定的な例では、電源１３は、半導体デバイス１１へ高電圧を印加することができる。単一の半導体デバイス１１が図示されているが、１つよりも多くの半導体デバイス１１を、個別の用途に応じてやはり利用することができる。
【００１８】
本発明の実施形態では、半導体デバイス１１は、光学的にトリガされる半導体デバイスである。光源（図示せず）からの入射光１２を、半導体デバイス１１に当てることができ、光電効果によってトリガ電流を発生させ、半導体デバイス１１をトリガするまたは起動させることができる。光源の非限定的な例は、発光ダイオード、紫外光源、または他の適切な光源を含む。
【００１９】
半導体デバイス１１は、トリガされる前は、非導電状態にある。この状態では、電源１３からの電流は、半導体デバイス１１を通り負荷１４へと流れることができない。一旦トリガされると、半導体デバイス１１は、電気的導電状態へと切り替えられ、電源１３からの電流は、半導体デバイス１１を通って流れて、電源１３と負荷１４との間の電気的接続をもたらす。
【００２０】
トリガ電流を、電源１３と負荷１４との間の電気的接続をオフにせずに止めることができる。電源１３からの電流が、通常は、保持電流と呼ばれる最小値未満に減少すると、半導体デバイス１１は、非導電状態へと戻って、電源１３と負荷１４との間の電気的接続を遮断する。図１の配置が単に例示であることに、留意すべきである。ある応用例では、スイッチングシステム１０は、光源および／または電源を制御するための制御ユニットなどの他の要素（図示せず）、受動構成要素（例えば、インダクタ、キャパシタ）、ならびに他の半導体デバイスを備えることができる。
【００２１】
図２は、本発明の態様による、半導体デバイス１１の模式的断面図である。図２に図示したように、半導体デバイス１１は、半導体ボディ１６を含む。半導体ボディ１６は、ワイドバンドギャップ半導体を備え第１、第２、第３および第４のドープ層１７〜２０などの複数のドープしたワイドバンドギャップ半導体層を含む。
【００２２】
図示した配置に関して、第２および第３のドープしたワイドバンドギャップ半導体層１８、１９は、第１および第４のドープしたワイドバンドギャップ半導体層１７、２０の間に配置される。図２に示したように、第２のドープしたワイドバンドギャップ半導体層１８は、第１および第３のドープしたワイドバンドギャップ半導体層１７、１９の間に配置され、第３のドープしたワイドバンドギャップ半導体層１９は、第２および第４のドープしたワイドバンドギャップ半導体層１８、２０の間に配置される。１つの非限定的な例では、ワイドバンドギャップ半導体ボディ１６は、炭化ケイ素を含む。あるいは、ワイドバンドギャップ半導体ボディ１６は、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、またはアルミニウムガリウムヒ素（ＡｌＧａＡｓ）などの任意の他の適切なワイドバンドギャップ材料から構成されてもよい。
【００２３】
ある例では、第１および第３のドープ層１７、１９を、ｐ型ドーパントでドープした層などのｐドープ層とすることができ、第２および第４のドープ層１８、２０を、ｎ型ドーパントでドープした層などのｎ型ドープ層とすることができ、その結果、ワイドバンドギャップ半導体ボディ１６は、第４のドープ層２０から第１のドープ層１７への方向に沿ってｎ−ｐ−ｎ−ｐ構造を有する。「ｎ型」および「ｐ型」が、それぞれの層内に存在する多数電荷キャリアを呼ぶことを、当業者なら理解するであろう。例えば、ｎ型層では、多数キャリアは電子であり、ｐ型層では、多数キャリアは正孔（電子の欠如）である。非限定的な例では、ｐ型ドーパントは、ホウ素および／またはアルミニウムを含むことができる。ｎ型ドーパントは、窒素を含むことができる。第１および第４のドープ層１７、２０を、第２および第３の層１８、１９よりもさらに高濃度にドープすることができる。あるいは、第１および第３の層１７、１９を、ｎドープ層とすることができ、第２および第４の層１８、２０を、ｐドープ層とすることができ、その結果、ワイドバンドギャップ半導体ボディ１６は、第４のドープ層２０から第１のドープ層１７への方向に沿ってｐ−ｎ−ｐ−ｎ構造を有する。
【００２４】
図示した配置に関して、ワイドバンドギャップ半導体ボディ１６の第１のドープ層１７は、不連続であり、分離スロット２１が、第１のドープ層１７に沿って延び、第１のドープ層１７を第１および第２の部分２３、２４に分割する。図示した例では、分離スロット２１は、第１のドープ層１７に沿って第２のドープ層１８中へと下に向かって延びる。あるいは、分離スロット２１は、第２のドープ層１８中には延びないことがある。
【００２５】
したがって、ワイドバンドギャップ半導体ボディ１６は、分離スロット２１の位置に応じて、第１のユニット２５および、第１のユニット２５と一体となった第２のユニット２６により空間的に形成される。第２のセクション２６の第１のドープ層１７はまた、光吸収領域２７を画定し、光源（符号を付けず）からの入射光１２を吸収する。ある実施形態では、第１のユニット２５は、サイリスタユニットとして作用することができ、第２のユニット２６は、アバランシェフォトダイオードユニットとして作用することができる。この例では、アバランシェフォトダイオードユニット２６およびサイリスタ２５は、ワイドバンドギャップ半導体ボディ上に一体として形成される。
【００２６】
図示した配置に関して、半導体デバイス１１は、第１および第２の電気的導電性層２８、２９をさらに備え、これらは、典型的には、（アノードに対しては）アルミニウム−チタン−ニッケル多層およびニッケル（カソード）などの金属から形成される。第１の導電性層２８は、第４の層２０の底部表面１５に隣接して配置される。上に記したように、「隣接する」によって、第１の導電性層２８が第４の層２０の底部表面１５に直接隣接して配置されても、介在する層があってもよいことを意味する。何が重要であるかというと、第１の導電性層２８が第４の層２０とオーミックコンタクトであることである。第２の導電性層２９は、第１のドープ層１７の第１および第２の部分２３、２４の上側表面（符号を付けず）にそれぞれ隣接して（直接隣接するまたは（１つまたは複数の）介在する層を介してのいずれかで）配置され、その結果、第２の導電性層２９は第１のドープ層１７の第１および第２の部分２３、２４とオーミックコンタクトである。第１のドープ層１７の個別の構成に応じて、第２の導電性層２９を第１のドープ層１７の異なる部分の上に配置することができる。ある応用例では、第１および第２の導電性層２８、２９は、（図１に示した）電源１３および負荷１４に電気的に接続するための電極端子としての働きをするように構成される。１つの非限定的な例では、第１および第２の導電性層２８、２９は、それぞれ、カソードおよびアノードとしての働きをする。
【００２７】
これに加えて、図示した配置に関して、誘電体層３０が、第１の部分２３を保護するために第１のドープ層１７の第１の部分２３上に配置される。ある例では、誘電体層３０をまた、分離スロット２１内に配置することができ、露出した第２のドープ層１８を保護し、第１のドープ層１７の第１および第２の部分２３、２４を電気的に絶縁することができる。別の例では、第１の導電性層２８をまた、誘電体層３０によって覆うことができる。１つの非限定的な例では、誘電体層３０は、二酸化ケイ素を含む。あるいは、誘電体層３０は、適宜、窒化ケイ素から構成してもよい。反射防止層（符号を付けず）を、適宜、光吸収領域２７上に配置することができ、入射光１２の吸収を促進させ、第１のドープ層１７の第２の部分２４を保護することができる。
【００２８】
したがって、非限定的な例では、半導体デバイス１１の製造中に、複数のドープしたワイドバンドギャップ半導体層１７〜２０で形成されたワイドバンドギャップ半導体ボディ１６がもたらされる。サイリスタユニット２５およびアバランシェフォトダイオードユニット２６は、ワイドバンドギャップ半導体ボディ１６上に画定される。一例では、分離スロット２１は、第１のドープ層１７に沿って画定され、アバランシェフォトダイオードユニット２６およびサイリスタユニット２５を画定する。（１つまたは複数の）アノード２９およびカソード２８が、第１の層１７の（１つまたは複数の）上側表面および第４のドープ層２０の底部表面に導電結合されるように設けられる。ある応用例では、サイリスタユニット２５およびアバランシェフォトダイオードユニット２６を画定するステップ、ならびにアノード２９およびカソード２８を設けるステップの順序は、変わることがある。適宜、誘電体層３０も設けることができる。
【００２９】
ある配置に関して、サイリスタユニット２５は、電源１３と負荷１４との間の電気的接続を切り替えるように構成される。一例では、図１〜２に示したように、アノード２９は、電源１３と電気的に接続される。カソード２８は、負荷１４と電気的に接続される。あるいは、アノード２９を、負荷１４と電気的に接続することができ、一方でカソード２８を、電源１３と電気的に接続することができる。
【００３０】
サイリスタユニット２５を、トリガ電流によってオンにするまたは起動することができ、サイリスタユニット２５のカソード２８およびアノード２９を順方向バイアスにしたままで、電流が電源１３から負荷１４へと流れることを可能にすることができる。別の応用例では、電源１３からの電流が最小値未満に減少するときには、サイリスタユニット２５をまた、非導電状態へと切り替えることができる。あるいは、カソード２８およびアノード２９を、逆方向バイアスにして、サイリスタユニット２５をオフにすることができる。
【００３１】
図２に図示したように、４つのドープしたワイドバンドギャップ半導体層１７〜２０の各々は、（１つまたは複数の）隣接する層とは反対にドープされ、複数の半導体接合Ｊ１、Ｊ２およびＪ３が、サイリスタユニット２５内のそれぞれ、第１および第２のドープ層１７〜１８の間、第２および第３のドープ層１８〜１９の間、ならびに第３および第４のドープ層１９〜２０の間の界面（符号を付けず）のところに形成される。ある例では、トリガ電流を、第２および／または第３のドープ層（またはゲート端子）１８〜１９へと注入することができ、サイリスタユニット２５を起動させることができる。
【００３２】
アバランシェフォトダイオードユニット２６は、光電効果によってトリガ電流を発生するように構成され、入射光１２をアバランシェフォトダイオードユニット２６の光吸収領域２７に当てたときに、アバランシェフォトダイオードユニット２６を逆方向バイアスにしたままで、サイリスタユニット２５を起動させる。サイリスタユニット２５と同様に、複数の半導体接合Ｊ１’、Ｊ２’およびＪ３’が、アバランシェフォトダイオードユニット２６内のそれぞれ、第１および第２のドープ層１７〜１８の間、第２および第３のドープ層１８〜１９の間、ならびに第３および第４のドープ層１９〜２０の間の界面のところにやはり形成される。図示した例では、半導体接合Ｊ１’、Ｊ２’およびＪ３’は、それぞれ半導体接合Ｊ１、Ｊ２およびＪ３と同じである。
【００３３】
一般に、アバランシェ破壊よりも低い大きさの電場が、アバランシェフォトダイオードユニット２６に印加されるときには、少数であってもキャリア（電子または正孔）の注入が、多数の新たなキャリアを生成させることができ、電流の増加をもたらす。このように、増幅が、アバランシェ破壊中に実現され、その結果、大きな電流を少数のキャリアの注入で得ることができる。アバランシェフォトダイオードユニット２６は、この現象をトリガするキャリア注入のために光吸収によって生成される光誘起キャリアを使用する。
【００３４】
したがって、図示した配置に関して、動作中には、入射光１２が第１のドープ層１７の光吸収領域２７に当てられ、半導体接合Ｊ１’を逆方向バイアスしたままでキャリア（または光誘起電流）を誘起する。非限定的な例では、入射光１２を、約２００と約４５０ナノメートルとの間の波長を有する紫外（ＵＶ）光とすることができる。一例では、入射光１２は、約２８５ナノメートルの波長を有し、半導体ボディ１６は、ワット当たり約０．１４アンペア（Ａ／Ｗ）のフォトダイオード感度を有する炭化ケイ素を含む。異なる波長および／またはエネルギーの入射光１２は、ワイドバンドギャップ半導体ボディ１６中に異なる量のキャリアを誘起することができる。
【００３５】
光誘起キャリアを、アバランシェフォトダイオードユニット２６に印加する電場によって加速することができ、第２および／または第３のドープ層１８〜１９へと流すことができ、多数の新たなキャリアを生成して、大きな電流をもたらすことができる。アバランシェフォトダイオードユニット２６からのこのような大電流は、サイリスタユニット２５のゲート端子（第２および／または第３の層１８〜１９）へと流れ、サイリスタユニット２５を起動させるためのトリガ電流として働く。
【００３６】
図２に示したレジスタＲ１は、アバランシェフォトダイオードユニット２６の第２および／または第３の層１８、１９からサイリスタユニット２５の第２および／または第３の層１８、１９へと流れるトリガ電流に対する電気的な抵抗を表すことができる。一旦、サイリスタユニット２５がトリガされると、例えば、入射光１２を止めることによって、アバランシェフォトダイオードユニット２６からの電流を止めることができる。
【００３７】
上に述べたように、ある応用例では、サイリスタユニット２５は、高電圧および／または大電流用途において動作することができる。例えば、大電流が、電源１３からアノード２９へと供給される。このような例では、比較的大きなトリガ電流を、サイリスタユニット２５の第２および／または第３の層１８、１９などのゲート端子に印加する必要がある場合がある。ある種の応用例では、このようなトリガ電流が、従来型の光学的にトリガされるサイリスタによって発生されるはずの光誘起電流よりも大きいことがある。
【００３８】
したがって、有利なことには、アバランシェフォトダイオードユニット２６を利用するおかげで、サイリスタユニット２５を容易に起動させることができる。例えば、従来型の光学的にトリガされるサイリスタによって発生される光誘起電流は、このような従来型の光学的にトリガされるサイリスタをトリガするために約０．０１６アンペアであってもよい。アバランシェフォトダイオードユニット２６は、この電流を約１６０アンペアまで増幅することができ、これは光誘起電流の約１０，０００倍であり、サイリスタユニット２５を電気的導電状態へと切り替えることができる。これは、サイリスタユニット２５の用途を有利なことに拡大する。
【００３９】
図３は、本発明の態様による、図２に示した半導体デバイス１１の模式的上面図である。図示を容易にするために、図２に示した誘電体層３０を、図示しない。図３に図示したように、分離スロット２１は、第１のドープ層１７の第１および第２の部分２３、２４の間を画定し、互いに分離する。半導体デバイス１１は、したがって、サイリスタユニット２５およびアバランシェフォトダイオードユニット２６を備える。アノード２９は、それぞれ、サイリスタユニット２５およびアバランシェフォトダイオードユニット２６の第１のドープ層１７と電気的に接続される第１および第２の部位３１、３２を含む。
【００４０】
図４は、図２に示した半導体デバイス１１の概略的な回路図である。図４に図示したように、回路３３は、光アバランシェフォトダイオードユニット２６および、レジスタＲ１によってアバランシェフォトダイオードユニット２６に結合されたサイリスタユニット２５を含む。カソード２８およびアノード２９を、それぞれ（図２に示した）第１および第４のドープ層１７、２０を介してサイリスタユニット２５と結合する。サイリスタユニット２５は、アノード２９からカソード２８への電流の流れを制御する。
【００４１】
動作中には、入射光１２を、アバランシェフォトダイオードユニット２６に当てて、光誘起電流ＩPHOTOを生成する。アバランシェフォトダイオードユニット２６の増幅のおかげで、光誘起電流ＩPHOTOは、増幅されて電流（図示せず）を生成し、この電流は、アバランシェフォトダイオードユニットの外へと流れ出し、サイリスタユニット２５をトリガするためのゲート電流ＩG（トリガ電流）として機能する。一旦、サイリスタユニット２５が導電状態になると、アノード２９からの電流は、カソード２８へとサイリスタユニット２５を通って流れる。
【００４２】
図２および図３の配置に関して、サイリスタユニット２５およびアバランシェフォトダイオードユニット２６を、一体のものとして図示する。別の応用例では、サイリスタユニット２５を、アバランシェフォトダイオードユニット２６から切り離すことができ、アバランシェフォトダイオードユニット２６によって発生された電流を、例えば、電線を介してサイリスタユニット２５のゲート端子へと向けることができる。
【００４３】
１つの非限定的な例では、トリガ電流を増加させるために、図５に図示したように、半導体デバイス１１用の効率的な回路３４は、１つよりも多くのサイリスタを含むことができる。例えば、サイリスタユニット（符号を付けず）は、第１および第２のサイリスタ３５、３６を含むことができ、これらはアバランシェフォトダイオードユニット２６に結合される。この例では、第１の（またはスイッチング）サイリスタ３５は、（図１に示した）電源１３から負荷１４への電流を切り替えるように構成される。第２の（または増幅）サイリスタ３６は、アバランシェフォトダイオードユニット２６からの電流を増幅するように構成され、第１のサイリスタ３５とアバランシェフォトダイオードユニット２６との間に配置される。具体的な用途に応じて、第１および第２のサイリスタ３５、３６ならびにアバランシェフォトダイオードユニット２６を、一体化してまたは別々に配置することができる。
【００４４】
第１および第２のサイリスタ３５、３６の各々は、上に記述したサイリスタユニット２５と同様な構成を有することができ、複数のドープしたワイドバンドギャップ半導体層を含むことができる。典型的には、各サイリスタ３５、３６の２つの外側層は、高濃度にドープした層であり、一方２つの内側層は、より低濃度にドープされる。各層は、（１つまたは複数の）隣接する層とは反対にドープされる。内側の２つの層のうちの一方または両方は、ゲート端子として働くことができ、トリガ電流を受け取るように構成される。第１および第２のサイリスタ３５、３６の別の記載を、例えば、Ａｌｅｘｅｙ  Ｖｅｒｔ他の２０１１年１２月１６日に出願した米国特許出願第１３／３２８７９６号（代理人整理番号２５４０６３−１）、「Ｏｐｔｉｃａｌｌｙ  ｔｒｉｇｇｅｒｅｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ  ａｎｄ  ｍｅｔｈｏｄ  ｆｏｒ  ｍａｋｉｎｇ  ｔｈｅ  ｓａｍｅ」中に見出すことができ、これは、本出願と同じ譲受人を有し、その内容は、その全体が本明細書中に引用によって組み込まれている。
【００４５】
動作中には、入射光１２を、アバランシェフォトダイオードユニット２６に当てて、光誘起電流ＩPHOTOを生成する。アバランシェフォトダイオードユニット２６の増幅のおかげで、光誘起電流ＩPHOTOは、増幅されて第１のゲート電流（またはトリガ電流）ＩGを生成し、レジスタＲ1を通り第２のサイリスタ３６のゲートへと流れ、第２のサイリスタ３６を起動させる。
【００４６】
次に、第２のゲート電流（または第２のトリガ電流）ＩG’は、これは第２のサイリスタ３６による増幅のおかげで第１のゲート電流ＩGよりも大きいことがあり、第２のサイリスタ３６から第１のサイリスタ３５のゲートへとレジスタＲ2を通って流れ、第１のサイリスタ３５をオンにする。一旦、第１のサイリスタ３５がオンになると、アノード２９からの電流は、カソード２８へと第１のサイリスタ３５を通って流れることができる。これは、第１のサイリスタ３５が高電圧および／または大電流用途に使用されるときに、第１のサイリスタ３５を起動させることができることを、有利なことに確実にする。
【００４７】
本発明の実施形態では、光学的にトリガされる半導体デバイスは、サイリスタユニットをトリガするためにアバランシェフォトダイオードユニットを利用する。従来型の光学的にトリガされるサイリスタと比較して、発生されるトリガ電流はより大きく、これがサイリスタユニットの用途を有利なことに広げる。例えば、サイリスタユニットを、高電圧および／または大電流用途にも使用することができる。より大きなトリガ電流のおかげで、サイリスタユニットを、容易にトリガすることもできる。
【００４８】
これに加えて、アバランシェフォトダイオードユニットを、サイリスタユニットと一体化してまたは別々に配置することができる。これは、半導体デバイスの自由度を有利なことに増加させる。ある例では、アバランシェフォトダイオードユニットおよびサイリスタユニットを一体化することができ、共通のワイドバンドギャップ半導体ボディを備えることができ、その結果、このような一体化した半導体デバイスの製造プロセスを、２つの半導体ユニットを備えた半導体デバイスの製造プロセスと比較して、相対的に単純にすることができる。
【００４９】
本開示を典型的な実施形態で図示し記述してきたが、さまざまな変更および置き換えを本開示の精神から多少なりとも逸脱せずに行うことができるので、開示した詳細には限定されることを意図しない。そのようなものとして、本明細書中に開示した開示のさらなる変更および等価物は、日常的な経験を超えるものを使用せずに当業者なら思い付くことができ、すべてのこのような変更および等価物を、下記の特許請求の範囲によって規定されるように、本開示の精神および範囲内であると考える。
【符号の説明】
【００５０】
１０  スイッチングシステム
１１  半導体デバイス
１２  入射光
１３  電源
１４  負荷
１５  底部表面
１６  ワイドバンドギャップ半導体ボディ
１７  第１のドープ層または第１のドープしたワイドバンドギャップ半導体層
１８  第２のドープ層または第２のドープしたワイドバンドギャップ半導体層
１９  第３のドープ層または第３のドープしたワイドバンドギャップ半導体層
２０  第４のドープ層または第４のドープしたワイドバンドギャップ半導体層
２１  分離スロット
２３  第１の部分
２４  第２の部分
２５  サイリスタユニット
２６  アバランシェフォトダイオードユニット
２７  光吸収領域
２８  カソード
２９  アノード
３０  誘電体層
３１  第１の部位
３２  第２の部位
３３  回路
３４  回路
３５  第１のサイリスタ
３６  第２のサイリスタ
Ｒ１  レジスタ
Ｊ１  半導体接合
Ｊ１’  半導体接合
Ｊ２  半導体接合
Ｊ２’  半導体接合
Ｊ３  半導体接合
Ｊ３’  半導体接合
【図１】
2014057064.tif 000003
【図２】
2014057064.tif 000004
【図３】
2014057064.tif 000005
【図４】
2014057064.tif 000006
【図５】
2014057064.tif 000007
【外国語明細書】
2014057064000001.pdf