(57)【要約】【課題】サージが印加された場合の温度の上昇を抑制でき、信頼性の高い半導体装置を提供する。【解決手段】第１導電型の半導体基板上に配設された第１導電型の半導体層と、半導体層の上層部に選択的に配設された第２導電型の半導体領域と、半導体領域上を含む半導体層上に配設された第１の主電極と、第１の主電極とは反対側の半導体基板上に配設された第２の主電極とを備え、第１の主電極は、半導体層とはショットキ接触し、半導体領域とは非線形な電流・電圧特性となる成分を含むオーミック接触し、第１の主電極が半導体領域と接触している領域でｐｉｎダイオード領域を構成し、第１の主電極が半導体層と接触している領域でショットキ障壁ダイオード領域を構成し、第１の主電極と半導体領域との室温での接触抵抗値が１×１０−３〜１×１０−２Ωｃｍ２である。【選択図】図１
2014011285.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の第１の主面上に配設された第１導電型の半導体層と、
前記半導体層の上層部に選択的に配設された第２導電型の半導体領域と、
前記半導体領域上を含む前記半導体層上に配設された第１の主電極と、
前記第１の主電極とは反対側の前記半導体基板の第２の主面上に配設された第２の主電極と、を備えた半導体装置であって、
前記第１の主電極は、
前記半導体層とはショットキ接触し、前記半導体領域とは非線形な電流・電圧特性となる成分を含むオーミック接触し、
前記第１の主電極が前記半導体領域と接触している領域でｐｉｎダイオード領域を構成し、
前記第１の主電極が前記半導体層と接触している領域でショットキ障壁ダイオード領域を構成し、
前記第１の主電極と前記半導体領域との室温での接触抵抗値は、１×１０−３〜１×１０−２Ωｃｍ２であることを特徴とする半導体装置。
【請求項２】
前記半導体装置は、
キャリア時定数が１００ｎｓｅｃ以上である、請求項１記載の半導体装置。
【請求項３】
第１導電型の半導体基板の第１の主面上に配設された第１導電型の半導体層と、
前記半導体層の上層部に選択的に配設された第２導電型の半導体領域と、
前記半導体領域上を含む前記半導体層上に配設された第１の主電極と、
前記第１の主電極とは反対側の前記半導体基板の第２の主面上に配設された第２の主電極と、を備えた半導体装置であって、
前記第１の主電極は、
前記半導体層とはショットキ接触し、前記半導体領域とは非線形な電流・電圧特性となる成分を含むオーミック接触し、
前記第１の主電極が前記半導体領域と接触している領域でｐｉｎダイオード領域を構成し、
前記第１の主電極が前記半導体層と接触している領域でショットキ障壁ダイオード領域を構成し、
前記半導体層は、
厚さが３〜１５μｍで、第１導電型の不純物のドーピング濃度が５×１０１５／ｃｍ３〜１．５×１０１６／ｃｍ３であって、キャリア時定数が１００ｎｓｅｃ以上であることを特徴とする半導体装置。
【請求項４】
前記半導体層は、ワイドバンドギャップ半導体によって構成される、請求項１または請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にサージが印加された場合の耐性を向上させた半導体装置に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）を用いた半導体装置は、低損失で耐圧特性に優れたデバイスとして知られている。耐圧特性としては、６００Ｖから数千Ｖの範囲においては、従来のＳｉを用いた半導体装置ではバイポーラデバイスでないと充分に抵抗の低いものが得られなかった。それに対して、ＳｉＣを用いた半導体装置ではユニポーラデバイスでも低い抵抗を実現できる。
【０００３】
Ｓｉバイポーラデバイスでは伝導度変調による多量のキャリアが存在するが、ＳｉＣユニポーラデバイスではそのようなキャリアが存在しないため、スイッチング損失の大幅な低減が可能である。
【０００４】
しかし、ＳｉＣを用いた半導体装置にサージが印加された場合の耐性に関しては、Ｓｉバイポーラデバイスでは電流による発熱で温度が上昇した場合でも、抵抗が減少するので大幅な温度上昇とはならないのに対して、ＳｉＣユニポーラデバイスでは抵抗が増加するので、通電と発熱による正帰還で抵抗が増大し、大幅な温度上昇が生じる可能性があり、温度上昇について対策を取る必要がある。
【０００５】
ここで、ユニポーラのダイオードとしては、ショットキ障壁ダイオードが知られているが、通電による抵抗増大の影響を低減することが可能な構成として、バイポーラデバイスであるｐｉｎダイオードと組み合わせたＭＰＳ（Merged Pin and Schottky）ダイオードあるいはＪＢＳ（Junction Barrier Schottky）ダイオードと呼ばれる構成が知られている。そして、ｐｉｎダイオード部分のｐ型領域に接続される電極として、例えば特許文献１および２に開示されるように、ショットキ接続の電極やオーミック接続の電極が知られている。
【０００６】
ＳｉＣ等のワイドバンドギャップ半導体においては、ｐｉｎダイオードを構成する場合に、ｎ型層への接触抵抗と比べるとｐ型層への接触抵抗を再現性よく低減させることが難しい。従って、ｐ型層への電極においてはしばしば非線形な電流・電圧特性を示す電流成分が存在する。
【０００７】
また、耐圧層についても、ワイドバンドギャップ半導体では結晶欠陥を充分に低減することが実現されていないために、キャリア時定数の値もＳｉと比べると小さい値となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−８５７０４号公報
【特許文献２】特表２００３−５１０８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上説明したように、ＳｉＣを用いたダイオードにサージが印加された場合の耐性を向上させるには、ＭＰＳダイオードの構成を採り、ｐｉｎダイオード部分での電流成分を利用することが考えられるが、温度の上昇を抑制できる電極の構成や耐圧層の構成については知られていなかった。
【００１０】
本発明は上記のような問題点を解消するためになされたもので、サージが印加された場合の温度の上昇を抑制でき、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置の態様は、第１導電型の半導体基板の第１の主面上に配設された第１導電型の半導体層と、前記半導体層の上層部に選択的に配設された第２導電型の半導体領域と、前記半導体領域上を含む前記半導体層上に配設された第１の主電極と、前記第１の主電極とは反対側の前記半導体基板の第２の主面上に配設された第２の主電極とを備えた半導体装置であって、前記第１の主電極は、前記半導体層とはショットキ接触し、前記半導体領域とは非線形な電流・電圧特性となる成分を含むオーミック接触し、前記第１の主電極が前記半導体領域と接触している領域でｐｉｎダイオード領域を構成し、前記第１の主電極が前記半導体層と接触している領域でショットキ障壁ダイオード領域を構成し、前記第１の主電極と前記半導体領域との室温での接触抵抗値は、１×１０−３〜１×１０−２Ωｃｍ２である。
【発明の効果】
【００１２】
本発明に係る半導体装置によれば、第１の主電極と半導体領域との室温での接触抵抗値を１×１０−３〜１×１０−２Ωｃｍ２とすることで、ｐｉｎダイオード領域に電流が流れなくなる電圧を高くすることによって、サージが印加された後の電流減少を高い電圧で生じさせることができ、サージが印加された場合の発熱を抑制して、温度上昇を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る実施の形態の半導体装置の構成を説明する断面図である。
【図２】ｐｉｎダイオードの順方向の電流・電圧特性を模式的に示す図である。
【図３】ｐｉｎダイオードおよびＭＰＳダイオードについて、ドリフト層のキャリア時定数を変化させた場合の電圧特性を示す図である。
【図４】ＭＰＳダイオードの順方向の電流・電圧特性を模式的に示す図である。
【図５】耐圧６００ＶのＭＰＳダイオードに対して、サージが印加された場合の温度上昇のキャリア時定数依存性を示す図である。
【図６】ＭＰＳダイオードの立ち上がり電圧および立ち下がり電圧のｐ型領域の接触抵抗値依存性を示す図である。
【図７】サージが印加された場合の温度上昇のｐ型領域の接触抵抗値依存性を示す図である。
【発明を実施するための形態】
【００１４】
＜実施の形態＞
＜装置構成＞
図１は本発明に係る実施の形態の半導体装置１００の構成を説明する断面図である。図１に示すように、低抵抗のｎ型不純物、例えばＮ（窒素）やＰ（リン）などを含むｎ型のＳｉＣ基板１上に、耐圧を保持するための耐圧層としてｎ型のＳｉＣのドリフト層２がエピタキシャル成長層として配設されている。
【００１５】
ドリフト層２は、厚さ３〜１５０μｍ、ドーピング濃度．５×１０１４／ｃｍ３〜１．５×１０１６／ｃｍ３となるように形成される。ドリフト層２のキャリア時定数については、サージが印加された場合の温度上昇の抑制に関連するが、詳細は後に説明する。
【００１６】
ドリフト層２の上層部には、ｐ型不純物、例えばＢ（ホウ素）やＡｌ（アルミニウム）などをドーピングして形成された複数のｐ型領域３が間隔を空けて選択的に配設されている。ｐ型領域３は、ドリフト層２の上方からイオン注入によりｐ型不純物を注入した後、活性化のための熱処理工程を行って形成される。
【００１７】
ｐ型領域３は、厚さ０．５〜２μｍ、ドーピング濃度１×１０１７／ｃｍ３〜１×１０１９／ｃｍ３となるように形成される。
【００１８】
また、複数のｐ型領域３が形成された領域（素子領域）の周辺部に相当するドリフト層２の上層部には、ｐ型領域４が終端構造として配設されている。
【００１９】
なお、ｐ型領域４の厚さおよびドーピング濃度はｐ型領域３と同じであっても良いし、異なる値としても良く、また、単一のドーピング濃度ではなく、異なる濃度を有する複数の不純物領域の組み合わせとして構成しても良い。
【００２０】
そして、ｐ型領域３およびｐ型領域４を含むドリフト層２の主面上にはアノード電極５が配設され、その反対側となるＳｉＣ基板１の主面上にはカソード電極６が配設されている。
【００２１】
アノード電極５は、ｐ型領域３に対してはオーミック電極として機能する材料で構成されている。なお、ｐ型領域３の最表面についてはドーピング濃度が５×１０１８／ｃｍ３〜５×１０２０／ｃｍ３に高められた構成としても良い。
【００２２】
なお、ｐ型領域３への接触抵抗値については、サージが印加された場合の温度上昇の抑制に関連するので詳細は後に説明するが、完全な線形の電流・電圧特性となるオーミック電極ではなく、非線形な電流・電圧特性となるような電流成分を含むオーミック電極における値となる。
【００２３】
アノード電極５は、例えばＴｉ、Ｍｏ、Ｎｉ等で構成された場合は、ドリフト層２に対してはショットキ電極となる。なお、ｐ型領域４に対しては、ショットキ接触でもオーミック接触でも良いので、アノード電極５は１種類の金属で構成される電極に限らず、ドリフト層２との接触部とｐ型領域３との接触部とで異なった材料であっても良く、また、ｐ型領域４に対しては、ドリフト層２との接触部やｐ型領域３との接触部と同じ材料であっても良いし、異なった材料を用いても良い。
【００２４】
アノード電極５がｐ型領域３と接触している領域がｐｉｎダイオード領域に相当し、その長さをｐｉｎダイオード領域幅Ｗｐとして図１に示す。また、アノード電極５がドリフト層２と接触している領域がショットキ障壁ダイオード領域に相当し、その長さをショットキ障壁ダイオード領域幅Ｗｓとして図１に示す。
【００２５】
ｐｉｎダイオード領域幅Ｗｐやショットキ障壁ダイオード領域幅Ｗｓの値は、ドリフト層２のドーピング濃度や厚さによって異なるが、概略的に１〜１５０μｍの範囲となる。
【００２６】
また、図１に示すように半導体装置１００は、ｐｉｎダイオード領域とショットキ障壁ダイオード領域とが交互に存在する構成であるが、隣り合う２つの破線で挟まれた領域で１つのユニットをなし、当該ユニットの構成を維持するのであれば半導体装置１００の平面視形状は特に限定されない。例えば、当該ユニットが図１の紙面に対面する方向に延在する櫛形の平面視形状であっても良いし、当該ユニットが互いに直交する４方向に面するような４角形や、さらに多くの方向に面するような多角形の平面視形状であっても良い。
【００２７】
＜作用および効果＞
＜キャリア時定数による温度上昇の抑制効果＞
次に、半導体装置１００の作用および効果について図２〜図７を用いて説明する。まず、キャリア時定数による温度上昇の抑制効果について説明する。
【００２８】
図２は、ｐｉｎダイオードの順方向の電流・電圧特性を模式的に示す図であり、図３はｐｉｎダイオードおよびＭＰＳダイオードについて、ドリフト層２のキャリア時定数を変化させた場合の電圧特性を示す図であり、図４は、ＭＰＳダイオードの順方向の電流・電圧特性を模式的に示す図である。
【００２９】
まず、図２を用いてｐｉｎダイオード単体における順方向の電流・電圧特性について説明する。図２においては、横軸に電圧を示し、横軸に電流を示しており、電圧を増加させることでＳｉＣのバンドギャップエネルギーに応じた電圧から電流が流れ始め、電圧の増加と共に直線的に電流が増加することが示されている。また、図２中には、電流密度３００Ａ／ｃｍ２の電流が流れるときの電圧、電流を破線で示している。
【００３０】
ｐｉｎダイオード単体について、所定の電流を流す電圧（これをオン電圧とする）をデバイスシミュレーションにより計算した例を図３に示す。図３においては、横軸にキャリア時定数τ（ｓｅｃ）を示し、縦軸に電圧（Ｖ）を示している。そして、耐圧６００Ｖのデバイスについて、電流密度３００Ａ／ｃｍ２の電流を流す場合のキャリア時定数とオン電圧との関係の計算結果を特性Ｔ１として示している。
【００３１】
特性Ｔ１においては、電流密度３００Ａ／ｃｍ２の電流を流す電圧の変化は、キャリア時定数が１０ｎｓｅｃ（１×１０−８ｓｅｃ）〜０．１ｍｓｅｃ（１×１０−４ｓｅｃ）の広い範囲において０．０５Ｖ以下であり、キャリア時定数に殆ど依存しないことが示されている。これは、ドリフト層２における伝導度変調の効果が殆ど存在していないことを示している。これは、ドリフト層の結晶性を改善してキャリア時定数を増加させても静特性が変化しないことに相当する。
【００３２】
このようにキャリア時定数によるオン電圧の変化が０．０５Ｖ以下となるような特性は、耐圧が２０００Ｖ程度より小さいデバイスについて、キャリア時定数が１００ｎｓｅｃ（１×１０−７ｓｅｃ）〜０．１ｍｓｅｃの場合に得られた。ここで、耐圧が２０００Ｖ程度より小さいデバイスとは、厚さが３〜１５μｍで、ドーピング濃度が５×１０１５／ｃｍ３〜１．５×１０１６／ｃｍ３のドリフト層２を有するデバイスを指している。
【００３３】
なお、耐圧が２０００Ｖを超えるデバイス（厚さが２０μｍ以上で、ドーピング濃度が３×１０１５／ｃｍ３以下のドリフト層２を有するデバイス）では、ｐｉｎダイオード単体の場合の電流密度３００Ａ／ｃｍ２の電流を流すオン電圧は、Ｓｉで構成されるｐｉｎダイオードと同様にキャリア時定数の増加と共に減少する傾向が得られている。
【００３４】
その一例として、図３においては耐圧３３００Ｖのデバイスについて、電流密度３００Ａ／ｃｍ２の電流を流す場合のキャリア時定数とオン電圧との関係の計算結果を特性Ｔ２として示している。
【００３５】
特性Ｔ２においては、電流密度３００Ａ／ｃｍ２の電流を流すオン電圧の変化は、キャリア時定数が１００ｎｓｅｃ〜０．１ｍｓｅｃの範囲においては０．３Ｖ程度である。
【００３６】
次に、図４を用いてＭＰＳダイオードにおける電流・電圧特性について説明する。図４においては、横軸に電圧を示し、横軸に電流を示しており、電圧を増加させることで、ドリフト層２にショットキ接触しているアノード電極５とドリフト層２とで構成されるショットキ障壁ダイオード領域に電流が流れ始め、さらに電圧を増加させてある電圧（立ち上がり電圧と呼称）に達することで、ドリフト層２、ｐ型領域３およびｐ型領域３にオーミック電極として接触しているアノード電極５で構成されるｐｉｎダイオード領域に電流が流れ始め、電流が急激に増加した後、ｐｉｎダイオード領域の抵抗値に基づいて電流が増加し続ける。
【００３７】
一方、電流が立ち上がった後、電圧を低下させると、ある電圧（立ち下がり電圧）に達することで電流が急激に減少し、その後はショットキ障壁ダイオード領域の抵抗値に基づいて電流が減少する。ここで、図４に示すように、立ち上がり電圧と立ち下がり電圧とは異なった値であり、立ち上がり電圧の方が大きい値となっている。これは、ショットキ障壁ダイオード領域に電流が流れた状態において、ｐｉｎダイオード領域の電流が立ち上がるためには、アノード電極５により高い電圧を印加してｐ型領域３直下の電位を高める必要があるためである。
【００３８】
ここで、図３においては、立ち下がり電圧と立ち上がり電圧が、ドリフト層２のキャリア時定数によってどのように変化するかについてデバイスシミュレーションにより計算した結果を、それぞれ特性Ｔ３およびＴ４として示す。なお、この計算に際しては、サージが印加された場合には温度が上昇することを考慮し、室温ではなく１２５℃における電圧を例として示している。
【００３９】
図３より、立ち下がり電圧および立ち上がり電圧は、キャリア時定数の増加と共に低下し、キャリア時定数が１００ｎｓｅｃよりも小さい領域においては、その変化が大きいことが判る。
【００４０】
図３に示した、耐圧６００Ｖのｐｉｎダイオード単体の場合の電流密度３００Ａ／ｃｍ２の電流を流すオン電圧のキャリア時定数依存性（特性Ｔ１）、およびＭＰＳダイオードの立ち下がり電圧および立ち上がり電圧のキャリア時定数依存性（特性Ｔ３およびＴ４）から、ｐｉｎダイオード単体では伝導度変調の影響がない場合、すなわちドリフト層の結晶性を改善してキャリア時定数を増加させても静特性が変化しない場合でも、ＭＰＳダイオードのｐｉｎダイオード領域の電流の立ち上がりと立ち下がりにはキャリア時定数が大きく影響し、立ち上がり電圧および立ち下がり電圧はキャリア時定数の増加により低下することが判る。
【００４１】
このようにＭＰＳダイオードでは、キャリア時定数が電流・電圧特性に影響を与えることが、今回のデバイスシミュレーションにより始めて明らかとなった。
【００４２】
図５には、耐圧６００ＶのＭＰＳダイオードに対して、サージとして正弦半波電圧が抵抗とインダクタンスを有する負荷を介して印加された場合の温度上昇のキャリア時定数依存性の計算結果を示す。図５においては、横軸にキャリア時定数τ（ｓｅｃ）を示し、縦軸に温度上昇値ΔＴ（Ｋ）を示している。
【００４３】
図５より、温度上昇はキャリア時定数が１００ｎｓｅｃ以上であれば抑制されることが判るが、これは、図３に示したＭＰＳダイオードの立ち下がり電圧および立ち上がり電圧のキャリア時定数依存性（特性Ｔ３およびＴ４）において、キャリア時定数が１００ｎｓｅｃ以上であればどちらの電圧も比較的低くすることができるという結果から、ＭＰＳダイオードのｐｉｎダイオード領域に電流が流れ始める立ち上がり電圧を低下させることによって、サージが印加されたときの電流増加を低い電圧で生じさせることで発熱が抑えられるものと考えられる。
【００４４】
この結果から、ドリフト層２のキャリア時定数として、１００ｎｓｅｃ以上とすることで、サージが印加された場合の温度上昇を抑制し、サージに対する耐性を向上させることができる。
【００４５】
このようなキャリア時定数は、ドリフト層２中に含まれる深い準位（活性化エネルギー０．６ｅＶ以上）の濃度を１×１０１４／ｃｍ３程度よりも低くすることで実現することができる。
【００４６】
このためには、ドリフト層２のエピタキシャル成長時に深い準位が導入されにくい成長条件を選ぶようにするが、エピタキシャル成長やプロセスにおいて深い準位を減らす、あるいはキャリア時定数を大きくする方法は公知であるので、上記のような濃度を得ることは可能である。
【００４７】
＜接触抵抗値による温度上昇の抑制効果＞
次に、接触抵抗値による温度上昇の抑制効果について説明する。図６は、ＭＰＳダイオードの立ち上がり電圧および立ち下がり電圧が、ｐ型領域３への接触抵抗値によりどのように変化するかについて、デバイスシミュレーションにより計算した結果を示している。
【００４８】
なお、ドリフト層２のキャリア時定数は１００ｎｓｅｃとして計算を行った。また、ワイドバンドギャップ半導体のｐ型領域に接触する電極においては非線形な電流・電圧特性を示す電流成分が存在することを考慮して、ｐ型領域３に接触するアノード電極５についてはショットキコンタクトとして計算することで、温度上昇と共に接触抵抗が減少する、あるいは電流・電圧特性が線形に近づく設定で計算を行った。
【００４９】
図６においては、横軸に接触抵抗値ρＣ（Ωｃｍ２）を示し、縦軸に電圧（Ｖ）を示しており立ち下がり電圧の変化を特性Ｔ１０として示し、立ち上がり電圧の変化を特性Ｔ１１として示している。
【００５０】
なお、図６で示す接触抵抗値ρＣは室温で電流密度３００Ａ／ｃｍ２の電流を流す場合の値であり、例えば、室温で２×１０−４Ωｃｍ２の場合には１２５℃では２．６×１０−５Ωｃｍ２となり、２００℃では４．８×１０−６Ωｃｍ２となる。また、室温で５×１０−３Ωｃｍ２の場合には１２５℃で２．４×１０−３Ωｃｍ２となり、２００℃では２．４×１０−４Ωｃｍ２となる。
【００５１】
図６より、接触抵抗値の増加と共に、立ち上がり電圧および立ち下がり電圧が増加することが判るが、その増加の傾向は両者で多少異なり、立ち下がり電圧は接触抵抗値が１０−３Ωｃｍ２台で増加し始めるのに対して、立ち上がり電圧は接触抵抗値が１０−２Ωｃｍ２台で増加し始める。
【００５２】
次に、サージが印加された場合の温度上昇が、ｐ型領域３への接触抵抗値によりどのように変化するかについて、デバイスシミュレーションにより計算した結果を図７を用いて説明する。なお、ドリフト層２のキャリア時定数は１００ｎｓｅｃとして計算を行った。
【００５３】
図７においては、横軸に接触抵抗値ρＣ（Ωｃｍ２）を示し、縦軸に温度上昇値ΔＴ（Ｋ）を示しており、耐圧６００ＶのＭＰＳダイオードと、耐圧１７００ＶのＭＰＳダイオードに対して、それぞれサージとして正弦半波電圧が抵抗とインダクタンスを有する負荷を介して印加された場合の温度上昇の接触抵抗値依存性を示している。また、図７には、耐圧６００Ｖおよび１７００ＶのＭＰＳダイオードに共に４０Ｖのサージが印加された場合の特性を、それぞれ特性Ｔ２０およびＴ２１として示し、耐圧１７００ＶのＭＰＳダイオードに５０Ｖのサージが印加された場合の特性を特性Ｔ２２として示し、耐圧６００ＶのＭＰＳダイオードに６０Ｖのサージが印加された場合の特性を特性Ｔ２３として示している。なお、図７で示す接触抵抗値ρＣは室温で電流密度３００Ａ／ｃｍ２の電流を流す場合の値である。
【００５４】
図７より、接触抵抗値が１０−３Ωｃｍ２台では何れの特性においても温度上昇が抑制されていることが判るが、これは、図６に示したＭＰＳダイオードの立ち下がり電圧および立ち上がり電圧の接触抵抗値依存性（特性Ｔ１０およびＴ１１）において、立ち上がり電圧は接触抵抗値が１０−３Ωｃｍ２台では変化しないが、立ち下がり電圧は変化するという結果から、ＭＰＳダイオードのｐｉｎダイオード領域に電流が流れなくなる立ち下がり電圧を高くすることによって、サージが印加された後の電流減少を高い電圧で生じさせることができ、発熱が抑えられるものと考えられる。
【００５５】
この結果から、ｐ型領域３に対するアノード電極５の接触抵抗値を、室温で１×１０−３〜１×１０−２Ωｃｍ２とすることでサージが印加された場合の温度上昇を抑制し、サージに対する耐性を向上させることができると言える。
【００５６】
ここで、接触抵抗値１×１０−３〜１×１０−２Ωｃｍ２と言うのは、電流・電圧特性に非線形成分が含まれ、完全なオーミックとは言えない電流・電圧特性を有する接触に該当する。
【００５７】
一般的には、接触抵抗を小さく、具体的には、ｐｉｎダイオードの順方向電流を流す場合にオン電圧に影響を及ぼさないようにするために接触抵抗値を１０−４Ωｃｍ２以下とする。しかし、発明者達は、上述したデバイスシミュレーションを経て、ＭＰＳダイオードへのサージ印加時の温度上昇を抑制するという本発明の課題を解決するには、接触抵抗値として一般的には不良な状態とされる室温で１×１０−３〜１×１０−２Ωｃｍ２の接触抵抗値とする方が、１×１０−３Ωｃｍ２未満とするよりも有効であるという結論を得た。
【００５８】
また、図７より温度上昇値ΔＴは２００Ｋ以上の値となることが判るが、図６を用いて説明したように、接触抵抗値は温度が上昇すると下がる傾向にあり、室温では１０−２Ωｃｍ２台の接触抵抗値であっても、サージが印加されて温度が２００Ｋ程度上昇した場合には、１×１０−３Ωｃｍ２以下の接触抵抗値になるので、オン電圧への影響は小さくなる。これは、デバイスの抵抗による発熱よりも、立ち下がり電圧をわずかに大きくすることによる発熱抑制の効果の方が大きいためと考えられる。
【００５９】
これらの接触抵抗値は、ｐ型領域３の最表面のアノード電極５と接触する領域を１×１０１９／ｃｍ３〜２×１０２０／ｃｍ３のドーピング濃度とし、アノード電極５としてショットキ電極として用いられるＴｉやＭｏ、Ｎｉを利用することによって実現可能である。
【００６０】
なお、図６および図７に示した計算結果は、ドリフト層２のキャリア時定数が１００ｎｓｅｃの場合のものであるが、図３および図５に示した計算結果である、より長いキャリア時定数（１００ｎｓｅｃ以上）とすることで、立ち上がり電圧をさらに低下させることができ、サージが印加された場合の温度上昇を抑制する効果がさらに高まり、サージに対する耐性を向上させることができる。
【００６１】
なお、以上の説明においてはＳｉＣデバイスを例に採って説明したが、本発明の適用はＳｉＣデバイスに限定されるものではなく、ワイドバンドギャップを有する半導体、例えば、ＧａＮ（窒化ガリウム）系材料、ＡｌＮ（窒化アルミニウム）系材料、ダイヤモンドを用いたデバイスへの適用も可能である。
【００６２】
ワイドバンドギャップ半導体によって構成されるダイオードデバイスは、耐電圧性が高く、許容電流密度も高いため、シリコンデバイスに比べて小型化が可能である。
【００６３】
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となる。
【００６４】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６５】
１  ＳｉＣ基板、２  ドリフト層、３  ｐ型領域、５  アノード電極、６  カソード電極。
【図１】
2014011285.tif 000003
【図２】
2014011285.tif 000004
【図３】
2014011285.tif 000005
【図４】
2014011285.tif 000006
【図５】
2014011285.tif 000007
【図６】
2014011285.tif 000008
【図７】
2014011285.tif 000009