(57)【要約】【課題】待機状態の消費電力を抑制し、トランスの音鳴りを抑制する。【解決手段】電源装置１は、直流電源Ｖｄｃに接続されたスイッチング素子Ｓ１，Ｓ２と、スイッチング素子Ｓ１，Ｓ２によって共振するＬＬＣ共振回路２と、トランスＴ１の二次側を整流して平滑化する整流平滑回路３と、二次側電圧ＶＲＬを検出する出力電圧検出回路４ａと、負荷ＲＬに供給する電力値が閾値より小さいか否かを検出する電力検出回路６と、この電力値が閾値より小さいと判断されたならば、上限電圧と下限電圧とを周期的に繰り返すバースト信号Ｖｏを出力するバースト周波数設定回路７と、ＬＬＣ共振回路２に流れる一次側電流ＩＬ１の周波数Ｆｏが、整流平滑回路３が検出したフィードバック信号Ｖｆ、または、バースト信号Ｖｏの電圧に応じた値となるように、スイッチング素子Ｓ１，Ｓ２の各ゲートに制御信号Ｖｍ，Ｖｎを出力するスイッチング制御回路５とを備える。【選択図】図１
2014060895.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続された１または複数のスイッチ素子と、
リーケージインダクタ、高周波トランスの一次側、および、共振コンデンサを含み、前記１または複数のスイッチ素子によって共振する共振回路と、
前記高周波トランスの二次側電圧を整流する整流素子、および、整流された前記二次側電圧を平滑化する平滑コンデンサを備えた整流平滑回路と、
前記整流平滑回路が出力した前記二次側電圧を検出する出力電圧検出回路と、
負荷に供給する電力値が閾値より小さいか否かを検出する電力検出回路と、
前記電力検出回路によって前記電力値が前記閾値より小さいと判断されたならば、上限電圧と下限電圧とを周期的に繰り返すバースト信号を出力するバースト周波数設定回路と、
前記共振回路に流れる電流の周波数が、前記整流平滑回路の前記二次側電圧、または、前記バースト信号の電圧に応じた値となるように、前記１または複数のスイッチ素子の各ゲートに制御信号を出力するスイッチング制御回路と、
を備えることを特徴とする電源装置。
【請求項２】
前記１または複数のスイッチ素子は、前記直流電源に直列接続された第１スイッチ素子および第２スイッチ素子を含み、
前記共振回路は、
前記第１スイッチ素子または前記第２スイッチ素子のドレインとソースとの間に接続されている、
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記１または複数のスイッチ素子は、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、および、第４スイッチ素子を含み、
前記第１スイッチ素子および前記第２スイッチ素子は、前記直流電源に直列接続されて第１のスイッチングレッグを構成し、
前記第３スイッチ素子および前記第４スイッチ素子は、前記直流電源に直列接続され、かつ、前記第１のスイッチングレッグと並列に接続されて、第２のスイッチングレッグを構成し、
前記共振回路は、
前記第１スイッチ素子および前記第２スイッチ素子の接続ノードと、前記第３スイッチ素子および前記第４スイッチ素子の接続ノードとの間に接続されている、
ことを特徴とする請求項１に記載の電源装置。
【請求項４】
前記スイッチング制御回路は、前記整流平滑回路の前記二次側電圧が高いほど、前記共振回路に流れる電流の周波数を高くし、または、前記バースト信号の電圧が高いほど、前記共振回路に流れる電流の周波数を高くする、
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の電源装置。
【請求項５】
前記スイッチング制御回路は、前記バースト信号のエッジに於いて前記共振回路に流れる電流の周波数を徐々に変化させる、
ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記バースト周波数設定回路から出力される前記バースト信号のエッジを徐々に変化させる時定数設定回路を更に備え、
前記共振回路の前記リーケージインダクタに流れる電流は、前記時定数設定回路による増加期間中には徐々に増加し、前記時定数設定回路による減少期間中には徐々に減少する、
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の電源装置。
【請求項７】
前記バースト周波数設定回路が出力する前記バースト信号は、前記上限電圧に達した後、所定期間に亘って前記上限電圧を維持する、
ことを特徴とする請求項１ないし請求項６のいずれか１項に記載の電源装置。
【請求項８】
前記電力検出回路は、電流値を電圧値に変換する変換素子によって変換された前記電圧値が基準電圧より小さいか否かを判定する比較器を備え、
前記バースト周波数設定回路は、前記比較器によって前記電圧値が基準電圧より小さいと判断されたならば、前記バースト信号を出力する、
ことを特徴とする請求項１ないし請求項７のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に電力を供給する電源装置に関する。
【背景技術】
【０００２】
近年、待機時の消費電力を抑制するため、バースト動作により制御する電源装置が開示されるようになっている。ここでバースト動作とは、スイッチング動作の停止とスイッチング動作の実行とを間欠的に繰り返すことをいう。
特許文献１の目的には、「ＤＣ−ＤＣコンバータのスイッチングロスを低減しかつスイッチング効率を改善する。」と記載され、構成には、「本発明によるＤＣ−ＤＣコンバータは、直流電源１及びトランス９の第１の巻線９ａに直列に接続されたスイッチング素子３、４の制御端子に対して制御回路２から断続的なドライブ信号を付与するとともに、トランス９の第２の巻線９ｂの出力電圧を安定化用基準電源１５の基準電圧と比較して、その差に対応する出力に基づいて制御回路２のドライブ信号を制御することにより、トランス９の第２の巻線９ｂから安定化した出力電圧を取出す。安定化用基準電源１５の基準電圧よりも低い軽負荷時安定化用基準電圧のレベルと出力電圧を比較し、その比較出力に基づいてスイッチング素子３、４を間欠的に制御して、軽負荷時安定化用基準電圧のレベルに対応した出力電圧を選択的に取り出す。このように、スイッチング素子３、４の動作を停止する間欠発振状態に一時的に切り換えることにより、スイッチングロスを低減しかつスイッチング効率を改善する。」と記載されている。
【０００３】
図７は、比較例に於ける電源装置の概略を示す構成図である。比較例の電源装置は、特許文献１に記載のＤＣ−ＤＣコンバータを参考に構成されている。
図７に示すように、電源装置１ｄは、スイッチング素子Ｓ１（第１スイッチ素子）およびスイッチング素子Ｓ２（第２スイッチ素子）と、ＬＬＣ（インダクタ・インダクタ・キャパシタ）共振回路２ａ（共振回路）と、整流平滑回路３と、出力電圧検出回路４ａ，４ｂと、スイッチング制御回路５ｄと、高周波トランスＴ１(以下、単にトランスＴ１と記載する。)とを備えている。電源装置１ｄの入力側は、直流電源Ｖｄｃの正極と負極とに接続され、電源装置１ｄの出力側は、負荷ＲＬに接続されている。電源装置１ｄは、直流電源Ｖｄｃから電力の供給を受けて、二次側電圧ＶＲＬを負荷ＲＬに印加し、よって、二次側電流ＩＲＬを負荷ＲＬに流すものである。
スイッチング素子Ｓ１（第１スイッチ素子）およびスイッチング素子Ｓ２（第２スイッチ素子）は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、ゲートに印加された電圧（制御信号）に応じて、ドレインとソースとの間に電流を流すものである。スイッチング素子Ｓ１のドレインは、直流電源Ｖｄｃの正極端子に接続され、スイッチング素子Ｓ１のソースはスイッチング素子Ｓ２のドレインと、後記するＬＬＣ共振回路２ａのリーケージインダクタンスＬ１の一端に接続されている。スイッチング素子Ｓ２のソースと直流電源Ｖｄｃの負極端子とは、一次側グランドに接地されている。スイッチング素子Ｓ１およびスイッチング素子Ｓ２は、直流電源Ｖｄｃに直列接続されて、スイッチングレッグを構成している。
スイッチング素子Ｓ１のゲートは、後記するスイッチング制御回路５ｄに接続され、周波数Ｆｏのパルス信号である制御信号Ｖｍが出力される。スイッチング素子Ｓ２のゲートは、後記するスイッチング制御回路５ｄに接続され、周波数Ｆｏのパルス信号である制御信号Ｖｎが出力される。これにより、スイッチング素子Ｓ１，Ｓ２はスイッチング動作を行って、後記するＬＬＣ共振回路２ａに周波数Ｆｏのパルス信号を出力する。
【０００４】
ＬＬＣ共振回路２ａは、リーケージインダクタンスＬ１と、トランスＴ１の一次側と、共振コンデンサＣ１とを備えている。リーケージインダクタンスＬ１の一端は、前記したスイッチング素子Ｓ１のソースおよびスイッチング素子Ｓ２のドレインに接続され、リーケージインダクタンスＬ１の他端は、トランスＴ１の一次側の巻線の一端に接続されている。トランスＴ１の一次側の巻線の他端は、共振コンデンサＣ１の一端に接続されている。共振コンデンサＣ１の他端は、一次側グランドに接続されている。ＬＬＣ共振回路２ａは、トランスＴ１の一次側に接続されたリーケージインダクタンスＬ１、および、共振コンデンサＣ１が直列に接続されて、一次側直列共振回路を構成している。ＬＬＣ共振回路２ａは、スイッチング素子Ｓ１，Ｓ２のスイッチング動作によって共振するものである。
【０００５】
整流平滑回路３は、トランスＴ１の二次側に接続されており、整流ダイオードＤ１，Ｄ２と、平滑コンデンサＣ２とを備えている。トランスＴ１の二次側の巻線の中点であるセンタータップは、二次側グランドに接地されている。トランスＴ１の二次側の巻線の一端は、整流ダイオードＤ１のアノードに接続されている。トランスＴ１の二次側の巻線の他端は、整流ダイオードＤ２のアノードに接続され、後記する出力電圧検出回路４ａに接続されている。整流ダイオードＤ１，Ｄ２のカソードは、平滑コンデンサＣ２の一端に接続されている。平滑コンデンサＣ２の他端は、二次側グランドに接地されている。
整流平滑回路３は、整流ダイオードＤ１，Ｄ２によってトランスＴ１の二次側の電圧を整流し、平滑コンデンサＣ２によって整流された電圧を平滑化するものである。
【０００６】
出力電圧検出回路４ａと出力電圧検出回路４ｂとは、ひとつの出力電圧検出回路４ａ，４ｂを構成している。出力電圧検出回路４ａは、電源装置１ｄの二次側に接続されており、フォトカプラＰＣの発光素子側と、シャントレギュレータＳＲとを備えている。シャントレギュレータＳＲは、アノードとカソードとリファレンスの３つの端子を有し、リファレンスに印加された電圧が当該シャントレギュレータＳＲ内部の基準電圧である閾値を超えたときに、カソードとアノードとの間に所定の電流を流すものである。出力電圧検出回路４ａの入力側は、整流平滑回路３の整流ダイオードＤ１，Ｄ２のカソードに接続されて、更に、フォトカプラＰＣの発光素子のアノードと、シャントレギュレータＳＲのリファレンスと、出力電圧検出回路４ａの出力側に接続されている。フォトカプラＰＣの発光素子のカソードは、シャントレギュレータＳＲのカソードに接続されている。シャントレギュレータＳＲのアノードは、二次側グランドに接続されている。
出力電圧検出回路４ｂは、電源装置１ｄの一次側に接続されており、前記したフォトカプラＰＣの受光素子側を備えている。フォトカプラＰＣの受光素子のコレクタは、スイッチング制御回路５ｄの入力側に接続されている。フォトカプラＰＣの受光素子のエミッタは、一次側グランドに接続されている。
出力電圧検出回路４ａ、４ｂは、負荷ＲＬに印加している二次側電圧ＶＲＬが閾値を超えたことをシャントレギュレータＳＲで検知して、フォトカプラＰＣの発光素子で電流を加減して二次側電圧ＶＲＬを電圧降下させると共に、フォトカプラＰＣの受光素子のコレクタ側の電圧をフィードバック信号Ｖｆとしてスイッチング制御回路５ｄにフィードバックするものである。
【０００７】
スイッチング制御回路５ｄは、プルアップ抵抗（不図示）と、定電圧源（不図示）と、反転増幅回路（不図示）と、可変周波数発振部（不図示）とを備えている。プルアップ抵抗の一端は定電圧源に接続され、他端はフォトカプラＰＣの受光素子のコレクタに接続されている。フォトカプラＰＣの受光素子のコレクタは、反転増幅回路に接続されている。反転増幅回路の出力側は、可変周波数発振部に接続されている。可変周波数発振部の第１の出力側は、スイッチング素子Ｓ１（第１スイッチ素子）に接続されている。可変周波数発振部の第２の出力側は、スイッチング素子Ｓ２（第２スイッチ素子）に接続されている。
スイッチング制御回路５ｄは、この電源装置１ｄが出力する二次側電圧ＶＲＬに応じたスイッチング周波数ＦｏでＬＬＣ共振回路２ａが動作するように、第１の出力側から制御信号Ｖｍを出力すると共に、第２の出力側から制御信号Ｖｎを出力する。
スイッチング制御回路５ｄは、この電源装置１ｄが出力する二次側電圧ＶＲＬが高くなると、０［Ｈｚ］を下限としてスイッチング周波数Ｆｏを下げ、この電源装置１ｄの二次側電圧ＶＲＬが低くなると、ｆ１［Ｈｚ］を上限としてスイッチング周波数Ｆｏを上げるように制御する。
【０００８】
図８（ａ）〜（ｃ）は、比較例に於ける電源装置の各部波形を示す図である。図８は、電源装置１ｄの待機状態を示している。このとき、負荷ＲＬの抵抗値は極めて大きくなっており、負荷ＲＬに供給する電力値は僅かである。そのため、以下に於いて、待機状態のことを、軽負荷状態と記載している場合がある。
図８（ａ）は、フィードバック信号Ｖｆの電圧波形図である。縦軸は、フィードバック信号Ｖｆの電圧を示している。横軸は、共通する時間ｔを示している。
図８（ｂ）は、ＬＬＣ共振回路２ａのスイッチング周波数Ｆｏの変化を示す図である。縦軸は、周波数Ｆｏを示している。横軸は、共通する時間ｔを示している。
図８（ｃ）は、一次側電流ＩＬ１の包絡線を示す波形図である。縦軸は、一次側電流ＩＬ１の包絡線を示している。横軸は、共通する時間ｔを示している。
【０００９】
（スイッチング動作の停止）
時間ｔ０に於いて、出力電圧検出回路４ａ，４ｂは、二次側電圧ＶＲＬが閾値よりも高いことを検出し、シャントレギュレータＳＲ内部のトランジスタがオンし、フォトカプラＰＣの発光素子に電流が流れ、フォトカプラＰＣの受光素子はオン状態となる。ここで閾値とは、シャントレギュレータＳＲ内部の基準電圧のことをいう。軽負荷状態に於いて、負荷ＲＬの抵抗値が大きいので、電源装置１ｄのフィードバック制御のゲインは大きい。これにより、フォトカプラＰＣの発光素子に電流が流れ、フォトカプラＰＣの受光素子がオンしたとき、図８（ａ）に示すように、フィードバック信号Ｖｆの電圧は０Ｖとなり、電源装置１ｄは、スイッチング動作を停止する。これにより、ＬＬＣ共振回路２ａおよびトランスＴ１は、図８（ｂ）に示すように、スイッチング周波数Ｆｏが０［Ｈｚ］となり、図８（ｃ）に示すように、一次側電流ＩＬ１が流れなくなる。
時間ｔ０から時間ｔ１に近づくにつれ、電源装置１ｄの二次側電圧ＶＲＬは次第に降下し、時間ｔ１に於いて、閾値よりも低下する。
【００１０】
（スイッチング動作の実行）
時間ｔ１に於いて、出力電圧検出回路４ａ，４ｂは、シャントレギュレータＳＲによって二次側電圧ＶＲＬが閾値よりも低下したことを検出し、フォトカプラＰＣの発光素子には電流は流れなくなり、フォトカプラＰＣの受光素子はオフ状態となる。フォトカプラＰＣの受光素子のオフにより、図８（ａ）に示すように、フィードバック信号Ｖｆの電圧はＨｉ（ハイ）レベルとなり、電源装置１ｄは、スイッチング動作を開始する。ＬＬＣ共振回路２ａおよびトランスＴ１は、図８（ｂ）に示すように、スイッチング周波数ｆ１で動作し、図８（ｃ）に示すように、一次側電流ＩＬ１が瞬間的に大きく流れたのち、次第に収束する。
時間ｔ１から時間ｔ２に近づくにつれ、電源装置１ｄの二次側電圧ＶＲＬは次第に上昇し、時間ｔ２に於いて閾値以上となる。これにより、電源装置１ｄは、再びスイッチング動作を停止する。
図８に示すように、電源装置１ｄは、待機状態に於いて、上記したスイッチング動作の停止と実行とを間欠的に繰り返す。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平８−１３０８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
電源装置の待機状態の消費電力を抑制する上で、スイッチング動作の停止と実行とを間欠的に繰り返すバースト動作は有効である。
しかし、比較例の電源装置の各部波形（図８）に示すように、時間ｔ１に於いて、トランスＴ１の一次側に流れる一次側電流ＩＬ１が急変し、よって、トランスＴ１の磁束密度が急変する。時刻ｔ２に於いても同様に、トランスＴ１の一次側に流れる一次側電流ＩＬ１が急変し、よって、トランスＴ１の磁束密度が急変する。このような時刻ｔ１，ｔ２に於けるトランスＴ１の磁束密度の急変は、音鳴りを引き起こす虞がある。
そこで、本発明は、待機状態の消費電力を抑制し、かつ、トランスの音鳴りを抑制することができる電源装置を提供することを課題とする。
【課題を解決するための手段】
【００１３】
前記した課題を解決するため、本発明の電源回路は、以下のように構成した。
すなわち、請求項１に記載の発明では、直流電源に接続された１または複数のスイッチ素子と、リーケージインダクタ、高周波トランス（Ｔ１）の一次側、および、共振コンデンサを含み、前記１または複数のスイッチ素子によって共振する共振回路と、前記高周波トランスの二次側電圧を整流する整流素子、および、整流された前記二次側電圧を平滑化する平滑コンデンサを備えた整流平滑回路と、前記整流平滑回路が出力した前記二次側電圧を検出する出力電圧検出回路と、負荷に供給する電力値が閾値より小さいか否かを検出する電力検出回路と、前記電力検出回路によって前記電力値が前記閾値より小さいと判断されたならば、上限電圧と下限電圧とを周期的に繰り返すバースト信号を出力するバースト周波数設定回路と、前記共振回路に流れる電流の周波数が、前記整流平滑回路の前記二次側電圧（ＶＲＬ）、または、前記バースト信号（Ｖｇ）の電圧に応じた値となるように、前記１または複数のスイッチ素子の各ゲートに制御信号を出力するスイッチング制御回路と、を備えることを特徴とする電源装置とした。
その他の手段については、発明を実施するための形態のなかで説明する。
【発明の効果】
【００１４】
本発明によれば、待機状態の消費電力を抑制し、かつ、トランスの音鳴りを抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に於ける電源装置の概略を示す構成図である。
【図２】第１の実施形態に於ける電源装置の各部波形を示す図である。
【図３】第１の実施形態に於ける電源装置の一次側電流の拡大波形を示す図である。
【図４】第２の実施形態に於ける電源装置の概略を示す構成図である。
【図５】第３の実施形態に於ける電源装置の概略を示す構成図である。
【図６】第４の実施形態に於ける電源装置の概略を示す構成図である。
【図７】比較例に於ける電源装置の概略を示す構成図である。
【図８】比較例に於ける電源装置の各部波形を示す図である。
【発明を実施するための形態】
【００１６】
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
【００１７】
（第１の実施形態の構成）
【００１８】
図１は、第１の実施形態に於ける電源装置の概略を示す構成図である。
図１に示すように、電源装置１は、スイッチング素子Ｓ１（第１スイッチ素子）およびスイッチング素子Ｓ２（第２スイッチ素子）と、ＬＬＣ共振回路２（共振回路）と、整流平滑回路３と、出力電圧検出回路４ａ，４ｂと、スイッチング制御回路５と、電力検出回路６と、バースト周波数設定回路７と、時定数設定回路８と、高周波トランスＴ１(以下、単にトランスＴ１と記載する。)とを備えている。電源装置１の入力側は、直流電源Ｖｄｃの正極と負極とに接続され、電源装置１の出力側は、負荷ＲＬに接続されている。電源装置１は、直流電源Ｖｄｃから電力の供給を受けて、二次側電圧ＶＲＬを負荷ＲＬに印加するものである。
【００１９】
スイッチング素子Ｓ１（第１スイッチ素子）およびスイッチング素子Ｓ２（第２スイッチ素子）は、例えばＭＯＳＦＥＴであり、ゲートに印加された電圧（制御信号）に応じた電流をドレインとソースとの間に流すものである。スイッチング素子Ｓ１のドレインは、直流電源Ｖｄｃの正極端子に接続されている。スイッチング素子Ｓ１のソースはスイッチング素子Ｓ２のドレインと、後記するＬＬＣ共振回路２のリーケージインダクタンスＬ１の一端に接続されている。スイッチング素子Ｓ２のソースと直流電源Ｖｄｃの負極端子とは、一次側グランドに接地されている。スイッチング素子Ｓ１およびスイッチング素子Ｓ２は、直流電源Ｖｄｃに直列接続されて、スイッチングレッグを構成している。
スイッチング素子Ｓ１のゲートには、後記するスイッチング制御回路５から、パルス信号である制御信号Ｖｍが出力される。スイッチング素子Ｓ２のゲートには、後記するスイッチング制御回路５から、制御信号Ｖｍとは位相が異なるパルス信号である制御信号Ｖｎが出力される。これにより、スイッチング素子Ｓ１，Ｓ２は交互にスイッチング動作を行って、後記するＬＬＣ共振回路２を、周波数Ｆｏで動作させる。
【００２０】
ＬＬＣ共振回路２は、リーケージインダクタンスＬ１と、トランスＴ１の一次側と、共振コンデンサＣ１とを備えている。リーケージインダクタンスＬ１の一端は、前記したスイッチング素子Ｓ１のソースとスイッチング素子Ｓ２のドレインとが接続されているノードに接続され、リーケージインダクタンスＬ１の他端は、トランスＴ１の一次側の巻線の一端に接続されている。トランスＴ１の一次側の巻線の他端は、共振コンデンサＣ１の一端に接続されると共に、後記する電力検出回路６の入力側に接続されている。共振コンデンサＣ１の他端は、一次側グランドに接続されている。ＬＬＣ共振回路２は、トランスＴ１の一次側に接続されたリーケージインダクタンスＬ１、および、共振コンデンサＣ１が直列に接続されて、一次側直列共振回路を構成している。ＬＬＣ共振回路２は、スイッチング素子Ｓ１，Ｓ２のスイッチング動作によって共振するものである。
【００２１】
整流平滑回路３は、トランスＴ１の二次側に接続されており、整流ダイオードＤ１，Ｄ２と、平滑コンデンサＣ２とを備えている。トランスＴ１の二次側の巻線の中点であるセンタータップは、二次側グランドに接地されている。トランスＴ１の二次側の巻線の一端は、整流ダイオードＤ１のアノードに接続されている。トランスＴ１の二次側の巻線の他端は、整流ダイオードＤ２のアノードに接続されている。整流ダイオードＤ１，Ｄ２のカソードは、平滑コンデンサＣ２の一端に接続されている。平滑コンデンサＣ２の他端は、二次側グランドに接地されている。
整流平滑回路３は、整流ダイオードＤ１，Ｄ２によってトランスＴ１の二次側の電圧を整流し、平滑コンデンサＣ２によって整流された二次側の電圧を平滑化するものである。
【００２２】
出力電圧検出回路４ａ，４ｂは、二次側の出力電圧検出回路４ａと、一次側の出力電圧検出回路４ｂとで構成されている。出力電圧検出回路４ａは、フォトカプラＰＣの発光素子側と、シャントレギュレータＳＲとを備えている。出力電圧検出回路４ａの入力側は、整流平滑回路３の整流ダイオードＤ１，Ｄ２のカソードに接続されて、更に、フォトカプラＰＣの発光素子のアノードと、シャントレギュレータＳＲのリファレンスと、出力電圧検出回路４ａの出力側に接続されている。フォトカプラＰＣの発光素子のカソードは、シャントレギュレータＳＲのカソードに接続されている。シャントレギュレータＳＲのアノードは、二次側グランドに接続されている。
出力電圧検出回路４ｂは、前記したフォトカプラＰＣの受光素子側を備えている。フォトカプラＰＣの受光素子のコレクタは、スイッチング制御回路５の入力側に接続されている。フォトカプラＰＣの受光素子のエミッタは、一次側グランドに接続されている。
出力電圧検出回路４ａ，４ｂは、負荷ＲＬに印加している二次側電圧ＶＲＬが閾値を超えたことをシャントレギュレータＳＲで検知して、フォトカプラＰＣの発光素子で電流を加減して二次側電圧ＶＲＬを電圧降下させると共に、フォトカプラＰＣの受光素子のコレクタ側の電圧をフィードバック信号Ｖｆとしてスイッチング制御回路５にフィードバックするものである。
【００２３】
スイッチング制御回路５は、プルアップ抵抗（不図示）と、定電圧源（不図示）と、反転増幅回路（不図示）と、積分回路（不図示）と、最大値検出回路（不図示）と、可変周波数発振部（不図示）とを備えている。プルアップ抵抗の一端は定電圧源に接続され、他端はフォトカプラＰＣの受光素子のコレクタに接続されている。フォトカプラＰＣの受光素子のコレクタは、反転増幅回路に接続されている。反転増幅回路の出力側は、最大値検出回路の第１の入力側に接続されている。反転増幅回路（不図示）は、フィードバック信号Ｖｆを反転して増幅するものである。
積分回路（不図示）の入力側は、後記する時定数設定回路８に接続され、制御信号Ｖｇが入力される。積分回路は、最大値検出回路の第２の入力側に接続されている。積分回路は、制御信号Ｖｇのエッジを徐々に変化させて出力し、よって、ＬＬＣ共振回路２のリーケージインダクタンスＬ１に流れる一次側電流ＩＬ１のスイッチング周波数Ｆｏを、徐々に変化させる。
【００２４】
最大値検出回路（不図示）の出力側は、可変周波数発振部に接続されている。最大値検出回路は、第１の入力側の電圧と第２の入力側の電圧のうち高い方の電圧を出力するものである。
可変周波数発振部（不図示）の第１の出力側は、スイッチング素子Ｓ１（第１スイッチ素子）に接続されている。可変周波数発振部の第２の出力側は、スイッチング素子Ｓ２（第２スイッチ素子）に接続されている。可変周波数発振部は、入力された電圧に応じた周波数のパルス信号を出力するものである。
スイッチング制御回路５は、この電源装置１の二次側電圧ＶＲＬに応じたスイッチング周波数ＦｏでＬＬＣ共振回路２が動作するように、第１の出力側から制御信号Ｖｍを出力すると共に、第２の出力側から制御信号Ｖｎを出力する。制御信号Ｖｍは、周波数Ｆｏのパルス信号である。制御信号Ｖｎは、周波数Ｆｏのパルス信号であり、かつ、制御信号Ｖｍとは位相が異なるものである。
【００２５】
スイッチング制御回路５は、この電源装置１の二次側電圧ＶＲＬが高くなり、よって出力電圧検出回路４ｂのフィードバック信号Ｖｆの電圧が低くなると、ｆ２［Ｈｚ］を上限として制御信号Ｖｍ，Ｖｎの周波数Ｆｏを上げることにより、ＬＬＣ共振回路２のスイッチング周波数Ｆｏを上げるように制御する。スイッチング制御回路５は、この電源装置１の二次側電圧ＶＲＬが低くなり、よって出力電圧検出回路４ｂのフィードバック信号Ｖｆの電圧が高くなると、ｆ１［Ｈｚ］を下限として制御信号Ｖｍ，Ｖｎの周波数Ｆｏを下げることにより、ＬＬＣ共振回路２のスイッチング周波数Ｆｏを下げるように制御する。ここで、周波数ｆ１［Ｈｚ］は、ＬＬＣ共振回路２が安定して動作する周波数である。
スイッチング制御回路５は更に、時定数設定回路８が出力する制御信号Ｖｇの電圧に応じたスイッチング周波数ＦｏでＬＬＣ共振回路２が動作するように、第１の出力側から制御信号Ｖｍを出力すると共に、第２の出力側から制御信号Ｖｎを出力する。
スイッチング制御回路５は、二次側電圧ＶＲＬが高くなり、よって制御信号Ｖｇの電圧が低くなると、ｆ２［Ｈｚ］を上限として制御信号Ｖｍ，Ｖｎの周波数Ｆｏを上げることにより、ＬＬＣ共振回路２のスイッチング周波数Ｆｏを上げる。スイッチング制御回路５は、二次側電圧ＶＲＬが低くなり、制御信号Ｖｇの電圧が高くなると、ｆ１［Ｈｚ］を下限として制御信号Ｖｍ，Ｖｎの周波数Ｆｏを下げることにより、ＬＬＣ共振回路２のスイッチング周波数Ｆｏを下げるように制御する。
【００２６】
電力検出回路６は、コンデンサＣ３と、分圧抵抗Ｒ１，Ｒ２と、コンパレータＣＰ１と、基準電圧源Ｖｒｅｆとを備えている。電力検出回路６は、この電源装置１の一次側の消費電力が閾値以上であるか否かを判断し、電源装置１が待機状態であるか否かを判断するものである。ＬＬＣ共振回路２のトランスＴ１の一次側と共振コンデンサＣ１との接続ノードには、コンデンサＣ３の一端が接続されており、コンデンサＣ３の他端には、一次側電流ＩＬ１の包絡線に相当する電圧が発生している。このコンデンサＣ３の他端の電圧を、分圧抵抗Ｒ１，Ｒ２で分圧し、基準電圧源Ｖｒｅｆと比較している。第１の実施形態の電源装置１は、フィードバック制御により二次側電圧ＶＲＬが所定値に制御されているので、一次側電流ＩＬ１の包絡線を測定することによって、間接的に当該電源装置１が供給する電力値を測定することができる。
分圧抵抗Ｒ２の両端電圧Ｖ１が基準電圧源Ｖｒｅｆよりも低いとき、電力検出回路６の出力側は、開放状態（ハイ・インピーダンス）となる。分圧抵抗Ｒ２の両端電圧Ｖ１が基準電圧源Ｖｒｅｆよりも高いとき、電力検出回路６の出力側は、コンパレータＣＰ１の負電源の電圧レベルであるＬｏ（ロウ）レベルとなる。
コンデンサＣ３の一端は、この電力検出回路６の入力側であり、ＬＬＣ共振回路２のトランスＴ１の一次側の巻線の他端と、共振コンデンサＣ１の一端とが接続されているノードに接続されている。コンデンサＣ３の他端は、分圧抵抗Ｒ１の一端に接続されている。分圧抵抗Ｒ１の他端は、分圧抵抗Ｒ２の一端に接続されていると共に、コンパレータＣＰ１の反転入力端子に接続されている。分圧抵抗Ｒ２の他端は、一次側グランドに接続されている。基準電圧源Ｖｒｅｆは、コンパレータＣＰ１の非反転入力端子に接続されている。コンパレータＣＰ１の出力端子は、この電力検出回路６の出力側である。
【００２７】
バースト周波数設定回路７は、オペアンプＯＰ１と、抵抗Ｒ３〜Ｒ５と、コンデンサＣ４とを備えた自励式発振回路である。バースト周波数設定回路７は、入力側がハイ・インピーダンスである場合には、所定周波数のバースト信号Ｖｏを出力するものである。このバースト信号Ｖｏは、電圧Ｖｃｃ（上限電圧）と０［Ｖ］（下限電圧）とを周期的に繰り返す信号である。ここで、上限電圧とは、ＬＬＣ共振回路２の一次側電流ＩＬ１のスイッチング周波数Ｆｏを上限スイッチング周波数ｆ２に制御する電圧のことをいう。また、下限電圧とは、ＬＬＣ共振回路２の一次側電流ＩＬ１のスイッチング周波数Ｆｏを下限のスイッチング周波数ｆ１に制御する電圧のことをいう。
電力検出回路６の出力側は、オペアンプＯＰ１の非反転入力端子と、抵抗Ｒ３の一端と、抵抗Ｒ４の一端とに接続されている。抵抗Ｒ３の他端は、オペアンプＯＰ１の出力端子に接続されている。抵抗Ｒ４の他端は、一次側グランドに接地されている。オペアンプＯＰ１の出力端子には、抵抗Ｒ５の一端が接続されている。抵抗Ｒ５の他端は、オペアンプＯＰ１の反転入力端子と、コンデンサＣ４の一端に接続されている。コンデンサＣ４の他端は、一次側グランドに接続されている。オペアンプＯＰ１の出力端子は、バースト周波数設定回路７の出力側であり、後記する時定数設定回路８に接続されている。バースト周波数設定回路７は、バースト信号Ｖｏを時定数設定回路８に出力する。
【００２８】
時定数設定回路８は、コンデンサＣ５と抵抗Ｒ６とを備えている。時定数設定回路８の入力側は、抵抗Ｒ６の一端であり、オペアンプＯＰ１の出力端子が接続されている。抵抗Ｒ６の他端は、コンデンサＣ５の一端に接続され、スイッチング制御回路５の第２の入力側に接続されている。コンデンサＣ５の他端は、一次側グランドに接地されている。抵抗Ｒ６の他端とコンデンサＣ５の一端とが接続されているノードは、時定数設定回路８の出力側であり、当該ノードから制御信号Ｖｇがスイッチング制御回路５に出力される。
時定数設定回路８は、バースト周波数設定回路７から出力されたバースト信号Ｖｏのエッジを、コンデンサＣ５と抵抗Ｒ６とにより徐々に変化させ、制御信号Ｖｇとしてスイッチング制御回路５に出力し、よって、ＬＬＣ共振回路２のリーケージインダクタンスＬ１に流れる一次側電流ＩＬ１のスイッチング周波数Ｆｏを、徐々に変化させる。
【００２９】
第１の実施形態の電源装置１は、ＬＬＣ共振回路２の周波数Ｆｏを極端に高くすると、スイッチング素子Ｓ１，Ｓ２から発生するスイッチング損失が大きくなり、消費電力の改善効果が少なくなるため、スイッチング損失が少なく、かつ、トランスＴ１の励磁電流が小さくなる周波数を、上限スイッチング周波数ｆ２として選択する。
【００３０】
（第１の実施形態の動作）
【００３１】
図１を参照して、スイッチング制御回路５の動作を説明する。
スイッチング制御回路５は、直流電源Ｖｄｃの電圧が低下し、または、負荷ＲＬのインピーダンスが小さくなることにより、負荷ＲＬの電流が増加すると、入力されたフィードバック信号Ｖｆに応じて、スイッチング周波数Ｆｏを下げるように制御信号Ｖｍ，Ｖｎを出力する。
スイッチング制御回路５は、直流電源Ｖｄｃの電圧が上昇し、または、負荷ＲＬのインピーダンスが大きくなることにより、負荷ＲＬの電流が減少すると、入力されたフィードバック信号Ｖｆに応じて、スイッチング周波数Ｆｏを上げるように制御信号Ｖｍ，Ｖｎを出力する。
【００３２】
図２（ａ）〜（ｅ）は、第１の実施形態に於ける電源装置の各部波形を示す図である。図２は、待機状態に於ける各部波形などを示している。
【００３３】
図２（ａ）は、オペアンプＯＰ１のバースト信号Ｖｏの波形図である。縦軸は、バースト信号Ｖｏを示している。横軸は、共通する時間ｔを示している。
【００３４】
図２（ｂ）は、時定数設定回路８が出力する制御信号Ｖｇの波形図である。縦軸は、制御信号Ｖｇを示している。横軸は、共通する時間ｔを示している。
【００３５】
図２（ｃ）は、出力電圧検出回路４ｂが出力するフィードバック信号Ｖｆの波形図である。縦軸は、フィードバック信号Ｖｆを示している。横軸は、共通する時間ｔを示している。
【００３６】
図２（ｄ）は、スイッチング周波数Ｆｏを示す図である。縦軸は、スイッチング周波数Ｆｏを示している。横軸は、共通する時間ｔを示している。
【００３７】
図２（ｅ）は、一次側電流ＩＬ１の包絡線の波形図である。縦軸は、一次側電流ＩＬ１の包絡線を示している。横軸は、共通する時間ｔを示している。
【００３８】
（待機状態の動作）
待機状態（軽負荷状態）には、電源装置１の一次側の電力は、所定値以下となる。電力検出回路６に於いて、分圧抵抗Ｒ２の両端電圧Ｖ１が基準電圧源Ｖｒｅｆよりも低くなり、コンパレータＣＰ１の出力が開放状態（ハイ・インピーダンス）となる。
バースト周波数設定回路７は、コンパレータＣＰ１によって、両端電圧Ｖ１が基準電圧源Ｖｒｅｆよりも低くなったと判断されたならば、図２（ａ）に示すように、電圧Ｖｃｃ（上限電圧）と０［Ｖ］（下限電圧）とを周期的に繰り返すバースト信号Ｖｏを出力する。
時間ｔａ〜ｔ０に於いて、図２（ａ）に示すように、オペアンプＯＰ１のバースト信号ＶｏがＨｉ（ハイ）レベルとなる。図２（ｂ）に示すように、時定数設定回路８は、このバースト信号Ｖｏの立ち上がりエッジを徐々に変化させた制御信号Ｖｇを出力する。図２（ｃ）に示すように、フィードバック信号Ｖｆは、電圧Ｖｃｃのままである。図２（ｄ）に示すように、スイッチング周波数Ｆｏは、スイッチング周波数ｆ１から徐々に高くなり、上限スイッチング周波数ｆ２に達する。図２（ｅ）に示すように、一次側電流ＩＬ１の包絡線の振幅は、次第に狭くなる。
【００３９】
時間ｔ０〜ｔ１に於いて、図２（ａ）に示すように、オペアンプＯＰ１のバースト信号Ｖｏは、Ｈｉ（ハイ）レベルを維持し、図２（ｂ）に示すように、時定数設定回路８の制御信号ＶｇもＨｉ（ハイ）レベルを維持する。図２（ｃ）に示すように、フィードバック信号Ｖｆは、電圧Ｖｃｃのままである。よって、図２（ｄ）に示すように、電源装置１のスイッチング周波数Ｆｏは、上限スイッチング周波数ｆ２を維持する。これにより、図２（ｅ）に示すように、一次側電流ＩＬ１の包絡線の振幅が抑制される。
時間ｔ１〜ｔ２に於いて、図２（ａ）に示すように、オペアンプＯＰ１が出力するバースト信号Ｖｏは、Ｌｏ（ロウ）レベルとなり、図２（ｂ）に示すように、時定数設定回路８は、このバースト信号Ｖｏの立ち下がりエッジを徐々に変化させた制御信号Ｖｇを出力する。図２（ｃ）に示すように、フィードバック信号Ｖｆは、電圧Ｖｃｃのままである。よって、図２（ｄ）に示すように、電源装置１のスイッチング周波数Ｆｏは、上限スイッチング周波数ｆ２から徐々に低くなり、負荷ＲＬに応じたスイッチング周波数ｆ１に戻る。図２（ｅ）に示すように、一次側電流ＩＬ１の包絡線の振幅は、徐々に広くなる。
時間ｔ２〜ｔ３に於いて、時間ｔａ〜ｔ０と同様に、図２（ａ）に示すように、オペアンプＯＰ１が出力するバースト信号ＶｏがＨｉ（ハイ）レベルとなり、図２（ｂ）に示すように、時定数設定回路８は、このバースト信号Ｖｏの立ち上がりエッジを徐々に変化させた制御信号Ｖｇを出力する。図２（ｃ）に示すように、フィードバック信号Ｖｆは、電圧Ｖｃｃのままである。よって、図２（ｄ）に示すように、電源装置１のスイッチング周波数Ｆｏは、スイッチング周波数ｆ１から徐々に高くなり、上限スイッチング周波数ｆ２に達する。図２（ｅ）に示すように、一次側電流ＩＬ１の包絡線の振幅が抑制される。
以降、電源装置１の各部波形は、時間ｔ０〜ｔ２に於ける各部波形を繰り返す。
【００４０】
図３は、第１の実施形態に於ける電源装置の一次側電流の拡大波形を示す図である。図３は、図２（ｅ）のＡ部について拡大した波形を示す図である。
【００４１】
時間ｔ１〜ｔ２に於いて、一次側電流ＩＬ１は、徐々に増加する。時間ｔ２〜ｔ３に於いて、一次側電流ＩＬ１は、徐々に減少する。
時定数設定回路８は、バースト信号Ｖｏを、立ち上がりエッジが緩やかな制御信号Ｖｇとして出力する。スイッチング制御回路５の積分回路（不図示）は、制御信号Ｖｇの立ち上がりエッジと立ち下がりエッジとを積分し、スイッチング周波数Ｆｏを徐々に変化させるように制御信号Ｖｍ，Ｖｎを出力している。これにより、スイッチング制御回路５は、上限スイッチング周波数ｆ２から負荷ＲＬに応じたスイッチング周波数ｆ１まで、連続的に変化するように制御している。
【００４２】
（通常状態の動作）
通常状態である定格負荷時には、分圧抵抗Ｒ２の両端電圧Ｖ１が基準電圧源Ｖｒｅｆよりも高くなり、コンパレータＣＰ１の出力はＬｏ（ロウ）レベルとなる。
これにより、バースト周波数設定回路７のオペアンプＯＰ１の非反転入力端子にはＬｏ（ロウ）レベルの電圧が印加される。オペアンプＯＰ１の出力端子には、Ｈｉ（ハイ）レベルの電圧が印加される。これにより、所定時間後に、オペアンプＯＰ１の反転出力端子には、Ｈｉ（ハイ）レベルの電圧が印加されて、定常状態となる。
【００４３】
（第１の実施形態の効果）
以上説明した第１の実施形態では、次の（Ａ）〜（Ｄ）のような効果がある。
（Ａ）  時間ｔ０〜ｔ１に於いて、一次側電流ＩＬ１が抑制されている。これにより、待機状態の消費電力の抑制が実現できる。
【００４４】
（Ｂ）  電源装置１は、スイッチング素子Ｓ１およびスイッチング素子Ｓ２が直列接続されたハーフブリッジ型の電源装置である。これにより、電源装置１は、簡単な回路によって昇降圧動作を行わせることができる。
【００４５】
（Ｃ）  トランスＴ１は、ｆ１〜ｆ２［Ｈｚ］の周波数の一次側電流ＩＬ１が流れることにより、常にスイッチングされている。時間ｔ０〜ｔ１に於いても、トランスＴ１の磁束密度は０にならず、よって磁束密度は急変しない。そのため、トランスＴ１の音鳴りを抑制することができる。トランスＴ１を流れる電流量および磁束密度と、トランスＴ１の音鳴りの大きさとは、密接な関係があるので、間欠的な動作でありながらスイッチング動作を止めない制御方法は、トランスＴ１の音鳴りを小さくする上で、極めて効果が高い。
【００４６】
（Ｄ）  スイッチング制御回路５は、制御信号Ｖｇの立ち上がりエッジと立ち下がりエッジに於いて、ＬＬＣ共振回路２に流れる一次側電流ＩＬ１の周波数を徐々に変化させている。これにより、スイッチング周波数ｆ１から上限スイッチング周波数ｆ２への切換時に、ＬＬＣ共振回路２のスイッチング周波数Ｆｏが徐々に変化するようになるので、更にトランスＴ１の音鳴りを低減できる。
【００４７】
（Ｅ）  時定数設定回路８は、バースト信号Ｖｏの立ち上がりエッジと立ち下がりエッジを徐々に変化させ、制御信号Ｖｇとして出力している。これにより、スイッチング周波数ｆ１から上限スイッチング周波数ｆ２への切換時に、スイッチング周波数Ｆｏが徐々に変化するようになるので、更にトランスＴ１の音鳴りを低減できる。
【００４８】
（第２の実施形態の構成）
【００４９】
図４は、第２の実施形態に於ける電源装置の概略を示す構成図である。第１の実施形態の電源装置１（図１）と同一の要素には、同一の符号を付与している。
図４に示すように、第２の実施形態の電源装置１ａは、第１の実施形態のＬＬＣ共振回路２（図１）とは異なるＬＬＣ共振回路２ａと、第１の実施形態の電力検出回路６（図１）とは異なる電力検出回路６ａとを備え、更にカレントトランスＣＴを備えている。カレントトランスＣＴの一端は、出力電圧検出回路４ａの出力側に接続されている。カレントトランスＣＴの他端は、負荷ＲＬの一端に接続されている。カレントトランスＣＴの検出端子は、電力検出回路６ａに接続されている。カレントトランスＣＴは、電流値を電圧値に変換する変換素子である。第２の実施形態の電源装置１ａは、フィードバック制御により二次側電圧ＶＲＬが所定値に制御されているので、二次側電流ＩＲＬを測定することによって、間接的に当該電源装置１ａが供給する電力値を測定することができる。
第２の実施形態のＬＬＣ共振回路２ａは、第１の実施形態のＬＬＣ共振回路２（図１）から、電力を検出する接続線が削除されているものである。
第２の実施形態の電力検出回路６ａは、第１の実施形態の電力検出回路６（図１）とは異なり、カレントトランスＣＴの検出端子に接続され、かつ、コンデンサＣ３を備えていない。カレントトランスＣＴの検出端子は、分圧抵抗Ｒ１の一端に接続されている。分圧抵抗Ｒ１の他端は、コンパレータＣＰ１の非反転入力端子に接続され、分圧抵抗Ｒ２の一端に接続されている。それ以外の構成は、第１の実施形態の電力検出回路６（図１）と同様である。
【００５０】
（第２の実施形態の動作）
【００５１】
図４を参照して、第２の実施形態の電源装置１ａの動作を説明する。
第２の実施形態の電源装置１ａは、第１の実施形態の電源装置１とは異なり、カレントトランスＣＴによって二次側電流ＩＲＬを検出して電圧に変換することにより、電力を検出するものである。カレントトランスＣＴは、一次側コイルと二次側コイルとを備え、一次側コイルに流れる電流を、二次側コイルによって電圧に変換するものである。
第２の実施形態の電力検出回路６ａは、この電源装置１ａが、軽負荷状態であるか否かを判断するものである。電力検出回路６ａは、カレントトランスＣＴによって変換された電圧を、分圧抵抗Ｒ１，Ｒ２が直列接続された分圧回路で分圧して、両端電圧Ｖ１を得る。コンパレータＣＰ１は、この両端電圧Ｖ１と、基準電圧源Ｖｒｅｆの電圧とを比較する。両端電圧Ｖ１が、基準電圧源Ｖｒｅｆの電圧よりも高いならば、軽負荷状態であり、出力端子はハイ・インピーダンスとなる。両端電圧Ｖ１が、基準電圧源Ｖｒｅｆの電圧以下ならば、軽負荷状態ではないので、出力端子の電圧値は、Ｌｏ（ロウ）レベルとなる。
以下、第２の実施形態のバースト周波数設定回路７の動作は、第１の実施形態のバースト周波数設定回路７の動作と同様である。第２の実施形態の時定数設定回路８との動作は、第１の実施形態の時定数設定回路８との動作と同様である。
【００５２】
（第２の実施形態の効果）
以上説明した第２の実施形態では、次の（Ｆ）のような効果がある。
【００５３】
（Ｆ）  電源装置１ａは、カレントトランスＣＴによって、負荷ＲＬに流れる二次側電流ＩＲＬを直接に検出している。これにより、待機状態であるか否かを正確に判断することができる。
【００５４】
（第３の実施形態の構成）
【００５５】
図５は、第３の実施形態に於ける電源装置の概略を示す構成図である。第１の実施形態の電源装置１（図１）と同一の要素には、同一の符号を付与している。
図５に示すように、第３の実施形態の電源装置１ｂは、第１の実施形態のＬＬＣ共振回路２（図１）とは異なるＬＬＣ共振回路２ｃと、第１の実施形態の電力検出回路６（図１）とは異なる電力検出回路６ａとを備えている。
第３の実施形態のＬＬＣ共振回路２ｃは、第１の実施形態のＬＬＣ共振回路２（図１）に加えて、カレントトランスＣＴを備えている。カレントトランスＣＴの一端は、トランスＴ１の一次側の他端に接続されている。カレントトランスＣＴの他端は、共振コンデンサＣ１の一端に接続されている。カレントトランスＣＴの検出端子は、電力検出回路６（図１）に接続されている。第３の実施形態の電源装置１ｂは、フィードバック制御により二次側電圧ＶＲＬが所定値に制御されているので、一次側電流ＩＬ１を測定することによって、間接的に当該電源装置１ｂが供給する電力値を測定することができる。
第３の実施形態の電力検出回路６ａは、第１の実施形態の電力検出回路６（図１）とは異なり、カレントトランスＣＴの検出端子に接続され、かつ、コンデンサＣ３を備えていない。カレントトランスＣＴの検出端子は、分圧抵抗Ｒ１の一端に接続されている。分圧抵抗Ｒ１の他端は、コンパレータＣＰ１の非反転入力端子に接続され、分圧抵抗Ｒ２の一端に接続されている。それ以外の構成は、第１の実施形態の電力検出回路６（図１）と同様である。
【００５６】
（第３の実施形態の動作）
【００５７】
図５を参照して、第３の実施形態の電源装置１ｂの動作を説明する。
第３の実施形態の電源装置１ｂは、第１の実施形態の電源装置１とは異なり、カレントトランスＣＴによって一次側電流ＩＬ１を検出して電圧に変換することにより、電力を検出するものである。
第３の実施形態の電力検出回路６ａは、この電源装置１ｂが、軽負荷状態であるか否かを判断するものである。電力検出回路６ａは、カレントトランスＣＴによって変換された電圧を、分圧抵抗Ｒ１，Ｒ２が直列接続された分圧回路で分圧して、両端電圧Ｖ１を得る。コンパレータＣＰ１は、この両端電圧Ｖ１と、基準電圧源Ｖｒｅｆの電圧とを比較する。両端電圧Ｖ１が、基準電圧源Ｖｒｅｆの電圧よりも高いならば、軽負荷状態であり、出力端子はハイ・インピーダンスとなる。両端電圧Ｖ１が、基準電圧源Ｖｒｅｆの電圧以下ならば、軽負荷状態ではないので、出力端子はコンパレータＣＰ１の負電源の電圧値となる。
以下、第３の実施形態のバースト周波数設定回路７の動作は、第１の実施形態のバースト周波数設定回路７の動作と同様である。第３の実施形態の時定数設定回路８との動作は、第１の実施形態の時定数設定回路８との動作と同様である。
【００５８】
（第３の実施形態の効果）
以上説明した第３の実施形態では、次の（Ｇ）のような効果がある。
【００５９】
（Ｇ）  電源装置１ｂは、カレントトランスＣＴによって、一次側電流ＩＬ１を直接に検出している。一次側電流ＩＬ１と、負荷ＲＬに流れる二次側電流ＩＲＬとは相関を有しているので、待機状態であるか否かを正確に判断することができる。
【００６０】
（第４の実施形態の構成）
【００６１】
図６は、第４の実施形態に於ける電源装置の概略を示す構成図である。第３の実施形態の電源装置１ｂ（図５）と同一の要素には、同一の符号を付与している。
図６に示すように、第４の実施形態の電源装置１ｃは、第３の実施形態のＬＬＣ共振回路２ｃ（図５）とは異なるＬＬＣ共振回路２ｄを備えている。
ＬＬＣ共振回路２ｄは、第３の実施形態のＬＬＣ共振回路２ｃ（図１）とは異なり、入力側が、スイッチング素子Ｓ１のドレインとソースとの間に接続されている。スイッチング素子Ｓ１のドレインには、共振コンデンサＣ１の一端が接続されている。共振コンデンサＣ１の他端には、リーケージインダクタンスＬ１の一端が接続されている。リーケージインダクタンスＬ１の他端には、トランスＴ１の一次側の一端が接続されている。トランスＴ１の一次側の他端には、カレントトランスＣＴの一端が接続されている。カレントトランスＣＴの他端は、スイッチング素子Ｓ１のソースとスイッチング素子Ｓ２のドレインとが接続されているノードに接続されている。カレントトランスＣＴの検出端子は、電力検出回路６（図１）に接続されている。第４の実施形態の電源装置１ｃは、フィードバック制御により二次側電圧ＶＲＬが所定値に制御されているので、一次側電流ＩＬ１を測定することによって、間接的に当該電源装置１ｃが供給する電力値を測定することができる。
【００６２】
（第４の実施形態の動作）
【００６３】
図６を参照して、第４の実施形態の電源装置１ｃの動作を説明する。
第４の実施形態の電源装置１ｃは、第３の実施形態の電源装置１ｂとは異なるＬＬＣ共振回路２ｄを備え、カレントトランスＣＴによって一次側電流ＩＬ１を検出して電圧に変換することにより、この電源装置１ｃが負荷ＲＬに供給する電力値を検出するものである。
第４の実施形態の電力検出回路６ａは、この電源装置１ｃが、軽負荷状態であるか否かを判断するものである。第４の実施形態の電力検出回路６ａの動作は、第３の実施形態の電力検出回路６ａの動作と同様である。以下、第４の実施形態のバースト周波数設定回路７の動作は、第１の実施形態のバースト周波数設定回路７の動作と同様である。第３の実施形態の時定数設定回路８の動作は、第１の実施形態の時定数設定回路８の動作と同様である。
【００６４】
（第４の実施形態の効果）
以上説明した第４の実施形態では、次の（Ｈ）のような効果がある。
【００６５】
（Ｈ）  電源装置１ｃは、直流電源Ｖｄｃの正極側と、スイッチング素子Ｓ１のソースとスイッチング素子Ｓ２のドレインとが接続されているノードとの間にＬＬＣ共振回路２ｄを接続している。このように構成しても、電源装置１ｃは、ＬＬＣ共振回路２ｄに一次側電流ＩＬ１を流し、カレントトランスＣＴによって一次側電流ＩＬ１を検出することができ、待機状態であるか否かを正確に判断することができる。
【００６６】
（変形例）
本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能であり、例えば、次の（ａ）〜（ｈ）のようなものがある。
【００６７】
（ａ）  スイッチング素子Ｓ１（第１スイッチ素子）と、スイッチング素子Ｓ２（第２スイッチ素子）は、ＭＯＳＦＥＴに限定されない。たとえば、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などであってもよい。
【００６８】
（ｂ）  上記実施形態に示した電源装置１，１ａ，１ｂ，１ｃの各回路は、図に示した構成に限定されない。たとえば、出力電圧検出回路４ａのシャントレギュレータＳＲは、オペアンプで構成してもよい。
【００６９】
（ｃ）  バースト周波数設定回路７は、バースト信号を発生するものであればよく、他の形式の自励型の矩形波発振回路や、マイクロコンピュータおよびそのファームウェアなどで実現してもよい。
【００７０】
（ｄ）  上記実施形態に於けるリーケージインダクタンスＬ１は、共振インダクタで実現してもよい。
【００７１】
（ｅ）  電力検出回路６は、一次側電流ＩＬ１または二次側電流ＩＲＬが検出できるものであればよく、上記実施形態には限定されない。
【００７２】
（ｆ）  電流を検出する手段（電力を検出する手段）は、カレントトランスＣＴに限定されず、例えばシャント抵抗と増幅器や、ホールセンサなどによって電流を検出してもよい。
【００７３】
（ｇ）  電源装置のスイッチ素子の構成は、上記実施形態に示したハーフブリッジ型に限定されず、例えば、フルブリッジ型であってもよい。ここで、フルブリッジ型の電源装置とは、第１の実施形態に示す第１スイッチ素子および第２スイッチ素子とが直列接続された第１のスイッチングレッグに加えて、更に第３スイッチ素子および第４スイッチ素子とが直列接続され、第１のスイッチングレッグとは並列に直流電源Ｖｄｃに接続された第２のスイッチングレッグを備えたものをいう。フルブリッジ型の電源装置のＬＬＣ共振回路は、第１スイッチ素子および第２スイッチ素子の接続ノードと、第３スイッチ素子および第４スイッチ素子の接続ノードとの間に接続される。ここで、スイッチング制御回路の出力側は、それぞれ、第１スイッチ素子のゲート、第２スイッチ素子のゲート、第３スイッチ素子のゲート、および、第４スイッチ素子のゲートに接続されている。これにより、電源装置は、高い効率で動作することができる。
【００７４】
（ｈ）  電源装置のスイッチ素子の構成は、上記実施形態に示したハーフブリッジ型に限定されず、例えば、単一のスイッチ素子であってもよい。
【００７５】
（ｉ）  バースト周波数設定回路７は、電圧０［Ｖ］である上限電圧と、電圧Ｖｃｃである下限電圧とを周期的に繰り返すバースト信号Ｖｏを出力し、スイッチング制御回路５が反転増幅回路によってバースト信号Ｖｏを反転したのち、可変周波数発振部によって反転したバースト信号Ｖｏに応じた周波数のパルス信号を出力するように構成してもよい。
【符号の説明】
【００７６】
１，１ａ，１ｂ，１ｃ，１ｄ  電源装置
２，２ａ，２ｃ，２ｄ  ＬＬＣ共振回路  （共振回路）
３  整流平滑回路
４ａ，４ｂ  出力電圧検出回路
５，５ｄ  スイッチング制御回路
６，６ａ  電力検出回路
７  バースト周波数設定回路
８  時定数設定回路
Ｖｄｃ  直流電源
Ｃ１  共振コンデンサ
Ｃ２  平滑コンデンサ
Ｃ３，Ｃ４，Ｃ５  コンデンサ
ＣＰ１  コンパレータ
ＣＴ  カレントトランス
Ｄ１，Ｄ２  整流ダイオード  （整流素子）
Ｒ１〜Ｒ２  分圧抵抗
Ｒ３〜Ｒ６  抵抗
ＲＬ  負荷
Ｖｍ，Ｖｎ  制御信号
ＩＬ１  一次側電流
ＩＲＬ  二次側電流
ＶＲＬ  二次側電圧
Ｌ１  リーケージインダクタンス
ＯＰ１  オペアンプ
ＰＣ  フォトカプラ
Ｓ１  スイッチング素子  （第１スイッチ素子）
Ｓ２  スイッチング素子  （第２スイッチ素子）
ＳＲ  シャントレギュレータ
Ｔ１  トランス
Ｖ１  両端電圧
Ｖｆ  フィードバック信号
Ｖｇ  制御信号
Ｖｏ  バースト信号
Ｖｒｅｆ  基準電圧源
ｆ１  スイッチング周波数
ｆ２  上限スイッチング周波数
【図１】
2014060895.tif 000003
【図２】
2014060895.tif 000004
【図３】
2014060895.tif 000005
【図４】
2014060895.tif 000006
【図５】
2014060895.tif 000007
【図６】
2014060895.tif 000008
【図７】
2014060895.tif 000009
【図８】
2014060895.tif 000010