(57)【要約】【課題】光導波路の側面の段差を低減できる、マッハツェンダ変調器を作製する方法を提供する。【解決手段】絶縁膜マスク４１はレジストマスク３９ａの開口３９ｂに対応した開口４１ｂを有する。絶縁膜マスク４１は、導波路メサ３３の第１部分及び第２部分の側面及び上面を覆うと共に、導波路メサ３３の第１部分及び第２部分の側面を覆う。絶縁膜マスク４１を用いて、半導体導波路メサ３３の第２クラッド層のエッチングを行って、コア層の上部を露出させる。本実施例では、ＳＯＧ及びＳｉＯＮをマスクとして半導体導波路メサ３３をコア層の上部が露出するまでエッチングを行う。このとき、絶縁膜３５ａは導波路頂部以外開口していないので、導波路メサ３３のコア層の下に位置する第１クラッド層や素子分離メサの領域がエッチングされることはない。【選択図】図５
2014202815.tif 000002
【特許請求の範囲】
【請求項１】
マッハツェンダ変調器を作製する方法であって、
基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、
第１部分、第２部分及び第３部分を有しており前記マッハツェンダ変調器のための導波路メサを前記半導体積層から形成する工程と、
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、
前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられると共に前記導波路メサの前記第３部分上に開口を有するマスクを前記ダミー埋込領域上に形成する工程と、
前記マスクを用いて前記ダミー埋込領域をエッチングして、前記導波路メサの前記第３部分の上面に到達する開口を前記ダミー埋込領域に形成する工程と、
前記マスクを除去した後に、前記開口を有する前記ダミー埋込領域をマスクとして用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程と、
前記第２導電型半導体層のエッチングの後に、前記ダミー埋込領域を除去する工程と、
を備え、
前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、
前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、
前記コア層は半導体を備える、マッハツェンダ変調器を作製する方法。
【請求項２】
前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に絶縁膜を成長する工程と、
前記ダミー埋込領域に前記開口を形成した後に、前記マスクを用いて前記導波路メサの前記第３部分の上面上の前記絶縁膜に開口を形成して、前記絶縁膜から絶縁膜マスクを作製する工程と、を更に備え、
前記第２導電型半導体層の前記エッチングは、前記マスクを除去した後に前記絶縁膜マスクを用いて行われ、
前記絶縁膜から絶縁膜マスクを作製する際に、前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、
前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、
前記ダミー埋込領域の材料は前記絶縁膜の材料と異なる、請求項１に記載されたマッハツェンダ変調器を作製する方法。
【請求項３】
前記ダミー埋込領域を除去した後に、前記導波路メサを埋め込む埋込層を形成する工程と、
前記導波路メサの前記第１部分の前記上面に到達する第１電極開口を前記埋込層に形成する工程と、
前記埋込層に前記第１電極開口を形成した後に、前記導波路メサの前記第１部分の前記上面に前記第１電極開口を介して接続を成す第１電極を形成する工程と、
を更に備える、請求項１又は請求項２に記載されたマッハツェンダ変調器を作製する方法。
【請求項４】
前記第１電極開口を前記埋込層に形成する際に、前記導波路メサの前記第２部分の前記上面に到達する第２電極開口を前記埋込層に形成し、
第１電極を形成する際に、前記導波路メサの前記第２部分の前記上面に前記第２電極開口を介して接続を成す第２電極を形成する、請求項３に記載されたマッハツェンダ変調器を作製する方法。
【請求項５】
前記ダミー埋込領域はＳＯＧを備え、
前記マスクはレジストマスクを含み、
前記マスクの前記開口の幅は前記導波路メサの前記第３部分の幅より大きい、請求項１〜請求項４のいずれか一項に記載されたマッハツェンダ変調器を作製する方法。
【請求項６】
前記ダミー埋込領域を形成する工程は、レジストを塗布する工程と、レジストをベークする工程とを含み、
前記ダミー埋込領域は、硬化されたレジストからなり、
前記マスクはレジストマスクを含み、
前記マスクの前記開口の幅は前記導波路メサの前記第２部分の幅より大きい、請求項１〜請求項４のいずれか一項に記載されたマッハツェンダ変調器を作製する方法。
【請求項７】
マッハツェンダ変調器を作製する方法であって、
基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、
第１部分、第２部分及び第３部分を有しており前記マッハツェンダ変調器のための導波路メサを前記半導体積層から形成する工程と、
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、
前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられると共に前記導波路メサの前記第３部分上に開口を有するマスクを形成する工程と、
前記マスクを用いて、前記導波路メサの前記第３部分上の前記ダミー埋込領域に開口を形成して、前記ダミー埋込領域から絶縁膜マスクを作製する工程と、
前記マスクを除去した後に、前記絶縁膜マスクを用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程と、
前記エッチングの後に、前記絶縁膜マスクを除去する工程と、
を備え、
前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、
前記ダミー埋込領域はシリコン系無機絶縁体を備え、
前記ダミー埋込領域から絶縁膜マスクを作製する際に、前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、
前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、
前記コア層は半導体を備える、マッハツェンダ変調器を作製する方法。
【請求項８】
前記ダミー埋込領域はＴＥＯＳ酸化物を備え、
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサの上面及び側面上を埋め込むＴＥＯＳ酸化物層を成長する工程と、該ＴＥＯＳ酸化物を平坦化して前記ダミー埋込領域を形成する工程とを備える、請求項７に記載されたマッハツェンダ変調器を作製する方法。
【請求項９】
絶縁分離された光導波路を作製する方法であって、
基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、
第１部分、第２部分及び第３部分を有する導波路メサを前記半導体積層から形成する工程と、
前記導波路メサの上面及び側面上を埋め込むマスク用埋込領域を形成する工程と、
前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられるパターンと前記導波路メサの前記第２部分上に開口とを有するマスクを前記マスク用埋込領域上に形成する工程と、
前記マスクを用いて、前記導波路メサの前記第３部分上の前記マスク用埋込領域に開口を形成して、前記マスク用埋込領域から絶縁膜マスクを作製する工程と、
前記マスクを除去した後に、前記絶縁膜マスクを用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程と、
前記エッチングの後に、前記絶縁膜マスクを除去する工程と、
を備え、
前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、
前記絶縁膜から絶縁膜マスクを作製する際に、前記マスク用埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、
前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、
前記コア層はｉ型の半導体を備え、
前記マスク用埋込領域の材料は前記絶縁膜の材料と異なる、光導波路を作製する方法。
【請求項１０】
絶縁分離された光導波路であって、
第１部分、第２部分及び第３部分を有する導波路メサと、
前記導波路メサを埋め込む埋込領域と、
を備え、
前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に順に配列されており、
前記導波路メサの前記第１部分及び前記第２部分は、基板上に順に配列された第１導電型半導体層、ｉ型のコア層及び第２導電型半導体層を含み、
前記導波路メサの前記第３部分は、前記第１導電型半導体層及び前記コア層を含み、
前記導波路メサの前記第１部分及び前記第２部分における前記第２導電型半導体層は、前記導波路メサの前記第３部分によって分離されており、
前記導波路メサの前記第１導電型半導体層の側面は、前記導波路メサの前記第１部分から前記第２部分まで前記導波路軸の方向に連続的に延在する、絶縁分離された光導波路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マッハツェンダ変調器を作製する方法、絶縁分離された光導波路を作製する方法、及び絶縁分離された光導波路に関する。
【背景技術】
【０００２】
非特許文献１は、マッハツェンダ変調器を開示する。このマッハツェンダ変調器は、半導体基板上に設けられたハイメサ導波路を含む。ハイメサ導波路は、ベンゾシクロブテンからなる保護層で埋め込まれる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】K.  Tsuzuki,  T.  Ishibashi,  T.  Ito,  S.  Oku,  Y.  Shibata,R.  Iga,  Y.  Kondo  and  Y.  Tohmori,  “40  Gbit/s  n/i/n  InP  Mach-Zehnder  modulator  with  a  p  voltage  of  2.2  V”,  ElectronicsLetters  Online  2nd,  October  2003,  Vol.  39  No.  20.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
マッハツェンダー変調器は、変調された光信号を生成するために光導波路を有しており、光導波路上には、変調された光信号を生成するためにＲＦ電極及びＤＣ電極が設けられている。これらの電極は、同一導波路上に設けられ、ＤＣ電極からのＤＣバイアスに係る電界が、ＲＦ電極からの電気信号に応答した変調を入力光に適用する光導波路にまで浸み出す。この浸み出しは、変調された光信号の帯域に影響する。浸み出しによる影響を避けるために、ＲＦ電極からの電気信号に応答して動作する光導波路部とＤＣ電極からの電圧に応じて動作する光導波路部を互いに電気的にアイソレーションする必要がある。
【０００５】
アイソレーションのために、ＲＦ電極からの電気信号に応答して動作する光導波路部とＤＣ電極からの電圧に応じて動作する光導波路部との間に分離導波路部を設けることができる。この分離導波路部では、コア層上部にある上部クラッド層がエッチングにより除去される。上部クラッド層を除いた光導波路を作製する方法としては、以下の２つの手順が考えられる。第１のものは、導波路メサを作製する前に、上部クラッド層のための半導体を部分的に除去する。第２のものは、導波路を作製した後に、上部クラッド層を部分的に除去する。
【０００６】
第１の方法では、上部クラッド層を除去した後に導波路を作製するために、上部クラッド層のための半導体層を除去した後に、エピタキシャルウエハ表面に段差が形成される。この段差は、その後の導波路のパターン形成の際に、露光装置における焦点合わせに課題を残す。また、段差を有するウエハについて段差部の上部及び下部に同時に焦点を合わせることができず、現像されたレジストの寸法が段差のところで変化する。このマスクを用いて半導体層をエッチングして導波路を作製するとき、導波路の幅が段差を境にして異なる。この導波路幅の段差の発生は、光導波路の伝搬する光のロスを引き起こすことになる。
【０００７】
一方、導波路を作製した後に上部クラッド層を除去する第２の方法では、上記の方法のような段差は導波路に形成されない。導波路メサを横切るように設けられた開口を有するマスクを用いて、導波路メサの上部クラッド層をウエットエッチングにより除去する。しかしながら、多くの場合、導波路メサの下部クラッド層は上部クラッド層の構成元素を含む材料、或いは同一の材料からなる。これ故に、上部クラッド層のためのエッチャントは、導波路メサを横切る開口内において露出された下部クラッド層もエッチングする。或いは、導波路メサの上部クラッド層をドライエッチングにより除去するとき、導波路メサを横切る開口内において露出された導波路メサの上面だけでなく側面も、ドライエッチングのエッチャントに曝されて、導波路の幅が小さくなる。
【０００８】
本発明は、このような背景を鑑みて為されたものであり、光導波路の側面の段差を低減できる、マッハツェンダ変調器を作製する方法を提供することを目的とする。また、本発明は、光導波路の側面の段差を低減できる、絶縁分離された光導波路を作製する方法を提供することを目的とする。さらに、本発明は、光導波路の側面の段差を低減できる絶縁分離された光導波路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る発明は、マッハツェンダ変調器を作製する方法に関する。本発明は、（ａ）基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、（ｂ）第１部分、第２部分及び第３部分を有しており前記マッハツェンダ変調器のための導波路メサを前記半導体積層から形成する工程と、（ｃ）前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、（ｄ）前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられるパターンと前記導波路メサの前記第３部分上に開口とを有するマスクを前記ダミー埋込領域上に形成する工程と、（ｅ）前記マスクを用いて前記ダミー埋込領域をエッチングして、前記導波路メサの前記第３部分の上面に到達する開口を前記ダミー埋込領域に形成する工程と、（ｆ）前記マスクを除去した後に、前記開口を有する前記ダミー埋込領域をマスクとして用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程とを備える。前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、前記コア層は半導体を備える。
【００１０】
この作製方法（マッハツェンダ変調器を作製する方法）によれば、導波路メサの第３部分上に開口を有するマスクを用いて、導波路メサの第３部分の上面上のダミー埋込領域に開口を形成する。このとき、ダミー埋込領域は、導波路メサの第３部分の側面を覆っている。これ故に、導波路メサの第３部分の側面をダミー埋込領域によって保護できる。ダミー埋込領域に開口を形成した後、当該ダミー埋込領域をマスクとして用いて、導波路メサの第３部分における第２導電型半導体層を選択的にエッチングできる。このエッチングに際して、第１導電型半導体層はエッチングのエッチャントに曝されることはない。これらの工程により、絶縁分離された導波路メサを作製できる。
【００１１】
また、本発明に係る製造方法は、前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に絶縁膜を成長する工程と、前記ダミー埋込領域に前記開口を形成した後に、前記マスクを用いて前記導波路メサの前記第３部分の上面上の前記絶縁膜に開口を形成して、前記絶縁膜から絶縁膜マスクを作製する工程とを更に備えることができる。前記第２導電型半導体層の前記エッチングは、前記マスクを除去した後に前記絶縁膜マスクを用いて行われる。また、前記絶縁膜から絶縁膜マスクを作製する際に、前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、前記ダミー埋込領域の材料は前記絶縁膜の材料と異なることが好適である。この作製方法によれば、前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に絶縁膜が形成される。さらに、導波路メサの第３部分の上面上のダミー埋込領域に開口を形成した後において、該マスクを用いて導波路メサの第３部分の上面上の絶縁膜に開口を形成して、絶縁膜から絶縁膜マスクを作製する。この絶縁膜マスクを作製する際に、ダミー埋込領域が導波路メサの第３部分の側面を覆っている。これ故に、絶縁膜に開口を形成して絶縁膜マスクを作製するために、導波路メサの第３部分の側面上の絶縁膜をダミー埋込領域によって保護できると共に導波路メサの第３部分の上面上の絶縁膜を選択的にエッチングできる。このように作製された絶縁膜マスクを用いて、導波路メサの第３部分における第２導電型半導体層を選択的にエッチングできる。このエッチングに際して、第１導電型半導体層はエッチングのエッチャントに曝されることはない。これらの工程により、絶縁分離された導波路メサを好適に作製できる。
【００１２】
本発明に係る製造方法は、前記ダミー埋込領域を除去した後に、前記導波路メサを埋め込む埋込層を形成する工程と、前記導波路メサの前記第１部分の前記上面に到達する第１電極開口を前記埋込層に形成する工程と、前記埋込層に前記電極開口を形成した後に、前記導波路メサの前記第１部分の前記上面に前記第１電極開口を介して接続を成す第１電極を形成する工程と更に備えることができる。この作製方法によれば、絶縁分離された導波路メサの第１部分に接触を成す第１電極を作製できる。
【００１３】
本発明に係る製造方法では、前記第１電極開口を前記埋込層に形成する際に、前記導波路メサの前記第２部分の前記上面に到達する第２電極開口を前記埋込層に形成し、前記第１電極を形成する際に、前記導波路メサの前記第２部分の前記上面に前記第２電極開口を介して接続を成す第２電極を形成することができる。この作製方法によれば、絶縁分離された導波路メサの第２部分に接続を成す第２電極を作製できる。
【００１４】
本発明に係る製造方法では、前記ダミー埋込領域はＳＯＧを備え、前記マスクはレジストマスクを含み、前記マスクの前記開口の幅は前記導波路メサの前記第３部分の幅より大きいことがよい。この作製方法によれば、ＳＯＧの利用は、上部半導体のエッチング後のＳＯＧ除去を可能にする。
【００１５】
本発明に係る製造方法では、前記ダミー埋込領域を形成する工程は、前記ダミー埋込領域としてレジストを塗布する工程と、レジストをベークする工程とを含み、前記ダミー埋込領域は、硬化されたレジストからなり、前記マスクはレジストマスクを含み、前記マスクの前記開口の幅は前記導波路メサの前記第２部分の幅より大きいことが良い。
【００１６】
この作製方法によれば、レジストをベークすることにより、ベークされたレジストは、レジストマスクの作製のための現像液に対して耐性を有するようになる。
【００１７】
本発明に係る発明は、マッハツェンダ変調器を作製する方法に関する。本発明は、（ａ）基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、（ｂ）第１部分、第２部分及び第３部分を有しており前記マッハツェンダ変調器のための導波路メサを前記半導体積層から形成する工程と、（ｃ）前記導波路メサの上面及び側面を覆うように前記基板上に絶縁膜を成長する工程と、（ｄ）前記絶縁膜を成長した後に、前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、（ｅ）前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられるパターンと前記導波路メサの前記第３部分上に開口とを有するマスクを前記ダミー埋込領域上に形成する工程と、（ｆ）前記マスクを用いて前記ダミー埋込領域をエッチングして、前記導波路メサの前記第３部分の上面に到達する開口を前記ダミー埋込領域に形成する工程と、（ｇ）前記ダミー埋込領域に前記開口を形成した後に、前記マスクを用いて前記導波路メサの前記第３部分の上面上の前記絶縁膜に開口を形成して、前記絶縁膜から絶縁膜マスクを作製する工程と、（ｈ）前記マスクを除去した後に、前記絶縁膜マスクを用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程と、（ｉ）前記絶縁膜マスクを形成した後に、前記ダミー埋込領域を除去する工程と、（ｊ）前記エッチングの後に、前記絶縁膜マスクを除去する工程とを備える。前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、前記絶縁膜から絶縁膜マスクを作製する際に、前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、前記コア層は半導体を備え、前記ダミー埋込領域の材料は前記絶縁膜の材料と異なる。
【００１８】
この作製方法（マッハツェンダ変調器を作製する方法）によれば、導波路メサの第３部分上に開口を有するマスクを用いて、導波路メサの第３部分の上面上のダミー埋込領域に開口を形成する。この後において、該マスクを用いて導波路メサの第３部分の上面上の絶縁膜に開口を形成して、絶縁膜から絶縁膜マスクを作製する。この絶縁膜マスクを作製する際に、ダミー埋込領域が導波路メサの第２部分の側面を覆っている。これ故に、絶縁膜に開口を形成して絶縁膜マスクを作製するために、導波路メサの第３部分の側面上の絶縁膜をダミー埋込領域によって保護できると共に導波路メサの第３部分の上面上の絶縁膜を選択的にエッチングできる。このように作製された絶縁膜マスクを用いて、導波路メサの第３部分における第２導電型半導体層を選択的にエッチングできる。このエッチングに際して、第１導電型半導体層はエッチングのエッチャントに曝されることはない。これらの工程により、絶縁分離された導波路メサを作製できる。
【００１９】
本発明に係る発明は、マッハツェンダ変調器を作製する方法に関する。この方法は、（ａ）基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、（ｂ）第１部分、第２部分及び第３部分を有しており前記マッハツェンダ変調器のための導波路メサを前記半導体積層から形成する工程と、（ｃ）前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、（ｄ）前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられるパターンと前記導波路メサの前記第３部分上に開口とを有するマスクを形成する工程と、（ｅ）前記マスクを用いて、前記導波路メサの前記第３部分上の前記ダミー埋込領域に開口を形成して、前記ダミー埋込領域から絶縁膜マスクを作製する工程と、（ｆ）前記マスクを除去した後に、前記絶縁膜マスクを用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程と、（ｇ）前記エッチングの後に、前記絶縁膜マスクを除去する工程とを備える。前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、前記ダミー埋込領域はシリコン系無機絶縁体を備え、前記ダミー埋込領域から絶縁膜マスクを作製する際に、前記ダミー埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、前記コア層は半導体を備える。
【００２０】
この作製方法によれば、導波路メサの第３部分上に開口を有するマスクを用いて、導波路メサの第３部分の上面上のダミー埋込領域に開口を形成して、ダミー埋込領域から絶縁膜マスクを作製する。この絶縁膜マスクを作製する際に、ダミー埋込領域が導波路メサの第３部分の側面を覆っている。これ故に、導波路メサの第３部分の側面を絶縁膜マスクによって保護できると共に導波路メサの第３部分の上面上の絶縁膜を選択的にエッチングできる。このように作製された絶縁膜マスクを用いて、導波路メサの第３部分における第２導電型半導体層を選択的にエッチングできる。このエッチングに際して、ダミー埋込領域の保護作用により、第１導電型半導体層がエッチングのエッチャントに曝されることを避けることができる。これらの工程により、絶縁分離された導波路メサを作製できる。
【００２１】
本発明に係る製造方法では、前記ダミー埋込領域はＴＥＯＳ酸化物を備え、前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサの上面及び側面上を埋め込むＴＥＯＳ酸化物層を成長する工程と、該ＴＥＯＳ酸化物を平坦化して前記ダミー埋込領域を形成する工程とを備えることができる。
【００２２】
この作製方法によれば、導波路メサの上面及び側面上を埋め込むＴＥＯＳ酸化物層を平坦化してダミー埋込領域を形成した後に、導波路メサの第３部分上のダミー埋込領域に開口を形成する。導波路メサの第３部分内の第１導電型半導体層の側面を保護しながら、平坦化のおかげにより、導波路メサの第３部分の上面上に開口を形成できる。
【００２３】
本発明に係る方法は、絶縁分離された光導波路を作製する方法に関する。この方法は、（ａ）基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む半導体積層を前記基板上に形成する工程と、（ｂ）第１部分、第２部分及び第３部分を有する導波路メサを前記半導体積層から形成する工程と、（ｃ）前記導波路メサの上面及び側面上を埋め込むマスク用埋込領域を形成する工程と、（ｄ）前記導波路メサの前記第１部分上及び前記導波路メサの前記第２部分上に設けられるパターンと前記導波路メサの前記第２部分上に開口とを有するマスクを前記マスク用埋込領域上に形成する工程と、（ｅ）前記マスクを用いて、前記導波路メサの前記第３部分上の前記マスク用埋込領域に開口を形成して、前記マスク用埋込領域から絶縁膜マスクを作製する工程と、（ｆ）前記マスクを除去した後に、前記絶縁膜マスクを用いて、前記導波路メサの前記第３部分における前記第２導電型半導体層のエッチングを行う工程と、（ｇ）前記エッチングの後に、前記絶縁膜マスクを除去する工程とを備える。前記導波路メサの前記第１部分、前記第３部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、前記絶縁膜から絶縁膜マスクを作製する際に、前記マスク用埋込領域は、前記導波路メサの前記第３部分の側面を覆っており、前記絶縁膜マスクは前記導波路メサの前記第３部分の側面を覆っており、前記コア層はｉ型の半導体を備え、前記マスク用埋込領域の材料は前記絶縁膜の材料と異なる。
【００２４】
この作製方法（絶縁分離された光導波路を作製する方法）によれば、導波路メサの第３部分上に開口を有するマスクを用いて、導波路メサの第３部分の上面上のマスク用埋込領域に開口を形成して、マスク用埋込領域から絶縁膜マスクを作製する。この絶縁膜マスクを作製する際に、マスク用埋込領域が導波路メサの第３部分の側面を覆っている。これ故に、導波路メサの第３部分の側面をマスク用埋込領域によって保護できると共に導波路メサの第３部分の上面上のマスク用埋込領域を選択的にエッチングできる。このように作製された絶縁膜マスクを用いて、導波路メサの第３部分における第２導電型半導体層を選択的にエッチングできる。このエッチングに際して、マスク用埋込領域の保護作用により、第１導電型半導体層がエッチングのエッチャントに曝されることを避けることができる。これらの工程により、絶縁分離された導波路メサを作製できる。
【００２５】
本発明に係る絶縁分離された光導波路は、（ａ）第１部分、第２部分及び第３部分を有しており導波路軸の方向に沿って延在する導波路メサと、（ｂ）前記導波路メサを埋め込む埋込領域とを備える。前記導波路メサの前記第１部分、第３部分及び第２部分は、導波路軸の方向に順に配列されており、前記導波路メサの前記第１部分及び前記第２部分は、基板上に順に配列された第１導電型半導体層、ｉ型のコア層及び第２導電型半導体層を含み、前記導波路メサの前記第３部分は、前記第１導電型半導体層及び前記コア層を含み、前記導波路メサの前記第１部分及び前記第２部分における前記第２導電型半導体層は、前記導波路メサの前記第３部分によって絶縁分離されており、前記導波路メサの前記第１導電型半導体層の側面及び前記コア層の側面は、前記導波路メサの前記第１部分から前記第２部分まで前記導波路軸の方向に連続的に延在する。
【００２６】
絶縁分離された光導波路においては、導波路メサの第３部分の第１導電型半導体層の側面は、第１導電型半導体層とコア層との境界に実質的な段差を含むことがなく、導波路メサの第３部分のｉ型のコア層の側面に連続的に繋がっている。
第１導電型半導体層の側面には、導波路メサの第１部分と第３部分との境界付近、及び導波路メサの第２部分と第３部分との境界付近に段差が形成されていない。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、光導波路の側面の段差を低減できる、マッハツェンダ変調器を作製する方法を提供できる。また、本発明によれば、光導波路の側面の段差を低減できる、絶縁分離された光導波路を作製する方法を提供できる。さらに、本発明によれば、光導波路の側面の段差を低減できる絶縁分離された光導波路を提供できる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本実施の形態に係るマッハツェンダ変調器を示す平面図を示す。
【図２】図２は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図３】図３は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図４】図４は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図５】図５は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図９】図９は、第１実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図１０】図１０は、第２実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図１１】図１１は、第２実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図１２】図１２は、第３実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図１３】図１３は、第３実施形態に係るマッハツェンダ変調器を作製する方法及び絶縁分離された光導波路を作製する方法における主要な工程を模式的に示す図面である。
【図１４】図１４は、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法における主要な工程を示す図面である。
【図１５】図１５は、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法における主要な工程を示す図面である。
【発明を実施するための形態】
【００２９】
引き続いて、添付図面を参照しながら、本発明のマッハツェンダ変調器を作製する方法、絶縁分離された光導波路を作製する方法、及び絶縁分離された光導波路に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００３０】
引き続く説明では、図１に示されるマッハツェンダ変調器１１を作製する。マッハツェンダ変調器１１は、第１分岐導波路１２、第１アーム導波路１３、第２アーム導波路１４、第２分岐導波路１５を備える。第１分岐導波路１２は、導波路１６ａ及び導波路１６ｂに光学的にそれぞれ接続された第１ポート１２ａ及び第２ポート１２ｂと、第１アーム導波路１３及び第２アーム導波路１４に光学的にそれぞれ接続された第３ポート１２ｃ及び第４ポート１２ｄとを有する。第２分岐導波路１５は、導波路１７ａ及び導波路１７ｂに光学的にそれぞれ接続された第１ポート１５ａ及び第２ポート１５ｂと、第１アーム導波路１３及び第２アーム導波路１４に光学的にそれぞれ接続された第３ポート１５ｃ及び第４ポート１５ｄとを有する。第１アーム導波路１３と第２アーム導波路１４との間には、ｎ側電極１８が設けられている。第１アーム導波路１３上には、第１ｐ側電極（ＤＣ電極）及び第２ｐ側電極（ＡＣ電極）が設けられている。第１ｐ側電極（ＤＣ電極）は、第１アーム導波路１３の第１部分１３ａに接続されており、第２ｐ側電極（ＡＣ電極）は、第１アーム導波路１３の第２部分１３ｂに接続されている。第１アーム導波路１３の第１部分１３ａと第１アーム導波路１３の第２部分１３ｂとの間には第１アーム導波路１３の第３部分１３ｃが設けられている。第３部分１３ｃは、第１部分１３ａの上部クラッド層を第２部分１３ｂの上部クラッド層から分離するように設けられている。マッハツェンダ変調器１１の光導波路は、基板上に順に設けられた下部クラッド層、ｉ型のコア層及び上部クラッド層を含む。ただし、第１アーム導波路１３の第１部分１３ａ及び第２部分１３ｂは、下部クラッド層、ｉ型のコア層及び上部クラッド層を含む一方で、第３部分１３ｃは、下部クラッド層及びｉ型のコア層を含む。第３部分１３ｃが上部クラッド層を含まないことにより、第１部分１３ａから第２部分１３ｂを絶縁分離できる。
【００３１】
（第１実施形態）
図２〜図９を参照しながら、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法を説明する。
【００３２】
図２の（ａ）部及び（ｂ）部に示されるように、有機金属気相成長法によって、半導体基板２１上に第１クラッド層２３、コア層２５、第２クラッド層２７の順に成長する。図２の左列は平面図を示し、図２の右列は断面部を示す。これに従って、例えば図２の（ａ）部は平面図を示し、図２の（ｂ）部は、図２の（ａ）部におけるI−I線に沿ってとられた断面を示す。半導体基板は、ＩｎＰ等のIII−Ｖ族化合物半導体からなり、例えば半絶縁性の半導体基板である。第１クラッド層２３は、第１導電型半導体からなることができ、例えばｎ型ＩｎＰ層（厚さ１．５μｍ）からなる。コア層２５は、ｉ型の半導体層からなり、例えばＡｌＧａＩｎＡｓ井戸層（厚さ１２ｎｍ）及びＡｌＩｎＡｓバリア層（厚さ８ｎｍ）からなる。第２クラッド層２７は、第２導電型半導体からなることができ、例えばｐ型ＩｎＰ層（厚さ１．３μｍ）からなる。
【００３３】
次に、導波路メサを形成する。図２の（ｃ）部及び（ｄ）部に示されるように、エピタキシャル成長後に、エピタキシャルウエハ上に絶縁層２９を成膜する。絶縁層２９は、例えば化学気相成長法によって形成することができる。この絶縁層２９は、例えば、ＳｉＯ２又はＳｉＮ等の誘電体膜からなることができる。この後に、図２の（ｅ）部及び（ｆ）部に示されるように、レジストを塗布する。レジスト層は、例えばスピン塗布法によって絶縁層上の全面にレジスト膜を形成できる。レジストを露光して、マッハツェンダ変調器の導波路のためのパターンを有するレジストマスク３１をフォトリソグラフィにより形成する。露光されたレジストを現像することにより、図２の（ｇ）部及び（ｈ）部に示されるように、レジストマスク３１ａを形成する。
【００３４】
図３の（ａ）部及び（ｂ）部に示されるように、レジストマスク３１ａを用いて、絶縁層２９をエッチングして、マスク２９ａを形成する。レジスト層をマスクとして絶縁層をエッチングしてレジストパターンを絶縁層に転写した後に、図３の（ｃ）部及び（ｄ）部に示されるように、Ｏ２ガスを用いたアッシング処理及び有機溶剤による溶解処理等によって、レジストマスク３１ａを除去する。次いで、図３の（ｅ）部及び（ｆ）部に示されるように、マスク２９ａを用いて、半導体積層２０（２３、２５、２７）をエッチングして、導波路メサ３３を形成する。エッチングは、例えばHIガスを用いた反応性イオンエッチング法によることができる。導波路メサ３３は、このマスク２９ａを用いたドライエッチング法によって第２クラッド層２７、コア層２５、および第１クラッド層２３の一部をエッチングすることにより、導波路メサ３３のための第２クラッド層２７ａ、コア層２５ａおよび第１クラッド層２３ａを形成できる。続いて、図３の（ｇ）部及び（ｈ）部に示されるように、マスク２９ａを除去する。この除去は例えばバッファードフッ酸（ＢＨＦ）により可能である。このマスク除去により、導波路メサ３３を形成できる。
【００３５】
次に、必要な場合には、素子分離メサを形成する。この形成を説明する。基板２１上において導波路メサ３３の両側に延出するように露出した第１クラッド層２３ａの一部をエッチングして、第１クラッド層２２ａを形成する。これにより、半絶縁性のＩｎＰ基板を露出させる。基板２１の主面は、導波路メサ３３に繋がる第１クラッド層２２ａに覆われる部分と半絶縁性のＩｎＰ基板の表面からなる部分とを有する。具体的な作製では、導波路を形成したエピタキシャルウエハに、マスクのための絶縁層を成長する。この絶縁層は、例えばＳｉＯ２又はＳｉＮ等の誘電体膜からなることができる。素子分離メサのためのレジストマスクを用いて絶縁層を、例えばＣＦ４ガスをエッチングガスとして用いた反応性イオンエッチング法によりエッチングして絶縁マスク層を形成する。この後に、Ｏ２ガスを用いたアッシング処理や有機溶剤による溶解処理等によってレジスト層を除去する。この絶縁マスクを用いて、例えば反応性イオンエッチング法等のドライエッチング法によって基板２１上の第１クラッド層２３ａの一部をエッチングして、島状の素子分離メサを形成する。絶縁マスクをバッファードフッ酸（ＢＨＦ）で除去できる。
【００３６】
次いで、素子分離メサを含む導波路メサ３３を形成したエピタキシャルウエハ上に導波路メサ３３を覆うように絶縁膜３５を形成する。絶縁膜３５は例えば、ＳｉＯ２、ＳｉＮ、及びＳｉＯＮ等の誘電体膜からなることができる。
【００３７】
導波路メサ３３を覆う保護層として絶縁膜３５を形成した後に、図４の（ａ）部及び（ｂ）部に示されるように、ダミー埋込領域（マスク用埋込領域とも呼ぶ）３７を形成して、導波路メサ３３を埋め込む。本実施例では、ダミー埋込領域３７の材料としてスピン・オン・グラス（ＳＯＧ）を用いることができる。ＳＯＧの適用により、ダミー埋込領域３７を用いて、平坦に導波路メサ３３を埋め込むことができる。本実施例におけるダミー埋込領域３７の形成では、ＳＯＧを塗布した後に、ＳＯＧのベーク（例えば、摂氏１００度で２分及び摂氏２００度で２分）を行いさらに、ＳＯＧのキュア（例えば、摂氏３００度で２分）を行う。
【００３８】
続いて、導波路の絶縁分離のための構造を作製する。図１に示されたマッハツェンダ変調器１１を一例にして既に説明したように、導波路メサ３３は、第１部分（図１の第１部分１３ａ）と第２部分（図１の第２部分１３ｂ）とを互いに電気的に絶縁するために、第１部分（図１の第１部分１３ａ）と第２部分（図１の第２部分１３ｂ）との間に第３部分（図１の第３部分１３ｃ）を設けるように導波路を構成する。第３部分（図１の第３部分１３ｃ）により絶縁分離が可能になる。
【００３９】
導波路メサ３３の上記第３部分を作製する。導波路メサ３３の上面を露出させるための工程を行う。図４の（ｃ）部及び（ｄ）部に示されるように、マスク作製のために、これまでの同様にレジスト３９を塗布する。図４の（ｅ）部及び（ｆ）部に示されるように、レジストマスク３９ａを形成する。平坦なダミー埋込領域３７の表面にレジストマスク３９ａを形成する。このレジストマスク３９ａは、導波路メサ３３の第３部分上に開口３９ｂを有する。開口３９ｂの幅Ｗ１は、導波路メサ３３の幅ＷＧより大きい。光導波路メサ３３はＳＯＧで埋まっているので、高精度パターニングが可能な膜厚の薄いレジストを用いることができる。
【００４０】
レジストマスク３９ａを用いてダミー埋込領域３７及び絶縁膜３５をエッチングして、図４の（ｇ）部及び（ｈ）部に示されるように、絶縁膜マスク４１を形成する。このエッチングは、例えばＣＦ４ガスを用いてレジストマスク３９ａの開口３９ｂに露出したＳＯＧのエッチングを行うと共に、ＳＯＧのエッチングで露出したＳｉＯＮ層等からなる誘電体膜を順にエッチングする。これにより、導波路の頂部を選択的に露出させることができる。絶縁膜マスク４１は絶縁膜３５ａを含む。また、絶縁膜マスク４１はダミー埋込領域３７ａを含むことができる。
【００４１】
その後に、図５の（ａ）部及び（ｂ）部に示されるように、レジストマスク３９ａを有機洗浄及びアッシングで除去する。絶縁膜マスク４１はレジストマスク３９ａの開口３９ｂに対応した開口４１ｂを有する。絶縁膜マスク４１は、導波路メサ３３の第１部分３３ａ及び第２部分３３ｂの側面及び上面を覆うと共に、導波路メサ３３の第３部分３３ｃの側面を覆う。ダミー埋込領域３７ａは、レジストマスク３９ａの開口３９ｂに対応した開口３７ｂを有する。絶縁膜３５ａは、導波路メサ３３の第１部分３３ａ及び第２部分３３ｂの側面及び上面を覆うと共に、導波路メサ３３の第３部分３３ｃの側面を覆う。また、ダミー埋込領域３７ａは、導波路メサ３３の第１部分３３ａ及び第２部分３３ｂの側面及び上面を覆うと共に、導波路メサ３３の第３部分３３ｃの側面を覆う。絶縁膜３５ａはレジストマスク３９ａの開口３９ｂに対応した開口３５ｂを有する。開口３７ｂ及び開口３５ｂは、導波路メサ３３の第３部分３３ｃ上に位置する。また、開口３７ｂ及び開口３５ｂに、導波路メサ３３の上面は露出する。
【００４２】
図５の（ｃ）部及び（ｄ）部に示されるように、絶縁膜マスク４１を用いて、半導体導波路メサ３３の第２クラッド層のエッチングを行って、コア層２５ａの上面を露出させる。本実施例では、例えばＳＯＧ及びＳｉＯＮ層をマスクとして半導体導波路メサ３３をコア層２５ａの上面が露出するまでエッチングを行う。このとき、絶縁膜３５ａは導波路頂部以外開口していないので、導波路メサ３３のコア層２５ａの下に位置する第１クラッド層２２ａや素子分離メサの領域がエッチングされることはない。このエッチングは例えばＨＩガスを用いて行う。
【００４３】
導波路メサ３３をエッチングした際に、図５の（ｅ）部に示されるように、導波路メサとＳｉＯＮ層等からなる誘電体膜との界面に沿って半導体が突起状に残ることがある。必要な場合には、導波路層をエッチングした後に、希釈塩酸を用いて突起状半導体をエッチングする。これを用いて、図５の（ｆ）部に示されるように、残った半導体突起を除去できる。この際に、このドライエッチングにより、導波路メサ３３の第３部分３３ｃに露出された半導体は、コア層（ＡｌＧａＩｎＡｓ／ＡｌＩｎＡｓのＭＱＷ）であるので、希釈塩酸によりエッチングされない。
【００４４】
導波路メサ３３の第３部分にエッチングが行われた後に、図５の（ｇ）部及び（ｈ）部に示されるように、絶縁膜マスク４１を除去する。本実施例では、ダミー埋込領域３７ａ及び絶縁膜３５ａを除去する。この除去は例えば以下のように行われる。これにより、導波路メサ３３の第１及び第２部分では、最上層として第２クラッド層が位置すると共に、導波路メサ（図６の（ａ）部に示される導波路メサ４３）の第３部分では、最上層としてコア層が位置する。この導波路メサの第３部分では、ｉ型のコア層が上面に露出しているので、導波路メサ３３の第１部分の第２クラッド層は第２部分の第２クラッド層に接続されない。
【００４５】
ＣＦ４及びＯ２の混合ガスを用いたエッチングによりＳＯＧを除去でき、これによりＳｉＯＮ等からなる誘電体膜が露出される。また、ＳＯＧの除去の後に、フッ化水素酸（例えばＢＨＦ）によりＳｉＯＮ等からなる誘電体膜を除去する。
【００４６】
図６の左列は平面図を示し、図６の右列は断面図を示す。これに従って、図６の（ａ）部は平面図を示し、図６の（ｂ）部は、図６の（ａ）部におけるII−II線に沿ってとられた断面を示す。
【００４７】
なお、本実施例においては、導波路メサ３３を覆う保護層として絶縁膜３５を形成している。その後に、レジストマスク３９ａを用いてダミー埋込領域３７及び絶縁膜３５をエッチングして、絶縁膜マスク４１を形成している。さらに、当該絶縁膜マスク４１を用いて、半導体導波路メサ３３の第２クラッド層のエッチングを行っている。しかし、絶縁膜３５を形成せずに、ダミー埋込領域３７を導波路メサ上に、直接形成し、レジストマスク３９ａを用いて当該ダミー埋込領域３７をエッチングすることにより、ダミー埋込領域３７からなるマスクを形成してもよい。このとき、半導体導波路メサ３３の第２クラッド層は、レジストマスク３９ａの開口３９ｂに対応した開口３７ｂを有するダミー埋込領域３７をマスクとして用いて、エッチングすることができる。この場合でも、ダミー埋込領域３７ａは、導波路メサ３３の第１部分３３ａ及び第２部分３３ｂの側面及び上面を覆うと共に、導波路メサ３３の第３部分３３ｃの側面を覆う。ダミー埋込領域３７ａは導波路頂部以外開口していないので、導波路メサ３３のコア層２５ａの下に位置する第１クラッド層２２ａや素子分離メサの領域がエッチングされることはなく、適切に保護される。
【００４８】
次いで、図６の（ａ）部及び図６の（ｂ）部に示されるように、絶縁分離されるように加工されると共に素子分離メサを含む導波路メサ４３の表面を覆うように、シリコン系無機絶縁膜４５を成長する。シリコン系無機絶縁膜４５は、例えば、ＳｉＯ２又はＳｉＮ等の誘電体膜からなることができる。導波路メサ４３は、導波路軸に沿って配列される第１部分４３ａ、第３部分４３ｃ及び第２部分４３ｂを含む。
【００４９】
シリコン系無機絶縁膜４５を保護膜として成長した後に、図６の（ｃ）部及び図６の（ｄ）部に示されるように、導波路メサ４３を埋め込む埋込領域４７を形成する。本実施例では、埋込領域４７として、例えばベンゾシクロブテン（ＢＣＢ）樹脂を塗布して、埋込領域４７を形成する。ＢＣＢの塗布厚は、導波路メサ４３において２μｍ以上になることが好ましい。
【００５０】
次いで、ｐ側電極及びｎ側電極の形成について説明する。図６の（ｅ）部及び図６の（ｆ）部に示されるように、埋込領域４７の平坦な表面にレジスト４９を塗布する。本実施例では、まず、ｐ側電極のための開口を形成する。
【００５１】
図７の（ａ）部及び図７の（ｂ）部に示されるように、これまでと同様の手順を用いて、ｐ側電極のための開口パターンを有するレジストマスク５１を形成する。本実施例では、導波路メサ４３の第１部分４３ａ上に開口５１ａ及び第２部分４３ｂ上に開口５１ｂを有すると共に、導波路メサ４３の第３部分４３ｃ上にパターンを有する。
【００５２】
図７の（ｃ）部及び図７の（ｄ）部に示されるように、レジストマスク５１を用いて埋込領域４７をエッチングして、埋込領域４７に開口４７ａ、４７ｂを形成する。本実施例では、ＣＦ４及びＯ２の混合ガスを用いて、ＢＣＢのエッチングを行う。
【００５３】
図７の（ｅ）部及び図７の（ｆ）部に示されるように、レジストマスク５１を用いて絶縁膜４５をエッチングして、絶縁膜４５に開口４５ａ、４５ｂを形成する。本実施例では、ＣＦ４ガスを用いて、ＳｉＯ２のエッチングを行う。このエッチングにより、導波路メサ４３の第１部分４３ａ上及び第２部分４３ｂ上にスルーホールが形成されて、導波路メサ４３の上面４３ａが露出される。図７の（ｇ）部及び図７の（ｈ）部に示されるように、レジストマスク５１は有機溶剤を用いて除去される。
【００５４】
次いで、ｎ側電極のための開口を形成する。図８の（ａ）部及び図８の（ｂ）部に示されるように、埋込領域４７の平坦な表面４７ａにレジスト５３を塗布する。図８の（ｃ）部及び図７の（ｄ）部に示されるように、これまでと同様の手順を用いて、ｎ側電極のための開口パターンを有するレジストマスク５５を形成する。本実施例では、レジストマスク５５は、導波路メサ４３の第１部分４３ａから第３部分４３ｃ上にパターンを有すると共に、導波路メサ４３に繋がる素子分離メサ上に開口５５ｃを有する。
【００５５】
図８の（ｅ）部及び図７の（ｆ）部に示されるように、レジストマスク５５を用いて埋込領域４７をエッチングして、埋込領域４７に開口４７ｃを形成する。本実施例では、ＣＦ４及びＯ２の混合ガスを用いてＢＣＢのエッチングを行う。
【００５６】
図８の（ｇ）部及び図８の（ｈ）部に示されるように、レジストマスク５５を用いて絶縁膜４５をエッチングして、絶縁膜４５に開口４５ｃを形成する。本実施例では、ＣＦ４ガスを用いて、ＳｉＯ２のエッチングを行う。このエッチングにより、導波路メサ４３に繋がる素子分離メサ上にスルーホールが形成されて、導波路メサ４３の半導体層２２ａの上面２２ｂが露出される。図９の（ａ）部及び図９の（ｂ）部に示されるように、レジストマスク５１は有機溶剤を用いて除去される。
【００５７】
図９の（ｃ）部及び図９の（ｄ）部に示されるように、ｐ側電極を導波路４３の第１部分及び第２部分上に形成する。レジストパターニング後に、ｐ側電極のための電極膜を堆積する。本実施例では、電極膜の形成は例えばＴｉ／Ｐｔ／Ａｕを真空蒸着法によって蒸着することにより行われる。電極の形成は、パターン形成されたレジストを用いたリフトオフにより行われる。パターン形成された導電膜５７を形成した後に、良好なコンタクト抵抗を得るために例えば摂氏３２０度で３分間のアニールをした。
【００５８】
図９の（ｅ）部及び図９の（ｆ）部に示されるように、ｎ側電極を素子分離メサ上に形成する。レジストパターニング後に、ｎ側電極のための電極膜を堆積する。本実施例では、電極膜の形成は例えばＡｕＧｅＮｉ／Ａｕを真空蒸着法によって蒸着することにより行われる。電極の形成は、パターン形成されたレジストを用いたリフトオフにより行われる。パターン形成された導電膜５９を形成した後に、良好なコンタクト抵抗を得るために例えば摂氏３００度で３分間のアニールをした。
【００５９】
図９の（ｇ）部、図９の（ｈ）部及び図９の（ｉ）部に示されるように、電極上にメッキ層を形成する。この形成は、例えばレジストパターニング後にメッキを行って、次いでレジストを除去する。その後、半導体基板の裏面を研磨して半導体基板を薄層化する工程等を経て、本実施形態に係るマッハツェンダー変調器１１が完成する。
【００６０】
（第２実施形態）
図１０及び図１１を参照しながら、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法を説明する。第１実施形態では、ダミー埋込領域としてＳＯＧを用いている。しかしながら、ＳＯＧに替えて、ハードベーク処理を行ったレジストを用いることができる。第２実施形態においては、第１実施形態におけるダミー埋込領域３７に替えては、レジストを含むダミー埋込領域を用いる。
【００６１】
第１実施形態において素子分離メサを形成した後に、図３の（ｇ）部及び（ｈ）部に示されるように絶縁マスク２９ａを除去する。図３の（ｉ）部及び（ｊ）部に示されるように、導波路メサ３３を覆う保護層として絶縁膜３５（例えばＳｉＯＮ）を形成する。絶縁膜３５を形成した後に、引き続き以下の工程を行う。次いで、図１０の（ａ）部及び（ｂ）部に示されるように、絶縁膜３５で覆われた導波路メサ３３上にダミー埋込領域（マスク用埋込領域とも呼ぶ）６３を形成する。本実施例ではダミー埋込領域６３の形成のために、第１レジスト（レジスト６３として参照する）を塗布する。このレジスト６３で覆った後に、図１０の（ｃ）部及び（ｄ）部に示されるように、アッシングにより全体にわたって表面から除去して、導波路メサ３３の頂部を覆う絶縁膜３５を露出させる。その後にレジスト６３をベークして、ベークされたレジスト６３ａを形成する。ベークは、例えば摂氏１６０度、３０分の条件で行われる。ベークされたレジスト６３ａはダミー埋込領域として働く。
【００６２】
次いで、図１０の（ｅ）部及び（ｆ）部に示されるように、硬化レジスト６３ａ上に第２レジスト６５を塗布する。図１１の（ａ）部及び（ｂ）部に示されるように、フォトマスク又はレチクルを用いて露光及び現象を行って、第２レジスト６５から、パターン形成された第２レジスト６５ａを形成する。このとき、下地のレジスト６３ａはハードベークしているので、レジスト６３ａの形状は現像中にほとんど変化しない。第２レジスト６５ａは、導波路メサ３３上に開口６５ｂを有する。開口６５ｂの幅は、導波路メサ３３の幅より広い。第２レジスト６５ａの開口６５ｂには、導波路メサ３３の頂部を覆う絶縁膜３５が露出される。
【００６３】
第２レジスト６５ａをマスクとして用いて、図１１の（ｃ）部及び（ｄ）部に示されるように、導波路メサ３３の頂部を覆う絶縁膜３５を除去して、絶縁膜３５ａを形成する。絶縁膜３５のエッチングにより、導波路メサ３３の頂部が露出される。
【００６４】
導波路メサ３３の一部分を除いて、導波路メサ３３の側面及び上面が絶縁膜３５ａで覆われている。しかしながら、導波路メサ３３の一部分、つまり第２レジスト６５ａの開口６５ｂが位置していた導波路メサ３３の上面は絶縁膜３５ａで覆われていない。導波路メサ３３の頂部を露出させた後に、図１１の（ｅ）部及び（ｆ）部に示されるように、レジスト６５ａを除去する。この除去は、有機洗浄及びアッシングにより行われる。本実施例では、レジスト６５ａを除去するので、絶縁膜マスク６１は絶縁膜３５ａを含む。
【００６５】
図１１の（ｇ）部及び（ｈ）部に示されるように、絶縁膜マスク６１を用いて、絶縁膜３５ａの開口３５ｂに露出した導波路メサ３３の第２クラッド層のエッチングを行って、コア層の上部を露出させる。本実施例では、ＳｉＯＮをマスクとして半導体導波路メサ３３をコア層の上部が露出するまでエッチングを行う。このとき、絶縁膜３５ａは導波路頂部以外は開口していないので、導波路メサ３３のコア層の下に位置する第１クラッド層や素子分離メサの領域がエッチングされることはない。
【００６６】
既に説明したように、導波路メサ３３をエッチングした際に、導波路メサとＳｉＯＮ層との界面に半導体が突起状に残ることがある（図５の（ｅ）部を参照）。必要な場合には、導波路層をエッチングした後に、希釈塩酸を用いて突起状半導体をエッチングする。この際に、このドライエッチングにより、導波路メサ３３の第３部分に露出された半導体は、コア層（ＡｌＧａＩｎＡｓ／ＡｌＩｎＡｓのＭＱＷ）であるので、希釈塩酸によりエッチングされない。導波路メサ３３の第３部分にエッチングが行われた後に、絶縁膜マスク６１を除去する（図５の（ｇ）部及び（ｈ）部）。本実施例では、ダミー埋込領域３７ａしてのレジスト６５ａが既に除去されているので、絶縁膜３５ａを除去する。ＳｉＯＮの除去は例えばフッ化水素酸（例えばＢＨＦ）によりを行われる。これにより、導波路メサ４３の第１部分４３ａ及び第２部分４３ｂでは、最上面に第２クラッド層が位置すると共に、導波路メサ４３の第３部分４３ｃでは、最上面にコア層が位置する。導波路メサ４３の第３部分４３ｃでは、ｉ型のコア層が上面に露出しているので、導波路メサ３３の第１部分４３ａに第２クラッド層は第２部分４３ｂに第２クラッド層に接続されない。
【００６７】
導波路メサを埋め込む埋込領域を形成する引き続く工程は、第１実施形態と同様に行われる。
【００６８】
（第３実施形態）
図１２及び図１３を参照しながら、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法を説明する。第１実施形態では、ダミー埋込領域としてＳＯＧを用い、第２実施形態におけるダミー埋込領域として硬化レジストを用いている。しかしながら、ＳＯＧ及び硬化レジストに替えて、シリコン系無機絶縁膜を用いることができる。第３実施形態においては、第１実施形態におけるダミー埋込領域３７及び第２実施形態におけるダミー埋込領域６３、６３ａに替えては、ダミー埋込領域（マスク用埋込領域とも呼ぶ）７１を用いる。
【００６９】
本実施例では、素子分離メサを形成した後に、図３の（ｇ）部及び（ｈ）部に示されるように絶縁マスク２９ａを除去する。本実施例では、絶縁膜３５を成長していない。図１２の（ａ）部及び（ｂ）部に示されるように、導波路メサ３３を埋め込むように有機シラン系シリコン酸化物(Tetra  Ethyl  Ortho  Silicate：TEOS)を形成する。導波路メサ３３の高さよりも厚い有機シラン系シリコン酸化膜（以下、ＴＥＯＳ酸化膜と記す）７１を成長する。成長されたＴＥＯＳ酸化膜７１は、導波路メサ３３の形状に合わせて導波路メサ３３の位置で盛り上がっている。
【００７０】
次いで、図１２の（ｃ）部及び（ｄ）部に示されるように、ＴＥＯＳ酸化膜７１の表面を平坦化する。平坦化は、例えば化学的機械的研磨（ＣＭＰ）法で行われる。導波路メサ３３の上面が露出する前にＣＭＰ法による研磨を停止して、平坦化されたＴＥＯＳ酸化膜７１ａを形成する。ＴＥＯＳ酸化膜７１ａは、ダミー導波路領域として働く。
【００７１】
図１２の（ｅ）部及び（ｆ）部に示されるように、平坦化されたＴＥＯＳ酸化膜７１ａの表面７１ｂ上にレジスト７３を塗布する。導波路メサ３３の頭出しをするためにレジスト７３にパターン形成を行って、図１３の（ａ）部及び（ｂ）部に示されるように、レジストマスク７３ａを形成する。レジストマスク７３ａは、導波路メサ３３の上面上に開口７３ｂを有する。開口７３ｂの幅は導波路メサ３３の幅より広い。この際、導波路メサ３３はダミー埋込領域又はマスク用埋込領域で埋まっているので、高精度のパターン形成可能な膜厚の薄いレジストを使用できる。
【００７２】
レジストマスク７３ａを用いて平坦化されたＴＥＯＳ酸化膜７１ａをエッチングして、図１３の（ｃ）部及び（ｄ）部に示されるように、絶縁膜マスク７５（エッチングされたＴＥＯＳ酸化膜）を形成する。絶縁膜マスク７５は、導波路メサ３３の位置に開口７５ａを有する。絶縁膜マスク７５の開口７５ａには、導波路メサ３３の上面を露出させる。導波路メサ３３の上面が露出しているけれども、導波路メサ３３の側面は絶縁膜マスク７５に覆われている。ＴＥＯＳ酸化膜７１ａのエッチングは、ＣＦ４ガスを用いて行われる。絶縁膜マスク７５を形成した後に、図１３の（ｅ）部及び（ｆ）部に示されるように、レジストマスク７３ａを除去する。レジストマスク７３ａの除去は、有機洗浄及びアッシングにより行われる。
【００７３】
絶縁膜マスク７５を用いて、図１３の（ｇ）部及び（ｈ）部に示されるように、導波路メサ３３の最上層の半導体層のエッチングを行って、導波路メサ３３のコア層を露出させる。このとき、絶縁膜マスク７５は導波路頂部以外開口していないので、導波路メサのコア層の下層がエッチングされることはない。導波路メサ３３をエッチングした際に、半導体突起が、絶縁膜マスク７５（ダミー埋込領域、マスク用埋込領域）の側面に残るときには、絶縁分離のための導電性の半導体層のエッチングの後に、希釈塩酸による処理を行うことができ、これにより、残った半導体突起を除去できる。このドライエッチングの結果として露出された導波路メサの最上層は、コア層（ＡｌＧａＩｎＡｓ／ＡｌＩｎＡｓのＭＱＷ）であるので、このコア層は希釈塩酸によりエッチングされない。半導体層のエッチングにより絶縁分離領域を形成した後に、絶縁膜マスク７５（ダミー埋込領域、マスク用埋込領域）を除去する。ＴＥＯＳ酸化物の除去は例えばフッ化水素酸（例えばＢＨＦ）によりを行われる。これにより、図７の（ａ）部に示されるように、導波路メサ４３の第１部分４３ａ及び第２部分４３ｂでは、最上面に第２クラッド層が位置すると共に、導波路メサ４３の第３部分４３ｃでは、最上面にコア層が位置する。導波路メサ４３の第３部分４３ｃでは、ｉ型のコア層が上面に露出しているので、導波路メサ４３において第１部分４３ａの第２クラッド層は第２部分４３ｂの第２クラッド層に接続されない。
【００７４】
導波路メサを埋め込む埋込領域を形成する引き続く工程は、第１実施形態と同様に行われる。
【００７５】
この作製方法によれば、導波路メサ３３の第３部分３３ｃ上に開口を有するマスク７３ａを用いて、導波路メサ３３の第３部分３３ｃの上面上のダミー埋込領域７１ａに開口を形成して、ダミー埋込領域７１ａから絶縁膜マスク７５を作製する。この絶縁膜マスク７５を作製する際に、ダミー埋込領域７５が導波路メサ３３の第３部分３３ｃの側面を覆っている。これ故に、導波路メサ３３の第３部分３３ｃの側面を絶縁膜マスク７５によって保護できると共に導波路メサ３３の第３部分３３ｃの上面上の絶縁膜７１ａを選択的にエッチングできる。このように作製された絶縁膜マスク７５を用いて、導波路メサ３３の第３部分３３ｃにおける第２導電型半導体層２７ａを選択的にエッチングできる。このエッチングに際して、ダミー埋込領域７１ａ、７５の保護作用により、第１導電型半導体層２２ａがエッチングのエッチャントに曝されることを避けることができる。これらの工程により、絶縁分離された導波路メサを作製できる。
【００７６】
再び図１を参照しながら、第１実施形態、第２実施形態及び第３実施形態において作製された絶縁分離された導波路デバイスを説明する。図１は、絶縁分離された導波路デバイスの一例としてマッハツェンダ変調器を示す。絶縁分離された導波路デバイスは、導波路軸の方向に沿って配列された第１部分１３ａ（１４ａ）、第２部分１３ｂ（１４ｂ）及び第３部分１３ｃ（１３ｃ）を有する導波路メサ（導波路メサ４５）を備える。導波路メサ４３の第１部分１３ａ（１４ａ）及び第２部分１３ｂ（１４ｂ）は、基板上に順に配列された第１導電型半導体層、コア層及び第２導電型半導体層を含む。導波路メサ４３の第３部分１３ｃ（１４ｃ）は、該基板上に順に配列された第１導電型半導体層及びコア層を含む。導波路メサの第１導電型半導体層の側面及びコア層の側面は導波路メサ４３の第１部分１３ａ（１４ａ）から第３部分１３ｃ（１４ｃ）を経由して第３部分１３ｂ（１４ｂ）まで導波路軸の方向に連続的に延在する。
【００７７】
第１実施形態、第２実施形態及び第３実施形態における作製方法によれば、導波路メサ４３の一部分（第３部分４３ｃになるべき部分）上に開口を有するレジストマスク３９ａ、６５ａ、７３ａを用いて、導波路メサ３３の第３部分（第３部分４３ｃになるべき部分）３３ｃの上面上のダミー埋込領域（マスク用埋込領域）３５，３７、６３、３５、７１ａに開口を形成する。存在する場合には、該レジストマスク３９ａ、６５ａ、７３ａを用いて導波路メサ３３の分離用の部分の上面上の絶縁膜３５、７１ａに開口を形成して、ダミー埋込領域（マスク用埋込領域）３５，３７、６３、３５、７１ａから絶縁膜マスク４１（３７ａ、３５ａ）、６１（３５ａ）、７５を作製する。この絶縁膜マスク４１（３７ａ、３５ａ）、６１（３５ａ）、７５を作製する際に、ダミー埋込領域（マスク用埋込領域）３５，３７、６３、３５、７１ａが導波路メサ３３の第１部分３３ａ及び第２部分３３ｂの側面を覆っている。これ故に、ダミー埋込領域（マスク用埋込領域）３５，３７、６３、７１ａに開口を形成して絶縁膜マスク４１（３７ａ、３５ａ）、６１（３５ａ）、７５を作製するために、導波路メサ３３の第３部分３３ｃの側面をダミー埋込領域又はマスク用埋込領域によって保護できると共に導波路メサ３３の第３部分３３ａの上面上の絶縁膜３５、７１ａを選択的にエッチングできる。このように作製された絶縁膜マスク４１（３７ａ、３５ａ）、６１（３５ａ）、７５を用いて、導波路メサ３３の第３部分３３ｃにおける第２導電型半導体層２７ａを選択的にエッチングできる。このエッチングに際して、第１導電型半導体層２２ａはエッチングのエッチャントに曝されることはない。これらの工程により、絶縁分離された導波路メサ４３を作製できる。
【００７８】
図１、並びに図９の（ｇ）部、（ｈ）部及び（ｉ）部を再び参照しながら、絶縁分離された導波路メサ４３（１３）を説明する。導波路メサ４３（１３）は、導波路軸に沿って配列される第１部分４３ａ（１３ａ）、第３部分４３ｃ（１３ｃ）及び第２部分４３ｂ（１３ｂ）を含む。導波路メサメサ４３（１３）の第１部分４３ａ（１３ａ）及び第２部分４３ｂ（１３ｂ）は、基板２１上に順に配列された第１導電型半導体層２２ａ、コア層２５ａ及び第２導電型半導体層２７ａを含む。導波路メサ４３（１３）の第３部分４３ｃ（１３ｃ）は、該基板上２１に順に配列された第１導電型半導体層２２ａ及びコア層２５ａを含む。導波路メサ４３（１３）の第１部分４３ａ（１３ａ）及び第２部分４３ｂ（１３ｂ）における第２導電型半導体層２７ａは導波路メサ４３（１３）の第３部分４３ｃ（１３ｃ）によって絶縁分離されている。導波路メサ４３（１３）の第１導電型半導体層２２ａの側面（図９の参照符号２２ｂ）及びコア層２５ａの側面（図９の参照符号２５ｂ）は、以下のように説明される段差を含むことなく、導波路メサ４３（１３）の第１部分４３ａ（１３ａ）から第２部分４３ｂ（１３ｂ）を経由して第３部分４３ｃ（１３ｃ）まで導波路軸の方向に連続的に延在する。
【００７９】
絶縁分離された光導波路においては、導波路メサ４３（１３）の第３部分４３ｃ（１３ｃ）の第１導電型半導体層２２ａの側面２２ｂは、第１導電型半導体層２２ａとコア層２５ａとの境界に実質的な段差を含むことがなく、導波路メサ４３（１３）の第３部分４３ｃ（１３ｃ）のｉ型のコア層２５ａの側面２５ｂに連続的に繋がっている。第１導電型半導体層２２ａの側面２２ｂには、導波路メサ４３の第１部分４３ａと第３部分４３ｃとの境界付近、及び導波路メサ４３の第２部分４３ｂと第３部分４３ｃとの境界付近に段差が形成されていない。
【００８０】
引き続き、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法を説明する。図１４は、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法における主要な工程を示す図面である。図１４を参照する説明において、理解を容易にするために可能な場合には実施形態における参照符号を付する。
【００８１】
マッハツェンダ変調器１１を作製する方法において、工程Ｓ１０１では、基板２１上に順に配列された第１導電型半導体層２３、コア層２５及び第２導電型半導体層２７を含む半導体積層２０を基板２１上に形成する。コア層２５はｉ型の半導体を備える。工程Ｓ１０２では、導波路軸の方向に延在しておりマッハツェンダ変調器１１のための導波路メサ３３を半導体積層２０から形成する。導波路メサ３３は第１部分３３ａ、第２部分３３ｂ及び第３部分３３ｃを有する。第１部分３３ａ、第３部分３３ｃ及び第２部分３３ｂは導波路軸の方向に沿って順に配列されている。工程Ｓ１０３では、導波路メサ３３の上面及び側面を覆うように基板２１上に絶縁膜３５を成長する。工程Ｓ１０４では、絶縁膜３５を成長した後に、導波路メサ３３の上面及び側面上を埋め込むダミー埋込領域３７、６３を形成する。工程Ｓ１０５では、導波路メサ３３の第１部分３３ａ及び第２部分３３ｂ上のパターンと導波路メサ３３の第３部分３３ｃ上に開口とを有するマスク３９ａ、６５ａをダミー埋込領域３７、６３上に形成する。ダミー埋込領域３７、６３の材料は絶縁膜３５の材料と異なる。工程Ｓ１０６では、マスク３９ａ、６５ａを用いてダミー埋込領域３７、６３をエッチングして、導波路メサ３３の第３部分３３ｃ上の絶縁膜３５に到達する開口３７ｂ、６３ｂをダミー埋込領域３７、６３に形成する。工程Ｓ１０７では、ダミー埋込領域３７、６３に開口を形成した後に、マスク３９ａ、６５ａを用いて導波路メサ３３の第３部分３３ｃの上面上の絶縁膜３５に開口３５ｂを形成して、絶縁膜３５から絶縁膜マスク３５ａを作製する。絶縁膜マスク３５ａは、導波路メサ３３の第１部分３３ａの上面及び側面並びに第２部分３３ｂの上面及び側面を覆う。絶縁膜３５から絶縁膜マスク３５ａを作製する際に、ダミー埋込領域３７ａ、６３ａは導波路メサ３３の第３部分３３ｃの側面を覆っている。工程Ｓ１０８では、マスク３９ａ、６５ａを除去した後に、絶縁膜マスク３５ａを用いて導波路メサ３３の第３部分３３ｃにおける第２導電型半導体層２７ａのエッチングを行って第２導電型半導体層２７ａを除去する。絶縁膜マスク３５ａを形成した後にダミー埋込領域３７ａ、６３ａを除去できる。工程Ｓ１０９では、必要な場合には、第２導電型半導体層２７ａを除去した後にダミー埋込領域３７ａ、６３ａを除去してもよい。或いは、必要な場合には、この時には、導波路メサ４３の第３部分４３ｃにおける第２導電型半導体層２７ａのエッチングを行う前に、ダミー埋込領域３７ａ、６３ａを除去してもよい。工程Ｓ１１０では、第２導電型半導体層２７ａのエッチングの後に、絶縁膜マスク３５ａを除去する。
【００８２】
工程Ｓ１１１では、絶縁膜マスク３５ａを除去した後に、導波路メサ３３の表面を覆う絶縁膜４５を堆積する共に、この堆積の後に導波路メサ３３を埋め込む埋込層４７を形成する。工程Ｓ１１２では、導波路メサ４３の第１部分４３ａの上面に到達する第１電極開口４７ａを絶縁膜４５及び埋込層４７に形成する。工程Ｓ１１３では、埋込層４７に第１電極開口４７ａを形成した後に、導波路メサ４３の第１部分４３ａの上面に第１電極開口４７ａを介して接続を成す第１電極５７を形成する。この作製方法によれば、絶縁分離された導波路メサ４３の第１部分４３ａに接続を成す第１電極５７を作製できる。なお、第１電極開口４７ａを埋込層４７に形成する際に、導波路メサ４３の第２部分４３ｂの上面に到達する第２電極開口４７ｂを絶縁膜４５及び埋込層４７に形成するようにしてもよい。また、第１電極５７を形成する際に、導波路メサ４３の第２部分４３ｂの上面に第２電極開口４７ｂを介して接続を成す第２電極57を形成することができる。この作製方法によれば、絶縁分離された導波路メサ４３の第２部分４３ｂに接続を成す第２電極５７を作製できる。
【００８３】
好適な実施例では、第１実施形態においては、ダミー埋込領域はＳＯＧを備えることができる。絶縁膜３５はシリコン系無機絶縁を備える。ＳＯＧの利用は、導波路メサの埋込及び半導体エッチング後のＳＯＧ除去を可能にする。第１実施形態においては、導波路メサ４３の第３部分４３ｃにおける第２導電型半導体層２７ａのエッチングを行った後に、ダミー埋込領域を除去する。
【００８４】
別の好適な実施例では、工程Ｓ１０５（ダミー埋込領域を形成する工程）では、ダミー埋込領域としてレジストを塗布し、レジストをハードベークするようにしてもよい。ダミー埋込領域は、硬化されたレジストからなる。レジストをハードベークすることにより、ハードベークされたレジストは、レジストマスクの作製のための現像液に対して耐性を有するようになる。ダミー埋込領域が硬化レジストからなるとき、半導体及び絶縁膜マスクに損傷を与えないように、硬化レジストを除去できる。第２実施形態においては、導波路メサ４３の第３部分４３ｃにおける第２導電型半導体層２７ａのエッチングを行うに先だって、ダミー埋込領域を除去する。
【００８５】
また、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法を説明する。図１５は、マッハツェンダ変調器を作製する方法、及び絶縁分離された光導波路を作製する方法における主要な工程を示す図面である。図１５を参照する説明において、理解を容易にするために可能な場合には実施形態における参照符号を付する。
【００８６】
図１４における工程において半導体積層２０から導波路メサ３３を形成した後に、工程Ｓ１１４では、導波路メサ３３の上面及び側面上を埋め込むマスク用埋込領域（例えば、ダミー埋込領域３７、６３ａ、７１ａ）を形成する。このマスク用埋込領域３７、６３ａの形成のために絶縁膜３５の成長を行うことができ、絶縁膜３５が導波路メサ３３の上面及び側面に接触を成し、ダミー埋込領域３７、６３ａは導波路メサ３３上の絶縁膜３５の上面及び側面に接触を成す。或いは、絶縁膜３５を成長することなくマスク用埋込領域（ダミー埋込領域７１ａ）の形成することもでき、このマスク用埋込領域は導波路メサ３３の上面及び側面に接触を成す。マスク用埋込領域はシリコン系無機絶縁体を備える。引き続く説明では、第２実施形態の参照符号を用いる。工程Ｓ１１５では、マスク７３ａを形成する。マスク７３ａは、導波路メサ３３の第１部分３３ａ上及び第２部分３３ｂ上に設けられると共に導波路メサ３３の第３部分３３ｃ上に開口を有する。工程Ｓ１１６では、マスク７３ａを用いて導波路メサ３３の第３部分３３ｃ上のマスク用埋込領域に開口を形成して、マスク用埋込領域から絶縁膜マスク７５を作製する。マスク用埋込領域から絶縁膜マスク７５を作製する際に、ダミー埋込領域７１ａは導波路メサ３３の第３部分３３ｃの側面を覆っている。工程Ｓ１１７では、マスク７３ａを除去した後に、絶縁膜マスク７５を用いて導波路メサ３３の第３部分３３ｃにおける第２導電型半導体層２７ａのエッチングを行う。絶縁膜マスク７５は導波路メサ３３の第３部分３３ｃの側面を覆っている。第２導電型半導体層２７ａのエッチングの後に、工程Ｓ１１０に進み、絶縁膜マスク７５を除去する。引き続き工程１１１からの工程を行う。
【００８７】
ダミー埋込領域７１ａはＴＥＯＳ酸化物を備えることができる。導波路メサ３３の上面及び側面上を埋め込むダミー埋込領域７１ａを形成する際には、導波路メサ３３の上面及び側面上を埋め込むＴＥＯＳ酸化物層７１を成長し、このＴＥＯＳ酸化物を平坦化してダミー埋込領域７１ａを形成することができる。この作製方法によれば、導波路メサ３３の上面及び側面上を埋め込むＴＥＯＳ酸化物層７１を平坦化してダミー埋込領域７１ａを形成した後に、導波路メサ３３の第３部分３３ｃ上のダミー埋込領域７１ａに開口を形成する。平坦化のおかげにより、導波路メサ３３の第３部分３３ｃ内の第１導電型半導体層２７ａの側面を保護しながら、導波路メサ３３の第３部分３３ｃの上面上のダミー埋込領域７１ａに開口を形成できる。
【００８８】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【００８９】
以上説明したように、本実施形態によれば、光導波路の側面の段差を低減できる、マッハツェンダ変調器を作製する方法を提供できる。また、本実施形態によれば、光導波路の側面の段差を低減できる、絶縁分離された光導波路を作製する方法を提供できる。さらに、本実施形態によれば、光導波路の側面の段差を低減できる絶縁分離された光導波路を提供できる。
【符号の説明】
【００９０】
１１…マッハツェンダ変調器、１２…第１分岐導波路、１３…第１アーム導波路、１４…第２アーム導波路、１５…第２分岐導波路、２１…半導体基板、２３、２３ａ、２２ａ…第１クラッド層、２５、２５ａ…コア層、２７、２７ａ…第２クラッド層、２９…絶縁層、２９ａ…マスク、３１ａ…レジストマスク、３３…導波路メサ、３５…絶縁膜、３７、３７ａ…ダミー埋込領域、３９ａ…レジストマスク、４１…絶縁膜マスク、４３…導波路メサ、６１…絶縁膜マスク、６３ａ…ダミー埋込領域（硬化されたレジスト）、７１ａ…平坦化されたＴＥＯＳ酸化膜、７３ａ…レジストマスク、７５…絶縁膜マスク。
【図１】
2014202815.tif 000003
【図２】
2014202815.tif 000004
【図３】
2014202815.tif 000005
【図４】
2014202815.tif 000006
【図５】
2014202815.tif 000007
【図６】
2014202815.tif 000008
【図７】
2014202815.tif 000009
【図８】
2014202815.tif 000010
【図９】
2014202815.tif 000011
【図１０】
2014202815.tif 000012
【図１１】
2014202815.tif 000013
【図１２】
2014202815.tif 000014
【図１３】
2014202815.tif 000015
【図１４】
2014202815.tif 000016
【図１５】
2014202815.tif 000017