(57)【要約】【課題】広い周波数範囲で発振周波数を変化可能な発振回路に適した負性容量回路を提供する。【解決手段】エミッタフォロワ回路１と、ベース接地回路２と、エミッタフォロワ回路１の出力端子とベース接地回路２の入力端子との間に設けられたキャパシタ３と、エミッタフォロワ回路１の入力端子とベース接地回路２の出力端子との間に設けられた抵抗４と、を有する負性容量回路１０と、負性容量回路１０に接続され、ベース接地回路２の出力端子から出力される電流を受ける振動子６と、を備える。【選択図】図１Ａ
2014200067.tif 000002
【特許請求の範囲】
【請求項１】
エミッタフォロワ回路と、
容量成分を有する負荷に接続されるベース接地回路と、
前記エミッタフォロワ回路の出力端子と前記ベース接地回路の入力端子との間に設けられた第１キャパシタと、
前記ベース接地回路の出力端子と前記エミッタフォロワ回路の入力端子との間に設けられた減衰器と、
を備える負性容量回路。
【請求項２】
前記ベース接地回路の出力端子と外部回路に接続される外部インターフェイスとの間に設けられた抵抗と、
前記抵抗に並列に接続された第２キャパシタと、
をさらに備える請求項１に記載の負性容量回路。
【請求項３】
エミッタフォロワ回路と、
ベース接地回路と、
前記エミッタフォロワ回路の出力端子と前記ベース接地回路の入力端子との間に設けられたキャパシタと、
前記エミッタフォロワ回路の入力端子と前記ベース接地回路の出力端子との間に設けられた減衰器と、
を有する負性容量回路と、
前記負性容量回路に接続され、前記ベース接地回路の出力端子から出力される電流を受ける振動子と、
を備える発振回路。
【請求項４】
前記負性容量回路の等価並列抵抗の抵抗値は、前記振動子の共振周波数において正の値を有する、
請求項３に記載の発振回路。
【請求項５】
前記キャパシタの容量は、前記振動子の等価並列容量と等しい、
請求項３又は４に記載の発振回路。
【請求項６】
前記減衰器の抵抗値は、前記エミッタフォロワ回路の不要発振を発生させる負性抵抗値よりも大きく、かつ、前記振動子の共振周波数において前記負性容量回路の等価並列抵抗が最大になる抵抗値よりも小さい、
請求項３から５のいずれか一項に記載の発振回路。
【請求項７】
前記ベース接地回路の出力端子と前記振動子との間に設けられた抵抗と、
前記抵抗に並列に接続されたキャパシタと、
をさらに備える請求項３から６のいずれか一項に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負性容量回路及び発振回路に関するものである。
【背景技術】
【０００２】
水晶振動子、セラミック振動子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を用いた発振回路においては、振動子に接続するキャパシタの容量を調整することにより、発振周波数を調整することができる。しかし、高いＱの振動子を用いた発振回路においては、振動子の等価並列容量Ｃ０と等価直列容量Ｃ１との比（Ｃ０／Ｃ１）が大きいことに起因して、温度補償等のための周波数調整を行うために必要な周波数可変量を得られない場合がある。特に、ＭＥＭＳ技術を用いた振動子のように小型な振動子においては、十分に大きな周波数可変量を得られないという傾向が強い。
【０００３】
従来、周波数可変量を拡大するために、等価並列容量の影響を相殺する回路を振動子に接続する方法が知られている。例えば、振動子と並列にインダクタを接続することにより、等価並列容量の影響を相殺することができる。
【０００４】
また、能動素子を用いて構成される負性容量回路を振動子に接続することにより、等価並列容量の影響を相殺する方法も知られている。ここで、負性容量回路とは、正の電圧を印加すると電荷を放出する性質を持つ回路である。負性容量回路を構成する能動素子として、オペアンプを用いる回路や複数のトランジスタを組み合わせて構成する回路等が知られている（例えば、特許文献１から特許文献５を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１２４７１３号公報
【特許文献２】特開平８−２０４４５１号公報
【特許文献３】特開昭６０−１５７３１７号公報
【特許文献４】国際公開第００／０４６４７号公報
【特許文献５】米国特許第７６０９１１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、インダクタは、温度変化に応じてインダクタンス値が大きく変化する。また、振動子の等価並列容量を相殺するのに必要なμＨ以上のオーダーのインダクタを集積回路に内蔵することは困難である。したがって、インダクタを振動子に並列接続して発振回路を構成した場合、温度変化に応じて発振周波数が変動してしまうとともに、発振回路の小型化が困難であった。
【０００７】
特許文献１及び特許文献２に示されているように、能動素子としてオペアンプを用いて負性容量回路を構成する場合には、オペアンプの動作帯域が十分に広くないため、負性容量回路を接続して使用することができる発振回路の発振周波数が数ＭＨｚ程度に制限されてしまうという問題があった。
【０００８】
また、特許文献３から特許文献５に示されているように、複数のトランジスタを組み合わせて負性容量回路を構成する場合には、不要発振が発生しやすいという問題があった。特に、エミッタフォロワ回路を用いて負性容量回路が構成される場合には、エミッタフォロワ回路の周辺における寄生キャパシタ及び寄生インダクタによってコルピッツＬＣ発振回路が形成され、接続する振動子の共振周波数以外の周波数（例えばＧＨｚ帯）における不要発振が発生する場合があった。また、従来の負性容量回路においては、高い周波数におけるリターンゲインＳ１１が存在することにより、他の回路を接続した場合に不要発振が発生する場合もあった。
【０００９】
そこで、本発明はこれらの点に鑑みてなされたものであり、集積回路に内蔵することが可能であり、かつ、広い周波数範囲で発振周波数を変化可能な発振信号を発生できる発振回路、及び当該発振回路に用いることができる負性容量回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様においては、エミッタフォロワ回路と、容量成分を有する負荷に接続されるベース接地回路と、エミッタフォロワ回路の出力端子とベース接地回路の入力端子との間に設けられた第１キャパシタと、ベース接地回路の出力端子とエミッタフォロワ回路の入力端子との間に設けられた減衰器と、を備える負性容量回路を提供する。上記の負性容量回路は、ベース接地回路の出力端子と外部回路に接続される外部インターフェイスとの間に設けられた抵抗と、当該抵抗に並列に接続された第２キャパシタとをさらに備えてもよい。
【００１１】
本発明の第２の態様においては、エミッタフォロワ回路と、ベース接地回路と、エミッタフォロワ回路の出力端子とベース接地回路の入力端子との間に設けられたキャパシタと、エミッタフォロワ回路の入力端子とベース接地回路の出力端子との間に設けられた減衰器と、を有する負性容量回路と、負性容量回路に接続され、ベース接地回路の出力端子から出力される電流を受ける振動子と、を備える発振回路を提供する。
【００１２】
上記の負性容量回路の等価並列抵抗の抵抗値は、上記の振動子の共振周波数において正の値を有することが好ましい。上記のキャパシタの容量は、例えば、上記の振動子の等価並列容量と等しい。
【００１３】
また、上記の減衰器の抵抗値は、エミッタフォロワ回路の不要発振を発生させる負性抵抗値よりも大きく、かつ、振動子の共振周波数において負性容量回路の等価並列抵抗が最大になる抵抗値よりも小さいことが好ましい。また、上記の負性容量回路は、ベース接地回路の出力端子と上記の振動子との間に設けられた抵抗と、抵抗に並列に接続されたキャパシタとをさらに備えてもよい。
【発明の効果】
【００１４】
本発明に係る発振回路によれば、集積回路に内蔵することが可能であり、かつ、広い周波数範囲で発振周波数を変化可能な発振信号を発生できるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１Ａ】第１の実施形態に係る発振回路の構成例を示す。
【図１Ｂ】負性容量回路の等価回路を示す。
【図２】負性容量回路を外部インターフェイスから観測した場合の等価ＲＣ並列回路の周波数特性の一例を示す。
【図３】振動子のインピーダンス特性の一例を示す。
【図４】外部インターフェイスから負性容量回路を観測した場合の反射特性の一例を示す。
【図５】比較例の発振回路の構成例を示す。
【図６】比較例の負性容量回路を外部インターフェイスから観測した場合の等価ＲＣ並列回路の周波数特性の一例を示す。
【図７】比較例の負性容量回路を振動子に接続した場合のインピーダンス特性の一例を示す。
【図８】外部インターフェイスから比較例の負性容量回路を観測した場合の反射特性の一例を示す。
【図９】第２の実施形態に係る負性容量回路の構成例を示す。
【発明を実施するための形態】
【００１６】
＜第１の実施形態＞
［発振回路１００の回路構成］
図１Ａは、第１の実施形態に係る発振回路１００の構成例を示す。発振回路１００は、負性容量回路１０と、負性容量回路１０の外部インターフェイス５に接続された振動子６及び増幅回路７を備える。負性容量回路１０は、振動子６の等価並列容量を相殺する。負性容量回路１０は、エミッタフォロワ回路１、ベース接地回路２、第１キャパシタ３、抵抗４及び外部インターフェイス５を備える。
【００１７】
エミッタフォロワ回路１は、トランジスタ１１及び抵抗１２を有する。トランジスタ１１は、例えばＮＰＮ型トランジスタである。トランジスタ１１のコレクタは電源に接続されている。トランジスタ１１のエミッタは、抵抗１２を介してグランドに接続されている。以上の構成により、トランジスタ１１及び抵抗１２はコレクタ接地回路を構成している。トランジスタ１１のエミッタは第１キャパシタ３の第１端子に接続されており、トランジスタ１１のベースは抵抗４の第１端子に接続されている。
【００１８】
ベース接地回路２は、トランジスタ２１、電圧源２２、電流源２３及び抵抗２４を有する。トランジスタ２１は、例えばＮＰＮ型トランジスタである。トランジスタ２１のコレクタは電流源２３に接続されている。また、トランジスタ２１のコレクタは抵抗４の第２端子及び外部インターフェイス５に接続されている。トランジスタ２１のエミッタは、抵抗２４を介してグランドに接続されているとともに、第１キャパシタ３の第２端子に接続されている。トランジスタ２１のベースは、電圧源２２の正極端子に接続されている。
【００１９】
電圧源２２は、トランジスタ２１のベース電位を与えるための電圧源であり、正極端子がトランジスタ２１のベースに接続され、負極端子がグランドに接続されている。電圧源２２が出力する電圧値は、ベース接地回路２の回路が線形に動作する値に設定されている。
【００２０】
電流源２３は、例えば、カスケード接続された複数のトランジスタから構成される。電源に接続された抵抗により電流源２３を構成してもよいが、電流源２３における電圧降下を小さくするために、電流源２３をトランジスタ等の能動素子により構成することが好ましい。
【００２１】
第１キャパシタ３は、エミッタフォロワ回路１の出力端子であるトランジスタ１１のエミッタと、ベース接地回路２の入力端子であるトランジスタ２１のエミッタとの間に設けられている。第１キャパシタ３は、トランジスタ１１のエミッタから出力される電流の一部をトランジスタ２１のエミッタに入力する。第１キャパシタ３の容量は、例えば、振動子６の等価並列容量と等しい。
【００２２】
抵抗４は、エミッタフォロワ回路１の入力端子であるトランジスタ１１のベースと、ベース接地回路２の出力端子であるトランジスタ２１のコレクタとの間に設けられた減衰器である。抵抗４は、例えば１０Ω以上の抵抗値を有しており、エミッタフォロワ回路１の周辺の寄生キャパシタと寄生インダクタとによって形成されるコルピッツＬＣ発振回路の振幅条件を満足させず、エミッタフォロワ回路１における不要な発振を防止する。なお、抵抗４は、複数の抵抗を組み合わせて構成される抵抗ネットワークであってもよい。
【００２３】
また、抵抗４の抵抗値を調整することにより、負性容量回路１０を外部インターフェイス５から見たときの等価並列抵抗が最大になる周波数を調整することができる。具体的には、抵抗４の抵抗値を大きくすることにより、等価並列抵抗が最大になる周波数を小さくすることができる。そこで、例えば、外部からの制御信号に応じた抵抗値に調整できるデジタルポテンショメータを抵抗４として用いることにより、振動子６の共振周波数における負性容量回路１０の等価並列抵抗を、理想的な無限大の大きさに調整することができる。
【００２４】
抵抗４は、例えば、エミッタフォロワ回路１の不要発振を発生させる負性抵抗値よりも大きい。抵抗４は、振動子６の共振周波数において等価並列抵抗が最大になる抵抗値よりも小さくてもよい。振動子６の共振周波数における負性容量回路１０の等価並列抵抗が無限大に近い場合には、負性容量回路１０が、振動子６の等価並列容量を相殺する機能以外に、振動子６及び増幅回路７から構成される発振回路の特性に対して不要な影響を与えないので好ましい。
【００２５】
外部インターフェイス５は、負性容量回路１０と振動子６及び増幅回路７との接続点である。外部インターフェイス５は、例えば、振動子６及び増幅回路７と接続するための導電性の端子である。なお、図１Ａにおける負性容量回路１０は、振動子６及び増幅回路７に接続されているが、外部インターフェイス５は、他の回路に接続されてもよい。また、トランジスタ２１のコレクタと振動子６及び増幅回路７とを接続する配線が外部インターフェイス５として機能してもよい。
【００２６】
振動子６は、負性容量回路１０に接続され、ベース接地回路２の出力端子であるトランジスタ２１のコレクタから出力される電流を受ける。振動子６は、例えばＡＴカット水晶振動子、ＳＣカット水晶振動子及びＭＥＭＳ振動子である。
増幅回路７は、振動子６を発振させるための増幅回路である。振動子６及び増幅回路７は、例えばコルピッツ発振回路、又はハートレー発振回路を構成する。
【００２７】
［負性容量回路１０によって負性容量が生じる原理］
以下、負性容量回路１０によって負性容量が生じる原理を定性的に説明する。
外部インターフェイス５に正の交流電圧Ｖが印加されると、抵抗４を介して、トランジスタ１１のベースに、ほぼ同じ交流電圧Ｖが印加される。トランジスタ１１はエミッタフォロワとして動作するから、交流電圧Ｖは、そのままトランジスタ１１のエミッタに出力される。一方、ベース接地回路２のエミッタのインピーダンスはほぼ０とみなせるため、第１キャパシタ３には、第１キャパシタ３の容量値と交流電圧Ｖで決まる電流が流れる。
【００２８】
トランジスタ２１のエミッタに電流が入力されると、ほぼ同じ大きさの電流がトランジスタ２１のコレクタから出力される。すなわち、外部インターフェイス５に正の交流電圧Ｖが印加されることによって、外部インターフェイス５に向けて電流が流れるので、負性容量回路１０は、あたかも負の容量を有するキャパシタに交流電圧Ｖを印加したかのように動作する。
【００２９】
負性容量回路１０が振動子６に接続されている場合には、トランジスタ２１のコレクタから電流が出力されることにより、振動子６の等価並列容量が相殺される。その結果、発振回路１００は、振動子６の等価並列容量がない状態と等価な状態で発振することができる。
【００３０】
なお、負性容量回路１０によって負性容量が生じる原理は、図１Ｂに示す負性容量回路１０の等価回路に基づいて、以下のように説明することもできる。トランジスタの相互コンダクタンスをｇｍとし、外部インターフェイス５に正の交流電圧ｖが印加され、その時に外部インターフェイス５に流れる電流をｉとすると、外部インターフェイス５から見たインピーダンスは、
Ｚｉｎ＝ｖ／ｉ＝−２／ｇｍ−１／ｊωＣ
と表される。このことからも、容量Ｃと符号が逆の負性容量が生じることがわかる。
【００３１】
［負性容量回路１０の特性のシミュレーション結果］
図２は、抵抗４を１ｋΩに調整した負性容量回路１０を外部インターフェイス５から観測した場合の等価ＲＣ並列回路の周波数特性の一例を示す。図２に周波数特性を示した負性容量回路１０は、共振周波数が１０ＭＨｚの振動子６の等価並列容量１．５ｐＦを相殺することができる。実線は負性容量回路１０の等価並列抵抗を示し、点線は負性容量回路１０の等価並列容量を示している。
【００３２】
図２の点線が示しているように、周波数１０ＭＨｚにおける負性容量回路１０の等価並列容量の値は、ほぼ−１．５ｐＦであり、等価並列容量の値が１．５ｐＦの振動子６に負性容量回路１０を接続することにより、振動子６の等価並列容量を相殺できることがわかる。
【００３３】
また、図２の実線が示しているとおり、振動子６の共振周波数である１０ＭＨｚにおける等価並列抵抗の大きさは、１００ｋΩより大きな正の値を示している。したがって、負性容量回路１０が図２に示した特性を有することにより、負性容量回路１０は、振動子６の等価並列容量を相殺する機能以外には、振動子６及び増幅回路７から構成される発振回路の特性に対して不要な影響を与えない。
【００３４】
図３は、振動子６のインピーダンス特性の一例を示す。点線は、共振周波数が１０ＭＨｚの振動子６の単体のインピーダンス特性を示す。実線は、振動子６に図３に示した特性を有する負性容量回路１０を接続した場合のインピーダンス特性を示す。
【００３５】
点線が示しているように、振動子６の単体のインピーダンス特性においては、振動子６が有する等価並列容量の影響により、共振周波数でインピーダンスが極小になり、共振周波数よりも高い反共振周波数でインピーダンスが極大になる。振動子６の発振周波数の可変範囲は、共振周波数と反共振周波数との間の周波数に限定される。
【００３６】
これに対して、実線が示しているように、振動子６に負性容量回路１０を接続した場合、振動子６の等価並列容量が相殺されるので、反共振周波数が表れていない。したがって、共振周波数と反共振周波数との間の周波数に限定されることなく、振動子６を単体で発振させる場合に比べて広い周波数範囲で周波数を変化させることができる。
【００３７】
図４は、外部インターフェイス５から負性容量回路１０を観測した場合の反射特性の一例を示す。横軸は周波数を示し、縦軸はリターンゲインを示している。図４が示すように、１０ＭＨｚを超える周波数においても、ほとんど負性抵抗が発生していない。したがって、負性容量回路１０を振動子６及び増幅回路７に接続した場合、不要な発振が発生しづらい。
【００３８】
［比較例］
図５は、比較例として、図１Ａに示した負性容量回路１０から抵抗４を削除した負性容量回路２０を振動子６及び増幅回路７に接続した発振回路２００の構成例を示す。
【００３９】
図６は、負性容量回路２０を外部インターフェイス５から観測した場合の等価ＲＣ並列回路の周波数特性の一例を示す。実線は等価並列抵抗を示し、点線は等価並列容量を示している。図６においては、振動子６の共振周波数である１０ＭＨｚにおける負性容量回路の等価並列容量は−１．５ｐＦであるが、等価並列抵抗が２０ｋΩしかないので好ましくない。
【００４０】
図７は、負性容量回路２０を振動子６に接続した場合のインピーダンス特性の一例を示す。図７における実線は、図３に示した、負性容量回路１０を振動子６に接続した場合のインピーダンス特性を示しており、点線は、負性容量回路２０を振動子６に接続した場合のインピーダンス特性を示している。負性容量回路２０を振動子６に接続した場合には、共振周波数以外の周波数におけるインピーダンスが、負性容量回路１０を振動子６に接続した場合に比べて低い。共振周波数以外の周波数におけるインピーダンスは、高い方が好ましいので、抵抗４を有する負性容量回路１０の方が好ましい。
【００４１】
図８は、外部インターフェイス５から負性容量回路２０を観測した場合の反射特性の一例を示す。横軸は周波数を示し、縦軸はリターンゲインを示している。図８における点線は、図４に示した、負性容量回路１０を振動子６に接続した場合の反射特性を示しており、実線は、負性容量回路２０を振動子６に接続した場合の反射特性を示している。図８から明らかなように、負性容量回路２０を振動子６に接続した場合には、１００ＭＨｚより大きな周波数においてリターンゲインが急激に大きくなっている。したがって、リターンゲインが大きな周波数において不要発振が発生する可能性が高い。
【００４２】
［第１の実施形態における効果］
以上のとおり、第１の実施形態に係る負性容量回路１０においては、エミッタフォロワ回路１と、ベース接地回路２と、エミッタフォロワ回路１の出力端子とベース接地回路２の入力端子との間に設けられた第１キャパシタ３と、ベース接地回路２の出力端子とエミッタフォロワ回路１の入力端子との間に設けられた抵抗４とを備えることによって、接続された振動子６の等価並列容量を相殺することができるとともに、不要発振を防止することができるという効果を奏する。
【００４３】
＜第２の実施形態＞
図９は、第２の実施形態に係る負性容量回路１０の構成例を示す。図９に示した負性容量回路１０は、ベース接地回路２の出力端子であるトランジスタ２１のコレクタと外部インターフェイス５との間に設けられた抵抗８と、抵抗８に並列に接続された第２キャパシタ９とを備える点で、図１Ａに示した負性容量回路１０と異なり、その他の点で同じである。
【００４４】
抵抗８は、数百Ωオーダーの抵抗値を有し、第２キャパシタ９は数ｐＦ〜数１０ｐＦのオーダーである。負性容量回路１０が抵抗８及び第２キャパシタ９を備えることにより、負性容量回路１０に接続される振動子６の共振周波数よりも高い周波数における負性容量回路１０の負性抵抗が小さくなるので、振動子６の共振周波数よりも高い周波数における不要発振を効果的に防ぐことができる。
【００４５】
＜その他の変形例＞
上記の実施形態においては、エミッタフォロワ回路１及びベース接地回路２がバイポーラトランジスタにより構成されていた。しかし、エミッタフォロワ回路１が電界効果トランジスタにより構成されてソースフォロワ回路として機能し、ベース接地回路２が電界効果トランジスタにより構成されてゲート接地回路として機能してもよい。
【００４６】
エミッタフォロワ回路１及びベース接地回路２が電界効果トランジスタにより構成される場合には、上記の実施形態におけるバイポーラトランジスタのコレクタは電界効果トランジスタのドレインによって代替され、バイポーラトランジスタのエミッタは電界効果トランジスタのソースによって代替され、バイポーラトランジスタのベースは電界効果トランジスタのゲートによって代替される。
【００４７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。例えば、上記の実施形態においては、ベース接地回路２が１個のトランジスタを有する例について説明したが、ベース接地回路２が複数のトランジスタから構成されていてもよい。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４８】
１・・・エミッタフォロワ回路、２・・・ベース接地回路、３・・・第１キャパシタ、４・・・抵抗、５・・・外部インターフェイス、６・・・振動子、７・・・増幅回路、８・・・抵抗、９・・・第２キャパシタ、１０・・・負性容量回路、１１・・・トランジスタ、１２・・・抵抗、２０・・・負性容量回路、２１・・・トランジスタ、２２・・・電圧源、２３・・・抵抗、２４・・・抵抗、１００・・・発振回路、２００・・・発振回路
【図１Ａ】
2014200067.tif 000003
【図１Ｂ】
2014200067.tif 000004
【図２】
2014200067.tif 000005
【図３】
2014200067.tif 000006
【図４】
2014200067.tif 000007
【図５】
2014200067.tif 000008
【図６】
2014200067.tif 000009
【図７】
2014200067.tif 000010
【図８】
2014200067.tif 000011
【図９】
2014200067.tif 000012
【手続補正書】
【提出日】平成26年2月24日(2014.2.24)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１Ｂ
【補正方法】変更
【補正の内容】
【図１Ｂ】
2014200067.tif 000013