(57)【要約】【課題】スイッチング素子を駆動するために必要な電圧を確保しつつ、出力電源電圧の過剰な上昇を抑制できるスイッチングレギュレータを提供する。【解決手段】スイッチングレギュレータ３０が、ブートストラップ回路７と、チャージポンプ回路８とを備える構成において、低電圧オン制御部１１は、入力される電源電圧ＶＩＮが所定の閾値を下回ると、チャージポンプ回路８を動作させて昇圧電圧３（ＶＩＮ−ＶＦ）を生成させて駆動回路１０に供給する。そして、電源電圧ＶＩＮが所定の閾値を超えると、チャージポンプ回路８の動作を停止させ、ブートストラップ回路７による昇圧電圧２ＶＩＮを駆動回路１０に供給する。【選択図】図１
2014011841.tif 000002
【特許請求の範囲】
【請求項１】
電源入力端子と電源出力端子との間を接続する電源経路に挿入されるＮチャネル型の半導体スイッチング素子（１，３４）と、
前記電源出力端子より出力される電源電圧が所定のレベルとなるように、駆動回路（１０，３７）を介して前記スイッチング素子をスイッチング制御する制御回路（２７）と、
前記電源入力端子に供給される電源電圧に基づいて、前記半導体スイッチング素子によるスイッチング動作に伴い駆動用の第１昇圧電圧を生成して供給するブートストラップ回路（７）と、
前記電源入力端子に供給される電源電圧に基づいて、駆動用の第２昇圧電圧を供給するチャージポンプ回路（８）と、
前記第２昇圧電圧が前記第１昇圧電圧よりも高くなると、前記第２昇圧電圧を前記駆動回路に供給する駆動電圧選択手段（９）と、
前記電源入力端子に供給される電源電圧が所定の閾値を下回ると、前記チャージポンプ回路を動作させて前記第２昇圧電圧を生成させる昇圧制御回路（１１）とを備えることを特徴とするスイッチングレギュレータ。
【請求項２】
電源入力端子と電源出力端子との間を接続する電源経路に挿入されるＮチャネル型の半導体スイッチング素子（１，３４）と、
前記電源出力端子より出力される電源電圧が所定のレベルとなるように、駆動回路（１０，３７）を介して前記スイッチング素子をスイッチング制御する制御回路（２７）と、
前記電源入力端子に供給される電源電圧に基づいて、前記半導体スイッチング素子によるスイッチング動作に伴い駆動用の第１昇圧電圧を生成して供給するブートストラップ回路（３２）と、
前記電源入力端子に供給される電源電圧に基づいて、駆動用の第２昇圧電圧を供給するチャージポンプ回路（８）と、
前記電源入力端子に供給される電源電圧が所定の閾値を下回ると、前記チャージポンプ回路を動作させて前記第２昇圧電圧を生成させる昇圧制御回路（１１）とを備え、
前記ブートストラップ回路（３２）は、ダイオード（９，１７，１８）とコンデンサ（６）との直列回路で構成され、
前記ダイオード（１，１７，１８）の一部は、前記チャージポンプ回路を構成するダイオード（１７，１８）と共通化されていることを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源入力端子に供給される電源をスイッチング素子によりスイッチング制御して所望の電源電圧を生成出力するスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来より、入力される外部電源を降圧し、所望の安定した定電圧を生成して電源供給を行う電源装置として、スイッチングレギュレータやシリーズレギュレータがある。スイッチングレギュレータは、必要な電力のみを平滑回路に供給するように、外部電源からの通電経路にシリーズ接続されたトランジスタをスイッチング制御して一定電圧を得る構成であり、出力電圧の精度では劣るが電力損失は小さい。
一方、シリーズレギュレータは、通電経路にシリーズ接続されたトランジスタの駆動力を増減することで、トランジスタの両端電圧を細かく制御して一定電圧を得る構成であり、不要な電力がトランジスタにて消費（熱に変換）される。したがって、シリーズレギュレータは、スイッチングレギュレータとは逆に、電力損失は大きいが出力電圧の精度は優れている。
【０００３】
そこで、スイッチングレギュレータとシリーズレギュレータとを直列に接続し、スイッチングレギュレータが所望電圧より高い電圧を有する入力電源を所望電圧に近い中間電圧まで降圧し、シリーズレギュレータが前記中間電圧を所望電圧まで降圧する電源装置が提案されている。このような電源装置によれば、電圧精度に優れた出力を小さな電力損失で得ることができる。
上記トランジスタとしてＮチャネルＭＯＳＦＥＴを用いると、そのゲートに印加する電圧を入力電源の電圧よりも高くする必要がある。そのため、ブートストラップ回路を用いて入力電源電圧の約２倍となるゲート駆動用電圧を生成することが行われている。ブートストラップ回路は、ＮチャネルＭＯＳＦＥＴのオンオフが繰り返されることに伴い昇圧動作を行うので、入力電源電圧が低下してスイッチング制御信号のオンデューティが増大すると、昇圧が不能になるという問題がある。
【０００４】
上記問題に対処する技術として、特許文献１では、チャージポンプ回路を併用し、ブートストラップ回路が昇圧動作不能となる期間にチャージポンプ回路により高電圧を発生させて、ＮチャネルＭＯＳＦＥＴをオン固定状態（デューティ１００％）にする構成を採用している。また、特許文献２には、ブートストラップ回路を使用することなく、チャージポンプ回路のみを使用し、全ての電圧範囲についてスイッチング制御を行う構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１７３４８１号公報
【特許文献２】特開２００８−２９０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の構成では、出力電圧がフィードバック制御値より高い電圧となる期間が生じるため、後段に接続されているシリーズレギュレータにおける損失が増加するという問題がある。尚、特許文献１の例えば図３において、「ＦＥＴ４の動作」で「ＯＮ固定」となる期間に対応する「出力電圧Ｖ２」の波形を参照すると、上記の「出力電圧が…より高い電圧となる期間」は明確に図示されていない。ところが実際の動作では、スイッチング制御→ＯＮ固定→スイッチング制御の切り替わりとなるタイミングにおいて、図９に示すように出力電圧ＶＯＵＴが入力電圧ＶＩＮに追従して変化することで「…より高い電圧となる期間」が発生する。
また、特許文献２に開示されている技術では、低電圧領域での昇圧能力を確保するという目的は達成し得るが、高電圧領域における昇圧能力が過剰となるため、効率が悪くなるという問題がある。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、スイッチング素子を駆動するために必要な電圧を確保しつつ、出力電源電圧の過剰な上昇を抑制できるスイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載のスイッチングレギュレータによれば、ブートストラップ回路は、電源入力端子に供給される電源電圧に基づいて、Ｎチャネル型半導体スイッチング素子によるスイッチング動作に伴い駆動用の第１昇圧電圧を生成して供給する。そして、昇圧制御回路は、前記電源電圧が所定の閾値を下回ると、チャージポンプ回路を動作させて第２昇圧電圧を生成させる。すなわち、入力される電源電圧が低い領域では、半導体スイッチング素子のオンデューティが大きくなるため、ブートストラップ回路を構成するコンデンサが充電できず第１昇圧電圧を生成し難くなる。
【０００９】
そこで、上記領域では、昇圧制御回路がチャージポンプ回路を動作させて第２昇圧電圧を生成させるようにすれば、駆動電圧選択手段を介して、第２昇圧電圧が駆動回路に供給されるようになる。これにより、上記領域においても半導体スイッチング素子をスイッチング制御することができ、特許文献１のようにオン固定状態にする必要がなく、制御が切り替わるタイミングで出力電圧がフィードバック制御値より高い電圧となる期間が発生しない。したがって、後段に接続される回路において発生する損失を低減でき、電源効率を向上させることができる。
尚、ここで言う「Ｎチャネル型の半導体スイッチング素子」とは、例えばＮチャネルＭＯＳＦＥＴやＮＰＮトランジスタ，ＩＧＢＴ等の素子であり、ソースやエミッタのような導通端子の電位を基準として、ゲートやベースのような制御端子により高い電圧を印加することで導通するタイプの素子が該当する。
【図面の簡単な説明】
【００１０】
【図１】第１実施例であり、スイッチングレギュレータの構成を示す図
【図２】チャージポンプ回路の具体構成を示す図
【図３】入力電源電圧ＶＩＮ，出力電源電圧ＶＯＵＴの変化と、スイッチ制御の状態を示す図
【図４】入力電源電圧ＶＩＮの変化に対応する出力電源電圧ＶＯＵＴの変化を示す図
【図５】第２実施例を示す図１相当図
【図６】図３相当図
【図７】第３実施例を示す図１相当図
【図８】第４実施例を示す図１相当図
【図９】従来技術を示す図４相当図
【発明を実施するための形態】
【００１１】
（第１実施例）
図１において、電源入力端子Ｎ１と、電源出力端子Ｎ６との間にはＮチャネルＭＯＳＦＥＴ１（Ｎチャネル型半導体スイッチング素子）及びコイル２の直列回路が接続されており、コイル２の両端とグランドとの間には、逆方向のダイオード３，コンデンサ４が夫々接続されている。ＮチャネルＭＯＳＦＥＴ１のドレイン，ソース間には、ダイオード５及びコンデンサ６の直列回路が接続されており、前記直列回路はブートストラップ回路７を構成している。
【００１２】
また、電源入力端子Ｎ１には、チャージポンプ回路８の入力端子が接続されており、チャージポンプ回路８の出力端子Ｎ２は、ダイオード９（駆動電源選択手段）を介して駆動回路１０の電源入力端子Ｎ３に接続されている。また、前記電源入力端子Ｎ３は、チャージポンプ回路７を構成するダイオード５のカソードに接続されている。チャージポンプ回路８の動作は、低電圧オン制御部１１（昇圧制御回路）により制御される。低電圧オン制御部１１は、電源入力端子Ｎ１の電圧を参照して、その電圧が所定の閾値を下回るとチャージポンプ回路８を動作させるイネーブル信号を出力する。
【００１３】
電源出力端子Ｎ６とグランドとの間には、抵抗素子１２及び１３の直列回路が接続されており、両者の共通接続点は、アンプ１４の反転入力端子に接続されている。前記反転入力端子は、抵抗素子１５を介してアンプ１４の出力端子に接続されており、非反転入力端子には、基準電圧Ｖref1が与えられている。アンプ１４は、反転入力端子に与えられる出力電源電圧ＶＯＵＴの分圧電位と、基準電圧Ｖref1との差に応じた電圧を出力する所謂エラーアンプとして機能する。
【００１４】
アンプ１４の出力端子は、コンパレータ１６の非反転入力端子に接続されており、コンパレータ１６の反転入力端子には、ＰＷＭ搬送波としての三角波（基準波形）が入力されている。コンパレータ１６は、各入力端子の電圧を比較することでＰＷＭ信号を生成し、駆動回路１０に出力する。そして、駆動回路１０は、ＮチャネルＭＯＳＦＥＴ１のゲートに、上記ＰＷＭ信号に応じたゲート駆動信号を出力する。尚、抵抗素子１２及び１３，アンプ１４，抵抗素子１５及びコンパレータ１６は、駆動制御回路２７（制御回路）を構成している。
【００１５】
図２において、チャージポンプ回路８の入力端子Ｎ１と出力端子Ｎ２との間には、２つのダイオード１７，１８の直列回路が接続されており、ダイオード１７，１８のカソードには、それぞれコンデンサ１９，２０の一端が接続されている。コンデンサ１９の他端は、バッファ２１を介してＮＡＮＤゲート２２の出力端子に接続されており、コンデンサ２０の他端は、バッファ２３を介してＯＲゲート２４の出力端子に接続されている。
【００１６】
ＮＡＮＤゲート２２，ＯＲゲート２４の入力端子の一方には、クロック信号ＣＬＫが与えられている。低電圧オン制御部１１は、コンパレータ２５により構成され、コンパレータ２５の非反転入力端子は電源入力端子Ｎ１に接続され、反転入力端子には、低電圧領域を判定するための閾値電圧Ｖref2が与えられている。コンパレータ２５の出力端子は、ＯＲゲート２４の入力端子の他方に接続されていると共に、ＮＯＴゲート２６を介してＮＡＮＤゲート２２の入力端子の他方に接続されている。すなわち、コンパレータ２５の出力信号が前述した「イネーブル信号」である。以上がスイッチングレギュレータ３０を構成している。
【００１７】
次に、本実施例の作用について説明する。ここで、スイッチングレギュレータ３０に供給される電源は、例えば車両に搭載されるバッテリのように電圧が変動する可能性があるもので、図３に示すように、例えば４Ｖ〜１５Ｖの変動範囲を想定している。また、ダイオードの順方向電圧ＶＦは、説明の都合上１Ｖとしている。
【００１８】
ブートストラップ回路７は、ＮチャネルＭＯＳＦＥＴ１がスイッチング動作を繰り返すことに伴い昇圧動作を行う。ＮチャネルＭＯＳＦＥＴ１がターンオフすると、コンデンサ６はダイオード５を介して充電されるが、この時、ＮチャネルＭＯＳＦＥＴ１のソース電位は、ダイオード３を介して還流電流が流れることで−ＶＦとなっている。したがって、コンデンサ６の充電電圧は（ＶＩＮ−ＶＦ＋ＶＦ＝）ＶＩＮとなる。
そして、次にＮチャネルＭＯＳＦＥＴ１がターンオンすると、駆動回路１０に供給される駆動電源電圧は２ＶＩＮとなる（第１昇圧電圧）。したがって、入力される電源電圧ＶＩＮが低い領域では、ＮチャネルＭＯＳＦＥＴ１のオンデューティが大きくなり、ブートストラップ回路７ではコンデンサ６が充電できず、十分な昇圧動作ができなくなる。
【００１９】
ここで、スイッチングレギュレータ３０が、アンプ１４及びコンパレータ１６を介してフィードバック制御して出力する電圧ＶＯＵＴの目標値（ＦＢ制御値）が例えば６Ｖであれば、低電圧オン制御部１１の閾値電圧Ｖref2を例えば９Ｖに設定する。すると、入力電圧ＶＩＮが９Ｖ以下であれば、チャージポンプ（ＣＰ）回路８においては、ＮＡＮＤゲート２２及びＯＲゲート２４を介してクロック信号ＣＬＫが供給されるので、昇圧動作が行われる。チャージポンプ回路８が駆動回路１０の電源入力端子Ｎ３に出力する駆動電源電圧は、コンデンサ１９，２０の充電電圧がそれぞれ（ＶＩＮ−ＶＦ）であり、ダイオード９による電圧降下も加えると、トータルで３（ＶＩＮ−ＶＦ）となる（第２昇圧電圧）。
【００２０】
以上の様に動作させる結果、入力電圧ＶＩＮの変化に応じて電源入力端子Ｎ３に供給される駆動電圧は図３に示すように変化する。入力電圧ＶＩＮが９Ｖ以下となる低電圧領域では、チャージポンプ回路８が昇圧動作を行い、昇圧電圧３（ＶＩＮ−ＶＦ）は、ブートストラップ回路７の昇圧電圧２ＶＩＮより１Ｖ以上上回るので、前者の電圧が電源入力端子Ｎ３に供給される。そして、入力電圧ＶＩＮが９Ｖを超えると、チャージポンプ回路８は昇圧動作を停止するので、ブートストラップ回路７の昇圧電圧２ＶＩＮが電源入力端子Ｎ３に供給されるようになる。この時、チャージポンプ回路８の内部では、バッファ２１，２３の出力端子がハイレベルに固定される。
【００２１】
したがって、図４に示すように、入力電圧ＶＩＮが出力電圧ＶＯＵＴの目標値である６Ｖを下回った場合でも、駆動回路１０にはチャージポンプ回路８により昇圧電圧３（ＶＩＮ−ＶＦ）が供給されるので、ＮチャネルＭＯＳＦＥＴ１はＰＷＭ信号によるスイッチング動作を継続できる。このとき、出力電圧ＶＯＵＴは、入力電圧ＶＩＮの低下状態に応じた電圧として出力される。
【００２２】
以上のように本実施例によれば、スイッチングレギュレータ３０が、ブートストラップ回路７と、チャージポンプ回路８とを備える構成において、低電圧オン制御部１１は、入力される電源電圧ＶＩＮが所定の閾値を下回るとチャージポンプ回路８を動作させ、昇圧電圧３（ＶＩＮ−ＶＦ）を生成させて駆動回路１０に供給する。そして、電源電圧ＶＩＮが所定の閾値を超えるとチャージポンプ回路８の動作を停止させ、ブートストラップ回路７による昇圧電圧２ＶＩＮを駆動回路１０に供給するようにした。
【００２３】
したがって、電源電圧ＶＩＮが低下する領域においても、チャージポンプ回路８により昇圧電圧３（ＶＩＮ−ＶＦ）を駆動回路１０に供給してＮチャネルＭＯＳＦＥＴ１をスイッチング制御することができる。これにより、特許文献１のように出力トランジスタをオン固定状態にする必要がなく、制御が切り替わるタイミングで出力電圧がフィードバック制御値より高い電圧となる期間が発生しなくなる。したがって、スイッチングレギュレータ３０の後段に接続されるシリーズレギュレータのような回路において発生する損失を低減でき、電源効率を向上させることができる。
【００２４】
（第２実施例）
図５に示すスイッチングレギュレータ３１は、ブートストラップ回路７のダイオード５を削除し、コンデンサ６の上端を電源入力端子Ｎ３に接続して構成されている。すなわち、第２実施例のブートストラップ回路３２は、その構成要素であるダイオードを、チャージポンプ回路８を構成しているダイオード１７及び１８，並びにダイオード９と共有している。この様に構成した場合、ブートストラップ回路３２の昇圧電圧は、ダイオード１７及び１８を経由する結果、２ＶＦの電圧降下が生じるため、２（ＶＩＮ−ＶＦ）となる（図６参照）。したがって、その電圧降下分に対応して、低電圧オン制御部１１に設定する閾値電圧Ｖref2をより高く設定する必要はあるが、その他、基本的な動作は第１実施例と同様である。
【００２５】
以上のように第２実施例によれば、ブートストラップ回路３２を構成するダイオードを、チャージポンプ回路８を構成しているダイオード１７及び１８，並びにダイオード９と共有したので、第１実施例で用いたダイオード５を不要とし、より少ない素子数でスイッチングレギュレータ３１を構成できる。
【００２６】
（第３実施例）
図７に示すスイッチングレギュレータ３３は、第１実施例のＮチャネルＭＯＳＦＥＴ１を、ＮＰＮトランジスタ３４（Ｎチャネル型半導体スイッチング素子）に置き換えたものである。
【００２７】
（第４実施例）
図８に示すスイッチングレギュレータ３５は、第１実施例のダイオード３を削除し、それに替えてＮチャネルＭＯＳＦＥＴ３６を接続したもので、ＮチャネルＭＯＳＦＥＴ３６は、駆動回路１０に替わる駆動回路３７により、ＮチャネルＭＯＳＦＥＴ１と共にスイッチング制御される。ＮチャネルＭＯＳＦＥＴ１，３６は、一方だけが排他的にオンするように制御され、ＮチャネルＭＯＳＦＥＴ１がオフの期間にＮチャネルＭＯＳＦＥＴ３６がオンされて、ダイオード３の替わりに還流電流を流すことで、所謂同期整流を行う。
以上のように構成される第４実施例によれば、ＮチャネルＭＯＳＦＥＴ３６を用いて同期整流を行うことで、第１実施例のようにダイオード３に還流電流を流すことで発生していた損失を低減できる。
【００２８】
本発明は上記した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
第３，第４実施例の構成に、第２実施例の構成を適用しても良い。
Ｎチャネル型の半導体スイッチング素子として、ＩＧＢＴを用いても良い。すなわち、ソースやエミッタのような導通端子の電位を基準として、ゲートやベースのような制御端子により高い電圧を印加することで導通するタイプのスイッチング素子であれば良い。
チャージポンプ回路の構成は、図２に示すものに限ることなく、必要とされる昇圧電圧に応じて適宜変更すれば良い。
【符号の説明】
【００２９】
図面中、１はＮチャネルＭＯＳＦＥＴ（Ｎチャネル型半導体スイッチング素子）、５はダイオード、６はコンデンサ、７はブートストラップ回路、８はチャージポンプ回路、９はダイオード（駆動電源選択手段）、１０は駆動回路、１１は低電圧オン制御部（昇圧制御回路）、２７は駆動制御回路（制御回路）を示す。
【図１】
2014011841.tif 000003
【図２】
2014011841.tif 000004
【図３】
2014011841.tif 000005
【図４】
2014011841.tif 000006
【図５】
2014011841.tif 000007
【図６】
2014011841.tif 000008
【図７】
2014011841.tif 000009
【図８】
2014011841.tif 000010
【図９】
2014011841.tif 000011