(57)【要約】【課題】バックボードをパラレル展開で送信する際にレーン間のスキューおよび０系／１系間の遅延差が大きい場合でも、簡易な回路で強制無瞬断切替が可能な通信ノード装置の強制無瞬断切替システムを得る。【解決手段】入力ＩＦ、スイッチ基板および出力ＩＦを備え、入力ＩＦからスイッチ基板への信号送信時にＭＬＤにより信号を転送する。出力ＩＦは、入力信号に対してＭＬＤの各レーンのフレーム同期を行うフレーム同期部２０１、２０２と、フレーム同期後の信号に対してＭＦＡＳにより各レーン番号を認識するレーン番号認識部２１１、２１２と、ＭＬＤの各レーンのフレーム同期位相およびＭＦＡＳに基づき、スイッチ基板からの信号のすべてのスキューを合わせるとともに、２つの系のＭＬＤの回転を元に戻して選択するＭＬＤ同期部２２１およびセレクタ２３１とを含み、強制切替時にセレクタ２３１を切替える。【選択図】図２
2014093600.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力インタフェース基板と、
前記複数の入力インタフェース基板の各々に接続された２枚のスイッチ基板と、
前記２枚のスイッチ基板の各々に接続された複数の出力インタフェース基板と、
を備えた通信ノード装置の強制無瞬断切替システムであって、
前記複数の入力インタフェース基板の各々は、前記２枚のスイッチ基板に信号を送信する際に、ＩＴＵ−Ｔ  Ｇ．７０９で規定されているＭＬＤにより前記信号を転送し、
前記２枚のスイッチ基板の各々は、前記複数の入力インタフェース基板から受信した信号を、前記複数の出力インタフェース基板の各々に入力し、
前記複数の出力インタフェース基板の各々は、
前記２枚のスイッチ基板から入力された信号に対して、前記ＭＬＤの各レーンのフレーム同期を行うフレーム同期部と、
フレーム同期後の信号に対して、ＭＦＡＳにより各レーン番号を認識するレーン番号認識部と、
前記ＭＬＤの各レーンのフレーム同期位相および前記ＭＦＡＳに基づき、前記２枚のスイッチ基板からの信号のすべてのスキューを合わせるとともに、２つの系のＭＬＤの回転を元に戻して選択するＭＬＤ同期部およびセレクタと、を含み、
前記２枚のスイッチ基板に対する強制切替信号の入力時に前記セレクタを切替えることにより、前記２枚のスイッチ基板から入力された信号の無瞬断切替を実現する通信ノード装置の強制無瞬断切替システム。
【請求項２】
前記複数の出力インタフェース基板の各々は、
前記２枚のスイッチ基板に対する強制切替信号の入力時に、ＯＴＵフレームのＦＥＣ領域を転送するタイミングまで待機してから前記セレクタを切替える請求項１に記載の通信ノード装置の強制無瞬断切替システム。
【請求項３】
前記複数の入力インタフェース基板の各々は、前記通信ノード装置内の信号転送時に、ＦＥＣ領域に装置内監視用のＦＥＣを挿入し、
前記複数の出力インタフェース基板の各々は、前記２枚のスイッチ基板に対する強制切替信号の入力時に、直ちに前記セレクタの切替を行うとともに、切替後の信号を用いてＦＥＣチェックおよび訂正を行う請求項１に記載の通信ノード装置の強制無瞬断切替システム。
【請求項４】
前記複数の入力インタフェース基板の各々は、前記通信ノード装置内の信号転送時に、ＦＥＣ領域に装置内監視用のＦＥＣを挿入し、
前記複数の出力インタフェース基板の各々は、ＦＥＣでバースト誤りが訂正可能なビット数以下となるように前記セレクタを分割して複数のセレクタ単位で構成し、前記２枚のスイッチ基板に対する強制切替信号入力時に、前記セレクタ単位で順番にＦＥＣフレーム間隔以上の時間間隔で切替えていく請求項１に記載の通信ノード装置の強制無瞬断切替システム。
【請求項５】
複数の入力インタフェース基板と、
前記複数の入力インタフェース基板の各々に接続された２枚のスイッチ基板と、
前記２枚のスイッチ基板の各々に接続された複数の出力インタフェース基板と、
を備えた通信ノード装置の強制無瞬断切替システムであって、
前記複数の入力インタフェース基板は、２重化された伝送路からの信号を個別に取り込む各１対の入力インタフェース基板からなり、
前記２枚のスイッチ基板の各々は、前記各１対の入力インタフェース基板からの信号を切替える切替回路を有し、前記複数の入力インタフェース基板から受信した信号を前記複数の出力インタフェース基板に信号を送信する際に、ＩＴＵ−Ｔ  Ｇ．７０９で規定されているＭＬＤにより前記信号を転送し、
前記切替回路は、
前記複数の入力インタフェース基板から入力された信号に対して、前記ＭＬＤの各レーンのフレーム同期を行うフレーム同期部と、
フレーム同期後の信号に対して、ＭＦＡＳにより各レーン番号を認識するレーン番号認識部と、
前記ＭＬＤの各レーンのフレーム同期位相および前記ＭＦＡＳに基づき、前記複数の入力インタフェース基板からの信号のすべてのスキューを合わせるとともに、２つの系のＭＬＤの回転を元に戻して選択するＭＬＤ同期部およびセレクタと、を含み、
前記２枚のスイッチ基板に対する強制切替信号の入力時に、２重化された伝送路からの信号を切替えるとともに、前記セレクタを切替えることにより、前記複数の入力インタフェース基板から入力された信号の無瞬断切替を実現する通信ノード装置の強制無瞬断切替システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の入力インタフェース基板と、２重化されたスイッチ基板と、複数の出力インタフェース基板と、を備えた通信ノード装置の強制無瞬断切替システムに関するものである。
【背景技術】
【０００２】
一般に、光通信に用いられる通信ノード装置は、インタフェース基板およびスイッチ基板により構成されている。
この種の通信ノード装置としては、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）−ＸＣ（Ｃｒｏｓｓ  Ｃｏｎｎｅｃｔ）、またはＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）−ＸＣなどが知られている。
【０００３】
また、通信ノード装置のインタフェース基板は、複数のインタフェースを収容するために、１台の通信ノード装置に複数枚実装されるが、仮に、インタフェース基板が故障しても影響が及ぶのは、そのインタフェースのみである。
しかし、すべてのインタフェース基板との間で信号を送受信するスイッチ基板は、故障すると、すべてのインタフェース基板に影響が及ぶことになる。
【０００４】
そこで、共通部であるスイッチ基板は、信頼性向上を目的として２重化されているのが一般的である。
このように２重化することにより、故障の際には、正常な方のスイッチ基板に切替えて、主信号伝送を継続できるように構成されている。
【０００５】
２重化されたスイッチ基板において、実際に使用している方は「現用系」と称され、使用していない方は「予備系」と称される。
また、基板の実装位置によって、「０系」、「１系」とも称され、「０系」が現用系のときには「１系」が予備系となり、逆に、「１系」が現用系のときには「０系」が予備系となる。
【０００６】
なお、故障はいつ発生するか分からないので、故障の瞬間から主信号は「断」となり、スイッチ基板を切替えるまで主信号の「断」状態が継続するが、その後は主信号が復旧する。このとき、スイッチ基板を２重化していない場合には、スイッチ基板を交換（現基板を抜去し新基板を挿入）するまで、主信号の「断」状態が継続することになる。
【０００７】
よって、故障に備えてスイッチ基板を２重化しているが、２重化している場合には、故障と無関係であっても、以下のようなことが可能である。
たとえば、スイッチ基板の高機能化または低価格化などを目的として、新しいスイッチ基板（部品交換やファームウェア更新などが行われたもの）と交換したい場合には、予備系に新しいスイッチ基板を挿入した後、操作者からの指示で新しいスイッチ基板を現用系に切替えることにより、新しいスイッチ基板を使用可能にすることができる。
【０００８】
さらに、スイッチ基板を切替えた後に、予備系となった古い方のスイッチ基板を抜去して、同様に新しいスイッチ基板を挿入することにより、２枚のスイッチ基板のバージョンを合わせておくことができる。
このように、故障が未発生時に操作者の指示によって基板を切替えることは、強制切替（または、手動切替）と称される。一方、故障発生時の切替えは、故障切替（または、自動切替）と称される。
【０００９】
通信ノード装置において、強制切替によりスイッチ部を切替える際には、故障切替の場合とは異なり、主信号を無瞬断（信号が「断」されない状態）で切替えることが望ましく、このような通信ノード装置の強制無瞬断切替システムは、従来から種々提案されている（たとえば、特許文献１参照）。
【００１０】
図８は特許文献１に記載された通信ノード装置を概略的に示すブロック図であり、スイッチ基板５３１、５３２を２重化（０系、１系）した構成を示している。
また、図９は図８内の無瞬断切替回路５４２を示すブロック図であり、伝送路を２重化した場合の構成を示している。
【００１１】
図８に示す従来の通信ノード装置５０１において、入力側インタフェース基板（入力ＩＦ）５１１、５１２は、２分岐のドライバ５４１を備えており、２つ（０系、１系）のスイッチ基板５３１、５３２に対して同一信号を入力する。
一方、出力側インタフェース基板（出力ＩＦ）５２１、５２２は、２つのスイッチ基板５３１、５３２を介した信号を受信し、強制切替タイミングで、無瞬断切替回路５４２を切替えることにより、強制無瞬断切替を実現している。
【００１２】
このとき、通信信号の伝送レートが低速の場合には、０系／１系間のバックボード（ＢＷＢ：Ｂａｃｋ  Ｗｉｒｉｎｇ  Ｂｏａｒｄ）の配線遅延が相対的に小さく、０系／１系間の遅延差を無視することができるので、単純な無瞬断切替回路５４２により強制切替が可能である。
【００１３】
なお、他の類似技術として、スイッチ部の２重化に代えて、伝送路の２重化による無瞬断切替システムも提案されているが、伝送路を２重化した場合は、装置内のスイッチ基板を２重化した場合よりも一般的に遅延差が大きくなり、遅延差吸収用に大きなバッファ（ＦＩＦＯ）が必要となる。
【００１４】
図９に示す従来の無瞬断切替回路５４２においては、伝送路受信側装置で、０系、１系ごとに独立に、位相差吸収部（ＦＩＦＯ）６０１、６０２によりフレーム先頭を見つけ、同期制御部６０３により、フレーム単位で０系／１系間の信号を合わせて、位相差吸収ＦＩＦＯ６０１、６０２から出力させ、その後、セレクタ６０４で切替えることにより、強制無瞬断切替を実現している。
【００１５】
特許文献１に記載の従来技術（図８、図９）では、スイッチ部の２重化および伝送路の２重化を合わせて実現する装置内の無瞬断切替回路が開示されている。
この場合、伝送レートが低速であることから、フレーム先頭を見つけることが容易なので、０系／１系の２つの位相を合わせることも容易である。
【００１６】
一方、伝送速度が高速化（４０Ｇｂｐｓまたは１００Ｇｂｐｓ）した場合に、ＯＴＵ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  ｃｈａｎｎｅｌ  Ｕｎｉｔ）フレームの信号を並列展開して転送するシステムとして、マルチレーン分配（ＭＬＤ：Ｍｕｌｔｉ  Ｌａｎｅ  Ｄｉｓｔｒｉｂｕｔｉｏｎ）が知られている（たとえば、非特許文献１参照）。
【００１７】
ＭＬＤにおいては、高速（４０Ｇｂｐｓ、１００Ｇｂｐｓ）のＯＴＵフレームが、パラレル展開（複数レーンにて）されて転送されるが、レーン間で配線遅延などにより遅延差（スキュー）が発生しても、それを合わせる仕組みが入っている。
図１０は非特許文献１に記載されたＩＴＵ−Ｔ＿Ｇ．７０９規格によるＭＬＤの信号転送システムを示す説明図である。
【００１８】
図１０に示すように、ＭＬＤを用いた信号転送システムにおいては、ＯＴＵフレームの先頭領域（ＦＡＳ：Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）と、周期的なレーン間の回転（ｒｏｔａｔｅ）とにより、フレーム同期およびレーン識別が行われる。
図１０に示すＭＬＤの場合、速度規格ＯＴＵ３（４０Ｇｂｐｓ）では３８５μｓｅｃまでのスキューを、速度規格ＯＴＵ４（１００Ｇｂｐｓ）では１３９μｓｅｃまでのスキューを合わせている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平８−２５６１５９号公報
【非特許文献】
【００２０】
【非特許文献１】ＩＴＵ−Ｔ  Ｇ．７０９（Ａｎｎｅｘ  Ｄ）
【発明の概要】
【発明が解決しようとする課題】
【００２１】
従来の通信ノード装置の強制無瞬断切替システムは、スイッチ部を２重化した通信ノード装置での強制切替において、ＢＷＢ（バックボード）の配線遅延差が伝送レートに比較して非常に小さいので、単純なセレクタ構成で実現可能であるものの、伝送レートが高速化し、バックボードの配線遅延差が伝送レートと比較して無視できなくなる場合には、単純なセレクタを用いて実現することができないという課題があった。
【００２２】
なお、遅延時間が大きい場合における伝送路無瞬断切替システムも従来から提示されているが、２つの系の伝送路長差による遅延時間差分の信号をバッファにためて、フレーム位相を合わせてから切替えている技術が開示されているのみであり、並列展開した信号の遅延差（スキュー）が問題になる場合については開示されていない。
【００２３】
また、高速信号をパラレル展開して転送する技術として、ＭＬＤシステムが規定されているが、これは、ＯＴＵフレームをパラレル展開して転送する際のレーン間のスキューを合わせ込む技術であり、現用系、予備系の２つの系の主信号の同期をとるシステムについては規定されていないという課題があった。
【００２４】
この発明は、上記のような課題を解決するためになされたものであり、スイッチ部を２重化した通信ノード装置において、伝送レートが高速であって、バックボードをパラレル展開で送信する必要があり、バックボードを経由した配線遅延差が伝送レートに比較して無視できず、かつレーン間のスキューとともに０系／１系間の遅延差が無視できない場合であっても、簡易な回路で強制無瞬断切替を実現可能な通信ノード装置の強制無瞬断切替システムを得ることを目的とする。
【課題を解決するための手段】
【００２５】
この発明に係る通信ノード装置の強制無瞬断切替システムは、複数の入力インタフェース基板と、複数の入力インタフェース基板の各々に接続された２枚のスイッチ基板と、２枚のスイッチ基板の各々に接続された複数の出力インタフェース基板と、を備えた通信ノード装置の強制無瞬断切替システムであって、複数の入力インタフェース基板の各々は、２枚のスイッチ基板に信号を送信する際に、ＩＴＵ−Ｔ  Ｇ．７０９で規定されているＭＬＤにより信号を転送し、２枚のスイッチ基板の各々は、複数の入力インタフェース基板から受信した信号を、複数の出力インタフェース基板の各々に入力し、複数の出力インタフェース基板の各々は、２枚のスイッチ基板から入力された信号に対して、ＭＬＤの各レーンのフレーム同期を行うフレーム同期部と、フレーム同期後の信号に対して、ＭＦＡＳ（Ｍｕｌｔｉ−Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）により各レーン番号を認識するレーン番号認識部と、ＭＬＤの各レーンのフレーム同期位相およびＭＦＡＳに基づき、２枚のスイッチ基板からの信号のすべてのスキューを合わせるとともに、２つの系のＭＬＤの回転を元に戻して選択するＭＬＤ同期部およびセレクタと、を含み、２枚のスイッチ基板に対する強制切替信号の入力時にセレクタを切替えることにより、２枚のスイッチ基板から入力された信号の無瞬断切替を実現するものである。
【発明の効果】
【００２６】
この発明によれば、従来から知られたＭＬＤのレーン間の同期機能を、０系／１系の相互間の遅延時間差を含めて同期を取るように拡張することにより、ＭＬＤの回路をベースとして簡易なＭＬＤ同期部およびセレクタを追加するのみで、強制無瞬断切替を実現することができる。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施の形態１に係る通信ノード装置の強制無瞬断切替システムを示すブロック図である。
【図２】図１内のＭＬＤ切替回路の機能構成を示すブロック図である。
【図３】図２内のＭＬＤ同期部の機能構成をブロックで示す説明図である。
【図４】この発明の実施の形態２による切替タイミングを示す説明図である。
【図５】この発明の実施の形態３に係る通信ノード装置の強制無瞬断切替システムを示すブロック図である。
【図６】この発明の実施の形態４によるＭＬＤ切替回路の機能構成を示すブロック図である。
【図７】この発明の実施の形態５に係る通信ノード装置の強制無瞬断切替システムを示すブロック図である。
【図８】従来の通信ノード装置の強制無瞬断切替システムを概略的に示すブロック図である。
【図９】従来の無瞬断切替回路の機能構成を示すブロック図である。
【図１０】一般的なＭＬＤによる信号転送システムを示す説明図である。
【発明を実施するための形態】
【００２８】
実施の形態１．
図１はこの発明の実施の形態１に係る通信ノード装置の強制無瞬断切替システムを示すブロック構成図である。
図１において、通信ノード装置１０１は、複数の入力インタフェース基板（入力ＩＦ）１１１、１１２、・・・と、複数の出力インタフェース基板（出力ＩＦ）１２１、１２２、・・・と、複数の入出力インタフェース基板間に介在された２枚の（０系／１系に２重化された）スイッチ基板１３１、１３２と、を備えている。
【００２９】
複数の入力インタフェース基板１１１、１１２、・・・の各々は、ＯＴＵフレーム（外部からの入力信号）をＭＬＤに変換するＭＬＤ変換回路１４１と、２枚のスイッチ基板１３１、１３２の両方の系に信号を出力するためのドライバ１４２と、を備えている。
複数の出力インタフェース基板１２１、１２２、・・・の各々は、２枚のスイッチ基板１３１、１３２の両方の系からの信号を受信して切替を行うＭＬＤ切替回路１４３を備えている。
【００３０】
図２は図１内のＭＬＤ切替回路１４３の機能構成を示すブロック図である。
図２において、ＭＬＤ切替回路１４３は、２枚のスイッチ基板１３１、１３２の各々からのＭＬＤ信号が個別に入力されるフレーム同期部２０１、２０２と、各フレーム同期部２０１、２０２を介した信号が個別に入力されるレーン番号認識部２１１、２１２と、各レーン番号認識部２１１、２１２を介した信号が入力されるＭＬＤ同期部２２１と、ＭＬＤ同期部２２１を介したＮビットの２系信号の一方を選択して出力するセレクタ２３１と、を備えている。
【００３１】
まず、フレーム同期部２０１、２０２は、２枚のスイッチ基板１３１、１３２からの各系のＭＬＤ信号を受信して、ＦＡＳによりレーンごとのフレーム同期を各系独立に行う。
次に、レーン番号識別部２１１、２１２は、フレーム同期部２０１、２０２によりフレーム同期された信号を受信して、ＦＡＳに含まれるＭＦＡＳにより、ＭＬＤで分割したレーン識別（ＭＬＤで規定される識別処理）を各系独立に行う。
【００３２】
フレーム同期部２０１、２０２およびレーン番号識別部２１１、２１２による上記動作は、０系／１系ごとに独立に行われ、フレーム同期部２０１およびレーン番号識別部２１１は、０系のスイッチ基板１３１に対応し、フレーム同期部２０２およびレーン番号識別部２１２は、１系のスイッチ基板１３２に対応している。
【００３３】
次に、ＭＬＤ同期部２２１は、フレーム同期とＭＦＡＳとに基づき、０系／１系のスキュー調整（スキュー合わせ）処理と、回転戻し処理とを行う。
すなわち、ＭＬＤ同期部２２１は、フレーム同期部２０１、２０２およびレーン番号識別部２１１、２１２で得られた情報に基づき、各系の各レーンのスキュー調整および回転調整とともに、０系／１系の相互間の遅延時間調整（位相同期）を行う。
【００３４】
このとき、前述（図１０）のＭＬＤの場合と同様に、ＯＴＵ３では３８５μｓｅｃまでの遅延時間差を合わせ込むことができ、ＯＴＵ４では１３９μｓｅｃまでの遅延時間差を合わせ込むことができるので、通信ノード装置１０１内のバックボード転送遅延時間差を上記範囲内に収めることができる。
【００３５】
その後、スキュー調整、回転調整および位相同期された２つの系のＮビット信号は、後段に配置されたセレクタ２３１に入力される。
このとき、０系／１系の信号位相は、セレクタ２３１に入力された時点で揃っているので、操作者からの強制切替指示が入力された直後に切替が行われても、主信号が「断」することがないので、無瞬断切替が可能となる。
【００３６】
図３は図２内のＭＬＤ同期部２２１の機能構成をブロックで示す説明図であり、スキュー調整（スキュー合わせ）処理および回転調整（回転合わせ）処理の具体例を図式的に示している。
【００３７】
図３において、まず、ＭＬＤ同期部２２１は、フレーム同期部２０１およびレーン番号認識部２１１を介して、０系のスイッチ基板１３１からのＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｎｅｔｗｏｒｋ）フレームを、２０レーン（レーン０〜１９）にて受信する。
【００３８】
同様に、ＭＬＤ同期部２２１は、フレーム同期部２０２およびレーン番号認識部２１２を介して、１系のスイッチ基板１３２からのＯＴＮフレームを、２０レーン（レーン０〜１９）にて受信する。
【００３９】
このとき、バックボードの転送遅延差、および素子の個体差などにより、各レーンの相互間のスキューが異なる可能性があるとともに、０系／１系でのフレーム位相まで異なる可能性がある。
図３においては、０系のＯＴＮフレーム番号＃１、＃２と、１系のＯＴＮフレーム番号＃ｍ、＃ｎと、の間のフレーム位相ずれφを示している。
【００４０】
ＭＬＤ同期部２２１は、レーン番号認識部２１１、２１２を介した受信信号を、０系、１系ごとに個別のバッファ２６１、２６２に書き込んだ後、ＦＡＳおよびＭＦＡＳ信号に基づき、スキュー、回転、および、０系／１系のフレーム位相をすべて調整して（合わせて）、バッファ２６１、２６２から読み出す。
【００４１】
これにより、図３に示すように、スキュー、回転、および、０系／１系のフレーム位相がすべて調整されたＯＴＮフレーム＃１、＃となり、ＭＬＤ同期部２２１の後段に位置するセレクタ２３１の手前で、０系／１系のフレームタイミングが揃うので、単純なセレクタ２３１により切替可能になる。
【００４２】
なお、上記説明では、スイッチ基板１３１、１３２からの信号を受信する出力インタフェース基板１２１、１２２、・・・内のＭＬＤ切替回路１４３において、セレクタ２３１の手前のＭＬＤ同期部２２１により、２つの系のＭＬＤの回転を元に戻したが、入力インタフェース基板１１１、１１２、・・・からスイッチ基板１３１、１３２に入力される信号は、レーン確定後に２分岐されるので、セレクタ２３１を通過してから回転を戻すように回路を構成してもよい。
【００４３】
以上のように、この発明の実施の形態１（図１〜図３）に係る通信ノード装置１０１の強制無瞬断切替システムは、複数の入力インタフェース基板１１１、１１２、・・・と、複数の入力インタフェース基板１１１、１１２、・・・の各々に接続された２枚のスイッチ基板１３１、１３２と、２枚のスイッチ基板１３１、１３２の各々に接続された複数の出力インタフェース基板１２１、１２２、・・・と、を備えている。
【００４４】
複数の入力インタフェース基板１１１、１１２、・・・の各々は、２枚のスイッチ基板１３１、１３２に信号を送信する際に、ＩＴＵ−Ｔ  Ｇ．７０９で規定されているＭＬＤにより信号を転送する。
また、２枚のスイッチ基板１３１、１３２の各々は、複数の入力インタフェース基板１１１、１１２、・・・から受信した信号を、複数の出力インタフェース基板１２１、１２２、・・・の各々に入力する。
【００４５】
複数の出力インタフェース基板１２１、１２２、・・・の各々は、２枚のスイッチ基板１３１、１３２から入力された信号に対して、ＭＬＤの各レーンのフレーム同期を行うフレーム同期部２０１と、フレーム同期後の信号に対して、ＭＦＡＳにより各レーン番号を認識するレーン番号認識部２１１と、ＭＬＤの各レーンのフレーム同期位相およびＭＦＡＳに基づき、２枚のスイッチ基板からの信号のすべてのスキューを合わせるとともに、２つの系のＭＬＤの回転を元に戻して選択するＭＬＤ同期部２２１およびセレクタ２３１と、を備えており、２枚のスイッチ基板１３１、１３２に対する強制切替信号の入力時にセレクタ１３２を切替えることにより、２枚のスイッチ基板１３１、１３２から入力された信号の無瞬断切替を実現する。
【００４６】
このように、従来から知られたＭＬＤのレーン間の同期機能を、０系／１系の相互間の遅延時間差を含めて同期を取るように拡張することにより、ＭＬＤの回路をベースとして簡易なＭＬＤ同期部２２１およびセレクタ２３１を追加するのみで、強制無瞬断切替を実現することができる。
【００４７】
したがって、伝送レートが高速であって、バックボードをパラレル展開で送信する必要があり、バックボードを経由した配線遅延差が伝送レートに比較して無視できず、かつレーン間のスキューとともに０系／１系間の遅延差が無視できない場合であっても、簡易な回路で強制無瞬断切替を実現することができる。
【００４８】
実施の形態２．
【００４９】
なお、上記実施の形態１では、スイッチ基板１３１、１３２に対する強制切替指示の入力時に、ＭＬＤ切替回路１４３内のセレクタ２３１を直ちに切替えたが、図４に示すように、主信号のＯＴＵフレームの誤り訂正（ＦＥＣ：Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）領域が通過するタイミングまで待機してから、セレクタ２３１を切替えてもよい。
【００５０】
図４はこの発明の実施の形態２による切替タイミングを示す説明図であり、スイッチ基板１３１、１３２に対する強制切替要求の発生タイミングから、セレクタ２３１の切替タイミング（ＦＥＣ領域の通過タイミング）までの待機時間を示している。
【００５１】
たとえば、前述の実施の形態１（図２）のように、セレクタ２３１がＮビットで構成されている場合、実際には、セレクタ２３１は、複数のセレクタ単位（図示せず）に分割されている。このとき、各セレクタ単位への切替信号の配線長が同一であるとは限らず、複数のセレクタ単位で互いに異なる可能性がある。
【００５２】
前述の実施の形態１では、強制切替指示の入力時に、切替信号によりセレクタ２３１を直ちに切替えているが、切替信号の配線長差に起因して、セレクタ２３１の後段に配置されるフリップフロップのセットアップ時間およびホールド時間が不足し、メタステーブル（誤動作）状態となり、切替時に１ＣＬＫ分の信号誤りが発生する可能性がある。
【００５３】
上記誤動作を防止するために、仮に、ＭＬＤ切替回路１４３において、複数のセレクタ単位への各切替信号を等長配線に設定しようとすると、ＬＳＩやＦＰＧＡの内部配線、または基板でのパターン配線に対する制約となり、回路構成条件が厳しくなる。
【００５４】
そこで、スイッチ基板１３１、１３２に対する強制切替指示の入力時に、直ちにセレクタ２３１を切替えるのではなく、図４に示すように、主信号のＯＴＵフレームの誤り訂正領域ＦＥＣが通過するタイミングまで待機してからセレクタ２３１を切替えることが望ましい。
なお、通信ノード装置１０１内においては、ＦＥＣ領域は使用されないので、セレクタ２３１の切替時にＦＥＣ領域で誤りが発生しても主信号に影響を及ぼすことはない。
【００５５】
以上のように、この発明の実施の形態２（図４）によれば、複数の出力インタフェース基板１２１、１２２、・・・の各々は、２枚のスイッチ基板１３１、１３２に対する強制切替信号の入力時に、ＯＴＵフレームのＦＥＣ領域を転送するタイミングまで待機してからセレクタ２３１を切替えるので、セレクタ２３１への切替信号の配線長条件が緩和されて、回路を容易に構成することができる。
【００５６】
実施の形態３．
なお、上記実施の形態２（図４）では、切替信号入力時にＦＥＣ領域まで待機してからセレクタ２３１を切替えたが、前述の実施の形態１と同様に、切替信号入力時にセレクタ２３１（図２）を即時に切替え、この際に信号誤りが発生しても、図５のように、出力インタフェース基板１２１Ａ、１２２Ａ、・・・において、セレクタ２３１の後段に配置されたフレーマ１６１、１６２、・・・に、ＦＥＣおよびＦＥＣチェック機能を挿入して、誤りを訂正可能に構成してもよい。
【００５７】
図５はこの発明の実施の形態３に係る通信ノード装置１０１Ａの強制無瞬断切替システム示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
【００５８】
図５において、入力インタフェース基板１１１Ａ、１１２Ａ、・・・内のフレーマ１５１、１５２、・・・には、それぞれ装置内ＦＥＣが挿入されている。
また、出力インタフェース基板１２１Ａ、１２２Ａ、・・・内のフレーマ１６１、１６２、・・・には、それぞれ伝送用ＦＥＣおよび装置内ＦＥＣチェック機能が挿入されている。
【００５９】
前述の実施の形態２では、通信ノード装置１０１内において、ＦＥＣ領域を使用しないものとしたが、この発明の実施の形態３においては、図５に示すように、スイッチ基板１３１、１３２の前後に配置されたインタフェース基板において、入力インタフェース基板１１１Ａ、１１２Ａ、・・・内のフレーマ１５１、１５２、・・・、１６１にＦＥＣを挿入し、出力インタフェース基板１２１Ａ、１２２Ａ、・・・内のフレーマ１６１、１６２、・・・にＦＥＣおよびＦＥＣチェック機能を挿入する。
【００６０】
これにより、切替信号入力時にセレクタ２３１を直ちに切替えた際に信号誤りが発生しても、出力インタフェース基板１２１Ａ、１２２Ａ、・・・内の後段のＦＥＣチェック機能において、誤り検出時に誤りを訂正することができる。
【００６１】
以上のように、この発明の実施の形態３（図５）によれば、複数の入力インタフェース基板１１１Ａ、１１２Ａ、・・・の各々は、通信ノード装置１０１Ａ内の信号転送時に、フレーマ（ＦＥＣ領域）１５１、１５２、・・・に装置内監視用のＦＥＣを挿入し、複数の出力インタフェース基板１２１Ａ、１２２Ａ、・・・の各々は、スイッチ基板１３１、１３２に対する強制切替信号の入力時に、直ちにセレクタ２３１の切替を行うとともに、切替後の信号を用いてＦＥＣチェックおよび訂正を行うので、セレクタ２３１への切替信号の配線長条件が緩和され、回路を容易に構成することができる。
【００６２】
実施の形態４．
なお、前述の実施の形態１（図１〜図３）では、ＭＬＤ切替回路１４３において、単一のセレクタ２３１を用いたが、図６のように、複数のセレクタ単位２４１〜２４４からなるセレクタ２３１Ｂを用いてもよい。
【００６３】
図６はこの発明の実施の形態４に係る通信ノード装置の強制無瞬断切替システムに用いられるＭＬＤ切替回路１４３Ｂを示すブロック図であり、前述の実施の形態２、３と同様に、ＭＬＤ切替回路内の配線緩和を実現した構成例を示している。
【００６４】
図６において、前述（図２参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。
また、この発明の実施の形態４に係る通信ノード装置の強制無瞬断切替システム（図示せず）の全体構成は、図１に示した通りである。
【００６５】
この場合、ＭＬＤ切替回路１４３Ｂは、前述と同様のフレーム同期部２０１、２０２、レーン番号認識部２１１、２１２およびＭＬＤ同期部２２１に加えて、複数のセレクタ単位２４１〜２４４からなるセレクタ２３１Ｂと、ＦＥＣ訂正部２５１（実施の形態３におけるＦＥＣ）と、を備えている。
なお、ここでは、４つのセレクタ単位２４１〜２４４に分割した場合を示すが、必要に応じて任意数に分割可能なことは言うまでもない。
【００６６】
一般に、ＭＬＤ切替回路において、パラレル展開数（ＭＬＤ同期部２２１から出力されるＮビット）が多い場合（たとえば、Ｎ＝５１２の場合）には、そのままでは、セレクタ切替時に、ＦＥＣ訂正部２５１における誤り訂正可能なバースト耐力を超えて、誤りが発生する可能性がある。
【００６７】
そこで、図６のように、ＦＥＣ訂正部２５１のバースト耐力範囲内の並列展開数（Ｍビット）ごとに、セレクタ２３１Ｂを分割構成してセレクタ単位２４１〜２４４とし、操作者からの強制切替信号の入力時に、ＦＥＣフレーム時間単位で、分割構成されたセレクタ単位２４１〜２４４を順番に切替えていく。
この場合、切替時の最大誤り数はＭビットとなるので、ＦＥＣ訂正部２５１で訂正が可能となる。
【００６８】
以上のように、この発明の実施の形態４（図６）によれば、複数の入力インタフェース基板１１１、１１２、・・・の各々は、通信ノード装置内の信号転送時に、ＦＥＣ領域に装置内監視用のＦＥＣを挿入し、複数の出力インタフェース基板１２１、１２２、・・・の各々は、ＦＥＣ訂正部２５１でバースト誤りが訂正可能なビット数Ｍ以下となるようにセレクタ２３１Ｂを分割して複数のセレクタ単位２４１〜２４４で構成し、２枚のスイッチ基板１３１、１３２に対する強制切替信号入力時に、セレクタ単位２４１〜２４４で順番にＦＥＣフレーム間隔以上の時間間隔で切替えていくように構成したので、ビット展開数Ｎが多い場合でも、セレクタ２３１Ｂの切替時に誤りが発生してもＦＥＣ訂正部２５１により訂正可能となり、ビット展開数およびＦＥＣ方式の選択の自由度を増すことができる。
【００６９】
実施の形態５．
なお、上記実施の形態１〜４（図１〜図６）では、通信ノード装置内での切替のみを示したが、図７のように、２重化された伝送路に適用して、２枚のスイッチ基板１３１Ｃ、１３２Ｃ内に切替回路３４１、３４２を設けてもよい。
【００７０】
図７は伝送路切替を適用したこの発明の実施の形態５に係る通信ノード装置１０１Ｃの強制無瞬断切替を示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。
【００７１】
図７において、伝送路切替に対応した通信ノード装置１０１Ｃは、伝送路が２重化された入力インタフェース基板１１１ａ、１１１ｂ、・・・と、切替回路３４１が実装された０系のスイッチ基板１３１Ｃと、切替回路３４２が実装された１系のスイッチ基板１３２Ｃと、出力インタフェース基板１２１Ｃ、１２２Ｃ、・・・と、を備えている。
【００７２】
入力インタフェース基板１１１ａは、２重化された伝送路のうちの０系伝送路に接続され、入力インタフェース基板１１１ｂは、１系伝送路に接続されている。
スイッチ基板１３１Ｃ、１３２Ｃは、通信ノード装置１０１Ｃ内で２重化されており、伝送路切替のための切替回路３４１、３４２が実装されている。
【００７３】
図７の回路構成を用いることにより、伝送路を２重化した際に、０系／１系伝送路の距離差で生じる遅延時間差を合わせるとともに、伝送路の強制切替を無瞬断で行うことが可能となる。
【００７４】
なお、切替回路３４１、３４２の機能構成および回路動作は、前述（図２）のＭＬＤ切替回路１４３と同様であり、切替回路３４１、３４２は、入力インタフェース基板１１１ａ、１１１ｂ、・・・とスイッチ基板１３１Ｃ、との間では、入力信号をＭＬＤ信号の形式で転送する。
ただし、前述の実施の形態１（図２）では、バックボードでの遅延差のみを合わせるようにしたが、この発明の実施の形態５においては、２重化された伝送路の距離差に基づく遅延差をも含めて、０系／１系の遅延を合わせる点が前述と異なる。
【００７５】
以上のように、この発明の実施の形態５（図７）に係る通信ノード装置１０１Ｃの強制無瞬断切替システムは、複数の入力インタフェース基板１１１ａ、１１１ｂ、・・・と、複数の入力インタフェース基板１１１ａ、１１１ｂ、・・・の各々に接続された２枚のスイッチ基板１３１Ｃ、１３２Ｃと、２枚のスイッチ基板１３１Ｃ、１３２Ｃの各々に接続された複数の出力インタフェース基板１２１Ｃ、１２２Ｃ、・・・と、を備えている。
【００７６】
複数の入力インタフェース基板１１１ａ、１１１ｂ、・・・は、２重化された伝送路からの信号を個別に取り込む各１対の入力インタフェース基板からなる。
２枚のスイッチ基板１３１Ｃ、１３２Ｃの各々は、各１対の入力インタフェース基板からの信号を切替える切替回路３４１、３４２を有し、複数の入力インタフェース基板１１１ａ、１１１ｂ、・・・から受信した信号を複数の出力インタフェース基板に信号を送信する際に、ＩＴＵ−Ｔ  Ｇ．７０９で規定されているＭＬＤにより信号を転送する。
【００７７】
切替回路３４１、３４２は、複数の入力インタフェース基板１１１ａ、１１１ｂ、・・・から入力された信号に対して、ＭＬＤの各レーンのフレーム同期を行うフレーム同期部２０１、２０２（図２参照）と、フレーム同期後の信号に対して、ＭＦＡＳにより各レーン番号を認識するレーン番号認識部２１１、２１２と、ＭＬＤの各レーンのフレーム同期位相およびＭＦＡＳに基づき、複数の入力インタフェース基板１１１ａ、１１１ｂ、・・・からの信号のすべてのスキューを合わせるとともに、２つの系のＭＬＤの回転を元に戻して選択するＭＬＤ同期部２２１およびセレクタ２３１と、を備えており、２枚のスイッチ基板に対する強制切替信号の入力時に、２重化された伝送路からの信号を切替えるとともに、セレクタ２３１を切替えることにより、複数の入力インタフェース基板から入力された信号の無瞬断切替を実現する。
【００７８】
これにより、前述と同様に、ＯＴＵ３（４０Ｇｂｐｓ）の場合は３８５μｓｅｃまでの遅延時間差、ＯＴＵ４（１００Ｇｂｐｓ）の場合は１３９μｓｅｃまでの遅延時間差であれば、２重化伝送路に距離差が生じても、簡易な回路により、ビット単位で位相を合わせることができ、伝送路の強制無瞬断切替が可能となる。
【００７９】
なお、図７においては、伝送路切替に対応した通信ノード装置１０１Ｃ内のスイッチ基板１３１Ｃ、１３２Ｃに切替回路３４１、３４２を実装したが、切替回路３４１、３４２のための専用基板（図示せず）を、入力インタフェース基板１１１ａ、１１１ｂ、・・・とスイッチ基板１３１Ｃ、１３２Ｃとの間に配置してもよい。
【００８０】
また、出力インタフェース基板１２１Ｃ、１２２Ｃ、・・・に切替回路３４１、３４２を設置してもよい。
いずれの場合も、切替回路３４１、３４２の実装位置が異なるのみで、同様に強制無瞬断切替を実現することが可能である。
【符号の説明】
【００８１】
１０１、１０１Ａ、１０１Ｃ  通信ノード装置、１１１、１１１Ａ、１１１ａ、１１１ｂ  入力インタフェース基板（入力ＩＦ）、１２１、１２１Ａ、１２１Ｃ  出力インタフェース基板（出力ＩＦ）、１３１、１３２、１３１Ｃ、１３２Ｃ  スイッチ基板、１３２  セレクタ、１４１  ＭＬＤ変換回路、１４２  ドライバ、１４３、１４３Ｂ  ＭＬＤ切替回路、１５１、１５２、１６１、１６２  フレーマ、２０１、２０２  フレーム同期部、２１１、２１２  レーン番号認識部、２２１  ＭＬＤ同期部、２３１、２３１Ｂ  セレクタ、２４１〜２４４  セレクタ単位、２５１  ＦＥＣ訂正部、２６１、２６２  バッファ、３４１、３４２  切替回路。
【図１】
2014093600.tif 000003
【図２】
2014093600.tif 000004
【図３】
2014093600.tif 000005
【図４】
2014093600.tif 000006
【図５】
2014093600.tif 000007
【図６】
2014093600.tif 000008
【図７】
2014093600.tif 000009
【図８】
2014093600.tif 000010
【図９】
2014093600.tif 000011
【図１０】
2014093600.tif 000012