(57)【要約】【課題】  信頼性の高い半導体装置を提供することを課題とする。【解決手段】  半導体装置は、シリコン基板と、前記シリコン基板の一方の面に接続される銅ポストと、前記シリコン基板よりも大きい線膨張係数を有する半導体素子と、前記銅ポストの周囲を被覆し、前記半導体素子と前記シリコン基板との間に充填される金属層と、前記銅ポストと前記半導体素子との間、及び、前記金属層と前記半導体素子との間に形成される、前記金属層の金属と金との合金層とを含む。【選択図】図２
2014036165.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板の一方の面に接続される銅ポストと、
前記シリコン基板よりも大きい線膨張係数を有する半導体素子と、
前記銅ポストの周囲を被覆し、前記半導体素子と前記シリコン基板との間に充填される金属層と、
前記銅ポストと前記半導体素子との間、及び、前記金属層と前記半導体素子との間に形成される、前記金属層の金属と金との合金層と
を含む、半導体装置。
【請求項２】
前記金属層は、前記半導体素子の発熱によって軟化し、前記銅ポストの移動範囲を拡大する、請求項１記載の半導体装置。
【請求項３】
前記金属層は、インジウム、ガリウム、又は錫で形成される、請求項１又は２記載の半導体装置。
【請求項４】
前記合金層は、インジウム、ガリウム、又は錫を含む合金で形成される、請求項１又は２記載の半導体装置。
【請求項５】
前記銅ポストは、第１銅ポストと第２銅ポストを含み、前記金属層は、前記第１銅ポストの周囲に配設される第１金属層と、前記第２銅ポストの周囲に配設される第２金属層とを含み、前記第１金属層と前記第２金属層は分離されている、請求項１乃至４のいずれか一項記載の半導体装置。
【請求項６】
前記合金層と前記半導体素子との間に形成される金膜をさらに含む、請求項１乃至５のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来より、絶縁基板の上面に密着金属層、第１の拡散防止層、Ａｕ製の主導体層、Ｐｔ製の第２の拡散防止層、Ｓｎ層およびＡｕ−Ｍ（ＭはＳｎ，ＳｉまたはＧｅ）合金製のロウ材層が順次積層された配線導体層がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１２４５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、金（Ａｕ）と錫（Ｓｎ）の合金（Ａｕ−Ｓｎ合金）を用いて、線膨張係数の異なる基板同士を接続すると、加熱又は発熱によって基板同士の間に応力が生じた場合に、基板同士の接続部が破損する場合があった。
【０００５】
また、このような破損は、線膨張係数の異なる基板と素子をＡｕ−Ｓｎ合金で接続した場合の接続部、又は、線膨張係数の異なる素子同士をＡｕ−Ｓｎ合金で接続した場合の接続部においても同様に生じる可能性がある。
【０００６】
上述のような接続部の破損は、Ａｕ−Ｓｎ合金の硬度が非常に高く、基板同士の間に生じる応力を吸収しきれないために生じる。また、接続部の破損が生じると、装置全体としての信頼性が低下する。このような信頼性の低下は、半導体装置においても同様に生じうる。
【０００７】
そこで、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の実施の形態の半導体装置は、シリコン基板と、前記シリコン基板の一方の面に接続される銅ポストと、前記シリコン基板よりも大きい線膨張係数を有する半導体素子と、前記銅ポストの周囲を被覆し、前記半導体素子と前記シリコン基板との間に充填される金属層と、前記銅ポストと前記半導体素子との間、及び、前記金属層と前記半導体素子との間に形成される、前記金属層の金属と金との合金層とを含む。
【発明の効果】
【０００９】
信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】比較例の半導体装置を示す断面図である。
【図２】実施の形態の半導体装置１００を示す図である。
【図３】実施の形態の変形例の半導体装置１００Ａを示す断面図である。
【図４】実施の形態の他の変形例の半導体装置１００Ｂを示す断面図である。
【図５】実施の形態の他の変形例の半導体装置１００Ｃを示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の半導体装置を適用した実施の形態について説明するにあたり、まず、図１を用いて比較例の半導体装置について説明する。
【００１２】
＜比較例＞
図１は、比較例の半導体装置を示す断面図である。図１（Ａ）は完成した状態の断面を示し、図１（Ｂ）は接合前の状態の断面を示す。
【００１３】
比較例の半導体装置１０は、シリコン基板１、密着層２、はんだ層３、めっき層４、及びＬＤ（Laser Diode）チップ５を含む。
【００１４】
シリコン基板１は、ＬＤチップ５に電力を供給するための配線等が形成されており、ＬＤチップ５を保持する基板として機能する。シリコン基板１の表面１Ａには、密着層２とはんだ層３がこの順に形成されている。シリコン基板１を用いているのは、加工性、平坦性が良く、また、有機材料系の基板等に比べると放熱性が良いからである。
【００１５】
密着層２は、シリコン基板１の表面１Ａに形成されており、複数の金属層を含む。密着層２は、シリコン基板１の表面１Ａに、チタン（Ｔｉ）層、プラチナ（Ｐｔ）層、金（Ａｕ）層をこの順に形成したものである。密着層２は、例えば、スパッタリング法によって形成される。
【００１６】
はんだ層３は、密着層２に積層されるＡｕ−Ｓｎ層である。Ａｕ−Ｓｎ層は、金（Ａｕ）と錫（Ｓｎ）の合金をめっき処理で形成した合金層である。はんだ層３の厚さは、例えば、５μｍ程度であり、密着層２の厚さ（例えば、０．０３μｍ程度）に比べると格段に厚い。
【００１７】
めっき層４は、ＬＤチップ５の下面５Ａに形成されており、複数の金属層を含む。めっき層４は、ＬＤチップ５の下面５Ａに、チタン（Ｔｉ）、プラチナ（Ｐｔ）層、及び金（Ａｕ）層をこの順でスパッタリング法によって形成し、金（Ａｕ）層にめっき処理で形成する金（Ａｕ）層を積層したものである。めっき層４の厚さは、例えば、１μｍ程度である。
【００１８】
なお、めっき層４のうち、チタン（Ｔｉ）、プラチナ（Ｐｔ）層、及び金（Ａｕ）層は密着層であるが、図１では特に区別せずに取り扱う。
【００１９】
ＬＤチップ５は、例えば、窒化ガリウム（ＧａＮ）製の基板に、発光層及び電極等を形成したものであり、例えば、青色レーザダイオードである。ＬＤチップ５の下面には、電極が形成されており、めっき層４は、電極に接続されている。
【００２０】
ＬＤチップ５は、めっき層４とはんだ層３とを位置合わせしてＬＤチップ５をシリコン基板１に載せた状態でリフロー炉に通して３００℃以上に加熱することにより、シリコン基板１に接合される。密着層２及びはんだ層３と、めっき層４とは、リフロー炉の中で溶融され、リフロー炉から取り出された後に冷却されることにより、接合される。
【００２１】
ＬＤチップ５は、密着層２、はんだ層３、及びめっき層４を介してシリコン基板１に接合されている。密着層２、はんだ層３、及びめっき層４は、ＬＤチップ５の電極とシリコン基板１に形成される配線との間の電気的な接続を確保するために形成されている。
【００２２】
また、密着層２、はんだ層３、及びめっき層４は、電気的な接続を確保することに加えて、シリコン基板１に対してＬＤチップ５を位置決めするとともに、ＬＤチップ５が発する熱をシリコン基板１に逃がすための熱経路の役割を担っている。
【００２３】
密着層２、はんだ層３、及びめっき層４は、リフロー処理によって溶融する際に、それぞれの層の界面近傍において、それぞれの層に含まれる金属同士の合金が生じる。しかしながら、Ａｕ−Ｓｎ層であるはんだ層３が主体的であるため、リフロー処理後においても、Ａｕ−Ｓｎ層は残存する。
【００２４】
ところで、シリコン基板１とＬＤチップ５の窒化ガリウム基板とは、線膨張係数が大きく異なる。シリコン基板１の線膨張係数は、２．４×１０６Ｋ−１程度であり、窒化ガリウムの線膨張係数は、３．１７×１０６Ｋ−１程度である。
【００２５】
このため、ＬＤチップ５が発光する際の発熱により、シリコン基板１とＬＤチップ５との間には、線膨張係数の違いによって応力（熱応力）が生じる。
【００２６】
しかしながら、密着層２に含まれるＡｕ−Ｓｎ層は、非常に硬度が高いため、シリコン基板１とＬＤチップ５との間に生じる応力を吸収しきれずに、破断する場合がある。
【００２７】
Ａｕ−Ｓｎ層は、めっき材料の中では融点が高いため、発熱を伴うＬＤチップ５のような素子を接合するのに適しているが、硬度が高いため、応力が生じる環境下では使い難いという問題がある。
【００２８】
以上のように、比較例の半導体装置１０では、ＬＤチップ５の発熱に伴ってシリコン基板１とＬＤチップ５との間に生じる応力により、密着層２に含まれるＡｕ−Ｓｎ層が破断する場合があるという問題がある。密着層２が破断すると、半導体装置１０が破損するため、半導体装置１０の信頼性が低下するという問題が生じる。
【００２９】
従って、以下で説明する実施の形態では、上述のような問題を解決した半導体装置を提供することを目的とする。
【００３０】
＜実施の形態＞
図２は、実施の形態の半導体装置１００を示す図である。図２（Ａ）は完成した状態の断面を示し、図２（Ｂ）は接合前の状態の断面を示し、図２（Ｃ）は図２（Ａ）に破線Ａで示す部分を拡大した断面を示す。
【００３１】
半導体装置１００は、シリコン基板１、密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、めっき層１０４Ａ、１０４Ｂ、及びＬＤチップ５を含む。シリコン基板１とＬＤチップ５は、比較例の半導体装置１０のシリコン基板１及びＬＤチップ５と同様である。なお、シリコン基板１の表面には、絶縁膜が形成されている。
【００３２】
実施の形態の半導体装置１００では、図２中の幅方向（横方向）において、密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、めっき層１０４Ａ、１０４Ｂは、それぞれ分離されている。
【００３３】
これは、例えば、ＬＤチップ５の正極性端子を密着層１０１Ａ、銅ポスト１０２Ａ、インジウム層１０３Ａ、めっき層１０４Ａでシリコン基板１に形成された配線等に接続するためである。また、ＬＤチップ５の負極性端子を密着層１０１Ｂ、銅ポスト１０２Ｂ、インジウム層１０３Ｂ、めっき層１０４Ｂでシリコン基板１に形成された配線等に接続するためである。
【００３４】
しかしながら、以下では、密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、めっき層１０４Ａ、１０４Ｂを特に区別しない場合には、単に、密着層１０１、銅ポスト１０２、インジウム層１０３、めっき層１０４と称す。
【００３５】
また、以下では、実施の形態の半導体装置１００は、ＬＤチップ５を含むものとして説明するが、ＬＤチップ５（及びめっき層１０４）を含まない状態のものも半導体装置として取り扱う。
【００３６】
密着層１０１Ａ、１０１Ｂは、シリコン基板１の表面１Ａに形成される。密着層１０１Ａ、１０１Ｂは、銅ポスト１０２を形成するためのシード層である。密着層１０１Ａ、１０１Ｂは、例えば、シリコン基板１の表面１Ａに、スパッタリング法又は無電解めっき処理によって形成される。
【００３７】
銅ポスト１０２Ａ、１０２Ｂは、それぞれ、密着層１０１Ａ、１０１Ｂの上に、図示しないレジストを用いて、電解めっき処理を行うことによって銅めっき膜を形成することによって作製される。銅ポスト１０２Ａ、１０２Ｂは、ここでは、一例として、円錐台状の銅めっき膜であるが、ポスト状（柱状）に形成されていてある程度の高さがあればよく、特に形状は問わない。
【００３８】
また、銅ポスト１０２Ａ、１０２Ｂは、それぞれ、少なくとも１つあればよいが、図２には、断面に示す幅方向（横方向）に２つ配列されている状態を示す。また、銅ポスト１０２Ａ、１０２Ｂは、それぞれ、平面視でマトリクス状に配列されていてもよい。すべての銅ポスト１０２Ａ，１０２Ｂは、高さが揃えられていればよい。
【００３９】
インジウム層１０３Ａ、１０３Ｂは、それぞれ、密着層１０１Ａ及び銅ポスト１０２Ａと、密着層１０１Ｂ及び銅ポスト１０２Ｂとの上に形成される。インジウム層１０３Ａ、１０３Ｂは、例えば、２枚のインジウムシートを、それぞれ、密着層１０１Ａ及び銅ポスト１０２Ａと、密着層１０１Ｂ及び銅ポスト１０２Ｂとの上に貼り付けることによって形成してもよい。
【００４０】
インジウムシートは、銅ポスト１０２Ａ、１０２Ｂよりも硬度が低くて柔らかいため、銅ポスト１０２Ａ、１０２Ｂの凸形状に応じて変形し、銅ポスト１０２Ａ、１０２Ｂの上面及び側面を覆うことができる。なお、この場合に、インジウムシート（インジウム層１０３Ａ、１０３Ｂ）は、それぞれ、銅ポスト１０２Ａ、１０２Ｂの上面（頂部）を覆っていてもよいし、銅ポスト１０２Ａ、１０２Ｂの上面（頂部）を表出してもよい。
【００４１】
なお、ここでは、銅ポスト１０２Ａ、１０２Ｂの頂部は、非常に薄いインジウム層１０３Ａ、１０３Ｂによって覆われているものとして説明を行う。
【００４２】
また、硬度とは、ヤング率（縦弾性係数）で表す物質の弾性率であってもよいし、その他の指標又は物性によって表される硬さの度合（例えば、剛性比等）であってもよい。
【００４３】
また、インジウム層１０３Ａ、１０３Ｂは、インジウムシートの代わりに、めっき処理を行うことによって形成してもよい。この場合において、インジウムめっき層（インジウム層１０３Ａ、１０３Ｂ）は、それぞれ、銅ポスト１０２Ａ、１０２Ｂの上（頂部）を覆っていてもよいし、銅ポスト１０２Ａ、１０２Ｂの頂部を表出していてもよい。
【００４４】
めっき層１０４Ａ、１０４Ｂは、ＬＤチップ５の下面５Ａに形成される。めっき層１０４Ａ、１０４Ｂは、比較例のめっき層４を断面に示す幅方向（横方向）の中央部で分離した構成を有する。
【００４５】
めっき層１０４Ａ、１０４Ｂは、ＬＤチップ５の下面５Ａに、チタン（Ｔｉ）、プラチナ（Ｐｔ）層、及び金（Ａｕ）層をこの順でスパッタリング法によって形成し、金（Ａｕ）層にめっき処理で形成する金（Ａｕ）層を積層したものである。なお、めっき層１０４Ａ、１０４Ｂのうち、チタン（Ｔｉ）、プラチナ（Ｐｔ）層、及び金（Ａｕ）層は密着層であるが、図２では特に区別せずに取り扱う。
【００４６】
実施の形態の半導体装置１００は、図２（Ｂ）に示すように、密着層１０１Ａ及び銅ポスト１０２Ａ、密着層１０１Ｂ及び銅ポスト１０２Ｂと、めっき層１０４Ａ、１０４Ｂとを位置合わせして、ＬＤチップ５をシリコン基板１に載せた状態でリフロー処理を行うことによって作製される。
【００４７】
リフロー炉では３００℃以上に加熱され、ＬＤチップ５がシリコン基板１に接合される。密着層２及びはんだ層３と、めっき層４とは、リフロー炉の中で溶融され、リフロー炉から取り出された後に冷却されることにより、接合される。
【００４８】
密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、めっき層１０４Ａ、１０４Ｂは、リフロー炉で溶融されることにより、それぞれの界面において合金が生成される。
【００４９】
図２（Ｃ）に示すように、密着層１０１Ａとインジウム層１０３Ａとの間では、密着層１０１Ａの最上層である金（Ａｕ）層と、インジウム（Ｉｎ）とが溶融することにより、Ａｕ−Ｉｎ合金層１０６が形成される。
【００５０】
なお、密着層１０１Ａとインジウム層１０３Ａとの間では、Ａｕ−Ｉｎ合金層１０６に加えて、ＡｕＩｎ２合金が形成される場合がある。ＡｕＩｎ２合金は、インジウムがリッチな状況で生成される。ＡｕＩｎ２合金は、Ａｕ−Ｉｎ合金層１０６よりもインジウム層１０３Ａ側に形成される。
【００５１】
また、インジウム層１０３Ａとめっき層１０４Ａとの間では、めっき層１０４Ａの最下層である金（Ａｕ）層と、インジウム（Ｉｎ）とが溶融することにより、Ａｕ−Ｉｎ合金層１０７が形成される。
【００５２】
また、インジウム層１０３Ａとめっき層１０４Ａとの間では、密着層１０１Ａとインジウム層１０３Ａとの間と同様に、ＡｕＩｎ２合金が形成される場合がある。ＡｕＩｎ２合金は、インジウムがリッチな状況で生成される。
【００５３】
また、銅ポスト１０２Ａと、めっき層１０４Ａとの間では、インジウム層１０３Ａを介してリフロー処理が行われるため、合金層１０８が銅ポスト１０２Ａの上に形成される。合金層１０８は、銅ポスト１０２Ａ側（下側）に形成されるＣｕ−Ｉｎ合金層と、めっき層１０４Ａ側（上側）に形成されるＡｕ−Ｉｎ合金層との積層体である。
【００５４】
Ｃｕ−Ｉｎ合金層は、銅ポスト１０２Ａの銅（Ｃｕ）と、インジウム層１０３Ａのインジウム（Ｉｎ）との合金層である。
【００５５】
また、銅ポスト１０２Ａと、めっき層１０４Ａとの間では、Ｃｕ−Ｉｎ合金層に加えて、ＣｕＩｎ２合金層が形成される場合がある。ＣｕＩｎ２合金層は、インジウムがリッチな状況で生成される。
【００５６】
また、めっき層１０４Ａ側（上側）に形成されるＡｕ−Ｉｎ合金層は、銅ポスト１０２Ａとめっき層１０４Ａとの間に位置するインジウム層１０３Ａのインジウム（Ｉｎ）と、めっき層１０４Ａの最下層の金（Ａｕ）との合金層である。合金層１０８に含まれるＡｕ−Ｉｎ合金層は、Ａｕ−Ｉｎ合金層１０６、１０７と同様の合金層である。なお、Ａｕ−Ｉｎ合金層１０７と合金層１０８が形成された後でも、めっき層１０４Ａには金層（金膜）が残存する場合がある。
【００５７】
また、銅ポスト１０２Ａと、めっき層１０４Ａとの間では、密着層１０１Ａとインジウム層１０３Ａとの間と、インジウム層１０３Ａとめっき層１０４Ａとの間と同様に、ＡｕＩｎ２合金が形成される場合がある。ＡｕＩｎ２合金は、インジウムがリッチな状況で生成される。
【００５８】
なお、図２（Ｃ）では、密着層１０１Ａ、銅ポスト１０２Ａ、インジウム層１０３Ａ、めっき層１０４Ａの界面においてリフロー処理によって生成される合金について説明した。しかしながら、密着層１０１Ｂ、銅ポスト１０２Ｂ、インジウム層１０３Ｂ、めっき層１０４Ｂの界面においても、リフロー処理によって同様の合金が生成される。
【００５９】
以上のようなリフロー処理が完了すると、図２（Ａ）に示す断面構成を有する半導体装置１００が完成する。
【００６０】
半導体装置１００では、ＬＤチップ５とシリコン基板１は、密着層１０１、銅ポスト１０２、インジウム層１０３、及びめっき層１０４によって接続されている。
【００６１】
ＬＤチップ５は、銅ポスト１０２によってシリコン基板１に対して位置決めされるとともに保持され、かつ、インジウム層１０３によってシリコン基板１上で保持されている。
【００６２】
ＬＤチップ５は点灯により、例えば、１８０℃くらいまで温度が上昇する。しかしながら、銅ポスト１０２の成分である銅（Ｃｕ）の融点は、１０８４．６℃であるため、ＬＤチップ５の点灯による発熱で溶融することはない。
【００６３】
また、金（Ａｕ）の融点は１０６４．４℃であり、プラチナ（Ｐｔ）の融点は１７６８．３℃であり、チタン（Ｔｉ）の融点は１６６８℃であり、ＡｕＩｎ２合金の融点は４９５℃であり、ＣｕＩｎ２合金の融点は３０８℃〜３８９℃である。
【００６４】
このため、金（Ａｕ）、プラチナ（Ｐｔ）、チタン（Ｔｉ）、ＡｕＩｎ２合金、及びＣｕＩｎ２合金の各層がＬＤチップ５の点灯による発熱で溶融することはない。
【００６５】
また、Ａｕ−Ｉｎ合金層は、金（Ａｕ）とインジウム（Ｉｎ）が混合された状態であり、金（Ａｕ）の融点が１０６４．４℃であるため、ＬＤチップ５の点灯による発熱で溶融することはない。
【００６６】
同様に、Ｃｕ−Ｉｎは、銅（Ｃｕ）とインジウム（Ｉｎ）が混合された状態であり、銅（Ｃｕ）の融点が１０８４．６℃であるため、ＬＤチップ５の点灯による発熱で溶融することはない。
【００６７】
このため、密着層１０１、銅ポスト１０２、めっき層１０４、Ａｕ−Ｉｎ合金層１０６、１０７、及び合金層１０８が、ＬＤチップ５の点灯によって溶融することはない。すなわち、半導体装置１００のシリコン基板１とＬＤチップ５との間にある構成要素のうち、インジウム層１０３以外の構成要素が、ＬＤチップ５の点灯によって溶融することはない。
【００６８】
ここで、ＬＤチップ５は点灯により、例えば、１８０℃くらいまで温度が上昇すると、インジウム層１０３の成分であるインジウム（Ｉｎ）の融点は１５６℃であるため、インジウム層１０３は溶融（又は軟化）する。
【００６９】
しかしながら、インジウム層１０３の厚さは５μｍ〜７０μｍ程度であり、溶融しても、シリコン基板１とＬＤチップ５との間で表面張力によって留まり、シリコン基板１とＬＤチップ５との間から漏れ出すことはない。インジウム層１０３の厚さは、銅ポスト１０２の高さによって決定される。
【００７０】
そして、インジウム層１０３は、溶融した状態でも、密着層１０１、めっき層１０４、及びＡｕ−Ｉｎ合金層１０６、１０７を介して、シリコン基板１に対して、ＬＤチップ５を保持する。
【００７１】
また、ＬＤチップ５が消灯して温度が低下すると、インジウム層１０３は、溶融前と同じ位置で凝固する。そして、ＬＤチップ５の点灯に伴う発熱でインジウム層１０３が再溶融されても、ＬＤチップ５の消灯後には再び凝固し、この動作を繰り返すことになる。
【００７２】
従って、ＬＤチップ５の点灯に伴う発熱により、シリコン基板１とＬＤチップ５のＧａＮ基板との線膨張係数の違いによる応力がシリコン基板１とＬＤチップ５との間に生じても、銅ポスト１０２及びインジウム層１０３が応力を吸収する。
【００７３】
銅ポスト１０２は、ある程度の高さがあるため、シリコン基板１よりもＬＤチップ５の方が膨張しても、図２（Ａ）中の幅方向（横方向）に撓むことによって応力を吸収することができる。すなわち、銅ポスト１０２の移動範囲が拡大することになる。なお、銅ポスト１０２の高さは、シリコン基板１とＬＤチップ５との間の熱応力を吸収できる程度の高さであればよい。銅ポスト１０２の高さは、例えば、５μｍ〜７０μｍ程度であればよい。また、銅ポスト１０２は、上述の高さに加えて、シリコン基板１とＬＤチップ５との間の熱応力を吸収できる程度の縦横比を有していればよい。
【００７４】
また、インジウム層１０３は、銅ポスト１０２よりも硬度が低く、そのうえ溶融するため、シリコン基板１よりもＬＤチップ５の方が膨張しても、図２（Ａ）中の幅方向（横方向）に撓むことによって応力を吸収することができる。
【００７５】
なお、ＬＤチップ５の点灯に伴う温度上昇が上述の場合よりも低く、インジウム層１０３が溶融しない場合があり得る。このようにインジウム層１０３が溶融しない場合でも、インジウム層１０３は銅ポスト１０２よりも硬度が低くて柔らかいので、シリコン基板１よりもＬＤチップ５の方が膨張しても、図２（Ａ）中の幅方向（横方向）に撓むことによって応力を吸収することができる。
【００７６】
以上のように、実施の形態の半導体装置１００によれば、銅ポスト１０２とインジウム層１０３によってシリコン基板１とＬＤチップ５の間に生じる応力を吸収できるので、シリコン基板１とＬＤチップ５との間で破断等が生じることを抑制できる。
【００７７】
この結果、実施の形態によれば、信頼性の高い半導体装置１００を提供することができる。
【００７８】
なお、以上では、銅ポスト１０２と、めっき層１０４との間に、インジウム層１０３が存在する状態でリフロー処理を行って、ＬＤチップ５をシリコン基板１に接合する形態について説明した。
【００７９】
しかしながら、銅ポスト１０２と、めっき層１０４との間に、インジウム層１０３が存在しない状態（すなわち、銅ポスト１０２の頂部がインジウム層１０３から表出している状態）でリフロー処理を行った場合には、合金層１０８は、銅ポスト１０２の銅（Ｃｕ）と、めっき層１０４Ａの最下層の金（Ａｕ）との合金（Ａｕ−Ｃｕ）になる。
【００８０】
Ａｕ−Ｃｕは十分に高い融点を有するため、ＬＤチップ５の発熱では溶融せず、銅ポスト１０２の頂部がインジウム層１０３から表出している場合でも、信頼性の高い半導体装置１００が得られる。
【００８１】
また、以上では、インジウム層１０３を含む形態について説明したが、インジウム層１０３の代わりに、ガリウム層又は錫層、もしくは、インジウム、ガリウム、又は錫を含む合金層を用いてもよい。
【００８２】
インジウム層１０３の代わりに用いることができる金属層は、銅ポスト１０２を構築する銅（Ｃｕ）よりも硬度が低い金属であればよい。
【００８３】
また、このような金属としては、融点が比較的低い低融点金属を用いてもよい。低融点金属としては、半導体装置１００に含まれる金（Ａｕ）、チタン（Ｔｉ）、プラチナ（Ｐｔ）、Ｃｕ−Ｉｎ合金、Ａｕ−Ｉｎ合金、ＣｕＩｎ２合金、及びＡｕＩｎ２合金の各融点よりも低い融点を有する金属であればよい。また、さらに好ましくは、ＬＤチップ５の点灯による発熱によって溶融する金属であればよい。
【００８４】
このような低融点金属であって、溶融の後に凝固し、再溶融しても、シリコン基板１とＬＤチップ５との間から漏れ出すことなく再び凝固する金属であれば、インジウム層１０３の代わりに用いてもよい。なお、ガリウム、又は錫、もしくは、インジウム、ガリウム、又は錫を含む合金は、このような低融点金属の一例である。
【００８５】
また、以上では、シリコン基板に実装される半導体素子として、ＬＤチップ５を用いる形態について説明したが、半導体素子はＬＤチップ５に限定されない。半導体素子として、ＬＤチップ５以外の半導体素子を用いてもよい。
【００８６】
また、以上ではシリコン基板を用いる形態について説明したが、シリコン基板の代わりに、銅タングステン（ＣｕＷ）基板、ＣＭＣ（Ｃｕ−Ｍｏ−Ｃｕ）基板、又はシリコンカーバイド（ＳｉＣ）基板を用いてもよい。
【００８７】
また、密着層１０１Ａ、１０１Ｂは、銅ポスト１０２Ａ、１０２Ｂが形成される領域以外の領域には、形成されていなくてもよい。この変形例について図３を用いて説明する。
【００８８】
図３は、実施の形態の変形例の半導体装置１００Ａを示す断面図である。図３に示す断面は、図２（Ａ）に示す断面に対応する。
【００８９】
図３に示す半導体装置１００Ａでは、図２（Ａ）に示す密着層１０１Ａが密着層１０１Ａ１と密着層１０１Ａ２とに分離されるとともに、図２（Ａ）に示す密着層１０１Ｂが密着層１０１Ｂ１と密着層１０１Ｂ２とに分離されている。
【００９０】
すなわち、実施の形態の変形例による半導体装置１００Ａは、図２（Ａ）に示す密着層１０１Ａ、１０１Ｂの代わりに、密着層１０１Ａ１、１０１Ａ２、１０１Ｂ１、１０１Ｂ２を含む。
【００９１】
密着層１０１Ａ１、１０１Ａ２、１０１Ｂ１、１０１Ｂ２は、幅方向に配列されている４本の銅ポスト１０２Ａ、１０２Ｂの各々に対応して、図２（Ａ）に示す密着層１０１Ａ、１０１Ｂをそれぞれ２つに分けたものである。
【００９２】
このような半導体装置１００Ａでは、インジウム層１０３Ａ、１０３Ｂは、密着層１０１Ａ１、１０１Ａ２、１０１Ｂ１、１０１Ｂ２の形成されていない部分では、シリコン基板１に直接接触する。
【００９３】
このような構成に変形しても、銅ポスト１０２Ａ、１０２Ｂとインジウム層１０３Ａ、１０３Ｂによってシリコン基板１とＬＤチップ５の間に生じる応力を吸収できるので、シリコン基板１とＬＤチップ５との間で破断等が生じることを抑制できる。
【００９４】
この結果、実施の形態の変形例では、信頼性の高い半導体装置１００Ａを提供することができる。
【００９５】
なお、密着層１０１の表面（上面）、又は、銅ポスト１０２の上面及び側面に、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順で形成してもよい。この場合には、密着層１０１又は銅ポスト１０２の銅の表面に、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきがこの順で形成される。
【００９６】
従って、リフロー処理を行ったときに、インジウム層１０３との界面において、密着層１０１又は銅ポスト１０２の銅の表面に、Ｎｉ−Ｉｎ合金層とＡｕ−Ｉｎ合金層がこの順で形成されることになる。
【００９７】
Ｎｉ−Ｉｎ合金層とＡｕ−Ｉｎ合金層は、Ｎｉ−Ｉｎ合金層とＡｕ−Ｉｎ合金層が密着層１０１又は銅ポスト１０２の銅の表面に形成されていない場合にインジウム層１０３との界面で形成されるＣｕ−Ｉｎ合金層の代わりに形成される。すなわち、密着層１０１又は銅ポスト１０２の銅の表面に、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきが形成されている場合は、Ｃｕ−Ｉｎ合金層は殆ど形成されないことになる。
【００９８】
このように密着層１０１又は銅ポスト１０２の銅の表面にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきを形成する場合は、密着層１０１又は銅ポスト１０２の銅の合金層内への拡散を抑えることができる。このため、密着層１０１又は銅ポスト１０２と、インジウム層１０３との界面において、ボイドが生じる虞を抑制でき、長期的な信頼性を改善することができる。
【００９９】
なお、このようなボイドが発生する虞がない場合には、密着層１０１の表面（上面）、又は、銅ポスト１０２の上面及び側面に、ニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきを形成しなくてよい。
【０１００】
また、ＬＤチップ５の正極性端子と負極性端子が、ＬＤチップ５の上面と下面５Ａ（図２（Ａ）参照）に形成される場合は、実施の形態の半導体装置１００（図２（Ａ）参照）を図４のように変形すればよい。
【０１０１】
図４は、実施の形態の他の変形例の半導体装置１００Ｂを示す断面図である。
【０１０２】
半導体装置１００Ｂは、図２（Ａ）に示すＬＤチップ５の代わりに、ＬＤチップ１２０を含むとともに、さらに、シリコン基板１１０を含む。
【０１０３】
ＬＤチップ１２０は、下面１２０Ａに正極性端子を有し、上面１２０Ｂに負極性端子を有する。また、ＬＤチップ１２０は、図中に矢印で示すように、側面からレーザ光を発振するレーザダイオードである。
【０１０４】
図４に示す半導体装置１００Ｂは、図２（Ａ）に示す半導体装置１００のうち、ＬＤチップ５の負極性端子に接続される構成要素（密着層１０１Ｂ、銅ポスト１０２Ｂ、インジウム層１０３Ｂ、めっき層１０４Ｂ）をＬＤチップ１２０の上面１２０Ｂとシリコン基板１１０との間に移動させたものである。
【０１０５】
なお、図４では、密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、及びめっき層１０４Ａ、１０４Ｂの幅を、半導体装置１００Ｂの幅方向に広げてある。
【０１０６】
すなわち、密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、及びめっき層１０４Ａ、１０４Ｂは、図２（Ａ）に示す半導体装置１００Ａに比べて、略二倍の幅の領域にわたって形成されている。
【０１０７】
半導体装置１００Ｂでは、ＬＤチップ１２０の下面１２０Ａにある正極性端子は、密着層１０１Ａ、銅ポスト１０２Ａ、インジウム層１０３Ａ、及びめっき層１０４Ａを介して、シリコン基板１の配線等に接続される。
【０１０８】
また、ＬＤチップ１２０の上面１２０Ｂにある負極性端子は、密着層１０１Ｂ、銅ポスト１０２Ｂ、インジウム層１０３Ｂ、及びめっき層１０４Ｂを介して、シリコン基板１１０の配線等に接続される。
【０１０９】
そして、正極性端子及び負極性端子を介して給電が行われることにより、ＬＤチップ１２０は、図４に矢印で示すように、シリコン基板１とシリコン基板１１０との間から横方向にレーザ光を発振する。
【０１１０】
そして、レーザ光の発振に伴ってＬＤチップ１２０が発熱しても、銅ポスト１０２Ａ、１０２Ｂと、インジウム層１０３Ａ、１０３Ｂとが、シリコン基板１、１１０とＬＤチップ１２０との間の応力を吸収する。
【０１１１】
この結果、シリコン基板１、１１０と、ＬＤチップ１２０との間で破断等が生じることを抑制できる。
【０１１２】
この結果、実施の形態の他の変形例では、信頼性の高い半導体装置１００Ｂを提供することができる。
【０１１３】
また、ＬＤチップ５は、フェイスアップの状態でシリコン基板１に実装されていてもよい。この変形例については図５を用いて説明する。
【０１１４】
図５は、実施の形態の他の変形例の半導体装置１００Ｃを示す断面図である。
【０１１５】
図５に示す半導体装置１００Ｃは、シリコン基板１の表面にＬＤチップ５がフェイスアップの状態で実装されている。図５に示すＬＤチップ５は、シリコン基板１の配線等とは、ボンディングワイヤ１３０によって接続されている。
【０１１６】
また、ＬＤチップ５は、密着層１０１Ｃ、銅ポスト１０２Ｃ、インジウム層１０３Ｃ、及びめっき層１０４Ｃによってシリコン基板１の表面に固定されている。
【０１１７】
密着層１０１Ｃ、銅ポスト１０２Ｃ、インジウム層１０３Ｃ、及びめっき層１０４Ｃは、それぞれ、図２に示す密着層１０１Ａ、１０１Ｂ、銅ポスト１０２Ａ、１０２Ｂ、インジウム層１０３Ａ、１０３Ｂ、及びめっき層１０４Ａ、１０４Ｂと同様である。
【０１１８】
ここでは、ＬＤチップ５とシリコン基板１の配線等との電気的な接続は、ボンディングワイヤ１３０によって行われるため、密着層１０１Ｃ、銅ポスト１０２Ｃ、インジウム層１０３Ｃ、及びめっき層１０４Ｃは、ＬＤチップ５とシリコン基板１との電気的な接続には関与しない。
【０１１９】
密着層１０１Ｃ、銅ポスト１０２Ｃ、インジウム層１０３Ｃ、及びめっき層１０４Ｃは、ＬＤチップ５をシリコン基板１に固定している。また、これらのうち、銅ポスト１０２Ｃとインジウム層１０３Ｃは、ＬＤチップ５の発熱に伴ってシリコン基板１とＬＤチップ５の間に生じる応力を吸収する。
【０１２０】
従って、図５に示す半導体装置１００Ｃでは、シリコン基板１とＬＤチップ５との間で破断等が生じることを抑制できる。
【０１２１】
このように、密着層１０１Ｃ、銅ポスト１０２Ｃ、インジウム層１０３Ｃ、及びめっき層１０４Ｃは、必ずしもＬＤチップ５の電気的な接続に関与しなくてもよい。
【０１２２】
以上、本発明の例示的な実施の形態の半導体装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【０１２３】
１００、１００Ａ、１００Ｂ、１００Ｃ  半導体装置
１、１１０  シリコン基板
１０１Ａ、１０１Ｂ、１０１Ｃ  密着層
１０２Ａ、１０２Ｂ、１０２Ｃ  銅ポスト
１０３Ａ、１０３Ｂ、１０３Ｃ  インジウム層
１０４Ａ、１０４Ｂ、１０４Ｃ  めっき層
５、１２０  ＬＤチップ
１３０  ボンディングワイヤ
【図１】
2014036165.tif 000003
【図２】
2014036165.tif 000004
【図３】
2014036165.tif 000005
【図４】
2014036165.tif 000006
【図５】
2014036165.tif 000007