(57)【要約】【課題】試験時間を短縮すること。【解決手段】本発明は、複数のデバイス５２に電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイス５２に電圧を印加する複数の電源ユニット５０と、前記複数のデバイス５２毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイス５２のうち同時に試験するデバイス５２を構成要素とするデバイスグループ６２を決定する制御部と、を具備する試験装置である。【選択図】図１０
2014181969.tif 000002
【特許請求の範囲】
【請求項１】
複数のデバイスに電気的に接続される複数の端子と、
前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、
前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、
を具備することを特徴とする試験装置。
【請求項２】
前記制御部は、前記デバイスグループ内のデバイス毎に並列に電圧を供給する前記複数の電源ユニットの少なくとも一部の電源ユニットを構成要素とするユニットグループを決定することを特徴とする請求項１記載の試験装置。
【請求項３】
前記制御部は、前記デバイスグループ内のデバイス毎に決定されたユニットグループが電源ユニットを共有しないように、前記ユニットグループを決定することを特徴とする請求項２記載の試験装置。
【請求項４】
前記制御部は、前記デバイスグループ内のデバイス毎に、１つのデバイスに対応する前記電流値が、前記少なくとも一部の電源ユニットの供給可能な最大の電流量を合算した電流量以下であり、前記少なくとも一部の電源ユニットから１つの電源ユニットを除いた電源ユニットの供給可能な最大の電流量を合算した電流量より大きくなるように、前記ユニットグループを決定することを特徴とする請求項２または３記載の試験装置。
【請求項５】
複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、を具備する試験装置を用いた試験方法であって、
前記複数のデバイス毎に試験時に流れる電流値を算出するステップと、
前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定するステップと、
を含むことを特徴とする試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および試験方法に関し、例えば、同時に複数のデバイスを試験する試験装置および試験方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integrated Circuit）等のデバイス（ＤＵＴ：Device Under Test）の試験時間短縮のため、ＬＳＩテスター等の試験装置を用い複数のデバイスを同時に試験する試験方法が知られている（例えば、特許文献１から５）。一つの電源から複数のデバイスに電源電圧を供給することが知られている（例えば特許文献１から４）。複数の電源から一つのデバイスに電源電圧を供給することが知られている（例えば特許文献５）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−５７４０１号公報
【特許文献２】特開２０１１−７７４３号公報
【特許文献３】特開２０１１−２４７７５０号公報
【特許文献４】特開平１１−２３１０２２号公報
【特許文献５】特開２０００−８１４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
試験装置の電源ユニットの数や電流供給量の上限により、同時に試験できるデバイスの数が限られる。これにより、試験時間の短縮が妨げられる。
【０００５】
本試験装置および試験装置は、試験時間を短縮することを目的とする。
【課題を解決するための手段】
【０００６】
複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、を具備することを特徴とする試験装置を用いる。
【０００７】
複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、を具備する試験装置を用いた試験方法であって、前記複数のデバイス毎に試験時に流れる電流値を算出するステップと、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定するステップと、を含むことを特徴とする試験方法を用いる。
【発明の効果】
【０００８】
本試験装および試験装置によれば、試験時間を短縮することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）および図１（ｂ）は、試験システムの側面図である。
【図２】図２（ａ）および図２（ｂ）は、それぞれウエーハおよびチップの平面図である。
【図３】図３（ａ）および図３（ｂ）は、プローブの例を示す平面図である。
【図４】図４は、比較例１を示すブロック図である。
【図５】図５は、比較例２を示すブロック図である。
【図６】図６は、実施例１を示すブロック図である。
【図７】図７は、実施例１に係る試験装置を示すブロック図である。
【図８】図８は、実施例１に係る試験方法を示すフローチャートである。
【図９】図９（ａ）から図９（ｅ）は、範囲３２ａにおける制御部の処理を示す模式図（その１）である。
【図１０】図１０（ａ）から図１０（ｃ）は、範囲３２ａにおける制御部の処理を示す模式図（その２）である。
【図１１】図１１（ａ）から図１１（ｄ）は、範囲３２ｂにおける制御部の処理を示す模式図（その１）である。
【図１２】図１２（ａ）から図１２（ｄ）は、範囲３２ｂにおける制御部の処理を示す模式図（その２）である。
【図１３】図１３（ａ）から図１３（ｄ）は、範囲３２ｃにおける制御部の処理を示す模式図（その１）である。
【図１４】図１４（ａ）および図１４（ｂ）は、範囲３２ｃにおける制御部の処理を示す模式図（その２）である。
【発明を実施するための形態】
【００１０】
以下、実施例について説明する。
【実施例１】
【００１１】
まず、実施例１が用いられる試験システムの例を説明する。図１（ａ）および図１（ｂ）は、試験システムの側面図である。図１（ｂ）は、図１（ａ）のヘッド付近の拡大図である。図１（ａ）を参照し、試験システム１０２は、ＬＳＩテスター１１とウエーハプローバ１２を含んでいる。ＬＳＩテスター１１は、本体１０とヘッド１４を備えている。ヘッド１４は、ウエーハプローバ１２上に配置される。ヘッド１４は、ウエーハプローバ１２上から容易に離脱可能である。
【００１２】
図１（ｂ）を参照し、ウエーハプローバ１２のステージ１６上にウエーハチャック１８が設けられている。ウエーハチャック１８は、ウエーハ２０を脱着可能である。ウエーハ２０にプローブ２２が接触する。プローブ２２は、プローブカード２４に固定されている。プローブカード２４のプローブ２２は、コンタクトピン２６を介してヘッド１４に電気的に接続される。ヘッド１４には、リレーが設けられている。ヘッド１４は、リレーを用いることにより、任意のプローブ２２に本体１０に設けられた電源部を電気的に接続できる。また、任意のプローブ２２を本体１０に設けられた測定部に電気的に接続できる。ウエーハプローバ１２は、ステージ１６を上下させることにより、ウエーハ２０をプローブ２２に接触または離脱できる。また、ウエーハプローバ１２は、ステージ１６を横方向に移動させることにより、ウエーハ２０の任意の箇所にプローブ２２を接触させることができる。
【００１３】
図２（ａ）および図２（ｂ）は、それぞれウエーハおよびチップの平面図である。図２（ａ）を参照し、例えばシリコンウエーハであるウエーハ２０には、マトリックス状にチップ３０が形成されている。各チップ３０は同じパターンである。図２（ｂ）を参照し、チップ３０には、回路領域３１とパッド３３が形成されている。回路領域３１は、ＬＳＩの回路が形成されている領域である。パッド３３は、回路領域３１の外側に形成され、プローブ２２と接触する金属層である。パッド３３と回路領域３１とは電気的に接続されている。
【００１４】
図３（ａ）および図３（ｂ）は、プローブの例を示す平面図である。なお、図３（ａ）および図３（ｂ）において、プローブ２２が固定されたプローブカードと、チップ３０に形成されたパッドと、は図示を省略している。図３（ａ）を参照し、２つのチップ３０に同時にプローブ２２が接触できる。図３（ｂ）を参照し、５つのチップ３０に同時にプローブ２２が接触できる。このように、実施例１においては、複数のプローブ２２（端子）が複数のチップ３０（デバイス）に同時に電気的に接続することができる。ＬＳＩテスター１１は、プローブ２２が接触したチップ３０の機能試験を行なう。機能試験は、例えばテスト容易化設計（ＤＦＴ：Design For Test）されたＬＳＩの機能試験である。
【００１５】
次に、複数のデバイスを同時に試験する比較例について説明する。図４は、比較例１を示すブロック図である。図４を参照し、電源部４７ａに８台の電源ユニット５０（ユニット）が設けられている。電源部４７ａは、例えば本体１０内に設けられている。デバイス５２は、例えばチップ３０である。電源ユニット５０は、試験のときにプローブ２２（端子）を介しデバイス５２にそれぞれ複数の電圧（例えば３．３Ｖ、２．５Ｖ、１．８Ｖおよび１．１Ｖの電源電圧）を供給する。
【００１６】
例えば、ＡＳＩＣ（Application Specific Integrated Circuit）等のシステムＬＳＩにおいては、技術の進歩により複数のチップに設けていた機能を１つのチップで実現する。このため、試験のときに１つのチップに複数の電源電圧を供給することになる。比較例１は、このような場合に相当する。
【００１７】
比較例１では、１つのデバイス５２に４つの電源ユニット５０を接続するため、同時に試験できるデバイス数は限られてしまう。
【００１８】
図５は、比較例２を示すブロック図である。図５を参照し、１．１Ｖを供給する電源ユニット５０ｇが５台設けられている。５台の電源ユニット５０ｇはそれぞれデバイス５２に電気的に接続されている。３．３Ｖ、２．５Ｖおよび２．８Ｖを供給する電源ユニット５０ｆは１台ずつ設けられている。各電源ユニット５０ｆは並列にデバイス５２に電気的に接続される。各電源ユニット５０と各デバイス５２との間にはリレー５４が設けられている。リレー５４は、例えば図１（ａ）のヘッド１４内に設けられている。リレー５４をオンすると、対応する電源ユニット５０ｆとデバイス５２とを接続できる。
【００１９】
比較例２によれば、大電流量が要求される電圧を供給する電源ユニット５０ｇをそれぞれデバイス５２に対応させる。一方、大電流の要求されない電圧を供給する電源ユニット５０ｆは、リレー５４を用い複数のデバイス５２に電圧を並列に供給する。例えば、各電源ユニット５０ｆは、５台のデバイス５２に並列の電源電圧を供給する。これにより、同時に試験できるデバイス５２の数を増加できる。
【００２０】
図２（ａ）に示すようなウエーハ２０において、ウエーハ面内でチップ３０のリーク電流Ｉｄｄｑの大きさが異なることがある。リーク電流Ｉｄｄｑは、デバイス（この例ではチップ３０）に電源電圧を供給しかつ信号を入力しない場合に、電源ユニットに流れる電流である。例えばリーク電流Ｉｄｄｑは、ウエーハ面内で同心円状の分布を有する。例えばウエーハ２０の周辺においてリーク電流Ｉｄｄｑが大きくなる。ウエーハ面内のリーク電流の大きさの差が２倍以上となることもある。
【００２１】
例えば図３（ｂ）のプローブを用い図２（ａ）に示す範囲３２ａから３２ｃ内の５個のチップ３０を同時に試験する場合を考える。範囲３２ａにおいては、５個のチップ３０は、ウエーハ２０の外周から中央にかけて配置されている。このため、５個のチップ３０間のリーク電流Ｉｄｄｑの分布が大きい。範囲３２ｂにおいては、５個のチップ３０は、ウエーハ２０の外周近くに配置されている。このため、５個のチップ３０間のリーク電流Ｉｄｄｑは比較的大きい。範囲３２ｃにおいては、５個のチップ３０は、ウエーハ２０の中央近くに配置されている。このため、５個のチップ３０間のリーク電流Ｉｄｄｑは比較的小さい。
【００２２】
このように、電流のバラツキがあるデバイス５２を測定する場合、最も大きき電流を考慮して、デバイス５２に接続する電源ユニット５０の数を決定する。試験のときにデバイス５２に流れる電流が電源ユニット５０の供給能力を越えると電圧低下が生じるためである。図２（ａ）の例では、範囲３２ｂを試験する場合を想定し、デバイス５２と電源ユニット５０との接続を決定する。この場合、リーク電流Ｉｄｄｑの小さい範囲３２ａおよび３２ｃを試験する場合に適切なデバイス５２と電源ユニット５０との接続とならない場合がある。実施例１では、このような問題を解決する。
【００２３】
図６は、実施例１を示すブロック図である。図６を参照し、１．１Ｖを供給する電源ユニット５０ｇと各デバイス５２を接続するようにリレー５６が設けられている。リレー５６は、任意の電源ユニット５０ｇを並列に任意のデバイス５２に接続することができる。実施例１では、デバイス５２毎に電源ユニット５０ｇを割り当てる数を決定する。その他の構成は、図５と同じであり説明を省略する。
【００２４】
図７は、実施例１に係る試験装置を示すブロック図である。試験装置１００は、本体部４０、測定部４６、電源部４７およびリレー部４８を備えている。本体部４０は、例えば図１（ａ）の本体１０内に設けられている。測定部４６および電源部４７は、本体１０内に設けられてもよいし、ヘッド１４内に設けられてもよい。リレー部４８は、例えばヘッド１４内に設けられている。
【００２５】
本体部４０は、制御部４１、メモリ４２、インターフェース４３および４４を備えている。制御部４１は、例えばプロセッサであり、測定部４６、電源部４７およびリレー部４８を制御する。メモリ４２は、例えば揮発性メモリまたは不揮発性メモリであり、試験プログラムおよび／または試験結果を記憶する。インターフェース４３は、例えばキーボード等の入力装置と接続されており、本体部４０への情報の入出力を行なう。インターフェース４４は、測定部４６、電源部４７およびリレー部４８と接続されており、本体部４０への情報の入出力を行なう。バス４５は、制御部４１、メモリ４２、インターフェース４３および４４を互いに接続する。測定部４６は、電気的に接続されたプローブ２２の電圧または電流を測定する。例えば、測定部４６は、リーク電流Ｉｄｄｑを測定する。電源部４７は、電気的に接続されたプローブ２２に電圧を印加する。電源部４７は、例えば電源ユニット５０を有している。リレー部４８は、測定部４６および電源部４７と任意のプローブ２２とを電気的に接続する。リレー部４８は、リレー５４および５６を備えている。
【００２６】
図８は、実施例１に係る試験方法を示すフローチャートである。図８を参照し、ウエーハプローバ１２は、複数のプローブ２２を複数のデバイス５２（例えばチップ３０）に同時に接触させる（ステップＳ１０）。制御部４１は、各デバイス５２のリーク電流Ｉｄｄｑを測定する（ステップＳ１２）。制御部４１は、試験時の各デバイス５２に流れる電流値を算出する（ステップＳ１４）。例えば、メモリ４２に格納されている値を取得し、リーク電流Ｉｄｄｑにこの値を加算する。次に、制御部４１は、デバイス５２を電流値順に並び替える（ステップＳ１６）。
【００２７】
制御部４１は、デバイス５２の電流値に基づきユニットグループを決定する（ステップＳ１８）。例えば、電流値の大きいデバイス５２には、多くの電源ユニット５０ｇを割り当て、電流値の小さいデバイス５２には、少ない電源ユニット５０ｇを割り当てる。電源ユニット５０ｇからユニットグループに割り当てた電源ユニット５０ｇを除く（ステップＳ２０）。例えば、ユニットグループに割り当て済みの電源ユニット５０ｇの数を保有している電源ユニット５０ｇの数から除く。制御部４１は、割り当て可能な電源ユニット５０ｇがあるか判断する（ステップＳ２２）。Ｙｅｓの場合、制御部４１は、次のユニットグループとし（ステップＳ２４）、ステップＳ１８に戻る。
【００２８】
ステップＳ２２においてＮｏの場合、制御部４１はデバイスグループを決定する（ステップＳ２６）。例えば、電源ユニット５０ｇが割り当てられたデバイス５２をデバイスグループとする。制御部４１は、全てのデバイス５２を割り当てたか判断する（ステップＳ２８）。Ｎｏの場合、制御部４１は、次のデバイスグループとし（ステップＳ３０）、ステップＳ１８に戻る。Ｙｅｓの場合、デバイスグループ毎に試験を行なう（ステップＳ３２）。例えば、デバイスグループに２つのデバイス５２が割り当てられている場合、図６において、制御部４１は、リレー５６に、２つのデバイス５２に決定した電源ユニット５０ｇを接続させる。この状態で、制御部４１は、電源部４７に電圧を２つのデバイス５２に印加させる。制御部４１は、測定部４６に試験信号をデバイス５２に印加させ、試験を行なわせる。
【００２９】
制御部４１は、終了か判断する（ステップＳ３４）。例えば、制御部４１は、ウエーハ２０内の試験すべき全てのデバイス５２の試験が終了したか判断する。Ｙｅｓの場合、終了する。Ｎｏの場合、ウエーハプローバ１２は、次の測定範囲にプローブを移動させる（ステップＳ３６）。
【００３０】
次に、図２（ａ）の範囲３２ａから３２ｃの例について、制御部４１の処理を具体的に説明する。図９（ａ）から図１０（ｃ）は、範囲３２ａにおける制御部の処理を示す模式図である。図９（ａ）を参照し、ステップＳ１２において、各デバイス５２のリーク電流Ｉｄｄｑは、１．９Ａ、１．５Ａ、１．０Ａ、２．２Ａおよび２．９Ａである。図９（ｂ）を参照し、ステップＳ１４において、制御部４１は、図９（ａ）の電流値に機能試験において増加する電流の値を加算して、試験時の電流値とする。この例では、リーク電流Ｉｄｄｑに一定の電流の値（１．０Ａ）を加算したが、リーク電流Ｉｄｄｑによって、異なる電流の値を加算してもよい。図９（ｃ）を参照し、ステップＳ１６において、制御部４１は、算出した電流値順にデバイス５２を並べ替える。例えば、電流値の大きい順にデバイス５２ａから５２ｅとする。
【００３１】
図９（ｄ）を参照し、ステップＳ１８において、制御部４１は、最も大きいデバイス５２ａに電源ユニット５０ａを割り当てる。この例では、電源ユニット５０の供給可能な最大の電流量（以下最大電流量ともいう）は１Ａである。デバイス５２ａの電流値は３．９Ａであるため、デバイス５２ａに４台の電源ユニット５０ａを割り当てる。この電源ユニット５０ａをユニットグループ６０とする。ステップＳ２０において、５台の電源ユニット５０からユニットグループ６０に含まれるに電源ユニット５０ａを除くと、１台の電源ユニット５０ｂである。
【００３２】
図９（ｅ）を参照し、１台の電源ユニット５０ｂでは、デバイス５２ａ以外のデバイス５２ｂから５２ｅに電圧を供給できない。そこで、制御部４１は、ステップＳ２２において、Ｎｏと判断する。ステップＳ２６において、制御部４１は、デバイス５２ａをデバイスグループ６２として決定する。ステップＳ２８において、全てのデバイス５２が割り当てられていないため、制御部４１はＮｏと判断する。ステップＳ３０において、制御部４１は次のデバイス５２ｂに進む。
【００３３】
図１０(ａ)を参照し、ステップＳ１８からステップＳ２６において、制御部４１は、４台の電源ユニット５０ａをユニットグループ６０に割り当てる。デバイス５２ｂをデバイスグループ６２に決定する。
【００３４】
図１０（ｂ）を参照し、ステップＳ１８において、デバイス５２ｃの試験時の電流値は２．９Ａであるため、制御部４１は３台の電源ユニット５０ａをユニットグループ６０としてデバイス５２ｃに割り当てる。ステップＳ２２において、デバイス５２ｄの試験時の電流値は２．５Ａであり、デバイス５２ｄには残りの２台の電源ユニット５０ｂを割り当てられない。このため、制御部４１は、Ｎｏと判断する。ステップＳ２６において、デバイス５２ｃをデバイスグループ６２に決定する。
【００３５】
図１０（ｃ）を参照し、ステップＳ１８において、デバイス５２ｄの試験時の電流値は２．５Ａであるため、制御部４１は３台の電源ユニット５０ａをユニットグループ６０ａとしてデバイス５２ｄに割り当てる。ステップＳ２２において、デバイス５２ｅの試験時の電流値は２．０Ａであり、デバイス５２ｅには残りの２台の電源ユニット５０ｂを割り当てられる。このため、制御部４１は、Ｙｅｓと判断する。ステップＳ１８に戻り、制御部４１は、制御部４１は２台の電源ユニット５０ｂをユニットグループ６０ｂとしてデバイス５２ｅに割り当てる。ステップＳ２６において、制御部４１は、デバイス５２ｄおよび５２ｅをデバイスグループ６２に決定する。ステップＳ２８において、全てのデバイスの割り当てが終了したため、制御部４１はＹｅｓと判断する。
【００３６】
ステップＳ３２において、制御部４１は、デバイス５２ａから５２ｃをそれぞれ試験する。デバイス５２ｄと５２ｅとに同時に電圧を印加し試験する。以上のように、範囲３２ａにおいては、４回の試験で５個のデバイス５２ａから５２ｅを測定する。
【００３７】
図１１（ａ）から図１２（ｄ）は、範囲３２ｂにおける制御部の処理を示す模式図である。図１１（ａ）を参照し、デバイス５２のリーク電流Ｉｄｄｑは、２．８Ａ、３．０Ａ、３．２Ａ、２．９Ａおよび２．７Ａである。図１１（ｂ）を参照し、デバイス５２の試験時の電流値は、リーク電流Ｉｄｄｑに１．０Ａを加算することにより算出する。図１１（ｃ）を参照し、電流値順にデバイス５２ａから５２ｅとする。
【００３８】
図１１（ｄ）を参照し、デバイス５２ａの試験時の電流値は４．２Ａである。このため、ユニットグループ６０として５台の電源ユニット５０ａが割り当てられる。デバイス５２ａをデバイスグループ６２に決定する。
【００３９】
図１２（ａ）から図１２（ｄ）を参照し、デバイス５２ｂから５２ｅの試験時の電流値は３．０Ａより大きく、４．０Ａ以下である。このため、ユニットグループ６０として４台の電源ユニット５０ａが割り当てられる。デバイス５２ｂから５２ｅがそれぞれデバイスグループ６２に決定する。以上のように、範囲３２ｂにおいては、５回の試験で５個のデバイス５２ａから５２ｅを測定する。
【００４０】
図１３（ａ）から図１４（ｂ）は、範囲３２ｃにおける制御部の処理を示す模式図である。図１３（ａ）を参照し、デバイス５２のリーク電流Ｉｄｄｑは、０．９Ａ、０．８Ａ、０．７Ａ、０．９Ａおよび１．０Ａである。図１３（ｂ）を参照し、デバイス５２の試験時の電流値は、リーク電流Ｉｄｄｑに１．０Ａを加算することにより算出する。図１３（ｃ）を参照し、電流値順にデバイス５２ａから５２ｅとする。
【００４１】
図１３（ｄ）を参照し、デバイス５２ａの試験時の電流値は２．０Ａである。このため、ユニットグループ６０ａとして２台の電源ユニット５０ａが割り当てられる。デバイス５２ｂの試験時の電流値は１．９Ａである。このため、ユニットグループ６０ｂとして２台の電源ユニット５０ｂが割り当てられる。電源ユニット５０ｃは、デバイスに割り当てられない。デバイス５２ａおよびデバイス５２ｂをデバイスグループ６２に決定する。
【００４２】
図１４（ａ）を参照し、デバイス５２ｃの試験時の電流値は１．９Ａである。このため、ユニットグループ６０ａとして２台の電源ユニット５０ａが割り当てられる。デバイス５２ｄの試験時の電流値は１．８Ａである。このため、ユニットグループ６０ｂとして２台の電源ユニット５０ｂが割り当てられる。電源ユニット５０ｃは、デバイスに割り当てられない。デバイス５２ｃおよびデバイス５２ｄをデバイスグループ６２に決定する。
【００４３】
図１４（ｂ）を参照し、デバイス５２ｅの試験時の電流値は１．７Ａである。このため、ユニットグループ６０として２台の電源ユニット５０ａが割り当てられる。これ以上デバイスがないため、電源ユニット５０ｂは、デバイスに割り当てられない。デバイス５２ｅをデバイスグループ６２に決定する。以上のように、範囲３２ｃにおいては、３回の試験で５個のデバイス５２ａから５２ｅを測定する。
【００４４】
図８のステップＳ１４のように、制御部４１は、複数のデバイス５２毎に試験時に流れる電流値を算出する。ステップＳ１８からＳ２６のように、制御部４１は、電流値に基づき、複数のデバイス５２のうち同時に試験するデバイスを構成要素とするデバイスグループを決定する。これにより、図９（ａ）から図１４（ｂ）のように、範囲３２ａおよび３２ｃを試験する場合に適切なデバイス５２と電源ユニット５０との接続とすることができる。これにより、例えば、範囲３２ａを試験する場合に、４回の試験で５個のデバイスを試験でき、範囲３２ｃを試験する場合に３回の試験で５個のデバイスを試験できる。よって、試験時間の短縮が可能となる。
【００４５】
また、図１０（ｃ）のように、制御部４１は、デバイスグループ６２内のデバイス５２ｄおよび５２ｅ毎に電源ユニット５０ａおよび５０ｂを構成要素とするユニットグループ６０ａおよび６０ｂを決定する。電源ユニット５０ａおよび５０ｂは、それぞれデバイス５２ｄおよび５２ｅに並列に電圧を供給する電源ユニット５０の少なくとも一部の電源ユニット５０ａおよび５０ｂである。例えば、デバイス５２ｄおよび５２ｅ毎に、ユニットグループ６０ａおよび６０ｂを決定する。これにより、電源ユニットを効率よくデバイスに割り当てることができる。
【００４６】
さらに、デバイスグループ６２内のデバイス５２ｄおよび５２ｅ毎に決定されたユニットグループ６２ａおよび６２ｅは、電源ユニット５０を共有しない。これにより、デバイスグループ６２内のデバイス５２ｄおよび５２ｅに同時に電圧を印加できる。
【００４７】
さらに、１つのデバイス５２ｄまたは５２ｅに対応する電流値が、対応する電源ユニット５０ａまたは５０ｂの供給可能な最大の電流量を合算した電流量以下である。また、電源ユニット５０ａまたは５０ｂから１つの電源ユニットを除いたユニットの供給可能な最大の電流量を合算した電流量より大きくなる。例えば、電源ユニット５０ａの最大電流量が１Ａのとき、３台の電源ユニット５０ａの最大電流量を合算した電流量は３．０Ａである。３台の電源ユニット５０ａから１台の電源ユニット５０ａを除いた最大電流量を合算した電流量は、２．０Ａである。デバイス５２ｄの試験時の電流値２．５Ａが、３．０Ａ以下かつ２．０Ａより大きいため、３台の電源ユニット５０ａをユニットグループ６０ａとする。これにより、電源ユニットを効率よくデバイスに割り当てることができる。
【００４８】
さらに、制御部４１は、試験時の電流値の大きい順にデバイスグループ６２を決定する。例えば、図１０（ｃ）において、デバイス５２ｄはデバイス５２ｅより試験時の電流値が大きい。これにより、効率よく、デバイスグループ６２を決定できる。
【００４９】
さらに、ステップＳ１２のように、制御部４１は、デバイス５２毎のリーク電流Ｉｄｄｑから試験時の電流値を算出する。これにより、デバイス５２毎の試験時の電流値を効率よく算出できる。試験時の電流値を算出は、リーク電流以外を用いてもよい。
【００５０】
実施例１においては、複数のデバイス５２がウエーハ２０に形成されており、複数の端子がウエーハ２０に接触するプローブカード２４のプローブ２２である例について説明した。デバイス５２および端子は、これ以外でもよい。試験として、機能試験を例に説明したがこれ以外の試験でもよい。複数の電源ユニット５０ｆが供給可能な最大電流量が互いに同じである例を説明したが、互いに異なっていてもよい。
【００５１】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００５２】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、前記複数のデバイス毎に試験時に流れる電流値を算出し、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定する制御部と、を具備することを特徴とする試験装置。
（付記２）前記制御部は、前記デバイスグループ内のデバイス毎に並列に電圧を供給する前記複数の電源ユニットの少なくとも一部の電源ユニットを構成要素とするユニットグループを決定することを特徴とする付記１記載の試験装置。
（付記３）前記制御部は、前記デバイスグループ内のデバイス毎に決定されたユニットグループが電源ユニットを共有しないように、前記ユニットグループを決定することを特徴とする付記２記載の試験装置。
（付記４）前記制御部は、前記デバイスグループ内のデバイス毎に、１つのデバイスに対応する前記電流値が、前記少なくとも一部の電源ユニットの供給可能な最大の電流量を合算した電流量以下であり、前記少なくとも一部の電源ユニットから１つの電源ユニットを除いた電源ユニットの供給可能な最大の電流量を合算した電流量より大きくなるように、前記ユニットグループを決定することを特徴とする付記２または３記載の試験装置。
（付記５）前記複数のデバイスは同じウエーハに形成されており、前記複数の端子は前記ウエーハに接触するプローブであることを特徴とする付記１から４のいずれか一項記載の試験装置。
（付記６）前記制御部は、前記複数のデバイス毎のリーク電流から前記電流値を算出することを特徴とする付記１から５のいずれか一項記載の試験装置。
（付記７）前記複数の電源ユニットが供給可能な最大電流量は互いに同じであることを特徴とする付記１から６のいずれか一項記載の試験装置。
（付記８）複数のデバイスに電気的に接続される複数の端子と、前記複数の端子を介し、前記複数のデバイスに電圧を印加する複数の電源ユニットと、を具備する試験装置を用いた試験方法であって、前記複数のデバイス毎に試験時に流れる電流値を算出するステップと、前記電流値に基づき、前記複数のデバイスのうち同時に試験するデバイスを構成要素とするデバイスグループを決定するステップと、を含むことを特徴とする試験方法。
【符号の説明】
【００５３】
１０        本体
１２        ウエーハプローバ
１４        ヘッド
１６        ステージ
１８        ウエーハチャック
２０        ウエーハ
２２        プローブ
２４        プローブカード
２６        コネクタピン
３０        チップ
３１        回路領域
４０        本体部
４１        制御部
４６        測定部
４７        電源部
４８        リレー部
５０        電源ユニット
５２        デバイス
６０        ユニットグループ
６２        デバイスグループ
【図１】
2014181969.tif 000003
【図２】
2014181969.tif 000004
【図３】
2014181969.tif 000005
【図４】
2014181969.tif 000006
【図５】
2014181969.tif 000007
【図６】
2014181969.tif 000008
【図７】
2014181969.tif 000009
【図８】
2014181969.tif 000010
【図９】
2014181969.tif 000011
【図１０】
2014181969.tif 000012
【図１１】
2014181969.tif 000013
【図１２】
2014181969.tif 000014
【図１３】
2014181969.tif 000015
【図１４】
2014181969.tif 000016