(57)【要約】【課題】本発明は、表面欠陥密度が減少して、改善された特性及び歩留まりを有するエピタキシャルウエハを提供することを目的とする。【解決手段】本発明のエピタキシャルウエハは、基板と、基板上に配置されたエピタキシャル構造体と、を含み、エピタキシャル構造体は、第１エピタキシャル層と、第１エピタキシャル層上に配置された第２エピタキシャル層と、第１エピタキシャル層と第２エピタキシャル層との間に配置され、第１エピタキシャル層と隣接する第１境界において第１ドーピング濃度を有し、第２エピタキシャル層と隣接する第２境界において第１ドーピング濃度と異なる第２ドーピング濃度を有する第３エピタキシャル層と、を含む。【選択図】図１
2014093525.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されたエピタキシャル構造体と、を含み、
前記エピタキシャル構造体は、
第１エピタキシャル層と、
前記第１エピタキシャル層上に配置された第２エピタキシャル層と、
前記第１エピタキシャル層と前記第２エピタキシャル層との間に配置され、前記第１エピタキシャル層と隣接する第１境界において第１ドーピング濃度を有し、前記第２エピタキシャル層と隣接する第２境界において前記第１ドーピング濃度と異なる第２ドーピング濃度を有する第３エピタキシャル層と、を含む、エピタキシャルウエハ。
【請求項２】
前記第１エピタキシャル層の組成と前記第２エピタキシャル層の組成は互いに同一である、請求項１に記載のエピタキシャルウエハ。
【請求項３】
前記第１エピタキシャル層は、前記基板と前記第２エピタキシャル層との間に配置されて、前記エピタキシャルウエハに電圧を印加する時に引き起こされる漏れ電流が抑制される、請求項１又は２に記載のエピタキシャルウエハ。
【請求項４】
前記第１エピタキシャル層が前記基板と前記第２エピタキシャル層との間に配置されて、前記基板と前記第２エピタキシャル層との間の格子不整合を減少させて、前記第２エピタキシャル層の表面欠陥を減らす、請求項１ないし３のいずれか一項に記載のエピタキシャルウエハ。
【請求項５】
前記第３エピタキシャル層の前記第１境界と前記第２境界との間の内部ドーピング濃度は、前記第１境界から前記第２境界に行くほど、前記第１ドーピング濃度から前記第２ドーピング濃度に増加または減少する、請求項１ないし４のいずれか一項に記載のエピタキシャルウエハ。
【請求項６】
前記第２エピタキシャル層の表面欠陥密度は、０．５個／ｃｍ２以下である、請求項１ないし５のいずれか一項に記載のエピタキシャルウエハ。
【請求項７】
前記基板及び前記エピタキシャル構造体のそれぞれは、炭化ケイ素を含む、請求項１ないし６のいずれか一項に記載のエピタキシャルウエハ。
【請求項８】
ｎ型にドープされた前記第１及び第２エピタキシャル層のそれぞれは、シリコンカーボンナイトライド（ＳｉＣＮ）を含む、請求項１ないし７のいずれか一項に記載のエピタキシャルウエハ。
【請求項９】
ｐ型にドープされた前記第１及び第２エピタキシャル層のそれぞれは、アルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含む、請求項１ないし８のいずれか一項に記載のエピタキシャルウエハ。
【請求項１０】
前記第１エピタキシャル層は、１μｍ以下の厚さを有する、請求項１ないし９のいずれか一項に記載のエピタキシャルウエハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウエハに関する。
【背景技術】
【０００２】
エピタキシャル成長工程は、通常、化学気相蒸着プロセスを含む。エピタキシャル成長工程によれば、気相／液相／固相のシリコン複合物が単結晶シリコンウエハ（または、基板）の表面に伝達されて熱分解する間または熱分解に影響を及ぼす間に、ウエハは加熱される。このとき、単結晶構造の成長を持続させる方式でシリコンが単結晶シリコンウエハ上に積層されることで、エピタキシャルウエハが製造される。この場合、ウエハの表面上に存在する凝集シリコンの格子不整合などは、エピタキシャルウエハの品質に直接的に影響を及ぼすことがある。
【０００３】
さらに、単結晶構造の成長を持続させることによって、ウエハの表面上に存在する欠陥が成長し続けて、エピタキシャル層に新しい結晶欠陥、すなわち、成長欠陥を形成することがある。例えば、約０．１μｍ乃至約１０μｍ以上の長さを有するエピタキシャル積層欠陥(stacking fault)及びヒロック（ｈｉｌｌｏｃｋ）のような表面欠陥がウエハ上に形成されることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、表面欠陥密度（ｓｕｒｆａｃｅ  ｄｅｆｅｃｔ  ｄｅｎｓｉｔｙ）が減少して、改善された特性及び歩留まりを有するエピタキシャルウエハを提供する。
【課題を解決するための手段】
【０００５】
本願発明のエピタキシャルウエハは、基板と,前記基板上に配置されたエピタキシャル構造体と,を含み、前記エピタキシャル構造体は、第１エピタキシャル層と,前記第１エピタキシャル層上に配置された第２エピタキシャル層と,前記第１エピタキシャル層と前記第２エピタキシャル層との間に配置され、前記第１エピタキシャル層と隣接する第１境界において第１ドーピング濃度を有し、前記第２エピタキシャル層と隣接する第２境界において前記第１ドーピング濃度と異なる第２ドーピング濃度を有する第３エピタキシャル層と,を含むことができる。
【０００６】
前記第１エピタキシャル層と前記第２エピタキシャル層は、互いに同一の組成を有することができる。
【０００７】
前記第１エピタキシャル層は、前記基板と前記第２エピタキシャル層との間に配置されて、前記エピタキシャルウエハに電圧を印加する時に引き起こされる漏れ電流を抑制することができる。
【０００８】
前記第１エピタキシャル層が前記基板と前記第２エピタキシャル層との間に配置されて、前記基板と前記第２エピタキシャル層との間の格子不整合を減少させて、前記第２エピタキシャル層の表面欠陥を減らすことができる。
【０００９】
前記第３エピタキシャル層の前記第１境界と前記第２境界との間の内部ドーピング濃度は、前記第１境界から前記第２境界に行くほど、前記第１ドーピング濃度から前記第２ドーピング濃度に増加または減少することができる。
【００１０】
前記第２エピタキシャル層の表面欠陥密度は、０．５個／ｃｍ２であってもよい。
【００１１】
前記基板及び前記エピタキシャル構造体のそれぞれは、炭化ケイ素を含むことができる。
【００１２】
ｎ型にドープされた前記第１及び第２エピタキシャル層のそれぞれは、シリコンカーボンナイトライド（ＳｉＣＮ）を含み、ｐ型にドープされた前記第１及び第２エピタキシャル層のそれぞれは、アルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含むことができる。
【００１３】
前記第１エピタキシャル層は、１μｍ以下の厚さ、例えば、０．５μｍ乃至１．０μｍの厚さを有することができる。
【００１４】
他の実施例による半導体素子は、前記エピタキシャルウエハと,前記第２エピタキシャル層上に配置されたソース及びドレインと,を含むことができる。
【００１５】
前記半導体素子は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に該当することができる。
【００１６】
更に他の実施例によるエピタキシャルウエハの製造方法は、基板上に反応ソースを注入して、第１成長温度で、第１成長速度で第１エピタキシャル層を成長させるステップと,前記基板上に前記反応ソースを注入し続けて、第２成長温度で、前記第１成長速度より速い第２成長速度で第２エピタキシャル層を成長させるステップと,を含むことができる。
【００１７】
前記第１成長温度は、前記第２成長温度より高温とすることができる。前記第２成長温度は、１５００℃乃至１６５０℃であり、前記第１成長温度は、前記第２成長温度より１０℃乃至３００℃高くすることができる。前記第１エピタキシャル層を成長させる時、ケイ素に対する炭素の比率（Ｃ／Ｓｉ）は０．７乃至１であり、前記第２エピタキシャル層を成長させる時、ケイ素に対する炭素の比率（Ｃ／Ｓｉ）は１以上であってもよい。前記第１成長速度は、３μｍ／ｈ以下であり、前記第２成長速度は２０μｍ／ｈ以上であってもよい。
【００１８】
前記エピタキシャルウエハの製造方法は、前記第１エピタキシャル層を成長させた後、前記第２エピタキシャル層を成長する前に、前記反応ソースを注入し続けて、前記第１エピタキシャル層上に第３エピタキシャル層を成長させるステップをさらに含むことができる。
【００１９】
前記第１成長温度から前記第２成長温度に線形的にまたは階段式に変化する成長温度で、前記第３エピタキシャル層を成長させることができる。
【００２０】
前記第１成長速度から前記第２成長速度に線形的にまたは階段式に増加する成長速度で、前記第３エピタキシャル層を成長させることができる。
【００２１】
前記第１エピタキシャル層を成長させた後、連続して前記第２エピタキシャル層を成長させることができる。
【００２２】
前記第１成長温度は、前記第２成長温度より低温とすることができる。前記第１成長温度は１４００℃乃至１５００℃であり、前記第２成長温度は１５００℃乃至１７００℃であってもよい。前記第１成長速度は５μｍ／ｈ以下であり、前記第２成長速度は３０μｍ／ｈ以上であってもよい。
【００２３】
前記第１エピタキシャル層は１μｍ以下の厚さを有することができ、前記基板は炭化ケイ素を含み、前記反応ソースは、炭素及びケイ素を含む固相、液相または気相の物質を含むことができる。
【発明の効果】
【００２４】
実施例のエピタキシャルウエハは、表面欠陥密度が減少して、改善された特性を有する高い品質を有することができ、エピタキシャルウエハの製造方法は、表面欠陥密度が減少して、改善された歩留まりでエピタキシャルウエハを製造することができる。
【図面の簡単な説明】
【００２５】
【図１】一実施例に係るエピタキシャルウエハの製造方法を説明するための工程断面図である。
【図２】一実施例に係るエピタキシャルウエハの製造方法を説明するためのフローチャートである。
【図３】図２に示したエピタキシャルウエハの製造方法での成長条件の一例を説明するためのグラフである。
【図４】図２に示したエピタキシャルウエハの製造方法での成長条件の他の例を説明するためのグラフである。
【図５】実施例に係るエピタキシャルウエハの概略的な断面図である。
【図６】他の実施例に係るエピタキシャルウエハの製造方法を説明するための工程断面図である。
【図７】他の実施例に係るエピタキシャルウエハの製造方法を説明するためのフローチャートである。
【図８】図７に示したエピタキシャルウエハの製造方法での成長条件の一例を説明するためのグラフである。
【図９】他の実施例に係るエピタキシャルウエハの概略的な断面図である。
【発明を実施するための形態】
【００２６】
本発明は、様々な変更を加えることができ、種々の実施例を有することができるので、特定の実施例を図面に例示し、これを詳細な説明を通じて詳細に説明する。しかし、これは、本発明を特定の実施形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解しなければならない。
【００２７】
実施例を説明するにおいて、関連する公知技術に対する具体的な説明が、本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明を省略する。また、本明細書の説明過程で用いられる数字（例えば、第１、第２など）は、一つの構成要素を他の構成要素と区分するための識別記号に過ぎない。
【００２８】
上記の図面を参照して実施形態について詳細に説明する。ただし、図面中、同一の構成要素には同一の参照符号を付する。
基板（ｓｕｂｓｔｒａｔｅ）（または、ウエハ）にエピタキシャル層が成長されたエピタキシャルウエハの表面欠陥密度（ｓｕｒｆａｃｅ  ｄｅｆｅｃｔ  ｄｅｎｓｉｔｙ）は、初期に投入される反応ガスの量（ｆｌｕｘ）、成長温度、圧力、全体フラックス（ｆｌｕｘ）、Ｃ／Ｓｉ比率（ｒａｔｉｏ）、Ｓｉ／Ｈ２比率などの変数によって変わり得る。
【００２９】
実施例によれば、エピタキシャルウエハの表面欠陥密度を、０．５個／ｃｍ２以下に減少させるために、すなわち、表面欠陥密度を１ｃｍ２当たり０．５個以下に減少させるために、成長温度、成長速度（すなわち、投入される反応ガスの量）、予備成長されるエピタキシャル層の厚さまたはＣ／Ｓｉ比率のうち少なくとも一つを制御することができる。例えば、減らさなければならない表面欠陥の大きさは、数μｍ２〜数十μｍ２であってもよいが、実施例はこれに限定されない。
【００３０】
以下、一実施例に係るエピタキシャルウエハの製造方法２００Ａ及びその方法によって製造されたエピタキシャルウエハ３００Ａを、添付の図面を参照して、次のように説明する。
【００３１】
図１（ａ）乃至（ｃ）は、一実施例に係るエピタキシャルウエハの製造方法２００Ａを説明するための工程断面図であり、図２は、一実施例に係るエピタキシャルウエハの製造方法２００Ａを説明するためのフローチャートである。
【００３２】
図３は、図２に示したエピタキシャルウエハの製造方法２００Ａでの成長条件の一例を説明するためのグラフであり、図４は、図２に示したエピタキシャルウエハの製造方法２００Ａでの成長条件の他の例を説明するためのグラフである。各グラフにおいて、横軸は時間を示し、縦軸は成長温度を示す。
【００３３】
図２に例示したエピタキシャルウエハの製造方法２００Ａを、図１（ａ）乃至（ｃ）を参照して説明するが、実施例は、図１（ａ）乃至（ｃ）に示した工程断面図に限定されない。
【００３４】
実施例によるエピタキシャルウエハの製造方法２００Ａは、まず、図１（ａ）に例示したように、反応チャンバ（図示せず）内に基板１１０を配置する（Ｓ２１０Ａ）。ここで、基板１１０は、半導体基板であってもよく、例えば、シリコンカーバイド系の基板であってもよい。また、図１（ａ）乃至（ｃ）の場合、基板１１０は、４Ｈ−ＳｉＣ基板であるものと示しているが、実施例はこれに限定されない。すなわち、実施例によるエピタキシャルウエハ上に最終的に作製しようとする素子や製品の種類によって、４Ｈ−ＳｉＣ基板１１０以外の６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、または１５Ｒ−ＳｉＣなどのような他の基板を使用してもよいことは勿論である。
【００３５】
Ｓ２１０Ａ段階を行った後に、予備成長工程を行う（Ｓ２２０Ａ）。
【００３６】
基板１１０上に特定材質の物質を積層（または、成長）させて積層レイヤー（図示せず）を形成する時、基板１１０と積層レイヤーとの間の格子定数の不整合によって積層レイヤーの信頼性を担保しにくいことがある。これを解決するために、図１（ａ）に例示したように、基板１１０上にエピタキシャル層１１５をバッファ層として積層させることができる。しかし、このようなバッファ層１１５の成長過程でバッファ層１１５の表面に欠陥が発生して、表面欠陥密度が許容値以上、例えば、１個／ｃｍ２を上回る場合、製品のためのエピタキシャルウエハとしての使用に適しないことがある。したがって、実施例によれば、表面欠陥密度を０．５個／ｃｍ２以下に減少させるために、基板１１０上にバッファ層１１５を形成した後、予備成長工程（Ｓ２２０Ａ）を行って、図１（ｂ）に例示したように、バッファ層１１５上に第１エピタキシャル層１１７を形成する。
【００３７】
予備成長工程（Ｓ２２０Ａ）は、第１成長温度及び第１成長速度で行うことができる。第１成長温度は、後述する後続成長工程（Ｓ２４０Ａ）での第２成長温度よりも高温とすることができる。また、第１成長速度は、後続成長工程（Ｓ２４０Ａ）での第２成長速度よりも低速とすることができる。
【００３８】
すなわち、予備成長工程（Ｓ２２０Ａ）は、反応チャンバー内にエピタキシャル成長のための反応ソースを注入するにおいて、第２成長温度よりも高温である第１成長温度で、そして、第２成長速度よりも低速である第１成長速度で、基板１１０上に、図１（ｂ）に例示したように、第１エピタキシャル層１１７を成長させる工程に該当する。ここで、反応ソースは、第１エピタキシャル層１１７の被積層対象である基板１１０の材質及び種類によって異ならせてもよい。例えば、図１（ａ）乃至（ｃ）に例示したように、基板１１０がシリコンカーバイド系の基板である場合、基板１１０との格子定数の一致が可能な物質として、ＳｉＨ4＋Ｃ3Ｈ8＋Ｈ2、ＭＴＳ（ＣＨ3ＳｉＣｌ3）、ＴＣＳ（ＳｉＨＣｌ3）、ＳｉxＣx（ここで、ｘは、１以上の正の整数）、ＳｉxＣy（ここで、ｘ及びｙのそれぞれは、１以上の正の整数）などの炭素及びケイ素を含む固相、液相、気相の物質を、反応ソースとして用いることができる。
【００３９】
また、前述したエピタキシャル成長工程を通じて基板１１０上に積層される第１または第２エピタキシャル層１１７，１１９を、Ｎタイプにドープさせようとする場合、ソースガスとしては、窒素ガス（Ｎ2）などの５族元素の物質を用いることができる。
【００４０】
実施例によれば、予備成長工程（Ｓ２２０Ａ）での第１成長温度は、例えば、後続成長工程（Ｓ２４０Ａ）での第２成長温度よりも１０℃乃至３００℃高い温度に設定することができる。また、第１成長速度は、例えば、図３又は図４に例示したように、３μｍ／ｈ以下の速度、すなわち、１時間当たり３μｍ以下の厚さで第１エピタキシャル層１１７が積層される速度に設定することができる。ここで、第１成長速度は、チャンバー内に注入される反応ソースの量（ｆｌｕｘ）を調節することによって調節可能である。
【００４１】
一般に、高い成長温度でエピタキシャル成長工程を行う場合、反応ソースによる原子が高いエネルギーを有することで、原子間移動度が活発である。したがって、高い成長温度を維持しながら非常に速い成長速度でエピタキシャル層を成長させる場合、基板１１０上にエピタキシャル層を均一に成長させることが難しいことがある。これを考慮して、実施例による予備成長工程（Ｓ２２０Ａ）で、高温の第１成長温度を維持することによって反応ソースによる原子間移動度を活発にして、均一な成長が可能な環境を設け、第１成長速度は低くすることによって、それら原子が基板１１０上に均一に分布及び成長できる時間を付与する。
【００４２】
したがって、後続成長工程（Ｓ２４０Ａ）が行われて第２エピタキシャル層１１９が成長される前に、前述した予備成長工程（Ｓ２２０Ａ）によって基板１１０上に第１エピタキシャル層１１７が成長されることによって、以降、基板１１０と第２エピタキシャル層１１９との間の格子不整合が減少して、第２エピタキシャル層１１９の表面欠陥を大きく減らすことができる。
【００４３】
前述した予備成長工程（Ｓ２２０Ａ）は、成長初期の格子不整合による表面欠陥を減らして、後続成長工程（Ｓ２４０Ａ）を助けるための事前工程であるので、予備成長工程（Ｓ２２０Ａ）によって成長される第１エピタキシャル層１１７の厚さは、略１．０μｍ以下、例えば、０．５μｍ〜１．０μｍであってもよい。また、予備成長工程（Ｓ２２０Ａ）によって成長される第１エピタキシャル層１１７の厚さは、第１成長温度及び第１成長速度だけでなく、図３又は図４に例示した成長期間（０〜ｔ１）を調節して変更可能である。
【００４４】
前述した図１（ａ）及び（ｂ）に示したように、バッファ層１１５及び第１エピタキシャル層１１７を成長するプレ成長（予備成長）段階（Ｐｒｅ−ｇｒｏｗｔｈ  ｓｔｅｐ）を行った後、図１（ｃ）に示した成長段階（Ｇｒｏｗｔｈ  ｓｔｅｐ）に該当する後続成長工程を行う（Ｓ２４０Ａ）。ここで、後続成長工程（Ｓ２４０Ａ）は、予備成長工程（Ｓ２２０Ａ）を基にして成長された第１エピタキシャル層１１７上に本格的にエピタキシャル成長を行うことで、第１エピタキシャル層１１７上に第２エピタキシャル層１１９を形成する工程に該当する。このような後続成長工程（Ｓ２４０Ａ）は、予備成長工程（Ｓ２２０Ａ）を経た後の成長工程であるので、予備成長工程（Ｓ２２０Ａ）での第１成長速度に比べて非常に速い第２成長速度でエピタキシャル成長を行うことができる。例えば、後続成長工程（Ｓ２４０Ａ）は、図３又は図４に例示したように、２０μｍ／ｈ以上の速度で行うことができる。
【００４５】
また、後続成長工程（Ｓ２４０Ａ）での第２成長温度が１５００℃より小さい場合、表面欠陥を誘発することがあり、１６５０℃より大きい場合、第２エピタキシャル層１１９の成長が難しいことがある。したがって、第２成長温度は、例えば、１５００℃〜１６５０℃の範囲で設定することができる。
【００４６】
後続成長工程（Ｓ２４０Ａ）は、第２エピタキシャル層１１９が所望の厚さになるまで行うことができる。例えば、基板１１０上に形成される第１及び第２エピタキシャル層１１７，１１９の厚さが目標厚さになるまで、後続成長工程（Ｓ２４０Ａ）は行われてもよい。このとき、目標厚さは、エピタキシャルウエハの活用目的、用途、最終素子、製品の性格または設計値のうち少なくとも一つによって異ならせることができる。
【００４７】
上述した成長条件によるとき、予備成長工程（Ｓ２２０Ａ）で第１エピタキシャル層１１７を成長させる時に、ケイ素に対する炭素の比率（Ｃ／Ｓｉ）が０．７より小さい場合、シリコン粒子によって周辺装置にダメージ（ｄａｍａｇｅ）が生じ得る。また、比率（Ｃ／Ｓｉ）が１より大きい場合、エピタキシャルウエハを所望のレベルでドープさせることが難しいことがある。したがって、予備成長工程（Ｓ２２０Ａ）での比率（Ｃ／Ｓｉ）は、０．７〜１の値を有することができる。
【００４８】
また、後続成長工程（Ｓ２４０Ａ）で第２エピタキシャル層１１９を成長させる時、比率（Ｃ／Ｓｉ）は１以上の値を有するように制御することができるが、実施例はこれに限定されない。
【００４９】
また、前述した後続成長工程（Ｓ２４０Ａ）と予備成長工程（Ｓ２２０Ａ）とは断続することなく行うことができる。このような予備及び後続成長工程（Ｓ２２０Ａ、Ｓ２４０Ａ）の断続のない進行は、次のような様々な方式により行うことができる。
【００５０】
一実施例によれば、同一の反応ソースの注入を中断させない状態で（成長工程を中断しない状態で）、予備成長工程（Ｓ２２０Ａ）が行われた後に、連続して後続成長工程（Ｓ２４０Ａ）が行われてもよい。すなわち、図４に例示したように、予備成長工程（Ｓ２２０Ａ）を０〜ｔ１の期間の間に行った直後に、工程条件を異にする後続成長工程（Ｓ２４０Ａ）を行うことができる。この場合、図２に例示したＳ２３０Ａ段階は行わずに省略してもよい。
【００５１】
他の実施例によれば、図２に例示したように、予備成長工程（Ｓ２２０Ａ）を行った後、後続成長工程（Ｓ２４０Ａ）を行う前に、反応ソースを注入し続けて、第１エピタキシャル層１１７上に第３エピタキシャル層（図示せず）を形成する中間成長工程（Ｓ２３０Ａ）が行われてもよい。
【００５２】
図３に例示したように、中間成長工程（Ｓ２３０Ａ）は、ｔ１〜ｔ２の時間の間に行われる。
【００５３】
また、中間成長工程（Ｓ２３０Ａ）は、予備成長工程（Ｓ２２０Ａ）の第１成長温度から後続成長工程（Ｓ２４０Ａ）の第２成長温度まで線形的に（比例的に）減少する成長温度で行うことができる。また、第１成長温度から第２成長温度に線形的に減少する成長温度環境下で、第１成長速度から第２成長速度まで線形的に（比例的に）増加する成長速度で中間成長工程（Ｓ２３０Ａ）を行うこともできる。
【００５４】
または、図示していないが、中間成長工程（Ｓ２３０Ａ）での成長温度の減少及び成長速度の増加は、非線形的にも変化することができる。例えば、中間成長工程（Ｓ２３０Ａ）において、成長温度は、第１成長温度から第２成長温度に階段的に減少してもよく、第１成長速度から第２成長速度に階段的に増加してもよい。
【００５５】
図５は、実施例に係るエピタキシャルウエハ３００Ａの概略的な断面図である。
【００５６】
実施例によるエピタキシャルウエハ３００Ａは、基板（または、ウエハ）１１０、及び基板１１０上に形成されたエピタキシャル構造体２１０Ａを含む。基板１１０は、半導体基板であってもよく、例えば、シリコンカーバイド系の基板であってもよい。基板１１０は、図１（ａ）乃至（ｃ）に例示した基板１１０に該当することができる。
【００５７】
基板１１０がシリコンカーバイド系の基板である場合、これに対応して、エピタキシャル構造体２１０Ａもシリコンカーバイド構造体であってもよい。すなわち、基板１１０及びエピタキシャル構造体２１０Ａのそれぞれは、炭化ケイ素を含むことができる。
【００５８】
具体的に、エピタキシャル構造体２１０Ａは、第１及び第２エピタキシャル層２１２Ａ，２１４Ａを含む。第１エピタキシャル層２１２Ａは基板１１０上に形成され、第２エピタキシャル層２１４Ａは第１エピタキシャル層２１２Ａ上に形成される。第１及び第２エピタキシャル層２１２Ａ，２１４Ａは、図１（ｂ）及び（ｃ）にそれぞれ例示した第１及び第２エピタキシャル層１１７，１１９にそれぞれ該当することができる。図５に示したエピタキシャルウエハ３００Ａの場合、図１（ａ）に示したバッファ層１１５の図示が省略された。実施例によるエピタキシャルウエハ３００Ａは、バッファ層１１５を含んでいなくてもよい。
【００５９】
第１エピタキシャル層２１２Ａは、前述した図２に例示した予備成長工程（Ｓ２２０Ａ）によって基板１１０上に形成することができる。このように、基板１１０と第２エピタキシャル層２１４Ａとの間に第１エピタキシャル層２１２Ａを配置することによって、エピタキシャルウエハ３００Ａに電圧を印加する時に引き起こされる漏れ電流を抑制することができる。このとき、第１エピタキシャル層２１２Ａは、１μｍ以下の厚さ、例えば、０．５μｍ〜１．０μｍの厚さを有することができる。
【００６０】
第２エピタキシャル層２１４Ａは、前述した後続成長工程（Ｓ２４０Ａ）によって目標に合う厚さに製造することができ、第１エピタキシャル層２１２Ａ上に形成されるので、０．５個／ｃｍ２以下の表面欠陥密度を有するように作製することができる。第２エピタキシャル層２１４Ａは、第１エピタキシャル層２１２Ａの第１成長速度より高速である第２成長速度で成長される層である。
【００６１】
このとき、第１エピタキシャル層２１２Ａ及び第２エピタキシャル層２１４Ａは全てｎ型伝導性シリコンカーバイド系であってもよい。すなわち、基板１１０がシリコンカーバイド（ＳｉＣ）で具現される場合、第１エピタキシャル層２１２Ａ及び第２エピタキシャル層２１４Ａのそれぞれは、シリコンカーボンナイトライド（ＳｉＣＮ）を含んで形成することができる。
【００６２】
しかし、必ずしもこれに限定されるものではなく、第１エピタキシャル層２１２Ａ及び第２エピタキシャル層２１４Ａは全てｐ型伝導性シリコンカーバイド系であってもよい。この場合、第１エピタキシャル層２１２Ａ及び第２エピタキシャル層２１４Ａのそれぞれは、アルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含んで形成することができる。
【００６３】
前述したエピタキシャルウエハの製造方法２００Ａによれば、同一の反応ソースの注入を中断させない状態で、予備成長工程（Ｓ２２０Ａ）と後続成長工程（Ｓ２４０Ａ）が連続して行われるので、第１エピタキシャル層２１２Ａと第２エピタキシャル層２１４Ａとは同一の組成を有することができる。
【００６４】
図５は、図２に示したエピタキシャルウエハの製造方法２００Ａにおいて、図４に例示したように、中間成長工程（Ｓ２３０Ａ）が省略される場合に製造されたエピタキシャルウエハ３００Ａの断面図を示す。
【００６５】
しかし、図３に例示したように、中間成長工程（Ｓ２３０Ａ）が省略されずに行われる場合、図５に例示したエピタキシャルウエハ３００Ａは、第１エピタキシャル層２１２と第２エピタキシャル層２１４との間に配置された第３エピタキシャル層（図示せず）をさらに含むことができる。
【００６６】
以下、他の実施例に係るエピタキシャルウエハの製造方法２００Ｂ及びその方法によって製造されたエピタキシャルウエハ３００Ｂを、添付の図面を参照して、次のように説明する。
【００６７】
図６（ａ）乃至（ｃ）は、他の実施例に係るエピタキシャルウエハの製造方法２００Ｂを説明するための工程断面図であり、図７は、他の実施例に係るエピタキシャルウエハの製造方法２００Ｂを説明するためのフローチャートである。
【００６８】
図８は、図７に示したエピタキシャルウエハの製造方法２００Ｂでの成長条件の一例を説明するためのグラフであり、横軸は時間を示し、縦軸は成長速度をそれぞれ示す。
【００６９】
図７に例示したエピタキシャルウエハの製造方法２００Ｂを、図６（ａ）乃至（ｃ）を参照して説明するが、実施例は、図６（ａ）乃至（ｃ）に示した工程断面図に限定されない。
【００７０】
以下、図７に例示したエピタキシャルウエハの製造方法２００Ｂにおいて、図２に示したエピタキシャルウエハの製造方法２００Ａと異なる部分のみを説明し、同一の部分については重複説明を省略する。
【００７１】
他の実施例に係るエピタキシャルウエハの製造方法２００Ｂによれば、まず、図６（ａ）に例示したように、反応チャンバー内に基板１１０を配置する（Ｓ２１０Ｂ）。図６（ａ）乃至（ｃ）に例示した基板１１０は、図１（ａ）乃至（ｃ）に例示した基板１１０と同一であるので、重複説明を省略する。
【００７２】
Ｓ２１０Ｂ段階を行った後、予備成長工程（Ｓ２２０Ｂ）を行う。
【００７３】
基板１１０上に積層レイヤーを形成する時、基板１１０と積層レイヤーとの間の格子定数の不整合によって、積層レイヤーの信頼性を担保しにくいことがある。これを解決するために、基板１１０上にエピタキシャル層をバッファ層として積層させることができる。しかし、このようなバッファ層の成長過程でバッファ層の表面に欠陥が発生して、表面欠陥密度が許容値以上、例えば、１個／ｃｍ２を上回る場合、ある製品のためのエピタキシャルウエハとしての使用に適しないことがある。したがって、実施例によれば、表面欠陥密度を０．５個／ｃｍ２以下に減少させるために、基板１１０上にバッファ層を形成した後、予備成長工程（Ｓ２２０Ｂ）を行うことで、バッファ層上に第１エピタキシャル層を形成する。例えば、図６（ａ）に示した「プレグロース（予備成長）段階（Ｐｒｅ−ｇｒｏｗｔｈ  ｓｔｅｐ）（１st ｓｔｅｐ(第１ステップ））」で、基板１１０上にバッファ層及び第１エピタキシャル層が形成される。図６（ａ）で、参照符号「１３０」はバッファ層と第１エピタキシャル層を共に示しているが、説明の便宜上、以下では、「１３０」は、第１エピタキシャル層を意味するものと説明する。
【００７４】
続けて図６（ａ）を参照すると、予備成長工程（Ｓ２２０Ｂ）で、基板１１０上に反応ソースを注入して、第３成長温度で、第３成長速度で第１エピタキシャル層１３０を形成する。ここで、反応ソースは、図１（ａ）乃至（ｃ）に例示した工程で用いられる反応ソースと同一であってもよく、または異なってもよい。すなわち、反応ソースは、第１エピタキシャル層１３０の被積層対象である基板１１０の材質及び種類によって異ならせてもよい。例えば、図６（ａ）乃至（ｃ）に例示したように、基板１１０がシリコンカーバイド系の基板である場合、基板１１０との格子定数の一致が可能な物質として、ＳｉＨ4＋Ｃ3Ｈ8＋Ｈ2、ＭＴＳ（ＣＨ3ＳｉＣｌ3）、ＴＣＳ（ＳｉＨＣｌ3）、ＳｉxＣx（ここで、ｘは１以上の正の整数）、ＳｉxＣy（ここで、ｘ及びｙのそれぞれは、１以上の正の整数）などの炭素及びケイ素を含む固相、液相、気相の物質を、反応ソースとして用いることができる。
【００７５】
図２に示した予備成長工程（Ｓ２２０Ａ）とは異なり、第３成長温度は、後述する後続成長工程（Ｓ２４０Ｂ）での第４成長温度より低温である。例えば、後続成長工程（Ｓ２４０Ｂ）での第４成長温度が１５００℃より小さい場合、表面欠陥を誘発することがあり、１７００℃より大きい場合、図６（ｃ）に例示した第２エピタキシャル層１３４の成長が難しいことがある。したがって、第４成長温度は、例えば、１５００℃乃至１７００℃であるとよい。この場合、第３成長温度は、１４００℃乃至１５００℃の範囲で設定することができる。
【００７６】
また、予備成長工程（Ｓ２２０Ｂ）での第３成長速度は、後続成長工程（Ｓ２４０Ｂ）での第４成長速度より低速とすることができる。例えば、第３成長速度は、５μｍ／ｈ以下の速度、すなわち、１時間当たり５μｍ以下の厚さで第１エピタキシャル層１３０が積層される速度に設定することができる。ここで、第３成長速度は、前述した第１成長速度と同様に、チャンバー内に注入される反応ソースの量（ｆｌｕｘ）を調節することによって調節可能である。
【００７７】
一般に、エピタキシャル成長を速い速度で行う場合、エピタキシャル層の均一な成長が難しいことがある。したがって、実施例によれば、予備成長工程（Ｓ２２０Ｂ）で、第３成長温度を維持して、反応ソースによる原子間移動度を活発にして、均一な成長が可能な環境を設け、第３成長速度は低くすることによって、それら原子が基板１１０上に均一に分布及び成長できる時間を付与する。したがって、後続成長工程（Ｓ２４０Ｂ）が行われて第２エピタキシャル層１３４が成長される前に、前述した予備成長工程（Ｓ２２０Ｂ）によって基板１１０上に第１エピタキシャル層１３０が成長されることによって、以降、基板１１０と第２エピタキシャル層１３４との間の格子不整合（ｌａｔｔｉｃｅ  ｍｉｓｍａｔｃｈ）が減少して、第２エピタキシャル層１３４の表面欠陥を大きく減らすことができる。
【００７８】
前述した予備成長工程（Ｓ２２０Ｂ）は、成長初期の格子不整合による表面欠陥を減らして、後続成長工程（Ｓ２４０Ｂ）を助けるための事前工程であるので、予備成長工程（Ｓ２２０Ｂ）によって成長される第１エピタキシャル層１３０の厚さは、略１．０μｍ以下、例えば、０．５μｍ乃至１．０μｍであってもよい。
【００７９】
また、予備成長工程（Ｓ２２０Ｂ）によって成長される第１エピタキシャル層１３０の厚さは、第３成長温度及び第３成長速度だけでなく、図８に例示した成長期間（０〜ｔ１）を調節して可変可能である。
【００８０】
前述した予備成長工程（Ｓ２２０Ｂ）を行った後、後続成長工程（Ｓ２４０Ｂ）を行うに先立ち、図８に示したｔ１乃至ｔ２の期間の間に、図６（ｂ）にグロース(成長）段階（Ｇｒｏｗｔｈ  ｓｔｅｐ）（２nd ｓｔｅｐ(第２ステップ））に該当する中間成長工程（Ｓ２３０Ｂ）を行って第３エピタキシャル層１３２を形成する。
【００８１】
後続成長工程（Ｓ２４０Ｂ）は、先に予備成長工程（Ｓ２２０Ｂ）を基にして成長された第１エピタキシャル層１３０上に本格的にエピタキシャル成長を行う工程であるところ、予備成長工程（Ｓ２２０Ｂ）と後続成長工程（Ｓ２４０Ｂ）間を自然に繋ぐための中間地帯（領域）の役割を果たす中間成長工程（Ｓ２３０Ｂ）を行う。
【００８２】
したがって、実施例によるエピタキシャルウエハの製造方法２００Ｂによれば、後続成長工程（Ｓ２４０Ｂ）は、中間成長工程（Ｓ２３０Ｂ）を通じて、上述した予備成長工程（Ｓ２２０Ｂ）と断続することなく連続して行うことができる。すなわち、中間成長工程（Ｓ２３０Ｂ）を行うことによって、反応ソースの注入が中断されない状態で（成長工程を中断しない状態で）、予備成長工程（Ｓ２２０Ｂ）から後続成長工程（Ｓ２４０Ｂ）までの工程を連続的に行うことができる。このような予備成長工程（Ｓ２２０Ｂ）から後続成長工程（Ｓ２４０Ｂ）への成長工程の断続のない進行のための中間成長工程（Ｓ２３０Ｂ）は、次のような様々な方式により行うことができる。
【００８３】
一実施例によれば、図８に「Ａ」と表記したように、予備成長工程（Ｓ２２０Ｂ）による第３成長速度から後続成長工程（Ｓ２４０Ｂ）による第４成長速度まで線形的に（比例的に）増加する成長速度で中間成長工程（Ｓ２３０Ｂ）を行うことができる。このような成長速度の線形的増加は、反応ソースを持続的に増加注入させる方式によりなされ得る。また、上述した成長速度の線形的増加と共に、第３成長温度から第４成長温度に線形的（比例的）に増加する成長温度で中間成長工程（Ｓ２３０Ｂ）を行うことができる。
【００８４】
他の実施例によれば、予備成長工程（Ｓ２２０Ｂ）での第３成長速度から後続成長工程（Ｓ２４０Ｂ）での第４成長速度まで非線形的に増加する成長速度で中間成長工程（Ｓ２３０Ｂ）を行うことができる。例えば、図８の「Ｂ」と表記したように、予備成長工程（Ｓ２２０Ｂ）での第３成長速度から後続成長工程（Ｓ２４０Ｂ）での第４成長速度まで階段式に増加する成長速度で中間成長工程（Ｓ２３０Ｂ）を行うことができる。このような成長速度の階段式増加は、反応ソースの注入を持続し、反応ソースの注入量を時間間隔を置いて断続的に増加させる方式によりなされ得る。また、上述した成長速度の非線形的増加と共に、第３成長温度から第４成長温度に非線形的（比例的）に増加する成長温度で中間成長工程（Ｓ２３０Ｂ）を行うことができる。例えば、第３成長温度から第４成長温度に階段式に増加する成長速度で中間成長工程（Ｓ２３０Ｂ）を行うことができる。
【００８５】
上述したように、実施例による中間成長工程（Ｓ２３０Ｂ）は、予備成長工程（Ｓ２２０Ｂ）での第３成長速度から後続成長工程（Ｓ２４０Ｂ）での第４成長速度まで成長速度を順次増加させながら基板１１０上に反応ソースを注入して、第３エピタキシャル層１３２を成長させる段階に該当する。
【００８６】
前述した中間成長工程（Ｓ２３０Ｂ）を行った後、図６（ｃ）に示した「グロース(成長）段階（Ｇｒｏｗｔｈ  ｓｔｅｐ）（３rd ｓｔｅｐ(第３ステップ））」に該当する後続成長工程を行う（Ｓ２４０Ｂ）。ここで、後続成長工程（Ｓ２４０Ｂ）は、中間成長工程（Ｓ２３０Ｂ）を基にして成長された第３エピタキシャル層１３２に対して本格的にエピタキシャル成長を行うことで、第３エピタキシャル層１３２上に第２エピタキシャル層１３４を形成する工程に該当する。このような後続成長工程（Ｓ２４０Ｂ）は、予備成長工程（Ｓ２２０Ｂ）及び中間成長工程（Ｓ２３０Ｂ）を経た後の成長工程であるので、予備成長工程（Ｓ２２０Ｂ）での第３成長速度に比べて非常に速い第４成長速度でエピタキシャル成長を行うことができる。例えば、後続成長工程（Ｓ２４０Ｂ）は、図８に例示したように、３０μｍ／ｈ以上の速度で行うことができる。
【００８７】
図２に示した後続成長工程（Ｓ２４０Ａ）と同様に、後続成長工程（Ｓ２４０Ｂ）は、第２エピタキシャル層１３４が所望の厚さになるまで行うことができる。例えば、基板１１０上に形成される第１、第２及び第３エピタキシャル層１３０，１３４，１３２の厚さが目標厚さになるまで、後続成長工程（Ｓ２４０Ｂ）は行われてもよい。このとき、目標厚さは、エピタキシャルウエハの活用目的、用途、最終素子、製品の性格または設計値の少なくとも一つによって異ならせることができる。
【００８８】
前述した実施例によるエピタキシャルウエハの製造方法２００Ａ，２００Ｂは、予備成長工程（Ｓ２２０Ａ，Ｓ２２０Ｂ）が行われた後、後続成長工程（Ｓ２４０Ａ，Ｓ２４０Ｂ）が断続することなく連続的に行われ得る。特に、エピタキシャルウエハの製造方法２００Ａ，２００Ｂは、中間成長工程（Ｓ２３０Ａ，Ｓ２３０Ｂ）が予備成長工程（Ｓ２２０Ａ，Ｓ２２０Ｂ）と後続成長工程（Ｓ２４０Ａ，Ｓ２４０Ｂ）とを自然に繋ぐ中間地帯(領域）の役割を果たすので、予備成長工程（Ｓ２２０Ａ，Ｓ２２０Ｂ）が行われた後、後続成長工程（Ｓ２４０Ａ，Ｓ２４０Ｂ）が断続することなく連続的に行われ得る。したがって、既存のエピタキシャルウエハの製造方法によって製造されたエピタキシャルウエハよりも、実施例の製造方法によって製造されたエピタキシャルウエハの表面欠陥密度が減少するだけでなく、エピタキシャルウエハを製造する工程時間及びコストも大きく減らすことができる。
【００８９】
既存の場合、実施例でのような予備成長工程（Ｓ２２０Ａ，Ｓ２２０Ｂ）を行わないため、表面欠陥密度の問題を避けるために、８μｍ／ｈ〜１０μｍ／ｈ程度の低い成長速度でエピタキシャル層を成長させる。さらに、既存のエピタキシャルウエハの製造方法によれば、エピタキシャル層を５０μｍの厚さに過度に成長させた後、目標厚さまで再び研磨（ｐｏｌｉｓｈｉｎｇ）する複雑な過程を行った。しかし、実施例によるエピタキシャルウエハの製造方法２００Ａ，２００Ｂは、予備成長工程（Ｓ２２０Ａ，Ｓ２２０Ｂ）を行うことで表面欠陥密度の問題を除去するので、後続成長工程（Ｓ２４０Ａ，Ｓ２４０Ｂ）で非常に速い第２成長速度（または、第４成長速度）で成長を行うことができ、別途のポリシング工程を要求しないので、全体工程時間及びコストを画期的に低減することができる。
【００９０】
図９は、他の実施例に係るエピタキシャルウエハ３００Ｂの概略的な断面図を示す。
【００９１】
図５に例示したエピタキシャルウエハ３００Ａとは異なり、図９に例示したにエピタキシャルウエハ３００Ｂのエピタキシャル構造体２１０Ｂは、第１及び第２エピタキシャル層２１２Ｂ，２１４Ｂだけでなく、これら２１２Ｂ，２１４Ｂの間に配置された第３エピタキシャル層２１６をさらに含むことができる。これを除いては、図９に例示したエピタキシャル構造体２１０Ｂは、図５に例示したエピタキシャル構造体２１０Ａと同一であってもよい。
【００９２】
エピタキシャルウエハ３００Ｂは、基板１１０、及び基板１１０上に形成されたエピタキシャル構造体２１０Ｂを含む。基板１１０は、図６（ａ）乃至（ｃ）に示した基板１１０に該当することができる。基板１１０は、半導体基板であってもよく、例えば、シリコンカーバイド系の基板であってもよい。基板１１０がシリコンカーバイド系の基板である場合、これに対応して、エピタキシャル構造体２１０Ｂもシリコンカーバイド構造体であってもよい。すなわち、基板１１０及びエピタキシャル構造体２１０Ｂのそれぞれは、炭化ケイ素を含むことができる。
【００９３】
第１エピタキシャル層２１２Ｂは、前述した予備成長工程（Ｓ２２０Ｂ）によって基板１１０上に形成される。このように、基板１１０と第２エピタキシャル層２１４Ｂとの間に第１エピタキシャル層２１２Ｂを配置することによって、エピタキシャルウエハ３００Ｂに電圧を印加する時に引き起こされる漏れ電流を抑制することができる。このとき、第１エピタキシャル層２１２Ｂは１μｍ以下の厚さを有することができる。第１エピタキシャル層２１２Ｂは、図６（ａ）に示した第１エピタキシャル層１３０に該当することができる。
【００９４】
第２エピタキシャル層２１４Ｂは、前述した後続成長工程（Ｓ２４０Ｂ）によって目標に合う厚さに製造することができ、表面欠陥密度は、０．５個／ｃｍ２以下に作製することができる。第２エピタキシャル層２１４Ｂは、図６（ｃ）に示した第２エピタキシャル層１３４に該当することができる。
【００９５】
また、第１エピタキシャル層２１２Ｂと第２エピタキシャル層２１４Ｂとの間には第３エピタキシャル層２１６が形成される。第３エピタキシャル層２１６は、前述した中間成長工程（Ｓ２３０Ｂ）によって第１エピタキシャル層２１２Ｂ上に形成され、図６（ｂ）に示した第３エピタキシャル層１３２に該当することができる。
【００９６】
また、第３エピタキシャル層２１６は、第１エピタキシャル層２１２Ｂとの第１境界（面）Ｐ１において第１ドーピング濃度を有し、第２エピタキシャル層２１４Ｂとの第２境界面Ｐ２において第２ドーピング濃度を有することができる。ここで、第１境界Ｐ１とは、第１エピタキシャル層２１２Ｂと隣接する第３エピタキシャル層２１６の下部面や下部領域を意味し、第２境界Ｐ２は、第２エピタキシャル層２１４Ｂと隣接する第３エピタキシャル層２１６の上部面や上部領域を意味することができる。
【００９７】
ここで、第１ドーピング濃度と第２ドーピング濃度は互いに異なってもよい。例えば、第１ドーピング濃度は、５×１０17原子／ｃｍ３乃至１×１０18原子／ｃｍ３であってもよい。
【００９８】
一例によれば、前述した予備成長工程（Ｓ２２０Ｂ）での第３成長速度から後続成長工程（Ｓ２４０Ｂ）の第４成長速度に線形的または非線形的（または、段階的）に成長速度が増加する場合、ドーピングガスと反応する時間が減少する。したがって、第３エピタキシャル層２１６の第１境界Ｐ１と第２境界Ｐ２との間の内部ドーピング濃度は、第１境界Ｐ１から第２境界Ｐ２に行くほど次第に線形的または非線形的に減少することができる。しかし、実施例はこれに限定されない。
【００９９】
他の例によれば、成長速度を反対に調節することによって、第３エピタキシャル層２１６の第１境界Ｐ１と第２境界Ｐ２との間の内部ドーピング濃度は、第１境界Ｐ１から第２境界Ｐ２に行くほど順次に線形的または非線形的に増加することもできる。
【０１００】
このとき、第１乃至第３エピタキシャル層２１２Ｂ，２１４Ｂ，２１６は全てｎ型伝導性シリコンカーバイド系であってもよい。すなわち、基板１１０がシリコンカーバイド（ＳｉＣ）を含む場合、第１乃至第３エピタキシャル層２１２Ｂ，２１４Ｂ，２１６のそれぞれは、シリコンカーボンナイトライド（ＳｉＣＮ）を含んで形成することができる。しかし、実施例はこれに限定されない。すなわち、第１乃至第３エピタキシャル層２１２Ｂ，２１４Ｂ，２１６が全てｐ型伝導性シリコンカーバイド系である場合、第１乃至第３エピタキシャル層２１２Ｂ，２１４Ｂ，２１６は、アルミニウムシリコンカーバイド（ＡｌＳｉＣ）を含んで形成することができる。
【０１０１】
前述したエピタキシャルウエハ３００Ａ，３００Ｂは、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に適用することができる。例えば、実施例に係る第２エピタキシャル層２１４Ａ，２１４Ｂ上に、ソース及びドレインを含むオーミックコンタクト層を形成することによって、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を作製することができる。その他にも、前述した実施例によるエピタキシャルウエハ３００Ａ，３００Ｂは、様々な半導体素子に適用することができる。
【０１０２】
結局、実施例によるエピタキシャルウエハ３００Ａ，３００Ｂは、表面欠陥密度が減少して、改善された特性を有する高い品質を有することができ、エピタキシャルウエハの製造方法２００Ａ，２００Ｂは、表面欠陥密度が減少して、改善された歩留まりでエピタキシャルウエハを製造することができる。
【０１０３】
以上、実施例を中心に説明したが、これは単なる例示であり、本発明を限定するものではなく、本発明の属する分野における通常の知識を有する者であれば、本実施例の本質的な特性を逸脱しない範囲で、以上で例示されていない様々な変形及び応用が可能であるということが理解されるであろう。例えば、実施例に具体的に示した各構成要素は変形実施が可能である。そして、このような変形及び応用に係る差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈しなければならない。
【図１】
2014093525.tif 000003
【図２】
2014093525.tif 000004
【図３】
2014093525.tif 000005
【図４】
2014093525.tif 000006
【図５】
2014093525.tif 000007
【図６】
2014093525.tif 000008
【図７】
2014093525.tif 000009
【図８】
2014093525.tif 000010
【図９】
2014093525.tif 000011