(57)【要約】【課題】ノイズによる信号品質の劣化を低減すると共に、チップ面積の増大を抑制することができる固体撮像装置および撮像装置を提供する。【解決手段】画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、画素は、第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、第２の基板に光電変換素子に対応して配置され、対応する光電変換素子が発生した信号に応じた出力信号を保持する電荷保持部と、を備え、電荷保持部は、複数の電極からなる容量素子を、第２の基板内の複数の層に積層して形成する。【選択図】図４
2014036306.tif 000002
【特許請求の範囲】
【請求項１】
画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、
前記画素は、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に応じた出力信号を保持する電荷保持部と、
を備え、
前記電荷保持部は、
複数の電極からなる容量素子を、前記第２の基板内の複数の層に積層して形成する、
ことを特徴とする固体撮像装置。
【請求項２】
前記画素は、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に含まれるノイズ成分の除去に用いられるノイズ抑圧部、
をさらに備え、
前記ノイズ抑圧部は、
複数の電極からなる容量素子を前記第２の基板内の複数の層に積層して形成したノイズ抑圧素子を具備する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電荷保持部と前記ノイズ抑圧素子とは、
前記第２の基板内の同じ層の領域を、該電荷保持部の領域と該ノイズ抑圧素子の領域とのそれぞれの領域に分けて形成する、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、
前記画素は、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に含まれるノイズ成分の除去に用いられるノイズ抑圧素子を具備したノイズ抑圧部と、
前記第２の基板に前記光電変換素子に対応して配置され、前記ノイズ抑圧部によってノイズ成分が除去されたノイズ除去信号を保持する電荷保持部と、
を備え、
前記ノイズ抑圧素子と前記電荷保持部とのそれぞれは、
複数の電極からなる容量素子であり、該ノイズ抑圧素子と該電荷保持部とを、前記第２の基板内に積層して形成する、
ことを特徴とする固体撮像装置。
【請求項５】
前記ノイズ抑圧素子と前記電荷保持部とのそれぞれは、
該ノイズ抑圧素子と該電荷保持部との単位で、前記第２の基板内の異なる層にそれぞれ分けて形成する、
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記電荷保持部は、
該電荷保持部の一方の端子の電極が、
前記ノイズ抑圧部が、対応する前記光電変換素子が発生した信号に含まれるノイズ成分を除去する際に、前記ノイズ抑圧素子を予め定めた固定電位にクランプするためのクランプ電圧に接続されている、
ことを特徴とする請求項２から請求項５のいずれか１の項に記載の固体撮像装置。
【請求項７】
前記容量素子は、
絶縁体を電極で挟んだ、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の容量素子である、
ことを特徴とする請求項１から請求項６のいずれか１の項に記載の固体撮像装置。
【請求項８】
前記容量素子は、
該容量素子を形成する複数の電極のそれぞれは、前記第２の基板内の対応する層毎に、異なる材料で構成されている、
ことを特徴とする請求項１から請求項７のいずれか１の項に記載の固体撮像装置。
【請求項９】
画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、
前記画素は、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に応じた出力信号を保持する電荷保持部と、
を備え、
前記電荷保持部は、
複数の電極からなる容量素子を、前記第２の基板内の複数の層に積層して形成された固体撮像装置、
を備えることを特徴とする撮像装置。
【請求項１０】
画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、
前記画素は、
前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、
前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に含まれるノイズ成分の除去に用いられるノイズ抑圧素子を具備したノイズ抑圧部と、
前記第２の基板に前記光電変換素子に対応して配置され、前記ノイズ抑圧部によってノイズ成分が除去されたノイズ除去信号を保持する電荷保持部と、
を備え、
前記ノイズ抑圧素子と前記電荷保持部とのそれぞれは、
複数の電極からなる容量素子であり、該ノイズ抑圧素子と該電荷保持部とを、前記第２の基板内に積層して形成された固体撮像装置、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像装置に関する。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラなどの撮像装置が広く一般に普及している。これらの撮像装置（以下、「カメラ」という）には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）型の固体撮像装置や、増幅型の固体撮像装置が使用されている。増幅型の固体撮像装置では、画素が二次元のマトリクス状に複数配置されている。そして、増幅型の固体撮像装置は、光が入射する画素内に設けられた光電変換部が生成、蓄積した信号電荷を、画素内に設けられた増幅部に導き、増幅部が増幅した信号を画素からの出力信号として出力する。
【０００３】
増幅型の固体撮像装置には、例えば、増幅部に接合型電界効果トランジスタを用いた固体撮像装置や、増幅部にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）トランジスタを用いたＣＭＯＳ型固体撮像装置などがある。
【０００４】
また、従来から、一般的なＣＭＯＳ型固体撮像装置（以下、「固体撮像装置」ともいう）では、二次元のマトリクス状に配列された各画素の光電変換部が生成、蓄積した信号電荷を、行毎に順次読み出す方式を採用している。この読み出し方式では、各画素の光電変換部における露光のタイミングが、信号電荷の読み出しの開始と終了とによって決まり、行毎に画素の露光のタイミングが異なる。このため、このようなＣＭＯＳ型固体撮像装置を用いて動きの速い被写体を撮像すると、撮像した画像内で被写体が歪んでしまうことがある。
【０００５】
この被写体の歪みをなくすため露光方法として、全ての画素を同じタイミングで露光させることによって、信号電荷の生成、蓄積の同時性を実現する同時撮像機能（以下、「グローバルシャッタ機能」という）が提案されている。そして、グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置の用途が多くなりつつある。
【０００６】
グローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、通常、光電変換部が生成した信号電荷を、読み出しが終了するまで蓄えておくために、遮光性を持った蓄積容量部を有することが必要となる。このようなグローバルシャッタ機能を有する従来のＣＭＯＳ型固体撮像装置では、全ての画素を同時に露光した後、各光電変換部が生成した信号電荷を、全ての画素で同時に、各蓄積容量部に転送して一旦蓄積しておく。その後、蓄積容量部に蓄積された信号電荷を、所定の読み出しタイミングで順次画素信号に変換して読み出す。
【０００７】
しかし、従来のグローバルシャッタ機能を有するＣＭＯＳ型固体撮像装置では、光電変換部と蓄積容量部とを、同一基板の同一平面上に作りこまねばならず、固体撮像装置のチップ面積の増大を避けることができない。さらに、蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に、光に起因するノイズや、蓄積容量部で発生するリーク電流（暗電流）に起因するノイズによって、信号の品質が劣化してしまうという問題がある。
【０００８】
このような問題を解決するための技術として、単位セル毎に配線層側にマイクロパッドを形成したＭＯＳイメージセンサチップと、ＭＯＳイメージセンサチップのマイクロパッドに対応する位置の配線層側にマイクロパッドを形成した信号処理チップとをマイクロバンプによって接続した構成の固体撮像装置が開示されている（特許文献１参照）。また、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板とを張り合わせることによって、固体撮像装置のチップ面積（実装面積）の増大を防ぐ方法が開示されている（特許文献２参照）。特許文献２で開示された技術でも、別々に作製した第１の基板と第２の基板とを、接続電極によって電気的に接続している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−４９３６１号公報
【特許文献２】特開２０１０−２１９３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に開示された技術では、ＭＯＳイメージセンサチップのセルは、光電変換素子や増幅トランジスタなどを含み（特許文献１の図５および図１２参照）、信号処理チップのセルは、ＭＯＳイメージセンサチップのセルから出力される信号をデジタル化した後にメモリに格納する構成（特許文献１の図８および９参照）をとっている。しかしながら、特許文献１に開示された技術では、２つのチップを用いて固体撮像装置を構成しているにも拘わらず、デジタル化した後の信号をメモリに格納しているため、チップ面積の増大を避ける効果が十分ではなく、現在の微細化技術では、むしろチップ面積が増大してしまうという問題がある。
【００１１】
また、特許文献２に開示された技術では、従来のグローバルシャッタ機能を有する画素を構成する回路要素を、２つの基板に分けて配置している（特許文献２の図９参照）。このため、チップ面積の増大を避けることができる。また、第１の基板と第２の基板とを張り合わせた構成にすることによって、ＭＯＳイメージセンサチップの蓄積容量部に蓄積された信号電荷を読み出すまでの待機期間中に画素に入射する光に起因するノイズが、ＭＯＳイメージセンサチップから信号処理チップに移動する現象が抑制されるため、このノイズによる信号品質の劣化を避けることができる。しかしながら、一般的に蓄積容量部では、リーク電流（暗電流）に起因するノイズが発生している。このため、特許文献２に開示された技術では、リーク電流（暗電流）に起因するノイズによる信号品質の劣化が生じてしまうという問題がある。
【００１２】
本発明は、上記の課題認識に基づいてなされたものであり、ノイズによる信号品質の劣化を低減すると共に、チップ面積の増大を抑制することができる固体撮像装置および撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記の課題を解決するため、本発明の固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に応じた出力信号を保持する電荷保持部と、を備え、前記電荷保持部は、複数の電極からなる容量素子を、前記第２の基板内の複数の層に積層して形成する、ことを特徴とする。
【００１４】
また、本発明の固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に含まれるノイズ成分の除去に用いられるノイズ抑圧素子を具備したノイズ抑圧部と、前記第２の基板に前記光電変換素子に対応して配置され、前記ノイズ抑圧部によってノイズ成分が除去されたノイズ除去信号を保持する電荷保持部と、を備え、前記ノイズ抑圧素子と前記電荷保持部とのそれぞれは、複数の電極からなる容量素子であり、該ノイズ抑圧素子と該電荷保持部とを、前記第２の基板内に積層して形成する、ことを特徴とする。
【００１５】
また、本発明の撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に応じた出力信号を保持する電荷保持部と、を備え、前記電荷保持部は、複数の電極からなる容量素子を、前記第２の基板内の複数の層に積層して形成された固体撮像装置、を備えることを特徴とする。
【００１６】
また、本発明の撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置され、入射光量に応じた信号を発生させる光電変換素子と、前記第２の基板に前記光電変換素子に対応して配置され、対応する前記光電変換素子が発生した信号に含まれるノイズ成分の除去に用いられるノイズ抑圧素子を具備したノイズ抑圧部と、前記第２の基板に前記光電変換素子に対応して配置され、前記ノイズ抑圧部によってノイズ成分が除去されたノイズ除去信号を保持する電荷保持部と、を備え、前記ノイズ抑圧素子と前記電荷保持部とのそれぞれは、複数の電極からなる容量素子であり、該ノイズ抑圧素子と該電荷保持部とを、前記第２の基板内に積層して形成された固体撮像装置、を備えることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ノイズによる信号品質の劣化を低減すると共に、チップ面積の増大を抑制することができる固体撮像装置および撮像装置を提供することができるという効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態による固体撮像装置の概略構成を示したブロック図である。
【図２】本第１の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
【図３】本第１の実施形態の固体撮像装置の画素アレイ部内の単位画素を駆動するタイミングを示したタイミングチャートである。
【図４】本第１の実施形態の固体撮像装置の画素アレイ部内の単位画素の構造を示した縦構造図である。
【図５】本発明の第２の実施形態の固体撮像装置の画素アレイ部内の単位画素の構造を示した縦構造図である。
【図６】本発明の第３の実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
【図７】本発明の実施形態による固体撮像装置を搭載した撮像装置の概略構成を示したブロック図である。
【発明を実施するための形態】
【００１９】
＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。
【００２０】
図１は、本第１の実施形態による固体撮像装置の概略構成を示したブロック図である。本第１の実施形態の固体撮像装置は、入射した被写体光を電気信号に変換するＭＯＳ型固体撮像装置である。図１において、固体撮像装置１は、制御回路１０、垂直走査回路２０、水平走査回路３０、複数の単位画素５０で構成された画素アレイ部４０、カラム信号処理回路６０、出力アンプ８０から構成される。なお、図１に示した固体撮像装置１では、複数の単位画素５０が、７行８列に２次元的に配置された画素アレイ部４０の例を示している。
【００２１】
制御回路１０は、垂直走査回路２０、水平走査回路３０、およびカラム信号処理回路６０を制御する。
垂直走査回路２０は、制御回路１０からの制御に応じて、画素アレイ部４０内のそれぞれの単位画素５０を制御し、各単位画素５０の画素信号を垂直信号線９０に出力させる。垂直走査回路２０は、単位画素５０を制御するための制御信号を、画素アレイ部４０に備えた単位画素５０の行毎に出力する。なお、この垂直走査回路２０による単位画素５０の制御方法に関する詳細な説明は、後述する。
【００２２】
画素アレイ部４０内のそれぞれの単位画素５０は、入射した被写体光を画素信号に変換し、垂直走査回路２０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。それぞれの単位画素５０を構成する回路要素は、第１の基板および第２の基板上に配置され、単位画素５０内で第１の基板と第２の基板とを接続している。なお、この単位画素５０に関する詳細な説明は、後述する。
【００２３】
カラム信号処理回路６０は、画素アレイ部４０の各列に配置され、制御回路１０からの制御に応じて、各列の単位画素５０からそれぞれの垂直信号線９０に出力された画素信号に対してノイズ抑圧などの回路処理を行う、例えば、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）や、信号増幅、ＡＤ変換などの処理回路である。カラム信号処理回路６０は、水平走査回路３０からの制御に応じて、画素信号に対して処理を行った出力信号を、水平信号線７０に出力する。
【００２４】
水平走査回路３０は、各列に配置されたカラム信号処理回路６０から出力される処理後の出力信号を、水平信号線７０に順次読み出す。水平信号線７０に読み出されたカラム信号処理回路６０からの出力信号は、出力アンプ８０を介して固体撮像装置１の外部に出力される。
【００２５】
次に、本第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０について説明する。図２は、本第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０の概略構成を示した回路図である。図２には、１つの単位画素５０を示している。単位画素５０は、入射した被写体光を画素信号に変換し、垂直信号線９０に出力する。単位画素５０は、図２に示したように、それぞれの単位画素５０内の各回路要素を、第１の基板の画素部１１と第２の基板の蓄積回路１２とに分けて配置している。
【００２６】
図２において、単位画素５０は、第１の基板の画素部１１に形成された光電変換部１０１と、転送トランジスタ１０３と、画素リセットトランジスタ１０５と、第１の増幅トランジスタ１０６と、第２の基板の蓄積回路１２に形成された選択トランジスタ１０７と、画素内サンプルホールドトランジスタ１０８と、画素内クランプトランジスタ１０９と、電荷保持部１１０と、第２の増幅トランジスタ１１１と、画素負荷トランジスタ１１２と、ノイズ抑圧素子１１３とから構成される。また、第１の基板の画素部１１と第２の基板の蓄積回路１２とは、基板間接続部１３によって接続される。
【００２７】
基板間接続部１３は、第１の基板と第２の基板とを電気的に接続するための接続部である。基板間接続部１３は、例えば、蒸着法、めっき法で作製されるバンプなどを用いる。なお、第１の基板と第２の基板との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。第１の基板と第２の基板とは、基板間接続部１３を介して信号の送受信を行う。図２に示した単位画素５０では、第１の基板の画素部１１内の第１の増幅トランジスタ１０６と、第２の基板の蓄積回路１２内の画素負荷トランジスタ１１２およびノイズ抑圧素子１１３とが、基板間接続部１３を介して接続されている。
【００２８】
光電変換部１０１は、入射した光を光電変換して信号電荷を発生させ、光電変換信号として蓄積する光電変換素子である。
転送トランジスタ１０３は、垂直走査回路２０から入力された、制御信号φＴＸ１に応じて、光電変換部１０１に蓄積された光電変換信号を、第１の増幅トランジスタ１０６のゲート端子に転送する。このとき、転送トランジスタ１０３によって転送された光電変換信号は、ノード容量ＦＤに蓄積される。
ノード容量ＦＤは、第１の増幅トランジスタ１０６のゲート端子に接続されたノードに付随する容量であり、図２に示した単位画素５０の概略構成においては、キャパシタの記号で示す。
【００２９】
第１の増幅トランジスタ１０６は、ゲート端子に転送された光電変換信号、すなわち、ノード容量ＦＤに蓄積された光電変換信号に応じた信号電圧を、基板間接続部１３に出力する。これにより、光電変換部１０１の光電変換信号に応じた信号電圧が、基板間接続部１３を介して、第２の基板の蓄積回路１２に読み出される。
画素リセットトランジスタ１０５は、垂直走査回路２０から入力された、制御信号φＲＳＴ１に応じて、単位画素５０内の光電変換信号を、電源電圧ＶＤにリセットする。
【００３０】
画素負荷トランジスタ１１２は、垂直走査回路２０から入力された制御信号φＢＩＡＳに応じて、信号電圧を出力している第１の増幅トランジスタ１０６の負荷として動作する。画素負荷トランジスタ１１２は、信号電圧を出力している第１の増幅トランジスタ１０６を駆動するための電流を、第１の増幅トランジスタ１０６に供給する。
【００３１】
ノイズ抑圧素子１１３は、第１の増幅トランジスタ１０６から出力される信号電圧を保持（蓄積）するキャパシタである。
画素内クランプトランジスタ１０９は、垂直走査回路２０から入力された、制御信号φＣＬＰに応じて、電荷保持部１１０およびノイズ抑圧素子１１３を固定電位ＶＲＥＦにクランプする。これにより、電荷保持部１１０およびノイズ抑圧素子１１３は、クランプされた固定電位ＶＲＥＦを保持する。
【００３２】
画素内サンプルホールドトランジスタ１０８は、垂直走査回路２０から入力された、制御信号φＳＨＰに応じて、電荷保持部１１０に信号を保持させる。
電荷保持部１１０は、画素内サンプルホールドトランジスタ１０８を介して入力された信号電圧（単位画素５０内でノイズ成分が除去された信号）を保持（蓄積）するキャパシタである。
【００３３】
単位画素５０では、画素負荷トランジスタ１１２、画素内クランプトランジスタ１０９、画素内サンプルホールドトランジスタ１０８、電荷保持部１１０、およびノイズ抑圧素子１１３の構成によって、リーク電流（暗電流）に起因するノイズ成分を除去するノイズ除去処理を単位画素５０内で行う。そして、電荷保持部１１０は、ノイズ除去処理された信号を保持（蓄積）する。
【００３４】
なお、電荷保持部１１０としては、単位面積当たりのリーク電流（暗電流）が少ないキャパシタであるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の容量や、ＰＩＰ（Ｐｏｌｙ  ｓｉｌｉｃｏｎ−Ｉｎｓｕｌａｔｏｒ−Ｐｏｌｙ  ｓｉｌｉｃｏｎ）構造の容量や、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の容量を使用することがより望ましい。これにより、ノイズに対する耐性が向上し、高品質な信号を得ることができる。第２の基板の蓄積回路１２内に電荷保持部１１０を形成する方法に関する詳細な説明は、後述する。
【００３５】
第２の増幅トランジスタ１１１は、ゲート端子の電圧、すなわち、電荷保持部１１０に蓄積されたノイズ除去処理された信号（以下、「ノイズ除去信号」ともいう）に応じた信号電圧を出力する。
選択トランジスタ１０７は、垂直走査回路２０から入力された、制御信号φＳＥＬに応じて、第２の増幅トランジスタ１１１から出力される信号電圧を、単位画素５０が出力する画素信号として垂直信号線９０に出力する。これにより、光電変換部１０１の光電変換信号に応じた画素信号が、垂直信号線９０に読み出される。
【００３６】
このような構成によって固体撮像装置１では、それぞれの単位画素５０で、光電変換部１０１が入射した光を光電変換した光電変換信号に応じた信号電圧を、基板間接続部１３を介して第２の基板の蓄積回路１２に読み出し、第２の基板の蓄積回路１２でノイズ抑圧した後の信号（ノイズ除去信号）を電荷保持部１１０に保持（蓄積）する。その後、固体撮像装置１では、それぞれの単位画素５０の電荷保持部１１０に蓄積されたノイズ除去信号に応じた信号電圧を、画素信号として垂直信号線９０に順次読み出しを行っている。
【００３７】
次に、本第１の実施形態の固体撮像装置１内の単位画素５０の駆動タイミングについて説明する。図３は、本第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０を駆動するタイミングを示したタイミングチャートである。図３に示したタイミングチャートは、全ての単位画素５０を同時に露光し、各行の画素信号を垂直信号線９０に順次出力する画素アレイ部４０の動作において、垂直走査回路２０によって制御される１つの単位画素５０のタイミングを示している。
【００３８】
まず、時刻ｔ１において、画素アレイ部４０内の全ての単位画素５０をリセットする。より具体的には、時刻ｔ１において、垂直走査回路２０は、制御信号φＴＸ１と制御信号φＲＳＴ１とを、同時に“Ｈ”レベルにして、転送トランジスタ１０３と画素リセットトランジスタ１０５とをオン状態にする。これにより、画素アレイ部４０内の全ての単位画素５０に配置された光電変換部１０１とノード容量ＦＤとがリセットされる。
【００３９】
その後、垂直走査回路２０は、制御信号φＴＸ１と制御信号φＲＳＴ１とを、同時に“Ｌ”レベルにして、画素アレイ部４０内の全ての単位画素５０のリセットを解除する。これにより、画素アレイ部４０内の全ての単位画素５０が同時に露光を開始する。すなわち、画素アレイ部４０内の全ての単位画素５０に配置された光電変換部１０１が、入射した光を光電変換した光電変換信号の蓄積を開始する。
【００４０】
続いて、一定の期間が経過した後、すなわち、任意の露光時間が経過した後に、時刻ｔ２から、画素アレイ部４０内のそれぞれの単位画素５０のリセットレベルの信号および光電変換信号の第２の基板の蓄積回路１２への読み出しと、リセットレベルの信号と光電変換信号との差分をとるノイズ除去処理を行う。
【００４１】
より具体的には、時刻ｔ２において、垂直走査回路２０は、制御信号φＢＩＡＳを制御して、画素負荷トランジスタ１１２を第１の増幅トランジスタ１０６の負荷として動作させる。続いて、時刻ｔ３において、垂直走査回路２０は、制御信号φＲＳＴ１を“Ｈ”レベルにして、画素リセットトランジスタ１０５をオン状態にし、ノード容量ＦＤをリセットする。これにより、第１の増幅トランジスタ１０６から光電変換部１０１のリセットレベルの信号電圧が、基板間接続部１３を介して第２の基板の蓄積回路１２のノイズ抑圧素子１１３に出力される。また、垂直走査回路２０は、制御信号φＣＬＰおよび制御信号φＳＨＰを“Ｈ”レベルにして、画素内クランプトランジスタ１０９および画素内サンプルホールドトランジスタ１０８をオン状態にし、電荷保持部１１０およびノイズ抑圧素子１１３をクランプする。
【００４２】
その後、垂直走査回路２０は、制御信号φＲＳＴ１を“Ｌ”レベルにして、ノード容量ＦＤのリセットを解除し、制御信号φＣＬＰを“Ｌ”レベルにして、電荷保持部１１０のクランプを解除する。
【００４３】
続いて、時刻ｔ４において、垂直走査回路２０は、制御信号φＴＸ１を“Ｈ”レベルにして、転送トランジスタ１０３をオン状態にし、光電変換部１０１に蓄積された光電変換信号を、第１の増幅トランジスタ１０６のゲート端子に転送する。このとき、転送トランジスタ１０３によって転送された光電変換信号は、ノード容量ＦＤに蓄積される。これにより、第１の増幅トランジスタ１０６から光電変換部１０１が発生した光電変換信号、すなわち、ノード容量ＦＤに蓄積された光電変換信号に応じた信号電圧が、基板間接続部１３を介して、ノイズ抑圧素子１１３に出力される。そして、ノイズ抑圧素子１１３は、光電変換部１０１のリセットレベルの信号電圧と、光電変換部１０１が発生した光電変換信号に応じた信号電圧との差分、すなわち、ノイズ除去処理されたノイズ除去信号に応じた信号電圧を出力する。
【００４４】
その後、垂直走査回路２０は、制御信号φＴＸ１を“Ｌ”レベルにして、光電変換部１０１が蓄積した光電変換信号の第１の増幅トランジスタ１０６のゲート端子への転送を停止し、時刻ｔ５において、制御信号φＳＨＰを“Ｌ”レベルにして、電荷保持部１１０のサンプルホールドを停止する。これにより、電荷保持部１１０は、ノイズ抑圧素子１１３が出力しているノイズ除去信号に応じた信号電圧を保持（蓄積）する。ここまでで、画素アレイ部４０内の全ての単位画素５０に配置された光電変換部１０１の光電変換信号がノイズ除去処理されて、電荷保持部１１０に保持（蓄積）されることになる。
【００４５】
続いて、時刻ｔ６において、垂直走査回路２０は、制御信号φＢＩＡＳを制御して、画素負荷トランジスタ１１２の第１の増幅トランジスタ１０６の負荷としての動作を停止させる。
【００４６】
その後、垂直走査回路２０は、制御信号φＳＥＬを１行ずつ順次制御して、電荷保持部１１０に保持（蓄積）されたノイズ除去信号に応じた信号電圧を、順次、垂直信号線９０に出力させる。
【００４７】
このような駆動タイミングによって、本第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、全ての単位画素５０に配置された光電変換部１０１の光電変換信号をノイズ除去処理して、電荷保持部１１０に保持（蓄積）し、ノイズ除去処理した信号電圧を、画素信号として順次、垂直信号線９０に出力する。このとき、本第１の実施形態の固体撮像装置１では、全ての単位画素５０に配置された光電変換部１０１からの光電変換信号の読み出し動作を同時に行う、グローバルシャッタ機能の動作を行っている。
【００４８】
なお、図２に示した単位画素５０のでは、電荷保持部１１０およびノイズ抑圧素子１１３の容量値が大きいほど、ノイズを抑圧する動作（ノイズ除去処理の動作）のときに発生するノイズや、電荷保持部１１０にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができる。本第１の実施形態の固体撮像装置１では、単位画素５０内の電荷保持部１１０およびノイズ抑圧素子１１３の容量値が大きくなるように、それぞれのキャパシタを形成する。
【００４９】
ここで、第２の基板の蓄積回路１２内に電荷保持部１１０およびノイズ抑圧素子１１３を形成する方法について説明する。図４は、本第１の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０の構造を示した縦構造図である。図４には、図２に示した単位画素５０の回路の一部を示しており、対応する回路要素には、同一の符号を付加している。より具体的には、単位画素５０において第１の基板の画素部１１に形成された光電変換部１０１と、転送トランジスタ１０３と、第１の増幅トランジスタ１０６と、第２の基板の蓄積回路１２に形成された画素内サンプルホールドトランジスタ１０８と、電荷保持部１１０と、ノイズ抑圧素子１１３と、第１の基板の画素部１１と第２の基板の蓄積回路１２とを接続する基板間接続部１３とを示している。以下の説明においては、単位画素５０内の電荷保持部１１０およびノイズ抑圧素子１１３を、ＭＩＭ容量素子（キャパシタ）で形成する場合について説明する。
【００５０】
図４において、Ｍ１、Ｍ２、およびＭ３は異なる層の金属配線層を示し、ＴＨは異なる配線層同士を接続する、いわゆる、ＶＩＡやコンタクトなどといわれる基板内接続部を示している。また、図４において、ＴＭ１は金属配線層Ｍ１を一方の電極（下部電極）とした容量素子を形成する際の他方の電極（上部電極）を示し、ＴＭ２は金属配線層Ｍ２を一方の電極（下部電極）とした容量素子を形成する際の他方の電極（上部電極）を示し、ＩＳは容量素子を形成する際の誘電体（絶縁体）を示している。すなわち、下部電極である金属配線層Ｍ１、誘電体ＩＳ、および上部電極ＴＭ１で１つのＭＩＭ容量素子（キャパシタ）（以下、「Ｍ１−ＴＭ１キャパシタ」という）を形成し、下部電極である金属配線層Ｍ２、誘電体ＩＳ、および上部電極ＴＭ２で１つのＭＩＭ容量素子（キャパシタ）（以下、「Ｍ２−ＴＭ２キャパシタ」という）を形成している。なお、上部電極ＴＭ１および上部電極ＴＭ２の材料は、下部電極の材料（金属配線）と異なる材料であってもよい。
【００５１】
図４に示したように、第２の基板には、金属配線層Ｍ１、Ｍ２、およびＭ３の３層の金属配線層が構成されている。そして、第２の基板内では、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれを、１層目に形成したＭ１−ＴＭ１キャパシタと２層目に形成したＭ２−ＴＭ２キャパシタとの２つのＭＩＭ容量素子（キャパシタ）を合わせた（積層した）構成で形成している。
【００５２】
上記に述べたように、本第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれを、異なる複数の層で形成された容量素子を積層した構成にする。このとき、単位画素５０では、電荷保持部１１０とノイズ抑圧素子１１３とのそれぞれを形成する同じ層の領域を、電荷保持部１１０の領域とノイズ抑圧素子１１３の領域とに分けて配置する。これにより、本第１の実施形態の固体撮像装置１の単位画素５０では、固体撮像装置１のチップ面積を増大させることなく、従来の固体撮像装置のように同一の平面領域で電荷保持部１１０およびノイズ抑圧素子１１３を形成した場合よりも、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれの面積を大きくして、容量値を大きくすることができる。このことにより、本第１の実施形態の固体撮像装置１では、それぞれの単位画素５０において、ノイズを抑圧する動作（ノイズ除去処理の動作）のときに発生するノイズや、電荷保持部１１０にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができ、信号品質の劣化を抑えることができる。
【００５３】
また、本第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、ノイズ抑圧素子１１３および電荷保持部１１０のそれぞれを、異なる複数の層で形成された容量素子を積層した構成にすることによって、ノイズ抑圧素子１１３と電荷保持部１１０との相対的なばらつきを抑えることもできる。これにより、本第１の実施形態の固体撮像装置１では、ノイズ抑圧素子１１３と電荷保持部１１０との容量比のばらつきに起因するノイズを抑えることもでき、信号品質の劣化を抑えることができる。
【００５４】
なお、本第１の実施形態の固体撮像装置１では、単位画素５０がノイズ抑圧素子１１３を備えた構成であるため、ノイズ抑圧素子１１３および電荷保持部１１０のそれぞれを、異なる複数の層で形成された容量素子を積層した構成とした。しかし、単位画素５０にノイズ抑圧素子１１３を備えていない構成であっても、電荷保持部１１０を、異なる複数の層で形成された容量素子を積層した構成にすることによって、電荷保持部１１０のノイズに対する耐性を向上することができる。
【００５５】
また、図４に示した一例では、２つの層に形成された容量素子を積層することによって、ノイズ抑圧素子１１３と電荷保持部１１０とのそれぞれを形成した場合について説明したが、ノイズ抑圧素子１１３と電荷保持部１１０とのそれぞれを形成する際に積層する容量素子の数は、図４に示した一例の構成に限定される限定されるものではない。例えば、第２の基板に構成される金属配線層の数を増やし、同様の技術で３層目や４層目に形成したＭＩＭ容量素子（キャパシタ）を積層することによって、同一の平面領域で電荷保持部１１０およびノイズ抑圧素子１１３を形成した場合よりも、さらに、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれの面積を大きくして、容量値を大きくすることができ、信号品質の劣化を抑えることができる。
【００５６】
また、図４に示した一例では、ＭＩＭ容量素子（キャパシタ）を積層する場合について説明したが、積層する容量素子は、図４に示した一例のＭＩＭ容量素子に限定されるものではなく、同様の考え方をＰＩＰ容量素子やＭＯＳ容量素子などにおいても適用することができる。また、ＭＩＭ容量素子や、ＰＩＰ容量素子や、ＭＯＳ容量素子を組み合わせて構成することもできる。
【００５７】
なお、通常の固体撮像装置においては、配線層が形成されている側の面から光が光電変換部に入射するため、配線層を増やしたことによって光電変換部への入射光が遮断されてしまう。また、通常の固体撮像装置においては、配線層を形成する工程が、光電変換部を形成する工程の後に行われるため、配線層を形成する工程によってすでに形成されている光電変換部に損傷（ダメージ）を与えてしまうことがある。このため、通常の固体撮像装置では、配線層を増やすと信号品質が劣化してしまう可能性が高くなる。しかし、本第１の実施形態の固体撮像装置１では、光電変換部１０１が形成される第１の基板とは異なる第２の基板の配線層、つまり、容量素子を形成する容量層を増やしている。また、図４に示したように、光電変換部１０１には、配線層の反対側から光が入射する裏面照射（ＢＳＩ：ＢａｃｋＳｉｄｅ  ｉｌｌｕｍｉｎａｔｉｏｎ）型の構成としている。これにより、本第１の実施形態の固体撮像装置１では、配線層を増やすことによる信号品質への悪影響がないという利点もある。
【００５８】
＜第２の実施形態＞
次に、第２の実施形態の固体撮像装置について説明する。なお、本第２の実施形態の固体撮像装置は、第２の基板の蓄積回路１２に形成される電荷保持部１１０とノイズ抑圧素子１１３との形成方法が第１の実施形態の固体撮像装置１と異なっているのみである。すなわち、本第２の実施形態の固体撮像装置の構成や、本第２の実施形態の固体撮像装置内の画素アレイ部に備えた単位画素の回路構成や、単位画素の駆動タイミングは、図１〜図３に示した第１の実施形態の固体撮像装置１の構成や、単位画素５０の回路構成や、単位画素５０の駆動タイミングと同様である。従って、以下の説明においては、本第２の実施形態の固体撮像装置の構成要素において、第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を用いて説明し、本第２の実施形態の固体撮像装置の構成や、本第２の実施形態の固体撮像装置内の画素アレイ部に備えた単位画素の回路構成や、単位画素の駆動タイミングに関する詳細な説明は省略する。なお、以下の説明においては、本第２の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素を、「単位画素５２」として説明する。
【００５９】
本第２の実施形態の固体撮像装置１でも、単位画素５２内の電荷保持部１１０およびノイズ抑圧素子１１３の容量値が大きくなるように、それぞれのキャパシタを形成する。図５は、本第２の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５２の構造を示した縦構造図である。図５においても、単位画素５２の回路の一部を示しており、図４に示した単位画素５０の縦構造図と同様に、第１の基板の画素部１１に形成された光電変換部１０１と、転送トランジスタ１０３と、第１の増幅トランジスタ１０６と、第２の基板の蓄積回路１２に形成された画素内サンプルホールドトランジスタ１０８と、電荷保持部１１０と、ノイズ抑圧素子１１３と、第１の基板の画素部１１と第２の基板の蓄積回路１２とを接続する基板間接続部１３とを示している。以下の説明においては、第１の実施形態の固体撮像装置１と同様に、単位画素５２内の電荷保持部１１０およびノイズ抑圧素子１１３を、ＭＩＭ容量素子（キャパシタ）で形成する場合について説明する。
【００６０】
本第２の実施形態の固体撮像装置１でも、第２の基板は、第１の実施形態の固体撮像装置１と同様に、金属配線層Ｍ１、Ｍ２、およびＭ３の３層の金属配線層で構成されており、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれを、第２の基板内で積層して構成している。ただし、本第２の実施形態の固体撮像装置１では、第１の実施形態の固体撮像装置１と異なり、電荷保持部１１０およびノイズ抑圧素子１１３を、それぞれ１つの層のＭＩＭ容量素子（キャパシタ）で形成し、それぞれのＭＩＭ容量素子（キャパシタ）を積層して配置している。
【００６１】
より具体的には、図５に示したように、電荷保持部１１０を１層目に形成したＭ１−ＴＭ１キャパシタで形成し、ノイズ抑圧素子１１３を２層目に形成したＭ２−ＴＭ２キャパシタで形成している。そして、１層目に形成したＭ１−ＴＭ１キャパシタ（電荷保持部１１０）と２層目に形成したＭ２−ＴＭ２キャパシタ（ノイズ抑圧素子１１３）との２つのＭＩＭ容量素子（キャパシタ）を積層している。
【００６２】
上記に述べたように、本第２の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５２では、電荷保持部１１０およびノイズ抑圧素子１１３を、それぞれ１つの層で形成された容量素子とし、容量素子の単位、すなわち、電荷保持部１１０およびノイズ抑圧素子１１３の単位で積層する。これにより、本第２の実施形態の固体撮像装置１の単位画素５２でも、第１の実施形態の固体撮像装置１と同様に、固体撮像装置１のチップ面積を増大させることなく、従来の固体撮像装置のように同一の平面領域で形成する場合よりも、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれの面積を大きくして、容量値を大きくすることができる。このことにより、本第２の実施形態の固体撮像装置１でも、第１の実施形態の固体撮像装置１と同様に、それぞれの単位画素５２において、ノイズを抑圧する動作（ノイズ除去処理の動作）のときに発生するノイズや、電荷保持部１１０にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができ、信号品質の劣化を抑えることができる。
【００６３】
また、本第２の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５２では、ノイズ抑圧素子１１３および電荷保持部１１０のそれぞれを１つの層で形成することによって、第１の実施形態の固体撮像装置１よりも、第２の基板内の基板内接続部ＴＨを少なくすることができる。これにより、本第２の実施形態の固体撮像装置１の単位画素５２では、第１の実施形態の固体撮像装置１において基板内接続部ＴＨで使用していた領域を容量素子の領域として使用することができる。このことにより、本第２の実施形態の固体撮像装置１では、第１の実施形態の固体撮像装置１よりもさらに、同一の平面領域で形成するノイズ抑圧素子１１３または電荷保持部１１０の面積を大きくして、容量値を大きくすることができ、信号品質の劣化を抑えることができる。
【００６４】
なお、図５に示した一例では、２つの層のそれぞれの形成された容量素子のそれぞれを、ノイズ抑圧素子１１３または電荷保持部１１０として積層する場合について説明したが、電荷保持部１１０およびノイズ抑圧素子１１３の単位で積層すれば、第１の実施形態の固体撮像装置１と同様の考え方を適用し、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれを、異なる複数の層で形成された複数の容量素子で構成にすることもできる。例えば、第２の基板に構成される金属配線層の数を増やし、さらに、第１の実施形態の固体撮像装置１と同様の考え方を適用し、１層目と２層目とに形成した２つのＭＩＭ容量素子（キャパシタ）を電荷保持部１１０とし、３層目と４層目とに形成した２つのＭＩＭ容量素子（キャパシタ）をノイズ抑圧素子１１３とすることによって、さらに、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれの面積を大きくして、容量値を大きくすることができる。この場合でも、第１の実施形態の固体撮像装置１と同様に、配線層を増やすことによる信号品質への悪影響がないという利点もある。
【００６５】
また、図５に示した一例では、ＭＩＭ容量素子（キャパシタ）を積層する場合について説明したが、積層する容量素子は、図５に示した一例のＭＩＭ容量素子に限定されるものではなく、第１の実施形態の固体撮像装置１と同様に、同様の考え方をＰＩＰ容量素子やＭＯＳ容量素子などにおいても適用することや、ＭＩＭ容量素子や、ＰＩＰ容量素子や、ＭＯＳ容量素子を組み合わせて構成することもできる。
【００６６】
＜第３の実施形態＞
電荷保持部１１０に関しては、電極間の電位差が大きいほど電極間で発生するリーク電流が大きくなる。通常、電荷保持部１１０の電極間で発生するリーク電流は、信号品質に悪影響を及ぼすほど大きくはないと考えられるが、電荷保持部１１０の容量値が大きくなることに比例して電極間で発生するリーク電流も大きくなり、信号品質に悪影響を及ぼしてしまうことも考えられる。以下に、電荷保持部１１０の電極間で発生するリーク電流を抑圧する第３の実施形態の固体撮像装置について説明する。
【００６７】
なお、本第３の実施形態の固体撮像装置は、画素アレイ部に備える単位画素の回路構成が、図１に示した第１の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０、および第２の実施形態の固体撮像装置１内の単位画素５２の回路構成と異なっているのみである。すなわち、本第３の実施形態の固体撮像装置の単位画素以外の構成要素は、第１の実施形態および第２の実施形態の固体撮像装置１と同様である。従って、本第３の実施形態の固体撮像装置の構成要素において、図１に示した第１の実施形態の固体撮像装置１と同様の構成要素には、同一の符号を付加して詳細な説明は省略する。なお、以下の説明においては、本第３の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素を、「単位画素５３」として説明する。
【００６８】
図６は、本第３の実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５３の概略構成を示した回路図である。単位画素５３は、図２に示した単位画素５０と同様に、入射した被写体光を画素信号に変換し、垂直走査回路２０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。図６には、１つの単位画素５３を示している。なお、本第３の実施形態の固体撮像装置１においても、図６に示したように、それぞれの単位画素５３内の各回路要素を、第１の基板の画素部１１と第２の基板の蓄積回路１２とに分けて配置している。以下の説明においては、単位画素５３の回路要素において、図２に示した単位画素５０の回路要素と同様の機能の回路要素には、同一の符号を付加して説明する。
【００６９】
図６において、単位画素５３は、第１の基板の画素部１１に形成された光電変換部１０１と、転送トランジスタ１０３と、画素リセットトランジスタ１０５と、第１の増幅トランジスタ１０６と、第２の基板の蓄積回路１２に形成された選択トランジスタ１０７と、画素内サンプルホールドトランジスタ１０８と、画素内クランプトランジスタ１０９と、電荷保持部１１０と、第２の増幅トランジスタ１１１と、画素負荷トランジスタ１１２と、ノイズ抑圧素子１１３とから構成される。また、第１の基板の画素部１１と第２の基板の蓄積回路１２とは、基板間接続部１３によって接続される。
【００７０】
図２に示した単位画素５０の回路と、図６に示した単位画素５３の回路との違いは、単位画素５０では、電荷保持部１１０の一方の端子（電極）をＧＮＤに接続していたのに対し、単位画素５３では、電荷保持部１１０の一方の端子（電極）を固定電位ＶＲＥＦ、すなわち、画素内クランプトランジスタ１０９によってクランプする電位（以下、「クランプ電圧ＶＲＥＦ」ともいう）に接続していることである。
【００７１】
上述したように、電荷保持部１１０は、電極間の電位差が大きいほど電極間で発生するリーク電流も大きくなると考えられる。単位画素５３では、電荷保持部１１０の一方の端子（電極）をクランプ電圧ＶＲＥＦに接続することによって、画素内サンプルホールドトランジスタ１０８を介して電荷保持部１１０の他方の端子（電極）に入力された信号（単位画素５３内でノイズ除去処理されたノイズ除去信号）の電位との電位差、すなわち、電荷保持部１１０の電極間の電位差を小さくすることができる。これにより、電荷保持部１１０にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができる。
【００７２】
なお、本第３の実施形態の固体撮像装置１の単位画素５３の駆動タイミングや、単位画素５３における電荷保持部１１０およびノイズ抑圧素子１１３の形成方法は、第１の実施形態および第２の実施形態の固体撮像装置１と同様である。従って、本第３の実施形態の固体撮像装置１の単位画素５３の駆動タイミングや、単位画素５３における電荷保持部１１０およびノイズ抑圧素子１１３の形成方法に関する詳細な説明は省略する。
【００７３】
上記に述べたように、本第３の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５３でも、第１の実施形態における単位画素５０や第２の実施形態における単位画素５２と同様に、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれを積層することによって、固体撮像装置１のチップ面積を増大させることなく、電荷保持部１１０およびノイズ抑圧素子１１３のそれぞれの面積を大きくし、容量値を大きくする。これにより、本第３の実施形態の固体撮像装置１の単位画素５３でも、第１の実施形態および第２の実施形態の固体撮像装置１と同様に、それぞれの単位画素５３において、ノイズを抑圧する動作（ノイズ除去処理の動作）のときに発生するノイズや、電荷保持部１１０にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができ、信号品質の劣化を抑えることができる。
【００７４】
また、本第３の実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５３では、電荷保持部１１０の電極間の電位差を小さくする。これにより、本第３の実施形態の固体撮像装置１の単位画素５３では、電荷保持部１１０の電極間で発生するリーク電流も含めて、電荷保持部１１０にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができ、さらに信号品質の劣化を抑えることができる。
【００７５】
＜第４の実施形態＞
次に、第１の実施形態〜第３の実施形態の固体撮像装置１のいずれかを搭載した撮像装置について説明する。図７は、本発明の実施形態による固体撮像装置１を搭載した撮像装置（例えば、デジタル一眼カメラ）の概略構成を示したブロック図である。ここに示した各構成要素は、ハードウェア的には、コンピュータのＣＰＵやメモリをはじめとする素子で実現することができ、ソフトウェア的にはコンピュータプログラムなどによって実現されるものであるが、ここでは、これらの連携によって実現される機能ブロックとして示している。従って、これらの機能ブロックは、ハードウェア、ソフトウェアの組合せによって、様々な形式で実現できるということは、当業者には理解できるであろう。
【００７６】
図７に示した撮像装置７は、レンズユニット部２、固体撮像装置１、画像信号処理装置３、記録装置４、カメラ制御装置５、表示装置６から構成される。
【００７７】
レンズユニット部２は、カメラ制御装置５によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置１に結像させる。
固体撮像装置１は、第１の実施形態、第２の実施形態、または第３の実施形態の固体撮像装置１である。固体撮像装置１は、カメラ制御装置５によって駆動・制御され、レンズユニット部２を介して固体撮像装置１内に入射した被写体光を電気信号に変換し、入射光量に応じた画像信号を画像信号処理装置３に出力する。
【００７８】
画像信号処理装置３は、固体撮像装置１から入力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置３は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。
記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。
表示装置６は、固体撮像装置１に結像され、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
カメラ制御装置５は、撮像装置７の全体の制御を行う制御装置である。
【００７９】
上記に述べたように、本第１の実施形態の撮像装置７は、第１の実施形態、第２の実施形態、または第３の実施形態の固体撮像装置１を搭載する。これにより、本第１の実施形態の撮像装置７に備えた画像信号処理装置３は、信号品質の劣化が抑えられた画像信号を処理した画像データを生成することができる。このことにより、本第１の実施形態の撮像装置７では、高品質な画像データを出力することができる。
【００８０】
上記に述べたように、本発明を実施するための形態によれば、固体撮像装置の画素アレイ部内のそれぞれの単位画素を、第１の基板と第２の基板とに分けて形成することによって、固体撮像装置のチップ面積の増大を避けることができる。
【００８１】
また、本発明を実施するための形態による固体撮像装置のそれぞれの単位画素では、電荷保持部およびノイズ抑圧素子のそれぞれを、第２の基板内で異なる複数の層に積層して形成する。これにより、それぞれの単位画素では、固体撮像装置１のチップ面積を増大させることなく、従来の固体撮像装置のように同一の平面領域で形成する場合よりも、電荷保持部およびノイズ抑圧素子のそれぞれの面積を大きくして、容量値を大きくすることができる。このことにより、それぞれの単位画素において、ノイズを抑圧する動作（ノイズ除去処理の動作）のときに発生するノイズや、電荷保持部にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができ、信号品質の劣化を抑えることができる。
【００８２】
また、本発明を実施するための形態による固体撮像装置のそれぞれの単位画素では、電荷保持部の一方の端子（電極）を固定電位（クランプ電圧）に接続する。これにより、それぞれの単位画素では、電荷保持部の電極間の電位差を小さくすることができる。このことにより、それぞれの単位画素では、電荷保持部の電極間で発生するリーク電流も含めて、電荷保持部にノイズ抑圧した後の信号（ノイズ除去処理した信号）を保持している待機期間中に発生するリーク電流を抑圧することができ、さらに信号品質の劣化を抑えることができる。
【００８３】
なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、単位画素の回路要素や駆動方法が変わったことにより、固体撮像装置または単位画素の構成要素や回路構成が変更された場合や、垂直走査回路による単位画素の制御方法が変更された場合でも、それぞれの単位画素に備えた容量素子を形成する方法として、本発明の考え方を適用することができる。
【００８４】
また、単位画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において単位画素を配置する行方向および列方向の数を変更することができる。
【００８５】
また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの２枚が請求項に係る第１の基板と第２の基板に相当する。
【００８６】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
【符号の説明】
【００８７】
１・・・固体撮像装置
２・・・レンズユニット部
３・・・画像信号処理装置
４・・・記録装置
５・・・カメラ制御装置
６・・・表示装置
７・・・撮像装置
１０・・・制御回路
２０・・・垂直走査回路
３０・・・水平走査回路
４０・・・画素アレイ部（画素）
５０，５２，５３・・・単位画素（画素）
１１・・・画素部（第１の基板，光電変換素子）
１２・・・蓄積回路（第２の基板，電荷保持部）
１３・・・基板間接続部（接続部）
１０１・・・光電変換部（光電変換素子）
１０３・・・転送トランジスタ
１０５・・・画素リセットトランジスタ
１０６・・・第１の増幅トランジスタ
１０７・・・選択トランジスタ
１０８・・・画素内サンプルホールドトランジスタ
１０９・・・画素内クランプトランジスタ（ノイズ抑圧部）
１１０・・・電荷保持部
１１１・・・第２の増幅トランジスタ
１１２・・・画素負荷トランジスタ
１１３・・・ノイズ抑圧素子（ノイズ抑圧部，ノイズ抑圧素子）
ＶＲＥＦ・・・固定電位（クランプ電圧）
６０・・・カラム信号処理回路
７０・・・水平信号線
８０・・・出力アンプ
９０・・・垂直信号線
Ｍ１，Ｍ２，Ｍ３・・・金属配線層
ＴＭ１，ＴＭ２・・・上部電極
ＩＳ・・・誘電体（絶縁体）
ＴＨ・・・基板内接続部
【図１】
2014036306.tif 000003
【図２】
2014036306.tif 000004
【図３】
2014036306.tif 000005
【図４】
2014036306.tif 000006
【図５】
2014036306.tif 000007
【図６】
2014036306.tif 000008
【図７】
2014036306.tif 000009