(57)【要約】【課題】パルス列を少ない波形データ容量で生成可能にする。【解決手段】シーケンサ６０のシーケンス・メモリ６２は、パルス列信号の信号コンポーネントと関連するデッド・タイムのシーケンス制御データを記憶する。待ち時間カウンタ８２は、デッド・タイムだけクロックをカウントすると、信号コンポーネント開始信号を生成し、これに応じてアドレス・カウンタ８０がアドレス増加を開始すると共に、信号コンポーネント長カウンタ８４がクロックのカウントを開始し、信号コンポーネント長に対応するカウント数になると、最後信号を生成して、アドレス・カウンタ８０のアドレス増加を停止させる。【選択図】図８
2014025940.tif 000002
【特許請求の範囲】
【請求項１】
サンプリング・クロックを生成するクロック発生回路と、
出力波形信号の１つ以上の信号コンポーネントのデータを記憶する波形メモリと、
上記波形メモリからの上記信号コンポーネントの上記データを上記出力波形信号に変換するデジタル・アナログ・コンバータと、
１つ以上の上記信号コンポーネント及び関連するデッド・タイムを表すシーケンス制御データを記憶するシーケンス・メモリを有するシーケンサと、
選択された１つの上記信号コンポーネントのシーケンス制御用初期アドレス・データを受けて、上記処理アドレスを上記波形メモリに供給するアドレス・カウンタと、
選択された上記信号コンポーネントの上記デッド・タイムに関するシーケンス制御用待ち時間データを受けて、上記波形メモリに上記信号コンポーネントの初期アドレスに関するデータを出力させつつ上記サンプリング・クロックをカウントし、上記待ち時間データの最終カウント数に達すると、波形メモリに供給する、選択された上記信号コンポーネントのデータに関する上記アドレス・カウンタのアドレス増加開始信号を生成する待ち時間カウンタと、
シーケンス制御用信号コンポーネント長データ及び上記アドレス増加開始信号を受けて、選択された上記信号コンポーネントの持続時間の期間について上記サンプリング・クロックをカウントして、上記出力波形信号の選択された上記信号コンポーネントの最後を表すと共に上記アドレス・カウンタのアドレスの生成を終了させる信号を生成する信号コンポーネント長カウンタとを具え、
選択された上記信号コンポーネントの最後を表す上記信号によって、選択された上記信号コンポーネントのリピート（繰り返し）又は別の信号コンポーネント及び関連するデッド・タイムを表すシーケンス制御データの選択のいずれかが始まることを特徴とする任意波形発生装置用波形生成回路。
【請求項２】
シーケンス制御用リピート数データ及び上記信号コンポーネントの最後を表す信号を受けるリピート・カウンタを更に具え、
上記信号コンポーネントの最後を表す信号は、上記リピート・カウンタの上記をリピート数データを１つ増加させ、増加した上記リピート数データが上記シーケンス制御用リピート数データと等しい場合には上記信号コンポーネント及び関連するデッド・タイムを終了させる一方、増加した上記リピート数データが上記シーケンス制御用リピート数データと異なる場合には、前回の上記信号コンポーネントの１つ及び関連するデッド・タイムの生成を開始させる信号を生成することを特徴とする請求項１記載の波形生成回路。
【請求項３】
波形メモリ中に出力波形信号の１つ以上の信号コンポーネントの波形データを記憶するステップと、
シーケンス・メモリから上記信号コンポーネントの１つに関するシーケンス制御データをアドレス・カウンタ、待ち時間カウンタ及び信号コンポーネント長カウンタに供給するステップと、
上記アドレス・カウンタが選択された上記信号コンポーネントの上記波形データの初期アドレスを波形メモリに供給しながら、選択された信号コンポーネントに関連するデッド・タイムを表す待ち時間だけシーケンス制御データの待ち時間に基いてサンプリング・クロックを上記待ち時間カウンタでカウントするステップと、
上記シーケンス制御データの待ち時間に基づく最終カウント数に上記待ち時間カウンタが達すると、上記アドレス・カウンタ及び上記信号コンポーネント長カウンタに上記待ち時間カウンタから開始信号を供給するステップと、
上記アドレス・カウンタが上記開始信号を受けた後、上記サンプリング・クロックに応じて上記アドレス・カウンタから上記波形メモリへのアドレスを増加させるステップと、
上記信号コンポーネント長カウンタが上記開始信号を受けた後、上記シーケンス制御データの信号コンポーネント長に基いて、上記信号コンポーネント長に相当するだけ上記サンプリング・クロックを上記信号コンポーネント長カウンタでカウントするステップと、
上記シーケンス制御データの信号コンポーネント長に基づく最終カウント数に達すると、上記シーケンス制御データの信号コンポーネント長から最後信号を供給するステップと、
上記最後信号に応じて、上記シーケンス・メモリから上記アドレス・カウンタ、上記待ち時間カウンタ及び上記信号コンポーネント長カウンタに別の信号コンポーネントに関するシーケンス制御データを供給するステップと
を具える任意波形発生装置で用いられる波形生成シーケンス制御方法。
【請求項４】
上記シーケンス・メモリからシーケンス制御データのリピート数をリピート・カウンタに供給して上記信号コンポーネント長最後信号のカウント数と比較し、上記シーケンス制御データのリピート数と上記信号コンポーネント長最後信号の上記カウント数が等しくない場合には、選択された上記信号コンポーネントのシーケンス制御データを供給する一方、上記シーケンス制御データのリピート数と上記信号コンポーネント長最後信号の上記カウント数が等しい場合には、別の上記信号コンポーネントのシーケンス制御データを供給するステップを更に具える請求項３記載の波形生成シーケンス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
無線周波数（ＲＦ）伝送は、種々の分野で幅広く使われるようになってきた。半導体技術の進歩によって、任意波形発生装置（ＡＷＧ）は、現在では、１０Ｇ（ギガ）サンプル毎秒以上の性能を有するようになり、これによって、アップ・コンバータを用いることなく、ＡＷＧがマイクロ波信号を直接発生させることができるようになった。例えば、米国テクトロニクス社が製造販売するＡＷＧ７１２２Ｃ型任意波形発生装置は、２４Ｇサンプル毎秒の最高サンプリング・レートを有している。こうしたＡＷＧのアプリケーションの１つは、レーダ信号の生成である。典型的なレーダ信号は、図１に示すＲＦ（無線周波数）パルス列である。
【０００２】
マイクロ波信号を生成するには超高速のサンプリング・レートが必要であり、このために非常に大きな波形データが必要となって、その結果として、データを記憶するのに非常に容量の大きな波形メモリが必要となる。例えば、１０Ｇサンプル毎秒で１秒間の波形を生成するには、１０Ｇワードの波形メモリが必要となる。
【０００３】
図２Ａは、簡略化したレーダ信号の例を示している。不等辺６角形Ｐ１〜Ｐ４の夫々は、一連のＲＦパルスを表し、Ｔ１〜Ｔ４の夫々はデット・タイム（無信号時間）を表している。Ｔ１〜Ｔ４の夫々に信号はないが、これらの要素によるタイミング情報は非常に重要であることに注意されたい。なぜなら、目標物体の距離情報は、その目標物体からの反射信号中に含まれているからである。図２Ｂは、図２Ａの簡略レーダ信号を拡大したものである。図２Ｂは、Ｐ１〜Ｐ４のいずれかのような各ＲＦコンポーネントは、複数のパルスを含み、パルスの持続時間によって定められる。
【０００４】
図３は、ＡＷＧで用いられる一般的な波形生成回路のブロック図である。レーダ信号のような波形データは波形メモリ５２に蓄積され、シーケンサ５０によるシーケンス制御に従ってデジタル・アナログ・コンバータ（ＤＡＣ）５４に供給される。シーケンサ５０には、シーケンス制御データを記憶するシーケンス・メモリ４８がある。ＤＡＣ５４は、クロック発生回路５６から、サンプリング・レートを定めるサンプリング・クロックＦｓを受ける。ＤＡＣ５４は、アナログ波形信号を出力回路５８に供給する。出力回路５８は、アナログ波形信号を所望の帯域幅及び振幅とするための再構築（re-construction）フィルタ、増幅回路、アッテネータなどを有している。ＣＰＵ（図示せず）は、これら構成ブロックの動作を制御する。
【０００５】
図２Ａの簡略レーダ信号は、波形生成回路３１の波形メモリ５２中にデジタル・データとして記憶するのに、複数のコンポーネントに分解しても良い。図４は、簡略レーダ信号の複数のコンポーネントを示し、このとき、図２のＲＦコンポーネントＰ１〜Ｐ４はそのままの形でメモリ５２中に残っているが、デット・タイム・コンポーネントＴ１〜Ｔ４は、夫々ＳＴ１〜ＳＴ４コンポーネントに圧縮されている。例えば、デッド・タイム・コンポーネントＴ１は、ＳＴ１をｎ１回繰り返す、即ち、Ｔ１＝ＳＴ１＊ｎ１という形で供給できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７３８５５４３明細書
【特許文献２】米国特許第７３４０３５７明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図５は、図４の例に基づくシーケンス・テーブル１の例である。シーケンス・メモリ４８は、シーケンス・テーブル１を記憶し、シーケンサ５０は、波形データ「＊.wfm」をシーケンス・テーブル１に従ってＤＡＣ５４に供給するように波形メモリ５２を制御する。この方法は、ＲＦパルスが生成されないときでも波形メモリを使用し、そのために大容量のメモリ空間を必要とする。
【課題を解決するための手段】
【０００８】
本発明は、信号コンポーネント及びデッド・タイムを有するパルス列レーダ信号のような波形出力信号を生成するためのシーケンス制御を改善した波形生成回路に関する。波形メモリは、信号コンポーネントの波形データは記憶するが、デッド・タイム・データは記憶しない。シーケンス・メモリは、複数の信号コンポーネントと関連するデッド・タイムに関するシーケンス制御データを、アドレス・カウンタ、待ち時間カウンタ、信号コンポーネント長カウンタ及びリピートカウンタに、夫々の対応するレジタスを介して供給する。待ち時間カウンタは、選択された信号コンポーネント及びデッド・タイムの組み合わせに応じたシーケンス制御用待ち時間データに基づく待ち時間中、サンプリング・クロックをカウントし、このとき、アドレス・カウンタは、波形メモリ中の信号コンポーネントの第１波形データの最初のアドレスを表すシーケンス制御用アドレス・データを供給する。シーケンス制御用待ち時間データは、デッド・タイムの持続時間を定義するものである。待ち時間カウンタは、「信号コンポーネントの開始」出力信号を生成することによって、アドレス・カウンタ及び信号コンポーネント長カウンタを制御する。続いて、アドレス・カウンタは、デッド・タイムの後の選択された信号コンポーネントの波形データを出力するために、アドレス・カウンタが出力するアドレスの増加を開始する。信号コンポーネント長カウンタは、選択された信号コンポーネントの持続時間の期間についてのサンプリング・クロックのカウントを開始し、最終カウント数に達すると、アドレス・カウンタのカウントを止めると共にリピート・カウンタのカウント数を１つ増加させるために、「信号コンポーネントの最後」出力信号を生成する。リピート・カウンタは、リピート数をシーケンス制御データとして受けると共に、「信号コンポーネントの最後」信号を受けて、リピート・カウンタ中の１つ増加したカウント数がリピート数データに一致すると、アドレス・カウンタ、待ち時間カウンタ、信号コンポーネント長カウンタ及びリピートカウンタに新しいシーケンス制御データがロードされるように、出力信号（コンポーネントの最後信号）を生成する。
【０００９】
より具体的には、本発明の概念１は、任意波形発生装置用の波形生成回路であって、
サンプリング・クロックを生成するクロック発生回路と、
出力波形信号の１つ以上の信号コンポーネントのデータを記憶する波形メモリと、
上記波形メモリからの上記信号コンポーネントの上記データを上記出力波形信号に変換するデジタル・アナログ・コンバータと、
１つ以上の上記信号コンポーネント及び関連するデッド・タイムを表すシーケンス制御データを記憶するシーケンス・メモリを有するシーケンサと、
選択された１つの上記信号コンポーネントのシーケンス制御用初期アドレス・データ（最初のアドレス・データ）を受けて、上記処理アドレスを上記波形メモリに供給するアドレス・カウンタと、
選択された上記信号コンポーネントの上記デッド・タイムに関するシーケンス制御用待ち時間データを受けて、上記波形メモリに上記信号コンポーネントの初期アドレスに関するデータを出力させつつ上記サンプリング・クロックをカウントし、上記待ち時間データの最終カウント数に達すると、波形メモリに供給する、選択された上記信号コンポーネントのデータに関する上記アドレス・カウンタのアドレスのアドレス増加開始信号を生成する待ち時間カウンタと、
シーケンス制御用信号コンポーネント長データ及び上記アドレス増加開始信号を受けて、選択された上記信号コンポーネントの持続時間だけ上記サンプリング・クロックをカウントして、上記出力波形信号の選択された上記信号コンポーネントの最後を表すと共に上記アドレス・カウンタのアドレスの生成を終了させる信号を生成する信号コンポーネント長カウンタとを具え、
選択された上記信号コンポーネントの最後を表す上記信号によって、選択された上記信号コンポーネントのリピート（繰り返し）又は別の信号コンポーネント及び関連するデッド・タイムを表すシーケンス制御データの選択のいずれかが始まることを特徴としている。
【００１０】
本発明の概念２は、上記概念１の波形生成回路であって、
シーケンス制御用リピート数データ及び複数の上記信号コンポーネントの１つの最後を表す信号を受けるリピート・カウンタを更に具え、
上記信号コンポーネントの１つの最後を表す信号は、上記リピート・カウンタの上記をリピート数データを１つ増加させ、増加した上記リピート数データが上記シーケンス制御用リピート数データと等しい場合には上記信号コンポーネント及び関連するデッド・タイムを終了させる一方、増加した上記リピート数データが上記シーケンス制御用リピート数データと異なる場合には、前回の上記信号コンポーネントの１つ及び関連するデッド・タイムの生成を開始させる信号を生成することを特徴としている。
【００１１】
本発明の概念３は、上記概念１の波形生成回路であって、上記アドレス・カウンタが、上記シーケンス・メモリから上記信号コンポーネントの１つの上記シーケンス制御用初期アドレス・データ（最初のアドレス・データ）を受けることを特徴としている。
【００１２】
本発明の概念４は、上記概念１の波形生成回路であって、このとき、上記待ち時間カウンタは、上記シーケンス・メモリから上記信号コンポーネントの１つの上記シーケンス制御用待ち時間データを受けることを特徴としている。
【００１３】
本発明の概念５は、上記概念１の波形生成回路であって、このとき、上記信号コンポーネント長カウンタは、上記シーケンス・メモリから上記信号コンポーネントの１つの上記シーケンス制御用信号コンポーネント長データを受けることを特徴としている。
【００１４】
本発明の概念６は、上記概念の波形生成回路であって、
上記シーケンス制御用初期アドレス・データ、上記シーケンス制御用待ち時間データ、上記シーケンス制御用信号コンポーネント長データを上記シーケンス・メモリから夫々受けて、夫々対応する上記アドレス・カウンタ、上記待ち時間カウンタ、上記信号コンポーネント長カウンタに供給する複数のレジスタを更に具えている。
【００１５】
本発明の概念７は、上記概念２の波形生成回路であって、このとき、上記リピート・カウンタが、上記シーケンス・メモリから複数の上記信号コンポーネントの１つの上記シーケンス制御用リピート数データを受けることを特徴としている。
【００１６】
本発明の概念８は、上記概念７の波形生成回路であって、
上記シーケンス・メモリから上記シーケンス制御用リピート数データを受けて、上記シーケンス制御用リピート数データを上記リピート・カウンタに供給するレジスタを更に具えることを特徴としている。
【００１７】
本発明の概念９は、任意波形発生装置で用いられる波形生成シーケンス制御方法であって、
波形メモリ中に出力波形信号の１つ以上の信号コンポーネントの波形データを記憶するステップと、
シーケンス・メモリから上記信号コンポーネントの１つに関するシーケンス制御データをアドレス・カウンタ、待ち時間カウンタ及び信号コンポーネント長カウンタに供給するステップと、
上記アドレス・カウンタが選択された上記信号コンポーネントの上記波形データの初期アドレスを波形メモリに供給しながら、選択された信号コンポーネントに関連するデッド・タイムを表す待ち時間だけシーケンス制御データ待ち時間に基いてサンプリング・クロックを上記待ち時間カウンタでカウントするステップと、
上記シーケンス制御データ待ち時間に基づく最終カウント数に上記待ち時間カウンタが達すると、上記アドレス・カウンタ及び上記信号コンポーネント長カウンタに上記待ち時間カウンタから開始信号を供給するステップと、
上記アドレス・カウンタが上記開始信号を受けた後、上記サンプリング・クロックに応じて上記アドレス・カウンタから上記波形メモリへのアドレスを増加させるステップと、
上記信号コンポーネント長カウンタが上記開始信号を受けた後、上記シーケンス制御データ信号コンポーネント長に基いて、上記信号コンポーネント長に相当するだけ上記サンプリング・クロックを上記信号コンポーネント長カウンタでカウントするステップと、
上記シーケンス制御データ信号コンポーネント長に基づく最終カウント数に達すると、上記シーケンス制御データの信号コンポーネント長から最後信号を供給するステップと、
上記信号コンポーネント長最後信号に応じて、上記シーケンス・メモリから上記アドレス・カウンタ、上記待ち時間カウンタ及び上記信号コンポーネント長カウンタに別の信号コンポーネントに関するシーケンス制御データを供給するステップと
を具えている。
【００１８】
本発明の概念１０は、上記概念９の波形生成シーケンス制御方法であって、
上記シーケンス・メモリからシーケンス制御データ・リピート数をリピート・カウンタに供給して上記信号コンポーネント長最後信号のカウント数と比較し、上記シーケンス制御データ・リピート数と上記信号コンポーネント長最後信号の上記カウント数が等しくない場合には、選択された上記信号コンポーネントのシーケンス制御データを供給すると共に、上記シーケンス制御データ・リピート数と上記信号コンポーネント長最後信号の上記カウント数が等しい場合には、別の上記信号コンポーネントのシーケンス制御データを供給するステップを更に具えている。
【００１９】
本発明の概念１１は、上記概念９の波形生成シーケンス制御方法であって、このとき、上記アドレス・カウンタが、上記シーケンス・メモリから上記シーケンス制御データとして選択された上記信号コンポーネントの上記波形データの初期アドレス（最初のアドレス）を受けることを特徴としている。
【００２０】
本発明の概念１２は、上記概念９の波形生成シーケンス制御方法であって、このとき、上記待ち時間カウンタが、上記シーケンス・メモリから上記シーケンス制御データとして選択された上記信号コンポーネントの待ち時間データを受けることを特徴としている。
【００２１】
本発明の概念１３は、上記概念９の波形生成シーケンス制御方法であって、このとき、上記信号コンポーネント長カウンタが、上記シーケンス・メモリから上記シーケンス制御データとして選択された上記信号コンポーネントの信号コンポーネント長データを受けることを特徴としている。
【００２２】
本発明の概念１４は、上記概念９の波形生成シーケンス制御方法であって、
上記シーケンス・メモリからの上記シーケンス制御データを夫々に対応するレジスタを介して上記アドレス・カウンタ、上記待ち時間カウンタ及び上記信号コンポーネント長カウンタに供給するステップを更に具えている。
【００２３】
本発明の概念１５は、上記概念１０の波形生成シーケンス制御方法であって、
上記シーケンス・メモリからの上記シーケンス制御データ・リピート数をレジスタを介して上記リピート・カウンタに供給するステップを更に具えている。
【００２４】
本発明の目的、効果及び他の新規な点は、以下の詳細な説明を添付の特許請求の範囲及び図面とともに読むことによって明らかとなろう。
【図面の簡単な説明】
【００２５】
【図１】図１は、レーダ信号の波形の例を示す。
【図２Ａ】図２Ａは、簡略化したレーダ信号の例を示す図である。
【図２Ｂ】図２Ｂは、図２Ａに示す簡略レーダ信号を拡大した図である。
【図３】図３は、任意波形発生装置で使われる従来の波形生成回路のブロック図である。
【図４】図４は、従来の波形生成回路の波形メモリ中に記憶される簡略レーダ信号のコンポーネント・データを示す。
【図５】図５は、シーケンス制御に使われる従来のシーケンス・テーブルの例を示す。
【図６】図６は、本発明の実施形態に使われる典型的な任意波形発生装置の構成要素を示すブロック図である。
【図７】図７は、本発明による波形生成回路のブロック図である。
【図８】図８は、本発明によるシーケンス・メモリを含むシーケンサの実施形態の例の詳細なブロック図である。
【図９】図９は、本発明による波形メモリ中に記憶される信号コンポーネントの波形データの例を示す。
【図１０】図１０は、本発明による実施形態によって生成されるレーダ信号のようなパルス列の例を示す。
【図１１】図１１は、シーケンス・メモリが記憶していても良いシーケンス・テーブルの例を示す。
【図１２】図１２は、本発明による実施形態の動作のフローチャートである。
【発明を実施するための形態】
【００２６】
図６は、任意波形発生装置１０の代表的なブロック図を示す。任意波形発生装置１０は、中央演算装置（ＣＰＵ）２０を有し、これは、ハードディスク・ドライブ（ＨＤＤ）２４に記憶されたプログラムに従って装置１０の動作を制御する。ＲＡＭのようなメモリ２２は、ＨＤＤ２４から読み出したプログラムを一時的に保持するＣＰＵ２０のワーク領域として使われる。ユーザは、任意波形発生装置１０のフロント・パネルに配置されたボタン、ノブなどの操作手段１２を介して、試験用出力信号を生成するように装置１０を設定できる。表示デバイス１６は、試験用出力信号の信号パターンやユーザ設定に関連する情報を視覚化したユーザ・インターフェースを表示できる。外部表示出力回路２６は、装置１０の内蔵表示デバイス１６に加えて、より広い表示領域を提供するための外部表示デバイス２８へと表示出力信号を提供可能にする。波形生成回路３０は、ユーザが定義したパラメータに基づく試験用出力信号を生成する。この例では、波形生成回路３０には、２チャンネルの出力端子があり、トリガ及びイベント信号入力端子がある。入力／出力ポート３２は、外部キーボード３４、マウス３６のようなポインティング・デバイスなどを生成装置１０に接続するために利用される。外部キーボード３４やマウス３６は、生成装置１０のフロント・パネル・コントローラの一部に含まれていても良い。これら構成ブロックは、信号及びデータ・バス３８を介して互いに結合される。装置１０のバス３８には、パソコン（ＰＣ）４２のような外部制御装置に接続するためのＬＡＮ（ローカル・エリア・ネットワーク）インターフェース４０を設けても良い。ＬＡＮインターフェース４０によって、ネットワークを介してＰＣ４２上で装置１０を制御するためのユーザ・インターフェースを表示したり、出力信号データをＰＣ４２から発生装置１０に渡すことができる。
【００２７】
図７は、図６の波形生成回路の実施形態の例のブロック図である。本発明は、レーダ信号のパルス列に関連させた説明していくが、信号のアクティブな部分の間にデッド・タイムが必要となる任意の信号について、本発明を用いて実現できることが理解できるであろう。なお、図７中の構成ブロックで図３にあるものには、同じ参照番号を付している。本発明の実施形態には、波形メモリ６４があり、これは、信号コンポーネント（ＲＦコンポーネント）Ｐ１〜Ｐ４の波形データを記憶するが、図９に示すように、信号コンポーネントＰ１〜Ｐ４間のデッド・タイムＴ１〜Ｔ４の波形データは記憶しない。本発明は、波形データ中のデッド・タイムを表す波形データに関して不要とすることで、波形データのサイズを削減する。データ・シーケンスを改善することで、デッド・タイムに関する波形データを記憶することなくデッド・タイムを生成できる。
【００２８】
図１０は、本発明による実施形態によって生成されるレーダ信号のようなパルス列の例を示す。ここで、Ｔ１及びＰ１は、２回繰り返される。図１１は、シーケンス・メモリ６２が記憶するシーケンス・テーブルの例を示す。図１２は、本発明による実施形態の動作のフローチャートである。
【００２９】
図７を参照すると、図１０に示す代表的なレーダ信号のような信号コンポーネントの波形データが波形メモリ６４に記憶され、シーケンサ６０のシーケンス制御に従って、デジタル・アナログ・コンバータ（ＤＡＣ）５４に供給される。シーケンサ６０には、シーケンス・メモリ６２がある。ＤＡＣ５４は、クロック発生回路５６からサンプリング・レートを定めるサンプリング・クロックＦｓを受ける。ＤＡＣ５４は、アナログ波形信号を出力回路５８に供給する。出力回路５８は、アナログ波形信号を所望の帯域幅及び振幅とするための再構築（re-construction）フィルタ、増幅回路、アッテネータなどを有している。ＣＰＵ２０は、波形生成回路３０のこれら構成ブロックの動作を制御する。
【００３０】
シーケンス・メモリ６２は、図１０の波形出力信号（レーダ信号）を生成するためのシーケンス制御データを保持するが、これはシーケンス・テーブルで表される。図１２において、、ステップ１０２で示されるようにパルス列の生成が初期化される。ステップ１０４では、整数のインデックス「ｎ」がＴｎやＰｎに用いられ、このとき、整数ｎの初期値は１に設定され、ｎ＝１，２，３，４，．．．と続く。図８を参照すると、４つのレジスタ７０、７２、７４及び７６は、夫々対応するカウンタ８０、８２、８４及び８６にデータを供給する前に、シーケンス・メモリ６２からのシーケンス制御データを一時的に記憶する。レジスタ７０、７２、７４及び７６に記憶されたシーケンス制御データは、カウンタ８０、８２、８４及び８６にロードされる（ステップ１０６）。Ｐ１の第１アドレス・データのシーケンス制御データは、アドレス・カウンタ８０にロードされる。Ｔ１に関する待ち時間データのシーケンス制御データは、待ち時間カウンタ８２にロードされる。Ｐ１に関する信号コンポーネント長データのシーケンス制御データは、信号コンポーネント長カウンタ（長さカウンタとも呼ぶ）８４にロードされる。Ｐ１に関するリピート数データのシーケンス制御データは、リピート・カウンタ８６にロードされる。カウンタ８０、８２及び８４は、クロック発生回路５６からのサンプリング・クロックＦｓを受ける。待ち時間カウンタ８２は、サンプリング・クロックに従って、待ち時間データで特定されるデッド・タイム（Ｔ１）を表すカウント数のカウントを開始する（ステップ１０８）。
【００３１】
待ち時間カウンタ８２は、信号コンポーネントの無いデッド・タイムＴ１〜Ｔ４の夫々をサンプリング・クロックをカウントすることで制御する。サンプリング・クロックのレートは、デッド・タイムを高分解能で調整できるほど十分に高速であることに注意されたい。待ち時間カウンタが増加している間、Ｐ１の最初のアドレスが波形メモリ６４のアドレスとして与えられ、これによって、Ｐ１の最初の波形データがデッド・タイム・データとして扱われる。待ち時間カウンタ８２がＴ１に関する待ち時間データで特定されるカウント数に達すると（ステップ１１０）、「信号コンポーネントの開始」信号をアドレス・カウンタ８０及び信号コンポーネント長カウンタ８４に供給する。アドレス・カウンタ８０は、サンプリング・クロックに応じてアドレスを増加させる動作を開始し、このアドレスは波形メモリに供給されて、Ｐ１を表す波形が出力される。信号コンポーネント長カウンタ８４は、サンプリング・クロックのクロック数のカウントを開始する。信号コンポーネント長カウンタ８４は、Ｐ１に関する信号コンポーネント長（つまり、持続時間）データで特定されるカウント数に達するまで、サンプリング・クロックのクロック・サイクルのカウントを続ける（ステップ１１２）。信号コンポーネント長カウンタ８４が、Ｐ１の信号コンポーネント長で特定される最終カウント数に達すると（ステップ１１４）、「信号コンポーネントの最後」信号をアドレス・カウンタ８０及びリピート・カウンタ８６に供給する。アドレス・カウンタ８０が、信号コンポーネント長カウンタ８４から「信号コンポーネントの最後」信号を受けると、Ｐ１の最後のアドレスを波形メモリ６４に供給する（ステップ１１６）。また、リピート・カウンタ８６も、信号コンポーネント長カウンタ８４から「信号コンポーネントの最後」信号を受け、これによって、リピート・カウンタが１つだけ増加する。
【００３２】
この時点で、もし２以上の特定リピート・カウント数が設定されていて（ステップ１１８でＮＯになる）、ｎが最後のｎ（＝ｎLAST：例えば、この例ではステップ１１８においてｎLASTが４である）より小さいと、アドレス・カウンタ８０は、Ｐ１の第１アドレスに再度設定され（ステップ１２２）、待ち時間カウンタ８２及び信号コンポーネント長カウンタ８４中の対応するレジスタから値は、それらの初期値にリセットされる。この例では、図１０に示すように、Ｐ１に関するリピート・カウント数は２に設定される。従って、処理は、ステップ１０８に戻る。待ち時間カウンタ８２がＴ１に関する待ち時間データで特定されるカウント数に再度達する（ステップ１１０）と、「信号コンポーネントの開始」信号をアドレス・カウンタ８０及び信号コンポーネント長カウンタ８４に供給する。アドレス・カウンタ８０は、Ｐ１に関するアドレス・データの増加を開始し、信号コンポーネント長カウンタ８４は、サンプリング・クロックのクロック・サイクルのカウントを開始し、Ｐ１に関する信号コンポーネント長データで特定されるカウント数に達するまでカウントする（ステップ１１２）。信号コンポーネント長カウンタ８４が、Ｐ１の信号コンポーネント長で特定されるカウント数に達すると（ステップ１１４）、アドレス・カウンタ８０は、「信号コンポーネントの最後」信号を信号コンポーネント長カウンタ８４から受け、Ｐ１の最後のアドレスを波形メモリ６４に再度供給する。リピート・カウンタ８６も、「信号コンポーネントの最後」信号を信号コンポーネント長カウンタ８４から受け、これによって、リピート・カウンタ８６は１だけ増加する。リピート・カウンタが２回増加すると、リピート数データと一致するので（ステップ１１８でＹＥＳとなる）、これによって、リピート・カウンタ８４は「コンポーネントの最後」信号をシーケンス・メモリに供給する（ステップ１２４）。
【００３３】
続いて、ｎが１だけ増加し（ステップ１２６）、処理はステップ１０６に戻る。ステップ１０６では、シーケンス・メモリ６２からのＰ２の第１アドレス、Ｔ２の待ち時間データ、Ｐ２の信号コンポーネント長データ、Ｐ２のリピート数が、夫々対応するレジスタ７０、７２、７４及び７６を介してアドレス・カウンタ８０、待ち時間カウンタ８２、信号コンポーネント長カウンタ８４及びリピート・カウンタ８６にロードされる。この実施形態では、Ｐ２に関するリピート数は１である。待ち時間カウンタ８２は、Ｔ２の待ち時間データで特定されるカウント数に達すると（ステップ１１０）、「信号コンポーネントの開始」信号をアドレス・カウンタ８０及び信号コンポーネント長カウンタ８４に供給する。アドレス・カウンタ８０は、サンプリング・クロックに応じてアドレスを増加させる動作を開始し、このアドレスは波形メモリに供給されて、Ｐ２を表す波形が出力される。信号コンポーネント長カウンタ８４は、サンプリング・クロックのクロック数のカウントを開始する。信号コンポーネント長カウンタ８４は、Ｐ２に関する信号コンポーネント長（つまり、持続時間）データで特定されるカウント数に達するまで、サンプリング・クロックのクロック・サイクルのカウントを続ける（ステップ１１２）。信号コンポーネント長カウンタ８４が、Ｐ２の信号コンポーネント長で特定される最終カウント数に達すると（ステップ１１４）、アドレス・カウンタ８０は信号コンポーネント長カウンタ８４から「信号コンポーネントの最後」信号を受けて、Ｐ２の最後のアドレスを波形メモリ６４に提供する（ステップ１１６）。また、リピート・カウンタ８６も、信号コンポーネント長カウンタ８４から「信号コンポーネントの最後」信号を受け、これによって、リピート・カウンタが１つだけ増加する。リピート・カウンタが１つだけ増加すると、Ｐ２に関するリピート数データを超える（ステップ１１８でＹＥＳとなる）ので、リピート・カウンタ８４は「コンポーネントの最後」信号をシーケンス・メモリに供給する（ステップ１２４）。続いて、ｎが１だけ増加され（ステップ１２６）、処理はステップ１０６に戻る。同様の処理がデッド・タイムＴ３及びＴ４並びにコンポーネントＰ３及びＰ４に関しても行われる。上述のように、待ち時間Ｔ１及びＴ４を設定することによって、レーダ信号に適した所望のＲＦパルス列が生成できる。
【００３４】
デッド・タイムの振幅は、ゼロとする必要は無いが、ゼロの値としても良い。更に、デッド・タイムの振幅は、アクティブな信号の第１波形レコードとする必要はない。本発明は、ゼロでない値のデッド・タイムの値を提供するシーケンスで実現するようにしても良い。アドレス・カウンタを用いてアドレスを増加させる代わりに、シーケンス・メモリが波形メモリのメモリ・アドレス位置を保持し、これをサンプリング・クロックを用いてシーケンス・メモリから読み出し、波形メモリに供給しても良い。シーケンサやシーケンス・メモリといった種々の要素をシステム・リソースから実現しても良い。例えば、シーケンス・メモリは、メモリ２２の一部として実現しても良いし、待ち時間カウンタをＣＰＵ２０内で実現しても良い。
【００３５】
本発明の具体的な実施形態を実例で説明し、実例を説明する目的で記述してきたが、本発明の精神と範囲から逸脱することなく、多様な変形が可能なことは明らかであろう。本願で記載した機能は、ソフトウェア、ハードウェア又はこれらの任意の組み合わせ基づく種々の手段により実現できる。
【符号の説明】
【００３６】
６０  シーケンサ
６２  シーケンス・メモリ
７０  開始アドレス・レジスタ
７２  待ち時間レジスタ
７４  波形長レジスタ
７６  リピート・カウント値レジスタ
８０  アドレス・カウンタ
８２  待ち時間カウンタ
８４  信号コンポーネント長カウンタ
８６  リピート・カウンタ
【図１】
2014025940.tif 000003
【図２Ａ】
2014025940.tif 000004
【図２Ｂ】
2014025940.tif 000005
【図３】
2014025940.tif 000006
【図４】
2014025940.tif 000007
【図５】
2014025940.tif 000008
【図６】
2014025940.tif 000009
【図７】
2014025940.tif 000010
【図８】
2014025940.tif 000011
【図９】
2014025940.tif 000012
【図１０】
2014025940.tif 000013
【図１１】
2014025940.tif 000014
【図１２】
2014025940.tif 000015