(57)【要約】【課題】発振回路に関して、低消費電力と高ノイズ耐性の両立を実現すること。【解決手段】半導体装置は、水晶振動子の両端にそれぞれ接続される第１端子及び第２端子と、第１端子に入力が接続され第２端子に出力が接続されたインバータ回路と、第１端子と第２端子との間を接続する帰還抵抗と、第１端子と第２端子の少なくとも一方に接続された可変容量と、制御回路とを備える。制御回路は、インバータ回路の駆動能力及び可変容量の容量値の両方が、第１モードよりも第２モードにおいて大きくなるように制御を行う。【選択図】図１
2014030141.tif 000002
【特許請求の範囲】
【請求項１】
水晶振動子の両端にそれぞれ接続される第１端子及び第２端子と、
前記第１端子に入力が接続され、前記第２端子に出力が接続されたインバータ回路と、
前記第１端子と前記第２端子との間を接続する帰還抵抗と、
前記第１端子と前記第２端子の少なくとも一方に接続された可変容量と、
第１モードと第２モードを指定するモード信号に基づいて、前記インバータ回路の駆動能力及び前記可変容量の容量値を制御する制御回路と
を備え、
前記制御回路は、前記インバータ回路の前記駆動能力及び前記可変容量の前記容量値の両方が、前記第１モードよりも前記第２モードにおいて大きくなるように制御を行う
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１モードから前記第２モードへの切り替え時、前記制御回路は、前記インバータ回路の前記駆動能力を増加させた後に、前記可変容量の前記容量値を増加させ、
前記第２モードから前記第１モードへの切り替え時、前記制御回路は、前記可変容量の前記容量値を減少させた後に、前記インバータ回路の前記駆動能力を減少させる
半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
更に、
前記第２端子に接続され、前記第２端子の電圧からクロック信号を生成するコンパレータ回路と、
前記コンパレータ回路から出力される前記クロック信号の分周を行う分周回路と
を備え、
前記制御回路は、前記第１モードと前記第２モードとで前記クロック信号の周波数が等しくなるように、前記モード信号に応じて、前記分周回路の分周比を切り替える
半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記第２モードは、前記半導体装置のエミュレーションを行うデバッグモードであり、
前記第１モードは、前記エミュレーションが行われないモードである
半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
前記エミュレーションにおいて用いられるピンは、前記水晶振動子に接続されるピンに隣接している
半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記可変容量は、前記第１端子と前記第２端子のうち前記エミュレーションにおいて用いられる前記ピンに近い一方にのみ接続された
半導体装置。
【請求項７】
請求項１乃至３のいずれか一項に記載の半導体装置であって、
前記第２モードは、前記半導体装置の電源電圧の切り替えを許可するモードであり、
前記第１モードは、前記電源電圧の切り替えを禁止するモードである
半導体装置。
【請求項８】
請求項７に記載の半導体装置であって、
前記第１端子、前記第２端子、前記インバータ回路、前記帰還抵抗、前記可変容量、及び前記制御回路を備える発振回路と、
前記発振回路によって生成されるクロック信号に基づいて動作するクロック回路と、
前記発振回路及び前記クロック回路に供給される前記電源電圧を、通常電源電圧と予備電源電圧とで切り替える電源切替回路と、
前記通常電源電圧が所定の閾値以下になった場合に前記電源電圧が前記通常電源電圧から前記予備電源電圧に切り替わるように、且つ、前記通常電源電圧が前記所定の閾値以上になった場合に前記電源電圧が前記予備電源電圧から前記通常電源電圧に切り替わるように、前記電源切替回路を制御するコントローラと
を備え、
前記コントローラは、前記電源電圧の切り替えに基づいて前記モード信号を生成し、前記モード信号を前記制御回路に出力する
半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記コントローラは、前記電源電圧の切り替えに先立ってモードが前記第２モードに切り替わるように前記モード信号を制御し、且つ、前記電源電圧の切り替えの終了後にモードが前記第１モードに切り替わるように前記モード信号を制御する
半導体装置。
【請求項１０】
請求項１に記載の半導体装置であって、
前記インバータ回路は、
前記第１端子にゲートが接続され、前記第２端子にドレインが接続され、グランド端子にソースが接続されたトランジスタと、
前記第２端子に電流を供給する可変電流源と
を備え、
前記制御回路は、前記モード信号に応じて、前記可変電流源の電流供給能力を制御することによって、前記インバータ回路の前記駆動能力を制御する
半導体装置。
【請求項１１】
請求項１に記載の半導体装置であって、
前記可変容量は、前記第１端子と前記第２端子との間を接続している
半導体装置。
【請求項１２】
半導体装置の制御方法であって、
前記半導体装置は、
水晶振動子の両端にそれぞれ接続される第１端子及び第２端子と、
前記第１端子に入力が接続され、前記第２端子に出力が接続されたインバータ回路と、
前記第１端子と前記第２端子との間を接続する帰還抵抗と、
前記第１端子と前記第２端子の少なくとも一方に接続された可変容量と
を備え、
前記制御方法は、
動作モードを第１モードと第２モードとで切り替えるステップと、
前記インバータ回路の駆動能力及び前記可変容量の容量値の両方が、前記第１モードよりも前記第２モードにおいて大きくなるように制御を行うステップと
を含む
半導体装置の制御方法。
【請求項１３】
請求項１２に記載の半導体装置の制御方法であって、
前記制御を行うステップは、
前記第１モードから前記第２モードへの切り替え時、前記インバータ回路の前記駆動能力を増加させた後に、前記可変容量の前記容量値を増加させるステップと、
前記第２モードから前記第１モードへの切り替え時、前記可変容量の前記容量値を減少させた後に、前記インバータ回路の前記駆動能力を減少させるステップと
を含む
半導体装置の制御方法。
【請求項１４】
請求項１２に記載の半導体装置の制御方法であって、
前記第２モードは、前記半導体装置のエミュレーションを行うデバッグモードであり、
前記第１モードは、前記エミュレーションが行われないモードである
半導体装置の制御方法。
【請求項１５】
請求項１２に記載の半導体装置の制御方法であって、
前記第２モードは、前記半導体装置の電源電圧の切り替えを許可するモードであり、
前記第１モードは、前記電源電圧の切り替えを禁止するモードである
半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路を備えた半導体装置及びその制御方法に関する。
【背景技術】
【０００２】
半導体装置で用いられるクロック信号は、典型的には、水晶振動子と発振回路を用いることによって生成される。安定したクロック信号を得るために、発振回路のノイズ耐性は高いことが望ましい。
【０００３】
特許文献１は、発振回路を開示している。その発振回路は、１つのトランジスタを有するインバータと、帰還抵抗と、容量素子と、可変電流源と、タイマ回路と、電流制御部とを備える。帰還抵抗は、インバータと並列に接続されている。容量素子は、インバータの入力側及び出力側のそれぞれに設けられている。可変電流源は、レベルが異なる２種類の電流のいずれかをインバータに供給する。タイマ回路は、発振回路の電源の起動から所定時間をカウントする。電流制御部は、可変電流源が供給し得る２種類の電流の内、タイマ回路によるカウント時間が所定時間を経過するまでの間はレベルが大きい方の電流を、所定時間を経過した後はレベルが小さい方の電流をインバータに供給するよう可変電流源を制御する。
【０００４】
特許文献２は、他の電子回路と電源ラインを同じにした水晶発振回路を開示している。電源ラインと水晶発振回路との間に、電源ラインに重畳するノイズが水晶発振回路に侵入するのを除去するためのローパスフィルタが設けられている。
【０００５】
特許文献３は、水晶発振器を開示している。その水晶発振器は、水晶発振回路と、バッファ回路とを備えている。水晶発振回路は、電源回路に接続され、制御電圧発生回路の出力を入力とする。バッファ回路は、電源回路に接続され、水晶発振回路の出力を入力とする。更に、電源回路とバッファ回路との間に、ローパスフィルタが接続される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１０５６１１号公報
【特許文献２】特開２００１−１３６０３０号公報
【特許文献３】特開２００８−１０３８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発振回路の消費電力を抑えるためには、小容量コンデンサを低電流で駆動することが有効である。しかしながら、そのような小容量コンデンサは、ノイズや電源電圧変動等の環境変化への耐性が低い。従って、発振回路が製品チップに実装された際には、そのような小容量コンデンサが、発振回路の誤動作の原因となる可能性がある。発振回路に関して、低消費電力と高ノイズ耐性の両立が望まれている。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるだろう。
【課題を解決するための手段】
【０００９】
一実施の形態において、半導体装置が提供される。その半導体装置は、水晶振動子の両端にそれぞれ接続される第１端子及び第２端子を備える。その半導体装置は、更に、インバータ回路、帰還抵抗、可変容量、及び制御回路を備える。インバータ回路の入力は第１端子に接続され、その出力は第２端子に接続されている。帰還抵抗は、第１端子と第２端子との間を接続する。可変容量は、第１端子と第２端子の少なくとも一方に接続されている。制御回路は、第１モードと第２モードを指定するモード信号に基づいて、インバータ回路の駆動能力及び可変容量の容量値を制御する。より詳細には、制御回路は、インバータ回路の駆動能力及び可変容量の容量値の両方が、第１モードよりも第２モードにおいて大きくなるように制御を行う。
【００１０】
一実施の形態において、半導体装置の制御方法が提供される。半導体装置は、水晶振動子の両端にそれぞれ接続される第１端子及び第２端子と、第１端子に入力が接続され第２端子に出力が接続されたインバータ回路と、第１端子と第２端子との間を接続する帰還抵抗と、第１端子と第２端子の少なくとも一方に接続された可変容量と、を備える。制御方法は、（Ａ）動作モードを第１モードと第２モードとで切り替えるステップと、（Ｂ）インバータ回路の駆動能力及び可変容量の容量値の両方が、第１モードよりも第２モードにおいて大きくなるように制御を行うステップと、を含む。
【発明の効果】
【００１１】
発振回路に関して、低消費電力と高ノイズ耐性の両立を実現することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態に係る発振回路の構成を示す回路図である。
【図２】図２は、本発明の実施の形態に係る発振回路の制御方法を示すタイミングチャートである。
【図３】図３は、本発明の実施の形態に係る発振回路の変形例を示す回路図である。
【図４】図４は、分周回路の動作を説明するための概念図である。
【図５】図５は、本発明の実施の形態に係る発振回路中のインバータ回路の構成例を示す回路図である。
【図６】図６は、本発明の実施の形態に係る発振回路中のインバータ回路の構成例を示す回路図である。
【図７】図７は、本発明の実施の形態に係る発振回路中のインバータ回路の他の構成例を示す回路図である。
【図８】図８は、本発明の実施の形態に係る発振回路中のインバータ回路の更に他の構成例を示す回路図である。
【図９】図９は、本発明の実施の形態に係る発振回路の変形例を示す回路図である。
【図１０】図１０は、本発明の実施の形態に係る発振回路の他の変形例を示す回路図である。
【図１１】図１１は、本発明の実施の形態に係る発振回路の更に他の変形例を示す回路図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置の構成例を示すブロック図である。
【図１３】図１３は、本発明の実施の形態に係る発振回路の適用例を説明するための回路図である。
【図１４】図１４は、本発明の実施の形態に係る発振回路の適用例を説明するためのタイミングチャートである。
【図１５】図１５は、本発明の実施の形態に係る発振回路の他の適用例を説明するための概念図である。
【図１６】図１６は、本発明の実施の形態に係る発振回路の他の適用例を説明するためのタイミングチャートである。
【図１７】図１７は、本発明の実施の形態に係る発振回路中のコンパレータ回路の変形例を示す回路図である。
【図１８】図１８は、本発明の実施の形態に係る発振回路中のコンパレータ回路の他の変形例を示す回路図である。
【図１９】図１９は、本発明の実施の形態に係る発振回路中のコンパレータ回路の更に他の変形例を示す回路図である。
【図２０】図２０は、本発明の実施の形態に係る半導体装置の変形例を示すブロック図である。
【発明を実施するための形態】
【００１３】
１．発振回路
１−１．基本構成
図１は、本発明の実施の形態に係る発振回路１０の構成を示す回路図である。発振回路１０は、外付け部品である水晶振動子１、第１容量Ｃ１及び第２容量Ｃ２に接続される。より詳細には、発振回路１０は、第１端子Ｔ１及び第２端子Ｔ２を有しており、それら第１端子Ｔ１及び第２端子Ｔ２が水晶振動子１の両端にそれぞれ接続される。また、第１容量Ｃ１は、第１端子Ｔ１とグランド端子との間に接続され、第２容量Ｃ２は、第２端子Ｔ２とグランド端子との間に接続される。発振回路１０は、これら水晶振動子１、第１容量Ｃ１及び第２容量Ｃ２と共に動作し、それにより、クロック信号ＣＬＫを生成、出力する。
【００１４】
発振回路１０は、インバータ回路１００、帰還抵抗３００、及びコンパレータ回路４００を備えている。
【００１５】
インバータ回路１００は、反転論理機能を有しており、入力端子１０１と出力端子１０２との間で論理反転を行う。それらインバータ回路１００の入力端子１０１及び出力端子１０２は、それぞれ、第１端子Ｔ１及び第２端子Ｔ２に接続されている。尚、後述されるように、本実施の形態に係るインバータ回路１００の駆動能力は可変制御可能である。
【００１６】
帰還抵抗３００は、第１端子Ｔ１と第２端子Ｔ２との間を接続するように設けられている。以上に説明された水晶振動子１、第１容量Ｃ１、第２容量Ｃ２、インバータ回路１００及び帰還抵抗３００によって、典型的な発振回路と同様に発振動作が発生する。
【００１７】
コンパレータ回路４００の入力は、第２端子Ｔ２（インバータ回路１００の出力端子１０２）に接続されている。このコンパレータ回路４００は、第２端子Ｔ２の電圧（発振電圧波形）に基づいてクロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫを出力する。例えば、コンパレータ回路４００は、コンパレータ４１０及び参照電圧電源４２０を備えている。参照電圧電源４２０は、参照電圧を生成する。その参照電圧と第２端子Ｔ２の電圧がコンパレータ４１０に入力され、それによりクロック信号ＣＬＫが生成される。
【００１８】
本実施の形態に係る発振回路１０は、更に、可変容量２００と制御回路５００を備えている。
【００１９】
可変容量２００は、第１端子Ｔ１と第２端子Ｔ２の少なくとも一方に接続される。図１に示される例では、第１可変容量２００−１が第１端子Ｔ１に接続され、第２可変容量２００−２が第２端子Ｔ２に接続されている。第１可変容量２００−１（第２可変容量２００−２）の容量値を制御することによって、第１端子Ｔ１（第２端子Ｔ２）に接続される容量値を可変に制御することができる。例えば、各々の可変容量２００は、容量２１０とスイッチ２２０を備えている。容量２１０の容量値は、例えば１０ｐＦである。スイッチ２２０は、容量２１０と第１端子Ｔ１（第２端子Ｔ２）との間に介在しており、このスイッチ２２０をＯＮ／ＯＦＦ制御することによって、第１端子Ｔ１（第２端子Ｔ２）に接続される容量値を可変に制御することができる。
【００２０】
本実施の形態において、インバータ回路１００の駆動能力と可変容量２００の容量値は可変制御可能である。その制御を行うのが、制御回路５００である。具体的には、制御回路５００は、第１制御信号ＣＯＮ１をインバータ回路１００に出力し、それによりインバータ回路１００の駆動能力を制御する。また、制御回路５００は、第２制御信号ＣＯＮ２を各可変容量２００に出力し、それにより各可変容量２００の容量値を制御する。
【００２１】
制御回路５００による制御は、モード信号ＭＯＤＥに基づいて実施される。モード信号ＭＯＤＥは、「第１モード」と「第２モード」のいずれかを指定する。制御回路５００は、そのモード信号ＭＯＤＥの内容（第１モードあるいは第２モード）に応じて第１制御信号ＣＯＮ１及び第２制御信号ＣＯＮ２を出力する。すなわち、制御回路５００は、モード信号ＭＯＤＥに応じて、インバータ回路１００の駆動能力及び可変容量２００の容量値を制御する。
【００２２】
１−２．動作及び効果
図２は、本実施の形態に係る発振回路１０の制御方法を示すタイミングチャートである。本例において、Ｌｏｗレベルのモード信号ＭＯＤＥは第１モードを表し、Ｈｉｇｈレベルのモード信号ＭＯＤＥは第２モードを表すとする。
【００２３】
時刻ｔ０において、モード信号ＭＯＤＥがＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、動作モードが、第１モードから第２モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が増加するように制御を行う。すなわち、インバータ回路１００の駆動能力と可変容量２００の容量値の両方が、第１モードよりも第２モードにおいて大きくなる。その結果、第２モードにおいて、発振回路の駆動電流と負荷容量が増加するため、発振回路１０のノイズ耐性が大幅に向上する。
【００２４】
ここで、インバータ回路１００の駆動能力の増加の前に可変容量２００の容量値が増加すると、駆動電流に比べて負荷容量が大きくなるために発振電圧振幅が小さくなり、発振安定性が低下してしまう。最悪の場合、発振が停止する可能性もある。発振維持の観点から、制御回路５００は、第１モードから第２モードへの切り替え時に次のような制御を行うことが好適である。すなわち、制御回路５００は、時刻ｔ０の後の時刻ｔ１において、インバータ回路１００の駆動能力を増加させ、更に、時刻ｔ１の後の時刻ｔ２において、可変容量２００の容量値を増加させる。これにより、駆動電流が増加した後に負荷容量が増加するため、発振電圧振幅が極端に小さくなることはなく、発振安定性の低下が防止される。
【００２５】
時刻ｔ３において、モード信号ＭＯＤＥがＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、動作モードが、第２モードから第１モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が減少するように制御を行う。ここでも、発振維持の観点から、制御回路５００は、次のような制御を行うことが好適である。すなわち、制御回路５００は、時刻ｔ３の後の時刻ｔ４において、可変容量２００の容量値を減少させ、更に、時刻ｔ４の後の時刻ｔ５において、インバータ回路１００の駆動能力を減少させる。これにより、駆動電流が減少する前に負荷容量が減少するため、発振安定性の低下が防止される。
【００２６】
以上に説明されたように、本実施の形態によれば、発振回路１０の駆動電流と負荷容量の両方が、第１モードよりも第２モードにおいて大きくなる。その結果、第２モードにおいて、発振回路１０のノイズ耐性が大幅に向上する。その一方、第１モードでは、負荷容量も駆動電流も小さいため、消費電力が抑えられる。つまり、第１モードは「低電力モード」であり、第２モードは「高ノイズ耐性モード」であると言うこともできる。
【００２７】
発振回路１０の消費電力を抑えるためには、小容量コンデンサ（Ｃ１、Ｃ２）を低電流で駆動することが有効である。この消費電力の抑制は、第１モードにより実現される。例えば、スタンバイ時に半導体装置に内蔵される時計（ＲＴＣ回路）のみ動作させる場合に、動作モードを第１モードに設定することが考えられる。それにより、スタンバイ時のバッテリ駆動時間を長くすることができる。
【００２８】
その一方で、そのような小容量コンデンサ（Ｃ１、Ｃ２）は、ノイズや電源電圧変動等の環境変化への耐性が低い。発振回路１０が製品チップに実装された際には、そのような小容量コンデンサ（Ｃ１、Ｃ２）が、発振回路１０の誤動作の原因となる可能性がある。そこで、高ノイズ耐性が望まれる際には、第２モードが利用されるとよい。駆動電流と負荷容量が増加するため、発振回路１０のノイズ耐性が大幅に向上する。
【００２９】
このように、第１モードと第２モードを場合に応じて使い分けることによって、低消費電力と高ノイズ耐性の両立が可能となる。
【００３０】
１−３．変形例
図３は、発振回路１０の変形例を示す回路図である。上述の通り、本実施の形態では、第１モードと第２モードとで、発振回路１０の負荷容量が変わる。負荷容量が変わると共振条件が変わるため、発振周波数も変動してしまう。具体的には、図４に示されるように、負荷容量が増加すると、発振周波数が低下する。発振周波数の低下は、コンパレータ回路４００から出力されるクロック信号ＣＬＫの周波数の低下を意味する。すなわち、動作モードが第１モードから第２モードへ切り替わると、コンパレータ回路４００から出力されるクロック信号ＣＬＫの周波数が低下する。
【００３１】
そこで、動作モードに依らずクロック周波数を一定にするために、図３に示されるように、コンパレータ回路４００の後段に分周回路６００が設けられてもよい。この分周回路６００は、コンパレータ回路４００から出力されるクロック信号ＣＬＫの分周を行い、それによりクロック周波数の調整を行う。より詳細には、分周回路６００は、第１モードと第２モードとでクロック信号ＣＬＫの周波数が等しくなるように、分周比を切り替える。
【００３２】
分周回路６００の分周比の切り替えを行うのは、上記の制御回路５００である。制御回路５００は、モード信号ＭＯＤＥに応じた第３制御信号ＣＯＮ３を分周回路６００に出力し、それにより分周回路６００の分周比を切り替える。具体的には、制御回路５００は、第１モードと第２モードとでクロック信号ＣＬＫの周波数が等しくなるように、分周回路６００の分周比を切り替える。これにより、発振回路１０からは、一定周波数のクロック信号ＣＬＫが出力される。
【００３３】
１−４．インバータ回路の様々な例
上述の通り、インバータ回路１００の駆動能力は、第１制御信号ＣＯＮ１によって可変制御される。そのようなインバータ回路１００の構成例としては様々考えられる。
【００３４】
図５は、インバータ回路１００の一構成例を示している。図５に示される例において、インバータ回路１００は、ＮＭＯＳトランジスタ１１０と可変電流源１２０を備えている。ＮＭＯＳトランジスタ１１０のゲート、ドレイン、及びソースは、それぞれ、入力端子１０１（第１端子Ｔ１）、出力端子１０２（第２端子Ｔ２）、及びグランド端子に接続されている。可変電流源１２０は、ＮＭＯＳトランジスタ１１０のドレイン、すなわち出力端子１０２（第２端子Ｔ２）に電流を供給する。
【００３５】
可変電流源１２０の供給電流は、制御回路５００から出力される第１制御信号ＣＯＮ１によって制御される。具体的には、可変電流源１２０の供給電流は、第１モードよりも第２モードにおいて大きくなるように制御される。これにより、インバータ回路１００の駆動能力が、第１モードよりも第２モードにおいて大きくなる。
【００３６】
図６は、可変電流源１２０の構成例を示している。可変電流源１２０は、ＰＭＯＳトランジスタ１２１〜１２５、ＮＭＯＳトランジスタ１２６、１２７、及び可変抵抗１２８を備えている。
【００３７】
ＰＭＯＳトランジスタ１２１〜１２４のそれぞれのゲートは、ノードＮ１に共通に接続されている。ＰＭＯＳトランジスタ１２１〜１２４のソースは、電源端子に接続されている。ＰＭＯＳトランジスタ１２１のドレインは、ノードＮ２に接続されている。ＰＭＯＳトランジスタ１２２のドレインは、ノードＮ１に接続されている。ＰＭＯＳトランジスタ１２３のドレインは、ノードＮ３に接続されている。ＰＭＯＳトランジスタ１２４のドレインは、ノードＮ４に接続されている。
【００３８】
ＰＭＯＳトランジスタ１２５のドレインはノードＮ３に接続され、そのソースはノードＮ４に接続されている。ＰＭＯＳトランジスタ１２５のゲートには、第１制御信号ＣＯＮ１が入力される。つまり、ＰＭＯＳトランジスタ１２５は、第１制御信号ＣＯＮ１によってＯＮ／ＯＦＦ制御される。
【００３９】
ＮＭＯＳトランジスタ１２６のゲート及びドレインは共に、ノードＮ２に接続されている。ＮＭＯＳトランジスタ１２６のソースは、グランド端子に接続されている。ＮＭＯＳトランジスタ１２７のゲートはノードＮ２に接続され、そのドレインはノードＮ１に接続されている。ＮＭＯＳトランジスタ１２７のソースは、可変抵抗１２８を介して、グランド端子に接続されている。可変抵抗１２８の抵抗値は、第１制御信号ＣＯＮ１によって可変制御される。
【００４０】
このようなカレントミラー回路によって、可変電流源１２０が構成される。第１制御信号ＣＯＮ１を用いてＰＭＯＳトランジスタ１２５をＯＮ／ＯＦＦ制御することによって、カレントミラー回路のミラー比を切り替えることができる。あるいは、第１制御信号ＣＯＮ１を用いて可変抵抗１２８の抵抗値を制御することによって、カレントミラー回路の基準電流を切り替えることができる。そのようなミラー比及び／又は基準電流の切り替えにより、可変電流源１２０の供給電流を切り替え可能である。
【００４１】
図７は、インバータ回路１００の他の構成例を示している。図７に示される例において、インバータ回路１００は、インバータ１３０とＮＡＮＤゲート１４０を備えている。インバータ１３０の入力端子及び出力端子は、それぞれ、入力端子１０１（第１端子Ｔ１）及び出力端子１０２（第２端子Ｔ２）に接続されている。ＮＡＮＤゲート１４０の一方の入力端子は、入力端子１０１（第１端子Ｔ１）に接続され、他方の入力端子には、第１制御信号ＣＯＮ１が入力される。ＮＡＮＤゲート１４０の出力端子は、出力端子１０２（第２端子Ｔ２）に接続されている。
【００４２】
第１制御信号ＣＯＮ１がＬｏｗレベルの場合、ＮＡＮＤゲート１４０の出力は固定される。一方、第１制御信号ＣＯＮ１がＨｉｇｈレベルの場合、ＮＡＮＤゲート１４０は、インバータとして機能する。この場合、インバータ回路１００全体としての駆動能力が増加する。すなわち、第１制御信号ＣＯＮ１に応じて、インバータ回路１００全体としての駆動能力を切り替えることができる。
【００４３】
図８は、インバータ回路１００の更に他の構成例を示している。図８に示される例において、インバータ回路１００は、インバータ１５０、１６０、及びスイッチ１７０を備えている。インバータ１５０、１６０の各々の入力端子は、入力端子１０１（第１端子Ｔ１）に接続されている。一方、インバータ１５０、１６０の各々の出力端子は、出力端子１０２（第２端子Ｔ２）に接続されている。更に、インバータ１６０と電源端子との間には、スイッチ１７０が介在している。
【００４４】
スイッチ１７０は、第１制御信号ＣＯＮ１によってＯＮ／ＯＦＦ制御される。スイッチ１７０がＯＮの場合、インバータ１６０は動作し、スイッチ１７０がＯＦＦの場合、インバータ１６０は動作しない。従って、第１制御信号ＣＯＮ１に応じて、インバータ回路１００全体としての駆動能力を切り替えることができる。
【００４５】
１−５．可変容量の様々な例
既出の図１の例では、第１可変容量２００−１が第１端子Ｔ１に接続され、第２可変容量２００−２が第２端子Ｔ２に接続されていた。しかし、可変容量２００の配置は、これに限られない。可変容量２００は、第１端子Ｔ１と第２端子Ｔ２の少なくとも一方に接続されていればよく、それによりノイズ耐性向上の効果は得られる。
【００４６】
例えば、図９に示されるように、第１可変容量２００−１だけが設けられ、第２可変容量２００−２は省略されてもよい。この場合、図１の場合と比較して、発振回路１０の面積が縮小される。
【００４７】
また、図１０に示されるように、１つの可変容量２００が第１端子Ｔ１と第２端子Ｔ２との間を接続するように設けられてもよい。このような接続構成の場合、見かけの容量値が増加する「ミラー効果」が期待され、好適である。また、可変容量２００の数が減るため、面積縮小の効果も得られる。尚、可変容量２００の容量値は、第２制御信号ＣＯＮ２により制御可能である。例えば、可変容量２００は、第１端子Ｔ１と第２端子Ｔ２との間に直列に接続された容量２３０とスイッチ２４０を備えている。第２制御信号ＣＯＮ２でスイッチ２４０をＯＮ／ＯＦＦ制御することにより、第１端子Ｔ１及び第２端子Ｔ２に接続される容量値を切り替えることができる。
【００４８】
また、図１１に示されるように、各可変容量２００の容量２１０が、第１容量Ｃ１及び第２容量Ｃ２と同様に、半導体チップの外部に設けられてもよい。これにより、チップ面積の増加が抑えられる。
【００４９】
２．発振回路の適用例
２−１．半導体装置
図１２は、本実施の形態に係る発振回路１０が適用された半導体装置（半導体チップ５）の構成例を示している。半導体チップ５は、電源２に接続され、電源２から半導体チップ５には電源電圧ＶＣＣ（通常電源電圧）が供給される。また、半導体チップ５は、予備電源であるバッテリ３に接続され、バッテリ３から半導体チップ５にはバッテリ電源電圧ＶＢＡＴ（予備電源電圧）が供給される。
【００５０】
半導体チップ５は、上述の発振回路１０、ＲＴＣ（Real Time Clock）回路２０、システムコントローラ３０、論理回路４０、電源切替回路５０、及び電源検出回路６０を備えている。
【００５１】
発振回路１０の第１端子Ｔ１及び第２端子Ｔ２は、それぞれ、半導体チップ５の第１ピンＰ１及び第２ピンＰ２に接続されている。第１ピンＰ１及び第２ピンＰ２は、外付け部品である水晶振動子１等に接続される。具体的には、第１ピンＰ１及び第２ピンＰ２は、水晶振動子１の両端に接続される。また、第１ピンＰ１は第１容量Ｃ１に接続され、第２ピンＰ２は第２容量Ｃ２に接続される。上述の通り、発振回路１０は、クロック信号ＣＬＫを生成し、出力する。
【００５２】
ＲＴＣ回路２０は、発振回路１０によって生成されたクロック信号ＣＬＫを受け取り、そのクロック信号ＣＬＫに基づいて動作する。
【００５３】
システムコントローラ３０は、半導体チップ５全体の動作を制御する。例えば、システムコントローラ３０は、半導体チップ５の動作モードに応じて上述のモード信号ＭＯＤＥを生成し、そのモード信号ＭＯＤＥを発振回路１０に出力する。これにより、発振回路１０は、モード信号ＭＯＤＥに応じた動作を行う。
【００５４】
論理回路４０は、電源電圧ＶＣＣに基づいて動作し、所定の機能を提供する。
【００５５】
発振回路１０及びＲＴＣ回路２０は、時計に用いられるため、常に動作することが要求される。従って、例えば電源電圧ＶＣＣが低下した場合には、電源電圧ＶＣＣの代わりにバッテリ電源電圧ＶＢＡＴが発振回路１０及びＲＴＣ回路２０に供給される。すなわち、発振回路１０及びＲＴＣ回路２０に供給される電源電圧（以下、「ＲＴＣ電源電圧ＶＲＴＣ」と参照される）は、状況に応じて、電源電圧ＶＣＣとバッテリ電源電圧ＶＢＡＴとで切り替え可能である。そのようなＲＴＣ電源電圧ＶＲＴＣの自動切り替えのために、電源切替回路５０及び電源検出回路６０が設けられている。
【００５６】
電源切替回路５０は、電源電圧ＶＣＣ及びバッテリ電源電圧ＶＢＡＴを受け取り、それらのうちいずれか一方をＲＴＣ電源電圧ＶＲＴＣとして発振回路１０及びＲＴＣ回路２０に供給する。そのＲＴＣ電源電圧ＶＲＴＣは、電源切替信号ＳＷによって指定される。すなわち、電源切替回路５０は、電源切替信号ＳＷに応じて、ＲＴＣ電源電圧ＶＲＴＣを電源電圧ＶＣＣとバッテリ電源電圧ＶＢＡＴとで切り替える。
【００５７】
電源検出回路６０は、電源電圧ＶＣＣをモニタする。電源電圧ＶＣＣが所定の閾値以下になった場合、電源検出回路６０は、電源低下信号をシステムコントローラ３０に出力する。その電源低下信号に応答して、システムコントローラ３０は、電源切替信号ＳＷを電源切替回路５０に出力し、電源切り替えを制御する。具体的には、システムコントローラ３０は、ＲＴＣ電源電圧ＶＲＴＣが電源電圧ＶＣＣからバッテリ電源電圧ＶＢＡＴに切り替わるように、電源切替回路５０を制御する。
【００５８】
一方、電源電圧ＶＣＣが所定の閾値以上になった場合、電源検出回路６０は、電源回復信号をシステムコントローラ３０に出力する。その電源回復信号に応答して、システムコントローラ３０は、電源切替信号ＳＷを電源切替回路５０に出力し、電源切り替えを制御する。具体的には、システムコントローラ３０は、ＲＴＣ電源電圧ＶＲＴＣがバッテリ電圧ＶＢＡＴから電源電圧ＶＣＣに切り替わるように、電源切替回路５０を制御する。
【００５９】
２−２．隣接ピンを用いたエミュレーション
発振回路１０は、小電流で微弱な発振を行う回路である。そのため、発振回路１０及び水晶振動子１に接続される第１ピンＰ１に隣接するピンＰＡ（図１２参照）に入力される信号が、発振回路１０の動作に影響を与えてしまう可能性がある。従って、その隣接ピンＰＡは、最終製品では使用されないようなピンであることが望ましい。例えば、隣接ピンＰＡは、半導体チップ５のエミュレーションを行う「デバッグモード」において用いられるピンであることが望ましい。
【００６０】
図１３は、デバッグモード時の状態を示している。隣接ピンＰＡは、外部のエミュレータ（図示されない）に接続される。そのエミュレータを用いることにより、隣接ピンＰＡを通してデバッグが行われる。この時、図１３に示されるように、隣接ピンＰＡにつながる配線と発振回路１０との間でカップリングが発生する。従って、デバッグモード時の隣接ピンＰＡのノイズによって、発振回路１０の誤動作（クロック抜け等）が発生するおそれがある。
【００６１】
このようなデバッグモード時の隣接ピンＰＡのノイズに対して、本実施の形態に係る発振回路１０は有効である。すなわち、高ノイズ耐性モードである第２モードが、エミュレーションを行うデバッグモードに対応付けられるとよい。一方、低電力モードである第１モードは、エミュレーションが行われないモードである。デバッグモードであるか否かを示すモード信号ＭＯＤＥは、以下、「デバッグモード信号ＸＭＯＤ」と参照される。デバッグモード信号ＸＭＯＤは、システムコントローラ３０から発振回路１０に供給される。すなわち、動作モードの切り替えは、システムコントローラ３０によって自動的に制御される。
【００６２】
図１４は、本例における発振回路１０の制御方法を示すタイミングチャートである。本例において、Ｌｏｗレベルのデバッグモード信号ＸＭＯＤは第１モードを表し、Ｈｉｇｈレベルのデバッグモード信号ＸＭＯＤは第２モード（デバッグモード）を表すとする。
【００６３】
時刻ｔ０において、デバッグモード信号ＸＭＯＤがＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、動作モードが、第１モードから第２モード（デバッグモード）に切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が増加するように制御を行う。具体的には、制御回路５００は、時刻ｔ０の後の時刻ｔ１において、インバータ回路１００の駆動能力を増加させ、更に、時刻ｔ１の後の時刻ｔ２において、可変容量２００の容量値を増加させる。
【００６４】
これにより、発振回路１０の駆動電流と負荷容量が増加するため、隣接ピンＰＡとのカップリングの影響が小さくなる。例えば、第１端子Ｔ１につながる容量値が３ｐＦから１２ｐＦに増加した場合、隣接ピンＰＡとのカップリングの影響はほぼ１／４に低減される。その結果、隣接ピンＰＡのノイズによる発振回路１０の誤動作が効果的に抑制される。そして、時刻ｔ２以降、隣接ピンＰＡを用いたエミュレーションが許可される。
【００６５】
エミュレーションの終了後、時刻ｔ３において、デバッグモード信号ＸＭＯＤがＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、動作モードが、第２モード（デバッグモード）から第１モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が減少するように制御を行う。具体的には、制御回路５００は、時刻ｔ３の後の時刻ｔ４において、可変容量２００の容量値を減少させ、更に、時刻ｔ４の後の時刻ｔ５において、インバータ回路１００の駆動能力を減少させる。これにより、消費電力が低減される。
【００６６】
尚、エミュレーションに用いられる隣接ピンＰＡは第１ピンＰ１に隣接しているため、ノイズ源に近い第１ピンＰ１側の第１可変容量２００−１だけが設けられていてもよい（図９参照）。この場合であっても、かなりの高ノイズ耐性が得られる。また、第２ピンＰ２側の第２可変容量２００−２を省略することによって、面積縮小効果が得られる。
【００６７】
２−３．電源電圧の切り替え
上述の通り、電源切替回路５０、電源検出回路６０及びシステムコントローラ３０によって、ＲＴＣ電源電圧ＶＲＴＣの切り替えが自動的に行われる（図１２参照）。このＲＴＣ電源電圧ＶＲＴＣの切り替えについて、図１５を参照してより詳しく説明する。
【００６８】
最初、ＲＴＣ電源電圧ＶＲＴＣは、電源電圧ＶＣＣである。時刻ｔ１０において、電源電圧ＶＣＣが低下し始める。時刻ｔ１１において、電源電圧ＶＣＣが所定の閾値Ｖｔを下回る。これに応答して、システムコントローラ３０は、電源切替信号ＳＷを電源切替回路５０に出力し、ＲＴＣ電源電圧ＶＲＴＣを電源電圧ＶＣＣからバッテリ電源電圧ＶＢＡＴに切り替える。但し、実際には応答遅延が発生するため、ＲＴＣ電源電圧ＶＲＴＣが電源電圧ＶＣＣからバッテリ電源電圧ＶＢＡＴに切り替わるのは、時刻ｔ１１の後の時刻ｔ１２である。
【００６９】
時刻ｔ１２の後、ＲＴＣ電源電圧ＶＲＴＣは、バッテリ電源電圧ＶＢＡＴである。その後、電源電圧ＶＣＣが上昇し始める。時刻ｔ２１において、電源電圧ＶＣＣが所定の閾値Ｖｔを上回る。これに応答して、システムコントローラ３０は、電源切替信号ＳＷを電源切替回路５０に出力し、ＲＴＣ電源電圧ＶＲＴＣをバッテリ電源電圧ＶＢＡＴから電源電圧ＶＣＣに切り替える。但し、実際には応答遅延が発生するため、ＲＴＣ電源電圧ＶＲＴＣがバッテリ電源電圧ＶＢＡＴから電源電圧ＶＣＣに切り替わるのは、時刻ｔ２１の後の時刻ｔ２２である。
【００７０】
このように、電源切り替え時、ＲＴＣ電源電圧ＶＲＴＣはしばらくの間、電源電圧ＶＣＣのレベルから低下する。特に、電源電圧ＶＣＣが低下する時刻ｔ１０〜ｔ１２の期間は、ＲＴＣ電源電圧ＶＲＴＣも大きく低下する。これらのことが、発振回路１０の誤動作（クロック抜け等）の原因となる。
【００７１】
このようなＲＴＣ電源電圧ＶＲＴＣの切り替え時の電圧低下に対して、本実施の形態に係る発振回路１０は有効である。すなわち、高ノイズ耐性モードである第２モードが、ＲＴＣ電源電圧ＶＲＴＣの切り替えを“許可”するモードに対応付けられるとよい。一方、低電力モードである第１モードは、ＲＴＣ電源電圧ＶＲＴＣの切り替えを“禁止”するモードに対応付けられる。切り替えの許可／禁止を示すモード信号ＭＯＤＥは、以下、「電源切替許可信号ＸＶＯＬ」と参照される。電源切替許可信号ＸＶＯＬは、システムコントローラ３０から発振回路１０に供給される。すなわち、動作モードの切り替えは、システムコントローラ３０によって自動的に制御される。
【００７２】
図１６は、本例における発振回路１０の制御方法を示すタイミングチャートである。本例において、Ｌｏｗレベルの電源切替許可信号ＸＶＯＬは第１モード（切り替え禁止）を表し、Ｈｉｇｈレベルの電源切替許可信号ＸＶＯＬは第２モード（切り替え許可）を表すとする。
【００７３】
ＲＴＣ電源電圧ＶＲＴＣが電源電圧ＶＣＣからバッテリ電源電圧ＶＢＡＴに切り替わる際の制御は、次の通りである。
【００７４】
時刻ｔ３０において、電源切替許可信号ＸＶＯＬがＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、動作モードが、第１モードから第２モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が増加するように制御を行う。具体的には、制御回路５００は、時刻ｔ３０の後の時刻ｔ３１において、インバータ回路１００の駆動能力を増加させ、更に、時刻ｔ３１の後の時刻ｔ３２において、可変容量２００の容量値を増加させる。結果として、ＲＴＣ電源電圧ＶＲＴＣの低下が発振回路１０の動作に与える影響が小さくなる。
【００７５】
時刻ｔ３３において、電源切替許可信号ＸＶＯＬがＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、動作モードが、第２モードから第１モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が減少するように制御を行う。具体的には、制御回路５００は、時刻ｔ３３の後の時刻ｔ３４において、可変容量２００の容量値を減少させ、更に、時刻ｔ３４の後の時刻ｔ３５において、インバータ回路１００の駆動能力を減少させる。これにより、消費電力が低減される。
【００７６】
ここで、上記の時刻ｔ３２〜ｔ３４の期間が、ＲＴＣ電源電圧ＶＲＴＣの切り替えが許される電源切替許可期間である。そこで、システムコントローラ３０は、その電源切替許可期間にＲＴＣ電源電圧ＶＲＴＣが切り替えられるよう電源切替信号ＳＷを切り替える。言い換えれば、システムコントローラ３０は、電源切替信号ＳＷの切り替えに先立って、電源切替許可信号ＸＶＯＬをＬｏｗレベルからＨｉｇｈレベルに切り替える。また、システムコントローラ３０は、電源切替信号ＳＷの切り替えの後に、電源切替許可信号ＸＶＯＬをＨｉｇｈレベルからＬｏｗレベルに切り替える。
【００７７】
ＲＴＣ電源電圧ＶＲＴＣがバッテリ電源電圧ＶＢＡＴから電源電圧ＶＣＣに切り替わる際の制御は、次の通りである。
【００７８】
時刻ｔ４０において、電源切替許可信号ＸＶＯＬがＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、動作モードが、第１モードから第２モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が増加するように制御を行う。具体的には、制御回路５００は、時刻ｔ４０の後の時刻ｔ４１において、インバータ回路１００の駆動能力を増加させ、更に、時刻ｔ４１の後の時刻ｔ４２において、可変容量２００の容量値を増加させる。結果として、ＲＴＣ電源電圧ＶＲＴＣの低下が発振回路１０の動作に与える影響が小さくなる。
【００７９】
時刻ｔ４３において、電源切替許可信号ＸＶＯＬがＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、動作モードが、第２モードから第１モードに切り替わる。この場合、制御回路５００は、インバータ回路１００の駆動能力と可変容量２００の容量値の“両方”が減少するように制御を行う。具体的には、制御回路５００は、時刻ｔ４３の後の時刻ｔ４４において、可変容量２００の容量値を減少させ、更に、時刻ｔ４４の後の時刻ｔ４５において、インバータ回路１００の駆動能力を減少させる。これにより、消費電力が低減される。
【００８０】
ここで、上記の時刻ｔ４２〜ｔ４４の期間が、ＲＴＣ電源電圧ＶＲＴＣの切り替えが許される電源切替許可期間である。そこで、システムコントローラ３０は、その電源切替許可期間にＲＴＣ電源電圧ＶＲＴＣが切り替えられるよう電源切替信号ＳＷを切り替える。言い換えれば、システムコントローラ３０は、電源切替信号ＳＷの切り替えに先立って、電源切替許可信号ＸＶＯＬをＬｏｗレベルからＨｉｇｈレベルに切り替える。また、システムコントローラ３０は、電源切替信号ＳＷの切り替えの後に、電源切替許可信号ＸＶＯＬをＨｉｇｈレベルからＬｏｗレベルに切り替える。
【００８１】
このように、電源切替許可期間中、発振回路１０の駆動電流と負荷容量が増加する。よって、その電源切替許可期間中にＲＴＣ電源電圧ＶＲＴＣを切り替えることによって、その切り替えが発振回路１０の動作に与える影響を最小限にすることができる。
【００８２】
２−４．その他の適用例
例えば、半導体チップ５がノイズを発生しやすい機能ブロックを含んでいる場合を考える。その機能ブロックの動作開始時及び動作停止時に、発振回路１０の動作モードが第２モードに設定されるとよい。これにより、機能ブロックからのノイズが発振回路１０の動作に与える影響を最小限にすることができる。
【００８３】
３．コンパレータ回路について
以下、ノイズ耐性を高めるためのコンパレータ回路４００の様々な構成例を説明する。
【００８４】
図１７に示される例において、コンパレータ回路４００は、差動型のコンパレータ４１０を備えている。そのコンパレータ４１０の２つの入力は、それぞれ、第１端子Ｔ１及び第２端子Ｔ２に接続されている。この場合、コンパレータ４１０は差動動作を行うため、第１端子Ｔ１と第２端子Ｔ２との間に少しでも電位差があれば出力が得られる。また、第１端子Ｔ１と第２端子Ｔ２に同相のノイズが印加された場合、それらはキャンセルされ、クロック信号ＣＬＫへ影響を及ぼすことはない。本例のコンパレータ回路４００は、特に、電源電圧の切り替え（第２−３節参照）の場合に効果的である。
【００８５】
図１８は、容量結合方式のコンパレータ回路４００を示している。より詳細には、コンパレータ回路４００は、コンパレータ４３０、容量４４０、抵抗４５０、参照電圧電源４６０、及び容量４７０を備えている。コンパレータ４３０の２つの入力は、それぞれ、ノード４０１及びノード４０２に接続されている。容量４４０は、ノード４０１とインバータ回路１００の出力端子１０２との間に接続されている。抵抗４５０は、ノード４０１とノード４０２との間に接続されている。参照電圧電源４６０は、ノード４０２に接続され、ノード４０２に参照電圧を供給する。容量４７０は、ノード４０２とグランド端子との間に接続されている。コンパレータ４３０の入力の容量結合により、何らかの理由でＤＣ動作点（発振の中心電圧）がずれてしまった場合でも、問題なく出力が得られる。
【００８６】
図１９は、ハイブリッド方式のコンパレータ回路４００を示している。より詳細には、図１で示されたコンパレータ回路４００と図１８で示されたコンパレータ回路４００の両方が設けられている。図１で示されたコンパレータ回路４００は、第１クロック信号ＣＬＫ１を生成する。一方、図１８で示されたコンパレータ回路４００は、第２クロック信号ＣＬＫ２を生成する。選択回路４８０は、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２を受け取り、それらのうち一方をクロック信号ＣＬＫとして出力する。動作モードに応じて、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２のうち適切な方を選択して用いることができ、好適である。
【００８７】
４．電源ラインについて
図２０は、電源切り替えに対するノイズ耐性を向上させるための他の構成例を示している。図２０に示される例では、発振回路１０にＲＴＣ電源電圧ＶＲＴＣを供給するための電源ライン上に、ローパスフィルタ７０が設けられている。ローパスフィルタ７０は、可変抵抗７１と容量７２を備えている。
【００８８】
ＲＴＣ電源電圧ＶＲＴＣの切り替え時、電源切替許可信号ＸＶＯＬに応じて、ローパスフィルタ７０の可変抵抗７１の抵抗値が切り替えられる。具体的には、上述の電源切替許可期間においてローパスフィルタ７０の可変抵抗７１の抵抗値が増加する。これにより、ＲＴＣ電源電圧ＶＲＴＣの変動勾配が緩やかになり、結果として、発振回路１０の誤動作の発生が抑制される。
【００８９】
尚、矛盾しない範囲で、上述の例同士を組み合わせることも可能である。
【００９０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９１】
１    水晶振動子
２    電源
３    バッテリ
５    半導体チップ
１０    発振回路
２０    ＲＴＣ回路
３０    システムコントローラ
４０    論理回路
５０    電源切替回路
６０    電源検出回路
７０    ローパスフィルタ
７１    可変抵抗
７２    容量
１００    インバータ回路
１０１    入力端子
１０２    出力端子
１１０    ＮＭＯＳトランジスタ
１２０    可変電流源
１２１〜１２５  ＰＭＯＳトランジスタ
１２６、１２７  ＮＭＯＳトランジスタ
１２８    可変抵抗
１３０    インバータ
１４０    ＮＡＮＤゲート
１５０    インバータ
１６０    インバータ
１７０    スイッチ
２００    可変容量
２００−１  第１可変容量
２００−２  第２可変容量
２１０    容量
２２０    スイッチ
２３０    容量
２４０    スイッチ
３００    帰還抵抗
４００    コンパレータ回路
４０１、４０２  ノード
４１０    コンパレータ
４２０    参照電圧電源
４３０    コンパレータ
４４０    容量
４５０    抵抗
４６０    参照電圧電源
４７０    容量
４８０    選択回路
５００    制御回路
６００    分周回路
Ｃ１    第１容量
Ｃ２    第２容量
Ｎ１〜Ｎ３  ノード
Ｐ１    第１ピン
Ｐ２    第２ピン
ＰＡ    隣接ピン
ＳＷ    電源切替信号
Ｔ１    第１端子
Ｔ２    第２端子
ＣＬＫ    クロック信号
ＣＬＫ１  第１クロック信号
ＣＬＫ２  第２クロック信号
ＣＯＮ１  第１制御信号
ＣＯＮ２  第２制御信号
ＣＯＮ３  第３制御信号
ＭＯＤＥ  モード信号
ＶＣＣ    電源電圧
ＶＢＡＴ  バッテリ電源電圧
ＶＲＴＣ  ＲＴＣ電源電圧
ＸＭＯＤ  デバッグモード信号
ＸＶＯＬ  電源切替許可信号
【図１】
2014030141.tif 000003
【図２】
2014030141.tif 000004
【図３】
2014030141.tif 000005
【図４】
2014030141.tif 000006
【図５】
2014030141.tif 000007
【図６】
2014030141.tif 000008
【図７】
2014030141.tif 000009
【図８】
2014030141.tif 000010
【図９】
2014030141.tif 000011
【図１０】
2014030141.tif 000012
【図１１】
2014030141.tif 000013
【図１２】
2014030141.tif 000014
【図１３】
2014030141.tif 000015
【図１４】
2014030141.tif 000016
【図１５】
2014030141.tif 000017
【図１６】
2014030141.tif 000018
【図１７】
2014030141.tif 000019
【図１８】
2014030141.tif 000020
【図１９】
2014030141.tif 000021
【図２０】
2014030141.tif 000022