(57)【要約】【課題】ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法を提供すること。【解決手段】基準電流Ｉｃに基づき複数の負荷に駆動電流をそれぞれ供給する電流駆動部１０は、第１及び第２の入力端子と出力端子とを有する増幅器４と、入力端子が増幅器の第１の入力端子及び基準電流発生部に接続され、制御端子が増幅器の出力端子に接続されている第１のトランジスタ素子ＮＭＣと、入力端子が複数の負荷にそれぞれ接続されるとともに、増幅器の第２の入力端子に接続され、制御端子が増幅器の出力端子に接続され、第１のトランジスタ素子と対になる複数の第２のトランジスタ素子ＮＭ１，ＮＭ２と、複数の第２のトランジスタ素子の制御端子にそれぞれ接続される複数の電圧保持部Ｃ１，Ｃ２を備える。【選択図】図３
2014095977.tif 000002
【特許請求の範囲】
【請求項１】
複数の負荷に流す電流にばらつきが生じないように、前記複数の負荷を駆動制御する定電流駆動回路において、
基準電流を発生する基準電流発生部と、前記基準電流に基づき前記複数の負荷に駆動電流をそれぞれ供給する電流駆動部とを備え、
前記電流駆動部は、
第１及び第２の入力端子と出力端子とを有する増幅器と、
入力端子が前記増幅器の第１の入力端子及び前記基準電流発生部に接続され、制御端子が前記増幅器の出力端子に接続されている第１のトランジスタ素子と、
入力端子が前記複数の負荷にそれぞれ接続されているとともに、前記増幅器の第２の入力端子に接続され、制御端子が前記増幅器の出力端子に接続され、前記第１のトランジスタ素子と対になる複数の第２のトランジスタ素子と、
前記複数の第２のトランジスタ素子の前記制御端子にそれぞれ接続されている複数の電圧保持部と
を備えていることを特徴とする定電流駆動回路。
【請求項２】
前記複数の第２のトランジスタ素子の入力端子と前記増幅器の第２の入力端子とを接続する複数の第１のスイッチと、前記複数の第２のトランジスタ素子の制御端子と前記増幅器の出力端子とを接続する複数の第２のスイッチとを備えていることを特徴とする請求項１に記載の定電流駆動回路。
【請求項３】
前記複数の電圧保持部のそれぞれに並列に第３のスイッチが接続されていることを特徴とする請求項１又は２に記載の定電流駆動回路。
【請求項４】
前記電圧保持部が、キャパシタであることを特徴とする請求項１，２又は３に記載の定電流駆動回路。
【請求項５】
前記負荷が、ホール素子であることを特徴とする請求項１乃至４のいずれかに記載の定電流駆動回路。
【請求項６】
請求項１乃至５のいずれかに記載の定電流駆動回路における定電流駆動方法において、
パワーダウン状態を得る第１のステップと、第１のホール素子側の調整状態を得る第２のステップと、第２のホール素子側の調整状態を得る第３のステップと、前記第１のホール素子及び前記第２のホール素子に定電流を供給して磁場を測定する磁場測定状態を得る第４のステップとを有し、
前記第１乃至第４のステップを繰り返すことによって前記複数のホール素子を定電流駆動することを特徴とする定電流駆動方法。
【請求項７】
前記第１のステップにおいて、基準電圧回路と電流源と増幅器がパワーダウン状態で、前記第３のスイッチがオンで、前記第１及び第２のスイッチがオフであり、
前記第２のステップにおいて、前記基準電圧回路と前記電流源と前記増幅器が動作状態で、前記第１及び第２の一方のスイッチと前記第３の他方のスイッチがオンで、前記第１及び第２の他方のスイッチと前記第３の一方のスイッチがオフであり、
前記第３のステップにおいて、前記基準電圧回路と前記電流源と前記増幅器が動作状態で、前記第１及び第２の他方のスイッチがオンで、前記第１及び第２の一方のスイッチと前記第３のスイッチがオフであり、
前記第４のステップにおいて、前記基準電圧回路が動作状態で、前記電流源と前記増幅器がパワーダウン状態で、前記第１乃至第３のスイッチがオフである
ことを特徴とする請求項６に記載の定電流駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流駆動回路及び定電流駆動方法に関し、より詳細には、ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法に関する。
【背景技術】
【０００２】
一般に、ホール素子は、ホール効果を利用した磁電変換素子で、小型精密ブラシレスモータの位置検出や回転検出などの各種磁気センサや磁気スイッチなどとして広く使用されている。このホール効果は、適当な半導体で作られた厚さｄのホール素子Ｈの受感部に入力端子Ｉ1，Ｉ2及び出力端子Ｏ1，Ｏ2を取り付け、電源Ｏｓより入力制御電圧Ｉｃを入力端子Ｉ1，Ｉ2間に流し、外部から磁束密度Ｂの磁界を受感部面に垂直に作用させると、出力端子Ｏ1，Ｏ2間に電位差（ホール電圧）ＶHが発生し、ＶH＝ＲH／ｄ・Ｉｃ・Ｂ（ＲHはホール係数である）の関係がある。
この種のホール素子の駆動方式としては、定電流駆動方式と定電圧駆動方式の２種類がある。定電流駆動方式の場合にホール電圧ＶHは、上述した式で表され、制御電流Ｉｃとして定電流が供給され、ＶHの温度特性は、ＲHの温度特性に依存する。
【０００３】
図１は、従来の電流ミラー回路を使用したホール素子の定電流駆動回路の構成図で、複数のホール素子を定電流駆動する回路である。このホール素子ＨＥは、ブリッジ抵抗になっており、ホール素子に流す電流を大きくするとＶＨＥは大きくなる。ホール素子の上部は、電源電圧ＶＤＤの依存性をなくすために基準電圧ＶＲＥＦで固定する。この基準電圧ＶＲＥＦの大きさは、ＶＤＤ＞ＶＲＥＦである。ホール素子の下部は、ホール素子に定電流を流すために、電流ミラー回路で電流を流すためのＮＭＯＳが配置される。ホール素子のインピーダンスをＲＨとすると、ＮＭＯＳのドレイン電圧は、ＶＲＥＦ−ＲＨ・Ｉとなる。ＮＭＯＳのドレイン電圧が下がるとＮＭＯＳが線形領域になり、電流ミラー動作をしなくなって定電流を流せなくなる。
【０００４】
電源電圧ＶＤＤが下がると基準電圧ＶＲＥＦも下げる必要があり、ＲＨ・Ｉは、固定のためＮＭＯＳのドレイン電圧が下がってしまい、定電流が流せなくなる。
この問題を解決するために、例えば、特許文献１に記載の電流駆動回路が提案されている。
図２は、特許文献１に開示されているホール素子の定電流駆動回路の構成図である。この特許文献１のものは、カラー液晶ディスプレイのバックライトとして使用される複数の白色ＬＥＤを、全て均一に発光するように駆動制御する電流駆動回路に関するもので、電流発生素子に電流を流す電流駆動回路を並列に複数有し、各電流駆動回路は、定電流発生回路に流れる電流ＩＲＥＦからミラーされた基準電流を流す一方のトランジスタ素子のドレイン・ソース間電圧と基準電流を任意の比で電流を流す他方のトランジスタ素子のドレイン・ソース間電圧とを同一にするための差動増幅回路を有することにより、複数のＭＯＳトランジスタに均一な電流をミラーでき、各電流駆動回路の電流発生素子の輝度を全て均一にするように構成されている。
【０００５】
また、例えば、特許文献２に記載のものは、定電流駆動のホール素子を用いた２線式磁気スイッチ回路に関するもので、ホール素子は定電流源によって定電流駆動されている。さらに、例えば、特許文献３に記載のものは、磁極センサにホール素子を用いたモータのホール素子異常時保護回路に関するもので、モータの磁極センサとしてのホール素子を定電流駆動するためのホール素子制御回路が設けられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２３７３８２号公報
【特許文献２】特開平８−１７３１１号公報
【特許文献３】特開平８−４７２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献１に開示されている方法は、電源電圧ＶＤＤが下がっても定電流を流せる回路で非常に有用な方法であるが、複数のホール素子を駆動する場合に、ホール素子の個数の制御用アンプＡＭが必要な点と電流源Ｉｃを複数持つ電流誤差とアンプのオフセットにより、ホール素子に流す電流にばらつきが生じるという問題がある。
【０００８】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、複数の負荷に流す電流にばらつきが生じないように、前記複数の負荷を駆動制御する定電流駆動回路において、基準電流（Ｉｃ）を発生する基準電流発生部（３）と、前記基準電流（Ｉｃ）に基づき前記複数の負荷に駆動電流をそれぞれ供給する電流駆動部（１０）とを備え、前記電流駆動部（１０）は、第１及び第２の入力端子と出力端子とを有する増幅器（４）と、入力端子が前記増幅器（４）の第１の入力端子及び前記基準電流発生部（３）に接続され、制御端子が前記増幅器（４）の出力端子に接続されている第１のトランジスタ素子（ＮＭＣ）と、入力端子が前記複数の負荷にそれぞれ接続されているとともに、前記増幅器（４）の第２の入力端子に接続され、制御端子が前記増幅器（４）の出力端子に接続され、前記第１のトランジスタ素子（ＮＭＣ）と対になる複数の第２のトランジスタ素子（ＮＭ１，ＮＭ２・・・）と、前記複数の第２のトランジスタ素子（ＮＭ１，ＮＭ２・・・）の前記制御端子にそれぞれ接続されている複数の電圧保持部（Ｃ１，Ｃ２・・・）とを備えていることを特徴とする。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記複数の第２のトランジスタ素子（ＮＭ１，ＮＭ２・・・）の入力端子と前記増幅器（４）の第２の入力端子とを接続する複数の第１のスイッチ（ＳＷ１１，ＳＷ１２・・・）と、前記複数の第２のトランジスタ素子（ＮＭ１，ＮＭ２・・・）の制御端子と前記増幅器（４）の出力端子とを接続する複数の第２のスイッチ（ＳＷ１２，ＳＷ２２・・・）とを備えていることを特徴とする。
【００１１】
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記複数の電圧保持部のそれぞれに並列に第３のスイッチ（ＳＷ１３，ＳＷ２３・・・）が接続されていることを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記電圧保持部が、キャパシタであることを特徴とする。
【００１２】
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記負荷が、ホール素子であることを特徴とする。
また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の定電流駆動回路における定電流駆動方法において、パワーダウン状態を得る第１のステップと、第１のホール素子側の調整状態を得る第２のステップと、第２のホール素子側の調整状態を得る第３のステップと、前記第１のホール素子及び前記第２のホール素子に定電流を供給して磁場を測定する磁場測定状態を得る第４のステップとを有し、前記第１乃至第４のステップを繰り返すことによって前記複数のホール素子を定電流駆動することを特徴とする。
【００１３】
また、請求項７に記載の発明は、請求項６に記載の発明において、前記第１のステップにおいて、基準電圧回路（５）と電流源（Ｉｃ）と増幅器（４）がパワーダウン状態で、前記第３のスイッチ（ＳＷ１３，ＳＷ２３）がオンで、前記第１及び第２のスイッチ（ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２）がオフであり、前記第２のステップにおいて、前記基準電圧回路（５）と前記電流源（Ｉｃ）と前記増幅器（４）が動作状態で、前記第１及び第２の一方のスイッチ（ＳＷ１１，ＳＷ１２）と前記第３の他方のスイッチ（ＳＷ２３）がオンで、前記第１及び第２の他方のスイッチ（ＳＷ２１，ＳＷ２２）と前記第３の一方のスイッチ（ＳＷ１３）がオフであり、前記第３のステップにおいて、前記基準電圧回路（５）と前記電流源（Ｉｃ）と前記増幅器（４）が動作状態で、前記第１及び第２の他方のスイッチ（ＳＷ２１，ＳＷ２２）がオンで、前記第１及び第２の一方のスイッチ（ＳＷ１１，ＳＷ１２）と前記第３のスイッチ（ＳＷ１３，ＳＷ２３）がオフであり、前記第４のステップにおいて、前記基準電圧回路（５）が動作状態で、前記電流源（Ｉｃ）と前記増幅器（４）がパワーダウン状態で、前記第１乃至第３のスイッチ（ＳＷ１１乃至ＳＷ２３）がオフであることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、電源電圧ＶＤＤを下げても所望の定電流を流すことが、電流源と制御アンプが共通のため、駆動する電流値にばらつきがない。したがって、ホール素子に流す電流にばらつきが生じないようにホール素子を駆動制御する定電流駆動回路及び定電流駆動方法を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】従来の電流ミラー回路を使用したホール素子の定電流駆動回路の構成図である。
【図２】特許文献１に開示されているホール素子の定電流駆動回路の構成図である。
【図３】本発明に係る定電流駆動回路の実施形態を説明するための回路構成図である。
【図４】本発明に係る定電流駆動回路の実施例を説明するための回路構成図である。
【図５】本発明の定電流駆動回路における定電流駆動のシーケンスを示す図である。
【図６】パワーダウン状態を示す回路状態図で、図５における期間Ｔ０を示している。
【図７】第１のホール素子（ＨＥ１）側の調整状態を示す回路状態図で、図５における期間Ｔ１を示している。
【図８】第２のホール素子（ＨＥ２）側の調整状態を示す回路状態図で、図５における期間Ｔ２を示している。
【図９】磁場測定状態を示す回路状態図で、図５における期間Ｔ３を示している。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。  
図３は、本発明に係る定電流駆動回路の実施形態を説明するための回路構成図である。図中符号１は負荷としての第１のホール素子（ＨＥ１）、２は負荷としての第２のホール素子（ＨＥ２）、３は定電流源、４は制御用アンプ（ＡＭ；増幅器）、５は基準電圧（ＶＲＥＦ）回路、１０は電流駆動部、ＮＭＣは第１のトランジスタ、ＮＭ１，ＮＭ２・・・は複数の第２のトランジスタ、ＳＷ１１乃至ＳＷ２２はスイッチ（ＳＷ）を示している。
【００１７】
本実施形態の定電流駆動回路は、複数の負荷としての複数のホール素子１，２を定電流で駆動する回路で、電源電圧ＶＤＤが下がっても定電流を流せる回路であり、制御用アンプ４を減らし、かつ複数の負荷としてのホール素子１，２に流す電流にばらつきを生じないように構成されている。
つまり、本発明の定電流駆動回路は、複数の負荷に流す電流にばらつきが生じないように、複数の負荷を駆動制御する定電流駆動回路で、基準電流Ｉｃを発生する基準電流発生部３と、基準電流Ｉｃに基づき複数の負荷に駆動電流をそれぞれ供給する電流駆動部１０とを備えている。
【００１８】
電流駆動部１０は、第１及び第２の入力端子と出力端子とを有する増幅器４と、入力端子が増幅器４の第１の入力端子及び基準電流発生部３に接続され、制御端子が増幅器４の出力端子に接続されている第１のトランジスタ素子ＮＭＣと、入力端子が複数の負荷にそれぞれ接続されているとともに、増幅器４の第２の入力端子に接続され、制御端子が増幅器４の出力端子に接続され、第１のトランジスタ素子ＮＭＣと対になる複数の第２のトランジスタ素子ＮＭ１，ＮＭ２と、複数の第２のトランジスタ素子ＮＭ１，ＮＭ２の制御端子にそれぞれ接続されている複数の電圧保持部Ｃ１，Ｃ２とを備えている。
【００１９】
また、複数の第２のトランジスタ素子ＮＭ１，ＮＭ２の入力端子と増幅器４の第２の入力端子とを接続する複数の第１のスイッチＳＷ１１，ＳＷ１２と、複数の第２のトランジスタ素子ＮＭ１，ＮＭ２の制御端子と増幅器４の出力端子とを接続する複数の第２のスイッチＳＷ１２，ＳＷ２２とを備えている。
また、複数の電圧保持部のそれぞれに並列に第３のスイッチＳＷ１３，ＳＷ２３が接続されている。
【００２０】
各ホール素子１，２を駆動するＮＭＯＳ（ＮＭ１，ＮＭ２）のドレイン端子とゲート端子にＳＷを配置して、かつゲートにキャパシタンス（ＣＡＰ）Ｃ１，Ｃ２を配置する。上述した特許文献１と同様に制御用アンプ４を使い、ホール素子に電流が流れるように制御させる（ＳＷをＯＮ状態）。電流値が決まったらＳＷをＯＦＦにする。ＮＭＯＳのゲートに配置されているキャパシタンスＣ１，Ｃ２がＮＭＯＳを駆動するためのゲート電圧を保持するため、所望の電流が流れる。この動作を複数のホール素子に対しても同様に実施する。
【００２１】
図４は、本発明に係る定電流駆動回路の実施例を説明するための回路構成図で、負荷としてホール素子が２個で、ＮＭＯＳでの定電流駆動の場合を示している。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。図３においては、ホール素子が複数あるのに対して、図４においては、ホール素子が２個だけである。また、キャパシタンスＣ１，Ｃ２に並列にＳＷ１３，ＳＷ２３が設けられている。
【００２２】
図５は、本発明の定電流駆動回路における定電流駆動のシーケンスを示す図である。図５から明らかなように、Ｔ０期間においてはパワーダウン状態を示し、Ｔ１期間においては第１のホール素子（ＨＥ１）側の調整状態を示し、Ｔ２期間においては第２のホール素子（ＨＥ２）側の調整状態を示し、Ｔ３期間においては磁場測定の状態を示している。なお、期間の経過に伴って、これらの各期間の状態が繰り返される。
【００２３】
本発明の定電流駆動方法は、上述した定電流駆動回路における定電流駆動方法で、パワーダウン状態を得る第１のステップと、第１のホール素子側の調整状態を得る第２のステップと、第２のホール素子側の調整状態を得る第３のステップと、前記第１のホール素子及び前記第２のホール素子に定電流を供給して磁場を測定する磁場測定状態を得る第４のステップとを有し、これらの第１乃至第４のステップを繰り返すことによって複数のホール素子を定電流駆動する。
【００２４】
第１のステップにおいて、基準電圧回路５と電流源Ｉｃと増幅器４がパワーダウン状態で、第３のスイッチＳＷ１３，ＳＷ２３がオンで、第１及び第２のスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２がオフであり、第２のステップにおいて、基準電圧回路５と電流源Ｉｃと増幅器４が動作状態で、第１及び第２の一方のスイッチＳＷ１１，ＳＷ１２と第３の他方のスイッチＳＷ２３がオンで、第１及び第２の他方のスイッチＳＷ２１，ＳＷ２２と第３の一方のスイッチＳＷ２３がオフであり、第３のステップにおいて、基準電圧回路５と電流源Ｉｃと増幅器４が動作状態で、第１及び第２の他方のスイッチＳＷ２１，２２がオンで、第１及び第２の一方のスイッチＳＷ１１，ＳＷ１２と第３のスイッチＳＷ１３，ＳＷ２３がオフであり、第４のステップにおいて、基準電圧回路５が動作状態で、電流源Ｉｃと増幅器４がパワーダウン状態で、第１乃至第３のスイッチＳＷ１１乃至ＳＷ２３がオフである。
以下に、上述した各状態について順次説明する。  
【００２５】
＜Ｔ０期間＞（パワーダウン状態）
図６は、パワーダウン状態を示す回路状態図で、図５における期間Ｔ０を示している。ＶＲＥＦ回路と電流源Ｉｃと制御用アンプＡＭはパワーダウン状態で、ＳＷ１１とＳＷ１２とＳＷ２１とＳＷ２２はＯＦＦ状態で、ＳＷ１３とＳＷ２３はＯＮ状態である。Ａ１信号とＡ２信号はＶＳＳ（電荷保持用のキャパシタンスＣ１，Ｃ２はディスチャージ状態）である。
【００２６】
＜Ｔ１期間＞（第１のホール素子（ＨＥ１）側の調整状態）
図７は、第１のホール素子（ＨＥ１）側の調整状態を示す回路状態図で、図５における期間Ｔ１を示している。ＶＲＥＦ回路と電流源Ｉｃと制御用アンプＡＭは動作状態で、ＳＷ１１とＳＷ１２はＯＮ状態で、ＳＷ１３はＯＦＦ状態で、ＳＷ２１とＳＷ２２はＯＦＦ状態で、ＳＷ２３はＯＮ状態である。
Ｂ１信号はＶＲＥＦ−ＲＨ・Ｉで決まる。ＢＣ信号はＢ１信号と同じになるように制御用アンプＡＭが動作する。ＡＣ信号とＡ１信号は、ＳＷで接続されていてＭＯＳＮＭＣとＭＯＳＮＭ１のゲート電圧になっている。ＢＣ信号＝Ｂ１信号、ＡＣ信号＝Ａ１信号となるため、ＭＯＳＮＭ１に流れる電流はＭＯＳＮＭＣと同じになる。ＭＯＳＮＭ１のゲートに電荷保持用のキャパシタンスＣ１が付いていてＡ１信号の電荷がチャージされる。Ａ２信号はＶＳＳのままである。
【００２７】
＜Ｔ２期間＞（第２のホール素子（ＨＥ２）側の調整状態）
図８は、第２のホール素子（ＨＥ２）側の調整状態を示す回路状態図で、図５における期間Ｔ２を示している。ＶＲＥＦ回路と電流源Ｉｃと制御用アンプＡＭは動作状態で、ＳＷ１１とＳＷ１２はＯＦＦ状態で、ＳＷ１３はＯＦＦ状態で、ＳＷ２１とＳＷ２２はＯＮ状態で、ＳＷ２３はＯＦＦ状態である。
Ｂ２信号はＶＲＥＦ−ＲＨ・Ｉで決まる。ＢＣ信号はＢ２信号と同じになるように制御用アンプＡＭが動作する。ＡＣ信号とＡ２信号は、ＳＷで接続されていてＭＯＳＮＭＣとＭＯＳＮＭ２のゲート電圧になっている。ＢＣ信号＝Ｂ２信号、ＡＣ信号＝Ａ２信号となるため、ＭＯＳＮＭ２に流れる電流はＭＯＳＮＭＣと同じになる。ＭＯＳＮＭ２のゲートに電荷保持用のキャパシタンスＣ２が付いていてＡ２信号の電荷がチャージされる。Ａ１信号は、前の状態で電荷保持用のキャパシタンスＣ１にチャージされた電荷を保持したままである。
【００２８】
＜Ｔ３期間＞（磁場測定状態）
図９は、磁場測定状態を示す回路状態図で、図５における期間Ｔ３を示している。ＶＲＥＦ回路は動作状態で、電流源Ｉｃと制御用アンプＡＭはパワーダウン状態で、ＳＷ１１とＳＷ１２はＯＦＦ状態で、ＳＷ１３はＯＦＦ状態で、ＳＷ２１とＳＷ２２はＯＦＦ状態で、ＳＷ２３はＯＦＦ状態である。
電荷保持用のキャパシタンスＣ１，Ｃ２には、それぞれのＭＯＳＮＭ１，ＮＭ２に定電流を流すために必要な電荷がチャージされており、各ホール素子ＨＥ１，ＨＥ２には、所望の電流を流すことができる。この状態で磁場の測定を実施する。（ＶＨＥ１，ＶＨＥ２の信号を後段の回路により処理される。）
上述したＴ０〜Ｔ３を繰り返すことで２つのホール素子を定電流駆動することが可能である。これらの状態を以下の表１に示す。
【００２９】
【表１】
2014095977.tif 000003
【００３０】
本発明の定電流駆動回路は、電流源ＩＣと制御アンプＡＭが共通のため、電流ばらつきが発生しない。回路動作は、上述した特許文献１と同様のため、ＶＤＤを下げても所望の定電流を流せることになる。
本実施例は、２つのホール素子を駆動する例を説明したが、駆動できるホール素子の数に制限はない。また、本実施例は、ＮＭＯＳでの定電流駆動の例を説明したが、駆動するＭＯＳをＰＭＯＳにしても実現できることは明らかである。さらに定電流駆動する素子をＭＯＳにして例を説明したがＭＯＳ以外でも実現できることは明らかである。また、ホール素子以外でもブリッジ抵抗を使っているセンサやＬＥＤなどの駆動でも本発明の定電流駆動回路及び定電流駆動方法が適用できる。
【符号の説明】
【００３１】
１  第１のホール素子（ＨＥ１）
２  第２のホール素子（ＨＥ２）
３  定電流源
４  制御用アンプ（ＡＭ；増幅器）
５  基準電圧（ＶＲＥＦ）回路
１０  電流駆動部
【図１】
2014095977.tif 000004
【図２】
2014095977.tif 000005
【図３】
2014095977.tif 000006
【図４】
2014095977.tif 000007
【図５】
2014095977.tif 000008
【図６】
2014095977.tif 000009
【図７】
2014095977.tif 000010
【図８】
2014095977.tif 000011
【図９】
2014095977.tif 000012