(57)【要約】【課題】信頼性を向上させる要求に応える配線基板およびそれを用いた電子装置を提供する。【解決手段】本発明の一形態にかかる配線基板４は、絶縁基板８と、絶縁基板８上に部分的に配された複数のパッド９とを備え、複数のパッド９は、絶縁基板８上に配された銅からなる第１層領域１９ａと、第１層領域１９ａ上に配されたニッケルからなる第２層領域１９ｂとを有し、少なくとも１つのパッド９は、電子部品２の電極６が電気的に接続される第１パッド９ａをなしており、少なくとも１つのパッド９は、リード端子３が電気的に接続される第２パッド９ｂをなしており、第２パッド９ｂにおける第２層領域１９ｂの厚みは、第１パッド９ａにおける第２層領域１９ｂの厚みよりも大きい。【選択図】  図２
2014011288.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、該絶縁基板上に部分的に配された複数のパッドとを備え、
該複数のパッドは、前記絶縁基板上に配された銅からなる第１層領域と、該第１層領域上に配されたニッケルからなる第２層領域とを有し、
少なくとも１つの前記パッドは、電子部品の電極が電気的に接続される第１パッドをなしており、
少なくとも１つの前記パッドは、リード端子が電気的に接続される第２パッドをなしており、
前記第２パッドにおける前記第２層領域の厚みは、前記第１パッドにおける前記第２層領域の厚みよりも大きいことを特徴とする配線基板。
【請求項２】
請求項１に記載の配線基板において、
前記絶縁基板は、最上層に位置する第１絶縁層と、該第１絶縁層よりも下方にて前記第１絶縁層に近接した第２絶縁層とを備え、
前記第１絶縁層には、厚み方向に貫通する貫通孔が形成されており、
前記第２パッドは、前記第１絶縁層上に配されており、
前記第１パッドは、前記第２絶縁層上に配されるとともに、上面の少なくとも一部が前記貫通孔内に露出していることを特徴とする配線基板。
【請求項３】
請求項２に記載の配線基板において、
前記第１パッドの前記第１層領域は、前記第１絶縁層と前記第２絶縁層との間に配されるとともに、上面の少なくとも一部が前記貫通孔内に露出してなる露出部を有しており、
前記第１パッドの前記第２層領域は、前記貫通孔内において前記露出部上に配されており、
前記第２パッドの前記第２層領域は、前記第２パッドの前記第１層領域の上面および側面を覆っていることを特徴とする配線基板。
【請求項４】
請求項１に記載の配線基板において、
前記第１パッドの平面視における面積は、前記第２パッドの平面視における面積よりも小さいことを特徴とする配線基板。
【請求項５】
請求項１に記載の配線基板において、
前記第１パッドにおける前記第１層領域の厚みは、前記第１パッドにおける前記第２層領域の厚みよりも小さく、
前記第２パッドにおける前記第１層領域の厚みは、前記第２パッドにおける前記第２層領域の厚みよりも大きいことを特徴とする配線基板。
【請求項６】
請求項１に記載の配線基板において、
前記第１パッドにおける前記第１層領域の厚みは、前記第２パッドにおける前記第１層領域の厚みと同じであることを特徴とする配線基板。
【請求項７】
請求項１に記載の配線基板と、該配線基板の前記第１パッドに電気的に接続した電極を有する電子部品と、前記配線基板の前記第２パッドに電気的に接続したリード端子とを備えたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器、検査機器およびそれらの周辺機器）等に使用される配線基板およびそれを用いた電子装置に関するものである。
【背景技術】
【０００２】
従来、電子機器などには、配線基板に電子部品を実装するとともに配線基板を外部回路に接続した電子装置が使用されている。
【０００３】
特許文献１には、絶縁基板（中継基板）と、電子部品（半導体チップ）の電極がワイヤボンディングで電気的に接続される第１パッド（チップ接続端子）と、リード端子（アウターリード）がはんだを介して電気的に接続される第２パッド（アウターリード接続端子）とを備えた配線基板が記載されている。
【０００４】
ところで、例えばリード端子を配線基板に接続させる際に、リード端子が曲がることがある。リード端子が曲がると、リード端子に加わった曲げ応力が第２パッドを介して配線基板に伝わり、配線基板が曲がりやすくなる。配線基板が曲がると、配線基板の配線に断線が生じやすくなり、配線基板の信頼性が低下しやすくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１４１２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、信頼性を向上させる要求に応える配線基板およびそれを用いた電子装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一形態にかかる配線基板は、絶縁基板と、該絶縁基板上に部分的に配された複数のパッドとを備え、該複数のパッドは、前記絶縁基板上に配された銅からなる第１層領域と、該第１層領域上に配されたニッケルからなる第２層領域とを有し、少なくとも１つの前記パッドは、電子部品の電極が電気的に接続される第１パッドをなしており、少なくとも１つの前記パッドは、リード端子が電気的に接続される第２パッドをなしており、前記第２パッドにおける前記第２層領域の厚みは、前記第１パッドにおける前記第２層領域の厚みよりも大きい。
【０００８】
本発明の一形態にかかる電子装置は、上記配線基板と、該配線基板の前記第１パッドに電気的に接続した電極を有する電子部品と、前記配線基板の前記第２パッドに電気的に接続したリード端子とを備える。
【発明の効果】
【０００９】
本発明の一形態にかかる配線基板によれば、第２パッドにおける第２層領域の厚みは、第１パッドにおける第２層領域の厚みよりも大きいため、硬いニッケルからなる第２層領域の厚みを大きくすることによって、第２パッドの曲げを抑制し、第２パッドを介してリード端子から配線基板に伝わる曲げ応力を低減することができる。したがって、配線基板の曲げを抑制し、ひいては信頼性に優れた配線基板を得ることができる。
本発明の一形態にかかる電子装置によれば、上記配線基板を備えるため、信頼性に優れた電子装置を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は、本発明の一実施形態にかかる電子装置１の上面図であり、図１（ｂ）は、図１（ａ）に示した電子装置１のＡ−Ａ線における厚み方向に沿った断面図である。
【図２】図２（ａ）は、図１（ｂ）に示した電子装置１のＲ１部分の拡大図であり、図２（ｂ）は、図２（ａ）に示した電子装置１の第１パッド９ａの上面図であり、図２（ｃ）は、図２（ａ）に示した電子装置１の第２パッド９ｂの上面図である。
【図３】図３は、図２（ａ）に示した電子装置１のＲ２部分の拡大図である。
【図４】図４は、図２（ａ）に示した電子装置１のＲ３部分の拡大図である。
【図５】図５は、図２（ａ）に示した配線基板４における、電子部品２およびリード端子３を接続する前の拡大図である。
【図６】図６は、図５に示した配線基板４のＲ４部分の拡大図である。
【図７】図７は、図５に示した配線基板４のＲ５部分の拡大図である。
【図８】図８は、図５に示した配線基板４の作製に用いるコア基板１０の拡大図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の一実施形態に係る配線基板を用いた電子装置を例に、図面に基づいて詳細に説明する。
【００１２】
図１（ａ）および（ｂ）に示した電子装置１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置、検査機器またはその周辺機器などの電子機器に使用されるものである。この電子装置１は、電子部品２と、リード端子３と、電子部品２およびリード端子３が接続した配線基板４とを含んでいる。
【００１３】
電子部品２は、例えばＣＰＵ、メモリまたは固体撮像素子等の半導体素子である。この電子部品２は、配線基板４に１つ実装されていても構わないし、配線基板４に複数実装されていても構わない。
【００１４】
この電子部品２は、図２（ａ）に示すように、半導体基板５と、この半導体基板５上に形成された電極６とを含んでいる。半導体基板５は、半導体素子として機能するものであり、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等の半導体材料により形成することができる。また、電極６は、半導体基板５の内部配線と電気的に接続するための端子として機能するものであり、例えば銅、金、アルミニウム、ニッケルまたはクロム等の導電材料により形成することができる。この電極６は、組成が同じ１つの層からなるものでも構わないし、組成の異なる複数の層が積層されてなるものでも構わない。
【００１５】
また、電子部品２は、各方向への熱膨張率が例えば３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定されている。なお、電子部品２の熱膨張率は、市販のＴＭＡ装置を用いてＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。以下、各部材の熱膨張率は、電子部品２と同様に測定される。
【００１６】
この電子部品２は、第１はんだ７ａを介して配線基板４にフリップチップ実装されている。電子部品２は、このようにフリップチップ実装されているため、ワイヤボンディング実装の場合と比較して、電極６を格子状に配置することができ、電極６を高密度化することができる。第１はんだ７ａは、電極６に電気的に接続されるものであり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等の導電材料により形成することができる。
【００１７】
リード端子３は、配線基板４を外部回路（図示せず）に電気的に接続するものである。このリード端子３は、図１（ａ）および（ｂ）に示すように、例えば細長形状の金属板からなる。この金属板としては、例えば銅、銅合金、ニッケルまたはニッケル合金等の導電材料からなる板材に、ニッケル、パラジウムまたは金等のめっきを行ったものを用いることができる。なお、リード端子３は、フレキシブル基板の一部であっても構わないし、リードフレームの一部であっても構わない。
【００１８】
このリード端子３は、第２はんだ７ｂを介して配線基板４に接続されている。第２はんだ７ｂは、リード端子３に電気的に接続されるものであり、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウムまたはアルミニウム等の導電材料により形成することができる。
【００１９】
配線基板４は、電子部品２とリード端子３とを電気的に接続するものである。この配線基板４は、絶縁基板８と絶縁基板８上に部分的に配された複数のパッド９とを含んでおり、絶縁基板８は、コア基板１０とコア基板１０の両主面に形成された一対のビルドアップ層１１とを含んでいる。
【００２０】
コア基板１０は、配線基板４の強度を高めるものである。このコア基板１０は、平板状の基体１２と、該基体１２を厚み方向に貫通する筒状のスルーホール導体１３と、該スルーホール導体１３の内部に配された柱状の絶縁体１４とを含んでいる。
【００２１】
基体１２は、コア基板１０の主要部をなして剛性を高めるものである。この基体１２は、エポキシ樹脂等の樹脂と、この樹脂で被覆されたガラスクロス等の基材と、この樹脂内に分散したシリカフィラーなどの無機絶縁フィラーとを含んでいる。また、基体１２は、平面方向への熱膨張率が例えば５ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば１５ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上３０ＧＰａ以下に設定されている。なお、基体１２のヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ  Ｉｎｄｅｎｔｅｒ  ＸＰ／ＤＣＭを用いて測定される。以下、各部材のヤング率は、基体１２と同様に測定される。
【００２２】
スルーホール導体１３は、コア基板１０の両主面に形成されたビルドアップ層１１を電気的に接続するものであり、例えば高導電率の導電材料である銅により形成することができる。
【００２３】
絶縁体１４は、後述するビア導体１７の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料により形成することができる。
【００２４】
一方、コア基板１０の両主面には、上述した如く、一対のビルドアップ層１１が形成されている。ビルドアップ層１１は、図２（ａ）に示すように、複数の絶縁層１５と、基体１２上および絶縁層１５上に部分的に配された複数の導電層１６と、絶縁層１５を厚み方向に貫通して導電層１６に接続したビア導体１７とを含んでいる。
【００２５】
絶縁層１５は、導電層１６を支持する支持部材として機能するだけでなく、導電層１６同士の短絡を防ぐ絶縁部材として機能するものである。ここで、便宜上、複数の絶縁層１５のうち、最上層（電子部品２の実装領域側）に配された絶縁層１５を第１絶縁層１５ａとし、第１絶縁層１５ａよりも下方（電子部品２の実装領域と反対側）にて第１絶縁層１５ａに近接した絶縁層１５を第２絶縁層１５ｂとする。
【００２６】
第１絶縁層１５ａには、厚み方向に貫通した貫通孔Ｐが形成されており、貫通孔Ｐ内には、第１はんだ７ａが配されている。この貫通孔Ｐは、上下面が円形状であるとともにコア基板１０に向かって径が小さくなるテーパー状である。
【００２７】
この絶縁層１５は、図３および図４に示すように、第１樹脂層１８ａと、該第１樹脂層１８ａよりもコア基板１０側に配された第２樹脂層１８ｂとを有する。
【００２８】
第１樹脂層１８ａは、絶縁層１５の剛性を高めるとともに平面方向における熱膨張率を低減するものであり、樹脂と該樹脂に被覆された複数の粒子からなる無機絶縁フィラーとを含んでいる。また、第１樹脂層１８ａは、平面方向への熱膨張率が例えば０ｐｐｍ／℃以上３０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば２０ｐｐｍ／℃以上５０ｐｐｍ／℃以下に設定され、ヤング率が例えば２．５ＧＰａ以上１０ＧＰａ以下に設定されている。また、第１樹脂層１８ａは、第２樹脂層１８ｂよりもヤング率が高いとともに平面方向の熱膨張率が小さい。
【００２９】
第１樹脂層１８ａの樹脂は、ポリイミド樹脂等を用いることができ、平面方向への熱膨張率低減の観点から、各樹脂分子鎖の長手方向が第１樹脂層１８ａの平面方向に平行である構造を有するフィルム状であることが望ましい。また、第１樹脂層１８ａの無機絶縁フィラーは、上述した基体１２に含まれたものと同様のものを用いることができる。
【００３０】
第２樹脂層１８ｂは、厚み方向に隣接した第１樹脂層１８ａ同士を接着するとともに、導電層１６の側面および一主面に接着して導電層１６を固定するものであり、樹脂を含んでいる。なお、第２樹脂層１８ｂは、接着性の観点から無機絶縁フィラーを含まない方が望ましいが、無機絶縁フィラーを含んでも構わない。また、第２樹脂層１８ｂは、平面方向および厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上１００ｐｐｍ／℃以下に設定されている。また、第２樹脂層１８ｂは、ヤング率が例えば０．０５ＧＰａ以上０．５ＧＰａ以下に設定されている。
【００３１】
第２樹脂層１８ｂの樹脂は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、またはアミド樹脂等を用いることができる。
【００３２】
導電層１６は、接地用配線、電力供給用配線または信号用配線等の配線の一部として機能するものであり、例えば高導電率の導電材料である銅により形成することができる。なお、導電層１６は、チタン、モリブデン、クロムまたはニッケルクロム合金からなる金属層を介して第１樹脂層１８ａに接着していることが望ましい。その結果、導電層１６と樹脂層１８ａとの接着強度を高めることができる。
【００３３】
ビア導体１７は、厚み方向に互いに離間した導電層１６同士を相互に接続するものであり、例えば高導電率の導電材料である銅により形成することができる。なお、ビア導体１７は、導電層１６と同様に、上述した金属層を介して絶縁層１５に接着していることが望ましい。また、ビア導体１７は、コア基板１０に向って幅が狭くなるテーパー状である。
【００３４】
パッド９は、配線基板４の配線（スルーホール導体１３、導電層１６およびビア導体１７）を外部に電気的に接続するための端子として機能するものである。このパッド９は、絶縁基板８上に配された銅からなる第１層領域１９ａと、第１層領域１９ａ上に配されたニッケルからなる第２層領域１９ｂとを含んでいる。第１層領域１９ａは、導電層１６またはビア導体１７に接続されるものであり、導電層１６またはビア導体１７と同様に銅によって形成されている。第２層領域１９ｂは、第１層領域１９ａの表面を覆っており、第１層領域１９ａのバリアー層として機能するものであり、第１層領域１９ａが第１はんだ７ａまたは第２はんだ７ｂ内に拡散することを抑制するものである。
【００３５】
なお、配線基板４に電子部品２およびリード端子３を接続する前においては、図５ないし図７に示すように、パッド９は、第２層領域１９ｂ上に配された金からなる第３層領域１９ｃをさらに含んでいる。この第３層領域１９ｃは、第２層領域１９ｂの表面を覆っており、第２層領域１９ｂの酸化を抑制し、第２層領域１９ｂと第１はんだ７ａまたは第２はんだ７ｂとの濡れ性を良好にするものである。この第３層領域１９ｃは、配線基板４に電子部品２およびリード端子３を接続する際に、第１はんだ７ａまたは第２はんだ７ｂ内に拡散して無くなる。
【００３６】
複数のパッド９のうち、少なくとも１つのパッド９は、電子部品２の電極６に第１はんだ７ａを介して電気的に接続した第１パッド９ａをなしている。この第１パッド９ａは、上方（電子部品２の実装領域側）から２番目に配された第２絶縁層１５ｂ上に形成されている。第１パッド９ａの一部は、最上層の第１絶縁層１５ａを貫通する貫通孔Ｐ内に配されて、絶縁基板８上に露出しており、貫通孔Ｐ内にて第１はんだ７ａに接続している。
【００３７】
第１パッド９ａの第１層領域１９ａは、第１絶縁層１５ａと第２絶縁層１５ｂとの間に配されており、上面の少なくとも一部が貫通孔Ｐ内に露出してなる露出部２０を有している。第１パッド９ａの第２層領域１９ｂは、貫通孔Ｐ内において露出部２０を覆っており、第１はんだ７ａに接続している。なお、第１はんだ７ａを第１パッド９ａに接続する前において、第１パッド９ａの第３層領域１９ｂは、貫通孔Ｐ内において第２層領域１９ｂの上面を覆っている。また、第１パッド９ａは、図２（ｂ）に示すように、平面視において円形状である。
【００３８】
複数のパッド９のうち、少なくとも１つのパッド９は、リード端子３に第２はんだ７ｂを介して電気的に接続した第２パッド９ｂをなしている。この第２パッド９ｂは、最上層の第１絶縁層１５ａ上に配されている。第２パッド９ｂの上面および側面は、絶縁基板８上に露出しており、第２パッド９ｂの上面および側面は第２はんだ７ｂに接続している。
【００３９】
第２パッド９ｂの第１層領域１９ａは、第１絶縁層１５ａ上に配されており、上面および側面が絶縁基板８上に露出している。第２パッド９ｂの第２層領域１９ｂは、第２パッド９ｂの第１層領域１９ａの上面および側面を覆っている。なお、第２はんだ７ｂを第２パッド９ｂに接続する前において、第２パッド９ｂの第３層領域１９ｂは、第２パッド９ｂの第２層領域１９ｂの上面および側面を覆っている。また、第２パッド９ｂは、図２（ｃ）に示すように、平面視において四角形状、さらには矩形状である。
【００４０】
なお、図２（ａ）においては、第２パッド９ｂの端部はリード端子３の直下には位置しておらず、第２パッド９ｂの端部において、第２はんだ７ｂはフィレット状である。
【００４１】
ところで、リード端子３は、例えば配線基板４に接続する際等に曲がることがある。リード端子３が曲がると、リード端子３に加わった曲げ応力が、リード端子３と配線基板４との接続箇所にある第２パッド９ｂを介して、配線基板４に伝わり、配線基板４が曲がりやすくなる。配線基板４が曲がると、配線基板４の配線に断線が生じやすくなる。特に、第２パッド９ｂに接続したビア導体１７に歪みが生じるため、ビア導体１７とこのビア導体１７が接続した導電層１６との間に断線が生じやすくなる。
【００４２】
一方、本実施形態において、第２パッド９ｂにおける第２層領域１９ｂの厚みは、第１パッド９ａにおける第２層領域１９ｂの厚みよりも大きい。その結果、第２パッド９ｂにおいて、硬いニッケルからなる第２層領域１９ｂの厚みを大きくすることによって、第２パッド９ｂ自体の曲げを抑制し、第２パッド９ｂを介してリード端子３から配線基板４に伝わる曲げ応力を低減することができる。したがって、配線基板４の曲げを抑制し、配線基板４の信頼性を高めることができる。
【００４３】
また、第１パッド９ａにおいて、硬いニッケルからなる第２層領域１９ｂの厚みを小さくすることによって、第２層領域１９ｂの膜応力を低減し、第１層領域１９ａと第２層領域１９ｂとの剥離を低減できる。したがって、第１パッド９ａの電気的信頼性を高めることができる。その結果、第１パッド９ａの電気的信頼性を維持しつつ、第１パッド９ａの小型化を可能とし、配線基板４を電子部品２の電極６の狭ピッチ化に対応させることができる。
【００４４】
このような第１パッド９ａとしては、第２層領域１９ｂの厚みが第１層領域１９ａの厚みよりも小さいことが望ましい。その結果、第１層領域１９ａと第２層領域１９ｂとの剥離を良好に低減できる。また、第２パッド９ｂとしては、第２層領域１９ｂの厚みが第１層領域１９ａの厚みよりも大きいことが望ましい。その結果、配線基板４の曲げを良好に抑制することができる。この場合、例えば、第１パッド９ａにおける第１層領域１９ａの厚みは、第２パッド９ｂにおける第１層領域１９ａの厚みと同じである。なお、厚みが同じである場合の誤差は±１０％設定される。
【００４５】
また、本実施形態において、第１パッド９ａは、上面の少なくとも一部が貫通孔Ｐ内に露出しており、この露出した領域が、貫通孔Ｐ内に配された第１はんだ７ａに接続される。このように、第１絶縁層１５ａの貫通孔Ｐ内に第１はんだ７ａを配することによって、隣接する第１はんだ７ａ同士の短絡を抑制することができ、ひいては配線基板４を電子部品２の電極６の狭ピッチ化に対応させることができる。
【００４６】
また、第１パッド９ａの第１層領域１９ａは、第１絶縁層１５ａと第２絶縁層１５ｂとの間に配されるとともに、上面の少なくとも一部が貫通孔Ｐ内に露出した露出部２０を有しており、第１パッド９ａの第２層領域１９ｂは、貫通孔Ｐ内において露出部２０上に配されている。ここで、貫通孔Ｐの下端には、貫通孔Ｐの内壁と第１絶縁層１５ａとの下面との間の角部が形成されており、この角部の近傍には応力が集中しやすい。このため、角部の近傍に位置する、第１層領域１９ａの露出部２０と第２層領域１９ｂとの接続界面に、応力が集中しやすいが、本実施形態においては、上述した如く、第１パッド９ａの第２層領域１９ｂの厚みが小さいため、第２層領域１９ｂの膜応力を低減し、第１層領域１９ａの露出部２０と第２層領域１９ｂとの剥離を良好に低減できる。
【００４７】
また、第１パッド９ａの平面視における面積は、第２パッド９ｂの平面視における面積よりも小さい。その結果、第１パッド９ａを小型化することができるため、配線基板４を電子部品２の電極６の狭ピッチ化に対応させることができる。さらに、上述した如く、第１パッド９ａの第２層領域１９ｂの厚みが小さいため、第１パッド９ａの電気的信頼性を維持しつつ、第１パッド９ａを小型化することができる。
【００４８】
一方、第２パッド９ｂの平面視における面積は、第１パッド９ａの平面視における面積よりも大きい。その結果、第２パッド９ｂと第２はんだ７ｂとの接着面積を増やし、第２パッド９ｂとリード端子３との接続強度を高めることができる。
【００４９】
かくして、上述した電子装置１は、外部回路に電気的に接続されるリード端子３から配線基板４を介して供給される電源や信号に基づいて、電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
【００５０】
次に、上述した電子装置１の製造方法を説明する。
【００５１】
（１）図８に示すように、両主面に導電層１６が形成されたコア基板１０を準備する。具体的には、例えば以下のように行う。
【００５２】
まず、例えば未硬化の樹脂シートを複数積層するとともに最外層に銅箔を積層し、該積層体を加熱加圧して硬化させることにより、基体１２を作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージまたはＢ‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、基体１２を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法および電気めっき法等により、スルーホールの内壁に導電材料を被着させて、スルーホール導体１３を形成する。次に、スルーホール導体１３の内部に、樹脂等を充填し、絶縁体１４を形成する。次に、導電材料を絶縁体１４の露出部に被着させた後、従来周知のフォトリソグラフィ法、エッチング等により、銅箔をパターニングして導電層１６を形成する。
【００５３】
（２）コア基板１０の両主面に一対のビルドアップ層１１を形成し、図５に示した配線基板４を作製する。具体的には、例えば以下のように行う。
【００５４】
まず、未硬化の第２樹脂層１８ｂを介して、第１樹脂層１８ａをコア基板１０上に配置した後、コア基板１０、第２樹脂層１８ｂおよび第１樹脂層１８ａを加熱加圧して第２樹脂層１８ｂを硬化させることにより、コア基板１０上に絶縁層１５を形成する。次に、例えばＹＡＧレーザー装置または炭酸ガスレーザー装置等によるレーザー加工を用いて、絶縁層１５の所望の箇所にビア孔を形成し、ビア孔内に導電層１６の少なくとも一部を露出させる。次に、スパッタリング法を用いて、絶縁層１５上およびビア孔内面に下地膜として金属膜を形成する。次に、フォトリソグラフィ法を用いて、金属膜上に所望の形状にパターニングしたレジストを形成した後、電気めっき法を用いて、この金属膜上に部分的に導電層１６およびビア導体１７を形成する。次に、レジストを金属膜から除去した後、エッチング法を用いて、金属膜における導体部の非形成領域を除去する。
【００５５】
以上の工程を繰り返して、一対のビルドアップ層１１を形成することによって、絶縁基板８を作製することができる。
【００５６】
次に、第１パッド９ａの形成方法について詳細に説明する。
【００５７】
まず、第２絶縁層１５ｂ上に導電層１６を形成する際に、導電層１６と同様に第２絶縁層１５ｂ上に第１層領域１９ａを形成する。次に、第２絶縁層１５ｂ上に第１絶縁層１５ａを形成した後、第１絶縁層１５ａにビア孔を形成する際に、ビア孔と同様にレーザー加工を用いて貫通孔Ｐを形成し、貫通孔Ｐ内に第１層領域１９ａの上面の少なくとも一部を露出させ、露出部２０を形成する。次に、無電解めっき法を用いて、貫通孔Ｐ内で露出部２０に第２層領域１９ｂおよび第３層領域１９ｃを順次被着させることによって、第１パッド９ａを形成することができる。
【００５８】
次に、第２パッド９ｂの形成方法について詳細に説明する。
【００５９】
まず、第１絶縁層１５ｂ上に導電層１６を形成する際に、導電層１６と同様に第１絶縁層１５ａ上に第１層領域１９ａを形成する。次に、第１パッド９ａにおける第２層領域１９ｂおよび第３層領域１９ｃの被着と同時に、無電解めっき法を用いて、第２パッド９ｂの第１層領域１９ａに第２層領域１９ｂおよび第３層領域１９ｃを順次被着させることによって、第２パッド９ｂを形成することができる。
【００６０】
ここで、第１パッド９ａにおける第２層領域１９ｂの厚みと、第２パッド９ｂにおける第２層領域１９ｂの厚みとは、例えば以下のように調節することができる。
【００６１】
上述した如く第１パッド９ａを貫通孔Ｐ内に設けた上で、例えば貫通孔Ｐの近傍にめっき液の流れを阻害する板を配置すること等によって、貫通孔Ｐ内へのめっき液の入り込みを抑制することができる。その結果、第２パッド９ｂにおける第２層領域１９ｂの厚みよりも、第１パッド９ａにおける第２層領域１９ｂの厚みを小さくすることができる。
【００６２】
なお、貫通孔Ｐをマスクした上で、無電解めっき法を用いて、第２パッド９ｂの第１層領域１９ａに第２層領域１９ｂを被着させた後、貫通孔Ｐのマスクを外した上で、無電解めっき法を用いて、第１パッド９ａおよび第２パッド９ｂそれぞれの第１層領域１９ａに第２層領域１９ｂを被着させることによって、第２パッド９ｂにおける第２層領域１９ｂの厚みを、第１パッド９ａにおける第２層領域１９ｂの厚みよりも大きくしても構わない。
【００６３】
（３）配線基板４に電子部品２およびリード端子３を接続し、図１ないし図２（ａ）に示した電子装置１を作製する。具体的には、例えば以下のように行う。
【００６４】
まず、電極６に第１はんだ７ａが被着した電子部品２を準備するとともに、第２はんだ７ｂが被着したリード端子３を準備する。次に、電子部品２の電極６に被着した第１はんだ７ａを貫通孔Ｐ内に配するとともに、リード端子３に被着した第２はんだ７ｂを第２パッド９ｂ上に配する。次に、第１はんだ７ａおよび第２はんだ７ｂが溶融する温度で加熱する（はんだリフロー）ことによって、第１はんだ７ａを貫通孔Ｐ内に充填するとともに、第１はんだ７ａを第１パッド９ａに接続し、第２はんだ７ｂを第２パッド９ｂに接続する。この際、第３層領域１９ｃは、第１はんだ７ａおよび第２はんだ７ｂ内に拡散する。
【００６５】
以上のようにして、電子装置１を作製することができる。
【００６６】
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。
【００６７】
例えば、上述した実施形態において、３層の絶縁層によりビルドアップ層を形成した構成を例に説明したが、絶縁層は３層でなくても構わない。
【００６８】
また、上述した実施形態において、絶縁層として第１樹脂層および第２樹脂層を含むものを用いた構成を例に説明したが、絶縁層は、第２樹脂層のみにより形成されていても構わない。
【符号の説明】
【００６９】
１                電子装置
２                電子部品
３                リード端子
４                配線基板
５                半導体基板
６                電極
７ａ              第１はんだ
７ｂ              第２はんだ
８                絶縁基板
９                パッド
９ａ              第１パッド
９ｂ              第２パッド
１０              コア基板
１１              ビルドアップ層
１２              基体
１３              スルーホール導体
１４              絶縁体
１５              絶縁層
１５ａ            第１絶縁層
１５ｂ            第２絶縁層
１６              導電層
１７              ビア導体
１８ａ            第１樹脂層
１８ｂ            第２樹脂層
１９ａ            第１層領域
１９ｂ            第２層領域
１９ｃ            第３層領域
２０              露出部
Ｐ                貫通孔
【図１】
2014011288.tif 000003
【図２】
2014011288.tif 000004
【図３】
2014011288.tif 000005
【図４】
2014011288.tif 000006
【図５】
2014011288.tif 000007
【図６】
2014011288.tif 000008
【図７】
2014011288.tif 000009
【図８】
2014011288.tif 000010