(57)【要約】【課題】  従来のセンサ装置では電源ラインやグランドラインが断線した時にセンサ装置の出力電圧が電源電圧あるいはグランド電位に固定されずに中間電位に固定されることがあった。【解決手段】  センサ装置１を、検出物理量に応じて電圧Ｖｓｅｎが変化する検出素子８と、ＭＯＳスイッチ４〜６，７，９，１０，１２〜１７とコンデンサ２，１１，１８と演算増幅器１９と基準電圧源２０と出力ＮＭＯＳトランジスタ２１とによって構成される出力回路と、出力回路の負帰還部に配置したＭＯＳスイッチ４とコンデンサ２との直列回路と、ＭＯＳスイッチ４のウエル電極と電源端子Ｖｃｃとを接続するダイオード３とによって構成する。【選択図】  図１
2014025731.tif 000002
【特許請求の範囲】
【請求項１】
所定の物理量を検出するセンサ装置であって、外部から電源を供給される電源端子およびグランド端子と、前記センサ装置の出力信号を外部へアナログ電圧として出力する出力端子と、前記出力端子の出力信号を生成する出力回路とを有するセンサ装置において、
前記出力回路の負帰還部に配置したＭＯＳスイッチとコンデンサとの直列回路と、
前記ＭＯＳスイッチのウエル電極に接続したダイオードとして働く素子と、
を有することを特徴とするセンサ装置。
【請求項２】
請求項１に記載のセンサ装置において、
前記出力回路はオープンドレイン型の出力回路であることを特徴とするセンサ装置。
【請求項３】
請求項２に記載のセンサ装置において、
前記出力回路はＮＭＯＳのオープンドレイン回路であって、前記ダイオードとして働く素子は電源端子から前記ＭＯＳスイッチのウエル電極方向を順方向とすることを特徴とするセンサ装置。
【請求項４】
請求項２に記載のセンサ装置において、
前記出力回路はＰＭＯＳのオープンドレイン回路であって、前記ダイオードとして働く素子は前記ＭＯＳスイッチのウエル電極からグランド端子方向を順方向とすることを特徴とするセンサ装置。
【請求項５】
請求項１に記載のセンサ装置において、
前記電源端子あるいはグランド端子が開放した時に、前記電源端子と前記グランド端子との間の電圧を所定の電圧以下に低下させる手段と、前記電源端子と前記グランド端子との間の電圧が低下したことを検出する電圧検出手段と、前記電圧検出手段の出力に基づきオンオフする前記ダイオードとして働く素子と並列に接続されるＭＯＳトランジスタと、を有することを特徴とするセンサ装置。
【請求項６】
請求項３に記載のセンサ装置において、
前記ダイオードとして働く素子はＰＭＯＳトランジスタで構成され、
前記ＰＭＯＳトランジスタのソース電極を電源端子に、ドレイン電極とウエル電極とゲート電極を前記ＭＯＳスイッチのウエル電極に接続したことを特徴とするセンサ装置。
【請求項７】
請求項４に記載のセンサ装置において、
前記ダイオードとして働く素子はＮＭＯＳトランジスタで構成され、前記ＮＭＯＳトランジスタのソース電極をグランド端子に、ドレイン電極とウエル電極とゲート電極を前記ＭＯＳスイッチのウエル電極に接続したことを特徴とするセンサ装置。
【請求項８】
請求項１に記載のセンサ装置において、
前記電源端子あるいはグランド端子が開放時に、前記電源端子と前記グランド端子間の電圧を所定の電圧以下に低下させる手段と、前記電源端子と前記グランド端子間の電圧が低下したことを検出する電圧検出手段と、前記出力端子の電圧を制御するトランジスタと、前記出力端子の電圧を制御するトランジスタのウエル電極に前記電圧検出手段の出力に基づきオンオフ動作するトランジスタを接続したことを特徴とするセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はセンサ装置に係り，特に電源断線時に出力電圧を電源電圧あるいはグランド電位に固定するセンサ装置に関する。
【背景技術】
【０００２】
センサ装置の従来例には特開２００４−２９４０６９号公報（特許文献１）に記載された物理量センサ装置などがある。
【０００３】
特許文献１に記載されている従来技術では電源ラインの断線や接触不良を電源電圧の低下により検出し、電源電圧が低下した時には出力トランジスタをオフにすることでセンサ出力を電源ラインの電位に固定するように構成されている。これにより、電源ラインの断線や接触不良などの故障判定を可能にしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２９４０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術では抵抗型の検出素子やＣＭＯＳプロセス集積回路への適用に関して配慮が欠けていた。
【０００６】
図３は上記従来技術を抵抗型の検出素子に適用した場合の構成を示す。本構成ではセンサ装置２８に対して制御装置４０から電源ライン３７とグランドライン３９を介して電源が供給され、出力ライン３８を介してセンサ出力電圧が制御装置４０へ送られる。制御装置４０にはセンサ装置２８へ定電圧を供給する定電圧源４１と、出力ライン３８と定電圧源４１との間に接続されたプルアップ抵抗４２とが配置されている。センサ装置２８には抵抗型の検出素子２９が配置され、検出物理量に応じて抵抗値の変化する抵抗３０、３１があり、検出物理量に応じて電圧Ｖｓｅｎが変化する。電圧Ｖｓｅｎは抵抗３２，３３、増幅器３４、基準電源３５、出力トランジスタ３６によって構成される出力回路によって増幅され、出力端子Ｖｏｕt、出力ライン３８を介して制御装置４０へ出力される。本構成において電源ライン３７が断線した場合、出力端子Ｖｏｕｔの電圧は抵抗３１，３２，３３とプルアップ抵抗４２とによる分圧電圧で決まる。つまり、出力端子Ｖｏｕｔの電圧は電源電圧あるいはグランド電位には固定されず、中間電位（センサ装置が正常な時に出力する電圧範囲）となってしまう。制御装置４０では出力端子Ｖｏｕｔの電圧が電源電圧あるいはグランド電位に固定された場合、センサ装置２８が故障したと判断することができるが、図３の構成では電源ライン３７が断線した場合、出力端子Ｖｏｕｔの電圧は電源電圧あるいはグランド電位には固定されず、中間電位となってしまうので、電源ライン３７の断線を検出できない可能性がある。つまり、本構成では検出素子２８が抵抗型の検出素子の場合に不都合が生じてしまう。
【０００７】
図４は図３で示した構成の前段にＣＭＯＳ増幅回路４３が接続された場合の構成を示す。なお、図４ではＣＭＯＳ増幅回路４３の内部構成に関して出力段にあるＰＭＯSトランジスタ４４とＮＭＯＳトランジスタ４５のみを示した。本構成において電源ライン３７が断線した場合、定電圧源４１の電圧がプルアップ抵抗４２、抵抗３３、抵抗３２、ＰＭＯＳトランジスタ４４のドレイン電極からウエル電極を介して電源端子Ｖｃｃへ供給されることで、センサ装置２８に電源を供給してしまう。この電源はプルアップ抵抗４２、抵抗３３、抵抗３２を介して流れるため電源としては抵抗が高く、且つ、ＰＭＯＳトランジスタ４４のドレイン電極からウエル電極を介して流れるのでＰＮ接合による電圧降下を生じる。この為、センサ装置２８には不完全な電源が供給されることになり、出力端子Ｖｏｕｔの電圧に不完全な電圧が生じる。つまり、本構成では電源ライン３７が断線した場合、出力端子Ｖｏｕｔの電圧は電源電圧あるいはグランド電位には固定されず、不完全な電圧（センサ装置が正常な時に出力する電圧範囲内で、非常に大きな誤差を持つ電圧）となってしまうので、電源ライン３７の断線を検出できない可能性がある。
【０００８】
本発明は上記事情に鑑みてなされたものであり，その目的は電源ラインが断線した時にセンサ装置の出力電圧を電源電圧あるいはグランド電位に確実に固定できるセンサ装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明はセンサ出力電圧を生成する出力回路の負帰還部にＭＯＳスイッチとコンデンサの直列回路を配置し、前記ＭＯＳスイッチのウエル電極にダイオードとして働く素子を接続したのものである。
【発明の効果】
【００１０】
本発明によれば、センサ装置の電源ラインあるいはグランドラインが断線した場合に、センサ装置の出力電圧を電源あるいはグランド電位に確実に固定できる。この為、本センサ装置を使用した制御装置において本センサ装置の故障を検出可能になるので、本センサ装置を使用した制御システムのフェールセーフを確保できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施例のセンサ装置の回路構成
【図２】クロック信号φ１、φ２のタイミングチャート
【図３】従来技術を抵抗型の検出素子に適用した場合の構成
【図４】図３で示した構成の前段にＣＭＯＳ増幅回路４３が接続された場合の構成
【図５】第２の実施例のセンサ装置の回路構成
【図６】ＰＭＯＳトランジスタ４６の断面構造
【図７】第３の実施例のセンサ装置の回路構成
【図８】第４の実施例のセンサ装置の回路構成
【図９】第５の実施例のセンサ装置の回路構成
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１３】
まず、本発明の第１の実施例であるセンサ装置を図１、２により説明する。なお、図１は第１の実施例のセンサ装置の回路構成、図２はクロック信号φ１、φ２のタイミングチャートである。
【００１４】
本実施例のセンサ装置１は制御装置２５から電源ライン２２とグランドライン２４を介してセンサ装置１の電源端子Ｖｃｃとグランド端子Ｇｎｄへ電源が供給され、出力端子Ｖｏｕｔから出力ライン２３を介してセンサ出力電圧が制御装置２５へ送られる。制御装置２５にはセンサ装置１へ定電圧を供給する定電圧源２６と、出力ライン２３と定電圧源２６との間に接続されたプルアップ抵抗２７とが配置されている。センサ装置１には検出素子８が配置され、検出物理量に応じて電圧Ｖｓｅｎが変化する。なお、検出素子８には圧力センサ、加速度センサ、角速度センサ、空気流量センサなどが用いられる。また、図２に示すクロック信号φ１、φ２によって制御されるＭＯＳスイッチ４，５，６，７、９，１０，１２，１３，１４，１５，１６，１７と、コンデンサ２，１１，１８と、演算増幅器１９と、基準電圧源２０と、出力ＮＭＯＳトランジスタ２１によって構成されるＳＷＣ（スイッチド・キャパシタ）回路とによって構成される出力回路は、電圧Ｖｓｅｎを増幅して、出力端子Ｖｏｕｔ、出力ライン２３を介して制御装置２５へ出力する。また、本出力回路では負帰還部にＭＯＳスイッチ４とコンデンサ２との直列回路を設け、ＭＯＳスイッチ４のウエル電極はダイオード３を介して電源端子Ｖｃｃへ接続した。また、ＭＯＳスイッチ７のウエル電極もダイオード３を介して電源端子Ｖｃｃへ接続した。
【００１５】
本実施例において電源ライン２２が断線した場合、定電圧源２６からプルアップ抵抗２７、出力端子Ｖｏｕｔを介して電流が流れようとする。この場合に考えられる電流経路を順次説明する。
【００１６】
まず、出力端子ＶｏｕｔからＭＯＳスイッチ４，５を介してコンデンサ２へ流れる電流経路はコンデンサ２で遮断される。次に、出力端子ＶｏｕｔからＭＯＳスイッチ４のドレイン（ソース）電極、ＭＯＳスイッチ４のウエル電極、ダイオード３を介して電源端子Ｖｃｃへ流れる電流経路はダイオード３が電源端子ＶｃｃからＭＯＳスイッチ４のウエル電極方向を順方向としているので、ＭＯＳスイッチ４のウエル電極から電源端子Ｖｃｃ方向へはダイオード３は逆方向になるので電流は遮断される。
【００１７】
次に、出力端子Ｖｏｕｔからコンデンサ１８を介して流れる電流経路はコンデンサ１８で遮断される。次に、出力端子ＶｏｕｔからＭＯＳスイッチ４、５を介してＭＯＳスイッチ７のウエル電極からダイオード３を介して電源端子Ｖｃｃへ流れる電流経路はダイオード３が逆方向になるので電流は遮断される。
【００１８】
次に、出力端子ＶｏｕｔからＭＯＳスイッチ４、５を介してＭＯＳスイッチ６、７からグランド端子Ｇｎｄへ流れる電流経路は図２に示すクロック信号φ１、φ２によって制御されているので、ＭＯＳスイッチ４、５あるいはＭＯＳスイッチ６，７の一方は必ずオフ状態となるので電流は遮断される。なお、電源が正常に供給されていないことを考慮するとクロック信号φ１、φ２の電圧が不安定になることも考えられるので、この場合はＭＯＳスイッチ７を削除することで確実に電流を遮断できる。
【００１９】
次に、出力端子Ｖｏｕｔから出力ＭＯＳトランジスタ２１を介してグランド端子Ｇｎｄへ流れる電流経路は電源が供給されていない状態では出力ＭＯＳトランジスタ２１はオフ状態となるので電流は遮断される。
【００２０】
従って、本構成では電源ライン２２が断線した場合、定電圧源２６からプルアップ抵抗２７を介して出力端子Ｖｏｕｔへ電流は流れない。つまり、出力端子Ｖｏｕｔの電圧は定電圧源２６の電圧に固定される。言いかえればセンサ装置１の電源電圧に固定することができる。この為、制御装置２５ではセンサ装置１で何らかの故障が発生したことを判定でき、この故障に応じた対応を取ることができ、本センサ装置１を使用した制御システムとしてフェールセーフに動作させることができる。
【００２１】
なお、本実施例のセンサ装置１では出力回路の構成を出力ＭＯＳトランジスタ２１によるオープンドレイン型の回路構成とした。こうすることで出力トランジスタにＰＭＯＳトランジスタを無くすことができる。ＰＭＯＳトランジスタがある場合、ＰＭＯＳトランジスタのウエル電極は電源端子Ｖｃｃに接続され、電源ライン２２が断線した時に定電圧源２６からプルアップ抵抗２７、出力端子Ｖｏｕｔを介して電源端子Ｖｃｃへ電流が流れようとする電流経路を生じさせる。出力トランジスタとして使用されるＰＭＯＳトランジスタはアナログ的な動作をするので、このアナログ的な動作を損なうことなく出力端子Ｖｏｕｔから電源端子Ｖｃｃへの電流経路を無くすことは非常に困難である。本発明でも出力トランジスタとしてＰＭＯＳトランジスタを使用した場合の実施例を後述するが最大振幅を犠牲にして電流経路を無くしている。つまり、出力回路の構成をオープンドレイン型にすることで回路特性の向上、回路の簡素化、チップサイズの低減などを実現することができる。
【００２２】
次に，本発明の第２の実施例であるセンサ装置を図５、６により説明する。なお，図５は第２の実施例のセンサ装置の回路構成、図６はＰＭＯＳトランジスタ４６の断面構造である。
【００２３】
第２の実施例のセンサ装置は第１の実施例のセンサ装置と基本的に同じ構成であるが、以下の改良を加えた。本実施例ではダイオード３の代わりにＰＭＯＳトランジスタ４６を設け、ＰＭＯＳトランジスタ４６のソース電極４７を電源端子Ｖｃｃに、ドレイン電極４９とウエル電極５０とゲート電極４８をＭＯＳスイッチ４，７のウエル電極に接続した。こうすることで電源端子ＶｃｃとＭＯＳスイッチ４，７のウエル電極の間にダイオード素子とＭＯＳトランジスタが実質的に並列に配置されるようした。これにより、電源端子Ｖｃｃに電源が正常に供給されている時にＭＯＳスイッチ４，７のウエル電極に、より安定な電位を供給できるようにした。
【００２４】
ＰＭＯＳトランジスタ４６の断面構造を図６に示す。ＰＭＯＳトランジスタ４６はＰ型基板（Ｐ−Ｓｕｂ）にＮウエル領域５５（Ｎ−Ｗｅｌｌ）を設け、Ｎウエル領域５５（Ｎ−Ｗｅｌｌ）にＰ型領域５１、５３を設けてソース領域とドレイン領域とを形成し、ソース領域とドレイン領域との間にゲート５２を配置した構造を持つ。また、Ｐ型領域５１にはソース電極４７を、Ｐ型領域５３にはドレイン電極４９を、ゲート５２にはゲート電極４８を設けた。また、Ｎウエル領域５５（Ｎ−Ｗｅｌｌ）にはＮ型領域５４を設けて、ウエル電極５０を配置した。
【００２５】
本実施例ではＰＭＯＳトランジスタ４６のソース電極４７を電源端子Ｖｃｃに、ドレイン電極４９とウエル電極５０とゲート電極４８とをＭＯＳスイッチ４，７のウエル電極に接続した。このことにより、Ｐ型領域５１とＮウエル領域５５によるＰＮ接合によるダイオード素子を電源端子ＶｃｃとＭＯＳスイッチ４，７のウエル電極との間に設けた。また、ＰＭＯＳトランジスタ４６のゲート電極４８はＭＯＳスイッチ４，７のウエル電極側に接続しているので、ＭＯＳスイッチ４，７のウエル電極の電位が低い場合にはＰＭＯＳトランジスタ４６のゲート電極４８の電位も低下するので、ＰＭＯＳトランジスタ４６はオン状態となりＭＯＳスイッチ４，７のウエル電極の電位を上昇させる。この効果によりＰＭＯＳトランジスタ４６のゲート電極４８の電位をより高速に安定させることができる。
【００２６】
次に、本発明の第３の実施例であるセンサ装置を図７により説明する。なお、図７は第３の実施例のセンサ装置の回路構成である。
【００２７】
第３の実施例のセンサ装置は第１の実施例のセンサ装置と基本的に同じ構造であるが、以下の改良を加えた。本実施例では電源端子Ｖｃｃあるいはグランド端子Ｇｎｄが開放した時に電源端子Ｖｃｃとグランド端子Ｇｎｄとの間の電圧を所定の電圧まで低下させる抵抗５６及びＭＯＳトランジスタ５７と、電源端子Ｖｃｃとグランド端子Ｇｎｄとの間の電圧に応じてオンオフするＭＯＳトランジスタ５８，５９，６０と、ＭＯＳトランジスタ５８，５９，６０のオンオフによって制御されるＭＯＳトランジスタ６２，６４，６６と、ＭＯＳトランジスタ６２，６４，６６のドレイン電極とゲート電極との間に配置される抵抗６１，６３，６５と、出力端子Ｖｏｕｔの電圧を駆動する出力ＰＭＯＳトランジスタ６８及び出力ＮＭＯＳトランジスタ６９と、出力ＰＭＯＳトランジスタ６８と出力ＮＭＯＳトランジスタ６９とを制御する演算増幅器６７とを設けた。
【００２８】
本実施例のセンサ装置では、電源端子Ｖｃｃあるいはグランド端子Ｇｎｄが開放した時には、抵抗５６とＭＯＳトランジスタ５７とにより電源端子Ｖｃｃとグランド端子Ｇｎｄとの間の電圧を所定の電圧まで低下させる。また、ＭＯＳトランジスタ５８，５９，６０はゲート電極が電源端子Ｖｃｃに接続され、ソース電極が抵抗５６の一端に接続されているので電源端子Ｖｃｃとグランド端子Ｇｎｄとの間の電圧が正常な時にはオン状態に、電源端子Ｖｃｃとグランド端子Ｇｎｄとの間の電圧が低下した時にはオフ状態となるので、電源端子Ｖｃｃとグランド端子Ｇｎｄとの間の電圧が低下したことを検出する電圧検出手段として働く。また、ＭＯＳトランジスタ６２，６４，６６はＭＯＳトランジスタ５８，５９，６０がオン状態の時にはオンになるので、ＭＯＳスイッチ４，７のウエル電極、出力ＰＭＯＳトランジスタ６８のソース電極およびウエル電極を電源端子Ｖｃｃに接続して、出力端子Ｖｏｕｔの電圧が正常に出力される様にする。なお、ＭＯＳトランジスタ６４は出力ＰＭＯＳトランジスタ６８と直列に接続されるので、ＭＯＳトランジスタ６４のサイズを十分な大きさにしないと出力振幅を低下させる。これとは逆に電源端子Ｖｃｃが開放状態となり、ＭＯＳトランジスタ５８，５９，６０がオフ状態になった時にはＭＯＳトランジスタ６２，６４，６６はオフ状態になるので、ＭＯＳスイッチ４，７のウエル電極、出力ＰＭＯＳトランジスタ６８のソース電極およびウエル電極は電源端子Ｖｃｃから遮断される。なお、ＭＯＳトランジスタ６２，６４，６６のウエル電極はＭＯＳトランジスタ６２，６４，６６のドレイン電極に接続されているので、ＭＯＳトランジスタ６２には電源端子ＶｃｃからＭＯＳトランジスタ４，７のウエル電極を順方向とするダイオード素子が接続され、ＭＯＳトランジスタ６４には電源端子Ｖｃｃから出力ＰＭＯＳトランジスタ６８のソース電極を順方向とするダイオード素子が接続され、ＭＯＳトランジスタ６６には電源端子Ｖｃｃから出力ＰＭＯＳトランジスタ６８のウエル電極を順方向とするダイオード素子が接続される。このことにより出力端子Ｖｏｕｔから電源端子Ｖｃｃへの電流経路は遮断されるので、出力端子Ｖｏｕｔの電圧は電源電圧に固定される。この為、制御装置２５ではセンサ装置１で何らかの故障が発生したことを判定でき、この故障に応じた対応を取ることができ、本センサ装置１を使用した制御システムとしてフェールセーフに動作させることができる。
【００２９】
次に，本発明の第４の実施例であるセンサ装置を図８により説明する。なお，図８は第４の実施例のセンサ装置の回路構成である。
【００３０】
第４の実施例のセンサ装置は第１の実施例のセンサ装置と基本的に同じ構造であるが、以下の改良を加えた。第１の実施例ではＰ型基板を使用したＣＭＯＳプロセスを想定したが、本実施例ではＮ型基板を使用したＣＭＯＳプロセスを想定した。Ｎ型基板を使用したＣＭＯＳプロセスを想定した場合、ＮＭＯＳトランジスタのウエルは分離できるが、ＰＭＯＳトランジスタのウエルは分離できない。この為、出力端子Ｖｏｕｔにはプルダウン抵抗７２を配置した。また、プルダウン抵抗７２なので出力回路には出力ＰＭＯＳトランジスタ７１を配置した。また、ダイオード３もＭＯＳスイッチ５，６からグランド端子Ｇｎｄの方向を順方向とするようにダイオード７０を配置した。
【００３１】
本実施例で電源ライン２２が断線した場合、出力端子Ｖｏｕｔにはプルダウン抵抗７２が接続されているので出力端子Ｖｏｕｔを介して電流は流れない。この為、出力端子Ｖｏｕｔの電圧はグランド電位になる。また、グランドライン２４が断線した時には出力回路の負帰還部に配置されたＭＯＳスイッチ５とコンデンサ２の直列回路を設けると伴にＭＯＳスイッチ５のウエル電極にダイオード７０を設けることで、出力端子Ｖｏｕｔからグランド端子Ｇｎｄへ流れる電流を遮断した。こうすることで、グランドライン２４が断線した時に出力端子Ｖｏｕｔには電流が流れないので出力端子Ｖｏｕｔの電位をグランド電位に固定させることができる。
【００３２】
次に，本発明の第５の実施例であるセンサ装置を図９により説明する。なお，図９は第５の実施例のセンサ装置の回路構成である。
【００３３】
第５の実施例のセンサ装置は第４の実施例のセンサ装置と基本的に同じ構成であるが、以下の改良を加えた。本実施例ではダイオード７０の代わりにＮＭＯＳトランジスタ７３を設け、ＮＭＯＳトランジスタ７３のソース電極をグランド端子Ｇｎｄに、ドレイン電極とウエル電極とゲート電極をＭＯＳスイッチ５，６のウエル電極に接続した。こうすることでグランド端子ＧｎｄとＭＯＳスイッチ５，６のウエル電極の間にダイオード素子とＭＯＳトランジスタが実質的に並列に配置されるようした。これにより、グランド端子Ｇｎｄに電源が正常に供給されている時にＭＯＳスイッチ５，６のウエル電極により安定な電位を供給できるようにした。
【符号の説明】
【００３４】
１…センサ装置、２…コンデンサ、３…ダイオード、４〜７…ＭＯＳスイッチ、８…検出素子、９，１０…ＭＯＳスイッチ、１１…コンデンサ、１２〜１７…ＭＯＳスイッチ、１８…コンデンサ、１９…演算増幅器、２０…基準電圧源、２１…出力ＭＯＳトランジスタ、２２…電源ライン、２３…出力ライン、２４…グランドライン、２５…制御装置、２６…定電圧源、２７…プルアップ抵抗、２８…センサ装置、２９…検出素子、３０〜３３…抵抗、３４…増幅器、３５…基準電源、３６…出力トランジスタ、３７…電源ライン、３８…出力ライン、３９…グランドライン、４０…制御装置、４１…定電圧源、４２…プルアップ抵抗、４３…ＣＭＯＳ増幅回路、４４…ＰＭＯＳトランジスタ、４５…ＮＭＯＳトランジスタ、４６…ＰＭＯＳトランジスタ、４７…ソース電極、４８…ゲート電極、４９…ドレイン電極、５０…ウエル電極、５１…Ｐ型領域、５２…ゲート、５３…Ｐ型領域、５４…Ｎ型領域、５５…Ｎウエル領域、５６…抵抗、５７〜６０…ＭＯＳトランジスタ、６１…抵抗、６２…ＭＯＳトランジスタ、６３…抵抗、６４…ＭＯＳトランジスタ、６５…抵抗、６６…ＭＯＳトランジスタ、６７…演算増幅器、６８…出力ＰＭＯＳトランジスタ、６９…出力ＮＭＯＳトランジスタ、７０…ダイオード、７１…出力ＰＭＯＳトランジスタ、７２…プルダウン抵抗、７３…ＮＭＯＳトランジスタ。
【図１】
2014025731.tif 000003
【図２】
2014025731.tif 000004
【図３】
2014025731.tif 000005
【図４】
2014025731.tif 000006
【図５】
2014025731.tif 000007
【図６】
2014025731.tif 000008
【図７】
2014025731.tif 000009
【図８】
2014025731.tif 000010
【図９】
2014025731.tif 000011