(57)【要約】【課題】半導体素子を提供する。【解決手段】半導体素子は半導体ボディ内に一体化された少なくとも２つの素子セルを含む。各素子セルは、ドリフト領域、ソース領域、ソース領域とドリフト領域間に配置されたドレイン領域、ダイオード領域、ダイオード領域とドリフト領域間のｐｎ接合、及び第１の側壁と第１の側壁に対向する第２の側壁と底部とを有するトレンチを含む。ボディ領域は第１の側壁に隣接し、ダイオード領域は第２の側壁に隣接し、ｐｎ接合はトレンチの底部に隣接する。各素子セルは更に、トレンチ内に配置されボディ領域、ダイオード領域、及びドリフト領域からゲート誘電体により誘電体的に絶縁されたゲート電極を含む。少なくとも２つの素子セルのダイオード領域は半導体ボディの横方向に離れている。【選択図】図１
2014107571.tif 000002
【特許請求の範囲】
【請求項１】
半導体ボディと前記半導体ボディに一体化された少なくとも２つの素子セルとを含む半導体素子であって、各素子セルは、
ドリフト領域、ソース領域、及び前記ソース領域と前記ドリフト領域間に配置されたボディ領域と、
ダイオード領域と前記ダイオード領域と前記ドリフト領域間のｐｎ接合と、
第１の側壁、前記第１の側壁に対向する第２の側壁、及び底部を有するトレンチであって、前記ボディ領域は前記第１の側壁に隣接し、前記ダイオード領域は前記第２の側壁に隣接し、前記ｐｎ接合は前記トレンチの前記底部に隣接する、トレンチと、
前記トレンチ内に配置されゲート誘電体により前記ボディ領域、前記ダイオード領域、及び前記ドリフト領域から誘電体的に絶縁されるゲート電極と、を含み、
前記少なくとも２つの素子セルの前記ダイオード領域は前記半導体ボディの横方向に離れている、半導体素子。
【請求項２】
前記ソース領域と各素子の前記ダイオード領域に電気的に接続されたソース電極を更に含む請求項１に記載の半導体素子。
【請求項３】
各ダイオード領域は、前記ドリフト領域と共に前記ｐｎ接合を形成する第１のダイオード領域と、前記第１のダイオード領域より高ドープであり前記ソース電極に接続された第２のダイオード領域とを含む、請求項２に記載の半導体素子。
【請求項４】
前記第２のダイオード領域は前記トレンチの第２の側壁に隣接する、請求項３に記載の半導体素子。
【請求項５】
前記少なくとも２つの素子セルは前記ドリフト領域を共有する、請求項１に記載の半導体素子。
【請求項６】
各素子セルは更に、前記ドリフト領域に隣接し前記半導体ボディの垂直方向において前記ダイオード領域から離れたドレイン領域を含む、請求項１に記載の半導体素子。
【請求項７】
前記少なくとも２つの素子セルは前記ドレイン領域を共有する、請求項１に記載の半導体素子。
【請求項８】
前記少なくとも２つの素子セルは隣接し、１つの素子セルの前記ダイオード領域はその他の素子セルの前記ボディ領域に隣接する、請求項１に記載の半導体素子。
【請求項９】
前記半導体ボディはＳｉＣ結晶を含み、前記トレンチの前記第１の側壁はＳｉＣ結晶のｃ軸と整合する、請求項１に記載の半導体素子。
【請求項１０】
前記半導体ボディの前記第１の表面と前記第１の側壁との角度は８０°〜８９°である、請求項９に記載の半導体素子。
【請求項１１】
ドリフト領域層、前記ドリフト領域層に隣接するボディ領域層、及び前記ボディ領域層に隣接し前記半導体ボディの第１の表面を形成するソース領域層を含む半導体ボディを設ける工程と、
各ダイオード領域が前記第１の表面から前記ソース領域層と前記ボディ領域層を通って前記ドリフト領域層中に延在するように少なくとも２つのダイオード領域を形成する工程であって、各ダイオード領域と前記ドリフト領域層が１つのｐｎ接合を形成する、工程と、
それぞれが第１の側壁、前記第１の側壁に対向する第２の側壁、及び底部を有する少なくとも２つのトレンチを、各トレンチが１つの側壁上のボディ領域層、前記第２の側壁上の１つのダイオード領域、及び前記底部の１つのｐｎ接合に隣接するように形成する工程と、
ゲート電極と前記半導体ボディから前記ゲート電極を誘電体的に絶縁するゲート誘電体とを各トレンチ内に形成する工程と、を含む半導体素子を作製する方法であって、
前記ダイオード領域を形成した後に残る前記ソース領域層の部分がソース領域を形成し、
前記ダイオード領域を形成した後に残る前記ボディ領域層の部分がボディ領域を形成する、方法。
【請求項１２】
前記第１の表面上に絶縁層を形成する工程と、
各ダイオード領域と各ソース領域の上の前記絶縁層内に第１のコンタクト開口を形成する工程と、
各第１のコンタクト開口内の前記ソース領域と前記ダイオード領域に電気的に接続されたソース電極を形成する工程とを更に含む請求項１１に記載の方法。
【請求項１３】
各ゲート電極の上の前記絶縁層内に第２のコンタクト開口を形成する工程と、
各第２のコンタクト開口内の前記ゲート電極に電気的に接続されたゲート接続電極を形成する工程と、を更に含む請求項１２に記載の方法。
【請求項１４】
前記トレンチは細長いトレンチである請求項１１に記載の方法。
【請求項１５】
前記半導体ボディはＳｉＣ結晶を含み、
前記トレンチは前記トレンチの前記第１の側壁がＳｉＣ結晶のｃ軸と整合するように形成される、請求項１１に記載の方法。
【請求項１６】
前記第１のトレンチは前記半導体ボディの前記第１の表面と前記第１の側壁との角度が８０°〜８９°となるように形成される、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体素子に関し、特に、垂直トランジスタ素子と垂直トランジスタ素子と並列に接続されたダイオードとを含む半導体素子に関する。
【背景技術】
【０００２】
最大数百ボルトの電圧阻止能力と高電流定格とを有するトランジスタである電力用トランジスタは、垂直ＭＯＳトレンチトランジスタとして実現することができる。この場合、トランジスタのゲート電極は、半導体ボディの垂直方向に延在するトレンチ内に配置することができる。ゲート電極は、トランジスタのソース、ボディ、ドリフト領域から誘電体的に絶縁され、半導体ボディの横方向のボディ領域に隣接する。ドレイン領域は通常、ドリフト領域に隣接し、ソース電極がソース領域に接続される。
【０００３】
多くの用途では、トランジスタの負荷経路（ドレイン・ソース経路）に並列に接続されたダイオードを有することが望ましい。トランジスタの一体化されたボディダイオードはこの目的のために使用され得る。ボディダイオードはボディ領域とドリフト領域間のｐｎ接合により形成される。ボディダイオードをトランジスタの負荷経路と並列に接続するために、ボディ領域は単純にソース電極に電気的に接続され得る。しかし、ボディダイオードは、いくつかの用途において所望のものより低い定格電流を有し得る。
【０００４】
電力用トランジスタは、シリコン（Ｓｉ）または炭化ケイ素（ＳｉＣ）などの従来の半導体材料により実現され得る。ＳｉＣの特異性により、ＳｉＣの利用は、Ｓｉより高い電圧阻止能力（所与のオン抵抗において）を有する電力用トランジスタの実現を可能にする。しかし、高い阻止電圧は半導体ボディ内、具体的にはボディ領域とドリフト領域間のｐｎ接合において高電界を生じる。通常、このｐｎ接合近くにゲート電極の部分とゲート誘電体の部分とが配置される。ゲート誘電体の誘電体強度がトランジスタ素子の所望の電圧阻止能力に対して十分でないと問題が発生し得る。この場合、ゲート誘電体は早い時期に降伏し得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７９８９８８２号（２０１１年８月２日発行）
【特許文献２】米国特許出願公開第２０１２／００３７９２０号（２０１２年２月１６日公開）
【特許文献３】米国特許出願公開第２００８／０１７３８７６号（２００８年７月２４日公開）
【特許文献４】米国特許第７５８２９２２号（２００９年９月０１日発行）
【特許文献５】米国特許出願第１３／５５３５７３号明細書
【非特許文献】
【０００６】
【非特許文献１】Akio Takatsuka, Yasunori Tanaka, Koji Yano, Tsutomu Yatsuo, Yuuki Ishida, Kazuo Arai，“Shape Transformation of 4H-SiC Microtrenches by Hydrogen Annealing” Japanese Journal of Applied Physics 48 (2009) 041105, 2009.4.20, PP.041105.1-041105.3
【発明の概要】
【発明が解決しようとする課題】
【０００７】
トランジスタのゲート電極が高電界から保護されたトランジスタ素子と高電流定格及び低損失を有するダイオードとを有する半導体素子を提供する必要がある。
【課題を解決するための手段】
【０００８】
一実施形態によると、半導体素子は、半導体ボディ内に一体化された少なくとも２つの素子セルを含む。各素子セルは、ドリフト領域、ソース領域、ソース領域とドリフト領域間に配置されたドレイン領域、ダイオード領域、ダイオード領域とドリフト領域間のｐｎ接合、及び第１の側壁と第１の側壁に対向する第２の側壁と底部とを有するトレンチを含む。ここではボディ領域は第１の側壁に隣接し、ダイオード領域は第２の側壁に隣接し、ｐｎ接合はトレンチの底部に隣接する。各素子セルは更に、トレンチ内に配置されボディ領域、ダイオード領域、及びドリフト領域からゲート誘電体により誘電体的に絶縁されたゲート電極を含む。少なくとも２つの素子セルのダイオード領域は半導体ボディの横方向において離れている。
【０００９】
別の実施形態によると、半導体素子を作製する方法が説明される。本方法は、ドリフト領域層、ドリフト領域層に隣接するボディ領域層、及びボディ領域層に隣接し半導体ボディの第１の表面を形成するソース領域層を含む半導体ボディを設ける工程と、各ダイオード領域が第１の表面からソース領域層とボディ領域層を通ってドリフト領域層中に延在するように少なくとも２つのダイオード領域を形成する工程であって、各ダイオード領域とドリフト領域層が１つのｐｎ接合を形成する、工程と、それぞれが第１の側壁、第１の側壁に対向する第２の側壁、及び底部を有する少なくとも２つのトレンチを、各トレンチが１つの側壁上のボディ領域層、第２の側壁上の１つのダイオード領域、及び底部の１つのｐｎ接合に隣接するように形成する工程と、を含む。本方法は、ゲート電極と、半導体ボディからゲート電極を誘電体的に絶縁するゲート誘電体とを各トレンチ内に形成する工程を含む。
【００１０】
実施例について添付図面を参照して以下に説明する。添付図面は基本原理を説明するために役立ち、従って基本原理を理解するための必要な態様だけが説明される。添付図面は原寸に比例しない。添付図面では、同じ参照符号は同様な特徴を示す。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態による半導体素子の垂直方向断面図を示す。
【図２】図１の半導体素子の一実施形態の水平方向断面図を示す。
【図３】図１に示す断面以外の断面における図２の半導体素子の垂直方向断面図を示す。
【図４Ａ】一実施形態による半導体素子作製方法を示す。
【図４Ｂ】一実施形態による半導体素子作製方法を示す。
【図４Ｃ】一実施形態による半導体素子作製方法を示す。
【図４Ｄ】一実施形態による半導体素子作製方法を示す。
【図４Ｅ】一実施形態による半導体素子作製方法を示す。
【図４Ｆ】一実施形態による半導体素子作製方法を示す。
【図４Ｇ】一実施形態による半導体素子作製方法を示す。
【図４Ｈ】一実施形態による半導体素子作製方法を示す。
【図４Ｉ】一実施形態による半導体素子作製方法を示す。
【図４Ｊ】一実施形態による半導体素子作製方法を示す。
【図５Ａ】図４Ｂに示された半導体素子構造の作製方法の一実施形態を示す。
【図５Ｂ】図４Ｂに示された半導体素子構造の作製方法の一実施形態を示す。
【発明を実施するための形態】
【００１２】
以下の発明を実施するための形態では、実施形態の一部をなす添付図面を参照し、発明を実施し得る特定の実施形態を例示として示す。
【００１３】
図１に、半導体素子、具体的には垂直半導体素子、より具体的には一体化されたダイオードを有する縦方向トランジスタ素子の垂直方向断面図を示す。半導体素子は半導体ボディ１００と、半導体ボディ１００に一体化された少なくとも２つの素子セル（トランジスタセル）１０１、１０２とを含む。素子セルは以下ではトランジスタセルとも呼ばれることになる。図１では、２つの素子セル１０１、１０２だけが示される。しかし、半導体素子は、３つ以上の素子セル、例えば半導体ボディ１００中に一体化された数十、何百、何十万、または更には何百万程度の素子セルを含み得る。
【００１４】
図１では、２つの素子セル１０１、１０２は異なる参照符号により標記され、一方、個々の素子セル１０１、１０２の同様の特徴は同様な参照符号により標記される。図１を参照すると、各トランジスタセル１０１、１０２はドリフト領域１１、ソース領域１２、及びボディ領域１３を含む。ボディ領域１３はソース領域１２とドリフト領域１１間に配置される。各素子セル１０１、１０２は更に、ダイオード領域３０と、ダイオード領域３０とドリフト領域１１間に形成されるｐｎ接合とを含む。図１の実施形態では、個々の素子セル１０１、１０２はドリフト領域１１を共有する。即ち、個々の素子セル１０１、１０２は１つのドリフト領域１１を共通に有する。
【００１５】
図１を参照すると、各素子セル１０１、１０２は更に、トレンチ内に配置されゲート誘電体２２によりボディ領域１３、ダイオード領域３０、及びドリフト領域１１から誘電体的に絶縁されたゲート電極２１を含む。各素子セル１０１、１０２のゲート電極２１を有するトレンチは、第１の側壁１１０１、第１の側壁１１０１に対向する第２の側壁１１０２、及び底部１１０３を有する。各素子セル１０１、１０２のボディ領域１３は対応するトレンチの第１の側壁１１０１に隣接し、ダイオード領域３０は対応するトレンチの第２の側壁１１０２に隣接し、ドリフト領域１１とダイオード領域３０間のｐｎ接合は対応するトレンチの底部１１０３に隣接する。
【００１６】
図１を参照すると、素子セル１０１などの１つの素子セルの個々のダイオード領域３０は、素子セル１０２などの隣接素子セルのソース領域１２とボディ領域１３に隣接した半導体ボディ１００の第１の表面１０１からｐｎ接合が形成されたドリフト領域１１中に延在する。電気的絶縁層（絶縁層）５１は第１の表面１０１とゲート電極２１を覆う。絶縁層５１は、絶縁層５１が個々の素子セル１０１、１０２の第２のダイオード領域３２とソース領域１２を覆わないコンタクト開口５２を有する。ソース電極４１は絶縁層５１上及びコンタクト開口５２中に形成される。ソース電極４１は、絶縁層５１によりゲート電極２１から電気的に絶縁され、個々のダイオード領域３０と個々のソース領域１２とをソース端Ｓ（図１では単に概略的に示される）へ電気的に接続する、またはソース端Ｓを形成する。任意選択的に、ソース電極４１は、ダイオード領域３０とソース領域１２とに電気的に接触する第１のソース電極層４１１と、第１のソース電極層４１１を電気的に接続する第２のソース電極層４１２とを含む。第２のソース電極層４１２はソース端Ｓに接続される、または半導体素子のソース端Ｓを形成する。第１のソース電極層４１１は例えばチタン（Ｔｉ）、白金（Ｐｔ）、ニッケル合金などを含む。第２の電極層４１２は例えばアルミニウム（Ａｌ）、銅（Ｃｕ）などを含む。
【００１７】
図１を参照すると、半導体素子は更に、ドリフト領域１１に隣接するドレイン領域１４を含む。任意選択的に、ドリフト領域１１と同じ不純物添加タイプであるがドリフト領域１１より濃くドープされた電界停止領域（図示せず）がドリフト領域１１とドレイン領域１４間に配置される。ドレイン領域１４は、ドレイン端子Ｄ（図１では単に概略的に示される）に電気的に接続される。個々の素子セル１０１、１０２は１つのドレイン領域１４を共有する。即ち、個々の素子セル１０１、１０２に共通な１つのドレイン領域１４が存在する。
【００１８】
個々の素子セル１０１、１０２は、ソース電極４１を介し個々のソース領域１２をソース端Ｓに接続することにより、そしてドレイン領域１４を共有し、ドレイン領域１４をドレイン端子Ｄに接続することにより、そして個々のゲート電極２１を共通ゲート端子Ｇに電気的に接続することにより並列に接続される。ゲート端子Ｇへのゲート電極２１の接続は、図１では単に概略的に示される。ゲート端子Ｇにゲート電極２１を接続する可能な１つのやり方は、本明細書の図２と図３を参照して以下に説明される。
【００１９】
図１の半導体素子は一体化されたダイオードを有するＭＯＳトランジスタ素子である。トランジスタ素子はｎ型素子またはｐ型素子として実現することができる。ｎ型素子では、ソース領域とドリフト領域１１はｎドープされ、ボディ領域１３がｐドープされる。ｐ型素子では、ソース領域１２とドリフト領域１１はｐドープされ、ボディ領域１３がｎドープされる。トランジスタ素子はエンハンスメント（ノーマリオフ型）素子またはデプレッション（ノーマリオン）素子として実現することができる。エンハンスメント素子では、個々の素子セル１０１、１０２のボディ領域１３はゲート誘電体２２に隣接する。デプレッション素子では、ゲート誘電体２２に沿ってソース領域１２と同じ不純物添加タイプのチャネル領域１５（図１では破線で示される）とドリフト領域１１とが存在している。各素子セル１０１、１０２のチャンネル領域１５は、ゲート誘電体２２に沿って、対応するソース領域１２からドリフト領域１１まで延在し、トランジスタ素子がスイッチオフされると電荷キャリアが枯渇される。或いは、ゲート誘電体２２は、ゲート駆動電圧（ゲート・ソース電圧）が零のときゲート誘電体２２に沿ったボディ領域１３内の導電チャネルの生成を引き起こす固定電荷を含む。
【００２０】
更に、トランジスタ素子はＭＯＳＦＥＴまたはＩＧＢＴとして実現することができる。ＭＯＳＦＥＴでは、ドレイン領域１４はソース領域１２とドリフト領域１１と同じ不純物添加タイプを有し、ＩＧＢＴでは、ドレイン領域１４はソース領域１２とドリフト領域１１の不純物添加タイプと相補的な不純物添加タイプを有する。ＩＧＢＴでは、ドレイン領域１４はコレクタ領域とも呼ばれる。
【００２１】
ダイオード領域３０は、ドリフト領域１１の不純物添加タイプと相補的な不純物添加タイプであるボディ領域１３と同じ不純物添加タイプを有する。図１の素子セル１０１などの１つの素子セルのダイオード領域３０は図１の素子セル１０２などの隣接素子セルのボディ領域１３に隣接するので、各素子セルのボディ領域１３は隣接素子セルのダイオード領域３０を介しソース電極４１に電気的に接続される。任意選択的に、各ダイオード領域３０は、２つの異なるドープの半導体領域、即ちドリフト領域１１に隣接しドリフト領域１１とｐｎ接合を形成する第１の領域３１と、第１の領域３１をソース電極４１に電気的に接続する第２のダイオード領域３２とを含む。以下ではコンタクト領域とも呼ばれる第２のダイオード領域３２は第１の領域３１より高い不純物濃度を有する。図１の実施形態では、図１の素子セル１０１などの１つの素子セルのコンタクト領域３２は、対応するトレンチの第２の側壁１１０２に隣接し、図１の素子セル１０２などの隣接素子セルのボディ領域１３をソース電極４１へ電気的に接続する。
【００２２】
各素子セル１０１、１０２のダイオード領域３０はドリフト領域１１及びドレイン領域１４とダイオードを形成する。このダイオードの回路記号も図１に示す（図１に示す回路記号の極性はｎ型半導体素子に関する。ｐ型素子では極性は反転される）。個々の素子セル１０１、１０２のダイオード領域３０とドリフト領域１１間に形成されたダイオードは並列に接続され、ＭＯＳトランジスタの負荷経路（ドレイン・ソース経路）と並列に接続される。ＭＯＳトランジスタのドレイン・ソース経路はドレイン端子Ｄとソース端Ｓ間の内部経路である。個々のダイオードは、第１の極性を有する電圧がＭＯＳトランジスタのドレインとソース端子Ｄ、Ｓ間に印加されると逆バイアス（遮断）され、一方、第２の極性を有する電圧がドレインとソース端子Ｄ、Ｓ間に印加されると個々のダイオードは順バイアス（導通）される。ｎ型半導体素子では、正電圧がドレインとソース端子Ｄ、Ｓ間に印加されるとダイオードは逆バイアスされ、一方、（ソースとドレイン端のＳ、Ｄ間の正電圧である）負電圧がドレインとソース端子Ｄ、Ｓ間に印加されるとダイオードは順バイアスされる。個々のダイオードはトランジスタセルのボディダイオードと並列である。ボディダイオードは、個々の素子セル１０１、１０２のボディ領域１３とドリフト領域１１により形成されるダイオードである。しかし、ボディダイオードとは異なり、ダイオード領域３０とドリフト領域１１間のダイオードの特性は、ＭＯＳトランジスタの特性とは無関係に広範囲にわたって調整することができる。具体的には、ダイオード領域３０とドリフト領域１１間のダイオードは、ダイオード領域３０とドリフト領域１１間のｐｎ接合が比較的大きい面積を有するようにダイオード領域３０を実現することにより高電流定格を有するように実現することができる。
【００２３】
図１の半導体素子は、ドレインとソース端子Ｄ、Ｓ間に負荷電圧を印加することにより、そしてゲート電極Ｇに駆動電位を印加するにより従来のＭＯＳトランジスタのように動作させることができる。この動作原理は、ｎ型半導体素子を参照して簡潔に説明される。しかしこの動作原理はまたｐ型素子に適用され、ｐ型素子では以下に説明する電圧の極性が反転されなければならない。半導体素子は、ボディダイオードと追加ダイオード（個々の素子セル１０１、１０２のダイオード領域３０とドリフト領域１１間のダイオード）を逆バイアスする負荷電圧がドレインとソース端子Ｄ、Ｓ間に印加されるとき順方向動作モードである。この電圧はｎ型素子では正電圧である。順方向動作モードでは、ゲート端子Ｇに印加される駆動電位を介しＭＯＳトランジスタをスイッチオン／オフすることができる。ＭＯＳトランジスタは、ゲート端子Ｇに印加される駆動電位がソース領域１２とドリフト領域１１間のボディ領域１３内に導電チャネルを生成するとスイッチオン（オン状態に）され、ボディ領域１３内の導電チャネルが遮断されるとＭＯＳトランジスタはスイッチオフ（オフ状態に）される。トランジスタ素子をスイッチオンまたはスイッチオフする駆動電位の絶対値は特定のタイプのトランジスタ素子（エンハンスメント素子またはデプレッション素子）に依存する。
【００２４】
半導体素子は、ボディダイオードと追加ダイオードを順バイアスする電圧がドレインとソース端子Ｄ、Ｓ間に印加されると逆動作モードとなる。この動作モードでは、半導体素子は、ゲート端子Ｇに印加される駆動電位ではなく負荷電圧の極性を通して制御できるだけである。
【００２５】
半導体素子が順方向動作モードにあり半導体素子がスイッチオフされると、ダイオード領域３０とドリフト領域１１間のｐｎ接合とボディ領域１３とドリフト領域１１間のｐｎ接合は逆バイアスされ、空乏領域がドリフト領域１１内に延在する。負荷電圧が増すと、空乏領域はドレイン領域１４の方向のドリフト領域１１内により深く延在する。負荷電圧が増し空乏領域がドリフト領域１１内により深く延在すると、ｐｎ接合における電界強度もまた増加する。ボディ領域１３と第１のドリフト領域１１間のｐｎ接合はゲート誘電体２２近くにあるので、ゲート誘電体２２は、高負荷電圧が印加されると、即ち高い電界強度が発生すると破損され得る。しかし、図１の半導体素子では、ドリフト領域１１と共に２つの隣接素子セル１０１、１０２のダイオード領域３０がＪＦＥＴ（接合電界効果トランジスタ）として働く。このＪＦＥＴは、２つの隣接ダイオード領域３０間にチャネル領域１１１を有する。負荷電圧が増加しドリフト領域１１の電位が増加すると、ＪＦＥＴはチャネル領域１１１をピンチオフし、負荷電圧が更に増加するとボディ領域１３とドリフト領域１１間のｐｎ接合における電界の電界強度が更に増加するのを妨げる。ＪＦＥＴのチャネル１１１がピンチオフされる負荷電圧は例えば、半導体ボディ１００の横方向の隣接ダイオード領域３０間の距離に依存する。半導体ボディ１００の「横方向」は、ドレイン領域１４がボディ領域１３とダイオード領域３０から離間される垂直方向に対し垂直であり、第１の表面１０１に対しほぼ平行である。２つの隣接ダイオード領域３０間のこの横方向距離は例えば、０．５μｍ（マイクロメートル）〜２μｍ（マイクロメートル）、またはゲート電極２１を収容するトレンチの幅の０．２５倍〜１．５倍である。トレンチの「幅」は第１と第２の側壁１１０１、１１０２間の距離である。図１の実施形態に示すようにトレンチが先細りである場合、幅は第１と第２の側壁間の最大距離である。
【００２６】
各素子セル１０１、１０２は、ゲート誘電体２２に沿ったボディ領域１３の領域であるまたは任意選択的チャンネル領域１５（図１では破線で示される）であるチャンネル領域を含む。ゲート誘電体２２に沿ったチャンネル領域は、トランジスタ素子がオン状態にあるとき電荷キャリアをソース領域１２からドリフト領域１１まで流すことができる。各素子セル１０１、１０２のダイオード領域３０はチャンネル領域と重ならない。即ち、ダイオード領域３０とドリフト領域１１間のｐｎ接合は個々のゲートトレンチの底部に隣接し、チャネル領域の方向においてゲートトレンチを越えて延在しない。従って、ダイオード領域３０はチャネル領域からドレイン領域１４までの電荷キャリア流れを制約しない。
【００２７】
半導体素子の電圧阻止能力はとりわけ、ダイオード領域３０とドレイン領域１４間の距離に依存する。この距離は、所望の電圧阻止能力に基づき製造工程において調整することができる。経験則として、ＳｉＣ半導体ボディ１００では、ドレイン領域１４とダイオード領域３０間の距離は、１００Ｖの電圧阻止能力当たり０．８マイクロメートル〜１．０マイクロメートルである。
【００２８】
半導体ボディ１００は、従来の半導体材料、特に炭化ケイ素など（ＳｉＣ）などの広禁止帯幅半導体材料を含み得る。図１に示す素子トポロジィは、特にＳｉＣ技術により実現される半導体素子に好適である。例えば、半導体ボディ１００がＳｉＣを含む場合、ゲート誘電体２２は酸化珪素（ＳｉＣＯ２）として実現され得る。ＳｉＯ２のゲート誘電体２２は、高電圧素子において発生し得る高電界強度に晒されると劣化し得る。このような素子では、半導体素子がスイッチオフされ高負荷電圧がドレインとソース端子Ｄ、Ｓ間に印加されると、ダイオード領域３０とドリフト領域１１により形成されるＪＦＥＴがゲート誘電体２２を効率的に保護する。逆動作モードでは、ソース電極４１に直接接続される追加ダイオードは、ＭＯＳトランジスタの負荷経路に並列に接続された低損失を有する高効率のダイオードである。
【００２９】
ドリフト領域１１の不純物濃度は例えば１Ｅ１４ｃｍ−３〜１Ｅ１７ｃｍ−３である。ボディ領域１３の不純物濃度は例えば５Ｅ１６ｃｍ−３〜５Ｅ１７ｃｍ−３である。ソースとドレイン領域１２、１４の不純物濃度は例えば１Ｅ１９ｃｍ−３より高い。ダイオード領域３０の不純物濃度は例えば１Ｅ１８ｃｍ−３〜１Ｅ１９ｃｍ−３である。
【００３０】
図１を参照すると、各素子セル１０１、１０２のボディ領域１３は第１の側壁１１０１における対応するゲートトレンチに隣接する。特にゲートトレンチがテーパ側壁を有する場合、第１と第２の側壁１１０１、１１０２は半導体ボディ１００の結晶格子の異なる結晶面に対応し得る。一実施形態によると、半導体ボディ１００は六方晶系のＳｉＣ結晶を含み、ゲートトレンチはテーパ側壁を有するので、第１の側壁１１０１はＳｉＣ結晶内の１１−２０面に対応する。この場合、個別チャネル領域は比較的低い抵抗を特徴とする。この実施形態では、第１の側壁１１０１はＳｉＣ半導体ボディ１００の結晶のｃ軸と整合される。ｃ軸（六方晶系の主軸）はＳｉＣ結晶の成長面（０００１面）に対し垂直である。この成長面は図１に示されない。トレンチの底部１１０３は第１の表面１０１に対してほぼ平行である。
【００３１】
第１の側壁１１０１とトレンチ１１０の第１の表面１０１との角度α（アルファ）は、成長面（０００１面）に対する第１の表面の配向に依存する。一実施形態によると、第１の表面１０１は成長面に対して傾斜され、第１の表面１０１と成長面との角度は１°〜１０°特には２°〜８°であり得る。この場合、αは８０°（９０−１０°）〜８９°（９０°−１°）、特には８２°（９０°−８°）〜８８°（９０°−２°）である。特定の一実施形態によると、第１の表面１０１と成長面との角度は４°であるので第１の表面１０１とトレンチ１１０の第１の側壁１１０１との角度αは８６°である。１１−２０面に沿ったＳｉＣ結晶内には高い電荷キャリア移動度があるのでｃ軸に対する第１の側壁１１０１の整合は、ボディ領域１３内のゲート誘電体２２に沿ったチャンネル領域内の低抵抗をもたらす。
【００３２】
ゲートトレンチは細長いトレンチである可能性がある。ここではゲート電極２１は、図１の垂直方向断面図内の見えない位置においてゲート端子電極に接続することができる。図２に、細長いゲートトレンチを含む図１の半導体素子の一実施形態の水平方向断面図を示す。図２は、半導体ボディ１００の３つの異なる水平層内の半導体素子の特徴を示す。図２において、ゲート電極２１とゲート誘電体２２は点線で示される。図２からわかるように、ゲート電極２１とゲート誘電体２２を有するゲートトレンチは細長いトレンチである。ソース領域１２と任意選択的コンタクト領域３２を有するダイオード領域３０とはゲートトレンチに対し平行に走る。図２は更に、絶縁層５１のコンタクト開口５２、５３を示す（破線で）。図２を参照すると、ソース領域１２とダイオード領域３０（具体的にはダイオード領域３０のコンタクト領域３２）の上に第１のコンタクト開口５２、ゲート電極２１の上に第２のコンタクト開口５２が存在する。第２の開口５３は、半導体ボディ１００の第１の横方向ｘにおいて第１の開口５２から離間される。個々のゲートトレンチと個々のダイオード領域３０は、本実施形態では、第１の横方向ｘに対して垂直な第２の横方向ｙにおいて離間される。図１と図２を参照すると、ソース電極４１は、第１のコンタクト開口５２が配置される領域内の絶縁層５１を覆い、第１のコンタクト開口５２内のコンタクト領域３２とソース領域１２に電気的に接続される。
【００３３】
ゲート接続電極（ゲートランナ）４２は、第１の横方向ｘにおいてソース電極４１から離間され、第２のコンタクト開口５３が配置される領域内の絶縁層５１を覆う。ゲート接続電極４２は、第２のコンタクト開口５３内のゲート電極２１に電気的に接続される。図２を参照すると、ソース電極４１とゲート接続電極４２はほぼ平行であり得る。
【００３４】
図１に示す垂直方向断面図は、図２に示す断面Ａ−Ａにおける垂直方向断面図に対応する。図３は、ゲート接続電極４２と第２のコンタクト開口５３を横断する図２に示す断面Ｂ−Ｂにおける垂直方向断面図を示す。図３を参照すると、絶縁層５１はゲート接続電極４２からダイオード領域３０とソース領域１２を分離し、ゲート接続電極４２は第２のコンタクト開口５３を介しゲート電極２１に電気的に接続される。
【００３５】
一実施形態によると、半導体素子は、ソース端Ｓに接続される１つのソース電極４１と、ゲート端子Ｇに接続される１つのゲート接続電極４２とを含む。別の実施形態（図示せず）によると、半導体素子は、それぞれがゲート端子Ｇに接続されるいくつかのゲート接続電極４２と、それぞれがソース端Ｓに接続されるいくつかのソース電極４１とを含み、ゲート接続電極４２とソース電極４１はほぼ平行であり、第１の横方向ｘに交互に配置される。
【００３６】
これまで本明細書で説明した半導体素子を作製する方法の一実施形態について以下の図４Ａ〜４Ｊを参照して説明する。これらの図のぞれぞれは、本方法の個々の方法段階中の半導体ボディ１００の垂直方向断面図を示す。
【００３７】
図４Ａを参照すると、本方法は、ドリフト領域層１１１、ドリフト領域層１１１に隣接するボディ領域層１１３、及びボディ領域層１１３に隣接するソース領域層１１２を有する半導体ボディ１００を設ける工程を含む。ソース領域層１１２は半導体ボディ１００の第１の表面１０１を形成する。半導体ボディ１００は更に、ボディ領域層１１３に対向するドリフト領域層１１１に隣接するドレイン領域層１１４を含む。任意選択的に、ドリフト領域層１１１と同じ不純物添加タイプであるがドリフト領域層１１１より高いドープの電界停止領域層（図示せず）がドレイン層領域１１４とドリフト領域層１１１間に配置される。ドリフト領域層１１１はドリフト領域１１を形成し、ボディ領域層１１３はボディ領域１３を形成し、ソース領域層１１２はソース領域１２を形成し、ドレイン層１１４は完成半導体素子のドレイン領域１４を形成する。個々の半導体層１１１〜１１４の不純物添加タイプと不純物濃度は、個々の半導体層により形成されるデバイス領域の不純物添加タイプと不純物濃度に対応する。個々の素子領域のこれらの不純物添加タイプと不純物濃度は本明細書において前に説明された。
【００３８】
図４Ａの半導体ボディ１００は、いくつかの異なるドープの半導体層を有する半導体ボディ１００を作製する従来技術を使用して作製することができる。一実施形態によると、半導体ボディ１００を作製する工程は、ドレイン領域層１１４を形成する半導体基板を設ける工程と、ドレイン領域層１１４上に第１のエピタキシャル層としてドリフト領域層１１１を成長する工程と、ドリフト領域層１１１上に第２のエピタキシャル層としてボディ領域層１１３を成長する工程と、ボディ領域層１１３上に第３のエピタキシャル層としてソース領域層１１２を成長する工程とを含む。個々のエピタキシャル層は、個々のエピタキシャル工程中にその場でドープすることができる。
【００３９】
第２の実施形態によると、ドリフト領域層１１１の不純物濃度に対応する不純物濃度を有する半導体基板が設けられる。注入工程により、ドープ原子は、ボディ領域層１１３とソース領域層１１２を形成するように、第１の表面１０１を介しこの基板中に注入される。加えて、ドープ原子は、ドレイン領域層１１４を形成するために、第１の表面１０１に対向する第２の表面１０２を介し基板中に注入される。
【００４０】
第３の実施形態によると、ドレイン領域層１１４を形成する半導体基板が設けられる。ドリフト領域層１１１の不純物濃度に対応する不純物濃度を有するエピタキシャル層がドレイン領域層１１４上に成長される。このエピタキシャル層は半導体ボディ１００の第１の表面１０１を形成する。最後に、ドープ原子は、ボディ領域層１１３とソース領域層１１２を形成するように、第１の表面１０１を介しエピタキシャル層中に注入される。
【００４１】
図４Ｂを参照すると、半導体ボディ１００の第２の横方向ｙに離間されたダイオード領域３０が形成される。ダイオード領域３０を形成する工程は、ドリフト領域層１１１内に第１のダイオード領域３１を形成する工程と、第２のダイオード領域（コンタクト領域）３２を形成する工程とを含み得る。ここで、コンタクト領域３２は、第１の表面１０１からソース領域層１１２とボディ領域層１１３を通り第１のダイオード領域３１内に延在する。第１と第２のダイオード領域３１、３２を形成する工程は従来の注入工程を含み得る。ダイオード領域３０を作製する方法の実施形態については図５Ａと図５Ｂを参照して本明細書の更に後で説明する。
【００４２】
図４Ｃを参照すると、本方法は更に半導体ボディ１００の第１の表面１０１内にトレンチを作製する工程を含む。各トレンチは第１の側壁１１０１、第１の側壁１１０１に対向する第２の側壁１１０２、及び底部１１０３を含む。トレンチはボディ領域層１１３とソース領域層１１２をいくつかの部分に細分化する。ボディ領域層１１３の不純物濃度を有する領域はダイオード領域３０を形成する前にボディ領域１３を形成し、ソース領域層１１２の不純物濃度を有する領域はダイオード領域３０を形成する前に半導体素子のソース領域１２を形成する。図４Ｃを参照すると、トレンチ１１０は、各トレンチ１１０の第１の側壁１１０１が１つのソース領域１２と１つのボディ領域１３に隣接するように、そして各トレンチ１１０の第２の側壁１１０２が１つのダイオード領域３０（具体的にはダイオード領域３０のコンタクト領域３２）に隣接するように、形成される。この場合、ダイオード領域３０とドリフト領域１１間に形成されるｐｎ接合は各トレンチ１１０の底部１１０３に隣接する。トレンチ１１０を形成する工程はエッチマスク２１０を使用する従来のエッチング工程を含み得る。
【００４３】
任意選択的に、側壁１１０１、１１０２と個々のトレンチの底部１１０３との角が丸み付けされるトレンチ１１０の後処理が存在する。このような丸み付け処理の結果を図４Ｄに示す。丸み付け処理は水素含有雰囲気中の熱処理を含み得る。一実施形態によると、側壁１１０１、１１０２と底部１１０３との角は、次の処理工程において形成されるゲート誘電体２２の厚さの少なくとも２倍または少なくとも４倍である半径で形成される。一実施形態によると、角の半径は少なくとも３００ナノメートル（ｎｍ）である。
【００４４】
一実施形態によると、トレンチ１１０はテーパ側壁により形成される。一実施形態によると、半導体ボディ１００はＳｉＣを含み、トレンチ１１０は第１の側壁１１０１がＳｉＣ半導体結晶のｃ軸と整合するようにテーパ側壁により形成される。
【００４５】
図４Ｉに示す次の処理工程では、ゲート誘電体２２が側壁１１０１、１１０２とトレンチ１１０の底部１１０３上に形成される。任意選択的に、ゲート誘電体２２はまた、半導体ボディ１００の第１の表面１０１上に形成される。一実施形態によると、半導体ボディ１００はＳｉＣを含み、ゲート誘電体２２は二酸化ケイ素（ＳｉＣＯ２）を含む。ゲート誘電体２２を形成する工程は、酸化工程、または蒸着工程と酸化工程の組み合わせを含み得る。
【００４６】
図４Ｆを参照すると、電極層２１’がトレンチ１１０内及び半導体ボディ１００の第１の表面１０１の上に形成される。トレンチ１１０内に位置する電極層２１’の部分が個々の素子セルのゲート電極２１を形成する。例えば、電極層２１’は、ポリシリコンまたはシリサイドなどの高ドープ多結晶半導体材料を含む。
【００４７】
図４Ｇを参照すると、電極層２１’は、第１の表面１０１から除去されるがトレンチ１１０内に残りゲート電極２１を形成する。第１の表面１０１の上の電極層２１’を除去する工程は、ドライエッチング工程などのエッチング工程を含み得る。
【００４８】
図４Ｈを参照すると、絶縁層５１が第１の表面１０１とゲート電極２１の上に形成される。絶縁層５１は酸化物などの従来の電気的絶縁層であり得る。絶縁層５１を形成する工程は化学気相蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を含み得る。
【００４９】
図４Ｉを参照すると、コンタクト開口５２が絶縁層５１内に形成される。コンタクト開口を形成する工程はエッチマスクを使用する従来のエッチング工程を含み得る。図４Ｉに、ダイオード領域３０とソース領域１２の上に第１のコンタクト開口５２を形成する工程を示す。等価的に、第２のコンタクト開口５３は、図４Ｉの垂直断面においては見えない領域内のゲート電極２１の上に形成される。
【００５０】
最後に、ソース電極４１が形成される。ソース電極４１は、第１のコンタクト開口５２内のダイオード領域３０とソース領域１２に電気的に接触する。任意選択的に、ソース電極４１は前に説明した２つの副層４１１、４１２を含む。ソース電極４１を形成する工程は、ＣＶＤ工程、蒸発工程、電解工程、スパッタ工程のうちの１つなどの、金属蒸着工程を含み得る。ソース電極４１は金属またはシリサイドなどの導電性材料を含む。等価的に、ゲート接続電極４２は、図４Ｊでは見えない領域内に形成され、第２のコンタクト開口５３内のゲート電極２１に接触する。
【００５１】
図５Ａと図５Ｂに、ダイオード領域３０を作製する方法の一実施形態を示す。図５Ａと図５Ｂの方法では、ダイオード領域３０は第１のダイオード領域３１と第２のダイオード領域３２により形成される。図５Ａを参照すると、第１のダイオード領域３１を形成する工程はイオン注入マスク２１０を使用する注入工程を含み得る。注入工程の注入エネルギーはドープ原子がドリフト領域層１１１中に注入されるように調整される。
【００５２】
図５Ｂを参照すると、第２のダイオード領域（コンタクト領域）３２を形成する工程は更に、別のイオン注入マスクを使用する注入工程を含む。別のイオン注入マスクは、第１のイオン注入マスク２１０の開口の側壁に沿ってスペーサー２２０を形成することにより得ることができる。コンタクト領域３２を形成する工程は、異なる注入エネルギーを有するいくつかの後続注入工程を含み得る。更に、各注入工程また図４Ａ〜４Ｊを参照して前に説明された注入工程は、注入されたドープ原子を活性化するための熱処理を含む。
【００５３】
本発明の様々な例示的な実施形態が開示されたが、本発明の精神及び範囲を逸脱することなく本発明の利点のいくつかを実現することになる様々な変更と修正を行うことができることは当業者に明白となる。同じ機能を行う他の構成要素が適切に代用され得ることは当業者にとって明白となる。特定の図を参照して説明された特徴が他の図の特徴と組み合わせられ得るということは、このことが明示的に述べられなかった場合においても留意すべきである。更に、本発明の本方法は、適切なプロセッサー命令を使用するすべてのソフトウェア実施、または同じ結果を実現するためにハードウェア論理とソフトウェア論理の組み合わせを利用する混成実施のいずれかにおいて達成され得る。本発明概念に対するこのような修正は、添付の特許請求の範囲によりカバーされるように意図されている。
【００５４】
「真下」、「下方」、「下の」、「上方」、「上の」などの空間的相対語は、第２の要素に対する一要素の位置決めについて説明するための説明の容易さのために使用される。これらの用語は、図面に描写されたものとは異なる配向に加え、素子の異なる配向を包含するように意図されている。更に、「第１」、「第２」などの用語もまた、様々な構成要素、領域、部分などを説明するために使用され、制限することを意図していない。同様な用語は本明細書を通して同様な構成要素を指す。
【００５５】
本明細書で使用されるように、用語「有する」「含有する」、「備える」、「含む」などは、上述の要素または特徴の存在を示す開放型用語であり、追加要素または特徴を排除するものではない。単数形式の冠詞は文脈が明確に指示しない限り単数の物だけでなく複数の物を含むように意図されている。
【００５６】
本明細書に記載の様々な実施形態の特徴は、特に明記しない限り、互いに組み合わせられ得るということを理解すべきである。
【符号の説明】
【００５７】
１１  ドリフト領域
１２  ソース領域
１３  ボディ領域
１４  ドレイン領域
１５  チャンネル領域
２１  ゲート電極
２１’  電極層
２２  ゲート誘電体
３０  ダイオード領域
３１  第１のダイオード領域
３２  第２のダイオード領域
４１  ソース電極
４２  ゲート接続電極
５１  絶縁層
５２  第１のコンタクト開口
５３  第２のコンタクト開口
１００  半導体ボディ
１０１  第１の表面
１０２  第２の表面
１１１  ドリフト領域層
１１２  ソース領域層
１１３  ボディ領域層
１１４  ドレイン領域層
２１０  イオン注入マスク
２２０  スペーサー
１０１  第１の素子セル
１０２  第２の素子セル
１１１  チャネル領域
４１１  第１のソース電極層
４１２  第２のソース電極層
１１０１  第１の側壁
１１０２  第２の側壁
１１０３  底部
Ｄ  ドレイン端子
Ｇ  ゲート端子
Ｓ  ソース端子
【図１】
2014107571.tif 000003
【図２】
2014107571.tif 000004
【図３】
2014107571.tif 000005
【図４Ａ】
2014107571.tif 000006
【図４Ｂ】
2014107571.tif 000007
【図４Ｃ】
2014107571.tif 000008
【図４Ｄ】
2014107571.tif 000009
【図４Ｅ】
2014107571.tif 000010
【図４Ｆ】
2014107571.tif 000011
【図４Ｇ】
2014107571.tif 000012
【図４Ｈ】
2014107571.tif 000013
【図４Ｉ】
2014107571.tif 000014
【図４Ｊ】
2014107571.tif 000015
【図５Ａ】
2014107571.tif 000016
【図５Ｂ】
2014107571.tif 000017