(57)【要約】【課題】回路規模を大幅に増大させなくても、白リセット信号をＡＤ変換しない場合と同じフレームレートで、通常画素信号及び白リセット信号をＡＤ変換する。【解決手段】カラムＡＤＣ２４１ｘは、通常画素信号Ｄ１をＰビットのデジタル信号にＡＤ変換する。カラムＡＤＣ２４２ｘは、Ｙビットのデジタル信号に白リセット信号Ｄ２をＡＤ変換する。Ｐ及びＹはＰ＞Ｙの関係を持つ。カラムＡＤＣ２４１ｘが通常画素信号Ｄ１をＡＤ変換する間に、カラムＡＤＣ２４２ｘは、白リセット信号ＷＲ１、ＷＲ２を順次にＡＤ変換する。【選択図】図２
2014096628.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子及び転送ゲートを含む画素が複数配列された画素部と、
前記転送ゲートを中間電位で駆動して前記画素に被写体を露光させ、前記画素から通常画素信号を出力させる処理と、前記光電変換素子に電荷を注入して前記光電変換素子を白リセットし、前記画素から白リセット信号を出力させる処理とを実行する撮像制御部と、
前記通常画素信号をＰビットのデジタル信号にＡＤ変換する第１ＡＤ変換器と、
前記白リセット信号をＱビットのデジタル信号にＡＤ変換する第２ＡＤ変換器とを含み、
前記撮像制御部は、前記第１ＡＤ変換器がある画素から出力された前記通常画素信号をＡＤ変換するＡＤ変換期間において、別の画素から出力された前記白リセット信号を前記第２ＡＤ変換器にＡＤ変換させた後、更に別の画素から出力された前記白リセット信号を前記第２ＡＤ変換器にＡＤ変換させ、
前記Ｐ及びＱは、Ｐ＞Ｑの関係を持つ固体撮像装置。
【請求項２】
前記白リセット信号は、２種類存在し、
前記撮像制御部は、前記ＡＤ変換期間において、前記２種類の白リセット信号を前記第２ＡＤ変換器に順次にＡＤ変換させる請求項１記載の固体撮像装置。
【請求項３】
前記白リセット信号は、前記光電変換素子を前記白リセットした後、所定のリーク時間、前記転送ゲートに前記中間電位を印加することで得られる信号であり、
前記２種類の白リセット信号は、前記リーク時間が異なる信号である請求項２記載の固体撮像装置。
【請求項４】
前記白リセット信号は、前記光電変換素子を前記白リセットした後、所定のリーク時間、前記転送ゲートに前記中間電位を印加することで得られる信号であり、
前記２種類の白リセット信号は、前記リーク時間が等しい信号である請求項２記載の固体撮像装置。
【請求項５】
前記通常画素信号をＡＤ変換するための第１ランプ波形と、前記白リセット信号をＡＤ変換するための第２ランプ波形とを生成するランプ波生成回路を更に備え、
前記第２ランプ波形の周期は、前記第１ランプ波形の周期の１／２以下であり、
前記ランプ波生成回路は、前記ＡＤ変換期間において、前記第１ＡＤ変換器に前記第１ランプ波形を入力し、前記第２ＡＤ変換器に前記第２ランプ波形を入力する請求項３又は４記載の固体撮像装置。
【請求項６】
前記第２ＡＤ変換器は、前記２種類の白リセット信号を、同じビット数のデジタル信号にＡＤ変換する請求項５記載の固体撮像装置。
【請求項７】
前記第２ＡＤ変換器によりＡＤ変換された白リセット信号に対し、最下位側からビットを付加することで、前記白リセット信号と前記通常画素信号とのビット数を同じにする補正部を更に備える請求項１〜６のいずれかに記載の固体撮像装置。
【請求項８】
前記第１ＡＤ変換器及び第２ＡＤ変換器は、シングルスロープ型のＡＤ変換器である請求項１〜７のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換特性が変曲点で切り替わる光電変換特性を持つ固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、ダイナミックレンジの拡大を図るために露光期間において転送ゲートを中間電位で駆動させ、低輝度側がリニア特性、高輝度側がログ特性のリニアログ特性を持つＣＭＯＳセンサが知られている。このような、ＣＭＯＳセンサでは、光電変換特性が温度変化に応じて変化するという問題や、光電変換特性が個体別にばらついているという問題がある。
【０００３】
そこで、特許文献１では、対数変換素子の出力端子を規定の電位に設定し、所定の時間経過後に撮像素子から出力信号を出力させ、この出力信号に基づいて光電変換特性の温度特性を補償する技術が開示されている。
【０００４】
また、特許文献２には、遮光画素から出力された白リセット信号に基づいて、リニアログ特性の変曲点の位置、及びログ領域の傾きをリアルタイムに観測する技術が開示されている。
【０００５】
また、特許文献３には、第１の変換ビット数でＡＤ変換する第１の動作モードと、第１の変換ビット数よりも小さい第２の変換ビット数でＡＤ変換する第２の動作モードとが設定可能な撮像装置において、第２の動作モードを設定した場合、複数の画素データを加算して階調ビット数を第２の変換ビット数から拡張する撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２８８６４３号公報
【特許文献２】特開２０１１−３０２７８号公報
【特許文献３】特開２０１２−１５５９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２では、撮像素子からの出力信号をどのようにＡＤ変換するかについて詳細な記載はない。また、特許文献３では、第１、第２の動作モードが択一的に用いられているにすぎず、両モードを同時に実施することは考慮されていない。
【０００８】
したがって、特許文献１〜３では、通常画素信号と白リセット信号とを同時にＡＤ変換することができないという問題がある。
【０００９】
本発明の目的は、回路規模を大幅に増大させなくても、白リセット信号をＡＤ変換しない場合と同じフレームレートで、通常画素信号及び白リセット信号をＡＤ変換する固体撮像装置を提供することである。
【課題を解決するための手段】
【００１０】
（１）本発明の一態様による固体撮像装置は、光電変換素子及び転送ゲートを含む画素が複数配列された画素部と、前記転送ゲートを中間電位で駆動して前記画素に被写体を露光させ、前記画素から通常画素信号を出力させる処理と、前記光電変換素子に電荷を注入して前記光電変換素子を白リセットし、前記画素から白リセット信号を出力させる処理とを実行する撮像制御部と、前記通常画素信号をＰビットのデジタル信号にＡＤ変換する第１ＡＤ変換器と、前記白リセット信号をＱビットのデジタル信号にＡＤ変換する第２ＡＤ変換器とを含み、前記撮像制御部は、前記第１ＡＤ変換器がある画素から出力された前記通常画素信号をＡＤ変換するＡＤ変換期間において、別の画素から出力された前記白リセット信号を前記第２ＡＤ変換器にＡＤ変換させた後、更に別の画素から出力された前記白リセット信号を前記第２ＡＤ変換器にＡＤ変換させ、前記Ｐ及びＱは、Ｐ＞Ｑの関係を持つ。
【００１１】
この構成によれば、通常画素信号をＡＤ変換する第１ＡＤ変換器と、白リセット信号をＡＤ変換する第２ＡＤ変換器とを設け、且つ、白リセット信号のビット数が通常画素信号のビット数より小さくされている。
【００１２】
そして、撮像制御部は、第１ＡＤ変換器が通常画素信号をＡＤ変換するＡＤ変換期間において、別の画素から出力された白リセット信号を第２ＡＤ変換器にＡＤ変換させた後、更に別の画素から出力された白リセット信号を第２ＡＤ変換器にＡＤ変換させている。
【００１３】
そのため、ＡＤ変換期間において、通常画素信号のＡＤ変換と並行して、２つの白リセット信号をＡＤ変換することができる。よって、ＡＤ変換期間を白リセット信号を読み出さない場合と同じ長さに設定することができる。その結果、ＡＤ変換器を３つ以上設けて回路規模を大幅に増大させなくても、白リセット信号をＡＤ変換しない場合と同じフレームレートで、通常画素信号及び白リセット信号をＡＤ変換することができる。
【００１４】
（２）前記白リセット信号は、２種類存在し、前記撮像制御部は、前記ＡＤ変換期間において、前記２種類の白リセット信号を前記第２ＡＤ変換器に順次にＡＤ変換させてもよい。
【００１５】
この構成によれば、ＡＤ変換期間において、通常画素信号のＡＤ変換と並行して２種類の白リセット信号をＡＤ変換することができる。したがって、例えば、全画素が共通に持つ光電変換特性のログ特性部分の傾きに対する各画素が個別に持つ光電変換特性のログ特性部分の傾きのズレ量を、２種類の白リセット信号から求めることができる。これにより、例えば、全画素が共通に持つ光電変換特性から予め作成された、リニアログ特性をリニア特性或いはログ特性に統一するためのＬＵＴを各画素に適したＬＵＴに補正することができる。
【００１６】
（３）前記白リセット信号は、前記光電変換素子を前記白リセットした後、所定のリーク時間、前記転送ゲートに前記中間電位を印加することで得られる信号であり、前記２種類の白リセット信号は、前記リーク時間が異なる信号であってもよい。
【００１７】
この構成によれば、２種類の白リセット信号はリーク時間が異なる信号であるため、例えば、リーク時間を適当に調整して、光電変換特性のログ特性部分の２点の値を持つ白リセット信号を測定することができ、ログ特性部分の傾きを求め、上記のＬＵＴを補正することができる。
【００１８】
（４）前記白リセット信号は、前記光電変換素子を前記白リセットした後、所定のリーク時間、前記転送ゲートに前記中間電位を印加することで得られる信号であり、前記２種類の白リセット信号は、前記リーク時間が等しい信号であってもよい。
【００１９】
この構成によれば、複数の白リセット信号を平均化することによって、ランダムノイズが除去された白リセット信号を得ることができる。
【００２０】
（５）前記通常画素信号をＡＤ変換するための第１ランプ波形と、前記白リセット信号をＡＤ変換するための第２ランプ波形とを生成するランプ波生成回路を更に備え、前記第２ランプ波形の周期は、前記第１ランプ波形の周期の１／２以下であり、前記ランプ波生成回路は、前記ＡＤ変換期間において、前記第１ＡＤ変換器に前記第１ランプ波形を入力し、前記第２ＡＤ変換器に前記第２ランプ波形を入力してもよい。
【００２１】
この構成によれば、第２ランプ波形の周期が第１ランプ波形の周期の１／２以下にされている。そのため、１つの通常画素信号を第１ランプ波形を用いてＡＤ変換する間に、２つの白リセット信号をそれぞれ第２ランプ波形と比較してＡＤ変換することができる。なお、２種類の白リセット信号を得る場合は、第２ランプ波形の周期は、第１ランプ波形の周期の１／２とし、３種類の白リセット信号を得る場合は、第２ランプ波形の周期を第１ランプ波形の周期の１／３とするように、取得する白リセット信号の種類に応じて第２ランプ波形の周期を低くすることで、１つの通常画素信号をＡＤ変換する間に全種類の白リセット信号を取得することができる。
【００２２】
（６）前記第２ＡＤ変換器は、前記２種類の白リセット信号を、同じビット数のデジタル信号にＡＤ変換してもよい。
【００２３】
この構成によれば、２種類の白リセット信号のビット数が同じであるため、１つのランプ波形で２種類の白リセット信号をＡＤ変換することができる。
【００２４】
（７）前記第２ＡＤ変換器によりＡＤ変換された白リセット信号に対し、最下位側からビットを付加することで、前記白リセット信号と前記通常画素信号とのビット数を同じにする補正部を更に備えてもよい。
【００２５】
この構成によれば、最下位ビット側からビットが付加されて白リセット信号のビット数が通常画素信号のビット数と同じにされている。そのため、白リセット信号の測定精度を損なうことなく、白リセット信号のビット数を通常画素信号のビット数と同じにすることができる。
【００２６】
（８）前記第１ＡＤ変換器及び第２ＡＤ変換器は、シングルスロープ型のＡＤ変換器であってもよい。
【００２７】
この構成によれば、シングルスロープ型のＡＤ変換器を採用した場合において、上述したように、ＡＤ変換器を３つ以上設けて回路規模を大幅に増大させなくても、白リセット信号をＡＤ変換しない場合と同じフレームレートで、通常画素信号及び白リセット信号をＡＤ変換することができる。
【発明の効果】
【００２８】
本発明によれば、ＡＤ変換器を３つ以上設けて回路規模を大幅に増大させなくても、白リセット信号をＡＤ変換しない場合と同じフレームレートで、通常画素信号及び白リセット信号をＡＤ変換することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態による固体撮像装置の全体構成を示すブロック図である。
【図２】図１に示す撮像素子の構成図である。
【図３】図２に示す画素部を構成する１つの画素の回路図である。
【図４】本実施の形態の比較例１による撮像素子の構成図である。
【図５】本実施の形態の比較例２による撮像素子の構成図である。
【図６】図４に示す撮像素子において、カラムＡＤＣアレイが通常画素信号と白リセット信号とをＡＤ変換する際のシーケンス図である。
【図７】図５に示す撮像素子において、カラムＡＤＣアレイが通常画素信号と白リセット信号とをＡＤ変換する際のシーケンス図である。
【図８】本実施の形態で用いられるランプ信号の波形図であり、（Ａ）は通常画素信号をＡＤ変換する際に用いられるランプ信号の波形図であり、（Ｂ）は白リセット信号をＡＤ変換する際に用いられるランプ信号の波形図である。
【図９】図２に示す撮像素子において、カラムＡＤＣアレイが通常画素信号と白リセット信号とをＡＤ変換する際のシーケンス図である。
【図１０】（Ａ）は、通常画素信号のショットノイズとランプ波形との関係を示す図であり、（Ｂ）は、ＡＤ分解能を下げる前のランプ波形と白リセット信号のショットノイズとの関係を示す図であり、（Ｃ）は、ＡＤ分解能を下げた後のランプ波形とショットノイズとの関係を示す図である。
【図１１】ビット合わせ処理の説明図である。
【図１２】図４の比較例の撮像素子の駆動シーケンス図である。
【図１３】図４の比較例の撮像素子の画素部を構成するある画素の駆動シーケンス図である。
【図１４】白リセット信号のビット数を、それぞれ、通常画素信号のビット数よりも１ビット低くした場合の比較例の撮像素子の駆動シーケンス図である。
【図１５】本実施の形態の撮像素子の駆動シーケンス図である。
【図１６】本実施の形態において、画素部を構成するある画素の駆動シーケンス図である。
【発明を実施するための形態】
【００３０】
図１は、本発明の実施の形態による固体撮像装置の全体構成を示すブロック図である。図１に示す固体撮像装置は、リニア特性とログ特性とが変曲点で切り替わるリニアログ特性の光電変換特性を持つ固体撮像装置である。具体的には、本実施の形態による固体撮像装置は、変曲点より低輝度側がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性の光電変換特性を持つ固体撮像装置である。
【００３１】
固体撮像装置は、撮像素子１１０及び画像処理部１２０を備えている。撮像素子１１０及び画像処理部１２０は１つのＩＣチップ内に構成されていても良いし、別のＩＣチップとして構成されても良い。
【００３２】
画像処理部１２０は、画像信号処理部１２１及び撮像制御部１２２を備えている。撮像制御部１２２は、ＳＹＳＣＬＫとレジスタ制御信号とを撮像素子１１０に出力し、撮像素子１１０を制御する。ＳＹＳＣＬＫは例えば図略の発振回路により生成される所定の周波数（例えば５４ＭＨｚ）を持つクロック信号である。レジスタ制御信号は、図２に示すタイミング制御部２２が備えている各種のレジスタにデータを書き込むための信号である。
【００３３】
撮像素子１１０は、チャネルＣＨ１を介して通常画素信号Ｄ１を画像信号処理部１２１に出力し、チャネルＣＨ２を介して白リセット信号Ｄ２を画像信号処理部１２１に出力する。ここで、通常画素信号Ｄ１は、露光期間において、被写体を露光することで得られる信号である。白リセット信号Ｄ２は、図３に示す光電変換素子ＰＤに電荷を注入して光電変換素子ＰＤを白リセットし、転送トランジスタＴＸのゲート端子に中間電位を所定のリーク時間、印加することで得られた信号である。なお、白リセット信号Ｄ２は、リニアログ特性の変曲点の画素値と相関がある。
【００３４】
画像信号処理部１２１は、撮像素子１１０から出力された通常画素信号Ｄ１及び白リセット信号Ｄ２に対して所定の画像処理を施す。本実施の形態では、画像信号処理部１２１は、補正部１２３を備えている。補正部１２３の詳細については後述する。
【００３５】
撮像制御部１２２は、撮像素子１１０を制御して、通常画素信号Ｄ１及び白リセット信号Ｄ２を撮像素子から出力させる。ここで、撮像制御部１２２は、図９に示すように、カラムＡＤＣ（１）が、ある画素（例えば、ある行のある列の画素）から出力された通常画素信号Ｄ１をＡＤ変換するＡＤ変換期間において（例えば、Ｓ１）、別の画素（例えば、別の行の同列の画素）から出力された白リセット信号ＷＲ１をカラムＡＤＣ（２）にＡＤ変換させ（例えばＳ２１）、その後、更に別の画素（例えば、別の行の同列の画素）から出力された白リセット信号ＷＲ２をカラムＡＤＣ（２）にＡＤ変換させる（例えば、Ｓ２２）。
【００３６】
図２は、図１に示す撮像素子１１０の構成図である。撮像素子１１０は、画素部２１、タイミング制御部２２、ローデコーダ２３、カラムＡＤＣアレイ２４、カラムデコーダ２５、センスアンプ２６、ＬＶＤＳシリアライザ２７、出力端子２８１、２８２、ランプ波生成回路２９、及び入力端子２１０，２１１を備えている。
【００３７】
画素部２１は、Ｍ（正の整数）行×Ｎ（正の整数）列でマトリックス状に配列され、光電変換素子を含む複数の画素により構成されている。
【００３８】
画素は、通常画素信号Ｄ１、白リセット信号Ｄ２を出力する。本実施の形態では、白リセット信号Ｄ２は２種類の白リセット信号をＷＲ１、ＷＲ２が存在する。
【００３９】
ここで、画素は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの原色カラーフィルタを備えた、Ｒ，Ｇ，Ｂの画素により構成されている。そして、Ｒ，Ｇ，Ｂの画素は、例えばベイヤー配列等の所定の配列パターンにしたがって配列されている。
【００４０】
なお、原色カラーフィルタに代えて、例えば、シアン（Ｃ）、イエロー（Ｙ）、マゼンタ（Ｍ）の補色カラーフィルタを採用してもよい。この場合、Ｃ、Ｙ、Ｍの画素を例えばベイヤー配列等の配列パターンにしたがって配列させればよい。
【００４１】
タイミング制御部２２は、ＰＬＬ、タイミングジェネレータ（ＴＧ）、及びレジスタを備え（いずれも図略）、ローデコーダ２３、カラムＡＤＣアレイ２４、及びカラムデコーダ２５を制御する。ＰＬＬは、必要に応じてＳＹＳＣＬＫを逓倍（例えば２逓倍）してＴＧに供給する。ＴＧはＰＬＬから供給された信号にしたがって、水平同期信号及び垂直同期信号等のタイミング信号を生成し、ローデコーダ２３、カラムＡＤＣアレイ２４、及びカラムデコーダ２５に供給し、これらの動作を同期させる。
【００４２】
レジスタは、例えばローデコーダ２３が各画素に出力する各種の画素制御信号の波形を規定するための波形データを保持している。ここで、レジスタが保持する波形データは、撮像制御部１２２から出力されるレジスタ制御信号によって書き込まれている。したがって、各画素は、撮像制御部１２２によりタイミング制御部２２及びローデコーダ２３を介して制御される。
【００４３】
ローデコーダ２３は、例えば、垂直走査回路と、ドライバ回路とを備えている（いずれも図略）。垂直走査回路は、例えば、シフトレジスタにより構成され、タイミングジェネレータから出力される垂直同期信号をトリガーとして、画素部２１の各行をサイクリックに選択し、画素部２１を垂直走査する。ここで、ローデコーダ２３は、画素部２１を上側から下側に向けて１行ずつ、順次に選択してもよいし、画素部２１を下側から上側に向けて１行ずつ、順次に選択してもよい。
【００４４】
ドライバ回路は、タイミング制御部２２のレジスタに書き込まれた波形データにしたがって画素制御信号を生成し、各画素に供給し、各画素を駆動させる。
【００４５】
カラムＡＤＣアレイ２４は、一対のカラムＡＤＣアレイ２４１、２４２を含む。カラムＡＤＣアレイ２４１、２４２は、それぞれ、画素部２１の各列に対応するＮ個のカラムＡＤＣ２４１ｘ、２４２ｘを備えている。カラムＡＤＣ２４１ｘは第１ＡＤ変換器の一例に相当し、カラムＡＤＣ２４２ｘは第２ＡＤ変換器の一例に相当する。
【００４６】
カラムＡＤＣ２４１ｘは、自身と同じ列の画素から出力された通常画素信号Ｄ１をＰビットのデジタル信号にＡＤ（アナログデジタル）変換する。カラムＡＤＣ２４２ｘは、自身と同じ列の画素から出力された白リセット信号ＷＲ１，ＷＲ２をそれぞれＱビットのデジタル信号にＡＤ変換する。ここで、Ｐ及びＱはＰ＞Ｑの関係を持つ。以下、カラムＡＤＣ２４１ｘ、２４２ｘを特に区別しない場合、カラムＡＤＣ２４ｘと表す。
【００４７】
ある列のカラムＡＤＣ２４ｘは、同じ列の垂直信号線Ｌ＿１を介して同じ列の画素と接続され、ローデコーダ２３により選択された行の同じ列の画素から画素信号を読み出す。
【００４８】
画素は、通常画素信号Ｄ１、白リセット信号ＷＲ１、ＷＲ２のそれぞれについて、リファレンス成分の画素信号であるリファレンス信号と、リファレンス成分にシグナル成分が重畳された画素信号であるリファレンス・シグナル信号とを出力する。
【００４９】
そして、カラムＡＤＣ２４ｘは、リファレンス信号及びリファレンス・シグナル信号をそれぞれＡＤ変換する。ここで、カラムＡＤＣ２４ｘは、画素信号が入力されると、ランプ波生成回路２９から出力されるランプ信号のレベルが画素信号のレベルを超えるまでの時間をカウントし、カウント値をデジタルの画素信号として求める。
【００５０】
そして、カラムＡＤＣ２４ｘは、ＡＤ変換されたリファレンス信号及びリファレンス・シグナル信号の差分を求め、シグナル成分のみからなるシグナル信号を生成して保持する。
【００５１】
カラムデコーダ２５は、例えばシフトレジスタにより構成され、１つの水平期間Ｈにおいて、カラムＡＤＣ２４ｘを順次に選択し、カラムＡＤＣアレイ２４を水平走査し、カラムＡＤＣ２４ｘが保持するデジタルのシグナル信号をセンスアンプ２６に順次に出力させる。本実施の形態では、カラムデコーダ２５として、カラムＡＤＣアレイ２４１を水平走査するカラムデコーダ２５１と、カラムＡＤＣアレイ２４２を水平走査するカラムデコーダ２５２とが存在する。
【００５２】
センスアンプ２６は、カラムＡＤＣアレイ２４から水平信号線Ｌ＿２を介して出力されるデジタルのシグナル信号を増幅し、ＬＶＤＳシリアライザ２７に出力する。本実施の形態では、センスアンプ２６として、カラムＡＤＣアレイ２４１に接続されたセンスアンプ２６１と、カラムＡＤＣアレイ２４２に接続されたセンスアンプ２６２とが存在する。
【００５３】
カラムＡＤＣアレイ２４１は、Ｐビットの画素信号を生成し、各ビットの信号の位相を１８０度ずらし、位相が１８０度ずらされた信号と、位相がずらされていない信号とからなる合計２Ｐ個の信号をセンスアンプ２６１に出力する。
【００５４】
よって、カラムＡＤＣアレイ２４１とセンスアンプ２６１とを接続する水平信号線Ｌ＿２は、合計２Ｐ本となる。そして、センスアンプ２６１は、２８本の水平信号線Ｌ＿２を流れる信号をそれぞれ増幅して、各信号の波形を成形してＬＶＤＳシリアライザ２７に出力する。
【００５５】
カラムＡＤＣアレイ２４２もカラムＡＤＣアレイ２４１と同様にして２Ｑ個の信号をセンスアンプ２６２に出力する。よって、カラムＡＤＣアレイ２４２とセンスアンプ２６２とを接続する水平信号線Ｌ＿２は、合計２Ｑ本となる。
【００５６】
ＬＶＤＳシリアライザ２７は、ＬＶＤＳ（Low Voltage differential signaling）規格に準拠したシリアライザである。本実施の形態では、ＬＶＤＳシリアライザ２７として、センスアンプ２６１に接続されたＬＶＤＳシリアライザ２７１と、センスアンプ２６２に接続されたＬＶＤＳシリアライザ２７２とが存在する。
【００５７】
ＬＶＤＳシリアライザ２７１は、センスアンプ２６１から２Ｐ本の水平信号線Ｌ＿２を介してパラレルで出力される信号を差動増幅してＰビットの信号とし、シリアルに変換して出力端子２８１に出力する。
【００５８】
ＬＶＤＳシリアライザ２７２は、ＬＶＤＳシリアライザ２７１と同様にして、Ｑビットの信号を出力端子２８２に出力する。
【００５９】
出力端子２８１は、ＬＶＤＳシリアライザ２７１から出力される通常画素信号Ｄ１をチャネルＣＨ１を介して画像信号処理部１２１に出力する。出力端子２８２は、ＬＶＤＳシリアライザ２７２から出力される白リセット信号ＷＲ１、ＷＲ２をチャネルＣＨ２を介して画像信号処理部１２１に出力する。
【００６０】
ランプ波生成回路２９は、通常画素信号Ｄ１をＡＤ変換するためのランプ信号Ｒ１と、白リセット信号をＡＤ変換するためのランプ信号Ｒ２とを生成する。そして、ランプ波生成回路２９は、ランプ信号Ｒ１をカラムＡＤＣアレイ２４１を構成する各カラムＡＤＣ２４１ｘに供給し、ランプ信号Ｒ２をカラムＡＤＣアレイ２４２を構成する各カラムＡＤＣ２４２ｘに供給する。
【００６１】
ここで、ランプ信号Ｒ１、Ｒ２は、一定の傾きを持ってリニアに変化する信号である。本実施の形態では、ランプ信号Ｒ２の周期は、ランプ信号Ｒ１の周期の１／２である。
【００６２】
入力端子２１０は、撮像制御部１２２から供給されるＳＹＳＣＬＫが入力され、タイミング制御部２２に出力する。入力端子２１１は、撮像制御部１２２から供給されるレジスタ制御信号が入力され、タイミング制御部２２に出力する。
【００６３】
図３は、図２に示す画素部２１を構成する１つの画素の回路図である。図３に示す画素は、光電変換素子ＰＤ（以下、“ＰＤ”と記述する。）、転送トランジスタＴＸ（以下、“ＴＸ”と記述する。転送ゲートの一例）、リセットトランジスタＲＳＴ（以下、“ＲＳＴ”と記述する。）、増幅トランジスタＳＦ（以下、“ＳＦ”と記述する。）、行選択トランジスタＳＥＬ（以下、“ＳＥＬ”と記述する。）、及びフローティングディフュージョンＦＤ（以下、“ＦＤ”と記述する。）を備えている。
【００６４】
ＰＤは、例えば埋込型のフォトダイオードにより構成され、リセット時において、ＲＳＴ及びＴＸがオンされ、アノードに負の駆動電圧ＰＶＳＳ（以下、“ＰＶＳＳ”と記述する）が印加されている。
【００６５】
ＴＸは、例えばｎＭＯＳ（negative channel Metal Oxide Semiconductor）により構成され、ＰＤにより蓄積された電荷をＦＤに転送する。ＴＸのゲート端子には、ＴＸをオン、オフするためのゲート電圧φＴＸ（画素制御信号の一例、以下、“φＴＸ”と記述する。）が入力される。ＴＸのドレインは、ＦＤを介してＲＳＴに接続されている。φＴＸがローレベル（以下、“Ｌｏ”と記述する。）になるとＴＸのゲート端子が閉じてＴＸがオフし、φＴＸがハイレベル（以下、“Ｈｉ”と記述する。）になると、ＴＸのゲート端子が開いてＴＸがオンする。なお、φＴＸは、ローデコーダ２３から出力される。
【００６６】
ＦＤは、ＰＤから転送された電荷を蓄積する。これにより、ＦＤには電荷に応じた電圧が現れる。
【００６７】
ＲＳＴは、例えばｎＭＯＳにより構成され、ＦＤをリセットし、ＦＤに蓄積された電荷をＦＤの外部に排出する。ＲＳＴのゲート端子には、ＲＳＴをオン、オフするためのリセット信号φＲＳＴ（画素制御信号の一例、以下、“φＲＳＴ”と記述する。）が入力され、ドレインにはＰＤに電荷を注入するための電荷注入信号φＲＤ（画素制御信号の一例、以下、“φＲＤ”と記述する。）が入力されている。ＲＳＴは、φＲＳＴ＝Ｈｉになると、オンしてＦＤをリセットし、φＲＳＴ＝Ｌｏになるとオフする。ＲＳＴのドレインはＳＦのドレインと分離されているので、φＲＤを制御することによって、ＲＳＴ、ＴＸを介して、ＰＤに電荷を注入することができる。
【００６８】
なお、ＰＶＤＤ、ＰＶＳＳは図略の電圧源から出力され、φＲＤ、φＲＳＴは、ローデコーダ２３から出力される。
【００６９】
ＳＦは、例えばｎＭＯＳにより構成され、ゲート端子がＦＤを介してＴＸ及びＲＳＴに接続され、ドレイン端子にＰＶＤＤが入力され、ソース端子がＳＥＬに接続されている。そして、ＳＦはＦＤに現れる電圧を電流増幅してＳＥＬに出力する。
【００７０】
ＳＥＬは、例えばｎＭＯＳにより構成され、ゲート端子に行選択信号φＶＳＥＮ（画素制御信号の一例、以下、“φＶＳＥＮ”と記述する。）が入力され、ドレインがＳＦに接続され、ソースが垂直信号線Ｌ＿１を介してカラムＡＤＣ２４ｘに接続されている。そして、ＳＥＬは、ＳＦにより電流増幅された電圧を画素信号として、垂直信号線Ｌ＿１を介してカラムＡＤＣ２４ｘに出力する。ここで、φＶＳＥＮはローデコーダ２３から出力される。
【００７１】
図４は、本実施の形態の比較例１による撮像素子６１１０の構成図である。この撮像素子６１１０では、図２の撮像素子１１０に対して、カラムＡＤＣアレイ２４が１つしか設けられていない。そのため、通常画素信号Ｄ１と白リセット信号Ｄ２とを同時にＡＤ変換することができない。以下、具体的に説明する。
【００７２】
図６は、図４に示す撮像素子６１１０において、カラムＡＤＣアレイ２４が通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とをＡＤ変換する際のシーケンス図である。
【００７３】
まず、ローデコーダ２３から水平同期信号（Ｈｓｙｎｃ）及び垂直同期信号（Ｖｓｙｎｃ）が画素部２１に入力されると、１回目の水平期間Ｈが開始される。なお、図６、図７、図９において、Ｘ、Ｙ、Ｚは、同一タイミングでは行が異なる画素がＡＤ変換されることを示すために便宜上付与した記号であり、通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とが異なる画素から取得されることを意味するわけではない。
【００７４】
１回目の水平期間Ｈでは、カラムＡＤＣ２４ｘは、Ｘ＋１行目の画素から通常画素信号Ｄ１を読み出し、ＡＤ変換する（Ｓ１）。ここで、通常画素信号Ｄ１は、リファレンス信号がランプ信号のランプ波形Ｗ１と比較されてＡＤ変換され、リファレンス・シグナル信号がランプ波形Ｗ２と比較されてＡＤ変換される。
【００７５】
次に、カラムＡＤＣ２４ｘは、Ｙ＋１行目の画素から白リセット信号ＷＲ１を読み出し、ＡＤ変換する（Ｓ２）。このとき、白リセット信号ＷＲ１は、リファレンス信号がランプ信号のランプ波形Ｗ１と比較されてＡＤ変換され、リファレンス・シグナル信号がランプ波形Ｗ２と比較されてＡＤ変換される。
【００７６】
次に、カラムＡＤＣ２４ｘは、Ｚ＋１行目の画素から白リセット信号ＷＲ２を読み出し、ＡＤ変換する（Ｓ３）。このとき、白リセット信号ＷＲ２は、リファレンス信号がランプ信号のランプ波形Ｗ１と比較されてＡＤ変換され、リファレンス・シグナル信号がランプ波形Ｗ２と比較されてＡＤ変換される。
【００７７】
また、Ｙ＋１行目の白リセット信号ＷＲ１のＡＤ変換と並行して、カラムＡＤＣ２４ｘは、ＡＤ変換したＸ＋１行目の通常画素信号Ｄ１を、水平信号線Ｌ＿２に出力する（Ｓ１１）。
【００７８】
また、Ｚ＋１行目の白リセット信号ＷＲ２のＡＤ変換と並行して、カラムＡＤＣ２４ｘは、ＡＤ変換したＹ＋１行目の白リセット信号ＷＲ１を、水平信号線Ｌ＿２に出力する（Ｓ１２）。
【００７９】
次に、ローデコーダ２３から画素部２１に水平同期信号が入力され、２回目の水平期間Ｈが開始される。２回目の水平期間Ｈでは、１回目の水平期間Ｈと同様、カラムＡＤＣ２４ｘは、Ｘ＋２行目の通常画素信号Ｄ１、Ｙ＋２行目の白リセット信号ＷＲ１、Ｚ＋２行目の白リセット信号ＷＲ２を順次ＡＤ変換する（Ｓ４〜Ｓ６）。
【００８０】
また、２回目の水平期間Ｈでは、カラムＡＤＣ２４ｘは、Ｚ＋１行目の白リセット信号ＷＲ２、Ｘ＋２行目の通常画素信号Ｄ１、Ｙ＋２行目の白リセット信号ＷＲ１を水平信号線Ｌ＿２に順次出力する（Ｓ１３〜Ｓ１５）。
【００８１】
次に、ローデコーダ２３から画素部２１に水平同期信号が入力され、３回目の水平期間Ｈが開始される。３回目の水平期間Ｈでは、２回目の水平期間Ｈと同様、カラムＡＤＣ２４ｘは、Ｘ＋３行目の通常画素信号Ｄ１、Ｙ＋３行目の白リセット信号ＷＲ１、Ｚ＋３行目の白リセット信号ＷＲ２を順次ＡＤ変換する（Ｓ７〜Ｓ９）。
【００８２】
また、３回目の水平期間Ｈでは、２回目の水平期間Ｈと同様、カラムＡＤＣ２４ｘは、Ｚ＋２行目の白リセット信号ＷＲ２、Ｘ＋２行目の通常画素信号Ｄ１、Ｙ＋３行目の白リセット信号ＷＲ１を水平信号線Ｌ＿２に出力する（Ｓ１６〜Ｓ１８）。
【００８３】
以後、水平期間Ｈにおいて、上述した処理が繰り返し行われる。
【００８４】
このように、撮像素子６１１０では、カラムＡＤＣアレイ２４が１つであるため、１つの水平期間Ｈに通常画素信号Ｄ１と、白リセット信号ＷＲ１と、白リセット信号ＷＲ２とをそれぞれ順番にＡＤ変換して、出力するというシーケンスを取る必要がある。この場合、１つの水平期間Ｈは、およそ３ｈ期間必要になる。ここで、１ｈ期間は、白リセット信号ＷＲ１、ＷＲ２を読み出さない、つまり、通常画素信号Ｄ１のみを読み出す場合に必要な１つの水平期間を指す。したがって、撮像素子６１１０では、白リセット信号を読み出さない場合のフレームレートに比べてフレームレートが１／３になるという問題がある。
【００８５】
図５は、本実施の形態の比較例２による撮像素子７１１０の構成図である。撮像素子７１１０は、通常画素信号Ｄ１用のカラムＡＤＣアレイ２４と、白リセット信号ＷＲ１用のカラムＡＤＣアレイ２４と、白リセット信号ＷＲ２用のカラムＡＤＣアレイ２４との３つのカラムＡＤＣアレイ２４が設けられている。
【００８６】
また、これら、３つのカラムＡＤＣアレイ２４に対応して、センスアンプ２６及びＬＶＤＳシリアライザ２７及び出力端子２８１も３つ設けられている。それ以外は撮像素子６１１０と同じである。
【００８７】
図７は、図５に示す撮像素子７１１０において、カラムＡＤＣアレイ２４が通常画素信号Ｄ１と白リセット信号Ｄ２とをＡＤ変換する際のシーケンス図である。
【００８８】
図７に示すカラムＡＤＣ（１）、カラムＡＤＣ（２）、及びカラムＡＤＣ（３）は、それぞれ、通常画素信号Ｄ１、白リセット信号ＷＲ２、及び白リセット信号ＷＲ３をＡＤ変換するカラムＡＤＣ２４ｘである。また、ランプ信号Ｒ１、Ｒ２、Ｒ３は、それぞれ、カラムＡＤＣ（１）、カラムＡＤＣ（２）、カラムＡＤＣ（３）に入力されるランプ信号を示す。また、水平信号線（１）、（２）、（３）は、それぞれ、カラムＡＤＣ（１）、（２）、（３）に対応する水平信号線Ｌ＿２を示す。
【００８９】
１回目の水平期間Ｈでは、カラムＡＤＣ（１）は、Ｘ＋１行目の通常画素信号Ｄ１をＡＤ変換する（Ｓ１）。通常画素信号Ｄ１のＡＤ変換の詳細は図６と同じである。
【００９０】
また、１回目の水平期間Ｈでは、カラムＡＤＣ（２）は、Ｙ＋１行目の白リセット信号ＷＲ２をＡＤ変換する（Ｓ２１）。また、１回目の水平期間Ｈでは、カラムＡＤＣ（３）は、Ｚ＋１行目の白リセット信号ＷＲ２をＡＤ変換する（Ｓ４１）。
【００９１】
２回目の水平期間Ｈでは、カラムＡＤＣ（１）〜（３）は、それぞれ、Ｘ＋２行目の通常画素信号Ｄ１、Ｙ＋２行目の白リセット信号ＷＲ１、Ｚ＋２行目の白リセット信号ＷＲ２を同時にＡＤ変換する（Ｓ２、Ｓ２２、Ｓ４２）。
【００９２】
また、２回目の水平期間Ｈでは、カラムＡＤＣ（１）〜（３）は、それぞれ、Ｘ＋１行目の通常画素信号Ｄ１、Ｙ＋１行目の白リセット信号ＷＲ１、及びＺ＋１行目の白リセット信号ＷＲ２を同時に出力する（Ｓ１１、Ｓ３１、Ｓ５１）。
【００９３】
以後、１つの水平期間Ｈにおいて、カラムＡＤＣ（１）〜（３）は、それぞれ、通常画素信号Ｄ１、白リセット信号ＷＲ１、及び白リセット信号ＷＲ２のＡＤ変換を同時に行う。
【００９４】
このように、撮像素子７１１０においては、カラムＡＤＣアレイ２４は、通常画素信号Ｄ１、白リセット信号ＷＲ１、ＷＲ２に対応して、それぞれ、３つ設けられている。そのため、図７に示すように、カラムＡＤＣ（１）〜（３）は、１つの水平期間Ｈに通常画素信号Ｄ１と、白リセット信号ＷＲ１と、白リセット信号ＷＲ２とを同時にＡＤ変換することができる。この場合、１つの水平期間Ｈは、およそｈ期間となる。
【００９５】
したがって、撮像素子７１１０の場合、フレームレートは、白リセット信号Ｄ２を読み出さない場合と同じにすることができるが、カラムＡＤＣアレイ２４、センスアンプ２６、ＬＶＤＳシリアライザ２７を３つ設ける必要があるため、回路素子が増大し、チップ面積が大幅に増大してしまう。
【００９６】
そこで、本実施の形態では、通常画素信号Ｄ１と白リセット信号Ｄ２とを読み出す構成において、チップ面積を大幅に増大させることなく、フレームレートを維持する手法を実現した。
【００９７】
図８は、本実施の形態で用いられるランプ信号の波形図であり、（Ａ）は通常画素信号Ｄ１をＡＤ変換する際に用いられるランプ信号Ｒ１の波形図であり、（Ｂ）は白リセット信号ＷＲ１、ＷＲ２をＡＤ変換する際に用いられるランプ信号Ｒ２の波形図である。
【００９８】
本実施の形態では、カラムＡＤＣ２４ｘは、シングルスロープ型のＡＤ変換方式を採用している。シングルスロープ型のＡＤ変換方式とは、図８（Ａ）、（Ｂ）に示すように、ランプ信号Ｒ１、Ｒ２と、アナログの画素信号とを比較することで、ＡＤ変換を行う方式である。図８の例では、ランプ信号Ｒ１は、ランプ波形Ｗ１＿１及びＷ２＿１を備え、ランプ信号Ｒ２は、ランプ波形Ｗ１＿２及びＷ２＿２を備えている。
【００９９】
ランプ波形Ｗ１＿１、Ｗ２＿１は一定の傾きα１で減少する波形を有している。ランプ波形Ｗ１＿２、Ｗ２＿２は一定の傾きα２で減少する波形を有している。
【０１００】
図８（Ａ）を用いて、カラムＡＤＣ２４ｘの動作について説明する。時刻ｔ１に到達する前に、カラムＡＤＣ２４ｘには、通常画素信号Ｄ１のレファレンス信号が入力される。時刻ｔ１において、カラムＡＤＣ２４ｘは、カウント動作を開始する。そして、カラムＡＤＣ２４ｘは、ランプ波形Ｗ１＿１が通常画素信号Ｄ１のリファレンス信号のレベルに到達するまでの時間をカウントし、そのときのカウント値を通常画素信号Ｄ１のリファレンス信号のデジタル値として保持する。
【０１０１】
時刻ｔ２に到達する前に、カラムＡＤＣ２４ｘには、通常画素信号Ｄ１のリファレンス・シグナル信号が入力される。時刻ｔ２において、カラムＡＤＣ２４ｘは、カウント動作を開始する。そして、カラムＡＤＣ２４ｘは、ランプ波形Ｗ２＿１が通常画素信号Ｄ１のリファレンス・シグナル信号のレベルに到達するまでの時間をカウントし、そのときのカウント値を通常画素信号Ｄ１のリファレンス・シグナル信号のデジタル値として保持する。そして、カラムＡＤＣ２４ｘは、リファレンス・シグナル信号のデジタル値とリファレンス信号のデジタル値との差分を通常画素信号Ｄ１のデジタル値として求める。
【０１０２】
図８（Ｂ）においても、カラムＡＤＣ２４ｘは、通常画素信号Ｄ１と同様にして、白リセット信号Ｄ２のリファレンス信号及びリファレンス・シグナル信号を順次にＡＤ変換し、両信号の差分を求め、白リセット信号Ｄ２のデジタル値を求める。
【０１０３】
シングルスロープ型のＡＤ変換方式を採用した場合、ＡＤ変換に要する時間は変換後のビット数に大きく依存する。例えば、１０ビットのデジタル値を得るためには、ランプ波形を２の１０乗である１０２４ステップで変化させる必要がある。また、１２ビットのデジタル値を得るためには、２の１２乗である４０９６ステップでランプ波形を変化させる必要がある。また、１４ビットのデジタル値を得るためには、２の１４乗である１６３８４ステップでランプ波形を変化させる必要がある。したがって、ビット数が増大するにつれて、ＡＤ変換に要する時間が増大する。逆に、ＡＤ変換のビット数を下げると、ＡＤ変換に必要な時間は減少する。
【０１０４】
図８（Ａ）の例では、カラムＡＤＣ２４ｘは、ＲビットでＡＤ変換している。この場合、ランプ波形Ｗ２＿１を２のＲ乗ステップで変化させる必要があり、この場合のランプ波形Ｗ２＿１の周期ｔｓが、時間ａであったとする。
【０１０５】
一方、図８（Ｂ）の例では、カラムＡＤＣ２４ｘは、（Ｒ−１）ビットでＡＤ変換している。この場合、ランプ波形Ｗ２＿２のステップ数は２の（Ｒ−１）乗ステップとなり、ランプ波形Ｗ２＿２の周期ｔｓは、ａ／２時間で済む。
【０１０６】
これを実現するために、本実施の形態では、ランプ波形Ｗ２＿２の傾きα２をランプ波形Ｗ２＿１の傾きα１よりも急にすることで（具体的には２倍にすることで）、ＡＤ分解能を下げている。
【０１０７】
なお、リファレンス信号は、ＦＤに電荷が転送されていない状態でのＦＤの電圧を示しているため、リファレンス・シグナル信号に比べてレベルが低く、変動幅もリファレンス・シグナル信号に比べて低い。したがって、リファレンス信号のＡＤ変換に要する時間は、リファレンス・シグナル信号のＡＤ変換に要する時間に比べて大幅に低くすることができる。したがって、ランプ波形Ｗ１＿１の周期ｔｒは、ランプ波形Ｗ２＿１の周期ｔｓに比べて低くされている。具体的には、ランプ波形Ｗ１＿１の振幅Ａ１１が、リファレンス信号として想定される最大レベルよりも多少大きな値を持つように、周期ｔｒが設定されている。
【０１０８】
なお、ランプ波形Ｗ１＿２の傾きα２はランプ波形Ｗ１＿１の傾きα１の２倍であり、振幅がＡ１１であるため、ランプ波形Ｗ１＿１の周期ｔｒをｂ時間とすると、ランプ波形Ｗ１＿２の周期ｔｒはｂ／２時間となる。
【０１０９】
本実施の形態では、白リセット信号ＷＲ１、ＷＲ２のビット数を通常画素信号Ｄ１のビット数よりも低くしている。具体的には、本実施の形態では、通常画素信号Ｄ１のビット数を１４ビットとし、白リセット信号ＷＲ１、ＷＲ２のビット数を１３ビットとしている。これにより、白リセット信号ＷＲ１、ＷＲ２のＡＤ変換に要する時間は、通常画素信号Ｄ１のＡＤ変換に要する時間に比べて１／２に短縮することができる。これを利用して、カラムＡＤＣ２４２ｘは、１つの水平期間Ｈに２つの白リセット信号ＷＲ１、ＷＲ２を順次にＡＤ変換している。
【０１１０】
図９は、図２に示す撮像素子１１０において、カラムＡＤＣアレイ２４が通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とをＡＤ変換する際のシーケンス図である。
【０１１１】
また、図９に示すカラムＡＤＣ（１）及びカラムＡＤＣ（２）は、それぞれ、図２に示すカラムＡＤＣ２４１ｘ、カラムＡＤＣ２４２ｘを示す。また、ランプ信号Ｒ１、Ｒ２は、それぞれ、カラムＡＤＣ（１）、カラムＡＤＣ（２）に入力されるランプ信号を示す。また、水平信号線（１）、（２）は、それぞれ、カラムＡＤＣ（１）、（２）に対応する水平信号線Ｌ＿２を示す。
【０１１２】
１回目の水平期間Ｈでは、カラムＡＤＣ（１）は、Ｘ＋１行目の画素から通常画素信号Ｄ１を読み出し、ＡＤ変換する（Ｓ１）。通常画素信号Ｄ１のＡＤ変換の詳細は図６と同じである。以後、カラムＡＤＣ（１）は水平期間Ｈ毎にＸ＋２、Ｘ＋３、・・・、Ｘ＋８行目の通常画素信号Ｄ１をそれぞれＡＤ変換する（Ｓ２、Ｓ３、・・・、Ｓ８）。
【０１１３】
また、１回目の水平期間Ｈでは、Ｘ＋１行目の通常画素信号Ｄ１のＡＤ変換と並行して、まず、Ｙ＋１行目の白リセット信号ＷＲ１がカラムＡＤＣ（２）によりＡＤ変換され（Ｓ２１）、次に、Ｚ＋１行目の白リセット信号ＷＲ２がカラムＡＤＣ（２）によりＡＤ変換される（Ｓ２２）。
【０１１４】
具体的には、Ｓ２１では、カラムＡＤＣ（２）は、まず、Ｙ＋１行目の白リセット信号ＷＲ１のリファレンス信号をランプ波形Ｗ１＿２と比較して、当該リファレンス信号をＡＤ変換し、次に、Ｙ＋１行目の白リセット信号のリファレンス・シグナル信号をランプ波形Ｗ２＿２と比較して、当該リファレンス・シグナル信号をＡＤ変換する。そして、カラムＡＤＣ（２）は、リファレンス信号とリファレンス・シグナル信号との差分から白リセット信号ＷＲ１のデジタル値を求める。
【０１１５】
Ｓ２２では、カラムＡＤＣ（２）は、白リセット信号ＷＲ１と同様にして、Ｚ＋１行目の白リセット信号ＷＲ２をＡＤ変換する。
【０１１６】
以後、カラムＡＤＣ（２）は、１／２の水平期間Ｈ毎に、Ｙ＋２、Ｚ＋２、Ｙ＋３、Ｚ＋３行目、・・・、Ｙ＋８、Ｚ＋８行目の白リセット信号ＷＲ１、ＷＲ２をそれぞれＡＤ変換する（Ｓ２２、Ｓ２３、Ｓ２４、Ｓ２５、・・・、Ｓ３５、Ｓ３６）。そして、カラムＡＤＣ（２）は、Ｚ＋８行目の白リセット信号ＷＲ２のＡＤ変換が終了すると（Ｓ３６）、再度、Ｙ＋１行目の白リセット信号ＷＲ１から順番にＡＤ変換を実行する（Ｓ３７、Ｓ３８）。
【０１１７】
また、１回目の水平期間Ｈにおいて、カラムＡＤＣ（１）は、ＡＤ変換されたＹ＋１行目の白リセット信号ＷＲ１を水平信号線（２）に出力する（Ｓ４１）。以後、カラムＡＤＣ（２）は、１／２の水平期間Ｈ毎にＺ＋１、Ｙ＋２、Ｚ＋２、Ｙ＋３、Ｚ＋３、・・・、Ｙ＋８、Ｚ＋８行目の白リセット信号ＷＲ１、ＷＲ２を水平信号線（２）に出力する（Ｓ４２、Ｓ４３、Ｓ４４、Ｓ４５、・・・、Ｓ５５、Ｓ５６）。そして、カラムＡＤＣ（２）は、Ｚ＋８行目の白リセット信号ＷＲ２の出力が終了すると（Ｓ５６）、再度、Ｙ＋１行目の白リセット信号ＷＲ１から順番に白リセット信号ＷＲ１、ＷＲ２を出力する（Ｓ５７、Ｓ５８）。
【０１１８】
このように、本実施の形態では、カラムＡＤＣ（１）及びカラムＡＤＣ（２）を設け、且つ、白リセット信号ＷＲ１、ＷＲ２のビット数が通常画素信号Ｄ１のビット数より１ビット小さくされている。
【０１１９】
そして、カラムＡＤＣ２４１ｘが通常画素信号Ｄ１をＡＤ変換するＡＤ変換期間において（例えば図９のＳ１）、カラムＡＤＣ２４２ｘは、ある行（例えば、Ｙ＋１行目）の画素から出力された白リセット信号ＷＲ２をＡＤ変換し（例えば図９のＳ２１）、その後、別の行（例えば、Ｚ＋１行目）の画素から出力された白リセット信号ＷＲ２をＡＤ変換する（例えば、図９のＳ２２）。
【０１２０】
そのため、１つの水平期間Ｈにおいて、通常画素信号Ｄ１のＡＤ変換と並行して、白リセット信号ＷＲ１、ＷＲ２をＡＤ変換することができる。よって、１つの水平期間Ｈをｈ期間に設定することができ、白リセット信号ＷＲ１、ＷＲ２を読み出さない場合と同じフレームレートで通常画素信号Ｄ１及び白リセット信号ＷＲ１、ＷＲ２をＡＤ変換することができる。
【０１２１】
次に、カラムＡＤＣ２４ｘのＡＤ変換動作と画素の駆動シーケンスとの関係について説明する。図１２は、図４の比較例の撮像素子６１１０の駆動シーケンス図である。
【０１２２】
１回目のＶｓｙｎｃ、Ｈｓｙｃが入力されると、Ｌ０行目の画素が白リセットされる（期間ｔ１）。期間ｔ２において、白リセットされたＬ０行目の画素の電荷が所定のリーク時間ＴＡだけリークされる。３回目の水平期間Ｈにおいて、カラムＡＤＣ２４ｘは、Ｌ０行目の画素から白リセット信号ＷＲ１を読み出し、白リセット信号ＷＲ１を水平期間ＨかけてＡＤ変換する（期間ｔ３）。以後、１つの水平期間Ｈが経過する毎に、Ｌ１行目、Ｌ２行目、・・・の画素の白リセット信号ＷＲ１がＡＤ変換される。
【０１２３】
４回目の水平期間Ｈにおいて、Ｌ０行目の画素が白リセットされる（期間ｔ４）。また、４回目の水平期間Ｈの後半において、白リセットされたＬ０行目の画素の電荷が所定のリーク時間ＴＢ（＞ＴＡ）だけリークされる（期間ｔ５）。５回目の水平期間Ｈにおいて、カラムＡＤＣ２４ｘは、Ｌ０行目の画素から白リセット信号ＷＲ２を読み出し、白リセット信号ＷＲ２を水平期間ＨかけてＡＤ変換する（期間ｔ６）。以後、１つの水平期間Ｈが経過する毎に、Ｌ１行目、Ｌ２行目、・・・の画素の白リセット信号ＷＲ２がＡＤ変換される。
【０１２４】
７回目の水平期間Ｈが開始されると、Ｌ０行目の画素の露光期間が開始される（期間ｔ７）。この露光期間は、１２回目の露光期間が終了するまで継続される。１３回目の水平期間Ｈにおいて、カラムＡＤＣ２４ｘは、Ｌ０行目の画素から通常画素信号Ｄ１を読み出し、１つの水平期間ＨかけてＡＤ変換する（期間ｔ８）。以後、水平期間Ｈが経過する毎に、Ｌ１行目、Ｌ２行目、・・・の画素の通常画素信号がＡＤ変換される。
【０１２５】
このように、比較例の撮像素子６１１０では、白リセット信号ＷＲ１、ＷＲ２のビット数は、通常画素信号Ｄ１と同じであるため、白リセット信号ＷＲ１、ＷＲ２のＡＤ変換に要する期間が水平期間Ｈ、必要であった。
【０１２６】
図１３は、図４の比較例の撮像素子６１１０の画素部２１を構成するある画素の駆動シーケンス図である。なお、図１３の例では、図１２のＬ０行目のある列の画素の駆動シーケンスが示され、図１３の期間ｔ１〜ｔ８は、図１２の期間ｔ１〜ｔ８に対応している。
【０１２７】
期間ｔ１は、白リセット期間である。φＲＤ＝Ｌｏ、φＲＳＴ＝Ｈｉ、φＴＸ＝Ｈｉにされ、ＲＳＴのドレイン端子からＦＤ及びＰＤに電荷が注入され、ＰＤの電荷の蓄積量が満杯にされる。普通はリセットと言えば、ＰＤの電荷を空にすることを指す。以下、このリセットを黒リセットと呼ぶ。一方、期間ｔ１では、ＰＤの電荷が満杯にされている。そのため、このリセットを黒リセットと区別して白リセットと呼ぶ。
【０１２８】
期間ｔ２は、白リセット信号ＷＲ１を得るためのリーク時間ＴＡである。φＲＤ＝Ｈｉに戻され、φＴＸ＝Ｍｉｄにされ、白リセットによりＰＤに蓄積された電荷がＦＤにリークし、ＰＤの電荷が徐々に減少する。
【０１２９】
このリーク時間ＴＡを無限に広げたとしたら、ＰＤにはＴＸのポテンシャル障壁までの電荷、つまり、リニアログ特性の変曲点の画素値を示す電荷量が残ることになる。但し、リーク時間ＴＡを無限にしなくても、リーク時間ＴＡを一定期間確保すれば、リーク時間ＴＡの終了後にＰＤに残存する電荷量は、ＴＸのポテンシャル障壁と相関がある値を持つことになる。つまり、リーク時間ＴＡを一定期間確保すれば、ＰＤに残存する電荷量はポテンシャル障壁そのものを指す値ではないが、ポテンシャル障壁と相関のある値を持つことになる。したがって、リーク時間ＴＡの終了時にＰＤに残存する電荷を画素信号として各画素から読み出すことにより、各画素の変曲点の画素値のばらつきを特定することができる。
【０１３０】
期間ｔ３は、白リセット信号ＷＲ１のＡＤ変換期間であり、期間ｔ３１、ｔ３２、ｔ３３に分けられる。期間ｔ３１では、φＲＤ＝Ｈｉを維持した状態で、φＲＳＴ＝Ｌｏ、φＴＸ＝Ｌｏ、φＶＳＥＮ＝Ｈｉにされる。これにより、ＦＤの電位がＰＶＤＤからＶ＿Ｒｅｆに下がり、電位Ｖ＿Ｒｅｆが白リセット信号ＷＲ１のリファレンス信号として、カラムＡＤＣ２４ｘに読み出され、ランプ波形Ｗ１と比較され、ＡＤ変換される。
【０１３１】
期間ｔ３２では、φＴＸ＝Ｈｉにされ、ＰＤに残存する電荷がＦＤに転送される。これにより、ＦＤの電位が、Ｖ＿ＲｅｆからＶ＿ＷＳｉｇに低下する。電位Ｖ＿ＷＳｉｇの値はリーク時間ＴＡの終了時にＰＤに残存する電荷量に応じた値を持つ。
【０１３２】
期間ｔ３３では、φＶＳＥＮ＝Ｈｉの状態でφＴＸ＝Ｌｏに戻される。これにより、ＦＤの電位Ｖ＿ＷＳｉｇが白リセット信号Ｄ２のリファレンス・シグナル信号として、カラムＡＤＣ２４ｘに読み出され、ランプ波形Ｗ２と比較され、ＡＤ変換される。そして、期間ｔ３３では、カラムＡＤＣ２４ｘによりリファレンス・シグナル信号とリファレンス信号との差分がとられ白リセット信号のシグナル信号が生成される。
【０１３３】
期間ｔ４、ｔ５、ｔ６は、白リセット信号ＷＲ２を得るための駆動シーケンスであり、期間ｔ５のリーク時間ＴＢが期間ｔ２のリーク時間ＴＡと異なる以外は、期間ｔ１、ｔ２、ｔ３と同じ処理が行われる。
【０１３４】
期間ｔ７は、通常画素信号Ｄ１を得るための露光期間である。φＲＤ＝Ｈｉ、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏとされ、ＦＤが常時リセットされている。また、φＴＸ＝Ｍｉｄ（中間電位）とされ、リニアログ特性が実現されている。
【０１３５】
つまり、φＴＸ＝Ｍｉｄとすると、ＴＸのゲート端子が半開状態になる。そのため、低輝度の被写体を露光した場合、ＰＤに蓄積された電荷はＴＸのポテンシャル障壁を越えることができないため、リニア特性を持つことになる。一方、高輝度の被写体を露光した場合、ＰＤに蓄積された電荷の一部は、ＴＸのポテンシャル障壁を越えてＦＤに漏れ出ることができる。したがって、ＰＤはＦＤに電荷を流しつつ、電荷を蓄積するため、ＰＤに蓄積される電荷はログ特性を持つことになる。これにより、低輝度がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性が実現される。
【０１３６】
期間ｔ８は、通常画素信号Ｄ１のＡＤ変換期間である。期間ｔ８１において、φＲＤ＝Ｈｉを維持した状態で、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏにされる。これにより、ＦＤの電位がＰＶＤＤからＶ＿Ｒｅｆに下がり、電位Ｖ＿Ｒｅｆがリファレンス信号としてカラムＡＤＣ２４ｘに読み出され、ランプ波形Ｗ１と比較され、ＡＤ変換される。
【０１３７】
期間ｔ８２において、φＴＸ＝Ｈｉにされ、ＰＤに蓄積された電荷がＦＤに転送される。これにより、ＦＤの電位が、Ｖ＿ＲｅｆからＶ＿Ｓｉｇに低下する。電位Ｖ＿Ｓｉｇの値はＰＤからＦＤに転送された電荷量に応じた値、すなわち、被写体の照度に応じた値を持つ。
【０１３８】
期間ｔ８３において、φＶＳＥＮ＝Ｈｉの状態でφＴＸ＝Ｌｏに戻される。これにより、ＦＤの電位Ｖ＿Ｓｉｇがリファレンス・シグナル信号として、カラムＡＤＣ２４ｘに読み出され、ランプ波形Ｗ２と比較され、ＡＤ変換される。そして、期間ｔ８３では、カラムＡＤＣ２４ｘによりリファレンス・シグナル信号とリファレンス信号との差分がとられ、通常画素信号Ｄ１のシグナル信号が生成される。
【０１３９】
比較例の撮像素子６１１０では、通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とのビット数が同じである。そのため、図１３に示すように、白リセット信号ＷＲ１のＡＤ変換期間（期間ｔ３）と、白リセット信号ＷＲ２のＡＤ変換期間（期間ｔ６）とが、それぞれ、通常画素信号Ｄ１のＡＤ変換期間（期間ｔ８）と同じ、水平期間Ｈ、確保されていることが分かる。
【０１４０】
次に、比較例の撮像素子６１１０において、白リセット信号ＷＲ１、ＷＲ２のビット数を、それぞれ、通常画素信号Ｄ１のビット数よりも１ビット低くした場合について説明する。
【０１４１】
図１４は、白リセット信号ＷＲ１、ＷＲ２のビット数を、それぞれ、通常画素信号Ｄ１のビット数よりも１ビット低くした場合の比較例の撮像素子６１１０の駆動シーケンス図である。
【０１４２】
図１４では、白リセット信号ＷＲ１、ＷＲ２のビット数が、それぞれ、通常画素信号Ｄ１のビット数よりも１ビット低くされているため、点線の丸枠Ｃ１４で示すように、Ｌ０、Ｌ１行目の画素のＡＤ変換期間が水平期間Ｈの１／２で終了していることが分かる。その結果、Ｌ０行目、Ｌ１行目の画素のＡＤ変換期間において、１／２水平期間の空き時間が発生していることが分かる。この空き時間を利用して、他の行の画素の白リセット信号ＷＲ１、ＷＲ２をＡＤ変換することが本実施の形態の構成である。
【０１４３】
図１５は、本実施の形態の撮像素子１１０の駆動シーケンス図である。なお、図１５の例では、Ｌ０行目〜Ｌ５行目の６行についてのみ示され、Ｌ６行以降については記載が省略されている。
【０１４４】
図１５において、カラムＡＤＣ（２）はカラムＡＤＣ２４２ｘを示し、カラムＡＤＣ（１）はカラムＡＤＣ２４１ｘを示している。期間ｔ１、期間ｔ２は、図１２の期間ｔ１、ｔ２の処理と同じである。３回目の水平期間Ｈにおいて、カラムＡＤＣ（２）は、Ｌ０行目の画素から白リセット信号ＷＲ１を読み出し、ＡＤ変換する（期間ｔ３）。白リセット信号ＷＲ１は通常画素信号Ｄ１よりもビット数が１ビット少ないため、期間ｔ３は水平期間Ｈの１／２となっている。
【０１４５】
３回目の水平期間Ｈの後半では、白リセット信号ＷＲ１のＡＤ変換の空き時間を利用して、Ｌ０行目の画素が白リセットされている（期間ｔ４）。
【０１４６】
４回目の水平期間Ｈが開始されると、白リセットされたＬ０行目の画素の電荷が、リーク時間ＴＢ、リークされる（期間ｔ５）。また、４回目の水平期間Ｈが開始されると、カラムＡＤＣ（２）は、Ｌ１行目の画素から白リセット信号ＷＲ１を読み出し、ＡＤ変換する。白リセット信号ＷＲ１は、通常画素信号Ｄ１よりもビット数が１ビット少ないため、Ｌ１行目の白リセット信号ＷＲ１は、１／２の水平期間ＨでＡＤ変換されている。これにより、４回目の水平期間Ｈの後半の１／２の期間が空くことになる。そこで、カラムＡＤＣ（２）は、４回目の水平期間Ｈの後半の１／２期間において、Ｌ０行目の画素の白リセット信号をＡＤ変換する（期間ｔ６）。以後、カラムＡＤＣ（２）は、１／２水平期間が経過する毎に、Ｌ２行目の画素の白リセット信号ＷＲ１、Ｌ１行目の画素の白リセット信号ＷＲ２、Ｌ３行目の画素の白リセット信号ＷＲ１、Ｌ２行目の画素の白リセット信号ＷＲ２、・・・をＡＤ変換する。
【０１４７】
５回目の水平期間Ｈにおいて、Ｌ０行目の画素の露光期間が開始される。この露光期間は、１２回目の水平期間Ｈが終了するまで継続される。以後、水平期間Ｈが経過する毎に、Ｌ２行目、Ｌ３行目、・・・の露光期間が開始される。
【０１４８】
１３回目の水平期間Ｈにおいて、カラムＡＤＣ（１）は、水平期間Ｈをかけて、Ｌ０行目の画素の通常画素信号Ｄ１をＡＤ変換する（期間ｔ８）。以後、水平期間Ｈが経過する毎に、カラムＡＤＣ（１）は、Ｌ１行目、Ｌ２行目、・・・の画素の通常画素信号Ｄ１をＡＤ変換する。
【０１４９】
１４回目の水平期間Ｈが開始されると、２回目のＶｓｙｎｃが入力され、Ｌ０行目、Ｌ１行目、・・・の画素に対して、再度同じ処理が行われる。
【０１５０】
図１６は、本実施の形態において、画素部２１を構成するある画素の駆動シーケンス図である。なお、図１６の例では、図１５のＬ０行目のある列の画素の駆動シーケンスが示され、図１６の期間ｔ１〜ｔ８は図１５の期間ｔ１〜ｔ８に対応している。そして、期間ｔ１〜ｔ８の処理が、Ｌ０行目、Ｌ１行目、・・・のそれぞれに対して、水平期間Ｈずつずらして順次に実行される。
【０１５１】
これにより、図１５の１７回目、１８回目の水平期間Ｈに示すように、カラムＡＤＣ（２）がＬ（ｉ；ｉは１以上の整数）行目の白リセット信号ＷＲ１と、Ｌ（ｉ−１）行目の白リセット信号ＷＲ２をＡＤ変換している期間において、カラムＡＤＣ（１）がＬ（ｉ＋３）行目の通常画素信号Ｄ１をＡＤ変換する期間が発生する。なお、あるＡＤ変換期間において、ＡＤ変換される通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２との行のずれは、露光期間等の長さに応じて変動する。
【０１５２】
図１５に示すように、ある水平期間Ｈにおいて、撮像素子１１０からは異なる行の通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とが出力される。しかしながら、図１５に示すように、ある水平期間Ｈにおいてどの行の通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とが出力されるかを示す出力タイミングは予め特定することができる。したがって、画像信号処理部１２１にこの出力タイミングを予め保持させておくことで、画像信号処理部１２１は、通常画素信号Ｄ１及び白リセット信号ＷＲ１、ＷＲ２の出力タイミングから出力された信号がどの行の信号であるかを特定することができる。
【０１５３】
図１６に示す期間ｔ１〜ｔ８は、基本的には、図１３に示す期間ｔ１〜ｔ８の処理と同じである。しかしながら、本実施の形態では、白リセット信号ＷＲ１、ＷＲ２のビット数が、通常画素信号Ｄ１のビット数よりも１ビット少なくされている。そのため、期間ｔ３に示す白リセット信号ＷＲ１のＡＤ変換に要する期間と、期間ｔ６に示す白リセット信号ＷＲ２のＡＤ変換に要する期間とが、水平期間Ｈの１／２の期間となっている。つまり、白リセット信号ＷＲ１、ＷＲ２のそれぞれのＡＤ変換に要する期間が、期間ｔ８に示す通常画素信号Ｄ１のＡＤ変換に要する期間の１／２となっている。
【０１５４】
したがって、図１５に示すように、カラムＡＤＣ（２）は、水平期間Ｈにおいて、ある画素の白リセット信号ＷＲ１と別の画素の白リセット信号ＷＲ２とをＡＤ変換することができる。また、カラムＡＤＣ（２）とは別に通常画素信号Ｄ１をＡＤ変換するためのカラムＡＤＣ（１）が設けられている。そのため、図１５の例えば１７回目や１８回目の水平期間Ｈに示すように、水平期間Ｈにおいて、カラムＡＤＣ（２）が白リセット信号ＷＲ１、ＷＲ２を順次にＡＤ変換すると同時に、カラムＡＤＣ（１）が通常画素信号Ｄ１をＡＤ変換することができる。
【０１５５】
次に、白リセット信号Ｄ２のビット数を通常画素信号Ｄ１のビット数より下げる意義について説明する。図１０（Ａ）は、通常画素信号Ｄ１のショットノイズ１２０１とランプ波形１２０２との関係を示す図であり、図１０（Ｂ）は、ＡＤ分解能を下げる前のランプ波形１２０２と白リセット信号Ｄ２のショットノイズ１２０３との関係を示す図であり、図１０（Ｃ）は、ＡＤ分解能を下げた後のランプ波形１２０４とショットノイズ１２０３との関係を示す図である。
【０１５６】
通常画素信号Ｄ１、白リセット信号Ｄ２は、共にショットノイズが存在している。図１０（Ａ）に示すように、ランプ波形１２０２の１ステップのステップ高ＳＴ１は、ショットノイズ１２０１のゆらぎが最も小さい時（主に、暗時）のゆらぎ幅ＡＰ１に多少のマージンを加えた値が設定されるのが一般的である。つまり、ステップ高ＳＴ１＞ゆらぎ幅ＡＰ１の関係を持つように、ステップ高ＳＴ１が設定されるのが一般的である。
【０１５７】
したがって、ゆらぎ幅ＡＰ１の方がステップ高ＳＴ１よりも大きければ、ＡＤ分解能を下げることができる。このような基準で、通常画素信号Ｄ１に対するＡＤ分解能は設定される。
【０１５８】
ところで、白リセット信号Ｄ２は、ＰＤに電荷を注入してＰＤが蓄積する電荷を満杯にすることで得られる信号である。そのため、図１０（Ｂ）に示すように、白リセット信号Ｄ２のショットノイズ１２０３の想定される最小のゆらぎ幅ＡＰ２は、通常画素信号Ｄ１のゆらぎ幅ＡＰ１よりも大きくなる。
【０１５９】
よって、白リセット信号Ｄ２のＡＤ分解能を通常画素信号Ｄ１と同じに設定する必要はない。つまり、図１０（Ｃ）に示すように、ランプ波形１２０４の１ステップのステップ高ＳＴ２を、白リセット信号Ｄ２のショットノイズ１２０３のゆらぎ幅ＡＰ２に多少のマージンを加えた値に設定しても、白リセット信号Ｄ２を測定精度は低下せず、問題はない。そこで、本実施の形態では、白リセット信号Ｄ２のビット数を通常画素信号Ｄ１のビット数より少なくしている。
【０１６０】
但し、後段に設けられた画像信号処理部１２１での処理を考慮すると、通常画素信号Ｄ１と白リセット信号Ｄ２とのビット数が揃っていないのは好ましくない。
【０１６１】
そこで、本実施の形態では、画像信号処理部１２１に補正部１２３を設けた。補正部１２３は、カラムＡＤＣ２４２ｘによりＡＤ変換された白リセット信号Ｄ２に対し、最下位側からビットを付加することで、白リセット信号Ｄ２と通常画素信号Ｄ１とのビット数を同じにするビット合わせ処理を実行する。なお、図１の例では、補正部１２３は、画像信号処理部１２１に設けられているが、これは一例にすぎず、撮像素子１１０に設けてもよいし、撮像素子１１０と画像信号処理部１２１との間に設けてもよい。
【０１６２】
補正部１２３は、通常画素信号Ｄ１に対してはビット合わせ処理を実行せず、白リセット信号ＷＲ１、ＷＲ２に対してのみビット合わせ処理を実行する。
【０１６３】
図１１は、ビット合わせ処理の説明図である。図１１の例では、通常画素信号Ｄ１のビット数として１４ビットが採用され、白リセット信号ＷＲ１、ＷＲ２のビット数として１３ビットが採用されている。
【０１６４】
図１１に示すように、補正部１２３は、通常画素信号Ｄ１が入力されると、その通常画素信号Ｄ１に対してビット合わせ処理を実行せず、そのまま出力する。一方、補正部１２３は、白リセット信号ＷＲ１、ＷＲ２が入力されると、最下位ビットに「０」を付加し、１３ビットの白リセット信号ＷＲ１、ＷＲ２を１４ビットの白リセット信号ＷＲ１、ＷＲ２に補正する。
【０１６５】
なお、図１１の例では、通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とのビット数の差は１ビットであるため、補正部１２３は、白リセット信号ＷＲ１、ＷＲ２の最下位ビットに「０」を付加したが、これは一例である。例えば、通常画素信号Ｄ１と白リセット信号ＷＲ１、ＷＲ２とのビット数の差が２ビットであれば、補正部１２３は、白リセット信号ＷＲ１、ＷＲ２に対して、最下位ビット及び最下位より１つ上のビットに「０」を付加するというように、ビット数の差が３ビットであれば、白リセット信号ＷＲ１、ＷＲ２に対して、最下位ビット、最下位より１つ上のビット、及び最下位ビットより２つ上のビットに「０」を付加すればよい。
【０１６６】
つまり、補正部１２３は、通常画素信号Ｄ１がＰビット、白リセット信号ＷＲ１、ＷＲ２がＱ（＜Ｐ）ビットとすると、白リセット信号ＷＲ１、ＷＲ２に対して最下位ビットからＰ−Ｑ個の「０」のビットを付加すればよい。これにより、白リセット信号ＷＲ１、ＷＲ２の測定精度を損なうことなく、白リセット信号ＷＲ１、ＷＲ２のビット数を通常画素信号Ｄ１のビット数と同じにすることができる。
【０１６７】
なお、白リセット信号ＷＲ１、ＷＲ２に付加されるビットは、「０」に限定されず、「１」を採用してもよい。また、２つ以上のビットが付加される場合は、「０」と「１」とを組み合わせたものが付加されてもよい。
【０１６８】
次に、白リセット信号ＷＲ１、ＷＲ２を測定する意義について説明する。
【０１６９】
リニアログ特性を持つ固体撮像装置では、通常画素信号の光電変換特性を、リニア特性、或いは、ログ特性のみに統一する統一処理が行われる。この統一処理では、画素部２１の光電変換特性に基づいて予め作成されたＬＵＴが用いられる。
【０１７０】
ここで、光電変換特性は画素別にばらついているため、画素別に光電変換特性を測定し、その光電変換特性から画素別のＬＵＴを作成することが好ましい。光電変換特性のばらつきとしては、例えば、ログ特性部分とリニア特性部分との切り替わり点である変曲点のばらつきが挙げられる。しかしながら、画素別のＬＵＴを作成することは製造負担が増大するため、事実上困難である。
【０１７１】
ところで、変曲点の画素値と白リセット信号の値とには相関関係があることが知られている。したがって、白リセット信号の値が分かれば、その値から変曲点の画素値を特定でき、その変曲点の画素値から光電変換特性を特定でき、その光電変換特性からＬＵＴを特定することができる。つまり、対象となる画素の白リセット信号の値が分かれば、その値からこの画素のＬＵＴを特定することができる。
【０１７２】
そこで、複数の代表的な光電変換特性と、各光電変換特性に対応する白リセット信号とを予め測定し、測定した複数の光電変換特性に基づいて予め複数のＬＵＴを作成する。そして、作成した複数のＬＵＴに白リセット信号の値を対応付け、固体撮像装置に記憶させておく。そして、撮像時に白リセット信号を測定し、測定した白リセット信号の値から最も近い白リセット信号の値が対応付けられたＬＵＴを特定し、このＬＵＴを用いて通常画素信号の統一処理を実施する手法が提案されている。この場合に、白リセット信号ＷＲ１、ＷＲ２を測定することが有用となる。
【０１７３】
以下、この手法を本実施の形態の固体撮像装置に適用した場合の処理について説明する。以下の説明では、図１に示す画像信号処理部１２１が統一処理を行うものとして説明する。
【０１７４】
画像信号処理部１２１は、例えば、白リセット信号ＷＲ１の値が対応付けられた複数のＬＵＴを記憶しているとする。この場合、画像信号処理部１２１は、上述した手法を用いて測定された白リセット信号ＷＲ１の値から、その値に最も近い値が対応付けられたＬＵＴを対象となる画素のＬＵＴとして特定する。そして、画像信号処理部１２１は、特定したＬＵＴに対象となる画素の通常画素信号Ｄ１を入力して出力値を得ることで統一処理を行う。これにより、画素別のＬＵＴを求めなくても各画素が固有に持つ光電変換特性が反映されたＬＵＴを用いて統一処理を行うことができる。
【０１７５】
なお、上記の説明では、ＬＵＴには白リセット信号ＷＲ１が対応付けられているとして説明したが、白リセット信号ＷＲ２が対応づけられていてもよい。この場合、画像信号処理部１２１は、白リセット信号ＷＲ２からＬＵＴを特定すればよい。
【０１７６】
また、光電変換特性のばらつきとしては、ログ特性部分の傾きのばらつきが挙げられる。この場合、画像信号処理部１２１が特定したＬＵＴには、各画素が固有に持つログ特性部分の傾きのばらつきが反映されていないことになる。そこで、リーク時間の異なる２種類の白リセット信号ＷＲ１、ＷＲ２を用いて、特定したＬＵＴのログ特性部分の傾きが実際のログ特性部分の傾きに近づくように、ＬＵＴを補正する手法も提案されている。この場合、白リセット信号ＷＲ１、ＷＲ２は、その値が光電変換特性のログ特性部分の値を持つようにリーク時間が設定されている。
【０１７７】
以下、この手法を本実施の形態に適用した場合の処理について説明する。以下の説明では、画像信号処理部１２１がこの補正を行うものとして説明する。
【０１７８】
ここで、画像信号処理部１２１は、複数のＬＵＴに加えて、更に各ＬＵＴに対応する光電変換特性のログ特性部分の傾きＳＬａも予め記憶しているものとする。まず、画像信号処理部１２１は、上記の手法を用いて、白リセット信号ＷＲ１を用いて、予め記憶された複数のＬＵＴの中から１つのＬＵＴ及びそのＬＵＴに対応付けられた傾きＳＬａを特定する。次に、画像信号処理部１２１は、測定された白リセット信号ＷＲ１、ＷＲ２から対象となる画素の光電変換特性のログ特性部分の傾きＳＬｂを求める。
【０１７９】
次に、画像信号処理部１２１は、傾きＳＬａと傾きＳＬｂとから傾きのズレ量を求める。次に、画像信号処理部１２１は求めた傾きのズレ量を用いて、傾きＳＬｂが傾きＳＬａに近づくようにＬＵＴを補正する。そして、画像信号処理部１２１は、補正後のＬＵＴに、対象となる画素の通常画素信号Ｄ１を入力し、出力値を得ることで統一処理を行う。
【０１８０】
（変形例）
上記の固体撮像装置は以下の態様を採用してもよい。
【０１８１】
（１）上記の実施の形態では、シングルスロープ型のＡＤ変換方式を採用したが、これに限定されず、逐次比較型やサイクリック型等、他のＡＤ変換方式を採用してもよい。
【０１８２】
（２）上記の実施の形態では、２種類の白リセット信号ＷＲ１、ＷＲ２が測定されていたが、これに限定されず、３種類、４種類というように２種類以上の白リセット信号を測定してもよい。この場合、１つの水平期間で全種類の白リセット信号がＡＤ変換できるように、ランプ波形の周期を低くすればよい。また、これを実現するために、白リセット信号のビット数と通常画素信号のビット数とを調整すればよい。
【０１８３】
（３）上記の実施の形態では、白リセット信号ＷＲ１、ＷＲ２は、それぞれ、リーク時間が異なるものとしたが、これに限定されず、同じであってもよい。リーク時間が異なる場合は、上述したようにログ特性部分の傾きを求め、ＬＵＴを補正することができる。一方、リーク時間が同じである場合は、それらを平均化することによって、白リセット信号Ｄ２のランダムノイズを低減させることができる。
【０１８４】
（４）上記の実施の形態では、白リセット信号ＷＲ１、ＷＲ２のビット数は同じものとして説明したが、異なるビット数を採用してもよい。この場合、補正部１２３は、白リセット信号ＷＲ１、ＷＲ２のそれぞれに対して、通常画素信号Ｄ１と同じビット数になるように、最下位から順に「０」のビットを付加すればよい。
【符号の説明】
【０１８５】
２１  画素部
２４、２４１、２４２  カラムＡＤＣアレイ
２５、２５１、２５２  カラムデコーダ
２６、２６１、２６２  センスアンプ
２７、２７１、２７２  ＬＶＤＳシリアライザ
２９  ランプ波生成回路
１１０    撮像素子
１２０  画像処理部
１２１  画像信号処理部
１２２  撮像制御部
１２３  補正部
２４ｘ、２４１ｘ、２４２ｘ  カラムＡＤＣ
Ｄ１  通常画素信号
Ｄ２、ＷＲ１、ＷＲ２  白リセット信号
ＰＤ  光電変換素子
ＴＡ  リーク時間
ＴＸ  転送トランジスタ
Ｗ１、Ｗ２  ランプ波形
ｔｒ、ｔｓ  周期
【図１】
2014096628.tif 000003
【図２】
2014096628.tif 000004
【図３】
2014096628.tif 000005
【図４】
2014096628.tif 000006
【図５】
2014096628.tif 000007
【図６】
2014096628.tif 000008
【図７】
2014096628.tif 000009
【図８】
2014096628.tif 000010
【図９】
2014096628.tif 000011
【図１０】
2014096628.tif 000012
【図１１】
2014096628.tif 000013
【図１２】
2014096628.tif 000014
【図１３】
2014096628.tif 000015
【図１４】
2014096628.tif 000016
【図１５】
2014096628.tif 000017
【図１６】
2014096628.tif 000018