(57)【要約】【課題】リップル電圧を抑制すると共に、立ち上がり時の入力電流のピーク値も抑制する。【解決手段】一端が電圧の出力側となるチョークコイルＬ６１と、電圧の入力側とチョークコイルＬ６１の間に接続され、チョークコイルＬ６１を介して出力電圧を制御する主スイッチング素子Ｑ６２と、回生ダイオードＤ６２と、出力電圧に比例した電圧と基準電圧を比較して主スイッチング素子Ｑ６２をオン又はオフするオペアンプＩ６１と、主スイッチング素子Ｑ６２を通る電流が所定値を超えると、オペアンプＩ６１の出力電圧に比例した電圧に電圧の入力側の電圧を重畳するトランジスタＱ６１と、主スイッチング素子Ｑ６２のオフ状態が所定の時間継続されるように、オペアンプＩ６１の基準電圧の電位を所定の時間変更するトランジスタＱ１１と、を備える。【選択図】図３
2014117100.tif 000002
【特許請求の範囲】
【請求項１】
一端が電圧の出力側となるインダクタと、
電圧の入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、
前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と前記出力側の低電位側に接続された整流手段と、
前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、
前記電源制御手段を流れる電流が所定値を超えたとき、前記差動増幅手段の前記出力電圧に比例した電圧に前記入力側の入力電圧を重畳して過負荷保護を行う過負荷保護手段と、
前記電源制御手段のオフ状態が所定の時間、継続されるように、前記差動増幅手段の前記基準電圧の電位を前記所定の時間、変更する変更手段と、
を備えることを特徴とする電源装置。
【請求項２】
前記変更手段は、時定数回路とスイッチング素子とを有し、
前記スイッチング素子は、前記差動増幅手段の前記基準電圧の入力端子と前記入力側と前記出力側の低電位側とに接続され、
前記時定数回路は、前記電源制御手段がオフ状態になると、前記スイッチング素子を所定の時間、オンし、前記差動増幅手段の前記基準電圧の電位を前記入力側と前記出力側の低電位側の電位に変更することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記時定数回路は、直列に接続された抵抗とコンデンサを有し、
前記所定の時間は、前記時定数回路の時定数により決定されることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記コンデンサは、制御信号によりオン又はオフされるスイッチ手段に直列に接続された第１のコンデンサと、前記第１のコンデンサと並列に接続された第２のコンデンサと、からなり、
前記コンデンサの容量は、前記スイッチ手段がオンのときは前記第１のコンデンサと前記第２のコンデンサが並列に接続された場合の容量であり、前記スイッチ手段がオフのときは前記第２のコンデンサの容量であり、
前記所定の時間は、前記制御信号による前記スイッチ手段のオン又はオフにより変更されることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記制御信号は、前記出力側の電圧に応じて、前記スイッチ手段をオン又はオフすることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記制御信号は、前記出力側の電流に応じて、前記スイッチ手段をオン又はオフすることを特徴とする請求項４に記載の電源装置。
【請求項７】
前記インダクタは、一端が前記電源制御手段の電流流出端子に接続され、他端が前記差動増幅手段の前記出力電圧に比例した電圧の入力端子に接続されたチョークコイルであり、
前記電源制御手段は、電流流入端子が前記入力側に接続され、電流流出端子が前記インダクタに接続され、制御端子が前記差動増幅手段の出力端子に接続されたスイッチング素子であり、
前記差動増幅手段は、前記出力電圧に比例した電圧が前記基準電圧より高いときには前記電源制御手段をオフし、前記出力電圧に比例した電圧が前記基準電圧より低いときには前記電源制御手段をオンするオペアンプであることを特徴とする請求項１ないし６のいずれか１項に記載の電源装置。
【請求項８】
前記過負荷保護手段は、
一端が前記電源の入力側に接続され、他端が前記電源制御手段の電流流入端子に接続された電流検出抵抗と、
電流流入端子が前記電源の入力側に接続され、電流流出端子が前記差動増幅手段の前記出力電圧に比例した電圧の入力側に接続され、前記電流検出抵抗の電圧降下が閾値を越えたときにオン状態となるスイッチング素子と、を有し、
前記スイッチング素子がオン状態となったとき、前記差動増幅手段の前記出力電圧に比例する電圧の入力側に前記電源の入力側の電圧を重畳することを特徴とする請求項１ないし７のいずれか１項に記載の電源装置。
【請求項９】
シートに画像形成を行う画像形成手段を有する画像形成装置であって、
請求項１ないし８のいずれか１項に記載の電源装置を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に搭載され、トランジスタ等のスイッチング素子をオン・オフ制御することで直流電力の制御を行う自励式チョッパ電源を適用した電源装置、及びその電源装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
従来、自励式非連続モードで動作するチョッパ電源は、その回路構成の簡素さ、使用する回路素子数の少なさから出力容量の小さい、比較的低価格の電源装置として用いられている。なかでも、ディスクリート部品にて構成したＤＣ−ＤＣコンバータ回路については、例えば特許文献１、２において提案されている。特許文献１では、自励式非連続モードで動作し、過負荷時の保護機能等を有するチョッパ電源が提案されている。また、特許文献２では、自励式非連続モードで動作し、負荷変動による出力電圧の変動を抑制するチョッパ電源が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２８４３２７号公報
【特許文献２】特開２００５−２２４０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のチョッパ電源は、一旦主スイッチング素子がオフ状態になると、チョークコイルのエネルギーの放出が終了するまでは主スイッチング素子が再びオン状態にならない非連続モードで動作する。そのため、チョークコイルのエネルギー放出が終了しなくても主スイッチング素子がオン状態となる連続モードで動作させる場合に比べて、主スイッチング素子の入力電流のピーク値が大きくなりやすい。また、チョッパ電源の出力電圧は、入力電流のピーク値が大きくなるとリップル電圧も大きくなってしまうという課題がある。そのため、例えばリップル電圧を半減させるには、電解コンデンサの容量をおよそ２倍にする必要があり、コストの増大や機器の小型化という観点からは、電解コンデンサの容量を大きくすることには限界がある。また、特許文献２のチョッパ電源では、負荷が大きくなった場合にも出力電圧の低下を抑える回路が提案されているが、動作モードは特許文献１と同様に非連続モードであるため、上記の課題を解決するには至っていない。
【０００５】
また、特許文献１のチョッパ電源において、小信号ダイオードを削除することにより、チョッパ電源を連続モードにて動作させることができるようになる。小信号ダイオードの削除により、チョッパ電源の立ち上がり時に主スイッチング素子に流れる電流が上昇する。ところが、小信号ダイオードを削除すると、過負荷保護回路が過電流を検知して、主スイッチング素子をオフ状態になるまでには時間がかかり、その間に主スイッチング素子に過大な電流が流れてしまうという課題がある。
【０００６】
本発明はこのような状況のもとでなされたもので、リップル電圧を抑制すると共に、立ち上がり時の入力電流のピーク値も抑制することを目的とする。
【課題を解決するための手段】
【０００７】
前述した課題を解決するため、本発明では次のとおりに構成する。
【０００８】
（１）一端が電圧の出力側となるインダクタと、電圧の入力側と前記インダクタの間に接続され、前記インダクタを介して出力される出力電圧を制御する電源制御手段と、前記電源制御手段の電流流出端子にカソードが接続され、アノードが前記入力側と前記出力側の低電位側に接続された整流手段と、前記出力電圧に比例した電圧と基準電圧を比較した結果に応じて、前記電源制御手段をオン又はオフする差動増幅手段と、前記電源制御手段を通る電流が所定値を超えたとき、前記差動増幅手段の前記出力電圧に比例した電圧に前記入力側の入力電圧を重畳して過負荷保護を行う過負荷保護手段と、前記電源制御手段のオフ状態が所定の時間、継続されるように、前記差動増幅手段の前記基準電圧の電位を前記所定の時間、変更する変更手段と、を備えることを特徴とする電源装置。
【０００９】
（２）シートに画像形成を行う画像形成手段を有する画像形成装置であって、前記（１）項に記載の電源装置を備えたことを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、リップル電圧を抑制することができると共に、立ち上がり時の入力電流のピーク値も抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例との比較のための従来のチョッパ電源の構成を示す回路図
【図２】実施例との比較のための従来のチョッパ電源における各部の動作波形を示す図
【図３】実施例１のチョッパ電源の構成を示す回路図
【図４】実施例１のチョッパ電源における各部の動作波形を示す図
【図５】実施例２のチョッパ電源の構成を示す回路図
【図６】実施例３のチョッパ電源の構成を示す回路図
【図７】実施例４のチョッパ電源の構成を示す回路図
【図８】実施例５の画像形成装置の模式図
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための最良の形態を、実施例により詳しく説明する。
【００１３】
［チョッパ電源の概要］
まず、以下の実施例との比較のために、従来の一般的なチョッパ電源の回路構成と動作について、図１を用いて説明する。図１は、オペアンプを用いたチョッパ電源の構成を示す回路図である。図１のチョッパ電源はＩＣ化されたオペアンプＩ６１、主スイッチング素子Ｑ６２、回生ダイオードＤ６２、チョークコイルＬ６１、小信号ダイオードＤ６１、過負荷保護素子Ｑ６１、電解コンデンサＣ６１、Ｃ６２、ツェナーダイオードＺＤ６１を備えている。更に、チョッパ電源は、電流検出抵抗Ｒ６１、抵抗Ｒ６２、Ｒ６３、Ｒ６４、Ｒ６５、Ｒ６６、Ｒ６７、Ｒ６８、Ｒ６９を備えている。
【００１４】
（チョッパ電源の回路構成）
図１において、電解コンデンサＣ６１は電源入力端となり、電源制御手段である主スイッチング素子Ｑ６２の電流流入端子に電流検出抵抗Ｒ６１を介して接続されている。主スイッチング素子Ｑ６２の電流流出端子には、チョークコイルＬ６１が接続され、チョークコイルＬ６１の他端には、電解コンデンサＣ６２が接続されている。主スイッチング素子Ｑ６２の電流流出端子とチョークコイルＬ６１との接続点には、整流手段である回生ダイオードＤ６２のカソード端子が接続されている。また、回生ダイオードＤ６２のアノード端子は、電源入力端及び電源出力端の低電位側（以下、「ＧＮＤ側」と称す）に接続されている。
【００１５】
差動増幅手段であるオペアンプＩ６１の出力端子は、抵抗Ｒ６５を介して主スイッチング素子Ｑ６２の制御端子に接続されている。主スイッチング素子Ｑ６２の制御端子と電流流入端子との間には抵抗Ｒ６４が接続され、オペアンプＩ６１の出力がハイレベルのときに、主スイッチング素子Ｑ６２の電流流入端子と制御端子間に電位差が生じないようにしている。オペアンプＩ６１の反転入力端子（−端子）には、抵抗Ｒ６７の一端が接続され、抵抗Ｒ６７の他端は、抵抗Ｒ６９とツェナーダイオードＺＤ６１のカソード端子との接続点に接続されている。抵抗Ｒ６９の他端は電源入力の高電位側に接続され、ツェナーダイオードＺＤ６１のアノード端子はＧＮＤ側に接続されて、オペアンプＩ６１の反転入力端子には、ツェナーダイオードＺＤ６１のツェナー電圧で決まる基準電圧が入力される。抵抗Ｒ６７とＲ６９との接続点には、ダイオードＤ６１のアノード端子が接続され、ダイオードＤ６１のカソード端子はチョークコイルＬ６１と主スイッチング素子Ｑ６２の電流流出端子との接続点に接続されている。
【００１６】
オペアンプＩ６１の非反転入力端子（＋端子）には、抵抗Ｒ６６の一端が接続され、抵抗Ｒ６６の他端には、抵抗Ｒ６８と抵抗Ｒ６３の一端が接続される。Ｒ６８の他端は、チョークコイルＬ６１と電解コンデンサＣ６２との接続点に接続される。抵抗Ｒ６３の他端は、過負荷保護素子であるトランジスタＱ６１のコレクタ端子に接続され、トランジスタＱ６１のエミッタ端子は電流検出抵抗Ｒ６１の電源入力端側に接続される。また、トランジスタＱ６１のベース端子には、抵抗Ｒ６２の一端が接続され、抵抗Ｒ６２の他端は電流検出抵抗Ｒ６１と主スイッチング素子Ｑ６２の電流流入端子との接続点に接続される。トランジスタＱ６１、抵抗Ｒ６１、Ｒ６２により、後述する過負荷保護回路が構成されている。
【００１７】
（チョッパ電源の動作）
次に、図１に示すチョッパ電源の各部の動作について説明する。図１は、主スイッチング素子Ｑ６２として、ＰチャネルＭＯＳ型のＦＥＴ（電界効果トランジスタ）を使用し、入力電圧としてＶｉｎが入力され、出力電圧としてＶｏ（入力電圧Ｖｉｎ＞出力電圧Ｖｏ）が出力される降圧型チョッパ電源の回路図を示している。
【００１８】
オペアンプＩ６１の出力がロー（ＬＯＷ）レベルのとき、主スイッチング素子Ｑ６２の制御端子にはローレベルが入力され、主スイッチング素子Ｑ６２はオン状態となる。このとき、ダイオードＤ６１のカソード電位は入力電圧Ｖｉｎと同電位となり、ダイオードＤ６１は非導通状態となる。また、主スイッチング素子Ｑ６２がオン状態になると、オペアンプＩ６１の反転入力端子には基準電圧となるツェナーダイオードＺＤ６１のツェナー電圧が入力され、非反転入力端子には出力電圧Ｖｏが入力される。そして、出力電圧Ｖｏが上昇し、オペアンプＩ６１の非反転入力端子の入力電圧が反転入力端子の基準電圧より高くなると、オペアンプＩ６１の出力はハイ（ＨＩＧＨ）レベルとなり、主スイッチング素子Ｑ６２の制御端子にはハイレベルが入力され、オフ状態となる。このとき、チョークコイルＬ６１には主スイッチング素子Ｑ６２がオン状態のときにエネルギーが蓄えられているため、チョークコイルＬ６１は回生ダイオードＤ６２を介して電流を流す。このとき、ダイオードＤ６１のカソード電位は、ＧＮＤ側の電位よりも、回生ダイオードＤ６２の順方向電圧降下分だけ低い電位になる。そのため、ダイオードＤ６１は導通状態となり、オペアンプＩ６１の反転入力端子の入力電圧は回生ダイオードＤ６２とダイオードＤ６１の電圧降下の差分の電圧となる。その結果、回生ダイオードＤ６２が導通状態を維持している間は、オペアンプＩ６１の出力はハイレベルを維持し、主スイッチング素子Ｑ６２はオフ状態が継続することになる。
【００１９】
チョークコイルＬ６１の回生が終了し、回生ダイオードＤ６２が非導通状態となると、オペアンプＩ６１の反転入力端子の入力電圧は上昇し、基準電圧と同じ電位となる。その後、基準電圧に比べて、オペアンプＩ６１の非反転入力端子の入力電圧の方が低くなると、オペアンプＩ６１の出力はローレベルとなり、主スイッチング素子Ｑ６２の制御端子にはローレベルが入力され、主スイッチング素子Ｑ６２は再びオン状態となる。図１のチョッパ電源は、以上説明した動作を繰り返すことにより、負荷に応じた発振周波数で発振し、負荷に電力を供給する。
【００２０】
引き続き、図１のチョッパ電源の過負荷保護回路の動作について説明する。抵抗Ｒ６６、Ｒ６７は、オペアンプＩ６１の入力インピーダンスを揃えるために接続されている。また、電流検出抵抗Ｒ６１は主スイッチング素子Ｑ６２、チョークコイルＬ６１に流れる電流を電圧に変換し、過負荷保護用に設けられたＰＮＰ型のトランジスタＱ６１のベース−エミッタ間に電位差を生じさせ、トランジスタＱ６１がオン状態となるように動作する。電源入力側から電源出力側に向かって電流検出抵抗Ｒ６１を流れる電流により生じる電圧が、トランジスタＱ６１の動作電圧以上になると、トランジスタＱ６１はオン状態となり、コレクタ端子の電圧が上昇する。トランジスタＱ６１のコレクタ端子の電圧が重畳されることにより、オペアンプＩ６１の非反転入力端子の入力電圧は上昇し、反転入力端子側の基準電圧より高くなる。その結果、オペアンプＩ６１の出力がハイレベルとなり、主スイッチング素子Ｑ６２はオフ状態に強制的に遷移することになる。この過負荷保護回路の動作は、チョッパ電源の立ち上がり時や過負荷時に主スイッチング素子Ｑ６２に流れる電流を制限するために設けられており、通常動作時には動作することはない。
【００２１】
（従来のチョッパ電源における課題）
上述した従来の一般的なチョッパ電源は、一旦、主スイッチング素子Ｑ６２がオフ状態となると、チョークコイルＬ６１のエネルギーの放出が終了するまで、主スイッチング素子Ｑ６２が再びオン状態とならない非連続モードで動作する。そのため、入力電流である主スイッチング素子Ｑ６２のドレイン電流の電流波形は三角波となり、連続モードで動作させる場合と比較して、入力電流のピーク値が大きくなりやすい。また、出力電圧Ｖｏには、電解コンデンサＣ６２のＥＳＲ（等価直列抵抗）と電解コンデンサＣ６２に流れ込む電流（チョークコイルＬ６１を流れる電流から負荷電流を引いたもの）によってリップル電圧が発生する。そのため、入力電流のピーク値が大きくなると、リップル電圧も大きくなってしまう。
【００２２】
図２は、図１のチョッパ電源の回路における動作波形を示す図である。図２の縦軸方向には、上から順に、主スイッチング素子Ｑ６２のドレイン電流Ｉｄの電流波形、チョークコイルＬ６１に流れる電流Ｉの電流波形、出力電圧Ｖｏの電圧波形を示し、横軸は時間を示す。図２において、主スイッチング素子Ｑ６２のドレイン電流Ｉｄは、主スイッチング素子Ｑ６２がオン状態になると電流値は上昇し、出力電圧Ｖｏが基準電圧を超える電流値がＩｐ６のときに主スイッチング素子Ｑ６２がオフ状態となる。チョークコイルＬ６１に流れる電流Ｉが０アンペアになると、主スイッチング素子Ｑ６２は再度オン状態となり、ドレイン電流Ｉｄの電流値が上昇する。チョークコイルＬ６１に流れる電流Ｉの波形は、主スイッチング素子Ｑ６２がオン状態のときにはドレイン電流Ｉｄがそのまま流れるため、ドレイン電流Ｉｄと同じ波形となる。主スイッチング素子Ｑ６２がオフ状態になると、チョークコイルＬ６１に蓄えられた電荷により電流Ｉが流れ、電流Ｉの電流値が０になると、主スイッチング素子Ｑ６２がオン状態になり、ドレイン電流Ｉｄが再度流れ込む。出力電圧Ｖｏの波形は、主スイッチング素子Ｑ６２がオン状態のときには基準電圧に向かって上昇する波形となり、基準電圧を超えると、主スイッチング素子Ｑ６２がオフ状態となるため、基準電圧から下降する波形となる。
【００２３】
従来は、大きな負荷電流が想定される場合は、リップル電圧を抑制するため電解コンデンサＣ６２の容量を大きくしてＥＳＲ（等価直列抵抗）を下げる必要があった。しかし、例えばリップル電圧を半減させるためには、電解コンデンサＣ６２の容量をおよそ２倍にする必要があり、コストの増大や機器の小型化という観点から電解コンデンサＣ６２の容量を大きくすることには限界がある。
【００２４】
また、図１においてダイオードＤ６１を削除すると、主スイッチング素子Ｑ６２がオフ状態になったときにも、オペアンプＩ６１の反転入力端子の入力電圧は基準電圧に維持される。そのため、チョークコイルＬ６１のエネルギーの放出終了を待たずに、主スイッチング素子Ｑ６２をオンさせることが可能となり、チョッパ電源を連続モードで動作させることができる。
【００２５】
しかし、ダイオードＤ６１を削除するだけであれば、チョッパ電源の立ち上がり時には、常に出力電圧Ｖｏは基準電圧よりも電圧が低い状態になるため、主スイッチング素子Ｑ６２に過大な電流が流れてしまう状態となる。上述したように、過負荷保護用の電流検出抵抗Ｒ６１及びトランジスタＱ６１によって主スイッチング素子Ｑ６２に流れる電流には所定の閾値が設けられている。ところが、主スイッチング素子Ｑ６２を流れる電流が所定の閾値を超えていることを過負荷保護回路が検出してから、オペアンプＩ６１の出力がハイレベルとなり、実際に主スイッチング素子Ｑ６２がオフ状態となるまでには、遅延時間が発生する。そのため、チョッパ電源の立ち上がり直後は、オペアンプＩ６１の出力がローレベルとなり、短い時間ではあるが、主スイッチング素子Ｑ６２はオン状態となる。一方、チョッパ電源の立ち上がり時には、出力電圧Ｖｏは常に基準電圧よりも低い状態となるため、チョッパ電源の立ち上がり直後には、主スイッチング素子Ｑ６２を流れる電流を減少させるのに十分なオフ時間を確保することができない。そのため、主スイッチング素子Ｑ６２を流れる電流が上昇を続けてしまい、主スイッチング素子Ｑ６２に過大な電流が流れてしまう課題がある。
【実施例１】
【００２６】
［チョッパ電源の概要］
図３は、実施例１のチョッパ電源の構成を示す回路図である。図３において、前述した従来例の図１と同じ回路素子については同一符号を付し、従来例と同じ機能の回路についての説明は省略する。本実施例の図３と従来例の図１との相違点は、本実施例の図３では、抵抗Ｒ１１、ダイオードＤ１１、Ｄ１２、コンデンサＣ１１、トランジスタＱ１１が追加され、ダイオードＤ６１が削除されている点である。
【００２７】
（回路構成）
図３において、オペアンプＩ６１と抵抗Ｒ６５との接続点に、抵抗Ｒ１１の一端が接続され、抵抗Ｒ１１の他端はコンデンサＣ１１の一端に接続されている。コンデンサＣ１１の他端は、トランジスタＱ１１のベース端子に接続されている。直列接続された抵抗Ｒ１１とコンデンサＣ１１により、時定数回路が構成されている。また、抵抗Ｒ１１には、ダイオードＤ１１が並列に接続されており、ダイオードＤ１１のカソード側は、オペアンプＩ６１と抵抗Ｒ６５との接続点側に接続され、アノード側はコンデンサＣ１１側に接続されている。トランジスタＱ１１のエミッタ端子は、ＧＮＤ側に接続され、コレクタ端子は抵抗Ｒ６７とツェナーダイオードＺＤ６１との接続点に接続されている。更に、トランジスタＱ１１のエミッタ端子とベース端子間にはダイオードＤ１２が接続され、ダイオードＤ１２のカソードはベース端子に接続されている。
【００２８】
（回路動作）
次に、図３に示す本実施例のチョッパ電源の動作について詳細に説明する。主スイッチング素子Ｑ６２がオン状態のときの電源装置の動作については、前述した従来例と同様であるため、説明を省略する。オペアンプＩ６１がハイレベルを出力して主スイッチング素子Ｑ６２がオフ状態になると、従来例の回路と同様に、チョークコイルＬ６１は回生ダイオードＤ６２を介して電流を流す。しかし、本実施例の電源装置では、ダイオードＤ６１が削除されているため、オペアンプＩ６１の反転入力端子の入力電圧は、ダイオードＤ６１の影響を受けない。
【００２９】
また、オペアンプＩ６１がハイレベルを出力すると、抵抗Ｒ１１及びコンデンサＣ１１を介してトランジスタＱ１１のベース端子にベース電流が流れるため、トランジスタＱ１１がオンする。そして、トランジスタＱ１１がオン状態になると、オペアンプＩ６１の反転入力端子の入力電圧は、基準電圧からＧＮＤとほぼ同電位まで低下し、入力電圧が変更される。その結果、トランジスタＱ１１がオンしている間は、オペアンプＩ６１の出力はハイレベルが維持され、主スイッチング素子Ｑ６２はオフ状態を継続することになる。ところが、抵抗Ｒ１１とコンデンサＣ１１は時定数回路を構成しており、コンデンサＣ１１への充電が完了すると、トランジスタＱ１１のベース端子に電流が流れなくなり、トランジスタＱ１１はオフする。トランジスタＱ１１がオフ状態になると、オペアンプＩ６１の反転入力端子の入力電圧は、ＧＮＤとほぼ同電位から基準電圧まで上昇する。その後、オペアンプＩ６１の非反転入力端子の入力電圧が、反転入力端子の入力電圧である基準電圧よりも低下すると、オペアンプＩ６１の出力はローレベルとなり、主スイッチング素子Ｑ６２は再びオン状態となる。
【００３０】
すなわち、本実施例においては、主スイッチング素子Ｑ６２の最小オフ時間は、抵抗Ｒ１１とコンデンサＣ１１によって構成される時定数回路によって決定され、チョークコイルＬ６１の回生が終了しているかどうかによる影響を受けない。そのため、重負荷時にチョークコイルＬ６１の回生時間よりも短くなるように、主スイッチング素子Ｑ６２の最小オフ時間を設定することにより、チョッパ電源の連続モードによる動作が可能となる。
【００３１】
また、前述したように、従来のチョッパ電源においては、電源の立ち上がり時に主スイッチング素子Ｑ６２に過大な電流が流れてしまう課題があった。本実施例においては、立ち上がり時のような常に出力電圧Ｖｏが基準電圧よりも低い状態においても、主スイッチング素子Ｑ６２には時定数回路によって決定される最小オフ時間が確保される。そのため、前述した過負荷保護回路が動作し、主スイッチング素子Ｑ６２がオフ状態となるまでの遅延時間を考慮して、最小オフ時間を設定することにより、立ち上がり時に主スイッチング素子Ｑ６２に過大な電流が流れることを防止できる。
【００３２】
［時定数回路の時定数の決め方］
以下では、図１に示す従来回路、及び図３に示す本実施例の回路の重負荷時における安定動作状態での動作波形を示す図２、図４を使用して、時定数による最小オフ時間の決定方法について説明する。
【００３３】
まず、図１の従来回路においては、動作波形は図２のようになり、チョッパ電源への入力電力は、入力電力＝入力電流×入力電圧により算出される。ここで、入力電流は、０アンペアからＩｐ６アンペアまで変化するので、平均値であるＩｐ６／２により算出できる。
【００３４】
次に、チョークコイルＬ６１を流れる電流値を用いて、入力電圧を算出する。チョークコイルＬ６１を流れる電流値は、「印加電圧／インダクタンス」の傾きを持つ時間の関数として表現することができる。ここで、チョークコイルＬ６１のインダクタンスをＬとすると、主スイッチング素子Ｑ６２がオン状態の時間Ｔｏｎ（以下、「オン時間Ｔｏｎ」という）にチョークコイルＬ６１を流れる電流値Ｉｐ＿ｏｎは、下式により算出することができる。そして、オン時間Ｔｏｎは電流値Ｉｐ＿ｏｎを用いて、式（１）のように表せる。
【００３５】
2014117100.tif 000003
【００３６】
同様に、主スイッチング素子Ｑ６２がオフ状態の時間Ｔｏｆｆ（以下、「オフ時間Ｔｏｆｆ」という）にチョークコイルＬ６１を流れる電流値Ｉｐ＿ｏｆｆは、下式により算出することができる。そして、オフ時間Ｔｏｆｆは電流値Ｉｐ＿ｏｆｆを用いて、式（２）のように表せる。なお、式（２）において、Ｖｆは、回生ダイオードＤ６２の順方向電圧降下を示している。
【００３７】
2014117100.tif 000004
【００３８】
チョッパ電源の重負荷時の安定動作状態においては、式（１）の主スイッチング素子Ｑ６２がオン状態のときの電流値Ｉｐ＿ｏｎと、式（２）の主スイッチング素子Ｑ６２がオフ状態のときの電流値Ｉｐ＿ｏｆｆとは等しくなる。そこで、式（１）、（２）を用いて、主スイッチング素子Ｑ６２のオン・デューティ（Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を算出すると、下式のようになる。
【００３９】
2014117100.tif 000005
【００４０】
したがって、従来回路における入力電力は、以下の式（３）により表される。
2014117100.tif 000006
【００４１】
次に、図４は、本実施例の図３のチョッパ電源における動作波形を示す図である。図４の縦軸方向には、上から順に、主スイッチング素子Ｑ６２のドレイン電流Ｉｄの電流波形、チョークコイルＬ６１に流れる電流Ｉの電流波形、出力電圧Ｖｏの電圧波形を示し、横軸は時間を示す。図４において、主スイッチング素子Ｑ６２のドレイン電流Ｉｄは、主スイッチング素子Ｑ６２がオン状態になると電流値Ｉｔ１から上昇し、出力電圧Ｖｏが基準電圧を超える電流値がＩｐ１のときに主スイッチング素子Ｑ６２がオフ状態となる。主スイッチング素子Ｑ６２は、チョークコイルＬ６１に流れる電流Ｉの電流値がＩｔ１になると、再度、オン状態となり、ドレイン電流Ｉｄの電流値が上昇する。チョークコイルＬ６１に流れる電流Ｉの波形は、主スイッチング素子Ｑ６２がオン状態のときにはドレイン電流Ｉｄがそのまま流れるため、ドレイン電流Ｉｄと同じ波形となる。主スイッチング素子Ｑ６２がオフ状態になると、チョークコイルＬ６１に蓄えられた電荷により電流Ｉが流れ、電流Ｉの電流値がＩｔ１になると、主スイッチング素子Ｑ６２がオン状態になり、ドレイン電流Ｉｄが再度流れ込む。出力電圧Ｖｏの波形は、主スイッチング素子Ｑ６２がオン状態のときには基準電圧に向かって上昇する波形となり、基準電圧を超えると、主スイッチング素子Ｑ６２がオフ状態となるため、基準電圧から下降する波形となる。
【００４２】
本実施例のチョッパ電源における入力電力は、従来回路における入力電力を示す式（３）と同様に、以下の式（４）により示される。
【００４３】
2014117100.tif 000007
【００４４】
本実施例のチョッパ電源の重負荷時の安定動作状態においては、チョークコイルＬ６１を流れる電流の主スイッチング素子Ｑ６２のオン時の増加分と、主スイッチング素子Ｑ６２のオフ時の減少分とは等しくなる。また、チョークコイルＬ６１を流れる電流値は、「印加電圧／インダクタンス」の傾きを持つ時間の関数として表現できるため、図４に示す主スイッチング素子Ｑ６２のオン時のチョークコイルＬ６１を流れる電流Ｉｔ１は、式（５）により表される。
【００４５】
2014117100.tif 000008
【００４６】
図１の従来回路における入力電力と、図３の本実施例のチョッパ電源の入力電力が等しくなるためには、式（３）、（４）より、Ｉｐ６＝Ｉｐ１＋Ｉｔ１であることが必要となる。ここで、図３において、主スイッチング素子Ｑ６２がオンしたときにチョークコイルＬ６１に流れる電流値Ｉｔ１がＩｔ１＞０であれば、図１の従来回路におけるピーク電流値Ｉｐ６よりも図３の回路におけるピーク電流値Ｉｐ１の方が小さいといえる。すなわち、（ピーク電流値Ｉｐ６）＞（ピーク電流値Ｉｐ１）の関係が成立する。
【００４７】
そこで、ピーク電流値Ｉｐ６よりもピーク電流値Ｉｐ１が小さくなるように、すなわち下記の式（６）が成り立つように、式（５）に基づいて最小オフ時間Ｔｏｆｆｍｉｎを決定する。その結果、最小オフ時間Ｔｏｆｆｍｉｎを満足するように、時定数回路の時定数を設定することにより、従来回路よりもピーク電流値を低減させることができる。
【００４８】
2014117100.tif 000009
【００４９】
また、出力電圧Ｖｏに発生するリップル電圧は、チョークコイルＬ６１を流れる電流のピークトゥピーク値に比例する。ところが、図３の回路を連続モードで動作させた場合には、非連続モードで動作させた図１の従来回路の場合と比較して、チョークコイルＬ６１を流れる電流のピーク値が低減すると共に、電流の最小値Ｉｔ１は従来回路の電流値である０アンペアよりも上昇する。その結果、チョークコイルＬ６１を流れる電流のピークトゥピーク値はより一層小さくなり、リップル電圧に関しても入力電流のピーク値の減少分よりも大きな抑制効果がある。
【００５０】
次に、電源の立ち上がり時に主スイッチング素子Ｑ６２に過大電流が流れることを防ぐためには、過負荷保護回路が動作するまでにチョークコイルＬ６１を流れる電流の増加分と、主スイッチング素子Ｑ６２のオフ時の減少分が次の関係式を満足する必要がある。すなわち、（遅延時間である主スイッチング素子Ｑ６２のオン時にチョークコイルＬ６１を流れる電流の増加分）≦（主スイッチング素子Ｑ６２のオフ時のチョークコイルＬ６１を流れる電流の減少分）を満足する必要がある。この関係式が満足されない場合（成立しない場合）には、チョークコイルＬ６１を流れる電流は増え続けることになる。そこで、式（１）、（２）を用いて、この関係式を表すと、以下の式（７）のようになる。
【００５１】
2014117100.tif 000010
【００５２】
ここで、チョッパ電源の立ち上がり時であるため、出力電圧Ｖｏは０ボルトとなる。更に、最も過大な電流が流れている状態では、主スイッチング素子Ｑ６２がオンした直後に過負荷保護回路が動作するため、過負荷保護回路が動作するまでの遅延時間をＴｏｎｄと定義すると、Ｔｏｎｄは主スイッチング素子Ｑ６２のオン時間Ｔｏｎと等しくなる。したがって、これらの条件を式（７）に代入すると、以下の式（８）を導くことができる。そして、式（８）が成り立つことが主スイッチング素子Ｑ６２に過電流が流れないための条件となる。
【００５３】
2014117100.tif 000011
【００５４】
時定数回路を構成する抵抗Ｒ１１の抵抗値、コンデンサＣ１１の容量を調整して、式（６）、（８）を満たすような最小オフ時間を決定する。これにより、重負荷時のリップル電圧を抑制し、立ち上がり時に過大な電流が流れることを抑制することができる。
【００５５】
なお、最小オフ時間Ｔｏｆｆｍｉｎによっては、軽負荷時において、本実施例に示す回路は従来回路と比較してオフ時間が同等以上となるため、リップル電圧も同等以上となる。ただし、軽負荷時は電流値の絶対値が小さいことから、重負荷時と比較してリップル電圧はほとんど問題とならない。
【００５６】
以上説明したように、本実施例によれば、リップル電圧を抑制することができると共に、立ち上がり時の入力電流のピーク値も抑制することができる。特に、ディスクリート部品で構成したチョッパ電源からなる電源装置において、重負荷時に連続モードで動作させることで出力電圧のリップル電圧の抑制を図ると共に、立ち上がり時の入力電流のピーク値が増大することを抑制することが可能となる。
【実施例２】
【００５７】
［電源装置の概要］
図５は、実施例２のチョッパ電源の構成を示す回路図である。図５において、前述した従来例の図１、実施例１の図３と同じ回路素子については同一符号を付し、従来例、及び実施例１と同じ機能の回路についての説明は省略する。本実施例と実施例１との相違点は、２つある。１つは、時定数回路のコンデンサＣ３１に並列接続したコンデンサＣ３２、コンデンサＣ３２の抵抗Ｒ１１とコンデンサＣ３１からなる時定数回路への接続を制御するスイッチング素子Ｑ３１を追加した点である。そして、もう１つは、出力電圧Ｖｏの値によって、スイッチング素子Ｑ３１のオン・オフ制御を行うトランジスタＱ３２、抵抗Ｒ３１、Ｒ３２、Ｒ３３からなる時定数制御回路を追加した点である。
【００５８】
（回路構成）
図５において、第１のコンデンサであるコンデンサＣ３２は、スイッチング素子Ｑ３１を介して、第２のコンデンサであるコンデンサＣ３１と並列接続されている。スイッチング素子Ｑ３１は、ｎチャネル型のＦＥＴ（電界効果トランジスタ）であり、電流流入端子はコンデンサＣ３２に、電流流出端子はコンデンサＣ３１に接続されている。スイッチング素子Ｑ３１の制御端子は、一端を電源入力の高電位側に接続された抵抗Ｒ３１と、トランジスタＱ３２のコレクタ端子との接続点に接続されている。トランジスタＱ３２のエミッタ端子は、ＧＮＤ側に接続され、ベース端子は、直列接続された抵抗Ｒ３２と抵抗Ｒ３３の接続点に接続されている。また、抵抗Ｒ３２の一端は出力電圧Ｖｏに接続され、抵抗Ｒ３３の一端はＧＮＤ側に接続されている。
【００５９】
（回路動作）
以下では、本実施例において新たに追加した回路の機能について詳細に説明する。実施例１の図３の回路においては、主スイッチング素子Ｑ６２の最小オフ時間Ｔｏｆｆｍｉｎは、チョッパ電源の立ち上がり時に主スイッチング素子Ｑ６２に過大な電流が流れることを防止するため、前述した式（８）を満足する値以上とする必要がある。式（８）を算出する際には、チョッパ電源の立ち上がり時であるため、出力電圧Ｖｏは０ボルトとして算出を行った。しかし、主スイッチング素子Ｑ６２に過大な電流が流れることを防止するために必要なオフ時間Ｔｏｆｆｎｅｓは、出力電圧Ｖｏは０ボルトではないときのオフ時間であるため、前述した式（７）に基づいて算出することができる。すなわち、式（７）において、オン時間Ｔｏｎを最も過電流状態に近い状態における主スイッチング素子Ｑ６２のオン時間Ｔｏｎｄと定義し、式（７）を変形させると、過大電流を防ぐために必要なオフ時間Ｔｏｆｆｎｅｓは下記の式（９）により表される。式（９）より、出力電圧Ｖｏの電圧が上昇するにしたがって、オフ時間Ｔｏｆｆｎｅｓが小さくなることがわかる。
【００６０】
2014117100.tif 000012
【００６１】
一方、出力電圧Ｖｏに発生するリップル電圧に関しては、前述した式（６）で示されるように、主スイッチング素子Ｑ６２の最小オフ時間Ｔｏｆｆｍｉｎが短い方が、電流のピーク値、リップル電圧値の両方に抑制効果が高くなる。
【００６２】
そのため、図５の回路において、出力電圧Ｖｏの電圧が低い状態であるチョッパ電源の立ち上がり時には、トランジスタＱ３２はオフ状態なので、スイッチング素子Ｑ３１はオン状態となる。その結果、抵抗Ｒ１１、コンデンサＣ３１、Ｃ３２から構成される時定数回路が動作することにより、十分なオフ時間が確保される。その後、出力電圧Ｖｏが上昇し、出力電圧Ｖｏを抵抗Ｒ３２と抵抗Ｒ３３で分圧された電圧値が、トランジスタＱ３２のベース−エミッタ間電圧Ｖｂｅよりも大きくなると、トランジスタＱ３２はオン状態となる。その結果、スイッチング素子Ｑ３１の制御端子に印加される電圧が低下し、スイッチング素子Ｑ３１はオフ状態となる。これにより、トランジスタＱ１１のベース端子に接続された時定数回路からコンデンサＣ３２は外され、最小オフ時間は式（６）を満たす範囲で小さくなるように、時定数回路が構成される。
【００６３】
以上説明したように、本実施例によれば、リップル電圧を抑制することができると共に、立ち上がり時の入力電流のピーク値も抑制することができる。特に、本実施例において追加した回路構成とすることにより、実施例１と比較して、重負荷時のピーク電流値及びリップル電圧値をより一層抑制することが可能となる。
【実施例３】
【００６４】
［電源装置の概要］
図６は、実施例３のチョッパ電源の構成を示す回路図である。図６において、前述した従来例の図１、実施例１の図３、実施例２の図５と同じ回路素子については同一符号を付し、従来例、及び実施例１、２と同じ機能の回路についての説明は省略する。本実施例においても、実施例２と同様に時定数回路のコンデンサＣ３１に並列にコンデンサＣ３２及びスイッチング素子Ｑ３１が接続されている。本実施例と実施例２との相違点は、トランジスタＱ４１、抵抗Ｒ４１、Ｒ４２からなる負荷電流検出回路が追加された点である。
【００６５】
（回路構成）
図６において、負荷電流検出抵抗である抵抗Ｒ４１は、出力電圧Ｖｏと負荷の間に配置されている。抵抗Ｒ４１の一端は、ＰＮＰ型のトランジスタＱ４１のエミッタ端子に接続され、他端は抵抗Ｒ４２に接続され、抵抗Ｒ４２の他端はトランジスタＱ４１のベース端子に接続されている。また、トランジスタＱ４１のコレクタ端子は、抵抗Ｒ３２に接続されている。トランジスタＱ４１、抵抗Ｒ４１、Ｒ４２は、抵抗Ｒ４１に所定値よりも大きな電流が流れるとトランジスタＱ４１がオン状態となる負荷電流検出回路を構成している。
【００６６】
（回路動作）
まず、図６に示す回路において、負荷電流が小さいときの動作について説明する。図６に示すチョッパ電源において発生する損失の大部分は、主スイッチング素子Ｑ６２のスイッチング損失が占めている。このスイッチング損失は、重負荷時であればあまり影響しないが、電子機器のスリープモードのような負荷が非常に小さい状態においては、チョッパ電源の効率に大きく影響する。
【００６７】
そのため、図６に示す回路では、負荷電流が小さく、負荷電流検出抵抗である抵抗Ｒ４１の両端に発生する電圧がトランジスタＱ４１のベース−エミッタ間電圧Ｖｂｅよりも小さいときは、トランジスタＱ４１はオフ状態となる。その結果、トランジスタＱ３２もオフ状態となるため、スイッチング素子Ｑ３１がオン状態となり、抵抗Ｒ１１、コンデンサＣ３１、Ｃ３２からなる時定数回路が動作し、主スイッチング素子Ｑ６２の最小オフ時間が大きくなるように、回路が構成されている。これにより、主スイッチング素子Ｑ６２のオフ時間が長くなるので、主スイッチング素子Ｑ６２のスイッチング周期も長くなり、チョッパ電源のスイッチング周波数が大きく低下するため、スイッチング損失を低減することができる。
【００６８】
また、負荷電流が増大し、負荷電流検出抵抗である抵抗Ｒ４１の両端に発生する電圧がトランジスタＱ４１のベース−エミッタ間電圧Ｖｂｅよりも大きくなった場合には、トランジスタＱ４１がオン状態となる。その結果、トランジスタＱ３２もオン状態となり、スイッチング素子Ｑ３１はオフ状態となり、上述した負荷電流が小さい場合の時定数回路の構成からコンデンサＣ３２が外される。これにより、最小オフ時間Ｔｏｆｆｍｉｎが式（６）を満たす範囲で小さくなるため、電流ピーク値及びリップル電圧値を抑制することが可能となる。
【００６９】
以上説明したように、本実施例によれば、リップル電圧を抑制することができると共に、立ち上がり時の入力電流のピーク値も抑制することができる。特に、本実施例において追加した回路構成とすることにより、実施例１、２と比較して、軽負荷時におけるチョッパ電源の効率アップも行うことが可能となる。
【実施例４】
【００７０】
［電源装置の概要］
図７は、実施例４のチョッパ電源の構成を示す回路図である。図７において、前述した従来例の図１、実施例１の図３、実施例２の図５、実施例３の図６と同じ回路素子については同一符号を付し、従来例、及び実施例１〜３と同じ機能の回路についての説明は省略する。本実施例においても、実施例２、３と同様に、時定数回路のコンデンサＣ３１に並列にコンデンサＣ３２及びスイッチング素子Ｑ３１が接続されている。本実施例と実施例２、３との相違点は、スイッチング素子Ｑ３１の制御をＣＰＵ  Ｉ５１が行っている点である。
【００７１】
（回路構成）
図７において、ＣＰＵ  Ｉ５１は、電源電圧として出力電圧Ｖｏを供給されることにより動作し、電子機器の制御を司る演算装置である。また、ＣＰＵ  Ｉ５１の出力ポートは、抵抗Ｒ５１を介してトランジスタＱ３２のベース端子に接続されている。ＣＰＵ  Ｉ５１からトランジスタＱ３２に対し、ハイレベルまたはローレベルの制御信号を出力することにより、トランジスタＱ３２のオン・オフ状態が制御され、その結果、スイッチング素子Ｑ３１のオフ・オン状態が制御される。また、ＣＰＵ  Ｉ５１は負荷の制御も担っており、電子機器の動作モードから負荷電流を検出することができる。
【００７２】
（回路動作）
まず、図７のチョッパ電源の立ち上がり時の動作について説明する。出力電圧Ｖｏの電圧が低い状態においては、ＣＰＵ  Ｉ５１は動作しておらず、トランジスタＱ３２のベース端子に接続された出力ポートはハイインピーダンス状態となっている。そのため、トランジスタＱ３２はオフ状態となるが、スイッチング素子Ｑ３１はオン状態となる。これにより、実施例２、３と同様に、抵抗Ｒ１１、コンデンサＣ３１、Ｃ３２からなる時定数回路が動作し、主スイッチング素子Ｑ６２に過大な電流が流れることを防止するのに十分なオフ時間が確保される。
【００７３】
続いて、出力電圧Ｖｏの電圧が、ＣＰＵ  Ｉ５１の動作可能な電圧よりも高くなった状態における動作について説明する。図７の回路において、ＣＰＵ  Ｉ５１は、電子機器の動作モードから負荷電流の検出を行う。そして、実施例３と同様に、スリープモードなどの負荷が非常に小さい状態においては、ＣＰＵ  Ｉ５１は、出力ポートよりトランジスタＱ３２のベース端子にローレベル信号を出力して、トランジスタＱ３２をオフ状態にする。これにより、スイッチング素子Ｑ３１はオン状態となり、主スイッチング素子Ｑ６２の最小オフ時間Ｔｏｆｆｍｉｎを大きくする制御が行われる。逆に、負荷が大きい状態においては、ＣＰＵ  Ｉ５１は、トランジスタＱ３２をオン状態にすることにより、スイッチング素子Ｑ３１をオフ状態にし、最小オフ時間Ｔｏｆｆｍｉｎｎが式（６）を満たす範囲で小さくなるように制御を行う。
【００７４】
以上説明したように、本実施例によれば、リップル電圧を抑制することができると共に、立ち上がり時の入力電流のピーク値も抑制することができる。特に、本実施例の回路構成により、負荷電流検出抵抗を削除することが可能であるため、実施例３と比較して、チョッパ電源のより一層の効率アップが可能となる。また、上述した実施例においては、オペアンプの反転入力端子に入力される基準電圧を低下させる時間を決定する手段として、時定数回路を使用している。時定数回路の代わりに、例えばワンショットパルス回路などを使用して、所定のパルス幅（時間幅）のパルスをトランジスタＱ１１のベース端子に入力することによっても同様の効果を得ることができる。
【実施例５】
【００７５】
実施例１〜４で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１〜４の電源装置が適用される画像形成装置の構成を説明する。
【００７６】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図８に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１〜４で説明した電源装置４００を備えている。なお、実施例１〜４の電源装置を適用可能な画像形成装置は、図８に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００７７】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する不図示のコントローラを備えており、実施例１〜４に記載の電源装置は、例えばコントローラに電力を供給する。また、実施例１〜４に記載の電源装置は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。即ち、実施例３、４の負荷は、コントローラや駆動部に相当する。本実施例の画像形成装置は、省電力を実現する待機状態（例えば、パワーセーブモードや待機モード）にある場合に、例えばコントローラのみに電力を供給する等、負荷を軽くして消費電力を低減させることができる。即ち、本実施例の画像形成装置では、パワーセーブモード時に、実施例１〜４で説明した電源装置は、負荷電流が小さくなったときにも、主スイッチング素子Ｑ６２のオフ状態の時間を延長し、電源装置の動作効率の低下を防ぐことができる。
【００７８】
以上説明したように、本実施例によれば、リップル電圧を抑制することができると共に、立ち上がり時の入力電流のピーク値も抑制することができる。
【符号の説明】
【００７９】
Ｄ６２            回生ダイオード
Ｉ６１            オペアンプ
Ｌ６１            チョークコイル
Ｑ１１、Ｑ６１    トランジスタ
Ｑ６２            主スイッチング素子
【図１】
2014117100.tif 000013
【図２】
2014117100.tif 000014
【図３】
2014117100.tif 000015
【図４】
2014117100.tif 000016
【図５】
2014117100.tif 000017
【図６】
2014117100.tif 000018
【図７】
2014117100.tif 000019
【図８】
2014117100.tif 000020