(57)【要約】【課題】青色光の感度の低下を抑制しつつ、光電変換層の深さを低減することが可能な固体撮像装置を提供する。【解決手段】入射光ＲＩ側から見てＳｉＧｅ層１１下にはＳｉ層１２が形成され、ＳｉＧｅ層１１にはＳｉＧｅ層１１Ａ〜１１Ｃが設けられ、ＳｉＧｅ層１１Ｃは、入射光ＲＩ側から見てＳｉＧｅ層１１の最上層に形成され、ＳｉＧｅ層１１Ｂは、ＳｉＧｅ層１１Ｃ下に形成され、ＳｉＧｅ層１１ＣよりもＧｅ濃度が濃く、ＳｉＧｅ層１１Ａは、ＳｉＧｅ層１１Ｂ下に形成され、ＳｉＧｅ層１１ＣよりもＧｅ濃度が薄く、ＳｉＧｅ層１１およびＳｉ層１２には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒが画素ＰＣごとに形成される。【選択図】図４
2014041867.tif 000002
【特許請求の範囲】
【請求項１】
入射光側から見て光電変換層の最上層に設けられ、Ｇｅ濃度の最低値が５０〜７０％の範囲内に設定された第１ＳｉＧｅ層と、
前記光電変換層において前記第１ＳｉＧｅ層下に設けられ、前記第１ＳｉＧｅ層よりもＧｅ濃度が濃く、Ｇｅ濃度の最高値が１００％に設定された第２ＳｉＧｅ層と、
前記光電変換層において前記第２ＳｉＧｅ層下に設けられ、前記第２ＳｉＧｅ層よりもＧｅ濃度の薄い第３ＳｉＧｅ層と、
前記光電変換層において前記第３ＳｉＧｅ層下に設けられたＳｉ層と、
前記Ｓｉ層上に形成されたトランジスタを備えることを特徴とする固体撮像装置。
【請求項２】
入射光側から見て光電変換層の最上層に設けられた第１ＳｉＧｅ層と、
前記光電変換層において前記第１ＳｉＧｅ層下に設けられ、前記第１ＳｉＧｅ層よりもＧｅ濃度の濃い第２ＳｉＧｅ層とを備えることを特徴とする固体撮像装置。
【請求項３】
前記第２ＳｉＧｅ層上に形成されたトランジスタを備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
入射光側から見て光電変換層の最上層に設けられた第１ＳｉＧｅ層と、
前記光電変換層において前記第１ＳｉＧｅ層下に設けられ、前記第１ＳｉＧｅ層よりもＧｅ濃度の濃い第２ＳｉＧｅ層と、
前記光電変換層において前記第２ＳｉＧｅ層下に設けられ、前記第２ＳｉＧｅ層よりもＧｅ濃度の薄い第３ＳｉＧｅ層と、
前記光電変換層において前記第３ＳｉＧｅ層下に設けられたＳｉ層とを備えることを特徴とする固体撮像装置。
【請求項５】
前記Ｓｉ層上に形成されたトランジスタを備えることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
Ｓｉ基板上に絶縁層を形成する工程と、
前記絶縁層に開口部を形成する工程と、
前記絶縁層を覆う第１ＳｉＧｅ層を前記Ｓｉ基板上に形成する工程と、
前記第１ＳｉＧｅ層よりもＧｅ濃度の濃い第２ＳｉＧｅ層を前記第１ＳｉＧｅ層上に形成する工程と、
前記第１ＳｉＧｅ層よりもＧｅ濃度の濃い第２ＳｉＧｅ層を前記第１ＳｉＧｅ層上に形成する工程と、
前記第２ＳｉＧｅ層よりもＧｅ濃度の薄い第３ＳｉＧｅ層を前記第２ＳｉＧｅ層上に形成する工程と、
前記第３ＳｉＧｅ層上にＳｉ層を形成する工程と、
前記１ＳｉＧｅ層、前記２ＳｉＧｅ層、前記３ＳｉＧｅ層および前記Ｓｉ層に光電変換層を形成する工程と、
前記Ｓｉ層上にトランジスタを形成する工程と、
前記Ｓｉ基板および前記絶縁層を除去する工程とを備えることを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
固体撮像装置では、画素の微細化に対応して光電変換層の深さを低減するため、Ｓｉよりもバンドギャップの小さなＧｅを用いる方法が提案されている。ただし、Ｇｅは、赤色光の感度は高いが、青色光の感度が低かった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１２４９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、青色光の感度の低下を抑制しつつ、光電変換層の深さを低減することが可能な固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、第１ＳｉＧｅ層と、第２ＳｉＧｅ層とが設けられている。第１ＳｉＧｅ層は、入射光側から見て光電変換層の最上層に設けられている。第２ＳｉＧｅ層は、前記光電変換層において前記第１ＳｉＧｅ層下に設けられ、前記第１ＳｉＧｅ層よりもＧｅ濃度の濃い。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２（ａ）は、図１の固体撮像装置の画素の構成例を示す回路図、図２（ｂ）は、図１の固体撮像装置の画素のその他の構成例を示す回路図である。
【図３】図３は、図２（ａ）の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【図４】図４（ａ）は、図１の固体撮像装置の概略構成を示す断面図、図４（ｂ）は、図４（ａ）のＳｉＧｅ層１１およびＳｉ層１２の部分を拡大して示す断面図、図４（ｃ）は、図４（ｂ）のＳｉＧｅ層１１およびＳｉ層１２の深さ方向の濃度プロファイルを示す図である。
【図５】図５（ａ）および図５（ｂ）は、第２の実施形態に係る固体撮像装置の製造方法を示す断面図である。
【図６】図６（ａ）および図６（ｂ）は、第２の実施形態に係る固体撮像装置の製造方法を示す断面図である。
【図７】図７（ａ）は、第３の実施形態に係る固体撮像装置の概略構成を示す断面図、図７（ｂ）は、図７（ａ）のＳｉＧｅ層４１の部分を拡大して示す断面図、図７（ｃ）は、図７（ｂ）のＳｉＧｅ層４１の深さ方向の濃度プロファイルを示す図である。
【図８】図８は、第４の実施形態に係る固体撮像装置の概略構成を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。なお、画素ＰＣには、光電変換層が設けられている。光電変換層には、光入射側から見て光電変換層の最上層に第１ＳｉＧｅ層が設けられ、第１ＳｉＧｅ層下には第２ＳｉＧｅ層が設けられている。第２ＳｉＧｅ層は第１ＳｉＧｅ層よりもＧｅ濃度が濃い。
【０００９】
また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７が設けられている。なお、基準電圧ＶＲＥＦはランプ波を用いることができる。
【００１０】
そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。
【００１１】
ここで、第１ＳｉＧｅ層および第２ＳｉＧｅ層を光電変換層に設けることにより、光電変換層の上層で青色光の感度を向上させることが可能となるとともに、光電変換層の下層で赤色光の感度を向上させることができる。このため、青色光の感度の低下を抑制しつつ、光電変換層の深さを低減することが可能となる。
【００１２】
図２（ａ）は、図１の固体撮像装置の画素の構成例を示す回路図、図２（ｂ）は、図１の固体撮像装置の画素のその他の構成例を示す回路図である。
図２（ａ）において、画素ＰＣには、フォトダイオードＰＤ、増幅トランジスタＴｂ、リセットトランジスタＴｃおよび読み出しトランジスタＴｄがそれぞれ設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｃと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００１３】
そして、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ＲＥＡＤが入力される。また、リセットトランジスタＴｃのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｃのゲートには、リセット信号ＲＳＧが入力され、リセットトランジスタＴｃのドレインは、電源電位ＲＳＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、電源電位ＶＤＤに接続されている。
【００１４】
また、負荷回路３には、カラムごとに電流原Ｇが設けられている。そして、電流原Ｇはカラムごとに垂直信号線Ｖｌｉｎに接続されている。なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ＲＥＡＤおよびリセット信号ＲＳＧをロウごとに画素ＰＣに伝送することができる。
【００１５】
図３は、図２（ａ）の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。
図３において、電源電位ＲＳＤが立ち上がった状態で（ｔ１）、リセット信号ＲＳＧが立ち上がると（ｔ２）、リセットトランジスタＴｃがオンし、リーク電流などで発生した余分な電荷がフローティングディフュージョンＦＤにリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと電流原Ｇとでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルの出力電圧ＶＳＩＧが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００１６】
そして、カラムＡＤＣ回路４において、リセットレベルの出力電圧ＶＳＩＧが入力された状態で、基準電圧ＶＲＥＦとしてランプ波が与えられると、リセットレベルの出力電圧ＶＳＩＧとランプ波とが比較される。
【００１７】
そして、リセットレベルの出力電圧ＶＳＩＧがランプ波のレベルと一致するまでダウンカウントされることで、リセットレベルの出力電圧ＶＳＩＧがデジタル値に変換され保持される。
【００１８】
次に、読み出し信号ＲＥＡＤが立ち上がると（ｔ３）、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと電流原Ｇとでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルの出力電圧ＶＳＩＧが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００１９】
そして、カラムＡＤＣ回路４において、信号レベルの出力電圧ＶＳＩＧが入力された状態で、基準電圧ＶＲＥＦとしてランプ波が与えられると、信号レベルの出力電圧ＶＳＩＧとランプ波とが比較される。
【００２０】
そして、信号レベルの出力電圧ＶＳＩＧがランプ波のレベルと一致するまで今度はアップカウントされることで、信号レベルの出力電圧ＶＳＩＧとリセットレベルの出力電圧ＶＳＩＧとの差分がデジタル値に変換され、出力信号Ｓ１として出力される。
【００２１】
次に、電源電位ＲＳＤが立ち下がった状態でリセット信号ＲＳＧが立ち上がると（ｔ４）、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤの電位がロウレベルに設定される。このため、増幅トランジスタＴｂがオフし、直信号線Ｖｌｉｎの電圧がフローティングディフュージョンＦＤの電位に追従しないようになる。
【００２２】
また、図２（ｂ）において、図２（ａ）のフォトダイオードＰＤおよび読み出しトランジスタＴｄの代わりにフォトダイオードＰＤ１〜ＰＤ４および読み出しトランジスタＴｄ１〜Ｔｄ４がそれぞれ設けられることで、４個分の画素ＰＣが構成されている。この構成では、増幅トランジスタＴｂおよびリセットトランジスタＴｃは４個分の画素ＰＣで共有されている。
【００２３】
図４（ａ）は、図１の固体撮像装置の概略構成を示す断面図、図４（ｂ）は、図４（ａ）のＳｉＧｅ層１１およびＳｉ層１２の部分を拡大して示す断面図、図４（ｃ）は、図４（ｂ）のＳｉＧｅ層１１およびＳｉ層１２の深さ方向の濃度プロファイルを示す図である。
図４（ａ）〜図４（ｃ）において、この固体撮像装置にはＳｉＧｅ層１１が設けられ、入射光ＲＩ側から見てＳｉＧｅ層１１下にはＳｉ層１２が形成されている。なお、ＳｉＧｅ層１１およびＳｉ層１２はＰ型に設定することができる。また、ＳｉＧｅ層１１の表面は、ＳｉＧｅ層１１の結晶欠陥が除去された研磨面とすることができる。ここで、ＳｉＧｅ層１１には、ＳｉＧｅ層１１Ａ〜１１Ｃが設けられている。ＳｉＧｅ層１１Ｃは、入射光ＲＩ側から見てＳｉＧｅ層１１の最上層に形成されている。なお、ＳｉＧｅ層１１Ｃは、Ｇｅ濃度の最低値が５０〜７０％の範囲内に設定することができる。ＳｉＧｅ層１１Ｂは、ＳｉＧｅ層１１Ｃ下に形成され、ＳｉＧｅ層１１ＣよりもＧｅ濃度が濃い。なお、ＳｉＧｅ層１１Ｂは、Ｇｅ濃度の最高値が１００％に設定することができる。ＳｉＧｅ層１１Ａは、ＳｉＧｅ層１１Ｂ下に形成され、ＳｉＧｅ層１１ＣよりもＧｅ濃度が薄い。また、ＳｉＧｅ層１１の膜厚は１μｍ程度に設定することができる。
【００２４】
ここで、ＳｉＧｅ層１１およびＳｉ層１２には画素領域ＲＢ１および周辺領域ＲＡ１が設けられている。なお、画素領域ＲＢ１には、図１の画素アレイ部１を形成することができる。周辺領域ＲＡ１には、図１の垂直走査回路２、負荷回路３、カラムＡＤＣ回路４、水平走査回路５、基準電圧発生回路６およびタイミング制御回路７を形成することができる。
【００２５】
そして、画素領域ＲＢ１において、ＳｉＧｅ層１１およびＳｉ層１２には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒが画素ＰＣごとに形成されている。なお、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒは、図２（ａ）のフォトダイオードＰＤを構成することができる。青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒは、例えば、ＰＮＰ構造とすることができ、このＰＮＰ構造のＮ型拡散層の深さはＳｉＧｅ層１１の膜厚とほぼ等しくすることができる。また、ＳｉＧｅ層１１およびＳｉ層１２には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒを画素ＰＣごとに分離する画素分離層１３が形成されている。なお、画素分離層１３はＰ型不純物導入層にて構成することができる。
【００２６】
また、画素領域ＲＢ１において、ＳｉＧｅ層１１およびＳｉ層１２には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒにそれぞれ隣接するようにＮ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒが形成されている。そして、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒと、Ｎ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒとの間に配置されるようにして、ゲート電極１６Ｂ、１６Ｇ、１６Ｒがゲート絶縁層１８を介してＳｉ層１２上に形成されている。なお、ゲート絶縁層１８の材料は、例えば、シリコン酸化膜を用いることができる。ゲート電極１６Ｂ、１６Ｇ、１６Ｒの材料は、例えば、多結晶シリコン膜を用いることができる。あるいは、ゲート電極１６Ｂ、１６Ｇ、１６Ｒの材料は、チタンナイトライド、タンタルカーボン、ランタン系材料、アルミ系材料、マグネシウム系材料などの金属化合物を単体としてまたは組み合わせて用いるようにしてもよい。Ｎ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒおよびゲート電極１６Ｂ、１６Ｇ、１６Ｒは、図２（ａ）の読み出しトランジスタＴｄを構成することができる。
【００２７】
また、画素領域ＲＢ１において、Ｓｉ層１２上にはゲート電極１６Ｂ、１６Ｇ、１６Ｒを覆うように層間絶縁層１９が形成されている。なお、層間絶縁層１９の材料は、例えば、シリコン酸化膜を用いることができる。そして、層間絶縁層１９にはプラグ電極２０Ｂおよび配線２１Ｂが埋め込まれている。なお、配線２１Ｂは、プラグ電極２０Ｂを介してＮ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒおよびゲート電極１６Ｂ、１６Ｇ、１６Ｒに接続することができる。なお、プラグ電極２０Ｂおよび配線２１Ｂの材料は、例えば、Ａｌ、Ｃｕ、Ｗなどの金属を用いることができる。
【００２８】
また、画素領域ＲＢ１において、ＳｉＧｅ層１１上には反射防止膜２５が設けられている。なお、反射防止膜２５の材料は、例えば、シリコン窒化膜、ハフニウムオキサイドまたはタンタルオキサイドを用いることができる。反射防止膜２５上には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒにそれぞれ対応するように青色フィルタ２６Ｂ、緑色フィルタ２６Ｇおよび赤色フィルタ２６Ｒが設けられている。青色フィルタ２６Ｂ、緑色フィルタ２６Ｇおよび赤色フィルタ２６Ｒ上にはオンチップレンズ２７Ｂ、２７Ｇ、２７Ｒがそれぞれ形成されている。
【００２９】
一方、周辺領域ＲＡ１において、ＳｉＧｅ層１１およびＳｉ層１２には、素子分離絶縁層１７が形成されている。なお、素子分離絶縁層１７としては、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を用いることができる。素子分離絶縁層１７の材料は、例えば、シリコン酸化膜を用いることができる。そして、素子分離絶縁層１７にて分離されたアクティブ領域には、Ｎ型不純物導入層１５ＮおよびＰ型不純物導入層１５Ｐが形成されている。なお、Ｐ型不純物導入層１５Ｐの周囲には不図示のＮウェルをＳｉＧｅ層１１およびＳｉ層１２に形成することができる。そして、Ｎ型不純物導入層１５Ｎ間およびＰ型不純物導入層１５Ｐ間にそれぞれ配置されるようにして、ゲート電極１６Ｎ、１６Ｐがゲート絶縁層１８を介してＳｉ層１２上に形成されている。なお、ゲート電極１６Ｎ、１６Ｐの材料は、例えば、多結晶シリコン膜を用いることができる。あるいは、ゲート電極１６Ｎ、１６Ｐの材料は、チタンナイトライド、タンタルカーボン、ランタン系材料、アルミ系材料、マグネシウム系材料などの金属化合物を単体としてまたは組み合わせて用いるようにしてもよい。
【００３０】
また、周辺領域ＲＡ１において、Ｓｉ層１２上にはゲート電極１６Ｎ、１６Ｐを覆うように層間絶縁層１９が形成されている。そして、層間絶縁層１９にはプラグ電極２０Ａおよび配線２１Ａが埋め込まれている。なお、配線２１Ａは、プラグ電極２０Ａを介してＮ型不純物導入層１５Ｎ、Ｐ型不純物導入層１５Ｐおよびゲート電極１６Ｐ、１６Ｎに接続することができる。なお、プラグ電極２０Ａおよび配線２１Ａの材料は、例えば、Ａｌ、Ｃｕ、Ｗなどの金属を用いることができる。
【００３１】
また、周辺領域ＲＡ１において、ＳｉＧｅ層１１上には反射防止膜２５が設けられている。反射防止膜２５上にはパッド電極２３が形成されている。なお、パッド電極２３はプラグ電極２２を介して配線２１Ａに接続することができる。また、層間絶縁層１９上には支持基板２４が設けられている。
【００３２】
そして、入射光ＲＩはオンチップレンズ２７Ｂ、２７Ｇ、２７Ｒにて画素ＰＣごとに集光され、青色フィルタ２６Ｂ、緑色フィルタ２６Ｇおよび赤色フィルタ２６Ｒをそれぞれ介して青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒに入射する。そして、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒにおいて、入射光ＲＩの光量に応じて電荷が発生し蓄積される。そして、図２（ａ）の読み出しトランジスタＴｄを介して青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒから信号がそれぞれ読み出され、配線２１Ｂ、２１Ａを介して周辺領域ＲＡ１に送られることで出力信号Ｓ１が生成される。
【００３３】
ここで、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４ＲをＳｉ層のみで形成した場合には、赤色光の感度を維持するために３μｍ以上の膜厚が必要となる。これに対して、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４ＲをＳｉＧｅ層１１で形成することにより、膜厚を１μｍ程度に設定した場合においても、赤色光の感度を維持することが可能となり、画素ピッチが１．４μｍ以下に微細化された場合においても、隣接画素間での混色を抑制することができる。また、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒを薄膜化することにより、画素分離層１３の形成に必要なイオン注入エネルギーを下げることができ、製造工程の煩雑化を防止することができる。また、ＳｉＧｅ層１１の最上層にＳｉＧｅ層１１Ｃを設けることにより、ＳｉＧｅ層１１の最上層においてＧｅ濃度を低下させることができ、青色光の感度の低下を抑制することができる。また、ＳｉＧｅ層１１ＢのＧｅ濃度の最高値を１００％に設定することにより、赤色光の感度を向上させることができ、ＳｉＧｅ層１１を薄膜化することが可能となるとともに、ＳｉＧｅ層１１ＣのＧｅ濃度の最低値を５０〜７０％の範囲内に設定することにより、ＳｉＧｅ層１１のＧｅ濃度の勾配を緩和することができ、ＳｉＧｅ層１１の結晶品質の低下を抑制することが可能となる。また、ＳｉＧｅ層１１下にＳｉ層１２を形成することにより、低温プロセスを用いることなくトランジスタを形成することが可能となり、製造プロセスの煩雑化を抑制しつつ、トランジスタの品質の低下を防止することができる。
【００３４】
（第２の実施形態）
図５（ａ）、図５（ｂ）、図６（ａ）および図６（ｂ）は、第２の実施形態に係る固体撮像装置の製造方法を示す断面図である。
図５（ａ）において、熱酸化またはＣＶＤなどの方法にてＳｉ基板３１上に絶縁層３３を成膜する。なお、絶縁層３３の材料は、例えば、シリコン酸化膜を用いることができる。また、絶縁層３３の膜厚は、例えば、１００〜１５０ｎｍの範囲内に設定することができる。そして、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、Ｓｉ基板３１の表面の一部を露出させる開口部３４を絶縁層３３に形成する。なお、開口部３４の径は、例えば、１００〜２００ｎｍの範囲内に設定することができる。
【００３５】
次に、ＳｉＧｅのエピタキシャル成長を行うことにより、開口部３４に埋め込まれたＳｉＧｅ層１１ＤをＳｉ基板３１上に成膜する。なお、ＳｉＧｅ層１１ＤのＧｅ濃度は、５０〜７０％の範囲内に設定することが好ましい。この時、Ｓｉ基板３１とＳｉＧｅ層１１Ｄとの格子定数の不整合に応じて、Ｓｉ基板３１の表面から４５°の方向に結晶欠陥３２がＳｉＧｅ層１１Ｄに発生する。この時、結晶欠陥３２の深さを３０ｎｍ程度とすることができ、結晶欠陥３２を開口部３４内に閉じ込めることが可能となることから、結晶欠陥３２がＳｉＧｅ層１１Ｄ上に突き抜けるのを抑制することができる。
【００３６】
次に、開口部３４がＳｉＧｅ層１１Ｄにて十分満たされると、ＳｉＧｅ層１１ＤのＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｅｔｃｈｉｎｇ）にてＳｉＧｅ層１１Ｄを平坦化する。そして、平坦化されたＳｉＧｅ層１１Ｄを種結晶としてＳｉＧｅのエピタキシャル成長を行うことにより、絶縁層３３およびＳｉＧｅ層１１Ｄ上にＳｉＧｅ層１１Ｃ、１１Ｂを順次成膜する。この時、ＳｉＧｅ層１１ＣのＧｅ濃度は、５０〜７０％の範囲内から徐々に上昇するように調整し、ＳｉＧｅ層１１ＢにおいてＧｅ濃度のピークが１００％になるように設定することが好ましい。また、ＳｉＧｅ層１１Ｃ、１１Ｂの膜厚が３０〜２００ｎｍの範囲内でＧｅ濃度が１００％になるようにすることが好ましい。そして、ＳｉＧｅ層１１ＢにおいてＧｅを１００〜５００ｎｍ程度だけエピタキシャル成長させた後、Ｇｅ濃度が０％に向かって低下するようにＳｉＧｅ層１１Ａを成膜する。さらに、Ｓｉのエピタキシャル成長を行うことにより、ＳｉＧｅ層１１Ａ上にＳｉ層１２を成膜する。なお、Ｓｉ層１２の膜厚は、例えば、０〜３０ｎｍの範囲内に設定することができる。
【００３７】
次に、図５（ｂ）に示すように、ＳｉＧｅ層１１およびＳｉ層１２に素子分離絶縁層１７を埋め込んだ後、Ｐ型不純物をイオン注入することにより、画素分離層１３を画素間に形成する。ここで、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４ＲをＳｉＧｅ層１１に形成することにより、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒを薄膜化することができ、Ｓｉ層に形成した場合に比べて画素分離層１３の形成に必要なイオン注入エネルギーを下げることができる。
【００３８】
そして、熱酸化などの方法にてゲート絶縁層１８をＳｉ層１２上に形成した後、ゲート電極１６Ｎ、１６Ｐを周辺領域ＲＡ１に形成するとともに、ゲート電極１６Ｂ、１６Ｇ、１６Ｒを画素領域ＲＢ１に画素ごとに形成する。
【００３９】
次に、画素領域ＲＢ１においてＳｉＧｅ層１１およびＳｉ層１２に不純物をイオン注入することにより、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒを画素ごとに形成する。さらに、ＳｉＧｅ層１１およびＳｉ層１２にＮ型不純物をイオン注入することにより、Ｎ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒ、１５Ｎを形成するとともに、ＳｉＧｅ層１１およびＳｉ層１２にＰ型不純物をイオン注入することにより、Ｐ型不純物導入層１５Ｐを形成する。
【００４０】
次に、ＣＶＤなどの方法にてゲート電極１６Ｂ、１６Ｇ、１６Ｒ、１６Ｎ、１６Ｐが覆われるように層間絶縁層１９を形成する。そして、層間絶縁層１９に埋め込まれたプラグ電極２０Ａ、２０Ｂおよび配線２１Ａ、２１Ｂを形成する。
【００４１】
次に、層間絶縁層１９上に支持基板２４を形成する。なお、支持基板２４は層間絶縁層１９に貼り付けることができる。また、例えば、支持基板２４の材料はＳｉなどの半導体基板を用いるようにしてもよいし、ガラス、セラミックまたは樹脂などの絶縁性基板を用いるようにしてもよい。
【００４２】
次に、図６（ａ）に示すように、ＣＭＰなどの方法にてＳｉ基板３１を除去した後、さらに絶縁層３３およびＳｉＧｅ層１１Ｄを除去することにより、ＳｉＧｅ層１１Ｃの表面を露出させ、ＳｉＧｅ層１１Ｃ上の結晶欠陥３２を除去する。
ここで、ＳｉＧｅ層１１Ｃ上の結晶欠陥３２を除去することにより、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒの結晶品質を向上させることができ、高画質化を図ることができる。
【００４３】
次に、図６（ｂ）に示すように、ＣＶＤまたはスパッタなどの方法にて反射防止膜２５をＳｉＧｅ層１１上に成膜する。なお、例えば、反射防止膜２５の材料はシリコン酸化膜またはシリコン窒化膜を用いることができる。そして、周辺領域ＲＡ１において不図示の貫通孔絶縁層を介して反射防止膜２５、ＳｉＧｅ層１１、Ｓｉ層１２および層間絶縁層１９にプラグ電極２２を埋め込み、プラグ電極２２を配線２１Ａと接続する。
【００４４】
次に、周辺領域ＲＡ１においてプラグ電極２２に接続されたパッド電極２３を反射防止膜２５上に形成する。次に、画素領域ＲＡ２において青色フィルタ２６Ｂ、緑色フィルタ２６Ｇおよび赤色フィルタ２６Ｒを画素ごとに反射防止膜２５上に形成した後、青色フィルタ２６Ｂ、緑色フィルタ２６Ｇおよび赤色フィルタ２６Ｒ上にオンチップレンズ２７Ｂ、２７Ｇ、２７Ｒをそれぞれ形成する。なお、例えば、青色フィルタ２６Ｂ、緑色フィルタ２６Ｇ、赤色フィルタ２６Ｒおよびオンチップレンズ２７Ｂ、２７Ｇ、２７Ｒの材料は透明な有機化合物を用いることができる。
【００４５】
（第３の実施形態）
図７（ａ）は、第３の実施形態に係る固体撮像装置の概略構成を示す断面図、図７（ｂ）は、図７（ａ）のＳｉＧｅ層４１の部分を拡大して示す断面図、図７（ｃ）は、図７（ｂ）のＳｉＧｅ層４１の深さ方向の濃度プロファイルを示す図である。
図７（ａ）〜図７（ｃ）において、この固体撮像装置にはＳｉＧｅ層４１が設けられている。なお、ＳｉＧｅ層４１はＰ型に設定することができる。また、ＳｉＧｅ層４１の表面は、ＳｉＧｅ層４１の結晶欠陥が除去された研磨面とすることができる。ここで、ＳｉＧｅ層４１には、ＳｉＧｅ層４１Ａ、４１Ｂが設けられている。ＳｉＧｅ層４１Ｂは、入射光ＲＩ側から見てＳｉＧｅ層４１の最上層に形成されている。なお、ＳｉＧｅ層４１Ｂは、Ｇｅ濃度の最低値が５０〜７０％の範囲内に設定することができる。ＳｉＧｅ層４１Ａは、ＳｉＧｅ層４１Ｂ下に形成され、ＳｉＧｅ層４１ＢよりもＧｅ濃度が濃い。なお、ＳｉＧｅ層４１Ａは、Ｇｅ濃度の最高値が１００％に設定することができる。なお、ＳｉＧｅ層４１の膜厚は１μｍ程度に設定することができる。
【００４６】
ここで、ＳｉＧｅ層４１は画素層ＬＡ２に設けられ、画素層ＬＡ２には画素領域ＲＢ２および周辺領域ＲＡ２が設けられている。入射光ＲＩ側から見て画素層ＬＡ２下には回路層ＬＡ１が設けられている。なお、画素領域ＲＢ２には、図１の画素アレイ部１を形成することができる。周辺領域ＲＡ２には、画素アレイ部１の画素から読み出された信号を増幅する増幅器を形成することができる。回路層ＬＡ１には図１の垂直走査回路２、負荷回路３、カラムＡＤＣ回路４、水平走査回路５、基準電圧発生回路６およびタイミング制御回路７を形成することができる。この回路層ＬＡ１は、図４の支持基板２４の役割も果たすことができる。
【００４７】
そして、画素領域ＲＢ２において、ＳｉＧｅ層４１には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒが画素ＰＣごとに形成されている。また、ＳｉＧｅ層４１には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒを画素ＰＣごとに分離する画素分離層１３が形成されている。また、画素領域ＲＢ２において、ＳｉＧｅ層４１には、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒにそれぞれ隣接するようにＮ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒが形成されている。そして、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４Ｒと、Ｎ型不純物導入層１５Ｂ、１５Ｇ、１５Ｒとの間に配置されるようにして、ゲート電極１６Ｂ、１６Ｇ、１６Ｒがゲート絶縁層１８を介してＳｉＧｅ層４１上に形成されている。
【００４８】
また、画素領域ＲＢ２において、図４の画素領域ＲＢ１と同様に、ゲート電極１６Ｂ、１６Ｇ、１６Ｒ上には、層間絶縁層１９、プラグ電極２０Ｂおよび配線２１Ｂが形成されている。また、画素領域ＲＢ２において、ＳｉＧｅ層４１上には、反射防止膜２５、青色フィルタ２６Ｂ、緑色フィルタ２６Ｇ、赤色フィルタ２６Ｒおよびオンチップレンズ２７Ｂ、２７Ｇ、２７Ｒが形成されている。
【００４９】
一方、周辺領域ＲＡ２において、図４の周辺領域ＲＡ１と同様に、ＳｉＧｅ層４１には、Ｎ型不純物導入層１５ＮおよびＰ型不純物導入層１５Ｐが形成されている。また、周辺領域ＲＡ２において、図４の周辺領域ＲＡ１と同様に、ＳｉＧｅ層４１上には、ゲート電極１６Ｎ、１６Ｐがゲート絶縁層１８を介して形成されている。さらに、周辺領域ＲＡ２において、図４の周辺領域ＲＡ１と同様に、ゲート電極１６Ｎ、１６Ｐ上には、層間絶縁層１９、プラグ電極２０Ａおよび配線２１Ａが形成されている。
【００５０】
一方、回路層ＬＡ１には、Ｓｉ基板５１が設けられている。なお、Ｓｉ基板５１はＰ型に設定することができる。そして、Ｓｉ基板５１には、Ｎ型不純物導入層５２ＮおよびＰ型不純物導入層５２Ｐが形成されている。なお、Ｐ型不純物導入層５２Ｐの周囲には不図示のＮウェルをＳｉ層５１に形成することができる。そして、Ｎ型不純物導入層５２Ｎ間およびＰ型不純物導入層５２Ｐ間にそれぞれ配置されるようにして、ゲート電極５３Ｎ、５３Ｐがゲート絶縁層５６を介してＳｉ層５１上に形成されている。なお、ゲート電極５３Ｎ、５３Ｐの材料は、例えば、多結晶シリコン膜を用いることができる。あるいは、ゲート電極５３Ｎ、５３Ｐの材料は、チタンナイトライド、タンタルカーボン、ランタン系材料、アルミ系材料、マグネシウム系材料などの金属化合物を単体としてまたは組み合わせて用いるようにしてもよい。
【００５１】
また、Ｓｉ層５１上にはゲート電極５３Ｎ、５３Ｐを覆うように層間絶縁層５７が形成されている。そして、層間絶縁層５７にはプラグ電極５４および配線５５が埋め込まれている。なお、配線５５は、プラグ電極５４を介してＮ型不純物導入層５２Ｎ、Ｐ型不純物導入層５２Ｐおよびゲート電極５３Ｐ、５３Ｎに接続することができる。なお、プラグ電極５４および配線５５の材料は、例えば、Ａｌ、Ｃｕ、Ｗなどの金属を用いることができる。そして、層間絶縁層５７上には層間絶縁層１９が配置されることで、回路層ＬＡ１上に画素層ＬＡ２が積層されている。
【００５２】
また、周辺領域ＲＡ２において、反射防止膜２５、ＳｉＧｅ層４１および層間絶縁層１９には開口部５８Ａが形成され、反射防止膜２５、ＳｉＧｅ層４１および層間絶縁層１９、５７には開口部５８Ｂが形成されている。そして、配線２１Ａ、５５はボンディングワイヤ５９を介して互いに接続されるとともに、外部に引き出されている。
【００５３】
ここで、青色用光電変換層１４Ｂ、緑色用光電変換層１４Ｇおよび赤色用光電変換層１４ＲをＳｉＧｅ層４１で形成することにより、膜厚を１μｍ程度に設定した場合においても、赤色光の感度を維持することが可能となり、画素ピッチが１．４μｍ以下に微細化された場合においても、隣接画素間での混色を抑制することができる。また、ＳｉＧｅ層４１ＡのＧｅ濃度の最高値を１００％に設定することにより、赤色光の感度を向上させることができ、ＳｉＧｅ層４１を薄膜化することが可能となるとともに、ＳｉＧｅ層４１ＢのＧｅ濃度の最低値を５０〜７０％の範囲内に設定することにより、ＳｉＧｅ層４１のＧｅ濃度の勾配を緩和することができ、ＳｉＧｅ層４１の結晶品質の低下を抑制することが可能となる。また、画素層ＬＡ２下に回路層ＬＡ１を設けることにより、チップサイズを縮小することが可能となるとともに、図４の支持基板２４を省略することができる。
【００５４】
また、Ｓｉ基板５１に回路層ＬＡ１を形成することにより、回路層ＬＡ１を形成するためのＳｉ層をＳｉＧｅ層４１上に形成する必要がなくなる。このため、Ｇｅ濃度が深さ方向に１００％から０％に変化する濃度勾配をＳｉＧｅ層４１に持たせる必要がなくなり、ＳｉＧｅ層４１の膜厚を薄くした場合においても、ＳｉＧｅ層４１の結晶品質の低下を抑制することができる。
【００５５】
（第４の実施形態）
図８は、第４の実施形態に係る固体撮像装置の概略構成を示す断面図である。
図８において、図７の配線２１Ａ、５５がボンディングワイヤ５９を介して互いに接続されているのに対して、図８の構成では、配線２１Ａ、５５がプラグ電極６１Ａ、６１Ｂを介してパッド電極２３に接続されている以外は、図７の構成と同様である。
【００５６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１  画素アレイ部、２  垂直走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  水平走査回路、６  基準電圧発生回路、７  タイミング制御回路、ＰＣ  画素、Ｔｂ  増幅トランジスタ、Ｔｃ  リセットトランジスタ、Ｔｄ  読み出しトランジスタ、ＰＤ  フォトダイオード、ＦＤ  フローティングディフュージョン、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線、  ＲＡ１  周辺領域、ＲＢ１  画素領域、ＬＡ１  回路層、ＬＡ２  画素層、１１、１１Ａ〜１１Ｃ  ＳｉＧｅ層、１２  Ｓｉ層、１３  画素分離層、１４Ｂ  青色用光電変換層、１４Ｇ  緑色用光電変換層、１４Ｒ  赤色用光電変換層、１５Ｂ、１５Ｇ、１５Ｒ、１５Ｎ、５２Ｎ  Ｎ型不純物導入層、１５Ｐ、５２Ｐ  Ｐ型不純物導入層、１６Ｂ、１６Ｇ、１６Ｒ、１６Ｎ、１６Ｐ、５３Ｐ、５３Ｎ  ゲート電極、１７  素子分離絶縁層、１８、５６  ゲート絶縁層、１９、５７  層間絶縁層、２０Ａ、２０Ｂ、２２、５４、６１Ａ、６１Ｂ  プラグ電極、２１Ａ、２１Ｂ、５５  配線、２３  パッド電極、２４  支持基板、２５  反射防止膜、２６Ｂ  青色フィルタ、２６Ｇ  緑色フィルタ、２６Ｒ  赤色フィルタ、２７Ｂ、２７Ｇ、２７Ｒ  オンチップレンズ、３１、５１  Ｓｉ基板、３２  結晶欠陥、３３  絶縁層、３４  開口部、５８Ａ、５８Ｂ  開口部、５９  ボンディングワイヤ
【図１】
2014041867.tif 000003
【図２】
2014041867.tif 000004
【図３】
2014041867.tif 000005
【図４】
2014041867.tif 000006
【図５】
2014041867.tif 000007
【図６】
2014041867.tif 000008
【図７】
2014041867.tif 000009
【図８】
2014041867.tif 000010