(57)【要約】      （修正有）【課題】シンプルな回路構成を実現することができる表示装置を提供する。【解決手段】単位画素と、第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、第１の端子と第３の端子との間に挿設された非線形素子とを備える。前記非線形性素子は、前記第３の端子に接続されたドレインおよびゲートと、前記第１の端子に接続されたソースとを有する第１のトランジスタであり、前記スイッチは、前記第１のトランジスタのチャネル幅よりも大きいチャネル幅を有する第２のトランジスタである【選択図】図３
2014146020.tif 000002
【特許請求の範囲】
【請求項１】
単位画素と、
第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と前記単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、
前記第１の端子と前記第３の端子との間に挿設された非線形素子と
を備えた表示装置。
【請求項２】
前記非線形性素子は、前記第３の端子に接続されたドレインおよびゲートと、前記第１の端子に接続されたソースとを有する第１のトランジスタであり、
前記スイッチは、前記第１のトランジスタのチャネル幅よりも大きいチャネル幅を有する第２のトランジスタである
請求項１に記載の表示装置。
【請求項３】
前記第１のトランジスタの導電型は、前記第２のトランジスタの導電型と同じである
請求項２に記載の表示装置。
【請求項４】
前記非線形素子は、前記第３の端子に接続されたアノード、および前記第１の端子に接続されたカソードを有するダイオードである
請求項１に記載の表示装置。
【請求項５】
前記第１の端子に接続され、前記パルス信号を伝える第１の配線と、
前記第２の端子に接続されるとともに前記第１の配線と交差し、前記直流信号を伝える第２の配線と
をさらに備えた
請求項１に記載の表示装置。
【請求項６】
前記第１の配線と前記第２の配線との交差部分において、前記第２の配線のシート抵抗は、前記第１の配線のシート抵抗よりも低い
請求項５に記載の表示装置。
【請求項７】
前記パルス信号は、前記スイッチをオン状態にさせるとともに前記非線形素子をオフ状態にさせる第１の電圧と、前記スイッチをオフ状態にさせる第２の電圧との間で遷移するものである
請求項１に記載の表示装置。
【請求項８】
前記単位画素は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタとを有し、
前記スイッチは、前記駆動トランジスタに前記駆動電流を供給する
請求項７に記載の表示装置。
【請求項９】
前記単位画素は、第１の容量素子と、書込トランジスタとをさらに備え、
前記駆動トランジスタは、ゲートと、前記表示素子に接続されたソースと、前記第３の端子に接続されたドレインとを有し、
前記第１の容量素子は、前記駆動トランジスタのゲートとソースとの間に挿設され、
前記書込トランジスタは、オン状態になることにより、前記駆動トランジスタのゲートに対して、書込準備期間においてリセット電圧を印加するとともに、書込期間において画素電圧を印加する
請求項８に記載の表示装置。
【請求項１０】
前記書込準備期間は、第１のサブ期間と、前記第１のサブ期間の後に配置された第２のサブ期間を含み、
前記パルス信号は、
前記第１のサブ期間において前記第２の電圧であり、
前記第２のサブ期間および前記書込期間において前記第１の電圧である
請求項９に記載の表示装置。
【請求項１１】
前記第１のサブ期間において、前記非線形素子は、前記単位画素に対して前記第２の電圧に対応する第３の電圧を印加し、
前記第２のサブ期間および前記書込期間において、前記スイッチは、前記単位画素に対して、前記直流信号が示す第４の電圧を印加する
請求項１０に記載の表示装置。
【請求項１２】
前記第１のサブ期間において、前記非線形素子は、前記駆動トランジスタを介して、前記駆動トランジスタのソース電圧を前記第３の電圧に設定し、
前記第２のサブ期間において、前記スイッチは、前記駆動トランジスタに電流を流すことにより、前記駆動トランジスタのソース電圧を変化させる
請求項１１に記載の表示装置。
【請求項１３】
前記書込準備期間は、前記第１のサブ期間の前に配置された第３のサブ期間を含み、
前記パルス信号は、前記第３のサブ期間において前記第１の電圧であり、
前記スイッチは、前記第３のサブ期間において、前記単位画素に対して、前記直流信号が示す第４の電圧を印加する
請求項１０に記載の表示装置。
【請求項１４】
前記第３のサブ期間において、前記駆動トランジスタは、前記表示素子に供給する前記駆動電流の電流量を低下させる
請求項１３に記載の表示装置。
【請求項１５】
前記単位画素は、第１の容量素子と、制御トランジスタとをさらに備え、
前記駆動トランジスタは、ゲートと、前記表示素子に接続されたソースと、前記第３の端子に接続されたドレインとを有し、
前記第１の容量素子は、前記駆動トランジスタのゲートとソースとの間に挿設され、
前記制御トランジスタは、オン状態になることにより、前記駆動トランジスタのゲートに対して、書込期間の前に配置された書込準備期間に含まれる複数のサブ期間のうちの１以上のサブ期間においてリセット電圧を印加する
請求項８に記載の表示装置。
【請求項１６】
前記単位画素は、前記駆動トランジスタのソースに接続された第２の容量素子をさらに備えた
請求項９に記載の表示装置。
【請求項１７】
第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、
前記第１の端子と前記第３の端子との間に挿設された非線形素子と
を備えた駆動装置。
【請求項１８】
第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するとともに、
前記第１の端子と前記第３の端子との間で非線形動作を行う
駆動方法。
【請求項１９】
表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
単位画素と、
第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と前記単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、
前記第１の端子と前記第３の端子との間に挿設された非線形素子と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電流駆動型の表示素子を有する表示装置、そのような表示装置に用いられる駆動装置および駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、光源（バックライト）が必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。
【０００３】
表示装置では、マトリックス状に配置された画素に対して駆動回路が制御を行う。例えば、特許文献１には、画素アレイ部と、シフトレジスタと複数のバッファ回路からなる制御線駆動部とを備えた表示パネルが開示されている。この制御駆動部は、制御線を介して画素に対して制御信号を供給する。このバッファ回路には、少なくとも２つの電圧（ＶＤＤ／ＶＳＳ）が供給されており、外部から供給されるセット信号およびリセット信号に基づいて、これらの電圧のうちの１つを選択して出力するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許２００９―２２３０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、一般に、電子回路は、コストや、回路の配置面積、回路レイアウトの自由度などの観点から、シンプルな構成であることが望まれ、表示装置における駆動回路についても、シンプルな構成が期待される。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、シンプルな回路構成を実現することができる表示装置、駆動装置、駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の表示装置は、単位画素と、スイッチと、非線形素子とを備えている。スイッチは、第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するものである。非線形素子は、第１の端子と第３の端子との間に挿設されたものである。
【０００８】
本開示の駆動装置は、スイッチと、非線形素子とを備えている。スイッチは、第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するものである。非線形素子は、第１の端子と第３の端子との間に挿設されたものである。
【０００９】
本開示の駆動方法は、第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するとともに、第１の端子と第３の端子との間で非線形動作を行うものである。
【００１０】
本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。
【００１１】
本開示の表示装置、駆動装置、駆動方法、および電子機器では、パルス信号に基づいて、単位画素に信号が印加される。その際、第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素が接続された第３の端子との間でスイッチがオンオフ制御されるとともに、第１の端子と第３の端子との間で、非線形素子により非線形動作が行われる。
【発明の効果】
【００１２】
本開示の表示装置、駆動装置、駆動方法、および電子機器によれば、第１の端子に印加されたパルス信号に基づいて、直流信号が印加される第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、第１の端子と第３の端子との間に挿設された非線形素子とを設けるようにしたので、シンプルな回路を実現できる。
【図面の簡単な説明】
【００１３】
【図１】本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２】図１に示したサブ画素の一構成例を表す回路図である。
【図３】図１に示した電源線駆動部の一構成例を表す回路図である。
【図４】表示装置における電源線駆動部の配置を表す説明図である。
【図５】図３に示した駆動回路およびその周辺部のレイアウト構成例を表すレイアウト図である。
【図６】第１の実施の形態に係る駆動部の一動作例を表すタイミング波形図である。
【図７】第１の実施の形態に係るサブ画素の一動作例を表すタイミング波形図である。
【図８】図３に示した駆動回路の一動作例を表すタイミング波形図である。
【図９】比較例に係る電源線駆動部の一構成例を表す回路図である。
【図１０】図９に示した駆動回路の一動作例を表すタイミング波形図である。
【図１１】第１の実施の形態の変形例に係る電源線駆動部の一構成例を表す回路図である。
【図１２】第１の実施の形態の他の変形例に係る電源線駆動部の一構成例を表す回路図である。
【図１３】第２の実施の形態に係る駆動部の一動作例を表すタイミング波形図である。
【図１４】第２の実施の形態に係るサブ画素の一動作例を表すタイミング波形図である。
【図１５】第２の実施の形態に係る駆動回路の一動作例を表すタイミング波形図である。
【図１６】第２の実施の形態に係る駆動回路およびサブ画素の一動作例を表す説明図である。
【図１７】第２の実施の形態の変形例に係るサブ画素の一構成例を表す回路図である。
【図１８】実施の形態に係る表示装置を実装したモジュールの一構成例を表す説明図である。
【図１９】実施の形態に係る表示装置の適用例１の外観構成を表す斜視図である。
【図２０Ａ】実施の形態に係る表示装置の適用例２の外観構成を表す斜視図である。
【図２０Ｂ】実施の形態に係る表示装置の適用例２の他の外観構成を表す斜視図である。
【図２１】実施の形態に係る表示装置の適用例３の外観構成を表す斜視図である。
【図２２Ａ】実施の形態に係る表示装置の適用例４の外観構成を表す斜視図である。
【図２２Ｂ】実施の形態に係る表示装置の適用例４の外観構成を表す他の斜視図である。
【図２３Ａ】実施の形態に係る表示装置の適用例５の外観構成を表す正面図である。
【図２３Ｂ】実施の形態に係る表示装置の適用例５の外観構成を表す背面図である。
【図２４】実施の形態に係る表示装置の適用例６の外観構成を表す斜視図である。
【図２５】実施の形態に係る表示装置の適用例７の外観構成を表す斜視図である。
【図２６】実施の形態に係る表示装置の適用例８の外観構成を表す斜視図である。
【図２７】他の変形例に係るサブ画素の一構成例を表す回路図である。
【発明を実施するための形態】
【００１４】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例
【００１５】
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る駆動装置、駆動方法は、本実施の形態により具現化されるので、併せて説明する。この表示装置１は、表示部１０および駆動部２０を備えている。
【００１６】
表示部１０は、複数の画素Ｐixがマトリックス状に配置されたものである。各画素Ｐixは、赤色、緑色、青色のサブ画素１１を有している。表示部１０は、行方向に延伸する複数の走査線ＷＳＬおよび複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。これらの走査線ＷＳＬ、電源線ＰＬ、およびデータ線ＤＴＬの一端は、駆動部２０に接続されている。上記した各サブ画素１１は、走査線ＷＳＬとデータ線ＤＴＬとの交差部に配置されている。
【００１７】
図２は、サブ画素１１の回路構成の一例を表すものである。サブ画素１１は、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、有機ＥＬ素子ＯＬＥＤと、容量素子Ｃｓ，Ｃsubとを備えている。すなわち、この例では、サブ画素１１は、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および２つの容量素子Ｃｓ，Ｃsubを用いて構成される、いわゆる「２Ｔｒ２Ｃ」の構成を有するものである。
【００１８】
書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および有機ＥＬ素子ＯＬＥＤのアノード等に接続されている。
【００１９】
容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲート等に接続され、他端は駆動トランジスタＤＲＴｒのソース等に接続されている。容量素子Ｃsubは、一端が有機ＥＬ素子ＯＬＥＤのアノードに接続され、他端が有機ＥＬ素子ＯＬＥＤのカソードに接続されている。すなわち、この例では、容量素子Ｃsubは、有機ＥＬ素子ＯＬＥＤと並列に接続されている。有機ＥＬ素子ＯＬＥＤは、各サブ画素１１に対応する色（赤色、緑色、青色）の光を射出する発光素子であり、アノードが駆動トランジスタＤＲＴｒのソース等に接続され、カソードには、駆動部２０によりカソード電圧Ｖcathが供給されている。
【００２０】
駆動部２０は、外部から供給される映像信号Ｓdispおよび同期信号Ｓsyncに基づいて、表示部１０を駆動するものである。この駆動部２０は、図１に示したように、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを備えている。
【００２１】
映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２２】
タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６、およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。
【００２３】
走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、行ごとにサブ画素１１を順次選択するものである。
【００２４】
電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、行ごとにサブ画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、サブ画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流Ｉdsを流して有機ＥＬ素子ＯＬＥＤを発光させるための電圧である。
【００２５】
図３は、電源線駆動部２６の一構成例を表すものである。電源線駆動部２６は、電圧生成部３１と、シフトレジスタ３２と、複数の駆動回路３３とを有している。
【００２６】
電圧生成部３１は、電圧Ｖccpを生成するものである。電圧生成部３１は、この電圧Ｖccpを、配線Ｌ１を介して、各駆動回路３３に供給するようになっている。
【００２７】
シフトレジスタ３２は、タイミング生成部２２から供給される制御信号（図示せず）に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号Ｓｓを生成するものである。各走査信号Ｓｓは、表示部１０における各画素ラインに対応するものである。具体的には、例えば、ｋ番目の走査信号Ｓｓ（ｋ）は、ｋライン目の画素ラインに対応している。各走査信号Ｓｓは、高レベル電圧ＶＨと低レベル電圧ＶＬとの間で遷移する信号である。この低レベル電圧ＶＬは、電圧Ｖiniよりも、駆動回路３３のトランジスタ３５（後述）の閾値電圧Ｖthの分だけ低い電圧（Ｖini−Ｖth）である。シフトレジスタ３２は、例えば、走査信号Ｓｓ（ｋ）を、ｋ番目の配線Ｌ２（ｋ）を介して、ｋ番目の駆動回路３３（ｋ）に供給するようになっている。
【００２８】
各駆動回路３３は、電圧生成部３１から供給された電圧Ｖccp、およびシフトレジスタ３２から供給された走査信号Ｓｓに基づいて、電源信号ＤＳを生成するものである。各駆動回路３３は、表示部１０における各画素ラインに対応して設けられている。具体的には、例えば、ｋ番目の駆動回路３３（ｋ）は、電圧Ｖccpおよびｋ番目の走査信号Ｓｓ（ｋ）に基づいて、ｋ番目の電源信号ＤＳ（ｋ）を生成する。そして、駆動回路３３（ｋ）は、その電源信号ＤＳ（ｋ）を、ｋライン目の画素ラインに係る電源線ＰＬ（ｋ）に印加するようになっている。
【００２９】
各駆動回路３３は、トランジスタ３４，３５を有している。トランジスタ３４，３５は、書込トランジスタＷＳＴｒや駆動トランジスタＤＲＴｒと同様に、例えば、ＮチャネルＭＯＳ型のＴＦＴにより構成されるものである。駆動回路３３（ｋ）において、トランジスタ３４のゲートは、トランジスタ３５のソースに接続されるとともに配線Ｌ２（ｋ）に接続され、ドレインは配線Ｌ１に接続され、ソースは、トランジスタ３５のドレインおよびゲートに接続されるとともに電源線ＰＬ（ｋ）に接続されている。駆動回路３３（ｋ）において、トランジスタ３５のドレインは、トランジスタ３５のゲートおよびトランジスタ３４のソースに接続されるとともに電源線ＰＬ（ｋ）に接続され、ソースは、トランジスタ３４のゲートに接続されるとともに配線Ｌ２（ｋ）に接続されている。すなわち、トランジスタ３５は、いわゆるダイオード接続されている。トランジスタ３４は、トランジスタ３５のチャネル幅Ｗよりも広いチャネル幅Ｗで形成されている。
【００３０】
この構成により、駆動回路３３（ｋ）では、走査信号Ｓｓ（ｋ）の電圧が高レベル電圧ＶＨである場合には、トランジスタ３４がオン状態になるとともに、トランジスタ３５がオフ状態になる。これにより、駆動回路３３（ｋ）は、電圧Ｖccpを電源信号ＤＳ（ｋ）として出力する。また、走査信号Ｓｓ（ｋ）の電圧が低レベル電圧ＶＬである場合には、トランジスタ３４がオフ状態になるとともに、トランジスタ３５が過渡的にオン状態になる。これにより、駆動回路３３（ｋ）は、低レベル電圧ＶＬ（＝Ｖini−Ｖth）よりもトランジスタ３５の閾値電圧Ｖthの分だけ高い電圧Ｖiniを電源信号ＤＳ（ｋ）として出力するようになっている。
【００３１】
図４は、表示装置１における電源線駆動部２６の配置を表すものである。この例では、基板３０のうちの、表示部１０が形成された領域の左側の額縁領域に走査線駆動部２３が配置され、右側の額縁領域に電源線駆動部２６が配置されている。この電源線駆動部２６が配置される領域では、配線Ｌ１が縦方向に延伸するように設けられている。そして、その配線Ｌ１の右側には、シフトレジスタ３２が配置され、配線Ｌ１の左側の領域３９には、複数の駆動回路３３が配置されている。
【００３２】
図５は、駆動回路３３およびその周辺部のレイアウト構成例を表すものである。この例では、表示装置１は、下層メタルＭ１と上層メタルＭ２の２つのメタル層を形成可能な製造プロセスを用いて製造されている。下層メタルＭ１は、例えばモリブデンＭｏなどにより構成され、上層メタルＭ２は、例えばアルミニウムＡｌなどにより構成されている。上層メタルＭ２のシート抵抗は、下層メタルＭ１のシート抵抗よりも低いものである。
【００３３】
トランジスタ３４，３５のゲート（ゲート部分ＧＰ）は、下層メタルＭ１で構成され、トランジスタ３４，３５のドレインおよびソースは、上層メタルＭ２に接続されている。配線Ｌ１は、上層メタルＭ２で形成され、トランジスタ３４のドレインに接続されている。配線Ｌ２は、配線Ｌ１と交差する部分以外の部分では上層メタルＭ２で形成され、配線Ｌ１と交差する部分においては下層メタルＭ１で形成されている。この配線Ｌ２は、トランジスタ３４のゲート（ゲート部分ＧＰ）に接続されるとともに、トランジスタ３５のソースに接続された上層メタルＭ２とコンタクトＣＴを介して接続されている。電源ラインＰＬは、上層メタルＭ２で形成され、トランジスタ３４のソースおよびトランジスタ３５のドレインに接続されるとともに、コンタクトＣＴを介してトランジスタ３５のゲートに接続されている。
【００３４】
図１において、データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、および後述するＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。
【００３５】
この構成により、駆動部２０は、後述するように、サブ画素１１に対して、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるための補正（Ｖth補正）を行う。その後に、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、上述したＶth補正とは異なるμ（移動度）補正を行う。そして、その後に、サブ画素１１の有機ＥＬ素子ＯＬＥＤが、書き込まれた画素電圧Ｖsigに応じた輝度で発光するようになっている。
【００３６】
ここで、サブ画素１１は、本開示における「単位画素」の一具体例に対応する。容量素子Ｃｓは、本開示における「第１の容量素子」の一具体例に対応する。容量素子Ｃsubは、本開示における「第２の容量素子」の一具体例に対応する。有機ＥＬ素子ＯＬＥＤは、本開示における「表示素子」の一具体例に対応する。トランジスタ３４は、本開示における「スイッチ」の一具体例に対応する。トランジスタ３５は、本開示における「非線形素子」の一具体例に対応する。走査信号Ｓｓは、本開示における「パルス信号」の一具体例に対応する。配線Ｌ２は、本開示における「第１の配線」の一具体例に対応し、配線Ｌ１は、本開示における「第２の配線」の一具体例に対応する。高レベル電圧ＶＨは、本開示における「第１の電圧」の一具体例に対応し、低レベル電圧ＶＬは、本開示における「第２の電圧」の一具体例に対応する。電圧Ｖiniは、本開示における「第３の電圧」の一具体例に対応し、電圧Ｖccpは、本開示における「第４の電圧」の一具体例に対応する。電圧Ｖofsは、本開示における「リセット電圧」の一具体例に対応する。
【００３７】
［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。
【００３８】
（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、行ごとにサブ画素１１を順次選択する。電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、行ごとにサブ画素１１の発光動作および消光動作の制御を行う。データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳ、電源信号ＤＳ、および信号Ｓigに基づいて、表示を行う。
【００３９】
（詳細動作）
図６は、駆動部２０の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示す。図６（Ａ）において、走査信号ＷＳ（ｋ）は、ｋライン目のサブ画素１１を駆動する走査信号ＷＳであり、同様に、走査信号ＷＳ（ｋ＋１），ＷＳ（ｋ＋２），ＷＳ（Ｋ＋３）は、それぞれ、（ｋ＋１）ライン目、（ｋ＋２）ライン目、（ｋ＋３）ライン目のサブ画素１１を駆動する走査信号ＷＳである。電源信号ＤＳ（図６（Ｂ））についても同様である。
【００４０】
駆動部２０の走査線駆動部２３は、走査線ＷＳＬに対して、２つのパルスＰＰ１，ＰＰ２を有する走査信号ＷＳを順次印加する（図６（Ａ））。その際、走査線駆動部２３は、１水平期間（１Ｈ）において、１つの走査線ＷＳＬに対して、２つのパルスＰＰ１，ＰＰ２を印加する。電源線駆動部２６は、電源線ＰＬに対して、パルスＰＰ１の開始タイミング（例えばタイミングｔ１）を含む所定期間（例えばタイミングｔ０〜ｔ２の期間）だけ電圧Ｖiniになり、その他の期間は電圧Ｖccpになる電源信号ＤＳを印加する（図６（Ｂ））。データ線駆動部２７は、データ線ＤＴＬに対して、パルスＰＰ２を含む所定期間（例えばタイミングｔ４〜ｔ７の期間）に画素電圧Ｖsigを印加し、その他の期間に電圧Ｖofsを印加する（図６（Ｃ））。
【００４１】
このようにして、駆動部２０は、１水平期間（例えばタイミングｔ１〜ｔ７）において、ｋライン目のサブ画素１１を駆動し、次の水平期間（例えばタイミングｔ７〜ｔ８）において、（ｋ＋１）ライン目のサブ画素１１を駆動する。そして、駆動部２０は、１フレーム期間において、表示部１０の全てのサブ画素１１を駆動する。
【００４２】
図７は、タイミングｔ０〜ｔ７の期間におけるサブ画素１１の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図７（Ｂ）〜（Ｅ）では、同じ電圧軸を用いて各波形を示している。
【００４３】
駆動部２０は、１水平期間（１Ｈ）内において、サブ画素１１の初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行い（Ｖth補正期間Ｐ２）、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともに、μ補正を行う（書込・μ補正期間Ｐ３）。そして、その後に、サブ画素１１の有機ＥＬ素子ＯＬＥＤが、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ４）。
【００４４】
ここで、初期化期間Ｐ１は、本開示における「第１のサブ期間」の一具体例に対応し、Ｖth補正期間Ｐ２は、本開示における「第２のサブ期間」の一具体例に対応する。
【００４５】
以下に、その詳細を説明する。
【００４６】
まず、電源線駆動部２６は、初期化期間Ｐ１に先立つタイミングｔ０において、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図７（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、電圧Ｖiniに設定される（図７（Ｅ））。
【００４７】
次に、駆動部２０は、タイミングｔ１〜ｔ２の期間（初期化期間Ｐ１）において、サブ画素１１を初期化する。具体的には、タイミングｔ１において、データ線駆動部２７が、信号Ｓigを電圧Ｖofsに設定し（図７（Ｃ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖofsに設定される（図７（Ｄ））。このようにして、サブ画素１１は、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）が、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧に設定されることにより、初期化される。
【００４８】
次に、駆動部２０は、タイミングｔ２〜ｔ３の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。具体的には、電源線駆動部２６が、タイミングｔ２において、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図７（Ｂ））。これにより、駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsが流れる。この電流Ｉdsにより、ソース電圧Ｖｓが上昇する（図７（Ｅ））。その際、ソース電圧Ｖｓは有機ＥＬ素子ＯＬＥＤのカソードの電圧Ｖcathよりも低いため、有機ＥＬ素子ＯＬＥＤは逆バイアス状態を維持し、有機ＥＬ素子ＯＬＥＤには電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かって収束していく。言い換えれば、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ように収束していく。
【００４９】
次に、走査線駆動部２３は、タイミングｔ３において、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部２７は、タイミングｔ４において、信号Ｓigを画素電圧Ｖsigに設定する（図７（Ｃ））。
【００５０】
次に、駆動部２０は、タイミングｔ５〜ｔ６の期間（書込・μ補正期間Ｐ３）において、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ５において、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒはオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが、電圧Ｖofsから画素電圧Ｖsigに上昇する（図７（Ｄ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇する（図７（Ｅ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ（移動度）補正）、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsigに応じた電圧Ｖemiに設定される。
【００５１】
次に、駆動部２０は、タイミングｔ６以降の期間（発光期間Ｐ４）において、サブ画素１１を発光させる。具体的には、タイミングｔ６において、走査線駆動部２３は、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒがオフ状態になり、駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図７（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図７（Ｄ））。そして、このようなブートストラップ動作により、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、有機ＥＬ素子ＯＬＥＤのアノード・カソード間に電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。すなわち、有機ＥＬ素子ＯＬＥＤの素子ばらつきに応じてソース電圧Ｖｓが上昇し、有機ＥＬ素子ＯＬＥＤが発光する。
【００５２】
その後、表示装置１では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ４から初期化期間Ｐ１に移行する。駆動部２０は、この一連の動作を繰り返すように駆動する。
【００５３】
このように、表示装置１では、Ｖth補正およびμ補正の両方を行うようにしたので、駆動トランジスタＤＲＴｒの素子ばらつきに起因する画質の低下を抑えることができる。また、表示装置１では、発光期間Ｐ４において、有機ＥＬ素子ＯＬＥＤの素子ばらつきに応じてソース電圧Ｖｓが上昇するようにしたので、有機ＥＬ素子ＯＬＥＤの素子ばらつきに起因する画質の低下を抑えることができる。
【００５４】
（駆動回路３３の動作）
次に、駆動回路３３の詳細動作について説明する。駆動回路３３は、電圧生成部３１から供給された電圧Ｖccp、およびシフトレジスタ３２から供給された走査信号Ｓｓに基づいて、電源信号ＤＳを生成する。
【００５５】
図８は、駆動回路３３の動作のタイミング図を表すものであり、（Ａ）は走査信号Ｓｓの波形を示し、（Ｂ）は電源信号ＤＳの波形を示す。
【００５６】
まず、タイミングｔ１１において、走査信号Ｓｓの電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図８（Ａ））。これにより、駆動回路３３のトランジスタ３４がオン状態になるとともに、トランジスタ３５がオフ状態になり、電圧生成部３１が生成した電圧Ｖccpが、トランジスタ３４を介して電源線ＰＬに印加される。このようにして、電源信号ＤＳは電圧Ｖccpに変化する（図８（Ｂ））。そして、駆動回路３３は、Ｖth補正期間Ｐ２、書込・μ補正期間Ｐ３、および発光期間Ｐ４において、その電源線ＰＬに接続された各サブ画素１１に対して、電流を供給する。
【００５７】
次に、タイミングｔ１２において、走査信号Ｓｓの電圧が高レベル電圧ＶＨから低レベル電圧ＶＬ（＝Ｖini−Ｖth）に変化する（図８（Ａ））。これにより、駆動回路３３のトランジスタ３４がオフ状態になるとともに、トランジスタ３５が過渡的にオン状態になり、電源線ＰＬの電圧は低下する（図８（Ｂ））。そして、電源線ＰＬの電圧が電圧Ｖiniにまで低下すると、トランジスタ３５はオフ状態になる。そして、その電源線ＰＬに接続された各サブ画素１１では、初期化期間Ｐ１において初期化が行われる。
【００５８】
駆動回路３３は、以上の動作を繰り返す。これにより、その電源線ＰＬに接続された各サブ画素１１では、初期化から発光までの一連の動作を繰り返す。
【００５９】
このように、表示装置１では、スイッチとして機能するトランジスタ３４と、非線形素子（ダイオード）として機能するトランジスタ３５を用いて駆動回路３３を構成したので、比較例を挙げて後述するように、電源線駆動部２６の回路構成をシンプルにすることができる。
【００６０】
また、駆動回路３３では、トランジスタ３４のチャネル幅Ｗをトランジスタ３５のチャネル幅Ｗよりも大きくしたので、サブ画素１１を駆動しやすくするとともに、駆動回路３３の回路面積を抑えることができる。すなわち、駆動回路３３は、Ｖth補正期間Ｐ２、書込・μ補正期間Ｐ３、および発光期間Ｐ４において、トランジスタ３４をオン状態にすることにより、サブ画素１１に対して電流を供給する。特に、発光期間Ｐ４では、有機ＥＬ素子ＯＬＥＤが発光するための駆動電流を供給する。この駆動電流は、有機ＥＬ素子ＯＬＥＤの発光輝度が高いほど大きくなる。よって、トランジスタ３４のオン抵抗が十分に低いことが望ましく、トランジスタ３４のチャネル幅Ｗを広いことが望ましい。一方、駆動回路３３は、初期化期間Ｐ１において、電源線ＰＬに電圧Ｖiniを印加し、サブ画素１１のソース電圧Ｖｓを電圧Ｖiniに設定する。この場合には、トランジスタ３５には過渡的に電流が流れるものの、定常的には電流は流れない。よって、トランジスタ３５のチャネル幅Ｗを狭くすることができる。このように構成することにより、サブ画素１１を駆動しやすくするとともに、駆動回路３３の回路面積を抑えることができる。
【００６１】
また、電源線駆動部２６では、図５に示したように、配線Ｌ１を、シート抵抗が低い上層メタルＭ２により形成したので、配線Ｌ１の抵抗値を低くすることができ、サブ画素１１を駆動しやすくすることができる。
【００６２】
また、電源線駆動部２６では、図４，５に示したように、配線Ｌ１を、駆動回路３３とシフトレジスタ３２との間に配置したので、サブ画素１１を駆動しやすくすることができる。すなわち、例えば、配線Ｌ１を、表示部１０と駆動回路３３との間に配置した場合には、配線Ｌ１と電源線ＰＬが交差してしまう。つまり、この場合には、配線Ｌ１または電源線ＰＬをシート抵抗が高い下層メタルＭ１で形成する必要があり、かつ、その交差部分に寄生容量が形成されてしまう。これにより、電源線ＰＬに印加される電源信号ＤＳの立ち上がり時間ｔｒなどが長くなり、例えば短い時間幅のパルスが生成しにくくなるおそれがある。一方、電源線駆動部２６では、配線Ｌ１を、駆動回路３３とシフトレジスタ３２との間に配置したので、配線Ｌ１をシート抵抗が低い上層メタルＭ２により形成することができ、電源信号ＤＳの立ち上がり時間ｔｒなどを短くすることができる。なお、電源線駆動部２６では、図５に示したように、配線Ｌ１と配線Ｌ２が交差し、その交差部分において配線Ｌ２をシート抵抗が高い下層メタルＭ１で形成する必要がある。しかしながら、この配線Ｌ２は、トランジスタ３３，３４に接続されるものであり、表示パネル１０内に延伸する電源線ＰＬとは異なり容量負荷が少ないため、シフトレジスタ３２は、比較的容易にこの配線Ｌ２を駆動することができる。よって、電源信号ＤＳの波形が鈍るおそれを低減することができる。
【００６３】
（比較例）
次に、比較例に係る電源線駆動部２６Ｒについて説明する。本比較例は、電圧生成部３１Ｒが電圧Ｖccp，Ｖiniを生成し、駆動回路３３Ｒが電圧Ｖccp，Ｖiniのうちの一方を選択して出力するものである。その他の構成は、本実施の形態（図１）と同様である。
【００６４】
図９は、比較例に係る電源線駆動部２６Ｒの一構成例を表すものである。電源線駆動部２６Ｒは、電圧生成部３１Ｒと、シフトレジスタ３２ＲＡ，３２ＲＢと、複数の駆動回路３３Ｒとを有している。
【００６５】
電圧生成部３１Ｒは、電圧Ｖccpを生成して、その電圧Ｖccpを配線Ｌ１を介して各駆動回路３３Ｒに供給するとともに、電圧Ｖiniを生成して、その電圧Ｖiniを配線Ｌ３を介して各駆動回路３３Ｒに供給する。
【００６６】
シフトレジスタ３２ＲＡは、タイミング生成部２２から供給される制御信号（図示せず）に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号ＳｓＡを生成するものである。シフトレジスタ３２ＲＡは、例えば、走査信号ＳｓＡ（ｋ）を、ｋ番目の配線Ｌ２Ａ（ｋ）を介して、ｋ番目の駆動回路３３Ｒ（ｋ）に供給する。同様に、シフトレジスタ３２ＲＢは、タイミング生成部２２から供給される制御信号（図示せず）に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号ＳｓＢを生成するものである。シフトレジスタ３２ＲＢは、例えば、走査信号ＳｓＢ（ｋ）を、ｋ番目の配線Ｌ２Ｂ（ｋ）を介して、ｋ番目の駆動回路３３Ｒ（ｋ）に供給する。
【００６７】
各駆動回路３３Ｒは、電圧生成部３１Ｒから供給された電圧Ｖccp，Ｖini、シフトレジスタ３３ＲＡから供給された走査信号ＳｓＡ、およびシフトレジスタ３３ＲＢから供給された走査信号ＳｓＢに基づいて、電源信号ＤＳを生成するものである。各駆動回路３３Ｒは、トランジスタ３５Ｒを有している。トランジスタ３５Ｒは、トランジスタ３４などと同様に、例えば、ＮチャネルＭＯＳ型のＴＦＴにより構成されるものである。駆動回路３３Ｒ（ｋ）において、トランジスタ３５Ｒのドレインは、トランジスタ３４のソースに接続されるとともに電源線ＰＬ（ｋ）に接続され、ゲートは配線Ｌ２Ｂ（ｋ）に接続され、ソースは配線Ｌ３に接続される。
【００６８】
図１０は、駆動回路３３Ｒの動作のタイミング図を表すものであり、（Ａ）は走査信号ＳｓＡの波形を示し、（Ｂ）は走査信号ＳｓＢの波形を示し、（Ｃ）は電源信号ＤＳの波形を示す。
【００６９】
まず、タイミングｔ２１において、走査信号ＳｓＢの電圧が高レベル電圧ＶＨから低レベル電圧ＶＬに変化する（図１０（Ｂ））。これにより、トランジスタ３５Ｒがオフ状態になり、電源線ＰＬへの電圧Ｖiniの印加が停止する。次に、タイミングｔ２２において、走査信号ＳｓＡの電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図１０（Ａ））。これにより、トランジスタ３４がオン状態になり、電圧生成部３１Ｒが生成した電圧Ｖccpが、トランジスタ３４を介して電源線ＰＬに印加され、電源信号ＤＳが電圧Ｖccpに変化する（図１０（Ｃ））。
【００７０】
次に、タイミングｔ２３において、走査信号ＳｓＡの電圧が高レベル電圧ＶＨから低レベル電圧ＶＬに変化する（図１０（Ａ））。これにより、トランジスタ３４がオフ状態になり、電源線ＰＬへの電圧Ｖccpの印加が停止する。次に、タイミングｔ２４において、走査信号ＳｓＢの電圧が低レベル電圧ＶＬから高レベル電圧ＶＨに変化する（図１０（Ｂ））。これにより、トランジスタ３５Ｒがオン状態になり、電圧生成部３１Ｒが生成した電圧Ｖiniが、トランジスタ３５Ｒを介して電源線ＰＬに印加され、電源信号ＤＳが電圧Ｖiniに変化する（図１０（Ｃ））。
【００７１】
このようにして、電源線駆動部２６Ｒでは、電圧生成部３１Ｒが電圧Ｖccp，Ｖiniを生成し、シフトレジスタ３２ＲＡ，３２ＲＢが生成した２つの走査信号ＳｓＡ，ＳｓＢに基づいて、駆動回路３３Ｒが電圧Ｖccp，Ｖiniのうちの一方を選択して出力する。
【００７２】
比較例に係る電源線駆動部２６Ｒでは、このように、スイッチとして機能する２つのトランジスタ３４，３５Ｒを用いて駆動回路３３Ｒを構成している。これにより、電源線駆動部２６Ｒには、それらの２つのトランジスタ３４，３５Ｒをオンオフ制御するための２つのシフトレジスタ３２ＲＡ，ＲＢと、電圧Ｖccp，Ｖiniをそれぞれ伝える２つの配線Ｌ１，Ｌ３が必要になってしまう。これにより、電源線駆動部２６Ｒの回路規模が増大し、回路および配線の配置面積が増大してしまい、回路レイアウトの自由度が低下するおそれがある。また、表示装置全体としての商品デザインの自由度を低下させるおそれもある。すなわち、近年、商品デザインの観点から、しばしば狭い額縁領域のパネルが好まれるが、電源線駆動部２６Ｒは、図４の場合と同様に、いわゆる額縁領域に形成されるため、額縁領域を狭くすることが困難になるおそれがある。
【００７３】
一方、本実施の形態に係る電源線駆動部２６では、スイッチとして機能するトランジスタ３４と、非線形素子（ダイオード）として機能するトランジスタ３５を用いて駆動回路３３を構成している。これにより、電源線駆動部２６では、１つのシフトレジスタ３４と、１本の配線Ｌ１というシンプルな構成を実現できるとともに、電源線駆動部２６Ｒと同等の機能を実現することができる。よって、電源線駆動部２６では、回路規模を小さくすることができ、回路および配線の配置面積を小さくすることができ、回路レイアウトの自由度を高めることができる。また、狭い額縁領域のパネルを実現することができるため、表示装置全体としての商品デザインの自由度を高めることができる。
【００７４】
［効果］
以上のように本実施の形態では、スイッチとして機能するトランジスタと、非線形素子（ダイオード）として機能するトランジスタを用いて駆動回路を構成したので、電源線駆動部の構成をシンプルにすることができる。これにより、回路規模を小さくすることができ、回路および配線の配置面積を小さくすることができ、回路レイアウトの自由度を高めることができるとともに、表示装置全体としての商品デザインの自由度を高めることができる。
【００７５】
また、本実施の形態では、トランジスタ３４のチャネル幅Ｗをトランジスタ３５のチャネル幅Ｗよりも大きくしたので、サブ画素を駆動しやすくするとともに、駆動回路の回路面積を抑えることができる。
【００７６】
また、本実施の形態では、配線Ｌ１を、シート抵抗が低い上層メタルにより形成したので、配線Ｌ１の抵抗値を低くすることができ、サブ画素を駆動しやすくすることができる。
【００７７】
また、本実施の形態では、配線Ｌ１を、駆動回路とシフトレジスタとの間に配置したので、サブ画素を駆動しやすくすることができる。
【００７８】
また、本実施の形態では、ＰＭＯＳトランジスタを用いずＮＭＯＳトランジスタのみを用いて表示部を構成したので、例えば、酸化物ＴＦＴ（ＴＯＳＴＦＴ）プロセスのように、ＰＭＯＳトランジスタを製造できないプロセスでも表示部を製造することができる。
【００７９】
［変形例１−１］
上記実施の形態では、駆動回路３３において、ダイオード接続されたトランジスタ３５を設けたが、これに限定されるものではなく、これに代えて、例えば、図１１に示したように、ダイオード３５Ｂを設けてもよい。この電源線駆動部２６Ｂは、駆動回路３３Ｂを有している。駆動回路３３Ｂ（ｋ）では、ダイオード３５Ｂのアノードは電源線ＰＬ（ｋ）に接続され、カソードは配線Ｌ２（ｋ）に接続されている。
【００８０】
［変形例１−２］
上記実施の形態では、駆動回路のトランジスタ３４，３５をＮチャネルＭＯＳ型のＴＦＴにより構成したが、これに限定されるものではなく、例えば、図１２に示したように、ＰチャンネルＭＯＳ型のＴＦＴにより構成してもよい。この変形例に係る電源線駆動部２６Ｃは、駆動回路３３Ｃと、電圧生成部３１Ｃと、シフトレジスタ３２Ｃとを有している。駆動回路３３Ｃは、トランジスタ３６，３７を有している。トランジスタ３６，３７は、ＰチャンネルＭＯＳ型のＴＦＴである。トランジスタ３６は、非線形素子（ダイオード）として機能するものであり、トランジスタ３７は、スイッチとして機能するものである。電圧生成部３１Ｃは、電圧Ｖiniを生成するものである。シフトレジスタ３２Ｃは、タイミング生成部２２から供給される制御信号（図示せず）に基づいて、駆動対象となる画素ラインを選択するための複数の走査信号Ｓｓを生成するものである。各走査信号Ｓｓの高レベル電圧ＶＨは、電圧Ｖccpよりも、駆動回路３３Ｃのトランジスタ３６の閾値電圧の絶対値|Ｖth|だけ高い電圧（Ｖccp＋|Ｖth|）である。
【００８１】
この構成により、駆動回路３３Ｃ（ｋ）では、走査信号Ｓｓ（ｋ）の電圧が低レベル電圧ＶＬである場合には、トランジスタ３７がオン状態になるとともに、トランジスタ３６がオフ状態になる。これにより、駆動回路３３Ｃ（ｋ）は、電圧Ｖiniを電源信号ＤＳ（ｋ）として出力する。また、走査信号Ｓｓ（ｋ）の電圧が高レベル電圧ＶＨである場合には、トランジスタ３７がオフ状態になるとともに、トランジスタ３６が過渡的にオン状態になる。これにより、駆動回路３３Ｃ（ｋ）は、高レベル電圧ＶＨ（＝Ｖccp＋|Ｖth|）よりもトランジスタ３６の閾値電圧の絶対値|Ｖth|だけ低い電圧Ｖccpを電源信号ＤＳ（ｋ）として出力する。この例では、例えば、トランジスタ３６のチャネル幅（Ｗ）を、トランジスタ３７のチャネル幅（Ｗ）よりも広くすることができる。
【００８２】
［変形例１−３］
上記実施の形態では、駆動回路３３を用いて電源線駆動部２６を構成したが、これに限定されるものではなく、これに代えて、もしくはこれに加え、例えば、駆動回路３３を用いて走査線駆動部２３を構成してもよい。この場合には、走査線駆動部２３の構成をシンプルにすることができる。
【００８３】
［変形例１−４］
上記実施の形態では、本技術を、有機ＥＬ素子を用いた表示装置に適用したが、これに限定されるものではなく、これに代えて、例えば、液晶表示素子を用いた表示装置に適用してもよい。具体的には、例えば、画素電圧を書き込む画素を選択する回路（上記実施の形態における走査駆動部２３に相当）に適用することができる。
【００８４】
［変形例１−５］
上記実施の形態では、図７等に示したように、Ｖth補正期間Ｐ２の前に、１つの初期化期間Ｐ１を設けたが、これに限定されるものではなく、これに代えて、例えば、複数の初期化期間Ｐ１を設けてもよい。この場合、複数の初期化期間Ｐ１は、例えば、複数の水平期間にわたって設けることができる。これにより、長い初期化期間Ｐ１を確保することができるため、より確実にサブ画素１１の初期化を行うことができる。
【００８５】
同様に、上記実施の形態では、図７等に示したように、初期化期間Ｐ１と書込・μ補正期間Ｐ３の間に、１つのＶth補正期間Ｐ２を設けたが、これに限定されるものではなく、これに代えて、例えば、複数のＶth補正期間Ｐ２を設けてもよい。この場合、複数のＶth補正期間Ｐ２は、例えば、複数の水平期間にわたって設けることができる。これにより、長いＶth補正期間Ｐ２を確保することができるため、より確実にＶth補正を行うことができる。
【００８６】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、サブ画素１１を初期化する前に、サブ画素１１に対して電圧Ｖofsの書込みを行うことにより、消光動作を行うものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００８７】
図１に示したように、表示装置２は、駆動部４０を備えている。駆動部４０は、走査線駆動部４３を有している。走査線駆動部４３は、以下に示すように、走査線ＷＳＬに対して、３つのパルスＰＰ０〜ＰＰ２を有する走査信号ＷＳを順次印加するものである。
【００８８】
図１３は、駆動部４０の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示す。
【００８９】
駆動部４０の走査線駆動部４３は、走査線駆動部４３は、１水平期間（１Ｈ）において、１つの走査線ＷＳＬに対してパルスＰＰ０を印加し、その次の１水平期間（１Ｈ）において、その走査線ＷＳＬに対して２つのパルスＰＰ１，ＰＰ２を印加する。すなわち、第１の実施の形態に係る走査線駆動部２３は、１水平期間（１Ｈ）において、１つの走査線ＷＳＬに対して２つのパルスＰＰ１，ＰＰ２を印加したが、本実施の形態に係る走査線駆動部４３は、さらに、その１水平期間（１Ｈ）の一つ前の１水平期間（１Ｈ）において、その走査線ＷＳＬに対してパルスＰＰ０を印加する。このパルスＰＰ０は、具体的には、信号Ｓigが電圧Ｖofsを示し、かつ、そのパルスＰＰ０が供給される画素ラインに係る電源信号ＤＳが電圧Ｖccpを示す期間内の所定期間（例えばタイミングｔ３１〜ｔ３２）に印加される。
【００９０】
図１４は、表示装置２のサブ画素１１の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。
【００９１】
まず、駆動部４０は、初期化期間Ｐ１に先立つタイミングｔ３１〜ｔ３２の期間（消光動作期間Ｐ０）において、消光動作を行う。具体的には、データ線駆動部２７がデータ信号線ＤＴＬに電圧Ｖofsを印加している期間内のタイミングｔ３１において、走査線駆動部４３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図１４（Ａ），（Ｃ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇは、１フレーム期間前に書き込んだ画素電圧Ｖsigに基づく電圧から低下し、電圧Ｖofsに設定される（図１４（Ｄ））。これに伴い、駆動トランジスタＤＲＴｒのソース電圧Ｖｓもまた低下し、駆動トランジスタＤＲＴｒの電流Ｉdsは“０”（ゼロ）になる。その結果、有機ＥＬ素子ＯＬＥＤが消光し、発光期間Ｐ４が終了する。
【００９２】
ここで、消光動作期間Ｐ０は、本開示における「第３のサブ期間」の一具体例に対応する。
【００９３】
その後、タイミングｔ３２において、走査線駆動部４３が、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図１４（Ａ））。これにより、書込トランジスタＷＳＴｒがオフ状態になる。
【００９４】
次に、タイミングｔ０において、電源線駆動部２６が、第１の実施の形態の場合と同様に、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図１４（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが低下し、電圧Ｖiniに設定される（図１４（Ｅ））。その際、このソース電圧Ｖｓの低下に伴い、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇもまた低下する（図１４（Ｄ））。
【００９５】
図１４では、説明の便宜上、タイミングｔ０において、電源信号ＤＳが電圧Ｖccpから電圧Ｖiniに急激に変化するように描いたが、実際には、以下に示すように、電源信号ＤＳは、電圧Ｖccpから電圧Ｖiniに向かって、ある時定数で変化する。
【００９６】
図１５は、駆動部４０の動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は走査信号Ｓｓの波形を示し、（Ｃ）は電源信号ＤＳの波形を示す。図１６は、駆動回路３３およびサブ画素１１の動作を表すものである
【００９７】
電源線駆動部２６のシフトレジスタ３２は、タイミングｔ０において、走査信号Ｓｓの電圧を高レベル電圧ＶＨから低レベル電圧ＶＬに変化させる（図１５（Ｂ））。これにより、駆動回路３３では、トランジスタ３５が過渡的にオン状態になり、図１６に示したように、電源線ＰＬに接続された複数のサブ画素１１の駆動トランジスタＤＲＴｒから、トランジスタ３５を介して、シフトレジスタ３２に電流Ｉ１が流れる。その結果、図１４（Ｅ）に示したように、駆動トランジスタＤＲＴｒのソース電圧Ｖｓがある時定数で電圧Ｖiniに設定されるとともに、図１５（Ｃ）において波形Ｗ１で示したように、電源信号ＤＳが電圧Ｖccpから電圧Ｖiniに向かって、ある時定数で変化していく。その際、表示装置２では、タイミングｔ０の直前において、サブ画素１１の駆動トランジスタＤＲＴｒのゲート電圧Ｖｇおよびソース電圧Ｖｓを、画素電圧Ｖsigによらない所定の電圧にしている。すなわち、そのタイミングｔ０に先立つタイミングｔ３１〜ｔ３２の期間（消光動作期間Ｐ０）において、駆動部４０が、サブ画素１１に対して電圧Ｖofsの書込みを行うことにより、タイミングｔ０の直前では、ゲート電圧Ｖｇおよびソース電圧Ｖｓは、１フレーム期間前に書き込んだ画素電圧Ｖsigとは関係の無い所定の電圧になる。これにより、電源信号ＤＳは、タイミングｔ０〜ｔ２の期間において、１フレーム期間前に書き込んだ画素電圧Ｖsigによらず、ほぼ同じように電圧Ｖccpから電圧Ｖiniに向かって低下する。
【００９８】
その後、駆動部４０は、第１の実施の形態に係る駆動部２０と同様に、サブ画素１１の初期化を行い（初期化期間Ｐ１）、Ｖth補正を行い（Ｖth補正期間Ｐ２）、サブ画素１１に対して画素電圧Ｖsigの書込みを行うとともにμ補正を行う（書込・μ補正期間Ｐ３）。そして、その後に、サブ画素１１の有機ＥＬ素子ＯＬＥＤが、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ４）。
【００９９】
このように、表示装置２では、サブ画素１１を初期化する前に、サブ画素１１に電圧Ｖofsを書き込むことにより、消光動作を行う。これにより、タイミングｔ０〜ｔ２の期間において、電源信号ＤＳを、１フレーム期間前に書き込んだ画素電圧Ｖsigによらず、ほぼ同じように電圧Ｖccpから電圧Ｖiniに向かって低下させることができる。その結果、表示装置２では、画質が低下するおそれを低減することができる。
【０１００】
すなわち、仮に、サブ画素１１を初期化する前に消光動作を設けない場合には、タイミングｔ０の直前において、サブ画素１１は発光動作を行うこととなる。このとき、サブ画素１１の駆動トランジスタＤＲＴｒのゲート電圧Ｖｇおよびソース電圧Ｖｓは、１フレーム期間前に書き込んだ画素電圧Ｖsigに応じた電圧であり、有機ＥＬ素子ＯＬＥＤには、その画素電圧Ｖsigに応じた電流が流れている。よって、タイミングｔ０以降の、電源信号ＤＳの電圧の変化は、１フレーム期間前に書き込んだ画素電圧Ｖsigによって異なってしまうおそれがある。すなわち、例えば１フレーム期間前に書き込んだ画素電圧Ｖsigが十分に低い場合には、タイミングｔ０の直前において有機ＥＬ素子ＯＬＥＤにはほとんど電流が流れていないため、図１５（Ｃ）において波形Ｗ１で示したように、電源信号ＤＳの電圧がある時定数で変化する。一方、例えば１フレーム期間前に書き込んだ画素電圧Ｖsigが高い場合には、タイミングｔ０の直前において有機ＥＬ素子ＯＬＥＤに多くの電流が流れているため、図１５（Ｃ）において波形Ｗ２で示したように、画素電圧Ｖsigが低い場合に比べて、電源信号ＤＳの電圧がより長い時定数で変化するおそれがある。このように、１フレーム期間前に書き込んだ画素電圧Ｖsigによって、電源信号ＤＳの電圧の変化が異なるため、例えば、タイミングｔ２における電源信号ＤＳの電圧が画素電圧Ｖsigによって異なってしまう。これにより、Ｖth補正期間Ｐ２において、１フレーム期間前に書き込んだ画素電圧ＶsigによってＶth補正の度合いが異なってしまい、画質が低下するおそれがある。また、例えば、１フレーム期間前に書き込んだ画素電圧Ｖsigが高く、タイミングｔ１において、電源信号ＤＳの電圧が十分に下がっていない場合には、初期化期間Ｐ１において、サブ画素１１を十分に初期化できないおそれがあり、これにより画質が低下するおそれがある。
【０１０１】
一方、本実施の形態に係る表示装置２では、サブ画素１１を初期化する前に、サブ画素１１に電圧Ｖofsを書き込むようにしたので、タイミングｔ０〜ｔ２の期間において、電源信号ＤＳが、１フレーム期間前に書き込んだ画素電圧Ｖsigによらず、ほぼ同じように電圧Ｖccpから電圧Ｖiniに向かって低下することができる。また、サブ画素１１を初期化する前に消光動作を行うようにしたので、タイミングｔ０の直前において有機ＥＬ素子ＯＬＥＤにはほとんど電流が流れていないため、電源信号ＤＳが電圧Ｖccpから電圧Ｖiniに向かって短い時定数で低下することができる。これにより、表示装置２では、画質が低下するおそれを低減することができる。
【０１０２】
以上のように本実施の形態では、サブ画素を初期化する前に、サブ画素に所定の電圧を書き込むようにしたので、画質が低下するおそれを低減することができる。
【０１０３】
また、本実施の形態では、サブ画素を初期化する前に消光動作を行うようにしたので、画質が低下するおそれを低減することができる。
【０１０４】
その他の効果は、上記第１の実施の形態の場合と同様である。
【０１０５】
［変形例２−１］
上記実施の形態では、図１４等に示したように、初期化期間Ｐ１の前に、１つの消光動作期間Ｐ０を設けたが、これに限定されるものではなく、これに代えて、例えば、複数の消光動作期間Ｐ０を設けてもよい。この場合、複数の消光動作期間Ｐ０は、例えば、複数の水平期間にわたって設けることができる。これにより、長い消光動作期間Ｐ０を確保することができるため、より確実に消光動作を行うことができる。
【０１０６】
［変形例２−２］
上記実施の形態では、初期化期間Ｐ１に先立つ消光動作期間Ｐ０において、書込トランジスタＷＳＴｒを介して、駆動トランジスタＤＲＴｒのゲートに電圧Ｖofsを印加したが、これに限定されるものではない。例えば、図１７に示すサブ画素１１Ａのように、制御トランジスタＣＴｒを設け、この制御トランジスタＣＴｒを介して、駆動トランジスタＤＲＴｒのゲートに電圧Ｖofsを印加してもよい。この例では、制御トランジスタＣＴｒのドレインは、駆動トランジスタＤＲＴｒのゲートに接続され、ゲートには制御信号ＣＴＬが供給され、ソースには電圧Ｖofsが供給されている。そして、制御トランジスタＣＴｒをオン状態にすることにより、駆動トランジスタＤＲＴｒのゲートに電圧Ｖofsが印加される。
【０１０７】
なお、この例では、制御トランジスタＣＴｒを介して、駆動トランジスタＤＲＴｒのゲートに電圧Ｖofsを印加したが、これに限定されるものではなく、電圧Ｖofsとは異なる電圧を印加してもよい。また、この例では、制御トランジスタＣＴｒを、消光動作のために用いたが、これに限定されるものではなく、消光動作、初期化期間Ｐ１における初期化動作、Ｖth補正期間Ｐ２におけるＶth補正動作のうちのいずれか１つ以上のために用いてもよい。
【０１０８】
［その他の変形例］
上記実施の形態に係る表示装置２に、上記第１の実施の形態の各変形例を適用してもよい。
【０１０９】
＜３．適用例＞
次に、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１１０】
上記実施の形態の表示装置は、例えば、図１８に示したようなモジュールとして、後述する各適用例に係る電子機器に組み込むようにしてもよい。このモジュールは、例えば、基板９１０上に、表示部９２０と、駆動回路９３０Ａ，９３０Ｂとが形成されたものである。基板９１０の一辺に配置された領域９４０には、駆動回路９３０と外部機器とを接続するための外部接続端子（図示せず）が形成されている。この例では、外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）９５０が接続されている。表示部９２０は、表示部１０を含んで構成されるものであり、駆動回路９３０Ａは、駆動部２０，４０の全部または一部を含んで構成されるものである。
【０１１１】
（適用例１）
図１９は、テレビジョン装置の外観を表すものである。このテレビジョン装置は、本体部１１０および表示部１２０を有しており、表示部１２０が、上記の表示装置により構成されている。
【０１１２】
（適用例２）
図２０Ａは、電子ブックの外観を表すものであり、図２０Ｂは、他の電子ブックの外観を表したものである。これらの電子ブックは、いずれも、例えば本体部２１０および表示部２２０を有しており、表示部２２０が上記の表示装置により構成されている。
【０１１３】
（適用例３）
図２１は、スマートフォンの外観を表すものである。このスマートフォンは、例えば、本体部３１０および表示部３２０を有しており、表示部３２０が上記の表示装置により構成されている。
【０１１４】
（適用例４）
図２２Ａ，２２Ｂは、デジタルカメラの外観を表すものであり、図２２Ａは、そのデジタルカメラをその前方（被写体側）から眺めた外観を示し、図２２Ｂは、そのデジタルカメラをその後方（像側）から眺めた外観を示す。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０、およびシャッターボタン４４０を有しており、表示部４２０が上記の表示装置により構成されている。
【０１１５】
（適用例５）
図２３Ａ，２３Ｂは、レンズ交換式一眼レフレックスタイプのデジタルカメラの外観を表すものであり、図２３Ａは、そのデジタルカメラをその前方（被写体側）から眺めた外観を示し、図２３Ｂは、そのデジタルカメラをその後方（像側）から眺めた外観を示す。このデジタルカメラは、例えば、本体部（カメラボディ）４５０、交換式の撮影レンズユニット（交換レンズ）４６０、グリップ部４７０、モニタ４８０、およびビューファインダ４９０を有しており、ビューファインダ４９０が上記の表示装置により構成されている。
【０１１６】
（適用例６）
図２４は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体部５１０、キーボード５２０、および表示部５３０を有しており、表示部５３０が上記の表示装置により構成されている。
【０１１７】
（適用例７）
図２５は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０、レンズ６２０、スタート／ストップスイッチ６３０、および表示部６４０を有しており、表示部６４０が上記の表示装置により構成されている。
【０１１８】
（適用例８）
図２６は、ヘッドマウントディスプレイの外観を表したものである。このヘッドマウントディスプレイは、例えば、眼鏡形の表示部７１０および耳掛け部７２０を有しており、表示部７１０が上記の表示装置により構成されている。
【０１１９】
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。本技術により、例えば、狭い額縁領域のパネルを実現することができるため、電子機器の商品デザインの自由度を高めることができる。
【０１２０】
例えば、上記の各実施の形態では、サブ画素１１において容量素子Ｃsubを設けたが、これに限定されるものではなく、これに代えて、例えば、図２７に示すサブ画素１１Ｄのように、容量素子Ｃsubを設けなくてもよい。すなわち、この例では、サブ画素１１Ｄは、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および１つの容量素子Ｃｓを用いて構成される、いわゆる「２Ｔｒ１Ｃ」の構成を有するものである。
【０１２１】
なお、本技術は以下のような構成とすることができる。
【０１２２】
（１）単位画素と、
第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と前記単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、
前記第１の端子と前記第３の端子との間に挿設された非線形素子と
を備えた表示装置。
【０１２３】
（２）前記非線形性素子は、前記第３の端子に接続されたドレインおよびゲートと、前記第１の端子に接続されたソースとを有する第１のトランジスタであり、
前記スイッチは、前記第１のトランジスタのチャネル幅よりも大きいチャネル幅を有する第２のトランジスタである
前記（１）に記載の表示装置。
【０１２４】
（３）前記第１のトランジスタの導電型は、前記第２のトランジスタの導電型と同じである
前記（２）に記載の表示装置。
【０１２５】
（４）前記非線形素子は、前記第３の端子に接続されたアノード、および前記第１の端子に接続されたカソードを有するダイオードである
前記（１）に記載の表示装置。
【０１２６】
（５）前記第１の端子に接続され、前記パルス信号を伝える第１の配線と、
前記第２の端子に接続されるとともに前記第１の配線と交差し、前記直流信号を伝える第２の配線と
をさらに備えた
前記（１）から（４）のいずれかに記載の表示装置。
【０１２７】
（６）前記第１の配線と前記第２の配線との交差部分において、前記第２の配線のシート抵抗は、前記第１の配線のシート抵抗よりも低い
前記（５）に記載の表示装置。
【０１２８】
（７）前記パルス信号は、前記スイッチをオン状態にさせるとともに前記非線形素子をオフ状態にさせる第１の電圧と、前記スイッチをオフ状態にさせる第２の電圧との間で遷移するものである
前記（１）から（６）のいずれかに記載の表示装置。
【０１２９】
（８）前記単位画素は、表示素子と、前記表示素子に駆動電流を供給する駆動トランジスタとを有し、
前記スイッチは、前記駆動トランジスタに前記駆動電流を供給する
前記（７）に記載の表示装置。
【０１３０】
（９）前記単位画素は、第１の容量素子と、書込トランジスタとをさらに備え、
前記駆動トランジスタは、ゲートと、前記表示素子に接続されたソースと、前記第３の端子に接続されたドレインとを有し、
前記第１の容量素子は、前記駆動トランジスタのゲートとソースとの間に挿設され、
前記書込トランジスタは、オン状態になることにより、前記駆動トランジスタのゲートに対して、書込準備期間においてリセット電圧を印加するとともに、書込期間において画素電圧を印加する
前記（８）に記載の表示装置。
【０１３１】
（１０）前記書込準備期間は、第１のサブ期間と、前記第１のサブ期間の後に配置された第２のサブ期間を含み、
前記パルス信号は、
前記第１のサブ期間において前記第２の電圧であり、
前記第２のサブ期間および前記書込期間において前記第１の電圧である
前記（９）に記載の表示装置。
【０１３２】
（１１）前記第１のサブ期間において、前記非線形素子は、前記単位画素に対して前記第２の電圧に対応する第３の電圧を印加し、
前記第２のサブ期間および前記書込期間において、前記スイッチは、前記単位画素に対して、前記直流信号が示す第４の電圧を印加する
前記（１０）に記載の表示装置。
【０１３３】
（１２）前記第１のサブ期間において、前記非線形素子は、前記駆動トランジスタを介して、前記駆動トランジスタのソース電圧を前記第３の電圧に設定し、
前記第２のサブ期間において、前記スイッチは、前記駆動トランジスタに電流を流すことにより、前記駆動トランジスタのソース電圧を変化させる
前記（１１）に記載の表示装置。
【０１３４】
（１３）前記書込準備期間は、前記第１のサブ期間の前に配置された第３のサブ期間を含み、
前記パルス信号は、前記第３のサブ期間において前記第１の電圧であり、
前記スイッチは、前記第３のサブ期間において、前記単位画素に対して、前記直流信号が示す第４の電圧を印加する
前記（１０）から（１２）のいずれかに記載の表示装置。
【０１３５】
（１４）前記第３のサブ期間において、前記駆動トランジスタは、前記表示素子に供給する前記駆動電流の電流量を低下させる
前記（１３）に記載の表示装置。
【０１３６】
（１５）前記単位画素は、第１の容量素子と、制御トランジスタとをさらに備え、
前記駆動トランジスタは、ゲートと、前記表示素子に接続されたソースと、前記第３の端子に接続されたドレインとを有し、
前記第１の容量素子は、前記駆動トランジスタのゲートとソースとの間に挿設され、
前記制御トランジスタは、オン状態になることにより、前記駆動トランジスタのゲートに対して、書込期間の前に配置された書込準備期間に含まれる複数のサブ期間のうちの１以上のサブ期間においてリセット電圧を印加する
前記（８）に記載の表示装置。
【０１３７】
（１６）前記単位画素は、前記駆動トランジスタのソースに接続された第２の容量素子をさらに備えた
前記（９）から（１５）のいずれかに記載の表示装置。
【０１３８】
（１７）第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、
前記第１の端子と前記第３の端子との間に挿設された非線形素子と
を備えた駆動装置。
【０１３９】
（１８）第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と単位画素に接続された第３の端子との間をオンオフ制御するとともに、
前記第１の端子と前記第３の端子との間で非線形動作を行う
駆動方法。
【０１４０】
（１９）表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
単位画素と、
第１の端子に印加されたパルス信号に基づいて、直流信号が印加された第２の端子と前記単位画素に接続された第３の端子との間をオンオフ制御するスイッチと、
前記第１の端子と前記第３の端子との間に挿設された非線形素子と
を有する
電子機器。
【符号の説明】
【０１４１】
１，２…表示装置、１０…表示部、１１，１１Ａ，１１Ｄ…サブ画素、２０，４３…駆動部、２１…映像信号処理部、２２…タイミング生成部、２３，４３…走査線駆動部、２６，２６Ｂ，２６Ｃ…電源線駆動部、２７…データ線駆動部、３０…基板、３１，３１Ｃ…電圧生成部、３２，３２Ｃ…シフトレジスタ、３３，３３Ｂ，３３Ｃ…駆動回路，３４〜３７…トランジスタ、３５Ｂ…ダイオード、３９…領域、Ｃｓ，Ｃsub…容量素子、ＣＴ…コンタクト、ＣＴｒ…制御トランジスタ、ＤＲＴｒ…駆動トランジスタ、ＤＳ…電源信号、ＤＴＬ…データ線、ＧＰ…ゲート部分、Ｌ１，Ｌ２…配線、ＯＬＥＤ…有機ＥＬ素子、Ｐix…画素、ＰＬ…電源線、ＰＰ０，ＰＰ１，ＰＰ２…パルス、Ｐ０…消光動作期間、Ｐ１…初期化期間、Ｐ２…Ｖth補正期間、Ｐ３…書込・μ補正期間、Ｐ４…発光期間、Ｓdisp，Ｓdisp2…映像信号、Ｓig…信号、Ｓｓ…走査信号、Ｓsync…同期信号、Ｖini，Ｖofs…電圧、Ｖsig…画素電圧、ＷＳ…走査信号、ＷＳＬ…走査線、ＷＳＴｒ…書込トランジスタ。
【図１】
2014146020.tif 000003
【図２】
2014146020.tif 000004
【図３】
2014146020.tif 000005
【図４】
2014146020.tif 000006
【図５】
2014146020.tif 000007
【図６】
2014146020.tif 000008
【図７】
2014146020.tif 000009
【図８】
2014146020.tif 000010
【図９】
2014146020.tif 000011
【図１０】
2014146020.tif 000012
【図１１】
2014146020.tif 000013
【図１２】
2014146020.tif 000014
【図１３】
2014146020.tif 000015
【図１４】
2014146020.tif 000016
【図１５】
2014146020.tif 000017
【図１６】
2014146020.tif 000018
【図１７】
2014146020.tif 000019
【図１８】
2014146020.tif 000020
【図１９】
2014146020.tif 000021
【図２０Ａ】
2014146020.tif 000022
【図２０Ｂ】
2014146020.tif 000023
【図２１】
2014146020.tif 000024
【図２２Ａ】
2014146020.tif 000025
【図２２Ｂ】
2014146020.tif 000026
【図２３Ａ】
2014146020.tif 000027
【図２３Ｂ】
2014146020.tif 000028
【図２４】
2014146020.tif 000029
【図２５】
2014146020.tif 000030
【図２６】
2014146020.tif 000031
【図２７】
2014146020.tif 000032