(57)【要約】【課題】モールド樹脂によって封止される領域内に配置される部品を増やすことなく、サージ電圧の発生を抑制することが可能な半導体モジュールを提供する。【解決手段】半導体モジュール１は、半導体素子２が封止されたパッケージ１０と、当該パッケージ１０を挟んで対向して配置され、半導体素子２と電気的に接続された正電極２１及び負電極２２と、を備える。正電極２１には、負電極２２側へ張出す正電極張出部２２ｂが形成されている。負電極２２には、正電極張出部２１ｂと対向し、正電極２１側へ張出す負電極張出部２２ｂが形成されている。半導体モジュール１は、正電極張出部２１ｂと負電極張出部２２ｂとの間に、電荷を蓄積可能な蓄電部３０を有する構成とする。【選択図】図２
2014107341.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が封止されたパッケージと、
前記パッケージを挟んで対向して配置され、前記半導体素子と電気的に接続された正電極及び負電極と、を備え、
前記正電極には、前記負電極側へ張出す正電極張出部が前記半導体素子よりも外側に形成され、
前記負電極には、前記正電極張出部と対向し、前記正電極側へ張出す負電極張出部が前記半導体素子よりも外側に形成され、
前記正電極張出部と前記負電極張出部との間に、電荷を蓄積可能な蓄電部が形成されていることを特徴とする半導体モジュール。
【請求項２】
前記蓄電部には、モールド樹脂が充填されている請求項１に記載の半導体モジュール。
【請求項３】
前記蓄電部には、前記パッケージの樹脂材料と異なる樹脂材料が充填されている請求項１又は２に記載の半導体モジュール。
【請求項４】
前記蓄電部には、高誘電材料が充填されている請求項１〜３の何れか一項に記載の半導体モジュール。
【請求項５】
前記正電極張出部及び前記負電極張出部は、前記パッケージを囲んで全周に設けられている請求項１〜４の何れか一項に記載の半導体モジュール。
【請求項６】
前記正電極張出部と前記負電極張出部との間隔が１ｍｍ以下である請求項１〜５の何れか一項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関する。
【背景技術】
【０００２】
一対の導電部材間に半導体チップを備え、この半導体チップと一対の導電部材とが各々電気的に接続された半導体装置が知られている（例えば、特許文献１参照）。２つの導電部材間には、半導体チップに形成された素子に対して並列に接続されたコンデンサが配置されている。一対の導電部材間に配置された半導体チップ及びコンデンサは、モールド樹脂によって封止されている。この半導体装置では、モールド樹脂によって封止された装置内に、コンデンサを設置することで、サージ電圧の発生を抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２８９１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の従来技術では、モールド樹脂によって封止された装置内に、コンデンサが配置されているため、部品点数が多くなり、モールド樹脂の充填が困難であった。
【０００５】
本発明は、モールド樹脂によって封止される領域内に配置される部品を増やすことなく、サージ電圧の発生を抑制することが可能な半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体モジュールは、半導体素子が封止されたパッケージと、当該パッケージを挟んで対向して配置され、半導体素子と電気的に接続された正電極及び負電極と、を備え、正電極には、負電極側へ張出す正電極張出部が半導体素子よりも外側に形成され、負電極には、正電極張出部と対向し、正電極側へ張出す負電極張出部が半導体素子よりも外側に形成され、正電極張出部と負電極張出部との間に、電荷を蓄積可能な蓄電部が形成されていることを特徴としている。
【０００７】
この半導体モジュールによれば、正電極には、負電極側に張出す正電極張出部が設けられ、負電極には、正電極張出部に対向し、正電極側に張出す負電極張出部が設けられ、正電極張出部と負電極張出部との間に、電荷を蓄積可能な蓄電部が形成されているので、パッケージ内の半導体素子をスイッチングした際に発生するサージ電圧を抑制することができる。また、半導体素子が封止されたパッケージの外側に、正電極張出部及び負電極張出部を設けることで、サージ電圧を抑制することができるので、モールド樹脂によって封止される領域内に配置される部品点数を増やす必要がない。
【０００８】
また、蓄電部には、モールド樹脂が充填されていてもよい。また、蓄電部には、パッケージの樹脂材料と異なる樹脂材料が充填されていてもよい。また、蓄電部には、高誘電材料が充填されていてもよい。
【０００９】
また、正電極張出部及び負電極張出部は、パッケージを囲んで全周に設けられている構成でもよい。
【００１０】
正電極張出部と負電極張出部との間隔が１ｍｍ以下であることが好ましい。
【発明の効果】
【００１１】
本発明によれば、モールド樹脂によって封止される領域内に配置される部品を増やすことなく、サージ電圧の発生を抑制することが可能な半導体モジュールを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体モジュールを示す平面図である。
【図２】図１に示す半導体モジュールの断面図である。
【図３】半導体モジュールの製造方法の手順を斜視図である。
【発明を実施するための形態】
【００１３】
以下、本発明による半導体モジュールの好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。
【００１４】
図１及び図２に示す半導体モジュール１は、例えばインバータ装置として適用可能なものである。半導体モジュール１は、半導体素子２を有するパッケージ部１０（モジュール本体）を備えている。半導体素子２として、スイッチング素子（パワー素子）が用いられている。スイッチング素子として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を使用することができる。
【００１５】
半導体素子２の一方の面には、はんだ層３が接合され、半導体素子２の他方の面には、はんだ層４が接合されている。はんだ層４の半導体素子２とは反対側の面には、スペーサー６が接合されている。スペーサー６のはんだ層４とは反対側の面には、はんだ層５が接合されている。これらの半導体素子２、はんだ層３〜５、及びスペーサー６によって積層体１１が構成されている。パッケージ部１０は、積層体１１及びこの積層体１１を封止するモールド樹脂１２によって構成されている。パッケージ部１０は、例えば直方体として形成されている。
【００１６】
半導体モジュール１は、パッケージ部１０を挟んで対向して配置されたＰ電極（正電極）２１及びＮ電極（負電極）２２を備えている。Ｐ電極２１及びＮ電極２２は、積層体１１の積層方向の両側に配置されている。Ｐ電極２１は、はんだ層３の半導体素子２とは反対側の面に接合されている。Ｎ電極２２は、はんだ層５のスペーサー６とは反対側の面に接合されている。Ｐ電極２１及びＮ電極２２は、例えば銅によって形成されている。Ｐ電極２１及びＮ電極２２は、積層体１１からの熱を放熱する放熱部としても機能し、積層体１１を冷却することができる。Ｐ電極２１及びＮ電極２２は、半導体素子２と電気的に接続されている。
【００１７】
Ｐ電極２１は、板状を成すＰ電極本体２１ａ、及びＰ電極本体２１ａから張出すＰ電極張出部２１ｂを備えている。Ｐ電極張出部２１ｂは、Ｎ電極２２側へ張出している。Ｐ電極張出部２１ｂは、平面視において、パッケージ部１０を囲むように矩形に形成されている。Ｐ電極張出部２１ｂは、例えばＰ電極本体２１ａの周縁部に沿って配置されている。
【００１８】
Ｎ電極２２は、板状を成すＮ電極本体２２ａ、及びＮ電極本体２２ａから張出すＮ電極張出部２２ｂを備えている。Ｎ電極張出部２２ｂは、Ｐ電極２１側へ張出している。Ｎ電極張出部２２ｂは、平面視において、パッケージ部１０を囲むように矩形に形成されている。Ｎ電極張出部２２ｂは、例えばＮ電極本体２２ａの周縁部に沿って配置されている。
【００１９】
Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂは、平面視において同じ位置に配置されている。Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂは、互いに対向して配置されている。Ｐ電極張出部２１ｂのＮ電極張出部２２ｂ側には、先端面２１ｃが形成されている。Ｎ電極張出部２２ｂのＰ電極張出部２１ｂ側には、先端面２２ｃが形成されている。先端面２１ｃ及び先端面２２ｃは、互いに対面している。先端面２１ｃ及び先端面２２ｃの間隔は、例えば１ｍｍ以下であることが好ましい。
【００２０】
半導体モジュール１は、Ｐ電極張出部２１ｂとＮ電極張出部２２ｂとの間に、蓄電部３０（コンデンサ領域）が形成されている。蓄電部３０は、Ｐ電極張出部２１ｂの先端面２１ｃとＮ電極張出部２２ｂの先端面２２ｃとの間に電荷を蓄えることができる。蓄電部３０に蓄積された電荷は、適宜放電される。この蓄電部３０は、平面視において、パッケージ部１０を囲んで全周に設けられている。
【００２１】
蓄電部３０は、モールド樹脂が充填されていてもよい。また、蓄電部に充填されるモールド樹脂の材料は、パッケージ部１０のモールド樹脂１２の材料と同一のものでもよく、異なる材料でもよい。蓄電部３０には、高誘電材料が充填されていてもよい。
【００２２】
半導体モジュール１は、モールド樹脂４０によって封止されている。平面視においてＰ電極２１及びＮ電極２２の外側には、モールド樹脂４０が配置されている。Ｐ電極２１のパッケージ部１０とは反対側の面は、外面側に露出している。Ｎ電極２２のパッケージ部１０とは反対側の面は、外面側に露出している。
【００２３】
半導体モジュール１は、Ｐ電極２１と電気的に接続されたＰ端子５１、Ｎ電極２２と電気的に接続されたＮ端子５２、及び半導体素子２（ＩＧＢＴ）と電気的に接続されたゲートターミナル５３を備えている。Ｐ端子５１、Ｎ端子５２、及びゲートターミナル５３は、モールド樹脂４０よりも外側へ張出している。Ｐ端子５１及びＮ端子５２は、同一の方向に張出している。ゲートターミナル５３は、Ｐ端子５１及びＮ端子５２とは、反対方向に張出している。図１に示すように、Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂには、ゲートターミナル５３が通過する隙間が形成されている。
【００２４】
次に、図３を参照して、半導体モジュール１の製造方法について説明する。まず、Ｐ電極２１及びＮ電極２２を準備する。図３（ａ）では、Ｐ電極２１のみが示されている。Ｐ電極２１及びＮ電極２２は、例えば縦２３ｍｍ×横２３ｍｍの矩形の平板によって形成する。Ｐ電極２１の外周部に、幅４ｍｍのＰ電極張出部２１ｂを形成する。Ｎ電極２２の外周部に、幅４ｍｍのＮ電極張出部２２ｂを形成する。Ｐ電極張出部２１ｂの内側には、パッケージ部１０の一部（下半分）を収容する凹部が形成されている。Ｎ電極張出部２２ｂの内側には、パッケージ部１０の一部（上半分）を収容する凹部が形成されている。
【００２５】
次に、図３（ｂ）に示すように、Ｐ電極２１のＰ電極張出部２１ｂの先端面２１ｃ上のＴｉ２Ｏ２膜を成膜する。Ｔｉ２Ｏ２膜の厚さは、例えば１２μｍとすることができる。ＣＶＤ法（化学気相蒸着：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、Ｔｉ２Ｏ２膜を成膜することができる。Ｔｉ２Ｏ２は、比誘電率が２５程度の高誘電材料であり、耐圧性能が１ＭＶ／ｃｍ程度の高耐圧材料である。
【００２６】
次に、図３（ｃ）に示すように、Ｔｉ２Ｏ２膜が成膜されたＰ電極２１と、Ｔｉ２Ｏ２膜が成膜されていないＮ電極２２とを組み合わせて半導体モジュール１を得る。Ｔｉ２Ｏ２膜は、Ｐ電極張出部２１ｂとＮ電極張出部２２ｂとの間に配置されて蓄電部３０を形成する。
【００２７】
次に、図３（ｄ）に示すように、蓄電部３０が形成された後に、モールド樹脂４０で半導体モジュール１を封止する。このとき、沿面における短絡を防止するため、放熱板（Ｐ電極２１及びＮ電極２２）の端面（積層体の積層方向に沿う面）が、モールド樹脂４０から露出しないようにする。
【００２８】
次に、このように製造された半導体モジュール１の特性について説明する。蓄電部３０の静電容量Ｃ（単位：μＦ）は、下記式（１）によって表現することができる。式（１）において、Ｓは、蓄電部３０の面積であり、ｄは、蓄電部３０の距離である。
【数１】
2014107341.tif 000003
【００２９】
システム電圧が６５０Ｖ、定格電流が２００Ａ、許容サージ電圧が１２００Ｖ、システム寄生インダクタンスが５０ｎＨである場合、インダクタンスによって蓄えられたエネルギーＷ１は、下記式（２）によって表現することができる。このエネルギーＷ１がサージ電圧となる。
【数２】
2014107341.tif 000004
【００３０】
蓄電部３０（コンデンサ領域）に蓄えることが可能なエネルギーＷ２は、下記式（３）によって表現することができる。
【数３】
2014107341.tif 000005
【００３１】
式（２）によって算出されたエネルギーＷ１と式（３）によって算出されたエネルギーＷ２とを等式で結び必要コンデンサ容量Ｃ１（単位：μＦ）を算出する。
【数４】
2014107341.tif 000006
【００３２】
式（４）によって算出された必要コンデンサ容量Ｃ１と式（１）によって算出された蓄電部３０の静電容量Ｃとを比較すると、下記式（５）となり、サージ電圧の抑制に必要なコンデンサ容量が確保されていることがわかる。
【数５】
2014107341.tif 000007
【００３３】
このような本実施形態の半導体モジュール１によれば、Ｐ電極２１には、Ｎ電極２２側に張出すＰ電極張出部２１ｂが設けられ、Ｎ電極２２には、Ｐ電極張出部２１ｂに対向し、Ｐ電極側に張出すＮ電極張出部２２ｂが設けられ、Ｐ電極張出部２１ｂとＮ電極張出部２２ｂとの間に、電荷を蓄積可能な蓄電部３０が形成されているので、パッケージ部１０内の半導体素子２をスイッチングした際に発生するサージ電圧を抑制することができる。また、半導体素子１が封止されたパッケージ部１０の外側に、Ｐ電極張出部２１ｂ及びＮ電極張出部２２ｂを設けることで、サージ電圧を抑制することができるので、モールド樹脂１２によって封止されたパッケージ部１０内に配置される部品点数を増やす必要がない。
【００３４】
以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、蓄電部３０が、パッケージ部１０を囲んで全周に形成されているが、蓄電部が部分的に形成されていてもよい。また、張出部２１ｂ，２２ｂは、平面視において矩形状に形成されているが、その他の形状でもよい。また、半導体素子２は、スイッチング素子に限定されず、その個数は１個でもよく、複数でもよい。また、半導体モジュール１の用途は、インバータに限定されず、その他の半導体装置に、半導体モジュール１を使用することができる。
【符号の説明】
【００３５】
１…半導体モジュール、２…半導体素子、３〜５…はんだ層、６…スペーサー、１０…パッケージ部、１１…積層体、１２…モールド樹脂、２１…Ｐ電極（正電極）、２１ａ…Ｐ電極本体、２１ｂ…Ｐ電極張出部、２１ｃ…先端面、２２…Ｎ電極（負電極）、２２ａ…Ｎ電極本体、２２ｂ…Ｎ電極張出部、２２ｃ…先端面、３０…蓄電部、４０…モールド樹脂。
【図１】
2014107341.tif 000008
【図２】
2014107341.tif 000009
【図３】
2014107341.tif 000010