(57)【要約】      （修正有）【課題】安価なプロセスにより、電極層とｎ−Ｇｅ層の接触抵抗を低減するｎ＋型Ｇｅ半導体層形成方法およびオーミック接触構造を提供する。【解決手段】ＧｅとＳｂとを同時に直流スパッタ堆積法により所定基板上にエピタキシャル成長させ、電子濃度が１０１９ｃｍ−３以上のｎ＋型Ｇｅ層を形成する。【選択図】図２
2014041987.tif 000002
【特許請求の範囲】
【請求項１】
ＧｅとＳｂとを同時に直流スパッタ堆積法により所定基板上にエピタキシャル成長させ、電子濃度が１０１９ｃｍ−３以上のｎ＋型Ｇｅ層を形成することを特徴とするｎ＋型Ｇｅ半導体層形成方法。
【請求項２】
電極用金属層とｎ型Ｇｅ層との間に、請求項１に記載のｎ＋型Ｇｅ半導体層形成方法により電子濃度が１０１９ｃｍ−３以上で厚みが２ｎｍ以上のｎ＋型Ｇｅ層を形成したことを特徴とするオーミック接触構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎ＋型Ｇｅ半導体層形成方法およびオーミック接触構造に関し、特に、Ｇｅ系ＬＳＩ等に適用可能なｎ＋型Ｇｅ半導体層形成方法およびオーミック接触構造に関する。
【背景技術】
【０００２】
これまでＬＳＩの材料にはＳｉが用いられている。しかし、近年では移動度が高いＧｅが注目されつつある。また、太陽電池に関しても現在主流のＳｉ材料では近赤外光の吸収に限界があり、近赤外を吸収する材料としてＧｅが注目されている。
【０００３】
ここで、Ｇｅはｎ型Ｇｅ（以降においてｎ−Ｇｅと適宜表記するものとする。）と金属電極との間でフェルミレベルピンニング現象によって金属からｎ型Ｇｅ方向に流れる電子に対して障壁φＢが発生し（図１ａ）、この結果として接触抵抗が高くなることが知られている。
【０００４】
ｎ型Ｇｅと金属電極の間に、電子濃度（キャリア濃度）を高めたｎ型Ｇｅ層（以降においてｎ＋−Ｇｅまたはｎ＋型Ｇｅと適宜表記するものとする。）を入れれば空乏層が極度に狭まり、図１ｂに示すように電子がトンネリングし、オーミック接触となることが予想される。
【０００５】
しかしｎ型ドーパントとなる５族原子はＧｅに対する固溶限が低く、また拡散係数が高いため、１０１８ｃｍ−３以上の電子濃度を高めたｎ＋−Ｇｅ層は実現できておらず、オーミック接触となることも確かめられていない。
【０００６】
このフェルミレベルピンニング現象による接触抵抗をなくすため、従来では次の二つのアプローチがなされている。一つは、ｎ−Ｇｅと金属電極との界面に超薄絶縁膜を挿入する方法である（非特許文献１ではＧｅＯｘ膜を挿入している）。もう一つは、ｎ−Ｇｅと金属電極との界面に、ドーパントを高濃度にドープしたＳｉ層（以降においてｎ＋−Ｓｉ層と適宜表記するものとする。）を挿入する方法である（特許文献１）。
【０００７】
しかしながら、従来の技術では以下の問題点があった。
超薄絶縁膜を挿入する方法では、絶縁膜の持つ高い障壁によりトンネリング抵抗が発生し、十分に低い抵抗が得られない。また、ｎ＋−Ｓｉ層を挿入する方法では、Ｇｅ上にＳｉ層をエピタキシャル成長させることが困難であり、かつ、形成プロセスが安価でないため工業化が困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−１２４４８３号公報
【非特許文献】
【０００９】
【非特許文献１】TomonoriNishimura et al.,'A Significant Shift of Schottky Barrier Heights at StronglyPinned Metal/Germanium Interface by Inserting an Ultra-Thin Insulating Film'Appl. Phys. Express 1 (2008) 051406.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記に鑑みてなされたものであって、安価なプロセスにより、電極層とｎ−Ｇｅ層の接触抵抗を低減するｎ＋型Ｇｅ半導体層形成方法およびオーミック接触構造を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に記載のｎ＋型Ｇｅ半導体層形成方法は、ＧｅとＳｂとを同時に直流スパッタ堆積法により所定基板上にエピタキシャル成長させ、電子濃度が１０１９ｃｍ−３以上のｎ＋型Ｇｅ層を形成することを特徴とするものである。
【００１２】
基板温度はＳｂ原子の凝集抑制と拡散抑制の観点から４５０℃以下とすることが好ましい。
【００１３】
ここで直流スパッタ堆積法とは、断続的にターゲットに直流電圧を印可するパルス直流スパッタ堆積法をも含むものとする。スパッタ堆積法を採用することにより、温度を上記の４５０℃以下とすることも可能となる。なお、ターゲットを複数用いる場合には、例えばサブのターゲットをＲＦスパッタとすることも可能であるが、メインのターゲットを直流スパッタとするのであれば、本発明では一部にＲＦスパッタを用いたとしても直流スパッタに含まれるものとする。
【００１４】
請求項２に記載のオーミック接触構造は、電極用金属層とｎ型Ｇｅ層との間に、請求項１に記載のｎ＋型Ｇｅ半導体層形成方法により電子濃度が１０１９ｃｍ−３以上で厚みが２ｎｍ以上のｎ＋型Ｇｅ層を形成したことを特徴とするものである。好ましくは厚みは５ｎｍ以上である。
【００１５】
電極用金属の例としては、Ａｌ、Ｎｉ、ＮｉＧｅなどを挙げることができる。
【発明の効果】
【００１６】
本発明によれば、安価なプロセスにより、Ｓｂ濃度が１０１９ｃｍ−３以上のｎ＋型Ｇｅ層を形成でき、電極層とｎ型Ｇｅ層の接触抵抗を低減するオーミック接触を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）金属／ｎ−Ｇｅ接触と（ｂ）金属／ｎ＋−Ｇｅ／ｎ−Ｇｅ接触のバンドを示した図である。
【図２】本発明ｎ型Ｇｅ半導体層形成方法における直流スパッタ堆積装置の模式図である。
【図３】本発明のｎ＋−Ｇｅ層の抵抗率、移動度、電子濃度の第二カソードスパッタパワー依存性を示した図である。
【図４】Ａｌ／ｎ＋−Ｇｅ／ｎ−Ｇｅ接触とＡｌ／ｎ−Ｇｅ接触の素子構造および製作工程を示す図である。
【図５】Ａｌ／ｎ＋−Ｇｅ／ｎ−Ｇｅ接触Ｊ−Ｖ特性のｎ＋−Ｇｅ層の電子濃度依存性を示した図である。
【図６】Ａｌ／ｎ＋−Ｇｅ／ｎ−Ｇｅ接触Ｊ−Ｖ特性のｎ＋−Ｇｅ層の膜厚依存性を示した図である。
【図７】（ａ）Ｇｅトランジスタの構成例および（ｂ）Ｓｉ−Ｇｅ積層型太陽電池の構成例を示した図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１９】
まず請求項１記載のｎ＋型Ｇｅ半導体層形成方法について説明する。使用したスパッタ堆積装置は図２に示すように容量結合型、カソードはマグネトロン式である。第一カソードと第二カソードとがあり、カソードに装着したターゲットの大きさは直径５ｃｍ、試料とターゲット間距離は５ｃｍである。第一カソードには単結晶真性Ｇｅウェーハ（抵抗率＞３０Ωｃｍ）を設置し、第二カソードには第一カソードと同様の単結晶真性Ｇｅウェーハを設置してその表面の１０％の面積にＳｂチップ（純度９９．９９９％）を設置した。スパッタガスには希ガスの中で最も安価で一般的に利用されているＡｒを用いた。
【００２０】
使用した基板は（１００）面方位のＧｅまたはＳｉウェーハである。堆積Ｇｅ膜のホール測定には基板として抵抗率＞１０００ΩｃｍのＳｉウェーハを用いた。ここでＳｉ基板を使用した理由は、基板の影響を受けにくい１０００Ωｃｍ以上の高抵抗基板であるためである。基板の前処理に関してはまず基板を高濃度オゾン水洗浄と超音波洗浄した後に、１％ＨＦ水溶液に浸して基板表面の酸化膜を除去するとともに表面のＳｉ原子を水素終端した。基板を超純水リンスした直後にスパッタ堆積装置に導入し、基板温度を３２０℃に昇温した。所定温度に到達後に加熱を停止し、その直後にスパッタプラズマの中に基板を搬送してスパッタエピタキシーを開始した。第一カソードのスパッタパワーＰ１は１００Ｗに固定し、第二カソードのスパッタパワーＰ２は０Ｗから４０Ｗへと変化させた。Ｐ２を変化することで、Ｇｅ膜中のＳｂ濃度を変化させることができる。得られたエピタキシャルＧｅ膜はVan der Pauw法でホール測定し、抵抗率、電子濃度、および、電子移動度を求めた。ホール測定用に堆積したＧｅ膜厚は１μｍであった。
【００２１】
得られたＧｅ膜の抵抗率、移動度、電子濃度のＰ２依存性を図３に示す。Ｐ２が０Ｗの時得られたＧｅ膜はｐ型となっていた。欠陥によりｐ型に転換したと思われる。Ｐ２が１Ｗでｎ型になり、電子濃度は７×１０１７ｃｍ−３であった。Ｐ２の増大とともに電子濃度は上昇し、Ｐ２＝１０Ｗで電子濃度は最大の９×１０１９ｃｍ−３となった。この時の電子移動度は約１０５ｃｍ２／Ｖｓ、抵抗率は０．０００９Ωｃｍであった。更にＰ２を１５Ｗ以上に増やしても電子濃度は上昇せず、Ｐ２が３０Ｗ以上では、スパッタエピタキシャルは実現されずに多結晶Ｇｅ膜となった。この結果から、本発明方法により電子濃度が１０１９ｃｍ−３以上のｎ＋−Ｇｅ層を形成することができることが確認できた。
【００２２】
続いて請求項２記載のオーミック接触構造について説明する。ここでは、Ａｌ／ｎ＋−Ｇｅ／ｎ−Ｇｅ接触を形成して、Ｊ−Ｖ特性（電流密度−電圧曲線）等を評価した。比較としてＡｌ／ｎ−Ｇｅの特性も示している。以降では、ｎ＋−Ｇｅ層の介在する素子をＡｌ／ｎ＋−Ｇｅ、介在しない素子をＡｌ／ｎ−Ｇｅと表記することとする。図４ａ〜図４ｄは、素子の構造と作製工程の模式図である。
【００２３】
基板には２ｃｍ角、抵抗率０．００７Ωｃｍ〜０．０１ΩｃｍのＳｂドープ（１００）ｎ−Ｇｅウェーハを用いた（図４ａ）。基板の前処理方法は前述のとおりである。
【００２４】
次に基板の片側半分に前述した方法でスパッタエピタキシャルｎ＋−Ｇｅ層を形成した（図４ｂ）。以降ｎ＋−Ｇｅ層を形成した側を表側とする。ここでｎ＋−Ｇｅ層の膜厚は０ｎｍから２００ｎｍの間で変化させ、電子濃度は５×１０１８ｃｍ−３から９×１０１９ｃｍ−３の間で変化させ、Ｊ−Ｖ特性への影響を調べた。
【００２５】
次に、電極を形成した（図４ｃ）。表側のｎ＋−Ｇｅ層上と、表側の当該層を設けなかった部分それぞれに、スパッタ堆積法によりシャドウマスクを通して直径３５０μｍのドット状のＡｌ電極を堆積した（厚み＞３００ｎｍ）。また、裏側には基板全面にＡｌをスパッタ堆積させた（厚み＞３００ｎｍ）。
【００２６】
続いて表側に対して四フッ化水素（ＣＦ４）と酸素（Ｏ２）を用いた反応性イオンエッチング（ＲＩＥエッチング）装置で、Ａｌ膜をマスクとして露出しているＧｅ部分に対してＧｅ基板が少しエッチングされるまでエッチングして素子分離した（図４ｄ）。そして得られた素子のＪ−Ｖ特性を評価した。
【００２７】
図５は、本発明のオーミック接触構造のＪ−Ｖ特性を示したグラフである。グラフでは縦軸の電流Ｊは絶対値とした。ここではｎ＋−Ｇｅ層の厚みを２０ｎｍに固定しｎ＋−Ｇｅ層の電子濃度を５×１０１８ｃｍ−３から９×１０１９ｃｍ−３の間で変化させた。また、図５では、Ａｌ／ｎ＋−Ｇｅの他、比較としてＡｌ／ｎ−Ｇｅの特性も示している。
【００２８】
図５から明らかなようにＡｌ／ｎ−Ｇｅでは表側電極に正の電圧を印可した場合では電流が流れるのに対して、負の電圧を印可した場合では電流密度は１／１００程度しか流れなかった。これは電子がＡｌからｎ−Ｇｅへ流れた場合にフェルミピニング現象により生じた障壁によるものである。求めた障壁の高さは０．４５ｅＶ程度であり、一般的に知られている障壁高さと同程度であった。一方でＡｌ／ｎ＋−Ｇｅではｎ＋−Ｇｅ層の電子密度が５×１０１８ｃｍ−３では負電圧では電流は流れなかったものの電子密度を５×１０１９ｃｍ−３にすれば整流特性は軽減され、電子密度を更に９×１０１９ｃｍ−３にした所ではＪ−Ｖ特性は正と負で対称となり完全なオーミック接触となった。
【００２９】
次に、ｎ＋−Ｇｅ層の電子濃度を９×１０１９ｃｍ−３に固定し、ｎ＋−Ｇｅ層の膜厚を２ｎｍから２００ｎｍに変化させた時のＪ−Ｖ特性を図６に示した。ここでも縦軸の電流Ｊは絶対値とした。比較としてＡｌ／ｎ−Ｇｅの特性も示している。ｎ＋−Ｇｅ層の膜厚が２ｎｍでは正電圧と負電圧印可時の電流密度がＡｌ／ｎ−Ｇｅと比較して１０倍近く増大し、接触抵抗の大幅減少が実現できていることがわかった。ｎ＋−Ｇｅ層膜厚を更に５ｎｍに厚くするとＪ−Ｖ特性は正と負で対称となり完全なオーミック接触となった。膜厚を５ｎｍから２００ｎｍまで増やしてもＪ−Ｖ特性は変わらなかった。これよりｎ＋−Ｇｅ層の層厚を２ｎｍ以上にすればオーミック接触の効果が発現することがわかった。
【００３０】
以上本発明によれば、ＧｅとＳｂとを同時に直流スパッタ堆積法により所定基板上にエピタキシャル成長させることで電子濃度が１０１９ｃｍ−３以上のｎ＋−Ｇｅ層を形成でき、またこのｎ＋−Ｇｅ層を２ｎｍ以上、電極用金属層とｎ−Ｇｅ層との間に形成することでオーミック接触を得ることができる。本発明方法では直流スパッタ堆積法を用いるので安価に製造でき、工業化に好適である。
【産業上の利用可能性】
【００３１】
本発明の適用例として、Ｇｅトランジスタの構成例およびＳｉ−Ｇｅ積層型太陽電池の構成例を図７に示す。なお、ｐ＋−Ｓｉ、ｎ＋−Ｓｉ、ｐ＋−Ｇｅとは、それぞれ、高濃度にドーパントをドーピングしたｐ型Ｓｉ、ｎ型Ｓｉ、ｐ型Ｇｅを示す。
【００３２】
上述のように金属電極とｎ−Ｇｅ層の間に直流スパッタエピタキシャル法によってｎ＋−Ｇｅ層を２ｎｍ以上堆積することでオーミック接触が実現できる。プロセス温度は４５０℃以下と低いので、基板は熱の影響を受けにくい。また直流スパッタエピタキシャル法はプロセスガスにＡｒしか使わないので環境負荷が小さく、低コストである。更に大面積化への対応が簡単なので工業化に適している。
【図１】
2014041987.tif 000003
【図２】
2014041987.tif 000004
【図３】
2014041987.tif 000005
【図４】
2014041987.tif 000006
【図５】
2014041987.tif 000007
【図６】
2014041987.tif 000008
【図７】
2014041987.tif 000009