(57)【要約】【課題】安価な表示装置およびそれを用いた電気器具を提供する。【解決手段】同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。【選択図】図１
2014146806.tif 000002
【特許請求の範囲】
【請求項１】
基板又はフィルムと、
前記基板又は前記フィルム上の第１の接着材と、
前記第１の接着材上の下地膜と、
前記下地膜上のＴＦＴと、
前記ＴＦＴと電気的に接続するＥＬ素子と、
前記ＥＬ素子上の第２の接着材と、
前記第２の接着材上のカバー材と、を有することを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（
以下、発光装置という）に関する。特に、同一の絶縁体上に画素部および画素部に信号を
伝送するための駆動回路を含む装置に関する。また、本発明は電極間に液晶を挟んだ素子
（以下、液晶素子という）を有する装置（以下、液晶表示装置という）に用いることも可
能である。なお、本明細書では発光装置および液晶表示装置をまとめて表示装置と呼ぶ。
【０００２】
なお、本発明に用いることのできる発光性材料は、一重項励起もしくは三重項励起また
は両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む
。
【背景技術】
【０００３】
近年、ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）
を利用した発光素子（以下、ＥＬ素子という）を有する発光装置（以下、発光装置という
）の開発が進んでいる。発光装置は、陽極と陰極との間にＥＬ材料からなる薄膜を挟んだ
ＥＬ素子を有した構造からなる。
【０００４】
発光装置の開発はパッシブマトリクス型を主流に行われてきたが、画素部が高精細にな
るとＥＬ素子の発光輝度を増加させる必要があるため、信頼性（ＥＬ素子の長期寿命）を
確保できないといった不具合が懸念されている。そこで最近では高精細な表示を狙ってア
クティブマトリクス型が注目されている。アクティブマトリクス型の発光装置は、各画素
内に能動素子を設けて入力信号に応じてＥＬ素子を発光させる点に特徴があり、能動素子
としては一般的にＴＦＴ（Thin Film Transistor）が用いられている。
【０００５】
ここでアクティブマトリクス型発光装置の画素構造を図４に示す。図４において、４０
１はソース配線、４０２はゲート配線、４０３はスイッチング素子として機能するＴＦＴ
（以下、スイッチングＴＦＴという）、４０４はスイッチングＴＦＴ４０３のドレインに
電気的に接続されたコンデンサである。
【０００６】
また、スイッチングＴＦＴ４０３のドレインには電流制御ＴＦＴ４０５のゲート電極が
電気的に接続されている。電流制御ＴＦＴ４０５のソースは電流供給線４０６に電気的に
接続され、ドレインはＥＬ素子４０７に電気的に接続される。
即ち、電流制御ＴＦＴ４０５はＥＬ素子４０７に流れる電流を制御する素子として機能す
ることになる。
【０００７】
このように画素内に二つのＴＦＴを有し、それぞれ異なる役割を持ってＥＬ素子の発光
輝度を制御することができる。その結果、発光期間がほぼ１フレーム期間行われ、高精細
な画素部となっても発光輝度を抑えたまま画像を表示することが可能となる。さらに、ア
クティブマトリクス型の利点は、画素部に信号を伝送する駆動回路として、シフトレジス
タやサンプリング回路を同一の基板上にＴＦＴで形成することが可能な点である。これに
より非常にコンパクトな発光装置を作製することが可能となった。
【０００８】
しかしながら、アクティブマトリクス型発光装置は複数のＴＦＴを同一の基板上に形成
することになり、単純な構造のパッシブマトリクス型に比べて歩留まりを確保することが
困難である。特に駆動回路を同一基板上に形成する場合は動作不良があると画素１ライン
が動作しないといった線状欠陥を引き起こすこともありうる。また、ＴＦＴの製造工程が
比較的複雑であるため、パッシブマトリクス型発光装置に比べて製造コストが高くなる可
能性が高い。その場合、アクティブマトリクス型発光装置を表示部に用いた電気器具の単
価が上がってしまうという懸念があった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、アクティブマトリクス型の表示装置の製造コストを低減することを課題とし
、安価な表示装置を提供することを課題とする。また、本発明の表示装置を表示部に用い
た安価な電気器具を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明では、アクティブマトリクス型の表示装置の製造コストを低減するために画素部
に用いるＴＦＴを全て一導電型ＴＦＴ（ここではｐチャネル型ＴＦＴもしくはｎチャネル
型ＴＦＴのいずれか一方を指す）とし、さらに駆動回路もすべて画素部と同じ導電型のＴ
ＦＴで形成することを特徴とする。これにより製造工程を大幅に削減し、製造コストを低
減することが可能となる。
【００１１】
そのため本発明では、ソース配線、ゲート電極、ゲート配線（ゲート電極に信号を伝送
する配線）および電流供給線を同時に形成する、即ち同一の面上に同一の導電膜形成する
ことを特徴としている。また、独立に形成された複数のゲート配線を相互に接続する配線
またはソース配線もしくは電流供給線とＴＦＴとを相互に接続する配線（本明細書では接
続配線と呼ぶ）を、電流制御ＴＦＴのドレイン配線と同一の面上に同一の導電膜で形成す
ることを特徴としている。
【００１２】
また、さらに重要な特徴の一つは、一導電型ＴＦＴだけで駆動回路を形成する点にある
。即ち、一般的な駆動回路はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み
合わせたＣＭＯＳ回路を基本に設計されるが、本発明ではｐチャネル型ＴＦＴもしくはｎ
チャネル型ＴＦＴのみを組み合わせて駆動回路を形成する。
【発明の効果】
【００１３】
本発明を実施することにより非常に少ない工程で表示装置を作製することが可能となる
。そのため、歩留まりが向上し、製造コストを低減することが可能である。従って、安価
な表示装置を作製することができる。
【００１４】
また、安価な表示装置を作製することができるようになったことで、それを表示部に用
いる様々な電気器具を安価な価格で提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】ゲート側駆動回路の構成を示す図。
【図２】デコーダ入力信号のタイミングチャートを示す図。
【図３】ソース側駆動回路の構成を示す図。
【図４】発光装置の画素部の回路構成を示す図。
【図５】発光装置の画素部の断面構造を示す図。
【図６】発光装置の画素部の上面構造を示す図。
【図７】発光装置の画素部の断面構造を示す図。
【図８】発光装置の作製工程を示す図。
【図９】発光装置の作製工程を示す図。
【図１０】発光装置の画素部の回路構成を示す図。
【図１１】発光装置の画素部の回路構成を示す図。
【図１２】発光装置の作製工程を示す図。
【図１３】発光装置の画素部の上面構造を示す図。
【図１４】発光装置の作製工程を示す図。
【図１５】発光装置の上面構造および断面構造を示す図。
【図１６】発光装置の画素部の回路構成を示す図。
【図１７】発光装置の画素部の回路構成を示す図。
【図１８】ＥＬ層を形成する薄膜形成装置を示す図。
【図１９】液晶表示装置の外観を示す図。
【図２０】電気器具の具体例を示す図。
【図２１】電気器具の具体例を示す図。
【発明を実施するための形態】
【００１６】
ここで本発明で用いる駆動回路について図１、図２を用いて説明する。本発明では一般
的なシフトレジスタの代わりに図１に示すようなｐチャネル型ＴＦＴを用いたデコーダを
用いる。なお、図１はゲート側駆動回路の例である。
【００１７】
図１において、１００がゲート側駆動回路のデコーダ、１０１がゲート側駆動回路のバ
ッファ部である。なお、バッファ部とは複数のバッファ（緩衝増幅器）
が集積化された部分を指す。また、バッファとは後段の影響を前段に与えずに駆動を行う
回路を指す。
【００１８】
まずゲート側デコーダ１００を説明する。まず１０２はデコーダ１００の入力信号線（
以下、選択線という）であり、ここではＡ１、Ａ１バー（Ａ１の極性が反転した信号）、
Ａ２、Ａ２バー（Ａ２の極性が反転した信号）、…Ａｎ、Ａｎバー（Ａｎの極性が反転し
た信号）を示している。即ち、２ｎ本の選択線が並んでいると考えれば良い。
【００１９】
選択線の本数はゲート側駆動回路から出力されるゲート配線が何列あるかによってその
数が決まる。例えばＶＧＡ表示の画素部をもつ場合はゲート配線が４８０本となるため、
９bit分（ｎ＝９に相当する）で合計１８本の選択線が必要となる。選択線１０２は図２
のタイミングチャートに示す信号を伝送する。図２に示すように、Ａ１の周波数を１とす
ると、Ａ２の周波数は２-1倍、Ａ３の周波数は２-2倍、Ａｎの周波数は２-(n-1)倍となる
。
【００２０】
また、１０３aは第１段のＮＡＮＤ回路（ＮＡＮＤセルともいう）、１０３bは第２段の
ＮＡＮＤ回路、１０３cは第ｎ段のＮＡＮＤである。ＮＡＮＤ回路はゲート配線の本数分
が必要であり、ここではｎ個が必要となる。即ち、本発明ではデコーダ１００が複数のＮ
ＡＮＤ回路からなる。
【００２１】
また、ＮＡＮＤ回路１０３a〜１０３cは、ｐチャネル型ＴＦＴ１０４〜１０９が組み合
わされてＮＡＮＤ回路を形成している。なお、実際には２ｎ個のＴＦＴがＮＡＮＤ回路１
０３に用いられている。また、ｐチャネル型ＴＦＴ１０４〜１０９の各々のゲートは選択
線１０２（Ａ１、Ａ１バー、Ａ２、Ａ２バー…Ａｎ、Ａｎバー）のいずれかに接続されて
いる。
【００２２】
このとき、ＮＡＮＤ回路１０３aにおいて、Ａ１、Ａ２…Ａｎ（これらを正の選択線と
呼ぶ）のいずれかに接続されたゲートを有するｐチャネル型ＴＦＴ１０４〜１０６は、互
いに並列に接続されており、共通のソースとして正電源線（ＶDH）１１０に接続され、共
通のドレインとして出力線１１１に接続されている。
また、Ａ１バー、Ａ２バー…Ａｎバー（これらを負の選択線と呼ぶ）のいずれかに接続さ
れたゲートを有するｐチャネル型ＴＦＴ１０７〜１０９は、互いに直列に接続されており
、回路端に位置するｐチャネル型ＴＦＴ１０９のソースが負電源線（ＶDL）１１２に接続
され、もう一方の回路端に位置するｐチャネル型ＴＦＴ１０７のドレインが出力線１１１
に接続されている。
【００２３】
以上のように、本発明においてＮＡＮＤ回路は直列に接続されたｎ個の一導電型ＴＦＴ
（ここではｐチャネル型ＴＦＴ）および並列に接続されたｎ個の一導電型ＴＦＴ（ここで
はｐチャネル型ＴＦＴ）を含む。但し、ｎ個のＮＡＮＤ回路１０３a〜１０３cにおいて、
ｐチャネル型ＴＦＴと選択線との組み合わせはすべて異なる。即ち、出力線１１１は必ず
１本しか選択されないようになっており、選択線１０２には出力線１１１が端から順番に
選択されていくような信号が入力される。
【００２４】
次に、バッファ１０１はＮＡＮＤ回路１０３a〜１０３cの各々に対応して複数のバッフ
ァ１１３a〜１１３cにより形成されている。但しバッファ１１３a〜１１３cはいずれも同
一構造で良い。
【００２５】
また、バッファ１１３a〜１１３cは一導電型ＴＦＴとしてｐチャネル型ＴＦＴ１１４〜
１１６を用いて形成される。デコーダからの出力線１１１はｐチャネル型ＴＦＴ１１４（
第１の一導電型ＴＦＴ）のゲートとして入力される。ｐチャネル型ＴＦＴ１１４は接地電
源線（ＧＮＤ）１１７をソースとし、ゲート配線１１８をドレインとする。また、ｐチャ
ネル型ＴＦＴ１１５（第２の一導電型ＴＦＴ）は接地電源線１１７をゲートとし、正電源
線（ＶDH）１１９をソースとし、ゲート配線１１８をドレインとして常時オン状態となっ
ている。
【００２６】
即ち、本発明において、バッファ１１３a〜１１３cは第１の一導電型ＴＦＴ（ｐチャネ
ル型ＴＦＴ１１４）および第１の一導電型ＴＦＴに直列に接続され、且つ、第１の一導電
型ＴＦＴのドレインをゲートとする第２の一導電型ＴＦＴ（ｐチャネル型ＴＦＴ１１５）
を含む。
【００２７】
また、ｐチャネル型ＴＦＴ１１６（第３の一導電型ＴＦＴ）はリセット信号線（Reset
）をゲートとし、正電源線１１９をソースとし、ゲート配線１１８をドレインとする。な
お、接地電源線１１７は負電源線（但し画素のスイッチング素子として用いるｐチャネル
型ＴＦＴがオン状態になるような電圧を与える電源線）としても構わない。
【００２８】
このとき、ｐチャネル型ＴＦＴ１１５のチャネル幅（Ｗ１とする）とｐチャネル型ＴＦ
Ｔ１１４のチャネル幅（Ｗ２とする）との間にはＷ１＜Ｗ２の関係がある。なお、チャネ
ル幅とはチャネル長に垂直な方向におけるチャネル形成領域の長さである。
【００２９】
バッファ１１３aの動作は次の通りである。まず出力線１１１に正電圧が加えられてい
るとき、ｐチャネル型ＴＦＴ１１４はオフ状態（チャネルが形成されていない状態）とな
る。一方でｐチャネル型ＴＦＴ１１５は常にオン状態（チャネルが形成されている状態）
であるため、ゲート配線１１８には正電源線１１９の電圧が加えられる。
【００３０】
ところが、出力線１１１に負電圧が加えられた場合、ｐチャネル型ＴＦＴ１１４がオン
状態となる。このとき、ｐチャネル型ＴＦＴ１１４のチャネル幅がｐチャネル型ＴＦＴ１
１５のチャネル幅よりも大きいため、ゲート配線１１８の電位はｐチャネル型ＴＦＴ１１
４側の出力に引っ張られ、結果的に接地電源線１１７の電圧がゲート配線１１８に加えら
れる。
【００３１】
従って、ゲート配線１１８は、出力線１１１に負電圧が加えられるときは負電圧（画素
のスイッチング素子として用いるｐチャネル型ＴＦＴがオン状態になるような電圧）を出
力し、出力線１１１に正電圧が加えられているときは常に正電圧（画素のスイッチング素
子として用いるｐチャネル型ＴＦＴがオフ状態になるような電圧）を出力する。
【００３２】
なお、ｐチャネル型ＴＦＴ１１６は負電圧が加えられたゲート配線１１８を強制的に正
電圧に引き上げるリセットスイッチとして用いられる。即ち、ゲート配線１１８の選択期
間が終了したら。リセット信号を入力してゲート配線１１８に正電圧を加える。但しｐチ
ャネル型ＴＦＴ１１６は省略することもできる。
【００３３】
以上のような動作のゲート側駆動回路によりゲート配線が順番に選択されることになる
。次に、ソース側駆動回路の構成を図３に示す。図３に示すソース側駆動回路はデコーダ
３０１、ラッチ３０２およびバッファ３０３を含む。なお、デコーダ３０１およびバッフ
ァ３０３の構成はゲート側駆動回路と同様であるので、ここでの説明は省略する。
【００３４】
図３に示すソース側駆動回路の場合、ラッチ３０２は第１段目のラッチ３０４および第
２段目のラッチ３０５からなる。また、第１段目のラッチ３０４および第２段目のラッチ
３０５は、各々ｍ個のｐチャネル型ＴＦＴ３０６a〜３０６cで形成される複数の単位ユニ
ット３０７を有する。デコーダ３０１からの出力線３０８は単位ユニット３０７を形成す
るｍ個のｐチャネル型ＴＦＴ３０６a〜３０６cのゲートに入力される。なお、ｍは任意の
整数である。
【００３５】
例えば、ＶＧＡ表示の場合、ソース配線の本数は６４０本である。ｍ＝１の場合はＮＡ
ＮＤ回路も６４０個必要となり、選択線は２０本（１０bit分に相当する）必要となる。
しかし、ｍ＝８とすると必要なＮＡＮＤ回路は８０個となり、必要な選択線は１４本（７
bit分に相当する）となる。即ち、ソース配線の本数をＭ本とすると、必要なＮＡＮＤ回
路は（Ｍ／ｍ）個となる。
【００３６】
そして、ｐチャネル型ＴＦＴ３０６a〜３０６cのソースは各々ビデオ信号線（Ｖ１、Ｖ
２…Ｖｋ）３０９に接続される。即ち、出力線３０８に負電圧が加えられると一斉にｐチ
ャネル型ＴＦＴ３０６a〜３０６cがオン状態となり、各々に対応するビデオ信号が取り込
まれる。また、こうして取り込まれたビデオ信号は、ｐチャネル型ＴＦＴ３０６a〜３０
６cの各々に接続されたコンデンサ３１０a〜３１０cに保持される。
【００３７】
また、第２段目のラッチ３０５も複数の単位ユニット３０７bを有し、単位ユニット３
０７bはｍ個のｐチャネル型ＴＦＴ３１１a〜３１１cで形成される。ｐチャネル型ＴＦＴ
３１１a〜３１１cのゲートはすべてラッチ信号線３１２に接続され、ラッチ信号線３１２
に負電圧が加えられると一斉にｐチャネル型ＴＦＴ３１１a〜３１１cがオン状態となる。
【００３８】
その結果、コンデンサ３１０a〜３１０cに保持されていた信号が、ｐチャネル型ＴＦＴ
３１１a〜３１１cの各々に接続されたコンデンサ３１３a〜３１３cに保持されると同時に
バッファ３０３へと出力される。そして、図１で説明したようにバッファを介してソース
配線３１４に出力される。以上のような動作のソース側駆動回路によりソース配線が順番
に選択されることになる。
【００３９】
以上のように、ｐチャネル型ＴＦＴのみでゲート側駆動回路およびソース側駆動回路を
形成することにより画素部および駆動回路をすべてｐチャネル型ＴＦＴで形成することが
可能となる。従って、アクティブマトリクス型の表示装置を作製する上でＴＦＴ工程の歩
留まりおよびスループットを大幅に向上させることができ、製造コストを低減することが
可能となる。
【００４０】
なお、ソース側駆動回路もしくはゲート側駆動回路のいずれか片方の全部もしくは一部
を外付けのＩＣチップとする場合にも本発明は実施できる。
【実施例１】
【００４１】
本発明では駆動回路をすべてｐチャネル型ＴＦＴで形成することを特徴としているが、
画素部もすべてｐチャネル型ＴＦＴで形成する。そこで、本実施例では図１および図３に
示した駆動回路により伝送された信号により画像を表示するための画素部の構造について
説明する。
【００４２】
ここで本発明のアクティブマトリクス型発光装置の画素構造を図５および図６に示す。
図５は一画素の断面図を示しており、図６は隣接する二つの画素の上面図を示している。
なお、図５は図６をＡ−Ａ’で切断した断面図を表し、各図面において同一の箇所には同
一の符号を付してある。また、図６の二つの画素は電流供給線５２５に対して線対称なの
で、どちらも構造は同一である。
【００４３】
図５において、５０１は可視光に対して透明な基板、５０２は珪素を含む絶縁膜である
。可視光に対して透明な基板５０１としてはガラス基板、石英基板、結晶化ガラス基板も
しくはプラスチック基板（プラスチックフィルムも含む）を用いることができる。また、
珪素を含む絶縁膜５０２としては、酸化珪素膜、窒化酸化珪素膜もしくは窒化珪素膜を用
いることができる。
【００４４】
なお、本明細書ではＴＦＴを絶縁体の上に形成する。絶縁体は絶縁膜（代表的には珪素
を含む絶縁膜）の場合もあるし、絶縁物からなる基板（代表的には石英基板）の場合もあ
る。従って、絶縁体の上とは、絶縁膜の上もしくは絶縁物からなる基板の上を指す。
【００４５】
この珪素を含む絶縁膜５０２の上にはスイッチング用ＴＦＴ６０１および電流制御用Ｔ
ＦＴ６０２がｐチャネル型ＴＦＴで形成されている。
【００４６】
スイッチング用ＴＦＴ６０１は、ｐ型半導体からなる領域（以下、ｐ型半導体領域とい
う）５０３〜５０５および真性または実質的に真性な半導体からなる領域（以下、チャネ
ル形成領域という）５０６、５０７を含む半導体領域を活性層としている。また、電流制
御用ＴＦＴ６０２はｐ型半導体領域５０８、５０９およびチャネル形成領域５１０を含む
半導体領域を活性層としている。
【００４７】
なお、ｐ型半導体領域５０３もしくは５０５はスイッチング用ＴＦＴ６０１のソース領
域もしくはドレイン領域となる。また、ｐ型半導体領域５０８は電流制御用ＴＦＴ６０２
のソース領域となり、ｐ型半導体領域５０９は同ＴＦＴのドレイン領域となる。
【００４８】
スイッチング用ＴＦＴ６０１及び電流制御用ＴＦＴ６０２の活性層は、ゲート絶縁膜５
１１に覆われ、その上にはソース配線５１２、ゲート電極５１３a、ゲート電極５１３b、
ドレイン配線５１４およびゲート電極５１５が形成されている。これらは同一の材料で同
時に形成される。なお、これらの配線や電極の材料としては、タンタル、タングステン、
モリブデン、ニオブ、チタンもしくはこれら金属の窒化物を用いれば良い。また、これら
金属を組み合わせた合金を用いても良いし、これら金属のシリサイドを用いても良い。
【００４９】
また、図６に示すように、ドレイン配線５１４はゲート電極５１５と一体となっている
。また、ゲート電極５１３aおよびゲート電極５１３bは共通のゲート配線５１６と一体と
なっており、常に同じ電圧が加えられる。
【００５０】
また、図５において、５１７は窒化酸化珪素膜もしくは窒化珪素膜からなるパッシベー
ション膜であり、その上には層間絶縁膜５１８が設けられている。層間絶縁膜５１８とし
ては、珪素を含む絶縁膜もしくは有機樹脂膜を用いる。有機樹脂膜としては、ポリイミド
、ポリアミド、アクリル樹脂もしくはＢＣＢ（ベンゾシクロブテン）を用いれば良い。
【００５１】
また、その上には透明導電膜からなる接続配線５１９〜５２２および電極５２３が形成
されている。またこのとき同時に図６に示す配線５２４も形成されている。なお、透明導
電膜としては、酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウムと酸化スズの化合
物、酸化インジウムと酸化亜鉛の化合物もしくはこれらにガリウムを添加した化合物から
なる薄膜を用いることができる。
【００５２】
このとき、接続配線５２０はソース配線５１２とｐ型半導体領域５０３を電気的に接続
する配線であり、接続配線５２１はｐ型半導体領域５０５とドレイン配線５１４を電気的
に接続する配線であり、接続配線５２２はソース領域５０８と電流供給線（図６参照）５
２５を電気的に接続する配線である。
【００５３】
また、接続配線５１９は複数のパターンに分割して形成されたゲート配線５１６を相互
に接続するための配線であり、ソース配線５１２および電流供給線５２５を跨ぐようにし
て設けられる。なお、ゲート配線を跨ぐように形成された接続配線により複数に分割して
形成されたソース配線もしくは電流供給線を相互に接続する構造とすることも可能である
。
【００５４】
また、電極５２３はＥＬ素子の陽極であり、本明細書では画素電極もしくは陽極と呼ぶ
。画素電極５２３は電流制御用ＴＦＴ６０２のドレイン領域５０９に電気的に接続されて
いる。なお、図６では画素電極５２３が電流制御ＴＦＴ６０２のドレイン配線であるとも
言える。
【００５５】
ここで図６をＢ−Ｂ’で切断した断面図を図７（Ａ）に示す。図７（Ａ）のように接続
配線５２４は電流供給線５２５を跨いでゲート配線５１６を相互に接続している。また、
図６をＣ−Ｃ’で切断した断面図を図７（Ｂ）に示す。図７（Ｂ）のように接続配線５２
２は電流制御用ＴＦＴ６０２のｐ型半導体領域５０８および電流供給線５２５を電気的に
接続する。
【００５６】
実際には、このあと画素電極５２３の上にＥＬ層（図示せず）および陰極（図示せず）
を形成してアクティブマトリクス型発光装置が完成する。ＥＬ層および陰極の形成は公知
の技術を用いても良い。
【００５７】
また、ここではＴＦＴとしてトップゲート構造のＴＦＴ（具体的にはプレーナ型ＴＦＴ
）を例示したが、本発明はＴＦＴ構造に限定されるものではなく、ボトムゲート構造のＴ
ＦＴにも実施できる。代表的には逆スタガ型ＴＦＴに実施することは可能である。
【００５８】
以上の画素構造とすることで、アクティブマトリクス型発光装置の製造工程を大幅に低
減することが可能となり、安価なアクティブマトリクス型発光装置を生産することが可能
となる。また、それを表示部に用いた電気器具をも安価なものとすることができる。
【実施例２】
【００５９】
本実施例では、同一の絶縁体上に画素部および画素部に信号を伝送する駆動回路を設け
たアクティブマトリクス型発光装置の作製工程について図８、図９を用いて説明する。
【００６０】
まず、図８（Ａ）に示すように、ガラス基板８０１上に、下地膜（絶縁体）８０２を形
成する。本実施例ではガラス基板８０１側から５０ｎｍの第１の窒化酸化珪素膜、２００
ｎｍの第２の窒化酸化珪素膜を順次積層して下地膜８０２とする。また、第１の窒化酸化
珪素膜の方が第２の窒化酸化珪素膜に比べて窒素の含有量を多くし、ガラス基板８０１か
らのアルカリ金属の拡散を抑制している。
【００６１】
次に、下地膜８０２上に非晶質珪素膜（図示せず）をプラズマＣＶＤ法により４０ｎｍ
の厚さに形成する。そして、非晶質珪素膜にレーザー光を照射することにより結晶化させ
、多結晶珪素膜（ポリシリコン膜）８０３を形成する。なお、非晶質珪素膜の代わりに微
結晶珪素膜もしくは非晶質のシリコンゲルマニウム膜を形成しても良い。また、結晶化方
法はレーザー結晶化法に限定する必要はなく、公知の他の結晶化法を用いることもできる
。
【００６２】
次に、図８（Ｂ）に示すように、多結晶珪素膜８０３をパターニングして個々に孤立し
た半導体層８０４〜８０６を形成する。なお、８０４で示される半導体層は、完成時に駆
動回路を形成するＴＦＴ（以下、駆動ＴＦＴという）の活性層となり、８０５はスイッチ
ングＴＦＴの活性層、８０６は電流制御ＴＦＴの活性層となる。
【００６３】
そして孤立した半導体層８０４〜８０６を覆って酸化珪素膜からなるゲート絶縁膜８０
７をプラズマＣＶＤ法により８０ｎｍの厚さに形成する。さらに、ゲート絶縁膜８０７の
上にスパッタ法によりタングステン膜（図示せず）を３５０ｎｍの厚さに形成し、パター
ニングしてゲート電極８０８、８０９、８１０aおよび８１０bを形成する。また同時に、
スイッチングＴＦＴのソース配線８１２およびドレイン配線８１３を形成する。もちろん
、ドレイン配線８１３とゲート電極８１１は一体形成されている。
【００６４】
次に、ゲート電極８０８、８０９、８１０a、８１０b、ソース配線８１２およびドレイ
ン配線８１３をマスクとして周期表の１３族に属する元素を添加する。
添加方法は公知の手段を用いれば良い。本実施例ではプラズマドーピング法により５×１
０19〜１×１０21atoms／cm3の濃度でボロンを添加する。こうしてｐ型の導電型を示す半
導体領域（以下、ｐ型半導体領域という）８１４〜８２１が形成される。また、ゲート電
極８０８、８０９、８１０aおよび８１０bの直下にはチャネル形成領域８２２〜８２６が
形成される。
【００６５】
なお、本実施例ではｐ型半導体領域８１４、８１６は駆動回路を形成するｐチャネル型
ＴＦＴのソース領域として機能し、ｐ型半導体領域８１５は駆動回路を形成するｐチャネ
ル型ＴＦＴのドレイン領域として機能する。
【００６６】
次に、加熱処理を行ってｐ型半導体領域に含まれる周期表の１３族に属する元素の活性
化を行う。この活性化はファーネスアニール、レーザーアニールもしくはランプアニール
により行うか、又はそれらを組み合わせて行えば良い。本実施例では５００℃４時間の加
熱処理を窒素雰囲気で行う。このとき、窒素雰囲気中の酸素は極力低減しておくことが望
ましい。この活性化工程によりＴＦＴの活性層が形成される。
【００６７】
活性化が終了したら、パッシベーション膜８２７として窒化酸化珪素膜を２００ｎｍの
厚さに形成し、その後、半導体層の水素化処理を行う。水素化処理は公知の水素アニール
技術もしくはプラズマ水素化技術を用いれば良い。こうして図８（Ｃ）の状態が得られる
。
【００６８】
次に、図８（Ｄ）に示すように、樹脂からなる層間絶縁膜８２８を８００ｎｍの厚さに
形成する。樹脂としては、ポリイミド、ポリアミド、アクリル樹脂、エポキシ樹脂もしく
はＢＣＢ（ベンゾシクロブテン）を用いれば良い。また、無機の絶縁膜を用いても構わな
い。
【００６９】
次に、層間絶縁膜８２８にコンタクトホールを形成して接続配線８２９〜８３５および
画素電極８３６を形成する。本実施例では接続配線８２９〜８３５および画素電極８３６
として酸化インジウムと酸化スズの化合物（Indium Tin Oxide:ＩＴＯ）からなる導電膜
を用いる。勿論、可視光に対して透明な導電膜であれば如何なる材料を用いても良い。
【００７０】
なお、接続配線８２９、８３１は駆動回路を形成するｐチャネル型ＴＦＴのソース配線
として機能し、接続配線８３０は駆動回路を形成するｐチャネル型ＴＦＴのドレイン配線
として機能する。このように本実施例ではｐチャネル型ＴＦＴで形成されたＰＭＯＳ回路
を基本として駆動回路を形成する。
【００７１】
この状態で駆動回路を形成するｐチャネル型ＴＦＴ、画素部に形成されるスイッチング
ＴＦＴ及び電流制御ＴＦＴが完成する。本実施例ではすべてのＴＦＴがｐチャネル型ＴＦ
Ｔで形成される。但し、スイッチングＴＦＴはゲート電極が活性層を二カ所で横切るよう
に形成されており、二つのチャネル形成領域が直列に接続された構造となっている。この
ような構造とすることでオフ電流値（ＴＦＴがオフされた時に流れる電流）を効果的に抑
制することができる。
【００７２】
次に、図９（Ａ）に示すように、画素電極８３６の端部および凹部（コンタクトホール
に起因する窪み）を隠すように樹脂からなる絶縁体８３７、８３８を形成する。これは樹
脂からなる絶縁膜を形成した後、パターニングを行って形成すれば良い。このとき、画素
電極８３６の表面から絶縁体８３８の頂上まで高さ（ｄ）を３００ｎｍ以下（好ましくは
２００ｎｍ以下）とすることが望ましい。なお、この絶縁体８３７、８３８は省略するこ
とも可能である。
【００７３】
絶縁体８３７は画素電極８３６の端部を隠し、端部における電界集中の影響を避ける目
的で形成する。これによりＥＬ層の劣化を抑制することができる。また、絶縁体８３８は
コンタクトホールに起因して形成される画素電極の凹部を埋め込む目的で形成する。これ
により後に形成されるＥＬ層の被覆不良を防止し、画素電極と後に形成される陰極の短絡
を防止することができる。
【００７４】
次に、７０ｎｍ厚のＥＬ層８３９及び３００ｎｍ厚の陰極８４０を蒸着法により形成す
る。本実施例ではＥＬ層８３９として２０ｎｍ厚の銅フタロシアニン（正孔注入層）及び
５０ｎｍ厚のＡｌｑ3（発光層）を積層した構造を用いる。勿論、発光層に正孔注入層、
正孔輸送層、電子輸送層もしくは電子注入を組み合わせた公知の他の構造を用いても良い
。
【００７５】
本実施例では、まず全ての画素電極を覆うように銅フタロシアニンを形成し、その後、
赤色、緑色及び青色に対応する画素ごとに各々赤色の発光層、緑色の発光層及び青色の発
光層を形成する。形成する領域の区別は蒸着時にシャドーマスクを用いて行えば良い。こ
のようにすることでカラー表示が可能となる。
【００７６】
なお、緑色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3（トリス−８−
キノリノラトアルミニウム錯体）を用い、キナクリドンもしくはクマリン６をドーパント
として添加する。また、赤色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3
を用い、ＤＣＪＴ、ＤＣＭ１もしくはＤＣＭ２をドーパントとして添加する。また、青色
の発光層を形成する時は、発光層の母体材料としてＢＡｌｑ3（２−メチル−８−キノリ
ノールとフェノール誘導体の混合配位子を持つ５配位の錯体）を用い、ペリレンをドーパ
ントとして添加する。
【００７７】
勿論、本願発明では上記有機材料に限定する必要はなく、公知の低分子系有機ＥＬ材料
、高分子系有機ＥＬ材料もしくは無機ＥＬ材料を用いることが可能である。また、これら
の材料を組み合わせて用いることも可能である。なお、高分子系有機ＥＬ材料を用いる場
合は塗布法を用いることもできる。
【００７８】
以上のようにして、画素電極（陽極）８３６、ＥＬ層８３９及び陰極８４０からなるＥ
Ｌ素子が形成される。（図９（Ｂ））
【００７９】
次に、図９（Ｃ）に示すように、接着剤８４１によりカバー材８４２を貼り合わせる。
本実施例ではカバー材８４２としてガラス基板を用いるが、可撓性のプラスチックフィル
ム、石英基板、プラスチック基板、金属基板、シリコン基板もしくはセラミックス基板を
用いても良い。なお、外気に触れる面に珪素を含む絶縁膜や炭素膜を設けて、酸素および
水の侵入を防止したり、摩擦により付く傷を防止したりすることも有効である。
【００８０】
また、接着剤８４１としては、代表的には紫外線硬化樹脂または熱硬化樹脂を用いるこ
とができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂
、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテ
ート）を用いることができる。なお、接着剤８４１がＥＬ素子から見て観測者側に位置す
る場合は、光を透過する材料であることが必要である。また、接着剤８４１の内部に吸湿
性物質（好ましくは酸化バリウム）
や酸化防止剤（酸素を吸着する物質）を設けておくとＥＬ素子の劣化を抑制する上で効果
的である。
【００８１】
このような構造とすることによりＥＬ素子を完全に大気から遮断することができる。こ
れにより酸化によるＥＬ材料の劣化をほぼ完全に抑制することができ、ＥＬ素子の信頼性
を大幅に向上させることができる。
【００８２】
以上のようにして作製されたアクティブマトリクス型発光装置は、図１０に示す回路構
成の画素部を有する。図１０において、１００１はソース配線、１００２はゲート配線、
１００３はスイッチングＴＦＴ、１００４は電流制御ＴＦＴ、１００５は電流供給線、１
００６はＥＬ素子である。本実施例ではスイッチングＴＦＴ１００３および電流制御ＴＦ
Ｔ１００４がｐチャネル型ＴＦＴで作製されている。
【００８３】
なお、本実施例では従来用いられていたコンデンサ（図４のコンデンサ４０４）と同じ
役割を、電流制御ＴＦＴ１００４のゲート容量で補っている。これは、デジタル駆動によ
り時分割階調表示を行う場合、１フレーム期間（もしくは１フィールド期間）が短いため
、電流制御ＴＦＴのゲート容量だけで電荷を保持しうるためである。
【００８４】
このような本発明のアクティブマトリクス型発光装置は、パターニングに必要なマスク
数がトータルで５枚（絶縁体８３７、８３８を省略すれば４枚）と非常に少なく、高い歩
留まりと低い製造コストを達成することができる。
【実施例３】
【００８５】
実施例２において、図１０に示した画素部の回路構成は、図１１に示した回路構成とし
ても良い。図１１において、１１０１はソース配線、１１０２はゲート配線、１１０３は
スイッチングＴＦＴ、１１０４は電流制御ＴＦＴ、１１０５は電流供給線、１１０６はＥ
Ｌ素子である。本実施例ではスイッチングＴＦＴ１１０３および電流制御ＴＦＴ１１０４
がｐチャネル型ＴＦＴで作製されている。
【００８６】
このとき、ゲート配線１１０２と電流供給線１１０５は異なる層に形成されるため、両
者が層間絶縁膜を挟んで重なるように設けることは有効である。このようにすることで実
質的に配線の占有面積を共通化することができ、画素の有効発光面積を増やすことができ
る。
【実施例４】
【００８７】
本実施例では、実施例１とは異なる工程でアクティブマトリクス型発光装置を作製した
場合について説明する。説明には図１２を用いる。
【００８８】
まず、実施例２に従って図８（Ｄ）の工程まで行い、接続配線１２０１〜１２０７およ
びドレイン配線１２０８を形成する。本実施例では、これらの接続配線を、金属膜を用い
て形成する。金属膜としては如何なる材料を用いても良い。本実施例では、アルミニウム
膜をチタン膜で挟んだ三層構造の積層膜を用いる。
【００８９】
次に、図１２（Ｂ）に示すように、透明導電膜からなる画素電極１２０９を形成する。
このとき、画素電極１２０９の一部がドレイン配線１２０８と接するように形成する。こ
れにより電流制御ＴＦＴと画素電極とが電気的に接続される。
この状態の上面図を図１３に示す。なお、図１３をＡ−Ａ’で切断した断面図が図１２（
Ｂ）の断面図に相当する。
【００９０】
本実施例では接続配線１２０１〜１２０７を金属膜で形成することができるため、実施
の形態で説明したＩＴＯ等の透明導電膜に比べて配線抵抗の低減およびコンタクト抵抗の
低減を図ることができる。もちろん、駆動回路においても回路間を結ぶ配線をすべて低抵
抗な金属膜で形成することができるため、動作速度の速い駆動回路を形成することが可能
となる。
【００９１】
なお、本実施例では接続配線１２０１〜１２０７およびドレイン配線１２０８を形成し
た後で画素電極１２０９を形成しているが、この順序を逆にすることもできる。即ち、透
明導電膜からなる画素電極を形成した後に金属膜からなる接続配線およびドレイン配線を
形成しても良い。
【００９２】
このあとは実施例２と同様に、樹脂からなる絶縁体１２１０を形成し、ＥＬ層１２１１
、陰極１２１２を順次形成していく。さらに、接着剤１２１３を用いてカバー材１２１４
を形成する。こうして図１２（Ｃ）に示すアクティブマトリクス型発光装置が完成する。
【実施例５】
【００９３】
本実施例では、プラスチック基板もしくはプラスチックフィルムを用いて本発明のアク
ティブマトリクス型発光装置を作製する例について説明する。なお、本実施例で用いるこ
とのできるプラスチックとしては、ＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカ
ーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナ
フタレート）を用いることができる。
【００９４】
まず実施例２の工程に従ってガラス基板８０１上にＴＦＴおよびＥＬ素子を形成する。
ただし、本実施例では図１４（Ａ）に示すように、ガラス基板８０１と下地膜８０２の間
に剥離層１４０１を形成する。なお、剥離層１４０１としては半導体膜を用いることが可
能であり、代表的には非晶質珪素膜を用いれば良い。
【００９５】
また、本実施例では第１の接着剤１４０２によりカバー材１４０３を接着するが、第１
の接着剤１４０２として樹脂からなる絶縁膜（代表的にはポリイミド、アクリル樹脂、ポ
リアミドもしくはエポキシ樹脂）を用いる。ただし、後に剥離層１４０１をフッ化ハロゲ
ンを含むガスでエッチングした際に選択比のとれる材料を用いることが必要である。また
、本実施例では第１の接着剤１４０２により接着するカバー材１４０３としてＰＥＴフィ
ルムを用いる。
【００９６】
次に、図１４（Ｂ）に示すように、素子が形成された基板全体をフッ化ハロゲンを含む
ガス中に晒す。この処理により剥離層１４０１を選択的に除去することができる。フッ化
ハロゲンとは化学式ＸＦn（Ｘはフッ素以外のハロゲン、ｎは整数）で示される物質であ
り、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ3）、一フッ化臭素（ＢｒＦ）、三
フッ化臭素（ＢｒＦ3）、一フッ化ヨウ素（ＩＦ）もしくは三フッ化ヨウ素（ＩＦ3）を用
いることができる。
【００９７】
このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択比が大きく、シリコン膜
の選択的なエッチングが可能である。また、このエッチング反応は室温で容易に進行する
ため耐熱性の低いＥＬ素子を形成した後でも処理を行うことが可能である。
【００９８】
なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされる
が、他のフッ化物（四フッ化炭素（ＣＦ4）もしくは三フッ化窒素）であってもプラズマ
状態とすることで本願発明に用いることは可能である。
【００９９】
本実施例では、フッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとし
て窒素を用いる。希釈ガスとしては、アルゴン、ヘリウムもしくはネオンを用いても良い
。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔ
ｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれば良い。また、処理温度は室温（典
型的には２０〜２７℃）で良い。
【０１００】
次に、図１４（Ｃ）に示すように、第２の接着剤１４０４を用いてプラスチック基板も
しくはプラスチックフィルムからなる基板（貼り合わせ基板）１４０５を貼り合わせる。
本実施例では貼り合わせ基板１４０５としてＰＥＴフィルムを用いる。応力バランスをと
るためカバー材１４０３と貼り合わせ基板１４０５の材料は同一とすることが望ましい。
【０１０１】
以上のようにして、プラスチックフィルムにＴＦＴおよびＥＬ素子を挟んだアクティブ
マトリクス型発光装置が得られる。本実施例はＴＦＴを形成した後でプラスチックフィル
ムを貼り合わせることになるため、プラスチックの耐熱性を考慮してＴＦＴを作製すると
いった制限がない。
【０１０２】
またフレキシブルで軽量な発光装置が得られるため、携帯電話や電子手帳などの携帯情
報機器の表示部に適している。
【０１０３】
なお、本実施例の構成は実施例１〜４のいずれの構成とも自由に組み合わせて実施する
ことができる。
【実施例６】
【０１０４】
本発明において、ＴＦＴおよびＥＬ素子を形成する基板またはカバー材の片面もしくは
両面にＤＬＣ（ダイヤモンドライクカーボン）膜を形成しておくことは有効である。但し
、膜厚が厚すぎると透過率が落ちるので、５０ｎｍ以下（好ましくは１０〜２０ｎｍ）と
すると良い。また、ＤＬＣ膜の成膜はスパッタ法もしくはＥＣＲプラズマＣＶＤ法を用い
れば良い。
【０１０５】
ＤＬＣ膜の特徴としては、１５５０ｃｍ-1くらいに非対称のピークを有し、１３００ｃ
ｍ-1くらいに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に
１５〜２５Ｐａの硬度を示すという特徴をもつ。また、ＤＬＣ膜は基板やカバー材に比べ
て硬度が大きく且つ熱伝導率も大きいため、表面保護や熱分散のための保護膜として設け
ておくことが有効である。
【０１０６】
なお、本実施例の構成は実施例１〜５のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【実施例７】
【０１０７】
本実施例では、実施例２で説明した本発明の発光装置の外観図を説明する。なお、図１
５（Ａ）は本発明の発光装置の上面図であり、図１５（Ｂ）はその断面図である。
【０１０８】
図１５（Ａ）において、１５０１は基板、１５０２は画素部、１５０３はソース側駆動
回路、１５０４はゲート側駆動回路であり、それぞれの駆動回路は配線１５０５を経てＦ
ＰＣ（フレキシブルプリントサーキット）１５０６に至り、外部機器へと接続される。図
１のゲート側駆動回路は図１５（Ａ）のゲート側駆動回路１５０４に用いられ、図３のソ
ース側駆動回路は図１５（Ａ）のソース側駆動回路１５０３に用いられ、図５の画素部は
図１５（Ａ）の画素部１５０２に用いられる。このとき画素部１５０２、ソース側駆動回
路１５０３及びゲート側駆動回路１５０４を囲むようにして第１シール材１５１１、カバ
ー材１５１２、接着剤１５１３（図１５（Ｂ）参照）及び第２シール材１５１４が設けら
れる。
【０１０９】
また、図１５（Ｂ）は図１５（Ａ）をＡ−Ａ’で切断した断面図に相当する。
このとき、点線１５００で囲まれた領域が図９（Ｃ）の断面図に相当する。従って、ここ
での詳細な説明は省略する。
【０１１０】
ＥＬ素子の陰極は１５１４で示される領域において配線１５０５に電気的に接続される
。配線１５０５は陰極に所定の電圧を与えるための配線であり、異方導電性フィルム１５
１５を介してＦＰＣ１５０６に電気的に接続される。さらにＥＬ素子は、第１シール材１
５１１及びそれによって基板１５０１に貼り合わされたカバー材１５１２で囲まれ、接着
剤１５１３により封入されている。
【０１１１】
また、接着剤１５１３の中にスペーサを含有させてもよい。このとき、スペーサを酸化
バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペー
サを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極上に樹脂膜を設け
ることも有効である。
【０１１２】
また、配線１５０５は異方導電性フィルム１５１５を介してＦＰＣ１５０６に電気的に
接続される。配線１５０５は画素部１５０２、ソース側駆動回路１５０３及びゲート側駆
動回路１５０４に送られる信号をＦＰＣ１５０６に伝え、ＦＰＣ１５０６により外部機器
と電気的に接続される。
【０１１３】
また、本実施例では第１シール材１５１１の露呈部及びＦＰＣ１５０６の一部を覆うよ
うに第２シール材１５１４を設け、ＥＬ素子を徹底的に外気から遮断する構造となってい
る。こうして図１５（Ｂ）の断面構造を有する発光装置となる。なお、本実施例の発光装
置は実施例１〜６のいずれの構成を組み合わせて作製しても構わない。
【実施例８】
【０１１４】
本実施例では、本発明の発光装置の画素構造について図１６（Ａ）、（Ｂ）に示す。本
実施例において、１６０１はスイッチングＴＦＴ１６０２のソース配線、１６０３はスイ
ッチングＴＦＴ１６０２のゲート配線、１６０４は電流制御ＴＦＴ、１６０５はコンデン
サ（省略することも可能）、１６０６は電流供給線、１６０７は電源制御ＴＦＴ、１６０
８はＥＬ素子、１６０９は電源制御線とする。このとき、ソース配線１６０１、ゲート配
線１６０３、電流供給線１６０６および電源制御線１６０８が同一の層に同一の導電膜で
形成される。
【０１１５】
なお、電源制御ＴＦＴ１６０７の動作については特願平１１−３４１２７２号を参照す
ると良い。ただし本実施例では電源制御ＴＦＴを電流制御ＴＦＴと同一構造のｐチャネル
型ＴＦＴとする。
【０１１６】
また、本実施例では電源制御ＴＦＴ１６０７を電流制御ＴＦＴ１６０４とＥＬ素子１６
０８との間に設けているが、電源制御ＴＦＴ１６０７とＥＬ素子１６０８との間に電流制
御ＴＦＴ１６０４が設けられた構造としても良い。また、電源制御ＴＦＴ１６０７は電流
制御ＴＦＴ１６０４と同一構造とするか、同一の活性層で直列させて形成するのが好まし
い。
【０１１７】
また、図１６（Ａ）は、二つの画素間で電流供給線１６０６を共通とした場合の例であ
る。即ち、二つの画素が電流供給線１６０６を中心に線対称となるように形成されている
点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。また、図１６（Ｂ）は、ゲート配線１６０３と平行に電流
供給線１６１０を設け、ソース配線１６０１と平行に電源制御線１６１１を設けた場合の
例である。
【０１１８】
なお、本実施例の構成は実施例１〜７のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【実施例９】
【０１１９】
本実施例では、本発明の発光装置の画素構造について図１７（Ａ）、（Ｂ）に示す。な
お、本実施例において、１７０１はスイッチングＴＦＴ１７０２のソース配線、１７０３
はスイッチングＴＦＴ１７０２のゲート配線、１７０４は電流制御ＴＦＴ、１７０５はコ
ンデンサ（省略することも可能）、１７０６は電流供給線、１７０７は消去ＴＦＴ、１７
０８は消去用ゲート配線、１７０９はＥＬ素子とする。このとき、ソース配線１７０１、
ゲート配線１７０３、電流供給線１７０６および消去用ゲート配線１７０８が同一の層に
同一の導電膜で形成される。
【０１２０】
なお、消去ＴＦＴ１７０７の動作については特願平１１−３３８７８６号を参照すると
良い。ただし本実施例では電源制御ＴＦＴを電流制御ＴＦＴと同一構造のｐチャネル型Ｔ
ＦＴとする。また、特願平１１−３３８７８６号では消去用ゲート配線を消去用ゲート信
号線と呼んでいる。
【０１２１】
消去ＴＦＴ１７０７のドレインは電流制御ＴＦＴ１７０４のゲートに接続され、電流制
御ＴＦＴ１７０４のゲート電圧を強制的に変化させることができるようになっている。な
お、消去ＴＦＴ１７０７はｐチャネル型ＴＦＴとし、オフ電流を小さくできるようにスイ
ッチング用ＴＦＴ１７０２と同一構造とすることが好ましい。
【０１２２】
また、図１７（Ａ）は、二つの画素間で電流供給線１７０６を共通とした場合の例であ
る。即ち、二つの画素が電流供給線１７０６を中心に線対称となるように形成されている
点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。また、図１７（Ｂ）は、ゲート配線１７０３と平行に電流
供給線１７１０を設け、ソース配線１７０１と平行に消去ゲート配線１７１１を設けた場
合の例である。
【０１２３】
なお、本実施例の構成は実施例１〜７のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【実施例１０】
【０１２４】
本発明の発光装置は画素内にいくつのＴＦＴを設けた構造としても良い。実施例８、９
ではＴＦＴを三つ設けた例を示しているが、四つ乃至六つのＴＦＴを設けても構わない。
本発明は発光装置の画素構造に限定されずに実施することが可能である。
【０１２５】
なお、本実施例の構成は実施例１〜７のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【実施例１１】
【０１２６】
本実施例ではＥＬ層および陰極を形成するための成膜装置について図１８を用いて説明
する。図１８において、１８０１は搬送室（Ａ）であり、搬送室（Ａ）
１８０１には搬送機構（Ａ）１８０２が備えられ、基板１８０３の搬送が行われる。搬送
室（Ａ）１８０１は減圧雰囲気にされており、各処理室とはゲートによって遮断されてい
る。各処理室への基板の受け渡しは、ゲートを開けた際に搬送機構（Ａ）によって行われ
る。
【０１２７】
また、搬送室（Ａ）１８０１を減圧するためにクライオポンプを用いる。なお、図１８
の成膜装置では、搬送室（Ａ）１８０１の側面に排気ポート１８０４が設けられ、その下
に排気ポンプが設置される。このような構造とすると排気ポンプのメンテナンスが容易に
なるという利点がある。
【０１２８】
以下に、各処理室についての説明を行う。なお、搬送室（Ａ）１８０１は減圧雰囲気と
なるので、搬送室（Ａ）１８０１に直接的に連結された処理室には全て排気ポンプ（図示
せず）が備えられている。排気ポンプとしては油回転ポンプ、メカニカルブースターポン
プ、ターボ分子ポンプもしくはクライオポンプが用いられる。
【０１２９】
まず、１８０５は基板のセッティング（設置）を行うストック室であり、ロードロック
室とも呼ばれる。ストック室１８０５はゲート１８００aにより搬送室（Ａ）１８０１と
遮断され、ここに基板１８０３をセットしたキャリア（図示せず）が配置される。また、
ストック室１８０５は上述の排気ポンプと高純度の窒素ガスまたは希ガスを導入するため
のパージラインを備えている。
【０１３０】
また、本実施例では基板１８０３を、素子形成面を下向きにしてキャリアにセットする
。これは後に蒸着法による成膜を行う際に、フェイスダウン方式を行いやすくするためで
ある。フェイスダウン方式とは、基板の素子形成面が下を向いた状態で成膜する方式をい
い、この方式によればゴミの付着などを抑えることができる。
【０１３１】
次に、１８０６は搬送室（Ｂ）であり、ストック室１８０５とはゲート１８００bを介
して連結され、搬送機構（Ｂ）１８０７を備えている。また、１８０８は焼成室（ベーク
室）であり、ゲート１８００cを介して搬送室（Ｂ）１８０６と連結している。
【０１３２】
なお、焼成室１８０８は基板の面の上下を反転させる機構を有する。即ち、フェイスダ
ウン方式で搬送されてきた基板はここで一旦フェイスアップ方式に切り替わる。これは次
のスピンコータ室１８０９での処理がフェイスアップ方式で行えるようにするためである
。また逆に、スピンコータ室１８０９で処理を終えた基板は再び焼成室１８０８に戻って
きて焼成され、再び上下を反転させてフェイスダウン方式に切り替わり、ストック室１８
０５へ戻る。
【０１３３】
ところでスピンコータ室１８０９はゲート１８００dを介して搬送室（Ｂ）１８０６と
連結している。スピンコータ室１８０９はＥＬ材料を含む溶液を基板上に塗布することで
ＥＬ材料を含む膜を形成する成膜室であり、主に高分子系（ポリマー系）有機ＥＬ材料を
成膜する。このとき、成膜室は常に窒素やアルゴンなどの不活性ガスで充填しておく。特
に、１〜５気圧（好ましくは１．５〜３気圧）の与圧雰囲気化で成膜を行うと、成膜室に
酸素や水が侵入することを効果的に防ぐことができる。
【０１３４】
なお、成膜されるＥＬ材料は、発光層として用いるものだけでなく、電荷注入層または
電荷輸送層をも含む。また、公知の如何なる高分子系有機ＥＬ材料を用いても良い。発光
層となる代表的な有機ＥＬ材料としては、ＰＰＶ（ポリパラフェニレンビニレン）誘導体
、ＰＶＫ（ポリビニルカルバゾール）誘導体またはポリフルオレン誘導体が挙げられる。
これはπ共役ポリマーとも呼ばれる。また、電荷注入層としては、ＰＥＤＯＴ（ポリチオ
フェン）またはＰＡｎｉ（ポリアニリン）が挙げられる。
【０１３５】
次に、１８１０で示されるのはＥＬ素子の画素電極となる陰極もしくは陽極の表面を処
理する処理室（以下、前処理室という）であり、前処理室１８１０はゲート１８００eに
より搬送室（Ａ）１８０１と遮断される。前処理室はＥＬ素子の作製プロセスによって様
々に変えることができるが、ここでは画素電極の表面に紫外光を照射しつつ１００〜１２
０℃で加熱できるようにする。このような前処理は、ＥＬ素子の陽極表面を処理する際に
有効である。
【０１３６】
次に、１８１１は蒸着法により導電膜またはＥＬ材料を形成するための蒸着室であり、
ゲート１８００fを介して搬送室（Ａ）１８０１に連結される。蒸着室１８１１は内部に
複数の蒸着源を設置できる。また、抵抗加熱または電子ビームにより蒸着源を蒸発させ、
成膜を行うことができる。
【０１３７】
この蒸着室１８１１で形成される導電膜はＥＬ素子の陰極側の電極として設けられる導
電膜であり、仕事関数の小さい金属、代表的には周期表の１族もしくは２族に属する元素
（代表的にはリチウム、マグネシウム、セシウム、カルシウム、カリウム、バリウム、ナ
トリウムもしくはベリリウム）またはそれらに近い仕事関数をもつ金属を蒸着できる。ま
た、低抵抗な導電膜としてアルミニウム、銅もしくは銀を蒸着することもできる。さらに
、透明導電膜として酸化インジウムと酸化スズとの化合物からなる導電膜や酸化インジウ
ムと酸化亜鉛との化合物からなる導電膜を蒸着法により形成することも可能である。
【０１３８】
また、蒸着室１８１１では公知のあらゆるＥＬ材料（特に低分子系有機ＥＬ材料）を形
成することが可能である。発光層の代表例としてはＡｌｑ3（トリス−８−キノリノラト
アルミニウム錯体）もしくはＤＳＡ（ジスチルアリーレン誘導体）があり、電荷注入層の
代表例としてはＣｕＰｃ（銅フタロシアニン）、ＬｉＦ（フッ化リチウム）もしくはａｃ
ａｃＫ（カリウムアセチルアセトネート）があり、電荷輸送層の代表例としてはＴＰＤ（
トリフェニルアミン誘導体）もしくはＮＰＤ（アントラセン誘導体）が挙げられる。
【０１３９】
また、上記ＥＬ材料と蛍光物質（代表的には、クマリン６、ルブレン、ナイルレッド、
ＤＣＭ、キナクリドン等）とを共蒸着することも可能である。蛍光物質としては公知の如
何なる材料を用いても良い。また、ＥＬ材料と周期表の１族または２族に属する元素とを
共蒸着して発光層の一部に電荷輸送層または電荷注入層としての役割をもたせることも可
能である。なお、共蒸着とは、同時に蒸着源を加熱し、成膜段階で異なる物質を混合する
蒸着法をいう。
【０１４０】
いずれにしてもゲート１８００fによって搬送室（Ａ）１８０１と遮断され、真空下で
ＥＬ材料または導電膜の成膜が行われる。なお、成膜はフェイスダウン方式で行われる。
【０１４１】
次に、１８１２は封止室（封入室またはグローブボックスともいう）であり、ゲート１
８００gを介して搬送室（Ａ）１５０１に連結されている。封止室１８１２では、最終的
にＥＬ素子を密閉空間に封入するための処理が行われる。この処理は形成されたＥＬ素子
を酸素や水分から保護するための処理であり、カバー材で機械的に封入する、又は熱硬化
性樹脂若しくは紫外光硬化性樹脂で封入するといった手段を用いる。
【０１４２】
カバー材と上記ＥＬ素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂を用
いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形
成する。
【０１４３】
図１８に示した成膜装置では、封止室１８１２の内部に紫外光を照射するための機構（
以下、紫外光照射機構という）１８１３が設けられており、この紫外光照射機構１８１３
から発した紫外光によって紫外光硬化性樹脂を硬化させる構成となっている。封止室１８
１２の内部は排気ポンプを取り付けることで減圧することも可能であるし、高純度な窒素
ガスや希ガスでパージしつつ与圧とすることも可能である。
【０１４４】
次に、封止室１８１２には受渡室（パスボックス）１８１４が連結される。受渡室１８
１４には搬送機構（Ｃ）１８１５が設けられ、封止室１８１２でＥＬ素子の封入が完了し
た基板を受渡室１８１４へと搬送する。受渡室１８１４も排気ポンプを取り付けることで
減圧することが可能である。この受渡室１８１４は封止室１８１２を直接外気に晒さない
ようにするための設備であり、ここから基板を取り出す。
【０１４５】
以上のように、図１８に示した成膜装置を用いることで完全にＥＬ素子を密閉空間に封
入するまで外気に晒さずに済む。このような成膜装置を用いることで信頼性の高い発光装
置を作製することが可能となる。
【実施例１２】
【０１４６】
図１に示したゲート側駆動回路および図３に示したソース側駆動回路は発光装置だけで
なく、液晶表示装置に用いることも可能である。ここで本発明の液晶表示装置の外観を図
１９（Ａ）に、画素部の断面構造を図１９（Ｂ）に示す。
【０１４７】
図１９（Ａ）において、基板１９００上には画素部１９０１、ゲート側駆動回路１９０
２およびソース側駆動回路１９０３が形成される。このとき、画素部１９０１には図５の
画素部が用いられ、ゲート側駆動回路１９０２には図１のゲート側駆動回路が用いられ、
ソース側駆動回路１９０３には図３のソース側駆動回路が用いられる。
【０１４８】
ゲート側駆動回路１９０２およびソース側駆動回路１９０３からは各々ゲート配線１９
０４とソース配線１９０５が伸び、ゲート配線１９０４とソース配線１９０５とが交差部
に画素ＴＦＴ１９０６が形成される。また、画素ＴＦＴ１９０６には保持容量１９０７お
よび液晶素子１９０８が並列に接続される。また、ＦＰＣ１９０９から駆動回路の入力端
子までの接続配線１９１０、１９１１が設けられている。なお、１９１２は対向基板であ
る。
【０１４９】
また、図１９（Ｂ）に示す画素構造において、駆動回路を形成するｐチャネル型ＴＦＴ
１９１３およびスイッチング素子となるｐチャネル型ＴＦＴ１９１４は実施例２に従って
作製すれば良い。なお、１９１５は配向膜、１９１６は対向基板、１９１７は遮光膜、１
９１８は対向電極、１９１９は配向膜、１９２０はシール材、１９２１は樹脂からなるス
ペーサ、１９２２は液晶である。これらは公知の方法で形成すれば良いし、液晶素子の構
造は本実施例の構造に限定する必要はない。
【実施例１３】
【０１５０】
実施例１〜実施例１０または実施例１２ではｐチャネル型ＴＦＴを用いて画素部や駆動
回路を形成する例を示しているが、ｎチャネル型ＴＦＴのみで形成することも可能である
。その場合、駆動回路では電源線の極性を反転させるといった多少の変更は必要である。
【０１５１】
また、その場合は陽極と陰極を逆にしてＥＬ素子の構造を逆にする、即ち、電流制御Ｔ
ＦＴのドレインに陰極が接続された構造とすることが好ましい。なお、実施例８〜１０に
おいて、スイッチングＴＦＴおよび電流制御ＴＦＴ以外のＴＦＴが画素内にある場合もす
べてｎチャネル型ＴＦＴとする。
【実施例１４】
【０１５２】
実施例１に示した発光装置において、下地膜５０２に窒化珪素膜もしくは窒化酸化珪素
膜を設け、スイッチング用ＴＦＴ６０１および電流制御用ＴＦ６０２を窒化珪素膜もしく
は窒化酸化珪素膜を含むパッシベーション膜５１７で覆った構成とすることが好ましい。
【０１５３】
このような構造とすると、スイッチング用ＴＦＴ６０１および電流制御用ＴＦＴ６０２
が窒化珪素膜もしくは窒化酸化珪素膜で挟まれた構造となり、外部からの水分や可動イオ
ンの侵入を効果的に防ぐことができる。
【０１５４】
また、パッシベーション膜５１７上に設けた有機樹脂からなる平坦化膜５１８と画素電
極５２３の間に窒化珪素膜もしくはＤＬＣ（ダイヤモンドライクカーボン）膜を設け、さ
らに陰極の上に前述の窒化珪素膜もしくはＤＬＣ膜を設けることは好ましい。
【０１５５】
このような構造とすると、ＥＬ素子が窒化珪素膜もしくはＤＬＣ膜で挟まれた構造とな
り、外部からの水分や可動イオンの侵入を防ぐだけでなく、酸素の侵入をも効果的に防ぐ
ことができる。ＥＬ素子中の発光層などの有機材料は酸素によって容易に酸化して劣化す
るため、本実施例のような構造とすることで大幅に信頼性を向上することができる。
【０１５６】
以上のように、ＴＦＴを保護するための対策とＥＬ素子を保護するための対策を併用し
て施すことで発光装置全体の信頼性を高めることができる。
【０１５７】
なお、本実施例の構成は、実施例１〜実施例１０のいずれの構成とも自由に組み合わせ
ることが可能である。
【実施例１５】
【０１５８】
本発明を実施して形成した表示装置は様々な電気器具の表示部として用いることができ
る。例えば、ＴＶ放送等を鑑賞するには対角２０〜６０インチの本発明の表示装置を筐体
に組み込んだディスプレイを用いるとよい。なお、表示装置を筐体に組み込んだディスプ
レイには、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプ
レイ等の全ての情報表示用ディスプレイが含まれる。
【０１５９】
また、その他の本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音楽再生装
置（カーオーディオ、家庭用オーディオ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
）、画像再生装置（記録媒体に記録された画像を再生し、その画像を表示する表示部を備
えた装置）が挙げられる。それら電気器具の具体例を図２０、図２１に示す。
【０１６０】
図２０（Ａ）は表示装置を筐体に組み込んだディスプレイであり、筐体２００１、支持
台２００２、表示部２００３を含む。本発明の表示装置は表示部２００３に用いることが
できる。
【０１６１】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を含む。本発明の表
示装置は表示部２１０２に用いることができる。
【０１６２】
図２０（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２２
０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０
５、発光装置２２０６を含む。本発明は発光装置２２０６に用いることができる。
【０１６３】
図２０（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示部
（ａ）２３０４、表示部（ｂ）２３０５を含む。表示部（ａ）は主として画像情報を表示
し、表示部（ｂ）は主として文字情報を表示するが、本発明の表示装置はこれら表示部（
ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲ
ーム機器なども含まれる。
【０１６４】
図２０（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、カメラ部２４
０２、受像部２４０３、操作スイッチ２４０４、表示部２４０５を含む。本発明の表示装
置は表示部２４０５に用いることができる。
【０１６５】
図２０（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部
２５０３、キーボード２５０４を含む。本発明の表示装置は表示部２５０３に用いること
ができる。
【０１６６】
図２１（Ａ）はリアプロジェクター（プロジェクションＴＶ）であり、本体２６０１、
光源２６０２、液晶表示装置２６０３、偏光ビームスプリッタ２６０４、リフレクター２
６０５、２６０６、スクリーン２６０７を含む。本発明は液晶表示装置２６０３に用いる
ことができる。
【０１６７】
図２１（Ｂ）はフロントプロジェクターであり、本体２７０１、光源２７０２、液晶表
示装置２７０３、光学系２７０４、スクリーン２７０５を含む。本発明は液晶表示装置２
７０２に用いることができる。
【０１６８】
なお、ここでは図示していないが、将来的に発光装置の発光輝度がさらに高くなれば、
出力した画像情報を含む光をレンズや光ファイバー等で拡大投影してフロント型若しくは
リア型のプロジェクターに用いることも可能となる。
【０１６９】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音楽再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０１７０】
ここで図２１（Ｃ）は携帯電話であり、本体２８０１、音声出力部２８０２、音声入力
部２８０３、表示部２８０４、操作スイッチ２８０５、アンテナ２８０６を含む。本発明
の発光装置は表示部２８０４に用いることができる。なお、表示部２８０４は黒色の背景
に白色の文字を表示することで携帯電話の消費電力を抑えることができる。勿論、本発明
の液晶表示装置を表示部２８０４に用いることも可能である。
【０１７１】
また、図２１（Ｄ）は音楽再生装置、具体的にはカーオーディオであり、本体２９０１
、表示部２９０２、操作スイッチ２９０３、２９０４を含む。本発明の発光装置は表示部
２９０２に用いることができる。また、本実施例では車載用のカーオーディオを示すが、
携帯型や家庭用の音楽再生装置に用いても良い。なお、表示部２９０４は黒色の背景に白
色の文字を表示することで消費電力を抑えられる。これは携帯型の音楽再生装置において
特に有効である。勿論、本発明の液晶表示装置を表示部２８０４に用いることも可能であ
る。
【０１７２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが
可能である。また、本実施例の電気器具は実施例１〜１４に示したいずれの構成の発光装
置を用いても良い。
【図１】
2014146806.tif 000003
【図２】
2014146806.tif 000004
【図３】
2014146806.tif 000005
【図４】
2014146806.tif 000006
【図５】
2014146806.tif 000007
【図６】
2014146806.tif 000008
【図７】
2014146806.tif 000009
【図８】
2014146806.tif 000010
【図９】
2014146806.tif 000011
【図１０】
2014146806.tif 000012
【図１１】
2014146806.tif 000013
【図１２】
2014146806.tif 000014
【図１３】
2014146806.tif 000015
【図１４】
2014146806.tif 000016
【図１５】
2014146806.tif 000017
【図１６】
2014146806.tif 000018
【図１７】
2014146806.tif 000019
【図１８】
2014146806.tif 000020
【図１９】
2014146806.tif 000021
【図２０】
2014146806.tif 000022
【図２１】
2014146806.tif 000023
【手続補正書】
【提出日】平成26年3月27日(2014.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板又はフィルムと、
前記基板又は前記フィルム上の第１の接着材と、
前記第１の接着材上の下地膜と、
前記下地膜上のトランジスタと、
前記トランジスタと電気的に接続する発光素子と、
前記発光素子上の第２の接着材と、
前記第２の接着材上のカバー材と、を有することを特徴とする発光装置。
【請求項２】
第１のトランジスタ乃至第３のトランジスタと、第１の配線乃至第５の配線と、発光素子と、を有し、
前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートは、前記第１の配線を介して前記第２の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第３の配線を介して前記第４の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第５の配線を介して前記第３のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタは、前記発光素子と電気的に接続され、
前記第２の配線の伸びる方向と、前記第４の配線の伸びる方向とは、交差しており、
前記第１の配線と、前記第４の配線とは、第１の導電膜を加工する工程を経て形成されたものであり、
前記第２の配線と、前記第３の配線と、前記第５の配線は、第２の導電膜を加工する工程を経て形成されたものであることを特徴とする発光装置。