(57)【要約】【課題】本発明は、積層セラミック電子部品に関する。【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第１及び第２内部電極と、上記第１内部電極と電気的に連結された第１外部電極及び上記第２内部電極と電気的に連結された第２外部電極と、を含み、上記第１及び第２外部電極は、導電性金属及びガラスを含み、上記第１及び第２外部電極内においてガラス面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質をさらに含む積層セラミック電子部品を提供する。【選択図】図３
2014107540.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を含むセラミック本体と、
前記セラミック本体内において前記誘電体層を介して対向するように配置される第１及び第２内部電極と、
前記第１内部電極と電気的に連結された第１外部電極及び前記第２内部電極と電気的に連結された第２外部電極と、を含み、
前記第１及び第２外部電極は、導電性金属及びガラスを含み、前記第１及び第２外部電極内において前記ガラス面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質をさらに含む、積層セラミック電子部品。
【請求項２】
前記二次相物質は、バリウム（Ｂａ）、珪素（Ｓｉ）、亜鉛（Ｚｎ）及びカルシウム（Ｃａ）からなる群より選択された一つ以上を含む酸化物である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有する、請求項１に記載の積層セラミック電子部品。
【請求項４】
前記導電性金属の含量に対して前記ガラスの含量の割合は、０．３から２．０である、請求項１に記載の積層セラミック電子部品。
【請求項５】
前記第１及び第２外部電極は、平均粒径が０．３μｍ以下である導電性金属粒子を含む、請求項１に記載の積層セラミック電子部品。
【請求項６】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上である、請求項１に記載の積層セラミック電子部品。
【請求項７】
誘電体層を含むセラミック本体と、
前記セラミック本体内において前記誘電体層を介して対向するように配置される第１及び第２内部電極と、
前記第１内部電極と電気的に連結された第１外部電極及び前記第２内部電極と電気的に連結された第２外部電極と、を含み、
前記第１及び第２外部電極は、導電性金属及びガラスを含み、前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分するとき、中央部領域においてガラス面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質をさらに含む、積層セラミック電子部品。
【請求項８】
前記二次相物質は、バリウム（Ｂａ）、珪素（Ｓｉ）、亜鉛（Ｚｎ）及びカルシウム（Ｃａ）からなる群より選択された一つ以上を含む酸化物である、請求項７に記載の積層セラミック電子部品。
【請求項９】
前記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有する、請求項７に記載の積層セラミック電子部品。
【請求項１０】
前記導電性金属の含量に対して前記ガラスの含量の割合は、０．３から２．０である、請求項７に記載の積層セラミック電子部品。
【請求項１１】
前記第１及び第２外部電極は、平均粒径が０．３μｍ以下である導電性金属粒子を含む、請求項７に記載の積層セラミック電子部品。
【請求項１２】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上である、請求項７に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電極内におけるガラスの高温流動性を制御することで、信頼性が改善された積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
【０００３】
また、積層セラミック電子部品の小型化及び大容量化のニーズに合わせて積層セラミック電子部品の外部電極も薄層化されている。
【０００４】
外部電極ペーストは、主材料として銅（Ｃｕ）のような伝導性金属を用いてチップの密閉性及びチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記金属の焼結収縮時において空き空間を満たすと共に、外部電極とチップとの結合力を与える役割をする。
【０００５】
また、緻密な外部電極を形成するために、微粒の銅粉末またはガラス粉末を用いたり、電極焼成温度を上昇させる方法などを用いることができる。
【０００６】
しかし、微粒の銅粉末を用いる場合、チップと外部電極との接触性及び外部電極の緻密度は向上するが、焼成開始及び完了温度に達するまでの時間が短いことから、焼成後高温において発生したガス（ｇａｓ）が放出されないことが原因で生じるブリスター（ｂｌｉｓｔｅｒ）不良が起こり得るという問題がある。
【０００７】
また、低容量積層セラミック電子部品の場合、内部誘電体層の厚さが厚いことから、研磨後においてニッケル内部電極の表面露出状態が良くない可能性がある。これにより、外部電極の形成時に生成されなければならない銅−ニッケル合金層を生成することが困難になるおそれがある。
【０００８】
その結果、セラミック本体と外部電極との接触性を具現することが困難になる。上記問題を解決するためには、高温の焼成温度が求められる。
【０００９】
しかし、高温の焼成温度が加えられた場合、銅−ニッケル合金層が生成される前にガラスが軟化してセラミック本体と外部電極との境界面に移動することから、セラミック本体と外部電極との接触性に不良が発生するという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国公開特許公報第２０１２−００６８６２２号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、外部電極内におけるガラスの高温流動性を制御することで、信頼性が改善された積層セラミック電子部品に関する。
【課題を解決するための手段】
【００１２】
本発明の一形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第１及び第２内部電極と、上記第１内部電極と電気的に連結された第１外部電極及び上記第２内部電極と電気的に連結された第２外部電極と、を含み、上記第１及び第２外部電極は、導電性金属及びガラスを含み、上記第１及び第２外部電極内においてガラス面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質をさらに含む積層セラミック電子部品を提供する。
【００１３】
上記二次相物質は、バリウム（Ｂａ）、珪素（Ｓｉ）、亜鉛（Ｚｎ）及びカルシウム（Ｃａ）からなる群より選択された一つ以上を含むことができる。
【００１４】
上記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有することができる。
【００１５】
上記導電性金属の含量に対して上記ガラスの含量の割合は、０．３から２．０であることができる。
【００１６】
上記第１及び第２外部電極は、平均粒径が０．３μｍ以下である導電性金属粒子を含むことができる。
【００１７】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００１８】
本発明の他の形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第１及び第２内部電極と、上記第１内部電極と電気的に連結された第１外部電極及び上記第２内部電極と電気的に連結された第２外部電極と、を含み、上記第１及び第２外部電極は、導電性金属及びガラスを含み、上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分するとき、中央部領域においてガラス面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質をさらに含む積層セラミック電子部品を提供する。
【００１９】
上記二次相物質は、バリウム（Ｂａ）、珪素（Ｓｉ）、亜鉛（Ｚｎ）及びカルシウム（Ｃａ）からなる群より選択された一つ以上を含むことができる。
【００２０】
上記二次相物質は、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有することができる。
【００２１】
上記導電性金属の含量に対して上記ガラスの含量の割合は、０．３から２．０であることができる。
【００２２】
上記第１及び第２外部電極は、平均粒径が０．３μｍ以下である導電性金属粒子を含むことができる。
【００２３】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【発明の効果】
【００２４】
本発明によると、ガラス領域内に二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）を形成して外部電極を用意することで、ガラスの高温流動性を制御して外部電極とセラミック本体との接触性を改善すると共に、ブリスター（ｂｌｉｓｔｅｒ）発生を防ぐことができるため、信頼性が改善された積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図２】図１のＡ−Ａ’線に沿った断面図である。
【図３】図２のＳ領域の拡大図である。
【図４】本発明の他の実施形態による図１のＡ−Ａ’線に沿った断面図である。
【図５】本発明の一実施形態による積層セラミックキャパシタにおける外部電極の断面ＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図６】本発明の一実施形態による実施例及び比較例の容量変化を示したグラフである。
【図７】本発明の一実施形態による実施例及び比較例のブリスター発生率を示したグラフである。
【発明を実施するための形態】
【００２６】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２７】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。
【００２８】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２は図１のＡ−Ａ’線に沿った断面図であり、図３は図２のＳ領域の拡大図であり、図５は本発明の一実施形態による積層セラミックキャパシタにおける外部電極の断面ＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【００２９】
図１から図３及び図５を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内において上記誘電体層１を介して対向するように配置される第１及び第２内部電極２１、２２と、上記第１内部電極２１と電気的に連結された第１外部電極３１及び上記第２内部電極２２と電気的に連結された第２外部電極３２と、を含み、上記第１及び第２外部電極３１、３２は、導電性金属及びガラス３を含み、上記第１及び第２外部電極３１、３２内において上記ガラス３の面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４をさらに含むことができる。
【００３０】
以下では、本発明の第１実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００３１】
本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。
【００３２】
本発明の一実施形態によると、上記誘電体層１を形成する原料は、十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であってもよい。
【００３３】
上記誘電体層１を形成する材料としては、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものを用いる。
【００３４】
上記第１及び第２内部電極２１、２２を形成する材料は、特に制限されない。例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質を含む導電性ペーストを用いて形成することができる。
【００３５】
本発明の一実施形態による積層セラミックキャパシタは、上記第１内部電極２１と電気的に連結された第１外部電極３１と、上記第２内部電極２２と電気的に連結された第２外部電極３２と、を含むことができる。
【００３６】
上記第１及び第２外部電極３１、３２は、静電容量を形成するために上記第１及び第２内部電極２１、２２と電気的に連結されることができ、上記第２外部電極３２は上記第１外部電極３１と異なる電位に連結されることができる。
【００３７】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２は、導電性金属及びガラス３を含み、上記第１及び第２外部電極３１、３２内において上記ガラス３の面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４をさらに含むことができる。
【００３８】
上記導電性金属は、特に制限されないが、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００３９】
上記ガラスは、一般的に用いられるものであれば、特に制限されない。例えば、珪素系またはホウ素系酸化物を含むことができる。
【００４０】
上記二次相物質４は、バリウム（Ｂａ）、珪素（Ｓｉ）、亜鉛（Ｚｎ）及びカルシウム（Ｃａ）からなる群より選択された一つ以上を含むことができるが、これに限定されるものではない。
【００４１】
図５を参照すると、上記二次相物質４は、特に制限されないが、例えば、針状、板状、球状、楕円状、無定形状のうちいずれか一つ以上の形態を有することができる。
【００４２】
上記ガラス３及び二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積の測定位置は、特に制限されないが、例えば、上記セラミック本体１０の長さ及び厚さ方向の断面において第１及び第２外部電極３１、３２の全体領域であることができる。
【００４３】
上記ガラス３及び二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積は、特に制限されないが、例えば、上記第１及び第２外部電極３１、３２の全体領域において１５０μｍ×１００μｍ（横×縦）のガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積の割合で測定されることができる。
【００４４】
例えば、上記第１及び第２外部電極３１、３２の全体領域におけるガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積は、図２に示されているように、セラミック本体１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
【００４５】
具体的には、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した外部電極領域に対し、ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積を測定して求めることができる。
【００４６】
上記ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積が１から８０％を満たすことで、ガラスの高温流動性を制御して外部電極とセラミック本体との接触性を改善すると共に、ブリスター（ｂｌｉｓｔｅｒ）発生を防ぐことができるため、信頼性が改善された積層セラミック電子部品を具現することができる。
【００４７】
一般に、ガラスは、導電性金属の焼結を促進させ、上記セラミック本体１０と上記外部電極との接着剤の役割を果たす。特に、導電性金属を充填できない空き空間に上記ガラスを充填してチップの密閉性を具現することができる。
【００４８】
一方、外部電極の薄層化に伴い、従来は、緻密な外部電極を形成するために、微粒の銅粉末またはガラス粉末を用いたり、電極焼成温度を向上させる方法などを用いていた。
【００４９】
しかし、微粒の銅粉末を用いる場合、セラミック本体と外部電極との接触性及び外部電極の緻密度は向上するが、焼成開始及び完了温度に達するまでの時間が短いことから、焼成後の高温において発生したガス（ｇａｓ）が放出されないことが原因で生じるブリスター（ｂｌｉｓｔｅｒ）不良が起こり得るという問題がある。
【００５０】
また、低容量積層セラミックキャパシタの場合、内部誘電体層の厚さが厚いことから、研磨後においてニッケル内部電極の表面露出状態が良くない可能性がある。これにより、外部電極の形成時に生成されなければならない銅−ニッケル合金層を生成することが困難になるおそれがある。
【００５１】
その結果、セラミック本体と外部電極との接触性を具現することが困難になる。上記問題を解決するためには、高温の焼成温度が求められる。
【００５２】
しかし、高温の焼成温度が加えられた場合、銅−ニッケル合金層が生成される前にガラスが軟化してセラミック本体と外部電極との境界面に移動することから、セラミック本体と外部電極との接触性に不良が発生するという問題がある。
【００５３】
本発明の一実施形態によると、上記ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積が１から８０％を満たすことで、上記ガラスの高温流動性を減らすことができる。
【００５４】
また、上記のようにガラスの焼結挙動速度を調節することで、焼成過程において発生したガス（ｇａｓ）の排出を促進させてブリスター（ｂｌｉｓｔｅｒ）不良の発生を防ぐことができる。
【００５５】
一方、低容量積層セラミックキャパシタの場合、厚い誘電体層の厚さにより、内部電極の表面露出状態が良くなくて電極焼成時において銅−ニッケル合金の生成に高い熱エネルギーが求められる。
【００５６】
しかし、高温流動性が高いガラスを用いる場合、銅−ニッケルの合金が強く結合されない状態においてガラスがセラミック本体と外部電極との界面に移動するようになる。これにより、銅−ニッケル合金の形成を妨害し、その結果、接触性不良をもたらす可能性がある。
【００５７】
本発明の一実施形態によると、上記ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積が１から８０％を満たすことで、上記ガラスの高温流動性を減らして銅−ニッケル合金が強く形成された後にガラスが流動するようにすることができる。
【００５８】
これにより、上記外部電極の緻密度を具現すると共に、セラミック本体と外部電極との接触性を改善させて信頼性低下を防止できる効果を奏する。
【００５９】
上記ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積が１％未満の場合は、二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質の含量が少なくて本発明の目的によるブリスター（ｂｌｉｓｔｅｒ）不良の減少効果がなく、接触性不良による信頼性低下の問題が発生する可能性がある。
【００６０】
また、上記ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積が８０％を超過する場合は、二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質の含量が多すぎて上記ガラスによる外部電極の緻密度を具現することが困難になるため、メッキ液浸透による信頼性低下の問題が発生するおそれがある。
【００６１】
ここで、信頼性判断は、高温高湿条件で定格電圧（または、定格電圧より高い電圧）によって評価する場合、高温条件で定格電圧を異ならせながら評価する方法によって行われることができる。絶縁体であるキャパシタのようなチップは、絶縁抵抗値の変化によって測定することができる。また、クラックなどの不良が発生する場合、絶縁抵抗値が高くなり、これによって不良が発生する可能性がある。
【００６２】
上記容量接触性は、内部電極と外部電極との連結性を判断する基準である。全ての積層セラミックキャパシタは定格容量を有するが、内部電極と外部電極との連結性が低下する場合、容量が定格容量より低く示されることがあり、それによって連結性を判断することができる。一般に、不導体であるガラスが多い場合、内部電極と外部電極との連結を妨害するおそれがある。
【００６３】
本発明の一実施形態によると、上記導電性金属の含量に対する上記ガラスの含量の割合は、特に制限されないが、例えば、０．３から２．０であることができる。
【００６４】
上記第１及び第２外部電極３１、３２が上記導電性金属の含量に対して０．３から２．０の含量を有するガラスを含むことで、上記ガラスの含量が極端に増加するようになり、外部電極が薄層化されても、上記セラミック本体１０は密閉性に優れることができる。
【００６５】
これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ  Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）の特性が向上して信頼性に優れることができる。
【００６６】
また、上記外部電極におけるコーナー部の厚さが薄くなっても、上記ガラスの含量が増加するため、上記コーナー部の緻密度を増加させることができ、メッキ液浸透による信頼性低下を防止できる効果がある。
【００６７】
上記ガラスの含量が上記導電性金属の含量に対して０．３未満の場合は、ガラス含量が少なくてセラミック本体の密閉性が得られない問題が発生する可能性がある。
【００６８】
また、上記ガラスの含量が上記導電性金属の含量に対して２．０を超過する場合は、ガラスの含量が多すぎて上記導電性金属が移動して上記外部電極におけるコーナー部に破れが発生する可能性があり、ガラス溶出によるメッキ不良及び内部電極と外部電極との連結性低下による容量接触性低下の問題が発生するおそれもある。
【００６９】
上記第１及び第２外部電極は、特に制限されないが、例えば、平均粒径が０．３μｍ以下である導電性金属粒子を含むことができる。
【００７０】
図４は、本発明の他の実施形態による図１のＡ−Ａ’線に沿った断面図である。
【００７１】
図４を参照すると、本発明の他の実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内において上記誘電体層１を介して対向するように配置される第１及び第２内部電極２１、２２と、上記第１内部電極２１と電気的に連結された第１外部電極３１及び上記第２内部電極２２と電気的に連結された第２外部電極３２と、を含み、上記第１及び第２外部電極３１、３２は、導電性金属及びガラス３を含み、上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分するとき、中央部領域３１ｂ、３２ｂにおいてガラス３の面積に対して１から８０％の面積を占める二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４をさらに含むことができる。
【００７２】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００７３】
上記実施形態による積層セラミック電子部品に対し、詳述した一実施形態による積層セラミック電子部品の特徴と重複する部分は省略する。
【００７４】
上記ガラス３及び二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積の測定位置は、特に制限されないが、例えば、上記第１及び第２外部電極３１、３２を厚さ方向に３等分するとき、中央部領域３１ｂ、３２ｂであることができる。
【００７５】
ここで、第１及び第２外部電極の厚さとは、上記セラミック本体１０の長さ方向の両端部において第１及び第２外部電極が形成された高さ及び上記セラミック本体１０の厚さ方向の上面及び下面において第１及び第２外部電極が形成された高さを意味することができる。
【００７６】
上記ガラス３及び二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積は、特に制限されないが、例えば、上記中央部領域３１ｂ、３２ｂの１５０μｍ×１００μｍ（横×縦）においてガラス３が占める面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積の割合で測定することができる。
【００７７】
例えば、上記第１及び第２外部電極３１、３２を厚さ方向に３等分するとき、中央部領域３１ｂ、３２ｂにおいて上記ガラス３及び二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積は、図２に示されているように、セラミック本体１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
【００７８】
具体的には、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した外部電極領域に対し、外部電極の断面において上記ガラス３及び二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質４が占める面積を測定して求めることができる。
【００７９】
上記ガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が占める面積が１から８０％を満たすことで、ガラスの高温流動性を制御して外部電極とセラミック本体との接触性を改善すると共に、ブリスター（ｂｌｉｓｔｅｒ）発生を防ぐことができるため、信頼性が改善された積層セラミック電子部品を具現することができる。
【００８０】
以下では、本発明の他の実施形態による積層セラミック電子部品の製造方法を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００８１】
まず、誘電体層１と、上記誘電体層１を介して対向するように配置される第１及び第２内部電極２１、２２と、を含むセラミック本体１０を用意する。
【００８２】
上記誘電体層１は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーをセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合してからバスケットミル（Ｂａｓｋｅｔ  Ｍｉｌｌ）を用いて形成したスラリーを、キャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥することで、数μｍの厚さで製造されたセラミックグリーンシートによって形成されることができる。
【００８３】
その後、グリーンシート上に導電性ペーストをディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）し、スキージー（ｓｑｕｅｅｇｅｅ）を一側方向に進行させながら導電性ペーストによる内部電極膜を形成する。
【００８４】
このとき、導電性ペーストは、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つの物質で形成されるか、少なくとも２つの物質を混合して形成されることができる。
【００８５】
このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離し、複数のグリーンシートそれぞれを重畳積層して積層体を形成する。
【００８６】
次いで、グリーンシート積層体を高温及び高圧で圧着させた後、圧着されたシート積層体を切断工程を通じて所定のサイズに切断してセラミック本体を製造する。
【００８７】
続いて、平均粒径が０．３μｍ以下である導電性金属粒子を１０から９０重量部含む導電性金属と、上記導電性金属に対して含量比０．３から２．０の含量を有するガラスと、を含む外部電極ペーストを用意する。
【００８８】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群より選択された一つ以上であることができる。
【００８９】
次に、上記第１及び第２内部電極２１、２２と電気的に連結されるように外部電極ペーストを上記セラミック本体１０上に塗布することができる。
【００９０】
最後に、上記セラミック本体１０を焼成して第１及び第２外部電極３１、３２を形成する。
【００９１】
上記セラミック本体１０を焼成する段階は７５０℃以下で行われることができる。
【００９２】
以下では、実施例を通じて本発明についてより詳細に説明するが、本発明がこれに限定されるものではない。
【００９３】
本実施例は、第１及び第２外部電極内においてガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質の面積が１から８０％を占めるように形成された積層セラミックキャパシタに対し、具現される静電容量及びブリスター不良の発生率を試験するために行われた。
【００９４】
本実施例による積層セラミックキャパシタは、下記のような段階で製作された。
【００９５】
まず、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックグリーンシートを用意する。これにより、誘電体層を形成した。
【００９６】
次に、ニッケル粒子の平均サイズが０．０５から０．２μｍである内部電極用導電性ペーストを用意した。
【００９７】
続いて、上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によって塗布して内部電極を形成した後、５０層積層して積層体を製作した。
【００９８】
その後、圧着及び切断して２０１２規格サイズ（Ｓｉｚｅ）のチップを製造し、上記チップをＨ２０．１％以下の還元雰囲気下で、温度１０５０〜１２００℃で焼成した。
【００９９】
次いで、外部電極内におけるガラス面積に対して二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質の面積が１から８０％を占めるように第１及び第２外部電極を形成し、メッキなどの工程を経て積層セラミックキャパシタとして製作した。
【０１００】
比較例は、外部電極内において二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質が形成されないように第１及び第２外部電極を製作したことを除いては上記実施例と同一の条件で積層セラミックキャパシタを製作した。
【０１０１】
図６は本発明の一実施形態による実施例及び比較例の容量変化を示したグラフであり、図７は本発明の一実施形態による実施例及び比較例のブリスター発生率を示したグラフである。
【０１０２】
図６を参照すると、７２０℃の低温において焼成された比較例１の場合、セラミック本体と外部電極との接触性不良によって静電容量の低下が確認でき、８４０℃の高温において焼成された比較例１においては静電容量の低下がさらに明白になることが分かる。
【０１０３】
これに対し、７２０℃の低温において焼成された実施例１の場合は、銅−ニッケル合金が強く形成されることで、セラミック本体と外部電極との接触性が良好になって静電容量に優れ、８４０℃の高温において焼成された実施例１においても静電容量が正常に具現されることが分かる。
【０１０４】
図７を参照すると、７２０℃の低温において焼成された比較例１の場合、電極緻密度が完璧に具現されないため、ブリスター（ｂｌｉｓｔｅｒ）不良が発生しなかったが、８４０℃の高温において焼成された比較例１においては、早い焼結によってブリスター（ｂｌｉｓｔｅｒ）不良が発生したことが分かる。
【０１０５】
これに対し、７２０℃の低温において焼成された実施例１の場合は、電極緻密度が完璧に具現されないため、ブリスター（ｂｌｉｓｔｅｒ）不良が発生せず、８４０℃の高温において焼成された実施例１においても、緻密度の具現速度が遅くて高温ガス放出が完了した後に焼結が完了するため、ブリスター（ｂｌｉｓｔｅｒ）不良が発生しないことが分かる。
【０１０６】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１０７】
１  誘電体層
３  ガラス
４  二次相（ｓｅｃｏｎｄ  ｐｈａｓｅ）物質
１０  セラミック本体
２１  第１内部電極
２２  第２内部電極
３１（３１ａ、３１ｂ、３１ｃ）  第１外部電極
３２（３２ａ、３２ｂ、３２ｃ）  第２外部電極
【図１】
2014107540.tif 000003
【図２】
2014107540.tif 000004
【図３】
2014107540.tif 000005
【図４】
2014107540.tif 000006
【図５】
2014107540.tif 000007
【図６】
2014107540.tif 000008
【図７】
2014107540.tif 000009