(57)【要約】【課題】入出力電圧が変動する条件下でも、スロープ補償回路を用いることなく、より小規模な回路により安定した電流モード制御を行う。【解決手段】スイッチング電源装置１は、ＰＷＭ信号のデューティ比が５０％以下の場合にピーク電流検出方式で制御し、ＰＷＭ信号のデューティ比が５０％よりも高い場合にバレー電流検出方式で制御するので、サブハーモニック発振が生じない。その結果、スロープ補償が不要となり、安定した電流モード制御を行うことができる。【選択図】図１
2014096962.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子（８，８ａ，８ｂ）とインダクタ（１１）とを有し、駆動信号がオンレベルになると前記スイッチング素子がオンして前記インダクタに流れる電流を増加させ、前記駆動信号がオフレベルになると前記スイッチング素子がオフして前記インダクタに流れる電流を出力側に還流させる主回路部（２，６１，６２）と、
前記インダクタに流れる電流に対応した電流検出信号を出力する電流検出部（３）と、
前記主回路部の出力電圧に対応した検出電圧を出力する電圧検出部（４）と、
前記主回路部の目標出力電圧に対応した基準電圧と前記検出電圧との差に応じた誤差信号を出力する誤差増幅部（５）と、
前記駆動信号のデューティ比が所定のしきい値以下の場合、クロック信号に同期して前記駆動信号をオンレベルにし、前記電流検出信号が増加して前記誤差信号に達した時に前記駆動信号をオフレベルにするピーク電流検出方式で電流モード制御を実行し、前記駆動信号のデューティ比が前記しきい値よりも高い場合には、前記クロック信号に同期して前記駆動信号をオフレベルにし、前記電流検出信号が減少して前記誤差信号に達した時に前記駆動信号をオンレベルにするバレー電流検出方式で電流モード制御を実行する駆動信号生成部（６，３２）とを備えていることを特徴とするスイッチング電源装置。
【請求項２】
前記しきい値は５０％に設定されていることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記駆動信号生成部は、第１しきい値と第２しきい値（第１しきい値＞第２しきい値）を有し、前記ピーク電流検出方式で制御しているときに前記駆動信号のデューティ比が前記第１しきい値以上になると前記バレー電流検出方式による制御に切り替え、前記バレー電流検出方式で制御しているときに前記駆動信号のデューティ比が第２しきい値以下になると前記ピーク電流検出方式による制御に切り替えることを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記第１しきい値は５０％よりも高く設定されており、前記第２しきい値は５０％よりも低く設定されていることを特徴とする請求項３記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来から用いられている電圧モード制御方式のスイッチング電源装置は、基準電圧と出力電圧の差に応じてゲート電圧のデューティ比を調整することにより、出力電圧を目標電圧に等しく制御している。しかし、電圧モード制御方式のスイッチング電源装置は、出力電圧に基づいてのみフィードバック制御を行うため、出力電圧変動に対する応答速度が遅いという問題があった。
【０００３】
そこで、近年では、出力電圧に加えてインダクタ電流をフィードバック制御に用いる電流モード制御方式のスイッチング電源装置が多く用いられている。しかし、電流モード制御方式のスイッチング電源装置は、ピーク電流検出方式の場合、ＰＷＭ駆動信号のデューティ比が５０％を超えるとサブハーモニック発振により不安定動作となることが知られている。このサブハーモニック発振を防止するための手段として、スロープ補償が用いられている。スロープ補償は、電流検出信号に鋸波などのスロープ補償信号を加算することで、安定化させる方法である。
【０００４】
適切なスロープ補償量は、スイッチング電源装置の入力電圧および出力電圧によって変化する。そのため、予想される入力電圧と出力電圧の最大変動に対しても補償可能なように、最大に見積もったスロープ補償信号を用いる必要が生じるが、スロープ補償信号の傾きを大きくすると、鋸波信号と電圧誤差信号とを比較する電圧モード制御方式と同様の動作に帰結する。これに対しては、入力電圧および出力電圧に応じてスロープ補償の量を可変する構成が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スロープ補償を用いる場合、制御ゲインの低下による応答性の低下などを生じさせる。スロープ補償量が大き過ぎる場合、電圧モード制御方式と同様の動作になる虞がある。また、特許文献１記載の構成を採用すると、従来のスロープ補償回路に加えて、スロープ補償信号の傾きを変更するための電圧電流変換回路（コンデンサを用いた積分回路）と（２Ｖout−Ｖin）に比例したスロープ補償値を演算するための演算回路（オペアンプを用いた減算回路）が必要になり、回路が複雑化してレイアウトサイズや消費電流が増大するという問題がある。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、入出力電圧が変動する条件下でも、スロープ補償回路を用いることなく、より小規模な回路により安定した電流モード制御を行うスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載したスイッチング電源装置は、主回路部、電流検出部、電圧検出部、誤差増幅部および駆動信号生成部を備え、電流モード制御を実行する。主回路部は、スイッチング素子とインダクタとを有し、駆動信号がオンレベルになるとスイッチング素子がオンしてインダクタに流れる電流を増加させ、駆動信号がオフレベルになるとスイッチング素子がオフしてインダクタに流れる電流を出力側に還流させる。電流検出部は、インダクタに流れる電流に対応した電流検出信号を出力する。電圧検出部は、主回路部の出力電圧に対応した検出電圧を出力する。誤差増幅部は、主回路部の目標出力電圧に対応した基準電圧と検出電圧との差に応じた誤差信号を出力する。
【０００９】
駆動信号生成部は、駆動信号のデューティ比が所定のしきい値以下の場合、クロック信号に同期して駆動信号をオンレベルにし、電流検出信号が増加して誤差信号に達した時に駆動信号をオフレベルにするピーク電流検出方式で電流モード制御を実行する。一方、駆動信号のデューティ比が前記しきい値よりも高い場合には、クロック信号に同期して駆動信号をオフレベルにし、電流検出信号が減少して誤差信号に達した時に駆動信号をオンレベルにするバレー電流検出方式で電流モード制御を実行する。
【００１０】
上記しきい値は、デューティ比０％から１００％の範囲のうち５０％の近傍に設定されることが望ましい。特に５０％に設定すると、理論上サブハーモニック発振が全く生じない。その結果、スロープ補償が不要となり、安定した電流モード制御を行うことができる。また、デューティ比としきい値との大小関係を判定する回路およびピーク電流検出方式とバレー電流検出方式の切替回路は、積分回路やオペアンプを用いるスロープ補償回路に比べると格段に小規模な回路で構成できる。
【００１１】
請求項３に記載したスイッチング電源装置は、第１しきい値と第２しきい値（第１しきい値＞第２しきい値）を用いてヒステリシス制御を行う。すなわち、駆動信号生成部は、ピーク電流検出方式で制御しているときに駆動信号のデューティ比が第１しきい値以上になるとバレー電流検出方式による制御に切り替え、バレー電流検出方式で制御しているときに駆動信号のデューティ比が第２しきい値以下になるとピーク電流検出方式による制御に切り替える。本手段によれば、駆動信号のデューティ比がしきい値付近にある場合に、ピーク電流検出方式とバレー電流検出方式との間での頻繁な切り替わりを防止でき、より安定した制御となる。
【００１２】
さらに、第１しきい値を５０％よりも高く設定するとともに第２しきい値を５０％よりも低く設定するとよい。これにより、サブハーモニック発振と、電流検出方式の頻繁な切り替わりとを防止して、良好な電流モード制御を実行できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態を示すスイッチング電源装置の構成図
【図２】ヒステリシスを設けないデューティ比判定回路の（ａ）構成図と（ｂ）波形図およびヒステリシスを設けたデューティ比判定回路の（ｃ）構成図と（ｄ）波形図
【図３】切替回路の構成図
【図４】（ａ）はピーク電流検出方式、（ｂ）はバレー電流検出方式のサブハーモニック発振に関する説明図
【図５】入力電圧Ｖinが低下したときの波形図
【図６】本発明の第２の実施形態を示す図１相当図
【図７】方式切替器の構成図
【図８】電流検出方式のヒステリシス制御を示す図
【図９】タイミングチャート
【図１０】本発明の第３の実施形態を示す図７相当図
【図１１】デューティ指令値のコードを示す図
【図１２】本発明の第４の実施形態を示す主回路の構成図
【図１３】本発明の第５の実施形態を示す図１２相当図
【発明を実施するための形態】
【００１４】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。また、デューティ比は、０〜１の範囲で示す場合と０％〜１００％の範囲で示す場合とがある。
（第１の実施形態）
以下、第１の実施形態について図１ないし図５を参照しながら説明する。図１に示すスイッチング電源装置１は、車載バッテリから電圧Ｖinを入力して電流モード制御を行い、図示しない車載機器に対し安定化した出力電圧Ｖoutを出力する降圧型のレギュレータである。
【００１５】
このスイッチング電源装置１は、主回路２、電流検出回路３、電圧検出回路４、誤差増幅器５、駆動信号生成回路６などから構成されている。主回路２（主回路部）は、入力電圧Ｖinを供給する電源線７とグランドとの間に直列に接続されたスイッチング素子８、９、これらスイッチング素子８、９の共通接続ノードＮａと出力端子１０との間に接続されたインダクタ１１、および出力端子１０とグランドとの間に接続された平滑用のコンデンサ１２から構成されている。
【００１６】
スイッチング素子８、９は、バイポーラトランジスタ、ＦＥＴ、ＩＧＢＴなどから構成されており、図１ではスイッチの記号を用いて簡略的に示している。本実施形態では、スイッチング素子８のゲート信号が駆動信号となる。駆動信号がオンレベルになると、スイッチング素子８がオン、スイッチング素子９がオフし、電源線７からスイッチング素子８を通してインダクタ１１に流れる電流が増大する。駆動信号がオフレベルになると、スイッチング素子８がオフ、スイッチング素子９がオンし、インダクタ１１に流れていた電流がスイッチング素子９を介して出力側に還流する。なお、スイッチング素子９に替えて、ノードＮａ側をカソードとするダイオードを用いてもよい。
【００１７】
インダクタ１１にはシャント抵抗１３が接続されている。検出電流変換回路１４は、このシャント抵抗１３の両端子の電圧を入力し、インダクタ１１に流れる電流に対応した電流検出信号を出力する。これらシャント抵抗１３と検出電流変換回路１４により電流検出回路３（電流検出部）が構成されている。具体的には、インダクタ１１とノードＮａとの間にシャント抵抗１３を挿入し、シャント抵抗１３の両端子の電圧を検出している。また、スイッチング素子８とスイッチング素子９にそれぞれ直列にシャント抵抗１３を挿入し、シャント抵抗１３の両端子の電圧を検出してもよい。
【００１８】
また、これらの検出方法に替えて、スイッチング素子８とスイッチング素子９のドレイン・ソース間電圧を検出しても、インダクタ１１に流れる電流を検出できる。さらに、スイッチング素子８とスイッチング素子９にそれぞれ並列にセンス用のスイッチを配置し、そのセンス用のスイッチの両端電圧または電流を検出しても、インダクタ１１に流れる電流を検出できる。
【００１９】
電圧検出回路４（電圧検出部）は、抵抗４ａ、４ｂからなる分圧回路により構成されており、出力電圧Ｖoutに対応した検出電圧を出力する。基準電圧生成回路１５は、出力電圧Ｖoutの目標電圧に対応した基準電圧を出力する。誤差増幅器５は、基準電圧と検出電圧との差に応じた誤差信号を出力する誤差増幅部であり、入出力端子間に接続したＣＲ回路（図示せず）などにより位相補償を行っている。
【００２０】
駆動信号生成回路６（駆動信号生成部）は、アナログ回路で構成されている。従来から用いられているスロープ補償回路は備えていない。クロック生成回路１６は、デューティ比５０％のクロック信号ＣＬＫを出力する。パルス生成回路１７は、クロック信号ＣＬＫを受けて、一定周期ごとに幅狭のパルス信号Ｐａを出力する。比較器１８は、非反転入力端子に入力される電流検出信号と反転入力端子に入力される誤差信号とを比較してパルス信号Ｐｂを出力するコンパレータである。
【００２１】
デューティ比判定回路１９は、例えば図２（ａ）に示すようにＤフリップフロップ１９ａから構成されている。Ｄ端子には後述するＰＷＭ信号（駆動信号と同タイミング）が与えられ、ＣＬＫ端子にはクロック信号が与えられる。デューティ比判定回路１９は、図２（ｂ）に示すように、クロック信号の立ち下がり時点のＰＷＭ信号のレベルを保持し、選択信号ＳＥＬとして出力する。その結果、ＰＷＭ信号（駆動信号）のデューティ比が５０％以下のときには選択信号ＳＥＬはＬレベル（ピーク電流検出方式）となり、ＰＷＭ信号のデューティ比が５０％を超えるときには選択信号ＳＥＬはＨレベル（バレー電流検出方式）となる。
【００２２】
この構成に替えて、電流検出方式の切り替えにヒステリシスを付加することもできる。例えば図２（ｃ）に示すようにデューティ比４５％のクロック信号ＣＬＫＡとデューティ比５５％のクロック信号ＣＬＫＢを準備し、選択信号ＳＥＬに応じて何れか一方のクロック信号を選択してＤフリップフロップ１９ａに与えるマルチプレクサ１９ｂを備える。図２（ｄ）は、このときのタイミングを示している。
【００２３】
選択信号ＳＥＬがＬレベル（ピーク電流検出方式）のときには、マルチプレクサ１９ｂはクロック信号ＣＬＫＢを選択する。ＰＷＭ信号（駆動信号）のデューティ比がクロック信号ＣＬＫＢのデューティ比である５５％（第１しきい値）以上になると、選択信号ＳＥＬがＨレベル（バレー電流検出方式）に変化する。一方、選択信号ＳＥＬがＨレベル（バレー電流検出方式）のときには、マルチプレクサ１９ｂはクロック信号ＣＬＫＡを選択する。ＰＷＭ信号（駆動信号）のデューティ比がクロック信号ＣＬＫＡのデューティ比である４５％（第２しきい値）以下になると、選択信号ＳＥＬがＬレベル（ピーク電流検出方式）に変化する。
【００２４】
電流検出方式を切り替える切替回路２０は、図３に示すように入力端子２０ｅに入力される選択信号ＳＥＬに応じてピーク電流検出方式とバレー電流検出方式とを切り替える。入力端子２０ａ、２０ｂにはそれぞれ上述したパルス信号Ｐａ、Ｐｂが入力され、出力端子２０ｃ、２０ｄはそれぞれＲＳフリップフロップ（ＲＳＦＦ）２１のＳ端子、Ｒ端子に接続されている。
【００２５】
選択信号ＳＥＬがＬレベルのとき、アナログスイッチＳＷ１、ＳＷ２がオン、アナログスイッチＳＷ３、ＳＷ４がオフするので、パルス信号Ｐａ、Ｐｂはそのままセット信号、リセット信号としてＲＳＦＦ２１のＳ端子、Ｒ端子に与えられる。これに対し、選択信号ＳＥＬがＨレベルのとき、アナログスイッチＳＷ３、ＳＷ４がオン、アナログスイッチＳＷ１、ＳＷ２がオフするので、パルス信号Ｐａはそのままリセット信号としてＲＳＦＦ２１のＲ端子に与えられ、パルス信号Ｐｂはインバータ２０ｆにより反転されてセット信号としてＲＳＦＦ２１のＳ端子に与えられる。
【００２６】
ＲＳＦＦ２１から出力されるＰＷＭ信号は、ハイサイドドライバ２２を介してスイッチング素子８のゲート信号（駆動信号）となり、ローサイドドライバ２３を介してスイッチング素子９のゲート信号となる。また、上述した構成のうちインダクタ１１とコンデンサ１２を除いた部分は、電源ＩＣとして構成されている。
【００２７】
次に、図４および図５を参照しながら本実施形態の作用を説明する。はじめに、図４を用いてサブハーモニック発振について説明する。図４（ａ）は、ピーク電流検出方式を用いたときの誤差信号、電流検出信号およびセット信号を示している。降圧型レギュレータにおいてインダクタ１１の電流が連続する場合、電流検出信号（つまりインダクタ１１の電流）の増加、減少の傾きｍ１、−ｍ２は、以下の（１）式、（２）式のようになる。Ｌは、インダクタ１１のインダクタンスである。
ｍ１＝（Ｖin−Ｖout）／Ｌ    …（１）
−ｍ２＝−Ｖout／Ｌ    …（２）
【００２８】
ＰＷＭ周期の開始時点でΔｉ０の差が生じている２つの電流検出信号の変化を見ると、次のＰＷＭ周期の開始時点での差Δｉ１は（３）式、（４）式のようになる。Ｄはデューティ比（０〜１）である。
Δｉ１＝ｍ２／ｍ１×Δｉ０    …（３）
Δｉ１＝Ｄ／（１−Ｄ）×Δｉ０    …（４）
（４）式によれば、Ｄ＞０．５（５０％）になるとＤ／（１−Ｄ）＞１となり、差Δｉ１が差Δｉ０よりも増大してサブハーモニック発振が生じることが分かる。
【００２９】
一方、図４（ｂ）は、バレー電流検出方式を用いたときの波形図である。ＰＷＭ周期の開始時点でΔｉ０の差が生じている２つの電流検出信号の変化を見ると、次のＰＷＭ周期の開始時点での差Δｉ１は（５）式、（６）式のようになる。
Δｉ１＝ｍ１／ｍ２×Δｉ０    …（５）
Δｉ１＝（１−Ｄ）／Ｄ×Δｉ０    …（６）
（６）式によれば、Ｄ＜０．５（５０％）になると（１−Ｄ）／Ｄ＞１となり、差Δｉ１が差Δｉ０よりも増大してサブハーモニック発振が生じることが分かる。
【００３０】
このことから、しきい値を５０％に設定し、駆動信号のデューティ比が５０％以下の場合にはピーク電流検出方式を使用し、駆動信号のデューティ比が５０％を超える場合にはバレー電流検出方式を使用すれば、サブハーモニック発振のない安定した電流モード制御を行えることが分かる。
【００３１】
図５は、電流検出方式の切り替えにヒステリシスがない場合において、入力電圧Ｖinが低下したことによりＰＷＭ信号（駆動信号）のデューティ比が５０％を超えたときの波形を示している。時刻ｔ０まではデューティ比が５０％以下であるため、デューティ比判定回路１９はＬレベルの選択信号ＳＥＬを出力し、切替回路２０はパルス信号Ｐａ、Ｐｂをそれぞれセット信号、リセット信号とする。このピーク電流検出方式では、パルス信号Ｐａによりスイッチング素子８がオンし、電流検出信号が誤差信号に達するとパルス信号Ｐｂによりスイッチング素子８がオフする。この間、サブハーモニック発振は生じない。
【００３２】
時刻ｔ０でデューティ比が５０％を超えると、デューティ比判定回路１９はＨレベルの選択信号ＳＥＬを出力し、切替回路２０はパルス信号Ｐａ、パルス信号Ｐｂの反転信号をそれぞれリセット信号、セット信号とする。この直後、ピーク電流検出方式からバレー電流検出方式への切り替えが生じ、１ＰＷＭ周期の間スイッチング素子８はオンし続ける。この過渡状態により、僅かではあるが出力電圧Ｖoutが上昇する場合がある。バレー電流検出方式では、パルス信号Ｐａによりスイッチング素子８がオフし、電流検出信号が誤差信号に達するとパルス信号Ｐｂの反転信号によりスイッチング素子８がオンする。この間もサブハーモニック発振は生じない。
【００３３】
電流検出方式の切り替えにヒステリシスを付加した場合には、ピーク電流検出方式においてデューティ比が５５％以上になると、ピーク電流検出方式からバレー電流検出方式への切り替えが生じる。また、バレー電流検出方式においてデューティ比が４５％以下になると、バレー電流検出方式からピーク電流検出方式への切り替えが生じる。第１しきい値は５０％よりも高く設定され、第２しきい値は５０％よりも低く設定されていればよく、それぞれ５５％、４５％に限られない。
【００３４】
以上説明したように、本実施形態のスイッチング電源装置１は、ＰＷＭ信号のデューティ比が５０％以下の場合にピーク電流検出方式で制御し、ＰＷＭ信号のデューティ比が５０％よりも高い場合にバレー電流検出方式で制御するので、（３）式〜（６）式で説明したようにサブハーモニック発振が生じない。その結果、スロープ補償が不要となる。スロープ補償は、制御ゲインの低下による応答性の低下などを生じさせる虞がある。スロープ補償を用いない本実施形態によれば、十分な制御ゲインを確保しつつ安定した電流モード制御を行うことができる。
【００３５】
また、スイッチング電源装置１は、ピーク電流検出方式で制御しているときにデューティ指令値が第１しきい値以上になるとバレー電流検出方式による制御に切り換え、バレー電流検出方式で制御しているときにデューティ指令値が第２しきい値以下になるとピーク電流検出方式による制御に切り替えることもできる。電流検出方式の切り替えにヒステリシスを設けることにより、サブハーモニック発振の発生を抑えるとともに、電流検出方式の頻繁な切り替わりを防止して安定動作させることができる。
【００３６】
本実施形態で必要となるデューティ比判定回路１９と切替回路２０は、積分回路やオペアンプを用いるスロープ補償回路に比べると格段に小規模な回路で構成できる。このため、従来構成に比べ、電源ＩＣとして構成する際のレイアウト面積を縮小することができる。
【００３７】
（第２の実施形態）
次に、図６ないし図９を参照しながら第２の実施形態を説明する。図６に示すスイッチング電源装置３１は、車載バッテリから電圧Ｖinを入力して電流モード制御を行う降圧型のレギュレータである。スイッチング電源装置１に対し、駆動信号生成回路３２がデジタル回路で構成されている点が異なる。駆動信号生成回路３２は、ロジック回路により構成してもよいし、マイコンにより構成してもよい。
【００３８】
主回路２、電流検出回路３、電圧検出回路４、誤差増幅器５、基準電圧生成回路１５、パルス生成回路１７、比較器１８、デューティ比判定回路１９、切替回路２０、ＲＳＦＦ２１、ハイサイドドライバ２２およびローサイドドライバ２３は、スイッチング電源装置１と実質的に同じ機能を奏するように構成されている。
【００３９】
電流検出回路３は、シャント抵抗１３、検出電流変換回路１４およびＡ／Ｄコンバータ３３を備えている。Ａ／Ｄコンバータ３３は、検出電流変換回路１４が出力する電流検出信号をデジタル値に変換して出力する。電圧検出回路４は、抵抗４ａ、４ｂとＡ／Ｄコンバータ３４を備えている。Ａ／Ｄコンバータ３４は、検出電圧をデジタル値に変換して出力する。基準電圧生成回路１５は、基準電圧源１５ａとＡ／Ｄコンバータ３５を備えている。Ａ／Ｄコンバータ３５は、基準電圧をデジタル値に変換して出力する。誤差増幅器５は、デジタル値に変換された基準電圧と検出電圧との差に応じた誤差信号を出力する誤差増幅部であり、位相補償を行っている。
【００４０】
駆動信号生成回路３２は、クロック生成器／逓倍器３６（以下、クロック生成器３６と言う）を備えている。クロック生成器３６は、ＰＷＭ周期のｍ倍（ｍは２以上の整数）の周波数を持つ原クロック信号を生成する。駆動信号生成回路３２の内部回路、Ａ／Ｄコンバータ３３、３４、３５および誤差増幅器５は、この原クロック信号に同期して動作する。パルス生成回路１７は、一定周期ごとに幅狭のパルス信号Ｐａを生成する。比較器１８は、電流検出信号と誤差信号とを比較してパルス信号Ｐｂを生成する。切替回路２０は、選択信号ＳＥＬに応じて電流検出方式を切り替える。
【００４１】
選択信号ＳＥＬが０（ピーク電流検出方式）のとき、パルス信号Ｐａ、Ｐｂはそのままセット信号、リセット信号としてＲＳＦＦ２１のＳ端子、Ｒ端子に与えられる。これに対し、選択信号ＳＥＬが１（バレー電流検出方式）のとき、パルス信号Ｐａはそのままリセット信号としてＲＳＦＦ２１のＲ端子に与えられ、パルス信号Ｐｂは反転されてセット信号としてＲＳＦＦ２１のＳ端子に与えられる。
【００４２】
デューティ比判定回路１９は、デューティ指令器３７と方式切替器３８から構成されている。デューティ指令器３７は、セット信号の出力時点からリセット信号の出力時点までの時間またはリセット信号の出力時点からセット信号の出力時点までの時間を計測する。時間に替えてクロックパルス数を計数してもよい。この計測時間とＰＷＭ周期とからＰＷＭ信号のデューティ比を求め、それをデューティ指令値として図７に示す方式切替器３８に出力する。
【００４３】
デューティ指令値は、方式切替器３８のデューティレジスタ３９に格納される。方式切替器３８は、デューティ指令値をしきい値と比較し、その結果に応じて図８に示すように０（ピーク電流検出方式）または１（バレー電流検出方式）の選択信号ＳＥＬを出力する。選択信号ＳＥＬの０、１は、それぞれ第１の実施形態におけるＬレベル、Ｈレベルに相当する。
【００４４】
しきい値レジスタ４０は、ピーク電流検出方式からバレー電流検出方式に切り替えるときの第１しきい値を保持しており、しきい値レジスタ４１は、バレー電流検出方式からピーク電流検出方式に切り替えるときの第２しきい値を保持している。第１しきい値は、第２しきい値よりも大きい値である。セレクタ４２は、第１しきい値と第２しきい値との切り替えを行う。すなわち、後述する比較結果レジスタ４５の値が０のときに第１しきい値を選択し、１のときに第２しきい値を選択する。選択されたしきい値は、しきい値レジスタ４３に格納される。
【００４５】
比較器４４は、デューティレジスタ３９のデューティ指令値としきい値レジスタ４３のしきい値とを比較し、その結果を比較結果レジスタ４５に格納する。セレクタ４６は、選択信号ＳＥＬの切り替えを行う。すなわち、比較結果レジスタ４５の値が０のときに選択信号ＳＥＬとして０（ピーク電流検出方式）を選択し、１のときに選択信号ＳＥＬとして１（バレー電流検出方式）を選択する。
【００４６】
さらに、検査工程などでピーク電流検出方式またはバレー電流検出方式に固定して動作確認を行えるように、方式切替器３８は、選択信号ＳＥＬを何れかの方式に固定することができる。方式固定許可信号を１に設定すると、セレクタ４７は、選択信号ＳＥＬとして、セレクタ４６の出力信号に替えて固定方式信号（０／１）を選択する。上述した第１しきい値、第２しきい値、方式固定許可信号および固定方式信号は、通信回路４８を通して入力される。
【００４７】
次に、本実施形態の作用を図９を参照しながら説明する。第１しきい値と第２しきい値は、例えば５５％と４５％に設定されているものとする。図９は、入力電圧Ｖinが低下したことによりデューティ指令値が第１しきい値（５５％）以上になり、ピーク電流検出方式からバレー電流検出方式に切り替わるときの詳細なタイミングチャートを示している。図中に示す時刻ｔ１〜ｔ１４は、原クロック信号の立ち上がりエッジに一致している。時刻ｔ１でパルス生成回路１７がパルス信号Ｐａ（セット信号）を出力した後、時刻ｔ２で比較器１８が電流検出信号≧誤差信号と判定すると、比較器１８はパルス信号Ｐｂ（リセット信号）を出力する。
【００４８】
デューティ指令器３７は、セット信号からリセット信号までの時間（クロックパルス数）を計測し、ＰＷＭ信号のデューティ指令値（４５％）を求める。方式切替器３８は、次のクロックタイミングである時刻ｔ３で、デューティ指令値をデューティレジスタ３９に格納する。このとき、しきい値レジスタ４３には、第１しきい値（５５％）が格納されている。比較器４４は、さらに次のクロックタイミングである時刻ｔ４で、デューティ指令値としきい値とを比較する。ここで、デューティ指令値はしきい値よりも小さいので、比較結果レジスタ４５の値を０のままに更新する。
【００４９】
続く時刻ｔ５〜ｔ８の動作も、時刻ｔ１〜ｔ４の動作と同様である。ただし、入力電圧Ｖinが低下したことにより、デューティ指令器３７が時刻ｔ６で求めたデューティ指令値は６０％に増加している。比較器４４は、時刻ｔ８でデューティ指令値としきい値とを比較する。ここで、デューティ指令値がしきい値以上になったので、比較結果レジスタ４５の値を０から１に更新する。その結果、選択信号ＳＥＬも０から１に変化する。
【００５０】
切替回路２０は、この選択信号ＳＥＬを受けて、ピーク電流検出方式からバレー電流検出方式に切り替える。次のＰＷＭ周期（時刻ｔ９〜ｔ１０）は切替期間となり、ＰＷＭ信号が１００％のデューティ比となる。これにより、それまで誤差信号以下となるように制御されてきた検出電流が誤差信号を超える。時刻ｔ１０でパルス生成回路１７がパルス信号Ｐａ（リセット信号）を出力した後、時刻ｔ１１で比較器１８が電流検出信号≦誤差信号と判定すると、比較器１８はパルス信号Ｐｂ（セット信号）を出力する。
【００５１】
デューティ指令器３７は、リセット信号からセット信号までの時間（クロックパルス数）を計測し、ＰＷＭ信号のデューティ指令値（５５％）を求める。方式切替器３８は、次のクロックタイミングである時刻ｔ１２で、デューティ指令値をデューティレジスタ３９に格納する。このとき、しきい値レジスタ４３には、第２しきい値（４５％）が格納されている。比較器４４は、さらに次のクロックタイミングである時刻ｔ１３で、デューティ指令値としきい値とを比較する。ここで、デューティ指令値はしきい値よりも大きいので、比較結果レジスタ４５の値を１のままに更新する。次のＰＷＭ周期の開始時点である時刻ｔ１４で、パルス生成回路１７がパルス信号Ｐａ（リセット信号）を出力する。
【００５２】
以上説明したように、本実施形態のスイッチング電源装置３１は、ピーク電流検出方式で制御しているときにデューティ指令値が第１しきい値以上になるとバレー電流検出方式による制御に切り換え、バレー電流検出方式で制御しているときにデューティ指令値が第２しきい値以下になるとピーク電流検出方式による制御に切り替える。このように電流検出方式の切り替えにヒステリシスを設けることにより、サブハーモニック発振の発生を抑えるとともに、電流検出方式の頻繁な切り替わりを防止して安定動作させることができる。
【００５３】
第１しきい値は５０％よりも高く設定され、第２しきい値は５０％よりも低く設定されている。この場合、入力電圧Ｖinの変動率、出力電圧Ｖoutの変動率などに応じて、上記安定動作が可能となるように第１しきい値と第２しきい値（つまりヒステリシス幅）を設定すればよい。
【００５４】
駆動信号生成回路３２はデジタル回路で構成されているので、耐ノイズ性が高く、素子の定数のばらつきによる影響を受けにくい。また、アナログ回路の構成割合が低いので、デジタル回路の設計資産を活かし易く設計期間を短縮できる。こうした結果、従来構成に比べて、電源ＩＣとして構成する際のレイアウト面積を一層縮小することができる。さらに、外部信号やレジスタの値を変更することにより、製造後であってもパラメータの調整を容易に行うことができる。
【００５５】
また、従来のスロープ補償をデジタル回路で構成する場合、スロープ補償信号が付加された電流検出信号と誤差信号との比較を正確に行うためには、スロープ補償信号の時間分解能を十分に高める必要がある。しかし、時間分解能を高めると、ＰＬＬ回路が必要となり、消費電流や高周波ノイズが増え、スロープ補償信号を作るカウンタ回路も長ビット化する。その結果、回路面積が増大し、電源の性能（消費電力、力率、回路面積など）が悪化する虞もある。これに対し、本実施形態ではスロープ補償を用いていないので、こうした懸念がない。
【００５６】
（第３の実施形態）
次に、図１０および図１１を参照しながら第３の実施形態を説明する。本実施形態は、第２の実施形態に対しヒステリシス制御と固定方式の使用を省略した構成を備えている。図１０に示す方式切替器４９は、図７に示す方式切替器３８に対し、しきい値レジスタ４０、４１とセレクタ４２、４７が省略されている。しきい値は５０％に設定されている。
【００５７】
デューティ指令値は、図１１に示すように１％刻みのコードを有している。しきい値５０％を０００Ｈとし、５１％を００１Ｈ、５２％を００２Ｈとし、４９％をＦＦＦＨ、４８％をＦＦＥＨとする２の補数を用いたコードである。このコードを用いると、比較器４４は、デューティ指令値のＭＳＢだけに基づいて、デューティ指令値のＭＳＢが１のときに比較結果レジスタに０（ピーク電流検出方式）を設定し、ＭＳＢが０のときに比較結果レジスタに１（バレー電流検出方式）を設定できる。勿論、しきい値５０％をＦＦＦＨとしたコードを用いてもよい。本実施形態によれば、サブハーモニック発振の発生を抑えて安定したスイッチング電源装置を構成できる他、比較器４４の構成を簡略化できる。
【００５８】
（第４の実施形態）
本実施形態のスイッチング電源装置は、図１２に示す昇圧型の主回路６１を備えている。その他の構成は第１の実施形態と同様である。電源線７とグランドとの間にシャント抵抗１３、インダクタ１１およびスイッチング素子８が直列に接続されており、共通接続ノードＮｂと出力端子１０との間にスイッチング素子９が接続されている。スイッチング素子９に替えて、ノードＮｂ側をアノードとするダイオードを用いてもよい。
【００５９】
ＰＷＭ信号（駆動信号）がオンレベルになると、スイッチング素子８がオン、スイッチング素子９がオフし、電源線７からインダクタ１１に流れる電流が増大する。ＰＷＭ信号（駆動信号）がオフレベルになると、スイッチング素子８がオフ、スイッチング素子９がオンし、インダクタ１１に流れていた電流がスイッチング素子９を介して出力側に還流する。
【００６０】
降圧型レギュレータにおいてインダクタ１１の電流が連続する場合、電流検出信号（つまりインダクタ１１の電流）の増加、減少の傾きｍ１、−ｍ２は、以下の（７）式、（８）式のようになる。
ｍ１＝Ｖin／Ｌ    …（７）
−ｍ２＝−（Ｖout−Ｖin）／Ｌ    …（８）
本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。
【００６１】
（第５の実施形態）
本実施形態のスイッチング電源装置は、図１３に示す昇降圧型の主回路６２を備えている。その他の構成は第１の実施形態と同様である。電源線７とグランドとの間にスイッチング素子８ａ、９ａが直列に接続されており、出力端子１０とグランドとの間にスイッチング素子９ｂ、８ｂが直列に接続されている。スイッチング素子８ａ、９ａの共通接続ノードＮｃとスイッチング素子９ｂ、８ｂの共通接続ノードＮｄとの間には、シャント抵抗１３とインダクタ１１が直列に接続されている。
【００６２】
スイッチング素子８ａ、８ｂは、ドライバ２２ａ、２２ｂを介してＰＷＭ信号により駆動され、スイッチング素子９ａ、９ｂは、ドライバ２３ａ、２３ｂを介してＰＷＭ信号の反転信号により駆動される。スイッチング素子９ａ、９ｂに替えて、それぞれノードＮｃ側をカソードとするダイオード、ノードＮｄ側をアノードとするダイオードを用いてもよい。
【００６３】
ＰＷＭ信号（駆動信号）がオンレベルになると、スイッチング素子８ａ、８ｂがオン、スイッチング素子９ａ、９ｂがオフし、電源線７からインダクタ１１に流れる電流が増大する。ＰＷＭ信号（駆動信号）がオフレベルになると、スイッチング素子８ａ、８ｂがオフ、スイッチング素子９ａ、９ｂがオンし、インダクタ１１に流れていた電流がスイッチング素子９ａ、９ｂを介して出力側に還流する。
【００６４】
昇降圧型レギュレータにおいてインダクタ１１の電流が連続する場合、電流検出信号（つまりインダクタ１１の電流）の増加、減少の傾きｍ１、−ｍ２は、以下の（９）式、（１０）式のようになる。
ｍ１＝Ｖin／Ｌ    …（９）
−ｍ２＝−Ｖout／Ｌ    …（１０）
本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。
【００６５】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００６６】
第１、第２しきい値の値またはヒステリシスの幅は、サブハーモニック発振と、電流検出方式の頻繁な切り替わりとを防止できるように適宜設定すればよい。この場合、第１しきい値を５０％よりも高く設定するとともに第２しきい値を５０％よりも低く設定するとよい。
第２、第３の実施形態に対しても、第４、第５の実施形態で説明した主回路６１、６２を適用できる。
【００６７】
スイッチング素子８（８ａ、８ｂ）、９（９ａ、９ｂ）にそれぞれ直列に接続されたシャント抵抗と、各シャント抵抗の両端電圧に基づいて電流検出信号を出力する検出電流変換回路とから電流検出回路３を構成してもよい。スイッチング素子８（８ａ、８ｂ）、９（９ａ、９ｂ）がＭＯＳトランジスタの場合、ドレイン・ソース間電圧に基づいてスイッチング素子に流れる電流すなわちインダクタ１１に流れる電流を検出してもよい。
図７に示す方式切替器３８に対し、セレクタ４７が省略された構成としてもよい。
【符号の説明】
【００６８】
図面中、１、３１はスイッチング電源装置、２、６１、６２は主回路（主回路部）、３は電流検出回路（電流検出部）、４は電圧検出回路（電圧検出部）、５は誤差増幅器（誤差増幅部）、６、３２は駆動信号生成回路（駆動信号生成部）、８、８ａ、８ｂはスイッチング素子、１１はインダクタである。
【図１】
2014096962.tif 000003
【図２】
2014096962.tif 000004
【図３】
2014096962.tif 000005
【図４】
2014096962.tif 000006
【図５】
2014096962.tif 000007
【図６】
2014096962.tif 000008
【図７】
2014096962.tif 000009
【図８】
2014096962.tif 000010
【図９】
2014096962.tif 000011
【図１０】
2014096962.tif 000012
【図１１】
2014096962.tif 000013
【図１２】
2014096962.tif 000014
【図１３】
2014096962.tif 000015