(57)【要約】      （修正有）【課題】直列な２つのトランジスタを備えたスイッチング電源システム用の制御装置であって、ＤＣ電圧のレベルにかかわらず、第２のトランジスタの適切な制御を可能にする制御装置を提供する。【解決手段】第１の入力端子Ａおよび第２の入力端子Ｂと、ソースを介して第２の入力端子へ接続された第１のトランジスタＴ１と、ゲートＧを備え、ドレインＤを介して第１の入力端子Ａへと接続され、ソースＳを介して第１のトランジスタへと接続された第２のトランジスタＴ２と、を備えている。第２のトランジスタのゲートと第２の入力端子とに接続され、キャパシタＣａと該キャパシタに直列に接続されたツェナーダイオードＤｚ１とを備えている制御アセンブリと、第２のトランジスタのゲートとソースとの間に接続された第２のツェナーダイオードＤｚ２と、を備える。【選択図】図４
2014166136.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子（Ａ）および第２の入力端子（Ｂ）と、ソースを介して前記第２の入力端子（Ｂ）へと接続され、制御ユニット（Ｕ）からもたらされる制御信号を受信するように意図されたゲート（Ｇ）を備えている第１のトランジスタ（Ｔ１）と、ゲート（Ｇ）を備えており、ドレイン（Ｄ）を介して前記第１の入力端子（Ａ）へと接続され、ソース（Ｓ）を介して前記第１のトランジスタ（Ｔ１）へと接続された第２のトランジスタ（Ｔ２）と、を備えており、スイッチング電源システムにおいて使用されるように意図され、該スイッチング電源システムのＤＣ／ＤＣコンバータを制御する制御装置（１）であって、
前記第２のトランジスタ（Ｔ２）のゲート（Ｇ）および前記第２の入力端子（Ｂ）に接続され、キャパシタ（Ｃａ）と、該キャパシタ（Ｃａ）に直列に接続された電圧クリッピング／ルーティング装置とを備えている制御アセンブリと、
前記第２のトランジスタ（Ｔ２）のゲート（Ｇ）とソース（Ｓ）との間に接続されたツェナーダイオード（Ｄｚ２）と
を備えることを特徴とする制御装置。
【請求項２】
前記電圧クリッピング／ルーティング装置はツェナーダイオード（Ｄｚ１）を備えることを特徴とする、請求項１に記載の装置。
【請求項３】
１つ以上の付加型の同一パターンを備え、
各々のパターンが、
２つの接続点（Ｍ、Ｎ）と、
第１の接続点（Ｍ）へと接続されたキャパシタ（Ｃｂ）と、
前記キャパシタ（Ｃｂ）に直列に接続された第１のツェナーダイオード（Ｄｚ１）と、
前記キャパシタ（Ｃｂ）に接続されたゲート（Ｇ）と、第２の接続点（Ｎ）に接続されたソース（Ｓ）とを備える第３のトランジスタ（Ｔ３＿ｉ）と、
前記第３のトランジスタ（Ｔ３＿ｉ）のゲート（Ｇ）とソース（Ｓ）との間に接続されたツェナーダイオード（Ｄｚ３）と
を備えており、
第１の追加のパターンは、該パターンの第２の接続点（Ｎ）によって前記第２のトランジスタ（Ｔ２）のドレイン（Ｄ）へと接続されるとともに、該パターンの第１の接続点（Ｍ）によって前記第２のトランジスタ（Ｔ２）のゲート（Ｇ）へと接続され、
さらなるパターンの各々は、該パターンの第２の接続点（Ｎ）によって先行のパターンの前記トランジスタ（Ｔ３＿ｎ−１）のドレイン（Ｄ）へと接続されるとともに、該パターンの第１の接続点（Ｍ）によって先行のパターンの前記トランジスタ（Ｔ３＿ｎ−１）のゲート（Ｇ）へと接続されることを特徴とする、請求項１に記載の装置。
【請求項４】
間にＤＣ電源が接続される第１の端子（Ｘ）および第２の端子（Ｙ）と、前記第１の端子（Ｘ）へと接続されたＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータに直列に接続され、かつ前記第２の端子（Ｙ）に接続された制御装置（１）と、を備えるスイッチング電源システムであって、
前記制御装置（１）は、請求項１から３のいずれか一項に記載の制御装置と一致することを特徴とするスイッチング電源システム。
【請求項５】
前記ＤＣ／ＤＣコンバータは絶縁「フライバック」型であることを特徴とする、請求項４に記載のシステム。
【請求項６】
前記ＤＣ／ＤＣコンバータは絶縁「フォワード」型であることを特徴とする、請求項４に記載のシステム。
【請求項７】
前記ＤＣ／ＤＣコンバータは昇圧型であることを特徴とする、請求項４に記載のシステム。
【請求項８】
前記ＤＣ／ＤＣコンバータは降圧型であることを特徴とする、請求項４に記載のシステム。
【請求項９】
電気負荷（Ｍ）を制御するように意図され、
配電網（Ｒ）によってもたらされるＡＣ電圧を整流するように意図された整流モジュール（ＲＥＣ）と、
前記整流モジュール（ＲＥＣ）へと接続され、正の電位にある第１の電源線（１０）と、負の電位にある第２の電源線（１１）とを備えており、前記第１および第２の電源線の間に前記整流モジュールによってもたらされる主たるＤＣ電圧（Ｖｂｕｓ）が加えられるＤＣ電源バスと、
前記第１の電源線（１０）と前記第２の電源線（１１）とに接続されたバスキャパシタ（Ｃｂｕｓ）と、
前記バスにおいて利用可能なＤＣ電圧（Ｖｂｕｓ）を前記電気負荷（Ｍ）に向けられた可変の電圧へと変換するように意図された複数のスイッチングトランジスタを備えているインバータモジュール（ＩＮＶ）と
を備えている可変速駆動装置であって、
請求項４から８のいずれか一項に記載のスイッチング電源システムに一致するスイッチング電源システム
を備えており、
前記スイッチング電源システムの前記第１の端子（Ｘ）は前記ＤＣ電源バスの前記第１の電源線（１０）に接続され、前記スイッチング電源システムの前記第２の端子（Ｙ）は前記ＤＣ電源バスの前記第２の電源線（１１）に接続されていることを特徴とする可変速駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源システムに使用される制御装置に関する。
【背景技術】
【０００２】
スイッチング電源システム（「Ｓｗｉｔｃｈｅｄ  Ｍｏｄｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ（スイッチモード電源）」を略し、ＳＭＰＳとも呼ばれる）は、入力において取り出されるＤＣ電圧にもとづいて１つ以上のＤＣ電圧を出力としてもたらすことを可能にする。この種類のスイッチング電源システムは、とくには可変速駆動装置において使用される。その場合、可変速駆動装置において、スイッチング電源システムは、可変速駆動装置のＤＣ電源バスから取り出される主たるＤＣ電圧から、可変速駆動装置の全ての電子機器の動作を可能にする補助的なＤＣ電圧を供給することを担当する。
【０００３】
ＤＣ電源バスは、３５０Ｖｃｃ〜１０００Ｖｃｃ超までの範囲にあってよい主たるＤＣ電圧を供給する。したがって、スイッチング電源システムに使用される制御装置は、１７００Ｖｃｃでの最大２Ａの電流をスイッチングできなければならない。公知のやり方において、制御装置は、１２００Ｖ〜１７００Ｖの間の絶縁破壊電圧を有するＭＯＳＦＥＴ型のトランジスタを１つだけ備えることができる。しかしながら、これらの絶縁破壊電圧において、ＭＯＳＦＥＴトランジスタは、その技術的限界にある。さらに、コストが高く、動作時のジュール効果による損失がきわめて大きい。
【０００４】
これらの欠点を軽減するために、６００Ｖ〜９００Ｖの範囲のより低い絶縁破壊電圧を有する２つのＭＯＳＦＥＴトランジスタを直列に組み合わせることが知られている。したがって、直列な２つのトランジスタの各々が、ＭＯＳＦＥＴ技術の最適な利用に適合したより低い電圧に対応する。
【０００５】
先行技術において、直列な２つのトランジスタを備えるいくつかの構成が提案されている。「Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ  Ｃａｐａｃｉｔｉｖｅ  Ｃｏｕｐｌｉｎｇ  ｏｆ  Ｇａｔｅ  Ｓｉｇｎａｌｓ  ｆｏｒ  Ｓｅｒｉｅｓ  Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｐｏｗｅｒ  ＭＯＳ  Ｄｅｖｉｃｅｓ」という名称の刊行物（Ｒｏｂｅｒｔ  Ｌ．  ＨｅｓｓおよびＲｕｓｓｅｌ  Ｊａｃｏｂ  Ｂａｋｅｒ  −  ＩＥＥＥ  ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ｐｏｗｅｒ  ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．  １５，Ｎｏ．  ５，２０００年９月）は、ＭＯＳＦＥＴ型の少なくとも２つのトランジスタを直列に備えている制御装置を記載している。この接続形態が、図１Ａに示されている。この接続形態において、制御装置は、２つの入力端子Ａ、Ｂと、第２の入力端子Ｂへと接続されて制御ユニットＵからの制御信号をゲートにおいて受け取る第１のトランジスタＴ１とを備えている。第２のトランジスタＴ２が、第１のトランジスタＴ１に直列に接続され、第１の入力端子Ａへと接続されている。キャパシタＣ１が、第２のトランジスタＴ２のゲートと第１の入力端子Ａとの間に接続されている。キャパシタＣ１の役目は２つある。すなわち、第２のトランジスタを制御するために充分な電荷を供給するとともに、第１のトランジスタの端子間の電圧を最適な値に制限する。
【０００６】
これら２つの状態を確実にするために、キャパシタをツェナーダイオードＤｚ１で置き換え、これによって第１のトランジスタＴ１の端子間の電圧を固定できるようにすることが、とくに提案されている。この第２の公知の接続形態が、図１Ｂに示されている。この構成においては、第２のトランジスタＴ２の制御が、ツェナーダイオードＤｚ１の浮遊容量（Ｃｚ）によって蓄えられる電荷によって保証される。しかしながら、ツェナーダイオードＤｚ１の浮遊容量によって伝えられる電荷が、（例えばＤＣバスの電圧が低すぎるがために）第２のトランジスタＴ２を正しく制御するために必要な電荷よりも少ない場合、第２のトランジスタの適切な制御を保証するために、このツェナーダイオードに平行にキャパシタを追加することが必要である。キャパシタをツェナーダイオードに平行に追加することで、第１の構成に関して認識される欠点が再び現れる。
【０００７】
これら２つの構成において、第２のトランジスタＴ２の制御は、内在するものであっても、追加されたものであっても、キャパシタの容量に依存し、キャパシタの端子間の電圧の水準に依存する。第２のトランジスタＴ２を、キャパシタ（ツェナーダイオードＤｚ１に内在するもの、あるいは追加されるもの）の端子間の低い電圧にもとづいて適切なやり方で制御するために、トランジスタＴ２のゲートＧに直列に接続されるキャパシタの容量を増加する必要がある。しかしながら、キャパシタの容量を無制限に大きくすることはできない。
【０００８】
種々の制御の解決策が、欧州特許出願公開第０４５３３７６号明細書および欧州特許出願公開第０１４０３４９号明細書、ならびに２０００年９月１日の「Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ  Ｃａｐａｃｉｔｉｖｅ  ｃｏｕｐｌｉｎｇ  ｏｆ  Ｇａｔｅ  Ｓｉｇｎａｌｓ  ｆｏｒ  Ｓｅｒｉｅｓ  Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｐｏｗｅｒ  ＭＯＳ  Ｄｅｖｉｃｅｓ」という名称のＨｅｒｂｅｒｔ  Ｌ  Ｈｅｓｓによる刊行物（ＸＰ０１１０４３４７２）に記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】欧州特許出願公開第０４５３３７６号明細書
【特許文献２】欧州特許出願公開第０１４０３４９号明細書
【非特許文献】
【００１０】
【非特許文献１】「Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ  Ｃａｐａｃｉｔｉｖｅ  Ｃｏｕｐｌｉｎｇ  ｏｆ  Ｇａｔｅ  Ｓｉｇｎａｌｓ  ｆｏｒ  Ｓｅｒｉｅｓ  Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｐｏｗｅｒ  ＭＯＳ  Ｄｅｖｉｃｅｓ」Ｒｏｂｅｒｔ  Ｌ．  ＨｅｓｓおよびＲｕｓｓｅｌ  Ｊａｃｏｂ  Ｂａｋｅｒ著、ＩＥＥＥ  ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ｐｏｗｅｒ  ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．  １５，Ｎｏ．  ５，２０００年９月
【非特許文献２】「Ｔｒａｎｓｆｏｒｍｅｒｌｅｓｓ  Ｃａｐａｃｉｔｉｖｅ  ｃｏｕｐｌｉｎｇ  ｏｆ  Ｇａｔｅ  Ｓｉｇｎａｌｓ  ｆｏｒ  Ｓｅｒｉｅｓ  Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｐｏｗｅｒ  ＭＯＳ  Ｄｅｖｉｃｅｓ」Ｈｅｒｂｅｒｔ  Ｌ  Ｈｅｓｓ著、２０００年９月１日（ＸＰ０１１０４３４７２）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、直列な２つのトランジスタを備え、スイッチング電源システムに使用されるように意図された制御装置であって、主たるＤＣ電圧のレベルにかかわらず、キャパシタの容量を増やすことなく、第２のトランジスタの適切な制御を可能にする制御装置を提案することにある。
【課題を解決するための手段】
【００１２】
この目的は、第１の入力端子および第２の入力端子と、ソースを介して第２の入力端子に接続され、制御ユニットからもたらされる制御信号を受信するように意図されたゲートを備えている第１のトランジスタと、ゲートを備えており、ドレインを介して第１の入力端子へと接続され、ソースを介して第１のトランジスタへと接続された第２のトランジスタと、を備えており、スイッチング電源システムのＤＣ／ＤＣコンバータを制御するために該スイッチング電源システムにおいて使用されるように意図される制御装置であって、
第２のトランジスタのゲートおよび第２の入力端子に接続され、キャパシタと、該キャパシタに直列に接続された電圧クリッピング／ルーティング装置とを備えている制御アセンブリと、
第２のトランジスタのゲートとソースとの間に接続されたツェナーダイオードと
を備えることを特徴とする制御装置によって達成される。
【００１３】
特定の特徴によれば、装置は１つ以上の付加型の同一パターンを備え、
各々のパターンが、
２つの接続点と、
第１の接続点に接続されたキャパシタと、
キャパシタに直列に接続された第１のツェナーダイオードと、
キャパシタへと接続されたゲートと、第２の接続点へと接続されたソースとを備える第３のトランジスタと、
第３のトランジスタのゲートとソースとの間に接続されたツェナーダイオードと
を備え、
第１の追加のパターンが、該パターンの第２の接続点によって第２のトランジスタのドレインへと接続されるとともに、該パターンの第１の接続点によって第２のトランジスタのゲートへと接続され、
さらなるパターンの各々が、該パターンの第２の接続点によって先行のパターンのトランジスタのドレインへと接続されるとともに、該パターンの第１の接続点によって先行のパターンのトランジスタのゲートへと接続される。
【００１４】
さらに本発明は、間にＤＣ電源が接続される第１の端子および第２の端子と、第１の端子に接続されたＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータに直列に接続され、かつ第２の端子に接続された制御装置と、を備えるスイッチング電源システムであって、制御装置は上記定義の制御装置と一致する、スイッチング電源システムに関する。
【００１５】
特定の特徴によれば、ＤＣ／ＤＣコンバータは、絶縁「フライバック」型、絶縁「フォワード」型、昇圧型、または降圧型である。
【００１６】
最後に、本発明は、電気負荷を制御するように意図された可変速駆動装置であって、
配電網によってもたらされるＡＣ電圧を整流するように意図された整流モジュールと、
整流モジュールへと接続され、正の電位にある第１の電源線と、負の電位にある第２の電源線とを備えており、第１および第２の電源線の間に整流モジュールによってもたらされる主たるＤＣ電圧が加えられるＤＣ電源バスと、
第１の電源線および第２の電源線に接続されたバスキャパシタと、
バスにおいて利用可能なＤＣ電圧を電気負荷に向けられた可変の電圧へと変換するように意図された複数のスイッチングトランジスタを備えているインバータモジュールと、
上記定義のスイッチング電源システムと一致するスイッチング電源システムと
を備えており、
スイッチング電源システムの第１の端子はＤＣ電源バスの第１の電源線へと接続され、スイッチング電源システムの第２の端子はＤＣ電源バスの第２の電源線へと接続されている、可変速駆動装置に関する。
【００１７】
他の特徴および利点が、添付の図面に関して与えられる以下の詳細な説明において明らかになるであろう。
【図面の簡単な説明】
【００１８】
【図１Ａ】直列な２つのトランジスタを備える第１の先行技術による制御装置を示す図である。
【図１Ｂ】直列な２つのトランジスタを備える第２の先行技術による制御装置を示す図である。
【図２】スイッチング電源システムを示す図である。
【図３】本発明のスイッチング電源システムを使用する可変速駆動装置を示す図である。
【図４】降圧型のコンバータと組み合わせられた本発明による直列な２つのトランジスタを備える制御装置を示す図である。
【図５Ａ】本発明の制御装置の動作の態様を示す図である。
【図５Ｂ】本発明の制御装置の動作の態様を示す図である。
【図５Ｃ】本発明の制御装置の動作の態様を示す図である。
【図６】本発明の制御装置に何度か縦続接続（cascade）することができるパターンを示す図である。
【図７】縦続接続された幾つかのトランジスタを備える本発明の制御装置を示す図である。
【発明を実施するための形態】
【００１９】
図１Ａおよび図１Ｂに示した解決策は、先行技術の一部を形成しており、本明細書の冒頭部分においてすでに説明済みである。
【００２０】
以下の説明においては、図１Ａおよび図１Ｂの説明において使用したいくつかの言及は、使用される構成要素が同一であり、同一の機能を満たす限りにおいて、本発明の説明についても維持される。
【００２１】
本発明は、スイッチング電源システムに使用されるように意図された制御装置１に関する。そのようなスイッチング電源システムは、図３に示されているような可変速駆動装置に使用される。
【００２２】
図３を参照すると、可変速駆動装置は、ＡＣ電圧をもたらす三相の電力供給網Ｒによって動作し、ＡＣ／ＤＣ／ＡＣの接続形態にもとづいている（ＡＣ＝交流、ＤＣ＝直流）。したがって、このような可変速駆動装置は、
電力供給網によってもたらされるＡＣ電圧を整流するように意図された整流モジュールＲＥＣと、
整流モジュールへと接続され、正の電位にある第１の電源線１０と負の電位にある第２の電源線とを備えており、第１の電源線１０と第２の電源線１１との間に整流モジュールによってもたらされる主たるＤＣ電圧Ｖｂｕｓが加えられるＤＣ電源バスと、
第１の電源線１０および第２の電源線１１に接続され、ＤＣ電圧Ｖｂｕｓを一定の値に維持するように意図されたバスキャパシタＣｂｕｓと、
バスにおいて利用することができるＤＣ電圧を電気負荷Ｍへと向けられた可変の電圧へと変換するように意図された幾つかのスイッチングトランジスタを備えているインバータモジュールＩＮＶと
を備えている。
【００２３】
主たるＤＣ電圧Ｖｂｕｓは、スイッチング電源システムを動作させるために使用される。スイッチング電源システムは、とくには、インバータモジュールＩＮＶのトランジスタへと制御電圧を供給するために使用される。
【００２４】
図２に示されているように、スイッチング電源システムは、ＤＣ電源バスの第１の電源線１０へと接続されるように意図された第１の端子Ｘと、第２の電源線１１へと接続されるように意図された第２の端子Ｙとを備えている。システムは、このシステムの第１の端子Ｘへと接続されたＤＣ／ＤＣコンバータと、このＤＣ／ＤＣコンバータに直列にシステムの第２の端子Ｙへと接続された制御装置１とを備えている。ＤＣ／ＤＣコンバータは、例えば絶縁「フライバック」、絶縁「フォワード」、降圧（「バック」）、または昇圧（「ブースト」）など、種々の公知の接続形態をとることができる。図２は、本発明の制御装置の「フライバック」型のコンバータとの接続を示している。
【００２５】
図４を参照すると、降圧型のコンバータに組み合わせられた本発明の制御装置１が、２つの入力端子Ａ、Ｂを備えている。第１の入力端子Ａはスイッチング電源システムの降圧コンバータへと接続されるように意図され、第２の入力端子Ｂはシステムの第２の端子Ｙへと接続されるように意図されている。
【００２６】
制御装置１は、制御装置１の第１の入力端子Ａと制御装置１の第２の入力端子Ｂとの間に直列に接続された２つのトランジスタＴ１、Ｔ２を備えている。好ましくは、各々のトランジスタが、ＭＯＳＦＥＴ、ＩＧＢＴ、あるいは炭化ケイ素またはチッ化ガリウムなどの大きな禁制帯エネルギを有する材料（「ワイドバンドギャップ材料」）で作られたトランジスタである。直列な２つのトランジスタを選択することによって、各々のトランジスタの端子にまたがって支持される電圧を半分にすることが可能になり、したがって全電圧を支持する単一のトランジスタと比べ、トランジスタのコストおよびバルクを小さくすることが可能になる。
【００２７】
各々のトランジスタＴ１、Ｔ２は、ゲートＧを有しており、ゲートＧの制御により、ドレインＤとソースＳとの間に電流を通すことができる。図４に示されるとおり、第１のトランジスタＴ１のソースＳは第２の入力端子Ｂへと接続され、第２のトランジスタＴ２のソースＳは第１のトランジスタＴ１のドレインＤへと接続され、第２のトランジスタＴ２のドレインは第１の入力端子Ａへと接続されている。
【００２８】
第１のトランジスタＴ１のゲートＧは、第１のトランジスタＴ１をオン／オフするために例えばＰＷＭ（パルス幅変調）方式の制御信号をもたらす制御ユニットＵへと接続されている。第２のトランジスタＴ２のゲートＧは、浮遊制御式である。したがって、本発明の主題である特定の制御アセンブリを通じて第２の入力端子Ｂへと接続されている。
【００２９】
この制御アセンブリは、第２の入力端子Ｂへと直列に接続されたキャパシタＣａと、キャパシタＣａと第２のトランジスタＴ２のゲートＧとに接続されたクリッピング／ルーティング装置（例えば、ツェナーダイオードＤｚ１）とを備えている。ツェナーダイオードＤｚ１は、キャパシタＣａに直列に接続されている。
【００３０】
制御アセンブリは、第２のトランジスタＴ２のゲートＧとソースＳとの間に接続された第２のツェナーダイオードＤｚ２をさらに備えている。
【００３１】
したがって、キャパシタＣａに、第２のトランジスタＴ２のゲートＧの放電およびトランジスタＴ２のドレイン−ソースの浮遊容量Ｃｏ２の充電によって電荷が自動的に供給される。この自動的な電力の供給は、第１のトランジスタＴ１をオンにする段階において生じる。この段階において、ツェナーダイオードＤｚ１がクランプされ、逆方向に導通する。
【００３２】
制御アセンブリをオフにする段階およびオンにする段階を、以下で説明する。
【００３３】
オフにする段階：
最初に、両方のトランジスタＴ１、Ｔ２がオンである。
【００３４】
図５Ａ：制御ユニットＵが、第１のトランジスタＴ１のゲートＧにターンオン信号を送る。第１のトランジスタＴ１のドレイン−ソース電圧ＶＤＳ１が高まり始め、ツェナーダイオードＤｚ１の端子間の電圧ＶＤｚ１の上昇をもたらす。電流Ｉｐ（変圧器の一次電流）が、第２のトランジスタＴ２のゲートＧを通って流れ、ツェナーダイオードＤｚ１の浮遊容量Ｃｚ、第１のトランジスタＴ１の浮遊容量Ｃｏ１、およびキャパシタＣａの容量を充電し、コンバータのダイオードＤ１の浮遊容量Ｃｐを放電する。この電流Ｉｐが、ツェナーダイオードＤｚ１の端子間の電圧ＶＤｚ１およびキャパシタＣａの端子間の電圧Ｖａの上昇を可能にする。また、第２のトランジスタＴ２のゲートＧの放電も可能にする。しかしながら、第２のトランジスタＴ２は依然として導通状態である。
【００３５】
図５Ｂ：第２のトランジスタＴ２のゲート−ソース電圧ＶＧＳ２が状態変化の限界電圧を下回って低下するとすぐに、第２のトランジスタＴ２が開状態へと移行し、第２のトランジスタＴ２のドレイン−ソース電圧ＶＤＳ２の上昇が引き起こされる。第２のトランジスタＴ２が開状態にあるとき、電流Ｉｐは、浮遊容量Ｃｏ１、Ｃｏ２、Ｃｚを充電し、第２のトランジスタＴ２のゲートおよび浮遊容量Ｃｐの放電を続ける。
【００３６】
図５Ｃ：ひとたび第１のトランジスタＴ１のドレイン−ソース電圧ＶＤＳ１がツェナーダイオードＤｚ１のクランプ電圧に達すると、トランジスタＴ１の浮遊容量Ｃｏ１の充電が終了し、第１のトランジスタＴ１を通過する電流ＩＤＳ１がゼロになる。
【００３７】
電流Ｉｐが、第２のトランジスタＴ２およびダイオードＤ１のそれぞれの浮遊容量Ｃｏ２、Ｃｐの充電および放電を、それらが完全に充電されていない限りにおいて続ける。浮遊容量Ｃｏ２、Ｃｐのそれぞれの完全な充電および放電まで、ツェナーダイオードＤｚ２が順方向に導通し、ツェナーダイオードＤｚ１が逆方向に導通する。
【００３８】
オンにする段階：
最初に、両方のトランジスタＴ１、Ｔ２がオフである。
【００３９】
制御ユニットＵが、第１のトランジスタＴ１のゲートにターンオン信号を送る。第１のトランジスタＴ１の端子間のドレイン−ソース電圧ＶＤＳ１が、第１のトランジスタが完全に導通して抵抗の状態を呈するまで、低下する。
【００４０】
したがって、キャパシタＣａの端子間の電圧Ｖａは、第２のトランジスタＴ２を正確に操るために充分である。この自動適応型の電圧Ｖａは、以下のやり方
Ｖａ＝ＶｆｗＤｚ１＋ＶＤｚ２＋（ＩｄＴ１×ＲｄｓＯＮ＿Ｔ１）
で表わされ、
ここで
Ｖａは、キャパシタＣａの端子間の電圧を表わし、
ＶｆｗＤｚ１は、ツェナーダイオードＤｚ１の順方向の導通のしきい値電圧を表わし、
ＶＤｚ２は、ツェナーダイオードＤｚ２のクランプ電圧を表わし、
ＩｄＴ１は、第１のトランジスタＴ１を通過するドレイン−ソース電流を表わし、
ＲｄｓＯＮ＿Ｔ１は、第１のトランジスタＴ１の導通状態の抵抗を表わす。
【００４１】
上述した基本構成概念から出発し、さらに本発明は、第２のトランジスタＴ２の上方にトランジスタを縦続接続することからなる。
【００４２】
これを行なうために、２つのトランジスタＴ１、Ｔ２を備える上述の基本構成概念に１つ以上の同一のパターンを付加することが可能である。第１のパターンは、第２のトランジスタＴ２のゲートＧおよびドレインＤに接続される。
【００４３】
図６を参照すると、パターンが、２つの接続点Ｍ、Ｎを備えている。各々のパターンは、第１の接続点Ｍへと接続され、上述のキャパシタＣａと同一であってよいキャパシタＣｂと、キャパシタＣｂに直列に接続され、電圧の分担を果たすために上述のツェナーダイオードと同一であるツェナーダイオードＤｚ１と、ゲートＧがキャパシタＣｂへと接続され、ソースＳが第２の接続点Ｎへと接続された主たるトランジスタＴ１、Ｔ２と同じ種類のトランジスタＴ３＿ｉ（ｉ＝１〜ｎ）とを備えている。パターンは、トランジスタＴ３＿ｉのゲートＧとソースＳとの間に接続されたツェナーダイオードＤｚ３（随意により、Ｄｚ２と同一である）をさらに備えている。
【００４４】
追加される各々のパターンは、第２の接続点Ｎによって先行のパターンのトランジスタ（Ｔ３＿ｎ−１）のドレインＤへと接続され、第１の接続点Ｍによって先行のパターンのトランジスタ（Ｔ３＿ｎ−１）のゲートＧへと接続される。
【００４５】
最後のパターン（Ｔ３＿ｎ）のトランジスタのドレインＤが、上述した第１の入力端子Ａへと接続される。
【００４６】
第１のトランジスタＴ１が制御ユニットＵによってオフにされるとき、縦続接続されたトランジスタの浮遊容量が、電流Ｉｐによって充電される。各々のトランジスタＴ３＿ｉの端子間の電圧が、ツェナーダイオードＤｚ１の電圧にクリップされる。ツェナーダイオードが導通し、パターンのキャパシタＣｂを充電する。
【００４７】
オンにするとすぐに、パターンの各々のキャパシタＣｂの端子間の電圧が、電圧の低下を補償する。パターンの各々のキャパシタＣｂの端子間のこの電圧Ｖ１は、以下のやり方で表現される。
【００４８】
Ｖ１＝（ＶＤｚ３−ＶＤｚ２）＋ＶｆｗＤｚ１＋ＩｄＴ２×Ｒｄｓｏｎ＿Ｔ２
Ｖｎ＝（ＶＤｚ３−ＶＤｚ２）＋ＶｆｗＤｚ１＋ＩｄＴｎ−１×Ｒｄｓｏｎ＿Ｔｎ
ＶＤｚ３＝ＶＤｚ２であり、導通状態のトランジスタの抵抗が同一（Ｒｄｓｏｎ＿Ｔｎ）である場合、
Ｖ１＝Ｖ２＝Ｖｎ＝ＶｆｗＤｚ１＋ＩｄＴ２×Ｒｄｓｏｎ＿Ｔｎ
が得られる。
【００４９】
ＭＯＳＦＥＴ型の３つ以上のトランジスタの縦続接続においていわゆる「浮遊」キャパシタを使用することで、関連のツェナーダイオードＤｚ１の電圧低下および導通状態のトランジスタの抵抗に関係した電圧低下の補償が可能になる。
【図１Ａ】
2014166136.tif 000003
【図１Ｂ】
2014166136.tif 000004
【図２】
2014166136.tif 000005
【図３】
2014166136.tif 000006
【図４】
2014166136.tif 000007
【図５Ａ】
2014166136.tif 000008
【図５Ｂ】
2014166136.tif 000009
【図５Ｃ】
2014166136.tif 000010
【図６】
2014166136.tif 000011
【図７】
2014166136.tif 000012
【外国語明細書】
2014166136000001.pdf