(57)【要約】【課題】ＩＰアドレスの設定などのネットワークの設定や複雑な処理を必要とせず、かつ複数の情報処理装置のＦ／Ｗアップデートを制御するシステム制御装置が無くても、複数の独立した情報処理装置を有するシステム装置におけるＦ／Ｗのアップデート作業を簡単化する。【解決手段】複数の独立した情報処理装置がそれぞれ管理用プロセッサ(ＢＭＣ)を有し、それぞれの情報処理装置のＢＭＣ間が通信可能な状態にあるシステム装置において、任意の1つの情報処理装置に対してＵＳＢインターフェースからＦ／Ｗのアップデートデータが送られた場合に、他の全ての情報処理装置のＦ／Ｗアップデートを実施する。【選択図】  図１
2014146216.tif 000002
【特許請求の範囲】
【請求項１】
複数の独立した情報処理装置から成り、各情報処理装置はＢＩＯＳ及びＯＳが動作する主プロセッサと自装置を管理する管理プロセッサとＩＯデバイスを制御するＩＯ制御部を備え、前記ＢＩＯＳ、前記管理プロセッサ、前記ＩＯデバイス制御部の各Ｆ／ＷがＲＯＭに格納され、各情報処理装置の管理プロセッサは他情報処理装置の管理プロセッサ及び外部デバイスとの間で通信可能なシステム装置のＦ／Ｗアップデート方法であって、
いずれか１つの情報処理装置の管理プロセッサは、前記外部デバイスからＦ／Ｗアップデートデータを受信するステップと、受信したＦ／Ｗアップデートデータを自装置のＲＯＭデータと書き換えるステップと、隣接する他情報処理装置の管理プロセッサに送信するステップとを有し、前記他情報処理装置の管理プロセッサは、受信したＦ／Ｗアップデートデータを自装置のＲＯＭデータと書き換えるステップと、さらに隣接する他情報処理装置の管理プロセッサに送信するステップとを有し、前記他情報処理装置の管理プロセッサによる処理ステップを順次繰り返して全ての情報処理装置のＲＯＭデータの書き換えを行うＦ／Ｗアップデート方法。
【請求項２】
各情報処理装置の管理プロセッサは自装置のＦ／Ｗのバージョン情報を有し、受信したＦ／Ｗアップデートデータが現在のＦ／Ｗデータより新しい場合にＲＯＭデータの書き換えを行う請求項１記載のＦ／Ｗアップデート方法。
【請求項３】
各ＲＯＭに格納された前記ＢＩＯＳ、前記管理プロセッサ、前記ＩＯデバイス制御部の各Ｆ／ＷデータがＲＡＭに展開されて各Ｆ／Ｗが実行され、前記ＯＳの稼動中に各ＲＯＭデータの書き換えを行う請求項１又は２記載のＦ／Ｗアップデート方法。
【請求項４】
各情報処理装置の管理プロセッサは他情報処理装置の管理プロセッサとＩ２Ｃインターフェースで接続され、前記外部デバイスとＵＳＢインターフェースで接続される請求項１乃至３のいずれかに記載のＦ／Ｗアップデート方法。
【請求項５】
複数の独立した情報処理装置から成り、各情報処理装置はＢＩＯＳ及びＯＳが動作する主プロセッサと自装置を管理する管理プロセッサとＩＯデバイスを制御するＩＯ制御部を備え、前記ＢＩＯＳ、前記管理プロセッサ、前記ＩＯデバイス制御部の各Ｆ／ＷがＲＯＭに格納され、各情報処理装置の管理プロセッサは他情報処理装置の管理プロセッサとの間で通信可能なシステム装置のＦ／Ｗアップデート方法であって、
いずれか１つの情報処理装置が保守交換された際に、前記保守交換された情報処理装置の管理プロセッサは、隣接する他情報処理装置から当該他情報処理装置の各Ｆ／Ｗバージョン情報を取得するステップと、取得した各Ｆ／Ｗバージョン情報と自装置の各Ｆ／Ｗバージョンを比較するステップと、アップデートが必要なＦ／Ｗアップデートデータを前記他情報処理装置から取得するステップと、取得したＦ／Ｗアップデートデータを自装置のＲＯＭデータと書き換えるステップとを有するＦ／Ｗアップデート方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｆ／Ｗアップデート方法に係り、特に、複数の独立した情報処理装置を有するシステム装置におけるＦ／Ｗアップデート方法の簡単化に関するものである。
【背景技術】
【０００２】
サーバなどの情報処理装置のＦ／Ｗアップデートに関して、管理用プロセッサ(ＢＭＣ)を有する複数の独立した情報処理装置を有するシステム装置において、各情報処理装置に搭載されたＲＯＭ等の不揮発性メモリにＢＩＯＳやＢＭＣ等のＦ／Ｗが格納されている場合、情報処理装置毎にＦ／Ｗアップデートが必要であった。複数の情報処理装置のＦ／Ｗを効率よくアップデートする方法として、特許文献１には、ネットワークを介して他の処理装置と通信が可能な画像処理装置において、他の画像処理装置と通信して、通信先画像処理装置のＦ／Ｗ情報を取得し、その中からＦ／Ｗアップデート対象の画像処理装置を選択し、選択された画像処理装置にＦ／Ｗアップデートデータを送信することで、効率的にＦ／Ｗアップデートする方法が開示されている。ただし、それぞれの装置と通信する必要があるため、Ｆ／ＷアップデートにはＩＰアドレスの設定などのネットワーク設定や複雑な処理が必要となる。また、特許文献２には、複数の情報処理装置を制御するシステム制御装置を有し、各々の情報処理装置にＢＩＯＳ、ＢＭＣ等のＦ／Ｗアップデートデータを送信し、Ｆ／Ｗアップデートを行う方法が開示されているが、複数の処理装置のＦ／Ｗアップデートを制御するためのシステム制御装置が必要になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２７９７１４号公報
【特許文献２】特開２０１１−１４５９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、システム装置においては、機能追加や不具合解消等を目的として、Ｆ／Ｗアップデートが実行される。Ｆ／Ｗはハードウェアの基本的な制御を行うために機器に組み込まれるソフトウェアのことで、通常は機器に内蔵のＲＯＭ等の不揮発性メモリに記憶されるが、本発明でアップデート対象のＦ／Ｗは、ＯＳ稼動中に直接ＲＯＭからＦ／Ｗデータが読み出されるものではなく、メインメモリや各コントローラが持つ専用ＲＡＭに展開されてから実行するため、ＯＳ稼働中であってもＲＯＭ内のＦ／Ｗデータが書き換え可能なものとする。複数の独立した情報処理装置を有するシステム装置におけるＦ／Ｗアップデートは、全ての情報処理装置に対してＦ／Ｗアップデート作業を行う必要があるため、アップデート作業の手間が大きくなる。また、アップデート方法を熟知していない一般のユーザにとってアップデート作業は困難であり、通常、Ｆ／Ｗのアップデートが必要になった場合や情報処理装置の保守交換の際には、知識を有する保守員がＦ／Ｗアップデート作業を行う。しかし、情報処理装置の保守交換の度に、保守員がＦ／Ｗアップデートが必要かどうかを判断し、必要であればＦ／Ｗアップデート作業を実施するのは非常に手間がかかり、コストアップを伴ってしまう。
【０００５】
本発明の目的は、ＩＰアドレスの設定などのネットワークの設定や複雑な処理を必要とせず、かつ複数の情報処理装置のＦ／Ｗアップデートを制御するシステム制御装置が無くても、複数の独立した情報処理装置を有するシステム装置におけるＦ／Ｗのアップデート作業を簡単化することにある。
【０００６】
具体的には、複数の独立した情報処理装置のうち、いずれか一つの情報処理装置がＦ／Ｗアップデートデータを受信し、Ｆ／Ｗアップデートを実行すると共に、Ｆ／Ｗのアップデートデータを他の情報処理装置に順次送信してＦ／Ｗアップデートを行うことで、全ての情報処理装置のＦ／Ｗアップデートを可能にすることにある。
【課題を解決するための手段】
【０００７】
本発明は、複数の独立した情報処理装置から成り、各情報処理装置はＢＩＯＳ及びＯＳが動作する主プロセッサと自装置を管理する管理プロセッサとＩＯデバイスを制御するＩＯ制御部を備え、前記ＢＩＯＳ、前記管理プロセッサ、前記ＩＯデバイス制御部の各Ｆ／ＷがＲＯＭに格納され、各情報処理装置の管理プロセッサは他情報処理装置の管理プロセッサ及び外部デバイスとの間で通信可能なシステム装置のＦ／Ｗアップデート方法であって、任意の１つの情報処理装置の管理プロセッサは、前記外部デバイスからＦ／Ｗアップデートデータを受信するステップと、受信したＦ／Ｗアップデートデータを自装置のＲＯＭデータと書き換えるステップと、隣接する他情報処理装置の管理プロセッサに送信するステップとを有し、前記他情報処理装置の管理プロセッサは、受信したＦ／Ｗアップデートデータを自装置のＲＯＭデータと書き換えるステップと、さらに隣接する他情報処理装置の管理プロセッサに送信するステップとを有し、前記他情報処理装置の管理プロセッサによる処理ステップを順次繰り返して全ての情報処理装置のＲＯＭデータの書き換えを行うことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、複数の独立した情報処理装置を有するシステム装置において、いずれか1つの情報処理装置に対するＦ／Ｗアップデートを行うことで、他の全ての情報処理装置のＦ／Ｗを自動でアップデートが可能である。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態である複数の独立した情報処理装置を有するシステム装置の構成を示すブロック図である。
【図２】本発明の一実施形態である複数の独立した情報処理装置を有するシステム装置を構成する情報処理装置のＨ／Ｗ構成を示すブロック図である。
【図３】本発明の一実施形態である複数の独立した情報処理装置が有するＢＭＣのＨ／Ｗ構成を示すブロック図である。
【図４】本発明の一実施形態でのＢＭＣ用ＲＯＭ内データである。
【図５】本発明の一実施形態である情報処理装置のＵＳＢメモリカードを用いたＦ／Ｗアップデート手順の一例を示すフローチャートである。
【図６】本発明の一実施形態である情報処理装置のＵＳＢメモリカードを用いたＦ／Ｗアップデートにおける情報処理装置間の通信シーケンス図である。
【図７】本発明の他の実施形態である情報処理装置の保守交換時のＦ／Ｗアップデート手順の一例を示すフローチャートである。
【図８】本発明の他の実施形態である情報処理装置の保守交換時のＦ／Ｗアップデートにおける情報処理装置間の通信シーケンス図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施形態について説明する。
【００１１】
図１は、複数の独立した情報処理装置を有するシステム装置の構成を示す。システム装置１は、複数の独立した情報処理装置２Ａ〜２Ｄから構成される。このように一つのシステム装置が複数の独立した情報処理装置から構成される代表例として、連続稼働を実現するための高い信頼性が必要となるシステム装置が挙げられる。情報処理装置２Ａ〜２ＤのＦ／Ｗをアップデートするために、各情報処理装置２Ａ〜２ＤはそれぞれＵＳＢインターフェース１１０Ａ〜１１０Ｄを有しており、システム装置の外部に直接出ている。いずれか一つのＵＳＢインターフェースにＦ／Ｗアップデートデータ４を格納したＵＳＢメモリカード９を接続することで、いずれか一つの情報処理装置はＦ／Ｗアップデートデータ４を受信する。図１では、例として情報処理装置２ＡのＵＳＢインターフェース１１０ＡにＵＳＢメモリカード９を接続した場合について示しているが、情報処理装置２ＢのＵＳＢインターフェース１１０Ｂ、または情報処理装置２ＣのＵＳＢインターフェース１１０Ｃ、または情報処理装置２ＤのＵＳＢインターフェース１１０ＤにＵＳＢメモリカード９を接続してもよい。
【００１２】
図２に示すように、サーバなどの情報処理装置２は、所定のＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）で動作するＣＰＵ１１やチップセット１２、メインメモリ１３、ハードディスク（ＨＤＤ）１４を備えて構成される。一般に、これらのプロセッサやメモリ等の電子部品はプリント基板に搭載され、さらに複数のプリント基板はマザーボード１０に搭載され、情報処理装置２を構成する。
【００１３】
さらに、前記情報処理装置２は、ＢＭＣのＦ／Ｗを格納するＲＯＭ１６と、ＲＯＭ１６に格納されたＢＭＣのＦ／Ｗデータを展開して実行するためのＢＭＣ用ＲＡＭ１５と、ＢＩＯＳのＦ／Ｗを格納するＢＩＯＳ  ＲＯＭ１７と、ＲＡＩＤコントローラ１８と、ＬＡＮコントローラ１９と、該不揮発性メモリに対して読み書きを可能なＢＭＣ２０より構成される。ＢＩＯＳ  ＲＯＭ１７に格納されたＢＩＯＳのＦ／Ｗは、メインメモリ１３に展開されて実行される。ＲＡＩＤコントローラ１８は、ＲＡＩＤレベルやディスク制御を行うＲＡＩＤ制御部１８１と、Ｆ／Ｗデータを格納できるＲＯＭ１８２と、プログラムがロードされ実行されるＲＡＭ１８３を有する。ＬＡＮコントローラ１９は、ネットワークを通じた通信の制御を行うＬＡＮ制御部１９１と、Ｆ／Ｗデータを格納できるＲＯＭ１９２と、プログラムがロードされ実行されるＲＡＭ１９３を有する。
【００１４】
本実施例では、ＢＭＣで読み書きを行うコントローラとして、ＲＡＩＤコントローラ１８およびＬＡＮコントローラ１９としたが、専用ＲＯＭ及び専用ＲＡＭを有するデバイスで、専用ＲＯＭのＦ／Ｗデータを専用ＲＡＭに展開して実行し、ＯＳ稼働中のＲＯＭの書き換えが可能なデバイスであれば、この限りではない。
【００１５】
図３に示すように、ＢＭＣ２０は、ＣＰＵ２０１、ＲＯＭインターフェース２０２、複数ポート（図３では２ポート）のＩ２Ｃの通信を制御するＩ２Ｃコントローラ２０３、ＲＡＭインターフェース２０４、及びアップデートデータを受信するためのインターフェースとして、ＵＳＢインターフェース２０５から構成される。
【００１６】
図１に示すように、各情報処理装置２Ａ〜２ＤのＢＭＣ２０Ａ〜２０Ｄは、それぞれ隣接する情報処理装置のＢＭＣ２０Ａ〜２０ＤとＦ／Ｗアップデートデータ４を送受信するためにＩ２Ｃインターフェース（１００Ａ〜１００Ｄ、１０１Ａ〜１０１Ｄ）を介して、Ｉ２Ｃバスによりデイジーチェーン接続されている。デイジーチェーン接続のため、ＩＰアドレスの設定などのネットワークの設定や複雑な通信処理が不要である。
【００１７】
図４に示すように、各ＢＭＣ用ＲＯＭ１６はＢＭＣ制御用プログラム１６３の他に、自装置の各Ｆ/Ｗのバージョン情報１６２を有している。また、ＢＭＣ用ＲＯＭ１６はアップデートプログラム１６１を有し、自装置のＦ／ＷのバージョンとＦ／Ｗアップデートデータとの比較や、Ｆ／Ｗアップデートデータの送受信制御等が可能である。
【００１８】
次に、図５を参照して、隣接するＢＭＣ間のデイジーチェーン接続による通信を用いた本発明のＦ／Ｗのアップデート処理フローについて説明する。なお、図５は３つの情報処理装置が接続されており、情報処理装置のＵＳＢメモリカードを用いたアップデート例である。
【００１９】
まず、いずれか一つの情報処理装置（図５では情報処理装置Ａ）がＵＳＢインターフェースからアップデートデータ４を受信する（Ｓ３０１）。受信したアップデートデータ４はＢＭＣ用ＲＡＭ１５に保存される（Ｓ３０２）。次に、アップデートデータ４により自装置の各Ｆ／ＷのＲＯＭデータを書換え（すなわち、Ｆ／Ｗアップデート）を実行する（Ｓ３０３）。次に、Ｉ２Ｃポートを介して隣接した情報処理装置が存在するか確認する（Ｓ３０４）。存在する場合、隣接した情報処理装置が通信可能かどうか確認し（Ｓ３０５）、通信可能であればアップデートデータを送信し（Ｓ３０６）、アップデート後、アップデートデータ送信先の情報処理装置からアップデート成功情報を受信する（Ｓ３０７）。アップデート成功情報を受信した後、あるいは隣接する情報処理が存在しなかった場合、ＢＭＣ用ＲＡＭのアップデートデータを消去する（Ｓ３０８）。
【００２０】
ここで、ＵＳＢインターフェースを介して外部から受信したＦ／Ｗアップデートデータ４はＢＭＣ用ＲＡＭ１５に保存されるが、ＢＭＣ用ＲＡＭ１５はＢＭＣ用ＲＯＭ１６に格納されたＢＭＣのＦ／Ｗデータを展開する用途にも用いられている。これが実現可能となる理由を以下に示す。ＢＭＣは組み込みＯＳ上で実行され、ＢＭＣ用の命令が常時読み出される。ＢＭＣは通常のＣＰＵと同様、割り込み処理により命令制御が可能である。すなわち、ＢＭＣ用ＲＡＭ１５からＢＭＣ用の命令(Ｆ／Ｗデータ)を読み出している際に、Ｆ／Ｗのアップデートデータ４を受信した場合には、割り込み処理により、ＢＭＣ用の命令の読み出しを一時停止して、アップデートデータの書き込みを行い、書き込みが終われば、ＢＭＣ用の命令の読み出しを再開する。したがって、読み出しと書き込みが同時に実行されることはなく、ＢＭＣ用ＲＡＭのアドレス空間において、ＢＭＣ用の命令(Ｆ／Ｗデータ)格納領域およびＦ／Ｗアップデートデータ格納領域を用意しておけば、ＢＭＣ用ＲＡＭ１５のみで実現可能となる。
【００２１】
次に、情報処理装置がアップデートデータを受信してからのアップデート処理について説明する。隣接する情報処理装置（図５では、情報処理装置Ｂ）はＩ２Ｃポートからアップデートデータを受信し（Ｓ３０９）、ＢＭＣ用ＲＡＭに格納される（Ｓ３１０）。次に、自装置の現在のＦ／Ｗバージョン情報をＢＭＣ用ＲＯＭから読み出す（Ｓ３１１）。そして、アップデートデータのＦ／Ｗバージョンと現在の自装置のＦ／Ｗバージョンを比較して（Ｓ３１２）、アップデートデータのＦ／Ｗバージョンの方が新しい場合、Ｆ／Ｗ格納用のＲＯＭのＦ／Ｗデータが書き換えられ、アップデートが実行される（Ｓ３１３）。一方、アップデートデータのＦ／Ｗバージョンが現在のＦ／Ｗバージョンと同じか、古い場合には、アップデートの必要はないため、実行されない。
【００２２】
次に、Ｉ２Ｃの２ポートのうち、アップデートデータを受信したポートとは逆のポートに情報処理装置が接続されているか確認する（Ｓ３１４）。接続されている場合、まず、隣接した情報処理装置が通信可能かどうかを確認し（Ｓ３１５）、通信可能であればアップデートデータを送信し（Ｓ３１６）、アップデート後、アップデート成功情報を受信する（Ｓ３１７）。アップデート成功情報を受信した後、あるいは隣接する情報処理が存在しなかった場合、ＢＭＣ用ＲＡＭのアップデートデータを消去する（Ｓ３１８）。情報処理装置Ｃも情報処理装置Ｂと同様に、前述した処理フローにより、自装置のＦ／Ｗアップデート及び隣接する情報処理装置へのアップデートデータの送信を行う（Ｓ３１９〜Ｓ３２８）。
【００２３】
前述したアップデート方法は、アップデートデータを順次、隣接する情報処理装置に送信し、インストールされているＦ／Ｗのバージョンと比較を行うことで、アップデートが必要な情報処理装置のＦ／Ｗのみアップデートすることができる。また、ＢＭＣ間の通信によるアップデート方法であるため、アップデート対象のシステム装置のＯＳに依存せずに、Ｆ／Ｗの自動アップデートが可能となる。さらに、各ＢＭＣ用ＲＯＭ１６に予めアップデートプログラムを有していることから、何らかの原因によりいずれかの情報処理装置のＦ／Ｗアップデートが失敗した場合、隣接する情報処理装置のＦ／Ｗ格納用ＲＯＭからＦ／Ｗデータを読み出すことで、アップデートが失敗した装置に対するリカバリアップデートも可能となる。
【００２４】
次に、図６を参照して、情報処理装置のＵＳＢメモリカードを用いたＦ／Ｗアップデート時の情報処理装置間での通信シーケンスを説明する。各情報処理装置は自装置のＦ／Ｗバージョン情報を有している。いずれか一つの情報処理装置（図６では情報処理装置Ａ）に対してＦ／Ｗアップデートが実施された場合、隣接する情報処理装置（図６では情報処理装置Ｂ）へＦ／Ｗアップデート通知を送信する（Ｓ４０１）。Ｆ／Ｗアップデート通知を受信した情報処理装置（図６では情報処理装置Ｂ）は、通信が可能な状態であれば、アップデートデータ送信許可通知を情報処理装置Ａに返信する（Ｓ４０２）。情報処理装置Ａがアップデートデータ送信許可通知を受けると、情報処理装置ＢにＦ／Ｗアップデートデータが送信され（Ｓ４０３）、隣接する情報処理装置のＦ／Ｗアップデートが実行される。Ｆ／Ｗアップデート後は、Ｆ／Ｗアップデート成功通知を情報処理装置Ａに返信する（Ｓ４０４）。次に、情報処理装置Ｂは、Ｆ／Ｗアップデートデータを送信した情報処理装置Ａとは反対側に隣接する情報処理装置（図６では情報処理装置Ｃ）に対してＦ／Ｗアップデート通知を送信し（Ｓ４０５）、以降は前記と同様のシーケンスを繰り返す（Ｓ４０６〜Ｓ４０８）。
【００２５】
次に、図７を参照して、情報処理装置の保守交換時のＦ／Ｗアップデート手順について説明する。保守交換された情報処理装置のＰＯＷＥＲ  ＯＮし（Ｓ５０１）、その際、まず自装置のＦ／Ｗバージョン情報をＢＭＣ用ＲＯＭから読み出す（Ｓ５０２）。次に、Ｉ２Ｃの２ポートを介して隣接する情報処理装置が存在するか確認し（Ｓ５０３）、存在する場合、隣接する情報処理装置の各Ｆ／Ｗバージョン情報を受信する（Ｓ５０４）。２ポート共に情報処理装置が接続されている場合は、どちらか一方の情報処理装置から各Ｆ／Ｗバージョン情報を受信する。そして、受信したＦ／Ｗバージョンが自装置のＦ／Ｗバージョンより新しい場合には、隣接する情報処理装置のＦ／Ｗ格納用ＲＯＭからＦ／Ｗデータを受信する（Ｓ５０６）。その後、ＢＭＣ用ＲＯＭに予め格納されたアップデートプログラムにより、受信したＦ／ＷデータがＦ／Ｗ格納用のＲＯＭに格納され、アップデートが実行され（Ｓ５０７）、アップロード完了後、ＢＭＣ用ＲＡＭのＦ／Ｗデータを消去する（Ｓ５０８）。一方、隣接する情報処理装置の各Ｆ／Ｗバージョンが自装置のＦ／Ｗバージョンと同じ場合には、アップデートは実行されない。
【００２６】
次に、図８を参照して、情報処理装置の保守交換時のＦ／Ｗアップデート時の情報処理装置間での通信シーケンスを説明する。いずれか一つの情報処理装置（図８では情報処理装置Ｄ）が保守交換された場合、まず、隣接する情報処理装置（図８では情報処理装置Ｅ）に対して、各Ｆ／Ｗのバージョン情報を要求する（Ｓ６０１）。次に、情報処理装置Ｅから情報処理装置Ｄに対して、各Ｆ／Ｗのバージョン情報が送信される（Ｓ６０２）。情報処理装置Ｄは、自装置のＦ／Ｗバージョンと比較し、アップデートが必要なＦ／Ｗのみ情報処理装置ＥにＦ／Ｗデータの送信要求を行う（Ｓ６０３）。送信要求に基づき、情報処理装置Ｅは情報処理装置Ｄに対して、Ｆ／Ｗデータを送信する（Ｓ６０４）。情報処理装置ＤのＦ／Ｗアップデートが完了した後、情報処理装置Ｅに対してアップデート成功通知を送信する（Ｓ６０５）。
【符号の説明】
【００２７】
１  システム装置
２、２Ａ〜２Ｄ  情報処理装置
４  Ｆ／Ｗアップデートデータ
９  ＵＳＢメモリカード
１０  マザーボード
１１  ＣＰＵ
１２  チップセット
１３  メインメモリ
１４  ＨＤＤ
１５  ＢＭＣ用ＲＡＭ
１６  ＢＭＣ用ＲＯＭ
１７  ＢＩＯＳ  ＲＯＭ
１８  ＲＡＩＤコントローラ
１９  ＬＡＮコントローラ
２０、２０Ａ〜２０Ｄ  ＢＭＣ
１００、１０１、１００Ａ〜１００Ｄ、１０１Ａ〜１０１Ｄ  Ｉ２Ｃインターフェース
１１０、１１０Ａ〜１１０Ｄ  ＵＳＢインターフェース
１６１  アップデートプログラム
１６２  現在のＦ／Ｗバージョン情報
１６３  ＢＭＣ制御用プログラム
１８１  ＲＡＩＤ制御部
１８２  ＲＯＭ
１８３  ＲＡＭ
１９１  ＬＡＮ制御部
１９２  ＲＯＭ
１９３  ＲＡＭ
２０１  ＣＰＵ
２０２  ＲＯＭインターフェース
２０３  Ｉ２Ｃコントローラ
２０４  ＲＡＭインターフェース
２０５  ＵＳＢインターフェース
【図１】
2014146216.tif 000003
【図２】
2014146216.tif 000004
【図３】
2014146216.tif 000005
【図４】
2014146216.tif 000006
【図５】
2014146216.tif 000007
【図６】
2014146216.tif 000008
【図７】
2014146216.tif 000009
【図８】
2014146216.tif 000010