(57)【要約】【課題】オンラインアルゴリズム型の高速フーリエ変換処理において、記憶装置の所要量の削減を可能にした情報処理装置を提供する。【解決手段】オンライン型アルゴリズムを利用してストリームデータを高速フーリエ変換する情報処理装置であって、ストリームデータとして外部から入力される処理対象のデータの全体のうち、半分の数のデータを蓄積するデータ記憶部と、外部から入力されるデータとデータ記憶部から供給されるデータを用いて演算処理を行って２つの値を出力するバタフライ演算器と、外部から入力されるデータを計数し、データの計数値に基づいて、データ記憶部を、バタフライ演算器に対する入力データ用と出力データ用の双方に切り替えて使用する制御部と、を有する。【選択図】図２
2014211692.tif 000002
【特許請求の範囲】
【請求項１】
オンライン型アルゴリズムを利用してストリームデータを高速フーリエ変換する情報処理装置であって、
前記ストリームデータとして外部から入力される処理対象のデータの全体のうち、半分の数のデータを蓄積するデータ記憶部と、
外部から入力されるデータと前記データ記憶部から供給されるデータを用いて演算処理を行って２つの値を出力するバタフライ演算器と、
外部から入力されるデータを計数し、データの計数値に基づいて、前記データ記憶部を、前記バタフライ演算器に対する入力データ用と出力データ用の双方に切り替えて使用する制御部と、
を有する情報処理装置。
【請求項２】
請求項１記載の情報処理装置において、
前記データ記憶部の入力側に設けられた第１のセレクタと、
前記データ記憶部の出力側であって、前記バタフライ演算器の入力側に設けられた第２のセレクタと、をさらに有し、
前記制御部は、
前記第１のセレクタに対して、前記処理対象のデータの前半部分が入力される周期に、該データを入力順に前記入力データ用として前記データ記憶部に書き込ませ、前記処理対象の後半部分が入力される周期に、前記バタフライ演算器が出力する前記２つの値のうち、一方の値を前記出力データ用として前記データ記憶部に書き込ませ、
前記制御部は、
前記第２のセレクタに対して、前記処理対象のデータの前半部分および後半部分が入力される、それぞれの周期に、前記第１のセレクタによって書き込まれた順に前記データ記憶部からデータを読み出して前記バタフライ演算器に出力させ、
前記制御部は、
前記バタフライ演算器に対して、前記処理対象の後半部分が入力される周期に、前記外部から入力されるデータおよび前記第２のセレクタから出力されるデータを用いて前記演算処理を実行させ、次の周期の前記処理対象のデータの前半部分が入力される周期に、前記２つの値のうち、他方の値として、前記第２のセレクタから出力される値を付与する、情報処理装置。
【請求項３】
請求項１記載の情報処理装置において、
前記データ記憶部の入力側に設けられたセレクタをさらに有し、
前記データ記憶部は、書き込まれるデータを、前記処理対象の半分の数のデータが外部から入力される時間分遅れて出力し、
前記制御部は、
前記セレクタに対して、前記処理対象のデータの前半部分が入力される周期に、該データを入力順に前記入力データ用として前記データ記憶部に書き込ませ、前記処理対象の後半部分が入力される周期に、前記バタフライ演算器が出力する前記２つの値のうち、一方の値を前記出力データ用として前記データ記憶部に書き込ませ、
前記制御部は、
前記バタフライ演算器に対して、前記処理対象の後半部分が入力される周期に、前記外部から入力されるデータおよび前記データ記憶部から出力されるデータを用いて前記演算処理を実行させ、次の周期の前記処理対象のデータの前半部分が入力される周期に、前記２つの値のうち、他方の値として、前記データ記憶部から出力される値を付与する、情報処理装置。
【請求項４】
オンライン型アルゴリズムを利用してストリームデータを高速フーリエ変換する情報処理装置による情報処理方法であって、
前記ストリームデータとして外部から入力されるデータを計数し、
外部から入力される処理対象のデータの全体のうち、半分の数のデータを前記情報処理装置のデータ記憶部に格納し、
外部から入力されるデータと前記データ記憶部から供給されるデータを用いてバタフライ演算処理を実行し、
前記計数による計数値に基づいて、前記データ記憶部を、前記バタフライ演算器に対する入力データ用と出力データ用の双方に切り替えて使用する、情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速フーリエ変換（Fast Fourier Transform：ＦＦＴ）等のオンラインアルゴリズムを利用してストリームデータを演算処理する技術に関する。
【背景技術】
【０００２】
高速フーリエ変換（以下では、ＦＦＴとする）のオンラインアルゴリズムに関する文献として、非特許文献１が知られている。非特許文献１に開示された、データ個数Ｎ＝８のＦＦＴを例にその処理手順を説明する。図７は従来のオンラインアルゴリズム型ＦＦＴを実行する装置において、データ個数が８の場合の構成例を示すブロック図である。
【０００３】
図７に示すように、ＦＦＴのオンラインアルゴリズムを実行する装置は、ｍ＝１〜３の３段のバタフライ演算を行う構成を有する。
【０００４】
第１段目（ｍ＝１）は、到着時刻がｋ＝４個分隔たるデータの間のバタフライ演算を行い、得られた２つの結果を、データ４個分隔てて送出する。第２段目（ｍ＝２）は、第１段目の結果を入力として、到着時刻がｋ＝２個分隔たるデータの間のバタフライ演算を行い、得られた２つの結果を、データ２個分隔てて送出する。第３段目（ｍ＝３）は、第２段目の結果を入力として、到着時刻が隣接（ｋ＝１）するデータの間のバタフライ演算を行い、得られた２つの結果を、隣接させて送出する。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】“第１５回ＬＳＩデザインコンテスト・イン沖縄  設計仕様書−４−２−２”、［ｏｎｌｉｎｅ］、［平成２５年４月２日検索］、インターネット＜http:// www.lsi-contest.com/ 2012/ shiyou_4-2-2. html＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
絶え間なく到来するデータに対して、常に停滞することなくＦＦＴを行い続けるオンライン実装では、各段のバタフライ演算において、遅延の長さｋに対して、入力側と出力側に個数ｋの記憶装置が必要となる。ｍ＝１〜３の場合を例に具体的に説明する。
【０００７】
初段には、データｋ＝４個分の隔たりを発生させる４個分の記憶装置を１組とすると、バタフライ演算器の入力側と出力側にそれぞれ１組設け、２段目には、データｋ＝２個分の隔たりを発生させる２個分の記憶装置を１組とすると、バタフライ演算器の入力側と出力側にそれぞれ１組設け、３段目には、データｋ＝１個分（隣接）の隔たりを発生させる１個分の記憶装置を１組とすると、バタフライ演算器の入力側と出力側にそれぞれ１組設ける必要がある。
【０００８】
この問題を、図８および図９を参照して説明する。図８に従来のオンラインアルゴリズム型ＦＦＴの第ｍ段の構成例を示し、図９にその情報処理のタイムチャートを示す。
【０００９】
従来のオンラインアルゴリズム型のＦＦＴでは、バタフライ演算器５３の前後に、ｋ個のデータを遅延させるバッファＺ＾｛−ｋ｝が設けられている。図８では、バタフライ演算器５３の入力側に設けられたバッファを符号５５で示し、バタフライ演算器５３の出力側に設けられたバッファを符号５６で示す。それぞれのバッファ５５、５６は、ｋ個の記憶装置を直鎖状に接続したものである。バッファ５５、５６に入力されるデータは、データｋ個分遅れて出力される。また、バタフライ演算器５３およびバッファ５６の出力側にセレクタ５２が設けられ、セレクタ５２は、入力されるｕとｐのうち、いずれかを選択して出力する。制御部５４は、入力されるデータを計数し、計数値に基づいて２つのバッファ５５、５６とセレクタ５２を制御する。
【００１０】
次に、図９に示すタイムチャートを用いて動作手順を説明する。図８に示した構成において、バタフライ演算器５３の入力ｒ、ｓには、一定の時間関係がある。それは、ｒよりも常にｋ個遅れたデータがｓに与えられるというものである。例えば、時刻ｔ＿ｋにおいて、ｒにｘ＿ｍ（ｋ）が与えられるとき、ｓにはｘ＿ｍ（０）が与えられることとなり、バタフライ演算の結果が、ｐおよびｑに得られる。
【００１１】
制御部５４は、ｉがｋから（２ｋ−１）の期間では、セレクタ５２を制御してｐを選択させ、ｉが２ｋから（３ｋ−１）の期間では、セレクタ５２を制御してｕを選択させる。以降、ｋ毎にこの切り替えを繰り返していく。これによって、第ｍ段の出力としては、ｐの値がｋ個ｑの値がｋ個、以降繰り返されていく。
【００１２】
ここで、セレクタ５２がｕを選択している期間、バタフライ演算器２３が行う演算結果ｐ、ｑは、出力に影響を与えることは全くない。
【００１３】
すなわち、従来のオンラインアルゴリズム型のＦＦＴの第ｍ段では、出力側の記憶装置が、隔たりを起こさせたデータを送出している期間、入力側の記憶装置によって供給される値は、第ｍ段から出力されることはなく、以降の演算処理には使われない無駄な値であった。しかしながら、これらの値もまた、有効な値と同様、入力側と出力側のそれぞれの記憶装置に格納され、資源が充てられていた。
【００１４】
オンラインアルゴリズム型のＦＦＴのハードウェアの使用量、特に、処理対象のデータ個数Ｎの増大に対して、記憶装置の所要量が増大してしまうという問題がある。
【００１５】
本発明は上述したような技術が有する問題点を解決するためになされたものであり、オンラインアルゴリズム型のＦＦＴの処理において、記憶装置の所要量の削減を可能にした情報処理装置および情報処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明の情報処理装置は、オンライン型アルゴリズムを利用してストリームデータを高速フーリエ変換する情報処理装置であって、
前記ストリームデータとして外部から入力される処理対象のデータの全体のうち、半分の数のデータを蓄積するデータ記憶部と、
外部から入力されるデータと前記データ記憶部から供給されるデータを用いて演算処理を行って２つの値を出力するバタフライ演算器と、
外部から入力されるデータを計数し、データの計数値に基づいて、前記データ記憶部を、前記バタフライ演算器に対する入力データ用と出力データ用の双方に切り替えて使用する制御部と、を有する構成である。
【００１７】
また、本発明の情報処理方法は、オンライン型アルゴリズムを利用してストリームデータを高速フーリエ変換する情報処理装置による情報処理方法であって、
前記ストリームデータとして外部から入力されるデータを計数し、
外部から入力される処理対象のデータの全体のうち、半分の数のデータを前記情報処理装置のデータ記憶部に格納し、
外部から入力されるデータと前記データ記憶部から供給されるデータを用いてバタフライ演算処理を実行し、
前記計数による計数値に基づいて、前記データ記憶部を、前記バタフライ演算器に対する入力データ用と出力データ用の双方に切り替えて使用するものである。
【発明の効果】
【００１８】
本発明によれば、記憶装置の所要量を削減でき、処理対象の増大に対するハードウェアの増大を緩和できる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態における第ｍ段の入力データの時系列の一例を示す図である。
【図２】第１の実施形態の情報処理装置の一構成例を示すブロック図である。
【図３】第１の本実施形態の情報処理方法の手順を示すフローチャートである。
【図４】図２に示した情報処理装置内部の情報処理を示すタイムチャートである。
【図５】第２の実施形態の情報処理装置の一構成例を示すブロック図である。
【図６】第２の本実施形態の情報処理方法の手順を示すフローチャートである。
【図７】従来のオンラインアルゴリズム型ＦＦＴを実行する装置において、データ個数が８の場合の構成例を示すブロック図である。
【図８】従来のオンラインアルゴリズム型ＦＦＴの第ｍ段の構成例を示す図である。
【図９】図８に示したＦＦＴによる情報処理を示すタイムチャートである。
【発明を実施するための形態】
【００２０】
オンラインアルゴリズム型のＦＦＴの各段を構成する、本発明の情報処理装置および情報処理方法について、実施形態を説明する。本実施形態は、処理対象のデータ個数Ｎに対する、オンラインアルゴリズム型のＦＦＴの第ｍ段の場合とする。
【００２１】
はじめに、本実施形態の説明で用いるパラメータの定義について説明する。
【００２２】
第ｍ段の処理対象は、（式１）に示すデータ個数ｋの隔たりをもって与えられる。
ｋ＝２＾（ｌｏｇ2（Ｎ）−ｍ）・・・（式１）
すなわち、延べＮ個のデータが長さｋの系列の２＾ｍ回繰り返しとして与えられるものである。
【００２３】
図１に、本実施形態における第ｍ段の入力データの時系列の一例を示す。図１に示すように、入力データは、ｔ＿０においてｘ＿ｍ（０）が到着し、ｔ＿ｉにおいてｘ＿ｍ（ｉ）が到着する。このｍは、第ｍ段を表すｍである。第ｍ段は、ｘ＿ｍ（ｉ）を受け取り、次段の入力ｘ＿（ｍ＋１）（ｉ）を生成する。ここで、第ｍ段は、２組のｋ個の系列、すなわち長さ２ｋの系列を単位として処理を施す。
【００２４】
ｉを基に、（式２）を定義する。
ｊ＝（ｉ ｍｏｄ（２ｋ））＋１・・・（式２）
以下では、（式２）で定義したｊを適宜用いて、本実施形態の構成および動作を説明する。また、図１に示すように、２ｋ個のデータが到来する期間を単位周期Ｔとする。
【００２５】
（第１の実施形態）
本実施形態の情報処理装置の構成を説明する。図２は本実施形態の情報処理装置の一構成例を示すブロック図である。
【００２６】
図２に示すように、情報処理装置１０は、処理対象となるデータを保持するためのレジスタＲ＿０〜Ｒ＿ｋを含むデータ記憶部と、データ記憶部の入力側に設けられたセレクタ２１と、データ記憶部の出力側に設けられたセレクタ２２と、バタフライ演算器２３と、入力されるデータを計数し、データの計数値に基づいて、セレクタ２１、２２およびバタフライ演算器２３を制御する制御部２４とを有する。
【００２７】
制御部２４は、プログラムにしたがって処理を実行するＣＰＵ（Central Processing Unit）（不図示）と、プログラムを記憶するメモリ（不図示）とを有する。
【００２８】
バタフライ演算器２３は、外部から入力されるデータと、データ記憶部からセレクタ２２を介して出力されるデータとに所定の演算処理を行い、ｐ、ｑの２つの値を出力する。
【００２９】
制御部２４は、セレクタ２１に対して、処理対象のデータの前半部分が入力される周期（Ｔ／２）に、データを入力順にレジスタＲ＿１〜Ｒ＿ｋに書き込ませ、処理対象の後半部分が入力される周期（Ｔ／２）にバタフライ演算器２３の結果の２つの出力値ｐ、ｑのうち、出力値ｑをレジスタＲ＿１〜Ｒ＿ｋに書き込ませる。
【００３０】
また、制御部２４は、セレクタ２２に対して、処理対象のデータの前半部分および後半部分が入力される双方の周期において、セレクタ２１によって書き込まれた順にレジスタＲ＿１〜Ｒ＿ｋからデータを読み出してバタフライ演算器２３に出力させる。
【００３１】
さらに、制御部２４は、バタフライ演算器２３に対して、処理対象の後半部分が入力される周期（Ｔ／２）に、外部から入力されるデータとセレクタ２２から出力されるデータとで演算処理を実行させ、次の周期の処理対象のデータの前半部分が入力される周期（Ｔ／２）に、２つの出力値ｐ，ｑのうち、出力値ｐとして、セレクタ２２から出力される値を付与する。
【００３２】
このようにして、本実施形態では、制御部２４が、入力されるデータの計数値に基づいて、データ記憶部を、バタフライ演算器２３に対する入力データ用と出力データ用の双方に切り替えて使用する。
【００３３】
次に、制御部２４による制御手順を詳しく説明する。図３は本実施形態の情報処理方法の手順を示すフローチャートである。フローチャートに現れるｋは、（式１）の通りに与えられる。また、ｉの初期値は０とする。
【００３４】
処理対象のデータｘ＿ｍ（ｉ）が到着すると、制御部２４は、ｘ＿ｍ（ｉ）の値をｓに与え、（式２）よりｊを算出する（ステップ１０１）。このｊによって、制御部２４は、セレクタ２２およびバタフライ演算器２３を次のように制御する（ステップ１０２、１０３）。
【００３５】
ステップ１０２において、セレクタ２２が、
１≦ｊ≦ｋであるとき、Ｒ＿ｊの値をｒに与え、
ｋ＋１≦ｊ≦２ｋであるとき、Ｒ＿（ｊ−ｋ）の値をｒに与える。
【００３６】
このようにして、制御部２４は、ｊが１から２ｋまで変化する間に、レジスタＲ＿１からＲ＿ｋの値をセレクタ２２が２周回するよう選択してｒに与えている。
【００３７】
また、ステップ１０３において、バタフライ演算器２３が、
１≦ｊ≦ｋであるとき、ｒの値をｐに与え、
ｋ＋１≦ｊ≦２ｋであるとき、ｒとｓをバタフライ演算した結果得られる値をｐとｑに与える。
【００３８】
次に、制御部２４は、セレクタ２１を次のように制御してレジスタの値を更新する（ステップ１０４）。ステップ１０４において、セレクタ２１が、
１≦ｊ≦ｋであるとき、ｘ＿ｍ（ｉ）の値をレジスタＲ＿ｊに書き込み、
ｋ＋１≦ｊ≦２ｋであるとき、ｑの値をレジスタＲ＿（ｊ−ｋ）に与える。
【００３９】
つまり、ｊが１から２ｋまで変化する間に、レジスタＲ＿１からＲ＿ｋの値を前半は、入力によって、後半は、バタフライ演算のうち、後半に出力する側によって、更新している。ｘ＿ｍ（ｉ）についての処理が終了すると、制御部２４は、ｉについてもｉ＋１に更新する（ステップ１０５）。
【００４０】
本実施形態では、記憶装置として、図２に示すように、レジスタＲ＿１〜Ｒ＿ｋで十分であり、該当する第ｍ段には、ｋ個のレジスタを１組とする記憶装置を用意するのみであるが、上述したように、従来技術と等価の機能を、従来技術の半数の記憶装置のみで実現できる。そのため、図８および図９を参照して説明した、各段における記憶装置の無効期間をなくし、所定記憶容量を削減することが可能となる。
【００４１】
なお、本実施形態では、制御部２４が、ＣＰＵ（不図示）とプログラムを記憶するメモリを有し、プログラムにしたがって処理を実行することで、セレクタ２１、２２、レジスタＲ＿１〜Ｒ＿ｋ、バタフライ演算器２３を制御する場合で説明しているが、制御部２４が専用の回路で構成されてもよい。
【００４２】
図４は、図２に示した情報処理装置内部の情報処理を示すタイムチャートである。
【００４３】
図４を参照すると、ｊが１から２ｋまで変化する間に、前半では、入力をいったん蓄積しつつ、前の周回の後半に出力する側の値（ｑ）を出力してしまい、後半では、この周回の前半に出力する側の値（ｐ）を出力しつつ、次の周回において、前の周回の後半に出力する側の値（ｑ）として出力する値を、蓄積していくという動作を実現している。図４からも、本実施形態では、従来技術と等価の機能を、従来技術の半数の記憶装置のみで実現できることが理解できる。
【００４４】
従来技術で、バタフライ演算器の前と後にそれぞれ１組の記憶装置を備えることで行っていた、入力データの蓄積および演算結果の蓄積を、本実施形態では、バタフライ演算器の前に備えた１組の記憶装置のみを切り替え制御することで行っているため、記憶装置の所要量を削減することが可能となる。そのため、オンラインアルゴリズム型のＦＦＴのハードウェアの使用量、特に、処理対象のデータ個数Ｎの増大に対して、記憶装置の所要量が従来技術の半数で従来技術と同等の機能を発揮でき、記憶装置の所要量の増大を緩和できる。
【００４５】
また、バタフライ演算器に動作を切り替える制御を行っているので、バタフライ演算を行っていない間に、演算器を別の用途に充てる、または、演算器を休止させて電力消費を抑制する、などの副次的な効果を得ることも可能となる。
【００４６】
（第２の実施形態）
本実施形態は、第１の実施形態で説明したＦＦＴとは異なる構成の場合である。
【００４７】
本実施形態の情報処理装置の構成を説明する。図５は本実施形態の情報処理装置の一構成例を示すブロック図である。本実施形態も、第１の実施形態と同様に、処理対象のデータ個数Ｎに対する、オンラインアルゴリズム型のＦＦＴの第ｍ段の場合で説明する。
【００４８】
図５に示すように、情報処理装置１０は、処理対象となるデータを保持するためのレジスタＲ＿０〜Ｒ＿ｋを含むバッファ３５と、バッファ３５の入力側に設けられたセレクタ３１と、バタフライ演算器２３と、入力されるデータを計数し、データの計数値に基づいて、セレクタ３１およびバタフライ演算器２３を制御する制御部３４とを有する。制御部３４は、プログラムにしたがって処理を実行するＣＰＵ（不図示）と、プログラムを記憶するメモリ（不図示）とを有する。バッファ３５はデータ記憶部として機能する。
【００４９】
バッファ３５は、レジスタＲ＿ｋにデータが書き込まれるとレジスタＲ＿１の方にレジスタ間でデータをシフトさせ、レジスタＲ＿１に蓄積されたデータを出力する。つまり、バッファ３５は、セレクタ３１によって書き込まれるデータを、Ｔ／２の周期で遅れて出力する。
【００５０】
制御部３４は、セレクタ３１に対して、処理対象のデータの前半部分が入力される周期（Ｔ／２）に、データを入力順にバッファ３５に書き込ませ、処理対象の後半部分が入力される周期（Ｔ／２）にバタフライ演算器２３の結果の２つの出力値ｐ、ｑのうち、出力値ｑをレジスタＲ＿１〜Ｒ＿ｋに書き込ませる。
【００５１】
また、制御部３４は、バタフライ演算器２３に対して、処理対象の後半部分が入力される周期（Ｔ／２）に、外部から入力されるデータとバッファ３５から出力されるデータとで演算処理を実行させ、次の周期の処理対象のデータの前半部分が入力される周期（Ｔ／２）に、２つの出力値ｐ、ｑのうち、出力値ｐとして、バッファ３５から出力される値を付与する。
【００５２】
次に、制御部３４による制御手順を説明する。図６は本実施形態の情報処理方法の手順を示すフローチャートである。フローチャートに現れるｋは、第１の実施形態と同様に（式１）によって与えられる。ｉの初期値は０とする。
【００５３】
処理対象のデータｘ＿ｍ（ｉ）が到着すると、制御部３４は、ｘ＿ｍ（ｉ）の値をｓに与え、レジスタＲ＿１の値をｒに与え、（式２）によりｊを算出する（ステップ２０１）。制御部３４は、バタフライ演算器２３を次のように制御する（ステップ２０２）。
【００５４】
ステップ２０２において、バタフライ演算器２３が、
１≦ｊ≦ｋであるとき、ｒの値をｐに与え、
ｋ＋１≦ｊ≦２ｋであるとき、ｒとｓをバタフライ演算した結果得られる値をｐとｑに与える。
【００５５】
次に、制御部３４は、セレクタ３１を次のように制御してＲの値を更新する（ステップ２０３）。ステップ２０３において、セレクタ３１が、
１≦ｊ≦ｋであるとき、ｘ＿ｍ（ｉ）の値をレジスタＲ＿ｋに書き込み、
ｋ＋１≦ｊ≦２ｋであるとき、ｑの値をレジスタＲ＿ｋに書き込む。
【００５６】
ｘ＿ｍ（ｉ）についての処理が終了すると、制御部３４は、ｉについてもｉ＋１に更新する（ステップ２０４）。
【００５７】
このようにして、本実施形態では、制御部３４が、ｋ個分のデータを遅延させるバッファ３５への入力を、ｋ個ずつ、セレクタ３１に入力ｘ＿ｍ（ｉ）とqを切り替えさせる制御を行う。バタフライ演算器２３の動作の切り替えは、第１の実施形態と同様である。
【００５８】
本実施形態においても、従来技術と同等の機能を実現でき、第１の実施形態と同様な効果を得ることができる。
【００５９】
なお、本実施形態では、制御部３４が、ＣＰＵ（不図示）とプログラムを記憶するメモリを有し、プログラムにしたがって処理を実行することで、セレクタ３１、バッファ３５、バタフライ演算器２３を制御する場合で説明しているが、制御部３４が専用の回路で構成されてもよい。
【００６０】
第１および第２の実施形態のいずれにおいても、図４に示すタイムチャートにおいて、Ｂ：Ｂ０と示した期間においては、バタフライ演算器は、ｐにｒの値を与えるだけの、単純な動作しか行わないため、演算器の大部分は情報処理に用いられていない。そこで、その期間には、電力消費を抑制する、または、他の処理系のバタフライ演算に充てる、あるいは、他の演算を行う、などの用途の変更が可能である。
【符号の説明】
【００６１】
１０    情報処理装置
２１、２２、３１    セレクタ
２３    バタフライ演算器
２４、３４    制御部
３５    バッファ
【図１】
2014211692.tif 000003
【図２】
2014211692.tif 000004
【図３】
2014211692.tif 000005
【図４】
2014211692.tif 000006
【図５】
2014211692.tif 000007
【図６】
2014211692.tif 000008
【図７】
2014211692.tif 000009
【図８】
2014211692.tif 000010
【図９】
2014211692.tif 000011