(57)【要約】【課題】本構成を採用しないものに比べて、実装される素子の消費電力量を低減する多層配線基板を提供すること。【解決手段】信号を出力する第１の素子４と、その信号を入力する第２の素子５とが実装され、第１及び第２の素子４，５に共通に設けられ、第２の素子５が入力した信号のリターン電流Ｉｒ１の帰路となる第１のグランド層２３と、第１のグランド層２３に誘電体層２１０を介して隣接して設けられ、第１の素子４に第１の電源電極２０３を介して電源を供給する第１の電源層２１と、第２の素子５に電源を供給し、第１の電源層２１から独立して設けられた第２の電源層２２とを備え、第１の電源層２１は、第１のグランド層２３と第１の電源層２１との間を変位電流として、第１のグランド層２３に流れるリターン電流Ｉｒ１を変位電流Ｉｄ１として第１の素子４に第１の電源電極２０３を介して帰還させる。【選択図】図１
2014107299.tif 000002
【特許請求の範囲】
【請求項１】
実装面に設けられ、信号を出力する第１の素子が接続される信号電極、第１の電源電極及びグランド電極と、
前記実装面に設けられ、前記第１の素子から前記信号電極を介して出力された前記信号を入力する第２の素子が接続される電極と、
前記第１及び第２の素子に共通に設けられ、前記第２の素子が入力した前記信号のリターン電流の帰路となるグランド層と、
前記グランド層と誘電体層を介して隣接して設けられ、前記第１の素子に前記第１の電源電極を介して電源を供給する第１の電源層と、
前記第１の電源層から独立して設けられ、前記第２の素子に電源を供給する第２の電源層とを有し、
前記第１の電源層は、前記グランド層と前記第１の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第１の電源電極を介して前記第１の素子に帰還させる多層配線基板。
【請求項２】
前記信号電極は、前記グランド電極よりも前記第１の電源電極の近くに設けられ、前記第１の素子から信号が出力される経路と前記第１の電源層から前記第１の素子に電源を供給する経路との容量性及び誘導性の結合が、前記第１の素子から信号が出力される経路と前記第１の素子と前記グランド層をグランド電位で結ぶ経路との容量性及び誘導性結合よりも小さい請求項１記載の多層配線基板。
【請求項３】
前記電源層と前記グランド層とを接続するコンデンサを備え、
前記コンデンサは、前記グランド層を流れる前記信号のリターン電流の低周波成分を前記第１の電源層にバイパスする請求項１又は２記載の多層配線基板
【請求項４】
前記第１及び第２の素子は、互いに通信を行うものであり、
前記第２の電源層は、誘電体層を介して前記グランド層に隣接して設けられ、第２の電源電極を介して前記第２の素子に電源を供給し、前記グランド層と前記第２の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第２の電源電極を介して前記第２の素子に帰還させる請求項１乃至３のいずれか１項記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板に関する。
【背景技術】
【０００２】
従来の技術として放射ノイズを低減可能なプリント回路板が提案されている（例えば、特許文献１参照）。
【０００３】
特許文献１には、信号及び／または電源の往路電流経路を構成する信号配線及び／または電源配線を混在した少なくとも２つの配線層と、少なくとも２つの配線層のそれぞれに少なくとも１つが隣接して配置された少なくとも２つのグランド層とを有し、信号及び／または電源の帰路電流経路の形成をグランド層に確保したプリント回路板が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３３０７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、本構成を採用しないものに比べて、実装される素子の消費電力量を低減する多層配線基板の提供にある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、以下の多層配線基板を提供する。
［１］信号電極を介して信号を出力する第１の素子と、前記第１の素子から出力された前記信号を入力する第２の素子が実装され、前記第１及び第２の素子に共通に設けられ、前記第２の素子が入力した前記信号のリターン電流の帰路となるグランド層と、前記グランド層に誘電体層を介して隣接して設けられ、前記第１の素子に前記第１の電源電極を介して電源を供給する第１の電源層と、前記第２の素子に電源を供給し、前記第１の電源層から独立して設けられた第２の電源層とを有し、前記第１の電源層は、前記グランド層と前記第１の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第１の電源電極を介して前記第１の素子に帰還させる多層配線基板。
［２］前記信号電極は、前記グランド電極よりも前記第１の電源電極の近くに設けられ、前記第１の素子から信号が出力される経路と前記第１の電源層から前記第１の素子に電源を供給する経路が容量結合する請求項１記載の多層配線基板。
［３］前記電源層と前記グランド層とを接続するコンデンサを備え、
前記コンデンサは、前記グランド層を流れる前記信号のリターン電流の低周波成分を前記第１の電源層にバイパスする請求項１又は２記載の多層配線基板
［４］前記第１及び第２の素子は、互いに通信を行うものであり、前記第２の電源層は、誘電体層を介して前記グランド層に隣接して設けられ、第２の電源電極を介して前記第２の素子に電源を供給し、前記グランド層と前記第２の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第２の電源電極を介して前記第２の素子に帰還させる請求項１乃至３のいずれか１項記載の多層配線基板。
【発明の効果】
【０００７】
請求項１に係る発明によれば、本構成を採用しないものに比べて、実装される素子の消費電力量を低減することができる。
【０００８】
請求項２，４に係る発明によれば、本構成を採用しないものに比べて、信号品質が向上する。
【０００９】
請求項３に係る発明によれば、コンデンサを有しない構成に比べて、実装される素子が出力した信号の低周波成分の信号品質が向上する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の一例を示す断面図である。
【図２】図２（ａ）は、第１の実施の形態に係る多層配線基板の第５層の一例を示す平面図であり、図２（ｂ）は、第１の実施の形態に係る多層配線基板の第６層の一例を示す平面図である。
【図３】図３（ａ）は、第１の実施の形態に係る半導体装置の一例を示す模式図、図３（ｂ）は、第１の実施の形態に対応するシミュレーション用の半導体装置の模式図であり、図３（ｃ）は、比較例の半導体装置の模式図である。
【図４】図４（ａ）は、図３（ｂ）に示すシミュレーション用の半導体装置における電流密度のシミュレーション結果を示す図であり、図４（ｂ）は、比較例の半導体装置における電流密度のシミュレーション結果を示す図である。
【図５】図５（ａ）及び（ｂ）は、実装基板の電源層を信号帰路とする信号のシミュレーション結果を示し、図５（ｃ）及び（ｄ）は、実装基板のグランド層を信号帰路とする信号の減衰量を示すシミュレーション結果を示す。
【図６】図６は、本発明の第２の実施の形態に係る半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
【００１２】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体装置の構成の一例を示す断面図である。図２（ａ）は、図１に示す多層配線基板の第５層の平面図、図２（ｂ）は、図１に示す多層配線基板の第６層の平面図である。なお、図２（ａ），（ｂ）は、図１に示されない周辺部分についても図示している。
【００１３】
この半導体装置１は、実装面２０ａを有する多層配線基板２と、実装面２０ａに実装された実装基板３と、実装基板３に実装され、信号電極２０２を介して信号を出力するプロセッサ等の第１の素子４と、多層配線基板２に実装され、第１の素子４から出力された信号を入力するメモリ等の第２の素子５とを備える。
【００１４】
（多層配線基板）
多層配線基板２は、第２の素子５が入力した信号のリターン電流Ｉｒ１の帰路となる第１のグランド層２３と、多層配線基板２の裏面２０ｂに形成され、第１の素子４に、例えば１．５Ｖの電源を供給する第１の電源層２１と、多層配線基板２の裏面２０ｂに形成され、第２の素子５に、例えば第１の素子４と同電位（１．５Ｖ）の電源を供給する第２の電源層２２と、第１の素子４から第２の素子５に出力される信号の経路となる信号配線層２５と、第１のグランド層２３を流れるリターン電流Ｉｒ１の低周波成分を第１の電源層２１にバイパスするコンデンサ（図２（ｂ）参照）２８と、実装面２０ａに配置されたグランド電極２０１及び第１の電源電極２０３と、電極２０４とを備える。なお、電極２０４は、図示しない信号配線層と接続する。第１のグランド層２３は、グランド層の一例である。
【００１５】
多層配線基板２は、表面側の実装面２０ａから裏面２０ｂに向かって順に第１乃至第６の導電体層２１１〜２１６を有し、各導電体層２１１〜２１６の間に誘電体層２１０を有する。
【００１６】
第１の導電体層２１１は、多層配線基板２の表面に形成され、実装基板３等が実装される実装面２０ａを有する。第２の導電体層２１２は、第２層の誘電体層２１０の一面を占めるように形成された第２のグランド層２４を有する。第３の導電体層２１３は、図示しない信号配線層を有する。第４の導電体層２１４は、信号配線層２５を有する。第５の導電体層２１５は、第１のグランド層２３、及び第１の素子４に例えば３．３Ｖの電源を供給する図２（ａ）に示す主電源層２７を有する。第６の導電体層２１６は、多層配線基板２の裏面２０ｂに形成され、第１及び第２の電源層２１，２２及び図２（ｂ）に示す第３のグランド層２９を有する。
【００１７】
第１のグランド層２３は、第１及び第２の素子４，５に共通して設けられる。第１のグランド層２３は、ビア２６ａ、グランド電極２０１及び実装基板３を介して第１の素子４に接続され、ビア２６ｆ及び電極２０６ｃを介して第２の素子５に接続される。
【００１８】
第１のグランド層２３は、図２（ａ）に示すように、多層配線基板２の第５の導電体層２１５に設けられる。第１のグランド層２３は、主電源層２７から独立して誘電体層２１０に囲まれて島状に形成される。
【００１９】
第１の電源層２１は、誘電体層２１０を介して第１のグランド層２３に隣接して配置される。第１の電源層２１は、ビア２６ｃ、第１の電源電極２０３及び実装基板３を介して第１の素子４に接続され、第１のグランド層２３と第１の電源層２１との間は変位電流Ｉｄ１として、第１のグランド層２３に流れる第２の素子５が入力した信号のリターン電流Ｉｒ１を第１の素子４に帰還させる。
【００２０】
第１の電源層２１は、図２（ｂ）に示すように、第６の導電体層２１６に設けられ、第３のグランド層２９から独立して裏面２０ｂから露出した島状に形成される。
【００２１】
第２の電源層２２は、第１の電源層２１から独立して設けられ、ビア２６ｄ及び電極２０６ａを介して第２の素子５に接続される。第２の電源層２２は、図２（ｂ）に示すように、第３のグランド層２９から独立して裏面２０ｂから露出した島状に形成される。
【００２２】
信号配線層２５は、誘電体層２１０を介して第１のグランド層２３に隣接して設けられる。信号配線層２５は、ビア２６ｂ、信号電極２０２及び実装基板３を介して第１の素子４に接続され、ビア２６ｅ及び電極２０６ｂを介して第２の素子５に接続される。
【００２３】
コンデンサ２８は、図２（ｂ）に示すように、第１及び第２の電源層２１，２２にそれぞれ複数設けられる。コンデンサ２８は、第１又第２の電源層２１，２２と、第１及び第２のグランド層２３，２４とを電気的に接続する。
【００２４】
コンデンサ２８は、第２の素子５が入力した信号のリターン電流Ｉｒ１の低周波成分を第１のグランド層２３から第１の電源層２１にバイパスすることで、リターン電流Ｉｒ１の低周波成分が第１の電源電極２０３を経由する信号帰路を確保する。
【００２５】
グランド電極２０１は、多層配線基板２の実装面２０ａに配置され、第１のグランド層２３と、実装基板３のグランド層３１とを接続する。第１の電源電極２０３は、実装面２０ａに配置され、多層配線基板２の第１の電源層２１と、実装基板３の電源層３２とを接続する。
【００２６】
信号電極２０２は、第１の電源電極２０３に隣接して実装面２０ａに配置され、信号配線層２５と、実装基板３の信号配線層３３とを接続する。
【００２７】
（実装基板）
実装基板３は、第１の素子４のグランド電位となるグランド層３１と、第１の素子４に電源を供給する電源層３２と、第１の素子４から信号が出力される信号配線層３３と、第１の素子４とビア３４ｂ，３４ｃ，３４ｄ等を接続する電極３５ａ〜３５ｆとを備える。
【００２８】
実装基板３は、表面側の実装面３０ａから裏面側の接続面３０ｂに向かって順に形成された第１乃至第５の導電体層３１１〜３１５と、第１乃至第５の導電体層３１１〜３１５の間に設けられた誘電体層３１０とを有する。第１の導電体層３１１は、第１の素子４が実装される実装面３０ａが形成される。第５の導電体層３１５は、多層配線基板２のグランド電極２０１、信号電極２０２、第１の電源電極２０３及び電極２０４と接続する接続面３０ｂが形成される。なお、電極３５ａ〜３５ｆは、実装面３０ａに配置される。
【００２９】
実装基板３の信号配線層３３は、第２の導電体層３１２に設けられる。信号配線層３３は、ビア３４ｃを介して第１の素子４に接続され、ビア３４ｅ及び信号電極２０２を介して信号配線層２５に接続される。ビア３４ｃ、実装基板３の信号配線層３３、ビア３４ｅ、信号電極２０２、ビア２６ｂ、多層配線基板２の信号配線層２５、ビア２６ｅ及び電極２０６ｃは、信号が出力される経路の一例である。
【００３０】
電源層３２は、誘電体層３１０を介してグランド層３１及び信号配線層３３に隣接し、第３の導電体層３１３に設けられる。電源層３２は、ビア３４ｂを介して第１の素子４に接続され、誘電体層３１０を介してビア３４ｆ及び第１の電源電極２０３を介して第１の電源層２１に接続される。ビア３４ｂ、実装基板３の電源層３２、ビア３４ｆ、第１の電源電極２０３、ビア２６ｄ及び多層配線基板２の第１の電源層２１は、電源を供給する経路の一例である。
【００３１】
グランド層３１は、誘電体層３１０を介して電源層３２に隣接し、第４の導電体層３１４に設けられる。グランド層３１は、ビア３４ｄを介して第１の素子４に接続され、ビア３４ａ及びグランド電極２０１を介して第１及び第２のグランド層２３，２４に接続される。
【００３２】
信号電極２０２と第１の電源電極２０３を隣接して配置することにより、第１の素子４から出力される信号が信号電極２０２を流れることで、実装基板３の信号配線層３３等を経由して第２の素子５に信号を出力する経路と、実装基板３の電源層３２等の第１の素子４に電源を供給する供経路が容量結合する。
【００３３】
（第１の実施の形態の動作）
第１の実施の形態の動作の一例について説明する。まず、第１の素子４が出力する信号と、リターン電流Ｉｒ１の流れについて説明する。
【００３４】
第１の素子４は、信号電極２０２及び信号配線層２５を介して第２の素子５に、例えば最大３．５ＧＨｚの信号を出力する。
【００３５】
次に、第２の素子５は、第１の素子４から入力した信号の処理を行い、入力した信号のリターン電流Ｉｒ１を第１のグランド層２３に出力する。
【００３６】
次に、第１のグランド層２３に出力されたリターン電流Ｉｒ１は、変位電流Ｉｄ１として第１の電源層２１に流入する。第１の電源層２１に流入した変位電流Ｉｄ１は、第１の電源電極２０３を介して第１の素子４に帰還する。
【００３７】
第１のグランド層２３に出力されたリターン電流Ｉｒ１の低周波成分は、第１のグランド層２３から第１の電源層２１にコンデンサ２８によりバイパスされて、第１の電源層２１及び第１の電源電極２０３を介して第１の素子４に帰還する。
【００３８】
要するに、リターン電流Ｉｒ１の低周波成分は、誘電体層２１０が持つキャパシタンスにより変位電流Ｉｄ１として第１のグランド層２３から第１の電源層２１に流れにくいため、コンデンサ２８により第１のグランド層２３から第１の電源層２１にバイパスされる。なお、リターン電流Ｉｒ１の高周波成分は、コンデンサ２８が持つ自己インダクタンスによりバイパスされず、変位電流Ｉｄ１として第１の電源層２１に流入する。
【００３９】
（電流密度シミュレーション）
第１の素子４から出力された信号の電流及びリターン電流の電流密度について比較例と比較して説明する。
【００４０】
図３（ａ）は、第１の実施の形態に係る半導体装置の一例を示す模式図であり、図３（ｂ）は、第１の実施の形態に対応するシミュレーション用の半導体装置の模式図であり、図３（ｃ）は、比較例の半導体装置の模式図である。
【００４１】
図３（ｂ）に示す半導体装置１ａは、実装基板３の電源層３２ａが多層配線基板２の第１の電源層２１に接続され、グランド層３１ａが多層配線基板２の第１のグランド層２３に接続され、信号配線層３３ａが電源層３２ａとグランド層３１ａとの間に設けられたものである。
【００４２】
図３（ｃ）に示す半導体装置１ｂは、第１の電源層２１が存在せず、実装基板３のグランド層３１ｂが第１のグランド層２３に接続され、信号配線層３３ｂが実装基板３の表面側に電源層３２ｂに隣接して設けられたものである。
【００４３】
図４（ａ）は、図３（ｂ）に示すシミュレーション用の半導体装置における電流密度のシミュレーションの結果示す図であり、図４（ｂ）は、比較例の半導体装置における電流密度のシミュレーションの結果を示す図である。
【００４４】
図４（ａ）のシミュレーション結果は、図３（ｂ）に示す半導体装置１ａのモデルを用いて第１の素子４から出力された信号の電流及びリターン電流Ｉｒ２の電流密度を算出した結果を示している。
【００４５】
図４（ｂ）のシミュレーション結果は、図３（ｃ）に示す半導体装置のモデルを用いて第１の素子４から出力された信号の電流及びリターン電流Ｉｒ３の電流密度を算出した結果を示している。
【００４６】
上述した、図４（ａ）のシミュレーション結果は、第１の素子４から出力された信号のリターン電流Ｉｒ２がビア２６ａ，３４ａ及びグランド電極２０１よりも信号電極２０２と近い、第１の電源電極２０３を経由する経路を帰路としていることを示している。
【００４７】
一方、図４（ｂ）のシミュレーション結果は、第１の素子４から第２の素子５に出力された信号のリターン電流Ｉｒ３がグランド電極２０１に流れていることを示している。このシミュレーション結果から、図３（ｃ）に示す半導体装置１ｂの多層配線基板２は、リターン電流Ｉｒ３がグランド電極２０１を帰路としていることが分かる。
【００４８】
また、図４（ａ）及び（ｂ）のシミュレーション結果から、第１の電源層２１が多層配線基板２に設けられて実装基板３の電源層３２と接続することで、リターン電流Ｉｒ２が変位電流Ｉｄ２として第１のグランド層２３から第１の電源層２１に流れていることが確認できる。さらに、図４（ａ），（ｂ）から、第１の電源電極２０３等に流れるリターン電流Ｉｒ２の電流密度が高く、ビア２６ｃ，３４ｆ及び第１の電源電極２０３を経由する経路は、ビア２６ａ，３４ａ及びグランド電極２０１を経由する経路よりもインピーダンスが低いことが分かる。
【００４９】
ところで、図４（ａ）で用いた図３（ｂ）に示す半導体装置１ａは、実装基板３の信号配線層３３ａがグランド層３１ａ及び電源層３２ａの間に配置されている点で半導体装置１の実装基板３とは異なる。半導体装置１ａの実装基板３は、信号配線層３３ａがグランド層３１ａ及び電源層３２ａの両方に誘電体層３１０を介して隣接していることから、信号配線層３３ａがグランド層３１ａ及び電源層３２ａと容量結合することで、リターン電流Ｉｒ２の一部がグランド電極２０１を介して第１の素子４に帰還する。
【００５０】
これに対して、半導体装置１は、図１及び図３（ａ）に示すように、実装基板３の信号配線層３３が電源層３２に隣接し、グランド層３１に隣接しない配置にされているため、信号配線層３３は、実装基板３の電源層３２と容量結合する。
【００５１】
このため、多層配線基板２のリターン電流Ｉｒ１は、図４（ａ）に示すシミュレーションと比較してグランド電極２０１よりも信号電極２０２に近い第１の電源電極２０３の電流密度が高まり、グランド電極２０１に流れる電流密度が低下することが予測される。
【００５２】
要するに、実装基板３の電源層３２が信号配線層３３に隣接している場合であっても、第１の電源層２１を第１のグランド層２３に隣接して設けること、及び第１の電源電極２０３をグランド電極２０１よりも信号電極２０２の近くに設けることで、リターン電流Ｉｒ１の帰路のインピーダンスを低下させることができる。
【００５３】
また、リターン電流Ｉｒ１がインピーダンスの低い経路を流れることで、リターン電流Ｉｒ１の第１乃至第３のグランド層２３，２４，２９への広がりを防止して放射ノイズの発生が抑えられる。
【００５４】
（信号減衰量のシミュレーション）
次に、本実施の形態に係る第１の素子４が第２の素子５に出力した信号の減衰量について比較例と比較して説明する。
【００５５】
図５（ａ）及び（ｂ）は、実装基板の電源層を信号帰路とする信号のシミュレーション結果の一例である。図５（ｃ）及び（ｄ）は、実装基板のグランド層を信号帰路とする信号の減衰量を示すシミュレーション結果の一例である。
【００５６】
また、図５（ａ）及び（ｃ）は、図３（ｂ）に示す半導体装置１ａのモデルを用いて信号の減衰量をシミュレーションした結果であり、図５（ｂ）及び（ｄ）は、図３（ｃ）に示す比較例の半導体装置のモデルを用いて信号の減衰量をシミュレーションした結果である。
【００５７】
図５（ａ）に示すシミュレーション結果は、図５（ｂ）に示すシミュレーション結果と比較して、実装基板３の電源層３２を帰路とする信号の減衰量が約０．６ｄＢ改善されていることを示している。これは、リターン電流Ｉｒ２が第１のグランド層２３から第１の電源層２１に変位電流Ｉｄ２として流れ、これにより信号帰路のインピーダンスが低下するためである。
【００５８】
図５（ｃ）に示すシミュレーション結果は、（ｄ）に示すシミュレーション結果と比較して、実装基板３のグランド層３１ａを帰路とする信号の減衰量が約０．３ｄＢ改善されていることを示している。これは、第１のグランド層２３に流れるリターン電流Ｉｒ２の一部が変位電流Ｉｄ２として第１の電源層２１に流入し、実装基板３の内部で電源層３２から変位電流Ｉｄ３としてグランド層３１に帰還するためと推測される。
【００５９】
これに対して、図３（ａ）に示す半導体装置１は、上述のように実装基板３の信号配線層３３が電源層３２に隣接し、グランド層３１に隣接しない配置であるため、信号配線層３３と電源層３２が容量結合してリターン電流Ｉｒ１の大部分がインピーダンスの低い経路に流れ、図５（ａ）に示すシミュレーションよりもさらに信号の減衰が低減されると推測される。
【００６０】
つまり、本実施の形態に係る多層配線基板２において、第１の電源層２１を設け、第１のグランド層２３からリターン電流Ｉｒ１を変位電流Ｉｄ１として第１の電源層２１を介して第１の素子４に帰還させることにより、比較例である図４（ｃ）の多層配線基板２よりも信号減衰量が低減する。
【００６１】
（第１の実施の形態の効果）
（ａ）第２の電源層２２を第１の電源層２１から独立して設けることで、第１の素子４の動作を停止するとともに第２の素子５に電源を継続して供給することが可能となり、電源層が独立していない構成に比べて半導体装置１の消費電力量を抑えることができる。
【００６２】
（ｂ）第１の電源層２１を誘電体層２１０を介して第１のグランド層２３に隣接して設けることにより、第１の素子４から出力した信号が減衰量が改善する。
【００６３】
（ｃ）信号電極２０２を第１の電源電極２０３に隣接して設けることにより、図４に示すシミュレーションの結果から、リターン電流Ｉｒ１の帰路のインピーダンスを低下する。
【００６４】
（ｄ）コンデンサ２８を設けることで、コンデンサ２８を含む経路をリターン電流Ｉｒ１の低周波成分に対するバイパスの経路にすることができる。
【００６５】
［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る半導体装置の一例を示す断面図である。
【００６６】
第１の実施の形態では、半導体装置１は、多層配線基板２と、第２の素子５に信号を出力する第１の素子４と、第１の素子４を実装する実装基板３と、第１の素子４から出力された信号を入力する第２の素子５とを備えていたが、本実施の形態の半導体装置１Ａは、第１の素子４及び第２の素子５が互いに通信し、第２の素子５が実装基板６によって多層配線基板２に実装されており、多層配線基板２の実装面２０ａに配置される第２の電源電極２２１と、信号電極２２２と、グランド電極２２３と、電極２２４とを備え、その他の点は第１の実施の形態と同様に構成されている。以下、第１の実施の形態と異なる点を中心に説明する。
【００６７】
本実施の形態に係る多層配線基板２の第２の電源層２２は、第１のグランド層２３と第２の電源層２２との間は変位電流Ｉｄ４として、第１のグランド層２３に流れる第１の素子４が入力した信号のリターン電流を第２の素子５に帰還させる。
【００６８】
多層配線基板２の第２の電源電極２２１は、多層配線基板２の実装面２０ａに配置されて実装基板６の電源層６２と、ビア２６ｄを介して第２の電源層２２とを接続する。信号電極２２２は、第２の電源電極２２１に隣接して実装面２０ａに配置されて実装基板６の信号配線層６３と、ビア２６ｅを介して信号配線層２５とを接続する。
【００６９】
グランド電極２２３は、多層配線基板２の実装面２０ａに配置されて実装基板６のグランド層６１と、ビア２６ｆを介して信号配線層２５とを接続する。なお、電極２２４は、図示しない信号配線と、実装基板６とを接続する。
【００７０】
実装基板６は、第２の素子５のグランド電位となるグランド層６１と、第２の素子５に電源を供給する電源層６２と、第２の素子５から信号が出力される信号配線層６３とを備える。
【００７１】
実装基板６は、第１乃至第５の導電体層６１１〜６１５と、第１乃至第５の導電体層６１１〜６１５の間に設けられる誘電体層６１０とを表面に有する。第１の導電体層６１１は、第２の素子５が実装される実装面６０ａを表面に有する。第５の導電体層６１５は、多層配線基板２の、第２の電源電極２２１、信号電極２２２、グランド電極２２３、及び電極２２４と接続する接続面６０ｂが形成される。
【００７２】
実装基板６の信号配線層６３は、第２の導電体層６１２に設けられる。信号配線層６３は、ビア６４ｂ及び電極６５ａを介して第１の素子４に接続し、ビア６４ｃ及び信号電極２２２を介して信号配線層２５に接続する。
【００７３】
電源層６２は、誘電体層６１０を介してグランド層６１及び信号配線層６３に隣接し、第３の導電体層６１３に設けられる。電源層６２は、ビア６４ｄ及び電極６５ｂを介して第２の素子５に接続され、ビア６４ａ及び電源電極２２１を介して第２の電源層２２に接続される。
【００７４】
グランド層６１は、誘電体層６１０を介して電源層６２に隣接し、第３の導電体層６１３に設けられる。グランド層６１は、ビア６４ｅ及び電極６５ｃを介して第２の素子５に接続され、ビア６４ｆ及びグランド電極２２３を介して第１及び第２のグランド層２３，２４に接続される。
【００７５】
（第２の実施の形態の動作）
第２の実施の形態の動作の一例について説明する。
【００７６】
第２の素子５は、信号電極２２２及び信号配線層２５を介して第１の素子４に信号を出力する。
【００７７】
次に、第１の素子４は、第２の素子５から入力した信号の処理を行い、入力した信号のリターン電流Ｉｒ４を第１のグランド層２３に出力する。
【００７８】
次に、第１のグランド層２３に出力されたリターン電流Ｉｒ４は、変位電流Ｉｄ４として第２の電源層２２に流入する。第２の電源層２２に流入した変位電流Ｉｄ４は、第２の電源電極２２１を介して第２の素子５に帰還する。
【００７９】
（第２の実施の形態の効果）
第１の素子５が入力した信号のリターン電流を第１のグランド層２３に隣接した第２の電源層２２に変位電流Ｉｄ４として帰還させることで、第２の素子５から出力した信号の減衰量が改善する。
【００８０】
［変形例］
以上、本発明の実施の形態を説明したが、本発明の実施の形態は、上記第１及び第２の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の対応において実施することが可能である。例えば、本発明では、多層配線基板２は、６層の第１乃至第６の導電体層２１１〜２１６を有するものとして説明したが、６層以外の導電体層を有する構成とすることができる。
【００８１】
また、第１及び第２の電源層２１，２２は、第６の導電体層２１６に配置されて裏面２０ｂから露出するものとして説明したが、多層配線基板２の内部の第２乃至第５の導電体層２１２〜２１５に設けられる構成とすることができる。
【００８２】
また、第１及び第２の電源層２１は、同一の導電体層に独立して配置されるものとして説明したが、第１及び第２の電源層２１及び２２は、異なる導電体層に配置される構成とすることができる。
【００８３】
また、実装基板３及び実装基板６には、第１の素子４又は第２の素子５が実装されるものとして説明したが、実装基板３又は実装基板６は、複数の第１又は第２の素子４，５又はその他の素子を実装する構成とすることができる。
【００８４】
また、本発明の要旨を変更しない範囲内で、上記各実施の形態の構成要素の一部を省くことが可能である。
【符号の説明】
【００８５】
１…半導体装置、１ａ…半導体装置、１ｂ…半導体装置、１Ａ…半導体装置、２…多層配線基板、３…実装基板、４…第１の素子、５…第２の素子、６…実装基板、２０ａ…実装面、２０ｂ…裏面、２１…第１の電源層、２２…第２の電源層、２３…第１のグランド層、２４…第２のグランド層、２５…信号配線層、２６ａ〜２６ｆ…ビア、２７…主電源層、２８…コンデンサ、２９…第３のグランド層、３０ａ…実装面、３０ｂ…接続面、３１…グランド層、３１ａ、３１ｂ…グランド層、３２…電源層、３２ａ，３２ｂ…電源層、３３…信号配線層、３３ａ…信号配線層、３３ｂ…信号配線層、３４ａ〜３４ｆ…ビア、３５ａ〜３５ｆ…電極、６０ａ…実装面、６０ｂ…接続面、６１…グランド層、６２…電源層、６３…信号配線層、６４ａ〜６４ｆ…ビア、６５ａ〜６５ｃ…電極、２０１…グランド電極、２０２…信号電極、２０３…第１の電源電極、２０４…電極、２０６ａ〜２０６ｃ…電極、２１０…誘電体層、２１１…第１の導電体層、２１２…第２の導電体層、２１３…第３の導電体層、２１４…第４の導電体層、２１５…第５の導電体層、２１６…第６の導電体層、２２１…第２の電源電極、２２２…信号電極、２２３…グランド電極、２２４…電極、３１０…誘電体層、３１１…第１の導電体層、３１２…第２の導電体層、３１３…第３の導電体層、３１４…第４の導電体層、３１５…第５の導電体層、６１０…誘電体層、６１１…第１の導電体層、６１２…第２の導電体層、６１３…第３の導電体層、６１４…第４の導電体層、６１５…第５の導電体層、Ｉｄ１、Ｉｄ２、Ｉｄ３、Ｉｄ４…変位電流、Ｉｒ１、Ｉｒ２、Ｉｒ３、Ｉｒ４…リターン電流
【図１】
2014107299.tif 000003
【図２】
2014107299.tif 000004
【図３】
2014107299.tif 000005
【図５】
2014107299.tif 000006
【図６】
2014107299.tif 000007
【図４】
2014107299.tif 000008