(57)【要約】【課題】画像形成装置におけるヘッドの位置を補正する技術に関し、解像度や階調の異なるビデオデータや解像度の異なるヘッド等の条件に対して、補正値を柔軟に変更可能として、回路規模を複雑化または増大させることなく対応可能とする。【解決手段】  補正テーブル制御部２０８は、ビデオデータの解像度および階調数の組合せが異なり、かつ、粗調ＲＡＭ２０２のバースト処理単位あたりのバーストビット数が同じである場合の、そのバースト処理単位あたりの処理チップ数が一定となるように、θ＋ＹＹ補正値を変換して粗調用補正値を生成し、ヘッドの出力解像度に従ってθ＋ＹＹ補正値を変換して微調用補正値を生成する。粗調用補正値に基づいてビデオデータに対して粗調補正を実行し、微調用補正値に基づいて粗調補正されたビデオデータをヘッドデータにパターン展開しながらドット単位で微調補正を実行する。【選択図】図２
2014221548.tif 000002
【特許請求の範囲】
【請求項１】
ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成し当該ヘッドデータによって前記ヘッドを制御して印字処理を実行する画像形成装置において、
前記ヘッドの角度ずれを補正するθ補正の補正値と、前記ヘッドに含まれる複数の発光素子アレイチップの該ヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより加算補正値を生成する加算補正値生成部と、
前記ビデオデータの解像度および階調数の組合せが異なり、かつ、前記ビデオデータを一時記憶する第１の記憶部のバースト処理単位あたりのバーストビット数が同じである場合の、当該バースト処理単位あたりの前記発光素子アレイチップの１チップまたは当該１チップを分割した分割チップを単位とした処理チップ数が一定となるように、前記加算補正値を変換して粗調用補正値を生成する粗調用補正値生成部と、
前記ヘッドの出力解像度に従って、前記加算補正値を変換して微調用補正値を生成する微調用補正値生成部と、
前記粗調用補正値に基づいて、前記ビデオデータに対して粗調補正を実行する粗調補正部と、
前記微調用補正値に基づいて、前記粗調補正部によって補正されたビデオデータを前記ヘッドデータにパターン展開しながら、当該ヘッドデータを構成するドット単位で微調補正を実行する微調補正部と、
を備えることを特徴とする画像形成装置。
【請求項２】
前記粗調補正部は、前記第１の記憶部からの前記ビデオデータの読出し処理時に、前記粗調用補正値に基づいて当該読出し処理のための読出しアドレスを制御することにより、前記粗調補正を実行する、
ことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記微調補正部は、前記粗調補正部によって補正されたビデオデータを第２の記憶部に書き込み、当該第２の記憶部から前記ビデオデータを読み出しながらドットデータとしてパターン展開し、当該パターン展開されたドットデータのうち前記微調用補正値に対応する部分を前記ヘッドデータとして前記ヘッドに供給することにより、前記微調補正を実行する、
ことを特徴とする請求項１または２のいずれかに記載の画像形成装置。
【請求項４】
前記ＹＹ補正の補正値を、前記ヘッドの副走査方向の解像度に適合するように量子化し、当該量子化により得られた補正値を前記ＹＹ補正の補正値として前記加算補正値生成部に供給する、
ことを特徴とする請求項１ないし３のいずれかに記載の画像形成装置。
【請求項５】
前記各発光素子アレイチップを所定の数に細分化するように前記ＹＹ補正の補正値を補間し、当該補間により得られた補正値を前記ＹＹ補正の補正値として前記加算補正値生成部に供給する、
ことを特徴とする請求項１ないし４のいずれかに記載の画像形成装置。
【請求項６】
前記θ補正の補正値は主走査方向の１ライン分の角度ずれに対応し、前記主走査方向の前記ヘッドの位置ずれと前記主走査方向の余白に対応しかつ前記各発光素子アレイチップを前記所定の数に細分化するように前記θ補正の補正値を補間し、当該補間により得られた補正値を前記θ補正の補正値として前記加算補正値生成部に供給する、
ことを特徴とする請求項５に記載の画像形成装置。
【請求項７】
ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成し当該ヘッドデータによって前記ヘッドを制御して印字処理を実行する画像形成装置における制御方法であって、
前記ヘッドの角度ずれを補正するθ補正の補正値と、前記ヘッドに含まれる複数の発光素子アレイチップの該ヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより加算補正値を生成し、
前記ビデオデータの解像度および階調数の組合せが異なり、かつ、前記ビデオデータを一時記憶する第１の記憶部のバースト処理単位あたりのバーストビット数が同じである場合の、当該バースト処理単位あたりの前記発光素子アレイチップの１チップまたは当該１チップを分割した分割チップを単位とした処理チップ数が一定となるように、前記加算補正値を変換して粗調用補正値を生成し、
前記ヘッドの出力解像度に従って、前記加算補正値を変換して微調用補正値を生成し、
前記粗調用補正値に基づいて、前記ビデオデータに対して粗調補正を実行し、
前記微調用補正値に基づいて、前記粗調補正の実行によって補正されたビデオデータを前記ヘッドデータにパターン展開しながら、当該ヘッドデータを構成するドット単位で微調補正を実行する、
ことを特徴とする画像形成装置の制御方法。
【請求項８】
ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成し当該ヘッドデータによって前記ヘッドを制御して印字処理を実行する画像形成装置を制御するプログラムであって、
コンピュータに、
前記ヘッドの角度ずれを補正するθ補正の補正値と、前記ヘッドに含まれる複数の発光素子アレイチップの該ヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算させることにより加算補正値を生成させ、
前記ビデオデータの解像度および階調数の組合せが異なり、かつ、前記ビデオデータを一時記憶する第１の記憶部のバースト処理単位あたりのバーストビット数が同じである場合の、当該バースト処理単位あたりの前記発光素子アレイチップの１チップまたは当該１チップを分割した分割チップを単位とした処理チップ数が一定となるように、前記加算補正値を変換させて粗調用補正値を生成させ、
前記ヘッドの出力解像度に従って、前記加算補正値を変換させて微調用補正値を生成させ、
前記粗調用補正値に基づいて、前記ビデオデータに対して粗調補正を実行させ、
前記微調用補正値に基づいて、前記粗調補正の実行によって補正されたビデオデータを前記ヘッドデータにパターン展開させながら、当該ヘッドデータを構成するドット単位で微調補正を実行させる、
ことを特徴とする画像形成装置の制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置におけるヘッドの位置ずれを相殺するように補正されたヘッドデータを生成する画像形成装置、その制御方法及び制御プログラムに関する。
【背景技術】
【０００２】
画像形成装置として、例えばタンデム方式を採用するカラーページプリンタ装置では、シアン（Ｃ)、マゼンダ（Ｍ)、イエロー（Ｙ)、ブラック（Ｋ)の各色に専用のヘッドとドラムを配設し、１回の印刷工程によって各色を印刷することにより、高速印刷を実現している。
【０００３】
このような方式の画像形成装置では、上記４色の印字位置を正確に一致させることが重要である。例えば、ヘッドがＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）で実現されるＬＥＤプリンタでは、感光ドラムに対向配置するようにＬＥＤアレイヘッドが設けられており、これにデータがロードされた後、ストローブ信号が入力されることにより、発光部が駆動され、感光ドラム上に潜像が形成される。
【０００４】
ここで、ＬＥＤアレイヘッドは、基板上に複数のＬＥＤアレイチップが実装されており、各ＬＥＤアレイチップの発光部が一直線に列設され、かつ感光ドラムの軸に対して平行に設置されるのが理想である。
【０００５】
しかしまず、ＬＥＤアレイヘッドのライン（長手方向）を感光ドラムの軸に対して完全に平行に設置するのは困難であるため、この軸に対するヘッドの角度ずれが発生する。従って、従来、実装の際に発生するこの角度ずれ量に応じて、副走査方向にずらした印字データをヘッドに送ることにより、実装のずれを相殺し、印字品位を向上させる補正が行われる。この補正をθ補正と呼ぶ。
【０００６】
また、各ＬＥＤアレイチップは、ＬＥＤアレイヘッド上で一直線に列設されるのが理想であるが、実装の際に、多少のばらつきが生じるのが普通である。従って、従来、各ＬＥＤアレイチップを直線に沿って列設したときのずれ量に応じて、副走査方向にずらした印字データをヘッドに送ることにより、実装のずれを相殺し、印字品位を向上させる補正が行われる。この補正を、チップ段差補正、あるいはＹＹ補正と呼ぶ。
【０００７】
ヘッドの位置補正を行う第１の従来技術として、次の技術が知られている（例えば特許文献１に記載の技術）。入力制御部を介して印刷データがデータバッファに供給され、データバッファ内のラインバッファに記憶される。また、データバッファに書き込まれた印刷データは出力制御部によって読み出され、例えばプリンタエンジンに出力される。このデータ読み出しの際、アドレス制御部から出力される副走査方向のアドレスデータは、角度誤差補正アドレス変換部によってθ補正され、加算機に出力されると共に、ＬＥＤずれ量格納メモリに記憶されたＬＥＤアレイのずれ量のデータが加算機に出力され、加算機によってθ補正とＹ補正の両方の補正が行われたアドレスデータが出力され、データバッファから上述のデータを読み出す。
【０００８】
ヘッドの位置補正を行う第２の従来技術として、次の技術が知られている（例えば特許文献２に記載の技術）。１画素のビデオデータをｎドットデータに分割する際のｎで補正データを割って得られる商の値を使用して、Ｉ／Ｆコントローラのメモリ内の描画データのθ補正を行い、ビデオデータ単位にθ補正されたビデオデータをエンジン制御部に送る。さらに、エンジン制御部では補正データを上記ｎで割って得られる余りの値に基づいてドットデータのθ補正を行い、順次印字ヘッド部へ転送する。このようにビデオデータ単位、およびドットデータ単位でθ補正を施し、容量の小さいメモリによっても補正処理を可能とする構成である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−３３５００１号公報
【特許文献２】特開２００３−１１２４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の第１の従来技術では、θ補正とＹ補正（ＹＹ補正に対応）の両方の補正を行うことができる。しかし、この従来技術は、ビデオデータからヘッダを駆動するために微画素のドットパターンに展開したヘッドデータに対して補正が行われる。ヘッドデータは、ビデオデータに比較して多くのドットデータからなるため、主走査方向の１ライン分のヘッドデータに対して広い範囲での補正を行うためには、大容量のラインバッファが必要となり、画像形成装置のコストアップを招いてしまうという問題点を有していた。
【００１１】
また、上述の第２の従来技術は、まずビデオデータに対して大きなθ補正を行い、その補正されたビデオデータからパターン展開されたドットデータに対して、残りのθ補正を行うことにより、容量の小さいメモリによっても補正処理を可能としている。しかし、この従来技術では、ビデオデータおよびドットデータに対するθ補正値が固定的であるため、解像度や階調の異なるビデオデータや解像度の異なるヘッド等の条件に対応するのが困難であるという問題点を有していた。また、解像度や階調の異なるビデオデータや解像度の異なるヘッド等の条件に対応するためには、ラインバッファにおける記憶容量やリード／ライトの転送条件等（例えばリード／ライトのビット幅やバーストビット数）を変更する必要が生ずる。このため、制御回路規模が肥大化してコストアップを招いてしまうという問題点を有していた。
【００１２】
本発明は、解像度や階調の異なるビデオデータや解像度の異なるヘッド等の条件に対して、補正値を柔軟に変更可能として、回路規模を複雑化または増大させることなく対応可能とすることを目的とする。
【課題を解決するための手段】
【００１３】
態様の一例では、ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成しそのヘッドデータによってヘッドを制御して印字処理を実行する画像形成装置は、ヘッドの角度ずれを補正するθ補正の補正値と、ヘッドに含まれる複数の発光素子アレイチップのそのヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより加算補正値を生成する加算補正値生成部と、ビデオデータの解像度および階調数の組合せが異なり、かつ、ビデオデータを一時記憶する第１の記憶部のバースト処理単位あたりのバーストビット数が同じである場合の、そのバースト処理単位あたりの発光素子アレイチップの１チップまたはその１チップを分割した分割チップを単位とした処理チップ数が一定となるように、加算補正値を変換して粗調用補正値を生成する粗調用補正値生成部と、ヘッドの出力解像度に従って、加算補正値を変換して微調用補正値を生成する微調用補正値生成部と、粗調用補正値に基づいて、ビデオデータに対して粗調補正を実行する粗調補正部と、微調用補正値に基づいて、粗調補正部によって補正されたビデオデータをヘッドデータにパターン展開しながら、そのヘッドデータを構成するドット単位で微調補正を実行する微調補正部と、を備える。
【００１４】
また、態様の一例では、ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成しそのヘッドデータによってヘッドを制御して印字処理を実行する画像形成装置における制御方法は、ヘッドの角度ずれを補正するθ補正の補正値と、ヘッドに含まれる複数の発光素子アレイチップのそのヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより加算補正値を生成し、ビデオデータの解像度および階調数の組合せが異なり、かつ、ビデオデータを一時記憶する第１の記憶部のバースト処理単位あたりのバーストビット数が同じである場合の、そのバースト処理単位あたりの発光素子アレイチップの１チップまたはその１チップを分割した分割チップを単位とした処理チップ数が一定となるように、加算補正値を変換して粗調用補正値を生成し、ヘッドの出力解像度に従って、加算補正値を変換して微調用補正値を生成し、粗調用補正値に基づいて、ビデオデータに対して粗調補正を実行し、微調用補正値に基づいて、粗調補正の実行によって補正されたビデオデータをヘッドデータにパターン展開しながら、そのヘッドデータを構成するドット単位で微調補正を実行する、こと含む。
【００１５】
また、態様の一例では、ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成しそのヘッドデータによってヘッドを制御して印字処理を実行する画像形成装置を制御するプログラムは、コンピュータに、ヘッドの角度ずれを補正するθ補正の補正値と、ヘッドに含まれる複数の発光素子アレイチップのそのヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算させることにより加算補正値を生成させ、ビデオデータの解像度および階調数の組合せが異なり、かつ、ビデオデータを一時記憶する第１の記憶部のバースト処理単位あたりのバーストビット数が同じである場合の、そのバースト処理単位あたりの発光素子アレイチップの１チップまたはその１チップを分割した分割チップを単位とした処理チップ数が一定となるように、加算補正値を変換させて粗調用補正値を生成させ、ヘッドの出力解像度に従って、加算補正値を変換させて微調用補正値を生成させ、粗調用補正値に基づいて、ビデオデータに対して粗調補正を実行させ、微調用補正値に基づいて、粗調補正の実行によって補正されたビデオデータをヘッドデータにパターン展開させながら、そのヘッドデータを構成するドット単位で微調補正を実行させる。
【発明の効果】
【００１６】
本発明によれば、解像度や階調の異なるビデオデータや解像度の異なるヘッド等の条件に対して、補正値を柔軟に変更可能として、回路規模を複雑化または増大させることなく対応することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態のシステム構成例を示す図である。
【図２】本実施形態におけるヘッド制御部の構成例を示す図である。
【図３】粗調レジスト制御部内の粗調ＲＡＭ制御ブロックの構成例を示す図である。
【図４】微調レジスト制御部内の微調ＲＡＭ制御ブロックの構成例を示す図である。
【図５】ヘッド部内のＬＥＤアレイチップの構成例を示す図である。
【図６】ＬＥＤアレイチップの実装位置ずれの説明図である。
【図７】ビデオおよびＲＡＭ条件による処理ドット単位／処理チップ単位の説明図である。
【図８】補正値登録シーケンスを示す図である。
【図９】ＹＹ補正値生成処理の説明図である。
【図１０】Ｙずれ量とＲＯＭデータとの関係を示す対応表である。
【図１１】θ補正値の算出処理の説明図である。
【図１２】Ｘ補正の説明図である。
【図１３】本実施形態の動作説明図（６００ｄｐｉ）である。
【図１４】本実施形態の動作説明図（１２００ｄｐｉ）である。
【図１５】本実施形態の効果の説明図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について図面を参照しながら詳細に説明する。
【００１９】
図１は、本発明の実施形態のシステム構成例を示す図である。
【００２０】
ホスト機器１５０は、パーソナルコンピュータ（以下「パソコン」と呼ぶ）１５１やプリンタサーバ１５２で構成される。プリンタ装置１００とパソコン１５１間は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ：ユニバーサルシリアルバス）インタフェース１５５で接続されている。プリンタ装置１００とプリンタサーバ１５２間は、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ：ロカールエリアネットワーク）１５６で接続さている。なお、プリンタ装置１００とパソコン１５１間、パソコン１５１とプリンタサーバ１５２間もＬＡＮ１５６で接続されてよい。
【００２１】
パソコン１５１内で実行されている特には図示しないアプリケーションプログラムから印刷が実行されると、パソコン１５１は、アプリケーションプログラムからプリンタドライバを介して出力されたコマンドデータを変換しながら、パソコン１５１内のスプーラ１５３に一旦保存する。パソコン１５１とプリンタ装置１００がＵＳＢインタフェース１５５で接続されている場合は、パソコン１５１内のスプーラ１５３からプリンタ装置１００に直接コマンドデータが送信される。ＬＡＮ１５６で接続されているプリンタサーバ１５２経由で印刷を実行する場合は、パソコン１５１内のスプーラ１５３にに保存されたデータが、プリンタサーバ１５２内のスプーラ１５４へ転送され、そのスプーラ１５４からプリンタ装置１００にコマンドデータが送信される。
【００２２】
プリンタ装置１００は、Ｉ／Ｆ（インタフェース）コントローラ１０１、エンジンコントローラ１０２、およびプリンタエンジン１０３を備える。
【００２３】
Ｉ／Ｆコントローラ１０１は、受信制御部１０４、ＲＯＭ（リードオンリーメモリ：読出し専用メモリ）１０５、フォント部１０６、表示制御部１０７、ＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：マイクロプロセッシングユニット）１０８、ビデオＩ／Ｆ（インタフェース）制御部１０９、メモリ部１１０、ＡＳＩＣ（Ａｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：特定用途向け集積回路）１１１、およびこれらを相互接続するシステムバス１２６を備える。
【００２４】
ＭＰＵ１０８は、ＲＯＭ１０５に記憶された制御プログラムを実行することにより、Ｉ／Ｆコントローラ１０１全体の動作を制御する。ＭＰＵ１０８は、エラーが発生した場合等において、表示制御部１０７に表示を行う。
【００２５】
受信制御部１０４は、ホスト機器１５０側からのコマンドデータを受信し、メモリ部１１０内の受信バッファへＤＭＡ（ダイレクトメモリアクセス）転送する。受信制御部１０４はまた、プリンタ装置１００の状態を、ホスト機器１５０側に通知する。
【００２６】
ＭＰＵ１０８は、メモリ部１１０内の受信バッファのコマンドデータを解析し、フォント部１０６に記憶されたフォントデータを用いながら、ビデオデータ（ビットマップデータ）に変換し、メモリ部１１０内の描画エリアに描画（保存）する。
【００２７】
ＭＰＵ１０８による１ページの描画が完了すると、ビデオＩ／Ｆ制御部１０９が、エンジンコントローラ１０２に対して印刷開始を指定し、エンジンコントローラ１０２からの水平同期信号（ＨＳＹＮＣ）に同期させて、１ライン毎にメモリ部１１０内の描画エリアのビデオデータを、エンジンコントローラ１０２へＤＭＡ転送する。また、ビデオＩ／Ｆ制御部１０９は、給紙口の選択や解像度の指定等のプリンタエンジン指定やジャムなどのプリンタエンジン状態の受信も行なう。
【００２８】
ＡＳＩＣ１１１は、各制御の選択（チップセレクト）やＤＭＡ制御時のシステムバス１２６の制御を行なっている。また、メモリ部１１０内の描画データの圧縮／伸張（メモリ部１１０内の圧縮エリアを使用）と、ＤＭＡ制御によるエンジンコントローラ１０２へのビデオデータの転送を実行する。
【００２９】
エンジンコントローラ１０２は、ヘッド制御部１１３およびモータ制御部１１４を含むＡＳＩＣ１１２、ＭＰＵ１１５、定着制御部１１６、高圧制御部１１７を備える。
【００３０】
プリンタエンジン１０３は、ヘッド部１１８、メインモータ１１９、負荷１２０、センサ１２１、定着サーミスタ１２２、定着ヒータ１２３、および高圧部１２４などを備える。
【００３１】
ＡＳＩＣ１１２は、ヘッド制御部１１３にて、１ライン分の印刷タイミングを制御しながら、プリンタエンジン１０３内のヘッド部１１８へヘッドデータを送り、感光体に画像を形成させる。ＡＳＩＣ１１２は、モータ制御部１１３によって、プリンタエンジン１０３内のメインモータ１１９を制御する。ＡＳＩＣ１１２は、プリンタエンジン１０３内の給紙ソレノイドや待機クラッチなどの負荷１２０を制御する。ＡＳＩＣ１１２は、プリンタエンジン１０３内の各種センサ１２１を介して、給紙、排紙、紙有無、用紙サイズ、ユニット情報等を検出する。
【００３２】
ＭＰＵ１１５は、ＲＯＭ、ＲＡＭ（ランダムアクセスメモリ）、Ａ／Ｄ変換器を内蔵するワンチップマイクロコンピュータである。ＭＰＵ１１５は、プリンタエンジン１０３内の定着サーミスタ１２２の値を内蔵のＡ／Ｄ変換器を介して算出し、その算出結果に基づいて定着制御部１１６を介してプリンタエンジン１０３内の定着ヒータ１２３を制御することにより、定着温度制御を実行する。
【００３３】
Ｉ／Ｆコントローラ１０１内のビデオＩ／Ｆ制御部１０９が印刷開始を指定すると、ＡＳＩＣ１１２内のモータ制御部１１３が、プリンタエンジン１０３内のメインモータ１１９を回転させ、用紙を搬送させる。また、ＡＳＩＣ１１２は、センサ１２１を介して用紙先端が画像形成可能な位置に到達したことを検知し、Ｉ／Ｆコントローラ１０１内のビデオＩ／Ｆ制御部１０９に知らせる。次に、ＡＳＩＣ１１２は、Ｉ／Ｆコントローラ１０１に水平同期信号を出力するとともに、ヘッドデータをプリンタエンジン１０３内のヘッド部１１８へ送信して、画像を形成する。
【００３４】
このとき、ヘッド制御部１１３は、Ｉ／Ｆコントローラ１０１から供給されるビデオデータに対し、後述するθ補正、ＹＹ補正、およびＸ補正を行いながらヘッドデータを生成し、それをヘッド部１１８に出力する。θ補正は、ヘッド部１１８の基板上に構成されるＬＥＤアレイチップ（特には図示しない）のラインの角度ずれの補正である。ＹＹ補正は、ヘッド部１１８の基板上のＬＥＤアレイチップの副走査方向の実装ずれの補正である。
【００３５】
図２は、図１のエンジンコントローラ１０２内のＡＳＩＣ１１２により実装されるヘッド制御部１１３の構成例を示す図である。
【００３６】
前述したように、図１のホスト機器１５０から供給される印刷データはＩ／Ｆコントローラ１０１内の受信制御部１０４の制御により、メモリ部１１０内の受信バッファにＤＭＡ転送され、さらにコマンド解析後のビデオデータがビデオＩ／Ｆ制御部１０９を介してヘッド制御部１１３に供給される。
【００３７】
ヘッド制御部１１３は、粗調レジスト制御部２０１、微調レジスト制御部２０４、およびヘッドＩ／Ｆ制御部２０７を備える。図１のＩ／Ｆコントローラ１０１から出力されたビデオデータは、まず粗調レジスト制御部２０１に入力する。
【００３８】
粗調レジスト制御部２０１には、第１の記憶部である粗調ＲＡＭ２０２と、粗調補正テーブル２０３が接続され、これら全体で粗調補正部の機能を有する。
【００３９】
粗調レジスト制御部２０１は、入力したビデオデータを、粗調ＲＡＭ２０２に書き込む。
【００４０】
粗調レジスト制御部２０１は、微調レジスト制御部２０４からの要求に従って、粗調ＲＡＭ２０２に書き込まれたビデオデータを、粗調補正テーブル２０３に登録された粗調用補正値に従って、θ補正、ＹＹ補正、およびＸ補正を実行しながら読み出し、その補正されたビデオデータを微調レジスト制御部２０４に供給する。
【００４１】
微調レジスト制御部２０４には、第２の記憶部である微調ＲＡＭ２０５と、微調補正テーブル２０６が接続され、これら全体で微調補正部の機能を有する。
【００４２】
微調レジスト制御部２０４は、入力したビデオデータを、微調ＲＡＭ２０５に書き込む。
【００４３】
微調レジスト制御部２０４は、微調ＲＡＭ２０５に書き込まれた例えば６００ｄｐｉまたは１２００ｄｐｉのビデオデータを読み出しながら、ヘッド部１１８のヘッド駆動に対応した例えば１８００ｄｐｉまたは２４００ｄｐｉの解像度のドットデータにパターン展開する。微調レジスト制御部２０４は、その展開したドットデータから、微調補正テーブル２０６に登録された微調用補正値に対応するパターン位置のデータを選択し、その選択したドットデータをヘッドデータとしてヘッドＩ／Ｆ制御部２０７に転送する。
【００４４】
ヘッドＩ／Ｆ制御部２０７は、微調レジスト制御部２０４から転送されたビデオデータを図１のヘッド部１１８に出力する。この時、ヘッドＩ／Ｆ制御部２０７は、ヘッド制御信号と共にドットクロックに同期させて、ヘッドデータをヘッド部１１８に出力する。
【００４５】
補正テーブル制御部２０８は、加算補正値生成部、粗調用補正値生成部、および微調用補正値生成部の３つの機能を実行する。
【００４６】
まず、補正テーブル制御部２０８は、加算補正値生成部の機能として、図１のヘッド部１１８の角度ずれを補正するθ補正の補正値と、ヘッド部１１８を構成する各ＬＥＤアレイチップ（発光素子アレイチップ）の副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより、加算補正値を生成する。θ補正の補正値は例えば、パッチと呼ばれるテストパターンを画像形成装置の転写ベルト上（特には図示しない）に打ってそれをセンサで読み取ることにより、例えば図１のＭＰＵ１１５により検出され、バス２０９を介して補正テーブル制御部２０８に供給される。ＹＹ補正の補正値は、例えばヘッド部１１８の供給メーカによる製造時に測定され、例えば図１のＭＰＵ１１５が内蔵するＲＯＭに記憶されて、バス２０９を介して補正テーブル制御部２０８に読み出される。
【００４７】
ここで、補正テーブル制御部２０８は、上述のＭＰＵ１１５内のＲＯＭから読み出したＹＹ補正の補正値を、ヘッドの副走査方向の解像度に適合するように量子化し、その量子化により得られた補正値を上述の加算補正値の生成に使用してよい。
【００４８】
また、補正テーブル制御部２０８は、上述のＭＰＵ１１５内のＲＯＭから読み出したＹＹ補正の補正値を、図１のヘッド部１１８を構成する各ＬＥＤアレイチップを所定の数（例えば１／３チップ単位で３分割）に細分化するように補間し、その補間により得られた補正値を上述の加算補正値の生成に使用してよい。
【００４９】
さらに、補正テーブル制御部２０８は、上述のＭＰＵ１１５から供給された例えば主走査方向の１ライン分の角度ずれに対応するθ補正の補正値を、図１のヘッド部１１８のＬＥＤアレイチップの主走査方向のヘッド位置ずれと主走査方向の余白に対応し、かつ各ＬＥＤアレイチップを所定の数（例えば１／３チップ単位で３分割）に細分化するように補間し、その補間により得られた補正値を上述の加算補正値の生成に使用してよい。
【００５０】
次に、補正テーブル制御部２０８は、粗調用補正値生成部の機能として、ビデオデータの解像度および階調数の組合せが異なり、かつ、ビデオデータを一時記憶する第１の記憶部である粗調ＲＡＭ２０２のバースト処理単位あたりのバーストビット数が同じである場合の、バースト処理単位あたりのＬＥＤアレイチップの１チップまたはその１チップを分割した分割チップを単位とした処理チップ数が一定となるように、上述の加算補正値を変換して粗調用補正値を生成し、粗調補正テーブル２０３に登録する。
【００５１】
さらに、補正テーブル制御部２０８は、図１のヘッド部１１８の出力解像度に従って、上述の加算補正値を変換して微調用補正値を生成し、微調補正テーブル２０６に登録する。
【００５２】
このように本実施形態では、ビデオデータの解像度および階調、ならびにヘッド部１１８の出力解像度に従って、粗調用補正値と微調用補正値を柔軟に変更可能として、粗調補正テーブル２０３および微調補正テーブル２０６に登録し、粗調補正処理と微調補正処理を実行することができる。このとき、本実施形態では、ビデオデータの解像度および階調やヘッド部１１８の出力解像度が変化しても、粗調ＲＡＭ２０２のバースト処理単位あたりのバーストビット数が同じである場合の、バースト処理単位あたりのＬＥＤアレイチップの１チップまたはその１チップを分割した分割チップを単位とした処理チップ数が一定になるように、粗調用補正値と微調用補正値が変更される。これにより、本実施形態では、回路規模を複雑化または増大させることなく、ビデオデータの解像度や階調の変更およびヘッド部１１８の出力解像度の変更に対応することが可能となる。
【００５３】
図３は、図２の粗調レジスト制御部２０１内の粗調ＲＡＭ制御ブロックの構成例を示す図である。この制御ブロックは、図２の粗調ＲＡＭ２０２へのビデオデータの書込みおよび読出しの際のアドレス指定を制御し、ライトアドレス制御部３０１、リードアドレス制御部３０２、粗調補正用主走査方向アドレス生成部３０３、加算器３０４、およびマルチプレクサ３０５を備える。なお、図３に示される粗調補正テーブル２０３は、図２に示されるものと同一であり、上記制御ブロックの外部に位置するものであるが、説明の便宜上、図３に図示している。
【００５４】
マルチプレクサ３０５の出力データは、図２の粗調ＲＡＭ２０２のアドレスを指定する粗調ＲＡＭアドレス３１２である。
【００５５】
例えば粗調ＲＡＭ２０２にビデオデータが書き込まれる際には、ライトアドレス制御部３０１から主走査アドレス３０６および副走査アドレス３０７が、マルチプレクサ３０５を介して粗調ＲＡＭアドレス３１２として出力される。これは、ビデオデータの通常の書き込み動作である。
【００５６】
一方、粗調ＲＡＭ２０２からビデオデータが読み出される際には、リードアドレス制御部３０２から、まず主走査アドレス３０８が、マルチプレクサ３０５を介して粗調ＲＡＭアドレス３１２の一部として出力される。また、リードアドレス制御部３０２から、副走査アドレス３０９が、加算器３０４に入力する。さらに、リードアドレス制御部３０２からの主走査アドレス３０８および副走査アドレス３０９の出力タイミング信号に同期して、粗調補正用主走査方向アドレス生成部３０３が、図２の粗調補正テーブル２０３に登録されている粗調用補正値に基づいて、粗調補正用補正データ３１０を生成し、加算器３０４に入力させる。加算器３０４は、リードアドレス制御部３０２からの副走査アドレス３０９と粗調補正用主走査方向アドレス生成部３０３からの粗調補正用補正データ３１０を加算し、粗調補正された副走査アドレス３１１を出力する。この粗調補正された副走査アドレス３１１は、マルチプレクサ３０５を介して、リードアドレス制御部３０２からの主走査アドレス３０６とともに、粗調ＲＡＭアドレス３１２として粗調ＲＡＭ２０２に供給される。
【００５７】
このように、本実施形態では、第１の記憶部である粗調ＲＡＭ２０２からのビデオデータの読出し処理時に、粗調補正テーブル２０３に登録された粗調用補正値に基づいて粗調補正用補正データ３１０が生成され、これにより上記読出し処理のための読出しアドレスである粗調ＲＡＭアドレス３１２が制御される。これにより、ビデオデータに対して、θ補正およびＹＹ補正に関する副走査方向の粗調補正を実行することが可能となる。
【００５８】
図４は、図２の粗調レジスト制御部２０１内の微調ＲＡＭ制御ブロックの構成例を示す図である。この制御ブロックは、図２の微調ＲＡＭ２０５へのビデオデータの書込みおよび読出しの際のアドレス指定を制御するとともに、微調ＲＡＭ２０５から読み出されたドットデータに対して微調補正を実行し、ライトアドレス制御部４０１、リードアドレス制御部４０２、マルチプレクサ４０３、および微調補正用主走査方向アドレス生成部４０４を備える。なお、図４に示される微調ＲＡＭ２０５および微調補正テーブル２０６は、図２に示されるものと同一であり、上記制御ブロックの外部に位置するものであるが、説明の便宜上、図４に図示している。
【００５９】
例えば微調ＲＡＭ２０５に図２の粗調レジスト制御部２０１から転送されてきたビデオデータが書き込まれる際には、ライトアドレス制御部４０１から主走査アドレス４０５および副走査アドレス４０６が、マルチプレクサ４０３を介して微調ＲＡＭアドレス４０９として微調ＲＡＭ２０５に供給される。これは、ビデオデータの通常の書き込み動作である。
【００６０】
一方、微調ＲＡＭ２０５からビデオデータが読み出される際には、リードアドレス制御部４０２から主走査アドレス４０７および副走査アドレス４０８が、マルチプレクサ４０３を介して微調ＲＡＭアドレス４０９として微調ＲＡＭ２０５に供給される。これは、ビデオデータの通常の読み出し動作である。
【００６１】
微調ＲＡＭ２０５から読み出された例えば６００ｄｐｉまたは１２００ｄｐｉのビデオデータは、ヘッド部１１８のヘッド駆動に対応した例えば１８００ｄｐｉまたは２４００ｄｐｉの解像度のドットデータ４１０にパターン展開される。
【００６２】
一方、リードアドレス制御部４０２からの主走査アドレス４０７および副走査アドレス４０８の出力タイミング信号に同期して、微調補正用主走査方向アドレス生成部４０４が、図２の微調補正テーブル２０６に登録されている微調用補正値に基づいて、微調補正用補正データ４１１を生成する。この微調補正用補正データ４１１は、微調ＲＡＭ２０５から読み出されたビデオデータに基づいてパターン展開されたドットデータ４１０のうちヘッドデータ４１２として出力するパターン位置を指定する。この結果、ドットデータ４１０から選択されたデータがヘッドデータ４１２として、図２のヘッドＩ／Ｆ制御部２０７に転送され図１のヘッド部１１８が駆動される。
【００６３】
このように、本実施形態では、第２の記憶部である微調ＲＡＭ２０５からビデオデータが読み出されてドットデータ４１０にパターン展開された後に、微調補正テーブル２０６に登録された微調用補正値に基づいて微調補正用補正データ４１１が生成され、これによりヘッドデータ４１２として読み出されるドットデータ４１０が選択される。これにより、ドットデータ４１０に対して、θ補正およびＹＹ補正に関する副走査線方向の微調補正を実行することが可能となる。
【００６４】
次に、本実施形態の動作について、以下に説明する。
【００６５】
図５は、図１のヘッド部１１８の基板上に列設されるＬＥＤアレイチップの構成例を示す図である。
【００６６】
図５（ａ）は、６００ｄｐｉヘッドの例を示している。この場合、１ラインのチップ数は４０チップであり、１チップ内のドット数は１９２ドット、１ラインのドット数は１９２ドット×４０チップ＝７６８０ドットである。本実施形態では、１チップを３分割した１／３チップ単位で処理が実行される。すなわち、１ラインは４０チップ×３分割＝１２０  １／３チップ単位であり、１つの１／３チップ単位は１９２ドット÷３＝６４ドットになる。
【００６７】
図５（ｂ）は、１２００ｄｐｉヘッドの例を示している。この場合、１ラインのチップ数は６００ｄｐｉヘッドの場合と同様に４０チップであり、１チップ内のドット数は３８４ドット、１ラインのドット数は３８４ドット×４０チップ＝１５３６０ドットである。１／３チップ単位では、１ラインは４０チップ×３分割＝１２０  １／３チップ単位であり、１つの１／３チップ単位は３８４ドット÷３＝１２８ドットになる。
【００６８】
図６は、図１のヘッド部１１８の基板上に列設されるＬＥＤアレイチップの実装位置ずれの説明図である。図６（ａ）は、ＬＥＤアレイチップの１チップを２分割して１／２チップ単位でＬＥＤアレイチップ位置ずれ６０１を管理する場合の例であり、図６（ｂ）は、１／３チップ単位でＬＥＤアレイチップ位置ずれ６０２を管理する場合の例である。これらのＬＥＤアレイチップ位置ずれ６０１、６０２は、ＬＥＤアレイチップの端部の発光点の副走査線方向の位置ずれ量を示しており、前述したＹＹ補正値に対応し、例えばヘッド部１１８の供給メーカから提供される。供給メーカが、例えば、１／２チップ単位でＬＥＤアレイチップの位置ずれ情報だけを提供する場合には、より実装精度を向上させるために１／３チップ単位でＹＹ補正を行うために、１／２チップ単位のＬＥＤアレイチップ位置ずれ６０１に基づいて、１／３チップ単位のＬＥＤアレイチップ位置ずれ６０２を生成することができる。この場合、各ＬＥＤアレイチップの３つの１／３チップ単位のブロックのうち、両端の１／３チップ単位の各ブロックに対しては、１／２チップ単位のＹＹ補正データ（ＬＥＤアレイチップ位置ずれ６０１）の値をそのまま流用する。また、３つの１／３チップ単位のブロックのうち、中央の１／３チップ単位のブロックについては、１／２チップ単位のＹＹ補正データ（ＬＥＤアレイチップ位置ずれ６０１）から、線形補間により算出すればよい。本実施形態でも、図２の補正テーブル制御部２０８は、１／２チップ単位のＹＹ補正データから１／３チップ単位のＹＹ補正データを補間演算している。
【００６９】
図７は、ビデオおよびＲＡＭ条件による処理ドット単位／処理チップ単位の説明図である。図７（ａ）は、図２の粗調ＲＡＭ２０２における各ＲＡＭ条件および各ビデオデータ条件において、一処理単位で処理可能な処理ドット単位を示している。また、図７（ｂ）は、各ＲＡＭ条件および各ビデオデータ条件において、一バースト処理単位で処理可能な１／３チップ単位での処理チップ数を示しており、図７（ｂ−１）は６００ｄｐｉヘッドの場合、図７（ｂ−２）は１２００ｄｐｉヘッドの場合である。
【００７０】
まず、図７（ａ）において、例えば粗調ＲＡＭ２０２のデータ幅が１６ビット、バースト処理が１２８ビットでビデオデータの階調値が４値、すなわち２ビット／ドット（ｂｉｔ／ｐｉｘｅｌ）の場合、処理ドット単位は、１２８ビット÷２ビット＝６４ドットとなる。同様に、例えば粗調ＲＡＭ２０２のデータ幅が３２ビット、バースト処理が２５６ビットでビデオデータの階調値が２値、すなわち１ビット／ドットの場合、処理ドット単位は、２５６ビット÷１ビット＝２５６ドットとなる。さらに、例えば粗調ＲＡＭ２０２のデータ幅が３２ビット、バースト処理が２５６ビットでビデオデータの階調値が４値、すなわち２ビット／ドットの場合、処理ドット単位は、２５６ビット÷２ビット＝１２８ドットとなる。
【００７１】
次に、図７（ｂ−１）の６００ｄｐｉヘッドが選択された場合に、例えば粗調ＲＡＭ２０２のデータ幅が１６ビット、バースト処理が１２８ビットでビデオデータの階調値が４値、すなわち２ビット／ドットの場合、処理チップ単位は、１２８ビット÷２ビット÷６４ドット＝１  １／３チップ単位となる。ここで、６００ｄｐｉヘッドの場合、図５（ａ）に示したように、１／３チップ単位＝６４ドットである。同様に、例えば粗調ＲＡＭ２０２のデータ幅が３２ビット、バースト処理が２５６ビットでビデオデータの階調値が４値、すなわち２ビット／ドットの場合、処理ドット単位は、２５６ビット÷２ビット÷６４ドット＝２  １／３チップ単位となる。
【００７２】
次に、図７（ｂ−２）の１２００ｄｐｉヘッドが選択された場合に、例えば粗調ＲＡＭ２０２のデータ幅が３２ビット、バースト処理が２５６ビットでビデオデータの階調値が２値、すなわち１ビット／ドットの場合、処理ドット単位は、２５６ビット÷１ビット÷１２８ドット＝２  １／３チップ単位となる。ここで、１２００ｄｐｉヘッドの場合、図５（ｂ）に示したように、１／３チップ単位＝１２８ドットである。
【００７３】
図７より、粗調ＲＡＭ２０２のバースト処理単位あたりのビット幅として３２ビット幅、バーストビット数として２５６ビットを選択し、ビデオデータの解像度として６００ｄｐｉ、階調値として４値（２ビット／ドット）、またはビデオデータの解像度として１２００ｄｐｉ、階調値として２値（１ビット／ドット）を選択することにより、バースト処理単位あたりのＬＥＤアレイチップの１／３チップ単位あたりの処理チップ数を２  １／３チップ単位の一定にすることができる。このように、粗調ＲＡＭ２０２のビット幅およびバーストビット数とバースト処理単位あたりの処理チップ数を一定にすることにより、６００ｄｐｉ、４値と１２００ｄｐｉ、２値のビデオデータ処理で、図２の粗調レジスト制御部２０１における粗調ＲＡＭ２０２に対するメモリアクセス処理を共通化することが可能になる。この結果、粗調レジスト制御部２０１の回路規模の増加を最小限に抑制することが可能となり、図１のＡＳＩＣ１１２内のＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）のチップサイズを抑え、コスト増加を抑えることが可能となる。
【００７４】
以下に、ビデオデータの解像度として６００ｄｐｉおよび階調値４または１２００ｄｐｉおよび階調値２が選択できるようなスペックの画像形成装置（プリンタ装置）を前提例とする、図２の補正テーブル制御部２０８による粗調用補正値および微調用補正値の粗調補正テーブル２０３および微調補正テーブル２０６への登録処理について、詳細に説明する。
【００７５】
図８は、補正テーブル制御部２０８が実行する補正値登録シーケンスを示す図である。
【００７６】
ステップＳ８０１とＳ８０２は、ＹＹ補正値生成処理を示す。
【００７７】
まず、補正テーブル制御部２０８は、図２のバス２０９を介してＭＰＵ１１５内のヘッドＲＯＭ（特には図示しない）を読み取ることにより、例えば図６（ａ）１／２チップ単位の副走査方向ずれ量（Ｙずれ量）を取得する（ステップＳ８０１）。図９は、ＹＹ補正値生成処理の説明図である。まず、補正テーブル制御部２０８は、図９（ａ）に示される、１ライン分（４０チップまたは８０  １／２チップ単位）のＬＥＤアレイチップに関するＲＯＭデータ（ＤＥＣ：１０進値）を読み取り、それぞれに対応するＹずれ量（ピッチ数）（図９（ａ））を算出する。このとき、補正テーブル制御部２０８は、例えば図１０に示されるような、Ｙずれ量とＲＯＭデータとの関係を示す対応表データに基づいて、４ビットのＲＯＭデータから、例えば２４００ｄｐｉのＹずれ量（ピッチ数）を取得する。ここで、１ピッチは例えば１０．６μｍ（マイクロメータ）である。
【００７８】
次に、補正テーブル制御部２０８は、以下のＹＹ補正値量子化および線形補間処理を実行する（ステップＳ８０２）。
【００７９】
まず、補正テーブル制御部２０８は、各１／２チップ単位ごとに、Ｙずれ量をピッチ絶対値に変換することにより、１／２チップ単位のＹＹ補正値を算出する。ここで、１／２チップＮｏ．＝１の１／２チップ単位チップについては、ピッチ絶対値を１６．００に設定する（図９（ｂ）の１／２チップＮｏ．＝１のＹＹ補正値）。次に、１／２チップＮｏ．＝２の１／２チップ単位チップについては、１／２チップＮｏ．＝１の１／２チップ単位チップのピッチ絶対値＝１６．００に、１／２チップＮｏ．＝２の１／２チップ単位チップのＹずれ量＝０ピッチを加算し、ピッチ絶対値＝１６．００を算出する。同様に、１／２チップＮｏ．＝３の１／２チップ単位チップについては、１／２チップＮｏ．＝２の１／２チップ単位チップのピッチ絶対値＝１６．００に、１／２チップＮｏ．＝３の１／２チップ単位チップのＹずれ量＝１ピッチを加算し、ピッチ絶対値＝１７．００を算出する。以下、補正テーブル制御部２０８は、１／２チップＮｏ．＝８０まで同様の処理を繰返し実行し、各１／２チップＮｏ．ごとのＹＹ補正値を算出する。
【００８０】
次に、補正テーブル制御部２０８は、１／２チップ単位のＹＹ補正値（図９（ｂ））を１／３チップ単位のＹＹ補正値（図９（ｃ））に変換する。補正テーブル制御部２０８は、チップＮｏ．＝１に属する１／２チップＮｏ．＝１と２の２つのＹＹ補正値１６．００、１６．００から線形補間演算により、１／３チップＮｏ．＝２のＹＹ補正値＝１６．００を算出する。また、１／２チップＮｏ．＝１のＹＹ補正値＝１６．００は１／３チップＮｏ．＝１のＹＹ補正値にコピーし、１／２チップＮｏ．＝２のＹＹ補正値＝１６．００は１／３チップＮｏ．＝３のＹＹ補正値にコピーする。以下同様に、補正テーブル制御部２０８は、１／２チップＮｏ．＝３と４のＹＹ補正値１７．００、１８．００から１／３チップＮｏ．＝４、５、６のＹＹ補正値１７．００、１７．５０、１８．００を算出し、１／２チップＮｏ．＝５と６のＹＹ補正値１８．００、１７．００から１／３チップＮｏ．＝７、８、９のＹＹ補正値１８．００、１７．５０、１７．００を算出する、といった動作を繰返す。これにより、例えば２４００ｄｐｉの１／３チップ単位のＹＹ補正値が算出される。なお、線形補間演算においては、例えば小数点以下第３位で切り捨てを行う。
【００８１】
最後に、補正テーブル制御部２０８は、２４００ｄｐｉの１／３チップ単位のＹＹ補正値（図９（ｃ））を１８００ｄｐｉの１／３チップ単位のＹＹ補正値（図９（ｄ））に変換する。なお、ここでは、６００ｄｐｉのビデオデータを１８００ｄｐｉのヘッド解像度で印字することを想定している。補正テーブル制御部２０８は、
（１／３チップＮｏ．＝１の２４００ｄｐｉピッチのＹＹ補正値＝１６．００）
×（２５．４÷２４００×１０００）÷（２５．４÷１８００×１０００）
を演算し、小数点以下第３位で切り捨てを行うことにより、１／３チップＮｏ．＝１の１８００ｄｐｉピッチのＹＹ補正値＝１２．００を算出する。以下同様に、補正テーブル制御部２０８は、１／３チップＮｏ．＝１２０までの１８００ｄｐｉのＹＹ補正値を算出する。
【００８２】
以上の説明では、補正テーブル制御部２０８は、６００ｄｐｉ／４階調（３度打ち）のビデオデータから１８００ｄｐｉのヘッド解像度を有するＹＹ補正値を算出したが、１２００ｄｐｉ／２階調（２度打ち）のビデオデータから２４００ｄｐｉのヘッド解像度を有するＹＹ補正値を算出する処理についも同様である。この場合は、２４００ｄｐｉのＹずれ量から２４００ｄｐｉのＹＹ補正値への変換であるので、解像度による変換処理は不要で、１／２チップ単位から１／３チップ単位への変換処理のみを行えばよい。
【００８３】
一方、ステップＳ８０３とＳ８０４は、θ補正値生成処理を示す。
【００８４】
まず、補正テーブル制御部２０８は、図２のバス２０９を介して例えばＭＰＵ１１５から、θ補正値を取得する（ステップＳ８０３）。前述したように、θ補正値は例えば、パッチと呼ばれるテストパターンを画像形成装置の転写ベルト上に打ってそれをセンサで読み取ることにより、例えば図１のＭＰＵ１１５により検出される。あるいは、画像形成装置のユーザインタフェース（特には図示しない）を介してユーザがθ補正値を入力し、それをＭＰＵ１１５が取得するようにしてもよい。
【００８５】
次に、補正テーブル制御部２０８は、下記の演算式に従って、１／３チップ単位θ補正値のデータを算出する（ステップＳ８０４）。
【００８６】
１／３チップ単位θ補正値＝θ補正値×(Ｗ−(Ｘ÷Ｄ＋Ｂ))÷Ｖ  ・・・（１）
Ｗ：１／３チップＮｏ．
Ｄ：１／３チップ単位のドット数
Ｂ：余白ドット数÷Ｄ
Ｖ：ビデオデータドット数÷Ｄ
Ｘ：Ｘ補正値（主走査方向位置ずれ）
【００８７】
図１１は、θ補正値の算出処理の説明図である。図１１において、実線１１０１は、図１のヘッド部１１８の基板上に列設されている１色のＬＥＤアレイチップの１ライン分を示しており、この図では、ＬＥＤアレイチップラインが主走査線方向に対して紙面上側に右上がりに角度ずれを起こしている状態が示されている。この状態で、ステップＳ８０３で補正テーブル制御部２０８が例えばＭＰＵ１１５から取得したθ補正値は、図１１に示されるように、左端の基準位置から最大にずれている部分のピッチ数を示している。従って、いま或る１／３チップＮｏ．＝Ｗにおけるピッチずれ量を１／３チップ単位θ補正値とすれば、この値は、図１１に示されるような比例計算によって求めることができる。
【００８８】
上述の（１）式の演算式において、Ｗは１／３チップＮｏ．であり、Ｄを１／３チップ単位のドット数（６００ｄｐｉでは６４ドット、１２００ｄｐｉでは１２８ドット、図５参照）としたとき、単純にはＷと１／３チップ単位換算のビデオデータのライン幅＝Ｖ（＝ビデオデータドット数÷Ｄ）の比が、１／３チップ単位θ補正値とθ補正値の比に等しくなると考えられる。
【００８９】
しかしここで、ＬＥＤアレイチップが、主走査方向にずれて設置されている場合がある。また、余白の部分も差し引いて計算する必要がある。いま、主走査方向の位置ずれ量（ドット数）をＸ、余白ドット数の１／３チップ単位の換算値をＢとすれば、図１１に示される有効ライン部分の長さは「Ｗ−(Ｘ÷Ｄ＋Ｂ)」となる。これと１／３チップ単位換算のビデオデータのライン幅＝Ｖの比が、１／３チップ単位θ補正値とθ補正値の比に等しくなればよい。よって、（１）式により１／３チップ単位θ補正値を算出することができる。
【００９０】
図１２の（ａ）、（ｂ）、（ｃ）は、ヘッド内のチップからのビデオデータの出力位置を示す図である。ヘッドの４０個のチップ全体からは、7680dot分のビデオデータが出力可能であるが、実際には、黒帯の部分で示す、7008dot分のビデオデータだけが出力される。主走査方向位置ズレ補正値に対応して、図１２（ａ）はＸ補正値が0（−80）の場合にビデオデータが出力されるdotの例を示しており、（ｂ）はＸ補正値が80（±0）の場合、（ｃ）はＸ補正値が160（＋80）の場合をそれぞれ示す。例えば図１２（ａ）の状態では、１／３チップＮｏ．＝１から３までと１１５から１２０までは、ビデオデータが出力されないことを示している。図１２（ｂ）の状態では、１／３チップＮｏ．＝１から５までと１１６から１２０までは、ビデオデータが出力されないことを示している。図１２（ｃ）の状態では、１／３チップＮｏ．＝１から６までと１１７から１２０までは、ビデオデータが出力されないことを示している。上述の（１）式により、これらの部分が除かれて１／３チップ単位θ補正値が算出される。
【００９１】
図８の説明に戻り、補正テーブル制御部２０８は、ステップＳ８０１からＳ８０４までの処理により、１／３チップ単位ＹＹ補正値（図９（ｄ）参照）と同じく１／３チップ単位θ補正値（図１２（ａ）、（ｂ）、（ｃ）等を参照）を算出した後、ステップＳ８０５、Ｓ８０６、Ｓ８０７の補正テーブル設定処理を実行する。
【００９２】
まず、補正テーブル制御部２０８は、上述のＹＹ補正値とθ補正値を、１／３チップ単位ごとに加算する。この場合、図１２（ａ）、（ｂ）、（ｃ）等として示されるように、１／３チップ単位θ補正値が存在しない部分については、１／３チップ単位ＹＹ補正値のみが出力される。このようにして、１／３チップ単位ごとの副走査線方向のθ＋ＹＹ補正値が加算補正値として算出される。
【００９３】
続いて、補正テーブル制御部２０８は、上述の加算補正値に基づいて粗調用補正値生成処理（ステップＳ８０６）と微調用補正値生成処理（ステップＳ８０７）を実行する。補正テーブル制御部２０８は、ステップＳ８０６の粗調用補正値生成処理ではビデオデータの解像度（（ａ）６００ｄｐｉ、（ｂ）１２００ｄｐｉ）に基づく処理を実行し、ステップＳ８０７の微調用補正値生成処理ではヘッド部１１８の出力解像度（（ａ）１８００ｄｐｉ、（ｂ）２４００ｄｐｉ）に基づく処理を実行する。
【００９４】
図１３および図１４は本実施形態の動作説明図であり、それぞれビデオデータの解像度が６００ｄｐｉ／４階調、ヘッド部１１８の出力解像度が１８００ｄｐｉの場合、およびビデオデータの解像度が１２００ｄｐｉ／２階調、ヘッド部１１８の出力解像度が２４００ｄｐｉの場合である。なお、制御のベースとなる加算補正値（図８のステップＳ８０５）は、図１３および図１４では、理解を容易にするためにＹＹ補正値が０でθ補正値のみを含む数値で説明するが、ＹＹ補正値を含む場合も副走査線方向の補正値のオフセットが変わるだけで動作は同様である。
【００９５】
まず、図１３を用いて、ビデオデータの解像度が６００ｄｐｉ／４階調、ヘッド部１１８の出力解像度が１８００ｄｐｉの場合について説明する。
【００９６】
補正テーブル制御部２０８は、図８のステップＳ８０５の処理によって、図１３（ａ）に例示されるように、ヘッド出力解像度１８００ｄｐｉで１／３チップ単位の加算補正値を各１／３チップＮｏ．ごとに算出している。粗調ＲＡＭ２０２での粗調補正はヘッド出力解像度ではなくビデオデータの解像度６００ｄｐｉで実行されるため、加算補正値のオーダーを６００／１８００＝１／３にする必要がある。また、図７で説明したように、粗調ＲＡＭ２０２のバースト処理単位あたりのビット幅として３２ビット幅、バーストビット数として２５６ビットを選択し、バースト処理単位あたりのＬＥＤアレイチップの１／３チップ単位あたりの処理チップ数を２  １／３チップ単位にしたい。言い換えれば、２  １／３チップ単位ごとに粗調ＲＡＭ２０２の同じラインバッファが選択されるように、粗調用補正値も２  １／３チップ単位ごとに同じ値となるようにしたい。
【００９７】
そこで、本実施形態では、補正テーブル制御部２０８は、６００ｄｐｉのビデオデータ解像度が選択されているときには、図８のステップＳ８０６の粗調用補正値生成処理において、次式により、粗調補正テーブル２０３に登録する粗調用補正値を算出する。ここで、現在算出したい粗調用補正値の１／３チップＮｏ．をｎとし、１／３チップＮｏ．＝ｎの粗調用補正値および加算補正値をそれぞれ粗調用補正値（ｎ）および加算補正値（ｎ）と表す。また、加算補正値（ｎ−１）は、１／３チップＮｏ．＝ｎ−１の加算補正値である。
【００９８】
粗調用補正値（ｎ）＝
１／３チップＮｏ．が奇数のとき：（加算補正値（ｎ）÷３）の整数部
１／３チップＮｏ．が偶数のとき：（加算補正値（ｎ−１）÷３）の整数部
・・・（２）
【００９９】
以上の演算式により、補正テーブル制御部２０８は、図１３（ｃ）に例示されるように、２  １／３チップ単位ごとに同じ値となる粗調用補正値を算出し、図２の粗調補正テーブル２０３に登録する。図１３の例では、右上がりに角度ずれを起こしているＬＥＤアレイチップ（図１１参照）に対応して、２  １／３チップ単位ごとに徐々に値が大きくなってゆく粗調用補正値（図１３（ｃ））が生成されていることがわかる。
【０１００】
このようにして粗調補正テーブル２０３に登録された粗調用補正値を用いて、図２の粗調レジスト制御部２０１内の図３の粗調ＲＡＭ制御ブロックでは、次のような制御が実行される。
【０１０１】
まず、粗調ＲＡＭ２０２へのビデオデータの書込み時には、ライトアドレス制御部３０１は、副走査アドレス３０７として、図１３（ｂ）のＬＢ０として例示されるライトバッファに対応するアドレスを指定する。また、ライトアドレス制御部３０１は、主走査アドレス３０６として、２  １／３チップ単位ごとに値がインクリメントするアドレスを指定する。これにより、ＬＢ０のライトバッファ１ライン分の書き込みが行われる。
【０１０２】
次に、粗調ＲＡＭ２０２からのビデオデータの読出し時には、リードアドレス制御部３０２はまず、主走査アドレス３０８として、２  １／３チップ単位ごとに値がインクリメントするアドレスを指定する。これとともに、リードアドレス制御部３０２は、副走査アドレス３０９として、図１３（ｂ）に例示される基準ラインであるＬＢ４およびＬＢ３とＬＢ５の各ライトバッファに対応する各アドレスを順次指定する。また、粗調補正用主走査方向アドレス生成部３０３が、粗調補正テーブル２０３に登録されている図１３（ｃ）に例示される粗調用補正値を順次読み出して加算器３０４に供給する。この結果、加算器３０４からは、粗調補正された副走査アドレス３１１として、ＬＢ４から主走査方向に順次図面上右上がりに上がってゆく副走査方向３ライン分ずつのラインバッファ群のアドレスが指定される。これにより、図２の粗調ＲＡＭ２０２から微調ＲＡＭ２０５へは、図１３（ｂ）から（ｄ）に例示されるように、主走査方向に２  １／３チップ単位で、副走査方向にそれぞれ薄いグレーおよび濃いグレーが着色された３ライン分ずつのビデオデータが転送される。
【０１０３】
従って、微調ＲＡＭ２０５は、各１／３チップＮｏ．ごとに、３ライン分のビデオデータに対するラインバッファを備える。一方、粗調ＲＡＭ２０２は、ビデオデータの次元で発生し得る副走査方向のずれ量に対応する分（図１３ではＬＢ０からＬＢ２１までの２２ライン分）のラインバッファを備える。粗調ＲＡＭ２０２と微調ＲＡＭ２０５を持たない従来技術では、ビデオデータからパターン展開されたヘッド部１１８に供給されるヘッドデータの次元で発生し得る副走査方向のずれ量に対応する分のラインバッファが必要である。このため、本実施形態では、ラインバッファ容量を大幅に削減することが可能となる。
【０１０４】
次に、補正テーブル制御部２０８は、６００ｄｐｉのビデオデータ解像度が選択されているときには、図８のステップＳ８０７の微調用補正値生成処理において、前述した（２）式に対応させて、次式により、微調補正テーブル２０６に登録する微調用補正値を算出する。
【０１０５】
微調用補正値（ｎ）＝
１／３チップＮｏ．が奇数のとき：（加算補正値（ｎ）÷３）の剰余
１／３チップＮｏ．が偶数のとき：（加算補正値（ｎ−１）÷３）の剰余
＋（加算補正値（ｎ）−加算補正値（ｎ−１））
・・・（３）
【０１０６】
前述した（２）式において、２  １／３チップ単位ごとに同じ粗調用補正値を出力させるために、１／３チップＮｏ．が偶数のときには、１  １／３チップ単位前の加算補正値（ｎ−１）を使用していた。この分を補償するために、上記（３）式では、１／３チップＮｏ．が偶数のときには（加算補正値（ｎ）−加算補正値（ｎ−１））の分だけ加算している。
【０１０７】
以上の演算式により、補正テーブル制御部２０８は、図１３（ｅ）に例示される微調用補正値を算出し、それを図２の微調補正テーブル２０６に登録する。
【０１０８】
このようにして微調補正テーブル２０６に登録された微調用補正値を用いて、図２の微調レジスト制御部２０４内の図４の微調ＲＡＭ制御ブロックでは、次のような制御が実行される。
【０１０９】
微調ＲＡＭ２０５に対するビデオデータの書込みおよび読出しは、ライトアドレス制御部４０１およびリードアドレス制御部４０２によって行われる。
【０１１０】
続いて、微調ＲＡＭ２０５からのビデオデータの読出し時には、図１３（ｄ）に例示される３ライン分のラインバッファＬＢ０、ＬＢ１、ＬＢ２のうち、ＬＢ１とＬＢ２が、図１３（ｆ）のＬＢ１とＬＢ２に例示されるようにパターン展開される。このパターン展開は、特には図示しないパターン登録メモリを参照して行われる。このパターン展開では、ビデオデータの６００ｄｐｉの解像度からヘッダ出力解像度の１８００ｄｐｉに展開が行われる。従って、微調ＲＡＭ２０５上のＬＢ１とＬＢ２のデータがそれぞれ３分割されてドットデータ４１０（図４参照）が生成されている。
【０１１１】
次に、図４の微調補正用主走査方向アドレス生成部４０４は、微調補正テーブル２０６に登録されている図１３（ｅ）に例示される微調用補正値に基づいて、図１３（ｆ）に例示されるドットデータ４１０の中のどの部分を図１３（ｇ）に例示されるヘッドデータ４１２（図４参照）として出力するかを制御する。このとき、微調用補正値が０のときは図１３（ｆ）に例示されるＬＢ１の０、１、２の各位置の各値が図１３（ｇ）に例示されるヘッドデータ４１２のラインｍ、ｍ＋１、ｍ＋２として出力される。微調用補正値が１のときは１シフトした図１３（ｆ）に例示されるＬＢ２の２の位置の値とＬＢ１の０、１の各位置の各値が図１３（ｇ）に例示されるヘッドデータ４１２のラインｍ、ｍ＋１、ｍ＋２として出力される。微調用補正値が２のときは２シフトした図１３（ｆ）に例示されるＬＢ２の１、２の各位置の各値とＬＢ１の０の位置の値が図１３（ｇ）に例示あれるヘッドデータ４１２のラインｍ、ｍ＋１、ｍ＋２として出力される。微調用補正値が３のときは３シフトした図１３（ｆ）に例示されるＬＢ２の０、１、２の各位置の各値が図１３（ｇ）に例示されるヘッドデータ４１２のラインｍ、ｍ＋１、ｍ＋２として出力される。
【０１１２】
以上のようにして算出されたヘッドデータ４１２が、図１のヘッド部１１８に出力されることにより、ヘッダ位置ずれが適切に補正される。
【０１１３】
次に、図１４を用いて、ビデオデータの解像度が１２００ｄｐｉ／２階調、ヘッド部１１８の出力解像度が２４００ｄｐｉの場合について説明する。
【０１１４】
補正テーブル制御部２０８は、図８のステップＳ８０５の処理によって、図１４（ａ）に例示されるように、ヘッド出力解像度２４００ｄｐｉで１／３チップ単位の加算補正値を各１／３チップＮｏ．ごとに算出している。粗調ＲＡＭ２０２での粗調補正はヘッド出力解像度ではなくビデオデータの解像度１２００ｄｐｉで実行されるため、加算補正値のオーダーを１２００／２４００＝１／２にする必要がある。また、図７で説明したように、粗調ＲＡＭ２０２のバースト処理単位あたりのビット幅として３２ビット幅、バーストビット数として２５６ビットを選択し、バースト処理単位あたりのＬＥＤアレイチップの１／３チップ単位あたりの処理チップ数を２  １／３チップ単位にしたい。言い換えれば、図１３の６００ｄｐｉ／４階調の場合と同様に、２  １／３チップ単位ごとに粗調ＲＡＭ２０２の同じラインバッファが選択されるように、粗調用補正値も２  １／３チップ単位ごとに同じ値となるようにしたい。
【０１１５】
そこで、本実施形態では、補正テーブル制御部２０８は、１２００ｄｐｉのビデオデータ解像度が選択されているときには、図８のステップＳ８０６の粗調用補正値生成処理において、次式により、粗調補正テーブル２０３に登録する粗調用補正値を算出する。
【０１１６】
粗調用補正値（ｎ）＝
１／３チップＮｏ．が奇数のとき：（加算補正値（ｎ）÷２）の整数部
１／３チップＮｏ．が偶数のとき：（加算補正値（ｎ−１）÷２）の整数部
・・・（４）
【０１１７】
以上の演算式により、補正テーブル制御部２０８は、図１４（ｃ）に例示されるように、２  １／３チップ単位ごとに同じ値となる粗調用補正値を算出し、図２の粗調補正テーブル２０３に登録する。図１４の例では、右上がりに角度ずれを起こしているＬＥＤアレイチップ（図１１参照）に対応して、２  １／３チップ単位ごとに徐々に値が大きくなってゆく粗調用補正値（図１４（ｃ））が生成されていることがわかる。
【０１１８】
このようにして粗調補正テーブル２０３に登録された粗調用補正値を用いて、図２の粗調レジスト制御部２０１内の図３の粗調ＲＡＭ制御ブロックが実行する制御は、図１３の場合と同様である。この場合、前述したように、粗調ＲＡＭ２０２のバースト処理単位あたりのビット幅＝３２ビット幅、バーストビット数＝２５６ビットと、バースト処理単位あたりのＬＥＤアレイチップの１／３チップ単位あたりの処理チップ数＝２は、ビデオデータの解像度＝６００ｄｐｉ／４階調の場合と全く同様である。従って、図３の粗調ＲＡＭ制御ブロックの制御動作は、ビデオデータの解像度＝６００ｄｐｉ／４階調の場合と、ビデオデータの解像度＝１２００ｄｐｉ／２階調の場合とで変更する必要がなく、粗調ＲＡＭ２０２に対するメモリアクセス処理を共通化することが可能になる。この結果、粗調レジスト制御部２０１の回路規模の増加を最小限に抑制することが可能となる。
【０１１９】
次に、補正テーブル制御部２０８は、１２００ｄｐｉのビデオデータ解像度が選択されているときには、図８のステップＳ８０７の微調用補正値生成処理において、前述した（４）式に対応させて、次式により、微調補正テーブル２０６に登録する微調用補正値を算出する。
【０１２０】
微調用補正値（ｎ）＝
１／３チップＮｏ．が奇数のとき：（加算補正値（ｎ）÷２）の剰余
１／３チップＮｏ．が偶数のとき：（加算補正値（ｎ−１）÷２）の剰余
＋（加算補正値（ｎ）−加算補正値（ｎ−１））
・・・（５）
【０１２１】
前述した（４）式において、２  １／３チップ単位ごとに同じ粗調用補正値を出力させるために、１／３チップＮｏ．が偶数のときには、１  １／３チップ単位前の加算補正値（ｎ−１）を使用していた。この分を補償するために、上記（５）式では、１／３チップＮｏ．が偶数のときには（加算補正値（ｎ）−加算補正値（ｎ−１））の分だけ加算している。
【０１２２】
以上の演算式により、補正テーブル制御部２０８は、図１４（ｅ）に例示される微調用補正値を算出し、それを図２の微調補正テーブル２０６に登録する。
【０１２３】
このようにして微調補正テーブル２０６に登録された粗調用補正値を用いて、図２の微調レジスト制御部２０４内の図４の微調ＲＡＭ制御ブロックでは、次のような制御が実行される。
【０１２４】
微調ＲＡＭ２０５に対するビデオデータの書込みおよび読出しは、ライトアドレス制御部４０１およびリードアドレス制御部４０２によって行われる。
【０１２５】
続いて、微調ＲＡＭ２０５からのビデオデータの読出し時には、図１４（ｄ）に例示される３ライン分のラインバッファＬＢ０、ＬＢ１、ＬＢ２のうち、ＬＢ１とＬＢ２が、図１４（ｆ）のＬＢ１とＬＢ２に例示されるようにパターン展開される。このパターン展開は、特には図示しないパターン登録メモリを参照して行われる。このパターン展開では、ビデオデータの１２００ｄｐｉの解像度からヘッダ出力解像度の２４００ｄｐｉに展開が行われる。従って、微調ＲＡＭ２０５上のＬＢ１とＬＢ２のデータがそれぞれ２分割されてドットデータ４１０（図４参照）が生成されている。
【０１２６】
次に、図４の微調補正用主走査方向アドレス生成部４０４は、微調補正テーブル２０６に登録されている図１４（ｅ）に例示される微調用補正値に基づいて、図１４（ｆ）に例示されるドットデータ４１０の中のどの部分を図１４（ｇ）に例示されるヘッドデータ４１２（図４参照）として出力するかを制御する。このとき、微調用補正値が０のときは図１４（ｆ）に例示されるＬＢ１の０、１の各位置の各値が図１４（ｇ）に例示されるヘッドデータ４１２のラインｍ、ｍ＋１として出力される。微調用補正値が１のときは１シフトした図１４（ｆ）に例示されるＬＢ２の１の位置の値とＬＢ１の０の位置の値が図１４（ｇ）に例示されるヘッドデータ４１２のラインｍ、ｍ＋１として出力される。微調用補正値が２のときは２シフトした図１４（ｆ）に例示されるＬＢ２の０、１の各位置の各値が図１４（ｇ）に例示あれるヘッドデータ４１２のラインｍ、ｍ＋１として出力される。
【０１２７】
以上のようにして算出されたヘッドデータ４１２が、図１のヘッド部１１８に出力されることにより、ヘッダ位置ずれが適切に補正される。
【０１２８】
図１５は、本実施形態の効果の説明図である。
上述したように、本実施形態では、ビデオデータの解像度＝６００ｄｐｉ／４階調の場合と、ビデオデータの解像度＝１２００ｄｐｉ／２階調の場合とで、粗調ＲＡＭ２０２のバースト処理単位あたりのビット幅＝３２ビット幅、バーストビット数＝２５６ビットを共通化できるとともに、バースト処理単位あたりのＬＥＤアレイチップの１／３チップ単位あたりの処理チップ単位＝２／３チップは、両方の場合で同一である。また、図２の微調レジスト制御部２０４での処理も、１／３チップ単位で同一であるため、パターン展開数を除いて処理を共通化することが可能となる。
【０１２９】
このようにして、本実施形態では、θ＋ＹＹ補正の制御を粗調ＲＡＭ２０２および微調ＲＡＭ２０５に分割しそれぞれ補正を実行することにより、同容量のθ補正範囲およびＹＹ補正範囲であっても、従来に比較して大幅にＲＡＭ容量を削減することが可能となる。これにより、画像形成装置のコストダウンが可能となる。また、ビデオデータからの１画素からｎ個のドットパターンに展開するドットパターンの解像度が上がっても、メモリ容量が変わらないという効果がある。
【０１３０】
また、本実施形態では、ヘッドＲＯＭから読み取ったＹＹ補正値をヘッドの副走査方向解像度に適合するように任意の解像度に量子化しヘッド駆動することが可能となる。これにより、印字速度の高速化および回路規模削減によるコストダウンという効果がある。
【０１３１】
また、オリジナルのＹＹ補正値から線形補完し補正を施すことにより、チップ段差がより滑らかになり印字品質が向上するという効果がある。
また、ビデオデータ解像度および階調値を指定することにより、異なる条件のビデオデータにもθ補正およびＹＹ補正の制御が可能となり、スループットを落とすことなく印字することが可能となる。
【０１３２】
また、ヘッド解像度をさらに指定することにより、異なる解像度のヘッドにもθ補正およびＹＹ補正の制御が可能となり、スループットを落とすことなく印字することが可能となる。
【０１３３】
また、本実施形態では、粗調ＲＡＭ２０２に対するバースト処理のビット幅およびバーストビット数を指定することも可能となる。
【０１３４】
以上のように、本実施形態では、６００ｄｐｉモード（登録商標）および１２００ｄｐｉモード（登録商標）等の異なるビデオデータ処理において、回路を共通化したため回路規模の増加を最小限にし、ＦＰＧＡのチップサイズを抑えコスト削減の効果がある。
【０１３５】
なお、図７によれば、本実施形態の変形として、例えば、ビデオデータの解像度＝６００ｄｐｉ／１６階調の場合と、ビデオデータの解像度＝１２００ｄｐｉ／４階調の場合とで、粗調ＲＡＭ２０２のバースト処理単位あたりのビット幅＝６４ビット幅、バーストビット数＝５１２ビットを共通化することも可能である。この場合、バースト処理単位あたりのＬＥＤアレイチップの１／３チップ単位あたりの処理チップ単位＝２／３チップは、ビデオデータの解像度および階調数の組合せによらず、一定である。また、図２の微調レジスト制御部２０４での処理も、１／３チップ単位で同一であるため、パターン展開数を除いて処理を共通化することが可能となる。また、他のビデオデータの解像度および階調数の組合せの場合も同様である。
【０１３６】
以上の実施形態に関して、さらに以下の付記を開示する。
（付記１）
ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成し当該ヘッドデータによって前記ヘッドを制御して印字処理を実行する画像形成装置において、
前記ヘッドの角度ずれを補正するθ補正の補正値と、前記ヘッドに含まれる複数の発光素子アレイチップの該ヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより加算補正値を生成する加算補正値生成部と、
前記ビデオデータの解像度および階調数の組合せが異なり、かつ、前記ビデオデータを一時記憶する第１の記憶部のバースト処理におけるビット幅および当該バースト処理単位あたりのバーストビット数が同じである場合の、当該バースト処理単位あたりの前記発光素子アレイチップの１チップまたは当該１チップを分割した分割チップを単位とした処理チップ数が一定となるように、前記加算補正値を変換して粗調用補正値を生成する粗調用補正値生成部と、
前記ヘッドの出力解像度に従って、前記加算補正値を変換して微調用補正値を生成する微調用補正値生成部と、
前記粗調用補正値に基づいて、前記ビデオデータに対して粗調補正を実行する粗調補正部と、
前記微調用補正値に基づいて、前記粗調補正部によって補正されたビデオデータを前記ヘッドデータにパターン展開しながら、当該ヘッドデータを構成するドット単位で微調補正を実行する微調補正部と、
を備えることを特徴とする画像形成装置。
（付記２）
前記粗調補正部は、前記第１の記憶部からの前記ビデオデータの読出し処理時に、前記粗調用補正値に基づいて当該読出し処理のための読出しアドレスを制御することにより、前記粗調補正を実行する、
ことを特徴とする付記１に記載の画像形成装置。
（付記３）
前記微調補正部は、前記粗調補正部によって補正されたビデオデータを第２の記憶部に書き込み、当該第２の記憶部から前記ビデオデータを読み出しながらドットデータとしてパターン展開し、当該パターン展開されたドットデータのうち前記微調用補正値に対応する部分を前記ヘッドデータとして前記ヘッドに供給することにより、前記微調補正を実行する、
ことを特徴とする付記１または２のいずれかに記載の画像形成装置。
（付記４）
前記ＹＹ補正の補正値を、前記ヘッドの副走査方向の解像度に適合するように量子化し、当該量子化により得られた補正値を前記ＹＹ補正の補正値として前記加算補正値生成部に供給する、
ことを特徴とする付記１ないし３のいずれかに記載の画像形成装置。
（付記５）
前記各発光素子アレイチップを所定の数に細分化するように前記ＹＹ補正の補正値を補間し、当該補間により得られた補正値を前記ＹＹ補正の補正値として前記加算補正値生成部に供給する、
ことを特徴とする付記１ないし４のいずれかに記載の画像形成装置。
（付記６）
前記θ補正の補正値は主走査方向の１ライン分の角度ずれに対応し、前記主走査方向の前記ヘッドの位置ずれと前記主走査方向の余白に対応しかつ前記各発光素子アレイチップを前記所定の数に細分化するように前記θ補正の補正値を補間し、当該補間により得られた補正値を前記θ補正の補正値として前記加算補正値生成部に供給する、
ことを特徴とする付記５に記載の画像形成装置。
（付記７）
ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成し当該ヘッドデータによって前記ヘッドを制御して印字処理を実行する画像形成装置における制御方法であって、
前記ヘッドの角度ずれを補正するθ補正の補正値と、前記ヘッドに含まれる複数の発光素子アレイチップの該ヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算することにより加算補正値を生成し、
前記ビデオデータの解像度および階調数の組合せが異なり、かつ、前記ビデオデータを一時記憶する第１の記憶部のバースト処理におけるビット幅および当該バースト処理単位あたりのバーストビット数が同じである場合の、当該バースト処理単位あたりの前記発光素子アレイチップの１チップまたは当該１チップを分割した分割チップを単位とした処理チップ数が一定となるように、前記加算補正値を変換して粗調用補正値を生成し、
前記ヘッドの出力解像度に従って、前記加算補正値を変換して微調用補正値を生成し、
前記粗調用補正値に基づいて、前記ビデオデータに対して粗調補正を実行し、
前記微調用補正値に基づいて、前記粗調補正の実行によって補正されたビデオデータを前記ヘッドデータにパターン展開しながら、当該ヘッドデータを構成するドット単位で微調補正を実行する、
ことを特徴とする画像形成装置の制御方法。
（付記８）
ビデオデータに対して画像処理を行ってヘッドを駆動するためのヘッドデータを生成し当該ヘッドデータによって前記ヘッドを制御して印字処理を実行する画像形成装置を制御するプログラムであって、
コンピュータに、
前記ヘッドの角度ずれを補正するθ補正の補正値と、前記ヘッドに含まれる複数の発光素子アレイチップの該ヘッド内における副走査方向の実装ずれを補正するＹＹ補正の補正値とを加算させることにより加算補正値を生成させ、
前記ビデオデータの解像度および階調数の組合せが異なり、かつ、前記ビデオデータを一時記憶する第１の記憶部のバースト処理におけるビット幅および当該バースト処理単位あたりのバーストビット数が同じである場合の、当該バースト処理単位あたりの前記発光素子アレイチップの１チップまたは当該１チップを分割した分割チップを単位とした処理チップ数が一定となるように、前記加算補正値を変換させて粗調用補正値を生成させ、
前記ヘッドの出力解像度に従って、前記加算補正値を変換させて微調用補正値を生成させ、
前記粗調用補正値に基づいて、前記ビデオデータに対して粗調補正を実行させ、
前記微調用補正値に基づいて、前記粗調補正の実行によって補正されたビデオデータを前記ヘッドデータにパターン展開させながら、当該ヘッドデータを構成するドット単位で微調補正を実行させる、
ことを特徴とする画像形成装置の制御プログラム。
【符号の説明】
【０１３７】
１００  印刷装置
１０１  Ｉ／Ｆ（インタフェース）コントローラ
１０２  エンジンコントローラ
１０３  プリンタエンジン
１０４  受信制御部
１０５  ＲＯＭ（リードオンリーメモリ：読取り専用メモリ）
１０６  フォント部
１０７  表示制御部
１０８、１１５  ＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｉｎｇＵｎｉｔ：マイクロプロセッシングユニット）
１０９  ビデオＩ／Ｆ制御部
１１０  メモリ部
１１１、１１２  ＡＳＩＣ
１１３  ヘッド制御部
１１４  モータ制御部
１１６  定着制御部
１１７  高圧制御部
１１８  ヘッド部
１１９  メインモータ
１２０  負荷
１２１  センサ
１２２  定着サーミスタ
１２３  定着ヒータ
１２４  高圧部
１５０  ホスト機器
１５１  パソコン
１５２  プリンタサーバ
１５３、１５４  スプーラ
１５５  ＵＳＢ
１５６  ＬＡＮ
２０１  粗調レジスト制御部
２０３  粗調補正テーブル
２０４  微調レジスト制御部
２０５  微調ＲＡＭ
２０６  微調補正テーブル
２０７  ヘッドＩ／Ｆ制御部
２０８  補正テーブル制御部
２０９  バス
３０１、４０１  ライトアドレス制御部
３０２、４０２  リードアドレス制御部
３０３  粗調補正用主走査方向アドレス生成部
３０４  加算器
３０５、４０３  マルチプレクサ
３０６、３０８、４０５、４０７  主走査アドレス
３０７、３０９、４０６、４０８  副走査アドレス
３１０  粗調補正用補正データ
３１１  粗調補正された副走査アドレス
３１２  粗調ＲＡＭアドレス
４０４  微調補正用主走査方向アドレス生成部
４０９  微調ＲＡＭアドレス
４１０  ドットデータ
４１１  微調補正用補正データ
４１２  ヘッドデータ
【図１】
2014221548.tif 000003
【図２】
2014221548.tif 000004
【図３】
2014221548.tif 000005
【図４】
2014221548.tif 000006
【図５】
2014221548.tif 000007
【図６】
2014221548.tif 000008
【図７】
2014221548.tif 000009
【図８】
2014221548.tif 000010
【図９】
2014221548.tif 000011
【図１０】
2014221548.tif 000012
【図１１】
2014221548.tif 000013
【図１２】
2014221548.tif 000014
【図１３】
2014221548.tif 000015
【図１４】
2014221548.tif 000016
【図１５】
2014221548.tif 000017