(57)【要約】【課題】数値制御プロセッサとシーケンス制御プロセッサをマルチコアの一つとして統合したマルチコアプロセッサを有する数値制御装置を提供すること。【解決手段】マルチコアプロセッサ７０、統合化周辺制御ＬＳＩ６０、モータ制御部１３と、アンプインタフェース部１４を備え、数値制御部プロセッサコア７１は、数値制御用プログラムを実行しモータ駆動用アンプ１８を制御するための指令値を作成し、ＰＭＣ部プロセッサコア７２は、数値制御部プロセッサコア７１及びフィールドバス１７経由で取得した機械（図示せず）からの入力データ等に基づいて所定のシーケンス制御用プログラムを実行し、機械の各機械要素を制御するための信号を生成し、モータ制御プロセッサ４０では、前記指令値を元にモータ制御用のデータを作成し、通信制御ＬＳＩ５０は、前記モータ制御用のデータをモータ駆動用アンプ１８に送信する。【選択図】図３
2014035564.tif 000002
【特許請求の範囲】
【請求項１】
数値制御用プログラムを実行してサーボ制御部にサーボモータを制御のための指令を出力する数値制御部と、前記数値制御部及び機械からの入力データに基づいて所定のシーケンス制御用プログラムを実行し、該シーケンス制御用プログラムの実行結果を数値制御部に通知すると共に、前記実行結果に基づいて機械を制御するＰＭＣ部を備えた数値制御装置であって、
複数のコアを有するマルチコアプロセッサと、
周辺制御ＬＳＩを有し、
前記マルチコアプロセッサのコアの少なくとも１つに前記数値制御用プログラムを実行する数値制御部を割り当て、他のコアの少なくとも１つに前記シーケンス制御用プログラムを実行するＰＭＣ部を割り当て、
前記マルチコアプロセッサは前記周辺制御ＬＳＩを介して前記数値制御装置の内部バスと接続されていることを特徴とするマルチコアプロセッサを有する数値制御装置。
【請求項２】
前記マルチコアプロセッサと前記周辺制御ＬＳＩとの間のインタフェースがシリアルバスであることを特徴とする請求項１に記載のマルチコアプロセッサを有する数値制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、工作機械や産業用機械を制御する数値制御装置に関する。
【背景技術】
【０００２】
工作機械や産業用機械を制御する数値制御装置では、特許文献１に開示されているように、数値制御部、モータ制御部、ＰＭＣ部等の各機能ブロックがあり、相互にバス接続される構成になっている。図１はこのような従来の数値制御装置の構成例である。数値制御装置１０は、数値制御部１１、ＰＭＣ部１２、モータ制御部１３、アンプインタフェース部１４を備えている。前述の各機能ブロックには、各々の制御における処理を実行するプロセッサ（２０，３０，４０）、ＤＲＡＭ（２１，３１）および機能ブロックを接続する内部バス１５とプロセッサとの間のブリッジとなる周辺制御ＬＳＩ（２２，３２，４２）等が実装されている。
【０００３】
数値制御装置１０の全体のメインのプロセッサである数値制御部１１のプロセッサ２０では、一定周期で発生する割り込み毎に、ＰＭＣ部１２およびモータ制御部１３での演算結果を内部バス１５経由で読み取り、それを基に演算した結果をＰＭＣ部１２およびモータ制御部１３に同じく内部バス１５経由で書き込む。なお、この数値制御部１１による読み取りと書き込みの対象は、各々の制御部（数値制御部１１のＤＲＡＭ２１あるいはＰＭＣ部１２）のＤＲＡＭ３１である場合もあるし、周辺制御ＬＳＩ（２２，３２，４２）に内蔵されたＲＡＭの場合もある。なお、各々のプロセッサ（２０，３０，４０）と周辺制御ＬＳＩ（２２，３２，４２）の間もバス結合されており、プロセッサ２０，３０，４０の機能によって、８〜６４ｂｉｔのバスによって接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−６９００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
背景技術の欄で説明したように、数値制御装置１０には、モータの移動指令を演算する数値制御のプロセッサ２０と周辺機器の制御を行うシーケンス制御のプロセッサ３０が実装されており、各々のプロセッサ２０，３０は、専用の周辺制御ＬＳＩ２２，３２と、３２ビット、６４ビッド等のプロセッサ専用バス（２３，３３，４３）で接続されていた。  半導体の集積度の向上と共に、周辺制御ＬＳＩに利用可能な回路も増加しており、複数の機能ブロックで使用されている周辺制御ＬＳＩを統合することによってコストの低減を行う事が考えられる。しかし、統合化された周辺制御ＬＳＩには複数のプロセッサが接続されることになり、周辺制御ＬＳＩに大量のＩ／Ｏピンが必要となる。Ｉ／Ｏピンの本数が周辺制御ＬＳＩの想定されるパッケージに収納できる数を超えていれば統合化は実現できない（図２参照）。
【０００６】
そこで本発明は、従来別々だった数値制御プロセッサとシーケンス制御プロセッサをそれぞれひとつのプロセッサのマルチコアの一つとして統合したマルチコアプロセッサを有する数値制御装置を提供することを課題とすると共に、併せて、プロセッサと周辺制御ＬＳＩ間を高速なシリアルバスにより接続することでＬＳＩのピンの削減をはかり、周辺制御ＬＳＩの統合化ならびにコストの削減を可能にした数値制御装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本願の請求項１に係る発明は、数値制御用プログラムを実行してサーボ制御部にサーボモータを制御のための指令を出力する数値制御部と、前記数値制御部及び機械からの入力データに基づいて所定のシーケンス制御用プログラムを実行し、該シーケンス制御用プログラムの実行結果を数値制御部に通知すると共に、前記実行結果に基づいて機械を制御するＰＭＣ部を備えた数値制御装置であって、複数のコアを有するマルチコアプロセッサと、周辺制御ＬＳＩを有し、前記マルチコアプロセッサのコアの少なくとも１つに前記数値制御用プログラムを実行する数値制御部を割り当て、他のコアの少なくとも１つに前記シーケンス制御用プログラムを実行するＰＭＣ部を割り当て、前記マルチコアプロセッサは前記周辺制御ＬＳＩを介して前記数値制御装置の内部バスと接続されていることを特徴とするマルチコアプロセッサを有する数値制御装置である。  
請求項２に係る発明は、前記マルチコアプロセッサと前記周辺制御ＬＳＩとの間のインタフェースがシリアルバスであることを特徴とする請求項１に記載のマルチコアプロセッサを有する数値制御装置である。
【発明の効果】
【０００８】
本発明により、従来別々だった数値制御プロセッサとシーケンス制御プロセッサをそれぞれひとつのプロセッサのマルチコアの一つとして統合したマルチコアプロセッサを有する数値制御装置を提供できる共に、併せてプロセッサと周辺制御ＬＳＩ間を高速なシリアルバスにより接続することでＬＳＩのピンの削減をはかり、周辺制御ＬＳＩの統合化ならびにコストの削減を可能にした数値制御装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】従来の数値制御装置の構成を説明する図である。
【図２】本発明の課題を説明する図である。
【図３】マルチコアプロセッサおよび統合化周辺制御ＬＳＩを用いる本発明の実施形態を説明する図である。
【図４】マルチコアプロセッサと統合化周辺制御ＬＳＩとを高速シリアルバスにて接続する本発明の実施形態を説明する図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面と共に説明する。なお、従来技術と同じまたは類似する構成は同じ符号を用いて説明する。
統合化された周辺制御ＬＳＩに接続されるプロセッサについても、近年、マルチコアの技術が進展しており、一つのプロセッサ内に配置された複数のコアで処理を実行可能となっている。本発明は、上記のマルチコアプロセッサの技術を、工作機械や産業用機器などを制御する数値制御装置のアーキテクチャに適用することで、周辺制御ＬＳＩの統合化をはかるものである。すなわち、従来、別々の異なるプロセッサで各々実行していた数値制御とＰＭＣ制御の各機能を、マルチコアプロセッサのコアに割り振って実行することにより、各機能ブロック毎に必要だった周辺制御ＬＳＩの統合を実現する。
【００１１】
図３はマルチコアプロセッサおよび統合化周辺制御ＬＳＩを用いる本発明の実施形態を説明する図である。数値制御装置１０には、マルチコアプロセッサ７０と統合化周辺制御ＬＳＩ６０が実装され、更に、モータ制御部プロセッサ４０およびその周辺制御ＬＳＩ４２からなるモータ制御部１３と、モータ駆動用アンプ１８との間の通信を行うアンプインタフェース部１４があり、それぞれ、内部バス１５により接続されている。マルチコアプロセッサ７０は２つのコアを有しており、一つのコアは数値制御部プロセッサコア７１として割り当てられ、他の一つのコアはＰＭＣ部プロセッサコア７２として割り当てられている。
【００１２】
数値制御部プロセッサコア７１では、数値制御装置１０とシリアルサーボバス１９にて接続されたモータ駆動用アンプ１８を制御するための指令値を数値制御用プログラムに基づいて作成し、前記指令値を統合化周辺制御ＬＳＩ６０及び内部バス１５を経由して、モータ制御部１３の周辺制御ＬＳＩ４２の内部のＲＡＭ（図示せず）へ送信する。  
モータ制御部１３のモータ制御部プロセッサ４０では、この内部のＲＡＭに書かれた指令値を読み取り、モータ駆動用アンプ１８へ送信するモータ制御用のデータを作成し、内部バス１５を経由してアンプインタフェース部１４の通信制御ＬＳＩ５０に前記データを書き込む。
【００１３】
アンプインタフェース部１４の通信制御ＬＳＩ５０では、シリアルサーボバス１９を経由して、通信制御ＬＳＩの内部のＲＡＭに書き込まれたデータをモータ駆動用アンプ１８に送信し、モータ駆動用アンプ１８が工作機械に備わったモータ（図示せず）を駆動する。
一方、マルチコアプロセッサ７０のＰＭＣ部プロセッサコア７２では、数値制御部プロセッサコア７１及び機械側ＩＯユニット１６に接続されたフィールドバス１７経由で取得した機械（図示せず）からの入力データ等に基づいて所定のシーケンス制御用プログラムを実行し、処理結果を数値制御部プロセッサコア７１に通知すると共に、処理結果に基づいて機械の各機械要素を制御するための信号をフィールドバス１７経由で機械側ＩＯユニット１６に送信する。
【００１４】
ところで、プロセッサに複数のコアが実装され、各々のコアで従来の数値制御およびＰＭＣの処理を行った場合、プロセッサと統合化された周辺制御ＬＳＩの間のバスのトラフィックは従来よりも重いものになることが予想され、数値制御装置としてのパフォーマンスが低下する恐れがある。これを克服するための技術として、近年、高速なシリアル信号で大量のデータをやりとり可能なＰＣＩ−ＸＰＲＥＳＳに例示される高速シリアルバスの技術が利用可能になっている。
【００１５】
図４はマルチコアプロセッサと統合化周辺制御ＬＳＩとを高速シリアルバスにて接続する本発明の実施形態を説明する図である。ここでは、マルチコアプロセッサ７０に高速シリアルインタフェース部７５が備わっており、マルチコアプロセッサ７０は高速シリアルインタフェース部７５に接続された高速シリアルバス７６を介して統合化周辺制御ＬＳＩ６０と接続される。数値制御装置１０で行う処理のうちの、数値制御とＰＭＣ制御が、マルチコアプロセッサ７０の別々のコア（７１，７２）に割り付けられることで、両者を接続するのに必要なＩＯピンの数が削減され、加えてマルチコアプロセッサ７０と統合化周辺制御ＬＳＩ６０の間のバスが高速シリアルバス７６になることで、数値制御装置１０のパフォーマンスを低下させることなく周辺制御ＬＳＩが統合化され、数値制御装置１０のコストの削減が可能になる。
【符号の説明】
【００１６】
１０  数値制御装置
１１  数値制御部
１２  ＰＭＣ部
１３  モータ制御部
１４  アンプインタフェース部
１５  内部バス
１６  機械側ＩＯユニット
１７  フィールドバス
１８  モータ駆動用アンプ
１９  シリアスサーボバス
２０  プロセッサ
２１  ＤＲＡＭ
２２  周辺制御ＬＳＩ
２３  バス
３０  プロセッサ
３１  ＤＲＡＭ
３２  周辺制御ＬＳＩ
３３  バス
４０  プロセッサ
４２  周辺制御ＬＳＩ
４３  バス
５０  通信制御ＬＳＩ
６０  統合化周辺制御ＬＳＩ
７０  マルチコアプロセッサ
７１  数値制御部プロセッサコア
７２  ＰＭＣ部プロセッサコア
７３  バス
７４  ＤＲＡＭ
７５  高速シリアルインタフェース部
７６  高速シリアルバス
【図１】
2014035564.tif 000003
【図２】
2014035564.tif 000004
【図３】
2014035564.tif 000005
【図４】
2014035564.tif 000006