(57)【要約】【課題】Ｄ／Ａ変換回路のチップ面積を削減する。【解決手段】Ｄ／Ａ変換回路１００はひとつの半導体基板に一体集積化され、デジタルオーディオ信号Ｓ２をアナログオーディオ信号Ｓ３に変換して出力端子ＰＯＵＴから出力する。ゼロクロス検出回路２００は、出力端子ＰＯＵＴにおけるゼロクロス点を検出する。遅延補正回路２０２は、オーバーサンプリングフィルタ１２２からΔΣ変調器１２４とは別経路に出力された第３デジタルオーディオ信号Ｓｄ３に対して、第１デジタルオーディオ信号Ｓｄ１が出力端子ＰＯＵＴに到達するまでに要する伝搬時間に相当する遅延を与える。デジタルコンパレータ２０４は、遅延補正回路２０２により遅延された第４デジタルオーディオ信号Ｓｄ４を、所定のしきい値と比較することによりゼロクロス点を検出する。【選択図】図２
2014107834.tif 000002
【特許請求の範囲】
【請求項１】
デジタルオーディオ信号をアナログオーディオ信号に変換して出力端子から出力するＤ／Ａ変換回路であって、
前記デジタルオーディオ信号を前記アナログオーディオ信号に変換するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータから前記アナログオーディオ信号を受け、前記出力端子から出力するアナログ出力段と、
前記出力端子におけるゼロクロス点を検出するゼロクロス検出回路と、
を備え、ひとつの半導体基板に一体集積化されており、
前記Ｄ／Ａコンバータは、
前記デジタルオーディオ信号をオーバーサンプリングするオーバーサンプリングフィルタと、
前記オーバーサンプリングフィルタによりオーバーサンプリングされた第１デジタルオーディオ信号を変調するΔΣ変調器と、
前記ΔΣ変調器によりΔΣ変調された第２デジタルオーディオ信号をアナログオーディオ信号に変換するアナログ変換部と、
を有し、
前記ゼロクロス検出回路は、
前記オーバーサンプリングフィルタから前記ΔΣ変調器とは別経路に出力された、前記第１デジタルオーディオ信号に対応する第３デジタルオーディオ信号を受け、前記第３デジタルオーディオ信号に対して、前記第１デジタルオーディオ信号が前記出力端子に到達するまでに要する伝搬時間に相当する遅延を与える遅延補正回路と、
前記遅延補正回路から出力される第４デジタルオーディオ信号を、所定のしきい値と比較することによりゼロクロス点を検出するデジタルコンパレータと、
を含むことを特徴とするＤ／Ａ変換回路。
【請求項２】
前記アナログ出力段は、アナログオーディオ信号を可変の利得にて振幅を増幅または減衰可能に構成され、
前記ゼロクロス検出回路は、前記利得に応じて、前記しきい値をスケーリングするしきい値制御部をさらに含むことを特徴とする請求項１に記載のＤ／Ａ変換回路。
【請求項３】
前記アナログ出力段は、アナログオーディオ信号の振幅を可変の利得にて増幅または減衰可能に構成され、
前記ゼロクロス検出回路は、前記利得に応じて、前記遅延補正回路に入力される前記第３デジタルオーディオ信号、または前記遅延補正回路から出力される前記第４デジタルオーディオ信号をスケーリングするスケーリング回路をさらに含むことを特徴とする請求項１に記載のＤ／Ａ変換回路。
【請求項４】
前記アナログ出力段は、ボリウム回路を含むことを特徴とする請求項２または３に記載のＤ／Ａ変換回路。
【請求項５】
前記アナログ出力段は、ミキシング回路を含むことを特徴とする請求項２または３に記載のＤ／Ａ変換回路。
【請求項６】
前記アナログ出力段は、フィルター回路を含むことを特徴とする請求項２または３に記載のＤ／Ａ変換回路。
【請求項７】
請求項１から６のいずれかに記載のＤ／Ａ変換回路を備えることを特徴とする車載用オーディオ装置。
【請求項８】
請求項１から６のいずれかに記載のＤ／Ａ変換回路を備えることを特徴とするオーディオコンポーネント装置。
【請求項９】
請求項１から６のいずれかに記載のＤ／Ａ変換回路を備えることを特徴とする電子機器。
【請求項１０】
デジタルオーディオ信号をアナログオーディオ信号に変換して出力端子から出力するＤ／Ａ変換回路において、前記出力端子におけるゼロクロス点を検出する方法であって、
前記Ｄ／Ａ変換回路は、
前記デジタルオーディオ信号を、アナログオーディオ信号に変換するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータからのアナログオーディオ信号を受け、前記出力端子から出力するアナログ出力段と、
を備え、ひとつの半導体基板に一体集積化され、
前記Ｄ／Ａコンバータは、
前記デジタルオーディオ信号をオーバーサンプリングするオーバーサンプリングフィルタと、
前記オーバーサンプリングフィルタによりオーバーサンプリングされた第１デジタルオーディオ信号を変調するΔΣ変調器と、
前記ΔΣ変調器によりΔΣ変調された第２デジタルオーディオ信号をアナログオーディオ信号に変換するアナログ変換部と、
を有し、
前記ゼロクロス点を検出するステップは、
前記オーバーサンプリングフィルタから前記ΔΣ変調器とは別経路に出力された、前記第１デジタルオーディオ信号に対応する第３デジタルオーディオ信号に対して、前記第１デジタルオーディオ信号が前記出力端子に到達するまでに要する伝搬時間に相当する遅延を与えるステップと、
遅延された第４デジタルオーディオ信号を、所定のしきい値と比較することによりゼロクロス点を検出するステップと、
を備えることを特徴とする方法。
【請求項１１】
前記アナログ出力段は、アナログオーディオ信号の振幅を可変の利得にて増幅または減衰可能に構成され、
前記方法は、前記利得に応じて、前記しきい値をスケーリングするステップをさらに備えることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記アナログ出力段は、アナログオーディオ信号振幅を可変の利得にて増幅または減衰可能に構成され、
前記方法は、前記利得に応じて、前記第３デジタルオーディオ信号または前記第４デジタルオーディオ信号をスケーリングするスケーリング回路をさらに備えることを特徴とする請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｄ／Ａ変換回路に関する。
【背景技術】
【０００２】
ＣＤプレイヤ、オーディオアンプ、カーステレオあるいは携帯型ラジオや携帯型のオーディオプレイヤをはじめとするオーディオ信号を再生する機能を備えた電子機器は、オーディオ信号に、さまざまな信号処理を施すサウンドプロセッサを備える。図１は、オーディオシステムの構成例を示すブロック図である。
【０００３】
オーディオシステム１ｒは、デジタル音源２、ＤＳＰ（Digital Signal ProcessorまたはDigital Sound Processor）４、Ｄ／Ａ変換回路１００ｒ、パワーアンプ８、電気音響変換素子９を備える。
【０００４】
デジタル音源２は、デジタルオーディオ信号Ｓ１を生成し、Ｉ２Ｓ（Inter IC Sound）規格に準拠したシリアルバスを介して、ＤＳＰ４に出力する。デジタル音源２は、ＣＤ（Compact Disc）プレイヤやＤＶＤ（Digital Versataile Disc）プレイヤ、ＢＤ(Blu-ray Disc)プレイヤであってもよいし、アナログオーディオ信号をデジタルオーディオ信号に変換するＡ／Ｄコンバータを含んでもよい。
【０００５】
ＤＳＰ４は、デジタルオーディオ信号Ｓ１に所定のデジタル信号処理を施す。デジタル信号処理としては、イコライジング、バスブースト、トレブルブースト、ステレオ−モノラル変換、デジタルボリウム制御などが例示される。Ｄ／Ａ変換回路１００ｒは、Ｉ２Ｓバスを介して、ＤＳＰ４からのデジタルオーディオ信号Ｓ２を受け、アナログオーディオ信号Ｓ３に変換する。パワーアンプ８は、Ｄ／Ａ変換回路１００ｒの出力Ｓ３を増幅し、電気音響変換素子９であるスピーカやヘッドホンを駆動する。
【０００６】
かかるオーディオシステム１ｒにおいては、オーディオ信号のレベルがゼロ点（ＤＣバイアスレベル）と交差するゼロクロス点が検出される。ゼロクロス点の検出結果は、各種信号処理や、回路保護に利用される。たとえば、ボリウム制御やフィルタの設定変更の際に、音切れを抑制するために、ゼロクロス点において回路構成を切りかえことがある。あるいは、システムが正常であれば、ゼロクロス点は、オーディオ信号の周波数で発生するため、反対にゼロクロス点が発生しないときには、アンプやスピーカの短絡、故障等の可能性がある。つまりゼロクロス点は、システムの異常検出にも使用することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１１７４８９号公報
【特許文献２】特開２００５−２１７７１０号公報
【特許文献３】特開２００４−２２２０７７号公報
【特許文献４】特開２００５−２１７４９６号公報
【特許文献５】特開平１１−７５２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１のオーディオシステム１ｒにおいて、Ｄ／Ａ変換回路１００ｒは、Ｄ／Ａコンバータ１２０、出力バッファ１０４に加えて、ゼロクロス検出回路３００ｒを備える。ゼロクロス検出回路３００ｒは、電圧源３０２およびウィンドウコンパレータ３０４を含む。電圧源３０２は、出力端子ＰＯＵＴのアナログオーディオ信号Ｓ３のバイアスレベル付近の上側、下側それぞれに設定されたしきい値電圧ＶｔｈＵ、ＶｔｈＬを生成する。ウィンドウコンパレータ３０４は、アナログオーディオ信号Ｓ３の電圧レベルＶｏを、しきい値電圧ＶｔｈＵ、ＶｔｈＬと比較し、ＶｔｈＵ＜Ｖｏ＜ＶｔｈＬのときアサート（たとえばハイレベル）される検出信号Ｓ１１を生成する。
【０００９】
この構成によれば、アナログオーディオ信号Ｓ３の電圧レベルＶｏが、しきい値電圧ＶｔｈＵとＶｔｈＬの間に含まれるか否かを判定条件として、ゼロクロス点を検出することができる。
【００１０】
ところが、電圧源３０２およびウィンドウコンパレータ３０４は、アナログ回路で構成されるため、チップ面積が大きくなるという問題がある。
【００１１】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、チップ面積を削減可能なＤ／Ａ変換回路の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、デジタルオーディオ信号をアナログオーディオ信号に変換して出力端子から出力するＤ／Ａ変換回路に関する。Ｄ／Ａ変換回路は、デジタルオーディオ信号をアナログオーディオ信号に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータからアナログオーディオ信号を受け、出力端子から出力するアナログ出力段と、出力端子におけるゼロクロス点を検出するゼロクロス検出回路と、を備え、ひとつの半導体基板に一体集積化される。Ｄ／Ａコンバータは、デジタルオーディオ信号をオーバーサンプリングするオーバーサンプリングフィルタと、オーバーサンプリングフィルタによりオーバーサンプリングされた第１デジタルオーディオ信号を変調するΔΣ変調器と、ΔΣ変調器によりΔΣ変調された第２デジタルオーディオ信号をアナログオーディオ信号に変換するアナログ変換部と、を有する。ゼロクロス検出回路は、オーバーサンプリングフィルタからΔΣ変調器とは別経路に出力された、第１デジタルオーディオ信号に対応する第３デジタルオーディオ信号を受け、第３デジタルオーディオ信号に対して、第１デジタルオーディオ信号が出力端子に到達するまでに要する伝搬時間に相当する遅延を与える遅延補正回路と、遅延補正回路から出力される第４デジタルオーディオ信号を、所定のしきい値と比較することによりゼロクロス点を検出するデジタルコンパレータと、を含む。
【００１３】
第４デジタルオーディオ信号は、出力端子におけるアナログオーディオ信号と対応する波形を示すことになる。したがって、第４デジタルオーディオ信号をデジタル信号処理によってしきい値と比較することにより、アナログ回路を用いずにゼロクロス点を検出でき、チップ面積を削減できる。
【００１４】
アナログ出力段は、アナログオーディオ信号の振幅を可変の利得にて増幅または減衰可能に構成されてもよい。ゼロクロス検出回路は、利得に応じて、しきい値をスケーリングするしきい値制御部をさらに含んでもよい。
この場合、出力端子におけるアナログオーディオ信号の振幅は、可変の利得に応じて変化する。その変化に追従するように、しきい値をスケーリングすることにより、利得の値に依存せずに、ゼロクロス点を好適に検出できる。
【００１５】
アナログ出力段は、アナログオーディオ信号の振幅を可変の利得にて増幅または減衰可能に構成され、ゼロクロス検出回路は、利得に応じて、遅延補正回路に入力される第３デジタルオーディオ信号、または遅延補正回路から出力される第４デジタルオーディオ信号をスケーリングするスケーリング回路をさらに含んでもよい。
この場合も、出力端子におけるアナログオーディオ信号の振幅は、可変の利得に応じて変化する。その変化に追従するように、第３または第４デジタルオーディオ信号をスケーリングすることにより、利得の値に依存せずに、ゼロクロス点を好適に検出できる。
【００１６】
アナログ出力段は、ボリウム回路、ミキシング回路、フィルター回路、あるいは、それらの任意の組み合わせを含んでもよい。
【００１７】
本発明の別の態様は、車載用オーディオ装置に関する。車載用オーディオ装置は、上述のいずれかのＤ／Ａ変換回路を備える。
【００１８】
本発明の別の態様は、オーディオコンポーネント装置に関する。車載用オーディオ装置は、上述のいずれかのＤ／Ａ変換回路を備える。
【００１９】
本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかのＤ／Ａ変換回路を備える。
【００２０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明に係るＤ／Ａ変換回路によれば、チップ面積を削減できる。
【図面の簡単な説明】
【００２２】
【図１】オーディオシステムの構成例を示すブロック図である。
【図２】実施の形態に係るＤ／Ａ変換回路を備えるオーディオシステムの構成を示すブロック図である。
【図３】図２のＤ／Ａ変換回路の動作を示す波形図である。
【図４】図２のＤ／Ａ変換回路の別の動作を示す波形図である。
【図５】Ｄ／Ａ変換回路を用いた車載用オーディオ装置の構成を示すブロック図である。
【図６】図６（ａ）〜（ｃ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。
【図７】変形例に係るＤ／Ａ変換回路を備えるオーディオシステムの構成を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２５】
図２は、実施の形態に係るＤ／Ａ変換回路１００を備えるオーディオシステム１の構成を示すブロック図である。オーディオシステム１は、デジタル音源２、ＤＳＰ４、Ｄ／Ａ変換回路１００、パワーアンプ８、電気音響変換素子９、ホストプロセッサ１０を備える。
【００２６】
デジタル音源２は、デジタルオーディオ信号Ｓ１を生成し、Ｉ２Ｓ（Inter IC Sound）規格に準拠したシリアルバスを介して、ＤＳＰ４に出力する。デジタル音源２は、アナログオーディオ信号をデジタルオーディオ信号に変換するＡ／Ｄコンバータを含んでもよい。
【００２７】
ＤＳＰ４は、デジタルオーディオ信号Ｓ１に所定のデジタル信号処理を施す。デジタル信号処理としては、イコライジング、バスブースト、トレブルブースト、ステレオ−モノラル変換、デジタルボリウム制御などが例示される。
【００２８】
Ｄ／Ａ変換回路１００は、Ｉ２Ｓバスを介して、ＤＳＰ４からのデジタルオーディオ信号Ｓ２を受け、アナログオーディオ信号Ｓ３に変換する。パワーアンプ８は、Ｄ／Ａ変換回路１００の出力Ｓ３を増幅し、電気音響変換素子９であるスピーカやヘッドホンを駆動する。
【００２９】
Ｄ／Ａ変換回路１００は、Ｉ２Ｓインタフェース１０２、アナログ出力段１０４、Ｉ２Ｃインタフェース１０６、コントローラ１０８、Ｄ／Ａコンバータ１２０、ゼロクロス検出回路２００を備える。Ｄ／Ａ変換回路１００は、ひとつの半導体基板に一体集積化されたアナログ・デジタル混載回路であり、デジタルセグメントＳＥＧ１とデジタルセグメントＳＥＧ２を含む。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００３０】
Ｄ／Ａコンバータ１０２の一部（１２２、１２４）、Ｉ２Ｓインタフェース１０２、Ｉ２Ｃインタフェース１０６、コントローラ１０８は、デジタルセグメントＳＥＧ１に形成され、Ｄ／Ａコンバータ１２０の一部（１２６）およびアナログ出力段１０４はアナログセグメントＳＥＧ２に形成される。
【００３１】
Ｉ２Ｓインタフェース１０２は、入力端子ＰＩＮを介してＤＳＰ４からシリアル形式のデジタルオーディオ信号Ｓ２を受ける。Ｄ／Ａコンバータ１２０は、Ｉ２Ｓインタフェース１０２において受信したデジタルオーディオ信号Ｓ２をアナログオーディオ信号Ｓ４に変換する。Ｄ／Ａコンバータ１２０は、いわゆるΔΣＤ／Ａコンバータであり、オーバーサンプリングフィルタ１２２、ΔΣ変調器１２４、アナログ変換部１２６を含む。オーバーサンプリングフィルタ１２２は、デジタルオーディオ信号Ｓ２’をオーバーサンプリングする。ΔΣ変調器１２４は、オーバーサンプリングフィルタ１２２によりオーバーサンプリングされた第１デジタルオーディオ信号Ｓｄ１をΔΣ変調し、ビット列に変換する。ΔΣ変調器１２４の前段には、ＤＣホールド回路などが設けられてもよいが、発明の理解の容易化のために省略している。
【００３２】
アナログ変換部１２６は、スイッチドキャパシタフィルタあるいは、電流セグメントＤ／Ａコンバータを含み、ΔΣ変調器１２４によりΔΣ変調された第２デジタルオーディオ信号Ｓｄ２をアナログオーディオ信号Ｓ４に変換する。
【００３３】
アナログ出力段１０４は、Ｄ／Ａコンバータ１２０からアナログオーディオ信号Ｓ４を受け、出力端子ＰＯＵＴからアナログオーディオ信号Ｓ３を出力する。本実施の形態において、アナログ出力段１０４は、アナログオーディオ信号Ｓ３の振幅をユーザが設定したボリウム値に応じて変化させるボリウム回路を含む。たとえばボリウム回路は、図２に図示されるように、分圧率が可変に構成された抵抗分圧回路１０４ａと、その出力を受けるバッファ１０４ｂを含んでもよい。なおボリウム回路の構成はそれには限定されず、その他の公知の構成であってもよい。
【００３４】
ホストプロセッサ１０は、オーディオシステム１全体を統括的に制御する。具体的には、ＤＳＰ４におけるデジタル信号処理を制御し、あるいはＤ／Ａ変換回路１００のボリウム回路のボリウム制御を行う。
Ｄ／Ａ変換回路１００のＩ２Ｃインタフェース１０６は、制御端子ＰＣＮＴを介して、ホストプロセッサ１０と接続される。コントローラ１０８は、Ｉ２Ｃインタフェース１０６を介して、ホストプロセッサ１０からのボリウム制御データＶＯＬを受け、その値に応じて抵抗分圧回路１０４ａの分圧比を設定する。
【００３５】
ゼロクロス検出回路２００は、出力端子ＰＯＵＴにおけるアナログオーディオ信号Ｓ３のゼロクロス点を検出する。
【００３６】
ゼロクロス検出回路２００は、遅延補正回路２０２およびデジタルコンパレータ２０４を含む。第３デジタルオーディオ信号Ｓｄ３は、第１デジタルオーディオ信号Ｓｄ１に対応しており、オーバーサンプリングフィルタ１２２から、ΔΣ変調器１２４とは別の経路に出力される。第３デジタルオーディオ信号Ｓｄ３は、第１デジタルオーディオ信号Ｓｄ１と完全に同一のデータであってもよい。
【００３７】
オーバーサンプリングフィルタ１２２からΔΣ変調器１２４に出力される第１デジタルオーディオ信号Ｓｄ１が、Ｄ／Ａ変換回路１００の出力端子ＰＯＵＴに到達するために要する伝搬遅延をτとする。この伝搬遅延τは、Ｄ／Ａ変換回路１００の設計者に対して既知である。
【００３８】
遅延補正回路２０２は、第３デジタルオーディオ信号Ｓｄ３を受け、それに対して、伝搬遅延τに相当する遅延τｄを与える。デジタルコンパレータ２０４は、遅延補正回路２０２により遅延され、遅延補正回路２０２から出力される第４デジタルオーディオ信号Ｓｄ４を、デジタルしきい値ＤｔｈＵ、ＤｔｈＬと比較することにより、ゼロクロス点を検出する。たとえばデジタルコンパレータ２０４は、デジタル形式のウィンドウコンパレータであり、ＤｔｈＬ＜Ｓｄ４＜ＤｔｈＵのときアサート（たとえばハイレベル）される検出信号Ｓ１１を生成する。
【００３９】
上述のように、アナログ出力段１０４はボリウム回路を含み、アナログオーディオ信号Ｓ４の振幅を可変の利得ｇにて増幅または減衰可能に構成される。
【００４０】
コントローラ１０８は、アナログ出力段１０４の利得ｇ、すなわちボリウムの設定値に応じて、しきい値ＤｔｈＵ、ＤｔｈＬをスケーリングする機能を有する。つまりコントローラ１０８には、しきい値制御部としての機能が実装される。
【００４１】
たとえばアナログ出力段１０４の利得ｇが、０〜１（−∞ｄＢ〜０ｄＢ）の間で変化するとする。この場合、ｇ＝１のときのしきい値をＤｔｈＵｇ＝１、ＤｔｈＬｇ＝１とすると、任意の利得ｇに対して、しきい値ＤｔｈＵ、ＤｔｈＬはそれぞれ、ｇ−１×ＤｔｈＵｇ＝１、ｇ−１×ＤｔｈＬｇ＝１のようにスケーリングされる。
【００４２】
以上がＤ／Ａ変換回路１００の構成である。続いてその動作を説明する。図３は、図２のＤ／Ａ変換回路１００の動作を示す波形図である。ここでは理解の容易のために、オーディオ信号の波形を単純な正弦波として示す。図３には、アナログ出力段１０４の利得ｇが１の場合の波形が示される。
【００４３】
アナログオーディオ信号Ｓ３は、第１デジタルオーディオ信号Ｓｄ１に対して、Ｄ／Ａコンバータ１２０およびアナログ出力段１０４の伝搬遅延τ分、遅延している。遅延補正回路２０２は、デジタルオーディオ信号Ｓｄ３に対して伝搬遅延τに相当する遅延τｄを与える。したがって、遅延補正回路２０２から出力される第４デジタルオーディオ信号Ｓｄ４は、時間スケール上において、出力端子ＰＯＵＴのアナログオーディオ信号Ｓ３と一致する。したがって、第４デジタルオーディオ信号Ｓｄ４をデジタル信号処理によってしきい値ＤｔｈＵ、ＤｔｈＬと比較することにより、アナログ回路を用いずにゼロクロス点を検出でき、チップ面積を削減できる。
【００４４】
図４は、図２のＤ／Ａ変換回路１００の別の動作を示す波形図である。図４には、ｇ＜１の場合の波形が示される。出力端子ＰＯＵＴのアナログオーディオ信号Ｓ３は、利得ｇ（＜１）により減衰された結果、その振幅が、ｇ＝１のときに比べ小さくなっている。
【００４５】
このときコントローラ１０８は、しきい値ＤｔｈＵ、ＤｔｈＬを、利得ｇに応じてスケーリングする。第４デジタルオーディオ信号Ｓｄ４を、スケーリングされたしきい値ＤｔｈＵ、ＤｔｈＬと比較した結果得られる検出信号Ｓ１１は、出力端子ＰＯＵＴにおけるアナログオーディオ信号Ｓ３を、しきい値電圧ＶｔｈＵ、ＶｔｈＬと比較した結果得られるであろう波形と一致する。
【００４６】
このように、コントローラ１０８によってしきいＤｔｈＵ、ＤｔｈＬを、利得ｇに応じてスケーリングすることにより、Ｄ／Ａ変換後の、アナログ出力段１０４による増幅、減衰の程度に依存せずに、ゼロクロス点を好適に検出できる。
【００４７】
続いてＤ／Ａ変換回路１００を備えるオーディオシステム１の用途を説明する。図５は、Ｄ／Ａ変換回路１００を用いた車載用オーディオ装置５００の構成を示すブロック図である。車載用オーディオ装置５００は、５．１チャンネル（フロント右ＦＲ、リア右ＲＲ、フロント左ＦＬ、リア左ＲＬ、センターＣ、サブウーファＳＷ）で構成される。
【００４８】
デジタル音源２は、ＣＤプレイヤやＤＶＤプレイヤなどであり、アナログ音源３は、チューナやモバイルオーディオプレイヤなどである。
【００４９】
デジタル音源２からのデジタルオーディオ信号は、ＤＳＰ４のデジタル入力端子に入力される。またチューナからのステレオ（Ｌｃｈ、Ｒｃｈ）のアナログオーディオ信号は、ＴＵＮＥＲチャンネルに入力され、その他のモバイルオーディオプレイヤなどからのステレオアナログオーディオ信号はＡＵＸチャンネルに入力される。
【００５０】
入力セレクタ５０２およびアンプ５０４は、ＲチャンネルとＬチャンネルそれぞれに設けられる。入力セレクタ５０２は、入力チャンネル（Ｔｕｎｅｒ／ＡＵＸ）を選択し、選択されたチャンネルのシングルエンド形式のアナログオーディオ信号を差動信号に変換する。選択されたチャンネルに差動形式のオーディオ信号が入力される場合、差動変換処理はスキップされる。
【００５１】
アナログ／デジタル変換器５０５Ｒは、Ｒチャンネルの差動形式の入力オーディオ信号をデジタルオーディオ信号Ｄ１Ｒに変換し、アナログ／デジタル変換器５０５Ｌは、Ｌチャンネルの差動形式の入力オーディオ信号をデジタルオーディオ信号Ｄ１Ｌに変換する。図５において、アナログ／デジタル変換器５０５Ｌ、５０５Ｒの出力信号Ｄ１Ｒ、Ｄ１Ｌのペア、あるいはデジタル音源２の出力が、図２におけるデジタルオーディオ信号Ｓ１に相当する。
【００５２】
ＤＳＰ４は、デジタルボリウム回路、５バンドイコライザ、ラウドネス回路、クロスオーバフィルタ、バスブースト回路を備え、デジタル音源２の出力信号あるいはアナログ／デジタル変換器５０５Ｌ、５０５Ｒの出力信号Ｄ１Ｒ、Ｄ１Ｌのペアに対して、所定の信号処理を施す。
【００５３】
図５の車載用オーディオ装置５００において、Ｄ／Ａ変換回路１００は、３チャンネルがひとつの半導体基板に一体集積化されており、チャンネルごとに、図２に示したＤ／Ａコンバータ１２０、アナログ出力段１０４のセットが設けられる。各チャンネルのアナログ出力段１０４は、アンプ５０６、ポストフィルタ５０８、フェーダボリウム５１０を含む。なお、アナログ出力段１０４の構成は特に限定されない。
【００５４】
実施の形態に係るＤ／Ａ変換回路１００は、このような車載用オーディオ装置５００に好適に利用できる。
【００５５】
なお、実施の形態に係るＤ／Ａ変換回路１００は車載用オーディオ装置のみでなく、家庭用のホームオーディオシステムのオーディオコンポーネント装置に利用することもできる。あるいは、Ｄ／Ａ変換回路１００は、テレビ、デスクトップＰＣ、ノートＰＣ、タブレットＰＣ、携帯電話端末、デジタルカメラ、ポータブルオーディオプレイヤなどの電子機器に搭載することもできる。
【００５６】
図６（ａ）〜（ｃ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。図６（ａ）は電子機器の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ９を備える。Ｄ／Ａ変換回路１００は、図示しないＤＳＰ４、パワーアンプ８とともに筐体に内蔵される。
【００５７】
図６（ｂ）はオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ９を備える。Ｄ／Ａ変換回路１００は図示しないＤＳＰ４、パワーアンプ８とともに筐体に内蔵される。
【００５８】
図６（ｃ）は電子機器の一例である小型情報端末８００である。小型情報端末８００は、携帯電話、ＰＨＳ（Personal Handy-phone System）、ＰＤＡ（Personal Digital Assistant）、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末８００は、筐体８０２、スピーカ９、ディスプレイ８０４を備える。Ｄ／Ａ変換回路１００は、図示しないＤＳＰ４、パワーアンプ８とともに筐体に内蔵される。
【００５９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６０】
図７は、変形例に係るＤ／Ａ変換回路１００ａを備えるオーディオシステム１ａの構成を示すブロック図である。図７のゼロクロス検出回路２００ａは、図２のゼロクロス検出回路２００ａに加えて、スケーリング回路２０６を備える。
【００６１】
スケーリング回路２０６は、遅延補正回路２０２の後段に設けられ、遅延補正回路２０２から出力される第４デジタルオーディオ信号Ｓｄ４を、アナログ出力段１０４の利得ｇに応じてスケーリングする。
具体的には、スケーリング回路２０６は、第４デジタルオーディオ信号Ｓｄ４に、利得ｇを掛け合わせ、第５デジタルオーディオ信号Ｓｄ５を生成する。
Ｓｄ５＝Ｓｄ４×ｇ
【００６２】
なお、スケーリング回路２０６は遅延補正回路２０２の前段に設けてもよい。この場合、スケーリング回路２０６は、遅延補正回路２０２に入力される第３デジタルオーディオ信号Ｓｄ３を、利得ｇに応じてスケーリングする。
【００６３】
一方、コントローラ１０８は、デジタルコンパレータ２０４に対して、利得ｇによらずに一定のしきい値ＤｔｈＵｇ＝１、ＤｔｈＬｇ＝１を出力する。
【００６４】
以上がＤ／Ａ変換回路１００ａの構成である。
【００６５】
この変形例においても、出力端子ＰＯＵＴにおけるアナログオーディオ信号Ｓ３の振幅は、可変の利得ｇに応じて変化する。そして、その変化に追従するように、第３デジタルオーディオ信号Ｓｄ３もしくは第４デジタルオーディオ信号Ｓｄ４をスケーリングすることにより、利得の値に依存せずにゼロクロス点を好適に検出できる。
【００６６】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６７】
１…オーディオシステム、２…音源、４…ＤＳＰ、８…パワーアンプ、９…電気音響変換素子、１０…ホストプロセッサ、１００…Ｄ／Ａ変換回路、１０２…Ｉ２Ｓインタフェース、１０４…アナログ出力段、１０６…Ｉ２Ｃインタフェース、１０８…コントローラ、１２０…Ｄ／Ａコンバータ、１２２…オーバーサンプリングフィルタ、１２４…ΔΣ変調器、１２６…アナログ変換部、２００…ゼロクロス検出回路、２０２…遅延補正回路、２０４…デジタルコンパレータ、２０６…スケーリング回路。
【図１】
2014107834.tif 000003
【図２】
2014107834.tif 000004
【図３】
2014107834.tif 000005
【図４】
2014107834.tif 000006
【図５】
2014107834.tif 000007
【図６】
2014107834.tif 000008
【図７】
2014107834.tif 000009