(57)【要約】【課題】小型化が可能な負荷制御装置を提供する。【解決手段】負荷制御装置１ａは、双方向スイッチ素子２の第１ソース電極Ｓ１に第１交流入力端子３１が接続され第２ソース電極Ｓ２に第２交流入力端子３２が接続されたダイオードブリッジ回路３と、ダイオードブリッジ回路３のプラス端子３３とダイオードブリッジ回路３のマイナス端子３４との間の出力電圧を定電圧化する電源回路４と、プラス端子３３とマイナス端子３４との間を所定インピーダンスで導通させるレベル変換回路５ａと、電源回路４から第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に前記所定電圧を供給するゲート駆動回路６ａと、を備える。ゲート駆動回路６ａは、制御信号ＣＳがハイレベルのときに電源回路４から第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に前記所定電圧を供給する。レベル変換回路５ａは、制御信号ＣＳがハイレベルのときにバイポーラトランジスタＱ５がオンとなる。【選択図】図１
2014233161.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から負荷への給電路に設ける双方向スイッチ素子を備えた負荷制御装置であって、
前記双方向スイッチ素子は、第１ゲート電極、第２ゲート電極、第１ソース電極及び第２ソース電極を備え、前記第１ゲート電極と前記第１ソース電極との間、前記第２ゲート電極と前記第２ソース電極との間それぞれに所定電圧を印加することで前記第１ソース電極と前記第２ソース電極との間が導通するオンとなるように構成され、
前記第１ソース電極に第１交流入力端子が接続され前記第２ソース電極に第２交流入力端子が接続されたダイオードブリッジ回路と、前記ダイオードブリッジ回路のプラス端子と前記ダイオードブリッジ回路のマイナス端子との間の出力電圧を定電圧化する電源回路と、前記プラス端子と前記マイナス端子との間を所定インピーダンスで導通させるレベル変換回路と、前記電源回路から前記双方向スイッチ素子の前記第１ゲート電極及び前記第２ゲート電極に前記双方向スイッチをオンさせるための前記所定電圧又は所定電流を供給するゲート駆動回路と、を備え、
前記ゲート駆動回路は、前記双方向スイッチ素子のオン、オフを制御するための制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記電源回路から前記第１ゲート電極及び前記第２ゲート電極に前記所定電圧又は前記所定電流を供給し、
前記レベル変換回路は、バイポーラトランジスタを備え、前記バイポーラトランジスタのコレクタ端子が前記プラス端子に接続され、エミッタ端子が前記マイナス端子に接続され、ベース端子に、前記制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記バイポーラトランジスタがオンとなることを特徴とする負荷制御装置。
【請求項２】
前記レベル変換回路は、前記バイポーラトランジスタのエミッタ端子と前記マイナス端子との間に接続された第１抵抗を備えることを特徴とする請求項１記載の負荷制御装置。
【請求項３】
前記ゲート駆動回路は、前記制御信号がローレベルからハイレベルに変化したときに、前記所定電流よりも大きな電流を規定時間だけ前記第１ゲート電極及び前記第２ゲート電極に供給することを特徴とする請求項１又は２記載の負荷制御装置。
【請求項４】
前記ゲート駆動回路は、ｎｐｎトランジスタと、第１のｐｎｐトランジスタ、第２のｐｎｐトランジスタ及び第２抵抗を有するカレントミラー回路と、を備え、
前記ｎｐｎトランジスタは、エミッタ端子が前記マイナス端子に接続されて接地され、ベース端子に前記制御信号が入力されるように構成され、
前記第１のｐｎｐトランジスタは、エミッタ端子が前記電源回路の高電位側の出力端に接続され、ベース端子とコレクタ端子との間が接続され、
前記第２のｐｎｐトランジスタは、エミッタ端子が前記電源回路の前記出力端に接続され、コレクタ端子が、第１ダイオードを介して前記第１ゲート電極に接続されるとともに、第２ダイオードを介して前記第２ゲート電極に接続され、
前記第２抵抗は、前記ｎｐｎトランジスタのコレクタ端子と前記第１のｐｎｐトランジスタのコレクタ端子との間に接続され、
前記第２抵抗の両端間にコンデンサが並列接続されており、
前記規定時間は、前記第２抵抗と前記コンデンサとの並列回路の時定数により決まることを特徴とする請求項３記載の負荷制御装置。
【請求項５】
前記ゲート駆動回路は、前記第１ゲート電極、前記第２ゲート電極それぞれに１対１で対応した２つの電流源を備えることを特徴とする請求項１乃至３のいずれか１項に記載の負荷制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷制御装置に関するものである。
【背景技術】
【０００２】
負荷制御装置としては、例えば、図１０に示すような構成の２線式交流スイッチ１００ａが知られている（特許文献１）。
【０００３】
２線式交流スイッチ１００ａは、商用交流電源１０１と照明器具等の負荷１０２との間に接続されて用いられる交流スイッチである。この２線式交流スイッチ１００ａは、双方向スイッチ素子１０３と、全波整流器１０４と、電源回路１０５と、駆動回路（第１のゲート駆動回路１０７、第２のゲート駆動回路１０８）と、制御回路１０６と、を備える。
【０００４】
双方向スイッチ素子１０３は、双方向に電流を流す構成を有するとともに当該電流の流れをオン又はオフする、III族窒化物半導体から構成されるダブルゲートのスイッチ素子である。双方向スイッチ素子１０３は、スイッチング（導通／非導通）の対象となるスイッチ端子Ｓ１１及びスイッチ端子Ｓ１２と、電流の流れのオン及びオフを制御するための２つのゲートに接続された制御端子Ｇ１１及び制御端子Ｇ１２と、この双方向スイッチ素子１０３を形成している基板と電気的に接続された基板端子ＳＵＢと、を有する。ここで、商用交流電源１０１と、負荷１０２と、双方向スイッチ素子１０３（そのスイッチ端子Ｓ１１及びスイッチ端子Ｓ１２）とは、閉回路を構成するように、直列に接続されている。
【０００５】
全波整流器１０４は、スイッチ端子Ｓ１１とスイッチ端子Ｓ１２との間に接続され、商用交流電源１０１から供給される交流電源を全波整流するブリッジダイオード等である。
【０００６】
電源回路１０５は、全波整流器１０４から出力される全波整流後の電圧を平滑化し、直流電源を供給する回路である。第１のゲート駆動回路１０７、第２のゲート駆動回路１０８及び制御回路１０６に必要な電源は、電源回路１０５から供給されている。
【０００７】
制御回路１０６は、商用交流電源１０１から負荷１０２に電力を供給する場合には、双方向スイッチ素子１０３をオン状態にさせる。この場合、制御回路１０６は、第１のゲート駆動回路１０７及び第２のゲート駆動回路１０８が、それぞれ、双方向スイッチ素子１０３の制御端子Ｇ１１及び制御端子Ｇ１２に対して、制御端子Ｇ１１及び制御端子Ｇ１２に対応するゲートの閾値電圧より高い電圧をもつ制御信号を出力するように第１のゲート回路１０７及び第２のゲート駆動回路１０８を制御する。これにより、制御回路１０６は、双方向スイッチ素子１０３をオン状態にさせる。
【０００８】
一方、制御回路１０６は、商用交流電源１０１から負荷１０２への電力供給を遮断する場合には、双方向スイッチ素子１０３をオフ状態にさせる。この場合、制御回路１０６は、第１のゲート駆動回路１０７及び第２のゲート駆動回路１０８が、それぞれ、双方向スイッチ素子１０３の制御端子Ｇ１１及び制御端子Ｇ１２に対して、制御端子Ｇ１１及び制御端子Ｇ１２に対応するゲートの閾値電圧より低い電圧をもつ制御信号を出力するように第１のゲート駆動回路１０７及び第２のゲート駆動回路１０８を制御する。これにより、制御回路１０６は、双方向スイッチ素子１０３をオフ状態にさせる。
【０００９】
制御回路１０６は、上述のように第１のゲート駆動回路１０７及び第２のゲート駆動回路１０８を制御する回路である。
【００１０】
より詳しくは、外部設定部１０９より、商用交流電源１０１から負荷１０２に電力を供給するか否かを示す信号が制御回路１０６に伝達される。その伝達された信号に基づいて、制御回路１０６は、第１のゲート駆動回路１０７の入力端子ＳＩＮ１及び第２のゲート駆動回路１０８の入力端子ＳＩＮ２に、制御信号を出力する。
【００１１】
第１のゲート駆動回路１０７及び第２のゲート駆動回路１０８は、制御回路１０６からの制御信号に基づいて、それぞれ、その出力端子ＯＵＴ１及びＯＵＴ２から双方向スイッチ素子１０３の制御端子Ｇ１１及びＧ１２に制御信号を出力することにより、双方向スイッチ素子１０３のスイッチング動作を制御する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１１−１０３７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１では、２線式交流スイッチ１００ａにおける第１のゲート駆動回路１０７及び第２のゲート駆動回路１０８それぞれの具体的な回路構成について明記されていない。
【００１４】
ところで、負荷制御装置では、より小型化が望まれているが、ゲート駆動回路が、電圧レベルを変えるためのレベルシフト回路を備えた構成の場合、更なる小型化が難しい傾向にある。負荷制御装置では、ゲート駆動回路が、双方向スイッチ素子をトランスにより駆動するように構成されている場合、小型化が難しい傾向にある。
【００１５】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化が可能な負荷制御装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の負荷制御装置は、交流電源から負荷への給電路に設ける双方向スイッチ素子を備えた負荷制御装置であって、前記双方向スイッチ素子は、第１ゲート電極、第２ゲート電極、第１ソース電極及び第２ソース電極を備え、前記第１ゲート電極と前記第１ソース電極との間、前記第２ゲート電極と前記第２ソース電極との間それぞれに所定電圧を印加することで前記第１ソース電極と前記第２ソース電極との間が導通するオンとなるように構成され、前記第１ソース電極に第１交流入力端子が接続され前記第２ソース電極に第２交流入力端子が接続されたダイオードブリッジ回路と、前記ダイオードブリッジ回路のプラス端子と前記ダイオードブリッジ回路のマイナス端子との間の出力電圧を定電圧化する電源回路と、前記プラス端子と前記マイナス端子との間を所定インピーダンスで導通させるレベル変換回路と、前記電源回路から前記双方向スイッチ素子の前記第１ゲート電極及び前記第２ゲート電極に前記双方向スイッチをオンさせるための前記所定電圧又は所定電流を供給するゲート駆動回路と、を備え、前記ゲート駆動回路は、前記双方向スイッチ素子のオン、オフを制御するための制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記電源回路から前記第１ゲート電極及び前記第２ゲート電極に前記所定電圧又は前記所定電流を供給し、前記レベル変換回路は、バイポーラトランジスタを備え、前記バイポーラトランジスタのコレクタ端子が前記プラス端子に接続され、エミッタ端子が前記マイナス端子に接続され、ベース端子に、前記制御信号が入力されるように構成され、前記制御信号がハイレベルのときに前記バイポーラトランジスタがオンとなることを特徴とする。
【００１７】
この負荷制御装置において、前記レベル変換回路は、前記バイポーラトランジスタのエミッタ端子と前記マイナス端子との間に接続された第１抵抗を備えることが好ましい。
【００１８】
この負荷制御装置において、前記ゲート駆動回路は、前記制御信号がローレベルからハイレベルに変化したときに、前記所定電流よりも大きな電流を規定時間だけ前記第１ゲート電極及び前記第２ゲート電極に供給することが好ましい。
【００１９】
この負荷制御装置において、前記ゲート駆動回路は、ｎｐｎトランジスタと、第１のｐｎｐトランジスタ、第２のｐｎｐトランジスタ及び第２抵抗を有するカレントミラー回路と、を備え、前記ｎｐｎトランジスタは、エミッタ端子が前記マイナス端子に接続されて接地され、ベース端子に前記制御信号が入力されるように構成され、前記第１のｐｎｐトランジスタは、エミッタ端子が前記電源回路の高電位側の出力端に接続され、ベース端子とコレクタ端子との間が接続され、前記第２のｐｎｐトランジスタは、エミッタ端子が前記電源回路の前記出力端に接続され、コレクタ端子が、第１ダイオードを介して前記第１ゲート電極に接続されるとともに、第２ダイオードを介して前記第２ゲート電極に接続され、前記第２抵抗は、前記ｎｐｎトランジスタのコレクタ端子と前記第１のｐｎｐトランジスタのコレクタ端子との間に接続され、前記第２抵抗の両端間にコンデンサが並列接続されており、前記規定時間は、前記第２抵抗と前記コンデンサとの並列回路の時定数により決まることが好ましい。
【００２０】
この負荷制御装置において、前記ゲート駆動回路は、前記第１ゲート電極、前記第２ゲート電極それぞれに１対１で対応した２つの電流源を備えることが好ましい。
【発明の効果】
【００２１】
本発明の負荷制御装置においては、小型化が可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は、実施形態１の負荷制御装置の回路図である。
【図２】図２は、実施形態１の負荷制御装置の動作説明図である。
【図３】図３は、実施形態１の負荷制御装置の動作説明図である。
【図４】図４は、実施形態１の負荷制御装置の変形例の回路図である。
【図５】図５は、実施形態２の負荷制御装置の回路図である。
【図６】図６は、実施形態２の負荷制御装置の動作説明図である。
【図７】図７は、実施形態２の負荷制御装置の模式的な動作説明図である。
【図８】図８は、実施形態２の負荷制御装置の比較例の回路図である。
【図９】図９は、実施形態３の負荷制御装置の回路図である。
【図１０】図１０は、従来の２線式交流スイッチの回路図である。
【発明を実施するための形態】
【００２３】
（実施形態１）
以下では、本実施形態の負荷制御装置１ａについて図１に基づいて説明する。
【００２４】
負荷制御装置１ａは、交流電源８から負荷９への給電路に設ける双方向スイッチ素子２を備えた負荷制御装置である。
【００２５】
双方向スイッチ素子２は、第１ゲート電極Ｇ１、第２ゲート電極Ｇ２、第１ソース電極Ｓ１及び第２ソース電極Ｓ２を備え、第１ゲート電極Ｇ１と第１ソース電極Ｓ１との間、第２ゲート電極Ｇ２と第２ソース電極Ｓ２との間それぞれに所定電圧を印加することで第１ソース電極Ｓ１と第２ソース電極Ｓ２との間が導通するオンとなるように構成されている。
【００２６】
また、負荷制御装置１ａは、第１ソース電極Ｓ１に第１交流入力端子３１が接続され第２ソース電極Ｓ２に第２交流入力端子３２が接続されたダイオードブリッジ回路３と、ダイオードブリッジ回路３のプラス端子３３とダイオードブリッジ回路３のマイナス端子３４との間の出力電圧を定電圧化する電源回路４と、プラス端子３３とマイナス端子３４との間を所定インピーダンスで導通させるレベル変換回路５ａと、電源回路４から双方向スイッチ素子２の第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に前記所定電圧を供給するゲート駆動回路６ａと、を備える。
【００２７】
ゲート駆動回路６ａは、双方向スイッチ素子２のオン、オフを制御するための制御信号ＣＳが入力されるように構成され、制御信号ＣＳがハイレベルのときに電源回路４から第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に前記所定電圧を供給する。レベル変換回路５ａは、バイポーラトランジスタＱ５を備え、バイポーラトランジスタＱ５のコレクタ端子がプラス端子３３に接続され、エミッタ端子がマイナス端子３４に接続され、ベース端子に、制御信号ＣＳが入力されるように構成され、制御信号ＣＳがハイレベルのときにバイポーラトランジスタＱ５がオンとなる。これにより、負荷制御装置１ａは、小型化を図ることが可能となる。
【００２８】
負荷制御装置１ａの各構成要素については、以下に詳細に説明する。
【００２９】
負荷制御装置１ａは、双方向スイッチ素子２の第１ソース電極Ｓ１と第２ソース電極Ｓ２との間に、交流電源８と負荷９との直列回路を接続して使用される。このため、負荷制御装置１ａは、双方向スイッチ素子２の第１ソース電極Ｓ１、第２ソース電極Ｓ２がそれぞれ接続された第１主端子２１、第２主端子２２を備えており、第１主端子２１と第２主端子２２との間に交流電源８と負荷９との直列回路を接続できるようになっている。
【００３０】
負荷制御装置１ａは、双方向スイッチ素子２が、交流電源８と負荷９との間で交流電源８及び負荷９に直列に接続される。これにより、負荷制御装置１ａは、負荷９のオン、オフを制御することができる。交流電源８は、例えば、商用電源である。負荷９は、例えば、照明負荷である。
【００３１】
双方向スイッチ素子２は、第１ソース電極Ｓ１と第２ソース電極Ｓ２との間のいずれのバイアス方向においても、オン（オン状態）とオフ（オフ状態）の２つの安定した状態をとることができる交流スイッチ素子である。双方向スイッチ素子２は、第１ゲート電極Ｇ１、第２ゲート電極Ｇ２、第１ソース電極Ｓ１及び第２ソース電極Ｓ２を備えた、ノーマリオフ型のヘテロ接合電界効果型トランジスタ（heterojunction field effect transistor：ＨＦＥＴ）により構成してある。この場合、双方向スイッチ素子２は、第１ソース電極Ｓ１が第１主電極を構成し、第２ソース電極Ｓ２が第２主電極を構成する。
【００３２】
ＨＦＥＴとしては、例えば、ＡｌＧａＮ／ＧａＮ系ＨＦＥＴを採用することができる。双方向スイッチ素子２は、第１ソース電極Ｓ１が第１主端子２１に接続され、第２ソース電極Ｓ２が第２主端子２２に接続されている。
【００３３】
双方向スイッチ素子２としては、図１０の２線式交流スイッチにおける双方向スイッチ素子１０３を採用することもできる。
【００３４】
双方向スイッチ素子２は、２つの金属酸化膜半導体電界効果型トランジスタ（metal oxide semiconductor field effect transistor：ＭＯＳＦＥＴ）を逆直列接続して構成されたものでもよい。双方向スイッチ素子２は、各ＭＯＳＦＥＴとして、例えば、エンハンスメント型（ノーマリオフ型）のｎチャネルＭＯＳＦＥＴを採用し、両ＭＯＳＦＥＴのドレイン電極同士を接続すればよい。各ＭＯＳＦＥＴは、内蔵ダイオード（「ボディダイオード」や「寄生ダイオード」とも呼ばれている）を備えている。各内蔵ダイオードは、整流用のダイオードとして機能する。
【００３５】
ＭＯＳＦＥＴとしては、例えば、Ｓｉ系ＭＯＳＦＥＴを採用することができる。ＭＯＳＦＥＴは、Ｓｉ系ＭＯＳＦＥＴに限らず、例えば、ＳｉＣ系ＭＯＳＦＥＴ、ＧａＮ系ＭＯＳＦＥＴ等を採用することもできる。
【００３６】
ダイオードブリッジ回路３は、図２、３に示すように、４個のダイオードＤ０１、Ｄ０２、Ｄ０３及びＤ０４がブリッジ接続された全波整流回路である。
【００３７】
ダイオードブリッジ回路３は、２個のダイオードＤ０１、Ｄ０２の直列回路と、２個のダイオードＤ０３、Ｄ０４の直列回路と、を並列接続することで、４個のダイオードＤ０１、Ｄ０２、Ｄ０３及びＤ０４がブリッジ接続されている。ダイオードブリッジ回路３は、２個のダイオードＤ０１、Ｄ０２の接続点が第１交流入力端子３１を構成し、２個のダイオードＤ０３、Ｄ０４の接続点が第２交流入力端子３２を構成している。また、ダイオードブリッジ回路３は、２個のダイオードＤ０２、Ｄ０４の接続点がプラス端子３３を構成し、２個のダイオードＤ０１、Ｄ０３の接続点がマイナス端子３４を構成している。
【００３８】
要するに、ダイオードブリッジ回路３は、第１交流入力端子３１と、第２交流入力端子３２と、プラス端子３３と、マイナス端子３４と、を備えている。ダイオードブリッジ回路３は、第１交流入力端子３１が第１主端子２１を介して第１ソース電極Ｓ１に接続され、第２交流入力端子３２が第２主端子２２を介して第２ソース電極Ｓ２に接続されている。
【００３９】
ダイオードブリッジ回路３は、双方向スイッチ素子２の第１ソース電極Ｓ１と第２ソース電極Ｓ２との間に接続される交流電源８からの交流電圧を直流電圧に全波整流する機能を有する。要するに、ダイオードブリッジ回路３は、交流電源８からの交流電圧を全波整流した直流電圧をプラス端子３３とマイナス端子３４との間に出力するように構成されている。
【００４０】
負荷制御装置１ａは、ダイオードブリッジ回路３のプラス端子３３とマイナス端子３４との間に、電源回路４が接続されている。
【００４１】
電源回路４は、ダイオードブリッジ回路３の出力電圧を所定の直流電圧に変換する定電圧回路である。
【００４２】
電源回路４は、ｎｐｎトランジスタＱ４と、ツェナダイオードＺＤ４と、抵抗Ｒ４と、平滑コンデンサＣ４と、を備えた定電圧回路である。この定電圧回路は、ダイオードブリッジ回路３のプラス端子３３と、電源回路４の高電位側の出力端との間にｎｐｎトランジスタ４が介在する直列型定電圧回路である。
【００４３】
電源回路４は、抵抗Ｒ４とツェナダイオードＺＤ４との直列回路が、ダイオードブリッジ回路３のプラス端子３３とマイナス端子３４との間に接続されている。電源回路４は、抵抗Ｒ４の一端が、ダイオードブリッジ回路３のプラス端子３３に接続され、抵抗Ｒ４の他端が、ツェナダイオードＺＤ４のカソードに接続され、ツェナダイオードＺＤ４のアノードが、ダイオードブリッジ回路３のマイナス端子３４に接続されている。また、電源回路４は、ｎｐｎトランジスタＱ４のコレクタ端子が、抵抗Ｒ４の一端に接続され、ベース端子が、抵抗Ｒ４とツェナダイオードＺＤ４との接続点に接続されている。また、電源回路４は、ｎｐｎトランジスタＱ４のエミッタ端子とツェナダイオードＺＤ４のアノードとの間に、平滑コンデンサＣ４が並列に接続されている。平滑コンデンサＣ４は、アルミ電解コンデンサ等の有極性のコンデンサにより構成されている。
【００４４】
電源回路４の出力電圧ＶＤＤは、平滑コンデンサＣ４の両端電圧である。電源回路４は、出力電圧ＶＤＤが一定に保たれるように構成されている。電源回路４の出力電圧ＶＤＤは、ツェナダイオードＺＤ４のツェナ電圧から、ｎｐｎトランジスタＱ４のベース端子・エミッタ端子間電圧を減じた値である。なお、電源回路４の回路構成は、一例であり、定電圧回路であれば、その回路構成を特に限定するものではない。
【００４５】
負荷制御装置１ａは、制御回路（図示せず）で生成された制御信号ＣＳが入力される端子７を備えている。前記制御回路は、ゲート駆動回路６ａを制御する回路である。前記制御回路は、制御信号ＣＳを端子７に出力する。なお、端子７は、前記制御回路において制御信号ＣＳを出力する出力端子により構成してもよい。また、前記制御回路は、例えば、適宜のプログラムを搭載したマイクロコンピュータにより構成することができる。
【００４６】
前記制御回路は、交流電源８から負荷９に電力を供給させる場合、双方向スイッチ素子２をオンさせる。この場合、前記制御回路は、ゲート駆動回路６ａが、双方向スイッチ素子２の第１ゲート電極Ｇ１、第２ゲート電極Ｇ２に対して、第１ゲート電極Ｇ１と第１ソース電極Ｓ１との間の第１ゲート閾値電圧、第２ゲート電極Ｇ２と第２ソース電極Ｓ２との間の第２ゲート閾値電圧よりも高い前記所定電圧を出力するように、ゲート駆動回路６ａを制御する。これにより、前記制御回路は、双方向スイッチ素子２をオンさせる。なお、双方向スイッチ素子２は、第１ゲート閾値電圧と第２ゲート閾値電圧とが同じであるのが好ましい。
【００４７】
また、前記制御回路は、交流電源８から負荷９への電力供給を遮断する場合、双方向スイッチ素子２をオフさせる。この場合、前記制御回路は、ゲート駆動回路６ａが、双方向スイッチ素子２の第１ゲート電極Ｇ１、第２ゲート電極Ｇ２に対して、第１ゲート閾値電圧、第２ゲート閾値電圧よりも低い電圧を出力するように、ゲート駆動回路６ａを制御する。これにより、前記制御回路は、双方向スイッチ素子２をオフさせる。
【００４８】
前記制御回路は、外部の設定部（図示せず）より、交流電源８から負荷９に電力を供給するか否かを指示する信号が伝達される。前記制御回路は、前記設定部から伝達された信号に基づいて、制御信号ＣＳを出力する。具体的には、前記制御回路は、前記設定部より、交流電源８から負荷９に電力を供給することを指示する信号が伝達されたときに、制御信号ＣＳをハイレベルとし、交流電源８から負荷９に電力を供給しない（交流電源８から負荷９への電力供給を遮断する）ことを指示する信号が伝達されたときに、制御信号ＣＳをローレベルとするように構成されている。ゲート駆動回路６ａは、制御信号ＣＳに基づいて、双方向スイッチ素子２のスイッチング動作を制御する。
【００４９】
ゲート駆動回路６ａは、電源回路４から双方向スイッチ素子２の第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に双方向スイッチ素子２をオンさせるための前記所定電圧を供給する機能を有するように構成されている。
【００５０】
ゲート駆動回路６ａは、ＭＯＳＦＥＴ６１と、インバータ６２と、第１ダイオードＤ１と、第２ダイオードＤ２と、２つの抵抗Ｒ６１、Ｒ６２を備えている。
【００５１】
ゲート駆動回路６ａは、ＭＯＳＦＥＴ６１として、エンハンスメント型のｐチャネルＭＯＳＦＥＴを採用している。ＭＯＳＦＥＴ６１は、ソース端子が、電源回路４の前記高電位側の出力端に接続され、ドレイン端子が、第１ダイオードＤ１と第２ダイオードＤ２とのアノード同士の接続点に接続され、ゲート端子が、インバータ６２の出力端子に接続されている。第１ダイオードＤ１、第２ダイオードＤ２のそれぞれのカソードは、第１ゲート電極Ｇ１、第２ゲート電極Ｇ２にそれぞれ接続されている。インバータ６２は、入力端子が端子７に接続されている。要するに、インバータ６２は、端子７からの制御信号ＣＳを反転させてＭＯＳＦＥＴ６１のゲート端子に入力する。したがって、ゲート駆動回路６ａは、制御信号ＣＳがローレベルの場合、インバータ６２の出力がハイレベルとなり、ＭＯＳＦＥＴ６１がオフとなる。一方、ゲート駆動回路６ａは、制御信号ＣＳがハイレベルの場合、インバータ６２の出力がローレベルとなり、ＭＯＳＦＥＴ６１がオンとなる。
【００５２】
レベル変換回路５ａは、ダイオードブリッジ回路３と電源回路４との間に設けられている。レベル変換回路５ａは、ダイオードブリッジ回路３のプラス端子３３とマイナス端子３４との間を前記所定インピーダンスで導通させる機能を有するように構成されている。レベル変換回路５ａは、バイポーラトランジスタＱ５を備え、バイポーラトランジスタＱ５のコレクタ端子がプラス端子３３に接続され、エミッタ端子がマイナス端子３４に接続され、ベース端子に、制御信号ＣＳが入力されるように構成されている。レベル変換回路５ａは、抵抗Ｒ５１を備え、バイポーラトランジスタＱ５のベース端子が、抵抗Ｒ５１を介して端子７に接続されている。
【００５３】
レベル変換回路５ａは、制御信号ＣＳがローレベルのときにバイポーラトランジスタＱ５がオフとなり、ダイオードブリッジ回路３のプラス端子３３とマイナス端子３４との間を非導通とする。
【００５４】
レベル変換回路５ａは、制御信号ＣＳがハイレベルのときにバイポーラトランジスタＱ５がオンとなり、ダイオードブリッジ回路３のプラス端子３３とマイナス端子３４との間を所定のインピーダンスで導通させる。ここで、前記所定インピーダンスは、バイポーラトランジスタＱ５のオン抵抗であり、略零である。
【００５５】
図２、３は、制御信号ＣＳがハイレベルのときの負荷制御装置１ａの動作説明図である。
【００５６】
負荷制御装置１ａは、制御信号ＣＳがハイレベルのとき、双方向スイッチ素子２のオン状態が維持されて交流電源８から負荷９へ電力が供給されるように、電源回路４の平滑コンデンサＣ４から第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２にゲート電流を供給する電流経路が形成される。図２、３においては、この電流経路を一点鎖線で示してある。
【００５７】
図２は、交流電源８の交流電圧の極性が図２中に矢印Ｂ１で示す向き（以下、この向きを「正極性」という。）の期間において形成される電流経路（以下、「第１電流経路」という。）を一点鎖線で示してある。第１電流経路は、電源回路４の平滑コンデンサＣ４→ゲート駆動回路６ａのＭＯＳＦＥＴ６１→ゲート駆動回路６ａの第１ダイオードＤ１、第２ダイオードＤ２→双方向スイッチ素子２の第２ソース電極Ｓ２→ダイオードブリッジ回路３のダイオードＤ０４→レベル変換回路５のバイポーラトランジスタＱ５→平滑コンデンサＣ４の経路である。
【００５８】
図３は、交流電源８の交流電圧の極性が図２中に矢印Ｂ２で示す向き（以下、この向きを「負極性」という。）の期間において形成される電流経路（以下、「第２電流経路」という。）を一点鎖線で示してある。第２電流経路は、電源回路４の平滑コンデンサＣ４→ゲート駆動回路６ａのＭＯＳＦＥＴ６１→ゲート駆動回路６ａの第１ダイオードＤ１、第２ダイオードＤ２→双方向スイッチ素子２の第１ソース電極Ｓ１→ダイオードブリッジ回路３のダイオードＤ０２→レベル変換回路５のバイポーラトランジスタＱ５→平滑コンデンサＣ４の経路である。
【００５９】
要するに、負荷制御装置１ａでは、電源回路４の平滑コンデンサＣ４から双方向スイッチ素子２の第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２の両方にゲート電流を供給する第１電流経路、第２電流経路それぞれの一部をレベル変換回路５により形成することができる。よって、負荷制御装置１ａは、ゲート駆動回路６ａに、第１ソース電極Ｓ１、第２ソース電極Ｓ２それぞれを基準とする電位を各別に発生させるためのレベルシフト回路を設けることなく、ダイオードブリッジ回路３のマイナス端子３４を基準とした電圧で双方向スイッチ素子２を駆動することができる。これにより、負荷制御装置１ａは、小型化を図ることが可能となる。
【００６０】
以下では、本実施形態の負荷制御装置１ａの変形例の負荷制御装置１ｂについて図４に基づいて説明する。変形例の負荷制御装置１ｂは、実施形態１の負荷制御装置１ａにおけるレベル変換回路５ａの代わりに、レベル変換回路５ｂを備えている点が実施形態１の負荷制御装置１ａと相違する。なお、実施形態１の負荷制御装置１ａと同様の構成要素については、同様の符号を付して説明を省略する。
【００６１】
レベル変換回路５ｂは、レベル変換回路５ａと略同じ回路構成であり、バイポーラトランジスタＱ５のエミッタ端子とダイオードブリッジ回路３のマイナス端子３４との間に接続された第１抵抗Ｒ５２を備えている点が相違する。
【００６２】
レベル変換回路５ｂは、制御信号ＣＳがハイレベルのときにバイポーラトランジスタＱ５がオンとなり、ダイオードブリッジ回路３のプラス端子３３とマイナス端子３４との間を前記所定インピーダンスで導通させる。ここで、前記所定インピーダンスは、バイポーラトランジスタＱ５のオン抵抗と、第１抵抗Ｒ５２の抵抗値との合成抵抗値である。バイポーラトランジスタＱ５のオン抵抗値は、略零であるから、前記所定インピーダンスは、第１抵抗Ｒ５２の抵抗値とみなすことができる。
【００６３】
負荷制御装置１ｂでは、レベル変換回路５ｂが、第１抵抗Ｒ５２を備えていることにより、レベル変換回路５ｂに流れる電流を定電流化することが可能となり、双方向スイッチ素子２の第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２それぞれに流れるゲート電流を制限することが可能となる。よって、負荷制御装置１ｂは、第１抵抗Ｒ５２が限流用の抵抗として機能することとなり、負荷制御装置１ａに比べて、ゲート駆動回路６ａの低消費電流化を図ることが可能となる。
【００６４】
（実施形態２）
以下では、本実施形態の負荷制御装置１ｃについて図５に基づいて説明する。なお、実施形態１の負荷制御装置１ａと同様の構成要素については同一の符号を付して説明を適宜省略する。
【００６５】
本実施形態の負荷制御装置１ｃは、実施形態１の負荷制御装置１ａのゲート駆動回路６ａの代わりに、ゲート駆動回路６ｃを備えている点が相違する。
【００６６】
ゲート駆動回路６ｃは、電源回路４から双方向スイッチ素子２の第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に双方向スイッチ素子２をオンさせるための所定電流を供給する。
【００６７】
ゲート駆動回路６ｃは、図６に示すように、制御信号ＣＳがローレベルからハイレベルに変化したときに、ゲート電流として前記所定電流よりも大きな電流を規定時間Ｔ１だけ第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に供給することができるように構成されている。ゲート駆動回路６ｃは、前記所定電流よりも大きな電流を規定時間Ｔ１だけ第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に供給した後、制御信号ＣＳがハイレベルからローレベルに変化するまで、前記所定電流を第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に供給し続ける。
【００６８】
ゲート駆動回路６ｃは、ｎｐｎトランジスタＱ１と、第１のｐｎｐトランジスタＱ２、第２のｐｎｐトランジスタＱ３及び第２抵抗Ｒ１を有するカレントミラー回路６０ｃと、を備えている。
【００６９】
ｎｐｎトランジスタＱ１は、エミッタ端子がダイオードブリッジ回路３のマイナス端子３４に接続されて接地され、ベース端子に制御信号ＣＳが入力されるように構成されている。ｎｐｎトランジスタＱ１のベース端子は、抵抗Ｒ６３を介して端子７に接続されているのが好ましい。要するに、ゲート駆動回路６ｃは、抵抗Ｒ６３を備えているのが好ましい。
【００７０】
第１のｐｎｐトランジスタＱ２は、エミッタ端子が電源回路４の前記高電位側の出力端に接続され、ベース端子とコレクタ端子との間が接続されている。
【００７１】
第２のｐｎｐトランジスタＱ３は、エミッタ端子が電源回路４の前記高電位側の出力端に接続され、コレクタ端子が、第１ダイオードＤ１を介して第１ゲート電極Ｇ１に接続されるとともに、第２ダイオードＤ２を介して第２ゲート電極Ｇ２に接続されている。
【００７２】
第２抵抗Ｒ１は、ｎｐｎトランジスタＱ１のコレクタ端子と第１のｐｎｐトランジスタＱ２のコレクタ端子との間に接続されている。ゲート駆動回路６ｃは、第２抵抗Ｒ１の両端間に並列接続されたコンデンサＣ１を備えている。これにより、規定時間Ｔ１は、第２抵抗Ｒ１とコンデンサＣ１との並列回路の時定数により決まる。
【００７３】
カレントミラー回路６０ｃは、第２抵抗Ｒ１に流れる電流と等しい電流を第２のｐｎｐトランジスタＱ３に流す回路である。なお、カレントミラー回路６０ｃは、第２のｐｎｐトランジスタＱ３が出力トランジスタを構成している。
【００７４】
ここで、ゲート駆動回路６ｃがコンデンサＣ１を備えていない基本構成の負荷制御装置では、カレントミラー回路６０ｃが、定電流回路（「定電流源」とも呼ばれる。）を構成し、第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２それぞれに一定のゲート電流を出力する。前記基本構成の負荷制御装置の双方向スイッチ素子２の動作例については、図７（ａ）、（ｂ）に示す等価回路に基いて説明する。なお、図７（ａ）、（ｂ）は、交流電源８の交流電圧の極性が正極性の場合の動作例である。図７（ａ）、（ｂ）において、「＋Ｖ」は、第１主端子２１（図５参照）の電位（＞０）であり、「０Ｖ」は、第２主端子２２（図５参照）の電位である。図７（ａ）、（ｂ）では、カレントミラー回路６０ｃを、定電流源の図記号により表してある。また、図７（ａ）、（ｂ）では、双方向スイッチ素子２を、第１ゲート電極Ｇ１及び第１ソース電極Ｓ１を備えた第１トランジスタＴｒ１と、第２ゲート電極Ｇ２及び第２ソース電極Ｓ２を備えたトランジスタＴｒ２と、のドレイン電極同士を接続した回路で表してある。
【００７５】
図７（ａ）は、制御信号ＣＳがローレベルからハイレベルに変化した直後の要部の等価回路である。前記基本構成の負荷制御装置は、ゲート駆動回路６ｃの定電流源６０ｃから双方向スイッチ素子２へのゲート電流の供給が開始されると、低電位側の第２トランジスタＴｒ２のゲート電極Ｇ２に第２ダイオードＤ２を通してゲート電流が流れて第２トランジスタＴｒ２がオンする。一方、前記基本構成の負荷制御装置は、第１トランジスタＴｒ１のゲート電極Ｇ１に接続されている第１ダイオードＤ１が逆バイアスされているため、第１トランジスタＴｒ１へゲート電流が流れない。
【００７６】
図７（ｂ）は、第２トランジスタＴｒ２がオンした直後の要部の等価回路である。前記基本構成の負荷制御装置は、第２トランジスタＴｒ２がオンすると、第１ダイオードＤ２が順バイアスされ、高電位側の第１トランジスタＴｒ１もオンし、双方向スイッチ素子２がオンする。
【００７７】
これに対して、本実施形態の負荷制御装置１ｃでは、制御信号ＣＳがローレベルからハイレベルに変化したときに、ゲート電流として前記所定電流よりも大きな電流を規定時間Ｔ１だけ第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２に供給することができるように構成されている。これにより、負荷制御装置１ｃでは、双方向スイッチ素子２がオンになるまで過渡状態での電流を増やして双方向スイッチ素子２をより早く確実にオンさせ、その後、双方向スイッチ素子２の安定状態での電流を一定に保つようにすることで、低消費電流化が可能となる。過渡状態の期間は、通常、数ｎｓ〜数μｓ程度である。よって、負荷制御装置１ｃは、制御信号ＣＳのハイレベルの期間が過渡状態の期間よりも十分に長ければ、低消費電流化を図ることが可能となる。よって、規定期間Ｔ１は、例えば、過渡状態の期間の２〜１０倍程度の範囲で設定すればよい。
【００７８】
図８は、本実施形態の負荷制御装置１ｃにおける変形例のゲート駆動回路を示す。このゲート駆動回路は、ゲート駆動回路６ｃのコンデンサＣ１を設ける代わりに、第３抵抗Ｒ２と、ｎｐｎトランジスタＱ８と、を備えている点がゲート駆動回路６ｃと相違する。第３抵抗Ｒ２は、一端が、第１のｐｎｐトランジスタＱ２のコレクタ端子と第２抵抗Ｒ１との接続点に接続され、他端が、ｎｐｎトランジスタＱ８のコレクタ端子に接続されている。ｎｐｎトランジスタＱ８は、エミッタ端子が、ダイオードブリッジ回路３のマイナス端子３４に接続され、ベース端子が、制御信号ＣＳ（以下、「第１制御信号ＣＳ」ともいう。）の入力される端子７とは別に設けられた端子８に接続されている。端子８は、ｎｐｎトランジスタＱ８をオン、オフさせるための第２制御信号ＣＳ２が入力される。第２制御信号ＣＳ２は、ローレベルからハイレベルへの立ち上がりのタイミングが、第１制御信号ＣＳと立ち上がりのタイミングと同期し、規定期間Ｔ１の間だけハイレベルを維持してから、ローレベルに立ち下がる信号である。端子８に入力される第２制御信号ＣＳ２は、例えば、前記制御回路が生成して出力するのが好ましい。
【００７９】
図８の構成では、第２抵抗Ｒ１と第３抵抗Ｒ２とが並列接続されている規定時間Ｔ１だけ、第３抵抗Ｒ２に電流が流れないときの前記所定電流よりも大きな電流を流すことができる。よって、変形例のゲート駆動回路では、双方向スイッチ素子２がオンになるまで過渡状態での電流を増やして双方向スイッチ素子２をより早く確実にオンさせ、その後、双方向スイッチ素子２の安定状態での電流を一定に保つようにすることで、低消費電流化が可能となる。
【００８０】
本実施形態の負荷制御装置１ｃでは、ゲート駆動回路６ｃを備えることにより、規定時間Ｔ１が、第２抵抗Ｒ１とコンデンサＣ１との並列回路の時定数により決まるので、変形例のゲート駆動回路を採用する場合に比べて、回路構成を簡略化することができる。
【００８１】
本実施形態の負荷制御装置１ｃにおいては、レベル変換回路５ａに代えて、例えば、実施形態１の負荷制御装置１ａの変形例の負荷制御装置１ｂ（図４参照）におけるレベル変換回路５ｂを備えていてもよい。
【００８２】
（実施形態３）
以下では、本実施形態の負荷制御装置１ｄについて図９に基づいて説明する。なお、実施形態２の負荷制御装置１ｃと同様の構成要素については同一の符号を付して説明を適宜省略する。
【００８３】
本実施形態の負荷制御装置１ｄは、実施形態２の負荷制御装置１ｃのゲート駆動回路６ｃの代わりに、ゲート駆動回路６ｄを備えている点が相違する。
【００８４】
ゲート駆動回路６ｄは、第２のｐｎｐトランジスタＱ３の代わりに第２のｐｎｐトランジスタＱ３１、第３のｐｎｐトランジスタＱ３２を設けた、カレントミラー回路６０ｄを備えている。カレントミラー回路６０ｄは、第１のｐｎｐトランジスタＱ２１のベース端子とコレクタ端子とを接続してある。ゲート駆動回路６ｄは、第２のｐｎｐトランジスタＱ３１のコレクタ端子を第２ダイオードＤ２のアノードに接続し、第３のｐｎｐトランジスタＱ３２のコレクタ端子を第１ダイオードＤ１のアノードに接続してある。
【００８５】
ゲート駆動回路６ｄは、第１のｐｎｐトランジスタＱ２１、第２のｐｎｐトランジスタＱ３１及び第３のｐｎｐトランジスタＱ３２の互いの特性が同じになるように設計してある。これにより、ゲート駆動回路６ｄは、第１のｐｎｐトランジスタＱ２１に流れる電流と等しい大きさの電流を第２のｐｎｐトランジスタＱ３１、第３のｐｎｐトランジスタＱ３２それぞれに流すことが可能となる。よって、ゲート駆動回路６ｄは、第２のｐｎｐトランジスタＱ３１及び第３のｐｎｐトランジスタＱ３２それぞれが、電流源を構成している。つまり、ゲート駆動回路６ｄは、第１ゲート電極Ｇ１、第２ゲート電極Ｇ２それぞれに１対１で対応した２つの電流源を備えている。
【００８６】
ところで、双方向スイッチ素子２の特性は、例えば、第１ゲート電極Ｇ１及び第１ソース電極Ｓ１を備えた第１トランジスタＴｒ１（図７（ａ）参照）と、第２ゲート電極Ｇ２及び第２ソース電極Ｓ２を備えた第２トランジスタＴｒ２（図７（ａ）参照）との、互いのトランジスタ特性のばらつき等に起因してばらつきが生じることがある。
【００８７】
これに対し、負荷制御装置１ｄは、ゲート駆動回路６ｄが、第１ゲート電極Ｇ１、第２ゲート電極Ｇ２それぞれに１対１で対応した２つの電流源を備えているので、双方向スイッチ素子２の特性のばらつきに起因した駆動性能のばらつきをキャンセルすることが可能となる。
【００８８】
本実施形態の負荷制御装置１ｄにおいては、レベル変換回路５ａに代えて、例えば、実施形態１の負荷制御装置１ａの変形例の負荷制御装置１ｂ（図４参照）におけるレベル変換回路５ｂを備えていてもよい。
【００８９】
以上、本発明の構成を、実施形態１〜３等に基いて説明したが、本発明は、実施形態１〜３等の構成に限らず、例えば、実施形態１〜３等の部分的な構成を、適宜組み合わせてある構成であってもよい。また、本発明は、その技術的思想の範囲を逸脱しない範囲で、構成に適宜変更を加えることが可能である。
【符号の説明】
【００９０】
１ａ、１ｂ、１ｃ、１ｄ  負荷制御装置
２  双方向スイッチ素子
３  ダイオードブリッジ回路
４  電源回路
５ａ、５ｂ  レベル変換回路
６ａ、６ｃ、６ｄ  ゲート駆動回路
３１  第１交流入力端子
３２  第２交流入力端子
３３  プラス端子
３４  マイナス端子
Ｃ１  コンデンサ
ＣＳ  制御信号
Ｇ１  第１ゲート電極
Ｇ２  第２ゲート電極
Ｓ１  第１ソース電極
Ｓ２  第２ソース電極
Ｑ１  ｎｐｎトランジスタ
Ｑ２  第１のｐｎｐトランジスタ
Ｑ３  第２のｐｎｐトランジスタ
Ｑ５  バイポーラトランジスタ
Ｒ１  第２抵抗
Ｒ５２  第１抵抗
【図１】
2014233161.tif 000003
【図２】
2014233161.tif 000004
【図３】
2014233161.tif 000005
【図４】
2014233161.tif 000006
【図５】
2014233161.tif 000007
【図６】
2014233161.tif 000008
【図７】
2014233161.tif 000009
【図８】
2014233161.tif 000010
【図９】
2014233161.tif 000011
【図１０】
2014233161.tif 000012