(57)【要約】【課題】同時に複数の入力がないスイッチ回路基板において、低スペックなＩＣであっても多数のスイッチを高速に検出可能とする。【解決手段】スイッチ群１の各行に配置された配線における入力電圧値をそれぞれ検出する第１の検出部２と、スイッチ群１の各列に配置された配線における入力電圧値をそれぞれ検出する第２の検出部３と、第１，２の検出部２，３による検出結果に基づいて、スイッチ群１のうち入力されたスイッチ１１を特定するスイッチ特定手段４１と、スイッチ特定手段４１により特定されたスイッチに割り当てられた処理を実行する処理手段４２とを備えた。【選択図】図１
2014035563.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチがマトリクス状に配置され、前記スイッチの入力により当該スイッチに対応する行・列に配置された配線に供給されている電圧を所定値に可変させるスイッチ群を備えたスイッチ回路基板であって、
前記スイッチ群の各行に配置された配線における入力電圧値をそれぞれ検出する第１の検出部と、
前記スイッチ群の各列に配置された配線における入力電圧値をそれぞれ検出する第２の検出部と、
前記第１，２の検出部による検出結果に基づいて、前記スイッチ群のうち入力されたスイッチを特定するスイッチ特定手段と、
前記スイッチ特定手段により特定されたスイッチに割り当てられた処理を実行する処理手段と
を備えたことを特徴とするスイッチ回路基板。
【請求項２】
複数のスイッチがマトリクス状に配置され、前記スイッチの入力により当該スイッチに対応する行・列に配置された配線に供給されている電圧を所定値に可変させるスイッチ群を備え、前記各配線に所定の抵抗値に調整された抵抗がそれぞれ設けられたスイッチ回路基板であって、
前記スイッチ群の各行に配置された各配線における入力電圧値により決まる電圧値を検出する第１の検出部と、
前記スイッチ群の各列に配置された各配線における入力電圧値により決まる電圧値を検出する第２の検出部と、
前記第１，２の検出部による検出結果に基づいて、前記スイッチ群のうち入力されたスイッチを特定するスイッチ特定手段と、
前記スイッチ特定手段により特定されたスイッチに割り当てられた処理を実行する処理手段と
を備えたことを特徴とするスイッチ回路基板。
【請求項３】
複数のスイッチがマトリクス状に配置され、前記スイッチの入力により当該スイッチに対応する行・列に配置された配線に供給されている電圧を所定値に可変させるスイッチ群を備えたスイッチ回路基板のスイッチ入力検出方法であって、
前記スイッチ群の各行に配置された配線における入力電圧値をそれぞれ検出する第１の検出ステップと、
前記スイッチ群の各行に配置された配線における入力電圧値をそれぞれ検出する第２の検出ステップと、
前記第１，２の検出ステップにおける検出結果に基づいて、前記スイッチ群のうち入力されたスイッチを特定するスイッチ特定ステップと、
前記スイッチ特定ステップにおいて特定したスイッチに割り当てられた処理を実行する処理ステップと
を有することを特徴とするスイッチ入力検出方法。
【請求項４】
複数のスイッチがマトリクス状に配置され、前記スイッチの入力により当該スイッチに対応する行・列に配置された配線に供給されている電圧を所定値に可変させるスイッチ群を備え、前記各配線に所定の抵抗値に調整された抵抗がそれぞれ設けられたスイッチ回路基板のスイッチ入力検出方法であって、
前記スイッチ群の各行に配置された各配線における入力電圧値により決まる電圧値を検出する第１の検出ステップと、
前記スイッチ群の各列に配置された各配線における入力電力値により決まる電圧値を検出する第２の検出ステップと、
前記第１，２の検出ステップにおける検出結果に基づいて、前記スイッチ群のうち入力されたスイッチを特定するスイッチ特定ステップと、
前記スイッチ特定ステップにおいて特定したスイッチに割り当てられた処理を実行する処理ステップと
を有することを特徴とするスイッチ入力検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のスイッチがマトリクス状に配置されたスイッチ群を備えたスイッチ回路基板およびスイッチ入力検出方法に関するものである。
【背景技術】
【０００２】
従来から、キーボード等のように、複数のスイッチがマトリクス状に配置されたスイッチ群を備えたスイッチ回路基板では、スイッチ入力を検出する際に列ごとに確認を行っている（例えば特許文献１，２参照）。この方法では、複数のスイッチが同時に押されたとしても個別に検出することが可能であるという利点を有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２４４５号公報
【特許文献２】特開２０１２−６９１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１，２に開示されたスイッチ回路基板において、すべてのスイッチ入力を確認するためには、各行を順繰りに確認しなければならない。そのため、一定の時間で検出を行う場合には、行数が増えると各行を確認する時間を短くしなければならず、全体の検出時間を短縮することが難しいという課題があった。
また、行を増やさずに、確認するスイッチの数量を増やす場合には、列が増えることになる。そのため、確認を行うライン数が増え、検出に使用するＩＣが制限されるという課題があった。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、同時に複数の入力がないスイッチ回路基板において、低スペックなＩＣであっても多数のスイッチを高速に検出可能なスイッチ回路基板およびスイッチ入力検出方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係るスイッチ回路基板は、複数のスイッチがマトリクス状に配置され、スイッチの入力により当該スイッチに対応する行・列に配置された配線に供給されている電圧を所定値に可変させるスイッチ群を備え、スイッチ群の各行に配置された配線における入力電圧値をそれぞれ検出する第１の検出部と、スイッチ群の各列に配置された配線における入力電圧値をそれぞれ検出する第２の検出部と、第１，２の検出部による検出結果に基づいて、スイッチ群のうち入力されたスイッチを特定するスイッチ特定手段と、スイッチ特定手段により特定されたスイッチに割り当てられた処理を実行する処理手段とを備えたものである。
【０００７】
また、この発明に係るスイッチ回路基板は、複数のスイッチがマトリクス状に配置され、スイッチの入力により当該スイッチに対応する行・列に配置された配線に供給されている電圧を所定値に可変させるスイッチ群を備え、各配線に所定の抵抗値に調整された抵抗がそれぞれ設けられ、スイッチ群の各行に配置された各配線における入力電圧値により決まる電圧値を検出する第１の検出部と、スイッチ群の各列に配置された各配線における入力電圧値により決まる電圧値を検出する第２の検出部と、第１，２の検出部による検出結果に基づいて、スイッチ群のうち入力されたスイッチを特定するスイッチ特定手段と、スイッチ特定手段により特定されたスイッチに割り当てられた処理を実行する処理手段とを備えたものである。
【０００８】
また、この発明に係るスイッチ入力検出方法は、スイッチ群の各行に配置された配線における入力電圧値をそれぞれ検出する第１の検出ステップと、スイッチ群の各列に配置された配線における入力電圧値をそれぞれ検出する第２の検出ステップと、第１，２の検出ステップにおける検出結果に基づいて、スイッチ群のうち入力されたスイッチを特定するスイッチ特定ステップと、スイッチ特定ステップにおいて特定したスイッチに割り当てられた処理を実行する処理ステップとを有するものである。
【０００９】
また、この発明に係るスイッチ入力検出方法は、スイッチ群の各行に配置された各配線における入力電圧値により決まる電圧値を検出する第１の検出ステップと、スイッチ群の各列に配置された各配線における入力電圧値により決まる電圧値を検出する第２の検出ステップと、第１，２の検出ステップにおける検出結果に基づいて、スイッチ群のうち入力されたスイッチを特定するスイッチ特定ステップと、スイッチ特定ステップにおいて特定したスイッチに割り当てられた処理を実行する処理ステップとを有するものである。
【発明の効果】
【００１０】
この発明によれば、上記のように構成したので、同時に複数の入力がないスイッチ回路基板において、低スペックなＩＣであっても多数のスイッチを高速に検出可能となる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係るスイッチ回路基板の構成を示す図である。
【図２】この発明の実施の形態１に係るスイッチ回路基板の動作を示すフローチャートである。
【図３】この発明の実施の形態２に係るスイッチ回路基板の構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係るスイッチ回路基板の構成を示す図である。
スイッチ回路基板は、図１に示すように、スイッチ群１、第１の検出部２、第２の検出部３および処理部４から構成されている。
【００１３】
スイッチ群１は、例えばキーボード等の操作キーに対応してマトリクス状に配置された複数のスイッチ１１から成り、各スイッチ１１が対応する行・列に配置された配線１２，１３と接続されて構成されている。このスイッチ１１は、操作者により入力されることで、上記接続された配線１２，１３を接地させ、当該配線１２，１３に供給されている電圧をグランド電位とするよう機能する。
【００１４】
第１の検出部２は、スイッチ群１の各行に配置された配線１２に供給されている電圧信号の入力値をそれぞれ検出することで、スイッチ群１のうちスイッチ１１が入力された行を特定するものである。
【００１５】
第２の検出部３は、スイッチ群１の各列に配置された配線１３に供給されている電圧信号の入力値をそれぞれ検出することで、スイッチ群１のうちスイッチ１１が入力された列を特定するものである。
【００１６】
処理部４は、第１，２の検出部２，３による検出結果に基づいて操作者により入力されたスイッチ１１を特定し、当該スイッチ１１に応じた処理を行うものである。この処理部４は、スイッチ特定手段４１および処理手段４２から構成されている。
【００１７】
スイッチ特定手段４１は、第１，２の検出部２，３による検出結果に基づいて、スイッチ群１のうち入力されたスイッチ１１を特定するものである。
処理手段４２は、スイッチ特定手段４１により特定されたスイッチ１１に予め割り付けられた処理を実行するものである。
【００１８】
次に、上記のように構成されたスイッチ回路基板の動作について、図２を参照しながら説明する。
操作者によりスイッチ回路基板上の所定の一つのスイッチ１１が入力された場合、図２に示すように、まず、第１の検出部２は、スイッチ群１の各行に配置された配線１２に供給されている電圧の入力値をそれぞれ検出することで、スイッチ群１のうちスイッチ１１が入力された行を特定する（ステップＳＴ１、第１の検出ステップ）。すなわち、スイッチ１１が入力されると、このスイッチ１１に対応する行に配置された配線１２が接地し、当該配線１２の電圧はグランド電位となる。そして、この変化を第１の検出部２にて検出することで、当該行に位置するいずれかのスイッチ１１が入力されたことを確認することができる。この第１の検出部２による検出結果は処理部４に通知される。
【００１９】
また、第２の検出部３は、スイッチ群１の各列に配置された配線１３に供給されている電圧の入力値を検出することで、スイッチ群１のうちスイッチ１１が入力された列を特定する（ステップＳＴ２、第２の検出ステップ）。すなわち、スイッチ１１が入力されると、このスイッチ１１に対応する列に配置された配線１３も接地し、当該配線１３の電圧はグランド電位となる。そして、この変化を第２の検出部３にて検出することで、当該列に位置するいずれかのスイッチが入力されたことを確認することができる。この第２の検出部３による検出結果は処理部４に通知される。
なお、図２に示すフローチャートでは、第１の検出部２による行検出、第２の検出部３による列検出の順に記載しているが、列検出を行った後に行検出を行うようにしてもよいし、並列処理を行うようにしてもよい。
【００２０】
次いで、処理部４のスイッチ特定手段４１は、第１，２の検出部２，３による検出結果に基づいて、スイッチ群１のうち入力されたスイッチ１１を特定する（ステップＳＴ３、スイッチ特定ステップ）。すなわち、第１の検出部２により検出された行と第２の検出部３により検出された列との交点に位置するスイッチ１１が、入力されたスイッチ１１であると特定することができる。このスイッチ特定手段４１による特定結果は処理手段４２に通知される。
【００２１】
次いで、処理手段４２は、スイッチ特定手段４１により特定されたスイッチ１１に予め割り付けられた処理を実行する（ステップＳＴ４、処理ステップ）。
【００２２】
以上のように、この実施の形態１によれば、複数のスイッチ１１がマトリクス状に配置されたスイッチ群１を備え、同時に複数の入力がないスイッチ回路基板において、各行と各列に配置された配線１２，１３の電圧信号の入力を同時に確認するように構成したので、一回の確認によって入力されたスイッチ１１を特定することが可能となり、低スペックなＩＣであっても多数のスイッチ１１を高速に検出可能となる。
なお、本方式を使用して複数のスイッチ入力を行う場合、複数入力があったことは検出可能であるが、入力されたスイッチ１１を特定することはできないという欠点がある。しかしながら、本方式は、アナンシエータのような操作パネル等、同時に複数のスイッチ入力は使用しないが多数の検出を行わなければならない機器であって、処理速度が制限される組み込み機器において、検出に要するＳ／Ｗ負荷の軽減となる有効な手段であると考えられる。
【００２３】
実施の形態２．
図３はこの発明の実施の形態２に係るスイッチ回路基板の構成を示す図である。
実施の形態１では、行と列の信号をすべて確認することによりスイッチ入力を検出していた。それに対して、図３に示すように、スイッチ回路基板の各配線１２，１３に各々調整された抵抗値を有する抵抗５を設けるようにしてもよい。そして、行・列の各配線１２，１３における入力電圧値により決まる電圧値を第１，２の検出部２，３にてそれぞれ読み込む（アナログ計測する）ことで、どのスイッチ１１が入力されたのかを特定することができる。
例えば６４個のスイッチ１１をマトリクス状に配置した場合、検出に要していたライン数を８＋８＝１６ラインから２ラインに省略することが可能となり、検出に要するＩＣの省ピン化が可能となる。
【００２４】
なお、実施の形態１，２では、スイッチ１１の入力により当該スイッチ１１に対応する行・列に配置された配線１２，１３を接地させる場合について示したが、これに限るものではなく、スイッチ入力により対応する配線１２，１３に供給されている電圧を、第１，２の検出部２，３にて値の変化を検出可能な電圧値に可変させる構成であればよい。
また、例えば、通常状態では配線１２，１３を接地状態としておき、スイッチ入力により当該接地状態を解除するような構成としてもよい。
【００２５】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００２６】
１  スイッチ群、２  第１の検出部、３  第２の検出部、４  処理部、５  抵抗、１１  スイッチ、１２，１３  配線、４１  スイッチ特定手段、４２  処理手段。
【図１】
2014035563.tif 000003
【図２】
2014035563.tif 000004
【図３】
2014035563.tif 000005