(57)【要約】【課題】簡易に、空洞部の真空度が低下することを抑制できる電子装置およびその製造方法を提供する。【解決手段】本発明に係る電子装置１００は、基板１０と、基板１０上に形成され、内部に機能素子２０が配置された空洞部４０と、基板１０の空洞部４０を規定する面１７に形成された第１凸部３２と、空洞部４０を上方から覆う被覆層７０と、基板１０の上方に形成され、空洞部４０の周囲に形成された層間絶縁層５０，５２と、を含み、第１凸部３２は、マグネシウムを含んで構成されている。【選択図】図１
2014041076.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、内部に機能素子が配置された空洞部と、
前記基板の前記空洞部を規定する面に形成された第１凸部と、
前記空洞部を上方から覆う被覆層と、
前記基板の上方に形成され、前記空洞部の周囲に形成された層間絶縁層と、
を含み、
前記第１凸部は、マグネシウムを含んで構成されている、電子装置。
【請求項２】
請求項１において、
前記第１凸部の上方に形成された第２凸部を、含み、
前記第２凸部は、アルミニウムを含んで構成されている、電子装置。
【請求項３】
請求項１または２において、
前記被覆層には、前記空洞部と外とを連通可能な貫通孔が形成され、
前記貫通孔は、前記第１凸部の上方に位置している、電子装置。
【請求項４】
請求項３において、
前記被覆層の上方に形成され、前記貫通孔を塞ぐ封止層を、含み、
前記封止層は、
前記被覆層の上方に形成された第１層と、
前記第１層の上方に形成された第２層と、
を有し、
前記第１層は、マグネシウムを含んで構成され、
前記第２層は、アルミニウムを含んで構成されている、電子装置。
【請求項５】
基板の上方に機能素子を形成する工程と、
前記機能素子を覆うように、前記基板の上方に層間絶縁層を形成する工程と、
前記層間絶縁層の上方に被覆層を形成する工程と、
前記被覆層に貫通孔を形成する工程と、
前記貫通孔を通して前記機能素子の上方の前記層間絶縁層を除去し、空洞部を形成する工程と、
前記貫通孔を塞ぐ封止層を形成する工程と、
を含み、
前記封止層を形成する工程は、
前記被覆層の上方に、マグネシウムを成膜する工程を有し、
前記マグネシウムを成膜する工程において、
前記マグネシウムは、前記貫通孔を通って、前記基板の前記空洞部を規定する面に、第１凸部を形成する、電子装置の製造方法。
【請求項６】
請求項５において、
前記封止層を形成する工程は、
前記成膜されたマグネシウムの上方に、アルミニウムを成膜する工程を有し、
前記アルミニウムを成膜する工程において、
前記アルミニウムは、前記貫通孔を通って、前記第１凸部の上方に第２凸部を形成する、電子装置の製造方法。
【請求項７】
請求項６において、
前記マグネシウムを成膜する工程および前記アルミニウムを成膜する工程は、連続して
行われる、電子装置の製造方法。
【請求項８】
請求項１ないし４のいずれか１項に記載の電子装置と、
前記電子装置の前記機能素子と電気的に接続された回路部と、を含む、発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置およびその製造方法、並びに発振器に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）は、微小構造体形成技術の１つで、例えば、ミクロンオーダーの微細な電子機械システムを作る技術やその製品のことをいう。このようなＭＥＭＳ等の機能素子を、基板上に設けられた空洞部に配置してなる電子装置が知られている。
【０００３】
例えば特許文献１には、機能素子の周囲に包囲壁を形成し、包囲壁に囲まれた層間絶縁層をエッチングして機能素子を露出させ（リリース工程）、その後、機能素子の上方に被覆層を形成して、空洞部を形成することが記載されている。
【０００４】
機能素子を収容する空洞部は、高い真空度を有することが望ましい。これにより、機能素子の動作精度を向上させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１０５４１１号公報
【特許文献２】特開２００５−１９７１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のような電子装置において、例えば、空洞部に酸化シリコン層が露出することがあり、酸化シリコン層から酸素や水分を含むガスが放出され、空洞部の真空度が低下することがある。
【０００７】
このような真空度の低下を抑制する方法として、特許文献２には、チタン薄膜からなる薄膜蒸発型ゲッタ部を形成し、薄膜蒸発型ゲッタ部に通電して加熱蒸発させることによって真空度を向上することが記載されている。
【０００８】
しかしながら、特許文献２に記載された技術では、薄膜蒸発型ゲッタ部に通電するための回路が必要になるなど、構成が複雑になる。
【０００９】
本発明のいくつかの態様に係る目的の１つは、簡易に、空洞部の真空度が低下することを抑制できる電子装置およびその製造方法を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、上記電子装置を含む発振器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る電子装置は、
基板と、
前記基板上に形成され、内部に機能素子が配置された空洞部と、
前記基板の前記空洞部を規定する面に形成された第１凸部と、
前記空洞部を上方から覆う被覆層と、
前記基板の上方に形成され、前記空洞部の周囲に形成された層間絶縁層と、
を含み、
前記第１凸部は、マグネシウムを含んで構成されている。
【００１１】
このような電子装置によれば、空洞部に酸素や水分を含むガスが発生したとしても、第１凸部は、酸素や水分と反応する。これにより、空洞部の真空度が酸素や水分によって低下することを抑制できる。特に、電子装置では、第１凸部は、複数設けられて第１凸部集合体を構成することができる。第１凸部集合体の表面は、凹凸形状を有しており、例えば層状である場合に比べて大きな表面積を有することができ、より多くの酸素や水分と反応することができる。さらに、第１凸部は、外部から操作することなく、酸素や水分と反応することができる。したがって、このような電子装置では、簡易に、空洞部の真空度が低下することを抑制できる。
【００１２】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１３】
本発明に係る電子装置において、
前記第１凸部の上方に形成された第２凸部を、含み、
前記第２凸部は、アルミニウムを含んで構成されていてもよい。
【００１４】
このような電子装置によれば、第１凸部と基板との密着性が低下したとしても、第２凸部により、第１凸部が移動して例えば機能素子に付着することを抑制できる。
【００１５】
本発明に係る電子装置において、
前記被覆層には、前記空洞部と外とを連通可能な貫通孔が形成され、
前記貫通孔は、前記第１凸部の上方に位置していてもよい。
【００１６】
このような電子装置によれば、簡易に、空洞部の真空度が低下することを抑制できる。
【００１７】
本発明に係る電子装置において、
前記被覆層の上方に形成され、前記貫通孔を塞ぐ封止層を、さらに含み、
前記封止層は、
前記被覆層の上方に形成された第１層と、
前記第１層の上方に形成された第２層と、
を有し、
前記第１層は、マグネシウムを含んで構成され、
前記第２層は、アルミニウムを含んで構成されていてもよい。
【００１８】
このような電子装置によれば、第１層を形成する工程において、第１凸部を形成することができ、第２層を形成する工程において、第２凸部を形成することができる。これにより、製造工程の簡略化を図ることができる。
【００１９】
本発明に係る電子装置の製造方法は、
基板の上方に機能素子を形成する工程と、
前記機能素子を覆うように、前記基板の上方に層間絶縁層を形成する工程と、
前記層間絶縁層の上方に被覆層を形成する工程と、
前記被覆層に貫通孔を形成する工程と、
前記貫通孔を通して前記機能素子の上方の前記層間絶縁層を除去し、空洞部を形成する工程と、
前記貫通孔を塞ぐ封止層を形成する工程と、
を含み、
前記封止層を形成する工程は、
前記被覆層の上方に、マグネシウムを成膜する工程を有し、
前記マグネシウムを成膜する工程において、
前記マグネシウムは、前記貫通孔を通って、前記基板の前記空洞部を規定する面に、第１凸部を形成する。
【００２０】
このような電子装置の製造方法によれば、簡易に、空洞部の真空度が低下することを抑制できる電子装置を得ることができる。さらに、このような電子装置の製造方法によれば、第１凸部を形成するために、別途工程を設ける必要がなく、製造工程の簡略化を図ることができる。
【００２１】
本発明に係る電子装置の製造方法において、
前記封止層を形成する工程は、
前記成膜されたマグネシウムの上方に、アルミニウムを成膜する工程を有し、
前記アルミニウムを成膜する工程において、
前記アルミニウムは、前記貫通孔を通って、前記第１凸部の上方に第２凸部を形成してもよい。
【００２２】
このような電子装置の製造方法によれば、第２凸部を形成するために、別途工程を設ける必要がなく、製造工程の簡略化を図ることができる。
【００２３】
本発明に係る電子装置の製造方法において、
前記マグネシウムを成膜する工程および前記アルミニウムを成膜する工程は、連続して行われる。
【００２４】
このような電子装置の製造方法によれば、空洞部が封止される前に、第１凸部が大気に触れることを抑制でき、第１凸部が酸化することを抑制できる。
【００２５】
本発明に係る発振器は、
本発明に係る電子装置と、
前記電子装置の前記機能素子と電気的に接続された回路部と、を含む。
【００２６】
このような発振器によれば、本発明に係る電子装置を含むので、安定して動作することができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態に係る電子装置を模式的に示す断面図。
【図２】本実施形態に係る電子装置の凸部集合体を模式的に示す断面図。
【図３】本実施形態に係る電子装置の凸部集合体のＳＥＭ像。
【図４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】本実施形態に係る発振器を示す回路図。
【図１０】本実施形態の変形例に係る発振器を示す回路図。
【発明を実施するための形態】
【００２８】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するもので
はない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２９】
１．  電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００を模式的に示す断面図である。図２は、本実施形態に係る電子装置１００を模式的に示す断面図であって、図１に示す凸部集合体３０を拡大した図である。なお、図１では、便宜上、凸部集合体３０を簡略して図示している。
【００３０】
電子装置１００は、図１および図２に示すように、基板１０と、機能素子２０と、第１凸部３２を有する凸部集合体３０と、層間絶縁層５０，５２と、被覆層７０と、を含む。さらに、電子装置１００は、包囲壁６０と、パッシベーション層５４，５６と、封止層７２と、を含むことができる。
【００３１】
基板１０は、図１に示すように、支持基板１２と、第１下地層１４と、第２下地層１６と、を有することができる。
【００３２】
支持基板１２としては、例えば、シリコン基板等の半導体基板を用いる。支持基板１２として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。
【００３３】
第１下地層１４は、支持基板１２上に形成されている。第１下地層１４としては、例えば、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）絶縁層、セミリセスＬＯＣＯＳ絶縁層、トレンチ絶縁層を用いる。第１下地層１４は、機能素子２０と、他の素子（例えばトランジスター、図示せず）と、を電気的に分離することができる。
【００３４】
第２下地層１６は、第１下地層１４上に形成されている。第２下地層１６としては、例えば、窒化シリコン層を用いる。第２下地層１６は、後述するリリース工程において、エッチングストッパー層として機能することができる。
【００３５】
機能素子２０は、第２下地層１６上に（基板１０上に）形成され、空洞部４０に収容（配置）されている。より具体的には、機能素子２０は、第２下地層１６の、空洞部４０を規定する面１７に形成されている。機能素子２０は、例えば、片持ち梁型のＭＥＭＳ振動子である。図示の例では、機能素子２０は、第２下地層１６上に形成された第１電極２２と、第１電極２２と間隔を空けて形成された第２電極２４と、を有している。
【００３６】
第２電極２４は、第２下地層１６上に形成された支持部２４ａと、支持部２４ａから延出し第１電極２２に対向して配置された梁部２４ｂと、を有することできる。第１電極２２および第２電極２４の材質としては、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
【００３７】
機能素子２０では、第１電極２２および第２電極２４の間に電圧（交番電圧）が印加されると、梁部２４ｂは、電極２２，２４間に発生する静電力により、基板１０の厚み方向に振動することができる。
【００３８】
なお、機能素子２０は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型の振動子でもよい。また、機能素子２０は、第２電極が、支持部と、支持部から互い反対方向に延出する第１梁部および第２梁部と、を有し、第１梁部および第２梁部の各々に対向して、第１電極が形成された振動子であってもよい。また、機能素子２０は、
例えば、ＭＥＭＳ振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。このように、電子装置１００は、空洞部４０に収容されうる任意の機能素子を備えることができる。
【００３９】
第１凸部３２は、基板１０の、空洞部４０規定する面（より具体的には、第２下地層１６の、空洞部４０を規定する面）１７に形成されている。第１凸部３２は、複数形成されている。図２に示す例では、第１凸部３２は、１０個形成されているが、その数は特に限定されない。隣り合う第１凸部３２は、例えば、互いに接触している。複数の第１凸部３２は、第１凸部集合体３３を構成することができる。第１凸部集合体３３の表面３３ａは、凹凸形状を有している。第１凸部３２の高さ（基板１０の厚み方向の大きさ）Ｈ１は、例えば、５ｎｍ以上５０ｎｍ以下である。第１凸部３２の幅（基板１０の厚み方向と直交する方向の大きさ）Ｗ１は、例えば、０．０５μｍ以上０．２μｍ以下である。
【００４０】
第１凸部３２は、マグネシウムを含んで構成されている。より具体的には、第１凸部３２は、マグネシウムによって構成されていてもよいし、マグネシウムと酸化マグネシウムとによって構成されていてもよい。
【００４１】
第２凸部３４は、第１凸部３２上に形成されている。第２凸部３４は、複数形成されている。図２に示す例では、第２凸部３４は、５個形成されているが、その数は特に限定されない。複数の第２凸部３４は、第１凸部３２の表面の一部が（表面３３ａの一部が）露出するように形成されている。図２に示す例では、複数の第２凸部３４は、互いに離間して、島状に形成されている。第２凸部３４の高さＨ２は、例えば、０．３μｍ以上０．７μｍ以下である。第２凸部３４の幅Ｗ２は、例えば、０．１μｍ以上０．３μｍ以下である。
【００４２】
第２凸部３４は、アルミニウムを含んで構成されている。より具体的には、第２凸部３４は、アルミニウムによって構成されている。
【００４３】
複数の第１凸部３２および複数の第２凸部３４は、凸部集合体３０を構成している。図１に示す例では、凸部集合体３０は、機能素子２０と離間し、被覆層７０に形成された貫通孔７１の下方に設けられている。凸部集合体３０は、貫通孔７１の数に応じて、複数設けられることができる。
【００４４】
ここで図３は、凸部集合体３０を示すＳＥＭ像である。図３に示す凸部集合体３０は、スパッタ法により、貫通孔７１を通して、第２下地層１６上にマグネシウムを堆積させて第１凸部３２を形成し、次に、スパッタ法により、貫通孔７１を通して、第１凸部３２上にアルミニウムを堆積させて第２凸部３４を形成して、得たものである。
【００４５】
空洞部４０は、第２下地層１６上に（基板１０上に）形成され、内部に機能素子２０が配置されている。空洞部４０は、図１に示すように、機能素子２０を収容するための空間である。さらに、空洞部４０は、凸部集合体３０を収容している。図示の例では、空洞部４０は、第２下地層１６、層間絶縁層５０、包囲壁６０、被覆層７０、および封止層７２によって画成（規定）されている。空洞部４０内は、減圧状態である。これにより、機能素子２０の動作精度の向上を図ることができる。
【００４６】
層間絶縁層５０は、基板１０上に形成されている。層間絶縁層５２は、層間絶縁層５０上に形成されている。層間絶縁層５０，５２は、空洞部４０の周囲に形成されている。層間絶縁層５０，５２としては、例えば、酸化シリコン層を用いる。図示の例では、電子装置１００は、２層の層間絶縁層５０，５２を有しているが、その数は特に限定されない。
【００４７】
包囲壁６０は、空洞部４０を規定している。包囲壁６０は、平面視において、機能素子２０を囲む形状を有している。包囲壁６０の平面形状は、特に限定されず、例えば、円形状、多角形状などの任意の形状である。
【００４８】
包囲壁６０は、第１金属層６２と、第２金属層６４と、を有している。図示の例では、基板１０側から、第１金属層６２、第２金属層６４の順で積層されている。第１金属層６２は、第２下地層１６に接していてもよいが、図１に示すように、第１金属層６２は、第２下地層１６と離間している部分を有していてもよい。第１金属層６２の、第２下地層１６と離間している部分の下方には、第１電極２２または第２電極２４と電気的に接続された配線（図示せず）が設けられていてもよい。金属層６２，６４としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いる。
【００４９】
被覆層７０は、空洞部４０を上方から覆って形成されている。被覆層７０は、例えば、第２金属層６４と一体的に形成され、第２金属層６４と同じ材質から構成されている。被覆層７０には、貫通孔７１が形成されている。貫通孔７１は、空洞部４０と連通している。貫通孔７１は、空洞部４０と外（空洞部４０の外）とを連通可能である。図示の例では、貫通孔７１は、２つ設けられているが、その数は限定されない。貫通孔７１は、第１凸部３２の上方に位置している。後述するように、空洞部４０を形成するリリース工程において、貫通孔７１を通して、エッチング液やエッチングガスを供給することができる。また、マグネシウムを成膜して封止層７２の第１層７４を形成する工程において、マグネシウムは、貫通孔７１を通って、第１凸部３２を形成することができる。また、アルミニウムを成膜して封止層７２の第２層７６を形成する工程において、アルミニウムは、貫通孔７１を通って、第２凸部３４を形成することができる。
【００５０】
封止層７２は、被覆層７０上およびパッシベーション層５６上に形成されている。封止層７２は、被覆層７０に形成された貫通孔７１を塞いでいる。これにより、貫通孔７１を通じて、外部から気体等が空洞部４０に侵入することを防ぐことができる。被覆層７０および封止層７２は、空洞部４０を上方から覆って、空洞部４０を封止する封止部材として機能することができる。
【００５１】
封止層７２は、第１層７４と、第２層７６と、を有することができる。第１層７４は、被覆層７０上およびパッシベーション層５６上に形成されている。第１層７４は、マグネシウムを含んで構成されている。第１層７４の材質は、例えば、第１凸部３２の材質と同じである。図示の例では、第１層７４には、貫通孔７１と連通する貫通孔７３が形成され、貫通孔７３には、第２層７６が充填されている。
【００５２】
第２層７６は、第１層７４上に形成されている。第２層７６は、アルミニウムを含んで構成されている。第２層７６の材質は、例えば、第２凸部３４の材質と同じである。
【００５３】
図示の例では、第１層７４の側面７５は、外部に（例えば大気に）露出している。側面７５を構成するマグネシウムは、電子装置１００の製造工程における洗浄水や空気中の酸素と反応して、酸化マグネシウムを形成する。酸化マグネシウムは、不動態であり、側面７５によって、第１層７４の内部（例えば、第１層７４の、被覆層７０と第２層７６とに挟まれた部分）が腐食することを抑制できる。ただし、マグネシウムは、アルミニウムに比べて水に溶解しやすいので、第１層７４の厚さは、１μｍ以下であることが望ましい。
【００５４】
包囲壁６０および被覆層７０には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、包囲壁６０および被覆層７０を、電磁シールドとして機能させることができる。そのため、機能素子２０を、外部と電気的に遮蔽することができる。
【００５５】
パッシベーション層５４は、層間絶縁層５２上および第２金属層６４上に形成されている。パッシベーション層５４としては、例えば、酸化シリコン層を用いる。
【００５６】
パッシベーション層５６は、パッシベーション層５４上に形成されている。パッシベーション層５６としては、例えば、窒化シリコン層を用いる。
【００５７】
本実施形態に係る電子装置１００によれば、例えば、以下の特徴を有する。
【００５８】
電子装置１００によれば、基板１０の、空洞部４０を規定する面１７には、第１凸部３２が形成され、第１凸部３２は、マグネシウムを含んで構成されている。そのため、例えば、空洞部４０を規定する層間絶縁層５０などの酸化シリコン層から、酸素や水分を含むガスが放出されたとしても、第１凸部３２は、酸素や水分と反応する。これにより、空洞部４０の真空度が酸素や水分によって低下することを抑制できる。その結果、電子装置１００は（機能素子２０は）、安定して動作することができる。特に、電子装置１００では、第１凸部３２は、複数設けられて第１凸部集合体３３を構成することができる。第１凸部集合体３３の表面３３ａは、凹凸形状を有しており、例えば層状である場合に比べて大きな表面積を有することができ、より多くの酸素や水分と反応することができる。より具体的には、第１凸部３２は、酸素や水分と反応して酸化マグネシウムや水酸化マグネシウムになる。
【００５９】
さらに、第１凸部３２は、外部から操作することなく、酸素や水分と反応することができる。したがって、電子装置１００では、簡易に、空洞部４０の真空度が低下することを抑制できる。
【００６０】
電子装置１００によれば、第１凸部３２の上方には、第２凸部３４が形成され、第２凸部３４は、アルミニウムを含んで構成されている。上記のように、第１凸部３２は、酸素や水分と反応して酸化マグネシウムや水酸化マグネシウムとなる。そのため、第１凸部３２と第２下地層１６との密着性が低下することがある。電子装置１００では、第１凸部３２と第２下地層１６との密着性が低下したとしても、第２凸部３４により、第１凸部３２が移動して例えば機能素子２０に付着することを抑制できる。なお、第２凸部３４は、第１凸部３２の表面の一部が露出するように設けられている。そのため、第１凸部３２の上方に第２凸部３４が設けられていても、第１凸部３２は、十分に、空洞部４０に発生する酸素や水分と反応することができる。
【００６１】
電子装置１００によれば、封止層７２の第１層７４は、マグネシウムを含んで構成され、封止層７２の第２層７６は、アルミニウムを含んで構成されている。そのため、第１層７４を形成する工程において、第１凸部３２を形成することができ、第２層７６を形成する工程において、第２凸部３４を形成することができる。これにより、製造工程の簡略化を図ることができる。
【００６２】
２．  電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図４〜図８は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
【００６３】
図４に示すように、支持基板１２上に第１下地層１４を形成する。第１下地層１４は、例えば、ＬＯＣＯＳ法、ＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）法により形成される。
【００６４】
次に、第１下地層１４上に第２下地層１６を形成する。第２下地層１６は、例えば、例えば、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法、スパッタ法により成膜された後、パターニングされる（より具体的には、フォトリソグラフィー技術およびエッチング技術によってパターニングされる）ことにより形成される。本工程により、基板１０を形成することができる。
【００６５】
図５に示すように、第２下地層１６上に第１電極２２を形成する。第１電極２２は、ＣＶＤ法やスパッタ法などによって成膜された後、パターニングされることにより形成される。第１電極２２が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。
【００６６】
次に、第１電極２２を覆うように犠牲層８０を形成する。犠牲層８０は、例えば、第１電極２２が熱酸化されることにより形成される。
【００６７】
次に、犠牲層８０上および第２下地層１６上に、第２電極２４を形成する。第２電極２４は、例えば、第１電極２２と同様の成膜処理およびパターニング処理により形成される。第２電極２４が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。本工程により、基板１０上に機能素子２０を形成することができる。
【００６８】
図６に示すように、機能素子２０を覆うように、基板１０の上方に層間絶縁層５０を形成する。層間絶縁層５０は、例えば、ＣＶＤ法や塗布（スピンコート）法などで形成することができる。層間絶縁層５０を形成した後に、層間絶縁層５０の表面を平坦化する処理を行ってもよい。次に、層間絶縁層５０をパターニングして、開口部５１を形成する。
【００６９】
次に、層間絶縁層５０上および開口部５１に金属層６２を形成する。金属層６２は、例えば、スパッタ法、めっき法などによって成膜された後、パターニングされることによって形成される。
【００７０】
次に、層間絶縁層５０上および第１金属層６２上に層間絶縁層５２を形成する。層間絶縁層５２は、例えば、層間絶縁層５０と同じ方法で形成される。次に、層間絶縁層５２をパターニングして、第１金属層６２が露出するように、開口部５３を形成する。
【００７１】
次に、層間絶縁層５２上および開口部５３に、第２金属層６４を形成し、さらに、層間絶縁層５２上に、被覆層７０を形成する。第２金属層６４および被覆層７０は、一体的に形成されることができる。第２金属層６４および被覆層７０は、例えば、第１金属層６２と同じ方法で形成される。以上の工程により、包囲壁６０を形成することができる。
【００７２】
次に、被覆層７０をパターニングして、貫通孔７１を形成する。なお、貫通孔７１は、被覆層７０を形成する工程において、同時に形成されてもよい。これにより、製造工程の簡略化を図ることができる。
【００７３】
図７に示すように、第２金属層６４を覆うように、パッシベーション層５４を形成する。パッシベーション層５４は、例えば、層間絶縁層５０，５２と同じ方法で形成される。
【００７４】
次に、パッシベーション層５４を覆うように、パッシベーション層５６を形成する。パッシベーション層５６は、例えば、ＣＶＤ法やスパッタ法などによって成膜された後、パターニングされることにより形成される。
【００７５】
図８に示すように、貫通孔７１にエッチング液またはエッチングガスを通して、機能素子２０の上方の層間絶縁層５０，５２および犠牲層８０を除去し、空洞部４０を形成する
（リリース工程）。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムの混合液）などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行われる。包囲壁６０および被覆層７０は、リリース工程においてエッチングされない材料で形成されることにより、空洞部４０が包囲壁６０の外側へ拡がることを防止することができる。
【００７６】
図１に示すように、被覆層７０上およびパッシベーション層５６上に、第１層７４および第２層７６を形成する。
【００７７】
より具体的には、まず、被覆層７０上およびパッシベーション層５６上に、スパッタ法などによってマグネシウムを成膜する。本工程において、マグネシウムは、貫通孔７１を通って、基板１０の、空洞部を規定する面１７に、第１凸部３２（図２参照）を形成する。これにより、被覆層７０上に成膜されたマグネシウムには、貫通孔７１と連通する貫通孔７３が形成される。マグネシウムは、貫通孔７１を通ることにより、層状とならずに複数の第１凸部３２を形成する。本工程において、第１層７４を形成するためのマグネシウムと第１凸部３２とを同時に形成することができる。
【００７８】
次に、成膜されたマグネシウム上に、スパッタ法などによってアルミニウムを成膜する。図示の例では、成膜されたアルミニウムは、貫通孔７３に充填され、貫通孔７１を塞いでいる。これにより、空洞部４０を減圧状態のまま封止することができる。本工程において、アルミニウムは、貫通孔７１を通って、第１凸部３２上に第２凸部３４（図２参照）を形成する。アルミニウムは、貫通孔７１を通ることにより、層状とならずに複数の第２凸部３４を形成する。本工程において、第２層７６を形成するためのアルミニウムと第２凸部３４とを同時に形成することができる。
【００７９】
上述のマグネシウムを成膜する工程およびアルミニウムを成膜する工程は、減圧状態を保ったまま連続して行われる。すなわち、例えば、マグネシウムをスパッタ法により成膜した後、外気に（大気に）触れることなく、マグネシウムを成膜するために用いたスパッタ装置を用いて、減圧状態を保ったまま、アルミニウムを成膜することができる。
【００８０】
次に、成膜されたマグネシウムおよび成膜されたアルミニウムを、パターニングして第１層７４および第２層７６を形成する。より具体的には、成膜されたアルミニウムをドライエッチングによりパターニングして第２層７６を形成し、成膜されたマグネシウムを希塩酸を用いたウェットエッチングによりパターニングして第１層７４を形成する。以上の工程により、貫通孔７１を塞ぐ封止層７２と、凸部集合体３０と、を同時に形成することができる。
【００８１】
以上の工程により、電子装置１００を製造することができる。
【００８２】
本実施形態に係る電子装置１００の製造方法によれば、例えば、以下の特徴を有する。
【００８３】
電子装置１００の製造方法によれば、簡易に、空洞部４０の真空度が低下することを抑制できる電子装置１００を得ることができる。さらに、電子装置１００の製造方法によれば、第１層７４を形成するためのマグネシウムを成膜する工程において、第１凸部３２を形成することができる。これにより、第１凸部３２を形成するために、別途工程を設ける必要がなく、製造工程の簡略化を図ることができる。
【００８４】
電子装置１００の製造方法によれば、第２層７６を形成するためのアルミニウムを成膜する工程において、第２凸部３４を形成することができる。これにより、第２凸部３４を形成するために、別途工程を設ける必要がなく、製造工程の簡略化を図ることができる。
【００８５】
電子装置１００の製造方法によれば、マグネシウムを成膜する工程およびアルミニウムを成膜する工程は、連続して行われる。そのため、空洞部４０が封止される前に、第１凸部３２が大気に触れることを抑制でき、第１凸部３２が酸化することを抑制できる。例えば、マグネシウムを成膜した後、アルミニウムを成膜する前に、スパッタ装置から取り出すと、第１凸部３２が酸化されて酸化マグネシウムが形成され、空洞部４０を封止した後に発生する酸素や水分と反応しにくくなる。
【００８６】
３．  発振器
次に、本実施形態に係る発振器について、図面を参照しながら説明する。図９は、本実施形態に係る発振器６００を示す回路図である。
【００８７】
発振器６００は、図９に示すように、例えば、本発明に係る電子装置（例えば電子装置１００）と、反転増幅回路（回路部）６１０と、を含む。
【００８８】
電子装置１００は、機能素子２０の第１電極２２と電気的に接続された第１端子１００ａと、機能素子２０の第２電極２４と電気的に接続された第２端子１００ｂと、を有している。電子装置１００の第１端子１００ａは、反転増幅回路６１０の入力端子６１０ａと少なくとも交流的に接続する。電子装置１００の第２端子１００ｂは、反転増幅回路６１０の出力端子６１０ｂと少なくとも交流的に接続する。
【００８９】
図示の例では、反転増幅回路６１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
【００９０】
発振器６００は、反転増幅回路６１０に対する帰還抵抗を含んで構成されていてもよい。図９に示す例では、反転増幅回路６１０の入力端子と出力端子とが抵抗６２０を介して接続されている。
【００９１】
発振器６００は、反転増幅回路６１０の入力端子６１０ａと基準電位（接地電位）との間に接続された第１キャパシター６３０と、反転増幅回路６１０の出力端子６１０ｂと基準電位（接地電位）との間に接続された第２キャパシター６３２と、を含んで構成されている。これにより、電子装置１００とキャパシター６３０，６３２とで共振回路を構成する発振回路とすることができる。発振器６００は、この発振回路で得られた発振信号ｆを出力する。
【００９２】
発振器６００を構成するトランジスターやキャパシター等の素子（図示せず）は、例えば、支持基板１２上に（図１参照）形成されていてもよい。これにより、電子装置１００と反転増幅回路６１０をモノリシックに形成することができる。
【００９３】
発振器６００を構成するトランジスター等の素子を支持基板１２上に形成する場合、発振器６００を構成するトランジスター等の素子を、上述した電子装置１００を形成する工程と同一の工程で形成してもよい。具体的には、犠牲層８０を形成する工程において（図５参照）、トランジスターのゲート絶縁層を形成してもよい。さらに、第２電極２４を形成する工程において（図５参照）、トランジスターのゲート電極を形成してもよい。このように、電子装置１００の製造工程と発振器６００を構成するトランジスター等の素子の製造工程を共通化することで、製造工程の簡略化を図ることができる。
【００９４】
発振器６００によれば、簡易で、空洞部４０の真空度が低下することを抑制できる電子装置１００を含む。そのため、発振器６００は、安定して動作することができる。
【００９５】
なお、発振器６００は、図１０に示すように、さらに、分周回路６４０を有していてもよい。分周回路６４０は、発振回路の出力信号Ｖoutを分周し、発振信号ｆを出力する。これにより、発振器６００は、例えば、出力信号Ｖoutの周波数よりも低い周波数の出力信号を得ることができる。
【００９６】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【００９７】
１０…基板、１２…支持基板、１４…第１下地層、１６…第２下地層、２０…機能素子、２２…第１電極、２４…第２電極、２４ａ…支持部、２４ｂ…梁部、３０…凸部集合体、３２…第１凸部、３３…第１凸部集合体、３３ａ…表面、３４…第２凸部、４０…空洞部、５０，５２…層間絶縁層、５４，５６…パッシベーション層、６０…包囲壁、６２…第１金属層、６４…第２金属層、７０…被覆層、７１…貫通孔、７２…封止層、７３…貫通孔、７４…第１層、７５…側面、７６…第２層、８０…犠牲層、１００…電子装置、１００ａ…第１端子、１００ｂ…第２端子、６００…発振器、６１０…反転増幅回路、６１０ａ…入力端子、６１０ｂ…出力端子、６２０…抵抗、６３０…第１キャパシター、６３２…第２キャパシター、６４０…分周回路
【図１】
2014041076.tif 000003
【図２】
2014041076.tif 000004
【図４】
2014041076.tif 000005
【図５】
2014041076.tif 000006
【図６】
2014041076.tif 000007
【図７】
2014041076.tif 000008
【図８】
2014041076.tif 000009
【図９】
2014041076.tif 000010
【図１０】
2014041076.tif 000011
【図３】
2014041076.tif 000012