(57)【要約】【課題】  トレンチ型ＭＯＳＦＥＴでは、トレンチ角の電界集中によりゲート絶縁膜の耐圧が低くなる。これを抑制するためにゲート絶縁膜を厚くすると、オン抵抗が高くなり、ゲート絶縁膜の厚さがトレンチ内で一定では、低いオン抵抗と高い耐圧の両立が困難であった。【解決手段】  低いオン抵抗と高い耐圧を両立するトレンチ型ＳｉＣ−ＭＯＳＦＥＴを提供するために、トレンチ内のゲート絶縁膜の一部にボトムアップフィルの光ＣＶＤ膜６ｂを用いる。これにより、側面のゲート絶縁膜よりも底面のゲート絶縁膜を厚くする。具体的には、ＳｉＣ基板に対しトレンチを形成する工程と、トレンチの底に絶縁膜６ｂを光ＣＶＤで形成する工程と、絶縁膜の上方にゲート電極７を形成する工程によりトレンチ型ＳｉＣ−ＭＯＳＦＥＴを製造する。【選択図】  図１
2014139956.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板に対し、トレンチを形成する工程と、
前記トレンチの底に絶縁膜を光ＣＶＤで形成する工程と、
前記絶縁膜の上方にゲート電極を形成する工程とを備えることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項２】
請求項１において、前記光ＣＶＤの原料ガスは、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＯＭＣＴＳ（Ｏｃｔｏｍｅｔｈｙｌ  ｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ＢＴＢＡＳ（Ｂｉｓ（Ｔｅｒｔｉａｒｙ  ｂｕｔｙｌ  ａｍｉｎｏ）ｓｉｌａｎｅ）、ＨＭＤＳＯ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌｏｘａｎｅ）、ＭＨＤＳＡ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌａｚａｎｅ）、若しくは、ＨＭＣＴＳＮ（Ｈｅｘａｍｅｔｈｙｌ  ｃｙｃｌｏｔｒｉｓｉｌａｚａｎｅ）のいずれかであることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項３】
請求項１において、前記光ＣＶＤでは、真空紫外光を用いることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項４】
請求項１において、前記絶縁膜を形成する工程の後の工程で、前記絶縁膜は、前記トレンチ内においてエッチバックされないことを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項５】
請求項１において、前記ゲート電極のゲート絶縁膜が前記トレンチの側面及び底面に形成され、前記ゲート絶縁膜は前記絶縁膜を含み、
前記トレンチの底面のゲート絶縁膜の膜厚は、前記トレンチの側面のゲート絶縁膜の膜厚よりも５０ｎｍ以上厚いことを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項６】
請求項１において、前記ＳｉＣ基板にはＭＯＳＦＥＴのｎ型ドレイン層と前記ｎ型ドレイン層とｐｎ接合するｐ型ベース領域とが設けられ、
前記ゲート電極の下端は前記ｐｎ接合よりも前記ＳｉＣ基板の裏面側に位置することを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項７】
請求項１において、前記絶縁膜を形成する工程は、真空紫外光を照射するランプを備えたＣＶＤ装置に前記トレンチを形成したＳｉＣ基板を導入し、前記ＣＶＤ装置に所定の原料ガスを導入することで前記絶縁膜を形成する工程であることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項８】
ＳｉＣ基板に対し、トレンチを形成する工程と、
前記トレンチの側面及び底面に、酸化又は酸窒化、若しくは、熱ＣＶＤにより第一絶縁膜を形成する工程と、
前記トレンチの底面に光ＣＶＤにより第二絶縁膜を形成する工程と、
前記第一および第二絶縁膜の上方にゲート電極を形成する工程とを備えることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項９】
請求項８において、前記光ＣＶＤの原料ガスは、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＯＭＣＴＳ（Ｏｃｔｏｍｅｔｈｙｌ  ｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ＢＴＢＡＳ（Ｂｉｓ（Ｔｅｒｔｉａｒｙ  ｂｕｔｙｌ  ａｍｉｎｏ）ｓｉｌａｎｅ）、ＨＭＤＳＯ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌｏｘａｎｅ）、ＭＨＤＳＡ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌａｚａｎｅ）、若しくは、ＨＭＣＴＳＮ（Ｈｅｘａｍｅｔｈｙｌ  ｃｙｃｌｏｔｒｉｓｉｌａｚａｎｅ）のいずれかであることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１０】
請求項８において、前記光ＣＶＤでは、真空紫外光を用いることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１１】
請求項８において、前記第一および第二絶縁膜を形成する工程の後の工程で、前記第一および第二絶縁膜は、前記トレンチ内においてエッチバックされないことを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１２】
請求項８において、前記ゲート電極のゲート絶縁膜が前記トレンチの側面及び底面に形成され、前記ゲート絶縁膜は前記第一および第二絶縁膜を含み、
前記トレンチの底面のゲート絶縁膜の膜厚は、前記トレンチの側面のゲート絶縁膜の膜厚よりも５０ｎｍ以上厚いことを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１３】
請求項８において、前記ＳｉＣ基板にはＭＯＳＦＥＴのｎ型ドレイン層と前記ｎ型ドレイン層とｐｎ接合するｐ型ベース領域とが設けられ、
前記ゲート電極の下端は前記ｐｎ接合よりも前記ＳｉＣ基板の裏面側に位置することを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１４】
請求項８において、前記第二絶縁膜を形成する工程は、真空紫外光を照射するランプを備えたＣＶＤ装置に前記トレンチを形成したＳｉＣ基板を導入し、前記ＣＶＤ装置に所定の原料ガスを導入することで前記絶縁膜を形成する工程であることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１５】
ＳｉＣ基板に対し、トレンチを形成する工程と、
前記トレンチの側面及び底面に、酸化又は酸窒化により第一絶縁膜を形成する工程と、
前記トレンチの底面であって、前記第一絶縁膜の上方に、光ＣＶＤにより第二絶縁膜を形成する工程と、
前記トレンチの側面及び底面であって、前記第二絶縁膜の上方に、熱ＣＶＤにより第三の絶縁膜を形成する工程と、
前記第三絶縁膜の上方にゲート電極を形成する工程とを備えることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１６】
請求項１５において、前記光ＣＶＤの原料ガスは、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＯＭＣＴＳ（Ｏｃｔｏｍｅｔｈｙｌ  ｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ＢＴＢＡＳ（Ｂｉｓ（Ｔｅｒｔｉａｒｙ  ｂｕｔｙｌ  ａｍｉｎｏ）ｓｉｌａｎｅ）、ＨＭＤＳＯ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌｏｘａｎｅ）、ＭＨＤＳＡ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌａｚａｎｅ）、若しくは、ＨＭＣＴＳＮ（Ｈｅｘａｍｅｔｈｙｌ  ｃｙｃｌｏｔｒｉｓｉｌａｚａｎｅ）のいずれかであることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１７】
請求項１５において、前記光ＣＶＤでは、真空紫外光を用いることを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１８】
請求項１５において、前記第一〜第三絶縁膜を形成する工程の後の工程で、前記第一〜第三絶縁膜は、前記トレンチ内においてエッチバックされないことを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【請求項１９】
請求項１５において、前記ゲート電極のゲート絶縁膜が前記トレンチの側面及び底面に形成され、前記ゲート絶縁膜は前記第一〜第三絶縁膜を含み、
前記トレンチの底面のゲート絶縁膜の膜厚は、前記トレンチの側面のゲート絶縁膜の膜厚よりも５０ｎｍ以上厚いことを特徴とするトレンチ型ＳｉＣ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ型ＳｉＣ半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコンカーバイド（ＳｉＣ）は、シリコン（Ｓｉ）よりも絶縁破壊電界が約１０倍大きいため、耐圧を維持するドリフト層を薄く、かつ不純物濃度を高くすることができ、ＳｉＣは大電力用の電界効果型トランジスタ（ＭＯＳＦＥＴ）の抵抗、すなわち損失を低減できる材料である。そのため、次世代の高耐圧・低損失スイッチングデバイスとしてＳｉＣを用いたＭＯＳＦＥＴが注目されている。しかもＳｉＣ基板に形成した溝（トレンチ）の側面をＭＯＳ界面あるいはチャネルとするトレンチ型ＭＯＳＦＥＴは、従来のＳｉＣ基板表面をＭＯＳ界面あるいはチャネルとするＭＯＳＦＥＴよりも損失が低減できる構造として期待されている。
【０００３】
ここで、従来のトレンチ型のパワーＭＯＳＦＥＴの動作原理を図１４を用いて説明する。図において、符号１はｎ＋ドレイン、２はｎ−ドリフト層、３はｐ型ベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース、６（６ａ、ｃ）はゲート絶縁膜、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。ドレイン電極１０とソース電極９との間に電圧が印加された状態で、ゲート電極７に正の電圧が印加されると、ベース層３の表層、すなわちトレンチの側壁表面に電子の反転層が形成される。その結果、ドレイン電極１０からドレイン領域１、ドリフト層２、ソース領域５を経て、ソース電極１０に電流が流れる。
【０００４】
本デバイスに望まれる特性は、ゲート電極７に所望の電圧を印加したときにドレイン電流が大きいことである。ドレイン電流は、反転層の電子密度が高いほど大きくなる。反転層電子密度はゲート絶縁膜が薄いほど高くなり、ゲート絶縁膜が薄いほど、ドレイン電流は大きくなる。しかし、ゲート絶縁膜が薄くなるほど耐圧限界が低くなる。特に、トレンチ型ＭＯＳＦＥＴの場合、トレンチの底部側面の角部において電界が集中するために、トレンチ角部のゲート絶縁膜の耐圧が問題になる。
【０００５】
この問題を回避する方法として、ＳｉＣ基板の酸化速度が面方位に依存することを利用し、トレンチ底面のゲート絶縁膜をトレンチ側面のゲート絶縁膜よりも厚くする方法が提案されている（特許文献１）。すなわち、六方晶のＳｉＣ（０００１）カーボン面を表面とし、そこにトレンチを形成し、ＳｉＣトレンチ面を酸化すると、底面のカーボン面の酸化速度が側面のＳｉＣ面の酸化速度よりも大きいために、底面のゲート絶縁膜を側面のゲート絶縁膜よりも厚くすることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−３２６７５５号公報
【特許文献２】米国特許５６７２８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の発明によるトレンチの底面と側面のゲート絶縁膜の厚さを変える方法では、酸化速度の差に依存しゲート絶縁膜の厚さが決まるため、側面と底面のゲート絶縁膜の厚さを独立して制御するのは困難であった。特に、ゲート絶縁膜がある程度厚くなり酸化速度に面方位の依存性が無くなると、酸化速度がゲート絶縁膜中の酸素の拡散速度で決まるようになり、底面と側面でゲート絶縁膜の厚さの差をある一定以上に大きくするのは困難であった。また、酸化膜厚さをある程度以上厚くすると、界面準位が増えるため、移動度の劣化が顕著になり、オン抵抗の低減という観点から酸化膜は一定の厚さに抑制することが有効であることがわかってきた。すなわち、面方位依存の酸化レートの差により、側面と底面の絶縁膜厚さに所望の差をつけることは、高い耐圧とオン抵抗の低減との両立という観点から望ましくない。また、段差に対してほぼ均一な膜厚分布が得られる化学気相成長などによる堆積膜を組み合わせても、側面と底面の絶縁膜厚さを独立して制御することは不可能である。したがって、Ｃ面にトレンチを形成し、面方位依存の酸化により、側面に対して底面の絶縁膜を厚くする方法ではオン抵抗の低減と高耐圧の両立は困難である。
【０００８】
一方、底面のゲート絶縁膜を側面のゲート絶縁膜よりも厚くする方法として、エッチバックを利用する方法が提案されている（特許文献２）。この方法では、トレンチを形成した後に、トレンチを絶縁膜で覆い、平坦化と絶縁膜のエッチバックによりトレンチの底部にだけ絶縁膜を残した上で、トレンチに対しＳｉＣを酸化、あるいは化学気相成長などで堆積することでゲート絶縁膜を形成している。ところが、この方法ではプラズマでエッチバックを行うため、ＳｉＣトレンチ側面にプラズマによる損傷が入る。また、エッチング後にはエッチングの副生成物がＳｉＣトレンチ側面に付着していると考えられるため、エッチバック後には希フッ酸などでトレンチ側面の損傷層を除去したり、副生成物を除去したりする必要がある。その除去には通常希フッ酸などによる処理が不可欠である。希フッ酸などを用いてトレンチ面からエッチングの副生成物を除去するときに、底面の絶縁膜にピンホールが形成される可能性がある。このピンホールは耐圧を低下させる要因になる。このように、エッチバックを用いて底面の絶縁膜を厚くする方法でも、オン抵抗の低減と高耐圧の両立は困難である。
【０００９】
そこで本発明の目的はオン抵抗の低減と高耐圧を両立させる方法を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決する本願発明の代表的なものを挙げると以下のとおりである。本願発明は、ＳｉＣ基板に対し、トレンチを形成する工程と、トレンチの底に絶縁膜を光ＣＶＤで形成する工程と、絶縁膜の上方にゲート電極を形成する工程とを備えるトレンチ型ＳｉＣ半導体装置の製造方法である。
【００１１】
また、別の本願発明は、ＳｉＣ基板に対し、トレンチを形成する工程と、トレンチの側面及び底面に、酸化又は酸窒化、若しくは、熱ＣＶＤにより第一絶縁膜を形成する工程と、トレンチの底面に光ＣＶＤにより第二絶縁膜を形成する工程と、第一および第二絶縁膜の上方にゲート電極を形成する工程とを備えるトレンチ型ＳｉＣ半導体装置の製造方法である。
【００１２】
また、別の本願発明は、ＳｉＣ基板に対し、トレンチを形成する工程と、トレンチの側面及び底面に、酸化又は酸窒化により第一絶縁膜を形成する工程と、トレンチの底面であって、第一絶縁膜の上方に、光ＣＶＤにより第二絶縁膜を形成する工程と、トレンチの側面及び底面であって、第二絶縁膜の上方に、熱ＣＶＤにより第三の絶縁膜を形成する工程と、第三絶縁膜の上方にゲート電極を形成する工程とを備えるトレンチ型ＳｉＣ半導体装置の製造方法である。
【００１３】
上記方法により、トレンチの上面に対して、トレンチの底面の膜堆積速度が大きな光ＣＶＤを用いて成膜された絶縁膜をトレンチの底近傍のみに選択的に配備し、この膜と酸化膜又は酸窒化膜、若しくは、トレンチの上面に対してトレンチの底面の膜厚がほぼ一定の堆積膜を組み合わせることにより、トレンチ側面のゲート絶縁膜の厚さとトレンチ底面の絶縁膜厚さを独立に制御できる。
【発明の効果】
【００１４】
本願発明により、オン抵抗の低減と高耐圧を実現するトレンチ型ＳｉＣ半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の概略を示した断面図である。
【図２】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図３】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図４】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図５】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図６】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図７】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図８】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図９】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図１０】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図１１】本発明の実施例１に関わるトレンチ型ＳｉＣ半導体装置の製造工程を示すための断面図である。
【図１２】本発明の実施例２に関わるトレンチ型ＳｉＣ半導体装置の概略を示した断面図である。
【図１３】本発明の実施例２の別の形態に関わるトレンチ型ＳｉＣ半導体装置の概略を示した断面図である。
【図１４】従来技術により形成されたトレンチ型ＳｉＣ半導体装置の概略を示した断面図である。
【発明を実施するための形態】
【実施例１】
【００１６】
本発明の実施例１によるトレンチ型ＳｉＣ−ＭＯＳＦＥＴの断面図を図１により説明する。図において、符号１はｎ＋ドレイン、２はｎ−ドリフト層、３はｐ型ベース領域、４はｐ＋コンタクト領域、５はｎ＋ソース、６ａは酸化又は酸窒化によって形成されたゲート絶縁膜、６ｂは光ＣＶＤによってトレンチ底部に堆積された絶縁膜、６ｃは主として熱エネルギーを利用して化学反応を促進させる化学気相成長（以下、熱ＣＶＤという）によって堆積された絶縁膜６ｃ、７はゲート電極、８はソース／ゲート間を電気的に絶縁するための層間絶縁膜、９はソース電極、１０はドレイン電極である。
【００１７】
本トレンチ型ＳｉＣ−ＭＯＳＦＥＴにおいては、ゲート絶縁膜６は、酸化又は酸窒化によって形成されたゲート絶縁膜６ａと光ＣＶＤによってトレンチ底部に堆積された絶縁膜６ｂと熱ＣＶＤによって堆積された絶縁膜６ｃの３種の絶縁膜を組み合わせて構成されている。チャネルとなる側面のゲート絶縁膜は酸化又は酸窒化によって形成されたゲート絶縁膜６ａと熱ＣＶＤによって堆積された絶縁膜６ｃを積層で構成させ、一方、底面のゲート絶縁膜は６ａと６ｃの絶縁膜と光ＣＶＤによってトレンチ底部に堆積された絶縁膜６ｂの積層で構成されている。したがって、トレンチ側面のゲート絶縁膜の厚さはトレンチ底面のゲート絶縁膜の厚さよりも薄くなっている。
【００１８】
ゲート絶縁膜６aは基板を１０００度以上に保ちつつ、酸素（Ｏ２）と水蒸気(Ｈ２Ｏ)、又は水素（Ｈ２）と酸化窒素（Ｎ２ＯあるいはＮＯ）の混合ガスを用いて酸化又は酸窒化して形成された膜であり、トレンチ側面における厚さが５ｎｍである。６ｃはＳｉＣ基板温度を７５０度に保った状態で、シラン（ＳｉＨ４）と酸化窒素（Ｎ２ＯあるいはＮＯ）を原料として供給することにより、化学気相成長により堆積した膜であり、トレンチ側面の厚さが６０ｎｍである。
【００１９】
一方、６ｂは光ＣＶＤで堆積した膜で、底面における膜厚は１００ｎｍである。この膜６ｂは、真空紫外光を照射するランプを備えたＣＶＤ装置にトレンチを形成したＳｉＣ基板を導入し、ＣＶＤ装置に所定の原料ガスを導入することで形成される。具体的には、真空容器中に膜を堆積したいトレンチを加工したＳｉＣ基板を配備し、ＳｉＣ基板の温度を１００度以下に保ち、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）を原料ガスとして供給するとともに、１７２ｎｍの波長のＸｅ２のエキシマ光をＳｉＣ基板に照射することによってトレンチの底面に絶縁膜を堆積したものである。原料ガスのＴＥＯＳにはエチル基が多く含まれているが、真空紫外光を照射されるとＳｉ−Ｏの結合が切れ、流動性を持った分子がトレンチの底面に堆積すると考えられている。したがって、トレンチ内においては、トレンチの側面には実質的には絶縁膜が堆積することなく、底面に選択的に絶縁膜が堆積する。結果として、トレンチの底面にのみ絶縁膜を堆積することができる。
【００２０】
このようにトレンチ（溝）あるいは穴の底に対して選択的に堆積する手法をボトムアップフィルと呼ぶ。上記の例では、ＴＥＯＳを原料ガスとしたボトムアップフィルの例を示したが、ＯＭＣＴＳ（Ｏｃｔｏｍｅｔｈｙｌ  ｃｙｃｌｏｔｅｔｒａｓｉｌｏｘａｎｅ）、ＢＴＢＡＳ（Ｂｉｓ（Ｔｅｒｔｉａｒｙ  ｂｕｔｙｌ  ａｍｉｎｏ）ｓｉｌａｎｅ）、ＨＭＤＳＯ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌｏｘａｎｅ）、ＭＨＤＳＡ（Ｈｅｘａｍｅｔｈｙｌ  ｄｉｓｉｌａｚａｎｅ）、ＨＭＣＴＳＮ（Ｈｅｘａｍｅｔｈｙｌ  ｃｙｃｌｏｔｒｉｓｉｌａｚａｎｅ）等を用いてもボトムアップフィルの絶縁膜堆積が可能である。また、真空紫外光の光源としては、Ｘｅ２のエキシマランプ、水銀ランプ、ＸｅＣｌ、ＫｒＦ、ＡｒＦのエキシマレーザ、Ｆ２、Ａｒ２のレーザなどを用いてもよいが、ランプの寿命などを考えると、Ｘｅ２のエキシマランプを用いるのが実用的である。
【００２１】
選択的にトレンチの底面に堆積する絶縁膜６ｂ厚さは５０ないし１００ｎｍである。光ＣＶＤ法は、化学気相成長法による膜堆積なので、トレンチの底面の膜厚は、原料ガスの濃度、全圧、プロセス時間を制御することで、５ｎｍ以下の精度での堆積膜厚制御は十分に可能である。また、絶縁膜６ｂの主成分は珪素、酸素、窒素、水素である。一般に、酸化珪素の耐圧は他の固体酸化物の耐圧に比べて高いことが知られており、絶縁膜６ｂは酸化珪素に加え、原料ガスに含まれる窒素、炭素、水素を主成分とするのが望ましい。
【００２２】
以上のような絶縁膜形成方法により、トレンチ側面のゲート絶縁膜の厚さに対しトレンチ底面の絶縁膜を厚くすることが可能になる。具体的には、トレンチ底面のゲート絶縁膜の膜厚は、トレンチ側面のゲート絶縁膜の膜厚よりも５０ｎｍ以上厚くすることができる。さらに望ましくは、１００ｎｍ以上厚くすることができる。本手法では、トレンチの側面のゲート絶縁膜の厚さとトレンチ底面の絶縁膜の厚さを独立して制御することができるので、トレンチ側面のゲート絶縁膜は一様な電界に対して信頼性が確保できる程度に薄くし、トレンチ底面のゲート絶縁膜は集中電界を緩和するのに必要なだけ厚くすることができる。したがって、反転層の電子濃度を高く保ちつつ、すなわちチャネルのオン抵抗を小さく保ちつつ、絶縁耐性の高いトレンチ型ＳｉＣ−ＭＯＳＦＥＴが実現できる。特に光ＣＶＤによるボトムアップフィルの絶縁膜に関しては、チャネルの移動度などに悪影響を及ぼす不純物元素や正負の電荷が含まれていてもかまわない。なぜなら、チャネル底部の絶縁膜は絶縁耐性を高めるために必要な絶縁膜であり、トレンチ型ＳｉＣ−ＭＯＳＦＥＴのチャネル抵抗には影響を及ぼさないためである。実際に、同じＴＥＯＳを原料ガスとして堆積される絶縁膜でも光ＣＶＤで堆積されるＳｉＯは熱ＣＶＤで堆積されるＳｉＯよりも密度が低い。ただし、熱処理後には６ＭＶ／ｃｍ以上の絶縁破壊耐性を持つことが実験的に確かめられている。
【００２３】
次に、図１のトレンチ型ＳｉＣ−ＭＯＳＦＥＴを製造する方法を図２〜図１１を用いて示す。まず、ｎ型の六方晶系ＳｉＣ基板の（０００１）Ｓｉ面を表面とし、基板の裏面に高濃度のリン（Ｐ）あるいは砒素（Ａｓ）をイオン注入により導入し、表面側にｐ型のＳｉＣのベース層３をエピタキシャル成長させる（図２）。次に、パターニングとイオン注入と１７００度程度の熱処理により、ｐ型のエピタキシャル層３の表面に高濃度のｎ型領域５および高濃度のｐ型領域４を形成する（図３）。トレンチを形成するためのハードマスクとして、絶縁膜８を堆積し、トレンチの形成するためのリソグラフィーを行い、所望の位置にのみレジスト４１を残す（図４）。このレジスト４１を用いて、絶縁膜８とＳｉＣをエッチングし、形成されたトレンチの底面をドリフト層２内に存在させ、アッシングによりレジスト４１を除去する（図５）。エッチングによる損傷層を除去するため、ＳｉＣトレンチの表面を酸化し、表面酸化膜を希フッ酸などで除去する。次にＳｉＣの表面を１０００度ないし１３００度の温度で酸化又は酸窒化する。このときに形成する酸化膜６ａ又は酸窒化膜６ａは１０ｎｍ以下、望ましくは５ｎｍがよい（図６）。
【００２４】
次に、光ＣＶＤにより絶縁膜６ｂを堆積する（図７）。この光ＣＶＤにおいては、原料ガスと照射する光の波長を適切に選択し、基板温度、原料ガス供給時間などの条件を制御することで、トレンチや穴の底に対して選択的に所望の膜を堆積することが可能である。すなわち、トレンチの側面には膜を堆積することなく、トレンチの底面に膜を堆積することが可能である。たとえば、ＣＶＤ反応室に図６のようなトレンチが形成されたＳｉＣ基板を配備し、原料ガスのＴＥＯＳを導入し、１７２ｎｍの波長の光を照射すると、トレンチの底に選択的にＳｉＯ膜が堆積する。この膜の堆積速度は、導入する原料ガスの濃度や圧力などで制御できる。トレンチの底に選択的に膜を堆積する方法としては、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）と呼ばれる塗布膜を利用することも考えられる。ただし、１００ｎｍ程度あるいはそれ以下の厚さの塗布膜を制御性良く塗布するのは困難である。さらに、塗布で形成される絶縁膜は光ＣＶＤで形成される絶縁膜比べて、残留不純物が多い。そのため、その後の熱処理において、膜が収縮し、不純物を多く放出し、すでに形成した絶縁膜６ａの表面に不純物を導入する原因となり好ましくない。したがって、光ＣＶＤによって底面にのみ厚い絶縁膜を堆積する必要がある。
【００２５】
光ＣＶＤによりトレンチの底に選択的に絶縁膜を堆積したのちに、熱エネルギーを利用した化学気相成長（熱ＣＶＤ）により、絶縁膜６ｃを堆積する（図８）。このとき、基板の温度を８００度に保ち、原料ガスをシラン（ＳｉＨ４）と一酸化に窒素（Ｎ２Ｏ）を導入して、酸化シリコン膜を３０ｎｍないし１００ｎｍ堆積させる。光ＣＶＤで堆積した膜には、カーボンなどの不純物が含まれており、通常、その後の熱処理により、内包する不純物などを除去し、膜を焼き締める必要があるが、熱ＣＶＤの間に、不純物が除去され、絶縁膜６ｂが焼き締められる。なお、熱ＣＶＤの代わりにプラズマＣＶＤで絶縁膜６ｃを形成することも考えられるが、プラズマＣＶＤは熱ＣＶＤに比べ、膜の均一性が悪いので熱ＣＶＤで絶縁膜６ｃを形成し、トレンチ側面の絶縁膜の膜厚の均一性を確保する必要がある。
【００２６】
次に、ＣＶＤ法により多結晶シリコン７と必要に応じて絶縁膜９１を堆積する（図９）。リソグラフィーとエッチングにより、ゲート電極７のパターニングを行い、ゲート電極７を形成する（図１０）。この後、ゲート電極７表面に絶縁分離用の層間絶縁膜１１を堆積する（図１１）。
【００２７】
そして、リソグラフィーとエッチングにより、層間絶縁膜１１、ゲート絶縁膜６ａ、６ｃ、絶縁膜８を加工し、ｐ＋コンタクト領域４及びｎ＋ソース領域５が表出するコンタクトホールを形成し、シリサイド反応によりソース電極９を形成する（図示せず）。層間絶縁膜１１に対し別のパターンでリソグラフィーとエッチングを行い、ゲートのためのコンタクトホールを形成し、ｎ＋基板１の裏面にドレイン電極１０を形成する（図示せず）。
【００２８】
以上のように、トレンチ内に光ＣＶＤにより形成された絶縁膜を用いることで、トレンチ底面のゲート絶縁膜を側面より厚く形成できるので、オン抵抗の低減と高耐圧を実現するトレンチ型ＳｉＣ半導体装置を製造することができる。また、この光ＣＶＤにより形成された絶縁膜を形成した後の工程で、当該絶縁膜をエッチバックしていないので、エッチバックの際に生じるトレンチ側壁の損傷も生じることがない。
【実施例２】
【００２９】
実施例１では、ゲート絶縁膜は酸化膜あるいは酸窒化膜６ａ、光ＣＶＤにより堆積した絶縁膜６ｂ、熱ＣＶＤにより堆積した絶縁膜６ｃの順に積層した絶縁膜であったが、実施例２では別の形態について説明する。
【００３０】
別の形態として、図１２に図示するように、酸化膜又は酸窒化膜６ａ、熱ＣＶＤによる堆積した絶縁膜６ｃ、光ＣＶＤにより堆積した絶縁膜６ｂの順に積層したりすることもできる。重要なのは、光ＣＶＤにより堆積した絶縁膜６ｂと、酸化膜又は酸窒化膜６ａと、熱ＣＶＤにより堆積した絶縁膜６ｃとを適宜組み合わせることにより、トレンチの側面のゲート絶縁膜に対し、トレンチの底面のゲート絶縁膜が厚くなるようにトレンチ型ＳｉＣ−ＭＯＳＦＥＴを製造することである。
【００３１】
製造方法において、図２〜１１と違うのは、ゲート絶縁膜の形成方法である。すなわち図１２では、まず、酸化又は酸窒化による絶縁膜６ａを形成し、その後、熱ＣＶＤにより絶縁膜６ｃを堆積し、光ＣＶＤにより絶縁膜６ｂを堆積させる。絶縁膜６ｂを堆積後には、４００度以上の酸化雰囲気での熱処理を施したのちに、ゲート電極７を堆積する。
【００３２】
また、別の形態として、図１３に図示するように、酸化膜又は酸窒化膜６ａの代わりに熱ＣＶＤにより堆積した絶縁膜６ｂを、光ＣＶＤにより堆積した絶縁膜６ｂの上下に積層したりしてもよい。重要なのは、光ＣＶＤにより堆積した絶縁膜６ｂと熱ＣＶＤにより堆積した絶縁膜６ｃを適宜組み合わせることにより、トレンチの側面のゲート絶縁膜に対し、トレンチの底面のゲート絶縁膜が厚くなるようにトレンチ型ＳｉＣ−ＭＯＳＦＥＴを製造することである。
【００３３】
なお、熱ＣＶＤの中には、二種類以上の原料ガスを交互に供給して、原子層毎に膜を堆積させる原子層堆積法を含んでもよい。高い耐圧を維持しつつ、閾値電圧を制御するために金属酸化物からなる絶縁膜を原子層堆積法により堆積してもよい。
【００３４】
製造方法において、図２〜１１と違うのは、ゲート絶縁膜の形成方法である。すなわち図１３では、図６における酸化又は酸窒化による絶縁膜６ａを熱ＣＶＤにより形成される絶縁膜６ｃで置き換えればよい。
【００３５】
また、図示はしないが、熱酸化膜６ａを形成し、熱ＣＶＤ膜６ｃを堆積し、次に光ＣＶＤ膜６ｂを堆積し、さらに別の熱ＣＶＤ膜６ｃ２を堆積するなどして４層の絶縁膜構造としてもよい。
【００３６】
以上のような絶縁膜形成方法により、実施例１と同様に、トレンチ側面のゲート絶縁膜の厚さに対しトレンチ底面の絶縁膜を厚くすることが可能になる。具体的には、トレンチ底面のゲート絶縁膜の膜厚は、トレンチ側面のゲート絶縁膜の膜厚よりも５０ｎｍ以上厚くすることができる。さらに望ましくは、１００ｎｍ以上厚くすることができる。本手法では、トレンチの側面のゲート絶縁膜の厚さとトレンチ底面の絶縁膜の厚さを独立して制御することができるので、トレンチ側面のゲート絶縁膜は一様な電界に対して信頼性が確保できる程度に薄くし、トレンチ底面のゲート絶縁膜は集中電界を緩和するのに必要なだけ厚くすることができる。したがって、反転層の電子濃度を高く保ちつつ、すなわちチャネルのオン抵抗を小さく保ちつつ、絶縁耐性の高いトレンチ型ＳｉＣ−ＭＯＳＦＥＴが実現できる。また、この光ＣＶＤにより形成された絶縁膜を形成した後の工程で、当該絶縁膜をエッチバックしていないので、エッチバックの際に生じるトレンチ側壁の損傷も生じることがない。
【００３７】
以上、実施例１及び２について説明した。これらから分かるように、本願発明で重要なことは、トレンチ内のゲート絶縁膜の一部をボトムアップフィルによって形成すること、すなわち、光ＣＶＤによる堆積膜６ｂによって形成することである。
【符号の説明】
【００３８】
１：ｎ＋型ドレイン、
２：ｎ−型ドリフト層、
３：ｐ型ベース領域、
４：ｐ＋型コンタクト領域、
５：ｎ＋型ソース領域、
６：ゲート絶縁膜、
６ａ：酸化あるいは酸窒化で形成するゲート絶縁膜
６ｂ：光ＣＶＤで堆積するゲート絶縁膜
６ｃ：熱ＣＶＤで堆積するゲート絶縁膜
７：ゲート電極、
８：層間絶縁膜、
９：ソース電極、
１０：ドレイン電極
１１：層間絶縁膜
４１：トレンチ加工用のレジストパターン
９１：絶縁膜
【図１】
2014139956.tif 000003
【図２】
2014139956.tif 000004
【図３】
2014139956.tif 000005
【図４】
2014139956.tif 000006
【図５】
2014139956.tif 000007
【図６】
2014139956.tif 000008
【図７】
2014139956.tif 000009
【図８】
2014139956.tif 000010
【図９】
2014139956.tif 000011
【図１０】
2014139956.tif 000012
【図１１】
2014139956.tif 000013
【図１２】
2014139956.tif 000014
【図１３】
2014139956.tif 000015
【図１４】
2014139956.tif 000016