(57)【要約】【課題】ディジタル制御方式のスイッチング電源制御において、出力電圧を安定化する技術が望まれる。【解決手段】電源制御装置は、ディジタル制御型のスイッチング電源制御により直流電源を生成する電力変換器の出力電圧を制御する。Ａ／Ｄコンバータは、出力電圧のＡ／Ｄ変換データを生成する。制御演算部は、Ａ／Ｄ変換データと、出力電圧の参照値との差に基づいて、ＰＷＭ信号のオン時間を算出する。制御調整部は、Ａ／Ｄ変換データに基づいて出力電圧の振幅をモニタし、振幅が抑制されるようにパルス信号の位相遅延の調整を行う。【選択図】図１
2014107879.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル制御型のスイッチング電源制御により直流電源を生成する電力変換器の出力電圧を制御する電源制御装置であって、
前記出力電圧をＡ／Ｄ変換することにより、前記出力電圧のサンプリング値を示すディジタルデータであるＡ／Ｄ変換データを生成するＡ／Ｄコンバータと、
前記Ａ／Ｄ変換データと、前記出力電圧の参照値との差に基づいて、前記電力変換器を制御するためのパルス幅変調制御のパルス信号のオン時間を算出する制御演算部と、
前記Ａ／Ｄ変換データに基づいて前記出力電圧の振幅をモニタし、前記振幅が抑制されるように前記パルス信号の位相遅延の調整を行う制御調整部
とを具備する電源制御装置。
【請求項２】
請求項１に記載された電源制御装置であって、
前記電力変換器は、複数の電力変換部を具備し、
更に、前記複数の電力変換部の各々を順次に被選択電力変換部として選択して前記出力電圧のサンプリング値を前記Ａ／Ｄコンバータに出力するマルチプレクサを具備し、
前記Ａ／Ｄコンバータは、前記被選択電力変換部について、前記Ａ／Ｄ変換が完了したことを示すＡ／Ｄ変換完了信号を出力し、
前記マルチプレクサは、前記Ａ／Ｄ変換完了信号に応答して前記被選択電力変換部を順次に選択する
電源制御装置。
【請求項３】
請求項２に記載された電源制御装置であって、
前記制御調整部は目標値設定部を具備し、
前記目標値設定部は、
カウント値を所定の時間周期でインクリメントして前記参照値として出力するカウンタと、
前記複数の電力変換部の各々に対応する目標値が設定される目標値設定レジスタと、
前記複数の電力変換部の各々について、前記参照値が前記目標値に達したときに立ち上がり完了信号を出力する比較器とを具備し、
前記位相遅延の調整は、前記立ち上がり完了信号が出力された後に実行される
電源制御装置。
【請求項４】
請求項２又は３に記載された電源制御装置であって、
前記複数の電力変換部の各々について、前記Ａ／Ｄ変換データに基づいて、前記出力電圧の振幅が抑制される位相遅延量を算出して記憶し、前記位相遅延量に基づいて前記位相遅延の調整を行う出力モニタ部と、
前記位相遅延が調整された前記パルス信号を前記電力変換部に出力するＰＷＭ部
とを具備する電源制御装置。
【請求項５】
請求項４に記載された電源制御装置であって、
前記出力モニタ部は、遅延量算出部と振幅値算出部とを具備し、前記立ち上がり完了信号が出力された後で、位相調整動作を実行し、
前記位相調整動作において、
前記遅延量算出部は、前記複数の電力変換部の各々について、前記Ａ／Ｄ変換完了信号が出力される度にパルス信号遅延調整信号をインクリメントすることにより、前記パルス信号遅延調整信号に最小値から最大値までの変化を与え、
前記振幅値算出部は、前記複数の電力変換部の各々について、前記立ち上がり完了信号が出力された後の期間において、前記Ａ／Ｄ変換完了信号が出力される度に、前記Ａ／Ｄ変換データに基づいて前記出力電圧の今回の振幅値を算出し、
前記遅延量算出部は、前記最小値から最大値までの変化において、前記今回の振幅値が最も小さい最小振幅値であるときの前記パルス信号遅延調整信号に基づいて、前記位相遅延の調整を行う
電源制御装置。
【請求項６】
請求項５に記載された電源制御装置であって、
前記遅延量算出部は、前記パルス信号遅延調整信号が最大値となったときに調整完了信号を出力し、
前記出力モニタ部は更に、前記調整完了信号の出力後、前記出力電圧の今回の振幅値が、保持している保持振幅値よりも小さいとき、前記保持振幅値を前記今回の振幅値に更新する振幅値比較保持部を具備し、
前記出力モニタ部は、前記調整開始信号が出力されたとき、前記出力電圧の振幅が前記保持更新値となるように、前記位相調整動作を実行する
電源制御装置。
【請求項７】
請求項４に記載された電源制御装置であって、
前記ＰＷＭ部は、ＰＷＭ周期の設定値を保持する周期レジスタと、前記制御演算部が算出した前記オン時間を保持するオン時間レジスタとに基づいて、前記位相遅延の調整が行われたパルス信号を前記電力変換器に出力する
電源制御装置。
【請求項８】
ディジタル制御型のスイッチング電源制御により直流電源を生成する電力変換器の出力電圧を制御する電源制御方法であって、
前記出力電圧をＡ／Ｄ変換することにより、前記出力電圧のサンプリング値を示すディジタルデータであるＡ／Ｄ変換データを生成するステップと、
前記Ａ／Ｄ変換データと、前記出力電圧の参照値との差に基づいて、前記電力変換器を制御するためのパルス幅変調制御のパルス信号のオン時間を算出するステップと、
前記Ａ／Ｄ変換データに基づいて前記出力電圧の振幅をモニタし、前記振幅が抑制されるように前記パルス信号の位相遅延の調整を行うステップ
とを具備する電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル制御方式のスイッチング電源制御に関する。
【背景技術】
【０００２】
近年では、環境に配慮したエコロジー（Ｅｃｏｌｏｇｙ）に関する製品が多岐にわたり開発されている。その代表的な製品として太陽光発電などの再生可能エネルギーによる電源装置がある。そのような電源を制御するマイクロコンピュータも開発されている。太陽電池などの電源を制御するために、ディジタル制御方式の電源制御を行うマイクロコンピュータが実用化されている。
【０００３】
複数枚の太陽電池など、複数の電源から供給される電力に基づいて電源を供給するために、電圧変換が必要とされる。そのような複数チャネルの制御をディジタル制御方式で行うマイクロコンピュータも実用化されはじめている。
【０００４】
特許文献１（特開２００３−７９１３６号公報）に、電源装置の一例が開示されている。図１３は、特許文献１の図１に示された電源制御装置の構成図である。
【０００５】
ＤＣ電源Ｃ２０−１〜Ｃ２０−ｎは、それぞれ互いに異なるＤＣ電圧を生成して負荷に供給する。尚、充電器Ｃ１０およびＤＣ電源Ｃ２０−１〜Ｃ２０−ｎは、それぞれ基本的に互いに同じ構成であり、ＰＷＭ部Ｃ１１および電力変換部Ｃ１２を備える。
【０００６】
多重化部（ＭＵＸ）Ｃ３４は、各電源回路（充電器Ｃ１０およびＤＣ電源Ｃ２０−１〜Ｃ２０−ｎ）が備える電力変換部Ｃ１２からのフィードバック信号、および各電源回路へ供給される入力電圧を受信し、プロセッサＣ４１からの指示に従ってその中から所定の１つを選択して出力する。電力変換部Ｃ１２からのフィードバック信号は、電源回路の出力に係わるパラメータであり、たとえば、各電源回路の出力電圧や出力電流である。Ａ／Ｄ変換部Ｃ３５は、多重化部Ｃ３４の出力をディジタルデータに変換する。Ａ／Ｄ変換部Ｃ３５により変換されたディジタルデータは、プロセッサＣ４１により読み取られる。
【０００７】
図１４は、特許文献１の図１１に示された電源装置の構成図である。演算部Ｃ５１は、電力変換部Ｃ１２からＡ／Ｄ変換部Ｃ３５を介して受信するパラメータに基づいて、電力変換部Ｃ１２のスイッチング素子Ｃ１３を制御するためのパルス信号のパルス幅（即ち、そのパルス信号のデューティ）を演算する。使用するパラメータは、ここでは、電力変換部Ｃ１２の出力電圧である。したがって、演算部Ｃ５１は、出力電圧をディジタルデータに変換した値であるＶｏｕｔを受け取る。なお、この演算部Ｃ５１は、ＲＯＭＣ４２に格納されている所定のプログラムがプロセッサＣ４１によって実行されることにより実現される。
【０００８】
演算部Ｃ５１は、ディジタルフィルタＣ５２およびパルス幅計算部Ｃ５３を備える。ディジタルフィルタＣ５２は、出力電圧Ｖｏｕｔと参照値Ｖｒｅｆとの差を増幅して出力する。この参照値Ｖｒｅｆは、この電源回路が保持すべき出力電圧の代用値である。たとえば、この電源回路が保持すべき出力電圧を２．５Ｖとすると、参照値Ｖｒｅｆは、「２．５Ｖ」がＡ／Ｄ変換部Ｃ３５に入力されたならば得られるであろうディジタルデータである。なお、充電器Ｃ１０およびＤＣ電源Ｃ２０−１〜Ｃ２０−ｎの各出力電圧を制御する処理を記述したプログラムは、基本的には互いに同じであるが、異なる出力電圧を得るためにこの参照値Ｖｒｅｆの値を互いに変えている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−７９１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
発電後の電圧変換を行うためのＤＣ−ＤＣコンバータなどのスイッチング電源制御装置において、負荷装置に対して、複数の電源電圧を供給することが必要な場合がある。そのような場合、各々の電源電圧を生成するために複数のＰＷＭ信号が出力されて電力変換部でスイッチング動作により電源電圧が生成される。
【００１１】
複数のＰＷＭ信号の位相が同じ場合には、複数の電力変換部でのスイッチング動作が同時に行われる可能性がある。そうした場合、大きなスイッチング電流が負荷装置に流れる事象が発生する。一方、複数のＰＷＭ信号の位相をずらした場合には、Ａ／Ｄの出力帰還電圧サンプリングタイミングがスイッチング動作と重なる可能性がある。そうした場合、スイッチングノイズの周り込みにより、フィードバック制御の安定性を損なう可能性がある。
【００１２】
電源電圧を起動する際にフィードバック制御の安定性が最適となるようにＰＷＭ信号の位相を調整することが要求されている。
【００１３】
特許文献１の例で上記の課題を説明すると、図１３に示す電源制御装置において、出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングすることにより、フィードバック制御の安定性を悪化してしまう可能性がある。
【００１４】
その理由は以下の通りである。図１４のＤＣ電源を用いた図１３の電源制御装置において、出力電圧を制御する際に、複数のＤＣ電源相互の相関は考慮されていない。そのため、Ａ／Ｄコンバータが出力電圧をサンプリングするタイミングと複数のＤＣ電源のパルス信号のスイッチング動作タイミングは互いに調整されない。従って、Ａ／Ｄコンバータが出力電圧をサンプリングするタイミングと、ＤＣ電源のパルス信号のスイッチング動作タイミングが重なる場合がある。そうした場合、スイッチングノイズをＡ／Ｄコンバータがサンプリングし、スイッチングノイズがフィードバック制御の出力帰還電圧として周り込む。その結果、フィードバック制御の安定性が低下するという問題がある。
【００１５】
従って、ディジタル制御方式のスイッチング電源制御において、出力電圧を安定化する技術が望まれる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
一実施形態における電源制御装置は、ディジタル制御型のスイッチング電源制御により直流電源を生成する電力変換器の出力電圧を制御する。Ａ／Ｄコンバータは、出力電圧のＡ／Ｄ変換データを生成する。制御演算部は、Ａ／Ｄ変換データと、出力電圧の参照値との差に基づいて、ＰＷＭ信号のオン時間を算出する。制御調整部は、Ａ／Ｄ変換データに基づいて出力電圧の振幅をモニタし、振幅が抑制されるようにパルス信号の位相遅延の調整を行う。
【発明の効果】
【００１７】
ディジタル制御方式のスイッチング電源制御において、出力電圧を安定化する技術が提供される。
【図面の簡単な説明】
【００１８】
【図１】図１は、第１実施形態における電源制御装置の構成図である。
【図２】図２は、電源制御装置に用いる電力変換部の構成図である。
【図３】図３は、電源制御装置の制御調整部の構成図である。
【図４】図４は、電源制御装置の目標値設定部の構成図である。
【図５】図５は、電源制御装置の出力モニタ部の構成図である。
【図６】図６は、電源制御装置のＰＷＭ部の構成図である。
【図７】図７は、電源制御装置の動作を示すフローチャートである。
【図８】図８は、電源制御装置の動作を示すタイムチャートである。
【図９】図９は、第２実施形態における電源制御装置の出力モニタ部の構成図である。
【図１０】図１０は、太陽光発電システムの構成例を示す。
【図１１】図１１は、ＬＥＤ照明システムの構成例を示す。
【図１２】図１２は、液晶テレビ用電源回路の構成例を示す。
【図１３】図１３は、参考技術における電源制御装置の構成図である。
【図１４】図１４は、電源制御装置における出力電圧制御について説明する図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照して、幾つかの実施形態を説明する。図１は、第１実施形態における電源制御装置の構成図である。電源制御装置は、複数の電力変換部２０１−１、２０１−２と、電源制御部１０１とを備える。電力変換部２０１−１は、入力電圧ＶＩ１とパルス信号ＰＷＭ１を入力し、出力電圧ＶＯ１を出力する。電力変換部２０１−２は、入力電圧ＶＩ２とパルス信号ＰＷＭ２を入力し、出力電圧ＶＯ２を出力する。電源制御部１０１は、出力電圧ＶＯ１と出力電圧ＶＯ２を入力し、パルス信号ＰＷＭ１とパルス信号ＰＷＭ２を出力することにより、電力変換部２０１−１、２０１−２を制御する。図１の例では電力変換部２０１−１、２０１−２は２つであるが、３以上の電力変換部が有る場合でも、以下の説明は同様に成り立つ。
【００２０】
電源制御部１０１は、マルチプレクサ１０２と、Ａ／Ｄコンバータ１０３と、マルチプレクサ１０４と、制御演算部１０５と、制御調整部３０１−１、３０１−２とを備える。制御調整部３０１−１、３０１−２は、電力変換部と同数設けられる。
【００２１】
マルチプレクサ１０２は、複数の電力変換部２０１−１、２０１−２の各々を順次に被選択電力変換部として選択する。その選択は、Ａ／Ｄコンバータ１０３が所定期間の出力電圧（ＶＯ１又はＶＯ２）のＡ／Ｄ変換を終え、Ａ／Ｄ変換完了信号ＣＨを出力したタイミングで行われる。図１の例では、マルチプレクサ１０２は、出力電圧ＶＯ１と出力電圧ＶＯ２をＡ／Ｄ変換完了信号ＣＨに応じて交番的に切り替えて選択し、選択した出力をＡ／Ｄコンバータ１０３に出力する。
【００２２】
Ａ／Ｄコンバータ１０３は、マルチプレクサ１０２の出力をＡ／Ｄ変換することによって、出力電圧ＶＯ１、ＶＯ２のうちの選択された方のサンプリング値を示すＡ／Ｄ変換データＡＤＯを生成し、制御演算部１０５と制御調整部３０１−１と制御調整部３０１−２に出力する。Ａ／Ｄコンバータ１０３は更に、Ａ／Ｄ変換が完了する毎に、Ａ／Ｄ変換完了信号ＣＨをマルチプレクサ１０２とマルチプレクサ１０４と制御調整部３０１−１と制御調整部３０１−２に出力する。
【００２３】
マルチプレクサ１０４は、出力電圧ＶＯ１の基準電圧値である参照値ＴＶ１と出力電圧ＶＯ２の基準電圧値である参照値ＴＶ２を、Ａ／Ｄ変換完了信号ＣＨに応答して切り替えて選択し、選択した結果の参照値ＴＶＯを制御演算部１０５に出力する。
【００２４】
制御演算部１０５は、Ａ／Ｄ変換データＡＤＯと参照値ＴＶＯとの差に基づいて、電力変換部２０１−１、２０１−２を制御するためのＰＷＭ制御のパルス信号のオン時間を算出する。すなわち、制御演算部１０５は、電力変換部２０１−１に出力するパルス信号ＰＷＭ１のオン時間を制御演算結果ＵＯ１として算出し、制御調整部３０１−１に出力する。制御演算部１０５は更に、電力変換部２０１−２に出力するパルス信号ＰＷＭ２のオン時間を制御演算結果ＵＯ２として算出し、制御調整部３０１−２に出力する。
【００２５】
制御調整部３０１−１は、Ａ／Ｄ変換データＡＤＯと制御演算結果ＵＯ１とＡ／Ｄ変換完了信号ＣＨを入力し、マルチプレクサ１０４に参照値ＴＶ１を出力し、電力変換部２０１−１にパルス信号ＰＷＭ１を出力する。制御調整部３０１−２は、Ａ／Ｄ変換データＡＤＯと制御演算結果ＵＯ２とＡ／Ｄ変換完了信号ＣＨを入力し、マルチプレクサ１０４に参照値ＴＶ２を出力し、電力変換部２０１−２にパルス信号ＰＷＭ２を出力する。
【００２６】
制御調整部３０１−１、３０１−２は、Ａ／Ｄ変換データＡＤＯに基づいて出力電圧ＶＯ１、ＶＯ２のそれぞれの振幅をモニタする。制御調整部３０１−１、３０１−２は、後述するように、各出力電圧ＶＯ１、ＶＯ２の振幅が抑制されるように、ＰＷＭ制御のパルス信号の位相遅延の調整を行う。
【００２７】
図２は、本実施形態の電源制御装置に用いる電力変換器（電力変換部２０１−１、２０１−２）の構成図である。電力変換部２０１−１と電力変換部２０１−２の各々は、図２に示す同じ構造で実現できる。文中のｎは自然数を表す。電力変換部２０１−ｎは、キャパシタ２０２と、スイッチング素子２０３と、ダイオード２０４と、インダクタ２０５と、キャパシタ２０６で構成され、スイッチング素子２０３は、入力電圧ＶＩｎをキャパシタ２０２で平滑化された電圧を入力とし、パルス信号ＰＷＭｎでスイッチングされ、ダイオード２０４とインダクタ２０５の接続点にスイッチング素子２０３のソースドレイン間電圧を出力する。ダイオード２０４とインダクタ２０５とキャパシタ２０６は、スイッチング素子２０３のソースドレイン間電圧を平滑化し、出力電圧ＶＯｎを出力する。
【００２８】
図３は、本実施形態における電源制御装置の制御調整部３０１−１、３０１−２の構成図である。制御調整部３０１−１と制御調整部３０１−２の各々は、図３に示す同じ構成によって実現できる。制御調整部３０１−ｎは、目標値設定部３０２と、出力モニタ部３０３と、ＰＷＭ部３０４とを備える。目標値設定部３０２は、参照値ＴＶｎを出力し、立ち上がり完了信号ＷＵと目標値ＴＧＴを出力モニタ部３０３に出力する。
【００２９】
出力モニタ部３０３は、予め設定された目標値ＴＧＴと、立ち上がり完了信号ＷＵとＡ／Ｄ変換データＡＤＯとＡ／Ｄ変換完了信号ＣＨとを入力し、パルス信号遅延調整信号ＡＤＪをＰＷＭ部３０４に出力する。出力モニタ部３０３は、各電力変換部２０１−ｎについて、Ａ／Ｄ変換データＡＤＯに基づいて、出力電圧ＶＯｎの振幅が抑制されるＰＷＭ信号の位相遅延量を算出して記憶する。ＰＷＭ部３０４は、制御演算結果ＵＯｎとパルス信号遅延調整信号ＡＤＪを入力し、パルス信号ＰＷＭｎを出力する。
【００３０】
図４は、本実施形態における電源制御装置の目標値設定部３０２の構成図である。目標値設定部３０２は、目標値設定レジスタ３０２１と、カウントアップ幅値設定レジスタ３０２２と、カウンタ３０２３と、比較器３０２４とを備える。目標値設定レジスタ３０２１は、カウンタ３０２３と比較器３０２４に目標値ＴＧＴを出力する。カウントアップ幅値設定レジスタ３０２２は、カウンタ３０２３にカウントアップ幅値設定値を出力する。カウンタ３０２３は、カウント値を所定の時間周期でインクリメントして、参照値ＴＶｎとして出力する。カウンタ３０２３は、目標値ＴＧＴまでカウントアップ幅値設定値でカウントアップした結果の参照値ＴＶｎを比較器３０２４に出力する。比較器３０２４は、目標値ＴＧＴと参照値ＴＶｎを比較し、立ち上がり完了信号ＷＵを出力する。
【００３１】
図５は、本実施形態における電源制御装置の出力モニタ部３０３の構成図である。出力モニタ部３０３は、比較器３０３１と、振幅値算出部３０３２と、振幅値比較保持部３０３３と、遅延量算出部３０３４とを備える。比較器３０３１は、目標値ＴＧＴと立ち上がり完了信号ＷＵとＡ／Ｄ変換完了信号ＣＨとＡ／Ｄ変換データＡＤＯとを入力し、上限値ＵＬＭＴと下限値ＤＬＭＴを振幅値算出部３０３２に出力する。振幅値算出部３０３２は、上限値ＵＬＭＴと下限値ＤＬＭＴを入力し、算出した振幅値ＡＭＰを振幅値比較保持部３０３３に出力する。振幅値比較保持部３０３３は、振幅値ＡＭＰと保持振幅値ＲＡＭＰと調整完了信号ＥＮＤを入力し、遅延量算出部３０３４に調整開始信号ＳＴＡＲＴと保持振幅値ＲＡＭＰを出力し、振幅値比較保持部３０３３に保持振幅値ＲＡＭＰを出力する。遅延量算出部３０３４は、保持振幅値ＲＡＭＰと調整開始信号ＳＴＡＲＴとを入力し、パルス信号遅延調整信号ＡＤＪを出力し、振幅値比較保持部３０３３に調整完了信号ＥＮＤを出力する。
【００３２】
図６は、本実施形態における電源制御装置のＰＷＭ部３０４の構成図である。ＰＷＭ部３０４は、オン時間レジスタ３０４１と、周期レジスタ３０４２と、パルス生成部３０４３と、タイマ３０４４と、遅延調整部３０４５とを備える。オン時間レジスタ３０４１は、制御演算結果ＵＯｎを入力して保持し、パルス生成部３０４３に保持値を出力する。周期レジスタ３０４２は、パルス信号ＰＷＭｎの周期設定値をパルス生成部３０４３に出力する。パルス生成部３０４３は、オン時間レジスタ３０４１の出力と周期レジスタ３０４２の出力とタイマ３０４４の出力を入力し、遅延調整部３０４５に生成したパルスを出力する。遅延調整部３０４５は、パルス生成部３０４３の出力とパルス信号遅延調整信号ＡＤＪを入力し、パルス信号ＰＷＭｎを出力する。遅延調整部３０４５は、たとえば８ビット精度の遅延ラインで構成する場合、２＾８＝２５６個の遅延素子を直列に接続することによって実現できる。
【００３３】
図７は、本実施形態における電源制御装置の動作を示すフローチャートである。図７を用いて、本実施形態における電源制御装置の動作を、電力変換部２０１−１の制御を例に説明する。電力変換部２０２−ｎの制御も同様である。
【００３４】
電源制御装置は、各設定レジスタの初期設定を行う。目標値設定部３０２において、目標値設定レジスタ３０２１には、各電力変換部２０１−ｎに対応する目標値、すなわち、出力電圧ＶＯ１が保持すべき出力電圧の代用値である目標値ＴＧＴが設定される。たとえば、出力電圧ＶＯ１が保持すべき出力電圧を２．５Ｖとすると、目標値ＴＧＴには、「２．５Ｖ」がＡ／Ｄコンバータ１０３に入力されたならば得られるディジタルデータであるＡ／Ｄ変換データＡＤＯが設定される。
【００３５】
目標値設定部３０２において、カウントアップ幅値設定レジスタ３０２２には、カウンタ３０２３をカウントアップする増分値が設定される。たとえば、増分値を「２」に設定した場合は、「１」に設定した場合に比べて、カウント値が２倍の速さでカウントアップされる。その結果、参照値ＴＶ１が目標値ＴＧＴに到達する時間が短くなる。ＰＷＭ部３０４において、周期レジスタ３０４２には、スイッチング素子２０３のスイッチング周期であるパルス信号ＰＷＭ１の周期が設定される（ステップＳ１）。
【００３６】
電源制御部１０１が起動される。制御演算部１０５は、たとえばＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ−Ｄｅｒｉｖａｔｉｖｅ）制御アルゴリズム等の補償演算を行うことにより、Ａ／Ｄ変換データＡＤＯと参照値ＴＶＯとが一致するように制御演算結果ＵＯ１と制御演算結果ＵＯ２の出力を開始する。パルス信号ＰＷＭ１およびパルス信号ＰＷＭ２が出力され、出力電圧ＶＯ１および出力電圧ＶＯ２の出力が開始する（ステップＳ２）。
【００３７】
マルチプレクサ１０２は、出力電圧ＶＯ１と出力電圧ＶＯ２をＡ／Ｄ変換完了信号ＣＨによって順次に選択してＡ／Ｄコンバータ１０３に出力する。出力電圧ＶＯ１と出力電圧ＶＯ２は、Ａ／Ｄコンバータ１０３のサンプリング周期ごとに交互に選択される。例えば、初期状態でのサンプリング対象が出力電圧ＶＯ１のときにＡ／Ｄ変換完了信号ＣＨが出力されると、次のサンプリング対象は出力電圧ＶＯ２となる。その次にＡ／Ｄ変換完了信号ＣＨが出力されると、出力電圧ＶＯ１がサンプリング対象として選択される。３以上の電力変換部２０１−１〜２０１−ｎがある場合は、１番目、２番目、・・・ｎ番目と順次に選択された後、再び１番目から順次に選択が開始される。Ａ／Ｄコンバータ１０３は、マルチプレクサ１０２の出力のＡ／Ｄ変換を完了すると、Ａ／Ｄ変換データＡＤＯとＡ／Ｄ変換完了信号ＣＨを出力する（ステップＳ３）。
【００３８】
目標値設定部３０２において、カウンタ３０２３は、カウントアップ幅値設定レジスタ３０２２に設定された任意の増分値で、目標値ＴＧＴ以上になるまでカウント値をカウントアップする。カウント値は、参照値ＴＶ１として出力される（ステップＳ４）。
【００３９】
目標値設定部３０２において、比較器３０２４は、参照値ＴＶ１と目標値ＴＧＴを比較する。比較器３０２４は、参照値ＴＶ１が目標値ＴＧＴ以上になった場合、出力電圧ＶＯ１が保持すべき出力電圧であると判断し、立ち上がり完了信号ＷＵを”Ｈｉｇｈ”出力し、ステップＳ６に移行する。参照値ＴＶ１が目標値ＴＧＴ未満の場合は、ステップＳ３からステップＳ４の動作を繰り返し、立ち上がり完了信号ＷＵを”Ｌｏｗ”出力する。このようなカウンタ３０２３の動作により、ディジタル方式のスイッチング電源において、制御対象の電源が立ち上がるまで適切な長さの待ち時間を挿入することができる（ステップＳ５）。
【００４０】
出力モニタ部３０３において、比較器３０３１は、立ち上がり完了信号ＷＵが“Ｈｉｇｈ”であり、Ａ／Ｄ変換完了信号ＣＨによってＡ／Ｄコンバータ１０３のサンプリング対象が出力電圧ＶＯ１であると判定したとき、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとを比較する。Ａ／Ｄ変換データＡＤＯが目標値ＴＧＴ以上のとき、Ａ／Ｄ変換データＡＤＯが上限値ＵＬＭＴとして振幅算出部１０８２に出力される。Ａ／Ｄ変換データＡＤＯが目標値ＴＧＴ１未満のとき、Ａ／Ｄ変換データＡＤＯが下限値ＤＬＭＴとして振幅値算出部３０３２に出力される。振幅値算出部３０３２は、上限値ＵＬＭＴと下限値ＤＬＭＴとの差分である出力電圧ＶＯ１の振幅を算出する（ステップＳ６）。
【００４１】
出力モニタ部３０３において、振幅値比較保持部３０３３は、振幅値算出部３０３２が算出した出力電圧ＶＯ１の振幅値ＡＭＰと、振幅値比較保持部３０３３で保持した保持振幅値ＲＡＭＰとを比較する。振幅値比較保持部３０３３は、振幅値ＡＭＰが保持振幅値ＲＡＭＰ以上であれば、保持振幅値ＲＡＭＰを更新せず、保持振幅値ＲＡＭＰを出力してステップＳ９に移行する。
【００４２】
振幅値比較保持部３０３３は、振幅値ＡＭＰが保持している保持振幅値ＲＡＭＰ未満であれば、保持振幅値ＲＡＭＰを今回の振幅値ＡＭＰに更新して出力し、ステップＳ８に移行する（ステップＳ７）。
【００４３】
保持振幅値ＲＡＭＰが振幅値ＡＭＰに更新されることで、出力電圧ＶＯ１の最小の振幅値ＡＭＰが保持振幅値ＲＡＭＰに保持される。このような動作により、電力が供給される負荷が変化するなどの事情によって最小の振幅値が変化した場合に、ＰＷＭの位相遅延を自動的に再調整し、電圧変動を更に抑制することができる（ステップＳ８）。
【００４４】
出力モニタ部３０３において、振幅値比較保持部３０３３は、ステップ７の動作を開始すると、遅延量算出部３０３４に調整開始信号ＳＴＡＲＴを“Ｈｉｇｈ”出力する。遅延量算出部３０３４は、調整開始信号ＳＴＲＴが“Ｈｉｇｈ”になると、遅延量調整動作を開始する。遅延量調整動作において、パルス信号遅延調整信号ＡＤＪは、初期値の最小値ｍｉｎから最大値ｍａｘに達するまで順次インクリメントして出力される。たとえば、ＰＷＭ部３０４の遅延調整部３０４５が８ビット精度の遅延ラインで構成されている場合には、パルス信号遅延調整信号ＡＤＪは０から２＾８−１＝２５５までの値を出力する（ステップＳ９）。
【００４５】
ＰＷＭ部３０４において、パルス生成部３０４３は、タイマ３０４４を使用し、周期レジスタ３０４２に設定されたＰＷＭ周期およびオン時間レジスタ３０４１に設定されたオン時間に従って、制御演算結果ＵＯ１をパルス幅に変調してパルス信号を生成する。遅延調整部３０４５は、パルス信号遅延調整信号ＡＤＪの値で指定された遅延量だけパルス生成部３０４３が生成したパルス信号の位相を遅らせて、パルス信号ＰＷＭ１を出力する（ステップＳ１０）。
【００４６】
出力モニタ部３０３において、遅延量算出部３０３４が出力するパルス信号遅延調整信号ＡＤＪが最大値ｍａｘに達したならば、遅延量算出部３０３４は調整完了信号ＥＮＤを“Ｈｉｇｈ”の値に設定して振幅値比較保持部３０３３に出力してステップＳ１２に移行する。パルス信号遅延調整信号ＡＤＪが最大値ｍａｘに達していないならば、ステップＳ６からステップＳ１０までの動作を繰り返す（ステップＳ１１）。
【００４７】
出力モニタ部３０３において、振幅値比較保持部３０３３は、ステップＳ６からステップＳ１１の動作で求めた保持振幅値ＲＡＭＰ（出力電圧ＶＯ１の最小振幅値）を遅延量算出部３０３４に出力する。遅延量算出部３０３４は、保持振幅値ＲＡＭＰに対応するパルス信号遅延調整信号ＡＤＪを出力する。つまり、出力電圧ＶＯ１の振幅値ＡＭＰが最小となるパルス信号ＰＷＭｎの位相の遅延量を決定する（ステップＳ１２）。
【００４８】
ＰＷＭ部３０４は、ステップＳ１２で出力された遅延調整信号ＡＤＪの値で指定された遅延量だけパルス生成部３０４３が生成したパルス信号の位相を遅らせて、パルス信号ＰＷＭ１を出力して、出力電圧ＶＯ１の出力を保持する（ステップＳ１３）。以降、電源制御装置を停止するまでステップＳ１３を繰り返す（ステップＳ１４）。
【００４９】
図８は、本実施形態における電源制御部１０１の動作を示すタイムチャートである。図８を用いて、本実施形態における電源制御装置の動作メカニズムを、電力変換部２０１−１の制御を例に説明する。その他の電力変換部２０１−ｎの制御も同様である。
【００５０】
電源制御部１０１が起動すると、参照値ＴＶ１に応じて出力電圧ＶＯ１が立ち上がりを開始する。制御調整部３０１−１において参照値ＴＶ１が目標値ＴＧＴと一致すると、立ち上がり完了を示す信号が出力される（具体的には例えば、立ち上がり完了信号ＷＵが“Ｈｉｇｈ”に設定されて出力される）。出力モニタ部３０３は、立ち上がり完了信号が出力された後で、タイミングＴ２〜Ｔ８までの位相調整動作を実行する。
【００５１】
位相調整動作において、遅延量算出部３０３４は、各電力変換部２０１−ｎについて、Ａ／Ｄ変換完了信号ＣＨが出力される度に、パルス信号遅延調整信号ＡＤＪをインクリメントすることにより、パルス信号遅延調整信号に最小値ｍｉｎから最大値ｍａｘまでの変化を与える（タイミングＴ２〜Ｔ６）。振幅値算出部は、各電力変換部２０１−ｎについて、立ち上がり完了信号ＷＵが出力された後の期間（Ｔ１以後）において、Ａ／Ｄ変換完了信号ＣＨが出力される度に、Ａ／Ｄ変換データＡＤＯに基づいて出力電圧の今回の振幅値ＡＭＰを算出する。遅延量算出部３０３４は、最小値ｍｉｎから最大値ｍａｘまでの変化において、振幅値ＡＭＰが最も小さい最小振幅値となったときのパルス信号遅延調整信号ＡＤＪに基づいて、位相遅延の調整を行う。その結果、出力電圧の振幅を抑制することができる。
【００５２】
具体的には、立ち上がり完了信号ＷＵに応答して、出力モニタ部３０３は、Ａ／Ｄ変換データＡＤＯのモニタを開始する。出力モニタ部３０３は更に、出力電圧ＶＯ１の振幅算出を行い、その振幅に基づいてパルス信号ＰＷＭ１の位相遅延制御を開始する（タイミングＴ１）。
【００５３】
制御調整部３０１−１において、出力モニタ部３０３は、出力電圧ＶＯ１をサンプリングしたＡ／Ｄ変換データＡＤＯを目標値ＴＧＴと比較して、出力電圧ＶＯ１の振幅値ＡＭＰを算出する。算出された振幅値ＡＭＰは、保持振幅値ＲＡＭＰとして保持される。出力モニタ部３０１−１は、調整開始信号ＳＴＡＲＴを”Ｈｉｇｈ”に設定して出力し、パルス信号遅延調整信号ＡＤＪに出力する遅延量の調整を開始する。
【００５４】
パルス信号遅延調整信号ＡＤＪは、最小値ｍｉｎから最大値ｍａｘの間で調整される。パルス信号遅延調整信号ＡＤＪの初期値としては、最小値ｍｉｎが出力される。たとえば、ＰＷＭ部３０４の遅延調整部３０４５が８ビット精度の遅延ラインで構成されている場合、最小値ｍｉｎは“１”、最大値ｍａｘは“２＾８＝２５６”である。最大値ｍａｘで調整される遅延量は、パルス信号ＰＷＭ１の周期未満の値である。たとえば、パルス信号ＰＷＭ１の周期が１０００ｎｓであったとき、遅延ラインの１段あたりの遅延量を３．９ｎｓで構成した場合、最大値ｍａｘ＝”２＾８“で調整される遅延量は３．９ｎｓ×２＾８＝９９８．４ｎｓ（＜１０００ｎｓ）となる（タイミングＴ２）。
【００５５】
パルス信号遅延調整信号ＡＤＪに最小値ｍｉｎが出力されると、遅延調整部３０４５の遅延ラインによって、次のサイクルで出力されるパルス信号ＰＷＭ１の位相は、パルス信号ＰＷＭ２に対して、最小値ｍｉｎで指定された段数だけ遅延される。たとえば、遅延調整部３０４５の遅延ラインの１段あたりの遅延量を３．９ｎｓで構成した場合、最小値ｍｉｎ＝“１”で調整される遅延量は３．９ｎｓである（タイミングＴ３）。
【００５６】
出力モニタ部３０３は、出力電圧ＶＯ１のサンプリング値を示すＡ／Ｄ変換データＡＤＯを目標値ＴＧＴと比較する。出力電圧ＶＯ１の振幅値ＡＭＰが保持振幅値ＲＡＭＰ以下であれば、保持振幅値ＲＡＭＰが振幅値ＡＭＰに更新される。パルス信号遅延調整信号ＡＤＪとして、最小値ｍｉｎをインクリメントした値が出力される（タイミングＴ４）。
【００５７】
パルス信号遅延調整信号ＡＤＪとして最小値ｍｉｎをインクリメントした値が出力されると、遅延調整部３０４５の遅延ラインは、次のサイクルで出力されるパルス信号ＰＷＭ１の位相を、パルス信号ＰＷＭ２に対してパルス信号遅延調整信号ＡＤＪで指定された段数だけ遅延させる（タイミングＴ５）。
【００５８】
タイミングＴ４からタイミングＴ５までで説明した動作が、パルス信号遅延調整信号ＡＤＪが最大値ｍａｘになるまで繰り返される（タイミングＴ６）。
【００５９】
パルス信号遅延調整信号ＡＤＪが最大値ｍａｘになると、パルス信号ＰＷＭ２に対するパルス信号ＰＷＭ１の位相遅延量はパルス信号ＰＷＭ１の周期と近似になる（タイミングＴ７）。
【００６０】
タイミングＴ１からタイミングＴ７までの動作により、パルス信号遅延調整信号ＡＤＪと振幅値ＡＭＰの関係を取得することができる。遅延量算出部３０３４は、出力電圧ＶＯ１の振幅値ＡＭＰが最小となる場合の遅延調整信号ＡＤＪの値を保持振幅値ＲＡＭＰから判断して出力する。遅延量算出部３０３４が、調整完了信号ＥＮＤを“Ｈｉｇｈ”に設定して出力することにより、パルス信号遅延調整信号ＡＤＪとして出力する遅延量の調整が完了する。（タイミングＴ８）
【００６１】
それ以降、パルス信号ＰＷＭ２に対するパルス信号ＰＷＭ１の位相遅延量は、パルス信号遅延調整信号ＡＤＪに従って出力される（タイミングＴ９）。
【００６２】
タイミングＴ１からタイミングＴ９の動作で説明したとおり、本実施形態における電源制御部１０１は、出力電圧ＶＯ１の振幅が最小になるようパルス信号ＰＷＭ２に対するパルス信号ＰＷＭ１の位相遅延量を調整する。その結果、フィードバック制御の安定性が最適となるように複数のＰＷＭ信号の位相を最適に調整することができ、出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングすることによる、制御の安定性悪化を防止できる。
【００６３】
本実施形態における電源制御部１０１は、電力変換部が１つのみの場合にも同様に使用することができる。その場合にも、出力電圧の変動を抑制する効果が得られる。但し、図１の構成に示したように複数の電力変換部２０１−１、２０１−２がある場合には、本実施形態によってスイッチングのタイミングの違いによるノイズの回り込みを抑制することができるため、出力電圧のフィードバック制御を安定させる効果が高い。
【００６４】
なお、出力電圧ＶＯ１の振幅値ＡＭＰが最小となる場合の遅延調整信号ＡＤＪの値を算出する手段として、二分探索法などの既知の探索アルゴリズムを演算する演算器や、予め振幅値ＡＭＰと遅延調整信号ＡＤＪの関係を定義したテーブルを用いてもよい。
【００６５】
図９は、第２実施形態における電源制御装置の出力モニタ部３１３の構成図である。図５に示す第１実施形態の出力モニタ部３０３と同じ構成は同じ記号で示し、説明は省略する。出力モニタ部３１３は、比較器３１３１と、振幅値比較保持部３０３３と遅延量算出部３０３４とを備える。比較器３１３１は、目標値ＴＧＴと立ち上がり完了信号ＷＵとＡ／Ｄ変換完了信号ＣＨとＡ／Ｄ変換データＡＤＯとを入力し、目標値ＴＧＴとＡ／Ｄ変換データＡＤＯとの差分値ＤＩＦを振幅値比較保持部３０３３に出力する。
【００６６】
比較器３１３１は、立ち上がり完了信号ＷＵが“Ｈｉｇｈ”であり、Ａ／Ｄ変換完了信号ＣＨによってＡ／Ｄコンバータ１０３のサンプリング対象あると判定したとき、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとを比較し、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとの差分の絶対値を差分値ＤＩＦとして出力する。
【００６７】
振幅値比較保持部３０３３は、差分値ＤＩＦと振幅値比較保持部３０３３で保持した保持振幅値ＲＡＭＰを比較する。差分値ＤＩＦが、保持振幅値ＲＡＭＰ以上であれば保持振幅値ＲＡＭＰは更新せず、保持振幅値ＲＡＭＰを出力する。差分値ＤＩＦが、保持振幅値ＲＡＭＰ未満であれば、保持振幅値ＲＡＭＰを差分値ＤＩＦに更新して出力する。
【００６８】
第１実施形態においては、上限値ＵＬＭＴと下限値ＤＬＭＴとが振幅値比較保持部３０３３に入力され、それらから振幅値ＡＭＰが算出された。それに対して第２実施形態においては、Ａ／Ｄ変換データＡＤＯと目標値ＴＧＴとの差分の絶対値である差分値ＤＩＦが振幅値比較保持部３０３３に入力される。この実施形態においては、上限値ＵＬＭＴと下限値ＤＬＭＴの算出と振幅値算出部３０３２が不要になるため、回路規模を削減できる。
【００６９】
図１０は、第３実施形態に係る太陽光発電システムの構成例を示す。本実施形態においては、複数の太陽電池ストリング３２それぞれから直流電力が供給される。各太陽電池ストリング３２は、複数の太陽電池モジュール３２１を直列に接続することにより構成される。
【００７０】
電源制御装置１は、第１実施形態、第２実施形態等に例示される構成を備える。電源制御装置１は、複数の太陽電池ストリング３２それぞれから出力される直流電力を入力電圧ＶＩ１および入力電圧ＶＩ２として入力し、任意の直流電力に変換して出力電圧ＶＯ１および出力電圧ＶＯ２として出力する。ＤＣ−ＡＣコンバータ３３は、電源制御装置１から出力される出力電圧ＶＯ１および出力電圧ＶＯ２を交流電力に変換し、負荷３４の駆動電力として供給する。
【００７１】
電源制御装置１を搭載することで、複数の太陽電池ストリング３２から出力される直流電力の変換において、スイッチングノイズの回り込みを防止できる。その結果、安定した直流電力をＤＣ−ＡＣコンバータ３３へ供給するができ、負荷３４の駆動電力を安定して供給することができる。
【００７２】
図１１は、第４実施形態におけるＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：発光ダイオード）照明システムの構成例を示す。このシステムにおいては、交流電源４２が出力する交流電力が、ＡＣ−ＤＣコンバータ４３によって直流電力に変換される。その直流電力によって、ＬＥＤモジュール４４が駆動される。
【００７３】
電源制御装置１は、第１実施形態、第２実施形態等に例示される構成を備える。電源制御装置１は、ＡＣ−ＤＣコンバータ４３から出力される直流電力を複数のＬＥＤモジュール４４へそれぞれ出力する。各ＬＥＤモジュール４４は、電源制御装置１から出力される直流電力により駆動し、点灯する。
【００７４】
電源制御装置１を搭載することで、ＬＥＤモジュール４４へ供給する直流電力に対してスイッチングノイズによる変動を小さくすることができる。そのため、ＬＥＣモジュール４４の点灯ちらつきを軽減することができる。
【００７５】
図１２は、第５実施形態における液晶テレビ用電源回路の構成例を示す。この回路は、交流電源５２から交流電力を入力し、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶ディスプレイ）５２、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ：ディジタル信号プロセッサ）５３、メモリ５４、アナログ部５５を駆動するシステムを構成する。ＡＣ−ＤＣコンバータ４３は、交流電源５２から出力される交流電力を直流電力に変換する。本実施形態では、入力電圧ＶＩ１と入力電圧ＶＩ２の２系統の直流電力を出力する例を示している。
【００７６】
電源制御装置５１は、入力電圧ＶＩ１を入力して出力電圧ＶＯ１を出力する電力変換部と、入力電圧ＶＩ２を入力して出力電圧ＶＯ２から出力電圧ＶＯ４を出力する電力変換部を有する。電源制御装置５１により、計４系統の直流電力が出力される。電源制御装置５１は、第１実施形態、第２実施形態等に例示される構成を備える。
【００７７】
ＬＣＤ５２は出力電圧ＶＯ１に基づいてＬＣＤパネルを駆動する。ＤＳＰ５３は出力電圧ＶＯ２に基づいて画像処理動作をする。メモリ５４は出力電圧ＶＯ３に基づいて動作する。アナログ部５５は出力電圧ＶＯ４に基づいて動作する。
【００７８】
電源制御装置１を搭載することで、ＬＣＤ５２からアナログ部５５の計４系統相互においてスイッチングノイズの回り込みを防止し、安定した直流電力を供給するができる。その結果、ＬＣＤ５２からアナログ部５５は安定して駆動することができる。
【００７９】
以上に説明した幾つかの実施形態に示される特徴は、以下のように言い換えることができる。
【００８０】
（１）電源制御装置は、ディジタル制御方式のスイッチング電源制御により複数のＤＣ電源出力（電力変換部）を制御する半導体集積回路であって、電力変換後の出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングする場合において、電力変換部毎に具備する出力電圧の基準電圧値のための参照値をＡＤ変換完了信号により切り替えて制御演算部に出力するマルチプレクサと、電力変換部毎にＡＤ変換データと前記参照値との差を求めて前記電力変換部に出力するパルス信号のオン時間を算出する制御演算部と、ＡＤ変換データと前記制御演算の結果とＡＤ変換完了信号より電力変換部にパルス信号を出力する制御調整部とを具備し、ＤＣ電源出力の振幅をモニタして前記ＤＣ電源出力の振幅が最小になるようにパルス信号の位相遅延調整を行うことを特徴とする。
【００８１】
（２）制御調整部は、制御演算部に出力するマルチプレクサに参照値、出力モニタ部への立ち上がり完了信号と目標値を出力する目標値設定部と、該目標値と該立ち上がり完了信号とＡＤ変換データとＡＤ変換完了信号によりパルス信号遅延調整信号を生成する出力モニタ部と、制御演算部での演算結果と前記パルス信号遅延調整信号より電力変換部にパルス信号を出力するＰＷＭ部とを有することを特徴とする。
【００８２】
（３）目標値設定部は、目標値と参照値を比較して立ち上がり完了信号を出力する比較器を有することを特徴とする。
【００８３】
（４）出力モニタ部は、目標値と立ち上がり完了信号とＡＤ変換完了信号とＡＤ変換データにより出力電圧の振幅値を算出するための任意のデータを生成する比較器と、前記データより振幅値を算出する振幅値算出部と、前記算出した振幅値と振幅値比較保持部の保持振幅値と調整完了信号により調整開始信号と保持振幅値を生成する振幅値比較保持部と、前記保持振幅値と調整開始信号により出力電圧の振幅が最小になるようにパルス信号遅延調整信号および調整完了信号を生成する遅延量算出部とを有することを特徴とする。比較器が生成する任意のデータは、例えば上限値と下限値（第１実施形態）や、差分値（第２実施形態）である。
【００８４】
（５）ＰＷＭ部は、オン時間レジスタと周期レジスタとタイマよりパルスを生成するパルス生成部と、前記パルス生成部より出力されるパルス信号とパルス信号遅延調整信号よりパルス信号の位相を調整する遅延調整部とを有することを特徴とする。
【００８５】
（６）ディジタル制御方式のスイッチング電源制御により複数のＤＣ電源出力を制御する半導体集積回路であって、出力電圧のスイッチングノイズをＡ／Ｄコンバータがサンプリングする場合において、電源制御方法は、振幅値算出部で振幅の上限値と下限値との差分である出力電圧の振幅値を算出するステップと、前記算出した振幅値と振幅値比較保持部の保持振幅値と比較するステップと、前記比較結果で振幅値が保持振幅値未満であれば保持振幅値を保持し、前記比較結果で振幅値が保持振幅値以上であれば保持振幅値を振幅値に更新することで出力電圧の最小の振幅値を保持振幅値として保持するステップと、前記振幅値の比較を開始すると調整開始信号を出力してパルス信号遅延調整信号に初期値の最小値から最大値に達するまで順次変化させて遅延量の調整動作を開始するステップと、タイマを使用して周期レジスタに設定された周期およびオン時間レジスタに設定されたオン時間に従って制御演算結果をパルス幅に変調してパルス信号を生成して位相を遅らせるステップとを有することを特徴とする。
【００８６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば本発明の各実施形態を矛盾の無い範囲で組み合わせることが可能である。
【符号の説明】
【００８７】
１０１  電源制御部
１０２、１０４  マルチプレクサ
１０３  Ａ／Ｄコンバータ
１０５  制御演算部
２０１−ｎ  電力変換部
２０２、２０６  キャパシタ
２０３  スイッチング素子
２０４  ダイオード
２０５  インダクタ
３０１−ｎ  制御調整部
３０２  目標値設定部
３０２１  目標値設定レジスタ
３０２２  カウントアップ幅値設定レジスタ
３０２３  カウンタ
３０２４  比較器
３０３  出力モニタ部
３０３１  比較器
３０３２  振幅値算出部
３０３３  振幅値比較保持部
３０３４  遅延量算出部
３０４  ＰＷＭ部
３０４１  オン時間レジスタ
３０４２  周期レジスタ
３０４３  パルス生成部
３０４４  タイマ
３０４５  遅延調整部
３１３  出力モニタ部
３１３１  比較器
【図１】
2014107879.tif 000003
【図２】
2014107879.tif 000004
【図３】
2014107879.tif 000005
【図４】
2014107879.tif 000006
【図５】
2014107879.tif 000007
【図６】
2014107879.tif 000008
【図７】
2014107879.tif 000009
【図８】
2014107879.tif 000010
【図９】
2014107879.tif 000011
【図１０】
2014107879.tif 000012
【図１１】
2014107879.tif 000013
【図１２】
2014107879.tif 000014
【図１３】
2014107879.tif 000015
【図１４】
2014107879.tif 000016