(57)【要約】【課題】ピクセル（画素）の微細化を実現することができる放射線検出器を提供することを目的とする。【解決手段】複数のＩＣチップを垂直に積層する３次元実装パッケージに用いられるシリコン貫通電極ＴＳＶをフラットパネル型Ｘ線検出器に用いる。すなわち、シリコン貫通電極ＴＳＶを挿入するための基板１の貫通孔ＶＩＡは微細化が可能で、貫通孔ＶＩＡに挿入されたシリコン貫通電極ＴＳＶのピッチも従来よりも狭くすることができる。シリコンからなる基板１の貫通孔ＶＩＡにシリコン貫通電極ＴＳＶを挿入して画素電極４１を形成しているので、ピクセルの微細化を実現することができる。【選択図】図１
2014211383.tif 000002
【特許請求の範囲】
【請求項１】
放射線を電荷に直接的に変換することで前記放射線を検出する直接変換型の放射線検出器であって、
貫通孔を有した絶縁体あるいは半導体において当該貫通孔に導電体を挿入して形成された前記絶縁体あるいは前記半導体からなる基板と、
前記放射線を前記電荷に直接的に変換し、かつ前記基板に成膜された直接変換層と
を備え、
前記貫通孔に挿入された前記導電体は、前記電荷を収集し、画素に対応付けられた画素電極として実装されていることを特徴とする放射線検出器。
【請求項２】
請求項１に記載の放射線検出器において、
前記電荷を検出信号として読み出す読み出し回路を備え、
当該読み出し回路を前記基板の前記直接変換層側とは逆側に実装することを特徴とする放射線検出器。
【請求項３】
請求項１または請求項２に記載の放射線検出器において、
前記基板がシリコンであることを特徴とする放射線検出器。
【請求項４】
放射線を電荷に直接的に変換することで前記放射線を検出する直接変換型の放射線検出器であって、
貫通孔を有した絶縁体あるいは半導体において当該貫通孔に導電体を挿入して形成された前記絶縁体あるいは前記半導体からなる基板と、
前記放射線を前記電荷に直接的に変換する直接変換層と
を備え、
前記貫通孔に挿入された前記導電体は、前記電荷を収集し、画素に対応付けられた画素電極として実装されており、
前記基板と前記直接変換層とを貼り合わせて構成することを特徴とする放射線検出器。
【請求項５】
請求項４に記載の放射線検出器において、
前記電荷を検出信号として読み出す読み出し回路を備え、
当該読み出し回路を前記基板の前記直接変換層側とは逆側に実装することを特徴とする放射線検出器。
【請求項６】
請求項４または請求項５に記載の放射線検出器において、
前記基板がシリコンであることを特徴とする放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、放射線を電荷に直接的に変換することで放射線を検出する直接変換型の放射線検出器に係り、特に、医用・産業用に共する技術に関する。
【背景技術】
【０００２】
放射線としてＸ線を例に採って説明する。Ｘ線検出器によるＸ線の検出方式として、間接変換型および直接変換型が挙げられる。間接変換型のＸ線検出器では、シンチレータによりＸ線を別の光に変換し、その光をフォトダイオードまたはＣＣＤ（固体撮像素子）などのフォトセンサにより電荷に変換することで、Ｘ線を電荷に間接的に変換して検出する。直接変換型のＸ線検出器では、Ｘ線感応型の半導体（直接変換層）によりＸ線を電子・ホール（正孔）の対に直接的に変換し、半導体に装着された画素電極（収集電極）により電子またはホール（正孔）を読み出すことで、Ｘ線を検出する。
【０００３】
間接変換型のＸ線検出器では、Ｘ線の反応位置（Ｘ線による発光位置）とフォトセンサが光を捕えた位置とでズレが生じる。これに対して、直接変換型のＸ線検出器では、Ｘ線の反応位置から、電子・ホール（正孔）からなる電荷が画素電極に向かってドリフトするので、間接変換型のＸ線検出器よりも優れた位置分解能を得ることができる。以下では、直接変換型のＸ線検出器について説明する。
【０００４】
微細ピクセル（画素）を搭載したＸ線検出器として、Silicon-On-Insulator(SOI)が挙げられる。これは、シリコンウェハの上に薄い絶縁酸化膜を作り込み、さらにその上に薄膜トランジスタ（TFT: Thin Film Transistor）等の電気回路（読み出し回路）を形成する技術である。これにより検出部分（センサ），読み出し回路の一体化が可能となり、読み出しのピクセル（画素）の微細化が進んでいる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１９４０４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のＸ線検出器では、互いに隣接するピクセル間の距離（ピッチ）は１００μｍ〜２００μｍ程度である。したがって、より一層の高分解能を実現するためには、ピクセル（画素）をさらに（例えば１０μｍ以下のピッチに）微細化した構造が求められる。
【０００７】
この発明は、このような事情に鑑みてなされたものであって、ピクセル（画素）の微細化を実現することができる放射線検出器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
発明者らは、上記の問題を解決するために鋭意研究した結果、次のような知見を得た。
【０００９】
すなわち、画素に対応付けられた画素電極は、通常はフォトリソグラフィなどの技術によってパターン形成される。しかし、この技術では、上述したようにピッチは１００μｍ〜２００μｍ程度である。そこで、フォトリソグラフィの技術に代わる技術に着目してみた。
【００１０】
複数のＩＣチップを垂直に積層する３次元実装パッケージでは、シリコン貫通電極（TSV: Through-Silicon Via）が用いられている。そこで、シリコン貫通電極に着目してみた。通常において、例えば図１０の断面図に示すように、２つのＩＣチップ１０１，１０２を垂直に実装する際に、シリコンからなる基板Ｓを間に挟む。基板Ｓに貫通孔ＶＩＡを有し、当該貫通孔ＶＩＡにシリコン貫通電極ＴＳＶを挿入している。２つのＩＣチップ１０１，１０２を互いに電気的に接続するときには、シリコン貫通電極ＴＳＶを介して接続する。
【００１１】
この貫通孔ＶＩＡはピッチを１０μｍ以下に設計することができる。そこで、３次元実装パッケージで用いられるシリコン貫通電極に着目して、シリコン貫通電極の導電体を画素電極として実装すれば、ピクセル（画素）の微細化を実現することができる知見を得た。
【００１２】
このような知見に基づく本発明は、次のような構成をとる。
すなわち、この発明に係る放射線検出器（前者の発明）は、放射線を電荷に直接的に変換することで前記放射線を検出する直接変換型の放射線検出器であって、貫通孔を有した絶縁体あるいは半導体において当該貫通孔に導電体を挿入して形成された前記絶縁体あるいは前記半導体からなる基板と、前記放射線を前記電荷に直接的に変換し、かつ前記基板に成膜された直接変換層とを備え、前記貫通孔に挿入された前記導電体は、前記電荷を収集し、画素に対応付けられた画素電極として実装されていることを特徴とするものである。
【００１３】
［作用・効果］この発明に係る放射線検出器（前者の発明）によれば、基板の貫通孔は微細化が可能で、貫通孔に挿入された導電体のピッチも従来よりも狭くすることができる。絶縁体または半導体からなる基板の貫通孔に導電体を挿入して画素電極を形成しているので、ピクセルの微細化を実現することができる。前者の発明では、放射線を電荷に直接的に変換する直接変換層は基板に成膜されている。
【００１４】
前者の発明において、電荷を検出信号として読み出す読み出し回路を備え、当該読み出し回路を基板の直接変換層側とは逆側に実装するのが好ましい。読み出し回路を基板の直接変換層側とは逆側に実装するので、基板への直接変換層の成膜形成（例えば蒸着）の際の熱による読み出し回路の故障を防止することができる。
【００１５】
前者の発明において、上述した基板の一例はシリコンである。すなわち、シリコン貫通電極（ＴＳＶ）を有したシリコンからなる基板である。シリコンは耐熱性を有するので、シリコンに直接変換層を蒸着により形成したとしても、熱による悪影響がない。
【００１６】
また、前者の発明とは別のこの発明に係る放射線検出器（後者の発明）は、放射線を電荷に直接的に変換することで前記放射線を検出する直接変換型の放射線検出器であって、貫通孔を有した絶縁体あるいは半導体において当該貫通孔に導電体を挿入して形成された前記絶縁体あるいは前記半導体からなる基板と、前記放射線を前記電荷に直接的に変換する直接変換層とを備え、前記貫通孔に挿入された前記導電体は、前記電荷を収集し、画素に対応付けられた画素電極として実装されており、前記基板と前記直接変換層とを貼り合わせて構成することを特徴とするものである。
【００１７】
この発明に係る放射線検出器（後者の発明）によれば、前者の発明と同様に基板の貫通孔は微細化が可能で、貫通孔に挿入された導電体のピッチも従来よりも狭くすることができる。絶縁体または半導体からなる基板の貫通孔に導電体を挿入して画素電極を形成しているので、ピクセルの微細化を実現することができる。前者の発明と相違して、後者の発明では、放射線を電荷に直接的に変換する直接変換層と基板とを貼り合わせて構成している。よって、基板に直接変換層を成膜形成（例えば蒸着）することなく、基板への熱による悪影響がない。したがって、基板は必ずしも耐熱性を有する必要はなく、直接変換層と基板との貼り合わせにより直接変換型の放射線検出器を実現することができる。
【００１８】
前者の発明と同様に、後者の発明において、電荷を検出信号として読み出す読み出し回路を備え、当該読み出し回路を基板の直接変換層側とは逆側に実装してもよい。
【００１９】
前者の発明と同様に、後者の発明において、上述した基板の一例はシリコンである。すなわち、シリコン貫通電極（ＴＳＶ）を有したシリコンからなる基板である。
【発明の効果】
【００２０】
この発明に係る放射線検出器によれば、基板の貫通孔は微細化が可能で、貫通孔に挿入された導電体のピッチも従来よりも狭くすることができる。絶縁体または半導体からなる基板の貫通孔に導電体を挿入して画素電極を形成しているので、ピクセルの微細化を実現することができる。
前者の発明では、放射線を電荷に直接的に変換する直接変換層は基板に成膜されている。
前者の発明と相違して、後者の発明では、放射線を電荷に直接的に変換する直接変換層と基板とを貼り合わせて構成している。よって、基板に直接変換層を成膜形成（例えば蒸着）することなく、基板への熱による悪影響がない。したがって、基板は必ずしも耐熱性を有する必要はなく、直接変換層と基板との貼り合わせにより直接変換型の放射線検出器を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】実施例１に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。
【図２】読み出し用の集積回路（ＡＳＩＣ）の等価回路図である。
【図３】実施例１に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程を示す概略断面図である。
【図４】実施例２に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。
【図５】実施例２に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程を示す概略断面図である。
【図６】変形例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。
【図７】さらなる変形例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。
【図８】さらなる変形例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。
【図９】図８を２次元に並べたフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。
【図１０】複数のＩＣチップを垂直に積層する３次元実装パッケージに用いられる一般的なシリコン貫通電極（ＴＳＶ）を有したシリコンからなる基板およびＩＣチップの概略断面図である。
【実施例１】
【００２２】
以下、図面を参照してこの発明の実施例１を説明する。
図１は、実施例１に係るフラットパネル型Ｘ線検出器（以下、適宜「ＦＰＤ」と略記する）の概略断面図であり、図２は、読み出し用の集積回路（ＡＳＩＣ）の等価回路図である。後述する実施例２も含めて、本実施例１では、放射線としてＸ線を例に採って説明するとともに、読み出し回路として、読み出し用の集積回路（ASIC: Application Specific Integrated Circuit）を例に採って説明する。また、直接変換層として、ＣｄＴｅ（テルル化カドミウム），ＺｎＴｅ（テルル化亜鉛）またはＣｄＺｎＴｅ（テルル化カドミウム亜鉛）などのＣＺＴ膜を例に採って説明する。
【００２３】
本実施例１に係るＦＰＤは、図１に示すように、読み出し用の集積回路ＡＳＩＣと、シリコン貫通電極ＴＳＶを有したシリコンからなる基板１と、Ｘ線を電荷に直接的に変換するＣＺＴ膜２と、バイアス電圧印加用の共通電極３とを備えている。読み出し用の集積回路ＡＳＩＣは、図２に示すように、シリコン貫通電極ＴＳＶ（図１を参照）に電気的に接続されるように基板１（図１を参照）側（Ｘ線の入射面側）に複数の画素電極４１を形成し、各画素電極４１で収集される電荷の蓄積・読み出し用電気回路４２を配設して構成されている。各画素電極４１についてはＸ線検出有効エリアＳＡ内で２次元状マトリックス配列で設定されている。（シリコンからなる）基板１は、この発明における基板に相当し、ＣＺＴ膜２は、この発明における直接変換層に相当し、画素電極４１は、この発明における画素電極に相当し、シリコン貫通電極ＴＳＶは、この発明における導電体に相当し、読み出し用の集積回路ＡＳＩＣは、この発明における読み出し回路に相当する。
【００２４】
図１に示すように、読み出し用の集積回路ＡＳＩＣの入射面側に基板１を積層し、その基板１の入射面側にＣＺＴ膜２を積層し、そのＣＺＴ膜２の入射面側に共通電極３を面状に形成して積層している。本実施例１では、基板１の入射面側にＣＺＴ膜２を成膜し、読み出し用の集積回路ＡＳＩＣを基板１のＣＺＴ膜２側とは逆側に実装している。
【００２５】
図２に示すように読み出し用の集積回路ＡＳＩＣは、上述したように画素電極４１を形成し、蓄積・読み出し用電気回路４２を配設している。蓄積・読み出し用電気回路４２は、コンデンサ４２Ａやスイッチング素子としてのＴＦＴ（薄膜電界効果トランジスタ）４２Ｂおよびゲート線４２ａ，データ線４２ｂなどからなり、各画素電極４１毎に１個のコンデンサ４２Ａおよび１個のＴＦＴ４２Ｂが対応付けて接続されている。
【００２６】
また、蓄積・読み出し用電気回路４２の周囲にはゲートドライバ４３と電荷電圧変換型増幅器４４とマルチプレクサ４５とＡ／Ｄ変換器４６とを配設して接続している。これらのゲートドライバ４３，電荷電圧変換型増幅器４４，マルチプレクサ４５およびＡ／Ｄ変換器４６も読み出し用の集積回路ＡＳＩＣに内蔵されている。
【００２７】
図１に示すように基板１は、貫通孔ＶＩＡを有しており、当該貫通孔ＶＩＡに導電体を挿入することで導電体がシリコン貫通電極ＴＳＶとして機能する。さらに、シリコン貫通電極ＴＳＶは、Ｘ線検出有効エリアＳＡ内では画素に対応付けられた画素電極４１として実装されている。Ｘ線検出有効エリアＳＡ外では、シリコン貫通電極ＴＳＶはＡ／Ｄ変換器４６（図２を参照）でのディジタル値を引き出すための引き出し電極１１として実装されている。端部において基板１の入射面側にはワイヤボンディング１２（図１では２つ）が実装されている。基板１のＣＺＴ膜２側とは逆側に形成された配線（図示省略）を介してＡ／Ｄ変換器４６は引き出し電極１１に電気的に接続され、基板１のＣＺＴ膜２側（入射面側）に形成された配線（図示省略）を介して引き出し電極１１はワイヤボンディング１２に電気的に接続されている。貫通孔ＶＩＡは、この発明における貫通孔に相当する。
【００２８】
図１では、２つのワイヤボンディング１２を実装したが、ワイヤボンディング１２の数については特に限定されない。ワイヤボンディング１２は１つのみであってもよいし、３つ以上であってもよい。
【００２９】
なお、読み出し用の集積回路ＡＳＩＣ側での画素電極４１のピッチは、基板１側でのシリコン貫通電極ＴＳＶのピッチと同じで、読み出し用の集積回路ＡＳＩＣ側での各画素電極４１は基板１側での各シリコン貫通電極ＴＳＶにそれぞれ一致するように実装されている。このように、読み出し回路として、読み出し用の集積回路ＡＳＩＣを採用した場合には、貫通孔ＶＩＡのピッチと同等に画素電極４１のピッチも１０μｍ以下に設計することができる。
【００３０】
ＦＰＤによってＸ線を検出する際には、バイアス供給電源（図示省略）からバイアス電圧を、バイアス電圧給電用のリード線（図示省略）を介してバイアス電圧印加用の共通電極３に印加する。バイアス電圧を印加した状態で、Ｘ線の入射に伴ってＣＺＴ膜２で電荷を生成する。この生成された電荷を画素電極４１（収集電極）で一旦収集する。実際には、Ｘ線の入射エネルギに比例した電子・ホール（正孔）の対が生成され、共通電極３にバイアス電圧を印加することによって、電子またはホール（正孔）を基板１にドリフトさせ、シリコン貫通電極ＴＳＶ（画素電極４１）で収集する。蓄積・読み出し用電気回路４２によって、収集された（電子・ホールからなる）電荷を各画素電極４１毎のＸ線検出信号として取り出す。
【００３１】
具体的には、画素電極４１で収集された電荷がコンデンサ４２Ａに一旦蓄積される。そして、ゲートドライバ４３からゲート線４２ａを介して読み出し信号を各ＴＦＴ４２Ｂのゲートに順に与える。読み出し信号を与えることで、読み出し信号が与えられたＴＦＴ４２ＢがＯＦＦからＯＮに移行する。その移行したＴＦＴ４２Ｂのソースに接続されたデータ線４２ｂがマルチプレクサ４５によって順に切り換え接続されるのにしたがって、コンデンサ４２Ａに蓄積された電荷を、ＴＦＴ４２Ｂからデータ線４２ｂを介して読み出す。読み出された電荷を電荷電圧変換型増幅器４４で増幅して、マルチプレクサ４５によって各画素電極４１毎のＸ線検出信号としてＡ／Ｄ変換器４６に送り出してアナログ値からディジタル値に変換する。
【００３２】
さらに、Ａ／Ｄ変換器４６でのディジタル値を、引き出し電極１１により引き出して、ワイヤボンディング１２を介して外部（例えば画像処理回路）に取り出す。例えば、ＦＰＤをＸ線透視撮影装置に備えた場合には、Ｘ線検出信号を後段の画像処理回路に送り込んで、画像処理を行って２次元Ｘ線透視画像等を出力する。２次元状マトリックス配列の各画素電極４１は、Ｘ線画像（ここでは２次元Ｘ線透視画像）の各画素にそれぞれ対応している。Ｘ線検出信号を取り出すことで、Ｘ線検出有効エリアＳＡに投影されるＸ線の２次元強度分布に応じたＸ線画像（ここでは２次元Ｘ線透視画像）を作成することができる。つまり、後述する実施例２も含めて、本実施例１に係るＦＰＤは、Ｘ線検出有効エリアＳＡに投影されるＸ線の２次元強度分布を検出することができる２次元アレイタイプのＸ線検出器である。
【００３３】
このようにして、Ｘ線を電荷に直接的に変換し、かつ基板１に成膜された直接変換層としてＣＺＴ膜２をＦＰＤは備え、ＣＺＴ膜２がＸ線を電荷に直接的に変換することでＸ線を検出するようにフラットパネル型Ｘ線検出器（ＦＰＤ）は構成される。また、読み出し用の集積回路ＡＳＩＣは電荷を検出信号（Ｘ線検出信号）として読み出す。
【００３４】
次に、本実施例１に係るフラットパネル型Ｘ線検出器（ＦＰＤ）を製造する方法について、図３を参照して説明する。図３は、実施例１に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程を示す概略断面図である。
【００３５】
先ず、図３（ａ）に示すように、シリコンからなる基板１に無数のシリコン貫通電極ＴＳＶを実装し、Ｘ線検出有効エリアＳＡ内では、この無数のシリコン貫通電極ＴＳＶの１つ１つがピクセル（画素）にそれぞれ対応する。この基板１に、図３（ｂ）に示すようにＣＺＴ膜２を蒸着する。さらにＣＺＴ膜２に共通電極３を蒸着する。ＣＺＴ膜２や共通電極３を蒸着形成した後に、図３（ｃ）に示すように基板１の裏面側（入射面側とは逆側）に読み出し用の集積回路ＡＳＩＣを実装する。
【００３６】
ＣＺＴ膜２や共通電極３の蒸着後の実装なので、蒸着の熱による読み出し用の集積回路ＡＳＩＣの破損を回避することができる。ＣｄＴｅの蒸着の際に生じる熱は６００℃以上になるので、蒸着の際のシリコン貫通電極ＴＳＶの破損を防ぐために、貫通孔ＶＩＡに挿入される導電体としてタングステン（融点は３４２２℃）等の融点の高い金属を用いるのが好ましい。
【００３７】
一般的に１０ＫｅＶ前後のＸ線に対して検出効率は１００％を実現しているが、直接変換層の物性によっては数十ＫｅＶのＸ線に対して検出効率は１０％以下になる場合がある。ＣｄＴｅやＺｎＴｅやＣｄＺｎＴｅなどに代表されるＣＺＴ膜２では、数十ＫｅＶのＸ線に対しても検出効率が高い。一方、産業用の非破壊検査では数十ＫｅＶのＸ線によるＸ線透視画像が必要である。後述する実施例２も含めて、本実施例１では、直接変換層として、ＣｄＴｅやＺｎＴｅやＣｄＺｎＴｅなどに代表されるＣＺＴ膜２を採用することで、産業用の非破壊検査等で用いられる数十ＫｅＶのような高エネルギレベルのＸ線に対しても検出効率が高く感度の高いフラットパネル型Ｘ線検出器（ＦＰＤ）を実現することができるという効果をも奏する。
【００３８】
上述のフラットパネル型Ｘ線検出器（ＦＰＤ）によれば、基板１の貫通孔ＶＩＡは微細化が可能で、貫通孔ＶＩＡに挿入された導電体（各実施例ではシリコン貫通電極ＴＳＶ）のピッチも従来よりも狭くすることができる。シリコンからなる基板１の貫通孔ＶＩＡに導電体（シリコン貫通電極ＴＳＶ）を挿入して画素電極４１を形成しているので、ピクセルの微細化を実現することができる。本実施例１では、Ｘ線を電荷に直接的に変換する直接変換層としてＣＺＴ膜２は基板１に成膜されている。
【００３９】
本実施例１では、電荷を検出信号として読み出す読み出し回路（各実施例では読み出し用の集積回路ＡＳＩＣ）を備え、当該読み出し回路（読み出し用の集積回路ＡＳＩＣ）を基板１の直接変換層（ＣＺＴ膜２）側とは逆側に実装するのが好ましい。読み出し回路（読み出し用の集積回路ＡＳＩＣ）を基板１の直接変換層（ＣＺＴ膜２）側とは逆側に実装するので、基板１への直接変換層（ＣＺＴ膜２）の成膜形成（例えば蒸着）の際の熱による読み出し回路（読み出し用の集積回路ＡＳＩＣ）の故障を防止することができる。
【００４０】
本実施例１では、基板１はシリコンである。すなわち、シリコン貫通電極（ＴＳＶ）を有したシリコンからなる基板１である。シリコンは耐熱性を有するので、シリコンに直接変換層（ＣＺＴ膜２）を蒸着により形成したとしても、熱による悪影響がない。
【実施例２】
【００４１】
次に、図面を参照してこの発明の実施例２を説明する。
図４は、実施例２に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の概略断面図である。上述した実施例１と共通する箇所については、同じ符号を付してその説明を省略する。
【００４２】
上述した実施例１と同様に、本実施例２に係るＦＰＤは、図１に示すように、読み出し用の集積回路ＡＳＩＣと基板１とＣＺＴ膜２と共通電極３とを備えている。本実施例２では、さらにＸ線に対して透過性を有する支持基板５を最上面側（入射面側）に備えている。
【００４３】
支持基板５としては、Ｘ線の吸収係数が小さなものが好ましく、例えば、ガラス、セラミック（Ａｌ２Ｏ３，ＡｌＮ）、シリコン等の材料が採用可能であるが、グラファイト基板のような導電性材料を用いることで共通電極３を省略することができる。
【００４４】
次に、本実施例２に係るフラットパネル型Ｘ線検出器（ＦＰＤ）を製造する方法について、図５を参照して説明する。図５は、実施例２に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程を示す概略断面図である。
【００４５】
先ず、図５（ａ）に示す支持基板５に、図５（ｂ）に示すように共通電極３を蒸着し、さらにＣＺＴ膜２を蒸着する。上述した実施例１の場合にはＣＺＴ膜２，共通電極３の順に蒸着していたのに対して、本実施例２の場合には、共通電極３，ＣＺＴ膜２の順に蒸着する。このように上述した実施例１での蒸着の順番と本実施例２での蒸着の順番とは逆になる。また、上述したように、支持基板５をグラファイト基板のような導電性材料で形成する場合には、共通電極３は形成されずにＣＺＴ膜２のみが形成される。
【００４６】
共通電極３やＣＺＴ膜２を蒸着形成した後に、図５（ｂ）に示すようにシリコン貫通電極ＴＳＶを有した基板１とＣＺＴ膜２とが直接的に向かい合わせて接触されるように、図５（ｃ）に示すように当該基板１とＣＺＴ膜２とを貼り合わせる。なお、読み出し用の集積回路ＡＳＩＣを実装する順番については、特に限定されない。図５（ｂ）に示すように、貼り合わせ前に基板１の裏面側（入射面側とは逆側）に読み出し用の集積回路ＡＳＩＣを予め実装していてもよいし、貼り合わせ後に基板１の裏面側（入射面側とは逆側）に読み出し用の集積回路ＡＳＩＣを実装してもよい。
【００４７】
上述のフラットパネル型Ｘ線検出器（ＦＰＤ）によれば、上述した実施例１と同様に基板１の貫通孔ＶＩＡは微細化が可能で、貫通孔ＶＩＡに挿入された導電体（各実施例ではシリコン貫通電極ＴＳＶ）のピッチも従来よりも狭くすることができる。シリコンからなる基板１の貫通孔ＶＩＡに導電体（シリコン貫通電極ＴＳＶ）を挿入して画素電極４１を形成しているので、ピクセルの微細化を実現することができる。上述した実施例１と相違して、本実施例２では、Ｘ線を電荷に直接的に変換する直接変換層（各実施例ではＣＺＴ膜２）と基板１とを貼り合わせて構成している。よって、基板１に直接変換層（ＣＺＴ膜２）を成膜形成（例えば蒸着）することなく、基板１への熱による悪影響がない。したがって、基板１は必ずしも耐熱性を有する必要はなく、直接変換層（ＣＺＴ膜２）と基板１との貼り合わせにより直接変換型のフラットパネル型Ｘ線検出器（ＦＰＤ）を実現することができる。
【００４８】
上述した実施例１と同様に、本実施例２では、電荷を検出信号として読み出す読み出し回路（各実施例では読み出し用の集積回路ＡＳＩＣ）を備え、当該読み出し回路（読み出し用の集積回路ＡＳＩＣ）を基板１の直接変換層（ＣＺＴ膜２）側とは逆側に実装している。
【００４９】
上述した実施例１と同様に、本実施例２において、基板１はシリコンである。すなわち、シリコン貫通電極（ＴＳＶ）を有したシリコンからなる基板１である。
【００５０】
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
【００５１】
（１）上述した各実施例では、放射線はＸ線であって、Ｘ線を検出するＸ線検出器を例に採って説明したが、Ｘ線以外の放射線（α線、β線、γ線）を検出する直接変換型の放射線検出器にも適用することができる。
【００５２】
（２）直接変換型の放射線検出器（各実施例ではＸ線検出器）は、医用等の診断にも用いられてもよいし、産業用等の非破壊検査にも用いられてもよい。
【００５３】
（３）上述した各実施例では、直接変換層として、ＣｄＴｅやＺｎＴｅやＣｄＺｎＴｅなどに代表されるＣＺＴ膜２を例に採って説明したが、直接変換層はＣＺＴ膜に限定されない。非晶質の直接変換層（例えばアモルファスセレン）を採用してもよい。
【００５４】
（４）上述した各実施例では、読み出し回路として、読み出し用の集積回路ＡＳＩＣを例に採って説明したが、読み出し回路は読み出し用の集積回路ＡＳＩＣに限定されない。読み出し回路としてアクティブマトリクス基板を採用し、フォトリソグラフィの技術により画素電極等をアクティブマトリクス基板上にパターン形成してもよい。この場合、アクティブマトリクス基板側での画素電極のピッチの方が、基板側でのシリコン貫通電極のピッチよりも広くなるので、ピッチ変換されることになる（ピッチ変換の構造については図示省略）。
【００５５】
（５）上述した各実施例では、読み出し回路（各実施例では読み出し用の集積回路ＡＳＩＣ）を基板の直接変換層（各実施例ではＣＺＴ膜２）側とは逆側に実装したが、放射線の入射に妨げにならないのであれば、基板の側面に実装してもよいし、入射面であっても検出有効エリア外の端部に実装してもよい
【００５６】
（６）上述した各実施例では、基板はシリコンであったが、シリコン以外の半導体や絶縁体を基板に採用してもよい。例えば、上述した実施例２での支持基板５（図４、図５を参照）と同じ材料を採用してもよい。
【００５７】
（７）上述した各実施例では、図１や図３〜図５に示すようにワイヤボンディング１２は基板１の入射面（上面）側に実装されており、基板１の上面にあるＣＺＴ膜２で生成された電荷を下面にドリフトさせて画素電極４１で収集し、収集された電荷に基づくＸ線検出信号を基板１の上面に再度引き出してワイヤボンディング１２で取り出す構成であったが、図６〜図９のように基板１の下面（裏面）でＸ線検出信号を取り出す構成であってもよい。
【００５８】
（８）例えば、図６に示すように、読み出し用の集積回路ＡＳＩＣが実装される基板１の下面（裏面）にワイヤボンディング１２を実装してもよい。この場合には、Ｘ線検出信号を基板１の上面に再度引き出す引き出し電極１１（図１や図３〜図５を参照）が不要となる。なお、実施例２のような支持基板５（図４、図５を参照）を備えた場合にも、図６と同様な構成を採用することができる。
【００５９】
（９）また、例えば、図７に示すように、基板１よりも大きな読み出し用の集積回路ＡＳＩＣの中心に、ＣＺＴ膜２や基板１を実装し、読み出し用の集積回路ＡＳＩＣの入射面（上面）の端部にワイヤボンディング４７を実装してもよい。この場合にも、Ｘ線検出信号を基板１の上面に再度引き出す引き出し電極１１（図１や図３〜図５を参照）が不要となる。なお、実施例２のような支持基板５（図４、図５を参照）を備えた場合にも、図７と同様な構成を採用することができる。
【００６０】
（１０）また、例えば、図８に示すように、読み出し用の集積回路ＡＳＩＣの下面（裏面）に読み出し基板６を実装してもよい。通常のＣＭＯＳプロセスでは土台となる基板の上に成膜やエッチング等のフォトリソグラフィのプロセスを経て読み出し回路を形成し、最上面からＸ線検出信号を引き出すというものであり、最下面からＸ線検出信号を引き出すことができない。最下面からＸ線検出信号を引き出すためには、基板１のみならず読み出し用の集積回路ＡＳＩＣにもシリコン貫通電極ＴＳＶを設けることで可能となる。この場合にも、Ｘ線検出信号を基板１の上面に再度引き出す引き出し電極１１（図１や図３〜図５を参照）が不要となる。さらに、側面方向へのＸ線検出信号の引き出しのための構造を省くことができる。なお、実施例２のような支持基板５（図４、図５を参照）を備えた場合にも、図８と同様な構成を採用することができる。
【００６１】
（１１）さらに、図８を２次元に並べた構造として図９がある。上述した図８の構造では、側面方向へのＸ線検出信号の引き出しのための構造を省くことができるので、基板１や読み出し用の集積回路ＡＳＩＣの４辺がフリーとなり、図９に示すように検出器を２次元に隙間なく並べることができる。また、用途によって画像領域（イメージ領域）の調節が可能になる。なお、実施例２のような支持基板５（図４、図５を参照）を備えた場合にも、図９と同様な構成を採用することができる。
【符号の説明】
【００６２】
１  …  （シリコンからなる）基板
２  …  ＣＺＴ膜
４１  …  画素電極
ＶＩＡ  …  貫通孔
ＴＳＶ  …  シリコン貫通電極
ＡＳＩＣ  …  読み出し用の集積回路
【図１】
2014211383.tif 000003
【図２】
2014211383.tif 000004
【図３】
2014211383.tif 000005
【図４】
2014211383.tif 000006
【図５】
2014211383.tif 000007
【図６】
2014211383.tif 000008
【図７】
2014211383.tif 000009
【図８】
2014211383.tif 000010
【図９】
2014211383.tif 000011
【図１０】
2014211383.tif 000012