(57)【要約】【課題】半導体基板の同一面側に、アノード電極とカソード電極を簡易な方法で形成することのできる、光電変換素子を提供する。【解決手段】  光電変換素子１は、半導体基板２と、半導体基板２の上面の一部領域に形成された第１金属層３と、半導体基板２の上面の、第１金属層３の形成領域とは異なる一部領域に形成された第２金属層４を有し、第１金属層３は、半導体基板２とオーミック接触が形成され、第２金属層４は、半導体基板２とショットキー接触が形成され、半導体基板２の基板面に平行な方向に第１金属層３と絶縁部１０を介して分離されている【選択図】        図１
2014146703.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上面の一部領域に形成された第１金属層と、
前記半導体基板の上面の、前記第１金属層の形成領域とは異なる一部領域に形成された第２金属層を有し、
前記第１金属層は、前記半導体基板とオーミック接触が形成され、
前記第２金属層は、前記半導体基板とショットキー接触が形成され、前記半導体基板の基板面に平行な方向に前記第１金属層と絶縁部を介して分離されていることを特徴とする光電変換素子。
【請求項２】
前記絶縁部は空隙で形成されていることを特徴とする請求項１に記載の光電変換素子。
【請求項３】
前記絶縁部は絶縁層が充填されることで形成されていることを特徴とする請求項１に記載の光電変換素子。
【請求項４】
前記半導体基板はＳｉで構成され、
前記第２金属層は金属又は金属シリサイド層で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子に関する。
【背景技術】
【０００２】
従来、光検出素子について数多くの開発が行われており、特に可視〜赤外領域の検出素子は既に多くの製品が市販されている。
【０００３】
これらの多くはＳｉやＧａＡｓ等の半導体結晶、精密なドーピング制御、ｐｎ接合やショットキー界面制御、微細構造形成等の各種構成を必要とする。一方で、ＣｏＳｉ２（ポリクリスタル（多結晶））のショットキー・バリア・ダイオード（ＳＢＤ：Schottky barrier diode）が１〜２ミクロン帯センサーとして機能することが１９９０年代に報告されている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Roca, Elisenda, et. al., ”Electro-optical characterization of epitaxial and polycrystalline CoSi2 Schottky diodes”, Proceedings of SPIE - The International Society for Optical Engineering, 2552 (2), 456 (1995)
【非特許文献２】S. M. Sze, Physics of Semiconductors Devices, p.761 Fig. 14 (a), ”Metal- Semiconductor Contacts”, 2nd ed., John Wiley & Sons, New York, 1981
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図２４は、ＳＢＤを利用した従来構造の光電変換素子９０の模式的断面図である。Ｓｉ基板９１の一方の面上にはショットキー接触された金属層９２が形成され、反対側の面上にはオーミック接触された金属層９３が形成される。金属層９２の上面には電極９４が形成される。
【０００６】
このような構成の場合、金属層９２と金属層９３で異なる材料を用いることで、正極側と負極側を識別させることが可能となる。図２４の構成であれば、金属層９３がカソード電極を構成し、金属層９２（及びこの上層に形成された電極９４）がアノード電極を構成する。
【０００７】
図２５は、図２４の光電変換素子９０の電流電圧特性（以下、「I-V特性」と記載）を示すグラフであり、金属層９２と金属層９３の間に印加した電圧と、そのときに素子９０に流れる電流の関係を示すものである。素子９０は、光が入射されていない状態では曲線９７のようなI-V特性を示す。また、素子９０に対して光が入射された状態では、曲線９７が電流に関して負側にシフトした曲線９８のようなI-V特性を示す。曲線９８によれば、印加電圧が０Ｖの状態においても電流が流れており、これによって光電変換機能が実現されていることが分かる。
【０００８】
しかし、図２４に示す構造の場合、Ｓｉ基板９１の両面に金属層を形成する必要があるため、裏面側に金属を蒸着させる際にいったん基板を表裏反転させる工程が要求される。この結果、製造プロセスが複雑化するという問題がある。また、素子自体の厚みも厚くなるという課題もある。
【０００９】
この課題を解決するために、基板の一方向側にアノード電極とカソード電極を位置させることが考えられる。この方法で素子を形成することができれば、基板の裏面に金属層を形成する必要がなくなるので、上記の課題は解消する。しかし、このためには、アノード電極を構成する金属層とカソード電極を構成する金属層を、基板の同一面側に形成しなければならない。つまり、基板の同一面側に形成されるこれらの金属層に正負の極性を設けなければならない。現時点において、このような構成を簡易なプロセスで実現することのできる素子は、未だ開発されていない。
【００１０】
本発明は、上記の課題に鑑み、半導体基板の同一面側に、アノード電極とカソード電極を簡易な方法で形成することのできる、光電変換素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の光電変換素子は、
半導体基板と、
前記半導体基板の上面の一部領域に形成された第１金属層と、
前記半導体基板の上面の、前記第１金属層の形成領域とは異なる一部領域に形成された第２金属層を有し、
前記第１金属層は、前記半導体基板とオーミック接触が形成され、
前記第２金属層は、前記半導体基板とショットキー接触が形成され、前記半導体基板の基板面に平行な方向に前記第１金属層と絶縁部を介して分離されていることを特徴とする。
【００１２】
第１金属層と第２金属層が絶縁部を介して分離される構成としたことで、光が入射されていない通常状態において、両金属層は非導通である。第２金属層に光が入射されると、第２金属層内のキャリアが励起され、半導体基板との間のショットキー・バリアを超えて半導体基板内に流入する。半導体基板と第１金属層の間にはオーミック接触が形成されているため、このキャリアは第１金属層へと流入する。これにより、第２金属層から第１金属層へキャリアが流れ、両金属層の間に電位差が生じる。つまり、本素子によれば、第１金属層がカソード電極、第２金属層がアノード電極を構成する光電変換素子が実現できる。
【００１３】
また、本素子は、第１金属層及び第２金属層共に、半導体基板の同一面側に形成することで実現できるため、基板を表裏反転させるプロセスが必要なく、簡易なプロセスによって実現することができる。
【００１４】
ここで、前記絶縁部は空隙で形成されるものとしても構わない。
【００１５】
また、前記絶縁部は絶縁層が充填されることで形成されるものとしても構わない。
【００１６】
なお、上記構成において、前記半導体基板をＳｉで、前記第２金属層を金属又は金属シリサイド層で構成することができる。
【発明の効果】
【００１７】
本発明によれば、半導体基板の同一面側に、アノード電極とカソード電極を簡易な方法で形成することのできる光電変換素子が実現される。
【図面の簡単な説明】
【００１８】
【図１】本発明の光電変換素子の模式的断面図である。
【図２】第２金属層と半導体基板の界面を含むエネルギー・バンド図である。
【図３】検討用に形成した素子の模式的断面図である。
【図４】図３に示す素子の等価回路図である。
【図５】図３に示す素子の電流電圧特性を示すグラフである。
【図６】図１に示す光電変換素子の等価回路図である。
【図７】図１に示す光電変換素子の電流電圧特性を示すグラフである。
【図８】本発明の光電変換素子の別実施形態の模式的断面図である。
【図９】比較例１の素子の模式的断面図である。
【図１０】比較例１の素子の等価回路図である。
【図１１】比較例２の素子の模式的断面図である。
【図１２】比較例２の素子の等価回路図である。
【図１３】比較例２の素子の電流電圧特性を示すグラフである。
【図１４】比較例３の素子の模式的断面図である。
【図１５】比較例３の素子の等価回路図である。
【図１６】比較例３の素子の電流電圧特性を示すグラフである。
【図１７】比較例４の素子の模式的断面図である。
【図１８】比較例４の素子の等価回路図である。
【図１９】比較例４の素子の電流電圧特性を示すグラフである。
【図２０】比較例５の素子の模式的断面図である。
【図２１】比較例５の素子の等価回路図である。
【図２２】比較例５の素子の電流電圧特性を示すグラフである。
【図２３Ａ】本発明の光電変換素子の工程断面図である。
【図２３Ｂ】本発明の光電変換素子の工程断面図である。
【図２３Ｃ】本発明の光電変換素子の工程断面図である。
【図２４】ＳＢＤを利用した従来構造の光電変換素子の模式的断面図である。
【図２５】図２４に示す光電変換素子の電流電圧特性を示すグラフである。
【発明を実施するための形態】
【００１９】
本発明の光電変換素子につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００２０】
［構造］
図１に、本発明の光電変換素子の模式的断面図を示す。光電変換素子１は、半導体基板２、第１金属層３、第２金属層４、第１電極５及び第２電極６を備える。
【００２１】
半導体基板２はＳｉ基板で構成される。ｎ型のＳｉ基板でもｐ型のＳｉ基板でも構わない。また、Ｓｉの他、IV(-IV)系：SiGe, Ge, SiC、III-V系：GaAs, GaP, InP, GaN、II-VI系：ZnO, ZnSe, HgCdTe, CdSeなどの半導体材料も利用可能である。
【００２２】
第１金属層３は、半導体基板２の上面の一部領域に形成されており、半導体基板２との間でオーミック接触が形成されている。第１金属層３は、半導体基板２とオーミック接触が形成可能な金属材料であれば、いかなる材料でも構わない。例えばＴｉやＡｌを用いることができる。
【００２３】
第２金属層４は、半導体基板２の上面のうち、第１金属層３が形成されていない一部の領域に形成されており、半導体基板２との間でショットキー接触が形成されている。例えば、半導体基板２をＳｉで構成し、第２金属層４を金属シリサイド層で構成することができる。
【００２４】
第２金属層４は、Ｓｉからなる半導体基板２との間で金属シリサイド層を構成できる材料、又は金属であれば、いかなる材料でも構わない。例えば、半導体基板２がｎ型Ｓｉである場合には、Ｃｏ，Ｎｉ，Ａｕ，Ａｇ，Ｐｔ，Ｆｅ，Ｗなどを用いることができ、ｐ型Ｓｉである場合には、Ｉｎ，Ｚｎ，Ｍｇ，Ｌｉ，Ｃｕなどを用いることができる。また、半導体基板２をＳｉ以外の材料で構成した場合には、第２金属層４は半導体基板２との間でショットキー接触を形成できる金属材料を用いることができる。
【００２５】
第２金属層４は、半導体基板２の基板面に平行な方向に関して、第１金属層３と空隙１０を介して分離されている。つまり、第１金属層３と第２金属層４は、基板面に平行な方向に離間した構成である。
【００２６】
第１電極５は、第１金属層３の上面に形成されており、電圧を取り出すための電極を構成している。この第１金属５がカソード電極を構成する。第１電極５は、電極として利用される一般的な材料であればよく、例えば、Ａｕ，Ａｇ，Ｐｔ，Ｃｕ，Ｐｄなどを用いることができる。なお、第１金属層３に対して直接電圧を取り出すための配線を形成する場合には、第１電極５を必ずしも設ける必要はない。この場合には、第１金属層３がカソード電極を構成する。
【００２７】
第２電極６は、第２金属層４の上面に形成されており、電圧を取り出すための電極を構成している。この第２金属６がアノード電極を構成する。第２電極６は、電極として利用される一般的な材料であればよく、例えば、Ａｕ，Ａｇ，Ｐｔ，Ｃｕ，Ｐｄなどを用いることができる。
【００２８】
［性能の説明］
上述した構成の光電変換素子１の性能につき、以下において説明する。
【００２９】
第２金属層４と半導体基板２の間にはショットキー接触が構成されている。このため、これらの界面において非対称なエネルギー障壁（ショットキー・バリア）が形成されている。よって、キャリアがこの界面を通過するためには、当該障壁を超えるエネルギーを必要とする。
【００３０】
一方、第１金属層３と半導体基板２の間にはオーミック接触が構成されている。このため、半導体基板２内のキャリアは、容易に第１金属層３に対して移動することができる。
【００３１】
光電変換素子１に対して光が入射した場合、第２金属層４内のキャリアに光エネルギーが加えられる結果、当該キャリアが第２金属層４と半導体基板２の間に形成されていたショットキー・バリアを超えて半導体基板２側に流入する。このキャリアは、半導体基板２内を移動して、オーミック接触が形成されている第１金属層３に到達する。よって、第２金属層４から半導体基板２を介して第１金属層３にキャリアが流れ、第１電極５と第２電極６の間に電位差が生じる。
【００３２】
図２は、第２金属層４と半導体基板２の界面を含むエネルギー・バンド図である。光３１が第２金属層４に入射すると、この第２金属層４内のキャリア３２が励起され、ショットキー・バリア３３を超えるエネルギー状態となり、半導体基板２側に流入することができる。第２金属層４と半導体基板２の界面から半導体基板２側に向かって、エネルギー・バンドの伝導帯３５及び価電子帯３６のエネルギー値は低下している。このため、いったん半導体基板２側に流入したキャリアは、再び第２金属層４側に逆流することはない（例えば、非特許文献２参照）。
【００３３】
ここで、空隙１０の機能について説明する。図３は、図１に示す光電変換素子１に代えて、空隙１０を設けずに第２金属層４と第１金属層３を接触させた場合の素子（検討用素子）の断面構造を模式的に示したものである。図３に示す素子２１の場合、第２金属層４内のキャリアが、光エネルギーを受ける前に、第１金属層３内に流入してしまう。つまり、光が放射される前と後でキャリアの状態に変化はなく、第２金属層４と第１金属層３は等電位となり、電圧を取り出すことができない。
【００３４】
図４は、図３に示す検討用素子２１を等価回路表記したものである。また、図５は、検討用素子２１のI-V特性を示すグラフであり、第１電極５と第２電極６の間に印加した電圧と、そのときに素子２１に流れる電流の関係を示す。
【００３５】
図４において、ダイオード２３が、第２金属層４と半導体基板２の間のショットキー・バリアに、抵抗２４が半導体基板２内の抵抗に、抵抗２５が半導体基板２と第１金属層３の間のオーミック接触に由来した抵抗に、抵抗２６が第２金属層４内の抵抗にそれぞれ対応している。
【００３６】
空隙１０が存在していない検討用素子２１では、第２金属層４と第１金属層３は抵抗２６を介して導通する構成となる。従って、電流電圧特性は、この抵抗２６に支配される結果、比例特性となり、０Ｖ近傍での電位差の発生は期待できない（図５参照）。
【００３７】
図５に示すように、検討用素子２１は、光が入射されていない状態では曲線２７のようなI-V特性を示し、光が入射された状態では曲線２８のようなI-V特性を示す。これにより、印加電圧が０Ｖの状態において、素子２１にはほとんど電流が流れず、光電変換機能は実現されない。
【００３８】
一方、図１に示す光電変換素子１のように、第１金属層３と第２金属層４を空隙１０で分離する構成としたことで、光エネルギーを受ける前の状態では、第２金属層４のキャリアは、半導体基板２との間のショットキー・バリアと空隙１０の存在によって、第１金属層３に流入することはできない。そして、光が入射すると、ショットキー・バリアを越えて半導体基板２を介して第２金属層４にキャリアを流入させることができる。よって、光エネルギーを電気エネルギーに変換することが可能となる。
【００３９】
図６は、図１に示す光電変換素子１を等価回路表記したものである。また、図７は、光電変換素子１のI-V特性を示すグラフであり、第１電極５と第２電極６の間に印加した電圧と、そのときに素子１に流れる電流の関係を示す。光電変換素子１は、光が入射されていない状態では曲線１８のようなI-V特性を示し、光が入射された状態では曲線１８が電流に関して負側にシフトした曲線１９のようなI-V特性を示す。曲線１９によれば、印加電圧が０Ｖの状態においても電流が流れており、これによって光電変換機能が実現されることが分かる。
【００４０】
図６において、ダイオード１５が、第２金属層４と半導体基板２の間のショットキー・バリアに、抵抗１６が半導体基板２内の抵抗に、抵抗１７が、半導体基板２と第１金属層３の間のオーミック接触に由来した抵抗にそれぞれ対応している。
【００４１】
図６によれば、光電変換素子１にはキャリアの逆流パスや余分な抵抗成分が存在していない。これにより、光起電力を高効率で取り出すことができる。図７のI-V特性図内における面積Ｓ１が、光入射に伴って取り出すことのできる電力に対応している。
【００４２】
［別形態］
図１に示す光電変換素子１は、空隙１０によって、第１金属層３と第２金属層４を電気的に絶縁する構成であった。しかし、第１金属層３と第２金属層４を電気的に絶縁する機能を有していれば、図１の構造に限定されるものではない。
【００４３】
すなわち、図８に示す光電変換素子１Ａのように、第１金属層３と第２金属層４の間に、絶縁層１１を充填することで、第１金属層３と第２金属層４を半導体基板２の基板面に平行な方向に絶縁する構成としても構わない。
【００４４】
［他構造との対比］
半導体基板２と同一面側にアノード電極とカソード電極を構成する方法として、以下の構造を検討した。しかし、いずれの構造も、光電変換素子１と比較して問題を有している。
【００４５】
（比較例１）
図９は、比較例１の断面構造を模式的に示したものである。この素子４１は、半導体基板２の上面全面に第２金属層４を形成し、その上面に離間を有して第１電極５と第２電極６を形成している。第２金属層４と半導体基板２の間にはショットキー接触が形成されている。そして、第２電極６の近傍箇所（例えば周囲１ｍｍ以内）にのみ光を照射させる構成としている。光を一方の電極の近傍に照射させることで、第１電極５と第２電極６に非対称性を持たせることを意図したものである。
【００４６】
図１０は、この素子４１の等価回路図である。等価回路によれば、図３に示した検討用素子２１と同様、第１電極５と第２電極６が通常状態において導通している。よって、検討用素子２１と同様に、比較例１の素子４１においても、電流電圧特性が抵抗２６に支配される結果、比例特性となり、０Ｖ近傍での電位差の発生は期待できない。つまり、光電変換素子として十分な機能を実現できない。なお、図１０において、ダイオード２９は、第１電極５の近傍箇所における、第２金属層４と半導体基板２の間のショットキー・バリアに対応する。
【００４７】
（比較例２）
図１１は、比較例２の断面構造を模式的に示したものである。この素子４２は、半導体基板２の上面に、半導体基板２とオーミック接触する第１電極５、第２電極６を形成している。そして、これらの２電極の間の位置において、半導体基板２の上面に第２金属層４を設け、半導体基板２との間でショットキー接触させた構成である。また、素子４２は、半導体基板２の基板面に平行な方向に関し、第１電極５と第２金属層４の間には金属ナノ構造５１、第２電極６と第２金属層４の間には金属ナノ構造５２が形成されている。この金属ナノ構造５１，５２は、Ａｕリッチな構成であり、表面に凹凸を有し、この凹凸面においてプラズモン共鳴による表面での光の電場を増強させることを意図している。
【００４８】
しかし、この金属ナノ構造５１及び５２も、金属材料である以上、導電体であることには変わりがない。よって、図１２に示すように、第１電極５と第２電極６は、金属ナノ構造５１に対応した等価抵抗５３、第２金属層４に対応した等価抵抗２６、金属ナノ構造５２に対応した等価抵抗５４を介して導通状態を形成することになる。なお、図１２において、ダイオード２３が、第２金属層４と半導体基板２の間のショットキー・バリアに、ダイオード３８が、金属ナノ構造５１と半導体基板２の間のショットキー・バリアに、ダイオード３９が、金属ナノ構造５２と半導体基板２の間のショットキー・バリアにそれぞれ対応する。また、抵抗２５ａが、第１電極５と半導体基板２のオーミック接触に由来した抵抗に、抵抗２５ｂが、第２電極６と半導体基板２のオーミック接触に由来した抵抗に、抵抗２４が半導体基板２内の抵抗にそれぞれ対応している。
【００４９】
よって、この等価回路によれば、第１電極５と第２電極６は、単に抵抗を介して接続された構成となっており、図１３に示すように、そのI-V特性は、光の入射の有無に関わらずほぼ線形性を示すものとなる。当然に０Ｖ近傍での第１電極５と第２電極６の間の電位差の発生は期待できず、かかる素子も光電変換素子として十分な機能を実現できない。
【００５０】
（比較例３）
図１４は、比較例３の断面構造を模式的に示したものである。この素子４３は、Ｓｉで構成された半導体基板２の上面に、導電薄膜層７及び第２金属層４を形成し、これらの間にＳｉ拡散部５５を設けている。導電薄膜層７とＳｉ拡散部５５の間、及び第２金属層４とＳｉ拡散部５５の間はそれぞれショットキー接触が形成されている。このＳｉ拡散部５５は、半導体基板２のＳｉが拡散して形成されたものである。導電薄膜層７はＣｏ，Ａｕ，Ｓｉのナノ粒子が拡散するＣｏ，Ａｕリッチな層で形成される。
【００５１】
更に、第２金属層４と半導体基板２の間、及び導電薄膜層７と半導体基板２の間にもそれぞれショットキー接触が形成されている。
【００５２】
図１５は、この素子４３の等価回路図である。また、図１６は、この素子４３のI-V特性を示すグラフであり、光が入射されていない状態では曲線８１のようなI-V特性を示し、光が入射された状態では曲線８２のようなI-V特性を示す。これにより、印加電圧が０Ｖの状態において、素子４３にはほとんど電流が流れず、光電変換機能は実現されない。
【００５３】
図４と同様に、ダイオード２３が第２金属層４と半導体基板２の間のショットキー・バリアに、抵抗２４が半導体基板２内の抵抗に対応する。また、ダイオード６１は、第２金属層４とＳｉ拡散部５５の間のショットキー・バリアに対応し、ダイオード６２は導電薄膜層７とＳｉ拡散部５５の間のショットキー・バリアに対応し、ダイオード６４は導電薄膜層７と半導体基板２の間のショットキー・バリアに対応する。また、抵抗６５はＳｉ拡散部５５と半導体基板２の間の抵抗に対応する。
【００５４】
また、Ｓｉ拡散部５５を形成するに際し、導電薄膜層７由来の金属成分が拡散する。このため、この金属成分由来の抵抗６６が、Ｓｉ拡散部５５と導電薄膜層７の間に形成され、ダイオード６３が金属成分を含むＳｉ拡散部５５と半導体基板２の間のショットキー・バリアに対応する。この抵抗６６の存在によって、等価回路的に非対称性を確保している。
【００５５】
この構成においては、第１電極５と第２電極６の間には、逆接続のダイオード６１及び６２が介在しており、通常時は導通していない。ここで、光が入射すると、第２金属層４内のキャリアが励起されて、ダイオード２３が導通する。しかし、抵抗６５及び抵抗６６によるリーク電流が発生するので、第１電極５と第２電極６の間には電位差が生じない（図１６参照）。よって、この素子４３も光電変換素子として十分な機能を実現できない。
【００５６】
（比較例４）
図１７は、比較例４の断面構造を模式的に示したものである。この素子４４は、図９に示す素子４１と同様に、半導体基板２の上面全面に第２金属層４を形成しており、これらの間でショットキー接触を構成している。そして、第２金属層４の一部上面に、第２電極６を形成している。また、第２金属層４の別の一部上面には、絶縁層５７を介して第１電極５を形成している。そして、第２金属層４の上面のうち、第１電極５と第２電極６の間に、金属ナノ構造５１を形成している。なお、図１８は、この素子４４の等価回路図である。また、図１９はこの素子４４のI-V特性を示すグラフであり、光が入射されていない状態において、素子４４は曲線８３のようなI-V特性を示し、光が入射された状態では曲線８４のようなI-V特性を示す。
【００５７】
この構造によれば、絶縁層５７の存在によって、第１電極５と第２金属層４の間にキャパシタ６７が形成される。なお、等価回路図上において、ダイオード２３，２９，３０は、第２金属層４と半導体基板２の間のショットキー・バリアに対応する。また、抵抗２４は半導体基板２内の抵抗に、抵抗２６は第２金属層４内の抵抗にそれぞれ対応する。
【００５８】
この構成の場合、キャパシタ６７が存在していることから、光が入射されたときの起電力をキャパシタ６７に蓄積することはできる。しかし、抵抗２６が存在することから、逆方向へのリーク電流が発生するため、十分な電力を蓄えることはできない。すなわち、光照射による発電と共に、蓄電と消費が同時に生じる構成であり、十分な起電力を得る構成とはいえない（図１９参照）。なお、前述したように、この素子４４では蓄電機能が存在するので、図１９に示す曲線８４のようにI-V特性にはヒステリシス性が現れている。
【００５９】
（比較例５）
図２０は、比較例５の断面構造を模式的に示したものである。この素子４５は、半導体基板２の一部上面に第２金属層４を形成し、その上層に第２電極６を形成している。そして、半導体基板２の別の一部上面に第１金属層３を形成し、その上層に第１電極５を形成している。第２金属層４と半導体基板２の間はショットキー接触が形成され、第１金属層３と半導体基板２の間はオーミック接触が形成されている。
【００６０】
そして、半導体基板２の上面において、第１金属層３の形成箇所と第２金属層４の形成箇所の間には、金属ナノ構造５１が形成されている。
【００６１】
なお、図２１は、この素子４５の等価回路図である。また、図２２はこの素子４５のI-V特性を示すグラフであり、素子４５は光が入射されていない状態では曲線８５のようなI-V特性を示し、光が入射された状態では曲線８６のようなI-V特性を示す。
【００６２】
等価回路図上において、ダイオード２３は、第２金属層４と半導体基板２の間のショットキー・バリアに対応し、ダイオード３９は金属ナノ構造５１と半導体基板２の間のショットキー・バリアに対応する。また、抵抗２４は半導体基板２内の抵抗に対応し、抵抗２６は第２金属層４内の抵抗に対応し、抵抗５３は金属ナノ構造５１内の抵抗に対応する。
【００６３】
図２１に示す等価回路図によれば、通常状態において、第１電極５及び第２電極６は、抵抗２６及び抵抗５３を介して導通している。よって、検討用素子２１と同様に、電流電圧特性が抵抗２６及び抵抗５３に支配される結果、比例特性となり、０Ｖ近傍での電位差の発生は期待できない。なお、ダイオード３９は光照射されると電力を発生するが、起電力を電圧として取り出すための電極が存在しないため、やはり第１電極５と第２電極６の間には電位差が生じない。
【００６４】
従って、図２２に示すように、印加電圧が０Ｖの状態において、素子４５にはほとんど電流が流れず、光電変換機能は実現されない。
【００６５】
以上により、比較例１〜５と対比しても、図１に示す光電変換素子１が、高効率で光起電力を取り出すことができることが分かる。
【００６６】
［製造方法］
以下、図１に示す光電変換素子１の製造方法につき、図２３Ａ〜図２３Ｃの工程断面図を参照して説明する。
【００６７】
まず、図２３Ａに示すように、半導体基板２を準備する。具体的には、Ｓｉ基板を通常の方法にて洗浄する。なお、前述したように、基板としてはＳｉの他、ＧａＡｓ，ＧａＮ，ＳｉＣ，ＳｉＮ，ＩｎＰ，ＺｅＳｅなどの半導体材料を用いても構わない。
【００６８】
次に、図２３Ｂに示すように、半導体基板２の上面の一部領域に、第１金属層３をオーミック配線パターンにて蒸着する。具体的には、ＴｉやＡｌなどのオーミック用金属を、例えば厚さ数百ｎｍにて形成する。その後、積層体をアニール処理することで、第１金属層３と半導体基板２をオーミック接触させる。一例としては、数百℃の温度条件で数分間保持させる。
【００６９】
次に、図２３Ｃに示すように、第１金属層３の形成箇所から離間した位置における半導体基板２の上面の一部領域に、第２金属層４を蒸着する。第２金属層４として利用される材料としては、半導体基板２がｎ型Ｓｉである場合には、Ｃｏ，Ｎｉ，Ａｕ，Ａｇ，Ｐｔ，Ｆｅ，Ｗなどを用い、ｐ型Ｓｉである場合には、Ｉｎ，Ｚｎ，Ｍｇ，Ｌｉ，Ｃｕなどを用いる。形成する膜厚は、例えば数ｎｍから数十ｎｍ程度とする。また、第１金属層３との離間距離は、例えば５００μｍ以下とする。
【００７０】
その後、積層体をアニール処理することで、第２金属層４と半導体基板２をショットキー接触させる。一例として、数百℃の温度条件で数分間保持させる。
【００７１】
その後、通常の方法により、第１金属層３の上面に第１電極５を、第２金属層４の上面に第２電極６をそれぞれ形成することで、図１に示す素子１が得られる。第１電極５、第２電極６としては、例えばＡｕ，Ａｇ，Ｐｔ，Ｃｕ，Ｐｄなどを用いることができる。
【００７２】
以上のように、光電変換素子１は、半導体基板２の同一面側にアノード電極とカソード電極を形成した構成であるため、基板を表裏反転させるプロセスが必要なく、簡易なプロセスによって実現することができる。
【００７３】
なお、上記工程では、アニール処理を２回に分けて行ったが、半導体基板２の上面に、第１金属層３及び第２金属層４を蒸着させた状態で、数百℃の温度条件で数分間保持させるアニール処理を１回だけ行うものとしても構わない。また、図８に示す光電変換素子１Ａを製造する際には、例えばアニール処理完了後、第１金属層３と第２金属層４の離間部分を充填するようにＳｉＯ２やＳｉＮなどで構成される絶縁膜１１を成膜すればよい。
【符号の説明】
【００７４】
１，１Ａ      ：    光電変換素子
２      ：    半導体基板
３      ：    第１金属層
４      ：    第２金属層
５      ：    第１電極
６      ：    第２電極
７      ：    導電薄膜層
１０      ：    空隙
１１      ：    絶縁層
１５      ：    等価ダイオード
１６，１７      ：    等価抵抗
１８      ：    光入射なし時のI-V特性曲線
１９      ：    光入射時のI-V特性曲線
２１      ：    検討用の素子
２３      ：    等価ダイオード
２４，２５，２５ａ，２５ｂ，２６      ：    等価抵抗
２７      ：    光入射なし時のI-V特性曲線
２８      ：    光入射時のI-V特性曲線
２９，３０      ：    等価ダイオード
３１      ：    光
３２      ：    キャリア
３３      ：    ショットキー・バリア
３５      ：    伝導帯
３６      ：    価電子帯
３８，３９      ：    等価ダイオード
４１      ：    比較例１の素子
４２      ：    比較例２の素子
４３      ：    比較例３の素子
４４      ：    比較例４の素子
４５      ：    比較例５の素子
５１，５２      ：    金属ナノ構造
５３，５４      ：    等価抵抗
５５      ：    シリコン拡散部
５７      ：    絶縁層
６１，６２，６３，６４    ：    等価ダイオード
６５，６６    ：    等価抵抗
６７      ：    等価キャパシタ
８１      ：    光入射なし時のI-V特性曲線
８２      ：    光入射時のI-V特性曲線
８３      ：    光入射なし時のI-V特性曲線
８４      ：    光入射時のI-V特性曲線
８５      ：    光入射なし時のI-V特性曲線
８６      ：    光入射時のI-V特性曲線
９０      ：    従来の光電変換素子
９１      ：    Ｓｉ基板
９２      ：    Ｓｉ基板とショットキー接触された金属層
９３      ：    Ｓｉ基板とオーミック接触された金属層
９４      ：    電極
９７      ：    光入射なし時のI-V特性曲線
９８      ：    光入射時のI-V特性曲線
【図１】
2014146703.tif 000003
【図２】
2014146703.tif 000004
【図３】
2014146703.tif 000005
【図４】
2014146703.tif 000006
【図５】
2014146703.tif 000007
【図６】
2014146703.tif 000008
【図７】
2014146703.tif 000009
【図８】
2014146703.tif 000010
【図９】
2014146703.tif 000011
【図１０】
2014146703.tif 000012
【図１１】
2014146703.tif 000013
【図１２】
2014146703.tif 000014
【図１３】
2014146703.tif 000015
【図１４】
2014146703.tif 000016
【図１５】
2014146703.tif 000017
【図１６】
2014146703.tif 000018
【図１７】
2014146703.tif 000019
【図１８】
2014146703.tif 000020
【図１９】
2014146703.tif 000021
【図２０】
2014146703.tif 000022
【図２１】
2014146703.tif 000023
【図２２】
2014146703.tif 000024
【図２３Ａ】
2014146703.tif 000025
【図２３Ｂ】
2014146703.tif 000026
【図２３Ｃ】
2014146703.tif 000027
【図２４】
2014146703.tif 000028
【図２５】
2014146703.tif 000029