(57)【要約】      （修正有）【課題】チップ間での電界メッキ法により形成された金属層の厚さのばらつきを抑制し、半導体発光素子の製造歩留まりを向上させることのできる半導体ウェハを提供する。【解決手段】半導体発光素子用のチップ１２が半導体ウェハ上にマトリクス状に形成されている。各チップ１２には、Ｙ方向へ延在する２本のトレンチ溝１４および１６と、これらのトレンチ溝に挟まれたリッジ導波路１８と、トレンチ溝の外側に形成されているサポート部２０および２２が設けられている。リッジ導波路１８の上部には電極が設けられている。各チップ１２の電極は、導通線３０により電気的に接続されている。導通線３０は、チップ１２（ａ）の電極と、Ｘ方向で隣接するチップ１２（ｂ）との電極を電気的に導通させるため、チップ１２（ｃ）とチップ１２（ｄ）を経由し、チップ１２（ａ）とチップ１２（ｂ）との間の境界線を跨ぐことはない。【選択図】図２
2014139996.tif 000002
【特許請求の範囲】
【請求項１】
複数個の半導体発光素子用のチップが２次元状に形成されている半導体ウェハであって、
前記チップは、基板の上に形成されたメサ構造と、該メサ構造の上部に形成された電極と、該電極がその上に形成されるコンタクト層とを備えるものであり、
前記メサ構造は前記基板上の第１の方向においてアレイ状に形成され、
前記コンタクト層は、前記第１の方向と直交する第２の方向において、隣接するチップのコンタクト層とは分離されており、
前記第２の方向において隣接するチップ間の前記電極同士を電気的に導通する導通部材と、
前記電極の上に電界メッキにより形成された金属層とを有するものであることを特徴とする半導体ウェハ。
【請求項２】
前記メサ構造は、前記第１の方向へ延在するように形成されたリッジ型導波路を有するものであり、前記電極は前記リッジ型導波路上に形成されるものであることを特徴とする請求項１記載の半導体ウェハ。
【請求項３】
前記導通部材は、第１のチップの電極と、該第１のチップに対して前記第２の方向において隣接する第２のチップの電極との間を電気的に導通する際に、前記第１のチップと前記第１の方向において隣接するチップを経由して、前記電極間を導通するものであることを特徴とする請求項２記載の半導体ウェハ。
【請求項４】
前記チップは、前記基板上にマトリクス状に形成されるものであり、
前記導通部材は、前記第１のチップの電極と、該第１のチップに対して前記第２の方向において隣接する第２のチップの電極との間を電気的に導通する際に、まず前記第１のチップと、前記第１のチップに対して前記第１の方向において隣接する第３のチップとの間の境界線を跨ぎ、さらに前記第３のチップと、前記第３のチップに対して前記第２の方向において隣接しかつ前記第２のチップに対して前記第１の方向において隣接する第４のチップとの間の境界線を跨ぎ、その後前記第４のチップと前記第２のチップとの間の境界線を跨ぐものであり、前記第１のチップと前記第２のチップとの間の境界線は跨がないものであることを特徴とする請求項３に記載の半導体ウェハ。
【請求項５】
前記各チップにおいて、前記導通部材は線状の導通線であり、第１の導通線片、第２の導通線片および第３の導通線片から構成され、
前記第１の導通線片および第２の導通線片は、前記チップの第１の方向の境界である第１の端面線側に、前記リッジ型導波路を挟んで形成され、前記第１の導通線片および第２の導通線片の一端は、前記第１の端面線と接し、前記第１の導通線片および第２の導通線片の他端は、それぞれ異なる、前記チップの第２の方向の境界である境界線と接するものであり、前記各チップの前記電極と電気的に導通することなく、
前記第３の導通線片は、前記チップの前記第１の端面線と逆側の境界である第２の端面線側に形成され、両先端が前記第２の端面線と接するものであり、前記各チップの前記電極と電気的に導通するものであることを特徴とする請求項４に記載の半導体ウェハ。
【請求項６】
前記第１の導通線片、第２の導通線片および第３の導通線片が前記端面線と接する端部は、前記各チップにおいて、前記リッジ型導波路が形成されていない平坦な面上に形成されていることを特徴とする請求項５に記載の半導体ウェハ。
【請求項７】
前記半導体発光素子が、リッジ型導波路を有する半導体発光部が複数個集積された集積型半導体発光素子であることを特徴とする請求項１から６いずれか１項記載の半導体ウェハ。
【請求項８】
前記半導体発光素子が、一本のリッジ型導波路を有するシングルストライプ型半導体発光素子であり、前記リッジ型導波路が、前記基板の第１の方向においてアレイ状に形成されているものであることを特徴とする請求項１から７いずれか１項記載の半導体ウェハ。
【請求項９】
前記導通部材は金属により構成されるものであることを特徴とする請求項１から８いずれか１項記載の半導体ウェハ。
【請求項１０】
前記請求項１から９のいずれか１項に記載された半導体ウェハから前記チップへ分割され、前記チップの前記第１の方向の端面へ端面処理が施されていることを特徴とする半導体発光素子。
【請求項１１】
複数の半導体発光素子用のチップが２次元状に形成されている半導体ウェハの製造方法であって、
基板の上に、前記基板の第１の方向にアレイ状に形成され、前記第１の方向と直交する第２の方向においては電気的に分離されているコンタクト層と、前記コンタクト層上に形成される電極とを有するメサ構造を形成する工程と、
前記電極の上に電界メッキにより金属層を形成する工程とを有する前記チップの形成工程において、
前記メサ構造を形成する工程と電界メッキにより金属層を形成する工程との間に、前記第２の方向において、隣接するチップ間の前記電極同士を電気的に導通する導通部材を形成する工程を有することを特徴とする半導体ウェハの製造方法。
【請求項１２】
請求項１１に記載された方法で製造された半導体ウェハをチップへ分割する工程と、
分割された前記チップへ端面処理を施して半導体発光素子を製造する工程とを有することを特徴とする半導体発光素子の製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個の半導体発光素子用のチップが形成されている半導体ウェハ、該半導体ウェハの製造方法、該半導体ウェハから製造された半導体発光素子および該半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、半導体発光素子として、例えば、所定方向に延びるリッジ導波路を有する半導体レーザ素子が知られている。例えば特許文献１には、ストライプ状のリッジ導波路を有する半導体素子が記載されている。
【０００３】
このような半導体レーザ素子は、通常の半導体素子と同様に、半導体ウェハ上にチップとして形成される。まず円形の基板上に、半導体レーザ素子用の多数のチップがマトリクス状に配置された半導体ウェハを作製し、この半導体ウェハをチップへ分割し、その後端面処理を施すことにより半導体レーザ素子が作製される。図２０にこのような半導体ウェハ８０の模式的な上面図を示す。また、図２１には半導体ウェハ８０上に形成されたチップ８２の模式的概略図を示す。図２０に示すように、半導体ウェハ８０には多数のチップ８２がマトリクス状に配置されている。個々のチップ８２には、図２１に示すように、２本のトレンチ溝８４および８６と、このトレンチ溝８４および８６に挟まれたリッジ導波路８８と、トレンチ溝８４および８６の外側で溝が形成されていないサポート部９０とが設けられている。
【０００４】
このような従来の半導体レーザ素子用の半導体ウェハ８０は、たとえば、次のようなプロセスにより製造される。まず、有機金属気相成長（ＭＯＣＶＤ）法などを用いて、半導体基板上に、ｎ側半導体基板、下部クラッド層、活性層、上部クラッド層およびコンタクト層をこの順番でエピタキシャル成長により積層する。そして、この半導体積層構造のストライプ状の領域（リッジ導波路８８となる部分）の両側にある所定部分をエッチング除去することによりトレンチ溝８４および８６を形成する。また、このトレンチ溝８４および８６を形成することにより、このトレンチ溝８４および８６に挟まれたストライプ状の凸部であるリッジ導波路８８が形成され、さらにトレンチ溝８４および８６の外側に、リッジ導波路８８と略等しい高さのサポート部９０が形成される。
【０００５】
通常トレンチ溝８４および８６、リッジ導波路８８およびサポート部９０は、図２１におけるＹ方向へ、多数のチップを跨って連続して形成される。つぎに、蒸着法などにより、リッジ導波路８８のコンタクト層上にｐ側電極を形成する。さらに電解メッキ法を用いて、ｐ側電極上に金属層、例えばＡｕメッキ層を形成する。このような金属層は、例えばｐ側電極の上に形成され、電極パッドとして機能する。その後ｎ型半導体基板の裏面上にｎ側電極を形成する。
【０００６】
つぎに、この半導体ウェハ８０を、リッジ導波路８８が延びる方向（Ｙ方向）と直交する方向（Ｘ方向）に沿って、劈開する。すなわち、多数の半導体レーザ素子用のチップ８２がマトリクス状に配置された半導体ウェハ８０をバー状に分割し、チップ８２部が横一列に配列された構造体を生成する。さらに、このバー状の構造体を、個々のチップ８２へ分割する。その後、各チップ８２の端面へ反射膜を形成して、半導体レーザ素子を形成する。
【０００７】
また、本発明者は半導体発光素子として、特許文献２に記載されているようなリッジ導波路がアレイ状に配列された集積型半導体アレイ素子を提案している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１７３２７５号公報
【特許文献２】特開２０１２−０６９８００号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は上述のようなプロセスで形成された半導体発光素子の特性を解析した。その結果、上述のようなプロセスで形成された半導体発光素子においては、発光素子間の電気特性あるいは熱抵抗にばらつきが大きく、発光素子の製造歩留まりが悪化してしまう場合があるという問題があることがわかった。本発明者はその原因について、検討を重ねたところ、半導体ウェハを分割して作製された個々のチップにメッキされている金属層の厚さのばらつきが大きく、そのために発光素子間の電気特性あるいは熱特性ばらつきが大きくなっていることが分かった。
【００１０】
すなわち、半導体ウェハの製造工程においては、リッジ導波路および電極を作製後に電界メッキ法により金属層を形成する。この金属層の厚さが半導体ウェハ内で、場所により大きく異なってしまうことがある。このような場合に、分割されたチップ間でも金属層の厚さにおおきなばらつきが生じ、その結果、発光素子の電気特性あるいは熱抵抗にも大きなばらつきが生じることが判明した。本発明は、上記のような問題に鑑み、チップ間での金属層の厚さのばらつきを抑制し、半導体発光素子の製造歩留まりを向上させることのできる半導体発光素子用の半導体ウェハ、該半導体ウェハの製造方法、該半導体ウェハから製造された半導体発光素子および該半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、複数個の半導体発光素子用のチップが２次元状に形成されている半導体ウェハであって、前記チップは、基板の上に形成されたメサ構造と、該メサ構造の上部に形成された電極と、該電極がその上に形成されるコンタクト層とを備えるものであり、前記メサ構造は前記基板上の第１の方向においてアレイ状に形成され、前記コンタクト層は、前記第１の方向と直交する第２の方向において、隣接するチップのコンタクト層とは分離されており、前記第２の方向において隣接するチップ間の前記電極同士を電気的に導通する導通部材と、前記電極の上に電界メッキにより形成された金属層とを有するものであることを特徴とする。
【００１２】
なお、ここで「メサ構造」とは、導波路断面の屈折率分布が台形状のものを示している。
また、「前記メサ構造は前記基板上の第１の方向においてアレイ状に形成され」るとは、メサ構造が第1の方向へ連続して形成されるものであってもよいし、断続的に形成されるものであってもよく、第１の方向へは一列に並ぶものであればよい。
さらに、「前記コンタクト層は、前記第１の方向と直交する第２の方向において、隣接するチップのコンタクト層とは分離されて」いるとは、少なくとも第２の方向において隣接すチップのコンタクト層とは分離されているコンタクト層を意味し、第１の方向および第２の方向において隣接するチップのコンタクト層と分離されているコンタクト層、すなわちチップ毎に独立しているコンタクト層も含むものである。
【００１３】
前記メサ構造は、前記第１の方向へ延在するように形成されたリッジ型導波路を有するものであり、前記電極は前記リッジ型導波路上に形成されるものであってもよい。
【００１４】
前記導通部材は、第１のチップの電極と、該第１のチップに対して前記第２の方向において隣接する第２のチップの電極との間を電気的に導通する際に、前記第１のチップと前記第１の方向において隣接するチップを経由して、前記電極間を導通するものであってもよい。
【００１５】
前記チップは、前記基板上にマトリクス状に形成されるものであり、前記導通部材は、前記第１のチップの電極と、該第１のチップに対して前記第２の方向において隣接する第２のチップの電極との間を電気的に導通する際に、まず前記第１のチップと、前記第１のチップに対して前記第１の方向において隣接する第３のチップとの間の境界線を跨ぎ、さらに前記第３のチップと、前記第３のチップに対して前記第２の方向において隣接しかつ前記第２のチップに対して前記第１の方向において隣接する第４のチップとの間の境界線を跨ぎ、その後前記第４のチップと前記第２のチップとの間の境界線を跨ぐものであり、前記第１のチップと前記第２のチップとの間の境界線は跨がないものであってもよい。
【００１６】
前記各チップにおいて、前記導通部材は線状の導通線であり、第１の導通線片、第２の導通線片および第３の導通線片から構成され、前記第１の導通線片および第２の導通線片は、前記チップの第１の方向の境界である第１の端面線側に、前記リッジ型導波路を挟んで形成され、前記第１の導通線片および第２の導通線片の一端は、前記第１の端面線と接し、前記第１の導通線片および第２の導通線片の他端は、それぞれ異なる、前記チップの第２の方向の境界である境界線と接するものであり、前記各チップの前記電極と電気的に導通することなく、前記第３の導通線片は、前記チップの前記第１の端面線と逆側の境界である第２の端面線側に形成され、両先端が前記第２の端面線と接するものであり、前記各チップの前記電極と電気的に導通するものであってもよい。
【００１７】
前記第１の導通線片、第２の導通線片および第３の導通線片が前記端面線と接する端部は、前記各チップにおいて、前記リッジ型導波路が形成されていない平坦な面上に形成されているものであってもよい。
【００１８】
前記半導体発光素子は、リッジ型導波路を有する半導体発光部が複数個集積された集積型半導体発光素子であってもよい。
【００１９】
前記半導体発光素子は、一本のリッジ型導波路を有するシングルストライプ型半導体発光素子であり、前記リッジ型導波路が、前記基板の第１の方向においてアレイ状に形成されているものであってもよい。
【００２０】
前記導通部材は、金属により構成されるものであってもよい。
【００２１】
本発明の他の様態によれば、上記の半導体ウェハから前記チップへ分割され、前記チップの前記第１の方向の端面へ端面処理が施されていることを特徴とする半導体発光素子が提供される。
【００２２】
本発明の他の様態によれば、複数の半導体発光素子用のチップが２次元状に形成されている半導体ウェハの製造方法であって、基板の上に、前記基板の第１の方向にアレイ状に形成され、前記第１の方向と直交する第２の方向においては電気的に分離されているコンタクト層と、前記コンタクト層上に形成される電極とを有するメサ構造を形成する工程と、前記電極の上に電界メッキにより金属層を形成する工程とを有する前記チップの形成工程において、前記メサ構造を形成する工程と電界メッキにより金属層を形成する工程との間に、前記第２の方向において、隣接するチップ間の前記電極同士を電気的に導通する導通部材を形成する工程を有することを特徴とする。
なお、ここで「メサ構造」とは、導波路断面の屈折率分布が台形状のものを示している。
【００２３】
本発明の他の様態は、上記の方法で製造された半導体ウェハを前記チップへ分割する工程と、分割された前記チップへ端面処理を施して半導体発光素子を製造する工程とを有することを特徴とする半導体発光素子の製造方法を提供する。
【発明の効果】
【００２４】
本発明者は、メサ構造を有する半導体発光素子用のチップが形成される半導体ウェハの製造工程において、メサ構造および電極を作製後に電界メッキ法により金属層を形成する場合に、金属層の厚さが半導体ウェハ内で、場所により大きく異なってしまうことの原因について検討した。その結果、半導体ウェハ上において、各チップが第１の方向（Ｙ方向）では電気的に接続されているが、第２の方向（Ｘ方向）には電気的に絶縁されているため、半導体ウェハ内の抵抗分布におおきなばらつきが生じていることが原因の一つであることを解明した。
【００２５】
電界メッキを行う際には、例えば、半導体ウェハの外周部へ設けられ、コンタクト層と接続されているリング状のメッキ電極を接地することにより、ウェハ側を陰極、メッキ溶液側を陽極として直流電流を流す。電界メッキの際に形成される金属層の膜厚は、陰極電流密度(A/m2)に比例する。このため、半導体ウェハ内で抵抗分布におおきなばらつきがあると、陰極電流密度にも大きなばらつきが生じ、金属層の膜厚にも大きなばらつきが生じてしまう。
【００２６】
発明者は、メサ構造を有する半導体発光素子用のチップが、従来のようにマトリクス状に形成されている半導体ウェハの抵抗分布について検討を重ねた。その結果、トレンチ溝などを形成するためにコンタクト層が除去された領域が、多数のチップに跨って第１の方向（Ｙ方向）に延在しているために、各チップのコンタクト層は、第１の方向（Ｙ方向）と直交する第２の方向（Ｘ方向）において隣接するチップのコンタクト層とは電気的に分離されている場合であって、かつこのような半導体ウェハにおいて、電極も第２の方向（Ｘ方向）において、隣接する電極から電気的に分離されている場合、すなわち、各チップがＸ方向に電気的に絶縁されている場合には、電界メッキを行う際に、ウェハ面内での抵抗分布におおきなばらつきが生じることを明らかにした。上述したように、このように、ウェハ面内での抵抗分布におおきなばらつきが生じる場合、チップ間の電位差が大きくなり、陰極電流密度(A/m2)にも大きなばらつきが生じるので、電界メッキにより形成される金属層の厚さにも大きなばらつきが生じることとなる。
【００２７】
本発明の一態様によれば、複数個の半導体発光素子用のチップが２次元状に形成されている半導体ウェハであって、前記チップは、基板の上に形成されたメサ構造と、該メサ構造の上部に形成された電極と、該電極がその上に形成されるコンタクト層とを備えるものであり、前記メサ構造は前記基板上の第１の方向においてアレイ状に形成され、前記コンタクト層は、前記第１の方向と直交する第２の方向において、隣接するチップのコンタクト層とは分離されており、前記第２の方向において隣接するチップ間の前記電極同士を電気的に導通する導通部材と、前記電極の上に電界メッキにより形成された金属層とを有するため、半導体ウェハに形成されている各チップは、第２方向において電気的に接続されているので、電界メッキを行う際の半導体ウェハ内での抵抗分布のばらつきが抑制され、電位差も小さくなり、陰極電流密度(A/m2)のばらつきも抑制され、形成される金属層の厚さのばらつきが抑制されるという効果を得ることができる。
【００２８】
また、分割されたチップ間においても、金属層の厚さのばらつきが抑制され、その結果、ひとつの半導体ウェハから分割されて作製された発光素子間の電気特性あるいは熱抵抗のばらつきも抑制されるという効果を得ることができる。さらに、半導体発光素子の製造歩留まりも向上する。
【図面の簡単な説明】
【００２９】
【図１】本発明の好ましい第１の実施の形態の半導体ウェハの概略平面図である
【図２】第１の実施の形態の半導体ウェハの部分的な拡大図である。
【図３】第１の実施の形態の半導体ウェハに形成されたチップの概略平面図である。
【図４】図３のＡ−Ａ線概略縦断面図である。
【図５】図３のＢ−Ｂ線概略縦断面図である。
【図６】図３のＣ−Ｃ線概略縦断面図である。
【図７】第１の実施の形態の半導体ウェハの製造方法を説明するための概略断面図である。
【図８】第１の実施の形態の半導体ウェハの製造方法を説明するための概略断面図である。
【図９】本発明の好ましい第２の実施の形態の半導体ウェハの概略平面図である
【図１０】第２の実施の形態の半導体ウェハに形成されたチップの概略平面図である。
【図１１】第２の実施の形態の半導体ウェハの部分的な拡大図である。
【図１２】図１０のＡ−Ａ線概略縦断面図である。
【図１３】図１０のＢ−Ｂ線概略縦断面図である。
【図１４】図１０のＣ−Ｃ線概略縦断面図である。
【図１５】図１０のＤ−Ｄ線概略縦断面図である。
【図１６】第２の実施の形態の半導体ウェハの製造方法を説明するための概略断面図である。
【図１７】第２の実施の形態の半導体ウェハの製造方法を説明するための概略断面図である。
【図１８】第２の実施の形態の半導体ウェハの製造方法を説明するための概略断面図である。
【図１９】本発明の第２の実施の形態におけるチップとメッキ電極の間の距離とＡｕメッキ層の厚さとの関係を示す図である。
【図２０】従来の形態の半導体ウェハの概略平面図である
【図２１】従来の形態の半導体ウェハの部分的な拡大図である。
【発明を実施するための形態】
【００３０】
以下に、図面を参照して本発明に係る半導体発光素子用半導体ウェハおよびその製造方法の実施の形態を詳細に説明する。なお、各図面において、同一または対応する構成要素には同一の符号を付している。また、各図面は模式的なものであり、寸法等は現実のものとは異なっている。
【００３１】
はじめに、本発明の第１の実施の形態に係る半導体発光素子用の半導体ウェハおよびその製造方法について説明する。図１は、本発明の第１の実施の形態に係る半導体ウェハ１０の模式的な平面図である。図２は、図１に示した半導体ウェハ１０の一部を拡大した模式的な平面図である。図３は、半導体ウェハ１０上に形成されているチップ１２の模式的な平面図である。
【００３２】
図１に示すように半導体ウェハ１０は、シングルストライプレーザ素子用の半導体ウェハであり、半導体ウェハ１０上には多数のチップ１２が形成されている。図２に示すように、各チップ１２は、Ｙ方向およびＹ方向と垂直なＸ方向へ並んで、すなわちマトリクス状に配置されている。この半導体ウェハ１０は、完成後にＸ方向に設けられている端面線３５に沿って、劈開され、Ｘ方向のバー状に分割され、チップ１２が横一列に配列された構造体が生成される。このバー状の構造体は、境界線３６に沿って、個々のチップ１２へ分割される。その後、各チップ１２の端面へ反射膜が形成され、半導体発光素子であるシングルストライプレーザ素子が形成される。
【００３３】
各チップ１２には、図２に示すように、Ｙ方向へ延在する２本のトレンチ溝１４および１６と、このトレンチ溝１４および１６に挟まれたリッジ導波路１８と、トレンチ溝１４および１６の外側に形成されているサポート部２０および２２が設けられている。リッジ導波路１８の上部には電極が設けられている。なお、チップ１２のより詳細な構成については後述する。
【００３４】
半導体ウェハ１０上には、Ｘ方向に隣接するチップ１２の電極間を電気的に導通させるための導通部材である導通線３０が設けられている。この導通線３０は、例えば図２において、左上に設けられているチップ１２（ａ）の電極と、該チップ１２（ａ）に対してＸ方向右側に隣接するチップ１２（ｂ）との電極を電気的に導通させるため、まずチップ１２（ａ）の下側においてリッジ導波路１８の上部に設けられた電極を跨ぎ、かつ該電極に電気的に接続されるように形成される。次に、導通線３０は、チップ１２（ａ）に対してＹ方向下側に隣接するチップ１２（ｃ）との間の端面線３５を跨ぎ、さらにこのチップ１２（ｃ）と、該チップ１２（ｃ）に対してＸ方向右側に隣接しているチップ１２（ｄ）との間の境界線を跨ぐ。その後、導通線３０は、チップ１２（ｄ）とチップ１２（ｂ）との間の端面線を跨ぎ、該チップ１２（ｂ）の下側において、リッジ導波路１８の上部に設けられた電極を跨ぎ、かつ該電極に電気的に接続されるように形成される。
【００３５】
すなわち、導通線３０は、チップ１２（ａ）の電極と、該チップ１２（ａ）に対してＸ方向右側に隣接するチップ１２（ｂ）との電極を電気的に導通させるため、チップ１２（ｃ）とチップ１２（ｄ）を経由し、チップ１２（ａ）とチップ１２（ｂ）との間の境界線を跨ぐことがない。このようにして、導通線３０は、順次Ｘ方向へ連続して形成されている。
【００３６】
また、図３に示すように、各チップ１２には、導通線片３１がサポート部２０に設けられ、導通線片３２がサポート部２２に設けられ、導通線片３３がリッジ導波路１８の上部に形成されている電極を跨ぐように設けられている。
導通線片３１および導通線片３２は、チップ１２のＹ方向上側で、Ｘ方向に並んで配置されている複数のチップ間の電極を導通させるための導通線３０の一部を形成するものである。また導通線片３３は、チップ１２とＸ方向に並んで形成されている複数のチップ間の電極を導通させるための導通線３０の一部を形成するものである。
【００３７】
図３において、導通線片３１および導通線片３２は、チップ１２のＹ方向の上側の境界である端面線３５側に、リッジ導波路１８を挟んで形成されている。導通線片３１の一端は上側の端面線３５と接し、他端はチップ１２のＸ方向の左側の境界である境界線３６と接している。導通線片３２の一端は上側の端面線３５と接し、他端はチップ１２のＸ方向の右側の境界である境界線３６と接している。なお、導通線片３１および導通線片３２は、上述したようにサポート部２０および２２に設けられているため、チップ１２のリッジ導波路１８上に設けられている電極と電気的に導通することはない。
導通線片３３は、チップ１２の下側の境界である端面線３５側にリッジ導波路１８および電極を跨ぐように形成され、両先端がサポート部２０およびサポート部２２において端面線３５と接するものであり、リッジ導波路１８上に設けられている電極と電気的に導通している。
【００３８】
図４は、図３に示すチップ１２のＡ−Ａ線要部断面図である。図４に示すように、このチップ１２は、ｎ−ＩｎＰ基板１１０と、ｎ−ＩｎＰ基板１１０上のｎ−ＩｎＰクラッド層１１２と、ｎ−ＩｎＰクラッド層１１２上のＳＣＨ−ＭＱＷ（Separate Confinement Heterostructure Multiple Quantum Well）活性層１１４と、ＳＣＨ−ＭＱＷ活性層１１４上の第１のＰ−ＩｎＰクラッド層１１６と、第１のＰ−ＩｎＰクラッド層１１６上のｐ−ＡｌＩｎＡｓを含む層１１９と、ｐ−ＡｌＩｎＡｓを含む層１１９上の第２のＰ−ＩｎＰクラッド層１２２と、第２のＰ−ＩｎＰクラッド層１２２上のｐ−ＧａＩｎＡｓコンタクト層１２４とを備えている。なお、ＳＣＨ−ＭＱＷ活性層１１４には，例えば，レーザの発振波長が１．２５〜１．６μｍ帯の場合には，ＧａＩｎＡｓＰ井戸層やＡｌＧａＩｎＡｓ井戸層が用いられる。
【００３９】
チップ１２の上面１０１側には、トレンチ溝１４、１６が設けられている。トレンチ溝１４、１６は、ｐ−ＡｌＩｎＡｓを含む層１１９よりも深く、第１のＰ−ＩｎＰクラッド層１１６に達して設けられている。
【００４０】
トレンチ溝１４とトレンチ溝１６との間には、ストライプ状のリッジ導波路１８が形成され、トレンチ溝１４とトレンチ溝１６の外側には、サポート部２０および２２とが形成されている。トレンチ溝１４および１６と、リッジ導波路１８とは、図４の平面に対して垂直な方向へ延在している。リッジ導波路１８、サポート部２０および２２は、第１のＰ−ＩｎＰクラッド層１１６の上部と、ｐ−ＡｌＩｎＡｓを含む層１１９と、第２のＰ−ＩｎＰクラッド層１２２と、ｐ−ＧａＩｎＡｓコンタクト層１２４とを備えている。
【００４１】
ｐ−ＡｌＩｎＡｓを含む層１１９は、ｐ−ＡｌＩｎＡｓ層１１８と、ＡｌＩｎＡｓを酸化した酸化絶縁物層１２０とを備えている。
【００４２】
トレンチ溝１４と溝１６との間には、ストライプ状のリッジ導波路１８が形成されていることから、トレンチ溝１４の内側の側面およびトレンチ溝１６の内側の側面はリッジ導波路１８の両側の側面であり、リッジ導波路１８の両側の側面に酸化絶縁物層１２０の端部が露出し、酸化絶縁物層１２０は、両側の側面からリッジ導波路１８の内側に向かってｐ−ＡｌＩｎＡｓを含む層１１９内に延在して設けられている。ｐ−ＡｌＩｎＡｓを含む層１１９のリッジ導波路１８の中央の領域には、ｐ−ＡｌＩｎＡｓ層１１８が両側の酸化絶縁物層１２０に挟まれて設けられている。
【００４３】
ｐ−ＧａＩｎＡｓコンタクト層１２４上、トレンチ溝１４の側面上および底面上、トレンチ溝１６の側面上および底面上ならびにサポート部２０および２２上には、ＳｉＮX膜１２６が設けられている。ＳｉＮX膜１２６はパッシベーション膜として機能する。
【００４４】
リッジ導波路１８上のＳｉＮX膜１２６の中央部には、窓２６がＹ方向に沿って、設けられている。窓２６によって、リッジ導波路１８のｐ−ＧａＩｎＡｓコンタクト層１２４が露出している。
【００４５】
リッジ導波路１８のＳｉＮX膜１２６上には、ｐ側電極１２８が設けられている。ｐ側電極１２８は窓２６を介して、リッジ導波路１８のｐ−ＧａＩｎＡｓコンタクト層１２４に接続されている。
ｐ側電極１２８の上には、電極パッドとして機能するＡｕメッキ層１２９が設けられている。基板１１０の底面１０２側には、ｎ側電極１３０が設けられている。
【００４６】
リッジ導波路１８内のｐ−ＡｌＩｎＡｓを含む層１１９においては、中央のｐ−ＡｌＩｎＡｓ層１１８が両側の酸化絶縁物層１２０に挟まれて設けられている。そのため、両側の酸化絶縁物層１２０が、窓２６に設けられたｐ側電極１２８と底面のｎ側電極１３０との間を上下方向に流れる電流を狭窄する電流狭窄構造として機能する。Ｙ方向と交差するチップの端面がレーザ光の発振面となる。レーザ素子として作製された後には、端面に露出するＳＣＨ−ＭＱＷ活性層１１４からレーザ光が出射する。
【００４７】
図５は、図２に示すチップ１２のＢ−Ｂ線要部断面図である。図５においては、サポート部２０、トレンチ溝１４、リッジ導波路１８、トレンチ溝１６およびサポート部２２に跨って、Ｔｉ／Ｐｔの２層構造からなる導通線片３３が設けられている。導通線片３３は、ＳｉＮX膜１２６およびｐ側電極１２８の上に形成されている。また導通線片３３の上には、Ａｕメッキ層１２９が設けられている。
【００４８】
図６は、図２に示すチップ１２のＣ−Ｃ線要部断面図である。図６においては、サポート部２０およびサポート部２２に、Ｔｉ／Ｐｔの２層構造からなる導通線片３１および３２が設けられている。導通線片３１および３２は、ＳｉＮX膜１２６上に形成されている。また導通線片３１および３２の上には、Ａｕメッキ層１２９が設けられている。
【００４９】
次に、図７および図８を参照して、第１の実施の形態の半導体ウェハ１０の製造方法を説明する。なお、断面図としては、図３に示すチップ１２のＢ−Ｂ線要部断面図を用いる。
まず、図７（ａ）に示すように、ＭＯＣＶＤ法により、ｎ−ＩｎＰ基板１１０上に、ｎ−ＩｎＰクラッド層１１２を形成し、ｎ−ＩｎＰクラッド層１１２上にＳＣＨ−ＭＱＷ活性層１１４を形成し、ＳＣＨ−ＭＱＷ活性層１１４上に第１のＰ−ＩｎＰクラッド層１１６を形成し、第１のＰ−ＩｎＰクラッド層１１６上にｐ−ＡｌＩｎＡｓ層１１７を形成し、ｐ−ＡｌＩｎＡｓ層１１７上に第２のＰ−ＩｎＰクラッド層１２２を形成し、第２のＰ−ＩｎＰクラッド層１２２上にｐ−ＧａＩｎＡｓコンタクト層１２４を形成する。
【００５０】
その後、図７（ｂ）に示すように、ＳｉＯ２からなるマスク１４０を選択的に形成し、マスク１４０をエッチングマスクとして、ｐ−ＧａＩｎＡｓコンタクト層１２４、第２のＰ−ＩｎＰクラッド層１２２、ｐ−ＡｌＩｎＡｓ層１１７をエッチング除去し、さらに、第１のＰ−ＩｎＰクラッド層１１６を途中までエッチング除去し、トレンチ溝１４および溝１６の対を、Ｙ方向、Ｘ方向へそれぞれ複数形成する。なお、トレンチ溝１４および１６は、半導体へき開面の結晶方位が。へき開端面として、(100)、(110)あるいは(111)面となるように、形成される。すなわちＸ方向は(100)、(110)あるいは(111)方向であり、Ｙ方向はＸ方向に対して直交する方向である。
【００５１】
また、各対のトレンチ溝１４と溝１６とがエッチングされることにより、トレンチ溝１４と溝１６との間には、Ｙ方向に延在するストライプ状のリッジ導波路１８が形成される。トレンチ溝１４、１６は、Ｙ方向に沿って延在するように設けられる。ストライプ状のリッジ導波路１８は、第１のＰ−ＩｎＰクラッド層１１６の上部と、ｐ−ＡｌＩｎＡｓ層１１７と、第２のＰ−ＩｎＰクラッド層１２２と、ｐ−ＧａＩｎＡｓコンタクト層１２４とを備えている。
【００５２】
トレンチ溝１４、１６の側部には、第１のＰ−ＩｎＰクラッド層１１６と、ｐ−ＡｌＩｎＡｓ層１１７と、第２のＰ−ＩｎＰクラッド層１２２と、ｐ−ＧａＩｎＡｓコンタクト層１２４とが露出している。
【００５３】
次に、図７（ｃ）に示すように、マスク１４０を除去する。その後、水蒸気を使用して酸化する酸化装置（図示せず）によって、水蒸気中、約４５０℃で酸化処理を行い、トレンチ溝１４、１６の側部に露出するｐ−ＡｌＩｎＡｓ層１１７を、トレンチ溝１４、１６の側部から酸化し、ｐ−ＡｌＩｎＡｓ層１１７を、ｐ−ＡｌＩｎＡｓ層１１８と、ＡｌＩｎＡｓを酸化した酸化絶縁物層１２０とを備えるｐ−ＡｌＩｎＡｓを含む層１１９に形成する。
【００５４】
トレンチ溝１４と溝１６との間には、ストライプ状のリッジ導波路１８が形成されていることから、リッジ導波路１８の両側の側面に酸化絶縁物層１２０の端部が露出し、酸化絶縁物層１２０は、リッジ導波路１８の両側の側面からリッジ導波路１８の内側に向かってｐ−ＡｌＩｎＡｓを含む層１１９内を延在し、ｐ−ＡｌＩｎＡｓを含む層１１９のリッジ導波路１８の中央の領域には、ｐ−ＡｌＩｎＡｓ層１１８が両側の酸化絶縁物層１２０に挟まれた状態で残される。
【００５５】
水蒸気中、約４５０℃での酸化処理の後、基板１１０の温度を下げて酸化を止めるが、１００℃よりも低い温度にはせず、基板１１０を１００℃以上、例えば２５０℃の温度に保持した状態で、酸化装置（図示せず）から搬出し、その後プラズマＣＶＤ装置（図示せず）に搬入する。あるいは、酸化装置（図示せず）とプラズマＣＶＤ装置（図示せず）との間にロードロック室（図示せず）を接続して、窒素雰囲気中または真空雰囲気中で、基板１１０を酸化装置（図示せず）からロードロック室（図示せず）を経由してプラズマＣＶＤ装置（図示せず）に搬送する。この場合は、基板１１０の温度を１００℃よりも低い温度として搬送してもよい。
【００５６】
次に、図７（ｄ）に示すように、プラズマＣＶＤ装置（図示せず）を使用して、モノシランガスと窒素ガスとを用いてプラズマＣＶＤ法により、ｐ−ＧａＩｎＡｓコンタクト層１２４上、トレンチ溝１４の側面上および底面上、トレンチ溝１６の側面上および底面上、サポート部２０および２２上に、ＳｉＮX膜１２６を形成する。なお、ＳｉＮX膜１２６はパッシベーション膜として機能する。
【００５７】
次に、リッジ導波路１８上のＳｉＮX膜１２６の中央部に、窓２６をＹ方向に沿って形成する。窓２６によって、リッジ導波路１８のｐ−ＧａＩｎＡｓコンタクト層１２４を露出する。次に、ｎ−ＩｎＰ基板１１０が所定の厚さとなるように、ｎ−ＩｎＰ基板１１０の底面１０２を研磨する。
【００５８】
次に、リッジ導波路１８上に、ｐ側電極１２８を設ける。ｐ側電極１２８は窓２６を介して、リッジ導波路１８のｐ−ＧａＩｎＡｓコンタクト層１２４に接続される。
【００５９】
次に、図８（ａ）に示すように、サポート部２０、トレンチ溝１４、リッジ導波路１８、トレンチ溝１６およびサポート部２２に跨って、Ｔｉ／Ｐｔの２層構造からなる導通線片３３を形成する。導通線片３３は、ＳｉＮX膜１２６およびｐ側電極１２８の上に形成する。なお、図８（ａ）には示されていないが、導通線片３３を形成すると同時に導通線片３１および３２も、ＳｉＮX膜１２６の上に形成する。
【００６０】
次に、図８（ｂ）に示すように、ｐ側電極１２８および導通線片３１、３２および３３の上に、電解メッキ法を用いて、電極パッドとして機能する厚膜のＡｕメッキ層１２９を形成する。まず半導体ウェハ１０をメッキ溶液へ浸し、半導体ウェハ１０の上部溶液中にプラスのメッキ電極として円盤電極を配置し、さらに半導体ウェハの外周部へマイナスのメッキ電極としてリング電極を接触させる。この状態で、直流電流を流して、電解メッキを行いＡｕ膜を析出させる。
Ａｕメッキ層１２９の形成後、基板１１０の底面１０２側に、ｎ側電極１３０を形成する。
【００６１】
つぎに、この半導体ウェハ１０をリッジ導波路１８が延びる方向と直交する方向に沿って、劈開する。まず、半導体ウェハ１０をＸ方向のバー状に分割し、チップ１２が横一列に配列された構造体を生成する。この後、このバー状の構造体を分割して、個々のチップ１２へ分割する。その後、各チップ１２の端面へ反射膜を形成して、半導体レーザ素子を形成する。
【００６２】
このように、各チップ１２に導通線片３１、３１および３３が形成される。また導通線片３１および３２は、Ｙ方向上側に隣接するチップ１２の導通線片３３と繋がっており、導通線３０として機能する。導通線片３３は、Ｙ方向下側に隣接するチップ１２の導通線片３１および３２と繋がっており、導通線３０として機能する。このため、各チップ１２の電極１２８は、Ｙ方向において隣接するチップを介してＸ方向においても、隣接するチップ１２の電極１２８と電気的に接続されている。従って、各チップ１２の電極は、Ｘ方向およびＹ方向の両方向において隣接するチップ１２の電極１２８と電気的に接続される。
このため、電界メッキによりＡｕメッキ層１２９を形成する際に、各チップがＸ方向においては電気的に絶縁されている従来の半導体ウェハに比べ、抵抗分布のばらつきが低減し、チップ間の電位差も低減するので、陰極電流密度のばらつきも低減する。電解メッキによりＡｕメッキ層１２９を形成する場合には、形成されるＡｕメッキ層の膜厚は、陰極電流密度（Ａ／ｍ２）に比例するため、Ａｕメッキ層１２９の膜厚のばらつきも低減される。
【００６３】
また、分割されたチップ１２間においても、Ａｕメッキ層１２９の厚さのばらつきが抑制される。その結果、ひとつの半導体ウェハから分割されて作製された発光素子間の電気特性あるいは熱抵抗のばらつきも抑制される。このため、半導体発光素子の製造歩留まりも向上する。
【００６４】
さらに、導通線３０は、図２に示すように、チップ１２（ａ）の電極と、該チップ１２（ａ）に対してＸ方向右側に隣接するチップ１２（ｂ）との電極を電気的に導通させるため、チップ１２（ｃ）とチップ１２（ｄ）を経由し、チップ１２（ａ）とチップ１２（ｂ）との間の境界線を跨ぐことがない。このため、例えば、この半導体ウェハ１０を、完成後にＸ方向に設けられている端面線３５に沿って、劈開して、Ｘ方向のバー状に分割し、チップ１２が横一列に配列された構造体を生成すると、この構造体においては、各チップ１２が電気的に独立したチップとなる。このため、この構造の状態において、電気的に独立したチップごとに種々の製造検査を行うこともでき、製造効率が向上する。
【００６５】
なお、導通線３０は、上記実施の形態１のように、電極１２８と別個に形成されるものであってもよいし、電極１２８を形成する際に、同材料により、電極１２８の一部を兼用する形で形成されるものであってもよい。
【００６６】
（実施の形態２）
次に、本発明の実施の形態２に係る半導体発光素子用の半導体ウェハおよびその製造方法について説明する。図９は、本実施の形態２に係る半導体ウェハ４０の模式的な平面図である。図１０は、図９に示した半導体ウェハ４０に設けられているレーザアレイ素子である集積型半導体レーザ素子用のチップ４２の模式的な平面図である。図１１は、図９に示した半導体ウェハ４０の一部を拡大した模式的な平面図である。
【００６７】
図９に示すように半導体ウェハ４０は、集積型半導体レーザ素子用の半導体ウェハであり、半導体ウェハ４０上には多数のチップ４２がマトリクス状に形成されている
【００６８】
図１０に示すように、この集積型半導体レーザ素子用のチップ４２は、ＤＦＢレーザアレイ５１と、ＤＦＢレーザアレイ５１と接続した多モード干渉（Multi-Mode Interference：ＭＭＩ）型の光合流器５２と、光合流器５２と接続した半導体光増幅器５３と、半導体光増幅器と接続した半導体光変調器５４とが、基板上にモノリシックに集積されたものである。ＤＦＢレーザアレイ５１は、波長１５３０ｎｍ〜１６３０ｎｍにおいて互いに異なるレーザ発振波長を有するＤＦＢレーザ５１ａ−１〜５１ａ−６と、サポートメサ５１ｂ−１〜５１ｂ−５とが、交互に並べられて配置したものである。ＤＦＢレーザ５１ａ−１〜５１ａ−６、サポートメサ５１ｂ−１〜５１ｂ−５、光合流器５２、半導体光増幅器５３、および半導体光変調器５４はリッジ型光導波路で構成されている。各リッジ型光導波路の脇には、リッジ型光導波路を形成するためのトレンチ溝５５、５６、５８および５９が設けられている。また、トレンチ溝５５、５８および５９の外側には、サポート部５７が設けられている。
【００６９】
なお、各チップ４２には、導通線片６１および導通線片６２がサポート部５７に設けられている。また、導通線片６３が、リッジ型光導波路である半導体増幅器５３に形成されている電極を跨ぐように設けられている。
図１０において、導通線片６１および導通線片６２は、チップ４２のＹ方向の左側の境界である端面線６５側に、半導体増幅器５３を挟んで形成されている。導通線片６１の一端は左側の端面線６５と接し、他端はチップ４２のＸ方向の上側の境界である境界線６６と接している。導通線片６２の一端は左側の端面線６５と接し、他端はチップ４２のＸ方向の下側の境界である境界線６６と接している。なお、導通線片６１および導通線片６２は、上述したようにサポート部５７に設けられているため、チップ４２の半導体増幅器５３に設けられている電極と電気的に導通することはない。
導通線片６３は、チップ４２の右側の境界である端面線６５側に半導体増幅器５３の電極を跨ぐように形成され、両先端がサポート部５７において端面線６５と接するものであり、半導体増幅器５３の電極と電気的に導通している。
【００７０】
図１１に示すように、各チップ４２は、Y方向およびＸ方向へ並んで形成されている。半導体ウェハ４０上には、Ｘ方向に隣接するチップ４２の半導体増幅器５３の電極間を電気的に導通させるための導通部材である導通線６０が設けられている。
この導通線６０は、例えば図１１において、左上に設けられているチップ４２（ａ）の電極と、該チップ４２（ａ）に対してＸ方向右側に隣接するチップ４２（ｂ）との電極を電気的に導通させるため、まずチップ４２（ａ）の下側において半導体増幅器５３の電極と電気的に接続されるように形成され、次にチップ４２（ａ）に対してＹ方向下側に隣接するチップ４２（ｃ）との間の端面線６５を跨ぐ。さらに、導通線６０は、このチップ４２（ｃ）と、該チップ４２（ｃ）に対してＸ方向右側に隣接しているチップ４２（ｄ）との間の境界線６６を跨ぐ。さらに、導通線６０は、チップ４２（ｄ）とチップ４２（ｂ）との間の端面線６５を跨ぎ、該チップ４２（ｂ）の下側において半導体増幅器５３の電極と電気的に接続されるように形成される。
【００７１】
すなわち、導通線６０は、チップ４２（ａ）の電極と、該チップ４２（ａ）に対してＸ方向右側に隣接するチップ４２（ｂ）との電極を電気的に導通させるため、チップ４２（ｃ）およびチップ４２（ｄ）を経由し、チップ４２（ａ）とチップ４２（ｂ）との間の境界線を跨ぐことがない。このようにして、導通線６０は、順次Ｘ方向へ連続して形成されている。
なお、図１０に示した導通線片６１および導通線片６２は、チップ４２のＹ方向上側で、Ｘ方向に並んで配置されている複数のチップ間の電極を導通させるための導通線６０の一部を形成するものである。また導通線片６３は、チップ４２とＸ方向に並んで形成されている複数のチップ間の電極を導通させるための導通線６０の一部を形成するものである。
【００７２】
半導体ウェハ４０上に形成されたチップ４２は、分割され端面処理を施されて、集積型半導体レーザ素子となる。この集積型半導体レーザ素子は以下のように動作する。まず、ＤＦＢレーザ５１ａ−１〜５１ａ−６のうち選択されたいずれか一つが電流を注入されてレーザ光を出力する。光合流器５２が出力されたレーザ光を半導体光増幅器５３に入力させる。半導体光増幅器５３が入力されたレーザ光を増幅する。そして、半導体光変調器５４が増幅したレーザ光を変調し、レーザ信号光として出力する。集積型半導体レーザ素子は、選択するＤＦＢレーザ５１ａ−１〜５１ａ−６を変更することによって、波長可変の光送信器として機能する。
【００７３】
図１２は、図１０に示すチップ４２のＡ−Ａ線要部断面図であり、ＤＦＢレーザアレイ５１の断面構造を示している。図１２に示すように、ＤＦＢレーザアレイ５１は、ｎ側電極２０１を裏面に形成し、かつバッファ層としての役割も果たすｎ型のＩｎＰからなる下部クラッド層を表面に形成した、ｎ型のＩｎＰからなる基板２０２上に、活性コア層２０３と、ｐ型のＩｎＰからなる上部クラッド層２０４と、１．１５ＱのＧａＩｎＡｓＰからなるエッチストップ層２０５と、ｐ型のＩｎＰ層と１．２５ＱのＧａＩｎＡｓＰ層との周期構造が長さ方向に形成されたグレーティング層２０６と、ｐ型のＩｎＰからなる上部クラッド層２０７と、ｐ型のＩｎＧａＡｓＰからなるコンタクト層２０８とが積層した半導体積層構造を有している。ここで、１．１５Ｑとは、バンドギャップ波長が１．１５μｍとなる組成を意味する。また、グレーティング層２０６の周期構造の周期は、ＤＦＢレーザ５１ａ−１〜５１ａ−６のそれぞれで互いに異なっている。その結果、ＤＦＢレーザ５１ａ−１〜５１ａ−６は、グレーティング層２０６の周期により定まる互いに異なる波長のレーザ光を出力することができる。
【００７４】
ＤＦＢレーザ５１ａ−１〜５１ａ−６およびサポートメサ５１ｂ−１〜５１ｂ−５の間の領域には、コンタクト層２０８からエッチストップ層２０５の表面に到るまでの深さにトレンチ溝５６が形成されている。このトレンチ溝５６によってＤＦＢレーザ５１ａ−１〜５１ａ−６およびサポートメサ５１ｂ−１〜５１ｂ−５が離間されるとともに、そのリッジ形状が形成されている。なお、ＤＦＢレーザアレイ５１の幅方向の最も外側に位置するトレンチ溝を最外トレンチ溝５５とし、最外トレンチ溝５５の内側に位置するトレンチ溝を内側トレンチ溝５６とする。最外トレンチ溝５５の外側は溝構造がないサポート部５７である。また、最外トレンチ溝５５の幅は内側トレンチ溝５６の幅よりも広くなっている。
【００７５】
各トレンチ溝５５、５６の内壁を含めた半導体積層構造の表面はＳｉＮからなる保護膜２０９によって覆われている。また、各トレンチ溝５５、５６は有機絶縁材料であるポリイミド２１０によって埋められている。ＤＦＢレーザ５１ａ−１〜５１ａ−６の上部においては、保護膜２０９は除去されてコンタクト層２０８が露出しており、そこにコンタクト層２０８と接触するようにｐ側電極２１１が形成されている。このｐ側電極２１１はポリイミド２１０の表面に到るまで延設している。
【００７６】
さらに、ｐ側電極２１１上には電極パッド２１２およびＡｕメッキ層２１３が順次積層形成されている。電極パッド２１２およびＡｕメッキ層２１３はポリイミド２１０の表面を介して隣接するサポートメサ５１ｂ−１〜５１ｂ−５の上部に到るまで延設しており、ポリイミド２１０およびサポートメサ５１ｂ−１〜５１ｂ−５によって保持されている。
さらに、サポート部５７の両端部には、Ｌ字状の導通線片６１および６２と、Ａｕメッキ層２１３が順次積層形成されている。なお、導通線片６１、６２および６３は、電極パッド２１２と同材料により、同時に形成されている。
【００７７】
図１３は、図９に示すチップ４２のＢ−Ｂ線要部断面図であり、半導体光増幅器５３の断面構造を示している。図１３に示すように、半導体光増幅器５３は、ｎ側電極２０１を裏面に形成し下部クラッド層を表面に形成した基板２０２上に、活性コア層２０３と、上部クラッド層２０４と、エッチストップ層２０５と、上部クラッド層２０７と、コンタクト層２０８とが積層した半導体積層構造を有している。また、半導体光増幅器５３の両側には、コンタクト層２０８からエッチストップ層２０５の表面に到るまでの深さにトレンチ溝５８が形成されている。このトレンチ溝５８によって半導体光増幅器５３のリッジ形状が形成されている。
【００７８】
トレンチ溝５８の内壁を含めた半導体積層構造の表面は保護膜２０９によって覆われている。また、トレンチ溝５８はポリイミド２１０によって埋められている。半導体光増幅器５３の上部においては、保護膜２０９は除去されてコンタクト層２０８が露出しており、そこにコンタクト層２０８と接触するようにｐ側電極２１１が形成されている。このｐ側電極２１１はポリイミド２１０の表面に到るまで延設している。さらに、ｐ側電極２１１上には電極パッド２１２およびＡｕメッキ層２１３が順次積層形成されている。電極パッド２１２およびＡｕメッキ層２１３はポリイミド２１０の表面を介して隣接するサポート部５７の上部に到るまで延設しており、ポリイミド２１０およびサポート部５７によって保持されている。
【００７９】
図１４は、図９に示すチップ４２のＣ−Ｃ線要部断面図である。導通線片６３がもうけられている以外は、図１３に示すチップ４２のＢ−Ｂ線要部断面図と同じ構成である。導通線片６３は、上述したように、電極パッド２１２と同材料により同じ工程で形成される。このため、図１４においては、半導体光増幅器５３の上部においては、導通線片６３は、電極パッド２１２を兼ねている。
【００８０】
図１５は、図９に示すチップ４２のＤ−Ｄ線要部断面図であり、光合流器５２の断面構造を示している。図１１に示すように、光合流器５２は、ｎ側電極２０１を裏面に形成した基板２０２上に、ノンドープのＩｎＰからなる下部クラッド層２１４と、１．３５ＱのＧａＩｎＡｓＰからなる受動コア層２１５と、ノンドープのＩｎＰからなる上部クラッド層２１６と、エッチストップ層２０５と、上部クラッド層２０７とが積層した半導体積層構造を有している。また、光合流器５２の両側には、上部クラッド層２０７からエッチストップ層２０５の表面に到るまでの深さにトレンチ溝５９が形成されている。このトレンチ溝５９によって光合流器５２のリッジ形状が形成されている。また、トレンチ溝５９の外側には、エッチストップ層２０５の上に、上部クラッド層２０７とコンタクト層２０８が積層されているサポート部５７が形成されている。さらに、トレンチ溝５９の内壁を含めた半導体積層構造の表面は保護膜２０９によって覆われている。また、トレンチ溝５９はポリイミド２１０によって埋められている。なお、半導体光変調器５４については、半導体光増幅器５３と同一の断面構造を有している。
【００８１】
（製造方法）
つぎに、集積型半導体レーザ素子用のチップ４２の製造方法について、図１６〜図１８を参照して説明する。
【００８２】
はじめに、ＭＯＣＶＤ（Metal  Organic  chemical  Vapor  Deposition）結晶成長装置を用い、成長温度６００度において、基板２０２上にバッファ層を成長し、さらに、活性コア層２０３、上部クラッド層２０４、エッチストップ層２０５、ＧａＩｎＡｓＰ層２２０、およびｐ型のＩｎＰからなるキャップ保護層２２１を順次成長する（図１６（ａ）参照）。
【００８３】
なお、各半導体層の特性を例示すると、活性コア層２０３は、ＩｎＧａＡｓＰからなり、多重量子井戸（ＭＱＷ：Multi  Quantum  Well）構造の上下に３段階の分離閉じ込めヘテロ構造（ＳＣＨ：Separate  Confinement  Heterostructure）を形成したＭＱＷ−ＳＣＨ構造を有する。なお、ＭＱＷは例えば、６層の厚さ６ｎｍの井戸層と厚さ１０ｎｍの障壁層とが交互に積層された、いわゆる６ＱＷの構造を有する。また、上部クラッド層２０４、エッチストップ層２０５、ＧａＩｎＡｓＰ層２２０、およびキャップ保護層２２１の厚さはそれぞれ３０ｎｍ、１０ｎｍ、２０ｎｍ、１０ｎｍである。
【００８４】
つぎに、ＤＦＢレーザ５１ａ−１〜５１ａ−６を形成すべき領域において、ＩＣＰ(Inductive  Coupling  Plasma)−ＲＩＥ(Reactive  Ion  Etcher)によって、ＧａＩｎＡｓＰ層２２０の底面に到る深さまで、周期２４０ｎｍ程度の回折格子状にエッチングする（図１６（ｂ）参照）。なお、上記周期は、ＤＦＢレーザ５１ａ−１〜５１ａ−６を形成する各領域によって異なるようにする。
【００８５】
つぎに、ＤＦＢレーザ５１ａ−１〜５１ａ−６、半導体光増幅器５３、および半導体光変調器５４を形成するアクティブ領域をＳｉＮからなる保護マスクＭ１で覆い、アクティブ領域以外の領域（以下、パッシブ領域とする）をＩＣＰ−ＲＩＥと硫酸によるウェットエッチングとにより、活性コア層２０３の底面に到る深さまでエッチングし、活性コア層２０３を除去する（図１６（ｃ）参照）。
【００８６】
つぎに、パッシブ領域に、光合流器５２を形成するための半導体積層構造を形成する。具体的には、下部クラッド層２１４、受動コア層２１５、上部クラッド層２１６、およびエッチストップ層２０５を順次バットジョイント成長によって再成長する（図１６（ｄ）参照）。なお、受動コア層２１５の厚さはたとえば３００ｎｍとし、活性コア層２０３と厚さ方向の中心を一致させて接続するようにする。
【００８７】
つぎに、保護マスクＭ１を除去した後に全面に上部クラッド層２０７とコンタクト層２０８とを順次成長する。これによって、ＤＦＢレーザアレイ５１、光合流器５２、半導体光増幅器５３、および半導体光変調器５４を構成するリッジ型光導波路を形成するためのスラブ型光導波が形成される。その後、光合流器５２上のコンタクト層２０８を除去する（図１６（ｅ）、（ｆ）参照）。なお、サポート領域５７のコンタクト層２０８は除去しない。
【００８８】
つぎに、図１０のＡ−Ａ線断面に対応する図１７および図１８を用いて説明する。まず、トレンチ溝を形成するための保護マスクＭ２を形成し、ＩＣＰ−ＲＩＥによってドライエッチングを行なう（図１７（ａ）参照）。このとき、エッチストップ層２０５までエッチングしないようにする。つぎに、塩酸:燐酸＝１：３のエッチャントにより、エッチストップ層２０５の表面まで等方的にエッチングを行ない、その後、バッファードフッ酸によって保護マスクＭ２を除去する（図１７（ｂ）参照）。これによって、後工程において各トレンチ溝５５、５６、５８、５９となるトレンチ溝４５が形成されるとともに、後工程においてＤＦＢレーザアレイ５１を形成するためのリッジ型光導波路、ならびに光合流器５２、半導体光増幅器５３、および半導体光変調器５４を形成するためのリッジ型光導波路となるリッジ型光導波路４６が形成される。その後、全面に保護膜２０９を形成する（図１７（ｃ）参照）。なお、最外トレンチ溝５５は、その幅が内側トレンチ溝５６の幅よりも広くなるように形成する。トレンチ溝５８、５９の幅はたとえば最外トレンチ溝５５と同一にする。
【００８９】
つぎに、全面にポリイミド２１０を塗布する。その後２．３８質量％の酸化テトラメチルアンモニウム（ＴＭＡＨ）によってウェットエッチングを行ない、ＤＦＢレーザ５１ａ−１〜５１ａ−６を形成するためのリッジ型光導波路の上部を露出させるいわゆる頭出しを行なう。その後、各トレンチ溝５５、５６、５８、５９に残されたポリイミド２１０をキュアして熱硬化する（図１８（ａ）参照）。
【００９０】
つぎに、フォトリソグラフィ技術によって、ＤＦＢレーザ５１ａ−１〜５１ａ−６を形成するためのリッジ型光導波路ならびに半導体光増幅器５３および半導体光変調器５４を形成するためのリッジ型光導波路以外の領域をレジストで覆い、レジストで覆わなかったリッジ型光導波路の上部の保護膜２０９をＲＩＥによってエッチング除去する。これによってコンタクト層２０８を露出させる。その後レジストを除去する（図１８（ｂ）参照）。
【００９１】
つぎに、フォトリソグラフィ技術によって、ｐ側電極２１１を形成するためのパターンを有するレジストを形成し、全面にＡｕＺｎ膜を蒸着した後にアセトンによるリフトオフを行なう。これによってｐ側電極２１１を形成する（図１８（ｃ）参照）。
【００９２】
つぎに、Ｔｉ／Ｐｔの２層構造の電極パッド２１２を形成する（図１８（ｄ）参照）。  なお、この際には、図１２に記載されている導通線片６１および６１と、図１４に記載されて導通線片６３も同時に形成する。
さらに、電極パッド２１２との接触抵抗を低減するためのＡｕメッキ層２１３を形成する（（図１４、（ｅ）参照））。Ａｕメッキ層２１３を形成する際には、まず半導体ウェハ４０をメッキ溶液へ浸し、半導体ウェハ４０の上部溶液中にプラスのメッキ電極として円盤電極を配置し、さらに半導体ウェハ４０の外周部へマイナスのメッキ電極としてリング電極を接触させる。この状態で、直流電流を流して、電解メッキを行いＡｕ膜を析出させる。なお、このｐ側電極２１１、電極パッド２１２（導通線片）、およびＡｕメッキ層２１３の形成は、半導体光増幅器５３および半導体光変調器５４を形成するためのリッジ型光導波路に対しても行なう。
【００９３】
その後、基板２０２の裏面全面を研磨し、研磨した裏面にＡｕＧｅＮｉ／Ａｕ膜を蒸着してｎ側電極２０１を形成した後、オーミックコンタクトをとるために４３０℃で焼結（シンタ）する。最後に、素子分離して集積型半導体レーザ素子が完成する。
【００９４】
このように、各チップ４２に導通線片６１、６２および６３が形成される。また導通線片６１および６２は、Ｙ方向上側に隣接するチップ４２の導通線片６３と繋がっており、導通線６０として機能し、導通線片６３は、Ｙ方向下側に隣接するチップ４２の導通線片６１および６２と繋がっており、導通線６０として機能する。
【００９５】
従って、各チップ４２の電極２１１は、Ｙ方向において隣接するチップを介して、Ｘ方向において隣接するチップ４２の電極２１１と電気的に接続されている。また、各チップ４２のコンタクト層２０８は、Ｙ方向に隣接するチップ４２のコンタクト層２０８と繋がり、各チップ４２の電極２１１も、Ｙ方向に隣接するチップ４２の電極２１１と繋がっている。すなわち、各チップ４２の電極は、Ｘ方向およびＹ方向の両方向において隣接するチップ４２の電極２１１と電気的に接続される。
このため、電界メッキによりＡｕメッキ層２１３を形成する際に、各チップがＸ方向においては電気的に絶縁されている従来の半導体ウェハに比べ、抵抗分布のばらつきが低減し、チップ間の電位差も低減するので、陰極電流密度のばらつきも低減する。電解メッキによりＡｕメッキ層２１３を形成する場合には、形成されるＡｕメッキ層の膜厚は、陰極電流密度（Ａ／ｍ２）に比例するため、Ａｕメッキ層２１３の膜厚のばらつきも低減される。
【００９６】
また、分割されたチップ４２間においても、Ａｕメッキ層２１３の厚さのばらつきが抑制される。その結果、ひとつの半導体ウェハから分割されて作製された発光素子間の電気特性あるいは熱抵抗のばらつきも抑制される。このため、半導体発光素子の製造歩留まりも向上する。
【００９７】
なお、図１９に、本実施の形態における、チップとメッキ電極の間の距離、とＡｕメッキ層の厚さとの関係を示す。Ａｕメッキ層の厚さのばらつきは、５μｍ〜６μｍであり、最小Ａｕメッキ層の厚さに対する最大Ａｕメッキ層の厚さに比率は、１．２である。一方、従来の形態においては、Ａｕメッキ層の厚さのばらつきは、２μｍ〜１１μｍであり、最小Ａｕメッキ層の厚さに対する最大Ａｕメッキ層の厚さに比率は、５．５である。すなわち、本実施の形態においては、最小Ａｕメッキ層の厚さに対する最大Ａｕメッキ層の厚さの比率が、従来に比べて１／４以下に低減していることがわかる。
【００９８】
また、分割されたチップ４２間においても、Ａｕメッキ層２１３の厚さのばらつきが抑制される。その結果、ひとつの半導体ウェハから分割されて作製された発光素子間の電気特性あるいは熱抵抗のばらつきも抑制される。このため、半導体発光素子の製造歩留まりも向上する。
【００９９】
さらに、導通線６０は、図１１に示すように、チップ４２（ａ）の電極と、該チップ４２（ａ）に対してＸ方向右側に隣接するチップ４２（ｂ）との電極を電気的に導通させるため、チップ４２（ｃ）とチップ４２（ｄ）を経由し、チップ４２（ａ）とチップ４２（ｂ）との間の境界線を跨ぐことがない。このため、例えば、この半導体ウェハ４０を、完成後にＸ方向に設けられている端面線６５に沿って、劈開して、Ｘ方向のバー状に分割し、チップ４２部が横一列に配列された構造体を生成すると、この構造体においては、各チップ４２が電気的に独立したチップとなる。このため、この構造の状態において、電気的に独立したチップごとに種々の製造検査を行うこともでき、製造効率が向上する。
【０１００】
なお、上記第２の実施の形態においては、導通線６０と電極パッド２１２とを、同材料により同じ工程で形成したが、これに限定されるものではなく、導通線６０を別の材料により別工程で形成してもよいし、あるいは電極２１１と同材料により同じ工程で形成してもよい。
【０１０１】
なお、上記実施の形態に係るＤＦＢレーザアレイおよびこれを備えた集積型半導体レーザ素子は、波長１５５０ｎｍ帯用にその化合物半導体や電極等の材料、サイズ等が設定されている。しかしながら、各材料やサイズ等は、光通信波長帯域内の増幅すべき光の波長に応じて適宜設定でき、特に限定はされない。
【０１０２】
また、上記実施の形態では、半導体光導波路アレイ素子を構成する各リッジ型光導波路の幅、および各トレンチ溝の深さが等しいが、各リッジ型光導波路の幅または各トレンチ溝の深さは異なっていてもよい。
【０１０３】
また、上記実施の形態では、有機絶縁材料としてポリイミドを用いているが、ベンゾシクロブテン（ＢＣＢ）樹脂などの他の有機絶縁材料を用いてもよい。
【０１０４】
さらに、上記実施の形態では、リッジ型導波路リッジ型導波路を有する半導体発光部が複数個集積された集積型半導体発光素子としてＤＦＢレーザアレイを用いたが、本発明はリッジ型導波路リッジ型導波路を有する半導体発光部が複数個集積された素子に適用可能である。たとえば、本発明は、パッシブなリッジ型光導波路をアレイ状に配列して複数の光信号を並列的に導波する半導体導波路アレイ素子、半導体光増幅器アレイ、あるいは半導体光変調器アレイを製造する場合にも適用できる。また、上記実施の形態では、リッジ型導波路リッジ型導波路が、トレンチ溝がコア層に到達しない深さに形成されたローメサ構造のものであるが、トレンチ溝がコア層よりも深い位置まで形成されたハイメサ構造のリッジ型光導波路である場合にも本発明は適用できる。
【符号の説明】
【０１０５】
１０，４０，８０  半導体ウェハ
１２，４２，８２  チップ
１４，１６，５５，５６，５８，５９，８４，８６  トレンチ溝
１８，４６，８８  リッジ導波路
２０，２２，５７，９０  サポート部
２６  窓
３０，６０  導通線
３１，３２，３３，６１，６２，６３  導通線片
５１  ＤＦＢレーザアレイ
５１ａ−１〜５１ａ−６  ＤＦＢレーザ
５１ｂ−１〜５１ｂ−５  サポートメサ
５２  光合流器
５３  半導体光増幅器
５４  半導体光変調器
１０１  チップの上面
１０２  チップの底面
１１０  ｎ−ＩｎＰ基板
１１２  ｎ−ＩｎＰクラッド層
１１４  ＳＣＨ−ＭＱＷ活性層
１１６  第１のＰ−ＩｎＰクラッド層
１１７  ｐ−ＡｌＩｎＡｓ層
１１８  ｐ−ＡｌＩｎＡｓ層
１１９  ｐ−ＡｌＩｎＡｓを含む層
１２０  ＡｌＩｎＡｓを酸化した酸化絶縁物層
１２２  第２のＰ−ＩｎＰクラッド層
１２４  ｐ−ＧａＩｎＡｓコンタクト層
１２６  ＳｉＮX膜
１２８  ｐ側電極
１２９  Ａｕメッキ層
１３０  ｎ側電極
１４０  マスク
２０１  ｎ側電極
２０２  基板
２０３  活性コア層
２０４，２０７  上部クラッド層
２０５  エッチストップ層
２０６  グレーティング層
２０８  コンタクト層
２０９  保護膜
２１０  ポリイミド
２１１  ｐ側電極
２１２  電極パッド
２１３  Ａｕメッキ層
２１４  下部クラッド層
２１５  受動コア層
２１６  上部クラッド層
２２０  ＧａＩｎＡｓＰ層
２２１  キャップ保護層
Ｍ１，Ｍ２  保護マスク
【図１】
2014139996.tif 000003
【図２】
2014139996.tif 000004
【図３】
2014139996.tif 000005
【図４】
2014139996.tif 000006
【図５】
2014139996.tif 000007
【図６】
2014139996.tif 000008
【図７】
2014139996.tif 000009
【図８】
2014139996.tif 000010
【図９】
2014139996.tif 000011
【図１０】
2014139996.tif 000012
【図１１】
2014139996.tif 000013
【図１２】
2014139996.tif 000014
【図１３】
2014139996.tif 000015
【図１４】
2014139996.tif 000016
【図１５】
2014139996.tif 000017
【図１６】
2014139996.tif 000018
【図１７】
2014139996.tif 000019
【図１８】
2014139996.tif 000020
【図１９】
2014139996.tif 000021
【図２０】
2014139996.tif 000022
【図２１】
2014139996.tif 000023