(57)【要約】【課題】メモリ制御部に電源が供給されていない状態であっても、記憶デバイスをセルフリフレッシュ状態に維持し、メモリ制御部への電源供給後、速やかにセルフリフレッシュ状態から復帰させること。【解決手段】画像処理装置１はＳＤＲＡＭ２６を備える。ＳＤＲＡＭ２６を制御する画像処理ＬＳＩ４０はコア部４４とＩＯ部５０を有し、抵抗内蔵ＩＯ部６０の端子はプルダウン抵抗６２を用いて接地されている。電源制御部１６はＳＤＲＡＭ１および画像処理ＬＳＩ４０への電源供給を制御する。画像処理ＬＳＩ４０は、電源供給の停止状態でもＭＥＭＣＫＥ（クロックイネーブル）端子をＬｏｗレベルにしてセルフリフレッシュ状態を維持する。画像処理ＬＳＩ４０への電源供給が開始された後、システム制御部１０からリセット解除時に供給される制御信号に基づいて、画像処理ＬＳＩ４０はセルフリフレッシュ状態からの復帰処理に必要なシーケンスを実行する。【選択図】  図１
2014146115.tif 000002
【特許請求の範囲】
【請求項１】
セルフリフレッシュ状態を有する記憶デバイスを用いるデータ処理装置であって、
前記記憶デバイスを制御するメモリ制御部と、
前記記憶デバイスおよびメモリ制御部への電源供給を制御する電源制御部と、
前記電源制御部から前記メモリ制御部への電源供給が行われていない状態でも前記記憶デバイスをセルフリフレッシュ状態に維持する回路部と、
前記メモリ制御部に制御信号を出力してリセット解除時の動作モードを決定する制御を行う制御手段を備えることを特徴とするデータ処理装置。
【請求項２】
前記回路部は前記記憶デバイスと前記メモリ制御部を接続するＩＯ部を備え、
前記ＩＯ部は前記メモリ制御部に電源供給が行われていない状態であっても前記記憶デバイスのクロックイネーブル端子をＬｏｗレベルに維持することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記記憶デバイスのクロックイネーブル端子に接続される前記ＩＯ部の端子は抵抗成分でグランドに接続されていることを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記制御手段のプログラムコードを格納する第１の記憶部を備え、
前記制御手段は、前記第１の記憶部に格納されたプログラムコードを実行し、前記メモリ制御部のリセット解除時の動作モードを決定する制御信号を出力することを特徴とする請求項１から３のいずれか１項に記載のデータ処理装置。
【請求項５】
前記記憶デバイスの初期化シーケンスおよびセルフリフレッシュ状態からの復帰シーケンスのプログラムコードを格納する第２の記憶部を備え、
前記メモリ制御部は、前記制御手段からの制御信号により、前記第２の記憶部に格納された前記初期化シーケンスまたは前記復帰シーケンスのプログラムコードを選択して実行することを特徴とする請求項４に記載のデータ処理装置。
【請求項６】
前記制御手段は、前記第１の記憶部に格納されたプログラムコードを実行し、前記記憶デバイスがセルフリフレッシュ状態である場合、前記電源制御部を制御して前記メモリ制御部及び第２の記憶部への電源供給を停止させることを特徴とする請求項５に記載のデータ処理装置。
【請求項７】
セルフリフレッシュ状態を有する記憶デバイスを用いるデータ処理装置にて実行される制御方法であって、
前記記憶デバイスおよび該記憶デバイスを制御するメモリ制御部への電源供給を制御する電源制御ステップと、
前記メモリ制御部への電源供給が行われていない状態でも前記記憶デバイスをセルフリフレッシュ状態に維持するステップと、
前記メモリ制御部への電源供給により、前記記憶デバイスとは異なる記憶部に格納された、セルフリフレッシュ状態からの復帰シーケンスのプログラムコードを読み出して実行するステップを有することを特徴とするデータ処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期式ＤＲＡＭ等のセルフリフレッシュ状態を有する記憶デバイスを備えたデータ処理装置の省電力制御技術に関する。
【背景技術】
【０００２】
デジタルカメラやデジタルビデオカメラ等の撮像装置では高画素化や高機能化に伴い、画像処理ＬＳＩ（大規模集積回路）に要求される回路規模が急激に増大している。その対策には従来から、より集積度の高い半導体技術を採用することで、ＬＳＩチップの大サイズ化を抑えつつ高機能化が実現されてきた。
一方で、ＬＳＩの動作周波数は高くなる傾向にあり、また集積度の高い半導体技術の導入によりＬＳＩの消費電力は増加しつつある。そのため、一定期間に亘ってユーザのカメラ操作が検出されない場合の節電対策が、これまで以上に強く求められる。節電対策の１つとして、セルフリフレッシュ機能を持つＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）を備えたシステムが知られている。省電力モード時には、ＳＤＲＡＭをセルフリフレッシュ状態に移行させた後、メモリコントローラの電源供給を停止させる処理が行われる。この方法では、省電力モードからの復帰動作の際、メモリコントローラの内部レジスタ等の初期化処理が完了したら直ちにＳＤＲＡＭのセルフリフレッシュ状態を解除するのが理想である。ところが実際には、メモリコントローラへの電源投入時点から、初期化処理が完了してメモリコントローラが確実にＳＤＲＡＭを制御できる状態になるまでの期間中、メモリコントローラの出力が安定しないことがある。セルフリフレッシュ状態が意図せず解除されてしまった場合に、データが保持されない可能性があるため対策が必要である。
【０００３】
この問題を解決する技術として、特許文献１が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３５０９５７公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近時、デジタルカメラの小型化に伴い、実装基板の高密度化が進んでおり、メモリコントローラを含むＬＳＩとＳＤＲＡＭとの間に追加部品を実装する事は困難になりつつある。さらには、メモリコントローラの初期化が行われると、該メモリコントローラを含むＬＳＩが省電力モードからの復帰動作状態であるのか、それともメイン電源の投入後の立上げ動作状態であるのかを判断できなくなってしまう。このため、より適切な復帰シーケンスを実現することが難しいという課題があった。
本発明は、メモリ制御部に電源が供給されていない状態であっても、記憶デバイスをセルフリフレッシュ状態に維持し、メモリ制御部への電源供給後、速やかにセルフリフレッシュ状態から復帰させることを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る装置は、セルフリフレッシュ状態を有する記憶デバイスを用いるデータ処理装置であって、前記記憶デバイスを制御するメモリ制御部と、前記記憶デバイスおよびメモリ制御部への電源供給を制御する電源制御部と、前記電源制御部から前記メモリ制御部への電源供給が行われていない状態でも前記記憶デバイスをセルフリフレッシュ状態に維持する回路部と、前記メモリ制御部に出力する制御信号によりリセット解除時の動作モードを決定する制御を行う制御手段を備える。
【発明の効果】
【０００７】
本発明によれば、メモリ制御部に電源が供給されていない状態であっても、記憶デバイスをセルフリフレッシュ状態に維持し、メモリ制御部への電源供給後、速やかにセルフリフレッシュ状態から復帰させることができる。
【図面の簡単な説明】
【０００８】
【図１】図２ないし図４と併せて本発明の実施形態を説明するために、データ処理装置の構成例を示すブロック図である。
【図２】動作例を説明するタイミングチャートである。
【図３】システム制御部の動作を説明するフローチャートである。
【図４】画像処理ＬＳＩの動作を説明するフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施形態について詳細に説明する。なお、本実施形態に係るデータ処理装置は、セルフリフレッシュ状態を有する記憶デバイスを備える。本実施形態では、記憶デバイスとして、記憶保持にリフレッシュ動作が必要であって、且つセルフリフレッシュ状態にあるときに単体で自動的にリフレッシュ動作を行うＳＤＲＡＭを例示して説明する。またデータ処理装置として撮像装置を説明するが、本発明は画像データ等を処理する各種装置に適用できる。
図１は、本実施形態に係る画像処理装置の構成例を示すブロック図である。
システム制御部１０は、操作部を構成するＳＷ部１８からの操作入力信号、及びＲＯＭ−Ａ（第１の記憶部）１２に格納されたプログラムコードに基づいて、画像処理装置１全体の動作を制御する。ＲＯＭは”Read Only Memory”の略号である。
ＤＣ／ＤＣコンバータ１４は、電源（不図示の電池等）からの供給電圧を所定の電圧に変換し、システム制御部１０、ＲＯＭ−Ａ１２及び電源制御部１６等の各部に電源供給を行う。電源制御部１６は、システム制御部１０からの制御信号に基づき、ＳＤＲＡＭ２６、ＲＯＭ−Ｂ（第２の記憶部）２８及び画像処理ＬＳＩ４０への電源供給を制御する。
電源制御部１６はＳＤＲＡＭ２６に対する出力ＶＤＤ＿ＭＥＭ７０により電源供給を行う。また画像処理ＬＳＩ４０への電源供給については、ＶＤＤ＿Ａｎａ７２、ＶＤＤ＿Ｃｏｒｅ７４、及びＶＤＤ＿ＩＯ７６の各出力により行われる。また、電源制御部１６はＲＯＭ−Ｂ１２への電源供給を制御する。
【００１０】
ＳＷ部１８は、画像処理装置のメインスイッチや、撮影時のレリーズスイッチ等を備えており、ユーザはＳＷ部１８を用いて画像処理装置１の操作を行う。撮像部２０は、撮像光学系を構成するレンズ部、撮像素子、及びＡ／Ｄ変換回路部等を備え、画像処理ＬＳＩ４０の指示に基づき、撮影画像データの取り込みを行う。記録部２２は、メモリカードインターフェース及びメモリカード等の記録媒体を備え、画像処理ＬＳＩ４０の指示に基づき、撮影画像データを記録媒体に保存し、或いは記録媒体からデータを読み出す。表示部２４は液晶ディスプレイ等で構成され、画像処理ＬＳＩ４０の指示に基づき、撮影時の表示画像（ライブビュー画像等）や撮影画像の表示制御を行う。
ＳＤＲＡＭ２６は、画像処理ＬＳＩ４０のメインメモリとして使用する記憶デバイスであり、画像処理ＬＳＩ４０の指示に基づきセルフリフレッシュ状態への移行および復帰が行われる。ＳＤＲＡＭ２６には電源制御部１６からＶＤＤ＿ＭＥＭ７０により電源供給が行われる。ＲＯＭ−Ｂ２８は、画像処理ＬＳＩ４０の動作に必要なプログラムコード等の格納領域として使用する記憶デバイスである。画像処理ＬＳＩ４０は、ＲＯＭ−Ｂ２８に格納されたプログラムコードを実行し、システム制御部１０及びＳＷ部１８からの指示に基づいて、撮像部２０から画像データを取り込む。取り込んだ画像データはＳＤＲＡＭ２６を介して、または画像処理が直接に施された後、記録部２２に出力されて不図示の記録媒体に書き込まれ、または表示部２４に出力されて表示される。
【００１１】
画像処理ＬＳＩ４０内には、Ａ／Ｄ変換等を行うアナログ部４２が設けられている。アナログ部４２には電源制御部１６からＶＤＤ＿Ａｎａ７２により電源供給が行われる。アナログ部４２に接続されたコア（ＣＯＲＥ）部４４は、画像データの色変換および圧縮等の画像処理や、ＳＤＲＡＭ２６のメモリ制御等を行う。メモリ制御部を含むコア部４４には電源制御部１６からＶＤＤ＿Ｃｏｒｅ７４により電源供給が行われる。コア部４４に接続されたＩＯ部５０は、ＳＤＲＡＭ２６、撮像部２０、記録部２２及び表示部２４等との間でデータを送受するインターフェース部である。ＩＯ部５０には電源制御部１６からＶＤＤ＿ＩＯ７６により電源供給が行われる。ＩＯ部５０は、複数の汎用ＩＯ部５２と、単数または複数の抵抗内蔵ＩＯ部６０で構成される。汎用ＩＯ部５２はドライバ部５４及びレシーバ部５６により構成される。図１には汎用ＩＯ部５２とＳＤＲＡＭ２６との接続線を介したクロック端子の信号をＭＥＭＣＬＫで示し、抵抗内蔵ＩＯ部６０とＳＤＲＡＭ２６との接続線を介したクロックイネーブル端子の信号をＭＥＭＣＫＥで示す。抵抗内蔵ＩＯ部６０は、ドライバ部５４、レシーバ部５６、及びプルダウン抵抗６２により構成され、プルダウン抵抗６２は電源不要な抵抗成分のみで構成される。プルダウン抵抗６２はその一端がクロックイネーブル端子に接続され、他端はＧＮＤ（グランド）に接続されている。
【００１２】
システム制御部１０は、ＲＯＭ−Ａ１２に格納されたプログラムコードを読み出して実行し、画像処理ＬＳＩ４０の動作モードを決定する制御信号を出力する。システム制御部１０は、画像処理ＬＳＩ４０に対してＲｅｓｅｔＬ信号３０により、リセット指示を行う。ＲｅｓｅｔＬ信号３０は、Ｌｏｗレベルの場合にリセット状態への指示を意味し、Ｈｉｇｈレベルの場合にリセット解除状態への指示を意味する。またシステム制御部１０は、画像処理ＬＳＩ４０に対してＳｔａｔｅ信号３２により、リセット解除後の動作モードを指示する。Ｓｔａｔｅ信号３２は、Ｌｏｗレベルの場合に電源投入時の動作指示を意味し、Ｈｉｇｈレベルの場合に省電力モードからの復帰動作指示を意味する。なお、図１ではシステム制御部１０と画像処理ＬＳＩ４０とを繋ぐＳｔａｔｅ信号３２と通信用Ｉ／Ｆ３４を別々の信号線で示しているが、両者をまとめて通信用Ｉ／Ｆ３４の信号線を一本だけ使用する構成にすることもできる。この場合、通信用Ｉ／Ｆ３４はリセット解除時以外ではシステム制御部１０と画像処理ＬＳＩ４０の通信状態に応じて信号のレベルが変化する。
【００１３】
次に、画像処理装置の動作について説明する。
図２は、画像処理装置１の電源投入並びにセルフリフレッシュ状態への移行および復帰のシーケンスを説明するタイミングチャートである。各記号の意味は図１にて説明した通りであり、ＭＥＭＣＫＥの状態を、”ＰｕｌｌＤｏｗｎ”、”ＬｏｗＤｒｉｖｅ”、”ＨｉｇｈＤｒｉｖｅ”で示す。
【００１４】
まず、電源投入時の動作について説明する。
システム制御部１０は、ＳＷ部１８のメインスイッチが投入されると、ＲＯＭ−Ａ１２に格納されたプログラムコードに従って電源制御部１６を介して、ＳＤＲＡＭ２６への電源供給を開始する（Ｔ２００）。システム制御部１０は、Ｓｔａｔｅ信号３２にＬｏｗレベルを設定し（Ｔ２０２）、その後、電源制御部１６を介して画像処理ＬＳＩ４０のＩＯ部５０、アナログ部４２への電源供給を順次開始する（Ｔ２０４、Ｔ２０６）。
コア部４４への電源供給が開始されると（Ｔ２０８）、画像処理ＬＳＩ４０は、コア部４４の初期状態により、ＭＥＭＣＬＫをＬｏｗレベルに遷移させる。画像処理ＬＳＩ４０はＭＥＭＣＫＥについて、抵抗内蔵ＩＯ部６０によるＰｕｌｌＤｏｗｎ状態からＬｏｗＤｒｉｖｅ状態へと遷移させる。画像処理ＬＳＩ４０は、リセットが解除されるタイミングで、Ｓｔａｔｅ信号３２の入力レベルを取得し、ＲＯＭ−Ｂ２８に格納されたプログラムコードに従い、クロック設定及びＩＯ設定等の初期化処理を開始させる（Ｔ２１０）。画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６へのＭＥＭＣＬＫ出力を開始した（Ｔ２１２）後、ＭＥＭＣＫＥをＨｉｇｈＤｒｉｖｅ状態へと遷移させる（Ｔ２１４）。
その後、画像処理ＬＳＩ４０はリセット解除時に取得したＳｔａｔｅ信号３２のレベルに応じて、ＳＤＲＡＭ２６に対する初期化シーケンスを実施し、ＲＯＭ−Ｂ２８に格納されたプログラムコードやデータ等を選択してＳＤＲＡＭ２６に展開する。ＳＤＲＡＭ２６へのプログラムコードまたはデータ等の展開処理が完了すると、画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６に展開されたプログラムコードを実行し、ＳＷ部１８のレリーズスイッチ等による操作入力信号に基づく動作を開始する（Ｔ２１６）。
【００１５】
次に、通常の動作モードから省電力モードへの移行動作について説明する。
画像処理ＬＳＩ４０は、一定時間に亘ってＳＷ部１８からの操作要求が無いと判断した場合に省電力モードへの移行処理を開始する。画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６に対してセルフリフレッシュ状態への移行コマンドを発行し、ＭＥＭＣＫＥの設定状態をＬｏｗＤｒｉｖｅ状態に設定する（Ｔ２１８）。
画像処理ＬＳＩ４０は、セルフリフレッシュ状態への移行処理を完了させると、ＳＤＲＡＭ２６へのＭＥＭＣＬＫ出力を停止し（Ｔ２２０）、通信用Ｉ／Ｆ３４を介してシステム制御部１０にセルフリフレッシュ状態への移行処理完了を通知する（Ｔ２２２）。システム制御部１０は、セルフリフレッシュ状態への移行処理完了通知を画像処理ＬＳＩ４０から受け取ると、ＲｅｓｅｔＬ信号３０により画像処理ＬＳＩ４０をリセットする（Ｔ２２４）。システム制御部１０が、電源制御部１６を介して画像処理ＬＳＩ４０のコア部４４への電源供給を停止すると、ＭＥＭＣＫＥは、ＬｏｗＤｒｉｖｅ状態から抵抗内蔵ＩＯ部６０によるＰｕｌｌＤｏｗｎ状態へと遷移する（Ｔ２２６）。ＰｕｌｌＤｏｗｎ状態ではＳＤＲＡＭ２６のセルフリフレッシュ状態が維持される。続いて、システム制御部１０は、電源制御部１６を介して画像処理ＬＳＩ４０のアナログ部４２、ＩＯ部５０への電源供給を順次に停止させる（Ｔ２２８、Ｔ２３０）。ＳＤＲＡＭ２６のセルフリフレッシュ状態では、電源制御部１６の制御によりＲＯＭ−Ｂ２８への電源供給も停止される。
【００１６】
次に、省電力モードからの復帰動作について説明する。
システム制御部１０は、ＳＷ部１８からの操作入力信号が検出された場合、Ｓｔａｔｅ信号３２をＨｉｇｈレベルに設定して出力する（Ｔ２３２）。画像処理ＬＳＩ４０を復帰させるために、電源制御部１６を介して画像処理ＬＳＩ４０のＩＯ部５０、アナログ部４２への電源供給が順次開始される（Ｔ２３４、Ｔ２３６）。画像処理ＬＳＩ４０は、コア部４４への電源供給が開始されると（Ｔ２３８）、コア部４４の初期状態により、ＭＥＭＣＬＫをＬｏｗレベルに遷移させ、ＭＥＭＣＫＥをＰｕｌｌＤｏｗｎ状態からＬｏｗＤｒｉｖｅ状態へと遷移させる。画像処理ＬＳＩ４０は、リセットが解除されるタイミングで、Ｓｔａｔｅ信号３２の入力レベルを取得し、ＲＯＭ−Ｂ２８に格納された復帰シーケンスのプログラムコードに従い、クロック設定及びＩＯ設定等の初期化処理を開始する（Ｔ２４０）。
画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６へのＭＥＭＣＬＫ出力を開始した（Ｔ２４２）後、ＭＥＭＣＫＥをＨｉｇｈＤｒｉｖｅ状態へと遷移させ（Ｔ２４４）、セルフリフレッシュ状態を解除する。画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６に保持されたプログラムコードおよびデータ等を選択して実行し、ＳＷ部１８のレリーズスイッチ等による操作指示に基づく動作を開始する（Ｔ２４６）。画像処理ＬＳＩ４０は、電源投入時に比べて短時間で復帰動作が可能である。期間（２ａ）の長さは、ＳＤＲＡＭ２６に対する初期化シーケンスとプログラムコードの展開にかかる処理時間を示し、期間（２ｂ）の長さは復帰動作にかかる時間を示す。すなわち期間（２ａ）と期間（２ｂ）との差分だけ、画像処理ＬＳＩ４０は早く動作を開始できるので、より高速に撮影動作へと復帰できる。
【００１７】
次に、図３のフローチャートを参照してシステム制御部１０の動作を説明する。
まず、ＳＷ部１８を介して画像処理装置１への操作が開始されると（Ｓ３００）、システム制御部１０は、操作入力信号が省電力モードからの復帰を指示する信号か否かを判定する（Ｓ３０２）。この判定処理は、例えばＳＷ部１８からの操作入力信号が、メインスイッチの切り替えによる信号か否かで判定できる。システム制御部１０は、操作指示が省電力モードからの復帰の指示であると判定した場合、Ｓ３０８に処理を進め、省電力モードからの復帰の指示ではないと判定した場合、Ｓ３０４へ処理を進める。
Ｓ３０８でシステム制御部１０はＳｔａｔｅ信号３２をＨｉｇｈレベルに設定し、Ｓ３１０に処理を進める。他方、Ｓ３０４でシステム制御部１０は、電源制御部１６を介してＳＤＲＡＭ２６への電源供給を開始させ（Ｓ３０４）、Ｓｔａｔｅ信号３２をＬｏｗレベルに設定する（Ｓ３０６）。そしてＳ３１０に処理を進める。
システム制御部１０は、電源制御部１６を介して画像処理ＬＳＩ４０への電源供給を開始させ（Ｓ３１０）、その後、画像処理ＬＳＩ４０のリセット解除を行う（Ｓ３１２）。画像処理ＬＳＩ４０のリセットが解除されると、システム制御部１０は、通信用Ｉ／Ｆ３４を介して画像処理ＬＳＩ４０との通信を行いながら、画像処理装置１の動作制御を行う（Ｓ３１４）。システム制御部１０は、通信用Ｉ／Ｆ３４を介して、画像処理ＬＳＩ４０からの省電力モード移行要求があったか否かを判定する（Ｓ３１６）。省電力モード移行要求があった場合、システム制御部１０は画像処理ＬＳＩ４０をリセット状態へ移行させる制御を行う（Ｓ３１８）。またＳ３１６で省電力モード移行要求がない場合、Ｓ３１４に処理を戻す。システム制御部１０は、画像処理ＬＳＩ４０への電源供給を停止させ（Ｓ３２０）、ＳＷ部１８からの操作入力信号の待ち状態へと遷移する（Ｓ３２２）。
【００１８】
図４のフローチャートを参照して、画像処理ＬＳＩ４０の動作を説明する。
Ｓ４００にて、画像処理ＬＳＩ４０は、システム制御部１０によりリセットが解除されると（図３のＳ３１２参照）、Ｓ４０２に処理を進め、Ｓｔａｔｅ信号３２の入力レベルを取得する。画像処理ＬＳＩ４０は、ＲＯＭ−Ｂ２８へのアクセスを開始し、ＲＯＭ−Ｂ２８に格納されたプログラムコードの実行を開始する（Ｓ４０４）。次に画像処理ＬＳＩ４０は、ＲＯＭ−Ｂ２８に格納されたプログラムコードに従い、クロック設定及びＩＯ設定等、画像処理ＬＳＩ４０に必要な内部初期化処理を開始する（Ｓ４０６）。画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６に対するＭＥＭＣＬＫ出力を開始（Ｓ４０８）した後、ＭＥＭＣＫＥをＨｉｇｈレベルに設定する（Ｓ４１０）。
画像処理ＬＳＩ４０は、リセット解除時に取得したＳｔａｔｅ信号３２の入力レベルに応じて、省電力モードからの復帰であるか否かを判定する（Ｓ４１２）。省電力モードからの復帰と判定された場合、Ｓ４１８に処理を進め、省電力モードからの復帰でないと判定された場合、Ｓ４１４に処理を進める。
Ｓ４１８ではＳＤＲＡＭ２６への明示的なリフレッシュ動作の開始等、セルフリフレッシュ状態からの復帰シーケンスが実施される。一方、Ｓ４１４では、ＳＤＲＡＭ２６へのモードレジスタ設定等、ＳＤＲＡＭ２６に対する初期化シーケンスが開始する。次のＳ４１６では、ＳＤＲＡＭ２６に対する初期化シーケンスが完了してＳＤＲＡＭアクセスが可能になると、ＲＯＭ−Ｂ２８に格納されたプログラムコードまたはデータ等をＳＤＲＡＭ２６に展開する処理が実行される（Ｓ４１６）。Ｓ４１６、Ｓ４１８の後にＳ４２０に処理を進め、画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６に展開されたプログラムコードを実行する。そして、ＲＯＭ−Ｂ２８に格納されたプログラムコード及びＳＷ部１８からの操作入力信号に応じて、撮像部２０、記録部２２、表示部２４を制御することにより、撮影、記録、再生や通信等の処理が行われる（Ｓ４２２）。
【００１９】
次のＳ４２４では省電力モードへの移行判定が行われる。画像処理ＬＳＩ４０は、予め設定された期間またはユーザ操作で指定された期間以上に亘ってＳＷ部１８からの操作入力信号が検出されない場合、省電力モードに移行させるためにＳ４２６に処理を進める。また、予め設定された期間またはユーザ操作で指定された期間内にＳＷ部１８からの操作入力信号が検出された場合、Ｓ４２２に処理を戻す。
Ｓ４２６で画像処理ＬＳＩ４０は、ＳＤＲＡＭ２６に対するセルフリフレッシュ移行コマンドの発行及びＭＥＭＣＬＫの出力停止等、一連のセルフリフレッシュ状態への移行シーケンスを実施する（Ｓ４２６）。次に画像処理ＬＳＩ４０は、通信用Ｉ／Ｆ３４を介して、システム制御部１０に省電力モード移行要求を行う（Ｓ４２８）。Ｓ４３０でシステム制御部１０により画像処理ＬＳＩ４０がリセットされる（図３のＳ３１８参照）。
本実施形態によれば、メモリコントローラを含むＬＳＩに電源が供給されていない状態であっても、基板上への追加部品無しでＳＤＲＡＭをセルフリフレッシュ状態に維持し、電源供給後、速やかにセルフリフレッシュ状態から復帰させることができる。
【符号の説明】
【００２０】
１  画像処理装置
１０  システム制御部
１２  ＲＯＭ−Ａ（第１の記憶部）
１６  電源制御部
２６  ＳＤＲＡＭ（記憶デバイス）
２８  ＲＯＭ−Ｂ（第２の記憶部）
４０  画像処理ＬＳＩ
４４  コア部
５０  ＩＯ部
６０  抵抗内蔵ＩＯ部
６２  プルダウン抵抗
【図１】
2014146115.tif 000003
【図２】
2014146115.tif 000004
【図３】
2014146115.tif 000005
【図４】
2014146115.tif 000006