(57)【要約】【課題】  処理能力に優れ、拡張性の高い画像形成装置及び画像処理方法を提供する。【解決手段】  入力された画像データに所定の画像処理を実行する画像処理ユニット（ＩＰ−Ａ１０９，ＩＰ−Ｂ１１１，Ｅ−Ａ１１３，Ｅ−Ｂ１１５）を複数備えるプリンタ１０１において、複数の前記画像処理ユニットは、直列に接続されており、画像処理ユニットは、入力された画像データの内容に応じて、画像データをそのまま次の画像処理ユニットへ転送する転送手段と、画像データに所定の画像処理を実行して処理結果を出力する画像処理手段と、を備える。【選択図】  図１
2014211815.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像データに所定の画像処理を実行する複数の画像処理ユニットを備える画像処理装置において、
複数の前記画像処理ユニットは、直列に接続されており、
前記画像処理ユニットは、前記入力された画像データの内容に応じて、前記入力された画像データをそのまま次の画像処理ユニットへ転送する転送手段と、前記画像データに所定の画像処理を実行して処理結果を出力する画像処理手段と、を備えることを特徴とする画像処理装置。
【請求項２】
前記画像データは、複数の画像処理ユニットへ転送されて並列処理されることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
各画像処理ユニットは、前記画像データから量子化データを生成する第１処理部及び／又は前記第１処理部により生成された量子化データから印刷データを生成する第２処理部を備え、
前記第１処理部は、入力画像データに所定の処理を実行して量子化データを生成する量子化データの生成手段と、前記画像データを次の画像処理ユニットへ転送する第１転送手段と、生成された量子化データを次の画像処理ユニットへ転送する第２転送手段と、を備え、
前記第２処理部は、前記量子化データの生成手段により生成された前記量子化データに所定の処理を実行して印刷データを生成する印刷データの生成手段と、前記入力画像データを次の画像処理ユニットへ転送する第１転送手段と、前記生成手段により生成された印刷データを印刷手段へ転送する第２転送手段と、を備えることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
前記入力画像データは、各画像処理ユニットの前記第１処理部に転送されることを特徴とする請求項３に記載の画像処理システム。
【請求項５】
前記画像処理装置は、複数の前記第１処理部を直列に接続した第１処理部群と、複数の前記第２処理部を直列に接続した第２処理部群とが直列に接続されていることを特徴とする請求項３又は４に記載の画像処理装置。
【請求項６】
前記画像処理装置は、前記第１処理部と前記第２処理部とが交互に直列に接続されていることを特徴とする請求項３又は４に記載の画像処理装置。
【請求項７】
各画像処理ユニットは、他の画像処理ユニットと同一構成を備えるものであることを特徴とする請求項１〜６のいずれか一項に記載の画像処理装置。
【請求項８】
前記画像処理装置は、被記録媒体上に記録剤により画像を形成するものであり、
各画像処理ユニットの画像処理手段は、それぞれ異なる記録剤の色の処理結果を出力することを特徴とする請求項１〜７のいずれか一項に記載の画像処理装置。
【請求項９】
各画像処理ユニットを接続するインタフェースはＰＣＩ−Ｅｘｐｒｅｓｓ規格のインタフェースであることを特徴とする請求項１〜８のいずれか一項に記載の画像処理装置。
【請求項１０】
入力された画像データに所定の画像処理を実行する複数の画像処理ユニットを用いた画像処理方法において、
前記画像処理ユニットが、前記入力された画像データの内容に応じて前記入力された画像データをそのまま次の画像処理ユニットへ転送する転送工程と、
前記画像処理ユニットが、前記入力された画像データの内容に応じて前記入力された画像データに所定の画像処理を実行して処理結果を出力する画像処理工程と、
を備え、
前記入力されたデータを他の画像処理ユニットを経由して特定の画像処理ユニットへ転送することを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画像処理ユニットを用いて画像処理を実行する画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
従来、画像処理装置では処理性能の向上のため、複数の機能単位を並列に動作させることが行われている。複数の画像処理機能を１つのＡＳＩＣに搭載し、チップ内部で画像処理モジュールを並列に動作させるものや、複数の画像処理チップをチップ外部バスに接続し、チップ単位で並列動作を行うものなどが知られている。しかしながら、複数のチップをバスで接続する場合、バスの転送性能がボトルネックとなって性能が制限される。そこで、ポイント・ツー・ポイント接続の高速シリアルインターフェースであるＰＣＩ  Ｅｘｐｒｅｓｓ（登録商標、以降ＰＣＩｅとも記載する）を活用した画像システムが提案されている（特許文献１参照）。特許文献１では、画像処理ユニットを複数接続し、画像処理内容に応じて選択的、並列的に画像処理ユニットを動作させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２３１５９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、ＰＣＩｅインタフェースを持つ複数の画像処理モジュールをＰＣＩｅスイッチと呼ばれるデバイスチップを介して接続できるように構成されている。この構成では、処理性能を向上させるために同一機能を持つ画像処理モジュールをＰＣＩｅスイッチに複数接続し、並列処理を行う。この場合、ＰＣＩｅスイッチのポート数を、増設する処理モジュール数に対応させて増やさなければならないため、ＰＣＩｅスイッチチップの回路規模、端子数がポート数に比例して大きくなってしまう。
【０００５】
また、特許文献１では、複数の画像処理モジュールを用いて１ページの画像データを主走査方向に分割し、各処理モジュールで分散して並列処理する例が開示されている。しかしながら、このような方法で画像処理を分割する場合、高速化のために処理モジュール数を増加させると、主走査方向の分割数も増加するため、入力画像データの分割方法、処理後の画像データの結合方法が複雑化する。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、スケーラブルに処理能力の向上が可能な画像形成装置及び画像処理方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上述のような課題を解決するための本発明の画像形成装置は、入力された画像データに所定の画像処理を実行する複数の画像処理ユニットを備える画像処理装置において、複数の前記画像処理ユニットは、直列に接続されており、前記画像処理ユニットは、前記入力された画像データの内容に応じて、前記入力された画像データをそのまま次の画像処理ユニットへ転送する転送手段と、前記画像データに所定の画像処理を実行して処理結果を出力する画像処理手段と、を備える。
【発明の効果】
【０００８】
本発明によれば、画像処理ユニット数を増やすことで、スケーラブルに処理性能を向上させることが可能な画像処理システム及び画像処理方法を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１の画像処理システムの構成を示すブロック図である。
【図２】実施形態１のインタフェースチップの構成を示すブロック図である。
【図３】実施形態１の画像処理チップの構成を示すブロック図である。
【図４】実施形態１のエンジンチップの構成を示すブロック図である。
【図５】実施形態１の各チップのアドレスマップを示す図である。
【図６】実施形態１の各画像処理チップにデータ処理色を割り当てる方法を示すフローチャートである。
【図７】実施形態１において各チップで取り扱うデータ種別を示す説明図である。
【図８】他の実施形態において、画像処理チップ４個、エンジンチップ４個構成時の各チップで取り扱うデータ種別を示す説明図である。
【図９】他の実施形態において、各チップで取り扱うデータ種別を示す説明図である。
【図１０】他の実施形態において、各チップで取り扱うデータ種別を示す説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について詳細に説明する。
【００１１】
（実施形態１）
図１は、本実施形態に係る画像処理システムの一例としてのプリンタシステムの構成を示すブロック図である。
【００１２】
図１に示すように、プリンタシステムでは、画像処理装置であるプリンタ１０１がＬＡＮやＵＳＢなどのインタフェースを介してホストＰＣ１００と接続されている。
【００１３】
プリンタ１０１は、プリンタコントローラ１０２と、プリンタエンジン１０３と、を備える。プリンタコントローラ１０２は、ホストＰＣ１００から受信した印刷ジョブを処理し、印刷メディアへ印刷する印刷データを生成し、その印刷データをプリンタエンジン１０３へ送信する。プリンタエンジン１０３は、適切なタイミング制御を行い、各モータを駆動し、プリンタコントローラ１０２で生成された印刷データを用いて印刷メディア上（被記録媒体上）にインク（記録剤）により画像を形成する。
【００１４】
プリンタコントローラ１０２は、ホストＰＣ１００と接続するインタフェースチップ１０４と、複数の画像処理ユニットと、を備えている。そして、画像処理ユニットとして、インタフェースチップ１０４から入力される入力画像データを処理する画像処理チップ１０９及び１１１と、画像処理チップ１０９及び１１１から入力されたデータを処理するエンジンチップ１１３及び１１５と、を備える。本実施形態では、各画像処理チップは、インタフェースチップ１０４から転送された多値画像データから二値画像データ（量子化データ）を生成し、各エンジンチップへ出力する。また、各エンジンチップは、画像処理チップから転送された二値画像データからプリントヘッドへ出力する印刷データを生成し、プリントヘッド（プリントヘッドＡ１１８及びプリントヘッドＢ１１９）へ印刷データを出力する。
【００１５】
インタフェースチップ１０４は、ＲＡＭ１０６、ＲＯＭ１０５、操作パネル１０７、ＨＤＤ１０８が接続されており、また、プリンタエンジン１０３のエンジン制御部１２０と接続されている。さらに、インタフェースチップ１０４は、１つの画像処理チップ（ＩＰ−Ａ１０９）に接続されている。
【００１６】
ＲＯＭ１０５は、プリンタコントローラ１０２の制御手順、処理手順等を保持している。
【００１７】
操作パネル１０７は、使用者による入力処理を行うものであり、ホストＰＣ１００に対する指示や設定を行う。本実施形態では、操作パネル１０７としたが、キーボード、ポインティングデバイス等の他の入力装置からなるものであってもよい。
【００１８】
本実施形態では、プリンタコントローラ１０２は、画像処理チップとして同じタイプのチップであるＩＰ−Ａ１０９とＩＰ−Ｂ１１１の２個を備える。具体的には、ＩＰ−Ａ１０９とＩＰ−Ｂ１１１が直列に接続されており、ＩＰ−Ａ１０９がインタフェースチップ１０４にＩＰ−Ａ１０９が接続されている。すなわち、インタフェースチップ１０４に画像処理チップＩＰ−Ａ１０９が、画像処理チップＩＰ−Ａ１０９に画像処理チップＩＰ−Ｂ１１１チップが順次接続されている。このように、プリンタコントローラ１０２は、画像処理チップを直列に接続した処理部群を備えている。そして、図１に示すように、ＩＰ−Ａ１０９チップにはＲＡＭ１１０、ＩＰ−Ｂ１１１チップにはＲＡＭ１１２が接続されている。
【００１９】
また、本実施形態では、プリンタコントローラ１０２は、エンジンチップとして同じタイプのチップであるＥ−Ａ１１３とＥ−Ｂ１１５の２個を備える。具体的には、Ｅ−Ａ１１３とＥ−Ｂ１１５が直列に接続されており、Ｅ−Ａ１１３がＩＰ−Ｂ１１１に接続されている。すなわち、ＩＰ−Ｂ１１１にＥ−Ａ１１３チップが、Ｅ−Ａ１１３チップにＥ−Ｂ１１５チップが順次接続されている。このように、プリンタコントローラ１０２は、エンジンチップを直列に接続した処理部群を備えている。そして、図１に示すように、Ｅ−Ａ１１３チップにＲＡＭ１１４とプリントヘッドＡ１１８が接続され、Ｅ−Ｂ１１５チップにＲＡＭ１１６とプリントヘッドＢ１１９が接続されている。このように、各エンジンチップは、それぞれ異なるプリントヘッドに接続されている。
【００２０】
上述したように、プリンタコントローラ１０２は、複数の画像処理チップ、複数のエンジンチップをそれぞれ、２つのチップ間インタフェースを相互に接続することにより、直列（以下、縦列ともいう）に接続した構成となっている。ホストＰＣ１００から送付された印刷データはインタフェースチップ１０４で受信され、順次画像処理チップ（ＩＰ−Ａ１０９、ＩＰ−Ｂ１１１）へ転送されて画像処理を実施し、次にエンジンチップ（Ｅ−Ａ１１３、Ｅ−Ｂ１１５）へ転送される。そして、エンジンチップにおいてさらに画像処理を実施して印刷データへ変換され、プリントヘッドへ送られる。
【００２１】
プリンタエンジン１０３は、プリントヘッドを搭載したキャリッジ１１７と、エンジン制御部１２０と、図示しない駆動モータ、印刷メディア搬送機構、インク供給系を含む。
【００２２】
キャリッジ１１７は、２つのプリントヘッド（プリントヘッドＡ１１８及びプリントヘッドＢ１１９）を搭載し、プリントヘッドＡ１１８、プリントヘッドＢ１１９は、それぞれエンジンチップＥ−Ａ１１３、Ｅ−Ｂ１１５と接続されている。各プリントヘッドは、エンジンチップから出力される印刷データを受けて、図示しないヘッドノズル部からインクを吐出する。吐出されたインクが印刷メディアへ着弾し、画像を形成する。
【００２３】
エンジン制御部１２０は、制御信号により、キャリッジ１１７、図示しない駆動モータ、印刷メディア搬送機構を適切なタイミングで駆動させる。
【００２４】
図２は、本実施形態におけるインタフェースチップ１０４の内部構成を示すブロック図である。
【００２５】
図２に示すように、クロスバースイッチ２０２には各種機能ブロックが接続され、相互に通信が可能な構成となっている。プリンタ１０１は、ホストＰＣと通信するインタフェースとして、ＬＡＮ、ＵＳＢを備え、それぞれインタフェースチップ１０４のＬＡＮコントローラ２００、インタフェースチップ１０４のＵＳＢコントローラ２０１が制御を行う。
【００２６】
インタフェースチップ１０４は、ＣＰＵコア２０３、ＲＯＭコントローラ２０４に接続されるＲＯＭ１０５、ＲＡＭコントローラ２０５に接続されるＲＡＭ１０６、ＨＤＤコントローラ２０９に接続されるＨＤＤ１０８によってチップ内部制御を行う。
【００２７】
操作パネル１０７は、操作パネルコントローラ２０６を介してクロスバースイッチ２０２に接続される。
【００２８】
また、インタフェースチップ１０４は、ＤＭＡコントローラ２０７、復号部２０８によってデータ通信処理を行う。
【００２９】
エンジン制御部インタフェース２１０は、プリンタエンジン１０３に接続され、キャリッジ１１７や図示しない駆動モータ、印刷メディア搬送機構を駆動するタイミング制御信号を出力する。
【００３０】
ＰＣＩｅコントローラ２１１は、画像処理チップと他のチップ間の接続インタフェースであるＰＣＩｅの通信制御を行う。ＰＣＩｅコントローラ２１１はルートコンプレックス動作を行う。ＰＣＩｅコントローラ２１１は、ＰＣＩ  Ｅｘｐｒｅｓｓ規格（ＰＣＩｅ）のインターフェースである。なお、本実施形態では、画像処理チップと他のチップとの接続のためにポイント・ツー・ポイント接続の高速シリアルインターフェースであるＰＣＩｅを用いたがこれに限定されるものではなく、その他のインタフェースであってもよい。
【００３１】
インタフェースチップ１０４では、ＣＰＵコア２０３がＲＯＭ１０５あるいはＨＤＤ１０８に格納されたプログラムに従って動作する。
【００３２】
また、ホストＰＣから入力された通信データ（画像データ）は、ＬＡＮコントローラ２００又はＵＳＢコントローラ２０１を経由して、ＲＡＭ１０６へ格納し、ＣＰＵコア２０３によって通信プロトコル処理を実施し、ＨＤＤ１０８へ格納する。圧縮された画像データを受信した場合は、復号部２０８を使って復号処理を行い、ＲＡＭ１０６へ格納する。復号後の入力画像データは、ＤＭＡコントローラ２０７によって読み出され、ＰＣＩｅコントローラ２１１を通して画像処理チップへと転送される。
【００３３】
また、ユーザにより操作パネル１０７を介してプリンタの電源制御やプリンタの動作設定の指示が行われる。操作パネル１０７におけるボタン操作やキー操作は操作パネルコントローラ２０６で受けた後、割り込みによってＣＰＵコア２０３へ伝えられ、対応する処理が行われる。
【００３４】
図３は、本実施形態における画像処理チップであるＩＰ−Ａ１０９の内部構造を示すブロック図である。本実施形態では、プリンタコントローラ１０２には同じ画像処理チップが２つ搭載されており、それぞれＩＰ−Ａ１０９、ＩＰ−Ｂ１１１である。なお、ここでは、ＩＰ−Ａ１０９について説明するが、ＩＰ−Ｂ１１１も同じ内部構造を持つ。
【００３５】
ＩＰ−Ａ１０９は、クロスバースイッチ３０１に各種機能ブロックが接続され、各種機能ブロックが相互に通信可能な構成となっている。ＰＣＩｅコントローラＡ３００は前段のチップとのインタフェース制御を行う。また、ＰＣＩｅコントローラＡ３００は、エンドポイントモードで動作し、インタフェースチップ１０４のルートコンプレックスモードで動作するＰＣＩｅコントローラ２１１と接続される。
【００３６】
画像処理チップＩＰ−Ａ１０９は、ＣＰＵコア３０２、ＲＯＭ３０４、ＲＡＭコントローラ３０３に接続するＲＡＭ１１０によってチップ内部制御を行う。ＩＰ−Ａ１０９は、ＣＰＵコア３０２がＲＯＭ３０４に格納されたプログラムに従って動作する。ＲＯＭ３０４は、ＩＰ−Ａ１０９に内蔵され、図示しないＲＯＭコントローラによって制御される。また、ＲＡＭ１１０は、ＲＡＭコントローラ３０３によって制御される。
【００３７】
ＰＣＩｅコントローラＢ３０８は、次段のチップであるＩＰ−Ｂ１１１とのインタフェース制御を行う。ＰＣＩｅコントローラＢ３０８は、ルートコンプレックスモードで動作する。
【００３８】
転送処理部３０６は、ＣＰＵコア３０２からの指示に従って、ＲＡＭ１１０に格納されているデータを読み出し、ＰＣＩｅコントローラＢ３０８を経由して、次段のチップの所定アドレスに対してデータを転送する。
【００３９】
画像処理部３０７は、ＣＰＵコア３０２からの指示に従って、ＲＡＭ１１０から画像データを読み出して、画像処理を行い、画像処理後のデータを処理結果として次段のチップの所定アドレスに対して転送する。インタフェースチップ１０４から送信された入力画像データは、ＰＣＩｅコントローラＡ３００を経由して、ＲＡＭ１１０へ格納される。ＣＰＵコア３０２は、前段のチップからデータ転送完了通知を受け、接続チップ構成に従ってあらかじめ決定されたデータ処理の実行制御を行う。ここでいうデータ処理とは、画像処理を行って次段のチップへ転送する転送処理と、画像処理を行わずに次段のチップへ転送する転送処理である。
【００４０】
画像処理部３０７は、入力ガンマ補正、色空間変換、出力ガンマ補正、二値化処理などの各種画像処理を行う回路を実装している。この画像処理部３０７は、これらの回路、言い換えれば、これらの機能回路ブロックを複数系統備え、同時並列に多色処理を行うことができる。本実施形態では、入力画像データは、ＲＧＢ各色１０ビット階調であり、画像処理部３０７は、色空間変換処理によって、入力画像データをインク色へ分解し、二値化処理を行う。例えば、機能回路ブロックを４系統備えることにより、最大ＣＭＹＫ４色へ展開し、処理することが可能となる。そして、各回路が備えるレジスタに所定の設定を行うことにより、同時処理可能なインク色数を１〜４色の間で設定可能となる。
【００４１】
なお、画像処理チップＩＰ−Ｂ１１１は、上述したようにＩＰ−Ａ１０９と同様の構成からなり、ＩＰ−Ａ１０９と同様に動作する。画像処理チップＩＰ−Ｂ１１１は、前段がインタフェースチップ１０４ではなく、画像処理チップＩＰ−Ａ１０９に接続され、次段はエンジンチップＥ−Ａ１１３が接続される。
【００４２】
図４は、本実施形態におけるエンジンチップＥ−Ａ１１３の内部構造を示すブロック図である。本実施形態では、プリンタコントローラ１０２には同じエンジンチップが２つ搭載されており、それぞれエンジンチップＥ−Ａ１１３、Ｅ−Ｂ１１５である。なお、ここでは、Ｅ−Ａ１１３について説明するが、Ｅ−Ｂ１１５も同じ内部構造を持つ。
【００４３】
Ｅ−Ａ１１３は、クロスバースイッチ４０１に各種機能ブロックが接続され、各種機能ブロックが相互に通信可能な構成となっている。Ｅ−Ａ１１３は、ＣＰＵコア４０２、ＲＯＭ４０４、ＲＡＭコントローラ４０３に接続されるＲＡＭ１１４によってチップ内部制御を行う。具体的には、エンジンチップＥ−Ａ１１３は、ＣＰＵコア４０２がＲＯＭ４０４に格納されたプログラムに従い動作する。ＲＯＭ４０４は、Ｅ−Ａ１１３に内蔵され、図示しないＲＯＭコントローラによって制御される。また、ＲＡＭ１１４は、ＲＡＭコントローラ４０３によって制御される。
【００４４】
ＰＣＩｅコントローラＣ４００は、エンドポイントモードで動作し、前段のチップ（画像処理チップＩＰ−Ｂ１１）のルートコンプレックスモードで動作するＰＣＩｅコントローラＢ３０８と接続される。
【００４５】
ＰＣＩｅコントローラＤ４０８は、後段のチップ（エンジンチップＥ−Ｂ１１５）とのインタフェース制御を行う。ＰＣＩｅコントローラＤ４０８は、ルートコンプレックスモードで動作する。
【００４６】
ヘッドデータ転送部４０９は、プリントヘッドＡ１１８に対してヘッドデータを転送する。
【００４７】
転送処理部４０６はＣＰＵコア４０２からの指示に従って、ＲＡＭ１１４に格納されているデータを読み出し、ＰＣＩｅコントローラＤ４０８を経由して、次段のチップの所定アドレスに対してデータを転送する。二値画像処理部４０７は、ＣＰＵコア４０２からの指示に従って、ＲＡＭ１１４から画像データを読み出して二値画像処理を行い、画像処理後のデータを処理結果としてＲＡＭ１１４へ書き戻す。画像処理チップＩＰ−Ｂ１１１から送信された二値画像データはＰＣＩｅコントローラＣ４００を経由して、ＲＡＭ１１４へ格納される。
【００４８】
ＣＰＵコア４０２は、前段のチップ（本実施形態では、ＩＰ−Ｂ１１１）からデータ転送完了通知を受け、接続チップ構成に従ってあらかじめ決定されたデータ処理の実行制御を行う。ここでいうデータ処理とは、画像処理を行って次段のチップへ転送する処理と、画像処理を行わずに次段のチップへ転送する処理、及び画像処理後のデータをプリントヘッドＡ１１８へ転送する処理である。
【００４９】
二値画像処理部４０７は、二値画像データに対してスムージング処理などの各種画像処理を行う回路を実装している。また、これら回路ブロックを複数系統備え、同時並列に画像処理を行うことができる。例えば、回路ブロックを４系統備えることにより、ＣＭＹＫ４色の各色を並列処理可能である。さらに、各画像処理回路が備えるレジスタに所定の設定を行うことにより、同時処理可能な色数を１〜４色の間で設定可能である。
【００５０】
なお、エンジンチップＥ−Ｂ１１５は、上述したようにＥ−Ａ１１３と同様の構成からなり、同様に動作する。エンジンチップＥ−Ｂ１１５は、前段が画像処理チップＩＰ−Ｂ１１１ではなく、Ｅ−Ａ１１３に接続される。
【００５１】
図５は、画像処理チップ（ＩＰ−Ａ１０９，ＩＰ−Ｂ１１１）、エンジンチップ（Ｅ−Ａ１１３，Ｅ−Ｂ１１５）の各チップにおけるチップ内部のアドレスマップの例を示したものである。図５では、アドレスを１６進数（０ｘ）で４桁に区切って表現している。
【００５２】
０ｘ００００＿００００〜０ｘ７ＦＦＦ＿ＦＦＦＦまでの領域をＲＡＭ領域５０１に割り当て、各チップに接続されたＲＡＭにアクセス可能である。例えば、ＩＰ−Ａ１０９であればＲＡＭ１１０、Ｅ−Ｂ１１５であればＲＡＭ１１６にアクセス可能である。
【００５３】
また、０ｘ８０００＿００００〜０ｘＢＦＦＦ＿ＦＦＦＦまでのＩＯ領域（インプットアウトプット領域）は、いわゆる接続領域である。本実施形態では、０ｘ８０００＿００００〜０ｘ９ＦＦＦ＿ＦＦＦＦまでの領域を次段チップアドレスＡ５０２に割り当て、０ｘＡ００００＿００００〜０ｘＢＦＦＦ＿ＦＦＦＦまでの領域を次段チップアドレスＢ５０３に割り当てている。これらのアドレスにアクセスすることで次段に接続されているチップにアクセス可能である。
【００５４】
次段チップアドレスＡ５０２は次段チップが使用するデータを転送するための領域として使用する。一方、次段チップアドレスＢ５０３は次段チップが使用しないデータを転送するための領域として使用する。前段の「次段チップアドレスＡ５０２」から転送されたデータは、後述するバッファ領域Ａ５０６へ転送される。前段の「次段チップアドレスＢ５０３」から転送されたデータは、後述するバッファ領域Ｂ５０７へ転送される。
【００５５】
次段チップアドレスＢ５０３は、例えば、画像処理チップＩＰ−Ａ１０９からエンジンチップＥ−Ａ１１３へ二値化処理後のデータを転送する場合に、ＩＰ−Ｂ１１１が使用しないデータをＩＰ−Ｂ１１１へ転送するための領域として使用する。この場合のＩＰ−Ｂ１１１が使用しないデータは、ＩＰ−Ａ１０９の二値化処理後のデータである。ＩＰ−Ａ１０９とＥ−Ａ１１３の間に接続されているＩＰ−Ｂ１１１は、ＩＰ−Ａ１０９の次段チップアドレスＢ５０３から転送されたＩＰ−Ａ１０９の二値化処理後のデータは自身では使用しないため、加工せずにＥ−Ａ１１３へ転送する。
【００５６】
０ｘＣ０００＿００００〜０ｘＤＦＦＦ＿ＦＦＦＦまでの領域は各チップの内部回路制御・設定用のレジスタ群が配置されているレジスタ領域５０４である。内部回路に所望の動作をさせるための設定を行う。
【００５７】
０ｘＥ０００＿００００〜０ｘＦＦＦＦ＿ＦＦＦＦまでの領域はＲＯＭ領域５０５である。ここでいうＲＯＭは、各チップの内部に実装されているＲＯＭであり、格納されているプログラムや設定データに従い、各チップが動作する。
【００５８】
また、ＲＡＭ領域５０１内には、２つのバッファ領域（バッファ領域Ａ５０６及びバッファ領域Ｂ５０７）を設ける。バッファ領域Ａ５０６は、チップが使用するデータを格納するための領域として使用する。すなわち、バッファ領域Ａ５０６には、前段チップの次段チップアドレスＡ５０２から転送されたデータを格納する。なお、バッファ領域Ａ５０６へ格納されたデータをチップ自身で画像処理に使用するかどうかは予め設定されており、設定に従って各チップの画像処理部が動作する。バッファ領域Ｂ５０７はそのチップ自身では使用せず、次のチップでのみ使用するデータを格納するための領域として使用する。すなわち、バッファ領域Ｂ５０７には、前段チップの次段チップアドレスＢ５０３から転送されたデータを格納する。
【００５９】
チップ間のアドレスマップは、各チップのアドレスマップにおいて、前段チップの次段チップアドレスＡ５０２は、次段チップのアドレスマップのバッファ領域Ａ５０６へアクセス可能なように割り当てられている。また前段チップの次段チップアドレスＢ５０３は、次段チップのアドレスマップのバッファ領域Ｂ５０７にアクセス可能なように割り当てられている。このようなアドレスの割り当てが可能な機構を、各チップのＰＣＩｅコントローラが備えている。
【００６０】
図６は、各画像処理チップでデータ処理を行う色を割り当てる方法の一例を示すフローチャートである。この処理はインタフェースチップ１０４により実行される。
【００６１】
Ｓ１０１では、ホストＰＣ１００から送信された印刷ジョブを受信する。具体的には、画像処理チップは、インタフェースチップ１０４のホストインタフェースであるＬＡＮコントローラ２００又はＵＳＢコントローラ２０１から印刷ジョブを受信する。
【００６２】
次に、Ｓ１０２では、印刷モードの解析を行う。具体的には、受信した印刷ジョブの内容を解析し、印刷インク色数、印刷解像度、印刷速度等の印刷モードを決定し、各画像処理チップでデータ処理を行う色の割り当てを決定する。
【００６３】
Ｓ１０３は、インク６色を使用するモードかどうかを判定する。６色を使用する場合は、Ｓ１０４へ進む。そうでなければＳ１０５へ進む。
【００６４】
Ｓ１０４は、各画像処理チップに３色ずつの画像処理を割り当てる。図１を用いて説明した通り、画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１は、それぞれ最大４色同時に画像処理が可能である。本実施形態では、画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１にそれぞれ３色の画像処理を割り当てる。すなわち、画像処理チップＩＰ−Ａ１０９及び画像処理チップＩＰ−Ｂ１１１で計６色の画像処理を行う。
【００６５】
Ｓ１０５は、インク４色を使用するモードかどうかを判定する。４色を使用する場合は、Ｓ１０６へ進む。そうでなければ、Ｓ１０７へ進む。
【００６６】
Ｓ１０６は、各画像処理チップに２色ずつの画像処理を割り当てる。本実施形態では、画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１にそれぞれ２色の画像処理を割り当てる。すなわち、画像処理チップＩＰ−Ａ１０９及び画像処理チップＩＰ−Ｂ１１１で計４色の画像処理を行う。
【００６７】
Ｓ１０７は、一つの画像処理チップに１色の画像処理を割り当てる。本実施形態では、インク６色印刷モード及びインク４色印刷モードのいずれでもない場合、図１の画像処理チップＩＰ−Ａ１０９に１色を割り当て、画像処理チップＩＰ−Ｂ１１１には画像処理する色を割り当てない。１色のみ用いるケースとしては、例えば、黒インクのみを使うモノクロモードなどが挙げられる。画像処理チップＩＰ−Ｂ１１１は画像処理を行わず、後段のエンジンチップが使用するデータを転送する転送処理のみを行う。
【００６８】
上述したように、画像処理チップ１個あたりに割り当てる色数を減らすことによって、画像処理チップ１個あたりの画像処理量を減らし、プリンタとしての高速化、高解像度化を実現することができる。すなわち、画像処理チップを複数個接続し、画像処理チップ１個あたりの画像処理量を減らすことにより、バス使用効率を向上させることができる。これにより、全体としての処理速度を高速化することができる。
【００６９】
また本実施形態では、各画像処理チップには処理色数が均等になるように割り当てた。例えば、インク６色モード（例えば、高画質モード）の場合、各画像処理チップに３色を割り当てて、標準画質モードの場合は４色を使い、Ｓ１０６のように２色を割り当てた。また、モノクロ高解像度印刷モードの場合は、黒色１色を１個の画像処理チップに割り当てた。これにより、各画像処理チップの処理量が同程度となることにより、いずれかの画像処理チップによる画像処理がボトルネックになることなく、高速、高解像度で印刷することができる。
【００７０】
なお、ここでは、画像チップについて説明したが、エンジンチップは、使用するインク色のみをイネーブルにして処理を行う。
【００７１】
図７は図１のチップ構成において、各チップが取り扱うデータの種別とデータをどのチップからどのチップへ送信するかを示した概略図である。本実施形態では、画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１、エンジンチップＥ−Ａ１１３、Ｅ−Ｂ１１５の各チップは各々４色の画像データを並列処理可能な回路ブロックを搭載している。各チップは最大４色の処理が可能であるが、図６では各チップに２色の処理を割り当てた場合について説明する。
【００７２】
まず、インタフェースチップ１０４は図示しないホストＰＣ１００から印刷データを受信し、通信用の各種プロトコル処理後、圧縮されているデータを復号したデータを生成する。このデータは、ＲＧＢ色空間の多値階調データである。図７ではＲＧＢデータをデータ１として示す。
【００７３】
データ１は、画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１で使用される。図７に示すように、データ１は、まず、インタフェースチップ１０４から画像処理チップＩＰ−Ａ１０９へ転送され、また、インタフェースチップ１０４から画像処理チップＩＰ−Ａ１０９を経由して画像処理チップＩＰ−Ｂ１１へ転送される。
【００７４】
データ１は、画像処理チップＩＰ−Ａ１０９で使用するデータなので、インタフェースチップ１０４の次段チップアドレスＡ領域５０２へ転送され、画像処理チップＩＰ−Ａ１０９のバッファ領域Ａ５０６に格納される。画像処理チップＩＰ−Ａ１０９では、データ１（ＲＧＢデータ）を画像処理し、インク色空間のインク色データの二色（シアンＣ、マゼンタＭ）の二値画像データであるデータ２を生成する。
【００７５】
データ２は、画像処理チップＩＰ−Ｂ１１１へ転送されるが、ＩＰ−Ｂ１１１では使用されずに、エンジンチップＥ−Ａ１１３へ転送される。したがって、データ２は画像処理チップＩＰ−Ａ１０９の次段チップアドレスＢ５０３領域へ転送され、画像処理チップＩＰ−Ｂ１１１のバッファ領域Ｂ５０７に格納される。
【００７６】
さらに、上述したように、データ１は、インタフェースチップ１０４から画像処理チップＩＰ−Ａ１０９を経由して画像処理チップＩＰ−Ｂ１１１へ転送される。すなわち、画像処理チップＩＰ−Ａ１０９は、データ２を生成する処理を行うと共に、データ１を画像処置チップＩＰ−Ｂ１１１へそのまま転送する処理も行う。データ１は、画像処理チップＩＰ−Ｂ１１１で使用するデータなので画像処理チップＩＰ−Ａ１０９の次段チップアドレスＡ５０２領域へ転送され、画像処理チップＩＰ−Ｂ１１１のバッファ領域Ａ５０６に格納される。
【００７７】
画像処理チップＩＰ−Ｂ１１１は受信したデータ１を画像処理し、インク色空間のコンポーネントデータの二色（イエローＹ、ブラックＢＫ）の二値画像データであるデータ３を生成する。データ３はエンジンチップＥ−Ａ１１３へ転送されるが、Ｅ−Ａ１１３では使用されずに、エンジンチップＥ−Ｂ１１５へ転送される。このように、データ３は、エンジンチップＥ−Ａ１１３では使用されないので、画像処理チップＩＰ−Ｂ１１１の次段チップアドレスＢ５０３領域へ転送され、エンジンチップＥ−Ａ１１３のバッファ領域Ｂ５０７へ格納される。一方、画像処理チップＩＰ−Ａ１０９から受信したデータ２は、エンジンチップＥ−Ａ１１３で使用するデータなので、画像処理チップＩＰ−Ｂ１１１の次段チップアドレスＡ領域へ転送され、エンジンチップＥ−Ａ１１３のバッファ領域Ａ５０６に格納される。
【００７８】
エンジンチップＥ−Ａ１１３は、データ２を画像処理し、ヘッド用データを生成し、図示しない１１８プリントヘッドＡ１１８へ転送する。さらに、エンジンチップＥ−Ａ１１３は、データ３をエンジンチップＥ−Ｂ１１５へ転送する処理も行う。データ３はエンジンチップＥ−Ａ１１３の次段チップアドレスＡ領域へ転送され、エンジンチップＥ−Ｂ１１５のバッファ領域５０６へ転送される。
【００７９】
エンジンチップＥ−Ｂ１１５は、データ３を画像処理し、ヘッド用データを生成し、図示しない１１９プリントヘッドＢ１１９へ転送する。
【００８０】
上述したようにインタフェースチップ１０４から出力した入力画像データを画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１、エンジンチップＥ−Ａ１１３、エンジンチップＥ−Ｂ１１５で分散・並列生成処理する。より具体的には、入力画像データを各画像処理チップ（ＩＰ−Ａ１０９，ＩＰ−Ｂ１１１）に転送し、インク色毎に各画像処理チップの処理を分散して並列処理する。そして、各画像処理チップから得られた二値画像データ（量子化データ）を対応する各エンジンチップ（Ｅ−Ａ１１３，Ｅ−Ｂ１１５）に転送し、各エンジンチップで二値画像データの並列処理を行う。最後に、生成したヘッドデータをプリントヘッドへ供給することにより画像を形成できる。このように、本実施形態では、インタフェースチップ１０４から出力した入力画像データを他のチップを経由して特定のチップへ転送する。
【００８１】
本実施形態では、画像処理チップが、前段のチップから受信したデータを自身の画像処理回路で処理する機能と、前段のチップから受信したデータを次段のチップへ転送する機能と、を備えるものとした。同様に、エンジンチップが、前段のチップから受信したデータを自身の回路で処理する機能と、前段のチップから受信したデータを次段のチップへ転送する機能と、を備えるものとした。そして、画像処理チップ及びエンジンチップを高速なチップ間インタフェースを使って縦列にそれぞれ複数個接続し、インク色データを各チップで分散・並列処理することができる構成とした。
【００８２】
これにより、バスの使用効率を高めた並列処理を実現することができ、安価に画像形成システムを構成できる。インタフェースチップに各チップを並列につなぐ場合、処理能力を向上させるためにチップ数を増やすと、ＰＣＩｅスイッチチップの端子数、回路規模、ポート数が増加してしまう。これに対し、本実施形態では、従来のように、画像処理モジュールに相当する画像処理チップを複数個接続するためのスイッチチップを使用する必要がない。また、画像処理チップの数が増加しても、２ポートのＰＣＩｅインタフェースを隣接チップで接続することにより、スイッチチップのピン数増加によるコストアップを回避することができる。また、従来のように、処理モジュール数の増加に伴って、複雑な状況判断を伴った制御をする必要がなく、処理モジュール数に対して単純にスケーラブルな回路とすることができる。
【００８３】
すなわち、本実施形態の画像処理システムは、処理性能を向上させるために画像処理チップ数を増やす際、システムの回路規模、端子数がチップ数に比例して増大することがなく、処理性能とチップ数をスケーラブルに変更可能なものである。言い換えれば、各チップの処理能力を、画像処理において必要とされる最高の処理能力に合わせる必要がなく、チップの処理性能及びチップ数を適宜選択して、所望の処理を実行させることができる。したがって、安価に拡張性の高い画像処理システム及び画像処理方法を実現することができる。
【００８４】
また、上述した通り、本実施形態では、画像処理チップが、受信したデータ（入力されたデータ）のうち一部を自身で使用し、使用しないものはそのままの状態で次の画像処理回路へ転送する。このような構成とすることにより、同じ構成からなる画像処理チップを複数接続して、それぞれ異なる画像データや異なる画像処理を実行させることにより、所望の画像処理を行うことができる。また、用途に応じて、画像処理チップに実行させる処理内容を変更することができる。
【００８５】
（他の実施形態）
以上、実施形態を用いて本発明の説明をしたが、本発明の基本的構成は上述したものに限定されるものではない。例えば、実施形態１では、図６に示すステップ内では、具体的なインク色数を示したが、これに限定されるものではなく、インク色数は、実際のプリンタにおいては搭載するインク色数、実装する印刷モードの使用色数によって適宜変更すればよい。
【００８６】
また、実施形態１では、画像処理チップ、エンジンチップを２個ずつ使用した画像形成システムを示したが、これに限定されるものではない。図８は、画像処理チップ及びエンジンチップ共に４個ずつで構成した例、すなわち、図６に示したチップ構成と比較して画像処理チップ及びエンジンチップが共に倍としたものである。図８を用いて、１２色を扱うことが可能なプリンタで、各チップに３色ずつを割り当てて構成する例について説明する。図８において、画像処理チップＩＰ−Ａ１０９、画像処理チップＩＰ−Ｂ１１１、画像処理チップＩＰ−Ｃ７０１、画像処理チップＩＰ−Ｄ７０２は、図７で説明した画像処理チップと同様に各々４色の画像データを並列処理可能な回路ブロックを搭載している。また、エンジンチップＥ−Ａ１１３、エンジンチップＥ−Ｂ１１５、エンジンチップＥ−Ｃ７０３、エンジンチップＥ−Ｄ７０４は、それぞれ、図７で説明したエンジンチップと同様に各々４色の画像データを並列処理可能な回路ブロックを搭載している。
【００８７】
データ１は、実施形態１と同様に、ＲＧＢデータである。データ１は、これを画像処理に使用する画像処理チップＩＰ−Ａ１０９、ＩＰ−Ｂ１１１、ＩＰ−Ｃ７０１、ＩＰ−Ｄ７０２へ転送される。
【００８８】
まず、データ１は、ＩＰ−Ａ１０９で処理されて二値画像データ３色（例えばＣ、Ｍ、Ｙ）のデータ４となる。生成されたデータ４は、データ４を使用するエンジンチップＥ−Ａ１１３へ到達するまで、チップ間を転送される。すなわち、ＩＰ−Ｂ１１１、ＩＰ−Ｃ７０１、ＩＰ−Ｄ７０２を経由して、エンジンチップＥ−Ａ１１３へ到達する。
【００８９】
また、データ１は、ＩＰ−Ｂ１１１で処理されて二値画像データ３色（例えば、ライトシアンＬＣ、ライトマゼンタＬＭ、ブラックＢＫ）のデータ５となる。生成されたデータ５は、データ５を使用するエンジンチップＥ−Ｂ１１５へ到達するまで、チップ間を転送される。すなわち、ＩＰ−Ｃ７０１、ＩＰ−Ｄ７０２、Ｅ−Ａ１１３を経由して、エンジンチップＥ−Ｂ１１５へ到達する。
【００９０】
データ１は、ＩＰ−Ｃ７０１で処理されて二値画像データ３色（上記以外のインク３色）のデータ６となり、また、ＩＰ−Ｄ７０２で処理されて二値画像データ３色（さらに残ったインク３色）のデータ７となる。データ６及びデータ７は、インク色データを使用するチップ、それぞれＥ−Ｃ７０３及びＥ−Ｄ７０４まで同様に転送される。
【００９１】
実施形態１及び図８を用いて説明した通り、最大４色を同時処理可能な同一のチップを用いながら画像処理システムを構成するチップの個数を変更することで、４色プリンタにも、１２色プリンタにも対応することが可能となる。すなわち、チップの個数を適宜変更することにより、画像処理システムの画像処理装置（本実施形態ではプリンタ）で使用するインク色に対応することができる。また、上述した通り、各チップに対して異なる色を割り当てて処理するため、各チップで行う画像処理、データ転送処理は同じアルゴリズムのプログラムを使用することができる。すなわち、同一構成からなるチップを色数だけを変更して使用することが可能となる。したがって、複雑な処理を行うことなく、処理の高速化を実現することができる。また、上述した実施形態では、チップ間を接続する際にＰＣＩｅを用いたが、チップ間を接続するインタフェースであれば、これに限定されるものではない。
【００９２】
実施形態１では、チップ間のデータ転送を行う際、あらかじめ設定されたチップ内のアドレスに対して転送することで、次段のチップへデータをそのまま転送するバッファと自身の画像処理に使用するデータのバッファに分けて受信動作可能な機構を示した。しかしながら、チップ間のデータ転送方式は、チップ間のデータ転送をすることができるものであれば、これに限定されるものではない。実施形態１では、前段のチップから受信したデータを一旦ＲＡＭ上に格納するものとしたが、これに限定されるものではない。例えば、前段のチップから受信したデータはＲＡＭ上に格納せず、チップ内のクロスバースイッチで直接次段チップのＩＯ領域アドレスへルーティングしてチップ内をスルーさせても良い。すなわち、図３においてＰＣＩｅコントローラＡ３００を通じて受信したデータをクロスバースイッチ３０１経由でＰＣＩｅコントローラＢ３０８へ出力するデータパスとしてもよい。このような方式を用いても実施形態１と同様の効果を奏する。また、他の方式として、例えばデータをパケット単位で転送し、パケットにどのチップで使用するデータかを示す情報を付加しても良い。すなわち、受信したチップでパケット内の情報を解析して自身で使用するか、次段のチップへ転送するかを判断する方式を用いても実施形態１と同様の効果を奏する。
【００９３】
また、画像処理チップとエンジンチップを接続する順序は、実施形態１や図８で説明した例に限定されるものではない。すなわち、画像処理チップをすべて接続した後に、エンジンチップをすべて接続するものに限定されるものではない。例えば、図９に示すように、画像処理チップ、エンジンチップを各２チップ使用する場合、画像チップとエンジンチップを交互に接続してもよい。画像処理チップ、エンジンチップを各４チップ使用する場合も同様に、図１０に示すように、画像処理チップとエンジンチップを交互に接続してもよい。この接続構成の場合、インタフェースチップ１０４で生成されたデータ１は、画像処理チップのそれぞれに転送される。このとき、図９及び図１０に示すように、チップ間を転送する。また、画像処理チップで生成されたデータ（データ２、データ３、データ４、データ５）は、それぞれ対応するエンジンチップに送信するために、チップ間を転送される。図９の構成において、各チップに割り当てる色数を実施形態１と同様に２色とすれば、４色プリンタに対応することが可能となる。また、図１０の構成において、各チップに割り当てる色数を３色とした場合、１２色プリンタに対応することが可能となる。
【００９４】
上述した実施形態では、画像処理チップ毎に所定のインク色の画像処理を割り当てる例を示したが、これに限定されるものではない。例えば、異なる画像処理チップに同じインク色の異なるバンドデータの画像処理を割り付ける処理を組み合わせて使用してもよいし、例えば、オブジェクト種毎、画像や文字等の属性毎に画像処理を割り付ける処理を組み合わせてもよい。
【００９５】
また、画像処理チップ数とエンジンチップ数を同数としたが、これに限定されるものではなく、異なる数となっていてもよい。ただし、画像処理チップ数とエンジンチップスを同数とすることにより、処理を簡略化することができ、また、処理量の多いチップがボトルネックとなるのを防ぐことができる。
【００９６】
さらに、実施形態１では、入力画像データを二値化処理する画像処理チップと二値画像データを処理するエンジンチップが異なるチップに実装されている例を示したが、この構成に限定されるものではない。画像処理チップとエンジンチップに実装されている機能を一つのチップに集積した構成としてもよい。この場合、例えば、一つのチップで処理するインク色の数を少なくすることにより、実施形態１と同様の効果を奏する。
【００９７】
また、実施形態１では、チップを基本ユニットとして、チップの個数を増加させることでスケーラブルな処理性能向上を実現する例を示したが、基本ユニットはチップに限定されるものではない。他の例としては、画像処理チップとエンジンチップとそれぞれに接続されるＲＡＭとコネクタをプリント基板に搭載したモジュールをユニットとしたものが挙げられる。コネクタ同士を勘合させた時にモジュール同士が電気的に接続されるようにプリント基板上でパターン配線しておき、このモジュールを複数個縦列に接続することによって、電気的、論理的に各チップを複数個縦列に接続する。このようにユニットをプリント基板モジュールで構成した場合であっても同様の効果を奏する。
【００９８】
また、上述した実施形態では、画像処理に用いる画像処理チップ及びエンジンチップについて説明したが、これに限定されるものではない。これらのチップの構成は、複数の処理（実施形態１では、複数のインク色の処理）を実行する場合に有効である。また、各チップは、データの処理機能、転送・出力機能を備えるものであればよい。
【００９９】
上述した実施形態では、画像処理装置としてプリンタ１０１を例示したが、上述した構成を全て含んでいる必要はない。また、画像処理装置の記録方式は、特に限定されず、インクジェット方式であっても、電子写真方式であってもよい。また、画像処理装置は、プリンタに限定されるものではなく、画像処理を行う装置であればよい。
【０１００】
さらに、以上の実施形態の全てをハードウェアで実行する必要はなく、一部をソフトウェアによって構成してもよい。
【符号の説明】
【０１０１】
１００  ホストＰＣ
１０１  プリンタ
１０２  プリンタコントローラ
１０３  プリンタエンジン
１０４  インタフェースチップ
１０５  ＲＯＭ
１０６  ＲＡＭ
１０７  操作パネル
１０８  ＨＤＤ
１０９  画像処理チップＩＰ−Ａ
１１０  ＲＡＭ
１１１  画像処理チップＩＰ−Ｂ
１１２  ＲＡＭ
１１３  エンジンチップＥ−Ａ
１１４  ＲＡＭ
１１５  エンジンチップＥ−Ｂ
１１６  ＲＡＭ
１１７  キャリッジ
１１８  プリントヘッドＡ
１１９  プリントヘッドＢ
１２０  エンジン制御部
【図１】
2014211815.tif 000003
【図２】
2014211815.tif 000004
【図３】
2014211815.tif 000005
【図４】
2014211815.tif 000006
【図５】
2014211815.tif 000007
【図６】
2014211815.tif 000008
【図７】
2014211815.tif 000009
【図８】
2014211815.tif 000010
【図９】
2014211815.tif 000011
【図１０】
2014211815.tif 000012