(57)【要約】【課題】ＡＣ遮断を低い電圧で検出でき、消費電力を低減することができるスイッチング電源装置の制御回路。【解決手段】コンデンサＣ０が電源両端間に接続された交流電源ＡＣの交流電圧を整流平滑した電圧をオンオフさせてトランスＴの一次巻線Ｐと二次巻線Ｓとに高周波電圧を発生させ二次巻線の高周波電圧を整流平滑して直流出力電圧を得るスイッチング電源装置の制御回路１であって、前記交流電圧を半波整流して得られた半波整流電圧に基づき交流電源の遮断の有無を検出する検出回路１１と、検出回路１１により交流電源の遮断が検出された場合にコンデンサを放電させる放電回路１３，Ｒ１１，Ｑ２とを備える。【選択図】図１
2014117088.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサが電源両端間に接続された交流電源の交流電圧を整流平滑した電圧をオンオフさせてトランスの一次巻線と二次巻線とに高周波電圧を発生させ二次巻線の高周波電圧を整流平滑して直流出力電圧を得るスイッチング電源装置の制御回路であって、
前記交流電圧を半波整流して得られた半波整流電圧に基づき前記交流電源の遮断の有無を検出する検出回路と、
前記検出回路により前記交流電源の遮断が検出された場合に前記コンデンサを放電させる放電回路と、
を備えることを特徴とするスイッチング電源装置の制御回路。
【請求項２】
前記放電回路は、放電抵抗とスイッチ素子とからなる直列回路を備え、前記検出回路からの出力により前記スイッチ素子をオンさせて前記コンデンサの電荷を前記放電抵抗を介して放電させることを特徴とする請求項１記載のスイッチング電源装置の制御回路。
【請求項３】
前記検出回路は、
前記半波整流電圧と所定電圧とを比較する比較回路と、
前記比較回路により前記半波整流電圧が所定電圧を超えたと判定されたときワンショットパルスを発生させるワンショットパルス回路と、
前記ワンショットパルス回路で発生したワンショットパルスによりリセットされた時から所定時間をカウントした後に前記コンデンサの電荷を放電させるための放電信号を前記放電回路に出力するタイマと、
を備えることを特徴とする請求項１又は請求項２記載のスイッチング電源装置の制御回路。
【請求項４】
前記検出回路は、
前記半波整流電圧が所定電圧以上であるときＨレベルを出力し、前記半波整流電圧が所定電圧未満であるときＬレベルを出力する比較回路と、
前記比較回路からの出力を反転するインバータと、
前記インバータからの出力がＬレベルの期間中カウントし前記出力がＨレベルとなった時にカウントを停止し、所定時間をカウントした後に前記コンデンサの電荷を放電させるための放電信号を前記放電回路に出力する第１タイマと、
前記比較回路からの出力がＬレベルの期間中カウントし前記所定時間をカウントした後に前記コンデンサの電荷を放電させるための放電信号を前記放電回路に出力する第２タイマと、
を備えることを特徴とする請求項１又は請求項２記載のスイッチング電源装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に設けられ、スイッチ素子をオンオフ制御するための制御回路に関する。
【背景技術】
【０００２】
図７は従来のスイッチング電源装置の構成を示す回路図である（特許文献１）。図７において、交流電源ＡＣの両端にはコンデンサＣ０と全波整流回路ＤＢの入力端が接続されている。全波整流回路ＤＢの出力両端には平滑用のコンデンサＣ１が接続されると共に、トランスＴの一次巻線ＰとＭＯＳＦＥＴからなるスイッチ素子Ｑ１と抵抗Ｒ２ｂとの直列回路が接続されている。一次巻線Ｐの両端にはコンデンサＣ２とダイオードＤ１との直列回路が接続され、コンデンサＣ２の両端には抵抗Ｒ１が接続されている。
【０００３】
トランスＴの二次巻線Ｓの両端にはダイオードＤ３とコンデンサＣ４との直列回路が接続され、コンデンサＣ４の両端には抵抗Ｒ３とフォトカプラＰＣのフォトダイオードとシャントレギュレータＺ１との直列回路が接続されるとともに、抵抗Ｒ４と抵抗Ｒ５との直列回路が接続されている。抵抗Ｒ３とフォトカプラＰＣのフォトダイオードとの直列回路の両端には抵抗Ｒ２が接続され、抵抗Ｒ４と抵抗Ｒ５との接続点と、シャントレギュレータＺ１とフォトカプラＰＣのフォトダイオードとの接続点とにはコンデンサＣ５が接続されている。
【０００４】
トランスＴの補助巻線Ｃの両端には、ダイオードＤ２と抵抗Ｒ２ａとコンデンサＣ３との直列回路が接続されている。制御回路１は、起動回路１０を有し、起動回路１０により起動して、スイッチ素子Ｑ１をオンオフさせる。コンデンサＣ０の一端にダイオードＤ５のアノードが接続され、ダイオードＤ５のカソードが制御回路１のＳＴＡＲＴＵＰ端子に接続され、コンデンサＣ０の他端にダイオードＤ６のアノードが接続され、ダイオードＤ６のカソードが制御回路１のＳＴＡＲＴＵＰ端子に接続されている。
【０００５】
ＧＮＤ端子が全波整流回路ＤＢの出力端に接続され、ＶＣＣ端子がコンデンサＣ３と抵抗Ｒ２ａとの接続点に接続され、ＦＢ（フィードバック）端子がフォトカプラＰＣのフォトトランジスタに接続されている。ＤＲＩＶＥ端子がスイッチ素子Ｑ１のゲートに接続され、ＯＣＰ端子が抵抗Ｒ２ｂとスイッチ素子Ｑ１のソースとの接続点に接続されている。
【０００６】
以上のスイッチング電源装置によれば、交流電源ＡＣからの交流電圧は全波整流回路ＤＢで整流されコンデンサＣ１で平滑されて直流電圧が得られる。この直流電圧は、制御回路１からの制御信号によりスイッチ素子Ｑ１をオンオフさせることにより、高周波電圧に変換され、トランスＴの各巻線に高周波電圧が発生する。
【０００７】
トランスＴの二次巻線Ｓに発生した高周波電圧は、ダイオードＤ３とコンデンサＣ４とで整流平滑されて、直流出力電圧が得られる。この直流出力電圧は、フォトカプラＰＣを介して制御回路１にフィードバックされ、制御回路１は、直流出力電圧に基づきスイッチ素子Ｑ１のオンオフのデューティ又は周波数等を制御することにより直流出力電圧を所定電圧に制御する。
【０００８】
図７に示すスイッチング電源装置は、交流電源ＡＣを遮断した時には、全波整流回路ＤＢから全波整流電圧を検出し、全波整流電圧によりＡＣが遮断したことを検出し、スイッチ素子Ｑ１をオンさせて、コンデンサＣ０の残留電荷を一次巻線Ｐとスイッチ素子Ｑ１と抵抗Ｒ２ｂを介して放電していた。
【０００９】
また、従来のこの種の技術として、例えば、特許文献２に記載されたスイッチング電源装置が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２３８３２号公報
【特許文献２】特開２０１２−６０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図７に示すスイッチング電源装置は、全波整流電圧によりＡＣ遮断を検出していたため、ダイオードＤ５，Ｄ６の接合容量によって、図８に示すように、検出電圧が鈍って電圧が下がらなくなっていた。即ち、電圧が低くならないため、ＡＣが遮断したかどうかを判定するのが困難であった。
【００１２】
また、全波整流電圧によって交流電源の遮断を検出しているので、消費電力を低減することができなかった。
【００１３】
本発明は、ＡＣ遮断を低い電圧で検出でき、消費電力を低減することができるスイッチング電源装置の制御回路を提供することを課題とする。
【課題を解決するための手段】
【００１４】
本発明に係るスイッチング電源装置の制御回路は、上記課題を解決するために、コンデンサが電源両端間に接続された交流電源の交流電圧を整流平滑した電圧をオンオフさせてトランスの一次巻線と二次巻線とに高周波電圧を発生させ二次巻線の高周波電圧を整流平滑して直流出力電圧を得るスイッチング電源装置の制御回路であって、前記交流電圧を半波整流して得られた半波整流電圧に基づき前記交流電源の遮断の有無を検出する検出回路と、前記検出回路により前記交流電源の遮断が検出された場合に前記コンデンサを放電させる放電回路とを備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、検出回路が交流電圧を半波整流した半波整流電圧に基づき交流電源の遮断の有無を検出すると、検出回路により交流電源の遮断が検出された場合に放電回路はコンデンサを放電させる。従って、ＡＣ遮断を低い電圧で検出でき、消費電力を低減することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１の制御回路を含むスイッチング電源装置の構成を示す回路図である。
【図２】図１に示す実施例１のスイッチング電源装置の制御回路内の検出回路の構成を示す図である。
【図３】ＢＲ端子に電圧が有る時にＡＣ遮断する場合の各部の動作波形図とＢＲ端子に電圧が無い時にＡＣ遮断する場合の各部の動作波形図である。
【図４】実施例２のスイッチング電源装置の制御回路内の検出回路の構成図である。
【図５】実施例２のスイッチング電源装置の制御回路内の検出回路を用いた場合の定常時の各部の動作を示す図である。
【図６】実施例２のスイッチング電源装置の制御回路内の検出回路を用いた場合のＡＣ遮断時の各部の動作を示す図である。
【図７】従来の制御回路を含むスイッチング電源装置の構成を示す回路図である。
【図８】図７に示す従来のスイッチング電源装置内の全波整流回路での検出電圧波形を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明のスイッチング電源装置の制御回路の実施の形態を図面に基づいて詳細に説明する。本発明は、交流電圧を半波整流した半波整流電圧を用いて交流電源ＡＣの遮断の有無を判定することを特徴とする。
【実施例１】
【００１８】
図１は、本発明の実施例１の制御回路を含むスイッチング電源装置の構成を示す回路図である。図１に示すスイッチング電源装置は、ダイオードＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる全波整流回路ＤＢと、制御回路１ａとを有している。ダイオードＤ１３のアノードとダイオードＤ１４のカソードとの接続点と、ダイオードＤ１１のアノードとダイオードＤ１４のアノードとの接続点との間には、抵抗Ｒ８と抵抗Ｒ９との直列回路が接続されている。
【００１９】
抵抗Ｒ８と抵抗Ｒ９との接続点は制御回路１ａのＢＲ端子に接続されている。ダイオードＤ５のカソードとダイオードＤ６のカソードとは、抵抗Ｒ１０の一端に接続され、抵抗Ｒ１０の他端は、制御回路１ａのＳＴＡＲＴＵＰ端子に接続されている。
【００２０】
制御回路１ａは、検出回路１１、ＵＶＬＯ１２、高圧スイッチ１３、放電抵抗Ｒ１１、スイッチ素子Ｑ２、ダイオードＤ４とを有している。検出回路１１は、ＢＲ端子を介して、交流電源ＡＣの交流電圧を抵抗Ｒ８と抵抗Ｒ９とで分圧した半波整流電圧を検出する。
【００２１】
この半波整流電圧は、交流電源ＡＣの一端（例えば、Ｂ端子）→抵抗Ｒ８→抵抗Ｒ９→ダイオードＤ１１→交流電源ＡＣの他端（例えば、Ａ端子）の経路で流れるときの電流によって生ずる電圧である。
【００２２】
図２は、図１に示す実施例１の制御回路内の検出回路１１の構成を示す図である。図２に示す検出回路１１は、コンパレータＣＭＰ１、インバータＩＮＶ１、第１タイマＴＭ１、第２タイマＴＭ２、オア回路ＯＲ１を有している。
【００２３】
コンパレータＣＭＰ１は、本発明の比較回路に対応し、ＢＲ端子からの半波整流電圧と基準電圧ＶTHとを比較し、半波整流電圧が基準電圧ＶTH以上である場合にはＨレベルを出力し、半波整流電圧が基準電圧ＶTH未満である場合にはＬレベルを出力する。インバータＩＮＶ１は、コンパレータＣＭＰ１からの出力を反転させて、反転出力を第１タイマＴＭ１に出力する。
【００２４】
第１タイマＴＭ１は、インバータＩＮＶ１からの出力がＬレベルの期間中カウントし前記出力がＨレベルとなった時にカウントを停止し、所定時間をカウントした後にコンデンサＣ０の電荷を放電させるための放電信号（Ｈレベル）をオア回路ＯＲ１を介して高圧スイッチ１３及びスイッチ素子Ｑ２に出力する。
【００２５】
第２タイマＴＭ２は、コンパレータＣＭＰ１からの出力がＬレベルの期間中カウントし所定時間をカウントした後にコンデンサＣ０の電荷を放電させるための放電信号（Ｈレベル）をオア回路ＯＲ１を介して高圧スイッチ１３及びスイッチ素子Ｑ２に出力する。オア回路ＯＲ１は、第１タイマＴＭ１からの出力と第２タイマＴＭ２からの出力との論理和をとり論理和出力を高圧スイッチ１３及びスイッチ素子Ｑ２に出力する。
【００２６】
高圧スイッチ１３は、検出回路１１又はＵＶＬＯ１２からの出力によりオンする。高圧スイッチ１３の他端には放電抵抗Ｒ１１の一端が接続され、放電抵抗Ｒ１１の他端にはＮチャネルのＭＯＳＦＥＴからなるスイッチ素子Ｑ２のドレインが接続されている。
【００２７】
スイッチ素子Ｑ２のゲートには検出回路１１の出力が接続され、検出回路１１からの出力によりスイッチ素子Ｑ２がオンするようになっている。スイッチ素子Ｑ２のソースは抵抗Ｒ９の一端とコンデンサＣ１の一端と抵抗Ｒ２ｂの一端とフォトカプラＰＣのフォトトランジスタのエミッタとに接続されている。
【００２８】
高圧スイッチ１３と放電抵抗Ｒ１１との接続点には、ダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードは抵抗Ｒ２ａの一端とコンデンサＣ３の一端とに接続されている。ダイオードＤ４は、起動時に高圧スイッチ１３がオンしたときにオンして、制御回路１ａに電源を供給して制御回路１ａを動作させるために用いられる。なお、制御回路１ａが起動後には、高圧スイッチ１３はオフする。
【００２９】
高圧スイッチ１３と放電抵抗Ｒ１１とスイッチ素子Ｑ２とは、本発明の放電回路を構成している。
【００３０】
なお、図１に示すその他の構成は、図７に示す構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。
【００３１】
次にこのように構成された実施例１のスイッチング電源装置の制御回路の動作を図１乃至図３を参照しながら詳細に説明する。
【００３２】
まず、図３（ａ）を参照しながら、ＢＲ端子に電圧が有る時にＡＣ遮断する場合の各部の動作を説明する。時刻ｔ１〜ｔ４において、交流電圧ＡＣが入力され、時刻ｔ４において、ＡＣが遮断された場合を説明する。
【００３３】
時刻ｔ１〜ｔ２においては、交流電源ＡＣのＢ端子→抵抗Ｒ８→抵抗Ｒ９→ダイオードＤ１１→交流電源ＡＣのＡ端子の経路で電流が流れるので、ＢＲ端子には半波整流電圧が発生する。
【００３４】
時刻ｔ１において、半波整流電圧が基準電圧ＶTH以上となるので、コンパレータＣＭＰ１は、ＨレベルをインバータＩＮＶ１に出力する。インバータＩＮＶ１は、Ｈレベルを反転したＬレベルを第１タイマＴＭ１に出力するので、第１タイマＴＭ１はカウントを開始し時刻ｔ２までカウントする。
【００３５】
時刻ｔ２において、半波整流電圧が基準電圧ＶTH未満となるので、コンパレータＣＭＰ１は、ＬレベルをインバータＩＮＶ１に出力する。インバータＩＮＶ１は、Ｌレベルを反転したＨレベルを第１タイマＴＭ１に出力するので、第１タイマＴＭ１はタイマをリセットしてカウントを停止する。
【００３６】
次に、時刻ｔ２〜ｔ３においては、交流電圧ＡＣが負電圧となるので、抵抗Ｒ８，Ｒ９に電流が流れなくなるため、ＢＲ端子の電圧はゼロとなる。
【００３７】
次に、時刻ｔ３において、半波整流電圧が基準電圧ＶTH以上となるので、コンパレータＣＭＰ１は、ＨレベルをインバータＩＮＶ１に出力する。インバータＩＮＶ１は、Ｈレベルを反転したＬレベルを第１タイマＴＭ１に出力するので、第１タイマＴＭ１はカウントを開始する。
【００３８】
次に、時刻ｔ４において、ＡＣが遮断すると、交流電圧の波形が緩やかに低下していくが、第１タイマＴＭ１は所定時間、例えば５０ｍｓをカウントした時、即ち、時刻ｔ５において、Ｈレベルをオア回路ＯＲ１を介して放電回路である高圧スイッチ１３とスイッチ素子Ｑ２のゲートに出力する。このため、高圧スイッチ１３及びスイッチ素子Ｑ２は共にオンするので、コンデンサＣ０の電荷は、ダイオードＤ６→抵抗Ｒ１０→高圧スイッチ１３→放電抵抗Ｒ１１→スイッチ素子Ｑ２の経路で電流が流れて放電される。
【００３９】
次に、図３（ｂ）を参照しながら、ＢＲ端子に電圧が無い時にＡＣ遮断する場合の各部の動作を説明する。時刻ｔ１１〜ｔ１３において、交流電圧ＡＣが入力され、時刻ｔ１３において、ＡＣが遮断された場合を説明する。
【００４０】
時刻ｔ１１〜ｔ１２においては、交流電源ＡＣのＢ端子→抵抗Ｒ８→抵抗Ｒ９→ダイオードＤ１１→交流電源ＡＣのＡ端子の経路で電流が流れるので、ＢＲ端子には半波整流電圧が発生する。
【００４１】
時刻ｔ１１において、半波整流電圧が基準電圧ＶTH以上となるので、コンパレータＣＭＰ１は、Ｈレベルを第２タイマＴＭ２に出力するので、第２タイマＴＭ２はカウントを開始し時刻ｔ１２までカウントする。
【００４２】
時刻ｔ１２において、半波整流電圧が基準電圧ＶTH未満となるので、コンパレータＣＭＰ１は、Ｌレベルを第２タイマＴＭ２に出力するので、第２タイマＴＭ２はカウントを開始する。
【００４３】
次に、時刻ｔ１３において、ＡＣが遮断すると、第２タイマＴＭ２は所定時間、例えば５０ｍｓをカウントした時、即ち、時刻ｔ１４において、Ｈレベルをオア回路ＯＲ１を介して放電回路である高圧スイッチ１３とスイッチ素子Ｑ２のゲートに出力する。このため、高圧スイッチ１３及びスイッチ素子Ｑ２は共にオンするので、コンデンサＣ０の電荷は、ダイオードＤ６→抵抗Ｒ１０→高圧スイッチ１３→放電抵抗Ｒ１１→スイッチ素子Ｑ２の経路で電流が流れて放電される。
【００４４】
このように実施例１に係るスイッチング電源装置の制御回路によれば、検出回路１１が交流電圧を半波整流した半波整流電圧に基づき交流電源ＡＣの遮断の有無を検出すると、検出回路１１により交流電源の遮断が検出された場合に放電回路１３，Ｒ１１，Ｑ２はコンデンサＣ０の電荷を放電させる。従って、ＡＣ遮断を低い電圧で検出でき、全波整流電圧検出に比べて、消費電力を低減することができる。
【００４５】
また、製品機能として、高入力検知による過入力電圧保護、ＡＣ電圧による各種入力補正、低入力禁止の要求があり、ＢＲ端子を使用している。このＢＲ端子を使用して電圧を検出することにより、製品端子の追加やパッケージを変更することなく実現できる。
【実施例２】
【００４６】
図４は、実施例２の制御回路内の検出回路の構成図である。図４に示す実施例２の検出回路は、コンパレータＣＭＰ１、ワンショット回路ＯＳＴ、タイマＴＭとを有している。コンパレータＣＭＰ１は、図２に示すものと同じであるので、ここではその説明は省略する。
【００４７】
ワンショット回路ＯＳＴは、コンパレータＣＭＰ１により半波整流電圧が所定電圧を超えたと判定されたときワンショットパルスを発生させる。タイマＴＭは、ワンショットパルス回路で発生したワンショットパルスによりリセットされた時から所定時間をカウントした後にコンデンサＣ０の電荷を放電させるための放電信号を放電回路である高圧スイッチ１３とスイッチ素子Ｑ２とに出力する。
【００４８】
次にこのように構成された実施例２に係るスイッチング電源装置の制御回路の動作を図５及び図６を参照しながら詳細に説明する。
【００４９】
まず、図５を参照しながら、定常時の各部の動作を説明する。時刻ｔ１において、半波整流電圧が基準電圧ＶTH以上となるので、コンパレータＣＭＰ１は、Ｈレベルをワンショット回路ＯＳＴに出力する。ワンショット回路ＯＳＴはワンショットパルスを発生させカウントを開始し時刻ｔ２までカウントする。
【００５０】
時刻ｔ２において、半波整流電圧が基準電圧ＶTH以上となるので、コンパレータＣＭＰ１は、Ｈレベルをワンショット回路ＯＳＴに出力する。ワンショット回路ＯＳＴは、ワンショットパルスを発生させた後、タイマリセットさせて、タイマのカウントを開始する。
【００５１】
次に、図６（ａ）を参照しながら、ＢＲ端子に電圧が有る時にＡＣ遮断する場合の各部の動作を説明する。時刻ｔ１１〜ｔ１２において、交流電圧ＡＣが入力され、時刻ｔ１２の後に、ＡＣが遮断された場合を説明する。
【００５２】
時刻ｔ１１〜ｔ１２においては、図５に示す定常時で説明した時刻ｔ１〜ｔ２における動作と同様であるので、その説明は省略する。
【００５３】
次に、時刻ｔ１２の後に、ＡＣが遮断してもＢＲ端子の半波電流電圧はあまり低下しない。タイマＴＭは時刻ｔ１２から所定時間をカウントした後、タイムアップ（タイムアウト）して、コンデンサＣ０の電荷を放電させるための放電信号を放電回路である高圧スイッチ１３とスイッチ素子Ｑ２とに出力する。
【００５４】
このため、高圧スイッチ１３及びスイッチ素子Ｑ２は共にオンするので、コンデンサＣ０の電荷は、ダイオードＤ６→抵抗Ｒ１０→高圧スイッチ１３→放電抵抗Ｒ１１→スイッチ素子Ｑ２の経路で電流が流れて放電される。
【００５５】
次に、図６（ｂ）を参照しながら、ＢＲ端子に電圧が無い時にＡＣ遮断する場合の各部の動作を説明する。時刻ｔ２１において、交流電圧ＡＣが入力され、時刻ｔ２１の後に、ＡＣが遮断された場合を説明する。
【００５６】
時刻ｔ２１において、半波整流電圧が基準電圧ＶTH以上となるので、コンパレータＣＭＰ１は、Ｈレベルをワンショット回路ＯＳＴに出力する。ワンショット回路ＯＳＴはタイマリセットし、ワンショットパルスを発生させた後、カウントを開始する。
【００５７】
時刻ｔ２１の後に、ＡＣが遮断される。タイマＴＭは時刻ｔ２１から所定時間をカウントした後、タイムアップ（タイムアウト）して、コンデンサＣ０の電荷を放電させるための放電信号を放電回路である高圧スイッチ１３とスイッチ素子Ｑ２とに出力する。
【００５８】
このため、高圧スイッチ１３及びスイッチ素子Ｑ２は共にオンするので、コンデンサＣ０の電荷は、ダイオードＤ５→抵抗Ｒ１０→高圧スイッチ１３→放電抵抗Ｒ１１→スイッチ素子Ｑ２の経路で電流が流れて放電される。
【００５９】
従って、実施例２のスイッチング電源装置の制御回路によっても、実施例１のスイッチング電源装置の制御回路の効果と同様な効果が得られる。また、実施例２のスイッチング電源装置の制御回路は、実施例１のスイッチング電源装置の制御回路の構成よりも簡素化できる。
【産業上の利用可能性】
【００６０】
本発明に係るスイッチング電源装置の制御回路は、スイッチング電源装置に利用可能である。
【符号の説明】
【００６１】
１，１ａ  制御回路
ＤＢ  全波整流回路
Ｃ０〜Ｃ４  コンデンサ
Ｒ１〜Ｒ５，Ｒ８〜Ｒ１１  抵抗
Ｑ１，Ｑ２  スイッチ素子
Ｄ１〜Ｄ６，Ｄ１１〜Ｄ１４  ダイオード
ＺＤ１  ツェナーダイオード
ＰＣ  フォトカプラ
Ｚ１  シャントレギュレータ
Ｔ  トランス
ＣＭＰ１，ＣＭＰ２  コンパレータ
ＶTH  基準電源
ＩＮＶ１  インバータ
ＴＭ１  第１タイマ
ＴＭ２  第２タイマ
ＴＭ  タイマ
ＯＲ１  オア回路
ＯＳＴ  ワンショット回路
１１  検出回路
１２  ＵＶＬＯ
１３  高圧スイッチ
【図１】
2014117088.tif 000003
【図２】
2014117088.tif 000004
【図３】
2014117088.tif 000005
【図４】
2014117088.tif 000006
【図５】
2014117088.tif 000007
【図６】
2014117088.tif 000008
【図７】
2014117088.tif 000009
【図８】
2014117088.tif 000010