(57)【要約】【課題】系の安定性を維持したまま高効率を実現する。【解決手段】スイッチング電源装置１は、入力電圧ＩＮから所望の出力電圧ＯＵＴを生成するように所定の周期で出力トランジスタ１１と同期整流トランジスタ１２をＰＷＭ駆動する制御部１３と、一周期内に同期整流動作とダイオード整流動作を時分割で行うように整流方式を切り替える整流方式切替部１５と、を有する。【選択図】図１
2014117109.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から所望の出力電圧を生成するように所定の周期で出力トランジスタと同期整流トランジスタをＰＷＭ［pulse width modulation］駆動する制御部と、
一周期内に同期整流動作とダイオード整流動作を時分割で行うように整流方式を切り替える整流方式切替部と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記整流方式切替部は、整流方式の切替タイミングを調整することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記整流方式切替部は、一周期内に同期整流動作のみを行うか、同期整流動作とダイオード整流動作を時分割で行うかを切り替えることを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
【請求項４】
前記整流方式切替部は、前記制御部によって設定される前記同期整流トランジスタのオン期間中に前記同期整流トランジスタを強制オフさせることにより、同期整流動作からダイオード整流動作への切替を行うことを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチング電源装置。
【請求項５】
前記同期整流トランジスタには、ボディダイオードが付随していることを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記同期整流トランジスタには、ショットキーバリアダイオードが並列接続されることを特徴とする請求項４または請求項５に記載のスイッチング電源装置。
【請求項７】
その出力段が正昇圧型であり、前記入力電圧の供給経路を導通／遮断する入力遮断トランジスタを有することを特徴とする請求項１〜請求項６のいずれか一項に記載のスイッチング電源装置。
【請求項８】
前記同期整流トランジスタへの逆流電流を検出して逆流検出信号を生成する逆流検出部を有し、
前記制御部は、前記逆流検出信号に応じて前記同期整流トランジスタを強制オフさせることを特徴とする請求項１〜請求項７のいずれか一項に記載のスイッチング電源装置。
【請求項９】
前記制御部は、一周期ないし複数周期に亘って意図的に前記出力トランジスタと前記同期整流トランジスタの駆動を停止するパルススキップ制御を行う機能を備えていることを特徴とする請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置。
【請求項１０】
請求項１〜請求項９のいずれか一項に記載のスイッチング電源装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来より、同期整流方式のスイッチング電源装置は、多種多様な電子機器の電源として幅広く利用されている（例えば特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６５２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、同期整流方式を採用した正昇圧型のスイッチング電源装置において、入力電圧ＩＮと出力電圧ＯＵＴがほぼ等しい状態になると、出力トランジスタのオンデューティＤ（＝（ＯＵＴ−ＩＮ）／ＯＵＴ）が極端に小さくなり、系が不安定となる。
【０００５】
上記課題を解消する手法としては、パルススキップ制御（一周期ないしは複数周期に亘って意図的に出力トランジスタと同期整流トランジスタの駆動を停止する制御）が一般的である。しかしながら、パルススキップ制御では、制御回路が複雑となる上、出力電圧のリップル成分が大きくなるという問題があった。
【０００６】
一方、同期整流方式ではなくダイオード整流方式を採用すれば、出力トランジスタのオンデューティＤ（＝（ＯＵＴ＋Ｖｆ−ＩＮ）／（ＯＵＴ＋Ｖｆ）、ただしＶｆはダイオードの順方向降下電圧）が比較的長くなるので、系を安定化させやすい。しかしながら、ダイオード整流方式では、同期整流方式と比べてダイオードでの電圧降下に起因する電力損失が大きいので、効率が低下するという問題があった。
【０００７】
なお、上記の課題は、正昇圧型のスイッチング電源装置に限らず、降圧型や反転型（負昇圧型）のスイッチング電源装置でも起こり得る。
【０００８】
本発明は、本願の発明者により見出された上記の課題に鑑み、系の安定性を維持したまま高効率を実現することのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係るスイッチング電源装置は、入力電圧から所望の出力電圧を生成するように所定の周期で出力トランジスタと同期整流トランジスタをＰＷＭ［pulse width modulation］駆動する制御部と、一周期内に同期整流動作とダイオード整流動作を時分割で行うように整流方式を切り替える整流方式切替部と、を有する構成（第１の構成）とされている。
【００１０】
なお、第１の構成から成るスイッチング電源装置において、前記整流方式切替部は、整流方式の切替タイミングを調整する構成（第２の構成）にするとよい。
【００１１】
また、第１または第２の構成から成るスイッチング電源装置において、前記整流方式切替部は、一周期内に同期整流動作のみを行うか、同期整流動作とダイオード整流動作を時分割で行うかを切り替える構成（第３の構成）にするとよい。
【００１２】
また、第１〜第３いずれかの構成から成るスイッチング電源装置において、前記整流方式切替部は、前記制御部によって設定される前記同期整流トランジスタのオン期間中に前記同期整流トランジスタを強制オフさせることにより、同期整流動作からダイオード整流動作への切替を行う構成（第４の構成）にするとよい。
【００１３】
また、第４の構成から成るスイッチング電源装置において、前記同期整流トランジスタには、ボディダイオードが付随している構成（第５の構成）にするとよい。
【００１４】
また、第４または第５の構成から成るスイッチング電源装置において、前記同期整流トランジスタには、ショットキーバリアダイオードが並列接続される構成（第６の構成）にするとよい。
【００１５】
また、第１〜第６いずれかの構成から成るスイッチング電源装置は、その出力段が正昇圧型であり、前記入力電圧の供給経路を導通／遮断する入力遮断トランジスタを有する構成（第７の構成）にするとよい。
【００１６】
また、第１〜第７いずれかの構成から成るスイッチング電源装置は、前記同期整流トランジスタへの逆流電流を検出して逆流検出信号を生成する逆流検出部を有し、前記制御部は、前記逆流検出信号に応じて前記同期整流トランジスタを強制オフさせる構成（第８の構成）にするとよい。
【００１７】
また、第１〜第８いずれかの構成から成るスイッチング電源装置において、前記制御部は、一周期ないし複数周期に亘って意図的に前記出力トランジスタと前記同期整流トランジスタの駆動を停止するパルススキップ制御を行う機能を備えている構成（第９の構成）にするとよい。
【００１８】
また、本発明に係る電子機器は、第１〜第９いずれかの構成から成るスイッチング電源装置を有する構成（第１０の構成）とされている。
【発明の効果】
【００１９】
本発明によれば、系の安定性を維持したまま高効率を実現することのできるスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】スイッチング電源装置の第１実施形態を示すブロック図
【図２】スイッチング動作の第１例を示すタイミングチャート
【図３】スイッチング動作の第２例を示すタイミングチャート
【図４】スイッチング動作の第３例を示すタイミングチャート
【図５】スイッチング動作の第４例を示すタイミングチャート
【図６】スイッチング動作の第５例を示すタイミングチャート
【図７】スイッチング電源装置の第２実施形態を示すブロック図
【図８】スイッチング電源装置の第３実施形態を示すブロック図
【図９】スイッチング電源装置を搭載した電子機器の一例を示す外観図
【図１０】スイッチング電源装置の第１変形例を示すブロック図
【図１１】スイッチング電源装置の第２変形例を示すブロック図
【発明を実施するための形態】
【００２１】
＜第１実施形態＞
図１は、スイッチング電源装置の第１実施形態を示すブロック図である。第１実施形態のスイッチング電源装置１は、入力電圧ＩＮを昇圧して所望の出力電圧ＯＵＴを生成し、これを不図示の負荷（例えば液晶表示パネル）に供給する同期整流方式の正昇圧型スイッチング電源装置である。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされる種々のディスクリート部品（インダクタＬ１１、キャパシタＣ１１、並びに、抵抗Ｒ１１及びＲ１２）とを有する。
【００２２】
半導体装置１０は、外部との電気的な接続を確立するために外部端子Ｔ１１〜Ｔ１４を有する。半導体装置１０の外部において、外部端子Ｔ１１（出力端子）は、出力電圧ＯＵＴの印加端に接続されると共に、キャパシタＣ１１の第１端と抵抗Ｒ１１の第１端にも接続されている。キャパシタＣ１１の第２端は、接地端に接続されている。抵抗Ｒ１１の第２端と抵抗Ｒ１２の第１端は、外部端子Ｔ１４（帰還端子）に接続されている。抵抗Ｒ１２の第２端は、接地端に接続されている。抵抗Ｒ１１及びＲ１２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢを出力する帰還電圧生成部として機能する。外部端子Ｔ１２（スイッチ端子）は、インダクタＬ１１の第１端に接続されている。インダクタＬ１１の第２端は、入力電圧ＩＮの印加端に接続されている。外部端子Ｔ２には、後述する出力トランジスタ１１と同期整流トランジスタ１２のオン／オフに応じて矩形波状のスイッチ電圧ＳＷが現れる。外部端子Ｔ１３（接地端子）は接地端に接続されている。
【００２３】
半導体装置１０は、出力トランジスタ１１と、同期整流トランジスタ１２と、制御部１３と、逆流検出部１４と、整流方式切替部１５と、論理ゲート１６と、をを集積化したモノリシック半導体集積回路装置（いわゆるスイッチング電源ＩＣ）である。
【００２４】
出力トランジスタ１１は、外部端子Ｔ１２と外部端子Ｔ１３との間に接続され、制御部１３から入力される駆動信号φ１に応じてオン／オフされるスイッチ素子（Ｎチャネル型ＭＯＳ電界効果トランジスタ）である。接続関係について具体的に述べると、出力トランジスタ１１のドレインは、外部端子Ｔ１２に接続されている。出力トランジスタ１２のソースとバックゲートは、いずれも外部端子Ｔ１３に接続されている。出力トランジスタ１１のゲートは、駆動信号φ１の印加端に接続されている。
【００２５】
同期整流トランジスタ１２は、外部端子Ｔ１１と外部端子Ｔ１２との間に接続され、論理ゲート１６から入力される駆動信号φ４に応じてオン／オフされるスイッチ素子（Ｐチャネル型ＭＯＳ電界効果トランジスタ）である。接続関係について具体的に述べると、同期整流トランジスタ１２のドレインは、外部端子Ｔ１２に接続されている。同期整流トランジスタ１２のソースとバックゲートは、いずれも外部端子Ｔ１１に接続されている。同期整流トランジスタ１２のゲートは、駆動信号φ４の印加端に接続されている。なお、同期整流トランジスタ１２には、アノードがドレインに接続されて、カソードがバックゲートに接続されたボディダイオード１２ｘが付随している。
【００２６】
制御部１３は、帰還電圧ＦＢに応じて駆動信号φ１及びφ２を生成し、出力トランジスタ１１と同期整流トランジスタ１２の相補的（排他的）なオン／オフ制御（ＰＷＭ駆動）を行うことで、入力電圧ＩＮから所望の出力電圧ＯＵＴを生成する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、出力トランジスタ１１と同期整流トランジスタ１２のオン／オフ状態が完全に逆転している場合のほか、貫通電流防止の観点から出力トランジスタ１１と同期整流トランジスタ１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。
【００２７】
制御部１３による出力帰還制御については、公知の技術を適用すれば足りるので、ここでは詳細な説明を割愛するが、例えば、帰還電圧と参照電圧との差分に応じた誤差電圧を生成し、さらに、その誤差電圧とスロープ電圧とを比較して生成されるＰＷＭ信号を基準として駆動信号φ１及びφ２を生成する構成とすればよい。
【００２８】
また、制御部１３は、逆流検出信号φ５がハイレベルとなった時点（同期整流トランジスタ１２への逆流電流が検出された時点）で同期整流トランジスタ１２を強制的にオフさせる機能（スイッチング停止機能）を備えている。このような機能を備えることにより、同期整流トランジスタ１２への逆流電流を遮断して、軽負荷時の効率を向上することが可能となる。
【００２９】
逆流検出部１４は、同期整流トランジスタ１２のオン期間中にスイッチ電圧ＳＷと出力電圧ＯＵＴとを比較することにより、同期整流トランジスタ１２への逆流電流（外部端子Ｔ１１から外部端子Ｔ１２に向けて逆流する電流）を検出して逆流検出信号φ５を生成する。逆流検出信号φ５は、スイッチ電圧ＳＷが出力電圧ＯＵＴよりも高いときにローレベルとなり、スイッチ電圧ＳＷが出力電圧ＯＵＴよりも低いときにハイレベルとなる。つまり、逆流検出信号φ５は、インダクタ電流ＩＬが入力電圧ＩＮの印加端から同期整流トランジスタ１２を介して出力電圧ＯＵＴの印加端に向けて流れているときにローレベルとなり、インダクタ電流ＩＬが出力電圧ＯＵＴの印加端から同期整流トランジスタ１２を介して入力電圧ＩＮの印加端に向けて逆流したときにハイレベルとなる。
【００３０】
整流方式切替部１５は、ＰＷＭ駆動の一周期内において、高効率化に資する同期整流動作（ＳＲ［synchronous rectification］）と、系の安定化に資するダイオード整流動作（ＤＲ［diode rectification］）とを時分割で行い、系の安定性を維持したまま高効率を実現し得るように、スイッチング電源装置１の整流方式を切り替えるための切替信号φ３を生成する。切替信号φ３は、同期整流動作時にローレベルとなり、ダイオード整流動作時にハイレベルとなる。整流方式切替動作については、後ほど詳細に説明する。
【００３１】
論理ゲート１６（ＮＡＮＤゲート）は、第１入力端に入力される駆動信号φ２と、第２入力端に反転入力される切替信号φ３とを論理合成することにより、駆動信号φ４を生成する。切替信号φ３がローレベルである場合、駆動信号φ４は駆動信号φ２の論理レベルを反転させた信号となる。一方、切替信号φ３がハイレベルである場合、駆動信号φ４は駆動信号φ２の論理レベルに依らず常にハイレベルとなる。
【００３２】
図２は、スイッチング動作の第１例（ＩＮ＜＜ＯＵＴ、電流連続モード）を示すタイミングチャートであり、上から順に、駆動信号φ１、駆動信号φ２、切替信号φ３、駆動信号φ４、逆流検出信号φ５、及び、インダクタ電流ＩＬの挙動が描写されている。
【００３３】
出力電圧ＯＵＴが入力電圧ＩＮよりも十分に高い場合には、出力トランジスタ１１のオンデューティＤ（ＰＷＭ駆動の周期Ｔに対して駆動信号φ１のハイレベル期間Ｔ１（＝出力トランジスタ１１のオン期間Ｔ１）が占める割合）がさほど小さくならないので、同期整流動作においても、系は不安定となりにくい。従って、出力電圧ＯＵＴが入力電圧ＩＮよりも十分に高い場合には、ＰＷＭ駆動の一周期内において、同期整流動作からダイオード整流動作への切り替えを行うよりも、同期整流動作のみを継続して行う方が望ましい。
【００３４】
そこで、整流方式切替部１５は、駆動信号φ１を監視し、そのハイレベル期間Ｔ１が所定値よりも長ければ、出力電圧ＯＵＴが入力電圧ＩＮよりも十分に高いという判断の下、駆動信号φ２のハイレベル期間Ｔ２（＝同期整流トランジスタ１２のオン期間Ｔ２）において、切替信号φ３をローレベルに維持する。その結果、駆動信号φ４は、駆動信号φ２の論理レベルを反転させた信号となり、同期整流トランジスタ１２は、駆動信号φ２のハイレベル期間Ｔ２に亘ってオンされるので、ＰＷＭ駆動の一周期内において、同期整流動作のみが行われることになる。
【００３５】
一方、整流方式切替部１５は、駆動信号φ１のハイレベル期間Ｔ１が所定値よりも短ければ、駆動信号φ２のハイレベル期間Ｔ２のうち、少なくとも一部の期間で切替信号φ３をハイレベルに立ち上げ、同期整流動作からダイオード整流動作への切替を行う。その詳細については、図４や図５を参照しながら後述する。
【００３６】
上記したように、整流方式切替部１５は、駆動信号φ１のハイレベル期間Ｔ１を監視することにより、一周期内に同期整流動作のみを行うか、同期整流動作とダイオード整流動作を時分割で行うかを切り替える。このような構成とすることにより、出力電圧ＯＵＴが入力電圧ＩＮよりも十分に高く、系の不安定化を懸念する必要がない場合には、同期整流動作のみを行って高効率化を優先させることが可能となる。
【００３７】
なお、ハイレベル期間Ｔ１の監視結果を切替信号φ３の生成動作に反映させるタイミングについては、同一周期であってもよいし、次周期であってもよい。
【００３８】
また、一周期内に同期整流動作のみを行うか、同期整流動作とダイオード整流動作を時分割で行うかを切り替える判断基準としては、ハイレベル期間Ｔ１の監視結果に限らず、入力電圧ＩＮと出力電圧ＯＵＴとの比較結果、ホスト（マイコンなど）からの外部制御信号、または、レジスタ（不図示）に格納された設定データなどを用いることもできる。
【００３９】
また、駆動信号φ２のローレベル期間において、切替信号φ３の論理レベルは不問である。ただし、駆動信号φ２がローレベルからハイレベルに立ち上げられた直後に意図せずダイオード整流動作が行われないように、駆動信号φ２のローレベル期間には、切替信号φ３をローレベルに維持しておくことが望ましい。
【００４０】
以下では、図２の例に即してスイッチング動作の具体的な説明を行う。時刻ｔ１１〜ｔ１２では、駆動信号φ１がハイレベルとされているので、出力トランジスタ１１がオンとなる。また、時刻ｔ１１〜ｔ１２では、駆動信号φ２及びφ３がいずれもローレベルとされているので、駆動信号φ４がハイレベルとなり、同期整流トランジスタ１２がオフとなる。このとき、インダクタＬ１１には、出力トランジスタ１１を介して接地端に向けたインダクタ電流ＩＬが流れて、その電気エネルギが蓄えられる。
【００４１】
なお、時刻ｔ１１〜ｔ１２において、既にキャパシタＣ１１に電荷が蓄積されていた場合、負荷にはキャパシタＣ１１から出力電流Ｉｏが流れる。このとき、同期整流トランジスタ１２はオフされているので、キャパシタＣ１１から出力トランジスタ１１に向けて出力電流Ｉｏが逆流することはない。
【００４２】
一方、時刻ｔ１２〜ｔ１３では、駆動信号φ１がローレベルとされているので、出力トランジスタ１１がオフとなる。また、時刻ｔ１２〜ｔ１３では、駆動信号φ２がハイレベルとされており、駆動信号φ３がローレベルとされているので、駆動信号φ４がローレベルとなり、同期整流トランジスタ１２がオンとなる。このとき、インダクタＬ１１は、自身に蓄えられた電気エネルギを放出し、インダクタ電流ＩＬをそれまで同じ向きに流し続ける。同期整流トランジスタ１２を介して流れるインダクタ電流ＩＬは、出力電流Ｉｏとして負荷に流れ込むと共に、キャパシタＣ１１を介して接地端にも流れ込み、キャパシタＣ１１を充電することになる。
【００４３】
なお、時刻ｔ１２において、インダクタＬ１１が充電から放電に切り替わると、インダクタ電流ＩＬは増大から減少に転じる。ただし、負荷に流れる出力電流Ｉｏが十分に大きければ、駆動信号φ１が再びハイレベルに立ち上げられる時刻ｔ１３まで、インダクタ電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。従って、同期整流トランジスタ１２への逆流電流は発生しないので、逆流検出信号φ５はローレベルに維持される。
【００４４】
上記の動作が繰り返されることにより、負荷にはキャパシタＣ１１によって平滑された出力電圧ＯＵＴが供給される。
【００４５】
図３は、スイッチング動作の第２例（ＩＮ＜＜ＯＵＴ、電流不連続モード）を示すタイミングチャートであり、上から順に、駆動信号φ１、駆動信号φ２、切替信号φ３、駆動信号φ４、逆流検出信号φ５、及び、インダクタ電流ＩＬの挙動が描写されている。
【００４６】
なお、図３でも、図２と同様、出力電圧ＯＵＴが入力電圧ＩＮよりも十分に高く、ＰＷＭ駆動の一周期内に同期整流動作のみを行う場合が例示されている。
【００４７】
出力トランジスタ１１のオン期間（ｔ２１〜ｔ２２）が経過した後、時刻ｔ２２において、駆動信号φ１がローレベルに立ち下げられ、駆動信号φ２がハイレベルに立ち上げられると、出力トランジスタ１１がオフとなり、同期整流トランジスタ１２がオンとなる。従って、インダクタ電流ＩＬは増大から減少に転じる。
【００４８】
ここで、負荷に流れる出力電流Ｉｏが十分に大きければ、駆動信号φ１が再びハイレベルに立ち上げられる時刻ｔ２４まで、インダクタ電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。一方、負荷に流れる出力電流Ｉｏが小さい軽負荷時には、インダクタＬ１１に蓄えられているエネルギが少ないので、時刻ｔ２３において、インダクタ電流ＩＬがゼロ値を下回り、同期整流トランジスタ１２への逆流電流が発生する。このような状態では電荷を入力電圧ＩＮの印加端に返していることになるので、軽負荷時における効率低下の原因となる。
【００４９】
そこで、スイッチング電源装置１は、逆流電流検出部１４を用いて同期整流トランジスタ１２への逆流電流を検出し、逆流検出信号φ５がハイレベルに立ち上がる時刻ｔ２３で同期整流トランジスタ１２を強制的にオフとし、そのオン期間をＴ２からＴ２’に短縮する構成とされている。このような構成とすることにより、軽負荷時における効率低下を解消することが可能となる。
【００５０】
図４は、スイッチング動作の第３例（ＩＮ≒ＯＵＴ、電流連続モード）を示すタイミングチャートであり、上から順に、駆動信号φ１、駆動信号φ２、切替信号φ３、駆動信号φ４、逆流検出信号φ５、及び、インダクタ電流ＩＬの挙動が描写されている。
【００５１】
出力電圧ＯＵＴが入力電圧ＩＮに近い状態（ないしはほぼ等しい状態）で同期整流動作を行うと、出力トランジスタ１１のオンデューティＤが極端に小さくなり、系が不安定となるおそれがある。従って、出力電圧ＯＵＴが入力電圧ＩＮに近い場合には、ＰＷＭ駆動の一周期内において、同期整流動作のみを行うよりも、同期整流動作からダイオード整流動作への切り替えを行う方が望ましい。
【００５２】
そこで、整流方式切替部１５は、駆動信号φ１を監視し、そのハイレベル期間Ｔ１が所定値よりも短ければ、出力電圧ＯＵＴが入力電圧ＩＮに近いという判断の下、駆動信号φ２のハイレベル期間Ｔ２（＝同期整流トランジスタ１２のオン期間）のうち、少なくとも一部の期間で同期整流トランジスタ１２を強制オフさせることにより、同期整流動作からダイオード整流動作への切替を行う。
【００５３】
より具体的に述べると、整流方式切替部１５は、駆動信号φ２がハイレベルに立ち上げられてから、所定の同期整流期間Ｔ３が経過した時点で、切替信号φ３をハイレベルに立ち上げ、その後、駆動信号φ２がローレベルに立ち下げられた時点で、切替信号φ３をローレベルに立ち下げる。
【００５４】
その結果、駆動信号φ４は、切替信号φ３がハイレベルとされている間、駆動信号φ２の論理レベルに依らずハイレベルとなるので、同期整流トランジスタ１２は、強制的にオフされる。このとき、それまで同期整流トランジスタ１２に流れていたインダクタ電流ＩＬは、ボディダイオード１２ｘを介して流れ続ける。従って、ＰＷＭ駆動の一周期内において、同期整流動作からダイオード整流動作への切替が行われることになる。
【００５５】
このように、同期整流動作とダイオード整流動作とを時分割で切り替える構成とすることにより、出力電圧ＯＵＴが入力電圧ＩＮに近い場合であっても、オンデューティＤが極端に小さくならないので、系の安定性を維持することが可能となる。
【００５６】
また、同期整流動作とダイオード整流動作とを時分割で切り替える構成であれば、ダイオード整流動作のみを行う構成と比べて、電力損失を抑えることが可能となる。なお、インダクタ電流ＩＬは、出力トランジスタ１１のオフ直前に最大となり、出力トランジスタ１１のオフ後は時間の経過と共に減少していく。これを鑑みると、駆動信号φ２のハイレベル期間Ｔ２のうち、大きなインダクタ電流ＩＬが流れる前半期間には、降下電圧の小さい同期整流トランジスタ１２を用いて同期整流動作を行い、インダクタ電流ＩＬが減少する後半期間には、系の安定化に資するダイオード整流動作を行うことが望ましい。
【００５７】
また、同期整流動作とダイオード整流動作とを時分割で切り替える構成であれば、パルススキップ制御を行う構成と比べて、制御回路が簡単な上、出力電圧ＯＵＴのリップル成分が小さいという利点もある。
【００５８】
なお、同期整流期間Ｔ３（駆動信号φ３のローレベル期間）の長さについては、駆動信号φ１の最小パルス幅を考慮して適切に設定すればよい。同期整流期間Ｔ３を短く設定するほど、ダイオード整流期間（＝Ｔ２−Ｔ３）が長くなるので、駆動信号φ１のハイレベル期間Ｔ１が延びて、制御部１３の回路能力的に余裕ができるが、ボディダイオード１２ｘでの電力損失が大きくなる。一方、同期整流期間Ｔ３を長く設定するほど、ダイオード整流期間（＝Ｔ２−Ｔ３）が短くなるので、ボディダイオード１２ｘでの電力損失は小さくなるが、駆動信号φ１のハイレベル期間Ｔ１が短くなって、制御部１３の回路能力的に余裕がなくなる。
【００５９】
そこで、整流方式切替部１５は、駆動信号φ１を監視し、そのハイレベル期間Ｔ１に応じて同期整流期間Ｔ３の長さ（延いては整流方式の切替タイミング）を調整する機能を備えている。このような構成とすることにより、駆動信号φ１のハイレベル期間Ｔ１（パルス幅）が最小パルス幅を下回らないように、同期整流期間Ｔ３の長さ（裏を返せばダイオード整流期間の長さ）を適切に設定することが可能となる。
【００６０】
同期整流期間Ｔ３の算出手法の一例としては、駆動信号φ１のハイレベル期間Ｔ１から駆動信号φ２のハイレベル期間Ｔ２（＝Ｔ−Ｔ１）を求め、これに予め設定された比率α（ただし０＜α＜１）を乗じることにより、同期整流期間Ｔ３（＝α×Ｔ２）を算出する手法が考えられる。上記の比率αについては、予め設定された固定値としてもよいし、或いは、ユーザによって任意に調整される可変値としてもよい。
【００６１】
なお、駆動信号φ２のハイレベル期間Ｔ２を直接的に監視する構成としてもよいが、その場合には、前周期の監視結果を次周期の算出処理に反映させる形となる。
【００６２】
以下では、図４の例に即してスイッチング動作の具体的な説明を行う。時刻ｔ３１〜ｔ３２では、駆動信号φ１がハイレベルとされているので、出力トランジスタ１１がオンとなる。また、時刻ｔ３１〜ｔ３２では、駆動信号φ２及びφ３がいずれもローレベルとされているので、駆動信号φ４がハイレベルとなり、同期整流トランジスタ１２がオフとなる。このとき、インダクタＬ１１には、出力トランジスタ１１を介して接地端に向けたインダクタ電流ＩＬが流れて、その電気エネルギが蓄えられる。
【００６３】
時刻ｔ３２〜ｔ３３では、駆動信号φ１がローレベルとされているので、出力トランジスタ１１がオフとなる。また、時刻ｔ３２〜ｔ３３では、駆動信号φ２がハイレベルとされており、駆動信号φ３がローレベルとされているので、駆動信号φ４がローレベルとなり、同期整流トランジスタ１２がオンとなる。このとき、インダクタＬ１１は、自身に蓄えられた電気エネルギを放出し、インダクタ電流ＩＬをそれまで同じ向きに流し続ける。同期整流トランジスタ１２を介して流れるインダクタ電流ＩＬは、出力電流Ｉｏとして負荷に流れ込むと共に、キャパシタＣ１１を介して接地端にも流れ込み、キャパシタＣ１１を充電することになる。すなわち、時刻ｔ３２〜ｔ３３は同期整流期間に相当する。
【００６４】
時刻ｔ３３〜ｔ３４では、駆動信号φ１がローレベルに維持されているので、出力トランジスタ１１がオフされたままとなる。また、時刻ｔ３３〜ｔ３４では、駆動信号φ２がハイレベルに維持される一方、駆動信号φ３がハイレベルとされているので、駆動信号φ４がハイレベルとなり、同期整流トランジスタ１２がオフとなる。このとき、インダクタ電流ＩＬは、ボディダイオード１２ｘを介して負荷とキャパシタＣ１１に流れ続ける。すなわち、時刻ｔ３３〜ｔ３４はダイオード整流期間に相当する。
【００６５】
なお、時刻ｔ３２において、インダクタＬ１１が充電から放電に切り替わると、インダクタ電流ＩＬは増大から減少に転じ、さらに、時刻ｔ３３において、同期整流動作からダイオード整流動作に切り替わると、インダクタ電流ＩＬの減少度合いが大きくなる。ただし、負荷に流れる出力電流Ｉｏが十分に大きければ、駆動信号φ１が再びハイレベルに立ち上げられる時刻ｔ３４まで、インダクタ電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。従って、同期整流トランジスタ１２への逆流電流は発生しないので、逆流検出信号φ５はローレベルに維持される。
【００６６】
上記の動作が繰り返されることにより、負荷にはキャパシタＣ１１によって平滑された出力電圧ＯＵＴが供給される。
【００６７】
図５は、スイッチング動作の第４例（ＩＮ≒ＯＵＴ、電流不連続モード）を示すタイミングチャートであり、上から順に、駆動信号φ１、駆動信号φ２、切替信号φ３、駆動信号φ４、逆流検出信号φ５、及び、インダクタ電流ＩＬの挙動が描写されている。
【００６８】
なお、図５でも、図４と同様、出力電圧ＯＵＴが入力電圧ＩＮに近く、ＰＷＭ駆動の一周期内において同期整流動作とダイオード整流動作の切替を行う場合が例示されている。
【００６９】
第１の周期（時刻ｔ４１〜ｔ４５）では、出力トランジスタ１１のオン期間（時刻ｔ４１〜ｔ４２）が経過した後、時刻ｔ４２〜ｔ４３において同期整流動作が行われ、時刻ｔ４３〜ｔ４５においてダイオード整流動作が行われる。なお、第１の周期では、ダイオード整流動作中の時刻ｔ４４において、インダクタ電流ＩＬがゼロ値まで低下しているが、この時点では同期整流トランジスタ１２が既にオフされている。従って、同期整流トランジスタ１２への逆流電流は流れないので、逆流検出信号φ５はローレベルのままとなる。
【００７０】
第２の周期（時刻ｔ４５〜ｔ４９）においても、出力トランジスタ１１のオン期間（時刻ｔ４５〜ｔ４６）が経過した後、時刻ｔ４６から同期整流動作が開始される。ただし、第２の周期では、同期整流期間Ｔ３（時刻ｔ４５〜ｔ４８）が経過するよりも早く、同期整流動作中の時刻ｔ４７において、インダクタ電流ＩＬがゼロ値を下回り、同期整流トランジスタ１２への逆流電流が発生する。その結果、逆流検出信号φ５がハイレベルに立ち上がる時刻ｔ４７において、同期整流トランジスタ１２が強制的にオフとなり、そのオン期間がＴ２からＴ２’に短縮されるので、ダイオード整流動作は不実施となる。
【００７１】
図６は、スイッチング動作の第５例（パルススキップ制御）を示すタイミングチャートであり、上から順に、駆動信号φ１、駆動信号φ２、及び、インダクタ電流ＩＬの挙動が描写されている。
【００７２】
本図で示すように、制御部１３は、一周期ないし複数周期（図６の例では、時刻ｔ５２〜ｔ５３の一周期）に亘って、意図的に出力トランジスタ１１と同期整流トランジスタ１２の駆動を停止するパルススキップ制御を行う機能を備えている。なお、ここでのパルススキップ制御は、出力電圧ＯＵＴが入力電圧ＩＮに近くなったときに系の安定化を図る目的で実施されるものではなく、超軽負荷時や無負荷時など、一周期ないし複数周期に亘ってスイッチングが必要ない状況において、自己消費電力を低減する目的で実施される。
【００７３】
＜第２実施形態＞
図７は、スイッチング電源装置の第２実施形態を示すブロック図である。第２実施形態は、基本的に第１実施形態と同様の構成であり、外部端子Ｔ１１及びＴ１２の間にショットキーバリアダイオードＳＢＤを外付けした点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【００７４】
上記したように、第２実施形態のスイッチング電源装置１では、同期整流トランジスタ１２に対してショットキーバリアダイオードＳＢＤが並列に接続されている。ボディダイオード１２ｘの順方向降下電圧が０．６〜０．７Ｖであるのに対して、ショットキーバリアダイオードＳＢＤの順方向降下電圧は０．１〜０．２Ｖとかなり低い。従って、ボディダイオード１２ｘのみを用いたダイオード整流動作を行う第１実施形態と比べて、ダイオード整流動作時における効率を向上することが可能となる。
【００７５】
＜第３実施形態＞
図８は、スイッチング電源装置の第３実施形態を示すブロック図である。第３実施形態は、基本的に第１実施形態と同様の構成であり、入力電圧ＩＮの供給経路を導通／遮断する入力遮断トランジスタ１７を設けた点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について重点的な説明を行う。
【００７６】
入力遮断トランジスタ１７は、同期整流トランジスタ１２とは逆向きの極性で、外部端子Ｔ１１と外部端子Ｔ１２との間に挿入され、スタンバイ信号φ６に応じてオン／オフされるスイッチ素子（Ｐチャネル型ＭＯＳ電界効果トランジスタ）である。入力遮断トランジスタ１７は、接続関係について具体的に述べると、入力遮断トランジスタ１７のドレインは、同期整流トランジスタ１２のドレインに接続されている。入力遮断トランジスタ１７のソースとバックゲートは、いずれも外部端子Ｔ１２に接続されている。入力遮断トランジスタ１７のゲートは、スタンバイ信号φ６の印加端に接続されている。なお、入力遮断トランジスタ１７には、アノードがドレインに接続されて、カソードがバックゲートに接続されたボディダイオード１７ｘが付随している。
【００７７】
スイッチング電源装置１のスタンバイ時（入力電圧ＩＮが印加されたまま出力電圧ＯＵＴの生成を停止すべき状態）には、スタンバイ信号φ６がハイレベルとされ、入力遮断トランジスタ１７がオフされる。従って、入力電圧ＩＮの印加端から同期整流トランジスタ１２のボディダイオード１２ｘを介して出力電圧ＯＵＴの印加端に至る電流経路が遮断されるので、スタンバイ時には出力電圧ＯＵＴを０Ｖまで引き下げることが可能となる。
【００７８】
一方、スイッチング電源装置１のアクティブ時（出力電圧ＯＵＴを生成すべき状態）には、スタンバイ信号φ６がローレベルとされ、入力遮断トランジスタ１７がオンされる。従って、入力電圧ＩＮの供給経路が導通されるので、出力電圧ＯＵＴの生成動作に支障を来たすことはない。
【００７９】
＜電子機器への適用＞
図９は、スイッチング電源装置１を搭載した電子機器の一例（携帯端末（スマートフォン）Ｘ）を示す外観図である。ただし、携帯端末Ｘは、あくまでスイッチング電源装置１が好適に搭載される電子機器の例示に過ぎず、先述のスイッチング電源装置１は、多種多様な電子機器（特に入力変動や負荷変動が大きい電子機器）に搭載することができる。
【００８０】
＜その他の変形例＞
上記の第１〜第３実施形態では、いずれも正昇圧型のスイッチング電源装置１（図１、図７、図８）を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、降圧型のスイッチング電源装置２（図１０）や反転型（負昇圧型）のスイッチング電源装置３（図１１）などにも広く適用することが可能である。なお、これらの変形例については、出力形式のに応じて構成に微差があるものの、基本的に先述の正昇圧型と同様の構成から成るので、詳細な説明については割愛する。
【００８１】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８２】
本発明は、同期整流方式のスイッチング電源装置全般に利用することが可能である。
【符号の説明】
【００８３】
１、２、３    スイッチング電源装置（正昇圧型、降圧型、反転型（負昇圧型））
１０、２０、３０    半導体装置（スイッチング電源ＩＣ）
１１、２１、３１    出力トランジスタ
１２、２２、３２    同期整流トランジスタ
１２ｘ、２２ｘ、３２ｘ    ボディダイオード
１３、２３、３３    制御部
１４、２４、３４    逆流検出部
１５、２５、３５    整流方式切替部
１６、２６、３６    論理ゲート
１７    入力遮断トランジスタ
１７ｘ    ボディダイオード
Ｔ１１〜Ｔ１４、Ｔ２１〜Ｔ２４、Ｔ３１〜Ｔ３４    外部端子
Ｌ１１、Ｌ２１、Ｌ３１    インダクタ
Ｃ１１、Ｃ２１、Ｃ３１    キャパシタ
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２    抵抗
ＳＢＤ    ショットキーバリアダイオード
Ｘ    携帯端末（スマートフォン）
【図１】
2014117109.tif 000003
【図２】
2014117109.tif 000004
【図３】
2014117109.tif 000005
【図４】
2014117109.tif 000006
【図５】
2014117109.tif 000007
【図６】
2014117109.tif 000008
【図７】
2014117109.tif 000009
【図８】
2014117109.tif 000010
【図９】
2014117109.tif 000011
【図１０】
2014117109.tif 000012
【図１１】
2014117109.tif 000013