(57)【要約】【課題】本発明はデータアクセスシステム、データアクセス装置及びデータアクセスコントローラを提供する。【解決手段】本発明のデータアクセスシステムは、複数の保存ユニットと、複数の第一コントローラと、第二コントローラと、ホストとを含む。前記複数の第一コントローラは前記複数の保存ユニットを並列アクセスする。各前記複数の第一コントローラは、第一保存ユニットコントローラと、バッファーと、マルチプレクサとを含む。前記複数の第一保存ユニットコントローラは一対一に前記複数の保存ユニットに接続する。前記マルチプレクサは前記第一保存ユニットコントローラと前記バッファーに接続する。前記第二コントローラは前記複数の第一コントローラに接続する。前記第二コントローラは、一対一に前記複数の第一コントローラに接続する複数の第二保存ユニットコントローラを含む。前記ホストは前記第二コントローラに接続する。前記ホストは、前記第二コントローラと前記複数の第一コントローラを介して、前記複数の保存ユニットをアクセスする。【選択図】図２
2014211875.tif 000002
【特許請求の範囲】
【請求項１】
データアクセスシステムであって、複数の保存ユニットと、前記複数の保存ユニットを並列アクセスすることに用いられる複数の第一コントローラと、前記複数の第一コントローラに接続する第二コントローラと、前記第二コントローラに接続するホストとを含み、
各前記複数の第一コントローラは、一対一に前記複数の保存ユニットに接続する複数の第一保存ユニットコントローラと、バッファーと、前記複数の第一保存ユニットコントローラと前記バッファーに接続するマルチプレクサとを含み、
前記第二コントローラは、一対一に前記複数の第一コントローラに接続する複数の第二保存ユニットコントローラを含み、
前記ホストは、前記第二コントローラと前記複数の第一コントローラを介して、前記複数の保存ユニットをアクセスすることを特徴とするデータアクセスシステム。
【請求項２】
各前記複数の第二保存ユニットコントローラは、対応の単一の第一コントローラを介して、少なくても二つの前記複数の保存ユニットをアクセスすることを特徴とする請求項１に記載のデータアクセスシステム。
【請求項３】
前記第一コントローラは、交差の方式で少なくても二つの前記複数の保存ユニットをデータアクセスすることを特徴とする請求項２に記載のデータアクセスシステム。
【請求項４】
前記保存ユニットは、リード/ライトユニットを有し、且つ前記バッファーの容量が前記リード/ライトユニットの容量の整数倍であることを特徴とする請求項１に記載のデータアクセスシステム。
【請求項５】
前記第二コントローラは、前記少なくても二つの保存ユニットを選択する保存ユニットセレクターをさらに含むことを特徴とする請求項２に記載のデータアクセスシステム。
【請求項６】
各前記複数の第一コントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含むことを特徴とする請求項１に記載のデータアクセスシステム。
【請求項７】
前記第二コントローラは、各前記複数の保存ユニットに接続するプロセッサーと、
前記プロセッサー及び前記ホストに接続するデータインターフェースコントローラとをさらに含むことを特徴とする請求項１に記載のデータアクセスシステム。
【請求項８】
前記データインターフェースコントローラは、ＳＡＴＡ，ＵＳＢ，ｅＳＡＴＡ，ＰＣＩ−ｅ，ＩＥＥＥ１３９４の一つのシリアルデータインターフェースコントローラであることを特徴する請求項７に記載のデータアクセスシステム。
【請求項９】
データアクセスシステムであって、複数の保存ユニットと、前記複数の保存ユニットを並列アクセスすることに用いられる第一コントローラと、前記第一コントローラに接続する第二コントローラと、前記第二コントローラに接続するホストとを含み、
前記第一コントローラは、一対一に前記複数の保存ユニットに接続する複数の第一保存ユニットコントローラと、バッファーと、前記複数の第一保存ユニットコントローラと前記バッファーに接続するマルチプレクサとを含み、
前記第二コントローラは、前記第一コントローラに接続する第二保存ユニットコントローラを含み、
前記ホストは、前記第二コントローラと前記第一コントローラを介して、前記複数の保存ユニットをアクセスすることを特徴とするデータアクセスシステム。
【請求項１０】
前記第二コントローラは、前記複数の保存ユニットの一つを選択する保存ユニットセレクターをさらに含むことを特徴とする請求項９に記載のデータアクセスシステム。
【請求項１１】
前記第一コントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含むことを特徴とする請求項９に記載のデータアクセスシステム。
【請求項１２】
データアクセス装置であって、複数の保存ユニットと、前記複数の保存ユニットを並列アクセスする第一コントローラと、前記第一コントローラに接続する第二コントローラと、前記第二コントローラに接続するホストとを含み、
前記第一コントローラは、一対一に前記複数の保存ユニットに接続する複数の第一保存ユニットコントローラと、バッファーと、前記第一保存ユニットコントローラと前記バッファーに接続するマルチプレクサとを含み、
前記第二コントローラは、前記第一コントローラに接続する第二保存ユニットコントローラと、前記第二保存ユニットコントローラに接続するプロセッサーと、前記プロセッサーに接続するデータインターフェースコントローラとを含むことを特徴とするデータアクセス装置。
【請求項１３】
前記第二コントローラは、前記複数の保存ユニットの一つを選択する保存ユニットセレクターをさらに含むことを特徴とする請求項１２に記載のデータアクセス装置。
【請求項１４】
前記第一コントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含むことを特徴とする請求項１２に記載のデータアクセス装置。
【請求項１５】
データアクセスコントローラであって、複数の保存ユニットを並列アクセスして、他のコントローラに接続することに用いられ、一対一に前記複数の保存ユニットに接続する複数の第一保存ユニットコントローラと、バッファーと、前記第一保存ユニットコントローラと前記バッファーに接続するマルチプレクサとを含むことを特徴とするデータアクセスコントローラ。
【請求項１６】
各前記保存ユニットは、リード/ライトユニットを有し、且つ前記バッファーの容量が前記リード/ライトユニットの容量の整数倍であることを特徴とする請求項１５に記載のデータアクセスコントローラ。
【請求項１７】
前記データアクセスコントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含むことを特徴とする請求項１５に記載のデータアクセスコントローラ。
【請求項１８】
前記他のコントローラは、前記マルチプレクサに接続することに用いられる少なくても一つの第二保存ユニットコントローラを有し、且つ前記少なくても一つの第二保存ユニットコントローラの数量が、前記複数の保存ユニットの数量より少ないことを特徴とする請求項１５に記載のデータアクセスコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データアクセスシステに関し、特に固体ディスクに用いられるのデータアクセスシステム、データアクセス装置及びデータアクセスコントローラに関する。
【背景技術】
【０００２】
近年、ＮＡＮＤフラッシュメモリーを採用する保存装置は、従来磁性体のハードディスクドライブの代わる趨勢がある。このＮＡＮＤフラッシュメモリー保存装置は、即ち固体ディスク（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｉｓｋ，ＳＳＤ）である。ＳＳＤの特点は、従来磁性体代わりにフラッシュメモリーを採用して、制御チップ及び従来のハードディスクドライブのインターフェースを使用することによって、ハードディスクドライブのようにシミュレーションされる。ＮＡＮＤフラッシュメモリーは、従来ハードディスクドライブの機械的待ち時間（Ｍｅｃｈａｎｉｃａｌ  Ｌａｔｅｎｃｙ）を有しないと、デューティサイクル（Ｄｕｔｙ  Ｃｙｃｌｅ）を短くする。消費電力が低減することができ、操作中の衝撃と振動が減少できる。従って、ＳＳＤは従来のハードディスクドライブとの通用性があってではなく、メモリの高検索効率、無声、低温の利点もある。
【０００３】
ポータブル３Ｃ電子製品、例えばスマートフォンやタブレットは流行するので、記憶体産業にも影響が大きい。記憶体の発展方向は、昔外部のメモリカードの形式の代わりにｅＤＲＡＭ（ｅｍｂｅｄｄｅｄ  ＤＲＡＭ）となる。現下大人気のスマートフォンの記憶体方案は、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ  ＭｕｌｔｉＭｅｄｉａＣａｒｄ）が採用する。ｅＭＭＣは、複数のチップパッケージ（ＭＣＰ）を利用して、一つのチップにＮＡＮＤフラッシュメモリーと制御チップをパッケージする。スマートフォン製造者の設計は簡単になって、電子部品の必要面積も減少する。
【０００４】
ｅＭＭＣは普及してきたので、現下もうｅＭＭＣは固体ディスクの保存ユニットとして使用される設計提案ができる。図１を参照すると、図１はｅＭＭＣを採用する固体ディスクのシステム構造図である。前記従来の固体ディスクのシステム１０は、シリアルＡＴＡ（ｓｅｒｉａｌ  ａｄｖａｎｃｅｄ  ｔｅｃｈｎｏｌｏｇｙ  ａｔｔａｃｈｍｅｎｔ，  ＳＡＴＡ）―ｅＭＭＣコントローラ２０及び複数のｅＭＭＣ３０を含む。前記ＳＡＴＡ―ｅＭＭＣコントローラ２０は、ＳＡＴＡホストインターフェース２２と、複数のｅＭＭＣインターフェース（またはｅＭＭＣホスト側コントローラ）２４とを含む。ＳＡＴＡホストインターフェース２２は、ホスト４０のＳＡＴＡホストコントローラ４２をインタフェーシング（ｉｎｔｅｒｆａｃｉｎｇ）する。同時にｅＭＭＣインターフェース２４は複数のｅＭＭＣ３０に接続する。
【０００５】
しかしながら、現下のｅＭＭＣ送信仕様において、一つのｅＭＭＣインターフェース２４は、一つのｅＭＭＣ３０のみに接続することができる。もっと大きい容量が必要の場合に、もっと多いｅＭＭＣ３０の接続が必要となる。例えば、八つのｅＭＭＣ３０を使用する場合に、それぞれに対応されるｅＭＭＣインターフェース２４が接続する必要である。
現下のｅＭＭＣホスト側コントローラ（即ちｅＭＭＣインターフェース２４）は１０〜１５ピンのみを有するので、そんな多いｅＭＭＣインターフェース２４は配置される場合に、数量が非常に多いピンがあって、1チップ上のシステム（Ｓｙｓｔｅｍ−ｏｎ−ｃｈｉｐ，ＳｏＣ）で実現されるＳＡＴＡ―ｅＭＭＣコントローラ２０のピンの数量が多い過ぎになる。なお、前記複数のｅＭＭＣインターフェース２４と前記複数のｅＭＭＣ３０の間に一対一に接続関係は、データ処理の並列度を阻害して、ｅＭＭＣベースの固体ディスクのデータアクセス速度を上げることができない。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これに鑑み、本発明の一つの目的は、複数または一つの第一コントローラが複数の保存ユニットに接続するミディアムとして、従来技術において複数のｅＭＭＣインターフェースは一対一に複数のｅＭＭＣ接続すると、ピンの数量は過ぎとデータアクセス速度は悪い欠点を解決するデータアクセスシステムを提供する。
【課題を解決するための手段】
【０００７】
本発明の他の目的は、複数または一つの第一コントローラが複数の保存ユニットに接続するミディアムとして、従来技術において複数のｅＭＭＣインターフェースは一対一に複数のｅＭＭＣ接続すると、ピンの数量は過ぎ、データアクセス速度は悪い欠点を解決するデータアクセス装置を提供する。 
【０００８】
本発明のまた他の目的は、従来のｅＭＭＣホスト側コントローラが複数の保存ユニットに接続するミディアムとして、従来技術においてｅＭＭＣ一対一の接続の欠点を解決するデータアクセスコントローラを提供する。 
【０００９】
上記目的を達成するために、本発明は、複数の保存ユニットと、複数の第一コントローラと、第二コントローラと、ホストとを含むデータアクセスシステムを提供する。前記複数の第一コントローラは前記複数の保存ユニットを並列アクセスすることに用いられる。各前記複数の第一コントローラは、第一保存ユニットコントローラと、バッファーと、マルチプレクサとを含む。前記複数の第一保存ユニットコントローラは一対一に前記複数の保存ユニットに接続する。前記マルチプレクサは前記複数の第一保存ユニットコントローラと前記バッファーに接続する。前記第二コントローラは前記複数の第一コントローラに接続する。前記第二コントローラは、一対一に前記複数の第一コントローラに接続する複数の第二保存ユニットコントローラを含む。前記ホストは前記第二コントローラに接続する。前記ホストは、前記第二コントローラと前記複数の第一コントローラを介して、前記複数の保存ユニットをアクセスする。
【００１０】
本発明の好ましい実施例において、各前記第二保存ユニットコントローラは、対応の単一の第一コントローラを介して、少なくても二つの前記複数の保存ユニットをアクセスする。なお、前記第一コントローラは、交差（Ｉｎｔｅｒｌｅａｖｅ）の方式で少なくても二つの前記複数の保存ユニットをデータアクセスする。
【００１１】
前記好ましい実施例において、前記複数の保存ユニットは複数のｅＭＭＣである。さらに、各前記第二保存ユニットコントローラはｅＭＭＣホスト側コントローラである。
【００１２】
本発明の好ましい実施例において、前記第二コントローラは、前記少なくても二つの保存ユニットを選択する保存ユニットセレクターをさらに含む。
【００１３】
他の好ましい実施例において、各前記複数の第一コントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含む。 
【００１４】
本発明の好ましい実施例において、前記第二コントローラは、プロセッサーとデータインターフェースコントローラとをさらに含む。前記プロセッサーは各前記複数の保存ユニットコントローラに接続する。前記データインターフェースコントローラは前記プロセッサー及び前記ホストに接続する。なお、前記データインターフェースコントローラは、ＳＡＴＡ，ＵＳＢ，ｅＳＡＴＡ，ＰＣＩ−ｅ，ＩＥＥＥ１３９４の一つのシリアルデータインターフェースコントローラである。
【００１５】
本発明の他の目的は、複数の保存ユニットと、第一コントローラと、第二コントローラと、ホストとを含むデータアクセスシステムを提供する。前記第一コントローラは前記複数の保存ユニットを並列アクセスすることに用いられる。前記第一コントローラは、第一保存ユニットコントローラと、バッファーと、マルチプレクサとを含む。前記複数の第一保存ユニットコントローラは一対一に前記複数の保存ユニットに接続する。前記マルチプレクサは前記複数の第一保存ユニットコントローラと前記バッファーに接続する。前記第二コントローラは前記第一コントローラに接続する。前記第二コントローラは、前記第一コントローラに接続する第二保存ユニットコントローラを含む。前記ホストは前記第二コントローラに接続する。前記ホストは、前記第二コントローラと前記第一コントローラを介して、前記複数の保存ユニットをアクセスする。
【００１６】
本発明の好ましい実施例において、前記複数の保存ユニットは複数のｅＭＭＣである。さらに、各前記第二保存ユニットコントローラはｅＭＭＣホスト側コントローラである。
【００１７】
本発明の好ましい実施例において、前記第二コントローラは、前記少なくても二つの保存ユニットを選択する保存ユニットセレクターをさらに含む。
【００１８】
他の好ましい実施例において、前記第一コントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含む。
【００１９】
本発明の他の目的は、複数の保存ユニットと、第一コントローラと、第二コントローラとを含むデータアクセス装置を提供する。前記第一コントローラは前記複数の保存ユニットを並列アクセスすることに用いられる。前記第一コントローラは、複数の第一保存ユニットコントローラと、バッファーと、マルチプレクサとを含む。前記複数の第一保存ユニットコントローラは一対一に前記複数の保存ユニットに接続する。前記マルチプレクサは、前記第一保存ユニットコントローラと前記バッファーに接続する。前記第二コントローラは、第二保存ユニットコントローラと、プロセッサーと、データインターフェースコントローラとを含む。前記第二保存ユニットコントローラは前記第一コントローラに接続する。前記プロセッサーは前記第二保存ユニットコントローラに接続する。前記データインターフェースコントローラは前記プロセッサーに接続する。
【００２０】
本発明の好ましい実施例において、各前記複数の保存ユニットは、ｅＤＲＡＭであることを特徴とする。なお、前記ｅＤＲＡＭは、ｅＭＭＣであって、且つ前記第二保存ユニットコントローラは、ｅＭＭＣホスト側コントローラである。
【００２１】
本発明の好ましい実施例において、前記第二コントローラは、前記複数の保存ユニットの一つを選択する保存ユニットセレクターをさらに含む。
【００２２】
他の好ましい実施例において、前記第一コントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含む。
【００２３】
本発明の他の目的は、複数の保存ユニットを並列アクセスして、他のコントローラに接続することに用いられるデータアクセスコントローラを提供する。前記データアクセスコントローラは、複数の第一保存ユニットコントローラと、バッファーと、マルチプレクサとを含む。前記複数の第一保存ユニットコントローラは、一対一に前記複数の保存ユニットに接続する。前記マルチプレクサは、前記第一保存ユニットコントローラと前記バッファーに接続する。
【００２４】
本発明の好ましい実施例において、各前記保存ユニットは、リード/ライトユニットを有し、且つ前記バッファーの容量が前記リード/ライトユニットの容量の整数倍である。
【００２５】
各前記複数の第一保存ユニットコントローラは、ｅＭＭＣホスト側コントローラである。
【００２６】
本発明の好ましい実施例において、前記データアクセスコントローラは、ルックアップテーブルを保存する記憶ユニットをさらに含む。
【００２７】
本発明の好ましい実施例において、前記他のコントローラは、前記マルチプレクサに接続することに用いられる少なくても一つの第二保存ユニットコントローラを有し、且つ前記少なくても一つの第二保存ユニットコントローラの数量が、前記複数の保存ユニットの数量より少ない。
【発明の効果】
【００２８】
従来技術に較べて、本発明のデータアクセスシステム、装置及びコントローラは、従来のｅＭＭＣホスト側コントローラが複数の保存ユニットに接続するミディアムとして、従来技術においてｅＭＭＣ一対一の接続の欠点を解決することができる。
【００２９】
以下、本発明の上記目的と特徴と効果が更に明らかに理解できるように、添付図面を参照して詳しく説明する。
【図面の簡単な説明】
【００３０】
【図１】従来技術におけるｅＭＭＣを採用する固体ディスクのシステム構造図を示す。
【図２】本発明における第一の好ましい実施例のデータアクセスシステムの機能ブロック図を示す。
【図３】図２における単一の第一コントローラの詳しい機能ブロック図を示す。
【図４】本発明における第二の好ましい実施例のデータアクセスシステムの機能ブロック図を示す。
【図５】本発明における第三の好ましい実施例のデータアクセス装置の機能ブロック図を示す。
【図６】本発明における第四の好ましい実施例のデータアクセスシステムの機能ブロック図を示す。
【発明を実施するための形態】
【００３１】
本発明における幾つの好ましい実施例は図面と下記の説明を通して詳しく述べるが、異なる図面で、同じ素子符号は同じ又は類似な素子を示す。
【００３２】
図２を参考すると、図２は本発明における第一の好ましい実施例のデータアクセスシステム１００を示す機能ブロック図である。データアクセスシステム１００は、複数の保存ユニット１１０と、複数の第一コントローラ１２０と、第二コントローラ１４０と、ホスト１６０とを含む。各第一コントローラ１２０は、複数の保存ユニット１１０を並列アクセス（ｐａｒａｌｌｅｌ  ａｃｃｅｓｓ）することに用いられる。なお、本第一の好ましい実施例において、各第一コントローラ１２０は、少なくても二つの保存ユニット１１０に対応して接続する。しかしながら、本発明は二つの保存ユニット１１０に接続することに限定されるものではなく、二つ以上の保存ユニット１１０に接続することも本発明の保護の範囲である。
【００３３】
図２及び図３を参照する。図３は図２における単一の第一コントローラ１２０の詳しい機能ブロック図を示す。第一コントローラ１２０は、複数の第一保存ユニットコントローラ１２２、バッファー１２４と、マルチプレクサ１２６とを含む。前記複数の第一保存ユニットコントローラ１２２は、一対一に前記複数の第一コントローラ１１０に接続する。マルチプレクサ１２６は、複数の第一保存ユニットコントローラ１２２とバッファー１２４に接続する。
【００３４】
さらに図２を参照する。第二コントローラ１４０は前記複数の第一コントローラ１２０に接続する。第二コントローラ１４０は、複数の第二保存ユニットコントローラ１４２を含む。前記複数の第二保存ユニットコントローラ１４２は、一対一に複数の第一コントローラ１２０に接続する。前記第二コントローラ１４０は、プロセッサー１４４とデータインターフェースコントローラ１４６とをさらに含む。プロセッサー１４４は各前記複数の保存ユニットコントローラ１４２に接続する。なお、データインターフェースコントローラ１４６は、前記プロセッサー１４４及び前記ホスト１６０に接続する。この実施例において、データインターフェースコントローラ１４６は、ＳＡＴＡ，ＵＳＢ，ｅＳＡＴＡ，ＰＣＩ−ｅ，ＩＥＥＥ１３９４の一つのシリアルデータインターフェースコントローラである。
【００３５】
なお、図２に示すように、前記ホスト１６０は、データインターフェースコントローラ１４６に対応して接続することに用いられるデータインターフェースホストコントローラ１６２を備える。データインターフェースホストコントローラ１６２は、ＳＡＴＡ，ＵＳＢ，ｅＳＡＴＡ，ＰＣＩ−ｅ，ＩＥＥＥ１３９４の一つである。上記データインターフェースホストコントローラ１６２でデータインターフェースコントローラ１４６に接続することにより、前記ホスト１６０は、第二コントローラ１４０の前記データインターフェースコントローラ１４６と前記複数の第一コントローラ１２０を介して、前記複数の保存ユニット１１０をアクセスする。
【００３６】
以下、本実施例におけるデータアクセスシステム１００の運用方式を詳しく説明する。図３を参考する。図３は、図２における単一の第一コントローラ１２０の詳しい機能ブロック図を示す。第一コントローラ１２０は、複数の第一保存ユニットコントローラ１２２と、バッファー１２４と、マルチプレクサ１２６とを含む。前記複数の第一保存ユニットコントローラ１２２は、一対一に前記複数の第一コントローラ１１０に接続する。マルチプレクサ１２６は、複数の第一保存ユニットコントローラ１２２とバッファー１２４に接続する。さらに図３を参考する。第二コントローラ１４０の第二保存ユニットコントローラ１４２は、対応して接続される単一の第一コントローラ１２０のマルチプレクサ１２６を介して、少なくても二つの前記複数の保存ユニット１１０をアクセスする。
【００３７】
本実施例において、前記複数の保存ユニット１１０は複数のｅＭＭＣである。各第二保存ユニットコントローラ１４２は、ｅＭＭＣホスト側コントローラである。本実施例において、第二保存ユニットコントローラ１４２と第一コントローラ１１０の間の送信は、ｅＭＭＣ仕様を例として説明するが、前述に限定されるものではない。例えば、ｅＭＭＣ送信仕様の代わりにｅＳＤ（ｅｍｂｅｄｄｅｄ  Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カード送信インターフェースを使ってもよい、またｅＭＭＣ送信仕様の代わりにｅＣＦ（ｅｍｂｅｄｄｅｄ  Ｃｏｍｐａｃｔ  Ｆｌａｓｈ）カード送信インターフェースを使ってもよい。第二保存ユニットコントローラ１４２と第一コントローラ１１０の間に同様なインターフェースを使用さえすればよい。
【００３８】
以下、第一実施例における第一コントローラ１２０の作動原理を説明する。図３に示すように、第一コントローラ１２０は、交差（Ｉｎｔｅｒｌｅａｖｅ）の方式で少なくても二つの前記複数の保存ユニット１１０をデータアクセスする。具体的にいえば、本実施例において、第二コントローラ１４０は、保存ユニットセレクター１４３をさらに含む。好ましい設計は、保存ユニットセレクター１４３が第二コントローラ１４０に設けられることに限定されるものではない。前記保存ユニットセレクター１４３は、データアクセスするために少なくても二つの前記複数の保存ユニット１１０の一つを選択することに用いられる。さらに言えば、前記保存ユニットセレクター１４３は、マルチプレクサ１２６にコントローラ信号を送信することができる。前記コントローラ信号としては、ｅＭＭＣホスト側コントローラである第二保存ユニットコントローラ１４２から発送される標準のｅＭＭＣ指令である。前記コントローラ信号は、マルチプレクサ１２６を制御してどの第一保存ユニットコントローラ１２２に前記標準のｅＭＭＣ指令を配送して、ｅＭＭＣで現実される前記複数の保存ユニット１１０の一つをデータアクセスする。注意すべきことは、本実施例において、ｅＭＭＣホスト側コントローラである第二保存ユニットコントローラ１４２は、追加のピンを有して前記コントローラ信号を提供する。
【００３９】
注意すべきことは、本実施例における第一保存ユニットコントローラ１２２は、ｅＭＭＣで現実される単一の保存ユニット１１０をアクセスする標準のｅＭＭＣホスト側コントローラであってもよい。
【００４０】
他の実施例において、前記第一コントローラ１２０は、ルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ，ＬＵＴ）を保存する記憶ユニット１２８をさらに含む。具体的にいえば、前記二つの保存ユニット１１０は、ブロックデバイス、例えばハードディスクドライブのようにシミュレーションされる。前記二つ保存ユニット１１０をアクセスする前に、前記ルックアップテーブルの論理−物理アドレス対照表（ＬＵＴ）は、論理ブロックアドレス（Ｌｏｇｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＬＢＡ）を物理ブロックアドレス（Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＰＢＡ）に変換する関係を記録する。論理ブロックアドレスは、システムファイルがデータアクセスを要求するブロックアドレスである。物理ブロックアドレスは、論理ブロックアドレスが対応して実際に保存ユニット１１０に保存するブロックアドレスである。
【００４１】
なお、前記保存ユニット１１０は、リード/ライトユニットを有し、且つ前記第一コントローラ１２０内のバッファー１２４の容量が前記リード/ライトユニットの容量の整数倍である。前記バッファー１２４は、二つの保存ユニット１１０のリード/ライトデータを暫く保存して、前記第一コントローラ１２０のデータ処理並列度を増す。
【００４２】
図２に示すように、本実施例におけるデータアクセスシステム１００は、複数の一対二の第一コントローラが複数の保存ユニットに接続するミディアムとして、従来技術において複数のｅＭＭＣインターフェースは一対一に複数のｅＭＭＣ接続すると、ピンの数量は過ぎとデータアクセス速度は悪い欠点を解決する。
【００４３】
以下、本発明における第二の好ましい実施例のデータアクセスシステムを説明する。図４を参考すると、図４は、本発明における第二の好ましい実施例のデータアクセスシステム２００の機能ブロック図である。データアクセスシステム２００は、複数の保存ユニット１１０と、第一コントローラ２２０と、第二コントローラ１４０と、ホスト１６０とを含む。
【００４４】
図４に示すように、第一コントローラ２２０は、複数の保存ユニット１１０を並列アクセス（ｐａｒａｌｌｅｌ  ａｃｃｅｓｓ）することに用いられる。第一コントローラ２２０は、複数の第一保存ユニットコントローラ１２２、バッファー１２４と、マルチプレクサ１２６とを含む。前記複数の第一保存ユニットコントローラ１２２は、一対一に前記複数の第一コントローラ１１０に接続する。マルチプレクサ１２６は、複数の第一保存ユニットコントローラ１２２とバッファー１２４に接続する。
【００４５】
第二コントローラ１４０は前記複数の第一コントローラ２２０に接続して、且つ第二保存ユニットコントローラ１４２と、プロセッサー１４４と、データインターフェースコントローラ１４６とを含む。前記第二保存ユニットコントローラ１４２は、第一コントローラ２２０のマルチプレクサ１２６とプロセッサー１４４に接続する。前記プロセッサー１４４は、前記データインターフェースコントローラ１４６に接続する。前記ホスト１６０は、前記第二コントローラ１４０の前記データインターフェースコントローラ１４６に接続して、前記第二コントローラ１４０の前記データインターフェースコントローラ１４６と前記複数の第一コントローラ２２０を介して、前記複数の保存ユニット１１０をアクセスする。前述実施例異なる場所は、第二実施例における第一コントローラ２２０が、一対八のコントローラであり、第一実施例における第一コントローラ１２０が一対二のコントローラである。
【００４６】
具体的に言えば、前記複数の保存ユニット１１０は複数のｅＭＭＣである。前記第二保存ユニットコントローラ１４２は、ｅＭＭＣホスト側コントローラである。本実施例において、本実施例において、第二保存ユニットコントローラ１４２と第一コントローラ１１０の間の送信は、ｅＭＭＣ仕様を例として説明するが、前述に限定されるものではない。
【００４７】
以下、第二実施例における第一コントローラ２２０の作動原理を説明する。図４に示すように、第一コントローラ２２０は、交差（Ｉｎｔｅｒｌｅａｖｅ）の方式で前記複数の保存ユニット１１０をデータアクセスする。具体的にいえば、本実施例において、第二コントローラ１４０は、保存ユニットセレクター１４３をさらに含む。好ましい設計は、保存ユニットセレクター１４３が第二コントローラ１４０に設けられることに限定されるものではない。前記保存ユニットセレクター１４３は、データアクセスするために前記複数の保存ユニット１１０の一つを選択することに用いられる。同様に前記保存ユニットセレクター１４３は、マルチプレクサ１２６にコントローラ信号を送信することができる。前記コントローラ信号としては、ｅＭＭＣホスト側コントローラである第二保存ユニットコントローラ１４２から発送される標準のｅＭＭＣ指令である。前記コントローラ信号は、マルチプレクサ１２６を制御してどの第一保存ユニットコントローラ１２２に前記標準のｅＭＭＣ指令を配送して、ｅＭＭＣで現実される前記複数の保存ユニット１１０の一つをデータアクセスする。
【００４８】
他の実施例において、前記第二保存ユニットコントローラ１４２は、標準のｅＭＭＣホスト側コントローラであって、前述保存ユニットセレクター１４３が設置しなくてもよい。詳しく言えば、前記第二保存ユニットコントローラ１４２は、第一コントローラ１２０にカスタム対応のベンダーコマンド（ｖｅｎｄｏｒ  ｃｏｍｍａｎｄ）を発送して、このコマンドによりどの保存ユニット１１０にアクセスすることを制御すると、一対多の目的が実現する。
【００４９】
他の実施例において、前記第一コントローラ１２０は、前記第一コントローラ１２０は、ルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ，ＬＵＴ）を保存する記憶ユニット１２８をさらに含む。具体的にいえば、前記複数の保存ユニット１１０は、ブロックデバイス、例えばハードディスクドライブのようにシミュレーションされる。前記二つ保存ユニット１１０をアクセスする前に、前記ルックアップテーブルの論理−物理アドレス対照表（ＬＵＴ）は、論理ブロックアドレス（Ｌｏｇｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＬＢＡ）を物理ブロックアドレス（Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＰＢＡ）に変換する関係を記録する。論理ブロックアドレスは、システムファイルがデータアクセスを要求するブロックアドレスである。物理ブロックアドレスは、論理ブロックアドレスが対応して実際に保存ユニット１１０に保存するブロックアドレスである。
【００５０】
前述のように、本実施例におけるデータアクセスシステム２００は、一対八の第一コントローラ２２０が複数の保存ユニットに接続するミディアムとして、従来技術において一対一の接続仕方の欠点を解決する。
【００５１】
以下、本発明における第三の好ましい実施例のデータアクセス装置を説明する。前記データアクセス装置は、固体ディスクであってもよいが、それに限定されるものではない。図５を参照すると、図５は、本発明における第三の好ましい実施例のデータアクセス装置３００の機能ブロック図である。データアクセス装置３００は、複数の保存ユニット１１０と、第一コントローラ１２０と、第二コントローラ１４０とを含む。
【００５２】
第一コントローラ１２０は、複数の保存ユニット１１０を並列アクセスすることに用いられる。第一コントローラ１２０は、複数の第一保存ユニットコントローラ１２２、バッファー１２４と、マルチプレクサ１２６とを含む。前記複数の第一保存ユニットコントローラ１２２は、一対一に前記複数の第一コントローラ１１０に接続する。マルチプレクサ１２６は、複数の第一保存ユニットコントローラ１２２とバッファー１２４に接続する。第二コントローラ１４０は前記複数の第一コントローラ２２０に接続して、且つ第二保存ユニットコントローラ１４２と、プロセッサー１４４と、データインターフェースコントローラ１４６とを含む。前記第二保存ユニットコントローラ１４２は、第一コントローラ２２０のマルチプレクサ１２６とプロセッサー１４４に接続する。前記プロセッサー１４４は、前記第二保存ユニットコントローラ１４２に接続する。前記データインターフェースコントローラ１４６は、前記プロセッサー１４４に接続する。なお、前記データインターフェースコントローラ１４６は、外部のホストに接続することに用いられる。
【００５３】
各前記複数の保存ユニット１１０は、ｅＤＲＡＭ（ｅｍｂｅｄｄｅｄ  ＤＲＡＭ）である。本実施例において、前記ｅＤＲＡＭは、ｅＭＭＣであり、前記第二保存ユニットコントローラ１４２は、ｅＭＭＣホスト側コントローラである。本実施例において、第二保存ユニットコントローラ１４２と第一コントローラ１１０の間の送信は、ｅＭＭＣ仕様を例として説明するが、前述に限定されるものではない。例えば、ｅＭＭＣ送信仕様の代わりにｅＳＤ（ｅｍｂｅｄｄｅｄ  Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カード送信インターフェースを使ってもよい、またｅＭＭＣ送信仕様の代わりにｅＣＦ（ｅｍｂｅｄｄｅｄ  Ｃｏｍｐａｃｔ  Ｆｌａｓｈ）カード送信インターフェースを使ってもよい。第二保存ユニットコントローラ１４２と第一コントローラ１１０の間に同様なインターフェースを使用さえすればよい。
【００５４】
以下、第三実施例における第一コントローラ１２０の作動原理を説明する。図５に示すように、第一コントローラ１２０は、交差（Ｉｎｔｅｒｌｅａｖｅ）の方式で少なくても二つの前記複数の保存ユニット１１０をデータアクセスする。本実施例において、第二コントローラ１４０は、保存ユニットセレクター１４３をさらに含む。好ましい設計は、保存ユニットセレクター１４３が第二コントローラ１４０に設けられることに限定されるものではない。前記保存ユニットセレクター１４３は、データアクセスするために少なくても二つの前記複数の保存ユニット１１０の一つを選択することに用いられる。さらに言えば、前記保存ユニットセレクター１４３は、マルチプレクサ１２６にコントローラ信号を送信することができる。前記コントローラ信号としては、ｅＭＭＣホスト側コントローラである第二保存ユニットコントローラ１４２から発送される標準のｅＭＭＣ指令である。前記コントローラ信号は、マルチプレクサ１２６を制御してどの第一保存ユニットコントローラ１２２に前記標準のｅＭＭＣ指令を配送して、ｅＭＭＣで現実される前記複数の保存ユニット１１０の一つをデータアクセスする。
【００５５】
注意すべきことは、本実施例における第一保存ユニットコントローラ１２２は、ｅＭＭＣで現実される単一の保存ユニット１１０をアクセスする標準のｅＭＭＣホスト側コントローラであってもよい。
【００５６】
他の実施例において、前記第二保存ユニットコントローラ１４２は、標準のｅＭＭＣホスト側コントローラであって、前述保存ユニットセレクター１４３が設置しなくてもよい。詳しく言えば、前記第二保存ユニットコントローラ１４２は、第一コントローラ１２０にカスタム対応のベンダーコマンドを発送して、このコマンドによりどの保存ユニット１１０にアクセスすることを制御すると、一対多の目的が実現する。
【００５７】
他の実施例において、前記第一コントローラ１２０は、、ルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ，ＬＵＴ）を保存する記憶ユニット１２８をさらに含む。具体的にいえば、前記複数の保存ユニット１１０は、ブロックデバイス、例えばハードディスクドライブのようにシミュレーションされる。前記二つ保存ユニット１１０をアクセスする前に、前記ルックアップテーブルの論理−物理アドレス対照表（ＬＵＴ）は、論理ブロックアドレス（Ｌｏｇｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＬＢＡ）を物理ブロックアドレス（Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＰＢＡ）に変換する関係を記録する。論理ブロックアドレスは、システムファイルがデータアクセスを要求するブロックアドレスである。物理ブロックアドレスは、論理ブロックアドレスが対応して実際に保存ユニット１１０に保存するブロックアドレスである。
【００５８】
前述のように、本実施例におけるデータアクセス装置３００は、一対多の第一コントローラ２２０が複数の保存ユニットに接続するミディアムとして、従来技術において一対一の接続仕方の欠点を解決する。
【００５９】
以下、本発明における第四の好ましい実施例のデータアクセスコントローラを説明する。図６を参照すると、図６は、本発明における第四の好ましい実施例のデータアクセスコントローラ４００の機能ブロック図である。各前記データアクセスコントローラ４００の組合せは、各前述実施例の第一コントローラと同じであって、複数の第一保存ユニットコントローラ１２２、バッファー１２４と、マルチプレクサ１２６とを含む。前記複数の第一保存ユニットコントローラ１２２は、一対一に前記複数の第一コントローラ１１０に接続する。前記マルチプレクサ１２６は、前記複数の第一保存ユニットコントローラ１２２と前記バッファー１２４に接続する。各前記データアクセスコントローラ４００は、第二コントローラ５００の複数の第二保存ユニットコントローラ１４２の一つに接続することに適用する。複数のデータアクセスコントローラ４００が同様数量の複数の第二保存ユニットコントローラ１４２に対応して接続する。前記ホスト１６０は、少なくても一つの第二保存ユニットコントローラ１４２と、前記対応のデータアクセスコントローラ４００を介して、前記複数の保存ユニット１１０をアクセスする。前記少なくても一つの第二保存ユニットコントローラ１４２の数量が、前記複数の保存ユニット１１０の数量より少ない。
【００６０】
注意すべきことは、前記複数の第二保存ユニットコントローラ１４２は、第二コントローラ５００内に設置される。前記ホスト１６０は、前記第二コントローラ５００及びデータアクセスコントローラ４００を介して、前記複数の保存ユニット１１０をアクセスする。実際的に、前記第二コントローラ５００は、前述第三実施例の第二コントローラ１４０と同じであって、プロセッサー及びデータインターフェースコントローラをさらに含む。ここで説明を省略する。
【００６１】
なお、前記保存ユニット１１０は、リード/ライトユニットを有し、且つ前記第一コントローラ１２０内のバッファー１２４の容量が前記リード/ライトユニットの容量の整数倍である。前記バッファー１２４は、二つの保存ユニット１１０のリード/ライトデータを暫く保存して、前記第一コントローラ１２０のデータ処理の並列度を増す。
【００６２】
具体的に言えば、前記複数の保存ユニット１１０は複数のｅＭＭＣである。前記第二保存ユニットコントローラ１４２は、ｅＭＭＣホスト側コントローラである。本実施例において、本実施例において、第二保存ユニットコントローラ１４２と第一コントローラ１１０の間の送信は、ｅＭＭＣ仕様を例として説明するが、前述に限定されるものではない。例えば、ｅＭＭＣ送信仕様の代わりにｅＳＤ（ｅｍｂｅｄｄｅｄ  Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カード送信インターフェースを使ってもよい、またｅＭＭＣ送信仕様の代わりにｅＣＦ（ｅｍｂｅｄｄｅｄ  Ｃｏｍｐａｃｔ  Ｆｌａｓｈ）カード送信インターフェースを使ってもよい。第二保存ユニットコントローラ１４２と第一コントローラ１１０の間に同様なインターフェースを使用さえすればよい。注意すべきことは、本実施例における第二保存ユニットコントローラ１４２は、標準のｅＭＭＣホスト側コントローラであってもよい。
【００６３】
以下、本実施例におけるデータアクセスコントローラ４００の作動原理を説明する。本実施例において、前記第二保存ユニットコントローラ１４２は、データアクセスコントローラ４００にカスタム対応のベンダーコマンド（ｖｅｎｄｏｒ  ｃｏｍｍａｎｄ）を発送して、このコマンドによりどの保存ユニット１１０にアクセスすることを制御すると、一対多の目的が実現する。
【００６４】
他の実施例において、他の実施例において、前記データアクセスコントローラ４００は、ルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ，ＬＵＴ）を保存する記憶ユニット１２８をさらに含む。具体的にいえば、前記複数の保存ユニット１１０は、ブロックデバイス、例えばハードディスクドライブのようにシミュレーションされる。前記複数の保存ユニット１１０をアクセスする前に、前記ルックアップテーブルの論理−物理アドレス対照表（ＬＵＴ）は、論理ブロックアドレス（Ｌｏｇｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＬＢＡ）を物理ブロックアドレス（Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ，ＰＢＡ）に変換する関係を記録する。論理ブロックアドレスは、システムファイルがデータアクセスを要求するブロックアドレスである。物理ブロックアドレスは、論理ブロックアドレスが対応して実際に保存ユニット１１０に保存するブロックアドレスである。
【００６５】
前述のように、本実施例におけるデータアクセスコントローラ４００は、従来のホスト側コントローラが複数の保存ユニットに接続するミディアムとして、従来技術において一対一の接続仕方の欠点を解決する。
【００６６】
上記のように、好ましい実施例を利用して本発明に対して説明したが、本発明はこれに限られなく、本発明が属する技術分野の通常の知識を持っている技術者は本発明の構想と範囲を離脱しない範囲でさまざまな修正と潤色の可能性があるため、本発明の保護の範囲は以下の特許請求の範囲に確定された範囲を基準とする。
【符号の説明】
【００６７】
１０            固体ディスクシステム
２０            ＳＡＴＡ―ｅＭＭＣコントローラ
２２            ＳＡＴＡホストインターフェース
２４            ｅＭＭＣインターフェース
３０            ｅＭＭＣ
４０            ホスト
４２            ＳＡＴＡホストコントローラ
１００          データアクセスシステム
１１０          保存ユニット
１２０          第一コントローラ
１２２          第一保存ユニットコントローラ
１２４          バッファー
１２６          マルチプレクサ
１２８          記憶ユニット
１４０          第二コントローラ
１４２          第二保存ユニットコントローラ
１４３          保存ユニットセレクター
１４４          プロセッサー
１４６          データインターフェースコントローラ
１６０          ホスト
１６２          データインターフェースホストコントローラ
２００          データアクセスシステム
２２０          第一コントローラ
３００          データアクセス装置
４００          データアクセスコントローラ
５００          第二コントローラ                                         
【図１】
2014211875.tif 000003
【図２】
2014211875.tif 000004
【図３】
2014211875.tif 000005
【図４】
2014211875.tif 000006
【図５】
2014211875.tif 000007
【図６】
2014211875.tif 000008