(57)【要約】【課題】Ｘ線等の放射線照射に対して安定性が高く、電気特性の低下を抑制できる構成の撮像装置を提供する。【解決手段】Ｘ線等の放射線を用いて画像を取得する撮像装置であり、シンチレータと重畳するマトリクス状に配置された画素回路を有する。該画素回路はオフ電流が極めて小さいスイッチング用のトランジスタ、および受光素子を有し、当該トランジスタおよび受光素子は金属材料等で形成された遮蔽層と重畳する構成を有する。当該構成とすることで、Ｘ線等の放射線照射に対して安定性が高く、電気特性の低下を抑制できる撮像装置を提供することができる。【選択図】図１
2014194410.tif 000002
【特許請求の範囲】
【請求項１】
基板上においてマトリクス状に複数配置された画素回路と、
前記基板と重畳するシンチレータと、
前記シンチレータと接して重なる遮蔽層と、
を有し、
前記画素回路は、受光素子、および当該受光素子と電気的に接続された回路部を有し、
前記遮蔽層は、前記画素回路が有する領域の一部と重なり、
前記受光素子および前記回路部は、前記遮蔽層と重なることを特徴とする撮像装置。
【請求項２】
請求項１において、前記遮蔽層は、鉛、金、白金、イリジウム、オスミウム、レニウム、タングステン、タンタル、ハフニウム、パラジウム、ロジウム、ルテニウムから選択された材料の単層または積層であることを特徴とする撮像装置。
【請求項３】
基板の一方の面上においてマトリクス状に複数配置された画素回路と、
前記基板の他方の面と接して重畳するシンチレータと、
を有し、
前記画素回路は、受光素子および当該受光素子と電気的に接続された回路部を有し、
前記基板は、重金属を含むガラス基板であることを特徴とする撮像装置。
【請求項４】
基板上においてマトリクス状に複数配置された画素回路と、
前記基板と重畳するシンチレータと、
を有し、
前記画素回路は、受光素子および当該受光素子と電気的に接続された回路部を有し、
前記シンチレータは、重金属を含むことを特徴とする撮像装置。
【請求項５】
請求項３または４において、前記重金属は、鉛、金、白金、イリジウム、オスミウム、レニウム、タングステン、タンタル、ハフニウム、パラジウム、ロジウム、ルテニウムから選択された一つ以上の材料であることを特徴とする撮像装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記受光素子は、チャネル形成領域が酸化物半導体で形成されたトランジスタであることを特徴とする撮像装置。
【請求項７】
請求項１乃至５のいずれか一項において、前記受光素子は、フォトダイオードであることを特徴とする撮像装置。
【請求項８】
請求項１乃至５のいずれか一項において、前記受光素子は、一対の電極間に半導体層を有する可変抵抗素子であることを特徴とする撮像装置。
【請求項９】
請求項１乃至８のいずれか一項において、前記回路部は、
電荷蓄積部と、
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、
を有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記受光素子と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記電荷蓄積部と電気的に接続され、
前記第２のトランジスタのゲートは、前記電荷蓄積部と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
少なくとも前記第１のトランジスタは、チャネル形成領域が酸化物半導体で形成されていることを特徴とする撮像装置。
【請求項１０】
請求項１乃至８のいずれか一項において、前記回路部は、
電荷蓄積部と、
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、
第４のトランジスタと、
を有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記受光素子と電気的に接続され、
前記第１のトランジスタのソースまたはドレインの他方は、前記電荷蓄積部と電気的に接続され、
前記第２のトランジスタのゲートは、前記電荷蓄積部と電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第４のトランジスタのソースまたはドレインの一方は、前記電荷蓄積部と電気的に接続され、
少なくとも前記第１のトランジスタおよび前記第４のトランジスタは、チャネル形成領域が酸化物半導体で形成されていることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、シンチレータを有する撮像装置に関する。
【背景技術】
【０００２】
医療現場では、患者の特定部位（骨、肺など）にＸ線を照射し、当該特定部位を透過したＸ線によってＸ線フィルムを感光し、当該Ｘ線フィルムを現像することで、当該特定部位の内部の様子を可視化する写真技術を用いた医療用画像診断装置が広く普及している。
【０００３】
上記Ｘ線フィルムを用いた方法では、Ｘ線フィルムを保管するスペースの確保が必要なことや、その管理が煩雑であるため、画像の電子化が進められている。画像を電子化する方法の一つとして、Ｘ線の照射によって光を発する特性（輝尽性）を有する材料を含むイメージングプレートを用いる方法が知られている。当該イメージングプレートから発せられる光をスキャナで検出することにより、電子化された画像を得ることができる。
【０００４】
上記イメージングプレートは、輝尽性蛍光体が塗布された板であり、Ｘ線フィルムよりもＸ線吸収差の検出感度が高い。また、Ｘ線照射の情報を消去することができ、繰り返して使用することができる。しかしながら、イメージングプレートで取得できる情報はアナログ情報であり、それを電子化するにはデジタル化処理をしなければならなかった。
【０００５】
そのため、近年では、デジタルデータを直接取得できるフラットパネルディテクタが注目されている（例えば、特許文献１）。フラットパネルディテクタは、直接方式と間接方式の二方式があり、直接方式はＸ線検出素子を用いてＸ線を電荷に直接変換する方式であり、間接方式はＸ線をシンチレータによって可視光に変換し、その光をフォトダイオードで電荷に変換する方式である。いずれの方式においても、フラットパネルディテクタは、マトリクス状に配置された複数の画素回路を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−３１１６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
フラットパネルディテクタに含まれる画素回路は、複数のトランジスタを有する。当該トランジスタには半導体材料が含まれており、エネルギーの強いＸ線等の放射線が当該半導体材料に照射されると欠陥準位などが生成し、トランジスタの電気特性を変動させてしまう。
【０００８】
このような現象は、シンチレータを透過してしまう微量の放射線によっても起こりうるため、フラットパネルディテクタの消費電力の増加や信頼性の悪化の一要因となっている。
【０００９】
したがって、本発明の一態様では、Ｘ線等の放射線照射に対して安定性が高い撮像装置を提供することを目的の一つとする。または、電気特性の低下を抑制できる構成の撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。
【００１０】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様は、Ｘ線等の放射線を用いて画像を取得する撮像装置であり、シンチレータと重畳するマトリクス状に配置された画素回路を有する。該画素回路はオフ電流が極めて小さいスイッチング用のトランジスタ、および受光素子を有し、当該トランジスタおよび受光素子は金属材料等で形成された遮蔽層と重畳する構成を有する。
【００１２】
本発明の一態様は、基板上においてマトリクス状に複数配置された画素回路と、基板と重畳するシンチレータと、シンチレータと接して重なる遮蔽層と、を有し、画素回路は、受光素子、および当該受光素子と電気的に接続された回路部を有し、遮蔽層は、画素回路が有する領域の一部と重なり、受光素子および回路部は、遮蔽層と重なることを特徴とする撮像装置である。
【００１３】
上記遮蔽層は、鉛、金、白金、イリジウム、オスミウム、レニウム、タングステン、タンタル、ハフニウム、パラジウム、ロジウム、ルテニウムから選択された材料の単層または積層で形成することができる。
【００１４】
また、本発明の他の一態様は、基板の一方の面上においてマトリクス状に複数配置された画素回路と、基板の他方の面と接して重畳するシンチレータと、を有し、画素回路は、受光素子および当該受光素子と電気的に接続された回路部を有し、基板は、重金属を含むガラス基板であることを特徴とする撮像装置である。
【００１５】
また、本発明の他の一態様は、基板上においてマトリクス状に複数配置された画素回路と、基板と重畳するシンチレータと、を有し、画素回路は、受光素子および当該受光素子と電気的に接続された回路部を有し、シンチレータは、重金属を含むことを特徴とする撮像装置である。
【００１６】
上記基板またはシンチレータに含まれる重金属としては、鉛、金、白金、イリジウム、オスミウム、レニウム、タングステン、タンタル、ハフニウム、パラジウム、ロジウム、ルテニウムから選択された一つ以上の材料を用いることができる。
【００１７】
上記受光素子には、チャネル形成領域が酸化物半導体で形成されたトランジスタ、フォトダイオード、または、一対の電極間に半導体層を有する可変抵抗素子を用いることもできる。
【００１８】
上記、画素回路が有する回路部は、電荷蓄積部と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、第１のトランジスタのソースまたはドレインの一方は、受光素子と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、電荷蓄積部と電気的に接続され、第２のトランジスタのゲートは、電荷蓄積部と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、少なくとも第１のトランジスタは、チャネル形成領域が酸化物半導体で形成されている構成を用いることができる。
【００１９】
また、画素回路が有する回路部は、電荷蓄積部と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、第１のトランジスタのソースまたはドレインの一方は、受光素子と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、電荷蓄積部と電気的に接続され、第２のトランジスタのゲートは、電荷蓄積部と電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第３のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトランジスタのソースまたはドレインの一方は、電荷蓄積部と電気的に接続され、少なくとも前記第１のトランジスタおよび前記第４のトランジスタは、チャネル形成領域が酸化物半導体で形成されている構成を用いることもできる。
【発明の効果】
【００２０】
本発明の一態様により、Ｘ線等の放射線照射に対して安定性が高い撮像装置を提供することができる。または、電気特性の低下を抑制できる構成の撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。
【００２１】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２２】
【図１】撮像装置を説明する図。
【図２】撮像装置を説明する図。
【図３】撮像装置を説明する図。
【図４】撮像装置を説明する図。
【図５】撮像装置を説明する図。
【図６】撮像装置を説明する図。
【図７】撮像装置を説明する図。
【図８】画素回路の構成を説明する図。
【図９】画素回路の動作を説明するタイミングチャート。
【図１０】画素回路の構成を説明する図。
【図１１】画素回路の構成を説明する図。
【図１２】画素回路の構成を説明する図。
【図１３】画素回路の動作を説明するタイミングチャート。
【図１４】画素回路の構成を説明する図。
【図１５】積分回路を説明するための図。
【図１６】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。
【図１７】マトリクス状に配置された複数の画素回路の回路図。
【図１８】マトリクス状に配置された複数の画素回路の回路図。
【図１９】マトリクス状に配置された複数の画素回路の回路図。
【図２０】マトリクス状に配置された複数の画素回路の回路図。
【図２１】マトリクス状に配置された複数の画素回路の回路図。
【図２２】マトリクス状に配置された複数の画素回路の回路図。
【図２３】マトリクス状に配置された複数の画素回路の回路図。
【図２４】マトリクス状に配置された複数の画素回路の回路図。
【図２５】画素回路のレイアウトを説明する上面図および断面図。
【図２６】画素回路のレイアウトを説明する上面図および断面図。
【図２７】画素回路のレイアウトを説明する上面図。
【図２８】画素回路のレイアウトを説明する断面図。
【図２９】トランジスタの構成を説明する図。
【図３０】Ｘ線照射前後のトランジスタのＩＤ−ＶＧ特性を示す図。
【図３１】紫外光照射によるトランジスタのＩＤ−ＶＧ特性の変動を示す図。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
【００２４】
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２５】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
【００２６】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２７】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００２８】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２９】
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
【００３０】
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
【００３１】
（実施の形態１）
本実施の形態では、本発明の一態様であるＸ線等の放射線を用いる撮像装置について、図面を参照して説明する。
【００３２】
図１（Ａ）は本発明の一態様の撮像装置の上面図であり、当該上面図に示すＡ１−Ａ２における断面図が図１（Ｂ）である。なお、図の明瞭化のため、図１（Ａ）においては一部の要素を省いている。
【００３３】
本発明の一態様の撮像装置は、基板１００上にマトリクス状に形成された画素回路１１０と、当該画素回路を駆動するための第１の回路１４０および第２の回路１５０と、画素回路１１０、第１の回路１４０、および第２の回路１５０上に形成された層間絶縁膜１７０およびシンチレータ１８０と、当該シンチレータと重畳する遮蔽層１６０を有する。
【００３４】
なお、図１（Ａ）では、画素回路１１０を駆動するための回路を第１の回路１４０および第２の回路１５０と称し、二つの領域に配置する構成を例示したが、当該回路の構成はこれに限られない。例えば、画素回路１１０を駆動するための回路を一つの領域にまとめて配置してもよい。また、画素回路１１０を駆動するための回路を三つ以上に分割して配置してもよい。また、画素回路１１０を駆動するための回路は、画素回路１１０を構成するトランジスタと同様に基板１００上に直接形成する構成であってもよいし、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などでＩＣチップを実装する構成であってもよい。また、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）などを画素回路１１０に接続する構成であってもよい。
【００３５】
被写体を透過したＸ線等の放射線は、遮蔽層１６０に設けられた開口部１３０を通してシンチレータ１８０に入射され、可視光や紫外光などの光（蛍光）に変換される。そして、当該光を画素回路１１０に設けられた受光素子で検知し、画像データを取得する。なお、開口部１３０は図示した形状に限らず、多角形や円形であってもよい。また、遮蔽層１６０が島状に形成されていてもよい。
【００３６】
シンチレータ１８０は、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなり、例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。ただし、シンチレータ１８０に照射された放射線の一部はフォトルミネッセンスに利用されず、シンチレータ１８０を通過してしまう。
【００３７】
層間絶縁膜はシンチレータ１８０が発する光に対して透光性を有する材料で形成することが好ましい。例えば、可視光および紫外光に対する透過率の高い材料としては、酸化珪素などがある。
【００３８】
画素回路１１０は、受光素子部、およびトランジスタ等を含む回路部１２０を有する。図１（Ｂ）に示す構成においては、受光素子部は回路部１２０に含まれる。
【００３９】
図１（Ａ）、（Ｂ）に図示されているように、回路部１２０、第１の回路１４０、および第２の回路１５０は遮蔽層１６０と重畳するため、シンチレータを透過するＸ線等の放射線が上記回路を構成するトランジスタに照射されることを防ぐことができる。例えば、酸化物半導体をチャネル形成領域に用いたトランジスタに１０００ＧｙのＸ線を照射した場合、トランジスタのＩＤ−ＶＧ特性は、図３０に示すようにしきい値電圧がマイナス方向にシフトしてしまう。本発明の一態様における撮像装置の構成では、このような電気特性の変動を抑えることができる。
【００４０】
図１（Ｂ）の構成では、図２に示すように、シンチレータ１８０内でＸ線等の放射線１９０から変換された可視光または紫外光などの光１９５が透光性を有する層間絶縁膜１７０に進入する。そして、光１９５の一部は、回路部１２０に含まれる受光素子部に直接到達する。
【００４１】
なお、シンチレータに含まれる樹脂等の構成材料は、層間絶縁膜１７０よりも屈折率の高い材料であることが好ましい。当該材料と層間絶縁膜１７０との構成により、遮蔽層１６０下部にある受光素子部にシンチレータ１８０内で散乱した光１９５が到達しやすいように屈折させることができる。また、シンチレータ１８０内で散乱した光１９５が遮蔽層１６０下部にある受光素子部に到達しやすいようにするため、開口部１３０に拡散板、レンズアレイ、回折格子、導波路（光ファイバー）、またはメタルの鏡などを設けてもよい。
【００４２】
遮蔽層１６０としては、鉛、金、白金、イリジウム、オスミウム、レニウム、タングステン、タンタル、ハフニウム、パラジウム、ロジウム、ルテニウムなどから選択された材料を用い、単層または積層で形成することできる。特に、安全性や遮蔽能力などを考慮すると、タングステンやタンタルが選択されることがある。価格などを考慮すると、鉛が選択されることがある。遮蔽層１６０は、Ｘ線等の放射線を遮蔽する機能を有する層である。
【００４３】
このような構成とすることで、シンチレータ１８０および開口部１３０を通過し、受光素子部に照射されるＸ線等の放射線を低減することができる。したがって、トランジスタと同様に半導体を用いて形成される受光素子部の電気特性の変動を抑制することができる。
【００４４】
また、図３に示す断面図のように、開口部１３０の直下に受光素子１２５を配置してもよい。この場合は、シンチレータ１８０でＸ線等の放射線から変換された可視光または紫外光などの光１９５が受光素子１２５に到達しやすくなるため、受光感度を向上させることができる。ただし、シンチレータ１８０を通過したＸ線等の放射線が受光素子１２５に直接照射されてしまう。したがって、受光素子１２５としては、放射線照射による電気特性の変動が少ない素子を用いることが好ましい。
【００４５】
本発明の一態様の撮像装置は、図４（Ａ）、（Ｂ）に示す構成であってもよい。図４（Ａ）は上面図であり、当該上面図に示すＢ１−Ｂ２における断面図が図４（Ｂ）である。なお、図の明瞭化のため、図４（Ａ）においては一部の要素を省いている。
【００４６】
図４に示す撮像装置は、基板１００上にマトリクス状に形成された画素回路１１０と、当該画素回路を駆動するための第１の回路１４０および第２の回路１５０と、画素回路１１０、第１の回路１４０、および第２の回路１５０上に形成された透光性を有する層間絶縁膜１７０および遮蔽層１６０と、当該遮蔽層と重畳するシンチレータ１８０を有する。
【００４７】
図４に示す撮像装置は、図１に示す装置とは遮蔽層１６０とシンチレータ１８０の積層順序が異なり、その他の構成は同じである。
【００４８】
図４に示す撮像装置は、図５に示すように、シンチレータ１８０内でＸ線等の放射線１９０から変換された可視光または紫外光などの光１９５が透光性を有する層間絶縁膜１７０に進入する。そして、光１９５の一部は、回路部１２０に含まれる受光素子部に直接到達する。また、シンチレータ１８０内で散乱した光１９５は、層間絶縁膜１７０内で反射を繰り返し、その一部を回路部１２０に含まれる受光素子部に到達させることができる。
【００４９】
なお、開口部１３０は、層間絶縁膜１７０よりも屈折率の高い材料を有していてもよい。
当該材料が開口部１３０に形成されていることで、遮蔽層１６０下部にある受光素子部にシンチレータ１８０内で散乱した光１９５が到達しやすいように屈折させることができる。また、開口部１３０は、シンチレータ１８０や透光性の接着層を有していてもよい。また、シンチレータ１８０と遮蔽層１６０との間に接着層を有していてもよい。また、開口部１３０に拡散板、レンズアレイ、回折格子、導波路（光ファイバー）、またはメタルの鏡などを設けてもよい。
【００５０】
なお、図４に示す撮像装置も、図３に示すような開口部１３０の直下に受光素子１２５を配置する構成としてもよい。
【００５１】
また、本発明の一態様の撮像装置は、図６（Ａ）、（Ｂ）に示す構成であってもよい。図６（Ａ）は上面図であり、当該上面図に示すＣ１−Ｃ２における断面図が図６（Ｂ）である。なお、図の明瞭化のため、図６（Ａ）においては一部の要素を省いている。
【００５２】
図６に示す撮像装置は、重金属を含む基板１０１の一方の面上にマトリクス状に形成された画素回路１１０と、当該画素回路を駆動するための第１の回路１４０および第２の回路１５０と、画素回路１１０、第１の回路１４０、および第２の回路１５０上に形成された透光性を有する層間絶縁膜１７０を有し、基板１０１の他方の面上にシンチレータ１８０を有する。
【００５３】
図１および図４に示す撮像装置では前述した金属材料を用いた遮蔽層１６０によってトランジスタ等に照射されるＸ線等の放射線を遮蔽する構成である。一方、図６に示す撮像装置は、鉛ガラスに代表される重金属等を含む基板１０１によって、Ｘ線等の放射線を遮蔽する構成である。したがって、図１および図４の撮像装置の構成要素である遮蔽層１６０を省くことができる。
【００５４】
重金属を含む基板１０１としては、例えば、前述した遮蔽層１６０として用いることのできる金属材料を一つ以上含むガラス基板を用いることができる。また、ストロンチウムやバリウムを放射線の遮蔽物として含むガラス基板を用いてもよい。その他の共通する要素は、図１の撮像装置の説明を参照することができる。
【００５５】
また、本発明の一態様の撮像装置は、図７（Ａ）、（Ｂ）に示す構成であってもよい。図７（Ａ）は上面図であり、当該上面図に示すＤ１−Ｄ２における断面図が図７（Ｂ）である。なお、図の明瞭化のため、図７（Ａ）においては一部の要素を省いている。
【００５６】
図７に示す撮像装置は、基板１００上にマトリクス状に形成された画素回路１１０と、当該画素回路を駆動するための第１の回路１４０および第２の回路１５０と、画素回路１１０、第１の回路１４０、および第２の回路１５０上に形成された透光性を有する層間絶縁膜１７０を有し、当該層間絶縁膜上に重金属を含むシンチレータ１８１を有する。
【００５７】
図７に示す撮像装置は、重金属を含むシンチレータ１８１によってトランジスタ等に照射されるＸ線等の放射線を遮蔽する構成であり、図１および図４の撮像装置の構成要素である遮蔽層１６０を省くことができる。
【００５８】
重金属を含むシンチレータ１８１としては、前述した遮蔽層１６０として用いることのできる金属材料を一つ以上含むシンチレータを用いることができる。その他の共通する要素は、図１の撮像装置の説明を参照することができる。
【００５９】
以上により、Ｘ線等の放射線照射に対して安定性が高く、電気特性の低下を抑制できる構成の撮像装置を提供することができる。
【００６０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００６１】
（実施の形態２）
本実施の形態では、実施の形態１で説明した画素回路として用いることのできる回路について説明する。
【００６２】
画素回路１１０として用いることのできる回路の一例を図８（Ａ）に示す。回路２００は、フォトダイオード２２０、第１のトランジスタ２０１、第２のトランジスタ２０２、第３のトランジスタ２０３を含んで構成される。
【００６３】
フォトダイオード２２０のアノードは第１の配線２１１（ＲＳ）と電気的に接続され、フォトダイオード２２０のカソードは第１のトランジスタ２０１のソースまたはドレインの一方と電気的に接続され、第１のトランジスタ２０１のソースまたはドレインの他方は配線２０５（ＦＤ）と電気的に接続され、第１のトランジスタ２０１のゲートは第２の配線２１２（ＴＸと電気的に接続され）、第２のトランジスタ２０２のソースまたはドレインの一方は第４の配線２１４（ＧＮＤ）と電気的に接続され、第２のトランジスタ２０２のソースまたはドレインの他方は第３のトランジスタ２０３のソースまたはドレインの一方と電気的に接続され、第２のトランジスタ２０２のゲートは配線２０５（ＦＤ）と電気的に接続され、第３のトランジスタ２０３のソースまたはドレインの他方は第５の配線２１５（ＯＵＴ）と電気的に接続され、第３のトランジスタ２０３のゲートは第３の配線２１３（ＳＥ）と電気的に接続されている。
【００６４】
フォトダイオード２２０は受光素子であり、画素回路に入射した光に応じた電流を生成する動作を行う。第１のトランジスタ２０１は、フォトダイオード２２０による配線２０５（ＦＤ）への電荷蓄積を制御する。第２のトランジスタ２０２は、配線２０５（ＦＤ）の電位に応じた信号を出力する動作を行う。第３のトランジスタ２０３は、読み出し時に画素回路の選択を制御する。
【００６５】
なお、配線２０５（ＦＤ）は、電荷保持ノードであり、フォトダイオード２２０が受ける光の量に応じて変化する電荷を保持する、所謂電荷蓄積部である。実質的な電荷蓄積部は、配線２０５（ＦＤ）と電気的に接続される第１のトランジスタ２０１のソース領域またはドレイン領域近傍の空乏層容量、配線２０５（ＦＤ）の配線容量、配線２０５（ＦＤ）と電気的に接続される第２のトランジスタ２０２のゲート容量などである。
【００６６】
第１の配線２１１（ＲＳ）は、配線２０５（ＦＤ）をリセットするための信号線である。なお、回路２００における第１の配線２１１（ＲＳ）は、配線２０５（ＦＤ）への電荷蓄積を行うための信号線でもある。第２の配線２１２（ＴＸ）は、第１のトランジスタ２０１を制御するための信号線である。第３の配線２１３（ＳＥ）は、第３のトランジスタ２０３を制御するための信号線である。第４の配線２１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線である。第５の配線２１５（ＯＵＴ）は、回路２００で得られた情報を読み出すための信号線である。
【００６７】
また、画素回路１１０は、図８（Ｂ）に示す構成であってもよい。図８（Ｂ）に示す回路２１０は、図８（Ａ）に示す回路２００と構成要素は同じであるが、フォトダイオード２２０のアノードが第１のトランジスタ２０１のソースまたはドレインの一方と電気的に接続され、フォトダイオード２２０のカソードが第１の配線２１１（ＲＳ）と電気的に接続される点で異なる。
【００６８】
次に、図８（Ａ）、（Ｂ）に示す各素子の構成について説明する。
【００６９】
フォトダイオード２２０には、シリコン半導体などでｐｎ型やｐｉｎ型の接合を形成したものを用いることができる。シンチレータが可視光を発する場合は、ｉ型の半導体層を非晶質シリコンで形成したｐｉｎ型フォトダイオードを用いることが好ましい。非晶質シリコンは可視光の波長領域における分光感度が高く、微弱な可視光を検知しやすい。
【００７０】
なお、ｉ型の半導体とは、フェルミ準位がバンドギャップの中央に位置する所謂真性半導体の他、半導体に含まれるｐ型を付与する不純物、またはｎ型を付与する不純物がそれぞれ１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度であり、暗伝導度に対して光伝導度が高い半導体を指す。
【００７１】
第１のトランジスタ２０１、第２のトランジスタ２０２、および第３のトランジスタ２０３は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いて形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。
【００７２】
特に、配線２０５（ＦＤ）と接続されている第１のトランジスタ２０１のリーク電流が大きいと、配線２０５（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなるため、少なくとも第１のトランジスタ２０１は、酸化物半導体を用いて形成すると良い。該トランジスタに酸化物半導体を用いたトランジスタを使用することで、フォトダイオードを介した不要な電荷の流出を防止することができる。
【００７３】
また、第２のトランジスタ２０２、第３のトランジスタ２０３においても、リーク電流が大きいと、第４の配線２１４または第５の配線２１５に不必要な電荷の出力が起こるため、これらのトランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いてもよい。
【００７４】
次に、図８（Ａ）の回路２００の動作の例について図９（Ａ）に示すタイミングチャートを用いて説明する。
【００７５】
図９（Ａ）では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図に示す信号３０１は第１の配線２１１（ＲＳ）の電位、信号３０２は第２の配線２１２（ＴＸ）の電位、信号３０３は第３の配線２１３（ＳＥ）の電位、信号３０４は配線２０５（ＦＤ）の電位、信号３０５は第５の配線２１５（ＯＵＴ）の電位に相当する。
【００７６】
時刻Ａにおいて、第１の配線２１１の電位（信号３０１）を”Ｈｉｇｈ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”とすると、フォトダイオード２２０に順方向バイアスが印加され、配線２０５の電位（信号３０４）が”Ｈｉｇｈ”となる。すなわち、電荷蓄積部の電位は第１の配線２１１の電位に初期化され、リセット状態となる。以上がリセット動作の開始である。なお、第５の配線２１５の電位（信号３０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【００７７】
時刻Ｂにおいて、第１の配線２１１の電位（信号３０１）を”Ｌｏｗ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、フォトダイオード２２０には逆方向バイアスが印加されるため、逆方向電流により、配線２０５の電位（信号３０４）が低下し始める。フォトダイオード２２０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて配線２０５の電位（信号３０４）の低下速度は変化する。すなわち、フォトダイオード２２０に照射する光の量に応じて、第２のトランジスタ２０２のソースとドレイン間のチャネル抵抗が変化する。
【００７８】
なお、ここでフォトダイオード２２０に照射される光とは、シンチレータによってＸ線等の放射線から変換された光を指す。
【００７９】
時刻Ｃにおいて、第２の配線２１２の電位（信号３０２）を”Ｌｏｗ”とすると蓄積動作が終了し、配線２０５の電位（信号３０４）は一定となる。ここで、当該電位は、蓄積動作中にフォトダイオード２２０が生成した電荷量により決まる。すなわち、フォトダイオード２２０に照射されていた光の量に応じて変化する。また、第１のトランジスタ２０１は、酸化物半導体層でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、配線２０５の電位を一定に保つことが可能である。
【００８０】
なお、第２の配線２１２の電位（信号３０２）を”Ｌｏｗ”とする際に、第２の配線２１２と配線２０５との間における寄生容量により、配線２０５の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中にフォトダイオード２２０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、第１のトランジスタ２０１のゲート−ソース（もしくはゲート−ドレイン）間容量を低減する、第２のトランジスタ２０２のゲート容量を増大する、配線２０５に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。
【００８１】
時刻Ｄに、第３の配線２１３の電位（信号３０３）を”Ｈｉｇｈ”にすると、第３のトランジスタ２０３が導通して選択動作が開始され、第４の配線２１４と第５の配線２１５が、第２のトランジスタ２０２と第３のトランジスタ２０３とを介して導通する。そして、第５の配線２１５の電位（信号３０５）は、低下していく。なお、第５の配線２１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、第５の配線２１５の電位（信号３０５）が低下する速さは、第２のトランジスタ２０２のソースとドレイン間の電流に依存する。すなわち、蓄積動作中にフォトダイオード２２０に照射されている光の量に応じて変化する。
【００８２】
時刻Ｅにおいて、第３の配線２１３の電位（信号３０３）を”Ｌｏｗ”にすると、第３のトランジスタ２０３が遮断されて選択動作は終了し、第５の配線２１５の電位（信号３０５）は、一定値となる。ここで、一定値となる値は、フォトダイオード２２０に照射されていた光の量に応じて変化する。したがって、第５の配線２１５の電位を取得することで、蓄積動作中にフォトダイオード２２０に照射されていた光の量を知ることができる。
【００８３】
より具体的には、フォトダイオード２２０に照射されている光が強いと、配線２０５の電位は低くなり、第２のトランジスタ２０２のゲート電圧は低くなるので、第５の配線２１５の電位（信号３０５）はゆっくりと低下する。したがって、第５の配線２１５からは比較的高い電位を読み出すことができる。
【００８４】
逆に、フォトダイオード２２０に照射されている光が弱いと、配線２０５の電位は高くなり、第２のトランジスタ２０２のゲート電圧は高くなるので、第５の配線２１５の電位（信号３０５）は速く低下する。したがって、第５の配線２１５からは比較的低い電位を読み出すことができる。
【００８５】
次に、図８（Ｂ）の回路２１０の動作の例について図９（Ｂ）に示すタイミングチャートを用いて説明する。
【００８６】
時刻Ａにおいて、第１の配線２１１の電位（信号３０１）を”Ｌｏｗ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”とすると、フォトダイオード２２０に順方向バイアスが印加され、配線２０５の電位（信号３０４）が”Ｌｏｗ”となる。すなわち、電荷蓄積部の電位はリセット状態となる。以上がリセット動作の開始である。なお、第５の配線２１５電位（信号３０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【００８７】
時刻Ｂにおいて、第１の配線２１１の電位（信号３０１）を”Ｈｉｇｈ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、フォトダイオード２２０には逆方向バイアスが印加されるため、逆方向電流により、配線２０５の電位（信号３０４）が増加し始める。フォトダイオード２２０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて配線２０５の電位（信号３０４）の増加速度は変化する。すなわち、フォトダイオード２２０に照射する光の量に応じて、第２のトランジスタ２０２のソースとドレイン間のチャネル抵抗が変化する。
【００８８】
時刻Ｃ以降の動作は、図９（Ａ）のタイミングチャートの説明を参照することができ、時刻Ｅにおいて、第５の配線２１５の電位を取得することで、蓄積動作中にフォトダイオード２２０に照射されていた光の量を知ることができる。
【００８９】
また、画素回路１１０は、図１０（Ａ）、（Ｂ）に示す構成であってもよい。
【００９０】
図１０（Ａ）に示す回路２５０は、図８（Ａ）に示す回路２００の構成に第４のトランジスタ２０４が加えられた構成であり、当該トランジスタのゲートは第１の配線２１１（ＲＳ）と電気的に接続され、ソースまたはドレインの一方は配線２０５（ＦＤ）と電気的に接続され、ソースまたはドレインの他方は第７の配線２１７と電気的に接続され、フォトダイオード２２０のアノードが第６の配線２１６に電気的に接続される。ここで、第６の配線２１６はフォトダイオード２２０に常時逆バイアスを印加するための信号線（低電位線）である。また、第７の配線２１７は配線２０５を高電位にリセットするための信号線（高電位線）である。
【００９１】
第４のトランジスタ２０４は、配線２０５（ＦＤ）をリセットするためのリセットトランジスタとして機能する。したがって、図８（Ａ）に示す回路２００とは異なり、フォトダイオード２２０を介したリセット動作は行われず、該フォトダイオードは常時逆バイアスが印加されている。配線２０５（ＦＤ）のリセットは、第１の配線２１１（ＲＳ）の電位を”Ｈｉｇｈ”に制御することで行うことができ、回路２５０は、図８（Ａ）に示す回路２００と同じく、図９（Ａ）に示すタイミングチャートで動作することができる。
【００９２】
また、図１０（Ｂ）に示す回路２６０は、図８（Ｂ）に示す回路２１０の構成に第４のトランジスタ２０４が加えられた構成であり、当該トランジスタのゲートは第１の配線２１１（ＲＳ）と電気的に接続され、ソースまたはドレインの一方は配線２０５（ＦＤ）と電気的に接続され、ソースまたはドレインの他方は第７の配線２１７と電気的に接続され、フォトダイオード２２０のカソードが第６の配線２１６に電気的に接続される。ここで、第６の配線２１６はフォトダイオード２２０に常時逆バイアスを印加するための信号線（高電位線）である。また、第７の配線２１７は配線２０５を低電位にリセットするための信号線（低電位線）である。
【００９３】
第４のトランジスタ２０４は、配線２０５（ＦＤ）をリセットするためのリセットトランジスタとして機能する。したがって、図８（Ｂ）に示す回路２１０とは異なり、フォトダイオード２２０を介したリセット動作は行われず、該フォトダイオードは常時逆バイアスが印加されている。配線２０５（ＦＤ）のリセットは、第１の配線２１１（ＲＳ）の電位を”Ｈｉｇｈ”に制御することで行うことができ、回路２６０は、図９（Ｃ）に示すタイミングチャートで動作することができる。
【００９４】
なお、第４のトランジスタ２０４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、リーク電流が大きいと、電荷蓄積部で電荷が保持できる時間が十分でなくなってしまう。したがって、第１のトランジスタ２０１と同じく、オフ電流が極めて小さい特性を有する酸化物半導体で形成したトランジスタを用いることが好ましい。
【００９５】
また、画素回路１１０は、図１１に示す構成であってもよい。図１１に示す回路２７０は、図８（Ａ）または図８（Ｂ）の構成における受光素子をフォトダイオードから可変抵抗素子２３０に置き換えた構成である。当該可変抵抗素子には、一対の電極と、その一対の電極間に設けられたｉ型の導電型を有する半導体層を用いることができる。
【００９６】
例えば、当該半導体層としてｉ型非晶質シリコン層を用いると、可視光が照射されることにより抵抗が変化するため、フォトダイオードを用いた場合と同様に配線２０５の電位を変化させることができ、蓄積動作中に可変抵抗素子２３０に照射されていた光の量を知ることができる。また、ｉ型の導電型を有する半導体層として、バンドギャップが３ｅＶ以上の酸化物半導体層を用いてもよい。当該酸化物半導体層は、紫外光が照射されることにより抵抗が変化するため、配線２０５の電位を変化させることができ、蓄積動作中に可変抵抗素子２３０に照射されていた光の量を知ることができる。なお、可変抵抗素子２３０に照射される光の波長を選択するには、シンチレータ１８０の種類を変更すればよい。
【００９７】
図１１に示す回路２７０は、第６の配線２１６の電位を”Ｌｏｗ”、第７の配線２１７の電位を”Ｈｉｇｈ”とすれば、図９（Ａ）のタイミングチャートに従って動作させることができる。また、第６の配線２１６の電位を”Ｈｉｇｈ”、第７の配線２１７の電位を”Ｌｏｗ”とすることで、図９（Ｃ）のタイミングチャートに従って動作させることができる。
【００９８】
また、画素回路１１０は、図１２に示す構成であってもよい。
【００９９】
図１２に示す回路２８０は、図８（Ａ）に示す回路２００の構成において、フォトダイオード２２０をトランジスタ２４０に置き換えた構成であり、当該トランジスタのゲートは第１の配線２１１（ＲＳ）と電気的に接続され、ソースまたはドレインの一方は第１のトランジスタ２０１のソースまたはドレインの一方と電気的に接続され、ソースまたはドレインの他方は第８の配線（ＲＳ２）と電気的に接続される。
【０１００】
トランジスタ２４０は、オフ状態で流れる電流が光の照射によって変化する（光の照射強度が大きいほど、電流が多く流れる）。したがって、トランジスタ２４０をオフ状態となるようにゲートに電圧を印加することで、フォトダイオードの逆バイアス状態と同様の状態とすることができ、受光素子として動作させることができる。また、別途フォトダイオードを形成する必要がなく、撮像装置を安価に形成することができる。
【０１０１】
なお、トランジスタ２４０としては、オフ電流が極めて小さいトランジスタを用いることで、ダイナミックレンジを拡大させることができる。このようなトランジスタとしては、前述した第１のトランジスタ２０１乃至第３のトランジスタ２０３として用いることのできる酸化物半導体を用いたトランジスタであることが好ましい。
【０１０２】
また、受光素子として用いるトランジスタ２４０をバンドギャップが３ｅＶ以上の酸化物半導体を用いて形成すると、当該トランジスタのオフ電流は紫外光の照射に対して大きく変化するようになる。すなわち、当該トランジスタを紫外光センサとして動作させることができる。例えば、図３１はチャネル形成領域をＩｎ−Ｇａ−Ｚｎ酸化物で形成したトランジスタに波長の異なる紫外線を照射したときのＩＤ−ＶＧ特性である。波長が短いほど、オフ状態の電流値が高く、紫外線に反応しやすいことがわかる。
【０１０３】
次に、図１２の回路２８０の動作の例について図１３（Ａ）に示すタイミングチャートを用いて説明する。
【０１０４】
図に示す信号３０１は第１の配線２１１（ＲＳ）の電位、信号３０２は第２の配線２１２（ＴＸ）の電位、信号３０３は第３の配線２１３（ＳＥ）の電位、信号３０４は配線２０５（ＦＤ）の電位、信号３０５は第５の配線２１５（ＯＵＴ）の電位、信号３０８は第８の配線２１８の電位に相当する。
【０１０５】
時刻Ａにおいて、第１の配線２１１の電位（信号３０１）を”Ｈｉｇｈ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”、第８の配線２１８の電位（信号３０８）を”Ｈｉｇｈ”とすると、トランジスタ２４０はオン状態となり、配線２０５の電位（信号３０４）が”Ｈｉｇｈ”となる。すなわち、電荷蓄積部の電位は第８の配線２１８の電位に初期化され、リセット状態となる。以上がリセット動作の開始である。なお、第５の配線２１５の電位（信号３０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【０１０６】
時刻Ｂにおいて、第１の配線２１１の電位（信号３０１）を”Ｌｏｗ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”、第８の配線２１８の電位（信号３０８）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、トランジスタ２４０はオフ状態となるが、当該トランジスタのソース−ドレイン間に流れる電流が光の照射によって変化するため、配線２０５の電位（信号３０４）が低下し始める。トランジスタ２４０は、光が照射されるとオフ電流が増大するので、照射される光の量に応じて配線２０５の電位（信号３０４）の低下速度は変化する。すなわち、トランジスタ２４０に照射する光の量に応じて、第２のトランジスタ２０２のソースとドレイン間のチャネル抵抗が変化する。
【０１０７】
なお、ここでトランジスタ２４０に照射される光とは、シンチレータによってＸ線等の放射線から変換された光を指す。
【０１０８】
時刻Ｃにおいて、第２の配線２１２の電位（信号３０２）を”Ｌｏｗ”とすると蓄積動作が終了し、配線２０５の電位（信号３０４）は一定となる。ここで、当該電位は、蓄積動作中にトランジスタ２４０に照射されていた光の量に応じて変化する。また、第１のトランジスタ２０１は、酸化物半導体層でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、配線２０５の電位を一定に保つことが可能である。
【０１０９】
時刻Ｄに、第３の配線２１３の電位（信号３０３）を”Ｈｉｇｈ”にすると、第３のトランジスタ２０３が導通して選択動作が開始され、第４の配線２１４と第５の配線２１５が、第２のトランジスタ２０２と第３のトランジスタ２０３とを介して導通する。そして、第５の配線２１５の電位（信号３０５）は、低下していく。なお、第５の配線２１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、第５の配線２１５の電位（信号３０５）が低下する速さは、第２のトランジスタ２０２のソースとドレイン間の電流に依存する。すなわち、蓄積動作中にトランジスタ２４０に照射されている光の量に応じて変化する。
【０１１０】
時刻Ｅにおいて、第３の配線２１３の電位（信号３０３）を”Ｌｏｗ”にすると、第３のトランジスタ２０３が遮断されて選択動作は終了し、第５の配線２１５の電位（信号３０５）は、一定値となる。ここで、一定値となる値は、トランジスタ２４０に照射されていた光の量に応じて変化する。したがって、第５の配線２１５の電位を取得することで、蓄積動作中にトランジスタ２４０に照射されていた光の量を知ることができる。
【０１１１】
また、図１２の回路２８０は、図１３（Ｂ）に示すタイミングチャートによっても動作させることができる。
【０１１２】
時刻Ａにおいて、第１の配線２１１の電位（信号３０１）を”Ｈｉｇｈ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”、第８の配線２１８の電位（信号３０８）を”Ｌｏｗ”とすると、トランジスタ２４０はオン状態となり、配線２０５の電位（信号３０４）が”Ｌｏｗ”となる。すなわち、電荷蓄積部の電位は第８の配線２１８の電位に初期化され、リセット状態となる。以上がリセット動作の開始である。なお、第５の配線２１５の電位（信号３０５）は、”Ｈｉｇｈ”にプリチャージしておく。
【０１１３】
時刻Ｂにおいて、第１の配線２１１の電位（信号３０１）を”Ｌｏｗ”、第２の配線２１２の電位（信号３０２）を”Ｈｉｇｈ”、第８の配線２１８の電位（信号３０８）を”Ｈｉｇｈ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、トランジスタ２４０はオフ状態となるが、当該トランジスタのソース−ドレイン間に流れる電流が光の照射によって変化するため、配線２０５の電位（信号３０４）が上昇し始める。トランジスタ２４０は、光が照射されるとオフ電流が増大するので、照射される光の量に応じて配線２０５の電位（信号３０４）の上昇速度は変化する。すなわち、トランジスタ２４０に照射する光の量に応じて、第２のトランジスタ２０２のソースとドレイン間のチャネル抵抗が変化する。
【０１１４】
時刻Ｃ以降の動作は、図１３（Ａ）のタイミングチャートの説明を参照することができ、時刻Ｅにおいて、第５の配線２１５の電位を取得することで、蓄積動作中にトランジスタ２４０に照射されていた光の量を知ることができる。
【０１１５】
また、画素回路１１０は、図１４に示す構成であってもよい。
【０１１６】
図１４に示す回路２９０は、図１０（Ａ）に示す回路２５０の構成において、フォトダイオード２２０をトランジスタ２４０に置き換えた構成であり、当該トランジスタのゲートは第６の配線２１６と電気的に接続され、ソースまたはドレインの一方は第１のトランジスタ２０１のソースまたはドレインの一方と電気的に接続され、ソースまたはドレインの他方は第８の配線と電気的に接続される。
【０１１７】
図１４に示す回路２９０は、第６の配線２１６の電位を常時”Ｌｏｗ”、第７の配線２１７の電位を常時”Ｈｉｇｈ”、第８の配線２１８の電位を常時”Ｌｏｗ”とすることで、図９（Ａ）に示すタイミングチャートに従って動作させることができる。また、第６の配線２１６の電位を常時”Ｌｏｗ”、第７の配線２１７の電位を常時”Ｌｏｗ”、第８の配線２１８の電位を常時”Ｈｉｇｈ”とすることで、図９（Ｃ）に示すタイミングチャートに従って動作させることもできる。
【０１１８】
なお、上述した画素回路１１０に用いることのできる回路例において、第５の配線２１５（ＯＵＴ）には、図１５（Ａ）、（Ｂ）、（Ｃ）に示すような積分回路が接続されていてもよい。当該回路によって、読み出し信号のＳ／Ｎ比を高めることができ、より微弱な光を検出することができる。すなわち、撮像装置の感度を高めることができる。
【０１１９】
図１５（Ａ）は、演算増幅回路（ＯＰアンプともいう）を用いた積分回路である。演算増幅回路の反転入力端子は、抵抗素子Ｒを介して第５の配線２１５（ＯＵＴ）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃを介して演算増幅回路の反転入力端子に接続される。
【０１２０】
ここで、演算増幅回路は理想的と仮定する。すなわち、入力インピーダンスが無限大（入力端子に電流が流れ込まない）と仮定する。また、定常状態で非反転入力端子の電位と反転入力端子の電位とは等しいため、反転入力端子の電位を接地電位と考えることができる。
【０１２１】
第５の配線２１５の電位をＶｉ、演算増幅回路の出力端子の電位をＶｏ、抵抗素子Ｒを流れる電流をｉ１、容量素子Ｃを流れる電流をｉ２とすると、式（１）、式（２）、式（３）の関係が成り立つ。
【０１２２】
【数１】
2014194410.tif 000003
【０１２３】
ここで、時刻ｔ＝０で容量素子Ｃの電荷を放電したとすると、時刻ｔ＝ｔにおける演算増幅回路の出力端子の電位Ｖｏは、式（４）で表される。
【０１２４】
【数２】
2014194410.tif 000004
【０１２５】
すなわち、時間ｔ（積分時間）を長く設定することで、読み出しの電位（Ｖｉ）を高めて出力信号Ｖｏとして出力することができる。また、熱ノイズなどを平均化することにも相当し、出力信号ＶｏのＳ／Ｎ比を向上することが可能である。
【０１２６】
なお、実際の演算増幅回路では、入力端子に信号が入力されない時でもバイアス電流が流れるため、出力端子に出力電圧が生じ、容量素子Ｃに電荷が蓄積されてしまう。そのため、容量素子Ｃに並列に抵抗素子をつなぎ、放電する構成とすることが有効である。
【０１２７】
図１５（Ｂ）は、図１５（Ａ）とは異なる構成の演算増幅回路を用いた積分回路である。演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して第５の配線２１５（ＯＵＴ）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
【０１２８】
ここで、演算増幅回路は理想的と仮定する。すなわち、入力インピーダンスが無限大（入力端子に電流が流れ込まない）と仮定する。また、定常状態で非反転入力端子の電位と反転入力端子の電位とは等しいため、反転入力端子の電位を接地電位と考えることができる。
【０１２９】
第５の配線２１５の電位をＶｉ、演算増幅回路の出力端子の電位をＶｏ、抵抗素子Ｒおよび容量素子Ｃ１を流れる電流をｉ１、容量素子Ｃ２を流れる電流をｉ２とすると、式（５）、式（６）、式（７）の関係が成り立つ。
【０１３０】
【数３】
2014194410.tif 000005
【０１３１】
ここで、時刻ｔ＝０で容量素子Ｃ２の電荷を放電したとすると、時刻ｔ＝ｔにおける演算増幅回路の出力端子の電位Ｖｏについて、高周波成分は式（８）のとき、式（９）となり、低周波成分は式（１０）のとき、式（１１）となる。
【０１３２】
【数４】
2014194410.tif 000006
【０１３３】
すなわち、容量素子Ｃ１およびＣ２の容量比を適当に設定することで、読み出しの電位（Ｖｉ）を高めて出力信号Ｖｏとして出力することができる。また、入力信号の高周波のノイズ成分は時間積分により平均化することができ、出力信号ＶｏのＳ／Ｎ比を向上することが可能である。
【０１３４】
なお、実際の演算増幅回路では、入力端子に信号が入力されない時でもバイアス電流が流れるため、出力端子に出力電圧が生じ、容量素子Ｃ２に電荷が蓄積されてしまう。そのため、容量素子Ｃ２に並列に抵抗素子をつなぎ、放電する構成とすることが有効である。
【０１３５】
図１５（Ｃ）は、図１５（Ａ）および図１５（Ｂ）とは異なる構成の演算増幅回路を用いた積分回路である。演算増幅回路の非反転入力端子は、抵抗素子Ｒを介して第５の配線２１５（ＯＵＴ）に接続され、また容量素子Ｃを介して接地電位に接続される。演算増幅回路の出力端子は、演算増幅回路の反転入力端子に接続される。なお、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回路はユニティゲインバッファを構成する。
【０１３６】
第５の配線２１５の電位をＶｉ、演算増幅回路の出力端子の電位をＶｏとすると、Ｖｏは式（１２）であらわすことができる。なお、ＶｏはＶｉの値で飽和するが、ＣＲ積分回路により、入力信号Ｖｉに含まれるノイズ成分を平均化することができ、出力信号ＶｏのＳ／Ｎ比を向上することが可能である。
【０１３７】
【数５】
2014194410.tif 000007
【０１３８】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０１３９】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０１４０】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数または複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
【０１４１】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１４２】
（実施の形態３）
本実施の形態では、実施の形態２で説明した画素回路の駆動方法の一例について説明する。
【０１４３】
実施の形態２で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選択動作の繰り返しである。Ｘ線等の放射線を用いた撮像装置においては、生体への影響を考慮し、放射線の照射時間を極力短くすることが好ましい。放射線の照射時間の短縮し、短時間での撮像を実現するためには、全画素回路のリセット動作、蓄積動作、選択動作を速やかに実行することが必要である。
【０１４４】
そのため、撮像方法としては、図１６（Ａ）のタイミングチャートに示すようなグローバルシャッタ方式での駆動方法を用いることが好ましい。なお、図１６（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図８（Ａ）の回路２００を有する撮像装置を例として、第１行目から最終行の回路２００のうち、第１行目から第３行目までの動作を説明するものである。なお、下記の動作説明は、図１０（Ａ）の回路２５０、図１１の回路２７０、図１２の回路２８０、図１４の回路２９０にも適用することができる。
【０１４５】
図１６（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、第３行目の各画素回路に接続された第１の配線２１１（ＲＳ）に入力される信号のタイミングチャートである。また、信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第３行目の各画素回路に接続された第２の配線２１２（ＴＸ）に入力される信号のタイミングチャートである。また、信号５０７、信号５０８、信号５０９は、第１行目、第２行目、第３行目の各画素回路に接続された第３の配線２１３（ＳＥ）に入力される信号のタイミングチャートである。
【０１４６】
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素回路がリセット動作を共通して行っている期間であり、期間５２０は、各行の画素回路が蓄積動作を共通して行われている期間である。なお、選択動作は各行の画素回路で順次行われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間である。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行われる。
【０１４７】
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行われているため、各行の画素回路における撮像の同時性が確保される。したがって、放射線照射と蓄積動作とを同期させることで、被写体へ放射線を照射する時間を短くすることができる。すなわち、期間５２０のみに放射線照射を行えばよい。
【０１４８】
一方、図１６（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートである。なお、期間６１０は１回の撮像に要する期間である。期間６１１、期間６１２、期間６１３はそれぞれ、第１行目、第２行目、第３行目のリセット期間であり、期間６２１、期間６２２、期間６２３はそれぞれ、第１行目、第２行目、第３行目の蓄積動作期間である。また、期間６３１は、１行目の画素回路が選択動作を行っている期間ある。このように、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、放射線照射と蓄積動作とを同期させたとしても、合計の放射線照射期間６２０がグローバルシャッタ方式よりも長くなってしまう。ただし、高速動作をすることなどによって、ローリングシャッタ方式でも放射線照射時間を短くすることができ、本発明の一態様の撮像装置の駆動方式として、ローリングシャッタ方式を用いてもよい。
【０１４９】
グローバルシャッタ方式を実現するためには、蓄積動作が終了した後も、読み出しまでの間に各画素回路における配線２０５（ＦＤ）の電位を長時間保つ必要がある。配線２０５（ＦＤ）の電位の長時間の保持は、前述したように第１のトランジスタ２０１に極めてオフ電流の低い、チャネル形成領域を酸化物半導体で形成したトランジスタを用いることで実現できる。一方、第１のトランジスタ２０１にチャネル形成領域をシリコン半導体などで形成したトランジスタを適用した場合は、オフ電流が高いために配線２０５（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方式を用いることが困難となる。
【０１５０】
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用いることでグローバルシャッタ方式を容易に実現することができ、被写体に照射する放射線量が少ない撮像装置を提供することができる。
【０１５１】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１５２】
（実施の形態４）
本実施の形態では、実施の形態１および２で示した撮像装置の構成について、より詳細に説明する。ｍ行ｎ列のマトリクス状に配置された画素回路を有する撮像装置の構成の例について図１７乃至図２４を用いて説明する。
【０１５３】
図１７は、図８（Ａ）に示した回路２００をｍ（ｍは２以上の自然数）行ｎ（ｎは２以上の自然数）列のマトリクス状に複数配置した例である。各回路２００は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｍと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｍと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、および複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つと電気的に接続されている。
【０１５４】
図１７では、各行（図の横方向）の回路２００において、第１の配線２１１（ＲＳ）、第２の配線２１２（ＴＸ）、および第３の配線２１３（ＳＥ）を共有している。また、各列（図の縦方向）の回路２００において、第４の配線２１４（ＧＮＤ）、および第５の配線２１５（ＯＵＴ）を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第１の配線２１１（ＲＳ）、複数本の第２の配線２１２（ＴＸ）、および複数本の第３の配線２１３（ＳＥ）を設けて、互いに異なる回路２００と電気的に接続してもよい。また、各列に複数本の第４の配線２１４（ＧＮＤ）、および複数本の第５の配線２１５（ＯＵＴ）を設けて、互いに異なる回路２００と電気的に接続してもよい。
【０１５５】
また、図１７では、第４の配線２１４（ＧＮＤ）を各列の回路２００において共有する構成を示したが、各行の回路２００において共有しても良い。
【０１５６】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２００を駆動する駆動回路を簡略化することができる。
【０１５７】
図１８では、複数の回路２００がｍ行ｎ列のマトリクス状に配置されている。各回路２００は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｎと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｎと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、および複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つと電気的に接続されている。
【０１５８】
図１８では、各行の回路２００において、第３の配線２１３（ＳＥ）を共有している。また、各列の回路２００において、第１の配線２１１（ＲＳ）、第２の配線２１２（ＴＸ）、第４の配線２１４（ＧＮＤ）、および第５の配線２１５（ＯＵＴ）を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第３の配線２１３（ＳＥ）を設けて、互いに異なる回路２００と電気的に接続してもよい。また、各列に複数本の第１の配線２１１（ＲＳ）、複数本の第２の配線２１２（ＴＸ）、複数本の第４の配線２１４（ＧＮＤ）、および複数本の第５の配線２１５（ＯＵＴ）を設けて、互いに異なる回路２００と電気的に接続してもよい。
【０１５９】
また、図１８では、第４の配線２１４（ＧＮＤ）を各列の回路２００において共有する構成を示したが、各行の回路２００において共有しても良い。
【０１６０】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２００を駆動する駆動回路を簡略化することができる。
【０１６１】
なお、図１７および図１８に示した構成において、回路２００は、図８（Ｂ）に示した回路２１０と入れ替えることができる。
【０１６２】
図１９は、図１０（Ａ）に示した回路２５０をｍ行ｎ列のマトリクス状に複数配置した例である。各回路２５０は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｎと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｍと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つ、複数の第６の配線２１６（２１６＿１乃至２１６＿ｍと表記する）のいずれか１つ、および複数の第７の配線２１７（２１７＿１乃至２１７＿ｍと表記する）のいずれか１つ、と電気的に接続されている。
【０１６３】
図１９では、各行の回路２５０において、第２の配線２１２（ＴＸ）、第３の配線２１３（ＳＥ）、第６の配線２１６、および第７の配線２１７を共有している。また、各列（図の縦方向）の回路２５０において、第１の配線２１１（ＲＳ）、第４の配線２１４（ＧＮＤ）、および第５の配線２１５（ＯＵＴ）を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第２の配線２１２（ＴＸ）、複数本の第３の配線２１３（ＳＥ）、複数本の第６の配線２１６、および複数本の第７の配線２１７を設けて、互いに異なる回路２５０と電気的に接続してもよい。また、各列に複数本の複数本の第１の配線２１１（ＲＳ）、第４の配線２１４（ＧＮＤ）、および複数本の第５の配線２１５（ＯＵＴ）を設けて、互いに異なる回路２５０と電気的に接続してもよい。
【０１６４】
また、図１９では、第１の配線２１１（ＲＳ）を各列の回路２５０において共有する構成を示したが、各行の回路２５０において共有しても良い。
【０１６５】
また、図１９では、第４の配線２１４（ＧＮＤ）を各列の回路２５０において共有する構成を示したが、各行の回路２５０において共有しても良い。
【０１６６】
また、図１９では、第７の配線２１７を各行の回路２５０において共有する構成を示したが、各列の回路２５０において共有しても良い。
【０１６７】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２５０を駆動する駆動回路を簡略化することができる。
【０１６８】
図２０では、複数の回路２５０がｍ行ｎ列のマトリクス状に配置されている。各回路２５０は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｍと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｎと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、および複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つ、複数の第６の配線２１６（２１６＿１乃至２１６＿ｎと表記する）のいずれか１つ、および複数の第７の配線２１７（２１７＿１乃至２１７＿ｍと表記する）のいずれか１つ、と電気的に接続されている。
【０１６９】
図２０では、各行の回路２５０において、第１の配線２１１（ＲＳ）、第３の配線２１３（ＳＥ）、および第７の配線２１７を共有している。また、各列の回路２５０において、第２の配線２１２（ＴＸ）、第４の配線２１４（ＧＮＤ）、第５の配線２１５（ＯＵＴ）、および第６の配線２１６を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第１の配線２１１（ＲＳ）、および複数本の第３の配線２１３（ＳＥ）、および複数本の第７の配線２１７を設けて、互いに異なる回路２５０と電気的に接続してもよい。また、各列に複数本の第２の配線２１２（ＴＸ）、複数本の第４の配線２１４（ＧＮＤ）、複数本の第５の配線２１５（ＯＵＴ）、および複数本の第６の配線２１６を設けて、互いに異なる回路２５０と電気的に接続してもよい。
【０１７０】
また、図２０では、第１の配線２１１（ＲＳ）を各行の回路２５０において共有する構成を示したが、各列の回路２５０において共有しても良い。
【０１７１】
また、図２０では、第４の配線２１４（ＧＮＤ）を各列の回路２５０において共有する構成を示したが、各行の回路２５０において共有しても良い。
【０１７２】
また、図２０では、第７の配線２１７を各行の回路２５０において共有する構成を示したが、各列の回路２５０において共有しても良い。
【０１７３】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２５０を駆動する駆動回路を簡略化することができる。
【０１７４】
なお、図１９および図２０に示した構成において、回路２５０は、図１０（Ｂ）に示した回路２６０、または図１１に示した回路２８０と入れ替えることができる。
【０１７５】
図２１は、図１２に示した回路２８０をｍ（ｍは２以上の自然数）行ｎ（ｎは２以上の自然数）列のマトリクス状に複数配置した例である。各回路２８０は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｍと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｍと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つ、および複数の第８の配線２１８（ＲＳ２）（２１８（ＲＳ２）＿１乃至２１８（ＲＳ２）＿ｎと表記する）のいずれか１つと電気的に接続されている。
【０１７６】
図２１では、各行（図の横方向）の回路２８０において、第１の配線２１１（ＲＳ）、第２の配線２１２（ＴＸ）、および第３の配線２１３（ＳＥ）を共有している。また、各列（図の縦方向）の回路２８０において、第４の配線２１４（ＧＮＤ）、第５の配線２１５（ＯＵＴ）、および第８の配線２１８（ＲＳ２）を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第１の配線２１１（ＲＳ）、複数本の第２の配線２１２（ＴＸ）、および複数本の第３の配線２１３（ＳＥ）を設けて、互いに異なる回路２８０と電気的に接続してもよい。また、各列に複数本の第４の配線２１４（ＧＮＤ）、複数本の第５の配線２１５（ＯＵＴ）、および複数本の第８の配線２１８（ＲＳ２）を設けて、互いに異なる回路２８０と電気的に接続してもよい。
【０１７７】
また、図２１では、第４の配線２１４を各列の回路２８０において共有する構成を示したが、各行の回路２８０において共有しても良い。
【０１７８】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２８０を駆動する駆動回路を簡略化することができる。
【０１７９】
図２２では、複数の回路２８０がｍ行ｎ列のマトリクス状に配置されている。各回路２８０は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｎと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｎと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つ、および複数の第８の配線２１８（ＳＥ２）（２１８（ＳＥ２）＿１乃至２１８（ＳＥ２）＿ｍと表記する）のいずれか１つと電気的に接続されている。
【０１８０】
図２２では、各行の回路２８０において、第３の配線２１３（ＳＥ）、および第８の配線２１８（ＳＥ２）を共有している。また、各列の回路２８０において、第１の配線２１１（ＲＳ）、第２の配線２１２（ＴＸ）、第４の配線２１４（ＧＮＤ）、および第５の配線２１５（ＯＵＴ）を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第３の配線２１３（ＳＥ）、複数本の第８の配線２１８（ＳＥ２）を設けて、互いに異なる回路２８０と電気的に接続してもよい。また、各列に複数本の第１の配線２１１（ＲＳ）、複数本の第２の配線２１２（ＴＸ）、複数本の第４の配線２１４（ＧＮＤ）、および複数本の第５の配線２１５（ＯＵＴ）を設けて、互いに異なる回路２８０と電気的に接続してもよい。
【０１８１】
また、図２２では、第４の配線２１４（ＧＮＤ）を各列の回路２８０において共有する構成を示したが、各行の回路２８０において共有しても良い。
【０１８２】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２８０を駆動する駆動回路を簡略化することができる。
【０１８３】
図２３は、図１４に示した回路２９０をｍ行ｎ列のマトリクス状に複数配置した例である。各回路２９０は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｎと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｍと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つ、複数の第６の配線２１６（２１６＿１乃至２１６＿ｍと表記する）のいずれか１つ、複数の第７の配線２１７（２１７＿１乃至２１７＿ｍと表記する）のいずれか１つ、および複数の第８の配線２１８（２１８＿１乃至２１８＿ｎと表記する）のいずれか１つ、と電気的に接続されている。
【０１８４】
図２３では、各行の回路２９０において、第２の配線２１２（ＴＸ）、第３の配線２１３（ＳＥ）、第６の配線２１６、および第７の配線２１７を共有している。また、各列（図の縦方向）の回路２９０において、第１の配線２１１（ＲＳ）、第４の配線２１４（ＧＮＤ）、第５の配線２１５（ＯＵＴ）、および第８の配線２１８を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第２の配線２１２（ＴＸ）、複数本の第３の配線２１３（ＳＥ）、複数本の第６の配線２１６、および複数本の第７の配線２１７を設けて、互いに異なる回路２９０と電気的に接続してもよい。また、各列に複数本の複数本の第１の配線２１１（ＲＳ）、第４の配線２１４（ＧＮＤ）、複数本の第５の配線２１５（ＯＵＴ）、および複数本の第８の配線２１８を設けて、互いに異なる回路２９０と電気的に接続してもよい。
【０１８５】
また、図２３では、第１の配線２１１を各列の回路２９０において共有する構成を示したが、各行の回路２９０において共有しても良い。
【０１８６】
また、図２３では、第４の配線２１４を各列の回路２９０において共有する構成を示したが、各行の回路２９０において共有しても良い。
【０１８７】
また、図２３では、第７の配線２１７を各行の回路２９０において共有する構成を示したが、各列の回路２９０において共有しても良い。
【０１８８】
また、図２３では、第８の配線２１８を各列の回路２９０において共有する構成を示したが、各行の回路２９０において共有しても良い。
【０１８９】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２９０を駆動する駆動回路を簡略化することができる。
【０１９０】
図２４では、複数の回路２９０がｍ行ｎ列のマトリクス状に配置されている。各回路２９０は、複数の第１の配線２１１（ＲＳ）（２１１（ＲＳ）＿１乃至２１１（ＲＳ）＿ｍと表記する）のいずれか１つ、複数の第２の配線２１２（ＴＸ）（２１２（ＴＸ）＿１乃至２１２（ＴＸ）＿ｎと表記する）のいずれか１つ、複数の第３の配線２１３（ＳＥ）（２１３（ＳＥ）＿１乃至２１３（ＳＥ）＿ｍと表記する）のいずれか１つ、複数の第４の配線２１４（ＧＮＤ）（２１４（ＧＮＤ）＿１乃至２１４（ＧＮＤ）＿ｎと表記する）のいずれか１つ、および複数の第５の配線２１５（ＯＵＴ）（２１５（ＯＵＴ）＿１乃至２１５（ＯＵＴ）＿ｎと表記する）のいずれか１つ、複数の第６の配線２１６（２１６＿１乃至２１６＿ｎと表記する）のいずれか１つ、複数の第７の配線２１７（２１７＿１乃至２１７＿ｍと表記する）のいずれか１つ、および複数の第８の配線２１８（２１８＿１乃至２１８＿ｍと表記する）のいずれか１つ、と電気的に接続されている。
【０１９１】
図２４では、各行の回路２９０において、第１の配線２１１（ＲＳ）、第３の配線２１３（ＳＥ）、第７の配線２１７、および第８の配線２１８を共有している。また、各列の回路２９０において、第２の配線２１２（ＴＸ）、第４の配線２１４（ＧＮＤ）、第５の配線２１５（ＯＵＴ）、および第６の配線２１６を共有している。しかしながら、本発明の一態様はこれに限定されない。各行に複数本の第１の配線２１１（ＲＳ）、複数本の第３の配線２１３（ＳＥ）、複数本の第７の配線２１７、および複数本の第８の配線２１８を設けて、互いに異なる回路２９０と電気的に接続してもよい。また、各列に複数本の第２の配線２１２（ＴＸ）、複数本の第４の配線２１４（ＧＮＤ）、複数本の第５の配線２１５（ＯＵＴ）、および複数本の第６の配線２１６を設けて、互いに異なる回路２９０と電気的に接続してもよい。
【０１９２】
また、図２４では、第１の配線２１１を各行の回路２９０において共有する構成を示したが、各列の回路２９０において共有しても良い。
【０１９３】
また、図２４では、第４の配線２１４（ＧＮＤ）を各列の回路２９０において共有する構成を示したが、各行の回路２９０において共有しても良い。
【０１９４】
また、図２４では、第７の配線２１７を各行の回路２９０において共有する構成を示したが、各列の回路２９０において共有しても良い。
【０１９５】
また、図２４では、第８の配線２１８を各行の回路２９０において共有する構成を示したが、各列の回路２９０において共有しても良い。
【０１９６】
上記のとおり配線を共有し、配線数を減らすことによって、ｍ行ｎ列のマトリクス状に配置された回路２９０を駆動する駆動回路を簡略化することができる。
【０１９７】
次に、図８（Ａ）に示した回路２００のレイアウトの一例について、図２５を用いて説明する。
【０１９８】
図２５（Ａ）は、回路２００の上面図を示し、図２５（Ｂ）は、図２５（Ａ）の破線Ｅ１―Ｅ２における断面図を示す。
【０１９９】
回路２００は、第１の配線２１１（ＲＳ）として機能する導電膜１２１１と、第２の配線２１２（ＴＸ）として機能する導電膜１２１２と、第３の配線２１３（ＳＥ）として機能する導電膜１２１３と、第４の配線２１４（ＧＮＤ）として機能する導電膜１２１４と、第５の配線２１５（ＯＵＴ）として機能する導電膜１２１５を有している。
【０２００】
回路２００が有するフォトダイオード２２０は、順に積層されたｐ型の半導体膜３１５、ｉ型の半導体膜３１６、およびｎ型の半導体膜３１７を有している。導電膜１２１１は、フォトダイオード２２０のアノードとして機能するｐ型の半導体膜３１５に電気的に接続されている。
【０２０１】
回路２００が有する導電膜１２１８は、第１のトランジスタ２０１のゲート電極として機能しており、さらに、導電膜１２１２に電気的に接続されている。回路２００が有する導電膜１２１９は、第１のトランジスタ２０１のソース電極またはドレイン電極の一方として機能する。回路２００が有する導電膜１２２０は、第１のトランジスタ２０１のソース電極またはドレイン電極の他方として機能する。回路２００が有する導電膜１２２１は、ｎ型の半導体膜３１７と、導電膜１２１９とに電気的に接続されている。回路２００が有する導電膜１２２２は、第２のトランジスタ２０２のゲート電極として機能しており、さらに、導電膜１２２０に電気的に接続されている。
【０２０２】
回路２００が有する導電膜１２２３は、第２のトランジスタ２０２のソース電極またはドレイン電極の一方として機能する。回路２００が有する導電膜１２２４は、第２のトランジスタ２０２のソース電極またはドレイン電極の他方、および第３のトランジスタ２０３のソース電極またはドレイン電極の一方として機能する。また、導電膜１２１４は、第３のトランジスタ２０３のソース電極またはドレイン電極の他方として機能する。導電膜１２１３は、第３のトランジスタ２０３のゲート電極としても機能する。回路２００が有する導電膜１２２５は、導電膜１２２３および導電膜１２１４に電気的に接続されている。
【０２０３】
なお、図２５では、回路２００が有する導電膜１２２６は、第１の配線２１１（ＲＳ）として機能する導電膜１２１１に電気的に接続されている。また、回路２００が有する導電膜１２２７は、第２の配線２１２（ＴＸ）として機能する導電膜１２１２に電気的に接続されている。
【０２０４】
導電膜１２１３、導電膜１２１８、導電膜１２２２、導電膜１２２５、導電膜１２２６、導電膜１２２７は、絶縁表面上に形成された一つの導電膜を所望の形状に加工することで形成することができる。導電膜１２１３、導電膜１２１８、導電膜１２２２、導電膜１２２５、導電膜１２２６、導電膜１２２７上にはゲート絶縁膜１２２８が形成されている。さらに、導電膜１２１１、導電膜１２１２、導電膜１２１４、導電膜１２１５、導電膜１２１９、導電膜１２２０、導電膜１２２３、導電膜１２２４は、ゲート絶縁膜１２２８上に形成された一つの導電膜を所望の形状に加工することで形成することができる。
【０２０５】
また、導電膜１２１１、導電膜１２１２、導電膜１２１４、導電膜１２１５、導電膜１２１９、導電膜１２２０、導電膜１２２３、導電膜１２２４の上には、絶縁膜１２８１および絶縁膜１２８２が形成されている。絶縁膜１２８１および絶縁膜１２８２の上に、導電膜１２２１が形成される。
【０２０６】
第１のトランジスタ２０１の半導体層１２５０には、酸化物半導体を用いることが好ましい。フォトダイオード２２０に光が照射されることにより生成された電荷を電荷蓄積部で長時間保持するためには、電荷蓄積部と電気的に接続される第１のトランジスタ２０１をオフ電流が極めて低いトランジスタで構成する必要がある。そのため、半導体層１２５０として酸化物半導体材料を用いることで回路２００の性能を高めることができる。なお、電荷蓄積部とは、回路２００における配線２０５を差し、図２５では導電膜１２２０に相当する。なお、第２のトランジスタ２０２および第３のトランジスタ２０３も第１のトランジスタ２０１と同様の構成であってもよい。
【０２０７】
また、回路２００は、図２６（Ａ）、（Ｂ）に示すように、トランジスタなどの素子とフォトダイオード２２０が重畳する構成としてもよい。このような構成とすることで、画素密度を高めることができ、撮像装置の解像度を高めることができる。また、フォトダイオード２２０の面積を増大させることができるため、撮像装置の感度を高めることもできる。なお、図２６（Ａ）は、回路２００の上面図を示し、図２６（Ｂ）は、図２６（Ａ）の破線Ｆ１―Ｆ２における断面図である。
【０２０８】
図２６（Ａ）、（Ｂ）に示す回路２００において、第１のトランジスタ２０１のソース電極またはドレイン電極の一方として機能する導電膜１２１９とフォトダイオード２２０のカソードとして機能するｎ型の半導体膜３１７は、導電膜１２２９を介して電気的に接続されている。また、フォトダイオード２２０のアノードとして機能するｐ型の半導体膜３１５は、導電膜１２２１を介して第１の配線２１１と接する導電膜１２２６と電気的に接続されている。また。フォトダイオード２２０を保護する絶縁膜１２８３が形成されている。これらの点、およびトランジスタなどの素子とフォトダイオード２２０が重畳する構成以外は、図２５（Ａ）、（Ｂ）に示す回路２００と同様の構成とすることができる。
【０２０９】
なお、ｐ型の半導体膜３１５と導電膜１２２６との電気的な接続は、導電膜１２２１で直接接続する例を示したが、絶縁膜１２８１、絶縁膜１２８２、および絶縁膜１２８３に形成した開口部を通じて導電膜１２２６と電気的に接する他の導電膜を設け、該導電膜と導電膜１２２１が電気的に接する構成としてもよい。
【０２１０】
また、図２６に示すようなトランジスタなどの素子とフォトダイオードなどの受光素子が重畳する構成は、図８（Ｂ）に示す回路２１０、図１０（Ａ）、（Ｂ）に示す回路２５０、２６０、および図１１に示す回路２７０においても適用することができる。
【０２１１】
次に、図１２に示した回路２８０のレイアウトの一例について、図２７および図２８を用いて説明する。
【０２１２】
図２７は、回路２８０の上面図を示し、図２８は、図２７の破線Ｇ１―Ｇ２における断面図を示す。
【０２１３】
回路２８０は、図２５および図２６に示す回路２００の構成において、フォトダイオード２２０をトランジスタ２４０に置き換えた構成であり、当該トランジスタのゲート電極１２３２は第１の配線２１１（ＲＳ）として機能する導電膜１２１１と電気的に接続され、ソース電極またはドレイン電極の一方は第１のトランジスタ２０１のソース電極またはドレイン電極として機能する導電膜１２１９と共有され、ソース電極またはドレイン電極の他方として機能する導電膜１２３０は第８の配線（ＲＳ２）として機能する導電膜１２３１と電気的に接続される。その他の要素については、回路２００の説明を参照することができる。
【０２１４】
なお、トランジスタ２４０としては、オフ電流が極めて小さいトランジスタを用いることで、ダイナミックレンジを拡大させることができる。このようなトランジスタとしては、酸化物半導体を用いたトランジスタであることが好ましい。トランジスタ２４０をバンドギャップが３ｅＶ以上の酸化物半導体を用いて形成すると、当該トランジスタのオフ電流は紫外光の照射に対して大きく変化するようになる。すなわち、当該トランジスタを紫外光センサとして動作させることができる。なお、トランジスタ２４０には、前述した第１のトランジスタ２０１と同様の構成のトランジスタを用いることができる。
【０２１５】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０２１６】
（実施の形態５）
本実施の形態では、実施の形態１乃至４で説明した回路に用いることのできる、オフ電流の著しく小さいトランジスタおよび該トランジスタを構成する材料について説明する。
【０２１７】
トランジスタの構造は、図２５乃至図２８に半導体層１２５０を有する第１のトランジスタ２０１、またはトランジスタ２４０の上面図および断面図を示している。当該トランジスタは、チャネルエッチ型のボトムゲート構造を一例として示したが、チャネル保護型のボトムゲート構造、ノンセルフアライン型のトップゲート構造、またはセルフアライン型のトップゲート構造であってもよい。なお、撮像装置が図６に示す構成であって、受光素子がトランジスタである場合、受光素子に用いるトランジスタはトップゲート構造のみを適用することができる。
【０２１８】
オフ電流の著しく小さいトランジスタを形成するには、半導体層１２５０に酸化物半導体などのシリコン半導体よりもバンドギャップの広く、真性キャリア密度がシリコンよりも低い半導体材料を用いることが好ましい。
【０２１９】
上記半導体材料の一例としては、酸化物半導体の他に、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体などがあるが、酸化物半導体は、炭化珪素や窒化ガリウムと異なり、スパッタ法や湿式法により作製可能であり、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能なため、ガラス基板上への成膜、或いはシリコンを用いた集積回路上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。
【０２２０】
また、電子供与体（ドナー）となる不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）の導電型は、ｉ型またはｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【０２２１】
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。酸化物半導体層中や、他の層との界面において不純物濃度を低減させることが好ましい。
【０２２２】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
【０２２３】
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。
【０２２４】
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。
【０２２５】
具体的に、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。したがって、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【０２２６】
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【０２２７】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０２２８】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
【０２２９】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、半導体装置に用いる半導体材料としては好適である。
【０２３０】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０２３１】
しかし、これらに限られず、必要とする電気的特性（移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２３２】
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、およびＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタ法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、１：３：２、１：３：４、１：６：４または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、結晶が形成されやすくなる。また、Ｉｎ、Ｇａ、およびＺｎを含むターゲットの充填率は９０％以上、好ましくは９５％以上である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０２３３】
なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成は、原子数比で、Ｉｎ：Ｚｎ＝５０：１乃至１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１乃至１：４）、好ましくはＩｎ：Ｚｎ＝２０：１乃至１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１乃至１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１乃至１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４乃至１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
【０２３４】
また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ系酸化物半導体膜をスパッタ法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いることができる。
【０２３５】
以下では、酸化物半導体膜の構造について説明する。
【０２３６】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０２３７】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０２３８】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０２３９】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【０２４０】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【０２４１】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【０２４２】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２４３】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０２４４】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０２４５】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０２４６】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０２４７】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０２４８】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０２４９】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０２５０】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０２５１】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０２５２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０２５３】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０２５４】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、スパッタ法によって成膜する。当該スパッタ用ターゲットにイオンが衝突すると、スパッタ用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この場合、当該平板状のスパッタ粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０２５５】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０２５６】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０２５７】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタ粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタ粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタ粒子の平らな面が基板に付着する。
【０２５８】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０２５９】
スパッタ用ターゲットとしては、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットを用いることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットは、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のモル数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶体とする。なお、Ｘ、ＹおよびＺは任意の正数である。また、当該多結晶体の粒径は、例えば１μｍ以下など、小さいほど好ましい。ここで、粉末の種類、およびその混合するモル数比は、作製するスパッタ用ターゲットによって適宜変更すればよい。
【０２６０】
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、図２９（Ａ）に示すトランジスタのように、半導体膜を第１の酸化物半導体膜１２６０ａと第２の酸化物半導体膜１２６０ｂの積層とすることができる。第１の酸化物半導体膜１２６０ａと第２の酸化物半導体膜１２６０ｂに、異なる原子数比の金属酸化物を用いてもよい。例えば、一方の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、他方の酸化物半導体膜に一方の酸化物半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
【０２６１】
また、第１の酸化物半導体膜１２６０ａと第２の酸化物半導体膜１２６０ｂの構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：４としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：６：４としてもよい。また、一方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、他方の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：９：６としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
【０２６２】
このとき、一方の酸化物半導体膜と他方の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）とし、ゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとすることで、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０２６３】
また、トランジスタの半導体膜を第１の酸化物半導体膜乃至第３の酸化物半導体膜からなる３層構造としてもよい。このとき、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。半導体膜を３層構造とするトランジスタの構成について、図２９（Ｂ）を用いて説明する。
【０２６４】
図２９（Ｂ）に示すトランジスタは、第１の酸化物半導体膜１２７０ａ、第２の酸化物半導体膜１２７０ｂ、および第３の酸化物半導体膜１２７０ｃがゲート絶縁膜１２７側から順に積層されている。第１の酸化物半導体膜１２７０ａおよび第３の酸化物半導体膜１２７０ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。
【０２６５】
また、第２の酸化物半導体膜１２７０ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ≧ｘ（ｙはｘ以上）、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
【０２６６】
第１の酸化物半導体膜１２７０ａの伝導帯下端および第３の酸化物半導体膜１２７０ｃの伝導帯下端に比べて第２の酸化物半導体膜１２７０ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体膜の材料を適宜選択する。
【０２６７】
例えば、第１の酸化物半導体膜１２７０ａおよび第３の酸化物半導体膜１２７０ｃを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：６：４、または１：９：６である酸化物半導体膜で形成し、第２の酸化物半導体膜１２７０ｂの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、または３：１：２である酸化物半導体膜で形成することができる。
【０２６８】
または、第１の酸化物半導体膜１２７０ａを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２、または１：３：４である酸化物半導体膜で形成し、第２の酸化物半導体膜１２７０ｂを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝３：１：２である酸化物半導体膜で形成し、第３の酸化物半導体膜１２７０ｃを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：４、または１：９：６である酸化物半導体膜で形成してもよい。
【０２６９】
第１の酸化物半導体膜１２７０ａ乃至第３の酸化物半導体膜１２７０ｃの構成元素は同一であるため、第２の酸化物半導体膜１２７０ｂは、第１の酸化物半導体膜１２７０ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜と第１の酸化物半導体膜１２７０ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０２７０】
また、第１の酸化物半導体膜１２７０ａの伝導帯下端および第３の酸化物半導体膜１２７０ｃの伝導帯下端に比べて第２の酸化物半導体膜１２７０ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０２７１】
また、第１の酸化物半導体膜１２７０ａ乃至第３の酸化物半導体膜１２７０ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、微結晶（ナノ結晶）酸化物半導体、非晶質酸化物半導体、およびＣＡＡＣ−ＯＳ膜を適宜組み合わせた構成としてもよい。
【０２７２】
また、少なくともチャネル形成領域となりうる第２の酸化物半導体膜１２７０ｂはＣＡＡＣ−ＯＳ膜であることが好ましい。また、バックチャネル側の酸化物半導体膜、本実施の形態では、第３の酸化物半導体膜１２７０ｃは、非晶質酸化物半導体またはＣＡＡＣ−ＯＳ膜であることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
【０２７３】
なお、本実施の形態で説明した半導体膜は、代表的にはスパッタ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
【０２７４】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
【０２７５】
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
【０２７６】
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
【０２７７】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【０２７８】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
【０２７９】
また、酸素と結合し易い導電材料（例えば、ソース電極またはドレイン電極に用いられる金属）と酸化物半導体膜を接触させると、酸化物半導体膜中の酸素が、酸素と結合し易い導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物半導体層のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、当該領域はｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
【０２８０】
上記ｎ型化した領域は、図２９（Ａ）、（Ｂ）に例示される。半導体膜中に点線で示される境界１３５は、真性半導体領域とｎ型半導体領域の境界であり、酸化物半導体におけるソース電極またはドレイン電極と接触した近傍の領域がｎ型化した領域となる。なお、境界１３５は模式的に示したものであり、実際には明瞭ではない場合がある。また、境界１３５の位置も図示した位置とは異なる場合がある。
【０２８１】
本実施の形態で説明した酸化物半導体でチャネル形成領域を形成したトランジスタを用いることで、Ｘ線等の放射線照射に対して安定性が高く、電気特性の低下を抑制できる構成の撮像装置を提供することができる。
【０２８２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２８３】
１００    基板
１０１    基板
１１０    画素回路
１２０    回路部
１２５    受光素子
１２７    ゲート絶縁膜
１３０    開口部
１３５    境界
１４０    回路
１５０    回路
１６０    遮蔽層
１７０    層間絶縁膜
１８０    シンチレータ
１８１    シンチレータ
１９０    放射線
１９５    光
２００    回路
２０１    トランジスタ
２０２    トランジスタ
２０３    トランジスタ
２０４    トランジスタ
２０５    配線
２１０    回路
２１１    配線
２１２    配線
２１３    配線
２１４    配線
２１５    配線
２１６    配線
２１７    配線
２１８    配線
２２０    フォトダイオード
２３０    可変抵抗素子
２４０    トランジスタ
２５０    回路
２６０    回路
２７０    回路
２８０    回路
２９０    回路
３０１    信号
３０２    信号
３０３    信号
３０４    信号
３０５    信号
３０８    信号
３１５    半導体膜
３１６    半導体膜
３１７    半導体膜
５０１    信号
５０２    信号
５０３    信号
５０４    信号
５０５    信号
５０６    信号
５０７    信号
５０８    信号
５０９    信号
５１０    期間
５１１    期間
５２０    期間
５２１    期間
５３１    期間
６１０    期間
６１１    期間
６１２    期間
６２０    放射線照射期間
６２１    期間
６２２    期間
６２３    期間
６３１    期間
１２１１    導電膜
１２１２    導電膜
１２１３    導電膜
１２１４    導電膜
１２１５    導電膜
１２１８    導電膜
１２１９    導電膜
１２２０    導電膜
１２２１    導電膜
１２２２    導電膜
１２２３    導電膜
１２２４    導電膜
１２２５    導電膜
１２２６    導電膜
１２２７    導電膜
１２２８    ゲート絶縁膜
１２２９    導電膜
１２３０    導電膜
１２３１    導電膜
１２３２    ゲート電極
１２５０    半導体層
１２６０ａ    酸化物半導体膜
１２６０ｂ    酸化物半導体膜
１２７０ａ    酸化物半導体膜
１２７０ｂ    酸化物半導体膜
１２７０ｃ    酸化物半導体膜
１２８１    絶縁膜
１２８２    絶縁膜
１２８３    絶縁膜
【図１】
2014194410.tif 000008
【図２】
2014194410.tif 000009
【図３】
2014194410.tif 000010
【図４】
2014194410.tif 000011
【図５】
2014194410.tif 000012
【図６】
2014194410.tif 000013
【図７】
2014194410.tif 000014
【図８】
2014194410.tif 000015
【図９】
2014194410.tif 000016
【図１０】
2014194410.tif 000017
【図１１】
2014194410.tif 000018
【図１２】
2014194410.tif 000019
【図１３】
2014194410.tif 000020
【図１４】
2014194410.tif 000021
【図１５】
2014194410.tif 000022
【図１６】
2014194410.tif 000023
【図１７】
2014194410.tif 000024
【図１８】
2014194410.tif 000025
【図１９】
2014194410.tif 000026
【図２０】
2014194410.tif 000027
【図２１】
2014194410.tif 000028
【図２２】
2014194410.tif 000029
【図２３】
2014194410.tif 000030
【図２４】
2014194410.tif 000031
【図２５】
2014194410.tif 000032
【図２６】
2014194410.tif 000033
【図２７】
2014194410.tif 000034
【図２８】
2014194410.tif 000035
【図２９】
2014194410.tif 000036
【図３０】
2014194410.tif 000037
【図３１】
2014194410.tif 000038