(57)【要約】【課題】  直流出力電圧の確度と高い応答性の両方を得ることができるＤＣ−ＤＣコンバータを提供する。【解決手段】  制御回路４は、フィードバック制御部５、下限側フィードフォワード制御部１４、ロジック回路１６を備える。フィードバック制御部５は、直流出力電圧Ｖoutの電圧値と目標電圧値Ｖ0との間の差ΔＶを積分した積分値に基づいて、第１の制御信号Ｖc1のデューティ比を調整する。下限側フィードフォワード制御部１４は、直流出力電圧Ｖoutの電圧値が下限電圧値Ｖth1よりも低下したときに、第２の制御信号Ｖc2をＬｏｗからＨｉｇｈに切換える。ロジック回路１６は、第１の制御信号Ｖc1と第２の制御信号Ｖc2の論理和に応じたスイッチング信号Ｖswを、トランジスタＱのゲートに供給する。【選択図】        図１
2014107891.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子を制御する制御回路とを備え、前記スイッチング素子のオンとオフのデューティ比に応じた直流出力電圧を負荷に供給するＤＣ−ＤＣコンバータであって、
前記制御回路は、前記直流出力電圧の電圧値と目標電圧値との差を積分した積分値に応じて前記スイッチング素子のデューティ比を調整する第１の制御信号を出力するフィードバック制御部と、
前記直流出力電圧の電圧値が予め決められた所定の下限電圧値よりも低下したときに前記スイッチング素子をオンする第２の制御信号を出力する下限側フィードフォワード制御部と、
前記直流出力電圧の電圧値が前記下限電圧値よりも高いときに前記スイッチング素子に前記第１の制御信号を出力し、前記直流出力電圧の電圧値が前記下限電圧値よりも低いときに前記スイッチング素子に前記第２の制御信号を出力するロジック回路とを備える構成としたＤＣ−ＤＣコンバータ。
【請求項２】
前記制御回路は、前記直流出力電圧の電圧値が予め決められた所定の上限電圧値よりも上昇したときに前記スイッチング素子をオフする第３の制御信号を出力する上限側フィードフォワード制御部をさらに備え、
前記ロジック回路は、前記直流出力電圧の電圧値が前記上限電圧値と前記下限電圧値との間の範囲内になるときに前記スイッチング素子に前記第１の制御信号を出力し、前記直流出力電圧の電圧値が前記下限電圧値よりも低いときに前記スイッチング素子に前記第２の制御信号を出力し、前記直流出力電圧の電圧値が前記上限電圧値よりも高いときに前記スイッチング素子に前記第３の制御信号を出力する構成としてなる請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記スイッチング素子の出力側は、直接的に前記負荷に接続してなる請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記スイッチング素子の出力側は、トランスを介して間接的に前記負荷に接続してなる請求項１または２に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を用いて電圧を変換するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータとして、直流入力電圧をスイッチングするスイッチング素子と、スイッチング素子を制御する制御回路とを備え、スイッチング素子のオンとオフのデューティ比に応じた直流出力電圧を負荷に供給するものが知られている（例えば、特許文献１参照）。一般的なＤＣ−ＤＣコンバータでは、目標電圧値に対する定常偏差を小さくするために、直流出力電圧の電圧値と目標電圧値との偏差を積分し、この積分値に応じてデューティ比を制御している。これに対し、特許文献１に記載されたＤＣ−ＤＣコンバータでは、直流出力電圧の高速応答を得るために、スイッチング素子の出力側に接続されたリアクトル（チョークコイル）の電圧降下値を基準値と比較してスイッチング素子の制御信号を生成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１８１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、一般的な積分制御を用いたＤＣ−ＤＣコンバータでは、負荷電流が急激に変化した場合に、瞬時に応答できず、その間に直流出力電圧に電圧降下が生じることがある。このような電圧降下のレベルによっては負荷側のシステムに不具合を起こす虞れがある。
【０００５】
一方、特許文献１に記載されたＤＣ−ＤＣコンバータでは、フィードフォワード制御になるため、積分制御を用いた場合に比べて、応答性を高めることができる。しかし、リアクトルの電圧降下値に応じてスイッチング素子の制御信号を生成するため、リアクトルに素子ばらつきが生じると、その分だけ直流出力電圧にもばらつきが生じ、目標電圧値に対する確度が低い傾向がある。この点を考慮して、リアクトルの素子ばらつきを低減した場合には、高精度のリアクトルを使用する必要があり、部品コストや製品コストが上昇するという問題がある。さらに、リアクトルの電圧降下を検出するために、時系列的なサンプリングを行う必要があり、制御回路の処理が複雑化するという問題もある。
【０００６】
本発明は前述の問題に鑑みなされたものであり、本発明の目的は、直流出力電圧の確度と高い応答性の両方を得ることができるＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１の発明は、直流入力電圧をスイッチングするスイッチング素子と、前記スイッチング素子を制御する制御回路とを備え、前記スイッチング素子のオンとオフのデューティ比に応じた直流出力電圧を負荷に供給するＤＣ−ＤＣコンバータであって、前記制御回路は、前記直流出力電圧の電圧値と目標電圧値との差を積分した積分値に応じて前記スイッチング素子のデューティ比を調整する第１の制御信号を出力するフィードバック制御部と、前記直流出力電圧の電圧値が予め決められた所定の下限電圧値よりも低下したときに前記スイッチング素子をオンする第２の制御信号を出力する下限側フィードフォワード制御部と、前記直流出力電圧の電圧値が前記下限電圧値よりも高いときに前記スイッチング素子に前記第１の制御信号を出力し、前記直流出力電圧の電圧値が前記下限電圧値よりも低いときに前記スイッチング素子に前記第２の制御信号を出力するロジック回路とを備える構成としている。
【０００８】
請求項２の発明では、前記制御回路は、前記直流出力電圧の電圧値が予め決められた所定の上限電圧値よりも上昇したときに前記スイッチング素子をオフする第３の制御信号を出力する上限側フィードフォワード制御部をさらに備え、前記ロジック回路は、前記直流出力電圧の電圧値が前記上限電圧値と前記下限電圧値との間の範囲内になるときに前記スイッチング素子に前記第１の制御信号を出力し、前記直流出力電圧の電圧値が前記下限電圧値よりも低いときに前記スイッチング素子に前記第２の制御信号を出力し、前記直流出力電圧の電圧値が前記上限電圧値よりも高いときに前記スイッチング素子に前記第３の制御信号を出力する構成としている。
【０００９】
請求項３の発明では、前記スイッチング素子の出力側は、直接的に前記負荷に接続している。
【００１０】
請求項４の発明では、前記スイッチング素子の出力側は、トランスを介して間接的に前記負荷に接続している。
【発明の効果】
【００１１】
請求項１の発明によれば、直流出力電圧の電圧値が下限電圧値よりも高いときには、ロジック回路はスイッチング素子に第１の制御信号を出力する。このとき、直流出力電圧の電圧値と目標電圧値との差を積分した積分値に応じてスイッチング素子のデューティ比が調整されるから、直流出力電圧の電圧値と目標電圧値との定常偏差を小さくすることができ、直流出力電圧の確度を高めることができる。
【００１２】
一方、直流出力電圧の電圧値が下限電圧値よりも低いときには、ロジック回路は第２の制御信号をスイッチング素子に出力する。このとき、スイッチング素子はオンするから、直流出力電圧を速やかに上昇させることができる。このため、負荷電流が急激に変化した場合でも、直流出力電圧に生じる電圧降下を速やかに補償することができ、応答性を高めることができる。
【００１３】
請求項２の発明によれば、直流出力電圧の電圧値が上限電圧値と下限電圧値との間の範囲内になるときには、ロジック回路はスイッチング素子に第１の制御信号を出力する。このとき、直流出力電圧の電圧値は上限電圧値と下限電圧値との間で目標電圧値に近い値になっている。このため、ロジック回路は第１の制御信号をスイッチング素子に出力して、直流出力電圧の電圧値と目標電圧値との定常偏差を小さくすることができ、直流出力電圧の確度を高めることができる。
【００１４】
また、直流出力電圧の電圧値が下限電圧値よりも低いときには、ロジック回路は第２の制御信号をスイッチング素子に出力するから、スイッチング素子をオンして、直流出力電圧を速やかに上昇させることができる。一方、直流出力電圧の電圧値が上限電圧値よりも高いときには、ロジック回路は第３の制御信号をスイッチング素子に出力するから、スイッチング素子をオフして、直流出力電圧を速やかに低下させることができる。このため、負荷電流が急激に上昇または低下して直流出力電圧が変化した場合でも、この変化分を速やかに補償することができ、応答性を高めることができる。
【００１５】
請求項３の発明によれば、スイッチング素子の出力側は直接的に負荷に接続したから、非絶縁型のＤＣ−ＤＣコンバータに適用することができる。
【００１６】
請求項４の発明によれば、スイッチング素子の出力側はトランスを介して間接的に負荷に接続したから、絶縁型のＤＣ−ＤＣコンバータに適用することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態によるＤＣ−ＤＣコンバータを示す回路図である。
【図２】負荷電流が増加したときの出力電流および出力電圧の時間変化を示す説明図である。
【図３】負荷電流が増加したときの出力電圧の時間変化を示す特性線図である。
【図４】本発明の第２の実施の形態によるＤＣ−ＤＣコンバータを示す回路図である。
【図５】負荷電流が減少したときの出力電流および出力電圧の時間変化を示す説明図である。
【図６】本発明の第３の実施の形態によるＤＣ−ＤＣコンバータを示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態によるＤＣ−ＤＣコンバータについて、図面を参照しつつ詳細に説明する。
【００１９】
図１に、第１の実施の形態によるＤＣ−ＤＣコンバータ１を示す。ＤＣ−ＤＣコンバータ１は、直流電源２、コンデンサＣin、トランジスタＱ、ダイオードＤ、チョークコイルＬ、コンデンサＣout、制御回路４等を備え、非絶縁型ＤＣ−ＤＣコンバータを構成する。
【００２０】
直流電源２は、直流入力電圧Ｖinを供給する。この直流電源２は、一端がトランジスタＱのソースに接続され、他端がグランドに接続されている。直流電源２には、入力側のコンデンサＣinが並列接続されている。このため、コンデンサＣinは、直流電源２の一端とグランドとの間に接続されている。
【００２１】
トランジスタＱは、例えばｎチャネル型電界効果トランジスタ（ｎ型ＭＯＳＦＥＴ）であり、スイッチング素子を構成する。トランジスタＱのドレインはチョークコイルＬの一端に接続され、チョークコイルＬの他端は出力端子Ｐoに接続されている。トランジスタＱは、直流入力電圧Ｖinをスイッチングしてパルス電圧に変換する。
【００２２】
ダイオードＤは、カソードがチョークコイルＬの一端に接続され、アノードがグランドに接続されている。ダイオードＤは、フリーホイールダイオードを構成し、チョークコイルＬに蓄積されたエネルギを放出する。チョークコイルＬの他端は、平滑用コンデンサである出力側のコンデンサＣoutを介してグランドに接続されている。
【００２３】
出力端子Ｐoには、負荷３が接続されると共に、制御回路４が接続されている。制御回路４は、フィードバック制御部５、下限側フィードフォワード制御部１４、ロジック回路１６を備える。
【００２４】
フィードバック制御部５は、検出回路６、積分演算部７、ＰＷＭ制御部１０を備える。検出回路６は、出力端子Ｐoとグランドとの間に直列接続された抵抗Ｒ1，Ｒ2によって構成されている。検出回路６は、抵抗Ｒ1，Ｒ2によって直流出力電圧Ｖoutを分圧し、分圧した検出電圧Ｖsを積分演算部７の誤差アンプ８に出力する。
【００２５】
積分演算部７は、誤差アンプ８と位相補償器９によって構成される。誤差アンプ８は、検出電圧Ｖsと基準電圧Ｖrefとを比較して直流出力電圧Ｖoutの電圧値と目標電圧値Ｖ0との間の差ΔＶを演算する。このとき、基準電圧Ｖrefは、目標電圧値Ｖ0に対応した電圧値として、例えば目標電圧値Ｖ0を抵抗Ｒ1，Ｒ2によって分圧した値に設定される。誤差アンプ８は、例えば差動アンプによって構成され、検出電圧Ｖsと基準電圧Ｖrefとの差を増幅し、誤差信号を出力する。また、位相補償器９は、誤差信号を積分してフィードバック制御部５の位相ずれを補償する。このため、積分演算部７は、直流出力電圧Ｖoutの電圧値と目標電圧値Ｖ0との間の差ΔＶを積分した積分値を演算し、積分値に対応した積分信号Ｖintを出力する。
【００２６】
ＰＷＭ制御部１０は、ＰＷＭコンパレータ１１、発振器１２およびスイッチドライバ１３によって構成され、積分信号Ｖintに応じてトランジスタＱのデューティ比を調整する。ここで、発振器１２は、予め決められた周波数の鋸波信号Ｖrampを出力する。ＰＷＭコンパレータ１１は、発振器１２からの鋸波信号Ｖrampと積分信号Ｖintとを比較して、例えば積分信号Ｖintよりも鋸波信号Ｖrampが大きいときにオン（Ｈｉｇｈ）となり、積分信号Ｖintよりも鋸波信号Ｖrampが小さいときにオフ（Ｌｏｗ）となったＰＷＭ信号Ｖpを出力する。このとき、積分信号Ｖintが大きくなるに従ってＰＷＭ信号Ｖpのデューティ比は小さくなり、積分信号Ｖintが小さくなるに従ってＰＷＭ信号Ｖpのデューティ比は大きくなる。ＰＷＭ信号Ｖpはスイッチドライバ１３によって、トランジスタＱをスイッチングするための電圧に変換され、第１の制御信号Ｖc1として出力される。なお、発振器１２は、鋸波信号に限らず、例えば三角波信号を出力してもよい。
【００２７】
下限側フィードフォワード制御部１４は、下限電圧検出器１５によって構成される。下限電圧検出器１５は、例えばコンパレータによって構成され、直流出力電圧Ｖoutと予め決められた下限電圧値Ｖth1とを比較し、この比較結果に応じた第２の制御信号Ｖc2を出力する。ここで、下限電圧値Ｖth1は、例えば目標電圧値Ｖ0の±２〜５％が通常時の直流出力電圧Ｖoutの変動の許容範囲としたときに、この許容範囲の下限よりも低い値（例えば、目標電圧値Ｖ0の−７〜２０％程度の値）に設定されている。また、下限電圧値Ｖth1は、直流出力電圧Ｖoutが目標電圧値Ｖ0よりも低下して負荷３の挙動に不具合が生じる電圧値になるのを防止するために、この電圧値よりも高い値に設定されている。
【００２８】
そして、直流出力電圧Ｖoutの電圧値が下限電圧値Ｖth1よりも高い通常時は、下限電圧検出器１５は、Ｌｏｗとなった第２の制御信号Ｖc2を出力する。一方、直流出力電圧Ｖoutの電圧値が下限電圧値Ｖth1よりも低下したときには、下限電圧検出器１５は、第２の制御信号Ｖc2をＬｏｗからＨｉｇｈに切換える。
【００２９】
ロジック回路１６は、例えばＯＲゲート１７によって構成される。ＯＲゲート１７には、第１の制御信号Ｖc1と第２の制御信号Ｖc2が入力されると共に、これらの論理和に応じたスイッチング信号ＶswをトランジスタＱのゲートに出力する。ここで、直流出力電圧Ｖoutが目標電圧値Ｖ0付近になる通常時は、直流出力電圧Ｖoutの電圧値が下限電圧値Ｖth1よりも高いから、下限側フィードフォワード制御部１４による第２の制御信号Ｖc2はＬｏｗになっている。このとき、ＯＲゲート１７は、第１の制御信号Ｖc1に対応したスイッチング信号ＶswをトランジスタＱのゲートに出力する。これにより、トランジスタＱは、デューティ比がフィードバック制御されたＰＷＭ信号Ｖpに応じてオンとオフを繰り返す。
【００３０】
一方、直流出力電圧Ｖoutが下限電圧値Ｖth1よりも低下すると、下限側フィードフォワード制御部１４による第２の制御信号Ｖc2はＨｉｇｈになる。このとき、ＯＲゲート１７は、第２の制御信号Ｖc2に対応してＨｉｇｈになったスイッチング信号ＶswをトランジスタＱのゲートに出力する。これにより、トランジスタＱはオンに固定される。
【００３１】
本実施の形態によるＤＣ−ＤＣコンバータ１は上述のように構成されるものであり、直流出力電圧Ｖoutの電圧値が下限電圧値Ｖth1よりも高い通常時は、制御回路４は、フィードバック制御部５による第１の制御信号Ｖc1によってトランジスタＱを制御する。このとき、第１の制御信号Ｖc1は、直流出力電圧Ｖoutの電圧値と目標電圧値Ｖ0との差ΔＶを積分した積分値に応じてデューティ比が調整されるから、トランジスタＱは、第１の制御信号Ｖc1に応じてオンとオフを繰り返す。これにより、負荷３には、目標電圧値Ｖ0付近にフィードバック制御された直流出力電圧Ｖoutが供給されるから、直流出力電圧Ｖoutの電圧値と目標電圧値Ｖ0との定常偏差を小さくすることができ、直流出力電圧Ｖoutの確度を高めることができる。
【００３２】
一方、図２に示すように、負荷３に変動が生じて負荷電流が短時間で大きく増加する（電流差＋ΔＩが発生する）と、不足電荷が生じて直流出力電圧Ｖoutに大きな電圧降下が発生することがある。このような電圧降下によって直流出力電圧Ｖoutが下限電圧値Ｖth1よりも低下すると、制御回路４は、下限側フィードフォワード制御部１４による第２の制御信号Ｖc2によってトランジスタＱをオンに固定する。これにより、直流出力電圧Ｖoutは上昇するから、応答性を高めて電圧降下分を速やかに補償することができる。この結果、電圧降下に伴う負荷３側の不具合を未然に防ぐことができ、負荷３を安定して動作させることができる。
【００３３】
図３に、下限側フィードフォワード制御部１４を省いた比較例と本実施の形態とにおいて、例えば負荷電流が２Ａから１０Ａに増加したときの直流出力電圧Ｖoutの時間変化を示す。図３（ａ）に示すように、比較例の場合には、７９．５ｍＶの電圧降下が生じると共に、目標電圧値Ｖ0付近に復帰するまでの復帰時間として３０μｓが必要になる。これに対し、図３（ｂ）に示すように、本実施の形態では、電圧降下を３９．５ｍＶに抑制できると共に、復帰時間も２０μｓ程度に短縮することができる。
【００３４】
次に、本発明の第２の実施の形態を、図４に示す。第２の実施の形態の特徴は、制御回路は、直流出力電圧の電圧値が上限電圧値よりも上昇したときにスイッチング素子をオフする第３の制御信号を出力する上限側フィードフォワード制御部をさらに備えることにある。なお、第２の実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００３５】
ＤＣ−ＤＣコンバータ２１は、第１の実施の形態によるＤＣ−ＤＣコンバータ１とほぼ同様に、直流電源２、コンデンサＣin、トランジスタＱ、ダイオードＤ、チョークコイルＬ、コンデンサＣout、制御回路２２等を備える。制御回路２２は、フィードバック制御部５、下限側フィードフォワード制御部１４、上限側フィードフォワード制御部２３、ロジック回路２５を備える。
【００３６】
上限側フィードフォワード制御部２３は、上限電圧検出器２４によって構成される。上限電圧検出器２４は、例えばコンパレータによって構成され、直流出力電圧Ｖoutと予め決められた上限電圧値Ｖth2とを比較し、この比較結果に応じた第３の制御信号Ｖc3を出力する。ここで、上限電圧値Ｖth2は、例えば目標電圧値Ｖ0の±２〜５％が通常時の直流出力電圧Ｖoutの変動の許容範囲としたときに、この許容範囲の上限よりも高い値（例えば、目標電圧値Ｖ0の＋８〜２０％程度の値）に設定されている。また、上限電圧値Ｖth2は、直流出力電圧Ｖoutが目標電圧値Ｖ0よりも上昇して負荷３の挙動に不具合が生じる電圧値になるのを防止するために、この電圧値よりも低い値に設定されている。
【００３７】
そして、直流出力電圧Ｖoutの電圧値が上限電圧値Ｖth2よりも低い通常時は、上限電圧検出器２４は、Ｈｉｇｈとなった第３の制御信号Ｖc3を出力する。一方、直流出力電圧Ｖoutの電圧値が上限電圧値Ｖth2よりも上昇したときには、上限電圧検出器２４は、第３の制御信号Ｖc3をＨｉｇｈからＬｏｗに切換える。
【００３８】
ロジック回路２５は、例えばＯＲゲート２６およびＡＮＤゲート２７によって構成される。ＯＲゲート２６には、第１の制御信号Ｖc1と第２の制御信号Ｖc2が入力される。ＡＮＤゲート２７には、ＯＲゲート２６の出力信号と第３の制御信号Ｖc3が入力されると共に、これらの論理積に応じたスイッチング信号ＶswをトランジスタＱのゲートに出力する。
【００３９】
ここで、直流出力電圧Ｖoutが目標電圧値Ｖ0付近になる通常時は、下限側フィードフォワード制御部１４による第２の制御信号Ｖc2はＬｏｗになり、上限側フィードフォワード制御部２３による第３の制御信号Ｖc3はＨｉｇｈになっている。このとき、直流出力電圧Ｖoutの電圧値が上限電圧値Ｖth2と下限電圧値Ｖth1との間の範囲内の値になるから、ＯＲゲート２６は、第１の制御信号Ｖc1に対応した信号を出力すると共に、ＡＮＤゲート２７は、ＯＲゲート２６の出力信号に対応したスイッチング信号ＶswをトランジスタＱのゲートに出力する。これにより、トランジスタＱは、デューティ比がフィードバック制御されたＰＷＭ信号Ｖpに応じてオンとオフを繰り返す。
【００４０】
また、直流出力電圧Ｖoutが下限電圧値Ｖth1よりも低下すると、下限側フィードフォワード制御部１４による第２の制御信号Ｖc2はＨｉｇｈに切換わる。このとき、ＯＲゲート２６は、第２の制御信号Ｖc2に対応してＨｉｇｈになった信号を出力すると共に、ＡＮＤゲート２７は、ＯＲゲート２６の出力信号に対応したスイッチング信号ＶswをトランジスタＱのゲートに出力する。これにより、トランジスタＱはオンに固定される。
【００４１】
さらに、直流出力電圧Ｖoutが上限電圧値Ｖth2よりも上昇すると、上限側フィードフォワード制御部２３による第３の制御信号Ｖc3はＬｏｗになる。このとき、ＯＲゲート２６は、第１の制御信号Ｖc1に対応した信号を出力する。これに対し、第３の制御信号Ｖc3はＬｏｗになっているから、ＡＮＤゲート２７は、第３の制御信号Ｖc3に対応したスイッチング信号ＶswをトランジスタＱのゲートに出力する。これにより、トランジスタＱはオフに固定される。
【００４２】
かくして、第２の実施の形態でも第１の実施の形態と同様の作用効果を得ることができる。また、図５に示すように、負荷３に変動が生じて負荷電流が短時間で大きく減少する（電流差−ΔＩが発生する）と、余剰電荷が生じて直流出力電圧Ｖoutに大きな電圧上昇が生じることがある。これに対し、第２の実施の形態では、直流出力電圧Ｖoutの電圧値が上限電圧値Ｖth2よりも高いときには、ロジック回路２５は第３の制御信号Ｖc3をトランジスタＱに出力するから、トランジスタＱをオフにして、直流出力電圧Ｖoutを速やかに低下させることができる。このため、負荷電流が急激に低下して直流出力電圧Ｖoutが変化した場合でも、この変化分を速やかに補償することができ、応答性を高めることができる。
【００４３】
次に、本発明の第３の実施の形態を、図６に示す。第３の実施の形態の特徴は、絶縁型ＤＣ−ＤＣコンバータに適用したことにある。なお、第３の実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００４４】
ＤＣ−ＤＣコンバータ３１は、直流電源２、コンデンサＣin、ダイオードＤ1、コンデンサＣ、抵抗Ｒ、トランジスタＱ、トランス３２、ダイオードＤ2，Ｄ3、チョークコイルＬ、コンデンサＣout、制御回路４等を備える。
【００４５】
直流電源２、コンデンサＣin、ダイオードＤ1、コンデンサＣ、抵抗ＲおよびトランジスタＱは、トランス３２の１次側コイル３２Ａに接続されている。ここで、直流電源２は、一端が１次側コイル３２Ａの一端に接続され、他端がグランドに接続されている。１次側コイル３２Ａの他端はトランジスタＱを介してグランドに接続されている。直流電源２には、入力側のコンデンサＣinが並列接続されている。
【００４６】
また、１次側コイル３２Ａには、リセット回路３３が並列接続されている。リセット回路３３は、トランジスタＱをオフしたときに、トランス３２に蓄積されたエネルギを放出する。リセット回路３３は、コンデンサＣと抵抗Ｒとの並列接続回路にダイオードＤ1を直列接続することによって構成されている。このとき、ダイオードＤ1のアノードは、１次側コイル３２ＡとトランジスタＱとの接続点に接続されている。
【００４７】
トランス３２の２次側コイル３２Ｂの一端はダイオードＤ2のアノードに接続されると共に、ダイオードＤ2のカソードはチョークコイルＬを介して出力端子Ｐoに接続されている。また、ダイオードＤ2とチョークコイルＬとの接続点はダイオードＤ3のカソードに接続され、ダイオードＤ3のアノードはグランドに接続されている。
【００４８】
トランジスタＱの出力側は、トランス３２を介して間接的に負荷３に接続される。このとき、トランジスタＱは、第１の実施の形態と同様に、制御回路４によってオンとオフが制御される。トランジスタＱがオンすると、トランス３２の１次側コイル３２Ａと２次側コイル３２Ｂに起電力が発生して、ダイオードＤ2を通じて負荷３に向けて電流が流れる。一方、トランジスタＱがオフすると、チョークコイルＬに起電力が発生し、蓄積されたエネルギが放出されて、転流ダイオードＤ3を通じて負荷３に向けて電流が流れる。
【００４９】
かくして、第３の実施の形態でも第１の実施の形態と同様の作用効果を得ることができる。
【００５０】
なお、第３の実施の形態は、第１の実施の形態に適用した場合を例に挙げて説明したが、第２の実施の形態に適用してもよい。また、第３の実施の形態では、絶縁型フォワードコンバータに適用した場合を例に挙げて説明したが、例えばフライバックコンバータ等に適用してもよく、各種の絶縁型ＤＣ−ＤＣコンバータに適用することができる。
【００５１】
また、前記各実施の形態では、スイッチング素子としてｎ型ＭＯＳＦＥＴを用いた場合を例に挙げて説明したが、ｐ型ＭＯＳＦＥＴやバイポーラトランジスタでもよく、スイッチングを行う各種の素子を用いることができる。
【符号の説明】
【００５２】
１，２１，３１  ＤＣ−ＤＣコンバータ
２  直流電源
３  負荷
４，２２  制御回路
５  フィードバック制御部
１４  下限側フィードフォワード制御部
１５  下限電圧検出器
１６，２５  ロジック回路
１７，２６  ＯＲゲート
２３  上限側フィードフォワード制御部
２４  上限電圧検出器
２７  ＡＮＤゲート
３２  トランス
３２Ａ  １次側コイル
３２Ｂ  ２次側コイル
Ｑ  トランジスタ（スイッチング素子）
Ｄ，Ｄ1〜Ｄ3  ダイオード
Ｌ  チョークコイル
【図１】
2014107891.tif 000003
【図２】
2014107891.tif 000004
【図３】
2014107891.tif 000005
【図４】
2014107891.tif 000006
【図５】
2014107891.tif 000007
【図６】
2014107891.tif 000008