(57)【要約】【課題】負荷急変時の出力変動を抑制する。【解決手段】スイッチング電源装置Ａは、帰還電圧ＦＢと基準電圧ＲＥＦ１との差分に応じた誤差電圧ＥＲＲを生成するエラーアンプ１３と、帰還電圧ＦＢと誤差電圧ＥＲＲとを比較して比較信号Ｓ１を生成するメインコンパレータ１４と、比較信号Ｓ１に応じてパルス幅固定のオン時間設定信号Ｓ２を生成するオン時間設定部１５と、オン時間設定信号Ｓ２に応じてスイッチ素子１１及び１２のオン／オフ制御を行うドライバ１７と、誤差電圧ＥＲＲと基準電圧ＲＥＦ２とを比較して下限検出信号ＤＥＴを生成する誤差電圧監視部１９と、下限検出信号ＤＥＴに応じてＲＥＦａとＲＥＦｂのいずれか一方を基準電圧ＲＥＦ１として選択出力するセレクタ２０と、下限検出信号ＤＥＴに応じてＲＥＦｃとＲＥＦｄのいずれか一方を基準電圧ＲＥＦ２として選択出力するセレクタ２１と、を有する。【選択図】図１
2014117042.tif 000002
【特許請求の範囲】
【請求項１】
帰還電圧と第１基準電圧との差分に応じた誤差電圧を生成するエラーアンプと、
前記帰還電圧と前記誤差電圧とを比較して比較信号を生成するメインコンパレータと、
前記比較信号に応じてパルス幅固定のオン時間設定信号を生成するオン時間設定部と、
前記オン時間設定信号に応じてスイッチ素子のオン／オフ制御を行うことにより入力電圧から出力電圧を生成するドライバと、
前記誤差電圧と第２基準電圧とを比較して下限検出信号を生成する誤差電圧監視部と、
前記下限検出信号に応じて第１電圧と第２電圧のいずれか一方を前記第１基準電圧として選択出力する第１セレクタと、
前記下限検出信号に応じて第３電圧と第４電圧のいずれか一方を前記第２基準電圧として選択出力する第２セレクタと、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記第２電圧は前記第１電圧よりも高く、前記第３電圧は前記第１電圧よりも低く、前記第４電圧は前記第３電圧よりもさらに低いことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１セレクタは、前記誤差電圧が前記第４電圧を下回ったときに前記第１基準電圧を前記第１電圧から前記第２電圧に引き上げる一方、前記誤差電圧が前記第３電圧を上回ったときに前記第１基準電圧を前記第２電圧から前記第１電圧に引き下げるように、前記下限検出信号に応じて前記第１電圧と前記第２電圧の選択出力を行い、
前記第２セレクタは、前記誤差電圧が前記第４電圧を下回ったときに前記第２基準電圧を前記第４電圧から前記第３電圧に引き上げる一方、前記誤差電圧が前記第３電圧を上回ったときに前記第２基準電圧を前記第３電圧から前記第４電圧に引き下げるように、前記下限検出信号に応じて前記第３電圧と前記第４電圧の選択出力を行うことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記エラーアンプは、その駆動電流の大きさが前記下限検出信号に応じて切り替えられることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記オン時間設定部は、
その充放電によって鋸波電圧を生成するキャパシタと、
前記入力電圧に応じて前記キャパシタの充電電流を生成する電圧／電流変換部と、
前記キャパシタの充放電を切り替える充放電スイッチと、
前記出力電圧に応じて閾値電圧を生成する電圧／電圧変換部と、
前記鋸波電圧と前記閾値電圧を比較してリセット信号を生成するオンタイムコンパレータと、
前記比較信号と前記リセット信号に応じて前記オン時間設定信号のセット／リセットを行うＲＳフリップフロップと、
を含むことを特徴とする請求項１〜請求項４のいずれか一項に記載のスイッチング電源装置。
【請求項６】
前記オン時間設定部は、さらに、前記閾値電圧をオフセットさせるオフセット部を含むことを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記オフセット部は、前記入力電圧に応じて前記閾値電圧のオフセット量を可変制御することを特徴とする請求項６に記載のスイッチング電源装置。
【請求項８】
前記電圧／電流変換部は、前記入力電圧に応じて前記キャパシタの充電電流とは別系統のオフセット調整電流を生成し、
前記オフセット部は、前記オフセット調整電流に応じて前記閾値電圧のオフセット量を可変制御することを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
前記スイッチ素子への逆流電流を検出して逆流検出信号を生成する逆流検出部をさらに有し、
前記ドライバは、前記逆流検出信号に応じて前記スイッチ素子を強制的にオフさせることを特徴とする請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置。
【請求項１０】
前記出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成部をさらに有することを特徴とする請求項１〜請求項９のいずれか一項に記載のスイッチング電源装置。
【請求項１１】
前記帰還電圧にリップル成分を注入するリップルインジェクション部をさらに有することを特徴とする請求項１〜請求項１０のいずれか一項に記載のスイッチング電源装置。
【請求項１２】
請求項１〜請求項１１のいずれか一項に記載のスイッチング電源装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形制御方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
特許文献１には、帰還電圧と基準電圧を比較するメインコンパレータの出力信号に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置が開示されている。
【０００３】
また、特許文献２には、エラーアンプの出力信号をクランプするＤＣ／ＤＣコンバータが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０５７９号公報
【特許文献２】特開２０１１−１０９８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、非線形制御方式のスイッチング電源装置には、エラーアンプを用いて帰還電圧と基準電圧との差分に応じた誤差電圧を生成し、これを基準電圧に代えてメインコンパレータに入力するものがある。このような構成を採用することにより、帰還電圧と基準電圧が一致するように出力帰還制御を行うことができるので、スイッチング電源装置の出力特性（ラインレギュレーション特性やロードレギュレーション特性など）を向上することが可能となる。
【０００６】
しかしながら、上記の従来構成では、負荷への出力電流がほぼ０Ａとなる超軽負荷状態（無負荷に近い状態）において、帰還電圧が基準電圧を上回っている限り、エラーアンプが誤差電圧を引き下げるように動作し続けるので、誤差電圧が０Ｖ（ないしはその近傍）まで低下してしまう。
【０００７】
上記の超軽負荷状態から負荷の急変（出力電流の急増）が生じると、出力電圧が急低下して帰還電圧が基準電圧を下回るので、エラーアンプは、誤差電圧を引き下げる動作から引き上げる動作に切り替わる。しかしながら、エラーアンプの応答能力には限界があり、誤差電圧が本来の電圧値（過渡応答経過後の電圧値）に復帰するまでには相応の時間を要するので、その間に出力電圧が大きく低下してしまうという課題があった。
【０００８】
なお、特許文献１には、帰還電圧と目標電圧との差分に応じて基準電圧のオフセット調整を行うエラーアンプ（オフセット調整部）が開示されているが、その出力信号はあくまでオフセット調整信号として用いられるものであり、基準電圧に代えてメインコンパレータに入力されるものではない。この点において、特許文献１のスイッチング電源装置は、上記の従来構成とも本発明に係るスイッチング電源装置とも異なっている。
【０００９】
また、特許文献２のＤＣ／ＤＣコンバータは、そもそも、非線形制御方式ではなく、線形制御方式（電流モードのＰＷＭ［pulse width modulation］制御方式）であるという点において、上記の従来構成とも本発明に係るスイッチング電源装置とも異なっている。
【００１０】
本発明は、本願の発明者らにより見出された上記の課題に鑑み、負荷急変時の出力変動を抑制することのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係るスイッチング電源装置は、帰還電圧と第１基準電圧との差分に応じた誤差電圧を生成するエラーアンプと、前記帰還電圧と前記誤差電圧とを比較して比較信号を生成するメインコンパレータと、前記比較信号に応じてパルス幅固定のオン時間設定信号を生成するオン時間設定部と、前記オン時間設定信号に応じてスイッチ素子のオン／オフ制御を行うことにより入力電圧から出力電圧を生成するドライバと、前記誤差電圧と第２基準電圧とを比較して下限検出信号を生成する誤差電圧監視部と、前記下限検出信号に応じて第１電圧と第２電圧のいずれか一方を前記第１基準電圧として選択出力する第１セレクタと、前記下限検出信号に応じて第３電圧と第４電圧のいずれか一方を前記第２基準電圧として選択出力する第２セレクタと、を有する構成（第１の構成）とされている。
【００１２】
なお、上記第１の構成から成るスイッチング電源装置において、前記第２電圧は前記第１電圧よりも高く、前記第３電圧は前記第１電圧よりも低く、前記第４電圧は前記第３電圧よりもさらに低い構成（第２の構成）にするとよい。
【００１３】
また、上記第２の構成から成るスイッチング電源装置において、前記第１セレクタは、前記誤差電圧が前記第４電圧を下回ったときに前記第１基準電圧を前記第１電圧から前記第２電圧に引き上げる一方、前記誤差電圧が前記第３電圧を上回ったときに前記第１基準電圧を前記第２電圧から前記第１電圧に引き下げるように、前記下限検出信号に応じて前記第１電圧と前記第２電圧の選択出力を行い、前記第２セレクタは、前記誤差電圧が前記第４電圧を下回ったときに前記第２基準電圧を前記第４電圧から前記第３電圧に引き上げる一方、前記誤差電圧が前記第３電圧を上回ったときに前記第２基準電圧を前記第３電圧から前記第４電圧に引き下げるように、前記下限検出信号に応じて前記第３電圧と前記第４電圧の選択出力を行う構成（第３の構成）にするとよい。
【００１４】
また、上記第３の構成から成るスイッチング電源装置において、前記エラーアンプは、その駆動電流の大きさが前記下限検出信号に応じて切り替えられる構成（第４の構成）にするとよい。
【００１５】
また、上記第１〜第４いずれかの構成から成るスイッチング電源装置において、前記オン時間設定部は、その充放電によって鋸波電圧を生成するキャパシタと、前記入力電圧に応じて前記キャパシタの充電電流を生成する電圧／電流変換部と、前記キャパシタの充放電を切り替える充放電スイッチと、前記出力電圧に応じて閾値電圧を生成する電圧／電圧変換部と、前記鋸波電圧と前記閾値電圧を比較してリセット信号を生成するオンタイムコンパレータと、前記比較信号と前記リセット信号に応じて前記オン時間設定信号のセット／リセットを行うＲＳフリップフロップと、を含む構成（第５の構成）にするとよい。
【００１６】
また、上記第５の構成から成るスイッチング電源装置において、前記オン時間設定部は前記閾値電圧をオフセットさせるオフセット部を含む構成（第６の構成）にするとよい。
【００１７】
また、上記第６の構成から成るスイッチング電源装置において、前記オフセット部は、前記入力電圧に応じて前記閾値電圧のオフセット量を可変制御する構成（第７の構成）にするとよい。
【００１８】
また、上記第７の構成から成るスイッチング電源装置において、前記電圧／電流変換部は、前記入力電圧に応じて前記キャパシタの充電電流とは別系統のオフセット調整電流を生成し、前記オフセット部は、前記オフセット調整電流に応じて前記閾値電圧のオフセット量を可変制御する構成（第８の構成）にするとよい。
【００１９】
また、上記第１〜第８いずれかの構成から成るスイッチング電源装置は、前記スイッチ素子への逆流電流を検出して逆流検出信号を生成する逆流検出部をさらに有し、前記ドライバは、前記逆流検出信号に応じて前記スイッチ素子を強制的にオフさせる構成（第９の構成）にするとよい。
【００２０】
また、上記第１〜第９いずれかの構成から成るスイッチング電源装置は、前記出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成部をさらに有する構成（第１０の構成）にするとよい。
【００２１】
また、上記第１〜第１０いずれかの構成から成るスイッチング電源装置は、前記帰還電圧にリップル成分を注入するリップルインジェクション部をさらに有する構成（第１１の構成）にするとよい。
【００２２】
また、本発明に係る電子機器は、上記第１〜第１１いずれかの構成から成るスイッチング電源装置を有する構成（第１２の構成）とされている。
【発明の効果】
【００２３】
本発明によれば、負荷急変時の出力変動を抑制することのできるスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】スイッチング電源装置の第１実施形態を示すブロック図
【図２】重負荷時におけるスイッチング動作の一例を示すタイミングチャート
【図３】軽負荷時におけるスイッチング動作の一例を示すタイミングチャート
【図４】超軽負荷時におけるスイッチング動作の一例を示すタイミングチャート
【図５】負荷急変時における過渡応答の一例を示すタイミングチャート
【図６】スイッチング電源装置の第２実施形態を示すブロック図
【図７】第２実施形態における出力挙動の一例を示すタイミングチャート
【図８】スイッチング電源装置の第３実施形態を示すブロック図
【図９】第３実施形態における出力挙動の一例を示すタイミングチャート
【図１０】オン時間設定部１５の第１構成例を示すブロック図
【図１１】オン時間設定動作の一例を示すタイミングチャート
【図１２】オン時間Ｔｏｎのずれ発生を示すタイミングチャート
【図１３】オン時間設定部１５の第２構成例を示すブロック図
【図１４】オン時間Ｔｏｎのずれ解消を示すタイミングチャート
【図１５】オン時間設定部１５の詳細構成を示す回路図
【図１６】パーソナルコンピュータの外観図
【図１７】デジタル複合機の外観図
【図１８】携帯端末（スマートフォン）の外観図
【発明を実施するための形態】
【００２５】
＜スイッチング電源装置（第１実施形態）＞
図１は、スイッチング電源装置の第１実施形態を示すブロック図である。第１実施形態のスイッチング電源装置Ａは、非線形制御方式（ここではボトム検出オン時間固定方式）により入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置Ａは、半導体装置１と、半導体装置１に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１及びＣ２、並びに、抵抗Ｒ１及びＲ２）とを有する。
【００２６】
半導体装置１は、外部との電気的な接続を確立する手段として、外部端子Ｔ１〜Ｔ５を有する。半導体装置１の外部において、外部端子（電源端子）Ｔ１は、入力電圧ＩＮの印加端に接続されている。外部端子（スイッチ端子）Ｔ２は、インダクタＬ１の第１端に接続されている。外部端子Ｔ２には、トランジスタ１１及び１２のオン／オフに応じて矩形波状のスイッチ電圧ＳＷが現れる。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子（帰還端子）Ｔ４に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢを出力する帰還電圧生成部として機能する。半導体装置１の外部端子（接地端子）Ｔ３は、接地端に接続されている。半導体装置１の外部端子（エラーアンプ端子）Ｔ５は、キャパシタＣ２を介して接地端に接続されている。なお、キャパシタＣ２は、半導体装置１に内蔵することも可能である。その場合、外部端子Ｔ５は不要となる。
【００２７】
半導体装置１は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、エラーアンプ１３と、メインコンパレータ１４と、オン時間設定部１５と、逆流検出部１６と、ドライバ１７と、リップルインジェクション部１８と、誤差電圧監視部１９と、セレクタ２０及び２１と、を集積化したモノリシック半導体集積回路装置（いわゆるスイッチング電源ＩＣ）である。
【００２８】
トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、ドライバ１７から入力されるゲート信号Ｇ１に応じてオン／オフ制御されるスイッチ素子（出力トランジスタ）である。接続関係について具体的に述べると、トランジスタ１１のドレインは、外部端子Ｔ１に接続されている。トランジスタ１１のソースは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。
【００２９】
トランジスタ１２は、外部端子Ｔ２と外部端子Ｔ３との間に接続され、ドライバ１７から入力されるゲート信号Ｇ２に応じてオン／オフ制御されるスイッチ素子（同期整流トランジスタ）である。接続関係について具体的に述べると、トランジスタ１２のドレインは外部端子Ｔ２に接続されている。トランジスタ１２のソースは、外部端子Ｔ３に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。
【００３０】
エラーアンプ１３は、反転入力端（−）に印加されるリップル注入済みの帰還電圧ＦＢと、非反転入力端（＋）に印加される基準電圧ＲＥＦ１との差分に応じた誤差電圧ＥＲＲを生成する。帰還電圧ＦＢが基準電圧ＲＥＦ１よりも低いときには、エラーアンプ１３がキャパシタＣ２に向けて電流を流し込むので、誤差電圧ＥＲＲが上昇する。一方、帰還電圧ＦＢが基準電圧ＲＥＦ１よりも高いときには、エラーアンプ１３がキャパシタＣ２から電流を引き込むので、誤差電圧ＥＲＲが低下する。
【００３１】
メインコンパレータ１４は、反転入力端（−）に印加されるリップル注入済みの帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、非反転入力端（＋）に印加される誤差電圧ＥＲＲとを比較して比較信号Ｓ１を生成する。帰還電圧ＦＢが誤差電圧ＥＲＲよりも高ければ比較信号Ｓ１はローレベルとなり、帰還電圧ＦＢが誤差電圧ＥＲＲよりも低ければ比較信号Ｓ１はハイレベルとなる。
【００３２】
オン時間設定部１５は、比較信号Ｓ１に応じてパルス幅固定のオン時間設定信号Ｓ２を生成する。オン時間設定信号Ｓ２は、比較信号Ｓ１がハイレベルに立ち上がった時点でハイレベルに立ち上がり、その後、オン時間Ｔｏｎが経過した時点でローレベルに立ち下がる。なお、オン時間設定部１５の構成及び動作については、後ほど詳細に説明する。
【００３３】
逆流検出部１６は、トランジスタ１２のオン期間中にスイッチ電圧ＳＷと接地電圧ＧＮＤとを比較することにより、トランジスタ１２への逆流電流を検出して逆流検出信号Ｓ３を生成する。逆流検出信号Ｓ３は、スイッチ電圧ＳＷが接地電圧ＧＮＤよりも低いときにローレベルとなり、スイッチ電圧ＳＷが接地電圧ＧＮＤよりも高いときにハイレベルとなる。つまり、逆流検出信号Ｓ３は、インダクタ電流ＩＬが接地端からトランジスタ１２を介してインダクタＬ１に流れているときにローレベルとなり、インダクタ電流ＩＬがインダクタＬ１からトランジスタ１２を介して接地端に逆流したときにハイレベルとなる。
【００３４】
ドライバ１７は、オン時間設定信号Ｓ２に応じてゲート信号Ｇ１及びＧ２を生成し、トランジスタ１１及び１２の相補的（排他的）なオン／オフ制御を行うことで、入力電圧ＩＮから出力電圧ＯＵＴを生成する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、トランジスタ１１及び１２のオン／オフ状態が完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１及び１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。また、ドライバ１７は、逆流検出信号Ｓ３がハイレベルとなった時点（トランジスタ１２への逆流電流が検出された時点）でトランジスタ１２を強制的にオフさせる機能（スイッチング停止機能）を備えている。このような機能を備えることにより、トランジスタ１２への逆流電流を遮断して、軽負荷時の効率を向上することが可能となる。
【００３５】
リップルインジェクション部１８は、ゲート信号Ｇ１やスイッチ電圧ＳＷを用いて生成したリップル成分を外部端子Ｔ４から入力される帰還電圧ＦＢに注入する。このようなリップルインジェクション技術を導入すれば、出力電圧ＯＵＴ（延いては帰還電圧ＦＢ）のリップル成分がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、キャパシタＣ１としてＥＳＲ［equivalent series resistance］の小さい素子（積層セラミックキャパシタなど）を用いることが可能となる。
【００３６】
誤差電圧監視部１９は、反転入力端（−）に印加される誤差電圧ＥＲＲと、非反転入力端（＋）に印加される基準電圧ＲＥＦ２とを比較して下限検出信号ＤＥＴを生成するコンパレータである。誤差電圧ＥＲＲが基準電圧ＲＥＦ２よりも高ければ下限検出信号ＳＤＥＴはローレベルとなり、誤差電圧ＥＲＲが基準電圧ＲＥＦ２よりも低ければ下限検出信号ＤＥＴはハイレベルとなる。
【００３７】
セレクタ２０は、下限検出信号ＤＥＴに応じて第１電圧ＲＥＦａと第２電圧ＲＥＦｂのいずれか一方を基準電圧ＲＥＦ１として選択出力する。より具体的に述べると、セレクタ２０は、下限検出信号ＤＥＴがローレベルであるときに第１電圧ＲＥＦａを基準電圧ＲＥＦ１として選択出力し、下限検出信号ＤＥＴがハイレベルであるときに第２電圧ＲＥＦｂを基準電圧ＲＥＦ１として選択出力する。なお、第１電圧ＲＥＦａは、通常時における帰還電圧ＦＢの目標値に相当する。第２電圧ＲＥＦｂは、誤差電圧ＥＲＲの強制上昇時における帰還電圧ＦＢの名目上の目標値に相当し、第１電圧ＲＥＦａよりも高い電圧値（例えばＲＥＦｂ＝ＲＥＦａ×１．０５）に設定されている。
【００３８】
セレクタ２１は、下限検出信号ＤＥＴに応じて第３電圧ＲＥＦｃと第４電圧ＲＥＦｄのいずれか一方を基準電圧ＲＥＦ２として選択出力する。より具体的に述べると、セレクタ２１は、下限検出信号ＤＥＴがローレベルであるときに第４電圧ＲＥＦｄを基準電圧ＲＥＦ２として選択出力し、下限検出信号ＤＥＴがハイレベルであるときに第３電圧ＲＥＦｃを基準電圧ＲＥＦ２として選択出力する。なお、第３電圧ＲＥＦｃは、誤差電圧ＥＲＲの強制上昇解除レベルに相当し、第１電圧ＲＥＦａよりも低い電圧値（例えばＲＥＦｃ＝ＲＥＦａ×０．９７）に設定されている。第４電圧ＲＥＦｄは、誤差電圧ＥＲＲの強制上昇開始レベル（誤差電圧ＥＲＲの下限値）に相当し、第３電圧ＲＥＦｃよりもさらに低い電圧値（例えばＲＥＦｄ＝ＲＥＦａ×０．９５）に設定されている。
【００３９】
なお、上記の各電圧ＲＥＦａ〜ＲＥＦｄとしては、入力電圧ＩＮや周囲温度の変動に依存しない一定電圧（バンドギャップ電圧など）を用いることが望ましい。
【００４０】
図２は、重負荷時（連続モード時）におけるスイッチング動作の一例を示すタイミングチャートであり、上から順番に、出力電圧ＯＵＴ、スイッチ電圧ＳＷ、インダクタ電流ＩＬ、帰還電圧ＦＢ、誤差電圧ＥＲＲ、比較信号Ｓ１、オン時間設定信号Ｓ２、逆流検出信号Ｓ３、ゲート信号Ｇ１及びＧ２、並びに、下限検出信号ＤＥＴが描写されている。
【００４１】
時刻ｔ１１において、帰還電圧ＦＢが誤差電圧ＥＲＲを下回り、比較信号Ｓ１がハイレベルに立ち上がると、オン時間設定信号Ｓ２がハイレベルに立ち上がる。その後、オン時間設定信号Ｓ２は、所定のオン時間Ｔｏｎが経過するまでハイレベルに維持される。
【００４２】
時刻ｔ１１〜ｔ１２（オン時間設定信号Ｓ２のハイレベル期間）では、ゲート信号Ｇ１がハイレベルとなり、ゲート信号Ｇ２がローレベルとなるので、トランジスタ１１がオンとなり、トランジスタ１２がオフとなる。従って、時刻ｔ１１〜ｔ１２では、スイッチ電圧ＳＷがほぼ入力電圧ＩＮまで上昇し、インダクタ電流ＩＬが増大していく。
【００４３】
時刻ｔ１２において、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられると、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。従って、スイッチ電圧ＳＷはほぼ接地電圧ＧＮＤまで低下し、インダクタ電流ＩＬは減少に転じる。
【００４４】
ここで、負荷に流れる出力電流Ｉｏが十分に大きければ、ゲート信号Ｇ１が再びハイレベルに立ち上げられる時刻ｔ１３まで、インダクタ電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。従って、トランジスタ１２への逆流電流は発生しないので、逆流検出信号Ｓ３がハイレベルに立ち上がることはない。
【００４５】
その後、時刻ｔ１３において、帰還電圧ＦＢが再び誤差電圧ＥＲＲを下回ると、比較信号Ｓ１がハイレベルに立ち上がり、上記と同様のスイッチング動作が繰り返される。
【００４６】
なお、図２の重負荷時には、誤差電圧ＥＲＲが第４電圧ＲＥＦｄまで低下しないので、下限検出信号ＤＥＴはローレベルに維持されている。
【００４７】
図３は、軽負荷時（不連続モード時）におけるスイッチング動作の一例を示すタイミングチャートであり、上から順番に、出力電圧ＯＵＴ、スイッチ電圧ＳＷ、インダクタ電流ＩＬ、帰還電圧ＦＢ、誤差電圧ＥＲＲ、比較信号Ｓ１、オン時間設定信号Ｓ２、逆流検出信号Ｓ３、ゲート信号Ｇ１及びＧ２、並びに、下限検出信号ＤＥＴが描写されている。
【００４８】
トランジスタ１１のオン期間（ｔ２１〜ｔ２２）が経過した後、時刻ｔ２２において、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられると、トランジスタ１１がオフとなり、トランジスタ１２がオンとなる。従って、スイッチ電圧ＳＷはほぼ接地電圧ＧＮＤまで低下し、インダクタ電流ＩＬは減少に転じる。
【００４９】
ここで、負荷に流れる出力電流Ｉｏが十分に大きければ、ゲート信号Ｇ１が再びハイレベルに立ち上げられる時刻ｔ２４まで、コイル電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続ける。一方、負荷に流れる出力電流Ｉｏが小さい軽負荷時には、インダクタＬ１に蓄えられているエネルギが少ないので、時刻ｔ２３において、インダクタ電流ＩＬがゼロ値を下回り、トランジスタ１２への逆流電流が発生する。このような状態では電荷を接地端に捨てていることになるので、軽負荷時における効率低下の原因となる。
【００５０】
そこで、スイッチング電源装置Ａは、逆流電流検出部１６を用いてトランジスタ１２への逆流電流を検出し、逆流検出信号Ｓ３がハイレベルに立ち上がる時刻ｔ２３でトランジスタ１２を強制的にオフする構成とされている。このような構成とすることにより、軽負荷時における効率低下を解消することが可能となる。
【００５１】
なお、負荷に流れる出力電流Ｉｏが小さくなるほど、トランジスタ１１のオフ期間に出力電圧ＯＵＴが低下しにくくなるので、帰還電圧ＦＢが基準電圧ＲＥＦ１（＝ＲＥＦａ）を上回っている期間が長くなり、誤差電圧ＥＲＲの低下量が大きくなる。ただし、図３の例では、誤差電圧ＥＲＲが第４電圧ＲＥＦｄを下回る前に上昇に転じているので、下限検出信号ＤＥＴはローレベルに維持されている。
【００５２】
その後、時刻ｔ２４において、帰還電圧ＦＢが再び誤差電圧ＥＲＲを下回ると、比較信号Ｓ１がハイレベルに立ち上がり、上記と同様のスイッチング動作が繰り返される。
【００５３】
図４は、超軽負荷時（不連続モード時）におけるスイッチング動作の一例を示すタイミングチャートであり、上から順番に、出力電圧ＯＵＴ、スイッチ電圧ＳＷ、インダクタ電流ＩＬ、帰還電圧ＦＢ、誤差電圧ＥＲＲ、比較信号Ｓ１、オン時間設定信号Ｓ２、逆流検出信号Ｓ３、ゲート信号Ｇ１及びＧ２、並びに、下限検出信号ＤＥＴが描写されている。
【００５４】
負荷への出力電流Ｉｏがほぼ０Ａとなる超軽負荷状態（無負荷に近い状態）では、トランジスタ１１ないし１２がオフされて以降、出力電圧ＯＵＴがほとんど低下しない状態となる。このとき、エラーアンプ１３は、帰還電圧ＦＢが基準電圧ＲＥＦ１（＝ＲＥＦａ）を上回っている限り、誤差電圧ＥＲＲを引き下げるように動作し続けるので、そのままでは誤差電圧ＥＲＲが０Ｖ（ないしはその近傍）まで低下してしまう。
【００５５】
そこで、第１実施形態のスイッチング電源装置Ａは、誤差電圧ＥＲＲを監視して下限検出信号ＤＥＴを生成する誤差電圧監視部１９と、下限検出信号ＤＥＴに応じて基準電圧ＲＥＦ１及びＲＥＦ２を切り替えるセレクタ２０及び２１を用いて、誤差電圧ＥＲＲの下限値を制限する構成とされている。以下、図４の例に即しつつ、図５も適宜参照しながら具体的に説明する。
【００５６】
時刻ｔ３１〜ｔ３３を経てトランジスタ１１及び１２がオフされた後、時刻ｔ３４において、誤差電圧ＥＲＲが第４電圧ＲＥＦｄを下回り、下限検出信号ＤＥＴがハイレベルに立ち上がると、基準電圧ＲＥＦ１が電圧ＲＥＦａから電圧ＲＥＦｂに引き上げられると共に、基準電圧ＲＥＦ２が第４電圧ＲＥＦｄから第３電圧ＲＥＦｃに引き上げられる。基準電圧ＲＥＦ１の引き上げにより、帰還電圧ＦＢが基準電圧ＲＥＦ１（＝ＲＥＦｂ）を下回る状態になると、誤差電圧ＥＲＲが上昇に転ずる。
【００５７】
その後、時刻ｔ３５において、誤差電圧ＥＲＲが第３電圧ＲＥＦｃを上回り、下限検出信号ＤＥＴがローレベルに立ち下がると、基準電圧ＲＥＦ１が電圧ＲＥＦｂから電圧ＲＥＦａに引き下げられると共に、基準電圧ＲＥＦ２が第３電圧ＲＥＦｃから第４電圧ＲＥＦｄに引き下げられる。
【００５８】
なお、下限検出信号ＤＥＴがローレベルに立ち下がった時点で、帰還電圧ＦＢが基準電圧ＲＥＦ１（＝ＲＥＦａ）を上回っていれば、誤差電圧ＥＲＲは再び下降に転じるが、帰還電圧ＦＢが基準電圧ＲＥＦ１（＝ＲＥＦａ）を下回っていれば、誤差電圧ＥＲＲはそのまま上昇し続ける（時刻ｔ３５と時刻ｔ３７を比較参照）。
【００５９】
その後、時刻ｔ３８において、帰還電圧ＦＢが再び誤差電圧ＥＲＲを下回ると、比較信号Ｓ１がハイレベルに立ち上がり、上記と同様のスイッチング動作が繰り返される。
【００６０】
図５は、負荷急変時（超軽負荷状態から重負荷状態への移行時）における過渡応答の一例を示すタイミングチャートであり、上から順に、出力電圧ＯＵＴ、帰還電圧ＦＢ、誤差電圧ＥＲＲ、下限検出信号ＤＥＴ、及び、出力電流Ｉｏが描写されている。
【００６１】
先にも述べたように、第１実施形態のスイッチング電源装置Ａでは、誤差電圧監視部１９とセレクタ２０及び２１を用いて、超軽負荷状態における誤差電圧ＥＲＲの下限値が制限されている。このような構成とすることにより、時刻ｔｘにおいて、出力電流Ｉｏが急激に大きくなった場合であっても、誤差電圧ＥＲＲがこれに追従して素早く通常の制御レベル（＝ＲＥＦａ）に復帰する。従って、誤差電圧ＥＲＲの下限値を制限しない構成（図中の破線を参照）と比べて、負荷急変に対する応答性が高まるので、出力電圧ＯＵＴの変動を小さく抑えることが可能となる。
【００６２】
なお、エラーアンプ１３は、その駆動電流の大きさが下限検出信号ＤＥＴに応じて切り替えられる構成にしておくとよい。より具体的に述べると、下限検出信号ＤＥＴのハイレベル期間にエラーアンプ１３の駆動電流をブーストし、その電流出力能力を一時的に高める構成とすれば、下限検出信号ＤＥＴのハイレベル期間にのみ、誤差電圧ＥＲＲを通常時よりも速く立ち上げることができるようになるので、負荷急変に対する応答性をさらに向上することが可能となる。エラーアンプ１３の駆動電流を定常的に高めてしまうと、スイッチング電源装置Ａの自己消費電流が増大するほか、出力帰還ループの位相余裕が小さくなって発振しやすくなる。一方、下限検出信号ＤＥＴのハイレベル期間に限り、エラーアンプ１３の駆動電流を高める構成であれば、上記の問題を生じることなく、負荷急変に対する応答性を向上することができる。
【００６３】
また、第１実施形態のスイッチング電源装置Ａであれば、後述する第２実施形態と異なり、エラーアンプ１３のバッファ処理（エラーアンプ１３をバッファとして用いるように信号入力経路を切り替える処理）を行わないので、バッファ処理の前後（不連続モードと連続モードとの切替前後）で意図しない出力変動を生じることがない。
【００６４】
また、第１実施形態のスイッチング電源装置Ａであれば、後述する第３実施形態と異なり、クランパを用いて誤差電圧ＥＲＲを強制的に吊り上げる構成ではないので、エラーアンプ１３がキャパシタＣ２から電流を最大限まで引き抜こうとしている状態にならない。従って、第３実施形態よりも迅速に誤差電圧ＥＲＲを通常の制御レベル（＝ＲＥＦａ）まで復帰させることができる。
【００６５】
＜スイッチング電源装置（第２実施形態）＞
図６は、スイッチング電源装置の第２実施形態を示すブロック図である。第２実施形態は、基本的に第１実施形態と同様の構成であり、誤差電圧監視部１９とセレクタ２０及び２１に代えて、セレクタ２２を設けた点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分についてのみ、重点的な説明を行う。
【００６６】
セレクタ２２は、連続モード時にはエラーアンプ１３の反転入力端（−）をリップルインジェクション部１８の出力端に接続する一方、不連続モード時にはエラーアンプ１３の反転入力端（−）をエラーアンプ１３の出力端に接続する。すなわち、不連続モード時には、エラーアンプ１３のバッファ処理（エラーアンプ１３をバッファとして用いるように信号入力経路を切り替える処理）が行われる。
【００６７】
図７は、第２実施形態における出力挙動の一例を示すタイミングチャートであり、上から順に、出力電圧ＯＵＴ、誤差電圧ＥＲＲ、及び、出力電流Ｉｏが描写されている。
【００６８】
出力電流Ｉｏが閾値電流Ｉｔｈよりも小さい不連続モード時（時刻ｔｙ以前）には、エラーアンプ１３がバッファとして機能するので、誤差電圧ＥＲＲが基準電圧ＲＥＦに固定される。従って、不連続モード時に誤差電圧ＥＲＲが不必要に下がり過ぎることはないので、超軽負荷状態から負荷が急に重くなった場合であっても、誤差電圧ＥＲＲを遅滞なく応答させて、出力電圧ＯＵＴの変動を抑えることが可能となる。
【００６９】
ただし、第２実施形態のスイッチング電源装置Ａでは、バッファ処理の前後（不連続モードと連続モードとの切替前後）で、エラーアンプ１３の出力制御レベル（反転入力端への信号レベル）が変化するので、急峻な負荷変動が生じていない場合であっても、出力電圧ＯＵＴに意図しない過渡変動が発生する。
【００７０】
＜スイッチング電源装置（第３実施形態）＞
図８は、スイッチング電源装置の第３実施形態を示すブロック図である。第３実施形態は、基本的に第１実施形態と同様の構成であり、誤差電圧監視部１９とセレクタ２０及び２１に代えて、クランパ２３を設けた点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分についてのみ、重点的な説明を行う。
【００７１】
クランパ２３は、誤差電圧ＥＲＲがクランプ電圧Ｖｃｌａｍｐを下回らないように、誤差電圧ＥＲＲを強制的に吊り上げるための素子ないしは回路である。
【００７２】
図９は、第３実施形態における出力挙動の一例を示すタイミングチャートであり、上から順に、出力電圧ＯＵＴ、帰還電圧ＦＢ、誤差電圧ＥＲＲ、及び、出力電流Ｉｏが描写されている。
【００７３】
第３実施形態のスイッチング電源装置Ａでは、クランパ２３を用いて超軽負荷状態における誤差電圧ＥＲＲの下限値が制限される。このような構成とすることにより、時刻ｔｚにおいて、出力電流Ｉｏが急激に大きくなった場合であっても、誤差電圧ＥＲＲの下限値を制限しない構成（図中の破線を参照）と比べて、誤差電圧ＥＲＲをより速く通常の制御レベル（＝ＲＥＦａ）に復帰させることが可能となる。
【００７４】
ただし、第３実施形態のスイッチング電源装置Ａでは、時刻ｔｚにおいて、エラーアンプ１３がキャパシタＣ２から電流を最大限まで引き抜こうとしている状態となっているので、先出の第１実施形態と比べると、誤差電圧ＥＲＲの復帰に時間を要する。
【００７５】
＜オン時間設定部＞
図１０は、オン時間設定部１５の第１構成例を示すブロック図である。第１構成例のオン時間設定部１５は、ＲＳフリップフロップ１５１と、電圧／電流変換部１５２と、キャパシタ１５３と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１５４と、電圧／電圧変換部１５５と、オンタイムコンパレータ１５６と、を含む。
【００７６】
ＲＳフリップフロップ１５１は、セット信号Ｓ（比較信号Ｓ１）の立上がりエッジで出力信号Ｑ（オン時間設定信号Ｓ２）をハイレベルにセットし、リセット信号Ｒの立上がりエッジで出力信号Ｑをローレベルにリセットする。また、ＲＳフリップフロップ１５１は出力信号Ｑを出力すると共に、これを論理反転させた反転出力信号ＱＢも出力する。
【００７７】
電圧／電流変換部１５２は、入力電圧ＩＮを電圧／電流変換することにより、キャパシタ１５３の充電電流Ｉａを生成する。充電電流Ｉａの電流値は、入力電圧ＩＮの電圧値に応じて変動する。具体的には、入力電圧ＩＮが高いほど充電電流Ｉａは大きくなり、入力電圧ＩＮが低いほど充電電流Ｉａは小さくなる。
【００７８】
キャパシタ１５３の第１端は、電圧／電流変換部１５２に接続されている。キャパシタ１５３の第２端は、接地端に接続されている。トランジスタ１５４がオフされているときには、キャパシタ１５３が充電電流Ｉａによって充電され、キャパシタ１５３の第１端に現れる鋸波電圧Ｖａが入力電圧ＩＮに応じた上昇度（傾き）を持って上昇する。一方、トランジスタ１５４がオンされているときには、キャパシタ１５３がトランジスタ１５４を介して放電され、鋸波電圧Ｖａが急峻に低下する。
【００７９】
トランジスタ１５４は、反転出力信号ＱＢに応じてキャパシタ１５３の充放電を切り替える充放電スイッチである。トランジスタ１５４のドレインは、キャパシタ１５３の第１端に接続されている。トランジスタ１５４のソースは、接地端に接続されている。トランジスタ１５４のゲートは、反転出力信号ＱＢの印加端に接続されている。
【００８０】
電圧／電圧変換部１５５は、出力電圧ＯＵＴを電圧／電圧変換することにより、出力電圧ＯＵＴに応じた閾値電圧Ｖｂを生成する。閾値電圧Ｖｂの電圧値は、出力電圧ＯＵＴの電圧値に応じて変動する。具体的には、出力電圧ＯＵＴが高いほど閾値電圧Ｖｂは高くなり、出力電圧ＯＵＴが低いほど閾値電圧Ｖｂは低くなる。
【００８１】
オンタイムコンパレータ１５６は、非反転入力端（＋）に入力される鋸波電圧Ｖａと、反転入力端（−）に入力される閾値電圧Ｖｂを比較してリセット信号Ｒを生成する。鋸波電圧Ｖａが閾値電圧Ｖｂよりも高ければリセット信号Ｒはハイレベルとなり、鋸波電圧Ｖａが閾値電圧Ｖｂよりも低ければリセット信号Ｒはローレベルとなる。
【００８２】
図１１は、オン時間設定動作の一例（理想状態）を示すタイミングチャートであり、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、鋸波電圧Ｖａ、リセット信号Ｒ、及び、出力信号Ｑが描写されている。
【００８３】
トランジスタ１１のオフ期間中に、帰還電圧ＦＢが誤差電圧ＥＲＲを下回ると、セット信号Ｓがハイレベルに立ち上がり、出力信号Ｑがハイレベルに遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタ１５４は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流Ｉａによるキャパシタ１５３の充電が開始される。先にも述べたように、充電電流Ｉａの電流値は、入力電圧ＩＮの電圧値に応じて変動する。従って、鋸波電圧Ｖａは、入力電圧ＩＮに応じた上昇度（傾き）を持って上昇する。
【００８４】
その後、鋸波電圧Ｖａが閾値電圧Ｖｂ（出力電圧ＯＵＴの分圧電圧）まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、出力信号Ｑがローレベルに遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタ１５４は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタ１５３がトランジスタ１５４を介して速やかに放電され、鋸波電圧Ｖａがローレベルに引き下げられる。
【００８５】
ドライバ１７は、オン時間設定信号Ｓ２（出力信号Ｑに相当）に応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって整流及び平滑され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置Ａでは、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。
【００８６】
ここで、オン時間設定部１５は、オン時間Ｔｏｎを固定値として設定するのではなく、入力電圧ＩＮと出力電圧ＯＵＴに応じた変動値として設定する。より具体的には、オン時間設定部１５は、入力電圧ＩＮが高いほど鋸波電圧Ｖａの上昇度（傾き）を大きくしてオン時間Ｔｏｎを短くし、入力電圧ＩＮが低いほど鋸波電圧Ｖａの上昇度（傾き）を小さくしてオン時間Ｔｏｎを長くする。また、オン時間設定部１５は、出力電圧ＯＵＴが低いほど閾値電圧Ｖｂを引き下げてオン時間Ｔｏｎを短くし、出力電圧ＯＵＴが高いほど閾値電圧Ｖｂを引き上げてオン時間Ｔｏｎを長くする。言い換えれば、オン時間設定部１５は、入力電圧ＩＮに反比例して、出力電圧ＯＵＴに比例するオン時間Ｔｏｎを設定する。
【００８７】
このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないし、セット設計におけるＥＭＩ［electromagnetic interference］対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置Ａを支障なく適用することも可能となる。
【００８８】
ただし、オンタイムコンパレータ１５６に回路遅延がある場合には、図１２で示したように、鋸波電圧Ｖａが閾値電圧Ｖｂを上回った後も、リセット信号Ｒがローレベルに維持されたままとなり、遅延時間Ｔｄが経過した時点でようやくリセット信号Ｒがハイレベルに立ち上げられる。その結果、オン時間Ｔｏｎが長くなり（Ｔｏｎ→Ｔｏｎ’）、延いてはオフ時間Ｔｏｆｆも長くなるので（Ｔｏｆｆ→Ｔｏｆｆ’）、意図したスイッチング周波数が得られなくなる。特に、スイッチング周波数が速いほど周波数変動が大きくなる。
【００８９】
図１３は、オン時間設定部１５の第２構成例を示すブロック図である。第２構成例は、基本的に第１構成例と同様の構成であり、入力電圧ＩＮに応じて閾値電圧Ｖｂをオフセットさせるオフセット部１５７を設けた点に特徴を有する。そこで、第１構成例と同様の構成要素については、図１０と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分についてのみ、重点的な説明を行う。
【００９０】
オフセット部１５７は、閾値電圧Ｖｂからオフセット電圧Ｖｏｆｓを差し引いて、オフセット済みの閾値電圧Ｖｂ２（＝Ｖｂ−Ｖｏｆｓ）を生成し、これをオンタイムコンパレータ１５６の反転入力端（−）に印加する。
【００９１】
なお、第２構成例のオン時間設定部１５において、電圧／電流変換部１５２は、入力電圧ＩＮに応じてキャパシタ１５３の充電電流Ｉａとは別系統のオフセット調整電流Ｉｂを生成する構成とされており、オフセット部１５７は、オフセット調整電流Ｉｂ（延いては入力電圧ＩＮ）に応じてオフセット電圧Ｖｏｆｓ（閾値電圧Ｖｂのオフセット量に相当）を可変制御する構成とされている。以下では、本構成の技術的意義について詳述する。
【００９２】
キャパシタ１５３の容量値をＣとした場合、オフセット済みの閾値電圧Ｖｂ２を用いて設定されるオン時間Ｔｏｎは、次の（１）式で算出することができる。
【００９３】
Ｔｏｎ＝（Ｃ×Ｖｂ２／Ｉａ）＋Ｔｄ
＝｛Ｃ×（Ｖｂ−Ｖｏｆｓ）／Ｉａ｝＋Ｔｄ
＝（Ｃ×Ｖｂ／Ｉａ）−（Ｃ×Ｖｏｆｓ／Ｉａ）＋Ｔｄ  …  （１）
【００９４】
ここで、右辺第１項（Ｃ×Ｖｂ／Ｉａ）は、遅延時間Ｔｄのない理想状態におけるオン時間を表しているので、右辺第２項（Ｃ×Ｖｏｆｓ／Ｉａ）が右辺第３項（Ｔｄ）と一致するようにオフセット電圧Ｖｏｆｓを設定すれば、オンタイムコンパレータ１５６の回路遅延（遅延時間Ｔｄ）をキャンセルすることが可能となる（図１４を参照）。
【００９５】
上記の右辺第２項（Ｃ×Ｖｏｆｓ／Ｉａ）において、容量値Ｃは固定値であるが、充電電流Ｉａは入力電圧ＩＮに比例した可変値である。そのため、オフセット電圧Ｖｏｆｓを固定値とした場合には、右辺第２項（Ｃ×Ｖｏｆｓ／Ｉａ）が入力電圧ＩＮに反比例して変動するので、入力電圧ＩＮの電圧値によっては、右辺第３項（Ｔｄ）を適切にキャンセルすることができなくなる。
【００９６】
一方、オフセット電圧Ｖｏｆｓを入力電圧ＩＮに比例した可変値とした場合には、右辺第２項（Ｃ×Ｖｏｆｓ／Ｉａ）の分母と分子で、入力電圧ＩＮの影響を相殺することができるので、入力電圧ＩＮの電圧値に依ることなく、右辺第３項（Ｔｄ）を適切にキャンセルすることが可能となる。
【００９７】
このように、第２構成例のオン時間設定部１５によれば、入力電圧ＩＮに比例したオフセット電圧Ｖｏｆｓを用いて、オンタイムコンパレータ１５６の回路遅延に起因するオン時間Ｔｏｎのずれを適切に補正することができるので、スイッチング周波数の変動を抑制することが可能となる。
【００９８】
図１５は、オン時間設定部１５の詳細構成を示す回路図である。以下では、電圧／電流変換部１５２、電圧／電圧変換部１５５、及び、オフセット部１５７の順番に、各々の回路構成と動作を詳述する。
【００９９】
電圧／電流変換部１５２は、オペアンプａ１と、Ｎチャネル型ＭＯＳ電界効果トランジスタａ２と、Ｐチャネル型ＭＯＳ電界効果トランジスタａ３〜ａ５と、抵抗ａ６〜ａ８とを含む。抵抗ａ６の第１端は、入力電圧ＩＮの印加端に接続されている。抵抗ａ６の第２端と抵抗ａ７の第１端は、いずれもオペアンプａ１の非反転入力端（＋）に接続されている。抵抗ａ７の第２端は、接地端に接続されている。オペアンプａ１の反転入力端（−）は、トランジスタａ２のソースと抵抗ａ８の第１端に各々接続されている。抵抗ａ８の第２端は、接地端に接続されている。オペアンプａ１の出力端は、トランジスタａ２のゲートに接続されている。トランジスタａ２のドレインは、トランジスタａ３のドレインに接続されている。トランジスタａ３〜ａ５のソースは、いずれも入力電圧ＩＮの印加端に接続されている。トランジスタａ３〜ａ５のゲートは、いずれもトランジスタａ３のドレインに接続されている。トランジスタａ５のドレインは、第１出力端（充電電流Ｉａの出力端）に相当する。トランジスタａ４のドレインは、第２出力端（オフセット調整電流Ｉｂの出力端）に相当する。
【０１００】
上記構成から成る電圧／電流変換部１５２において、オペアンプａ１は、その２入力端に印加される電圧が互いに等しくなるようにトランジスタａ２のゲート電圧を生成する。従って、抵抗ａ８には、入力電圧ＩＮの分圧電圧Ｖｘが印加され、これに比例した基準電流Ｉｘが流れる。一方、カレントミラーを形成するトランジスタａ３〜ａ５は、基準電流Ｉｘをミラーして充電電流Ｉａ及びオフセット調整電流Ｉｂを生成する。従って、充電電流Ｉａとオフセット調整電流Ｉｂは、それぞれ、基準電流Ｉｘ（延いては入力電圧ＩＮ）に比例した電流となる。
【０１０１】
電圧／電圧変換部１５５は、オペアンプｂ１と抵抗ｂ２〜ｂ５を含む。抵抗ｂ２の第１端は、出力電圧ＯＵＴの印加端に接続されている。抵抗ｂ２の第２端と抵抗ｂ３の第１端は、いずれもオペアンプｂ１の非反転入力端（＋）に接続されている。抵抗ｂ３の第２端は接地端に接続されている。オペアンプｂ１の出力端は、閾値電圧Ｖｂの出力端に相当しており、抵抗ｂ４の第１端に接続されている。オペアンプｂ１の反転入力端（−）は、抵抗ｂ４の第２端と抵抗ｂ５の第１端に各々接続されている。抵抗ｂ５の第２端は、接地端に接続されている。
【０１０２】
上記構成から成る電圧／電圧変換部１５５において、オペアンプｂ１は、その２入力端に印加される電圧が互いに等しくなるように閾値電圧Ｖｂを生成する。すなわち、オペアンプｂ１は、出力電圧ＯＵＴの分圧電圧Ｖｙ１（＝α×ＯＵＴ、ただし、αは抵抗ｂ２及びｂ３の各抵抗値に応じて定まる分圧比）と、閾値電圧Ｖｂの分圧電圧Ｖｙ２（＝β×Ｖｂ、ただし、βは抵抗ｂ４及びｂ５の各抵抗値に応じて定まる分圧比）とが互いに等しくなるように閾値電圧Ｖｂを生成する。従って、閾値電圧Ｖｂは、出力電圧ＯＵＴに比例した電圧（＝（α／β）×ＯＵＴ）となる。
【０１０３】
オフセット部１５７は、Ｎチャネル型ＭＯＳ電界効果トランジスタｃ１及びｃ２と、抵抗ｃ３（抵抗値：Ｒｃ３）を含む。トランジスタｃ１のドレインは、電圧／電流変換部１５２の第２出力端（オフセット調整電流Ｉｂの出力端）に接続されている。トランジスタｃ１及びｃ２のゲートは、いずれもトランジスタｃ１のドレインに接続されている。トランジスタｃ１及びｃ２のソースは、いずれも接地端に接続されている。抵抗ｃ３の第１端は、電圧／電圧変換部１５５の出力端（閾値電圧Ｖｂの印加端）に接続されている。抵抗ｃ３の第２端とトランジスタｃ２のドレインは、いずれもオンタイムコンパレータ１５６の反転入力端（オフセット調整済みの閾値電圧Ｖｂ２の印加端）に接続されている。
【０１０４】
上記構成から成るオフセット部１５７において、カレントミラーを形成するトランジスタｃ１及びｃ２は、電圧／電圧変換部１５５の出力端（閾値電圧Ｖｂの印加端）から抵抗ｃ３を介して接地端に至る向きでオフセット調整電流Ｉｂが流れるように、オフセット調整電流Ｉｂの電流方向を折り返す。その結果、抵抗ｃ３の両端間には、オフセット調整電流Ｉｂ（延いては入力電圧ＩＮ）に比例したオフセット電圧Ｖｏｆｓ（＝Ｉｂ×Ｒｃ３）が生じ、このオフセット電圧Ｖｏｆｓが閾値電圧Ｖｂから差し引かれる。
【０１０５】
ただし、閾値電圧Ｖｂのオフセット手法については、これに限定されるものではなく、オンタイムコンパレータ１５６の非反転入力端（＋）と反転入力端（−）との間に入力オフセットを付与する構成としても構わない。
【０１０６】
＜電子機器への適用＞
図１６〜図１８は、それぞれ、先述のスイッチング電源装置Ａを搭載した電子機器の一例（パーソナルコンピュータＸ、デジタル複合機Ｙ、及び、携帯端末（スマートフォン）Ｚ）を示す外観図である。これらの図示はいずれも例示であり、先述のスイッチング電源装置Ａは、多種多様な電子機器に搭載することが可能である。
【０１０７】
＜その他の変形例＞
なお、上記実施形態では、同期整流方式の降圧型スイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、スイッチング駆動方式として非同期整流方式を採用してもよいし、また、スイッチング電源装置の出力段を昇圧型や昇降圧型としても構わない。
【０１０８】
このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１０９】
本明細書中に開示されたスイッチング電源装置は、例えば、パーソナルコンピュータ、デジタル複合機、及び、携帯端末（スマートフォン）などに利用することが可能である。
【符号の説明】
【０１１０】
Ａ    スイッチング電源装置
１    半導体装置（スイッチング電源ＩＣ）
１１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３    エラーアンプ
１４    メインコンパレータ
１５    オン時間設定部
１５１    ＲＳフリップフロップ
１５２    電圧／電流変換部
１５３    キャパシタ
１５４    Ｎチャネル型ＭＯＳ電界効果トランジスタ（放電トランジスタ）
１５５    電圧／電圧変換部
１５６    オンタイムコンパレータ
１５７    オフセット部
１６    逆流検出部
１７    ドライバ
１８    リップルインジェクション部
１９    誤差電圧監視部（コンパレータ）
２０〜２２    セレクタ
２３    クランパ
Ｌ１    インダクタ
Ｒ１、Ｒ２    抵抗
Ｃ１、Ｃ２    キャパシタ
Ｔ１〜Ｔ５    外部端子
ａ１    オペアンプ
ａ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ａ３〜ａ５    Ｐチャネル型ＭＯＳ電界効果トランジスタ
ａ６〜ａ８    抵抗
ｂ１    オペアンプ
ｂ２〜ｂ５    抵抗
ｃ１、ｃ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ｃ３    抵抗
Ｘ    パーソナルコンピュータ
Ｙ    デジタル複合機
Ｚ    携帯端末（スマートフォン）
【図１】
2014117042.tif 000003
【図２】
2014117042.tif 000004
【図３】
2014117042.tif 000005
【図４】
2014117042.tif 000006
【図５】
2014117042.tif 000007
【図６】
2014117042.tif 000008
【図７】
2014117042.tif 000009
【図８】
2014117042.tif 000010
【図９】
2014117042.tif 000011
【図１０】
2014117042.tif 000012
【図１１】
2014117042.tif 000013
【図１２】
2014117042.tif 000014
【図１３】
2014117042.tif 000015
【図１４】
2014117042.tif 000016
【図１５】
2014117042.tif 000017
【図１７】
2014117042.tif 000018
【図１８】
2014117042.tif 000019
【図１６】
2014117042.tif 000020