(57)【要約】【課題】画像取り込み専用のインタフェースを有しないＣＰＵにより制御される構成であっても大型化を招くことなく撮像手段の画像データを取り込み得る画像処理装置および光学的情報読取装置を提供する。【解決手段】エリアセンサ４３が画像取り込み専用のインタフェースと異なるＣＰＵ２０のＭＭＣ／ＳＤＩＦ２３ａに接続されており、エリアセンサ４３にて撮像された画像データが、ＣＰＵコア２１にて実行される転送処理によりＭＭＣ／ＳＤＩＦ２３ａの通信プロトコルにあわせて変換されて当該ＭＭＣ／ＳＤＩＦ２３を介してメモリ３１に転送される。【選択図】図３
2014107620.tif 000002
【特許請求の範囲】
【請求項１】
画像取り込み専用のインタフェースを有しないＣＰＵを備え当該ＣＰＵにより制御される画像処理装置であって、
画像データを取得する撮像手段と、
前記画像データを記憶可能なメモリと、を備え、
前記ＣＰＵは、
前記画像取り込み専用のインタフェースと異なるインタフェースであって前記撮像手段に接続される入出力インタフェースと、
前記画像データを前記入出力インタフェースの通信プロトコルにあわせて変換して当該入出力インタフェースを介して前記メモリに転送する転送手段と、
を備えることを特徴とする画像処理装置。
【請求項２】
前記入出力インタフェースは、前記撮像手段のデータ出力速度以上で動作することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記撮像手段と前記入出力インタフェースとの間に介在し、前記撮像手段からの前記画像データを、前記入出力インタフェースから出力されるクロックに同期させて前記入出力インタフェースに出力する転送中継手段を備えることを特徴とする請求項１または２に記載の画像処理装置。
【請求項４】
前記転送中継手段は、前記撮像手段からシリアル出力およびパラレル出力のいずれかの出力形式で出力された前記画像データを、前記入出力インタフェースに対応する出力形式に変換して出力することを特徴とする請求項３に記載の画像処理装置。
【請求項５】
前記入出力インタフェースは、当該画像処理装置に対して取り外し可能なメモリカード用のインタフェースであることを特徴とする請求項１〜４のいずれか一項に記載の画像処理装置。
【請求項６】
前記メモリカード用のインタフェースは、ＳＤカード用又はマルチメディアカード用のインタフェースであって、
前記転送手段は、前記ＳＤカード用又はマルチメディアカード用のインタフェースを介して前記撮像手段にデータ転送用のコマンドを出力することで前記画像データの転送を制御することを特徴とする請求項５に記載の画像処理装置。
【請求項７】
前記ＳＤカード用又はマルチメディアカード用のインタフェースを介して出力された前記コマンドが、他のインタフェースを介して前記ＣＰＵに入力されることを特徴とする請求項６に記載の画像処理装置。
【請求項８】
前記撮像手段により撮像された情報コードを光学的に読み取る光学的情報読取装置であって、
請求項１〜７のいずれか一項に記載の画像処理装置と、
前記転送手段により前記メモリに転送された前記情報コードの画像データに基づいて当該情報コードをデコードするデコード手段と、
を備えることを特徴とする光学的情報読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像した画像を処理する画像処理装置および光学的情報読取装置に関するものである。
【背景技術】
【０００２】
従来、撮像した画像を処理する画像処理装置に関する技術として、下記特許文献１に開示されるバーコード読取装置が知られている。このバーコード読取装置の画像処理部は、ＤＭＡ回路により制御されてアドレスバスおよびデータバスをＣＰＵおよびフレームメモリのいずれか一方に開放する２つの切り替えスイッチを備えている。そして、撮像されたバーコードのアナログ信号が、ビデオ信号を介して画像情報となるディジタル信号に変換されてＤＭＡ回路を使用して直接フレームメモリに記憶される際、ＤＭＡ回路は、両切り替えスイッチの開閉によりアドレスバスおよびデータバスをフレームメモリに対して開放するとともに、ビデオ信号から抽出された同期信号をもとに発生させたビデオレートクロックを書き込みクロックとしてフレームメモリに供給する。これにより、フレームメモリには、ディジタル画像情報がアドレスバスおよびデータバスを介してビデオレートで書き込まれるため、バーコードを撮像した画像情報を取り込む時間を短縮することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−００４６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したような画像情報の取り込み構成では、ＣＰＵの外部に切替えスイッチやＤＭＡ回路が必要となり、コストが増加するだけでなく、実装面積が大きくなることから画像処理部が大型化してしまうという問題がある。一方、画像キャプチャ専用のインタフェース（ペリフェラル）を有するＣＰＵを採用すると、画像処理部の大型化が抑制されるものの高機能のためコストがさらに増加するという問題がある。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、画像取り込み専用のインタフェースを有しないＣＰＵにより制御される構成であっても大型化を招くことなく撮像手段の画像データを取り込み得る画像処理装置および光学的情報読取装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明は、画像取り込み専用のインタフェースを有しないＣＰＵ（２０）を備え当該ＣＰＵにより制御される画像処理装置（１１，１１ａ）であって、画像データを取得する撮像手段（４３）と、前記画像データを記憶可能なメモリ（３１）と、を備え、前記ＣＰＵは、前記画像取り込み専用のインタフェースと異なるインタフェースであって前記撮像手段に接続される入出力インタフェース（２３ａ）と、前記画像データを前記入出力インタフェースの通信プロトコルにあわせて変換して当該入出力インタフェースを介して前記メモリに転送する転送手段（２１）と、を備えることを特徴とする。
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明の効果】
【０００７】
請求項１の発明では、撮像手段が画像取り込み専用のインタフェースと異なるＣＰＵの入出力インタフェースに接続されており、撮像手段にて撮像された画像データが、転送手段により入出力インタフェースの通信プロトコルにあわせて変換されて当該入出力インタフェースを介してメモリに転送される。
【０００８】
これにより、画像取り込み専用のインタフェースを有しないＣＰＵであっても撮像手段にて撮像された画像データを上記入出力インタフェースを利用してメモリに転送して取り込むことができる。すなわち、撮像手段を入出力インタフェースに接続される外部機器と見立てて、その画像データをメモリに転送することができる。特に、ＣＰＵの外部に転送専用の機器等を設ける必要がないので、画像処理装置の大型化を避けることができる。
【０００９】
請求項２の発明では、入出力インタフェースは、撮像手段のデータ出力速度以上で動作するため、画像取り込み専用のインタフェースを有するＣＰＵを採用する場合と比較しても、同等の転送速度を確保することができる。
【００１０】
請求項３の発明では、撮像手段と入出力インタフェースとの間に介在する転送中継手段により、撮像手段からの画像データが、入出力インタフェースから出力されるクロックに同期させて入出力インタフェースに出力される。これにより、入出力インタフェースを介して入力される画像データを、ＣＰＵのクロックに容易に同期させることができる。
【００１１】
請求項４の発明では、転送中継手段は、撮像手段からシリアル出力又はパラレル出力のいずれかの出力形式で出力された画像データを、入出力インタフェースに対応する出力形式に変換して出力する。これにより、撮像手段の出力形式にかかわらず、入出力インタフェースを介して画像データを取り込むことができる。
【００１２】
請求項５の発明では、入出力インタフェースは、当該画像処理装置に対して取り外し可能なメモリカード用のインタフェースである。ＣＰＵには、メモリカード用のインタフェースが設けられている事が多く、汎用性が高いため、ＣＰＵの選択の幅を広げることができる。
【００１３】
請求項６の発明では、メモリカード用のインタフェースとしてより汎用性の高いＳＤカード用又はマルチメディアカード用のインタフェースを採用するため、ＣＰＵの選択の幅を確実に広げることができる。特に、ＳＤカード用又はマルチメディアカード用のインタフェースは、ＳＤカード又はマルチメディアカードに対するデータ転送用のコマンドの出力に応じて当該ＳＤカード又はマルチメディアカードから出力されるデータを取り込むため、このデータ転送用のコマンドの出力に応じて撮像手段から画像データを確実に取り込むことができる。
【００１４】
請求項７の発明では、ＳＤカード用又はマルチメディアカード用のインタフェースを介して出力されたデータ転送用のコマンドが、他のインタフェースを介してＣＰＵに入力されるため、ＣＰＵは、撮像手段の撮像データの転送状況について把握でき、上記コマンドに対応する応答を返す事が出来る。
【００１５】
請求項８の発明では、光学的情報読取装置は、ＣＰＵの転送手段によりメモリに転送された情報コードの画像データに基づいて、当該情報コードをデコード手段によりデコードする。これにより、情報コードの撮像が必須である光学的情報読取装置のＣＰＵであっても、画像取り込み専用のインタフェースを有しない安価なＣＰＵを採用することができる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係る光学的情報読取装置の電気的構成を示すブロック図である。
【図２】ＣＰＵの概略構成を示すブロック図である。
【図３】第１実施形態におけるＣＰＵとエリアセンサとの接続構成を示す説明図である。
【図４】図４（Ａ）は、ＨＲＥＦとＶＲＥＦとの関係を示す波形図であり、図４（Ｂ）は、ＰＩＸＣＬＫとＨＲＥＦとの関係を示す波形図であり、図４（Ｃ）は、読出コマンドの入力に応じて１ライン画素データが読み出される流れを説明する説明図である。
【図５】ＣＰＵコアにて実行される転送処理の流れを例示するフローチャートである。
【図６】第２実施形態における画像処理装置のＣＰＵとエリアセンサとの接続構成を示す説明図である。
【発明を実施するための形態】
【００１７】
［第１実施形態］
以下、本発明に係る画像処理装置を採用した光学的情報読取装置を具現化した第１実施形態について、図面を参照して説明する。図１（Ａ）は、第１実施形態に係る光学的情報読取装置１０の電気的構成を示すブロック図であり、図１（Ｂ）は、図１（Ａ）の情報コード読取部４０の電気的構成を例示するブロック図である。図２は、ＣＰＵ２０の概略構成を示すブロック図である。
【００１８】
本実施形態に係る光学的情報読取装置１０は、物品に付されたバーコードなどの一次元コードや二次元コード等、複数の白色パターン（明色パターン）および黒色パターン（暗色パターン）が配列されてなる情報コードを光学的に読み取る携帯型の読取装置として構成されている。
【００１９】
図１（Ａ）に示すように、光学的情報読取装置１０の筐体内には、光学的情報読取装置１０全体を制御するＣＰＵ２０が設けられており、このＣＰＵ２０には、各種電気部品として、メモリ３１、ＬＣＤ３２、ＬＥＤ３３、キー操作部３４、スピーカ３５などが対応する入出力インタフェースを介して接続されている。
【００２０】
ＣＰＵ２０は、図２に示すように、ＣＰＵコア２１およびＣＰＵ内部バス２２と、ＣＰＵ内部バス２２を介してＣＰＵコア２１を各種電気部品と接続するための複数の入出力インタフェース（ペリフェラル）とを備えている。ＣＰＵコア２１は、メモリ３１に記憶される所定のプログラムに基づいて算術演算や論理演算等の各種演算処理を行い各種電気部品を制御するように構成されている。
【００２１】
ＣＰＵ２０は、複数の入出力インタフェースとして、例えば、ＳＤカード用又はマルチメディアカード用のインタフェース（以下、ＭＭＣ／ＳＤＩＦともいう）２３ａ、メモリ３１が接続されるメモリコントローラインタフェース２３ｂ、ＬＣＤ３２が接続されるＬＣＤインタフェース２３ｃ、ＵＳＢ通信するためのＵＳＢインタフェース２３ｄ、Ｅｔｈｅｒｎｅｔ（登録商標）通信するためのＥｔｈｅｒｎｅｔインタフェース２３ｅ、ＧＰＩＯ（General Purpose Input/Output）２３ｆ、Ｓｅｒｉａｌインタフェース２３ｇ等を備えている。
【００２２】
特に、本実施形態では、ＣＰＵ２０として、比較的高価なインタフェースである画像キャプチャ専用のインタフェース、例えば、パラレルインタフェースやMIPI等を備えていないＣＰＵが採用されており、このため、画像キャプチャ専用のインタフェースを有するＣＰＵを採用する場合と比較して、安価に構成することができる。
【００２３】
メモリ３１は、半導体メモリ装置で、例えばＲＡＭ（ＤＲＡＭ、ＳＲＡＭ等）やＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ等）がこれに相当する。このメモリ３１のうちのＲＡＭには、ＣＰＵ２０が算術演算や論理演算等の各処理時に利用する作業領域や画像データ記憶領域、読取条件テーブル等を確保可能に構成されている。またＲＯＭには、読取処理や後述する転送処理等を実行可能な所定プログラムや各ハードウェアを制御可能なシステムプログラム等が予め格納されている。このように構成されるメモリ３１は、メモリコントローラインタフェース２３ｂを介してＣＰＵ２０に接続されている。
【００２４】
ＬＣＤ３２は、ＬＣＤインタフェース２３ｃを介してＣＰＵ２０に制御可能に接続されており、ＣＰＵ２０によってその表示内容が制御されるように構成されている。キー操作部３４は、所定のインタフェースを介してＣＰＵ２０に対して操作信号を出力可能に接続されており、ＣＰＵ２０は、この操作信号を受けて操作信号の内容に応じた動作を行う。ＬＥＤ３３およびスピーカ３５は、それぞれ所定のインタフェースを介してＣＰＵ２０に制御可能に接続されており、ＣＰＵ２０によってその動作が制御されるように構成されている。また、筐体内には、電源となるバッテリ３６や電源部３７が設けられており、これらによってＣＰＵ２０や各種電気部品に電力が供給されている。
【００２５】
また、ＣＰＵ２０には、情報コード読取部４０が電気的に接続されている。情報コード読取部４０は、図１（Ｂ）に示すように、エリアセンサ４３、結像レンズ４２、複数個のＬＥＤやレンズ等から構成される照明部４１などを備えた構成をなしており、ＣＰＵ２０と協働して読取対象に付された情報コードを光学的に読み取るように機能する。エリアセンサ４３は、Ｃ−ＭＯＳやＣＣＤ等の固体撮像素子である受光素子を２次元に配列されて構成されており、特許請求の範囲に記載の「撮像手段」の一例に相当し得る。本実施形態では、エリアセンサ４３として、例えば、７５２×４８０画素（ＷＶＧＡサイズ）のエリアセンサが採用されている。なお、図１（Ｂ）では、情報コードＣが付された読取対象Ｒに向けて照明光Ｌｆを照射する例を概念的に示している。
【００２６】
このように構成される情報コード読取部４０によって読み取りを行う場合、まず、ＣＰＵ２０によって指令を受けた照明部４１から照明光Ｌｆが出射され、この照明光Ｌｆが図略の読取口を通って読取対象に照射される。そして、照明光Ｌｆが情報コードにて反射した反射光Ｌｒは読取口を通って装置内に取り込まれ、結像レンズ４２を通ってエリアセンサ４３により撮像される。読取口とエリアセンサ４３との間に配される結像レンズ４２は、情報コードの像をエリアセンサ４３上に結像させる構成をなしており、エリアセンサ４３はこの情報コードの像に応じた画像データとして各受光素子から出力される画素データを生成して出力する。エリアセンサ４３から出力される各画素データ（画像データ）は、後述するようにＣＰＵ２０により制御されることでＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送されて、メモリ３１のＲＡＭに記憶され、情報コードに含まれる情報を取得するためのデコード処理に用いられるようになっている。
【００２７】
ここで、ＣＰＵ２０とエリアセンサ４３との接続構成について、図３を用いて説明する。図３は、第１実施形態におけるＣＰＵ２０とエリアセンサ４３との接続構成を示す説明図である。
本実施形態では、図３に示すように、ＣＰＵ２０は、そのＭＭＣ／ＳＤＩＦ２３ａにてエリアセンサ４３に接続されている。ＭＭＣ／ＳＤＩＦ２３ａを画像キャプチャ専用のインタフェースとして利用して、当該ＭＭＣ／ＳＤＩＦ２３ａを介してエリアセンサ４３の各画素データを取り込むためである。これにより、ＣＰＵ２０は、フレームレートをあわせることで、あたかもＳＤカードからデータを取り込むように、エリアセンサ４３の各画素データを取り込み、取り込んだ各画素データを画像データとしてメモリ３１に記憶することができる。なお、ＭＭＣ／ＳＤＩＦ２３ａは、汎用性が高い取り外し可能なメモリカード用のインタフェースの中でもより汎用性の高いインタフェースであり、エリアセンサ４３のデータ出力速度（例えば、１３ＭＨｚ）以上で動作する。このように構成されるＣＰＵ２０、メモリ３１およびエリアセンサ４３は、本実施形態における画像処理装置１１を構成する。
【００２８】
通常、ＭＭＣ／ＳＤＩＦ２３ａに接続されたＳＤカードからデータを取り込む場合には、ＭＭＣ／ＳＤＩＦ２３ａを介して、ＣＰＵコア２１からの所定のコマンドをＳＤカードに入力する必要がある。この所定のコマンドとしては、例えば、転送するバイト数を指定するためのコマンド（以下、転送バイト数指定コマンドという）や、ＳＤカードに対しデータを読み出して転送するためのコマンド（以下、読出コマンドという）が用意されている。なお、読出コマンドは、特許請求の範囲に記載の「データ転送用のコマンド」の一例に相当し得る。
【００２９】
このため、エリアセンサ４３には、ＭＭＣ／ＳＤＩＦ２３ａから上記所定のコマンドが入力されるとともに、クロック同期させるためのクロック（ＣＬＯＣＫ）が入力される。なお、ＭＭＣ／ＳＤＩＦ２３ａを介して出力されるコマンドは、エリアセンサ４３からの応答にかかわらずエリアセンサ４３の各画素データの転送状況を把握するため、Ｓｅｒｉａｌインタフェース２３ｇを介してＣＰＵコア２１に入力される。また、ＣＰＵコア２１には、エリアセンサ４３の垂直同期信号（以下、ＶＲＥＦという）と水平同期信号（以下、ＨＲＥＦという）とがＧＰＩＯ２３ｆを介して入力される。
【００３０】
次に、エリアセンサ４３から出力される各画素データをＭＭＣ／ＳＤＩＦ２３ａの通信プロトコルにあわせて変換することで当該ＭＭＣ／ＳＤＩＦ２３ａを介して取り込む方法について、図４（Ａ）〜（Ｃ）を参照して説明する。図４（Ａ）は、ＨＲＥＦとＶＲＥＦとの関係を示す波形図であり、図４（Ｂ）は、ＰＩＸＣＬＫとＨＲＥＦとの関係を示す波形図であり、図４（Ｃ）は、読出コマンドの入力に応じて１ライン画素データが読み出される流れを説明する説明図である。
【００３１】
画素数が７５２×４８０画素のエリアセンサ４３では、１画素データは、入力されるクロックに応じた１ＰＩＸＣＬＫ（ピクセルクロック）毎に出力され、ＨＲＥＦは、７５２ＰＩＸＣＬＫの間Ｈｉレベルで出力され、ＶＲＥＦは、７５２×４８０ＰＩＸＣＬＫの間Ｈｉレベルで出力される。すなわち、図４（Ａ）からわかるように、Ｈｉレベルの１ＶＲＥＦ間に、ＨＲＥＦが４８０回Ｈｉレベルとなるように、Ｈｉレベルとなる期間ＡとＬｏレベルとなる期間Ｑとが繰り返される。なお、図４（Ａ）では、ＶＲＥＦの立ち上がりから最初にＨＲＥＦが立ち上がるまでの期間をＰ１、１ＶＲＥＦ間の最後のＨＲＥＦの立ち下がりからＶＲＥＦの立ち下がりまでの期間をＰ２として示している。また、図４（Ｂ）からわかるように、Ｈｉレベルの１ＨＲＥＦ間にＰＩＸＣＬＫが７５２回Ｈｉレベルとなる。ＶＲＥＦおよびＨＲＥＦの変化タイミング（Ｈｉレベル→ＬｏレベルまたはＬｏレベル→Ｈｉレベル）は、ＰＩＸＣＬＫのカウント数により、一意に決まるものである。
【００３２】
そうすると、エリアセンサ４３に入力する読出コマンドをＨＲＥＦの立ち上がりに応じてコマンド処理することで、１ＨＲＥＦ間の画素データ（以下、１ライン画素データという）を転送させることができ、このコマンド処理をライン本数分（４８０回）繰り返すことで、１画像分の画素データを転送させることができる。すなわち、画像データを、ＭＭＣ／ＳＤＩＦ２３ａの通信プロトコルにあわせて変換して転送することができる。
【００３３】
より詳細に説明すると、読出コマンドの入力に応じてエリアセンサ４３から出力される出力データは、本来出力すべき１ライン画素データに対して、その先頭に当該１ライン画素データの先頭であることを示す１バイトのスタートバイトデータが付加され、その末尾に当該１ライン画素データの末尾であることを示すＣＲＣが付加される。このため、単にＨＲＥＦの立ち上がりにあわせて読出コマンドを入力すると、スタートバイトデータが１画素目のデータと同じクロックで出力されるため、１画素目のデータが欠落してしまうという問題が生じる。
【００３４】
そこで、ＨＲＥＦの立ち上がりに１ライン画素データの出力タイミングが一致するように（図４（Ｃ）のｔｏ参照）、読出コマンドの出力から１ライン画素データの出力開始までの時間ｔｓを考慮して、読出コマンドを入力する。これにより、画像データがずれることなく、１ライン画素データを出力することができる。このように入力タイミングが制御された読出コマンドに応じて出力された１ライン画素データは、ＭＭＣ／ＳＤＩＦ２３ａを介して取り込まれてメモリコントローラインタフェース２３ｂとの間でＤＭＡ転送されて、メモリ３１に記憶される。
【００３５】
次に、撮像した情報コードをデコードする際にＣＰＵコア２１により実行される、情報コードを撮像した画像データをエリアセンサ４３からメモリ３１に転送する転送処理について、図５を参照して説明する。図５は、ＣＰＵコア２１にて実行される転送処理の流れを例示するフローチャートである。なお、転送処理を実行するＣＰＵコア２１は、特許請求の範囲に記載の「転送手段」の一例に相当し得る。
光学的情報読取装置１０に電源が投入されると、ＣＰＵコア２１により転送処理が開始されて、図５のステップＳ１０１に示すカード初期化がなされ、ＭＭＣ／ＳＤＩＦ２３ａに関する初期設定に関する処理がなされる。続いて、ステップＳ１０３に示すセンサ初期化処理がなされ、エリアセンサ４３に関する初期設定に関する処理を開始するための指令が当該エリアセンサ４３に対して出力される。この指令を受けたエリアセンサ４３によりその初期設定に関する処理がなされる。
【００３６】
続いて、ステップＳ１０５に示す判定処理にて、ＭＭＣ／ＳＤＩＦ２３ａを介したデータの取り込みを開始するか否かについて判定され、情報コードを撮像するためにキー操作部３４が操作されるまで、Ｎｏとの判定が繰り返される。そして、情報コードを撮像するための操作がなされると（Ｓ１０５でＹｅｓ）、ステップＳ１０７に示す転送バイト数設定処理がなされる。この処理では、１ライン画素データとして７５２の画素データを転送するための転送バイト数指定コマンドが、ＭＭＣ／ＳＤＩＦ２３ａを介してエリアセンサ４３に入力される。これにより、後述する読出コマンドに応じてエリアセンサ４３から転送されるバイト数が１ライン画素データ分に設定される。
【００３７】
続いて、ステップＳ１０９に示す読出コマンド出力処理がなされる。この処理では、上述したように、エリアセンサ４３から入力されるＶＲＥＦおよびＨＲＥＦや同期したクロックに基づいて、ＨＲＥＦの立ち上がりに１ライン画素データの出力タイミングが一致するように、読出コマンドが設定される（図４（Ｃ）参照）。そして、このように設定された読出コマンドが、ＭＭＣ／ＳＤＩＦ２３ａを介してエリアセンサ４３に入力される。これにより、エリアセンサ４３から出力される各画素データが、ＭＭＣ／ＳＤＩＦ２３ａを介して順次取り込まれてメモリコントローラインタフェース２３ｂとの間でＤＭＡ転送されて、メモリ３１に記憶される。なお、ＭＭＣ／ＳＤＩＦ２３ａから出力された読出コマンドは、Ｓｅｒｉａｌインタフェース２３ｇを介してＣＰＵコア２１にも入力される。
【００３８】
そして、１ライン画素データの末尾に付加されたＣＲＣがＭＭＣ／ＳＤＩＦ２３ａを介して取り込まれると、１ライン画素データの転送が完了したと判定されて（Ｓ１１１でＹｅｓ）、全ライン分の画素データの転送が完了していなければ（Ｓ１１３でＮｏ）、再度ステップＳ１０９からの処理がなされる。これにより、転送完了した１ライン画素データの次のラインに相当する１ライン画素データを、出力タイミングをあわせた読出コマンドの出力に応じてＭＭＣ／ＳＤＩＦ２３ａを介して取り込むための処理が継続される。なお、上記ステップＳ１０９における読出コマンド出力処理では、前回の読出コマンドの出力から今回の読出コマンドの出力までの時間（図４（Ａ）の期間Ａ＋期間Ｑに相当）が一定であることから、この一定時間経過後に読出コマンドを出力することができる。
【００３９】
そして、１ライン画素データの取り込みがライン本数分（４８０回）繰り返されて、全ライン分の画素データの転送が完了すると（Ｓ１１３でＹｅｓ）、情報コードを撮像した画像データの転送が完了したとして、本転送処理が終了する。
【００４０】
このように転送処理が終了して、情報コードを撮像した画像データがメモリ３１に記憶されると、別途ＣＰＵコア２１により実行される読取処理において、メモリ３１の画像データのうち情報コードに相当するコード画像について公知のデコード処理が実施される。これにより、情報コードとして符号化された文字データ等がデコードされ、このデコード結果を用いた所定の処理がなされることとなる。なお、上記デコード処理を実施するＣＰＵコア２１は、特許請求の範囲に記載の「デコード手段」の一例に相当し得る。
【００４１】
以上説明したように、本実施形態に係る画像処理装置１１では、エリアセンサ４３が画像取り込み専用のインタフェースと異なるＣＰＵ２０のＭＭＣ／ＳＤＩＦ２３ａに接続されており、エリアセンサ４３にて撮像された画像データが、ＣＰＵコア２１にて実行される転送処理によりＭＭＣ／ＳＤＩＦ２３ａの通信プロトコルにあわせて変換されて当該ＭＭＣ／ＳＤＩＦ２３ａを介してメモリ３１に転送される。
【００４２】
これにより、画像取り込み専用のインタフェースを有しないＣＰＵであってもエリアセンサ４３等の撮像手段にて撮像された画像データをＭＭＣ／ＳＤＩＦ２３ａ等の入出力インタフェースを利用してメモリ３１に転送して取り込むことができる。すなわち、エリアセンサ４３を入出力インタフェースに接続される外部機器と見立てて、その画像データをメモリ３１に転送することができる。特に、ＣＰＵ２０の外部に転送専用の機器等を設ける必要がないので、画像処理装置１１の大型化を避けることができる。
【００４３】
また、ＭＭＣ／ＳＤＩＦ２３ａは、エリアセンサ４３のデータ出力速度（例えば、１３ＭＨｚ）以上で動作するため、画像取り込み専用のインタフェースを有するＣＰＵを採用する場合と比較しても、同等の転送速度を確保することができる。
【００４４】
特に、ＭＭＣ／ＳＤＩＦ２３ａは、当該画像処理装置１１に対して取り外し可能なメモリカード用のインタフェースの中でもより汎用性の高いＳＤカード用又はマルチメディアカード用のインタフェースであるため、ＣＰＵの選択の幅を確実に広げることができる。特に、ＭＭＣ／ＳＤＩＦ２３ａは、上記読出コマンドの出力に応じてＳＤカード又はマルチメディアカードから出力されるデータを取り込むため、この読出コマンドの出力に応じてエリアセンサ４３から画像データを確実に取り込むことができる。
【００４５】
また、ＭＭＣ／ＳＤＩＦ２３ａを介して出力された読出コマンドが、Ｓｅｒｉａｌインタフェース２３ｇを介してＣＰＵコア２１に入力されるため、ＣＰＵコア２１は、エリアセンサ４３の各画素データ（撮像データ）の転送状況について把握でき、上記読出コマンドに対応する応答を返す事が出来る。なお、読出コマンドは、Ｓｅｒｉａｌインタフェース２３ｇと異なる入出力インタフェースを介してＣＰＵコア２１に入力されてもよい。
【００４６】
また、光学的情報読取装置１０は、ＣＰＵコア２１にて実行される転送処理によりメモリ３１に転送された情報コードの画像データに基づいて、当該情報コードをＣＰＵコア２１にて実行される読取処理に応じてデコードする。これにより、情報コードの撮像が必須である光学的情報読取装置１０のＣＰＵであっても、画像取り込み専用のインタフェースを有しない安価なＣＰＵを採用することができる。
【００４７】
［第２実施形態］
次に、本発明の第２実施形態に係る画像処理装置について図を参照して説明する。図６は、第２実施形態における画像処理装置１１ａのＣＰＵ２０とエリアセンサ４３との接続構成を示す説明図である。
本第２実施形態に係る画像処理装置１１ａは、ロジック回路３８を新たに採用する点が、上記第１実施形態に係る画像処理装置と異なる。したがって、第１実施形態の画像処理装置と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
【００４８】
上記第１実施形態にて述べたように、ＣＰＵ２０とエリアセンサ４３とを直接接続する構成では、コマンドに対する応答時間によってはエリアセンサ４３からの出力タイミングがずれてしまい、１ライン画素データの一部が欠損してしまう場合がある。また、スタートバイトデータや、ＣＲＣの演算を撮像素子側で行う必要がある。
【００４９】
そこで、本実施形態に係る画像処理装置１１ａでは、１ライン画素データを欠損することなく確実に転送するため、図６に示すように、ＣＰＵ２０とエリアセンサ４３との間にロジック回路３８を介在させている。このロジック回路３８は、例えばＦＩＦＯ回路であって、ＣＰＵ２０により制御されて、エリアセンサ４３から出力される各画素データをメモリ３１のＲＡＭにＤＭＡ転送する際にデータサンプリングのタイミングを図るバッファとして機能する回路や、スタートバイトデータをタイミングを合わせて出力する回路、ＣＲＣの演算を行い、データの最後に付与する回路である。このロジック回路３８は、８ビットでデータ転送可能なパラレル信号線を介してＣＰＵ２０のＭＭＣ／ＳＤＩＦ２３ａに接続されている。また、ロジック回路３８には、ＭＭＣ／ＳＤＩＦ２３ａを介してＣＰＵ２０からのクロックとコマンドとが入力されている。なお、ロジック回路３８は、特許請求の範囲に記載の「転送中継手段」の一例に相当し得る。
【００５０】
これにより、ロジック回路３８は、上記転送処理時にエリアセンサ４３から入力される各１ライン画素データ（画像データ）を、ＭＭＣ／ＳＤＩＦ２３ａから出力されるクロックに同期させて当該ＭＭＣ／ＳＤＩＦ２３ａに出力することができ、かつ、欠損することなく確実に転送することができる。
【００５１】
なお、ロジック回路３８は、エリアセンサ４３等の撮像手段からシリアル出力およびパラレル出力のいずれかの出力形式で出力された画像データを、ＭＭＣ／ＳＤＩＦ２３ａの入出力インタフェースに対応する出力形式に変換して出力することができる。すなわち、例えば、ロジック回路３８がパラレル信号線を介してＭＭＣ／ＳＤＩＦ２３ａに接続されており、１ライン画素データをシリアル出力する撮像手段がロジック回路３８に接続される場合でも、ロジック回路３８による出力形式の変換により、１ライン画素データをパラレル信号線を介してＭＭＣ／ＳＤＩＦ２３ａにパラレル出力することができる。このように、ロジック回路３８を採用することで、撮像手段の出力形式にかかわらず、入出力インタフェースを介して画像データを取り込むことができる。
【００５２】
また、ロジック回路３８を介在させることでエリアセンサ４３から出力される１ライン画素データをバッファできるので、エリアセンサ４３のデータ出力速度未満で動作する入出力インタフェースであっても画像取り込み用のインタフェースとして採用することができる。
【００５３】
なお、本発明は上記各実施形態に限定されるものではなく、例えば、以下のように具体化してもよい。
（１）上述した画像処理装置１１，１１ａは、携帯型の光学的情報読取装置１０の画像処理装置として採用されることに限らず、例えば、据え置き型の光学的情報読取装置の画像処理装置として採用されてもよいし、撮像した画像を利用した処理を実施する装置の画像処理装置として採用されてもよい。
【００５４】
（２）エリアセンサ４３は、ＭＭＣ／ＳＤＩＦ２３ａを介してＣＰＵ２０に接続されることに限らず、ＣＰＵ２０が有する未使用の入出力インタフェース、例えば、画像処理装置１１，１１ａに対して取り外し可能なメモリカード用のインタフェースを介して、ＣＰＵ２０に接続されてもよい。ＣＰＵには、通常、メモリカード用のインタフェースが設けられており汎用性が高いため、ＣＰＵの選択の幅を広げることができるからである。
【００５５】
（３）撮像手段として、７５２×４８０画素（ＷＶＧＡサイズ）のエリアセンサ４３を採用することに限らず、例えば、他のサイズのエリアセンサを採用してもよいし、情報コードを撮像可能な受光センサ等を採用してもよい。
【符号の説明】
【００５６】
１０…光学的情報読取装置
１１，１１ａ…画像処理装置
２０…ＣＰＵ
２１…ＣＰＵコア（転送手段，デコード手段）
２３ａ…ＭＭＣ／ＳＤＩＦ（入出力インタフェース）
３１…メモリ
３８…ロジック回路（転送中継手段）
４３…エリアセンサ（撮像手段）
【図１】
2014107620.tif 000003
【図２】
2014107620.tif 000004
【図３】
2014107620.tif 000005
【図４】
2014107620.tif 000006
【図５】
2014107620.tif 000007
【図６】
2014107620.tif 000008