(57)【要約】【課題】小型化を図り得る機電一体型ユニットを提供する。【解決手段】円筒状のステータコア（１４）、バックヨーク（１９）、ステータコア（１４）の内周方向に突出するティース（１５Ａ〜１５Ｆ）を含んで構成されるステータ（４）を備え、バックヨーク（１９）の一部（２０Ａ〜２０Ｆ）は、残りのバックヨーク（１９）よりステータコア（１４）の軸方向に短いものであり、かつその短いバックヨークの一部（２０Ａ〜２０Ｆ）に少なくともスイッチング機能を有する半導体素子（６３Ａ、６４Ａ、７３Ａ、７４Ａ、８３Ａ、８４Ａ）から構成されるパワーモジュール（６１Ａ〜６１Ｆ）を設ける。【選択図】図１
2014096967.tif 000002
【特許請求の範囲】
【請求項１】
円筒状のステータコア、バックヨーク、前記ステータコアの内周方向に突出するティースを含んで構成されるステータを備え、
前記バックヨークの一部は、残りのバックヨークより前記ステータコアの軸方向に短いものであり、かつその短いバックヨークの一部に少なくともスイッチング機能を有する半導体素子から構成されるパワーモジュールを設けることを特徴とする機電一体駆動ユニット。
【請求項２】
前記ステータコアの一部、前記バックヨークの一部、前記ティースの一部を含んで構成される薄板状の基板であって内部を磁性体とし外側を絶縁層で覆った基板を前記ステータコアの軸方向に複数積層することによって前記ステータを構成し、
前記積層した複数のバックヨークの一部のそれぞれに前記スイッチング機能を有する半導体素子を前記ステータコアの軸方向の同じ位置に配置し、
前記配置した複数のスイッチング機能を有する半導体素子を並列接続することを特徴とする請求項１に記載の機電一体駆動ユニット。
【請求項３】
最上層の基板に配置する前記スイッチング機能を有する半導体素子を第１の半導体素子とし、
前記最上層の基板を除く残りの基板に配置する前記スイッチング機能を有する半導体素子を電気的に並列接続すると共に、並列接続される各スイッチング機能を有する半導体素子のそれぞれを第２の半導体素子とし、
前記第１の半導体素子を低電位側に前記第２の半導体素子を高電位側にして両者をカスケード接続することを特徴とする請求項２に記載の機電一体駆動ユニット。
【請求項４】
前記最上層の基板のうち前記スイッチング機能を有する半導体素子が配置される面と反対側の面に放熱板を配置し、この放熱板に貯まる熱を前記ステータの外に逃すことを特徴とする請求項２または３に記載の機電一体駆動ユニット。
【請求項５】
前記最上層の基板表面にモータ巻き線と前記スイッチング機能を有する半導体素子を接続する配線部に電流センサを設けると共に、この電流センサの近傍に電流センサの信号処理回路をも設けることを特徴とする請求項２から４までのいずれか一つに記載の機電一体駆動ユニット。
【請求項６】
前記パワーモジュールをハイサイド側アームとローサイド側アームとで構成し、これら各アームを接続する外部バスバーの端子を、前記各基板に配置されたスイッチング機能を有する半導体素子の近傍に設けると共に、これら外部バスバーの端子を前記ステータコアの周方向に設けた円環状部材で接続することを特徴とする請求項１に記載の機電一体駆動ユニット。
【請求項７】
前記各基板に配置されたスイッチング機能を有する半導体素子の近傍に設けた外部バスバーの端子を前記ステータコアの軸方向に貫通させても設けることを特徴とする請求項６に記載の機電一体駆動ユニット。
【請求項８】
電源電圧の平滑用のコンデンサを前記最上層の基板に配置することを特徴とする請求項２から７までのいずれか一つに記載の機電一体駆動ユニット。
【請求項９】
前記基板のうち隣り合う前記ティースの一部の間の内部を絶縁体で埋めると共に、前記各ティースの両側面の絶縁体部分にかつ前記ステータコアの軸方向に最下層の基板の外側から複数のＵ字状配線を挿通し、
これら複数のＵ字状配線と接続することによりモータ巻き線を構成する配線パターンを前記最上層の基板に設け、
この配線パターンと前記最上層の基板に配置されたスイッチング機能を有する半導体素子とを電気的に接続することを特徴とする請求項１から７までのいずれか一つに記載の機電一体駆動ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回転電機（モータ）と、この回転電機を駆動する制御装置（インバータ）の別構造体を一体に合体させた機電一体駆動ユニットに関する。
【背景技術】
【０００２】
モータを収容するモータケースと、半導体素子から構成されるパワーモジュールを収容するインバータケースとを備え、インバータケースをモータケースの上側に密接させて配置した機電一体駆動ユニットがある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１６６１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記特許文献１の技術では、インバータケースがモータケースの上側に密接させて配置されている構成であるため、パワーモジュールが上下方向でモータケースの上側に配置されることになる。このため、モータケースに加えてインバータケースの高さ寸法が必要となるため小型化が難しいという問題がある。
【０００５】
そこで本発明は、小型化を図り得る機電一体型ユニットを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の機電一体駆動ユニットは、円筒状のステータコア、バックヨーク、ステータコアの内周方向に突出するティースを含んで構成されるステータを備えている。本発明の機電一体駆動ユニットでは、前記バックヨークの一部が、残りのバックヨークより前記ステータコアの軸方向に短いものであり、かつその短いバックヨークの一部に少なくともスイッチング機能を有する半導体素子から構成されるパワーモジュールを設けている。
【発明の効果】
【０００７】
本発明によれば、ステータのバックヨークの一部にパワーモジュールを設けているので、インバータケースをなくすことができる。これによって、ステータにインバータを配置するにしても、ステータコアの軸方向寸法を抑えることができ、小型化を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】モータケースを除いた本発明の第１実施形態の機電一体駆動ユニットの概略上面図である。
【図２】図１のＸ−Ｘ線断面図である。
【図３】最上層基板以外の基板及びその下面の放熱板を取り出して上からみた概略上面図である。
【図４】図１の一部拡大図である。
【図５】機電一体駆動ユニット１の概略下面図のうち図４に対応する部分の拡大図である。
【図６】Ｕ字状巻き線の断面構造を示す概略モデル図である。
【図７Ａ】モータ駆動用３相インバータの回路図である。
【図７Ｂ】モータ駆動用３相インバータの回路図である。
【図８】モータケースを除いた第２実施形態の機電一体駆動ユニットの概略上面図である。
【図９】図８のＸ−Ｘ線断面図である。
【図１０】図８のＹ−Ｙ線断面図である。
【図１１】第２実施形態の最上層基板以外の基板及びその下面の放熱板を取り出して上からみた概略上面図である。
【図１２Ａ】第２実施形態のインバータの１セット分の電気的な等価回路図である。
【図１２Ｂ】第２実施形態のインバータの１セット分の電気的な等価回路図である。
【図１２Ｃ】第２実施形態のインバータの１セット分の電気的な等価回路図である。
【図１３Ａ】第２実施形態のインバータの他のセット分の電気的な等価回路図である。
【図１３Ｂ】第２実施形態のインバータの他のセット分の電気的な等価回路図である。
【図１３Ｃ】第２実施形態のインバータの他のセット分の電気的な等価回路図である。
【図１４】モータケースを除いた第３実施形態の機電一体駆動ユニットの概略上面図である。
【図１５】図１４のＸ−Ｘ線断面図である。
【図１６】図１４のＹ−Ｙ線断面図である。
【図１７】第３実施形態の最上層基板以外の基板及びその下面の放熱板を取り出して上からみた概略上面図である。
【図１８】図１４の一部拡大図である。
【図１９Ａ】第３実施形態のインバータの１セット分の電気的な等価回路図である。
【図１９Ｂ】第３実施形態のインバータの１セット分の電気的な等価回路図である。
【図１９Ｃ】第３実施形態のインバータの１セット分の電気的な等価回路図である。
【図２０Ａ】第３実施形態のインバータの他のセット分の電気的な等価回路図である。
【図２０Ｂ】第３実施形態のインバータの他のセット分の電気的な等価回路図である。
【図２０Ｃ】第３実施形態のインバータの他のセット分の電気的な等価回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づき説明する。
【００１０】
（第１実施形態）
図１はモータケースを除いた本発明の第１実施形態の機電一体駆動ユニット１の概略上面図、図２は図１のＸ−Ｘ線断面図、図３は最上層基板以外の基板（たとえば上から２層目の基板）及びその下面の放熱板１０１を取り出して上からみた概略上面図である。なお、図２の断面図を基準として上下方向を考える。
【００１１】
機電一体駆動ユニット１は、モータ２と、パワーモジュールを備えたモータ駆動用３相インバータ（以下、単に「インバータ」という。）６０とからなる。インナーロータ型の同期モータ（以下、単に「モータ」という。）２は、ロータ３と、全体として円筒状のステータ４とで構成される。ロータ３には内部に永久磁石が埋め込まれている。
【００１２】
ステータ４は、円筒状のステータコア、バックヨーク、バックヨークからステータコアの径方向内側（内周方向）に突出する６つのティースを含んで構成される。ここで、ステータのうちロータ２から遠い外周側の部位が「バックヨーク」といわれる。ここでは４つの薄板リング状の基板１１、２１、３１、４１を図２にも示したように、積層することによってステータ４を構成する。積層する基板の数は４つに限られるものでなく、任意の自然数を採り得る。
【００１３】
最上層の基板１１は内部を磁性体１２とし、外側を絶縁層１３で覆ったものである。同様に、上から２層目、３層目、４層目の各基板２１、３１、４１についても、内部を磁性体２２、３２、４２とし、外側を絶縁層２３、３３、４３で覆っている。上記の各磁性体１２、２２、３２、４２としては圧粉磁心で構成して良い。
【００１４】
最上層の基板１１のうち内部が磁性体でつながっているリング状部位がステータコア部１４として、ステータコア部１４の外周に位置するリング状部位がバックヨーク部１９として機能する。図１にも示したように、ロータ３に向けて突出する６個のティース部１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ、１５Ｅ、１５Ｆを最上層の基板１１の内周側に等分に設ける。隣り合うティース部の間の内部を絶縁体で埋め、隣り合うティース部の間を絶縁部１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ、１６Ｅ、１６Ｆとして構成する。６個のティース部１５Ａ〜１５Ｆはステータコア部１４に含まれる。
【００１５】
同様に、図３に示したように、ロータ３に向けて突出する６個のティース部２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ、２５Ｅ、２５Ｆを上から２層目の基板２１の内周側にも等分に設ける。隣り合うティース部の間の内部を絶縁体で埋め、隣り合うティース部の間を絶縁部２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ、２６Ｅ、２６Ｆとして構成する。図示しないが、図３と同じにロータ３に向けて突出する６個のティース部を上から３層目、４層目の基板３１、４１の内周側にも等分に設ける。隣り合うティース部の間の内部を絶縁体で埋め、隣り合うティース部の間を絶縁部として構成する。
【００１６】
４つの基板をその各ティース部の位置を揃えて積層し固定することによって、４つの基板のステータコア部の全体で円筒状のステータコアを、４つの基板のバックヨーク部の全体で同じく円筒状のバックヨークを構成する。このとき、積層した４つの基板の６つの各ティース部の全体で、ステータ４の６つのティースも構成される。
【００１７】
次に、ステータ４の６つのティースにモータ巻き線５１、５２、５３、５４、５５、５６を巻回する方法を説明する。ステータ４の６つの各ティースにモータ巻き線５１、５２、５３、５４、５５、５６を巻回する方法は同じであるので、図４、図５を用い、最上層基板のティース部１４Ａ及び上から４層目の基板のティース部４５Ａを含む１つのティースで代表させて説明する。ここで、図４は図１の一部拡大図、図５は機電一体駆動ユニット１の概略下面図のうち図４に対応する部分の拡大図である。
【００１８】
図４、図５に示したように、ティース部１５Ａ、４５Ａに隣接する２つの絶縁部１６Ａ、１６Ｆ、４６Ａ、４６Ｆのうちティース部１５Ａ、４５Ａの両側面の近傍（ティースの両側面の絶縁体部分）に複数対の穴を設ける。たとえば図４においてティース部１５Ａの左側面の歯元から歯先に向けて六対の穴１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ、１７ｆを、ティース部１５Ａの右側面の歯元から歯先に向けて六対の穴１８ａ、１８ｂ、１８ｃ、１８ｄ、１８ｅ、１８ｆを設ける。そして、一対の両側面の穴１７ａと１８ａには、図５に示したように、基板の積層方向（以下単に「積層方向」という。）の下側からＵ字状巻き線５１ａ（Ｕ字状配線）の両端を挿入して通す。同様にして、残り五対の両側面の貫通穴１７ｂと１８ｂ、１７ｃと１８ｃ、１７ｄと１８ｄ、１７ｅと１８ｅ、１７ｆと１８ｆにも、積層方向の下側から絶縁チューブで被覆した状態でＵ字状巻き線５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆを挿入して通す。なお、Ｕ字状巻き線５１ａは導体であるため、図６に示したように、たとえばＵ字状巻き線５１ａの周囲を絶縁チューブ５１ｍで被覆した状態で一対の両側面の穴１８ａと１７ａに挿通する。ここで、図６はＵ字状巻き線５１ａの断面構造を示す概略モデル図である。他の５つのＵ字状巻き線５１ｂ〜５１ｆについても同様とする。
【００１９】
一方、最上層の基板１１の表面に、これら６つのＵ字状巻き線５１ａ〜５１ｆとつながり、全体としてコイル状となるように銅などからなる配線パターンを形成しておく（図２参照）。たとえば図４に示したように、この配線パターンは、全ての穴の上端を被覆すると共に、穴１７ｂと１８ａ、１７ｃと１８ｂ、１７ｄと１８ｃ、１７ｅと１８ｄ、１７ｆと１８ｅをそれぞれ接続する銅線５１ｇ、５１ｈ、５１ｉ、５１ｊ、５１ｋで構成している。また、同配線パターンには、後述するパワーモジュール６１Ａと接続するための銅線５１ｌも設けている。このようにして、６つのＵ字状巻き線５１ａ〜５１ｆと、６つの銅線５１ｇ〜５１ｋ、５１ｌを含む配線パターンとからモータ巻き線５１が形成されている。残り５つのモータ巻き線５２〜５６ついても同様に構成する。
【００２０】
なお、後述するように、４つの基板１１、２１、３１、４１を実際には４つの放熱板９１、１０１、１１１、１２１と共に積層している（図２参照）。このため、上記の六対の穴１７ａ〜１７ｆ、１８ａ〜１８ｆは４つの各放熱板９１、１０１、１１１、１２１をも貫通している。ここでは、１つのティースの両側面に貫通する穴の数を片側で６個としたが、この数に限定されるものでない。
【００２１】
このように、６つの各モータ巻き線５１〜５６を、６つのＵ字状巻き線５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆと、最上層の基板の表面に形成する配線パターンとから構成することで、各モータ巻き線５１〜５６を容易に形成できる。
【００２２】
ここで、ティース部の両側面に隣接する絶縁部にＵ字状巻き線を通す穴１７ａ〜１７ｆ、１８ａ〜１８ｆを開けることは容易である。かつ、この穴１７ａ〜１７ｆ、１８ａ〜１８ｆに挿通したＵ字状巻き線５１ａ〜５１ｆを適宣接続することにより全体として６つの各モータ巻き線５１〜５６を形成する配線パターンを、最上層の基板１１の上面（表面）に設けることも容易である。ここで、この配線パターンは、基板表面だけでなく基板に内蔵させることもできる。さらに基板と別体で構成し、基板上に載せるようにすることも可能である。また、Ｕ字状巻き線とこの配線パターンとの接続は、例えばはんだ付けやレーザ接合によって行わせることができる。
【００２３】
次に、本実施形態では、最上層の各基板１１のうちステータコア部１４の外周に位置するバックヨーク部１９（バックヨーク）にインバータ６０を配設する。
【００２４】
ここで、最上層の各基板１１のうちステータコア部１４の外周に位置するバックヨーク部１９に配設するインバータ６０を図７Ａ、図７Ｂを用いて先に概説すると、図７Ａ、図７Ｂは、インバータ６０の電気的な等価回路図である。図７Ａ、図７Ｂに示したように、インバータ６０は、３相分のパワーモジュールを１セット分として、全体では２セット分で構成している。このうち、３つのパワーモジュールで構成される１セット分（６１Ａ、７１Ａ、８１Ａ）を図７Ａに、他の１セット分（６１Ｂ、７１Ｂ、８１Ｂ）を図７Ｂに示している。各セット分の構成は同じであるので、図７Ａで代表させて説明する。以下、３つの各相のＰ型電極６６、７６、８６を接続する外部バスバーを「Ｐ電位電極」、３つの各相のＮ型電極６７、７７、８７を接続する外部バスバーを「Ｎ電位電極」として定義する。
【００２５】
図７Ａに示したように、バッテリ１８１と３つの各相のＰ型電極６６、７６、８６を接続する線がＰ電位電極１８２、バッテリ１８１と３つの各相のＮ型電極６７、７７、８７を接続する線がＮ電位電極１８３である。バッテリ１８１と並列に平滑コンデンサ１８５を設けている。
【００２６】
図７Ａに示したように、各相のパワーモジュール６１Ａ、７１Ａ、８１Ａは、ハイサイド側アーム６２Ａ、７２Ａ、８２Ａと、ローサイド側アーム６２Ｂ、７２Ｂ、８２Ｂとから構成される。各ハイサイド側アーム６２Ａ、７２Ａ、８２Ａは、スイッチング機能を有する半導体素子としてのＩＧＢＴ６３Ａ、７３Ａ、８３Ａと還流ダイオード６４Ａ、７４Ａ、８４Ａを逆並列に接続したものである。同様に、各ローサイド側アーム６２Ｂ、７２Ｂ、８２Ｂは、スイッチング機能を有する半導体素子としてのＩＧＢＴ６３Ｂ、７３Ｂ、８３Ｂと還流ダイオード６４Ｂ、７４Ｂ、８４Ｂを逆並列に接続したものである。なお、スイッチング機能を有する半導体素子はＩＧＢＴに限られるものでなく、ＭＯＳＦＥＴであってよい。
【００２７】
また、各相のパワーモジュール６１Ａ、７１Ａ、８１Ａには、３つの端子（出力電極６５、７５、８５、Ｐ型電極６６、７６、８６、Ｎ型電極６７、７７、８７）と、ハイサイド側アーム６２Ａの端子と、ローサイド側アーム６２Ｂの端子とを有する。ここで、ハイサイド側アーム６２Ａ、７２Ａ、８２Ａの端子は、ゲート電極６８Ａ、７８Ａ、８８Ａ及び基準ソースまたはエミッタ電極６９Ａ、７９Ａ、８９Ａで構成されている。ローサイド側アーム６２Ｂ、７２Ｂ、８２Ｂの端子はゲート電極６８Ｂ、７８Ｂ、８８Ｂ及び基準ソースまたはエミッタ電極６９Ｂ、７９Ｂ、８９Ｂで構成されている。これで、インバータ６０の等価回路図の説明を終える。
【００２８】
図１に示したように、最上層の基板１１のバックヨーク部１９であって各モータ巻き線５１〜５６に最も近い位置に６つの略等角台形状部位（以下単に「台形状部位」という。）２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆをその内部及び外側とも絶縁体で形成する。この６つの台形状部位２０Ａ〜２０Ｆ（バックヨークの一部）に図７Ａ、図７Ｂに示した合計で６つのパワーモジュール６１Ａ〜８１Ａ、６１Ｂ〜８１Ｂを配置する。すなわち、図１において上に位置する台形状部位２０Ａにパワーモジュール６１Ａを、左斜め上に位置する台形状部位２０Ｂにパワーモジュール７１Ａを、左斜め下に位置する台形状部位２０Ｃにパワーモジュール８１Ａを配置する。同様に、図１において下に位置する台形状部位２０Ｄにパワーモジュール６１Ｂを、右斜め下に位置する台形状部位２０Ｅにパワーモジュール７１Ｂを、右斜め上に位置する台形状部位２０Ｆにパワーモジュール８１Ｂを配置する。
【００２９】
そして、６つの各パワーモジュール６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂと、その各パワーモジュールに最も近いモータ巻き線５１〜５６とを電気的に接続する。すなわちパワーモジュール６１Ａとモータ巻き線５１を、パワーモジュール７１Ａとモータ巻き線５２を、パワーモジュール８１Ａとモータ巻き線５３を接続する。また、パワーモジュール６１Ｂとモータ巻き線５４を、パワーモジュール７１Ｂとモータ巻き線５５を、パワーモジュール８１Ｂとモータ巻き線５６を接続する。
【００３０】
なお、３相分のパワーモジュールを１セット分として全体を２セット分で構成する場合には３×２＝６個のパワーモジュールが必要であるため、図１では６個のパワーモジュールを最上層の基板１１の上面に等分に配置しているが、この場合に限定されるものでない。最上層の基板上面に配置するパワーモジュールは、１セット分だけであってもよいし、３セット分以上のパワーモジュールを配置するようにしてもかまわない。
【００３１】
６つの各台形状部位２０Ａ〜２０Ｆに６つの各パワーモジュール６１Ａ〜８１Ｂを設ける方法は同じであるので、図４を用い、図１において上に位置する台形状部位２０Ａにパワーモジュール６１Ａを設ける場合で代表させて説明する。ここで、図４は図１の一部拡大図である。図４に示したように、ハイサイド側アーム６２ＡのＩＧＢＴ６３Ａと還流ダイオード６４Ａをステータ４の径方向に一列に並べて、その右隣にローサイド側アーム６２ＢのＩＧＢＴ６３Ｂと還流ダイオード６４Ｂをステータ４の径方向に一列に並べて配置する。また、ハイサイド側アーム６２Ａの左隣には、ハイサイド側アーム６２Ａのゲート電極６８Ａ、基準ソースまたはエミッタ電極６９Ａ、ローサイド側アーム６２Ｂのゲート電極６８Ｂ、基準ソースまたはエミッタ電極６９Ｂをステータ４の径方向に一列に並べて配置する。一方、ローサイド側アーム６２Ｂの右隣にはＰ電位電極１８２とＮ電位電極１８３とをステータ４の径方向に一列に並べて配置する。出力電極６５には銅線５１ｌ（モータ巻き線５１の一端）を接続する。なお、図４には、図７Ａに示した各素子からなるパワーモジュール６１Ａの電気的な結線を示す配線パターンは、従来技術と同様であるので示していない。なお、図１おいて、６つの各台形状部位２０Ａ〜２０ＦにＰ電位電極１８２とＮ電位電極１８３（外部バスバーの端子）が見えているが、これら６つのＰ電位電極１８２は、導体から構成される図示しない円環状部材によって接続する。同様に、６つのＮ電位電極１８３も導体から構成される図示しない円環状部材によって接続する。これらの円環状部材もバックヨーク部１９に設ける。
【００３２】
本実施形態では、図２にも示したように最上層の基板１１のうち、６つのパワーモジュール６１Ａ〜８１Ｂを配置する６つの各台形状部位の内部に磁性体を設けることはせず、内部、外側とも絶縁体のみとしている。また、６つのパワーモジュール６１Ａ〜８１Ｂを設ける６つの各台形状部位（バックヨークの一部）の積層方向厚さを、６つの各台形状部位を除いた残りの部位（残りのバックヨーク）より薄く（高さを低く）している。これによって、６つのパワーモジュールの配置後の積層方向厚さが厚くならないようにしている。
【００３３】
ここで、４つの各基板の実装方法を説明する。回路基板技術を応用して、絶縁材料による基板内部に、導体パターンに代わり磁性体を内蔵させる。これをステータの磁心として構成する。圧粉磁心を用いて成型し、周囲を絶縁材料で覆えば基板を容易に形成できる。最上層の基板の絶縁材料表面であってバックヨークに相当する部分にＩＧＢＴや還流ダイオードといった半導体素子を実装することは、従来の素子実装技術をもって実現できる。半導体素子を実装する部分のステータの軸方向厚さ（高さ）を抑えるため、半導体素子を実装する部位については、その部位の内部の磁性体を除くことによってステータの軸方向厚さを小さくする（高さを低くする）。
【００３４】
本実施形態は、６つのパワーモジュール６１Ａ〜８１Ａ、６１Ｂ〜８１Ｂをステータに直接的に形成するので、６つの各パワーモジュールをインバータケースに収容した後に接続する必要は無い。このためパワーモジュールのモーター体化による小型化効果が増大する。さらに、従来の回路基板技術を応用しているので、複数の基板を積層することによってステータを構成する場合でも各基板を低廉に形成できる。そしてこれら基板を順次積層すれば良い。このようにして、モータステータのバックヨークの一部にスイッチング機能を有する半導体素子から構成されるパワーモジュールを容易に形成できることとなった。
【００３５】
次に、図２にも示したように最上層の基板１１のうち、スイッチング機能を有する半導体素子が配置される上面と反対側の下面に基板１１とほぼ同形状の薄板リング状の放熱板９１を配置する。同様に、残り３つの基板２１、３１、４１の下面にも、基板２１、３１、４１とほぼ同形状の薄板リング状の放熱板１０１、１１１、１２１を配置する。
【００３６】
さらに、最上層の放熱板９１の外周から径方向外側に突出する６つの突出部位９２、９３、９４、９５、９６、９７を、図１にも示したように６つの各パワーモジュール６１Ａ〜８１Ａ、６１Ｂ〜８１Ｂを設けた部位の近傍に形成する。同様に、上から２層目の放熱板１０１の外周から径方向外側に突出する６つの突出部位１０２、１０３、１０４、１０５、１０６、１０７を、図３にも示したように最上層の放熱板９１の６つの突出部位９２〜９７と同じ位置に形成する。同様に、上から３層目、４層目の各放熱板１１１、１２１の外周から径方向外側に突出する６つの突出部位を、図示しないが、最上層の放熱板９１の６つの突出部位９２、９３、９４、９５、９６、９７と同じ位置に形成する。
【００３７】
このように、４つの各基板１１、２１、３１、４１の下面に放熱板９１、１０１、１１１、１２１を配置することで、ステータ４及び６つの各パワーモジュールを構成する半導体素子（ＩＧＢＴ、還流ダイオード）を効率よく冷却できる。詳述すると、ステータ４の磁性体は複数の基板に配置積層され、かつ６つの各パワーモジュールを構成している半導体素子は最上層の基板の上面に分散配置される構成である。このため、４つの各基板の下面（裏面）に放熱板を配置することは容易である。すなわち、各基板の下面に板状の放熱板を設ければ良い。
【００３８】
次に、図１にも示したように、最上層の基板１１の上面（表面）において、モータ巻き線と半導体素子を接続する配線パターン部に６つの各電流センサ１３１、１３２、１３３、１３４、１３５、１３６を設ける。６つの電流センサは６つの各モータ巻き線を流れる電流を検出するためのものである。図示しないが、６つの各電流センサの近傍に６つの各電流センサの信号処理回路をも設ける。最上層の基板１１の上面には、モータ巻き線の一部を構成する配線パターンと、半導体素子が配置されている。このため同基板１１の適宣な部分にセンサ機能部品（電流センサ）と信号処理回路を設けることは容易である。
【００３９】
ここで、第１実施形態の作用効果を説明する。
【００４０】
第１実施形態では、円筒状のステータコア、バックヨーク、バックヨークからステータコアの内周方向に突出するティースを含んで構成されるステータ４を備え、台形状部位２０Ａ〜２０Ｆ（バックヨークの一部）は、台形状部位を除いた残りのバックヨーク部１９（残りのバックヨーク）よりステータ４の軸方向の厚さが小さい（ステータコアの軸方向に短い）ものであり、かつ台形状部位２０Ａ〜２０Ｆ（その短いバックヨークの一部）にＩＧＢＴ及び還流ダイオード（少なくともスイッチング機能を有する半導体素子）から構成されるパワーモジュール６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂを設けている。第１実施形態によれば、台形状部位２０Ａ〜２０Ｆ（ステータのバックヨークの一部）にパワーモジュールを設けているので、インバータケースを廃止することができる。これによって、ステータのバックヨークにインバータを配置するにしても、ステータコアの軸方向寸法を抑えることができ、機電一体型ユニットの小型化を図ることができる。
【００４１】
第１実施形態によれば、最上層の基板１１の下面（最上層の基板のうちスイッチング機能を有する半導体素子が配置される面と反対側の面）に放熱板９１を配置し、この放熱板９１に貯まる熱を６つの各突出部位９２、９３、９４、９５、９６、９７を介してステータ４の外に逃すので、ステータ部１４（ステータ）及びパワーモジュール６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂ（スイッチング機能を有する半導体素子）を効率よく冷却できる。詳述すると、発熱源であるステータ４やスイッチング機能を有する半導体素子は一箇所で集中して放熱するのではなく、分散してつまり基板の上面で広く放熱する。この熱は放熱板９１に伝わり、放熱板９１に貯まる熱は、放熱板９１に設けた突出部位９２〜９７より空気中（ステータ４の外）に逃される。これによって、ステータ４及びスイッチング機能を有する半導体素子を効果的に冷却できる。
【００４２】
また、最上層の基板１１の下面だけでなく、残り３つの基板の下面にも放熱板１０１、１１１、１２１を配置し、この放熱板１０１、１１１、１２１に貯まる熱を６つの各突出部位を介してステータ４の外に逃すので、ステータ４をさらに効率よく冷却できる。また、モータ巻き線５１〜５６の冷却に関しても、モータ巻き線５１〜５６の内側にある４つの放熱板９１、１０１、１１１、１２１を介して、効果的に冷却できる。
【００４３】
第１実施形態によれば、最上層の基板１１の上面（表面）にモータ巻き線５１〜５６とパワーモジュール６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂ（スイッチング機能を有する半導体素子）を接続する配線部に電流センサ１３１〜１３６を設けると共に、この電流センサ１３１〜１３６の近傍に電流センサの信号処理回路をも設けるので、電流センサも殆ど体積増加無しでステータ４のバックヨークに配置できる。
【００４４】
第１実施形態によれば、パワーモジュール６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂをハイサイド側アーム６２Ａ、７２Ａ、８２Ａとローサイド側アーム６２Ｂ、７２Ｂ、８２Ｂとで構成し、これら各アームを接続するＰ電位電極１８２、Ｎ電位電極１８３（外部バスバー）の端子を、各基板に配置されたＩＧＢＴ（スイッチング機能を有する半導体素子）の近傍に設けると共に、これら外部バスバーの端子をステータコアの周方向に設けた円環状部材で接続するので、外部バスバーをも殆ど体積増加無しでステータ４のバックヨークに配置できる。
【００４５】
第１実施形態によれば、４つの基板１１、２１、３１、４１のうち隣り合うテース部（ティースの一部）の間の内部を絶縁体で埋めると共に、４つの各テース部（各ティース）の両側面の絶縁部（絶縁体部分）にかつステータコアの軸方向に最下層の基板の外側から複数のＵ字状巻き線（Ｕ字状配線）を挿通し、これら複数のＵ字状巻き線と接続することによりモータ巻き線５１〜５６を構成する配線パターンを最上層の基板１１に設け、この配線パターンと最上層の基板１１に配置されたパワーモジュール６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂ（スイッチング機能を有する半導体素子）とを電気的に接続するので、モータの巻き線も容易に形成できる。詳述すると、モータを作成する場合、一般に各ティースに巻き線を一々巻くかあるいは予めボビンに巻いておいた巻き線をティースに差し込む方法を採る。この巻き線作成工程がコスト増加の一因となっている。また、モータとパワーモジュールを電気的に接続したり機械的に固定したりする際も、接続や固定の工程を順次行なうこととなる。これもコスト増加要因である。これに対して第１実施形態によれば、こうしたコスト増加要因を抑制することができる。
【００４６】
（第２実施形態）
図８はモータケースを除いた第２実施形態の機電一体駆動ユニット１の概略上面図、図９は図１のＸ−Ｘ線断面図、図１０は図１のＹ−Ｙ線断面図、図１１は最上層基板以外の基板（たとえば上から２層目の基板）及びその下面の放熱板１０１を取り出して上からみた概略上面図である。なお、第２実施形態でも図９、図１０の断面図を基準として上下方向を考える。
【００４７】
第１実施形態では、２セット分、合計で６つのパワーモジュール６１Ａ〜８１Ｂを最上層の基板１１に形成すると共に、１つのハイサイド側、ローサイド側の各アームをＩＧＢＴと還流ダイオードを逆並列に接続したもの一個で構成した。以下、ＩＧＢＴと還流ダイオードを逆並列に接続したものを単に「逆並列回路」というものとすると、第１実施形態は、１つのハイサイド側、ローサイド側の各アーム当たり１つの逆並列回路で構成するものであった。
【００４８】
一方、第２実施形態は、２セット分、合計で６つのパワーモジュール６１Ａ〜８１Ｂで構成する点は同じであるが、１つのハイサイド側、ローサイド側の各アーム６２Ａ〜８２Ａ、６２Ｂ〜８２Ｂを４つの逆並列回路で構成するものである。そして、４つの逆並列回路を４つの各基板１１、２１、３１、４１に割り振って形成する。
【００４９】
ここで、ステータ４のバックヨークに配設するインバータ６０を図１２Ａ、図１２Ｂ、図１２Ｃ、図１３Ａ、図１３Ｂ、図１３Ｃを用いて先に概説すると、図１２Ａ、図１２Ｂ、図１２Ｃの３つの図の全体は第１実施形態の図７Ａと置き換わるものである。同様に、図１３Ａ、図１３Ｂ、図１３Ｃの３つの図の全体は第１実施形態の図７Ｂと置き換わるものである。図７Ａ、図７Ｂと同一部分には同一の符号を付している。ここで、図１２Ａ〜図１２Ｃは１つのインバータ６０の回路図を３つに分けて示しているが、図１２Ａ〜図１２Ｃの３つの図の全体がインバータ６０の１セット分の電気的な等価回路図である。同様に、図１３Ａ〜図１３Ｃも１つのインバータ６０の回路図を３つに分けて示しているが、図１３Ａ〜図１３Ｃの３つの図の全体がインバータ６０の他のセット分の電気的な等価回路図である。第２実施形態でも、各セット分の構成は同じであるので、図１２Ａ〜図１２Ｃで代表させて説明する。
【００５０】
図１２Ａ〜図１２Ｃに示したように、バッテリ１８１と３つの各相のＰ型電極６６、７６、８６を接続する線がＰ電位電極１８２、バッテリ１８１と３つの各相のＮ型電極６７、７７、８７を接続する線がＮ電位電極１８３である。
【００５１】
図１２Ａ〜図１２Ｃに示したようにハイサイド側アーム６２Ａ、７２Ａ、８２Ａを４つの逆並列回路１５１Ａ、１５２Ａ、１５５Ａ、１５８Ａ、１６１Ａ、１６２Ａ、１６５Ａ、１６８Ａ、１７１Ａ、１７２Ａ、１７５Ａ、１７８Ａで構成する。同様に、ローサイド側アーム６２Ｂ、７２Ｂ、８２Ｂを図１２Ａ〜図１２Ｃに示したように４つの逆並列回路１５１Ｂ、１５２Ｂ、１５５Ｂ、１５８Ｂ、１６１Ｂ、１６２Ｂ、１６５Ｂ、１６８Ｂ、１７１Ｂ、１７２Ｂ、１７５Ｂ、１７８Ｂで構成する。
【００５２】
他のセット分である図１３Ａ〜図１３Ｃについては詳述しないが、ハイサイド側アーム６２Ａ、７２Ａ、８２Ａ及びローサイド側アーム６２Ｂ、７２Ｂ、８２Ｂの内容は、図１３Ａ〜図１３Ｃに示した１セット分と同じである。これで、インバータ６０の等価回路図の説明を終える。
【００５３】
図８に示したように、最上層の基板１１のバックヨークである外周近傍であって各コイル５１〜５６に最も近い位置に、第１実施形態と同じに、６つの台形状部位２０Ａ〜２０Ｆを内部及び外側とも絶縁体で形成する。同様に、図１１に示したように、上から２層目の基板２１のバックヨークである外周近傍であって各コイル５１〜５６に最も近い位置に、最上層の基板１１と同じに、６つの台形状部位２８Ａ〜２８Ｆを内部及び外側とも絶縁体で形成する。同様に、図示しないが、上から３層目、４層目の基板３１、４１のバックヨークである外周近傍であって各コイル５１〜５６に最も近い位置にも、最上層の基板１１と同じに、６つの台形状部位を内部及び外側とも絶縁体で形成する。そして、４つの各基板は、６つの台形状部位の位置を積層方向に揃えて配置する。
【００５４】
図８に示したように、最上層の基板１１の６つの台形状部位２０Ａ〜２０Ｆに１セット分の一部及び他のセット分の一部である各６つの逆並列回路１５１Ａ、１５１Ｂ、１６１Ａ、１６１Ｂ、１７１Ａ、１７１Ｂを配置する。すなわち、図８において上に位置する台形状部位２０Ａに逆並列回路１５１Ａ、１５１Ｂを、左斜め上に位置する台形状部位２０Ｂに逆並列回路１６１Ａ、１６１Ｂを、左斜め下に位置する台形状部位２０Ｃに逆並列回路１７１Ａ、１７１Ｂを配置する。同様に、図８において下に位置する台形状部位２０Ｄに逆並列回路１５１Ａ、１５１Ｂを、右斜め下に位置する台形状部位２０Ｅに逆並列回路１６１Ａ、１６１Ｂを、右斜め上に位置する台形状部位２０Ｆに逆並列回路１７１Ａ、１７１Ｂを配置する。
【００５５】
６つの各台形状部位に６つの逆並列回路１５１Ａ、１５１Ｂ、１６１Ａ、１６１Ｂ、１７１Ａ、１７１Ｂを２セット分設ける方法は同じであるので、図８において上に位置する台形状部位２０Ａに逆並列回路１５１Ａ、１５１Ｂを設ける場合で代表させて説明する。
【００５６】
図８において上に位置する台形状部位２０Ａには、逆並列回路１５１Ａを構成するＩＧＢＴ６３Ａと還流ダイオード６４Ａをステータ４の径方向に一列に配置する。その右隣りには逆並列回路１５１Ｂを構成するＩＧＢＴ６３Ｂと還流ダイオード６４Ｂをステータ４の径方向に一列に配置する。また、ＩＧＢＴ６３Ａ及び還流ダイオード６４Ａの左隣には４つの電極をステータ４の径方向に一列に並べて配置する。すなわち、ハイサイド側アーム６２Ａのゲート電極６８Ａ、基準ソースまたはエミッタ電極６９Ａ、ローサイド側アーム６２Ｂのゲート電極６８Ｂ、基準ソースまたはエミッタ電極６９Ｂをステータ４の径方向に一列に並べて配置する。また、ＩＧＢＴ６３Ｂ及び還流ダイオード６４Ｂの右隣にはＰ電位電極１８２とＮ電位電極１８３とをステータ４の径方向に一列に並べて配置する。出力電極６５には銅線５１ｌ（コイル５１の一端）を接続する。なお、図８には、図１２Ａに示した各素子からなる逆並列回路１５１Ａ、１５１Ｂの電気的な結線を示す配線パターンは、従来技術と同様であるので示していない。
【００５７】
図１１に示したように、上から２層目の基板２１の６つの台形状部位２８Ａ〜２８Ｆにも、１セット分の一部及び他のセット分の一部である各６つの逆並列回路１５２Ａ、１５２Ｂ、１６２Ａ、１６２Ｂ、１７２Ａ、１７２Ｂを２セット配置する。すなわち、図１１において上に位置する台形状部位２８Ａに逆並列回路１５２Ａ、１５２Ｂを、左斜め上に位置する台形状部位２８Ｂに逆並列回路１６２Ａ、１６２Ｂを、左斜め下に位置する台形状部位２８Ｃに逆並列回路１７２Ａ、１７２Ｂを配置する。同様に、図１１において下に位置する台形状部位２８Ｄに逆並列回路１５２Ａ、１５２Ｂを、右斜め下に位置する台形状部位２８Ｅに逆並列回路１６２Ａ、１６２Ｂを、右斜め上に位置する台形状部位２８Ｆに逆並列回路１７２Ａ、１７２Ｂを配置する。
【００５８】
６つの各台形状部位２８Ａ〜２８Ｆに６つの逆並列回路１５２Ａ、１５２Ｂ、１６２Ａ、１６２Ｂ、１７２Ａ、１７２Ｂを２セット分設ける方法は同じであるので、図１１において上に位置する台形状部位２８Ａに逆並列回路１５２Ａ、１５２Ｂを設ける場合で代表させて説明する。
【００５９】
図１１において上に位置する台形状部位２８Ａには、逆並列回路１５２Ａを構成するＩＧＢＴ１５３Ａと還流ダイオード１５４Ａをステータ４の径方向に一列に、その右隣りに逆並列回路１５２Ｂを構成するＩＧＢＴ１５３Ｂと還流ダイオード１５４Ｂをステータ４の径方向に一列に配置する。また、ＩＧＢＴ１５３Ａ及び還流ダイオード１５４Ａの左隣には、ハイサイド側アーム６２Ａのゲート電極６８Ａ、基準ソースまたはエミッタ電極６９Ａ、ローサイド側アーム６２Ｂのゲート電極６８Ｂ、基準ソースまたはエミッタ電極６９Ｂをステータ４の径方向に一列に並べて配置する。また、ＩＧＢＴ１５３Ｂ及び還流ダイオード１５４Ｂの右隣にはＰ電位電極１８２とＮ電位電極１８３とをステータ４の径方向に一列に並べて配置する。なお、図１１には、図１２Ａに示した各素子からなる逆並列回路１５２Ａ、１５２Ｂの電気的な結線を示す配線パターンは、従来技術と同様であるので示していない。
【００６０】
図示しないが、上から３層目の基板３１、４１の台形状部位にも、１セット分の一部及び他のセット分の一部である各６つの逆並列回路１５５Ａ、１５５Ｂ、１６５Ａ、１６５Ｂ、１７５Ａ、１７５Ｂを２セット分配置する。図示しないが、上から４層目の基板３１、４１の台形状部位にも、１セット分の一部及び他のセット分の一部である各６つの逆並列回路１５８Ａ、１５８Ｂ、１６８Ａ、１６８Ｂ、１７８Ａ、１７８Ｂを２セット分配置する。このようにして、図１２Ａ〜図１２Ｃ、図１３Ａ〜図１３Ｃに示した全ての逆並列回路を４つの基板１１、２１、３１、４１に分散して配置する。
【００６１】
図８、図１１では、Ｐ電位電極１８２、Ｎ電位電極１８３、ハイサイド側アーム６２Ａのゲート電極６８Ａ、基準ソースまたはエミッタ電極６９Ａ、ローサイド側アーム６２Ｂのゲート電極６８Ｂ、基準ソースまたはエミッタ電極６９Ｂを断面で示している。これら６つの電極は実際には４つの基板１１、２１、３１、４１を積層方向に貫通して設けられている。たとえば、図１０に示したように、４つの基板１１、２１、３１、４１を積層方向に貫通してＰ電位電極１８２、Ｎ電位電極１８３が設けられている。このように積層基板のそれぞれに設けられている逆並列回路の電気的接続は、４つの各基板にスルーホール等を設けるなど従来の回路基板技術で問題なくできる。
【００６２】
そして、４つの基板１１、２１、３１、４１に設けた合計で２４の各逆並列回路と、その各逆並列回路に最も近いコイル５１〜５６とを図１２Ａ〜図１２Ｃ、図１３Ａ〜図１３Ｃに従って電気的に接続する。
【００６３】
第２実施形態によれば、ステータコア部（ステータコアの一部）、バックヨーク部（バックヨークの一部）、ティース部（ティースの一部）を含んで構成される薄板状の基板１１、２１、３１、４１であって内部を磁性体１２、２２、３２、４２とし外側を絶縁層１３、２３、３３、４３で覆った基板をステータコアの軸方向に４つ（複数）積層することによってステータ４を構成し、４つの各基板１１、２１、３１、４１の６つの台形形状部位（前記積層した複数のバックヨークの一部のそれぞれ）に逆並列回路１５１Ａ、１５２Ａ、１５５Ａ、１５８Ａ、１５１Ｂ、１５２Ｂ、１５５Ｂ、１５８Ｂ、１６１Ａ、１６２Ａ、１６５Ａ、１６８Ａ、１６１Ｂ、１６２Ｂ、１６５Ｂ、１６８Ｂ、１７１Ａ、１７２Ａ、１７５Ａ、１７８Ａ、１７１Ｂ、１７２Ｂ、１７５Ｂ、１７８Ｂ（スイッチング機能を有する半導体素子）をステータコアの軸方向の同じ位置に配置し、配置した複数の逆並列回路（スイッチング機能を有する半導体素子）を並列接続するので、逆並列回路を構成するＩＧＢＴ（スイッチング機能を有する半導体素子）を並列駆動させる際に、ゲート寄生インダクタンスの発生及びその程度を最小に抑えることができる。このため、ＩＧＢＴを電気的に安定して動作させることができる。
【００６４】
詳述すると、ＩＧＢＴ（スイッチング機能を有する半導体素子）はスイッチングに伴って発熱する。そのため、ＩＢＧＴを並列接続して発熱密度を下げたいのであるが、この場合には各ＩＧＢＴ間のゲート配線が長くなり易い。そのため、同配線に生じる寄生インダクタンスが大きくなり、その悪影響でスイッチングのタイミングを揃えにくいという問題が発生する。これに対して第２実施形態によれば、並列接続されるＩＧＢＴ（スイッチング機能を有する半導体素子）は隣り合う基板の厚さ分しか離れていない。このため、ゲート信号配線を電気的に並列接続しても、基板の積層方向に並んでいるＩＢＧＴのゲート配線をごく短くできる。これにより複数のＩＢＧＴのゲート寄生インダクタンスの発生を抑制できるのである。また、複数のＩＢＧＴによって１つのスイッチング機能を担うのであるから、１つのＩＢＧＴのスイッチングに伴う発熱量が低下する。つまり、スイッチングによる発熱密度を下げることができる。これにより電気的に安定してＩＧＢＴを動作させることができるのである。
【００６５】
第２実施形態によれば、各基板１１、２１、３１、４１に配置されたＩＧＢＴ（スイッチング機能を有する半導体素子）の近傍に設けた外部バスバーの端子をステータコアの軸方向にも貫通させて設けるので、Ｐ電位電極１８２、Ｎ電位電極１８３についてもステータ４のバックヨークに容易に設けることができる。
【００６６】
（第３実施形態）
図１４はモータケースを除いた第３実施形態の機電一体駆動ユニット１の概略上面図、図１５は図１４のＸ−Ｘ線断面図、図１６は図１４のＹ−Ｙ線断面図、図１７は最上層基板以外の基板（たとえば上から２層目の基板）及びその下面の放熱板１０１を取り出して上からみた概略上面図である。第２実施形態の図８〜図１１と同一部分には同一の符号を付している。なお、第３実施形態でも図１５、図１６の断面図を基準として上下方向を考える。
【００６７】
第２実施形態では、１つのハイサイド側、ローサイド側の各アーム６２Ａ〜８２Ａ、６２Ｂ〜８２Ｂを４つの逆並列回路の並列接続で構成すると共に、４つの逆並列回路を４つの各基板１１、２１、３１、４１に割り振って形成した。
【００６８】
一方、第３実施形態は、１つのハイサイド側、ローサイド側の各アーム６２Ａ〜８２Ａ、６２Ｂ〜８２Ｂを、３つの逆並列回路を並列接続したものと、１つのスイッチング機能を有する半導体素子とをカスケード接続（直列接続）すると共に、１つのスイッチング機能を有する半導体素子を最上層基板１１に、３つの逆並列回路を残り３つの各基板２１、３１、４１に割り振って形成するものである。以下、第３実施形態では、３つの逆並列回路を並列接続したものとカスケード接続する１つのスイッチング機能を有する半導体素子を「第１の半導体素子」、並列接続される３つの逆並列回路のそれぞれを「第２の半導体素子」という。
【００６９】
上記のカスケード接続を実現するため、Ｐ電位電極１８２の電位とＮ電位電極１８３の電位との間の中間電位を採る３つの電極を追加して設ける。以下、Ｐ電位電極の電位とＮ電位電極の電位の間の中間電位を採る３つの電極をそれぞれ、「第１中間電位電極」、「第２中間電位電極」、「第３中間電位電極」として区別する。
【００７０】
ここで、ステータ４のバックヨークに配設するインバータ６０を図１９Ａ、図１９Ｂ、図１２Ｃ、図１３Ａ、図１３Ｂ、図１３Ｃを用いて先に概説すると、図１９Ａ、図１９Ｂ、図１９Ｃの３つの図の全体は第２実施形態の図１２Ａ、図１２Ｃ、図１２Ｃの３つの図の全体と置き換わるものである。同様に、図２０Ａ、図２０Ｂ、図２０Ｃの３つの図の全体は第２実施形態の図１３Ａ、図１３Ｂ、図１３Ｃの全体と置き換わるものである。図１２Ａ、図１２Ｂ、図１２Ｃ、図１３Ａ、図１３Ｂ、図１３Ｃと同一部分には同一の符号を付している。ここで、図１９Ａ、図１９Ｂ、図１９Ｃは１つのインバータ６０の回路図を３つに分けて示しているが、図１９Ａ、図１９Ｂ、図１９Ｃの３つの図の全体がインバータ６０の１セット分の電気的な等価回路図である。同様に、図２０Ａ、図２０Ｂ、図２０Ｃも１つのインバータ６０の回路図を３つに分けて示しているが、図２０Ａ、図２０Ｂ、図２０Ｃの３つの図の全体がインバータ６０の他のセット分の電気的な等価回路図である。第３実施形態でも、各セット分の構成は同じであるので、図１９Ａ〜図１９Ｃで代表させて説明する。
【００７１】
図１９Ａ〜図１９Ｃに示したように、バッテリ１８１と３つの各相のＰ型電極６６、７６、８６を接続する線がＰ電位電極１８２、バッテリ１８１と３つの各相のＮ型電極６７、７７、８７を接続する線がＮ電位電極１８３である。
【００７２】
図１９Ａに示したように、ハイサイド側アーム６２Ａの側には、図１２Ａにあった逆並列回路１５１Ａを廃止する。代わりにスイッチング機能を有する半導体素子であるＩＧＢＴを第１の半導体素子１９１Ａとして設ける。そして、第１の半導体素子１９１Ａの一端（図１９Ａで上端）に第２の半導体素子１５２Ａ、１５５Ａ、１５８Ａを構成するＩＧＢＴ１５３Ａ、１５６Ａ、１５９Ａを直列に接続（カスケード接続）する。ここで、第１の半導体素子１９１ＡとしてはたとえばＭＯＳＦＥＴであってよい。第１の半導体素子１９１Ａのゲート電極も、ＩＧＢＴ１５３Ａ、１５６Ａ、１５９Ａのゲート電極６８Ａに接続する。これによって、第１の半導体素子１９１Ａの一端とＩＧＢＴ１５３Ａ、１５６Ａ、１５９Ａとの接続部位を第１中間電位電極１９２として設ける。第１中間電位電極１９２の電位は、Ｐ電位電極１８２の電位よりＩＧＢＴ１５３Ａの電圧分だけ低下した電位となる。
【００７３】
また、第１の半導体素子１９１Ａの他端（図１９Ａで下端）に還流ダイオード１５４Ａ、１５７Ａ、１６０Ａのアノード側を接続する。これによって、第１の半導体素子１９１Ａの他端と還流ダイオード１５４Ａ、１５７Ａ、１６０Ａのアノード側との接続部位を第２中間電位電極１９３ａとして設ける。第２中間電位電極１９３ａの電位は、Ｐ電位電極１８２の電位より、ＩＧＢＴ１５３Ａ及び第１の半導体素子１９１Ａの電圧分を合計した電圧分だけ低下した電位となる。
【００７４】
次に、ローサイド側アーム６２Ｂでは、上記第１の半導体素子１９１Ａの他端に第２の半導体素子１５２Ｂ、１５５Ｂ、１５８Ｂを構成するＩＧＢＴ１５３Ｂ、１５６Ｂ、１５９Ｂの一端（図１９Ａで上側）を接続する。これによって、第１の半導体素子１９１Ａの他端とＩＧＢＴ１５３Ｂ、１５６Ｂ、１５９Ｂの一端との接続部位を第２中間電位電極１９３ｂとして設ける。ハイサイド側アーム６２Ａの第２中間電位電極１９３ａと、ローサイド側アーム６２Ｂの第２中間電位電極１９３ｂとの間で電圧降下はないので、第２中間電位電極１９３ａと第２中間電位電極１９３ｂとは同じ電位である。これら２つの電極１９３ａ及び１９３ｂをまとめて第２中間電位電極１９３とする。
【００７５】
一方、ローサイド側アーム６２Ｂにおいても、図１２Ａにあった逆並列回路１５１Ｂを廃止する。代わりにスイッチング機能を有する半導体素子であるＩＧＢＴを第１の半導体素子１９１Ｂとして設ける。第１の半導体素子１９１ＢとしてはたとえばＭＯＳＦＥＴであってよい。第１の半導体素子１９１Ｂのゲート電極も、ＩＧＢＴ１５３Ｂ、１５６Ｂ、１５９Ｂのゲート電極６８Ａに接続する。
【００７６】
第１の半導体素子１９１Ｂの一端（図１９Ａで上端）に第２の半導体素子１５２Ｂ、１５５Ｂ、１５８Ｂを構成するＩＧＢＴ１５３Ｂ、１５６Ｂ、１５９Ｂの他端（図１９Ａで下側）を接続する。これによって、第１の半導体素子１９１Ｂの一端とＩＧＢＴ１５３Ｂ、１５６Ｂ、１５９Ｂの他端との接続部位を第３中間電位電極１９４として設ける。第３中間電位電極１９４の電位は、Ｐ電位電極１８２の電位より、２つのＩＧＢＴ１５３Ａ、１５３Ｂ及び第１の半導体素子１９１Ａの電圧分を合計した電圧分だけ低下した電位となる。第１の半導体素子１９１Ｂの他端（図１９Ａで下端）に還流ダイオード１５４Ｂ、１５７Ｂ、１６０Ｂのアノード側を接続する。
【００７７】
このようにして、第１の半導体素子１９１Ａを低電位側に第２の半導体素子１５２Ａ、１５５Ａ、１５８Ａを高電位側にして両者をカスケード接続する。同様に、第１の半導体素子１９１Ｂを低電位側に第２の半導体素子１５２Ｂ、１５５Ｂ、１５８Ｂを高電位側にして両者をカスケード接続する。
【００７８】
同様に、図１９Ｂに示したように、ハイサイド側アーム７２Ａの側には、図１２Ｂにあった逆並列回路１６１Ａを廃止する。代わりにスイッチング機能を有する半導体素子であるＩＧＢＴを第１の半導体素子２０１Ａとして設ける。そして、第１の半導体素子２０１Ａの一端（図１９Ｂで上端）に第２の半導体素子１６２Ａ、１６５Ａ、１６８Ａを構成するＩＧＢＴ１６３Ａ、１６６Ａ、１６９Ａを直列に接続（カスケード接続）する。ここで、第１の半導体素子２０１ＡとしてはたとえばＭＯＳＦＥＴであってよい。第１の半導体素子２０１Ａのゲート電極も、ＩＧＢＴ１６３Ａ、１６６Ａ、１６９Ａのゲート電極６８Ａに接続する。これによって、第１の半導体素子２０１Ａの一端とＩＧＢＴ１６３Ａ、１６６Ａ、１６９Ａとの接続部位を第１中間電位電極２０２として設ける。第１中間電位電極２０２の電位は、Ｐ電位電極１８２の電位よりＩＧＢＴ１６３Ａの電圧分だけ低下した電位となる。
【００７９】
また、第１の半導体素子２０１Ａの他端（図１９Ｂで下端）に還流ダイオード１６４Ａ、１６７Ａ、１７０Ａのアノード側を接続する。これによって、第１の半導体素子２０１Ａの他端と還流ダイオード１６４Ａ、１６７Ａ、１７０Ａのアノード側との接続部位を第２中間電位電極２０３ａとして設ける。第２中間電位電極２０３ａの電位は、Ｐ電位電極１８２の電位より、ＩＧＢＴ１６３Ａ及び第１の半導体素子２０１Ａの電圧分を合計した電圧分だけ低下した電位となる。
【００８０】
次に、ローサイド側アーム７２Ｂでは、上記第１の半導体素子２０１Ａの他端に第２の半導体素子１６２Ｂ、１６５Ｂ、１６８Ｂを構成するＩＧＢＴ１６３Ｂ、１６６Ｂ、１６９Ｂの一端（図１９Ｂで上端）を接続する。これによって、第１の半導体素子２０１Ａの他端とＩＧＢＴ１６３Ｂ、１６６Ｂ、１６９Ｂの一端との接続部位を第２中間電位電極２０３ｂとして設ける。ハイサイド側アーム７２Ａの第２中間電位電極２０３ａと、ローサイド側アーム７２Ｂの第２中間電位電極２０３ｂとの間で電圧降下はないので、第２中間電位電極２０３ａと第２中間電位電極２０３ｂとは同じ電位である。これら２つの電極２０３ａ及び２０３ｂをまとめて第２中間電位電極２０３とする。
【００８１】
一方、ローサイド側アーム６２Ｂにおいても、図１２Ｂにあった逆並列回路１６１Ｂを廃止する。代わりにスイッチング機能を有する半導体素子であるＩＧＢＴを第１の半導体素子２０１Ｂとして設ける。第１の半導体素子２０１ＢとしてはたとえばＭＯＳＦＥＴであってよい。第１の半導体素子２０１Ｂのゲート電極も、ＩＧＢＴ１６３Ｂ、１６６Ｂ、１６９Ｂのゲート電極６８Ａに接続する。
【００８２】
第１の半導体素子２０１Ｂの一端（図１９Ｂで上端）に第２の半導体素子１６２Ｂ、１６５Ｂ、１６８Ｂを構成するＩＧＢＴ１６３Ｂ、１６６Ｂ、１６９Ｂを接続する。これによって、第１の半導体素子２０１Ｂの一端とＩＧＢＴ１６３Ｂ、１６６Ｂ、１６８Ｂの他端との接続部位を第３中間電位電極２０４として設ける。第３中間電位電極２０４の電位は、Ｐ電位電極１８２の電位より、２つのＩＧＢＴ１６３Ａ、１６３Ｂ及び第１の半導体素子２０１Ａの電圧分を合計した電圧分だけ低下した電位となる。第１の半導体素子２０１Ｂの他端（図１９Ｂで下端）に還流ダイオード１６４Ｂ、１６７Ｂ、１７０Ｂのアノード側を接続する。
【００８３】
このようにして、第１の半導体素子２０１Ａを低電位側に第２の半導体素子１６２Ａ、１６５Ａ、１６８Ａを高電位側にして両者をカスケード接続する。同様に、第１の半導体素子２０１Ｂを低電位側に第２の半導体素子１６２Ｂ、１６５Ｂ、１６８Ｂを高電位側にして両者をカスケード接続する。
【００８４】
同様に、図１９Ｃに示したように、ハイサイド側アーム８２Ａの側には、図１２Ｃにあった逆並列回路１７１Ａを廃止する。代わりにスイッチング機能を有する半導体素子であるＩＧＢＴを第１の半導体素子２１１Ａとして設ける。そして、第１の半導体素子２１１Ａの一端（図１９Ｃで上端）に第２の半導体素子１７２Ａ、１７５Ａ、１７８Ａを構成するＩＧＢＴ１７３Ａ、１７６Ａ、１７９Ａを直列に接続（カスケード接続）する。ここで、第１の半導体素子２１１ＡとしてはたとえばＭＯＳＦＥＴであってよい。第１の半導体素子２１１Ａのゲート電極も、ＩＧＢＴ１７３Ａ、１７６Ａ、１７９Ａのゲート電極６８Ａに接続する。これによって、第１の半導体素子２１１Ａの一端と３つのＩＧＢＴ１７３Ａ、１７６Ａ、１７９Ａとの接続部位を第１中間電位電極２１２として設ける。第１中間電位電極２１２の電位は、Ｐ電位電極１８２の電位よりＩＧＢＴ１７３Ａの電圧分だけ低下した電位となる。
【００８５】
また、第１の半導体素子２１１Ａの他端（図１９Ｃで下端）に還流ダイオード１７４Ａ、１７７Ａ、１８０Ａのアノード側を接続する。これによって、第１の半導体素子２１１Ａの他端と３つの還流ダイオード１７４Ａ、１７７Ａ、１８０Ａのアノード側との接続部位を第２中間電位電極２１３ａとして設ける。第２中間電位電極２１３ａの電位は、Ｐ電位電極１８２の電位より、ＩＧＢＴ１７３Ａ及び第１の半導体素子２１１Ａの電圧分を合計した電圧分だけ低下した電位となる。
【００８６】
次に、ローサイド側アーム８２Ｂの側では、上記第１の半導体素子２１１Ａの他端に第２の半導体素子１７２Ｂ、１７５Ｂ、１７８Ｂを構成するＩＧＢＴ１７３Ｂ、１７６Ｂ、１７９Ｂの一端（図１９Ｃで上端）を接続する。これによって、第１の半導体素子２１１Ａの他端とＩＧＢＴ１７３Ｂ、１７６Ｂ、１８９Ｂの一端との接続部位を第２中間電位電極２１３ｂとして設ける。ハイサイド側アーム８２Ａの第２中間電位電極２１３ａと、ローサイド側アーム８２Ｂの第２中間電位電極２１３ｂとの間で電圧降下はないので、第２中間電位電極２１３ａと第２中間電位電極２１３ｂとは同じ電位である。これら２つの電極２１３ａ及び２１３ｂをまとめて第２中間電位電極２１３とする。
【００８７】
一方、ローサイド側アーム８２Ｂにおいても、図１２Ｃにあった逆並列回路１７１Ｂを廃止する。代わりにスイッチング機能を有する半導体素子であるＩＧＢＴを第１の半導体素子２１１Ｂとして設ける。第１の半導体素子２１１ＢとしてはたとえばＭＯＳＦＥＴであってよい。第１の半導体素子２１１Ｂのゲート電極も、ＩＧＢＴ１７３Ｂ、１７６Ｂ、１７９Ｂのゲート電極６８Ａに接続する。
【００８８】
第１の半導体素子２１１Ｂの一端（図１９Ｃで上端）に第２の半導体素子１７２Ｂ、１７５Ｂ、１７８Ｂを構成するＩＧＢＴ１７３Ｂ、１７６Ｂ、１７９Ｂを接続する。これによって、第１の半導体素子２１１Ｂの一端と残り３つのＩＧＢＴ１７３Ｂ、１７６Ｂ、１７９Ｂの他端との接続部位を第３中間電位電極２１４として設ける。第３中間電位電極２１４の電位は、Ｐ電位電極１８２の電位より、２つのＩＧＢＴ１７３Ａ、１７３Ｂ及び第１の半導体素子２１１Ａの電圧分を合計した電圧分だけ低下した電位となる。第１の半導体素子２１１Ｂの他端（図１９Ｃで下端）に還流ダイオード１７４Ｂ、１７７Ｂ、１８０Ｂのアノード側を接続する。
【００８９】
このようにして、第１の半導体素子２１１Ａを低電位側に第２の半導体素子１７２Ａ、１７５Ａ、１７８Ａを高電位側にして両者をカスケード接続する。同様に、第１の半導体素子２１１Ｂを低電位側に第２の半導体素子１７２Ｂ、１７５Ｂ、１７８Ｂを高電位側にして両者をカスケード接続する。
【００９０】
他のセット分である図２０Ａ〜図２０Ｃについては詳述しないが、ハイサイド側アーム６２Ａ、７２Ａ、８２Ａ及びハイサイド側アーム６２Ｂ、７２Ｂ、８２Ｂの内容は、図２０Ａ〜図２０Ｃに示した１セット分と同じである。これで、インバータ６０の等価回路図の説明を終える。
【００９１】
図１４〜図１８にも示したように、４つの各基板１１、２１、３１、４１にそれぞれ６つの台形状部位を設け、６つの台形状部位の位置を積層方向に揃えて配置する点は、第２実施形態と同じである。
【００９２】
図１４に示したように、最上層の基板１１の６つの台形状部位２０Ａ〜２０Ｆに１セット分の一部及び他のセット分の一部である各６つの第１の半導体素子１９１Ａ、１９１Ｂ、２０１Ａ、２０１Ｂ、２１１Ａ、２１１Ｂを配置する。すなわち、図１４において上に位置する台形状部位２０Ａに第１の半導体素子１９１Ａ、１９１Ｂを、左斜め上に位置する台形状部位２０Ｂに第１の半導体素子２０１Ａ、２０１Ｂを配置する。左斜め下に位置する台形状部位２０Ｃに第１の半導体素子２１１Ａ、２１１Ｂを配置する。同様に、下に位置する台形状部位２０Ｄに第１の半導体素子１９１Ａ、１９１Ｂを、右斜め下に位置する台形状部位２０Ｅに第１の半導体素子２０１Ａ、２０１Ｂを配置する。右斜め上に位置する台形状部位２０Ｆに第１の半導体素子２１１Ａ、２１１Ｂを配置する。
【００９３】
次に、上から２層目以降の基板の６つの台形状部位にスイッチング機能を有する半導体素子を配置する構成は第２実施形態と同じである。ただし、第２実施形態では、逆並列回路の名称が第２の半導体素子へと変更される。すなわち、図１７に示したように、上から２層目の基板２１の６つの台形状部位３０Ａ〜３０Ｆには、１セット分の一部及び他のセット分の一部である各６つの第２の半導体素子１５２Ａ、１５２Ｂ、１６２Ａ、１６２Ｂ、１７２Ａ、１７２Ｂを２セット配置する。すなわち、図１７において上に位置する台形状部位３０Ａに第２の半導体素子１５２Ａ、１５２Ｂを、左斜め上に位置する台形状部位３０Ｂに第２の半導体素子１６２Ａ、１６２Ｂを配置する。左斜め下に位置する台形状部位３０Ｃに第２の半導体素子１７２Ａ、１７２Ｂを配置する。同様に、図１７において下に位置する台形状部位３０Ｄに第２の半導体素子１５２Ａ、１５２Ｂを配置する。右斜め下に位置する台形状部位３０Ｅに第２の半導体素子１６２Ａ、１６２Ｂを、右斜め上に位置する台形状部位３０Ｆに第２の半導体素子１７２Ａ、１７２Ｂを配置する。
【００９４】
６つの各台形状部位３０Ａ〜３０Ｆに６つの第２の半導体素子１５２Ａ、１５２Ｂ、１６２Ａ、１６２Ｂ、１７２Ａ、１７２Ｂを２セット分設ける方法は同じである。ここでは、図１７において上に位置する台形状部位３０Ａに第２の半導体素子１５２Ａ、１５２Ｂを設ける場合で代表させて説明する。
【００９５】
台形状部位３０Ａに、第２の半導体素子１５２Ａを構成するＩＧＢＴ１５３Ａと還流ダイオード１５４Ａをステータ４の径方向に一列に配置する。その右隣りには第２の半導体素子１５２Ｂを構成するＩＧＢＴ１５３Ｂと還流ダイオード１５４Ｂをステータ４の径方向に一列に配置する。また、ＩＧＢＴ１５３Ａ及び還流ダイオード１５４Ａの左隣に４つの電極をステータ４の径方向に一列に並べて配置する。すなわち、ハイサイド側アーム６２Ａのゲート電極６８Ａ、基準ソースまたはエミッタ電極６９Ａ、ローサイド側アーム６２Ｂのゲート電極６８Ｂ、基準ソースまたはエミッタ電極６９Ｂをステータ４の径方向に一列に並べて配置する。また、ＩＧＢＴ１５３Ｂ及び還流ダイオード１５４Ｂの右隣にはＰ電位電極１８２とＮ電位電極１８３とをステータ４の径方向に一列に並べて配置する。なお、図１７には、図１９Ａに示した各素子からなる第２の半導体素子１５２Ａ、１５２Ｂの電気的な結線を示す配線パターンは、従来技術と同様であるので示していない。
【００９６】
図示しないが、上から３層目の基板３１、４１の６つの台形状部位にも、１セット分の一部及び他のセット分の一部である各６つの第２の半導体素子１５５Ａ、１５５Ｂ、１６５Ａ、１６５Ｂ、１７５Ａ、１７５Ｂを２セット分配置する。図示しないが、上から４層目の基板３１、４１の６つの台形状部位にも、１セット分の一部及び他のセット分の一部である各６つの第２の半導体素子１５８Ａ、１５８Ｂ、１６８Ａ、１６８Ｂ、１７８Ａ、１７８Ｂを２セット分配置する。このようにして、図１２Ａ〜図１２Ｃ、図１３Ａ〜図１３Ｃに示した全ての第２の半導体素子を最上層の基板１１を除く３つの基板２１、３１、４１の上面に配置する。
【００９７】
第３実施形態では、第１の半導体素子と複数の第２の半導体素子をカスケード接続するため、上記のように第１中間電位電極１９２、２０２、２１２、第２中間電位電極１９３、２０３、２１３、第３中間電位電極１９４、２０４、２１４の３つの中間電位電極を追加して設ける必要がある。このため、第３実施形態では３つの中間電位電極を６つの各台形状部位に設ける。
【００９８】
具体的に説明すると、図１４、図１７に示したように、６つの各台形状部位にＰ電位電極１８２とＮ電位電極１８３とが積層方向に貫通して設けられているが、これら電極１８２、１８３の近傍に３つの中間電位電極を設けている。すなわち、図１４、図１７において、上に位置する台形状部位に中間電位電極１９２、１９３、１９４を、左斜め上に位置する台形状部位に中間電位電極２０２、２０３、２０４を、左斜め下に位置する台形状部位に中間電位電極２１２、２１３、２１４を配置する。同様に、図１４、図１７において、下に位置する台形状部位に中間電位電極１９２、１９３、１９４を、右斜め下に位置する台形状部位に中間電位電極２０２、２０３、２０４を、左斜め上に位置する台形状部位に中間電位電極２１２、２１３、２１４を配置する。
【００９９】
図１４、図１７では、３つの中間電位電極を断面で示している。これら３つの中間電位電極も実際には４つの基板１１、２１、３１、４１を積層方向に貫通して設けられている。たとえば、図１６に示したように、４つの基板１１、２１、３１、４１を積層方向に貫通して第２中間電位電極１９３が設けられている。
【０１００】
さらに述べると、上記第２の半導体素子は、バッテリ１８１（電源電圧）に対応した絶縁電圧を有する必要はあるが、第２の半導体素子として小電流容量品を採用し、この小電流容量品の第２の半導体素子を複数並列接続することで電流容量を確保してよい。さらに、必ずしも第２の半導体素子の閾値電圧が、パワーモジュールまたはインバータとして必要な程度に高い無くてもかまわない。第２の半導体素子の閾値電圧が０Ｖより若干高い程度であるかまたは第２の半導体素子を構成するＩＧＢＴがノーマリオン型素子であって良い。
【０１０１】
一方、上記第１の半導体素子は、バッテリ１８１（電源電圧）に対応した絶縁電圧を必ずしも有していなくともかまわない。すなわち、電源電圧が数百Ｖであっても、この第１の半導体素子は数十Ｖ程度の絶縁電圧であって良い。
【０１０２】
例えばジャンクション接合型ＳｉＣ半導体素子またはＧａＮ半導体素子のように大電流容量のために工業的に高コストになってしまう場合や閾値電圧が高くない場合でも対応することができる。すなわち、小電流容量品の第２の半導体素子を必要な電流容量分の個数だけ並列接続することで、ジャンクション接合型ＳｉＣ半導体素子またはＧａＮ半導体素子の代わりとすることができるし、閾値電圧が高くない場合でも対応することができる。また、第１の半導体素子は、工業的に低コストかつ低いオン抵抗を実現できる数十Ｖ程度のパワー半導体素子であって良い。
【０１０３】
このように、第３実施形態によれば、最上層の基板１１に配置するＩＧＢＴ（スイッチング機能を有する半導体素子）を第１の半導体素子１９１Ａ、１９１Ｂ、２０１Ａ、２０１Ｂ、２１１Ａ、２１１Ｂ、最上層の基板１１を除く残りの基板２１、３１、４１に配置する逆並列回路（スイッチング機能を有する半導体素子）を電気的に並列接続すると共に、並列接続される各逆並列回路のそれぞれを第２の半導体素子１５２Ａ、１５５Ａ、１５８Ａ、１５２Ｂ、１５５Ｂ、１５８Ｂ、１６２Ａ、１６５Ａ、１６８Ａ、１６２Ｂ、１６５Ｂ、１６８Ｂ、１７２Ａ、１７５Ａ、１７８Ａ、１７２Ｂ、１７５Ｂ、１７８Ｂとし、第１の半導体素子を低電位側に第２の半導体素子を高電位側にして両者をカスケード接続するので、スイッチング機能を有する半導体素子の発熱密度をさらに下げることができる。
【０１０４】
第３実施形態によれば、加えて次の効果を得ることができる。
〈１〉第１の半導体素子の絶縁電圧が低いまたは十分に高くない場合でも、バッテリ電圧（電源電圧）の残り分を第２の半導体素子に印加させることができる。このため、第２の半導体素子を例えばジャンクション型ＳｉＣやＱａＮ半導体素子のような、十分な絶縁電圧を有し、オン抵抗が低い素子を活用して、損失を低減できる。
〈２〉第１の半導体素子には、それ自体が有する絶縁電圧以上は印加されない。すなわち、バッテリ電圧から第１の半導体素子の絶縁電圧相当を差し引いた電圧は、第２の半導体素子が分担する。このため第１の半導体素子は、例えば低耐圧であってもオン抵抗が低い素子を使用できる。
〈３〉第２の半導体素子を低電流容量素子とし、この低電流容量素子を複数並列接続する際でも、第２実施形態に記載したと同じ理由で電気的に安定動作させることができる。〈４〉複数ある第２の半導体素子のオンオフ動作にバラツキが生じても、第１の半導体素子のオンオフ動作によってパワーモジュール自体のオンオフを制御できる。
〈５〉第２の半導体素子がたとえノーマリオン型でも、上記〈４〉同様に第１の半導体素子によってパワーモジュールのオンオフ制御を行わせることができる。よってオフ状態を維持できないという事態は防止できる。よって低オン抵抗ではあるが、閾値電圧が十分に高くないという半導体素子を第２の素子として活用できる。
【０１０５】
さらに、バッテリ１８１（電源電圧）の平滑コンデンサ１８５を最上層の基板１１のバックヨーク部１９に配置するようにしてもかまない。これによって、平滑コンデンサ１８５も殆ど体積増加無しでステータ４のバックヨークに配置できる。
【０１０６】
第３実施形態では、第１の半導体素子を最上層の基板１１に、第２の半導体素子を最上層の基板１１を除く残り３つの基板２１、３１、４１に配置する場合で説明したが、この場合に限られるものでない。すなわち、第１の半導体素子を上から２層目以降の基板の一つに配置してもかまわない。
【０１０７】
実施形態では、インバータが３相インバータである場合で説明したが、３相に限られるものでない。
【符号の説明】
【０１０８】
１  機電一体駆動ユニット
２  モータ
３  ロータ
４  ステータ
１１  最上層の基板
１２  磁性体
１３  絶縁層
１４  ステータコア部
１５Ａ〜１５Ｆ  ティース部
１６Ａ〜１６Ｆ  絶縁部
１７ａ〜１７ｆ、１８ａ〜１８ｆ  穴
１９  バックヨーク部（バックヨーク）
２０Ａ〜２０Ｆ  台形状部位（バックヨークの一部）
２１、３１、４１  基板
２２、３２、４２  磁性体
２３、３３、４３  絶縁層
５１〜５６  モータ巻き線
５１ａ〜５１ｆ  Ｕ字状巻き線（Ｕ字状配線）
６０  インバータ
６１Ａ、７１Ａ、８１Ａ、６１Ｂ、７１Ｂ、８１Ｂ  パワーモジュール
６２Ａ、７２Ａ、８２Ａ  ハイサイド側アーム
６２Ｂ、７２Ｂ、８２Ｂ  ローサイド側アーム
６４Ａ、７４Ａ、８４Ａ、６４Ｂ、７４Ｂ、８４Ｂ  ＩＧＢＴ（スイッチング機能を有する半導体）
９１、１０１、１１１、１２１  放熱板
１５２Ａ、１５５Ａ、１５８Ａ、１６２Ａ、１６５Ａ、１６８Ａ、１７２Ａ、１７５Ａ、１７８Ａ  第２の半導体素子
１５２Ｂ、１５５Ｂ、１５８Ｂ、１６２Ｂ、１６５Ｂ、１６８Ｂ、１７２Ｂ、１７５Ｂ、１７８Ｂ  第２の半導体素子
１９１Ａ、２０１Ａ、２１１Ａ  第１の半導体素子
１９１Ｂ、２０１Ｂ、２１１Ｂ  第１の半導体素子
１８１  バッテリ（電源電圧）
１８２  Ｐ電位電極（外部バスバー）
１８３  Ｎ電位電極（外部バスバー）
１８５  平滑コンデンサ
【図６】
2014096967.tif 000003
【図７Ａ】
2014096967.tif 000004
【図７Ｂ】
2014096967.tif 000005
【図１２Ａ】
2014096967.tif 000006
【図１２Ｂ】
2014096967.tif 000007
【図１２Ｃ】
2014096967.tif 000008
【図１３Ａ】
2014096967.tif 000009
【図１３Ｂ】
2014096967.tif 000010
【図１３Ｃ】
2014096967.tif 000011
【図１９Ａ】
2014096967.tif 000012
【図１９Ｂ】
2014096967.tif 000013
【図１９Ｃ】
2014096967.tif 000014
【図２０Ａ】
2014096967.tif 000015
【図２０Ｂ】
2014096967.tif 000016
【図２０Ｃ】
2014096967.tif 000017
【図１】
2014096967.tif 000018
【図２】
2014096967.tif 000019
【図３】
2014096967.tif 000020
【図４】
2014096967.tif 000021
【図５】
2014096967.tif 000022
【図８】
2014096967.tif 000023
【図９】
2014096967.tif 000024
【図１０】
2014096967.tif 000025
【図１１】
2014096967.tif 000026
【図１４】
2014096967.tif 000027
【図１５】
2014096967.tif 000028
【図１６】
2014096967.tif 000029
【図１７】
2014096967.tif 000030
【図１８】
2014096967.tif 000031