(57)【要約】【課題】支持基板へ貼り合わされたウェハの裏面側を機械的に研磨して製造される半導体装置の歩留まりを向上させることができる半導体装置の製造方法および半導体装置を提供すること。【解決手段】本発明の一つの実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、第１工程と、第２工程と、第３工程と、第４工程とを含む。第１工程は、ウェハ研磨用の機械的研磨に対する耐性を有する保護膜を支持基板の表面に成膜する。第２工程は、ウェハにおける半導体素子が形成された側の表面を、支持基板における保護膜が形成された側の面へ貼り合わせる。第３工程は、ウェハの裏面を研削して、ウェハを所定の厚さにする。第４工程は、第３工程の後、機械的研磨によってウェハの周縁部をウェハの裏面側から保護膜に達するまで研磨して、ウェハの周縁部を除去する。【選択図】図２
2014041854.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ研磨用の機械的研磨に対する耐性を有する保護膜を支持基板の表面に成膜する第１工程と、
ウェハにおける半導体素子が形成された側の表面を、前記支持基板における前記保護膜が形成された側の面へ貼り合わせる第２工程と、
前記ウェハの裏面を研削して、前記ウェハを所定の厚さにする第３工程と、
前記第３工程の後、前記機械的研磨によって前記ウェハの周縁部を前記ウェハの裏面側から前記保護膜に達するまで研磨して、前記ウェハの周縁部を除去する第４工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１工程は、
前記保護膜として窒化膜を成膜する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１工程は、
前記窒化膜として、ストレスが−１５０ＭＰａ以下のシリコン窒化膜を成膜する
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１工程は、
膜厚が５００ｎｍ〜１０００ｎｍの前記シリコン窒化膜を成膜する
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
支持基板と、
前記支持基板の表面に成膜され、ウェハ研磨用の機械的研磨に対する耐性を有する保護膜と、
前記保護膜を介して前記支持基板上に形成された半導体素子と
を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
従来、半導体素子が形成されたウェハの表面を支持基板へ貼り合わせた後、ウェハを裏面側から研磨して製造される半導体装置がある。
【０００３】
例えば、裏面照射型のイメージセンサは、フォトダイオード等が形成されたウェハの表面が支持基板へ貼り合わせられた後、ＣＭＰ（Chemical  Mechanical  Polishing）等によってウェハの裏面側が研磨されて受光面が形成され、製造される。
【０００４】
ところで、支持基板へ貼り合わされたウェハの裏面側を機械的に研磨する工程では、研磨によってウェハの周縁部が欠けることがあり、欠けたウェハの破片によって研磨面が傷付けられる場合がある。このため、支持基板へ貼り合わされたウェハの周縁部については、ウェハの裏面側を研磨する前に除去しておくことが望ましい。
【０００５】
しかしながら、支持基板へ貼り合わされたウェハの周縁部を除去する際、支持基板の表面まで一部除去されて支持基板の平坦性が損なわれることがあり、その後、ウェハおよび支持基板上に成膜される薄膜の成膜不良により歩留まりが低下するという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３２２７４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの実施形態は、支持基板へ貼り合わされたウェハの裏面側を機械的に研磨して製造される半導体装置の歩留まりを向上させることができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、第１工程と、第２工程と、第３工程と、第４工程とを含む。第１工程は、ウェハ研磨用の機械的研磨に対する耐性を有する保護膜を支持基板の表面に成膜する。第２工程は、ウェハにおける半導体素子が形成された側の表面を、前記支持基板における前記保護膜が形成された側の面へ貼り合わせる。第３工程は、前記ウェハの裏面を研削して、前記ウェハを所定の厚さにする。第４工程は、前記第３工程の後、前記機械的研磨によって前記ウェハの周縁部を前記ウェハの裏面側から前記保護膜に達するまで研磨して、前記ウェハの周縁部を除去する。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係るＣＭＯＳセンサの構成の一例を示す断面説明図。
【図２】実施形態に係るＣＭＯＳセンサの製造工程を示すフローチャート。
【図３】実施形態に係るＣＭＯＳセンサの製造方法の具体的一例を示す断面説明図。
【図４】実施形態に係るＣＭＯＳセンサの製造方法の具体的一例を示す断面説明図。
【図５】実施形態に係るＣＭＯＳセンサの製造方法の具体的一例を示す断面説明図。
【図６】実施形態に係るＣＭＯＳセンサの製造方法の具体的一例を示す断面説明図。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、実施形態に係る半導体装置の製造方法および半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１１】
本実施形態では、半導体装置の一例として、入射光を光電変換する受光部における入射光が入射される側の面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサを例に挙げて説明する。
【００１２】
なお、実施形態に係る半導体装置は、裏面照射型のＣＭＯＳイメージセンサ（以下、単に「ＣＭＯＳセンサ１」と記載する）に限定されるものではなく、支持基板へ貼り合わされたウェハの裏面側を機械的に研磨して製造される任意の半導体装置であってもよい。
【００１３】
図１は、実施形態に係る裏面照射型ＣＭＯＳイメージセンサの構成の一例を示す断面説明図である。なお、図１には、ＣＭＯＳセンサ１の１画素に対応する３つの光電変換素子７１を含むピクセル部の一部の断面を簡略化して模式的に示している。
【００１４】
図１に示すように、ＣＭＯＳセンサ１は、光が入射する側から順に、マイクロレンズＬ、カラーフィルタＲ、Ｇ、Ｂ、反射防止膜８、光電変換層７、多層配線層６、シリコン窒化膜１３、シリコン酸化膜１４、保護膜２１、支持基板２０を備える。かかるＣＭＯＳセンサ１の光電変換層７には、赤、緑、青の３原色にそれぞれ対応する複数の光電変換素子７１が設けられる。これらの各光電変換素子７１は、素子分離領域７２によって電気的に分離される。
【００１５】
マイクロレンズＬは、受光面が凸状に形成され、ＣＭＯＳセンサ１へ入射する光を各光電変換素子７１へ集光する平凸レンズである。カラーフィルタＲは、赤色の光を選択的に透過させるフィルタであり、カラーフィルタＧは、緑色の光を選択的に透過させるフィルタであり、カラーフィルタＢは、青色の光を選択的に透過させるフィルタである。反射防止膜８は、ＣＭＯＳセンサ１へ入射される光の反射を防止する薄膜であり、光屈折率が所定値未満の任意の材料によって形成される。
【００１６】
光電変換素子７１は、例えば、ボロン等のＰ型の不純物がドープされた半導体領域と、リン等のＮ型の不純物がドープされた半導体領域とのＰＮ接合によって形成されるフォトダイオードである。
【００１７】
これらの各光電変換素子７１は、マイクロレンズＬ、カラーフィルタＲ、Ｇ、Ｂ、反射防止膜８を介して入射する光を受光強度に応じた量の電荷へ光電変換して蓄積する。つまり、各光電変換素子７１は、カラーフィルタＲ、Ｇ、Ｂを通して入射する赤、緑、青のいずれか一色の光を受光強度に応じた量の電荷へ光電変換して蓄積する。
【００１８】
多層配線層６は、例えば、酸化シリコン等によって形成された層間絶縁膜６１と、層間絶縁膜６１の内部に設けられる多層配線６２とを備える。かかる多層配線６２は、例えば、光電変換された電荷を光電変換素子７１から読み出すための制御信号や、電荷を読み出す光電変換素子７１を選択するための制御信号等の伝送に用いられる。以下では、便宜上、かかる多層配線層６および光電変換層７を合わせてデバイス層１２と称する。
【００１９】
かかるデバイス層１２の周囲には、図示しないロジック回路が設けられる。かかるロジック回路は、各光電変換素子７１によって蓄積された電荷を撮像画像における各画素の色情報として読み出す。
【００２０】
また、シリコン窒化膜１３は、デバイス層１２における支持基板２０側の端面を保護するための薄膜である。シリコン酸化膜１４は、図１に示すシリコン窒化膜１３の下面と、保護膜２１の上面とを貼り合わせるための接着層である。以下、便宜上、かかるシリコン酸化膜１４、シリコン窒化膜１３、デバイス層１２を合わせてウェハ１０と称する。
【００２１】
保護膜２１は、ウェハ１０を研磨するための機械的研磨に対する耐性を有するＬＤＲ（Low  Deposition  Rate）シリコン窒化膜である。支持基板２０は、ウェハ１０の光が入射する側の面を研削する後述の製造工程でウェハ１０を支持する基板である。
【００２２】
このように、ＣＭＯＳセンサ１は、支持基板２０と、支持基板２０の表面に形成され、ウェハ１０研磨用の機械的研磨に対する耐性を有する保護膜２１と、保護膜２１を介して支持基板２０上に形成された光電変換素子７１等の半導体素子を備える。
【００２３】
かかるＣＭＯＳセンサ１は、製造工程において、例えば、上面に保護膜２１が形成された支持基板２０上にウェハ１０が貼り合わせられた後、欠けるおそれのあるウェハ１０の周縁部が機械的研磨によって除去される。
【００２４】
このとき、ＣＭＯＳセンサ１では、保護膜２１が機械的研磨に対する耐性を備えるので、保護膜２１の表面が機械的研磨によって除去されることを抑制することができる。これにより、ＣＭＯＳセンサ１は、製造工程においてウェハ１０の周縁部が機械的研磨によって除去されても、保護膜２１表面の平坦性が損なわれない。
【００２５】
したがって、ＣＭＯＳセンサ１によれば、その後の製造工程において、ウェハ１０および支持基板２０上に成膜される薄膜に成膜不良が生じることを抑制することができるので、歩留まりを向上させることができる。
【００２６】
次に、図２を参照し、実施形態に係るＣＭＯＳセンサ１の製造工程について説明する。図２は、実施形態に係るＣＭＯＳセンサ１の製造工程を示すフローチャートである。図２に示すように、ＣＭＯＳセンサ１を製造する製造工程では、例えば、シリコン基板等のウェハ基板の表面に、デバイス層１２を形成する（ステップＳ１０１）。その後、デバイス層１２とウェハ基板とを含むウェハ１０の周縁部に対して第１のトリミング処理を行う（ステップＳ１０２）。
【００２７】
第１のトリミング処理では、ウェハ１０における周縁部の表面を機械的研磨によって除去し、ウェハ１０の周縁部を薄化する。これにより、後に、ウェハ基板の裏面を研削する工程で、ウェハ基板の周縁部に欠けや剥がれが生じても、ウェハ基板周縁部の欠けた破片がデバイス層１２へ悪影響を及ぼすことを抑制することができる。なお、第１のトリミング処理の具体例およびその効果については、図３を参照して後述する。
【００２８】
続いて、支持基板２０の上面に、機械的研磨に対する耐性を有する保護膜２１を形成する（ステップＳ１０３）。その後、ウェハ１０の天地を反転させ、上面に保護膜２１が形成された支持基板２０上へウェハ１０の表面（ウェハ基板側とは逆側の面）を貼り合わせる（ステップＳ１０４）。
【００２９】
そして、支持基板２０を支持した状態で、ウェハ１０の裏面（ウェハ基板側の面）を研削して（ステップＳ１０５）、ウェハ１０を所定の厚さになるまで薄化する。続いて、ウェハ１０の周縁部に対して第２のトリミング処理を行う（ステップＳ１０６）。
【００３０】
第２のトリミング処理では、ウェハ１０における周縁部の表面から保護膜２１に達する深さまで機械的研磨を行うことで、後に欠けるおそれのあるウェハ１０の周縁部を除去する。このとき、保護膜２１は、機械的研磨に対する耐性を備えるので、表面の平坦性が損なわれることを抑制することができる。
【００３１】
これにより、後に、ウェハ１０および支持基板２０上に成膜される薄膜に成膜不良が生じることを抑制することができる。なお、第２のトリミング処理の具体例および効果については、図５を参照して後述する。また、保護膜２１を設けることによる効果の具体例については、図６を参照して後述する。
【００３２】
続いて、ウェハ１０の裏面（ウェハ基板側の面）をＣＭＰ（Chemical  Mechanical  Polishing：化学的機械的研磨）する（ステップＳ１０７）。その後、ＣＭＰが施されたウェハ１０の裏面に、デバイス表面構成部材を形成し（ステップＳ１０８）、ＣＭＯＳセンサ１が製造される。なお、ここでのデバイス表面構成部材は、例えば、図１に示す反射防止膜８、カラーフィルタＲ、Ｇ、Ｂ、マイクロレンズＬ等である。
【００３３】
次に、図３〜図６を参照し、実施形態に係るＣＭＯＳセンサ１の製造方法の具体的一例について説明する。図３〜図６は、実施形態に係るＣＭＯＳセンサ１の製造方法の具体的一例を示す断面説明図である。
【００３４】
実施形態に係るＣＭＯＳセンサ１の製造方法では、図３（ａ）に示すように、例えば、８００μｍ前後の厚さがあるシリコン基板等のウェハ基板１１を用意する。そして、図３（ｂ）に示すように、ウェハ基板１１の表面（ここでは、上面）に、デバイス層１２を形成する。このデバイス層１２は、前述したように、多層配線層６および光電変換層７（図１参照）を含む。
【００３５】
以下では、ウェハ基板１１およびウェハ基板１１上に形成される各層全体を含めてウェハ１０と称する。ここで、一般的なウェハ基板１１は、例えば、図１（ａ）、（ｂ）等に示すように、周縁部が径方向外側へ向かうにつれて断面視肉薄になっている。
【００３６】
このため、後の製造工程でウェハ１０の裏面（ここでは、下面）を機械的に研磨して、デバイス層１２の裏面を露出させる際、デバイス層１２の裏面直前まで研磨が進行した場合に、ウェハ基板１１の周縁部が極めて薄い状態となり欠けるおそれがある。
【００３７】
このように、デバイス層１２の裏面直前まで研磨が進行したときにウェハ基板１１の周縁部が欠けると、直後に露出されるデバイス層１２の裏面が欠けたウェハ基板１１の破片によって傷つけられる。かかるデバイス層１２の下面は、最終的にＣＭＯＳセンサ１の受光面となる側の面である。このため、こうした傷の発生を防止する必要がある。
【００３８】
そこで、実施形態に係る製造方法では、デバイス層１２を形成した後に、ウェハ１０の周縁部に対して第１のトリミング処理を行う。かかる第１のトリミング処理には、例えば、図３（ｂ）に示すように、機械的研磨を行う研磨装置３が用いられる。かかる研磨装置３は、研磨ヘッド３１と、加圧パッド３２と、テープガイド３３と、研磨テープ３４とを備える。
【００３９】
研磨ヘッド３１は、昇降および進退可能に構成され、研磨テープ３４がテープガイド３３および加圧パッド３２に沿って装着される。研磨テープ３４としては、例えば、研磨面にダイヤモンド等の砥粒が接着されたものが用いられる。かかる研磨装置３では、研磨中に、使用済みの研磨テープ３４が、例えば図３（ｂ）に示す実線矢印方向へ巻き取られ、加圧パッド３２の部分へ順次新しい研磨テープ３４が供給される。
【００４０】
そして、第１のトリミング処理では、図３（ｂ）に示すように、研磨ヘッド３１をウェハ１０の周縁部の外側から内側へ進出させ、加圧パッド３２がデバイス層１２の周縁部上に位置した所（例えば、デバイス基板の周縁部から５ｍｍ程内側）で進出を停止させる。
【００４１】
続いて、図３（ｃ）に点線矢印で示すように、ウェハ１０をターンテーブル式に回転させながら、研磨ヘッド３１を降下させてウェハ１０を表面側から研磨し、ウェハ基板１１を表面から所定の深さ（例えば、１００μｍ程度）まで研磨する。
【００４２】
その後、研磨ヘッド３１を後退させながらウェハ基板１１を研磨して第１のトリミング処理を終了する。これにより、図３（ｃ）に示すように、ウェハ基板１１の周縁部が表面側から裏面側へ向けて削り込まれて薄化される。
【００４３】
このように、ウェハ基板１１における周縁部の表面側を削り込んでおくことで、後に、ウェハ基板１１を裏面側から機械的に研磨した際、デバイス層１２の裏面が露出される時点よりもかなり前の時点でウェハ基板１１の周辺部が極めて薄い状態となる。
【００４４】
したがって、この時点で仮にウェハ基板１１の周縁部が欠けたとしても、その後の機械的な研磨によってデバイス層１２の裏面が露出されるまでには、かなりの時間がかかるため、欠けたウェハ基板１１の破片によるデバイス層１２の損傷を抑制することができる。
【００４５】
続いて、図３（ｄ）に示すように、ウェハ１０の表面に、デバイス層１２の表面を保護するシリコン窒化膜１３を、例えば、プラズマＣＶＤ（Chemical  Vapor  Deposition）によって成膜する。このときのプラズマＣＶＤでは、例えば、毎分５００ｎｍ前後の一般的な成膜速度でシリコン窒化膜１３を成膜する。その後、シリコン窒化膜１３の表面に、ＴＥＯＳ（Tetra  Ethyl  Ortho  Silicate）を原料としたＣＶＤによってシリコン酸化膜１４を成膜する。
【００４６】
また、本実施形態の製造方法では、図４（ａ）に示すように、例えば、ウェハ基板１１と略同一形状をしたシリコン基板等の支持基板２０を用意する。そして、図４（ｂ）に示すように、支持基板２０の上面に、ＬＤＲシリコン窒化膜からなる保護膜２１をプラズマＣＶＤによって形成する。
【００４７】
このときのプラズマＣＶＤでは、ウェハ１０におけるシリコン窒化膜１３を形成する際の成膜速度の１／３程度のゆっくりとした成膜速度（例えば、毎分１７０〜１８０ｎｍ程度の成膜速度）でＬＤＲシリコン窒化膜を成膜することにより、保護膜２１を形成する。
【００４８】
これにより、保護膜２１は、ウェハ１０におけるシリコン窒化膜１３よりも原子密度が高くなってウェハ１０の研磨に用いられる機械的研磨に対する耐性を持った、例えば、ストレス（応力）が−１５０ＭＰｓ以下のＬＤＲシリコン窒化膜が形成される。
【００４９】
なお、保護膜２１のストレスについては、例えば、一般的な非接触型のストレス計測装置によって計測して算出することが可能である。ストレス計測装置は、保護膜２１が成膜される前後の支持基板２０の曲率半径の差に基づいて保護膜２１のストレスを算出する。
【００５０】
例えば、ストレス計測装置は、保護膜２１が成膜される前の支持基板２０に対して所定の斜め方向からレーザ光を照射し、支持基板２０によって反射されたレーザ光を受光する。そして、ストレス計測装置は、レーザ光の照射角度と受光角度との差分から支持基板２０の曲率半径を算出する。
【００５１】
同様にしてストレス計測装置は、支持基板２０の上面に形成された保護膜２１へレーザ光を照射し、保護膜２１によって反射されたレーザ光を受光して保護膜２１の曲率半径、つまり、保護膜２１が成膜された後の支持基板２０の曲率半径を算出する。その後、ストレス計測装置は、保護膜２１が成膜される前後の支持基板２０の曲率半径の差分に基づき、保護膜２１のストレスを算出する。
【００５２】
かかる保護膜２１は、膜厚が５００〜１０００ｎｍとなるように形成される。これにより、機械的研磨に対する耐性を確保しつつ、支持基板２０を湾曲させないストレスを持つ保護膜２１が形成される。
【００５３】
続いて、図３（ｄ）に示す状態まで形成されたウェハ１０の天地を反転させ、図４（ｃ）に示すように、保護膜２１の上面へウェハ１０の表面（ここでは、下面）を貼り合わせる。なお、ここでは、図示を省略したが、ウェハ１０および保護膜２１の各貼り合わせ面には、貼り合わせ前の時点で予めプラズマを照射しておく。これにより、各貼り合わせ面にダングリングボンド（原子の未結合手）が形成される。
【００５４】
そして、保護膜２１の上面とウェハ１０の表面との間に表面吸着水を供給しながら支持基板２０とウェハ１０とを貼り合わせた後、アニール処理等の熱処理を施すことで、ダングリングボンド間がＯＨ基によって水素結合されて接着剤等を用いずに直接接着される。
【００５５】
その後、図４（ｄ）に点線線矢印で示すように支持基板２０を回転させながら、グラインダ４によってウェハ１０を裏面側から研削して、ウェハ１０を所定の厚さにする。こうして薄化されたウェハ１０は、図５（ａ）に示すように、周縁部に断面視庇状にせり出したバリが生じる。かかるバリは、後に、ウェハ１０の裏面に対して仕上げ研磨等の機械的研磨を行う際、欠けてデバイス層１２の裏面を傷つけるおそれがある。
【００５６】
そこで、実施形態に係る製造方法では、ウェハ１０を薄化した後に、ウェハ１０の周縁部に対して第２のトリミング処理を行う。かかる第２のトリミング処理には、例えば、図５（ｂ）に示すように、研磨装置３が用いられる。かかる研磨装置３は、図３（ｂ）、（ｃ）に示したものと同様である。
【００５７】
そして、第２のトリミング処理では、図５（ｂ）に示すように、研磨ヘッド３１をウェハ１０の周縁部の外側から内側へ進出させ、加圧パッド３２がバリ上に位置した所で進出を停止させる。
【００５８】
続いて、図５（ｃ）に点線矢印で示すように、ウェハ１０をターンテーブル式に回転させながら、研磨ヘッド３１を降下させてウェハ１０を裏面（ここでは、上面）側から保護膜２１の上面に達するまで研磨して第２のトリミング処理を終了する。これにより、図５（ｄ）に示すように、ウェハ１０の周縁部から庇状のバリが除去される。
【００５９】
このように、ウェハ１０を薄化した後に、ウェハ１０における周縁部に生じたバリを除去しておくことにより、後に、ウェハ１０の裏面に対して仕上げ研磨等の機械的研磨を行う際、バリの破片によるデバイス層１２の損傷を抑制することができる。
【００６０】
また、第２のトリミング処理では、機械的研磨が保護膜２１の上面に達するまで継続されるが、保護膜２１が機械的研磨に対する耐性を備えているので、機械的研磨によって保護膜２１の表面の平坦性が損なわれることを抑制することができる。
【００６１】
その後、デバイス層１２の裏面側に残ったウェハ基板１１を、ＣＭＰによって除去するが、ＣＭＰでは機械的研磨と並行して化学的研磨が行われるので、かかる化学的研磨によってデバイス層１２の側面から多層配線６２（図１参照）が溶出するおそれがある。
【００６２】
そこで、実施形態に係る製造方法では、図６（ａ）に示すように、ＣＭＰを行う前に、ウェハ１０の裏面（ここでは、上面）および側面、並びに保護膜２１の上面を被覆するようにシリコン窒化膜１５をＣＶＤによって成膜する。
【００６３】
このとき、前述のように、保護膜２１の表面は平坦性が損なわれていないため、シリコン窒化膜１５の成膜不良を抑制することができる。したがって、後に行われるＣＭＰの際に、デバイス層１２の側面から多層配線６２（図１参照）が溶出することを抑制することで、歩留まりを向上させることができる。
【００６４】
そして、図６（ｂ）に示すように、ウェハ１０の裏面に形成されたシリコン窒化膜１５の上面からＣＭＰ装置５によってＣＭＰを行う。かかるＣＭＰ装置５は、酸化剤や砥粒を含むスラリー５０を研磨対象へ供給するスラリー供給部５１と、研磨ヘッド５２とを備える。
【００６５】
そして、ＣＭＰでは、図６（ｂ）に点線矢印で示すように、支持基板２０をターンテーブル式に回転させつつ、スラリー供給部５１から被研磨面へスラリー５０を供給しながら、研磨ヘッド５２を回転させて被研磨面へ押圧することで被研磨面を研磨する。
【００６６】
これにより、図６（ｃ）に示すように、ウェハ１０上のシリコン窒化膜１５、および、ウェハ１０の裏面側に残るウェハ基板１１が除去されてデバイス層１２の裏面（ここでは、上面）が露出され仕上げ研磨が行われる。
【００６７】
その後、前述したように、デバイス層１２の裏面側に反射防止膜８、カラーフィルタＲ、Ｇ、Ｂ、マイクロレンズＬ（図１参照）等が形成されてＣＭＯＳセンサ１の製造が完了する。
【００６８】
上述したように、実施形態に係る半導体装置の製造方法は、第１工程と、第２工程と、第３工程と、第４工程という４つの工程を含む。第１工程は、ウェハ研磨用の機械的研磨に対する耐性を有する保護膜を支持基板の表面に成膜する。また、第２工程は、ウェハにおける半導体素子が形成された側の表面を、支持基板における保護膜が形成された側の面へ貼り合わせる。
【００６９】
第３工程は、ウェハの裏面を研削して、ウェハを所定の厚さにする。また、第４工程は、第３工程の後、機械的研磨によってウェハの周縁部を保護膜に達するまで研磨して、ウェハの周縁部を除去する。
【００７０】
これにより、実施形態に係る半導体装置の製造方法では、支持基板へ貼り合わされたウェハの裏面側を機械的に研磨して製造される半導体装置の歩留まりを向上させることができる。
【００７１】
なお、上述した実施形態では、保護膜２１がＬＤＲシリコン窒化膜である場合について説明したが、保護膜２１は、ＬＤＲシリコン窒化膜に限定されるものではない。例えば、窒化チタン膜や、窒化クロム膜等、機械的研磨に対する耐性を有する他の窒化膜を保護膜２１に代えて成膜してもよい。また、機械的研磨に対する耐性を有する酸化膜を保護膜２１に代えて成膜してもよい。
【００７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７３】
１  ＣＭＯＳセンサ、  １０  ウェハ、  １１  ウェハ基板、  １２  デバイス層、  １３  シリコン窒化膜、  １４  シリコン酸化膜、  １５  シリコン窒化膜、  ２０  支持基板、  ２１  保護膜、  ３  研磨装置、  ３１  研磨ヘッド、  ３２  加圧パッド、  ３３  テープガイド、  ３４  研磨テープ、  ４  グラインダ、  ５  ＣＭＰ装置、  ５０  スラリー  ５１  スラリー供給部、  ５２  研磨ヘッド、  ６  多層配線層、  ６１  層間絶縁膜、  ６２  多層配線、  ７  光電変換層、  ７１  光電変換素子、  ７２  素子分離領域、  ８  反射防止膜、  Ｒ、Ｇ、Ｂ  カラーフィルタ、  Ｌ  マイクロレンズ
【図１】
2014041854.tif 000003
【図２】
2014041854.tif 000004
【図３】
2014041854.tif 000005
【図４】
2014041854.tif 000006
【図５】
2014041854.tif 000007
【図６】
2014041854.tif 000008