(57)【要約】【課題】簡潔な工程で積層半導体装置を製造する。【解決手段】積層半導体装置製造方法であって、受光素子を含む受光回路を有する受光基板と、受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する方法であって、受光回路側の面と処理回路側の面とを向い合せて受光基板および処理基板を積層する異種基板積層段階と、異種基板積層段階  よりも後に受光基板を薄化する受光基板薄化段階とを備える。上記製造方法において、受光基板薄化段階よりも前に、処理基板を薄化する処理基板薄化段階を更に有してもよい。【選択図】図６
2014107448.tif 000002
【特許請求の範囲】
【請求項１】
受光素子を含む受光回路を有する受光基板と、前記受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する製造方法であって、
前記受光回路側の面と前記処理回路側の面とを向い合せて前記受光基板および前記処理基板を積層する異種基板積層段階と、
前記異種基板積層段階よりも後に前記受光基板を薄化する受光基板薄化段階と
を備える積層半導体装置製造方法。
【請求項２】
前記受光基板薄化段階よりも前に、前記処理基板を薄化する処理基板薄化段階を更に有する請求項１に記載の積層半導体装置製造方法。
【請求項３】
前記処理基板薄化段階よりも後であって、前記受光基板薄化段階よりも前に、前記積層された前記受光基板および前記処理基板を一括してアニール処理する段階を更に備える請求項２に記載の積層半導体装置製造方法。
【請求項４】
前記異種基板積層段階よりも前に、前記処理回路に接続される他の処理回路を有する他の処理基板を、前記処理回路を有する前記処理基板に積層する処理基板積層段階を更に含む請求項１から請求項３までのいずれか一項に記載の積層半導体装置製造方法。
【請求項５】
前記処理基板積層段階よりも後であって、前記異種基板積層段階よりも前に、積層された前記処理基板を一括してアニール処理する段階を更に備える請求項４に記載の積層半導体装置製造方法。
【請求項６】
前記受光基板薄化段階は、前記受光回路に隣接する絶縁層を支持する支持層を化学機械研磨する研磨段階を含む請求項１から請求項５までのいずれか一項に記載の積層半導体装置製造方法。
【請求項７】
前記受光基板薄化段階は、前記研磨段階の後に、前記絶縁層に到達するまで前記支持層を食刻する食刻段階を含む請求項６に記載の積層半導体装置製造方法。
【請求項８】
前記積層段階の後であって前記受光基板薄化段階の前に、積層された前記受光基板および前記処理基板を一括してアニール処理する段階を更に備える請求項１から請求項７までのいずれか一項に記載の積層半導体装置製造方法。
【請求項９】
前記受光基板薄化段階よりも後に、前記積層された前記受光基板および前記処理基板を一括してアニール処理する段階を更に備える請求項１から請求項８までのいずれか一項に記載の積層半導体装置製造方法。
【請求項１０】
前記異種基板積層段階よりも前に、他の受光回路を有する他の受光基板を、前記受光基板に積層する受光基板積層段階を更に含む請求項１から請求項９までのいずれか一項に記載の積層半導体装置製造方法。
【請求項１１】
前記受光基板積層段階よりも後であって、前記異種基板積層段階よりも前に、前記他の受光基板を薄化する段階を更に含む請求項１０に記載の積層半導体装置製造方法。
【請求項１２】
受光素子を含む受光回路を有する受光基板と、前記受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する装置であって、
受光素子を含む受光回路を有する受光基板における前記受光回路側の面と前記受光回路から受けた信号を処理する処理回路を有する処理基板における前記処理回路側の面とを向い合せて前記受光基板および前記処理基板を積層する異種基板積層部と、
異種基板積層部により前記処理基板に積層された前記受光基板において、前記受光基板を薄化する受光基板薄化部と
を備える積層半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層半導体装置の製造方法および積層半導体製造装置に関する。
【背景技術】
【０００２】
受光素子を含む基板と信号処理回路を含む基板とを積層して製造される積層半導体装置がある。
［先行技術文献］
［特許文献］
［特許文献１］特開２００６−４９３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
積層半導体装置は、例えば、基板の薄化段階において支持用のダミー基板を脱着する等の手順により工数が多くなるので生産性が低い。
【課題を解決するための手段】
【０００４】
本発明の第一態様においては、受光素子を含む受光回路を有する受光基板と、受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する方法であって、受光回路側の面と処理回路側の面とを向い合せて受光基板および処理基板を積層する異種基板積層段階と、異種基板積層段階よりも後に受光基板を薄化する受光基板薄化段階とを備える積層半導体装置製造方法が提供される。
【０００５】
本発明の第二態様においては、受光素子を含む受光回路を有する受光基板と、受光回路から受けた信号を処理する処理回路を有する処理基板とを積層して積層半導体装置を製造する装置であって、受光素子を含む受光回路を有する受光基板における受光回路側の面と受光回路から受けた信号を処理する処理回路を有する処理基板における処理回路側の面とを向い合せて受光基板および処理基板を積層する異種基板積層部と、異種基板積層部により処理基板に積層された受光基板において、受光基板を薄化する受光基板薄化部とを備える積層半導体製造装置が提供される。
【０００６】
上記した発明の概要は、本発明の必要な特徴の全てを列挙したものではない。これら特徴群のサブコンビネーションも発明となり得る。
【図面の簡単な説明】
【０００７】
【図１】受光基板１００の断面図である。
【図２】処理基板２００の断面図である。
【図３】積層基板３００の断面図である。
【図４】積層基板３００の断面図である。
【図５】積層基板３００の断面図である。
【図６】積層基板３００の断面図である。
【図７】積層基板３００の断面図である。
【図８】積層基板３００の断面図である。
【図９】積層基板３００の断面図である。
【図１０】積層基板３００の断面図である。
【図１１】積層基板３００の断面図である。
【図１２】積層基板３００の断面図である。
【図１３】積層半導体装置４００の断面図である。
【図１４】積層基板３０１の断面図である。
【図１５】積層基板３０１の断面図である。
【図１６】積層基板３０２の断面図である。
【図１７】積層基板３０２の断面図である。
【図１８】積層基板３０２の断面図である。
【図１９】積層半導体装置４０１の断面図である。
【図２０】積層基板３０３の断面図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、積層半導体装置４００の材料として用い得る受光基板１００の断面図である。受光基板１００は、支持基板１１０、半導体ウェル１３０および多層配線層１５０を備える。
【００１０】
支持基板１１０は、シリコン単結晶ウエハ等により形成され、受光基板１００の機械的強度を担う厚さ、例えば、直径１２インチのシリコン単結晶ウエハであれば、７７５μｍ程度の厚さを有する。支持基板１１０の一面には、絶縁層１２０を介して半導体ウェル１３０が配される。半導体ウェル１３０には、支持基板１１０の面方向に、複数のフォトダイオード１３２がマトリクス状に作り込まれている。
【００１１】
半導体ウェル１３０には、隣接して形成されたゲート電極１４０等により複数の電界効果トランジスタもが形成される。このような構造により、フォトダイオード１３２および電界効果トランジスタにより形成された受光回路１１１に対する支持基板１１０の浮遊容量が抑制され、受光回路１１１のスイッチング速度が向上されると共に消費電力が低減される。
【００１２】
多層配線層１５０は、半導体ウェル１３０の表面に交互に積層された層間絶縁材１５２および配線材１５４により形成される。配線材１５４としては、チタン、タングステン等の金属材料を使用できる。
【００１３】
フォトダイオード１３２および電界効果トランジスタは、多層配線層１５０により相互に接続されて、概ね厚さ１０μｍ以下の受光回路１１１を形成する。多層配線層１５０における配線材１５４の一端は、支持基板１１０と反対側の一面において外部に露出した接続パッド１６０に電気的に接続される。
【００１４】
受光回路１１１においては、フォトダイオード１３２の各々が画素に対応し、電界効果トランジスタが画素毎にリセット、選択および増幅を担う。フォトダイオード１３２が入射光を受けて蓄積した電荷は、電界効果トランジスタによるソースフォロワを通じて電圧信号として接続パッド１６０から外部に出力される。
【００１５】
図２は、積層半導体装置４００の材料として用い得る処理基板２００の断面図である。処理基板２００は、支持基板２１０、半導体ウェル２３０および多層配線層２５０を備える。
【００１６】
支持基板２１０は、シリコン単結晶ウエハ等により形成され、受光基板１００の機械的強度を担う厚さ、例えば、直径１２インチのシリコン単結晶ウエハであれば、７７５μｍ程度の厚さを有する。支持基板２１０の一面には、半導体ウェル２３０が配される。半導体ウェル２３０には、半導体ウェル２３０に隣接して形成されたゲート電極２４０等により複数の電界効果トランジスタが作り込まれている。
【００１７】
多層配線層１５０は、半導体ウェル２３０の表面に交互に積層された層間絶縁材２５２および配線材２５４により形成される。複数の電界効果トランジスタは、多層配線層２５０により相互に接続されて処理回路２１１を形成する。
【００１８】
また、多層配線層２５０における配線材２５４の一端は、支持基板２１０と反対側の一面において外部に露出した接続パッド２６０に電気的に接続される。処理基板２００の接続パッド２６０は、受光基板１００の接続パッド１６０に接続される。これにより、処理基板２００の処理回路２１１は、受光基板１００の受光回路１１１の出力信号を処理する。処理回路２１１における処理としては、アナログ／デジタル変換、ノイズ抑圧、ファイル生成等を例示できる。
【００１９】
なお、図示の処理基板２００は、支持基板２１０に嵌入した貫通電極２５６を有する。貫通電極は、例えば、デュアルダマシン法により銅で形成される。貫通電極２５６の一端は、多層配線層２５０の配線材２５４に電気的に接続される。貫通電極２５６の他端は、図示の段階では、支持基板２１０の内部に埋没している。
【００２０】
上記のような受光基板１００および処理基板２００を貼り合わせることにより、イメージセンサとして用い得る積層半導体装置４００を製造できる。図３から図１３は、そのような積層半導体装置４００の製造過程を段階毎に示す断面図である。
【００２１】
なお、受光基板１００および処理基板２００のそれぞれは、図１または図２に示した構造をそれぞれの面方向に繰り返し有する。よって、受光基板１００および処理基板２００を積層することにより、多数の積層半導体装置４００を含む積層基板３００を一括して製造できる。
【００２２】
まず、図３に示すように、受光基板１００および処理基板２００を積層して積層基板３００を形成する。図示の例では、図１に示した状態に対して受光基板１００の表裏を反転させ、処理基板２００に積層する。これにより、この段階において１５５０μｍ以上の厚さを有する積層基板３００が形成される。積層基板３００においては、受光基板１００の接続パッド１６０と、処理基板２００の接続パッド２６０とが互いに当接して電気的に接続される。
【００２３】
受光基板１００および処理基板２００は、接続パッド１６０、２６０の少なくとも一方をはんだバンプ、銅バンプ等にして圧接することにより貼り合わせてもよい。この場合、受光基板１００および処理基板２００はそれぞれ支持基板１１０、２１０を有しているので、十分な圧力を加えることができる。
【００２４】
また、接続パッド１６０、２６０を含む受光基板１００および処理基板２００の端面を鏡面研磨して常温接合させてもよい。この場合も、受光基板１００および処理基板２００が支持基板１１０、２１０を有しているので、これら支持基板１１０、２１０を保持して受光基板１００および処理基板２００を研磨することができる。
【００２５】
受光基板１００および処理基板２００の位置合わせは、予め定めた数箇所の位置合わせ指標の位置ずれに基づいて全体の位置ずれが最小になる位置を算出するグローバルアライメント法により、積層基板３００の歩留りを向上させることができる。更に、位置合わせ指標の位置に基づいて、オフセット補正、回転補正、直交度補正、スケーリング補正等を加えて、位置合わせ精度をより向上させることかできる。
【００２６】
位置合わせ指標として、接続パッド１６０、２６０そのものを利用してもよいし、受光基板１００および処理基板２００に形成された配線、基板等を利用してもよい。更に、位置合わせに利用する目的で受光基板１００および処理基板２００に設けたアライメントマークを利用してもよい。また、位置ずれを測定するために位置合わせ指標を観察する場合、受光基板１００および処理基板２００の接合面を直接に観察する方法の他に、基板を透過する赤外帯域で観察してもよい。
【００２７】
次に、図４に示すように、積層基板３００において、処理基板２００の支持基板２１０を、例えば５００μｍ程度まで薄化する。支持基板２１０は、例えば、化学機械研磨により薄化できる。これにより、支持基板２１０の図中下面には、貫通電極２５６の端部が露出する。
【００２８】
なお、処理基板２００の薄化に先立って、２００℃から３００℃の温度範囲で、３０分から６０分の処理時間で積層基板３００をアニール処理してもよい。これにより、受光基板１００および処理基板２００の貼り合わせに伴い積層基板３００に生じた内部応力が緩和されるので、薄化のために研磨等で生じる応力により受光基板１００および処理基板２００が剥離することが防止される。
【００２９】
また、処理基板２００の薄化処理後にも積層基板３００を、上記と同様の条件でアニール処理してもよい。薄化処理後の支持基板２１０は平坦性が高いので、積層基板３００を全体に均一に加熱できる。よって、アニール処理により緩和される内部応力も、積層基板３００全体で均一になる。
【００３０】
次に、図５に示すように、支持基板２１０の図中下面に露出した貫通電極２５６の端部にバンプ２２０を形成する。これにより、処理基板２００の処理回路２１１を、積層基板３００の図中下面から外部に接続できる状態になる。バンプ２２０は、例えば、溶融はんだにより接合するはんだバンプ、相互拡散により接合する銅バンプ等を適宜選択できる。
【００３１】
次に、図６に示すように、受光基板１００の支持基板１１０を薄化する。支持基板１１０は、例えば、処理基板２００側に残る支持基板２１０を保持して化学機械研磨することにより薄化できる。ここで、図示の例では、支持基板１１０を全て除去せずに、絶縁層１２０が露出する直前で化学機械研磨を停止する。
【００３２】
ここまでの段階においては、受光基板１００の表面が受光基板１００の支持基板２１０により覆われている。よって、処理基板２００側にける支持基板２１０の研磨、バンプ２２０の形成等により生じた塵芥は、受光基板１００側の支持基板１１０に付着していたとしても、支持基板１１０の薄化処理と共に除去される。
【００３３】
なお、上記のように受光基板１００側の支持基板１１０を薄化する場合も、薄化処理の前後に、積層基板３００をアニール処理してもよい。これにより、積層基板３００の残留応力を緩和できる。また、薄化処理により生じた応力を開放できる。アニール処理は、２００℃から３００℃の温度範囲で、３０分から６０分の処理時間で有効になる。
【００３４】
続いて、図７に示すように、絶縁層１２０の表面に残った支持基板１１０を化学エッチングにより除去する。エッチャントとして、支持基板１１０を食刻するが、絶縁層１２０とは反応しない選択性を有するものを用いる。これにより、積層基板３００には、厚さ１０μｍ程度の受光回路１１１が残る。これにより、支持基板１１０の除去後に形成される受光基板１００の表面は、絶縁層１２０自体の平坦性を有する。このように、化学機械研磨で支持基板１１０を残し、エッチングにより支持基板１１０を除去することにより、化学機械研磨により生じがちな研磨量の偏りを防止できる。
【００３５】
このように、上記の方法では、化学機械研磨をする場合に限って一時的に使用されるダミー基板を用いることなく薄化処理を実行して積層基板３００を製造できる。よって、ダミー基板の着脱等の作業工数を省くことができ、積層基板の製造工程を簡略化できる。
【００３６】
次に、図８に示すように、積層基板３００における受光基板１００側の表面に遮光層１７０を形成する。遮光層１７０は、受光基板１００におけるフォトダイオード１３２の周囲に入射する入射光を遮断する。換言すれば、受光基板１００において、フォトダイオード１３２が形成された領域に限って入射光を入射させる。
【００３７】
遮光層１７０は、例えばアルミニウム、タングステン等の金属材料を気相成長方により堆積させることにより形成できる。遮光層１７０の材料は、多層配線層１５０における配線材１５４と同じ材料であってもよい。ただし、遮光層１７０は、透過光を遮断できる厚さを有している。このように、フォトダイオード１３２に隣接して配することにより、遮光層１７０のパターン精度を向上させることができる。
【００３８】
このように、積層基板３００を用いた場合は、受光基板１００において支持基板１１０があった側からフォトダイオード１３２に光を入射させる裏面照射型イメージセンサが製造される。よって、以降の製造過程には、支持基板１１０が除去された跡に、入射光を透過させる層を形成する段階が含まれる。
【００３９】
次に、図９に示すように、絶縁層１２０および遮光層１７０の表面に平坦化層１７２を形成する。平坦化層１７２は、プラズマＣＶＤ等の物理蒸着法により堆積したシリコン酸化膜により形成できる。
【００４０】
次に、図１０に示すように、平坦化層１７２の表面に、有機平坦化層１７４を形成する。有機平坦化層１７４は、例えば、ポリイミド樹脂等を塗布することにより形成できる。これにより、受光基板１００の入射側端面の平坦性を向上させると共に、次に説明する他の樹脂層の接着性を向上させる。
【００４１】
なお、有機平坦化層１７４の耐熱温度は、他の層を形成するＳｉ化合物等に比較すると低い。よって、有機平坦化層１７４を形成した後の段階では、高温のアニール処理はできない。
【００４２】
次に、図１１に示すように、有機平坦化層１７４の表面に、オンチップカラーフィルタ１８０を形成する。オンチップカラーフィルタ１８０は、フォトダイオード１３２のそれぞれに対応して配される。また、オンチップカラーフィルタ１８０は、顔料を含むフォトレジスト材等により形成され、例えば赤、青および緑（原色系）またはシアン、マゼンタおよびイエロー（補色系）のいずれかに着色される。更に、オンチップカラーフィルタ１８０には、４色以上のフィルタが組み合わされる場合もある。
【００４３】
次に、図１２に示すように、有機平坦化層１７４およびオンチップカラーフィルタ１８０の各表面を含む受光基板１００の表面に、更に有機平坦化層１８２が形成される。これにより、オンチップカラーフィルタ１８０は、有機平坦化層１７４、１８２に埋設された状態になる。また、受光基板１００の最表面は再び平坦化される。
【００４４】
次に、図１３に示すように、有機平坦化層１８２の表面に、オンチップレンズ１９０が形成される。オンチップレンズ１９０は、有機樹脂により形成したレンズ材料層をエッチバック、リフロー等により加工してレンズ形状とすることにより形成される。オンチップレンズ１９０の各々は、中心が縁よりも厚い凸型レンズをなし、広い面積に入射した入射光をフォトダイオード１３２に集光する。尚、遮光層１７０、平坦化層１７２、有機平坦化層１７４、１８２、オンチップカラーフィルタ１８０、オンチップレンズ１９０は、これらの全てが必須なわけではなく、用途に応じて全部または一部を作成すればよい。
【００４５】
こうして、図１３に示した断面構造を有する積層半導体装置４００が完成する。積層半導体装置４００は、受光基板１００において支持基板１１０があった側から入射光が入射する裏面照射型イメージセンサである。フォトダイオード１３２への入射光により発生した電荷は、電圧信号として処理回路２１１に受け渡され、更に、デジタル変換等の処理を経て、バンプ２２０から外部に出力される。
【００４６】
積層半導体装置４００が形成された積層基板３００は、ダイシングにより切り分けられて多数のダイとなる。こうして得られたダイのそれぞれは、受光基板１００および処理基板２００を積層して製造したことにより、高い歩留りと高い集積密度とを兼ね備える。
【００４７】
なお、図７に示した状態から後に、遮光層１７０、オンチップカラーフィルタ１８０およびオンチップレンズ１９０のように光学的な機能を有する要素を受光基板１００の表面に形成する場合には、マスク等を受光基板１００に対して位置合わせする。この場合、絶縁層１２０、平坦化層１７２、有機平坦化層１７４、１８２を通じて見えるフォトダイオード１３２を、位置合わせ指標として利用してもよい。また、絶縁層１２０に、予めアライメントマークを形成しておいてもよい。更に、受光基板１００を赤外帯域の照明光により観察して、多層配線層１５０の構造物を位置合わせ指標として利用してもよい。
【００４８】
図１４は、他の積層基板３０１の断面図である。積層基板３０１は、図２に示した処理基板２００と同じ構造を有する一対の処理基板２０１、２０２を、接続パッド２６０どうしが接合されるように積層して形成される。処理基板２０１、２０２の接合に係る位置合わせ指標、位置合わせ方法および接合方法については、図３を参照して説明した通りである。これにより、処理基板２０１の処理回路２１２と処理基板２０２の処理回路２１３とが相互に接続され、一体的な回路を形成する。
【００４９】
次に、図１５に示すように、積層基板３０１における一方の処理基板２０２の支持基板２１０を薄化処理し、支持基板２１０の表面に露出した貫通電極２５６の端面にバンプ２２０を形成する。薄化処理の方法とバンプ２２０の形成方法は、図４および図５を参照して説明した通りである。
【００５０】
次に、図１６に示すように、図１５に示した状態の積層基板３０１と、図５に示した状態の積層基板３００とを接合して、積層基板３０２を形成する。積層基板３０１のバンプ２２０と積層基板３０２のバンプ２２０とは、銅バンプの相互拡散、はんだバンプの溶融等により接合できる。
【００５１】
こうして、積層基板３００に含まれる受光回路１１１および処理回路２１１と、積層基板３０１における処理回路２１２、２１３とが、バンプ２２０および貫通電極２５６を通じて相互に結合される。これにより、積層基板３０２全体では、積層基板３００の３倍に及ぶ大規模処理回路が形成される。
【００５２】
次に、図１７に示すように、積層基板３０２の図中下端に位置する処理基板２０１の支持基板２１０を薄化処理し、支持基板２１０の表面に露出した貫通電極２５６の端面にバンプ２２０を形成する。薄化処理の方法とバンプ２２０の形成方法は、図４および図５を参照して説明した場合と同様である。こうして、積層基板３０２に形成された大規模処理回路は、図中最下段の処理基板２０１のバンプ２２０を通じて外部に出力できる状態になる。
【００５３】
次に、図１８に示すように、薄化およびエッチングにより、積層基板３０２における受光基板１００の支持基板１１０を除去する。支持基板１１０の薄化および除去は、図６および図７を参照して説明した通りである。
【００５４】
続いて、図１９に示すように、受光基板１００において露出した絶縁層１２０の上に、遮光層１７０、平坦化層１７２、有機平坦化層１７４、１８２、オンチップカラーフィルタ１８０およびオンチップレンズ１９０を順次形成して、積層半導体装置４０１を完成する。これら光学要素の形成過程は、図８から図１３までを参照して説明した通りである。
【００５５】
こうして製造された積層半導体装置４０１は、処理回路２１１、２１２、２１３を含む大規模処理回路を備えるので、アナログ／デジタル変換器に加えて、バッファ回路、記憶回路、プロセッサ等を一体的に備えたイメージセンサとすることができる。また、処理基板２００、２０１、２０２を積層する過程では、受光基板１００の受光面が支持基板１１０に覆われた状態なので、処理基板２００、２０１、２０２の支持基板２１０の薄化処理等により生じた塵芥が受光基板１００の表面に残留してイメージセンサとしての性能に影響を与えることが防止される。
【００５６】
なお、積層半導体装置４０１の製造過程においても、処理基板２０１、２０２の積層段階、積層基板３００，３０１の積層段階のそれぞれの前後にアニール処理をしてもよい。しかしながら、個々の積層基板３００、３０１を積層する段階ではアニール処理なしに低温で接合し、全ての基板が積層された後に一括してアニール処理してもよい。これにより、初期に積層された基板が繰り返しアニール処理の熱にさらされることが防止される。
【００５７】
図２０は、更に他の積層基板３０３の断面図である。積層基板３０３は、図５に示した状態の積層基板３００に、複数の処理基板２０１を１枚ずつ順次積層して形成される。即ち、支持基板１１０を残した状態の積層基板３００に対して、支持基板２１０を薄化する前の処理基板２０１を接合し、支持基板２１０を薄化し、バンプ２２０を形成する段階を繰り返すことにより、多層の積層基板３０３を形成できる。
【００５８】
上記のように、積層基板３０３の製造過程においては、処理基板２０１を１枚ずつ順次積層していくので、要求仕様に応じて任意の数の処理基板２０１を積層することができる。なお、図１４から図１６までに示したように予め作製した積層基板３０１を更に他の基板に積層する手順と、図２０に示すように、処理基板２０１を一枚ずつ積層する手順とを混在させて、更に大規模な積層半導体装置を製造してもよい。
【００５９】
また、この積層過程においては、受光基板１００の受光面を支持基板１１０に覆った状態のまま、処理基板２０１の積層と薄化を繰り返すことができる。よって、処理基板２０１における支持基板２１０の薄化処理等により生じた塵芥が受光基板１００の表面に残留してイメージセンサとしての性能に影響を与えることが防止される。
【００６０】
これにより、研磨等の薄化処理で一時的に使用されるダミー基板を用いることなく、多層の積層半導体装置を製造できる。よって、積層半導体装置を製造する場合の工数を低減できると共に、破棄されるダミー基板の消費を抑制できる。
【００６１】
なお、上記のような積層基板３０３を作製する場合も、個々の積層段階ではアニール処理なしに低温で接合し、全ての基板が積層された後に一括してアニール処理してもよい。これにより、初期に積層された基板が繰り返しアニール処理の熱にさらされることが防止される。
【００６２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６４】
１００  受光基板、１１０  支持基板、１１１  受光回路、１２０  絶縁層、１３０、２３０  半導体ウェル、１３２  フォトダイオード、１４０、２４０  ゲート電極、１５０、２５０  多層配線層、１５２、２５２  層間絶縁材、１５４、２５４  配線材、１６０、２６０  接続パッド、１７０  遮光層、１７２  平坦化層、１７４、１８２  有機平坦化層、１８０  オンチップカラーフィルタ、１９０  オンチップレンズ、２００、２０１、２０２  処理基板、２１０  支持基板、２１１、２１２、２１３  処理回路、２２０  バンプ、２５６  貫通電極、３００、３０１、３０２、３０３  積層基板、４００、４０１  積層半導体装置
【図１】
2014107448.tif 000003
【図２】
2014107448.tif 000004
【図３】
2014107448.tif 000005
【図４】
2014107448.tif 000006
【図５】
2014107448.tif 000007
【図６】
2014107448.tif 000008
【図７】
2014107448.tif 000009
【図８】
2014107448.tif 000010
【図９】
2014107448.tif 000011
【図１０】
2014107448.tif 000012
【図１１】
2014107448.tif 000013
【図１２】
2014107448.tif 000014
【図１３】
2014107448.tif 000015
【図１４】
2014107448.tif 000016
【図１５】
2014107448.tif 000017
【図１６】
2014107448.tif 000018
【図１７】
2014107448.tif 000019
【図１８】
2014107448.tif 000020
【図１９】
2014107448.tif 000021
【図２０】
2014107448.tif 000022