(57)【要約】【課題】  発振器の特性劣化及び製造プロセスの煩雑化を抑制しつつ、発振器の発振周波数を適切に調整することが可能な半導体装置及びその製造方法の提供。【解決手段】  半導体基板５０上に、トランジスタ１２と、これに接続され、信号線路３２及び信号線路３２の両側に沿って所定の距離で位置する第１グランド３４を含むコプレーナ線路３０とを含む発振器１００を形成する工程と、発振器１００の特性を測定する工程と、第１グランド３４上に設けられるべき調整グランド４２の層のパターンを備えてなり、調整グランド４２の平面上における信号線路３２との距離が、所定の距離と同じ距離のパターンおよび所定の距離よりも小さい距離のパターンを含む複数の調整マスクの中から、測定の結果に基づいて１つを選択する工程と、選択された調整マスクを利用して第１グランド３４上に調整グランド４２を形成する工程と、を備える半導体装置の製造方法。【選択図】  図７
2014096642.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、トランジスタと、これに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路とを含む発振器を形成する工程と、
前記発振器の特性を測定する工程と、
前記第１グランド上に設けられるべき調整グランドの層のパターンを備えてなり、前記調整グランドの平面上における前記信号線路との距離が、前記所定の距離と同じ距離のパターンおよび前記所定の距離よりも小さい距離のパターンを含む複数の調整マスクの中から、前記測定の結果に基づいて１つを選択する工程と、
前記選択された調整マスクを利用して前記第１グランド上に調整グランドを形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に、トランジスタと、これに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路とを含む発振器を形成する工程と、
前記発振器の特性を測定する工程と、
前記信号配線を覆う領域を備えた、前記第１グランド上に設けられるべき調整グランドの層のパターンをそれぞれが備えてなり、前記信号配線を覆う領域の割合が互いに異なる複数の調整マスクの中から、前記測定の結果に基づいて１つを選択する工程と、
前記選択された調整マスクを利用して前記第１グランド上に前記調整グランドを形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記第１グランドと前記調整グランドの間には、両者の間を電気的に接続するビアが設けられてなることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１グランドと前記調整グランドの間には、第２グランドがさらに設けられてなり、前記発振器の特性の測定は、前記第２グランドが形成された後に実施されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項５】
前記第１グランドと前記第２グランドの間には絶縁膜が介在してなり、前記第１グランドを形成するために用いられるマスクは、キャパシタの下部電極のパターンを形成するために用いられるマスクと共通であり、
前記第２グランドを形成するために用いられるマスクは、キャパシタの上部電極のパターンを形成するために用いられるマスクと共通であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記調整マスクは、前記発振器と接続される配線層のパターンを形成するために用いられるマスクと共通であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項７】
前記調整グランドを形成した場合の前記発振器の周波数帯は、前記発振器の特性を測定した時点での周波数帯よりも低いことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項８】
半導体基板と、
前記半導体基板上に設けられた発振器とを備え、
前記発振器は、トランジスタとこれに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路を含んでなり、
前記コプレーナ線路には、前記第１グランド上に設けられ、平面上における前記信号線路との距離が、前記所定の距離よりも小さい距離の調整グランドの層からなるパターンを含むことを特徴とする半導体装置。
【請求項９】
半導体基板と、
前記半導体基板上に設けられた発振器とを備え、
前記発振器は、トランジスタとこれに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路を含んでなり、
前記コプレーナ線路には、前記第１グランド上に設けられるとともに、前記信号線路を覆う領域を備えた調整グランドの層からなるパターンを含むことを特徴とする半導体装置。
【請求項１０】
前記第１グランドと前記調整グランドの間には、第２グランドがさらに設けられてなることを特徴とする請求項８または９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器を含む半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体基板上に、トランジスタ、バラクタダイオード、キャパシタ、及びコプレーナ線路から構成される発振器を形成する技術が知られている。コプレーナ線路は、信号線路及び信号線路の両側に沿って形成されたグランドとを含み、その特性インピーダンスは発振器の発振周波数に影響を与える。
【０００３】
特許文献１には、電圧制御発振器に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特２００１−２８４９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、製造工程において、例えばコプレーナ線路における信号線路とグランドとの間の容量値にばらつきが生じると、発振周波数が所望の周波数からズレてしまう場合がある。
【０００６】
本発明は上記課題に鑑みなされたものであり、発振器の特性劣化及び製造プロセスの煩雑化を抑制しつつ、発振器の発振周波数を適切に調整することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板上に、トランジスタと、これに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路とを含む発振器を形成する工程と、前記発振器の特性を測定する工程と、前記第１グランド上に設けられるべき調整グランドの層のパターンを備えてなり、前記調整グランドの平面上における前記信号線路との距離が、前記所定の距離と同じ距離のパターンおよび前記所定の距離よりも小さい距離のパターンを含む複数の調整マスクの中から、前記測定の結果に基づいて１つを選択する工程と、前記選択された調整マスクを利用して前記第１グランド上に調整グランドを形成する工程と、を備えることを特徴とする半導体装置の製造方法である。
【０００８】
本発明は、半導体基板上に、トランジスタと、これに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路とを含む発振器を形成する工程と、前記発振器の特性を測定する工程と、前記信号配線を覆う領域を備えた、前記第１グランド上に設けられるべき調整グランドの層のパターンをそれぞれが備えてなり、前記信号配線を覆う領域の割合が互いに異なる複数の調整マスクの中から、前記測定の結果に基づいて１つを選択する工程と、前記選択された調整マスクを利用して前記第１グランド上に前記調整グランドを形成する工程と、を備えることを特徴とする半導体装置の製造方法である。
【０００９】
上記構成において、前記第１グランドと前記調整グランドの間には、両者の間を電気的に接続するビアが設けられてなる構成とすることができる。
【００１０】
上記構成において、前記第１グランドと前記調整グランドの間には、第２グランドがさらに設けられてなり、前記発振器の特性の測定は、前記第２グランドが形成された後に実施される構成とすることができる。
【００１１】
上記構成において、前記第１グランドと前記第２グランドの間には絶縁膜が介在してなり、前記第１グランドを形成するために用いられるマスクは、キャパシタの下部電極のパターンを形成するために用いられるマスクと共通であり、前記第２グランドを形成するために用いられるマスクは、キャパシタの上部電極のパターンを形成するために用いられるマスクと共通である構成とすることができる。
【００１２】
上記構成において、前記調整マスクは、前記発振器と接続される配線層のパターンを形成するために用いられるマスクと共通である構成とすることができる。
【００１３】
上記構成において、前記調整グランドを形成した場合の前記発振器の周波数帯は、前記発振器の特性を測定した時点での周波数帯よりも低い構成とすることができる。
【００１４】
本発明は、半導体基板と、前記半導体基板上に設けられた発振器とを備え、前記発振器は、トランジスタとこれに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路を含んでなり、前記コプレーナ線路には、前記第１グランド上に設けられ、平面上における前記信号線路との距離が、前記所定の距離よりも小さい距離の調整グランドの層からなるパターンを含む構成とすることができる。
【００１５】
本発明は、半導体基板と、前記半導体基板上に設けられた発振器とを備え、前記発振器は、トランジスタとこれに接続され、信号線路及び前記信号線路の両側に沿って所定の距離で位置する第１グランドを含むコプレーナ線路を含んでなり、前記コプレーナ線路には、前記第１グランド上に設けられるとともに、前記信号線路を覆う領域を備えた調整グランドの層からなるパターンを含む構成とすることができる。
【００１６】
上記構成において、前記第１グランドと前記調整グランドの間には、第２グランドがさらに設けられてなる構成とすることができる。
【発明の効果】
【００１７】
本発明によれば、発振器の特性劣化及びプロセスの煩雑化を抑制しつつ、電圧制御発振器の発振周波数を適切に調整することができる。
【図面の簡単な説明】
【００１８】
【図１】電圧制御発振器の概略回路図である。
【図２】容量のばらつきによる発振周波数のズレを示すグラフである。
【図３】製造方法の原理図である。
【図４】製造工程を示すフローチャートである。
【図５】実施例１に係る半導体装置の製造工程図（その１）である。
【図６】実施例１に係る半導体装置の製造工程図（その２）である。
【図７】実施例１に係るマスクの選択工程を説明する断面図である。
【図８】実施例１に係るマスクの選択工程を説明する平面図である。
【図９】調整グランドによる修正結果を示すグラフである。
【図１０】実施例２に係るマスクの選択工程を説明する上面図である。
【図１１】実施例３に係る半導体装置の製造工程図（その１）である。
【図１２】実施例３に係る半導体装置の製造工程図（その２）である。
【発明を実施するための形態】
【実施例１】
【００１９】
図１は、実施例１に係る電圧制御発振器（ＶＣＯ：Voltage-Controlled Oscillator）の概略回路図である。電圧制御発振器１００は、負性抵抗回路１０、疎結合用のキャパシタ２０及び２１、バラクタダイオード２２、並びにコプレーナ線路３０（コプレーナ共振器）から構成されている。
【００２０】
負性抵抗回路１０は、トランジスタ１２と、キャパシタ１４を含む正帰還部１６を有する。トランジスタには、例えばバイポーラ型または電界効果型（ＦＥＴ：Field-Effect transistor）のトランジスタを用いることができる。トランジスタ１２のドレイン側の端子は電源電圧Ｖｃｃに接続され、ソース側の端子は出力端子Ｏｕｔに接続されている。また、トランジスタ１２のソース端子の出力は、正帰還部１６を介してトランジスタ１２のゲート端子に入力されるようになっており、これにより信号の発振（増幅）が可能となっている。
【００２１】
負性抵抗回路１０におけるトランジスタ１２のゲート端子には、キャパシタ２０を介してコプレーナ線路３０が接続されている。コプレーナ線路３０は、信号線路３２と、その両端に沿って形成されたグランド線路（第１グランド３４）とを含み、発振信号を発生させる共振器として機能する。
【００２２】
コプレーナ線路の反対側（負性抵抗回路１０が接続されていない側）には、キャパシタ２１が接続され、更にバラクタダイオード２２及び抵抗２４のそれぞれを介して接地されている。バラクタダイオード２２には、入力端子Ｉｎから電圧信号が入力され、当該電圧信号により発振周波数を変化させることが可能となっている。電圧制御発振器１００におけるインダクタンスをＬ、容量をＣとすると、発振周波数ｆとの関係は以下の式で表される
ｆ∝１／｛２π＊（√ＬＣ）｝………（式１）
なお、図１に示すキャパシタ１４、２０、２１には、それぞれ例えばＭＩＭ（Metal Insulation Metal）構造のキャパシタを用いることができるが、これ以外の形態のキャパシタを用いてもよい。
【００２３】
上記の式によれば、電圧制御発振器１００において容量Ｃの値がばらつくと、それに伴い発振周波数ｆの値もばらつくため、所望の変調周波数を満たす発振が行えなくなる場合がある。
【００２４】
図２は、容量のばらつきによる発振周波数のズレを示すグラフである。グラフの横軸は入力信号である電圧の大きさを、縦軸は発振周波数をそれぞれ示す。また、ｆ０で示す帯域は所望の変調周波数帯域であり、Ｃ０は当該所望の領域において周波数変調が行われている場合のグラフである。これに対し、Ｃ１では発振周波数が所望の領域の値より大きく、Ｃ２では発振周波数が所望の領域の値より小さくなっており、共に所望の周波数変調を行うことができていない。
【００２５】
容量ばらつきが生じる原因は様々であるが、１つにはコプレーナ線路３０における信号線路３２とグランド線路（第１グランド３４）との容量が、製造工程におけるマスクの精度等に起因してばらつくことが挙げられる。対策としては、予め当該ばらつき（ズレ）を見込んで必要変調幅より変調周波数を大きく設定することや、コプレーナ線路３０に並行してオープンスタブを設け、両者の間にワイヤを打つことにより容量を事後的に調整する等の方法がある。しかし、これらの方法はいずれも電圧制御発振器１００のＱ値を劣化させるため、位相雑音の増加や変調感度が低下といった特性劣化を生じる場合がある。また、後者の方法では、ワイヤを打つ工程や、その後に再評価を行う工程等が必要となることにより、製造プロセスが煩雑化してしまう。
【００２６】
そこで、以下の実施例では、電圧制御発振器の特性劣化及び製造プロセスの煩雑化を抑制しつつ、電圧制御発振器の発振周波数を適切に調整することのできる半導体装置及びその製造方法について説明する。
【００２７】
図３は、発振周波数を調整する原理を説明するためのコプレーナ線路３０の断面図である。図３（ａ）に示すように、製造工程において、最初に半導体基板５０上に、コプレーナ線路３０における１層目の配線層（信号線路３２及び第１グランド３４）を形成する。次に、図３（ｂ）に示すように、第１グランド３４上に周波数調整用の２層目の配線層（調整グランド４２）を形成する。ここで、２層目の配線層を形成するにあたり、事前に複数種類のマスクを用意しておく。そして、図３（ａ）の状態で電圧制御発振器１００の特性の測定を行い、当該測定結果に基づいて、２層目の配線層を形成するためのマスクを選択する。
【００２８】
図３（ｂ）は、調整グランド４２が第１グランド３４から大きくせり出し、信号線路３２との距離が近くなるようなマスクを選択した場合である。この場合、コプレーナ線路３０における対地容量が増加し、発振周波数が低周波側に大きくシフトする。このように、調整グランド４２と信号線路３２との距離を調整することにより、発振周波数を所望の値だけシフトさせることが可能となる。
【００２９】
図４は、具体的な製造プロセスを示すフローチャートであり、以下の説明における各ステップは当該図のものである。また、図５及び図６は、図４の製造工程に対応する断面模式図である。図５（ａ）は、図４のステップＳ１０に対応するもので、以下同様に、図５（ｂ）はステップＳ１２及びＳ１４に、図５（ｃ）はステップＳ２０に、図６はステップＳ２２〜Ｓ２６に、それぞれ対応する。製造工程に入る前提として、調整グランド４２を形成するためのマスクを、予め複数用意（形成）しておく。
【００３０】
最初に、半導体基板５０上にトランジスタ構造を形成する（ステップＳ１０）。トランジスタとしては、例えばガリウムヒ素（ＧａＡｓ）を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を用いることができ、そのゲート幅の合計は例えば２００μｍとすることができる。具体的には、半導体基板５０に活性化領域（不図示）を形成した後に、図５（ａ）に示すように、半導体基板５０の表面にゲート電極Ｇ並びに他のオーミック電極（ソース電極Ｓ及びドレイン電極Ｄ）を形成することで、トランジスタ１２を形成する。このとき、バラクタダイオード２２の電極も同時に形成する。バラクタダイオード２２のアノード長は例えば６μｍ、アノード幅の合計は例えば１５００μｍとすることができる。
【００３１】
次に、第１層の配線の形成を行う（ステップＳ１２）。図５（ｂ）に示すように、第１層の配線５４には、コプレーナ線路３０の信号線路３２及び第１グランド３４と、ＭＩＭキャパシタ（ここでは代表として符号２０を用いる、以下同様。）の下部電極２６とが含まれる。第１層の配線５４は、半導体基板５０上に形成された絶縁層５２上に形成される。コプレーナ線路３０の信号線路３２には、例えば金（Ａｕ）を用いることができる。また、信号線路３２の配線幅は例えば３０μｍ、配線長は例えば１０００μｍとすることができる。また、信号線路３２と第１グランド３４との距離（ギャップの長さ）は例えば４０μｍとすることができる。
【００３２】
次に、第２層の配線の形成を行う（ステップＳ１４）。図５（ｂ）に示すように、第２層の配線５８には、コプレーナ線路３０の第２グランド３８と、ＭＩＭキャパシタ２０の上部電極２８とが含まれる。第２層の配線５８は、第１層の配線５４上に形成された絶縁層５６上に形成される。本実施例では、第２グランド３８の幅は、第１グランド３４の幅と同じになるように設定されている。
【００３３】
ここで、第１グランド３４と第２グランド３８の間を電気的に接続するために、絶縁層５６にビア３６を形成する。ビア３６は絶縁層５６を貫通する穴であり、円形あるいは矩形の平面形状を有している。ビア３６は典型的には第１グランド３４の延長方向に飛び飛びに複数設けられている。以下説明する他ビアも同様の態様を有する。また、キャパシタ２０における上部電極２８と下部電極２６の間には、キャパシタの誘電体膜として機能させるために、絶縁層５６とは異なる誘電体層２９を形成する。誘電体層２９には、例えば窒化シリコン（ＳｉＮ）を用いることができる。また、キャパシタの容量は、図１の負性抵抗回路１０側の疎結合キャパシタ２０は例えば０．３ｐＦ、反対側の疎結合キャパシタ２１は例えば１．０ｐＦとすることができる。本実施例では、図示しないが、本ステップにおいて電圧制御発振器１００（ＶＣＯ）の特性評価を行う試験用端子を形成する。
【００３４】
次に、電圧制御発振器１００（ＶＣＯ）の特性評価を行う（ステップＳ１６）。特性評価では、図２のグラフのように電圧変化に対する発振周波数の変化を測定し、実際に得られた測定値と基準値（所望の変調周波数）とを比較する。なお、この特性評価はステップＳ１４で形成された試験用端子（図示なし）を用いて測定する。次に、ステップＳ１６の特性評価に基づいて、調整グランド４２を含む第３層の配線を形成するための調整マスクを選択する（ステップＳ１８）。この点については後段で詳述する。
【００３５】
次に、第３層の配線の形成を行う（ステップＳ２０）。図５（ｃ）に示すように、第３層の配線６２には、コプレーナ線路３０の調整グランド４２が含まれる。また、第３層の配線６２には、他にも、電圧制御発振器１００と接続される電子素子及び配線（例えば、方向性結合器等）を形成するための配線層が含まれる。第３層の配線６２は、第２層の配線５８上に形成された絶縁層６０上に形成する。また、第２グランド３８と調整グランド４２とを接続するために、絶縁層６０にビア４０を形成する。
【００３６】
次に、第４層の配線の形成を行う（ステップＳ２２）。図６に示すように、第４層の配線６６は、コプレーナ線路３０の調整グランドと接続されたベタグランド４６が含まれる。第４層の配線６６は、第３層の配線６２上に形成された絶縁層６４上に形成する。また、調整グランド４２とベタグランド４６とを接続するために、絶縁層６４にビア４４を形成する。
【００３７】
図５（ａ）〜図６に示す工程において、第１層の配線５４、第２層の配線５８、第３層の配線６２、及び第４層の配線６６には、例えば金（Ａｕ）、銅（Ｃｕ）、アルミ（Ａｌ）等を用いることができ、その厚みは例えば０．５μｍ〜３μｍとすることができる。また、各配線層間の絶縁層（５２、５６、６０、６４）には、例えばポリイミドを用いることができ、その厚みは例えば２〜５μｍとすることができる。
【００３８】
次に、第４層の配線６６上に保護膜７０の形成を行う（ステップＳ２４）。保護膜７０には、例えば窒化シリコン（ＳｉＮ）を用いることができ、その厚みは例えば５０μｍ〜３００μｍとすることができる。次に、保護膜７０の一部をエッチング等により除去し、第４層の配線６６とコンタクトを図るための端子を形成する（ステップＳ２６）。図６に示すように、端子は下地金属（ＵＢＭ：Under Barrier Metal）７２上に半田ボール７４を設けることにより形成される。下地金属７２には、例えば金（Ａｕ）を用いることができる。半田ボール７４には、例えば錫銀銅（ＳｎＡｇＣｕ）を用いることができ、その直径は例えば２００μｍ〜５００μｍとすることができる。また、半田ボール７４同士の距離（ピッチ）は、例えば１００μｍ〜３００μｍとすることができる。以上の工程により、実施例１に係る半導体装置が完成する。
【００３９】
図７及び図８は、ステップＳ１６の特性評価に基づき、ステップＳ１８において調整マスクを選択する方法を説明するための図である。図７（ａ）〜（ｃ）は、それぞれ製造工程におけるコプレーナ線路部分の概略断面図であり、３種類の調整マスクにより形成された調整グランド（４２Ａ〜４２Ｃ）の構成を示している。図７（ａ）〜（ｃ）では、説明の便宜のために第１グランド３４及び第２グランド３８を１つにまとめて図示し、層間の絶縁層等の表示も省略している。また、図７（ｄ）はステップＳ１６における測定結果を示すグラフである。図８（ａ）〜（ｃ）は、それぞれ図７（ａ）〜（ｃ）に対応する上面図であり、調整グランド４２より上側にある層（ベタグランド４６等）の表示は省略している。図８（ｄ）のグラフは、図７（ｄ）と同一のものである。
【００４０】
図７（ｄ）に示す測定結果は、Ａ〜Ｃの順に発振周波数の変調帯域が低くなっている。ここで、コプレーナ線路３０を設計するにあたっては、想定される発振周波数の測定結果のうち最も低い測定結果Ｃに合わせて、所望の周波数帯ｆ０を設定しておくことが好ましい。これは、本実施例における発振周波数の調整方法では、周波数を低い方にシフトさせることは容易であるが、その逆を行うことは難しいためである。
【００４１】
発振周波数が最も高い測定結果Ａが得られた場合には、図７（ａ）及び図８（ａ）に示すように、信号線路３２との距離が最も近くなる調整グランド４２Ａを形成するための調整マスクを選択する。発振周波数が最も低い測定結果Ｃが得られた場合には、図７（ｃ）及び図８（ｃ）に示すように、信号線路３２との距離が最も遠くなる調整グランド４２Ｃを形成するための調整マスクを選択する。本実施例では、調整グランド４２Ｃの幅（半導体基板５０の上面方向から見た場合の信号線路３２との距離）は、第１グランド３４及び第２グランド３８と同じとなっている。発振周波数が中程度（測定結果Ａと測定結果Ｃの中間）の測定結果Ｂが得られた場合には、図７（ｂ）及び図８（ｂ）に示すように、信号線路３２との距離が中程度（４２Ａ及び４２Ｂの中間）となる調整グランド４２Ｂを形成するための調整マスクを選択する。
【００４２】
図９は、調整グランド４２による修正結果を示すグラフである。図９（ａ）は修正前の特性を、図９（ｂ）は修正後の特性をそれぞれ示す。図示するように、所望の変調周波数との乖離が最も大きい測定結果Ａに対しては、信号線路３２との距離が最も近い調整グランド４２Ａにより、周波数を低周波側に大きくシフトさせている。また、所望の変調周波数との乖離が最も小さい測定結果Ｃに対しては、信号線路３２との距離が最も遠い調整グランド４２Ｃにより、周波数をほとんどシフトさせていない。また、所望の変調周波数との乖離が中程度の測定結果Ｂに対しては、信号線路３２との距離が中程度の調整グランド４２Ｂにより、周波数を低周波側にシフトさせている。その結果、全ての測定結果Ａ〜Ｃに対し、調整後の測定結果Ａ’〜Ｃ’は、周波数変調が所望の領域に収まるようになっている。
【００４３】
以上のように、実施例１に係る半導体装置によれば、製造工程において電圧制御発振器１００の特性を測定した上で、予め用意した複数の調整マスクのうち１つを用いて、調整グランド４２の形成を行う。本製造方法によれば、周波数の調整工程においては、予め用意した調整マスクから、調整に最適な１つのマスクを選択するだけでよいため、製造プロセスの煩雑化を抑制しつつ、周波数の調整を適切に行うことができる。また、本製造方法は、コプレーナ線路にワイヤを打つ場合と比べてＱ値の劣化が少ないため、位相雑音の増加や変調感度の低下による特性劣化を抑制することができる。
【００４４】
また、実施例１では、調整グランド４２が信号線路３２の両側に沿って形成され、且つ調整グランド４２と信号線路３２との距離がそれぞれ異なるように、複数の調整マスクのそれぞれを形成している。換言すれば、複数の調整マスクは、調整グランド４２の平面上（基板５０の表面に対し垂直方向から見た場合）における信号線路３２との距離が、信号線路３２と第１グランド３４の平面上の距離と同じ所定の距離となるパターンと、当該所定の距離よりも小さい距離となるパターンとを含む。これにより、発振周波数の調整を段階的に行うことができる。なお、実施例１では、発振周波数の調整を３段階で行うようにしたが、調整マスクの数を増やして４段階以上で調整を行うようにしてもよい。これにより、更に精度の高い周波数調整が可能となる。反対に、調整マスクの数を少なくして２段階で調節を行うことも可能である。
【実施例２】
【００４５】
実施例２は、調整マスクの具体的形態を変更した例である。
【００４６】
図１０は、実施例２における調整マスクの選択方法を説明するための図であり、実施例１の図８に対応する（断面図の記載は省略する）。また、調整グランドの形成以外については実施例１と同様であるため、詳細な説明を省略する。
【００４７】
図１０（ａ）〜（ｃ）に示すように、実施例２における調整グランド４２Ａ〜４２Ｃは、信号線路３２に沿って形成されると共に、その一部が信号線路３２の上部を異なる割合で覆うように形成されている。調整グランド４２が信号線路３２を覆う割合が大きいほど、対地容量が増加するため、発振周波数は低周波側へシフトする。ただし、図１０（ｃ）では、調整グランド４２Ｃによる周波数シフト量を抑制するため、調整グランド４２Ｃが信号線路３２の上部を覆わない構成となっている。すなわち、上記の「異なる割合で覆う」とは、調整グランド４２が信号線路３２を全く覆わない場合をも含むものとする。
【００４８】
調整マスクの選択にあたっては、実施例１と同様に、発振周波数が最も高い測定結果Ａが得られた場合には、図１０（ａ）に示すように、信号線路３２を覆う割合が最も大きい調整グランド４２Ａを形成するための調整マスクを選択する。発振周波数が最も低い測定結果Ｃが得られた場合には、図１０（ｃ）に示すように、信号線路３２を覆う割合が最も小さい調整グランド４２Ｃを形成するための調整マスクを選択する。発振周波数が中程度（測定結果Ａと測定結果Ｃの中間）の測定結果Ｂが得られた場合には、図１０（ｂ）に示すように、信号線路３２を覆う割合が中程度（４２Ａ及び４２Ｂの中間）となる調整グランド４２Ｂを形成するための調整マスクを選択する。
【００４９】
上記の調整の結果、実施例１（図９）と同様に、所望の変調周波数との乖離が最も大きい測定結果Ａは低周波側に大きくシフトし、所望の変調周波数との乖離が最も小さい測定結果Ｃはほとんどシフトしない。また、所望の変調周波数との乖離が中程度の測定結果Ｂの低周波側へのシフト量は、測定結果Ａ及びＣの中間値となる。その結果、全ての測定結果Ａ〜Ｃに対し、調整後の測定結果Ａ’〜Ｃ’は、周波数変調が所望の領域に収まるようになっている。
【００５０】
以上のように、実施例２においても、実施例１と同様に、予め用意した複数の調整マスクのうち１つを用いて調整グランド４２の形成を行うことにより、製造プロセスの煩雑化を抑制しつつ、周波数の調整を適切に行うことができる。また、実施例２では、調整グランド４２が信号線路３２の両側に沿って形成されると共に調整グランド４２の一部が信号線路３２を覆うように形成され、且つ調整グランド４２が信号線路３２を覆う割合がそれぞれ異なるように、複数の調整マスクのそれぞれを形成している。これにより、発振周波数の調整を段階的に行うことができる。なお、実施例２においても、実施例１と同様に、調整マスクの数を増やして４段階以上で行ってもよいし、反対に調整マスクの数を減らして２段階で調節を行ってもよい。
【実施例３】
【００５１】
実施例３は、コプレーナ線路のグランドの形成方法を変更した例である。
【００５２】
図１１及び図１２は、実施例３に係る半導体装置の製造工程を示す断面図であり、実施例１の図５及び図６に対応する。本実施例では、実施例１との相違点を中心に説明し、その他の部分については詳細な説明を省略する。
【００５３】
図１１（ｂ）に示すように、実施例３では、コプレーナ線路３０の第２グランド３８を形成するにあたり、実施例１のように第１グランド３４の幅と同じとするのではなく、その下のビア３６の延長領域にのみ配線層（３８）を形成している。すなわち、実施例３では、コプレーナ線路３０における第２グランド３８は実質的には形成されず、第１グランド３４のみの１層グランド構造となっている。この場合でも、図１１（ｃ）における調整グランド４２の形成工程以降は実施例１と同様であるから、予め用意した複数の調整マスクのうち１つを用いて調整グランド４２の形成を行うことにより、製造プロセスの煩雑化を抑制しつつ、周波数の調整を適切に行うことができる。
【００５４】
実施例１〜３では、コプレーナ線路３０の信号線路３２を含む層を第１層の配線５４とした場合に、第２グランド３８を含む第２層の配線５８を挟んだ第３層の配線６２において、調整グランド４２の形成を行っている。しかし、図３の原理図にて示したように、調整グランド４２は、コプレーナ線路３０の信号線路３２及びその両側の第１グランド３４と異なる層に形成されていればよい。従って、例えば実施例１〜３における第２層の配線５８において、調整グランド４２の形成を行ってもよい。
【００５５】
また、実施例１〜３では、コプレーナ線路３０の第１グランド３４と、キャパシタ２０の下部電極２６とを、共通のマスクにより形成している（配線５４）。また、コプレーナ線路３０の第２グランド３８と、キャパシタ２０の上部電極２８とを、共通のマスクにより形成している（配線５８）。このように、コプレーナ線路３０とＭＩＭキャパシタ２０の形成を共通のマスクを用いて同時に行うことで、製造工程の効率化を図ることができる。
【００５６】
また、実施例１〜３では、コプレーナ線路３０の調整グランド４２と、電圧制御発振器１００に接続される配線層（他の電子素子及び配線）との形成を、共通のマスクを用いて行っている（配線６２）。このように、調整グランド４２の形成工程を、電圧制御発振器１００に必要な他の構成要素の形成と同時に行うことで、製造工程の効率化を図ることができる。
【００５７】
また、実施例１〜３では、調整グランド４２を形成した場合の電圧制御発振器１００Ａ’〜Ｃ’の周波数帯は、電圧制御発振器１００の特性を測定した時点での周波数帯Ａ〜Ｃよりも低くなっている。調整グランド４２による周波数の調整は、周波数帯を低くする方向で調整する調整する方が容易であるため、上記構成により、周波数帯の調整を容易に行うことができる。
【００５８】
実施例１〜３では、トランジスタ１２、キャパシタ２０、バラクタダイオード２２、及びコプレーナ線路３０を含む電圧制御発振器１００を例に説明を行ったが、発振器の具体的な形態はこれに限定されるものではない。実施例１〜３に係る製造方法は、トランジスタと、これに接続されたコプレーナ線路（信号線路及び当該信号線路から所定の距離で位置するグランドを含むもの）を備えた発振器であれば、種々の発振器に対し適用することが可能である。
【００５９】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６０】
１０                      負性抵抗回路
１２                      トランジスタ
１４、２０、２１          キャパシタ
１６                      正帰還部
２２                      バラクタダイオード
２４                      抵抗
２６                      下部電極
２８                      上部電極
２９                      誘電体層
３０                      コプレーナ線路
３２                      信号線路
３４                      第１グランド
３６、４０、４４          ビア
３８                      第２グランド
４２                      調整グランド
４６                      ベタグランド
５０                      半導体基板
５２、５６、６０、６４    絶縁層
５４、５８、６２、６６    配線層
７０                      保護膜
７２                      下地金属
７４                      半田ボール
１００                    電圧制御発振器
【図１】
2014096642.tif 000003
【図２】
2014096642.tif 000004
【図３】
2014096642.tif 000005
【図４】
2014096642.tif 000006
【図５】
2014096642.tif 000007
【図６】
2014096642.tif 000008
【図７】
2014096642.tif 000009
【図８】
2014096642.tif 000010
【図９】
2014096642.tif 000011
【図１０】
2014096642.tif 000012
【図１１】
2014096642.tif 000013
【図１２】
2014096642.tif 000014