(57)【要約】【課題】欠陥画素の検出に必要な時間を短縮できる欠陥画素検出装置及び欠陥画素検出方法を提供すること。【解決手段】本実施形態の欠陥画素検出装置は、固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する検出器と、検出器で検出された色信号に対応する画素のアドレスが画面単位で記憶される第１，第２のメモリと、固体撮像素子から出力される第１の画面を構成する色信号のうち、検出器で検出された色信号に対応する画素のアドレスを第１のメモリに記憶させ、第１のメモリに記憶されているアドレスと、固体撮像素子から出力される第２の画面を構成する色信号のうち、検出器で検出された色信号に対応する画素のアドレスとを、アドレスの一致・不一致に応じて前記第２のメモリに記憶する制御回路と、を備える。【選択図】図１
2014107788.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する検出器と、
前記検出器で検出された色信号に対応する画素のアドレスが画面単位で記憶される第１，第２のメモリと、
前記固体撮像素子から出力される第１の画面を構成する色信号のうち、前記検出器で検出された色信号に対応する画素のアドレスを前記第１のメモリに記憶し、
前記第１のメモリに記憶されているアドレスと、前記固体撮像素子から出力される第２の画面を構成する色信号のうち、前記検出器で検出された色信号に対応する画素のアドレスとを、前記アドレスの一致・不一致に応じて前記第２のメモリに記憶する制御回路と、
を備える欠陥画素検出装置。
【請求項２】
前記制御回路は、
前記第１のメモリに記憶されているアドレス及び前記固体撮像素子から出力される第２の画面を構成する色信号で、前記検出器で検出された色信号に対応する画素のアドレスのうち、前記アドレスが一致する画素のアドレスを前記第２のメモリに記憶する請求項１に記載の欠陥画素検出装置。
【請求項３】
前記制御回路は、
前記第１のメモリに記憶されているアドレスと、前記固体撮像素子から出力される第２の画面を構成する色信号で、前記検出器で検出された色信号に対応する画素のアドレスとを前記第２のメモリに記憶する請求項１に記載の欠陥画素検出装置。
【請求項４】
前記制御回路は、
前記第２のメモリに記憶されているアドレスと、前記固体撮像素子から出力される第３の画面を構成する色信号のうち、前記検出器で検出された色信号に対応する画素のアドレスとを、前記アドレスの一致・不一致に応じて前記第１のメモリに記憶する請求項１に記載の欠陥画素検出装置。
【請求項５】
前記制御回路は、
前記第２のメモリに記憶されているアドレス及び前記固体撮像素子から出力される第３の画面を構成する色信号で、前記検出器で検出された色信号に対応する画素のアドレスのうち、前記アドレスが一致する画素のアドレスを前記第１のメモリに記憶する請求項４に記載の欠陥画素検出装置。
【請求項６】
前記制御回路は、
前記第２のメモリに記憶されているアドレスと、前記固体撮像素子から出力される第３の画面を構成する色信号で、前記検出器で検出された色信号に対応する画素のアドレスとを前記第１のメモリに記憶する請求項４に記載の欠陥画素検出装置。
【請求項７】
前記制御回路は、
前記固体撮像素子から出力される第３の画面以降の画面を構成する色信号について、前記第１又は前記第２のメモリに記憶されているアドレスと、前記固体撮像素子から出力される画面を構成する色信号のうち、前記検出器で検出された色信号に対応する画素のアドレスとを、前記アドレスの一致・不一致に応じて前記第２又は前記第１のメモリに記憶する動作を繰り返す請求項４に記載の欠陥画素検出装置。
【請求項８】
前記検出回路、前記第１，第２のメモリ及び前記制御回路は、単一のＦＰＧＡ（field-programmable gate array）により構成され、前記第１，第２のメモリに記憶されている前記画素のアドレスを外部へ出力する請求項１乃至請求項７のいずれか１項に記載の欠陥画素検出装置。
【請求項９】
固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する検出器と、
前記検出器で検出された色信号に対応する画素のアドレスが画面単位で記憶されるメモリと、
前記固体撮像素子から出力される画面を構成する色信号のうち、前記検出器で検出された色信号に対応する画素のアドレスを前記メモリに記憶する制御回路と、
を備える欠陥画素検出装置。
【請求項１０】
前記検出回路、前記メモリ及び前記制御回路は、単一のＦＰＧＡ（field-programmable gate array）により構成され、前記メモリに記憶されている前記画素のアドレスを外部へ出力する請求項９に記載の欠陥画素検出装置。
【請求項１１】
固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する検出器と、前記色信号に対応する画素のアドレスが記憶される第１，第２のメモリと、前記第１，第２のメモリへ前記アドレスを記憶する制御回路と、を備える欠陥画素検出装置による欠陥画素検出方法であって、
前記検出器が、前記固体撮像素子から出力される第１の画面を構成する色信号から、所定の閾値を超える色信号を検出する第１の工程と、
前記制御回路が、前記第１の工程で検出された色信号に対応する画素のアドレスを第１のメモリに記憶する第２の工程と、
前記検出器が、前記固体撮像素子から出力される第２の画面を構成する色信号から、所定の閾値を超える色信号を検出する第３の工程と、
前記制御回路が、前記第１のメモリに記憶されているアドレスと、前記第３の工程で前記検出器により検出された色信号に対応する画素のアドレスとを、前記アドレスの一致・不一致に応じて第２のメモリに記憶する第４の工程と、
を有する欠陥画素検出方法。
【請求項１２】
前記制御回路が、前記第４の工程において、
前記第１のメモリに記憶されているアドレス及び前記第３の工程で前記検出器により検出された色信号に対応する画素のアドレスのうち、前記アドレスが一致する画素のアドレスを前記第２のメモリに記憶する請求項１１に記載の欠陥画素検出方法。
【請求項１３】
前記制御回路が、前記第４の工程において、
前記第１のメモリに記憶されているアドレスと、前記第３の工程で前記検出器により検出された色信号に対応する画素のアドレスとを前記第２のメモリに記憶する請求項１１に記載の欠陥画素検出方法。
【請求項１４】
前記検出器が、前記固体撮像素子から出力される第３の画面を構成する色信号から、所定の閾値を超える色信号を検出する第５の工程と、
前記制御回路が、前記第２のメモリに記憶されているアドレスと、前記第５の工程で前記検出器により検出された色信号に対応する画素のアドレスとを、前記アドレスの一致・不一致に応じて前記第１のメモリに記憶する第６の工程と、
を有する請求項１１に記載の欠陥画素検出方法。
【請求項１５】
前記制御回路が、
前記第２のメモリに記憶されているアドレス及び前記第５の工程で前記検出器により検出された色信号に対応する画素のアドレスのうち、前記アドレスが一致する画素のアドレスを前記第１のメモリに記憶する請求項１４に記載の欠陥画素検出方法。
【請求項１６】
前記制御回路が、
前記第２のメモリに記憶されているアドレスと、前記第５の工程で前記検出器により検出された色信号に対応する画素のアドレスとを前記第１のメモリに記憶する請求項１４に記載の欠陥画素検出方法。
【請求項１７】
前記検出器及び前記制御回路が、
前記固体撮像素子から出力される画面を構成する色信号について、前記第３〜前記第６の工程を繰り返す請求項１４に記載の欠陥画素検出方法。
【請求項１８】
前記検出回路、前記第１，第２のメモリ及び前記制御回路は、単一のＦＰＧＡ（field-programmable gate array）により構成され、
前記第１，第２のメモリに記憶されている前記画素のアドレスを外部へ出力する工程を有する請求項１１乃至請求項１７のいずれか１項に記載の欠陥画素検出方法。
【請求項１９】
固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する検出器と、前記色信号に対応する画素のアドレスが記憶されるメモリと、前記メモリへ前記アドレスを記憶する制御回路と、を備える欠陥画素検出装置による欠陥画素検出方法であって、
前記検出器が、固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する工程と、
前記制御回路が、前記検出器で検出された色信号に対応する画素のアドレスを前記メモリに記憶する工程と、
を有する欠陥画素検出方法。
【請求項２０】
前記検出回路、前記メモリ及び前記制御回路は、単一のＦＰＧＡ（field-programmable gate array）により構成され、
前記メモリに記憶されている前記画素のアドレスを外部へ出力する工程を有する請求項１９に記載の欠陥画素検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像素子の欠陥画素検出装置及び欠陥画素検出方法に関する。
【背景技術】
【０００２】
撮像装置は、固体撮像素子（例えば、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ）を備え、この固体撮像素子で光電変換を行うことにより画像を得ている。通常、固体撮像素子には、キズを有する欠陥画素が含まれている。画像にキズが含まれていると、得られる画像が劣化する。このため、従来より、キズを有する画素（欠陥画素）を検出し、欠陥画素を補正することが行われている。
【０００３】
ところで、現在では、より高精細な画像を得るために、固体撮像素子が有する画素数が増大している。この結果、上記欠陥画素の検出に必要な時間が増大しており、欠陥画素の検出に必要な時間を短縮できる欠陥画素検出装置及び欠陥画素検出方法が求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−６０６２１号公報
【特許文献２】特開２００８−１４８１２９号公報
【特許文献３】特開２００８−３０６５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、かかる従来の課題を解決するためになされたものであり、欠陥画素の検出に必要な時間を短縮できる欠陥画素検出装置及び欠陥画素検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る欠陥画素検出装置は、固体撮像素子から出力される色信号から、所定の閾値を超える色信号を検出する検出器と、検出器で検出された色信号に対応する画素のアドレスが画面単位で記憶される第１，第２のメモリと、固体撮像素子から出力される第１の画面を構成する色信号のうち、検出器で検出された色信号に対応する画素のアドレスを第１のメモリに記憶させ、第１のメモリに記憶されているアドレスと、固体撮像素子から出力される第２の画面を構成する色信号のうち、検出器で検出された色信号に対応する画素のアドレスとを、アドレスの一致・不一致に応じて前記第２のメモリに記憶する制御回路と、を備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る欠陥画素検出装置の構成図。
【図２】実施形態に係る欠陥画素検出装置を構成する回路の一例を示す簡易回路図。
【図３】実施形態に係る欠陥画素検出装置の動作を示すタイミングチャート。
【図４】比較例に係る欠陥画素検出装置の動作を示すタイミングチャート。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態を詳細に説明する。
（実施形態）
【０００９】
図１は、実施形態に係る欠陥画素検出装置１００の構成図である。欠陥画素検出装置１００は、検出器１０１と、ＡＮＤ／ＯＲ選択回路（以下、制御回路）１０２と、メモリ１０３と、メモリ１０４と、出力回路１０５とを備えている。なお、欠陥画素検出装置１００は、単一のＦＰＧＡ（field-programmable gate array）により構成される。
【００１０】
検出器１０１は、固体撮像素子１０から出力されるＲ，Ｇ，Ｂ信号（色信号）から所定の閾値を超える色信号を検出する。具体的には、検出器１０１は、固体撮像素子１０の各画素のＲ，Ｇ，Ｂ信号（以下、色信号）の値（電圧Ｖ）を閾値（参照電圧Ｖｒ）と比較し、閾値を超えるもの出力する。なお、固体撮像素子１０は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサであり、画素数は２Ｍ（メガ）である。
【００１１】
メモリ１０３，１０４は、例えば、ＲＡＭ（Random Access Memory）であり、検出器１０１で検出（出力）された色信号に対応する画素のアドレスが画面（フレーム）単位で記憶される。メモリ１０３（第１のメモリ）には、奇数（odd number）画面のアドレスが記憶される。メモリ１０４（第２のメモリ）には、偶数（even number）画面のアドレスが記憶される。
【００１２】
制御回路１０２は、固体撮像素子１０から出力される画面（フレーム）を構成する色信号のうち、検出器１０１で検出された色信号に対応する画素のアドレスをメモリ１０３，１０４に記憶する。具体的には、制御回路１０２は、以下の（１）〜（４）の動作を行う。
【００１３】
（１）固体撮像素子１０から出力される第１の画面（フレーム）を構成する色信号のうち、検出器１０１で検出された色信号に対応する画素のアドレスをメモリ１０３に記憶する。
（２）メモリ１０３に記憶されているアドレスと、固体撮像素子１０から出力される第２の画面を構成する色信号のうち、検出器１０１で検出された色信号に対応する画素のアドレスとを、アドレスの一致・不一致に応じてメモリ１０４に記憶する。
（３）メモリ１０４に記憶されているアドレスと、固体撮像素子１０から出力される第３の画面を構成する色信号のうち、検出器１０１で検出された色信号に対応する画素のアドレスとを、アドレスの一致・不一致に応じてメモリ１０３に記憶する。
（４）固体撮像素子１０から出力される第３の画面以降について、各画面を構成する色信号に対して、上記（２）、（３）の動作を所定の回数繰り返す。
【００１４】
出力回路１０５は、制御回路１０２の動作が完了するとメモリ１０３又はメモリ１０４に記憶されている画素のアドレスを一旦読みだして記憶した後、図示しない外部（ＦＰＧＡ外）のマイクロコンピュータ（以下、マイコン）へと出力する。
【００１５】
図２は、欠陥画素検出装置１００を構成する回路の一例を示す簡易回路図である。図１の検出器１０１は、Ｒ，Ｇ，Ｂ信号を、それぞれ閾値Ｖｒと比較する３つの比較器ＣＯＭＰと、一つのＯＲ回路から構成される。検出器１０１からの出力は、後段のフリップフロップ（ＦＦ）に入力される。
【００１６】
また、図１のＡＮＤ／ＯＲ選択回路１０２は、一つのＡＮＤ回路、一つのＯＲ回路、及び信号の入出力をＡＮＤ回路側とＯＲ回路側に切り替える複数のスイッチＳＷ等から構成される。
【００１７】
図１のメモリ１０３，１０４は、ＦＰＧＡ上に設けられたＲＡＭ（Random Access Memory）であり、固体撮像素子１０の欠陥画素のアドレスを一度に記憶できるよう大容量であることが好ましい。例えば、固体撮像素子１０の画素（ピクセス）数が２Ｍ（メガ）である場合、メモリ１０３，１０４は、それぞれ１２万個のアドレスを記憶できることが好ましい。なお、メモリ１０３，１０４には、それぞれアドレスカウンタが入力されており、検出器１０１で検出された色信号に対応する画素のアドレスがわかるように構成されている。
【００１８】
図１の出力回路１０５は、次の図３を参照して後述する第１〜第３の検出により検出された画素のアドレスを一旦記憶するための３つのＲＡＭ（ＲＡＭ１〜ＲＡＭ３）と、アドレスの記憶先を切り替えるスイッチＳＷと、第１〜第３の検出により検出された画素の個数をカウントする３つのカウンタ（カウンタ１〜カウンタ３）等で構成される。出力回路１０５のＲＡＭ１〜ＲＡＭ３に一旦記憶された欠陥画素のアドレスは、欠陥画素の補正のために外部のマイコン（不図示）に出力される。
【００１９】
図３は、欠陥画素検出装置１００の動作を示したタイミングチャートである。以下、図３を参照して欠陥画素検出装置１００の動作をより詳細に説明する。固体撮像素子１０のキズ（欠陥）には、ランダム性を有するものやランダム性を有しないもの（いわゆる固定キズ）がある。また、値が低いためにノイズに隠れてしまうキズもある。
【００２０】
この欠陥画素検出装置１００では、欠陥画素をより確実に検出するため、以下の第１〜第３の検出方法を組み合わせてキズのある欠陥画素を検出している。なお、第１，第２の検出では、主に露光時間・温度に非依存のキズ及び点滅キズを検出し、第３の検出では、主に露光時間・温度に依存するキズを検出している。
【００２１】
（第１の検出）
第１の検出では、ノイズに埋もれたキズを検出するため、検出器１０１で使用する閾値は低く設定される（以下、第１の検出で使用する閾値を第１の閾値とする）。しかしながら、閾値を低く設定することでノイズも検出される。このため、正常な画素までが検出されてしまう。
【００２２】
そこで、この実施形態では、メモリ１０３又はメモリ１０４に記憶されているアドレスと、検出器１０１で新たに検出された色信号に対応する画素のアドレスとの論理積（ＡＮＤ）をとることで、正常な画素まで検出する問題を回避している。
【００２３】
次に、図３（ａ）を参照して第１の検出について説明する。図３（ａ）は、論理積（ＡＮＤ）をとる場合の欠陥画素検出装置１００の動作を示すタイミングチャートである。
【００２４】
１ｓｔステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第１の画面（フレーム）を構成する色信号のうち、閾値を超える色信号を検出器１０１で検出する。次に、検出器１０１で検出された色信号に対応する画素のアドレスをメモリ１０３に記憶する。
【００２５】
２ｎｄステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第２の画面を構成する色信号で、検出器１０１で検出された色信号に対応する画素のうち、アドレスがメモリ１０３に記憶されているアドレスと一致するものだけをメモリ１０４に記憶する。
【００２６】
３ｒｄステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第３の画面を構成する色信号で、検出器１０１で検出された色信号に対応する画素のうち、アドレスがメモリ１０４に記憶されているアドレスと一致するものだけをメモリ１０３に記憶する。
【００２７】
以後、欠陥画素検出装置１００は、固体撮像素子１０から出力される色信号に対して、上記２ｎｄステップ、３ｒｄステップの動作（ＡＮＤ処理）を所定の回数繰り返す（例えば、ＡＮＤ処理を３回）。その後、欠陥画素検出装置１００は、メモリ１０３又はメモリ１０４に記憶された画素のアドレスを出力回路１０５内のＲＡＭ１（図２参照）へ一旦保存した後、外部のマイコンへ出力する。
【００２８】
（第２の検出）
第２の検出では、任意の画面（フレーム）に突発的に発生するキズを検出するため、検出器１０１で使用する閾値は高く設定される（以下、第２の検出で使用する閾値を第２の閾値とする）。つまり、第２の閾値は、第１の閾値よりも高い値となる。この第２の検出では、突発的なキズを検出するため、メモリ１０３又はメモリ１０４に記憶されているアドレスと、検出器１０１で新たに検出された色信号に対応する画素のアドレスとの論理和（ＯＲ）をとる。
【００２９】
次に、図３（ｂ）を参照して第２の検出について説明する。図３（ｂ）は、論理和（ＯＲ）をとる場合の欠陥画素検出装置１００の動作を示すタイミングチャートである。
【００３０】
１ｓｔステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第１の画面（フレーム）を構成する色信号のうち、閾値を超える色信号を検出器１０１で検出する。次に、検出器１０１で検出された色信号に対応する画素のアドレスをメモリ１０３に記憶する。
【００３１】
２ｎｄステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第２の画面を構成する色信号で、検出器１０１で検出された色信号に対応する画素のアドレス及びメモリ１０３に記憶されているアドレスをメモリ１０４に記憶する。
【００３２】
３ｒｄステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第３の画面を構成する色信号で、検出器１０１で検出された色信号に対応する画素のアドレス及びメモリ１０４に記憶されているアドレスをメモリ１０３に記憶する。
【００３３】
以後、欠陥画素検出装置１００は、固体撮像素子１０から出力される色信号に対して、上記２ｎｄステップ、３ｒｄステップの動作（ＯＲ処理）を所定の回数繰り返す（例えば、ＯＲ処理を３回）。その後、欠陥画素検出装置１００は、メモリ１０３又はメモリ１０４に記憶された画素のアドレスを出力回路１０５内のＲＡＭ２（図２参照）へ一旦保存した後、外部のマイコンへ出力する。
【００３４】
（第３の検出）
第３の検出では、長時間露光時に色信号の値が所定の閾値を超える欠陥画素を検出する。この第３の検出では、１ｓｔステップにおいて、欠陥画素検出装置１００は、固体撮像素子１０から出力される第１の画面（フレーム）を構成する色信号のうち、閾値を超える色信号を検出器１０１で検出する。
【００３５】
次に、欠陥画素検出装置１００は、メモリ１０３に記憶された画素のアドレスを出力回路１０５内のＲＡＭ３（図２参照）へ一旦保存した後、外部のマイコンへ出力する。
【００３６】
（比較例）
図４は、比較例に係る欠陥画素検出装置の動作を示すタイミングチャートである。図４（ａ）は、論理積（ＡＮＤ）をとる場合の動作を示すタイミングチャート、図４（ｂ）は、論理和（ＯＲ）をとる場合の動作を示すタイミングチャートである。
【００３７】
図４を参照するとわかるように、比較例に係る欠陥画素検出装置では、実施形態に係る欠陥検出装置１００のメモリ１０３，１０４に相当するメモリの容量が小さいため、１画面を複数のエリアに分割し（例えば、６０分割）、この分割したエリアごとに、図３を参照して説明した第１〜第３の検出を行っている。
【００３８】
このため、１画面分の欠陥画素のアドレスを一括して記憶できるメモリ１０３，１０４を有する実施形態に係る欠陥画素検出装置１００に比べて、記憶したアドレスを外部のマイコンへ出力する回数が非常に多くなっていることがわかる。
【００３９】
以上のように、欠陥画素検出装置１００では、１画面分の欠陥画素のアドレスを一括して記憶できるメモリ１０３，１０４を備えているので、記憶した欠陥画素のアドレスを外部のマイコンへ出力する回数を少なくすることができる。このため、欠陥画素の検出に必要な時間を大幅に短縮することができる。例えば、従来の欠陥画素検出装置では、１２秒ほど必要であった欠陥画素の検出に、本実施形態に係る欠陥画素検出装置１００では、３秒ほどに短縮することができる。また、欠陥画素検出の時間を短縮できるので、従来は、サプライヤ側で行っていた欠陥画素の検出をユーザ側で行うことができる。また、後発性（出荷後）のキズにも容易に対応することができる。
【００４０】
（その他の実施形態）
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。
【００４１】
例えば、上記実施形態では、Ｒ，Ｇ，Ｂ信号を出力するカラーＣＭＯＳ（３ＣＭＯＳ）イメージセンサを例に、欠陥画素検出装置１００について説明したが、ＣＭＯＳイメージセンサは、カラーに限られない。また、ＣＭＯＳの代わりにＣＣＤ（Charge Coupled Device）イメージセンサの欠陥画素を検出することもできる。
【符号の説明】
【００４２】
１００…欠陥画素検出装置、１０１…検出器、１０２…ＡＮＤ／ＯＲ選択回路（制御回路）、１０３，１０４…メモリ、１０５…出力回路。
【図１】
2014107788.tif 000003
【図２】
2014107788.tif 000004
【図３】
2014107788.tif 000005
【図４】
2014107788.tif 000006