(57)【要約】【課題】停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する際のパワーオンリセット動作の再度実行による制御回路の制御情報の消失を解消する。【解決手段】半導体集積回路２１２は、第１電源供給端子Ｔ１、第２電源供給端子Ｔ２、端子Ｔ１、Ｔ２に接続された入力電圧選択回路２１２４、第１電源スイッチＳＷ１、ＳＷ２、第２電源スイッチＳＷ３を具備する。入力電圧選択回路は、パワーオンリセット回路２１２４４と入力電圧検出回路２１２４８と第１可変伝達回路２１２４Ｙ１と第２可変伝達回路２１２４Ｙ２と電圧比較・選択回路２１２４３と制御回路２１２４５、２１２４６とを含む。停電の検出結果に応答して、制御回路は、第１と第２の可変伝達回路のうちの第１および第２の電源スイッチのうちの低い優先順序を持つ電源スイッチに対応する可変伝達回路の信号伝達量を他の可変伝達回路の信号伝達量よりも大きく設定する。【選択図】図７
2014041406.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路は、第１の電源電圧が供給可能である第１供給端子と、第２の電源電圧が供給可能である第２供給端子と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路と、第１電源スイッチと、第２電源スイッチとを具備して、
前記入力電圧選択回路は、パワーオンリセット回路と入力電圧検出回路と第１可変伝達回路と第２可変伝達回路と電圧比較・選択回路と制御回路とを含み、
前記第１可変伝達回路の入力端子と前記第２可変伝達回路の入力端子とは、前記第１の供給端子と前記第２の供給端子とにそれぞれ接続され、
前記電圧比較・選択回路は第１入力端子と第２入力端子と出力端子とを有して、前記第１入力端子は前記第１可変伝達回路の出力端子に接続され、前記第２入力端子は前記第２可変伝達回路の出力端子に接続され、
前記電圧比較・選択回路の前記出力端子から、前記パワーオンリセット回路と前記入力電圧検出回路とに供給される動作電圧が生成され、
前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路と前記入力電圧検出回路とに供給される前記動作電圧として出力して、
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１と第２のいずれか電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する第１の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御して、
前記第１の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの供給が検出された供給端子に対応する可変伝達回路の信号伝達量を供給が検出されない供給端子に対応する可変伝達回路の信号伝達量よりも大きく設定して、
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する第２の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御して、
前記第２の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応しない可変伝達回路の信号伝達量よりも大きく設定して、
前記高い優先順序を持った前記電源スイッチが前記オン状態に制御された後に、前記入力電圧検出回路は前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに供給された電源電圧の停電を検出するものであり、
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１および第２の電源スイッチのうち前記事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御して、
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記低い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量よりも大きく設定する
半導体集積回路。
【請求項２】
請求項１において、
前記半導体集積回路は、負荷としての第１外部負荷と第２外部負荷とに前記第１の電源電圧または前記第２の電源電圧をそれぞれ供給する第１外部出力端子と第２外部出力端子を更に具備して、
前記半導体集積回路は、前記第１外部出力端子と前記第２外部出力端子との間に接続された出力ＰチャネルＭＯＳトランジスタを更に具備して、
前記パワーオンリセット動作終了の後におよび前記停電の検出結果に応答して、前記第１電源スイッチと前記第２電源スイッチのいずれかがオン状態に制御される場合には、前記制御回路により前記出力ＰチャネルＭＯＳトランジスタがオン状態に制御され、
前記出力ＰチャネルＭＯＳトランジスタが前記オン状態に制御されることによって、前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧が前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とを介して供給可能とされた
半導体集積回路。
【請求項３】
請求項２において、
前記第１外部出力端子は、能動デバイスとしての他の半導体集積回路である前記第１外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたものであり、
前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とは、バッテリーである前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成された
半導体集積回路。
【請求項４】
請求項３において、
前記第１可変伝達回路と前記第２可変伝達回路とは、それぞれ第１可変利得増幅器と第２可変利得増幅器とにより構成された
半導体集積回路。
【請求項５】
請求項３において、
前記第１可変伝達回路と前記第２可変伝達回路とは、それぞれ第１可変減衰器と第２可変減衰器とにより構成された
半導体集積回路。
【請求項６】
請求項３において、
前記電圧比較・選択回路は、第１ＰチャネルＭＯＳトランジスタと第２ＰチャネルＭＯＳトランジスタと差動増幅器とを含み、
前記第１ＰチャネルＭＯＳトランジスタのソースとドレインとは、前記電圧比較・選択回路の前記第１入力端子と前記出力端子とにそれぞれ接続され、
前記第２ＰチャネルＭＯＳトランジスタのソースとドレインとは、前記電圧比較・選択回路の前記第２入力端子と前記出力端子とにそれぞれ接続され、
前記差動増幅器の一方の差動入力端子の他方の差動入力端子とは、前記電圧比較・選択回路の前記第１入力端子と前記第２入力端子とに接続され、
前記差動増幅器の一方の差動出力端子の他方の差動出力端子とは、前記第１ＰチャネルＭＯＳトランジスタのゲートと前記第２ＰチャネルＭＯＳトランジスタのゲートとにそれぞれ接続された
半導体集積回路。
【請求項７】
請求項６において、
前記半導体集積回路は、外部のマイクロコントローラユニットとシリアルデータ通信を実行する外部インターフェースを更に具備して、
前記入力電圧選択回路の前記制御回路は、前記外部インターフェースの動作を制御する
半導体集積回路。
【請求項８】
請求項７において、
前記パワーオンリセット回路のパワーオンリセット動作によって、前記制御回路がリセットされる
半導体集積回路。
【請求項９】
請求項８において、
前記半導体集積回路は、前記第１供給端子と前記第１電源スイッチとの間に並列接続された降圧ＤＣ−ＤＣコンバータとリニア・レギュレータを更に具備して、
前記リニア・レギュレータは、前記第１供給端子への前記第１の電源電圧の前記供給による電源投入直後に即座動作するシリーズレギュレータとして動作するものであり、
前記降圧ＤＣ−ＤＣコンバータ２１２１は、前記リニア・レギュレータよりも高い電力効率を有するスイッチングレギュレータとして動作する
半導体集積回路。
【請求項１０】
請求項９において、
前記第１供給端子に第１ショットキーダイオードを介してワイヤレス給電の電源電圧と第２ショットキーダイオードを介してＡＣ電源接続インターフェースのＡＣ−ＤＣ変換電源電圧とが供給可能なように、前記第１供給端子が構成されたものであり、
前記第２供給端子にＵＳＢ接続インターフェースのＵＳＢ電源電圧が供給可能なように、前記第２供給端子が構成された
半導体集積回路。
【請求項１１】
第１の電源電圧が供給可能である第１供給端子と、第２の電源電圧が供給可能である第２供給端子と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路と、第１電源スイッチと、第２電源スイッチとを具備する半導体集積回路の動作方法であって、
前記入力電圧選択回路は、パワーオンリセット回路と入力電圧検出回路と第１可変伝達回路と第２可変伝達回路と電圧比較・選択回路と制御回路とを含み、
前記第１可変伝達回路の入力端子と前記第２可変伝達回路の入力端子とは、前記第１の供給端子と前記第２の供給端子とにそれぞれ接続され、
前記電圧比較・選択回路は第１入力端子と第２入力端子と出力端子とを有して、前記第１入力端子は前記第１可変伝達回路の出力端子に接続され、前記第２入力端子は前記第２可変伝達回路の出力端子に接続され、
前記電圧比較・選択回路の前記出力端子から、前記パワーオンリセット回路と前記入力電圧検出回路とに供給される動作電圧が生成され、
前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路と前記入力電圧検出回路とに供給される前記動作電圧として出力して、
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１と第２のいずれか電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する第１の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御して、
前記第１の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの供給が検出された供給端子に対応する可変伝達回路の信号伝達量を供給が検出されない供給端子に対応する可変伝達回路の信号伝達量よりも大きく設定して、
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する第２の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御して、
前記第２の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応しない可変伝達回路の信号伝達量よりも大きく設定して、
前記高い優先順序を持った前記電源スイッチが前記オン状態に制御された後に、前記入力電圧検出回路は前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに供給された電源電圧の停電を検出するものであり、
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１および第２の電源スイッチのうち前記事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御して、
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記低い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量よりも大きく設定する
半導体集積回路の動作法方法。
【請求項１２】
請求項１１において、
前記半導体集積回路は、負荷としての第１外部負荷と第２外部負荷とに前記第１の電源電圧または前記第２の電源電圧をそれぞれ供給する第１外部出力端子と第２外部出力端子を更に具備して、
前記半導体集積回路は、前記第１外部出力端子と前記第２外部出力端子との間に接続された出力ＰチャネルＭＯＳトランジスタを更に具備して、
前記パワーオンリセット動作終了の後におよび前記停電の検出結果に応答して、前記第１電源スイッチと前記第２電源スイッチのいずれかがオン状態に制御される場合には、前記制御回路により前記出力ＰチャネルＭＯＳトランジスタがオン状態に制御され、
前記出力ＰチャネルＭＯＳトランジスタが前記オン状態に制御されることによって、前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧が前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とを介して供給可能とされた
半導体集積回路の動作法方法。
【請求項１３】
請求項１２において、
前記第１外部出力端子は、能動デバイスとしての他の半導体集積回路である前記第１外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたものであり、
前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とは、バッテリーである前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成された
半導体集積回路の動作法方法。
【請求項１４】
請求項１３において、
前記第１可変伝達回路と前記第２可変伝達回路とは、それぞれ第１可変利得増幅器と第２可変利得増幅器とにより構成された
半導体集積回路の動作法方法。
【請求項１５】
請求項１３において、
前記第１可変伝達回路と前記第２可変伝達回路とは、それぞれ第１可変減衰器と第２可変減衰器とにより構成された
半導体集積回路の動作法方法。
【請求項１６】
請求項１３において、
前記電圧比較・選択回路は、第１ＰチャネルＭＯＳトランジスタと第２ＰチャネルＭＯＳトランジスタと差動増幅器とを含み、
前記第１ＰチャネルＭＯＳトランジスタのソースとドレインとは、前記電圧比較・選択回路の前記第１入力端子と前記出力端子とにそれぞれ接続され、
前記第２ＰチャネルＭＯＳトランジスタのソースとドレインとは、前記電圧比較・選択回路の前記第２入力端子と前記出力端子とにそれぞれ接続され、
前記差動増幅器の一方の差動入力端子の他方の差動入力端子とは、前記電圧比較・選択回路の前記第１入力端子と前記第２入力端子とに接続され、
前記差動増幅器の一方の差動出力端子の他方の差動出力端子とは、前記第１ＰチャネルＭＯＳトランジスタのゲートと前記第２ＰチャネルＭＯＳトランジスタのゲートとにそれぞれ接続された
半導体集積回路の動作法方法。
【請求項１７】
請求項１６において、
前記半導体集積回路は、外部のマイクロコントローラユニットとシリアルデータ通信を実行する外部インターフェースを更に具備して、
前記入力電圧選択回路の前記制御回路は、前記外部インターフェースの動作を制御する
半導体集積回路の動作法方法。
【請求項１８】
請求項１７において、
前記パワーオンリセット回路のパワーオンリセット動作によって、前記制御回路がリセットされる
半導体集積回路の動作法方法。
【請求項１９】
請求項１８において、
前記半導体集積回路は、前記第１供給端子と前記第１電源スイッチとの間に並列接続された降圧ＤＣ−ＤＣコンバータとリニア・レギュレータを更に具備して、
前記リニア・レギュレータは、前記第１供給端子への前記第１の電源電圧の前記供給による電源投入直後に即座動作するシリーズレギュレータとして動作するものであり、
前記降圧ＤＣ−ＤＣコンバータ２１２１は、前記リニア・レギュレータよりも高い電力効率を有するスイッチングレギュレータとして動作する
半導体集積回路の動作法方法。
【請求項２０】
請求項１９において、
前記第１供給端子に第１ショットキーダイオードを介してワイヤレス給電の電源電圧と第２ショットキーダイオードを介してＡＣ電源接続インターフェースのＡＣ−ＤＣ変換電源電圧とが供給可能なように、前記第１供給端子が構成されたものであり、
前記第２供給端子にＵＳＢ接続インターフェースのＵＳＢ電源電圧が供給可能なように、前記第２供給端子が構成された
半導体集積回路の動作法方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関し、特に停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する際のパワーオンリセット動作の再度実行による制御回路の制御情報の消失を解消するのに有効な技術に関するものである。
【背景技術】
【０００２】
例えば、下記特許文献１や下記特許文献２に記載されているように、ＩＣカードに半導体集積回路とアンテナコイルとを搭載して、このＩＣカードの電源供給はカードリーダー・カードライターと呼ばれる読み出し・書き込み装置からのＲＦ信号をアンテナコイルによる受信と整流回路による整流で行われるものである。このようにカード側に電源を持たないＩＣカードは自動改札システム、電子マネー、物流管理等で普及しつつある。このようにこのＩＣカードはＲＦ給電される一方、ユニークな識別情報(ＩＤ情報)が内蔵不揮発性メモリに格納されているので、ＲＦＩＤカードと呼ばれる。
【０００３】
一方、スマートフォン等の携帯機器に電源ケーブルを接続することなく、携帯機器を専用の充電テーブルに置くだけで携帯機器の充電が可能な「置くだけ充電」と呼ばれるワイヤレス給電システムが普及している。このワイヤレス給電システムは、スマートフォンと呼ばれる携帯電話の電池の消耗が大きいことに対応するものである。すなわち、スマートフォンは、インターネットとの親和性が高く、パーソナルコンピュータの機能をベースとした多機能携帯電話もしくは電話・メールにＰＤＡ機能が付加された多機能携帯電話であり、「スマフォ」、「スマホ」と略されることもある。ワイヤレス給電システムは業界団体のWireless Power Consortium (ＷＰＣ)によって策定されたＱｉ(チー)と呼ばれる国際標準規格に基づくもので、送信側機器と受信側機器の両者がそれぞれコイルを持つことで、電磁誘導方式により送信側機器から受信側機器への給電を可能とするものである。このワイヤレス給電システムの利点は、充電のために電源コネクターを抜き差しする必要が無く、特に携帯機器の電源コネクターのコネクターカバーを開け閉めする作業を省略することが可能となる。
【０００４】
更に下記特許文献３には、２種類以上の電源と選択的に接続されることによりバッテリーを充電する電子機器において、電力供給を受けている電源との接続が解除されると速やかに他の電源と接続してバッテリーの充電を開始するコントローラを使用することが記載されている。すなわち、コントローラによる制御は、ＡＣ電源からＡＣ接続部へ電流が供給されている間ではＡＣ電源によってバッテリーを充電して、ＡＣ電源からＡＣ接続部へ電流が供給されず外部機器から外部機器接続部へ電流が供給されている間では外部機器の電源でバッテリーを充電する。特にコントローラは、バッテリーがＡＣ電源によって充電されている間に、外部機器接続部が外部機器に接続された場合に、外部機器と初期通信を行って外部機器を介してバッテリーを充電するために必要な充電設定を行うものである。外部機器接続部は具体的にはＵＳＢ接続部であり、ＩＥＥＥ１３９４等の他の規格のインターフェースも採用可能であるとされている。電子機器がＡＣ電源と外部機器の両者と接続されている場合には、ＡＣ電源からの電流が外部機器からの電流よりも大きいので、コントローラはＡＣ電源によりバッテリーを充電するものである。
【０００５】
下記特許文献４には、第１入出力端子間に第１ＮチャネルパワーＭＯＳトランジスタのソース・ドレイン経路を接続して、第２入出力端子間に第２ＮチャネルパワーＭＯＳトランジスタのソース・ドレイン経路を接続して、第３入出力端子間に第３ＮチャネルパワーＭＯＳトランジスタのソース・ドレイン経路を接続したパワースイッチＩＣが記載されている。第３ＮチャネルパワーＭＯＳトランジスタのゲートと接地電位の間に第３ＭＯＳトランジスタのドレイン・ソース経路が接続され、第２ＮチャネルパワーＭＯＳトランジスタのゲートと接地電位の間に第４ＭＯＳトランジスタのドレイン・ソース経路が接続され、第１ＮチャネルパワーＭＯＳトランジスタのゲートと接地電位の間に第５ＭＯＳトランジスタのドレイン・ソース経路が接続される。第１入力端子は第１インバータ回路の入力端子と第２インバータ回路の入力端子に接続され、第２入力端子と第３入力端子とは第１インバータ回路の電源端子と第２インバータ回路の電源端子とにそれぞれ接続される。第１インバータ回路の出力端子は第３ＭＯＳトランジスタのゲートに接続され、第２インバータ回路の出力端子は第４ＭＯＳトランジスタのゲートに接続されて、第１インバータ回路の出力端子と第２インバータ回路の出力端子とは２入力ノアゲート回路の２入力端子に接続される。更に、２入力ノアゲート回路の出力端子は第３インバータ回路の入力端子と接続され、第３インバータ回路の出力端子は第５ＭＯＳトランジスタのゲートに接続される。異常が発生によって第１入力端子の電位が低下すると、第１インバータ回路の出力端子と第２インバータ回路の出力端子と第３インバータ回路の出力端子とがハイレベルとなり、第３ＭＯＳトランジスタと第４ＭＯＳトランジスタと第５ＭＯＳトランジスタとがオン状態となる。従って、第１入出力端子間に接続された第１ＮチャネルパワーＭＯＳトランジスタと第２入出力端子間に接続された第２ＮチャネルパワーＭＯＳトランジスタと第３入出力端子間に接続された第３ＮチャネルパワーＭＯＳトランジスタの全てのパワーＭＯＳトランジスタが、オフ状態に制御されるものとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−４９４９号  公報
【特許文献２】特開２０１０−９３５３号  公報
【特許文献３】特開２０１１−１５５８３０号  公報
【特許文献４】特開２００６−１８０２２６号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者は本発明に先立って、ＡＣ電源からのＡＣ電源電圧の整流・平滑によって生成されるＡＣ−ＤＣ電源電圧とＵＳＢ接続からのＵＳＢ電源電圧と上述したワイヤレス給電システムのワイヤレス給電による電源電圧の複数の電源電圧により動作することが可能なバッテリー充電制御のための半導体集積回路の開発に従事した。
【０００８】
この開発の過程では、本発明者は上記特許文献３に記載された複数の電源によるバッテリーの充電方法を検討したが、複数の電源の給電の有無に従って使用電源を自動的に選択するための実現方法が上記特許文献３に記載されていないと言う問題が、本発明者による検討によって明らかとされた。すなわち、上述した複数の電源電圧によって動作することが可能なバッテリー充電制御のための半導体集積回路では、複数の電源から使用電源の自動選択する電子回路をインプリメントすることが必要とされるものである。
【０００９】
更に、この開発の過程における本発明者の検討によって、上記特許文献４に記載された方式では、複数の電源から使用電源を自動選択することは不可能であることが明らかとされた。
【００１０】
本発明者は本発明に先立って、パワーオンリセット回路と入力電圧検出回路と制御回路とを使用することによって複数の電源から使用電源の自動選択する電子回路をインプリメントする方式を検討した。第１電源電圧と第２電源電圧の少なくともいずれか１つの供給に応答するパワーオンリセット回路のパワーオンリセット動作によって、第１電源電圧の選択のための第１電源スイッチと第２電源電圧の選択のための第２電源スイッチとを制御する制御回路がリセットされる。
【００１１】
入力電圧検出回路は、パワーオンリセット動作の終了に応答して、第１電源電圧の供給有無と第２電源電圧の供給有無とを検出する。入力電圧検出回路が第１電源電圧の供給を検出するが第２電源電圧の非供給を検出する場合に、制御回路は第１電源スイッチと第２電源スイッチとをオン状態とオフ状態とにそれぞれ制御する。反対に入力電圧検出回路が第２電源電圧の供給を検出するが第１電源電圧の非供給を検出する場合に、制御回路は第１電源スイッチと第２電源スイッチとをオフ状態とオン状態とにそれぞれ制御する。更に入力電圧検出回路が第１電源電圧の供給と第２電源電圧の供給の両者を検出する場合には、制御回路は事前に設定された優先順序に従って第１電源スイッチと第２電源スイッチとの一方と他方とをオン状態とオフ状態とにそれぞれ制御する。
【００１２】
本発明者は本発明に先立って、上述した方式を更に詳細に検討したところ、入力電圧検出回路が第１電源電圧の供給と第２電源電圧の供給との両者を検出した後に、例えば高い方の優先順序に設定された第１電源電圧の停電が発生すると、この停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する必要がある。
【００１３】
しかし、そのためには停電に応答して、パワーオンリセット回路のパワーオンリセット動作を再度実行する必要がある。その結果、パワーオンリセット動作の再度実行によって、制御回路に設定された初期設定情報と制御回路に格納されている制御情報とがクリアされて消失すると言う問題が明らかとされた。
【００１４】
従って、制御回路で消失した初期設定情報はフラッシュメモリ等の不揮発性メモリに格納されたブートプログラムから再ロードする必要がある一方、制御回路で消失した制御情報は不揮発性メモリ等にバックアップされていないので消失した制御情報を回復することは不可能である言う問題が明らかとされた。
【００１５】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
【００１７】
すなわち、代表的な実施の形態による半導体集積回路(２１２)は、第１の電源電圧が供給可能である第１供給端子(Ｔ１)と、第２の電源電圧が供給可能である第２供給端子(Ｔ２)と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路(２１２４)と、第１電源スイッチ(ＳＷ１、ＳＷ２)と、第２電源スイッチ(ＳＷ３)とを具備する(図２参照)。
【００１８】
入力電圧選択回路(２１２４)は、パワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)と第１可変伝達回路(２１２４Ｙ１)と第２可変伝達回路(２１２４Ｙ２)と電圧比較・選択回路(２１２４３)と制御回路(２１２４５、２１２４６)とを含む。
【００１９】
電圧比較・選択回路(２１２４３)は第１入力端子(Ｔ１)の電圧と第２入力端子(Ｔ２)の電圧を比較して高い電圧を選択することにより、当該高い電圧を出力端子からパワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)とに供給される動作電圧として出力する(図７参照)。
【００２０】
パワーオンリセット回路(２１２４４)のパワーオンリセット動作終了時に第１と第２のいずれか電源電圧の第１と第２のいずれかの供給端子への供給を入力電圧検出回路(２１２４８)が検出する第１の場合には、その検出に応答した制御回路路(２１２４５、２１２４６)は第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御する。
【００２１】
第１の場合には、制御回路は、第１可変伝達回路と第２可変伝達回路のうちの供給が検出された供給端子に対応する可変伝達回路の信号伝達量を供給が検出されない供給端子に対応する可変伝達回路の信号伝達量よりも大きく設定する。
【００２２】
パワーオンリセット回路(２１２４４)のパワーオンリセット動作終了時に第１および第２の電源電圧の両者の第１および第２の供給端子の両者への供給を入力電圧検出回路(２１２４８)が検出する第２の場合には、その検出に応答した制御回路は第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御する。
【００２３】
第２の場合には、制御回路は、第１可変伝達回路と第２可変伝達回路のうちの第１および第２の電源スイッチのうちの高い優先順序を持った電源スイッチに対応する可変伝達回路の信号伝達量を高い優先順序を持った電源スイッチに対応しない可変伝達回路の信号伝達量よりも大きく設定する。
【００２４】
高い優先順序を持った電源スイッチがオン状態に制御された後に、入力電圧検出回路(２１２４８)は第１および第２の電源スイッチのうちの高い優先順序を持った電源スイッチに供給された電源電圧の停電を検出するものである。
【００２５】
入力電圧検出回路による停電の検出結果に応答して、制御回路は、第１および第２の電源スイッチのうち事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御する。
【００２６】
入力電圧検出回路による停電の検出結果に応答して、制御回路は、第１可変伝達回路と第２可変伝達回路のうちの第１および第２の電源スイッチのうちの低い優先順序を持った電源スイッチに対応する可変伝達回路の信号伝達量を高い優先順序を持った電源スイッチに対応する可変伝達回路の信号伝達量よりも大きく設定する(図９、図１０参照)。
【発明の効果】
【００２７】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００２８】
すなわち、本半導体集積回路(２１２)によれば、停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する際のパワーオンリセット動作の再度実行による制御回路の制御情報の消失を解消することができる。
【図面の簡単な説明】
【００２９】
【図１】図１は、実施の形態１によるバッテリー充電制御のための半導体集積回路２１２が搭載された多機能携帯電話の構成を示す図である。
【図２】図２は、図１に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の構成を示す図である。
【図３】図３は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の外部端子の機能を示す図である。
【図４】図４は、本発明の比較参考例として本発明に先立って本発明者によって検討された半導体集積回路２１２の起動時の動作モード選択のための入力電圧選択回路２１２４の構成を示す図である。
【図５】図５は、図４に示した本発明の比較参考例による入力電圧選択回路２１２４の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【図６】図６は、図４に示した本発明の比較参考例による入力電圧選択回路２１２４の他の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【図７】図７は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の起動時の動作モード選択のための入力電圧選択回路２１２４の構成を示す図である。
【図８】図８は、図７に示した実施の形態１による入力電圧選択回路２１２４に含まれた可変伝達回路２１２４Ｙの第１可変伝達回路２１２４Ｙ１と第２可変伝達回路２１２４Ｙ２の構成を示す図である。
【図９】図９は、図７に示した実施の形態１による入力電圧選択回路２１２４の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【図１０】図１０は、図７に示した実施の形態１による入力電圧選択回路２１２４の他の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【発明を実施するための形態】
【００３０】
１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３１】
〔１〕代表的な実施の形態による半導体集積回路(２１２)は、第１の電源電圧が供給可能である第１供給端子(Ｔ１)と、第２の電源電圧が供給可能である第２供給端子(Ｔ２)と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路(２１２４)と、第１電源スイッチ(ＳＷ１、ＳＷ２)と、第２電源スイッチ(ＳＷ３)とを具備する(図２参照)。
【００３２】
前記入力電圧選択回路(２１２４)は、パワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)と第１可変伝達回路(２１２４Ｙ１)と第２可変伝達回路(２１２４Ｙ２)と電圧比較・選択回路(２１２４３)と制御回路(２１２４５、２１２４６)とを含む。
【００３３】
前記第１可変伝達回路(２１２４Ｙ１)の入力端子と前記第２可変伝達回路(２１２４Ｙ２)の入力端子とは、前記第１の供給端子(Ｔ１)と前記第２の供給端子(Ｔ２)とにそれぞれ接続される。
【００３４】
前記電圧比較・選択回路(２１２４３)は第１入力端子(Ｎｏｄｅ１)と第２入力端子(Ｎｏｄｅ２)と出力端子とを有して、前記第１入力端子(Ｎｏｄｅ１)は前記第１可変伝達回路(２１２４Ｙ１)の出力端子に接続され、前記第２入力端子(Ｎｏｄｅ２)は前記第２可変伝達回路(２１２４Ｙ２)の出力端子に接続される。
【００３５】
前記電圧比較・選択回路(２１２４３)の前記出力端子から、前記パワーオンリセット回路と前記入力電圧検出回路とに供給される動作電圧(Ｖｃｃ、ＡＶＤＤ、ＤＶＤＤ)が生成される。
【００３６】
前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路と前記入力電圧検出回路とに供給される前記動作電圧として出力する(図７参照)。
【００３７】
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１と第２のいずれか電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する第１の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御する。
【００３８】
前記第１の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの供給が検出された供給端子に対応する可変伝達回路の信号伝達量を供給が検出されない供給端子に対応する可変伝達回路の信号伝達量よりも大きく設定する。
【００３９】
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する第２の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御する。
【００４０】
前記第２の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応しない可変伝達回路の信号伝達量よりも大きく設定する。
【００４１】
前記高い優先順序を持った前記電源スイッチが前記オン状態に制御された後に、前記入力電圧検出回路(２１２４８)は前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに供給された電源電圧の停電を検出するものである。
【００４２】
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１および第２の電源スイッチのうち前記事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御する。
【００４３】
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記低い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量よりも大きく設定する(図９、図１０参照)。
【００４４】
前記実施の形態の半導体集積回路(２１２)によれば、停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する際のパワーオンリセット動作の再度実行による制御回路の制御情報の消失を解消することができる。
【００４５】
好適な実施の形態による半導体集積回路(２１２)は、負荷としての第１外部負荷(３)と第２外部負荷(２６)とに前記第１の電源電圧または前記第２の電源電圧をそれぞれ供給する第１外部出力端子(Ｔ４)と第２外部出力端子(Ｔ３)を更に具備する。
【００４６】
前記半導体集積回路(２１２)は、前記第１外部出力端子と前記第２外部出力端子との間に接続された出力ＰチャネルＭＯＳトランジスタ(Ｍｐ０)を更に具備する。
【００４７】
前記パワーオンリセット動作終了の後におよび前記停電の検出結果に応答して、前記第１電源スイッチと前記第２電源スイッチのいずれかがオン状態に制御される場合には、前記制御回路(２１２４５、２１２４６)により前記出力ＰチャネルＭＯＳトランジスタ(Ｍｐ０)がオン状態に制御される。
【００４８】
前記出力ＰチャネルＭＯＳトランジスタが前記オン状態に制御されることによって、前記第２外部負荷に前記第１の電源電圧または前記第２の電源電圧が前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子(Ｔ３)とを介して供給可能とされたことを特徴とするものである(図２、図７参照)。
【００４９】
他の好適な実施の形態では、前記第１外部出力端子(Ｔ４)は、能動デバイスとしての他の半導体集積回路である前記第１外部負荷(３)に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたものである。
【００５０】
前記出力ＰチャネルＭＯＳトランジスタと前記第２外部出力端子とは、バッテリーである前記第２外部負荷(２６)に前記第１の電源電圧または前記第２の電源電圧を供給することが可能なように構成されたことを特徴とするものである(図２参照)。
【００５１】
更に他の好適な実施の形態では、前記第１可変伝達回路(２１２４Ｙ１)と前記第２可変伝達回路(２１２４Ｙ２)とは、それぞれ第１可変利得増幅器と第２可変利得増幅器とにより構成されたことを特徴とするものである(図８参照)。
【００５２】
より好適な実施の形態では、前記第１可変伝達回路(２１２４Ｙ１)と前記第２可変伝達回路(２１２４Ｙ２)とは、それぞれ第１可変減衰器と第２可変減衰器とにより構成されたことを特徴とするものである。
【００５３】
他のより好適な実施の形態では、前記電圧比較・選択回路(２１２４３)は、第１ＰチャネルＭＯＳトランジスタ(Ｍｐ３)と第２ＰチャネルＭＯＳトランジスタ(Ｍｐ４)と差動増幅器(ＤＡ１)とを含む。
【００５４】
前記第１ＰチャネルＭＯＳトランジスタ(Ｍｐ３)のソースとドレインとは、前記電圧比較・選択回路(２１２４３)の前記第１入力端子(Ｎｏｄｅ１)と前記出力端子とにそれぞれ接続される。
【００５５】
前記第２ＰチャネルＭＯＳトランジスタ(Ｍｐ４)のソースとドレインとは、前記電圧比較・選択回路(２１２４３)の前記第２入力端子(Ｎｏｄｅ２)と前記出力端子とにそれぞれ接続される。
【００５６】
前記差動増幅器(ＤＡ１)の一方の差動入力端子の他方の差動入力端子とは、前記電圧比較・選択回路(２１２４３)の前記第１入力端子(Ｎｏｄｅ１)と前記第２入力端子(Ｎｏｄｅ２)とに接続される。
【００５７】
前記差動増幅器(ＤＡ１)の一方の差動出力端子の他方の差動出力端子とは、前記第１ＰチャネルＭＯＳトランジスタ(Ｍｐ３)のゲートと前記第２ＰチャネルＭＯＳトランジスタ(Ｍｐ４)のゲートとにそれぞれ接続されたことを特徴とするものである(図７参照)。
【００５８】
更に他のより好適な実施の形態による半導体集積回路(２１２)は、外部のマイクロコントローラユニット(２２)とシリアルデータ通信を実行する外部インターフェース(２１２５)を更に具備する。
【００５９】
前記入力電圧選択回路(２１２４)の前記制御回路(２１２４５、２１２４６)は、前記外部インターフェース(２１２５)の動作を制御することを特徴とするものである(図２、図７参照)。
【００６０】
別のより好適な実施の形態では、前記パワーオンリセット回路のパワーオンリセット動作によって、前記制御回路(２１２４５、２１２４６)がリセットされることを特徴とするものである(図２、図７参照)。
【００６１】
具体的な実施の形態による半導体集積回路(２１２)は、前記第１供給端子(Ｔ１)と前記第１電源スイッチ(ＳＷ１、ＳＷ２)との間に並列接続された降圧ＤＣ−ＤＣコンバータ(２１２１)とリニア・レギュレータ(２１２２)を更に具備する。
【００６２】
前記リニア・レギュレータは、前記第１供給端子への前記第１の電源電圧の前記供給による電源投入直後に即座動作するシリーズレギュレータとして動作するものである。
【００６３】
前記降圧ＤＣ−ＤＣコンバータ２１２１は、前記リニア・レギュレータよりも高い電力効率を有するスイッチングレギュレータとして動作することを特徴とするものである(図２参照)。
【００６４】
最も具体的な実施の形態は、前記第１供給端子(Ｔ１)に第１ショットキーダイオード(Ｄ１)を介してワイヤレス給電の電源電圧と第２ショットキーダイオード(Ｄ２)を介してＡＣ電源接続インターフェース(２４)のＡＣ−ＤＣ変換電源電圧とが供給可能なように、前記第１供給端子(Ｔ１)が構成されたものである。
【００６５】
前記第２供給端子(Ｔ２)にＵＳＢ接続インターフェース(２３)のＵＳＢ電源電圧が供給可能なように、前記第２供給端子(Ｔ２)が構成されたことを特徴とするものである(図２参照)。
【００６６】
〔２〕別の観点の代表的な実施の形態は、第１の電源電圧が供給可能である第１供給端子(Ｔ１)と、第２の電源電圧が供給可能である第２供給端子(Ｔ２)と、前記第１供給端子と前記第２供給端子とに接続された入力電圧選択回路(２１２４)と、第１電源スイッチ(ＳＷ１、ＳＷ２)と、第２電源スイッチ(ＳＷ３)とを具備する半導体集積回路(２１２)の動作方法である(図２参照)。
【００６７】
前記入力電圧選択回路(２１２４)は、パワーオンリセット回路(２１２４４)と入力電圧検出回路(２１２４８)と第１可変伝達回路(２１２４Ｙ１)と第２可変伝達回路(２１２４Ｙ２)と電圧比較・選択回路(２１２４３)と制御回路(２１２４５、２１２４６)とを含む。
【００６８】
前記第１可変伝達回路(２１２４Ｙ１)の入力端子と前記第２可変伝達回路(２１２４Ｙ２)の入力端子とは、前記第１の供給端子(Ｔ１)と前記第２の供給端子(Ｔ２)とにそれぞれ接続される。
【００６９】
前記電圧比較・選択回路(２１２４３)は第１入力端子(Ｎｏｄｅ１)と第２入力端子(Ｎｏｄｅ２)と出力端子とを有して、前記第１入力端子(Ｎｏｄｅ１)は前記第１可変伝達回路(２１２４Ｙ１)の出力端子に接続され、前記第２入力端子(Ｎｏｄｅ２)は前記第２可変伝達回路(２１２４Ｙ２)の出力端子に接続される。
【００７０】
前記電圧比較・選択回路(２１２４３)の前記出力端子から、前記パワーオンリセット回路と前記入力電圧検出回路とに供給される動作電圧(Ｖｃｃ、ＡＶＤＤ、ＤＶＤＤ)が生成される。
【００７１】
前記電圧比較・選択回路は前記第１入力端子の電圧と前記第２入力端子の電圧を比較して高い電圧を選択することにより、当該高い電圧を前記出力端子から前記パワーオンリセット回路と前記入力電圧検出回路とに供給される前記動作電圧として出力する(図７参照)。
【００７２】
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１と第２のいずれか電源電圧の前記第１と第２のいずれかの供給端子への供給を前記入力電圧検出回路が検出する第１の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの供給が検出された供給端子に対応する電源スイッチをオン状態に制御する。
【００７３】
前記第１の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの供給が検出された供給端子に対応する可変伝達回路の信号伝達量を供給が検出されない供給端子に対応する可変伝達回路の信号伝達量よりも大きく設定する。
【００７４】
前記パワーオンリセット回路のパワーオンリセット動作終了時に前記第１および第２の電源電圧の両者の前記第１および第２の供給端子の両者への供給を前記入力電圧検出回路が検出する第２の場合には、その検出に応答した前記制御回路は前記第１および第２の電源スイッチのうちの事前に設定された優先順序の高い優先順序を持った電源スイッチをオン状態に制御する。
【００７５】
前記第２の場合には、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応しない可変伝達回路の信号伝達量よりも大きく設定する。
【００７６】
前記高い優先順序を持った前記電源スイッチが前記オン状態に制御された後に、前記入力電圧検出回路(２１２４８)は前記第１および第２の電源スイッチのうちの前記高い優先順序を持った前記電源スイッチに供給された電源電圧の停電を検出するものである。
【００７７】
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１および第２の電源スイッチのうち前記事前に設定された優先順序の低い優先順序を持った電源スイッチをオン状態に制御する。
【００７８】
前記入力電圧検出回路による前記停電の検出結果に応答して、前記制御回路は、前記第１可変伝達回路と前記第２可変伝達回路のうちの前記第１および第２の電源スイッチのうちの前記低い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量を前記高い優先順序を持った前記電源スイッチに対応する可変伝達回路の信号伝達量よりも大きく設定する(図９、図１０参照)。
【００７９】
前記実施の形態の半導体集積回路(２１２)によれば、停電に応答して複数の電源から使用電源を再度選択する自動選択を実行する際のパワーオンリセット動作の再度実行による制御回路の制御情報の消失を解消することができる。
【００８０】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００８１】
［実施の形態１］
《多機能携帯電話の構成》
図１は、実施の形態１によるバッテリー充電制御のための半導体集積回路２１２が搭載された多機能携帯電話の構成を示す図である。
【００８２】
図１に示した多機能携帯電話は、送電回路１と受電回路２と受電側システム３とによって構成されている。特に図１に示した多機能携帯電話では、送電側アンテナコイル１３からのＲＦ信号が受信側アンテナコイル２５によって受信されることにより２次電池２６の充電と受電側システム３への電源供給とが実行される。
【００８３】
《送信側の送電回路》
図１に示したように、ワイヤレス電力伝送システムの送信側の送電回路１にはＡＣアダプタ１０を介してＡＣ電源が供給される。送電回路１は、マイクロコントローラユニット(ＭＣＵ)１１と送電制御回路１２とによって構成され、マイクロコントローラユニット(ＭＣＵ)１１は認証処理機能１１１と暗号処理機能１１２とを有し、送電制御回路１２は整流回路１２１とＲＦドライバ１２２を含み、ＲＦドライバ１２２は送電側アンテナコイル１３と接続される。
【００８４】
ＡＣアダプタ１０を介して供給されるＡＣ電源が整流回路１２１によって整流・平滑されることによって生成されるＤＣ電源電圧が、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１とＲＦドライバ１２２等とに供給される。送電回路１のマイクロコントローラユニット(ＭＣＵ)１１の認証処理機能１１１と暗号処理機能１１２とは、受電回路２である多機能携帯電話のユーザーが正当な使用権利を有するユーザーか否か等を判断するための相互認証処理と通信データの改竄を防止するための暗号処理とをそれぞれ実行するものである。すなわち、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１は、受電回路２に含まれるマイクロコントローラユニット(ＭＣＵ)２２の認証処理機能２２１と暗号処理機能２２２との間の通信プロトコルに関する暗号鍵の生成と保持と更新と削除等に関係する鍵管理動作を実行するものである。
【００８５】
その結果、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１によって受電回路２である多機能携帯電話のユーザーが正当な使用権利を有するユーザーであることが判定されると、ＲＦドライバ１２２は図示しないＲＦ発振器から生成されるＲＦ発振出力信号に応答して送電側アンテナコイル１３に供給されるＲＦ駆動信号を生成する。更に、送電回路１のマイクロコントローラユニット(ＭＣＵ)１１からの認証処理と暗号処理との通信データは、ＲＦドライバ１２２と送電側アンテナコイル１３と受電側アンテナコイル２５を介して受電回路２に供給される。
【００８６】
《受信側の受電回路》
図１に示したように、ワイヤレス電力伝送システムの受信側の受電回路２は受電制御回路２１とマイクロコントローラユニット(ＭＣＵ)２２とによって構成され、マイクロコントローラユニット(ＭＣＵ)２２は認証処理機能２２１と暗号処理機能２２２を有し、受電制御回路２１は整流回路２１１とバッテリー充電制御のための半導体集積回路２１２とを含むものである。
【００８７】
図１に示したワイヤレス電力伝送システムでは、最初に送電回路１のマイクロコントローラユニット(ＭＣＵ)１１と受電回路２のマイクロコントローラユニット(ＭＣＵ)２２との間で上述した通信プロトコルに従った通信が、送電側アンテナコイル１３と受電側アンテナコイル２５とを介して実行される。この通信のために、受電回路２では、受電制御回路２１とマイクロコントローラユニット(ＭＣＵ)２２との間でシリアル通信と電源供給等が可能とされたものである。送電回路１のマイクロコントローラユニット(ＭＣＵ)１１によって受電回路２である多機能携帯電話のユーザーが正当な使用権利を有するユーザーであることが判定されると、ＲＦドライバ１２２から生成されるＲＦ駆動信号が受電回路２に送電側アンテナコイル１３と受電側アンテナコイル２５とを介して供給される。
【００８８】
送電側アンテナコイル１３と受電側アンテナコイル２５とを介して供給されるＲＦ駆動信号が整流回路２１１によって整流・平滑されることによって生成されるＤＣ電源電圧が、半導体集積回路２１２とマイクロコントローラユニット(ＭＣＵ)２２とに供給される。整流回路２１１から半導体集積回路２１２に供給されるＤＣ電源電圧は、２次電池２６の充電に使用されるとともに受電側システム３の電源供給にも使用される。
【００８９】
ワイヤレス電力伝送システムの受信側が多機能携帯電話である場合には、受電側システム３はアプリケーションプロセッサやベースバンドプロセッサや液晶表示ドライバＩＣやＲＦ信号処理半導体集積回路(ＲＦＩＣ)やメインメモリやフラッシュメモリ等の不揮発性メモリ等を含むものである。
【００９０】
また、ワイヤレス電力伝送システムの受信側がタブレットＰＣのような携帯型パーソナルコンピュータである場合には、受電側システム３は中央処理ユニット(ＣＰＵ)とハードディスク置き換えの大規模記憶容量のフラッシュメモリストレージを更に含むものである。
【００９１】
更にバッテリー充電制御とシステム電源供給のための半導体集積回路２１２には、整流回路２１１により生成されるＤＣ電源電圧以外にも、ＵＳＢ接続インターフェース２３からのＵＳＢ電源電圧とＡＣ電源接続インターフェース２４からのＡＣ電源電圧の整流・平滑により生成されるＡＣ−ＤＣ変換電源電圧とが供給可能とされる。従って、バッテリー充電制御とシステム電源供給とのための半導体集積回路２１２は、整流回路２１１のＤＣ電源電圧とＵＳＢ接続インターフェース２３のＵＳＢ電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧の複数の電源電圧からバッテリー充電制御とシステム電源供給のための電源電圧を自動選択する機能を有するものである。尚、ＵＳＢは、Universal Serial Busの略である。
【００９２】
《バッテリー充電制御のための半導体集積回路の構成》
図２は、図１に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の構成を示す図である。
【００９３】
図２に示すように、バッテリー充電制御とシステム電源供給のための半導体集積回路２１２は、降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と入力電圧選択回路２１２４と外部インターフェース２１２５と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７とを含んでいる。更に、バッテリー充電制御とシステム電源供給のための半導体集積回路２１２は、ＰチャネルＭＯＳトランジスタＭｐ０とスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４とを含んでいる。
【００９４】
第１入力電圧１の供給端子Ｔ１には第１ショットキーダイオードＤ１を介して送電回路１のワイヤレス給電の電源電圧と第２ショットキーダイオードＤ２を介してＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧とが供給され、第２入力電圧２の供給端子Ｔ２にはＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。ショットキーダイオードＤ１、Ｄ２は、送電回路１のワイヤレス給電の電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧との間で逆流防止素子として機能する一方、ＰＮ接合ダイオードと比較して低い順方向電圧で電源電圧を伝達する電圧伝達素子として機能する。尚、送電回路１のワイヤレス給電の電源電圧は５．５ボルトから２０ボルトの電圧であり、ＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧は略７ボルトの電圧であり、ＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は５ボルトの電圧である。
【００９５】
降圧ＤＣ−ＤＣコンバータ２１２１には、外部端子ＤＤＯＵＴ１(Ｔ５)、ＤＤＯＵＴ２(Ｔ６)を介してインダクターＬ１と容量Ｃ１とが接続されている。従って、降圧ＤＣ−ＤＣコンバータ２１２１はリニア・レギュレータ２１２２よりも電源投入時の起動が遅いが、リニア・レギュレータ２１２２よりも高い電力効率を有するスイッチングレギュレータとして動作する。一方、リニア・レギュレータ２１２２は、電源投入の直後に即座に動作するシリーズレギュレータとして動作するものである。
【００９６】
すなわち、降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２は、５．５ボルトから２０ボルトの送電回路１のワイヤレス給電の電源電圧もしくは略７ボルトのＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧から３．５ボルトから５ボルトのシステム供給電圧を生成する。従って、降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２からの５ボルトのシステム供給電圧は、スイッチＳＷ２、ＳＷ４と外部端子ＳＹＳ(Ｔ４)とを介して受電側システム３に供給される一方、５ボルトのＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は、スイッチＳＷ３と外部端子ＳＹＳ(Ｔ４)とを介して受電側システム３に供給される。
【００９７】
ＵＳＢインターフェース２３には、データ通信を行うＵＳBホストあるいはＵＳBハブまたはデータ通信は行わないＵＳＢチャージャーの種類により電流供給能力が変化する。従って、これらのＵＳＢ機器の電流供給能力の検出は例えばUSB Implementers Forum, Incから提供されているBattery Charging Specificationに記載されているような方法、具体的には差動データ信号端子Ｄ＋、Ｄ−を検出することで、検出することが可能である。
【００９８】
ＵＳＢ種別検出回路２１２３は、ＵＳＢインターフェース２３が接続された場合、バス電圧、差動データ信号端子Ｄ＋、Ｄ−を検出して、供給可能な電流能力を検出する。すなわち、ＵＳＢ種別検出回路２１２３は、外部端子ＳＹＳ(Ｔ４)に供給電流能力以上に電流が供給されないように電流制限を実行してスイッチＳＷ３がこの電流制限機能を有している。
【００９９】
入力電圧選択回路２１２４は起動時の動作モード選択のために第１入力電圧１の供給端子Ｔ１の電圧検出と第２入力電圧２の供給端子Ｔ２の供給端子の電圧検出とを実行して、更にスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のオンオフ制御と降圧ＤＣ−ＤＣコンバータ２１２１、内蔵レギュレータ２１２６、ゲート駆動制御回路２１２７の制御とを実行する。更に入力電圧選択回路２１２４は、ＵＳＢ種別検出回路２１２３の制御を実行するとともに外部インターフェース２１２５を介してＵＳＢ種別検出回路２１２３によるＵＳＢ種別検出データをマイクロコントローラユニット(ＭＣＵ)２２と受電側システム３とに供給する機能を有するものである。
【０１００】
従って、外部インターフェース２１２５は、受電側システム３およびマイクロコントローラユニット(ＭＣＵ)２２とクロックおよびシリアルデータの双方向通信を実行する。
【０１０１】
内蔵レギュレータ２１２６には、降圧ＤＣ−ＤＣコンバータ２１２１またはリニア・レギュレータ２１２２を介して送電回路１のワイヤレス給電の電源電圧またはＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧が供給されるか、もしくはＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。その結果、内蔵レギュレータ２１２６から１．８ボルトの動作電圧ＶＤＤ１８と３．０ボルトの動作電圧ＶＤＤ３０とが生成され、マイクロコントローラユニット(ＭＣＵ)２２に供給される。
【０１０２】
ＰチャネルＭＯＳトランジスタＭｐ０は入力電圧選択回路２１２４およびゲート駆動制御回路２１２７によってオン状態に駆動制御されることによって、外部端子ＳＹＳ(Ｔ４)の３．５ボルト〜５ボルトのシステム供給電圧を外部端子ＢＡＴ(Ｔ３)を介して２次電池２６に供給することで、２次電池２６の充電が実行される。例えば、２次電池２６は多機能携帯電話等に内蔵されるリチウムイオン電池であって、その充電電流は略０．５Ａ〜１．０の比較的大きな電流となる。
【０１０３】
更にゲート駆動制御回路２１２７は、ＰチャネルＭＯＳトランジスタＭｐ０が外部端子ＳＹＳ(Ｔ４)と外部端子ＢＡＴ(Ｔ３)との間で双方向に導通するようにＰチャネルＭＯＳトランジスタＭｐ０のゲートを駆動する出力信号を生成する。従って、２次電池２６の充電が実行される期間では外部端子ＳＹＳ(Ｔ４)から外部端子ＢＡＴ(Ｔ３)へ２次電池２６の充電電流が流される一方、それと反対に２次電池２６の放電によるバッテリー動作期間では外部端子ＢＡＴ(Ｔ３)から外部端子ＳＹＳ(Ｔ４)へ２次電池２６の放電電流が流されるものである。また更にゲート駆動制御回路２１２７は、２次電池２６の充電動作と放電動作との間に充電電流と放電電流との電流制御を実行することよって過充電と過放電とを防止する機能を有するものである。
【０１０４】
《半導体集積回路の外部端子の機能》
図３は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の外部端子の機能を示す図である。
【０１０５】
図３に示すように、第１入力電圧１の外部供給端子は、第１ショットキーダイオードＤ１または第２ショットキーダイオードＤ２を介して送電回路１のワイヤレス給電の電源電圧またはＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧を供給する機能を有するものである。
【０１０６】
更に、第２入力電圧２の外部供給端子は、ＵＳＢ接続インターフェース２３のＵＳＢ電源電圧を供給する機能を有している。
【０１０７】
差動データ信号Ｄ＋の外部供給端子は、ＵＳＢ接続インターフェース２３の差動データの非反転入力信号Ｄ＋を供給する機能を有する。
【０１０８】
更に、差動データ信号Ｄ−の外部供給端子は、ＵＳＢ接続インターフェース２３の差動データの反転入力信号Ｄ−を供給する機能を有する。
【０１０９】
クロックの外部入出力端子は、外部インターフェース２１２５のクロックの双方向通信を実行する機能を有する。
【０１１０】
更にシリアルデータの外部入出力端子は、外部インターフェース２１２５のシリアルデータの双方向通信を実行する機能を有する。
【０１１１】
外部端子ＤＤＯＵＴ１は、降圧ＤＣ−ＤＣコンバータ２１２１でのスイッチングレギュレータ動作によるスイッチング出力信号を出力する機能を有する。
【０１１２】
更に、外部端子ＤＤＯＵＴ２は、インダクターＬ１と容量Ｃ１とから構成されるローパスフィルタを通過した降圧ＤＣ−ＤＣコンバータ２１２１の出力電圧を出力する機能を有する。
【０１１３】
外部端子ＳＹＳは、受電側システム３へ電源電圧を出力する機能を有する。
【０１１４】
外部端子ＢＡＴは、２次電池２６を接続する機能を有する。
【０１１５】
外部端子ＶＤＤ１８は、１．８ボルトの動作電圧ＶＤＤ１８をマイクロコントローラユニット(ＭＣＵ)２２に出力する機能を有する。
【０１１６】
外部端子ＶＤＤ３０は、３．０ボルトの動作電圧ＶＤＤ３０をマイクロコントローラユニット(ＭＣＵ)２２に出力する機能を有する。
【０１１７】
《本発明の比較参考例による入力電圧検出回路の構成》
図４は、本発明の比較参考例として本発明に先立って本発明者によって検討された半導体集積回路２１２の起動時の動作モード選択のための入力電圧選択回路２１２４の構成を示す図である。
【０１１８】
図４に示すように、本発明の比較参考例の入力電圧選択回路２１２４は、リニア・レギュレータ２１２４１と入力電圧選択スイッチ２１２４２と第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１と第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２とパワーオンリセット回路２１２４４とパワーオンリセット補助回路２１２４とを含んでいる。更に入力電圧選択回路２１２４は、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とクロック発生回路２１２４７と入力電圧検出回路２１２４８とゲート駆動回路２１２４９とを含んでいる。
【０１１９】
図４の左上部に示したように、第１入力電圧１の供給端子Ｔ１に送電回路１のワイヤレス給電の電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧とが供給され、第２入力電圧２の供給端子Ｔ２にＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。
【０１２０】
第１入力電圧１の供給端子Ｔ１の５．５ボルトから２０ボルトの電圧を有するワイヤレス給電の電源電圧またはＡＣ−ＤＣ変換電源電圧はリニア・レギュレータ２１２４１によって略５ボルトの出力電源電圧Ｖｏｕｔに変換され、略５ボルトの出力電源電圧Ｖｏｕｔは入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１のソースとゲート駆動回路２１２４９とに供給される。尚、ＰチャネルＭＯＳトランジスタＭｐ１のソースとバックゲートとは短絡され、ＰチャネルＭＯＳトランジスタＭｐ１のバックゲートにはボディーダイオードｄ１のカソードが接続され、ＰチャネルＭＯＳトランジスタＭｐ１のドレインにはボディーダイオードｄ１のアノードが接続されている。
【０１２１】
第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２のソースに供給される。尚、ＰチャネルＭＯＳトランジスタＭｐ２のソースとバックゲートとは短絡されて、ＰチャネルＭＯＳトランジスタＭｐ２のバックゲートにはボディーダイオードｄ２のカソードが接続され、ＰチャネルＭＯＳトランジスタＭｐ２のドレインにはボディーダイオードｄ２のアノードが接続されている。
【０１２２】
入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１のゲートはゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇによって駆動され、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ２のゲートはゲート駆動回路２１２４９の第２ゲート駆動出力信号Ｍｐ２＿Ｇによって駆動される。電源投入時の以下に詳述するパワーオンリセット期間ではゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはともにローレベルに設定されるので、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはともにオン状態に制御される。
【０１２３】
電圧比較・選択回路２１２４３はＰチャネルＭＯＳトランジスタＭｐ３とＰチャネルＭＯＳトランジスタＭｐ４と差動増幅器ＤＡ１とによって構成されることによって、第１ノードＮｏｄｅ１の電圧と第２ノードＮｏｄｅ２の電圧を比較して、第１ノードＮｏｄｅ１の電圧と第２ノードＮｏｄｅ２の電圧との高い電圧を選択して出力電圧Ｖｃｃとして生成する。ＰチャネルＭＯＳトランジスタＭｐ３のボディーダイオードｄ３の電流通過方向とＰチャネルＭＯＳトランジスタＭｐ４のボディーダイオードｄ４の電流通過方向は、第１入力電圧１の供給端子Ｔ１と第２入力電圧２の供給端子Ｔ２の間に逆流電流が通過しないように設定されたものである。
【０１２４】
すなわち、第１入力電圧１の供給端子Ｔ１が５．５ボルト〜２０ボルトの高電圧レベルに設定されて第２入力電圧２の供給端子Ｔ２がゼロボルトの低電圧に設定される場合には、２個のＰチャネルＭＯＳトランジスタＭｐ３、Ｍｐ４の共通接続ノードから第２入力電圧２の供給端子Ｔ２の方向に逆流電流が流れる可能性がある。しかしながら、図４の電圧比較・選択回路２１２４３に示したＰチャネルＭＯＳトランジスタＭｐ４に接続されたボディーダイオードｄ４の電流通過方向は、この逆流電流の通過を防止するものである。
【０１２５】
更に、第１入力電圧１の供給端子Ｔ１がゼロボルトの低電圧レベルに設定され第２入力電圧２の供給端子Ｔ２が略５ボルトの高電圧に設定される場合には、２個のＰチャネルＭＯＳトランジスタＭｐ３、Ｍｐ４の共通接続ノードから第１入力電圧１の供給端子Ｔ１の方向に逆流電流が流れる可能性がある。しかしながら、図４の電圧比較・選択回路２１２４３に示したＰチャネルＭＯＳトランジスタＭｐ３に接続されたボディーダイオードｄ３の電流通過方向は、この逆流電流の通過を防止するものである。
【０１２６】
尚、以下の説明におけるＰチャネルＭＯＳトランジスタＭｐ３、Ｍｐ４のソースおよびドレインは、上述した２種類の逆流電流が流れず、第１入力電圧１の供給端子Ｔ１と第２入力電圧２の供給端子Ｔ２とのいずれか一方のみが高電圧に設定され他方が低電圧に設定された状態における定義である。
【０１２７】
すなわち、第１ノードＮｏｄｅ１はＰチャネルＭＯＳトランジスタＭｐ３のソースと差動増幅器ＤＡ１の反転入力端子−とボディーダイオードｄ３のアノードに接続され、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとバックゲートとは短絡される。ボディーダイオードｄ３のカソードは、ＰチャネルＭＯＳトランジスタＭｐ３の短絡されたドレインとバックゲートとに接続される。第２ノードＮｏｄｅ２はＰチャネルＭＯＳトランジスタＭｐ４のソースと差動増幅器ＤＡ１の非反転入力端子＋とボディーダイオードｄ４のアノードに接続されて、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとバックゲートとは短絡される。ボディーダイオードｄ４のカソードは、ＰチャネルＭＯＳトランジスタＭｐ４の短絡されたドレインとバックゲートとに接続される。差動増幅器ＤＡ１の非反転出力端子＋と反転出力端子−とはＰチャネルＭＯＳトランジスタＭｐ３のゲートとＰチャネルＭＯＳトランジスタＭｐ４のゲートとそれぞれ接続されて、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとＰチャネルＭＯＳトランジスタＭｐ４のドレインとは共通接続され出力電圧Ｖｃｃを生成する。
【０１２８】
電圧比較・選択回路２１２４３の出力電圧Ｖｃｃは、差動増幅器ＤＡ１と第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１と第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２とに動作電源電圧として供給される。
【０１２９】
第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１は、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃを動作電源電圧として動作することによって、基準電圧ＶＲＥＦを生成する。
【０１３０】
第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２は、第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１から生成される基準電圧ＶＲＥＦに応答して、基準電圧ＶＲＥＦの電圧レベルに比例したアナログ回路電源電圧ＡＶＤＤとデジタル回路電源電圧ＤＶＤＤとをそれぞれ生成する。
【０１３１】
パワーオンリセット回路２１２４４は、第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２と差動増幅器ＤＡ２と抵抗Ｒｐと容量Ｃｐと第３バッファ回路ＢＡ３とによって構成される。パワーオンリセット回路２１２４４の第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２と差動増幅器ＤＡ２には第２バッファ回路ＢＡ２により生成されるデジタル回路電源電圧ＤＶＤＤが供給され、差動増幅器ＤＡ２の非反転入力端子＋と反転入力端子−とにデジタル回路電源電圧ＤＶＤＤと第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２から生成される基準電圧ＶＢＢとがそれぞれ供給される。
【０１３２】
パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力電圧は抵抗Ｒｐの一端に供給されて、抵抗Ｒｐの他端は容量Ｃｐの一端と第３バッファ回路ＢＡ３の入力端子とに接続されて、容量Ｃｐの他端は接地電位に接続される。パワーオンリセット期間に第３バッファ回路ＢＡ３から生成されるローレベルのパワーオンリセット信号ＰＯＲは、制御ロジック回路２１２４５の反転リセット入力端子／Ｒｅｓｅｔと入力電圧選択スイッチ制御ロジック回路２１２４６の反転リセット入力端子／Ｒｅｓｅｔとに供給される。
【０１３３】
電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第２バッファ回路ＢＡ２からのデジタル回路電源電圧ＤＶＤＤとが供給されるクロック発生回路２１２４７から生成されるクロック信号は、制御ロジック回路２１２４５のクロック入力端子ＣＬＫと入力電圧選択スイッチ制御ロジック回路２１２４６のクロック入力端子ＣＬＫとに供給される。
【０１３４】
入力電圧選択回路２１２４の制御ロジック回路２１２４５は、図２に示した半導体集積回路２１２の全体の動作を制御する。すなわち、図４に示す入力電圧選択回路２１２４に接続されたアナログ回路２１２８は、図２に示した半導体集積回路２１２の降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７とのアナログ回路を含んだものである。従って、これらのアナログ回路の動作は、全て図４に示した入力電圧選択回路２１２４の制御ロジック回路２１２４５によって制御される。尚、アナログ回路２１２８には、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第１バッファ回路ＢＡ１からのアナログ回路電源電圧ＡＶＤＤとが供給される。
【０１３５】
更に入力電圧選択スイッチ制御ロジック回路２１２４６の動作も、同様に図４に示した入力電圧選択回路２１２４の制御ロジック回路２１２４５によって制御される。
【０１３６】
また更に、図２に示したスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７の動作も、同様に図４に示した入力電圧選択回路２１２４の制御ロジック回路２１２４５によって制御される。
【０１３７】
入力電圧検出回路２１２４８には、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第１バッファ回路ＢＡ１からのアナログ回路電源電圧ＡＶＤＤとが供給される。パワーオンリセット期間の経過後において入力電圧検出回路２１２４８は、第１入力電圧１の供給端子Ｔ１のワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の電圧レベルと第２入力電圧２の供給端子Ｔ２のＵＳＢ電源電圧の電圧レベルを検出する。その結果、入力電圧検出回路２１２４８からの２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２は、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とに供給される。すなわち、電圧検出出力信号Ｖｄｅｔ１は第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給有無を検出したものであり、また電圧検出出力信号Ｖｄｅｔ２は第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給有無を検出したものである。
【０１３８】
パワーオンリセット期間の経過後に、２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答した入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号によってゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとの一方と他方とがそれぞれローレベルとハイレベルに設定され、使用電源の自動選択が実行される。
【０１３９】
ハイレベルの電圧検出出力信号Ｖｄｅｔ１によって第１入力電圧１の供給端子Ｔ１への電源電圧の供給が検出され、ローレベルの電圧検出出力信号Ｖｄｅｔ２によって第２入力電圧２の供給端子Ｔ２への電源電圧の非供給が検出された場合を想定する。この場合には、レベルの相違する電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更にこの場合には、ゲート駆動回路２１２４９は、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれローレベルとハイレベルとに設定する。更に電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。
【０１４０】
ローレベルの電圧検出出力信号Ｖｄｅｔ１によって第１入力電圧１の供給端子Ｔ１への電源電圧の非供給が検出され、ハイレベルの電圧検出出力信号Ｖｄｅｔ２によって第２入力電圧２の供給端子Ｔ２への電源電圧の供給が検出された場合を想定する。この場合には、レベルの相違する電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更にこの場合には、ゲート駆動回路２１２４９は、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとをそれぞれハイレベルとローレベルとに設定する。更に電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。
【０１４１】
入力電圧検出回路２１２４８の２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２により第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給と第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給とが同時に検出された場合を、想定する。この場合には、ともにハイレベルである電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔの電圧レベルを調整する。
【０１４２】
すなわち、同時に検出された第１入力電圧１の供給端子Ｔ１の供給電圧が第２入力電圧２の供給端子Ｔ２の供給電圧より優先される場合には、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔを第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧よりも高い例えば５．２ボルトに設定する。更に、制御ロジック回路２１２４５によって制御されるゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはローレベルとハイレベルとにそれぞれ設定される。その結果、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
【０１４３】
それと反対に、同時に検出された第１入力電圧１の供給端子Ｔ１の供給電圧よりも第２入力電圧２の供給端子Ｔ２の供給電圧が優先される場合には、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔを第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧よりも低い例えば４．８ボルトに設定する。更に、制御ロジック回路２１２４５によって制御されるゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはハイレベルとローレベルとにそれぞれ設定される。その結果、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
【０１４４】
一方、パワーオンリセット期間の経過以前では、ローレベルのパワーオンリセット信号ＰＯＲに応答した入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号によって、ゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはともにローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２に含まれたＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とは、ともにオン状態に制御される。
【０１４５】
図４に示した入力電圧選択回路２１２４のパワーオンリセット補助回路２１２４Ｘは、第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３と第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４と２個の差動増幅器ＤＡ３、ＤＡ４と２個のＮチャネルＭＯＳトランジスタＭｎ１、Ｍｎ２とによって構成されている。
【０１４６】
第１入力電圧１の供給端子Ｔ１の電源電圧は、リニア・レギュレータ２１２４１と入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とを介して、パワーオンリセット補助回路２１２４Ｘの第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４と差動増幅器ＤＡ４とに動作電源電圧として供給される。尚、第１入力電圧１の供給端子Ｔ１の電源電圧は、送電回路１からのワイヤレス給電の電源電圧またはＡＣ電源接続インターフェース２４からのＡＣ−ＤＣ変換の電源電圧である。第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４は、第１入力電圧１の供給端子Ｔ１の電源電圧を動作電源電圧として動作することによって基準電圧を生成する。差動増幅器ＤＡ４の反転入力端子−と非反転入力端子＋とにデジタル回路電源電圧ＤＶＤＤと第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４から生成される基準電圧とがそれぞれ供給され、差動増幅器ＤＡ４の出力端子はＮチャネルＭＯＳトランジスタＭｎ２のゲートに供給される。ＮチャネルＭＯＳトランジスタＭｎ２のソースとドレインは、接地電位とパワーオンリセット回路２１２４４の抵抗Ｒｐと容量Ｃｐの共通接続ノードとにそれぞれ接続されている。
【０１４７】
また第２入力電圧２の供給端子Ｔ２の電源電圧は、パワーオンリセット補助回路２１２４Ｘの第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３と差動増幅器ＤＡ３とに動作電源電圧として供給される。尚、第２入力電圧２の供給端子Ｔ２の電源電圧は、ＵＳＢ接続インターフェース２３からの電源電圧である。第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３は、第２入力電圧２の供給端子Ｔ２の電源電圧を動作電源電圧として動作することによって基準電圧を生成する。差動増幅器ＤＡ３の反転入力端子−と非反転入力端子＋とにデジタル回路電源電圧ＤＶＤＤと第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３から生成される基準電圧とがそれぞれ供給され、差動増幅器ＤＡ４の出力端子はＮチャネルＭＯＳトランジスタＭｎ１のゲートに供給される。ＮチャネルＭＯＳトランジスタＭｎ１のソースとドレインとは、接地電位とパワーオンリセット回路２１２４４の抵抗Ｒｐと容量Ｃｐの共通接続ノードとにそれぞれ接続されている。
【０１４８】
図４に示した入力電圧選択回路２１２４のパワーオンリセット補助回路２１２４Ｘの内部では、第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３と差動増幅器ＤＡ３とＮチャネルＭＯＳトランジスタＭｎ１とは、ＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定された場合でのワイヤレス給電の停電を検出する。尚、制御ロジック回路２１２４５の内部では、ＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定されたものである。
【０１４９】
図４に示した入力電圧選択回路２１２４のパワーオンリセット補助回路２１２４Ｘの内部では、第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４と差動増幅器ＤＡ４とＮチャネルＭＯＳトランジスタＭｎ２とは、ワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定された場合でのＵＳＢ給電の停電を検出する。尚、制御ロジック回路２１２４５の内部では、ワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定されたものである。
【０１５０】
《本発明の比較参考例による動作説明波形図》
図５は、図４に示した本発明の比較参考例による入力電圧選択回路２１２４の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【０１５１】
図５に示すように、期間Ｔ１では、最初に第１入力電圧１の供給端子Ｔ１への電源電圧の供給により第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の上昇が開始される。ワイヤレス給電の電源電圧が検出しきい値電圧に到達すると、入力電圧選択回路２１２４８の電圧検出出力信号Ｖｄｅｔ１がローレベルからハイレベルに変化する。
【０１５２】
ワイヤレス電源電圧の上昇に応答して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇が開始される。更に、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇に応答して、第２バッファ回路ＢＡ２から生成されるデジタル回路電源電圧ＤＶＤＤの上昇が開始される。このデジタル回路電源電圧ＤＶＤＤが第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２の基準電圧ＶＢＢに対応する検出しきい値電圧に到達すると、パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力がローレベルからハイレベルに変化して、時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
【０１５３】
パワーオンリセット動作の終了によって期間Ｔ２では、入力電圧選択回路２１２４８は入力電圧選択回路２１２４８のハイレベルの電圧検出出力信号Ｖｄｅｔ１とローレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはローレベルとハイレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオン状態とオフ状態とにそれぞれ制御されるので、ＵＳＢ給電はオフ状態に制御され、ワイヤレス給電はオン状態に制御され、使用電源の自動選択が実行される。
【０１５４】
この状態で、期間Ｔ２の最後に第２入力電圧２の供給端子Ｔ２の電源電圧の供給によって、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の上昇が開始される。その結果、ＵＳＢ給電の電源電圧の上昇が検出しきい値電圧に到達すると、入力電圧選択回路２１２４８の電圧検出出力信号Ｖｄｅｔ２がローレベルからハイレベルに変化する。
【０１５５】
期間Ｔ２の最後のタイミングでは、入力電圧選択回路２１２４８からはハイレベルの両方の電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成されている。しかし、制御ロジック回路２１２４５の内部ではＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定されているので、期間Ｔ２の最後のタイミングではゲート駆動回路２１２４９からローレベルの第１ゲート駆動出力信号Ｍｐ１＿Ｇとハイレベルの第２ゲート駆動出力信号Ｍｐ２＿Ｇが生成されている。その結果、入力電圧選択スイッチ２１２４２では、ＰチャネルＭＯＳトランジスタＭｐ１はオン状態に維持される一方、ＰチャネルＭＯＳトランジスタＭｐ２はオフ状態に維持されているので、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧が電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃとして選択される。
【０１５６】
しかし、図５に示すように、期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の停電が発生する。この停電直後のタイミングにおいて、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオン状態とオフ状態とにそれぞれ設定されている。従って、停電による第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の低下が、オン状態のＰチャネルＭＯＳトランジスタＭｐ１を介して、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２は接地電位であるので、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２と比較して高レベルである第１ノードＮｏｄｅ１に伝達された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の低下を出力電圧Ｖｃｃとして出力する。
【０１５７】
従って、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの低下に応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤが低下するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲとが若干低下する。その結果、パワーオンリセット補助回路２１２４Ｘの差動増幅器ＤＡ３の反転入力端子−のデジタル回路電源電圧ＤＶＤＤが非反転入力端子＋に供給される第３基準電圧発生回路Ｒｅｆ＿Ｇｅｎ３の基準電圧よりも低レベルとなるので、差動増幅器ＤＡ３の出力信号がローレベルからハイレベルに変化する。
【０１５８】
従って、パワーオンリセット補助回路２１２４ＸのＮチャネルＭＯＳトランジスタＭｎ１がオフ状態からオン状態となるので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐがオン状態のＮチャネルＭＯＳトランジスタＭｎ１を介して接地電位に放電される。その結果、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲが接地電位であるローレベルに変化するので、ローレベルのパワーオンリセット信号ＰＯＲの反転リセット入力端子／Ｒｅｓｅｔへの供給により制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とがリセットされる。従って、パワーオンリセット期間が再開されて、入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号に応答してゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇの両者はローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２に含まれたＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２の両者は、オン状態に制御される。
【０１５９】
その結果、ワイヤレス給電の停電の期間Ｔ３においては、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の高レベルの電源電圧が、入力電圧選択スイッチ２１２４２でオン状態に制御されたＰチャネルＭＯＳトランジスタＭｐ２を介して、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１は接地電位であるので、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１と比較して高レベルである第２ノードＮｏｄｅ２に伝達された第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の高レベルの電源電圧を出力電圧Ｖｃｃとして出力する。
【０１６０】
従って、電圧比較・選択回路２１２４３の高レベルの出力電圧Ｖｃｃに応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤも上昇するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃが上昇する。
【０１６１】
時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
【０１６２】
再開されたパワーオンリセット動作の終了により期間Ｔ４では、入力電圧選択回路２１２４８はローレベルの電圧検出出力信号Ｖｄｅｔ１とハイレベルの電圧検出出力信号Ｖｄｅｔ２とを生成するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはハイレベルとローレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオフ状態とオン状態とにそれぞれ制御されるので、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御されて、停電に応答して複数の電源から使用電源を再度選択する自動選択が実行されるものである。
【０１６３】
しかし、図５に示した入力電圧選択回路２１２４の動作では、ワイヤレス給電の停電の期間Ｔ３のパワーオンリセット期間の再開によるローレベルのパワーオンリセット信号ＰＯＲによって入力電圧選択回路２１２４の制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６がリセットされるものである。特に、制御ロジック回路２１２４５は、図４のアナログ回路２１２８(図２に示した半導体集積回路２１２の降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７)を制御する。また、制御ロジック回路２１２４５は、図２のスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７の動作も制御する一方、マイクロコントローラユニット(ＭＣＵ)２２と受電システム３とシリアル通信を実行する外部インターフェース２１２５の動作も制御する。
【０１６４】
従って、入力電圧選択回路２１２４の制御ロジック回路２１２４５のリセットにより上述した種々の被制御回路の制御情報がリセットされるが、初期設定情報はフラッシュメモリ等の不揮発性メモリに格納されたブートプログラムから再ロードする必要がある。一方、不揮発性メモリ等にバックアップされていない制御情報は回復不可能であるので、種々の被制御回路の動作再開によってやっと制御情報が入手可能となるものである。
【０１６５】
《本発明の比較参考例による他の動作波形》
図６は、図４に示した本発明の比較参考例による入力電圧選択回路２１２４の他の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【０１６６】
すなわち、図６は、図２に示した実施の形態１による半導体集積回路２１２の入力電圧選択回路２１２４の制御ロジック回路２１２４５の内部でワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定された場合のＵＳＢ給電の停電での入力電圧選択回路２１２４の各部の波形を示すものである。
【０１６７】
図６に示すように、期間Ｔ１では、最初に第２入力電圧２の供給端子Ｔ２への電源電圧の供給により第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の上昇が開始される。ＵＳＢ給電の電源電圧が検出しきい値電圧に到達すると、入力電圧選択回路２１２４８の電圧検出出力信号Ｖｄｅｔ２がローレベルからハイレベルに変化する。
【０１６８】
ＵＳＢ電源電圧の上昇に応答して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇が開始される。更に電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇に応答して、第２バッファ回路ＢＡ２から生成されるデジタル回路電源電圧ＤＶＤＤの上昇が開始される。このデジタル回路電源電圧ＤＶＤＤが第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２の基準電圧ＶＢＢに対応する検出しきい値電圧に到達すると、パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力がローレベルからハイレベルに変化して、時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
【０１６９】
パワーオンリセット動作の終了によって期間Ｔ２では、入力電圧選択回路２１２４８は入力電圧選択回路２１２４８のローレベルの電圧検出出力信号Ｖｄｅｔ１とハイレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはハイレベルとローレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオフ状態とオン状態とにそれぞれ制御されるので、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御され、使用電源の自動選択が実行される。
【０１７０】
この状態で、期間Ｔ２の最後に第１入力電圧１の供給端子Ｔ１の電源電圧の供給によって、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の上昇が開始される。その結果、ワイヤレス給電の電源電圧の上昇が検出しきい値電圧に到達すると、入力電圧選択回路２１２４８の電圧検出出力信号Ｖｄｅｔ１が、ローレベルからハイレベルに変化する。
【０１７１】
期間Ｔ２の最後のタイミングでは、入力電圧選択回路２１２４８からはハイレベルの両方の電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成されている。しかし、制御ロジック回路２１２４５の内部ではワイヤレス給電の優先順位よりＵＳＢ給電の優先順位が高く設定されているので、期間Ｔ２の最後のタイミングではゲート駆動回路２１２４９からハイレベルの第１ゲート駆動出力信号Ｍｐ１＿Ｇとローレベルの第２ゲート駆動出力信号Ｍｐ２＿Ｇが生成されている。その結果、入力電圧選択スイッチ２１２４２では、ＰチャネルＭＯＳトランジスタＭｐ２はオン状態に維持される一方、ＰチャネルＭＯＳトランジスタＭｐ１はオフ状態に維持されているので、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧が電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃとして選択される。
【０１７２】
しかし、図６に示したように期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のＵＳＢ給電の電源電圧の停電が発生する。この停電の直後のタイミングにおいて、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオフ状態とオン状態とにそれぞれ設定されている。従って、停電による第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の低下が、オン状態のＰチャネルＭＯＳトランジスタＭｐ２を介して、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１は接地電位であるので、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１と比較して高レベルである第２ノードＮｏｄｅ２に伝達された第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の低下を出力電圧Ｖｃｃとして出力する。
【０１７３】
従って、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの低下に応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤが低下するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲとが若干低下する。その結果、パワーオンリセット補助回路２１２４Ｘの差動増幅器ＤＡ４の反転入力端子−のデジタル回路電源電圧ＤＶＤＤが非反転入力端子＋に供給される第４基準電圧発生回路Ｒｅｆ＿Ｇｅｎ４の基準電圧よりも低レベルとなるので、差動増幅器ＤＡ４の出力信号がローレベルからハイレベルに変化する。
【０１７４】
従って、パワーオンリセット補助回路２１２４ＸのＮチャネルＭＯＳトランジスタＭｎ２がオフ状態からオン状態となるので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐがオン状態のＮチャネルＭＯＳトランジスタＭｎ２を介して接地電位に放電される。その結果、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃと第３バッファ回路のパワーオンリセット信号ＰＯＲが接地電位であるローレベルに変化するので、ローレベルのパワーオンリセット信号ＰＯＲの反転リセット入力端子／Ｒｅｓｅｔへの供給により制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とがリセットされる。従って、パワーオンリセット期間が再開されて、入力電圧選択スイッチ制御ロジック回路２１２４６の出力信号に応答してゲート駆動回路２１２４９の第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇの両者はローレベルに設定される。その結果、入力電圧選択スイッチ２１２４２に含まれたＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２の両者は、オン状態に制御される。
【０１７５】
従って、ワイヤレス給電の停電の期間Ｔ３においては、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の高レベルの電源電圧が、入力電圧選択スイッチ２１２４２でオン状態に制御されたＰチャネルＭＯＳトランジスタＭｐ１を介して、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１に伝達されるものとなる。一方、電圧比較・選択回路２１２４３の第２ノードＮｏｄｅ２は接地電位であるので、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２と比較して高レベルである第１ノードＮｏｄｅ１に伝達された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の高レベルの電源電圧を出力電圧Ｖｃｃとして出力する。
【０１７６】
従って、電圧比較・選択回路２１２４３の高レベルの出力電圧Ｖｃｃに応答して、第２バッファ回路ＢＡ２のデジタル回路電源電圧ＤＶＤＤも上昇するので、パワーオンリセット回路２１２４４の時定数回路の容量Ｃｐの端子電圧Ｖｃが上昇する。
【０１７７】
時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
【０１７８】
再開されたパワーオンリセット動作の終了により期間Ｔ４では、入力電圧選択回路２１２４８はハイレベルの電圧検出出力信号Ｖｄｅｔ１とローレベルの電圧検出出力信号Ｖｄｅｔ２とを生成するものである。従って、入力電圧選択スイッチ制御ロジック回路２１２４６とゲート駆動回路２１２４９による制御によって、第１ゲート駆動出力信号Ｍｐ１＿Ｇと第２ゲート駆動出力信号Ｍｐ２＿Ｇとはローレベルとハイレベルにそれぞれ設定される。従って、入力電圧選択スイッチ２１２４２のＰチャネルＭＯＳトランジスタＭｐ１とＰチャネルＭＯＳトランジスタＭｐ２とはオン状態とオフ状態とにそれぞれ制御されるので、ＵＳＢ給電はオフ状態に制御され、ワイヤレス給電はオン状態に制御されて、停電に応答して複数の電源から使用電源を再度選択する自動選択が実行されるものである。
【０１７９】
更に図６に示した入力電圧選択回路２１２４の動作でも、ワイヤレス給電の停電の期間Ｔ３のパワーオンリセット期間の再開によるローレベルのパワーオンリセット信号ＰＯＲによって入力電圧選択回路２１２４の制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６がリセットされるものである。特に、制御ロジック回路２１２４５は、図４のアナログ回路２１２８(図２に示した半導体集積回路２１２の降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７)を制御する。また、制御ロジック回路２１２４５は、図２のスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７の動作も制御する一方、マイクロコントローラユニット(ＭＣＵ)２２と受電システム３とシリアル通信を実行する外部インターフェース２１２５の動作も制御する。
【０１８０】
従って、入力電圧選択回路２１２４の制御ロジック回路２１２４５のリセットにより上述した種々の被制御回路の制御情報がリセットされるが、初期設定情報はフラッシュメモリ等の不揮発性メモリに格納されたブートプログラムから再ロードする必要がある。一方、不揮発性メモリ等にバックアップされていない制御情報は回復不可能であるので、種々の被制御回路の動作再開によってやっと制御情報が入手可能となるものである。
【０１８１】
《実施の形態１による入力電圧検出回路の構成》
図７は、図２に示した実施の形態１によるバッテリー充電制御のための半導体集積回路２１２の起動時の動作モード選択のための入力電圧選択回路２１２４の構成を示す図である。
【０１８２】
図７に示した実施の形態１の入力電圧選択回路２１２４が図４に示した本発明の比較参考例の入力電圧選択回路２１２４と相違するのは、下記の点である。
【０１８３】
すなわち、図７に示した実施の形態１の入力電圧検出回路２１２４では、図４に示した本発明の比較参考例の入力電圧検出回路２１２４に含まれていたパワーオンリセット補助回路２１２４Ｘとゲート駆動回路２１２４９とが削除されている。更に、図７に示した実施の形態１の入力電圧検出回路２１２４では、図４に示した本発明の比較参考例の入力電圧検出回路２１２４に含まれていた入力電圧選択スイッチ２１２４２は、可変伝達回路２１２４Ｙに置換されている。
【０１８４】
図７に示したように、可変伝達回路２１２４Ｙは、第１可変伝達回路２１２４Ｙ１と第２可変伝達回路２１２４Ｙ２とによって構成される。第１可変伝達回路２１２４Ｙ１の入力端子はリニア・レギュレータ２１２４１の出力端子に接続され、第２可変伝達回路２１２４Ｙ２の入力端子はＵＳＢ電源電圧が供給される第２入力電圧２の供給端子Ｔ２に接続される。第１可変伝達回路２１２４Ｙ１の出力端子と第２可変伝達回路２１２４Ｙ２の出力端子は、電圧比較・選択回路２１２４３の第１ノードＮｏｄｅ１と第２ノードＮｏｄｅ２とにそれぞれ接続されている。また第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とは、入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第１ゲイン制御信号ＣＮＴ１と第２ゲイン制御信号ＣＮＴ２とによって設定される。
【０１８５】
図７の左上部に示したように、第１入力電圧１の供給端子Ｔ１に送電回路１のワイヤレス給電の電源電圧とＡＣ電源接続インターフェース２４のＡＣ−ＤＣ変換電源電圧とが供給され、第２入力電圧２の供給端子Ｔ２にＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が供給される。
【０１８６】
第１入力電圧１の供給端子Ｔ１の５．５ボルトから２０ボルトの電圧を有するワイヤレス給電の電源電圧またはＡＣ−ＤＣ変換電源電圧はリニア・レギュレータ２１２４１によって略５ボルトの出力電源電圧に変換され、略５ボルトの出力電源電圧は可変伝達回路２１２４Ｙの第１可変伝達回路２１２４Ｙ１の入力端子に供給される。
【０１８７】
第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧は、可変伝達回路２１２４Ｙの第２可変伝達回路２１２４Ｙ２の入力端子に供給される。
【０１８８】
電圧比較・選択回路２１２４３はＰチャネルＭＯＳトランジスタＭｐ３とＰチャネルＭＯＳトランジスタＭｐ４と差動増幅器ＤＡ１とによって構成されることによって、第１ノードＮｏｄｅ１の電圧と第２ノードＮｏｄｅ２の電圧を比較して、第１ノードＮｏｄｅ１の電圧と第２ノードＮｏｄｅ２の電圧との高い電圧を選択して出力電圧Ｖｃｃとして生成する。ＰチャネルＭＯＳトランジスタＭｐ３のボディーダイオードｄ３の電流通過方向とＰチャネルＭＯＳトランジスタＭｐ４のボディーダイオードｄ４の電流通過方向は、第１入力電圧１の供給端子Ｔ１と第２入力電圧２の供給端子Ｔ２の間に逆流電流が通過しないように設定されたものである。
【０１８９】
すなわち、第１入力電圧１の供給端子Ｔ１が５．５ボルト〜２０ボルトの高電圧レベルに設定されて第２入力電圧２の供給端子Ｔ２がゼロボルトの低電圧に設定される場合には、２個のＰチャネルＭＯＳトランジスタＭｐ３、Ｍｐ４の共通接続ノードから第２入力電圧２の供給端子Ｔ２の方向に逆流電流が流れる可能性がある。しかしながら、図７の電圧比較・選択回路２１２４３に示したＰチャネルＭＯＳトランジスタＭｐ４に接続されたボディーダイオードｄ４の電流通過方向は、この逆流電流の通過を防止するものである。
【０１９０】
更に、第１入力電圧１の供給端子Ｔ１がゼロボルトの低電圧レベルに設定され第２入力電圧２の供給端子Ｔ２が略５ボルトの高電圧に設定される場合には、２個のＰチャネルＭＯＳトランジスタＭｐ３、Ｍｐ４の共通接続ノードから第１入力電圧１の供給端子Ｔ１の方向に逆流電流が流れる可能性がある。しかしながら、図７の電圧比較・選択回路２１２４３に示したＰチャネルＭＯＳトランジスタＭｐ３に接続されたボディーダイオードｄ３の電流通過方向は、この逆流電流の通過を防止するものである。
【０１９１】
尚、以下の説明におけるＰチャネルＭＯＳトランジスタＭｐ３、Ｍｐ４のソースおよびドレインは、上述した２種類の逆流電流が流れず、第１入力電圧１の供給端子Ｔ１と第２入力電圧２の供給端子Ｔ２とのいずれか一方のみが高電圧に設定され他方が低電圧に設定された状態における定義である。
【０１９２】
すなわち、第１ノードＮｏｄｅ１はＰチャネルＭＯＳトランジスタＭｐ３のソースと差動増幅器ＤＡ１の反転入力端子−とボディーダイオードｄ３のアノードに接続され、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとバックゲートとは短絡される。ボディーダイオードｄ３のカソードは、ＰチャネルＭＯＳトランジスタＭｐ３の短絡されたドレインとバックゲートとに接続される。第２ノードＮｏｄｅ２はＰチャネルＭＯＳトランジスタＭｐ４のソースと差動増幅器ＤＡ１の非反転入力端子＋とボディーダイオードｄ４のアノードに接続されて、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとバックゲートとは短絡される。ボディーダイオードｄ４のカソードは、ＰチャネルＭＯＳトランジスタＭｐ４の短絡されたドレインとバックゲートとに接続される。差動増幅器ＤＡ１の非反転出力端子＋と反転出力端子−とはＰチャネルＭＯＳトランジスタＭｐ３のゲートとＰチャネルＭＯＳトランジスタＭｐ４のゲートとそれぞれ接続されて、ＰチャネルＭＯＳトランジスタＭｐ３のドレインとＰチャネルＭＯＳトランジスタＭｐ４のドレインとは共通接続され出力電圧Ｖｃｃを生成する。
【０１９３】
電圧比較・選択回路２１２４３の出力電圧Ｖｃｃは、差動増幅器ＤＡ１と第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１と第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２とに動作電源電圧として供給される。
【０１９４】
第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１は、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃを動作電源電圧として動作することによって、基準電圧ＶＲＥＦを生成する。
【０１９５】
第１バッファ回路ＢＡ１と第２バッファ回路ＢＡ２は、第１基準電圧発生回路Ｒｅｆ＿Ｇｅｎ１から生成される基準電圧ＶＲＥＦに応答して、基準電圧ＶＲＥＦの電圧レベルに比例したアナログ回路電源電圧ＡＶＤＤとデジタル回路電源電圧ＤＶＤＤとをそれぞれ生成する。
【０１９６】
パワーオンリセット回路２１２４４は、第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２と差動増幅器ＤＡ２と抵抗Ｒｐと容量Ｃｐと第３バッファ回路ＢＡ３とによって構成される。パワーオンリセット回路２１２４４の第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２と差動増幅器ＤＡ２には第２バッファ回路ＢＡ２により生成されるデジタル回路電源電圧ＤＶＤＤが供給され、差動増幅器ＤＡ２の非反転入力端子＋と反転入力端子−とにデジタル回路電源電圧ＤＶＤＤと第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２から生成される基準電圧ＶＢＢとがそれぞれ供給される。
【０１９７】
パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力電圧は抵抗Ｒｐの一端に供給されて、抵抗Ｒｐの他端は容量Ｃｐの一端と第３バッファ回路ＢＡ３の入力端子とに接続されて、容量Ｃｐの他端は接地電位に接続される。パワーオンリセット期間に第３バッファ回路ＢＡ３から生成されるローレベルのパワーオンリセット信号ＰＯＲは、制御ロジック回路２１２４５の反転リセット入力端子／Ｒｅｓｅｔと入力電圧選択スイッチ制御ロジック回路２１２４６の反転リセット入力端子／Ｒｅｓｅｔとに供給される。
【０１９８】
電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第２バッファ回路ＢＡ２からのデジタル回路電源電圧ＤＶＤＤとが供給されるクロック発生回路２１２４７から生成されるクロック信号は、制御ロジック回路２１２４５のクロック入力端子ＣＬＫと入力電圧選択スイッチ制御ロジック回路２１２４６のクロック入力端子ＣＬＫとに供給される。
【０１９９】
入力電圧選択回路２１２４の制御ロジック回路２１２４５は、図２に示した半導体集積回路２１２の全体の動作を制御する。すなわち、図７に示す入力電圧選択回路２１２４に接続されたアナログ回路２１２８は、図２に示した半導体集積回路２１２の降圧ＤＣ−ＤＣコンバータ２１２１とリニア・レギュレータ２１２２とＵＳＢ種別検出回路２１２３と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７とのアナログ回路を含んだものである。従って、これらのアナログ回路の動作は、全て図７に示した入力電圧選択回路２１２４の制御ロジック回路２１２４５によって制御される。尚、アナログ回路２１２８には、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第１バッファ回路ＢＡ１からのアナログ回路電源電圧ＡＶＤＤとが供給される。
【０２００】
更に入力電圧選択スイッチ制御ロジック回路２１２４６の動作も、同様に図７に示した入力電圧選択回路２１２４の制御ロジック回路２１２４５によって制御される。
【０２０１】
また更に、図２に示したスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と内蔵レギュレータ２１２６とゲート駆動制御回路２１２７の動作も、同様に図４に示した入力電圧選択回路２１２４の制御ロジック回路２１２４５によって制御される。更に、制御ロジック回路２１２４５は、マイクロコントローラユニット(ＭＣＵ)２２と受電システム３とシリアル通信を実行する外部インターフェース２１２５の動作も制御する。
【０２０２】
入力電圧検出回路２１２４８には、電圧比較・選択回路２１２４３からの出力電圧Ｖｃｃと第１バッファ回路ＢＡ１からのアナログ回路電源電圧ＡＶＤＤが供給される。パワーオンリセット期間の経過後および使用電源の再度の選択時に、入力電圧検出回路２１２４８は、第１入力電圧１の供給端子Ｔ１のワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の電圧レベルと第２入力電圧２の供給端子Ｔ２のＵＳＢ電源電圧の電圧レベルを検出する。その結果、入力電圧検出回路２１２４８からの２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２は、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６とに供給される。すなわち、電圧検出出力信号Ｖｄｅｔ１は第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給有無を検出したものであり、また電圧検出出力信号Ｖｄｅｔ２は第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給有無を検出したものである。
【０２０３】
パワーオンリセット期間の経過後および使用電源の再度の選択時には、入力電圧検出回路２１２４８からの出力信号の２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答する入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第１ゲイン制御信号ＣＮＴ１と第２ゲイン制御信号ＣＮＴ２との一方と他方とがそれぞれハイレベルとローレベルに設定される。従って、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２との一方と他方とがそれぞれ高ゲインと低ゲインに設定され、使用電源の自動選択が実行される。
【０２０４】
ハイレベルの電圧検出出力信号Ｖｄｅｔ１によって第１入力電圧１の供給端子Ｔ１への電源電圧の供給が検出され、ローレベルの電圧検出出力信号Ｖｄｅｔ２によって第２入力電圧２の供給端子Ｔ２への電源電圧の非供給が検出された場合を想定する。この場合には、レベルの相違する電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更にこの場合には、入力電圧選択スイッチ制御ロジック回路２１２４６は、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とをそれぞれ高ゲインと低ゲインに設定する。更に電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。
【０２０５】
ローレベルの電圧検出出力信号Ｖｄｅｔ１によって第１入力電圧１の供給端子Ｔ１への電源電圧の非供給が検出され、ハイレベルの電圧検出出力信号Ｖｄｅｔ２によって第２入力電圧２の供給端子Ｔ２への電源電圧の供給が検出された場合を想定する。この場合には、レベルの相違する電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更にこの場合に、入力電圧選択スイッチ制御ロジック回路２１２４６は、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とをそれぞれ低ゲインと高ゲインに設定する。更に電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。
【０２０６】
入力電圧検出回路２１２４８の２ビットの電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２により第１入力電圧１の供給端子Ｔ１へのワイヤレス給電またはＡＣ−ＤＣ変換の電源電圧の供給と第２入力電圧２の供給端子Ｔ２へのＵＳＢ電源電圧の供給とが同時に検出された場合を、想定する。この場合には、ともにハイレベルである電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２に応答して制御ロジック回路２１２４５は、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔの電圧レベルを調整する。
【０２０７】
すなわち、同時に検出された第１入力電圧１の供給端子Ｔ１の供給電圧が第２入力電圧２の供給端子Ｔ２の供給電圧より優先される場合には、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔを第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧よりも高い例えば５．２ボルトに設定する。更に入力電圧選択スイッチ制御ロジック回路２１２４６は、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とをそれぞれ高ゲインと低ゲインに設定する。その結果、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
【０２０８】
それと反対に、同時に検出された第１入力電圧１の供給端子Ｔ１の供給電圧よりも第２入力電圧２の供給端子Ｔ２の供給電圧が優先される場合には、リニア・レギュレータ２１２４１の略５ボルトの出力電源電圧Ｖｏｕｔを第２入力電圧２の供給端子Ｔ２に供給される５ボルトの電圧を有するＵＳＢ接続インターフェース２３のＵＳＢ電源電圧よりも低い例えば４．８ボルトに設定する。更に、入力電圧選択スイッチ制御ロジック回路２１２４６は、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とをそれぞれ低ゲインと高ゲインに設定する。その結果、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に制御ロジック回路２１２４５は、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。
【０２０９】
一方、パワーオンリセット期間の経過以前では、ローレベルのパワーオンリセット信号ＰＯＲに応答した入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第１ゲイン制御信号ＣＮＴ１と第２ゲイン制御信号ＣＮＴ２とがともにハイレベルに設定される。従って、可変伝達回路２１２４Ｙの第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２がともに高ゲインに設定される。
【０２１０】
《可変伝達回路の構成》
図８は、図７に示した実施の形態１による入力電圧選択回路２１２４に含まれた可変伝達回路２１２４Ｙの第１可変伝達回路２１２４Ｙ１と第２可変伝達回路２１２４Ｙ２の構成を示す図である。
【０２１１】
図８に示すように、第１可変伝達回路２１２４Ｙ１は、第１差動増幅器２１２４Ｙ１１と第１ＰチャネルＭＯＳトランジスタ２１２４Ｙ１２と第１基準電圧発生回路２１２４Ｙ１３と第１抵抗２１２４Ｙ１４と第２抵抗２１２４Ｙ１５と第３抵抗２１２４Ｙ１６と第２ＰチャネルＭＯＳトランジスタ２１２４Ｙ１７とによって構成されている。リニア・レギュレータ２１２４１の出力電源電圧が入力電圧選択回路２１２４の第１入力信号Ｖｉｎ１として、第１差動増幅器２１２４Ｙ１１と第１基準電圧発生回路２１２４Ｙ１３と第１ＰチャネルＭＯＳトランジスタ２１２４Ｙ１２のソースに供給される。第１基準電圧発生回路２１２４Ｙ１３から生成される第１基準電圧が第１差動増幅器２１２４Ｙ１１の反転入力端子−に供給され、第１差動増幅器２１２４Ｙ１１の出力信号が第１ＰチャネルＭＯＳトランジスタ２１２４Ｙ１２のゲートに供給される。第１ＰチャネルＭＯＳトランジスタ２１２４Ｙ１２のドレインから第１出力信号Ｖｏｕｔ１が生成され、第１出力信号Ｖｏｕｔ１が第１抵抗２１２４Ｙ１４の一端と第２ＰチャネルＭＯＳトランジスタ２１２４Ｙ１７のソースとに供給される。第１抵抗２１２４Ｙ１４の他端と第２ＰチャネルＭＯＳトランジスタ２１２４Ｙ１７のドレインと第３抵抗２１２４Ｙ１６の一端とは第１差動増幅器２１２４Ｙ１１の非反転入力端子＋に接続され、第３抵抗２１２４Ｙ１６の他端は接地電位に接続される。入力電圧選択スイッチ制御ロジック回路２１２４６から供給される第１ゲイン制御信号ＣＮＴ１がハイレベルの場合には第２ＰチャネルＭＯＳトランジスタ２１２４Ｙ１７がオフとなり、第１差動増幅器２１２４Ｙ１１の負帰還量が小となり、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１は高ゲインとなる。入力電圧選択スイッチ制御ロジック回路２１２４６から供給される第１ゲイン制御信号ＣＮＴ１がローレベルの場合には第２ＰチャネルＭＯＳトランジスタ２１２４Ｙ１７がオンとなり、第１差動増幅器２１２４Ｙ１１の負帰還量が大となり、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１は低ゲインとなる。
【０２１２】
図８に示すように、第２可変伝達回路２１２４Ｙ２は、第２差動増幅器２１２４Ｙ２１と第３ＰチャネルＭＯＳトランジスタ２１２４Ｙ２２と第２基準電圧発生回路２１２４Ｙ２３と第４抵抗２１２４Ｙ２４と第５抵抗２１２４Ｙ２５と第６抵抗２１２４Ｙ２６と第４ＰチャネルＭＯＳトランジスタ２１２４Ｙ２７とによって構成されている。供給端子Ｔ２のＵＳＢ接続インターフェース２３のＵＳＢ電源電圧が入力電圧選択回路２１２４の第２入力信号Ｖｉｎ２として、第２差動増幅器２１２４Ｙ２１と第２基準電圧発生回路２１２４Ｙ２３と第３ＰチャネルＭＯＳトランジスタ２１２４Ｙ２２のソースに供給される。第２基準電圧発生回路２１２４Ｙ２３から生成される第２基準電圧が第２差動増幅器２１２４Ｙ２１の反転入力端子−に供給され、第２差動増幅器２１２４Ｙ２１の出力信号が第３ＰチャネルＭＯＳトランジスタ２１２４Ｙ２２のゲートに供給される。第３ＰチャネルＭＯＳトランジスタ２１２４Ｙ２２のドレインから第１出力信号Ｖｏｕｔ１が生成され、第２出力信号Ｖｏｕｔ２が第４抵抗２１２４Ｙ２４の一端と第４ＰチャネルＭＯＳトランジスタ２１２４Ｙ２７のソースとに供給される。第４抵抗２１２４Ｙ２４の他端と第４ＰチャネルＭＯＳトランジスタ２１２４Ｙ２７のドレインと第６抵抗２１２４Ｙ２６の一端とは第２差動増幅器２１２４Ｙ２１の非反転入力端子＋に接続され、第６抵抗２１２４Ｙ２６の他端は接地電位に接続される。入力電圧選択スイッチ制御ロジック回路２１２４６から供給される第２ゲイン制御信号ＣＮＴ２がハイレベルの場合には第４ＰチャネルＭＯＳトランジスタ２１２４Ｙ２７がオフとなり、第２差動増幅器２１２４Ｙ２１の負帰還量が小となり、第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２は高ゲインとなる。入力電圧選択スイッチ制御ロジック回路２１２４６から供給される第２ゲイン制御信号ＣＮＴ２がローレベルの場合には第４ＰチャネルＭＯＳトランジスタ２１２４Ｙ２７がオンとなり、第２差動増幅器２１２４Ｙ２１の負帰還量が大となり、第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２は低ゲインとなる。
【０２１３】
《実施の形態１による入力電圧選択回路の各部の波形》
図９は、図７に示した実施の形態１による入力電圧選択回路２１２４の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【０２１４】
図９に示すように、期間Ｔ１では、最初に第１入力電圧１の供給端子Ｔ１への電源電圧の供給により第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の上昇が開始される。ワイヤレス給電の電源電圧が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ１がローレベルからハイレベルに変化する。
【０２１５】
ワイヤレス電源電圧の上昇に応答して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇が開始される。更に、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇に応答して、第２バッファ回路ＢＡ２から生成されるデジタル回路電源電圧ＤＶＤＤの上昇が開始される。このデジタル回路電源電圧ＤＶＤＤが第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２の基準電圧ＶＢＢに対応する検出しきい値電圧に到達すると、パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力がローレベルからハイレベルに変化して、時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
【０２１６】
パワーオンリセット動作の終了によって期間Ｔ２では、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６は入力電圧検出回路２１２４８のハイレベルの電圧検出出力信号Ｖｄｅｔ１とローレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、入力電圧検出回路２１２４８と制御ロジック回路２１２４５とによる制御によって、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更に入力電圧選択スイッチ制御ロジック回路２１２４６による制御によって、第１ゲイン制御信号ＣＮＴ１と第２ゲイン制御信号ＣＮＴ２とがそれぞれハイレベルとローレベルに設定され、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とがそれぞれ高ゲインと低ゲインに設定される。その結果、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２よりも高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。従って、ワイヤレス給電はオン状態に制御され、ＵＳＢ給電はオフ状態に制御され、使用電源の自動選択が実行される。
【０２１７】
この状態で、期間Ｔ２の最後に第２入力電圧２の供給端子Ｔ２の電源電圧の供給によって、第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の上昇が開始される。その結果、ＵＳＢ給電の電源電圧の上昇が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ２がローレベルからハイレベルに変化する。
【０２１８】
期間Ｔ２の最後のタイミングでは、入力電圧検出回路２１２４８からはハイレベルの両方の電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成されている。しかし、制御ロジック回路２１２４５の内部ではＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定されているので、期間Ｔ２の最終タイミングで入力電圧選択スイッチ制御ロジック回路２１２４６からハイレベルの第１ゲイン制御信号ＣＮＴ１とローレベルの第２ゲイン制御信号ＣＮＴ２が生成されている。従って、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とがそれぞれ高ゲインと低ゲインに設定される。その結果、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２より高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。従って、ワイヤレス給電はオン状態に制御され、ＵＳＢ給電はオフ状態に制御され、使用電源の自動選択が実行される。
【０２１９】
しかし、図９に示すように、期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の停電が発生する。従って、この切り替わりタイミングの以降では、第２供給端子Ｔ２のＵＳＢ給電電源電圧の第２可変伝達回路２１２４Ｙ２の低ゲインの第２ゲインＧａｉｎ２による増幅結果である第２ノードＮｏｄｅ２の電圧が、第１供給端子Ｔ１のワイヤレス給電供給電圧の第１可変伝達回路２１２４Ｙ１の高ゲインの第１ゲインＧａｉｎ１による増幅結果よりも高レベルとなる。
【０２２０】
従って、図９に示すように、期間Ｔ３と期間Ｔ４との切り替わりタイミングにおいて、入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第１ゲイン制御信号ＣＮＴ１はハイレベルからローレベルに変化して入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第２ゲイン制御信号ＣＮＴ２はローレベルからハイレベルに変化する。従って、期間Ｔ３と期間Ｔ４との切り替わりタイミングにおいて、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１は高ゲインから低ゲインに変化して、第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２は低ゲインから高ゲインに変化する。
【０２２１】
その結果、図９に示すように、期間Ｔ４から、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１より高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に入力電圧検出回路２１２４８と制御ロジック回路２１２４５とによる制御によって、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第２入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。従って、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御され、停電に応答して複数の電源から使用電源を再度選択する自動選択が実行される。
【０２２２】
《実施の形態１による入力電圧選択回路の各部の波形》
図１０は、図７に示した実施の形態１による入力電圧選択回路２１２４の他の動作を説明するための入力電圧選択回路２１２４の各部の波形を示す図である。
【０２２３】
図１０に示すように、期間Ｔ１では、最初に第２入力電圧２の供給端子Ｔ２への電源電圧の供給により第２入力電圧２の供給端子Ｔ２のＵＳＢ給電電源電圧の上昇が開始される。ＵＳＢ給電電源電圧が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ２がローレベルからハイレベルに変化する。
【０２２４】
ＵＳＢ電源電圧の上昇に応答して、電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇が開始される。更に電圧比較・選択回路２１２４３の出力電圧Ｖｃｃの上昇に応答して、第２バッファ回路ＢＡ２から生成されるデジタル回路電源電圧ＤＶＤＤの上昇が開始される。このデジタル回路電源電圧ＤＶＤＤが第２基準電圧発生回路Ｒｅｆ＿Ｇｅｎ２の基準電圧ＶＢＢに対応する検出しきい値電圧に到達すると、パワーオンリセット回路２１２４４の差動増幅器ＤＡ２の出力がローレベルからハイレベルに変化して、時定数回路の抵抗Ｒｐと容量Ｃｐの充電によるパワーオンリセット期間が開始される。時定数回路の容量Ｃｐの端子電圧Ｖｃが第３バッファ回路ＢＡ３のしきい値電圧に対応する検出しきい値電圧に到達すると、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化して、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６のパワーオンリセット動作が終了される。
【０２２５】
パワーオンリセット動作の終了によって期間Ｔ２では、入力電圧選択スイッチ制御ロジック回路２１２４６は入力電圧検出回路２１２４８のローレベルの電圧検出出力信号Ｖｄｅｔ１とハイレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、制御ロジック回路２１２４５と入力電圧選択スイッチ制御ロジック回路２１２４６は入力電圧検出回路２１２４８のローレベルの電圧検出出力信号Ｖｄｅｔ１とハイレベルの電圧検出出力信号Ｖｄｅｔ２とに応答するものである。従って、入力電圧検出回路２１２４８と制御ロジック回路２１２４５とによる制御によって、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオフ状態に制御する一方、スイッチＳＷ３をオン状態に制御する。その結果、第１入力電圧２の供給端子Ｔ２からの供給電圧が、スイッチＳＷ３とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。更に入力電圧選択スイッチ制御ロジック回路２１２４６による制御によって、第１ゲイン制御信号ＣＮＴ１と第２ゲイン制御信号ＣＮＴ２とがそれぞれローレベルとハイレベルに設定され、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とがそれぞれ低ゲインと高ゲインに設定される。その結果、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１よりも高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。従って、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御され、使用電源の自動選択が実行される。
【０２２６】
この状態で、期間Ｔ２の最後に第１入力電圧１の供給端子Ｔ１の電源電圧の供給によって、第１入力電圧１の供給端子Ｔ１のワイヤレス給電の電源電圧の上昇が開始される。その結果、ワイヤレス給電の電源電圧の上昇が検出しきい値電圧に到達すると、入力電圧検出回路２１２４８の電圧検出出力信号Ｖｄｅｔ１がローレベルからハイレベルに変化する。
【０２２７】
期間Ｔ２の最後のタイミングでは、入力電圧検出回路２１２４８からはハイレベルの両方の電圧検出出力信号Ｖｄｅｔ１、Ｖｄｅｔ２が生成されている。しかし、制御ロジック回路２１２４５の内部ではＵＳＢ給電の優先順位よりワイヤレス給電の優先順位が高く設定されているので、期間Ｔ２の最終タイミングで入力電圧選択スイッチ制御ロジック回路２１２４６からローレベルの第１ゲイン制御信号ＣＮＴ１とハイレベルの第２ゲイン制御信号ＣＮＴ２が生成されている。従って、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１と第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２とがそれぞれ低ゲインと高ゲインに設定される。その結果、電圧比較・選択回路２１２４３は第２ノードＮｏｄｅ２の電圧が第１ノードＮｏｄｅ１より高いことを検出して、第２ノードＮｏｄｅ２の第２入力電圧２の供給端子Ｔ２の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。従って、ワイヤレス給電はオフ状態に制御され、ＵＳＢ給電はオン状態に制御され、使用電源の自動選択が実行される。
【０２２８】
しかし、図１０に示すように期間Ｔ２と期間Ｔ３との切り替わりタイミングにおいて、高い方の優先順序に設定された第２入力電圧２の供給端子Ｔ２のＵＳＢ給電の電源電圧の停電が発生する。従って、この切り替わりタイミングの以降では、第１供給端子Ｔ１のワイヤレス給電供給電圧の第１可変伝達回路２１２４Ｙ１の低ゲインの第１ゲインＧａｉｎ１による増幅結果が、第２供給端子Ｔ２のＵＳＢ給電電源電圧の第２可変伝達回路２１２４Ｙ２の高ゲインの第２ゲインＧａｉｎ２による増幅結果である第２ノードＮｏｄｅ２の電圧よりも高レベルとなる。
【０２２９】
従って、図１０に示すように期間Ｔ３と期間Ｔ４との切り替わりタイミングにおいて、入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第１ゲイン制御信号ＣＮＴ１はローレベルからハイレベルに変化して入力電圧選択スイッチ制御ロジック回路２１２４６から生成される第２ゲイン制御信号ＣＮＴ２はハイレベルからローレベルに変化する。従って、期間Ｔ３と期間Ｔ４との切り替わりタイミングにおいて、第１可変伝達回路２１２４Ｙ１の第１ゲインＧａｉｎ１は低ゲインから高ゲインに変化して、第２可変伝達回路２１２４Ｙ２の第２ゲインＧａｉｎ２は高ゲインから低ゲインに変化する。
【０２３０】
その結果、図１０に示すように期間Ｔ４から、電圧比較・選択回路２１２４３は第１ノードＮｏｄｅ１の電圧が第２ノードＮｏｄｅ２より高いことを検出して、第１ノードＮｏｄｅ１の第１入力電圧１の供給端子Ｔ１の供給電圧が電圧比較・選択回路２１２４３の出力電圧Ｖｃｃとして生成される。更に、入力電圧検出回路２１２４８と制御ロジック回路２１２４５とによる制御によって、図２に示した実施の形態１による半導体集積回路２１２の内部のスイッチＳＷ２をオン状態に制御する一方、スイッチＳＷ３をオフ状態に制御する。その結果、第１入力電圧１の供給端子Ｔ１からの供給電圧が、降圧ＤＣ−ＤＣコンバータ２１２１とスイッチＳＷ２とＰチャネルＭＯＳトランジスタＭｐ０とを介して２次電池２６の充電に使用されるとともに受電側システム３への電源供給に使用される。従って、ワイヤレス給電はオン状態に制御され、ＵＳＢ給電はオフ状態に制御され、停電に応答して複数の電源から使用電源を再度選択する自動選択が実行される。
【０２３１】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０２３２】
例えば、図７に示した実施の形態１の入力電圧選択回路２１２４の可変伝達回路２１２４Ｙの第１可変伝達回路２１２４Ｙ１と第２可変伝達回路２１２４Ｙ２とは、図８に示した可変利得増幅器だけではなく、ゲインしての減衰量が可変制御される可変減衰器(Variable Attenuator)によって構成することも可能である。
【０２３３】
更に本半導体集積回路が搭載される電子機器は、多機能携帯電話やタブレットＰＣ等のような携帯型パーソナルコンピュータに限定されるものではなく、デジタルビデオカメラやデジタルスチルカメラや携帯音楽プレイヤーや携帯ＤＶＤプレイヤー等に適用することが可能である。
【０２３４】
更に、本半導体集積回路が搭載される電子機器は、ＲＦＩＤカードを内蔵することで自動改札システム、電子マネー等の機能を有する携帯電話に適用することが可能である。
【符号の説明】
【０２３５】
１…送電回路
２…受電回路
３…受電側システム
１０…ＡＣアダプタ
１１…マイクロコントローラユニット(ＭＣＵ)
１１１…認証処理機能
１１２…暗号処理機能
１２…送電制御回路
１２１…整流回路
１２２…ＲＦドライバ１２２
１３…送電側アンテナコイル
２１…受電制御回路
２１１…整流回路
２２…マイクロコントローラユニット(ＭＣＵ)
２２１…認証処理機能
２２２…暗号処理機能
２３…ＵＳＢ接続インターフェース
２４…ＡＣ電源接続インターフェース２４
２５…受電側アンテナコイル
２６…２次電池
２１２…半導体集積回路
Ｔ１〜Ｔ１０…端子
Ｄ１、Ｄ２…ショットキーダイオード
２１２１…降圧ＤＣ−ＤＣコンバータ
２１２２…リニア・レギュレータ
２１２３…ＵＳＢ種別検出回路
２１２４…入力電圧検出回路
２１２５…外部インターフェース
２１２６…内蔵レギュレータ
２１２７…ゲート駆動制御回路
Ｍｐ０…ＰチャネルＭＯＳトランジスタ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４…スイッチ
Ｌ１…インダクター
Ｃ１…容量
２１２４１…リニア・レギュレータ
２１２４２…入力電圧選択スイッチ
２１２４３…電圧比較・選択回路
２１２４Ｘ…パワーオンリセット補助回路２１２４Ｘ
２１２４Ｙ…可変伝達回路
２１２４Ｙ１…第１可変伝達回路
２１２４Ｙ２…第２可変伝達回路
ＣＮＴ１…第１ゲイン制御信号
ＣＮＴ２…第２ゲイン制御信号
Ｒｅｆ＿Ｇｅｎ１…第１基準電圧発生回路
Ｒｅｆ＿Ｇｅｎ２…第２基準電圧発生回路
Ｒｅｆ＿Ｇｅｎ３…第３基準電圧発生回路
Ｒｅｆ＿Ｇｅｎ４…第４基準電圧発生回路
ＤＡ１…差動増幅器
ＤＡ２…差動増幅器
ＤＡ３…差動増幅器
ＤＡ４…差動増幅器
ＢＡ１…第１バッファ回路
ＢＡ２…第２バッファ回路
２１２４４…パワーオンリセット回路
２１２４５…制御ロジック回路
２１２４６…入力電圧選択スイッチ制御ロジック回路
２１２４７…クロック発生回路
２１２４８…入力電圧検出回路
２１２４９…ゲート駆動回路
２１２８…アナログ回路
Ｍｎ１、Ｍｎ２…ＮチャネルＭＯＳトランジスタ
【図１】
2014041406.tif 000003
【図２】
2014041406.tif 000004
【図３】
2014041406.tif 000005
【図４】
2014041406.tif 000006
【図５】
2014041406.tif 000007
【図６】
2014041406.tif 000008
【図７】
2014041406.tif 000009
【図８】
2014041406.tif 000010
【図９】
2014041406.tif 000011
【図１０】
2014041406.tif 000012