(57)【要約】【課題】  従来は、欠陥画素データの設定に問題があり、起動時間が長く撮影条件や撮影環境に対応するきめ細やかな補正を行うことが難しかった。【解決手段】  本発明では、被写体を撮像し、画像を生成する撮像素子と、記憶媒体に記憶された、回路構成データと前記撮像素子の欠陥画素の位置を示す欠陥画素位置データとに応じて前記撮像素子の欠陥画素を補正する欠陥画素補正回路を含むハードウェア回路を形成するプログラマブル素子と、前記欠陥画素補正回路により補正された画像の画像処理を行う画像処理回路と、を有することを特徴とする。【選択図】図１
2014233017.tif 000002
【特許請求の範囲】
【請求項１】
被写体を撮像し、画像を生成する撮像素子と、
記憶媒体に記憶された、回路構成データと前記撮像素子の欠陥画素の位置を示す欠陥画素位置データとに応じて前記撮像素子の欠陥画素を補正する欠陥画素補正回路を含むハードウェア回路を形成するプログラマブル素子と、
前記欠陥画素補正回路により補正された画像の画像処理を行う画像処理回路と、
を有することを特徴とする電子カメラ。
【請求項２】
請求項１に記載の電子カメラにおいて、
前記欠陥画素位置データは、前記撮像素子毎に異なる固有のデータであり、
前記プログラマブル素子は、前記欠陥画素位置データに応じて異なる前記欠陥画素補正回路を形成する
ことを特徴とする電子カメラ。
【請求項３】
請求項１に記載の電子カメラにおいて、
前記記憶媒体に複数の撮影条件に対応する複数の前記欠陥画素位置データを予め記憶しておき、
前記プログラマブル素子は、前記複数の前記欠陥画素位置データに対応する前記欠陥画素補正回路と、前記複数の前記欠陥画素位置データのいずれか１つを選択する選択回路を更に形成する
ことを特徴とする電子カメラ。
【請求項４】
請求項１から３のいずれか一項に記載の電子カメラにおいて、
前記回路構成データは、
前記撮像素子が出力する画素値を１画素ずつ順番に更新しながら保持する第一ラッチ回路と、
前記撮像素子が出力する画素値または前記第一ラッチ回路が出力する１画素遅れの画素値を選択するスイッチ回路と、
前記スイッチ回路が出力する画素値を１画素ずつ順番に更新しながら保持するか、または前記スイッチ回路が出力する画素値に更新せずに前の画素値を保持するかを選択する機能を有する第二ラッチ回路と、
前記撮像素子が出力する画素位置を１画素ずつカウントする第一カウンタ回路と、
前記第一カウンタ回路が出力する画素位置と前記欠陥画素位置データが示す欠陥画素位置とを比較し、比較結果が一致するか否かを判別するコンパレータ回路と、
前記コンパレータ回路の比較結果が一致した回数をカウントし、当該カウント値に応じて前記スイッチ回路と前記第二ラッチ回路とを制御する第二カウンタ回路と、
を有する前記欠陥画素補正回路を構成することを特徴とする電子カメラ。
【請求項５】
請求項４に記載の電子カメラにおいて、
前記第二カウンタ回路は、前記第二ラッチ回路に対して、当該カウント値が１の場合に前の画素値、当該カウント値が１以外の場合に前記スイッチ回路が出力する画素値をそれぞれ保持させ、前記スイッチ回路に対して、当該カウント値が２の場合に前記撮像素子が出力する画素値側、当該カウント値が２以外の場合に前記第一ラッチ回路側にそれぞれ切り替える
ことを特徴とする電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子カメラに関する。
【背景技術】
【０００２】
近年、電子カメラの高画質化が求められ、ＣＭＯＳセンサなどの撮像素子の高画素化が進んでいる。高画質が求められる静止画撮影や動画撮影においては、欠陥画素を欠陥の生じていない周囲の画素の画素値を用いて補間する処理が行われている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３２４８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、欠陥画素の位置は、例えば感度ゲインや露光時間等の撮影条件、温度などの撮影環境により異なるので、それぞれの条件に合った欠陥画素データを選択して、その都度、ＣＰＵにより画像処理部に書き込まなければならず、システムの応答性が悪くなったり、撮影条件や撮影環境によるきめ細やかな補正を行うことができないなどの問題があった。
【０００５】
本発明の目的は、起動時や撮影条件変化時などに、高速に欠陥画素の補正を行うことができる電子カメラを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る電子カメラは、被写体を撮像し、画像を生成する撮像素子と、記憶媒体に記憶された、回路構成データと前記撮像素子の欠陥画素の位置を示す欠陥画素位置データとに応じて前記撮像素子の欠陥画素を補正する欠陥画素補正回路を含むハードウェア回路を形成するプログラマブル素子と、前記欠陥画素補正回路により補正された画像の画像処理を行う画像処理回路と、を有することを特徴とする。
【０００７】
特に、前記欠陥画素位置データは、前記撮像素子毎に異なる固有のデータであり、前記プログラマブル素子は、前記欠陥画素位置データに応じて異なる前記欠陥画素補正回路を形成することを特徴とする。
【０００８】
また、前記記憶媒体に複数の撮影条件に対応する複数の前記欠陥画素位置データを予め記憶しておき、前記プログラマブル素子は、前記複数の前記欠陥画素位置データに対応する前記欠陥画素補正回路と、前記複数の前記欠陥画素位置データのいずれか１つを選択する選択回路を更に形成することを特徴とする。
【０００９】
さらに、前記回路構成データは、前記撮像素子が出力する画素値を１画素ずつ順番に更新しながら保持する第一ラッチ回路と、前記撮像素子が出力する画素値または前記第一ラッチ回路が出力する１画素遅れの画素値を選択するスイッチ回路と、前記スイッチ回路が出力する画素値を１画素ずつ順番に更新しながら保持するか、または前記スイッチ回路が出力する画素値に更新せずに前の画素値を保持するかを選択する機能を有する第二ラッチ回路と、前記撮像素子が出力する画素位置を１画素ずつカウントする第一カウンタ回路と、前記第一カウンタ回路が出力する画素位置と前記欠陥画素位置データが示す欠陥画素位置とを比較し、比較結果が一致するか否かを判別するコンパレータ回路と、前記コンパレータ回路の比較結果が一致した回数をカウントし、当該カウント値に応じて前記スイッチ回路と前記第二ラッチ回路とを制御する第二カウンタ回路と、を有する欠陥画素補正回路を構成することを特徴とする。
【００１０】
特に、前記第二カウンタ回路は、前記第二ラッチ回路に対して、当該カウント値が１の場合に前の画素値、当該カウント値が１以外の場合に前記スイッチ回路が出力する画素値をそれぞれ保持させ、前記スイッチ回路に対して、当該カウント値が２の場合に前記撮像素子が出力する画素値側、当該カウント値が２以外の場合に前記第一ラッチ回路側にそれぞれ切り替えることを特徴とする。
【発明の効果】
【００１１】
本発明に係る電子カメラは、起動時や撮影条件変化時などに、高速に欠陥画素の補正を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る電子カメラ１０１の構成例を示すブロック図である。
【図２】欠陥画素の補正例を示すブロック図である。
【図３】欠陥画素補正回路１０４の構成例を示すブロック図である。
【図４】画素配置例を示す図である。
【図５】欠陥画素補正回路１０４の動作例を示す図である。
【図６】欠陥画素の補正例を示す図である。
【図７】欠陥画素補正回路１０４のその他の構成例を示すブロック図である。
【図８】撮影条件の切り替え例を示す図である。
【図９】従来の欠陥画素補正の構成例を示す図である。
【図１０】従来の欠陥画素の補正例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係る電子カメラの実施形態について、図面を用いて詳しく説明する。図１は電子カメラ１０１の構成例を示すブロック図である。図１において、電子カメラ１０１は、光学系１０２と、撮像センサー１０３と、欠陥画素補正回路１０４と、画像処理回路１０５と、画像メモリ１０６と、ＣＰＵ１０７と、表示モニタ１０８と、メモリカード１０９と、操作部材１１０と、不揮発性メモリ１１１と、測光センサー１１２とで構成される。尚、本実施形態に係る電子カメラ１０１では、説明がわかり易いように、明るさなどの撮影条件を取得するための測光センサー１１２を設けたが、撮像センサー１０３により撮影される画像から撮影条件を取得するようにしてもよい。
【００１４】
ここで、本実施形態に係る電子カメラ１０１の特徴がわかり易いように、ＡＳＩＣ（Application Specific Integrated Circuit）などの専用のハードウェア回路で欠陥画素補正を行う場合の一般的な例について説明する。このような回路では、撮像素子によって欠陥画素位置や欠陥画素の特性が異なる様々な欠陥画素に対応しなければならないため、欠陥画素の補正回路の規模が大きくなってしまうという問題がある。特に、ＡＳＩＣの補正回路は、個別の撮像素子に対応していないので、起動時に撮像素子固有の欠陥画素データをＡＳＩＣ内部にＣＰＵによって書き込まなければならず、電源投入後に直ぐに撮影できないという問題がある。例えば、図９において、撮像センサー９０１から欠陥画素を含む画像データが画像処理回路９０２に出力され、欠陥画素の補正やデジタル現像処理などの画像処理が行われる。そして、ＣＰＵ９０４は、内部に予め記憶されたプログラムによって動作し、不揮発性メモリ９０５に予め記憶された撮像センサー９０１に固有の欠陥画素の位置を示すアドレス情報（欠陥画素データ）を読み出して、画像処理回路９０２に書き込む。そして、画像処理回路９０２は、撮像センサー９０１から読み出された画素が欠陥画素である場合に、周辺の正常な画素の画素値で置き換えたり、平均化などの簡易演算を行って欠陥画素の画素値を補間する。
【００１５】
このようにして、ＣＰＵ９０４は、不揮発性メモリ９０５に記憶された欠陥画素データをＡＳＩＣなどで固定的に構成される画像処理回路９０２にソフトウェア処理により書き込む必要があった。このため、例えば電源をＯＮした後、不揮発性メモリ９０５に記憶された欠陥画素データを画像処理回路９０２の内部に設定するソフトウェア処理時間が必要になり、直ぐに撮影することが難しいなどの問題が生じる。
【００１６】
また、撮影条件に応じて欠陥画素データを切り替える場合に、撮影条件が変わる度に不揮発性メモリ９０５に記憶された欠陥画素データを画像処理回路９０２の内部に設定し直す必要があった。例えば、動画撮影時には明るさを均一に保つ為に、自動で露出を調整（ＡＥ）しており、撮影する画像のＩＳＯ感度がフレーム毎に自動調整される。ところが、ＩＳＯ感度が低い場合に欠陥画素と見なされる画素の位置や数と、感度が高い場合に欠陥画素と見なされる画素の位置や数とは異なり、例えば欠陥画素の数が増える傾向にある。これは、低感度での最適な欠陥画素の条件と高感度での最適な欠陥画素の条件とが異なるためである。このため、例えば明るいシーンから暗いシーンへパーンした時などに、ＣＰＵ９０４は、低感度から高感度へゲインを切り替える処理を行う。ところが、図９に示したような従来の構成では、ＣＰＵ９０４が新たな撮影条件での欠陥画素データを不揮発性メモリ９０５から読み出し、画像処理回路９０２の内部または近傍に設けられたメモリへ欠陥画素データを書き込む処理を行わなければならない。このため、欠陥画素データの書き込みが完了するまでの数フレーム間、欠陥画素の補正が行われない画像フレームが表示または記録される可能性がある。また、最初から高感度用の欠陥画素データで補正を行うようにした場合、低感度の撮影では問題とならなかった画素の画素値も欠陥画素として補間されるために、解像度が低下するなどの弊害が発生する可能性がある。
【００１７】
そこで、動画撮影時にＩＳＯ感度などの撮影条件が変わった場合、画像処理回路９０２内部の欠陥画素データを書き直す必要がある。例えば図１０は、動画撮影時の欠陥画素を補正する様子を示している。図１０において、動画フレーム９１０から動画フレーム９１１に切り替わるタイミングｔ９１で撮影条件が変更になった場合、ＣＰＵ９０４は新しい撮影条件に対応する欠陥画素データを不揮発性メモリ９０５から読み出して画像処理回路９０２の内部に書き込むソフトウェア処理を実行する。図１０の例では、新しい欠陥画素データが画像処理回路９０２に反映されるまでに３フレーム分の時間が掛かっており、動画フレーム９１１、動画フレーム９１２および動画フレーム９１３の３フレームの画像には、新しい欠陥画素データが間に合わず、欠陥画素が出現してしまう。そして、新たな欠陥画素データが反映されたタイミングｔ９２以降の動画フレーム９１４および動画フレーム９１５では、欠陥画素は補正されている。
【００１８】
このように、ＣＰＵ９０４により、欠陥画素データを不揮発性メモリ９０５から読み出して画像処理回路９０２の内部に書き込むソフトウェア処理を実行する場合、電源をＯＮしてから、画像を撮影する準備ができるまでの時間（起動時間）を短くすることは難しい。また、温度や撮影条件、例えば感度ゲイン、露光時間等が変化した場合に、それぞれの条件に合った欠陥画素データを用いて補正しなければならず、欠陥画素データをＣＰＵ９０４により画像処理回路９０２やメモリに書き込むのでシステムの応答性が悪化したり、撮影条件や環境によるきめ細やかな欠陥画素の補正を実現することが難しかった。また、欠陥画素データを記憶する不揮発性メモリ９０５だけでなく、画像処理回路９０２の内部または近傍に欠陥画素データを保持するための読み出しスピードが速いＲＡＭなどを設ける必要があり、コストアップの要因となっていた。
【００１９】
そこで、本実施形態に係る電子カメラ１０１では、図１に示すように、撮像センサー１０３と画像処理回路１０５との間に、プログラマブル・デバイスで構成される欠陥画素補正回路１０４を配置している。尚、プログラマブル・デバイスに欠陥画素補正回路１０４を形成するための回路構成データと欠陥画素データとを同一の不揮発性メモリ１１１に記憶しておく。そして、電源投入時にプログラマブル・デバイスが立ち上がる際に回路構成データと欠陥画素データとを一緒に読み出してコンフィグレーション動作を行う。例えば、回路構成データにより欠陥画素補正回路１０４、欠陥画素データにより欠陥画素の補正アドレステーブルをそれぞれハードウェア回路として形成する。
【００２０】
これにより、図９のシステムのようにＣＰＵ９０４が不揮発性メモリ９０５から欠陥画素データを読み出して画像処理回路９０２に書き込む処理が不要になり、欠陥画素補正回路１０４の内部に欠陥画素データを保持でき、撮像センサー１０３から読み出される欠陥画素の画素データをリアルタイム（パイプライン処理）で補正することができる。さらに、プログラマブル・デバイスにより、複数の撮影条件や外部環境に対応する撮像センサー１０３に固有のハードウェア回路を形成するので、撮影条件や外部環境の変化に応じて、ＣＰＵ１０７は欠陥画素データのテーブルを瞬間的に切り替えることができる。
【００２１】
以下、図１に示した本実施形態に係る電子カメラ１０１の構成例について、順番に説明する。
【００２２】
光学系１０２は、被写体から入射する光を撮像センサー１０３の受光面に結像する。
【００２３】
撮像センサー１０３は、フォトダイオードを有する画素が受光面に行列状に配置されている。そして、フォトダイオードは、各画素の受光量に応じた電気信号に変換し、さらに、ＡＤ変換器により電気信号をデジタルの画像データに変換して欠陥画素補正回路１０４に出力する。ここで、撮像センサー１０３は、光量に応じた適正な画素値に変換できない欠陥画素を有しており、製造時などに欠陥画素の位置がチェックされ、欠陥画素の位置を示すアドレス情報が不揮発性メモリ１１１に記憶される。尚、欠陥画素の位置は、撮像センサー１０３に固有のもので、撮像センサー１０３毎に異なる。また、受光量の大きさによって正常な画素値を出力できない欠陥画素もあり、例えば暗い画像を撮影する場合は問題ないが明るい画像を撮影すると欠陥画素が撮影画像に出現したり、逆に明るい画像を撮影する場合は問題ないが暗い画像を撮影すると欠陥画素が撮影画像に出現する。このため、撮影条件に対応する複数の欠陥画素データを不揮発性メモリ１１１に予め記憶しておいてもよい。
【００２４】
欠陥画素補正回路１０４は、ＦＰＧＡ（Field-Programmable Gate Array）やＰＬＤ（Programmable Logic Device）などのプログラマブル・デバイスで構成される。ここで、プログラマブル・デバイスは、ハードウェア記述言語により回路構成データを変更して、任意のハードウェア回路を構成することができる。本実施形態に係る電子カメラ１０１では、欠陥画素を補正するためのハードウェア回路を構成するための回路構成データが不揮発性メモリ１１１に予め記憶されている。そして、電子カメラ１０１の電源をＯＮした時に、プログラマブル・デバイスは、不揮発性メモリ１１１から自動的に回路構成データを読み出して欠陥画素補正回路１０４のハードウェア回路を生成する。特に、本実施形態に係る電子カメラ１０１では、不揮発性メモリ１１１に、回路構成データとは別に撮像センサー１０３に固有の欠陥画素の位置を示す欠陥画素データを製造時に記憶してある。そして、プログラマブル・デバイス（欠陥画素補正回路１０４）は、自動的に回路構成データと欠陥画素データとを読み出して欠陥画素補正回路１０４のハードウェア回路を生成する。これにより、撮像センサー１０３に固有の欠陥画素の位置を示す欠陥画素データが全体のハードウェア回路内に同時に生成されるので、図１０のように、ＣＰＵ１０７が起動後に欠陥画素データを不揮発性メモリ１１１から読み出して欠陥画素補正回路１０４に書き込む必要がなくなる。この結果、電源投入直後に静止画を撮影したいというデジタル一眼レフ型カメラなどで要求されるユーザー要望に応えられる短い時間で撮影の準備を完了できる。また、撮像センサー１０３の個体差により欠陥画素の位置（アドレス）や、環境温度、露光時間、感度（ゲイン）などの撮影条件によって欠陥画素であると判断する画素が異なる。ところが、本実施形態に係る電子カメラ１０１は、様々な撮影条件に合致する欠陥画素データがプログラマブル・デバイスにハードウェア回路として生成されているので、これらの条件が変わった場合でも、ＣＰＵ１０７により新たな欠陥画素データを欠陥画素補正回路１０４に書き込む必要が無く、リアルタイムに適正な欠陥画素データによる欠陥画素の補正が可能となる。
【００２５】
画像処理回路１０５は、図９の画像処理回路９０２と同様に、デジタル現像処理などの画像処理を行うためのハードウェア回路でＡＳＩＣなどで構成される。尚、本実施形態に係る電子カメラ１０１では、図９の場合とは異なり、欠陥画素を補正する回路をＡＳＩＣではなくプログラマブル・デバイスで実現する。ここで、本実施形態に係る電子カメラ１０１では、欠陥画素の補正回路をプログラマブルデバイスに形成し、デジタル現像処理などの画像処理を専用のＡＳＩＣで行うようにしたが、デジタル現像処理など画像処理回路１０５の回路もプログラマブル・デバイス内に形成するようにしてもよい。このように、欠陥画素補正回路１０４をプログラマブル・デバイスで構成することにより、撮像センサー１０３毎に欠陥画素補正回路１０４の構成を変えることが可能になる。ここで、ＡＳＩＣの場合は、回路が固定されるので、全ての撮像センサー１０３に対応できる欠陥画素補正回路１０４を搭載しておかなければならず、回路規模が大きくなり、消費電力も増える。しかも、撮像センサー１０３に固有の欠陥画素データを起動時にソフトウェア的に書き込まなければならないという問題がある。これに対して、本実施形態に係る電子カメラ１０１では、撮像センサー１０３毎に欠陥画素補正回路１０４の構成を変更することができるので、必要最小限の回路を生成することができ、無駄な回路が無くなるので低消費電力化が可能になる。また、本実施形態に係る電子カメラ１０１では、欠陥画素補正回路１０４の生成時に欠陥画素データもハードウェア回路として生成されるので、起動後に直ぐに撮影することができる。さらに、複数の撮影条件に対応する欠陥画素データをハードウェア回路に展開しておくことにより、撮影条件の変化に対応する欠陥画素データに素早く切り替えることができる。
【００２６】
画像メモリ１０６は、ＤＲＡＭなどで構成され、撮影画像や画像処理中のデータを一時的に記憶する画像バッファである。
【００２７】
ＣＰＵ１０７は、内部に予め記憶されたプログラムによって動作し、電子カメラ１０１全体の動作を制御する。例えば操作部材１１０から出力される操作情報に応じて撮像センサー１０３に撮影タイミングを与えたり、画像処理回路１０５に処理内容の指示を与える。或いは、ＣＰＵ１０７は、画像メモリ１０６に保持されている撮影画像を読み出して表示モニタ１０８に表示したり、メモリカード１０９に保存する。さらに、ＣＰＵ１０７は、測光センサー１１２や撮像センサー１０３から得られる撮影条件や、操作部材１１０による撮影条件の切り替えに応じて、撮像センサー１０３で撮影する画像のＩＳＯ感度を変更する。尚、感度調整は、撮像センサー１０３内のアンプのゲインを調整してもよいし、画像処理回路１０５でゲイン調整を行ってもよい。
【００２８】
表示モニタ１０８は、液晶モニタなどが用いられ、ＣＰＵ１０７により撮影画像やメニュー画面が表示される。
【００２９】
メモリカード１０９は、フラッシュメモリなどの不揮発性のメモリが用いられる。ＣＰＵ１０７は、撮影画像をメモリカード１０９に保存したり、メモリカード１０９に保存されている撮影済の画像を読み出して表示モニタ１０８に表示する。
【００３０】
操作部材１１０は、電源ボタン、レリーズボタン、撮影モード選択ダイヤル、カーソルボタンなどで構成される。ユーザーは、これらの操作ボタンを操作して電子カメラ１０１を使用する。尚、これらの操作ボタンの操作情報はＣＰＵ１０７に出力される。
【００３１】
不揮発性メモリ１１１は、フラッシュメモリなどの不揮発性のメモリが用いられる。そして、不揮発性メモリ１１１には、プログラマブル・デバイスに欠陥画素補正回路１０４を形成するための回路構成データと、撮像センサー１０３に固有の欠陥画素の位置を示す欠陥画素データとが製造時に記憶されている。また、様々な撮影条件に対応する欠陥画素データを記憶しておいてもよい。これにより、電子カメラ１０１の起動時に、様々な撮影条件毎の欠陥画素データに対応する欠陥画素補正回路１０４をハードウェア回路として生成することができるので、撮影時に欠陥画素データを直ぐに切り替えることが可能になる。尚、撮影条件に応じて欠陥画素データを切り替える例については後で詳しく説明する。
【００３２】
測光センサー１１２は、光学系１０２から入射する被写体光の明るさを測定するセンサである。これにより、ＣＰＵ１０７は、撮影条件を変更し、撮像センサー１０３での露光時間やＩＳＯ感度を調整する。尚、測光センサー１１２を設けずに、撮像センサー１０３により得られる画像から被写体光の明るさを測定するようにしてもよい。
【００３３】
次に、本実施形態に係る電子カメラ１０１で対応する欠陥画素の一例について説明する。本実施形態では、説明がわかり易いように、撮像センサー１０３は、欠陥画素が孤立して存在する単画素と、２つの欠陥画素が連続して存在する２連画素とを有しているものとする。また、ここでは詳細な説明を行わないが、欠陥画素が３連画素や４連画素である場合でも同様の考え方で実現できる。
【００３４】
図２（ａ）は、画素のカラーフィルターがベイヤー配列の撮像センサー１０３において、単画素の欠陥画素を有するＧ（緑）とＲ（赤）で構成された水平ラインの画素データを撮像センサー１０３から出力する場合に、同色の近隣の正常な画素の画素値で補間する一例を示している。ここでは、Ｇ画素が単画素の欠陥画素である場合、その欠陥画素の１つ前のＧ画素の値を欠陥画素の値と置き換えて補間（置換）する方法と、逆に欠陥画素の１つ後のＧ画素の値を欠陥画素の値と置き換えて補間（置換）する方法とがある。尚、図示しないが、欠陥画素の前後の同色の画素の平均値を欠陥画素の値と置き換える方法でもよいし、平均以外の演算方法を用いても構わない。
【００３５】
図２（ａ）において、撮像センサー１０３は、紙面左側からＧ画素２０１、Ｒ画素２０２、Ｇ画素２０３、Ｒ画素２０４、Ｇ画素２０５の順番に画素データを出力する。図２（ａ）の例では、Ｇ画素２０３が欠陥画素である。そこで、欠陥画素のＧ画素２０３を補間する方法として、Ｇ画素２０３よりも時間的に先に出力されたＧ画素２０１の画素値をＧ画素２０３の画素値とする方法（前画素による補間）と、Ｇ画素２０３よりも時間的に後で出力されるＧ画素２０５の画素値をＧ画素２０３の画素値とする方法（後画素による補間）とがある。ここで、図２（ａ）はベイヤー配列の画素なので、１画素置きの同色の画素データを用いて補間したが、モノクロ画像である場合は、図２（ｃ）に示すように、欠陥画素Ｙ２１３の画素値は、直前の画素Ｙ２１２または直後の画素Ｙ２１４の画素値により補間される。尚、ここでは、説明がわかり易いように、欠陥画素の画素値を周辺の正常な画素の画素値で置き換えるようにしたが、演算処理によって補間を行うようにしてもよい。例えば、画素Ｇ２０１の画素値と画素Ｇ２０５の画素値の平均値を欠陥画素Ｇ２０３の画素値としてもよい。
【００３６】
また、欠陥画素が２連画素の場合は、１つ目の欠陥画素は前画素、２つ目の欠陥画素は後画素により、それぞれ補間する。例えば図２（ｃ）は、図２（ａ）の欠陥画素Ｇ２０３に続いて画素Ｇ２０５ａも欠陥画素となる２連画素の場合を示している。この場合、欠陥画素Ｇ２０３は１つ前の同色の画素Ｇ２０１により補間し、欠陥画素Ｇ２０５は１つ後の同色の画素Ｇ２０７により補間する。尚、図２（ｃ）はベイヤー配列の画素なので、１画素置きの同色の画素データを用いて補間したが、図２（ｂ）と同様に、モノクロ画像である場合は、図２（ｄ）に示すように、欠陥画素Ｙ２１３は直前の画素Ｙ２１２により補間し、欠陥画素Ｙ２１４ａは直後の画素Ｙ２１５の画素値により補間される。
【００３７】
次に、欠陥画素補正回路１０４の構成例について説明する。図３は、プログラマブル・デバイスにより形成される欠陥画素補正回路１０４の構成例を示すブロック図である。図３において、欠陥画素補正回路１０４は、ラッチ回路３０１と、マルチプレクサ回路３０２と、ラッチ回路３０３と、カウンタ回路３０４と、コンパレータ回路３０５と、ＦＩＦＯ回路３０６と、カウンタ回路３０７とで構成される。
【００３８】
ラッチ回路３０１は、Ｄ型フリップフロップ回路で構成され、撮像センサー１０３から１画素ずつ読み出される画素データを次の画素データが読み出されるまで保持する。尚、図３では省略してあるが、ラッチ回路３０１には、画素クロックが入力され、画素クロックに同期して動作する。また、ラッチ回路３０１はチップイネーブル（ＣＥ）入力を有し、ＣＥ入力がディスイネーブル状態にある場合は、次の画素データをラッチせずに前の画素データを保持する。
【００３９】
図３の場合、ラッチ回路３０１のＣＥ入力は常にイネーブル状態（例えば論理”０”）に固定されている。ここで、図３のブロック図では、説明がわかり易いように、ラッチ回路３０１に入力される画素データを１本のラインで描いてあるが、実際には入力される画素データの量子化ビット数分のラインを有する。例えば量子化ビット数が８ビットである場合は、ラッチ回路３０１は８ビット分の回路を有し、マルチプレクサ回路３０２およびラッチ回路３０３についても８ビット分の回路を有する。また、撮像センサー１０３がベイヤー配列のＲＧＢ３色に対応する画像データを出力する場合、図３と同様の回路が各色毎に設けられ、画素クロックは各色毎の画素を出力するクロックである。例えば図２（ａ）の場合は、撮像センサー１０３からＧ画素の画像データが読み出される毎に画素クロックが１つ出力される。尚、画素クロックは、撮像センサー１０３から出力されるものとする。
【００４０】
マルチプレクサ回路３０２は、入力１に入力される画素データと入力２に入力される画素データのいずれかを選択し、選択した画素データをラッチ回路３０３に出力するスイッチである。マルチプレクサ回路３０２は、欠陥画素が２つ連続した次の正常な画素を撮像センサー１０３から読み出す時に入力２に切り替わり、それ以外の場合は入力１が選択されている。マルチプレクサ回路３０２の詳細な動作については後で説明する。また、マルチプレクサ回路３０２は、カウンタ回路３０７により制御される。
【００４１】
ラッチ回路３０３は、Ｄ型フリップフロップ回路で構成され、マルチプレクサ回路３０２が出力する画素データを保持する。尚、ラッチ回路３０３は、ラッチ回路３０１と同様に、画素クロックに同期して動作する。また、ラッチ回路３０３にもラッチ回路３０１と同様のＣＥ入力が備えられ、ＣＥ入力がディスイネーブル状態にある場合は、次の画素データをラッチせずに前の画素データを保持する。このように、ラッチ回路３０３は、例えばＣＥ入力が論理”１”の場合だけ画素クロック毎に新しいデータを保持（更新）する動作を禁止する機能がある。これにより、ラッチ回路３０３は画素クロックに同期して続けて同じ値を出力することができる。つまり、欠陥画素を捨てて、その直前の画素（ベイヤー配列の場合は１つ前の同色の画素）の画素値で置き換えることができる。
【００４２】
図３の場合、ラッチ回路３０３のＣＥ入力は、最初の欠陥画素の次の画素（正常画素または欠陥画素）を撮像センサー１０３から読み出す時にディスイネーブル状態になり、ラッチ回路３０１から出力される最初の欠陥画素の画素データをラッチせずに捨てて１つ前の画素データを保持する。そして、ラッチ回路３０３は、それ以外の場合はイネーブル状態になり、マルチプレクサ回路３０２から出力される画素データをラッチする。尚、ラッチ回路３０３の詳細な動作は後で説明する。また、ラッチ回路３０１のＣＥ入力はカウンタ回路３０７により制御される。
【００４３】
カウンタ回路３０４は、画素クロックの数をカウントするカウンタである。画素クロックは、撮像センサー１０３から画素データが読み出される毎に１つのパルスが出力されるクロック信号である。尚、先に説明したようなベイヤー配列の場合、画素クロックは各色毎の画素データを読み出す時に出力される。ここで、撮像センサー１０３の画素配置の一例を図４に示す。図４の例では、撮像センサー１０３は、受光面に行列状に配置された画素で構成されている。図４において、撮像センサー１０３は、各行に１０００画素が配置され、上の行から且つ左側の画素から順番に読み出される。例えば、１行目の画素（１，１）、画素（１，２）、画素（１，３）、・・・、画素（１，１０００）を順番に読み出した後、２行目の画素（２，１）、画素（２，２）、画素（２，３）、・・・、画素（２，１０００）を順番に読み出す。この時、カウンタ回路３０４は、１行目の画素の読み出しでは１から１０００までカウントし、２行目の画素の読み出しでは１００１から２０００までカウントする。カウンタ回路３０４は、３行目以降の行についても同様にカウントする。尚、ここでは、モノクロ画像の例として説明するが、ベイヤー配列のカラー画像の場合は、例えば画素（１，１）がＧ画素である場合、次の画素（１，２）はＢ画素またはＲ画素となり、その次の画素（１，３）がＧ画素となる。この場合、Ｇ画素用のカウンタ回路３０４は、画素（１，１）、画素（１，３）、画素（１，５）・・・のように１画素置きにカウントする。
【００４４】
このように、カウンタ回路３０４のカウント値は、撮像センサー１０３の画素の位置を示すアドレス情報に相当する。例えば、カウント値が２の場合は画素（１，２）のアドレスの画素値が撮像センサー１０３から読み出されていることを示し、カウント値が２００３の場合は、画素（３，３）のアドレスの画素値が撮像センサー１０３から読み出されていることを示す。そして、カウンタ回路３０４のカウント値は、コンパレータ回路３０５に出力される。
【００４５】
コンパレータ回路３０５は、カウンタ回路３０４が出力するカウント値（撮像センサー１０３から読み出される画素の位置を示すアドレス情報）と、ＦＩＦＯ回路３０６が出力する値（欠陥画素の位置を示すアドレス情報）とを比較して、アドレスが一致（AddressMatch）しているか否かを判別する。そして、コンパレータ回路３０５は、例えば比較値が一致している期間中、論理”１”または論理”０”を出力する。或いは、コンパレータ回路３０５は、一致検出時にパルスを１つ出力するようにしてもよい。そして、コンパレータ回路３０５の検出信号は、カウンタ回路３０７とＦＩＦＯ回路３０６とに出力される。が、画素２、画素５、画素６に含まれている。
【００４６】
ＦＩＦＯ回路３０６は、撮像センサー１０３に固有の欠陥画素の位置を示すアドレス情報を保持している。例えば図４の場合、画素（２，１）と、画素（３，２）と、画素（３，３）とが欠陥画素である場合、ＦＩＦＯ回路３０６には、１００１、２００２、２００３・・・のように、欠陥画素の位置を示す値（アドレス情報）が欠陥画素補正回路１０４の回路構成時にハードウェア回路として形成される。また、ＦＩＦＯ回路３０６は、コンパレータ回路３０５から出力される検出信号により、次のアドレス情報をコンパレータ回路３０５に出力する。例えばＦＩＦＯ回路３０６がアドレス１００１を出力している時に、コンパレータ回路３０５から検出信号が出力されると、ＦＩＦＯ回路３０６は、次のアドレス２００２をコンパレータ回路３０５に出力する。ここで、図３では、説明がわかり易いように、ＦＩＦＯの回路でアドレス情報を保持するようにしたが、ＲＯＭ（Read Only Memory）のような回路で構成してもよい。或いは、アドレス値を示す”０”、”１”のデジタル値をプルアップ回路やプルダウン回路などの単純な回路で構成してもよい。いずれの場合でも、本実施形態に係る電子カメラ１０１では、起動時にプログラマブル・デバイスにより形成される欠陥画素補正回路１０４のハードウェア回路の一部として欠陥画素の位置を示すアドレス情報が展開される。
【００４７】
カウンタ回路３０７は、連続する欠陥画素の数をカウントするカウンタである。例えばコンパレータ回路３０５が検出信号として論理”１”を出力している時の画素クロックをカウントする。ここで、カウンタ回路３０７は、コンパレータ回路３０５が非検出の場合（例えば論理”０”の場合）は、カウント値を０にリセットする回路構成になっている。尚、コンパレータ回路３０５がパルスを出力する場合は、パルスと画素クロックの両方が出力された時にカウントアップし、それ以外の場合はカウンタ回路３０７を０にリセットする。つまり、カウンタ回路３０７は、撮像センサー１０３から読み出される画素が正常画素の場合にリセットされる。ここで、カウンタ回路３０７は、カウント値が１の場合（欠陥画素が単画素又は２連画素の最初の画素である場合）には、次の画素の画素値を入力するタイミングでラッチ回路３０３のＣＥ入力をディスイネーブルにする。そして、カウンタ回路３０７は、カウント値が２の場合（欠陥画素が２連画素の２番目の画素である場合）には、次の画素の画素値を入力するタイミングでマルチプレクサ回路３０２を入力２側に切り替える。つまり、ラッチ回路３０１を通らない（１画素クロック分の遅延がない）画素値がラッチ回路３０３へ入力されてラッチされる。つまり、２連目の欠陥画素の画素値がマルチプレクサ回路３０２を通過できずに捨てられたことを意味し、結果として２連目の欠陥画素はその直後の画素（ベイヤー配列の場合は１つ後の同色の画素）の画素値に置き換えられたことになる。このように、本実施形態に係る電子カメラ１０１では、欠陥画素補正回路１０４により単画素および２連画素の欠陥画素を補正することができる。尚、撮像センサー１０３が３連画素以上の欠陥画素を有する場合でも、カウンタ回路３０７を２以上カウントアップできる回路にして、マルチプレクサ回路３０２を増やすことで同様の機能を持つ欠陥画素補正回路１０４を構築できる。
【００４８】
次に、欠陥画素補正回路１０４の動作タイミングについて詳しく説明する。図５は、撮像センサー１０３から読み出される画素データがラッチ回路３０３から出力されるまでの様子を描いた図である。図５の例では、撮像センサー１０３から１行目の画素が順番に読み出されている様子を示し、１行目の画素（１，１）、画素（１，２）、画素（１，３）、画素（１，４）、画素（１，５）、画素（１，６）、画素（１，７）、画素（１，８）、画素（１，９）の順番に画素データが読み出される。ここで、画素（１，２）、画素（１，５）、画素（１，６）は欠陥画素であり、各図では丸印の（Ｄ＋数字（画素アドレス））で示し、例えば（Ｄ２）、（Ｄ５）、（Ｄ６）のように表記している。尚、Ｄは欠陥（defect）を示す。また、正常な画素は、各図において、丸印の（数字（画素アドレス））で示し、例えば（１）、（３）、（４）のように表記している。
【００４９】
そして、図５および図６において、各画素データは、画素クロック毎にStep0からStep1、Step2、Step3、Step4、Step5、Step6、Step7、Step8・・・のように順番にラッチ回路３０１およびラッチ回路３０３に保持される。尚、ここでの説明では、各画素データは、モノクロ画像またはベイヤー配列などのカラー画像の各色毎の画素データであるものとする。また、図６は、欠陥画素補正回路１０４に図５に示した画素データが入力された場合の各画素データの流れを示す図である。
【００５０】
Step0では、撮像センサー１０３から画素（１，１）の画素データ（１）が読み出される。この時、ラッチ回路３０１およびラッチ回路３０３には、過去のデータが保持されている。ここでは、不定の値（図６では×印で示す）が出力される。また、マルチプレクサ回路３０２は入力１側の画素データを選択している。
【００５１】
Step1では、撮像センサー１０３から欠陥がある画素（１，２）の画素データ（Ｄ２）が読み出される。この時、ラッチ回路３０１はStep0で撮像センサー１０３から読み出された画素データ（１）が保持されているが、ラッチ回路３０３は、Step0でラッチ回路３０１に保持されていた不定の値を出力する。
【００５２】
Step2では、撮像センサー１０３から画素（１，３）の画素データ（３）が読み出される。この時、ラッチ回路３０１はStep1で撮像センサー１０３から出力された欠陥がある画素データ（Ｄ２）が保持され、ラッチ回路３０３は、１つ前のStep1でラッチ回路３０１に保持されていた画素データ（１）を出力する。このように、２画素遅れのタイミングで撮像センサー１０３から読み出される画素データがラッチ回路３０３から出力される。ここで、ラッチ回路３０３のＣＥ入力がディスイネーブルに切り替わるので、次の画素データ（Ｄ２）はラッチ回路３０３でラッチされず、ラッチ回路３０３は画素データ（１）を保持し続ける。
【００５３】
Step3では、撮像センサー１０３から画素（１，４）の画素データ（４）が読み出される。この時、ラッチ回路３０１はStep2で撮像センサー１０３から読み出された画素データ（３）が保持され、ラッチ回路３０３は、Step1から保持し続けていた画素データ（１）を出力する（前画素による補間）。ここで、ラッチ回路３０３のＣＥ入力は、再びイネーブルに切り替わるので、次の画素データ（３）がStep4のタイミングでラッチ回路３０３にラッチされる。
【００５４】
Step4では、撮像センサー１０３から欠陥がある画素（１，５）の画素データ（Ｄ５）が読み出される。この時、ラッチ回路３０１はStep3で撮像センサー１０３から読み出された画素データ（４）が保持され、ラッチ回路３０３は、Step3でラッチ回路３０１に保持された画素データ（３）をラッチして出力する。
【００５５】
Step5では、撮像センサー１０３から欠陥がある画素（１，６）の画素データ（Ｄ６）が読み出される。この時、ラッチ回路３０１はStep4で撮像センサー１０３から出力された欠陥がある画素データ（Ｄ５）が保持され、ラッチ回路３０３は、Step4でラッチ回路３０１に保持されていた画素データ（４）を出力する。ここで、ラッチ回路３０３のＣＥ入力がディスイネーブルに切り替わるので、次の画素データ（Ｄ５）はラッチ回路３０３でラッチされず、ラッチ回路３０３は画素データ（４）を保持し続ける。
【００５６】
Step6では、撮像センサー１０３から画素（１，７）の画素データ（７）が読み出される。この時、ラッチ回路３０１はStep5で撮像センサー１０３から出力された欠陥がある画素データ（Ｄ６）が保持され、ラッチ回路３０３は、Step5から保持し続けていた画素データ（４）を出力する（前画素による補間）。ここで、ラッチ回路３０３のＣＥ入力は、再びイネーブルに切り替わるので、マルチプレクサ回路３０２から出力される次の画素データはラッチ回路３０３にラッチされるが、マルチプレクサ回路３０２は、欠陥画素が２つ連続するのでカウンタ回路３０７により入力２側に切り替えられている。これにより、ラッチ回路３０３には、撮像センサー１０３から読み出している画素データ（７）が入力されている。
【００５７】
Step7では、撮像センサー１０３から画素（１，８）の画素データ（８）が読み出される。この時、ラッチ回路３０１はStep6で撮像センサー１０３から読み出された画素データ（７）が保持され、ラッチ回路３０３は、Step6でマルチプレクサ回路３０２が出力していた画素データ（７）を出力する。ここで、マルチプレクサ回路３０２は、カウンタ回路３０７により、再び、入力１側に切り替えられている。そして、次のStep8では、ラッチ回路３０１に保持されていた画素データ（７）がラッチ回路３０３からラッチして出力される。
【００５８】
このようにして、欠陥画素補正回路１０４は、撮像センサー１０３から読み出される欠陥画素を含む画素データを正常な画素の画素データで補間することができる。図５および図６の例では、欠陥画素補正回路１０４は、欠陥画素が含まれる画素データ（１），（Ｄ２），（３），（４），（Ｄ５），（Ｄ６），（７）・・・・を補間して、欠陥画素が含まれない画素データ（１），（１），（３），（４），（４），（７），（７）・・・・を出力することができる。
【００５９】
このように、本実施形態に係る電子カメラ１０１では、回路構成データと欠陥画素データとを不揮発性メモリ１１１に予め記憶しておき、欠陥画素データを含む欠陥画素補正回路１０４のハードウェア回路をプログラマブル・デバイスに形成することができる。これにより、高速に欠陥画素の補正を行うことができるので、電子カメラ１０１の起動後に直ぐに撮影を行うことができる。
【００６０】
また、撮像センサー１０３に固有の欠陥画素の位置に対応するハードウェア回路を構成することができる。これにより、ＡＳＩＣなどの専用のハードウェア回路で欠陥画素を補正する回路実現する場合に比べて、全ての撮像センサー１０３に対応可能な回路を常備する必要がなくなる。この結果、回路規模の増大を抑え、消費電力を低減できる。
【００６１】
尚、本実施形態に係る電子カメラ１０１では、欠陥画素が１つの単画素と、欠陥画素が２つ連続する２連画素との場合について説明したが、欠陥画素が３つ以上連続する場合でも同様に欠陥画素補正回路１０４を構成することができる。特に、撮像センサー１０３の欠陥画素の状態に合わせて必要最小限の欠陥画素補正回路１０４をプログラマブル・デバイス上に形成することができるので、回路規模の増大を抑え、消費電力を低減できる。
【００６２】
（応用例）
次に、本実施形態に係る電子カメラ１０１の応用例について説明する。図７は、先に説明した図３の欠陥画素補正回路１０４に対応する図である。図７において、欠陥画素補正回路１０４ａは、図３の欠陥画素補正回路１０４のＦＩＦＯ回路３０６を撮影条件毎に複数個設け、ＣＰＵ１０７により制御されるセレクタ３０８により切り替えることができるようになっている。尚、図７において、図３と同符号のブロックは同様の機能を有するブロックである。
【００６３】
ここで、欠陥画素の位置は、例えば感度（ゲイン）や露光時間等の撮影条件、温度などの撮影環境により異なるので、それぞれの条件に合った欠陥画素データを使用するのが好ましい。ところが、ＣＰＵのソフトウェア処理によって、欠陥画素データを専用の画像処理回路やメモリなどに書き込まなければならない場合、即座に対応することが難しく、撮影条件や撮影環境によるきめ細やかな欠陥画素の補正を行うことができなかった。これに対して、本実施形態に係る電子カメラ１０１では、回路構成データと欠陥画素データとを不揮発性メモリ１１１に予め記憶しておき、欠陥画素データを含む欠陥画素補正回路１０４をプログラマブル・デバイスに形成することができるので、撮影条件毎の欠陥画素データに対応するハードウェア回路を欠陥画素補正回路１０４に含めて起動時に生成できる。図７の例では、撮影条件毎の欠陥画素データが書き込まれたＦＩＦＯ回路３０６ａに複数のＦＩＦＯ回路３０６ａ１、ＦＩＦＯ回路３０６ａ２、・・・、ＦＩＦＯ回路３０６ａｎをハードウェア回路として電子カメラ１０１の起動時にプログラマブル・デバイスに形成する。そして、ＣＰＵ１０７は、撮影条件に最適な欠陥画素データを選択するための選択信号を出力して、欠陥画素補正回路１０４のセレクタ３０８を切り替えるだけで、最適な欠陥画素補正を行うことができる。尚、複数のＦＩＦＯ回路３０６が必要になるが、本実施形態に係る電子カメラ１０１では、プログラマブル・デバイスにより必要最小限のハードウェア回路を構成するので、回路規模に余裕ができるので、大きな問題にはならない。
【００６４】
ここで、不揮発性メモリ１１１には、欠陥画素補正回路１０４の回路構成データと共に、撮影条件毎に複数の欠陥画素データが予め記憶されており、これらの複数の欠陥画素データに対応する欠陥画素の位置を示すアドレス情報をＦＩＦＯ回路３０６ａの各ＦＩＦＯ回路３０６ａ１からＦＩＦＯ回路３０６ａｎにハードウェア回路として展開する。尚、本実施形態に係る電子カメラ１０１では、欠陥画素は最大で２連画素であるものとしたが、複数の欠陥画素データのうち欠陥画素が連続する最大数に合わせた欠陥画素補正回路１０４をプログラマブル・デバイスに形成するように、回路構成データに記載されている。例えば、回路構成データは、プログラム言語のように回路記述言語で記載されており、例えば条件判別式により、生成する回路構成を自由に変えることができる。これにより、欠陥画素が連続する数を条件として判別し、生成する欠陥画素データを選択することができ、欠陥画素の連続数に応じた最適な欠陥画素補正回路１０４ａを必要最小限の回路規模で構成することができる。
【００６５】
図８（ａ）は、動画撮影中に、撮影条件が変化したタイミングで撮影条件に適した欠陥画素データに切り替える様子を示した図である。図８（ａ）において、電子カメラ１０１は、電源投入時に、不揮発性メモリ１１１に予め記憶されている回路構成データと欠陥画素データとを読み込んで、自動的に欠陥画素補正回路１０４をプログラマブル・デバイスに一括して形成する。そして、ＣＰＵ１０７は、タイミングｔ０で電源が投入された後、撮影条件Ａで動画撮影を開始する。この時、ＣＰＵ１０７は、欠陥画素補正回路１０４ａのセレクタ３０８で撮影条件Ａの欠陥画素の位置を示すアドレス情報が保持されているＦＩＦＯ回路３０６ａの中の例えばＦＩＦＯ回路３０６ａ１を選択する。そして、ＣＰＵ１０７は、タイミングｔ１で撮影条件Ａから撮影条件Ｂに切り替わったことを検出すると、欠陥画素補正回路１０４ａのセレクタ３０８で撮影条件Ｂの欠陥画素の位置を示すアドレス情報が保持されているＦＩＦＯ回路３０６ａを選択する（例えばＦＩＦＯ回路３０６ａ２が選択される）。さらに、ＣＰＵ１０７は、タイミングｔ２で撮影条件Ｂから撮影条件Ｃに切り替わったことを検出すると、欠陥画素補正回路１０４ａのセレクタ３０８で撮影条件Ｃの欠陥画素の位置を示すアドレス情報が保持されているＦＩＦＯ回路３０６ａを選択する（例えばＦＩＦＯ回路３０６ａｎが選択される）。
【００６６】
ここで、本実施形態に係る電子カメラ１０１の特徴がわかり易いように、従来の処理について説明する。
【００６７】
図８（ｂ）は、起動時や撮影条件変更時に、ソフトウェア処理によって、欠陥画素の補正を行う専用の画像処理回路に欠陥画素データを書き込まなければならない場合の動作例を示した図である。図８（ｂ）の場合、電源投入時に、ＣＰＵが欠陥画素データを読み込んで、ＡＳＩＣなどによる専用の画像処理回路や処理用のメモリなどに書き込む必要がある。このため、タイミングｔ０で電源投入後に撮影条件Ａの欠陥画素データを書き込む処理を行うため、タイミングｔ１０まで動画撮影を開始できない。そして、タイミングｔ１で撮影条件Ａから撮影条件Ｂに切り替わった場合、再び、撮影条件Ａから撮影条件Ｂの欠陥画素データに書き換える処理を行うため、タイミングｔ１１まで欠陥画素データが反映されず、撮影画像に欠陥画素が出現してしまう。同様に、タイミングｔ２で撮影条件Ｂから撮影条件Ｃに切り替わった場合、再び、撮影条件Ｂから撮影条件Ｃの欠陥画素データに書き換える処理を行うため、タイミングｔ２１まで欠陥画素データが反映されず、ここでも撮影画像に欠陥画素が出現してしまうという問題が生じる。
【００６８】
このようにして、本実施形態に係る電子カメラ１０１では、動画撮影中に撮影条件が変わった場合でも、欠陥画素補正回路１０４に電源投入時に形成されているハードウェア回路のセレクタ３０８を切り替えるだけで瞬時に撮影条件に最適な欠陥画素データに切り替えることができるので、撮影画像に欠陥画素が出現する時間を最小限に抑えることができる。
【００６９】
以上、各実施形態で説明してきたように、本実施形態に係る電子カメラ１０１では、回路構成データと欠陥画素データとを不揮発性メモリ１１１に予め記憶しておき、欠陥画素データを含む欠陥画素補正回路１０４のハードウェア回路をプログラマブル・デバイスに形成することができる。これにより、高速に欠陥画素の補正を行うことができるので、電子カメラ１０１の起動後に直ぐに撮影を行うことが可能になる。
【００７０】
また、撮像センサー１０３固有の欠陥画素の位置に対応するハードウェア回路を形成することができるので、ＡＳＩＣなどの専用のハードウェア回路で実現する場合のように、全ての撮像センサー１０３に対応可能な回路を常設する必要がなくなり、回路規模の増大を抑え、消費電力を低減できる。
【００７１】
さらに、撮影中に撮影条件が変わった場合でも、欠陥画素補正回路１０４に形成されているハードウェア回路のセレクタ３０８を切り替えるだけで瞬時に撮影条件に最適な欠陥画素データに切り替えることができるので、撮影画像に欠陥画素が出現する時間を最小限に抑えることができる。
【００７２】
尚、本実施形態に係る電子カメラ１０１では、予め不揮発性メモリ１１１に記憶された欠陥画素データに基づいて欠陥画素を補正する例について説明したが、リアルタイムで欠陥画素を補正する処理回路をプログラマブル・デバイスの欠陥画素補正回路１０４に形成するようにしてもよい。例えば、不揮発性メモリ１１１に予め登録された欠陥画素を補正する回路と、１フレーム目に暗黒画像の平均を取る回路と、２フレーム目に輝点画素を検出する回路とを設けて、２フレーム目で検出した輝点画素の位置を欠陥画素であると判断して、３フレーム目以降で欠陥画素の画素値を周辺の正常な画素の画素値で置換して補正する回路とをプログラマブル・デバイスで形成するようにしてもよい。
【００７３】
以上、本発明に係る電子カメラについて、各実施形態で例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【符号の説明】
【００７４】
１０１・・・電子カメラ；１０２・・・光学系；１０３・・・撮像センサー；１０４・・・欠陥画素補正回路；１０５・・・画像処理回路；１０６・・・画像メモリ；１０７・・・ＣＰＵ；１０８・・・表示モニタ；１０９・・・メモリカード；１１０・・・操作部材；１１１・・・不揮発性メモリ；３０１・・・ラッチ回路；３０２・・・マルチプレクサ回路；３０３・・・ラッチ回路；３０４・・・カウンタ回路；３０５・・・コンパレータ回路；３０６・・・ＦＩＦＯ回路；３０７・・・カウンタ回路
【図１】
2014233017.tif 000003
【図２】
2014233017.tif 000004
【図３】
2014233017.tif 000005
【図４】
2014233017.tif 000006
【図５】
2014233017.tif 000007
【図６】
2014233017.tif 000008
【図７】
2014233017.tif 000009
【図８】
2014233017.tif 000010
【図９】
2014233017.tif 000011
【図１０】
2014233017.tif 000012