(57)【要約】【課題】複数の電子回路を備える情報処理装置において前記電子回路が備えるバッファを省減しつつ前記電子回路の処理能力の低下を抑制すること。【解決手段】本発明に係る情報処理装置は、情報を記憶するバッファ４１１、４１２を有し、バス３０を介して接続されたＳＤＲＡＭ３４から画像データを読み出して圧縮処理を実行する表面処理回路４１と、情報を記憶するバッファ４２１、４２２を有し、バス３０を介してＳＤＲＡＭ３４に接続されると共に前記バス３０とは別の伝送経路５を介して表面処理回路４１に接続された裏面処理回路４２とを備え、前記表面処理回路４１が、前記バッファ４１１、４１２及び不使用状態の前記裏面処理回路４２の前記バッファ４２１、４２２を使用して前記圧縮処理を実行することが可能である。【選択図】図３
2014146109.tif 000002
【特許請求の範囲】
【請求項１】
情報を記憶する第１のバッファを有し、第１の伝送経路を介して接続されたメモリーから情報を読み出して予め定められた第１の情報処理を実行すると共に前記第１の情報処理後の情報を前記メモリーに書き込む第１の電子回路と、
情報を記憶する第２のバッファを有し、前記第１の伝送経路とは異なる第２の伝送経路を介して前記第１の電子回路に接続され、前記第１の情報処理とは異なる第２の情報処理を実行する一又は複数の第２の電子回路と、
を備え、
前記第１の電子回路が、前記第１のバッファ及び不使用状態の前記第２の電子回路の前記第２のバッファを使用して前記第１の情報処理を実行することが可能である情報処理装置。
【請求項２】
前記第１の電子回路が、前記メモリーから読み出した情報を前記第１のバッファに記憶させ、前記第１の情報処理後の情報を前記第２のバッファに記憶させると共に前記第２のバッファから前記メモリーに前記情報を書き込む請求項１に記載の情報処理装置。
【請求項３】
前記第１の電子回路が、前記第２のバッファから前記メモリーへの前記情報の書き込み処理を前記第２の電子回路に実行させる請求項２に記載の情報処理装置。
【請求項４】
前記第１の電子回路が、不使用状態の前記第２の電子回路が存在しない場合、又は不使用状態の前記第２の電子回路の前記第２のバッファの空き領域が予め設定された閾値以下になった場合にのみ前記第１のバッファを使用する請求項１〜３のいずれかに記載の情報処理装置。
【請求項５】
前記第１の情報処理が、前記第１の情報処理後の情報の情報量が前記第１の情報処理前の情報の情報量より小さくなる処理である請求項１〜４のいずれかに記載の情報処理装置。
【請求項６】
前記第１の情報処理が圧縮処理である請求項５に記載の情報処理装置。
【請求項７】
前記情報が画像データである請求項１〜６のいずれかに記載の情報処理装置。
【請求項８】
原稿の表面及び裏面から並行して画像データを読み取る二つの画像読取部を備え、
前記第１の電子回路が、一方の前記画像読取部で読み取られる画像データに対して前記第１の情報処理を実行し、前記第２の電子回路が、他方の前記画像読取部で読み取られる画像データに対して前記第２の情報処理を実行する請求項７に記載の情報処理装置。
【請求項９】
前記第２の電子回路のいずれかが、前記の情報処理装置に接続されるＵＳＢ機器に対して情報を読み書きするＵＳＢ制御回路であり、
前記第１の電子回路が、前記情報処理装置に前記ＵＳＢ機器が接続されていない場合に前記ＵＳＢ制御回路が不使用状態であると判断する請求項１〜８に記載の情報処理装置。
【請求項１０】
前記第１の電子回路が、前記メモリーから読み出した情報を前記第１のバッファ及び前記第２のバッファに記憶させ、前記第１のバッファ及び前記第２のバッファに記憶された情報に対して前記第１の情報処理を実行する請求項１〜９のいずれかに記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理に使用するバッファを有する複数の電子部品を備える情報処理装置に関する。
【背景技術】
【０００２】
スキャナー及び複写機などの情報処理装置は、原稿から読み取られた画像データに対して各種の画像処理を実行する複数の電子回路を有する。例えば、原稿の表面及び裏面の画像データを並行して読み取る画像読取部を有する情報処理装置は、その画像読取部で読み取られる表面の画像データに対して画像処理を実行する電子回路、及び裏面の画像データに対して画像処理を実行する電子回路を有する。具体的に、電子回路は、画像データを記憶するバッファを有しており、バスなどの伝送経路を介して接続されたメモリーから画像データを読み出してバッファに記憶する。そして、電子回路は、画像データに対して画像処理を施してバッファに記憶し、画像処理後の画像データをメモリーに書き込む。なお、現用系及び予備系を含む２系統のバッファを有する電子回路が従来から知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２３２８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、例えばメモリーへのデータの書き込みが集中している場合には、電子回路からメモリーへの画像データの書き込みが遅延する。この場合、電子回路では、情報処理後の画像データを記憶するバッファが空かないため、次の画像データをメモリーから読み出すことができなくなり、その間の電子回路の処理能力が低下する。なお、例えば前述のように現用系及び予備系の２系統のバッファを有する電子回路では、メモリーに書き込む画像データを予備系のバッファに退避させることも考えられる。しかしながら、電子回路各々に現用系及び予備系の２系統のバッファを設ける場合には回路構成が複雑化する。
本発明の目的は、複数の電子回路を備える情報処理装置において前記電子回路が備えるバッファを省減しつつ前記電子回路の処理能力の低下を抑制することにある。
【課題を解決するための手段】
【０００５】
本発明に係る情報処理装置は、第１の電子回路と一又は複数の第２の電子回路とを備える。前記第１の電子回路は、情報を記憶する第１のバッファを有し、第１の伝送経路を介して接続されたメモリーから情報を読み出して予め定められた第１の情報処理を実行すると共に前記第１の情報処理後の情報を前記メモリーに書き込む。前記第２の電子回路は、情報を記憶する第２のバッファを有し、前記第１の伝送経路とは異なる第２の伝送経路を介して前記第１の電子回路に接続され、前記第１の情報処理とは異なる第２の情報処理を実行する。そして、前記第１の電子回路は、前記第１のバッファ及び不使用状態の前記第２の電子回路の前記第２のバッファを使用して前記第１の情報処理を実行することが可能である。
【発明の効果】
【０００６】
本発明によれば、複数の電子回路を備える情報処理装置において前記電子回路が備えるバッファを省減しつつ前記電子回路の処理能力の低下を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施の形態に係るスキャナーの概略構成図。
【図２】本発明の実施の形態に係るスキャナーの制御部のシステム構成を示すブロック図。
【図３】画像データの圧縮処理を実行するスキャン処理部に関する要部ブロック図。
【図４】圧縮制御処理の一例を説明するためのフローチャート。
【発明を実施するための形態】
【０００８】
以下添付図面を参照しながら、本発明の実施の形態について説明する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。
【０００９】
［スキャナー１０の概略構成］
図１に示すように、本発明の実施の形態に係るスキャナー１０は、ＡＤＦ１、装置本体２、及び制御部３を備える。前記スキャナー１０は、本発明に係る情報処理装置の一例に過ぎず、本発明は、プリンター、ファクシミリ装置、コピー機、複合機、パーソナルコンピューター、タブレット端末、スマートフォン、及び携帯電話などの情報処理装置にも適用可能である。
【００１０】
前記ＡＤＦ１は、原稿セット部１１、複数の搬送ローラー１２、原稿押さえ１３、排紙部１４、ＣＩＳ１５、及び白基準ローラー１６を備える。
前記ＡＤＦ１は、前記搬送ローラー１２各々を不図示のモーターで駆動させることにより、前記原稿セット部１１にセットされた原稿Ｐを、前記ＣＩＳ１５の対向箇所及び後述のＣＣＤ２６による読取位置２０を通過させて前記排紙部１４まで搬送させる。前記原稿押さえ１３は、前記読取位置２０の上方に前記原稿Ｐが通過できる間隔を隔てた位置に設けられ、その下面（コンタクトガラス２１側の面）に白色シートを有する。なお、前記原稿押さえ１３の前記白色シートは、後述のＣＣＤ２６で読み取られる画像データの白色の基準となる白基準データを取得するために用いられる。
前記ＣＩＳ１５は、前記ＡＤＦ１により搬送される前記原稿Ｐの裏面から画像データを読み取る密着型のイメージセンサーを有する画像読取部である。なお、前記ＣＩＳ１５による前記原稿Ｐの画像読み取り時には、前記原稿Ｐが前記白基準ローラー１６で押圧されて前記ＣＩＳ１５が有するコンタクトガラス（不図示）に密着した状態となる。また、前記白基準ローラー１６は、その表面全体が一様に白色であって、前記ＣＩＳ１５で読み取られる画像データの白色の基準となる白基準データを取得するために用いられる。
【００１１】
前記装置本体２は、コンタクトガラス２１、光源ユニット２２、ミラー２３、２４、光学レンズ２５、及びＣＣＤ（Charge Coupled Device）２６などを備える。
前記コンタクトガラス２１は、前記装置本体２の上面に設けられており、前記原稿Ｐが載置される透明な原稿台である。前記読取ユニット２２は、ＬＥＤ光源２２１及びミラー２２２を備え、不図示のモーターによって図１における左右方向へ移動可能である。前記ミラー２２２は、前記ＬＥＤ光源２２１から照射されて前記コンタクトガラス２１上の読取位置２０にある前記原稿Ｐの表面で反射した後の光を前記ミラー２３に向けて反射させる。そして、前記ミラー２２２で反射した光は、前記ミラー２３、２４によって前記光学レンズ２５に導かれる。前記光学レンズ２５は、入射した光を集光して前記ＣＣＤ２６に入射させる。前記ＣＣＤ２６は、前記光学レンズ２５から入射される光の受光量に応じた電気信号を前記原稿Ｐの表面の画像データとして前記制御部３に入力する光電変換素子などを有する画像読取部である。従って、前記スキャナー１０では、前記ＣＩＳ１５及び前記ＣＣＤ２６により、前記ＡＤＦ１で搬送される前記原稿Ｐの表面及び裏面から並行して画像データを読み取ることが可能である。
【００１２】
［制御部３のシステム構成］
続いて、図２を参照しつつ、前記制御部３のシステム構成について説明する。図２に示すように、前記制御部３は、バス３０、ＣＰＵ３１、ＲＯＭ３２、ＲＡＭ３３、ＳＤＲＡＭ３４、メモリー制御部３５、スキャン処理部３６、回転処理部３７、ハーフトーン処理部３８、サイズカット処理部３９、及びデータ出力処理部４０などを備える。前記バス３０は、前記ＣＰＵ３１、前記メモリー制御部３５、前記スキャン処理部３６、前記回転処理部３７、前記ハーフトーン処理部３８、前記サイズカット処理部３９、及び前記データ出力処理部４０の間でデータを伝送するために用いられる伝送経路である。
【００１３】
前記ＣＰＵ３１は、前記ＲＯＭ３２に記憶された所定の制御プログラムを実行することにより前記スキャナー１０を統括的に制御する。例えば、前記ＣＰＵ３１は、前記ＡＤＦ１及び前記装置本体２を制御し、前記原稿Ｐの表面及び裏面のいずれか一方又は両方から画像データを前記ＣＩＳ１５及び前記ＣＣＤ２６を用いて読み取る片面画像読取処理又は両面画像読取処理などの画像読取処理を実行する。また、前記ＲＡＭ３３は揮発性の記憶手段であって、前記ＣＰＵ３１が実行する各種の処理の一時記憶手段として利用される。
【００１４】
前記ＳＤＲＡＭ３４は、前記制御部３における画像データの一時記憶手段（作業領域）として使用されるＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）などの揮発性のメモリーである。
【００１５】
前記メモリー制御部３５、前記スキャン処理部３６、前記回転処理部３７、前記ハーフトーン処理部３８、前記サイズカット処理部３９、及び前記データ出力処理部４０はＡＳＩＣ等の集積回路である。
【００１６】
前記メモリー制御部３５は、前記ＳＤＲＡＭ３４に対するデータの読み書きを制御する。具体的に、前記スキャン処理部３６、前記回転処理部３７、前記ハーフトーン処理部３８、前記サイズカット処理部３９、及び前記データ出力処理部４０による前記ＳＤＡＭ３４に対する画像データの読み書きは、前記メモリー制御部３５を介して実行される。また、前記メモリー制御部３５は、前記バス３０から前記ＳＤＲＡＭ３４に画像データを書き込む際に用いる書き込み用のライトバッファと、前記ＳＤＲＡＭ３４から画像データを読み出して前記バス３０に出力する際に用いる読み出し用のリードバッファとを備える。
前記メモリー制御部３５では、前記ＳＤＲＡＭ３４への画像データの書き込み処理が集中すると、前記ライトバッファが飽和して前記ＳＤＲＡＭ３４への画像データの書き込みは制限されるが、前記ＳＤＲＡＭ３４からの画像データの読み出しは実行可能である。同じく、前記ＳＤＲＡＭ３４からの画像データの読み出し処理が集中すると、前記リードバッファが飽和して前記ＳＤＲＡＭ３４からの画像データの読み出しは制限されるが、前記ＳＤＲＡＭ３４への画像データの書き込みは実行可能である。
【００１７】
前記スキャン処理部３６は、前記ＣＩＳ１５及び前記ＣＣＤ２６から出力される画像データにシェーディング補正及びガンマ補正などの各種の画像処理を施し、前記画像データを前記ＳＤＲＡＭ３４に書き込む。その後、前記スキャン処理部３６は、前記ＳＤＲＡＭ３４から前記画像データを所定量ごとに読み出してＪＢＩＧ方式又はＪＰＥＧ方式などで圧縮する圧縮処理を実行し、その圧縮処理後の画像データを前記ＳＤＲＡＭ３４に書き込む。なお、前記圧縮処理については後段で詳述する。
【００１８】
前記回転処理部３７は、前記ＳＤＲＡＭ３４に記憶された画像データを読み出し、前記画像データに対して画像の向きを９０度又は−９０度回転させる回転処理を実行する。前記回転処理では、前記回転処理部３７に設けられたバッファが作業領域として使用される。その後、前記回転処理部３７は、前記回転処理後の画像データを前記ＳＤＲＡＭ３４に書き込む。
【００１９】
前記ハーフトーン処理部３８は、前記ＳＤＲＡＭ３４に記憶された前記回転処理後の前記画像データを読み出し、前記画像データに対してハーフトーン処理を実行する。前記ハーフトーン処理では、前記ハーフトーン処理部３８に設けられたバッファが作業領域として使用される。その後、前記ハーフトーン処理部３８は、前記ハーフトーン処理後の前記画像データを前記ＳＤＲＡＭ３４に書き込む。
【００２０】
前記サイズカット処理部３９は、前記ＳＤＲＡＭ３４に記憶された前記ハーフトーン処理後の前記画像データを読み出し、前記画像データに対して不要な画像領域を削除するサイズカット処理を実行する。前記サイズカット処理では、前記サイズカット処理部３９に設けられたバッファが作業領域として使用される。その後、前記サイズカット処理部３９は、前記サイズカット処理後の前記画像データを前記データ記憶部４０に書き込む。
【００２１】
前記データ出力処理部４０は、前記ＳＤＲＡＭ３４に記憶された前記サイズカット処理後の１ページ又は複数ページの画像データを読み出して外部に出力するデータ出力処理を実行する。具体的に、前記データ出力処理部４０は、前記画像データを、前記スキャナー１０に接続されたパーソナルコンピューター等の端末（不図示）に送信し、或いは前記スキャナー１０が備えるハードディスク等の記憶手段（不図示）に記憶させる。前記データ出力処理では、前記データ出力処理部４０に設けられたバッファが作業領域として使用される。
【００２２】
［スキャン処理部３６］
以下、図３及び図４を参照しつつ、前記スキャン処理部３６について詳説する。
図３に示すように、前記スキャン処理部３６は、表面処理回路４１（第１の電子回路の一例）及び裏面処理回路４２（第２の電子回路の一例）を備える。前記表面処理回路４１及び前記裏面処理回路４２は、前記バス３０（第１の伝送経路の一例）及び前記メモリー制御部３５を介して前記ＳＤＲＡＭ３４に接続されると共に、相互に伝送経路５（第２の伝送経路に相当）で直接接続されたＡＳＩＣなどの電子回路である。前記表面処理回路４１は、画像データ（情報の一例）を記憶するバッファ４１１及びバッファ４１２（第１のバッファの一例）を有し、前記裏面処理回路４２は、画像データを記憶するバッファ４２１及びバッファ４２２（第２のバッファの一例）を有する。前記バッファ４１１及び前記バッファ４２１は前記ＳＤＲＡＭ３４からの画像データの読み出し時に使用されるリードバッファ、前記バッファ４１２及び前記バッファ４２２は前記ＳＤＲＡＭ３４への画像データの書き込み時に使用されるライトバッファである。なお、前記表面処理回路４１及び前記裏面処理回路４２では、前記画像データの圧縮処理が実行され、前記圧縮処理後の画像データの情報量は前記圧縮処理前の画像データの情報量よりも小さくなる。そのため、前記バッファ４１２の容量は前記バッファ４１１の容量よりも小さく、前記バッファ４２２の容量は前記バッファ４２１の容量よりも小さい。
【００２３】
前記裏面処理回路４２は、前記ＣＩＳ１５により読み取られた前記原稿Ｐの表面の画像データを、例えばビットマップ形式からＪＢＩＧ形式又はＪＰＥＧ形式などに圧縮する圧縮処理（情報処理の一例）を実行する。具体的に、前記裏面処理回路４２は、前記ＳＤＲＡＭ３４から画像データを読み出して前記バッファ４２１に記憶させ、前記バッファ４２１に記憶された画像データに対して前記圧縮処理を実行する。そして、前記圧縮処理後の画像データを前記バッファ４２２に記憶させ、前記バッファ４２２から前記ＳＤＲＡＭ３４に前記画像データを書き込む。即ち、前記裏面処理回路４２では、前記バッファ４２１及び前記４２２が前記圧縮処理の作業領域として使用される。なお、前記裏面処理回路４２は、前記スキャナー１０において前記原稿Ｐの表面の画像データを読み取る片面の画像読取処理が実行される場合には不使用状態となる。
【００２４】
一方、前記表面処理回路４１も、前記裏面処理回路４２と同様に、前記ＣＣＤ２６により読み取られた前記原稿Ｐの表面の画像データを、例えばビットマップ形式からＪＢＩＧ形式又はＪＰＥＧ形式などに圧縮する圧縮処理（情報処理の一例）を実行する。但し、前記表面処理回路４１は、前記裏面処理回路４２が使用状態であるか否かに応じて異なる処理を実行する。具体的に、前記表面処理回路４１は、前記裏面処理回路４２が使用状態である場合には、前記バッファ４１１及び前記バッファ４１２を前記圧縮処理の作業領域として使用する。一方、前記表面処理回路４１は、前記裏面処理回路４２が不使用状態である場合には、前記バッファ４１１及び前記バッファ４１２に加えて前記バッファ４２１及び前記バッファ４２２を前記圧縮処理の作業領域として使用することが可能である。
【００２５】
以下、図４を参照しつつ、前記表面処理回路４１が実行する圧縮制御処理の手順の一例について説明する。
まず、前記表面処理回路４１は、前記バス３０を介して前記メモリー制御部３５に前記原稿Ｐの表面の画像データの読み出し要求を送信することにより、前記ＳＤＲＡＭ３４から前記原稿Ｐの表面の画像データを所定量ずつ順に読み出す（Ｓ１）。前記読み出し要求には、前記ＳＤＲＡＭ３４から読み出す画像データが記憶された読み出しアドレスの情報が含まれる。前記読み出しアドレスは、前記ＣＰＵ３１が実行する前記画像読取処理において、前記ＣＰＵ３１によって予め設定されて前記表面処理回路４１に入力された情報である。そして、前記表面処理回路４１は、前記ＳＤＲＡＭ３４から読み出した所定量の前記画像データを内部の前記バッファ４１１に記憶する（Ｓ２）。次に、前記表面処理回路４１は、前記バッファ４１１に記憶された前記画像データに対して、例えばビットマップ形式からＪＢＩＧ形式又はＪＰＥＧ形式などに圧縮する圧縮処理を実行する（Ｓ３）。
【００２６】
その後、前記表面処理回路４１は、前記裏面処理回路４１が現在使用中であるか否かを判断する（Ｓ４）。具体的に、前記裏面処理回路４２は、自己が現在使用状態であるか否かを示す使用情報を前記表面処理回路４１に入力する。例えば、前記裏面処理回路４２は、自己が使用状態であるか否かに応じて、前記表面処理回路４１又は前記裏面処理回路４２に設けられた使用状態フラグの値を「０」（不使用状態）又は「１」（使用状態）に書き換える。これにより、前記表面処理回路４１は、前記使用状態フラグの値を参照することにより、前記裏面処理回路４２が現在使用中であるか否かを判断することが可能である。なお、前記裏面処理回路４２が使用状態であるか否かを示す使用情報を前記ＣＰＵ４１に通知し、前記ＣＰＵ４１から前記表面処理回路４１に前記使用情報が通知されることも考えられる。
ここで、前記表面処理回路４１は、前記裏面処理回路４２が現在使用中であると判断した場合（Ｓ４のＹｅｓ側）、前記画像データを内部の前記バッファ４１２に記憶させる（Ｓ５）。その後、前記表面処理回路４１は、前記バッファ４１２に記憶された前記圧縮処理後の画像データを、前記ＳＤＲＡＭ３４における書き込みアドレスと共に前記メモリー制御部３５に送信し、前記ＳＤＲＡＭ３４に書き込む（Ｓ６）。なお、前記書き込みアドレスは、前記ＣＰＵ３１が実行する前記画像読取処理において、前記ＣＰＵ３１によって予め設定されて前記表面処理回路４１に入力された情報である。従って、例えば前記スキャナー１０において前記原稿Ｐの両面から画像データを読み取る両面画像読取処理が実行され、前記裏面処理回路４２が使用状態となる場合、前記表面処理回路４１は、前記バッファ４１２のみをライトバッファとして使用する。
【００２７】
一方、前記裏面処理回路４２が現在不使用状態であると判断した場合（Ｓ４のＮｏ側）、前記表面処理回路４１は、前記裏面処理回路４２の前記バッファ４２２に空き領域が存在するか否かを判断する（Ｓ４１）。具体的に、前記裏面処理回路４２は、前記バッファ４２２に予め設定された閾値以上の空き領域が存在するか否かを示す空き領域情報を前記表面処理回路４１に入力する。例えば、前記裏面処理回路４２は、前記バッファ４２２に前記閾値以上の空き領域が存在するか否かに応じて、前記表面処理回路４１又は前記裏面処理回路４２に設けられた空き領域フラグの値を「０」（空き領域なし）又は「１」（空き領域あり）に書き換える。これにより、前記表面処理回路４１は、前記空き領域フラグの値を参照することにより、具体的に、前記裏面処理回路４２は、前記バッファ４２２に空き領域が存在するか否かを判断することが可能である。なお、前記裏面処理回路４２が、前記バッファ４２２に前記閾値以上の空き領域が存在するか否かを示す空き領域情報を前記ＣＰＵ４１に通知し、前記ＣＰＵ４１から前記表面処理回路４１に前記空き領域情報が通知されることも考えられる。
ここで、前記表面処理回路４１は、前記バッファ４２２に空き領域が存在しないと判断した場合には（Ｓ４１のＮｏ側）、前記ステップＳ５及び前記ステップＳ６と同様の処理を実行する。即ち、前記表面処理回路４１は、前記裏面処理回路４２が不使用状態でない場合、又は前記バッファ４２２が飽和した場合にのみ前記バッファ４１２をライトバッファとして使用し、前記裏面処理回路４２の前記バッファ４２２が飽和するまでの間は後述するように前記バッファ４２２をライトバッファとして使用する。
【００２８】
そして、前記表面処理回路４１は、前記バッファ４２２に空き領域が存在すると判断した場合（Ｓ４１のＹｅｓ側）、前記圧縮処理後の画像データを、前記書き込みアドレスと共に前記伝送経路５を介して前記裏面処理回路４２に入力する（Ｓ４２）。
これにより、前記裏面処理回路４２は、前記表面処理回路４１から入力された前記圧縮処理後の画像データを前記バッファ４２２に記憶する。即ち、前記表面処理回路４１は、前記圧縮処理後の画像データを外部の前記バッファ４２２に記憶させる。そして、前記裏面処理回路４２は、前記バッファ４２２に記憶された画像データを前記書き込みアドレスと共に前記メモリー制御部３５に送信する。その後、前記メモリー制御部３５は、前記画像データを前記ＳＤＲＡＭ３４の前記書き込みアドレスに記憶させる。即ち、前記表面処理回路４１は、前記裏面処理回路４２に対して、前記バッファ４２２から前記ＳＤＲＡＭ３４への前記画像データの書き込み処理を実行させることにより、前記画像データを前記ＳＤＲＡＭ３４に書き込む。なお、前記表面処理回路４１及び前記裏面処理回路４２によって前記ＳＤＲＡＭ３４に前記画像データが書き込まれる際、前記画像データ各々は、前記ＣＰＵ３１によって予め設定された前記書き込みアドレスに記憶される。そのため、前記表面処理回路４１及び前記裏面処理回路４２によって、所定量ごとの前記画像データが順不同で前記ＳＤＲＡＭ３４に記憶されても前記画像データ全体の再生が可能である。
【００２９】
以上説明したように、前記スキャナー１０では、前記裏面処理回路４２が使用されていない場合、前記表面処理回路４１は、前記画像データを前記ＳＤＲＡＭ３４に書き込む際に、前記バッファ４１２及び前記バッファ４２２を作業領域として使用可能である。即ち、前記表面処理回路４１は、前記バッファ４１２及び不使用状態の前記裏面処理回路４２の前記バッファ４２２を使用して前記圧縮処理を実行することが可能である。そのため、前記表面処理回路４１による前記圧縮処理後の画像データを前記バッファ４１２だけに記憶する場合に比べて、前記表面処理回路４１による前記圧縮処理後の画像データを記憶可能な作業領域が拡張される。このような構成では、前記表面処理回路４１が一系統の前記バッファ４１１、４１２を有していればよいため、前記表面処理回路４１の構成が省減される。
そして、前記表面処理回路４１では、例えば前記制御部３における前記ＳＤＲＡＭ３４への画像データの書き込みが集中する場合に前記ＳＤＲＡＭ３４から読み出し可能な画像データの情報量が増加するため処理能力の低下が抑制される。具体的に、前記バッファ４１２だけを使用する従来構成では、前記ＳＤＲＡＭ３４から読み出し可能な画像データの情報量が、前記圧縮処理後に前記バッファ４１２に記憶させることが可能な範囲で制限される。しかしながら、前述したように前記バッファ４１２及び前記バッファ４２２を使用することが可能な構成では、前記ＳＤＲＡＭ３４から読み出し可能な画像データの情報量が、前記圧縮処理後に前記バッファ４１２及び前記バッファ４２２に記憶させることが可能な範囲まで許容される。従って、前記表面処理回路４１は、前記圧縮処理後の画像データを前記バッファ４１２及び前記バッファ４２２に記憶させることにより、従来構成に比べて多くの画像データを前記ＳＤＲＡＭ３４から読み出すことが可能となり、前記表面処理回路４１の処理能力の低下が抑制される。
なお、前記裏面処理回路４２の使用状態については、前記原稿Ｐの画像読取の対象が片面であるか両面であるかに応じて明確に判断することができる。そのため、前記表面処理回路４１により前記裏面処理回路４２が使用されることにより、前記裏面処理回路４２の本来の機能が阻害されることもない。
【００３０】
ところで、前記表面処理回路４１及び前記裏面処理回路４２は、前記原稿Ｐの表面の画像データ及び裏面の画像データをそれぞれ処理対象とする点で機能が異なる情報処理を実行する電子回路である。一方、本願発明に係る第１の電子回路及び第２の電子回路は、前記圧縮処理などの同一の情報処理を実行する回路に限らず、バッファを有する電子回路であって、前記ＳＤＲＡＭ３４に対するデータの読み書きが可能な電子回路であればよい。
【００３１】
また、前記表面処理回路４１が、前記圧縮処理後の画像データを原則として前記バッファ４１２に記憶させ、前記バッファ４１２から前記ＳＤＲＡＭ３４に前記画像データを書き込むことも考えられる。この場合、前記表面処理回路４１は、前記ＳＤＲＡＭ３４への書き込みに遅延が生じた場合にのみ、前記バッファ４２２を経由して前記画像データを前記ＳＤＲＡＭ３４に書き込むことが考えられる。なお、前記表面処理回路４１が、前記裏面処理回路４２の前記バッファ４２２に直接アクセスして前記画像データを書き込み、前記バッファ４２２から前記画像データを読み出して前記ＳＤＲＡＭ３４に書き込むことも考えられる。
【００３２】
さらに、前記表面処理回路４１は、前記バッファ４１１及び前記バッファ４２１を作業領域として使用し、前記ＳＤＲＡＭ３４から前記画像データを読み出すことも可能である。例えば、前記表面処理回路４１は、前記ＳＤＲＡＭ３４から画像データを読み出す際に、前記バッファ４１１及び前記バッファ４２１に交互に記憶させる。これにより、前記制御部３における前記ＳＤＲＡＭ３４からのデータの読み出しが集中し、前記画像データの読み出しが遅延する場合でも、前記表面処理回路４１は、前記バッファ４１１及び前記バッファ４２１に記憶された画像データに対する圧縮処理を実行することが可能である。なお、前記圧縮処理後の画像データは、前記バッファ４１２及び前記バッファ４２２に記憶される。また、この場合には、前記バッファ４２１に記憶された画像データに対して前記裏面処理回路４２が圧縮処理を実行することも考えられる。
【００３３】
また、前記実施の形態では、前記裏面処理回路４２を第２の電子回路の一例として説明したが、前記裏面処理回路４２に代えて、前記スキャナー１０に設けられた他の電子回路を前記第２の電子回路として利用することも考えられる。
具体的に、前記スキャナー１０が、ＵＳＢメモリーなどのＵＳＢ機器が接続され、前記ＵＳＢ機器に対するデータの読み書きを制御するＵＳＢ回路（第２の電子回路の一例）を備える構成が考えられる。この場合には、前記表面処理回路４１及び前記ＵＳＢ回路が前記バス３０とは別の伝送経路（第２の伝送経路の一例）によって直接接続される。
そして、前記表面処理回路４１は、前記ＵＳＢ回路が不使用状態である場合に、前記ＵＳＢ回路が有するバッファを使用して前記圧縮処理を実行することが可能である。具体的に、前記表面処理回路４１は、前記ＵＳＢ回路に前記ＵＳＢ機器が接続されていない場合に、前記ＵＳＢ回路が不使用状態であると判断することが可能である。そのため、前記表面処理回路４１により前記ＵＳＢ回路が使用されることにより、前記ＵＳＢ回路の本来の機能が阻害されることがない。なお、前記表面処理回路４１は、前記ＵＳＢ回路への前記ＵＳＢ機器の接続の有無、即ち前記ＵＳＢ回路の使用状態を示す使用情報を、前記ＵＳＢ回路から直接取得し、或いは前記ＣＰＵ３１を介して間接的に取得する。
さらに、前記裏面処理回路４２及び前記ＵＳＢ回路などの他の電子回路（第２の電子回路の一例）が前記表面処理回路４１に複数接続されており、前記表面処理回路４１がその複数の電子回路の中から任意の電子回路を選択して使用することも考えられる。例えば、複数の電子回路に予め優先順位が設定されており、前記表面処理回路４１が前記優先順位に従って前記電子回路を選択することが考えられる。また、前記表面処理回路４１は、複数の電子回路のいずれか一つの電子回路を使用することに限らず、複数の電子回路のバッファを作業領域として使用し、前記圧縮処理を実行することも考えられる。
【符号の説明】
【００３４】
１  ：ＡＤＦ
１１：原稿セット部
１２：搬送ローラー
１３：原稿押さえ
１４：排紙部
２  ：画像読取部
２１：コンタクトガラス
２２：読取ユニット
２２１：ＬＥＤ光源
２２２：ミラー
２３、２４：ミラー
２５：光学レンズ
２６：ＣＣＤ
３  ：制御部
３１：ＣＰＵ
３２：ＲＯＭ
３３：ＲＡＭ
３４：ＳＤＲＡＭ
３５：メモリー制御部
３６：スキャン処理部
３７：回転処理部
３８：ハーフトーン処理部
３９：サイズカット処理部
４０：データ出力処理部
４１：表面処理回路
４１１、４１２：バッファ
４２：裏面処理回路
４２１、４２２：バッファ
【図１】
2014146109.tif 000003
【図２】
2014146109.tif 000004
【図３】
2014146109.tif 000005
【図４】
2014146109.tif 000006