(57)【要約】【課題】電源投入時におけるＦＥＴのゲート電圧をゲート閾値電圧程度に維持可能とし、突入電流のピークを抑える突入電流抑制回路、及び、この突入電流抑制回路を備えた電源装置を提供する。【解決手段】電源７とプリンター５の間に設けられた平滑コンデンサー９に流れる突入電流を抑制する突入電流抑制回路１１において、平滑コンデンサー９への充電電流を制限するＦＥＴ１３と、コンデンサー２３と抵抗２５を有し、コンデンサー２３と抵抗２５に基づく時定数により変化するゲート電圧をＦＥＴ１３のゲート端子に与える時定数回路１５と、ゲート電圧ＶｇｓがＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えた場合に、時定数回路１５のコンデンサー２３に接続され、コンデンサー２３を放電させ、ゲート電圧の上昇を抑えるゲート電圧抑制回路１７と、を備えている。【選択図】図２
2014117062.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷の間に設けられた平滑コンデンサーに流れる突入電流を抑制する突入電流抑制回路において、
前記平滑コンデンサーへの充電電流を制限する電界効果トランジスターと、
第１コンデンサーと抵抗素子を有し、当該第１コンデンサーと当該抵抗素子に基づく時定数により変化するゲート電圧を前記電界効果トランジスターのゲート端子に与える第１時定数回路と、
前記ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えた場合に前記第１時定数回路の第１コンデンサーに接続され、当該第１コンデンサーを放電させ、前記ゲート電圧の上昇を抑えるゲート電圧抑制回路と、
を備えたことを特徴とする突入電流抑制回路。
【請求項２】
前記ゲート電圧抑制回路は、
前記第１時定数回路の第１コンデンサーの高電位側と低電位側の間に接続された第１スイッチング素子と、
前記ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えてドレイン電流が流れた場合に前記第１スイッチング素子をオンするスイッチ制御回路と、を備えた
ことを特徴とする請求項１に記載の突入電流抑制回路。
【請求項３】
前記スイッチ制御回路と前記電界効果トランジスターのドレインとの間に、前記平滑コンデンサーとともに接続され、前記ドレイン電流による前記平滑コンデンサーの充電完了に伴って前記スイッチ制御回路への前記ドレイン電流の流入を止める第２コンデンサーを備えることを特徴とする請求項２に記載の突入電流抑制回路。
【請求項４】
前記スイッチ制御回路は、
前記第１スイッチング素子をオンする第２スイッチング素子と、
前記第２スイッチング素子をオンするオン電圧を前記ドレイン電流に基づき生成するバイアス抵抗と、を備え、
前記バイアス抵抗は、前記第２コンデンサーと直列に接続され、前記平滑コンデンサーの充電時間を可変する第２時定数回路を当該第２コンデンサーとともに構成し、
前記第２スイッチング素子はバイポーラートランジスターである
ことを特徴とする請求項３に記載の突入電流抑制回路。
【請求項５】
電源と、
負荷と前記電源の間に設けられる平滑コンデンサーと、
請求項１乃至４のいずれかに記載の突入電流抑制回路と、
を備えることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源と負荷の間に設けられた平滑コンデンサーに電源投入時に流れる突入電流を抑制する技術に関する。
【背景技術】
【０００２】
電源から供給される電圧のリップルを除去する大容量の平滑コンデンサーが、負荷との間に設けられる場合、電源投入時に平滑コンデンサーに定常時よりも大きな電流値の突入電流が流れることが知られている。この突入電流を防止する突入電流防止回路が提案されており、この突入電流防止回路として、平滑コンデンサーへの突入電流を制限する機能を有する電界効果トランジスター（以下、ＦＥＴと言う）を備えた回路が知られている（例えば、特許文献１参照）。
【０００３】
図５は突入電流を制限する機能を有するＦＥＴを備えた従来の突入電流防止回路の一例を示す回路図である。
突入電流防止回路１０１は、電源１０２と、負荷１０３の前段の平滑コンデンサー１０４との間に設けられている。突入電流防止回路１０１は、電源１０２の入力ライン１２０に平滑コンデンサー１０４と直列に接続されたＮ型のＦＥＴ１０５と、このＦＥＴ１０５のゲート電圧を制御する時定数回路１０６と、このＦＥＴ１０５のドレイン・ゲート間に並列に接続されたコンデンサー１０７とを備えている。
時定数回路１０６は、平滑コンデンサー１０４の充電電流に対し負帰還をかけるコンデンサー１０８を備え、更に、このコンデンサー１０８とともにＣＲ時定数回路１０９を構成する抵抗１１０と、コンデンサー１０８の放電抵抗である抵抗１１１と、を備えている。
【０００４】
スイッチ１１２が閉じて電源１０２に負荷１０３が接続された直後、すなわち電源投入直後においては、ＦＥＴ１０５のオン抵抗が高抵抗となって電流が流れることがなく、これと同時に、時定数回路１０６の時定数に応じて漸増する電圧がＦＥＴ１０５のゲート電圧として印加される。これにより、ＦＥＴ１０５のオン抵抗が次第に小さくなってＦＥＴ１０５の導通電流が漸増することとなり、負荷１０３には徐々に電源電圧がかけられることから、電源投入時における突入電流が防止される。
その後、ＦＥＴ１０５には、抵抗１１０と抵抗１１１との分圧で決まる所定の電圧がゲート電圧として印加され、これにより、この所定のゲート電圧で決まるドレイン電流がドレインに流れる。
【０００５】
また、この突入電流防止回路１０１は、平滑コンデンサー１０４の充電電流を一定にするために上記コンデンサー１０７を備えている。
具体的には、コンデンサー１０７は、平滑コンデンサー１０４への充電電流が大きくなるほどゲート電圧を小さくする負帰還をかけて充電電流を一定の値に収束するための回路である。すなわち、このコンデンサー１０７は、充電電流が大きくなったときには、ＣＲ時定数回路１０９のコンデンサー１０８から電流を自身に流させることで放電させる。これによりＦＥＴ１０５のゲート電圧が小さくなってオン抵抗が増すことから充電電流が減少することとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−４５９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、コンデンサー１０７を用いて負帰還をかける従来の突入電流防止回路１０１では、コンデンサー１０８の容量の設定に制約が生じることから、電源投入時に加えるＦＥＴ１０５のゲート電圧を自由に設定できず、突入電流のピーク値の抑制に制約が生じる。
詳述すると、電源投入時には、平滑コンデンサー１０４、負帰還用のコンデンサー１０７、及びＣＲ時定数回路１０９のコンデンサー１０８が電源１０２の入力ライン１２０に直列に接続されることから、それぞれに容量に反比例した電圧が発生する。平滑コンデンサー１０４は、コンデンサー１０７、及びコンデンサー１０８に比べて大きいため、平滑コンデンサー１０４に発生する電圧は非常に小さく、電源電圧のほとんどをコンデンサー１０７とコンデンサー１０８で分圧する。平滑コンデンサー１０４の容量が大きくなるなどして充電電流が大きくなる場合、突入電流を抑制するために負帰還用のコンデンサー１０７の容量を大きくすることが考えられる。しかしながら、コンデンサー１０７の容量を大きくすると電源電圧の分圧比が変化し、コンデンサー１０８に印加される電圧が大きくなる。そして、この電圧がＦＥＴ１０５をターンオンさせるゲート電圧閾値電圧以上になると、電源投入直後に瞬間的にＦＥＴ１０５のオン抵抗が極小化し突入電流が流れてしまうため、コンデンサー１０７の容量を極端に大きくできない。また、コンデンサー１０７の容量を大きくするとともに分圧比を変えないようにコンデンサー１０８の容量も大きくすることも可能ではある。しかし、この場合、時定数が大きくなるため電源投入してからＦＥＴ１０５がターンオンするまでの時間が長くなることから、回路全体の立ち上がりが遅くなるという問題が発生するため現実的ではない。
このように従来の突入電流防止回路１０１では、突入電流を低く抑えるための負帰還をかけるコンデンサー１０７の容量に制限が存在し、上記の理由から容量の大きい（例えば千μＦ以上）平滑コンデンサー１０４を必要とする回路には適応できないことが懸念される。
【０００８】
本発明は、上述した事情に鑑みてなされたものであり、電源投入時における電界効果トランジスターのゲート電圧をゲート閾値電圧程度に維持可能とし、突入電流のピークを抑えることができる突入電流抑制回路、及び、この突入電流抑制回路を備えた電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、電源と負荷の間に設けられた平滑コンデンサーに流れる突入電流を抑制する突入電流抑制回路において、前記平滑コンデンサーへの充電電流を制限する電界効果トランジスターと、第１コンデンサーと抵抗素子を有し、当該第１コンデンサーと当該抵抗素子に基づく時定数により変化するゲート電圧を前記電界効果トランジスターのゲート端子に与える第１時定数回路と、前記ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えた場合に前記第１時定数回路の第１コンデンサーに接続され、当該第１コンデンサーを放電させ、前記ゲート電圧の上昇を抑えるゲート電圧抑制回路と、を備えたことを特徴とする。
本発明によれば、ゲート電圧が電界効果トランジスターのゲート閾値電圧を超えた場合に、ゲート電圧抑制回路が第１コンデンサーに接続されて当該第１コンデンサーを放電するので、電源投入時における電界効果トランジスターのゲート電圧を、ゲート閾値電圧程度に維持できる。また、第１コンデンサーの容量を、電源投入と同時に、電界効果トランジスターのゲート電圧がゲート閾値電圧を超えないように設定できる。これにより、平滑コンデンサーに流れる突入電流のピークを低い値に抑えることができる。
【００１０】
また、本発明は、上記突入電流抑制回路であって、前記ゲート電圧抑制回路は、前記第１時定数回路の第１コンデンサーの高電位側と低電位側の間に接続された第１スイッチング素子と、前記ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えてドレイン電流が流れた場合に前記第１スイッチング素子をオンするスイッチ制御回路と、を備えることを特徴とする。
本発明によれば、ゲート電圧が電界効果トランジスターのゲート閾値電圧を超えてスイッチ制御回路が動作すると第１スイッチング素子が動作し、第１のコンデンサーの放電が行われるので、ゲート電圧の上昇が速やかに抑えられて、平滑コンデンサーに流れる突入電流のピークを抑制できる。ここで、第１スイッチング素子は、特に限定されず、例えば、バイポーラートランジスターでも電界効果トランジスターであってもよい。
【００１１】
また、本発明は、上記突入電流抑制回路であって、前記スイッチ制御回路と前記電界効果トランジスターのドレインとの間に、前記平滑コンデンサーとともに接続され、前記ドレイン電流による前記平滑コンデンサーの充電完了に伴って前記スイッチ制御回路への前記ドレイン電流の流入を止める第２コンデンサーを備えることを特徴とする。
本発明によれば、平滑コンデンサーの充電完了に伴って、第２コンデンサーがスイッチ制御回路へのドレイン電流の流入を止めるので、電源投入直後、平滑コンデンサーの充電が完了した後には、ゲート電圧が抑制されることがなくなり、負荷への電流を不必要に制限することがなくなる。
【００１２】
また、本発明は、上記突入電流抑制回路であって、前記スイッチ制御回路は、前記第１スイッチング素子をオンする第２スイッチング素子と、前記第２スイッチング素子をオンするオン電圧を前記ドレイン電流に基づき生成するバイアス抵抗と、を備え、前記バイアス抵抗は、前記第２コンデンサーと直列に接続され、前記平滑コンデンサーの充電時間を可変する第２時定数回路を当該第２コンデンサーとともに構成し、前記第２スイッチング素子は、バイポーラートランジスターであることを特徴とする。
本発明によれば、第２時定数回路によって、平滑コンデンサーの充電時間を変えることで、突入電流のピーク値の抑制時間を調整できる。第２スイッチング素子として、バイポーラートランジスターを用いたので、第２スイッチング素子は、ＦＥＴのドレイン電流が流れると迅速に動作する。従って、平滑コンデンサーに流れる突入電流のピークを一層抑制できる。
【００１３】
また、本発明の電源装置は、電源と、負荷と前記電源の間に設けられる平滑コンデンサーと、上記のいずれかに記載の突入電流抑制回路と、を備えている。
本発明によれば、ゲート電圧が電界効果トランジスターのゲート閾値電圧を超えた場合に、ゲート電圧抑制回路が、第１コンデンサーに接続されて、ゲート電圧の上昇を抑えるので、電源投入時における電界効果トランジスターのゲート電圧が、ゲート閾値電圧程度に維持される。これにより、平滑コンデンサーに流れる突入電流のピークを低い値に抑えることができる。
【発明の効果】
【００１４】
本発明によれば、ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えた場合に、ゲート電圧抑制回路が、第１コンデンサーに接続されて、ゲート電圧の上昇を抑えるので、電源投入時における電界効果トランジスターのゲート電圧が、ゲート閾値電圧程度に維持される。これにより、平滑コンデンサーに流れる突入電流のピークを低い値に抑えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る突入電流抑制回路を含む電源装置の構成を示す図である。
【図２】突入電流抑制回路の回路図である。
【図３】ゲート電圧、ドレイン電流、及び平滑コンデンサーの充電電圧について、電源投入直後の変化を示す図である。
【図４】突入電流抑制回路において、コンデンサーの放電による作用説明図である。
【図５】従来の突入電流防止回路の一例を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。なお、この実施形態では、負荷としてプリンター５を例示する。
図１は本発明の実施形態に係る突入電流抑制回路１１を含む電源装置１の構成を示す図である。
電源装置１は、プリンター５の駆動電力となる直流の電圧を出力端子１２に出力する装置である。
プリンター５は、電源装置１の出力端子１２に電気的に接続され、電源装置１が出力する電圧によって動作する電気回路６と、この電気回路６と電源装置１との間に接続される平滑コンデンサー（平滑キャパシター）９とを備えている。電気回路６は、電源装置１に対する電気的な負荷となる回路であり、例えば紙送り機構やキャリッジを駆動する駆動モーターや各種の制御回路などの電気部品を備えている。平滑コンデンサー９は、電気回路６の入力ラインとアースとを接続し、入力コンデンサーとして機能する。すなわち、平滑コンデンサー９は、電源装置１が出力する電力を蓄積し、また電源装置１の電圧からリップルを除去して後段の電気回路６を入力サージ電圧から保護する。平滑コンデンサー９の容量は、入力コンデンサーとして要求される電気的な仕様に応じて決定される。このプリンター５では、電源装置１が出力する電圧が多少降下した場合でも、駆動モーター等の電気部品の動作に要する電力を維持可能にする大きな容量（例えば数千μＦ）が平滑コンデンサー９に要求されており、電解コンデンサーが好適に用いられている。
【００１７】
電源装置１は、図１に示すように、上記出力端子１２の他に、電源７と、スイッチ３と、突入電流抑制回路１１とを備えている。電源７は、出力端子１２に直流電圧を出力するものであり、例えば商用電源（図示せず）から供給される交流電力を直流電力に変換する電力変換装置を備えている。スイッチ３は、電源７と出力端子１２との間に介挿された常開接点であり、閉成（スイッチオン）することで電源７が出力端子１２に電気的に接続されて当該出力端子１２に電圧が出力される。突入電流抑制回路１１は、スイッチ３が閉成してプリンター５に電源が投入されたときに、平滑コンデンサー９に流れる突入電流の電流値を抑える回路であり、出力端子１２の前段に設けられ、電源７と平滑コンデンサー９との間に設けられている。
【００１８】
図２は突入電流抑制回路１１の回路図である。
突入電流抑制回路１１は、ＦＥＴ１３と、時定数回路１５と、ゲート電圧抑制回路１７と、コンデンサー（キャパシター）１８と、を備えている。
ＦＥＴ１３は、Ｐ型の電界効果トランジスターであり、ＭＯＳ型（金属酸化膜型）が用いられ、電源７の出力ラインに平滑コンデンサー９と直列に接続されている。具体的には、ＦＥＴ１３は、ソース（ソース端子）を電源７の高電位側に、ドレインを平滑コンデンサー９に接続され、このドレインに、ゲート（ゲート端子）・ソース間電圧（以下、ゲート電圧Ｖｇｓとする）に応じたドレイン電流Ｉｄを操作することにより、平滑コンデンサー９を充電するスイッチング素子である。なお、ここでは、電源７の低電位側は、アースに接続されている。
【００１９】
時定数回路１５は、ＦＥＴ１３にゲート電圧Ｖｇｓを与える回路であり、ＣＲ時定数回路１９と、抵抗２１（抵抗素子）とを有している。
ＣＲ時定数回路１９は、コンデンサー（キャパシター）２３と、抵抗２５（抵抗素子）とを備え、コンデンサー２３がＦＥＴ１３のソース・ゲート間を接続し、抵抗２５が、ＦＥＴ１３のゲートとアース間を接続している。ＣＲ時定数回路１９は、電源投入時、コンデンサー２３の容量と抵抗２５の値とによって決まる時定数で当該コンデンサー２３の充電電圧を漸増させて、充電電圧の急激な上昇を抑え、このコンデンサー２３の充電電圧が、ＦＥＴ１３のゲート電圧Ｖｇｓとして与える。
また、抵抗２１は、コンデンサー２３に並列に接続されており、抵抗２１と抵抗２５が、電源７の電圧を分圧する。この抵抗２１の両端電圧がコンデンサー２３の充電電圧、すなわちＦＥＴ１３のゲート電圧Ｖｇｓの電圧の最大値を規定する。
【００２０】
ゲート電圧抑制回路１７は、ＣＲ時定数回路１９によって印加されるゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈを超えた場合に、ＣＲ時定数回路１９のコンデンサー２３を放電させることで当該コンデンサー２３の充電電圧の上昇を抑え、ゲート電圧Ｖｇｓをゲート閾値電圧Ｖｇｓｔｈの近傍の電圧に維持する回路である。
具体的には、このゲート電圧抑制回路１７は、スイッチング素子としてのバイポーラートランジスター３３と、スイッチ制御回路３５と、を備えている。
バイポーラートランジスター３３はＰＮＰ型のトランジスターであり、そのエミッター３３Ｅ、及びコレクター３３Ｃをコンデンサー２３の高電位側、及び低電位側に接続して設けられている。すなわち、バイポーラートランジスター３３がオンすることで、時定数回路１５のコンデンサー２３の高電位側と低電位側が接続され、これにより当該コンデンサー２３が放電される。コンデンサー２３の放電が開始されると、電源７の電源電流の流入に伴う充電電圧の上昇が抑制されることから、ゲート電圧Ｖｇｓの上昇も抑えられて略一定の電圧値に維持されることとなる。
【００２１】
スイッチ制御回路３５は、バイポーラートランジスター３３のオン／オフを制御する回路であり、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈを超えてＦＥＴ１３にドレイン電流Ｉｄが流れたときにバイポーラートランジスター３３をオンする。バイポーラートランジスター３３がオンすることで、上述の通り、ゲート電圧Ｖｇｓの上昇が抑制され、ゲート電圧Ｖｇｓがそのときの電圧、すなわちゲート閾値電圧Ｖｇｓｔｈの近傍に維持されることとなる。
スイッチ制御回路３５の構成について詳細すると、スイッチ制御回路３５は、スイッチング素子としてのバイポーラートランジスター３９と、バイアス抵抗４９と、抵抗５１と、放電作動抵抗回路３７とを備えている。
バイポーラートランジスター３９はＮＰＮ型のトランジスターである。バイアス抵抗４９はＦＥＴ１３のドレインとアースとの間に接続され、ＦＥＴ１３に流れるドレイン電流Ｉｄによりバイポーラートランジスター３９のオン電圧を生成し、当該バイポーラートランジスター３９のベースに抵抗５１を介して印加する。この抵抗５１は入力抵抗である。
この構成により、バイポーラートランジスター３９は、ＦＥＴ１３にドレイン電流Ｉｄが流れている間、バイアス抵抗４９のオン電圧が印加されることでオンするスイッチとして機能する。上記バイポーラートランジスター３３は、このバイポーラートランジスター３９のスイッチに連動してオン／オフし、ＦＥＴ１３にドレイン電流Ｉｄが流れている間に亘りオンする。
【００２２】
具体的には、ＰＮＰ型のバイポーラートランジスター３３のベース３３Ｂは、電源７の入力ライン（コンデンサー２３の高電位側）にバイアス抵抗４３を介して接続されており、電源７が接続されている間は常開する接点として機能する。また、このベース３３Ｂは、上記バイポーラートランジスター３９を介してアースに接続されており、このバイポーラートランジスター３９がオンすると、ベース３３Ｂに加わる電位が下がってオンする。上述の通り、バイポーラートランジスター３９は、ＦＥＴ１３にドレイン電流Ｉｄが流れている間に亘りオンすることから、バイポーラートランジスター３９もドレイン電流Ｉｄが流れている間に亘りオンし、その間、時定数回路１５のコンデンサー２３が継続して放電されることとなる。
このゲート電圧抑制回路１７では、ＦＥＴ１３からドレイン電流Ｉｄが流れたときにオンとなってコンデンサー２３を放電させるスイッチング素子には、上述の通り、バイポーラートランジスター３３、３９が用いられている。これらバイポーラートランジスター３３、３９は、一般にＦＥＴよりもオン電圧が低いことから、ＦＥＴ１３にドレイン電流Ｉｄが流れたときに、ＦＥＴを用いた場合に比べて早いタイミングでオンしてコンデンサー２３の放電を開始でき、突入電流抑制の立ち上がりを十分に早くできる。
【００２３】
放電作動抵抗回路３７はバイポーラートランジスター３３のバイアス抵抗４３とベース電流制限抵抗４５で構成される。バイアス抵抗４３は電源７の入力ライン（高電位側）とバイポーラートランジスター３３のベース３３Ｂに接続され、ベース電流制限抵抗４５はベース３３Ｂとスイッチ制御回路３５のバイポーラートランジスター３９のコレクター側に接続される。動作中、バイアス抵抗４３にはバイポーラートランジスター３３のベース・エミッター間電圧（約０．６Ｖ）が印加され、ベース電流制限抵抗４５には電源電圧からバイポーラートランジスター３３のベース・エミッター間電圧（約０．６Ｖ）とバイポーラートランジスター３９のコレクター・エミッター間飽和電圧を差し引いた電圧が印加される。
【００２４】
コンデンサー１８は、ドレイン電流Ｉｄによる平滑コンデンサー９の充電完了に伴ってスイッチ制御回路３５の動作を停止するための回路であり、ＦＥＴ１３のドレインとスイッチ制御回路３５のバイアス抵抗４９間に接続される。これにより、コンデンサー１８とバイアス抵抗４９を直列に接続した直列ＣＲ回路である時定数回路４１が、平滑コンデンサー９と並列に接続される。
電源投入時には、ＦＥＴ１３のドレイン電流Ｉｄがコンデンサー１８と平滑コンデンサー９に分かれて充電電流Ｉｆ、Ｉｅとして流れ込み、これらコンデンサー１８と平滑コンデンサー９が充電される。この充電中には、コンデンサー１８の後段のスイッチ制御回路３５に充電電流Ｉｆが流れ、この充電電流Ｉｆによりスイッチ制御回路３５が作動する。具体的には、充電電流Ｉｆは、スイッチ制御回路３５の抵抗５１を流れる電流Ｉ１とバイアス抵抗４９を流れる電流Ｉ２に分流され、この電流Ｉ２がバイアス抵抗４９を流れることでバイポーラートランジスター３９のオン電圧が発生し、当該バイポーラートランジスター３９がオンする。
そして、平滑コンデンサー９が満充電に達したときには、コンデンサー１８の充電電流Ｉｆも停止することから、スイッチ制御回路３５への電流が停止する。これにより、スイッチ制御回路３５のバイアス抵抗４９を流れる電流Ｉ２も停止することから、バイポーラートランジスター３９がオフし、スイッチ制御回路３５の動作が停止する。
スイッチ制御回路３５の停止（バイポーラートランジスター３９のオフ）に伴い、コンデンサー２３を放電させているバイポーラートランジスター３３もオフし、当該コンデンサー２３の放電が停止する。この放電の停止により、コンデンサー２３の充電電圧が上昇し、上記抵抗２１、２５によって電源７の電圧を分圧した値に達し、この充電電圧がゲート電圧ＶｇｓとしてＦＥＴ１３に印加される。
【００２５】
また、平滑コンデンサー９に並列に接続された時定数回路４１は、平滑コンデンサー９の充電時には、コンデンサー１８の容量とバイアス抵抗４９の値によって決まる時定数にしたがって平滑コンデンサー９の充電電圧を漸増する。したがって、この時定数回路４１の時定数を調整することで、平滑コンデンサー９の満充電に達するまでの時間を調整できるため、電源投入からスイッチ制御回路３５の動作が停止するまでの時間、すなわち突入電流を抑制する時間が可変できる。
【００２６】
ここで、時定数回路４１を構成するバイアス抵抗４９には、抵抗５１が接続されており、正確には、この抵抗５１の成分も時定数に影響を与える。しかしながら、抵抗５１を流れる電流Ｉ２は、バイポーラートランジスター３９、３３がオンしている場合、抵抗５１の値にかかわらず、略一定となる。このため、時定数回路４１の時定数を可変する抵抗成分はバイアス抵抗４９と見なすことができる。
なお、バイポーラートランジスター３９、３３がオンしている場合、電流Ｉ２が抵抗５１の値に依存せずに略一定となる理由は次の通りである。
すなわち、バイポーラートランジスター３９がオンしている場合、バイアス抵抗４９と抵抗５１との接続点の電圧は、ベース・エミッター間電圧（約０．６Ｖ）に、抵抗５１の電圧を足したものであるため、電流Ｉ２は、（０．６＋抵抗５１×電流Ｉ１）／バイアス抵抗４９として表される。また電流Ｉ１は、バイポーラートランジスター３９をオンさせるベース電流となる。バイポーラートランジスター３３は、バイポーラートランジスター３９がオンすることでオンするが、バイポーラートランジスター３３のコレクター電流によりコンデンサー２３の放電量が変動して、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈに制御される。このため、電流Ｉ１は、抵抗５１の値に関わらず、ゲート電圧Ｖｇｓをゲート閾値電圧Ｖｇｓｔｈにするように、バイポーラートランジスター３９のコレクター電流を流す大きさである。また、抵抗５１が大きくなれば、バイアス抵抗４９に印加される電圧が大きくなり、電流Ｉ２が増えるが、抵抗５１が大きくなったことよる電流Ｉ２の増加分は無視できる程度となる。このため、電流Ｉ２が抵抗５１の値に依存せずに略一定となる。
【００２７】
次いで、突入電流抑制回路１１の動作について説明する。
図３はゲート電圧Ｖｇｓ、ドレイン電流Ｉｄ、及び平滑コンデンサー９の充電電圧Ｖｅについて、電源投入直後の変化を示す図である。なお、同図において、スイッチ３をオンして電源７の電圧が突入電流抑制回路１１に投入された時点を時間ｔ＝０としている。
電源７のスイッチ３が閉じられると（時間ｔ＝０）、突入電流抑制回路１１に電源７の電圧が与えられ、これに伴い、コンデンサー２３が充電される。前述の通り、コンデンサー２３の充電電圧は、ＣＲ時定数回路１９の時定数に応じて漸増し、このコンデンサー２３がゲート電圧Ｖｇｓとして与えられる。
【００２８】
すなわち、図３に示すように、時間ｔ＝０からゲート電圧Ｖｇｓが徐々に上昇し、ＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えると（時間ｔ＝ｔ１）、ＦＥＴ１３がオンしてドレイン電流Ｉｄが流れ、これがコンデンサー１８と平滑コンデンサー９の各々に充電電流Ｉｆ、Ｉｅとして流れる。なお、ゲート閾値電圧Ｖｇｓｔｈは、ＦＥＴ１３の個体ごとに、固有の値を有するものである。
前述したように、ドレイン電流Ｉｄに伴い、コンデンサー１８に充電電流Ｉｆが流れ込むと、この充電電流Ｉｆによりスイッチ制御回路３５が作動し、バイポーラートランジスター３３をオンさせ、コンデンサー２３の放電を開始する。
【００２９】
図４は、コンデンサー２３の放電による作用説明図である。
コンデンサー２３の放電が開始すると、コンデンサー２３は電源７による充電に抗して充電電圧の上昇が抑えられる。これにより、ゲート電圧Ｖｇｓの上昇が抑制されてゲート閾値電圧Ｖｇｓｔｈの近傍の値に維持されることから、ＦＥＴ１３のオン抵抗が高い状態に維持される。この高いオン抵抗により、ＦＥＴ１３のドレイン電流Ｉｄが抑えられるため、平滑コンデンサー９に流れる充電電流Ｉｅの電流値、すなわち電源投入時の突入電流が十分小さな値に抑制される（ステップＳ１１）。
【００３０】
その後、コンデンサー１８は、充電電流Ｉｆにより充電され、このコンデンサー１８の充電量が増大するにつれて、スイッチ制御回路３５のバイアス抵抗４９の電圧、すなわちオン電圧が下がり、バイポーラートランジスター３９のベース電流が減少する。これに伴い、バイポーラートランジスター３３のコレクター電流が減少するので、コンデンサー２３の放電量が減少し、結果としてＦＥＴ１３のゲート電圧Ｖｇｓが微増する。これにより、バイポーラートランジスター３３のオン抵抗が低くなり、ドレイン電流Ｉｄ、及び充電電流Ｉｅが増大する（ステップＳ１２）。
このようにドレイン電流Ｉｄ、及び充電電流Ｉｅが増大とすると平滑コンデンサー９の充電量も増大し、平滑コンデンサー９の充電電圧Ｖｅ、及びコンデンサー１８にかかる電圧が増大する。これにより、コンデンサー１８を流れる充電電流Ｉｆが増えるため、バイポーラートランジスター３９のベース電流が増大し、バイポーラートランジスター３３のコレクター電流が増大する。この結果、ステップＳ１２とは反対に、コンデンサー２３の放電量が増大し、ＦＥＴ１３のゲート電圧Ｖｇｓが減少する（ステップＳ１３）。
【００３１】
このようなステップＳ１１〜Ｓ１３の作用は、ゲート電圧Ｖｇｓをゲート閾値電圧Ｖｇｓｔｈに維持するようにドレイン電流Ｉｄに負帰還をかける動きとなり、コンデンサー２３の放電が継続している間は、図３に示すように、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈに維持される。この結果、ＦＥＴ１３が比較的大きなオン抵抗状態で動作することから、ドレイン電流Ｉｄ、すなわち平滑コンデンサー９に流れる充電電流Ｉｅも十分に小さな値に一定に抑えられることとなる。
【００３２】
図３に示すように、平滑コンデンサー９が充電電流Ｉｅの充電により満充電に達すると（時間ｔ＝ｔ２）、コンデンサー１８にも充電電流Ｉｆが流れなくなる。即ち、コンデンサー１８はスイッチ制御回路３５へのドレイン電流の流入を止める。これにより、スイッチ制御回路３５に充電電流Ｉｆが流れないことから、バイポーラートランジスター３９、バイポーラートランジスター３３が共にオフし、このバイポーラートランジスター３３によるコンデンサー２３の放電が停止する。
これにより、コンデンサー２３の充電電圧、すなわちゲート電圧Ｖｇｓは、電源７を分圧する抵抗２１と抵抗２５の電圧のうち、抵抗２１にかかる電圧まで上昇し、ゲート電圧Ｖｇｓが一定となる定常状態となる。
そして定常状態では、プリンター５が消費する電流が突入電流抑制回路１１から適宜出力される。
【００３３】
以上説明したように、本発明を適用した実施形態に係る突入電流抑制回路１１は、電源７とプリンター５の間に設けられた平滑コンデンサー９に流れる突入電流を抑制する回路である。突入電流抑制回路１１は、平滑コンデンサー９への充電電流Ｉｅを制限するＦＥＴ１３と、コンデンサー２３と抵抗２５を有し、コンデンサー２３と抵抗２５に基づく時定数により変化するゲート電圧ＶｇｓをＦＥＴ１３のゲート端子に与える時定数回路１５と、を備える。また、突入電流抑制回路１１は、ゲート電圧ＶｇｓがＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えた場合に、時定数回路１５のコンデンサー２３に接続されて当該コンデンサー２３を放電させゲート電圧Ｖｇｓの上昇を抑えるゲート電圧抑制回路１７と、を備えている。
この構成によれば、ゲート電圧ＶｇｓがＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えた場合に、ゲート電圧抑制回路１７が、コンデンサー２３に接続されて、ゲート電圧Ｖｇｓの上昇を抑えるので、電源投入時におけるＦＥＴ１３のゲート電圧Ｖｇｓが、ゲート閾値電圧Ｖｇｓｔｈ程度に維持される。また、突入電流抑制回路１１は、ゲート電圧ＶｇｓがＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えた場合に、時定数回路１５のコンデンサー２３に接続されることから、コンデンサー２３の容量の設定に制限がなくなる。即ち、コンデンサー２３の容量は、電源投入と同時に、ＦＥＴ１３のゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈを超えないように自由に設定できる。これにより、平滑コンデンサー９に流れる突入電流のピークを低い値に抑えることができる。
電源投入時におけるゲート電圧Ｖｇｓを、ＦＥＴ１３ごとに決まるゲート閾値電圧Ｖｇｓｔｈの近傍に維持できることから、ＦＥＴ１３の性能にばらつきがあっても、安定して突入電流のピークを低く抑えることができる。また、突入電流のピークを抑制できることから、ＦＥＴ１３としては、定格電流の小さなものを利用できるので、ＦＥＴ１３の小型化、及びコスト削減を実現できる。
【００３４】
また、ゲート電圧抑制回路１７は、時定数回路１５のコンデンサー２３の高電位側と低電位側の間に接続されたバイポーラートランジスター３３と、ＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えてドレイン電流Ｉｄが流れた場合にバイポーラートランジスター３３をオンするスイッチ制御回路３５と、を備えている。
この構成によれば、ゲート電圧Ｖｇｓが、ＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えスイッチ制御回路３５が動作すると、バイポーラートランジスター３３が動作してコンデンサー２３の放電が行われることで、ゲート電圧Ｖｇｓの上昇が速やかに抑えられて、平滑コンデンサー９に流れる突入電流のピークを抑制できる。
また、コンデンサー２３の放電制御を行うスイッチング素子として用いるバイポーラートランジスター３３は、オンさせる閾値電圧が、０．６Ｖ程度であり、ＦＥＴ１３をオンさせるゲート閾値電圧Ｖｇｓｔｈに比べて低い。これにより、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈを超えて、ドレイン電流Ｉｄが流れた場合には、スイッチ制御回路３５のバイポーラートランジスター３９が速やかにオンして、ゲート電圧Ｖｇｓが抑制されるため、突入電流の抑制効果を一層得ることができる。
【００３５】
また、スイッチ制御回路３５とＦＥＴ１３のドレインとの間に、平滑コンデンサー９とともに接続され、ドレイン電流Ｉｄによる平滑コンデンサー９の充電完了に伴ってスイッチ制御回路３５へのドレイン電流Ｉｄの流入を止めるコンデンサー１８を備えている。
この構成によれば、平滑コンデンサー９の充電完了に伴って、コンデンサー１８がスイッチ制御回路３５へのドレイン電流Ｉｄの流入を止めるので、電源投入後、平滑コンデンサー９の充電が完了した後には、ゲート電圧Ｖｇｓが抑制されることがなくなり、プリンター５への電流を不必要に制限することがなくなる。
【００３６】
また、スイッチ制御回路３５は、バイポーラートランジスター３３をオンするスイッチング素子としてのバイポーラートランジスター３９と、バイポーラートランジスター３９をオンするオン電圧をドレイン電流に基づき生成するバイアス抵抗４９と、を備え、バイアス抵抗４９は、コンデンサー１８と直列に接続され、平滑コンデンサー９の充電時間を可変する時定数回路４１をコンデンサー１８とともに構成している。
この構成によれば、時定数回路４１によって、平滑コンデンサー９の充電時間を変えることで、突入電流のピーク値の抑制時間を調整できる。この際、コンデンサー２３とコンデンサー１８との間で、突入電流に負帰還をかけるために充放電を行うことがなく、コンデンサー１８の容量を自由に設定できるので、突入電流を抑制するための設計の自由度が広がる。また、一般的に、バイポーラートランジスターは、オンする閾値電圧が０．６Ｖ程度であり、ＦＥＴのゲート閾値電圧より低い。このため、バイポーラートランジスター３３をオンするスイッチング素子として、バイポーラートランジスター３９を用いたものは、ＦＥＴを用いた場合に比べ、ＦＥＴ１３のドレイン電流が流れると速やかに動作する。従って、平滑コンデンサー９に流れる突入電流のピークを一層抑制できる。
【００３７】
また、電源装置１は、電源７と、プリンター５と電源７の間に設けられる平滑コンデンサー９と、突入電流抑制回路１１と、を備えている。
本発明の電源装置１によれば、ゲート電圧ＶｇｓがＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えた場合に、ゲート電圧抑制回路１７が、コンデンサー２３に接続されて、ゲート電圧Ｖｇｓの上昇を抑えるので、電源投入時におけるＦＥＴ１３のゲート電圧が、ゲート閾値電圧Ｖｇｓｔｈ程度に維持される。これにより、平滑コンデンサー９に流れる突入電流のピークを低い値に抑えることができる。
【００３８】
なお、上記実施形態は本発明を適用した好ましい一態様を例示したものであり、本発明はこれに限定されない。例えば、電源装置１では、平滑コンデンサー９は、電解コンデンサーであるものとして説明したが、他の種類のコンデンサーであってもよい。
また、平滑コンデンサー９は、プリンター５が備えるものとして説明したが、電源装置１の出力端子１２の前段に備えられて、プリンター５に出力する電圧のノイズを除去する機能を有するものであってもよい。
また、電源７の高圧側と平滑コンデンサー９の間にＦＥＴ１３を設ける構成としたが、これに限らず、電源７の低圧側と平滑コンデンサー９の間にＦＥＴ１３を設けても良い。なお、この場合には、ＦＥＴ１３やゲート電圧抑制回路１７を構成するバイポーラートランジスターの極性を必要に応じて適宜に変更されることは勿論である。
また、プリンター５を負荷として例示したが、これに限らずに、任意の電気機器が負荷になり得る。
また、ゲート電圧ＶｇｓがＦＥＴ１３のゲート閾値電圧Ｖｇｓｔｈを超えた場合に、ゲート電圧抑制回路１７が、時定数回路１５のコンデンサー２３に接続され、コンデンサー２３を放電させるものとして説明した。ゲート電圧抑制回路１７とコンデンサー２３とは、ゲート電圧抑制回路１７の動作により作動する回路を介して間接的に接続されているものでもよく、この場合、回路の作動と同時に、コンデンサー２３が放電されるように構成されていればよい。
【符号の説明】
【００３９】
５…プリンター（負荷）、７…電源、９…電解コンデンサー（平滑コンデンサー）、１１…突入電流抑制回路、１３…ＦＥＴ（電界効果トランジスター）、１５…第１時定数回路、１７…ゲート電圧抑制回路、１８…第２コンデンサー、２３…第１コンデンサー、２５  抵抗（抵抗素子）、３３…バイポーラートランジスター（第１スイッチング素子）、３５…スイッチ制御回路、３９…バイポーラートランジスター（第２スイッチング素子）、４１…時定数回路（第２時定数回路）。
【図１】
2014117062.tif 000003
【図２】
2014117062.tif 000004
【図３】
2014117062.tif 000005
【図４】
2014117062.tif 000006
【図５】
2014117062.tif 000007