(57)【要約】  【課題】電流共振型スイッチング電源装置において、デューティを制御することによって、全負荷範囲での効率を改善する。  【解決手段】直流入力が供給されるスイッチング素子と、スイッチング素子のスイッチング周波数を制御する周波数制御回路と、スイッチング素子のスイッチング周波数を検出する周波数検出回路と、周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備える。デューティ制御回路は、スイッチング周波数が略極大の周波数となるように、スイッチングデューティを制御する。【選択図】図９
2014233137.tif 000002
【特許請求の範囲】
【請求項１】
直流入力が供給されるスイッチング素子と、
前記スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
前記スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
前記周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備え、
前記デューティ制御回路は、前記スイッチング周波数が略極大の周波数となるように、前記スイッチングデューティを制御するスイッチング電源装置。
【請求項２】
前記デューティ制御回路は、前記スイッチングデューティの変化に対する前記スイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるようにする請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子は、直列接続され、前記スイッチング周波数で交互にオンされる第１のスイッチング素子および第２のスイッチング素子からなり、
前記第１および第２のスイッチング素子の出力電流が供給されるトランスが設けられ、
前記トランスの１次側に共振回路が接続され、前記トランスの２次側に整流回路が接続され、
前記スイッチング信号の周波数がフィードバック信号によって制御されることによって出力電圧が安定化される請求項１に記載のスイッチング電源装置。
【請求項４】
前記フィードバック信号の帯域から定まる応答時間に比して、前記スイッチングデューティを変化させる時間が長いものに設定される請求項３に記載のスイッチング電源装置。
【請求項５】
前記デューティ制御回路が常にデューティ制御動作を行う請求項１に記載のスイッチング電源装置。
【請求項６】
直流入力が供給されるスイッチング素子と、
前記スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
前記スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
前記周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備えるスイッチング電源装置の制御方法であって、
前記デューティ制御回路は、前記スイッチング周波数が略極大の周波数となるように、前記スイッチングデューティを制御するスイッチング電源制御方法。
【請求項７】
前記デューティ制御回路は、前記スイッチングデューティの変化に対する前記スイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるようにする請求項６に記載のスイッチング電源制御方法。
【請求項８】
スイッチング電源装置を備える電子機器であって、
前記スイッチング電源装置は、
直流入力が供給されるスイッチング素子と、
前記スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
前記スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
前記周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備え、
前記デューティ制御回路は、前記スイッチング周波数が略極大の周波数となるように、前記スイッチングデューティを制御する電子機器。
【請求項９】
前記デューティ制御回路は、前記スイッチングデューティの変化に対する前記スイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるものである請求項８に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、安定した直流電圧を出力する例えば電流共振型のスイッチング電源装置、スイッチング電源制御方法および電子機器に関する。
【背景技術】
【０００２】
スイッチング電源装置の一つとして、電流共振型スイッチング電源装置が知られている。電流共振型スイッチング電源装置は、次のような利点を有する。
１．無負荷から最大負荷の全負荷範囲でＺＶＳ（ゼロボルトスイッチング）させられること
２．１次側スイッチング素子のターンオフ時の電流を小さくすることができること
３．２次側整流素子をＺＣＳ（ゼロカレントスイッチング）させられること
４．通常時の効率を悪化させることなく、昇圧動作が可能なので保持時間を確保する必要のある電源に適していること
【０００３】
電流共振型スイッチング電源装置は、２個のスイッチング素子を直列接続したスイッチング回路を有する。２個のスイッチング素子が交互にオン／オフする。スイッチング素子に対してトランスが接続され、トランスの２次側に誘起される交流電圧が整流されて出力電圧とされる。
【０００４】
かかる電流共振型スイッチング電源装置において、電力変換効率を改善する場合、トランスの電力損失を考慮することが必要とされる。トランスに生じる電力損失は、１次側の共振電流と励磁電流、ならびに２次側への伝送電流によって生じるワイヤの銅損と、トランスを励磁することによって生じるトランスコアの鉄損との合計になる。通常、最大負荷時に銅損と鉄損の合計が最小となるようなバランスに最適化設計される。例えば（文献：R.W.Erickson, D. Maksimovic: Fundamentals of power electronics, ed. Kluwer Academic Publishers, (2nd edition)  ISBN 0792372700）を参照。なお、以下の説明において、電力損失を単に「損失」、電力変換効率を単に「効率」と省略する。
【０００５】
共振電流と伝送電流に起因する銅損は、負荷によってその大きさが変化する。一方、励磁電流に起因する銅損と、鉄損の合計は、負荷によらずほぼ一定の値である。したがって、軽負荷になると、励磁電流に起因する銅損と、鉄損の合計の割合が大きくなり、最大負荷時と同一の動作点を設定すると、軽負荷においては、電流共振型スイッチング電源装置の効率は、疑似共振回路などの効率に比べて悪化する。
【０００６】
このような問題を回避するため、特許文献１、特許文献２および特許文献３に示されるように、軽負荷か重負荷かを検出し、軽負荷か重負荷かに応じて、スイッチング用のスイッチング素子のオン期間を制御して、動作点を移動させて効率の低下を防ぐようにしたものが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−４６５６１号公報
【特許文献２】特開２００６−２０４０４４号公報
【特許文献３】特開２００１−３３３５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、スイッチング素子のオン期間を制御して、効率の改善を図る場合には、スイッチング周波数を固定して第１のスイッチング素子と第２のスイッチング素子のデューティを調整するＰＷＭ(Pulse Width Modulation)制御か、第２のスイッチング素子のオン期間を固定して第１のスイッチング素子のオン期間を調整するパルス比変調（Pulse
Ratio Control(PRC)）などが用いられる。
【０００９】
しかしながら、上述したような制御の場合、周波数の固定値、または第２のスイッチング素子のオン期間の固定値に依存して、励磁電流に起因する銅損と、鉄損を低減できる度合が変わってしまう。したがって、トランスの損失を最小にするために、周波数の固定値、または第２のスイッチング素子のオン期間の固定値を細かく調整する必要があり、設計が困難であった。さらに、負荷が変化するとトランスの損失が最小となる条件も変化するため、全負荷範囲でトランスの損失を最小にすることができなかった。
【００１０】
したがって、本開示の目的は、トランスの損失が最小となるようにスイッチング素子のオン期間を制御することができ、また、全負荷範囲においてトランスの損失を最小にするためのスイッチング素子のオン期間を制御することができるスイッチング電源装置、スイッチング電源制御方法、並びに電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
上述した課題を解決するために、本開示は、直流入力が供給されるスイッチング素子と、
スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備え、
デューティ制御回路は、スイッチング周波数が略極大の周波数となるように、スイッチングデューティを制御するスイッチング電源装置である。
さらに、本開示は、デューティ制御回路は、スイッチングデューティの変化に対するスイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるようにするスイッチング電源装置である。
【発明の効果】
【００１２】
本開示によれば、全負荷領域でトランスの損失を最小化することができる。負荷が変動したとしても自動的に損失が最小の、周波数およびデューティに調整が行われるので、全負荷範囲において効率改善効果が期待できる。
【図面の簡単な説明】
【００１３】
【図１】本開示を適用できる電流共振型スイッチング電源装置の接続図である。
【図２】従来のスイッチング電源装置における制御回路のブロック図である。
【図３】従来のスイッチング電源装置におけるスイッチング制御信号の波形を示す波形図である。
【図４】従来のスイッチング電源装置の説明のための波形図である。
【図５】スイッチング電源装置の損失の説明に用いる略線図である。
【図６】従来の効率の改善方法の説明に用いる略線図である。
【図７】本開示の効率の改善方法の説明に用いる略線図である。
【図８】本開示の効率の改善方法の説明に用いる略線図である。
【図９】本開示のスイッチング電源装置における制御回路のブロック図である。
【図１０】本開示のスイッチング電源装置におけるスイッチング制御信号の波形を示す波形図である。
【図１１】本開示のスイッチング電源装置の第１の実施の形態の制御処理の流れを説明するためのフローチャートである。
【図１２】本開示のスイッチング電源装置の第２の実施の形態の制御処理の流れを説明するためのフローチャートである。
【発明を実施するための形態】
【００１４】
以下、実施の形態について説明する。なお、説明は、以下の順序で行う。
＜１．電流共振型スイッチング電源装置＞
＜２．従来のスイッチング電源装置の問題＞
＜３．本開示の第１の実施の形態＞
＜４．本開示の第２の実施の形態＞
＜５．応用例＞
＜６．変形例＞
なお、以下に説明する実施の形態は、好適な具体例であり、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において、特に本開示を限定する旨の記載がない限り、これらの実施の形態に限定されないものとする。
【００１５】
＜１．電流共振型スイッチング電源装置＞
一例として、交流電源（商用電源）を整流した電圧＋Ｂが図１に示す電流共振型スイッチング電源装置の入力端子１ａおよび１ｂに供給される。例えば入力端子１ａおよび１ｂに対して商用電源を整流するＰＦＣ制御のスイッチング電源装置が接続される。電流共振型スイッチング電源装置におけるスイッチング駆動では、２個のスイッチング素子が交互にオン／オフすると共に、両者がオフ期間となるデッドバンドを形成するようにしている。デッドバンドは、２個のスイッチング素子の同時オンを回避するために設けられているものである。
【００１６】
図１の構成は、スイッチング素子として、ＦＥＴ(Field Effect Transistor)３、４を
有する電流共振型コンバータである。ＦＥＴ３、ＦＥＴ４をスイッチング駆動するために、制御回路２が設けられ、制御回路２からのスイッチング制御信号Ｓｇ３、Ｓｇ４によって、ＦＥＴ３および４がそれぞれスイッチングされる。なお、この図３に示す電源装置は、他励式によりスイッチング素子を駆動する構成を採っている。
【００１７】
ＦＥＴ３および４の接続点に対してコンデンサ５およびトランス６の１次コイルＬ１からなる直列共振回路１４が接続される。制御回路２、ＦＥＴ３および４、コンデンサ５、ならびにトランス６が電流共振回路１３を構成している。
【００１８】
トランス６の２次コイルＬ２およびＬ３の接続点が２次側接地電位とされる。整流回路７は、ダイオード８および９と平滑用のコンデンサ１０とから構成され、整流回路７の出力電圧が出力端子１２ａおよび１２ｂに取り出される。例えば＋１２Ｖの直流電圧が出力される。整流回路７は、両波整流回路であって、２次コイルに励起された交番電圧が整流され、コンデンサ１０の両端電圧として、出力直流電圧が生成される。
【００１９】
出力電圧が誤差信号生成回路１１に含まれる抵抗Ｒ１およびＲ２によって分圧され、分圧電圧が電圧アンプ１５に供給され、所定の電圧源１６の電圧と比較される。比較出力に応じてフォトカプラＰＨの発光ダイオード側に電流ＩＤが流れる。フォトカプラＰＨのフォトトランジスタ側には、電流ＩＤに比例するフィードバック電流ＦＢが流れる。フィードバック電流ＦＢが制御回路２に対して供給される。
【００２０】
図２に示すように、従来のスイッチング電源装置における制御回路２は、電流制御発振器２１およびドライブ出力分配回路２２から構成される。電流制御発振器２１の制御入力端子に対してフォトカプラＰＨを介してフィードバック電流ＦＢが供給される。フィードバック電流ＦＢに応じた周波数の信号を電流制御発振器２１が発生する。なお、電流制御発振器２１に代えてフィードバック電圧によって発振周波数が制御される電圧制御発振器を使用しても良い。ドライブ出力分配回路２２によって、ＦＥＴ３およびＦＥＴ４のそれぞれに対するスイッチング制御信号Ｓｇ３、Ｓｇ４が形成される。
【００２１】
スイッチング制御信号Ｓｇ３、Ｓｇ４は、図３に示すように、スイッチング・デューティが約５０％で、位相が相互に約１８０度異なるパルス信号である。スイッチング制御信号Ｓｇ３がハイレベルの期間で、ＦＥＴ３がオンし、そのローレベルの期間でＦＥＴ３がオフする。ＦＥＴ４のオン／オフは、逆位相となる。なお、以下の説明では、スイッチング周波数を単に「周波数」、スイッチング・デューティを単に「デューティ」と称する。
【００２２】
制御回路２は、誤差信号生成回路１１からのフィードバック電流ＦＢの大きさに応じて発振周波数を制御し、整流回路７の出力電圧を一定に制御する。例えば、出力端子１２ａおよび１２ｂに接続された負荷が重かったり、あるい入力端子１ａおよび１ｂを通じて供給される入力電圧が低いと、整流回路７の出力電圧が低下する。この場合には、整流回路７の出力電圧を一定に維持すべく、周波数が低くなるように、誤差信号生成回路１１の出力信号であるフィードバック電流ＦＢを調整する。これにより、２次側へのエネルギー伝送量が増加して出力電圧が上昇する。逆に、出力電圧のレベルが上昇したときには、周波数を高くするように制御して、これにより２次側へのエネルギー伝送量を減少させて、出力電圧を低下させる。
【００２３】
図４Ａは、スイッチング制御信号Ｓｇ３の波形を示す。トランス６の１次側には、トランス６のリーケージインダクタンスとコンデンサ５との共振による共振電流（図６Ｂにおいて斜線領域４１で示す）と、トランス６の励磁インダクタンスに電圧が印加されることによる励磁電流４２が流れ、２次側には共振電流に比例した伝送電流が流れる。図６Ｃにおいて、４３ａがトランス６の２次コイルＬ２に流れる伝送電流であり、４３ｂがトランス６の２次コイルＬ３に流れる伝送電流である。これらの伝送電流４３ａおよび４３ｂが整流回路７によって整流されて出力電圧が形成される。このようにして電流共振型スイッチング電源装置は、絶縁型のＤＣ−ＤＣコンバータとして電力を１次側から２次側に伝送している。
【００２４】
＜２．従来のスイッチング電源装置の問題＞
かかる電流共振型スイッチング電源装置において、電力変換効率を改善する場合、トランス６の電力損失を考慮することが必要とされる。トランス６に生じる電力損失は、１次側の共振電流と励磁電流、ならびに２次側への伝送電流によって生じるワイヤの銅損と、トランスを励磁することによって生じるトランスコアの鉄損との合計になる。
【００２５】
図５Ａは、最大負荷時の印加磁束密度に対する電力損失の変化の一例を示すグラフである。カーブ５１ａが１次側の共振電流と２次側への伝送電流による銅損を示すもので、カーブ５２ａが励磁電流による銅損とトランスコアの鉄損の合計を示すものである。さらに、カーブ５３ａは、二つのカーブ５１ａおよび５２ａを合成した合計損失を示すカーブである。
【００２６】
したがって、カーブ５３ａにおいて動作点Ｐ１で示すように、通常、最大負荷時に銅損と鉄損の合計が最小となるようなバランスに最適化設計される。共振電流と伝送電流に起因する銅損（カーブ５１ａ）は、負荷によってその大きさが変化する。図５Ｂは、軽負荷時の印加磁束密度に対する電力損失の変化の一例を示すグラフである。軽負荷時には、共振電流と伝送電流に起因する銅損は、カーブ５１ｂで示すものとなる。一方、励磁電流に起因する銅損と、鉄損の合計（カーブ５２ａ）は、負荷によらずほぼ一定の値である。
【００２７】
したがって、軽負荷になると、図５Ｂに示すように、励磁電流に起因する銅損と、鉄損の合計の割合が大きくなり、二つのカーブ５１ｂおよび５２ａを合成した合計損失を示すカーブは、５３ｂに示すものとなる。したがって、最大負荷時と同一の動作点Ｐ１を設定すると、軽負荷においては、電流共振型スイッチング電源装置の効率は、フライバック方式の電源装置などの効率に比べて悪化する。
【００２８】
このような問題を回避するため、冒頭に挙げた特許文献では、軽負荷か重負荷かを検出し、軽負荷か重負荷かに応じて、スイッチング用のＦＥＴのオン期間を制御して、効率の低下を防ぐようにしたものが提案されている。
【００２９】
すなわち、軽負荷以外の時には、図６において、動作点Ｐ１が設定され、第１のＦＥＴと第２のＦＥＴのオン期間が等しくなるように制御され、軽負荷時には、第１のＦＥＴのオン期間を短く、第２のＦＥＴのオン期間を長くする。このように、軽負荷時にＦＥＴのオン期間を変えることにより、図６に示すようにトランスに印加される磁束密度を小さくして動作点Ｐ２が設定される。その結果、励磁電流に起因する銅損と、鉄損を低減できる。
【００３０】
しかしながら、上述したような制御の場合、周波数の固定値、または第２のＦＥＴのオン期間の固定値に依存して、励磁電流に起因する銅損と、鉄損を低減できる度合が変わってしまう。したがって、トランスの損失を最小にするために、周波数の固定値、または第２のＦＥＴのオン期間の固定値を細かく調整する必要があり、設計が困難であった。さらに、負荷が変化するとトランスの損失が最小となる条件も変化するため、全負荷範囲でトランスの損失を最小にすることができなかった。
【００３１】
＜３．本開示の第１の実施の形態＞
以下、本開示の第１のの実施の形態について説明する。
第１の実施の形態では、回路構成および回路接続は、図１に示したような従来の電流共振型スイッチング電源装置と同様の構成とされる。但し、従来では、制御回路２がデューティが５０％に固定され、周波数が変調されたスイッチング制御信号を発生していた。本開示では、制御回路２がデューティを５０％以下の可変値として、周波数を変調するようになされる。デューティを５０％以下とすることは、ハイサイド側のＦＥＴ３のオン時間をローサイド側のＦＥＴ４のオン時間より短くすることである。
【００３２】
「デューティの決定方法」
図７は、スイッチング電源装置が動作時のスイッチング制御信号のデューティ(Duty)と周波数Ｆswとの関係を示すグラフである。デューティが小となると、２次側に伝送されるエネルギーが減少するので、周波数が低いものとされ、デューティが大となると、２次側に伝送されるエネルギーが増大するので、周波数が高いものとされて、出力電圧が安定化される。
【００３３】
本開示の第１の実施の形態では、図７のグラフにおいて、常に周波数が極大値をとるように、制御回路２がデューティを追従させる。すなわち、周波数とデューティとの関係を示すグラフにおいて、周波数が極大値となるデューティを見つけるアルゴリズムによってデューティを調整する。デューティを変化させる時間は、出力電圧のフィードバックの帯域から決まる応答時間よりも十分大きな時間とする。すなわち、出力電圧のフィードバックが速いのに対して、デューティの変化が遅くされる。この理由は、異なるデューティに対しては、出力電圧を一定に保つための周波数も異なるので、デューティの変化が速すぎると、出力電圧を安定に保つことができなくなるからである。
【００３４】
「周波数と効率との関係」
上述したように、周波数が極大値となるようなデューティを設定することが効率の向上をもたらす理由を説明する。
図８Ａは、軽負荷の場合の周波数とデューティとの関係を示すグラフであり、図８Ｂは、効率とデューティとの関係を示すグラフである。ここで、デューティを微小に変化させたとき、周波数が大きくなる場合には、トランスの損失は低減する。この理由を下記に示す。
【００３５】
すなわち、トランスの損失のうち大部分を占める鉄損は、印加磁束密度に強い正の相関を有し、トランスの印加磁束密度は周波数に逆比例する。一般的には、フェライトコアの場合、磁束密度の2.6〜2.8乗に比例する。このため、デューティを微小に変化させた結果、周波数が大きくなる場合には、トランスの損失は低減し、スイッチング電源の効率を向上させることができる。ここで、周波数が大きくなると、ＦＥＴ３および４のスイッチング損失が増加する。周波数が１００ｋＨｚ程度であれば、このスイッチング損失の増加分は、上述したトランスの損失の低減分に比べて小さいという条件が成立するので、効率を向上できる。なお、軽負荷以外の場合では、デューティがほぼ５０％の時に効率が最良となる。
【００３６】
「周波数の極大点と、効率の極大点のずれについて」
周波数が極大値となるデューティ（図８Ａ）と、効率が極大値となるデューティ（図８Ｂ）との間には、ずれが生じる場合がある。すなわち、周波数が極大値となるデューティよりも低いデューティの領域に、効率が極大値になるデューティがある。この理由は、以下のような、スイッチング損失の影響による。
【００３７】
一般的に、スイッチング損失は、周波数の増加とともに、増加する。図８Ａにおいて、周波数が極大値となるデューティよりも低いデューティに変化すると、周波数が低下するため、トランスの損失は増加し、一方、スイッチング損失は低減する。この時、トランス損失の増加分よりも、スイッチング損失の低減分の方が大きい場合には、スイッチング電源装置の合計の損失は小さくなる。したがって、周波数が極大値となるデューティと、効率が極大値となるデューティとの間にずれが生じる。
【００３８】
すなわち、ある程度、周波数が高い領域においては、周波数の変化によるスイッチング損失の変化分がトランスの損失の変化分に対して小さいという条件が成り立たなくなるため、周波数が極大値となるデューティと、効率が極大値となるデューティが一致しなくなる。しかしながら、このずれによる損失への影響は極めて小さいので、周波数が極大値をとるように、デューティを見つけるのが実用的である。他の方法として、周波数の極大点と、効率の極大点のずれを考慮して、周波数が極大となるデューティよりも低いデューティを見つけるようにしてもよい。
【００３９】
「制御回路の一例」
図９は、本開示の第１の実施の形態における制御回路２００のブロック図を示す。従来の制御回路２と区別するために、制御回路２００と称する。制御回路２００は、電流制御発振器２１、パルス幅変調回路２３、ドライブ出力分配回路２２、周波数検出回路２４および最大周波数追従ロジック回路２５から構成される。電流制御発振器２１の制御入力端子に対してフォトカプラＰＨを介してフィードバック電流ＦＢが供給される。フィードバック電流ＦＢに応じた周波数の周波数信号２６を電流制御発振器２１が発生する。ドライブ出力分配回路２２によって、ＦＥＴ３およびＦＥＴ４のそれぞれに対するスイッチング制御信号Ｓｇ３、Ｓｇ４が形成される。
【００４０】
電流制御発振器２１からの周波数信号２６がパルス幅変調回路２３および周波数検出回路２４に供給される。周波数検出回路２４は、周波数を測定しその情報を最大周波数追従ロジック回路２５に供給する。最大周波数追従ロジック回路２５は、信号処理の結果、デューティ信号２７をパルス幅変調回路２３に供給する。
【００４１】
パルス幅変調回路２３は、電流制御発振器２１からの周波数信号２６とデューティ信号２７とに基づいて、変調された矩形波をドライブ出力分配回路２２に供給する。ドライブ出力分配回路２２は、あるデューティを持ち、位相が相互に反転した異なる２つの矩形波の交流信号、すなわちスイッチング制御信号Ｓｇ３、Ｓｇ４を発生し、ＦＥＴ３、４のそれぞれのゲートに供給する。
【００４２】
スイッチング制御信号Ｓｇ３は、図１０に示すように、スイッチング・デューティが５０％より小のパルス信号である。他方のスイッチング制御信号Ｓｇ４は、スイッチング制御信号Ｓｇ３を反転したパルス信号である。スイッチング制御信号Ｓｇ３がハイレベルの期間で、ＦＥＴ３がオンし、そのローレベルの期間でＦＥＴ３がオフする。ＦＥＴ４のオン／オフは、ＦＥＴ３と反対となる。
【００４３】
制御回路２００は、出力電圧を一定に保つために周波数を制御するためのフィードバック電流ＦＢを制御信号として受け取る。電流制御発振器２１は与えられたフィードバック電流ＦＢに応じて周波数を調整し、出力信号として周波数信号２６をパルス幅変調回路２３および周波数検出回路２４に供給する。周波数検出回路２４は、周波数を測定しその情報を最大周波数追従ロジック回路２５に供給する。最大周波数追従ロジック回路２５は、信号処理の結果、デューティ信号２７をパルス幅変調回路２３に供給する。
【００４４】
パルス幅変調回路２３は、周波数信号２６とデューティ信号２７に基づいて、変調された矩形波をドライブ出力分配回路２２に供給する。ドライブ出力分配回路２２は図１０に示したような、あるデューティを持つ、位相が相互に反転した異なる２つの矩形波の交流信号、すなわちスイッチング制御信号Ｓｇ３、Ｓｇ４を発生し、ＦＥＴ３、４のゲートにそれぞれ供給する。
【００４５】
「最大周波数追従ロジック回路の処理」
最大周波数追従ロジック回路２５は、全負荷の範囲で常に周波数が極大値となるデューティを探し、パルス信号のデューティが探されたデューティとされる。したがって、負荷の程度を検出することが不要である。最大周波数追従ロジック回路２５の動作を図１１のフローチャートを参照して説明する。なお、このフローチャートに示すような制御処理は、マイクロコントローラやＦＰＧＡ等のデジタル信号処理によって実現可能である。
【００４６】
ステップＳ１：スイッチング動作を開始する瞬間のデューティは、従来と同様に５０％に設定される。
ステップＳ２：その状態で、デューティを変化させる直前の周波数を測定する。
ステップＳ３：変数であるＦｓｗ１に測定された周波数値を代入する。
【００４７】
ステップＳ４：次にデューティを、あらかじめ設定された変化量だけ小さくする。変化量をＤＬＳＢと表記する。
ステップＳ５：その後、デューティを変化させた後の周波数を測定する。
ステップＳ６：変数であるＦｓｗ２に測定された周波数値を代入する。
【００４８】
ステップＳ７：Ｆｓｗ２がＦｓｗ１以上であるか否かを判定する。
ステップＳ８：ステップＳ７の判定結果が肯定の場合は、デューティを小さくしたことによって周波数が高くなったか、または変化しなかったということであり、この場合にはＦｓｗ１にＦｓｗ２を代入する。そして、制御処理が上述したステップＳ４に進む。
【００４９】
（ステップＳ４→ステップＳ５→ステップＳ６→ステップＳ７→ステップＳ８→ステップＳ４）のループにより、周波数が低くならない限り、デューティを小さくしていく制御がなされる。
【００５０】
ステップＳ９：ステップＳ７の判定結果が否定の場合は、デューティを小さくしたことによって周波数が低くなったということであり、この場合にはＦｓｗ１にＦｓｗ２を代入してステップＳ１０に制御処理が進む。
ステップＳ１０：デューティを、あらかじめ設定された変化量ＤＬＳＢだけ大きくする。
ステップＳ１１：ここで、デューディの設定値が５０％であるか否かを判断する。ステップＳ１１の判定結果が肯定の場合は、デューティが５０％以上にならないように、ステップＳ４に制御処理が進む。
【００５１】
ステップＳ１２：ステップＳ１１の判定結果が否定の場合は、デューティを変化させた後の周波数を測定しする。
ステップＳ１３：測定された周波数をＦｓｗ２に代入する。
ステップＳ１４：Ｆｓｗ２がＦｓｗ１より大きいか否かが判定される。
【００５２】
ステップＳ１４の判定結果が肯定の場合は、デューティを大きくしたことによって周波数が高くなったということであり、この場合には、ステップＳ９に制御処理が戻り、Ｆｓｗ１にＦｓｗ２を代入し、さらに、制御処理がステップＳ１０に進む。
（ステップＳ１０→ステップＳ１１→ステップＳ１２→ステップＳ１３→ステップＳ１４→ステップＳ９→ステップＳ１０）のループにより、周波数が高くなる限り、デューティを大きくしていく動作となる。
ステップＳ１４の判定結果が否定の場合は、デューティを大きくしたことによって周波数が低くなった、または変化しなかったということであり、この場合にはＦｓｗ１にＦｓｗ２を代入し（ステップＳ８）に制御処理が戻り、さらに、制御処理がステップＳ４に進む。
上述した制御処理によって、最大周波数追従ロジック回路２５は、常に周波数が極大値となるデューティを見つけることができる。
【００５３】
第１の実施の形態によれば、下記のような作用効果が生じる。
１．トランスのトータル損失が最小となるようにスイッチング素子のオン期間を制御できる。すなわち、周波数や第２のトランジスタのオン期間などを固定する必要がない。本開示により周波数とオン期間の比（デューティ）の両方が自動的に調整される。
２．全負荷領域でトランスの損失を最小化することができる。負荷が変動したとしても自動的に損失が最小の、周波数およびデューティに調整が行われるので、全負荷範囲において効率改善効果が期待できる。
３．従来の構成を変えることなく、制御の変更のみで対応することができる。
４．自動的に効率のよい条件を探すので、通常負荷モードと軽負荷モードの切替えが不要である。従来は、負荷をモニタしてモードの切り替えを行う必要があったが、本開示は不要である。したがって、従来必要であった負荷モニタ回路、切替え回路などが不要になる。
５．軽負荷モード専用の固定値の設定が不要である。従来は軽負荷モードにおいて、周波数の固定値、または第２のトランジスタのオン期間の固定値を設定する回路が必要であったが、それが不要になる。
６．マイクロコントローラやＦＰＧＡなどによるデジタル制御に適した構成である。最大周波数追従ロジックは、デジタル制御で実現することが容易な構成であり、コストアップなしで本開示を実現するための構成を実現することができる。
【００５４】
＜４．本開示の第２の実施の形態＞
上述した第１の実施の形態は、周波数が高くなる限り、デューティを大きくすることによって、周波数が極大となるデューティを設定するものである。第２の実施の形態は、周波数をモニタしながらデューティを変化させる点では、第１の実施の形態と同様である。第２の実施の形態では、周波数の傾きが正になるような領域でデューティで動作させるように制御するものである。制御回路の構成は、第１の実施の形態における制御回路２００と同様であるが、最大周波数追従ロジック回路２５による制御処理が相違している。
第２の実施の形態の最大周波数追従ロジック回路の制御処理を図１２のフローチャートを参照して説明する。
【００５５】
ステップＳ２１：スイッチング動作を開始する瞬間のデューティは、従来と同様に５０％に設定される。
ステップＳ２２：その状態で、デューティを変化させる直前の周波数を測定する。
ステップＳ２３：変数であるＦｓｗ１に測定された周波数値を代入する。
【００５６】
ステップＳ２４：次にデューティを、あらかじめ設定された変化量だけ小さくする。変化量をＤＬＳＢと表記する。
ステップＳ２５：その後、デューティを変化させた後の周波数を測定する。
ステップＳ２６：変数であるＦｓｗ２に測定された周波数値を代入する。
【００５７】
ステップＳ２７：Ｆｓｗ２がＦｓｗ１以上であるか否かを判定する。
ステップＳ２８：ステップＳ２７の判定結果が肯定の場合は、デューティを小さくしたことによって周波数が高くなったか、または変化しなかったということであり、この場合にはＦｓｗ１にＦｓｗ２を代入する。そして、制御処理が上述したステップＳ２４に進む。
【００５８】
（ステップＳ２４→ステップＳ２５→ステップＳ２６→ステップＳ２７→ステップＳ２８→ステップＳ２４）のループにより、周波数が低くならない限り、デューティを小さくしていく制御がなされる。ここまでの制御処理は、第１の実施の形態と同様である。
【００５９】
ステップＳ２９：ステップＳ２７の判定結果が否定の場合は、デューティを小さくしたことによって周波数が低くなったということであり、この場合には、ステップＳ２９に制御処理が進む。デューティを、あらかじめ設定された変化量ＤＬＳＢのＮ倍だけ小さくする。ここで、Ｎは、あらかじめ設定される数値であり、周波数が最大となるデューティから低くする量を決めるパラメータである。
【００６０】
ステップＳ３０：デューティを変化させた後の周波数を測定する。
ステップＳ３１：その後、変数であるＦｓｗ１に測定された周波数値を代入する。
ステップＳ３２：一定時間経過するのを待つ。
ステップＳ３３：周波数測定を再度行う。
ステップＳ３４：変数であるＦｓｗ２に測定された周波数値を代入する。
【００６１】
ステップＳ３５：Ｆｓｗ２がＦｓｗ１からあらかじめ設定された周波数幅である±ΔＦｓｗ以上変化しているか否かを判定する。
ステップＳ３６：ステップＳ３５の判定結果の否定は、一定時間経過する期間で周波数がほぼ変化していないことを意味する。この場合には、Ｆｓｗ１にＦｓｗ２を代入してステップＳ３２に進む。
【００６２】
（ステップＳ３２→ステップＳ３３→ステップＳ３４→ステップＳ３５→ステップＳ３６→ステップＳ３２）のループにより、周波数が変化しない限り、デューティを変化させない制御がなされる。
【００６３】
ステップＳ３７：ステップＳ３５の判定結果の肯定は、一定時間経過する前から周波数が変化したことを意味する。周波数が変化したということは、負荷条件などの動作状態が変化したことを意味する。この場合では、新たに最適なデューティを探す必要がある。そのため、Ｆｓｗ１にＦｓｗ２を代入してステップＳ３８に進む。
ステップＳ３８：デューティがあらかじめ設定される変化量ＤＬＳＢ大きくされる。
【００６４】
ステップＳ３９：デューティの設定値が５０％か否かが判定される。ステップＳ３９の判定結果が肯定の場合は、デューティが５０％以上にならないように、ステップＳ２４に制御処理が進む。
【００６５】
ステップＳ４０：ステップＳ３９の判定結果が否定の場合は、デューティを変化させた後の周波数を測定する。
ステップＳ４１：変数であるＦｓｗ２に測定結果の周波数を代入する。
ステップＳ４２：Ｆｓｗ２がＦｓｗ１より高いかどうかが判定される。ステップＳ４２の判定結果が肯定の場合は、デューティを大きくしたことによって、周波数が高くなったことを意味する。この場合は、制御処理がステップＳ３７に進み、Ｆｓｗ１にＦｓｗ２を代入し、ステップＳ３８に進む。
【００６６】
（ステップＳ３８→ステップＳ３９→ステップＳ４０→ステップＳ４１→ステップＳ４２→ステップＳ３７→ステップＳ３８）のループにより、周波数が高くなる限り、デューティを大きくしていく制御がなされる。
ステップＳ４２の判定結果が否定の場合は、デューティを大きくしたことによって、周波数が低くなったか、または周波数が変化しなかったことを意味する。この場合では、ステップＳ２８に制御処理が進み、Ｆｓｗ１にＦｓｗ２を代入し、さらに、制御処理がステップＳ２４に進む。
【００６７】
上述した本開示の第２の実施の形態は、デューティの変化に対する周波数の変化の傾きが正になるような領域を見つけることができ、上述した第１の実施の形態と同様の作用効果を奏するものである。
【００６８】
＜５．応用例＞
上述した本開示は、ＡＣアダプタ、テレビジョン受像機、ビデオゲーム装置等の電子機器のスイッチング電源装置等に適用することができる。
【００６９】
＜６．変形例＞
以上、本開示の実施の形態について具体的に説明したが、上述の各実施の形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施の形態において挙げた構成、方法、工程、形状、材料および数値などはあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料および数値などを用いても良い。
【００７０】
上述した第１の実施の形態では、周波数の極大値を探すように制御しているが、例えば極大値付近（極大値±１０％）の周波数を探すようにしても良い。
【００７１】
なお、本開示は、以下のような構成も取ることができる。
（１）
直流入力が供給されるスイッチング素子と、
前記スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
前記スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
前記周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備え、
前記デューティ制御回路は、前記スイッチング周波数が略極大の周波数となるように、前記スイッチングデューティを制御するスイッチング電源装置。
（２）
前記デューティ制御回路は、前記スイッチングデューティの変化に対する前記スイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるようにする（１）に記載のスイッチング電源装置。
（３）
前記スイッチング素子は、直列接続され、前記スイッチング周波数で交互にオンされる第１のスイッチング素子および第２のスイッチング素子からなり、
前記第１および第２のスイッチング素子の出力電流が供給されるトランスが設けられ、
前記トランスの１次側に共振回路が接続され、前記トランスの２次側に整流回路が接続され、
前記スイッチング信号の周波数がフィードバック信号によって制御されることによって出力電圧が安定化される（１）および（２）の何れかに記載のスイッチング電源装置。
（４）
前記フィードバック信号の帯域から定まる応答時間に比して、前記スイッチングデューティを変化させる時間が長いものに設定される（１）乃至（３）の何れかに記載のスイッチング電源装置。
（５）
前記デューティ制御回路が常にデューティ制御動作を行う（１）乃至（４）の何れかに記載のスイッチング電源装置。
（６）
直流入力が供給されるスイッチング素子と、
前記スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
前記スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
前記周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備えるスイッチング電源装置の制御方法であって、
前記デューティ制御回路は、前記スイッチング周波数が略極大の周波数となるように、前記スイッチングデューティを制御するスイッチング電源制御方法。
（７）
前記デューティ制御回路は、前記スイッチングデューティの変化に対する前記スイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるようにする（６）に記載のスイッチング電源制御方法。
（８）
スイッチング電源装置を備える電子機器であって、
前記スイッチング電源装置は、
直流入力が供給されるスイッチング素子と、
前記スイッチング素子のスイッチング周波数を制御する周波数制御回路と、
前記スイッチング素子のスイッチング周波数を検出する周波数検出回路と、
前記周波数検出回路によって検出される周波数を基にスイッチングデューティを制御するデューティ制御回路とを備え、
前記デューティ制御回路は、前記スイッチング周波数が略極大の周波数となるように、前記スイッチングデューティを制御する電子機器。
（９）
前記デューティ制御回路は、前記スイッチングデューティの変化に対する前記スイッチング周波数の変化の傾きが正になるような領域のスイッチングデューティで動作させるものである（８）に記載の電子機器。
【符号の説明】
【００７２】
１ａ，１ｂ・・・入力端子
２，２００・・・制御回路
３，４・・・ＦＥＴ
６・・・トランス
７・・・整流回路
１１・・・誤差信号生成回路
ＦＢ・・・フィードバック電流
【図１】
2014233137.tif 000003
【図２】
2014233137.tif 000004
【図３】
2014233137.tif 000005
【図４】
2014233137.tif 000006
【図５】
2014233137.tif 000007
【図６】
2014233137.tif 000008
【図７】
2014233137.tif 000009
【図８】
2014233137.tif 000010
【図９】
2014233137.tif 000011
【図１０】
2014233137.tif 000012
【図１１】
2014233137.tif 000013
【図１２】
2014233137.tif 000014