(57)【要約】【課題】蓄電セルの電圧ばらつきを解消しつつ充電することが可能であって、且つ、少なくとも蓄電セル電圧の均等化を担う回路部については電流容量を大きく設計する必要がない充電器を提供すること、及び、そのような充電器において放電機能を更に備えた充放電器を提供することを課題とする。【解決手段】コンバータと、入力回路と、多段倍電圧整流回路とからなる充電器、充放電器を提供する。コンバータ内の矩形波状の電圧が印加される素子を、入力回路を介して多段倍電圧整流回路に接続することで電圧均等化機能を実現し、コンバータの出力部を多段倍電圧整流回路に接続することで充放電機能を実現する。【選択図】図１７
2014233128.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された第１から第ｎ（ｎは２以上の整数）のキャパシタの各々に対して、２つの直列接続されたダイオードを並列に接続し、更に、該２つの直列接続されたダイオードの各々における中間点に中間キャパシタを接続してなる、多段倍電圧整流回路と、
動作時において矩形波状の電圧が印加される素子を備えた、コンバータと、
前記素子から電圧の入力を受けて、前記多段倍電圧整流回路に対して電圧を出力する、入力回路と
を備え、
前記コンバータの出力部に前記直列接続された第１から第ｎのキャパシタを接続することにより、該コンバータの出力電圧によって該第１から第ｎのキャパシタを充電するとともに、前記素子から前記入力回路を介して前記多段倍電圧整流回路に電圧を入力することにより、該第１から第ｎのキャパシタを均等に充電するよう構成された
ことを特徴とする、充電器。
【請求項２】
前記入力回路が、前記素子に接続された第１のコイルと、該第１のコイルと磁気的に結合されて前記多段倍電圧整流回路に接続された第２のコイルとを備えたことを特徴とする、請求項１に記載の充電器。
【請求項３】
前記第１のコイルに、直列接続されたインダクタとキャパシタとを含む直列共振回路が接続されていることを特徴とする、請求項２に記載の充電器。
【請求項４】
請求項１乃至３のいずれか一項に記載の充電器において前記コンバータとして双方向コンバータを用いることにより構成される、充放電器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個の蓄電セル（二次電池や電気二重層キャパシタ等）の直列接続により構成される蓄電モジュールにおいて、各蓄電セルの電圧を均等化しつつ充放電を行う充放電器に関する。
【背景技術】
【０００２】
二次電池や電気二重層キャパシタ等の蓄電セルは、用途に応じた所望の電圧を得るために複数個のセルを直列に接続することによりモジュールを構成して使用される。上述の蓄電モジュールにおいては繰り返し充放電を行ううちに、各セルの容量、内部抵抗、環境温度、自己放電等のばらつきに起因したセル電圧のばらつきが発生する。ばらつきが発生した蓄電モジュールにおいては、劣化の加速的進行および利用可能エネルギーの低下等といった問題が発生する。よって複数個の蓄電セルを直列に接続して使用する場合は各セルの電圧ばらつきを解消させるための均等化回路が必要となる。
【０００３】
これまでに各種の均等化回路が用いられてきているが、多くの方式では多数のスイッチが必要になるため回路構成が複雑化するという課題を有していた。それに対して、一石ならびに二石（すなわちスイッチが一つ、ならびに二つ）で動作可能な均等化回路が提案されている（図１、図２。特許文献１、及び、本発明と同一の出願人による先の特許出願である特願２０１２−４６５６９を参照）。これらの方式では必要となるスイッチの数を大幅に削減可能なため、回路構成を大幅に簡素化できるといった長所を有している。しかし、これらの方式は電圧均等化に特化した「均等化回路」であるため、蓄電セルを充放電するための充放電器が別途必要となる。すなわち蓄電システムとしては「均等化回路」以外にも「充放電器」が必要であるため、蓄電システムにはまだ簡素化の余地がある。
【０００４】
これに関し、一石（すなわちスイッチ一つ）で動作可能な均等化機能を有する充電器が提案されている（図３。特許文献２）。この方式は充電器と均等化回路を一体化した方式であるため、直列接続された蓄電セルの電圧ばらつきを解消しつつ充電が行える。充電器と均等化回路を別々に設ける必要がないため蓄電システムとしての簡素化が可能である。しかし、この方式は直列接続された蓄電セルに対して個別に充電電力を供給する方式であり、回路を構成する全てのコンポーネントの電流容量を比較的大きく設計する必要があるため回路が大型化・高コスト化する傾向にある。また、放電器としての機能は有していないため、放電器は別途必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１８６８８１号公報
【特許文献２】特開２０１１−１９９９４９号公報
【特許文献３】特開２０１１−４５１６２号公報
【非特許文献】
【０００６】
【非特許文献１】M. Uno and A. Kukita, " Cell Voltage Equalizer Using Series Resonant Inverter and Voltage Multiplier for Series-Connected Supercapacitors", IEEE Energy Conversion Congress and Exposition, 2012, pp. 672-677.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明はこのような背景の下でなされたものである。本発明は、蓄電セルの電圧ばらつきを解消しつつ充電することが可能であって、且つ、少なくとも蓄電セル電圧の均等化を担う回路部については電流容量を大きく設計する必要がない充電器を提供すること、及び、そのような充電器において放電機能を更に備えた充放電器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、直列接続された第１から第ｎ（ｎは２以上の整数）のキャパシタの各々に対して、２つの直列接続されたダイオードを並列に接続し、更に、２つの直列接続されたダイオードの各々における中間点に中間キャパシタを接続してなる、多段倍電圧整流回路と、動作時において矩形波状の電圧が印加される素子を備えた、コンバータと、素子から電圧の入力を受けて、多段倍電圧整流回路に対して電圧を出力する入力回路とを備え、コンバータの出力部に直列接続された第１から第ｎのキャパシタを接続することにより、コンバータの出力電圧によって第１から第ｎのキャパシタを充電するとともに、素子から入力回路を介して多段倍電圧整流回路に電圧を入力することにより、第１から第ｎのキャパシタを均等に充電するよう構成されたことを特徴とする充電器を提供する。
【０００９】
上記充電器の充電動作においては、コンバータ内の素子に印加される矩形波状の電圧を利用して直列キャパシタ鎖の電圧を均等化しつつ、コンバータの出力電圧によって当該直列キャパシタ鎖に充電を行う。後述の実施例において示すとおり、直列キャパシタ鎖に蓄電セル又は蓄電セル群を接続して、これらを充電することが可能である。
【００１０】
入力回路としては、上記素子に接続された第１のコイルと、第１のコイルと磁気的に結合されて多段倍電圧整流回路に接続された第２のコイルとを備えた回路を用いることが好ましい。このようにトランスを用いて入力回路を構成すれば、第１のコイル側と第２のコイル側の電流比を調整できるため、設計の自由度が増す。この場合、特に、直列接続されたインダクタとキャパシタとを含む直列共振回路を第１のコイルに接続することが好ましい。後述の実施例において示すとおり、直列共振回路を用いることにより、入力回路を介して多段倍電圧整流回路に流れ込む電流の大きさを制御することが可能となる。
【００１１】
また、本発明の充電器において用いられるコンバータは、双方向コンバータであってもよい。双方向コンバータを用いることにより上記第１から第ｎのキャパシタの充放電が可能となるため、本発明の充電器は充放電器として動作できる。
【発明の効果】
【００１２】
本発明の均等化機能付充放電器によれば、従来のコンバータを用いた充放電器におけるスイッチングノードに多段倍電圧整流回路を接続することで、均等化機能を新たに付加することが可能となる。典型的実施例において、蓄電セルに対する充放電は主にコンバータにより行われ、多段倍電圧整流回路は蓄電セル間の電圧ばらつきを解消する微小な電力のみを供給する。よって、充放電回路部（コンバータ）と均等化回路部（多段倍電圧整流回路）をそれぞれ別々に適切に設計することが可能となるため、従来方式と比較して回路の小型化・低コスト化が可能となる。
【図面の簡単な説明】
【００１３】
【図１】特許文献１に記載されている、従来の一石式均等化回路の回路図である。
【図２】特願２０１２−０４６５６９により提案されている、従来の二石式均等化回路の回路図である。
【図３】特許文献２に記載されている、従来の一石式均等化充電器の回路図である。
【図４ａ】本発明の充電器、充放電器において用いることができる、降圧型コンバータの回路図である。
【図４ｂ】本発明の充電器、充放電器において用いることができる、昇圧型コンバータの回路図である。
【図４ｃ】本発明の充電器、充放電器において用いることができる、昇降圧コンバータの回路図である。
【図４ｄ】本発明の充電器、充放電器において用いることができる、ＳＥＰＩＣコンバータの回路図である。
【図４ｅ】本発明の充電器、充放電器において用いることができる、Ｚｅｔａコンバータの回路図である。
【図４ｆ】本発明の充電器、充放電器において用いることができる、Ｃｕｋコンバータの回路図である。
【図５】ＳＥＰＩＣコンバータの動作波形を示すグラフである。
【図６ａ】ＳＥＰＩＣコンバータの動作時における、スイッチＱがオンの時の電流経路を示す図である。
【図６ｂ】ＳＥＰＩＣコンバータの動作時における、スイッチＱがオフの時の電流経路を示す図である。
【図７】多段倍電圧整流回路、及び入力回路の一例を示す回路図である。
【図８】図７に示す多段倍電圧整流回路、及び入力回路の動作波形を示すグラフである。
【図９ａ】図７に示す多段倍電圧整流回路、及び入力回路の動作時における、モード１の電流経路を示す図である。
【図９ｂ】図７に示す多段倍電圧整流回路、及び入力回路の動作時における、モード２の電流経路を示す図である。
【図１０】図７に示す多段倍電圧整流回路の等価回路の回路図である。
【図１１】本発明の第１の実施形態である、ＳＥＰＩＣコンバータ、入力回路、及び多段倍電圧整流回路を用いた均等化機能付充電器に、直列接続された蓄電セルＢ１〜Ｂ４を接続したシステムの回路図である。
【図１２】多段倍電圧整流回路と入力回路との接続点を、図７の構成から変更したときの回路図である。
【図１３ａ】図１２に示す多段倍電圧整流回路、及び入力回路の動作時における、モード１の電流経路を示す図である。
【図１３ｂ】図１２に示す多段倍電圧整流回路、及び入力回路の動作時における、モード２の電流経路を示す図である。
【図１４】多段倍電圧整流回路、及び入力回路の別の一例を示す回路図である。入力回路として、直列共振回路が用いられている。
【図１５】図１４に示す多段倍電圧整流回路、及び入力回路の、ＤＣＭ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ  Ｃｏｎｄｕｃｔｉｏｎ  Ｍｏｄｅ）での動作波形を示すグラフである。
【図１６ａ】図１４に示す多段倍電圧整流回路、及び入力回路の動作時における、モード１，モード５の電流経路を示す図である。
【図１６ｂ】図１４に示す多段倍電圧整流回路、及び入力回路の動作時における、モード２，モード４の電流経路を示す図である。
【図１７】本発明の第２の実施形態である、ＳＥＰＩＣコンバータ、入力回路（直列共振回路）、及び多段倍電圧整流回路を用いた均等化機能付充電器に、直列接続された蓄電セルＢ１〜Ｂ４を接続したシステムの回路図である。
【図１８】本発明の均等化機能付充電器（ＳＥＰＩＣコンバータ、直列共振回路、及び多段倍電圧整流回路を用いた均等化機能付充電器）を用いた実験結果を示すグラフである。
【図１９】本発明の充電器、充放電器において用いることができる、双方向ＳＥＰＩＣコンバータの回路図である。
【図２０】双方向ＳＥＰＩＣコンバータの、充電時の動作波形を示すグラフである。
【図２１ａ】双方向ＳＥＰＩＣコンバータの充電動作時における、スイッチＱａがオン、スイッチＱｂがオフの時の電流経路を示す図である。
【図２１ｂ】双方向ＳＥＰＩＣコンバータの充電動作時における、スイッチＱａがオフ、スイッチＱｂがオンの時の電流経路を示す図である。
【図２２】双方向ＳＥＰＩＣコンバータの、放電時の動作波形を示すグラフである。
【図２３ａ】双方向ＳＥＰＩＣコンバータの放電動作時における、スイッチＱａがオフ、スイッチＱｂがオンの時の電流経路を示す図である。
【図２３ｂ】双方向ＳＥＰＩＣコンバータの放電動作時における、スイッチＱａがオン、スイッチＱｂがオフの時の電流経路を示す図である。
【図２４】本発明の第３の実施形態である、双方向ＳＥＰＩＣコンバータ、入力回路（直列共振回路）、及び多段倍電圧整流回路を用いた均等化機能付充電器に、直列接続された蓄電セルＢ１〜Ｂ４を接続したシステムの回路図である。
【図２５】コイルを用いずにコンバータと多段倍電圧整流回路とを接続する場合の構成を示す回路図である。
【図２６ａ】図２５に示す多段倍電圧整流回路、及び入力回路の動作時における、モード１の電流経路を示す図である。
【図２６ｂ】図２５に示す多段倍電圧整流回路、及び入力回路の動作時における、モード２の電流経路を示す図である。
【発明を実施するための形態】
【００１４】
これより図面を用いて、本発明に係る充電器、及び充放電器を説明する。但し、本発明に係る充電器、充放電器の構成は、各図面にて示される特定の具体的構成へと限定されるわけではなく、本発明の範囲内で適宜変更可能である。例えば、以下において各キャパシタは主に単独の蓄電素子であるとして、また蓄電セルは二次電池、電気二重層キャパシタ等であるとして説明するが、これらは充放電可能な任意の素子、複数の素子からなるモジュール、あるいはそれらモジュールを用いて構成される任意の装置であってもよい。その他、以下の実施例における多段倍電圧整流回路は４段倍電圧整流回路として示されているが、本発明における多段倍電圧整流回路の段数、すなわち直列接続されるキャパシタの数ｎは２以上の任意の整数であってよい。
【００１５】
電圧均等化機能を有する本発明の充電器、及び充放電器は、コンバータ（充電回路）、入力回路、及び多段倍電圧整流回路の３つの機能部を備えている。コンバータとして用いることが可能な代表例として、図４ａ〜図４ｆは、降圧型コンバータ、昇圧型コンバータ、反転型昇降圧コンバータ、ＳＥＰＩＣコンバータ、Ｚｅｔａコンバータ、Ｃｕｋコンバータをそれぞれ示している。これらコンバータの出力電圧によって、多段倍電圧整流回路に含まれる各キャパシタを充電することができる。
【００１６】
図４ａ〜図４ｆ中では、コンバータ内のスイッチングノードにおいて発生する矩形波状の電圧も、併せて図示されている。これらスイッチングノードで発生する矩形波状の電圧を、入力回路を介して多段倍電圧整流回路に入力することにより、多段倍電圧整流回路に含まれる各キャパシタの電圧を均等化することが可能となる。
【００１７】
図４ｄのＳＥＰＩＣコンバータ、図４ｅのＺｅｔａコンバータ、図４ｆのＣｕｋコンバータではスイッチングノードがそれぞれ２つ存在するが、いずれのノードを用いてもよい。また、ここでは非絶縁型のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コンバータについて例を示したが、その他の非絶縁型コンバータやの絶縁型コンバータ（ハーフブリッジやフルブリッジ等）、共振形コンバータ等を用いることも可能である。ここで示したコンバータはいずれもダイオードを用いた単方向コンバータであるため、充電器のみ（もしくは放電器のみ）に用いることができる。ダイオードをスイッチに置き換えて、これらコンバータを双方向コンバータとして用いることで、後述のとおり本発明の充放電器を構成することができる。
【００１８】
例として、図４ａ〜図４ｆのコンバータのうち、図４ｄのＳＥＰＩＣコンバータの動作時における動作波形ならびに電流経路を、図５及び図６ａ，図６ｂにそれぞれ示す。図５のグラフにおいて、ＶQはスイッチＱに印加される電圧（図６ａ中でスイッチＱを流れている電流の向きに電流を流そうとする極性を正とする。）を表わし、ＶL2はインダクタＬ２に印加される電圧（図６ａ中でインダクタＬ２を流れている電流の向きに電流を流そうとする極性を負とする。）を表わし、ｉLは、インダクタＬ１を流れる電流（図５のグラフ中、Ｌ１）とインダクタＬ２を流れる電流（図５のグラフ中、Ｌ２）とを表わし、ｉDoはダイオードＤｏを順方向に流れる電流を表わす。
【００１９】
スイッチＱがオンとなる期間では、キャパシタＣｉｎ，ＣｅｔからインダクタＬ１，Ｌ２にそれぞれ電圧が印加されることにより、インダクタＬ１，Ｌ２を流れる電流は直線的に増加する。このときスイッチＱに印加されている電圧はゼロである（オン抵抗を無視した。）。スイッチＱがオフとなる期間では、インダクタＬ１，Ｌ２を流れる電流はともにダイオードＤｏを介して負荷側へ流れる。インダクタＬ１の誘導起電力がスイッチＱに印加されるが、スイッチＱはオフであるため電流は流れない。またインダクタＬ２に対しては、キャパシタＣｏｕｔから電圧が印加される（スイッチＱのオン期間にキャパシタＣｅｔから印加されていた電圧とは逆の極性。）。このように、スイッチング動作に伴い、スイッチＱの電圧ＶQならびにインダクタＬ２の電圧ＶL2はともに矩形波状電圧となる。
【００２０】
図７に、多段倍電圧整流回路、及び入力回路の一例が示されている。多段倍電圧整流回路は、直列接続されたキャパシタＣｏｕｔ１〜Ｃｏｕｔ４の各々に対して、２つの直列接続されたダイオードＤ１，Ｄ２と、Ｄ３，Ｄ４と、Ｄ５，Ｄ６と、Ｄ７，Ｄ８と、をそれぞれ並列に接続し、更に、２つの直列接続されたダイオードの各々における中間点に中間キャパシタＣ１〜Ｃ４をそれぞれ接続してなる。
【００２１】
多段倍電圧整流回路に対しては、コンバータ内の素子から出力される電圧を多段倍電圧整流回路に入力するための入力回路が接続されている。図７の例において、入力回路は、コンバータ内の素子側に接続された第１のコイルと、任意のコアを介する等して第１のコイルと磁気的に結合され、更に多段倍電圧整流回路に接続された第２のコイルとを備えている。なお、第１のコイルに接続されているキャパシタＣｂｌｏｃｋは、コンバータ内の素子から流れてくる電流の直流成分を遮断するためのブロッキングコンデンサである。また、第１のコイルと第２のコイルの巻数比をＮ：１とする。
【００２２】
入力回路の端子Ａ−Ｂ間には、上述のコンバータの素子（スイッチングノード）で生成された矩形波状電圧が入力される。このとき、入力される矩形波状電圧の変化に応じてキャパシタＣｏｕｔ１〜Ｃｏｕｔ４に充放電電流が流れ、多段倍電圧整流回路内の奇数番号のダイオードＤ１，Ｄ３，Ｄ５，Ｄ７と偶数番号のダイオードＤ２，Ｄ４，Ｄ６，Ｄ８が交互に導通する。
【００２３】
具体的には、図８中、ＶSNのグラフに示される矩形波状電圧（例えば、図５のＶQ）が入力回路へと入力され、トランスによる変圧やブロッキングコンデンサＣｂｌｏｃｋの直流成分除去作用を受けて多段倍電圧整流回路へと入力されるとき、モード１（図８中、ＶSNのグラフ参照）においては図９ａに示すとおりの経路を電流が流れて、モード２（図８中、ＶSNのグラフ参照）においては図９ｂに示すとおりの経路を電流が流れる。
【００２４】
ここで、キャパシタＣｏｕｔ１〜Ｃｏｕｔ４の容量が中間キャパシタＣ１〜Ｃ４の容量と比較して十分大きいとすれば、入力電圧ＶSNの動作周波数が十分高い場合、キャパシタＣｏｕｔ１，Ｃｏｕｔ２，Ｃｏｕｔ３，Ｃｏｕｔ４の電圧ＶCout1，ＶCout2，ＶCout3，ＶCout4は１サイクル前後において不変であるとみなすことができる。モード１におけるＶSNの大きさをＥとし（したがって、第２のコイルから多段倍電圧整流回路に入力される電圧はＥ／Ｎである。）、モード１における中間キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の電圧の大きさをＶC1a，ＶC2a，ＶC3a，ＶC4aとすれば、図９ａの電流経路についてキルヒホッフの第２法則を適用することにより以下の式（１）が得られる。
【数１】
2014233128.tif 000003
（１）
【００２５】
なお、ＶCout1〜ＶCout4については、図９ａ中でキャパシタＣｏｕｔ３を流れている方向に電流を流す極性の電圧を正とし、Ｖc1a〜Ｖc4a（及び、後述のＶc1b〜Ｖc4b）については、図９ａ中で中間キャパシタＣ１〜Ｃ４を流れている方向に電流を流す極性の電圧を負とした。
【００２６】
同様に、モード２におけるＶSNの大きさを０とし（例えば図４ｄのＳＥＰＩＣコンバータに含まれるインダクタＬ２の電圧は正と負の値をとるが、電圧の基準点を負側の電圧と取ることにより、モード２におけるＶSNをゼロとしてよい。）、中間キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の電圧の大きさをＶC1b，ＶC2b，ＶC3b，ＶC4bとすれば、図９ｂの電流経路についてキルヒホッフの第２法則を適用することにより以下の式（２）が得られる。
【数２】
2014233128.tif 000004
（２）
【００２７】
上記式（１），（２）より、中間キャパシタＣ１〜Ｃ４における、モード１とモード２の間での電圧変動△ＶC1＝ＶC1a−ＶC1b，△ＶC2＝ＶC2a−ＶC2b，△ＶC3＝ＶC3a−ＶC3b，△ＶC4＝ＶC4a−ＶC4bは以下のとおり計算される。
【数３】
2014233128.tif 000005
（３）
【００２８】
中間キャパシタＣ１〜Ｃ４の容量をそれぞれＧ１，Ｇ２，Ｇ３，Ｇ４とした場合、中間キャパシタＣ１〜Ｃ４からキャパシタＣｏｕｔ１〜Ｃｏｕｔ４に流れる電流ＩC1，ＩC2，ＩC3，ＩC4は、電流＝周波数×電荷量＝周波数×容量×電圧変動という関係から、
【数４】
2014233128.tif 000006
（４）
となる。ここで、ｆはＶSNの周波数である。ここで、オームの法則から、ｆ×Ｇ１，ｆ×Ｇ２，ｆ×Ｇ３，ｆ×Ｇ４はそれぞれ抵抗の逆数、つまりコンダクタンスの次元であることが分かる。
【００２９】
よって、上記式（４）から、図７の回路を図１０のような等価回路に置き換えることができる。ここで等価電源Ｖｄｃは出力電圧Ｅ／Ｎの直流電源であり、等価抵抗Ｒ１〜Ｒ４は中間キャパシタＣ１〜Ｃ４の充放電動作を等価抵抗に置き換えたものであり、等価抵抗Ｒ１〜Ｒ４の抵抗値はそれぞれ、１／（ｆ×Ｇ１），１／（ｆ×Ｇ２），１／（ｆ×Ｇ３），１／（ｆ×Ｇ４）と表すことができる。Ｇ１〜Ｇ４が等しい場合、Ｒ１〜Ｒ４の値も等しくなるため、図１０においてキャパシタＣｏｕｔ１〜Ｃｏｕｔ４の各電圧が同じ場合は等価抵抗Ｒ１〜Ｒ４に流れる電流も等しくなる。つまりキャパシタＣｏｕｔ１〜Ｃｏｕｔ４は均等に充電されることになる。
【００３０】
その結果、キャパシタＣｏｕｔ１〜Ｃｏｕｔ４の電圧は定常状態で均等となる。定常状態におけるキャパシタＣｏｕｔ１〜Ｃｏｕｔ４の各電圧はＥ／Ｎとなる（ただし、ダイオードにおける電圧降下は無視する）。
【実施例１】
【００３１】
図４ｄのＳＥＰＩＣコンバータと、図７の入力回路及び多段倍電圧整流回路とを接続してなる、本発明の第１の実施形態である充電器に、４直列の蓄電セル群Ｂ１〜Ｂ４を接続した、均等化機能付充電システムの回路図を図１１に示す。ＳＥＰＩＣコンバータ内のキャパシタＣｅｔとダイオードＤｏとインダクタＬ２との接点で構成されるスイッチングノードが、入力回路を介して多段倍電圧整流回路に接続されている。ＳＥＰＩＣコンバータの出力端子、すなわちダイオードＤｏはキャパシタＣｏｕｔ１〜Ｃｏｕｔ４へと接続されており、またキャパシタＣｏｕｔ１〜Ｃｏｕｔ４は蓄電セルＢ１〜Ｂ４に接続されている。したがって、蓄電セルＢ１〜Ｂ４はＳＥＰＩＣコンバータの出力電圧により直列に充電される。一方、多段倍電圧整流回路は蓄電セルＢ１〜Ｂ４の各々に対して接続されている。上記式（１）〜（４）を用いて説明したとおり、キャパシタＣｏｕｔ１〜Ｃｏｕｔ４が均等に充電されるため、これらと並列に接続された蓄電セルＢ１〜Ｂ４に対しては、電圧ばらつきの状態に応じて電流が供給されて電圧ばらつきが解消される。ＳＥＰＩＣコンバータはＰＷＭ制御を用いて蓄電セルＢ１〜Ｂ４の充電を行うが、入力電源Ｖｉｎによる入力電圧の大きさ（Ｖinとする。）とＢ１〜Ｂ４の合計電圧Ｖtotalの関係は、時比率Ｄ（スイッチＱのスイッチング１周期に対するオン期間の割合）を用いて次式で表される。
【数５】
2014233128.tif 000007
（５）
【００３２】
上記式（１）〜（４）を用いて説明した均等化動作と、上記（５）式に従う充電動作とが並行して行われることにより、蓄電セルＢ１〜Ｂ４は均等に充電されると考えられる。
【００３３】
本発明の均等化機能付充電器では必要となるスイッチの数はコンバータ内で一つ（スイッチＱ）のみであり、バランス機能を提供するための多段倍電圧整流回路自体はスイッチレスで構成可能である。図１や図２で示した従来の均等化回路と同様、少数個のスイッチで構成可能であるため、多数のスイッチを必要とする各種の従来方式と比較して回路構成を大幅に簡素化することができる。また、本均等化機能付充電器では充電機能を受け持つコンバータ部と均等化機能を受け持つ多段倍電圧整流回路とを、それぞれ最適に設計することにより、従来の均等化充電器と比較して小型かつ経済的な設計が可能になる。例えば、一般的に均等化に必要な電力は充電に必要なそれと比較して大幅に小さいため、コンバータには大電力用の素子を用い、多段倍電圧整流回路には小電力用の素子を用いるような設計が最適である。
【００３４】
図１１ではＳＥＰＩＣコンバータ内のキャパシタＣｅｔとダイオードＤｏとインダクタＬ２との接点で構成されるスイッチングノードを、入力回路を介して多段倍電圧整流回路に接続した構成（矩形波状の電圧が印加されるインダクタ素子Ｌ２に入力回路を介して多段倍電圧整流回路を接続した構成）について示したが、もう一方のスイッチングノード、すなわちキャパシタＣｅｔとスイッチＱとインダクタＬ１の接点で構成されるスイッチングノードを、入力回路を介して多段倍電圧整流回路に接続した場合（矩形波状の電圧が印加されるスイッチ素子Ｑに入力回路を介して多段倍電圧整流回路を接続した構成）においても同様の機能が得られる。また、ＳＥＰＩＣコンバータ以外のコンバータを用いても均等化機能付充電器を構成することができる。
【００３５】
なお、多段倍電圧整流回路に対して均等化のための電圧を入力回路から入力する位置は、図７の態様に限らず任意である。一例として、多段倍電圧整流回路と入力回路との接続点を、図７の構成から変更したときの回路図を図１２に示す。
【００３６】
図７の構成を用いた上述の例と同様に、キャパシタＣｏｕｔ１〜Ｃｏｕｔ４の容量が中間キャパシタＣ１〜Ｃ４の容量と比較して十分大きいとして、図１３ａに示す電流経路（モード１）と図１３ｂに示す電流経路（モード２）とについてキルヒホッフの第２法則を適用すれば、以下の式（６），（７）が得られる（各素子の電圧等、記号は上記式（１）〜（４）と同様に用いる。）。
【数６】
2014233128.tif 000008
（６）
【数７】
2014233128.tif 000009
（７）
【００３７】
上記式（６），（７）から上記式（３）が得られる。したがって、図１２の構成においても、多段倍電圧整流回路の動作は図１０の等価回路を用いて説明できる。
【実施例２】
【００３８】
入力回路として共振回路を用いることも可能である。一例として、直列共振回路を入力回路とし、これに多段倍電圧整流回路を接続した構成の回路図を図１４に示す。
【００３９】
共振インダクタＬｒと共振キャパシタＣｒにより直列共振タンクが構成されており、トランス以降の回路は図７で示したものと同じである。コンバータ内におけるスイッチングノードで発生した矩形波状電圧ＶSNが端子Ａ−Ｂ間に印加されることで、多段倍電圧整流回路には正弦波状の交流電圧が入力される。
【００４０】
図１４に示した回路をＤＣＭ（Ｄｉｓｃｏｎｔｉｎｕｏｕｓ  Ｃｏｎｄｕｃｔｉｏｎ  Ｍｏｄｅ）で動作させた場合の動作波形を図１５に示す。ｉLrは共振インダクタＬｒに流れる電流（図１４中の矢印方向に流れる電流を正とする。）を表わし、ｉD(2i-1)は奇数番号のダイオードＤ１，Ｄ３，Ｄ５，Ｄ７に流れる順方向電流を、ｉD(2i)は偶数番号のダイオードＤ２，Ｄ４，Ｄ６，Ｄ８に流れる順方向電流を、それぞれ表わす。
【００４１】
矩形波状電圧ＶSNが正（図１４中、端子Ａ側が高電圧）に切り替わったとき、共振インダクタＬｒには正の電流ｉLrが流れ始めるが（図１５中、モード１）、その波形は共振インダクタＬｒと共振キャパシタＣｒとの共振現象により正弦波状となるため、いずれは下降して負となる（モード２）。ｉLrは極小値をとった後、再び上昇してゼロとなるが、本発明者の研究によれば、その後ｉLrはゼロの一定値をとる（モード３）。このタイミングで矩形波状電圧ＶSNが負に切り替えられると、共振インダクタＬｒには負の電流ｉLrが流れ始める（モード４）。共振インダクタＬｒと共振キャパシタＣｒとの共振現象によりｉLrは正弦波状に変化し、いずれは上昇して正となる（モード５）。ｉLrは極大値をとった後、再び下降してゼロとなるが、本発明者の研究によれば、その後ｉLrはゼロの一定値をとる（モード６）。ｉLrが正のとき、多段倍電圧整流回路には図１６ａに示すとおりの経路で電流が流れ、ｉLrが負のとき、多段倍電圧整流回路には図１６ｂに示すとおりの経路で電流が流れる。ｉLrが正弦波状に変化することに対応して、多段倍電圧整流回路内の各ダイオードを流れる電流も正弦波状に変化する（図１５）。
【００４２】
以上のとおり、図１４の多段倍電圧整流回路は、共振インダクタＬｒを流れる電流ｉLrの極性に応じて、図１６ａ，図１６ｂに示す２つの電流経路にて動作する。図１６ａに示す電流経路が実現されるとき（ｉLrが正のとき。図１５中のモード１とモード５に相当）、多段倍電圧整流回路内の奇数番号のダイオードＤ（２ｉ−１）（ｉ＝１…４）が導通する。一方、ｉLrが負のとき（図１５中のモード２とモード４に相当）は多段倍電圧整流回路内の偶数番号のダイオードＤ（２ｉ）が導通する。一方、モード３とモード６においては回路中に電流は流れない。ＤＣＭの動作が成立する（モード３，モード６の期間が存在する）ためには、直列共振回路に印加される電圧ＶSNがハイ及びローとなる期間のそれぞれが、直列共振回路の共振周期よりも長くなるようスイッチング周波数もしくは回路定数を決定する必要がある。
【００４３】
直列共振回路がＤＣＭで動作するとき、各モードにおいて共振インダクタＬｒを流れる電流ｉLrを、時刻ｔの関数として以下の式（８）で表すことができる。
【数８】
2014233128.tif 000010
（８）
【００４４】
ここで、｜ＶSN｜は矩形波入力電圧の電圧振幅、ＶPは第１のコイルに印加される電圧（図１４）、Ｚ0は共振回路の特性インピーダンス（共振インダクタのインダクタンスをＬｒ、共振キャパシタの容量をＣｒとして、Ｚ0＝（Ｌｒ／Ｃｒ）0.5）、ω0は共振角周波数（ｆｒを直列共振回路の周波数として、ω0＝２πｆr）を表わす。
【００４５】
モード１〜モード２の動作と、モード４〜５の動作は対称動作である。したがって、ｉLrの絶対値平均電流は、上記式（８）中のモード１とモード２で表されるｉLrの絶対値を半周期ＴS／２に亘って積分することで、次式（９）のように求められる。
【数９】
2014233128.tif 000011
（９）
【００４６】
ここで、ｆSは矩形波状電圧ＶSNのスイッチング周波数である。このように、ＤＣＭ動作ではスイッチング周波数ｆSもしくは回路定数Ｚ0を適切に設定することで、電流制限のための回路やフィードバック制御を用いずとも回路内の電流を任意の値以下に設定することが可能である。
【００４７】
既に述べたとおり、直列共振回路がＤＣＭで動作するためにはＶSNがハイ及びローとなる期間のそれぞれが、共振回路の共振周期よりも長くなる必要があるため、次の不等式が満たされる必要がある。
【数１０】
2014233128.tif 000012
（１０）
【００４８】
ここでＤminはＳＥＰＩＣコンバータの動作時における最小時比率である。（５）式で示したように、コンバータにおいては入出力の電圧比に応じて時比率Dが変動するが、上記（１０）式が満たされていれば、直列共振回路ならびに多段倍電圧整流回路には過大電流が流れることがないため充電器は安全に動作可能である。
【００４９】
一方、その他の共振回路においては時比率の変動により動作特性が大きく影響を受けるため、何らかの電流制限機能および回路が必要となる。これは時比率制御ではなく周波数制御を用いるような共振形コンバータの場合においても同様である。
【００５０】
図４ｄのＳＥＰＩＣコンバータと、図１４の入力回路及び多段倍電圧整流回路とを接続してなる、本発明の第２の実施形態である充電器に、４直列の蓄電セル群Ｂ１〜Ｂ４を接続した、均等化機能付充電システムの回路図を図１７に示す。既に述べたとおり、入力回路に矩形波状電圧が入力されたときには図１６ａ，図１６ｂに示される経路で多段倍電圧整流回路に電流が流れるため、定性的には上述の式（１）〜（４）による均等化動作と同様の均等化動作が行われて、蓄電セル群Ｂ１〜Ｂ４の電圧が均等化される。併せて、ＳＥＰＩＣコンバータの出力電圧が蓄電セル群Ｂ１〜Ｂ４に印加され、これにより蓄電セルの充電が行われる。さらに、直列共振回路のＤＣＭ動作による電流制限機能を利用することで、別個の電流制限機能、電流制限回路が不要となる。
【００５１】
なお、図１７においてはＳＥＰＩＣコンバータ内のキャパシタＣｅｔとダイオードＤｏとインダクタＬ２との接点で構成されるスイッチングノードを多段倍電圧整流回路に接続した構成について示されているが、もう一方のスイッチングノード、すなわちキャパシタＣｅｔとスイッチＱとインダクタＬ１との接点で構成されるスイッチングノードを多段倍電圧整流回路に接続しても同様の均等化機能が得られる。また、ＳＥＰＩＣコンバータ以外のコンバータを用いても本発明の均等化機能付き充電器を構成することができる。また、以上では直列共振形の多段倍電圧整流回路について示したが、その他の共振方式を採用することも可能である。
【００５２】
本発明の均等化機能付充電器（充電電力５０Ｗ）を用いた実験結果を図１８に示す。実験は静電容量が２２０Ｆの電気二重層キャパシタモジュールを４直列に接続し、充電には本発明の図１７で示した充電器を、放電には電子負荷（定電流１．８Ａ）をそれぞれ用い、充放電サイクルを行った。なお、充電器に用いた各要素のパラメータとして、まずＳＥＰＩＣコンバータについては、インダクタＬ１，Ｌ２のインダクタンスは１００μＨ、キャパシタＣｅｔの容量は２０μＦ、Ｎ−Ｃｈ  ＭＯＳＦＥＴスイッチＱのオン抵抗は１５０ｍΩ、ショットキーダイオードＤｏの順方向電圧降下は０．６７Ｖであった。また多段倍電圧整流回路については、中間キャパシタＣ１〜Ｃ４の容量が３３μＦ、キャパシタＣｏｕｔ１〜Ｃｏｕｔ４の容量が６６μＦ、ショットキーダイオードＤ１〜Ｄ８の順方向電圧降下が０．４３Ｖであり、入力回路については、共振インダクタＬｒのインダクタンスが１５．２μＨ、共振キャパシタＣｒの容量が１０ｎＦであり、第１のコイルと第２のコイルとの巻数比が３９：６であり、相互インダクタンスが３．０９ｍＨであった。各電気二重層キャパシタモジュールの初期電圧をばらつかせた状態から実験を行った。充電期間中は、本発明の充電器の均等化機能により電気二重層キャパシタモジュール電圧の標準偏差が徐々に低下していることから（図１８中、標準偏差のグラフ）、電圧ばらつきが解消される方向に進んでいることがわかる。一方、放電期間中は定電流の電子負荷を用いて放電を行っているため標準偏差に大きな変化なく電圧ばらつきの状態に変化がないことが分かる。２サイクル終了時点で標準偏差は３０ｍＶ程度まで下がっていることから、本発明の均等化機能付き充電器により電圧ばらつきが解消されることが示された。なお、図１８中、モジュール電圧のグラフは各電気二重層キャパシタモジュールの電圧を、合計電圧及び電流のグラフは、各電気二重層キャパシタモジュールの電圧、電流の合計を、それぞれ表わしている。
【実施例３】
【００５３】
以上、均等化機能付充電器の実施例について説明した。充電器は電力の伝送方向が一方向である単方向コンバータを用いて構成されるが、双方向コンバータを用いて、双方向電力伝送が可能なよう本発明の充電器を構成することにより、本発明の均等化機能付充放電器が得られる。一例において、図１７の構成に含まれるＳＥＰＩＣコンバータ内のダイオードＤｏをスイッチに置き換え、コンバータを双方向ＳＥＰＩＣコンバータとして使用することにより、本発明の充放電器が得られる。
【００５４】
まず、双方向ＳＥＰＩＣコンバータの動作について、図１９〜図２３ｂを用いて説明する。図１９は、ＳＥＰＩＣコンバータ中のダイオードをスイッチに置き換えることで得られる双方向ＳＥＰＩＣコンバータの回路図である。図１９中の電源Ｖｂａｔは、直列接続された蓄電セルＢ１〜Ｂ４（図１１，図１７）に対応する。電源Ｖｉｎの電圧をＶinとして、ＳＥＰＩＣコンバータの出力電圧Ｖin×Ｄ／（１−Ｄ）が電源Ｖｂａｔの電圧よりも大きい場合、双方向ＳＥＰＩＣコンバータは電源Ｖｂａｔを充電し（充電モード）、ＳＥＰＩＣコンバータの出力電圧が電源Ｖｂａｔの電圧よりも小さい場合、双方向ＳＥＰＩＣコンバータは電源Ｖｂａｔに放電動作を行わせる（放電モード）。
【００５５】
充電モード時における電流経路は図２１ａ，図２１ｂに示すとおりであり、図６ａ，図６ｂで示した電流経路と同様である。スイッチＱａがオン、スイッチＱｂがオフとなるモード１（図２１ａ）では電源ＶｉｎとキャパシタＣｅｔからインダクタＬ１，Ｌ２にそれぞれ電圧が印加されることにより、インダクタＬ１，Ｌ２を流れる電流は直線的に増加する。このときスイッチＱａに印加されている電圧はゼロである（オン抵抗を無視した。）。スイッチＱａがオフ、スイッチＱｂがオンとなるモード２（図２１ｂ）では、インダクタＬ１，Ｌ２の電流はともにスイッチＱｂを介して電源Ｖｂａｔへと流れる。インダクタＬ１の誘導起電力がスイッチＱａに印加されるが、スイッチＱａはオフであるため電流は流れない。またインダクタＬ２に対しては、キャパシタＣｏｕｔから電圧が印加される（スイッチＱａのオン期間にキャパシタＣｅｔから印加されていた電圧とは逆の極性。）。このように、スイッチング動作に伴い、スイッチＱａの電圧ＶQaならびにインダクタＬ２の電圧ＶL2はともに矩形波電圧となる（図２０）ため、これらの素子を、入力回路を介して多段倍電圧整流回路に接続することにより、蓄電セル電圧の均等化動作が可能となる。
【００５６】
放電モードにおける、各素子の電圧及び電流を図２２に、電流経路を図２３ａと図２３ｂにそれぞれ示す。スイッチＱａがオフ、スイッチＱｂがオンとなるモード１（図２３ａ）では電源Ｖｂａｔの電圧がインダクタＬ２に、電源ＶｂａｔとキャパシタＣｅｔの合計電圧がインダクタＬ１にそれぞれ印加されることにより、インダクタＬ１，Ｌ２の電流は直線的に増加する。スイッチＱａにはインダクタＬ１から誘導起電力が印加されるが、スイッチＱａはオフであるため電流は流れない。スイッチＱａがオン、スイッチＱｂがオフとなるモード２（図２３ｂ）では、インダクタＬ１，Ｌ２の電流はともにスイッチＱａを介して流れる。このとき、スイッチＱａに印加される電圧はゼロであり、インダクタＬ２に対しては、キャパシタＣｅｔから、モード１において電源Ｖｂａｔから印加されていた電圧とは逆の極性の電圧が印加される。したがって、スイッチング動作に伴い、スイッチＱａの電圧ＶQaならびにインダクタＬ２の電圧ＶL2はともに矩形波状電圧となる。両方の期間を通じてインダクタＬ１の電流のみが電源Ｖｉｎへと流れる。このように、スイッチング動作に伴い、スイッチＱａの電圧ＶQaならびにインダクタＬ２の電圧ＶL2はともに矩形波電圧となる（図２２）ため、これらの素子を、入力回路を介して多段倍電圧整流回路に接続することにより、蓄電セル電圧の均等化動作が可能となる。
【００５７】
図１９の双方向ＳＥＰＩＣコンバータを、入力回路（直列共振回路）を介して多段倍電圧整流回路へと接続してなる本発明の充放電器を、直列接続された蓄電セルＢ１〜Ｂ４に接続してなる充放電システムの回路図を、図２４に示す。図１７のシステムと同様に、入力回路に矩形波状電圧が入力されたときには図１６ａ，図１６ｂに示される経路で多段倍電圧整流回路に電流が流れるため、定性的には上述の式（１）〜（４）による均等化動作と同様の均等化動作が行われて、蓄電セル群Ｂ１〜Ｂ４の電圧が均等化される。併せて、双方向ＳＥＰＩＣコンバータの出力電圧が蓄電セル群Ｂ１〜Ｂ４に印加され、これにより蓄電セルの充放電が行われる。図１７のシステムと同様に、直列共振回路のＤＣＭ動作による電流制限機能を利用することで、別個の電流制限機能、電流制限回路が不要となる（ただし、本構成において直列共振回路を用いることは必須ではなく、図１１に示される入力回路を用いてもよいし、あるいは後述の実施例４に示されるとおり、トランスを用いず単に導線で双方向コンバータと多段倍電圧整流回路とを接続してもよい）。
【実施例４】
【００５８】
上述の各実施例は、いずれも入力回路としてトランスを含む回路を用いて、多段倍電圧整流回路に蓄電セル電圧均等化用の電圧を入力していた。しかしながら、本発明においてトランスを用いることは必須ではない。例えば、図４ｄや図１９のＳＥＰＩＣコンバータ内のインダクタＬ２の両端に、導線（本実施例における「入力回路」である。）を介して直接多段倍電圧整流回路を接続した場合であっても、多段倍電圧入力回路にはインダクタＬ２から矩形波状電圧が入力され、図９ａ，図９ｂにおける電流経路と同様の経路を電流が流れるのであり、すなわち上述の式（１）〜（４）による均等化動作と同様の均等化動作が行われて蓄電セル群Ｂ１〜Ｂ４の電圧が均等化される。併せて、コンバータの出力電圧により蓄電セルＢ１〜Ｂ４が充電又は放電されるのであり、このような態様においても本発明の充電器、充放電器は動作可能である。
【００５９】
このときも、多段倍電圧整流回路に対して均等化のための電圧を入力回路から入力する位置は任意である。例えば図２５に示す多段倍電圧整流回路において、同図に示すとおりの端子Ａ−Ｂ間にコンバータ内素子からの矩形波状電圧ＶSNが入力されるとき、多段倍電圧整流回路内を流れる電流経路は図２６ａ（モード１とする），図２６ｂ（モード２）に示す経路の間で切り替わるのであり、上記式（１）〜（４）と同様に各記号を定義すれば、キルヒホッフの第２法則より、モード１においては
【数１１】
2014233128.tif 000013
（１１）
が成り立ち、モード２においては
【数１２】
2014233128.tif 000014
（１２）
が成り立つ（矩形波状電圧ＶSNの波形は図８に示すとおりとした。また、ＶC1a〜ＶC4a，ＶC1b〜ＶC4bの極性は、上記式（１）〜（４）を導出した際とは逆に定義した。）。
【００６０】
上記式（１１），（１２）より、中間キャパシタＣ１〜Ｃ４における、モード１とモード２の間での電圧変動△ＶC1＝ＶC1a−ＶC1b，△ＶC2＝ＶC2a−ＶC2b，△ＶC3＝ＶC3a−ＶC3b，△ＶC4＝ＶC4a−ＶC4bは以下のとおり計算される。
【数１３】
2014233128.tif 000015
（１３）
【００６１】
以上より、図２５の多段倍電圧整流回路の動作も図１０の等価回路を用いて説明できる。したがって、例えば図４ｄのＳＥＰＩＣコンバータ内のインダクタＬ２の両端を、図２５の多段倍電圧整流回路の端子Ａ，Ｂと、直接導線で接続し、更にＳＥＰＩＣコンバータの出力部を直列接続されたキャパシタＣ１〜Ｃ４の両端に接続してなる充電器によっても、蓄電セル群を均等に充電することが可能である。
【産業上の利用可能性】
【００６２】
本発明に従い、二次電池、電気二重層キャパシタ等の蓄電セルを均等に充電するための充電器、充放電器を構成することができる。本発明は、二次電池、電気二重層キャパシタ等の蓄電セルを用いる電源に広く適用できる。
【符号の説明】
【００６３】
Ｂ１〜Ｂ４                    蓄電セル
Ｃｏｕｔ１〜Ｃｏｕｔ４        キャパシタ
Ｃ１〜Ｃ４                    中間キャパシタ
Ｄ１〜Ｄ８                    ダイオード
Ｃｂｌｏｃｋ                  ブロッキングコンデンサ
Ｌｒ                          共振インダクタ
Ｃｒ                          共振キャパシタ
Ｖｉｎ，Ｖｂａｔ              電源
Ｌ１，Ｌ２                    インダクタ
Ｑ，Ｑａ，Ｑｂ                スイッチ
Ｄｏ                          ダイオード
Ｃｅｔ                        キャパシタ
【図１】
2014233128.tif 000016
【図２】
2014233128.tif 000017
【図３】
2014233128.tif 000018
【図４ａ】
2014233128.tif 000019
【図４ｂ】
2014233128.tif 000020
【図４ｃ】
2014233128.tif 000021
【図４ｄ】
2014233128.tif 000022
【図４ｅ】
2014233128.tif 000023
【図４ｆ】
2014233128.tif 000024
【図５】
2014233128.tif 000025
【図６ａ】
2014233128.tif 000026
【図６ｂ】
2014233128.tif 000027
【図７】
2014233128.tif 000028
【図８】
2014233128.tif 000029
【図９ａ】
2014233128.tif 000030
【図９ｂ】
2014233128.tif 000031
【図１０】
2014233128.tif 000032
【図１１】
2014233128.tif 000033
【図１２】
2014233128.tif 000034
【図１３ａ】
2014233128.tif 000035
【図１３ｂ】
2014233128.tif 000036
【図１４】
2014233128.tif 000037
【図１５】
2014233128.tif 000038
【図１６ａ】
2014233128.tif 000039
【図１６ｂ】
2014233128.tif 000040
【図１７】
2014233128.tif 000041
【図１８】
2014233128.tif 000042
【図１９】
2014233128.tif 000043
【図２０】
2014233128.tif 000044
【図２１ａ】
2014233128.tif 000045
【図２１ｂ】
2014233128.tif 000046
【図２２】
2014233128.tif 000047
【図２３ａ】
2014233128.tif 000048
【図２３ｂ】
2014233128.tif 000049
【図２４】
2014233128.tif 000050
【図２５】
2014233128.tif 000051
【図２６ａ】
2014233128.tif 000052
【図２６ｂ】
2014233128.tif 000053