(57)【要約】【課題】プラズマ処理装置の異常を早期に検知することにより、半導体装置の製造歩留りの向上およびプラズマ処理装置の稼働率の向上を図ることのできる技術を提供する。【解決手段】プラズマＣＶＤ装置ＰＣのチャンバＣＨの外壁部ＣＨＢの外側表面で、かつカソード電極（サセプタプレートＳＰおよびヒータＨＴ）とチャンバＣＨの外壁部ＣＨＢに繋がるアースポイント（接地電位部位）ＧＰとの間に、チャンバＣＨの外壁部ＣＨＢの外側表面から０〜５ｍｍの距離を有して、電流センサＣＳを取り付ける。プラズマ処理中に電流センサＣＳに流れるリターン電流を測定することにより、サセプタプレートＳＰとヒータＨＴとの間の導通、絶縁状態を診断する。【選択図】図１Ａ
2014107395.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）プラズマ処理装置を用いて半導体基板にプラズマ処理を施す工程、
さらに、前記（ａ）工程は、以下の工程を含む：
（ａ１）前記プラズマ処理装置に備わるチャンバ内のカソード電極上に前記半導体基板を載置する工程；
（ａ２）前記プラズマ処理装置に備わるアノード電極に高周波電圧を印加して、前記チャンバ内にプラズマを生成する工程；
（ａ３）前記プラズマに前記半導体基板を晒すことにより、前記半導体基板に前記プラズマ処理を施し、同時に、前記プラズマから前記チャンバの外壁部に繋がる接地電位部位へ流れるリターン電流を測定し、前記カソード電極の導通状態を診断する工程。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記リターン電流は、前記チャンバの前記外壁部の外側表面に接触するように設置された電流センサによって測定され、前記チャンバの前記外壁部の外側表面と前記電流センサとの距離は０〜５ｍｍである。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記リターン電流は、前記アノード電極を覆うシールドカバーの外側表面に接触するように設置された電流センサによって測定され、前記シールドカバーの外側表面と前記電流センサとの距離は０〜５ｍｍである。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記プラズマ処理装置はプラズマＣＶＤ装置であり、前記アノード電極はヒータと、前記ヒータ上に前記ヒータに接触して載置されたサセプタプレートとから構成される。
【請求項５】
以下の工程を含む半導体装置の製造方法：
（ａ）第１構成部品と、接地電位部位と繋がり、前記第１構成部品とは異なる第２構成部品とを備えるプラズマ処理装置を用いて半導体基板にプラズマ処理を施す工程、
さらに、前記（ａ）工程は、以下の工程を含む：
（ａ１）高周波電源部、電極、および前記高周波電源部と前記電極とを繋ぐケーブルから構成される第１治具を準備する工程；
（ａ２）前記半導体基板に前記プラズマ処理を施す前または施した後に、前記プラズマ処理装置の前記第１構成部品に前記第１治具の前記電極を接触させ、前記第１構成部品の前記第１治具の前記電極が接触した部分と前記接地電位部位との間で、かつ前記第２構成部品の表面に、電流センサを接触させる工程；
（ａ３）前記第１治具の前記高周波電源部に高周波電圧を印加して、前記第１治具の前記電極から前記接地電位部位へ流れるリターン電流を前記電流センサで測定する工程。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記第２構成部品の表面と前記電流センサとの距離は０〜５ｍｍである。
【請求項７】
請求項５記載の半導体装置の製造方法において、
前記プラズマ処理装置はスパッタリング装置であり、
前記第１構成部品はターゲットと電気的に繋がる導電部分であり、前記第２構成部品は前記ターゲットと離間して設けられたチャンバの外壁部であり、
前記（ａ２）工程では、前記導電部分に前記第１治具の前記電極を接触させ、前記チャンバの前記外壁部の外側表面に前記電流センサを接触させる。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記導電部分は、ＤＣケーブルを差し込む端子部である。
【請求項９】
請求項５記載の半導体装置の製造方法において、
前記プラズマ処理装置はスパッタリング装置であり、
前記第１構成部品は前記半導体基板を載置するステージであり、前記第２構成部品はチャンバの外壁部であり、
前記（ａ２）工程では、前記ステージに前記第１治具の前記電極を接触させ、前記チャンバの前記外壁部の外側表面に前記電流センサを接触させる。
【請求項１０】
請求項５記載の半導体装置の製造方法において、
前記プラズマ処理装置はプラズマＣＶＤ装置であり、
前記第１構成部品は前記半導体基板を載置するサセプタプレートであり、前記第２構成部品は前記サセプタプレートを載置するヒータであり、
前記（ａ２）工程では、前記サセプタプレートに前記第１治具の前記電極を接触させ、前記ヒータの表面に前記電流センサを接触させる。
【請求項１１】
以下の工程を含む半導体装置の製造方法：
（ａ）プラズマ処理装置を用いて半導体基板にプラズマ処理を施す工程、
さらに、前記（ａ）工程は、以下の工程を含む：
（ａ１）高周波電源部、電極、および前記高周波電源部と前記電極とを繋ぐケーブルから構成される第１治具を準備する工程；
（ａ２）金属からなり、接地電位部位に繋がる第２治具を準備する工程；
（ａ３）前記半導体基板に前記プラズマ処理を施す前または施した後に、前記第２治具上に前記プラズマ処理装置の構成部品を載置する工程；
（ａ４）前記（ａ３）工程の後、前記構成部品に前記第１治具の前記電極を接触させ、前記構成部品の前記第１治具の前記電極が接触した部分と前記接地電位部位との間で、かつ前記第２治具の表面に、電流センサを接触させる工程；
（ａ５）前記（ａ４）工程の後、前記第１治具の前記高周波電源部に高周波電圧を印加して、前記第１治具の前記電極から前記接地電位部位へ流れるリターン電流を前記電流センサで測定する工程。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記第２治具の表面と前記電流センサとの距離は０〜５ｍｍである。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、
前記プラズマ処理装置はスパッタリング装置であり、
前記構成部品は静電チャックと、前記静電チャック上に形成された絶縁膜とからなり、
前記（ａ３）工程では、前記第２治具上に前記静電チャックが前記第２治具と接触するように前記構成部品を載置し、
前記（ａ４）工程では、前記絶縁膜に前記第１治具の前記電極を接触させる。
【請求項１４】
請求項１１記載の半導体装置の製造方法において、
前記プラズマ処理装置はプラズマＣＶＤ装置であり、
前記構成部品はヒータと、前記ヒータ上に前記ヒータに接触して載置されたサセプタプレートとからなり、
前記（ａ３）工程では、前記第２治具上に前記ヒータが前記第２治具と接触するように前記構成部品を載置し、
前記（ａ４）工程では、前記サセプタプレートに前記第１治具の前記電極を接触させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造技術に関し、例えばプラズマ処理装置を用いた半導体装置の製造に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置の製造工程においては、例えばエッチング、ＣＶＤ（Chemical Vapor Deposition）、またはスパッタリング等のようにプラズマを利用したプロセスが多くある。プラズマを利用した処理装置（以下、プラズマ処理装置と記す）では、半導体装置の製造歩留りを低下させないために、プラズマ状態を常に安定な状態に維持しておく必要がある。
【０００３】
例えば特開２００４−１５２９９９号公報（特許文献１）には、正常な装置状態と、チャンバ条件のうちの各要素を変化させたときの各状態におけるインピーダンスおよび処理速度を測定し、これらの関係について予め関係式を作成しておき、この関係式を用いてメンテナンスが正常に行われたか否かを判別する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１５２９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
プラズマ処理装置の装置状態の経時変化または複数のプラズマ処理装置間の装置状態のバラツキを抑制するために、製造した半導体装置に異常が発生したときに、プラズマ処理装置の装置状態が変化したものとして、プラズマ処理装置のクリーニング、部品交換、または調整などを行う、あるいは定期的にプラズマ処理装置のメンテナンスを行っていた。これにより、プラズマ処理装置の装置状態を一定に維持していた。しかし、これらの方法では、半導体装置の製造歩留りの低下、またはプラズマ処理装置の稼働停止による半導体装置の生産性の低下などの問題が生じていた。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、プラズマＣＶＤ装置のチャンバの外壁部の外側表面で、かつカソード電極とチャンバの外壁部に繋がる接地電位部位との間に、チャンバの外壁部の外側表面から０〜５ｍｍの距離を有して電流センサを取り付け、プラズマ処理中に電流センサに流れるリターン電流を測定することにより、サセプタプレートとヒータとの導通、絶縁状態を診断する。
【発明の効果】
【０００８】
一実施の形態によれば、プラズマ処理装置の異常を早期に検知することにより、半導体装置の製造歩留りの向上およびプラズマ処理装置の稼働率の向上を図ることができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】実施の形態１によるプラズマＣＶＤ装置の一例の要部断面図である。
【図１Ｂ】実施の形態１によるリターン電流出力と時間との関係を示すグラフ図である。
【図２】実施の形態１によるプラズマＣＶＤ装置の他の例の要部断面図である。
【図３】実施の形態１による半導体装置の製造方法を示す要部断面図である。
【図４】図３に続く、半導体装置の製造工程中の図３と同じ箇所の要部断面図である。
【図５】図４に続く、半導体装置の製造工程中の図３と同じ箇所の要部断面図である。
【図６】図５に続く、半導体装置の製造工程中の図３と同じ箇所の要部断面図である。
【図７】図６に続く、半導体装置の製造工程中の図３と同じ箇所の要部断面図である。
【図８】図７に続く、半導体装置の製造工程中の図３と同じ箇所の要部断面図である。
【図９】実施の形態２によるスパッタリング装置の一例の要部断面図である。
【図１０】実施の形態２による調査用のＲＦ信号入力用治具の一例の要部断面図である。
【図１１】実施の形態２によるスパッタリング装置のチャンバの外壁部の外側表面において測定したリターン電流出力の最大値と最小値との差の分布の一例を示すグラフ図である。
【図１２】実施の形態２によるスパッタリング装置のチャンバの外壁部の複数の外側表面において測定した、ターゲットの位置がずれていない場合のリターン電流出力を示すグラフ図である。
【図１３】実施の形態２によるスパッタリング装置のチャンバの外壁部の複数の外側表面において測定した、ターゲットの位置がずれた場合のリターン電流出力を示すグラフ図である。
【図１４】実施の形態３によるプラズマＣＶＤ装置の一例の要部断面図である。
【図１５】（ａ）は実施の形態３によるプラズマＣＶＤ装置のサセプタプレートとヒータとの導通が正常な場合のリターン電流出力を示すグラフ図、（ｂ）は実施の形態３によるプラズマＣＶＤ装置のサセプタプレートとヒータとの導通が異常な場合のリターン電流出力を示すグラフ図である。
【図１６】実施の形態４による静電チャックの導通、絶縁状態の診断方法を説明する静電チャックの要部断面図である。
【発明を実施するための形態】
【００１０】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１１】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１２】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１３】
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。
【００１５】
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
【００１６】
（実施の形態１）
実施の形態１によるプラズマＣＶＤ装置について図１Ａ、図１Ｂ、および図２を用いて説明する。図１ＡはプラズマＣＶＤ装置の一例の要部断面図である。図１Ｂはリターン電流出力と時間との関係を示すグラフ図である。図２はプラズマＣＶＤ装置の他の例の要部断面図である。
【００１７】
図１に示すように、プラズマＣＶＤ装置ＰＣのチャンバＣＨ内には、半導体ウエハＳＷが載置されるサセプタプレートＳＰが設けられている。このサセプタプレートＳＰは、ヒータＨＴ上に載置されており、このヒータＨＴはチャンバＣＨの外壁部ＣＨＢの一部と接続している。また、チャンバＣＨの外壁部ＣＨＢは接地電位に固定されている。チャンバＣＨの材質は、例えばステンレス鋼（ＳＵＳ（Steel Use Stainless））またはアルミニウム（Ａｌ）などの金属である。
【００１８】
チャンバＣＨの上部には、チャンバＣＨ内に所定のプロセスガスを送り込むガス供給部ＧＳＰが設けられている。ガス供給部ＧＳＰのチャンバＣＨ内へプロセスガスを供給する部分には、シャワープレートＳＰＬが設けられており、シャワープレートＳＰＬには、プラズマＰＬを生成するための電極ＲＦＥが接続されている。この電極ＲＦＥには電源ケーブルＦＣを介して高周波電源部ＲＦが接続されており、電極ＲＦＥと高周波電源部ＲＦとの間には、インピーダンスの整合を図るための整合器（マッチングボックス）ＭＢが接続されている。
【００１９】
シャワープレートＳＰＬとチャンバＣＨの外壁部ＣＨＢとは、電気的に絶縁されている。電極ＲＦＥに高周波電圧が印加された場合は、電極ＲＦＥおよびシャワープレートＳＰＬがアノード電極（陽極）となり、サセプタプレートＳＰおよびヒータＨＴがカソード電極（陰極）となる。
【００２０】
チャンバＣＨの下部には、チャンバＣＨ内のガスを排気するためのガス排気口ＥＶが設けられている。チャンバＣＨの外壁部ＣＨＢには、チャンバＣＨをアースポイント（接地電位部位）ＧＰに接続して接地電位に固定するためのアース線ＧＬが取り付けられている。
【００２１】
このようなプラズマＣＶＤ装置においては、装置状態の経時変化または複数のプラズマＣＶＤ装置間での装置状態のバラツキを、処理条件（例えば圧力、ガス流量、高周波パワー、温度等）を監視することによって直接検知することは難しい。また、高周波供給系の電気的な変化（例えば電圧、電流、インピーダンス等）をセンサを用いて監視する方法もあるが、プラズマＣＶＤ装置の構造上、センサを取り付けることが難しい。センサを取り付けることが可能であるとしても、プラズマＣＶＤ装置の稼働を停止して改造することが必要となる。
【００２２】
そこで、実施の形態１によるプラズマＣＶＤ装置ＰＣでは、チャンバＣＨの外壁部ＣＨＢの外側表面、または電極ＲＦＥおよびシャワープレートＳＰＬを覆うシールドカバーＳＣの外側表面に電流センサＣＳを取り付ける。そして、チャンバＣＨの外壁部ＣＨＢの外側表面またはシールドカバーＳＣの外側表面に流れる表面電流（リターン電流）を常時モニタすることにより、プラズマＣＶＤ装置ＰＣの異常を検知する。
【００２３】
例えばサセプタプレートＳＰとヒータＨＴとの導通異常を検知する場合は、図１Ａに示すように、電流センサＣＳを、ヒータＨＴが接続されているチャンバＣＨの外壁部ＣＨＢの部分と、アース線ＧＬが接続されているチャンバＣＨの外壁部ＣＨＢの部分との間であって、チャンバＣＨの外壁部ＣＨＢの外側表面に取り付ける。
【００２４】
電流センサＣＳは、チャンバＣＨ内に生成されるプラズマＰＬから接地電位部位ＧＰへ向かって、チャンバＣＨの外壁部ＣＨＢの外側表面を流れるリターン電流を測定する。すなわち、電流センサＣＳは、プラズマＰＬ→半導体ウエハＳＷ→サセプタプレートＳＰ→ヒータＨＴ→チャンバＣＨの外壁部ＣＨＢの外側表面→アース線ＧＬ→アースポイントＧＰへ流れるリターン電流を測定する。図１Ｂに、サセプタプレートＳＰとヒータＨＴとの導通が正常な場合のリターン電流出力の一例を示す。
【００２５】
電流センサＣＳには検知器が電気的に接続されており、測定されたリターン電流が設定値（正常な範囲）を外れた場合に装置異常を発報する。電流センサＣＳでは、電流トランスの原理により、リターン電流が形成する磁場によって生じる電流が電圧信号として出力される。
【００２６】
次に、実施の形態１によるプラズマＣＶＤ装置ＰＣの動作について前述の図１Ａを用いて説明する。ここでは、サセプタプレートＳＰとヒータＨＴとの導通異常の検知方法について説明する。サセプタプレートＳＰは、新品であってもわずかに反りがあり、また、成膜中にサセプタプレートＳＰとヒータＨＴとの間に絶縁膜が堆積しやすいことから、サセプタプレートＳＰとヒータＨＴとの導通劣化が生じやすい。サセプタプレートＳＰとヒータＨＴとの導通が劣化すると、成膜異常またはチャージダメージなどが発生しやすい。このため、安定したプラズマＣＶＤ装置ＰＣの稼働を実現するには、サセプタプレートＳＰとヒータＨＴとの導通を常に確認しておくことが必須である。
【００２７】
まず、ガス排気口ＥＶから排気することによって、チャンバＣＨ内が所定の圧力まで減圧される。次に、その状態で、プラズマＰＬを生成するためのガスとして、例えばアルゴン（Ａｒ）ガスがガス供給部ＧＳＰからチャンバＣＨ内に導入される。次に、高周波電源部ＲＦによって、所定の高周波電力がチャンバＣＨ内に供給される。チャンバＣＨ内に供給された高周波電力によってアルゴン（Ａｒ）ガスが解離し、サセプタプレートＳＰとガス供給部ＧＳＰとの空間にプラズマＰＬが生成される。その後、成膜のための所定のガスをガス供給部ＧＳＰからプラズマＰＬに向けて送り込むことで、そのガスが解離し、サセプタプレートＳＰ上に載置された半導体ウエハＳＷの主面に所定の膜が堆積される。
【００２８】
プラズマ処理中では、プラズマＰＬ→半導体ウエハＳＷ→サセプタプレートＳＰ→ヒータＨＴ→チャンバＣＨの外壁部ＣＨＢの外側表面を経て、アースポイントＧＰに向かってリターン電流が流れる。このとき、チャンバＣＨの外壁部ＣＨＢの外側表面を流れるリターン電流は、表皮効果により、チャンバＣＨの外壁部ＣＨＢの外側表面近傍を流れることになる。表皮効果とは、導体を流れる電流の周波数が高くなると、電流が導体の表面に集まって流れる現象を言う。例えば電源周波数を１３．５６ＭＨｚとすると、チャンバＣＨの材質がアルミニウム（Ａｌ）の場合には、表面から約２２．４μｍ程度の深さの領域に電流が流れることになる。
【００２９】
従って、プラズマＰＬからアースポイントＧＰに向かって流れるリターン電流を、チャンバＣＨの外壁部ＣＨＢに接触するように設置した電流センサＣＳで測定することによって、プラズマＣＶＤ装置ＰＣの装置状態の異常（例えばサセプタプレートＳＰとヒータＨＴとの導通劣化）を検知することができる。異常を検知した場合は、早急にプラズマＣＶＤ装置ＰＣのメンテナンスを行うことにより、例えばプラズマＣＶＤ装置ＰＣの装置状態の経時変化または複数のプラズマＣＶＤ装置ＰＣ間の装置状態のバラツキを抑制することができる。
【００３０】
また、電流センサＣＳは、チャンバＣＨの外壁部ＣＨＢの外側表面に取り付けることができるので、プラズマＣＶＤ装置ＰＣの稼働を止めて窓を設ける等の改造を行う必要がなく、プラズマＣＶＤ装置ＰＣの稼働率を下げることもない。
【００３１】
電流センサＣＳは、チャンバＣＨの外壁部ＣＨＢの外側表面を流れるリターン電流を測定するため、電流センサＣＳをチャンバＣＨの外壁部ＣＨＢの外側表面に密着させる。しかし電流センサＣＳは、電流センサＣＳとチャンバＣＨの外壁部ＣＨＢの外側表面との間に空隙ができないように、電流センサＣＳをチャンバＣＨの外壁部ＣＨＢの外側表面に密着させる必要はない。例えば電流センサＣＳとチャンバＣＨの外壁部ＣＨＢの外側表面との間隔は０〜５ｍｍであれば、電流センサＣＳによりリターン電流を測定することができる。
【００３２】
一般にプラズマＣＶＤ装置ＰＣのチャンバＣＨの外壁部ＣＨＢは平らの部分が少ないが、電流センサＣＳはチャンバＣＨの外壁部ＣＨＢの外側表面から僅かに離れても、リターン電流を測定することができるので、電流センサＣＳを取り付ける箇所の選択領域が広がる。
【００３３】
前述の図１Ａに示したプラズマＣＶＤ装置ＰＣでは、サセプタプレートＳＰとヒータＨＴとの導通異常を検知するために、サセプタプレートＳＰが載置されたヒータＨＴが接続されているチャンバＣＨの外壁部ＣＨＢの部分と、アース線ＧＬが接続されているチャンバＣＨの外壁部ＣＨＢの部分との間に、電流センサＣＳを取り付けた。しかし、他のリターン電流が流れると予想される箇所に電流センサＣＳを取り付けることもできる。
【００３４】
例えば図２に示すように、ガス供給部ＧＳＰを覆うシールドカバーＳＣの外側表面、ヒータＨＴとアース線ＧＬとの間以外のチャンバＣＨの外壁部ＣＨＢの外側表面に、電流センサＣＳを取り付けることができる。
【００３５】
次に、実施の形態１によるプラズマＣＶＤ装置を適用した半導体装置の製造方法の一例を図３〜図８を用いて工程順に説明する。図３〜図８は半導体装置の要部断面図である。半導体装置として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスを例示する。また、実施の形態１によるプラズマＣＶＤ装置を製造工程の１つであるＣＭＯＳデバイスの配線工程に適用した例について説明する。
【００３６】
まず、図３に示すように、例えばｐ型の単結晶シリコンからなる半導体基板（平面略円形状の半導体の薄板）ＳＷ１を用意する。次に、素子分離領域に絶縁膜からなる分離部ＩＳを形成する。続いて、ｎＭＩＳ形成領域の半導体基板ＳＷ１にｐ型の導電性を示す不純物（例えばボロン（Ｂ））をイオン注入してｐウェルＰＷを形成し、ｐＭＩＳ形成領域の半導体基板ＳＷ１にｎ型の導電性を示す不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））をイオン注入してｎウェルＮＷを形成する。
【００３７】
次に、ｎＭＩＳを構成するゲート絶縁膜ＧＩおよびゲート電極ＧＥｎを形成し、同様に、ｐＭＩＳを構成するゲート絶縁膜ＧＩおよびゲート電極ＧＥｐを形成した後、ｎＭＩＳのゲート電極ＧＥｎおよびｐＭＩＳのゲート電極ＧＥｐのそれぞれの側壁にサイドウォールＳＷＡを形成する。続いて、ｎＭＩＳのゲート電極ＧＥｎの両側の半導体基板ＳＷ１（ｐウェルＰＷ）にｎ型の導電性を示す不純物（例えばリン（Ｐ）またはヒ素（Ａｓ））をイオン注入して、ｎＭＩＳのソース・ドレインとして機能するｎ型半導体領域ＳＤｎをゲート電極ＧＥｎおよびサイドウォールＳＷＡに対して自己整合的に形成する。同様に、ｐＭＩＳのゲート電極ＧＥｐの両側の半導体基板ＳＷ１（ｎウェルＮＷ）にｐ型の導電性を示す不純物（例えばボロン（Ｂ））をイオン注入して、ｐＭＩＳのソース・ドレインとして機能するｐ型半導体領域ＳＤｐをゲート電極ＧＥｐおよびサイドウォールＳＷＡに対して自己整合的に形成する。
【００３８】
次に、図４に示すように、例えばサリサイド技術によりｎＭＩＳのゲート電極ＧＥｎおよびソース・ドレインとして機能するｎ型半導体領域ＳＤｎのそれぞれの表面、ならびにｐＭＩＳのゲート電極ＧＥｐおよびソース・ドレインとして機能するｐ型半導体領域ＳＤｐのそれぞれの表面にシリサイド層（例えばニッケルシリサイド層、白金シリサイド層、コバルトシリサイド層等）ＳＬを形成する。
【００３９】
次に、図５に示すように、半導体基板ＳＷ１の主面上にＣＶＤ法により窒化シリコン膜を堆積して第１絶縁膜ＩＬ１を形成する。続いて第１絶縁膜ＩＬ１上にプラズマＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を堆積して第２絶縁膜ＩＬ２を形成し、第１絶縁膜ＩＬ１および第２絶縁膜ＩＬ２の積層膜からなる層間絶縁膜ＩＬを形成する。
【００４０】
第２絶縁膜ＩＬ２を構成するＴＥＯＳ膜の形成には、前述したプラズマＣＶＤ装置ＰＣ（前述の図１Ａ参照）を使用する。まず、プラズマＣＶＤ装置ＰＣのチャンバＣＨ内のサセプタプレートＳＰに半導体基板ＳＷ１（半導体ウエハＳＷ）を載置する。次に、チャンバＣＨ内を所定の圧力にまで減圧した状態でアルゴン（Ａｒ）ガスを導入し、高周波電力を供給することによってプラズマＰＬを生成する。そのプラズマＰＬに向けて、例えばＴＥＯＳ系のガスを送り込むことで、そのガスが解離し、プラズマＣＶＤ法によって半導体基板ＳＷ１の主面上にＴＥＯＳ膜が堆積する。
【００４１】
ＴＥＯＳ膜が堆積している間に、電流センサＣＳによってリターン電流が測定され、プラズマＣＶＤ装置ＰＣの装置状態の異常を検知することができる。異常を検知しない場合は、正常にＴＥＯＳ膜が成膜されたと判断されて、成膜処理は続行される。一方、異常を検知した場合は、異常にＴＥＯＳ膜が成膜されたと判断され、ＴＥＯＳ膜の成膜が終了した時点でプラズマＣＶＤ装置ＰＣを停止する等の措置がとられて、早急にプラズマＣＶＤ装置ＰＣのメンテナンスが行われる。異常が検知される例としては、正常であれば２０〜３０ｍＡ程度流れるリターン電流が、サセプタプレートＳＰとヒータＨＴとの導通劣化により減少する現象がある。
【００４２】
次に、第２絶縁膜ＩＬ２の表面をＣＭＰ（Chemical Mechanical Polishing）法により研磨する。下地段差に起因して第１絶縁膜ＩＬ１の表面に凹凸形状が形成されていても、第２絶縁膜ＩＬ２の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜ＩＬが得られる。
【００４３】
次に、レジストパターンをマスクとして第２絶縁膜ＩＬ２および第１絶縁膜ＩＬ１を順次エッチングし、ｎＭＩＳおよびｐＭＩＳのシリサイド層ＳＬに達する接続孔ＣＮＴを所定の箇所に形成する。
【００４４】
次に、接続孔ＣＮＴの内壁（側面および底面）にバリアメタル膜ＢＭを形成する。バリアメタル膜ＢＭは、例えばスパッタリング法により順次形成されるチタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜からなる積層膜（以下、スパッタリング−Ｔｉ／ＴｉＮ膜と記す）ＢＭ１と、このスパッタリング−Ｔｉ／ＴｉＮ膜ＢＭ１上にＣＶＤ法により形成される窒化チタン（ＴｉＮ）膜（以下、ＣＶＤ−ＴｉＮ膜と記す）ＢＭ２とから構成される。
【００４５】
次に、図６に示すように、ＣＶＤ−ＴｉＮ膜ＢＭ２上に接続孔ＣＮＴの内部を埋め込むように金属膜、例えばタングステン（Ｗ）膜を堆積した後、例えばＣＭＰ法によりタングステン（Ｗ）膜、ＣＶＤ−Ｔｉ膜ＢＭ２、およびスパッタリング−Ｔｉ／ＴｉＮ膜ＢＭ１を研磨して、接続孔ＣＮＴの内部にこれらの膜を残す。これによって、接続孔ＣＮＴの内部にタングステン（Ｗ）膜を主導電材料とするプラグＰＧを形成する。
【００４６】
次に、図７に示すように、半導体基板ＳＷ１の主面上にストッパ絶縁膜ＩＭＳおよび配線形成用の絶縁膜ＩＭを順次形成する。ストッパ絶縁膜ＩＭＳは絶縁膜ＩＭへの溝加工の際にエッチングストッパとなる膜であり、絶縁膜ＩＭに対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜ＩＭＳは、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とし、絶縁膜ＩＭは、例えばプラズマＣＶＤ法により形成される酸化シリコン膜とすることができる。なお、ストッパ絶縁膜ＩＭＳと絶縁膜ＩＭには次に説明する第１層目の配線ＭＬ１が形成される。
【００４７】
次に、図８に示すように、レジストパターンをマスクとしたドライエッチングによってストッパ絶縁膜ＩＭＳおよび絶縁膜ＩＭの所定の領域に配線溝ＭＴを形成した後、半導体基板ＳＷ１の主面上にバリアメタル膜ＢＭＥを形成する。バリアメタル膜ＢＭＥは、例えば窒化チタン（ＴｉＮ）膜、タンタル（Ｔａ）膜、または窒化タンタル（ＴａＮ）膜等である。続いてＣＶＤ法またはスパッタリング法によりバリアメタル膜ＢＭＥ上に銅（Ｃｕ）のシード層を形成し、さらに電解めっき法を用いてシード層上に銅（Ｃｕ）めっき膜を形成する。銅（Ｃｕ）めっき膜により配線溝ＭＴの内部を埋め込む。続いて配線溝ＭＴ以外の領域の銅（Ｃｕ）めっき膜、シード層、およびバリアメタル膜ＢＭＥを、例えばＣＭＰ法により除去して、配線溝ＭＴの内部に銅（Ｃｕ）を主導電材料とする第１層目の配線ＭＬ１を形成する。
【００４８】
その後、さらに上層の配線を形成し、外部からの水分や不純物の侵入防止およびα線の透過の抑制を行うパッシベーション膜を形成することにより、実施の形態１による半導体装置が略完成するが、それらの説明は省略する。
【００４９】
このように、実施の形態１によれば、プラズマＣＶＤ装置ＰＣのチャンバＣＨ内のプラズマＰＬからアースポイントＧＰに向かって流れるリターン電流を、チャンバＣＨの外壁部ＣＨＢの外側表面に接触するように設置した電流センサＣＳで測定することによって、プラズマＣＶＤ装置ＰＣの装置状態の異常を検知することができる。異常を検知した場合は、早急にプラズマＣＶＤ装置ＰＣのメンテナンスを行うことにより、例えばプラズマＣＶＤ装置ＰＣの装置状態の経時変化または複数のプラズマＣＶＤ装置ＰＣ間の装置状態のバラツキを抑制することができる。
【００５０】
（実施の形態２）
実施の形態２によるスパッタリング装置について図９〜図１３を用いて説明する。図９はスパッタリング装置の一例の要部断面図である。図１０は調査用のＲＦ信号入力用治具の一例の要部断面図である。図１１はスパッタリング装置のチャンバの外壁部の外側表面において測定したリターン電流出力の最大値と最小値との差の分布の一例を示すグラフ図である。図１２はスパッタリング装置のチャンバの外壁部の複数の外側表面において測定した、ターゲットの位置がずれていない場合のリターン電流出力を示すグラフ図である。図１３はスパッタリング装置のチャンバの外壁部の複数の外側表面において測定した、ターゲットの位置がずれた場合のリターン電流出力を示すグラフ図である。
【００５１】
図９に示すように、スパッタリング装置ＰＳのチャンバＣＨＡ内には、半導体ウエハが載置されるステージＳＴ、およびステージＳＴと対向する側にスパッタ材料のターゲットＴＧが配置されている。ターゲットＴＧには、直流電源が接続されているが、ターゲットＴＧとチャンバＣＨＡとはシールドフランジＳＦにより電気的に絶縁されている。また、チャンバＣＨＡ内には、アースシールドＧＳが設けられている。チャンバＣＨＡの材質は、例えばステンレス鋼またはアルミニウム（Ａｌ）などの金属である。チャンバＣＨＡの外壁部ＣＨＡＢには、チャンバＣＨＡをアースポイント（接地電位部位）ＧＰＯに接続して接地電位に固定するためのアース線ＧＬＩが取り付けられている。また、ステージＳＴも、チャンバＣＨＡおよびアース線ＧＬＩを介して接地電位に固定されている。
【００５２】
スパッタリング装置ＰＳは、例えば前述した実施の形態１の半導体装置の製造工程において、接続孔ＣＮＴの内壁（側面および底面）にスパッタリング法によりスパッタリング−Ｔｉ／ＴｉＮ膜ＢＭ１を形成する際に使用される（前述の図５参照）。
【００５３】
このようなスパッタリング装置ＰＳにおいては、例えばターゲットＴＧの位置が所定の位置からずれた場合、異常放電が発生して異物発生の原因となる。そのため、ターゲットＴＧの位置ずれを早期に診断することが必要となる。
【００５４】
そこで、実施の形態２によるスパッタリング装置ＰＳでは、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面に電流センサＣＳを取り付けて、リターン電流を測定することにより、スパッタリング装置ＰＳの異常を検知する。しかし、前述した実施の形態１で説明したプラズマＣＶＤ装置ＰＣと異なり、スパッタリング装置ＰＳでは、スパッタリング中はＤＣ放電のため、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面にリターン電流は流れず、チャンバＣＨＡの外壁部ＣＨＡＢの中をリターン電流は流れる。このため、スパッタリング中は電流センサＣＳでリターン電流を測定することができない。
【００５５】
そこで、図１０に示す調査用のＲＦ信号入力用治具（第１治具）ＳＴＤを用いる。スパッタリング装置ＰＳに調査用のＲＦ信号入力用治具ＳＴＤを取り付け、スパッタリングを行っていないときに、調査用のＲＦ信号入力用治具ＳＴＤに備わる高周波電源部ＲＦＳに高周波電圧を印加して、電流センサＣＳでリターン電流を測定する。以下に、電流センサＣＳによるリターン電流の測定方法を具体的に説明する。
【００５６】
まず、調査用のＲＦ信号入力用治具ＳＴＤを準備する。この調査用のＲＦ信号入力用治具ＳＴＤは、高周波電源部ＲＦＳと、電極ＥＤと、高周波電源部ＲＦＳと電極ＥＤとを繋ぐ同軸ケーブルＣＣと、電極ＥＤの一部を露出させて電極ＥＤの周囲に形成された絶縁物ＩＢと、電極ＥＤの一部を露出させて電極ＥＤおよび絶縁物ＩＢの周囲に設けられたアースシールドＧＳＨとから構成される。アースシールドＧＳＨは、例えばステンレス鋼またはアルミニウム（Ａｌ）等の金属からなる。
【００５７】
次に、スパッタリング装置ＰＳのチャンバＣＨＡの外壁部ＣＨＡＢの外側表面に電流センサＣＳを取り付ける。電流センサＣＳとチャンバＣＨＡの外壁部ＣＨＡＢとの間に空隙ができないように、電流センサＣＳをチャンバＣＨＡの外壁部ＣＨＡＢに密着させる必要はない。例えば電流センサＣＳとチャンバＣＨＡの外壁部ＣＨＡＢとの間隔は０〜５ｍｍであれば良い。
【００５８】
次に、スパッタリングを行っていない状態において、スパッタリング装置ＰＳのターゲットＴＧと電気的に繋がる導電部分に調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤを接触させる。ターゲットＴＧと電気的に繋がる導電部分とは、例えば直流電圧を印加するＤＣケーブルを差し込む端子部であり、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤを接触させる際には、ＤＣケーブルは取り外す。そして、調査用のＲＦ信号入力用治具ＳＴＤの高周波電源部ＲＦＳに高周波電圧を印加して、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤ→ターゲットＴＧ→シールドフランジＳＦ→チャンバＣＨＡの外壁部ＣＨＡＢの外側表面を経て、アースポイントＧＰＯに向かってリターン電流を流す。このとき、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面を流れるリターン電流は、表皮効果により、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面近傍を流れることになる。従って、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤからアースポイントＧＰＯに向かって流れるリターン電流を、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面に接触するように設置した電流センサＣＳで測定することができる。
【００５９】
次に、電流センサＣＳの位置を変えて、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面の複数箇所において、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤからアースポイントＧＰＯに向かって流れるリターン電流を測定する。ターゲットＴＧの位置がずれている場合は、ターゲットＴＧの一部がターゲットＴＧの他部よりもアースシールドＧＳに近づくため、リターン電流が流れやすくなる。
【００６０】
次に、各測定箇所におけるリターン電流からターゲットＴＧの位置ずれを判断する。なお、ターゲットＴＧの位置がずれていない場合は、どこの箇所であっても理想的にはリターン電流は流れない。しかし、スパッタリング装置ＰＳに設置される種々の部材により、ターゲットＴＧの位置がずれていない場合であってもリターン電流が流れる箇所がある。このような場合には、例えばリターン電流の最大値と最小値との差を求めて、その差の分布の広がりによって、ターゲットの位置ずれを評価する。
【００６１】
図１１に、スパッタリング装置ＰＳのチャンバＣＨＡの外壁部ＣＨＡＢの外側表面において測定したリターン電流出力の最大値と最小値との差の分布の一例を示すグラフ図を示す。リターン電流出力はチャンバＣＨＡの外壁部ＣＨＡＢの外側表面の８箇所で測定している。図１１に示すグラフ図は、図１２および図１３に示すリターン電流出力から得られたリターン電流出力の最大値と最小値との差をまとめて示している。
【００６２】
ターゲットＴＧの位置がずれた場合は、ターゲットＴＧの位置がずれていない場合と比べて、リターン電流出力の最大値と最小値との差の分布の広がりが大きくなっていることが分かる。また、リターン電流出力の最大値と最小値との差の分布の広がる方向によって、ターゲットＴＧの位置がずれている方向を判断することができる。
【００６３】
実施の形態２では、一例として、スパッタリング装置ＰＳに備わるターゲットＴＧの位置ずれまたは異常放電を確認する場合の診断方法について説明したが、他の部分にも適用できることは言うまでもない。例えばスパッタリング装置ＰＳに備わるステージＳＴの導通、絶縁状態を診断することができる。この場合は、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤをステージＳＴに接触させる。そして、ステージＳＴとアースポイントＧＰＯとの間で、チャンバＣＨＡの外壁部ＣＨＡＢの外側表面に取り付けた電流センサＣＳによってリターン電流を測定する。
【００６４】
このように、実施の形態２によれば、ターゲットＴＧに電気的に繋がる電極に調査用のＲＦ信号入力用治具ＳＴＤを取り付け、調査用のＲＦ信号入力用治具ＳＴＤとアースポイントＧＰＯとの間に電流センサＣＳを取り付けて、調査用のＲＦ信号入力用治具ＳＴＤに備わる高周波電源部ＲＦＳに高周波電圧を印加することにより、ターゲットＴＧを介して流れるリターン電流を電流センサＣＳで測定することができる。これにより、短時間で、かつ容易にスパッタリング装置ＰＳのターゲットＴＧの位置ずれまたは異常放電を診断することができる。
【００６５】
（実施の形態３）
前述した実施の形態１によるプラズマＣＶＤ装置ＰＣでは、プラズマ処理中に、プラズマＰＬからアースポイントＧＰに向かって流れるリターン電流を、チャンバＣＨの外壁部ＣＨＢの外側表面に接触するように設置した電流センサＣＳで測定することによって、プラズマＣＶＤ装置ＰＣの装置状態の異常を検知した。
【００６６】
実施の形態３では、プラズマ処理を行っていないときに、前述した実施の形態２において説明した調査用のＲＦ信号入力用治具（第１治具）ＳＴＤを用いて、プラズマＣＶＤ装置ＰＣに備わる各部品の導通、絶縁状態を診断する。
【００６７】
実施の形態３によるプラズマＣＶＤ装置に備わる各部品の導通、絶縁状態を診断する方法について図１４および図１５を用いて説明する。図１４はプラズマＣＶＤ装置の一例の要部断面図である。図１５（ａ）はプラズマＣＶＤ装置のサセプタプレートとヒータとの導通が正常な場合のリターン電流出力を示すグラフ図、（ｂ）はプラズマＣＶＤ装置のサセプタプレートとヒータとの導通が異常な場合のリターン電流出力を示すグラフ図である。
【００６８】
図１４に示すように、プラズマＣＶＤ装置ＰＣは、前述した実施の形態１において説明したプラズマＣＶＤ装置ＰＣと同様であるので、ここでの説明は省略する。
【００６９】
プラズマＣＶＤ装置ＰＣに備わるサセプタプレートＳＰとヒータＨＴとの導通、絶縁状態を診断するために、前述の図１０に示した調査用のＲＦ信号入力用治具ＳＴＤと電流センサＣＳを用いる。すなわち、プラズマ処理を行っていないときに、サセプタプレートＳＰ上に調査用のＲＦ信号入力用治具ＳＴＤを載置し、ヒータＨＴの表面に電流センサＣＳを取り付ける。そして、調査用のＲＦ信号入力用治具ＳＴＤに備わる高周波電源部ＲＦＳに高周波電圧を印加し、ヒータＨＴに取り付けた電流センサＣＳでリターン電流を測定する。以下に、電流センサＣＳによるリターン電流の測定方法を具体的に説明する。
【００７０】
まず、プラズマ処理を行っていない状態において、サセプタプレートＳＰ上に調査用のＲＦ信号入力用治具ＳＴＤを載置し、サセプタプレートＳＰに調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤを接触させる。また、ヒータＨＴの表面に電流センサＣＳを取り付ける。電流センサＣＳは、電流センサＣＳとヒータＨＴの表面との間に空隙ができないように、電流センサＣＳをヒータＨＴに密着させる必要はない。例えば電流センサＣＳとヒータＨＴとの間隔は０〜５ｍｍであれば良い。サセプタプレートＳＰおよびヒータＨＴはプラズマＣＶＤ装置ＰＣに取り付けた状態であり、これらを取り外す必要はない。
【００７１】
次に、調査用のＲＦ信号入力用治具ＳＴＤの高周波電源部ＲＥＦに高周波電圧を印加して、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤ→サセプタプレートＳＰ→ヒータＨＴ→チャンバＣＨの外壁部ＣＨＢの外側表面を経て、アースポイントＧＰに向かってリターン電流を流す。このとき、ヒータＨＴの表面を流れるリターン電流は、表皮効果により、ヒータＨＴの表面近傍を流れることになる。従って、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤからアースポイントＧＰに向かって流れるリターン電流を、ヒータＨＴに接触するように設置した電流センサＣＳで測定することができる。
【００７２】
図１５に示すように、サセプタプレートＳＰとヒータＨＴとの導通が劣化した場合のリターン電流（図１５（ｂ））は、サセプタプレートＳＰとヒータＨＴとの導通が良好な場合のリターン電流（図１５（ａ））よりも減少する。そこで、予めサセプタプレートＳＰとヒータＨＴとの導通が良好な場合のリターン電流の範囲を測定しておき、この範囲を外れた場合は、サセプタプレートＳＰとヒータＨＴとの導通が不良であると判断する。このような場合は、例えばサセプタプレートＳＰを交換するなどの措置をとることにより、成膜異常やチャージダメージの発生を防ぐことができる。
【００７３】
実施の形態３では、一例として、プラズマＣＶＤ装置ＰＣのサセプタプレートＳＰとヒータＨＴとの導通、絶縁状態を確認する場合の診断方法について説明したが、他の部分にも適用できることは言うまでもない。例えばプラズマＣＶＤ装置ＰＣの電極ＲＦＥ上に調査用のＲＦ信号入力用治具ＳＴＤを載置し、電極ＲＦＥに調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤを接触させることにより、電極ＲＦＥとチャンバＣＨの外壁部ＣＨＢとの導通、絶縁状態を確認することができる。
【００７４】
このように、実施の形態３によれば、プラズマＣＶＤ装置ＰＣに備わる部品に調査用のＲＦ信号入力用治具ＳＴＤを取り付け、その部品とアースポイントＧＰとの間に電流センサＣＳを取り付けて、調査用のＲＦ信号入力用治具ＳＴＤに備わる高周波電源部ＲＦＳに高周波電圧を印加することにより、部品を介して流れるリターン電流を電流センサＣＳで測定することができる。従って、プラズマＣＶＤ装置ＰＣから部品を取り外す必要はなく、また、プラズマＣＶＤ装置ＰＣを稼働させる必要もない。これにより、短時間で、かつ容易にプラズマＣＶＤ装置ＰＣに備わる部品の導通、絶縁状態を診断することができる。
【００７５】
（実施の形態４）
前述した実施の形態３では、プラズマ処理を行っていないときに、前述した実施の形態２において説明した調査用のＲＦ信号入力用治具ＳＴＤを用いて、プラズマ処理装置に備わる各部品を取り付けた状態で、各部品の導通、絶縁状態を診断した。
【００７６】
実施の形態４では、プラズマ処理装置に備わる各部品をプラズマ処理装置から取り外し、専用の治具を用いて、各部品の導通、絶縁状態を診断する。例えばプラズマ処理装置に取り付ける前に、予め各部品の導通、絶縁状態を診断することにより、プラズマ処理装置の異常を未然に防ぐことができる。
【００７７】
例えばスパッタリング装置の電極として用いられる静電チャックの導通、絶縁状態を診断することができる。静電チャックの表面には、例えば１５μｍ程度の厚さの絶縁膜が形成されているが、この絶縁膜に異常があると半導体ウエハが吸着できなくなり、プロセス特性の変動や半導体ウエハの搬送異常等が発生する。
【００７８】
実施の形態４による静電チャックの導通、絶縁状態を診断する方法について図１６を用いて説明する。図１６は静電チャックの導通、絶縁状態の診断方法を説明する静電チャックの要部断面図である。
【００７９】
図１６に示すように、静電チャックＥＣの導通、絶縁状態を診断するために、前述の図１０に示した調査用のＲＦ信号入力用治具（第１治具）ＳＴＤと、電流センサＣＳと、金属の板からなる台座治具（第２治具）ＢＤとを用いる。すなわち、アース線ＧＬＮが接続されている台座治具ＢＤ上に静電チャックＥＣを載置し、静電チャックＥＣ上に調査用のＲＦ信号入力用治具ＳＴＤを載置する。さらに、台座治具ＢＤのアース線ＧＬＮが接続されている部分と静電チャックＥＣとの間の台座治具ＢＤの表面に電流センサＣＳを取り付ける。アース線ＧＬＮはアースポイント（接地電位部位）ＧＰＩに接続されている。そして、調査用のＲＦ信号入力用治具ＳＴＤに備わる高周波電源部ＲＦＳに高周波電圧を印加し、台座治具ＢＤの表面に取り付けた電流センサＣＳでリターン電流を測定する。以下に、電流センサＣＳによるリターン電流の測定方法を具体的に説明する。
【００８０】
まず、台座治具ＢＤ上に静電チャックＥＣを載置し、静電チャックＥＣ上に調査用のＲＦ信号入力用治具ＳＴＤを載置し、そして静電チャックＥＣに調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤを接触させる。また、台座治具ＳＴＤのアース線ＧＬＮが接続されている部分と静電チャックＥＣとの間の台座治具ＢＤの表面に電流センサＣＳを取り付ける。ここで、電流センサＣＳと台座治具ＢＤの表面との間に空隙ができないように、電流センサＣＳを台座治具ＢＤに密着させる必要はない。例えば電流センサＣＳと台座治具ＢＤの表面との間隔は０〜５ｍｍであれば良い。
【００８１】
次に、調査用のＲＦ信号入力用治具ＳＴＤの高周波電源部ＲＦＳに高周波電圧を印加して、調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤ→静電チャックＥＣ→台座治具ＢＤの表面を経て、アースポイントＧＰＩに向かってリターン電流を流す。このとき、台座治具ＢＤの表面を流れるリターン電流は、表皮効果により、台座治具ＢＤの表面近傍を流れることになる。従って、調査用のＲＦ信号入力用治具ＢＤの電極ＥＤからアースポイントＧＰＩに向かって流れるリターン電流を、台座治具ＢＤの表面に接触するように設置した電流センサＣＳで測定することができる。
【００８２】
静電チャックＥＣの表面には、例えば１５μｍ程度の厚さの絶縁膜ＩＦが形成されているが、この絶縁膜ＩＦに異常があるとリターン電流は設定値よりも増加するまたは減少することになる。ここで絶縁膜ＩＦの異常とは、例えば絶縁膜ＩＦの組成や厚さのばらつきが大きいこと、または一部に欠陥があることなどを言う。そこで、予め正常な絶縁膜ＩＦを有する静電チャックＥＣのリターン電流の範囲を測定しておき、この範囲を外れた場合は、絶縁膜ＩＦが異常であると判断する。このような場合は、例えばスパッタリング装置に静電チャックＥＣを設置する前に、静電チャックＥＣを交換するなどの措置をとることができる。
【００８３】
実施の形態４では、一例として、静電チャックＥＣの導通、絶縁状態を確認する場合の診断方法について説明したが、スパッタリング装置ＰＳの他の部分、または他のプラズマ処理装置にも適用できることはうまでもない。例えばプラズマＣＶＤ装置ＰＣに備わるサセプタプレートＳＰとヒータＨＴとの導通、絶縁状態を確認することができる（前述の図１Ａ参照）。この場合は、台座治具ＢＤとヒータＨＴとを接触させて、台座治具ＢＤ上にサセプタプレートＳＰとヒータＨＴを載置し、サセプタプレートＳＰ上に調査用のＲＦ信号入力用治具ＳＴＤを載置し、そしてサセプタプレートＳＰに調査用のＲＦ信号入力用治具ＳＴＤの電極ＥＤを接触させる。
【００８４】
このように、実施の形態４によれば、プラズマ処理装置に各部品を取り付ける前に、予め各部品の導通、絶縁状態を診断することができるので、プラズマ処理装置の異常を未然に防ぐことができる。
【００８５】
前述した実施の形態１〜４では、プラズマ処理装置およびその構成部品の導通、絶縁状態を診断する方法について説明したが、プラズマを利用しない半導体装置の製造装置およびその構成部品にも上記導通、絶縁状態を診断する方法を適用することができることは言うまでもない。
【００８６】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００８７】
ＢＤ  台座治具（第２治具）
ＢＭ  バリアメタル膜
ＢＭ１  スパッタリング−Ｔｉ／ＴｉＮ膜
ＢＭ２  ＣＶＤ−ＴｉＮ膜
ＢＭＥ  バリアメタル膜
ＣＣ  同軸ケーブル
ＣＨ，ＣＨＡ  チャンバ
ＣＨＢ，ＣＨＡＢ  外壁部
ＣＮＴ  接続孔
ＣＳ  電流センサ
ＥＣ  静電チャック
ＥＤ  電極
ＥＶ  ガス排気口
ＦＣ  電源ケーブル
ＧＥｎ，ＧＥｐ  ゲート電極
ＧＩ  ゲート絶縁膜
ＧＬ，ＧＬＩ，ＧＬＮ  アース線
ＧＰ，ＧＰＩ，ＧＰＯ  アースポイント（接地電位部位）
ＧＳ，ＧＳＨ  アースシールド
ＧＳＰ  ガス供給部
ＨＴ  ヒータ
ＩＢ  絶縁物
ＩＦ  絶縁膜
ＩＬ  層間絶縁膜
ＩＬ１  第１絶縁膜
ＩＬ２  第２絶縁膜
ＩＭ  絶縁膜
ＩＭＳ  ストッパ絶縁膜
ＩＳ  分離部
ＭＢ  整合器（マッチングボックス）
ＭＬ１  配線
ＭＴ  配線溝
ＮＷ  ｎウェル
ＰＣ  プラズマＣＶＤ装置
ＰＧ  プラグ
ＰＬ  プラズマ
ＰＳ  スパッタリング装置
ＰＷ  ｐウェル
ＲＦ，ＲＦＳ  高周波電源部
ＲＦＥ  電極
ＳＣ  シールドカバー
ＳＤｎ  ｎ型半導体領域
ＳＤｐ  ｐ型半導体領域
ＳＦ  シールドフランジ
ＳＬ  シリサイド層
ＳＰ  サセプタプレート
ＳＰＬ  シャワープレート
ＳＴ  ステージ
ＳＴＤ  調査用のＲＦ信号入力用治具（第１治具）
ＳＷ  半導体ウエハ
ＳＷ１  半導体基板
ＳＷＡ  サイドウォール
ＴＧ  ターゲット
【図１Ａ】
2014107395.tif 000003
【図１Ｂ】
2014107395.tif 000004
【図２】
2014107395.tif 000005
【図３】
2014107395.tif 000006
【図４】
2014107395.tif 000007
【図５】
2014107395.tif 000008
【図６】
2014107395.tif 000009
【図７】
2014107395.tif 000010
【図８】
2014107395.tif 000011
【図９】
2014107395.tif 000012
【図１０】
2014107395.tif 000013
【図１１】
2014107395.tif 000014
【図１２】
2014107395.tif 000015
【図１３】
2014107395.tif 000016
【図１４】
2014107395.tif 000017
【図１５】
2014107395.tif 000018
【図１６】
2014107395.tif 000019