(57)【要約】【課題】実装時に損傷しにくいセラミック電子部品を提供する。【解決手段】長さ方向及び厚み方向に沿った断面において、第１及び第２の外部電極１３，１４のそれぞれの第１の主面１０ａ上に位置する部分１３ａ、１４ａの表面が凸状である。セラミック電子部品１を平坦面の上に、第１の主面１０ａが平坦面と対向するように配置したときに、第１の主面１０ａが平坦面と接触しない範囲で、第１の主面１０ａが凸状となるようにセラミック素体１０が反っている。【選択図】図６
2014146690.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
前記セラミック素体の少なくとも前記第１の主面の上において、前記長さ方向に沿って相互に間隔をおいて配された第１及び第２の外部電極と、
を備え、
長さ方向及び厚み方向に沿った断面において、前記第１及び第２の外部電極のそれぞれの前記第１の主面上に位置する部分の表面が凸状であるセラミック電子部品であって、
前記第１の主面が実装面とされ、
前記セラミック電子部品を平坦面の上に、前記第１の主面が前記平坦面と対向するように配置したときに、前記第１の主面が前記平坦面と接触しない範囲で、前記第１の主面が凸状となるように前記セラミック素体が反っている、セラミック電子部品。
【請求項２】
前記第１及び第２の外部電極のそれぞれの前記第１の主面上に位置する部分の長さ方向に沿った最大距離ｅが、前記セラミック素体の厚み方向に沿った寸法ＤＴより大きい、請求項１に記載のセラミック電子部品。
【請求項３】
前記セラミック素体の厚み方向に沿った寸法、長さ方向に沿った寸法、幅方向に沿った寸法を、それぞれ、ＤＴ，ＤＷ，ＤＬとしたときに、ＤＴ＜ＤＷ＜ＤＬ及びＤＴ≦０．３ｍｍが満たされる、請求項１または２に記載のセラミック電子部品。
【請求項４】
前記第１の外部電極の前記第１の主面上に位置する部分の幅方向における中央部の長さ方向に沿った寸法が、幅方向における端部の長さ方向に沿った寸法よりも大きく、
前記第２の外部電極の前記第１の主面上に位置する部分の幅方向における中央部の長さ方向に沿った寸法が、幅方向における端部の長さ方向に沿った寸法よりも大きい、請求項１〜３のいずれか一項に記載のセラミック電子部品。
【請求項５】
前記第１の外部電極は、前記第１の端面上から前記第１の主面上に至るように設けられており、
前記第２の外部電極は、前記第２の端面上から前記第１の主面上に至るように設けられている、請求項１〜４のいずれか一項に記載のセラミック電子部品。
【請求項６】
複数の凹部が長手方向に沿って設けられた長尺状のキャリアテープと、前記キャリアテープに前記複数の凹部を覆うように設けられたカバーテープとを有するテープと、
前記凹部内に配されたセラミック電子部品と、
を備えるテーピング電子部品連であって、
前記セラミック電子部品は、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
前記セラミック素体の少なくとも前記第１の主面の上において、前記長さ方向に沿って相互に間隔をおいて配された第１及び第２の外部電極と、
を備え、
長さ方向及び厚み方向に沿った断面において、前記第１及び第２の外部電極のそれぞれの前記第１の主面上に位置する部分の表面が凸状であり、
前記セラミック電子部品を平坦面の上に、前記第１の主面が前記平坦面と対向するように配置したときに、前記第１の主面が前記平坦面と接触しない範囲で、前記第１の主面が凸状となるように前記セラミック素体が反っており、
前記複数のセラミック電子部品は、前記第１の主面が凹部の底面側を向くように配されている、テーピング電子部品連。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品及びテーピング電子部品連に関する。
【背景技術】
【０００２】
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化・薄型化が進んでいる。
【０００３】
特許文献１には、配線基板を薄型化する方法として、セラミック電子部品を配線基板に埋め込み、かつ、セラミック電子部品の上に形成されたビアホール電極により、セラミック電子部品への配線を構成する方法が提案されている。この方法によれば、配線基板の表面にセラミック電子部品を配置する領域を確保する必要がないばかりか、セラミック電子部品への配線を設ける領域を、セラミック電子部品が設けられる領域とは別個に確保する必要がない。従って、部品内蔵配線基板を小型化することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１００８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
配線基板に内蔵されるセラミック電子部品などにおいては、薄型であることが要求される。しかしながら、セラミック素体を薄型化すると、セラミック電子部品の強度が低くなり、実装時等において、セラミック電子部品が損傷しやすくなる。
【０００６】
本発明の主な目的は、実装時に損傷しにくいセラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るセラミック電子部品は、セラミック素体と、第１及び第２の外部電極とを備える。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１及び第２の外部電極は、セラミック素体の少なくとも第１の主面の上において、長さ方向に沿って相互に間隔をおいて配されている。長さ方向及び厚み方向に沿った断面において、第１及び第２の外部電極のそれぞれの第１の主面上に位置する部分の表面が凸状である。第１の主面が実装面とされる。セラミック電子部品を平坦面の上に、第１の主面が平坦面と対向するように配置したときに、第１の主面が平坦面と接触しない範囲で、第１の主面が凸状となるようにセラミック素体が反っている。
【０００８】
本発明に係るセラミック電子部品のある特定の局面では、第１及び第２の外部電極のそれぞれの第１の主面上に位置する部分の長さ方向に沿った最大距離ｅが、セラミック素体の厚み方向に沿った寸法ＤＴより大きい。
【０００９】
本発明に係るセラミック電子部品の別の特定の局面では、セラミック素体の厚み方向に沿った寸法、長さ方向に沿った寸法、幅方向に沿った寸法を、それぞれ、ＤＴ，ＤＷ，ＤＬとしたときに、ＤＴ＜ＤＷ＜ＤＬ及びＤＴ≦０．３ｍｍが満たされる。
【００１０】
本発明に係るセラミック電子部品の他の特定の局面では、第１の外部電極の第１の主面上に位置する部分の幅方向における中央部の長さ方向に沿った寸法が、幅方向における端部の長さ方向に沿った寸法よりも大きい。第２の外部電極の第１の主面上に位置する部分の幅方向における中央部の長さ方向に沿った寸法が、幅方向における端部の長さ方向に沿った寸法よりも大きい。
【００１１】
本発明に係るセラミック電子部品のさらに他の特定の局面では、第１の外部電極は、第１の端面上から第１の主面上に至るように設けられている。第２の外部電極は、第２の端面上から第１の主面上に至るように設けられている。
【００１２】
本発明に係るテーピング電子部品連は、テープと、セラミック電子部品とを備える。テープは、長尺状のキャリアテープと、カバーテープとを有する。キャリアテープには、複数の凹部が長手方向に沿って設けられている。カバーテープは、キャリアテープに複数の凹部を覆うように設けられている。セラミック電子部品は、凹部内に配されている。セラミック電子部品は、セラミック素体と、第１及び第２の外部電極とを備える。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１及び第２の外部電極は、セラミック素体の少なくとも第１の主面の上において、長さ方向に沿って相互に間隔をおいて配されている。長さ方向及び厚み方向に沿った断面において、第１及び第２の外部電極のそれぞれの第１の主面上に位置する部分の表面が凸状である。セラミック電子部品を平坦面の上に、第１の主面が平坦面と対向するように配置したときに、第１の主面が平坦面と接触しない範囲で、第１の主面が凸状となるようにセラミック素体が反っている。複数のセラミック電子部品は、第１の主面が凹部の底面側を向くように配されている。
【発明の効果】
【００１３】
本発明によれば、実装時に損傷しにくいセラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態におけるセラミック電子部品の略図的斜視図である。
【図２】本発明の一実施形態におけるセラミック電子部品の略図的側面図である。
【図３】本発明の一実施形態におけるセラミック電子部品の略図的裏面図である。
【図４】図１の線ＩＶ−ＩＶにおける略図的断面図である。
【図５】参考例におけるセラミック電子部品の略図的側面図である。
【図６】本発明の一実施形態におけるセラミック電子部品の略図的側面図である。
【図７】本発明の一実施形態におけるテーピング電子部品連の略図的断面図である。
【図８】実施例において作製したセラミック電子部品の抗折強度を示す図である。
【図９】比較例において作製したセラミック電子部品の抗折強度を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１６】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１７】
図１〜図４に示されるように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、セラミック電子部品１の機能に応じた適宜のセラミック材料からなる。具体的には、セラミック電子部品１がコンデンサである場合は、セラミック素体１０を誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。なお、セラミック素体１０が誘電体セラミック材料を含む場合、セラミック素体１０には、所望するセラミック電子部品１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
【００１８】
本実施形態において、セラミック素体１０は、直方体状に設けられている。ここで、「直方体状」には、角部や稜線部が丸められた直方体が含まれるものとする。
【００１９】
セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００２０】
セラミック素体１０の寸法は、特に限定されないが、セラミック素体１０は、セラミック素体１０の厚み寸法をＤＴ、長さ寸法をＤＬ、幅寸法をＤＷとしたときに、ＤＴ＜ＤＷ＜ＤＬまたは、ＤＴ≦０．３ｍｍが満たされるような薄型のものであってもよい。具体的には、０．０５ｍｍ≦ＤＴ＜０．３ｍｍ、０．４ｍｍ≦ＤＬ≦１ｍｍ、０．３ｍｍ≦ＤＷ≦０．５ｍｍであってもよい。
【００２１】
図４に示されるように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が配されている。第１の内部電極１１は、第１の端面１０ｅに露出しており、第２の端面１０ｆ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。一方、第２の内部電極１２は、第２の端面１０ｆに露出しており、第１の端面１０ｅ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔに沿って相互に間隔をおいて交互に設けられている。第１の内部電極１１と第２の内部電極１２との間に設けられたセラミック部１０ｇの厚みは、例えば、０．５μｍ〜１０μｍ程度とすることができる。第１及び第２の内部電極１１，１２の厚みは、例えば、０．２μｍ〜２μｍ程度とすることができる。
【００２２】
第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。
【００２３】
セラミック素体１０の少なくとも第１の主面１０ａの上には、第１の内部電極１１に電気的に接続された第１の外部電極１３と、第２の内部電極１２に電気的に接続された第２の外部電極１４とが設けられている。第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。第１及び第２の外部電極１３，１４は、例えば、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどにより構成することができる。第１及び第２の外部電極１３，１４は、複数の導電層の積層体により構成されていてもよい。第１及び第２の外部電極１３，１４の厚みは、例えば、１０μｍ〜６０μｍ程度とすることができる。
【００２４】
第１の主面１０ａ上において、第１の外部電極１３と第２の外部電極１４とは、長さ方向Ｌに沿って相互に間隔をおいて配されている。
【００２５】
具体的には、第１の外部電極１３は、第１の端面１０ｅ上において第１の内部電極１１と電気的に接続されており、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように設けられている。すなわち、第１の外部電極１３は、第１の主面１０ａの上に配された第１の部分１３ａと、第２の主面１０ｂの上に配された第２の部分１３ｂと、第１の端面１０ｅの上に配された第３の部分１３ｃと、第１の側面１０ｃの上に配された第４の部分１３ｄと、第２の側面１０ｄの上に配された第５の部分１３ｅとを有する。第１の外部電極１３は、第３の部分１３ｃにおいて第１の内部電極１１と電気的に接続されている。
【００２６】
第２の外部電極１４は、第２の端面１０ｆ上において第２の内部電極１２と電気的に接続されており、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように設けられている。すなわち、第２の外部電極１４は、第１の主面１０ａの上に配された第１の部分１４ａと、第２の主面１０ｂの上に配された第２の部分１４ｂと、第２の端面１０ｆの上に配された第３の部分１４ｃと、第１の側面１０ｃの上に配された第４の部分１４ｄと、第２の側面１０ｄの上に配された第５の部分１４ｅとを有する。第２の外部電極１４は、第３の部分１４ｃにおいて第２の内部電極１２と電気的に接続されている。
【００２７】
なお、本発明において、第１及び第２の外部電極は、第１の主面の上に設けられていればよく、第２の主面や第１及び第２の側面、第１及び第２の端面の上に設けられている必要は必ずしもない。
【００２８】
第１及び第２の外部電極１３，１４を構成している少なくともひとつの導電層は、ディップ法などの、セラミック素体１０の一部を導電性ペーストに浸漬することにより形成したものである。このため、図４に示されるように、長さ方向Ｌ及び厚み方向Ｔに沿った断面において、第１及び第２の外部電極１３，１４のそれぞれの第１の主面１０ａ上に位置する第１の部分１３ａ、１４ａの表面が凸状である。すなわち、第１及び第２の外部電極１３，１４のそれぞれの第１の主面１０ａ上に位置する第１の部分１３ａ、１４ａが中央付近を頂部として厚み方向に盛り上がっている。また、図３に示されるように、第１の外部電極１３の第１の主面１０ａ上に位置する第１の部分１３ａの幅方向Ｗにおける中央部の長さ方向Ｌに沿った寸法Ｌ１は、幅方向Ｗにおける端部の長さ方向Ｌに沿った寸法Ｌ２よりも大きい。通常、Ｌ１は、Ｌ２の１．２倍〜２倍である。第２の外部電極１４の第１の主面１０ａ上に位置する第１の部分１４ａの幅方向Ｗにおける中央部の長さ方向Ｌに沿った寸法Ｌ３は、幅方向Ｗにおける端部の長さ方向Ｌに沿った寸法Ｌ４よりも大きい。通常、Ｌ３は、Ｌ４の１．２倍〜２倍である。
【００２９】
第１及び第２の外部電極１３，１４のそれぞれの第１の主面１０ａ上に位置する第１の部分１３ａ、１４ａの長さ方向Ｌに沿った最大距離ｅ（本実施形態において、ｅはＬ１，Ｌ３と等しい）は、ＤＬ／５以上であることが好ましく、ＤＬ／４以上であることがより好ましい。
【００３０】
ところで、通常は、図５に示されるように、セラミック素体１１０の第１及び第２の主面１１０ａ、１１０ｂは、平面状である。この場合、第１及び第２の外部電極１１３，１１４の第１の主面１１０ａ上に位置する部分１１３ａ，１１４ａの表面が凸状であると、セラミック電子部品１００を実装する際に、部分１１３ａの頂部と、部分１１４ａの頂部とが支点となり、支点間距離Ｌ１０が長くなる。このため、セラミック電子部品１００が実装時に加わる応力で破損しやすい。
【００３１】
一方、図６に示されるように、セラミック電子部品１では、セラミック電子部品１を平坦面の上に、第１の主面１０ａが平坦面と対向するように配置したときに、第１の主面１０ａが平坦面と接触しない範囲で、第１の主面１０ａが凸状となるように、セラミック素体１０が反っている。このため、セラミック電子部品１を実装する際には、第１の部分１３ａの頂部よりも中央寄りの部分と、第１の部分１４ａの頂部よりも中央寄りの部分とが支点となり、支点間距離Ｌ１１が短くなる。このため、実装時に応力が加わった際においても、セラミック電子部品１は破損しにくい。すなわち、セラミック電子部品１は、実装時に破損しにくいものである。
【００３２】
また、一般的に、第１及び第２の外部電極１３，１４の第１の主面１０ａ上に位置する部分１３ａ，１４ａは、長さ方向Ｌ及び幅方向Ｗの中央付近が最も厚くなりやすい。本実施形態では、Ｌ１がＬ２よりも大きく、Ｌ３がＬ４よりも大きいため、支点間距離Ｌ１１をより短くすることができる。従って、セラミック電子部品１は、実装時により破損しにくいものである。
【００３３】
例えば、セラミック電子部品１が、ＤＴ＜ＤＷ＜ＤＬまたは、ＤＴ≦０．３ｍｍが満たされるような薄型のものである場合は、応力が加わった際に破損しやすい。従って、本実施形態のように、第１の主面１０ａが凸状となり、第２の主面１０ｂが凹状となるようにセラミック素体１０を反らせておくことがより好ましい。
【００３４】
また、最大距離ｅが寸法ＤＴよりも大きい場合は、セラミック素体１０を反らせることにより支点間距離Ｌ１１を短縮できる効果がより大きく奏される。
【００３５】
図７は、本実施形態におけるテーピング電子部品連２の略図的断面図である。テーピング電子部品連２は、複数の上記セラミック電子部品１がテーピングにより固定されたものである。テーピング電子部品連２は、長尺状のテープ２０を有する。テープ２０は、長尺状のキャリアテープ２１と、長尺状のカバーテープ２２とを有する。キャリアテープ２１は、長手方向に沿って相互に間隔をおいて設けられた複数の凹部２１ａを有する。カバーテープ２２は、キャリアテープ２１の上に、複数の凹部２１ａを覆うように設けられている。複数の凹部２１ａのそれぞれにセラミック電子部品１が収容されている。複数のセラミック電子部品１は、第１の主面１０ａが凹部２１ａの底面側を向くように配されている。このため、テーピング電子部品連２の複数のセラミック電子部品１は、第２の主面１０ｂ側において吸着されて保持され、第１の主面１０ａ側が配線基板側を向くように実装される。このため、実装時にセラミック電子部品１が破損しにくい。
【００３６】
（実施例）
実際に下記の条件で、セラミック電子部品１と実質的に同様の構成を有するセラミック電子部品を２０個作製した。
【００３７】
セラミック素体の寸法：長さ１．０ｍｍ×幅０．５ｍｍ×厚み０．１０ｍｍ
セラミック材料：ＢａＴｉＯ３
容量を形成する内部電極を有する有効領域のセラミック部の厚み：７０μｍ（焼成後）
内部電極の積層数：２３枚
容量形成に寄与しない上外層または下外層のセラミック部の厚み：１５μｍ（焼成後）
セラミック電子部品の容量：０．１μＦ
セラミック電子部品の定格電圧：６．３Ｖ
外部電極：Ｃｕを含む焼成電極と、Ｃｕめっき膜との積層体
【００３８】
（比較例）
セラミック素体の第１及び第２の主面が平坦面であること以外は、実施例と実質的に同様の構成を有するセラミック電子部品を２０個作製した。
【００３９】
（評価）
基板上に第１の主面が基板と対向する、すなわち第１の主面が実装面となるように、ＡＥセンサーを内蔵した基板の上にセラミック電子部品を配置し、セラミック電子部品の中央部を先端の細い冶具で押圧し、素体が割れたときの音をＡＥセンサーで検知して、そのときに冶具に加わっていた荷重を抗折強度とすることにより、実施例及び比較例のそれぞれにおいて作製した２０個のセラミック電子部品の抗折強度を測定した。結果を図８及び図９並びに表１に示す。
【００４０】
【表１】
2014146690.tif 000003
【００４１】
図８及び図９並びに表１に示される結果から、第１の主面が凸状となるようにセラミック素体を反らせることにより、セラミック電子部品の抗折強度を向上できることが分かる。
【符号の説明】
【００４２】
１…セラミック電子部品
２…テーピング電子部品連
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック部
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１３ａ、１４ａ…第１の部分
１３ｂ、１４ｂ…第２の部分
１３ｃ、１４ｃ…第３の部分
１３ｄ、１４ｄ…第４の部分
１３ｅ，１４ｅ…第５の部分
１４…第２の外部電極
２０…テープ
２１…キャリアテープ
２１ａ…凹部
２２…カバーテープ
【図１】
2014146690.tif 000004
【図２】
2014146690.tif 000005
【図３】
2014146690.tif 000006
【図４】
2014146690.tif 000007
【図５】
2014146690.tif 000008
【図６】
2014146690.tif 000009
【図７】
2014146690.tif 000010
【図８】
2014146690.tif 000011
【図９】
2014146690.tif 000012