(57)【要約】【課題】ソフトスタート期間内に出力電圧を急低下させないようにしたＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、入力電源電圧が所定の電圧以下になったことを検出すると、第１の信号を所定論理に設定する信号生成部と、所定期間内に、出力電圧が徐々に上昇するように第１の電圧を生成する第１電圧制御部と、第１の電圧または基準電圧と、入力電源電圧に基づいて生成される出力電圧に相関する電圧と、の電圧差に応じた第２の信号を出力する誤差増幅器と、第１の信号と第２の信号とに基づいて、第３の信号と、ハイサイドスイッチおよびローサイドスイッチの切替制御信号とを生成する信号処理部と、所定期間が開始してから所定期間内にローサイドスイッチをオフさせる制御を行う出力電圧制御部と、を備える。【選択図】図１
2014107989.tif 000002
【特許請求の範囲】
【請求項１】
入力電源電圧が所定の電圧以下になったことを検出すると、第１の信号を所定論理に設定する信号生成部と、
所定期間内に、出力電圧が徐々に上昇するように第１の電圧を生成する第１電圧制御部と、
前記第１の電圧または基準電圧と、前記入力電源電圧に基づいて生成される出力電圧に相関する電圧と、の電圧差に応じた第２の信号を出力する誤差増幅器と、
前記第１の信号と前記第２の信号とに基づいて、第３の信号と、ハイサイドスイッチおよびローサイドスイッチの切替制御信号とを生成する信号処理部と、
前記所定期間が開始してから所定期間内に前記ローサイドスイッチをオフさせる制御を行う出力電圧制御部と、を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記出力電圧制御部は、前記第３の信号が所定論理の期間内に、前記出力電圧に相関する電圧と前記第１の電圧とを一致させる電圧一致制御部を有することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記第１電圧制御部は、前記入力電源電圧と接地電圧との間に直列接続される電流源およびキャパシタを有し、
前記電圧一致制御部は、前記第３の信号が所定論理の期間内に、前記電流源と前記キャパシタとの接続ノードの電圧と前記出力電圧に相関する電圧とを一致させるスイッチング素子を有し、
前記電流源は、前記第３の信号が所定論理の期間内は前記キャパシタへの充電を行わず、前記所定期間内に前記キャパシタへの充電を行うことを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記出力電圧制御部は、前記所定期間内で、かつ前記インダクタを介して前記ローサイドスイッチに電流が流れ込むことが検出された場合に、前記ローサイドスイッチを強制的にオフに設定する前記制御信号を生成することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第１電圧制御部は、
前記入力電源電圧と接地電圧との間に直列接続される電流源およびキャパシタと、
前記第３の信号が所定論理の期間内に、前記キャパシタを強制的に放電させる放電回路と、を有し、
前記出力電圧制御部は、
前記インダクタを介して前記ローサイドスイッチに電流が流れ込むことを検出する第１比較器と、
前記基準電圧と前記第１の電圧とを比較した結果に基づいて、前記所定期間か否かを検出する第２比較器と、
前記第１比較器の出力信号と前記第２比較器の出力信号とに基づいて、前記所定期間内で、かつ前記インダクタを介して前記ローサイドスイッチに電流が流れ込むことが検出された場合に、前記ローサイドスイッチを強制的にオフに設定する前記制御信号を生成する論理演算回路と、を備えることを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記誤差増幅器は、前記第１の電圧が前記基準電圧以下の場合には、前記第１の電圧と前記出力電圧に相関する電圧との電圧差に応じた信号を出力し、前記第１の電圧が前記基準電圧より大きい場合には、前記基準電圧と前記出力電圧に相関する電圧との電圧差に応じた信号を出力することを特徴とする請求項１乃至５のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記出力電圧に相関する電圧とは、前記出力電圧を抵抗分圧した電圧であることを特徴とする請求項１乃至６のいずれかに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ソフトスタート制御を行うＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＵＶＬＯ（Under Voltage Lock Out）機能を内蔵したＤＣ−ＤＣコンバータが知られている。ＵＶＬＯ機能は、ＤＣ−ＤＣコンバータへの入力電源電圧が閾値電圧以下になると、ＤＣ−ＤＣコンバータの動作を一時的に停止させて、誤動作を防止するものである。
【０００３】
また、一般的なＤＣ−ＤＣコンバータでは、起動時に、出力電圧を接地電圧から徐々に上昇させるソフトスタート機能を備えている。ソフトスタート機能では、ＤＣ−ＤＣコンバータの出力電圧を監視して、ラッシュ電流が流れないような制御を行っている。
【０００４】
ソフトスタート機能を設けると、起動時やＵＶＬＯ機能が実行された直後に出力電圧が接地電圧にまで下がりきっていない場合には、まず最初に出力電圧を強制的に接地電圧にまで下げようとする制御が働いてしまい、以下のような問題が発生する。
【０００５】
出力電圧を接地電圧にまで下げる際に、ＤＣ−ＤＣコンバータの出力段のインダクタに定格を超えるほどの大量の電流が逆方向に流れるおそれがある。このインダクタ電流を途中で止めることは困難なため、結果として、出力電圧が負電位にまで急低下してしまい、ＤＣ−ＤＣコンバータからの電圧供給を受けるシステム側にトラブルが発生するおそれがある。さらに、ＤＣ−ＤＣコンバータの出力端子に接続された出力平滑コンデンサの蓄積電荷を無駄に放電させることになり、消費電力の増大につながる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３５０１２２６号公報
【特許文献２】特許第３９５７０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本実施形態は、ソフトスタート動作中に出力電圧が低下しにくいＤＣ−ＤＣコンバータを提供するものである。
【課題を解決するための手段】
【０００８】
本実施形態では、入力電源電圧が所定の電圧以下になったことを検出すると、第１の信号を所定論理に設定する信号生成部と、
所定期間内に、出力電圧が徐々に上昇するように第１の電圧を生成する第１電圧制御部と、
前記第１の電圧または基準電圧と、前記入力電源電圧に基づいて生成される出力電圧に相関する電圧と、の電圧差に応じた第２の信号を出力する誤差増幅器と、
前記第１の信号と前記第２の信号とに基づいて、第３の信号と、ハイサイドスイッチおよびローサイドスイッチの切替制御信号とを生成する信号処理部と、
前記所定期間が開始してから所定期間内に前記ローサイドスイッチをオフさせる制御を行う出力電圧制御部と、を備えることを特徴とするＤＣ−ＤＣコンバータが提供される。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態によるＤＣ−ＤＣコンバータ１の概略構成を示すブロック図。
【図２】図１をより具体化したＤＣ−ＤＣコンバータ１の一例を示す回路図。
【図３】図１および図２のＤＣ−ＤＣコンバータ１の動作波形の一例を示す図。
【図４】第２の実施形態によるＤＣ−ＤＣコンバータ１の概略構成を示すブロック図。
【図５】図４をより具体化したＤＣ−ＤＣコンバータ１の一例を示す回路図。
【図６】図４および図５のＤＣ−ＤＣコンバータ１の動作波形の一例を示す図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００１１】
（第１の実施形態）
図１は第１の実施形態によるＤＣ−ＤＣコンバータ１の概略構成を示すブロック図である。図１のＤＣ−ＤＣコンバータ１は、ＵＶＬＯ回路（信号生成部）２と、ソフトスタート制御部（第１電圧制御部）３と、誤差増幅器（Error-Amp）４と、信号処理部５と、出力電圧制御部６と、ハイサイドスイッチ７と、ローサイドスイッチ８と、プレドライバ９とを備えている。
【００１２】
ＵＶＬＯ回路２は、入力電源電圧Ｖinが所定の閾値電圧以下になったことを検出すると、例えばハイレベルのスタンバイ信号（以下、第１の信号）を生成する。この第１の信号は信号処理部５に入力される。信号処理部５は、第１の信号がハイレベルの間は、スタンバイ状態として認識する。
【００１３】
ソフトスタート制御部３は、起動時またはスタンバイ状態からの復帰時直後のソフトスタート期間（所定期間）内に、ＤＣ−ＤＣコンバータ１の出力電圧Ｖoutが徐々に上昇するようにソフトスタート電圧（第１の電圧）ＶCssを生成する。
【００１４】
ソフトスタート制御部３は、例えば図１に示すように、入力電源電圧Ｖinと接地電圧との間に直列接続される電流源１０およびソフトスタートコンデンサＣssを有する。電流源１０とソフトスタートコンデンサＣssとの間の電圧がソフトスタート電圧ＶCssである。
【００１５】
誤差増幅器４は、ソフトスタート電圧ＶCssまたは基準電圧Ｖrefと出力電圧Ｖoutに相関する電圧との電圧差に応じた信号（第２の信号）を出力する。出力電圧Ｖoutに相関する電圧とは、例えば出力電圧Ｖoutを抵抗分圧した分圧電圧ＶFBである。
【００１６】
誤差増幅器４が行う比較動作は、ソフトスタート電圧ＶCssと基準電圧Ｖrefとの高低差により異なる。より具体的には、誤差増幅器４は、ソフトスタート電圧ＶCssが基準電圧Ｖrefより高い場合は、基準電圧Ｖrefと出力電圧Ｖoutに相関する電圧とを比較し、ソフトスタート電圧ＶCssが基準電圧Ｖref以下の場合は、ソフトスタート電圧ＶCssと出力電圧Ｖoutに相関する電圧とを比較する。
【００１７】
信号処理部５は、ＵＶＬＯ回路２の出力信号と誤差増幅器４の出力信号とに基づいて、スタンバイ状態であることを示す信号（以下、第３の信号）と、ハイサイドスイッチ７およびローサイドスイッチ８の切替制御信号とを生成する。
【００１８】
出力電圧制御部６は、ソフトスタート期間の開始直後、すなわちソフトスタート期間が開始してから所定期間内にハイサイドスイッチ７とローサイドスイッチ８との接続ノードＬＸに接続されるインダクタＬを介してローサイドスイッチ８に電流が流れ込まないようにローサイドスイッチ８をオフさせる制御を行う。
【００１９】
出力電圧制御部６は、例えば図１に示すように、信号処理部５から出力された第３の信号を反転するインバータ１１と、このインバータ１１の出力信号によりオンまたはオフするＮＭＯＳトランジスタ（電圧一致制御部）１２とを有する。このＮＭＯＳトランジスタ１２のドレインには出力電圧Ｖoutに相関する電圧である分圧電圧ＶFBが印可され、ソースにはソフトスタート電圧ＶCssが印可されている。したがって、ＮＭＯＳトランジスタ１２は、インバータ１１の出力論理に応じて、分圧電圧ＶFBとソフトスタート電圧ＶCssとを一致させるか否かを切り替える。より具体的には、このＮＭＯＳトランジスタ１２は、スタンバイ状態の期間内は、出力電圧Ｖoutに相関する電圧とソフトスタート電圧ＶCssとを強制的に一致させる。
【００２０】
ハイサイドスイッチ７とローサイドスイッチ８は、入力電源電圧Ｖinと接地電圧との間に縦続接続されている。より具体的には、ＰＭＯＳトランジスタからなるハイサイドスイッチ７のソースには入力電源電圧Ｖinが印可され、ドレインはインダクタＬの一端ＬＸに接続されている。ＮＭＯＳトランジスタからなるローサイドスイッチ８のドレインは一端ＬＸに接続され、ソースは接地電圧に設定されている。
【００２１】
プレドライバ９は、信号処理部５からの切替制御信号に応じて、ハイサイドスイッチ７とローサイドスイッチ８を切替制御する。
【００２２】
インダクタＬの他端から出力電圧Ｖoutが出力される。インダクタＬの他端と接地電圧との間には、出力平滑コンデンサＣoutと出力抵抗ＲLとが並列接続されている。また、インダクタＬの他端と接地電圧との間には、２つの抵抗Ｒdet1，Ｒdet2が直接接続されており、これら抵抗Ｒdet1，Ｒdet2間の分圧電圧ＶFBは、出力電圧制御部６内のＮＭＯＳトランジスタ１２のドレインと誤差増幅器４の負入力端子に供給される。
【００２３】
図１の破線部で囲んだ部分は、ＩＣ化することが可能である。破線部以外の各回路素子は、ＩＣに外付けされるのが一般的である。なお、破線部内の一部の回路素子、例えばハイサイドスイッチ７とローサイドスイッチ８等も外付けされる場合もある。
【００２４】
また、ソフトスタート制御部３内のソフトスタートコンデンサＣssは、外付けしてもよし、ＩＣに内蔵してもよい。また、分圧電圧ＶFBを生成するための抵抗は、可変出力電圧Ｖoutを生成したい場合は外付けされる場合もあり、固定出力電圧Ｖoutを生成したい場合はＩＣに内蔵される場合もある。
【００２５】
図２は図１をより具体化したＤＣ−ＤＣコンバータ１の一例を示す回路図である。図２の信号処理部５は、位相補償回路１３と、ＰＷＭコンパレータ１４と、インバータ１５と、ＮＡＮＤゲート１６と、論理演算回路１７とを有する。
【００２６】
図２のＤＣ−ＤＣコンバータ１は、カレントモード型であり、電流検出部１８にてハイサイドスイッチ７に流れる電流に応じた基準電圧Ｖref1を生成し、この基準電圧Ｖref1と誤差増幅器４からの帰還信号とをＰＷＭコンパレータ１４で比較して、その比較信号でプレドライバ９を駆動する。
【００２７】
論理演算回路１７は、ＵＶＬＯ回路２がスタンバイ状態を示す信号を出力した場合と、イネーブル信号ＥＮがディセーブル状態を示す場合は、ハイサイドスイッチ７とローサイドスイッチ８の両方ともオフする。
【００２８】
なお、ＤＣ−ＤＣコンバータ１の具体的な構成は図２に示したものに限定されず、例えば電圧モード型でもよい。電圧モード型の場合、基準電圧Ｖref1として三角波電圧信号を入力するのが一般的である。
【００２９】
図３は図１および図２のＤＣ−ＤＣコンバータ１の動作波形の一例を示す図である。図３の例では、時刻ｔ０〜ｔ１はイネーブル信号ＥＮがローであり、ＤＣ−ＤＣコンバータ１は動作停止状態である。時刻ｔ１でイネーブル信号ＥＮがハイレベルになると、ＤＣ−ＤＣコンバータ１は起動を開始し、起動直後の時刻ｔ１〜ｔ２の間はソフトスタート期間になる。時刻ｔ１では、ソフトスタート電圧ＶCssと出力電圧Ｖoutはともにほぼ接地電圧であり、誤差増幅器４は、ソフトスタート電圧ＶCssと出力電圧Ｖoutに相関する電圧である分圧電圧ＶFBとの電圧差に応じた信号を生成する。信号処理部５は、ソフトスタート電圧ＶCssと分圧電圧ＶFBとが一致するように、誤差増幅器４の出力信号に応じてハイサイドスイッチ７とローサイドスイッチ８を切替制御する。これにより、ソフトスタート電圧ＶCssと出力電圧Ｖoutはともに、徐々に上昇する。
【００３０】
時刻ｔ２になると、ソフトスタート電圧ＶCssが基準電圧Ｖrefを上回って、ソフトスタート期間は終了し、その後は、誤差増幅器４は基準電圧Ｖrefと分圧電圧ＶFBとの電圧差に応じた信号を生成する。また、信号処理部５は、基準電圧Ｖrefと分圧電圧ＶFBとが一致するように、誤差増幅器４の出力信号に応じてハイサイドスイッチ７とローサイドスイッチ８を切替制御する。
【００３１】
その後、何等かの理由で、入力電源電圧Ｖinが下がったとする。ＵＶＬＯ回路２は、時刻ｔ３で、入力電源電圧Ｖinが閾値電圧以下になったことを検知すると、例えばハイレベルの第１の信号を信号処理部５に入力する。
【００３２】
なお、図３に示すように、ＵＶＬＯ回路２は、電圧レベルの異なる２種類の閾値電圧（＋）と（−）を用いているが、これは、比較処理にヒステリシスを持たせて、チャタリングを防止するためである。
【００３３】
ＵＶＬＯ回路２は、時刻ｔ３〜ｔ４の間は、スタンバイ状態であることを示すハイレベルの第１の信号を信号処理部５に入力する。これを受けて、信号処理部５は、ソフトスタート制御部３に例えばローレベルの第３の信号を入力する。この第３の信号は、スタンバイ状態では例えばローレベルになる。
【００３４】
時刻ｔ３で第３の信号がローレベルになると、ソフトスタート制御部３内の電流源１０は動作を停止する。同時に、出力電圧制御部６内のＮＭＯＳトランジスタ１２がオンし、ソフトスタート電圧ＶCssと分圧電圧ＶFBとを一致させる制御が行われる。このように、スタンバイ状態では、ソフトスタート電圧ＶCssと分圧電圧ＶFBは同じ電圧レベルになる。
【００３５】
信号処理部５は、スタンバイ期間内は、ハイサイドスイッチ７とローサイドスイッチ８をいずれもオフする。したがって、出力電圧Ｖoutは徐々に低下し、それに伴って、分圧電圧ＶFBとソフトスタート電圧ＶCssも低下する。
【００３６】
その後、入力電源電圧Ｖinが徐々に上昇して、時刻ｔ４のときに、ＵＶＬＯ回路２がスタンバイ状態を解除したとする。これにより、出力電圧制御部６内のＮＭＯＳトランジスタ１２はオフする。
【００３７】
スタンバイ状態の解除直後の時刻ｔ４〜ｔ５は、ソフトスタート期間であり、上述した時刻ｔ１〜ｔ２と同様に、ソフトスタート制御回路内のソフトスタートコンデンサＣssには電流源１０からの電流が流れてソフトスタート電圧ＶCssは徐々に上昇する。
【００３８】
また、時刻ｔ４〜ｔ５のソフトスタート期間内は、誤差増幅器４は、ソフトスタート電圧ＶCssと分圧電圧ＶFBとの電圧差に応じた信号を出力する。そして、信号処理部５は、誤差増幅器４の出力信号に応じて、ハイサイドスイッチ７とローサイドスイッチ８を切替制御し、出力電圧Ｖoutと分圧電圧ＶFBは徐々に上昇することになる。
【００３９】
なお、本実施形態では、スタンバイ期間内に、ＮＭＯＳトランジスタ１２をオンさせて、ソフトスタート電圧ＶCssと分圧電圧ＶFBを一致させる制御を行うため、ソフトスタート期間内に、ローサイドスイッチ８がオンになりっぱなしになることはなく、出力電圧Ｖoutが接地電圧よりも低い電圧になることもない。
【００４０】
時刻ｔ５になると、ソフトスタート電圧ＶCssが基準電圧Ｖrefを上回り、ソフトスタート期間が終了する。その後は、誤差増幅器４は、基準電圧Ｖrefと分圧電圧ＶFBとの電圧差に応じた信号を出力する。信号処理部５は、分圧電圧ＶFBが基準電圧Ｖrefに一致するように、ハイサイドスイッチ７とローサイドスイッチ８を切替制御する。
【００４１】
このように、第１の実施形態では、ＤＣ−ＤＣコンバータ１内に出力電圧制御部６を設けて、スタンバイ状態になると、出力電圧Ｖoutに相関する電圧である分圧電圧ＶFBをソフトスタート電圧ＶCssに強制的に一致させるため、スタンバイ状態からソフトスタート期間に移行したときに、分圧電圧ＶFBとソフトスタート電圧ＶCssとに電圧差がないことから、ソフトスタート期間内に出力電圧Ｖoutを下げるためにローサイドスイッチ８をオンし続けるような動作が行われなくなり、出力電圧Ｖoutの急激な低下を抑制でき、ＤＣ−ＤＣコンバータ１を電源として利用するシステムのトラブルを防止できる。また、ソフトスタート期間になった直後にインダクタＬに定格を超えるような多大な電流が流れるおそれも回避できる。さらに、ソフトスタート期間に移行した直後に出力平滑コンデンサＣoutに残存する電荷が無駄に放電されなくなり、電力の無駄な消費を抑制できる。
【００４２】
（第２の実施形態）
以下に説明する第２の実施形態は、ソフトスタート期間内に、ローサイドスイッチ８のドレインに接続されたインダクタＬからローサイドスイッチ８に向けて電流が流れたことを検知して、ローサイドスイッチ８をオフにするものである。
【００４３】
図４は第２の実施形態によるＤＣ−ＤＣコンバータ１の概略構成を示すブロック図である。図４では、図１と共通する構成部分には同一符号を付しており、以下では相違点と中心に説明する。
【００４４】
図４のソフトスタート制御部３は、図１のソフトスタート制御部３の構成に加えて、放電スイッチ２１とインバータ２２とを有する。放電スイッチ２１は、スタンバイ期間にオンして、ソフトスタートコンデンサＣssの蓄積電荷を放電する。
【００４５】
この他、図４の出力電圧制御部６ａは、図１の出力電圧制御部６とは構成が異なっている。図４の出力電圧制御部６ａは、ローサイドスイッチ８のドレインとインダクタＬとの接続ノードの電圧（以下、インダクタ電圧ＶLX）が接地電圧以上になったことを検出するゼロクロス・コンパレータ（第１比較器）２３と、ソフトスタート期間になったことを検出するソフトスタート検出コンパレータ（第２比較器）２４とを有する。
【００４６】
ソフトスタート検出コンパレータ２４は、ソフトスタート電圧ＶCssと基準電圧Ｖrefとを比較する。ソフトスタート検出コンパレータ２４は、ソフトスタート電圧ＶCssが基準電圧Ｖref以下であれば、ソフトスタート期間と判断して、例えばハイレベル信号を出力する。
【００４７】
図５は図４をより具体化したＤＣ−ＤＣコンバータ１の一例を示す回路図である。図５の信号処理部５は、図２の信号処理部５に加えて、ゼロクロス・コンパレータ２３の出力信号とソフトスタート検出コンパレータ２４の出力信号との間で論理演算を行う論理演算回路２５を有する。この論理演算回路２５は、ソフトスタート期間内で、かつインダクタ電圧ＶLXが接地電圧よりも高い電圧になったときに、ローサイドスイッチ８を強制的にオフさせる信号を生成する。論理演算回路２５の出力信号はプレドライバ９に入力される。
【００４８】
図４および図５のＤＣ−ＤＣコンバータ１は、ソフトスタート制御部３内に放電スイッチ２１を有するため、スタンバイ期間内にはソフトスタート電圧ＶCssは接地電圧にまで低下する。一方、スタンバイ期間内は、ハイサイドスイッチ７とローサイドスイッチ８はいずれもオフであり、出力電圧Ｖoutとその分圧電圧ＶFBは緩やかに低下する。
【００４９】
スタンバイ期間が終了してソフトスタート期間に入った直後は、ソフトスタート電圧ＶCssよりも分圧電圧ＶFBの方が高いため、信号処理部５は、出力電圧Ｖoutを低下させようとしてローサイドスイッチ８をオンさせる。これにより、出力平滑コンデンサＣoutの蓄積電荷による電流がインダクタＬからローサイドスイッチ８を通って接地ラインに流れようとする。
【００５０】
この向きの電流が流れると、インダクタ電圧ＶLXが接地電圧よりも高くなり、ゼロクロス・コンパレータ２３の出力信号はハイレベルになる。このとき、ソフトスタート検出コンパレータ２４の出力信号もハイレベルであり、論理演算回路２５は、ローサイドスイッチ８を強制的にオフさせる信号を出力する。この信号を受けて、プレドライバ９は、ローサイドスイッチ８をオフさせる。よって、ローサイドスイッチ８はオフになり、出力平滑コンデンサＣoutからインダクタＬを介してローサイドスイッチ８に流れる向きの電流が阻止されて、出力電圧Ｖoutの低下が抑制される。
【００５１】
図６は図４および図５のＤＣ−ＤＣコンバータ１の動作波形の一例を示す図である。時刻ｔ１でイネーブル信号ＥＮがハイレベルになると、ＤＣ−ＤＣコンバータ１は起動を開始し、時刻ｔ０〜ｔ３までの動作波形は、図３の時刻ｔ０〜ｔ３と同様である。
【００５２】
時刻ｔ３でスタンバイ状態になると、放電スイッチ２１がオンして、ソフトスタートコンデンサＣssの蓄積電荷は放電スイッチ２１を介して速やかに放電され、ソフトスタート電圧ＶCssは急峻に接地電圧にまで低下する。一方、スタンバイ状態では、ハイサイドスイッチ７とローサイドスイッチ８はともにオフであるため、出力電圧Ｖoutおよびその分圧電圧ＶFBは緩やかに低下する。
【００５３】
時刻ｔ４でスタンバイ期間が終了して、ソフトスタート期間に移行した直後は、ソフトスタート電圧ＶCssよりも分圧電圧ＶFBの方が高いため、誤差増幅器４の出力信号はハイレベルになり、この出力信号を受けた信号処理部５は、出力電圧Ｖoutおよびその分圧電圧ＶFBを低くすべく、ローサイドスイッチ８をオンする。これにより、出力平滑コンデンサＣoutの蓄積容量による電流がインダクタＬを介してローサイドスイッチ８に流れ、ゼロクロス・コンパレータ２３の出力信号がハイレベルになる。このとき、ソフトスタート検出コンパレータ２４の出力信号もハイであるため、論理演算回路２５は、ローサイドスイッチ８をオフするための信号を出力する。これにより、ローサイドスイッチ８はオフになり、出力電圧Ｖoutおよびその分圧電圧ＶFBは、急峻に低下することなく、徐々に上昇する。
【００５４】
このように、第２の実施形態では、ソフトスタート期間内に、インダクタＬを逆流する電流が生じると、強制的にローサイドスイッチ８をオフするため、ソフトスタート期間中に出力電圧Ｖoutが急峻に低下しなくなり、ＤＣ−ＤＣコンバータ１の出力電圧Ｖoutレベルを安定化することができる。また、第１の実施形態と同様に、ソフトスタート期間になった直後にインダクタＬに定格を超えるような多大な電流が流れるおそれも回避できる。さらに、ソフトスタート期間に移行した直後に出力平滑コンデンサＣoutに残存する電荷を無駄に放電しなくて済み、消費電力の削減が図れる。
【００５５】
上述した第１および第２の実施形態では、降圧型のＤＣ−ＤＣコンバータ１を例に挙げて説明したが、本発明は、昇圧型、反転型、または昇降圧型のＤＣ−ＤＣコンバータ１にも適用可能である。
【００５６】
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【００５７】
１  ＤＣ−ＤＣコンバータ、２  ＵＶＬＯ回路、３  ソフトスタート制御部、４  誤差増幅器、５  信号処理部、６  出力電圧制御部、７  ハイサイドスイッチ、８  ローサイドスイッチ、９  プレドライバ、１０  電流源、Ｃss  ソフトスタートコンデンサ、１３  位相補償回路、１４  ＰＷＭコンパレータ、２１  放電スイッチ、２３  ゼロクロス・コンパレータ、２４  ソフトスタート検出コンパレータ
【図１】
2014107989.tif 000003
【図２】
2014107989.tif 000004
【図３】
2014107989.tif 000005
【図４】
2014107989.tif 000006
【図５】
2014107989.tif 000007
【図６】
2014107989.tif 000008