(57)【要約】【課題】同一のリソースに対して複数の演算処理装置からアクセスが発生した場合に、先行する処理の優先度を画一的に下げることなく、競合するアクセスを適切に制御することができる半導体装置、画像形成装置およびアクセス制御方法を提供すること。【解決手段】本発明の半導体装置は、当該半導体装置が備える複数の演算処理装置から外部記憶装置へのアクセス要求があった場合であって、プロッタ出力処理を実行する演算処理装置からアクセス要求があった場合に、所定の待機時間が経過したか判断し、待機時間が経過したときに、プロッタ出力処理を実行する演算処理装置に対して、外部記憶装置へのアクセスを許可する。【選択図】図１
2014106868.tif 000002
【特許請求の範囲】
【請求項１】
外部記憶装置にアクセス可能な複数の演算処理手段と、
前記複数の演算処理手段による前記外部記憶装置へのアクセスを排他的に制御するアクセス制御手段と
を備えた半導体装置であって、
前記アクセス制御手段は、
前記外部記憶装置に保存されたデータを出力する出力処理を実行する演算処理手段からアクセス要求があった場合に、所定の待機時間が経過したか判断し、前記待機時間が経過したときに、前記出力処理を実行する演算処理手段に対して、前記外部記憶装置へのアクセスを許可することを特徴とする半導体装置。
【請求項２】
前記アクセス制御手段は、
前記出力処理を実行する演算処理手段に前記外部記憶装置へのアクセスを許可する際に、他の演算処理手段による前記外部記憶装置のデータ転送を停止する、請求項１に記載の半導体装置。
【請求項３】
前記アクセス制御手段は、
前記出力処理が終了したときに、前記他の演算処理手段による前記外部記憶装置のデータ転送を再開する、請求項２に記載の半導体装置。
【請求項４】
画像形成装置に接続可能な外部記憶装置にアクセス可能な複数の演算処理手段と、
前記外部記憶装置へのアクセスを排他的に制御するアクセス制御手段と
を備えた半導体装置を備える画像形成装置であって、
前記アクセス制御手段は、
前記外部記憶装置に保存されたデータを出力する出力処理を実行する演算処理手段からアクセス要求があった場合に、所定の待機時間が経過したか判断し、前記待機時間が経過したときに、前記出力処理を実行する演算処理手段に対して、前記外部記憶装置へのアクセスを許可することを特徴とする画像形成装置。
【請求項５】
前記アクセス制御手段は、
前記出力処理を実行する演算処理手段に前記外部記憶装置へのアクセスを許可する際に、他の演算処理手段による前記外部記憶装置のデータ転送を停止する、請求項４に記載の画像形成装置。
【請求項６】
前記アクセス制御手段は、
前記出力処理が終了したときに、前記他の演算処理手段による前記外部記憶装置のデータ転送を再開する、請求項５に記載の画像形成装置。
【請求項７】
外部記憶装置にアクセス可能な半導体装置が実行するアクセス制御方法であって、前記アクセス制御方法は、前記半導体装置が、
前記外部記憶装置に保存されたデータを出力する出力処理を実行する演算処理手段からアクセス要求があった場合に、所定の待機時間が経過したか判断するステップと、
前記待機時間が経過したときに、前記出力処理を実行する演算処理手段に対して、前記外部記憶装置へのアクセスを許可するステップと
を含む、アクセス制御方法。
【請求項８】
前記アクセスを許可するステップは、
前記出力処理を実行する演算処理手段に前記外部記憶装置へのアクセスを許可する際に、他の演算処理手段による前記外部記憶装置のデータ転送を停止するステップを含む、請求項７に記載のアクセス制御方法。
【請求項９】
前記アクセス制御方法は、前記半導体装置が、
前記出力処理が終了したときに、前記他の演算処理手段による前記外部記憶装置のデータ転送を再開するステップをさらに含む、請求項８に記載のアクセス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクセス制御技術に関し、特に、複数の演算処理装置から共通のリソースに対するアクセスを制御する半導体装置、画像形成装置およびアクセス制御方法に関する。
【背景技術】
【０００２】
従来、複数の演算処理装置が外部記憶装置等のリソースにアクセスするＬＳＩ（Large Scale Integrated）を搭載したＭＦＰ（Multi Function Peripheral）等の画像形成装置が利用されている。このような画像形成装置では、複数の演算処理装置が、任意のタイミングで同一のリソースにアクセスするため、同時期に発生する複数のアクセスを排他的に制御するアクセス制御技術が必要となる。
【０００３】
従来のアクセス制御技術の一例として、特許文献１は、優先度の高い後続処理が発生した場合に、既に実行されている先行処理を停止し、優先度の高い後続処理にリソースを割り当てて実行した後、先行処理の実行を再開する排他制御方法を開示する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１が開示する排他制御方法では、予め規定した優先度に従って画一的に排他制御を行うため、優先度の高い後続処理を実行するために先行処理の優先度を下げる必要がない状況であっても、画一的に先行処理の優先度を下げてしまい、先行処理が常に遅延するという問題があった。
【０００５】
特に、リソースから画像データを取得して所定時間内に所定量の画像データを用紙に描画することを要する画像形成装置に上記排他制御方法を適用した場合、画像データのプロッタ出力処理の発生タイミングによっては、先行処理の優先度を下げる必要がない状況であるにも関わらず、当該プロッタ出力処理に伴うリソースへのアクセスが、リソースを使用する他の処理よりも常に優先されてしまう。このため、画一的に優先度を下げる従来の排他制御方法では、優先度の低い他の処理は、常に遅延してしまうという問題があった。
【０００６】
本発明は、上記従来技術の問題に鑑みてなされたものであり、同一のリソースに対して複数の演算処理装置からアクセスが発生した場合に、先行する処理の優先度を画一的に下げることなく、競合するアクセスを適切に制御することができる半導体装置、画像形成装置およびアクセス制御方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の半導体装置は、当該半導体装置が備える複数の演算処理装置から記憶装置へのアクセス要求があった場合であって、プロッタ出力処理を実行する演算処理装置からアクセス要求があった場合に、所定の待機時間が経過したか判断し、待機時間が経過したときに、プロッタ出力処理を実行する演算処理装置に対して、記憶装置へのアクセスを許可する。
【発明の効果】
【０００８】
本発明は、上記構成要件を採用することにより、同一のリソースに対して複数の演算処理装置からアクセスが発生した場合に、先行する処理の優先度を画一的に下げることなく、競合するアクセスを適切に制御することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の画像形成装置のシステム構成を示す図。
【図２】本発明の半導体装置が備えるアクセス制御部の機能構成を示す図。
【図３】本発明の半導体装置が備える外部記憶装置Ｉ／Ｆの機能構成を示す図。
【図４】本発明の画像形成装置が実行するアクセス制御処理を示すシーケンス図。
【図５】本発明の半導体装置が備えるアクセス制御部が実行する処理を示すフローチャート。
【図６】本発明の半導体装置が備える外部記憶装置インタフェースが実行する処理を示すフローチャート。
【図７】本発明の画像形成装置が実行する処理の状態と、画像形成装置が処理する信号および通知との関係を示す図。
【発明を実施するための形態】
【００１０】
以下、本発明について実施形態をもって説明するが、本発明は、後述する実施形態に限定されるものではない。
【００１１】
図１は、本発明の画像形成装置のシステム構成を示す図である。画像形成装置１００は、半導体装置１０１と、ＲＯＭ（Read Only Memory）１０５，１０６，１０７と、メモリ１０９と、操作部１１１と、プロッタ１１４と、スキャナ１２２とを含んで構成される。
【００１２】
半導体装置１０１は、画像形成装置１００を制御するＡＳＩＣ（Application Specific Integrated Circuit）等の半導体装置であり、ＣＰＵ（Central Processing Unit）１０２，１０３，１０４と、メモリコントローラ１０８と、操作部インタフェース１１０と、アクセス制御部１１２とを備えている。
【００１３】
ＣＰＵ１０２，１０３，１０４は、ＲＯＭ１０５，１０６，１０７に保存されたプログラムを実行する演算処理手段である。説明を簡略化するために、本実施形態では、ＣＰＵ１０２，１０３，１０４は、それぞれＲＯＭ１０５，１０６，１０７に保存されたネットワーク処理プログラム、画像処理プログラムおよび操作部処理プログラムを実行する。なお、図１に示す実施形態では、３つのＣＰＵが図示されているが、本発明では、任意の数のＣＰＵを実装することができる。
【００１４】
メモリコントローラ１０８は、主記憶装置であるメモリ１０９を制御する機能手段である。メモリコントローラ１０８は、他の機能手段の要求に応じて、メモリ１０９に対するデータの読み取りまたは書き込みを行う。
【００１５】
操作部インタフェース１１０は、表示装置やオペレーションパネル（図示せず）によって構成される操作部１１１を制御する機能手段である。操作部インタフェース１１０は、ＣＰＵ１０４が実行する操作部処理に従って操作部１１１を制御する。本実施形態の操作部処理では、例えば、記憶手段である外部記憶装置１１９に保存された画像データを表示装置に表示し、または、スキャナ１２２がスキャニングした画像データを外部記憶装置１１９に保存する。
【００１６】
アクセス制御部１１２は、ＣＰＵ１０２，１０３，１０４による外部記憶装置１１９へのアクセスを排他的に制御する機能手段である。アクセス制御部１１２の機能構成については、図２を参照して詳述する。
【００１７】
また、半導体装置１０１は、プロッタ出力部１１３と、ネットワークインタフェース１１５と、出力画像処理部１１７と、外部記憶装置インタフェース１１８と、入力画像処理部１２０と、スキャナインタフェース１２１とを備えている。
【００１８】
プロッタ出力部１１３は、画像データを用紙等の印字媒体に描画するプロッタ１１４を制御する機能手段である。プロッタ出力部１１３は、ＣＰＵ１０３が実行する画像処理プログラムに含まれるプロッタ出力処理に従ってプロッタ１１４を制御する。プロッタ出力部１１３は、プロッタ１１４による描画処理を同期させる信号（以下、「描画同期信号」とする。）に従って画像データをプロッタ１１４に出力する。本実施形態では、描画同期信号は、１ライン分の画像データ、複数ライン分の画像データまたは１ページ分の画像データの描画処理を同期させる信号とすることができる。
【００１９】
ネットワークインタフェース１１５は、ネットワーク１１６を介した通信を制御する機能手段である。ネットワークインタフェース１１５は、ＣＰＵ１０２が実行するネットワーク処理に従って、ネットワーク１１６を介した種々の処理を実行する。本実施形態のネットワーク処理では、例えば、ネットワーク１１６を介して受信した画像データを外部記憶装置１１９に保存し、または、外部記憶装置１１９に保存された画像データを、ネットワーク１１６を介して送信する。
【００２０】
出力画像処理部１１７は、外部記憶装置１１９に保存された画像データに対して画像処理を施す機能手段である。出力画像処理部１１７は、ＣＰＵ１０３が実行する画像処理プログラムに含まれる出力画像処理に従って画像データに画像処理を施す。本実施形態の出力画像処理では、例えば、圧縮された外部記憶装置１１９内の画像データを伸長する。
【００２１】
外部記憶装置インタフェース１１８は、外部記憶装置１１９を制御する機能手段である。外部記憶装置１１９は、画像形成装置に接続可能なＨＤＤやフラッシュメモリ等の種々の記憶装置である。外部記憶装置インタフェース１１８の機能構成については、図３を参照して詳述する。なお、本実施形態では、外部記憶装置１１９は、画像形成装置１００に内蔵されていないが、他の実施形態では、当該記憶装置を画像形成装置１００に内蔵してもよい。
【００２２】
入力画像処理部１２０は、外部記憶装置１１９に保存すべき画像データに対して画像処理を施す機能手段である。入力画像処理部１２０は、ＣＰＵ１０３が実行する画像処理プログラムに含まれる入力画像処理に従って画像データに画像処理を施す。本実施形態の入力画像処理では、例えば、外部記憶装置１１９に保存すべき画像データを圧縮する。
【００２３】
スキャナインタフェース１２１は、スキャナ１２２を制御する機能手段である。スキャナインタフェース１２１は、画像処理プログラムに含まれるスキャン処理に従ってスキャナ１２２を制御する。本実施形態のスキャン処理では、スキャナ１２２にスキャンデータを生成させ、スキャンデータを外部記憶装置１１９に保存する。
【００２４】
図２は、本発明の半導体装置が備えるアクセス制御部の機能構成を示す図である。以下、図２を参照して、アクセス制御部１１２の機能構成について説明する。
【００２５】
アクセス制御部１１２は、インタフェース２００と、アクセス要求保持部２０１と、待機許容時間保持部２０２と、カウンタ２０３と、アクセス権変更部２０４と、アクセス管理部２０５とを備える。
【００２６】
インタフェース２００は、ＣＰＵ１０２，１０３，１０４とのインタフェース手段である。インタフェース２００は、ＣＰＵ１０２，１０３，１０４からアクセス要求、待機許容時間および転送終了通知を受信すると、それぞれアクセス要求保持部２０１、待機許容時間保持部２０２およびアクセス管理部２０５に保存または通知する。
【００２７】
アクセス要求は、ＣＰＵ１０２，１０３，１０４の外部記憶装置１１９に対するアクセス許可の要求である。転送終了通知は、ＣＰＵ１０２，１０３，１０４による外部記憶装置１１９のデータ転送の終了を示す通知である。
【００２８】
待機許容時間は、アクセス要求を発行したＣＰＵ１０３が、プロッタ出力処理の待機を許容し得る最長の時間である。本実施形態では、待機許容時間は、連続する２つの描画同期信号によって規定される時間と、所定量の画像データをプロッタ１１４から出力するのに要する時間（以下、「プロッタ出力処理時間」とする。）との差分時間である。他の実施形態では、さらに外部記憶装置１１９からのデータ取得に要する時間を考慮して、待機許容時間を設定することもできる。
【００２９】
アクセス要求保持部２０１は、ＣＰＵ１０２，１０３，１０４が送信したアクセス要求を保持する機能手段である。アクセス要求保持部２０１は、アクセス要求の受信順にアクセス要求を保存する。
【００３０】
待機許容時間保持部２０２は、ＣＰＵ１０３が送信した待機許容時間を保持する機能手段である。待機許容時間保持部２０２は、インタフェース２００から待機許容時間を受け取ると、アクセス権変更部２０４にその旨を通知する。
【００３１】
カウンタ２０３は、動作クロックに従ってカウントアップするカウンタである。カウンタ２０３は、リセット信号である描画同期信号を受信すると、保持しているカウンタ値をクリアする。
【００３２】
アクセス権変更部２０４は、ＣＰＵ１０２，１０３，１０４の外部記憶装置１１９に対するアクセス権を変更する機能手段である。アクセス権変更部２０４は、待機許容時間保持部２０２から待機許容時間が保存された旨の通知を受信すると、当該待機許容時間とカウンタ２０３のカウンタ値とを比較し、待機許容時間が経過したか否か判断する。待機許容時間が経過すると、アクセス権変更部２０４は、アクセス管理部２０５に対し、プロッタ出力処理を実行するＣＰＵ１０３の外部記憶装置１１９へのアクセスを許可するよう指示することにより、他のＣＰＵからＣＰＵ１０３へアクセス権を変更する。
【００３３】
アクセス管理部２０５は、ＣＰＵ１０２，１０３，１０４による外部記憶装置１１９へのアクセスを管理する機能手段である。アクセス管理部２０５は、アクセス要求保持部２０１にアクセス要求が保存されると、当該アクセス要求の受信順に当該要求を送信したＣＰＵ１０２，１０３，１０４に対してアクセス許可を通知し、外部記憶装置１１９に対するアクセスを許可する。ＣＰＵ１０２，１０３，１０４に対するアクセス許可は、これらのＣＰＵが参照可能なレジスタを用いて通知することができる。また、割り込み通知によって通知することもできる。
【００３４】
アクセス管理部２０５は、アクセス権変更部２０４からプロッタ出力処理を実行するＣＰＵ１０３のアクセスを許可するよう指示されると、他のＣＰＵによる外部記憶装置１１９のデータ転送の停止を要求する信号（以下、「転送停止要求信号」とする。）をアサート（有効）することにより、外部記憶装置Ｉ／Ｆ１１８に対し、他のＣＰＵによる外部記憶装置１１９のデータ転送を停止させる。
【００３５】
アクセス管理部２０５は、他のＣＰＵによる外部記憶装置１１９のデータ転送の停止の完了を通知する信号（以下、「転送停止完了信号」とする。）がアサート（有効）されることにより、他のＣＰＵによるデータ転送が停止したことを検知する。他のＣＰＵによるデータ転送が停止すると、アクセス管理部２０５は、プロッタ出力処理を実行するＣＰＵ１０３に対し、外部記憶装置１１９へのアクセス許可を通知し、プロッタ出力処理を実行させる。
【００３６】
アクセス管理部２０５は、ＣＰＵ１０３から転送終了通知を受信すると、停止した他のＣＰＵによる外部記憶装置１１９のデータ転送の再開を要求する信号（以下、「転送再開要求信号」とする。）をアサートすることにより、外部記憶装置Ｉ／Ｆ１１８に当該データ転送を再開させる。
【００３７】
図３は、本発明の半導体装置が備える外部記憶装置Ｉ／Ｆの機能構成を示す図である。以下、図３を参照して、外部記憶装置Ｉ／Ｆ１１８の機能構成について説明する。
【００３８】
外部記憶装置Ｉ／Ｆ１１８は、メモリインタフェース制御部３００と、動作設定保持部３０１と、動作設定退避部３０２と、動作変更管理部３０３と、転送制御部３０４と、割り込み制御部３０５と、外部記憶装置インタフェース制御部３０６とを備える。
【００３９】
メモリインタフェース制御部３００は、メモリ１０９とのインタフェース手段であり、転送制御部３０４の指示に従ってメモリ１０９との間でデータ転送を行う。
【００４０】
動作設定保持部３０１は、ＣＰＵ１０２，１０３，１０４がデータ転送要求（データの書き込み要求や読み取り要求）と共に送信する転送制御パラメータを保持する。転送制御パラメータは、外部記憶装置１１９のデータ転送を制御するパラメータである。転送制御パラメータは、データの書き込みや読み取りを指示する命令、データ書き込みやデータ読み取り位置を指定する開始アドレスおよび終了アドレスまたは開始アドレスからのオフセット（すなわち、転送データサイズ）等の情報が少なくとも含まれる。動作設定保持部３０１は、１の転送制御パラメータのみを保持する。
【００４１】
また、動作設定保持部３０１は、動作変更管理部３０３の指示により、実行中のデータ転送に関する転送制御パラメータおよび停止状態情報を、記憶手段である動作設定退避部３０２に退避する。本実施形態では、動作設定保持部３０１は、転送制御パラメータを退避すると、動作設定保持部３０１に保存されていた転送制御パラメータを消去する。
【００４２】
停止状態情報は、外部記憶装置１１９のデータ転送を停止したときのデータ転送の状態を示す情報である。例えば、外部記憶装置１１９へのデータ書き込みを停止した場合には、停止状態情報は、最後にデータが書き込まれた外部記憶装置１１９のメモリアドレス、メモリ１０９から最後に取得したデータが保存されていたメモリ１０９のアドレスを示す情報である。外部記憶装置１１９からのデータ読み取りを停止した場合には、停止状態情報は、外部記憶装置１１９から最後に取得したデータが保存されていた外部記憶装置１１９のアドレスを示す情報である。
【００４３】
動作変更管理部３０３は、外部記憶装置１１９とメモリ１０９との間のデータ転送の停止および再開を制御する機能手段である。動作変更管理部３０３は、アクセス制御部１１２からのデータ転送の停止要求を検知すると、転送制御部３０４に対し、データ転送の停止を要求する。また、動作変更管理部３０３は、動作設定保持部３０１に対し、実行中のデータ転送に関する転送制御パラメータおよび停止状態情報を動作設定退避部３０２に保存させる。データ転送の停止と転送制御パラメータおよび停止状態情報の退避が完了すると、動作変更管理部３０３は、転送停止完了信号をアサートすることにより、データ転送の停止が完了した旨をアクセス制御部１１２に通知する。
【００４４】
動作変更管理部３０３は、アクセス制御部１１２からのデータ転送の再開要求を検知すると、動作設定保持部３０１に対し、動作設定退避部３０２に退避した転送制御パラメータおよび停止状態情報を取得させると共に、転送制御部３０４に対し、当該転送制御パラメータおよび停止状態情報に従ってデータ転送を再開させる。また、動作変更管理部３０３は、割り込み制御部３０５に対し、データ転送が停止された処理を実行していたＣＰＵに対する割り込みを禁止するように指示する。
【００４５】
転送制御部３０４は、外部記憶装置１１９とメモリ１０９との間のデータ転送を制御する機能手段である。転送制御部３０４は、動作設定保持部３０１に保持されている転送制御パラメータに基づき、メモリインタフェース制御部３００および外部記憶装置インタフェース制御部３０６を介して、外部記憶装置１１９のデータ転送を制御する。
【００４６】
転送制御部３０４は、転送制御パラメータが動作設定保持部３０１に保存されると、当該転送制御パラメータに従ってデータ転送を開始する。転送制御部３０４は、動作変更管理部３０３からデータ転送の停止指示を受信すると、即座にデータ転送を停止する。このため、本発明では、アクセス権の移行を迅速に行うことができる。
【００４７】
転送制御部３０４は、転送制御パラメータと共に停止状態情報が動作設定保持部３０１に保存されると、停止していたデータ転送を転送制御パラメータおよび停止状態情報に従って再開する。転送制御部３０４が、転送すべきデータを所定のデータ単位で保持して外部記憶装置１１９にデータ書き込みを行う実施形態では、外部記憶装置１１９へのデータ書き込み中にデータ転送を停止した場合、転送制御部３０４が保持していたデータは失われてしまう。このため、転送制御部３０４は、停止状態情報を参照し、データ転送を停止したときに転送制御部３０４が保持していたデータが保存されているメモリ１０９のアドレスを算出し、当該データをメモリ１０９から再び取得する。そして、転送制御部３０４は、当該データを外部記憶装置１１９に書き込むことにより、停止されたデータ転送を再開する。これにより、本発明では、データ転送の停止指示を受信した直後にデータ転送を停止しても、データ損失を防止することができる。
【００４８】
割り込み制御部３０５は、外部記憶装置１１９へのデータ転送に関する割り込みを発生させる機能手段である。割り込み制御部３０５は、外部記憶装置１１９へのデータ転送が完了したときに発生させるデータ転送完了割り込みや、外部記憶装置１１９へのデータ転送にエラーが生じた場合に発生させるエラー割り込み等の割り込みを発生させ、ＣＰＵ１０２，１０３，１０４に通知する。ただし、割り込み制御部３０５は、動作変更管理部３０３によって指定されたＣＰＵへの割り込みは発生させない。
【００４９】
外部記憶装置インタフェース制御部３０６は、外部記憶装置１１９とのインタフェース手段であり、転送制御部３０４の指示に従って外部記憶装置１１９との間でデータ転送を行う。
【００５０】
図４は、本発明の画像形成装置が実行するアクセス制御処理を示すシーケンス図である。以下、図４を参照して、ネットワーク処理を実行するＣＰＵ１０２が外部記憶装置１１９へのデータの書き込みをしている場合に、プロッタ出力処理を実行するＣＰＵ１０３が、外部記憶装置１１９へのアクセス許可を要求したときのアクセス制御処理について説明する。
【００５１】
ＣＰＵ１０２は、外部記憶装置１１９についてのアクセス要求をアクセス制御部１１２に送信する（ステップＳ４００）。本実施形態では、アクセス制御部１１２は、他のＣＰＵからアクセス要求を受信していない場合、ＣＰＵ１０２にアクセス許可を通知する（ステップＳ４０１）。ＣＰＵ１０２は、アクセス許可を通知されると、外部記憶装置インタフェース１１８に転送制御パラメータを送信してデータ転送（データ書き込み）を指示する（ステップＳ４０２）。外部記憶装置インタフェース１１８は、ＣＰＵ１０２から転送制御パラメータを受信すると起動し、当該転送制御パラメータに従って、メモリ１０９から提供されるＣＰＵ１０２が指定するデータを外部記憶装置１１９に転送して書き込む（ステップＳ４０３）。
【００５２】
ＣＰＵ１０３は、外部記憶装置１１９についてのアクセス要求をアクセス制御部１１２に送信する（ステップＳ４０４）。アクセス制御部１１２は、ＣＰＵ１０３からアクセス要求を受信すると、当該アクセス要求と共に受信した待機許容時間を経過したか否か判断する（ステップＳ４０５）。ＣＰＵ１０３が指定した待機許容時間が経過すると、アクセス制御部１１２は、転送停止要求信号をアサートする（ステップＳ４０６）。
【００５３】
転送停止要求信号がアサートされると、外部記憶装置インタフェース１１８は、実行中のＣＰＵ１０２によるデータ転送を停止し（ステップＳ４０７）、転送制御パラメータおよび停止状態情報を退避する（ステップＳ４０８）。次いで、外部記憶装置インタフェース１１８は、転送停止完了信号をアサートする（ステップＳ４０９）。
【００５４】
転送停止完了信号がアサートされると、アクセス制御部１１２は、転送停止要求信号をネゲート（無効）し（ステップＳ４１０）、ＣＰＵ１０３にアクセス許可を通知する（ステップＳ４１１）。
【００５５】
ＣＰＵ１０３は、アクセス許可が通知されると、外部記憶装置インタフェース１１８に転送制御パラメータを送信してデータ転送（読み取り）を指示する（ステップＳ４１２）。外部記憶装置インタフェース１１８は、ＣＰＵ１０３から転送制御パラメータを受信すると起動し、当該転送制御パラメータに従って、転送すべき画像データを外部記憶装置１１９から読み取り（ステップＳ４１３）、メモリ１０９に転送する（ステップＳ４１４）。
【００５６】
ＣＰＵ１０３は、外部記憶装置１１９から転送された画像データをメモリ１０９からプロッタ出力部１１３に出力させる（ステップＳ４１５）。プロッタ出力部１１３は、メモリ１０９から画像データを受信すると、画像データをプロッタ１１４に出力し（ステップＳ４１６）、プロッタ１１４が、画像データを印字媒体に印刷する（ステップＳ４１７）。
【００５７】
ＣＰＵ１０３は、画像データをプロッタ出力部１１３に出力すると、転送終了通知をアクセス制御部１１２に送信する（ステップＳ４１８）。アクセス制御部１１２は、転送終了通知を受信すると、転送再開要求信号をアサートする（ステップＳ４１９）。外部記憶装置インタフェース１１８は、転送再開要求信号がアサートされると、退避した転送制御パラメータおよび停止状態情報に従って、停止したデータ転送を再開する（ステップＳ４２０）。
【００５８】
図５は、本発明の半導体装置が備えるアクセス制御部が実行する処理を示すフローチャートである。以下、図５を参照して、アクセス制御部１１２が、プロッタ出力処理を実行すべきＣＰＵ１０３からアクセス要求を受信したときに実行する処理について説明する。
【００５９】
図５の処理は、アクセス制御部１１２のインタフェース２００が、ＣＰＵ１０３からアクセス要求および待機許容時間を受信することにより、ステップＳ５００から開始する。ステップＳ５０１では、インタフェース２００が、アクセス要求をアクセス要求保持部２０１に保存すると共に、待機許容時間を待機許容時間保持部２０２に保存する。
【００６０】
ステップＳ５０２では、アクセス権変更部２０４が、当該待機許容時間が経過したか否か判断する。待機許容時間が経過していない場合には（ｎｏ）、ステップＳ５０２の処理を反復する。一方、待機許容時間が経過した場合には（ｙｅｓ）、処理がステップＳ５０３に分岐する。
【００６１】
ステップＳ５０３では、アクセス権変更部２０４は、アクセス管理部２０５に転送停止要求信号をアサートさせ、外部記憶装置インタフェース１１８にデータ転送の停止を指示する。ステップＳ５０４では、アクセス管理部２０５は、転送停止完了信号がアサートであるか否か判断する。転送停止完了信号がアサートでない場合には（ｎｏ）、ステップＳ５０４の処理を反復する。一方、転送停止完了信号がアサートである場合（ｙｅｓ）、すなわち、外部記憶装置インタフェース１１８が他のＣＰＵによるデータ転送の停止が完了した場合には、ステップＳ５０５に処理が分岐する。
【００６２】
ステップＳ５０５では、アクセス管理部２０５は、転送停止要求信号をネゲートする。ステップＳ５０６では、アクセス管理部２０５は、プロッタ出力処理を実行すべきＣＰＵ１０３にアクセス許可を通知する。
【００６３】
ステップＳ５０７では、アクセス管理部２０５は、ＣＰＵ１０３から転送終了通知を受信したか否か判断する。転送終了通知を受信していない場合には（ｎｏ）、ステップＳ５０７の処理を反復する。一方、転送終了通知を受信した場合には（ｙｅｓ）、ステップＳ５０８に処理が分岐する。ステップＳ５０８では、アクセス管理部２０５は、転送再開要求信号をアサートすることにより、外部記憶装置インタフェース１１８にデータ転送の再開を指示し、ステップＳ５０９で処理が終了する。
【００６４】
図６は、本発明の半導体装置が備える外部記憶装置インタフェースが実行する処理を示すフローチャートである。以下、図６を参照して、外部記憶装置インタフェース１１８が、アクセス制御部１１２からデータ転送の停止を指示されたときに実行する処理について説明する。
【００６５】
図６の処理は、外部記憶装置インタフェース１１８の動作変更管理部３０３は、転送停止要求信号がアサートされたことを検知することにより、ステップＳ６００から開始する。ステップＳ６０１では、動作変更管理部３０３は、転送制御部３０４にデータ転送の停止を指示し、転送制御部３０４が、実行中のデータ転送を停止する。
【００６６】
ステップＳ６０２では、動作変更管理部３０３は、動作設定保持部３０１に転送制御パラメータおよび停止状態情報の退避を指示し、動作設定保持部３０１が、停止状態情報を生成し、転送制御パラメータと共に動作設定退避部３０２に退避する。
【００６７】
ステップＳ６０３では、転送制御部３０４が、転送制御パラメータが動作設定保持部３０１に保存されたか否か判断することにより、データ転送が指示されたか否か判断する。データ転送が指示されていない場合には（ｎｏ）、ステップＳ６０３の処理を反復する。一方、データ転送が指示された場合には（ｙｅｓ）、処理がステップＳ６０４に分岐する。
【００６８】
ステップＳ６０４では、転送制御部３０４は、動作設定保持部３０１に保存された転送制御パラメータに従って、外部記憶装置インタフェース制御部３０６を介して外部記憶装置１１９から画像データを読み取る。ステップＳ６０５では、転送制御部３０４は、メモリインタフェース制御部３００を介して画像データをメモリ１０９に転送する。
【００６９】
ステップＳ６０６では、動作変更管理部３０３が、転送再開要求信号がアサートであるか否か判断する。転送再開要求信号がアサートでない場合には（ｎｏ）、ステップＳ６０６の処理を反復する。一方、転送再開要求信号がアサートである場合には（ｙｅｓ）、ステップＳ６０７に処理が分岐する。
【００７０】
ステップＳ６０７では、動作変更管理部３０３は、動作設定保持部３０１に対し、動作設定退避部３０２に退避した転送制御パラメータおよび停止状態情報を保存させる。転送制御パラメータおよび停止状態情報が動作設定退避部３０２に保存されると、ステップＳ６０８で転送制御部３０４が、停止したデータ転送を再開し、ステップＳ６０９で処理が終了する。
【００７１】
図７は、本発明の画像形成装置が実行する処理の状態と、画像形成装置が処理する信号および通知との関係を示す図である。以下、図７を参照して、ネットワーク処理、操作部処理およびプロッタ出力処理と、転送停止要求信号、転送停止完了信号、転送再開要求信号、アクセス許可通知および転送終了通知との関係について説明する。
【００７２】
アクセス制御部１１２が有するカウンタ２０３は、動作クロックに従ってカウントアップ（「０」〜「ｎ」）し、プロッタ１１４の描画同期信号であるカウンタリセット信号によってリセットさせる。待機許容時間は、上述したように、カウンタ２０３がリセットされてから次にリセットされるまでの時間とプロッタ出力処理時間との差分時間であり、カウンタ２０３が取り得る任意の値（ｍ）を用いて表すことができる。
【００７３】
図７に示す実施形態では、ネットワーク処理、操作部処理およびプロッタ出力処理が順に外部記憶装置１１９のアクセス許可を要求するものとする。初めに、最も早くアクセス要求を送信したＣＰＵ１０２にアクセス権が付与され、ネットワーク処理が実行される。ネットワーク処理が終了すると、２番目にアクセス要求を送信したＣＰＵ１０４にアクセス権が付与され、操作部処理が実行される。
【００７４】
一方、アクセス制御部１１２は、プロッタ出力処理を実行すべきＣＰＵ１０３によるアクセス要求に起因して待機許容時間が経過しているか判断し、カウンタ２０３の値が待機許容時間を示す値（ｍ）と同一になると、転送停止要求信号をアサートする。外部記憶装置インタフェース１１８は、転送停止要求信号のアサートを検知すると、ＣＰＵ１０４による操作処理に伴うデータ転送を停止し、転送停止完了信号をアサートする。
【００７５】
アクセス制御部１１２は、転送停止完了信号のアサートを検知すると、ＣＰＵ１０３にアクセス権を付与し、ＣＰＵ１０３によるプロッタ出力処理が実行される。プロッタ出力処理が終了すると、ＣＰＵ１０３は、転送終了通知をアクセス制御部１１２に送信する。アクセス制御部１１２は、転送終了通知を受信すると、転送再開要求信号をアサートする。外部記憶装置インタフェース１１８は、転送再開要求信号のアサートを検知すると、停止していたＣＰＵ１０４による操作部処理を再開する。
【００７６】
本発明では、停止された処理を実行していたＣＰＵに対して、アクセス権の変更やデータ転送の停止を通知せず、また、データ転送の再開を要求しないため、当該ＣＰＵが実行する処理を改変することなく、本発明のアクセス制御方法を導入することができる。
【００７７】
上述した実施形態では、ＣＰＵ１０３によるプロッタ出力処理が転送終了通知をアクセス制御部１１２に送信するが、他の実施形態では、外部記憶装置インタフェース１１８が、ＣＰＵ１０３によるプロッタ出力処理に伴うデータ転送が終了したことを検知し、停止していたＣＰＵ１０４による操作部処理を再開するように構成してもよい。
【００７８】
これまで本実施形態につき説明してきたが、本発明は、上述した実施形態に限定されるものではなく、本実施形態の構成要素を変更若しくは削除し、または本実施形態の構成要素を他の構成要素を追加するなど、当業者が想到することができる範囲内で変更できる。また、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
【符号の説明】
【００７９】
１００…画像形成装置、１０１…半導体装置、１０２，１０３，１０４…ＣＰＵ、１０５，１０６，１０７…ＲＯＭ、１０８…メモリコントローラ、１０９…メモリ、１１０…操作部インタフェース、１１１…操作部、１１２…アクセス制御部、１１３…プロッタ出力部、１１４…プロッタ、１１５…ネットワークインタフェース、１１６…ネットワーク、１１７…出力画像処理部、１１８…外部記憶装置インタフェース、１１９…外部記憶装置、１２０…入力画像処理部、１２１…スキャナインタフェース、１２２…スキャナ
【先行技術文献】
【特許文献】
【００８０】
【特許文献１】特開２０１０−１４０２９０号公報
【図１】
2014106868.tif 000003
【図２】
2014106868.tif 000004
【図３】
2014106868.tif 000005
【図４】
2014106868.tif 000006
【図５】
2014106868.tif 000007
【図６】
2014106868.tif 000008
【図７】
2014106868.tif 000009