(57)【要約】【課題】製品の製造コストを削減する。【解決手段】ＤＲＡＭ６０が接続されるパッドＰ２が形成された配線構造体５０を、配線板１０の最も上側の絶縁層２１の内部に設ける。そして、この配線構造体５０のパッドＰ２の外径を、ＭＰＵ７０が接続されるパッドＰ１の外径よりも小さくし、パッドＰ２の配列間隔を、パッドＰ１の配列間隔よりも小さくする。これにより、配線板１０全体の導体パターン３１〜３５をファインピッチ化することなく、ＤＲＡＭ６０が実装される部分の導体パターン５４，５５をファイン化することができる。したがって、配線板１０の製造コストを削減することができる。【選択図】図１
2014229698.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の絶縁層と、
前記絶縁層の間に配置される第１導体パターンと、
第１電子部品の端子がそれぞれ接続される複数の第１パッドが形成され、前記複数の絶縁層のうちの最も外側の前記絶縁層の内部に設けられた配線構造体と、
を備え、
前記配線構造体が設けられる前記絶縁層には、前記第１パッドの配列間隔よりも広い間隔で配列され、前記第１電子部品とは異なる第２電子部品の端子が接続される複数の第２パッドが形成されている配線板。
【請求項２】
前記配線構造体の前記第１パッドと、前記絶縁層の前記第２パッドは、ほぼ同一の平面内に位置する請求項１に記載の配線板。
【請求項３】
前記第１電子部品は半導体メモリであり、前記第２電子部品はＭＰＵである請求項１又は２に記載の配線板。
【請求項４】
前記配線構造体は、前記第１パッドに、第１ビアを介して接続された第２導体パターンを有する多層基板であり、
前記絶縁層には、前記第１導体パターンと、前記第２パッド又は前記第２導体パターンとを接続する第２ビアが形成されている請求項１又は２に記載の配線板。
【請求項５】
前記配線構造体の前記第２導体パターンには、前記第２ビアが接続される第３パッドが形成されている請求項４に記載の配線板。
【請求項６】
前記第３パッドの厚みは、５μｍ以上である請求項５に記載の配線板。
【請求項７】
前記第２導体パターンのラインアンドスペースは、１μｍ以上で１０μｍ以下である請求項４乃至６のいずれか一項に記載の配線板。
【請求項８】
前記絶縁層に設けられた前記第２ビアの外径は、前記電子部品に向かって小さくなり、前記配線構造体に設けられた前記第１ビアの外径は、前記電子部品に向かって大きくなる請求項４乃至７のいずれか一項に記載の配線板。
【請求項９】
前記第１パッドの表面及び前記第２パッドの表面には、酸化防止処理が施されている請求項１乃至８のいずれか一項に記載の配線板。
【請求項１０】
前記絶縁層から露出する前記配線構造体を覆う接着層の表面と、前記配線構造体が設けられた前記絶縁層の表面は、ほぼ同一の平面内に位置する請求項１乃至９のいずれか一項に記載の配線板。
【請求項１１】
前記第１パッドと前記第２パッドを電気的に接続する前記第１導体パターンは信号線である請求項１乃至１０のいずれか一項に記載の配線板。
【請求項１２】
積層された前記絶縁層のうち、内部に配線構造体が設けられる前記絶縁層の厚みがもっとも厚い請求項１乃至１１のいずれか一項に記載の配線板。
【請求項１３】
積層された前記絶縁層のうち、内部に配線構造体が設けられる前記絶縁層は、芯材を有していない請求項１乃至１２のいずれか一項に記載の配線板。
【請求項１４】
キャリア銅箔が設けられた支持板を用意することと、
前記支持板のキャリア銅箔に複数の絶縁層を積層することと、
前記絶縁層の間に配置される第１導体パターンを形成することと、
第１電子部品の端子がそれぞれ接続される複数の第１パッドを有する配線構造体を、前記複数の絶縁層のうちの最も外側の前記絶縁層の内部に設けることと、
前記配線構造体が設けられる前記絶縁層に、前記第１パッドの配列間隔よりも広い間隔で配列され、前記第１電子部品とは異なる第２電子部品の端子が接続される複数の第２パッドを形成することと、
を含む配線板の製造方法。
【請求項１５】
前記配線構造体の前記第１パッドと、前記絶縁層の前記第２パッドがほぼ同一の平面内に位置するように、前記配線構造体を、前記絶縁層に対して位置決めすることを含む請求項１４に記載の配線板の製造方法。
【請求項１６】
前記支持板を、前記キャリア銅箔とともに剥離することを含む請求項１４又は１５に記載の配線板の製造方法。
【請求項１７】
前記配線構造体は、前記第１パッドに、第１ビアを介して接続された第２導体パターンを有する多層基板であり、
前記絶縁層に、前記第１導体パターンと、前記第２パッド又は前記第２導体パターンとを接続する第２ビアを形成することを含む請求項１５又は１６に記載の配線板の製造方法。
【請求項１８】
前記配線構造体の前記第２導体パターンに、前記第２ビアが接続される第３パッドを形成することを含む請求項１７に記載の配線板の製造方法。
【請求項１９】
前記第１パッドの表面及び前記第２パッドの表面に、酸化防止処理を施すことを含む請求項１４乃至１８のいずれか一項に記載の配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板及び配線板の製造方法に関する。
【背景技術】
【０００２】
配線板に実装されるＤＲＡＭ（Dynamic Random Access Memory）は、記憶容量の増加にともなって、端子間隔が狭くなりつつある。このため、配線板には、ＤＲＡＭの端子が接続されるパッドを、小さな配列間隔で形成する必要がある。そこで、配線板に、小さな配列間隔で、パッドを形成するための技術が種々提案されている（例えば特許文献１参照）。
【０００３】
特許文献１に開示される配線板は、細かなピッチで導体パターンが形成された多層基板を内蔵する。そして、配線板に実装される電子部品の端子は、内蔵された多層基板を介して、当該配線板に形成された回路に電気的に接続される。
【０００４】
この種の多層プリント配線基板では、電子部品が実装される部分に、上記多層基板を配置することで、端子の配列間隔が狭い電子部品を、精度よく実装することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／１２９５４５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スマートホンなどに使用される配線板には、ＤＲＡＭの他に、ＭＰＵ（Micro Processing Unit）が実装されるのが一般的である。そのため、ＤＲＡＭなどの半導体メモリの容量の増大にともない、上述のように端子間隔が狭くなると、ＤＲＡＭの端子間隔のほうが、ＭＰＵの端子間隔に比べて狭くなることが予想される。そのため、ＤＲＡＭとＭＰＵが実装される配線板では、ＤＲＡＭの端子が接続されるパッドの配列間隔のみを狭くすることにより、配線板の製造コストの増加を抑制することが可能であると考えられる。
【０００７】
本発明は、上述の事情の下になされたもので、配線板に電子部品が実装されることで完成するユニットの製造コストの増加を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の第１の観点に係る配線板は、
積層された複数の絶縁層と、
前記絶縁層の間に配置される第１導体パターンと、
第１電子部品の端子がそれぞれ接続される複数の第１パッドが形成され、前記複数の絶縁層のうちの最も外側の前記絶縁層の内部に設けられた配線構造体と、
を備え、
前記配線構造体が設けられる前記絶縁層には、前記第１パッドの配列間隔よりも広い間隔で配列され、前記第１電子部品とは異なる第２電子部品の端子が接続される複数の第２パッドが形成されている。
【０００９】
本発明の第２の観点に係る配線板の製造方法は、
キャリア銅箔が設けられた支持板を用意することと、
前記支持板のキャリア銅箔に複数の絶縁層を積層することと、
前記絶縁層の間に配置される第１導体パターンを形成することと、
第１電子部品の端子がそれぞれ接続される複数の第１パッドを有する配線構造体を、前記複数の絶縁層のうちの最も外側の前記絶縁層の内部に設けることと、
前記配線構造体が設けられる前記絶縁層に、前記第１パッドの配列間隔よりも広い間隔で配列され、前記第１電子部品とは異なる第２電子部品の端子が接続される複数の第２パッドを形成することと、
を含む。
【発明の効果】
【００１０】
本発明によれば、第１電子部品の端子が接続されるパッドの配列間隔のみを狭くし、第２電子部品の端子が接続されるパッドの配列間隔については、通常のピッチで形成することができる。これにより、配線板の製造コストの増加を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る配線板の断面を示す図である。
【図２】ＤＲＡＭ及びＭＰＵの端子が接続されるパッドを概略的に示す図である。
【図３】配線構造体を示す図である。
【図４】配線構造体の製造方法を説明するための図である。
【図５】配線構造体の製造方法を説明するための図である。
【図６】配線構造体の製造方法を説明するための図である。
【図７】配線構造体の製造方法を説明するための図である。
【図８】配線構造体の製造方法を説明するための図である。
【図９】配線構造体の製造方法を説明するための図である。
【図１０】配線構造体の製造方法を説明するための図である。
【図１１】配線構造体の製造方法を説明するための図である。
【図１２】配線板の製造方法を説明するための図である。
【図１３】配線板の製造方法を説明するための図である。
【図１４】配線板の製造方法を説明するための図である。
【図１５】配線板の製造方法を説明するための図である。
【図１６】配線板の製造方法を説明するための図である。
【図１７】配線板の製造方法を説明するための図である。
【図１８】配線板の製造方法を説明するための図である。
【図１９】配線板の製造方法を説明するための図である。
【図２０】配線板の製造方法を説明するための図である。
【図２１】配線板の製造方法を説明するための図である。
【図２２】配線板の製造方法を説明するための図である。
【図２３】配線板の製造方法を説明するための図である。
【図２４】配線板の製造方法を説明するための図である。
【図２５】配線板の製造方法を説明するための図である。
【図２６】配線板の製造方法を説明するための図である。
【図２７】配線板の製造方法を説明するための図である。
【図２８】配線板の製造方法を説明するための図である。
【図２９】配線板の変形例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態を、図面を参照しつつ説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００１３】
図１は、本実施形態に係る配線板１０のＺＸ断面を、配線板１０に実装されたＤＲＡＭ６０とＭＰＵ７０とともに示す図である。図１に示されるように、配線板１０は、Ｚ軸方向に積層された絶縁層２１〜２４、絶縁層２１〜２４のうち最も上に位置する絶縁層２１の上面（＋Ｚ側の面）から露出する導体パターン３１、絶縁層２２〜２４それぞれの下面に形成された導体パターン３２〜３５、及び絶縁層２１の内部に位置する配線構造体５０を有している。
【００１４】
絶縁層２１は、絶縁層２１〜２４の中で最も上に位置している。この絶縁層２１には、層間絶縁用フィルム（味の素（株）製：商品名：ＡＢＦ−４５ＳＨ）が用いられる。このため、絶縁層２１は、ガラス基板や、ガラス繊維などの芯材のない層となる。
【００１５】
絶縁層２１の上方には、導体パターン３１が形成され、絶縁層２１の下面には導体パターン３２が形成されている。導体パターン３１，３２は、銅からなる厚さが５〜２０μｍの導体層である。導体パターン３１は、所定の形状に整形されている。図２は、ＭＰＵ７０の端子７１が接続される円形のパッドＰ１と、ＤＲＡＭ６０の端子６１が接続される円形のパッドＰ２とを概略的に示す図である。本実施形態では、図２に示されるように、導体パターン３１は、その一部が、マトリクス状に配列される複数のパッドＰ１となるように整形されている。ＭＰＵ７０が配線板１０に実装される際には、ＭＰＵ７０の端子が、導体パターン３１の一部をなすパッドＰ１にそれぞれ接続される。
【００１６】
また、導体パターン３２は、所定の形状に整形されている。導体パターン３２は、絶縁層２１に形成されたビア２１ａによって、導体パターン３１に接続され、絶縁層２１と絶縁層５３にわたって形成されたビア５０ａによって、配線構造体５０の導体パターン５５に接続される。
【００１７】
絶縁層２２〜２４は、絶縁層２１の下面に順番に積層されている。絶縁層２２〜２４も、絶縁層２１と同様に、層間絶縁フィルムからなる。
【００１８】
導体パターン３３〜３５は、絶縁層２２〜２４それぞれの下面に形成されている。導体パターン３３〜３５も、導体パターン３１，３２と同様に、銅からなる厚さが５〜２０μｍの層であり、所定の形状にパターニングされている。
【００１９】
導体パターン３３は、絶縁層２２に形成されたビア２２ａによって、導体パターン３２に接続されている。また、導体パターン３４は、絶縁層２３に形成されたビア２３ａによって導体パターン３３に接続され、導体パターン３５は、絶縁層２４に形成されたビア２４ａによって、導体パターン３４に接続されている。
【００２０】
図３は、絶縁層２１に配置された配線構造体５０を示す図である。図３に示されるように、配線構造体５０は、絶縁層２１の上方（＋Ｚ側）から、絶縁層２１の内部に埋め込まれている。この配線構造体５０は、絶縁層と導体パターンが交互に積層されることにより形成される多層基板であり、絶縁層５２，５３、導体パターン５４，５５を有している。
【００２１】
絶縁層５２は、層間絶縁用フィルム（味の素（株）製：商品名：ＡＢＦ−４５ＳＨ）等からなる。絶縁層５２の上面には、導体パターン５４が形成されている。絶縁層５３も、絶縁層５２と同様の絶縁材料からなり、上面に導体パターン５５が形成されている。導体パターン５４と導体パターン５５は、絶縁層５２によって絶縁されている。
【００２２】
絶縁層５２の上面に形成された導体パターン５４は、図２に示されるように、その一部が、マトリクス状に配列される複数のパッドＰ２となるように整形されている。ＤＲＡＭ６０が配線板１０に実装される際には、ＤＲＡＭ６０の端子６１が導体パターン５４の一部をなすパッドＰ２にそれぞれ接続される。
【００２３】
図２を参照するとわかるように、配線板１０では、ＤＲＡＭ６０が実装されるパッドＰ２の外径ＤＡ２は、ＭＰＵ７０が実装されるパッドＰ１の外径ＤＡ１より小さい。また、パッドＰ２の配列間隔ｄ２は、パッドＰ１の配列間隔ｄ１よりも小さい。つまり、配線板１０では、ＤＲＡＭ６０の端子６１が接続されるパッドＰ２の配列がファイン化されている。
【００２４】
また、配線板１０では、各パッドＰ１，Ｐ２の表面には、Ｎｉ／Ｐｄ／Ａｕめっき、又はＮｉ／Ａｕめっきによる被膜が形成されている。これにより、パッドＰ１，Ｐ２の表面が酸化することに起因する接触抵抗の増加が抑制される。
【００２５】
図３に戻り、絶縁層５２と絶縁層５３の間に配置される導体パターン５５は、所定の形状にパターニングされている。そして、絶縁層５２に形成されたビア５２ａによってパッドＰ２に接続され、ビア５２ｂによって、パッドＰ２以外の導体パターン５４に接続されている。また、導体パターン５５は、絶縁層５３を貫通するビア５０ａによって、導体パターン３２と接続されている。導体パターン５４，５５のラインアンドスペース（Ｌ／Ｓ）は概ね１である。そして、本実施形態では、導体パターン５４，５５を構成する信号ラインの幅は１μｍから５μｍ程度であり、信号ラインの配列間隔は１μｍから５μｍである。また、ビア５２ａの直径は、１μｍ〜１０μｍ程度である。
【００２６】
次に、上述のように構成された配線構造体５０の製造方法の一例について説明する。
【００２７】
まず、図４に示される支持板５００を準備する。支持板５００は、上面（＋Ｚ側の面）が平坦なガラスである。そして、支持板５００の上面に剥離剤を塗布して剥離層５０１を形成する。剥離剤としては、例えば、ブリューワサイエンス社のＷａｆｅｒ  Ｂｏｎｄを用いることができる。
【００２８】
次に、図５に示されるように、剥離層５０１に、樹脂からなる絶縁シート５３０を配置する。そして、剥離層５０１と絶縁シート５３０に加熱処理を施して、剥離層５０１と絶縁シート５３０同士を接着する。
【００２９】
次に、セミアディティブ法（ＳＡＰ）を用いて、絶縁シート５３０の上面に、導体パターン５５０を形成する。
【００３０】
具体的には、まず、絶縁シート５３０の上面に、例えば、Ｔｉ、Ｃｕを順番にスパッタリングして、図６に示されるように、Ｔｉ層、Ｃｕ層かならなる第１金属層５５０ａを、絶縁シート５３０の上面に形成する。第１金属層５５０ａは、当該第１金属層５５０ａに積層形成されるめっき膜と、絶縁シート５３０とを密着させるためのものである。
【００３１】
なお、第１金属層５５０ａは、Ｃｒ、Ｎｉを順番にスパッタリングするか、或いはＴａ、Ｃｕを順番にスパッタリングすることにより形成してもよい。
【００３２】
次に、第１金属層５５０ａの上面に、無電解銅めっき膜を形成し、この無電解銅めっき膜の上面に電解銅めっき膜を形成して、図７に示されるように、第１金属層５５０ａの上面に、無電銅解めっき膜と電解銅めっき膜の２層からなる第２金属層５５０ｂを形成する。これにより、第１金属層５５０ａと第２金属層５５０ｂの２層からなる導体パターン５５０が形成される。
【００３３】
上述のように形成された導体パターン５５０を構成する信号ラインは、ＩＣ（Integrated Circuit）や、ＬＳＩ（Large Scale Integrated Circuit）などに代表される半導体素子の配線ルールに基づいて、高密度に形成される。本実施形態では、導体パターン５５０を構成する信号ラインの幅は１μｍから５μｍ程度である。また、信号ラインの配列間隔は１μｍから５μｍである。
【００３４】
次に、図８に示されるように、絶縁シート５３０の上面に、絶縁シート５２０を配置する。そして、絶縁シート５２０を、加熱するとともに絶縁シート５３０に対して押圧し、絶縁シート５２０と絶縁シート５３０とを一体化させる。
【００３５】
次に、絶縁シート５２０の上面に、ビアホール５２０ａ，５２０ｂが形成される部分が露出したマスクを配置して、絶縁シート５２０を露光し、その後現像する。これにより、図９に示されるように、絶縁シート５２０に、ビアホール５２０ａ，５２０ｂが形成される。ビアホール５２０ａ，５２０ｂは、絶縁シート５２０を貫通し、ビアホール５２０ａ，５２０ｂからは、導体パターン５５０の一部が露出する。絶縁シート５２０に形成されたビアホール５２０ａ，５２０ｂの直径は１μｍ以上で１０μｍ以下程度である。
【００３６】
次に、セミアディティブ法（ＳＡＰ）を用いて、図１０に示されるように、ビアホール５２０ａ，５２０ｂそれぞれの内部にビア５２ａ，５２ｂをそれぞれ形成するとともに、絶縁シート５２０の上面に、導体パターン５４０を形成する。導体パターン５４０には、ＤＲＡＭ６０の端子６１が接続される１６個のパッドＰ２が形成されている。これらのパッドＰ２は、ビア５２ａによって、導体パターン５５０と電気的に接続されている。また、ビア５２ｂと導体パターン５４０，５５０は、円形のパッドＰ３を構成する。このパッドＰ３の厚さは概ね５μｍである。
【００３７】
本実施形態では、導体パターン５４０の信号ラインと同様に、導体パターン５５０を構成する信号ラインの幅は、１μｍから５μｍ程度である。また、信号ラインの配列間隔は１μｍから５μｍである。
【００３８】
次に、例えばダイシングソーを用いて、絶縁シート５２０，５３０等を、支持板５００とともに切断する。これにより、図１１に示されるように、支持板５００に支持された配線構造体５０が完成する。上述した配線構造体５０の絶縁層５２，５３は、絶縁シート５２０，５３０によって構成される。
【００３９】
本実施形態では、配線構造体５０の製造に、表面が平坦なガラスからなる支持板５００が用いられる。このため、反り少ない配線構造体５０を製造することが可能となる。
【００４０】
図１に戻り、配線板１０に実装されるＭＰＵ７０は、ＢＧＡ（ball grid array）タイプの素子である。このＭＰＵ７０の下面には、図２に示されるパッドＰ１それぞれに対向する位置に端子７１が形成されている。そして、各端子７１には、半田ボール７２が形成されている。ＭＰＵ７０の端子７１は、図１に示されるように、半田ボール７２を構成する半田によって、パッドＰ１に接着される。これにより、ＭＰＵ７０が、配線板１０に実装される。
【００４１】
ＤＲＡＭ６０も、ＭＰＵ７０と同様に、ＢＧＡタイプの素子である。このＤＲＡＭ６０の下面には、図２に示されるパッドＰ２それぞれに対向する位置に端子６１が形成されている。そして、各端子６１には、半田ボール６２が形成されている。ＤＲＡＭ６０の端子６１は、半田ボール６２を構成する半田によって、パッドＰ２に接着される。これにより、ＤＲＡＭ６０が、配線板１０に実装される。
【００４２】
配線板１０と、配線板１０の表面に実装されたＭＰＵ７０とＤＲＡＭ６０との隙間には、アンダーフィル材としての樹脂８０が充填されている。樹脂８０によって、配線板１０のパッドＰ１，Ｐ２と、ＭＰＵ７０の端子７１及びＤＡＲＡＭ６０の端子６１とが被覆され保護される。
【００４３】
次に、上述した配線板１０の製造方法について説明する。
【００４４】
まず、図１２に示されるように、上面にキャリア銅箔１０２と銅箔１０３とが上面（＋Ｚ側の面）に形成された支持板１０１を用意する。支持板１０１としては、ガラスクロスを芯材とするエポキシ樹脂基板（芯材入りプリプレグ）等を用いることができる。
【００４５】
次に銅箔１０３の表面それぞれに、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、図１３に示されるように、導体パターン３１が形成される部分が露出する開口１０４ａが設けられためっきレジスト１０４が形成される。
【００４６】
次に、支持板１０１の上面に形成された銅箔１０３の上面に電解めっき処理を行ってめっき膜を生成する。そして、モノエタノールアミンを含む溶液等を用いて、めっきレジスト１０４を除去する。これにより、図１４に示されるように、銅箔１０３の上面に導体パターン３１が形成される。この導体パターン３１には、図２に示されるようにマトリクス状に配置された２５個のパッドＰ１が含まれる。
【００４７】
次に、図１５に示されるように、支持板１０１に形成された銅箔１０３の上面に接着剤を塗布することにより、接着層９０を形成する。接着剤としては、例えば、エポキシ樹脂系、アクリル樹脂系、シリコーン樹脂系等の接着剤を用いることができる。接着層９０は、配線構造体５０の大きさとほぼ同じ大きさになるように整形される。
【００４８】
次に、図１５及び図１６に示されるように、接着層９０の上面に、絶縁層５２及び導体パターン５４が下向き（−Ｚ側向き）になった状態の配線構造体５０を接着する。この配線構造体５０は、製造の過程で設けられた支持板５００と一体になっている。配線構造体５０では、ビア５２ａ，５２ｂの外径は、図１における＋Ｚ方向に向かって大きくなっている。
【００４９】
次に、図１７に示されるように、配線構造体５０と一体になった支持板５００を、配線構造体５０から剥離する。支持板５００の剥離は、配線構造体５０とともに支持板５００を加熱する。これにより、剥離層５０１が軟化し始める。そして、剥離層５０１が十分に軟化したら、配線構造体５０から、支持板５００を剥離し、配線構造体５０に残留する剥離剤を除去する。
【００５０】
次に、図１８に示されるように、導体パターン３１及び配線構造体５０の上面に絶縁樹脂層間材を配置して、加圧する。これにより、導体パターン３１及び配線構造体５０を覆う絶縁層２１が形成される。絶縁樹脂層間材としては、心材入りのプリプレグ、又は層間絶縁用フィルム（味の素（株）製：商品名：ＡＢＦ−４５ＳＨ）等が用いられる。
【００５１】
次に、絶縁層２１にＣＯ２レーザからのレーザ光を照射して、図１９に示されるように、ビアホール２１ｂ，２１ｃを形成する。ビアホール２１ｂは、絶縁層２１を貫通して導体パターン３１に達する孔であり、ビアホール２１ｃは、絶縁層２１と配線構造体５０の絶縁層５３を貫通して、配線構造体５０のパッドＰ３に達する孔である。これらのビアホール２１ｂ，２１ｃは、図１９における＋Ｚ方向に向かって内径が大きくなる。したがって、ビアホール２１ｂ，２１ｃに形成されるビア２１ａ，５０ａの外径は、図１における＋Ｚ方向に向かって小さくなる。
【００５２】
本実施形態に係る配線構造体５０では、パッドＰ３を構成するビア５２ｂの直径は、ビア５２ａの直径に比べて大きくなっている。そのため、配線構造体５０の絶縁層５３を貫通するビアホール２１ｃを形成する場合に、レーザ光が、パッドＰ３を構成する導体パターン５４を貫通することが効果的に回避される。特に、配線構造体５０の絶縁層５２，５３、及び導体パターン５４，５５は、絶縁層２１〜２４、導体パターン３１〜３５に比較して薄い。このため、配線構造体５０にパッドＰ３が設けられていることで、配線構造体５０の歩留まりを大幅に向上することが可能となる。
【００５３】
ビアホール２１ｂ，２１ｃを形成した後は、ビアホール２１ｂ，２１ｃの内部に残留するスミアを除去するためのデスミア処理を行う。
【００５４】
次に、絶縁層２１が形成された支持板１０１を、まず、Ｐｄ等を主成分とする触媒に浸漬して、絶縁層２１の表面に触媒を付着させる。そして、支持板１０１を、無電解銅めっき液に浸漬する。これにより、図２０に示されるように、絶縁層２１の表面、及びビアホール２１ｂ，２１ｃの内壁に、無電解めっき膜２１０が形成される。無電解めっき膜の材料として、銅やニッケルなどを用いることができる。
【００５５】
次に、無電解めっき膜２１０の表面に、感光性ドライフィルムをラミネートする。そして、感光性ドライフィルムに、それぞれ所定のパターンが形成されたマスクフィルムを密着させた後に、感光性ドライフィルムを紫外線で露光する。続いて、感光性ドライフィルムに対して、アルカリ水溶液を用いた現像を行う。これにより、図２１に示されるように、導体パターン３２が形成される部分が露出する開口２１１ａが設けられためっきレジスト２１１が形成される。
【００５６】
次に、絶縁層２１の上面に形成された無電解めっき膜２１０をシード層とする電解めっき処理を行って、図２２に示されるように、無電解めっき膜２１０の表面にめっき膜３２０を形成する。そして、めっきレジスト２１１を除去するとともに、このめっきレジスト２１１に被覆されていた無電解めっき膜２１０をエッチングすることにより除去する。これにより、図２３に示されるように、パターニングされた導体パターン３２が形成される。この導体パターン３２は、ビアホール２１ｂの内部に充填された銅めっきからなるビア２１ａによって導体パターン３１に接続される。また、ビアホール２１ｃの内部に充填された銅めっきからなるビア５０ａによって、配線構造体５０の導体パターン５５に接続される。
【００５７】
次に、絶縁層２１に積層される絶縁層２２〜２４を、上述した絶縁層２１と同様の手順で順に形成する。また、導体パターン３３〜３５を、上述した導体パターン３２と同様の手順で順に形成する。これにより、図２４に示されるように、絶縁層２１〜２４、及び導体パターン３１〜３５が積層形成され、支持板１０１上に、配線板１０が形成される。
【００５８】
次に、配線板１０から、支持板１０１とキャリア銅箔１０２を剥離して、配線板１０を、図２５に示されるように、上下反転させる。そして、銅箔１０３を、エッチングすることにより除去する。これにより、図２６に示されるように、導体パターン３１の一部をなすパッドＰ１が、開口３１ａから露出した状態になる。また、配線構造体５０と銅箔１０３とを接着していた接着層９０が露出した状態になる。
【００５９】
なお、銅箔１０３に対するエッチング処理は、パッドＰ１の表面が、パッドＰ２の表面とほぼ同一面内に位置するまで、パッドＰ１がエッチングされる程度に行われる。
【００６０】
次に、図２７の矢印に示されるように、配線構造体５０の表面を覆う接着層９０に、ＣＯ２レーザからのレーザ光を照射して、導体パターン５４を構成するパッドＰ２を覆う接着層９０を除去し、図２８に示されるように、開口９０ａを形成する。これにより、導体パターン５４の一部をなすパッドＰ２が開口９０ａから露出した状態になる。
【００６１】
次に、配線板１０の絶縁層２１から露出するパッドＰ１と、接着層９０から露出するパッドＰ２の表面に、Ｎｉ／Ｐｄ／Ａｕめっき、又はＮｉ／Ａｕめっきによる被膜を形成する。
【００６２】
上述のように構成された配線板１０に、ＤＲＡＭ６０とＭＰＵ７０とを実装し、ＤＲＡＭ６０及びＭＰＵ７０と、配線板１０との間に樹脂８０を充填して、ＤＲＡＭ６０及びＭＰＵ７０と配線板１０との接続部を被覆することで、図１に示される配線板１０が完成する。
【００６３】
以上説明したように、本実施形態に係る配線板１０では、図１に示されるように、ＤＲＡＭ６０が接続されるパッドＰ２が形成された配線構造体５０が、配線板１０の最も上側の絶縁層２１の内部に設けられている。そのため、図２に示されるように、配線構造体５０のパッドＰ２の外径ＤＡ２を、ＭＰＵ７０が接続されるパッドＰ１の外径ＤＡ１よりも小さくし、パッドＰ２の配列間隔ｄ２を、パッドＰ１の配列間隔ｄ１よりも小さくすることができる。これにより、配線板１０全体の導体パターン３１〜３５をファインピッチ化することなく、ＤＲＡＭ６０が実装される部分の導体パターン５４，５５をファイン化することができる。したがって、配線板１０全体の配線をファイン化する場合に比較して、配線板１０の製造コストを削減することができる。これにより、配線板１０と、配線板１０に実装される電子部品からなるユニットの製造コストを削減することができる。
【００６４】
本実施形態では、配線構造体５０が、配線板１０の最も上側の絶縁層２１の内部に位置し、パッドＰ２とパッドＰ１とがほぼ同一面内に位置している。このため、ＭＰＵ７０とＤＲＡＭ６０を実装する際に、これらの電子部品を配線板１０に対して、正確に位置決めすることが可能となる。
【００６５】
本実施形態に係る配線板１０では、ＤＲＡＭ６０とＭＰＵ７０を並べて配線板１０に実装することができる。このため、ＤＲＡＭ６０とＭＰＵ７０とを重ねて配置する場合に比較して、配線板１０とＤＲＡＭ６０及びＭＰＵ７０からなるユニットの厚さを薄くすることができる。また、大きな容量のＤＲＡＭ６０を実装しても、ユニット全体の厚さを薄くすることができる。
【００６６】
本実施形態に係る配線構造体５０では、パッドＰ３を構成するビア５２ｂの直径は、ビア５２ａの直径に比べて大きくなっている。そして、パッドＰ３の厚さが５μｍ程度となっている。このため、配線構造体５０の絶縁層５３を貫通するビアホール２１ｃを形成する場合に、レーザ光が、パッドＰ３を構成する導体パターン５４を貫通することを効果的に回避することが可能となる。
【００６７】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、図１に示されるように、絶縁層２１〜２４の厚さがが相互に等しい場合について説明した。これに限らず、図２９に示されるように、配線構造体５０が内部に設けられる絶縁層２１の厚さを、他の絶縁層２２〜２４の厚さよりも大きくしてもよい。これにより、配線構造体５０を備える配線板１０全体の厚みを薄くすることが可能となる。
【００６８】
上記実施形態では、配線構造体５０のパッドＰ３の厚さが概ね５μｍであることとした。これに限らず、配線構造体５０のパッドＰ３の厚さは５μｍより大きくてもよい。この場合にも、レーザ光が、ビアホールが形成される絶縁層以外の層を貫通することを回避することが可能となる。
【００６９】
上記実施形態では、配線板１０が４層の絶縁層２１〜２４を有している場合について説明した。これに限らず、配線板１０は、３層以下、或いは５層以上の絶縁層を有していてもよい。
【００７０】
上記実施形態では、配線板１０が、５層の導体パターン３１〜３５を有している場合について説明した。これに限らず、配線板１０は、４層以下、或いは６層以上の導体パターンを有していてもよい。
【００７１】
上記実施形態では、配線構造体５０が、２層の絶縁層５２，５３を有し、２層の導体パターン５４，５５を有している場合について説明した。これに限らず、配線構造体５０は、３層以上の絶縁層を有していてもよい。また、配線構造体５０は、３層以上の導体パターンを有していてもよい。
【００７２】
上記実施形態では、配線構造体５０の絶縁層５２，５３が、層間絶縁用フィルム（味の素（株）製：商品名：ＡＢＦ−４５ＳＨ）からなる。配線構造体５０の絶縁層の素材は特に限定されるものではない。これらの絶縁層は、有機絶縁層及び無機絶縁層のどちらであってもよい。
【００７３】
本実施形態では、パッドＰ１が、５行５列のマトリクス状に配置されている場合について説明した。これに限らず、パッドＰ１は、実装されるＭＰＵ７０の端子数に応じた数であればよい。
【００７４】
本実施形態では、パッドＰ２が、４行４列のマトリクス状に配置されている場合について説明した。これに限らず、パッドＰ２は、実装されるＤＲＡＭ６０の端子数に応じた数であればよい。
【００７５】
本実施形態では、配線板１０の各パッドＰ１，Ｐ２の表面に、Ｎｉ／Ｐｄ／Ａｕめっき、又はＮｉ／Ａｕめっきによる被膜が形成されている場合について説明した。これに限らず、パッドＰ１，Ｐ２の表面に、ＯＳＰ（Organic Solder Preservative）処理などの表面処理を施すこととしてもよい。
【００７６】
本実施形態では、配線板１０及び配線構造体５０に設けられたビアがフィルドビアであるものとして説明した。これに限らず、配線板１０及び配線構造体５０に設けられるビアは、フィルドビアであっても、コンフォーマルビアであってもよい。
【００７７】
絶縁層２１〜２４，５２，５３の材料は、配線板１０の使用目的等に応じて任意に選択することができる。例えば、絶縁層２１〜２４，５２，５３には、層間絶縁用フィルの他、芯材に樹脂含浸してなるＦＲ−４材を用いることができる。ＦＲ−４材は、例えばガラス繊維にエポキシ樹脂を含浸させて熱硬化処理を施し、板状に整形することで得られる。また、絶縁層２１〜２４，５２，５３の材料はこれに限定されるものではなく、プリプレグ等を用いることもできる。プリプレグは、例えばグラスファイバ又はアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。
【００７８】
上記実施形態では、配線構造体５０の製造に、上面が平坦なガラスからなる支持板５００を用いた。これに限らず、シリコン（Ｓｉ）基板やＦＲ４基板等を、支持板５００として用いてもよい。
【００７９】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。
【００８０】
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【００８１】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。また、めっきには、電解めっきや無電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００８２】
また、導体パターン３１〜３５の形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板１０の用途に応じて適宜選択することができる。
【００８３】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【産業上の利用可能性】
【００８４】
本発明の配線板は、電子部品の実装に適している。また、本発明の配線板の製造方法は、配線板の製造に適している。
【符号の説明】
【００８５】
１０  配線板
２１  絶縁層
２１ａ〜２４ａ，５０ａ，５２ａ，５２ｂ  ビア
２１ｂ，２１ｃ，５２０ａ，５２０ｂ  ビアホール
２２〜２４，５２，５３  絶縁層
３１〜３５，５４，５５，５４０，５５０  導体パターン
３１ａ，９０ａ，１０４ａ，２１１ａ  開口
５０  配線構造体
６０  ＤＲＡＭ
６１，７１  端子
６２，７２  半田ボール
７０  ＭＰＵ
８０  樹脂
９０  接着層
１０１  支持板
１０２  キャリア銅箔
１０３  銅箔
１０４，２１１  めっきレジスト
２１０  無電解めっき膜
３２０  めっき膜
５００  支持板
５０１  剥離層
５２０，５３０  絶縁シート
５５０ａ  第１金属層
５５０ｂ  第２金属層
Ｐ１〜Ｐ３  パッド。
【図１】
2014229698.tif 000003
【図２】
2014229698.tif 000004
【図３】
2014229698.tif 000005
【図４】
2014229698.tif 000006
【図５】
2014229698.tif 000007
【図６】
2014229698.tif 000008
【図７】
2014229698.tif 000009
【図８】
2014229698.tif 000010
【図９】
2014229698.tif 000011
【図１０】
2014229698.tif 000012
【図１１】
2014229698.tif 000013
【図１２】
2014229698.tif 000014
【図１３】
2014229698.tif 000015
【図１４】
2014229698.tif 000016
【図１５】
2014229698.tif 000017
【図１６】
2014229698.tif 000018
【図１７】
2014229698.tif 000019
【図１８】
2014229698.tif 000020
【図１９】
2014229698.tif 000021
【図２０】
2014229698.tif 000022
【図２１】
2014229698.tif 000023
【図２２】
2014229698.tif 000024
【図２３】
2014229698.tif 000025
【図２４】
2014229698.tif 000026
【図２５】
2014229698.tif 000027
【図２６】
2014229698.tif 000028
【図２７】
2014229698.tif 000029
【図２８】
2014229698.tif 000030
【図２９】
2014229698.tif 000031