(57)【要約】【課題】従来の一般的な水晶発振器よりも消費電力を低減することのできる水晶発振回路を得る。【解決手段】本実施形態の水晶発振回路１００は、第１インバータ１と、第１水晶振動子２と、第２インバータ３と、第２水晶振動子４と、を備えているものである。水晶発振回路１００は、第１インバータ１と、クロック発生用の第１水晶振動子２と、第２インバータと、クロック発生用の第２水晶振動子４とが直列に接続された回路構成を有しているものである。【選択図】図１
2014143454.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧線及び第２の電圧線の間に接続された第１インバータと、
一端が前記第１インバータの出力ノードに接続された第１水晶振動子と、
入力ノードが前記第１水晶振動子の他端に接続された第２インバータと、
一端が前記第２インバータの出力ノードに接続され、他端が前記第１インバータの入力ノードに接続された第２水晶振動子と、を備えることを特徴とする水晶発振回路。
【請求項２】
前記各インバータが、
ゲートが入力ノードに接続され、ソースが前記第１電圧線に接続され、ドレインが出力ノードに接続された第１トランジスタと、
ゲートが入力ノードに接続され、ソースが前記第２電圧線に接続され、ドレインが出力ノードに接続された第２トランジスタと、
一端が入力ノードに接続され、他端が出力ノードに接続されたフィードバック用の抵抗と、を備えることを特徴とする請求項１に記載の水晶発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子を用いた水晶発振回路に関するものである。
【背景技術】
【０００２】
従来の一般的な水晶発振器として、一つには、単段式ピアース発振器（single-stage Pierce
oscillator）が知られている。従来の単段式ピアース発振器３００は、図４に示すように、＋１．８Ｖの電圧が印加されたソース電圧線Ｖｓｓと、接地線ＧＮＤとの間に設けられたインバータ３０１と、該インバータ３０１に抵抗Ｒを介して並列に接続されたクロック発生用の水晶振動子３０２と、インバータ３０１の入力ノード３１７と接地線ＧＮＤとの間に設けられた充放電用のロードキャパシタ３０３と、インバータ３０１の出力ノード３１８と接地線ＧＮＤとの間に抵抗Ｒを介して設けられた充放電用のロードキャパシタ３０４と、を備えている。
【０００３】
従来の一般的な水晶発振器として、もう一つには、二段式ピアース発振器（2-stages Pierce
oscillator）が知られている。従来の二段式ピアース発振器４００は、図５に示すように、インバータ、キャパシタ、インバータ、及び、水晶振動子が直列に接続された発振器であって、＋１．０Ｖの電圧が印加されたソース電圧線Ｖｓｓと、接地線ＧＮＤとの間に設けられた第１インバータ４０１と、第２インバータ４０２と、第１インバータ４０１及び第２インバータ４０２の間に直列接続されたノイズ除去用のブロックキャパシタ４０３と、第１インバータ４０１の入力ノード４１７と接地線ＧＮＤとの間に設けられた充放電用のロードキャパシタ４０４と、第１インバータ４０１の入力ノード４１７と第２インバータ４０２の出力ノード４１８との間に設けられたクロック発生用の水晶振動子４０５と、を備えている。なお、インバータ、キャパシタ、及び、水晶振動子が直列接続された発振器の別の一例としては、下記の特許文献１（図１参照）に示す水晶発振器が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１２４２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の一般的な水晶発振器では、必須の構成要素となる各キャパシタに余分な電荷が蓄積されることにより、消費電力が増加するという問題がある。
【０００６】
そこで、本発明は、従来の一般的な水晶発振器よりも消費電力を低減することのできる水晶発振回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
（１）  本発明の水晶発振回路は、第１の電圧線及び第２の電圧線の間に接続された第１インバータと、一端が前記第１インバータの出力ノードに接続された第１水晶振動子と、入力ノードが前記第１水晶振動子の他端に接続された第２インバータと、一端が前記第２インバータの出力ノードに接続され、他端が前記第１インバータの入力ノードに接続された第２水晶振動子と、を備えるものである。
【０００８】
上記（１）の構成によれば、第１インバータ、第１水晶振動子、第２インバータ、及び、第２水晶振動子を直列に接続することで、従来の一般的な水晶発振器で必須の構成要素となる各キャパシタを用いることなく、水晶発振回路を構成することができる。従って、従来の一般的な水晶発振器のように各キャパシタで余分な電荷が蓄積されることはない。その結果、従来の一般的な水晶発振器よりも消費電力を低減することができる。
【０００９】
（２）  上記（１）の水晶発振回路においては、前記各インバータが、ゲートが入力ノードに接続され、ソースが前記第１電圧線に接続され、ドレインが出力ノードに接続された第１トランジスタと、ゲートが入力ノードに接続され、ソースが前記第２電圧線に接続され、ドレインが出力ノードに接続された第２トランジスタと、一端が入力ノードに接続され、他端が出力ノードに接続されたフィードバック用の抵抗と、を備えることが好ましい。
【００１０】
上記（２）の構成によれば、前記各インバータを、第１トランジスタ、第２トランジスタ、及び、抵抗で構成することにより、従来の一般的な水晶発振器よりも消費電力を低減可能な水晶発振回路を容易に構成することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る水晶発振回路１００の回路図である。
【図２】図１に示す水晶発振回路１００の一例として、水晶発振回路２００のインバータ内部の回路構成を示したブロック図である。
【図３】水晶発振回路２００の試作品を用いたシミュレーション結果を示す説明図である。
【図４】従来の単段式ピアース発振器３００の回路図である。
【図５】従来の二段式ピアース発振器４００の回路図である。
【発明を実施するための最良の形態】
【００１２】
以下、図１〜図３を参照しながら、本発明の一実施形態に係る水晶発振回路について説明する。
【００１３】
（水晶発振回路の全体構成）
図１に示すように、本実施形態の水晶発振回路１００は、第１インバータ１と、第１水晶振動子２と、第２インバータ３と、第２水晶振動子４と、を備えているものである。水晶発振回路１００は、第１インバータ１と、クロック発生用の第１水晶振動子２と、第２インバータ３と、クロック発生用の第２水晶振動子４とが直列に接続された回路構成を有しているものである。
【００１４】
（水晶発振回路の一例）
図２は、図１に示す水晶発振回路１００の一例として、水晶発振回路２００のインバータ２１，２３内部の回路構成を示したブロック図である。なお、図２に示すように、各インバータ２１，２３は、同じ回路構成であるため、各構成要素に同じ符号を付すものとする。
【００１５】
図２に示すように、第１水晶振動子２２は、一端が第１インバータ２１の出力ノード１８に接続され、他端が第２インバータ２３の入力ノード１７に接続されているものである。同様に、第２水晶振動子２４は、一端が第２インバータ２３の出力ノード１８に接続され、他端が第１インバータ２１の入力ノード１７に接続されているものである。なお、以下では、第１インバータ２１及び第２インバータ２３を各インバータと略記することがある。同様に、第１水晶振動子２２及び第２水晶振動子２４を各水晶振動子と略記することがある。
【００１６】
（各インバータの構成）
図２に示すように、第１インバータ２１及び第２インバータ２３は、第１トランジスタ１０と、第２トランジスタ１１と、第１ダイオード１２と、第２ダイオード１３と、第３ダイオード１４と、第４ダイオード１５と、フィードバック（帰還）用の抵抗１６と、を備えているものである。なお、以下では、第１ダイオード１２、第２ダイオード１３、第３ダイオード１４、及び、第４ダイオード１５を各ダイオードと略記することがある。
【００１７】
第１トランジスタ１０及び第２トランジスタ１１は、それぞれ、オン／オフが互いに逆の関係になっているＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタとして機能するものであって、第１トランジスタ１０及び第２トランジスタ１１の組み合わせによって、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が構成されている。
【００１８】
第１トランジスタ１０のゲートは、各インバータの入力ノード１７に接続されており、各水晶振動子から入力信号（ＩＮ）を受けるものである。第１トランジスタ１０のソースは、＋１Ｖの電圧が印加されたソース電圧線Ｖｓｓ（第１電圧線）に接続されているものである。第１トランジスタ１０のドレインは、第１トランジスタ１０の出力ノード１８に接続されており、各水晶振動子に出力信号（ＯＵＴ）を出力するものである。
【００１９】
第２トランジスタ１１のゲートは、各インバータの入力ノード１７に接続されており、第２水晶振動子４から入力信号（ＩＮ）を受けるものである。第２トランジスタ１１のソースは、接地線ＧＮＤ（第２電圧線）に接続されているものである。第２トランジスタ１１のドレインは、各インバータの出力ノード１８に接続されており、各水晶振動子に出力信号（ＯＵＴ）を出力するものである。
【００２０】
各ダイオード１２〜１５は、第１トランジスタ１０及び第２トランジスタ１１が静電気により破壊されることから保護するために設けられているものである。
【００２１】
第１ダイオード１２は、一端が各インバータの入力ノード１７（第１トランジスタ１０及び第２トランジスタ１１の各ゲート）に接続されており、他端がソース電圧線Ｖｓｓ（第１トランジスタ１０のソース）に接続されているものである。これにより、電流は、入力ノード１７からソース電圧線Ｖｓｓに向かう方向のみに流れるものである。
【００２２】
第２ダイオード１３は、一端が各インバータの入力ノード１７（第１トランジスタ１０及び第２トランジスタ１１の各ゲート）に接続されており、他端が接地線ＧＮＤ（第２トランジスタ１１のソース）に接続されているものである。これにより、電流は、接地線ＧＮＤから入力ノード１７に向かう方向のみに流れるものである。
【００２３】
第３ダイオード１４は、一端が各インバータの出力ノード１８（第１トランジスタ１０及び第２トランジスタ１１の各ドレイン）に接続されており、他端がソース電圧線Ｖｓｓ（第１トランジスタ１０のソース）に接続されているものである。これにより、電流は、出力ノード１８からソース電圧線Ｖｓｓに向かう方向のみに流れるものである。
【００２４】
第４ダイオード１５は、一端が各インバータの出力ノード１８（第１トランジスタ１０及び第２トランジスタ１１の各ドレイン）に接続されており、他端が接地線ＧＮＤ（第２トランジスタ１１のソース）に接続されているものである。これにより、電流は、接地線ＧＮＤから出力ノード１８に向かう方向のみに流れるものである。
【００２５】
なお、上記各ダイオードの容量は、上記静電気による破壊を保護するための性能を維持するために、少なくとも０．８ｐＦ以下であることが好ましい。これにより、従来の一般的な水晶発振器で必須の構成要素となるキャパシタの容量（より具体的には、６ｐＦ〜１００ｐＦ）よりも小さい容量のダイオードを用いて回路を構成できるため、従来の一般的な水晶発振器よりも消費電力を低減することができる。
【００２６】
抵抗１６は、各インバータの出力信号（ＯＵＴ）の一部を入力ノード１７にフィードバック（帰還）させることにより、規則的な電圧の変動を生じさせるために設けられているものである。
【００２７】
抵抗１６は、一端が各インバータの入力ノード１７（第１トランジスタ１０及び第２トランジスタ１１の各ゲート）に接続されており、他端が各インバータの出力ノード１８（第１トランジスタ１０及び第２トランジスタ１１の各ドレイン）に接続されているものである。
【実施例】
【００２８】
次に、実施例により本発明を具体的に説明する。本発明者は、上記図２に示した回路構成について、水晶発振回路２００の発振動作のシミュレーションを行った。なお、本発明は、本実施例に限定されるものではない。
【００２９】
図３は、ソース電圧線Ｖｓｓに０．９Ｖの電圧を印加した場合における発振動作のシミュレーション結果を示すものである。図３（ａ）は、第１インバータ２１の出力ノード１８から出力される出力信号（ＯＵＴ）の電圧レベルＶＯＵＴ（Ｖ）を示している。図３（ｂ）は、第１インバータ２１の入力ノード１７に入力される入力信号（ＩＮ）の電圧レベルＶＩＮ（Ｖ）を示している。
【００３０】
本実施形態では、図３（ｂ）に示すように、入力信号（ＩＮ）の信号波形を正弦波信号よりも矩形波信号に近づけることができることが判明した。その結果、従来の一般的な水晶発振器よりも、スイッチング速度を低下させる要因となるクローバ電流（Crowbar Current）を低減できるとともに、余分な電流を減らすことなく、高い電力供給電圧で水晶発振回路１００を発振動作できることが判明した。また、図３（ａ）中の矢印に示すように、最大の増幅利得が得られる時点（４５．７５（ｍｓ）付近、及び、４５．７７（ｍｓ）付近）において、正弦波信号よりも立ち上がりが速くなることが判明した。
【００３１】
（シミュレーション結果を検証するための実験結果）
以下に示す表１は、上記シミュレーション結果の正しさを検証するための実験結果の一例を示しているものである。本発明者は、本実施形態に係る水晶発振回路２００の試作品におけるソース電圧線Ｖｓｓに１．４Ｖ〜３．４Ｖの電圧を印加した場合について発振動作の検証を行った。表１は、ソース電圧線Ｖｓｓに１．５Ｖの電圧を印加した場合における実験結果を示すものである。
【表１】
2014143454.tif 000003
【００３２】
表１中のパラメータの各項目のうち、「振動周波数」，「ＳＴＤ（標準回路）における振動周波数」，「長期間における動作特性の変化（１００時間）」，「１．５ＶでのＨＣ（ハイスピードＣＭＯＳタイプ）インバータにおける消費電力」，「水晶振動子のウォーミングアップに要する立ち上がり時間」及び「オフ状態からの立ち上がり時間」については従来の一般的な水晶発振器と同程度であった。
【００３３】
しかしながら、表１中のパラメータの各項目のうち、「インバータの入出力信号における単位電圧当たりの周波数変化率（Frequency voltage coefficient）」については、−１０ｐｐｍ／Ｖの値を示した。これにより、従来の単段式ピアース発振器３００（図４参照）における周波数変化率よりも小さな値に維持できることが判明し、インバータの入出力信号における信号レベルを安定させることができることが判明した。
【００３４】
以下に示す表２は、上記シミュレーション結果の正しさを検証するための実験結果の別の一例を示しているものである。本発明者は、独ファンドリ企業（L Foundry）の構成を用いて、極端に低い消費電力型のＲＴＣ（Real Time Clock）におけるソース電圧線Ｖｓｓに１．０Ｖの電圧を印加した場合について発振動作の検証を行った。
【表２】
2014143454.tif 000004
【００３５】
パラメータの各項目のうち、「１．０Ｖでの消費電力」については、０．２〜０．５μＷの値が得られ、大量生産品の値（＞１．３５μＷ）よりも小さい値に抑制できることが判明した。また、他の研究者の報告書で報告されている数値（０．５〜１．０μＷ）よりも小さい値に抑制できることが判明した。より具体的には、従来の一般的な水晶発振器で消費される電力（１．５μＷ）の１／５程度の消費電力（０．３μＷ程度）に抑制することができることが判明した。
【００３６】
（水晶発振回路の実用上のメリット）
以下に示す表３，４は、ＡＳＩＣ（Application
Specific Integrated Circuit）として実装された本実施形態に係る水晶発振回路２００の実用上のメリットを示しているものである。なお、表３，４中の構成要素中に示す「クラス６」とは、プリント回路板（ＰＣＢ）のうち、最も一般的に使用される０．１３ｍｍピッチのプリント回路板（ＰＣＢ）の設計クラスを示している。
【表３】
2014143454.tif 000005
【表４】
2014143454.tif 000006
【００３７】
表３，４中の構成要素の各項目について、本実施形態に係る水晶発振回路２００と、従来の二段式ピアース発振器４００（図５参照）とを比較した場合、各項目のうち、「集積回路におけるアクティブ領域の面積（ｃｍ２）」が０．０１８（ｃｍ２）、「集積回路のパッド数／ユニット完成品」が８個であり、従来の二段式ピアース発振器４００と同じであった。
【００３８】
しかしながら、各項目のうち、「ロードキャパシタの個数」及び「ＤＣブロックキャパシタの個数」においては、従来の二段式ピアース発振器４００では、いずれも１であり、ロードキャパシタ及びＤＣブロックキャパシタが必須の構成要素であるのに対して、本実施形態に係る水晶発振回路２００では、「ロードキャパシタの個数」及び「ＤＣブロックキャパシタの個数」が、いずれも０であり、ロードキャパシタ及びＤＣブロックキャパシタは必須の構成要素ではない。従って、ロードキャパシタ及びＤＣブロックキャパシタの原価を０ドル（＄）に節約できることが判明した。
【００３９】
また、各項目のうち、「バッテリー容量（１０年使用、リチウムイオンバッテリー）」においては、本実施形態に係る水晶発振回路２００における容量（エネルギー量）が５０ｍＷｈであり、従来の単段式ピアース発振器３００（図４参照）における容量（エネルギー量）（＝０．５Ｗｈ）の１／１０に低減できるとともに、従来の二段式ピアース発振器４００（図５参照）における容量（エネルギー量）（＝０．１５Ｗｈ）の１／３に低減できることが判明した。
【００４０】
さらに、各項目のうち、「プリント回路板（ＰＣＢ）及び組立部品が占める面積（ｃｍ２、）、クラス６」においては、本実施形態に係る水晶発振回路２００における面積が０．４（ｃｍ２）であり、単段式ピアース発振器３００及び二段式ピアース発振器４００における面積（５ｃｍ２）の１／１０以下に低減できることで、本実施形態に係る水晶発振回路２００におけるプリント回路板（ＰＣＢ）及び組立部品の原価（０．０８ドル）を、単段式ピアース発振器３００及び二段式ピアース発振器４００におけるプリント回路板（ＰＣＢ）及び組立部品の原価（１．００ドル）と比べて０．９２ドルだけ節約できることが判明した。
【００４１】
加えて、各項目のうち、「トータル価格（ドル）」に示されるように、本実施形態に係る水晶発振回路２００におけるトータル価格（１．６０６ドル）は、単段式ピアース発振器３００におけるトータル価格（１．８９６ドル）と比べて０．２９ドルだけ低額となり、二段式ピアース発振器４００におけるトータル価格（２．１１１ドル）と比べて０．５０５ドルだけ低額となった。
【００４２】
この結果、本実施形態に係る水晶発振回路２００は、バッテリー電源型あるいはエネルギー蓄積型のシステムに適していることが判明した。特に、より長期間の耐久性、安価なＬＳＩ（Large Scale Integration）技術、及び、高価なＰＣＢ（printed circuit board）技術の組み合わせによって、本実施形態に係る水晶発振回路２００の価格を低額に抑えることができることが判明した。また、本実施形態に係る水晶発振回路２００は、低消費電力型の発振回路であるため、従来の一般的な水晶発振器と比べてバッテリー寿命を３倍〜６倍に増加できることが判明した。
【００４３】
（本実施形態に係る水晶発振回路の特徴）
上記構成によれば、第１インバータ１、第１水晶振動子２、第２インバータ３、及び、第２水晶振動子４を直列に接続することで、従来の一般的な水晶発振器で必須の構成要素となる各キャパシタを用いることなく、水晶発振回路１００を構成することができる。従って、従来の一般的な水晶発振器３００，４００（図４，５参照）のように各キャパシタで余分な電荷が蓄積されることはない。その結果、従来の一般的な水晶発振器３００，４００よりも消費電力を低減することができる。
【００４４】
また、上記構成によれば、各インバータ２１，２３を、第１トランジスタ１０、第２トランジスタ１１、ダイオード１２〜１５、及び、抵抗１６で構成することにより、従来の一般的な水晶発振器よりも消費電力を低減可能な水晶発振回路２００を容易に構成することができる。
【００４５】
更に、上記構成によれば、水晶発振回路２００の試作品を用いたシミュレーション結果において、「インバータの入出力信号における単位電圧当たりの周波数変化率（Frequency voltage coefficient）」が−１０ｐｐｍ／Ｖの値を示したことにより、従来の単段式ピアース発振器３００（図４参照）における周波数変化率よりも小さな値に維持できる。従って、各インバータ２１，２３の入出力信号における信号レベルを従来の単段式ピアース発振器３００よりも安定させることができる。
【００４６】
加えて、上記構成によれば、前記各インバータ２１，２３が、従来の一般的な水晶発振器３００，４００で必須の構成要素となるキャパシタの容量（より具体的には、６ｐＦ〜１００ｐＦ）よりも小さい容量（より具体的には、＜１．６ｐＦ）のダイオード１２〜１５を用いて構成されているため、水晶発振回路２００において従来の一般的な水晶発振器３００，４００よりも消費電力を低減することができる。
【００４７】
以上、本発明の実施形態について図面に基づいて説明したが、具体的な構成は、これらの実施形態に限定されるものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。例えば、図１に示した水晶発振回路１００の一例として図２に示した水晶発振回路２００を示したが、これに限られず、本発明は、水晶発振回路１００と同様の作用効果を奏するように、水晶発振回路１００の構成を適宜変更した水晶発振回路であってもよい。
【符号の説明】
【００４８】
１、２１    第１インバータ
２、２２    第１水晶振動子
３、２３    第２インバータ
４、２４    第２水晶振動子
１０、１１    トランジスタ
１２〜１５    ダイオード
１６    抵抗
１７、３１７、４１７    入力ノード
１８、３１８、４１８    出力ノード
１００、２００    水晶発振回路
３００    単段式ピアース発振器
３０１、４０１、４０２    インバータ
３０２、４０５    水晶振動子
３０３、３０４、４０４    ロードキャパシタ
４００    二段式ピアース発振器
４０３    ブロックキャパシタ
【図１】
2014143454.tif 000007
【図２】
2014143454.tif 000008
【図３】
2014143454.tif 000009
【図４】
2014143454.tif 000010
【図５】
2014143454.tif 000011