(57)【要約】【課題】電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能なスイッチングモジュールおよびそれを用いたスイッチング電源装置を提供する。【解決手段】スイッチングモジュールは、電界効果トランジスタと、電界効果トランジスタを駆動する駆動回路とを備えている。駆動回路は、電界効果トランジスタをオンさせるとき、電界効果トランジスタの駆動電圧Ｖgsを、電界効果トランジスタの閾値電圧Ｖthよりも大きな第１規定電圧Ｖ１とする。また、駆動回路は、電界効果トランジスタをオンさせてから所定時間Ｔsを経過した後で且つ電界効果トランジスタをオフさせる前に、駆動電圧Ｖgsを、閾値電圧Ｖth以上で且つ第１規定電圧Ｖ１よりも小さな第２規定電圧Ｖ２とする。【選択図】図１
2014158369.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタと、前記電界効果トランジスタを駆動する駆動回路とを備え、前記駆動回路は、前記電界効果トランジスタをオンさせるとき、前記電界効果トランジスタの駆動電圧を、前記電界効果トランジスタの閾値電圧よりも大きな第１規定電圧とし、前記駆動回路は、前記電界効果トランジスタをオンさせてから所定時間を経過した後で且つ前記電界効果トランジスタをオフさせる前に、前記駆動電圧を、前記閾値電圧以上で且つ前記第１規定電圧よりも小さな第２規定電圧とすることを特徴とするスイッチングモジュール。
【請求項２】
前記第２規定電圧は、前記閾値電圧よりも大きく且つ前記第１規定電圧よりも小さいことを特徴とする請求項１記載のスイッチングモジュール。
【請求項３】
前記所定時間は、前記電界効果トランジスタのオン期間に対して９０％の期間となるように設定してあることを特徴とする請求項１または請求項２記載のスイッチングモジュール。
【請求項４】
前記電界効果トランジスタは、Ｓｉに比べてバンドギャップの広いワイドバンドギャップ半導体を用いて形成されてなることを特徴とする請求項１ないし請求項３のいずれか１項に記載のスイッチングモジュール。
【請求項５】
請求項１ないし請求項４のいずれか１項に記載のスイッチングモジュールを備えてなることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングモジュールおよびそれを用いたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来から、スイッチング電源装置およびそれを用いた照明装置が提案されている（例えば、特許文献１）。また、近年、この種の照明装置として、図６に示す構成を有する照明点灯装置が提案されている（特許文献２）。
【０００３】
上述の照明点灯装置は、商用交流電源６１から電力供給を受けて直流電圧を出力する直流電源回路６２と、直流電源回路６２から出力された直流電圧により点灯するＬＥＤモジュール部６３とを備えている。特許文献２には、ＬＥＤモジュール部６３が、直列に接続された複数のＬＥＤ素子を備えている旨が記載されている。
【０００４】
直流電源回路６２は、整流回路６４と、整流回路６４により整流された電圧を所定の直流電圧に変換する定電流回路６５とを備えている。
【０００５】
定電流回路６５は、平滑コンデンサ６６と、ＬＥＤ素子に流れる電流を検出する電流検出手段６７と、電流検出手段６７の検出結果に応じてＬＥＤモジュール部６３に供給すべき直流電圧を出力する直流電圧変換回路６８とで構成されている。
【０００６】
ＬＥＤモジュール部６３は、直列に接続された複数のＬＥＤ素子とスイッチング素子６９との直列回路を有している。なお、特許文献１には、スイッチング素子６９が、電界効果トランジスタである旨が記載されている。
【０００７】
また、直流電源回路６２は、スイッチング素子６９のゲート抵抗を調整するゲート抵抗制御回路７０と、スイッチング素子６９へのゲート電圧を発生させるゲート電圧発生回路７１とを備えている。
【０００８】
特許文献２には、ゲート電圧発生回路７１の出力端とスイッチング素子６９のゲートとの間に、可変抵抗７２が接続されており、ゲート抵抗制御回路７０によって可変抵抗７２の抵抗値が決定される旨が記載されている。また、特許文献２には、スイッチング素子６９のオンデューティ比に応じてスイッチング素子６９のゲート電圧を調整する旨が記載されている。また、特許文献２には、スイッチング素子６９のゲート電圧を高くすることによって、スイッチング素子６９のオン抵抗が低くなる旨が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−２８４０３１号公報
【特許文献２】特開２０１２−４８９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上述の照明点灯装置に用いられたスイッチング素子６９は、一般的に、オン抵抗の低減とスイッチング動作の高速化が求められている。
【００１１】
上述の照明点灯装置では、スイッチング素子６９のゲート電圧を高くすることによって、スイッチング素子６９のオン抵抗を低減することが可能となる。
【００１２】
しかしながら、上述の照明点灯装置では、スイッチング素子６９がオン状態のときに、スイッチング素子６９のゲート・ソース間に蓄積される電荷量が多くなるので、スイッチング素子６９のターンオフ時間が長くなる可能性がある。よって、上述の照明点灯装置では、スイッチング素子６９のスイッチング動作の高速化が制限される。なお、本願発明者は、上述の照明点灯装置に関して、スイッチング素子６９と、ゲート抵抗制御回路７０と、ゲート電圧発生回路７１と、可変抵抗７２とで、スイッチングモジュールを構成することを考えた。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能なスイッチングモジュールおよびそれを用いたスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明のスイッチングモジュールは、電界効果トランジスタと、前記電界効果トランジスタを駆動する駆動回路とを備え、前記駆動回路は、前記電界効果トランジスタをオンさせるとき、前記電界効果トランジスタの駆動電圧を、前記電界効果トランジスタの閾値電圧よりも大きな第１規定電圧とし、前記駆動回路は、前記電界効果トランジスタをオンさせてから所定時間を経過した後で且つ前記電界効果トランジスタをオフさせる前に、前記駆動電圧を、前記閾値電圧以上で且つ前記第１規定電圧よりも小さな第２規定電圧とすることを特徴とする。
【００１５】
このスイッチングモジュールにおいて、前記第２規定電圧は、前記閾値電圧よりも大きく且つ前記第１規定電圧よりも小さいことが好ましい。
【００１６】
このスイッチングモジュールにおいて、前記所定時間は、前記電界効果トランジスタのオン期間に対して９０％の期間となるように設定してあることが好ましい。
【００１７】
このスイッチングモジュールにおいて、前記電界効果トランジスタは、Ｓｉに比べてバンドギャップの広いワイドバンドギャップ半導体を用いて形成されてなることが好ましい。
【００１８】
本発明のスイッチング電源装置は、前記スイッチングモジュールを備えてなることを特徴とする。
【発明の効果】
【００１９】
本発明のスイッチングモジュールにおいては、電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能となる。
【００２０】
本発明のスイッチング電源装置においては、電界効果トランジスタのオン抵抗を低減可能で、且つ、電界効果トランジスタのスイッチング動作の高速化を図ることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本実施形態のスイッチングモジュールに関し、（ａ）は電界効果トランジスタのゲート・ソース間電圧の電圧波形の説明図、（ｂ）は電界効果トランジスタのドレイン・ソース間電圧の電圧波形の説明図、（ｃ）は電界効果トランジスタのドレイン電流の電流波形の説明図である。
【図２】本実施形態のスイッチングモジュールを用いたＰＦＣ回路の回路図である。
【図３】本実施形態のスイッチングモジュールに関し、電界効果トランジスタのオン抵抗と電界効果トランジスタのドレイン電流との相関図である。
【図４】比較例のスイッチングモジュールに関し、（ａ）は電界効果トランジスタのゲート・ソース間電圧の電圧波形の説明図、（ｂ）は電界効果トランジスタのドレイン・ソース間電圧の電圧波形の説明図、（ｃ）は電界効果トランジスタのドレイン電流の電流波形の説明図である。
【図５】本実施形態のスイッチング電源装置の回路図である。
【図６】従来例の照明点灯装置の回路図である。
【発明を実施するための形態】
【００２２】
以下、本実施形態のスイッチングモジュールについて、図１〜図３を参照しながら説明する。
【００２３】
本実施形態のスイッチングモジュール１０は、例えば、ＰＦＣ（Power Factor Correction）回路１２に用いられるものである。
【００２４】
ＰＦＣ回路１２は、スイッチングモジュール１０と、インダクタＬ１と、ダイオードＤ１と、平滑用のコンデンサＣ１とを備えている。
【００２５】
スイッチングモジュール１０は、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）１と、ＦＥＴ１を駆動する駆動回路２とを備えている。
【００２６】
ＦＥＴ１としては、例えば、ＭＯＳＦＥＴを用いることができる。本実施形態では、ＦＥＴ１として、Ｓｉを用いたＭＯＳＦＥＴを採用している。Ｓｉを用いたＭＯＳＦＥＴとは、基板としてシリコン基板を用いたＭＯＳＦＥＴを意味し、チャネル部の材料がシリコンであることを意味する。
【００２７】
駆動回路２は、例えば、マイクロコンピュータに適宜のプログラムを搭載することにより構成することができる。プログラムは、例えば、マイクロコンピュータに予め設けられたメモリ（図示せず）に記憶されている。
【００２８】
ＰＦＣ回路１２の一対の入力端間には、直流電圧を出力する定電圧源１４が接続されている。ＰＦＣ回路１２の一対の出力端間には、負荷１５が接続されている。
【００２９】
定電圧源１４のプラス側は、インダクタＬ１の一端に接続されている。インダクタＬ１の他端は、ダイオードＤ１のアノード側に接続されている。ダイオードＤ１のカソード側は、コンデンサＣ１の高電位側に接続されている。
【００３０】
ＦＥＴ１のドレイン端子は、インダクタＬ１の他端に接続されている。ＦＥＴ１のゲート端子は、駆動回路２に接続されている。ＦＥＴ１のソース端子は、コンデンサＣ１の低電位側に接続されている。また、ＦＥＴ１のソース端子は、定電圧源１４のマイナス側に接続されている。駆動回路２は、定電圧源１４のマイナス側に接続されている。定電圧源１４のマイナス側は、接地されている。本実施形態では、コンデンサＣ１に、上述の負荷１５が並列に接続されている。
【００３１】
駆動回路２は、ＦＥＴ１をオンさせるとき、図１（ａ）中の実線で示すように、ＦＥＴ１の駆動電圧（本実施形態では、ＦＥＴ１のゲート・ソース間電圧）Ｖgsを、ＦＥＴ１の閾値電圧Ｖth（例えば、３Ｖ）よりも大きな第１規定電圧Ｖ１（例えば、１０Ｖ）とする。具体的に説明すると、駆動回路２は、ＦＥＴ１をオンさせるとき、ＦＥＴ１のゲート・ソース間に、第１規定電圧Ｖ１を印加する。なお、図１（ａ）中に示す実線は、ＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図１（ｂ）中に示す実線は、ＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。また、図１（ｃ）中に示す実線は、ＦＥＴ１のドレイン電流Ｉdの電流波形を表している。
【００３２】
ここで、本願発明者は、駆動回路２が、ＦＥＴ１をオンさせるとき、図１（ａ）中の二点鎖線で示すように、ＦＥＴ１のゲート・ソース間に、閾値電圧Ｖthよりも大きく且つ第１規定電圧Ｖ１よりも小さな電圧である参照電圧Ｖs（例えば、７Ｖ）を印加する比較例１のスイッチングモジュールを考えた。なお、比較例１のスイッチングモジュールは、スイッチングモジュール１０と同様の構成を有する。また、図１（ａ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図１（ｂ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。
【００３３】
ところで、ＦＥＴ１のオン抵抗とＦＥＴ１のドレイン電流Ｉdとは、一般的に、図３に示すような相関を有している。図３では、ＦＥＴ１のゲート・ソース間電圧Ｖgsを大きくすることによって、図中の矢印付き一点鎖線で示すように、ＦＥＴ１のドレイン電流Ｉｄに対してＦＥＴ１のオン抵抗が変動するのを抑制可能であることを表している。
【００３４】
本実施形態のスイッチングモジュール１０では、ＦＥＴ１のゲート・ソース間に、参照電圧Ｖsよりも大きな第１規定電圧Ｖ１を印加するので、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となる。ここにおいて、ＦＥＴ１のオン抵抗とＦＥＴ１のドレイン電流Ｉdとの相関（以下、「ＦＥＴ１の相関関係」という）は、ＦＥＴ１により異なる。よって、スイッチングモジュール１０では、ＦＥＴ１の相関関係に基づいて、ＦＥＴ１のゲート・ソース間に印加する第１規定電圧Ｖ１の大きさを設定してある。また、スイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減する割合と、ＦＥＴ１のスイッチング動作を高速化する割合に従って、ＦＥＴ１のゲート・ソース間に印加する第１規定電圧Ｖ１の大きさを設定してある。
【００３５】
したがって、本実施形態のスイッチングモジュール１０では、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となるので、ＦＥＴ１の導通損失を低減することが可能となる。また、スイッチングモジュール１０では、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となるので、ＦＥＴ１のドレイン・ソース間電圧Ｖdsの立ち下がり時間（言い換えれば、ＦＥＴ１のターンオン時間）を短くすることが可能となり（図１（ｂ）参照）、ＦＥＴ１のスイッチング損失を低減することが可能となる。また、本実施形態のスイッチングモジュール１０では、比較例１のスイッチングモジュールに比べて、ＦＥＴ１の導通損失およびスイッチング損失を低減することが可能となるので、ＦＥＴ１の低損失化を図ることが可能となる。
【００３６】
また、本願発明者は、駆動回路２が、ＦＥＴ１をオンさせるとき、図４（ａ）中の一点鎖線で示すように、ＦＥＴ１のゲート・ソース間に、第１規定電圧Ｖ１を印加する比較例２のスイッチングモジュールを考えた。なお、比較例２のスイッチングモジュールは、スイッチングモジュール１０と同様の構成を有する。また、図４（ａ）中に示す一点鎖線は、比較例２のスイッチングモジュールにおけるＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図４（ｂ）中に示す一点鎖線は、比較例２のスイッチングモジュールにおけるＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。また、図４（ｃ）中に示す一点鎖線は、比較例２のスイッチングモジュールにおけるＦＥＴ１のドレイン電流Ｉdの電流波形を表している。また、図４（ａ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のゲート・ソース間電圧Ｖgsの電圧波形を表している。また、図４（ｂ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のドレイン・ソース間電圧Ｖdsの電圧波形を表している。また、図４（ｃ）中に示す二点鎖線は、比較例１のスイッチングモジュールにおけるＦＥＴ１のドレイン電流Ｉdの電流波形を表している。
【００３７】
比較例２のスイッチングモジュールでは、駆動回路２が、ＦＥＴ１をオンさせるとき、ＦＥＴ１のゲート・ソース間に第１規定電圧Ｖ１を印加するので、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のオン抵抗を低減することが可能となる。
【００３８】
しかしながら、比較例２のスイッチングモジュールでは、駆動回路２が、ＦＥＴ１をオンさせるとき、ＦＥＴ１のゲート・ソース間に第１規定電圧Ｖ１を印加するので、比較例１のスイッチングモジュールに比べて、ＦＥＴ１のゲート・ソース間に蓄積される電荷量が多くなる。
【００３９】
本願発明者は、比較例２のスイッチングモジュールにおいて、ＦＥＴ１がオン状態のときに、ＦＥＴ１のゲート・ソース間に蓄積される電荷量が多くなると、ＦＥＴ１のターンオフ時間Ｔ１が、比較例１のスイッチングモジュールにおけるＦＥＴ１のターンオフ時間Ｔ０に比べて、長くなると考えた（図４（ｃ）参照）。
【００４０】
スイッチングモジュール１０における駆動回路２は、ＦＥＴ１をオンさせてから所定時間Ｔs（図１（ａ）参照）を経過した後で且つＦＥＴ１をオフさせる前に、駆動電圧Ｖgsを、閾値電圧Ｖth以上で且つ第１規定電圧Ｖ１よりも小さな第２規定電圧Ｖ２（例えば、７Ｖ）とする。具体的に説明すると、駆動回路２は、ＦＥＴ１をオンさせてから所定時間Ｔsを経過した後で且つＦＥＴ１をオフさせる前に、ＦＥＴ１のゲート・ソース間に、第２規定電圧Ｖ２を印加する。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１がオン状態のとき、比較例２のスイッチングモジュールに比べて、ＦＥＴ１のゲート・ソース間に蓄積される電荷量が少なくなる。よって、スイッチングモジュール１０では、ＦＥＴ１のターンオフ時間Ｔ２を、比較例２のスイッチングモジュールにおけるＦＥＴ１のターンオフ時間Ｔ１に比べて、短くすることが可能となる（図１（ｃ）参照）。しかして、本実施形態のスイッチングモジュール１０では、比較例２のスイッチングモジュールに比べて、ＦＥＴ１のスイッチング動作の高速化（スイッチング周波数の高速化）を図ることが可能となる。また、スイッチングモジュール１０では、ＦＥＴ１のスイッチング動作の高速化を図ることが可能となるので、ＦＥＴ１に過電流が流れるのを抑制することが可能となる。なお、スイッチングモジュール１０では、駆動回路２に予め設けられたタイマ（図示せず）が、上述の所定時間Ｔsを計っている。また、スイッチングモジュール１０では、駆動回路２がＦＥＴ１をオンさせた時（ＦＥＴ１のゲート・ソース間に第１規定電圧Ｖ１を印加した時）に、上記タイマが、上述の所定時間Ｔsを計り始める。
【００４１】
ここにおいて、第２規定電圧Ｖ２は、閾値電圧Ｖthよりも大きく且つ第１規定電圧Ｖ１よりも小さいことが好ましい。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１をオフさせるまで、ＦＥＴ１をオン状態に維持することが可能となる。なお、本実施形態では、第２規定電圧Ｖ２を、比較例１のスイッチングモジュールにおける参照電圧Ｖsと同じ大きさにしているが、これを特に限定するものではなく、例えば、閾値電圧Ｖth以上で且つ参照電圧Ｖsよりも小さくしてもよい。
【００４２】
また、所定時間Ｔsは、ＦＥＴ１のオン期間Ｔon（図１（ａ）参照）に対して、例えば、９０％の期間となるように設定してあることが好ましい。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減する割合を、ＦＥＴ１のスイッチング動作を高速化する割合に比べて、大きくすることが可能となる。なお、本実施形態では、所定時間Ｔsを、ＦＥＴ１のオン期間Ｔonに対して９０％の期間となるように設定してあるが、これに限らず、例えば、８０％の期間となるように設定してもよい。また、スイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減する割合と、ＦＥＴ１のスイッチング動作を高速化する割合とに従って、所定時間Ｔsを適宜設定してもよい。また、スイッチングモジュール１０では、所定時間Ｔsを、ＦＥＴ１のオン時間の最小時間（ＦＥＴ１の最小オン時間）としてもよい。
【００４３】
また、ＦＥＴ１は、Ｓｉに比べてバンドギャップの広いワイドバンドギャップ半導体を用いて形成されてなることが好ましい。ワイドバンドギャップ半導体としては、例えば、ＳｉＣ、ＧａＮなどを用いることができる。
【００４４】
ＳｉＣやＧａＮを用いたＦＥＴのオン抵抗は、一般的に、Ｓｉを用いたＦＥＴのオン抵抗の１／１００である。なお、この場合、Ｓｉを用いたＦＥＴの耐圧は、１０００Ｖである。
【００４５】
また、ＳｉＣやＧａＮを用いたＦＥＴの耐圧は、一般的に、５００Ｖ〜１２００Ｖである。また、ＳｉＣやＧａＮを用いたＦＥＴの電力損失は、一般的に、Ｓｉを用いたＦＥＴの電力損失の１／２以下である。なお、この場合、各ＦＥＴの動作周波数は、５００ｋＨｚである。
【００４６】
ＳｉＣやＧａＮを用いたＭＯＳＦＥＴは、一般的に、Ｓｉを用いたＭＯＳＦＥＴに比べて、低損失化および高耐圧化を図ることが可能である。また、ＳｉＣやＧａＮを用いたＭＯＳＦＥＴは、一般的に、Ｓｉを用いたＭＯＳＦＥＴに比べて、高速動作や高温（例えば、１５０℃）時における動作が可能である。
【００４７】
したがって、本実施形態のスイッチングモジュール１０では、ＦＥＴ１として、ＳｉＣもしくはＧａＮを用いたＭＯＳＦＥＴを採用した場合、Ｓｉを用いたＭＯＳＦＥＴを採用した場合に比べて、ＦＥＴ１のオン抵抗をより低減することが可能で、且つ、ＦＥＴ１のスイッチング動作のさらなる高速化を図ることが可能となる。
【００４８】
以上説明した本実施形態のスイッチングモジュール１０は、ＦＥＴ１と、ＦＥＴ１を駆動する駆動回路２とを備えている。駆動回路２は、ＦＥＴ１をオンさせるとき、ＦＥＴ１の駆動電圧Ｖgsを、ＦＥＴ１の閾値電圧Ｖthよりも大きな第１規定電圧Ｖ１とする。また、駆動回路２は、ＦＥＴ１をオンさせてから所定時間Ｔsを経過した後で且つＦＥＴ１をオフさせる前に、駆動電圧Ｖgsを、閾値電圧Ｖth以上で且つ第１規定電圧Ｖ１よりも小さな第２規定電圧Ｖ２とする。これにより、本実施形態のスイッチングモジュール１０では、ＦＥＴ１のオン抵抗を低減可能で、且つ、ＦＥＴ１のスイッチング動作の高速化を図ることが可能となる。
【００４９】
以下、本実施形態のスイッチングモジュール１０を用いたスイッチング電源装置について、図５に基づいて説明する。
【００５０】
本実施形態のスイッチング電源装置２０は、商用電源１７からの交流電圧を直流電圧に変換するＡＣ−ＤＣ変換回路１１と、ＡＣ−ＤＣ変換回路１１からの直流電圧の力率を改善するＰＦＣ回路１８と、ＰＦＣ回路１８からの直流電圧を所定の直流電圧に変換するＤＣ−ＤＣ変換回路１３とを備えている。なお、ＰＦＣ回路１８は、上述のＰＦＣ回路１２と同じ構成要素で構成されている。また、図５では、ＰＦＣ回路１８におけるスイッチングモジュール１０の駆動回路２の図示を省略している。
【００５１】
ＡＣ−ＤＣ変換回路１１は、４つのダイオードにより構成されたダイオードブリッジ１６と、コンデンサＣ２とを備えている。
【００５２】
ダイオードブリッジ１６の一対の入力端間には、商用電源１７が接続されている。ダイオードブリッジ１６の一対の出力端間には、コンデンサＣ２が接続されている。コンデンサＣ２の高電位側は、インダクタＬ１の一端に接続されている。コンデンサＣ２の低電位側は、ＦＥＴ１のソース端子に接続されている。
【００５３】
ＤＣ−ＤＣ変換回路１３は、４つのスイッチングモジュール１０と、コンデンサＣ３と、インダクタＬ２と、トランス１９と、平滑用のコンデンサＣ４とを備えている。トランス１９は、一次巻線Ｎ１と、二次巻線Ｎ２と、三次巻線Ｎ３とを有している。なお、図５では、４つのスイッチングモジュール１０における４つの駆動回路２の図示を省略している。また、本実施形態では、説明の便宜上、４つのスイッチングモジュール１０を、第１スイッチングモジュール１０ａ、第２スイッチングモジュール１０ｂ、第３スイッチングモジュール１０ｃ、第４スイッチングモジュール１０ｄと称する。また、本実施形態では、説明の便宜上、４つのスイッチングモジュール１０ａ〜１０ｄにおける各ＦＥＴ１を、第１ＦＥＴ１ａ、第２ＦＥＴ１ｂ、第３ＦＥＴ１ｃ、第４ＦＥＴ１ｄとそれぞれ称する。また、本実施形態では、４つの駆動回路２が、対応する各ＦＥＴ１ａ〜１ｄをそれぞれ駆動しているが、これに限らず、例えば、１つの駆動回路２が、４つのＦＥＴ１ａ〜１ｄを駆動してもよい。
【００５４】
第１ＦＥＴ１ａのドレイン端子は、コンデンサＣ１の高電位側に接続されている。第１ＦＥＴ１ａのソース端子は、第２ＦＥＴ１ｂのドレイン端子に接続されている。第２ＦＥＴ１ｂのソース端子は、コンデンサＣ１の低電位側に接続されている。また、第２ＦＥＴ１ｂのドレイン端子は、コンデンサＣ３を介してインダクタＬ２の一端に接続されている。インダクタＬ２の他端は、トランス１９の一次巻線Ｎ１の一端に接続されている。一次巻線Ｎ１の他端は、第２ＦＥＴ１ｂのソース端子に接続されている。
【００５５】
トランス１９の二次巻線Ｎ２の一端は、第３ＦＥＴ１ｃのドレイン端子に接続されている。第３ＦＥＴ１ｃのソース端子は、コンデンサＣ４の高電位側に接続されている。二次巻線Ｎ２の他端は、コンデンサＣ４の低電位側に接続されている。また、二次巻線Ｎ２の他端は、トランス１９の三次巻線Ｎ３の一端に接続されている。三次巻線Ｎ３の他端は、第４ＦＥＴ１ｄのドレイン端子に接続されている。第４ＦＥＴ１ｄのソース端子は、コンデンサＣ４の高電位側に接続されている。
【００５６】
本実施形態のスイッチング電源装置２０では、ＤＣ−ＤＣ変換回路１３により変換された上記所定の直流電圧によって、例えば、直列に接続された複数のＬＥＤ素子を点灯させることが可能となる。すなわち、スイッチング電源装置２０は、照明用の点灯装置として使用することができる。なお、本実施形態では、スイッチング電源装置２０として、照明用の点灯装置を例示しているが、これを特に限定するものではない。
【００５７】
また、スイッチング電源装置２０では、ＦＥＴ１として、ＳｉＣもしくはＧａＮを用いたＭＯＳＦＥＴを採用した場合、Ｓｉを用いたＭＯＳＦＥＴを採用した場合に比べて、ＦＥＴ１による高速動作が可能となる。
【００５８】
ところで、ＰＦＣ回路１８におけるインダクタＬ１のインピーダンスＺL1は、インダクタＬ１のインダクタンスをＬ、角周波数をω、周波数をｆとすると、次式により求められる。
【００５９】
【数１】
2014158369.tif 000003
【００６０】
また、ＰＦＣ回路１８におけるコンデンサＣ１のインピーダンスＺC1は、コンデンサＣ１のキャパシタンスをＣ、角周波数をω、周波数をｆとすると、次式により求められる。
【００６１】
【数２】
2014158369.tif 000004
【００６２】
本実施形態のスイッチング電源装置２０では、周波数ｆを高くすることによって、インダクタＬ１のインダクタンスＬおよびコンデンサＣ１のキャパシタンスＣの各々を小さくすることが可能となる。これにより、スイッチング電源装置２０では、インダクタＬ１やコンデンサＣ１のサイズを小さくすることが可能となり、スイッチング電源装置２０の小型化を図ることが可能となる。
【００６３】
以上説明した本実施形態のスイッチング電源装置２０は、上述のスイッチングモジュール１０を備えているので、ＦＥＴ１のオン抵抗を低減可能で、且つ、ＦＥＴ１のスイッチング動作の高速化を図ることが可能となる。また、スイッチング電源装置２０は、上述のスイッチングモジュール１０を備えているので、スイッチング電源装置２０の電力損失を低減することが可能となり、スイッチング電源装置２０の高効率化を図ることが可能となる。
【符号の説明】
【００６４】
１  電界効果トランジスタ
２  駆動回路
１０  スイッチングモジュール
２０  スイッチング電源装置
Ｔon  オン期間
Ｔs  所定時間
Ｖ１  第１規定電圧
Ｖ２  第２規定電圧
Ｖgs  駆動電圧
Ｖth  閾値電圧
【図１】
2014158369.tif 000005
【図２】
2014158369.tif 000006
【図３】
2014158369.tif 000007
【図４】
2014158369.tif 000008
【図５】
2014158369.tif 000009
【図６】
2014158369.tif 000010