(57)【要約】【課題】電源オフにおけるループスルー機能を維持しつつ、低歪のための高線形性及び低挿入損失特性の要求、並びに、省スペース化、低コスト化の要求に応える。【解決手段】電源電圧が印加された際に、スイッチ回路１１０の第１の入力段に入力された高周波信号が増幅回路１３０及び信号分配回路１４０を介して第１及び第２の信号出力端子１０２，１０３からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、電源印加用抵抗器１１７の電圧印加側の端部における電圧が零電位及び開放電位の場合には、スイッチ回路１１０の第１の入力段に入力された高周波信号が、スイッチ回路１１０を介して第２の信号出力端子１０３から外部へ出力可能に構成され、増幅回路１３０、スイッチ回路１１０、及び、信号分配回路１４０が一つの半導体集積回路化されてなるものである。【選択図】図１
2014230108.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の増幅可能に構成されてなる増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記増幅回路から出力された高周波信号を２つに等しく分配可能に構成されてなる信号分配回路とを備え、
前記スイッチ回路は、第１及び第２の入力段と、第１及び第２の出力段とを有し、前記第１の入力段は外部から高周波信号が入力可能とされ、前記第１の出力段は前記増幅回路の入力段に接続され、前記増幅回路の出力段が前記信号分配回路の入力段に接続され、
前記信号分配回路は第１の出力段と第２の出力段を有し、前記第１の出力段に前記２つに分配された高周波信号の一方が、前記第２の出力段に前記２つに分配された高周波信号の他方が、それぞれ出力可能に構成され、
前記信号分配回路の前記第２の出力段は、前記スイッチ回路の第２の入力段に接続され、前記スイッチ回路は、前記第２の入力段に入力された高周波信号を前記第２の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第１乃至第３の電界効果型トランジスタを有し、
前記第１の電界効果型トランジスタのドレインと前記第２の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第１の入力段とされる一方、前記第２の電界効果型トランジスタのドレインが前記スイッチ回路の第１の出力段とされ、
前記第１の電界効果型トランジスタのソースと前記第３の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第２の出力段とされる一方、前記第３の電界効果型トランジスタのドレインが前記スイッチ回路の第２の入力段とされ、
前記第１の電界効果型トランジスタのゲートは第１のゲート抵抗器を介して接地され、前記２の電界効果型トランジスタのゲートは第２のゲート抵抗器の一端に接続され、前記第３の電界効果型トランジスタのゲートは第３のゲート抵抗器の一端に接続され、前記第２のゲート抵抗器と前記第３のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第１の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第２及び第３の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第１の入力段に入力された高周波信号が前記信号分配回路の第１の出力段と、前記スイッチ回路の第２の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第１の入力段に入力された高周波信号が、前記スイッチ回路の第２の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなることを特徴とする高周波電力分配器。
【請求項２】
高周波信号の増幅可能に構成されてなる第１及び第２の増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記スイッチ回路から出力された高周波信号を等しく分配可能に構成されてなる信号分配回路とを備え、
前記スイッチ回路は、第１及び第２の入力段と、第１及び第２の出力段とを有し、前記第１の入力段は外部から高周波信号が入力可能とされ、前記第１の出力段は前記信号分配回路の入力段に接続され、
前記信号分配回路は第１の出力段と第２の出力段を有し、前記第１の出力段に前記第１の増幅回路の入力段が、前記第２の出力段に前記第２の増幅回路の入力段が、それぞれ接続されてなり、
前記第２の増幅器の出力段は、前記スイッチ回路の第２の入力段に接続され、前記スイッチ回路は、前記第２の入力段に入力された高周波信号を前記第２の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第１乃至第３の電界効果型トランジスタを有し、
前記第１の電界効果型トランジスタのドレインと前記第２の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第１の入力段とされる一方、前記第２の電界効果型トランジスタのドレインが前記スイッチ回路の第１の出力段とされ、
前記第１の電界効果型トランジスタのソースと前記第３の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第２の出力段とされる一方、前記第３の電界効果型トランジスタのドレインが前記スイッチ回路の第２の入力段とされ、
前記第１の電界効果型トランジスタのゲートは第１のゲート抵抗器を介して接地され、前記２の電界効果型トランジスタのゲートは第２のゲート抵抗器の一端に接続され、前記第３の電界効果型トランジスタのゲートは第３のゲート抵抗器の一端に接続され、前記第２のゲート抵抗器と前記第３のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第１の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第２及び第３の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第１の入力段に入力された高周波信号が前記第１の増幅回路の出力段と、前記スイッチ回路の第２の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第１の入力段に入力された高周波信号が、前記スイッチ回路の第２の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなることを特徴とする高周波電力分配器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力信号を分配する高周波電力分配器に係り、特に、テレビジョン放送受信機等において用いられる高周波電力分配器の高集積化、低電力化、低歪化等を図ったものに関する。
【背景技術】
【０００２】
テレビジョン放送受信機等に用いられる高周波電力分配器であって、２つ以上の出力端子を備えるものには、一般的に、受動素子のみで構成されるものと、受動素子と能動素子とを組み合わせて構成され、電力増幅機能を有するものとがある。
これら２種類の高周波電力分配器の内、電力増幅機能を有するものは、通常、電源電圧が供給されない状態、すなわち電源オフの場合には、電力増幅機能は作用せず、信号が遮断されるようになっている。
【０００３】
ところで、いわゆるセットトップボックスや録画機能を有するレコーダなどのテレビジョン放送受信機は、他のテレビジョン放送受信機へ信号を通過せしめるための出力端子を備えるいわゆるループスルー機能を有するものが一般的である。ところが、近年の省電力化を所望する市場の期待に応えるべく、セットトップボックスや録画機能を有するレコーダなどのテレビジョン放送受信機は、電源オフの際にも入力信号が遮断されないようなループスルー機能が求められている。
【０００４】
そのため、このような電源オフの場合にあってもループスルー機能を維持するための方策が種々提案されている（例えば、特許文献１等参照）。
例えば、図４には、複数の半導体素子の組み合わせにより電源オフの場合にもループスルー機能を維持可能にした一構成例が示されており、以下、同図を参照しつつ、この従来回路について説明することとする。
【０００５】
この従来回路は、２つの増幅回路３３０，３６０と、信号分配回路３４０と、スイッチ回路３１０とを主たる構成要素として構成されてなるものである。
かかる構成において、最初に、電源電圧が供給されている場合の動作について説明する。
まず、スイッチ回路３１０は電源電圧が供給されている場合には、非動作状態、すなわち、遮断（オフ）となる一方、電源電圧が供給されていない場合には、導通（オン）となるよう構成されたものとなっている。
【０００６】
電源電圧が供給された状態にあって、信号入力端子３０１に印加された高周波信号は、増幅回路３３０により電力増幅され、信号分配回路３４０に入力される。信号分配回路３４０に入力された高周波信号は、等しく２分配され、その一方は、第１の信号出力端子３０２に出力され、他方は、増幅回路３６０を介して第２の信号出力端子３０３より出力されることとなる。なお、この際、スイッチ回路３１０は、遮断状態（オフ状態）であるため、信号入力端子３０１と第２の信号出力端子３０３との間は、非導通状態とされている。
【０００７】
次に、電源電圧の供給が断たれている場合の動作について説明する。
信号入力端子３０１に印加された高周波信号は、導通状態にあるスイッチ回路３１０を介して、第２の信号出力端子３０３に出力される。一方、この場合、２つの増幅回路３３０，３６０は、いずれも遮断状態（非動作状態）にあり、そのため、第１の信号出力端子３０２に信号が出力されることはない。
このように、複数の半導体素子を組み合わせた構成とすることで、電源オフにおけるループスルー機能が確保できるものとなっている。
なお、このような従来回路において、増幅回路とスイッチ回路を集積回路した例としては、利得可変増幅器において実現した例などがある（例えば、特許文献２等参照）。
【０００８】
図５には、増幅回路とスイッチ回路を集積回路した第２の従来回路例が示されており、以下、同図を参照しつつ、この第２の従来回路について説明する。
なお、図５においては、理解を容易とするため、エンハンスメント型の電界効果型トランジスタを白抜き記号で表記する一方、ディプレッション型の電界効果型トランジスタを通常の記号で表記したものとしている。
この第２の従来回路は、増幅回路４３０と、スイッチ回路４１０とに大別されて構成されたものとなっており、増幅回路４３０とスイッチ回路４１０が集積回路化された例である
【０００９】
増幅回路４３０は、エンハンスメント型の電界効果型トランジスタ４３１，４３５を主たる構成要素として、いわゆるカスコードアンプが構成されたものとなっている。
スイッチ回路４１０は、ディプレッション型の電界効果型トランジスタ４１１を主たる構成要素として構成され、制御端子４６０に印加される制御信号に応じて、導通と非導通が切り替えられるように構成されたものとなっている。
【００１０】
この第２の従来回路は、電源電圧が供給された際に動作することを前提とした回路構成であり、制御端子４６０，４６１に印加する制御信号を適宜設定することにより、動作状態を利得最大状態と利得最小状態とに切り替え可能に構成された利得可変増幅器である。
次に、かかる構成において、電源オフの場合における動作について説明する。
電源オフ、すなわち、電源電圧印加端子４５０、制御端子４６０，４６１のいずれにも電圧が印加されず、０Ｖの状態にあっては、この利得可変増幅器を構成する全ての箇所が０Ｖとなる。
【００１１】
かかる状態にあって、ディプレッション型の電界効果型トランジスタ４１１は、ドレイン、ソース、及び、ゲートのそれぞれの電圧が０Ｖの場合は、導通状態となる。したがって、増幅回路４３０はバイパス状態とされ、信号増幅動作は行われず、信号入力端子４０１に印加された高周波信号は、入力整合回路４７１を介して、スイッチ回路４１０を通過し、出力整合回路４７２を介して信号出力端子４０２に出力されることとなる。
このように、第２の従来回路の構成であれば、電源電圧が供給されたない場合にスイッチ回路４１０が導通状態となるため、分配回路を適宜組み合わせることで、電源オフにおいて所望のループスルー機能が実現可能なものとなっている。
【００１２】
ところで、近年、テレビジョン放送受信機は、薄型化、低コスト化、省電力化の市場要求が高まっており、受信機本体のみならず、受信機に使用する各部品の省スペース化、低コスト化が要求されてきている。
一方、ループスルー機能には、ケーブルテレビジョンの放送用途などにおいて、１００波前後の多数の信号波を歪み無く通過せしめる低歪及び低挿入損失の要求がある。
このような要求に対応した高周波電力分配器としては、第１の課題として、省スペース、低コスト化のための高集積回路化を図り、さらにまた、第２の課題として、低歪のための高線形性及び低挿入損失特性を有する必要がある。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１３−９２２６号公報（第８−１８頁、図１−図１３）
【特許文献２】特開２０１２−２３６４９号公報（第６−１３頁、図１−図４）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、先に図４、図５に示された従来回路にあっては、次述するように、上述の課題に対して十分対処できるものではないという問題がある。
すなわち、まず、図４に示された第１の従来回路は、複数の半導体素子を組み合わせた構成であるため、部品実装においては、各素子同士が干渉しないよう適宜配置を定める必要があり、そのため、実装面積が拡大してしまい、省スペース、低コスト化という要請に十分応えた回路を提供することができないという問題がある。
【００１５】
一方、図５に示された第２の従来回路は、先に述べたように、分配回路を適宜組み合わせることで、電源オフにおけるループスルー機能が実現可能となっているため、省スペース化、低コスト化の第１の課題を克服することはできるが、次述するように、低歪のための高線形性及び低挿入損失という第２の課題を克服することはできない。
【００１６】
図６には、第２の従来回路における入力電力と挿入損失の変化量の関係を示す特性線の一例が示されており、以下、同図を参照しつつ、第２の従来回路が第２の課題を克服できないことについて説明する。
まず、図６において、横軸は、第２の従来回路の入力電力を、縦軸は、第２の従来回路の挿入損失の変化量を、それぞれ表している。
同図によれば、入力された信号は、約−１０ｄＢｍ以下の範囲において、挿入損失が変化することなく伝達されているものとなっていることが確認できる。
しかし、−１０ｄＢｍを超える入力電力に対しては、挿入損失が増加しはじめ、約０ｄＢｍにおいて１ｄＢの変化量となることが確認できる。
【００１７】
一般的に、ケーブルテレビジョン放送波の入力電力は、約−３２ｄＢｍとされるが、通常、１００波前後の多数の信号波が入力されるため、その合成電力は大凡−１０ｄＢｍ前後となる。
ところが、第２の従来回路にあっては、入力電力が−１０ｄＢｍ付近で十分な線形性を保持できておらず、求められる入力電力を歪みなく通過せしめることができない。因みに、この図６に示された特性例においては、入力電力−１０ｄＢｍにおける挿入損失は約４ｄＢｍと大きい値となっている。
このように、第２の従来回路は、分配回路を適宜組み合わせることで電源オフにおけるループスルー機能を実現することはできるが、低歪のための高線形性及び低挿入損失という第２の課題を克服することができないという問題があった。
【００１８】
本発明は、上記実状に鑑みてなされたもので、電源オフにおけるループスルー機能を維持すると共に、低歪のための高線形性及び低挿入損失を実現しつつ、かつ、省スペース化、低コスト化の要求に応えることができる高周波電力分配器を提供するものである。
【課題を解決するための手段】
【００１９】
上記本発明の目的を達成するため、本発明に係る高周波電力分配器は、
高周波信号の増幅可能に構成されてなる増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記増幅回路から出力された高周波信号を２つに等しく分配可能に構成されてなる信号分配回路とを備え、
前記スイッチ回路は、第１及び第２の入力段と、第１及び第２の出力段とを有し、前記第１の入力段は外部から高周波信号が入力可能とされ、前記第１の出力段は前記増幅回路の入力段に接続され、前記増幅回路の出力段が前記信号分配回路の入力段に接続され、
前記信号分配回路は第１の出力段と第２の出力段を有し、前記第１の出力段に前記２つに分配された高周波信号の一方が、前記第２の出力段に前記２つに分配された高周波信号の他方が、それぞれ出力可能に構成され、
前記信号分配回路の前記第２の出力段は、前記スイッチ回路の第２の入力段に接続され、前記スイッチ回路は、前記第２の入力段に入力された高周波信号を前記第２の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第１乃至第３の電界効果型トランジスタを有し、
前記第１の電界効果型トランジスタのドレインと前記第２の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第１の入力段とされる一方、前記第２の電界効果型トランジスタのドレインが前記スイッチ回路の第１の出力段とされ、
前記第１の電界効果型トランジスタのソースと前記第３の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第２の出力段とされる一方、前記第３の電界効果型トランジスタのドレインが前記スイッチ回路の第２の入力段とされ、
前記第１の電界効果型トランジスタのゲートは第１のゲート抵抗器を介して接地され、前記２の電界効果型トランジスタのゲートは第２のゲート抵抗器の一端に接続され、前記第３の電界効果型トランジスタのゲートは第３のゲート抵抗器の一端に接続され、前記第２のゲート抵抗器と前記第３のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第１の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第２及び第３の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第１の入力段に入力された高周波信号が前記信号分配回路の第１の出力段と、前記スイッチ回路の第２の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第１の入力段に入力された高周波信号が、前記スイッチ回路の第２の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなることものである。
また、上記本発明の目的を達成するため、本発明に係る高周波電力分配器は、
高周波信号の増幅可能に構成されてなる第１及び第２の増幅回路と、前記高周波信号の通過と遮断を切り替え可能に構成されてなるスイッチ回路と、前記スイッチ回路から出力された高周波信号を等しく分配可能に構成されてなる信号分配回路とを備え、
前記スイッチ回路は、第１及び第２の入力段と、第１及び第２の出力段とを有し、前記第１の入力段は外部から高周波信号が入力可能とされ、前記第１の出力段は前記信号分配回路の入力段に接続され、
前記信号分配回路は第１の出力段と第２の出力段を有し、前記第１の出力段に前記第１の増幅回路の入力段が、前記第２の出力段に前記第２の増幅回路の入力段が、それぞれ接続されてなり、
前記第２の増幅器の出力段は、前記スイッチ回路の第２の入力段に接続され、前記スイッチ回路は、前記第２の入力段に入力された高周波信号を前記第２の出力段に出力可能に構成されてなる高周波信号分配器であって、
前記スイッチ回路は、第１乃至第３の電界効果型トランジスタを有し、
前記第１の電界効果型トランジスタのドレインと前記第２の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第１の入力段とされる一方、前記第２の電界効果型トランジスタのドレインが前記スイッチ回路の第１の出力段とされ、
前記第１の電界効果型トランジスタのソースと前記第３の電界効果型トランジスタのソースとが相互に接続されて前記スイッチ回路の第２の出力段とされる一方、前記第３の電界効果型トランジスタのドレインが前記スイッチ回路の第２の入力段とされ、
前記第１の電界効果型トランジスタのゲートは第１のゲート抵抗器を介して接地され、前記２の電界効果型トランジスタのゲートは第２のゲート抵抗器の一端に接続され、前記第３の電界効果型トランジスタのゲートは第３のゲート抵抗器の一端に接続され、前記第２のゲート抵抗器と前記第３のゲート抵抗器は、その他端側で相互に接続されると共に、その接続点には電源印加用抵抗器を介して電源電圧が印加可能とされ、
前記第１の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が導通するディプレッション型が用いられ、
前記第２及び第３の電界効果型トランジスタには、ゲートとソースが短絡された際にドレインとソース間が遮断するエンハンスメント型が用いられ、
電源電圧が印加された際に、前記スイッチ回路の第１の入力段に入力された高周波信号が前記第１の増幅回路の出力段と、前記スイッチ回路の第２の出力段からそれぞれ外部へ出力可能とされる一方、電源電圧の印加が断たれ、前記電源印加用抵抗器の電圧印加側の端部における電圧が零電位及び開放電位の場合には、前記スイッチ回路の第１の入力段に入力された高周波信号が、前記スイッチ回路の第２の出力段から外部へ出力可能に構成され、
前記増幅回路と前記スイッチ回路と前記信号分配回路が一つの半導体集積回路化されてなるものも好適である。
【発明の効果】
【００２０】
本発明によれば、増幅回路をエンハンスメント型の電界効果型トランジスタにより構成する一方、スイッチ回路をエンハンスメント型の電界効果型トランジスタとディプレッション型の電界効果型トランジスタにより構成することで、省スペース、低コスト化のための集積回路化を可能とすると共に、低歪みのための高線形性及び低挿入損失特性を有すると共に、電源オフ時のループスルー機能を備えた高周波電力分配器を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態における高周波電力分配器の第１の回路構成例を示す回路図である。
【図２】図１に示された第１の回路構成例における入力電力と挿入損失の変化量の関係を示す特性線図である。
【図３】本発明の実施の形態における高周波電力分配器の第２の回路構成例を示す回路図である。
【図４】高周波電力分配器の第１の従来回路例を示す回路図である。
【図５】高周波電力分配器の第２の従来回路例を示す回路図である。
【図６】第２の従来回路例における入力電力と挿入損失の変化量の関係を示す特性線図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波電力分配器の第１の回路構成例について、図１を参照しつつ説明する。
この高周波電力分配器１００は、増幅回路１３０と、スイッチ回路１１０と、信号分配回路１４０とに大別されて構成され、１チップに集積回路化されたものとなっている。
【００２３】
増幅回路１３０は、エンハンスメント型の電界効果型トランジスタ１３１を主たる構成要素として、入力された高周波信号の増幅が行われるよう構成されてなるものである。なお、図１において、図面の理解を容易とするため、エンハンスメント型の電界効果型トランジスタを白抜き記号で表記する一方、ディプレッション型の電界効果型トランジスタを通常の記号で表記したものとしている。
【００２４】
以下、増幅回路１３０の構成について具体的に説明する。
まず、電界効果型トランジスタ１３１のゲートには、ＤＣカット用入力コンデンサ１３５を介して後述するスイッチ回路１１０の出力信号が印加されるようになっている一方、ソースは、信号分配回路１４０の入力段に接続され、ドレインは、グランドに接続されたものとなっている。
【００２５】
また、電界効果型トランジスタ１３１のソースは、電源電圧供給端子１０４を介して電源用チョークコイル１５１の一端が接続され、この電源用チョークコイル１５１の他端には、外部から直流電源電圧が印加されるようになっている。
さらに、電界効果型トランジスタ１３１のゲートとソースとの間には、バイアス回路１３２が接続されて設けられている。
【００２６】
信号分配回路１４０は、その一方の出力段（第１の出力段）が第１の信号出力端子１０２に接続される一方、他方の出力段（第２の出力段）が減衰回路１４１の入力段に接続されたものとなっている。なお、信号分配回路１４０は、入力された高周波信号を、レベルの等しい２信号に分配して出力するよう構成されたもので、その回路構成は、本発明特有の構成のものでなく、従来から良く知られたものである。
そして、減衰回路１４１の出力段は、ＤＣカット用コンデンサ１０８を介して次述するスイッチ回路１１０に接続されている。
なお、減衰回路１４１は、入力された高周波信号を所定の信号レベルに減衰させて出力するよう構成されたもので、その回路構成は、本発明特有の構成のものでなく、従来から良く知られたものである。
【００２７】
スイッチ回路１１０は、ディプレッション型の第１の電界効果型トランジスタ１１１と、２つのエンハンスメント型の第２及び第３の電界効果型トランジスタ１１２，１１３とを主たる構成要素として構成されたものとなっている。
以下、その具体的な回路構成について説明する。
まず、第１の電界効果型トランジスタ１１１のドレインは第２の電界効果型トランジスタ１１２のソースと共に信号入力端子１０１に接続される一方、第１の電界効果型トランジスタ１１１のソースは第３の電界効果型トランジスタ１１３のソースと共に第２の信号出力端子１０３に接続されている。
【００２８】
そして、第１の電界効果型トランジスタ１１１のゲートは、第１のゲート抵抗器１１４を介してグランドに接続され、また、第３の電界効果型トランジスタ１１３のソースは、接地抵抗器１１８を介してグランドと接続されている。
また、第２の電界効果型トランジスタ１１２のゲートには、第２のゲート抵抗器１１５の一端が、第３の電界効果型トランジスタ１１３のゲートには、第３のゲート抵抗器１１６の一端が、それぞれ接続される一方、第２のゲート抵抗器１１５の他端と第３のゲート抵抗器１１６の他端は相互に接続され、電源印加用抵抗器１１７を介して電源電圧が印加されるようになっている。
【００２９】
一方、第２の電界効果型トランジスタ１１２のドレインは、増幅回路１３０の入力段、すなわち、ＤＣカット用入力コンデンサ１３５の一端に接続されており、このＤＣカット用入力コンデンサ１３５を介して電界効果型トランジスタ１３１のゲートに接続されるようになっている。
また、第３の電界効果型トランジスタ１１３のドレインは、ＤＣカット用コンデンサ１０８を介して減衰回路１４１の出力段に接続されている。
【００３０】
次に、かかる構成における動作について説明する。
なお、以下の説明において、電界効果型トランジスタのドレイン・ソース間の導通、非導通を切り替えるために必要とされるゲート・ソース間の電圧を「しきい値電圧」と称することとする。
増幅回路１３０を構成する電界効果型トランジスタ１３１と、スイッチ回路１１０を構成する第２及び第３の電界効果型トランジスタ１１２，１１３のしきい値電圧（以下「Ｖｔｈ１」と表記）は、これら電界効果型トランジスタがエンハンスメント型であることから、正の電圧である。
【００３１】
一方、スイッチ回路１１０を構成する電界効果型トランジスタ１１４のしきい値電圧（以下「Ｖｔｈ２」と表記）は、この電界効果型トランジスタがディプレッション型であることから、負の値である。
なお、電界効果型トランジタのゲートからドレイン、及び、ゲートからソースに対して、それぞれ正バイアスとなる場合、ドレイン及びソースに、ゲートから障壁電圧（以下、「Ｖｂｉ」と表記）だけ降下した電圧が生ずるものとする。
【００３２】
しかして、まず、電源電圧が供給される電源オンの際に、電源電圧供給端子１０４には、直流電圧５Ｖが印加されるとし、しきい値電圧Ｖｔｈ１が０．３Ｖ、しきい値電圧Ｖｔｈ２が−０．６Ｖ、障壁電圧Ｖｂｉが０．６Ｖである場合の動作について以下説明する。
かかる前提の下、増幅回路１３０において、電界効果型トランジスタ１３１のゲートには、バイアス回路１３２によってＶｔｈ１以上の電圧が印加され、信号増幅動作が行われる。
【００３３】
一方、スイッチ回路１１０において、第２及び第３の電界効果型トランジスタ１１２，１１３のゲートには、電源電圧供給端子１０４の電圧が抵抗器１１５、１１６、１１７を介することで、Ｖｔｈ１以上の電圧が印加され、いずれも導通状態となる。
ここで、電源印加用抵抗器１１７と接地抵抗器１１８が同程度の抵抗値であるとすると、その場合、第２及び第３の電界効果型トランジスタ１１２，１１３のゲートには、約２．５Ｖの電圧が生じ、第２及び第３の電界効果型トランジスタ１１２，１１３のドレイン及びソースには、ゲートから電圧Ｖｂｉ分だけ降下した約１．９Ｖの電圧が生じる。
【００３４】
また、第１の電界効果型トランジスタ１１１は、ゲートが第１のゲート抵抗器１１４を介して接地されているため約０Ｖとなり、ドレイン及びソースは、第２及び第３の電界効果型トランジスタ１１２，１１３のドレイン及びソースと同電位の約１．９Ｖとなる。したがって、第１の電界効果型トランジスタ１１１は、ゲートがドレイン及びソースに対してＶｔｈ２以下の電圧となることにより遮断状態（非導通状態）となる。
【００３５】
かかる状態において、信号入力端子１０１に入力された高周波信号は、スイッチ回路１１０を介して増幅回路１３０に入力され、増幅回路１３０において増幅されて、信号分配回路１４０を介して第１の信号出力端子１０２へ出力されると共に、減衰回路１４１へも出力される。そして、減衰回路１４１において減衰された高周波信号は、スイッチ回路１１０を介して第２の信号出力端子１０３へ出力される。
ここで、第１の信号出力端子１０２から出力される高周波信号の電力は、信号入力端子１０１に入力された電力に増幅回路１３０の電力利得を加えた電力から、スイッチ回路１１０による挿入損失と信号分配回路１４０の通過損失の加算値を差し引いた大きさとなる。
【００３６】
すなわち、スイッチ回路１１０による挿入損失は、信号入力端子１０１から第１の出力段に至るまで、すなわち、信号入力端子１０１から第２の電界効果型トランジスタ１１２のドレインに至るまでに生ずる電力損失である。
また、信号分配回路１４０の通過損失は、信号分配回路１４０の入力段における電力から信号分配回路１４０の出力段における電力との差として表されるものである。
【００３７】
次に、電源電圧が供給されない電源オフの際に、電源電圧供給端子１０４の電圧は０Ｖとされるとし、しきい値電圧Ｖｔｈ１が０．３Ｖ、しきい値電圧Ｖｔｈ２が−０．６Ｖ、障壁電圧Ｖｂｉが０．６Ｖである場合の動作について以下説明する。
まず、増幅回路１３０においては、電源電圧供給端子１０４に電源電圧が印加されないことで、電界効果型トランジスタ１３１のゲート電圧が、Ｖｔｈ１以下の０Ｖとなるため、信号増幅動作は停止されることとなる。
【００３８】
一方、スイッチ回路１１０において、第２及び第３の電界効果型トランジスタ１１２，１１３は、電源電圧供給端子１０４に電源電圧が印加されないことで、ゲート電圧が、Ｖｈｔ１以下の０Ｖとなるため遮断状態（非動作状態）となる。
また、第１の電界効果型トランジスタ１１１は、ゲートが第１のゲート抵抗器１１４を介して接地されているため０Ｖであるが、ドレイン及びソースは、第２及び第３の電界効果型トランジスタ１１２，１１３のドレイン及びソースと同電位の約０Ｖとなる。したがって、第１の電界効果型トランジスタ１１１は、ゲートがドレイン及びソースに対してＶｔｈ２以上の電圧となることにより導通状態となる。
【００３９】
かかる状態において、第１の信号出力端子１０２には、信号入力端子１０１に接続されたスイッチ回路１１０の入力段から第１の出力段（第２の電界効果型トランジスタ１１２のドレイン）に至る経路が遮断状態のため、信号はほぼ出力されない。
一方、第２の信号出力端子１０３には、信号入力端子１０１から入力された信号の電力から、スイッチ回路１１０の挿入損失分の電力を差し引いた電力の信号が出力されることとなる。ここで、スイッチ回路１１０の挿入損失は、信号入力端子１０１から第２の出力段に至るまで、すなわち、信号入力端子１０１から電界効果型トランジスタ１１３のソースに至るまでに生ずる電力損失である。
【００４０】
減衰回路１４１は、電源オンの場合に、第２の信号出力端子１０３に出力される電力と、電源オフの場合に、第２の信号出力端子１０３に出力される電力とを等しくするよう構成すると好適である。
このように、図１に示された第１の回路構成例においては、第２の信号出力端子１０３に、電源のオン、オフに関わらず一定の信号が出力されるループスルー機能を有した高周波電力分配器１００が１チップに集積回路化されることで、小スペース化、低コスト化が実現されるものとなっている。
【００４１】
図２には、上述した第１の回路構成例における入力電力と挿入損失の変化量の関係を示す特性線が示されており、以下、同図を参照しつつ、第１の回路構成例の高線形性及び低挿入損失について説明する。
まず、図２において、横軸は、高周波電力分配回路１００の入力電力を、縦軸は、高周波電力分配回路１００の挿入損失の変化量を、それぞれ示している。
同図によれば、入力された信号は約＋７ｄＢｍまでは挿入損失が変化すること無く伝達されており、ケーブルテレビジョン放送波の入力電力の合成である−１０ｄＢｍにおいて、従来と異なり、十分な線形性を有していることが確認できる。そして、このときの挿入損失は約０．４Ｖと低い値が確保されている。
このように、第１の回路構成例においては、電源オフにおけるループスルー機能を確保しつつ、低歪みのための高線形機能及び低挿入損失が実現できるものとなっている。
【００４２】
次に、第２の回路構成例について、図３を参照しつつ説明する。
なお、図１に示された第１の回路構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例における高周波電力分配器１００Ａは、第１の増幅器１３０と、第２の増幅器２２０と、スイッチ回路１１０と、信号分配回路１４０とに大別されて構成され、１チップに集積回路化されたものとなっている。
この第２の回路構成例は、第１及び第２の増幅器１３０，２３０を有する点と、スイッチ回路１１０の出力段と第１及び第２の増幅器１３０，２３０の入力段との間に信号分配器１４０が設けられた点が、第１の回路構成例と異なっている。
【００４３】
以下、具体的に説明すれば、まず、第１の増幅器１３０と第２の増幅器２３０は、基本的に同一の構成を有してなるもので、その構成、動作は、基本的に先に図１で説明した通りである。
第２の増幅器２３０の回路構成について説明すれば、エンハンスメント型の電界効果型トランジスタ２３１のゲートは、ＤＣカット用入力コンデンサ２３５を介して信号分配回路１４０の第２の出力段に接続される一方、ソースは、電源電圧供給端子２０５を介して電源用チョークコイル２５２の一端が接続され、この電源用チョークコイル２５２の他端には、外部から直流電源電圧が印加されるようになっており、ドレインは、グランドに接続されたものとなっている。
【００４４】
また、電界効果型トランジスタ２３１のゲートとソースとの間には、バイアス回路２３２が接続されて設けられている。
さらに、電界効果型トランジスタ２３１のソースは、減衰回路１４１の入力段に接続されると共に、電源印加用抵抗器１１７を介して、第２及び第３のゲート抵抗器１１５，１１６の相互の接続点に接続されたものとなっている。
【００４５】
次に、かかる構成における動作について説明すれば、この第２の回路構成例にあっては、信号分配回路１４０で２分配された高周波信号が、増幅回路１３０，２３０により増幅される点を除けば、基本的な動作は、第１の回路構成例と同様であるので、ここでの再度の詳細な説明は省略する。
この第２の回路構成例も、電源オフにおけるループスルー機能を維持しつつ、低歪のための高線形性及び低挿入損失が実現できる点は、第１の回路構成例と同様である。
【００４６】
なお、本発明は、上述した第１及び第２の回路構成例に限定される必要はなく、例えば、集積回路化された高周波電力分配器１００，１００Ａの一部を半導体集積回路の外部に構成しても良く、また、高周波電力分配器１００，１００Ａの出力を３つ以上として好適である。
【産業上の利用可能性】
【００４７】
電源オフにおけるループスルー機能を維持しつつ、高線形性及び低挿入損失が所望される高周波電力分配器に適用できる。
【符号の説明】
【００４８】
１１０…スイッチ回路
１１１…第１の電界効果型トランジスタ
１１２…第２の電界効果型トランジスタ
１１３…第３の電界効果型トランジスタ
１３０…増幅回路
１４０…信号分配回路
１４１…減衰回路
【図１】
2014230108.tif 000003
【図２】
2014230108.tif 000004
【図３】
2014230108.tif 000005
【図４】
2014230108.tif 000006
【図５】
2014230108.tif 000007
【図６】
2014230108.tif 000008