(57)【要約】【課題】固定パターンノイズを除去することができる光電変換装置、焦点検出装置及び撮像システムを提供することを課題とする。【解決手段】光電変換装置は、光電変換部（１０３）と前記光電変換部に接続されるセンサセル部書き込みスイッチ（１０６）とを含むセンサセル部（１００）と、メモリ容量（１０４）と前記メモリ容量に接続されるメモリセル部書き込みスイッチ（１０７）とを含むメモリセル部（１０１）と、前記センサセル部及び前記メモリセル部に接続される共通信号線（１１２）とを有し、前記メモリセル部は、前記光電変換部の信号を前記メモリ容量に保持する前に、前記センサセル部書き込みスイッチのオフ動作に伴う前記光電変換部の電位変動と、前記センサセル部の固定パターンノイズと、前記メモリセル部の固定パターンノイズとを含む信号を前記メモリ容量に保持することを特徴とする。【選択図】図３
2014014021.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と前記光電変換部に接続されるセンサセル部書き込みスイッチとを含むセンサセル部と、
メモリ容量と前記メモリ容量に接続されるメモリセル部書き込みスイッチとを含むメモリセル部と、
前記センサセル部及び前記メモリセル部に接続される共通信号線とを有し、
前記メモリセル部は、前記光電変換部の信号を前記メモリ容量に保持する前に、前記センサセル部書き込みスイッチのオフ動作に伴う前記光電変換部の電位変動と、前記センサセル部の固定パターンノイズと、前記メモリセル部の固定パターンノイズとを含む信号を前記メモリ容量に保持することを特徴とする光電変換装置。
【請求項２】
前記センサセル部は、前記光電変換部の光電変換信号と、前記センサセル部書き込みスイッチのオフ動作に伴う前記光電変換部の電位変動とを含む信号を前記共通信号線に出力し、
前記メモリセル部は、前記メモリ容量に保持されている信号を前記共通信号線に出力し、
さらに、前記センサセル部の出力信号と、前記メモリセル部の出力信号との差分信号を生成する転送部を有することを特徴とする請求項１記載の光電変換装置。
【請求項３】
さらに、前記転送部により生成される差分信号を基にオートゲインコントロールを行うゲイン可変増幅部を有することを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記メモリセル部は、前記差分信号を前記メモリ容量に保持することを特徴とする請求項２又は３記載の光電変換装置。
【請求項５】
前記転送部は、前記メモリ容量に保持されている前記差分信号と、前記転送部の固定パターンノイズとの差分信号を生成する請求項４記載の光電変換装置。
【請求項６】
前記メモリセル部は、
メモリセル部アンプと、
前記メモリセル部アンプの出力信号を前記共通信号線に出力するためのメモリセル部選択スイッチとを有し、
前記メモリセル部選択スイッチをオンすることにより、前記メモリ容量に記憶されている前記センサセル部書き込みスイッチのオフ動作に伴う前記光電変換部の電位変動と、前記センサセル部の固定パターンノイズと、前記メモリセル部の固定パターンノイズとを含む信号を前記共通信号線に出力し、
前記メモリセル部書き込みスイッチをオンすることにより、前記メモリ容量に保持されている前記差分信号を前記共通信号線に出力することを特徴とする請求項４又は５記載の光電変換装置。
【請求項７】
さらに、読み出し線を有し、
前記メモリセル部は、
メモリセル部アンプと、
前記メモリセル部アンプの出力信号を前記共通信号線に出力するためのメモリセル部選択スイッチと、
前記メモリ容量と前記読み出し線との間に設けられる読み出しスイッチとを有し、
前記メモリセル部選択スイッチをオンすることにより、前記メモリ容量に記憶されている前記センサセル部書き込みスイッチのオフ動作に伴う前記光電変換部の電位変動と、前記センサセル部の固定パターンノイズと、前記メモリセル部の固定パターンノイズとを含む信号を前記共通信号線に出力し、
前記読み出しスイッチをオンすることにより、前記メモリ容量に保持されている前記差分信号を前記読み出し線に出力することを特徴とする請求項４又は５記載の光電変換装置。
【請求項８】
前記センサセル部は、前記光電変換部の信号に基づく信号を出力するセンサセル部反転アンプを有し、
前記メモリセル部は、前記メモリ容量に保持されている信号に基づく信号を出力するメモリセル部反転アンプを有することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項９】
前記センサセル部は、前記光電変換部の信号に基づく信号を出力するセンサセル部正転アンプを有し、
前記メモリセル部は、前記メモリ容量に保持されている信号に基づく信号を出力するメモリセル部正転アンプを有することを特徴とする請求項１〜５のいずれか１項に記載の光電変換装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の光電変換装置を有する焦点検出装置。
【請求項１１】
請求項１０記載の焦点検出装置と、
撮像装置と、
光学像を結像するレンズと
を有することを特徴とする撮像システム。
【請求項１２】
光電変換部と前記光電変換部に接続されるセンサセル部書き込みスイッチとを含むセンサセル部と、
メモリ容量と前記メモリ容量に接続されるメモリセル部書き込みスイッチとを含むメモリセル部と、
前記センサセル部及び前記メモリセル部に接続される共通信号線とを有する光電変換装置の駆動方法であって、
前記センサセル部書き込みスイッチ及び前記メモリセル部書き込みスイッチをオンすることにより前記センサセル部及び前記メモリセル部をリセットした後に、前記メモリセル部書き込みスイッチをオンすることにより前記光電変換部の信号を前記メモリ容量に保持することを特徴とする光電変換装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、焦点検出装置、撮像システム及び光電変換装置の駆動方法に関する。
【背景技術】
【０００２】
撮像システムにおいては、焦点を検出するＡＦ（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ）センサを備えることが一般的である。近年のＡＦセンサは測距点数の多点化のみならず焦点検出の高精度化が求められている。測距点数を増やす手段として、測距点を構成するリニアセンサを複数本並列に配置して列方向に共通配線で接続するエリアタイプが採用されている。エリアタイプＡＦの回路構成として、特許文献１には、センサセル部から出力された信号をメモリセル部に転送する転送系を備えた固体撮像装置が記載されている。センサ信号のＳＮ比を上げてＡＦの測距精度を高めるために、特許文献１では、センサセル部及びメモリセル部に信号の反転出力機能を持たせてセンサセル部とメモリセル部自身の固定パターンノイズを除去している。
【０００３】
また、ＡＦセンサは、広いダイナミックレンジを実現するために、蓄積信号の最大値と最小値を検出して蓄積信号の振幅値を適切に制御する動作（ＡＧＣ：Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）を行うことが知られている。蓄積制御の精度はＡＦ精度に関係するので、ＡＧＣに用いる蓄積信号もセンサの固定パターンノイズを除去することにより、ＡＦの精度を高めることができる。特許文献１では、センサセル部と転送部の固定パターンノイズをセンサセル部に保持することで、蓄積信号から固定パターンノイズを除去している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２００６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のようにセンサセル部に固定パターンノイズを保持すると、光電荷の検出容量を小さくしたときに不具合が生じるおそれがある。なぜなら、特許文献１におけるセンサセル部のスイッチ手段が新たなノイズ発生要因になるからである。スイッチ手段がＭＯＳトランジスタで構成される場合、スイッチオフ時にゲート電位の変動がＭＯＳトランジスタのソース、ドレインに伝搬する（クロックフィールドスルー）。また、スイッチオン時にゲート下に保持されたキャリアが、スイッチオフ時にソース又はドレインに移動する（チャージインジェクション）。これらのスイッチオフ時のソース、ドレインの電位変動量は、スイッチオフ直前のソース、ドレインの電位に依存する。すなわち、特許文献１のように、固定パターンノイズをスイッチ手段を介してセンサセル部のフォトダイオードに保持する場合、固体パターンノイズに相当するばらつきが画素間のソース、ドレイン電位に現れる。すると、前述したスイッチオフ時に生じる電位変動量も画素間で異なるため、フォトダイオードに保持される固定パターンノイズは本来除去すべき固定パターンノイズと異なる。その結果、ＡＧＣ時に蓄積信号から固定パターンノイズを十分に除去できないのでＡＧＣ精度及びＡＦ精度が低下する。
【０００６】
近年、撮像素子の高感度化に伴いＡＦセンサも高感度化が求められている。センサの高感度化には検出容量を小さくすることであるが、上記した理由から、検出容量を小さくするとスイッチオフ時の電位変動が大きくなり、ＡＧＣ精度が低下するという問題が生じている。
【０００７】
本発明の目的は、固定パターンノイズを除去することができる光電変換装置、焦点検出装置、撮像システム及び光電変換装置の駆動方法を提供することである。
【課題を解決するための手段】
【０００８】
光電変換装置は、光電変換部と前記光電変換部に接続されるセンサセル部書き込みスイッチとを含むセンサセル部と、メモリ容量と前記メモリ容量に接続されるメモリセル部書き込みスイッチとを含むメモリセル部と、前記センサセル部及び前記メモリセル部に接続される共通信号線とを有し、前記メモリセル部は、前記光電変換部の信号を前記メモリ容量に保持する前に、前記センサセル部書き込みスイッチのオフ動作に伴う前記光電変換部の電位変動と、前記センサセル部の固定パターンノイズと、前記メモリセル部の固定パターンノイズとを含む信号を前記メモリ容量に保持することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、固定パターンノイズを除去することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る光電変換装置の構成例を示す図である。
【図２】第１の実施形態に係るラインセンサ部のブロック図である。
【図３】第１の実施形態に係る光電変換装置の回路図である。
【図４】第２の実施形態に係る光電変換装置の回路図である。
【図５】第４の実施形態に係る光電変換装置の回路図である。
【図６】第１の実施形態に係るタイミング図である。
【図７】第２の実施形態に係るタイミング図である。
【図８】第３の実施形態に係るタイミング図である。
【図９】第４の実施形態に係るタイミング図である。
【図１０】第１の実施形態に係る第１のレイアウト図である。
【図１１】第１の実施形態に係る第２のレイアウト図である。
【図１２】第５の実施形態に係るＡＦセンサのブロック図である。
【図１３】第６の実施形態に係る撮像システムの構成例図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る位相差焦点検出（Ａｕｔｏ  Ｆｏｃｕｓｉｎｇ；ＡＦ）用の光電変換装置における撮像面を模式的に示した図である。撮像面には、対となるラインセンサ部Ｌ１ＡとＬ１Ｂ、Ｌ２ＡとＬ２Ｂ、・・・、ＬＮＡとＬＮＢが存在する。一対のラインセンサ部は、撮像面のある領域における被写体のデフォーカス量を測定するために用いられ、このラインセンサ部の対を複数配列することで測距点を複数設け、ＡＦの精度を向上させることができる。ラインセンサ部Ｌ１Ａ〜ＬＮＡ，Ｌ１Ｂ〜ＬＮＢの画素開口部の配置間隔を狭めて、二次元アレイ状に配置した構成をエリアタイプＡＦセンサと呼んでいる。各ラインセンサ部Ｌ１Ａ〜ＬＮＡは、複数の単位画素１１Ａ、１２Ａ、・・・を有し、各ラインセンサ部Ｌ１Ｂ〜ＬＮＢも、複数の単位画素１１Ｂ、・・・を有する。
【００１２】
図２は、ラインセンサ部Ｌ１Ａ及びＬ２Ａをより詳細に示したブロック図である。ラインセンサ部Ｌ１Ａは、単位画素１１Ａ、１２Ａ、・・・を有する。ラインセンサ部Ｌ２Ａは、単位画素２１Ａ、２２Ａ、・・・を有する。各単位画素１１Ａ、１２Ａ、２１Ａ、２２Ａは、センサセル部１００、第１メモリ部１０１、及び第２メモリ部１０２を有し、共通信号線１１２に接続されている。また、異なるラインセンサ部Ｌ１Ａ及びＬ２Ａの同様の位置に存在する単位画素（例えば画素１１Ａ、２１Ａ、・・・）は、共通信号線１１２を介して、共通の転送部１１３に接続される。各転送部１１３は、共通のバッファアンプ１２３に接続される。ラインセンサ部Ｌ１Ｂ、Ｌ２Ｂ、・・・も、図２と同様の構成を有する。
【００１３】
図３は、図２の一部を抜き出した光電変換装置の構成例を示す図であり、特に単位画素１１Ａと、これに接続された転送部１１３とに着目して説明を行う。単位画素１１Ａは、センサセル部１００、第１メモリセル部１０１、及び第２メモリセル部１０２を有する。図３において、ＭＯＳトランジスタの制御電極並びにスイッチに付されたφＰＳ１、φＳＬ１等は、不図示の制御部から供給される信号を意味している。
【００１４】
単位画素１１Ａに着目すると、センサセル部１００は、光電変換部であるフォトダイオード１０３、センサセル部書き込みスイッチ１０６、及びトランジスタＭ１１，Ｍ１２を有する。フォトダイオード１０３のアノードはセンサセル部書き込みスイッチ１０６の一方の端子とトランジスタＭ１１の制御電極に接続され、カソードは電源電圧ノードに接続される。トランジスタＭ１１は、負荷ＭＯＳトランジスタＭ１３とともに、ゲインが−１のソース接地反転アンプを構成する。センサセル部１００は、トランジスタＭ１１のセンサセル部反転アンプを介して、フォトダイオード１０３で光電変換された電荷量に基づく蓄積信号を共通信号線１１２に出力する。トランジスタＭ１１の反転アンプは、フォトダイオード１０３の信号に基づく信号を出力する。ＭＯＳトランジスタＭ１２は、センサセル部１００を選択するための選択スイッチとして機能する。センサセル部書き込みスイッチ１０６は、フォトダイオード１０３のアノードと共通信号線１１２との導通又は非導通を切り換えるもので、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、又はＣＭＯＳトランジスタなどで構成することができる。メモリセル部１０１及び１０２は、センサセル部１００に対して、フォトダイオード１０３をメモリ容量１０４及び１０５に置き換えた構成となっている。第１メモリセル部１０１は、メモリ容量１０４と、メモリ容量１０４に接続されるメモリセル部書き込みスイッチ１０７と、メモリセル部ソース接地反転アンプを構成するトランジスタＭ３１と、メモリセル部選択スイッチＭ３２とを有する。メモリセル部選択スイッチＭ３２は、トランジスタＭ３１の出力信号を共通信号線１１２に出力するためのスイッチである。トランジスタＭ３１のメモリセル部アンプは、メモリセル部反転アンプであり、メモリ容量１０４に保持されている信号に基づく信号を出力する。第２メモリセル部１０２は、メモリ容量１０５と、メモリ容量１０５に接続されるメモリセル部書き込みスイッチ１０８と、メモリセル部ソース接地反転アンプを構成するトランジスタＭ４１と、メモリセル部選択スイッチＭ４２とを有する。メモリセル部選択スイッチＭ４２は、トランジスタＭ４１の出力信号を共通信号線１１２に出力するためのスイッチである。トランジスタＭ４１のメモリセル部アンプは、メモリセル部反転アンプであり、メモリ容量１０５に保持されている信号に基づく信号を出力する。共通信号線１１２は、センサセル部１００、第１メモリセル部１０１及び第２メモリセル部１０２に接続される。
【００１５】
次に、転送部１１３について説明する。転送部１１３は、ＭＯＳトランジスタＭ２１，Ｍ２３、転送容量１１７及び定電流源１２４を有し、スイッチ１２０及び１２１を介して共通信号線１１２に接続可能である。ＭＯＳトランジスタＭ２１と定電流源１２４とでソースフォロワを形成している。共通信号線１１２は、トランスファースイッチ１２１とフィードバックスイッチ１２０に接続される。トランスファースイッチ１２１の他方の端子は、転送容量１１７の一方の端子Ａ及びＭＯＳトランジスタＭ２２の一方の主電極に接続される。ＭＯＳトランジスタＭ２２の他方の主電極は、基準電圧ＶＲＳのノードに接続される。光信号読み出しスイッチであるＭＯＳトランジスタＭ２４の一方の主電極は、バッファアンプ１２３に接続される。転送容量１１７の他方の端子Ｂは、ＭＯＳトランジスタＭ２１の制御電極及びＭＯＳトランジスタＭ２３の一方の主電極に接続される。ＭＯＳトランジスタＭ２３の他方の主電極は、クランプ電圧ＶＧＲのノードに接続される。ＭＯＳトランジスタＭ２１の一方の主電極は、電源電圧ＶＤＤのノードに接続される。ＭＯＳトランジスタＭ２１の他方の主電極は、定電流源１２４、フィードバックスイッチ１２０の他方の端子、センサアレイ外部に配置されたモニタ部３０１及び光信号読み出しスイッチであるＭＯＳトランジスタＭ２４の他方の主電極に接続される。転送部１１３は、後述する動作により、センサセル部１００から出力された信号とメモリセル部１０４，１０５から出力された信号との差分処理を行う。
【００１６】
図６は、図３に示すスイッチやＭＯＳトランジスタの制御電極に与えられる信号を示している。以下では、図３及び６を参照しながら本実施形態に係る光電変換装置の駆動方法を説明する。各スイッチ及びＭＯＳトランジスタは、図６に示す信号がハイレベルで導通し、ローレベルで非導通になる。信号φＬは、ハイレベルのとき、トランジスタＭ１１に電位ＶＲＳが入力された時、トランジスタＭ１１と負荷ＭＯＳトランジスタＭ１３で構成される反転アンプが電位ＶＲＳを出力するように一定の電流を駆動するゲート電位に設定される。
【００１７】
図６において、期間（１）では、フォトダイオード１０３及びメモリ容量１０４，１０５をリセットする動作が行われる。具体的な動作として、信号φＲＳ、φＦＴ、φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＧＲがハイレベルになる。すると、センサセル部書き込みスイッチ１０６、メモリセル部書き込みスイッチ１０７，１０８、トランスファースイッチ１２１、ＭＯＳトランジスタＭ２２及びＭＯＳトランジスタＭ２３が導通する。これにより、フォトダイオード１０３及びメモリ容量１０４，１０５が基準電圧ＶＲＳにリセットされるとともに、転送容量１１７の端子Ａが基準電圧ＶＲＳ、端子Ｂがクランプ電圧ＶＧＲにリセットされる。ここで、クランプ電圧ＶＧＲは、基準電位ＶＲＳに、センサセル部１００、メモリセル部１０４，１０５又は転送部１１３のセルフバイアスソースフォロワの閾値Ｖｔｈを加えた、ＶＧＲ＝ＶＲＳ＋Ｖｔｈに設定される。次に、信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになり、初期化動作が終了する。このとき、書き込みスイッチ１０６、１０７、１０８がオフする直前の両端の電位は、リセット電位にそろっているので、前述した書き込みスイッチオフ動作に伴う電位変動は各ビットで共通である。したがって、フォトダイオード１０３及びメモリ容量１０４，１０５には、容量値に依存するｋＴＣノイズのみ発生する。ここで、メモリ容量１０４及び１０５の容量値は、フォトダイオード１０３の検出容量に比べて十分大きい。例えば、フォトダイオード１０３の検出容量６ｆＦに対して、メモリ容量１０４及び１０５の容量値は３２０ｆＦである。メモリ容量１０４及び１０５の容量値は、メモリセル部１０１及び１０２の書き込みスイッチ１０７及び１０８がオフする際の電位変動、及びｋＴＣノイズを十分無視できる程度に設計している。以下では、ｋＴＣノイズを含む書き込みスイッチ１０６のオフ時のフォトダイオード１０３の電位変動をＮｒｓｔとする。信号φＰＳ１がローレベルになったタイミングから、センサセル部１００の蓄積動作期間が開始する。
【００１８】
その後、期間（２）でセンサセル部１００の電位変動Ｎｒｓｔ及びトランジスタＭ１１のアンプの固定パターンノイズＮｓを転送部１１３を介してメモリセル部１０１、１０２に書き込む動作を行う。信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号φＳＬ１及びφＬがハイレベルになる。すると、リセット電位ＶＲＳにセンサセル部１００の電位変動Ｎｒｓｔ及びセンサセル部１００の固定パターンノイズＮｓが加わったＶＲＳ−Ｎｒｓｔ＋Ｎｓが転送容量１１７の端子Ａに書き込まれる。ここで、Ｎｒｓｔの符号が反転しているのは、反転アンプで−１のゲインが印加されているためである。そして、信号φＧＲがローレベルになることにより、転送容量１１７の端子Ｂがフローティングになる。さらに、信号φＳＬ２＿１がハイレベルになることにより、メモリセル部１０１からトランジスタＭ３１の固定パターンノイズＮｍ１を含んだ信号ＶＲＳ＋Ｎｍ１が出力される。転送容量１１７の端子ＡがＶＲＳ＋Ｎｍ１に変化するので、端子Ｂの電位はＶＧＲ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１＝ＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１になる。次に、信号φＦＢがハイレベルになる。すると、転送容量１１７の端子Ｂに保持されたＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１に転送部１１３のソースフォロワのＶｔｈと固定パターンノイズＮｔが重畳されたＶＲＳ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１＋Ｎｔが共通信号線１１２に出力される。この期間に信号φＰＳ２＿１が一時的にハイレベルとなることで、電圧ＶＲＳ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１＋Ｎｔがメモリセル部１０１のメモリ容量１０４に書き込まれる。メモリセル部１０１は、フォトダイオード１０３の信号をメモリ容量１０４に保持する前に、電位変動Ｎｒｓｔと、センサセル部１００の固定パターンノイズＮｓと、メモリセル部１０１の固定パターンノイズＮｍ１とを含む信号をメモリ容量１０４に保持する。電位変動Ｎｒｓｔは、センサセル部書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動である。
【００１９】
メモリセル部１０２に対しても同様の動作を行い、電圧ＶＲＳ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ２＋Ｎｔがメモリセル部１０２のメモリ容量１０５に書き込まれる。ここで、Ｎｍ２は、メモリセル部１０２のトランジスタＭ４１の固定パターンノイズである。メモリセル部１０２は、フォトダイオード１０３の信号をメモリ容量１０５に保持する前に、電位変動Ｎｒｓｔと、センサセル部１００の固定パターンノイズＮｓと、メモリセル部１０２の固定パターンノイズＮｍ２とを含む信号をメモリ容量１０５に保持する。
【００２０】
期間（３）では、オートゲインコントロール（ＡＧＣ）動作が行われる。信号φＳＬ１、φＬ及びφＦＴがハイレベルになるので、センサセル部１００から共通信号線１１２にセンサセル部１００で光電変換された信号Ｓ１に応じた信号ＶＲＳ−Ｓ１＋Ｎｓ−Ｎｒｓｔが現れる。すなわち、センサセル部１００は、フォトダイオード１０３の光電変換信号Ｓ１と、センサセル部書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動Ｎｒｓｔとを含む信号を共通信号線１１２に出力する。さらに、信号φＧＲをハイレベルにするので、端子ＢがＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）にリセットされる。その後、信号φＧＲをローレベルにして、転送容量１１７の端子Ｂをフローティングにする。
【００２１】
次に、信号φＳＬ１をローレベルにした後、信号φＳＬ２＿１がハイレベルになり、メモリセル部選択スイッチＭ３２がオンする。期間（２）では、メモリセル部１０１のメモリ容量１０４に保持されたＶＲＳ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１＋Ｎｔにメモリセル部１０１の固定パターンノイズＮｍ１が加わる。これにより、メモリセル部１０１のメモリ容量１０４から共通信号線１１２を通して電圧ＶＲＳ−Ｎｒｓｔ＋Ｎｓ−Ｎｔが転送容量１１７の端子Ａに出力される。このとき、転送容量１１７の端子Ｂは電圧ＶＧＲ＋Ｓ１−Ｎｔとなり、転送部１１３から電圧ＶＲＳ＋Ｓ１が出力される。すなわち、転送部１１３は、上記のセンサセル部１００の出力信号と、メモリセル部１０１の出力信号との差分信号を生成する。転送部１１３から電圧ＶＲＳ＋Ｓ１の出力がモニタ部３０１に入力されるので、モニタ部３０１ではノイズの影響のない光信号Ｓ１だけをモニタすることができる。期間（３）におけるセンサセル部１００の出力は、モニタ部３０１にてリアルタイムで観測される。モニタ部３０１にはゲイン可変増幅部が含まれており、光信号波形の最大値及び最小値の検出結果に応じてゲインが可変され、所定の蓄積レベルに達すると蓄積終了のフラグを立てる。この動作をオートゲインコントロール（ＡＧＣ）と呼ぶ。光信号蓄積中に期間（３）の動作を行うことにより、モニタ部３０１でフォトダイオード１０３の蓄積状況をリアルタイムにモニタできる。モニタ部３０１によるモニタ動作の結果、期間（３）で蓄積動作が終了した時点での、センサセル部１００に保持される光信号をＳ２とする。メモリセル部１０２についても、期間（４）にて同様の動作を行う。モニタ部３０１によるモニタ動作の結果、期間（４）で蓄積動作が終了した時点での、センサセル部１００に保持される光信号をＳ３とする。
【００２２】
期間（５）では、蓄積終了後に、蓄積信号Ｓ２をメモリセル部１０１に保持する動作を行う。信号φＳＬ１、φＬ及びφＦＴがハイレベルになるので、センサセル部１００から共通信号線１１２にセンサセル部１００で光電変換された信号Ｓ２に応じた信号ＶＲＳ−Ｓ２＋Ｎｓ−Ｎｒｓｔが現れる。すなわち、センサセル部１００は、フォトダイオード１０３の光電変換信号Ｓ２と、センサセル部書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動Ｎｒｓｔとを含む信号を共通信号線１１２に出力する。さらに、信号φＧＲをハイレベルにするので、転送容量１１７の端子Ｂが電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）にリセットされる。その後、信号φＧＲをローレベルにして、転送容量１１７の端子Ａと端子Ｂをフローティングにする。次に、信号φＳＬ１をローレベルにした後、信号φＳＬ２＿１がハイレベルになり、メモリセル部選択スイッチＭ３２がオンする。すると、期間（２）でメモリセル部１０１のメモリ容量１０４に保持されたＶＲＳ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ１＋Ｎｔにメモリセル部１０１の固定パターンノイズＮｍ１が加わる。これにより、メモリセル部１０１から共通信号線１１２を通して電圧ＶＲＳ−Ｎｒｓｔ＋Ｎｓ−Ｎｔが転送容量１１７の端子Ａに出力される。このとき、転送容量１１７の端子Ｂは電圧ＶＧＲ＋Ｓ２−Ｎｔとなり、信号φＰＳ２＿１が一時的にハイレベルになることで、転送部１１３から出力された電圧ＶＲＳ＋Ｓ２がメモリセル部１０１のメモリ容量１０４に保持される。すなわち、転送部１１３は、上記のセンサセル部１００の出力信号と、メモリセル部１０１の出力信号との差分信号を生成する。メモリセル部１０１は、その差分信号をメモリ容量１０４に保持する。
【００２３】
期間（６）では、期間（２）の後半と同様にして、異なる蓄積時間の蓄積信号Ｓ３がメモリセル部１０２に保持される。信号φＳＬ１、φＬ及びφＦＴがハイレベルになるので、センサセル部１００から共通信号線１１２にセンサセル部１００で光電変換された信号Ｓ３に応じた信号ＶＲＳ−Ｓ３＋Ｎｓ−Ｎｒｓｔが現れる。すなわち、センサセル部１００は、フォトダイオード１０３の光電変換信号Ｓ３と、センサセル部書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動Ｎｒｓｔとを含む信号を共通信号線１１２に出力する。さらに、信号φＧＲをハイレベルにするので、転送容量１１７の端子Ｂが電圧ＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）にリセットされる。その後、信号φＧＲをローレベルにして、転送容量１１７の端子Ａと端子Ｂをフローティングにする。次に、信号φＳＬ１をローレベルにした後、信号φＳＬ２＿２がハイレベルになり、メモリセル部選択スイッチＭ４２がオンする。すると、期間（２）でメモリセル部１０２のメモリ容量１０５に保持されたＶＲＳ＋Ｎｒｓｔ−Ｎｓ＋Ｎｍ２＋Ｎｔにメモリセル部１０２の固定パターンノイズＮｍ２が加わる。これにより、メモリセル部１０２から共通信号線１１２を通して電圧ＶＲＳ−Ｎｒｓｔ＋Ｎｓ−Ｎｔが転送容量１１７の端子Ａに出力される。このとき、転送容量１１７の端子Ｂは電圧ＶＧＲ＋Ｓ３−Ｎｔとなり、信号φＰＳ２＿２が一時的にハイレベルになることで、転送部１１３から出力された電圧ＶＲＳ＋Ｓ３がメモリセル部１０２のメモリ容量１０５に保持される。すなわち、転送部１１３は、上記のセンサセル部１００の出力信号と、メモリセル部１０２の出力信号との差分信号を生成する。メモリセル部１０２は、その差分信号をメモリ容量１０５に保持する。こうすることで、１回の蓄積シーケンスでセンサセル部１００から、異なる蓄積時間に基づく信号を取得することができる。これにより、１回の蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。
【００２４】
期間（７）では、メモリセル部１０１のメモリ容量１０４に保持した光信号をビット毎に読み出す動作を行う。信号φＳＬ２＿１、φＬ、φＧＲ、φＦＴがハイレベルになる。すると、第１メモリセル部１０１のメモリ容量１０４に保持されていた光信号Ｓ２に、第１メモリセル部１０１のノイズＮｍ１が加わって、電圧ＶＲＳ−Ｓ２＋Ｎｍ１が転送容量１１７の端子Ａに与えられ、端子Ｂの電位はＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）になる。その後、信号φＦＴがローレベルになることで、転送容量１１７の端子Ａがフローティングになる。
【００２５】
次に、信号φＦＢとφＰＳ２＿１がハイレベルになり、固定パターンノイズＮｔを含んだ転送部１１３の出力ＶＲＳ＋Ｎｔがメモリセル部１０１に入力される。その後、信号φＰＳ２＿１がローレベルになって、電圧ＶＲＳ＋Ｎｔがメモリセル部１０１のメモリ容量１０４に保持される。
【００２６】
次に、信号φＧＲをローレベルにして、転送容量１１７の端子Ｂをフローティングにする。さらに、信号φＳＬ２＿１、φＬ、φＦＴがハイレベルになる。すると、第１メモリセル部１０１のメモリ容量１０４に保持されていた電圧ＶＲＳ＋Ｎｔに、第１メモリセル部１０１のノイズＮｍ１が加わる。これにより、電圧ＶＲＳ−Ｎｔ＋Ｎｍ１が転送容量１１７の端子Ａに与えられ、端子Ｂの電位はＶＧＲ＋Ｓ２−Ｎｔ＝ＶＲＳ＋Ｖｔｈ＋Ｓ２−Ｎｔになる。転送部１１３から出力される信号は、転送部１１３の固定パターンノイズＮｔが加わってＶＲＳ＋Ｓ２となる。すなわち、転送部１１３は、メモリ容量１０４に保持されている信号と、転送部１１３の固定パターンノイズＮｔとの差分信号を生成する。結果的に、ノイズの影響が低減された信号が出力される。この期間に、シフトレジスタ１００６（図１０）から信号φＨが供給されると、信号Ｓ２がバッファアンプ１２３に伝達されて、後段の信号処理装置９０６（図１３）に出力される。
【００２７】
期間（８）では、メモリセル部１０２について異なる蓄積時間の蓄積信号Ｓ３を読み出す動作を行う。信号φＳＬ２＿２、φＬ、φＧＲ、φＦＴがハイレベルになる。すると、第２メモリセル部１０２のメモリ容量１０５に保持されていた光信号Ｓ３に、第２メモリセル部１０２のノイズＮｍ２が加わって、電圧ＶＲＳ−Ｓ３＋Ｎｍ２が転送容量１１７の端子Ａに与えられ、端子Ｂの電位はＶＧＲ（＝ＶＲＳ＋Ｖｔｈ）になる。その後、信号φＦＴがローレベルになることで、転送容量１１７の端子Ａがフローティングになる。
【００２８】
次に、信号φＦＢとφＰＳ２＿２がハイレベルになり、固定パターンノイズＮｔを含んだ転送部１１３の出力ＶＲＳ＋Ｎｔがメモリセル部１０２に入力される。その後、信号φＰＳ２＿２がローレベルになって、電圧ＶＲＳ＋Ｎｔがメモリセル部１０２のメモリ容量１０５に保持される。
【００２９】
次に、信号φＧＲをローレベルにして、転送容量１１７の端子Ｂをフローティングにする。さらに、信号φＳＬ２＿２、φＬ、φＦＴがハイレベルになる。すると、第２メモリセル部１０２のメモリ容量１０５に保持されていた電圧ＶＲＳ＋Ｎｔに、第２メモリセル部１０２のノイズＮｍ２が加わる。これにより、電圧ＶＲＳ−Ｎｔ＋Ｎｍ２が転送容量１１７の端子Ａに与えられ、端子Ｂの電位はＶＧＲ＋Ｓ３−Ｎｔ＝ＶＲＳ＋Ｖｔｈ＋Ｓ３−Ｎｔになる。転送部１１３から出力される信号は、転送部１１３の固定パターンノイズＮｔが加わってＶＲＳ＋Ｓ３となる。すなわち、転送部１１３は、メモリ容量１０５に保持されている信号と、転送部１１３の固定パターンノイズＮｔとの差分信号を生成する。結果的に、ノイズの影響が低減された信号が出力される。この期間に、シフトレジスタ１００６（図１０）から信号φＨが供給されると、信号Ｓ３がバッファアンプ１２３に伝達されて、後段の信号処理装置９０６（図１３）に出力される。
【００３０】
以上、説明したように、本実施形態では、センサセル部１００の書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動Ｎｒｓｔをメモリセル部１０１又は１０２に保持する。さらに、センサセル部１００の固定パターンノイズＮｓと、メモリセル部１０１又は１０２の固定パターンノイズＮｍ、転送部１１３の固定パターンノイズＮｔをメモリセル部１０１又は１０２に保持する。
【００３１】
また、蓄積モニタ及び蓄積信号保持動作において、以下の（ａ）及び（ｂ）の動作を行う。（ａ）蓄積電圧Ｓ１とセンサセル部１００の書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動Ｎｒｓｔと、センサセル部１００の固定パターンノイズＮｓを含むセンサセル部１００の出力を得る。（ｂ）センサセル部１００の書き込みスイッチ１０６のオフ動作に伴うフォトダイオード１０３の電位変動Ｎｒｓｔと、センサセル部１００の固定パターンノイズＮｓと、転送部１１３の固定パターンノイズＮｔを含むメモリセル部１０１又は１０２の出力を得る。そして、（ａ）と（ｂ）の差分を演算して、転送部１１３から出力する。
【００３２】
また、信号読み出し動作において、以下の（ｃ）及び（ｄ）の動作を行う。（ｃ）光信号Ｓ２を保持したメモリセル部１０１の出力又は光信号Ｓ３を保持したメモリセル部１０２の出力と、（ｄ）転送部１１３の固定パターンノイズＮｔを保持したメモリセル部１０１又は１０２の出力を得る。そして、（ｃ）と（ｄ）の差分を演算して、転送部１１３から出力する。
【００３３】
仮に、センサセル部１００にセンサセル部１００と転送部１１３の固定パターンノイズを保持すると、書き込みスイッチ１０６がオフする際にフォトダイオード１０３の電位変動が発生する。書き込みスイッチ１０６がＭＯＳトランジスタで構成される場合、スイッチオフ時にゲート電位の変動がＭＯＳトランジスタのソース、ドレインに伝搬する（クロックフィールドスルー）。また、スイッチオン時にゲート下に保持されたキャリアが、スイッチオフ時にソース又はドレインに移動する（チャージインジェクション）。これらのスイッチオフ時のソース、ドレインの電位変動は、スイッチオフ直前のソース、ドレインの電位に依存する。すなわち、固定パターンノイズをスイッチ手段を介してセンサセル部１００のフォトダイオード１０３に保持する場合、固体パターンノイズに相当するばらつきが画素間のソース、ドレイン電位に生じる。すると、前述したスイッチオフ時に生じる電位変動量もビット間で異なるため、フォトダイオード１０３に保持される固定パターンノイズは本来除去すべき固定パターンノイズと異なる。その結果、ＡＧＣ時に蓄積信号から固定パターンノイズを十分に除去できないのでＡＦ精度が低下する。
【００３４】
本実施形態では、センサセル部１００にセンサセル部１００及び転送部１１３の固定パターンノイズを保持することなく、ＡＧＣと信号読み出しでノイズを除去した信号を読み出すことができる。センサセル部１００の検出容量を小さくしても、書き込みスイッチ１０６のオフ動作に伴う電位変動の画素間バラツキが発生しない。よって、ノイズの少ない信号で精度よくＡＧＣを行えるので、高精度なＡＦを実現することができる。その結果、エリアタイプＡＦにおいて、フォトダイオード１０３の検出容量を下げて、センサ感度を高めても、高精度なＡＦを実現することができる。
【００３５】
本実施形態では、２つのメモリセル部１０１及び１０２を設けた例を説明したが、メモリセル部の数は１又は３以上であってもよい。３つ以上の場合には、期間（２）、（４）、（６）、（８）の動作に対応する操作を、追加したメモリセル部に対しても行う。
【００３６】
図１０及び図１１は、図３に示した光電変換装置のレイアウト例を示す図である。図１０では、ラインセンサ部１００１は、図２のラインセンサ部Ｌ１Ａ，Ｌ２Ａ等に対応する。センサセル部１００２は、図２の複数のセンサセル部１００を有する。第１メモリセル部１００３は、図２の複数の第１メモリセル部１０１を有する。第２メモリセル部１００４は、図２の複数の第２メモリセル部１０２を有する。転送部１００５は、図２の複数の転送部１１３を有する。シフトレジスタ１０００６は、信号φＨを図３の回路に出力する。センサセル部１００２と２つのメモリセル部１００３，１００４を一つの組として、その組を行列状に配列したものである。転送部１００５及びシフトレジスタ１００６は、各列に設けられた複数のセンサセル部１００２とメモリセル部１００３，１００４に対して共通に設けられている。
【００３７】
図１１は、センサセル部１００２のみが配列された領域と、メモリセル部１００３及び１００４のみが配列された領域とに分けてレイアウトした場合の図である。このレイアウトにおいても、転送部１００５及びシフトレジスタ１００６は、各列に設けられた複数のセンサセル部１００２とメモリセル部１００３，１００４に対して共通に設けられている。
【００３８】
また、転送部１１３は、複数列のラインセンサ部Ｌ１Ａ，Ｌ２Ａに対して１つ配置すればよいので、センサセル部１００、メモリセル部１０１及び１０２と比較してレイアウト面積に余裕がある。一例として、転送部１１３にソースフォロワのオフセットを除去する機能を備えてもよい。その場合、本実施形態の信号伝搬の記述から転送部１１３の固定パターンノイズＮｔｒを無視できる。
【００３９】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る光電変換装置の構成例を説明する図である。図３と共通する箇所は説明を省略する。図３と異なるのは、図３のゲイン−１の反転アンプが図４のゲイン１のソースフォロワの正転アンプに変更されている点である。セルフバイアストランジスタＭ１１、Ｍ３１、Ｍ４１が負荷ＭＯＳトランジスタＭ１３とともにゲインが１のソースフォロワ正転アンプを構成する。センサセル部１００は、トランジスタＭ１１のセンサセル部正転アンプを介して、フォトダイオード１０３で光電変換された電荷量に基づく蓄積信号を共通信号線１１２に出力する。メモリセル部１０１は、トランジスタＭ３１のメモリセル部正転アンプを介して、メモリ容量１０４に保持されている信号に基づく信号を共通信号線１１２に出力する。メモリセル部１０２は、トランジスタＭ４１のメモリセル部正転アンプを介して、メモリ容量１０５に保持されている信号に基づく信号を共通信号線１１２に出力する。
【００４０】
図７を用いて、本発明の第２の実施形態の動作を説明する。期間（１）の動作は第１の実施形態と同じなので説明を省略する。第１の実施形態と異なるのは、リセット電圧ＶＲＳとＶＧＲである。前述のソースフォロワアンプによる入出力電圧オフセット量をＶｔｈとすると、それぞれＶＲＳがＶＲＳからＶＲＳ＋Ｖｔｈに変更され、ＶＧＲがＶＲＳ＋ＶｔｈからＶＲＳ＋２Ｖｔｈに変更されている。ここで、Ｖｔｈは各画素に共通のオフセット量で、センサ内の代表的なソースフォロワ回路から決定される。
【００４１】
期間（２）では、センサセル部１００の電位変動Ｎｒｓｔ及び固定パターンノイズＮｓを転送部１１３を介してメモリセル部１０１、１０２に書き込む動作を行う。信号φＰＳ１、φＰＳ２＿１、φＰＳ２＿２及びφＲＳがローレベルになった後に、信号φＳＬ２＿１及びφＬがハイレベルになる。すると、メモリセル部１０１から固定パターンノイズＮｍ１を含んだ信号ＶＲＳ＋Ｎｍ１が出力され、転送容量１１７の端子Ａに書き込まれる。そして、信号φＧＲがローレベルになることで、転送容量１１７の端子Ｂがフローティングになる。次に、信号φＳＬ２＿１がローレベルになって、信号φＳＬ１がハイレベルになることで、リセット電位ＶＲＳにセンサセル部１００の電位変動Ｎｒｓｔ及びセンサセル部１００の固定パターンノイズＮｓが加わったＶＲＳ＋Ｎｒｓｔ＋Ｎｓが出力される。転送容量１１７の端子ＡがＶＲＳ＋Ｎｒｓｔ＋Ｎｓに変化するので、転送容量１１７の端子Ｂの電位はＶＧＲ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１＝ＶＲＳ＋２Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１になる。次に、信号φＦＢがハイレベルになる。すると、転送容量１１７の端子Ｂに保持された電圧ＶＲＳ＋２Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１に転送部１１３のソースフォロワのＶｔｈと固定パターンノイズＮｔが重畳された電圧ＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１＋Ｎｔが共通信号線１１２に出力される。この期間に、信号φＰＳ２＿１が一時的にハイレベルとなることで、電圧ＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１＋Ｎｔがメモリセル部１０１のメモリ容量１０４に書き込まれる。メモリセル部１０２に対しても同様の動作を行い、電圧ＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ２＋Ｎｔがメモリセル部１０２のメモリ容量１０５に書き込まれる。ここで、Ｎｍ２はメモリセル部１０２の固定パターンノイズである。
【００４２】
期間（３）では、ＡＧＣ動作が行われる。信号φＳＬ２＿１及びφＬ、φＦＴがハイレベルになるので、期間（２）においてメモリセル部１０１のメモリ容量１０４に保持された電圧ＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１＋Ｎｔにメモリセル部１０１の固定パターンノイズＮｍ１が加わる。これにより、メモリセル部１０１から共通信号線を通してＶＲＳ＋Ｎｒｓｔ＋Ｎｓ＋Ｎｔが転送容量１１７の端子Ａに出力される。さらに、信号φＧＲをハイレベルにするので、転送容量１１７の端子Ｂが電圧ＶＧＲ（＝ＶＲＳ＋２Ｖｔｈ）にリセットされる。その後、信号φＧＲをローレベルにして、転送容量１１７の端子Ｂをフローティングにする。
【００４３】
次に、信号φＳＬ２＿１がローレベルになって、信号φＳＬ１がハイレベルになるので、センサセル部１００で光電変換された信号Ｓ１に応じた信号ＶＲＳ＋Ｓ１＋Ｎｓ＋Ｎｒｓｔがセンサセル部１００から転送容量１１７の端子Ａに出力される。このとき、転送容量１１７の端子Ｂは電圧ＶＧＲ＋Ｓ１−Ｎｔとなり、転送部１１３から電圧ＶＲＳ＋Ｖｔｈ＋Ｓ１が出力される。モニタ部３０１におけるＡＧＣ動作は、第１の実施形態と同様である。Ｖｔｈは各画素で共通のオフセット量なので、画素バラツキの要因にはならない。メモリセル部１０２についても、期間（４）にて同様の動作を行う。
【００４４】
期間（５）では、蓄積終了後に蓄積信号Ｓ２をメモリセル部１０１に保持する動作を行う。信号φＳＬ１、φＬ及びφＦＴがハイレベルになるので、センサセル部１００から共通信号線１１２にセンサセル部１００で光電変換された信号Ｓ２に応じた信号ＶＲＳ＋Ｓ２＋Ｎｓ＋Ｎｒｓｔが現れる。さらに、信号φＧＲをハイレベルにするので、転送容量１１７の端子Ｂが電圧ＶＧＲ（＝ＶＲＳ＋２Ｖｔｈ）にリセットされる。その後、信号φＧＲをローレベルにして、転送容量１１７の端子Ａと端子Ｂをフローティングにする。次に、信号φＳＬ１をローレベルにした後、信号φＳＬ２＿１がハイレベルになる。すると、期間（２）でメモリセル部１０１のメモリ容量１０４に保持された電圧ＶＲＳ＋Ｖｔｈ＋Ｎｒｓｔ＋Ｎｓ−Ｎｍ１＋Ｎｔにメモリセル部１０１の固定パターンノイズＮｍ１が加わる。これにより、メモリセル部１０１のメモリ容量１０４から共通信号線１１２を通して電圧ＶＲＳ＋Ｎｒｓｔ＋Ｎｓ＋Ｎｔが転送容量１１７の端子Ａに出力される。このとき、転送容量１１７の端子Ｂは電圧ＶＧＲ−Ｓ２＋Ｎｔとなり、信号φＰＳ２＿１がハイレベルになることで、転送部１１３から出力された電圧ＶＲＳ＋Ｖｔｈ−Ｓ２＋２Ｎｔがメモリセル部１０１のメモリ容量１０４に保持される。
【００４５】
期間（６）では、期間（５）と同様にして、異なる蓄積時間の蓄積信号Ｓ３がメモリセル部１０２のメモリ容量１０５に保持される。こうすることで、１回の蓄積シーケンスでセンサセル部１００から、異なる蓄積時間に基づく信号を取得することができる。これにより、１回の蓄積シーケンスに同一ラインで複数の測距点を設けることができるので、測距点の多点化又は高速な焦点検出動作が実現できる。
【００４６】
期間（７）では、メモリセル部１０１に保持した光信号をビット毎に読み出す動作である。信号φＳＬ２＿１、φＬ、φＧＲ、φＦＴがハイレベルになる。すると、第１メモリセル部１０１のメモリ容量１０４に保持されていた電圧ＶＲＳ＋Ｖｔｈ−Ｓ２＋２Ｎｔに、第１メモリセル部１０１のノイズＮｍ１が加わる。これにより、電圧ＶＲＳ−Ｓ２＋Ｎｍ１＋２Ｎｔが転送容量１１７の端子Ａに与えられ、転送容量１１７の端子Ｂの電位は電圧ＶＧＲ（＝ＶＲＳ＋２Ｖｔｈ）になる。その後、信号φＦＴがローレベルになることで、転送容量１１７の端子Ａがフローティングになる。
【００４７】
次に、信号φＦＢとφＰＳ２＿１がハイレベルになり、固定パターンノイズＮｔを含んだ転送部１１３の出力ＶＲＳ＋Ｖｔｈ＋Ｎｔがメモリセル部１０１に入力される。その後、信号φＰＳ２＿１がローレベルになって、電圧ＶＲＳ＋Ｖｔｈ＋Ｎｔがメモリセル部１０１のメモリ容量１０４に保持される。
【００４８】
次に、信号φＧＲをローレベルにして、転送容量１１７の端子Ｂをフローティングにする。さらに、信号φＳＬ２＿１、φＬ、φＦＴがハイレベルになると、第１メモリセル部１０１のメモリ容量１０４に保持されていた固定パターンノイズＮｔに、第１メモリセル部１０１のノイズＮｍ１が加わる。これにより、電圧ＶＲＳ＋Ｎｔ＋Ｎｍ１が転送容量１１７の端子Ａに与えられ、転送容量１１７の端子Ｂの電位はＶＧＲ＋Ｓ２−Ｎｔ＝ＶＲＳ＋２Ｖｔｈ＋Ｓ２−Ｎｔになる。転送部１１３から出力される信号は、転送部１１３の固定パターンノイズＮｔが加わって、電圧ＶＲＳ＋Ｖｔｈ＋Ｓ２となる。結果的に、ノイズの影響が低減された信号が出力される。この期間に、シフトレジスタ１００６（図１０）から信号φＨが供給されると、信号Ｓ２がバッファアンプ１２３に伝達されて、後段の信号処理装置９０６（図１３）に出力される。
【００４９】
期間（８）では、期間（７）と同様にして、メモリセル部１０２について異なる蓄積時間の蓄積信号Ｓ３を読み出す動作を行う。
【００５０】
以上、説明したように、本実施形態では、センサセル部１００とメモリセル部１０１，１０２の出力を第１の実施形態の反転出力から、セルフバイアスソースフォロワの正転出力に変更している。センサセル部１００とメモリセル部１０１，１０２が正転出力であっても、センサセル部１００、メモリセル部１０１，１０２、転送部１１３で発生する固定パターンノイズを除去できるように、駆動パターンを変更する。
【００５１】
第１の実施形態で用いている反転アンプは、省レイアウトと出力特性を両立させることが困難である。なぜなら、差動アンプと帰還容量で構成されるスイッチトキャパシタを用いると、レイアウト面積が大きくなる。ＡＦセンサは、光学系によりファインダー上の測距点配置によりセンサ上の画素開口位置が限定されるので、反転アンプのレイアウトが大きくなると、測距点を密に配置できず、ＡＦ特性を悪化させる要因になる。
【００５２】
また、第１の実施形態で用いているソース接地反転アンプは、基板バイアス効果で出力の線形性が悪化する。また、反転アンプの入力に応じて駆動電流が大きく変化するので、センサの省電力と回路応答性を両立させることが難しい。さらに、反転アンプのトランジスタの相対バラツキによって、出力のゲインが変化してＰＲＮＵを悪化しやすい。
【００５３】
一方、本実施形態のように、セルフバイアスソースフォロワの正転出力を用いることで、ソース接地の反転アンプに対して、良好な線形性、安定した駆動電流、相対バラツキがＰＲＮＵに影響しにくいといった利点を得られる。
【００５４】
（第３の実施形態）
図８を用いて、本発明の第３の実施形態の光電変換装置の動作を説明する。期間（１）〜（６）の動作は第１の実施形態と同じなので説明を省略する。
【００５５】
期間（７）において、信号φＰＳ２＿１をシフトレジスタで各画素について順次ハイレベルにすると、メモリセル部書き込みスイッチ１０７がオンする。信号φＰＳ２＿１に対して、相補的に、信号φＲＳとφＦＴをハイレベルにする。その結果、前期間までにメモリ容量１０４に保持されていた光信号Ｓ２が共通信号線１１２を介してバッファアンプ１２３の入力に伝搬するので、画素信号を順次読み出すことができる。バッファアンプ１２３に入力される電圧は、共通信号線１１２とバッファアンプ１２３の寄生容量とメモリ容量１０４の容量比で決定される。
【００５６】
期間（８）では、期間（７）と同様にして、メモリセル部１０２について異なる蓄積時間の蓄積信号Ｓ３を読み出す動作を行う。信号φＰＳ２＿２をシフトレジスタで各画素について順次ハイレベルにする。信号φＰＳ２＿２に対して、相補的に、信号φＲＳとφＦＴをハイレベルにする。その結果、前期間までにメモリ容量１０５に保持されていた光信号Ｓ３が共通信号線１１２を介してバッファアンプ１２３の入力に伝搬するので、画素信号を順次読み出すことができる。バッファアンプ１２３に入力される電圧は、共通信号線１１２とバッファアンプ１２３の寄生容量とメモリ容量１０５の容量比で決定される。
【００５７】
以上、説明したように、本実施形態では、メモリセル部１０１及び１０２に保持されていた蓄積信号を、メモリ容量１０４及び１０５に直接接続したスイッチ１０７及び１０８を介して共通信号線１１２へ電荷転送で読み出すことができる。
【００５８】
これにより、第１及び第２の実施形態の期間（７）、（８）で行っていた、メモリセル部１０１，１０２の固定パターンノイズＮｍ除去のための、メモリセル部１０１，１０２と転送部１１３間の信号伝搬動作を省くことができる。また、電荷転送は、スイッチ１０７及び１０８のオン抵抗と共通信号線１１２の寄生容量で時定数が決定されるため、転送部１１３の反転アンプの出力に比べて、高速な読み出し速度を実現することができる。本実施形態は、第２の実施形態の図４の回路にも適用することができる。
【００５９】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る光電変換装置の構成例を説明する図である。図３と共通する箇所は説明を省略する。本実施形態は、図３に対して、図３の信号φＨのスイッチＭ２４とバッファアンプ１２３で構成される読み出し経路が、図５の信号φＨ１及びφＨ２の読み出しスイッチ５０１及び５０２と、信号φＣＬの初期化スイッチ１２６に変更されている。読み出しスイッチ５０１及び５０２は、シフトレジスタで駆動される信号φＨ１及びφＨ２により制御される。初期化スイッチ１２６は、読み出しスイッチ５０１及び５０２に接続される読み出し線１２５を所定の電位に初期化するためのスイッチである。メモリセル部１０１は、メモリ容量１０４と読み出し線１２５との間に設けられる読み出しスイッチ５０１を有する。メモリセル部１０２は、メモリ容量１０５と読み出し線１２５との間に設けられる読み出しスイッチ５０２を有する。
【００６０】
図９を用いて、本発明の第４の実施形態の光電変換装置の動作を説明する。期間（１）〜（６）の動作は、第１及び第３の実施形態と同じなので説明を省略する。
【００６１】
期間（７）において、シフトレジスタで各画素順次オンされる信号φＨ１の読み出しスイッチ５０１と、信号φＣＬの初期化スイッチ１２６とが交互にオンさせる。その結果、前期間までにメモリ容量１０４に保持されていた光信号Ｓ２が読み出し線１２５を介してバッファアンプ１２３の入力に伝搬するので、画素信号を順次読み出すことができる。バッファアンプ１２３に入力される電圧は、読み出し線１２５とバッファアンプ１２３の寄生容量とメモリ容量１０４の容量比で決定される。
【００６２】
期間（８）はメモリセル部１０２について異なる蓄積時間の蓄積信号Ｓ３を読み出す動作である。シフトレジスタで各画素順次オンされる信号φＨ２の読み出しスイッチ５０２と、信号φＣＬの初期化スイッチ１２６とが交互にオンさせる。その結果、前期間までにメモリ容量１０５に保持されていた光信号Ｓ３が読み出し線１２５を介してバッファアンプ１２３の入力に伝搬するので、画素信号を順次読み出すことができる。バッファアンプ１２３に入力される電圧は、読み出し線１２５とバッファアンプ１２３の寄生容量とメモリ容量１０５の容量比で決定される。
【００６３】
以上、説明したように、本実施形態では、メモリセル部１０１及び１０２に保持されていた蓄積信号を、メモリ容量１０４及び１０５に直接接続した読み出しスイッチ５０１及び５０２を介して読み出し線１２５へ電荷転送で読み出すことができる。第３の実施形態では、メモリ容量１０４及び１０５から共通信号線１１２へ電荷転送を行っていた。信号読み出し用の読み出し線１２５を用いることで、信号読み出し時には動作しない素子の接続数を最小限に抑えられる。その結果、第３の実施形態の共通信号線１１２の寄生容量に比べて、読み出し線１２５の寄生容量を小さくできるので、読み出し速度の高速化とＳＮ向上を実現できる。本実施形態は、第２の実施形態の図４の回路にも適用することができる。
【００６４】
（第５の実施形態）
図１２は、本発明の第５の実施形態に係る位相差検出方式の焦点検出装置（以下ＡＦセンサと称す）８１１の構成例を示す図である。ＡＦセンサ８１１は、第１〜第４の実施形態の光電変換装置を有する。ＡＦセンサ８１１は、ラインセンサ部Ｌ１Ａ、Ｌ２Ａ、・・・及びＬ１Ｂ、Ｌ２Ｂ、・・・が配列されたセンサブロックと、外部インターフェースとＡＦセンサのタイミング信号を生成する機能を持つロジックブロック８０１、アナログ回路ブロック８１０とを有する。アナログ回路ブロック８１０は、ＡＧＣ回路８０２〜８０５を有し、ラインセンサ部Ｌ１Ａ〜ＬＮＡ，Ｌ１Ｂ〜ＬＮＢからの信号のモニタリングや、蓄積時間の制御を行う。アナログ回路ブロック８１０は、さらに、光電変換装置で用いられる参照電圧や参照電流を生成する参照電圧電流生成回路８０６、温度計回路８０７等を有する。端子８１３及び８１４は、外部通信端子である。ロジックブロック８０１は、シリアル通信端子８１２を介して外部とのシリアル通信によってＡＦセンサ８１１の駆動タイミングを制御する。本実施形態においても、第１〜第４の実施形態で説明した光電変換装置を用いることで、高速かつ高精度な焦点検出動作が実現できる。
【００６５】
（第６の実施形態）
図１３は、本発明の第６の実施形態に係る撮像システムの構成例を示すブロック図である。９０１は後述するレンズ９０２のプロテクトを行うバリア、９０２は被写体の光学像を固体撮像装置９０４に結像するレンズ、９０３はレンズ９０２を通過した光量を調整するための絞りである。９０４はレンズ９０２で結像された被写体の光学像を画像信号として取得する固体撮像装置である。９０５は先述の各実施形態で説明した光電変換装置を有するＡＦセンサである。９０６は固体撮像装置９０４やＡＦセンサ９０５から出力される信号を処理するアナログ信号処理装置、９０７は信号処理装置９０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。９０８はＡ／Ｄ変換器９０７より出力された画像データに対して各種の補正や、データを圧縮するデジタル信号処理部である。９０９は画像データを一時記憶するためのメモリ部、９１０は外部コンピュータなどと通信するための外部Ｉ／Ｆ回路、９１１はデジタル信号処理部９０８などに各種タイミング信号を出力するタイミング発生部である。９１２は各種演算とカメラ全体を制御する全体制御・演算部、９１３は記録媒体制御Ｉ／Ｆ部、９１４は取得した画像データを記録、又は読み出しを行うための半導体メモリなどの着脱可能な記録媒体、９１５は外部コンピュータである。
【００６６】
次に、上記の撮像システムの撮影時の動作について説明する。バリア９０１がオープンされ、ＡＦセンサ９０５から出力された信号を基に、全体制御・演算部９１２は位相差検出により被写体までの距離を演算する。その後、演算結果に基づいてレンズ９０２を駆動し、再び合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ９０２を駆動するオートフォーカス制御を行う。次いで、合焦が確認された後に固体撮像装置９０４による蓄積動作が始まる。固体撮像装置９０４の蓄積動作が終了すると、固体撮像装置９０４から出力された画像信号はＡ／Ｄ変換器９０７でアナログデジタル変換され、デジタル信号処理部９０８を通り全体制御・演算部９１２によりメモリ部９０９に書き込まれる。その後、メモリ部９０９に蓄積されたデータは、全体制御・演算部９１２の制御により、記録媒体制御Ｉ／Ｆ部９１０を介して記録媒体９１４に記録される。また、外部Ｉ／Ｆ部９１０を通り直接コンピュータなどに入力してもよい。
【００６７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６８】
１００  センサセル部、１０１  第１メモリセル部、１０２  第２メモリセル部、１０３  フォトダイオード、１０４，１０５  メモリ容量、１０６  センサセル部書き込みスイッチ、１０７，１０８  メモリセル部書き込みスイッチ、１１２  共通信号線、１１３  転送部
【図１】
2014014021.tif 000003
【図２】
2014014021.tif 000004
【図３】
2014014021.tif 000005
【図４】
2014014021.tif 000006
【図５】
2014014021.tif 000007
【図６】
2014014021.tif 000008
【図７】
2014014021.tif 000009
【図８】
2014014021.tif 000010
【図９】
2014014021.tif 000011
【図１０】
2014014021.tif 000012
【図１１】
2014014021.tif 000013
【図１２】
2014014021.tif 000014
【図１３】
2014014021.tif 000015