(57)【要約】【課題】千鳥状のパッド配線構造を含む半導体素子を提供すること。【解決手段】千鳥状のパッド配線構造を含む半導体素子は、基板上に第１〜第ｎ層の第１金属配線を備える。第１金属配線上に第ｎ+１層の金属物質から形成され、第１方向にそれぞれ千鳥状に配置され、第１方向と直交した第２方向に長く延伸する長方形状を有するパッド用配線が配置される。第１方向にパッド用配線間の部位を含む追加配線領域に、第ｎ+１層の金属物質を含む追加配線を備える。パッド用配線の上部面と接触し、第１方向に第１幅を有し、第２方向に第１幅より長い第１長さを有する長方形状のパッドを備える。半導体素子は制限された水平及び垂直領域で低抵抗を有する配線を含む。【選択図】      図３
2014096564.tif 000002
【特許請求の範囲】
【請求項１】
基板上に備わる第１〜第ｎ層の第１金属配線と、
前記第１金属配線上に第ｎ+１階の金属物質から形成され、第１方向に千鳥状にそれぞれ配置され、前記第１方向と直交した第２方向に長く延伸する長方形状を有するパッド用配線と、
前記第１方向に前記パッド用配線間の部位を含む追加配線領域に、前記第ｎ+１層の金属物質から形成される追加配線と、
前記パッド用配線の上部面と接触し、前記第１方向に第１幅を有し、前記第２方向に前記第１幅より長い第１長さを有する長方形状のパッドと、を含むことを特徴とする半導体素子。
【請求項２】
前記パッドの上部面を覆いながら前記パッド用配線と電気的に接続されるバンプを含むことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記バンプは、前記パッド用配線の少なくとも一部と前記パッド用配線と隣り合うように配置される追加配線の少なくとも一部の上部を覆う形状を有することを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記パッド用配線は、前記第１方向には前記パッドの第１幅より広くまた一定の第２幅を有し、前記第１方向に互いに隣り合っているパッド用パターンの前記第２方向への長さはそれぞれ異なる形状を有することを特徴とする請求項１に記載の半導体素子。
【請求項５】
前記第１方向に互いに隣り合うパッド用配線上にそれぞれ位置する第１及び第２パッドは千鳥状に配置されることを特徴とする請求項１に記載の半導体素子。
【請求項６】
前記基板の端部の上部面に第１方向に並んで配置される複数のスイッチング素子をさらに含み、前記第１金属配線は前記スイッチング素子とそれぞれ接続されることを特徴とする請求項１に記載の半導体素子。
【請求項７】
前記スイッチング素子と隣接して前記基板内側に配置され、第１〜第ｎ層の第２金属配線を含む第１回路部と、
前記第１回路部と隣接して前記基板内側に配置され、第１〜第ｎ層の第３金属配線を含む第２回路部と、をさらに含むことを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記追加配線は、前記追加配線領域から前記第１及び第２回路部上に延伸しながら折り曲げられ、続いて第１及び第２回路部上から追加配線領域に延伸する複数のライン形状を有することを特徴とする請求項７に記載の半導体素子。
【請求項９】
前記追加配線は、
前記第２金属配線と電気的に接続されて前記追加配線領域に位置するビアコンタクトと、
前記ビアコンタクトと接触する配線ラインと、を含むことを特徴とする請求項７に記載の半導体素子。
【請求項１０】
基板端部のパッド領域の表面に第１方向に並んで配置される複数のスイッチング素子と、
前記スイッチング素子とそれぞれ接続される第１〜第ｎ層の第１金属配線と、
前記基板のアンプ領域に配置され、前記第１〜第ｎ層の第２金属配線を含むアンプ部と、
前記基板のデコーダ領域に配置され、前記第１〜第ｎ層の第３金属配線を含むデコーダ部と、
前記第１金属配線上に第ｎ+１層の金属物質から形成され、第１方向に千鳥状に配置され、前記第１方向と垂直した第２方向に長く延伸する長方形状のパッド用配線と、
前記パッド用配線間の部位に該当する追加配線領域に、前記アンプ部の第２金属配線と接続される追加配線を含む前記第ｎ+１層の金属物質から形成される追加配線と、
前記パッド用配線の上部面と接触し、前記第１方向に第１幅を有し、前記第２方向に前記第１幅より長い第１長さを有する長方形状のパッドを含むことを特徴とするディスプレイドライバ集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子に係り、より詳細には、低抵抗を有する配線構造を含むディスプレイ集積回路素子に関する。
【背景技術】
【０００２】
ディスプレイドライバ集積回路（以下、ＤＤＩ、Ｄｉｓｐｌａｙ  Ｄｒｉｖｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔという）素子は、ディスプレイモジュールを制御する半導体素子である。即ち、このＤＤＩを介してディスプレイパネルの画面にイメージまたは動画が表示されるように駆動信号及びデータ信号がディスプレイパネルに印加される。携帯電話などの装置に使われるモバイルＤＤＩは、一般的にソースドライバＩＣ（ｓｏｕｒｃｅ  ｄｒｉｖｅｒ  ＩＣ）及びゲートドライバＩＣ（ｇａｔｅ  ｄｒｉｖｅｒ  ＩＣ）を含み、最近では各種ドライバＩＣ及びタイミングコントローラ（ｔｉｍｉｎｇ  ｃｏｎｔｒｏｌｌｅｒ）などを集積してワンチップ（ｏｎｅ  ｃｈｉｐ）化されている。ＤＤＩはディスプレイパネルの一辺側に形成されるので、ディスプレイパネルと向き合う辺が相対的に長い形状を有する長方形の領域内に形成される。このように、ＤＤＩは一辺が長い長方形状を有する特徴に鑑みて、狭い面積内に低抵抗の配線が形成されるよう構成することが重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国特許出願公開第２００７−０００６０２８号明細書
【特許文献２】米国特許出願公開第２０１１／００８９５７６号明細書
【特許文献３】米国特許出願公開第２０１１／００７５３９０号明細書
【特許文献４】韓国特許出願公開第２００６−０１１２５２１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一目的は低抵抗の配線構造を含む半導体素子を提供することにある。
本発明の他の目的は低抵抗の配線構造を含むディスプレイドライバ集積回路を提供することにある。
【課題を解決するための手段】
【０００５】
上述した目的を達成するための本発明の一実施形態に係る半導体素子は、基板上に第１〜第ｎ層（ｎは１以上の自然数）の第１金属配線を備える。前記第１金属配線上に第ｎ＋１層の金属物質から形成され、第１方向に千鳥状にそれぞれ配置され、前記第１方向と直交する第２方向に長く延伸する長方形状を有するパッド用配線を備える。前記第１方向に前記パッド用配線間の部位を含む追加配線領域に、前記第ｎ＋１層の金属物質から形成される追加配線を備える。また、前記パッド用配線の上部面と接触し、前記第１方向に第１幅を有し、前記第２方向に前記第１幅より長い第１長さを有する長方形状のパッドを備える。
【０００６】
本発明の一実施形態において、前記パッドの上部面を覆いながら前記パッド用配線と電気的に接続されるバンプ（ｂｕｍｐ）を備えることができる。
本発明の一実施形態において、前記バンプは前記パッド用配線の少なくとも一部と前記パッド用配線と隣り合うように配置される追加配線の少なくとも一部の上部を覆う形状を有することができる。
本発明の一実施形態において、前記パッド用配線は前記第１方向には前記パッドの第１幅より広い一定の第２幅を有し、前記第１方向に互いに隣り合っているパッド用パターンの前記第２方向への長さはそれぞれ異なる形状を有することができる。
本発明の一実施形態において、前記第１方向に互いに隣り合うパッド用配線上にそれぞれ位置する第１及び第２パッドは千鳥状に配置することができる。
【０００７】
本発明の一実施形態において、前記基板の端部の上部面に第１方向に並んで配置される複数のスイッチング素子をさらに含み、前記第１金属配線は前記スイッチング素子とそれぞれ接続することができる。
前記スイッチング素子と隣接して前記基板内側に配置され、第１〜第ｎ層の第２金属配線を含む第１回路部と、前記第１回路部と隣接して前記基板内側に配置され、第１〜第ｎ層の第３金属配線を含む第２回路部とをさらに含むことができる。
前記追加配線は前記追加配線領域から前記第１及び第２回路部上に延伸しながら折り曲げられ、続いて第１及び第２回路部上から追加配線領域に延伸する複数のライン形状を有することができる。
前記追加配線は、前記第２金属配線と電気的に接続され、前記追加配線領域に位置するビアコンタクト及び前記ビアコンタクトと接触する配線ラインを含むことができる。
【０００８】
上述した目的を達成するための本発明の一実施形態に係るディスプレイ集積回路は、基板端部のパッド領域の表面に第１方向に並んで配置される複数のスイッチング素子を備える。前記スイッチング素子とそれぞれ接続される第１〜第ｎ層の第１金属配線を備える。前記基板のアンプ領域に、前記第１〜第ｎ層の第２金属配線を含むアンプ部を備える。前記基板のデコーダ領域に、前記第１〜第ｎ層の第３金属配線を含むデコーダ部を備える。前記第１金属配線上に第ｎ+１層の金属物質から形成され、第１方向に千鳥状に配置され、前記第１方向と直交した第２方向に長く延伸する長方形形状のパッド用配線を備える。前記パッド用配線間の部位に該当する追加配線領域に、前記アンプ部の第２金属配線と接続される追加配線を含む前記第ｎ+１層の金属物質から形成される追加配線を備える。また、前記パッド用配線の上部面と接触し、前記第１方向に第１幅を有し、前記第２方向に前記第１幅より長い第１長さを有する長方形形状のパッドを含むことができる。
【０００９】
本発明の一実施形態において、前記追加配線は前記アンプ部の第２金属配線と接続することができる。
本発明の一実施形態において、前記パッド上部面を覆いながら前記パッド用配線と電気的に接続されるバンプを含むことができる。
前記バンプは、前記パッド用配線の少なくとも一部と前記パッド用配線と隣り合うように配置される追加配線の少なくとも一部の上部を覆う形状を有することができる。
【００１０】
本発明の一実施形態において、前記追加配線は前記追加配線領域から前記アンプ部及びデコーダ部上に延伸しながら折り曲げられ、続いて前記アンプ部及びデコーダ部上から追加配線領域に延伸する複数のライン形状を有することができる。
前記追加配線は、前記第２金属配線と電気的に接続され、前記追加配線領域に位置するビアコンタクト及び前記ビアコンタクトと接触する配線ラインを含むことができる。
【発明の効果】
【００１１】
上述したように、本発明に係る半導体素子はパッドと接続される最上部金属配線との間に追加配線領域を含む。追加配線領域に追加配線を備えることによって、水平及び垂直領域を拡張させることなく狭い水平及び垂直領域内に低抵抗配線を実現することができる。従って、微細配線構造を含む高集積化された半導体素子を製造することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る半導体素子を示す平面ブロック図。
【図２】図１に示したソースドライバの細部構成を示すブロック図。
【図３】本発明の第１の実施形態に係る半導体素子でパッド用配線部位を示すレイアウト。
【図４】図３において追加配線領域を示すレイアウト。
【図５】図３のＩ−Ｉ’部位の断面図。
【図６】本発明の第２の実施形態に係る半導体素子でパッド用配線部位を示すレイアウト。
【図７】は本発明の一実施形態に係る半導体素子を含むモバイルディスプレイ装置を示す図。
【図８】本発明の一実施形態に係るディスプレイ装置を示す図。
【図９】本発明の一実施形態に係るディスプレイ装置を含むシステムを示すブロック図。
【発明を実施するための形態】
【００１３】
本明細書に開示されている本発明の実施形態に対して、特定の構造的、機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本発明は、本明細書に説明された実施形態に限定されるものではない。
本発明は多様な変更を加えることができ、種々の形態を有することができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想、及び技術範囲に含まれるすべての変更、均等物、代替物を含むと理解すべきである。
【００１４】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用されているが、これらの構成要素がこのような用語によって限定されるものではない。これらの用語は１つの構成要素を他の構成要素から区別する目的で使われ、例えば、本発明の権利範囲から逸脱しなければ第１構成要素は第２構成要素と命名することができ、同様に第２構成要素も第１構成要素と命名することができる。
【００１５】
ある構成要素が他の構成要素に「接続されて」いる、または「結合されて」いると言及されている場合には、その他の構成要素に直接的に接続されていたり、結合されていることも意味するが、中間に他の構成要素が存在する場合も含む。一方、ある構成要素が他の構成要素に「直接接続されて」いる、または「直接結合されて」いると言及されている場合には、中間に他の構成要素は存在しない。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「直接〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同様である。
【００１６】
本明細書で使用した用語は、単に特定の実施形態を説明するために使用したものであり、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。また、本明細書で、「含む」又は「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品又は、これらを組み合わせたものが存在するということを示すものであって、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品又は、これを組み合わせたものなどの存在又は、付加の可能性を、予め排除するものではない。
【００１７】
また、別に定義しない限り、技術的あるいは科学的用語を含み、本明細書中において使用される全ての用語は、本発明が属する技術分野で通常の知識を有する者が、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義される用語と同じ用語は、関連技術の文脈上で有する意味と一致する意味を有すると理解するべきで、本明細書において明白に定義しない限り、理想的あるいは形式的な意味として解釈してはならない。
【００１８】
以下、図面を参照して、本発明の望ましい実施の形態の具体例を詳細に説明する。図面中の同一構成要素については同一参照符号を使用し、同一構成要素についての重複した説明は省略する。
【００１９】
図１は本発明の一実施形態に係る半導体素子を示す平面ブロック図である。
図１に示した半導体素子は、入力された画像データに基づいてディスプレイパネルを駆動してディスプレイパネル上に入力された画像データに該当する２次元または３次元画像を表示するＤＤＩである。以下、ＤＤＩを例として説明したが、本発明の半導体素子は千鳥状のパッド配線構造を含む多様な半導体素子を含むことができる。
【００２０】
図１を参照すると、ＤＤＩ素子１０は、ソースドライバ１２、ゲートドライバ１４、ロジック部１６、パワールーティング２０、メモリ１８などを含むことができる。
ソースドライバ１２は、ディスプレイパネルの各画素に信号電圧を印加する。即ち、ゲートドライバ１４がディスプレイパネルのゲートにパルスを印加してターンオン状態にするとソースドライバ１２は、チャネルドライバを介してディスプレイパネル内の各データライン（即ち、チャネル）を駆動してディスプレイパネル上の画素が必要とする電圧を印加する役割をする。
ディスプレイパネル内の各画素を調整するデータラインの数が増加するほどソースドライバ１２に含まれる各チャネルドライバの数が増加する。
【００２１】
図１に示したように、ソースドライバ１２は、ディスプレイパネルと平行する部位の辺が非常に長く、ディスプレイパネルと直交した部位の辺が非常に短い形状の長方形領域内に形成される。以下においては、ソースドライバの長辺の延伸方向を第１方向とし、ソースドライバの短辺の延伸方向を第２方向とする。
【００２２】
ソースドライバ１２の形状的特徴のため、各チャネルドライバに電圧を供給するための配線ラインの長さが第１方向に非常に長くなり、これに伴って、配線ラインの抵抗が増加することになる。また、チャネルドライバの数が増加するので配線ラインを介して各チャネルで目標とするレベルの電圧の供給を受けることが容易ではない。配線ラインの抵抗を減少させるために配線ラインの数を増加させると、配線ラインを形成するための領域が必要になる。従って、ソースドライバが占める水平面積及び垂直面積が増加するので望ましくない。
【００２３】
ゲートドライバ１４はディスプレイパネルの各画素に該当するゲート電極に印加される電圧を発生させてゲート配線に印加する役割をする。ゲートにターンオン信号を印加する配線を次々と選択して該当電圧を印加する。ゲートドライバは複数の出力端子を有する回路で具現することができ、一般的に出力端子の個数はディスプレイパネルの解像度によって決定される。
メモリ１８はソースドライバ１２に入力される画像データを保存する記憶装置としてＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）で具現することができる。グラフィックＲＡＭまたはＧＲＡＭと称し、メモリインターフェースによって読み取り（ｒｅａｄ）、書き込み（ｗｒｉｔｅ）動作の他にソースドライバ１２でデータを伝送する機能を有する。メモリ１８の大きさはディスプレイの解像度及び各画素当たり表現できる色の種類の数によって変わる。
【００２４】
図１には具体的に示してはいないが、ＤＤＩ１０は、ＤＣ／ＤＣコンバータ、タイミングコントローラ（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、階調電圧発生回路及び共通電圧発生回路などをさらに含むことができる。
【００２５】
図２は図１に示したソースドライバの細部構成を示すブロック図である。
図２を参照すると、ソースドライバ１２は、グローバルブロック１７０及びチャネルドライバパート５００を含む。チャネルドライバパート５００にはそれぞれのチャネルドライバ５００ａ〜５００ｎを備えることができる。
【００２６】
グローバルブロック１７０は、パワールーティングに基づいて生成されたデジタルコード（ＣＯＤＥ）によって多数のＰＷＭ信号（Ｔｒａｃｋ＜０：ｍ−１＞、ｍは２以上の整数）とｋ（２以上の整数）個のグローバルガンマ電圧信号（Ａ１〜Ａｋ）を生成する。多数のチャネルのそれぞれは、多数のＰＷＭ信号（Ｔｒａｃｋ＜０：ｍ−１＞）、ｋ個のグローバルガンマ電圧信号（Ａ１〜Ａｋ）、及びデジタル画像データに応答してディスプレイパネルに具現された多数のデータラインをそれぞれ駆動する。
【００２７】
グローバルブロック１７０は全てのチャネルに共通するブロックとして、コード生成ブロック１８０、階調電圧生成器１９０及びグローバルガンマ電圧信号生成器１９５を含むことができる。
チャネルドライバパート５００は、メモリ部１１０、ラッチ部１２０、データ比較器１３０、レベルシフタブロック１４０、デコーダ部１５０、アンプ部１６０、パッド部１６５を含むことができる。
【００２８】
チャネルドライバパート５００で１つのデータラインを駆動するための回路をチャネルドライバ５００ａ〜５００ｎという。従って、チャネルドライバパート５００には各データラインの数だけのチャネルドライバ５００ａ〜５００ｎを含むことができる。各チャネルドライバ５００ａ〜５００ｎは、メモリ、データラッチ、データ比較器、第１及び第２レベルシフト、デコーダ、アンプ及びパッド用回路を含むことができる。
【００２９】
図３は本発明の第１の実施形態に係る半導体素子でパッド用配線部位を示すレイアウトである。図４は図３で追加配線領域を示すレイアウトである。図５は図３のＩ-Ｉ’部位の断面図である。
図４は追加配線領域を示すために、バンプ及び追加配線を示していないレイアウトである。
【００３０】
図３は図２のソースドライバでチャネルドライバパートの一部である。図３を参照して、ソースドライバ１２でチャネルドライバパート５００に含まれる各構成要素が基板上に配置されているのを見ると、基板端部にパッド部１６５が備わり、パッド部１６５から基板内側にアンプ部１６０、デコーダ部１５０、レベルシフタ部１４０、データ比較器、データラッチ及びメモリ順に備わる。
【００３１】
パッド部１６５は、ソースドライバ１２の端部位に配置されるので、ＤＤＩの端部位に配置される。それぞれのパッド部１６５は、スイッチング素子２０１並びにスイッチング素子２０１と接続されるコンタクト及びラインを含む下部配線と、下部配線と接続される最上部の接続配線２１０ａ、２１０ｂとを含む。最上部接続配線は、上部のパッドと接続するための配線であるので、以下においてはパッド用配線という。また、パッド用配線２１０ａ、２１０ｂの上部面の一部と接触するパッド２１６ａ、２１６ｂ及びパッド２１６ａ、２１６ｂを介してパッド用配線２１０ａ、２１０ｂと電気的に接続されるバンプ２１８ａ、２１８ｂが備わる。
【００３２】
スイッチング素子２０１は、例としてＰＮダイオードまたはＣＭＯＳトランジスタを含むことができる。図示したように、それぞれのスイッチング素子２０１は、基板の端部から第１方向に沿って並んで配列される形状とすることができる。それぞれのスイッチング素子２０１は基板表面上に備えることができる。従って、スイッチング素子２０１と接続される下部配線は、基板表面から最上部に位置するパッド用配線の下部面まで垂直積層される形状とすることができる。
【００３３】
パッド用配線２１０ａ、２１０ｂは、スイッチング素子２０１と電気的に接続される。１つのパッド用配線２１０ａ、２１０ｂは、１つのスイッチング素子２０１とそれぞれ電気的に接続される。
半導体素子を構成する場合には、各接続配線は多層で積層される金属配線が使われる。特に、パッド用配線２１０ａ、２１０ｂは外部から信号が入出力されるパッド及びバンプと電気的に接続されるので、最上部に位置する金属（Ｔｏｐ  Ｍｅｔａｌ）から形成される。例えば、ＤＤＩが合計５層の金属配線を含む場合、パッド用配線２１０ａ、２１０ｂは、最上部に位置する第５層金属物質Ｍ５から形成される。
【００３４】
図４及び図５を参照すると、１つのスイッチング素子２０１は、１つのパッド用配線２１０ａ、２１０ｂと電気的に接続されるので、パッド用配線２１０ａ、２１０ｂを介してスイッチング素子２０１で電気的信号が入出力できる。従って、パッド用配線２１０ａ、２１０ｂは、基板２００の端部から第１方向に並んで配置することができる。即ち、パッド用配線２１０ａ、２１０ｂは基板の端の長辺に沿って並んで配置することができる。また、それぞれのパッド用配線２１０ａ、２１０ｂは、基板２００の端部から基板内側に延伸するライン形状とすることができる。
【００３５】
隣り合うパッド用配線２１０ａ、２１０ｂが互いに電気的に接続されるブリッジ不良を防止するために、パッド用配線２１０ａ、２１０ｂは平面図から見て第１方向に千鳥状に位置するように形成することができる。即ち、互いに隣り合うパッド用配線２１０ａ、２１０ｂは、第２方向への長さがそれぞれ異なるように形成することができる。以下においては、相対的に短い長さを有するパッド用配線を第１パッド用配線とし、相対的に長い長さを有するパッド用配線を第２パッド用配線として説明する。
【００３６】
例えば、第１方向に沿って配列されるスイッチング素子２０１のうちで奇数番目に位置するスイッチング素子２０１と接続される配線を第１パッド用配線２１０ａとすることができる。第１パッド用配線２１０ａは、各部位によって幅が変わることなく一定の幅を有するようにすることができる。第１パッド用配線２１０ａはバンプと接続されるパッドを形成するためのパッド形成領域を含むことができる。
【００３７】
また、第１方向に沿って配列されるスイッチング素子２０１のうちから偶数番目に位置するスイッチング素子２０１と接続される配線を第２パッド用配線２１０ｂとすることができる。第２パッド用配線２１０ｂは、延伸領域及び第２パッド形成領域を含むことができる。延伸領域はパッドが形成されていない部位であり、第２パッド形成領域はパッドを形成するための領域である。第２パッド用配線２１０ｂは各部位によって幅が変わることなく一定の幅とすることができる。即ち、延伸領域及び第２パッド形成領域は同じ幅とすることができる。
上記においては、奇数番目に第１パッド用配線を備え、偶数番目に第１パッド用配線より長い第２パッド用配線を備えると説明したが、これに限定されず、奇数番目に第２パッド用配線を備え、偶数番目に第２パッド用配線より短い第１パッド用配線を備えることもできる。
【００３８】
第１パッド用配線２１０ａは、第１方向には第２幅Ｗ２を有し、第２方向には第２長さｄ２を有するライン形状を有する。第２長さｄ２は第２幅Ｗ２に比べてさらに長い。従って、第１パッド用配線２１０ａは、第２方向に長い長方形の形状を有する。
第２パッド用配線２１０ｂは、第１方向には第２幅Ｗ２を有し、第２方向には第３長さｄ３を有するライン形状を有する。この時、第３長さｄ３は、第２長さｄ２より長い。従って、第２パッド用配線２１０ｂは、第１パッド用配線２１０ａと同じ幅を有して前記第１パッド用配線２１０ａより長い長さを有する長方形の形状を有する。
【００３９】
第１及び第２パッド用配線２１０ａ、２１０ｂの幅が狭くなるほどその間の追加配線領域２４０を増加させることができる。従って、第１及び第２パッド用配線２１０ａ、２１０ｂの幅は減少させることが望ましい。ところで、図示しているように、第１及び第２パッド用配線２１０ａ、２１０ｂ上にパッド２１６ａ、２１６ｂを形成しなければならないので、第１及び第２パッド用配線２１０ａ、２１０ｂは、パッド２１６ａ、２１６ｂの幅Ｗ１より狭い幅とすることはできない。即ち、第１及び第２パッド用配線２１０ａ、２１０ｂの最小幅は、パッド２１６ａ、２１６ｂの幅Ｗ２よりは大きいかまたは同一とすることができる。このように、第１及び第２パッド用配線２１０ａ、２１０ｂの第２幅Ｗ２は、第１及び第２パッド用配線２１０ａ、２１０ｂの上部に接触するパッド２１６ａ、２１６ｂの幅である第１幅Ｗ１によって決定される。
【００４０】
即ち、第１幅Ｗ１が減少する場合、第２幅Ｗ２も減少させることができる。例えば、第２幅Ｗ２は第１幅の両側に一定のオーバーラップマージンだけ広い幅を有するようにすることができる。例えば、第１幅は第２幅の両側にそれぞれ０.３〜５μｍ程度のオーバーラップマージンだけ広い幅を有するようにすることができる。
後術するが、パッド２１６ａ、２１６ｂの第１幅Ｗ１は、パッド２１６ａ、２１６ｂの第１長さよりさらに狭い形状を有する。即ち、パッド２１６ａ、２１６ｂは、第２方向に長い長方形状を有する。このように、パッド２１６ａ、２１６ｂの形状を第２方向に長い長方形状を有するようにすることによって、第１幅Ｗ１が非常に減少する。これに伴い、第２幅も共に減少できる。
【００４１】
一方、第２幅Ｗ２は、第１パッド用配線２１０ａと電気的に接続される１つのスイッチング素子が占める領域の第１方向の幅Ｄ１よりは狭い幅を有するようにすることができる。第１パッド用配線２１０ａの第２幅Ｗ２が非常に小さくなる場合、静電気放電（ＥＳＤ、Ｅｌｅｃｔｒｏｎ−Ｓｔａｔｉｃｓ  Ｄｉｓｃｈａｒｇｅ）からの回路の保護が難しくなることもある。従って、第２幅Ｗ２はＥＳＤ保護ができるだけの幅を有するようにすることができる。
第１及び第２パッド用配線２１０ａ、２１０ｂは、半導体素子の端部のスイッチング素子形成部位の上部から半導体素子の内側のアンプ及びデコーダが形成される領域の上部まで延伸する形状とすることができる。
【００４２】
パッド用配線２１０ａ、２１０ｂの上部面には絶縁物質からなる保護膜２１４が備わる。パッド用配線２１０ａ、２１０ｂの上部面に形成された保護膜２１４の一部にはホール形状のパッドのオープン部が備わる。パッドのオープン部内にはパッド２１６ａ、２１６ｂが備わる。以下において、第１パッド用配線２１０ａの上部面と接触するパッドを第１パッド２１６ａとし、第２パッド用配線２１０ｂの上部面と接触するパッドを第２パッド２１６ｂとして説明する。パッド２１６ａ、２１６ｂは、バンプと同じ金属物質を含むことができる。
【００４３】
それぞれの第１パッド用配線２１０ａの上部面には１つまたはそれ以上の第１パッドを備えることができる。平面図から見て、第１パッドは第２方向に長い長方形状を有することができる。例えば、平面図から見て、第１パッド２１６ａは第１方向に第１幅Ｗ１を有し、第２方向には第１幅Ｗ１より長い第１長さｄ１を有する長方形状とすることができる。第１幅Ｗ１は第２幅Ｗ２よりは狭い。
それぞれの第２パッド用配線２１０ｂの上部面には１つまたはそれ以上の第２パッド２１６ｂを備えることができる。平面図から見て、第２パッドは第２方向に長い長方形状とすることができる。例えば、平面図から見て、第２パッド２１６ｂは第１方向に第１幅Ｗ１を有し、第２方向に第１幅Ｗ１より長い長さを有する長方形状とすることができる。このように、第１及び第２パッドの長さは同一または異なるようにすることもできる。即ち、第１及び第２パッド２１６ａ、２１６ｂは同じ大きさを有するかまたは他の大きさを有するようにすることができる。
【００４４】
第１及び第２パッド２１６ａ、２１６ｂは、第１方向に互いにオーバーラップしないで、千鳥状に配置することができる。また、それぞれの第１及び第２パッド２１６ａ、２１６ｂから長く延伸する長さ方向は下部のパッド用配線２１０ａ、２１０ｂが延伸する長さ方向と同一である。
図示のように、第１及び第２パッド２１６ａ、２１６ｂは、第２方向に長い長方形状を有する。よって、本実施形態に係る第１方向に長い長方形を有する一般的な構造のパッドに比べて非常に狭い幅を有するようにすることができる。例えば、本実施形態に係る第１及び第２パッド２１６ａ、２１６ｂは、一般的な構造のパッドが９０°回転した形状とすることができる。
【００４５】
上述したように、第１及び第２パッド２１６ａ、２１６ｂの形状によって第１及び第２パッド２１６ａ、２１６ｂの下部にそれぞれ形成される第１及び第２パッド用配線２１０ａ、２１０ｂの線幅及び形状を決定することができる。即ち、第１及び第２パッド２１６ａ、２１６ｂを非常に狭い第１幅を有するようにすることによって、第１及び第２パッド用配線２１０ａ、２１０ｂの第２幅も減少させることができる。
【００４６】
保護膜２１４の上部面にパッド２１６ａ、２１６ｂとそれぞれ接触するバンプ２１８ａ、２１８ｂが備わる。バンプ２１８ａ、２１８ｂは、第１パッド２１６ａと接触する第１バンプ２１８ａ及び第２パッド２１６ｂと接触する第２バンプ２１８ｂを含む。１つの第１パッド用配線２１０ａ上には少なくとも１つの第１バンプ２１８ａを備えることができる。また、１つの第２パッド用配線２１０ａ上には少なくとも１つの第２バンプ２１８ａ（図３）を備えることができる。
第１及び第２バンプ２１８ａ、２１８ｂは、第１方向に千鳥状に配置することができる。
【００４７】
第１バンプ２１８ａは第１パッド用配線２１０ａの上部を抜け出した部位まで広く形成することができる。従って、第１バンプ２１８ａは第１パッド用配線２１０ａの上部及び第１パッド用配線２１０ａの周辺に配置される追加配線であるバンプ金属ライン２５０上に位置させることができる。また、第２バンプ２１８ｂは第２パッド用配線２１０ｂの上部を抜け出した部位まで広く形成することができる。従って、第２バンプ２１８ｂは第２パッド用配線２１０ｂの上部及び第２パッド用配線２１０ｂの周辺に配置される追加配線であるバンプ金属ライン２５０上に位置させることができる。
【００４８】
一般的に、第１及び第２パッド用配線の間にいずれかの金属パターンが備わらなければ、パッド用配線の上部を抜け出した部位に位置するバンプは下部に金属パターンが備わらない保護膜のみの構造となって非常に不安定な構造になる。よって、第１及び第２パッド用配線の間には実質的に回路動作に使用されないダミー金属パターンを形成している。
しかし、本実施形態の場合、第１及び第２パッド用配線２１０ａ、２１０ｂ間の部位に実質的に回路動作に使用される追加配線であるバンプ金属ライン２５０が配置される。このように、第１及び第２バンプ２１８ａ、２１８ｂの下にはバンプ金属ライン２５０が配置されるので、別途のダミー金属パターンが不要になる。また、バンプ金属ライン２５０が備わるので、第１及び第２バンプ２１８ａ、２１８ｂは非常に安定した構造とすることができる。
【００４９】
互いに隣り合う第１及び第２パッド用配線２１０ａ、２１０ｂ間の部位は第１方向に第３幅Ｗ３だけ離隔される。また、互いに隣り合う第２パッド用配線２１０ｂ間の部位は第１方向に第４幅Ｗ４だけ離隔される。
上述したように、パッドが第２方向に長い長方形状を有するように変更するにつれ、下部の第１及び第２パッド用配線２１０ａ、２１０ｂは第２方向に長い長方形状を有しながら均一な幅を有して延伸される。パッドの形状変更によってパッド２１６ａ、２１６ｂの第１幅Ｗ１が減少し、これに伴い、第１及び第２パッド用配線２１０ａ、２１０ｂの線幅である第２幅Ｗ２が減少する。従って、第１及び第２パッド用配線２１０ａ、２１０ｂの間の第３幅Ｗ３及び第２パッド用配線２１０ｂ間の部位である第４幅Ｗ４が十分に広く確保できる。
【００５０】
第１及び第２パッド用配線２１０ａ、２１０ｂ間の部位並びに第２パッド用配線２１０ｂ間の部位は、追加配線領域２４０に提供することができる。追加配線領域２４０はスイッチング素子２０１の上部も含まれるようにすることができる。追加配線領域２４０の広さは、パッド２１６ａ、２１６ｂの幅Ｗ１が減少すればするだけさらに広くすることができる。
追加配線領域２４０内には最上部金属からなる金属配線２５０を追加することができる。追加配線領域２４０に備わる金属配線２５０はスイッチング素子から基板内側に配置される回路と電気的に接続させることができる。
【００５１】
以下、追加配線領域に構成できる金属配線に対してより詳細に説明する。
再び図３を参照すると、基板でスイッチング素子２０１から基板２００の内側でアンプ１６０ａ及びデコーダ１５０ａが備わる。
アンプ１６０ａを構成する回路は、最上部金属を含まない下部金属配線と、最上部金属物質から構成されるバンプ金属ライン２５０とを含む。
【００５２】
バンプ金属ライン２５０は、第１及び第２パッド用配線２１０ａ、２１０ｂと同じ金属物質を含むことができる。例えば、半導体素子に合計５層の金属配線が含まれる場合、バンプ金属ライン２５０は第５金属物質Ｍ５から形成される。バンプ金属ライン２５０は、低抵抗を有する最上部金属物質から形成されるので、パワー供給が容易になって低抵抗を有することができる。バンプ金属ライン２５０はビアコンタクト２５２を利用して下部のアンプパワーラインと接続させることができる。従って、バンプ金属ラインは追加的なパワー供給ラインに提供される。また、バンプ金属ラインは下部のアンプパワーラインと並列に接続される構造を有することになって、さらに低抵抗のパワー配線が具現される。
【００５３】
バンプ金属ライン２５０は少なくとも追加配線領域内に位置する金属配線として提供される。図示のように、バンプ金属ライン２５０は追加配線領域２４０（図４）及びデコーダ部１５０の上部に位置させることができる。デコーダ部１５０はレベルシフト部１４０と第１方向に並んで配置させることもできる。この場合、バンプ金属ライン２５０は、追加配線領域２４０、デコーダ部１５０及びレベルシフト部１４０の上部に位置させることができる。
【００５４】
バンプ金属ライン２５０と下部の配線ライン２４８とを接続させるビアコンタクト２５２は、追加配線領域２４０に位置させることができる。即ち、デコーダ部１５０及びレベルシフト部１４０の上部にはビアコンタクト２５２が備わらない。従って、バンプ金属ライン２５０はデコーダ部１５０及びレベルシフト部１４０を構成する回路上部に位置するが、デコーダ部１５０及びレベルシフト部１４０を構成する回路の配置及び構成には影響を与えない。
このように、第１及び第２パッド用配線２１０ａ、２１０ｂ間の追加配線領域２４０にバンプ金属ライン２５０を備えることができる。バンプ金属ライン２５０を備えることによって、アンプ１６０ａに電圧を印加するための配線ラインの全体抵抗を減少させることができる。従って、アンプ１６０ａに目標としたパワーを印加できるようになる。
【００５５】
デコーダ１５０ａを構成する回路は、最上部金属を使用しないで最上部金属の真下に位置する金属配線までを使用して回路を構成することができる。例えば、半導体素子に合計５層の金属配線が含まれる場合、デコーダ１５０ａを構成する金属配線は第５金属物質の下の第１〜第４金属物質Ｍ１〜Ｍ４を使用して形成できる。即ち、デコーダ１５０ａを構成する金属配線は、第１及び第２パッド用配線２１０ａ、２１０ｂの下に位置することになる。前記デコーダ１５０ａに含まれる金属配線はデコーダのパワールーティング（ｒｏｕｔｉｎｇ）のために微細な線幅を有する複数の金属ラインをコンパクトに配置させることができる。
【００５６】
最上部金属まで使用してデコーダの金属配線を構成する場合、デコーダ金属ラインと最上部金属配線を接続するための領域が追加的にさらに必要となるので半導体素子を構成するための水平及び垂直領域が増加する。これとは異なって、金属配線を追加的に積層してデコーダの金属配線を構成する場合には半導体素子を構成するための垂直領域及び水平領域が増加することになる。従って、デコーダ１５０ａの金属配線は、最上部金属の下の金属を使用して形成することができる。
このように、デコーダを構成する回路は、最上部金属が使用されないために、バンプ金属ライン２５０はデコーダ部１５０の上部まで延伸する形状を有することができる。
【００５７】
図示のように、バンプ金属ライン２５０は追加配線領域２４０からデコーダ部１５０上に延伸しながら折り曲げられ、続いて前記デコーダ部１５０から前記追加配線領域２４０に延伸する形態を有するライン形状を有することができる。バンプ金属ライン２５０は１つのラインまたは複数のラインを含むことができる。しかし、バンプ金属ライン２５０の形状はこれに限定されない。
【００５８】
このように、最上部金属からなる前記バンプ金属ライン２５０を備えることによってディスプレイパネルのチャネルのそれぞれに目標としたパワー供給が行なえるようにできる。特に、ソースドライバは、第１方向には長く、第２方向には短い領域に具現されねばならず、非常に多くのチャネルにパワーが供給されるように形成されなければならない。従って、ソースドライバにバンプ金属ライン２５０が備わって、ソースドライバの性能を向上させることができる。
また、バンプ金属ライン２５０は、パッド用配線２１０ａ、２１０ｂ間の追加配線領域２４０及びデコーダ部１５０上に備わるので、バンプ金属ライン２５０を形成するための追加的な水平領域及び垂直領域が不要である。従って、水平及び垂直領域を拡張させずとも狭い領域内にさらに低い抵抗を有するパワー供給用配線を提供することができる。
【００５９】
図６は本発明の第２の実施形態に係る半導体素子でパッド用配線部位を示すレイアウトである。
図６に示した半導体素子はバンプ金属ラインの部分を除いては図１〜図５を参照して説明したのと同一である。
図６を参照すると、バンプ金属ライン３００は第２パッド用配線２１０ｂ間の追加配線領域２４０及びデコーダ部１５０上にのみ配置される。
【００６０】
スイッチング素子間の間隔が極めて狭くなって第１及び第２パッド用配線２１０ａ、２１０ｂ間の間隔が非常に狭くなる場合には、第１及び第２パッド用配線２１０ａ、２１０ｂ間の第３幅が非常に減少することになる。この場合、追加配線領域２４０で第１及び第２パッド用配線２１０ａ、２１０ｂ間の部位には金属配線を形成するための十分な空間が確保されないことがある。
しかし、この場合であっても、第２パッド用配線２１０ｂ間の第４幅Ｗ４は少なくとも１つのスイッチング素子が占める領域の第１方向への幅Ｄ１以上を確保できる。
従って、図示のように、バンプ金属ライン３００は、追加配線領域２４０のうち第２パッド用配線２１０ｂ間の追加配線領域２４０及びデコーダ部１５０上にのみ配置させることができる。
【００６１】
本実施形態においてもバンプ金属ライン３００は、ビアコンタクト３００ａを利用して下部の金属配線からなるアンプパワーラインと接続させることができる。バンプ金属ライン３００と接続されるビアコンタクトは追加配線領域２４０に位置することができる。
図示のように、バンプ金属ライン３００は追加配線領域２４０からデコーダ部１５０上に延伸しながら折り曲げられ、続いてデコーダ部１５０から追加配線領域２４０に延伸する形態としながら延伸する複数のライン形状とすることができる。しかし、バンプ金属ライン３００の形状はこれに限定されない。
【００６２】
図７は本発明の一実施形態に係るＤＤＩを含むモバイルディスプレイ装置を示す図である。
図７を参照すると、モバイルディスプレイ装置１７は、ディスプレイパネル１７１０、ＤＤＩ１７３０、ＦＰＣ１７５０及びメインボード１７７０を含む。
ＤＤＩ１７３０は、ディスプレイパネル１７１０にソース電流を供給するソースドライバ１７３４、ソースドライバにソース電圧を供給する電力変換回路１７３６並びにソースドライバ１７３４及び電力変換回路１７３６にクロック信号を提供するタイミングコントローラ１７３２を含むことができる。ＤＤＩは前述した同じパッド用配線構造、追加配線構造を含むアンプ構造を有するソースドライバを含むことができる。ＤＤＩは同じ平面面積で低抵抗の配線を有するので安定したパワー供給が可能であり高い信頼性を有する。従って、ＤＤＩを含むモバイルディスプレイ装置の性能が高まる。
【００６３】
図８は本発明の一実施形態に係るディスプレイ装置を示す図である。
図８を参照すると、ディスプレイ装置１８００は、ディスプレイモジュール１８３０及びディスプレイモジュール１８３０を制御するためのホストモジュール１８１０を含む。
ホストモジュール１８１０は、グラフィックコントローラ１８２２を含むことができる。
ディスプレイモジュール１８３０は、ディスプレイパネル１８３１、タイミングコントローラ１８３３、ＤＣ−ＤＣ変換器１８３５、ソースドライバ１８３７及びゲートドライバ１８３９を含むことができる。ディスプレイパネル１８３１は第１方向に配列される複数のゲートライン、第２方向に配列される複数のデータラインを含むことができる。そこで、第２方向は前記第１方向と直交する方向とすることができる。ディスプレイパネル１８３１は複数の画素を含むことができる。実施形態に従がって、複数の画素は複数のゲートライン及び複数のデータラインに接続されてマトリックス（ｍａｔｒｉｘ）形態で形成することができる。
【００６４】
ゲートドライバ１８３９はそれぞれのフレーム間に複数のゲートラインに順次にゲート信号を印加する。ソースドライバ１８３７は色に関する情報を含むデータ信号を複数のデータラインに印加する。複数の画素はゲートドライバ１８３９からゲート信号の印加を受けて駆動され、ソースドライバ１８３７からデータ信号の印加を受けて、それに相応するイメージを表示することができる。データ信号は電流形態であることもでき、ソースドライバ１８３７は、電流の大きさを調節してＲＧＢ信号の量を調節することができる。ソースドライバ１８３７は前述したのと同じパッド用配線構造、追加配線構造を含むアンプ構造を有することができる。
最近ディスプレイパネルの解像度及びサイズが増加しつつソースドライバ１８３７が供給するパワーロードが増加している。これによって、ソースドライバが高いパワーを供給できるようにする必要がある。本発明の実施形態に係るソースドライバは低抵抗の配線を有することによって安定したパワー供給が可能である。
【００６５】
図９は本発明の一実施形態に係るディスプレイ装置を含むシステムを示すブロック図である。
図９を参照すると、システム１９は、プロセッサ１９３０、メモリ装置１９５０、入出力装置１９７０及びディスプレイ装置１９９０を含むことができる。
【００６６】
プロセッサ１９３０は、特定計算またはタスク（ｔａｓｋ）を実行する特定ソフトウェアを実行するように多様なコンピューティング機能を実行できる。例えば、プロセッサ１９３０はマイクロプロセッサまたはＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）とすることができる。プロセッサ１９３０はバス１９１０を介してメモリ装置１９５０に接続できる。プロセッサ１９３０はアドレスバス（ａｄｄｒｅｓｓ  ｂｕｓ）、制御バス（ｃｏｎｔｒｏｌ  ｂｕｓ）及びデータバス（ｄａｔａ  ｂｕｓ）などを介してメモリ装置１９５０及びディスプレイ装置１９９０に接続され通信を実行できる。一実施形態において、プロセッサ１９３０は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスのような拡張バスにも接続できる。例えば、メモリ装置１９５０はＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのようなＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）及びフラッシュメモリ装置（ｆｌａｓｈ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅ）などのような不揮発性メモリ装置を含むことができる。メモリ装置１９５０はプロセッサ１９３０によって実行されるソフトウェアを保存できる。
【００６７】
入出力装置１９７０はバス１９１０に接続され、キーボードまたはマウスのような入力手段及びプリンタのような出力手段を含むことができる。プロセッサ１９３０は入出力装置１９７０の動作を制御することができる。
ディスプレイ装置１９９０はバス１９１０を介してプロセッサ１９３０と接続される。上述のように、ディスプレイ装置１９９０は複数のゲートライン及び複数のデータラインに接続される複数の画素を含むディスプレイパネル１９９２及びディスプレイパネル１９９２を駆動するための駆動ユニット１９９４を含む。駆動ユニット１９９４はタイミングコントローラ、ソースドライバ、ゲートドライバ、及びディスプレイドライバ用電力変換回路を含むことができる。
【００６８】
ディスプレイ装置１９９０は、図７に示したモバイルディスプレイ装置１７または、図８に示したディスプレイ装置１８００から構成できる。
システム１９は、ディスプレイ装置１９９０を介して使用者に画像を提供する携帯電話、スマートフォン、テレビ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ＭＰ３プレーヤー、ノートパソコン、デスクトップパソコン、デジタルカメラなどを含む任意の電子装置とすることができる。
【００６９】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００７０】
上記説明のように、本発明によると、制限された水平及び垂直領域で低抵抗を有する配線を含む半導体素子が提供される。半導体素子は、ディスプレイ集積回路素子とすることができる
【符号の説明】
【００７１】
１０  ＤＤＩ
１２  ソースドライバ
２００  基板
２０１  スイッチング素子
２１０ａ  第１パッド用配線
２１０ｂ  第２パッド用配線
２１４  保護膜
２１６ａ  第１パッド
２１６ｂ  第２パッド
２１８ａ  第１バンプ
２１８ｂ  第２バンプ
２４０  追加配線領域
２５０  バンプ金属ライン
２５２  ビアコンタクト
【図１】
2014096564.tif 000003
【図２】
2014096564.tif 000004
【図３】
2014096564.tif 000005
【図４】
2014096564.tif 000006
【図５】
2014096564.tif 000007
【図６】
2014096564.tif 000008
【図７】
2014096564.tif 000009
【図８】
2014096564.tif 000010
【図９】
2014096564.tif 000011