(57)【要約】【課題】サージ電圧を低減し、回路の小型化、低損失化を図ることができる直流電源装置を提供する。【解決手段】直流入力電源３に変圧器４の１次側と第１のスイッチング素子５との直列回路を接続し、変圧器４の１次側と第１のスイッチング素子５の接続点に変圧器４の２次側と第１のダイオード７との直列回路をコンデンサ６を介して接続し、この直列回路に並列に第２のダイオード８を接続し、コンデンサ６と変圧器４の２次側との接続点に負荷２をリアクトル９を介して接続し、第１のスイッチング素子５を制御して直流入力電源３の電圧を昇降圧する制御回路１１を備えた。【選択図】図１
2014230312.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電源に変圧器の１次側と第１のスイッチング素子との直列回路を接続し、前記変圧器の１次側と前記第１のスイッチング素子の接続点に前記変圧器の２次側と第1のダイオードとの直列回路をコンデンサを介して接続し、前記変圧器の２次側と前記第1のダイオードとの直列回路に並列に第２のダイオードを接続し、前記コンデンサと前記変圧器の２次側との接続点に負荷をリアクトルを介して接続し、前記第１のスイッチング素子を制御して前記直流入力電源の電圧を昇降圧し、前記負荷に供給する制御回路を備えた直流電源装置。
【請求項２】
直流入力電源に変圧器の１次側と第１のスイッチング素子との直列回路を接続し、前記変圧器の１次側と前記第１のスイッチング素子の接続点に前記変圧器の２次側と第２のスイッチング素子との直列回路をコンデンサを介して接続し、前記変圧器の２次側と前記第２のスイッチング素子との直列回路に並列に第２のダイオードを接続し、前記コンデンサと前記変圧器の２次側との接続点に負荷をリアクトルを介して接続し、前記第１および第２のスイッチング素子を制御して前記直流入力電源の電圧を昇降圧し、前記負荷に供給する制御回路を備えた直流電源装置。
【請求項３】
前記第２のスイッチング素子がＰ型の電圧制御自己消弧型半導体である請求項２に記載の直流電源装置。
【請求項４】
前記制御回路は、前記第１のスイッチング素子へのゲート信号を出力する第１のゲート回路と、前記第２のスイッチング素子へのゲート信号を出力する第２のゲート回路とを備えた請求項２または請求項３に記載の直流電源装置。
【請求項５】
前記制御回路は、前記第１のスイッチング素子へのゲート信号を出力する第１のゲート回路を備え、前記第１のゲート回路の出力と前記第２のスイッチング素子のソースとの間に極性反転コンデンサ、引き込みダイオードおよび電流制限抵抗を直列に接続し、前記極性反転コンデンサと前記引き込みダイオードの接続点に前記第２のスイッチング素子のゲートを接続した請求項３に記載の直流電源装置。
【請求項６】
前記変圧器と前記リアクトルを前記変圧器の３次側として追加した単一コアを有する多出力変圧器で構成した請求項１から請求項５のいずれか１項に記載の直流電源装置。
【請求項７】
前記多出力変圧器は1次側：２次側：３次側の巻線比が１：ｎ：１である請求項６に記載の直流電源装置。
【請求項８】
前記スイッチング素子、前記ダイオードの少なくともいずれか一方は、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されている請求項１から請求項７のいずれか１項に記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電圧を昇圧あるいは降圧し、負荷に直流電流を供給することのできる昇降圧型の直流電源装置に関し、特に装置の低損失化および小型、低コスト化に関するものである。
【背景技術】
【０００２】
入力電圧と負荷電圧が共に変化するような車載機器用電源では、昇降圧可能なコンバータを有するスイッチング電源が使用される。その昇降圧コンバータの１つにＣｕｋコンバータ（例えば、特許文献１参照）があるが、Ｃｕｋコンバータでは、各素子に印加される電圧が入力電圧と出力電圧の和となるため、素子の大型化、損失増大および高コスト化を避けることが困難であった。
【０００３】
この問題を解決するため、ＤＣ／ＤＣ変換回路と、ＤＣ／ＤＣ変換回路の直流出力を調整して負荷に供給する負荷回路とを備え、ＤＣ／ＤＣ変換回路はスイッチング素子と、スイッチング素子を介して直流電源の電源電圧が１次巻線に印加される変圧器と変圧器の２次巻線と整流素子との直列回路とを具備し、直流電源、変圧器の１次巻線、およびスイッチング素子からなる閉回路にコンデンサを介して変圧器の２次巻線および整流素子の直列回路を接続した電源装置が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許４１８４１９７号公報（カラム４〜カラム６、図５）
【特許文献２】特許第３６８７５２８号公報（段落［００２６］〜［００３１］、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献２の開示発明は、変圧器漏れインダクタンスによるサージ電圧が考慮されていないため、スイッチング素子の両端に過大な電圧が印加され、回路損失が増大し、回路が大型化するという問題があった。
【０００６】
この発明は、上記のような問題点を解決するためになされたものであり、サージ電圧を低減し、回路の小型化、低損失化を図ることができる直流電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る第１の直流電源装置は、直流入力電源に変圧器の１次側と第１のスイッチング素子との直列回路を接続し、変圧器の１次側と第１のスイッチング素子の接続点に変圧器の２次側と第１のダイオードとの直列回路をコンデンサを介して接続し、変圧器の２次側と第１のダイオードとの直列回路に並列に第２のダイオードを接続し、コンデンサと変圧器の２次側との接続点に負荷をリアクトルを介して接続し、第１のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する制御回路を備えたものである。
【０００８】
この発明に係る第２の直流電源装置は、直流入力電源に変圧器の１次側と第１のスイッチング素子との直列回路を接続し、変圧器の１次側と第１のスイッチング素子の接続点に変圧器の２次側と第２のスイッチング素子との直列回路をコンデンサを介して接続し、変圧器の２次側と第２のスイッチング素子との直列回路に並列に第２のダイオードを接続し、コンデンサと変圧器の２次側との接続点に負荷をリアクトルを介して接続し、第１および第２のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する制御回路を備えたものである。
【発明の効果】
【０００９】
この発明に係る第１の直流電源装置は、上記のように構成されているため、サージ電圧を低減し、回路の小型化、低損失化を図ることができる。
【００１０】
この発明に係る第２の直流電源装置は、上記のように構成されているため、サージ電圧を低減し、回路の小型化、低損失化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１の直流電源装置に係る構成図である。
【図２】この発明の実施の形態１の直流電源装置に係る動作説明図である。
【図３】この発明の実施の形態１の直流電源装置に係るスイッチング素子の動作説明図である。
【図４】この発明の実施の形態１の直流電源装置に係る制御回路の構成図例である。
【図５】この発明の実施の形態２の直流電源装置に係る構成図である。
【図６】この発明の実施の形態２の直流電源装置に係る多出力変圧器の構成図である。
【図７】この発明の実施の形態３の直流電源装置に係る構成図である。
【図８】この発明の実施の形態３の直流電源装置に係るゲート信号の説明図である。
【図９】この発明の実施の形態４の直流電源装置に係る構成図である。
【図１０】この発明の実施の形態４の直流電源装置に係る動作説明図である。
【図１１】この発明の実施の形態４の直流電源装置に係る動作説明図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
実施の形態１は、直流入力電源に接続した変圧器の１次側と第１のスイッチング素子との直列回路と、変圧器の２次側と第１のダイオードとの直列回路と、変圧器の１次側と第１のスイッチング素子との接続点に変圧器の２次側と第１のダイオードとの直列回路を接続するコンデンサと、変圧器の２次側と第１のダイオードとの直列回路に並列に接続した第２のダイオードと、コンデンサと変圧器の２次側との接続点に負荷を接続するリアクトルと、第１のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する制御回路とを備えた直流電源装置に関するものである。
【００１３】
以下、本願発明の実施の形態１の構成、および機能、動作について、直流電源装置の構成図である図１、動作説明図である図２、スイッチング素子の動作説明図である図３、および制御回路の構成図例である図４に基づいて説明する。
【００１４】
以下の説明では、直流電源装置の構成および機能、動作を説明した後、制御回路の構成例について説明する。
【００１５】
まず、図１に基づいて、直流電源装置を含むシステムの構成を説明する。
図１において、システム全体は直流電源装置１と所望の直流電圧を供給する負荷２から構成される。直流電源装置１は、主要部として、直流入力電源部と、電源主回路部と、制御部とから構成される。
【００１６】
直流入力電源部は、直流入力電源３が相当する。
次に、電源主回路部について説明する。電源主回路部は、変圧器４と、第１のスイッチング素子５と、コンデンサ６と、第１のダイオード７と、第２のダイオード８と、リアクトル９と、出力コンデンサ１０を備える。
直流入力電源３に、変圧器４の１次側巻線４ａと第１のスイッチング素子５の直列回路を接続している。変圧器４の１次側巻線４ａの第１端を直流入力電源３の正極に接続している。変圧器４の１次側巻線４ａの第２端を第１のスイッチング素子５のドレインに接続し、この接続点をＡ点と称する。
コンデンサ６を介して、変圧器４の２次側巻線４ｂと第１のダイオード７の直列回路を、第１のスイッチング素子５に並列に接続している。すなわち、コンデンサ６の第１端をＡ点に接続している。コンデンサ６の第２端を変圧器４の２次側巻線４ｂの第１端に接続し、この接続点をＢ点と称する。変圧器４の２次側巻線４ｂの第２端と第１のダイオード７のアノードを接続している。
【００１７】
変圧器４の２次側巻線４ｂと第１のダイオード７の直列回路に並列に第２のダイオード８を接続している。第２のダイオード８のアノードを変圧器４の２次側巻線４ｂの第１端、すなわちＢ点に接続している。
リアクトル９を介して、変圧器４の２次側巻線４ｂと第１のダイオード７の直列回路、すなわち第２のダイオード８に並列に出力コンデンサ１０を接続している。リアクトル９の第１端をＢ点に接続している。リアクトル９の第２端と出力コンデンサ１０の第１端との接続点をＣ点と称する。
電源主回路部の出力端、すなわち出力コンデンサ１０の第１端と第２端を負荷２に接続している。
第１のスイッチング素子５のソース、第１のダイオード７のカソード、第２のダイオード８のカソード、および出力コンデンサ１０の第２端は、直流入力電源３の負極に接続している。
なお、本実施の形態１の直流電源装置１は、直流入力電源３の電圧（Ｖｉｎ）に対して極性を反転して負荷２に電圧（−Ｖｏｕｔ）を供給する。
【００１８】
次に、制御部について説明する。制御部は、第１のスイッチング素子５をスイッチング制御するパルス信号を生成する制御回路１１と、第１のゲート回路１２と、出力検出回路１３を備える。
【００１９】
制御部は、第１のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する。この制御部の動作は、後で詳細を説明するが、各回路の機能を簡単に説明する。
制御回路１１は、第１のスイッチング素子５をスイッチング制御するパルス信号を生成する。第１のゲート回路１２は、制御回路１１からパルス信号を受け、第１のスイッチング素子５のゲートにゲート信号を出力する。出力検出回路１３は、第１のスイッチング素子５の制御に必要な負荷２への出力電圧および電流を検出して、制御回路１１に出力する。
【００２０】
次に主要構成要素について、説明する。
負荷２は、車両ヘッドライト用に多直列接続されたＬＥＤなどを想定している。
直流入力電源３は、定電圧電源のように安定な電源、あるいは車載用バッテリー電源のように大きな電圧変動を持つ直流電源である。
【００２１】
第１のスイッチング素子５は、電圧制御自己消弧型の高速半導体素子であり、図１中のＡ点が正電位になるため、Ｎ型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ  ）を選定することが望ましい。
なお、図１では、第１のスイッチング素子５はＮ型のＭＯＳＦＥＴを想定しており、もしＩＧＢＴを使用する場合は、ドレインをコレクタ、ソースをエミッタと読み替える。
【００２２】
変圧器４は、共通の鉄心に二つの巻線を巻いたものであり、必要な励磁インダクタンスが得られるように１次側巻数を調整し、かつ所望の昇圧比が得られるように２次側巻線との巻数比ｎを決定する。
変圧器４の１次側巻線４ａの第１端と、第１のダイオード７に直列に接続した変圧器４の２次側巻線４ｂの第１端は、図１中の変圧器４に示す黒丸が同一極性となるように接続している。
なお、図１では、変圧器４の２次側巻線４ｂの第２端を第１のダイオード７のアノードに直列に接続した構成としているが、接続順を入れ替えて第１のダイオード７のカソードと変圧器４の２次側巻線４ｂの第１端を直列に接続する構成としてもよい。
【００２３】
コンデンサ６は、リアクトル９のインダクタンス値との共振周波数が、第１のスイッチング素子５のスイッチング周波数よりも十分低くなるように、コンデンサ容量を設定する。コンデンサ６とリアクトル９のインダクタンスによる共振周波数は、第１のスイッチング素子５のスイッチング周波数の１／５以下とすることが望ましい。
このような設定とすれば、出力電圧Ｖｏｕｔに発生する共振振動を抑制することができ、回路動作を安定にすることができる。
なお、第１のスイッチング素子５のスイッチング毎にコンデンサ６に充放電電流が流れるため、内部インピーダンスの低い電解コンデンサを使用するか、もしくはセラミックコンデンサやフィルムコンデンサを使用することが望ましい。このようなコンデンサを使用すると、損失が低減され、回路をより小型化できる。
【００２４】
第１のダイオード７には、第１のスイッチング素子５がオフの時には順方向電流が流れ、第１のスイッチング素子５がオンする時には、カソードとアノード間に逆方向の電圧が印加される。このようなスイッチング動作は、第１のダイオード７にいわゆるダイオードリカバリを発生させ、損失を増大させる。このため第１のダイオード７には、順方向のオン電圧が低く、ダイオードリカバリの少ないダイオード、例えばショットキーバリアダイオードやファーストリカバリダイオードなどを使用することが望ましい。このようなダイオードを使用すると、第１のダイオード７で発生する損失が低減され、回路をより小型化できる。
【００２５】
第２のダイオード８は、第１のスイッチング素子５がターンオフする際に発生するサージ電圧を抑制するために取り付けられる。電源主回路部を構成するコンデンサ６と第２のダイオード８が第１のスイッチング素子５のドレイン−ソース間に接続される構成とすることで、一種のツェナーダイオードと同等の効果を有する回路を構成している。
この構成により、第１のスイッチング素子５の両端に発生するサージ電圧がコンデンサ６の充電電圧でクランプされ、サージ電圧が抑制される。
なお、第２のダイオード８には、第１のスイッチング素子５のターンオフ期間の数十ナノ秒から数百ナノ秒程度の短い時間に電流が流れるのみであるため、小型のダイオードが使用できる。
【００２６】
出力コンデンサ１０は、第１のスイッチング素子５のスイッチングにより生じるリップル電圧を吸収する。しかし、負荷２に出力される直流電圧にリップル電圧の存在が許容される場合には、出力コンデンサ１０は必ずしも必要はない。
また、インピーダンスが急激に変動する負荷に定電流を流す場合には、出力コンデンサ１０の容量が大きければその負荷変動に追従できない。このため、リアクトル９の値を大きく設定し、出力コンデンサ１０を小さく、あるいは取り付けない構成とすることができる。このような構成にすれば、負荷変動時でも負荷に安定して定電流を供給できる直流電源装置を構成できる。
【００２７】
次に、本実施の形態１における直流電源装置１の動作について、図２および図３に基づいて説明する。
図２（ａ）は、第１のスイッチング素子５がオンの場合の電流の経路を示し、図中に電流Ｉａの電流経路ａ、電流Ｉｂの電流経路ｂを示している。図２（ｂ）は、第１のスイッチング素子５がオフの場合の電流の経路を示し、図中に電流Ｉｃの電流経路ｃ、電流Ｉｄの電流経路ｄ、電流Ｉｅの電流経路ｅを示している。
【００２８】
まず、図２（ａ）で、第１のスイッチング素子５がオンの場合を説明する。
第１のスイッチング素子５がオンの場合には、直流入力電源３→変圧器４の１次側巻線→第１のスイッチング素子５→直流入力電源３の電流経路ａに電流Ｉａが流れる。負荷２→リアクトル９→コンデンサ６→第１のスイッチング素子５→負荷２の電流経路ｂに電流Ｉｂが流れる。変圧器４の２次側巻線４ｂは第１のダイオード７によって通電が阻止されるので、電流は流れない。
【００２９】
図２（ａ）において、入力電圧Ｖｉｎ、出力電圧−Ｖｏｕｔ、変圧器４の１次側巻線４ａの電圧Ｖ１ａ、変圧器４の２次側巻線４ｂの電圧Ｖ２ａ、コンデンサ６の両端電圧Ｖ３ａ、リアクトル９の両端電圧Ｖ４ａとし、第１のスイッチング素子５のスイッチング周波数ｆ、第１のスイッチング素子５のオンデューティＤ、変圧器４の励磁インダクタンスＬ１、リアクトル９のインダクタンスＬ２、変圧器４の昇圧比ｎとし、第１のスイッチング素子５の通電時のオン電圧無視すると、（１）式〜（６）式が成り立つ。
【００３０】
Ｖ１ａ＝Ｖｉｎ  （１）
Ｖ２ａ＝ｎＶ１ａ  （２）
Ｖ３ａ＝Ｖｉｎ＋Ｖｏｕｔ  （３）
Ｖ４ａ＝−Ｖｏｕｔ＋Ｖ３ａ  （４）
Ｉａ＝Ｖ１ａ／Ｌ１×Ｄ／ｆ  （５）
Ｉｂ＝Ｖ４ａ／Ｌ２×Ｄ／ｆ  （６）
【００３１】
次に、図２（ｂ）で、第１のスイッチング素子５がオフの場合を説明する。
【００３２】
第１のスイッチング素子５のターンオフ遷移期間ｔｓに、変圧器４の漏れインダクタンスおよび回路配線に含まれる浮遊インダクタンスの影響により、変圧器４の１次側巻線４ａ→コンデンサ６→第２のダイオード８を通る電流経路ｃにパルス状の電流Ｉｃが流れる。
【００３３】
ここで、第２のダイオード８の効果を図３に基づいて説明する。
図３（ａ）は、変圧器４の漏れインダクタンスおよび回路配線に含まれる浮遊インダクタンスによる第１のスイッチング素子５のドレイン−ソース間電圧を示している。
図３（ｂ）は、第２のダイオード８がある場合の第１のスイッチング素子５のドレイン−ソース間電圧を示している。図３（ｃ）は、この第２のダイオード８に流れる電流を示している。
【００３４】
第２のダイオード８が無い場合には、第１のスイッチング素子５の両端に、漏れインダクタンスおよび配線インダクタンスの和と、電流の時間変化率の積で定まるサージ電圧が発生する。このため第１のスイッチング素子５には高耐電圧の高価格素子を選定する必要がある。さらに、スイッチングの際に生じるスイッチング損失も増大するため回路効率が低下する。
【００３５】
また第１のスイッチング素子５に低耐電圧品を使用することを前提に、第１のスイッチング素子５に一般的なサージ抑制用のスナバ回路を取り付けた場合には、サージエネルギーをすべてスナバ回路で消費する必要があるため、スナバ回路での損失が増大し、回路効率が著しく低下する。
【００３６】
しかし、図３（ｂ）に示すように、第２のダイオード８がある場合には、電源主回路部を構成するコンデンサ６と第２のダイオード８が第１のスイッチング素子５のドレイン−ソース間に接続されるため、第１のスイッチング素子５から見れば、一種のツェナーダイオードと同等の効果を有する回路が両端に接続されたことになる。このため、第１のスイッチング素子５の両端に発生するサージ電圧がコンデンサ６の充電電圧（＝Ｖｉｎ＋Ｖｏｕｔ）でクランプされ、サージ電圧が抑制される。
したがって、第１のスイッチング素子５には、低耐電圧で安価な素子を選定できる。また、サージエネルギーはコンデンサ６に蓄積されるため損失が発生せず、回路を小型化、高効率化できる効果もある。
【００３７】
ここで、図２（ｂ）の説明に戻る。
第１のスイッチング素子５がオフに移行すると、直流入力電源３→変圧器４の１次側巻線４ａ→コンデンサ６→変圧器４の２次側巻線４ｂ→第１のダイオード７→直流入力電源３の電流経路ｄにＩｄが流れる。負荷２→リアクトル９→変圧器の２次側巻線４ｂ→第１のダイオード７の電流経路ｅにＩｅが流れる。
【００３８】
図２（ｂ）に示すように、入力電圧Ｖｉｎ、出力電圧−Ｖｏｕｔ、変圧器４の１次側電圧Ｖ１ｂ、変圧器４の２次側電圧Ｖ２ｂ、コンデンサ６の両端電圧Ｖ３ｂ、リアクトル９の両端電圧Ｖ４ｂとし、第１のダイオード７の順方向電圧降下を無視すると（７）式〜（１２）式が成り立つ。
【００３９】
Ｖ１ｂ＝Ｖｉｎ−Ｖ３ｂ−Ｖ２ｂ  （７）
Ｖ２ｂ＝ｎＶ１ｂ  （８）
Ｖ３ｂ＝Ｖｉｎ＋Ｖｏｕｔ  （９）
Ｖ４ｂ＝−Ｖｏｕｔ−Ｖ２ｂ  （１０）
Ｉｄ＝Ｖ１ｂ／Ｌ１×（１−Ｄ）／ｆ  （１１）
Ｉｅ＝Ｖ４ｂ／Ｌ２×（１−Ｄ）／ｆ  （１２）
【００４０】
（７）式〜（１０）式より関係を求めると、（１３）式が得られる。
Ｖ１ｂ＝Ｖ４ｂ  ＝−Ｖｏｕｔ／（１＋ｎ）    （１３）
したがって、第１のスイッチング素子５の両端電圧をＶｑとすると、（１４）式が得られる。
Ｖｑ＝Ｖｉｎ−Ｖ１ｂ＝Ｖｉｎ＋Ｖｏｕｔ／（１＋ｎ）  （１４）
【００４１】
（１３）式と（１４）式より、本実施の形態１における第１のスイッチング素子５がターンオフ時に変圧器４に印加される電圧と第１のスイッチング素子５の両端に印加される電圧は、いずれもＣｕｋコンバータにおける印加電圧よりも、出力電圧Ｖｏｕｔの部分を（１＋ｎ）で除した分だけ低減される。
【００４２】
変圧器４への印加電圧の低減は、電圧に比例する変圧器コアの磁束の変化ΔＢを抑える。この結果、磁束の変化ΔＢの約２．３乗に比例して増加するコアの鉄損を低減することができ、変圧器を小型化、高効率化することができる。
【００４３】
第１のスイッチング素子５の両端電圧の低減は、低耐電圧の素子の選定を可能とする。一般的にＭＯＳＦＥＴのオン抵抗と耐電圧には素子材料で決まるトレードオフがあり、オン抵抗は耐電圧の約２．５乗に比例して増加することが知られている。このため低耐電圧素子の選定により第１のスイッチング素子５の通電損失を大幅に低減することができる。
また、低耐電圧素子はスイッチング速度も速いため、スイッチング損失も大幅に低減することができる。さらに低耐電圧素子は高耐電圧素子に比べ、パッケージが小型であり、低コストであるなどの利点もある。これら個々の回路部品の小型化、低損失化、低コスト化により、小型で高効率、安価な直流電源装置を構成できる。
【００４４】
次に本実施の形態１における直流電源装置１の制御方法について説明する。
リアクトル９に流れる電流は連続的であることから、（６）式のＩｂと（１２）式のＩｅが等しい。さらに、（３）式と（４）式に（１３）式を適用することで、（１５）式が得られる。
Ｖｏｕｔ＝（１＋ｎ）Ｖｉｎ×Ｄ／（Ｄ−１）  （１５）
【００４５】
したがって、変圧器の昇圧比ｎが決定されると、第１のスイッチング素子５のオンデューティをＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御することで、正の入力電圧Ｖｉｎから負の出力電圧Ｖｏｕｔを得ることができる。
【００４６】
次に制御部の機能、動作について説明する。
出力検出回路１３は、図１に示すように、負荷２の電圧あるいは電流のいずれか一方、もしくは電圧と電流の両方を検出する。制御回路１１は、出力検出回路１３の検出信号Ｖｓｅｎと出力指令値Ｖｔの偏差に基づき、パルス信号ＶＰを出力する。第１のゲート回路１２は、パルス信号ＶＰにより第１のスイッチング素子５を駆動するためのゲート信号ＶＧを出力し、第１のスイッチング素子５をＰＷＭ制御する。
【００４７】
負荷２に定電圧を供給する場合には、出力検出回路１３は負荷両端の電圧を検出し、この検出信号Ｖｓｅｎとして制御回路１１に出力する。また負荷２に定電流を供給する場合には、出力検出回路１３は負荷に流れる電流を検出し、この検出信号Ｖｓｅｎを制御回路１１に出力する。
【００４８】
制御回路１１の回路構成例と機能を、図４に基づいて説明する。
制御回路１１は、減算回路１１１と、ＰＩ制御回路１１２と、三角波発生回路１１３と、比較回路１１４とを備える。
【００４９】
減算回路１１１は、出力検出回路１３により検出された検出信号Ｖｓｅｎと、出力指令値Ｖｔの偏差ΔＶｓｅｎ１を算出する。ＰＩ制御回路１１２は、減算回路１１１によって算出された出力信号ΔＶｓｅｎ１によって比例積分（ＰＩ）制御を行うための信号ΔＶｓｅｎ２を出力する。三角波発生回路１１３は、所定の周波数の三角波信号Ｖｔｒを発生する。比較回路１１４は、ＰＩ制御回路１１２の出力信号ΔＶｓｅｎ２と三角波発生回路１１３の三角波信号Ｖｔｒとを比較する。
比較回路１１４では、ＰＩ制御回路１１２の出力信号ΔＶｓｅｎ２と三角波発生回路１１３の三角波信号Ｖｔｒとを比較した時に、出力信号ΔＶｓｅｎ２の方が三角波信号Ｖｔｒよりも大きい場合には、第１のスイッチング素子５をオンするパルス信号ＶＰ＝Ｖｐを出力するように設定される。三角波信号Ｖｔｒの方が大きい場合には、第１のスイッチング素子５をオフするパルス信号ＶＰ＝０Ｖが出力されるように設定される。
【００５０】
なお制御回路１１は、例えばロジックＩＣやオペアンプといったアナログ制御ＩＣを用いて構成してもよいが、例えばマイコンやＦＰＧＡなどのディジタル制御ＩＣを用いて構成してもよい。
【００５１】
このように検出信号Ｖｓｅｎと出力指令値Ｖｔの偏差に基づいてパルス信号ＶＰを生成し、パルス信号ＶＰ＝Ｖｐが第１のゲート回路１２に入力された時には、第１のスイッチング素子５をオンさせるＶＧ＝Ｖｇの信号がゲート回路から出力される。また、パルス信号ＶＰ＝０Ｖが第１のゲート回路１２に入力された時には、第１のスイッチング素子５をオフさせるＶＧ＝０Ｖの信号が第１のゲート回路１２から出力される。このようにすれば、スイッチング素子に供給されるオン／オフ信号のデューティサイクルに応じて直流入力電源が昇降圧され、極性を反転して、負荷に安定した直流電圧が供給される回路を構成できる。
【００５２】
なお、第１のゲート回路１２より出力される電圧Ｖｇは、スイッチング素子がオンするしきい電圧以上の電圧値となるようにする。また第１のスイッチング素子５をオフさせる電圧は、スイッチング素子がオンするしきい電圧以下であれば、特に０Ｖでなくてもよく、負電圧でもよい。
【００５３】
以上説明したように、実施の形態１に係る直流電源装置は、直流入力電源に接続した変圧器の１次側と第１のスイッチング素子との直列回路と、変圧器の２次側と第１のダイオードとの直列回路と、変圧器の１次側と第１のスイッチング素子との接続点に変圧器の２次側と第１のダイオードとの直列回路を接続するコンデンサと、変圧器の２次側と第１のダイオードとの直列回路に並列に接続した第２のダイオードと、コンデンサと変圧器の２次側との接続点に負荷を接続するリアクトルと、第１のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する制御回路とを備えている。このため、サージ電圧を低減し、回路の小型化、低損失化を図ることができるという効果を有する。
【００５４】
実施の形態２．
実施の形態１では、変圧器とリアクトルを別々に取り付ける構成であったが、本実施の形態２では、変圧器とリアクトルを１つにした多出力変圧器を用いた構成としたものである。
【００５５】
以下、本願発明の実施の形態２の構成、動作について、直流電源装置１００の構成図である図５および多出力変圧器の構成図である図６に基づいて、実施の形態１との差異を中心に説明する。
図５において、実施の形態１の直流電源装置１の構成図である図１と同一あるいは相当部分には、同一の符号を付している。
なお、図５において、図１におけるＡ点〜Ｃ点に加えて、多出力変圧器の２次側巻線の第２端と第１のダイオードのアノードとの接続点をＤ点としている。
【００５６】
図５の構成図において、図１との差異は多出力変圧器４１のみである。制御回路１１による第１のスイッチング素子５の制御の方法も実施の形態１と同様であり、その動作による効果も実施の形態１で得られる効果と同様である。
【００５７】
実施の形態１では、変圧器４とリアクトル９を別々に取り付ける構成であったが、変圧器４やリアクトル９には、コアやコアを保持するためのボビンを使用するため、回路の大型化と高コストの原因の１つとなっている。そこで、本実施の形態２は、図６に示すように共通のコアに３つの巻線（１次側巻線４１ａ、２次側巻線４１ｂ、３次側巻線４１ｃ）を巻き、図１で示す変圧器４とリアクトル９を１つにした多出力変圧器４１を用いた構成としている。
【００５８】
本発明の実施の形態１に示す回路において、巻数比ｎの変圧器４の１次側巻線４ａと２次側巻線４ｂおよびリアクトル９両端の電圧比は、スイッチングのオン、オフ時のいずれの時にも１：ｎ：１になることを見いだした。
したがって、図６で示すように、Ｖｉｎ−Ａ間、Ｂ−Ｄ間およびＢ−Ｃ間を１：ｎ：１となるように巻数比を設定し、図５に示すように多出力変圧器４１に示す黒丸が同一極性となるように接続することで、実施の形態１と同様の回路動作を得ることができる。
なお、コンデンサ６と多出力変圧器４１の第３次側巻線のインダクタンスによる共振周波数の調整は、主としてコンデンサ６で行う。
【００５９】
このように多出力変圧器４１を用いた構成とすれば、実施の形態１と同様の効果が得られることに加え、リアクトル９を構成していたコアやボビンを削減することが可能になるため、さらに回路の小型化や低コスト化を図ることができる。
【００６０】
以上説明したように、実施の形態２に係る直流電源装置は、変圧器とリアクトルを１つにした多出力変圧器を用いた構成としたものである。このため、実施の形態１に係る直流電源装置と同様にサージ電圧を低減し、回路の小型化、低損失化を図ることができるという効果を有する。さらに回路の小型化や低コスト化を図ることができる。
【００６１】
実施の形態３．
実施の形態３は、直流入力電源に接続した変圧器の１次側と第１のスイッチング素子との直列回路と、変圧器の２次側と第２のスイッチング素子との直列回路と、変圧器の１次側と第１のスイッチング素子との接続点に変圧器の２次側と第２のスイッチング素子との直列回路を接続するコンデンサと、変圧器の２次側と第２のスイッチング素子との直列回路に並列に接続した第２のダイオードと、コンデンサと変圧器の２次側との接続点に負荷を接続するリアクトルと、第１のスイッチング素子および第２のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する制御回路とを備えた直流電源装置に関するものである。
【００６２】
具体的には、実施の形態３の直流電源装置は、実施の形態１において変圧器の２次側に直列に接続していた第１のダイオードに代えて第２のスイッチング素子を接続する構成としたものである。
【００６３】
以下、本願発明の実施の形態３の構成、動作について、直流電源装置２００の構成図である図７およびゲート信号の説明図である図８に基づいて、実施の形態１との差異を中心に説明する。
図７において、実施の形態１の直流電源装置１の構成図である図１と同一あるいは相当部分には、同一の符号を付している。
【００６４】
本願発明の実施の形態３の直流電源装置２００に係る構成について、図７に基づいて説明する。
図７において、システム全体は直流電源装置２００と所望の直流電圧を供給する負荷２から構成される。直流電源装置２００は、主要部として、直流入力電源部と、電源主回路部と、制御部とから構成される。
【００６５】
直流入力電源部は、直流入力電源３が相当する。
次に、電源主回路部について説明する。電源主回路部は、変圧器４と、第１のスイッチング素子５と、コンデンサ６と、第２のスイッチング素子５１と、第２のダイオード８と、リアクトル９と、出力コンデンサ１０を備える。
直流入力電源３に、変圧器４の１次側巻線４ａと第１のスイッチング素子５の直列回路を接続している。変圧器４の１次側巻線４ａの第１端を直流入力電源３の正極に接続している。変圧器４の１次側巻線４ａの第２端を第１のスイッチング素子５のドレインに接続し、この接続点をＡ点と称する。
コンデンサ６を介して、変圧器４の２次側巻線４ｂと第２のスイッチング素子５１の直列回路を、第１のスイッチング素子５に並列に接続している。すなわち、コンデンサ６の第１端をＡ点に接続している。コンデンサ６の第２端を変圧器４の２次側巻線４ｂの第１端に接続し、この接続点をＢ点と称する。変圧器４の２次側巻線４ｂの第２端と第２のスイッチング素子５１のドレインを接続し、その接続点をＤ点と称する。
【００６６】
変圧器４の２次側巻線４ｂと第２のスイッチング素子５１の直列回路に並列に第２のダイオード８を接続している。第２のダイオード８のアノードを変圧器４の２次側巻線４ｂの第１端、すなわちＢ点に接続している。
リアクトル９を介して、変圧器４の２次側巻線４ｂと第２のスイッチング素子５１の直列回路、すなわち第２のダイオード８に並列に出力コンデンサ１０を接続している。リアクトル９の第１端をＢ点に接続している。リアクトル９の第２端と出力コンデンサ１０の第１端との接続点をＣ点と称する。
電源主回路部の出力端、すなわち出力コンデンサ１０の第１端と第２端に負荷２を接続している。
第１のスイッチング素子５のソース、第２のスイッチング素子５１のソース、第２のダイオード８のカソード、および出力コンデンサ１０の第２端は、直流入力電源３の負極に接続している。
【００６７】
次に、制御部について説明する。制御部は、第１のスイッチング素子５および第２のスイッチング素子５１をスイッチング制御するパルス信号を生成する制御回路１１と、第１のゲート回路１２と、第２のゲート回路２２と、および出力検出回路１３とを備える。
【００６８】
制御部は、第１および第２のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する。
制御回路１１は、第１のスイッチング素子５および第２のスイッチング素子５１をスイッチング制御するパルス信号を生成する。第１のゲート回路１２は、制御回路１１からパルス信号を受け、第１のスイッチング素子５のゲートにゲート信号を出力する。第２のゲート回路２２は、制御回路１１からパルス信号を受け、第２のスイッチング素子５１のゲートにゲート信号を出力する。出力検出回路１３は、第１のスイッチング素子５および第２のスイッチング素子５１の制御に必要な負荷２への出力電圧および電流を検出して、制御回路１１に出力する。
【００６９】
実施の形態３では、第２のスイッチング素子５１とそれを駆動する第２のゲート回路２２以外は実施の形態１と同様である。また、制御の方法も実施の形態１と同じであり、その動作による効果も実施の形態１で得られる効果と同じであるので、以下では第２のスイッチング素子５１と第２のスイッチング素子５１を駆動する第２のゲート回路２２について説明する。
【００７０】
第２のスイッチング素子５１は電圧制御自己消弧型の高速半導体素子であり、Ｎ型、Ｐ型いずれの素子を用いても良いが、図７中のＤ点が負電圧に振れるため、Ｐ型のＭＯＳＦＥＴを使用することが望ましい。
Ｎ型のＭＯＳＦＥＴを使用した場合には、図７のＤ点にソースを接続し、このソースを基準に正電圧のゲート信号ＶＧ’を与える必要がある。しかし、Ｄ点は浮動電位であることから第２のゲート回路２２に絶縁を施す必要が生じる。このため、回路構成が複雑になり、回路が高コストになる問題がある。
Ｐ型のＭＯＳＦＥＴを使用すれば、０Ｖ側を第２のスイッチング素子５１のソース電位とすることができ、ソースに対して負のゲート信号Ｖｇ’を与えることで、第２のスイッチング素子５１をスイッチングさせることができる。したがって、第２のゲート回路２２には絶縁を施す必要がなく、回路を安定に動作させることが可能となる。さらに、ゲート回路を低コストで構成できる。
【００７１】
以下では、第２のスイッチング素子５１にＰ型ＭＯＳＦＥＴを使用した場合を説明する。なお、図８において、図８（ａ）はパルス信号Ｖｐの信号波形を、図８（ｂ）はゲート信号Ｖｇの信号波形を、図８（ｃ）はゲート信号Ｖｇ’の信号波形を示している。
制御回路１１は、実施の形態１と同様に検出信号Ｖｓｅｎと出力指令値Ｖｔの偏差に応じてパルス信号ＶＰを出力する。例えば、このパルス信号を２分岐し、一方を第１のゲート回路１２に入力し、もう一方を第２のゲート回路２２に入力する。第１のゲート回路１２では、図８（ａ）および図８（ｂ）に示すように、パルス信号ＶＰ＝Ｖｐの時には、第１のスイッチング素子５がオンするための正電圧の信号ＶＧ＝Ｖｇを出力する。パルス信号ＶＰ＝０Ｖの時には、第１のスイッチング素子５がオフするためのＶＧ＝０Ｖの信号を出力する。これにより、第１のスイッチング素子５は、パルス信号ＶＰの信号に応じてオン／オフする。一方、第２のゲート回路２２では、図８（ａ）および図８（ｃ）に示すように、パルス信号ＶＰ＝Ｖｐの時には、第２のスイッチング素子がオフするためのＶＧ’＝０Ｖの信号を、パルス信号ＶＰ＝０Ｖの時には、第２のスイッチング素子５１がオンするための負電圧の信号ＶＧ’＝Ｖｇ’を出力する。これにより第２のスイッチング素子５１は、パルス信号ＶＰの信号に応じてオフ／オンする。
【００７２】
なお、第１のゲート回路１２より出力される電圧ＶＧ＝Ｖｇは、スイッチング素子がオンするしきい電圧以上の電圧値となるようにする。また第１のスイッチング素子５をオフさせる電圧ＶＧ＝０Ｖは、スイッチング素子がオンするしきい電圧以下であれば、特に０Ｖでなくてもよく、負電圧でもよい。また、第２のゲート回路２２より出力される電圧ＶＧ＝Ｖｇ’は、Ｐ型ＭＯＳＦＥＴである第２のスイッチング素子５１がオンするしきい電圧以下の電圧値となるようにする。また、第２のスイッチング素子５１をオフさせる電圧ＶＧ＝０Ｖは、第２のスイッチング素子５１がオフするしきい電圧以上であれば、特に０Ｖでなくてもよく、正電圧でもよい。
また、第２のスイッチング素子５１にＮ型ＭＯＳＦＥＴを用いた場合には、第２のゲート回路２２からの出力を正電圧とすれば、回路の動作は上記記載と同様である。
【００７３】
このように、パルス信号ＶＰに応じて第１のスイッチング素子５をオン／オフさせ、第２のスイッチング素子５１を第１のスイッチング素子５のオン／オフとは逆にオフ／オンさせることで、実施の形態１における第１のダイオード７を実施の形態３における第２のスイッチング素子５１に置き換えることが可能となる。これにより実施の形態１と同様の回路動作を得ることが可能となり、実施の形態１と同様の効果を得ることができる。
さらに、オン抵抗を持つスイッチング素子に電流を流したときに生じるオン電圧は、ダイオードに電流を流したときに生じる通電電圧よりも一桁以上小さいため、回路の損失を大幅に低減することが可能となる。
この構成により、使用する回路部品の小型化、低損失化および低コスト化を図ることができるため、小型で高効率、安価な直流電源装置を構成できる。
【００７４】
実施の形態３においても、実施の形態２と同様に、変圧器とリアクトルを単一の多出力変圧器とすることができる。
【００７５】
以上説明したように、実施の形態３に係る直流電源装置は、直流入力電源に接続した変圧器の１次側と第１のスイッチング素子との直列回路と、変圧器の２次側と第２のスイッチング素子との直列回路と、変圧器の１次側と第１のスイッチング素子との接続点に変圧器の２次側と第２のスイッチング素子との直列回路を接続するコンデンサと、変圧器の２次側と第２のスイッチング素子との直列回路に並列に接続した第２のダイオードと、コンデンサと変圧器の２次側との接続点に負荷を接続するリアクトルと、第１のスイッチング素子および第２のスイッチング素子を制御して直流入力電源の電圧を昇降圧し、負荷に供給する制御回路とを備えている。このため、サージ電圧を低減し、回路の小型化、低損失化を図ることができるという効果を有する。さらに、使用する回路部品の小型化、低損失化および低コスト化を図ることができるため、小型で高効率、安価な直流電源装置を構成できる。
【００７６】
実施の形態４．
実施の形態４の直流電源装置は、本実施の形態３における第２のゲート回路の代わりに極性反転コンデンサと引き込みダイオードと電流制限抵抗を用いる構成としたものである。
【００７７】
以下、本願発明の実施の形態４の構成、動作について、直流電源装置３００の構成図である図９および動作説明図である図１０、１１に基づいて、実施の形態３との差異を中心に説明する。
図９において、実施の形態３の直流電源装置２００の構成図である図７と同一あるいは相当部分には、同一の符号を付している。
なお、図１０、図１１は、第２のスイッチング素子のゲート信号の説明に必要な回路分のみを記載している。
【００７８】
実施の形態３では、第２のゲート回路２２を用い、第２のスイッチング素子５１をパルス信号ＶＰに応じてオフ／オンする構成としていた。しかし、この構成は、ゲート信号ＶＧ’を生成するために負出力のゲート用電源を必要とし、第２のゲート回路２２の回路構成が若干複雑になる。
【００７９】
本実施の形態４では、第１のゲート回路１２の出力に極性反転コンデンサ６１の第１端（図９のＥ点）を接続し、第２端（図９のＦ点）を第２のスイッチング素子５１のゲートに接続している。このＦ点と第２のスイッチング素子５１のソースとの間に、引き込みダイオード６２と電流制限抵抗６３の直列回路を接続している。
極性反転コンデンサ６１は、第２のスイッチング素子５１のゲート入力容量に対して十分大きい容量を有するコンデンサとし、引き込みダイオード６２は、第１のゲート回路１２の出力電圧よりも高い耐電圧を有するダイオードを選定することが望ましい。また電流制限抵抗６３は、引き込みダイオード６２の順方向電流を定格値以下に制限する抵抗であり、引き込みダイオード６２の電流特性から値を決める。
【００８０】
第１のゲート回路１２、極性反転コンデンサ６１の動作について図１０および図１１に基づいて説明する。なお、図１０はパルス信号ＶＰ＝Ｖｐの場合の動作を説明し、図１１はＶＰ＝０Ｖの場合の動作を説明する
図１０に示すように、パルス信号ＶＰ＝Ｖｐの時には第１のゲート回路１２が正のゲート信号ＶＧ＝Ｖｇを出力すると共に、極性反転コンデンサ６１は、引き込みダイオード６２と電流制限抵抗６３を介してＶｇ−Ｖｆに充電される。ここでＶｆは引き込みダイオード６２のオン電圧である。このときゲート信号電圧ＶＧは、第１のスイッチング素子５がオンする信号であり、ゲート信号ＶＧ’はダイオードのオン電圧Ｖｆの分だけ正電圧の信号であるため、第１のスイッチング素子５はオンし、第２のスイッチング素子５１はオフする。
【００８１】
一方、図１１に示すように、パルス信号ＶＰ＝０Ｖの時には、第１のゲート回路１２がＶＧ＝０Ｖのゲート信号を出力する。この時、極性反転コンデンサ６１の両端電圧はＶｇ−Ｖｆに保持されたままであるので、図１１中のＦ点は−（Ｖｇ−Ｖｆ）の負電圧となり、第２のスイッチング素子５１には、オンするためのゲート信号ＶＧ’＝−（Ｖｇ−Ｖｆ）が印加される。したがって、第１のスイッチング素子５はオフし、第２のスイッチング素子５１はオンする。
なお、図９から図１１では、第１のスイッチング素子５と第２のスイッチング素子５１のそれぞれのゲートにゲート抵抗を記載していないが、それぞれのスイッチングが高速で、そのドレイン−ソース間にサージ電圧が発生するような場合には、ゲート抵抗を取り付けることが望ましい。
【００８２】
以上説明したように、本実施の形態４の直流電源装置３００は、実施の形態３の直流電源装置２００と同じ動作となり、実施の形態３と同様に小型で低損失な回路を構成できる。さらに、第２のスイッチング素子５１をスイッチングさせるための負出力のゲート用電源が不要となると共に、第１のゲート回路１２の信号のみで回路を動作させることが可能となるため、回路が簡略化され、小型で低コストである直流電源装置を構成できる。
【００８３】
実施の形態４においても、実施の形態２と同様に、変圧器とリアクトルを単一の多出力変圧器とすることができる。
【００８４】
以上説明したように、実施の形態４に係る直流電源装置は、本実施の形態３における第２のゲート回路の代わりに極性反転コンデンサと引き込みダイオードと電流制限抵抗を用いる構成としたものである。このため、サージ電圧を低減し、回路の小型化、低損失化を図ることができるという効果を有する。さらに、回路が簡略化され、小型で低コストである直流電源装置を構成できる。
【００８５】
上記実施例では、スイッチング素子及びダイオード素子が珪素によって形成されたものを示したが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
【００８６】
このようなワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ直流電源装置の小型化が可能となる。
【００８７】
また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、直流電源装置の一層の小型化が可能になる。
【００８８】
更に電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いては直流電源装置の高効率化が可能になる。
【００８９】
なお、スイッチング素子及びダイオード素子の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよく、この実施例に記載の効果を得ることができる。
【００９０】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００９１】
１，１００，２００，３００  直流電源装置、２  負荷、３  直流入力電源、
４  変圧器、５  第１のスイッチング素子、６  コンデンサ、７  第１のダイオード、
８  第２のダイオード、９  リアクトル、１０  出力コンデンサ、１１  制御回路、
１２  第１のゲート回路、１３  出力検出回路、２２  第２のゲート回路、
４１  多出力変圧器、５１  第２のスイッチング素子、６１  極性反転コンデンサ、
６２  引き込みダイオード、６３  電流制限抵抗、１１１  減算回路、
１１２  ＰＩ制御回路、１１３  三角波発生回路、１１４  比較回路。
【図１】
2014230312.tif 000003
【図２】
2014230312.tif 000004
【図３】
2014230312.tif 000005
【図４】
2014230312.tif 000006
【図５】
2014230312.tif 000007
【図６】
2014230312.tif 000008
【図７】
2014230312.tif 000009
【図８】
2014230312.tif 000010
【図９】
2014230312.tif 000011
【図１０】
2014230312.tif 000012
【図１１】
2014230312.tif 000013