(57)【要約】【課題】周波数揺らぎを１ｐｐｂ以下に低減し、かつ引き込み時間を短くして安定した高精度の時刻同期を実現しうる位相同期回路等を提供する。【解決手段】位相同期回路Ａは、入力された時刻信号のパケットジッタの有無を判断する位相監視手段Ａ１と、時刻信号からパケットジッタを除去するジッタ除去手段Ａ２と、時刻信号からパケットワンダを除去するワンダ除去手段Ａ３と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段Ａ４を有する。【選択図】図１
2014143653.tif 000002
【特許請求の範囲】
【請求項１】
入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であって、
前記入力された時刻信号のパケットジッタの有無を判断する位相監視手段と、
前記時刻信号からパケットジッタを除去するジッタ除去手段と、
前記時刻信号からパケットワンダを除去するワンダ除去手段と、を備えると共に、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号を前記ジッタ除去手段に通してから前記ワンダ除去手段に通し、前記入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接前記ワンダ除去手段に通す信号切り替え手段とを有すること、
を特徴とする位相同期回路。
【請求項２】
前記ジッタ除去手段が、
前記入力された時刻信号をより高い周波数に変換する逓倍処理を行う逓倍部と、
前記逓倍処理をされた時刻信号を積分する完全積分器と、
積分された前記時刻信号をアナログ信号に変換するＤ／Ａコンバータと、
前記アナログ信号から周波数信号を生成する水晶発振器と、
生成された前記周波数信号を分周して元の前記時刻信号と同一周波数の信号を生成する分周器とを有すること、
を特徴とする請求項１に記載の位相同期回路。
【請求項３】
前記ジッタ除去手段が、
前記逓倍部および前記分周器から出力される時刻信号の位相を比較してサイクルスリップを検出する位相比較部と、
前記サイクルスリップが検出された場合に、検出された位相比較データが所定の範囲を超えた分を強制的に当該所定の範囲に戻す位相立て直し処理を行うスリップウィンドウ監視部とを有すること、
を特徴とする請求項２に記載の位相同期回路。
【請求項４】
前記ジッタ除去手段の前記分周器が、
生成された前記周波数信号を分周して前記位相比較部に出力する第一段と、
前記第一段の出力信号をさらに分周して元の前記時刻信号と同一周波数とする第二段とからなること、
を特徴とする請求項２に記載の位相同期回路。
【請求項５】
前記ジッタ除去手段の前記スリップウィンドウ監視部が、前記位相監視手段から出力されるジッタ振幅情報に基づいて前記位相立て直し処理を行うものであること、を特徴とする請求項３に記載の位相同期回路。
【請求項６】
前記ジッタ除去手段が、
前記水晶発振器から出力される時刻信号に逓倍処理を行って前記位相監視手段、前記逓倍部、および前記位相比較部の動作用クロック信号として出力するサンプリングクロック逓倍部を有すること、
を特徴とする請求項３に記載の位相同期回路。
【請求項７】
前記ジッタ除去手段が、
前記完全積分器の位相情報を保持するホールドオーバ部と、
外部からのホールドオーバ制御信号に基づいて前記完全積分器および前記ホールドオーバ部のいずれからの出力信号を前記Ｄ／Ａコンバータに通すかを切り替える選択部とを有すること、
を特徴とする請求項２に記載の位相同期回路。
【請求項８】
外部から受信するクロック信号および受信パケットに応じて時刻信号を生成し、複数拠点間の周波数タイミングを同期させる時刻同期装置であって、
特定の通信プロトコルに従って通信パケットを受信し、これに従って前記時刻信号を生成するパケット受信部と、
前記受信パケットを常時監視し、シンク（Sync）メッセージが当該受信パケットに含まれているか否かを検出するパケット検出部と、
前記シンク(Sync)メッセージに従って前記時刻信号から周波数揺らぎ成分を除去する位相同期回路と、
を備えると共に、
前記位相同期回路が請求項１ないし請求項７のうちいずれか１項に記載の位相同期回路であること、を特徴とする時刻同期装置。
【請求項９】
入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、
前記入力された時刻信号のパケットジッタの有無を位相監視手段が判断し、
前記入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し、
前記入力された時刻信号にパケットジッタがないと判断された場合に前記信号切り替え手段が当該時刻信号を直接前記ワンダ除去手段に通してパケットワンダを除去すること、
を特徴とする位相同期方法。
【請求項１０】
入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、
前記位相同期回路が備えるプロセッサに、
前記入力された時刻信号のパケットジッタの有無を判断する手順、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号のパケットジッタを除去してからパケットワンダを除去する手順、
および前記入力された時刻信号にパケットジッタがないと判断された場合に直接当該時刻信号のパケットワンダを除去するする手順を実行させること、
を特徴とする位相同期プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラムに関し、特に非対称遅延環境にあっても高精度かつ引き込み時間を短くして安定した高精度の位相同期を実現しうる位相同期回路等に関する。
【背景技術】
【０００２】
無線通信において、無線基地局間の時刻の同期についてはますます高精度化が要求されている。特に最新の高速無線通信規格として普及が始まっているＬＴＥ（Long Term Evolution）などでは、無線基地局間の時刻の同期は一般的には５０ｐｐｂ以下という精度が要求されているが、顧客によっては１ｐｐｂ以下、即ち１億分の１秒以下という高精度の同期が要求される場合も実際にある。
【０００３】
このような高精度の時刻同期を実現するプロトコルが、非特許文献１に記載のＩＥＥＥ（Institute of Electrical and Electronic Engineers）によって制定されたＩＥＥＥ１５８８ｖ２である。このプロトコルは、それ自体が上り回線と下り回線の遅延構成が同一である対称遅延環境を前提として策定されたものであるので、上り回線と下り回線の遅延構成が同一でない非対称遅延環境では、高精度の時刻同期をしにくいという点が当初から問題とされてきた。
【０００４】
ＩＥＥＥ１５８８ｖ２で「１ｐｐｂ」以下という時刻同期精度の厳しい要求を満足させるためには、パケット信号の位相雑音に相当する位相の揺らぎを除去する必要がある。この位相揺らぎを、以後パケットジッタ・ワンダ（または単にジッタ・ワンダ）という。周波数１０Ｈｚ以上の成分がパケットジッタ、１０Ｈｚ未満の成分がパケットワンダである。
【０００５】
特にスレーブ側で生成された１ｐｐｓ信号にパケットジッタ・ワンダがあると、時刻同期精度が大幅に悪化することとなる。このパケットジッタ・ワンダを除去するには、クロック信号生成の段階でソフトウェア的に除去する方法と、もしくは外部ＰＬＬ（Phase Locked Loop、位相同期回路）を通すことによって除去する方法という、大きく分けて２種類の方法がある。
【０００６】
このうち、前者のソフトウェアで除去する方法は、様々なベンダから提案されているが、ＩＴＵ−Ｔ（International Telecommunication Union-Telecommunication Standardization Sector）でも検討されているように、クロック信号生成のソフトウェアだけでは要求された「１ｐｐｂ」以下という性能を満たすことは一般的に困難である。このため、マスタ装置とスレーブ装置の中間にＢＣ（Boundary Clock）もしくはＴＣ（Transparent Clock）といったクロック装置が必要となる。
【０００７】
これに対して、後者の外部ＰＬＬで除去する方法は、発生したパケットジッタ・ワンダを抑制するだけでよいので、ＢＣやＴＣといった装置を新たに配備する必要がなく、ネットワーク全体としてのコストを安価に抑制することができる。
【０００８】
図８は、既存技術に係る時刻同期装置９０１の構成について示す説明図である。時刻同期装置９０１は、ＩＥＥＥ１５８８ｖ２プロトコル部９１０と、ＩＥＥＥ１５８８ｖ２パケット検出部９２０と、ディジタルＰＬＬ部９３０とから構成されている。ＩＥＥＥ１５８８ｖ２プロトコル部９１０は、ＩＥＥＥ１５８８ｖ２プロトコルに準拠する通信によって外部からクロック信号および受信パケットを受信し、これに応じてスレーブ時刻を生成する。
【０００９】
より具体的には、ＩＥＥＥ１５８８ｖ２プロトコル部９１０は、外部クロックを基にスレーブ側の時刻を生成するスレーブ時刻タイマ機能９１１、受信パケットをキャプチャするパケットキャプチャ機能９１２、時刻オフセットを算出して出力するスレーブ時刻計算機能９１３、およびスレーブ時刻タイマ機能９１１で生成されたスレーブ時刻に時刻オフセットを加算してスレーブ時刻を調整する時刻加算器９１４を含む。
【００１０】
スレーブ時刻計算機能９１３は、パケットキャプチャ機能９１２で受信パケットとスレーブ時刻とから算出された各数値を元に時刻オフセットを算出し、これを時刻加算器９１４に出力する。そして、この時刻加算器９１４からの出力が、周波数揺らぎ成分除去前の時刻信号（１ｐｐｓ）としてディジタルＰＬＬ部９３０に出力される。
【００１１】
ディジタルＰＬＬ部９３０は、非対称遅延環境に起因するパケットジッタ・ワンダ除去性能を持ちかつ後述のホールドオーバ機能を持ち、これによって時刻加算器９１４から出力された時刻信号（１ｐｐｓ）から周波数揺らぎ成分を除去し、要求精度１ｐｐｂ以内を満たす時刻信号を出力する。かつ、ディジタルＰＬＬ部９３０の位相ノイズ遮断周波数＝１ｍＨｚである。
【００１２】
ディジタルＰＬＬ部９３０は、一般的なホールドオーバ機能付き完全積分型ディジタルＰＬＬ構成を備える。即ち、位相比較器９３１、ディジタルアンプ９３２、完全積分器９３３、ホールドオーババッファ９３４、選択器９３５、Ｄ／Ａコンバータ９３６、ＶＣ−ＯＣＸＯ９３７、および分周器９３８を含む。
【００１３】
位相比較器９３１は、時刻加算器９１４から出力された時刻信号（１ｐｐｓ）と後述のＶＣ−ＯＣＸＯ９３７からの出力信号から分周器９３８によって分周された再生信号との位相差を検出する。ディジタルアンプ９３２は、位相比較器９３１から出力された一次ループ信号を増幅する。完全積分器９３３は、ディジタルアンプ９３２から出力された二次ループ信号の増幅および積分処理を行う。ホールドオーババッファ９３４は、完全積分器９３３からの出力データを平均化してホールドオーバ機能を実現する。
【００１４】
選択器９３５は、後述のＩＥＥＥ１５８８ｖ２パケット検出部９２０のシンク（Sync）メッセージ停止モニタ機能９２１からの出力に応じて、完全積分器９３３とホールドオーババッファ９３４のうちどちらからの出力信号を後続のＤ／Ａコンバータ機能９３６に出力するかを選択する。Ｄ／Ａコンバータ９３６は、選択器９３５で選択されたディジタル信号を電圧信号（アナログ信号）に変換する。
【００１５】
ＶＣ−ＯＣＸＯ９３７（Voltage Controlled / Oven Controlled Crystal Oscillator）は、Ｄ／Ａコンバータ９３６から出力された電圧信号を周波数信号に変換する。分周器９３８は、ＶＣ−ＯＣＸＯ９３７からの出力信号を分周し、これが最終的に要求精度１ｐｐｂ以内を満たす時刻信号として外部に出力されると同時に、前述の位相比較器９３１にも入力される。
【００１６】
ＩＥＥＥ１５８８ｖ２パケット検出部９２０は、シンク（Sync）メッセージ停止モニタ機能９２１を備える。シンク（Sync）メッセージ停止モニタ機能９２１は、受信パケットを監視してシンク（Sync）メッセージが当該受信パケットに含まれているか否かを検出し、その検出結果に応じて選択器９３５で完全積分器９３３とホールドオーババッファ９３４のうちどちらからの出力信号を選択するかを決定する制御信号を出力する。
【００１７】
より具体的には、通常の状態では選択器９３５は完全積分器９３３からの出力信号を選択しているが、受信パケットに予め与えられた所定の時間に亘ってシンク（Sync）メッセージが検出されなければ、シンク（Sync）メッセージ停止モニタ機能９２１は選択器９３５にホールドオーババッファ９３４からの出力信号を選択させ、その後シンク（Sync）メッセージが再び検出されれば、完全積分器９３３からの出力信号を選択する通常の状態に戻す。
【００１８】
このディジタルＰＬＬ部９３０の位相ノイズ遮断周波数は１ｍＨｚ（直流ループゲイン＝２π×１ｍＨｚ＝０．００６２８：既知の公式）である。これによって、この時刻同期装置９０１は、要求事項である「１ｐｐｂ」以下を満足することができる。
【００１９】
これに関連する技術文献として、次の各特許文献がある。その中でも特許文献１には、２つのＰＬＬ回路を縦続接続し、第１のＰＬＬのＶＣＯ動作電流を第２のＰＬＬのＶＣＯバイアス電流とするという周波数シンセサイザについて記載されている。特許文献２には、入力されるタイムスタンプと再生クロックの位相を比較した結果をＰＬＬループを構成するというＰＬＬ回路について記載されている。
【００２０】
特許文献３には、３つのＰＬＬをマルチループシンセサイザで構成としてジッタ・ワンダを抑制するという回路について記載されている。特許文献４には、正確に時刻同期が取れているか否かをスレーブ側で確証可能というクロック同期システムについて記載されている。特許文献５には、クライアント側でタイムサーバから受信したクロック信号との間の誤差を計算してこれを０に収束させていくというタイミングシステムについて記載されている。
【００２１】
特許文献６には、スレーブノードがマスタ側からのパケットの情報と再生によって得られたクロックの情報とを蓄積し、これらによってクロック同期を行うというクロック同期システムについて記載されている。特許文献７には、位相比較結果に基づいてジッタ・ワンダ成分と周波数変動状態を処理し、これに基づいてＰＬＬ手段のループゲインを調整するという回路について記載されている。非特許文献１は、前述のＩＥＥＥ１５８８ｖ２プロトコルの規格書である。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２０００−２６９８１０号公報
【特許文献２】特開２００４−２４８１２３号公報
【特許文献３】特開２００６−３３２９６４号公報
【特許文献４】特開２０１１−０２９９１８号公報
【特許文献５】特表２０１１−５２５３０８号公報
【特許文献６】再公表特許ＷＯ２００９／０３５０９１号
【特許文献７】再公表特許ＷＯ２０１０／１１０１８４号
【非特許文献】
【００２３】
【非特許文献１】IEEE P1588 TM/D1, “Draft Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems”, June, 2007.
【発明の概要】
【発明が解決しようとする課題】
【００２４】
図８に示したＩＥＥＥ１５８８ｖ２時刻同期方式による時刻同期装置９０１で、時刻精度を高精度化するためには、非対称遅延環境に起因するパケットジッタ・ワンダ除去性能を持ち、かつ位相ノイズ遮断周波数が１ｍＨｚであるディジタルＰＬＬ部９３０が利用されている。
【００２５】
しかしながら、このディジタルＰＬＬ部９３０は、ＰＬＬ入力リファレンスが１ｐｐｓであるため、この１ｐｐｓの入力信号にジッタ・ワンダがあると「同期しない」もしくは「同期するが、電源投入もしくは周波数変更から安定した発振状態となるまでの引き込み時間が非常に長くなる（具体的には１日以上の引き込み時間がかかる場合もある）」という問題がある。その理由は、ＰＬＬの最短制御時間が１秒もあるからである。
【００２６】
即ち、１秒で位相比較されたデータが「単純に周波数ずれに伴う位相ずれ」なのか「パケットジッタ」なのかを判断できず、その結果として誤同期が生じて「同期しない」こととなる。ディジタルＰＬＬ部の外部もしくは内部にパケットジッタ・ワンダを除去するフィルタを備える構成とすると、今度は「引き込み時間が遅くなる」こととなる。この問題を解決しうる技術は、前述の特許文献１〜７、および非特許文献１のいずれにも記載されていない。
【００２７】
本発明の目的は、非対称遅延環境であるネットワーク環境にあっても、周波数揺らぎを１ｐｐｂ以下に低減し、かつ引き込み時間を短くして安定した高精度の時刻同期を実現しうる位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラムを提供することにある。
【課題を解決するための手段】
【００２８】
上記目的を達成するため、本発明に係る位相同期回路は、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であって、入力された時刻信号のパケットジッタの有無を判断する位相監視手段と、時刻信号からパケットジッタを除去するジッタ除去手段と、時刻信号からパケットワンダを除去するワンダ除去手段と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段とを有すること、を特長とする。
【００２９】
上記目的を達成するため、本発明に係る時刻同期装置は、外部から受信するクロック信号および受信パケットに応じて時刻信号を生成し、複数拠点間の周波数タイミングを同期させる時刻同期装置であって、特定の通信プロトコルに従って通信パケットを受信し、これに従って時刻信号を生成するパケット受信部と、受信パケットを常時監視し、シンク（Sync）メッセージが当該受信パケットに含まれているか否かを検出するパケット検出部と、シンク(Sync)メッセージに従って時刻信号から周波数揺らぎ成分を除去する位相同期回路と、を備えると共に、位相同期回路が請求項１ないし請求項７のうちいずれか１項に記載の位相同期回路であること、を特長とする。
【００３０】
上記目的を達成するため、本発明に係る位相同期方法は、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、入力された時刻信号のパケットジッタの有無を位相監視手段が判断し、入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し、入力された時刻信号にパケットジッタがないと判断された場合に信号切り替え手段が当該時刻信号を直接ワンダ除去手段に通してパケットワンダを除去すること、を特長とする。
【００３１】
上記目的を達成するため、本発明に係る位相同期プログラムは、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、位相同期回路が備えるプロセッサに、入力された時刻信号のパケットジッタの有無を判断する手順、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号のパケットジッタを除去してからパケットワンダを除去する手順、入力された時刻信号にパケットジッタがないと判断された場合に直接当該時刻信号のパケットワンダを除去するする手順とを実行させること、を特長とする。
【発明の効果】
【００３２】
本発明は、上記したように、ジッタ除去手段およびワンダ除去手段という二重のＰＬＬ回路を設け、入力された時刻信号にパケットジッタがある場合にはその時刻信号をジッタ除去手段およびワンダ除去手段の両方に通すように構成したので、パケットジッタ・ワンダを有効に除去することが可能となる。
【００３３】
これによって、非対称遅延環境であるネットワーク環境にあっても、周波数揺らぎを１ｐｐｂ以下に低減し、かつ引き込み時間を短くして安定した高精度の時刻同期を実現できるという優れた特徴を持つ位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラムを提供することができる。
【図面の簡単な説明】
【００３４】
【図１】基本形態に係る位相同期回路の構成について示す説明図である。
【図２】本実施形態に係る時刻同期装置の構成について示す説明図である。
【図３】図２に示した時刻同期装置を利用した無線通信システムの一例を示す説明図である。
【図４】図２に示したディジタルＰＬＬ部（位相同期回路）の構成を、より詳しく示す説明図である。
【図５】図４に示したＶＣ−ＴＣＸＯ部からの出力周波数の変化について示すグラフである。
【図６】図４に示したスリップウィンドウ監視部の動作について示すグラフである。
【図７】図４に示したディジタルＰＬＬ部の動作について示すフローチャートである。
【図８】既存技術に係る時刻同期装置の構成について示す説明図である。
【発明を実施するための形態】
【００３５】
（基本形態）
以下、本発明の基本形態の構成について添付図１に基づいて説明する。
最初に、基本形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
基本形態に係る位相同期回路Ａは、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であり、入力された時刻信号のパケットジッタの有無を判断する位相監視手段Ａ１と、時刻信号からパケットジッタを除去するジッタ除去手段Ａ２と、時刻信号からパケットワンダを除去するワンダ除去手段Ａ３と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段Ａ４を有するという構成である。
これら各手段のより詳細な構成は、次の実施形態として説明する。
【００３６】
（実施形態）
続いて、本発明の実施形態の構成について添付図２〜４に基づいて説明する。
最初に、本実施形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
本実施形態に係る位相同期装置（ディジタルＰＬＬ部３０）は、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であり、入力された時刻信号のパケットジッタの有無を判断する位相監視手段（１ｐｐｓ位相監視手段３１）と、時刻信号からパケットジッタを除去するジッタ除去手段３３と、時刻信号からパケットワンダを除去するワンダ除去手段３４と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段（１ｐｐｓ信号切替手段３２）を有する。
【００３７】
またジッタ除去手段３３は、入力された時刻信号をより高い周波数に変換する逓倍処理を行う逓倍部３３ｌと、逓倍処理をされた時刻信号を積分する完全積分器３３ｄと、積分された時刻信号をアナログ信号に変換するＤ／Ａコンバータ（Ｄ／Ａコンバータ部３３ｇ）と、アナログ信号から周波数信号を生成する水晶発振器（ＶＣ−ＴＣＸＯ部３３ｈ）と、生成された周波数信号を分周して元の時刻信号と同一周波数の信号を生成する分周器とを有する。この分周器は、生成された周波数信号を分周して位相比較部に出力する第一段（８ｋＨｚ分周器３３ｉ）と、第一段の出力信号をさらに分周して元の時刻信号と同一周波数とする第二段（１ｐｐｓ分周器３３ｋ）とからなる。
【００３８】
さらにジッタ除去手段３３は、逓倍部および分周器から出力される時刻信号の位相を比較してサイクルスリップを検出する位相比較部３３ａと、サイクルスリップが検出された場合に、検出された位相比較データが所定の範囲を超えた分を強制的に所定の範囲に戻す位相立て直し処理を行うスリップウィンドウ監視部３３ｂとを有する。このスリップウィンドウ監視部３３ｂは、位相監視手段から出力されるジッタ振幅情報に基づいて位相立て直し処理を行うものである。
【００３９】
そしてジッタ除去手段３３は、水晶発振器から出力される時刻信号に逓倍処理を行って位相監視手段、逓倍部、および位相比較部の動作用クロック信号として出力するサンプリングクロック逓倍部３３ｊを有する。さらに、完全積分器の位相情報を保持するホールドオーバ部３３ｅと、外部からのホールドオーバ制御信号に基づいて完全積分器およびホールドオーバ部のいずれからの出力信号をＤ／Ａコンバータに通すかを切り替える選択部３３ｆとを有する。
【００４０】
以上の構成を備える事により、この位相同期装置３０は、周波数揺らぎを１ｐｐｂ以下に低減し、かつ引き込み時間を短くして安定した高精度の時刻同期を実現できるものとなる。
以下、これをより詳細に説明する。
【００４１】
図２は、本実施形態に係る時刻同期装置１の構成について示す説明図である。時刻同期装置１は、ＩＥＥＥ１５８８ｖ２プロトコル部１０と、ＩＥＥＥ１５８８ｖ２パケット検出部２０と、ディジタルＰＬＬ部３０とから構成されている。ＩＥＥＥ１５８８ｖ２プロトコル部１０およびＩＥＥＥ１５８８ｖ２パケット検出部２０は、図８で示した既存の時刻同期装置９０１に係るＩＥＥＥ１５８８ｖ２プロトコル部９１０およびＩＥＥＥ１５８８ｖ２パケット検出部９２０と各々同等である。ディジタルＰＬＬ部３０については図４で後述する。
【００４２】
図３は、図２に示した時刻同期装置１を利用した無線通信システム１００の一例を示す説明図である。無線通信システム１００は、マスタ装置１１０と、複数台のスレーブ装置１２０、１３０…が、パケット通信網１４０を介して相互に接続されて構成される。マスタ装置１１０およびスレーブ装置１２０、１３０…はいずれも公衆無線通信網の地上局であり、多数の端末機器（図示せず）との間で通信を行っている。
【００４３】
そして、マスタ装置１１０からクロック信号および受信パケットがパケット通信網１４０を介して各スレーブ装置１２０、１３０…に向けて送信される。各スレーブ装置１２０、１３０…はいずれも、図４に示した時刻同期装置１を装備しており、これによってマスタ装置１１０との間で同期した時刻信号（スレーブ時刻）を生成して出力する。
【００４４】
ＩＥＥＥ１５８８ｖ２プロトコルには、受信パケットだけでなく送信パケットも含まれるが、本実施形態は送信パケットには特に依存しないので、図２には受信パケットにまつわる要素のみを図示し、送信パケットにまつわる要素については図示していない。
【００４５】
図４は、図２に示したディジタルＰＬＬ部３０の構成を、より詳しく示す説明図である。ディジタルＰＬＬ部３０は、ＩＥＥＥ１５８８ｖ２プロトコル部１０から入力された１ｐｐｓ信号の位相を監視してパケットジッタの有無を検出する１ｐｐｓ位相監視手段３１、入力された１ｐｐｓ信号からパケットジッタを除去するジッタ除去手段３３、１ｐｐｓ信号を入力された１ｐｐｓ信号とジッタ除去手段３３から出力された１ｐｐｓ信号との間で切り替える１ｐｐｓ信号切替手段３２、パケットワンダを除去するワンダ除去手段３４とを備える。
【００４６】
ジッタ除去手段３３は、逓倍部３３ｌ、位相比較部３３ａ、スリップウィンドウ監視部３３ｂ、ディジタルアンプ部３３ｃ、完全積分器３３ｄ、ホールドオーバ部３３ｅ、選択部３３ｆ、Ｄ／Ａコンバータ部３３ｇ、ＶＣ−ＴＣＸＯ部３３ｈ（Voltage Controlled / Temperature Compensated Crystal Oscillator、電圧制御、温度補償水晶発振器）、８ｋＨｚ分周器３３ｉ、サンプリングクロック逓倍部３３ｊ、および１ｐｐｓ分周器３３ｋを備える。
【００４７】
逓倍部３３ｌは、ＩＥＥＥ１５８８ｖ２プロトコル部１０から入力された１ｐｐｓ信号を逓倍して８ｋＨｚ信号を生成する。位相比較部３３ａは、逓倍部３３ｌから出力された８ｋＨｚ信号と、８ｋＨｚ分周器３３ｉから出力された８ｋＨｚの位相を比較し、位相差が振動する現象であるサイクルスリップ（以後単にスリップという）の有無を検出する。
【００４８】
スリップウィンドウ監視部３３ｂは、位相比較部３３ａがスリップを検出した際、ＶＣＸＯの出力周波数の最大・最小の繰り返しを防止する処理を行う（詳細は後述する）。なお、本明細書ではＶＣ−ＴＣＸＯと後述のＶＣ−ＯＣＸＯとを総称してＶＣＸＯという。
【００４９】
ディジタルアンプ部３３ｃは、スリップウィンドウ監視部３３ｂからの出力信号を増幅する。完全積分器３３ｄは、ディジタルアンプ部３３ｃから出力された二次ループ信号の増幅および積分処理を行う。ホールドオーバ部３３ｅは、完全積分器３３ｄからの出力データを、位相情報を保持して平均化する。
【００５０】
選択部３３ｆは、ＩＥＥＥ１５８８ｖ２パケット検出部２０からの選択信号に応じて、完全積分器３３ｄとホールドオーバ部３３ｅのうちどちらからの出力信号を後続のＤ／Ａコンバータ部３３ｇに出力するかを選択する。Ｄ／Ａコンバータ部３３ｇは、選択部３３ｆからのディジタルデータをアナログ信号に変換する。ＶＣ−ＴＣＸＯ部３３ｈは、Ｄ／Ａコンバータ部３３ｇから出力されたアナログ信号から周波数信号を生成する。
【００５１】
８ｋＨｚ分周器３３ｉは、ＶＣ−ＴＣＸＯ部３３ｈから出力された周波数信号を分周して８ｋＨｚの周波数信号とする。サンプリングクロック逓倍部３３ｊは、ＶＣ−ＴＣＸＯ部３３ｈからの信号を逓倍してサンプリングクロック信号を生成する。このサンプリングクロック信号は、１ｐｐｓ位相監視手段３１、逓倍部３３ｌ、位相比較部３３ａに出力される。１ｐｐｓ分周器３３ｋは、８ｋＨｚ分周器３３ｉから出力された８ｋＨｚ信号から１ｐｐｓ信号を生成する。
【００５２】
ワンダ除去手段３４は、位相比較部３４ａ、スリップウィンドウ監視部３４ｂ、ディジタルアンプ部３４ｃ、完全積分器３４ｄ、ホールドオーバ部３４ｅ、選択部３４ｆ、Ｄ／Ａコンバータ部３４ｇ、ＶＣ−ＯＣＸＯ部３４ｈ（Voltage Controlled / Oven Controlled Crystal Oscillator、電圧制御、オーブン制御型水晶発振器）、１Ｈｚ分周器３４ｉ、およびサンプリングクロック逓倍部３４ｊを備える。
【００５３】
位相比較部３４ａは、１ｐｐｓ信号切替手段３２から出力された１ｐｐｓ信号と、１Ｈｚ分周器３４ｉから出力された１Ｈｚ信号の位相差を検出し、スリップの有無を検出する。スリップウィンドウ監視部３４ｂは、位相比較部３４ａがスリップを検出した際、ＶＣＸＯの出力周波数の最大・最小の繰り返しを防止する処理を行う。
【００５４】
ディジタルアンプ部３４ｃは、スリップウィンドウ監視部３４ｂからの出力信号を増幅する。完全積分器３４ｄは、ディジタルアンプ部３４ｃから出力された二次ループ信号の増幅および積分処理を行う。ホールドオーバ部３４ｅは、完全積分器３４ｄからの出力データを、位相情報を保持して平均化する。
【００５５】
選択部３４ｆは、ＩＥＥＥ１５８８ｖ２パケット検出部２０からの選択信号に応じて、完全積分器３４ｄとホールドオーバ部３４ｅのうちどちらからの出力信号を後続のＤ／Ａコンバータ部３３ｇに出力するかを選択する。Ｄ／Ａコンバータ部３４ｇは、選択部３４ｆからのディジタルデータをアナログ信号に変換する。ＶＣ−ＯＣＸＯ部３４ｈは、Ｄ／Ａコンバータ部３４ｇからのアナログ信号から周波数信号を生成する。
【００５６】
１Ｈｚ分周器３４ｉは、ＶＣ−ＯＣＸＯ部３４ｈから出力された周波数信号を分周して１Ｈｚの周波数信号とする。この１Ｈｚの周波数信号が、要求精度１ｐｐｂ以内を満たすディジタルＰＬＬ部３０の最終的な出力信号（時刻信号）となると同時に、位相差を検出する対象として位相比較部３４ａにも入力される。サンプリングクロック逓倍部３４ｊは、ＶＣ−ＴＣＸＯ部３４ｈからの信号を逓倍してサンプリングクロック信号を生成し、位相比較部３４ａに入力する。
【００５７】
（ディジタルＰＬＬ部の動作）
次に、このディジタルＰＬＬ部３０の動作について説明する。
ＩＥＥＥ１５８８ｖ２プロトコル部１０から出力された１ｐｐｓ信号が１ｐｐｓ位相監視手段３１に入力されると、この１ｐｐｓ位相監視手段３１は、サンプリングクロック逓倍部３３ｊからのサンプリングクロック信号を基準として、１ｐｐｓ信号のジッタの有無を検出して、その検出結果に応じて１ｐｐｓ信号切替手段３２を切り替える。より具体的には、任意のμｓ時間内の１ｐｐｓ信号の揺らぎが閾値以上であればジッタがある、閾値以下であればジッタがないと判断する。また、１ｐｐｓ位相監視手段３１は後述のジッタ振幅情報をスリップウィンドウ監視部３３ｂに対して出力する。
【００５８】
「ジッタがある」と判定された場合、１ｐｐｓ位相監視手段３１はこのジッタを除去するジッタ除去手段３３を有効とするよう、１ｐｐｓ信号切替手段３２を切り替える。ジッタがないと判定された場合、１ｐｐｓ位相監視手段３１はジッタ除去手段３３を通さず、ＩＥＥＥ１５８８ｖ２プロトコル部１０から出力された１ｐｐｓ信号をそのままワンダ除去手段３４で処理するよう、１ｐｐｓ信号切替手段３２を切り替える。
【００５９】
１ｐｐｓ位相監視手段３１が「ジッタがある」と判定した場合の動作を説明する。まず逓倍部３３ｌが、ＩＥＥＥ１５８８ｖ２プロトコル部１０から出力された１ｐｐｓ信号を逓倍して８ｋＨｚ信号とする。ここで出力周波数を８ｋＨｚ（周期１２５μｓ）としたのは、１ｐｐｓ分周器３３ｋで負荷をかける場合、この１ｐｐｓ信号にμｓオーダでジッタ・ワンダなどの揺らぎがあったとしても負荷（ＬＯＡＤ）を正しくかけることができるからである。揺らぎが小さいと考えられる場合には、８ｋＨｚ以外の出力周波数であってもよい。
【００６０】
また、逓倍部３３ｌの逓倍方式は、ＶＣ−ＴＣＸＯ部３３ｈからのサンプリングクロックを元に逓倍する。従って、サンプリングクロック１ｂｉｔ分の逓倍誤差が生じるが、それは、後段のワンダ除去手段３４で十分に除去可能であるので、ここでは特に問題とはしないこととする。
【００６１】
位相比較部３３ａは、逓倍部３３ｌからの８ｋＨｚ信号と、８ｋＨｚ分周器３３ｉからの８ｋＨｚ信号との間で位相を比較してスリップの有無を検出し、その結果をスリップウィンドウ監視部３３ｂに入力する。
【００６２】
図５は、図４に示したＶＣ−ＴＣＸＯ部３３ｈからの出力周波数の変化について示すグラフである。位相比較部３３ａでスリップが検出された場合、ＶＣ−ＴＣＸＯ部３３ｈからの出力周波数は、この図５に示すような変化を生じて、引き込み時間に大きな影響を及ぼすこととなる。スリップウィンドウ監視部３３ｂは、これを回避するために設けられている。
【００６３】
図６は、図４に示したスリップウィンドウ監視部３３ｂの動作について示すグラフである。横軸は位相比較部３３ａで比較された８ｋＨｚ信号の位相差を示す位相比較データ（単位ビット）、縦軸は出力周波数である。ここで、横軸の位相比較データが−４８〜−３２を「範囲Ａ」、−３２〜＋３２を「範囲Ｂ」、＋３２〜＋４８を「範囲Ｃ」と各々定義する。スリップウィンドウ監視部３３ｂは、位相比較部３３ａから出力された比較データが範囲Ａまたは範囲Ｃに入った場合、強制的に範囲Ｂに戻すように動作する。この動作により、ＶＣ−ＴＣＸＯ部３３ｈの出力周波数が図５に示すような変化をすることを回避する。
【００６４】
図６に示した例でいえば、１ｐｐｓ位相監視手段３１で検出されたジッタの振幅が１６ビット以内でない場合、位相比較データを３２ビット目に戻さないと出力周波数が図５のようになる。そのためスリップウィンドウ監視部３３ｂは、位相比較データが４８ビットを越えた場合に、強制的にこれを３２ビットに戻す「位相立て直し」信号を位相比較部３３ａに出力する。
【００６５】
その際、スリップウィンドウ監視部３３ｂは、１ｐｐｓ位相監視手段３１から出力されたジッタ振幅情報を利用し、その分のカウンタ情報を予め設けてある。図６に示した例では、通常は範囲Ｂ、即ち±３２ビット以内の位相比較データによって動作するが、実際には１６ビットのジッタ振幅を（事前のシステム的検討によって）見込んで、範囲Ａおよび範囲Ｃを設けている。この位相立て直しの動作によって、引き込み時間を短くする効果を得ている。
【００６６】
続いて、スリップウィンドウ監視部３３ｂからのデータ信号が、ディジタルアンプ部３３ｃで増幅処理される。この処理は一般的に比例動作処理と言われ、技術的には既知である。その後、ディジタルアンプ部３３ｃからの出力されたデータ信号が完全積分器３３ｄに入力され、積分処理される。完全積分器とした理由は定常位相誤差をゼロとするためである。本技術も既知である。
【００６７】
完全積分器３３ｄからのデータはホールドオーバ部３３ｅに備えられたホールドオーババッファにコピーされる。そして選択部３３ｆは、ＩＥＥＥ１５８８ｖ２パケット検出部２０からの選択信号に応じて、完全積分器３３ｄとホールドオーバ部３３ｅのうちのいずれを後段に出力するかを決定する。本実施例では、ホールドオーバ機能には直接着目していないので、詳しくは説明しないこととする。
【００６８】
選択部３３ｆによって選択されたデータ信号がＤ／Ａコンバータ部３３ｇに入力され、ディジタル・アナログ変換される。Ｄ／Ａコンバータ部３３ｇから出力されたアナログデータ信号は、ＶＣ−ＴＣＸＯ部３３ｈで周波数変換される。ＶＣ−ＴＣＸＯ部３３ｈから出力された周波数信号は、８ｋＨｚ分周器３３ｉとサンプリングクロック逓倍部３３ｊに入力される。
【００６９】
８ｋＨｚ分周器３３ｉでは、ＶＣ−ＴＣＸＯ部３３ｈからの周波数信号を８ｋＨｚに変換し、サンプリングクロック逓倍部３３ｊでは、位相比較部３３ａと１ｐｐｓ位相監視手段３１の動作のための逓倍クロックを生成する。逓倍する理由は、ＰＬＬの高精細制御化と１ｐｐｓ→８ｋＨｚ逓倍の高精度化である。一般的なＶＣ−ＴＣＸＯの中心周波数は、１０ＭＨｚ前後である。１０ＭＨｚでサンプリングすると、１００ｎｓの誤差が発生する。このためサンプリングクロック逓倍部３３ｊでは、例えば１０逓倍して１０ｎｓ誤差にするなどして、サンプリング誤差を低減する。
【００７０】
１ｐｐｓ分周器３３ｋでは、８ｋＨｚ分周器３３ｉからの８ｋＨｚ信号を分周して、１ｐｐｓ信号を生成する。この場合、元の１ｐｐｓ信号に位相同期する必要があるので、元の１ｐｐｓ信号で負荷をかけ、１ｐｐｓ信号の位相を確保しながら、ジッタを除去する。
【００７１】
次に１ｐｐｓ信号切替手段３２以降の動作を説明する。１ｐｐｓ信号切替手段３２では、１ｐｐｓ分周器３３ｋからのジッタ除去された１ｐｐｓ信号と、入力された元の１ｐｐｓ信号とが入力される。そして、この両者のうちいずれをワンダ除去手段３４に出力するかを、１ｐｐｓ位相監視手段３１から出力された切り替え信号によって切り替える。１ｐｐｓ位相監視手段３１で「閾値以上のジッタがある」と判定された場合には１ｐｐｓ分周器３３ｋからのジッタ除去された１ｐｐｓ信号が選択され、「閾値以上のジッタがない」と判定された場合には元の１ｐｐｓ信号が選択される。
【００７２】
ワンダ除去手段３４で、位相比較部３４ａは、１ｐｐｓ信号切替手段３２からの出力と１Ｈｚ分周器３４ｉからの１Ｈｚ信号との間で位相を比較してスリップの有無を検出し、その結果をスリップウィンドウ監視部３４ｂに入力する。
【００７３】
スリップウィンドウ監視部３４ｂは、前述したジッタ除去手段３３のスリップウィンドウ監視部３３ｂと同様に動作する。これも、位相比較部３４ａから出力された比較データが図６のＣに示す範囲に入った場合、強制的にＢ〜Ｃの範囲内の値に戻すように動作する。この動作により、ＶＣ−ＯＣＸＯ部３４ｈの出力周波数が図５に示すような変化をすることを回避する。ただし、このスリップウィンドウ監視部３４ｂは、１ｐｐｓ位相監視手段３１からの振幅情報を基にした動作は特にしない。その理由は、この段階での信号は既にジッタが除去されているので、任意のスリップウィンドウ監視で特に問題ないと考えられるからである。
【００７４】
続いて、スリップウィンドウ監視部３４ｂからのデータ信号が、ディジタルアンプ部３４ｃで増幅処理される。この処理は一般的に比例動作処理と言われ、技術的には既知である。その後、ディジタルアンプ部３４ｃからの出力されたデータ信号が完全積分器３４ｄに入力され、積分処理される。完全積分器とした理由は定常位相誤差をゼロとするためである。本技術も既知である。
【００７５】
完全積分器３４ｄからのデータはホールドオーバ部３４ｅに備えられたホールドオーババッファにコピーされる。そして選択部３４ｆは、ＩＥＥＥ１５８８ｖ２パケット検出部２０からの選択信号に応じて、完全積分器３４ｄとホールドオーバ部３４ｅのうちのいずれを後段に出力するかを決定する。ここでも、ホールドオーバ機能には直接着目していないので、詳しくは説明しないこととする。
【００７６】
選択部３４ｆによって選択されたデータ信号がＤ／Ａコンバータ部３４ｇに入力され、ディジタル・アナログ変換される。Ｄ／Ａコンバータ部３４ｇから出力されたアナログデータ信号は、ＶＣ−ＯＣＸＯ部３４ｈで周波数変換される。ＶＣ−ＯＣＸＯ部３４ｈから出力された周波数信号は、１Ｈｚ分周器３４ｉとサンプリングクロック逓倍部３４ｊに入力される。
【００７７】
１Ｈｚ分周器３４ｉでは、ＶＣ−ＯＣＸＯ部３４ｈからの周波数信号を１Ｈｚに変換して、この１Ｈｚの周波数信号が要求精度１ｐｐｂ以内を満たすディジタルＰＬＬ部３０の最終的な出力信号（時刻信号）となると同時に、位相差を検出する対象として位相比較部３４ａにも入力される。
【００７８】
サンプリングクロック逓倍部３４ｊでは、位相比較部３４ａの動作のための逓倍クロックを生成する。逓倍する理由は、ＰＬＬの高精細制御化である。一般的なＶＣ−ＯＣＸＯの中心周波数は、１０ＭＨｚ前後である。１０ＭＨｚでサンプリングすると、１００ｎｓの誤差が発生するため、例えば、１０逓倍し、１０ｎｓ誤差にするなどして、サンプリング誤差を最小限とする。
【００７９】
（フローチャート）
図７は、図４に示したディジタルＰＬＬ部３０の動作について示すフローチャートである。ＩＥＥＥ１５８８ｖ２プロトコル部１０から１ｐｐｓ信号が入力されると（ステップＳ２０１）、まず１ｐｐｓ位相監視手段３１がその１ｐｐｓ信号を監視して、パケットジッタの有無について判断する（ステップＳ２０２）。その判断結果は、１ｐｐｓ信号切替手段３２に出力される。
【００８０】
パケットジッタがあると判断されれば、１ｐｐｓ信号切替手段３２は入力をジッタ除去手段３３側に切り替え、入力された１ｐｐｓ信号のパケットジッタをジッタ除去手段３３で除去してから（ステップＳ２０３）ワンダ除去手段３４でパケットワンダを除去して出力する（ステップＳ２０４）。パケットジッタがないと判断されれば、１ｐｐｓ信号切替手段３２は入力を１ｐｐｓ信号側に切り替え、入力された１ｐｐｓ信号をそのままワンダ除去手段３４でパケットワンダを除去して出力する（ステップＳ２０４）。
【００８１】
この１ｐｐｓ位相監視手段３１および１ｐｐｓ信号切替手段３２の動作は、論理演算回路などによってハードウェア的に構成してもよいし、またマイクロプロセッサで動作するプログラムなどによってソフトウェア的に構成してもよい。
【００８２】
（実施形態の全体的な動作）
次に、上記の実施形態の全体的な動作について説明する。
本実施形態に係る時刻同期方法は、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、入力された時刻信号のパケットジッタの有無を位相監視手段が判断し（図７・ステップＳ２０１〜２０２）、入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し（図７・ステップＳ２０３〜２０４）、入力された時刻信号にパケットジッタがないと判断された場合に信号切り替え手段が当該時刻信号を直接ワンダ除去手段に通してパケットワンダを除去する（図７・ステップＳ２０４）。
【００８３】
ここで、上記各動作ステップについては、これをコンピュータで実行可能にプログラム化し、これらを前記各ステップを直接実行するディジタルＰＬＬ部３０の備えるプロセッサに実行させるようにしてもよい。本プログラムは、非一時的な記録媒体、例えば、ＤＶＤ、ＣＤ、フラッシュメモリ等に記録されてもよい。その場合、本プログラムは、記録媒体からコンピュータによって読み出され、実行される。
この動作により、本実施形態は以下のような効果を奏する。
【００８４】
本実施形態に係るディジタルＰＬＬ部３０は、ジッタ除去手段３３およびワンダ除去手段３４という二重のＰＬＬ回路を設けている。そして、１ｐｐｓ位相監視手段３１によって入力された時刻信号（１ｐｐｓ信号）の位相を監視してパケットジッタの有無を検出し、パケットジッタがあると判断された場合には１ｐｐｓ信号切替手段３２によって時刻信号をジッタ除去手段３３およびワンダ除去手段３４の両方に通し、パケットジッタがないと判断された場合には１ｐｐｓ信号切替手段３２によって時刻信号をワンダ除去手段３４のみに通すように構成している。
【００８５】
これによって、本実施形態では時刻信号からパケットジッタ・ワンダを有効に除去して周波数揺らぎを１ｐｐｂ以下に低減することができる。かつ、引き込み時間を短くして、安定した時刻同期の動作を実現することを可能にしている。本実施形態は、ＩＥＥＥ１５８８ｖ２プロトコル自体の変更は不要であり、かつ時刻精度安定化のための外部ソフトウェアなども不要であるので、ごくシンプルな構成で実施することができる。
【００８６】
より具体的には、ジッタ除去手段３３では１ｐｐｓ信号のジッタを除去するために、逓倍部３３ｌによって入力された１ｐｐｓ信号を逓倍して８ｋＨｚ程度の周波数にする。こうすることによって、ＰＬＬの制御間隔に早くなり、ジッタの除去と高速引き込みが可能となる。ただし、８ｋＨｚまで逓倍したことによって、１ｐｐｓ信号の位相がフリーとなり、そのままでは時刻の同期ができなくなる。
【００８７】
そこで本実施形態では、８ｋＨｚ分周器３３ｉで分周されて生成された８ｋＨｚ信号を１ｐｐｓ分周器３３ｋでさらに分周して、元の１ｐｐｓ信号で負荷（ＬＯＡＤ）をかけて１ｐｐｓ信号の位相を確保しながらジッタを除去する。このようにすることによって、８ｋＨｚに逓倍しても元の１ｐｐｓ信号に完全に位相同期することが可能である。
【００８８】
このジッタ除去手段３３ではジッタしか除去できないので、さらにワンダ除去手段３４を設けている。このワンダ除去手段３４によってワンダを除去し、揺らぎを除去した１ｐｐｓ信号を再生することが可能となる。また、ジッタ除去手段３３で生じうるサンプリングクロック１ｂｉｔ分の逓倍誤差も、このワンダ除去手段３４で十分に除去できる。
【００８９】
これまで本発明について図面に示した特定の実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができる。
【００９０】
上述した実施形態について、その新規な技術内容の要点をまとめると、以下のようになる。なお、上記実施形態の一部または全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
【００９１】
（付記１）  入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であって、
前記入力された時刻信号のパケットジッタの有無を判断する位相監視手段と、
前記時刻信号からパケットジッタを除去するジッタ除去手段と、
前記時刻信号からパケットワンダを除去するワンダ除去手段と、を備えると共に、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号を前記ジッタ除去手段に通してから前記ワンダ除去手段に通し、前記入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接前記ワンダ除去手段に通す信号切り替え手段とを有すること、
を特徴とする位相同期回路。
【００９２】
（付記２）  前記ジッタ除去手段が、
前記入力された時刻信号をより高い周波数に変換する逓倍処理を行う逓倍部と、
前記逓倍処理をされた時刻信号を積分する完全積分器と、
積分された前記時刻信号をアナログ信号に変換するＤ／Ａコンバータと、
前記アナログ信号から周波数信号を生成する水晶発振器と、
生成された前記周波数信号を分周して元の前記時刻信号と同一周波数の信号を生成する分周器とを有すること、
を特徴とする付記１に記載の位相同期回路。
【００９３】
（付記３）  前記ジッタ除去手段が、
前記逓倍部および前記分周器から出力される時刻信号の位相を比較してサイクルスリップを検出する位相比較部と、
前記サイクルスリップが検出された場合に、検出された位相比較データが所定の範囲を超えた分を強制的に当該所定の範囲に戻す位相立て直し処理を行うスリップウィンドウ監視部とを有すること、
を特徴とする付記２に記載の位相同期回路。
【００９４】
（付記４）  前記ジッタ除去手段の前記分周器が、
生成された前記周波数信号を分周して前記位相比較部に出力する第一段と、
前記第一段の出力信号をさらに分周して元の前記時刻信号と同一周波数とする第二段とからなること、
を特徴とする付記２に記載の位相同期回路。
【００９５】
（付記５）  前記ジッタ除去手段の前記スリップウィンドウ監視部が、前記位相監視手段から出力されるジッタ振幅情報に基づいて前記位相立て直し処理を行うものであること、を特徴とする付記３に記載の位相同期回路。
【００９６】
（付記６）  前記ジッタ除去手段が、
前記水晶発振器から出力される時刻信号に逓倍処理を行って前記位相監視手段、前記逓倍部、および前記位相比較部の動作用クロック信号として出力するサンプリングクロック逓倍部を有すること、
を特徴とする付記３に記載の位相同期回路。
【００９７】
（付記７）  前記ジッタ除去手段が、
前記完全積分器の位相情報を保持するホールドオーバ部と、
外部からのホールドオーバ制御信号に基づいて前記完全積分器および前記ホールドオーバ部のいずれからの出力信号を前記Ｄ／Ａコンバータに通すかを切り替える選択部とを有すること、
を特徴とする付記２に記載の位相同期回路。
【００９８】
（付記８）  外部から受信するクロック信号および受信パケットに応じて時刻信号を生成し、複数拠点間の周波数タイミングを同期させる時刻同期装置であって、
特定の通信プロトコルに従って通信パケットを受信し、これに従って前記時刻信号を生成するパケット受信部と、
前記受信パケットを常時監視し、シンク（Sync）メッセージが当該受信パケットに含まれているか否かを検出するパケット検出部と、
前記シンク(Sync)メッセージに従って前記時刻信号から周波数揺らぎ成分を除去する位相同期回路と、
を備えると共に、
前記位相同期回路が付記１ないし付記７のうちいずれか１項に記載の位相同期回路であること、を特徴とする時刻同期装置。
【００９９】
（付記９）  前記位相同期回路が、前記時刻信号の位相情報を保持するホールドオーバ機能を備えると共に、
前記パケット検出部が前記受信パケットに含まれるシンク(Sync)メッセージの有無に応じて前記位相同期回路の前記ホールドオーバ機能の動作を制御すること、
を特徴とする付記８に記載の時刻同期装置。
【０１００】
（付記１０）  入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、
前記入力された時刻信号のパケットジッタの有無を位相監視手段が判断し、
前記入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し、
前記入力された時刻信号にパケットジッタがないと判断された場合に前記信号切り替え手段が当該時刻信号を直接前記ワンダ除去手段に通してパケットワンダを除去すること、
を特徴とする位相同期方法。
【０１０１】
（付記１１）  入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、
前記位相同期回路が備えるプロセッサに、
前記入力された時刻信号のパケットジッタの有無を判断する手順、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号のパケットジッタを除去してからパケットワンダを除去する手順、
および前記入力された時刻信号にパケットジッタがないと判断された場合に直接当該時刻信号のパケットワンダを除去するする手順を実行させること、
を特徴とする位相同期プログラム。
【産業上の利用可能性】
【０１０２】
本発明は、実施形態で記載したＬＴＥの地上局以外にも、たとえばＧＰＳ（Global Positioning System）の受信機など、特に高精度の時刻同期が要求される用途において利用可能である。
【符号の説明】
【０１０３】
Ａ  位相同期回路
Ａ１  位相監視手段
Ａ２、３３  ジッタ除去手段
Ａ３、３４  ワンダ除去手段
Ａ４  信号切り替え手段
１  時刻同期装置
１０  ＩＥＥＥ１５８８ｖ２プロトコル部
２０  ＩＥＥＥ１５８８ｖ２パケット検出部
３０  ディジタルＰＬＬ部
３３ａ、３４ａ  位相比較部
３３ｂ、３４ｂ  スリップウィンドウ監視部
３３ｃ、３４ｃ  ディジタルアンプ部
３３ｄ、３４ｄ  完全積分器
３３ｅ、３４ｅ  ホールドオーバ部
３３ｆ、３４ｆ  選択部
３３ｇ、３４ｇ  Ｄ／Ａコンバータ部
３３ｈ  ＶＣ−ＴＣＸＯ部
３３ｉ  ８ｋＨｚ分周器
３３ｊ、３４ｊ  サンプリングクロック逓倍部
３３ｋ  １ｐｐｓ分周器
３３ｌ  逓倍部
３４ｈ  ＶＣ−ＯＣＸＯ部
３４ｉ  １Ｈｚ分周器
１００  無線通信システム
１１０  マスタ装置
１２０、１３０  スレーブ装置
１４０  パケット通信網
【図１】
2014143653.tif 000003
【図２】
2014143653.tif 000004
【図３】
2014143653.tif 000005
【図４】
2014143653.tif 000006
【図５】
2014143653.tif 000007
【図６】
2014143653.tif 000008
【図７】
2014143653.tif 000009
【図８】
2014143653.tif 000010