(57)【要約】【課題】コストの増大やサイズの大型化を抑えてＳ／Ｎ比を向上する。【解決手段】光電変換素子１と、積分回路３と、ＣＰＵ２１とを備え、積分回路３が、光電変換素子１からの電流信号に応じた電荷を蓄積可能な第１コンデンサ１１と、第１コンデンサ１１の電荷の蓄積と放電とを切り替える第１スイッチ１３と、第１コンデンサ１１から放電された電荷および光電変換素子１からの電流信号に応じた電荷を蓄積可能な第２コンデンサ１５と、第２コンデンサ１５の電荷の蓄積と放電とを切り替える第２スイッチ１７とを備え、ＣＰＵ２１が、光電変換素子１から出力された電流信号の全てを積分して積分値に反映されるように、第１スイッチ１３および第２スイッチ１７を制御する光検出回路１０を提供する。【選択図】図１
2014158253.tif 000002
【特許請求の範囲】
【請求項１】
受けた光量に応じた大きさの電流信号を出力する光電変換部と、
該光電変換部から出力された電流信号を積分して積分値を出力する積分回路と、
該積分回路による電流信号の積分動作を制御する制御部とを備え、
前記積分回路が、前記光電変換部からの電流信号に応じた電荷を蓄積可能な第１コンデンサと、該第１コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第１切替部と、前記第１コンデンサから放電された電荷および前記光電変換部からの電流信号に応じた電荷を蓄積可能な第２コンデンサと、該第２コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第２切替部とを備え、
前記制御部が、前記光電変換部から出力された電流信号の全てを積分して前記積分値に反映されるように、前記第１切替部および前記第２切替部を制御する光検出回路。
【請求項２】
前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサに蓄積されている電荷に応じた前記積分値を出力させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御する請求項１に記載の光検出回路。
【請求項３】
前記制御部が、前記第１コンデンサにより電荷を蓄積し、該第１コンデンサによる電荷の蓄積を開始してから所定時間経過後に前記第２コンデンサから電荷を放電させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサに蓄積されている電荷に応じた前記積分値を出力させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御する請求項１に記載の光検出回路。
【請求項４】
前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させ、該第２コンデンサを電荷の蓄積に切り替えてから所定時間経過後に前記第１コンデンサを電荷の放電に切り替え、該第１コンデンサから電荷を放電させる直前に前記第２コンデンサに蓄積されている電荷に応じた第１の前記積分値を出力させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサから電荷を放電させる直前に該第２のコンデンサに蓄積されている電荷に応じた第２の前記積分値を出力させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御し、前記第２の積分値から前記第１の積分値を減算する請求項１に記載の光検出回路。
【請求項５】
前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させ、該第２コンデンサを電荷の蓄積に切り替えてから所定時間経過後に前記第１コンデンサを電荷の放電に切り替える第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御し、
前記積分回路が、前記第２積分期間において前記第２コンデンサから電荷を放電する直前に該第２コンデンサに蓄積されていた第２の前記電荷と、前記第１積分期間において前記第１コンデンサから電荷を放電する直前に前記第２コンデンサに蓄積されていた第１の前記電荷との差分に応じた前記積分値を出力する差分増幅部を備える請求項１に記載の光検出回路。
【請求項６】
前記積分回路から出力された前記積分値をＡ／Ｄ変換するＡ／Ｄ変換部と、
該Ａ／Ｄ変換部によりＡ／Ｄ変換された前記積分値をＤ／Ａ変換して前記積分回路に再入力可能なＤ／Ａ変換部とを備え、
前記積分回路が、前記第１積分期間において、前記第１の電荷に応じた第１の前記積分値を出力するとともに、前記第２積分期間において、前記第２の電荷と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換され前記Ｄ／Ａ変換部によりＤ／Ａ変換されて再入力された前記第１の積分値に応じた前記第１の電荷との差分に応じた第２の前記積分値を前記差分増幅部により出力する請求項５に記載の光検出回路。
【請求項７】
前記積分回路から出力された前記積分値を１ピクセルごとに抽出して前記積分回路に再入力可能な抽出部を備え、
前記積分回路が、前記第１積分期間において、前記第１の電荷に応じた第１の前記積分値を出力し、前記第２積分期間において、１ピクセルごとに、前記第２の電荷と、前記抽出部により抽出されて再入力された前記第１の積分値に応じた前記第１の電荷との差分に応じた第２の前記積分値を前記差分増幅部により出力する請求項５に記載の光検出回路。
【請求項８】
標本に光を照射して該標本からの微弱光を集光させる顕微鏡装置と、
該顕微鏡装置により集光された前記標本からの微弱光を前記光電変換部により検出する請求項１から請求項７のいずれかに記載の光検出回路とを備える顕微鏡システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出回路および顕微鏡システムに関するものである。
【背景技術】
【０００２】
従来、ＬＳＭ（走査型レーザ顕微鏡）等に用いられ、光検出器から出力された出力信号を積分増幅する積分回路を備える光検出回路が知られている（例えば、特許文献１および特許文献２参照。）。積分回路では、ピクセルクロックごとに各画素の出力信号を順に積分し、積分した信号を積分後にリセットする動作が行われている。
【０００３】
ＬＳＭでは、積分回路において各画素の出力信号を順に積分していく際に、積分した信号をリセットするリセット時間がピクセルクロック１周期の間に必ず必要であり、そのリセット時間の分だけ積分時間が短くなるため、積分によるＳ／Ｎ比向上改善効果が小さくなるという問題があった。
【０００４】
これに対し、特許文献１および特許文献２に記載の積分回路は、光検出器の輝度信号を入力して積分する複数の積分回路と、これら複数の積分回路の出力を加算する加算器とを備え、クロックの１周期を複数の期間に区分した各期間に相当する時間を積分回路の積分期間として積分動作をさせ、その各期間において積分回路を順に切り換えながら輝度信号を積分するとともに積分期間の次の期間において積分回路を順にリセットし、加算器によりクロック１周期の全積分回路の出力を加算することにより、積分によるＳ／Ｎ比向上改善効果を向上することとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４４０７４２３号公報
【特許文献２】特開２０００−２６２５１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１および特許文献２に記載の光検出回路は、複数の積分回路とこれらの積分回路の出力を加算する加算器を用いるため、実装面積が大きくなり、また、高価な部品も必要になる。そのため、コストが増大するとともにサイズが大型化してしまうという不都合がある。
【０００７】
本発明は上述した事情に鑑みてなされたものであって、コストが増大したりサイズが大型化したりすることなくＳ／Ｎ比を向上することができる光検出回路およびこれを備える顕微鏡システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、受けた光量に応じた大きさの電流信号を出力する光電変換部と、該光電変換部から出力された電流信号を積分して積分値を出力する積分回路と、該積分回路による電流信号の積分動作を制御する制御部とを備え、前記積分回路が、前記光電変換部からの電流信号に応じた電荷を蓄積可能な第１コンデンサと、該第１コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第１切替部と、前記第１コンデンサから放電された電荷および前記光電変換部からの電流信号に応じた電荷を蓄積可能な第２コンデンサと、該第２コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第２切替部とを備え、前記制御部が、前記光電変換部から出力された電流信号の全てを積分して前記積分値に反映されるように、前記第１切替部および前記第２切替部を制御する光検出回路を提供する。
本発明においては、前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサに蓄積されている電荷に応じた前記積分値を出力させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御する光検出回路を提供することとしてもよい。
【０００９】
本発明によれば、制御部により、第１切替部および第２切替部が制御されて、第１コンデンサにより電荷を蓄積する第１積分期間と、第２コンデンサにより電荷を蓄積する第２積分期間とが交互に切り替えられることで、光電変換部から出力された電流信号が積分回路により時間で積分されて積分値が出力される。
【００１０】
この場合において、コンデンサは、蓄積した電荷を放電する放電時間中は光電変換回路から出力された電流信号に応じた電荷を蓄積することができないが、本発明は、積分回路により、第１積分期間において第２コンデンサから電荷を放電させている間に光電変換部から出力される電流信号に応じた電荷を第１コンデンサによって蓄積しておき、第２積分期間において光電変換部から出力される電流信号に応じた電荷と第１積分期間中に第１コンデンサに蓄積しておいた電荷とを第２コンデンサによって蓄積して、この第２コンデンサに蓄積されている電荷に応じた積分値を出力することで、第１コンデンサおよび第２コンデンサにより互いの放電時間中に光電変換部から出力される電流信号に応じた電荷を積分値に反映させることができる。
【００１１】
これにより、第１コンデンサおよび第２コンデンサの放電時間に起因して積分時間が短くなるのを防ぎ、微弱光を高感度かつ高Ｓ／Ｎ比特性で増幅することができる。したがって、単一の積分回路に若干の回路を追加するだけで済み、コストの増大やサイズの大型化を抑えてＳ／Ｎ比を向上することができる。
【００１２】
上記発明においては、前記制御部が、前記第１コンデンサにより電荷を蓄積し、該第１コンデンサによる電荷の蓄積を開始してから所定時間経過後に前記第２コンデンサから電荷を放電させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサに蓄積されている電荷に応じた前記積分値を出力させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御することとしてもよい。
【００１３】
第１コンデンサによる電荷の蓄積と第２コンデンサからの電荷の放電とを同時に始めると、第２コンデンサに蓄積されている電荷の増加に伴い上昇中の積分値をＡ／Ｄ変換等させることになる。これに対し、本発明によれば、第１コンデンサによる電荷の蓄積を開始してから所定時間経過後に第２コンデンサから電荷を放電させることで、第２コンデンサに蓄積されている電荷の増加が終了して一定になった積分値をＡ／Ｄ変換等させることができる。これにより、積分回路から出力する積分値を安定的かつ高精度にＡ／Ｄ変換等させることができる。
【００１４】
上記発明においては、前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させ、該第２コンデンサを電荷の蓄積に切り替えてから所定時間経過後に前記第１コンデンサを電荷の放電に切り替え、該第１コンデンサから電荷を放電させる直前に前記第２コンデンサに蓄積されている電荷に応じた第１の前記積分値を出力させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサから電荷を放電させる直前に該第２のコンデンサに蓄積されている電荷に応じた第２の前記積分値を出力させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御し、前記第２の積分値から前記第１の積分値を減算することとしてもよい。
【００１５】
第１積分期間における第２コンデンサによる電荷の放電を電荷の蓄積に切り替えてから第１コンデンサによる電荷の蓄積を電荷の放電に切り替えるまでの間は、第１コンデンサおよび第２コンデンサの両方が電荷を蓄積している状態であるため、第２切替部の動作によって発生するチャージインジェクションによる電荷のみが前記第２コンデンサへ流れる。チャージインジェクションとは、スイッチがオン状態からオフ状態に遷移した時に、スイッチ内の電荷が回路内に流れ込んでしまう現象をいう。このチャージインジェクションによる電荷は、第２積分期間において積分回路から出力される第２の積分値に誤差として含まれる。
【００１６】
ここで、第１コンデンサに蓄積された電荷が放電される直前は、第２切替部の動作によって発生したチャージインジェクションによる電荷のみが第２コンデンサに蓄積されているので、第１の積分値は第２切替部のチャージインジェクションによる電荷に相当する。
したがって、制御部により第２の積分値から第１の積分値を減算することで、積分回路により積分増幅して得られる積分値から第２切替部のチャージインジェクションによる誤差の影響を除去し、感度特性およびＳ／Ｎ比特性の向上を図ることができる。
【００１７】
上記発明においては、前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させ、該第２コンデンサを電荷の蓄積に切り替えてから所定時間経過後に前記第１コンデンサを電荷の放電に切り替える第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積させる第２積分期間とを交互に切り替えるよう第１切替部および第２切替部を制御し、前記積分回路が、前記第２積分期間において前記第２コンデンサから電荷を放電する直前に該第２コンデンサに蓄積されていた第２の前記電荷と、前記第１積分期間において前記第１コンデンサから電荷を放電する直前に前記第２コンデンサに蓄積されていた第１の前記電荷との差分に応じた前記積分値を出力する差分増幅部を備えることとしてもよい。
【００１８】
第１コンデンサに蓄積された電荷が放電される直前は、第２切替部の動作によって発生したチャージインジェクションによる電荷のみが第１の電荷として第２コンデンサに蓄積されている。一方、第２コンデンサに蓄積された電荷が放電される直前は、第１積分期間および第２積分期間に光電変換部から出力された電流信号に応じた電荷および第２切替部の動作によって発生するチャージインジェクションによる電荷が第２の電荷として第２コンデンサに蓄積されている。
【００１９】
したがって、差動増幅部により、第２積分期間において積分増幅する第２の電荷から第２切替部のチャージインジェクションによる誤差の影響を除去した積分値が出力される。これにより、積分回路から出力した積分値をＡ／Ｄ変換する場合に、チャージインジェクションによる誤差の影響を除去した分だけ、Ａ／Ｄ変換部のダイナミックレンジを有効活用することができる。
【００２０】
上記発明においては、前記積分回路から出力された前記積分値をＡ／Ｄ変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部によりＡ／Ｄ変換された前記積分値をＤ／Ａ変換して前記積分回路に再入力可能なＤ／Ａ変換部とを備え、前記積分回路が、前記第１積分期間において、前記第１の電荷に応じた第１の前記積分値を出力するとともに、前記第２積分期間において、前記第２の電荷と、前記Ａ／Ｄ変換部によりＡ／Ｄ変換され前記Ｄ／Ａ変換部によりＤ／Ａ変換されて再入力された前記第１の積分値に応じた前記第１の電荷との差分に応じた第２の前記積分値を前記差分増幅部により出力することとしてもよい。
【００２１】
このように構成することで、Ａ／Ｄ変換部において、ダイナミックレンジを有効活用して第１の積分値および第２の積分値をそれぞれＡ／Ｄ変換することができる。
【００２２】
本発明は、標本に光を照射して該標本からの微弱光を集光させる顕微鏡装置と、該顕微鏡装置により集光された前記標本からの微弱光を前記光電変換部により検出する上記いずれかの光検出回路とを備える顕微鏡システムを提供する。
【００２３】
本発明によれば、検出した微弱光を高感度かつ高Ｓ／Ｎで増幅可能な光検出回路により、顕微鏡装置を介して標本を高精度かつ詳細に観察することができる。
【発明の効果】
【００２４】
本発明によれば、コストが増大したりサイズが大型化したりすることなくＳ／Ｎ比を向上することができるという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態に係る光検出回路の概略構成図である。
【図２】図１の光検出回路における積分回路の動作を示すタイミングチャートである。
【図３】本発明の第１実施形態の変形例に係る光検出回路における積分回路の動作を示すタイミングチャートである。
【図４】本発明の第２実施形態に係る光検出回路における積分回路の動作を示すタイミングチャートである。
【図５】本発明の第２実施形態の第１変形例に係る光検出回路の概略構成図である。
【図６】本発明の第２実施形態の第２変形例に係る光検出回路の概略構成図である。
【図７】図６の光検出回路における積分回路の動作を示すタイミングチャートである。
【図８】本発明の第３実施形態に係る光検出回路の概略構成図である。
【発明を実施するための形態】
【００２６】
〔第１実施形態〕
以下、本発明の第１実施形態に係る光検出回路について、図面を参照して説明する。
本実施形態に係る光検出回路１０は、図１に示すように、標本（図示略）からの光を受光して電流信号を出力するＰＭＴ（光電子増倍管）のような光電変換素子（光電変換部）１と、光電変換素子１から出力された電流信号を積分して積分値を出力する積分回路３と、積分回路３から出力された電流信号の積分値をＡ／Ｄ変換するＡ／Ｄ変換回路５と、これらの積分回路３およびＡ／Ｄ変換回路５を制御する制御装置７とを備えている。
【００２７】
積分回路３は、光電変換素子１から送られてくる電流信号に応じた電荷を蓄積可能な第１コンデンサ１１と、第１コンデンサ１１による電荷の蓄積と蓄積した電荷の放電とを切り替える第１スイッチ（第１切替部）１３と、第１コンデンサ１１から放電された電荷および光電変換素子１から送られてくる電流信号に応じた電荷を蓄積可能な第２コンデンサ１５と、第２コンデンサ１５による電荷の蓄積と蓄積した電荷の放電とを切り替える第２スイッチ（第２切替部）１７と、オペアンプ等の増幅回路１９とを備えている。
【００２８】
第１スイッチ１３は、所定の制御信号（以下、「第１リセットＣＬＫ」という。）によって開閉（ＯＰＥＮ／ＣＯＬＳＥ）するようになっている。例えば、第１スイッチ１３は、第１リセットＣＬＫがＨＩの期間に閉じて（ＣＬＯＳＥ）、ＬＯＷの期間に開く（ＯＰＥＮ）ようになっている。
【００２９】
これにより、第１スイッチ１３が開いた状態では、光電変換素子１からの電流信号に応じた電荷が第１コンデンサ１１に蓄積される。一方、第１スイッチ１３が閉じると、第１コンデンサ１１に蓄積されている電荷が放電されるようになっている。
【００３０】
第２スイッチ１７は、所定の制御信号（以下、「第２リセットＣＬＫ」という。）によって開閉（ＯＰＥＮ／ＣＬＯＳＥ）するようになっている。例えば、第２スイッチ１７は、第２リセットＣＬＫがＨＩの期間に閉じて（ＣＬＯＳＥ）、ＬＯＷの期間に開く（ＯＰＥＮ）ようになっている。
【００３１】
これにより、第２スイッチ１７が開いた状態では、第１コンデンサ１１から放電された電荷と光電変換素子１からの電流信号に応じた電荷が第２コンデンサ１５に蓄積され、第２コンデンサ１５に蓄積されている電荷に応じた積分値が出力されるようになっている。一方、第２スイッチ１７が閉じると、第２コンデンサ１５に蓄積されている電荷が放電され、積分値出力がリセットされるようになっている。
【００３２】
第１スイッチ１３および第２スイッチ１７としては、例えば、Ｊ−ＦＥＴ（Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、または、アナログスイッチ等が用いられる。
【００３３】
増幅回路１９は、反転入力端子（−）と非反転入力端子（＋）と出力端子とを備えている。第１スイッチ１３は、増幅回路１９の反転入力端子（−）に接続されている。また、第２コンデンサ１５および第２スイッチ１７は、増幅回路１９の反転入力端子（−）と出力端子との間に互いに並列に接続されている。増幅回路１９の非反転入力端子（＋）は接地されている。
【００３４】
Ａ／Ｄ変換回路５は、積分回路３から送られてくる電流信号の積分値を所定のタイミング信号（以下、「Ａ／Ｄ変換ＣＬＫ」という。）に同期してＡ／Ｄ変換し、その出力信号を制御装置７に送るようになっている。例えば、Ａ／Ｄ変換回路５は、Ａ／Ｄ変換ＣＬＫの立ち上がりエッジでＡ／Ｄ変換を開始し、所定時間経過後にＡ／Ｄ変換を終了するようになっている。
【００３５】
制御装置７は、スイッチ１３，１５およびＡ／Ｄ変換回路５を制御するＣＰＵ（制御部）２１と、ＣＰＵ２１を作動するためのプログラム２３と、ＣＰＵ２１に入力する各種信号やＡ／Ｄ変換回路５から出力された電流信号の積分値等を記憶するメモリ２５とを備えている。
【００３６】
ＣＰＵ２１は、図２のタイミングチャートに示すように、サンプリング周期毎に、第１リセットＣＬＫのＨＩ／ＬＯＷと第２リセットＣＬＫのＨＩ／ＬＯＷをそれぞれ所定の時間間隔を開けて１回切り替えるようになっている。また、ＣＰＵ２１は、第１リセットＣＬＫのＨＩからＬＯＷへの切り替えと第２リセットＣＬＫのＬＯＷからＨＩへの切り替えを同期して行うとともに、第１リセットＣＬＫのＬＯＷからＨＩへの切り替えと第２リセットＣＬＫのＨＩからＬＯＷへの切り替えを同期して行うようになっている。
【００３７】
ＣＰＵ２１により、第１リセットＣＬＫがＨＩからＬＯＷに切り替えられるとともに第２リセットＣＬＫがＬＯＷからＨＩに切り替えられてから、第１リセットＣＬＫがＬＯＷからＨＩに切り替えられるとともに第２リセットＣＬＫがＨＩからＬＯＷに切り替えられるまでの期間をサンプリング周期の第１積分期間とする。
【００３８】
また、ＣＰＵ２１により、第１リセットＣＬＫがＬＯＷからＨＩに切り替えられるとともに第２リセットＣＬＫがＨＩからＬＯＷに切り替えられてから、第１リセットＣＬＫがＨＩからＬＯＷに切り替えられるとともに第２リセットＣＬＫがＬＯＷからＨＩに切り替えられるまでの期間をサンプリング周期の第２積分期間とする。
【００３９】
また、ＣＰＵ２１は、サンプリング周期毎に、第２積分期間の終了直前の電流信号の積分値をＡ／Ｄ変換するようなタイミングでＡ／Ｄ変換ＣＬＫを出力するようになっている。
メモリ２５は、Ａ／Ｄ変換回路５により変換された電流信号の積分値をサンプリング周期毎に記憶することができるようになっている。
【００４０】
このように構成された光検出回路１０の作用について説明する。
本実施形態に係る光検出回路１０により標本からの光を検出する場合は、まず、標本からの光を光電変換素子１により受光させる。光電変換素子１により標本からの光が受光されると、受光した光の光量に応じた大きさの電流信号が積分回路３に送られる。
【００４１】
積分回路３においては、図２に示すように、ＣＰＵ２１の制御により、第１リセットＣＬＫがＨＩからＬＯＷに切り替えられて第１スイッチ１３が開くとともに、第２リセットＣＬＫがＬＯＷからＨＩに切り替えられて第２スイッチ１７が閉じると、サンプリング周期の第１積分期間が開始する。
【００４２】
第１積分期間においては、光電変換素子１から送られてくる電流信号に応じた電荷が第１コンデンサ１１により蓄積される。このとき、サンプリング周期が繰り返されている場合は、直近のサンプリング周期において第２コンデンサ１５に蓄積された電荷が放電され、積分した電流信号がリセットされる。
【００４３】
次いで、所定時間経過後に、ＣＰＵ２１により、第１リセットＣＬＫがＬＯＷからＨＩに切り替えられて第１スイッチ１３が閉じるとともに、第２リセットＣＬＫがＨＩからＬＯＷに切り替えられて第２スイッチ１７が開くと、サンプリング周期の第１積分期間が終了して第２積分期間が開始する。
【００４４】
第２積分期間においては、第１コンデンサ１１から蓄積した電荷が放電され、積分した電流信号がリセットされる。同時に、第２コンデンサ１５により第１コンデンサ１１から放電された電荷が蓄積され、同時に、光電変換素子１から送られてくる電流信号に応じた電荷が蓄積されていき、第２コンデンサ１５に蓄積されている電荷に応じた積分値が出力される。
【００４５】
このようにして、ＣＰＵ２１の制御により、第１リセットＣＬＫおよび第２リセットＣＬＫによる制御で第１スイッチ１３および第２スイッチ１７が開閉し、サンプリング周期（１画素）毎に第１コンデンサ１１および第２コンデンサ１５による電荷の蓄積と放電とが繰り返される。
【００４６】
第２積分期間中に第２コンデンサ１５により積分された電流信号の積分値は、増幅回路１９の出力端子から出力されてＡ／Ｄ変換回路５に送られる。Ａ／Ｄ変換回路５においては、第２積分期間の略終了時、すなわち、サンプリング期間の略終了時の電流信号の積分値がＡ／Ｄ変換されて、メモリ２５に記憶されるとともに外部に出力される。
【００４７】
この場合において、コンデンサは、蓄積した電荷を放電する放電時間中は光電変換素子１から送られてくる電流信号に応じた電荷を蓄積することができないが、光検出回路１０は、積分回路３により、第１積分期間において第２コンデンサ１５から電荷を放電させている間に光電変換素子１から出力される電流信号に応じた電荷を第１コンデンサ１１によって蓄積しておき、第２積分期間において光電変換素子１から出力される電流信号に応じた電荷と第１積分期間中に第１コンデンサ１１に蓄積しておいた電荷とを第２コンデンサ１５によって蓄積して、この第２コンデンサ１５に蓄積されている電荷に応じた積分値を出力することで、第１コンデンサ１１および第２コンデンサ１５により互いの放電時間中に光電変換素子１から出力される電流信号に応じた電荷を積分値に反映させることができる。
【００４８】
これにより、第１コンデンサ１１および第２コンデンサ１５の各放電時間に起因して積分時間が短くなるのを防ぎ、微弱光を高感度かつ高Ｓ／Ｎ比特性で増幅して出力することができる。したがって、本実施形態に係る光検出回路１０によれば、単一の積分回路に若干の回路を追加するだけで済み、コストを増大したりサイズを大型化したりすることなくＳ／Ｎ比を向上することができる。
【００４９】
本実施形態は以下のように変形することができる。
本実施形態においては、図２に示すように、第１コンデンサ１１により電荷の蓄積を開始するタイミングと第２コンデンサ１５から電荷を放電させるタイミングとが同期することとしたが、例えば、図３に示すように、ＣＰＵ２１が、第１コンデンサ１１による電荷の蓄積を開始してから所定時間経過後に第２コンデンサ１５から電荷を放電させるよう第１スイッチ１３および第２スイッチ１７を切り替えることとしてもよい。
【００５０】
この場合、ＣＰＵ２１が、第１リセットＣＬＫをＨＩからＬＯＷに切り替えた後、所定時間経過後に第２リセットＣＬＫをＬＯＷからＨＩに切り替えることとすればよい。このようにすることで、図３に示すように、第１リセットＣＬＫをＬＯＷに切り替えてから第２リセットＣＬＫをＨＩに切り替えるまでの間は、第２コンデンサ１５に蓄積されている電荷の増加が終了して電流信号の積分値が一定の値でホールドされる。
【００５１】
したがって、第１リセットＣＬＫをＬＯＷに切り替えてから第２リセットＣＬＫをＨＩに切り替えるまでの期間にＣＰＵ２１からＡ／Ｄ変換回路５にＡ／Ｄ変換ＣＬＫを出力し、電流信号の積分値が一定の値でホールドされているこの期間中にＡ／Ｄ変換ＣＬＫの立ち上がりエッジで電流信号の積分値をＡ／Ｄ変換してＡ／Ｄ変換回路５から出力することとすればよい。
【００５２】
第１コンデンサ１１による電荷の蓄積と第２コンデンサ１５の電荷の放電とを同時に始めると、第２コンデンサ１５に蓄積されている電荷の増加に伴い上昇中の積分値をＡ／Ｄ変換等することになる（図２参照）。これに対し、本変形例によれば、図３に示すように、第１コンデンサ１１による電荷の蓄積を開始してから所定時間経過後に第２コンデンサ１５から電荷を放電させることで、第２コンデンサ１５に蓄積されている電荷の増加が終了して一定になった積分値をＡ／Ｄ変換回路５によりＡ／Ｄ変換することができる。したがって、積分回路３により積分した電流信号の積分値を安定的かつ高精度にＡ／Ｄ変換して出力することができる。
【００５３】
〔第２実施形態〕
次に、本発明の第２実施形態に係る光検出回路について図面を参照して説明する。
本実施形態に係る光検出回路１０は、第２スイッチ１７の動作によって発生するチャージインジェクションによる誤差の影響を除去する点で第１実施形態と異なる。第２スイッチ１７の動作によって発生するチャージインジェクションとは、第２スイッチ１７が閉状態から開状態、すなわち、オン状態からオフ状態に遷移したときに、第２スイッチ１７内の電荷が回路内に流れ込んでしまう現象をいう。
以下、第１実施形態に係る光検出回路１０と構成を共通する箇所には、同一符号を付して説明を省略する。
【００５４】
本実施形態では、図４のタイミングチャートに示すように、ＣＰＵ２１が、第１リセットＣＬＫをＨＩからＬＯＷに切り替えるとともに第２リセットＣＬＫをＬＯＷからＨＩに切り替えた後、第２リセットＣＬＫをＨＩからＬＯＷに切り替えてから所定時間経過後に第１リセットＣＬＫをＬＯＷからＨＩに切り替えるまでの期間をサンプリング周期の第１積分期間とし、第１リセットＣＬＫをＬＯＷからＨＩに切り替えてから、第１リセットＣＬＫをＨＩからＬＯＷに切り替えるとともに第２リセットＣＬＫをＬＯＷからＨＩに切り替えられるまでの期間をサンプリング周期の第２積分期間とする。
【００５５】
ＣＰＵ２１は、サンプリング周期毎に、第１積分期間が終了する直前と、第２積分期間が終了する直前にＡ／Ｄ変換ＣＬＫを出力するようになっている。
Ａ／Ｄ変換回路５は、Ａ／Ｄ変換ＣＬＫに従い、第１積分期間が終了する直前に出力される第２コンデンサ１５に蓄積されている電荷に応じた第１の積分値と、第２積分期間が終了する直前に第２コンデンサ１５に蓄積されている電荷に応じた第２の積分値をＡ／Ｄ変換するようになっている。
【００５６】
また、ＣＰＵ２１は、同一のサンプリング周期内で、Ａ／Ｄ変換回路５によりＡ／Ｄ変換された第２の積分値からＡ／Ｄ変換された第１の積分値を減算するようになっている。
【００５７】
このように構成された本実施形態に係る光検出回路１０の作用について説明する。
第１積分期間においては、第１コンデンサ１１により電荷が蓄積されて第２コンデンサ１５から電荷が放電され、第２コンデンサ１５が電荷の蓄積に切り替えられてから所定時間経過後に第１コンデンサ１１が電荷の放電に切り替えられる。そして、第１コンデンサ１１から電荷が放電される直前に、第２コンデンサ１５に蓄積されている電荷に応じた第１の積分値が出力されて、Ａ／Ｄ変換回路５によりＡ／Ｄ変換される。
【００５８】
第２積分期間においては、第１コンデンサ１１から電荷が放電されて第２コンデンサ１５により電荷が蓄積される。そして、第２コンデンサ１５から電荷が放電される直前に第２のコンデンサ１５に蓄積されている電荷に応じた第２の積分値が出力され、Ａ／Ｄ変換回路５によりＡ／Ｄ変換される。
【００５９】
第１積分期間において、第２コンデンサ１５による電荷の放電を電荷の蓄積に切り替えてから第１コンデンサ１１による電荷の蓄積を電荷の放電に切り替えるまでの間は、スイッチ１３，１７が共に開状態で、コンデンサ１１，１５の両方が電荷を蓄積している状態であるため、第２スイッチ１７の動作によって発生するチャージインジェクションによる電荷のみが第２コンデンサ１５へ流れる。このチャージインジェクションによる電荷は、第２積分期間において積分回路３から出力される第２の積分値に誤差として含まれる。
【００６０】
この場合において、第１コンデンサ１１に蓄積された電荷が放電される直前は、第２スイッチ１７の動作によって発生したチャージインジェクションによる電荷のみが第２コンデンサ１５に蓄積されているので、第１の積分値は第２スイッチ１７のチャージインジェクションによる電荷に相当する。
【００６１】
本実施形態に係る光検出回路１０によれば、ＣＰＵ２１により、同一のサンプリング周期内で、Ａ／Ｄ変換された第２の積分値（光信号＋チャージインジェクションによる出力のＡ／Ｄ変換値）から第１の積分値（チャージインジェクションによる出力のＡ／Ｄ変換値）を減算することで、積分回路３により積分増幅して得られる積分値から第２スイッチ１７のチャージインジェクションによる誤差の影響を除去し、感度特性およびＳ／Ｎ比特性の向上を図ることができる。
【００６２】
本実施形態は以下のように変形することができる。
本実施形態においては、第２スイッチ１７のチャージインジェクションによる誤差の影響をＣＰＵ２１が差分演算により除去することとしたが、例えば、下記の変形例に係る光検出回路１０のように、第２スイッチ１７のチャージインジェクションによる誤差の影響を積分回路３において除去することとしてもよい。
【００６３】
第１変形例に係る光検出回路１０は、図５に示すように、ＣＰＵ２１に入力されたＡ／Ｄ変換後の積分値をＤ／Ａ変換して増幅回路１９に再入力可能なＤＡＣ（Ｄ／Ａコンバータ、Ｄ／Ａ変換部）６１と、ＤＡＣ６１から増幅回路１９に送られる信号を増幅するＡＭＰ（増幅器）６３とを備えている。
【００６４】
積分回路３は、図４のタイミングチャートに示すように、第１積分期間において、第１コンデンサ１１から電荷を放電する直前に第２コンデンサ１５に蓄積されていた電荷（第１の電荷）に応じた第１の積分値を出力するようになっている。
【００６５】
増幅回路（差分増幅部）１９は、第２積分期間において第２コンデンサ１５から電荷を放電する直前に第２コンデンサ１５に蓄積されていた電荷（第２の電荷）と、第１積分期間中に出力されてＡ／Ｄ変換部５によりＡ／Ｄ変換され、ＤＡＣ６１によりＤ／Ａ変換されてＡＭＰ６３を介して再入力される第１の積分値に応じた電荷（第１の電荷）との差分に応じた第２の積分値を出力するようになっている。
【００６６】
本変形例によれば、増幅回路１９により、第２積分期間において積分増幅する電荷から第２スイッチ１７のチャージインジェクションによる誤差の影響を除去した積分値を出力してＡ／Ｄ変換回路５によりＡ／Ｄ変換することができる。これにより、積分回路３においてチャージインジェクションによる誤差の影響を除去した分だけ、Ａ／Ｄ変換回路５のダイナミックレンジを有効活用することができる。
【００６７】
本変形例においては、増幅回路１９を複数段で構成し、後段の増幅回路により、チャージインジェクションによる誤差の影響を除去することとしてもよい。
また、本変形例においては、第２スイッチ１７のチャージインジェクションに基づく誤差の影響をＤＡＣ６１等により１ピクセルごとに除去することが望ましい。ただし、使用するＡ／Ｄ変換回路５やＤＡＣ６１が低速度で１ピクセルごとに除去することが困難な場合は、例えば、ＤＡＣ６１等による除去は全てのピクセルに対して一定な量で行い、それでも除去しきれないピクセルごとにばらつく誤差に対して、第２実施形態の態様による差分演算を１ピクセルごとに行うこととしてもよい。
【００６８】
第２変形例に係る光検出回路１０は、ＤＡＣ６１に代えて、図６に示すように、積分回路３から出力された積分値を１ピクセルごとに抽出して積分回路３に再入力可能なサンプルホールド回路（抽出部）６５を備えている。
【００６９】
積分回路３は、図７のタイミングチャートに示すように、第１積分期間において、第１の電荷に応じた第１の積分値を出力し、第２積分期間において、増幅回路１９により、１ピクセルごとに、第２の電荷と、第１積分期間中に出力されサンプルホールド回路６５により抽出されて再入力される第１の積分値に応じた第１の電荷との差分に応じた第２の積分値を出力するようになっている。
【００７０】
また、ＣＰＵ２１が制御信号を出力し、図７のタイミングチャートに示すように、その制御信号に従ってサンプルホールド回路６５が積分値のサンプルとホールドを切り替えるようになっている。また、ＣＰＵ２１は、第１積分期間において第１コンデンサ１１から電荷を放電する直前にサンプルホールド回路６５により積分値をサンプルさせ、第２積分期間の開始と同時に、サンプルした積分値を積分回路３に再入力するようになっている。
【００７１】
本変形例によれば、積分回路３において、増幅回路１９により第２スイッチ１７のチャージインジェクションによる誤差の影響を除去した分だけＡ／Ｄ変換回路５のダイナミックレンジを有効活用するとともに、１ピクセルごとにチャージインジェクションによる誤差の影響を除去することができる。また、Ａ／Ｄ変換回路５によるＡ／Ｄ変換処理が１ピクセルごとに１回で済み、ＡＤ変換回路５として、より低速なＡＤ変換回路を採用することができる。
【００７２】
〔第３実施形態〕
次に、本発明の第３実施形態に係る光検出回路および顕微鏡システムについて図面を参照して説明する。
本実施形態に係る顕微鏡システム１００は、図８に示すように、標本（図示略）にレーザ光（光）を照射して標本において発生する蛍光（微弱光）を集光させるレーザ走査型顕微鏡装置（顕微鏡装置）３０と、このレーザ走査型顕微鏡装置３０により集光された標本からの蛍光を検出する２系統の光検出回路１１０とを備えている。
以下、第１実施形態に係る光検出回路１０と構成を共通する箇所には、同一符号を付して説明を省略する。
【００７３】
レーザ走査型顕微鏡装置３０は、標本（図示略）を培養している培養装置Ｓを搭載するステージ３１と、ステージ３１を支持する支持アーム３３と、レーザ光を発する光源装置３６と、光源装置３６から発せられたレーザ光を標本上で２次元的に走査するスキャナ３９と、スキャナ３９により走査されたレーザ光をリレーする瞳投影レンズ４１と、反射ミラー４３と、瞳投影レンズ４１から反射ミラー４３を介してリレーされたレーザ光を集光して像を結像させる結像レンズ４５と、結像レンズ４５により集光されたレーザ光を標本に照射する一方、標本において発生した蛍光を集光する対物レンズ４７と、対物レンズ４７により集光され、結像レンズ４５、反射ミラー４３、瞳投影レンズ４１およびスキャナ３９を介して戻る蛍光を励起光から分岐するダイクロイックミラーユニット４９とを備えている。
【００７４】
また、レーザ走査型顕微鏡装置３０には、ダイクロイックミラーユニット４９により分岐された蛍光を反射する反射ミラー５１と、反射ミラー５１により反射された蛍光を波長毎に分岐するビームスプリッタユニット５３と、反射ミラー５４と、分岐された蛍光を集光する集光レンズ５５Ａ，５５Ｂと、集光された蛍光の通過を制限する共焦点ピンホール５７Ａ，５７Ｂと、共焦点ピンホール５７Ａ，５７Ｂを通過した蛍光に含まれてくるレーザ光を遮断するバリアフィルタユニット５９Ａ，５９Ｂとが備えられている。
【００７５】
培養装置Ｓは、生きている細胞（標本）を一定条件下で培養するための温度やＣＯ２を制御することができるようになっている。
光源装置３６は、例えば、レーザ光を発生するアルゴンレーザ光源３５と、アルゴンレーザ光源３５から発せられたレーザ光を調光するＡＯＴＦ（音響光学素子）３７とを備えている。
【００７６】
ステージ３１は、支持アーム３３に対して水平２方向に移動可能に設けられており、搭載した標本の観察位置を対物レンズ４７の光軸上に位置決め状態に配置することができるようになっている。
スキャナ３９は、対物レンズ４７の瞳（射出瞳）と共役な位置に配置されている。
【００７７】
対物レンズ４７は、直線移動機構（図示略）によって光軸方向（Ｚ方向）に移動可能に設けられており、合焦位置を調節して位置決め状態に配置することができるようになっている。
【００７８】
ダイクロイックミラーユニット４９は、円板状のターレット（図示略）に周方向に間隔をあけて配置された分光特性が異なる複数のダイクロイックミラー（図示略）により構成されている。ターレットは、モータ等の回転駆動機構（図示略）によって中心まわりに回転可能に支持されており、所望の分光特性を有するダイクロイックミラーを光軸上に位置決め状態に配置することができるようになっている。
【００７９】
ビームスプリッタユニット５３およびバリアフィルタユニット５９Ａ，５９Ｂは、透過する波長帯域が異なる複数のビームスプリッタおよびバリアフィルタ（図示略）が、直線移動可能なスライダ（図示略）にそれぞれ搭載されて構成されている。このビームスプリッタユニット５３およびバリアフィルタユニット５９Ａ，５９Ｂは、スライダを直線移動させることにより、所望の波長帯域を有するビームスプリッタおよびバリアフィルタを選択的に光軸上に位置決め状態に配置することができるようになっている。
【００８０】
共焦点ピンホール５７Ａ，５７Ｂは、それぞれ対物レンズ４７の焦点位置と共役な位置に配置されている。この共焦点ピンホール５７Ａ，５７Ｂは、それぞれ対物レンズ４７の焦点位置からの光のみを通過させることができるようになっている。
【００８１】
光検出回路１１０は、レーザ走査型顕微鏡装置３０のビームスプリッタユニット５３により反射された蛍光を検出する例えばＰＭＴ（光電子増倍管）のような光電変換素子（光電変換部）１０１Ａと、積分回路３ＡおよびＡ／Ｄ変換回路５Ａと、ビームスプリッタユニット５３を透過した蛍光を検出する例えばＰＭＴのような光電変換素子（光電変換部）１０１Ｂと、積分回路３ＢおよびＡ／Ｄ変換回路５Ｂと、積分回路３Ａ，３Ｂによる積分動作を制御するタイミング発生器（制御部）１０７とを備えている。これらの積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂは、それぞれ第１実施形態の積分回路３およびＡ／Ｄ変換回路５に対応している。
【００８２】
タイミング発生器１０７は、レーザ走査型顕微鏡装置３０のスキャナ３９によるレーザ光の走査と、積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂの制御とを同期して行うようになっている。具体的には、タイミング発生器１０７は、スキャナ３９に走査位置の指示信号を出力してスキャナ３９の走査位置を制御し、そのスキャナ３９の走査位置に対応して積分回路３Ａ，３Ｂへの各第１リセットＣＬＫおよび第２リセットＣＬＫと、Ａ／Ｄ変換回路５Ａ，５Ｂへの各Ａ／Ｄ変換ＣＬＫとを出力するようになっている。
【００８３】
このように構成された本実施形態に係る光検出回路１１０および顕微鏡システム１００の作用について説明する。
本実施形態に係る顕微鏡システム１００は、例えば、標本の画像を取得するにあたり、画像化範囲を所定の画素数に分割し、分割した各１画素を走査する間に光電変換素子１０１Ａおよび光電変換素子１０１Ｂにより受光された光の光量に応じた電流信号を積分する。
【００８４】
顕微鏡システム１００を用いて標本の画像を取得するには、まず、励起光源装置３６のアルゴンレーザ光源３５からＡＯＴＦ３７を介してレーザ光を発生させる。励起光源装置３６から発せられたこのレーザ光は、スキャナ３９により瞳投影レンズ４１、反射ミラー４３、結像レンズ４５および対物レンズ４７を介して標本上の測定ポイントに照射する。
【００８５】
標本におけるレーザ光の集光位置において発生した蛍光は、対物レンズ４７、結像レンズ４５、反射ミラー４３、瞳投影レンズ４１およびスキャナ３９を介してレーザ光の光路を戻り、ダイクロイックミラーユニット４９によりレーザ光から分岐されて反射ミラー５１を介してビームスプリッタユニット５３により波長毎に分岐される。
【００８６】
ビームスプリッタユニット５３により反射された蛍光は、集光レンズ５５Ａ、共焦点ピンホール５７Ａおよびバリアフィルタ５９Ａを介して光電変換素子１０１Ａにより検出され、一方、ビームスプリッタユニット５３を透過した蛍光は、反射ミラー５４により反射された後、集光レンズ５５Ｂ、共焦点ピンホール５７Ｂおよびバリアフィルタ５９Ｂを介して光電変換素子１０１Ｂにより検出される。
【００８７】
蛍光検出回路１１０においては、光電変換素子１０１Ａ，１０１Ｂにより各蛍光の輝度がそれぞれ検出されて電流信号に光電変換される。そして、光電変換素子１０１Ａ，１０１Ｂから出力された各蛍光の電流信号が積分回路３Ａ，３Ｂによりそれぞれ画素毎に積分された後、その積分値がＡ／Ｄ変換回路５Ａ，５ＢによりＡ／Ｄ変換されて出力される。各積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂの作用は第１実施形態と同様であるので説明を省略する。
【００８８】
この場合において、タイミング発生器１０７の作動により、スキャナ３９の走査と積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂの制御とを同期して行うことで、画像取得時にスキャナ３９によって標本上を等速で走査する場合は、各画素間で積分期間（第１リセットＣＬＫの間隔および第２リセットＣＬＫの間隔）が等しくなる。一方、画像取得時にスキャナ３９によって標本上を非等速で走査する場合は、標本上における１画素あたりの走査距離が一定になるようにその走査速度に応じて第１リセットＣＬＫの間隔および第２リセットＣＬＫの間隔が変化する。
【００８９】
以上説明したように、本実施形態に係る光検出回路１１０および蛍光観察システム１００によれば、検出した微弱光を高感度かつ高Ｓ／Ｎで増幅可能な光検出回路１１０により、レーザ走査型顕微鏡装置３０を介して標本を高感度かつ高Ｓ／Ｎに観察することができる。
【００９０】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本発明を上記各実施形態および変形例に適用したものに限定されることなく、これらの実施形態および変形例を適宜組み合わせた実施形態に適用してもよく、特に限定されるものではない。
【符号の説明】
【００９１】
１，１０１Ａ，１０１Ｂ    光電変換素子（光電変換部）
３，３Ａ，３Ｂ    積分回路
１１    第１コンデンサ
１３    第１スイッチ（第１切替部）
１５    第２コンデンサ
１７    第２スイッチ（第２切替部）
１９    増幅回路（差分増幅部）
２１    ＣＰＵ（制御部）
３０    レーザ走査型顕微鏡装置（顕微鏡装置）
６１    ＤＡＣ（Ｄ／Ａ変換部）
６５    サンプルホールド回路（抽出部）
１００    顕微鏡システム
１０７    タイミング発生器（制御部）
【図１】
2014158253.tif 000003
【図２】
2014158253.tif 000004
【図３】
2014158253.tif 000005
【図４】
2014158253.tif 000006
【図５】
2014158253.tif 000007
【図６】
2014158253.tif 000008
【図７】
2014158253.tif 000009
【図８】
2014158253.tif 000010