(57)【要約】【課題】  不必要に電力を消費するのを抑制することができる信号変換装置、及びこれを用いた送信機を提供する。【解決手段】  本発明の信号変換装置７０は、入力信号に対してΔΣ変調を行って量子化信号を出力するΔΣ変調器２５と、入力信号の有無を検知し、ΔΣ変調器による量子化信号の出力を停止させるための停止処理を行う制御部３５とを備えている。【選択図】図１
2014014045.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対してΔΣ変調を行って量子化信号を出力するΔΣ変調器と、
前記入力信号の有無に応じて、前記ΔΣ変調器による量子化信号の出力を停止させる停止手段と、を備えていることを特徴とする信号変換装置。
【請求項２】
前記停止手段は、
前記ΔΣ変調器を制御するとともに、前記入力信号の有無に応じて、前記ΔΣ変調器による量子化信号の出力を停止させるための停止処理を行う制御部を備えている請求項１に記載の信号変換装置。
【請求項３】
前記制御部は、前記入力信号が無い場合、前記停止処理を行う請求項２に記載の信号変換装置。
【請求項４】
前記制御部は、前記入力信号が所定時間以上無い場合に、前記停止処理を行う請求項２に記載の信号変換装置。
【請求項５】
前記入力信号は、搬送波に送信信号が付加された変調波であり、
前記制御部は、送信信号の有無に応じて、前記停止処理を行う請求項２〜４のいずれか一項に記載の信号変換装置。
【請求項６】
前記ΔΣ変調器は、
前記入力信号が入力される積分器と、
前記積分器の出力を量子化する量子化器と、
前記積分器の前段に配置され、前記量子化器の出力を前記積分器に帰還入力させる加算器と、を備え、
前記停止処理は、前記積分器に記憶されている積分値を０にリセットする処理である請求項２〜５のいずれか一項に記載の信号変換装置。
【請求項７】
前記停止処理は、ΔΣ変調器への電力の供給を制限する処理である請求項２〜５のいずれか一項に記載の信号変換装置。
【請求項８】
前記ΔΣ変調器は、
前記入力信号が入力される積分器と、
前記積分器の出力を量子化する量子化器と、
前記積分器の前段に配置され、前記量子化器の出力を前記積分器に帰還入力させる加算器と、を備え、
前記停止手段は、
前記積分器に記憶されている積分値に、前記入力信号が無くなることに応じて前記積分値を所定値に収束し得る収束係数を乗算する演算部を備えている請求項１に記載の信号変換装置。
【請求項９】
前記ΔΣ変調器は、量子化レベルがｎ値（ｎは３以上の奇数）の量子化信号を出力する請求項１〜８のいずれか一項に記載の信号変換装置。
【請求項１０】
送信機であって、
請求項１〜９のいずれか１項に記載の信号変換装置を備え、
前記信号変換装置から出力された前記量子化信号を送信する送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号変換装置、及びこれを用いた送信機に関するものである。
【背景技術】
【０００２】
ΔΣ変調は、オーバサンプリング変調の一種であり、一般的には、ＡＤ変換又はＤＡ変換に用いられている技術であり、通信といった信号伝送等に用いられる（非特許文献１参照）。
ΔΣ変調では、信号帯域内の量子化雑音を、信号帯域外に移動させて、信号帯域内の量子化雑音を大きく低下させるノイズシェイピング（Noise Shaping）が行われる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】和保  孝雄、安田  明  監訳（原著者  Richard Schreier, Gabor C. Temes）ΔΣ型アナログ／デジタル変換器入門（Understanding Delta-Sigma Data Converters）、丸善株式会社、２００７，ｐｐ１−１７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ΔΣ変調器は、入力信号が入力される積分器と、前記積分器の出力を量子化する量子化器と、前記積分器の前段に配置され、前記量子化器の出力を前記積分器にフィードバックさせる加算器とを備えている。積分器は、入力された入力信号を積分値として随時記憶していくので、過去の入力信号に関する情報を積分値として記憶している。このため、ΔΣ変調器は、入力信号の入力が停止された場合にも、記憶された前記積分値に基づいて、フィードバックを繰り返し、量子化信号を出力し続ける場合がある。
【０００５】
図８は、パルス信号を入力したときにΔΣ変調器が出力する量子化信号の一例を示したグラフであり、（ａ）は入力信号波形、（ｂ）は出力信号波形を示している。図例において用いたΔΣ変調器は、３値の量子化レベル（−１Ｖ，０Ｖ，１Ｖ）による量子化信号を出力する。
図に示すように、入力信号としてのパルス波を１回だけ入力されたとき、ΔΣ変調器は、パルス波の入力の後、継続的に量子化信号を出力している。
【０００６】
このように量子化信号を変位させるためには、ΔΣ変調器が備えている量子化器を動作させるための電力が必要となる。つまり、ΔΣ変調器は、信号が入力されていないにも関わらず量子化信号を出力し続け、不必要に電力を消費していることになる。
【０００７】
本発明はこのような事情に鑑みてなされたものであり、ΔΣ変調を行う際において、不必要に電力を消費するのを抑制することができる信号変換装置、及びこれを用いた送信機を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）上記目的を達成するための本発明に係る信号変換装置は、入力信号に対してΔΣ変調を行って量子化信号を出力するΔΣ変調器と、前記入力信号の有無に応じて、前記ΔΣ変調器による量子化信号の出力を停止させる停止手段と、を備えていることを特徴としている。
【０００９】
上記構成の信号変換装置によれば、入力信号の有無に応じて、ΔΣ変調器による量子化信号の出力を停止させるので、不必要に電力を消費するのを抑制することができる。
なお、ここで、ΔΣ変調器による量子化信号の出力の停止とは、ΔΣ変調器から、量子化信号が後段に向けて出力されない場合の他、量子化信号は後段に向けて出力されているが、その量子化信号の量子化レベルが一定であり、かつ実質的な信号を出力していない場合も含む。
【００１０】
（２）前記停止手段は、前記ΔΣ変調器を制御するとともに、前記入力信号の有無に応じて、前記ΔΣ変調器による量子化信号の出力を停止させるための停止処理を行う制御部を備えていることが好ましく、この場合、制御部が、入力信号の有無に応じて停止処理を行うことで、不必要に電力を消費するのを抑制することができる。
【００１１】
（３）（４）上記信号変換装置において、入力信号がなければ、変換し出力すべき信号がないので、前記制御部は、前記入力信号が無い場合、前記停止処理を行うことが好ましい。
また、前記制御部は、前記入力信号が所定時間以上無い場合に、前記停止処理を行ってもよく、この場合、入力信号がない期間に応じて、その後における入力信号の有無の判断を適切に行うことができる。
【００１２】
（５）また、上記信号変換装置において、前記入力信号が、搬送波に送信信号が付加された変調波である場合、前記制御部は、送信信号の有無に応じて、前記停止処理を行うものであることが好ましい。
この場合、変調波に送信信号が含まれていなければ、実質的に変換すべき信号はなく、量子化信号の出力を停止させることができるからである。つまり、停止処理を行うか否かの判断を、送信信号の有無に応じて行うことで、より適切に行うことができる。
【００１３】
（６）上記信号変換装置において、前記ΔΣ変調器は、前記入力信号が入力される積分器と、前記積分器の出力を量子化する量子化器と、前記積分器の前段に配置され、前記量子化器の出力を前記積分器に帰還入力させる加算器と、を備え、前記停止処理は、前記積分器に記憶されている積分値を０にリセットする処理であってもよい。
この場合、積分値を０にリセットすることで、積分された過去の情報を破棄することができ、量子化信号の量子化レベルを一定に収束させることができる。この結果、量子化レベルを変動させるために必要な電力消費を抑制できる。
【００１４】
（７）また、前記停止処理は、ΔΣ変調器への電力の供給を制限する処理であってもよく、この場合、ΔΣ変調器への供給電力を制限し、ΔΣ変調器を停止させることで、電力消費を抑制できる。
【００１５】
（８）また、上記信号変換装置において、前記ΔΣ変調器は、前記入力信号が入力される積分器と、前記積分器の出力を量子化する量子化器と、前記積分器の前段に配置され、前記量子化器の出力を前記積分器に帰還入力させる加算器と、を備え、前記停止手段は、前記積分器に記憶されている積分値に、前記入力信号が無くなることに応じて前記積分値を所定値に収束し得る収束係数を乗算する演算部を備えているものであってもよい。
この場合、入力信号の有無を検知することなく、ΔΣ変調器による量子化信号の出力を停止させることができる。
【００１６】
（９）上記信号変換装置において、前記ΔΣ変調器は、量子化レベルがｎ値（ｎは３以上の奇数）の量子化信号を出力するものであってもよい。
この場合、量子化信号における複数の量子化レベルの内、中央のレベルを０Ｖに設定し、他のレベルを０Ｖを中心に上下に均等に振り分けることができる。これにより、ΔΣ変調器による量子化信号の出力を停止させたときに、量子化レベルが０Ｖで一定となるように設定することができ、より効果的に消費電力を抑制することができる。
【００１７】
（１０）また、本発明は、送信機であって、上記（１）〜（９）のいずれかに記載の信号変換装置を備え、前記信号変換装置から出力された前記量子化信号を送信するものである。
上記構成の送信機においても、不必要に電力を消費するのを抑制することができる。
【発明の効果】
【００１８】
本発明によれば、ΔΣ変調を行う際において、不必要に電力を消費するのを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る信号変換装置を備えた送信機を示すブロック図である。
【図２】ΔΣ変調器の構成図である。
【図３】１次ローパス型ΔΣ変調器である。
【図４】１次ローパス型ΔΣ変調器から変換して得られた２次バンドパス型ΔΣ変調器である。
【図５】本発明の第２の実施形態に係る信号変換装置の一部分を示すブロック図である。
【図６】本発明の第３の実施形態に係る信号変換装置の一部分を示すブロック図である。
【図７】本発明の信号変換装置を適用した無線基地局装置を示すブロック図である。
【図８】パルス信号を入力したときにΔΣ変調器が出力する量子化信号の一例を示したグラフであり、（ａ）は入力信号波形、（ｂ）は出力信号波形を示している。
【発明を実施するための形態】
【００２０】
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
【００２１】
［１．システム構成］
図１は、本発明の第１実施形態に係る信号変換装置７０を備えた送信機１を示すブロック図である。この送信機１は、信号変換装置７０を有するデジタル信号処理部２１と、アナログフィルタ３２と、アナログフィルタ３２に接続されたパワーアンプ３３と、パワーアンプ３３の出力端に接続された送信用アンテナ３４とを備えている。
【００２２】
デジタル信号処理部２１は、搬送波を用いる帯域伝送方式のアナログ信号（変調波）であるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を表現するデジタル信号（１ｂｉｔ量子化信号：１ｂｉｔパルス列）を出力する。ＲＦ信号は、無線波として空間に放射されるべき送信信号であり、例えば、移動体通信のためのＲＦ信号、テレビ／ラジオなどの放送サービスのためのＲＦ信号である。
【００２３】
デジタル信号処理部２１による出力は、アナログフィルタ（バンドパスフィルタ又はローパスフィルタ）３２に与えられる。１ｂｉｔパルス列が表現するアナログ信号は、ＲＦ信号以外のノイズ成分も含んでいる。そのノイズ成分は、アナログフィルタ３２によって除去される。
１ｂｉｔパルス列は、アナログフィルタ３２を通過するだけで、純粋なアナログ信号となる。
このように、デジタル信号処理部２１では、デジタル信号処理で１ｂｉｔパルス列（１ｂｉｔ量子化信号）を生成することで、実質的に、ＲＦ信号を生成することができる。
【００２４】
アナログフィルタ３２から出力されるアナログＲＦ信号は、送信用アンテナ３４に与えられて空間に放射される。なお、送信用アンテナ３４が、アナログフィルタ３２としての機能を有していてもよい。
【００２５】
アナログフィルタ３２として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、ＲＦ信号の周波数によって、適宜決定される。
なお、デジタル信号処理部２１が、バンドパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ３２としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ３２としてローパスフィルタが用いられる。
【００２６】
デジタル信号処理部２１とアナログフィルタ３２との間の信号伝送路４は、回路基板に形成された信号配線であってもよいし、光ファイバー又は電気ケーブルなどの伝送線路であってもよい。また、信号伝送路４は、１ｂｉｔパルス列を送信するための専用線である必要は無く、インターネットなどのパケット通信を行う通信ネットワークであってもよい。パケット通信を行う通信ネットワークを信号伝送路４として用いる場合、送信側（デジタル信号処理部２１側）は、１ｂｉｔパルス列を、ビット列に変換して、信号伝送路４に送信し、受信側（アナログフィルタ３２側）が、受信したビット列を元の１ｂｉｔパルス列に復元すればよい。
【００２７】
デジタル信号処理部２１は、信号伝送路４に対して、１ｂｉｔパルス列を送信する送信機とみなすことができる。この場合、アナログフィルタ３２を有する装置は、ＲＦ信号の受信機とみなすことができる。
【００２８】
デジタル信号処理部２１は、信号変換装置７０の他、送信信号であるＩＱベースバンド信号を出力するベースバンド部２３と、ベースバンド信号の変調等を行う処理部２４と、判定部３６とを備えている。
【００２９】
ベースバンド部２３は、ＩＱベースバンド信号（Ｉ信号、Ｑ信号それぞれ）をデジタルデータとして出力する。
処理部２４は、ＩＱベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部２４からは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号が出力される。
なお、処理部２４における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
処理部２４は、直交変調のほか、ＤＰＤ(Digital Pre-distortion)、ＣＦＲ(Crest Factor Reduction)、ＤＵＣ(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部２４からは、上述のような各種のデジタル信号処理によって生成されたＲＦ信号が出力される。
【００３０】
処理部２４は、ＩＱベースバンド信号を直交変調する上で当該ＩＱベースバンド信号を搬送波に重畳（付加）するが、このときの搬送波周波数ｆ０は、後述するように制御部３５の制御に基づいて設定される。つまり、処理部２４からは、搬送波周波数ｆ０のデジタルのＲＦ信号が出力される。
【００３１】
処理部２４は、ＩＱベースバンド信号の入力に応じて、ＲＦ信号を出力する。よって、ＩＱベースバンド信号の入力が無ければ、処理部２４は、ＲＦ信号を出力しない。
【００３２】
なお、本実施形態では、処理部２４が搬送波周波数ｆ０への周波数変換を行う構成としたが、処理部２４と、ΔΣ変調器２５との間に、信号周波数を変換するための周波数変換部を設ける構成としてもよい。この場合、処理部２４は、所定の中間周波数のデジタル信号を生成し、前記周波数変換部が、制御部３５の制御に基づいて中間周波数のデジタル信号の周波数変換を行い、搬送波周波数ｆ０のデジタルのＲＦ信号を出力する。
【００３３】
処理部２４から出力されるデジタルＲＦ信号は、信号変換装置７０のΔΣ変調器２５に与えられる。信号変換装置７０は、バンドパス型ΔΣ変調器２５と、制御部３５とを備えて構成されている。ΔΣ変調器は、ローパス型ΔΣ変調器であってもよいし、ＰＷＭ変調器であってもよい。
【００３４】
ΔΣ変調器２５は、入力信号であるＲＦ信号に対して、ΔΣ変調を行って１ｂｉｔの量子化信号（１ｂｉｔパルス列）を出力する。ΔΣ変調器２５から出力された１ｂｉｔパルス列は、デジタル信号であるが、アナログＲＦ信号を表現したものとなっている。
ΔΣ変調器２５から出力された１ｂｉｔパルス列は、デジタル信号処理部２１の出力信号として、デジタル信号処理部２１から信号伝送路４へ出力される。
【００３５】
ΔΣ変調器２５が出力する量子化信号が信号伝送路４を通じてアナログフィルタ３２に与えられると、アナログフィルタ３２は、アナログのＲＦ信号を出力する。
アナログフィルタ３２が出力するアナログのＲＦ信号は、パワーアンプ３３を経て送信用アンテナ３４に到達し、放射される。
【００３６】
制御部３５は、後述する搬送波周波数の制御などの制御機能を有しており、デジタル信号処理部２１における各部、及びアナログフィルタ３２を制御する。
また、制御部３５は、ベースバンド部２３が出力するＩＱベースバンド信号を取得し、その有無を検出する機能、及びΔΣ変調器２５に対して行われる停止処理に関する機能も有している。この制御部３５の機能については、後に詳述する。
【００３７】
［２．ΔΣ変調器について］
図２に示すように、ΔΣ変調器２５は、ループフィルタ２７と、量子化器２８と、を備えている（非特許文献１参照）。
図２に示すΔΣ変調器２５は、入力（本実施形態では、ＲＦ信号）Ｕが、ループフィルタ２７に与えられる。ループフィルタ２７の出力Ｙは、量子化器（１ｂｉｔ量子化器）２８に与えられる。量子化器２８の出力（量子化信号）Ｖは、ループフィルタ２７への他の入力として与えられる。
【００３８】
ΔΣ変調器２５の特性は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）及び雑音伝達関数（ＮＴＦ；Ｎｏｉｓｅ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）によって表すことができる。
つまり、ΔΣ変調器２５の入力をＵとし、ΔΣ変調器２５の出力をＶとし、量子化雑音をＥとしたときに、ΔΣ変調器２５の特性を、ｚ領域において表すと、次のとおりである。
【数１】
2014014045.tif 000003
【００３９】
したがって、所望のＮＴＦとＳＴＦとが与えられると、ループフィルタ２７の伝達関数を得ることができる。
【００４０】
図３は、１次ローパス型ΔΣ変調器１２５の線形ｚ領域モデルのブロック図を示している。符号１２７がループフィルタの部分を示し、符号１２８が量子化器を示している。
図３に示すΔΣ変調器１２５は、入力信号としての入力Ｕ（ｚ）が入力される積分器１２９と、積分器１２９の出力を量子化する量子化器１２８と、量子化器１２８の出力を遅延させる遅延素子１３１と、遅延された量子化器１２８の出力を積分器１２９に帰還入力させる加算器１３６とを備えている。
【００４１】
このΔΣ変調器１２５への入力をＵ（ｚ）とし、出力をＶ（ｚ）とし、量子化雑音をＥ（ｚ）としたときに、ΔΣ変調器１２５の特性を、ｚ領域において表すと、次のとおりである。
Ｖ（ｚ）＝Ｕ（ｚ）＋（１−ｚ−１）Ｅ（ｚ）
【００４２】
つまり、図３に示す１次ローパス型ΔΣ変調器１２５において、信号伝達関数ＳＴＦ（ｚ）＝１であり、雑音伝達関数ＮＴＦ（ｚ）＝１−ｚ−１である。
【００４３】
非特許文献１によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
【数２】
2014014045.tif 000004
【００４４】
上記変換式に従って、ローパス型ΔΣ変調器１２５のｚ領域モデルにおけるｚを、ｚ’＝−ｚ２に置き換えることでバンドパス型ΔΣ変調器が得られる。
【００４５】
上記変換式を用いると、ｎ次のローパス型ΔΣ変調器（ｎは１以上の整数）を、２ｎ次のバンドパス型Σ変調器に変換できる。
【００４６】
本発明者は、ローパス型ΔΣ変調器から、所望の周波数ｆ０（θ＝θ０）を、中心周波数ｆ０として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式（３）に示す通りである。
【数３】
2014014045.tif 000005
ここで、
θ０＝２π×（ｆ０／ｆｓ）  ｆｓはΔΣ変調器のサンプリング周波数。
【００４７】
式（２）の変換式では、特定の周波数θ０＝π／２に関するものであったが、式（３）の変換式では、任意の周波数（θ０）に一般化されている。
【００４８】
図４は、図３に示す１次ローパス型ΔΣ変調器１２５を、式（３）の変換式で変換して得られた２次バンドパス型ΔΣ変調器２５を示している。
なお、図３から図４への変換では、表記の便宜上、式（３）において、ａ＝ｃｏｓθ０とおいた下記の変換式を用いた。
【数４】
2014014045.tif 000006
【００４９】
図４中の第１変換器３０は、図３中の積分器１２９の遅延素子１３０に相当する構成である。第１変換器３０は、上記変換式に基づいて積分器２９の出力を変換する。積分器２９は、第１変換器３０が変換した出力を順次加算し積分する。
図４中の第２変換器３１は、図３中の遅延素子１３１に相当する構成である。第２変換器３１は、上記変換式に基づいて量子化器２８の出力を変換する。第２変換器３１によって変換された量子化器２８の出力は、加算器３６に与えられ、積分器２９に帰還入力される。
【００５０】
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器（例えば、非特許文献１記載のＣＩＦＢ構造、ＣＲＦＦ構造、ＣＩＦＦ構造など）に対しても適用できる。
【００５１】
ΔΣ変調器２５は、前述の式（３）に基づいて、ｚの値が変換可能となっている。つまり、ΔΣ変調器２５は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
【００５２】
制御部３５は、ΔΣ変調器２５に入力される信号の中心周波数（デジタルＲＦ信号の搬送周波数ｆ０）に応じて、前述の式（３）に基づいてΔΣ変調器２５のｚを変換することにより、任意の周波数の信号に対して、バンドパス型ΔΣ変調が行える。
このように、ＲＦ信号の搬送周波数ｆ０に応じて、上記変換式（３）におけるｃｏｓθ０（係数ａ）を変更することで、サンプリング周波数ｆｓを変更することなく、任意の周波数ｆ０に対応したバンドパスΔΣ変調が行える。ｃｏｓθ０を変更すると、式（１）に示すＮＴＦの係数が変更されたことになるが、式の次数は維持される。このため、ＲＦ信号の搬送波周波数ｆ０に応じて、バンドパス型ΔΣ変調器２５の構成を変化させても、式の複雑度（次数）は変化せず、したがって、バンドパス型ΔΣ変調器２５における信号処理負荷も変化しない。
【００５３】
このように本実施形態では、搬送波周波数ｆ０を変化させても、バンドパス型ΔΣ変調器２５における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器２５における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数ｆｓに依存するが、搬送波周波数ｆ０を変化させても信号帯域幅が変化するわけではないためサンプリング周波数ｆｓを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数ｆ０の変化に対応するには、サンプリング周波数ｆｓを変更する必要があり、この点において、バンドパス型が有利である。
【００５４】
また、式（３）を利用すると、ΔΣ変調器２５を任意の周波数（ｆ０）に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器２５は、ローパス型とバンドパス型とに切り替え可能となっている。
【００５５】
以上のように、制御部３５と、バンドパス型ΔΣ変調器２５とは、所望の搬送波周波数の変調波に対してバンドパス型ΔΣ変調を行うことができる信号変換装置を構成している。
【００５６】
制御部３５は、上述のように、ΔΣ変調器２５による量子化雑音阻止帯域の中心周波数を変更し制御する機能を有している他、アナログフィルタ３２の中心周波数、及び通過帯域を制御する機能も有している。
また、制御部３５は、搬送波周波数ｆ０を決定するとともに、処理部２４を制御し、処理部２４から出力されるデジタルＲＦ信号の搬送波周波数ｆ０を調整する機能も有している。
【００５７】
［３．ΔΣ変調器の停止処理について］
図４中、ΔΣ変調器２５が有する積分器２９の変換器３０は、積分器２９から出力される値を所定の伝達関数により変換し、変換した値を、積分器２９の入力に加える。
このように、積分器２９は、過去に積分器２９に入力された値に基づいて変換器３０が変換した値を積分する機能を有しており、随時演算する積分値を記憶している。積分器２９に入力される値は、ΔΣ変調器２５の入力Ｕ（ｚ）に基づいている。よって、積分器２９による積分値は、ΔΣ変調器２５に入力された過去の入力Ｕ（ｚ）に関する情報を含んでいる。
【００５８】
すなわち、ΔΣ変調器２５は、入力Ｕ（ｚ）が入力される積分器２９と、積分器２９の出力を量子化する量子化器２８と、積分器２９の前段に配置され量子化器２８の出力を積分器２９にフィードバックさせる加算器３２とを備えている。積分器２９は、上述のように、過去の入力Ｕ（ｚ）に関する情報を積分値として記憶している。このため、ΔΣ変調器２５は、例えば、入力Ｕ（ｚ）の入力が停止された場合にも、記憶された積分値に基づいてフィードバックを繰り返し、Ｖ（ｚ）（量子化信号）を出力し続ける場合がある。
【００５９】
これに対して、本実施形態の信号変換装置７０は、入力Ｕ（ｚ）の有無に応じて、ΔΣ変調器２５による量子化信号の出力を停止させるための停止処理を行う機能を有している。
【００６０】
より具体的には、制御部３５は、停止処理として、積分器２９が記憶する積分値をリセットする。
図４に示すように、制御部３５は、積分器２９に対してリセット信号を与えることができるように構成されている。
積分器２９は、リセット信号が与えられると、当該積分器２９が記憶している積分値を０にリセットする。
これにより、例えば、入力Ｕ（ｚ）が無ければ、積分器２９が記憶する積分値は、０又は一定の値となり、積分器２９の出力も０又は一定の値となる。
【００６１】
量子化器２８は、積分器２９から０又は一定の値が継続して与えられると、積分器２９の出力に変化がないので、量子化レベルを変位させることなく、出力に応じた一定の量子化レベルで量子化信号を出力する。
この場合、量子化器２８は、量子化信号を出力してはいるが、その量子化信号の量子化レベルが一定で、実質的な信号を出力していない状態となる。
上記状態では、量子化信号の量子化レベルが一定であるので、量子化レベルを変位させる場合と比較して、当該量子化器２８の動作に必要な電力が抑制される。
【００６２】
なお、ここで、ΔΣ変調器２５による量子化信号の出力の停止とは、ΔΣ変調器２５から、量子化信号が後段に向けて出力されない場合の他、量子化信号は後段に向けて出力されているが、その量子化信号の量子化レベルが一定であり、かつ実質的な信号を出力していない場合も含む。
【００６３】
ΔΣ変調器２５に電力を供給しないことによって、量子化信号の出力を停止させれば、信号変換装置７０としての消費電力を抑制することができる。また、量子化レベルが一定の量子化信号を出力させることで、量子化信号の出力を停止させた場合も、上述のように量子化器２８の動作に必要な電力を抑制できるので、信号変換装置７０としての消費電力を抑制することができる。よって、制御部３５は、停止処理を行うことで、信号変換装置７０としての消費電力を抑制することができる。
【００６４】
以上のように、制御部３５は、リセット信号を積分器２９に与えることで、積分器２９が記憶する積分値を０にリセットすることができ、ΔΣ変調器２５による量子化信号の出力を停止させる停止処理を行うことができる。
【００６５】
ここで、ＩＱベースバンド信号が出力されない状態が継続すれば、そのタイミングにおいては、送信機１によって送信すべき送信信号がなく、その後の一定の期間、ＩＱベースバンド信号が出力される可能性が低いと判断できる。
このため、制御部３５は、ベースバンド部２３が出力するＩＱベースバンド信号の有無を検知する機能を有している。制御部３５は、ＩＱベースバンド信号の有無を検知した結果、ＩＱベースバンド信号が所定時間以上無い場合に、リセット信号を積分器２９に与えて停止処理を行う。
【００６６】
これによって、ＩＱベースバンド信号が無い期間に応じて、その後における入力Ｕ（ｚ）の有無の判断を適切に行うことができる。この結果、制御部３５は、入力Ｕ（ｚ）が無いときを適切に判断し、積分器２９に対してリセット信号を与えることができる。
なお、所定時間としては、その後の一定期間、ＩＱベースバンド信号が出力される可能性が極めて低いと判断しうる値（例えば、ＦＤＤ−ＬＴＥの場合、１０ｍｓｅｃが１フレーム（１周期）となるため、その数十倍に当たる１秒程度）に設定される。
このように、制御部３５は、入力信号の有無に応じて、ΔΣ変調器２５による量子化信号の出力を停止させる停止手段を構成している。
【００６７】
以上のように、本実施形態によれば、ＩＱベースバンド信号の有無に応じて、ΔΣ変調器２５による量子化信号の出力を停止させるための停止処理を行う制御部３５を備えているので、必要に応じて、ΔΣ変調器２５による量子化信号の出力を停止させることができる。この結果、不必要に電力を消費するのを抑制することができる。
【００６８】
また、本実施形態では、制御部３５が、ＩＱベースバンド信号の有無に応じて停止処理を行うように構成したので、停止処理を行うか否かの判断を、実質的に変換し送信すべき信号であるＩＱベースバンド信号の有無に応じて行うことで、より適切に行うことができる。
なお、本実施形態では、ＩＱベースバンド信号の有無に応じて停止処理を行うように構成した場合を例示したが、処理部２４からΔΣ変調器２５に向けて出力されるＲＦ信号の有無を監視し、ＲＦ信号の有無に応じて停止処理を行うようにしてもよい。
【００６９】
［４．第２実施形態について］
図５は、本発明の第２の実施形態に係る信号変換装置７０の一部分を示すブロック図である。
本実施形態では、ΔΣ変調器２５の積分器２９が、制御部３５からのリセット信号を受け取ることなく、入力信号としての入力Ｕ（ｚ）が無くなることに応じて積分器２９に記憶された積分値が収束するように構成されている。
【００７０】
本実施形態のΔΣ変調器２５の積分器２９は、変換器３０の前段に設けられた第１乗算部５０と、変換器３０の後段に設けられた第２乗算部５１とを備えている。
【００７１】
第１乗算部５０は、積分器２９の出力すなわち、積分値に１／ｎを乗算する。なお、ｎは、サンプリングデータのデータ番号である。よって、変換器３０には、積分値を平均化した値が与えられる。
【００７２】
変換器３０は、積分値を平均化した値に基づいて変換を行い、変換した値を第２乗算部５１に出力する。
第２乗算部５１は、変換器３０の出力にｎ−１を乗算する。つまり、積分器２９は、積分値を平均化した値を変換器３０によって変換し、さらに、積分値の平均化値を元のデータ数に相当する値に変換する際、データ１つ分を捨てて変換する。これにより、入力Ｕ（ｚ）が無くなった場合、積分器２９に記憶された積分値は収束する。
【００７３】
第２乗算部５１は、積分値の平均化値を元のデータ数に相当する値を、加算器５２に出力し、積分器２９に対する新たな入力値に加算する。
【００７４】
本実施形態の積分器２９において、積分値を平均化した値に着目した場合、下記式（４）が成り立つ。
Ａ（ｎ）＝（１／ｎ）（（ｎ−１）Ａ（ｎ−１）＋ｄ（ｎ））  ・・・（４）
なお、式（４）中、Ａ（ｎ）は、データ番号ｎにおける積分値の平均化値、ｄ（ｎ）は、データ番号ｎにおける積分器２９に対する入力値である。
【００７５】
上記式（４）を整理すると、下記式（５）のように表すことができる。
Ａ（ｎ）＝（１−α）Ａ（ｎ−１）＋αｄ（ｎ）              ・・・（５）
なお、式（５）中、αは、１／ｎである。
【００７６】
式（５）をみると、Ａ（ｎ−１）の係数（１−α）は、１以下の数である。よって、入力Ｕ（ｚ）が無くなり、積分器２９への入力値が０となった場合、積分値の平均化値Ａ（ｎ）は、０、又は所定の値に収束する。
積分器２９への入力値が０となった場合、積分値の平均化値Ａ（ｎ）が、０、又は所定の値に収束するのであるから、積分値も同様に０、又は所定の値に収束する。
【００７７】
以上のように、本実施形態の積分器２９は、入力Ｕ（ｚ）が無くなることに応じて積分器２９に記憶された積分値が収束するように構成されている。
このため、本実施形態では、入力Ｕ（ｚ）の有無を検知することなく、積分器２９に記憶された積分値を収束させて、ΔΣ変調器による量子化信号の出力を停止させることができる。
【００７８】
［５．第３実施形態について］
図６は、本発明の第３実施形態に係る信号変換装置７０の一部分を示すブロック図である。
本実施形態では、信号変換装置７０が、ΔΣ変調器２５に電力を供給する電源制御部５５を備えている点において、上記各実施形態と相違している。
【００７９】
電源制御部５５は、制御部３５の制御に基づいて、ΔΣ変調器２５への電力供給を制御している。
制御部３５は、ΔΣ変調器２５による量子化信号の出力を停止させるための停止処理として、ΔΣ変調器２５への電力供給を制限するように電源制御部５５を制御する。電力供給を制限されたΔΣ変調器２５は、その動作を停止し、量子化信号の出力を停止する。
このように、本実施形態の制御部３５は、ΔΣ変調器への供給電力を制限し、ΔΣ変調器を停止させることで、電力消費を抑制できる。
【００８０】
［６．その他の実施形態について］
図７は、本発明の信号変換装置７０を適用した無線基地局装置を示すブロック図である。図７中、無線基地局装置６０は、基地局本体６１と、基地局本体６１に信号伝送路（光伝送路又は電気伝送路）６３を介して接続されたリモートレディオヘッド（Ｒｅｍｏｔｅ  Ｒａｄｉｏ  Ｈｅａｄ）６２とを備えている。
【００８１】
基地局本体６１は、図１で示したデジタル信号処理部２１と、信号伝送路６３によって信号を伝送するためのインターフェース部６４とを備えている。
リモートレディオヘッド６２は、信号伝送路６３から信号を受け取るためのインターフェース部６５と、ローノイズアンプ６６とを備えている。また、リモートレディオヘッド６２は、さらに、図１で示したアナログフィルタ３２と、パワーアンプ３３と、無線波を空間に放射するためのアンテナ６７とを備えている。パワーアンプ３３は、アナログフィルタ３２とアンテナ６７との間に接続されており、アナログフィルタ３２から出力されるアナログのＲＦ信号を増幅する。
【００８２】
上記構成では、基地局本体６１側において、デジタル信号処理部２１の信号変換装置７０が、無線送信すべき送信信号を変調波（ＲＦ信号）を入力信号として受け付け、量子化信号を出力する。基地局本体６１は、信号伝送路６３を介して、当該量子化信号をリモートレディオヘッド６２に向けて送信する。
リモートレディオヘッド６２側では、受信した基地局本体６１からの量子化信号をローノイズアンプ６６が増幅する。次いで、アナログフィルタ３２は、増幅された量子化信号からノイズ成分を除去し、アナログのＲＦ信号を出力する。量子化信号から得られたアナログのＲＦ信号は、パワーアンプ５６によって増幅され、アンテナ５７から無線波として空間に放射される。
【００８３】
ここで仮に、無線送信すべき送信信号が無いにも関わらず、デジタル信号処理部２１の信号変換装置７０が量子化信号を出力し続ければ、その後段のリモートレディオヘッド６２に含まれるローノイズアンプ６６や、パワーアンプ３３も、信号変換装置７０から与えられた量子化信号を増幅することとなる。よってこの場合、信号変換装置７０だけでなく、リモートレディオヘッド６２も、無線送信すべき送信信号が無いにも関わらず、無駄に電力を消費することとなる。
【００８４】
この点、本実施形態によれば、デジタル信号処理部２１（信号変換装置７０）は、無線送信すべき送信信号の有無に応じて、ΔΣ変調器２５による量子化信号の出力を停止させるので、無線送信すべき送信信号が無く、信号変換装置７０が量子化信号の出力を停止した場合、後段のリモートレディオヘッド６２は、量子化信号の増幅等の信号処理を行わない。
この結果、信号変換装置７０自身の電力消費を抑制できるばかりでなく、後段のリモートレディオヘッド６２における電力消費も抑制することができる。
【００８５】
また、上記各実施形態では、量子化器２８として、１ｂｉｔ量子化器を用いた場合を例示したが、３値以上の量子化レベルを有する量子化器を用いることもできる。
３値以上の量子化レベルを有する量子化器を用いた場合、当該量子化信号における複数の量子化レベルの内、中央のレベルを０Ｖに設定し、他のレベルを０Ｖを中心に上下に均等に振り分けることができる。この場合、ΔΣ変調器による量子化信号の出力を停止させたときに、量子化レベルが０Ｖで一定となるように設定することができ、より効果的に消費電力を抑制することができる。
【００８６】
［７．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８７】
１  送信機
２５  ΔΣ変調器
２８  量子化器
２９  積分器
３０  第１変換器
３１  第２変換器
３５  制御部（停止手段）
３６  加算器
５０  第１乗算部（停止手段）
５１  第２乗算部（停止手段）
７０  信号変換装置
【図１】
2014014045.tif 000007
【図２】
2014014045.tif 000008
【図３】
2014014045.tif 000009
【図４】
2014014045.tif 000010
【図５】
2014014045.tif 000011
【図６】
2014014045.tif 000012
【図７】
2014014045.tif 000013
【図８】
2014014045.tif 000014