(57)【要約】【課題】モータの両端間の短絡と両端間の短絡による異常発振の検出を可能とする。【解決手段】モータ駆動制御装置のドライバ出力部１０２の出力端子にモータＶＣＭと検出抵Ｒｓの直列接続が接続され、差分制御部１００は駆動電流指令値と駆動電流検出信号に応答して駆動電圧指令信号を生成する。ドライバ出力部１０２は駆動電圧指令信号に応答してモータと検出抵抗の直列接続を駆動して、駆動電流検出増幅器１０３は検出抵抗の駆動電流に応答して差分制御部１００に帰還される信号ＤＩＶＣＭを生成する。差分制御部１００とドライバ出力部１０２と直列接続と駆動電流検出増幅器１０３を含む帰還ループのいずれかの回路ノードに、入力端子が接続される負荷短絡検出回路１０８はモータの両端間の短絡状態に起因する異常発振波形信号を検出する。【選択図】図１
2014143809.tif 000002
【特許請求の範囲】
【請求項１】
差分制御部とドライバ出力部と駆動電流検出増幅器と負荷短絡検出回路とを具備して、
前記ドライバ出力部の出力端子には、モータと検出抵抗との直列接続が接続可能とされ、
前記差分制御部は、駆動電流指令値と駆動電流検出信号に応答して駆動電圧指令信号を生成して前記ドライバ出力部の入力端子に供給して、
前記ドライバ出力部は、前記差分制御部から生成される前記駆動電圧指令信号に応答して、前記モータと前記検出抵抗との前記直列接続を駆動する駆動出力信号を生成して、
前記駆動電流検出増幅器は、前記検出抵抗に流れる駆動電流に応答して、前記差分制御部にフィードバックされる前記駆動電流検出信号を生成して、
前記差分制御部と、前記ドライバ出力部と、前記モータと前記検出抵抗との前記直列接続と、前記駆動電流検出増幅器とを含むフィードバックループのいずれかの回路ノードに、前記負荷短絡検出回路の入力端子が接続され、
前記負荷短絡検出回路は、前記モータの両端間の短絡状態に起因して前記いずれかの回路ノードに発生する異常発振波形信号を検出する
モータ駆動制御装置。
【請求項２】
請求項１において、
前記負荷短絡検出回路は、一方の入力端子に前記いずれかの回路ノードに発生する前記異常発振波形信号が供給され、他方の入力端子に第１しきい値情報が供給される第１比較器を含み、
前記異常発振波形信号が前記第１しきい値情報よりも大きな値になることに応答して、前記第１比較器の出力端子から前記異常発振波形信号を検出した第１比較出力信号が生成される
モータ駆動制御装置。
【請求項３】
請求項２において、
前記負荷短絡検出回路は、カウント入力端子に前記第１比較器の前記出力端子から生成される前記第１比較出力信号が供給されるカウンタを更に含み、
前記カウンタは、前記異常発振波形信号の周期で前記第１比較器の前記出力端子から生成される前記第１比較出力信号のパルス信号に応答してカウントアップ動作を実行することによってカウントアップ値を生成する
モータ駆動制御装置。
【請求項４】
請求項３において、
前記負荷短絡検出回路は、一方の入力端子に前記カウンタによって生成される前記カウントアップ値が供給され、他方の入力端子に第２しきい値情報が供給される第２比較器を含み、
前記カウントアップ値が前記第２しきい値情報よりも大きな値になることに応答して、前記第２比較器の出力端子から前記異常発振波形信号を検出した第２比較出力信号が生成され、
前記負荷短絡検出回路は、前記第２比較器の前記出力端子から生成される前記第２比較出力信号を負荷短絡検出信号として出力する
モータ駆動制御装置。
【請求項５】
請求項４において、
外部インターフェースと、デジタル・アナログ変換器と、アナログ・デジタル変換器とを更に具備して、
前記外部インターフェースは、外部から供給されるデジタル情報である前記駆動電流指令値を、前記差分制御部の指令入力端子に供給して、
前記デジタル・アナログ変換器は、前記差分制御部から供給されるデジタル信号である前記駆動電圧指令信号に応答してアナログ駆動電圧指令信号を生成して、前記アナログ駆動電圧指令信号を前記ドライバ出力部の前記入力端子に供給して、
前記駆動電流検出増幅器は、前記検出抵抗に流れる前記駆動電流に応答して、駆動電流アナログ増幅信号を生成して、
前記アナログ・デジタル変換器は、前記駆動電流検出増幅器から生成される前記駆動電流アナログ増幅信号に応答して、前記差分制御部の帰還端子にフィードバックされるデジタル検出信号である前記駆動電流検出信号を生成する
モータ駆動制御装置。
【請求項６】
請求項５において、
前記ドライバ出力部は、プリドライバと第１ドライバ出力増幅器と第２ドライバ出力増幅器とを含み、
前記プリドライバの入力端子には、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号が供給され、
前記プリドライバの出力端子は前記第１ドライバ出力増幅器の入力端子と前記第２ドライバ出力増幅器の入力端子に接続され、前記第１ドライバ出力増幅器の出力端子と前記第２ドライバ出力増幅器の出力端子とは前記モータと前記検出抵抗の前記直列接続の一端と他端とにそれぞれ接続可能とされ、
パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成して、
前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例する増幅出力信号を生成する
モータ駆動制御装置。
【請求項７】
請求項６において、
前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の各トランジスタには所定のバイアス電圧が供給され、
前記リニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給される
モータ駆動制御装置。
【請求項８】
請求項７において、
前記デジタル・アナログ変換器は、ΣΔ型デジタル・アナログ変換器である
モータ駆動制御装置。
【請求項９】
請求項８において、
前記アナログ・デジタル変換器は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器である
モータ駆動制御装置。
【請求項１０】
請求項９において、
前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の出力端子と前記差分制御部の前記帰還端子との間に接続されたデシメーションフィルタを更に具備して、
前記デシメーションフィルタは、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行する
モータ駆動制御装置。
【請求項１１】
請求項１０において、
前記デシメーションフィルタの出力端子と前記差分制御部の前記帰還端子との間に接続されたオフセットキャリブレーション部を更に具備して、
前記オフセットキャリブレーション部は、校正レジスタとオフセットデジタル減算器とを含み、
前記検出抵抗の前記駆動電流が実質的にゼロに設定された状態で、前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタとの誤差情報が、前記校正レジスタに格納され、
通常動作では、前記オフセットデジタル減算器は、前記デシメーションフィルタの前記出力信号から前記校正レジスタに格納された前記誤差情報を減算することで、前記差分制御部の前記帰還端子にフィードバックされる前記デジタル検出信号である前記駆動電流検出信号を生成する
モータ駆動制御装置。
【請求項１２】
請求項１１において、
前記モータは、ハードディスク装置の磁気ヘッドを移動するボイスコイルモータである
モータ駆動制御装置。
【請求項１３】
請求項１２において、
前記差分制御部は、前記差分制御部の前記指令入力端子に供給される前記駆動電流指令値と前記差分制御部の前記帰還端子にフィードバックされる前記駆動電流検出信号とのデジタル減算を実行するデジタル減算器を含み、
前記デジタル減算器の出力端子から、前記デジタル・アナログ変換器に供給される前記デジタル信号である前記駆動電圧指令信号が生成される
モータ駆動制御装置。
【請求項１４】
請求項１３において、
前記負荷短絡検出回路の前記第１比較器の前記一方の入力端子が接続される前記いずれかの回路ノードは、前記差分制御部の前記デジタル減算器と前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器と前記デジタル・アナログ変換器と前記駆動電流検出増幅器とのいずれかの出力端子である
モータ駆動制御装置。
【請求項１５】
請求項１４において、
前記差分制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部は、半導体集積回路の半導体チップに集積化された
モータ駆動制御装置。
【請求項１６】
差分制御部とドライバ出力部と駆動電流検出増幅器と負荷短絡検出回路とを具備するモータ駆動制御装置の動作方法であって、
前記ドライバ出力部の出力端子には、モータと検出抵抗との直列接続が接続可能とされ、
前記差分制御部は、駆動電流指令値と駆動電流検出信号に応答して駆動電圧指令信号を生成して前記ドライバ出力部の入力端子に供給して、
前記ドライバ出力部は、前記差分制御部から生成される前記駆動電圧指令信号に応答して、前記モータと前記検出抵抗との前記直列接続を駆動する駆動出力信号を生成して、
前記駆動電流検出増幅器は、前記検出抵抗に流れる駆動電流に応答して、前記差分制御部にフィードバックされる前記駆動電流検出信号を生成して、
前記差分制御部と、前記ドライバ出力部と、前記モータと前記検出抵抗との前記直列接続と、前記駆動電流検出増幅器とを含むフィードバックループのいずれかの回路ノードに、前記負荷短絡検出回路の入力端子が接続され、
前記負荷短絡検出回路は、前記モータの両端間の短絡状態に起因して前記いずれかの回路ノードに発生する異常発振波形信号を検出する
モータ駆動制御装置の動作方法。
【請求項１７】
請求項１６において、
前記負荷短絡検出回路は、一方の入力端子に前記いずれかの回路ノードに発生する前記異常発振波形信号が供給され、他方の入力端子に第１しきい値情報が供給される第１比較器を含み、
前記異常発振波形信号が前記第１しきい値情報よりも大きな値になることに応答して、前記第１比較器の出力端子から前記異常発振波形信号を検出した第１比較出力信号が生成される
モータ駆動制御装置の動作方法。
【請求項１８】
請求項１７において、
前記負荷短絡検出回路は、カウント入力端子に前記第１比較器の前記出力端子から生成される前記第１比較出力信号が供給されるカウンタを更に含み、
前記カウンタは、前記異常発振波形信号の周期で前記第１比較器の前記出力端子から生成される前記第１比較出力信号のパルス信号に応答してカウントアップ動作を実行することによってカウントアップ値を生成する
モータ駆動制御装置の動作方法。
【請求項１９】
請求項１８において、
前記負荷短絡検出回路は、一方の入力端子に前記カウンタによって生成される前記カウントアップ値が供給され、他方の入力端子に第２しきい値情報が供給される第２比較器を含み、
前記カウントアップ値が前記第２しきい値情報よりも大きな値になることに応答して、前記第２比較器の出力端子から前記異常発振波形信号を検出した第２比較出力信号が生成され、
前記負荷短絡検出回路は、前記第２比較器の前記出力端子から生成される前記第２比較出力信号を負荷短絡検出信号として出力する
モータ駆動制御装置の動作方法。
【請求項２０】
請求項１９において、
外部インターフェースと、デジタル・アナログ変換器と、アナログ・デジタル変換器とを更に具備して、
前記外部インターフェースは、外部から供給されるデジタル情報である前記駆動電流指令値を、前記差分制御部の指令入力端子に供給して、
前記デジタル・アナログ変換器は、前記差分制御部から供給されるデジタル信号である前記駆動電圧指令信号に応答してアナログ駆動電圧指令信号を生成して、前記アナログ駆動電圧指令信号を前記ドライバ出力部の前記入力端子に供給して、
前記駆動電流検出増幅器は、前記検出抵抗に流れる前記駆動電流に応答して、駆動電流アナログ増幅信号を生成して、
前記アナログ・デジタル変換器は、前記駆動電流検出増幅器から生成される前記駆動電流アナログ増幅信号に応答して、前記差分制御部の帰還端子にフィードバックされるデジタル検出信号である前記駆動電流検出信号を生成する
モータ駆動制御装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハードディスク装置の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)等を駆動するためのモータ駆動制御装置およびその動作方法に関し、特にモータの両端間の短絡と両端間の短絡による異常発振の検出を可能とするのに有効な技術に関するものである。
【背景技術】
【０００２】
ハードディスク装置(ＨＤＤ)では、データの読み書きを行わない場合には、磁気ヘッドを磁気ディスクの外周よりも外側のランプ機構へ退避・停止するロード／アンロード方式が採用されている。ホストからの命令に従ってロード動作によって磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動することでリード／ライト動作を実行して、リード／ライト動作の終了後にはホストからの命令に従ってアンロード動作によって磁気ヘッドを反対にディスク媒体表面からランプ機構の退避位置に移動するものである。
【０００３】
更に、ハードディスク装置(ＨＤＤ)では、スピンドルモータによって磁気ディスクを高速回転させ、回転中の磁気ディスクの媒体表面にリード／ライトのための磁気ヘッドを近接させボイスコイルモータ(ＶＣＭ)によって磁気ディスクの径方向に磁気ヘッドを移動して磁気ディスクの情報の書き込みと読み出しとが実行される。
【０００４】
下記特許文献１と下記特許文献２とには、ハードディスク装置(ＨＤＤ)のボイスコイルモータ駆動回路において、磁気ヘッドのシーク動作とトラックフォロー動作をＰＷＭ駆動で行うことによって、従来のシーク時のＰＷＭ駆動とトラックフォロー時のリニア駆動の両方式の設計負担や回路規模等の問題を解消することが記載されている。尚、良く知られているように、シーク動作は磁気ヘッドを所望の記憶トラックまで移動する動作であり、トラックフォロー動作はリード・ライトのために所望の記憶トラックに追従させる動作である。更に、下記特許文献１と下記特許文献２とには、ハードディスク装置(ＨＤＤ)のボイスコイルモータのコイルの駆動電流をフィードバック制御する制御回路をデジタル回路によって構成することが記載されている。
【０００５】
下記特許文献３には、トラッキング時には磁気ヘッド位置決め制御の高精度化とシーク時間の短縮とを可能とするため、磁気ヘッドの移動駆動量が小さい時にボイスコイルモータの駆動電流をアナログ制御するリニア駆動モードを実行する一方、移動駆動量が大きい時に駆動電流をデジタル制御するパルス駆動モード(ＰＷＭ)を実行することが記載されている。リニア駆動モードでは、ボイスコイルモータの駆動電流を電圧に変換した電流検出電圧と制御指令値との差を検出する誤差検出回路の検出出力に応じた駆動電流をボイスコイルモータ駆動回路が出力するものである。それに対して、パルス駆動モードでは、誤差検出回路の検出出力に応じてパルス幅が変化するパルスを生成するＰＷＭ回路によってボイスコイルモータ駆動回路の出力電流をＰＷＭ制御するものである。この２つの駆動モードの選択は、ＰＷＭ回路のＰＭＷコンパレータの非反転入力端子と出力端子とに第入力端子と第２入力端子とがそれぞれ接続されたモード切替スイッチにより実現される。ローレベルの駆動モード切替信号に応答してモード切替スイッチは第２入力端子であるＰＭＷコンパレータの出力端子を選択するので、パルス幅が変化するＰＷＭ制御によるパルス駆動モード(ＰＷＭ)が実行される。ハイレベルの駆動モード切替信号に応答してモード切替スイッチは第１入力端子であるＰＭＷコンパレータの非反転入力端子を選択するので、ボイスコイルモータ駆動電流が連続的にフィードバック制御されるリニア駆動モードが実行される。
【０００６】
下記特許文献４には、ボイスコイルモータ(ＶＣＭ)を駆動するＶＣＭドライバの出力ラインのグランド短絡を検出するために、ボイスコイルモータ(ＶＣＭ)の電流供給を制御するためのＮチャネルＭＯＳトランジスタのゲート・ソース間電圧とドレイン・ソース間電圧を異常監視回路に供給することが記載されている。ＶＣＭドライバの出力ラインのグランド短絡が発生した場合には、ＮチャネルＭＯＳトランジスタのゲート・ソース間電圧とドレイン・ソース間電圧とがそれぞれ一定の電圧を超過するので、異常監視回路は短絡が発生したと判断するとされている。
【０００７】
下記特許文献５には、負荷の一端と他端とに一方のプッシュプル増幅器の出力端子と他方のプッシュプル増幅器の出力端子とが接続されたオーディオアンプ等に使用されるＢＴＬ接続プッシュプル増幅器において、負荷の一端と他端とが短絡(負荷短絡)した場合における出力トランジスタの破壊を防止する保護回路を接続することが記載されている。負荷短絡した場合には、保護回路は出力トランジスタのエミッタ電流の最大値を小さくすることができ、出力トランジスタが破壊し難いＢＴＬ接続プッシュプル増幅器が実現できるとしている。
【０００８】
下記特許文献６には、磁気ディスク装置のボイスコイルモータ(ＶＣＭ)を駆動するサーボアンプに過電流検出回路と電源遮断開閉回路とを接続して、過電流検出回路がボイスコイルモータ(ＶＣＭ)の過電流を検出した場合に、電源遮断開閉回路がサーボアンプに供給する電源を遮断して、ボイスコイルモータ(ＶＣＭ)への電流供給を停止することが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−３０４０９５号  公報
【特許文献２】特開２００５−３０４０９６号  公報
【特許文献３】特開２００２−１８４１３７号  公報
【特許文献４】特開２０１１−１００４９９号  公報
【特許文献５】特公平７−４４３９９号  公報
【特許文献６】特開昭６４−３９２８５号  公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者等は本発明に先立ち、ハードディスク装置(ＨＤＤ)において磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる半導体集積回路の開発に従事した。具体的には、このドライバは、磁気ディスクを高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとボイスコイルモータを駆動するためのボイスコイルモータドライバとを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。
【００１１】
本発明者等は本発明に先立ち、ボイスコイルモータ(ＶＣＭ)の両端間が短絡されることによって、ボイスコイルモータドライバが超軽負荷状態となりボイスコイルモータのコイルの駆動電流をフィードバック制御する際に位相余裕が不足して異常発振が発生すると言う問題を見い出したものである。ボイスコイルモータ(ＶＣＭ)の両端間が短絡されていない正常な状態では、フィードバック制御の位相余裕が十分であり、トラッキング動作またはシーク動作において、ボイスコイルモータの駆動電流を電圧に変換した電流検出電圧と制御指令値との差が略ゼロとなるようにフィードバック制御が実行される。
【００１２】
またボイスコイルモータ(ＶＣＭ)の両端間の短絡はフレキシブル配線の損傷もしくはこの両端間に汚れや金属等の導電物質の付着等によって発生して、異常発振が発生するとハードディスク装置(ＨＤＤ)でリード／ライトのための磁気ヘッドをボイスコイルモータドライバが駆動することが不可能となるものである。その結果、異常発振が発生すると、ホストからの命令に従ってロード動作によって磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動することが不可能となる。更に、ロード動作だけではなく、トラッキング動作とシーク動作も不可能となる。
【００１３】
一方、上記特許文献４に記載された異常監視回路はＶＣＭドライバの出力ラインのグランド短絡を検出するためにボイスコイルモータ(ＶＣＭ)の電流供給を制御するＮチャネルＭＯＳトランジスタのゲート・ソース間電圧とドレイン・ソース間電圧を監視するので、ボイスコイルモータ(ＶＣＭ)の両端間の短絡を検出することが不可能なものである。従って、上記特許文献４に記載の制御方法では、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態において、ボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが不可能なものである。
【００１４】
更に、上記特許文献５に記載された保護回路はＢＴＬ接続プッシュプル増幅器の負荷の一端と他端との間の短絡を検出して出力トランジスタの破壊を防止するものであるが、ボイスコイルモータ(ＶＣＭ)の両端間の短絡による異常発振を検出することが不可能なものである。従って、上記特許文献５に記載の制御方法では、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態において、ボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが不可能なものである。
【００１５】
また、上記特許文献６に記載された過電流検出回路と電源遮断開閉回路はボイスコイルモータ(ＶＣＭ)のボイスコイルの過電流を検出して電源遮断によりトランジスタ破壊を防止するものであるが、ボイスコイルモータ(ＶＣＭ)の両端間の短絡の検出が不可能であり短絡による異常発振を検出することが不可能なものである。従って、上記特許文献６に記載の制御方法では、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態において、ボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが不可能なものである。
【００１６】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
【００１８】
すなわち、代表的な実施の形態によるモータ駆動制御装置は、差分制御部(１００)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)と負荷短絡検出回路(１０８)とを具備する。
【００１９】
ドライバ出力部(１０２)の出力端子にモータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続が接続され、差分制御部(１００)は駆動電流指令値と駆動電流検出信号に応答して駆動電圧指令信号を生成してドライバ出力部(１０２)の入力端子に供給して、ドライバ出力部(１０２)は駆動電圧指令信号に応答してモータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続を駆動する。
【００２０】
駆動電流検出増幅器(１０３)は検出抵抗の駆動電流に応答して差分制御部(１００)に帰還される駆動電流検出信号を生成して、差分制御部(１００)とドライバ出力部(１０２)とモータ(ＶＣＭ)および検出抵抗(Ｒｓ)の直列接続と駆動電流検出増幅器(１０３)を含む帰還ループのいずれかの回路ノードに、負荷短絡検出回路(１０８)の入力端子が接続される。
【００２１】
負荷短絡検出回路(１０８)は、モータ(ＶＣＭ)の両端間の短絡状態に起因していずれかの回路ノードに発生する異常発振波形信号を検出することを特徴とするものである(図１参照)。
【発明の効果】
【００２２】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００２３】
すなわち、本モータ駆動制御装置によれば、モータの両端間の短絡と両端間の短絡による異常発振の検出を可能とすることができる。
【図面の簡単な説明】
【００２４】
【図１】図１は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態１による半導体集積回路ＩＣの構成を示した図である。
【図２】図２は、図１に示した実施の形態１による半導体集積回路ＩＣがボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値をフィードバック制御する動作を実行する際に、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における特性を示す図である。
【図３】図３は、図１に示した実施の形態１による半導体集積回路ＩＣがボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値をフィードバック制御する動作を実行する際に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における特性を示す図である。
【図４】図４は、図１に示した実施の形態１による半導体集積回路ＩＣがボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値をフィードバック制御する動作を実行する際に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態となることに起因して発生する異常発振における波形を示す図である。
【図５】図５は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態２による半導体集積回路ＩＣの構成を示した図である。
【図６】図６は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態３による半導体集積回路ＩＣの構成を示した図である。
【図７】図７は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態４による半導体集積回路ＩＣの構成を示した図である。
【図８】図８は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態５による半導体集積回路ＩＣの構成を示した図である。
【発明を実施するための形態】
【００２５】
１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２６】
［１］代表的な実施の形態によるモータ駆動制御装置は、差分制御部(１００)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)と負荷短絡検出回路(１０８)とを具備する。
【００２７】
前記ドライバ出力部(１０２)の出力端子には、モータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続が接続可能とされる。
【００２８】
前記差分制御部(１００)は、駆動電流指令値(ＶＣＭＣＲＮＴ)と駆動電流検出信号(ＤＩＶＣＭ)に応答して駆動電圧指令信号(ＤＤＲＶ、ＡＤＲＶ)を生成して前記ドライバ出力部(１０２)の入力端子に供給する。
【００２９】
前記ドライバ出力部(１０２)は、前記差分制御部(１００)から生成される前記駆動電圧指令信号(ＤＤＲＶ、ＡＤＲＶ)に応答して、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続を駆動する駆動出力信号を生成する。
【００３０】
前記駆動電流検出増幅器(１０３)は、前記検出抵抗(Ｒｓ)に流れる駆動電流(Ｉvcm)に応答して、前記差分制御部(１００)にフィードバックされる前記駆動電流検出信号(ＤＩＶＣＭ)を生成する。
【００３１】
前記差分制御部(１００)と、前記ドライバ出力部(１０２)と、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続と、前記駆動電流検出増幅器(１０３)とを含むフィードバックループのいずれかの回路ノードに、前記負荷短絡検出回路(１０８)の入力端子が接続される。
【００３２】
前記負荷短絡検出回路(１０８)は、前記モータ(ＶＣＭ)の両端間の短絡状態に起因して前記いずれかの回路ノードに発生する異常発振波形信号を検出することを特徴とするものである(図１参照)。
【００３３】
前記実施の形態によれば、モータ(ＶＣＭ)の両端間の短絡の検出と両端間の短絡による異常発振の検出を可能とすることができる。
【００３４】
好適な実施の形態では、前記負荷短絡検出回路(１０８)は、一方の入力端子に前記いずれかの回路ノードに発生する前記異常発振波形信号が供給され、他方の入力端子に第１しきい値情報(ＩＴＨ)が供給される第１比較器(１０８１)を含む。
【００３５】
前記異常発振波形信号が前記第１しきい値情報(ＩＴＨ)よりも大きな値になることに応答して、前記第１比較器(１０８１)の出力端子から前記異常発振波形信号を検出した第１比較出力信号が生成されること特徴とするものである(図１参照)。
【００３６】
他の好適な実施の形態では、前記負荷短絡検出回路(１０８)は、カウント入力端子に前記第１比較器(１０８１)の前記出力端子から生成される前記第１比較出力信号が供給されるカウンタ(１０８２)を更に含む。
【００３７】
前記カウンタ(１０８２)は、前記異常発振波形信号の周期で前記第１比較器(１０８１)の前記出力端子から生成される前記第１比較出力信号のパルス信号に応答してカウントアップ動作を実行することによってカウントアップ値を生成することを特徴とするものである(図１参照)。
【００３８】
更に他の好適な実施の形態では、前記負荷短絡検出回路(１０８)は、一方の入力端子に前記カウンタ(１０８２)によって生成される前記カウントアップ値が供給され、他方の入力端子に第２しきい値情報(ＮＴＨ)が供給される第２比較器(１０８３)を含む。
【００３９】
前記カウントアップ値が前記第２しきい値情報(ＮＴＨ)よりも大きな値になることに応答して、前記第２比較器(１０８３)の出力端子から前記異常発振波形信号を検出した第２比較出力信号が生成される。
【００４０】
前記負荷短絡検出回路(１０８)は、前記第２比較器(１０８３)の前記出力端子から生成される前記第２比較出力信号を負荷短絡検出信号(ＳＴＨ＿ＤＥＴ)として出力すること特徴とするものである(図１参照)。
【００４１】
より好適な実施の形態によるモータ駆動制御装置は、外部インターフェース(１０７)と、デジタル・アナログ変換器(１０１)と、アナログ・デジタル変換器(１０４)とを更に具備する。
【００４２】
前記外部インターフェース(１０７)は、外部から供給されるデジタル情報である前記駆動電流指令値(ＶＣＭＣＲＮＴ)を、前記差分制御部(１００)の指令入力端子に供給する。
【００４３】
前記デジタル・アナログ変換器(１０１)は、前記差分制御部(１００)から供給されるデジタル信号である前記駆動電圧指令信号(ＤＤＲＶ)に応答してアナログ駆動電圧指令信号(ＡＤＲＶ)を生成して、前記アナログ駆動電圧指令信号(ＡＤＲＶ)を前記ドライバ出力部(１０２)の前記入力端子に供給する。
【００４４】
前記駆動電流検出増幅器(１０３)は、前記検出抵抗(Ｒｓ)に流れる前記駆動電流(Ｉvcm)に応答して、駆動電流アナログ増幅信号を生成する。
【００４５】
前記アナログ・デジタル変換器(１０４)は、前記駆動電流検出増幅器(１０３)から生成される前記駆動電流アナログ増幅信号に応答して、前記差分制御部(１００)の帰還端子にフィードバックされるデジタル検出信号である前記駆動電流検出信号(ＤＩＶＣＭ)を生成することを特徴とするものである(図１参照)。
【００４６】
他のより好適な実施の形態では、前記ドライバ出力部(１０２)は、プリドライバ(１０２１)と第１ドライバ出力増幅器(１０２５)と第２ドライバ出力増幅器(１０２６)とを含む。
【００４７】
前記プリドライバ(１０２１)の入力端子には、前記デジタル・アナログ変換器(１０１)から生成される前記アナログ駆動電圧指令信号(ＡＤＲＶ)が供給される。
【００４８】
前記プリドライバ(１０２１)の出力端子は前記第１ドライバ出力増幅器(１０２５)の入力端子と前記第２ドライバ出力増幅器(１０２６)の入力端子に接続され、前記第１ドライバ出力増幅器(１０２５)の出力端子と前記第２ドライバ出力増幅器(１０２６)の出力端子とは前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)の前記直列接続の一端と他端とにそれぞれ接続可能とされる。
【００４９】
パルス駆動動作モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とは、前記プリドライバ(１０２１)の前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成する。
【００５０】
前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とは、前記プリドライバ(１０２１)の前記出力端子の電圧レベルに比例する増幅出力信号を生成することを特徴とするものである(図１参照)。
【００５１】
更に他のより好適な実施の形態によれば、前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)の各トランジスタには所定のバイアス電圧が供給される。
【００５２】
前記リニア駆動モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給されることを特徴とする(図１参照)。
【００５３】
別のより好適な実施の形態では、前記デジタル・アナログ変換器(１０１)は、ΣΔ型デジタル・アナログ変換器であることを特徴とするものである(図１参照)。
【００５４】
更に別のより好適な実施の形態では、前記アナログ・デジタル変換器(１０４)は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器であることを特徴とするものである(図１参照)。
【００５５】
具体的な実施の形態によるモータ制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器(１０４)の出力端子と前記差分制御部(１００)の前記帰還端子との間に接続されたデシメーションフィルタ(１０５)を更に具備する。
【００５６】
前記デシメーションフィルタ(１０５)は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行することを特徴とするものである(図１参照)。
【００５７】
他の具体的な実施の形態によるモータ制御装置は、前記デシメーションフィルタ(１０５)の出力端子と前記差分制御部(１００)の前記帰還端子との間に接続されたオフセットキャリブレーション部(１０６)を更に具備する。
【００５８】
前記オフセットキャリブレーション部(１０６)は、校正レジスタ(１０６１)とオフセットデジタル減算器(１０６２)とを含む。
【００５９】
前記検出抵抗(Ｒｓ)の前記駆動電流(Ｉvcm)が実質的にゼロに設定された状態で、前記駆動電流検出増幅器(１０３)と前記アナログ・デジタル変換器(１０４)と前記デシメーションフィルタ(１０５)との誤差情報が、前記校正レジスタ(１０６１)に格納される。
【００６０】
通常動作では、前記オフセットデジタル減算器(１０６２)は、前記デシメーションフィルタ(１０５)の前記出力信号から前記校正レジスタ(１０６１)に格納された前記誤差情報を減算することで、前記差分制御部(１００)の前記帰還端子にフィードバックされる前記デジタル検出信号である前記駆動電流検出信号(ＤＩＶＣＭ)を生成することを特徴とする(図１参照)。
【００６１】
より具体的な実施の形態では、前記モータは、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)であることを特徴とするものである(図１参照)。
【００６２】
他のより具体的な実施の形態では、前記差分制御部(１００)は、前記差分制御部(１００)の前記指令入力端子に供給される前記駆動電流指令値(ＶＣＭＣＲＮＴ)と前記差分制御部(１００)の前記帰還端子にフィードバックされる前記駆動電流検出信号(ＤＩＶＣＭ)とのデジタル減算を実行するデジタル減算器(１００２)を含む。
【００６３】
前記デジタル減算器(１００２)の出力端子から、前記デジタル・アナログ変換器(１０１)に供給される前記デジタル信号である前記駆動電圧指令信号(ＤＤＲＶ)が生成されることを特徴とする(図１参照)。
【００６４】
他のより具体的な実施の形態では、前記負荷短絡検出回路の前記第１比較器の前記一方の入力端子が接続される前記いずれかの回路ノードは、前記差分制御部の前記デジタル減算器と前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器と前記デジタル・アナログ変換器と前記駆動電流検出増幅器とのいずれかの出力端子であることを特徴とする。
【００６５】
最も具体的な実施の形態では、前記差分制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部は、半導体集積回路の半導体チップに集積化されたことを特徴とする(図１参照)。
【００６６】
〔２〕別の観点の代表的な実施の形態は、差分制御部(１００)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)と負荷短絡検出回路(１０８)とを具備するモータ駆動制御装置の動作方法である。
【００６７】
前記ドライバ出力部(１０２)の出力端子には、モータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続が接続可能とされる。
【００６８】
前記差分制御部(１００)は、駆動電流指令値(ＶＣＭＣＲＮＴ)と駆動電流検出信号(ＤＩＶＣＭ)に応答して駆動電圧指令信号(ＤＤＲＶ、ＡＤＲＶ)を生成して前記ドライバ出力部(１０２)の入力端子に供給する。
【００６９】
前記ドライバ出力部(１０２)は、前記差分制御部(１００)から生成される前記駆動電圧指令信号(ＤＤＲＶ、ＡＤＲＶ)に応答して、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続を駆動する駆動出力信号を生成する。
【００７０】
前記駆動電流検出増幅器(１０３)は、前記検出抵抗(Ｒｓ)に流れる駆動電流(Ｉvcm)に応答して、前記差分制御部(１００)にフィードバックされる前記駆動電流検出信号(ＤＩＶＣＭ)を生成する。
【００７１】
前記差分制御部(１００)と、前記ドライバ出力部(１０２)と、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続と、前記駆動電流検出増幅器(１０３)とを含むフィードバックループのいずれかの回路ノードに、前記負荷短絡検出回路(１０８)の入力端子が接続される。
【００７２】
前記負荷短絡検出回路(１０８)は、前記モータ(ＶＣＭ)の両端間の短絡状態に起因して前記いずれかの回路ノードに発生する異常発振波形信号を検出することを特徴とするものである(図１参照)。
【００７３】
前記実施の形態によれば、モータ(ＶＣＭ)の両端間の短絡の検出と両端間の短絡による異常発振の検出を可能とすることができる。
【００７４】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７５】
［実施の形態１］
《半導体集積回路の構成の概要》
図１は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態１による半導体集積回路ＩＣの構成を示した図である。尚、半導体集積回路ＩＣは、モータ駆動制御装置を構成する。
【００７６】
具体的には、図１に示す半導体集積回路ＩＣ(ドライバＩＣ)は、磁気ディスクを高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとボイスコイルモータを駆動するためのボイスコイルモータドライバとを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。
【００７７】
図１に示した半導体集積回路ＩＣの半導体チップには、デジタル差分生成・位相補償制御部１００とデジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とシリアル入出力インターフェース１０７と負荷短絡検出回路１０８とが集積化されている。
【００７８】
図１に示した実施の形態１による半導体集積回路ＩＣのために、コイルＬと寄生抵抗ＲＬを有するボイスコイルモータ(ＶＣＭ)と電流検出抵抗Ｒｓが、ドライバ出力部１０２の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮに接続される。
【００７９】
《半導体集積回路の詳細な構成》
以下に、図１に示した実施の形態１による半導体集積回路ＩＣの詳細な構成について、説明する。
【００８０】
《デジタル差分生成・位相補償制御部》
デジタル差分生成・位相補償制御部１００は、デジタル乗算器により構成されたデジタル増幅器１００１と、デジタル減算器１００２と、２個のデジタル乗算器１００３、１００４と、デジタル積分器１００５と、デジタル加算器１００６とを含んでいる。
【００８１】
デジタル差分生成・位相補償制御部１００は、コントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報と駆動電流検出増幅器１０３のボイスコイルモータ駆動電流情報から生成されるデジタル駆動電流検出信号ＤＩＶＣＭのフィードバック情報との電流差分情報ＩＥＲＲを生成してドライバ出力部１０２の入力に供給される駆動電圧指令信号ＤＤＲＶ、ＡＤＲＶを生成する。
【００８２】
デジタル乗算器により構成されたデジタル増幅器１００１は、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴをデジタル増幅する。デジタル増幅器１００１によってデジタル増幅されたデジタル駆動電流指令値ＶＣＭＣＲＮＴはデジタル減算器１００２の一方の入力端子に供給され、オフセットキャリブレーション部１０６のデジタル増幅器１０６３から生成されるデジタル駆動電流検出信号ＤＩＶＣＭはデジタル減算器１００２の他方の入力端子に供給される。その結果、デジタル減算器１００２の出力端子から生成されるデジタル差分駆動電流情報ＩＥＲＲが、デジタル乗算器１００３の一方の入力端子とデジタル乗算器１００４の一方の入力端子とに供給される。
【００８３】
シリアル入出力インターフェース１０７の２個の制御レジスタには外部のマイクロコンピュータ等のコントローラから積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとが事前に格納されている。従って、シリアル入出力インターフェース１０７からデジタル乗算器１００３の他方の入力端子とデジタル乗算器１００４の他方の入力端子とには、積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとがそれぞれ供給される。その結果、デジタル乗算器１００３はデジタル減算器１００２のデジタル差分駆動電流情報ＩＥＲＲとシリアル入出力インターフェース１０７の積分ゲイン情報ＩＧＡＩＮとの乗算を実行して、その乗算結果をデジタル積分器１００５の入力端子に供給する。更にデジタル乗算器１００４はデジタル減算器１００２のデジタル差分駆動電流情報ＩＥＲＲとシリアル入出力インターフェース１０７の比例ゲイン情報ＰＧＡＩＮの乗算を実行して、その乗算結果をデジタル加算器１００６の一方の入力端子に供給する。またデジタル加算器１００６の他方の入力端子にはデジタル積分器１００５の出力端子からデジタル差分駆動電流積分情報が供給され、デジタル加算器１００６の一方の入力端子にデジタル乗算器１００４の出力端子からデジタル差分駆動電流比例情報が供給されている。従って、デジタル差分生成・位相補償制御部１００のデジタル加算器１００６の出力端子から生成されるデジタル駆動電圧指令信号ＤＤＲＶとしてのデジタル差分駆動電流比例積分情報(比例積分情報)は、デジタル・アナログ変換器１０１の入力端子に供給される。
【００８４】
《デジタル・アナログ変換器》
図１に示した実施の形態１による半導体集積回路ＩＣでは、デジタル差分生成・位相補償制御部１００のデジタル加算器１００６の出力端子から生成されるデジタル駆動電圧指令信号ＤＤＲＶは、デジタル・アナログ変換器１０１によってアナログ駆動電圧指令信号ＡＤＲＶに変換されドライバ出力部１０２の入力端子に供給される。
【００８５】
このデジタル・アナログ変換器１０１には、高速で高分解能のＤ／Ａ変換が可能なΣΔ型デジタル・アナログ変換器が使用されている。ΣΔ型デジタル・アナログ変換器の構成回路の大部分がデジタル回路であるので、半導体集積回路ＩＣの微細化半導体製造プロセスによって、低消費電力と高速化とを実現することが可能である。更にΣΔ型デジタル・アナログ変換器では、ΣΔ変調によって変換出力信号と入力信号の差分が生成され、この差分が積分され、この積分値が最小となるようにフィードバック処理が実行される。その結果、ノイズ・シェーピング効果と呼ばれるように、ΣΔ型デジタル・アナログ変換器の比較器の出力に含まれる量子化雑音は高周波数へシフトするので、高いＳ／Ｎ比を実現することが可能である。
【００８６】
《ドライバ出力部》
図１に示した実施の形態１による半導体集積回路ＩＣでは、ドライバ出力部１０２はデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶに応答して、第１ＶＣＭドライバ出力端子ＶＣＭＰと第２ＶＣＭドライバ出力端子ＶＣＭＮの間に接続された電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)とを駆動するものである。尚、ボイスコイルモータ(ＶＣＭ)は、コイルＬと寄生抵抗ＲＬとを直列に含んだものである。
【００８７】
図１に示すように、ドライバ出力部１０２は、プリドライバ１０２１と帰還容量１０２２と帰還抵抗１０２３とＰＷＭ変調器１０２４と第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６と帰還増幅器１０２７とによって構成されている。
【００８８】
プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されて、プリドライバ１０２１の反転入力端子−には帰還容量１０２２と帰還抵抗１０２３とを介して帰還増幅器１０２７の帰還出力信号が供給される。プリドライバ１０２１の出力信号はＰＷＭ変調器１０２４の入力端子に接続され、ＰＷＭ変調器１０２４の出力端子は第１ＶＣＭドライバ出力増幅器１０２５の第１入力端子Ｉｎ１と第２ＶＣＭドライバ出力増幅器１０２６の第１入力端子Ｉｎ１とに接続されている。更にプリドライバ１０２１の出力信号は、第１ＶＣＭドライバ出力増幅器１０２５の第２入力端子Ｉｎ２と第２ＶＣＭドライバ出力増幅器１０２６の第２入力端子Ｉｎ２とに供給される。
【００８９】
また、第１ＶＣＭドライバ出力増幅器１０２５の出力端子は第１ＶＣＭドライバ出力端子ＶＣＭＰと帰還増幅器１０２７の反転入力端子−とに接続され、第２ＶＣＭドライバ出力増幅器１０２６の出力端子は第２ＶＣＭドライバ出力端子ＶＣＭＮと帰還増幅器１０２７の非反転入力端子＋に接続されている。
【００９０】
更に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６には、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラからＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される。
【００９１】
ハイレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される場合に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、ＰＷＭ変調器１０２４から第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号とプリドライバ１０２１から第２入力端子Ｉｎ２に供給されるプリドライバ出力信号に応答する。従って、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、プリドライバ１０２１のプリドライバ出力信号の電圧レベルに比例するパルス幅を有する駆動パルス出力信号を生成する。その際に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の増幅トランジスタにハイレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡに応答して小さなバイアス電圧が供給されるので、増幅トランジスタはＤ級増幅動作を実行して増幅トランジスタの消費電力が低減されることが可能となる。
【００９２】
尚、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とから逆位相の駆動パルス出力信号が生成され、ボイスコイルモータ(ＶＣＭ)の両端子はこの逆位相の駆動パルス出力信号により駆動される。この駆動パルス幅が変化するＰＷＭ制御によるパルス駆動モードは、例えばシーク動作等の磁気ヘッドの移動駆動量の大きい場合に好適なものとなる。
【００９３】
ローレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される場合には、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、プリドライバ１０２１のプリドライバ出力信号の電圧レベルに比例する増幅出力信号を生成するリニア駆動モードを実行する。従って、この場合には、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、ＰＷＭ変調器１０２４から第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号に対して、非応答となる。その際に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の増幅トランジスタにはローレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡに応答して大きなバイアス電圧が供給され、増幅トランジスタはＡＢ級増幅動作を実行して増幅トランジスタの増幅信号歪みが低減されることが可能となる。
【００９４】
尚、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とからは逆位相の線形増幅出力信号が生成されて、ボイスコイルモータ(ＶＣＭ)の両端子はこの逆位相の線形増幅出力信号によって駆動される。この増幅振幅が変化するアナログ制御によるリニア駆動モードは、例えばトラックフォロー動作等の磁気ヘッドの移動駆動量の小さい場合に好適なものとなる。
【００９５】
図１に示したドライバ出力部１０２に含まれたプリドライバ１０２１と帰還容量１０２２と帰還抵抗１０２３と帰還増幅器１０２７とは、ドライバ出力部１０２の増幅精度を向上する負帰還ループとして機能する。第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とがパルス駆動モードとリニア駆動モードとのいずれで動作する場合も、この負帰還ループが機能する。すなわち、帰還増幅器１０２７は第１ＶＣＭドライバ出力増幅器１０２５の出力端子と第２ＶＣＭドライバ出力増幅器１０２６の出力端子との間の端子間増幅電圧を検出して、検出した端子間増幅電圧をプリドライバ１０２１の反転入力端子−に供給する。プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されているので、プリドライバ１０２１の反転入力端子−の電圧情報はプリドライバ１０２１の非反転入力端子＋の電圧情報と一致するように負帰還ループが機能する。従って、プリドライバ１０２１の非反転入力端子＋のアナログ駆動電圧指令信号ＡＤＲＶとプリドライバ１０２１の反転入力端子−に伝達される第１および第２のＶＣＭドライバ出力増幅器１０２５、１０２６の両出力端子間増幅電圧とが一致するものとなる。尚、帰還容量１０２２と帰還抵抗１０２３とは、負帰還ループの安定性を向上するための位相補償回路として機能するとともにＰＷＭ動作時において帰還増幅器１０２７のパルス波形状態の出力信号を平滑化するためのフィルタとして機能する。
【００９６】
《駆動電流検出増幅部》
図１に示した実施の形態１による半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の差動入力端子に２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して電流検出抵抗Ｒｓの両端子間電圧が供給される。一方の電流検出端子ＲＳＩＮＰは抵抗１０３２を介して駆動電流検出増幅部１０３の差動増幅器１０３１の非反転入力端子＋に接続され、この非反転入力端子＋には抵抗１０３３を介して基準電圧ＶREFが供給される。他方の電流検出端子ＲＳＩＮＮは抵抗１０３４を介して駆動電流検出増幅部１０３の差動増幅器１０３１の反転入力端子−に接続され、この反転入力端子−は抵抗１０３５を介して差動増幅器１０３１の出力端子に接続される。
【００９７】
従って、駆動電流検出増幅器１０３は、ボイスコイルモータ(ＶＣＭ)に直列接続された電流検出抵抗Ｒｓに流れるコイル駆動電流Ｉvcmの電流値を検出する。このボイスコイルモータ(ＶＣＭ)の駆動電流情報は、デジタル差分生成・位相補償制御部１００へのデジタル駆動電流検出信号ＤＩＶＣＭのフィードバック情報として使用される。
【００９８】
《アナログ・デジタル変換器》
図１に示した実施の形態１による半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の出力端子からのアナログ増幅出力信号はアナログ・デジタル変換器１０４によってデジタル電流検出信号に変換されてデシメーションフィルタ１０５の入力端子に供給される。
【００９９】
このアナログ・デジタル変換器１０４には、折り返し雑音と量子化雑音とを低減でき、更に回路規模の小さいと言う特徴を持ったオーバー・サンプリングΣΔ型アナログ・デジタル変換器が使用されている。このΣΔ型アナログ・デジタル変換器は、アナログ減算器とアナログ積分器と比較器と遅延回路と１ビットローカルデジタル・アナログ変換器によって構成できるので、回路規模を低減することが可能となる。更にΣΔ型アナログ・デジタル変換器でも、差分生成と差分積分と積分値フィードバック処理とが実行されるので、ノイズ・シェーピング効果によって高いＳ／Ｎ比を実現することが可能である。
【０１００】
《デシメーションフィルタ》
図１に示した実施の形態１による半導体集積回路ＩＣのデシメーションフィルタ１０５は、上述したオーバー・サンプリングΣΔ型アナログ・デジタル変換器１０４によって高くなったサンプリングレートを適度なサンプリングレートまで落とすための間引き処理を実行する。またこのデシメーションフィルタ１０５は、ΣΔ型アナログ・デジタル変換器１０４によるノイズ・シェーピング効果により低周波領域の量子化雑音が減少した分、増大した高周波領域の量子化雑音を抑圧するためのローパスフィルタとして機能する。従って、このデシメーションフィルタ１０５は、デジタルフィルタによって構成されるが、ローパスフィルタと間引き回路とから構成される。
【０１０１】
《オフセットキャリブレーション部》
図１に示した実施の形態１による半導体集積回路ＩＣのオフセットキャリブレーション部１０６は、上述したデジタル差分生成・位相補償制御部１００によるフィードバック制御に先行して駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５の誤差を低減するためのキャリブレーション動作を実行する。この動作を実行するために、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmの電流値がゼロに制御され、電流検出抵抗Ｒｓの両端子間電圧が２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して駆動電流検出増幅器１０３の差動入力端子に供給される。この状態での駆動電流検出増幅器１０３の誤差とアナログ・デジタル変換器１０４の誤差とデシメーションフィルタ１０５の誤差の全誤差情報は、オフセットキャリブレーション部１０６の校正レジスタ１０６１に格納される。キャリブレーションイネーブル信号ＣＡＬＥＮＡに応答して、上述の全誤差情報はデシメーションフィルタ１０５からオフセットキャリブレーション部１０６の校正レジスタ１０６１に格納され保持される。
【０１０２】
その後の駆動電流検出動作では、オフセットキャリブレーション部１０６の校正レジスタ１０６１に保持された誤差情報がデジタル減算器１０６２に供給されて、デジタル減算器１０６２において全ての通常検出情報から校正レジスタ１０６１の誤差情報が減算される。この全ての通常検出情報は、駆動電流検出増幅器１０３の通常出力信号とアナログ・デジタル変換器１０４の通常変換信号とデシメーションフィルタ１０５の通常出力信号の全てを含んでいる。オフセットキャリブレーション部１０６のデジタル減算器１０６２の減算出力信号は、デジタル乗算器によって構成されたデジタル増幅器１０６３によってデジタル増幅されることによって、デジタル増幅器１０６３の出力からデジタル駆動電流検出信号ＤＩＶＣＭが生成される。従って、オフセットキャリブレーション部１０６のデジタル増幅器１０６３の出力から生成されるデジタル駆動電流検出信号ＤＩＶＣＭに含まれる誤差成分を、十分に低減することが可能となる。
【０１０３】
《負荷短絡検出回路》
図１に示した実施の形態１による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８は、第１比較器１０８１とカウンタ１０８２と第２比較器１０８３とを含んでいる。
【０１０４】
デジタルコンパレータとして構成された第１比較器１０８１の非反転入力端子＋と反転入力端子−には、デジタル減算器１００２から生成されるデジタル差分駆動電流情報ＩＥＲＲとシリアル入出力インターフェース１０７から生成されるデジタル電流しきい値ＩＴＨとがそれぞれ供給される。カウンタ１０８２のカウント入力端子にはデジタルコンパレータとして構成された第１比較器１０８１の比較出力信号が供給され、カウンタ１０８２のリセット入力端子ｒｓｔｎには略一定の時間間隔でハイレベルの遮断許可信号ＳＨＴＤ＿ＥＮＡが供給される。デジタルコンパレータとして構成された第２比較器１０８３の非反転入力端子＋と反転入力端子−には、カウンタ１０８２のカウント出力信号とシリアル入出力インターフェース１０７から生成されるデジタルカウントしきい値ＮＴＨとがそれぞれ供給される。更に、デジタルコンパレータとして構成された第２比較器１０８３の出力端子からは、負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴが生成される。
【０１０５】
《正常動作状態での負荷短絡検出回路の動作》
次に、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８の動作を、以下に説明する。
【０１０６】
磁気ヘッドのシーク動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ハイレベルの場合)とトラックフォロー動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ローレベルの場合)のいずれの場合も、ボイスコイルモータ(ＶＣＭ)の両端間が短絡されていない場合を想定する。この場合には、ハードディスク装置(ＨＤＤ)のボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍをフィードバック制御するデジタル差分生成・位相補償制御部１００の動作によってデジタル駆動電流指令値ＶＣＭＣＲＮＴとデジタル駆動電流検出信号ＤＩＶＣＭとの電流差分情報ＩＥＲＲが略ゼロとなる。すなわち、デジタル差分生成・位相補償制御部１００の動作によって、コントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報と駆動電流検出増幅器１０３のボイスコイルモータ駆動電流情報から生成されるデジタル駆動電流検出信号ＤＩＶＣＭのフィードバック情報との電流差分情報ＩＥＲＲが略ゼロとなるように、フィードバック制御される。その結果、デジタル差分生成・位相補償制御部１００のこのようなフィードバック動作によって、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値が設定される。
【０１０７】
上述したようにボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態においては、デジタル差分生成・位相補償制御部１００のデジタル減算器１００２から生成される電流差分情報ＩＥＲＲが略ゼロとなる。従って、負荷短絡検出回路１０８の第１比較器１０８１の非反転入力端子＋に供給されるデジタル差分駆動電流情報ＩＥＲＲのデジタル値は、負荷短絡検出回路１０８の第１比較器１０８１の反転入力端子−に供給されるデジタル電流しきい値ＩＴＨよりも小さな値となる。その結果、カウンタ１０８２は、カウントアップ動作することなくリセット入力端子ｒｓｔｎに略一定の時間間隔で供給されるハイレベルの遮断許可信号ＳＨＴＤ＿ＥＮＡに応答してカウント初期値のゼロの値に維持される。従って、負荷短絡検出回路１０８の第２比較器１０８３の非反転入力端子＋に供給されるカウンタ１０８２の出力のカウント初期値のゼロの値は、第２比較器１０８３の反転入力端子−に供給されるデジタルカウントしきい値ＮＴＨよりも小さな値となる。従って、負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ローレベルとなる。その結果、図１に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータ等のコントローラは、ローレベルの遮断検出信号ＳＨＴ＿ＤＥＴから、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態で正常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を継続する。
【０１０８】
《異常動作状態での負荷短絡検出回路の動作》
次に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８の動作を、以下に説明する。
【０１０９】
磁気ヘッドのシーク動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ハイレベルの場合)とトラックフォロー動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ローレベルの場合)のいずれの場合も、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態の場合を想定する。この場合には、ボイスコイルモータ(ＶＣＭ)の両端間の短絡によってボイスコイルモータドライバが超軽負荷状態となって、ボイスコイルモータのコイルの駆動電流をフィードバック制御する際に位相余裕が不足して異常発振が発生する。この異常発振によって、デジタル差分生成・位相補償制御部１００のデジタル減算器１００２の出力端子からデジタル減算器１００２の一方の入力端子までのフィードバックループのいずれかの回路ノードで比較的大きな振幅を有する異常発振波形信号が生成される。
【０１１０】
この異常発振が発生する状態では、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍをフィードバック制御するデジタル差分生成・位相補償制御部１００の動作によっても、デジタル駆動電流指令値ＶＣＭＣＲＮＴとデジタル駆動電流検出信号ＤＩＶＣＭとの電流差分情報ＩＥＲＲを略ゼロに制御することが不可能となる。すなわち、デジタル差分生成・位相補償制御部１００が動作したとしても、コントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報と駆動電流検出増幅器１０３のボイスコイルモータ駆動電流情報から生成されるデジタル駆動電流検出信号ＤＩＶＣＭのフィードバック情報の電流差分情報ＩＥＲＲが略ゼロとなるように、フィードバック制御を実行することが不可能となる。
【０１１１】
このように、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態においては、デジタル差分生成・位相補償制御部１００のデジタル減算器１００２から生成される電流差分情報ＩＥＲＲが略ゼロとならない。従って、負荷短絡検出回路１０８の第１比較器１０８１の非反転入力端子＋に供給されるデジタル差分駆動電流情報ＩＥＲＲのデジタル値は、負荷短絡検出回路１０８の第１比較器１０８１の反転入力端子−に供給されるデジタル電流しきい値ＩＴＨよりも異常発振周波数で決定される異常発振周期で大きな瞬時値となる。その結果、負荷短絡検出回路１０８の第１比較器１０８１の出力端子からは、上述した異常発振周期でハイレベルの比較出力パルス信号が生成される。従って、異常発振周期で生成されるハイレベルの比較出力パルス信号に応答してカウンタ１０８２はカウントアップ動作を実行して、カウンタ１０８２のカウントアップ値はカウント初期値のゼロ値から増加する。従って、負荷短絡検出回路１０８の第２比較器１０８３の非反転入力端子＋に供給されるカウンタ１０８２のカウントアップ値は、第２比較器１０８３の反転入力端子−に供給されるデジタルカウントしきい値ＮＴＨよりも大きな値となる。従って、負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ハイレベルとなる。その結果、図１に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴからボイスコイルモータ(ＶＣＭ)の両端間が短絡状態で異常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を終了する。例えば、マイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答してドライバ出力部１０２の動作を停止する。それによって、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が、終了されるものである。
【０１１２】
上述した図１に示した実施の形態１による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態において、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が終了されることが可能である。従って、図１に示した実施の形態１による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態においてボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが可能となるものである。
【０１１３】
更に、図１に示した実施の形態１による半導体集積回路ＩＣでは、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態であるか否かの負荷短絡検出動作は、ハードディスク装置(ＨＤＤ)でリード／ライト動作を実行するためにホストからの命令に従ってロード動作によって磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動する以前に実行される。他の方法では、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態であるか否かの負荷短絡検出動作は、上述したロード動作の以降で、磁気ヘッドの移動駆動量の大きいシーク動作の以前に実行される。
【０１１４】
《正常動作状態における特性》
図２は、図１に示した実施の形態１による半導体集積回路ＩＣがボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値をフィードバック制御する動作を実行する際に、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における特性を示す図である。
【０１１５】
図２(Ａ)は、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣにより駆動されるボイスコイルモータ(ＶＣＭ)の負荷の周波数特性を示したものである。
【０１１６】
図２(Ａ)に示すようにボイスコイルモータ(ＶＣＭ)のコイルＬと寄生抵抗ＲＬとで決定されるポール周波数ｆｐ＝ＲＬ／(２πＬ)よりも十分に低い周波数帯域では、電流検出抵抗Ｒｓと寄生抵抗ＲＬとによってボイスコイルモータ(ＶＣＭ)のゲインＧａｉｎ＝１／(ＲｓＲＬ)が決定されるものである。このポール周波数ｆｐ＝ＲＬ／(２πＬ)よりも十分に高い周波数帯域では、ボイスコイルモータ(ＶＣＭ)のゲインＧａｉｎは、１次の積分特性に従って周波数の増加に応答して減少する。尚、ポール周波数ｆｐ＝ＲＬ／(２πＬ)と等しい周波数では、ボイスコイルモータ(ＶＣＭ)のゲインＧａｉｎを決定する伝達関数の分母が略ゼロとなり、この周波数はポール(極)と呼ばれる。
【０１１７】
図２(Ｂ)は、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣのデジタル差分生成・位相補償制御部１００の周波数特性を示したものである。
【０１１８】
図２(Ｂ)に示したように、デジタル差分生成・位相補償制御部１００のゲインＧａｉｎは周波数の増加に従って低下して、デジタル差分生成・位相補償制御部１００のゲインＧａｉｎを決定する伝達関数の分子が略ゼロとなる周波数は零点と呼ばれる。特に、デジタル差分生成・位相補償制御部１００の零点周波数ｆｚは、図２(Ａ)に示したボイスコイルモータ(ＶＣＭ)のゲインＧａｉｎのポール周波数ｆｐ＝ＲＬ／(２πＬ)と実質的に等しく設定されている。従って、図２(Ｂ)に示したように、零点周波数ｆｚ(ポール周波数ｆｐ)よりも十分に低い周波数帯域では、デジタル差分生成・位相補償制御部１００のゲインＧａｉｎはデジタル積分器１００５の積分ゲイン情報ＩＧＡＩＮに依存する１次の積分特性に従い周波数の増加に応答して減少する。またこの零点周波数ｆｚ(ポール周波数ｆｐ)よりも十分に高い周波数帯域では、デジタル差分生成・位相補償制御部１００のゲインＧａｉｎは、デジタル乗算器１００４の比例ゲイン情報ＰＧＡＩＮに従って周波数の変化に対して実質的に無関係の値に維持される。
【０１１９】
図２(Ｃ)は、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣのその他の回路部分の合成周波数特性を示したものである。尚、図１に示した実施の形態１による半導体集積回路ＩＣのその他の回路部分は、デジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とを含むものである。
【０１２０】
図２(Ｃ)に示すようにボイスコイルモータ(ＶＣＭ)のコイルＬと寄生抵抗ＲＬとで決定されるポール周波数ｆｐ＝ＲＬ／(２πＬ)よりも相当高い周波数帯域まで、その他の回路部分のゲインＧａｉｎは周波数の変化に対して実質的に無関係の値に維持される。しかし、相当高い周波数帯域より更に高い周波数帯域では、その他の回路部分のゲインＧａｉｎは高次の積分特性に従って周波数の増加に応答して急激に減少する。
【０１２１】
図２(Ｄ)は、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態である正常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣの全体の周波数特性を示したものである。尚、図２(Ｄ)に示す実施の形態１による半導体集積回路ＩＣの全体の周波数特性は、図２(Ａ)に示したボイスコイルモータ(ＶＣＭ)の負荷の周波数特性と図２(Ｂ)に示したデジタル差分生成・位相補償制御部１００の周波数特性と図２(Ｃ)に示したその他の回路部分の合成周波数特性とを重畳した周波数特性である。
【０１２２】
図２(Ｄ)に示したように図１に示した実施の形態１による半導体集積回路ＩＣの全体の周波数特性では、図２(Ａ)に示したボイスコイルモータ(ＶＣＭ)のゲインＧａｉｎのポールと図２(Ｂ)に示したデジタル差分生成・位相補償制御部１００のゲインＧａｉｎの零点とは打ち消される。その結果、図２(Ｄ)に示した半導体集積回路ＩＣの全体の周波数特性は、低周波帯域からゲインＧａｉｎが０ｄＢとなるカットオフ周波数ｆ０まで１次の積分特性となって、ゲインＧａｉｎが０ｄＢとなるカットオフ周波数ｆ０での位相は−１８０°に対して十分な位相余裕を持ち、閉ループ特性は安定するものとなる。
【０１２３】
《異常動作状態における特性》
図３は、図１に示した実施の形態１による半導体集積回路ＩＣがボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値をフィードバック制御する動作を実行する際に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における特性を示す図である。
【０１２４】
図３(Ａ)は、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣにより駆動されるボイスコイルモータ(ＶＣＭ)の負荷の周波数特性を示したものである。
【０１２５】
図３(Ａ)に示すように、ボイスコイルモータ(ＶＣＭ)の両端間の短絡によってコイルＬと寄生抵抗ＲＬとがそれぞれ略ゼロとなるので、大きなゲインＧａｉｎ＝１／(Ｒｓ)となるとともにゲイン周波数特性でポール(極)が消失して、極めて高い周波数まで大きなゲインＧａｉｎ＝１／(Ｒｓ)が維持される。
【０１２６】
図３(Ｂ)は、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣのデジタル差分生成・位相補償制御部１００の周波数特性を示したものである。
【０１２７】
図３(Ｂ)に示した短絡状態の異常動作状態におけるデジタル差分生成・位相補償制御部１００のゲインＧａｉｎは、図２(Ｂ)に示した非短絡状態の正常動作状態におけるゲインＧａｉｎと同様に周波数の増加に従って低下する。すなわち、図３(Ｂ)に示したように、零点周波数ｆｚよりも十分に低い周波数帯域では、非短絡状態の正常動作状態におけるデジタル差分生成・位相補償制御部１００のゲインＧａｉｎはデジタル積分器１００５の積分ゲイン情報ＩＧＡＩＮに依存する１次の積分特性に従い周波数の増加に応答して減少する。またこの零点周波数ｆｚよりも十分に高い周波数帯域では、非短絡状態の正常動作状態におけるデジタル差分生成・位相補償制御部１００のゲインＧａｉｎは、デジタル乗算器１００４の比例ゲイン情報ＰＧＡＩＮに従って周波数の変化に対して実質的に無関係の値に維持される。
【０１２８】
図３(Ｃ)は、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣのその他の回路部分の合成周波数特性を示したものである。尚、図１に示した実施の形態１による半導体集積回路ＩＣのその他の回路部分は、デジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とを含むものである。
【０１２９】
図３(Ｃ)に示すように零点周波数ｆｚよりも相当高い周波数帯域まで、短絡状態の異常動作状態におけるその他の回路部分のゲインＧａｉｎは、周波数の変化に対して実質的に無関係の値に維持される。しかし、相当高い周波数帯域よりも更に高い周波数帯域では、短絡状態の異常動作状態におけるその他の回路部分のゲインＧａｉｎは高次の積分特性に従って周波数の増加に応答して急激に減少する。
【０１３０】
図３(Ｄ)は、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図１に示した実施の形態１による半導体集積回路ＩＣの全体の周波数特性を示したものである。尚、図３(Ｄ)に示した実施の形態１による半導体集積回路ＩＣの全体の周波数特性は、図３(Ａ)に示したボイスコイルモータ(ＶＣＭ)の負荷の周波数特性と図３(Ｂ)に示したデジタル差分生成・位相補償制御部１００の周波数特性と図３(Ｃ)に示したその他の回路部分の合成周波数特性とを重畳した周波数特性である。
【０１３１】
図３(Ｄ)に示したように図１に示した実施の形態１による半導体集積回路ＩＣの短絡状態の異常動作状態における全体の周波数特性では、零点周波数ｆｚと図２(Ｄ)に示したカットオフ周波数ｆ０よりも高い周波数のカットオフ周波数ｆ０´との間で、比較的大きなゲインＧａｉｎを持つものとなる。その結果、ゲインＧａｉｎが０ｄＢとなる高い周波数のカットオフ周波数ｆ０´での位相は−１８０°に対して十分な位相余裕を持たなくなって、閉ループ特性は不安定となり、異常発振が発生するものである。
【０１３２】
《異常動作状態における異常発振波形》
図４は、図１に示した実施の形態１による半導体集積回路ＩＣがボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値をフィードバック制御する動作を実行する際に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態となることに起因して発生する異常発振における波形を示す図である。
【０１３３】
図４の上部にはドライバ出力部１０２の第１ＶＣＭドライバ出力端子電圧ＶＣＭＰと第２ＶＣＭドライバ出力端子電圧ＶＣＭＮの電圧波形が示され、図４の下部にはボイスコイルモータ(ＶＣＭ)に直列接続された電流検出抵抗Ｒｓに流れるコイル駆動電流Ｉvcmの電流波形が示されている。
【０１３４】
図４に示す左側の期間Ｔ＿ｏｐｅｎは、ボイスコイルモータ(ＶＣＭ)の両端間が非短絡状態(オープン状態)である正常動作状態を示すものであり、ドライバ出力部１０２の第１ＶＣＭドライバ出力端子電圧ＶＣＭＰと第２ＶＣＭドライバ出力端子電圧ＶＣＭＮが安定な電圧に維持され、コイル駆動電流Ｉvcmが安定な電流に維持されるものである。
【０１３５】
図４に示した中央と右側の期間Ｔ＿ｓｈｏｒｔは、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態(ショート状態)である異常動作状態を示し、ドライバ出力部１０２の第１ＶＣＭドライバ出力端子電圧ＶＣＭＰと第２ＶＣＭドライバ出力端子電圧ＶＣＭＮが大振幅の発振電圧で変化して、コイル駆動電流Ｉvcmが大振幅の発振電流で変化するものである。
【０１３６】
このように図４に示した期間Ｔ＿ｓｈｏｒｔで発生する異常発振に応答して図１に示した実施の形態１による半導体集積回路ＩＣの負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ハイレベルとなる。その結果、図１に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴからボイスコイルモータ(ＶＣＭ)の両端間が短絡状態で異常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を終了する。例えば、コントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答してドライバ出力部１０２の動作を停止する。それによってボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が、終了されるものである。従って、図１に示す実施の形態１による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態においてボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが可能となるものである。
【０１３７】
［実施の形態２］
図５は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態２による半導体集積回路ＩＣの構成を示した図である。
【０１３８】
図５に示した実施の形態２による半導体集積回路ＩＣが図１に示した実施の形態１による半導体集積回路ＩＣと相違するのは、下記の点である。
【０１３９】
すなわち、図５に示した実施の形態２による半導体集積回路ＩＣの負荷短絡検出回路１０８は、第１比較器１０８１とカウンタ１０８２と第２比較器１０８３とを含んでいる。
【０１４０】
アナログコンパレータとして構成された第１比較器１０８１の非反転入力端子＋と反転入力端子−には、ドライバ出力部１０２の第２ＶＣＭドライバ出力端子電圧ＶＣＭＮとアナログ電圧しきい値ＶＴＨとがそれぞれ供給される。カウンタ１０８２のカウント入力端子にはアナログコンパレータとして構成された第１比較器１０８１の比較出力信号が供給され、カウンタ１０８２のリセット入力端子ｒｓｔｎには略一定の時間間隔でハイレベルの遮断許可信号ＳＨＴＤ＿ＥＮＡが供給される。
【０１４１】
デジタルコンパレータとして構成された第２比較器１０８３の非反転入力端子＋と反転入力端子−には、カウンタ１０８２のカウント出力信号とシリアル入出力インターフェース１０７から生成されるデジタルカウントしきい値ＮＴＨとがそれぞれ供給される。更に、デジタルコンパレータとして構成された第２比較器１０８３の出力端子からは、負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴが生成される。
【０１４２】
《異常動作状態での負荷短絡検出回路の動作》
次に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図５に示した実施の形態２による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８の動作を、以下に説明する。
【０１４３】
磁気ヘッドのトラックフォロー動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ローレベルの場合)の場合において、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態の場合を想定する。この場合には、ボイスコイルモータ(ＶＣＭ)の両端間の短絡によってボイスコイルモータドライバが超軽負荷状態となって、ボイスコイルモータのコイルの駆動電流をフィードバック制御する際に位相余裕が不足して異常発振が発生する。この異常発振によって、デジタル差分生成・位相補償制御部１００のデジタル減算器１００２の出力端子からデジタル減算器１００２の一方の入力端子までのフィードバックループのいずれかの回路ノードで比較的大きな振幅を有する異常発振波形信号が生成される。
【０１４４】
この異常発振が発生する状態では、図４で説明したように、ドライバ出力部１０２の第１ＶＣＭドライバ出力端子電圧ＶＣＭＰと第２ＶＣＭドライバ出力端子電圧ＶＣＭＮが大振幅の発振電圧で変化する。
【０１４５】
従って、負荷短絡検出回路１０８の第１比較器１０８１の非反転入力端子＋に供給されるドライバ出力部１０２の第２ＶＣＭドライバ出力端子電圧ＶＣＭＮのアナログ電圧は、負荷短絡検出回路１０８の第１比較器１０８１の反転入力端子−に供給されるアナログ電圧しきい値ＶＴＨよりも異常発振周波数で決定される異常発振周期で大きな瞬時値となる。その結果、負荷短絡検出回路１０８の第１比較器１０８１の出力端子からは、上述した異常発振周期でハイレベルの比較出力パルス信号が生成される。従って、異常発振周期で生成されるハイレベルの比較出力パルス信号に応答してカウンタ１０８２はカウントアップ動作を実行して、カウンタ１０８２のカウントアップ値はカウント初期値のゼロ値から増加する。従って、負荷短絡検出回路１０８の第２比較器１０８３の非反転入力端子＋に供給されるカウンタ１０８２のカウントアップ値は、第２比較器１０８３の反転入力端子−に供給されるデジタルカウントしきい値ＮＴＨよりも大きな値となる。従って、負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ハイレベルとなる。その結果、図５に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴからボイスコイルモータ(ＶＣＭ)の両端間が短絡状態で異常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を終了する。例えば、マイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答してデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報のデジタル値をゼロ値に設定する。それによって、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が、終了されるものである。
【０１４６】
尚、他の動作終了方法としては、負荷短絡検出回路１０８のハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答して、デジタル差分生成・位相補償制御部１００の動作を停止したりデジタル・アナログ変換器１０１の動作を停止したりドライバ出力部１０２の動作を停止することも可能である。更に、図５に示した実施の形態２による半導体集積回路ＩＣでは、アナログコンパレータとして構成された第１比較器１０８１の非反転入力端子＋に、ドライバ出力部１０２の第１ＶＣＭドライバ出力端子電圧ＶＣＭＰを供給することが可能である。
【０１４７】
上述した図５に示した実施の形態２による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態において、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が終了されることが可能である。従って、図５に示した実施の形態２による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態においてボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが可能となるものである。尚、シーク動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ハイレベルの場合)の場合においては、第２ＶＣＭドライバ出力増幅器１０２６の出力端子電圧ＶＣＭＮ自体が正常状態においてはPWM動作によって大振幅動作が実行される。従って、この実施の形態２による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８は、シーク動作における短絡検出は困難な構成となるものである。
【０１４８】
［実施の形態３］
図６は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態３による半導体集積回路ＩＣの構成を示した図である。
【０１４９】
図６に示した実施の形態３による半導体集積回路ＩＣが図１に示した実施の形態１による半導体集積回路ＩＣと相違するのは、下記の点である。
【０１５０】
すなわち、図６に示した実施の形態３による半導体集積回路ＩＣの負荷短絡検出回路１０８は、第１比較器１０８１とカウンタ１０８２と第２比較器１０８３とを含んでいる。
【０１５１】
アナログコンパレータとして構成された第１比較器１０８１の非反転入力端子＋と反転入力端子−には、デジタル・アナログ変換器１０１の変換出力信号であるアナログ駆動電圧指令信号ＡＤＲＶとアナログ電圧しきい値ＶＴＨとがそれぞれ供給される。カウンタ１０８２のカウント入力端子にはアナログコンパレータとして構成された第１比較器１０８１の比較出力信号が供給され、カウンタ１０８２のリセット入力端子ｒｓｔｎには略一定の時間間隔でハイレベルの遮断許可信号ＳＨＴＤ＿ＥＮＡが供給される。
【０１５２】
デジタルコンパレータとして構成された第２比較器１０８３の非反転入力端子＋と反転入力端子−には、カウンタ１０８２のカウント出力信号とシリアル入出力インターフェース１０７から生成されるデジタルカウントしきい値ＮＴＨとがそれぞれ供給される。更に、デジタルコンパレータとして構成された第２比較器１０８３の出力端子からは、負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴが生成される。
【０１５３】
《異常動作状態での負荷短絡検出回路の動作》
次に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図６に示した実施の形態３による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８の動作を、以下に説明する。
【０１５４】
磁気ヘッドのシーク動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ハイレベルの場合)とトラックフォロー動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ローレベルの場合)のいずれの場合も、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態の場合を想定する。この場合には、ボイスコイルモータ(ＶＣＭ)の両端間の短絡によってボイスコイルモータドライバが超軽負荷状態となって、ボイスコイルモータのコイルの駆動電流をフィードバック制御する際に位相余裕が不足して異常発振が発生する。この異常発振によって、デジタル差分生成・位相補償制御部１００のデジタル減算器１００２の出力端子からデジタル減算器１００２の一方の入力端子までのフィードバックループのいずれかの回路ノードで比較的大きな振幅を有する異常発振波形信号が生成される。
【０１５５】
この異常発振が発生する状態では、デジタル・アナログ変換器１０１の変換出力信号であるアナログ駆動電圧指令信号ＡＤＲＶが大振幅の発振電圧で変化する。
【０１５６】
従って、負荷短絡検出回路１０８の第１比較器１０８１の非反転入力端子＋に供給されるデジタル・アナログ変換器１０１のアナログ駆動電圧指令信号ＡＤＲＶのアナログ電圧は、負荷短絡検出回路１０８の第１比較器１０８１の反転入力端子−に供給されるアナログ電圧しきい値ＶＴＨよりも異常発振周波数によって決定される異常発振周期で大きな瞬時値となる。その結果、負荷短絡検出回路１０８の第１比較器１０８１の出力端子から上述した異常発振周期でハイレベルの比較出力パルス信号が生成される。従って、異常発振周期で生成されるハイレベルの比較出力パルス信号に応答してカウンタ１０８２はカウントアップ動作を実行して、カウンタ１０８２のカウントアップ値はカウント初期値のゼロ値から増加する。従って、負荷短絡検出回路１０８の第２比較器１０８３の非反転入力端子＋に供給されるカウンタ１０８２のカウントアップ値は、第２比較器１０８３の反転入力端子−に供給されるデジタルカウントしきい値ＮＴＨより大きな値となる。従って、負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ハイレベルとなる。その結果、図６に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータのコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴからボイスコイルモータ(ＶＣＭ)の両端間が短絡状態で異常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を終了する。例えば、マイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答してデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報のデジタル値をゼロ値に設定する。それによって、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が、終了されるものである。
【０１５７】
尚、他の動作終了方法としては、負荷短絡検出回路１０８のハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答して、デジタル差分生成・位相補償制御部１００の動作を停止したりデジタル・アナログ変換器１０１の動作を停止したりドライバ出力部１０２の動作を停止することも可能である。
【０１５８】
上述した図６に示した実施の形態３による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態において、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が終了されることが可能である。従って、図６に示した実施の形態３による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態においてボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが可能となるものである。
【０１５９】
［実施の形態４］
図７は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態４による半導体集積回路ＩＣの構成を示した図である。
【０１６０】
図７に示した実施の形態４による半導体集積回路ＩＣが図１に示した実施の形態１による半導体集積回路ＩＣと相違するのは、下記の点である。
【０１６１】
すなわち、図７に示した実施の形態４による半導体集積回路ＩＣの負荷短絡検出回路１０８は、第１比較器１０８１とカウンタ１０８２と第２比較器１０８３とを含んでいる。
【０１６２】
アナログコンパレータとして構成された第１比較器１０８１の非反転入力端子＋と反転入力端子−には、駆動電流検出増幅器１０３からのボイスコイルモータ駆動電流情報としての増幅出力電圧とアナログ電圧しきい値ＶＴＨとがそれぞれ供給される。カウンタ１０８２のカウント入力端子にアナログコンパレータとして構成された第１比較器１０８１の比較出力信号が供給され、カウンタ１０８２のリセット入力端子ｒｓｔｎには略一定の時間間隔でハイレベルの遮断許可信号ＳＨＴＤ＿ＥＮＡが供給される。
【０１６３】
デジタルコンパレータとして構成された第２比較器１０８３の非反転入力端子＋と反転入力端子−には、カウンタ１０８２のカウント出力信号とシリアル入出力インターフェース１０７から生成されるデジタルカウントしきい値ＮＴＨとがそれぞれ供給される。更に、デジタルコンパレータとして構成された第２比較器１０８３の出力端子からは、負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴが生成される。
【０１６４】
《異常動作状態での負荷短絡検出回路の動作》
次に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図７に示した実施の形態４による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８の動作を、以下に説明する。
【０１６５】
磁気ヘッドのシーク動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ハイレベルの場合)とトラックフォロー動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ローレベルの場合)のいずれの場合も、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態の場合を想定する。この場合には、ボイスコイルモータ(ＶＣＭ)の両端間の短絡によってボイスコイルモータドライバが超軽負荷状態となって、ボイスコイルモータのコイルの駆動電流をフィードバック制御する際に位相余裕が不足して異常発振が発生する。この異常発振によって、デジタル差分生成・位相補償制御部１００のデジタル減算器１００２の出力端子からデジタル減算器１００２の一方の入力端子までのフィードバックループのいずれかの回路ノードで比較的大きな振幅を有する異常発振波形信号が生成される。
【０１６６】
この異常発振が発生する状態では、駆動電流検出増幅器１０３からのボイスコイルモータ駆動電流情報としての増幅出力電圧が大振幅の発振電圧で変化する。
【０１６７】
従って、負荷短絡検出回路１０８の第１比較器１０８１の非反転入力端子＋に供給される駆動電流検出増幅器１０３からのボイスコイルモータ駆動電流情報のアナログ増幅出力電圧は、負荷短絡検出回路１０８の第１比較器１０８１の反転入力端子−に供給されるアナログ電圧しきい値ＶＴＨよりも異常発振周波数によって決定される異常発振周期で大きな瞬時値となる。その結果、負荷短絡検出回路１０８の第１比較器１０８１の出力端子からは、上述した異常発振周期でハイレベルの比較出力パルス信号が生成される。従って、異常発振周期で生成されるハイレベルの比較出力パルス信号に応答してカウンタ１０８２はカウントアップ動作を実行して、カウンタ１０８２のカウントアップ値はカウント初期値のゼロ値から増加する。従って、負荷短絡検出回路１０８の第２比較器１０８３の非反転入力端子＋に供給されるカウンタ１０８２のカウントアップ値は、第２比較器１０８３の反転入力端子−に供給されるデジタルカウントしきい値ＮＴＨより大きな値となる。従って、負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ハイレベルとなる。その結果、図７に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータのコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴからボイスコイルモータ(ＶＣＭ)の両端間が短絡状態で異常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を終了する。例えば、マイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答してデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報のデジタル値をゼロ値に設定する。それによって、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が、終了されるものである。
【０１６８】
尚、他の動作終了方法としては、負荷短絡検出回路１０８のハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答して、デジタル差分生成・位相補償制御部１００の動作を停止したりデジタル・アナログ変換器１０１の動作を停止したりドライバ出力部１０２の動作を停止することも可能である。
【０１６９】
上述した図７に示した実施の形態４による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態において、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が終了されることが可能である。従って、図７に示した実施の形態４による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態においてボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが可能となるものである。
【０１７０】
［実施の形態５］
図８は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる実施の形態５による半導体集積回路ＩＣの構成を示した図である。
【０１７１】
図８に示した実施の形態５による半導体集積回路ＩＣが図７に示した実施の形態４による半導体集積回路ＩＣと相違するのは、下記の点である。
【０１７２】
すなわち、図８に示した実施の形態５による半導体集積回路ＩＣでは、図７に示した実施の形態４による半導体集積回路ＩＣのデジタル差分生成・位相補償制御部１００は、アナログ差分生成・位相補償制御部１０９に置換されている。この理由からデジタル・アナログ変換器１０１はシリアル入出力インターフェース１０７とアナログ差分生成・位相補償制御部１０９の間に接続され、デジタル・アナログ変換器１０１にはコントローラからシリアル入出力インターフェース１０７に供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報が供給される。デジタル・アナログ変換器１０１の出力のアナログ駆動電流指令値は、アナログ差分生成・位相補償制御部１０９の抵抗１０９２の一端に供給される。
【０１７３】
更に、図８に示した実施の形態５による半導体集積回路ＩＣの駆動電流検出増幅器１０３は、図７に示した実施の形態４による半導体集積回路ＩＣの駆動電流検出増幅器１０３と異なる回路接続とされている。
【０１７４】
すなわち、図８に示した駆動電流検出増幅器１０３では、一方の電流検出端子ＲＳＩＮＰは抵抗１０３２を介して駆動電流検出増幅部１０３の差動増幅器１０３１の非反転入力端子＋に接続され、この非反転入力端子＋には抵抗１０３３を介して差動増幅器１０３１の出力端子に接続される。他方の電流検出端子ＲＳＩＮＮは抵抗１０３４を介して駆動電流検出増幅部１０３の差動増幅器１０３１の反転入力端子−に接続され、この反転入力端子−は抵抗１０３５を介して基準電圧ＶREFが供給される。従って、図８に示した駆動電流検出増幅器１０３は、ボイスコイルモータ(ＶＣＭ)に直列接続された電流検出抵抗Ｒｓに流れるコイル駆動電流Ｉvcmに応答した反転増幅電圧を生成する。図８に示した駆動電流検出増幅器１０３のボイスコイルモータ(ＶＣＭ)の駆動電流反転増幅電圧の情報は、アナログ差分生成・位相補償制御部１０９の抵抗１０９３の一端に供給される。
【０１７５】
従って、図８に示した実施の形態５による半導体集積回路ＩＣのアナログ差分生成・位相補償制御部１０９の抵抗１０９２と抵抗１０９３とは、デジタル・アナログ変換器１０１の出力のアナログ駆動電流指令値と駆動電流検出増幅器１０３のボイスコイルモータ(ＶＣＭ)の駆動電流反転増幅電圧のアナログ加算を実行する。すなわち、抵抗１０９２、１０９３は、デジタル・アナログ変換器１０１の出力のアナログ駆動電流指令値と駆動電流検出増幅器１０３のボイスコイルモータ(ＶＣＭ)の駆動電流非反転増幅電圧とのアナログ減算ＡＩＥＲＲを実行する。
【０１７６】
図８に示した実施の形態５による半導体集積回路ＩＣのアナログ差分生成・位相補償制御部１０９では、抵抗１０９２の他端と抵抗１０９３の他端はコンダクタンス増幅器１０９１の非反転入力端子＋に接続され、コンダクタンス増幅器１０９１の非反転入力端子−に基準電圧Ｖｒｅｆが供給される。更にコンダクタンス増幅器１０９１の出力端子と基準電圧Ｖｒｅｆの間には、半導体集積回路ＩＣの外部部品で構成される積分抵抗１０９４と成分容量１０９５とが直列接続されている。
【０１７７】
その結果、コンダクタンス増幅器１０９１は２個の抵抗１０９２、１０９３でのアナログ減算電圧ＡＩＥＲＲに応答する出力電流を生成するので、この出力電流は積分抵抗１０９４と成分容量１０９５の直列接続に流れて、コンダクタンス増幅器１０９１の出力端子からアナログ減算積分電圧が生成される。従って、図８に示した実施の形態５による半導体集積回路ＩＣのアナログ差分生成・位相補償制御部１０９は、図７に示した実施の形態４による半導体集積回路ＩＣのデジタル差分生成・位相補償制御部１００のデジタル信号処理と等価なアナログ信号処理を実行する。
【０１７８】
一方、図８に示した実施の形態５による半導体集積回路ＩＣの負荷短絡検出回路１０８は、第１比較器１０８１とカウンタ１０８２と第２比較器１０８３とを含んでいる。
【０１７９】
アナログコンパレータとして構成された第１比較器１０８１の非反転入力端子＋と反転入力端子−には、アナログ差分生成・位相補償制御部１０９の２個の抵抗１０９２、１０９３のアナログ減算電圧ＡＩＥＲＲとアナログ電圧しきい値ＶＴＨとがそれぞれ供給される。カウンタ１０８２のカウント入力端子にアナログコンパレータとして構成された第１比較器１０８１の比較出力信号が供給され、カウンタ１０８２のリセット入力端子ｒｓｔｎには略一定の時間間隔でハイレベルの遮断許可信号ＳＨＴＤ＿ＥＮＡが供給される。
【０１８０】
デジタルコンパレータとして構成された第２比較器１０８３の非反転入力端子＋と反転入力端子−には、カウンタ１０８２のカウント出力信号とシリアル入出力インターフェース１０７から生成されるデジタルカウントしきい値ＮＴＨとがそれぞれ供給される。更に、デジタルコンパレータとして構成された第２比較器１０８３の出力端子からは、負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴが生成される。
【０１８１】
《異常動作状態での負荷短絡検出回路の動作》
次に、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態における図８に示した実施の形態５による半導体集積回路ＩＣに含まれた負荷短絡検出回路１０８の動作を、以下に説明する。
【０１８２】
磁気ヘッドのシーク動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ハイレベルの場合)とトラックフォロー動作(ＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ローレベルの場合)のいずれの場合も、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態の場合を想定する。この場合には、ボイスコイルモータ(ＶＣＭ)の両端間の短絡によってボイスコイルモータドライバが超軽負荷状態となって、ボイスコイルモータのコイルの駆動電流をフィードバック制御する際に位相余裕が不足して異常発振が発生する。この異常発振によって、アナログ差分生成・位相補償制御部１０９のコンダクタンス増幅器１０９１の出力端子からコンダクタンス増幅器１０９１の非反転入力端子＋までのフィードバックループのいずれかの回路ノードで比較的大きな振幅を有する異常発振波形信号が生成される。
【０１８３】
このように、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態においては、アナログ差分生成・位相補償制御部１０９の２個の抵抗１０９２、１０９３のアナログ減算電圧ＡＩＥＲＲが略ゼロとならない。従って、負荷短絡検出回路１０８の第１比較器１０８１の非反転入力端子＋に供給されるアナログ差分生成・位相補償制御部１０９のアナログ減算電圧ＡＩＥＲＲは、負荷短絡検出回路１０８の第１比較器１０８１の反転入力端子−に供給されるアナログ電圧しきい値ＶＴＨよりも異常発振周波数により決定される異常発振周期で大きな瞬時値となる。その結果、負荷短絡検出回路１０８の第１比較器１０８１の出力端子からは、上述した異常発振周期でハイレベルの比較出力パルス信号が生成される。従って、異常発振周期で生成されるハイレベルの比較出力パルス信号に応答してカウンタ１０８２はカウントアップ動作を実行して、カウンタ１０８２のカウントアップ値はカウント初期値のゼロ値から増加する。その結果、負荷短絡検出回路１０８の第２比較器１０８３の非反転入力端子＋に供給されるカウンタ１０８２のカウントアップ値は、第２比較器１０８３の反転入力端子−に供給されるデジタルカウントしきい値ＮＴＨより大きな値となる。従って、負荷短絡検出回路１０８の第２比較器１０８３の出力端子から生成される負荷短絡検出信号としての遮断検出信号ＳＨＴ＿ＤＥＴは、ハイレベルとなる。その結果、図８に示した半導体集積回路ＩＣのシリアル入出力インターフェース１０７に外部接続されたマイクロコンピュータのコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴからボイスコイルモータ(ＶＣＭ)の両端間が短絡状態で異常動作状態であることを認識してボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍのフィードバック制御動作を終了する。例えば、マイクロコンピュータ等のコントローラは、ハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答してデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報のデジタル値をゼロ値に設定する。それによって、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が、終了されるものである。
【０１８４】
尚、他の動作終了方法としては、負荷短絡検出回路１０８のハイレベルの遮断検出信号ＳＨＴ＿ＤＥＴに応答して、デジタル・アナログ変換器１０１の動作を停止したりドライバ出力部１０２の動作を停止することも可能である。
【０１８５】
上述した図８に示した実施の形態５による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間が短絡状態である異常動作状態において、ボイスコイルモータ(ＶＣＭ)のコイルの駆動電流Ｉｖｃｍの電流値のフィードバック制御動作が終了されることが可能である。従って、図８に示した実施の形態５による半導体集積回路ＩＣによれば、ボイスコイルモータ(ＶＣＭ)の両端間の短絡状態においてボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバの発煙もしくは発火を防止することが可能となるものである。
【０１８６】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１８７】
例えば、図５の実施の形態２と図６の実施の形態３と図７の実施の形態４の各形態による半導体集積回路ＩＣにおいて、図８に示した実施の形態５による半導体集積回路ＩＣと同様にデジタル差分生成・位相補償制御部１００をアナログ差分生成・位相補償制御部１０９に置換することが可能である。その際には、図５の実施の形態２と図６の実施の形態３と図７の実施の形態４の各形態による半導体集積回路ＩＣの駆動電流検出増幅器１０３は、図８に示した実施の形態５による半導体集積回路ＩＣの駆動電流検出増幅器１０３の回路接続に変更されるものである。
【０１８８】
更に本発明によるモータ駆動制御装置は、ハードディスク装置(ＨＤＤ)で使用されるボイスコイルモータ(ＶＣＭ)を駆動するボイスコイルモータドライバにのみ限定されるものではない。例えば、超精密加工作業を行うための工業用ロボットのアームを駆動するためのモータドライバにも、本発明を適用することが可能である。
【符号の説明】
【０１８９】
ＩＣ…半導体集積回路
１００…デジタル差分生成・位相補償制御部
１０１…デジタル・アナログ変換器
１０２…ドライバ出力部
１０３…駆動電流検出増幅器
１０４…アナログ・デジタル変換器
１０５…デシメーションフィルタ
１０６…オフセットキャリブレーション部
１０７…シリアル入出力インターフェース
１０８…負荷短絡検出回路
１０８１…第１比較器
１０８２…カウンタ
１０８３…第２比較器
１０９…アナログ差分生成・位相補償制御部
１０９１…コンダクタンス増幅器
１０９２…抵抗
１０９３…抵抗
１０９４…積分抵抗
１０９５…積分容量
Ｒｓ…検出抵抗
ＶＣＭ…ボイスコイルモータ
Ｌ…ボイスコイルモータ(ＶＣＭ)のコイル
ＲＬ…ボイスコイルモータ(ＶＣＭ)の寄生抵抗
Ｉvcm…ボイスコイルモータ(ＶＣＭ)のコイル駆動電流
ＶＣＭＣＲＮＴ…駆動電流指令値
ＤＤＲＶ…デジタル駆動電圧指令信号
ＡＤＲＶ…アナログ駆動電圧指令信号
ＤＩＶＣＭ…デジタル駆動電流検出信号
ＩＥＲＲ…電流差分情報
ＡＩＥＲＲ…アナログ減算電圧
【図１】
2014143809.tif 000003
【図２】
2014143809.tif 000004
【図３】
2014143809.tif 000005
【図４】
2014143809.tif 000006
【図５】
2014143809.tif 000007
【図６】
2014143809.tif 000008
【図７】
2014143809.tif 000009
【図８】
2014143809.tif 000010