(57)【要約】【課題】内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷の故障を確実に防止することができる変換装置の提供。【解決手段】変換装置１４では、制御部１４８は、ＦＥＴ１４１をオン／オフすることによって変換装置１４に印加された電圧を変換する。電圧変換に伴って変換装置１４の内部に流れる電流に係る値、具体的には抵抗Ｒ１の両端子間の電圧が所定の閾値以上である場合に、比較回路１４３から出力回路１４４へローレベルの電圧を所定期間出力する。出力回路１４４は、比較回路１４３からローレベルの電圧が出力された場合に、ハイレベルの電圧を、ローレベルの電圧が出力されている期間よりも長く出力する。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力しているか否かを所定周期で判定し、ハイレベルの電圧を出力していると判定した場合に、制御部１４８への給電を遮断することによって電圧変換を停止する。【選択図】図１
2014158362.tif 000002
【特許請求の範囲】
【請求項１】
印加された電圧を変換し、電圧変換に伴って内部に電流が流れる変換装置において、
前記電流に係る値が所定の閾値以上である場合に第１電圧を所定期間出力する第１出力部と、
該第１出力部が前記第１電圧を出力した場合に第２電圧を前記所定期間よりも長い期間出力する第２出力部と、
該第２出力部が前記第２電圧を出力しているか否かを所定周期で判定する判定手段と、
該判定手段が前記第２電圧を出力していると判定した場合に前記電圧変換を停止する停止手段と
を備えることを特徴とする変換装置。
【請求項２】
印加された電圧を変換する変換装置において、
変換された電圧が所定の閾値以上である場合に第１電圧を所定期間出力する第１出力部と、
該第１出力部が前記第１電圧を出力した場合に、第２電圧を前記所定期間よりも長い期間出力する第２出力部と、
該第２出力部が前記第２電圧を出力しているか否かを所定周期で判定する判定手段と、
該判定手段が前記第２電圧を出力していると判定した場合に電圧変換を停止する停止手段と
を備えることを特徴とする変換装置。
【請求項３】
前記停止手段は、前記判定手段が前記第２電圧を出力していると複数回判定した場合に前記電圧変換を停止するように構成してあること
を特徴とする請求項１又は請求項２に記載の変換装置。
【請求項４】
印加された電圧を変換し、電圧変換に伴って内部に電流が流れる変換装置において、
前記電流に係る値が所定の第１閾値以上である場合、又は、変換された電圧が所定の第２閾値以上である場合に第１電圧を所定期間出力する第１出力部と、
該第１出力部が第１電圧を出力した場合に、第２電圧を前記所定期間よりも長い期間出力する第２出力部と、
該第２出力部が前記第２電圧を出力しているか否かを所定周期で判定する判定手段と、
該判定手段が前記第２電圧を出力していると所定の回数判定した場合に電圧変換を停止する停止手段と
を備えることを特徴とする変換装置。
【請求項５】
前記停止手段は、前記電圧変換に必要な電力の供給を遮断することによって前記電圧変換を停止するように構成してあること
を特徴とする請求項１から請求項４のいずれか１つに記載の変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加された電圧を変換する変換装置に関する。
【背景技術】
【０００２】
現在、車両には、電圧を変換する変換装置、例えばＤＣＤＣコンバータが搭載されており、変換装置はバッテリによって印加された電圧を変換し、変換した電圧を負荷に印加することによって負荷に給電している。
【０００３】
このような変換装置には、電圧変換に伴って内部に流れる電流が過電流となる可能性、又は、外部から印加された電圧が過電圧に変換される可能性がある。内部に過電流が長期間流れ続けた場合、又は、外部から印加された電圧が過電圧に長期間変換され続けた場合、変換装置の内部に設けられた構成部材が破壊される虞、及び、変換された電圧が印加される負荷が故障する虞がある。
【０００４】
特許文献１には、内部に過電流が流れた場合に、内部に流れる電流を低下させる変換装置が開示されている。この変換装置は、電圧変換に伴って内部に流れる電流が所定の閾値以上である場合に、電圧変換によって変換する電圧の幅を調整することによって、内部に流れる電流を低下させる。これにより、内部に過電流が長期間流れることを防止している。
【０００５】
また、外部から印加された電圧が過電圧に変換された場合においても、変換された電圧を所定の閾値と比較し、変換された電圧が閾値以上である場合に、電圧変換によって変換する電圧の幅を調整して、負荷に印加する電圧を低下させることができる。これにより、外部に印加された電圧が過電圧に長期間変換され続けることを防止することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１０５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、変換装置において、過電流又は過電圧が一度発生した場合に、電圧変換によって変換する電圧の幅を調整して、内部に流れる電流、又は、負荷への印加電圧を低下させることによって、過電流又は過電圧の再発生を防止することができず、過電流又は過電圧の発生が繰り返される確率が高い。
【０００８】
過電流又は過電圧の発生が繰り返された場合、変換装置の内部に設けられた構成部材の破壊、又は、変換装置に接続してある負荷の故障を防止することができないという問題点がある。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷の故障を確実に防止することができる変換装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る変換装置は、印加された電圧を変換し、電圧変換に伴って内部に電流が流れる変換装置において、前記電流に係る値が所定の閾値以上である場合に第１電圧を所定期間出力する第１出力部と、該第１出力部が前記第１電圧を出力した場合に第２電圧を前記所定期間よりも長い期間出力する第２出力部と、該第２出力部が前記第２電圧を出力しているか否かを所定周期で判定する判定手段と、該判定手段が前記第２電圧を出力していると判定した場合に前記電圧変換を停止する停止手段とを備えることを特徴とする。
【００１１】
本発明にあっては、第１出力部は、印加された電圧の変換に伴って装置内部に流れる電流に係る値、例えばこの電流が流れる抵抗の両端子間の電圧が所定の閾値以上である場合、第１電圧を所定期間出力する。第２出力部は、第１出力部が第１電圧を出力した場合に第２電圧を所定期間よりも長く出力する。第２出力部が第２電圧を出力しているか否かを所定周期で判定し、第２電圧を出力していると判定した場合、装置に印加された電圧の変換を停止する。
【００１２】
これにより、内部に過電流が流れて電流に係る値が閾値以上である場合に電圧変換が停止されるので、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷の故障が確実に防止される。
【００１３】
本発明に係る変換装置は、印加された電圧を変換する変換装置において、変換された電圧が所定の閾値以上である場合に第１電圧を所定期間出力する第１出力部と、該第１出力部が前記第１電圧を出力した場合に、第２電圧を前記所定期間よりも長い期間出力する第２出力部と、該第２出力部が前記第２電圧を出力しているか否かを所定周期で判定する判定手段と、該判定手段が前記第２電圧を出力していると判定した場合に電圧変換を停止する停止手段とを備えることを特徴とする。
【００１４】
本発明にあっては、第１出力部は、電圧変換によって変換された電圧が所定の閾値以上である場合、第１電圧を所定期間出力する。第２出力部は、第１出力部が第１電圧を出力した場合に第２電圧を所定期間よりも長く出力する。第２出力部が第２電圧を出力しているか否かを所定周期で判定し、第２電圧を出力していると判定した場合、電圧変換を停止する。
【００１５】
これにより、外部から印加された電圧を変換した結果、変換した電圧が過電圧であって閾値以上である場合に電圧変換が停止されるので、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷の故障が確実に防止される。
【００１６】
本発明に係る変換装置は、前記停止手段は、前記判定手段が前記第２電圧を出力していると複数回判定した場合に前記電圧変換を停止するように構成してあることを特徴とする。
【００１７】
本発明にあっては、第２出力部が第２電圧を出力していると複数回判定した場合に電圧変換を停止するので、不必要な電圧変換の停止が防止され、内部に設けられた構成部材が破壊される確率、又は、変換した電圧が印加される負荷が故障する確率が高い場合にのみ電圧変換が停止される。
【００１８】
本発明に係る変換装置は、印加された電圧を変換し、電圧変換に伴って内部に電流が流れる変換装置において、前記電流に係る値が所定の第１閾値以上である場合、又は、変換された電圧が所定の第２閾値以上である場合に第１電圧を所定期間出力する第１出力部と、該第１出力部が第１電圧を出力した場合に、第２電圧を前記所定期間よりも長い期間出力する第２出力部と、該第２出力部が前記第２電圧を出力しているか否かを所定周期で判定する判定手段と、該判定手段が前記第２電圧を出力していると所定の回数判定した場合に電圧変換を停止する停止手段とを備えることを特徴とする。
【００１９】
本発明にあっては、第１出力部は、印加された電圧の変換に伴って装置内部に流れる電流に係る値、例えば、この電流が流れる抵抗の両端子間の電圧が所定の第１閾値以上である場合、又は、電圧変換によって変換された電圧が所定の第２閾値以上である場合に第１電圧を所定期間出力する。第２出力部は、第１出力部が第１電圧を出力した場合に第２電圧を所定期間よりも長く出力する。第２出力部が第２電圧を出力しているか否かを所定周期で判定し、第２電圧が出力されたと所定の回数判定した場合、装置に印加された電圧の変換を停止する。
【００２０】
これにより、内部に過電流が流れて電流に係る値が第１閾値以上である場合、又は、外部から印加された電圧が変換され、変換された電圧が過電圧であって第２閾値以上である場合に電圧変換が停止される。この電圧変換の停止によって、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷の故障が確実に防止される。
【００２１】
また、出力部が第２電圧を出力していると所定の回数判定した場合に電圧変換を停止するので、不必要な電圧変換の停止が防止され、内部に設けられた構成部材が破壊される確率、又は、変換した電圧が印加される負荷が故障する確率が高い場合にのみ電圧変換が停止される。
【００２２】
本発明に係る変換装置は、前記停止手段は、前記電圧変換に必要な電力の供給を遮断することによって前記電圧変換を停止するように構成してあることを特徴とする。
【００２３】
本発明にあっては、電圧変換を停止する場合に電圧変換に必要な電力の供給を遮断する。電力供給の遮断は、例えば、電力が供給される経路に設けられたスイッチをオフにすることによって実現することが可能であるため、安価な構成で電圧変換が確実に停止される。
【発明の効果】
【００２４】
本発明によれば、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷の故障を確実に防止することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１における電源装置の回路図である。
【図２】比較回路及び出力部の一例を示す回路図である。
【図３】変換装置の動作を説明するためのタイミングチャートである。
【図４】実施の形態２における電源装置の回路図である。
【図５】比較回路の回路図である。
【図６】変換装置の動作を説明するためのタイミングチャートである。
【図７】実施の形態３における電源装置の回路図である。
【図８】変換装置の動作を説明するためのタイミングチャートである。
【図９】実施の形態４における電源装置の回路図である。
【図１０】実施の形態５における電源装置の回路図である。
【図１１】実施の形態６における電源装置の回路図である。
【図１２】実施の形態７における電源装置の回路図である。
【図１３】比較回路の他例を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は実施の形態１における電源装置の回路図である。この電源装置１は、車両に好適に搭載され、バッテリ１０、オルタネータ１１、スイッチ１２、負荷１３及び変換装置１４を備えている。変換装置１４は４つの端子を有する。
【００２７】
バッテリ１０及びオルタネータ１１夫々の正極端子、並びに、スイッチ１２の一方の端子は、変換装置１４の第１端子に接続してある。バッテリ１０及びオルタネータ１１夫々の負極端子は、変換装置１４の第２端子に接続してある。スイッチ１２の他方の端子、及び、負荷１３の一方の端子は変換装置１４の第３端子に接続してある。負荷１３の他方の端子は変換装置１４の第４端子に接続してある。変換装置１４の第２及び第４端子は、互いに接続しており、接地されている。
【００２８】
バッテリ１０は、スイッチ１２又は変換装置１４を介して負荷１３に電圧を印加し、負荷１３を給電する。
オルタネータ１１は、図示しないエンジンに連動して電力を発生し、発生した電力を整流し、整流した電力をバッテリ１０に供給する。オルタネータ１１は、スイッチ１２がオンである場合に、整流した電力を、スイッチ１２を介して負荷１３に供給する。
【００２９】
スイッチ１２は、変換装置１４が作動していない場合にオンに制御され、変換装置１４が作動している場合にオフに制御される。
負荷１３はライト又はワイパー等の電気機器である。
【００３０】
変換装置１４は、電圧変換の開始を指示する開始信号を外部から受信した場合、バッテリ１０によって印加された電圧を昇圧してバッテリ１０によって印加され電圧を変換し、変換した電圧を負荷１３に印加する。また、変換装置１４は、電圧変換の停止を指示する停止信号を外部から受信した場合に、バッテリ１０によって印加された電圧の変換を停止する。
【００３１】
変換装置１４は、Ｎチャネル型のＦＥＴ（Field Effect Transistor）１４１，１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、コンデンサＣ１、ダイオードＤ１、コイルＬ１及び抵抗Ｒ１，Ｒ２を有する。
【００３２】
コイルＬ１の一方の端子は、バッテリ１０及びオルタネータ１１夫々の正極端子、並びに、スイッチ１２の一方の端子に接続されている。コイルＬ１の他方の端子は、ＦＥＴ１４１のドレイン、及び、ダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、コンデンサＣ１及び負荷１３夫々の一方の端子、並びに、スイッチ１２の他方の端子に接続されている。ＦＥＴ１４１のソースには、抵抗Ｒ１の一方の端子が接続され、抵抗Ｒ１及びコンデンサＣ１夫々の他方の端子は、バッテリ１０及びオルタネータ１１夫々の負極端子、並びに、負荷１３の他方の端子に接続されており、かつ、接地されている。
【００３３】
抵抗Ｒ１の両端子は各別に比較回路１４３に接続され、比較回路１４３は、抵抗Ｒ１とは別に、抵抗Ｒ２の一方の端子に接続されている。抵抗Ｒ２の他方の端子には、一定の電圧Ｖｃｃが印加されている。抵抗Ｒ２の両端子は各別に出力回路１４４に接続され、出力回路１４４は、抵抗Ｒ２とは別に、ＮＯＲ回路１４６の一方の入力端子と、電源管理部１４５の一方の端子とに接続されている。電源管理部１４５の他方の端子は、ＮＯＲ回路１４６の他方の入力端子に接続されている。
【００３４】
ＮＯＲ回路１４６の出力端子はＦＥＴ１４２のゲートに接続されており、ＦＥＴ１４２のソースは直流電源１４７の正極端子に接続されている。制御部１４８は、コイルＬ１の一方の端子、ＦＥＴ１４１のゲート、及び、ＦＥＴ１４２のドレインに各別に接続されている。比較回路１４３と、出力回路１４４と、制御部１４８と、直流電源１４７の負極端子とは接地されている。
【００３５】
ＦＥＴ１４１，１４２夫々は、スイッチとして機能し、ゲートに一定の電圧以上の電圧が印加された場合にドレインからソースに電流が流れてオンとなり、ゲートに印加してある電圧が一定の電圧未満である場合にドレインからソースに電流が流れず、オフとなる。
【００３６】
制御部１４８は、ＦＥＴ１４１のゲートに印加する電圧を調整することによってＦＥＴ１４１のオン／オフを制御する。制御部１４８は、バッテリ１０によって変換装置１４に印加された電圧を検出している。制御部１４８は、外部から開始信号を受信した場合、変換装置１４に印加された電圧を目標電圧に昇圧すべく、検出した電圧に基づくデューティ比でＦＥＴ１４１のオン／オフを繰り返す。
【００３７】
ＦＥＴ１４１がオンである場合、電流は、バッテリ１０の正極端子からコイルＬ１、ＦＥＴ１４１及び抵抗Ｒ１の順に流れ、バッテリ１０の負極端子に戻る。この期間、コイルＬ１にエネルギーが蓄積される。
【００３８】
また、ＦＥＴ１４１がオンである場合、コンデンサＣ１は放電を行い、電流はコンデンサＣ１の一方の端子から負荷１３を介してコンデンサＣ１の他方の端子に戻る。負荷１３は、コンデンサＣ１の放電によって負荷１３に電圧が印加される。
このとき、ダイオードＤ１の作用により、コンデンサＣ１の放電によって、電流がコンデンサＣ１からコイルＬ１に流れることはない。
【００３９】
ＦＥＴ１４１が制御部１４８によってオンからオフに切替えられた場合、電流がバッテリ１０の正極端子からコイルＬ１、ダイオードＤ１及び負荷１３の順に流れ、バッテリ１０の負極端子に戻る。抵抗Ｒ１の抵抗値は負荷１３の抵抗値よりも十分に低いため、コイルＬ１に流れる電流の量は低下する。
【００４０】
このとき、コイルＬ１は、自身に流れる電流の量を維持すべく、蓄積したエネルギーを放出することによって、コイルＬ１のバッテリ１０側の端子における電圧を基準として、コイルＬ１のダイオードＤ１側の端子における電圧を昇圧する。これにより、バッテリ１０によって印加された電圧を昇圧した電圧が負荷１３に印加される。
【００４１】
コイルＬ１のエネルギーは時間の経過と共に減少し、コイルＬ１のダイオードＤ１側の端子における電圧は降下する。
また、ＦＥＴ１４１がオフである期間、バッテリ１０からコイルＬ１及びダイオードＤ１を介してコンデンサＣ１に電流が流れ込み、コンデンサＣ１は蓄電される。
【００４２】
以上のように、制御部１４８は、ＦＥＴ１４１のオン／オフを繰り返すことによってバッテリ１０が印加した電圧を昇圧し、バッテリ１０が印加した電圧を変換する。
【００４３】
ここで、ＦＥＴ１４１がオンである期間が長い程、電圧の昇圧幅が大きい。制御部１４８は、検出した電圧、即ち、変換装置１４に印加された電圧に応じたデューティ比でＦＥＴ１４１をオン／オフすることによって、変換装置１４に印加された電圧を目標電圧に昇圧して、目標電圧を負荷１３に印加している。
コンデンサＣ１は、以上のように、ＦＥＴ１４１のオン／オフに応じて放電／蓄電を行うことによって、負荷１３に一定の電圧を印加している。
【００４４】
ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８及び抵抗Ｒ２は、変換装置１４に過電流が長期間流れることを防止するように構成されている。
【００４５】
図２は比較回路１４３及び出力回路１４４の一例を示す回路図である。
比較回路１４３は、コンデンサＣ２、コンパレータＰ１及び抵抗Ｒ３，Ｒ４，Ｒ５を有する。抵抗Ｒ１のＦＥＴ１４１側の端子は、抵抗Ｒ３の一方の端子に接続されている。抵抗Ｒ３の他方の端子は、コンパレータＰ１のマイナス端子、及び、コンデンサＣ２の一方の端子に接続してある。
【００４６】
コンパレータＰ１のプラス端子には、抵抗Ｒ４，Ｒ５夫々の一方の端子が接続されており、抵抗Ｒ４の他方の端子には電圧Ｖｃｃが印加されている。また、コンパレータＰ１は接地されている。同様に、コンデンサＣ２及び抵抗Ｒ５夫々の他方の端子は、抵抗Ｒ１のコンデンサＣ１側の端子に接続され、かつ、接地されている。コンパレータＰ１の出力端子は、抵抗Ｒ２の一方の端子に接続されている。
【００４７】
抵抗Ｒ１の両端子間に印加された電圧は、コンデンサＣ２及び抵抗Ｒ３からなる平滑回路によって平滑化され、平滑化された電圧はコンパレータＰ１のマイナス端子に印加される。コンデンサＣ２及び抵抗Ｒ３からなる平滑回路は、ＦＥＴ１４１のオン／オフの切替えによって生じるスパイクノイズを除去する。
抵抗Ｒ４，Ｒ５は、一定の電圧Ｖｃｃを分圧することによって閾値Ｖ１を生成し、生成された閾値Ｖ１はコンパレータＰ１のプラス端子に印加されている。
【００４８】
コンパレータＰ１は、マイナス端子に印加された電圧が、プラス端子に印加された電圧、即ち、閾値Ｖ１以上である場合に抵抗Ｒ２の一方の端子とＧＮＤ（ground）との間を接続する。このとき、抵抗Ｒ２の一方の端子は接地されるため、抵抗Ｒ２に電流が流れ、ローレベルの電圧、具体的にはゼロボルトの電圧が出力回路１４４に出力される。実施の形態１では、コンパレータＰ１の出力端子から出力回路１４４に出力されるローレベルの電圧は第１電圧に該当する。
【００４９】
その後、コンパレータＰ１は、マイナス端子に印加された電圧が閾値Ｖ１未満となった場合に、抵抗Ｒ２の一方の端子とＧＮＤとの間の接続を遮断する。このとき、抵抗Ｒ２の一方の端子は接地されていないため、抵抗Ｒ２に電流が流れず、コンパレータＰ１の出力端子から出力回路１４４にハイレベルの電圧、具体的には、電圧Ｖｃｃが出力される。
コンパレータＰ１は、マイナス端子に印加された電圧が再び閾値Ｖ１以上となるまで抵抗Ｒ２の一方の端子とＧＮＤとの間の接続を遮断し続ける。
【００５０】
以上のように構成された比較回路１４３は、抵抗Ｒ１の両端子間に印加された電圧を抵抗Ｒ３及びコンデンサＣ２からなる平滑回路によって平滑化した電圧、即ち、電圧変換に伴って変換装置１４の内部に設けられた抵抗Ｒ１に流れる電流に係る値を閾値Ｖ１と比較する。この平滑化された電圧はコンパレータＰ１のマイナス端子に印加される。
【００５１】
比較回路１４３は、比較する比較電圧、即ち、電圧変換に伴って抵抗Ｒ１に流れる電流に係る値が閾値Ｖ１以上である場合に、抵抗Ｒ２の一方の端子とＧＮＤとの間を接続する。これにより、抵抗Ｒ２に電流が流れて出力回路１４４にローレベルの電圧が所定期間出力される。実施の形態１では、比較回路１４３と、電圧Ｖｃｃが印加されている抵抗Ｒ２とは第１出力部として機能する。
【００５２】
出力回路１４４は、通常、ローレベルの電圧を電源管理部１４５及びＮＯＲ回路１４６に出力している。出力回路１４４は、比較回路１４３のコンパレータＰ１の出力端子から出力回路１４４にローレベルの電圧が出力された場合にハイレベルの電圧を出力する。出力回路１４４が出力するハイレベルの電圧は第２電圧に該当する。
【００５３】
出力回路１４４は、ＰＮＰ型のバイポーラトランジスタＢ１、コンデンサＣ３、ダイオードＤ２及び抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９を有する。
出力回路１４４内において、コンパレータＰ１の出力端子、及び、抵抗Ｒ２の一方の端子夫々にダイオードＤ２のカソード、及び、抵抗Ｒ６の一方の端子が接続されている。ダイオードＤ２のアノードには、抵抗Ｒ７，Ｒ８夫々の一方の端子が接続されている。
【００５４】
抵抗Ｒ６，Ｒ７夫々の他方の端子はバイポーラトランジスタＢ１のベースに接続され、抵抗Ｒ８の他方の端子はコンデンサＣ３の一方の端子に接続されている。コンデンサＣ３の他方の端子、及び、バイポーラトランジスタＢ１のエミッタ夫々は抵抗Ｒ２の他方の端子に接続され、電圧Ｖｃｃが印加されている。バイポーラトランジスタＢ１のコレクタには抵抗Ｒ９の一方の端子が接続され、抵抗Ｒ９の他方の端子は接地されている。また、抵抗Ｒ９の一方の端子は、電源管理部１４５と、ＮＯＲ回路１４６の一方の入力端子とに接続されている。
【００５５】
バイポーラトランジスタＢ１は、スイッチとして機能し、ベースを基準としてエミッタに一定の電圧以上の電圧が印加されてエミッタからベースに電流が流れた場合に、エミッタからコレクタにも電流が流れ、オンとなる。また、バイポーラトランジスタＢ１は、ベースを基準としてエミッタに印加された電圧が一定の電圧未満であってエミッタからベースに電流が流れていない場合、エミッタからコレクタにも電流が流れず、オフとなる。
【００５６】
比較回路１４３におけるコンパレータＰ１の出力端子からローレベルの電圧が出力された場合、出力回路１４４内では、電圧Ｖｃｃの印加によって、電流が、バイポーラトランジスタＢ１のエミッタからベースに流れる。抵抗Ｒ６の抵抗値は抵抗Ｒ７の抵抗値よりも十分に大きいため、バイポーラトランジスタＢ１のエミッタからベースに流れた電流の大部分は、バイポーラトランジスタＢ１のベースから抵抗Ｒ７及びダイオードＤ２の順に流れ、少量の電流がバイポーラトランジスタＢ１のベースから抵抗Ｒ６に流れる。
【００５７】
電流がバイポーラトランジスタＢ１のエミッタからベースに流れたことにより、バイポーラトランジスタＢ１はオンとなり、電流は、電圧Ｖｃｃの印加によって、バイポーラトランジスタＢ１のエミッタからコレクタに流れ、バイポーラトランジスタＢ１のコレクタから抵抗Ｒ９に流れる。このように電流が抵抗Ｒ９に流れることによって、電源管理部１４５と、ＮＯＲ回路１４６の一方の入力端子とにハイレベルの電圧、具体的には電圧Ｖｃｃが出力される。
【００５８】
コンパレータＰ１の出力端子からローレベルの電圧を出力している間、出力回路１４４内では、電流がコンデンサＣ３、抵抗Ｒ８及びダイオードＤ２の順に流れ、コンデンサＣ３は蓄電される。
【００５９】
比較回路１４３におけるコンパレータＰ１の出力端子から出力回路１４４に出力されている電圧がローレベルの電圧からハイレベルの電圧に切替った場合、コンデンサＣ３は放電し、コンデンサＣ３の放電によって、電流がバイポーラトランジスタＢ１のエミッタからベースに流れ、バイポーラトランジスタＢ１のベースから抵抗Ｒ７，Ｒ８を流れてコンデンサＣ３に戻る。
【００６０】
これにより、コンパレータＰ１が出力端子から出力している電圧がローレベルの電圧からハイレベルの電圧に切替わった後、コンデンサＣ３の放電によってバイポーラトランジスタＢ１はオンを維持する。コンデンサＣ３によってバイポーラトランジスタＢ１がオンされている期間も、電圧Ｖｃｃの印加によって、バイポーラトランジスタＢ１を介して、抵抗Ｒ９に電流が流れ続け、電源管理部１４５と、ＮＯＲ回路１４６の一方の入力端子とにハイレベルの電圧が出力され続ける。
【００６１】
放電によってコンデンサＣ３の電荷が減少してバイポーラトランジスタＢ１のベースを基準としてエミッタに印加された電圧が一定の電圧未満となった場合、バイポーラトランジスタＢ１はオフとなり、抵抗Ｒ９に電流が流れない。これにより、電源管理部１４５と、ＮＯＲ回路１４６の一方の端子とには、ローレベルの電圧、具体的にはゼロボルトの電圧が出力される。
【００６２】
その後、コンパレータＰ１が出力端子から出力している電圧が、ハイレベルの電圧からローレベルの電圧に切替わるまで、バイポーラトランジスタＢ１はオフに維持され、電源管理部１４５と、ＮＯＲ回路１４６の一方の端子とには、ローレベルの電圧が出力され続ける。
【００６３】
ダイオードＤ２は、コンパレータＰ１が出力端子からハイレベルの電圧を出力している場合に、コンデンサＣ３の放電によって、電流がコンデンサＣ３から抵抗Ｒ２を介して抵抗Ｒ８に流れることを防止している。また、ダイオードＤ２のカソードとバイポーラトランジスタＢ１のベースとの間に抵抗Ｒ６が設けられているため、コンパレータＰ１の出力端子からハイレベルの電圧が出力されている場合に、バイポーラトランジスタＢ１のベースにおける電圧が電圧Ｖｃｃに保持される。
【００６４】
以上のように構成された出力回路１４４は、比較回路１４３及び抵抗Ｒ２によってコンパレータＰ１の出力端子からローレベルの電圧が出力された場合に、ハイレベルの電圧を、ローレベルの電圧が出力回路１４４に出力されている所定期間よりも長い期間出力する。具体的には、出力回路１４４は、コンデンサＣ３の放電によってバイポーラトランジスタＢ１をオンにしている期間だけ、コンパレータＰ１の出力端子からローレベルの電圧が出力回路１４４に出力されている期間よりも長くハイレベルの電圧を出力する。実施の形態１では、出力回路１４４と電圧Ｖｃｃが印加された抵抗Ｒ２とは第２出力部として機能する。
【００６５】
ＮＯＲ回路１４６の２つの入力端子夫々には、出力回路１４４及び電源管理部１４５によって電圧が印加され、ＮＯＲ回路１４６は、出力回路１４４又は電源管理部１４５がハイレベルの電圧を出力した場合に、出力端子からローレベルの電圧がＦＥＴ１４２のゲートに印加される。ＮＯＲ回路１４６の出力端子から出力されるローレベルの電圧は、ＦＥＴ１４２がオンとなる一定の電圧未満であり、ＦＥＴ１４２はオフとなる。
【００６６】
制御部１４８は、直流電源１４７によってＦＥＴ１４２を介して給電されている。ＦＥＴ１４２がオフになった場合、直流電源１４７から制御部１４８への給電が停止し、制御部１４８がＦＥＴ１４１をオン／オフしてバッテリ１０が変換装置１４に印加した電圧を変換するために必要な電力の供給が遮断される。これにより、ＦＥＴ１４１のゲートには電圧が印加されないため、ＦＥＴ１４１はオフになり、変換装置１４の電圧変換が停止される。
【００６７】
ＮＯＲ回路１４６は、２つの入力端子に、ローレベルの電圧が出力回路１４４及び電源管理部１４５夫々によって印加された場合に、出力端子からハイレベルの電圧をＦＥＴ１４１のゲートに印加する。ＮＯＲ回路１４６が出力端子からＦＥＴ１４２のゲートに印加するハイレベルの電圧は一定の電圧以上であり、ＦＥＴ１４２はオンとなる。
ＦＥＴ１４２がオンである場合、制御部１４８は、直流電源１４７によって給電され、ＦＥＴ１４１のオン／オフを制御する。
【００６８】
電源管理部１４５は、出力回路１４４が出力している電圧を監視しており、出力回路１４４がハイレベルの電圧を出力しているか否かを所定周期で判定し、ハイレベルの電圧を出力していると所定の回数（実施の形態１では一例として３回としている）判定した場合に、ハイレベルの電圧を、電源管理部１４５にのみに接続してあるＮＯＲ回路１４６の他方の入力端子に出力する。これにより、ＮＯＲ回路１４６は、出力回路１４４が出力した電圧に無関係にＦＥＴ１４２をオフにし、直流電源１４７から制御部１４８への給電を停止し、制御部１４８のオン／オフ制御を停止する。この後、電源管理部１４５は、直流電源１４７から制御部１４８への給電を指示する給電信号を外部から受信するまで、ＮＯＲ回路１４６の他方の端子にハイレベルの電圧を出力し続ける。
【００６９】
電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（３回）未満である期間、ＮＯＲ回路１４６の他方の端子にローレベルの電圧を印加し続ける。
実施の形態１では、電源管理部１４５は判定手段及び停止手段として機能する。
【００７０】
図３は変換装置１４の動作を説明するためのタイミングチャートである。図３には、比較回路１４３が閾値Ｖ１と比較する比較電圧、即ち、抵抗Ｒ１の両端子間の電圧を抵抗Ｒ３及びコンデンサＣ２からなる平滑回路によって平滑化した電圧の推移が示されている。図３には、比較回路１４３が比較する比較電圧の推移の他に、比較回路１４３のコンパレータＰ１の出力端子から出力回路１４４に入力される入力電圧、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧、及び、電源管理部１４５がＮＯＲ回路１４６に出力する出力電圧夫々の推移が示されている。図３では、ハイレベル及びローレベル夫々の電圧を「Ｈ」及び「Ｌ」で示している。
【００７１】
制御部１４８がＦＥＴ１４１のオン／オフを繰り返している場合、ＦＥＴ１４１がオンである間にのみ抵抗Ｒ１に電流が流れ、ＦＥＴ１４１がオンである間、抵抗Ｒ１に流れる電流は徐々に上昇する。比較回路１４３が比較する比較電圧は、変換装置１４が正常に動作している場合、閾値Ｖ１未満の範囲で徐々に上昇する。
【００７２】
変換装置１４が正常に動作している間、比較回路１４３から出力回路１４４に入力されている入力電圧はハイレベルの電圧であり、出力回路１４４から出力される出力電圧はローレベルの電圧である。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（３回）未満であるため、ローレベルの電圧をＮＯＲ回路１４６の他方の入力端子に印加している。従って、変換装置１４が正常に動作している間、ＮＯＲ回路１４６は、２つの入力端子にローレベルの電圧が印加されているので、出力端子からＦＥＴ１４２のゲートにハイレベルの電圧を印加してＦＥＴ１４２をオンに維持し、制御部１４８は給電されている。
【００７３】
種々の条件によって、変換装置１４内に過電流が発生して比較回路１４３が有するコンパレータＰ１のマイナス端子に印加されている比較電圧が、コンパレータＰ１のプラス端子に印加されている閾値Ｖ１以上となった場合、比較回路１４３から出力回路１４４に入力される入力電圧は、ハイレベルの電圧からローレベルの電圧に切替えられる。出力回路１４４への入力電圧がローレベルの電圧に切替えられたことによって、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧がローレベルの電圧からハイレベルの電圧に切替えられる。
【００７４】
これにより、ＮＯＲ回路１４６は、他方の入力端子に印加されている電源管理部１４５からの電圧に無関係に、ＦＥＴ１４２のゲートに印加してある電圧をハイレベルの電圧からローレベルの電圧に切替え、ＦＥＴ１４２をオフにする。これにより、制御部１４８への給電が遮断され、制御部１４８は、ＦＥＴ１４１をオン／オフする制御を停止する。
【００７５】
比較回路１４３が比較する電圧は、コンパレータＰ１が出力端子から出力しているハイレベルの電圧がローレベルの電圧に切替わってから、制御部１４８がＦＥＴ１４１のオン／オフ制御を停止するまで上昇し続ける。
【００７６】
制御部１４８がＦＥＴ１４１のオン／オフ制御を停止して比較回路１４３が比較する比較電圧がゼロボルトとなって閾値Ｖ１未満となった場合、比較回路１４３から出力回路１４４へ入力してある入力電圧はローレベルの電圧からハイレベルの電圧に切替えられる。このとき、出力回路１４４ではコンデンサＣ３の放電が開始され、出力回路１４４は、コンデンサＣ３の放電によってバイポーラトランジスタＢ１がオンに維持されている期間、ハイレベルの電圧を電源管理部１４５及びＮＯＲ回路１４６に出力し続ける。
【００７７】
電源管理部１４５は、所定周期、具体的には、出力回路１４４がハイレベルの電圧を出力している期間の半分よりも長く、該期間よりも短い周期で出力回路１４４がハイレベルの電圧を出力しているか否かを判定している。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力している期間に、出力回路１４４がハイレベルの電圧を出力していると１回判定する。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（３回）未満である場合、ＮＯＲ回路１４６の他方の入力端子には依然としてローレベルの電圧を出力し続ける。
【００７８】
出力回路１４４は、放電によるコンデンサＣ３の電荷が減少してバイポーラトランジスタＢ１がオフになった場合、電源管理部１４５及びＮＯＲ回路１４６にローレベルの電圧を出力する。これにより、ＮＯＲ回路１４６の２つの入力端子にローレベルの電圧が印加され、ＮＯＲ回路１４６はＦＥＴ１４２をオンにし、制御部１４８は、給電され、ＦＥＴ１４１のオン／オフ制御を再開する。このため、比較回路１４３が抵抗Ｒ１に流れる電流に係る比較電圧は、変換装置１４が正常に動作している場合、ＦＥＴ１４１がオンである期間、閾値Ｖ１未満の範囲で上昇する。
【００７９】
再び、変換装置１４の内部に過電流が発生する都度、比較回路１４３、出力回路１４４及び電源管理部１４５は前述した動作を繰り返す。電源管理部１４５がハイレベルの電圧を出力回路１４４から所定の回数（３回）取り込んだ場合、電源管理部１４５はＮＯＲ回路１４６の他方の端子に出力している電圧をローレベルの電圧からハイレベルの電圧に切替える。
【００８０】
これにより、ＮＯＲ回路１４６は、出力回路１４４から一方の入力端子に印加される電圧に無関係に、ローレベルの電圧をＦＥＴ１４２のゲートに印加し、ＦＥＴ１４２をオフにする。ＮＯＲ回路１４６がＦＥＴ１４２をオフにしたことによって、制御部１４８への給電が遮断されて制御部１４８のオン／オフ制御が停止する。
このように、電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると所定の回数（３回）判定した場合に直流電源１４７から制御部１４８への給電を遮断して制御部１４８のオン／オフ制御を停止することによって、変換装置１４が行う電圧変換を停止する。
【００８１】
以上のように構成された変換装置１４においては、内部に過電流が流れて変換装置１４の内部に流れる電流に係る値、即ち、比較回路１４３が比較する比較電圧が閾値Ｖ１以上である場合、変換装置１４の電圧変換が停止される。これにより、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷１３の故障を確実に防止することができる。
【００８２】
また、電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると複数回（実施の形態１では３回）判定した場合に、ＮＯＲ回路１４６の他方の入力端子にハイレベルの電圧を印加して変換装置１４が行う電圧変換を停止する。このため、不必要な電圧変換の停止を防止することができ、変換装置１４の内部に設けられた構成部材が破壊される確率、又は、変換装置１４が変換した電圧が印加される負荷１３が故障する確率が高い場合にのみ変換装置１４の電圧変換を停止することができる。
【００８３】
更に、直流電源１４７から制御部１４８の給電経路に設けられたＦＥＴ１４２をオフにして制御部１４８への給電を遮断するので、安価な構成で変換装置１４の電圧変換を確実に停止することができる。
【００８４】
（実施の形態２）
図４は実施の形態２における電源装置の回路図である。この電源装置２は、実施の形態１における電源装置１において、変換装置１４の代わりに変換装置２０を備えている。変換装置２０は、変換装置１４と同様に接続される。変換装置２０は、開始信号を受信した場合にバッテリ１０によって印加された電圧を昇圧することによって電圧を変換し、変換した電圧を負荷１３に印加する。更に、変換装置２０は、停止信号を受信した場合に、バッテリ１０によって印加された電圧の変換を停止する。
【００８５】
実施の形態２における変換装置２０は、実施の形態１における変換装置１４のように過電流が長期間流れることを防止するのではなく、バッテリ１０によって印加された電圧を過電圧に長期間変換することを防止するように構成されている。
以下では、実施の形態２における変換装置２０について、実施の形態１における変換装置１４と異なる点を説明する。実施の形態１と共通する実施の形態２の構成には同様の符号を付してその詳細な説明を省略する。
【００８６】
変換装置２０は、抵抗Ｒ１及び比較回路１４３を除く変換装置１４の構成部材、即ち、ＦＥＴ１４１，１４２、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、コンデンサＣ１、ダイオードＤ１、コイルＬ１及び抵抗Ｒ２を有する。更に、変換装置２０は比較回路２０１を有している。
【００８７】
ＦＥＴ１４１のソースは、バッテリ１０及びオルタネータ１１夫々の負極端子と、コンデンサＣ１及び負荷１３夫々の他方の端子とに接続されており、かつ、接地されている。ダイオードＤ１のカソードは比較回路２０１に接続され、比較回路２０１は、ダイオードＤ１とは別に、抵抗Ｒ２の一方の端子に接続されている。
【００８８】
変換装置２０の制御部１４８は、変換装置１４の制御部１４８と同様に、ＦＥＴ１４１のオン／オフを繰り返すことによって、バッテリ１０が印加した電圧を昇圧し、バッテリ１０が印加した電圧を変換する。
【００８９】
変換装置２０において、ＦＥＴ１４２、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、バッテリ１０が変換装置２０に印加した電圧が過電圧に長期間変換されることを防止するように構成されている。
【００９０】
図５は比較回路２０１の回路図である。
比較回路２０１は、コンパレータＰ２及び抵抗Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３を有する。ダイオードＤ１のカソードは抵抗Ｒ１０の一方の端子に接続されている。抵抗Ｒ１０の他方の端子は、コンパレータＰ１のマイナス端子、及び、抵抗Ｒ１１の一方の端子に接続してある。
【００９１】
コンパレータＰ２のプラス端子には、抵抗Ｒ１２，Ｒ１３夫々の一方の端子が接続されており、抵抗Ｒ１２の他方の端子には電圧Ｖｃｃが印加され、コンパレータＰ２は接地されている。同様に、抵抗Ｒ１１，Ｒ１３夫々の他方の端子も接地されている。コンパレータＰ２の出力端子は、抵抗Ｒ２の一方の端子に接続されている。
【００９２】
抵抗Ｒ１０，Ｒ１１は、バッテリ１０によって印加された電圧を変換した電圧、即ち、負荷１３に印加される電圧を分圧し、抵抗Ｒ１０，Ｒ１１によって分圧された電圧はコンパレータＰ２のマイナス端子に印加される。
抵抗Ｒ１２，Ｒ１３は、一定の電圧Ｖｃｃを分圧することによって閾値Ｖ２を生成し、生成された閾値Ｖ２はコンパレータＰ２のプラス端子に印加されている。
【００９３】
コンパレータＰ２は、マイナス端子に印加された電圧が、プラス端子に印加された電圧、即ち、閾値Ｖ２以上である場合に抵抗Ｒ２の一方の端子とＧＮＤとの間を接続する。このとき、抵抗Ｒ２の一方の端子は接地されるため、抵抗Ｒ２に電流が流れ、ローレベルの電圧、具体的にはゼロボルトの電圧が出力回路１４４に出力される。実施の形態２では、コンパレータＰ２の出力端子から出力回路１４４に出力されるローレベルの電圧は第１電圧に該当する。
【００９４】
その後、コンパレータＰ２は、マイナス端子に印加された電圧が閾値Ｖ２未満となった場合に、抵抗Ｒ２の一方の端子とＧＮＤとの間の接続を遮断する。このとき、抵抗Ｒ２の一方の端子は接地されていないため、抵抗Ｒ２に電流が流れず、コンパレータＰ２の出力端子から出力回路１４４にハイレベルの電圧、具体的には、電圧Ｖｃｃが出力される。
コンパレータＰ２は、マイナス端子に印加された電圧が再び閾値Ｖ２以上となるまで抵抗Ｒ２の一方の端子とＧＮＤとの間の接続を遮断し続ける。
【００９５】
以上のように構成された比較回路２０１は、コンデンサＣ１の両端子間に印加された電圧を抵抗Ｒ１０，Ｒ１１によって分圧した電圧を閾値Ｖ２と比較する。抵抗Ｒ１０，Ｒ１１によって分圧した電圧はコンパレータＰ２のマイナス端子に印加される。
【００９６】
比較回路２０１は、変換装置２０によって変換された電圧、具体的には、負荷１３に印加される印加電圧を抵抗Ｒ１０，Ｒ１１によって分圧した電圧が、コンパレータＰ２のプラス端子に印加されている閾値Ｖ２以上である場合にコンパレータＰ２の出力端子からローレベルの電圧を所定期間出力する。実施の形態２では、比較回路２０１と電圧Ｖｃｃが印加された抵抗Ｒ２とは第１出力部として機能する。
【００９７】
実施の形態２における出力回路１４４は、実施の形態１における出力回路１４４と同様に動作する。実施の形態２における出力回路１４４は、比較回路２０１におけるコンパレータＰ２の出力端子からローレベルの電圧が出力している場合に、第２電圧に該当するハイレベルの電圧を、ローレベルの電圧が出力回路１４４に出力されている所定期間よりも長く出力する。具体的には、実施の形態２における出力回路１４４は、コンデンサＣ３の放電によってバイポーラトランジスタＢ１をオンしている期間だけ、コンパレータＰ２の出力端子からローレベルの電圧が出力回路１４４に出力されている期間よりも長くハイレベルの電圧を出力する。
【００９８】
実施の形態２では、出力回路１４４と電圧Ｖｃｃが印加されている抵抗Ｒ２は第２出力部として機能する。実施の形態２における電源管理部１４５も、実施の形態１における電源管理部１４５と同様に、判定手段及び停止手段として機能する。
【００９９】
図６は変換装置２０の動作を説明するためのタイミングチャートである。図６には、比較回路２０１が閾値Ｖ２と比較する負荷１３への印加電圧、具体的には、負荷１３への印加電圧を抵抗Ｒ１０，Ｒ１１によって分圧した電圧の推移が示されている。以下では、便宜上、抵抗Ｒ１０，Ｒ１１によって分圧した電圧を負荷１３への印加電圧と記載する。図３には、負荷１３への印加電圧の推移の他に、比較回路２０１のコンパレータＰ２の出力端子から出力回路１４４に入力される入力電圧、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧、及び、電源管理部１４５がＮＯＲ回路１４６に出力する出力電圧夫々の推移が示されている。図６では、ハイレベル及びローレベル夫々の電圧を「Ｈ」及び「Ｌ」で示している。
【０１００】
制御部１４８がＦＥＴ１４１のオン／オフを繰り返して変換装置２０が正常に動作している場合、負荷１３に印加される印加電圧は、閾値Ｖ２未満である一定の電圧である。
【０１０１】
変換装置２０が正常に動作している間、比較回路２０１から出力回路１４４に入力されている入力電圧はハイレベルの電圧であり、出力回路１４４から出力される出力電圧はローレベルの電圧である。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（実施の形態２でも一例として３回としている）未満であるため、ローレベルの電圧をＮＯＲ回路１４６の他方の入力端子に印加している。従って、変換装置２０が正常に動作している間、ＮＯＲ回路１４６は、２つの入力端子にローレベルの電圧が印加されているので、出力端子からＦＥＴ１４２のゲートにハイレベルの電圧を印加してＦＥＴ１４２をオンに維持し、制御部１４８は給電されている。
【０１０２】
種々の条件によって、バッテリ１０が変換装置２０に印加した電圧が過電圧に変換された場合、比較回路２０１が有するコンパレータＰ２のマイナス端子に印加されている電圧、即ち、負荷１３への印加電圧は徐々に上昇する。負荷１３への印加電圧が、コンパレータＰ２のプラス端子に印加されている閾値Ｖ２以上となった場合、比較回路２０１から出力回路１４４に入力される入力電圧は、ハイレベルの電圧からローレベルの電圧に切替えられる。出力回路１４４への入力電圧がローレベルの電圧に切替えられたことによって、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧がローレベルの電圧からハイレベルの電圧に切替えられる。
【０１０３】
これにより、ＮＯＲ回路１４６は、他方の入力端子に印加される電源管理部１４５からの電圧に無関係に、ＦＥＴ１４２のゲートに印加してある電圧をハイレベルの電圧からローレベルの電圧に切替え、ＦＥＴ１４２をオフにする。このため、制御部１４８への給電が遮断され、制御部１４８は、ＦＥＴ１４１をオン／オフする制御を停止する。
【０１０４】
負荷１３への印加電圧は、コンパレータＰ２が出力端子から出力しているハイレベルの電圧がローレベルの電圧に切替わってから、制御部１４８がＦＥＴ１４１のオン／オフ制御を停止するまで上昇し続ける。
【０１０５】
制御部１４８のオン／オフ制御の停止によってＦＥＴ１４１がオフに維持されて変換装置２０の電圧変換が停止した場合、バッテリ１０が変換装置２０に印加した電圧が変換されないため、負荷１３への印加電圧は、バッテリ１０の出力電圧を抵抗Ｒ１０，Ｒ１１によって分圧した電圧まで低下する。
【０１０６】
負荷１３への印加電圧が低下して閾値Ｖ２未満となった場合、比較回路２０１から出力回路１４４へ入力してある入力電圧はローレベルの電圧からハイレベルの電圧に切替えられる。このとき、出力回路１４４ではコンデンサＣ３の放電が開始され、出力回路１４４はコンデンサＣ３の放電によってバイポーラトランジスタＢ１がオンに維持されている期間、ハイレベルの電圧を電源管理部１４５及びＮＯＲ回路１４６に出力し続ける。
【０１０７】
電源管理部１４５は、所定周期、具体的には、出力回路１４４がハイレベルの電圧を出力している期間の半分よりも長く、該期間よりも短い周期で出力回路１４４がハイレベルの電圧を出力しているか否かを判定している。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力している期間に、出力回路１４４がハイレベルの電圧を出力していると１回判定する。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（３回）未満である場合、ＮＯＲ回路１４６の他方の入力端子には依然としてローレベルの電圧を出力し続ける。
【０１０８】
出力回路１４４は、放電によるコンデンサＣ３の電荷が減少してバイポーラトランジスタＢ１がオフになった場合、電源管理部１４５及びＮＯＲ回路１４６にローレベルの電圧を出力する。これにより、ＮＯＲ回路１４６の２つの入力端子にローレベルの電圧が印加され、ＮＯＲ回路１４６はＦＥＴ１４２をオンにし、制御部１４８は、給電され、ＦＥＴ１４１の制御を再開する。このため、負荷１３への印加電圧は、変換装置２０が正常に動作している間、閾値Ｖ２未満である一定の電圧に戻る。
【０１０９】
再び、バッテリ１０が変換装置２０に印加した電圧が過電圧に変換される都度、出力回路１４４、電源管理部１４５及び比較回路２０１は前述した動作を繰り返す。電源管理部１４５がハイレベルの電圧を出力回路１４４から所定回数（３回）取り込んだ場合、電源管理部１４５はＮＯＲ回路１４６の他方の端子に印加している電圧をローレベルの電圧からハイレベルの電圧に切替える。
【０１１０】
これにより、ＮＯＲ回路１４６は、出力回路１４４から一方の入力端子に印加される電圧に無関係に、ローレベルの電圧をＦＥＴ１４２のゲートに印加し、ＦＥＴ１４２をオフにする。ＮＯＲ回路１４６がＦＥＴ１４２をオフにしたことによって、制御部１４８への給電が遮断されて制御部１４８のオン／オフ制御が停止する。
このように、電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると所定の回数（３回）判定した場合に直流電源１４７から制御部１４８への給電を遮断して制御部１４８のオン／オフ制御を停止することによって、変換装置２０が行う電圧変換を停止する。
【０１１１】
以上のように構成された変換装置２０においては、バッテリ１０によって印加された電圧が過電圧に変換された場合、制御部１４８のオン／オフ制御が停止されて変換装置２０の電圧変換が停止されるので、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷１３の故障を確実に防止することができる。
【０１１２】
また、電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると複数回（実施の形態２では３回）判定した場合に、ＮＯＲ回路１４６の他方の入力端子にハイレベルの電圧を印加して変換装置２０が行う電圧変換を停止する。このため、不必要な電圧変換の停止を防止することができ、変換装置２０の内部に設けられた構成部材が破壊される確率、又は、変換装置２０が変換した電圧が印加される負荷１３が故障する確率が高い場合にのみ変換装置２０の電圧変換を停止することができる。
【０１１３】
更に、変換装置２０では、直流電源１４７から制御部１４８の給電経路に設けられたＦＥＴ１４２をオフにして制御部１４８への給電を遮断するので、安価な構成で変換装置２０の電圧変換を確実に停止することができる。
【０１１４】
（実施の形態３）
図７は実施の形態３における電源装置の回路図である。この電源装置３は、実施の形態１における電源装置１において、変換装置１４の代わりに変換装置３０を備えている。変換装置３０は、変換装置１４と同様に接続される。変換装置３０は、開始信号を受信した場合にバッテリ１０によって印加された電圧を昇圧することによって電圧を変換し、変換した電圧を負荷１３に印加する。更に、変換装置３０は、停止信号を受信した場合に、バッテリ１０によって印加された電圧の変換を停止する。
【０１１５】
実施の形態３における変換装置３０は、実施の形態１における変換装置１４のように過電流が長期間流れることを防止し、かつ、実施の形態２における変換装置２０のようにバッテリ１０によって印加された電圧を過電圧に長期間変換することを防止するように構成されている。
以下では、実施の形態３における変換装置３０について、実施の形態１における変換装置１４と異なる点を説明する。実施の形態１，２と共通する実施の形態３の構成には同様の符号を付してその詳細な説明を省略する。
【０１１６】
変換装置３０は、変換装置１４と同様に、ＦＥＴ１４１，１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、コンデンサＣ１、ダイオードＤ１、コイルＬ１及び抵抗Ｒ１，Ｒ２を有し、これらの構成部材は実施の形態１と同様に接続されている。変換装置３０は、更に、実施の形態２における比較回路２０１を有している。比較回路２０１は、実施の形態２と同様に、ダイオードＤ１のカソードと、抵抗Ｒ２の一方の端子とに各別に接続されている。
【０１１７】
変換装置３０の制御部１４８は、変換装置１４，２０夫々の制御部１４８と同様に、ＦＥＴ１４１のオン／オフを繰り返すことによって、バッテリ１０が印加した電圧を昇圧し、バッテリ１０が印加した電圧を変換する。
【０１１８】
変換装置３０において、ＦＥＴ１４２、比較回路１４３，２０１、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８及び抵抗Ｒ２は、変換装置３０の内部に過電流が長期間流れること、及び、バッテリ１０が変換装置３０に印加した電圧が過電圧に長期間変換されることを防止するように構成されている。
【０１１９】
変換装置３０の比較回路１４３は、変換装置１４の比較回路１４３と同様に構成され、電圧変換に伴って変換装置３０の内部に流れる電流に係る値、具体的には抵抗Ｒ１の両端子間の電圧を平滑化した電圧を閾値Ｖ１と比較する。変換装置３０の比較回路１４３は、平滑化した電圧が閾値Ｖ１以上である場合にコンパレータＰ１の出力端子から第１電圧に該当するローレベルの電圧を所定期間出力し、その後、比較回路１４３が比較する比較電圧が閾値Ｖ１未満になった場合にハイレベルの電圧を出力する。
【０１２０】
変換装置３０の比較回路２０１は、変換装置２０の比較回路２０１と同様に構成され、負荷１３への印加電圧を閾値Ｖ２と比較する。ここで、負荷１３への印加電圧は、実施の形態２で述べたように、負荷１３の両端子間に印加された電圧を抵抗Ｒ１０，Ｒ１１によって分圧した電圧である。変換装置３０の比較回路２０１は、負荷１３への印加電圧が閾値Ｖ２以上である場合にコンパレータＰ２の出力端子からローレベルの電圧を所定期間出力し、その後、負荷１３への印加電圧が閾値Ｖ２未満となった場合にハイレベルの電圧を出力する。
【０１２１】
出力回路１４４には、比較回路１４３又は比較回路２０１がローレベルの電圧を出力した場合にローレベルの電圧が入力され、比較回路１４３及び比較回路２０１がハイレベルの電圧を出力した場合にハイレベルの電圧が入力される。実施の形態３では、比較回路１４３，２０１と電圧Ｖｃｃが印加されている抵抗Ｒ２とは第１出力部として機能する。また、実施の形態３では、閾値Ｖ１は第１閾値に該当し、閾値Ｖ２は第２閾値に該当する。
【０１２２】
実施の形態３における出力回路１４４は、実施の形態１，２における出力回路１４４と同様に動作する。実施の形態３における出力回路１４４は、比較回路１４３におけるコンパレータＰ１の出力端子からローレベルの電圧を出力した場合に、第２電圧に該当するハイレベルの電圧を、ローレベルの電圧が出力回路１４４に出力されている期間よりも長く出力する。同様に、実施の形態３における出力回路１４４は、比較回路２０１におけるコンパレータＰ２の出力端子からローレベルの電圧を出力した場合に、第２電圧に該当するハイレベルの電圧を、ローレベルの電圧が出力回路１４４に出力されている期間よりも長く出力する。
【０１２３】
具体的には、実施の形態３における出力回路１４４は、コンデンサＣ３の放電によってバイポーラトランジスタＢ１をオンしている期間だけ、比較回路１４３又は比較回路２０１から出力回路１４４へローレベルの電圧が出力されている期間よりも長くハイレベルの電圧を出力する。
【０１２４】
実施の形態３では、出力回路１４４と電圧Ｖｃｃが印加された抵抗Ｒ２は第２出力部として機能する。実施の形態３における電源管理部１４５も、実施の形態１，２における電源管理部１４５と同様に、判定手段及び停止手段として機能する。
【０１２５】
図８は変換装置３０の動作を説明するためのタイミングチャートである。ここでは、過電流及び過電圧が発生した場合における変換装置３０の動作を説明する。
図８には、比較回路１４３が閾値Ｖ１と比較する比較電圧、比較回路２０１が閾値Ｖ２と比較する負荷１３への印加電圧、出力回路１４４に入力される入力電圧、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧、及び、電源管理部１４５がＮＯＲ回路１４６に出力する出力電圧夫々の推移が示されている。図８では、ハイレベル及びローレベル夫々の電圧を「Ｈ」及び「Ｌ」で示している。
【０１２６】
制御部１４８がＦＥＴ１４１のオン／オフを繰り返して変換装置３０が正常に動作している場合、比較回路１４３が比較する比較電圧は、ＦＥＴ１４１がオンである間、閾値Ｖ１未満の範囲で上昇し、負荷１３への印加電圧は閾値Ｖ２未満の一定の電圧である。
【０１２７】
変換装置３０が正常に動作している間、出力回路１４４に入力されている入力電圧はハイレベルの電圧であり、出力回路１４４から出力される出力電圧はローレベルの電圧である。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（実施の形態３でも一例として３回としている）未満であるため、ローレベルの電圧をＮＯＲ回路１４６の他方の入力端子に印加している。従って、変換装置３０が正常に動作している間、ＮＯＲ回路１４６は、２つの入力端子にローレベルの電圧が印加されているので、出力端子からＦＥＴ１４２のゲートにハイレベルの電圧を印加してＦＥＴ１４２をオンに維持し、制御部１４８は給電されている。
【０１２８】
種々の条件によって、変換装置３０内に過電流が発生して比較回路１４３が有するコンパレータＰ１のマイナス端子に印加されている比較電圧が、コンパレータＰ１のプラス端子に印加されている閾値Ｖ１以上となった場合、出力回路１４４に入力される入力電圧は、ハイレベルの電圧からローレベルの電圧に切替えられる。出力回路１４４への入力電圧がローレベルの電圧に切替えられたことによって、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧がローレベルの電圧からハイレベルの電圧に切替えられる。
【０１２９】
これにより、ＮＯＲ回路１４６は、他方の入力端子に印加される電源管理部１４５からの電圧に無関係に、ＦＥＴ１４２のゲートに印加してある電圧をハイレベルの電圧からローレベルの電圧に切替え、ＦＥＴ１４２をオフにする。このため、制御部１４８への給電が遮断され、制御部１４８は、ＦＥＴ１４１をオン／オフする制御を停止する。
【０１３０】
比較回路１４３が比較する電圧は、コンパレータＰ１が出力端子から出力しているハイレベルの電圧がローレベルの電圧に切替わってから、制御部１４８がＦＥＴ１４１のオン／オフ制御を停止するまで上昇し続ける。
【０１３１】
制御部１４８のオン／オフ制御の停止によってＦＥＴ１４１がオフに維持されて変換装置３０の電圧変換が停止した場合、抵抗Ｒ１に電流が流れないため、比較回路１４３が比較する比較電圧はゼロボルトまで低下する。同様に、ＦＥＴ１４１がオフに維持された場合、バッテリ１０が変換装置３０に印加した電圧が昇圧されないため、負荷１３への印加電圧は、バッテリ１０の出力電圧を抵抗Ｒ１０，Ｒ１１によって分圧された電圧に移行する。
【０１３２】
比較回路１４３が比較する比較電圧がゼロボルトとなって閾値Ｖ１未満となった場合、比較回路１４３から出力回路１４４へ入力してある入力電圧はローレベルの電圧からハイレベルの電圧に切替えられる。このとき、出力回路１４４ではコンデンサＣ３の放電が開始され、出力回路１４４は、コンデンサＣ３の放電によってバイポーラトランジスタＢ１がオンに維持されている期間、ハイレベルの電圧を電源管理部１４５及びＮＯＲ回路１４６に出力し続ける。
【０１３３】
電源管理部１４５は、所定周期で出力回路１４４がハイレベルの電圧を出力しているか否かを判定している。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力している期間に、出力回路１４４がハイレベルの電圧を出力していると１回判定する。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が所定の回数（３回）未満である場合、ＮＯＲ回路１４６の他方の端子には依然としてローレベルの電圧を印加し続ける。
【０１３４】
出力回路１４４は、放電によるコンデンサＣ３の電荷が減少してバイポーラトランジスタＢ１がオフになった場合、電源管理部１４５及びＮＯＲ回路１４６にローレベルの電圧を出力する。これにより、ＮＯＲ回路１４６の２つの入力端子にローレベルの電圧が印加され、ＮＯＲ回路１４６はＦＥＴ１４２をオンにし、制御部１４８は、給電され、ＦＥＴ１４１のオン／オフ制御を再開する。
【０１３５】
このため、比較回路１４３が比較する比較電圧は、変換装置３０が正常に動作している場合、ＦＥＴ１４１がオンである期間、閾値Ｖ１未満の範囲で上昇する。また、負荷１３への印加電圧は、変換装置３０が正常に動作している間、閾値Ｖ２未満の一定の電圧となる。
再び、変換装置３０の内部で過電流が発生する都度、比較回路１４３、出力回路１４４、電源管理部１４５及び比較回路２０１は前述した動作を繰り返す。
【０１３６】
次に、種々の条件によって、バッテリ１０が変換装置３０に印加した電圧が過電圧に変換された場合、負荷１３への印加電圧は徐々に上昇する。負荷１３への印加電圧が、コンパレータＰ２のプラス端子に印加されている閾値Ｖ２以上となった場合、出力回路１４４に入力される入力電圧は、ハイレベルの電圧からローレベルの電圧に切替えられる。出力回路１４４への入力電圧がローレベルの電圧に切替えられたことによって、出力回路１４４が電源管理部１４５及びＮＯＲ回路１４６に出力する出力電圧がローレベルの電圧からハイレベルの電圧に切替えられる。
【０１３７】
これにより、ＮＯＲ回路１４６は、他方の入力端子に印加される電源管理部１４５からの電圧に無関係に、ＦＥＴ１４２のゲートに印加してある電圧をハイレベルの電圧からローレベルの電圧に切替え、ＦＥＴ１４２をオフにする。このため、制御部１４８への給電が遮断され、制御部１４８は、ＦＥＴ１４１をオン／オフする制御を停止する。
【０１３８】
負荷１３への印加電圧は、コンパレータＰ２が出力端子から出力しているハイレベルの電圧がローレベルの電圧に切替わってから、制御部１４８がＦＥＴ１４１のオン／オフ制御を停止するまで上昇し続ける。
【０１３９】
制御部１４８のオン／オフ制御の停止によってＦＥＴ１４１がオフに維持されて変換装置３０の電圧変換が停止した場合、バッテリ１０が変換装置３０に印加した電圧が変換されないため、負荷１３への印加電圧は、バッテリ１０の出力電圧を抵抗Ｒ１０，Ｒ１１によって分圧した電圧まで低下する。同様に、ＦＥＴ１４１がオフに維持された場合、抵抗Ｒ１に電流が流れないため、比較回路１４３が比較する比較電圧はゼロボルトとなっている。
【０１４０】
負荷１３への印加電圧が低下して閾値Ｖ２未満となった場合、比較回路２０１から出力回路１４４へ入力してある入力電圧はローレベルの電圧からハイレベルの電圧に切替えられる。このとき、出力回路１４４ではコンデンサＣ３の放電が開始され、出力回路１４４はコンデンサＣ３の放電によってバイポーラトランジスタＢ１がオンに維持されている期間、ハイレベルの電圧を電源管理部１４５及びＮＯＲ回路１４６に出力し続ける。
【０１４１】
電源管理部１４５は所定周期で出力回路１４４がハイレベルの電圧を出力しているか否かを判定している。ここで、所定周期は、出力回路１４４がハイレベルの電圧を出力している期間の半分よりも長く、該期間よりも短い周期である。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力している期間に、出力回路１４４がハイレベルの電圧を出力していると１回判定する。電源管理部１４５は、出力回路１４４がハイレベルの電圧が出力していると判定した回数が所定の回数（３回）未満である場合、ＮＯＲ回路１４６の他方の端子には依然としてローレベルの電圧を印加し続ける。
【０１４２】
出力回路１４４は、放電によるコンデンサＣ３の電荷が減少してバイポーラトランジスタＢ１がオフになった場合、電源管理部１４５及びＮＯＲ回路１４６にローレベルの電圧を出力する。これにより、ＮＯＲ回路１４６の２つの入力端子にローレベルの電圧が印加され、ＮＯＲ回路１４６はＦＥＴ１４２をオンにし、制御部１４８は、給電され、ＦＥＴ１４１のオン／オフ制御を再開する。
【０１４３】
このため、比較回路１４３が比較している比較電圧は、変換装置３０が正常に動作している場合、ＦＥＴ１４１がオンである期間、閾値Ｖ１未満の範囲で上昇する。また、負荷１３への印加電圧は、変換装置３０が正常に動作している間、閾値Ｖ２未満の一定の電圧となる。
再び、バッテリ１０が変換装置３０に印加した電圧が過電圧に変換される都度、比較回路１４３，２０１、出力回路１４４及び電源管理部１４５は前述した動作を繰り返す。
【０１４４】
過電流又は過電圧が発生した回数が所定の回数（３回）に達して電源管理部１４５がハイレベルの電圧を出力回路１４４から所定の回数（３回）取り込んだ場合、電源管理部１４５はＮＯＲ回路１４６の他方の端子に印加している電圧をローレベルの電圧からハイレベルの電圧に切替える。
【０１４５】
これにより、ＮＯＲ回路１４６は、出力回路１４４から一方の入力端子に印加される電圧に無関係に、ローレベルの電圧をＦＥＴ１４２のゲートに印加し、ＦＥＴ１４２をオフにする。ＮＯＲ回路１４６がＦＥＴ１４２をオフにしたことによって、制御部１４８への給電が遮断されて制御部１４８のオン／オフ制御が停止する。
このように、電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると複数回（実施の形態３では３回）判定した場合に直流電源１４７から制御部１４８への給電を遮断して制御部１４８のオン／オフ制御を停止することによって、変換装置３０が行う電圧変換を停止する。
【０１４６】
以上のように構成された変換装置３０においては、電圧変換に伴って内部に過電流が流れて比較回路１４３が比較する比較電圧が閾値以上になった場合、又は、バッテリ１０によって印加された電圧が過電圧に変換された場合、制御部１４８のオン／オフ制御が停止されて変換装置３０の電圧変換が停止される。これにより、内部に設けられた構成部材の破壊、又は、変換した電圧が印加される負荷１３の故障を確実に防止することができる。
【０１４７】
また、電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると複数回判定した場合に、ＮＯＲ回路１４６の他方の入力端子にハイレベルの電圧を印加して制御部１４８のオン／オフ制御を停止する。このため、不必要な電圧変換の停止を防止することができ、変換装置３０の内部に設けられた構成部材が破壊される確率、又は、変換装置３０が変換した電圧が印加される負荷１３が故障する確率が高い場合にのみ変換装置３０の電圧変換を停止することができる。
【０１４８】
更に、変換装置３０では、直流電源１４７から制御部１４８の給電経路に設けられたＦＥＴ１４２をオフにして制御部１４８への給電を遮断するので、安価な構成で変換装置３０の電圧変換を確実に停止することができる。
【０１４９】
（実施の形態４）
図９は実施の形態４における電源装置の回路図である。この電源装置４は、実施の形態１における電源装置１と比較して、変換装置１４の代わりに変換装置４０を備え、更に、スイッチ４１及び負荷４２，４３を備えている点が異なっている。
【０１５０】
以下では、実施の形態４における電源装置４について、実施の形態１における電源装置１と異なる点を説明する。実施の形態１，２，３と共通する実施の形態４の構成には同様の符号を付してその詳細な説明を省略する。
【０１５１】
電源装置４においては、変換装置４０は、実施の形態１，２，３夫々における変換装置１４，２０，３０のいずれか１つと同様に構成され、変換装置１４と同様にバッテリ１０、オルタネータ１１、スイッチ１２及び負荷１３に接続される。また、負荷１３の一方の端子にはスイッチ４１の一方の端子が接続されており、スイッチ４１の他方の端子には負荷４２，４３夫々の一方の端子が接続されている。負荷４２，４３夫々の他方の端子は、負荷１３の他方の端子に接続され、接地されている。負荷４２，４３は車両に搭載される電気機器である。
【０１５２】
変換装置４０は、変換装置１４と同様に、開始信号を受信した場合にバッテリ１０によって印加された電圧を昇圧して、バッテリ１０によって印加された電圧を変換する。スイッチ４１は、図示しない制御部によってオン／オフされる。変換装置４０は、スイッチ４１がオンである場合には、変換した電圧を負荷１３，４２，４３夫々に印加し、負荷１３，４２，４３夫々を給電する。更に、変換装置４０は、スイッチ４１がオフである場合には、変換した電圧を負荷１３に印加し、負荷１３を給電する。
【０１５３】
実施の形態４における変換装置４０は、変換装置１４と同様に構成されている場合には実施の形態１と同様の効果を奏し、変換装置２０と同様に構成されている場合には実施の形態２と同様の効果を奏し、変換装置３０と同様に構成されている場合には実施の形態３と同様の効果を奏する。
【０１５４】
なお、実施の形態１，３と、変換装置４０が変換装置１４，３０のいずれか１つと同様に構成された場合における実施の形態４とにおいて、変換装置１４又は変換装置３０の内部に流れる電流に係る値と閾値Ｖ１とを比較するために用いられる抵抗Ｒ１が接続される場所は、ＦＥＴ１４１のソースとＧＮＤとの間に限定されない。電圧変換に伴って変換装置１４又は変換装置３０の内部に流れる電流に係る値と閾値Ｖ１との比較に用いることが可能な場所、例えば、ダイオードＤ１のカソードと負荷１３との間に抵抗Ｒ１を接続してもよい。
【０１５５】
また、変換装置１４又は変換装置３０の内部に流れる電流に係る値は、抵抗Ｒ１の両端子間の電圧を平滑化した電圧に限定されず、例えば、変換装置１４又は変換装置３０の内部に流れる電流の値であってもよい。この場合、電流値が所定の閾値以上である場合に出力回路１４４にローレベルの電圧が入力されるように構成される。
【０１５６】
（実施の形態５）
図１０は実施の形態５における電源装置の回路図である。この電源装置５は、スイッチ１２及び変換装置１４を除く電源装置１の構成部材、即ち、バッテリ１０、オルタネータ１１及び負荷１３を備えている。変換装置５０は４つの端子を有し、変換装置５０の第１端子にはバッテリ１０及びオルタネータ１１夫々の正極端子が接続され、変換装置５０の第２端子にはバッテリ１０及びオルタネータ１１夫々の負極端子が接続されている。また、変換装置５０の第３及び第４端子間には負荷１３が接続されている。変換装置５０の第２及び第４端子は互いに接続されており、接地されている。
【０１５７】
実施の形態５における変換装置５０は、実施の形態１における変換装置１４と比較して、バッテリ１０及び／又はオルタネータ１１が変換装置５０に印加した電圧を降圧してバッテリ１０及び／又はオルタネータ１１によって印加された電圧を変換するように構成されている。
以下では、実施の形態５における変換装置５０について、実施の形態１における変換装置１４と異なる点を説明する。実施の形態１と共通する実施の形態５の構成には同様の符号を付してその詳細な説明を省略する。
【０１５８】
変換装置５０は、変換装置１４と同様に、ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８及び抵抗Ｒ２を備え、これらは変換装置１４と同様に接続されている。変換装置５０は、更に、Ｎチャネル型のＦＥＴ５０１、コンデンサＣ４、ダイオードＤ３、コイルＬ２及び抵抗Ｒ１４を備えている。
【０１５９】
抵抗Ｒ１４の一方の端子は、バッテリ１０及びオルタネータ１１夫々の正極端子に接続され、抵抗Ｒ１４の他方の端子はＦＥＴ５０１のドレインに接続されている。ＦＥＴ５０１のソースは、ダイオードＤ３のカソード、及び、コイルＬ２の一方の端子に接続され、コイルＬ２の他方の端子は、負荷１３及びコンデンサＣ４夫々の一方の端子に接続されている。ダイオードＤ３のアノード、及び、コンデンサＣ４の他方の端子夫々は、バッテリ１０及びオルタネータ１１の負極端子、並びに、負荷１３の他方の端子に接続されており、接地されている。
【０１６０】
抵抗Ｒ１４の両端子夫々は比較回路１４３に各別に接続され、制御部１４８は、抵抗Ｒ１４のバッテリ１０側の端子と、ＦＥＴ５０１のゲートとに各別に接続されている。更に、制御部１４８も接地されている。
【０１６１】
ＦＥＴ５０１は、スイッチとして機能し、ゲートに一定の電圧以上の電圧が印加された場合にドレインからソースに電流が流れてオンとなり、ゲートに印加してある電圧が一定の電圧未満である場合にドレインからソースに電流が流れず、オフとなる。
【０１６２】
制御部１４８は、ＦＥＴ５０１のゲートに印加する電圧を調整することによってＦＥＴ５０１のオン／オフを制御する。制御部１４８は、バッテリ１０及び／又はオルタネータ１１が変換装置５０に印加した電圧を検出している。制御部１４８は、外部から開始信号を受信した場合、変換装置５０に印加された電圧を目標電圧に降圧すべく、検出した電圧に基づくデューティ比でＦＥＴ５０１のオン／オフを繰り返す。
【０１６３】
ＦＥＴ５０１がオンである場合、電流は、バッテリ１０及び／又はオルタネータ１１の正極端子から抵抗Ｒ１４、ＦＥＴ５０１、コイルＬ２、負荷１３の順に流れ、バッテリ１０及び／又はオルタネータ１１の負極端子に戻る。この期間、コイルＬ２にエネルギーが蓄積される。
【０１６４】
ＦＥＴ５０１が制御部１４８によってオンからオフに切替えられた場合、コイルＬ２はエネルギーを放出し、このエネルギーの放出によって、電流がコイルＬ２の他方の端子から負荷１３及びダイオードＤ３の順に流れ、コイルＬ２の一方の端子に戻る。これにより、負荷１３に電圧が印加される。負荷１３に印加されている電圧は、コイルＬ２のエネルギーの減少と共に低下する。
【０１６５】
コンデンサＣ４は、ＦＥＴ５０１のオン／オフが繰り返されている間にコイルＬ２の他方の端子に印加される電圧を平滑化し、平滑化した電圧を負荷１３に印加している。
ダイオードＤ３は、ＦＥＴ５０１がオフである場合に、コンデンサＣ４の放電によって電流がコンデンサＣ４からコイルＬ４に流れ込むことを防止している。
【０１６６】
以上のように、制御部１４８は、ＦＥＴ５０１のオン／オフを繰り返すことによって、バッテリ１０及び／又はオルタネータ１１が印加した電圧を降圧し、バッテリ１０及び／又はオルタネータ１１が印加した電圧を変換する。
【０１６７】
ここで、ＦＥＴ１４１がオフである期間が長い程、電圧の降圧幅が大きい。制御部１４８は、検出した電圧、即ち、変換装置５０に印加された電圧に応じたデューティ比でＦＥＴ５０１をオン／オフすることによって、変換装置５０に印加された電圧を目標電圧に降圧して、目標電圧を負荷１３に印加している。
【０１６８】
変換装置５０において、ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８及び抵抗Ｒ２は、実施の形態１と同様に、変換装置５０の内部に過電流が長期間流れることを防止するように構成されている。
【０１６９】
実施の形態５において、比較回路１４３が、抵抗Ｒ１ではなく、抵抗Ｒ１４の両端子間に印加された電圧に係る電圧を閾値Ｖ１と比較する点、及び、制御部１４８が、ＦＥＴ１４１ではなく、ＦＥＴ５０１のオン／オフを制御している点が実施の形態１と異なっているだけである。ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８及び抵抗Ｒ２は、実施の形態１と同様に作用する。
【０１７０】
従って、実施の形態５では、比較回路１４３と電圧Ｖｃｃが印加された抵抗Ｒ２とは第１出力部として機能し、出力回路１４４電圧Ｖｃｃが印加された抵抗Ｒ２とは第２出力部として機能し、電源管理部１４５は判定手段及び停止手段として機能する。
また、変換装置５０は、実施の形態１における変換装置１４と同様の効果を奏する。
【０１７１】
（実施の形態６）
図１１は実施の形態６における電源装置の回路図である。この電源装置６は、実施の形態５における電源装置５において、変換装置５０の代わりに変換装置６０を備えている。変換装置６０は、変換装置５０と同様にバッテリ１０、オルタネータ１１及び負荷１３に接続される。変換装置６０は、開始信号を受信した場合にバッテリ１０及び／又はオルタネータ１１によって印加された電圧を降圧してバッテリ１０及び／又はオルタネータ１１によって印加された電圧を変換し、変換した電圧を負荷１３に印加する。更に、変換装置６０は、停止信号を受信した場合に、バッテリ１０及び／又はオルタネータ１１によって印加された電圧の変換を停止する。
【０１７２】
実施の形態６における変換装置６０は、実施の形態５における変換装置５０のように過電流が長期間流れることを防止するのではなく、バッテリ１０及び／又はオルタネータ１１によって印加された電圧を過電圧に長期間変換することを防止するように構成されている。
以下では、実施の形態６における変換装置６０について、実施の形態５における変換装置５０と異なる点を説明する。実施の形態１から５と共通する実施の形態６の構成には同様の符号を付してその詳細な説明を省略する。
【０１７３】
変換装置６０は、抵抗Ｒ１４及び比較回路１４３を除く変換装置１４の構成部材、即ち、ＦＥＴ１４２，５０１、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、コンデンサＣ４、ダイオードＤ３、コイルＬ２及び抵抗Ｒ２を有する。更に、変換装置６０は、実施の形態２における比較回路２０１を有している。
【０１７４】
ＦＥＴ５０１のソースは、バッテリ１０及びオルタネータ１１夫々の正極端子に接続されている。コイルＬ２の負荷１３側の端子は比較回路２０１に接続され、比較回路２０１は、コイルＬ２とは別に、抵抗Ｒ２の一方の端子に接続されている。
【０１７５】
変換装置６０の制御部１４８は、変換装置５０の制御部１４８と同様に、ＦＥＴ５０１のオン／オフを繰り返すことによって、バッテリ１０及び／又はオルタネータ１１が印加した電圧を降圧し、バッテリ１０及び／又はオルタネータ１１が印加した電圧を変換する。
【０１７６】
変換装置６０において、ＦＥＴ１４２、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、実施の形態２と同様に、バッテリ１０が変換装置６０に印加した電圧が過電圧に長期間変換されることを防止するように構成されている。
【０１７７】
実施の形態６において、比較回路２０１が、ダイオードＤ１のカソードではなく、コイルＬ２の負荷１３側の端子に接続されている点、及び、制御部１４８が、ＦＥＴ１４１ではなく、ＦＥＴ５０１のオン／オフを制御している点が実施の形態２と異なっているだけである。ＦＥＴ１４２、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、実施の形態２と同様に作用する。
【０１７８】
ただし、変換装置６０はバッテリ１０及び／又はオルタネータ１１によって印加された電圧を降圧している。このため、変換装置６０が正常に動作している場合に負荷１３に印加されている一定の電圧は、出力回路１４４又は電源管理部１４５がハイレベルの電圧を出力して変換装置６０の電圧変換が停止している場合に負荷１３に印加されてバッテリ１０又はオルタネータ１１の出力電圧と一致している電圧よりも低い。
【０１７９】
ＦＥＴ１４２、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、実施の形態２と同様に作用する。従って、実施の形態６では、比較回路２０１と電圧Ｖｃｃが印加されている抵抗Ｒ２とは第１出力部として機能する。更に、出力回路１４４と電圧Ｖｃｃが印加されている抵抗Ｒ２とは第２出力部として機能し、電源管理部１４５は判定手段及び停止手段として機能する。
また、変換装置６０は、実施の形態２における変換装置２０と同様の効果を奏する。
【０１８０】
（実施の形態７）
図１２は実施の形態７における電源装置の回路図である。この電源装置７は、実施の形態５における電源装置５において、変換装置５０の代わりに変換装置７０を備えている。変換装置７０は、変換装置５０と同様に接続される。変換装置７０は、開始信号を受信した場合にバッテリ１０及び／又はオルタネータ１１によって印加された電圧を降圧してバッテリ１０及び／又はオルタネータ１１によって印加された電圧を変換し、変換した電圧を負荷１３に印加する。更に、変換装置７０は、停止信号を受信した場合に、バッテリ１０及び／又はオルタネータ１１によって印加された電圧の変換を停止する。
【０１８１】
実施の形態７における変換装置７０は、実施の形態５における変換装置５０のように過電流が長期間流れることを防止し、かつ、実施の形態６における変換装置６０のようにバッテリ１０及び／又はオルタネータ１１によって印加された電圧を過電圧に長期間変換することを防止するように構成されている。
【０１８２】
以下では、実施の形態７における変換装置７０について、実施の形態５における変換装置５０と異なる点を説明する。実施の形態１から６と共通する実施の形態７の構成には同様の符号を付してその詳細な説明を省略する。
【０１８３】
変換装置７０は、変換装置５０と同様に、ＦＥＴ１４２，５０１、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、コンデンサＣ４、ダイオードＤ３、コイルＬ２及び抵抗Ｒ２，Ｒ１４を有し、これらの構成部材は実施の形態５と同様に接続されている。変換装置７０は、更に、実施の形態６における比較回路２０１を有している。比較回路２０１は、実施の形態６と同様に、コイルＬ２の負荷１３側の端子と、抵抗Ｒ２の一方の端子とに各別に接続されている。
【０１８４】
変換装置７０の制御部１４８は、変換装置５０，６０夫々の制御部１４８と同様に、ＦＥＴ５０１のオン／オフを繰り返すことによって、バッテリ１０及び／又はオルタネータ１１が印加した電圧を降圧し、バッテリ１０及び／又はオルタネータ１１が印加した電圧を変換する。
【０１８５】
変換装置７０において、ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、実施の形態３と同様に、変換装置７０の内部に過電流が長期間流れること、並びに、変換装置７０に印加された電圧が過電圧に長期間変換されることを防止するように構成されている。
【０１８６】
実施の形態７において、比較回路１４３が、抵抗Ｒ１ではなく、抵抗Ｒ１４の両端子間に印加された電圧に係る電圧を閾値Ｖ１と比較する点、比較回路２０１が、ダイオードＤ１のカソードではなく、コイルＬ２の負荷１３側の端子に接続されている点、及び、制御部１４８が、ＦＥＴ１４１ではなく、ＦＥＴ５０１のオン／オフを制御している点が実施の形態３と異なっているだけである。ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、実施の形態３と同様に作用する。
【０１８７】
ただし、変換装置７０はバッテリ１０及び／又はオルタネータ１１によって印加された電圧を降圧している。このため、変換装置７０が正常に動作している場合に負荷１３に印加されている一定の電圧は、出力回路１４４又は電源管理部１４５がハイレベルの電圧を出力して変換装置７０の電圧変換が停止している場合に負荷１３に印加されてバッテリ１０又はオルタネータ１１の出力電圧と一致している電圧よりも低い。
【０１８８】
ＦＥＴ１４２、比較回路１４３、出力回路１４４、電源管理部１４５、ＮＯＲ回路１４６、直流電源１４７、制御部１４８、比較回路２０１及び抵抗Ｒ２は、実施の形態３と同様に作用する。従って、実施の形態７では、比較回路１４３，２０１と電圧Ｖｃｃが印加されている抵抗Ｒ２とは第１出力部として機能する。更に、出力回路１４４と電圧Ｖｃｃが印加されている抵抗Ｒ２とは第２出力部として機能し、電源管理部１４５は判定手段及び停止手段として機能する。
また、変換装置７０は、実施の形態３における変換装置３０と同様の効果を奏する。
【０１８９】
なお、実施の形態５，７において、変換装置５０又は変換装置７０の内部に流れる電流に係る値と閾値とを比較するために用いられる抵抗Ｒ１４が接続される場所は、バッテリ１０及びオルタネータ１１の正極端子とＦＥＴ５０１のドレインとの間に限定されない。電圧変換に伴って、変換装置５０又は変換装置７０の内部に流れる電流に係る値と閾値とを比較するために用いることが可能な場所、例えば、コイルＬ２の他方の端子と負荷１３との間に抵抗Ｒ１４を接続してもよい。
【０１９０】
また、変換装置５０又は変換装置７０の内部に流れる電流に係る値は、抵抗Ｒ１４の両端子間の電圧を平滑化した電圧に限定されず、例えば、変換装置５０又は変換装置７０の内部に流れる電流の値であってもよい。この場合、電流値が所定の閾値以上である場合に出力回路１４４にローレベルの電圧が入力されるように構成される。
【０１９１】
また、実施の形態１，３，５，７と、変換装置４０が変換装置３０のいずれか１つと同様に構成された場合における実施の形態４とにおいて、比較回路１４３は、コンデンサＣ２、コンパレータＰ１及び抵抗Ｒ３，Ｒ４，Ｒ５によって構成される比較回路１４３に限定されない。図１３は、比較回路１４３の他例を示す回路図である。ＦＥＴ１４１のオン／オフの切替えによって生じるスパイクノイズが小さい場合、図１３に示すように、比較回路１４３は、コンパレータＰ１及び抵抗Ｒ４，Ｒ５によって構成され、コンデンサＣ２及び抵抗Ｒ３からなる平滑回路を有しなくてもよい。この場合、抵抗Ｒ１のＦＥＴ１４１側の端子はコンパレータＰ１のマイナス端子に接続され、コンパレータＰ１のマイナス端子には、抵抗Ｒ１の両端子間の電圧が印加される。
【０１９２】
また、実施の形態１から７夫々において、所定の回数は、一例として３回としているのであり、３回に限定されない。電源管理部１４５は、出力回路１４４がハイレベルの電圧を出力していると判定した回数が１回又は４回以上の回数である場合に、ＮＯＲ回路１４６の他方の入力端子に印加している電圧をローレベルの電圧からハイレベルの電圧に切替えてもよい。
【０１９３】
また、制御部１４８のオン／オフ制御を停止して電圧変換を停止する方法は、制御部１４８の給電、即ち、電圧変換に必要な電力の供給を遮断する方法に限定されず、例えば制御部１４８に制御の停止を指示する停止信号を与えることによって電圧変換を停止してもよい。
【０１９４】
更に、出力回路１４４において、バイポーラトランジスタＢ１の代わりにＰチャネル型のＦＥＴを用いてもよい。この場合、Ｐチャネル型のＦＥＴにおいて、ゲートは抵抗Ｒ７の他方の端子に接続され、ソースは抵抗Ｒ２の他方の端子に接続され、ドレインは抵抗Ｒ９の一方の端子に接続される。
【０１９５】
また、ＦＥＴ１４１，１４２，５０１は、スイッチとして機能すればよいため、ＦＥＴ１４１，１４２，５０１の代わりに、Ｐチャネル型のＦＥＴ、バイポーラトランジスタ又はリレー接点等を用いてもよい。
【０１９６】
開示された実施の形態１から７は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【０１９７】
１４，２０，３０，４０，５０，６０，７０  変換装置
１４１，１４２，５０１  ＦＥＴ
１４３，２０１  比較回路
１４４  出力回路
１４５  電源管理部
１４８  制御部
Ｌ１，Ｌ２  コイル
Ｒ２  抵抗
【図１】
2014158362.tif 000003
【図２】
2014158362.tif 000004
【図３】
2014158362.tif 000005
【図４】
2014158362.tif 000006
【図５】
2014158362.tif 000007
【図６】
2014158362.tif 000008
【図７】
2014158362.tif 000009
【図８】
2014158362.tif 000010
【図９】
2014158362.tif 000011
【図１０】
2014158362.tif 000012
【図１１】
2014158362.tif 000013
【図１２】
2014158362.tif 000014
【図１３】
2014158362.tif 000015