(57)【要約】【課題】出力値を出力目標値に高精度に追従できる、電源装置を提供すること。【解決手段】共通の出力端子１６１に接続された複数の電源回路１１１，１１２と、出力端子１６１の出力値が出力端子１６１の出力目標値に追従するように複数の電源回路１１１，１１２の出力を制御する制御回路１５０とを備える、電源装置であって、制御回路１５０は、出力端子１６１の出力値と出力端子１６１の出力目標値との間に所定値以下の乖離が発生した場合、複数の電源回路１１１，１１２の一部の電源回路の出力を変化させることを特徴とする、電源装置。【選択図】図１
2014158403.tif 000002
【特許請求の範囲】
【請求項１】
共通の出力ノードに接続された複数の電源回路と、
前記出力ノードの出力値が前記出力ノードの出力目標値に追従するように前記複数の電源回路の出力を制御する制御部とを備える、電源装置であって、
前記制御部は、前記出力値と前記出力目標値との間に所定値以下の乖離が発生した場合、前記複数の電源回路の一部の電源回路の出力を変化させることを特徴とする、電源装置。
【請求項２】
前記制御部は、一部の電源回路の出力が変化した方向とは逆方向に前記出力目標値が変化した場合、該一部の電源回路の出力を変化させる、請求項１に記載の電源装置。
【請求項３】
前記制御部は、一部の電源回路の出力が変化した方向とは逆方向に前記出力目標値が変化した場合、前記複数の電源回路のうち該一部の電源回路とは別の電源回路と該一部の電源回路との両出力をその出力差が所定の範囲内に収まるように設定する、請求項２に記載の電源装置。
【請求項４】
前記制御部は、一部の電源回路の出力が変化した方向と同じ方向に前記出力目標値が変化した場合、前記複数の電源回路のうち該一部の電源回路とは別の電源回路の出力を変化させる、請求項１から３のいずれか一項に記載の電源装置。
【請求項５】
前記制御部は、一部の電源回路の出力が変化した方向と同じ方向に前記出力目標値が変化した場合、前記複数の電源回路のうち該一部の電源回路とは別の電源回路と該一部の電源回路との両出力をその出力差が所定の範囲内に収まるように設定する、請求項４に記載の電源装置。
【請求項６】
前記制御部は、前記出力ノードの出力値と前記出力目標値との間に前記所定値を超える乖離が発生した場合、前記複数の電源回路全部の出力を変化させる、請求項１から５のいずれか一項に記載の電源装置。
【請求項７】
前記所定値は、前記複数の電源回路全部の出力を同時に変化させたときの前記出力ノードの出力値の最小変化量である、請求項１から６のいずれか一項に記載の電源装置。
【請求項８】
前記複数の電源回路は、それぞれ、１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを備える電力変換装置であって、
前記電力変換装置は、
前記１次側回路の第１及び第２のポートと前記２次側回路の第３及び第４のポートとを合わせた４つのポートのうち、任意の２つのポート間で、前記１次側回路及び前記２次側回路それぞれに構成される電力変換部によって電力を変換することが可能な、請求項１から７のいずれか一項に記載の電源装置。
【請求項９】
前記制御部は、前記電力変換部のデューティ比制御及び／又は位相制御によって、前記電力変換装置の出力を変化させる、請求項８に記載の電源装置。
【請求項１０】
複数の電源回路が接続される共通の出力ノードの出力値が前記出力ノードの出力目標値に追従するように前記複数の電源回路の出力を制御する方法であって、
前記出力値と前記出力目標値との間に所定値以下の乖離が発生した場合、前記複数の電源回路の一部の電源回路の出力を変化させることを特徴とする、制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共通の出力ノードに接続された複数の電源回路の出力を制御する技術に関する。
【背景技術】
【０００２】
共通の出力ノードに接続された複数の電源回路の出力を制御する技術に関しての先行技術文献として、例えば特許文献１が知られている。特許文献１の電源装置は、複数の電源回路を並列運転する際に各電源回路から負荷に供給する電圧値を一定にするため、一つの電源回路の出力電流と他の電源回路の出力電流とを比較して、出力電圧を調整するものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２０９４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、出力を調整する過程で、並列運転する複数の電源回路の出力が共に変化するため、出力の変動（例えば、オーバーシュート、アンダーシュートなど）が大きくなることがある。本発明は、出力値を出力目標値に高精度に追従できる、電源装置及び制御方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明は、
共通の出力ノードに接続された複数の電源回路と、
前記出力ノードの出力値が前記出力ノードの出力目標値に追従するように前記複数の電源回路の出力を制御する制御部とを備える、電源装置であって、
前記制御部は、前記出力値と前記出力目標値との間に所定値以下の乖離が発生した場合、前記複数の電源回路の一部の電源回路の出力を変化させることを特徴とする、電源装置を提供するものである。
【０００６】
また、上記目的を達成するため、本発明は、
複数の電源回路が接続される共通の出力ノードの出力値が前記出力ノードの出力目標値に追従するように前記複数の電源回路の出力を制御する方法であって、
前記出力値と前記出力目標値との間に所定値以下の乖離が発生した場合、前記複数の電源回路の一部の電源回路の出力を変化させることを特徴とする、制御方法を提供するものである。
【発明の効果】
【０００７】
本発明によれば、出力値を出力目標値に高精度に追従できる。
【図面の簡単な説明】
【０００８】
【図１】一実施形態に係る電源装置の構成例を示したブロック図
【図２】一実施形態に係る電源回路の出力を片方変化させた場合のタイミングチャート
【図３】一実施形態に係る電源回路の出力を常に両方変化させた場合のタイミングチャート
【図４】一実施形態に係る電源装置の構成例を示したブロック図
【図５】一実施形態に係る電源回路の回路構成図
【図６】一実施形態に係る制御部のブロック図
【図７】一実施形態に係る電源装置の動作例を示したタイミングチャート
【図８】一実施形態に係る電源装置の制御方法例を示したフローチャート
【図９】一実施形態に係る電源装置の制御方法例を示したタイミングチャート
【発明を実施するための形態】
【０００９】
＜電力変換回路システム１００の構成＞
図１は、本発明に係る電源装置の第１の実施形態である電力変換回路１１０を備える電力変換回路システム１００の構成を示した図である。電力変換回路システム１００は、例えば、電力変換回路１１０と、制御回路１５０と、センサ回路１７０とを含んで構成された電力変換装置である。
【００１０】
電力変換回路システム１００は、例えば、入力端子１６０に接続される電源１６６と、出力端子１６１に接続される負荷１６７とを含んで構成されている。電源１６６は、入力端子１６０とグランドとの間に設けられ、負荷１６７は、出力端子１６１とグランドとの間に設けられる。
【００１１】
電力変換回路１１０は、入力端子１６０と、出力端子１６１と、２つの電源回路１１１，１１２とを有し、入力端子１６０と出力端子１６１との間で電源回路１１１，１１２により電力変換を行う機能を有する電源装置である。入力端子１６０は、入力端子１６０に対して並列に接続された電源回路１１１，１１２に共通の入力ノードであり、出力端子１６１は、出力端子１６１に対して並列に接続された電源回路１１１，１１２に共通の出力ノードである。
【００１２】
電力変換回路１１０は、電源１６６から入力端子１６０を介して供給される入力電圧Ｖｉを昇圧又は降圧変換し、変換した後の電圧である出力電圧Ｖｏを負荷１６７に出力端子１６１を介して印加する。このとき、電力変換回路１１０は、一定の出力電圧Ｖｏを直流電圧とする出力電力Ｗｏを、負荷１６７に出力端子１６１を介して供給する。
【００１３】
電力変換回路１１０は、入力端子１６０と出力端子１６１との間で互いに並列に接続された２つの電源回路１１１，１１２を備えたＤＣ−ＤＣコンバータである。このように複数の電源回路を冗長的に備えることによって、負荷１６７に対して供給可能な出力電力Ｗｏを増やしたり、複数の電源回路のうちの一部の電源回路が故障した際のフェールセーフ性能を向上させたりすることができる。
【００１４】
電源回路１１１は、入力端子１６０に接続された入力ポート１６２と、出力端子１６１に接続された出力ポート１６３とを有し、入力ポート１６２と出力ポート１６３との間で電力変換を行う機能を有するＤＣ−ＤＣコンバータ回路である。電源回路１１１は、入力ポート１６２から入力される入力電圧Ｖｉを昇圧又は降圧変換し、変換した後の電圧である出力電圧Ｖｏを直流電圧とする出力電力Ｗｏ１を出力ポート１６３から出力する。同様に、電源回路１１２は、入力端子１６０に接続された入力ポート１６４と、出力端子１６１に接続された出力ポート１６５とを有し、入力ポート１６４と出力ポート１６５との間で電力変換を行う機能を有するＤＣ−ＤＣコンバータ回路である。電源回路１１２は、入力ポート１６２から入力される入力電圧Ｖｉを昇圧又は降圧変換し、変換した後の電圧である出力電圧Ｖｏを直流電圧とする出力電力Ｗｏ２を出力ポート１６５から出力する。出力電力Ｗｏは、出力電力Ｗｏ１と出力電力Ｗｏ２との和である。
【００１５】
電源回路１１１，１１２は、同一回路で構成された電力変換回路を有することが好ましいが、異なる回路構成でもよい。電源回路１１１，１１２は、その具体例として、スイッチング電源回路が挙げられるが、他の電力変換方式の電源回路でもよい。
【００１６】
電力変換回路１１０は、センサ回路１７０を備えている。センサ回路１７０は、出力端子１６１における出力値Ｄｏを所定の検出周期で検出し、出力値Ｄｏに応じた検出信号を制御回路１５０に対して出力するセンサ部である。出力値Ｄｏとして、例えば、出力端子１６１から出力される出力電圧Ｖｏの電圧値、出力端子１６１に流れる出力電流Ｉｏの電流値、出力端子１６１から出力される出力電力Ｗｏの電力値が挙げられる。
【００１７】
センサ回路１７０は、例えば、出力端子１６１から出力される出力電圧Ｖｏの電圧値を検出し、出力電圧Ｖｏの電圧値に応じた検出信号を出力する検出回路である。ただし、センサ回路１７０は、出力端子１６１に流れる出力電流Ｉｏの電流値を検出し、出力電流Ｉｏの電流値に応じた検出信号を出力する検出回路でもよい。また、センサ回路１７０は、出力端子１６１から出力される出力電力Ｗｏの電力値を検出し、出力電力Ｗｏの電力値に応じた検出信号を出力する検出回路でもよい。
【００１８】
電力変換回路１１０は、制御回路１５０を備えている。制御回路１５０は、出力端子１６１の出力値Ｄｏが出力端子１６１の出力目標値Ｄｏｔに追従するように電源回路１１１，１１２の出力を制御する制御部である。制御回路１５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。出力目標値Ｄｏｔは、所定の装置から指令される値であり、出力目標電圧値Ｖｏｔでもよいし、出力目標電流値Ｉｏｔでもよいし、出力目標電力値Ｗｏｔでもよい。
【００１９】
制御回路１５０は、例えば、センサ回路１７０によって検出された出力値Ｄｏをフィードバックし、出力目標値Ｄｏｔとフィードバックされた出力値Ｄｏの検出値との偏差が零になるように、電源回路１１１，１１２それぞれの出力電力を制御する。制御回路１５０は、電源回路１１１，１１２それぞれの出力電圧を制御する回路でもよいし、電源回路１１１，１１２それぞれの出力電流を制御する回路でもよい。
【００２０】
制御回路１５０は、例えば、電源回路１１１，１１２それぞれの出力電力を電力変換により制御することが可能な制御パラメータＰの値を変化させる。電源回路１１１は、出力値Ｄｏ及び出力目標値Ｄｏｔに応じて制御回路１５０により決定された制御パラメータＰ１の値に基づいて、出力電力Ｗｏ１の大きさ（電力値）を制御する。制御パラメータＰ１は、電源回路１１１に構成される電力変換回路の電力変換動作を制御する制御変数である。同様に、電源回路１１２は、出力値Ｄｏ及び出力目標値Ｄｏｔに応じて制御回路１５０により決定された制御パラメータＰ２の値に基づいて、出力電力Ｗｏ２の大きさ（電力値）を制御する。制御パラメータＰ２は、電源回路１１２に構成される電力変換回路の電力変換動作を制御する制御変数である。
【００２１】
制御回路１５０は、出力目標値Ｄｏｔの変動により出力値Ｄｏと出力目標値Ｄｏｔとの間に所定値Ｘ１（＞０）を超える乖離（言い換えれば、差）が発生した場合、出力値Ｄｏが出力目標値Ｄｏｔに追従するように複数の電源回路全部の出力を変化させる。例えば図１の場合、制御回路１５０は、電源回路１１１，１１２の両方の出力を変化させる。
【００２２】
一方、制御回路１５０は、出力目標値Ｄｏｔの変動により出力値Ｄｏと出力目標値Ｄｏｔとの間に所定値Ｘ１以下の乖離が発生した場合、出力値Ｄｏが出力目標値Ｄｏｔに追従するように複数の電源回路のうち一部の電源回路のみの出力を変化させる。このとき、制御回路１５０は、当該一部の電源回路のみの出力を変化させた場合、複数の電源回路のうち当該一部の電源回路とは別の残りの電源回路の出力を不変とする。例えば図１の場合、制御回路１５０は、電源回路１１１，１１２のうち、いずれか一方のみの出力を変化させ、他方の出力を不変とする。
【００２３】
出力値Ｄｏと出力目標値Ｄｏｔとの間に所定値Ｘ１以下の乖離が発生した場合、出力電力Ｗｏ１，Ｗｏ２の両方を同時に変更するのではなく片方のみを変更することで、両方を同時に変更する場合よりも、出力値Ｄｏの制御分解能（調整幅）を一時的に小さくできる。その結果、出力値Ｄｏを出力目標値Ｄｏｔに高精度に追従できる。
【００２４】
一方、出力値Ｄｏと出力目標値Ｄｏｔとの間に所定値Ｘ１を超える乖離が発生した場合、複数の電源回路全部の出力を変更するため、出力値Ｄｏのゲインが小さくなる（出力値Ｄｏの応答性が悪くなる）ことを抑制できる。
【００２５】
所定値Ｘ１は、例えば、複数の電源回路全部の出力を同時に変化させたときの出力値Ｄｏの最小変化量に設定されるとよい。具体的には、所定値Ｘ１は、複数の電源回路の各出力を制御可能な制御パラメータＰを各出力の最小制御分解能分だけ変化させたときの出力値Ｄｏの変化量に設定されるとよい。所定値Ｘ１をこのように設定することにより、出力値Ｄｏを出力目標値Ｄｏｔに更に高精度に追従できる。
【００２６】
＜電力変換回路１１０の動作＞
図２は、図１に示した電力変換回路１１０の動作例を示したタイミングチャートである。図２は、電力変換回路１１０の制御回路１５０が、出力端子１６１の出力値Ｄｏが出力目標値Ｄｏｔに追従するように、電源回路１１１の出力電力Ｗｏ１の大きさ及び電源回路１１２の出力電力Ｗｏ２の大きさを制御している状態を示している。制御回路１５０は、電源回路１１１，１１２の制御パラメータＰ１，Ｐ２の値を変化させて、出力電力Ｗｏ１の大きさ及び出力電力Ｗｏ２の大きさを制御する。
【００２７】
変化量Ｂ１は、一つの電源回路の出力値の最小の制御分解能（調整幅）であり、具体的には、一つの電源回路の出力を制御可能な制御パラメータＰを当該出力の最小制御分解能分だけ変化させたときの当該出力の変化量である。
【００２８】
制御回路１５０は、出力目標電力値Ｗｏｔの増加により出力電力Ｗｏの電力値と出力目標電力値Ｗｏｔとの間に所定値Ｘ１を超える乖離Ａ１がタイミングｔ１で発生した場合、出力電力Ｗｏ１，Ｗｏ２が上昇するように、制御パラメータＰ１，Ｐ２の値を変化させる。そして、制御回路１５０は、出力目標電力値Ｗｏｔの変化が検出される次のタイミングｔ２まで、制御パラメータＰ１，Ｐ２の値を固定することで、出力電力Ｗｏ１，Ｗｏ２の大きさが上昇したまま維持される。
【００２９】
同様に、制御回路１５０は、出力目標電力値Ｗｏｔの減少により出力電力Ｗｏの電力値と出力目標電力値Ｗｏｔとの間に所定値Ｘ１を超える乖離Ａ１がタイミングｔ２で発生した場合、出力電力Ｗｏ１，Ｗｏ２が低下するように、制御パラメータＰ１，Ｐ２の値を変化させる。そして、制御回路１５０は、出力目標電力値Ｗｏｔの変化が検出される次のタイミングｔ３まで、制御パラメータＰ１，Ｐ２の値を固定することで、出力電力Ｗｏ１，Ｗｏ２の大きさが低下したまま維持される。
【００３０】
一方、制御回路１５０は、出力目標電力値Ｗｏｔの増加により出力電力Ｗｏの電力値と出力目標電力値Ｗｏｔとの間に所定値Ｘ１以下の乖離Ａ２がタイミングｔ３で発生した場合、出力電力Ｗｏ１のみが上昇するように、制御パラメータＰ１のみの値を変化させる。そして、制御回路１５０は、出力目標電力値Ｗｏｔの変化が検出される次のタイミングｔ４まで、制御パラメータＰ１，Ｐ２の値を固定することで、出力電力Ｗｏ１の大きさが上昇したまま維持され、出力電力Ｗｏ２の大きさが不変のまま維持される。
【００３１】
同様に、制御回路１５０は、出力目標電力値Ｗｏｔの増加により出力電力Ｗｏの電力値と出力目標電力値Ｗｏｔとの間に所定値Ｘ１以下の乖離Ａ３がタイミングｔ４で発生した場合、出力電力Ｗｏ２のみが上昇するように、制御パラメータＰ２のみの値を変化させる。そして、制御回路１５０は、出力目標電力値Ｗｏｔの変化が検出される次のタイミングまで、制御パラメータＰ１，Ｐ２の値を固定することで、出力電力Ｗｏ１の大きさが不変のまま維持され、出力電力Ｗｏ２の大きさが上昇したまま維持される。
【００３２】
このように、出力電力Ｗｏの電力値と出力目標電力値Ｗｏｔとの間に所定値Ｘ１以下の乖離が発生した場合、出力電力Ｗｏ１，Ｗｏ２の両方を同時に変更するのではなく片方のみを変更することで、出力電力Ｗｏの制御分解能を一時的に小さくできる。その結果、出力電力Ｗｏの出力目標電力値Ｗｏｔへの追従性が向上する。
【００３３】
これに対し、図３に示されるように、出力電力Ｗｏの電力値と出力目標電力値Ｗｏｔとの間に所定値Ｘ１以下の乖離Ａ２が発生した場合でも、出力電力Ｗｏ１，Ｗｏ２の両方を変更すると、出力電力Ｗｏの制御分解能が大きくなる。そのため、出力電力Ｗｏのリップルが大きくなり、オーバーシュート及びアンダーシュートが出力目標電力値に対して小刻みに繰り返されるため、出力電力Ｗｏの出力目標電力値Ｗｏｔへの追従性が低下する。
【００３４】
ところで、制御回路１５０は、一部の電源回路のみの出力を変化させた場合に、当該一部の電源回路のみの出力が変化した方向と同じ方向に出力目標値Ｄｏｔが更に変化したとき、該一部の電源回路とは別の電源回路の出力を変化させてよい。これにより、当該一部の電源回路の出力値と当該別の電源回路の出力値とが離れすぎることを防止し、両方の出力値が離れすぎることによって電力変換回路１１０全体の電力変換の効率が低下することを抑えることができる。また、制御回路１５０は、このとき、当該一部の電源回路と当該別の電源回路との両出力を、その出力差が所定の範囲内に収まるように設定してよい。これにより、当該一部の電源回路の出力値と当該別の電源回路の出力値とが離れすぎることを更に効果的に防止できる。
【００３５】
なお、「出力差が所定の範囲内に収まる」には、「出力差が零になる」ことを含んでよい。
【００３６】
例えば図２において、制御回路１５０は、出力電力Ｗｏ１のみをタイミングｔ３で上昇させた場合に、出力電力Ｗｏ１のみがタイミングｔ３で上昇した方向と同じ上昇方向に出力目標電力値Ｗｏｔがタイミングｔ４で上昇したとき、出力電力Ｗｏ２のみを上昇させる。このとき、制御回路１５０は、出力電力Ｗｏ１と出力電力Ｗｏ２との両出力電力を、出力電力Ｗｏ１と出力電力Ｗｏ２との差が零になるように設定する。これにより、出力電力Ｗｏ１，Ｗｏ２それぞれの大きさが離れすぎることを効果的に防止できる。
【００３７】
一方、制御回路１５０は、一部の電源回路のみの出力を変化させた場合に、当該一部の電源回路のみの出力が変化した方向とは逆方向に出力目標値Ｄｏｔが更に変化したとき、該一部の電源回路の出力を変化させてよい。これにより、当該一部の電源回路の出力値と当該別の電源回路の出力値とが離れすぎることを防止し、両方の出力値が離れすぎることによって電力変換回路１１０全体の電力変換の効率が低下することを抑えることができる。また、制御回路１５０は、このとき、当該一部の電源回路と当該別の電源回路との両出力を、その出力差が所定の範囲内に収まるように設定してよい。これにより、当該一部の電源回路の出力値と当該別の電源回路の出力値とが離れすぎることを更に効果的に防止できる。
【００３８】
なお、この場合も、「出力差が所定の範囲内に収まる」には、「出力差が零になる」ことを含んでよい。
【００３９】
例えば、制御回路１５０は、出力電力Ｗｏ１のみをタイミングｔ３で上昇させた場合に、出力電力Ｗｏ１のみがタイミングｔ３で上昇した方向とは逆の低下方向に出力目標電力値Ｗｏｔがタイミングｔ４で低下したとき（図２の場合とは逆）、出力電力Ｗｏ１のみを低下させる。このとき、制御回路１５０は、出力電力Ｗｏ１と出力電力Ｗｏ２との両出力電力を、出力電力Ｗｏ１と出力電力Ｗｏ２との差が零になるように設定する。これにより、出力電力Ｗｏ１，Ｗｏ２それぞれの大きさが離れすぎることを効果的に防止できる。
【００４０】
なお、図２は、出力電力を制御する場合を示しているが、出力電圧又は出力電流を制御する場合も同様である。
【００４１】
＜電力変換回路システム１０１の構成＞
図４は、本発明に係る電源装置の第２の実施形態である電力変換回路１０を備える電力変換回路システム１０１を示す図である。上述の実施形態と同様の構成及び効果についての説明は省略する。電力変換回路システム１０１は、電力変換回路１０と、制御回路５０と、センサ回路７０とを含んで構成された電力変換装置である。
【００４２】
電力変換回路システム１００は、例えば、第１入出力ポートＰＡに接続された１次側高電圧系負荷ＬＡと、第２入出力ポートＰＣに接続された１次側低電圧系負荷ＬＣ及び１次側低電圧系電源ＰＳＣとを含んで構成されている。１次側低電圧系電源ＰＳＣは、１次側低電圧系電源ＰＳＣと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷ＬＣに電力を供給する。また、１次側低電圧系電源ＰＳＣは、１次側低電圧系電源ＰＳＣと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷ＬＡに１次側フルブリッジ回路２００によって昇圧した電力を供給する。１次側低電圧系電源ＰＳＣの具体例として、鉛バッテリ等の２次電池が挙げられる。
【００４３】
電力変換回路システム１００は、例えば、第３入出力ポートＰＢに接続された２次側高電圧系負荷ＬＢ及び２次側高電圧系電源ＰＳＢと、第４入出力ポートＰＤに接続された２次側低電圧系負荷ＬＤとを含んで構成されている。２次側高電圧系電源ＰＳＢは、２次側高電圧系電源ＰＳＢと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷ＬＢに電力を供給する。また、２次側高電圧系電源ＰＳＢは、２次側高電圧系電源ＰＳＢと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷ＬＤに２次側フルブリッジ回路３００によって降圧した電力を供給する。２次側高電圧系電源ＰＳＢの具体例として、リチウムイオン電池等の２次電池が挙げられる。
【００４４】
電力変換回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートを選択し、当該２つの入出力ポートの間で電源回路１１，１２により電力変換を行う機能を有する電源装置である。第１入出力ポートＰＡは、第１入出力ポートＰＡに対して並列に接続された電源回路１１，１２に共通の入出力ノードであって、入出力が兼用可能なものである。上述の他の３つの入出力ポートも同様である。
【００４５】
電力Ｗａ，Ｗｃ，Ｗｂ，Ｗｄは、それぞれ、第１入出力ポートＰＡ，第２入出力ポートＰＣ，第３入出力ポートＰＢ，第４入出力ポートＰＤにおける入力電力又は出力電力である。電源回路１１において入力又は出力される電力Ｗａ１，Ｗｃ１，Ｗｂ１，Ｗｄ１は、それぞれ、第１入出力ポートＰＡに接続される第１入出力ポートＰＡ１，第２入出力ポートＰＣに接続される第２入出力ポートＰＣ１，第３入出力ポートＰＢに接続される第３入出力ポートＰＢ１，第４入出力ポートＰＤに接続される第４入出力ポートＰＤ１における電力である。電源回路１２において入力又は出力される電力Ｗａ２，Ｗｃ２，Ｗｂ２，Ｗｄ２も同様である。
【００４６】
図５は、電源回路１１の回路構成図である。次に、電源回路１１の構成を図４も参照して説明する。なお、電源回路１２の回路構成は、電源回路１１と同一でよいため、その説明を省略する。
【００４７】
電源回路１１は、１次側変換回路２０と、２次側変換回路３０とを含んで構成される。なお、１次側変換回路２０と２次側変換回路３０とは、変圧器４００（センタータップ式変圧器）で磁気結合されている。
【００４８】
１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポートＰＡ１と、第２入出力ポートＰＣ１とを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００４９】
１次側フルブリッジ回路２００は、第１入出力ポートＰＡ，ＰＡ１の高電位側の端子６０２，６１３に接続される１次側正極母線２９８と、第１入出力ポートＰＡ，ＰＡ１及び第２入出力ポートＰＣ，ＰＣ１の低電位側の端子６０４，６１４に接続される１次側負極母線２９９とを有している。
【００５０】
１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフ動作による電力変換動作が可能な１次側第１電力変換回路部である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフ動作による電力変換動作が可能な１次側第２電力変換回路部である。
【００５１】
１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、その１次側第１リアクトル２０４ａと磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００５２】
中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。
【００５３】
第１入出力ポートＰＡ，ＰＡ１は、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポートＰＡ（ＰＡ１）は、端子６０２と端子６０４（端子６１３と端子６１４）とを含んで構成される。第２入出力ポートＰＣ（ＰＣ１）は、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポートＰＣ（ＰＣ１）は、端子６０４と端子６０６（端子６１４と端子６１６）とを含んで構成される。
【００５４】
センタータップ２０２ｍは、第２入出力ポートＰＣ，ＰＣ１の高電位側の端子６０６，６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。
【００５５】
２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポートＰＢ１と、第４入出力ポートＰＤ１とを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００５６】
２次側フルブリッジ回路３００は、第３入出力ポートＰＢ，ＰＢ１の高電位側の端子６０８，６１８に接続される２次側正極母線３９８と、第３入出力ポートＰＢ，ＰＢ１及び第４入出力ポートＰＤ，ＰＤ１の低電位側の端子６１０，６２０に接続される２次側負極母線３９９とを有している。
【００５７】
２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフ動作による電力変換動作が可能な２次側第１電力変換回路部である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフ動作による電力変換動作が可能な２次側第２電力変換回路部である。
【００５８】
２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第２アーム回路３１１の中点３１１ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第１アーム回路３０７の中点３０７ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、その２次側第１リアクトル３０４ａと磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００５９】
中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。
【００６０】
第３入出力ポートＰＢ，ＰＢ１は、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポートＰＢ（ＰＢ１）は、端子６０８と端子６１０（端子６１８と端子６２０）とを含んで構成される。第４入出力ポートＰＤ（ＰＤ１）は、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポートＰＤ（ＰＤ１）は、端子６１０と端子６１２（端子６２０と端子６２２）とを含んで構成される。
【００６１】
センタータップ３０２ｍは、第４入出力ポートＰＤ，ＰＤ１の高電位側の端子６１２，６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。
【００６２】
図４において、電力変換回路システム１０１の電力変換回路１０は、センサ回路７０を備えている。センサ回路７０は、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤにおける出力値Ｄｏを所定の検出周期で検出し、出力値Ｄｏに応じた検出信号を制御回路５０に対して出力するセンサ部である。出力値Ｄｏとして、例えば、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤにおける、電力Ｗａ，Ｗｃ，Ｗｂ，Ｗｄの電力値、出力電圧値、出力電流値が挙げられる。また、センサ回路７０は、中点２０７ｍ，２１１ｍ，３０７ｍ，３１１ｍの電圧をモニタするモニタ部でもよい。
【００６３】
電力変換回路１０は、制御回路５０を備えている。制御回路５０は、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの出力値Ｄｏが第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの出力目標値Ｄｏｔに追従するように電源回路１１，１２の出力を制御する制御部である。制御回路５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。出力目標値Ｄｏｔは、所定の装置から指令される値であり、出力目標電圧値Ｖｏｔでもよいし、出力目標電流値Ｉｏｔでもよいし、出力目標電力値Ｗｏｔでもよい。
【００６４】
制御回路５０は、例えば、電源回路１１，１２それぞれの出力電力を電力変換により制御することが可能な制御パラメータＰの値を変化させる。この場合、制御パラメータＰは、２種類あり、位相差φ及びデューティ比（オン時間δ）である。詳細は後述するが、位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間のスイッチングタイミングの位相差であり、デューティ比（オン時間δ）は、それらのスイッチングタイミングで構成されるパルス信号のデューティ比（オン時間）である。これらの２つの制御パラメータＰは、互いに独立に制御されることが可能である。制御回路５０は、位相差φ及びデューティ比（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１１，１２の各出力を変化させる。
【００６５】
図６は、制御回路５０のブロック図である。制御回路５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御回路５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御回路５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。
【００６６】
電力変換モード決定処理部５０２は、図示しない外部信号に基づいて、次に述べる電力変換回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポートＰＡから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＡと、第１入出力ポートＰＡから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＢと、第１入出力ポートＰＡから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＣがある。
【００６７】
そして、第２入出力ポートＰＣから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＤと、第２入出力ポートＰＣから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＥと、第２入出力ポートＰＣから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＦがある。
【００６８】
さらに、第３入出力ポートＰＢから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＧと、第３入出力ポートＰＢから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＨと、第３入出力ポートＰＢから入力された電力を変換して第４入出力ポートＰＤへ出力するモードＩがある。
【００６９】
それから、第４入出力ポートＰＤから入力された電力を変換して第１入出力ポートＰＡへ出力するモードＪと、第４入出力ポートＰＤから入力された電力を変換して第２入出力ポートＰＣへ出力するモードＫと、第４入出力ポートＰＤから入力された電力を変換して第３入出力ポートＰＢへ出力するモードＬがある。
【００７０】
位相差φ決定処理部５０４は、電力変換回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間のスイッチング素子のスイッチング周期の位相差φを設定する機能を有する。
【００７１】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。
【００７２】
１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。
【００７３】
２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。
【００７４】
＜電力変換回路システム１０１の動作＞
上記電力変換回路システム１０１の動作について、図４乃至図６を用いて説明する。例えば、電力変換回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御回路５０の電力変換モード決定処理部５０２は、電力変換回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポートＰＣ１に入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧が電力変換回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポートＰＢ１側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポートＰＤ１から出力される。
【００７５】
ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポートＰＣ１と第１入出力ポートＰＡ１について着目すると、第２入出力ポートＰＣ１の端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポートＰＡ１に接続されているため、第２入出力ポートＰＣ１の端子６１６と第１入出力ポートＰＡ１との間には昇降圧回路が取り付けられていることとなる。
【００７６】
さらに、第２入出力ポートＰＣ１の端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポートＰＡ１に接続されているため、第２入出力ポートＰＣ１の端子６１６と第１入出力ポートＰＡ１との間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポートＰＤ１の端子６２２と第３入出力ポートＰＢ１との間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。
【００７７】
次に、電源回路１１のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポートＰＡ１と第３入出力ポートＰＢ１について着目すると、第１入出力ポートＰＡ１には、１次側フルブリッジ回路２００が接続され、第３入出力ポートＰＢ１は、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが磁気結合することで、変圧器４００（巻き数が１：Ｎのセンタータップ式変圧器）として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のスイッチング素子のスイッチング周期の位相差を調整することで、第１入出力ポートＰＡ１に入力された電力を変換して第３入出力ポートＰＢ１に伝送し、あるいは、第３入出力ポートＰＢ１に入力された電力を変換して第１入出力ポートＰＡ１に伝送させることができる。
【００７８】
図７は、制御回路５０の制御によって、電力変換回路１０に構成される各アームのオンオフのタイミングチャートを示す図である。図７において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図７において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００７９】
ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。
【００８０】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１＝２次側オン時間δ２＝時間値α）。
【００８１】
１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比によって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比によって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポートＰＡ１と第２入出力ポートＰＣ１との間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポートＰＢ１と第４入出力ポートＰＤ１との間の変圧比である。
【００８２】
したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポートＰＣ１の電圧／第１入出力ポートＰＡ１の電圧
＝δ１／Ｔ＝α／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポートＰＤ１の電圧／第３入出力ポートＰＢ１の電圧
＝δ２／Ｔ＝α／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝α／Ｔ）である。
【００８３】
なお、図７のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ２を表す。
【００８４】
また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力送電量を調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。
【００８５】
したがって、例えば、電力変換回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポートＰＣ１に入力された電圧を昇圧して第１入出力ポートＰＡ１に出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポートＰＢ１に入力された電圧を降圧して第４入出力ポートＰＤ１に出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポートＰＡ１に入力された電力を所望の電力送電量で第３入出力ポートＰＢ１に伝送するための位相差φを設定する。
【００８６】
１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。
【００８７】
２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。
【００８８】
上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電力変換回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。
【００８９】
このような制御が、電源回路１１と電源回路１２の両方に対して実行される。つまり、制御回路５０は、センサ回路７０によって検出された第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの出力値Ｄｏが出力目標値Ｄｏｔに追従するように、電源回路１１，１２のうち少なくとも一つの電源回路のデューティ比及び位相差φを変化させる。
【００９０】
図８は、制御回路５０で実行される制御方法のフローチャートの一例である。図９は、図８の制御方法に従ったタイミングチャートである。図８及び図９を参照して、本制御方法について説明する。
【００９１】
なお、図８及び図９において、所定値Ｘ２は、例えば、複数の電源回路全部の出力を同時に変化させたときの出力値Ｄｏの最小変化量に設定されるとよい。具体的には、所定値Ｘ２は、位相差δ又はデューティ比を電源回路１１，１２の各出力の最小制御分解能分だけ電源回路１１，１２同時に変化させたときの出力値Ｄｏの変化量に設定されるとよい。所定値Ｘ２をこのように設定することにより、出力値Ｄｏを出力目標値Ｄｏｔに高精度に追従できる。
【００９２】
また、図９において、変化量Ｂ２は、電源回路１１，１２それぞれのデューティ比又は位相差φの最小の調整幅である。デューティ比又は位相差φを変化量Ｂ２だけ変化させると、電源回路１１，１２それぞれの出力値を最小の変化幅で変化させることができる。変化量Ａ４は、出力目標値Ｄｏｔの変化量である。また、図９中のＳ４等の番号は、図８のフローチャートのステップ番号に対応する。
【００９３】
図８のステップＳ１において、センサ回路７０は、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤの電圧値又は電力値を取得する。
【００９４】
ステップＳ２において、制御回路５０は、第１乃至第４入出力ポートＰＡ，ＰＣ，ＰＢ，ＰＤいずれかの出力目標値Ｄｏｔの変動によりその変動した出力目標値Ｄｏｔとその変動した出力目標値Ｄｏｔを目標とする出力値Ｄｏとの間に所定値Ｘ２（＞０）を超える乖離が発生したか否かを判定する。この判定によって、電源回路１１，１２のうち、両方の出力を変化させるか、片方のみの出力を変化させるかを判断する。制御回路５０は、所定値Ｘ２以下の乖離が発生したと判定した場合、ステップＳ３の処理を実行し、所定値Ｘ２を超える乖離が発生したと判定した場合、ステップＳ６の処理を実行する。
【００９５】
ステップＳ２で所定値Ｘ２以下の乖離が発生したと判定された場合、制御回路５０は、第１系統の電源回路１１と第２系統の電源回路１２との間で、デューティ比と位相差φがいずれも同じ値に設定されているか否かを判定する（ステップＳ３）。ステップＳ３では、電源回路１１の出力値と電源回路１２の出力値とが離れすぎないようにするため、互いのデューティ比と位相差φとの比較が行われる。デューティ比と位相差φがいずれも同じであることは、電源回路１１，１２の両出力値は、その差が零になるように設定されていることを表す。
【００９６】
制御回路５０は、ステップＳ３で互いのデューティ比と位相差φがいずれも等しいと判定された場合、ステップＳ４を処理する。ステップＳ４において、制御回路５０は、所定値Ｘ２よりも小さな変化量で変動した出力目標値Ｄｏｔに出力値Ｄｏが近づくように、電源回路１１，１２のいずれか一方のみのデューティ比及び位相差φを最小分解能分だけ変化させる（図９のタイミングｔ１１，ｔ１３，ｔ１６参照）。
【００９７】
制御回路５０は、ステップＳ３で互いのデューティ比と位相差φが異なると判定された場合、ステップＳ５を処理する。ステップＳ５において、制御回路５０は、所定値Ｘ２よりも小さな変化量で変動した出力目標値Ｄｏｔに出力値Ｄｏが近づくように、電源回路１１，１２の互いのデューティ比及び位相差φを同じ値に設定する（図９のタイミングｔ１２，ｔ１４参照）。
【００９８】
一方、ステップＳ２で所定値Ｘ２を超える乖離が発生したと判定された場合、制御回路５０は、第１系統の電源回路１１と第２系統の電源回路１２との間で、デューティ比と位相差φがいずれも同じ値に設定されているか否かを判定する（ステップＳ６）。ステップＳ６では、電源回路１１の出力値と電源回路１２の出力値とが離れすぎないようにするため、互いのデューティ比と位相差φとの比較が行われる。デューティ比と位相差φがいずれも同じであることは、電源回路１１，１２の両出力値は、その差が零になるように設定されていることを表す。
【００９９】
制御回路５０は、ステップＳ６で互いのデューティ比と位相差φがいずれも等しいと判定された場合、ステップＳ７を処理する。ステップＳ７において、制御回路５０は、所定値Ｘ２よりも大きな変化量で変動した出力目標値Ｄｏｔに出力値Ｄｏが近づくように、電源回路１１，１２両方のデューティ比及び位相差φを、センサ回路７０による検出値及び出力目標値Ｄｏｔに応じて変化させる（図９のタイミングｔ１５参照）。
【０１００】
制御回路５０は、ステップＳ６で互いのデューティ比と位相差φが異なると判定された場合、ステップＳ８を処理する。ステップＳ８において、制御回路５０は、所定値Ｘ２よりも大きな変化量で変動した出力目標値Ｄｏｔに出力値Ｄｏが近づくように、電源回路１１，１２の互いのデューティ比及び位相差φを同じ値に設定する（図９のタイミングｔ１７参照）。
【０１０１】
以上、電源回路及び電源回路の制御方法を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１０２】
例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【０１０３】
また、昇降圧比を１次側と２次側とで異なる値に変更する場合、１次側のスイッチング周期Ｔと２次側のスイッチング周期Ｔを互いに異ならせることにより１次側と２次側のデューティ比を異ならせてもよい（図７参照）。
【０１０４】
また、第１入出力ポートＰＡに電源が接続されてもよいし、第４入出力ポートＰＤに電源が接続されてもよい。また、第２入出力ポートＰＣに電源が接続されなくてもよいし、第３入出力ポートＰＢに電源が接続されなくてもよい。
【符号の説明】
【０１０５】
１０，１１０  電力変換回路
１１，１２，１１１，１１２  電源回路
２０  １次側変換回路
３０  ２次側変換回路
５０，１５０  制御回路
７０，１７０  センサ回路
１００，１０１  電力変換回路システム
１６０  入力端子
１６１  出力端子
１６６  電源
１６７  負荷
２００  １次側フルブリッジ回路
２０２  １次側コイル
２０４  １次側磁気結合リアクトル
２０７  １次側第１アーム回路
２１１  １次側第２アーム回路
２０７ｍ，２１１ｍ  中点
２９８  １次側正極母線
２９９  １次側負極母線
３００  ２次側フルブリッジ回路
３０２  ２次側コイル
３０４  ２次側磁気結合リアクトル
３０７  ２次側第１アーム回路
３１１  ２次側第２アーム回路
３０７ｍ，３１１ｍ  中点
３９８  ２次側正極母線
３９９  ２次側負極母線
４００  変圧器
ＰＡ  第１入出力ポート
ＰＢ  第３入出力ポート
ＰＣ  第２入出力ポート
ＰＤ  第４入出力ポート
Ｕ＊，Ｖ＊  上アーム
／Ｕ＊，／Ｖ＊  下アーム
【図１】
2014158403.tif 000003
【図２】
2014158403.tif 000004
【図３】
2014158403.tif 000005
【図４】
2014158403.tif 000006
【図５】
2014158403.tif 000007
【図６】
2014158403.tif 000008
【図７】
2014158403.tif 000009
【図８】
2014158403.tif 000010
【図９】
2014158403.tif 000011