(57)【要約】【課題】容易に半導体チップをプリント配線板に立設した状態で実装することを可能にし、歩留まりを向上させた、半導体装置の製造方法を提供する。【解決手段】半導体チップとなる複数個の領域αを半導体基板１１上に形成する工程Ａと、隣接する領域α間に位置するダイシングストリートＤＳを跨ぐように、隣接する領域αが個別に備えるパッド部１６間に亘ってはんだバンプを形成する工程Ｂと、領域αを個片化して半導体チップを形成するとともに、半導体チップの一側面と平行をなすように、はんだバンプの切断面を露呈させる工程Ｃと、プリント配線板の配線部に、はんだペーストを付与する工程Ｄと、プリント配線板に対して半導体チップを立設した状態に配する工程Ｅと、はんだバンプ及びはんだペーストに熱を加えることにより、半導体チップのパッド部と、プリント配線板の配線部とを、はんだを介して電気的に接続する工程Ｆと、を少なくとも備える。【選択図】図３
2014096414.tif 000002
【特許請求の範囲】
【請求項１】
一面に配線部が形成されたプリント配線板と、
前記プリント配線板の一面側に実装された半導体チップと、を少なくとも備え、
前記半導体チップが、その一側面を前記プリント配線板の一面に対向させて立設した状態で実装された半導体装置の製造方法であって、
集積回路が複数個配された半導体基板上に、前記集積回路と接続されたパッド部を形成することにより、後段の工程Ｃにおいて個片化した後に半導体チップとなる複数個の領域αを前記半導体基板上に形成する工程Ａと、
隣接する前記領域α間に位置するダイシングストリートを跨ぐように、隣接する前記領域αが個別に備える前記パッド部間に亘ってはんだバンプを形成する工程Ｂと、
ダイシングすることにより、前記領域αを個片化して半導体チップを形成するとともに、該半導体チップの一側面と平行をなすように、前記はんだバンプの切断面を露呈させる工程Ｃと、
前記プリント配線板の前記配線部に、はんだペーストを付与する工程Ｄと、
前記半導体チップの一側面を前記プリント配線板の一面に対向させて、該プリント配線板に対して該半導体チップを立設した状態にする工程Ｅと、
前記はんだバンプ及び前記はんだペーストに熱を加えることにより、該はんだバンプ及び該はんだペーストを溶融及び一体化させ、前記半導体チップの前記パッド部と、前記プリント配線板の前記配線部とを、はんだを介して電気的に接続する工程Ｆと、を少なくとも備えることを特徴とする、半導体装置の製造方法。
【請求項２】
前記半導体チップとして、前記パッド部の形状が、該半導体チップの一側面に近づくにつれて広くなる形状とされたものを用いることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程Ａにおいて、隣接する前記領域αがそれぞれ備える前記パッド部の間に、少なくとも１つの、導電性部材からなるランド部を、さらに形成することを特徴とする、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記工程Ｃにおいて、前記半導体基板の切断面に対し、前記はんだバンプの切断面が平行かつ面一をなすように、ダイシングすることを特徴とする、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記工程Ｃにおいて、前記半導体基板の切断面に対し、前記はんだバンプの切断面が平行かつ異なる面をなすように、ダイシングすることを特徴とする、請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記ダイシングを、ステップカット法を用いて行うことを特徴とする、請求項５に記載の半導体装置の製造方法。
【請求項７】
一面に配線部が形成されたプリント配線板と、
前記プリント配線板の一面側に実装された半導体チップと、を少なくとも備え、
前記半導体チップが、その一側面を前記プリント配線板の一面に対向させて立設した状態で実装された半導体装置の製造方法であって、
集積回路が複数個配された半導体基板上に、前記集積回路と接続されたパッド部を形成することにより、後段の工程Ｃにおいて個片化した後に半導体チップとなる複数個の領域αを前記半導体基板上に形成する工程Ａと、
前記領域αが個別に備える前記パッド部を少なくとも覆い、前記半導体チップの端部に面するように、はんだバンプを形成する工程Ｂ’と、
ダイシングすることにより、前記領域αを個片化して半導体チップを形成するとともに、該半導体チップの一側面に、はんだバンプを露呈させる工程Ｃ’と、
前記プリント配線板の前記配線部に、はんだペーストを付与する工程Ｄと、
前記半導体チップの一側面を前記プリント配線板の一面に対向させて、該プリント配線板に対して該半導体チップを立設した状態にする工程Ｅと、
前記はんだバンプ及び前記はんだペーストに熱を加えることにより、該はんだバンプ及び該はんだペーストを溶融及び一体化させ、前記半導体チップの前記パッド部と、前記プリント配線板の前記配線部とを、はんだを介して電気的に接続する工程Ｆと、を少なくとも備えることを特徴とする、半導体装置の製造方法。
【請求項８】
一面に配線部が形成されたプリント配線板と、
前記プリント配線板の一面側に実装された半導体チップと、を少なくとも備え、
前記半導体チップが、その一側面を前記プリント配線板の一面に対向させて立設した状態で配され、前記半導体チップの前記パッド部と、前記プリント配線板の前記配線部とが、はんだを介して電気的に接続された半導体装置であって、
前記プリント配線板と、前記半導体チップと、前記はんだとで囲まれた部分に、空間が存在すること、を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に係る。より詳細には、半導体チップを配線基板（プリント配線板）に立設した状態で実装することを可能にした、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
高密度実装を実現する目的で、半導体チップを配線基板に実装する際に、図１７に示すように、半導体チップ（ＩＣチップ）１００を配線基板１１０に対して立設した状態で実装することが提案されている（例えば、特許文献１参照）。
【０００３】
配線基板のランド上にはんだペーストを印刷後、半導体チップを載せて、加熱することで、はんだによる接続を行うＳＭＴという実装技術がある。
従来の実装技術では、図１７に示すように、半導体チップ１００の周縁近くにバンプ１０５を形成し、半導体チップ１００の側面が配線基板１１０と対向するように、半導体チップ１００を立てた状態で、配線基板１１０上に配する。あるいは特許文献２に記載されるような、弾性金属板を用いた方法がある。
【０００４】
半導体チップ１００を立てた状態で、配線基板１１０上に実装するときに、配線基板１１０のランド１１７上に搭載されたはんだペースト１１５と、半導体チップ１００のはんだバンプ１０５とが離れている。したがって、配線基板上のはんだペーストと、半導体チップのはんだバンプとの間に、ギャップが存在するので両者の接続が困難である。
【０００５】
シリコン（Ｓｉ）等の半導体基板上に作製した素子に、外部端子を作製する場合、半導体基板上に配線層とパッシベーション膜を作る。その後、ダイシングすることにより個片化する。このとき、配線層や樹脂を切断してしまうと、その部分から剥離が生じるおそれがある。このため、ダイシング装置の精度も鑑みた上で、配線層とダイシングされる領域との間に十分な距離を必要とする。この結果、半導体チップの端部とはんだバンプとの間が離れ、前述したように実装時にギャップを生じることとなる。
また、特許文献２に記載されている構造は、導体部が追加されるため高密度実装に向かない。特に素子サイズが小さくなれば、導体部の形成自体が困難となる。さらに、シリコン基板を使用している素子の場合、基板と導体部との絶縁を考慮しなければならない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第１６２０５７８号公報
【特許文献２】特許第２７８９１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来の実情に鑑みて考案されたものであり、容易に半導体チップを配線基板（プリント配線板）に立設した状態で実装することを可能にするとともに、安定した実装の再現性に優れた（歩留まりを向上させた）、半導体装置の製造方法を提供することを第一の目的とする。
また、本発明は、容易に半導体チップを配線基板（プリント配線板）に立設した状態で実装することを可能にした、半導体装置を提供することを第二の目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体装置の製造方法は、一面に配線部が形成されたプリント配線板と、前記プリント配線板の一面側に実装された半導体チップと、を少なくとも備え、前記半導体チップが、その一側面を前記プリント配線板の一面に対向させて立設した状態で実装された半導体装置の製造方法であって、集積回路が複数個配された半導体基板上に、前記集積回路と接続されたパッド部を形成することにより、後段の工程Ｃにおいて個片化した後に半導体チップとなる複数個の領域αを前記半導体基板上に形成する工程Ａと、隣接する前記領域α間に位置するダイシングストリートを跨ぐ（横断する）ように、隣接する前記領域αが個別に備える前記パッド部間に亘ってはんだバンプを形成する工程Ｂと、ダイシングすることにより、前記領域αを個片化して半導体チップを形成するとともに、該半導体チップの一側面と平行をなすように、前記はんだバンプの切断面を露呈させる工程Ｃと、前記プリント配線板の前記配線部に、はんだペーストを付与する工程Ｄと、前記半導体チップの一側面を前記プリント配線板の一面に対向させて、該プリント配線板に対して該半導体チップを立設した状態にする工程Ｅと、前記はんだバンプ及び前記はんだペーストに熱を加えることにより、該はんだバンプ及び該はんだペーストを溶融及び一体化させ、前記半導体チップの前記パッド部と、前記プリント配線板の前記配線部とを、はんだを介して電気的に接続する工程Ｆと、を少なくとも備えることを特徴とする。
本発明の請求項２に記載の半導体装置の製造方法は、請求項１において、前記半導体チップとして、前記パッド部の形状が、該半導体チップの一側面に（遠い側から）近づくにつれて広くなる形状とされたものを用いることを特徴とする。
本発明の請求項３に記載の半導体装置の製造方法は、請求項１又は２において、前記工程Ａにおいて、隣接する前記領域αがそれぞれ備える前記パッド部の間に、少なくとも１つの、導電性部材（金属）からなるランド部を、さらに形成することを特徴とする。
本発明の請求項４に記載の半導体装置の製造方法は、請求項１乃至３のいずれか一項において、前記工程Ｃにおいて、前記半導体基板の切断面に対し、前記はんだバンプの切断面が平行かつ面一をなすように、ダイシングすることを特徴とする。
本発明の請求項５に記載の半導体装置の製造方法は、請求項１乃至３のいずれか一項において、前記工程Ｃにおいて、前記半導体基板の切断面に対し、前記はんだバンプの切断面が平行かつ異なる面をなすように、ダイシングすることを特徴とする。
本発明の請求項６に記載の半導体装置の製造方法は、請求項５において、前記ダイシングを、ステップカット法を用いて行うことを特徴とする。
本発明の請求項７に記載の半導体装置の製造方法は、一面に配線部が形成されたプリント配線板と、前記プリント配線板の一面側に実装された半導体チップと、を少なくとも備え、前記半導体チップが、その一側面を前記プリント配線板の一面に対向させて立設した状態で実装された半導体装置の製造方法であって、集積回路が複数個配された半導体基板上に、前記集積回路と接続されたパッド部を形成することにより、後段の工程Ｃにおいて個片化した後に半導体チップとなる複数個の領域αを前記半導体基板上に形成する工程Ａと、前記領域αが個別に備える前記パッド部を少なくとも覆い、前記半導体チップの端部に面するように、はんだバンプを形成する工程Ｂ’と、ダイシングすることにより、前記領域αを個片化して半導体チップを形成するとともに、該半導体チップの一側面に、はんだバンプを露呈させる工程Ｃ’と、前記プリント配線板の前記配線部に、はんだペーストを付与する工程Ｄと、前記半導体チップの一側面を前記プリント配線板の一面に対向させて、該プリント配線板に対して該半導体チップを立設した状態にする工程Ｅと、前記はんだバンプ及び前記はんだペーストに熱を加えることにより、該はんだバンプ及び該はんだペーストを溶融及び一体化させ、前記半導体チップの前記パッド部と、前記プリント配線板の前記配線部とを、はんだを介して電気的に接続する工程Ｆと、を少なくとも備えることを特徴とする。
本発明の請求項８に記載の半導体装置は、一面に配線部が形成されたプリント配線板と、前記プリント配線板の一面側に実装された半導体チップと、を少なくとも備え、前記半導体チップが、その一側面を前記プリント配線板の一面に対向させて立設した状態で配され、前記半導体チップの前記パッド部と、前記プリント配線板の前記配線部とが、はんだを介して電気的に接続された半導体装置であって、前記プリント配線板と、前記半導体チップと、前記はんだとで囲まれた部分に、空間が存在すること、を特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法では、個片化して半導体チップを形成する際に、該半導体チップの一側面に、はんだバンプを露呈させている。これにより、この半導体チップをプリント配線板に立設した状態で実装する際に、はんだバンプと、プリント配線板の配線部との距離を近くすることができ、容易かつ確実に電気的に接続することができる。また、安定した実装の優れた再現性が実現できる（歩留まりを向上することができる）。
また、本発明の半導体装置では、半導体チップをプリント配線板に立設した状態で実装され、はんだバンプと、プリント配線板の配線部との距離が近いので、確実に電気的に接続され、信頼性の高いものとなる。また、本発明の半導体装置では、プリント配線板と、半導体チップと、はんだとで囲まれた部分に、空間が存在することにより、機械的な応力が発生した場合の緩和機能や、発熱した場合の空冷機能などを備えることができる。ゆえに、本発明は、信頼性の高い半導体装置の提供に貢献する。
【図面の簡単な説明】
【００１０】
【図１】本発明の半導体装置の一実施形態を模式的に示す断面図。
【図２】半導体チップの一構成例を模式的に示す断面図。
【図３】本発明の半導体基板の製造方法（第一実施形態）において、半導体基板においてダイシング後に半導体チップとなる複数の領域が形成された状態の一例を模式的に示す平面図。
【図４】半導体基板においてダイシング後に半導体チップとなる複数の領域が形成された状態の他の一例を模式的に示す平面図。
【図５】半導体基板においてダイシング後に半導体チップとなる複数の領域が形成された状態の他の一例を模式的に示す平面図。
【図６】通常のダイシング法により半導体基板をダイシングする様子を示す断面図。
【図７】配線基板（プリント配線板）に対して、図６により作製した半導体チップを立設して配した状態を模式的に示す断面図。
【図８】ステップカット法により半導体基板をダイシングする様子を示す断面図。
【図９】ベベルカット法により半導体基板をダイシングする様子を示す断面図。
【図１０】配線基板に対して、図８又は図９により作製した半導体チップを立設して配した状態を模式的に示す断面図。
【図１１】配線基板（プリント配線板）に、はんだペーストを付与した状態を模式的に示す断面図。
【図１２】配線基板（プリント配線板）に対して、半導体チップを立設して配した状態を模式的に示す断面図。
【図１３】配線基板（プリント配線板）と半導体チップとを、はんだを介して電気的に接続した状態を模式的に示す断面図。
【図１４】半導体基板においてダイシング後に半導体チップとなる複数の領域が形成され、隣接する領域間に亘ってはんだバンプを形成した状態の一例を模式的に示す平面図。
【図１５】２枚の配線基板間に、図１４により作製した半導体チップを立設して配した状態を模式的に示す断面図。
【図１６】本発明の半導体装置の一例を模式的に示す断面図。
【図１７】従来の半導体装置の一構成例を模式的に示す断面図。
【発明を実施するための形態】
【００１１】
以下、本発明に係る半導体装置の製造方法及び半導体装置の好適な実施形態について、図面に基づいて説明する。
【００１２】
図１は、本発明の半導体装置１の一実施形態を模式的に示す断面図である。
本発明の製造方法により製造される半導体装置１は、配線基板２１とその一面２１ａに配された配線部２２からなるプリント配線板２０と、前記配線基板２１の一面２１ａ側に実装された半導体チップ１０と、を少なくとも備え、前記半導体チップ１０が、その一側面１０ａを前記配線基板２１の一面２１ａに対向させて立設した状態で実装されてなる。半導体チップ１０とプリント配線板２０とは、はんだバンプ１８及びはんだペースト２３を介して、電気的に接続されている。
以下、このような半導体装置１の製造方法について工程順に説明する。
【００１３】
＜第一実施形態＞
（１）まず、図２及び図３に示すように、集積回路１２が複数個配された半導体基板１１上に、絶縁樹脂層１３と、前記集積回路１２と個別に接続される再配線部１４と、前記再配線部１４を覆うように配され該再配線部１４の一部を露出する開口部１５ａを有する封止樹脂層１５と、前記開口部１５ａを通じて前記再配線部１４と電気的に接続されるパッド部１６と、を順に形成する。これにより、後段の工程Ｃにおいて個片化した後に半導体チップ１０（ＩＣチップ）となる複数個の領域αを前記半導体基板１１上に形成する（工程Ａ）。
【００１４】
図２は、半導体チップ１０の一構成例を模式的に示す断面図であり、図３は、半導体基板１１上に複数の領域αが形成された状態を模式的に示す平面図である。
半導体チップ１０は、図２に示すように、半導体基板１１と、その一面１１ａに配された集積回路１２、一面１１ａ上に順に配された第一絶縁樹脂層１３、再配線部１４、及び封止樹脂層１５を有する。
【００１５】
絶縁樹脂層１３は、半導体基板１１の一主面１１ａに上に配され、前記集積回路１２の電極部（図示せず）の少なくとも一部を露出する開口部１３ａを有する。
再配線部１４は、絶縁樹脂層１３上に配され、開口部１３ａを通じて集積回路１２の電極部と電気的に接続されている。
封止樹脂層１５は、再配線部１４を覆うように配され再配線部１４を露出する開口部１５ａを有する。
このような半導体チップ１０は、例えば、つぎのようにして作製される。
【００１６】
（ａ）絶縁層の塗布
まず、半導体基板１１を用意する。
半導体基板１１は、例えばシリコンやガリウム砥素等からなり、少なくとも表層が絶縁部（図示せず）をなす。該半導体基板１１の一主面１１ａには集積回路１２（ＩＣ）が配されている。
【００１７】
次いで、半導体基板１１を覆うようにスピンコート法を用いて絶縁樹脂からなる絶縁樹脂層１３を形成する。
絶縁樹脂層１３には、例えばポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ樹脂等などを用いることができる。
塗布方法としては、スピンコート法に限らず、キャスティング法、ディスペンス法等の塗布方法を適宜採用することができる。
【００１８】
（ｂ）絶縁層の成型
まず、ホットプレートで絶縁樹脂層１３を加熱処理して乾燥させる。その後、所定の形状に加工した金型を、樹脂が硬化しない温度で加熱しながら絶縁樹脂層１３に押し当てて成型することで、厚さ分布を制御した絶縁樹脂層１３を形成する。金型は、冷却した後に剥離除去する。
このようにして所定の形状に成型した後に、樹脂（絶縁樹脂層１３）を加熱硬化させる。その後、ＵＶレーザを用いて電極（図示せず）が露出するように穴あけ加工を行い、さらに酸素ガスによるプラズマ処理をすることでレーザ加工によって生じた樹脂残渣を除去する。
【００１９】
（ｃ）再配線層とパッド部の形成
絶縁樹脂層１３の上面に、再配線部１４及びパッド部１６を形成する。
再配線部１４及びパッド部１６の形成プロセスとしては、アディティブ法、セミアディティブ法、サブトラクティブ法などがあるが、配線幅あるいは配線間隔の最小値が〜μｍの場合、セミアディティブ法がより好ましい。
【００２０】
再配線部１４及びパッド部１６をなす部分は導電性が高く、イオンマイグレーションが起きにくい部材が好ましい。このような材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｓｎ、Ｐｂ、Ａｕ等が挙げられる。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価なＣｕが好ましい。
パッド部１６は、封止樹脂層１５の開口部１５ａから露出した再配線部１４と連続して形成され、はんだバンプ１８が搭載される領域である。よって、再配線部１４と同じ材質とすることが好ましい。
【００２１】
まず、半導体基板１１の全面にＴｉＷとＣｕの積層型薄膜をスパッタリングで形成する。ＴｉＷの代替として、ＴｉやＣｒを用いることも可能である。次に、フィルム状のレジストフィルムをラミネートし、フォトリソグラフィにてパターニングを行う。次に、電解めっきを行い、レジストの開口部（積層型薄膜が露出した部分）にＣｕを析出させる。次に、レジストを剥離し、積層型薄膜をエッチング液で除去する。
【００２２】
（ｄ）封止樹脂層１５の形成
絶縁樹脂層１３あるいは再配線部１４の上に、スピンコート法を用いて、感光性を有する樹脂を塗布する。このとき、表面の凹凸に追従して均一に塗布できるような手法、例えば、スプレーコート法を用いることがより好ましい。
封止樹脂層１５に用いる部材は、絶縁性が高く、吸湿性が小さく、耐環境性に優れた熱硬化性樹脂が好ましく、例えば、ポリイミド樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂などが好適である。
【００２３】
フォトリソグラフィにてパターニングをすることで封止樹脂層１５を形成する。パターニングはパッド部１６が露呈されるように行う。
上述したような方法でパターン形成した後に、樹脂（封止樹脂層１５）を硬化させる。
このようにして、図３に示すように、後段の工程Ｃにおいて個片化した後に半導体チップ１０（ＩＣチップ）となる複数個の領域αが、半導体基板１１上に形成される。
【００２４】
なお、パッド部１６の形状（封止樹脂層１５の開口部ａの形状）を、半導体チップ１０となる領域αの端部に（遠い側から）近づくにつれて広くなる形状とすることが好ましい。具体的には、パッド部１６の形状を、例えば半円状や多角形状とする。図３では、パッド部１６が半円状の場合を示している。これにより、後段の工程Ｂではんだバンプ１８を形成する際に、はんだバンプ１８の高さが、チップの一側面１０ａに近くなるほど高くなるように形成することができる。
【００２５】
本工程Ａにおいて、隣接する領域αがそれぞれ備えるパッド部１６の間に、少なくとも１つの、導電性部材（金属）からなるランド部１７を、さらに形成してもよい。これにより、後段の工程Ｂで、隣接する領域αが個別に備えるパッド部１６間に亘ってはんだバンプ１８を形成する際に、このランド部１７が橋桁となり、はんだバンプ１８を容易に形成することができる。
【００２６】
このランド部１７の数は特に限定されない。配線（はんだバンプ１８）が、ダイシングストリートＤＳを横断して形成される場合、ダイシングした際に、そこが剥離の起点となることが懸念される。そこで、図では、ダイシングストリートＤＳの中央にのみ、１つのランド部１７を形成している。
あるいは、図４に示すように、剥離がすすんでも電気的接続が維持されるように、複数のランド部１７を形成してもよい。あるいは、複数のランド部１７をジグザグに形成してもよい。
【００２７】
（２）図５に示すように、隣接する前記領域α間に位置するダイシングストリートＤＳを跨ぐ（横断する）ように、隣接する前記領域αが個別に備える前記パッド部１６間に亘ってはんだバンプ１８を形成する（工程Ｂ）。
ダイシングストリートＤＳを跨ぐようにはんだバンプ１８を形成することにより、後段の工程Ｃにおいてダイシングすることにより、半導体チップ１０の端部に、はんだバンプ１８の切断面１８ａを露呈させることができる。
【００２８】
はんだバンプ１８は、半導体チップ１０の再配線部１４と、プリント配線板２０の配線部２２とを電気的に接続する役割を持つ。
はんだバンプ１８には、Ｓｎ−Ａｇ−Ｃｕ系の鉛フリーはんだや、Ｓｎ−Ｐｂ共晶はんだを用いることができる。その他にも、Ｐｂ、ｌｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｎｉ、Ｐｔのいずれかを少なくとも一つ含む材料を用いることができる。
はんだバンプ１８の形成は、例えば印刷法などにより行うことができる。
【００２９】
このとき、隣接する前記領域αがそれぞれ備えるパッド部１６の間に、少なくとも１つの、導電性部材（金属）からなるランド部１７が設けられているので、パッド部１６間に亘ってはんだバンプ１８を形成する際に、このランド部１７が橋桁となり、はんだバンプ１８を容易に形成することができる。また、ランド部１７が設けられていることにより、ある程度の高さを確保して、はんだバンプ１８を形成することができる。
【００３０】
なお、はんだバンプ１８の形成に先立って、パッド部１６間をワイヤーボンドで接続したり、あるいは、はんだとの濡れ性の高い材料からなる薄膜（例えば銅薄膜や金薄膜など）を蒸着したりしてもよい。これにより、はんだが、前記ワイヤーボンドや前記薄膜により導かれ、ブリッジをより確実に形成することができる。銅薄膜や金薄膜が薄い場合、はんだバンプ１８形成の過程で、はんだ内部に取り込まれ、ストリート上からなくなるので、後工程でのダイシングが行いやすくなる。
【００３１】
（３）図６に示すように、ダイシングすることにより、前記領域αを個片化して半導体チップ１０を形成するとともに、該半導体チップ１０の一側面１０ａと平行をなすように、はんだバンプ１８の切断面１８ａを露呈させる（工程Ｃ）。
半導体基板１１の前記領域α以外の領域β（ダイシングストリートＤＳ）を、高速回転するダイシングブレードで切断することにより、前記領域αを個片化して半導体チップ１０を形成する。また、はんだバンプ１８は、ダイシングストリートＤＳを跨ぐように形成されているので、ダイシングすることにより、半導体チップ１０の端部に、はんだバンプ１８の切断面１８ａが露呈される。
例えば図６に示すように、半導体基板１１の切断面１１ｂに対し、はんだバンプ１８の切断面１８ａが平行かつ面一をなすように切断される。
なお、ダイシングの際、半導体基板１１の他主面１１ｃ側に、ダイシングフィルム５０を配して行う。このダイシングフィルム５０は、ダイシング終了後に、半導体基板１１から剥離除去される。
【００３２】
半導体基板１１の切断面１１ｂとはんだバンプ１８の切断面１８ａとが平行かつ面一の場合には、後の工程Ｅで、はんだペースト２３を付与された配線基板（たとえば、プリント配線板）２１に対して半導体チップ１０を立設した状態で配する際に、図７に示すように、はんだペースト２３中に含まれるはんだ粒子２３ａが、半導体チップ１０の下に入り込み、詰まることが考えられる。半導体チップ１０の下にはんだ粒子２３ａが詰まると、配線基板２１に対して半導体チップ１０が傾いてしまうおそれがある。
【００３３】
そこで、半導体基板１１の切断面１１ｂに対し、はんだバンプ１８の切断面１８ａが平行かつ異なる面をなすように、ダイシングすることが好ましい。このようにダイシングするには、例えばステップカット法またはベベルカット法を用いて行うことが好ましい。
【００３４】
また、ダイシングにおいては、切断する部位の材料物性により適したブレードが異なり、一種類のブレードのみを用いて切断した場合、表面裏面にチッピング・クラック・膜剥がれ等が発生するおそれがある。より具体的には、はんだバンプ１８と半導体基板１１とを一度にカットすると、ダイシングブレードにはんだのカスが残り、基板の欠けにつながる。また、はんだの切断に適したダイシングブレードでシリコン（Ｓｉ）を切断するとシリコン（Ｓｉ）の影響を受けてブレードが損傷しやすい。逆に、シリコンの切断に適したダイシングブレードではんだを切断すると、はんだの影響を受けてブレードが損傷しやすい。
そのため、ステップカット法またはベベルカット法では、２つのスピンドルを使用し、両軸に異なるブレードを装着することにより、半導体基板とはんだバンプのそれぞれに最適な切断方法を採用している。このように、切断する部材に合わせたダイシングブレードを使うことで、ブレードの寿命が延びる。
【００３５】
ステップカット法では、例えば図８（ｂ）に示すように、まず初めに、ダイシングブレードＤＢ１を用いてはんだバンプ１８の部分をダイシングする。その後、図８（ｃ）に示すように、異なるダイシングブレードＤＢ２を用いて、半導体基板１１の部分のダイシングを行う。
【００３６】
このように、はんだバンプ１８、半導体基板１１のカットに適した種類のダイシングブレードを使い分けることで、ブレードの寿命を延ばすことができ、基板の欠けも減らすことができる。
【００３７】
また、ベベルカット法では、例えば図９に示すように、２種類のダイシングブレードを用いて、面取りと同時に切断を行う。図９（ｂ）に示すように、Ｖ字形状を有する、面取り用のダイシングブレードＤＢ３を用いて、はんだバンプ１８をテーパ状にカットする。また、図９（ｃ）に示すように、切断用のダイシングブレードＤＢ４を装着し、はんだバンプ１８および半導体基板１１を切断する。
ベベルカット法では、金属膜の影響により発生する切削不良（裏面チッピング、サイドクラック等）を低減することができ、高品位な加工結果が得られる。
【００３８】
半導体基板１１の切断面１１ｂに対し、はんだバンプ１８の切断面１８ａが平行かつ異なる面をなすように切断することで、図１０に示すように、配線基板２１に対して半導体チップ１０を立設した状態に配する際に、はんだ粒子２３ａを逃がすことができる。さらに、半導体チップ１０をプリント配線板２０に搭載するときに、はんだ粒子２３ａがチップから離れる方向に押し出されるので、半導体チップ１０の下に、はんだ粒子２３ａが入り込むことを防ぐことができる。これにより、配線基板２１に対して半導体チップ１０が傾くことを防止できる。
【００３９】
なお、半導体チップ１０を搭載する面が、配線部２２よりも高く形成されている場合にはこのような問題は生じず、半導体基板１１の切断面１１ｂとはんだバンプ１８の切断面１８ａとが平行かつ面一であっても、問題はない。
【００４０】
（４）図１１に示すように、プリント配線板２０の前記配線部２２に、はんだペースト２３を付与する（工程Ｄ）。
プリント配線板２０は、配線基板２１とその一面２１ａに配された配線部２２からなる。
配線基板２１の構成材料としては、特に限定されるものではないが、可撓性を有するフレキシブル基板である場合、例えばポリイミド樹脂、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＴ（ポリエチレンテレフタレート）、液晶ポリマーなどを用いることができる。また、例えばガラスエポキシ樹脂などのプリプレグでなるリジッド基板であってもよい。
【００４１】
配線部２２は電気導電性に優れ、耐熱性の高い材料からなる。このような材料としては、例えば銅や銀、ニッケルなどが挙げられる。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価な銅が好ましい。
このような配線部２２は、配線基板２１の上に例えばスパッタリング法により形成した図示しない極薄いシード層（例えばクロム、ニッケルなどでなる）を基層として銅を成長させて（例えばセミアディティブ法やめっき法により）形成される。
【００４２】
はんだパーストは、前記ＩＣチップの前記再配線部１４と、前記プリント配線板２０の前記配線部２２とを電気的に接続する役割を持つ。
はんだペースト２３には、Ｓｎ−Ａｇ−Ｃｕ系の鉛フリーはんだや、Ｓｎ−Ｐｂ共晶はんだを用いることができる。その他にも、Ｐｂ、ｌｎ、Ｓｎ、Ａｕ、Ａｇ、Ｃｕ、Ｂｉ、Ｚｎ、Ｎｉ、Ｐｔのいずれかを少なくとも一つ含む材料を用いることができる。
【００４３】
（５）図１２に示すように、半導体チップ１０の一側面１０ａを配線基板２１の一面２１ａに対向させて、配線基板２１に対して半導体チップ１０を立設した状態に配する（工程Ｅ）。
【００４４】
（６）図１３に示すように、はんだバンプ１８及びはんだペースト２３に熱を加えることにより、はんだバンプ１８及びはんだペースト２３を溶融及び一体化させ、半導体チップ１０の再配線部１４と、プリント配線板２０の配線部２２とを、はんだを介して電気的に接続する（工程Ｆ）。
このとき、本発明では、個片化して半導体チップ１０を形成する際に、半導体チップ１０の一側面１０ａに、はんだバンプ１８の切断面１８ａを露呈させている。これにより、この半導体チップ１０をプリント配線板２０に立設させた状態で実装する際に、はんだバンプ１８と、プリント配線板２０の配線部２２との距離を近くすることができ、容易かつ確実に電気的に接続することができる。また、歩留まりを向上することができる。
【００４５】
以上のようにして、半導体チップ１０が、その一側面１０ａを、プリント配線板２０をなす配線基板２１の一面２１ａに対向させて立設した状態で実装された半導体装置１が作製される。
【００４６】
このようにして形成された半導体装置１は、図１および図１３に示すように、半導体チップ１０がプリント配線板２０に立設した状態で実装されてなり、プリント配線板２０の配線基板２１と、半導体チップ１０と、はんだとで囲まれた部分に、空間３０が存在することとなる。これにより、半導体チップ１０がはんだに汚染されない。
また、この半導体装置１では、はんだバンプ１８と、プリント配線板２０の配線部２２との距離が近いので、確実に電気的に接続され、信頼性の高いものとなる。
【００４７】
なお、例えば図１４に示すように、半導体チップ１０（ＩＣチップ）となる領域αにおいて、特定の辺のみでなく、領域αの４辺にパッド部１６およびはんだバンプ１８を形成することもできる。この場合、図１５に示すように、複数の半導体チップ１０を、例えば２枚のプリント配線板２０で挟み込んで実装することにより、更なる高密度実装が可能になる。
【００４８】
＜第二実施形態＞
次に、本発明の第二実施形態について説明する。
なお、以下の説明では、上述した第一実施形態と異なる部分について主に説明し、第一実施形態と同様の部分については、その説明を省略する。
【００４９】
第一実施形態のように、ダイシングストリートＤＳを跨ぐ（横断する）ように、はんだバンプ１８を形成すると（図５参照）、ダイシングによって失われるはんだも多くなる。
そこで、はんだを節約するために、本実施形態では、図１６に示すように、はんだバンプ１８を完全なブリッジとはせず、領域αの端部に面するように、はんだバンプ１８を形成している。この場合には、ダイシングストリートＤＳを跨ぐ（横断する）ように、はんだバンプ１８を形成する必要はなくなるので、製造上の自由度が上がるという利点もある。
【００５０】
本実施形態の半導体装置１の製造方法では、まず、上述した第一実施形態の工程Ａと同様にして、半導体チップ１０（ＩＣチップ）となる複数個の領域αを前記半導体基板１１上に形成する。
【００５１】
次に、上述した第一実施形態の工程Ｂに代えて、図１６に示すように、前記領域αが個別に備える前記パッド部１６を少なくとも覆い、前記領域αの端部に面するように、はんだバンプ１８を形成する（工程Ｂ’）。
【００５２】
また、工程Ｃに代えて、ダイシングすることにより、前記領域αを個片化して半導体チップ１０を形成するとともに、該半導体チップ１０の一側面１０ａに、はんだバンプ１８を露呈させる（工程Ｃ’）。
【００５３】
その後、上述した第一実施形態と同様にして、プリント配線板２０の配線部２２に、はんだペースト２３を付与し（工程Ｄ）、半導体チップ１０の一側面１０ａを配線基板２１の一面に対向させて、配線基板２１に対して半導体チップ１０を立設した状態に配し（工程Ｅ）、はんだバンプ１８及びはんだペースト２３に熱を加えることにより、はんだバンプ１８及びはんだペースト２３を溶融及び一体化させ、半導体チップ１０の再配線部１４と、プリント配線板２０の配線部２２とを、はんだを介して電気的に接続する（工程Ｆ）。
【００５４】
本実施形態の方法によれば、ダイシングストリートＤＳを跨がないで、はんだバンプ１８を形成しているので、ダイシングによって失われるはんだが少なくなり、はんだを節約することができる。
【００５５】
以上、本発明の半導体装置の製造方法及び半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００５６】
本発明は、半導体装置の製造方法及び半導体装置に広く適用可能である。
【符号の説明】
【００５７】
１  半導体装置、１０  半導体チップ、１１  半導体基板、１６  パッド部、１７  ランド部、１８  はんだバンプ、２０  プリント配線板、２１  配線基板、２２  配線部、２３  はんだペースト、ＤＳ  ダイシングストリート、ＤＢ１〜ＤＢ４  ダイシングブレード。
【図１】
2014096414.tif 000003
【図２】
2014096414.tif 000004
【図３】
2014096414.tif 000005
【図４】
2014096414.tif 000006
【図５】
2014096414.tif 000007
【図６】
2014096414.tif 000008
【図７】
2014096414.tif 000009
【図８】
2014096414.tif 000010
【図９】
2014096414.tif 000011
【図１０】
2014096414.tif 000012
【図１１】
2014096414.tif 000013
【図１２】
2014096414.tif 000014
【図１３】
2014096414.tif 000015
【図１４】
2014096414.tif 000016
【図１５】
2014096414.tif 000017
【図１６】
2014096414.tif 000018
【図１７】
2014096414.tif 000019