(57)【要約】【課題】信頼性の向上を図る。【解決手段】本実施形態による磁気メモリは、電極３５と、前記電極上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層３７Ｂと、前記記憶層上に形成されたトンネルバリア層３７Ｃと、前記トンネルバリア層上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層３７Ｄと、を具備する。前記記憶層は、前記電極側において正の磁歪定数を有し、前記トンネルバリア層側において負の磁歪定数を有する。【選択図】      図８
2014143315.tif 000002
【特許請求の範囲】
【請求項１】
電極と、
前記電極上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、
前記記憶層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、
を具備し、
前記記憶層の熱膨張率は、前記電極の熱膨張率よりも大きく、
前記記憶層は、前記電極側に形成され、正の磁歪定数を有する第１記憶層と、前記トンネルバリア層側に形成され、負の磁歪定数を有し、前記第１記憶層と組成または組成比が異なる第２記憶層とで構成され、前記第１記憶層から前記第２記憶層に向かって、その磁歪定数が減少し、
前記第２記憶層はＣｏおよびＦｅの合金を含み、前記ＣｏおよびＦｅの合金におけるＣｏ濃度は９０ａｔ．％以上である
ことを特徴とする磁気メモリ。
【請求項２】
電極と、
前記電極上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、
前記記憶層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、
を具備し、
前記記憶層は、前記電極側において正の磁歪定数を有し、前記トンネルバリア層側において負の磁歪定数を有する
ことを特徴とする磁気メモリ。
【請求項３】
前記記憶層の熱膨張率は、前記電極の熱膨張率よりも大きいことを特徴とする請求項２に記載の磁気メモリ。
【請求項４】
前記記憶層は、前記電極側と前記トンネルバリア層側とで組成または組成比が異なることを特徴とする請求項２または請求項３に記載の磁気メモリ。
【請求項５】
前記記憶層は、前記電極側に形成される第１記憶層と、前記トンネルバリア層側に形成される第２記憶層と、で構成され、前記第１記憶層から前記第２記憶層に向かって、その磁歪定数が不連続的に減少することを特徴とする請求項２乃至請求項４に記載の磁気メモリ。
【請求項６】
前記記憶層は、前記電極側から前記トンネルバリア層側に向かって、その磁歪定数が連続的に減少することを特徴とする請求項２乃至請求項４に記載の磁気メモリ。
【請求項７】
前記記憶層の前記トンネルバリア層側の磁性層はＣｏおよびＦｅの合金を含む、前記ＣｏおよびＦｅの合金におけるＣｏ濃度は９０ａｔ．％以上であることを特徴とする請求項２乃至請求項６に記載の磁気メモリ。
【請求項８】
前記記憶層の前記トンネルバリア層側の磁性層はＣｏ、Ｆｅ、およびＮｉの合金を含む、前記Ｃｏ、Ｆｅ、およびＮｉの合金におけるＣｏとＦｅとの組成比は１：１であり、前記Ｃｏ、Ｆｅ、およびＮｉの合金におけるＮｉ濃度は７０ａｔ．％以上であることを特徴とする請求項２乃至請求項６に記載の磁気メモリ。
【請求項９】
電極上に、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層を形成する工程と、
前記記憶層上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層上に、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層を形成する工程と、
を具備し、
前記記憶層を形成する工程は、
前記電極上に、正の磁歪定数を有する第１層を形成する工程と、
前記第１層上に、負の磁歪定数を有する第２層を形成する工程と、
を有することを特徴とする磁気メモリの製造方法。
【請求項１０】
前記第１層および前記第２層はスパッタ法により形成され、前記第１層の形成と前記第２層の形成との間でターゲットを変えることで、前記第１層と前記第２層との組成または組成比を変えることを特徴とする請求項９に記載の磁気メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気メモリおよびその製造方法に関する。
【背景技術】
【０００２】
近年、不揮発性で無限回数の書き換えが可能なメモリとして、磁気メモリ（ＭＲＡＭ：Magnetic Random Access Memory）に注目が集まっている。ＭＲＡＭは、トンネル磁気抵抗効果を利用するＭＴＪ（Magnetic Tunnel Junction）素子をメモリセルとして備えている。
【０００３】
ＭＴＪ素子は、トンネルバリア層を介して複数の強磁性層を積層した構造を有する。ＭＴＪ素子において、電流はそのトンネルバリア層をトンネリングして流れる。データの書き込み動作では、書き込み電流を流すことにより２つの強磁性層の磁化方向を平行（parallel）状態または反平行（anti-parallel）状態に相対的に反転させる。また、読み出し動作では、読み出し電流を流すことにより、平行状態または反平行状態の抵抗値の変化を検出する。より具体的には、反平行状態のときに抵抗値が最大となり“１”状態、平行状態のときに抵抗値が最小となり“０”状態として、２値のデータを電流値で検出する。ＭＲＡＭでは、磁化の反転に要する時間が非常に短い。このため、データ読み書き時のアクセス時間をＤＲＡＭ（Dynamic Random Access Memory）よりも短い時間にすることができる。
【０００４】
ＭＲＡＭは、不揮発性の高速読み出しが可能な大容量メモリとして期待され、携帯機器等のモバイルメモリやパーソナルコンピュータのメインメモリ等、比較的苛酷な環境での使用が予想される。
【０００５】
しかしながら、ＭＲＡＭは強磁性層の磁化方向を制御することによりデータの読み書きを行うため、温度に対して読み書き特性が大きく変化（劣化）してしまうといった問題がある。特に、温度が低くなると磁歪効果により強磁性層の磁化反転エネルギーが増加する。このため、低温時では常温時に比べて書き込み特性が劣化してしまう。温度変化に対しても高い信頼性を有するＭＲＡＭの検討が必要である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−６４０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
温度変化による書き込み特性の劣化を抑制する磁気メモリおよびその製造方法を提供する。
【課題を解決するための手段】
【０００８】
本実施形態による磁気メモリは、電極と、前記電極上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、前記記憶層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、を具備する。前記記憶層は、前記電極側において正の磁歪定数を有し、前記トンネルバリア層側において負の磁歪定数を有する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係るＭＲＡＭのメモリセルアレイを示す回路図。
【図２】第１の実施形態に係るＭＲＡＭのメモリセルアレイを示す平面図。
【図３】図２におけるＡ−Ａ’線に沿った断面図。
【図４】図２におけるＢ−Ｂ’線に沿った断面図。
【図５】図２におけるＣ−Ｃ’線に沿った断面図。
【図６】第１の実施形態に係るＭＴＪ素子を示す断面図。
【図７Ａ】第１の実施形態に係るＭＴＪ素子の書き込み動作を説明するための図。
【図７Ｂ】第１の実施形態に係るＭＴＪ素子の書き込み動作を説明するための図。
【図８】第１の実施形態に係る記憶層の拡大断面図およびその磁歪定数を示すグラフ。
【図９】第１の実施形態に係る記憶層の材料組成比に対する磁歪定数を示す図。
【図１０】第１の実施形態に係る各材料の熱膨張率を示す図。
【図１１Ａ】比較例に係る常温状態における記憶層の磁化を示す図。
【図１１Ｂ】比較例に係る低温状態における記憶層の磁化を示す図。
【図１２Ａ】第１の実施形態に係る常温状態における記憶層の磁化を示す図。
【図１２Ｂ】第１の実施形態に係る低温状態における記憶層の磁化を示す図。
【図１３】第１の実施形態および比較例に係る低温状態における記憶層の磁化反転エネルギーを示す図。
【図１４】第２の実施形態に係る記憶層３７Ｂの拡大断面図およびその磁歪定数を示すグラフ。
【図１５】第２の実施形態に係る記憶層３７Ｂの拡大断面図およびその磁歪定数を示すグラフ。
【発明を実施するための形態】
【００１０】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
【００１１】
＜第１の実施形態＞
図１乃至図１３を用いて、第１の実施形態に係る磁気メモリ（ＭＲＡＭ）について説明する。第１の実施形態は、記憶層３７Ｂが第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２の積層構造で構成される。そして、温度変化による体積変化が小さい下部側の第１記憶層３７Ｂ−１の磁歪定数を正とし、体積変化が大きい上部側の第２記憶層３７Ｂ−２の磁歪定数を負とする。これにより、低温時における磁化反転エネルギーの増加を抑制し、書き込み特性の劣化を抑制することができる。以下に、第１の実施形態について詳説する。
【００１２】
［第１の実施形態における構造］
以下に、第１の実施形態に係るＭＲＡＭの構造について説明する。
【００１３】
図１は、第１の実施形態に係るＭＲＡＭのメモリセルアレイを示す回路図である。
【００１４】
図１に示すように、メモリセルアレイには、一例として、Ｘ方向に延在する複数のワード線ＷＬＡ０〜ＷＬＡ２，ＷＬＢ０〜ＷＬＢ２、およびＸ方向に直交するＹ方向に延在するビット線ＢＬＡ〜ＢＬＡ３，ＢＬＢ０〜ＢＬＢ３が配置される。なお、以下の説明において、ワード線ＷＬＡ０〜ＷＬＡ２，ＷＬＢ０〜ＷＬＢ２、およびビット線ＢＬＡ〜ＢＬＡ３，ＢＬＢ０〜ＢＬＢ３について特に区別しない場合は、ワード線ＷＬＡ，ＷＬＢ、およびビット線ＢＬＡ，ＢＬＢと称す。
【００１５】
メモリセルＭＣは、ＭＴＪ素子３７、および２つのトランジスタ２２−１，２２−２を備える。ＭＴＪ素子３７の電流経路の一端はビット線ＢＬＢに接続され、他端はトランジスタ２２−１，２２−２の一端に接続される。トランジスタ２２−１，２２−２の他端は、ビット線ＢＬＡに共通に接続される。また、トランジスタ２２−１の制御端子はワード線ＷＬＡに接続され、トランジスタ２２−２の制御端子はワード線ＷＬＢに接続される。
【００１６】
図２は、第１の実施形態に係るＭＲＡＭのメモリセルアレイを示す平面図である。図３は、図２におけるＡ−Ａ’線に沿った断面図である。図４は、図２におけるＢ−Ｂ’線に沿った断面図であり、素子領域（アクティブ領域）ＡＡの断面図である。図５は、図２におけるＣ−Ｃ’線に沿った断面図であり、素子分離領域の断面図である。
【００１７】
図２乃至図５に示すように、ｐ型の半導体基板（例えばシリコン基板）２０の表面領域には、Ｙ方向に延在する素子分離絶縁層２１が設けられ、この領域が素子分離領域となる。半導体基板２０の表面領域のうち素子分離絶縁層２１が設けられていない領域がアクティブ領域ＡＡとなる。素子分離絶縁層２１は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。素子分離絶縁層２１としては、例えばシリコン酸化物（ＳｉＯ２）が用いられる。
【００１８】
半導体基板２０には、例えばｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いたトランジスタ２２−１，２２−２が設けられる。トランジスタ２２−１，２２−２としては、例えばリセス構造型チャネルアレイトランジスタ（ＲＣＡＴ：Recess Channel Array Transistor）が用いられる。なお、トランジスタ２２−１，２２−２は、ＲＣＡＴに限らず、プレーナ構造型ＭＯＳＦＥＴまたはＦｉｎ−ＦＥＴでもよい。ＲＣＡＴは、半導体基板にリセスを形成し、このリセスにゲート用のポリシリコンが埋め込まれた構造を有する。
【００１９】
より具体的には、半導体基板２０には、Ｘ方向に延在するリセス２３が形成される。このリセス２３内には、ゲート絶縁膜２４が設けられる。ゲート絶縁膜２４上には、リセス２３を埋めるようにして、導電性のポリシリコン電極２５Ａが設けられる。ポリシリコン電極２５Ａ上には、導電性のバリア膜２５Ｂを介してメタルゲート電極２５Ｃが設けられる。ポリシリコン電極２５Ａ、バリア膜２５Ｂ、およびメタルゲート電極２５Ｃがトランジスタ２２−１，２２−２のゲート電極２５として機能する。このゲート電極２５は、ワード線ＷＬに対応する。メタルゲート電極２５Ｃとしては、例えばタングステン（Ｗ）が用いられる。バリア膜２５Ｂとしては、例えば窒化タングステン（ＷＮ）が用いられる。ゲート電極２５の上面および側面は、例えばシリコン窒化物（ＳｉＮ）を用いたゲートキャップ層２６で覆われる。
【００２０】
アクティブ領域ＡＡにおいて、ゲート電極２５両側にはそれぞれ、トランジスタ２２−１，２２−２のソース領域２７およびドレイン領域２８が設けられる。ソース領域２７およびドレイン領域２８の各々は、ｎ型拡散領域が用いられる。
【００２１】
ドレイン領域２８上には、底面および側面がバリア膜３０で覆われたセルコンタクト３１が設けられる。セルコンタクト３１としては、例えばＷが用いられる。バリア膜３０としては、例えばＷＮが用いられる。
【００２２】
素子領域において、バリア膜３０間には、例えばシリコン酸化物を用いた層間絶縁層３２が設けられる。層間絶縁層３２およびゲートキャップ層２６上には、例えばシリコン窒化物を用いた保護膜３３が設けられる。
【００２３】
アクティブ領域ＡＡにおいて、セルコンタクト３１上には、底面および側面がバリア膜３４で覆われた下部電極３５が設けられる。本例では、下部電極３５の平面形状は、例えばＴ字形状を有する。下部電極３５は、素子領域から一方側に隣接するアクティブ領域ＡＡまで延在する。下部電極３５としては、例えばＷまたはタンタル（Ｔａ）が用いられる。また、下部電極３５の膜厚は、例えば３５ｎｍ程度である。バリア膜３４としては、例えば窒化チタン（ＴｉＮ）が用いられる。バリア膜３４間には、例えばＳｉＯ２を用いた層間絶縁層３６が設けられる。
【００２４】
素子領域において、下部電極３５上には、ＭＴＪ素子３７が設けられる。ＭＴＪ素子３７の平面形状については特に限定されない。例えば、四角形であってもよいし、円形、楕円形などであってもよい。ＭＴＪ素子３７の詳細については、後述する。
【００２５】
ＭＴＪ素子３７の側面、下部電極３５上、および層間絶縁層３６上には、例えばＳｉＮを用いた保護膜３８が設けられる。ＭＴＪ素子３７間には、例えばＳｉＯ２を用いた層間絶縁層３９が設けられる。
【００２６】
ＭＴＪ素子３７上には、底面がバリア膜４０で覆われた上部電極４１が設けられる。上部電極４１としては、例えばＷまたはＴａまたはＴｉが用いられる。バリア膜４０としては、例えばＴｉＮが用いられる。上部電極４１上、および層間絶縁層３９上には、例えばＳｉＮを用いた保護膜４２が設けられる。保護膜４２上には、例えばＳｉＯ２を用いた層間絶縁層４３が設けられる。
【００２７】
層間絶縁層４３内には、上部電極４１に到達するように、底面及び側面がバリア膜４４で覆われたビット線コンタクト４５が設けられる。ビット線コンタクト４５としては、例えばタングステンが用いられる。バリア膜４４としては、例えばＷＮまたはＴｉが用いられる。
【００２８】
層間絶縁層４３上には、例えばＳｉＮを用いた保護膜４７が設けられている。保護膜４７上には、例えばＳｉＯ２を用いた層間絶縁層４８が設けられている。層間絶縁層４８内には、ビット線コンタクト４５に到達するように、底面および側面がバリア膜４６で覆われたビット線ＢＬＢが設けられている。ビット線ＢＬＢとしては、例えばＣｕが用いられる。バリア膜４６としては、例えばＴｉＮが用いられる。
【００２９】
層間絶縁層３２内には、ソース領域２７に到達するように、底面および側面がバリア膜４９で覆われたセルコンタクト５０が設けられる。セルコンタクト５０としては、例えばＷが用いられる。バリア膜４９としては、例えばＷＮが用いられる。
【００３０】
セルコンタクト５０上には、底面および側面がバリア膜５１で覆われたビット線コンタクト５２が設けられる。ビット線コンタクト５２としては、例えばＷが用いられる。バリア膜５１としては、例えばＷＮが用いられる。
【００３１】
ビット線コンタクト５２上には、底面および側面がバリア膜４６で覆われたビット線ＢＬＡが設けられる。ビット線ＢＬＡは、ビット線ＢＬＢと同じレベルの配線層で形成される。ビット線ＢＬＡとしては、例えばＣｕが用いられる。ビット線対ＢＬＡ，ＢＬＢおよび層間絶縁層４８上には、例えばＳｉＮを用いた保護膜５３が設けられる。
【００３２】
次に、ＭＴＪ素子３７の構造について説明する。
【００３３】
図６は、第１の実施形態に係るＭＴＪ素子３７を示す断面図である。
【００３４】
図６に示すように、ＭＴＪ素子３７は、下部電極３５と上部電極４１との間に形成された下地層３７Ａ、記憶層（自由層）３７Ｂ、トンネルバリア層３７Ｃ、参照層（固定層）３７Ｄ、およびシフト調整層３７Ｅで構成される。
【００３５】
下地層３７Ａは、下部電極３５上に形成される。下地層３７Ａは、例えばＷで構成される。下地層３７Ａの膜厚は、例えば５ｎｍ程度である。なお、下地層３７Ａは、形成されなくてもよいし、下部電極３５と一体であってもよい。
【００３６】
記憶層３７Ｂは、下地層３７Ａ上に形成される。記憶層３７Ｂは、磁化方向が可変の強磁性層であり、膜面（上面／下面）に対して垂直またはほぼ垂直となる垂直磁気異方性を有する。ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。また、ほぼ垂直とは、残留磁化の方向が膜面に対して、４５°＜θ≦９０°の範囲内にあることを意味する。
【００３７】
また、記憶層３７Ｂは、例えばコバルト（Ｃｏ）および鉄（Ｆｅ）を含む強磁性体で構成される。また、記憶層３７Ｂは、例えばニッケル（Ｎｉ）を含んでもよい。また、飽和磁化、または結晶磁気異方性などを調整する目的で、強磁性体にボロン（Ｂ）が添加される。詳細は後述するが、記憶層３７Ｂの熱膨張率は、下部電極３５および下地層３７Ａの熱膨張率より大きい。また、記憶層３７Ｂの膜厚は、例えば１ｎｍ程度である。記憶層３７Ｂのより詳細な説明は、後述する。
【００３８】
トンネルバリア層３７Ｃは、記憶層３７Ｂ上に形成される。トンネルバリア層３７Ｃは、非磁性層であり、例えば酸化マグネシウム（ＭｇＯ）で構成される。また、トンネルバリア層３７Ｃの膜厚は、例えば０．９ｎｍ程度である。
【００３９】
参照層３７Ｄは、トンネルバリア層３７Ｃ上に形成される。参照層３７Ｄは、磁化方向が不変の強磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁気異方性を有する。ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。すなわち、参照層３７Ｄは、記憶層３７Ｂよりも磁化方向の反転エネルギーバリアが大きい。
【００４０】
また、参照層３７Ｄは、例えばＣｏおよびＦｅを含む強磁性体で構成される。また、参照層３７Ｄは、Ｎｉを含んでもよい。また、飽和磁化、または結晶磁気異方性などを調整する目的で、強磁性体にＢが添加される。また、参照層３７Ｄの膜厚は、例えば１．５ｎｍ程度である。
【００４１】
シフト調整層３７Ｅは、参照層３７Ｄ上にスペーサ層３７Ｆ（例えばＲｕ（ルテニウム）層）を介して形成される。シフト調整層３７Ｅは、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁気異方性を有する。また、その磁化方向は、参照層３７Ｄの磁化方向と反対方向である。これにより、シフト調整層３７Ｅは、記憶層３７Ｂにかかる参照層３７Ｄからの漏洩磁界を打ち消すことができる。言い換えると、シフト調整層３７Ｅは、参照層３７Ｄからの漏れ磁場による記憶層３７Ｂに対する反転特性のオフセットを逆方向へ調整する効果を有する。このシフト調整層３７Ｅは、例えば、Ｎｉ、Ｆｅ、Ｃｏ等の磁性材料とＣｕ、Ｐｄ、Ｐｔ等の非磁性材料との積層構造からなる人工格子などから構成される。このシフト調整層３７Ｅ上には、上部電極４１が形成される。
【００４２】
下地層３７Ａ、記憶層３７Ｂ、トンネルバリア層３７Ｃ、参照層３７Ｄ、およびシフト調整層３７Ｅの平面形状は、例えば円形である。このため、ＭＴＪ素子３７は、ピラー状に形成される。しかし、これに限らず、ＭＴＪ素子３７の平面形状は、正方形、長方形、または楕円形などであってもよい。
【００４３】
なお、図示はしないが、参照層３７Ｄとトンネルバリア層３７Ｃとの界面に、界面層が形成されてもよい。界面層は、下部で接するトンネルバリア層３７Ｃとの間で格子整合性を図る。界面層は、例えば、参照層３７Ｄと同一材料で構成されるが、その組成比は異なっていてもよい。
【００４４】
また、記憶層３７Ｂと参照層３７Ｄとは、平面において寸法差を有してもよい。例えば、参照層３７Ｄの平面における直径は、記憶層３７Ｂの直径より小さくてもよい。これにより、記憶層３７Ｂと参照層３７Ｄとの間の電気的ショートを防止することができる。
【００４５】
また、記憶層３７Ｂと参照層３７Ｄとは配置が逆になっていてもよい。すなわち、下部電極３５上に順に、参照層３７Ｄ、トンネルバリア層３７Ｃ、および記憶層３７Ｂが形成されてもよい。
【００４６】
次に、ＭＴＪ素子３７の動作例について説明する。
【００４７】
ＭＴＪ素子３７は、例えばスピン注入型の磁気抵抗効果素子である。したがって、ＭＴＪ素子３７にデータを書き込む場合、またはＭＴＪ素子３７からデータを読み出す場合、ＭＴＪ素子３７は、膜面に垂直な方向において、双方向に電流が通電される。
【００４８】
より具体的には、ＭＴＪ素子３７へのデータの書き込みは、以下のように行われる。
【００４９】
図７Ａは、第１の実施形態に係るＭＴＪ素子３７の書き込み動作を説明するための図であり、平行状態におけるＭＴＪ素子３７の断面図を示す図である。図７Ｂは、第１の実施形態に係るＭＴＪ素子３７の書き込み動作を説明するための図であり、反平行状態におけるＭＴＪ素子３７の断面図を示す図である。
【００５０】
下部電極３５から上部電極４１へ電流が流れる場合、すなわち、上部電極４１側から電子（参照層３７Ｄから記憶層３７Ｂへ向かう電子）が供給される場合、参照層３７Ｄの磁化方向と同じ方向にスピン偏極された電子が記憶層３７Ｂに注入される。この場合、記憶層３７Ｂの磁化方向は、参照層３７Ｄの磁化方向と同じ方向に揃えられる。これにより、参照層３７Ｄの磁化方向と記憶層３７Ｂの磁化方向とが、平行配列となる。この平行状態のとき、ＭＴＪ素子３７の抵抗値は最も小さくなる。この場合を例えばデータ“０”と規定する。
【００５１】
一方、上部電極４１から下部電極３５へ電流が流れる場合、すなわち、下部電極３５側から電子（記憶層３７Ｂから参照層３７Ｄへ向かう電子）が供給される場合、参照層３７Ｄにより反射されることで参照層３７Ｄの磁化方向と反対方向にスピン偏極された電子とが記憶層３７Ｂに注入される。この場合、記憶層３７Ｂの磁化方向は、参照層３７Ｄの磁化方向と反対方向に揃えられる。これにより、参照層３７Ｄの磁化方向と記憶層３７Ｂ磁化方向とが、反平行配列となる。この反平行状態のとき、ＭＴＪ素子３７の抵抗値は最も大きくなる。この場合を例えばデータ“１”と規定する。
【００５２】
また、ＭＴＪ素子３７からのデータの読み出しは、以下のように行われる。
【００５３】
ＭＴＪ素子３７に、読み出し電流が供給される。この読み出し電流は、記憶層３７Ｂの磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。この時のＭＴＪ素子３７の抵抗値の変化を検出することにより、上記データ“０”および“１”を読み出すことができる。
【００５４】
次に、第１の実施形態に係る記憶層３７Ｂについて説明する。
【００５５】
図８は、第１の実施形態に係る記憶層３７Ｂの拡大断面図およびその磁歪定数を示すグラフである。図９は、第１の実施形態に係る記憶層３７Ｂの材料組成比に対する磁歪定数を示す図である。
【００５６】
図８に示すように、第１の実施形態における記憶層３７Ｂは、第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２が順に形成された積層体で構成される。
【００５７】
第１記憶層３７Ｂ−１は、記憶層３７Ｂの下部側に位置し、下地層３７Ａ（または下部電極３５）上に形成される。このため、第１記憶層３７Ｂ−１は、下地層３７Ａ（または下部電極３５）に接して形成される。
【００５８】
第１記憶層３７Ｂ−１は、正の磁歪定数を有する（磁歪定数λ＞０）。このため、第１記憶層３７Ｂ−１は、温度が低温化することによってその体積が収縮した場合、その収縮方向に対して垂直方向に磁化されやすくなる。
【００５９】
第１記憶層３７Ｂ−１は、その磁歪定数を正にするために正の磁歪定数を有する強磁性材料を多く含む。正の磁歪定数を有する強磁性材料としては、例えばＦｅが挙げられる。より具体的には、図９に示すように、第１記憶層３７Ｂ−１が主としてＣｏおよびＦｅの合金を含む場合、その合金におけるＦｅ濃度を１０ａｔ．％（ａｔｏｍｓ％）以上に設定する。
【００６０】
なお、十分大きい磁化反転エネルギーを得るために、第１記憶層３７Ｂ−１におけるＣｏとＦｅとの組成比を１：１、すなわち、Ｃｏ濃度およびＦｅ濃度を５０ａｔ．％に設定することが望ましい。また、第１記憶層３７Ｂ−１が主としてＣｏ、Ｆｅ、およびＮｉの合金を含む場合、その合金におけるＦｅ濃度を２０ａｔ．％以上、望ましくは５０ａｔ．％に設定する。
【００６１】
第２記憶層３７Ｂ−２は、記憶層３７Ｂの上部側に位置し、第１記憶層３７Ｂ−１上に形成される。このため、第２記憶層３７Ｂ−２は、トンネルバリア層３７Ｃに接して形成される。
【００６２】
第２記憶層３７Ｂ−２は、負の磁歪定数を有する（磁歪定数λ＜０）。このため、第２記憶層３７Ｂ−２は、温度が低温化することによってその体積が収縮した場合、その収縮方向に磁化されやすくなる。
【００６３】
第２記憶層３７Ｂ−２は、負の磁歪定数を有する強磁性材料を多く含む。負の磁歪定数を有する強磁性材料としては、例えばＣｏおよびＮｉが挙げられる。より具体的には、図９に示すように、第２記憶層３７Ｂ−２が主としてＣｏおよびＦｅの合金を含む場合、第２記憶層３７Ｂ−２の磁歪定数を負にするために、その合金におけるＣｏ濃度を９０ａｔ．％以上に設定する。また、第２記憶層３７Ｂ−２が主としてＣｏ、Ｆｅ、およびＮｉの合金を含む場合、その合金におけるＣｏとＦｅとの組成比が１：１であれば、第２記憶層３７Ｂ−２の磁歪定数を正にするために、その合金におけるＮｉ濃度を７０ａｔ．％以上に設定する。
【００６４】
このように、第２記憶層３７Ｂ−２と第１記憶層３７Ｂ−１とでは、組成または組成比を変えることにより磁歪定数の正負を調整する。
【００６５】
なお、図８において、第１記憶層３７Ｂ−１と第２記憶層３７Ｂ−２との間（界面）で磁歪定数が段階的に（不連続的に）変化しているがこれに限らない。第１記憶層３７Ｂ−１と第２記憶層３７Ｂ−２との界面付近で磁歪定数が緩やかに変化し始め、界面で段階的に変化してもよい。
【００６６】
また、第１記憶層３７Ｂ−１は、少なくともその一部に正の磁歪定数を有する層を含めばよく、負の磁歪定数を有する層または磁歪定数がゼロの層を含んでもよい。また、第２記憶層３７Ｂ−２は、少なくともその一部に負の磁歪定数を有する層を含めばよく、正の磁歪定数を有する層または磁歪定数がゼロの層を含んでもよい。
【００６７】
第２記憶層３７Ｂ−２の膜厚は０．５ｎｍ以下であり、第１記憶層３７Ｂ−１の膜厚は０．５ｎｍ以上であることが望ましい。すなわち、第２記憶層３７Ｂ−２の膜厚は、記憶層３７Ｂの膜厚の半分以下である。これは、最低限の磁化反転エネルギーを考慮したためである。すなわち、第２記憶層３７Ｂ−２の膜厚を０．５ｎｍよりも厚くして第１記憶層３７Ｂ−１の膜厚を薄くすると、磁化反転エネルギーが小さくなりすぎてしまうためである。また、第２記憶層３７Ｂ−２の膜厚は、原子１層分、すなわち、０．２ｎｍ程度以上であればよい。
【００６８】
なお、第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２の膜厚は上記に限らない。記憶層３７Ｂ内の磁化方向が垂直方向に維持される膜厚の組合せであればよい。言い換えると、第１記憶層３７Ｂ−１における異方性定数（単位体積当たりの磁気異方性エネルギー）と第２記憶層３７Ｂ−２における異方性定数との積算が正であればよい。
【００６９】
なお、第２記憶層３７Ｂ−２は、ＣｏおよびＦｅ、またはＣｏ、Ｆｅ、およびＮｉで構成されることに限らず、負の磁歪定数を有する強磁性材料で構成されればよい。すなわち、第２記憶層３７Ｂ−２は、ＣｏまたはＮｉの合金を含んでもよい。
【００７０】
図１０は、第１の実施形態に係る各材料の熱膨張率を示す図である。
【００７１】
図１０に示すように、記憶層３７Ｂ（第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２）を構成する材料（Ｃｏ、Ｆｅ、Ｎｉ）の熱膨張率は、下地層３７Ａ（および下部電極３５）を構成する材料（Ｗ、Ｔａ）の熱膨張率よりも大きい。
【００７２】
このように、第１の実施形態において、記憶層３７Ｂは、それに接する下地層３７Ａ（または下部電極３５）よりも大きい熱膨張率を有し、かつ、正の磁歪定数を有する第１記憶層３７Ｂ−１と負の磁歪定数を有する第２記憶層３７Ｂ−２との積層体で構成される。
【００７３】
次に、第１の実施形態に係る記憶層３７Ｂにおける磁歪効果について説明する。
【００７４】
図１１Ａは比較例に係る常温状態における記憶層３７Ｂの磁化を示す図であり、図１１Ｂは比較例に係る低温状態における記憶層３７Ｂの磁化を示す図である。ここでは、記憶層３７Ｂが膜面に対して垂直方向上向き（図７Ａに示す平行状態）に磁化されている例を示す。
【００７５】
比較例に係る記憶層３７Ｂは、それに接する下地層３７Ａ（および下部電極３５）よりも大きい熱膨張率を有し、かつ、正の磁歪定数を有する単層体で構成される。
【００７６】
図１１Ａおよび図１１Ｂに示すように、比較例に係る記憶層３７Ｂを常温状態から低温状態にした場合、記憶層３７Ｂは収縮する。言い換えると、記憶層３７Ｂの体積は、小さくなる。特に、記憶層３７Ｂは、膜面に対して平行方向に収縮する。これは、記憶層３７Ｂが、その膜厚に対してその径のほうが十分に大きいためである。このように、膜面に対して平行方向に収縮することで、磁歪効果が生じる。これにより、正の磁歪定数を有する記憶層３７Ｂは、膜面に対して垂直方向に磁化されやすくなる。その結果、低温状態において、磁化反転エネルギーが増加してしまい、常温状態よりも書き込み特性が劣化してしまう。
【００７７】
このとき、下地層３７Ａ（および下部電極３５）の熱膨張率は、記憶層３７Ｂの熱膨張率よりも小さい。このため、下地層３７Ａ（および下部電極３５）の収縮は、記憶層３７Ｂの収縮よりも小さい。これにより、記憶層３７Ｂが下地層３７Ａ（および下部電極３５）に接することで、記憶層３７Ｂに膜面に対して平行方向に応力が生じる。より具体的には、記憶層３７Ｂが膜面に対して平行方向に収縮する際、収縮しないようにする方向（外側）に応力が生じる。
【００７８】
このとき、下地層３７Ａ（および下部電極３５）に近い記憶層３７Ｂの下部側のほうが下地層３７Ａ（および下部電極３５）に遠い上部側よりも大きな応力がかかる。その結果、記憶層３７Ｂの上部側の収縮よりも、下部側の収縮のほうが小さくなる。したがって、記憶層３７Ｂは、下部側から上部側に向かって径が小さくなるようなテーパー形状に変形する。このため、記憶層３７Ｂにおいて体積変化量の小さい下部側よりも体積変化量の大きい上部側のほうが、膜面に対して垂直方向への磁化が大きくなる。すなわち、記憶層３７Ｂの下部側よりも上部側のほうが、磁化反転エネルギーの増加に寄与している。
【００７９】
なお、トンネルバリア層３７Ｃの熱膨張率は、記憶層３７Ｂの熱膨張率よりも小さい。しかし、トンネルバリア層３７Ｃの膜厚は比較的薄いため、トンネルバリア層３７Ｃによって記憶層３７Ｂにかかる応力はほぼ無視できる。より具体的には、トンネルバリア層３７Ｃの膜厚は、例えば０．９ｎｍ程度である。
【００８０】
これに対し、図１２Ａは第１の実施形態に係る常温状態における記憶層３７Ｂの磁化を示す図であり、図１２Ｂは第１の実施形態に係る低温状態における記憶層３７Ｂの磁化を示す図である。ここでは、比較例と同様、記憶層３７Ｂが膜面に対して垂直方向上向きに磁化されている例を示す。
【００８１】
第１の実施形態に係る記憶層３７Ｂは、それに接する下地層３７Ａ（および下部電極３５）よりも大きい熱膨張率を有し、かつ、正の磁歪定数を有する第１記憶層３７Ｂ−１と負の磁歪定数を有する第２記憶層３７Ｂ−２との積層体で構成される。
【００８２】
図１２Ａおよび図１２Ｂに示すように、第１の実施形態に係る記憶層３７Ｂを常温状態から低温状態にした場合、記憶層３７Ｂ（第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２）は収縮する。言い換えると、記憶層３７Ｂの体積は、小さくなる。特に、記憶層３７Ｂは、膜面に対して平行方向に収縮する。これは、記憶層３７Ｂが、その膜厚に対してその径のほうが十分に大きいためである。
【００８３】
このように、膜面に対して平行方向に収縮することで、正の磁歪定数を有する第１記憶層３７Ｂ−１は、磁歪効果によって膜面に対して垂直方向に磁化されやすくなる。一方、膜面に対して平行方向に収縮することで、負の磁歪定数を有する第２記憶層３７Ｂ−２は、磁歪効果によって膜面に対して平行方向に磁化されやすくなる。
【００８４】
すなわち、下部側の第１記憶層３７Ｂ−１は比較例と同様に磁化反転エネルギーが増加するが、上部側の第２記憶層３７Ｂ−２は磁化反転エネルギーが減少する。これにより、記憶層３７Ｂ全体として、磁化反転エネルギーの増加を抑制することができる。特に、第１の実施形態では、体積変化が大きい上部側の第２記憶層３７Ｂ−２の磁化反転エネルギーの増加を抑制する。これにより、上記効果（低温による磁化反転エネルギーの増加の抑制）をより顕著なものにすることができる。
【００８５】
したがって、図１３に示すように、比較例に比べて第１の実施形態では、低温状態の反平行状態から平行状態への磁化反転エネルギーをエネルギーＥ１からエネルギーＥ１’へと減少させることができる。また、低温状態の平行状態から反平行状態への磁化反転エネルギーをエネルギーＥ２からエネルギーＥ２’へと減少させることができる。すなわち、書き込み時におけるエネルギー障壁を低くすることができ、電子がエネルギーを越える確率を高くすることができる。
【００８６】
なお、低温時における記憶層３７Ｂ全体の磁化反転エネルギーは、第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２の膜厚や第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２の磁歪定数の大きさによって、調整できる。これらは、ＭＲＡＭの書き込み特性およびデータリテンション特性を考慮して決定され得る。
【００８７】
また、ＭＴＪ素子３７が逆構造を有してもよい。具体的には、下部電極３５上に、下地層３７Ａ、シフト調整層３７Ｅ、参照層３７Ｄ、トンネルバリア層３７Ｃ、および記憶層３７Ｂが順に形成されてもよい。この場合、記憶層３７Ｂは、下部側（トンネルバリア層３７Ｃ側）に磁歪定数が負である第２記憶層３７Ｂ−２を有し、上部側（上部電極４１側）に磁歪定数が正である第１記憶層３７Ｂ−１を有する。
【００８８】
また、下地層３７Ａが記憶層３７Ｂよりも熱膨張率の大きい材料で構成されてもよい。この場合であっても、記憶層３７Ｂは、低温時において下部電極３５の熱膨張率の影響を受けてテーパー形状に変形する。これは、下地層３７Ａの膜厚が下部電極３５の膜厚と比較して十分に小さいためである。すなわち、記憶層３７Ｂにかかる応力は、下部電極３５による寄与が大きいためである。
【００８９】
［第１の実施形態における製造方法］
以下に、第１の実施形態に係るＭＲＡＭの製造方法について説明する。ここでは、特にＭＴＪ素子３７の製造工程について説明する。
【００９０】
まず、図６に示すように、下部電極３５上に下地層３７Ａが形成された後、下地層３７Ａ上に記憶層３７Ｂが形成される。記憶層３７Ｂの形成方法の詳細については、後述する。
【００９１】
次に、記憶層３７Ｂ上に、トンネルバリア層３７Ｃが形成される。トンネルバリア層３７Ｃは、非磁性層であり、主成分として少なくともＭｇおよびＯ（例えば、Ｍｇ酸化物）を含む。トンネルバリア層３７Ｃは、例えば、スパッタ法によりＭｇ層を形成した後、Ｍｇ層を酸化することで形成される。
【００９２】
次に、例えばスパッタ法により、トンネルバリア層３７Ｃ上に、参照層３７Ｄが形成される。参照層３７Ｄは、例えばＣｏおよびＦｅを含む強磁性体で構成される。また、参照層３７Ｄは、Ｎｉを含んでもよい。また、飽和磁化、または結晶磁気異方性などを調整する目的で、強磁性体にＢが添加される。
【００９３】
次に、例えばスパッタ法により、参照層３７Ｄ上に、図示せぬスペーサ層を介してシフト調整層３７Ｅが形成される。シフト調整層３７Ｅは、例えば、Ｎｉ、Ｆｅ、Ｃｏ等の磁性材料とＣｕ、Ｐｄ、Ｐｔ等の非磁性材料との積層構造からなる人工格子などから構成される。
【００９４】
次に、シフト調整層３７Ｅ上に、図示せぬハードマスクが形成され、その平面形状が例えば円形になるようにパターニングされる。ハードマスクは、導電性を有する金属材料で構成され、例えば、ＴｉＮで構成される。また、これに限らず、Ｔｉ、Ｔａ、またはＷのいずれかを含む膜、もしくはこれらの積層膜で構成されてもよい。これにより、ハードマスクを後に除去する必要がなく、上部電極４１とのコンタクト部として用いることができる。
【００９５】
次に、ハードマスクをマスクとしたＩＢＥ（Ion Beam Etching）等の物理エッチングにより、シフト調整層３７Ｅ、参照層３７Ｄ、トンネルバリア層３７Ｃ、および記憶層３７Ｂが加工される。これにより、参照層３７Ｄ、トンネルバリア層３７Ｃ、および記憶層３７Ｂがハードマスクと同様にパターニングされ、その平面形状が円形になる。
【００９６】
その後、例えばＣＶＤ法により、全面に、例えばＳｉＯ２で構成される層間絶縁層３９が形成される。これにより、隣接するＭＴＪ素子３７間に、層間絶縁層３９が埋め込まれる。その後、ＭＴＪ素子３７上に形成された層間絶縁層３９が平坦化された後、エッチバックされる。これにより、ＭＴＪ素子３７の上面が露出する。この露出したＭＴＪ素子３７上に、上部電極４１が形成され、ＭＴＪ素子３７と電気的に接続される。
【００９７】
以下に、記憶層３７Ｂの形成方法について詳説する。
【００９８】
まず、図８に示すように、下地層３７Ａ上に、第１記憶層３７Ｂ−１が形成される。第１記憶層３７Ｂ−１は、例えばＣｏおよびＦｅの合金を含む。第１記憶層３７Ｂ−１におけるＣｏおよびＦｅの合金のＣｏとＦｅとの組成比を例えば１：１、すなわち、Ｃｏ濃度およびＦｅ濃度を５０ａｔ．％に設定する。これにより、第１記憶層３７Ｂ−１の磁歪定数を正にすることができる。
【００９９】
次に、第１記憶層３７Ｂ−１上に、第２記憶層３７Ｂ−２が形成される。第２記憶層３７Ｂ−２は、例えばＣｏおよびＦｅの合金を含む。第２記憶層３７Ｂ−２におけるＣｏおよびＦｅの合金のＣｏ濃度を例えば９０ａｔ．％以上に設定する。これにより、第２記憶層３７Ｂ−２の磁歪定数を負にすることができる。
【０１００】
なお、第１記憶層３７Ｂ−１はＣｏ、Ｆｅ、およびＮｉの合金を含んでもよく、このとき、その合金におけるＦｅ濃度を２０ａｔ．％以上、望ましくは５０ａｔ．％に設定する。また、第２記憶層３７Ｂ−２がＣｏ、Ｆｅ、およびＮｉの合金を含んでもよく、このとき、その合金におけるＣｏとＦｅとの組成比が１：１であれば、その合金におけるＮｉ濃度を７０ａｔ．％以上に設定する。また、第２記憶層３７Ｂ−２は、ＣｏまたはＮｉの合金を含んでもよい。
【０１０１】
このように、第１記憶層３７Ｂ−１と第２記憶層３７Ｂ−２との間で磁歪定数を変える方法、すなわち、材料の組成または組成比を変える方法としては、例えば以下の例が挙げられる。
【０１０２】
例えば、スパッタ法により第１記憶層３７Ｂ−１を形成した後、ターゲットを変えたスパッタ法により第２記憶層３７Ｂ−２を形成してもよい。また、複数のターゲットを用いたスパッタ法により第１記憶層３７Ｂ−１を形成した後、各ターゲットに対するワット数を変えることにより第２記憶層３７Ｂ−２を形成してもよい。より具体的には、濃度を高くするターゲットのワット数を大きくする。また、種々の方法により第１記憶層３７Ｂ−１を形成した後、第１記憶層３７Ｂ−１の上部側の一部に磁歪定数が負である材料（Ｎｉ、Ｃｏ）をイオン注入することにより第２記憶層３７Ｂ−２を形成してもよい。さらに、種々の方法により第１記憶層３７Ｂ−１を形成した後、種々の方法（例えばＡＬＤ（Atomic Layer Deposition）法またはスパッタ法等）により原子１層分のＮｉまたはＣｏで構成される第２記憶層３７Ｂ−２を形成してもよい。
【０１０３】
このようにして、第１の実施形態に係るＭＴＪ素子３７が形成される。
【０１０４】
［第１の実施形態における効果］
上記第１の実施形態によれば、記憶層３７Ｂは、それに下部側で接する下地層３７Ａ（または下部電極３５）よりも大きい熱膨張率を有し、かつ、下部側の第１記憶層３７Ｂ−１と上部側の第２記憶層３７Ｂ−２との積層体で構成される。そして、温度変化による体積変化が小さい第１記憶層３７Ｂ−１の磁歪定数を正とし、体積変化が大きい第２記憶層３７Ｂ−２の磁歪定数を負とする。これにより、低温時における磁歪効果により、記憶層３７Ｂ全体として、磁化反転エネルギーの増加を抑制することができる。したがって、低温時における書き込み特性の劣化を抑制することができる。
【０１０５】
ところで、第２記憶層３７Ｂ−２だけでなく、第１記憶層３７Ｂ−１の磁歪定数も負にした場合、低温時において記憶層３７Ｂ全体（第２記憶層３７Ｂ−２および第１記憶層３７Ｂ−１）の磁化反転エネルギーが減少してしまう。この場合、低温時において、書き込み特性は向上するが、データリテンション特性が劣化してしまう。
【０１０６】
これに対し、第１の実施形態では、体積変化が小さい第１記憶層３７Ｂ−１の磁歪定数を正とする。このため、低温時において第１記憶層３７Ｂ−１の磁化反転エネルギーは、増加する。すなわち、低温時において、最低限の磁化反転エネルギーを確保しつつ、不要な磁化反転エネルギーの増加を抑制することができる。
【０１０７】
＜第２の実施形態＞
図１４を用いて、第２の実施形態に係る磁気メモリ（ＭＲＡＭ）について説明する。上記第１の実施形態では、記憶層３７Ｂが第１記憶層３７Ｂ−１および第２記憶層３７Ｂ−２の積層構造で構成された。これに対し、第２の実施形態は、記憶層３７Ｂが第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、第５記憶層３７Ｂ−５、第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８の積層構造で構成される例である。以下に、第２の実施形態について詳説する。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１０８】
［第２の実施形態における構造］
図１４は、第２の実施形態に係る記憶層３７Ｂの拡大断面図およびその磁歪定数を示すグラフである。
【０１０９】
図１４に示すように、第２の実施形態における記憶層３７Ｂは、第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、第５記憶層３７Ｂ−５、第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８が順に形成された積層体で構成される。
【０１１０】
第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、および第５記憶層３７Ｂ−５は、記憶層３７Ｂの下部側に位置し、下地層３７Ａ（または下部電極３５）上に順に形成される。
【０１１１】
第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、および第５記憶層３７Ｂ−５は、正の磁歪定数を有する（磁歪定数λ＞０）。このため、第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、および第５記憶層３７Ｂ−５は、温度が低温化することによってその体積が収縮した場合、その収縮方向に対して垂直方向に磁化されやすくなる。
【０１１２】
ここで、第４記憶層３７Ｂ−４の磁歪定数は、第３記憶層３７Ｂ−３の磁歪定数よりも小さい。また、第５記憶層３７Ｂ−５の磁歪定数は、第４記憶層３７Ｂ−４の磁歪定数よりも小さい。すなわち、下部側から上部側に向かって、その磁歪定数は段階的（不連続的）にかつ徐々に小さくなる。このため、上部側の層であるほど、そのＦｅ濃度は低く、Ｃｏおよび／またはＮｉ濃度は高くなる。
【０１１３】
第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８は、記憶層３７Ｂの上部側に位置し、第５記憶層３７Ｂ−５上に順に形成される。
【０１１４】
第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８は、負の磁歪定数を有する（磁歪定数λ＜０）。このため、第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８は、温度が低温化することによってその体積が収縮した場合、その収縮方向に磁化されやすくなる。
【０１１５】
ここで、第７記憶層３７Ｂ−７の磁歪定数は、第６記憶層３７Ｂ−６の磁歪定数よりも小さい。また、第８記憶層３７Ｂ−８の磁歪定数は、第７記憶層３７Ｂ−７の磁歪定数よりも小さい。すなわち、下部側から上部側に向かって、その磁歪定数は段階的にかつ徐々に小さくなる。このため、上部側の層であるほど、そのＦｅ濃度は低く、Ｃｏおよび／またはＮｉ濃度は高くなる。
【０１１６】
なお、第２の実施形態において、記憶層３７Ｂが６層で構成される例を示したがこれに限らない。また、磁歪定数が正である下部側および磁歪定数が負である上部側をそれぞれ３層で構成される例を示したがこれに限らない。また、下部側と上部側とで積層数が異なってもよい。
【０１１７】
また、図１４において、第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、第５記憶層３７Ｂ−５、第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８の各層間（界面）で磁歪定数が段階的に（不連続的に）変化しているがこれに限らない。第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、第５記憶層３７Ｂ−５、第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８の各層界面で磁歪定数が緩やかに変化し始め、各層界面で段階的に変化してもよい。
【０１１８】
［第２の実施形態における効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【０１１９】
さらに、第２の実施形態では、記憶層３７Ｂが第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、第５記憶層３７Ｂ−５、第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８の積層構造で構成され、上部側の層であるほどその磁歪定数は段階的にかつ徐々に小さくなる。一方、低温による記憶層３７Ｂの体積変化（収縮）量は、上部側ほど徐々に大きくなる。すなわち、下部側から上部側への体積変化量に対応するように、徐々に磁歪定数を正から負へと変化させていく。
【０１２０】
より具体的には、下部側の第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、および第５記憶層３７Ｂ−５のうち、最も体積変化の小さい第３記憶層３７Ｂ−３の磁歪定数を最も絶対値の大きい正とし、最も体積変化の大きい第５記憶層３７Ｂ−５の磁歪定数を最も絶対値の小さい正とする。これにより、低温時における、記憶層３７Ｂの下部側（第３記憶層３７Ｂ−３、第４記憶層３７Ｂ−４、および第５記憶層３７Ｂ−５）の磁化反転エネルギーの増加をより適切に制御することができる。
【０１２１】
一方、上部側の第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８のうち、最も体積変化の小さい第６記憶層３７Ｂ−６の磁歪定数を最も絶対値の小さい負とし、最も体積変化の大きい第８記憶層３７Ｂ−８の磁歪定数を最も絶対値の大きい負とする。これにより、低温時における、記憶層３７Ｂの上部側（第６記憶層３７Ｂ−６、第７記憶層３７Ｂ−７、および第８記憶層３７Ｂ−８）の磁化反転エネルギーの減少をより適切に制御することができる。
【０１２２】
＜第３の実施形態＞
図１５を用いて、第３の実施形態に係る磁気メモリ（ＭＲＡＭ）について説明する。第３の実施形態は、記憶層３７Ｂが、下部側から上部側に向かって、その磁歪定数が正から負へと連続的にかつ徐々に小さくなるグラデーション層で構成される例である。以下に、第３の実施形態について詳説する。なお、第３の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１２３】
［第３の実施形態における構造］
図１５は、第３の実施形態に係る記憶層３７Ｂの拡大断面図およびその磁歪定数を示すグラフである。
【０１２４】
図１５に示すように、第３の実施形態における記憶層３７Ｂは、その磁歪定数が徐々に変化するグラデーション層で構成される。すなわち、記憶層３７Ｂは、徐々にその組成比が変化する。
【０１２５】
記憶層３７Ｂは、下部側において正の磁歪定数を有する（磁歪定数λ＞０）。このため、記憶層３７Ｂの下部側は、温度が低温化することによってその体積が収縮した場合、その収縮方向に対して垂直方向に磁化されやすくなる。一方、記憶層３７Ｂは、上部側において負の磁歪定数を有する（磁歪定数λ＜０）。このため、記憶層３７Ｂの上部側は、温度が低温化することによってその体積が収縮した場合、その収縮方向に対して垂直方向に磁化されやすくなる。
【０１２６】
ここで、記憶層３７Ｂの磁歪定数は、下部側から上部側に向かって、正から負へと連続的にかつ徐々に小さくなる。このため、記憶層３７Ｂにおいて、下部側から上部側に向かって、そのＦｅ濃度は連続的にかつ徐々に低く、Ｃｏおよび／またはＮｉ濃度は連続的にかつ徐々に高くなる。
【０１２７】
なお、図１５において、記憶層３７Ｂの磁歪定数が直線的で連続的にかつ徐々に変化する例を示しているがこれに限らない。記憶層３７Ｂの磁歪定数が曲線的で連続的にかつ徐々に変化してもよい。
【０１２８】
［第３の実施形態における効果］
上記第３の実施形態によれば、第２の実施形態と同様の効果を得ることができる。
【０１２９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３０】
３５…下部電極、３７Ｂ…記憶層、３７Ｂ−１…第１記憶層、３７Ｂ−２…第２記憶層、３７Ｃ…トンネルバリア層、３７Ｄ…参照層。
【図１】
2014143315.tif 000003
【図２】
2014143315.tif 000004
【図３】
2014143315.tif 000005
【図４】
2014143315.tif 000006
【図５】
2014143315.tif 000007
【図６】
2014143315.tif 000008
【図７Ａ】
2014143315.tif 000009
【図７Ｂ】
2014143315.tif 000010
【図８】
2014143315.tif 000011
【図９】
2014143315.tif 000012
【図１０】
2014143315.tif 000013
【図１１Ａ】
2014143315.tif 000014
【図１１Ｂ】
2014143315.tif 000015
【図１２Ａ】
2014143315.tif 000016
【図１２Ｂ】
2014143315.tif 000017
【図１３】
2014143315.tif 000018
【図１４】
2014143315.tif 000019
【図１５】
2014143315.tif 000020