(57)【要約】【課題】基板主面に半導体チップが搭載され、半導体チップと基板裏面側との間で絶縁が確保される絶縁型の半導体装置において、低インダクタンスおよび低熱抵抗を両立する半導体装置を低コストに提供する。【解決手段】  この発明は、基板主面に半導体チップが搭載され、半導体チップと基板裏面側との間で絶縁が確保される絶縁型の半導体装置に関する。半導体装置１は、基板が多層基板３であり、多層基板３は主面と裏面とを貫通するように形成される貫通部３６を有し、多層基板３の裏面に、貫通部３６を多層基板３の裏面に投影した投影領域１０に臨ませてセラミックス基板４が取付けられ、投影領域１０に位置するセラミックス基板４の主面に半導体チップ５が取付けられたことを特徴とする。【選択図】図１
2014143265.tif 000002
【特許請求の範囲】
【請求項１】
基板主面に半導体チップが搭載され、前記半導体チップと前記基板裏面側との間で絶縁が確保される絶縁型の半導体装置において、
前記基板が多層基板であり、前記多層基板は主面と裏面とを貫通するように形成される貫通部を有し、前記多層基板の裏面に、前記貫通部を前記多層基板の裏面に投影した投影領域に臨ませてセラミックス基板が取付けられ、前記投影領域に位置する前記セラミックス基板の主面に前記半導体チップが取付けられたことを特徴とする、半導体装置。
【請求項２】
前記多層基板が多層樹脂基板である、請求項１に記載の半導体装置。
【請求項３】
前記貫通部が前記多層基板に開口若しくは切り欠きとして形成される、請求項１または２に記載の半導体装置。
【請求項４】
前記多層基板が複数の前記多層基板で構成され、前記貫通部が隣接する２枚の前記多層基板間の間隙として形成される、請求項１または２に記載の半導体装置。
【請求項５】
前記セラミックス基板の裏面に放熱板が取付けられた、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記放熱板は金属ベース板である、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、低インダクタンスおよび低熱抵抗を両立する絶縁型半導体装置に関する。
【背景技術】
【０００２】
近年ＩＧＢＴ、スーパージャンクション型のＭＯＳＦＥＴなどを搭載する半導体装置では、半導体チップの面積あたりの許容電流が大きくなっている。大電流が流れる経路には、物理的なループを持つとこの部分がインダクタンス成分として機能することがある。そうすると、スイッチング電源に使用される半導体装置では、短い時間で電流が流れたり、流れなかったりすることで、その電流が上記インダクタンス成分に起因して電圧に変化する。このような電圧が発生するとノイズとして周辺に悪影響を及ぼす虞がある。
【０００３】
低インダクタンスを実現する対策には、電流の経路に物理的なループを極力小さくすることが有効である。ループを小さくする方法としては、樹脂の多層基板の使用が好適である。
【０００４】
半導体装置は、基板の表面に現れる導体パターンや搭載される半導体チップを埃や水分から保護するために、モールド樹脂によって基板主面側がパッケージングされた形で製品化される。大電流が流れる仕様の半導体装置では、通電時に半導体チップで発生する熱を効率良く放熱させる必要がある。しかし、多層基板は高熱抵抗（低熱伝導率）の樹脂で形成されているため、それ自体に放熱効果は期待出来ない。
【０００５】
そこで半導体チップの発熱対策のために、樹脂（樹脂にガラスなどの副成分が混合された複合体も含む。）の多層基板の裏面に導体層を形成し、この裏面側導体層を、放熱板を兼ねる熱伝導率の極めて高い金属材料（銅など。）で形成されたベース板に取付けるようにしている（例えば、特許文献１参照。）。
【０００６】
また、樹脂基板に替えて低熱抵抗（高熱伝導率）のセラミックス基板を使用することも提案されている。例えば、特許文献２では、セラミックス（厳密には、セラミックスとガラスの複合体）の多層基板を使用し、この多層基板をベース板に取付けることが記載されている。これによれば、より効率良く半導体チップから生ずる熱を放熱することが出来る。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−２６１４５４号公報
【特許文献２】特開平６−１０４３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
絶縁型と呼ばれる半導体装置では、半導体チップと多層基板の裏面側との間の絶縁が完全に確保されていることも重要な要素である。
【０００９】
この点、特許文献１の半導体装置では、ビアポストと呼ばれる、多層基板を上下に貫通する導体の柱の上に半導体チップを搭載し、ビアポストを介して半導体チップとベース板とが導通することになる。このため、半導体チップとベース板との間の絶縁が十分に図れない問題がある。
【００１０】
また、特許文献２のようにセラミックス基板を使用する場合は、高価なセラミックス基板の使用量が多くなり、コストが高くなる問題がある。
【００１１】
この発明は上記課題に鑑みてなされたものであり、基板主面に半導体チップが搭載され、半導体チップと基板裏面側との間で絶縁が確保される絶縁型の半導体装置において、低インダクタンスおよび低熱抵抗を両立する半導体装置を低コストに提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明は、基板主面に半導体チップが搭載され、半導体チップと基板裏面側との間で絶縁が確保される絶縁型の半導体装置に関する。このような装置において、この発明の半導体装置は、基板が多層基板であり、多層基板は主面と裏面とを貫通するように形成される貫通部を有し、多層基板の裏面に、貫通部を多層基板の裏面に投影した投影領域に臨ませてセラミックス基板が取付けられ、投影領域に位置するセラミックス基板の主面に半導体チップが取付けられたことを特徴とする。
【００１３】
配線パターンを有するメイン基板である多層樹脂基板に、セラミックス基板を介して半導体チップが搭載される。セラミックス基板とは、セラミックスベース板の両面に金属薄膜層を有する基板である。例えば、ＤＢＣ（Direct Bonded Copper）（登録商標）基板やＡＭＣ（ActiveMetal Brazed Copper）が挙げられる。
【００１４】
多層基板主面に搭載されるべき半導体チップは、セラミックス基板の主面に取付けられる。多層基板では、インダクタンスの発生要因となる電流の経路のループが層間距離に相当する長さまで短縮される。このため、装置の小型化に加えて低インダクタンスが実現される。
【００１５】
また、半導体チップと多層基板の裏面側との間は、セラミックス基板のセラミックスベース板により絶縁が十分に図られている。そのため、セラミックス基板の面積は半導体チップよりも一回り大きい程度で十分なので、高価なセラミックス基板の使用量を減らせるため低コストである。多層基板には、安価な多層樹脂基板が好適に用いられる。
【００１６】
貫通部は、多層基板に開口もしくは切り欠きとして形成されるものが挙げられる。多層基板は２枚以上の基板を並列に配置したものであっても良い。貫通部のその他の例として、隣接する２枚の多層基板間の間隙として形成されるものであっても構わない。
【００１７】
セラミックスは、樹脂に比べて低熱抵抗である。つまり、半導体チップからの熱は、セラミックス基板に伝熱され、多層基板の裏面側へ伝熱して効率良く放熱することが出来る。放熱効率は、このセラミックス基板の裏面に放熱板を取付けることにより、さらに向上する。
【発明の効果】
【００１８】
この発明によれば、基板主面に半導体チップが搭載され、半導体チップと基板裏面側との間で絶縁が確保される絶縁型の半導体装置において、低インダクタンスおよび低熱抵抗を両立する半導体装置を低コストに提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】この発明の一実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００２０】
この発明の半導体装置は、半導体チップと基板裏面側との間で絶縁が確保される絶縁型と呼ばれるタイプの半導体装置に関する。具体的構成を以下に説明する。
【００２１】
この発明の実施形態に係る半導体装置を図１を参照しながら説明する。本実施形態に係る半導体装置１は、放熱板２、多層基板３、セラミックス基板４、および半導体チップ５およびモールド樹脂６を備える。
【００２２】
放熱板２は、熱伝導率の高い材料で形成された板状部材であり、その材料は金属が用いられ、特に銅が好適に用いられる。放熱板２は半導体装置１のベース板を兼ねており、半導体装置１に機械的強度を持たせるためにある程度の厚みを有する。放熱板２は、後述するセラミックス基板４の裏面の導体層４３に取付けられる。
【００２３】
多層基板３の材質は問わないが、安価な樹脂を使用した多層樹脂基板を好適に用いることが出来る。多層基板３は、配線パターンが形成されたり、或いは配線パターンを有しないベタの導体層を複数有する基板である。この発明で定義される多層基板３の最もシンプルな構造は２層の樹脂基板である。
【００２４】
本実施形態では、図１に示すように、多層基板３は、主面（同図では上面。）および裏面（同図では下面。）にそれぞれ導体層３１，３３を有する２層樹脂基板を例示している。さらに本実施形態では、主面の導体層３１は所定の配線パターンが形成されているが、裏面の導体層３３は特別な配線パターンを持たないベタの導体層として形成されている。主面の導体層３１は、アイランド３１Ｂを有する。
【００２５】
多層基板３は、主面と裏面とを貫通するように形成される貫通部３６を有する。貫通部３６は、多層基板３に開口もしくは切り欠きとして形成されるものが挙げられる。多層基板３は２枚以上の基板を並列に配置したものであっても良い。貫通部３６のその他の例としては、隣接する２枚の多層基板３間の間隙として形成されるものであっても構わない。貫通部３６の平面サイズは、半導体チップ５をその内側に配置できるように、半導体チップ５の実装面積よりも大きなサイズに設定される。
【００２６】
また、多層基板３には、貫通部３６から離れた箇所に導体の柱であるビアポスト３５が貫通している。ビアポスト３５は、主面側で導体層３１のアイランド３１Ｂに連結されるともに、裏面側で導体層３３に連結されている。ビアポスト３５は、一本の極太のビアポストで構成されていても良いし、多数本の細いビアポストの集合体で構成されていても良い。なお、本例ではビアポスト３５により表面と裏面の配線パターンを接続しているが、半導体チップ５のような発熱部品が搭載されていない部分は単に配線パターンが導通できれば良い。そのため、必ずしもビアポスト３５が必要なわけではなく、電流が小さい場合は電流密度に併せて、孔の表面にめっきが施されたスルーホール３５’としてもよく、スルーホール３５’にディスクリート部品等を挿入したり、スルーホール３５’に半田を充填するなど、通常の樹脂基板として使用すればよい。
【００２７】
セラミックス基板４は、セラミックスベース板４１の両面に金属薄膜層からなる導体層４２，４３を有する基板である。例えば、ＤＢＣ（Direct Bonded Copper）（登録商標）基板やＡＭＣ（ActiveMetal Brazed Copper）が挙げられる。本実施形態では、導体層４２，４３はともに配線パターンを持たないベタの導体層として形成されているが、この限りではない。
【００２８】
半導体チップ５は、導電性接合剤８を用いてセラミックス基板４の主面の導体層４２に取付けられる。セラミックス基板４は、導電性接合剤８を用いてセラミックス基板４の裏面の導体層４３に取付けられる。導電性接合剤８は熱伝導性にも優れる。
【００２９】
このとき、セラミックス基板４は貫通部３６を多層基板３の裏面に投影した投影領域１０に臨ませて取付けられる。「臨ませて」とは、必ずしも図示の如くセラミックス基板４が投影領域１０を跨いで設置される必要はなく、半導体チップ５を安定して取付けられる程度の平面サイズでセラミックス基板４が部分的に投影領域１０の内側に位置していれば十分であることを意味している。
【００３０】
セラミックス基板４はいわば半導体チップ５の台座であり、半導体チップ５と多層基板３の裏面側との絶縁をこのセラミックス基板４によって確保している。
【００３１】
半導体チップ５は、多層基板３の配線パターンとワイヤボンディングを介して接続される。半導体チップ５として例えばバイポーラ型のチップが用いられる場合、図示の如く１本のワイヤ７で多層基板３の主面の配線パターンと接続される。また、半導体チップ５の被実装面の電極はセラミックス基板４の主面の導体層４２および導電性接合剤８を介して多層基板３の裏面の導体層３３に接続される。本実施形態では、図示の如く、多層基板３の裏面の導体層３３はビアポスト３５を介して主面の導体層３１のアイランド３１Ｂに接続されている。結局、半導体チップ５は１本のワイヤ７と、セラミックス基板４、導体層３３およびビアポスト３５を用いて多層基板３の主面の配線パターンに接続されることになる。
【００３２】
多層基板３の主面側は、半導体チップ５を埃や水分から保護するために、モールド樹脂６で被覆される。さらに、セラミックス基板４が配置された、放熱板２と多層基板３との間の隙間にもモールド樹脂６が封入されている。高価なセラミックスの使用量を減らすために、セラミックス基板４は多層基板３に比べてサイズが小さいものを採用しているので、モールド樹脂６によってその隙間を埋めて製品の外形を整えている。このようにモールド樹脂６により、半導体装置１はパッケージングされる。
【００３３】
以上説明したように、この発明に係る半導体装置１では、多層基板３主面に搭載されるべき半導体チップ５は、セラミックス基板４の主面に取付けられる。多層基板３では、インダクタンスの発生要因となる電流の経路のループが層間距離に相当する長さまで短縮される。このため、装置の小型化に加えて低インダクタンスが実現される。
【００３４】
また、半導体チップ５と多層基板３の裏面側との間は、セラミックス基板４のセラミックスベース板４１により絶縁が十分に図られている。高価なセラミックス基板４の使用量を減らせるため低コストである。
【００３５】
セラミックスは、樹脂に比べて低熱抵抗である。つまり、半導体チップ５からの熱は、セラミックス基板４に伝熱され、多層基板３の裏面側へ伝熱して効率良く放熱することが出来る。
【００３６】
したがって、この発明によれば、基板主面に半導体チップが搭載され、半導体チップと基板裏面側との間で絶縁が確保される絶縁型の半導体装置において、低インダクタンスおよび低熱抵抗を両立する半導体装置を低コストに提供することが可能となる。
【００３７】
上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、この発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００３８】
１…半導体装置
２…放熱板
３…多層基板
４…セラミックス基板
５…半導体チップ
６…モールド樹脂
７…ワイヤ
８…導電性接合剤
１０…投影領域
３１，３３…導体層
３１Ｂ…アイランド
３５…ビアポスト
３６…貫通部
４１…セラミックスベース板
４２，４３…導体層
【図１】
2014143265.tif 000003