(57)【要約】【課題】１次側回路と２次側回路との間の電力変換効率の低下を抑えることができる、電力変換装置を提供すること。【解決手段】１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有する電源回路を複数備え、前記電源回路は、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差に応じて変化する電力が入出力される、電力変換装置であって、第１の電源回路と、前記第１の電源回路の出力側を入力側とする第２の電源回路と、前記第１の電源回路の位相差と前記第２の電源回路の位相差とを制御することによって、前記第１の電源回路の出力電力から前記第２の電源回路の入力電力を減じた余電力を調整する制御部とを備えることを特徴とする、電力変換装置。【選択図】図１
2014230374.tif 000002
【特許請求の範囲】
【請求項１】
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有する電源回路を複数備え、
前記電源回路は、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差に応じて変化する電力が入出力される、電力変換装置であって、
第１の電源回路と、
前記第１の電源回路の出力側を入力側とする第２の電源回路と、
前記第１の電源回路の位相差と前記第２の電源回路の位相差とを制御することによって、前記第１の電源回路の出力電力から前記第２の電源回路の入力電力を減じた余電力を調整する制御部とを備えることを特徴とする、電力変換装置。
【請求項２】
前記第２の電源回路は、前記第１の電源回路の入力側を出力側とする、請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、前記第１の電源回路の位相差を動かす範囲を限定して、前記第２の電源回路の位相差を調整する、請求項１又は２に記載の電力変換装置。
【請求項４】
前記制御部は、前記第１の電源回路の位相差を一定値に固定して、前記第２の電源回路の位相差を調整する、請求項１から３のいずれか一項に記載の電力変換装置。
【請求項５】
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有する電源回路に入力される電力を変換する電力変換方法であって、
前記電源回路に入出力される電力は、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差に応じて変化するものであり、
第１の電源回路の位相差と、前記第１の電源回路の出力側を入力側とする第２の電源回路の位相差とを制御することによって、前記第１の電源回路の出力電力から前記第２の電源回路の入力電力を減じた余電力を調整することを特徴とする、電力変換方法。
【請求項６】
所定の条件に基づいて、前記第２の電源回路の入力側を前記第１の電源回路の出力側に変更する、請求項５に記載の電力変換方法。
【請求項７】
前記１次側回路と前記２次側回路との間の電力変換効率の大きさに基づいて、前記第２の電源回路の入力側を前記第１の電源回路の出力側に変更する、請求項６に記載の電力変換方法。
【請求項８】
前記第１の電源回路の位相差と前記第２の電源回路の位相差のいずれか一方の大きさに基づいて、前記第２の電源回路の入力側を前記第１の電源回路の出力側に変更する、請求項６に記載の電力変換方法。
【請求項９】
前記第１の電源回路の出力電力と前記第２の電源回路の出力電力とを合わせた合計電力の目標値の大きさに基づいて、前記第２の電源回路の入力側を前記第１の電源回路の出力側に変更する、請求項６に記載の電力変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次側回路と、前記１次側回路と変圧器を介して磁気結合する２次側回路とを有する電源回路を備えた電力変換装置、及び該電源回路に入力される電力を変換する電力変換方法に関する。
【背景技術】
【０００２】
従来、１次側回路のスイッチングと２次側回路のスイッチングとの位相差を変更することによって、１次側回路と２次側回路との間の電力伝送量を調整可能な、電力変換装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、１次側回路のスイッチングと２次側回路のスイッチングとの位相差の絶対値が小さくなると、１次側回路と２次側回路のうち一方の回路に入力される電力と他方の回路から出力される電力との比である電力変換効率が低下する。そこで、１次側回路と２次側回路との間の電力変換効率の低下を抑えることができる、電力変換装置及び電力変換方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有する電源回路を複数備え、
前記電源回路は、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差に応じて変化する電力が入出力される、電力変換装置であって、
第１の電源回路と、
前記第１の電源回路の出力側を入力側とする第２の電源回路と、
前記第１の電源回路の位相差と前記第２の電源回路の位相差とを制御することによって、前記第１の電源回路の出力電力から前記第２の電源回路の入力電力を減じた余電力を調整する制御部とを備えることを特徴とする、電力変換装置が提供される。
【０００６】
また、上記目的を達成するため、
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを有する電源回路に入力される電力を変換する電力変換方法であって、
前記電源回路に入出力される電力は、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差に応じて変化するものであり、
第１の電源回路の位相差と、前記第１の電源回路の出力側を入力側とする第２の電源回路の位相差とを制御することによって、前記第１の電源回路の出力電力から前記第２の電源回路の入力電力を減じた余電力を調整することを特徴とする、電力変換方法が提供される。
【発明の効果】
【０００７】
１次側回路と２次側回路との間の電力変換効率の低下を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】電力変換装置の実施形態である電源装置の構成例を示したブロック図
【図２】電源回路の構成例を示した回路図
【図３】制御部の構成例を示したブロック図
【図４】１次側回路及び２次側回路のスイッチング例を示したタイミングチャート
【図５】位相差とポート電力と電力変換効率との関係図
【図６】電力変換方法の一例を示したフローチャート
【発明を実施するための形態】
【０００９】
＜電源装置１０１の構成＞
図１は、電力変換装置の実施形態である電源装置１０１の構成例を示したブロック図である。電源装置１０１は、例えば、第１の電源回路１１と、第２の電源回路１２と、制御部５０と、センサ部７０とを備えた電源システムである。電源装置１０１は、例えば、自動車等の車両に搭載され、車載の各負荷に配電するシステムである。
【００１０】
電源装置１０１は、例えば、１次側高電圧系負荷６１ａが接続される第１入出力ポート６０ａと、１次側低電圧系負荷６１ｃ及び１次側低電圧系電源６２ｃが接続される第２入出力ポート６０ｃとを、１次側ポートとして有している。１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷６１ｃに電力を供給する。また、１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷６１ａに、電源回路１１，１２に構成される１次側変換回路２０（図２にて後述）によって昇圧された電力を供給する。１次側低電圧系電源６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。
【００１１】
電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び２次側高電圧系電源６２ｂが接続される第３入出力ポート６０ｂと、２次側低電圧系負荷６１ｄが接続される第４入出力ポート６０ｄとを、２次側ポートとして有している。２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する。また、２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに、電源回路１１，１２に構成される２次側変換回路３０（図２にて後述）によって降圧された電力を供給する。２次側高電圧系電源６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。
【００１２】
電源装置１０１は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートが選択され、当該２つの入出力ポートの間で電力変換を行う機能を有する電力変換装置である。第１入出力ポート６０ａは、第１入出力ポート６０ａに対して並列に接続された電源回路１１，１２に共通の入出力ノードであって、入出力が兼用可能なものである。上述の他の３つの入出力ポートも同様である。
【００１３】
電源装置１０１は、第１及び第２入出力ポート６０ａ，６０ｃと第３及び第４入出力ポート６０ｂ，６０ｄとの間で、互いに並列に接続された２つの電源回路１１，１２を備えたＤＣ−ＤＣコンバータである。このように複数の電源回路を冗長的に備えることによって、各負荷６１ａ，６１ｂ，６１ｃ，６１ｄに対して供給可能な出力電力を増やしたり、複数の電源回路のうちの一部の電源回路が故障した際のフェールセーフ性能を向上させたりすることができる。
【００１４】
ポート電力Ｐａ，Ｐｃ，Ｐｂ，Ｐｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電力（入力電力又は出力電力）である。電源回路１１において入力又は出力されるポート電力Ｐａ１，Ｐｃ１，Ｐｂ１，Ｐｄ１は、それぞれ、第１入出力ポート６０ａに接続される第１入出力ポート６３ａ，第２入出力ポート６０ｃに接続される第２入出力ポート６３ｃ，第３入出力ポート６０ｂに接続される第３入出力ポート６３ｂ，第４入出力ポート６０ｄに接続される第４入出力ポート６３ｄにおける電力である。電源回路１２において入力又は出力されるポート電力Ｐａ２，Ｐｃ２，Ｐｂ２，Ｐｄ２は、それぞれ、第１入出力ポート６０ａに接続される第１入出力ポート６４ａ，第２入出力ポート６０ｃに接続される第２入出力ポート６４ｃ，第３入出力ポート６０ｂに接続される第３入出力ポート６４ｂ，第４入出力ポート６０ｄに接続される第４入出力ポート６４ｄにおける電力である。
【００１５】
ポート電圧Ｖａ，Ｖｃ，Ｖｂ，Ｖｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電圧（入力電圧又は出力電圧）である。電源回路１１において入力又は出力されるポート電圧Ｖａ１，Ｖｃ１，Ｖｂ１，Ｖｄ１は、それぞれ、第１入出力ポート６３ａ，第２入出力ポート６３ｃ，第３入出力ポート６３ｂ，第４入出力ポート６３ｄにおける電圧である。電源回路１２において入力又は出力されるポート電圧Ｖａ２，Ｖｃ２，Ｖｂ２，Ｖｄ２は、それぞれ、第１入出力ポート６４ａ，第２入出力ポート６４ｃ，第３入出力ポート６４ｂ，第４入出力ポート６４ｄにおける電圧である。
【００１６】
ポート電流Ｉａ，Ｉｃ，Ｉｂ，Ｉｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電流（入力電流又は出力電流）である。電源回路１１において入力又は出力されるポート電流Ｉａ１，Ｉｃ１，Ｉｂ１，Ｉｄ１は、それぞれ、第１入出力ポート６３ａ，第２入出力ポート６３ｃ，第３入出力ポート６３ｂ，第４入出力ポート６３ｄにおける電流である。電源回路１２において入力又は出力されるポート電流Ｉａ２，Ｉｃ２，Ｉｂ２，Ｉｄ２は、それぞれ、第１入出力ポート６４ａ，第２入出力ポート６４ｃ，第３入出力ポート６４ｂ，第４入出力ポート６４ｄにおける電圧である。
【００１７】
電源装置１０１は、第１入出力ポート６０ａに設けられるキャパシタＣ１と、第２入出力ポート６０ｃに設けられるキャパシタＣ３と、第３入出力ポート６０ｂに設けられるキャパシタＣ２と、第４入出力ポート６０ｄに設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
【００１８】
キャパシタＣ１は、第１入出力ポート６０ａの高電位側の端子６０２と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６０４との間に挿入される。キャパシタＣ３は、第２入出力ポート６０ｃの高電位側の端子６０６と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６０４との間に挿入される。キャパシタＣ２は、第３入出力ポート６０ｂの高電位側の端子６０８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６１０との間に挿入される。キャパシタＣ４は、第４入出力ポート６０ｄの高電位側の端子６１２と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６１０との間に挿入される。
【００１９】
キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は、電源装置１０１の内部に設けられてもよいし、電源装置１０１の外部に設けられてもよい。
【００２０】
図２は、電源回路１１の構成例を示した回路図である。次に、電源回路１１の構成を図１も参照して説明する。なお、電源回路１２の回路構成は、電源回路１１と同一でよいため、その説明を省略する。
【００２１】
電源回路１１は、１次側変換回路２０と、２次側変換回路３０とを含んで構成された電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、１次側磁気結合リアクトル２０４及び２次側磁気結合リアクトル３０４を介して接続され、且つ、変圧器４００（センタータップ式変圧器）で磁気結合されている。
【００２２】
１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポート６３ａと、第２入出力ポート６３ｃとを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２３】
１次側フルブリッジ回路２００は、第１入出力ポート６０ａ，６３ａの高電位側の端子６２０，６１３に接続される１次側正極母線２９８と、第１入出力ポート６０ａ，６３ａ及び第２入出力ポート６０ｃ，６３ｃの低電位側の端子６０４，６１４に接続される１次側負極母線２９９とを有している。
【００２４】
１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。
【００２５】
１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００２６】
中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。
【００２７】
第１入出力ポート６０ａ，６３ａは、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポート６０ａ（６３ａ）は、端子６０２と端子６０４（端子６１３と端子６１４）とを含んで構成される。第２入出力ポート６０ｃ，６３ｃは、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポート６０ｃ（６３ｃ）は、端子６０４と端子６０６（端子６１４と端子６１６）とを含んで構成される。
【００２８】
センタータップ２０２ｍは、第２入出力ポート６０ｃ，６３ｃの高電位側の端子６０６，６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。
【００２９】
２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポート６３ｂと、第４入出力ポート６３ｄとを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００３０】
２次側フルブリッジ回路３００は、第３入出力ポート６０ｂ，６３ｂの高電位側の端子６０８，６１８に接続される２次側正極母線３９８と、第３入出力ポート６０ｂ，６３ｂ及び第４入出力ポート６０ｄ，６３ｄの低電位側の端子６１０，６２０に接続される２次側負極母線３９９とを有している。
【００３１】
２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。
【００３２】
２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第２アーム回路３１１の中点３１１ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００３３】
中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。
【００３４】
第３入出力ポート６０ｂ，６３ｂは、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポート６０ｂ（６３ｂ）は、端子６０８と端子６１０（端子６１８と端子６２０）とを含んで構成される。第４入出力ポート６０ｄ，６３ｄは、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポート６０ｄ（６３ｄ）は、端子６２０と端子６２２（端子６２０と端子６２２）とを含んで構成される。
【００３５】
センタータップ３０２ｍは、第４入出力ポート６０ｄ，６３ｄの高電位側の端子６１２，６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。
【００３６】
図１において、電源装置１０１は、センサ部７０を備えている。センサ部７０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙを所定の検出周期で検出し、その検出した入出力値Ｙに対応する検出値Ｙｄを制御部５０に対して出力する検出手段である。検出値Ｙｄは、入出力電圧を検出して得られた検出電圧でもよいし、入出力電流を検出して得られた検出電流でもよいし、入出力電力を検出して得られた検出電力でもよい。センサ部７０は、電源回路１１，１２の内部に備えられても外部に備えられてもよい。
【００３７】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに生ずる入出力電圧を検出する電圧検出部を有している。センサ部７０は、例えば、入出力電圧Ｖａと入出力電圧Ｖｃの少なくとも一方の検出電圧を１次側電圧検出値として出力する１次側電圧検出部と、入出力電圧Ｖｂと入出力電圧Ｖｄの少なくとも一方の検出電圧を２次側電圧検出値として出力する２次側電圧検出部とを有している。
【００３８】
センサ部７０の電圧検出部は、例えば、少なくとも一つのポートの入出力電圧値をモニタする電圧センサと、該電圧センサによってモニタされた入出力電圧値に対応する検出電圧を制御部５０に対して出力する電圧検出回路とを有している。
【００３９】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに流れる入出力電流を検出する電流検出部を有している。センサ部７０は、例えば、入出力電流Ｉａと入出力電流Ｉｃの少なくとも一方の検出電流を１次側電流検出値として出力する１次側電流検出部と、入出力電流Ｉｂと入出力電流Ｉｄの少なくとも一方の検出電流を２次側電流検出値として出力する２次側電流検出部とを有している。
【００４０】
センサ部７０の電流検出部は、例えば、少なくとも一つのポートの入出力電流値をモニタする電流センサと、該電流センサによってモニタされた入出力電流値に対応する検出電流を制御部５０に対して出力する電流検出回路とを有している。
【００４１】
電源装置１０１は、制御部５０を備えている。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。制御部５０は、電源回路１１，１２の内部に備えられても外部に備えられてもよい。
【００４２】
制御部５０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙの検出値Ｙｄが、該ポートに設定された目標値Ｙｏに収束するように、電源回路１１，１２それぞれによる電力変換動作をフィードバック制御する。目標値Ｙｏは、例えば、各入出力ポートに接続される負荷（例えば、１次側低電圧系負荷６１ｃ等）毎に規定される駆動条件に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。目標値Ｙｏは、電力がポートから出力されるときには出力目標値として機能し、電力がポートに入力されるときには入力目標値として機能し、目標電圧値Ｙｖｏでもよいし、目標電流値Ｙｉｏでもよいし、目標電力値Ｙｐｏでもよい。
【００４３】
制御部５０は、例えば、目標値Ｙｏと入出力値Ｙの検出値Ｙｄとの偏差が零になるように、電源回路１１，１２それぞれの入出力ポート６３ａ〜６３ｄ，６４ａ〜６４ｄにおける入出力電力を制御する。
【００４４】
また、制御部５０は、１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して伝送される伝送電力Ｑが、設定された目標伝送電力Ｑｏに収束するように、電源回路１１，１２それぞれによる電力変換動作をフィードバック制御する。伝送電力は、電力伝送量とも呼ばれる。目標伝送電力Ｑｏは、例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。
【００４５】
制御部５０は、所定の制御パラメータＸの値を変化させることによって、電源回路１１，１２それぞれで行われる電力変換動作をフィードバック制御し、電源回路１１，１２それぞれの入出力ポート６３ａ〜６３ｄ，６４ａ〜６４ｄにおける入出力電力を調整できる。これにより、電源装置１０１の第１乃至第４の各入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄにおける入出力値Ｙを調整できる。主な制御パラメータＸとして、位相差φ及びデューティ比Ｄ（オン時間δ）の２種類の制御変数が挙げられる。
【００４６】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比Ｄ（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。
【００４７】
これらの２つの制御パラメータＸは、互いに独立に制御されることが可能である。制御部５０は、位相差φ及びデューティ比Ｄ（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１１，１２それぞれの入出力ポート６３ａ〜６３ｄ，６４ａ〜６４ｄにおける入出力電力を変化させる。これにより、電源装置１０１の各入出力ポート６０ａ〜６０ｄにおける入出力値Ｙを変化させる。
【００４８】
図３は、制御部５０のブロック図である。制御部５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御部５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。
【００４９】
電力変換モード決定処理部５０２は、例えば、所定の外部信号（例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差を表す信号）に基づいて、次に述べる電源装置１０１の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポート６０ａから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＡと、第１入出力ポート６０ａから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＢと、第１入出力ポート６０ａから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＣがある。
【００５０】
そして、第２入出力ポート６０ｃから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＤと、第２入出力ポート６０ｃから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＥと、第２入出力ポート６０ｃから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＦがある。
【００５１】
さらに、第３入出力ポート６０ｂから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＧと、第３入出力ポート６０ｂから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＨと、第３入出力ポート６０ｂから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＩがある。
【００５２】
それから、第４入出力ポート６０ｄから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＪと、第４入出力ポート６０ｄから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＫと、第４入出力ポート６０ｄから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＬがある。
【００５３】
位相差φ決定処理部５０４は、電源装置１０１をＤＣ−ＤＣコンバータとして機能させるために、１次側変換回路２０と２次側変換回路３０との間でのスイッチング素子のスイッチング周期運動の位相差φを設定する機能を有する。
【００５４】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。
【００５５】
１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。
【００５６】
２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。
【００５７】
＜電源装置１０１の動作＞
上記電源装置１０１の動作について、図１乃至図３を用いて説明する。例えば、電源回路１１の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御部５０の電力変換モード決定処理部５０２は、電源回路１１の電力変換モードをモードＦとして決定する。このとき、第２入出力ポート６３ｃに入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧の電力が電源回路１１のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポート６３ｂ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポート６３ｄから出力される。
【００５８】
ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポート６３ｃと第１入出力ポート６３ａについて着目すると、第２入出力ポート６３ｃの端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポート６３ａに接続されているため、第２入出力ポート６３ｃの端子６１６と第１入出力ポート６３ａとの間には昇降圧回路が取り付けられていることとなる。
【００５９】
さらに、第２入出力ポート６３ｃの端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポート６３ａに接続されているため、第２入出力ポート６３ｃの端子６１６と第１入出力ポート６３ａとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポート６３ｄの端子６２２と第３入出力ポート６３ｂとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。
【００６０】
次に、電源回路１１のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポート６３ａと第３入出力ポート６３ｂについて着目すると、第１入出力ポート６３ａには、１次側フルブリッジ回路２００が接続され、第３入出力ポート６３ｂは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが結合係数ｋＴで磁気結合することで、変圧器４００が巻き数１：Ｎのセンタータップ式変圧器として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００でのスイッチング素子のスイッチング周期運動の位相差φを調整することで、第１入出力ポート６３ａに入力された電力を変換して第３入出力ポート６３ｂに伝送させ、あるいは、第３入出力ポート６３ｂに入力された電力を変換して第１入出力ポート６３ａに伝送させることができる。
【００６１】
図４は、制御部５０の制御によって、電源回路１１に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図４において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図４において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００６２】
ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。
【００６３】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１１＝２次側オン時間δ１２＝時間値α）。
【００６４】
１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポート６３ａと第２入出力ポート６３ｃとの間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポート６３ｂと第４入出力ポート６３ｄとの間の変圧比である。
【００６５】
したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポート６３ｃの電圧／第１入出力ポート６３ａの電圧
＝δ１１／Ｔ＝α／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポート６３ｄの電圧／第３入出力ポート６３ｂの電圧
＝δ１２／Ｔ＝α／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝α／Ｔ）である。
【００６６】
なお、図４のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ１２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。
【００６７】
また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力伝送量Ｑを調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。
【００６８】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との間でのスイッチングタイミングのずれであり、１次側第２アーム回路２１１と２次側第２アーム回路３１１との間でのスイッチングタイミングのずれである。それらのずれは互いに等しいまま制御される。つまり、Ｕ１とＵ２の位相差φ及びＶ１とＶ２の位相差φは、同じ値に制御される。
【００６９】
したがって、例えば、電源回路１１の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポート６３ｃに入力された電圧を昇圧して第１入出力ポート６３ａに出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポート６３ｂに入力された電圧を降圧して第４入出力ポート６３ｄに出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポート６３ａに入力された電力を所望の電力伝送量Ｑで第３入出力ポート６３ｂに伝送するための位相差φを設定する。
【００７０】
１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。
【００７１】
２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。
【００７２】
上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電源回路１１を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。
【００７３】
このような制御が、電源回路１１と電源回路１２の両方に対して実行される。制御部５０は、入出力値Ｙの検出値Ｙｄが目標値Ｙｏに追従するように、電源回路１１，１２のうち少なくとも一つの電源回路のデューティ比Ｄ及び位相差φを変化させる。
【００７４】
制御部５０により位相差φに応じて調整される伝送電力Ｑ（電力伝送量Ｑともいう）は、１次側変換回路２０と２次側変換回路３０において一方の変換回路から他方の変換回路に変圧器４００を介して送られる電力であり、
Ｑ＝（Ｎ×Ｖａ×Ｖｂ）／（π×ω×Ｌ）×Ｆ（Ｄ，φ）
・・・式１
で表される。
【００７５】
なお、Ｎは、変圧器４００の巻き数比、Ｖａは、第１入出力ポート６０ａの入出力電圧、Ｖｂは、第３入出力ポート６０ｂの入出力電圧、πは円周率、ω（＝２π×ｆ＝２π／Ｔ）は１次側変換回路２０及び２次側変換回路３０のスイッチングの角周波数、ｆは、１次側変換回路２０及び２次側変換回路３０のスイッチング周波数、Ｔは、１次側変換回路２０及び２次側変換回路３０のスイッチング周期、Ｌは、磁気結合リアクトル２０４，３０４と変圧器４００の電力伝送に関わる等価インダクタンス、Ｆ（Ｄ，φ）は、デューティ比Ｄと位相差φを変数とする関数であり、デューティ比Ｄに依存せずに、位相差φが増加するにつれて単調増加する変数である。デューティ比Ｄ及び位相差φは、所定の上下限値に挟まれた範囲内で変化するように設計された制御パラメータである。
【００７６】
制御部５０は、例えば、１次側ポートと２次側ポートのうち少なくとも一つの所定のポートにおけるポート電圧Ｖｐが目標ポート電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｑを調整する。したがって、当該所定のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを変化させることにより伝送電力Ｑを調整することによって、ポート電圧Ｖｐが目標ポート電圧Ｖｏに対して落ち込むことを防止できる。
【００７７】
例えば、制御部５０は、１次側ポートと２次側ポートのうち伝送電力Ｑの伝送先である片方のポートにおけるポート電圧Ｖｐが目標ポート電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｑを調整する。したがって、伝送電力Ｑの伝送先のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを上昇変化させることにより伝送電力Ｑを増加方向に調整することによって、ポート電圧Ｖｐが目標ポート電圧Ｖｏに対して落ち込むことを防止できる。
【００７８】
ところで、式１によれば、電源回路１１の位相差φが増加するにつれて、電源回路１１における１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して入出力される伝送電力Ｑは単調増加する。そのため、電源回路１１における１次側変換回路２０と２次側変換回路３０に構成される入出力ポート６３ａ〜６３ｄで入力又は出力されるポート電力Ｐａ１，Ｐｃ１，Ｐｂ１，Ｐｄ１も、電源回路１１での伝送電力Ｑが単調増加するにつれて単調増加する。電源回路１２の位相差φが増加する場合も同様に、電源回路１２における１次側変換回路２０と２次側変換回路３０に構成される入出力ポート６４ａ〜６４ｄで入力又は出力されるポート電力Ｐａ２，Ｐｃ２，Ｐｂ２，Ｐｄ２も、電源回路１２での伝送電力Ｑが単調増加するにつれて単調増加する。
【００７９】
図５は、位相差φとポート電力Ｐと効率ηとの関係を示したグラフである。ポート電力Ｐは、１次側変換回路２０の１次側ポートで入力又は出力される電力、又は、２次側変換回路３０の２次側ポートで入力又は出力される電力を表す。１次側変換回路２０の１次側ポートとは、電源回路１１の場合、第１入出力ポート６３ａと第２入出力ポート６３ｃであり、電源回路１２の場合、第１入出力ポート６４ａと第２入出力ポート６４ｃである。２次側変換回路３０の２次側ポートとは、電源回路１１の場合、第３入出力ポート６３ｂと第４入出力ポート６３ｄであり、電源回路１２の場合、第３入出力ポート６４ｂと第４入出力ポート６４ｄである。
【００８０】
効率ηは、１次側変換回路２０の１次側ポートと２次側変換回路３０の２次側ポートとの間の電力変換効率であり、入力電力に対する出力電力の比で表される。１次側ポートと２次側ポートのうち、一方のポートに入力される入力電力をＰｉｎ、他方のポートから出力される出力電力をＰｏｕｔ、一方のポートに入力される入力電圧をＶｉｎ、他方のポートから出力される出力電圧をＶｏｕｔ、一方のポートに入力される入力電流をＩｉｎ、他方のポートから出力される出力電流をＩｏｕｔと定義すると、効率ηは、
η＝Ｐｏｕｔ／Ｐｉｎ
＝（Ｖｏｕｔ×Ｉｏｕｔ）／（Ｖｉｎ×Ｉｉｎ）
・・・式２
と表すことができる。
【００８１】
例えば、図１，２において、第３入出力ポート６３ｂに入力されるポート電力Ｐｂ１を変換して第１入出力ポート６３ａに変換後の電力Ｐａ１を出力し、第１入出力ポート６３ａの電力Ｐａ１を変換して第２入出力ポート６３ｃに変換後の電力Ｐｃ１を出力する場合、電源回路１１の効率ηは、式２によれば、
η＝（Ｖａ１×Ｉａ１＋Ｖｃ１×Ｉｃ１）／（Ｖｂ１×Ｉｂ１）
・・・式３
と表すことができる。なお、式３は、第４入出力ポート６０ｄ，６３ｄ，６４ｄを使用しない場合の式であり、第４入出力ポート６０ｄ，６３ｄ，６４ｄにおいて入出力される電力は零とする（例えば、２次側低電圧系負荷６１ｄ及びキャパシタＣ４の構成が無い）。
【００８２】
しかしながら、電源回路１１，１２は、図５に示されるように、位相差φの絶対値が小さいほど（言い換えれば、位相差φに応じて変化するポート電力Ｐが小さいほど）、効率ηが低下することがある。
【００８３】
そこで、制御部５０は、電源回路１１，１２それぞれの位相差φを制御することによって、電源回路１１の出力電力Ｐｏｕｔから、電源回路１１の出力側を入力側とする電源回路１２の入力電力Ｐｉｎを減じた余電力Ｐｒ（＝Ｐｏｕｔ−Ｐｉｎ）を調整する（図１参照）。電源回路１２は、電源回路１１における１次側変換回路２０と２次側変換回路３０のうち出力側の変換回路の出力電力Ｐｏｕｔの一部を入力電力Ｐｉｎとしている。入力電力Ｐｉｎは、出力電力Ｐｏｕｔよりも小さい。
【００８４】
したがって、制御部５０は、電源回路１１の位相差φを大きくして電源回路１１の出力電力Ｐｏｕｔを大きくし、且つ、電源回路１２の位相差φを大きくして電源回路１２の入力電力Ｐｉｎを大きくしても、電源装置１０１から出力される余電力Ｐｒを小さくすることができる。このように、電源回路１１と電源回路１２に共通の入出力ポートから出力される余電力Ｐｒが比較的小さくても、電源回路１１，１２それぞれの位相差φを大きくできるため、電源回路１１，１２それぞれの効率ηが位相差φの減少により低下することを抑えることができる。
【００８５】
図１には、電源回路１１の出力電力Ｐｏｕｔが、第１入出力ポート６３ａから出力されるポート電力Ｐａ１と第２入出力ポート６３ｃから出力されるポート電力Ｐｃ１とを合わせた合計電力である場合が例示されている。また、電源回路１２の入力電力Ｐｉｎが、第１入出力ポート６４ａに入力されるポート電力Ｐａ２と第２入出力ポート６４ｃに入力されるポート電力Ｐｃ２とを合わせた合計電力である場合が例示されている。
【００８６】
仮に、電源回路１１，１２のいずれの１次側ポートも出力ポートとして設定されている場合を考える。この場合、電源回路１１の１次側ポート６３ａ，６３ｃからの出力電力Ｐｏｕｔ１と電源回路１２の１次側ポート６４ａ，６４ｃからの出力電力Ｐｏｕｔ２とを合わせた合計電力Ｐｓが、電源装置１０１の１次側ポート６０ａ，６０ｃから出力される。制御部５０は、合計電力Ｐｓの目標値である目標電力値Ｙｐｏが低下するにつれて、位相差φを小さく制御する。制御部５０は、図５に示されるように、電源回路１１，１２の位相差φをいずれもφ１に制御することによって、出力電力Ｐｏｕｔ１，Ｐｏｕｔ２をいずれもＰ１とすることができる。これにより、合計電力Ｐｓ（＝Ｐｏｕｔ１＋Ｐｏｕｔ２＝Ｐ１＋Ｐ１）を、低下した目標電力値Ｙｐｏに収束させることができる。しかしながら、位相差φがφ１に小さくなると、電源回路１１，１２の効率ηはη１に低下する。
【００８７】
これに対し、制御部５０は、余電力Ｐｒを電源装置１０１の１次側ポート６０ａ，６０ｃから出力させる場合、電源回路１１，１２の位相差φを動かす範囲を下限値φ０以上上限値φ４以下に限定して、電源回路１１の位相差φをφ２に制御し、且つ、電源回路１２の位相差φをφ３（＜φ２）に制御する。
【００８８】
これにより、電源回路１１の出力電力ＰｏｕｔはＰ２になり、且つ、電源回路１２の入力電力ＰｉｎはＰ３（＜Ｐ２）になる。その結果、合計電力Ｐｓを収束させる場合と同様に、余電力Ｐｒ（＝Ｐ２−Ｐ３）を、低下した目標電力値Ｙｐｏに収束させることができる。そして、電源回路１１における位相差φがφ２に制御されることにより、電源回路１１の効率ηを所定の基準値η０以上のη２に上昇させることができ、電源回路１２における位相差φがφ３に制御されることにより、電源回路１２の効率ηを基準値η０以上のη３に上昇させることができる。つまり、位相差φが下限値φ０未満に減少することによって効率ηが低下することを防止でき、位相差φが上限値φ４を超えて増加することによって効率ηが低下することを防止できる。
【００８９】
また、余電力Ｐｒを調整することにより、要求される目標電力値Ｙｐｏが比較的小さいときでも、電源回路１１，１２の位相差φが効率ηや動作安定性が比較的低い範囲で動くことを回避できる。そして、電源回路１１，１２の位相差φが大きくなっても、電源回路１１，１２の効率ηが比較的高い範囲で、比較的小さな余電力Ｐｒを目標電力値Ｙｐｏに安定的に調整できる。さらに、電源回路１１，１２の効率ηを上昇させることができるので、電源回路１２が電源回路１１の出力電力Ｐｏｕｔを引き抜くことによる損失を最小限に抑えることができる。
【００９０】
制御部５０は、例えば、電源回路１１の位相差φを動かす範囲を下限値φ０以上上限値φ４以下に限定して、余電力Ｐｒが目標電力値Ｙｐｏに収束するように電源回路１２の位相差φを調整する。好ましくは、制御部５０は、電源回路１１の位相差φを下限値φ０以上上限値φ４以下の一定の値（例えば、電源回路１１の効率ηが最大値をとる値）に固定して、余電力Ｐｒが目標電力値Ｙｐｏに収束するように電源回路１２の位相差φを調整する。これにより、電源回路１１の位相差φの取り得る値が限定されるため、余電力Ｐｒの変動を抑えて余電力Ｐｒを目標電力値Ｙｐｏに速やかに収束させることができる。
【００９１】
図１の場合、電源回路１２は、電源回路１１の入力側を出力側としている。これにより、電源回路１２の入出力ポート６４ｂ，６４ｄから出力された電力の一部又は全部を、電源回路１１の入出力ポート６３ｂ，６３ｄに送り戻して入力することができるため、電源装置１０１全体の電力変換効率を上げることができる。
【００９２】
図６は、電源回路１１の２次側ポートに入力される電力を変換する電力変換方法の一例を示したフローチャートである。制御部５０は、電源回路１１，１２のいずれもが２次側から１次側に同方向に電力を伝送する状態で、電源回路１１，１２のいずれか一方の効率ηが所定の基準値η０よりも低下する所定の条件が成立しているか否かを判定する（ステップＳ１０）。
【００９３】
制御部５０は、その所定の条件が成立していないと判定した場合、電源回路１１，１２の電力伝送方向を２次側から１次側への同方向に固定した状態を継続する（ステップＳ２０）。これにより、電源回路１１の出力電力Ｐｏｕｔ１と電源回路１２の出力電力Ｐｏｕｔ２とを合わせた合計電力Ｐｓを、電源回路１１，１２に共通の出力ポートとして機能する電源装置１０１の１次側ポートから出力できる。
【００９４】
一方、制御部５０は、その所定の条件が成立していると判定した場合、電源回路１２の電力伝送方向を、電源回路１１の電力伝送方向と同じ方向（２次側から１次側への方向）から、電源回路１１の電力伝送方向とは逆方向（１次側から２次側への方向）に変更する（ステップＳ３０）。これにより、余電力Ｐｒを、電源回路１１，１２に共通の出力ポートとして機能する電源装置１０１の１次側ポートから出力できる。
【００９５】
例えば、ステップＳ３０において、制御部５０は、余電力Ｐｒが目標電力値Ｙｐｏに一致するように、電源回路１１，１２それぞれの位相差φを調整する。例えば、制御部５０は、電源回路１１の位相差φを所定の一定値φ２に徐々に近づける一方で、電源回路１２の１次側ポートに入力される電力を変換して電源回路１１の２次側ポートに送り戻すように電源回路１２の位相差φを所定の一定値φ３に調整する。
【００９６】
また、例えば、ステップＳ１０において、制御部５０は、電源回路１１，１２のいずれか一方の効率ηの大きさに基づいて、電源回路１２の入力側を電源回路１１の入力側から出力側に変更する。この制御により、効率ηの低下を抑えることができる。制御部５０は、例えば、効率ηが基準値η０に対して低下することが検出されたとき（「検出」には、「推定」の意も含まれてよい）、効率ηが基準値η０よりも上昇するように、電源回路１２の入力側を電源回路１１に出力側に変更する。
【００９７】
効率ηは、例えば、センサ部７０から出力される検出値Ｙｄ（具体的には、１次側電圧検出部、１次側電流検出部、２次側電圧検出部及び２次側電流検出部から出力される検出値）に基づき、式２（特には、式３）に従って、導出される。例えば、制御部５０が、検出値Ｙｄを式２又は式３に代入することによって、効率ηを算出する。制御部５０は、算出された効率ηに応じて、電源回路１２の入力側を電源回路１１に出力側に変更する制御を行う。
【００９８】
あるいは、効率ηは、例えば、位相差φと効率ηとの相関関係に基づいて、導出されてもよい。例えば、位相差φと効率ηとの相関関係が電源装置１０１（又は、電源回路１１，１２）の工場製造時に予め測定され、その測定された相関関係を定めたマップ又はプログラム定数が制御部５０に構成される記憶装置に予め記憶される。これにより、制御部５０は、記憶装置に記憶されたマップに従って、位相差φに対応する効率ηを導出できる。また、効率ηが位相差φと効率ηとの相関関係に基づいて導出されることにより、センサ部７０に構成される電流検出部が無くても、位相差φに基づいて効率ηが推定できる。そのため、例えば、制御部５０の演算負荷の低減、制御部５０の応答性の向上、電源装置１０１のコスト低減を図ることができる。
【００９９】
また、例えば、ステップＳ１０において、制御部５０は、電源回路１１，１２のいずれか一方の位相差φの大きさに基づいて、電源回路１２の入力側を電源回路１１の入力側から出力側に変更する。この制御により、効率ηの低下を抑えることができる。位相差φと効率ηとの間に相関関係が存在するため、制御部５０は、位相差φが下限値φ０未満になる又は上限値φ４を超えることが検出されたとき、効率ηが基準値η０よりも上昇するように、電源回路１２の入力側を電源回路１１に出力側に変更してよい。
【０１００】
また、例えば、ステップＳ１０において、制御部５０は、電源回路１１の出力電力Ｐｏｕｔ１と電源回路１２の出力電力Ｐｏｕｔ２とを合わせた合計電力Ｐｓの目標電力値Ｙｐｏの大きさに基づいて、電源回路１２の入力側を電源回路１１の入力側から出力側に変更する。この制御により、例えば、所定の閾値未満の目標電力値Ｙｐｏが指令された場合、電源回路１２の入力側を電源回路１１の入力側から出力側に変更することにより、その指令に従って位相差φが小さく制御されて効率ηが低下することを防止できる。
【０１０１】
以上、電力変換装置及び電力変換方法を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１０２】
例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【０１０３】
また、第１入出力ポート６０ａに電源が接続されてもよいし、第４入出力ポート６０ｄに電源が接続されてもよい。また、第２入出力ポート６０ｃに電源が接続されなくてもよいし、第３入出力ポート６０ｂに電源が接続されなくてもよい。
【０１０４】
また、図１において、第２入出力ポート６０ｃに１次側低電圧系電源６２ｃが接続されているが、第１入出力ポート６０ａと第２入出力ポート６０ｃのいずれにも電源が接続されなくてもよい。
【０１０５】
また、制御部５０は、電源回路１２の位相差φを動かす範囲を下限値φ０以上上限値φ４以下に限定して、余電力Ｐｒが目標電力値Ｙｐｏに収束するように電源回路１１の位相差φを調整してよい。好ましくは、制御部５０は、電源回路１２の位相差φを下限値φ０以上上限値φ４以下の一定の値（例えば、電源回路１２の効率ηが最大値をとる値）に固定して、余電力Ｐｒが目標電力値Ｙｐｏに収束するように電源回路１１の位相差φを調整する。これにより、電源回路１２の位相差φの取り得る値が限定されるため、余電力Ｐｒの変動を抑えて余電力Ｐｒを目標電力値Ｙｐｏに速やかに収束させることができる。
【０１０６】
また、制御部５０は、電源回路１１，１２の２次側ポートがいずれも出力ポートに設定されている場合、電源回路１１，１２のうちの一方の電源回路の入力側を他方の電源回路の出力側に変更して、余電力Ｐｒを調整してよい。
【０１０７】
また、第１の電源回路は、一つに限らず複数あってよい。同様に、第２の電源回路は、一つに限らず複数あってよい。
【符号の説明】
【０１０８】
１１，１２  電源回路
２０  １次側変換回路
３０  ２次側変換回路
５０  制御部
６０ａ，６３ａ，６４ａ  第１入出力ポート
６０ｂ，６３ｂ，６４ｂ  第３入出力ポート
６０ｃ，６３ｃ，６４ｃ  第２入出力ポート
６０ｄ，６３ｄ，６４ｄ  第４入出力ポート
７０  センサ部
１０１  電源装置（電力変換装置の一例）
２００  １次側フルブリッジ回路
２０２  １次側コイル
２０４  １次側磁気結合リアクトル
２０７  １次側第１アーム回路
２１１  １次側第２アーム回路
２０７ｍ，２１１ｍ  中点
２９８  １次側正極母線
２９９  １次側負極母線
３００  ２次側フルブリッジ回路
３０２  ２次側コイル
３０４  ２次側磁気結合リアクトル
３０７  ２次側第１アーム回路
３１１  ２次側第２アーム回路
３０７ｍ，３１１ｍ  中点
３９８  ２次側正極母線
３９９  ２次側負極母線
４００  変圧器
Ｕ＊，Ｖ＊  上アーム
／Ｕ＊，／Ｖ＊  下アーム
【図１】
2014230374.tif 000003
【図２】
2014230374.tif 000004
【図３】
2014230374.tif 000005
【図４】
2014230374.tif 000006
【図５】
2014230374.tif 000007
【図６】
2014230374.tif 000008