(57)【要約】【課題】ＡＣＬＲを向上させる。【解決手段】入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換することを含む信号変換方法である。１ｂｉｔパルス列は、パルスの立ち上がり波形ｆｒｉｓｅが理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形ｆｆａｌｌに対して、第２の歪成分を有する。第１の歪成分及び第２の歪成分は、時間軸に対して、実質的に線対称である。【選択図】図１
2014014059.tif 000002
【特許請求の範囲】
【請求項１】
信号変換方法であって、
入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換することを含み、
前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、
前記第１の歪成分及び前記第２の歪成分は、時間軸に対して、実質的に線対称である
ことを特徴とする信号変換方法。
【請求項２】
前記第１の歪成分と前記第２の歪成分の非線対称性を抑制することで、前記第１の歪成分及び前記第２の歪成分が、時間軸に対して、実質的に線対称となっている
請求項１記載の信号変換方法。
【請求項３】
前記第１の歪成分と前記第２の歪成分の非線対称性を生じる要因は、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換する変換器内の内部要因を含む
請求項２記載の信号変換方法。
【請求項４】
前記第１の歪成分と前記第２の歪成分の非線対称性を生じる要因は、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換する変換器外の外部要因を含む
請求項２又は３記載の信号変換方法。
【請求項５】
前記入力信号は、ΔΣ変調を行う変換器に与えられ、
前記１ｂｉｔパルス列は、前記変換器から出力される
請求項１〜４のいずれか１項に記載の信号変換方法。
【請求項６】
前記入力信号は、ＲＦ信号である
請求項１〜５のいずれか１項に記載の信号変換方法。
【請求項７】
信号変換方法であって、
入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換することを含み、
前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、
前記第１の歪成分と前記第２の歪成分の非線対称性を抑制することをさらに含む
ことを特徴とする信号変換方法。
【請求項８】
請求項１又は７記載の信号変換方法で得られた前記１ｂｉｔパルス列を信号伝送路に送信すること
を含む信号送信方法。
【請求項９】
信号変換装置であって、
入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換する変換器を備え、
前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、
前記第１の歪成分及び前記第２の歪成分は、時間軸に対して、実質的に線対称である
ことを特徴とする信号変換装置。
【請求項１０】
信号変換装置であって、
入力信号を、１ｂｉｔパルス列に変換する変換器を備え、
前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、
前記第１の歪成分と前記第２の歪成分の非線対称性を抑制する抑制部を更に備えている
ことを特徴とする信号変換装置。
【請求項１１】
前記抑制部は、前記変換器から出力された信号の反射波を抑制する請求項１０に記載の信号変換装置。
【請求項１２】
前記抑制部は、前記変換器と、前記反射波を生じさせる反射素子との間に接続された減衰器である請求項１１に記載の信号変換装置。
【請求項１３】
前記抑制部は、前記変換器と、所定帯域外の信号の到達によって前記反射波を生じさせる反射素子との間に接続された分岐路により構成されており、
前記分岐路は、前記所定帯域外の信号を導いて終端する請求項１１に記載の信号変換装置。
【請求項１４】
前記分岐路は、
前記所定帯域内の信号の通過を阻止するとともに前記所定帯域外の信号を通過させる分岐路側フィルタと、
前記分岐路側フィルタを通過する前記所定帯域外の信号を終端させる終端抵抗と、を備えている請求項１３に記載の信号変換装置。
【請求項１５】
前記抑制部、及び前記反射波を生じさせる反射素子は、
所定の信号帯域を通過帯域として有する橋絡Ｔ型フィルタを構成している請求項１１に記載の信号変換装置。
【請求項１６】
前記抑制部、及び前記反射波を生じさせる反射素子は、
前記変換器の出力から第１信号と第２信号とを生成する生成部と、
前記第１信号と第２信号とを合成した合成信号を所定の信号帯域の信号として出力する合成部と、を備えたフィルタ処理部を構成しており、
前記第１信号、及び第２信号は、互いに合成されることで、前記所定の信号帯域内の信号が互いに打ち消されないようにしつつ、前記所定の信号帯域外の信号を打ち消すことが可能な位相とされている請求項１１に記載の信号変換装置。
【請求項１７】
前記第１信号、及び第２信号は、前記所定の信号帯域内が互いに同相であり、前記所定の信号帯域外が互いに逆相である請求項１６に記載の信号変換装置。
【請求項１８】
前記生成部は、前記変換器の出力である出力信号から、前記出力信号に対して逆相である反転信号を生成し、
さらに、前記出力信号及び前記反転信号の内の一方の信号から、前記所定の信号帯域内が前記一方の信号に対して逆相、前記所定の信号帯域外が前記一方の信号に対して同相とされた信号を前記第１信号として生成し、前記出力信号及び前記反転信号の内の他方を前記第２信号として生成する請求項１７に記載の信号変換装置。
【請求項１９】
前記変換器は、ポジティブ信号とネガティブ信号とからなる差動信号を出力するものであり、
前記生成部は、前記ポジティブ信号及び前記ネガティブ信号の内の一方の信号から、前記所定の信号帯域内が前記一方の信号に対して逆相、前記所定の信号帯域外が前記一方の信号に対して同相とされた信号を前記第１信号として生成し、前記ポジティブ信号及び前記ネガティブ信号の内の他方を前記第２信号として生成する請求項１７に記載の信号変換装置。
【請求項２０】
前記変換器を制御する制御部をさらに備え、
前記変換器は、前記入力信号を、ΔΣ変調によって１ｂｉｔパルス列に変換するとともに、前記ΔΣ変調の量子化雑音阻止帯域が変更可能に構成され、
前記制御部は、前記入力信号に応じて、前記量子化雑音阻止帯域を変更するための制御を行う請求項９又は１０に記載の信号変換装置。
【請求項２１】
送信機であって、
請求項９又は１０記載の信号変換装置を備え、
前記信号変換装置から出力された前記１ｂｉｔパルス列を、信号伝送路に送信する
ことを特徴とする送信機。
【請求項２２】
信号変換方法であって、
入力信号を、ΔΣ変調によって１ｂｉｔパルス列に変換することを含み、
前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、
前記第１の歪成分及び前記第２の歪成分は、時間軸に対して、実質的に線対称である
ことを特徴とする信号変換方法。
【請求項２３】
信号変換装置であって、
入力信号を、１ｂｉｔパルス列に変換する変換器と、
前記１ｂｉｔパルス列における、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去する除去部と、を備えていることを特徴とする信号変換装置。
【請求項２４】
前記除去部は、スイッチングによって前記パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去する請求項２３に記載の信号変換装置。
【請求項２５】
前記除去部は、動作クロックに基づいて、除去すべき部分を特定する請求項２３又は２４に記載の信号変換装置。
【請求項２６】
前記除去部は、前記パルスの振幅に基づいて、除去すべき部分を特定する請求項２３又は２４に記載の信号変換装置。
【請求項２７】
信号変換装置であって、
入力信号を、１ｂｉｔパルス列に変換する変換器と、
スイッチングによって前記１ｂｉｔパルス列におけるパルスの立ち上がり波形と立ち下がり波形との間に生じる非線対称性を抑制するスイッチング部と、を備えていることを特徴とする信号変換装置。
【請求項２８】
前記変換器は、ポジティブの１ｂｉｔパルス列と、ネガティブの１ｂｉｔパルス列とからなる差動信号を出力するものであり、
前記抑制部は、前記ポジティブ及びネガティブの両パルス列を合成することで、前記第１の歪成分と前記第２の歪成分の非線対称性を抑制する請求項１０に記載の信号変換装置。
【請求項２９】
前記抑制部は、前記ポジティブ及びネガティブの両パルス列を合成することで、前記第１の歪成分と前記第２の歪成分とに含まれ両歪成分の間に非対称性を生じさせる非対称性成分を出力する合成部と、
前記ポジティブ及びネガティブの両パルス列の内、少なくとも一方から前記非対称性成分を減算する減算部と、を備えている請求項２８に記載の信号変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号変換方法、信号送信方法、信号変換装置、及び送信機に関するものである。
【背景技術】
【０００２】
アナログ波形を表現する１ｂｉｔのパルス列（1 bit plus train）を生成する技術として、例えば、ΔΣ変調（Delta Sigma Modulation）がある（非特許文献１参照）。
【０００３】
ΔΣ変調は、オーバサンプリング変調の一種である。ΔΣ変調器は、ループフィルタと量子化器とを備えて構成される。量子化器は、量子化信号として１ｂｉｔのパルス列を出力することができる。
【０００４】
ΔΣ変調器から出力された１ｂｉｔのパルス列は、アナログフィルタを通過するだけで、元のアナログ波形となる。つまり、ΔΣ変調器から出力された１ｂｉｔのパルス列は、デジタル信号であるが、アナログ波形を表現したものとなっており、デジタル信号としての性質とアナログ信号としての性質を両方有している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】和保  孝雄、安田  明  監訳（原著者  Richard Schreier, Gabor C. Temes）ΔΣ型アナログ／デジタル変換器入門（Understanding Delta-Sigma Data Converters）、丸善株式会社、２００７，ｐｐ１−１７
【非特許文献２】Joon Hyung Kim, Sung Jun Lee, Jae Ho Jung, and Chul Soon Park, "60％High-Efficiency 3G LTE Power Amplifier with Three-level Delta Sigma Modulation Assisted By Dual Supply Injection", Microwave Symposium Digest (MTT), 2011 IEEE MTT-S International, June 2011
【非特許文献３】Woo-Young Kim, J. Rode, A. Scuderi, Hyuk-Su Son, Chul Soon Park, and Peter. M. Asbeck, "An Efficient Voltage-Mode Class-D Power Amplifier for Digital Transmitters with Dlta-Sigma Modulation", Microwave Symposium Digest (MTT), 2011 IEEE MTT-S International, June 2011
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非特許文献２，３には、ΔΣ変調器から出力された信号の隣接チャネル漏洩電力比（ＡＣＬＲ；Adjacent Channel Leakage power Ratio）が、それぞれ、３０［ｄＢ］、４３［ｄＢ］であったことが記載されている。
【０００７】
ここで、アナログ波形の場合、隣接チャネル漏洩電力（Adjacent Channel Leakage Power）を小さくすることが求められることが多い。隣接チャネル漏洩電力とは、使用周波数帯域外に漏れ出した電力をいう。隣接チャネル漏洩電力が小さければ、ＡＣＬＲが高くなる。
【０００８】
前述のように、ΔΣ変調器から出力された１ｂｉｔのパルス列は、デジタル信号であるが、アナログ波形を表現したものでもある。
したがって、ΔΣ変調器から出力された１ｂｉｔのパルス列についても、隣接チャネル漏洩電力が小さいこと、換言すると、ＡＣＬＲが高いことが望ましい。
【０００９】
しかし、非特許文献２，３には、ＡＣＬＲが、なぜそのように低い値になるのかという原因については記載されていない。
本発明者は、パルスの波形がＡＣＬＲに影響しているとの仮説を立て、数値シミュレーションを行った。その結果、その仮説が正しいこと、つまり、パルスの波形がＡＣＬＲに影響していることを確認した。
【００１０】
本発明は、パルスの波形が、ＡＣＬＲなどのアナログ信号の信号特性に影響するという新規な知見に基づくものである。本発明は、パルスが表現するアナログ信号の信号特性の改善を目的とする。
【課題を解決するための手段】
【００１１】
（１）これまで、パルス波形と、そのパルス波形が表現するアナログ信号としての信号特性について考慮されたことは無かった。一般的に、デジタル信号は、ＨｉｇｈとＬｏｗを表現することが重要である。したがって、デジタル信号としてのパルスは、時間軸方向におけるパルス中央付近の大きさが安定していることが重要であり、パルスの立ち上がり及び立ち下がりはさほど問題とならない。
しかし、本発明者は、アナログ信号としての性質も有するパルスの場合、パルスの立ち上がり及び立ち下がりの波形の重要であろうと考えた。
つまり、本発明者は、パルス波形と性能劣化に関係性があると考え、その関係性を、シミュレーションによって解明し、立ち上がり波形と立ち下り波形の非対称性が、アナログ信号としての信号特性劣化の原因であることを発見した。
【００１２】
すなわち、一の観点からみた本発明は、信号変換方法であって、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換することを含み、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、前記第１の歪成分及び前記第２の歪成分は、時間軸に対して、実質的に線対称であることを特徴とする信号変換方法である。
立ち上がり波形の第１の歪成分と立ち下がり波形の第２の歪成分を、時間軸に対して、実質的に線対称とすることで、信号特性劣化を防止できる。
【００１３】
（２）前記第１の歪成分と前記第２の歪成分の非線対称性を抑制することで、前記第１の歪成分及び前記第２の歪成分が、時間軸に対して、実質的に線対称となっているのが好ましい。この場合、非線対称性を生じさせるような要因があっても、それを抑制することができる。
【００１４】
（３）前記第１の歪成分と前記第２の歪成分の非線対称性を生じる要因は、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換する変換器内の内部要因を含むことがある。
【００１５】
（４）前記第１の歪成分と前記第２の歪成分の非線対称性を生じる要因は、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換する変換器外の外部要因を含むことがある。
【００１６】
（５）前記入力信号は、ΔΣ変調を行う変換器に与えられ、前記１ｂｉｔパルス列は、前記変換器から出力されるのが好ましい。この場合、１ｂｉｔパルス列は、ΔΣ変調信号としての１ｂｉｔパルス列となる。
【００１７】
（６）前記入力信号は、ＲＦ信号であるのが好ましい。この場合、ＲＦ信号が１ｂｉｔパルス列によって表現される。
【００１８】
（７）他の観点からみた本発明は、信号変換方法であって、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換することを含み、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、前記第１の歪成分と前記第２の歪成分の非線対称性を抑制することをさらに含むことを特徴とする信号変換方法である。
上記本発明によれば、非線対称性を生じさせるような要因があっても、それを抑制することができる。
【００１９】
（８）他の観点からみた本発明は、前記（１）〜（７）のいずれか１項に記載の信号変換方法で得られた前記１ｂｉｔパルス列を信号伝送路に送信することを含む信号送信方法である。
【００２０】
（９）他の観点からみた本発明は、信号変換装置であって、入力信号を、アナログ信号を表現する１ｂｉｔパルス列に変換する変換器を備え、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、前記第１の歪成分及び前記第２の歪成分は、時間軸に対して、実質的に線対称であることを特徴とする信号変換装置である。
【００２１】
（１０）他の観点からみた本発明は、信号変換装置であって、入力信号を、１ｂｉｔパルス列に変換する変換器を備え、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、前記第１の歪成分と前記第２の歪成分の非線対称性を抑制する抑制部を更に備えていることを特徴とする信号変換装置である。
【００２２】
（１１）変換器が、１ｂｉｔパルス列を出力すると、その後段に接続された素子等においてこの１ｂｉｔパルス列が反射し反射波が生じる場合がある。１ｂｉｔパルス列は、デジタル信号であるが、アナログ信号としての性質も有しているためである。このような不要な反射波が生じると、前記第１の歪み成分と前記第２の歪み成分に歪みを生じさせる要因となる。
このため、前記抑制部は、前記変換器から出力された信号の反射波を抑制することが好ましい。
この場合、非対称性を生じさせる要因となる信号反射を抑制することができ、信号特性劣化を防止できる。
【００２３】
（１２）前記抑制部は、前記変換器と、前記反射波を生じさせる反射素子との間に接続された減衰器であることが好ましく、この場合、反射波は、前記変換器と当該反射波を生じさせる反射素子との間で多重反射するので、当該反射波は、量子化信号よりも大きく減衰される。よって、反射波の影響を低減することができる。
【００２４】
（１３）（１４）また、前記抑制部は、前記変換器と、所定帯域外の信号の到達によって前記反射波を生じさせる反射素子との間に接続された分岐路により構成されており、前記分岐路は、前記所定帯域外の信号を導いて終端することが好ましく、さらに、前記分岐路は、前記所定帯域内の信号の通過を阻止するとともに前記所定帯域外の信号を通過させる分岐路側フィルタと、前記分岐路側フィルタを通過する前記所定帯域外の信号を終端させる終端抵抗と、を備えていることが好ましい。
この場合、所定帯域内の信号は、本来の経路である反射素子側に導かれ、所定帯域外の信号は、分岐路側フィルタによって分岐路に導かれる。このため、アナログフィルタにおいて反射しうる所定帯域外の信号を、反射させずに終端抵抗が設けられた分岐路側に導いて終端させることができる。この結果、必要な主信号を得つつ、信号反射を抑制することができる。
【００２５】
（１５）また、前記抑制部、及び前記反射波を生じさせる反射素子は、所定の信号帯域を通過帯域として有する橋絡Ｔ型フィルタを構成していてもよく、この場合、通過帯域外の信号を反射させずに終端でき、この結果、信号反射を抑制することができる。
【００２６】
（１６）また、前記抑制部、及び前記反射波を生じさせる反射素子は、前記変換器の出力から第１信号と第２信号とを生成する生成部と、前記第１信号と第２信号とを合成した合成信号を所定の信号帯域の信号として出力する合成部と、を備えたフィルタ処理部を構成しており、前記第１信号、及び第２信号は、互いに合成されることで、前記所定の信号帯域内の信号が互いに打ち消されないようにしつつ、前記所定の信号帯域外の信号を打ち消すことが可能な位相とされていることが好ましい。
この場合、反射しうる所定の信号帯域外の信号を反射させずに打ち消しつつ、所定の信号帯域内の信号を得ることができる。この結果、信号反射を抑制することができる。
【００２７】
（１７）上記信号変換装置において、前記第１信号、及び第２信号は、前記所定の信号帯域内が互いに同相であり、前記所定の信号帯域外が互いに逆相であることが好ましい。
【００２８】
（１８）また、前記生成部が、前記変換器の出力である出力信号から、前記出力信号に対して逆相である反転信号を生成する場合、生成部は、さらに、前記出力信号及び前記反転信号の内の一方の信号から、前記所定の信号帯域内が前記一方の信号に対して逆相、前記所定の信号帯域外が前記一方の信号に対して同相とされた信号を前記第１信号として生成し、前記出力信号及び前記反転信号の内の他方を前記第２信号として生成するものであってもよい。
【００２９】
（１９）また、前記変換器は、ポジティブ信号とネガティブ信号とからなる差動信号を出力するものであり、前記生成部は、前記ポジティブ信号及び前記ネガティブ信号の内の一方の信号から、前記所定の信号帯域内が前記一方の信号に対して逆相、前記所定の信号帯域外が前記一方の信号に対して同相とされた信号を前記第１信号として生成し、前記ポジティブ信号及び前記ネガティブ信号の内の他方を前記第２信号として生成するものであってもよい。
【００３０】
（２０）また、上記信号変換装置において、前記変換器を制御する制御部をさらに備え、前記変換器は、前記入力信号を、ΔΣ変調によって１ｂｉｔパルス列に変換するとともに、前記ΔΣ変調の量子化雑音阻止帯域が変更可能に構成され、前記制御部は、前記入力信号に応じて、前記量子化雑音阻止帯域を変更するための制御を行うものであってもよい。
【００３１】
（２１）他の観点からみた本発明は、送信機であって、前記（９）又は（１０）記載の信号変換装置を備え、前記信号変換装置から出力された前記１ｂｉｔパルス列を、信号伝送路に送信することを特徴とする送信機である。
（２２）他の観点からみた本発明は、信号変換方法であって、入力信号を、ΔΣ変調によって１ｂｉｔパルス列に変換することを含み、前記１ｂｉｔパルス列は、パルスの立ち上がり波形が理想的なパルス立ち上がり波形に対して第１の歪成分を有し、かつ、パルスの立ち下がり波形が理想的なパルス立ち下がり波形に対して、第２の歪成分を有し、前記第１の歪成分及び前記第２の歪成分は、時間軸に対して、実質的に線対称であることを特徴としている。
【００３２】
（２３）また、本発明は、信号変換装置であって、入力信号を、１ｂｉｔパルス列に変換する変換器と、前記１ｂｉｔパルス列における、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去する除去部と、を備えていることを特徴としている。
上記構成の信号変換装置によれば、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去することで、立ち上がり波形と立ち下がり波形との間に非対称性を生じさせる成分を除去することができる。この結果、立ち上がり波形と立ち下がり波形に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
【００３３】
（２４）上記（２３）の信号変換装置において、前記除去部は、スイッチングによって前記パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去するものであることが好ましい。
【００３４】
（２５）（２６）また、前記除去部は、動作クロックに基づいて、除去すべき部分を特定してもよいし、前記パルスの振幅に基づいて、除去すべき部分を特定してもよく、いずれの場合においても、好適に除去すべき部分を特定することができる。
【００３５】
（２７）また、本発明は、信号変換装置であって、入力信号を、１ｂｉｔパルス列に変換する変換器と、スイッチングによって前記１ｂｉｔパルス列におけるパルスの立ち上がり波形と立ち下がり波形との間に生じる非線対称性を抑制するスイッチング部と、を備えていることを特徴としている。
上記構成の信号変換装置によれば、スイッチングによって、１ｂｉｔパルス列の特定の部分を除去することで、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
【００３６】
（２８）また、上記（１０）の信号変換装置において、前記変換器は、ポジティブの１ｂｉｔパルス列と、ネガティブの１ｂｉｔパルス列とからなる差動信号を出力するものであり、前記抑制部は、前記ポジティブ及びネガティブの両パルス列を合成することで、前記第１の歪成分と前記第２の歪成分の非線対称性を抑制するものであることが好ましい。
この場合、ポジティブ及びネガティブの両パルス列を合成することで、第１の歪成分と第２の歪成分に含まれる、立ち上がり波形と立ち下がり波形に非対称性を生じさせる成分を除去することができる。この結果、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
【００３７】
（２９）また、前記抑制部は、前記ポジティブ及びネガティブの両パルス列を合成することで、前記第１の歪成分と前記第２の歪成分とに含まれ両歪成分の間に非対称性を生じさせる非対称性成分を出力する合成部と、前記ポジティブ及びネガティブの両パルス列の内、少なくとも一方から前記非対称性成分を減算する減算部と、を備えていてもよく、この場合、両パルス列の内、少なくとも一方から、合成部が出力する非対称性成分を減算すれば、当該パルス列から非対称性成分を除去することができ、非対称性を抑制することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態に係る信号変換装置を備えたシステムの構成図である。
【図２】ΔΣ変調器の構成図である。
【図３】１次ローパス型ΔΣ変調器である。
【図４】１次ローパス型ΔΣ変調器から変換して得られた２次バンドパス型ΔΣ変調器である。
【図５】シミュレーション用の装置の構成図である。
【図６】対称波形の波形図である。
【図７】非対称波形の波形図である。
【図８】シミュレーションパラメータの説明図である。
【図９】対称波形のパワースペクトラムである。
【図１０】非対称波形のパワースペクトラムである。
【図１１】実測結果を示す図である。
【図１２】本発明の第２の実施形態に係るシステムを示すブロック図である。
【図１３】マンチェスタ符号及びＲＺ符号の説明図である。
【図１４】本発明の第３の実施形態に係るシステム１を示すブロック図である。
【図１５】減衰器による反射波の抑制の効果を検証した装置を示すブロック図であり、（ａ）は、実際のシステムを模した構成、（ｂ）は、反射波の原因となるアナログフィルタ３２を省略したときの電力を参照するための構成を示している。
【図１６】（ａ）は、検証試験において、測定器により得られた測定結果の一例を示した図、（ｂ）は、減衰器の調整値に対する電力の変化を示したグラフである。
【図１７】本発明の第４の実施形態に係るシステムの要部を示すブロック図である。
【図１８】第４の実施形態の変形例に係るシステムの要部を示すブロック図である。
【図１９】本発明の第５の実施形態に係るシステムの要部を示すブロック図である。
【図２０】本発明の第６の実施形態に係るシステムの要部を示すブロック図である。
【図２１】（ａ）は、位相変換フィルタにおける、入力信号の周波数に対する位相変化の特性を示したグラフ、（ｂ）は、位相変換フィルタを用いて、量子化信号を位相変換したときの一例を示すグラフである。
【図２２】第６の実施形態の変形例に係るシステムの要部を示すブロック図である。
【図２３】ΔΣ変調器のパルス変換器を示したブロック図である。
【図２４】本発明の第７の実施形態に係るシステムの要部を示すブロック図である。
【図２５】除去部によるスイッチングを説明するためのタイミングチャートであり、（ａ）はデジタル信号処理部の動作クロック信号、（ｂ）は遅延フィルタによって遅延された遅延クロック信号、（ｃ）はΔΣ変調器から出力され除去部に与えられる１ｂｉｔパルス列のアイパターンの模式図を示している。
【図２６】本発明の第８の実施形態に係るシステムの要部を示すブロック図である。
【図２７】除去部によるスイッチングを説明するためのタイミングチャートであり、（ａ）は、除去部（ダイオード）に与えられる１ｂｉｔパルス列の出力、（ｂ）は、除去部の出力を示している。
【図２８】本発明の第９の実施形態に係るシステムの要部を示すブロック図である。
【図２９】本実施形態の除去部の構成を示す回路図である。
【図３０】ポジティブ信号及びネガティブ信号の波形に含まれる歪成分を模式的に示した図である。
【図３１】第９の実施形態による除去部前後の１ｂｉｔパルス列を実測した結果をアイパターンとして示した図であり、（ａ）は、合成前のポジティブ信号のアイパターンであり、（ｂ）は、除去部による合成後の１ｂｉｔパルス列のアイパターンである。
【図３２】第９の実施形態による除去部前後の１ｂｉｔパルス列を実測したパワースペクトラムである。
【図３３】第９の実施形態による除去部の変形例を示す回路図である。
【発明を実施するための形態】
【００３９】
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
【００４０】
［１．システム構成］
図１は、本発明の第１の実施形態に係る信号変換装置（信号変換部）７０を備えたシステム１を示している。このシステム１は、信号変換装置７０を備えたデジタル信号処理部２１と、アナログフィルタ３２と、を有している。
【００４１】
デジタル信号処理部２１は、アナログ信号であるＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を表現するデジタル信号（１ｂｉｔパルス列）を出力する。ＲＦ信号は、無線波として空間に放射されるべき信号であり、例えば、移動体通信のためのＲＦ信号、テレビ／ラジオなどの放送サービスのためのＲＦ信号である。
【００４２】
デジタル信号処理部２１から出力されたＲＦ信号は、アナログフィルタ（バンドパスフィルタ又はローパスフィルタ）３２に与えられる。１ｂｉｔパルス列が表現するアナログ信号は、ＲＦ信号以外のノイズ成分も含んでいる。そのノイズ成分は、アナログフィルタによって除去される。
１ｂｉｔパルス列は、アナログフィルタ３２を通過するだけで、純粋なアナログ信号となる。
【００４３】
このように、デジタル信号処理部２１では、デジタル信号処理で１ｂｉｔパルス列を生成することで、実質的に、ＲＦ信号を生成することができる。したがって、ＲＦ信号を表現している１ｂｉｔパルス列を、ＲＦ信号を処理する回路（例えば、無線通信機、テレビ受信機などのＲＦ信号受信機）に与えれば、その回路は、１ｂｉｔパルス列をアナログ信号として処理することができる。なお、この場合、アナログフィルタ３２は、ＲＦ信号を処理する回路に備わっていればよい。
【００４４】
アナログフィルタ３２として、バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、ＲＦ信号の周波数によって、適宜決定される。
なお、信号変換装置７０が、バンドパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ３２としてバンドパスフィルタが用いられ、ローパス型ΔΣ変調によって信号変換を行う場合には、アナログフィルタ３２としてローパスフィルタが用いられる。
【００４５】
デジタル信号処理部２１とアナログフィルタ３２との間の信号伝送路４は、回路基板に形成された信号配線であってもよいし、光ファイバー又は電気ケーブルなどの伝送線路であってもよい。また、信号伝送路４は、１ｂｉｔパルス列を送信するための専用線である必要は無く、インターネットなどのパケット通信を行う通信ネットワークであってもよい。パケット通信を行う通信ネットワークを信号伝送路４として用いる場合、送信側（デジタル信号処理部２１側）は、１ｂｉｔパルス列を、ビット列に変換して、信号伝送路４に送信し、受信側（アナログフィルタ３２側）が、受信したビット列を元の１ｂｉｔパルス列に復元すればよい。
【００４６】
デジタル信号処理部２１は、信号伝送路４に対して、１ｂｉｔパルス列を送信する送信機とみなすことができる。この場合、アナログフィルタ３２を有する装置は、ＲＦ信号の受信機となる。
また、システム１全体が送信機１であってもよい。例えば、送信機１は、デジタル信号処理部２１から出力された信号を増幅器にて増幅し、アンテナから出力するよう構成されていてもよい。この場合、アナログフィルタ３２は、デジタル信号処理部２１からアンテナの間に設けてもよいし、アンテナがアナログフィルタ３２として機能してもよい。
【００４７】
デジタル信号処理部２１は、送信信号であるベースバンド信号（ＩＱ信号）を出力するベースバンド部２３と、ベースバンド信号を変調する変調器（直交変調器）２４ａと、処理部２４ｂと、信号変換装置（信号変換部）７０と、を備えている。
【００４８】
ベースバンド部２３は、ＩＱベースバンド信号（Ｉ信号、Ｑ信号それぞれ）をデジタルデータとして出力する。
変調器２４ａは、ＩＱベースバンド信号を、中間周波数の信号に変換する。変調器２４ａは、デジタル信号処理で直交変調を行うデジタル直交変調器として構成されている。したがって、直交変調器２４ａからは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号（デジタルＩＦ信号）が出力される。
なお、変調波を生成する変調器２４ａとしては、直交変調器に限らず、変調波を生成するための他の方式の変調器であってもよい。
【００４９】
変調器２４ａから出力されたＩＦ信号は、デジタル信号処理部２１における処理部２４ｂに与えられる。処理部２４ｂは、ＩＦ信号に対して、ＤＰＤ(Digital Pre-distortion)、ＣＦＲ(Crest Factor Reduction)、ＤＵＣ(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部２４ｂからは、デジタル信号処理によって生成されたＲＦ信号が出力される。
【００５０】
なお、信号変換部７０には、上述の各種のデジタル処理によって生成されたデジタルＲＦ信号が与えられればよく、処理部２４ｂで行われる各種のデジタル処理は、直交変調器２４ａによる直交変調の前段において行ってもよい。
【００５１】
処理部２４ｂから出力されたデジタルＲＦ信号は、信号変換部７０に与えられる。本実施形態の信号変換部７０は、バンドパス型ΔΣ変調器（変換器２５）を有して構成されている。なお、変換器２５は、ローパス型ΔΣ変調器であってもよいし、ＰＷＭ変調器であってもよい。
【００５２】
ΔΣ変調器２５は、入力信号であるＲＦ信号に対して、ΔΣ変調を行って１ｂｉｔの量子化信号（１ｂｉｔパルス列）を出力する。ΔΣ変調器２５から出力された１ｂｉｔパルス列は、デジタル信号であるが、アナログＲＦ信号を表現したものとなっている。
ΔΣ変調器２５から出力された１ｂｉｔパルス列は、デジタル信号処理部２１の出力信号として、デジタル信号処理部２１から信号伝送路４へ出力される。
【００５３】
［２．ΔΣ変調］
図２に示すように、ΔΣ変調器２５は、ループフィルタ２７と、量子化器２８と、を備えている（非特許文献１参照）。
図２に示すΔΣ変調器２５は、入力（本実施形態では、ＲＦ信号）Ｕが、ループフィルタ２７に与えられる。ループフィルタ２７の出力Ｙは、量子化器（１ｂｉｔ量子化器）２８に与えられる。量子化器２８の出力（量子化信号）Ｖは、ループフィルタ２７への他の入力として与えられる。
【００５４】
ΔΣ変調器２５の特性は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）及び雑音伝達関数（ＮＴＦ；Ｎｏｉｓｅ  Ｔｒａｎｓｆｅｒ  Ｆｕｎｃｔｉｏｎ）によって表すことができる。
つまり、ΔΣ変調器２５の入力をＵとし、ΔΣ変調器２５の出力をＶとし、量子化雑音をＥとしたときに、ΔΣ変調器２５の特性を、ｚ領域において表すと、次のとおりである。
【数１】
2014014059.tif 000003
【００５５】
したがって、所望のＮＴＦとＳＴＦとが与えられると、ループフィルタ２７の伝達関数を得ることができる。
【００５６】
図３は、１次ローパス型ΔΣ変調器１２５の線形ｚ領域モデルのブロック図を示している。符号１２７がループフィルタの部分を示し、符号１２８が量子化器を示している。このΔΣ変調器１２５への入力をＵ（ｚ）とし、出力をＶ（ｚ）とし、量子化雑音をＥ（ｚ）としたときに、ΔΣ変調器１２５の特性を、ｚ領域において表すと、次のとおりである。
Ｖ（ｚ）＝Ｕ（ｚ）＋（１−ｚ−１）Ｅ（ｚ）
【００５７】
つまり、図３に示す１次ローパス型ΔΣ変調器１２５において、信号伝達関数ＳＴＦ（ｚ）＝１であり、雑音伝達関数ＮＴＦ（ｚ）＝１−ｚ−１である。
【００５８】
非特許文献１によれば、ローパス型ΔΣ変調器に対して、以下の変換を行うことで、ローパス型ΔΣ変調器を、バンドパス型ΔΣ変調器に変換できる。
【数２】
2014014059.tif 000004
【００５９】
上記変換式に従って、ローパス型ΔΣ変調器１２５のｚ領域モデルにおけるｚを、ｚ’＝−ｚ２に置き換えることでバンドパス型ΔΣ変調器が得られる。
【００６０】
上記変換式を用いると、ｎ次のローパス型ΔΣ変調器（ｎは１以上の整数）を、２ｎ次のバンドパス型Σ変調器に変換できる。
【００６１】
本発明者は、ローパス型ΔΣ変調器から、所望の周波数ｆ０（θ＝θ０）を、中心周波数ｆ０として持つバンドパス型ΔΣ変調器を得るための変換式を見出した。当該変換式は、例えば、次の式（３）に示す通りである。
【数３】
2014014059.tif 000005
ここで、
θ０＝２π×（ｆ０／ｆｓ）  ｆｓはΔΣ変調器のサンプリング周波数。
【００６２】
式（２）の変換式では、特定の周波数θ０＝π／２に関するものであったが、式（３）の変換式では、任意の周波数（θ０）に一般化されている。
【００６３】
図４は、図３に示す１次ローパス型ΔΣ変調器１２５を、式（３）の変換式で変換して得られた２次バンドパス型ΔΣ変調器２５を示している。
なお、図３から図４への変換では、表記の便宜上、式（３）において、ａ＝ｃｏｓθ０とおいた下記の変換式を用いた。
【数４】
2014014059.tif 000006
【００６４】
なお、バンドパス型ΔΣ変調器への変換は、その他の高次ローパス型ΔΣ変調器（例えば、非特許文献１記載のＣＩＦＢ構造、ＣＲＦＦ構造、ＣＩＦＦ構造など）に対しても適用できる。
【００６５】
［３．信号特性と１ｂｉｔパルス列波形との間の関係］
図５は、ΔΣ変調器（変換器）２５から出力された１ｂｉｔパルス列が表現するＲＦ信号の信号特性と、その１ビットパルス列のアナログ波形と、の関係を検討するために用いた装置構成を示している。
図１に示す実際のバンドパス型ΔΣ変調器２５は、量子化信号をパルスとして出力するため、フリップフロップなどのハードウェアを、少なくとも一部に有することになる。
【００６６】
ただし、図５のΔΣ変調器としては、ソフトウェアで構成したバンドパス型ΔΣ変調器２５ａを用いた。ソフトウェアで構成されたバンドパス型ΔΣ変調器２５ａから出力された量子化信号ｄｋは、パルスパターン生成器（ＰＰＧ；Pulse Pattern Generator）２５ｂに与えられる。パルスパターン生成器２５ｂは、量子化信号ｄｋに基づき、理想的な波形（完全な矩形波）に対して任意の形状に歪んだ１ｂｉｔパルス列Ｓｏｕｔ（ｔ）を出力することができる。歪んだ１ｂｉｔパルス列Ｓｏｕｔ（ｔ）は、実際のバンドパス型ΔΣ変調器２５から出力される１ｂｉｔパルス列に相当する。
【００６７】
また、パルスパターン生成器２５ｂの出力回路は、理想的な波形とみなすことができる波形を生成できるように、十分な高速応答性能を有している。したがって、パルスパターン生成器２５ｂは、理想的な波形の１ｂｉｔパルス列Ｓｏｕｔ（ｔ）を出力することもできる。
【００６８】
パルスパターン生成器２５ｂから出力された信号は、アナログバンドパスフィルタ３２を通過し、測定器２５ｃに与えられる。
【００６９】
パルスパターン生成器２５ｂの出力Ｓｏｕｔ（ｔ）は、下記式（Ａ）のように定義される。
【数５】
2014014059.tif 000007
【００７０】
式（Ａ）の第１項であるＳｉｄｅａｌは、量子化信号ｄｋ（＝±１）を理想的な矩形波で表現したものであり、式（Ｂ）のように定義される。量子化信号ｄｋは、パルスのＨｉｇｈレベルに対応した値として＋１をとり、パルスのＬｏｗレベルに対応した値として−１をとる。Ｕ（ｔ）は、単位ステップ関数である。
【数６】
2014014059.tif 000008
【００７１】
式（Ａ）の第２項は、実際の波形に相当するＳｏｕｔ（ｔ）と、理想的な波形Ｓｉｄｅａｌとの差を示している。第２項におけるｆ（ｔ−ｋｔ）は、下記式（Ｃ）のように定義される。Ｓｉｎｇは、符号関数である。
【数７】
2014014059.tif 000009
【数８】
2014014059.tif 000010
【００７２】
式（Ｃ）において、（Ｃ−１）は、ある量子化信号の値ｄｋと時間的に一つ前の量子化信号の値ｄｋ−１との差分を示す値の符号がプラスである場合、すなわち、量子化信号ｄｋが、パルスの立ち上がりとなる場合である。
（Ｃ−２）は、ある量子化信号の値ｄｋと時間的に一つ前の量子化信号の値ｄｋ−１との差分を示す値の符号がマイナスである場合、すなわち、量子化信号ｄｋが、パルスの立ち下がりとなる場合である。
（Ｃ−３）は、ある量子化信号の値ｄｋと時間的に一つ前の量子化信号の値ｄｋ−１との差分を示す値がゼロである場合、すなわち、パルスの値に変化がない場合である。
【００７３】
ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、それぞれ、立ち上がり波形と立ち下がり波形である。立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）は、シミュレーションのため、任意の形状に設定される。
【００７４】
さらに、ｆｒｉｓｅ（ｔ）とｆｆａｌｌ（ｔ）は、式（Ｄ）に示すように、対称成分ｆｓｙｍ（ｔ）と非対称成分ｆＡｓｙｍ（ｔ）に分解することができる。
非対称成分ｆＡｓｙｍ（ｔ）は、式（Ｄ）より、下記式（Ｅ）によって求めることができる。
【数９】
2014014059.tif 000011
【００７５】
式（Ｅ）は、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とが、下記式Ｆ）の関係を有している場合に、非対称成分ｆＡｓｙｍ（ｔ）が無くなることを示している。
【数１０】
2014014059.tif 000012
【００７６】
式（Ｆ）を満たす場合、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とは、時間軸に対して線対称となる。つまり、式（Ｆ）を満たすパルス波形をアイパターンで示した場合、そのアイパターンは時間軸に対して線対称となる。
【００７７】
図６は、式（Ｆ）を満たすパルス波形（対称波形）を示している。図６（ａ）は、対称波形Ｓｏｕｔ（ｔ）のアイパターンを示している。このアイパターンは、時間軸に対して線対称となっている。なお、時間軸は、パルスのＬｏｗレベル（−１）とＨｉｇｈレベル（＋１）の中間（０）にあるものとする（以下、同様）。
また、図６（ｂ）は、対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、図６（ｃ）は、対称波形についての理想的な波形ＳＩｄｅａｌ（ｔ）を示し、図６（ｄ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図６（ｅ）は、対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
【００７８】
図６に示すように、対称波形は、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）に歪成分（第１の歪成分）を有するとともに、パルスの立ち下がり波形ｆｆａｌｌ（ｔ）に歪成分（第２の歪成分）を有する。
【００７９】
式（Ｆ）を満たす場合、歪成分は、対称成分ｆｓｙｍ（ｔ）を有しているが（図６（ｄ）参照）、非対称成分ｆＡｓｙｍ（ｔ）は有していない（図６（ｅ）参照）。
【００８０】
対称波形において、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とを、アイパターンのように、立ち上がり開始時点と立ち下がり開始時点とを時間軸上で一致させて重ねた場合、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とは、遷移時間（立ち上がり時間、立ち下がり時間）が同一であるため、時間軸に対して線対称となる。
換言すると、立ち上がり波形ｆｒｉｓｅ（ｔ）における歪成分（第１歪成分）と、立ち下がり波形ｆｆａｌｌ（ｔ）における歪成分（第２歪成分）とは、時間軸に対して線対称となっており、非対称成分ｆＡｓｙｍ（ｔ）はゼロとなる。
【００８１】
図７は、式（Ｆ）を満たさないパルス波形（非対称波形）を示している。図７（ａ）は、非対称波形Ｓｏｕｔ（ｔ）のアイパターンを示している。このアイパターンは、時間軸に対して非対称となっている。具体的には、図７に示す非対称波形は、パルスの立ち上がり時間よりも、パルスの立ち下がり時間の方が長い波形となっている。
【００８２】
図７（ｂ）は、非対称波形Ｓｏｕｔ（ｔ）の時間軸波形を示し、図６（ｃ）は、対称波形についての理想的な波形ＳＩｄｅａｌ（ｔ）を示し、図６（ｄ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における対称成分ｆｓｙｍ（ｔ）を示し、図６（ｅ）は、非対称波形における立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）における非対称成分ｆＡｓｙｍ（ｔ）を示している。
【００８３】
図７に示すように、非対称波形も、理想的な波形ＳＩｄｅａｌ（ｔ）に対して歪んでおり、歪成分を有する。具体的には、パルスの立ち上がり波形ｆｒｉｓｅ（ｔ）に歪成分（第１の歪成分）を有するとともに、パルスの立ち下がり波形ｆｆａｌｌ（ｔ）に歪成分（第２の歪成分）を有する。
【００８４】
式（Ｆ）を満たさない場合、歪成分は、対称成分ｆｓｙｍ（ｔ）とともに、非対称成分ｆＡｓｙｍ（ｔ）を有する（図７（ｄ）、図７（ｅ）参照）。
【００８５】
［３．１  非対称成分ｆＡｓｙｍ（ｔ）の信号特性への影響］
パルスの波形が、アナログ信号としての信号特性（ＡＣＬＲ）へ与える影響を調べるため、シミュレーションを行った。その結果を、以下に示す。
このシミュレーションでは、ΔΣ変調器２５として、６次のＣＲＦＢ構造のバンドパス型ΔΣ変調器を用いた。バンドパス型ΔΣ変調器２５に入力される試験信号は、ＬＴＥ（Long Term Evolution）のＲＦ信号であり、搬送波周波数８００ＭＨｚ、帯域５ＭＨｚ、４キャリアである。つまり、ＲＦ信号としての全帯域は、２０ＭＨｚである。
【表１】
2014014059.tif 000013
【００８６】
シミュレーションでは、パルス波形として、遷移時間（立ち上がり時間α及び立ち下り時間βがゼロである理想波形”Ｉｄｅａｌ”、立ち上がり波形及び立ち下がり波形が指数関数である波形”ｅｘｐ（ｘ）”、立ち上がり波形及び立下り波形が双曲線正接関数である波形”ｔａｎｈ（ｘ）”を用いた。
【００８７】
ｅｘｐ（ｘ）及びｔａｎｈ（ｘ）については、立ち上がり波形と立下り波形とが、時間軸に対して線対称である対称波形（Ｓｙｍｍ．）と、時間軸に対して非線対称である非対称波形（Ａｓｙｍｍ．）を用いた。
【００８８】
線対称である波形については、立ち上がり時間α及び立ち下り時間βを同一にし（α＝β）、α＝β＝０．２の場合、及び、α＝β＝０．４の場合の２つのケースについてシミュレーションを行った。
非線対称である波形については、立ち上がり時間α及び立ち下り時間βを異ならせ（α≠β）、α＝０．２，β＝０．４の場合、及び、α＝０．４，β＝０．２の場合の２つのケースについてシミュレーションを行った。
【００８９】
図８において、シミュレーションパラメータ（波形と遷移時間α，β）の定義を、図８に示す。図８において、ｅｘｐ（ｘ）の立ち上がり波形及び立ち下がり波形は、実線で示し、ｔａｎｈ（ｘ）の立ち上がり波形及び立ち下がり波形は、点線で示した。
遷移時間α，βは、単位区間（ＵＩ；unit interval）に対する割合で表される。単位区間は、一つの量子化信号に対応する１パルスの区間であり、その長さは、１／ｆｓである。
立ち上がり時間は、パルスのＬｏｗレベル（−１）からＨｉｇｈレベル（＋１）に至るまでの時間であり、立ち下り時間は、パルスのＨｉｇｈレベル（＋１）からＬｏｗレベル（−１）に至るまでの時間である。
【００９０】
表１のシミュレーション結果において、ＡＣＬＲ１は、隣接チャネル漏洩電力比を示し、ＡＣＬＲ２は、次隣接チャネル漏洩電力比を示す。ＡＣＬＲ１’，ＡＣＬＲ２’は、それぞれ、非対称波形（Ａｓｙｍｍ．）から、非対称成分ｆＡｓｙｍ（ｔ）を除去した場合の隣接チャネル漏洩電力比及び次隣接チャネル漏洩電力比である。
【００９１】
表１のシミュレーション結果によれば、対称波形（Ｓｙｍｍ．）については、理想波形ではないｅｘｐ（ｘ），ｔａｎｈ（ｘ）についても、理想波形と同様のＡＣＬＲ１，ＡＣＲＬ２が得られた。また、対称波形（Ｓｙｍｍ．）において、遷移時間α、βの違いは、ＡＣＬＲ１，ＡＣＲＬ２に影響がなかった。
したがって、遷移時間α，βの長短は、信号特性ＡＣＬＲ１，２）にとって重要ではないと考えられる。すなわち、パルス波形が理想波形から歪んでいても、対称波形である限りは、ＡＣＬＲ１，ＡＣＲＬ２は低下しないため、パルス波形に歪成分が含まれること自体は、信号特性に悪影響を与えないと考えられる。
【００９２】
一方、非対称波形（Ａｓｙｍｍ．）については、いずれも、対称波形（Ｓｙｍｍ．）の場合よりも、ＡＣＬＲ１，ＡＣＬＲ２が低下した。しかし、それぞれの非対称波形（Ａｓｙｍｍ．）から、非対称成分ｆＡｓｙｍ（ｔ）を除去した場合、ＡＣＬＲ１’，ＡＣＬＲ２’は、対称波形（Ｓｙｍｍ．）のＡＣＬＲ１，ＡＣＬＲ２と同じになった。
したがって、ＡＣＬＲ１，ＡＣＬＲ２の劣化は、非対称成分ｆＡｓｙｍ（ｔ）が原因であることがわかる。
【００９３】
図９は、パルス波形”ｅｘｐ（ｘ）”を対称波形（Ｓｙｍｍ．）とした場合のパワースペクトラムを示し、図１０は、パルス波形”ｅｘｐ（ｘ）”を非対称波形（Ａｓｙｍｍ．）とした場合のパワースペクトラムを示している。
【００９４】
図９（ａ）は、α＝β＝０．２の１ｂｉｔパルス列Ｓｏｕｔ（ｔ）のパワースペクトルを示し、図９（ｂ）は、α＝β＝０（理想波形）の１ｂｉｔパルス列Ｓｏｕｔ（ｔ）のパワースペクトルを示している。図９によれば、α＝β＝０．２の場合も、α＝β＝０（理想波形）の場合も、パワースペクトラムはほぼ同じである。つまり、α＝β＝０．２にしても、α＝β＝０（理想波形）からの劣化は認められない。
【００９５】
図１０（ａ）は、α＝０．２，β＝０．３であるパルス波形”ｅｘｐ（ｘ）”のパワースペクトラムを示し、図１０（ｂ）は、α＝０．２，β＝０．３であるパルス波形”ｅｘｐ（ｘ）”から、非対称成分を除去した場合のパワースペクトラムを示している。
【００９６】
非対称成分を除去する前（図１０（ａ）のパワースペクトラム）では、ＲＦ信号の帯域（７９０ＭＨｚ〜８１０ＭＨｚ）外では、漏洩電力が認められる。一方、非対称成分を除去すると（図１０（ｂ）のパワースペクトラム）では、帯域外の漏洩電力が低下しており、図９（ｂ）と同様のパワースペクトルが得られている。
【００９７】
なお、ｔａｈｎ（ｘ）についても、図９及び図１０と同様の測定結果が得られた。
また、ｅｘｐ（ｘ）及びｔａｈｎ（ｘ）以外の他の波形についても確認したところ、同様の結果が得られた。
【００９８】
シミュレーション結果によると、完全な矩形波である理想波形であれば、ＡＣＬＲ１，ＡＣＬＲ２は良好な値が得られる。しかし、より完全な矩形波を生成しようとすると、装置のコスト高を招く。また、矩形波は、多くの高調波成分を有するため好ましくなく、消費電力も増大させる。
したがって、実際の信号変換部７０（ΔΣ変調器２５）としては、完全な矩形波である理想波形ではなく、歪成分を有するパルス波形を出力するものとして構成できれば、好適である。
【００９９】
この点に関し、シミュレーション結果によれば、パルス波形が、歪成分を有していても、時間軸に対して線対称であれば、つまり、非対称成分がなければ、信号特性の劣化を生じさせない。
したがって、信号変換部７０（ΔΣ変調器２５）としては、歪成分を有するパルス波形を出力するものとして構成できる。この場合、信号変換部７０（ΔΣ変調器２５）パルス波形が、歪成分を有していても、立ち上がり波形及び立ち下がり波形の歪成分が、時間軸に対して実質的に線対称であれば、つまり、実質的に非対称成分がなければ、信号特性の劣化を抑えることができる。
【０１００】
なお、歪成分が、時間軸に対して実質的に線対称であるとは、完全に線対称である必要はない、という意味である。例えば、ＡＣＬＲ（隣接チャネル漏洩電力比）が４５［ｄＢ］以上となるように歪成分に線対称性があればよい。より好ましくは、４６［ｄＢ］以上となるように、さらに好ましくは、４８［ｄＢ］以上となるように、さらに好ましくは、５０［ｄＢ］以上となるように、さらに好ましくは５５［ｄＢ］以上となるように、さらに好ましくは６０［ｄＢ］以上となるように、歪成分に線対称性があればよい。
【０１０１】
また、歪成分の対称性は、単位区間（ＵＩ）分の個々のパルスに着目して考える必要はなく、多数の単位区間（ＵＩ）における歪成分の平均で考えれば足りる。
【０１０２】
図１１は、図１のΔΣ変調器２５から出力された１ｂｉｔパルス列を実測した結果を示している。図１１（ａ）は実測したアイパターンであり、図１１（ｂ）は実測したパワースペクトラムである。実測したパルス波形（図１１（ａ）のアイパターン）には、非対称成分が含まれており、ＡＣＬＲは４６．１［ｄＢ］であった。
【０１０３】
図１１（ａ）のアイパターンの軌道を数値化して、立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とを抽出した。抽出した立ち上がり波形ｆｒｉｓｅ（ｔ）と立ち下がり波形ｆｆａｌｌ（ｔ）とから、式（Ｅ）に基づいて、非対称成分ｆＡｓｙｍ（ｔ）を算出した。
実測したパルス波形から、算出した非対称成分ｆＡｓｙｍ（ｔ）を取り除いて、ＡＣＬＲを再計算すると、ＡＣＬＲは、５２．３［ｄＢ］に改善した。
【０１０４】
［４．歪成分の抑制］
図１２は、本発明の第２の実施形態に係るシステム１を示すブロック図である。本実施形態では、信号変換部７０（ΔΣ変調器２５）単独では、立ち上がり波形ｆｒｉｓｅ及び立ち下がり波形ｆｆａｌｌの歪成分を、時間軸に対して実質的に線対称にできない場合において、歪成分の非対称性を抑制するための構成を示している。
【０１０５】
図１２では、信号変換装置（信号変換部）７０は、ΔΣ変調器２５のほか、符号化部７１及び終端抵抗７２を有している。符号化部７１は、ΔΣ変調器（変換器）２５から出力された１ｂｉｔパルス列の符号化を行うものであり、デジタル信号処理部２１の一部として構成されている。終端抵抗（例えば、５０Ωの抵抗）７２は、符号化部７１の出力側を終端させるものである。アナログフィルタ３２は、終端抵抗７２を介して、符号化部７１に接続されている。
【０１０６】
符号化部７１及び終端抵抗７２は、いずれも、歪成分及び歪成分の非対称性を抑制する抑制部として機能する。なお、符号化部７１及び終端抵抗７２のうち、いずれか一方を省略してもよい。符号化部７１を省略した場合、終端抵抗７２は、ΔΣ変調器２５の出力側を終端させるように設けられ、アナログフィルタ３２は、終端抵抗７２を介して、ΔΣ変調器２５に接続される。
【０１０７】
符号化部７１は、ΔΣ変調器２５から出力された１ｂｉｔパルス列に対して、符号化を行う。符号化部７１は、ΔΣ変調器２５から出力された１ｂｉｔパルス列において、Ｈｉｇｈ（１）が連続して生じることによる遷移時間のゆらぎを防止するものである。
ΔΣ変調器２５がパルス出力のために有する回路（フリップフロップなど）において、Ｈｉｇｈを出力するためのスイッチング素子（ＭＯＳ−ＦＥＴなど）は、Ｈｉｇｈ（１）が連続している間、常時、ＯＮとなり、当該スイッチング素子を流れる電流によって温度が上昇する。このような状態で、当該スイッチング素子がＯＦＦとなっても、Ｈｉｇｈ（１）からＬｏｗ（−１）に遷移しようとしても、遷移に時間がかかり、立ち下がり遅延時間βが長くなる。その結果、立ち下がり時間βが、立ち上がり時間αよりも長くなり、非対称成分が生じる。
【０１０８】
そこで、図１２に示す符号化部７１は、１ｂｉｔパルス列において連続するＨｉｇｈ（１）を防止する伝送路符号による符号化を行う。
符号化部７１は、マンチェスタ符号又はＲＺ（Return Zero）符号による符号化を行う。本発明者は、これら２つの符号化であれば、１ｂｉｔパルス列が表現するＲＦ信号の周波数が変換されるだけで、１ｂｉｔパルス列が表現するＲＦ信号のスペクトラムの保存が可能であること実験的に見出した。
【０１０９】
マンチェスタ符号による符号化では、図１３（ａ）に示すように、０（Ｌｏｗ）が”０１”に、１（Ｈｉｇｈ）が”１０”に変換される。マンチェスタ符号によって符号化することで、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、マンチェスタ符号では、１（Ｈｉｇｈ）と０（Ｌｏｗ）の繰り返しとなる。
【０１１０】
したがって、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、符号化部７１の出力（１ｂｉｔパルス列）には、連続する１（Ｈｉｇｈ）の発生が抑えられる。
その結果、ΔΣ変調器２５では、連続する１（Ｈｉｇｈ）によるフリップフロップの発熱というΔΣ変調器２５内の内部要因によって、歪成分に非対称性が生じても、符号化部７１から出力される１ｂｉｔパルス列では、連続する１（Ｈｉｇｈ）が抑えられているため、歪成分の非対称性も抑えられる。
【０１１１】
ＲＺ符号による符号化では、図１３（ｂ）に示すように、０（Ｌｏｗ）が”００”に、１（Ｈｉｇｈ）が”１０”に変換される。ＲＺ符号によって符号化することで、ΔΣ変調器２５の出力（１ｂｉｔパルス列）に１（Ｈｉｇｈ）が連続しても、ＲＺ符号では、１（Ｈｉｇｈ）と０（Ｌｏｗ）の繰り返しとなる。
したがって、マンチェスタ符号の場合と同様に、符号化部７１から出力される１ｂｉｔパルス列における歪成分の非対称性が抑えられる。
【０１１２】
終端抵抗７２は、符号化部７１（又はΔΣ変調器２５）の出力を終端することで、アナログフィルタ３２からの不要な多重反射波を防止するためのものである。符号化部７１（又はΔΣ変調器２５）が、アナログフィルタ３２からの不要な多重反射を受けると、その分、符号化部７１（又はΔΣ変調器２５）の出力は、不規則に歪み、歪成分の非対称性が生じ易くなる。
【０１１３】
終端抵抗７２を設けることで、不要な反射波が生じるのを抑えることができる。
したがって、アナログフィルタ３２からの不要な反射という、ΔΣ変調器２５外の外部要因によって発生するおそれのある歪成分の非対称性を抑制することができる。
なお、アナログフィルタ３２による反射を防止するには、反射を生じないよう構成されたアナログフィルタ３２を用いても良い。
【０１１４】
このようにして、歪成分の非対称性を抑制することで、パルス波形を、時間軸に対して実質的に線対称にすることができ、信号特性の劣化を防止できる。
なお、歪成分の非対称性を発生する要因がほかにもあれば、当該要因に対する対策を、適宜施せばよい。
【０１１５】
［５．反射波の抑制］
［５．１  減衰器による抑制］
図１４は、本発明の第３の実施形態に係るシステム１を示すブロック図である。
本実施形態と、第１の実施形態との相違点は、処理部２４、ΔΣ変調器２５、及びアナログフィルタ３２を制御する制御部３５を備えている点、及び信号変換部７０と、アナログフィルタ３２との間に配置された減衰器３６を備えている点である。
【０１１６】
ベースバンド部２３からＩＱベースバンド信号が与えられる処理部２４は、ＩＱベースバンド信号に対してデジタル直交変調などの処理を行う。したがって、処理部２４からは、多ビットのデジタルデータ（離散値）によって表現されたデジタル信号形式の信号が出力される。
なお、処理部２４における変調は、直交変調に限らず、変調波を生成するための他の方式の変調であってもよい。
【０１１７】
処理部２４は、直交変調のほか、ＤＰＤ(Digital Pre-distortion)、ＣＦＲ(Crest Factor Reduction)、ＤＵＣ(Digital Up Conversion)などの様々なデジタル信号処理を施す。処理部２４からは、上述のような各種のデジタル信号処理によって生成されたデジタルＲＦ信号が出力される。
【０１１８】
制御部３５は、処理部２４を制御することによって、処理部２４が出力するデジタルＲＦ信号を任意の周波数に変更して、ΔΣ変調器２５に与えたりすることができる。
【０１１９】
ΔΣ変調器２５は、上述のように、処理部２４から与えられるデジタルのＲＦ信号に対して、ΔΣ変調を行って１ｂｉｔの量子化信号（パルス信号）を生成する。ΔΣ変調器２５による量子化信号は、入力されるＲＦ信号の周波数帯域における量子化雑音がノイズシェイピングされている。
【０１２０】
バンドパス型ΔΣ変調器２５は、ノイズシェイピングされる量子化雑音阻止帯域（バンドパス型ΔΣ変調器２５の中心周波数）を変更可能に構成されている。
制御部３５は、ΔΣ変調器２５を制御することで、前記量子化雑音阻止帯域を調整することができる。制御部３５は、バンドパス型ΔΣ変調器２５の量子化雑音阻止帯域が、バンドパス型ΔΣ変調器２５に入力されるＲＦ信号の周波数帯域（ＲＦ信号の信号帯域）を含むように、バンドパス型ΔΣ変調器２５を制御する。
【０１２１】
ΔΣ変調器２５は、前述の式（３）に基づいて、ｚの値が変換可能となっている。つまり、ΔΣ変調器２５は、量子化雑音阻止帯域の中心周波数を変更可能となっている。換言すると、量子化雑音阻止帯域が変更可能となっている。
【０１２２】
制御部３５は、ΔΣ変調器２５に入力されるＲＦ信号の中心周波数（上述の搬送周波数ｆ０）に応じて、前述の式（３）に基づいてΔΣ変調器２５のｚを変換することにより、任意の周波数のＲＦ信号に対して、バンドパスΔΣ変調が行える。
【０１２３】
このように、ＲＦ信号の搬送周波数ｆ０に応じて、上記変換式（３）におけるｃｏｓθ０（係数ａ）を変更することで、サンプリング周波数ｆｓを変更することなく、任意の周波数ｆ０に対応したバンドパスΔΣ変調が行える。ｃｏｓθ０を変更すると、式（１）に示すＮＴＦの係数が変更されたことになるが、式の次数は維持される。このため、ＲＦ信号の搬送波周波数ｆ０に応じて、バンドパス型ΔΣ変調器２５の構成を変化させても、式の複雑度（次数）は変化せず、したがって、バンドパス型ΔΣ変調器２５における信号処理負荷も変化しない。
【０１２４】
このように本実施形態では、搬送波周波数ｆ０を変化させても、バンドパス型ΔΣ変調器２５における信号処理負荷が変化しないため有利である。本実施形態において、バンドパス型ΔΣ変調器２５における信号処理負荷は、ナイキストの定理により、信号帯域幅によって決定されるサンプリング周波数ｆｓに依存するが、搬送波周波数ｆ０を変化させても信号帯域幅が変化するわけではないためサンプリング周波数ｆｓを変更する必要はない。なお、ΔΣ変調器がローパス型である場合、搬送波周波数ｆ０の変化に対応するには、サンプリング周波数ｆｓを変更する必要があり、この点において、バンドパス型が有利である。
【０１２５】
また、式（３）を利用すると、ΔΣ変調器２５を任意の周波数（ｆ０）に対応できるバンドパス型ΔΣ変調器として利用できるだけでなく、ローパス型ΔΣ変調器として利用することもできる。つまり、ΔΣ変調器２５は、ローパス型とバンドパス型とに切り替え可能となっている。
【０１２６】
また、制御部３５は、量子化信号に含まれる量子化雑音を除去しＲＦ信号の周波数帯域の信号を取得するためのフィルタであるアナログフィルタ３２の通過帯域を制御することができる。より具体的には、制御部３５は、アナログフィルタ３２の中心周波数を処理部２４及びΔΣ変調器２５において設定したＲＦ信号の周波数とすることで、ΔΣ変調器２５の量子化雑音阻止帯域を通過帯域となるように、アナログフィルタ３２を制御する。
これにより、アナログフィルタ３２は、量子化信号により表現されるＲＦ信号の周波数帯域が通過帯域となるように設定される。アナログフィルタ３２は、量子化信号の内のＲＦ信号の周波数帯域内の信号を分離し、アナログのＲＦ信号を出力することができる。
【０１２７】
なお、制御部３５が各部の設定に必要な、ＲＦ信号の周波数等の情報は、必要に応じて外部からの命令によって与えてもよいし、図示しない記憶部等に予め格納しておいてもよい。
また、上記制御部３５は、上述の第１の実施形態、及び第２の実施形態にて示したシステム１にも適用することができる。
【０１２８】
以上のように、制御部３５は、システム１が出力するアナログのＲＦ信号の周波数を制御し設定する。
【０１２９】
減衰器３６は、ΔΣ変調器２５とアナログフィルタ３２とを接続する信号伝送路４に設けられており、信号伝送路４を伝送する信号を減衰する機能を有している。
【０１３０】
ΔΣ変調器２５が、１ｂｉｔパルス列（１ｂｉｔパルス列信号）である量子化信号を出力すると、アナログフィルタ３２において当該量子化信号が反射し反射波が生じる場合がある。
すなわち、ΔΣ変調器２５側から延びる信号伝送路４と、アナログフィルタ３２との間でインピーダンス整合がとれていなければ量子化信号による反射波を生じさせる場合がある。量子化信号は、デジタル信号であるが、アナログ信号としての性質を両方有しているため、アナログフィルタ３２に入力されたときにインピーダンス整合がとれていなければ、反射波を生じさせる。
このような不要な反射波が生じると、上述のように、この反射波の影響によって量子化信号に歪みを生じさせ、歪成分の非対称性を生じさせる要因となる。
【０１３１】
図１４においては、反射波は、量子化雑音を除去するアナログフィルタ３２によって生じる。量子化信号が信号伝送路４を介してアナログフィルタ３２に到達すると、量子化信号に含まれるＲＦ信号の周波数帯域部分は、アナログフィルタ３２側で通過帯域に調整されているので通過するが、前記通過帯域外の部分に含まれる量子化雑音の部分は、アナログフィルタ３２で反射され、信号源であるΔΣ変調器２５側に反射波として戻ることとなる。つまり、アナログフィルタ３２は、ΔΣ変調器２５から出力された信号の反射波を生じさせる反射素子を構成している。
【０１３２】
ここで、アナログフィルタ３２で反射する反射波は、信号伝送路４を通じてΔΣ変調器２５と、アナログフィルタ３２との間で多重反射する。
減衰器３６は、上記のように信号伝送路４を通じて多重反射する反射波を減衰することができる。なお、減衰器３６は、信号伝送路４に設けられているので、量子化信号をも減衰することとなるが、反射波は多重反射することで、量子化信号よりも減衰器３６を通過する回数が多くなる。この結果、反射波は、量子化信号よりも大きく減衰され、量子化信号に対する反射波の影響を低減することができる。
【０１３３】
本実施形態によれば、減衰器３６によって、非対称性を生じさせる要因となるアナログフィルタ３２からΔΣ変調器２５への信号反射を抑制することができるので、量子化信号の信号特性劣化を防止できる。このように、減衰器３６は、ΔΣ変調器２５から出力された信号の反射波を抑制する抑制部を構成している。
【０１３４】
なお、本実施形態では、ΔΣ変調器２５から出力された信号の反射波を生じさせる反射素子として、アナログフィルタ３２が設けられている場合を示したが、反射素子は、アナログフィルタ３２に限らず、例えば、アンテナ等、所定のインピーダンスを有することでΔΣ変調器２５から出力された信号の反射波を生じさせる素子を含む。
【０１３５】
次に、本発明者が、上記減衰器による反射波の抑制効果を検証するために行った試験について説明する。
図１５は、減衰器による反射波の抑制の効果を検証した装置を示すブロック図であり、（ａ）は、実際のシステムを模した構成、（ｂ）は、反射波の原因となるアナログフィルタ３２を省略したときの電力を参照するための構成を示している。
【０１３６】
図１５（ａ）に示す装置（以下、装置Ａという）は、上記図５と同様、ソフトウェアで構成したバンドパス型ΔΣ変調器２５ａと、パルスパターン発生器２５ｂとを備えている。パルスパターン発生器２５ｂは、ΔΣ変調器２５の後段に接続されており、ΔΣ変調器２５が出力する量子化信号の信号波形を適宜調整する。
また、装置Ａは、このパルスパターン発生器２５ｂが出力する調整後の量子化信号が与えられる減衰器３６と、アナログフィルタ３２と、測定器２５ｃとを備えている。
図１５（ｂ）に示す装置（装置Ｂ）は、アナログフィルタ３２を省略した点以外、装置Ａと同様である。
【０１３７】
上記装置Ａ，Ｂを用いて、減衰器に対して擬似的に量子化信号を与え、減衰器３６の調整値と、量子化信号の出力電力との関係を検証した。
図１６（ａ）は、検証試験において、測定器２５ｃにより得られた測定結果の一例を示した図である。図１６（ａ）中、縦軸は電力、横軸は周波数であり、アナログフィルタ３２の通過帯域周辺の周波数スペクトルを示している。図１６（ａ）に示すように、量子化信号のアナログフィルタ３２の通過帯域には、周囲の雑音部分よりも高い電力で現れている信号成分が所定の帯域幅で含まれている。
【０１３８】
本試験では、装置Ａを用い、信号成分の電力Ｐｏｕｔと、信号成分の帯域に隣接する隣接帯域の電力ＡＣＰ（Adjacent Channel Power）とを測定し、減衰器３６の調整値に対する、これら電力の変化を検証した。また、反射波の影響がない場合のＡＣＰを測定するために、装置Ｂを用い、そのＰｏｕｔと、ＡＣＰとを測定した。
【０１３９】
図１６（ｂ）は、減衰器３６の調整値に対する電力の変化を示したグラフである。図中、横軸は、減衰器３６の調整値を示しており、値が大きいほど設定減衰量が小さい。また、縦軸は、測定された電力の値を示している。
【０１４０】
図中、線図Ｍ１は、Ｐｏｕｔの測定結果を示している。図に示すように、Ｐｏｕｔは、減衰器３６の調整値に対して線形の関係にある。なお、Ｐｏｕｔは、装置Ａ及びＢのいずれの装置を用いて測定しても、ほぼ同様の測定結果が得られることを確認した。
線図Ｍ２は、装置Ａを用いてＡＣＰを測定した測定結果を示しており、線図Ｍ３は、装置Ｂを用いてＡＣＰを測定した測定結果を示している。なお、図１６（ｂ）において、電力値−３０ｄＢ以下は、測定器２５ｃの測定可能な範囲外となっている。よって、線図Ｍ３において電力値−３０ｄＢと示している部分は、電力値−３０ｄＢ以下の値である。
【０１４１】
装置Ｂでは、アナログフィルタ３２無しに減衰器３６及び直接測定器２５ｃがパルスパターン発生器２５ｂに接続されているので、量子化信号の反射波はほとんど生じない。よって、線図Ｍ３には、反射波の影響は、含まれていない。
線図Ｍ２は、反射波の影響含まない線図Ｍ３と比較して、測定した全域に亘って大きい値となっている。このことから、線図Ｍ２で表されているＡＣＰは、アナログフィルタ３２で反射した反射波の影響を含んでおり、これによって、ＡＣＰＲ（Adjacent Channel Power Ratio：ＰｏｕｔからＡＣＰを減算した値）が小さくなり、アナログフィルタ３２が無い場合と比較して信号品質が劣化していることが確認できる。
【０１４２】
線図Ｍ２は、当該線図Ｍ２における減衰器３６の調整値が０である点を通過し、かつＰｏｕｔと平行な直線Ｓ１に対して、電力値がより小さく現れており、減衰器３６の調整量が同一である場合のＰｏｕｔと比較して、その減衰量が相対的に大きくなっている。
仮に、装置ＡのＡＣＰの値に反射波の影響が含まれていなければ、線図Ｍ２は、直線Ｓ１及び線図Ｍ１と平行となり、ＡＣＰが減衰器３６の調整値に対して線形関係になると考えられる。しかし、装置ＡのＡＣＰの測定結果を表す線図Ｍ２は、上述のように、直線Ｓ１に対して、より小さい電力値であり、減衰器３６の調整量が同一場合のＰｏｕｔと比較して、その減衰量が相対的に大きく現れている。この点から、減衰器３６によって、アナログフィルタ３２によって生じる反射波が、信号波よりも相対的に大きく減衰されていることが判る。これによって、減衰器３６を有する装置Ａは、反射波が抑制されることで、ＡＣＰＲをより大きくすることができ、信号品質が改善される。
【０１４３】
このように、減衰器３６を設けることで、反射波を抑制することができ、その影響を低減できることが確認できた。
【０１４４】
［５．２  フィルタによる抑制］
図１７は、本発明の第４の実施形態に係るシステム１の要部を示すブロック図である。
本実施形態と、第３の実施形態との相違点は、減衰器３６に代えて、分岐路４０を設けた点である。
【０１４５】
分岐路４０は、ΔΣ変調器２５と、アナログフィルタ３２（反射素子）との間に接続されている。分岐路４０は、アナログフィルタ３２の通過帯域内の信号の通過を阻止するとともに通過帯域外の信号を通過させるアナログのバンドエリミネーションフィルタ４１と、バンドエリミネーションフィルタ４１を通過する通過帯域外の信号を終端させる終端抵抗４２とを備えている。
【０１４６】
バンドエリミネーションフィルタ４１も、アナログフィルタ３２と同様、制御部３５によって制御されている。制御部３５は、バンドエリミネーションフィルタ４１の通過阻止帯域を調整可能に制御することができる。
バンドエリミネーションフィルタ４１は、アナログフィルタ３２の通過帯域が、通過阻止帯域となるように、制御部３５によって制御される。
【０１４７】
アナログフィルタ３２は、上述のように、量子化信号の内、ＲＦ信号の周波数帯域内の信号を通過させることで、アナログのＲＦ信号を分離する。
一方、バンドエリミネーションフィルタ４１は、アナログフィルタ３２の通過帯域の信号の通過を阻止する一方、前記通過帯域外の信号を通過させる。これにより、アナログフィルタ３２によって反射しうるＲＦ信号の周波数帯域外に含まれる量子化雑音は、反射することなく、バンドエリミネーションフィルタ４１が接続された分岐路４０に導かれる。
【０１４８】
バンドエリミネーションフィルタ４１の後段に設けられた終端抵抗４２は、ΔΣ変調器２５から延びる信号伝送路４に対してインピーダンス整合がとれる抵抗値に設定されている。これによって、分岐路４０は、信号伝送路４に対してインピーダンス整合をとることができる。
【０１４９】
このため、本実施形態では、ΔΣ変調器２５から出力される量子化信号の内、ＲＦ信号の周波数帯域内の信号は、アナログフィルタ３２に導かれ、ＲＦ信号の周波数帯域外の信号である量子化雑音等は、反射することなくバンドエリミネーションフィルタ４１を通じて分岐路４０に導かれる。分岐路４０の先端には、終端抵抗４２が設けられているので、分岐路４０側に導かれたＲＦ信号の周波数帯域外の信号は、終端抵抗４２によって終端される。
【０１５０】
この結果、反射波となりうるＲＦ信号の周波数帯域外の信号は、分岐路４０側に導かれて終端されるので、ＲＦ信号を得つつも、不要な反射を抑制することができる。
このように、分岐路４０は、ΔΣ変調器２５から出力された信号の反射波を抑制する抑制部としての機能を有している。
【０１５１】
なお、上記実施形態では、ＲＦ信号の周波数帯域内の信号を分離するアナログフィルタとして、バンドパスフィルタであるアナログフィルタ３２を用い、分岐路４０側のフィルタとして、バンドエリミネーションフィルタ４１を用いた場合を例示した。しかし、両フィルタは、量子化信号から、ＲＦ信号とそれ以外の信号とをそれぞれ分離して導くことができるフィルタを備えていればよい。したがって、バンドパスフィルタであるアナログフィルタ３２に代えて、ローパスフィルタを用いることもできる。バンドパスフィルタを用いるか、ローパスフィルタを用いるかは、ＲＦ信号の周波数によって、適宜決定される。
【０１５２】
信号変換装置７０がバンドパス型ΔΣ変調によって信号変換を行う場合には、図１７で示したように、ＲＦ信号を分離するためのアナログフィルタとしてアナログのバンドパスフィルタ３２を用い、分岐路４０に設けられるフィルタとしてバンドエリミネーションフィルタ４１を用いる。
信号変換装置７０がローパス型ΔΣ変調によって信号変換を行う場合には、図１８に示すように、ＲＦ信号を分離するためのアナログフィルタとしてローパスフィルタ４３を用い、分岐路４０側のフィルタとしてハイパスフィルタ４４を用いる。
【０１５３】
図１９は、本発明の第５の実施形態に係るシステム１の要部を示すブロック図である。
本実施形態と、第４の実施形態との相違点は、アナログフィルタ３２及び分岐路４０に代えて、フィルタ回路５０を設けた点である。
【０１５４】
このフィルタ回路５０は、橋絡Ｔ型バンドパスフィルタを構成しており、量子化信号により表現されるＲＦ信号の周波数帯域を通過帯域として設定されている。つまり、フィルタ回路５０は、上記各実施形態のアナログフィルタ３２としての機能を有している。
また、本実施形態のフィルタ回路５０は、抑制部としての機能を有している。フィルタ回路５０は、信号伝送路４に繋がるとともに抵抗５１ａ及び抵抗５１ｂが直列に接続された第１経路５１と、抵抗５１ａの前段から分岐して抵抗５１ｂの後段に繋がって抵抗５１ａ，５１ｂを迂回している第２経路と、抵抗５１ａと抵抗５１ｂとの間を接地する第３経路５３とを備えている。
抵抗５１ａ，５１ｂは、それぞれ、信号伝送路４に対してインピーダンス整合がとれる値に設定されている。
第２経路５２には、キャパシタンス５２ａとインダクタンス５２ｂとが互いに直列に接続されている。また、第３経路５３には、キャパシタンス５３ａとインダクタンス５３ｂとが互いに並列に接続されている。
【０１５５】
なお、キャパシタンス５２ａ、インダクタンス５２ｂ、キャパシタンス５３ａ、及びインダクタンス５３ｂは、下記式の関係を満たす。
キャパシタンス５２ａの容量            Ｃｓ＝１／（Ｑω０Ｚ０）
インダクタンス５２ｂのインダクタンス  Ｌｓ＝（ＱＺ０）／ω０
キャパシタンス５３ａの容量            Ｃｐ＝Ｑ／（ω０Ｚ０）
インダクタンス５３ｂのインダクタンス  Ｌｐ＝Ｚ０／（Ｑω０）
なお、Ｚ０はインピーダンス、ω０は中心角周波数、Ｑは定数である。
【０１５６】
フィルタ回路５０は、フィルタ回路５０が共振している場合においては、キャパシタンス５２ａとインダクタンス５２ｂとが直列共振である第２経路５２のインピーダンスが低く、この第２経路５２を信号が通過する。このとき、キャパシタンス５３ａとインダクタンス５３ｂとが並列共振であるためインピーダンスが高くなるので、信号が接地側に伝搬することはない。よって、フィルタ回路５０は、フィルタ回路５０を共振させうる信号については、第２経路５２を通じて通過させる。
【０１５７】
一方、フィルタ回路５０は、フィルタ回路５０が共振していない場合においては、逆に、第２経路５２のインピーダンスが高く、第３経路５３のインピーダンスが低くなる。このため、信号は、第３経路５３を通じて接地側に伝搬される。つまり、信号は、信号伝送路４に対してインピーダンス整合がとれる値に設定されている抵抗５１ａによって終端される。
【０１５８】
以上のようにして、フィルタ回路５０は、フィルタ回路５０が共振させうる周波数帯域の信号を通過させ、それ以外の信号を終端するバンドパスフィルタを構成している。
フィルタ回路５０は、その通過帯域が制御部３５によって制御可能とされており、ＲＦ信号の周波数帯域に設定される。フィルタ回路５０は、上述のように、通過帯域外の信号を終端するので、ＲＦ信号の周波数帯域外に含まれる量子化雑音等の信号による、不要な信号反射を抑制することができる。
【０１５９】
このように、上記フィルタ回路５０は、所定の信号帯域を通過帯域として有するアナログフィルタ（反射素子）としての機能と、ΔΣ変調器２５から出力された信号の反射波を抑制する抑制部としての機能とを有している。つまり、抑制部、及び反射素子が、フィルタ回路５０を構成している。
【０１６０】
なお、上記実施形態では、橋絡Ｔ型バンドパスフィルタとして構成されたフィルタ回路５０を用いたが、例えば、定Ｋフィルタや、誘導Ｍ型フィルタを構成するフィルタ回路を用いてもよい。これらフィルタも橋絡Ｔ型フィルタと同様、通過帯域のみならず、通過帯域外についても、信号伝送路４に対してインピーダンス整合をとることができ、通過帯域外に含まれる信号による、不要な信号反射を抑制することができる。
【０１６１】
図２０は、本発明の第６の実施形態に係るシステム１の要部を示すブロック図である。
本実施形態と、第５の実施形態との相違点は、フィルタ回路５０に代えて、位相変換フィルタを備えたフィルタ回路６０を設けた点である。
【０１６２】
本実施形態のフィルタ回路６０も、アナログフィルタ（反射素子）としての機能と、抑制部としての機能とを有しており、抑制部、及び反射素子によって構成されている。フィルタ回路６０は、信号伝送路４に接続されている位相変換フィルタ６１と、位相変換フィルタ６１の前段から分岐した分岐路６２に接続された反転増幅器６３と、位相変換フィルタ６１の出力及び反転増幅器６３の出力を合成する合成器６４とを備えている。
【０１６３】
本実施形態の位相変換フィルタ６１は、下記式（Ｇ）で表される伝達関数Ｈ（ｓ，ω，Ｑ）となるように設定されたフィルタであり、周波数依存性はなく通過利得が１である全域通過型フィルタである。この位相変換フィルタ６１は、入力信号を通過させる際、所定の周波数帯域を１８０度の位相差の信号に変換して通過させ、他の帯域を同相の信号として通過させることができる。
【０１６４】
【数１１】
2014014059.tif 000014
【０１６５】
なお、式（Ｇ）中、ｓ（＝ｊω）は複素周波数、ωｒは位相反転させる角周波数、Ｑは当該フィルタのクオリティファクタである。
【０１６６】
図２１（ａ）は、位相変換フィルタ６１における、入力信号の周波数に対する位相変化の特性を示したグラフである。図において、横軸は周波数、縦軸は位相を示している。
図に示すように、例えば、位相を反転させる所定の周波数が、横軸上の「１」であるとすると、この位相変換フィルタ６１は、周波数「１」において位相が０度となっており、周波数「１」を帯域の境界として帯域内外で互いに１８０度の位相差を設けることができる。
【０１６７】
図２１（ｂ）は、位相変換フィルタ６１を用いて、量子化信号を位相変換したときの一例を示すグラフである。図において、位相変換フィルタ６１は、入力された量子化信号の内、中心周波数ｆ０で定まる変換帯域内の信号については、位相差が１８０度の信号となるように変換して通過させ、前記変換帯域外の信号については、同相で通過させる。
【０１６８】
位相変換フィルタ６１の変換帯域（所定の信号帯域）は、調整することが可能である。位相変換フィルタ６１は、制御部３５によって制御されており、位相変換フィルタ６１の変換帯域が、ＲＦ信号の周波数帯域を含む設定となるように、制御部３５によって制御されている。
よって、位相変換フィルタ６１から合成器６４に向けて出力される量子化信号は、変換帯域以外の帯域の信号については元の信号に対して同相とされ、ＲＦ信号の周波数帯域を含む変換帯域の信号については、元の信号に対して位相差が１８０度である。
【０１６９】
図２０に戻って、反転増幅器６３は、位相変換フィルタ６１の前段から得た量子化信号の位相を反転させ、量子化信号の反転信号を合成器６４に与える。
このように、位相変換フィルタ６１、及び反転増幅器６３は、ΔΣ変調器２５の出力から、位相変換した量子化信号（第１信号）、及び量子化信号の反転信号（第２信号）を生成する生成部を構成している。
【０１７０】
合成器６４は、位相変換フィルタ６１から出力される位相変換後の量子化信号と、反転増幅器６３から出力される量子化信号の反転信号とを合成する。
このとき、位相変換フィルタ６１により位相変換された量子化信号における、変換帯域の信号の元の信号に対する位相差が１８０度であるので、変換帯域の信号と、反転増幅器６３からの量子化信号の反転信号とは、同位相となる。よって、変換帯域に含まれるＲＦ信号の周波数帯域内の信号は、量子化信号の反転信号によって同位相合成される。
【０１７１】
一方、位相変換フィルタ６１により位相変換された量子化信号における、変換帯域以外の帯域の信号については元の信号に対して同相であるので、反転増幅器６３からの量子化信号の反転信号とは位相差が１８０度で逆位相となる。よって、変換帯域以外の帯域の信号は、量子化信号の反転信号によって相殺される。
【０１７２】
合成器６４は、位相変換フィルタ６１から出力される量子化信号と、反転増幅器６３から出力される量子化信号とを合成することで、変換帯域以外の帯域の信号を相殺し、同位相合成されたＲＦ信号の周波数帯域内の信号を出力する。
【０１７３】
上記構成によって、位相変換フィルタ６１により位相変換された量子化信号、及び反転増幅器６３からの量子化信号の反転信号は、互いに合成されることで、ＲＦ信号の周波数帯域内の信号が互いに打ち消されないようにしつつ、ＲＦ信号の周波数帯域外の信号を打ち消すことが可能な位相とされている。
この結果、反射波となりうるＲＦ信号の周波数帯域外の信号を相殺でき、反射させずに打ち消すことができる。この結果、同位相合成されたＲＦ信号の周波数帯域内の信号を得つつ、信号反射を抑制することができる。
【０１７４】
上記実施形態では、生成部としての位相変換フィルタ６１及び反転増幅器６３は、ΔΣ変調器２５から出力された量子化信号から、位相変換した量子化信号（第１信号）を生成するとともに、量子化信号の反転信号（第２信号）を生成した場合を示したが、例えば、位相変換フィルタ６１の前段又は後段に反転増幅器６３を配置することで、合成器６４が、位相変換フィルタ６１により位相変換された量子化信号の反転信号（第１信号）と、ΔΣ変調器２５から出力された量子化信号（第２信号）とを合成する構成としてもよい。この場合も、反射波となりうるＲＦ信号の周波数帯域外の信号を相殺でき、信号反射を抑制することができる。
【０１７５】
以上のように、生成部としての位相変換フィルタ６１及び反転増幅器６３は、ΔΣ変調器２５の出力である量子化信号から、量子化信号に対して逆相である反転信号を生成し、さらに、量子化信号及び前記反転信号の内の一方の信号から、ＲＦ信号の信号帯域内が前記一方の信号に対して逆相、前記信号帯域外が前記一方の信号に対して同相とされた信号を第１信号として生成し、前記出力信号及び前記反転信号の内の他方を第２信号として生成する。
【０１７６】
上記実施形態では、位相変換フィルタ６１によって位相変換された量子化信号と、反転増幅器６３による量子化信号の反転信号とを合成したが、例えば、図２２に示すように、デジタル信号処理部２１が、量子化信号を差動信号として生成する場合、この差動信号を用いて合成してもよい。
【０１７７】
図２３は、ΔΣ変調器２５のパルス変換器を示したブロック図である。図に示すように、ΔΣ変調器２５は、量子化器２８の出力Ｖをパルス変換するためのパルス変換器２９を備えている。パルス変換器２９は、ポジティブ信号とネガティブ信号とからなる差動信号を量子化信号として生成する。
前記差動信号の内、ポジティブ信号は、位相変換フィルタ６１に与えられる。ネガティブ信号は、信号の遅延調整を行う遅延調整部６６（図２２）に与えられる。ポジティブ信号とネガティブ信号量子化信号とは、互いに逆相であるので、位相変換フィルタ６１により位相変換されたポジティブ信号と、ネガティブ信号とを合成することで、反射波となりうるＲＦ信号の周波数帯域外の信号を相殺でき、信号反射を抑制することができる。
【０１７８】
なお、図２２、図２３では、ポジティブ信号を位相変換フィルタ６１に与える構成としたが、ネガティブ信号を位相変換フィルタ６１に与え、ポジティブ信号を遅延調整部６６に与える構成としてもよい。
【０１７９】
［６．スイッチングによる非対称性の抑制］
図２４は、本発明の第７の実施形態に係るシステムの要部を示すブロック図である。
本実施形態は、制御部１０を備えているとともに、符号化部７１に代えて除去部８０を備えている点で、第２の実施形態と相違している。なお、制御部３５の機能は、上記第３の実施形態で説明した通りである。
本実施形態の除去部８０は、量子化信号の信号成分に含まれる、非対称成分を除去することで、歪成分の非対称性を抑制する抑制部として機能する。
本実施形態では、１ｂｉｔパルス列に含まれる非対称成分ｆａｓｙｍ（ｔ）を除去部８０が除去することで、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制し、信号特性劣化を防止する。
【０１８０】
除去部８０は、ΔΣ変調器２５とアナログフィルタ３２との間に接続されている。除去部８０は、ΔΣ変調器２５から出力される１ｂｉｔパルス列を取得するとともに、デジタル信号処理部２１における動作クロック信号を取得する。
除去部８０は、動作クロック信号を取得して当該動作クロック信号を遅延させた遅延クロック信号を出力する遅延フィルタ８１と、遅延フィルタ８１の出力する遅延クロック信号に基づいてスイッチングを行うＡＮＤ回路８２とを備えている。
ＡＮＤ回路８２は、ΔΣ変調器２５の後段に接続されており、ΔΣ変調器２５からの１ｂｉｔパルス列が与えられる。ＡＮＤ回路８２は、遅延フィルタ８１からの遅延クロック信号に応じて、１ｂｉｔパルス列の一部分を取り出し、アナログフィルタ３２に出力する。
【０１８１】
除去部８０は、１ｂｉｔパルス列が与えられると、当該１ｂｉｔパルス列における、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分を除去することができる。
上記パルスの立ち上がり過渡状態の部分とは、パルスがＬｏｗレベルからＨｉｇｈレベルに至るまでの間の状態にある部分をいい、パルスの立ち下がり過渡状態の部分とは、パルスがＨｉｇｈレベルからＬｏｗレベルに至るまでの間の状態にある部分をいう。
上記過渡状態の部分では、図６、及び図７で示したように、立ち上がり波形ｆｒｉｓｅ（ｔ）における歪成分には対称成分ｆｓｙｍ（ｔ）及びは非対称成分ｆａｓｙｍ（ｔ）が含まれている。
その一方、上記過渡状態以外の部分においては、非対称成分ｆａｓｙｍ（ｔ）はほとんど含まれない。そこで、本実施形態の除去部８０は、１ｂｉｔパルス列の内、上記過渡状態以外の部分のみを取得することで、非対称成分を除去することができる。
【０１８２】
図２５は、除去部８０によるスイッチングを説明するためのタイミングチャートである。図２５（ａ）はデジタル信号処理部２１の動作クロック信号、図２５（ｂ）は遅延フィルタ８１によって遅延された遅延クロック信号、図２５（ｃ）はΔΣ変調器２５から出力され除去部８０に与えられる１ｂｉｔパルス列のアイパターンの模式図を示している。
【０１８３】
ΔΣ変調器２５は、デジタル信号処理部２１の動作クロック信号に従って１ｂｉｔパルス列を出力するので、１ｂｉｔパルス列は、図２５（ａ）及び（ｃ）に示すように、動作クロック信号の立ち上がりのタイミングでパルスの立ち上がり又は立ち下がりが開始される。
【０１８４】
遅延フィルタ８１は、図２５（ｂ）に示すように、デジタル信号処理部２１からの動作クロック信号を１／４周期だけ遅延させた遅延クロック信号を出力する。この遅延クロック信号の立ち上がりのタイミングから立ち下がりのタイミングまでの間の期間Ｉ（Ｈｉｇｈレベルの期間）は、動作クロック信号に対して１／４周期だけ遅延することで、１ｂｉｔパルス列における過渡状態以外の部分である、Ｈｉｇｈレベル又はＬｏｗレベルの部分に一致している。
【０１８５】
除去部８０のＡＮＤ回路８２は、遅延クロック信号のＨｉｇｈレベルの期間Ｉでは与えられる１ｂｉｔパルス列を出力し、遅延クロック信号のＬｏｗレベルの期間では与えられる１ｂｉｔパルス列の出力を停止するように構成されている。
このため、ＡＮＤ回路８２は、上記過渡状態以外の部分（Ｈｉｇｈレベル又はＬｏｗレベルで比較的安定した部分）である期間Ｉの部分のみを取得し出力する。これにより、除去部８０は、結果的に過渡状態の部分に含まれている非対称成分ｆａｓｙｍ（ｔ）が除去された１ｂｉｔパルス列を、アナログフィルタ３２に出力することができる。
【０１８６】
つまり、ＡＮＤ回路８２は、遅延クロック信号がＨｉｇｈレベルの期間Ｉにおいて「ＯＮ」、Ｌｏｗレベルの期間において「ＯＦＦ」となるように、遅延クロック信号に応じて、出力のＯＮ／ＯＦＦに関するスイッチングを行う。ＡＮＤ回路８２は、このスイッチングによって、１ｂｉｔパルス列におけるパルスの立ち上がり過渡状態、及び立ち下がり過渡状態の部分を除去する。
本実施形態によれば、スイッチング部としてのＡＮＤ回路８２がパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分を除去するので、立ち上がり波形と立ち下がり波形との間に非対称性を生じさせる成分を除去することができる。この結果、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
【０１８７】
また、本実施形態の除去部８０は、遅延クロック信号に基づいて、１ｂｉｔパルス列におけるパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分を特定し除去している。このため、例えば、信号出力の誤差や、過渡状態における出力変化の傾きの誤差等に左右されることなく、好適に除去すべき部分を特定することができる。
【０１８８】
図２６は、本発明の第８の実施形態に係るシステムの要部を示すブロック図である。
本実施形態の除去部８０は、スイッチングによってパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の少なくとも一部分を除去するためのスイッチング部が、ダイオード８３によって構成されている点で、第７の実施形態と相違している。
【０１８９】
本実施形態の除去部８０は、ΔΣ変調器２５の後段に接続されたダイオード８３と、ダイオード８３の出力を電圧に変換するための出力抵抗８４とを備えている。
ダイオード８３は、１ｂｉｔパルス列が与えられると、与えられた１ｂｉｔパルス列の一部分を取り出して、アナログフィルタ３２に出力する。
【０１９０】
図２７は、除去部８０によるスイッチングを説明するためのタイミングチャートであり、（ａ）は、除去部８０（ダイオード８３）に与えられる１ｂｉｔパルス列の出力、（ｂ）は、除去部８０の出力を示している。
【０１９１】
本実施形態のΔΣ変調器２５が、例えば、図２７（ａ）に示すように、Ｌｏｗレベル０ボルト、Ｈｉｇｈレベル１ボルトで１ｂｉｔパルス列を出力する場合、本実施形態のダイオード８３は、閾値電圧が０．６ボルトに設定されている。
ダイオード８３は、与えられる信号電力が自己の閾値電圧以下の場合、電流を遮断し、閾値電圧以上の場合、電流を通過させる。よって、ダイオード８３は、図２７（ａ）に示す１ｂｉｔパルス列が与えられると、０．６ボルト以上の部分のみを通過させ、０．６ボルト以下の部分を遮断する。
【０１９２】
ダイオード８３（除去部８０）の出力は、ΔΣ変調器２５からの出力の内、０．６ボルト以下の部分が遮断されることで、図２７（ｂ）に示すように、立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の破線で示した部分が除去されたものとなる。
本実施形態では、ダイオード８３の閾値電圧（０．６ボルト）が、ＬｏｗレベルとＨｉｇｈレベルとの間であって、立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分を確実に除去でき、過渡状態以外の部分が除去されない電圧位置となるように調整されている。
【０１９３】
ダイオード８３は、０．６ボルト以上において「ＯＮ」、０．６ボルト以下において「ＯＦＦ」となるように、１ｂｉｔパルス列の電圧（振幅）に応じて出力のＯＮ／ＯＦＦに関するスイッチングを行う。ダイオード８３は、このスイッチングによって、パルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の一部分である０ボルトから０．６ボルトの範囲の部分を除去する。
【０１９４】
本実施形態においても、除去部８０のダイオード８３がパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内の一部分を除去するので、立ち上がり波形と立ち下がり波形との間に非対称性を生じさせる成分を除去することで歪成分の非対称性を抑制でき、信号特性劣化を防止できる。
【０１９５】
また、本実施形態の除去部８０は、１ｂｉｔパルス列の電圧（振幅）に基づいて、１ｂｉｔパルス列におけるパルスの立ち上がり過渡状態の部分、及び立ち下がり過渡状態の部分の内、除去すべき部分を特定し除去している。このため、スイッチング素子として、ダイオード８３を用いることができ、簡易な構成にでき低コスト化に有利である。
【０１９６】
［７．合成器による非対称性の抑制］
図２８は、本発明の第９の実施形態に係るシステムの要部を示すブロック図である。
本実施形態の除去部８０は、ΔΣ変調器２５から与えられるポジティブ信号と、ネガティブ信号とを用いてパルスの立ち上がり波形と立ち下がり波形に非対称性を生じさせる成分を除去する点において第７及び第８の実施形態と相違している。
【０１９７】
本実施形態の除去部８０は、上述したように、ΔΣ変調器２５からポジティブ信号と、ネガティブ信号とを取得する。ΔΣ変調器２５が、ポジティブ信号とネガティブ信号とからなる差動信号を１ｂｉｔパルス列（量子化信号）として生成する構成は、図２３にて説明した通りである。
【０１９８】
図２９は、本実施形態の除去部８０の構成を示す回路図である。除去部８０は、ΔΣ変調器２５から与えられるポジティブ信号及びネガティブ信号を合成する合成器８５と、合成器８５の前段に接続された反転増幅器８６とを備えている。
【０１９９】
反転増幅器８６は、ΔΣ変調器２５のネガティブ信号の出力端と合成器８５との間に接続されている。反転増幅器８６は、ΔΣ変調器２５から与えられるネガティブ信号の位相を反転させ、合成器８５に反転されたネガティブ信号を与える。
合成器８５は、２つの入力端及び１つの出力端それぞれに、同じ抵抗値の抵抗を有しており、ポジティブ信号と、反転されたネガティブ信号とを均等に合成する。
【０２００】
図３０は、ポジティブ信号及びネガティブ信号の波形に含まれる歪成分を模式的に示した図である。図に示すように、ポジティブ信号の立ち上がり波形ｆｐ,ｒｉｓｅ（ｔ）は、図７で説明したように、対称成分ｆｓｙｍ（ｔ）と、非対称成分ｆａｓｙｍ（ｔ）を含んでいる。また、ポジティブ信号の立ち下がり波形も同様の成分を含んでいる。
【０２０１】
一方、上記立ち上がり波形ｆｐ，ｒｉｓｅ（ｔ）に対応する、ネガティブ信号の立ち下がり波形ｆｎ，ｆａｌｌ（ｔ）は、ポジティブ信号に対して位相が反転しているので、図３０に示すように、対称成分−ｆｓｙｍ（ｔ）と、非対称成分ｆａｓｙｍ（ｔ）を含んでいる。ネガティブ信号の対称成分−ｆｓｙｍ（ｔ）は、ポジティブ信号の対称成分ｆｓｙｍ（ｔ）に対して反転している。また、ネガティブ信号の立ち上がり波形も同様の成分を含んでいる。
【０２０２】
上記ポジティブ信号の立ち上がり波形ｆｐ,ｒｉｓｅ（ｔ）、及び、対応するネガティブ信号の立ち下がり波形ｆｎ，ｆａｌｌ（ｔ）は、下記式のように表される。
ｆｐ,ｒｉｓｅ（ｔ）  ＝  ｆｓｙｍ（ｔ）  ＋  ｆａｓｙｍ（ｔ）
ｆｎ，ｆａｌｌ（ｔ）  ＝−ｆｓｙｍ（ｔ）  ＋  ｆａｓｙｍ（ｔ）
【０２０３】
さらに、ポジティブ信号の立ち上がり波形ｆｐ,ｒｉｓｅ（ｔ）と、ネガティブ信号の立ち下がり波形ｆｎ，ｆａｌｌ（ｔ）の反転信号とを合成すると、下記式に示すように、非対称成分ｆａｓｙｍ（ｔ）を除去し、対称成分ｆｓｙｍ（ｔ）を取り出すことができる。
ｆｐ,ｒｉｓｅ（ｔ）  −  ｆｎ，ｆａｌｌ（ｔ）  ＝  ２×ｆｓｙｍ（ｔ）  ∝  ｆｓｙｍ（ｔ）
【０２０４】
ポジティブ信号の立ち下がり波形ｆｐ, ｆａｌｌ（ｔ）においても、ネガティブ信号の立ち上がり波形ｆｎ，ｒｉｓｅ（ｔ）の反転信号を合成することで、上記同様、非対称成分ｆａｓｙｍ（ｔ）を除去し、対称成分ｆｓｙｍ（ｔ）を取り出すことができる。
【０２０５】
合成器８５は、ポジティブ信号とネガティブ信号とを合成することで、上記のようにそれぞれの信号に含まれている非対称成分ｆａｓｙｍ（ｔ）が除去された１ｂｉｔパルス列をアナログフィルタ３２に出力する。
【０２０６】
上記構成のシステムにおいても、ポジティブ信号とネガティブ信号とを合成することで、非対称成分ｆａｓｙｍ（ｔ）を除去することができるので、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
【０２０７】
なお、上記実施形態では、ポジティブ信号と、ネガティブ信号の反転信号とを合成することで非対称成分ｆａｓｙｍ（ｔ）を除去したが、ポジティブ信号に、ネガティブ信号を反転することなく合成すれば、対称成分ｆｓｙｍ（ｔ）を除去して非対称成分ｆａｓｙｍ（ｔ）を取り出すことができる。
【０２０８】
図３１は、第９の実施形態による除去部前後の１ｂｉｔパルス列を実測した結果をアイパターンとして示した図であり、（ａ）は、合成前のポジティブ信号のアイパターンであり、（ｂ）は、除去部による合成後の１ｂｉｔパルス列のアイパターンである。
図３１（ａ）では、Ｈｉｇｈレベルと、Ｌｏｗレベルとの間を遷移する区間における交差部分が、０Ｖに対してずれが生じており、非対称成分ｆａｓｙｍ（ｔ）が含まれていることが判る。
一方、図３１（ｂ）では、前記交差部分が、ほぼ０Ｖの位置にあり、対称性を確認することができる。つまり、非対称成分ｆａｓｙｍ（ｔ）が除去されていることが確認できる。
【０２０９】
図３２は、第９の実施形態による除去部前後の１ｂｉｔパルス列を実測したパワースペクトラムである。図中、破線で示しているグラフは、合成前のポジティブ信号をそのまま出力したときのパワースペクトラム、実線で示しているグラフは、除去部による合成後の１ｂｉｔパルス列を出力したときのパワースペクトラムであり、それぞれ、図３１（ａ），（ｂ）にてアイパターンとして示した信号に対応している。
【０２１０】
図３２を見ると、合成前の信号におけるＡＣＬＲは、−４６ｄＢであったのに対して、合成後の信号におけるＡＣＬＲは、−５２ｄＢに改善されている。
この結果より、本実施形態によれば、非対称成分ｆａｓｙｍ（ｔ）が除去でき、信号特性を改善することができることを確認することができる。
【０２１１】
図３３は、第９の実施形態による除去部８０の変形例を示す回路図である。図３３中、除去部８０は、差動信号（ポジティブ信号及びネガティブ信号）が与えられる合成器８５と、ポジティブ信号から合成器８５の出力を減算する第１減算器８７と、ネガティブ信号から合成器８５の出力を減算する第２減算器８８とを備えている。
【０２１２】
本実施形態の合成器８５には、差動信号（ポジティブ信号及びネガティブ信号）がそのまま与えられる。合成器８５は、これらポジティブ信号とネガティブ信号とを合成する。
例えば、ポジティブ信号の立ち上がり波形ｆｐ,ｒｉｓｅ（ｔ）と、ネガティブ信号の立ち下がり波形ｆｎ，ｆａｌｌ（ｔ）とを合成すると、下記式に示すように、対称成分ｆｓｙｍ（ｔ）が除去される。
ｆｐ,ｒｉｓｅ（ｔ）  ＋  ｆｎ，ｆａｌｌ（ｔ）  ＝  ２×ｆａｓｙｍ（ｔ）  ∝  ｆａｓｙｍ（ｔ）
【０２１３】
合成器８５は、ポジティブ信号とネガティブ信号とを合成することで、対称成分ｆｓｙｍ（ｔ）を除去し、非対称成分ｆａｓｙｍ（ｔ）を出力する。
【０２１４】
第１減算器８７は、ポジティブ信号から合成器８５の出力である非対称成分ｆａｓｙｍ（ｔ）を減算する。これによって、第１減算器８７は、非対称成分ｆａｓｙｍ（ｔ）が除去されたポジティブ信号（１ｂｉｔパルス列）を出力する。
第２減算器８８は、ネガティブ信号から合成器８５の出力である非対称成分ｆａｓｙｍ（ｔ）を減算する。これによって、第２減算器８８は、非対称成分ｆａｓｙｍ（ｔ）が除去されたネガティブ信号（１ｂｉｔパルス列）を出力する。
【０２１５】
なお、アナログフィルタ３２に与える１ｂｉｔパルス列としては、第１減算器８７の出力又は第２減算器８８の出力のいずれでもよい。
この場合も、１ｂｉｔパルス列であるポジティブ信号、及びネガティブ信号から非対称成分ｆａｓｙｍ（ｔ）を除去することができるので、立ち上がり波形と立ち下がり波形との間に生じる非対称性を抑制することができ、信号特性劣化を防止できる。
【０２１６】
［８．  付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０２１７】
１    システム
２５  ΔΣ変調器（変換器）
３２  アナログフィルタ
３５  制御部
３６  減衰器
４０  分岐路
４１  バンドエリミネーションフィルタ
４２  終端抵抗
５０  フィルタ回路
６０  フィルタ回路
６１  位相変換フィルタ
６３  反転増幅器
６４  合成器
７０  信号変換装置
７１  抑制部
７２  終端抵抗
８０  除去部
８２  ＡＮＤ回路（スイッチング部）
８３  トランジスタ（スイッチング部）
８５  合成器
８７  第１減算器
８８  第２減算器
【図１】
2014014059.tif 000015
【図２】
2014014059.tif 000016
【図３】
2014014059.tif 000017
【図４】
2014014059.tif 000018
【図５】
2014014059.tif 000019
【図６】
2014014059.tif 000020
【図７】
2014014059.tif 000021
【図８】
2014014059.tif 000022
【図１２】
2014014059.tif 000023
【図１３】
2014014059.tif 000024
【図１４】
2014014059.tif 000025
【図１５】
2014014059.tif 000026
【図１６】
2014014059.tif 000027
【図１７】
2014014059.tif 000028
【図１８】
2014014059.tif 000029
【図１９】
2014014059.tif 000030
【図２０】
2014014059.tif 000031
【図２１】
2014014059.tif 000032
【図２２】
2014014059.tif 000033
【図２３】
2014014059.tif 000034
【図２４】
2014014059.tif 000035
【図２５】
2014014059.tif 000036
【図２６】
2014014059.tif 000037
【図２７】
2014014059.tif 000038
【図２８】
2014014059.tif 000039
【図２９】
2014014059.tif 000040
【図３０】
2014014059.tif 000041
【図３１】
2014014059.tif 000042
【図３２】
2014014059.tif 000043
【図３３】
2014014059.tif 000044
【図９】
2014014059.tif 000045
【図１０】
2014014059.tif 000046
【図１１】
2014014059.tif 000047