(57)【要約】【課題】チップサイズシュリンクと安定した書き換え特性とを両立できる半導体不揮発性メモリを提供する。【解決手段】半導体基板１０の表面に、ソース領域側トンネルドレイン領域１２とドレイン領域側トンネルドレイン領域１１との間で、ドレイン領域側トンネルドレイン領域１１と重なるよう設けられるトレンチ１５と、トレンチ１５の側面及び底面に設けられるセカンドトンネルドレイン領域１６と、トレンチ１５の上に位置して前記トレンチのエッチング用マスクおよびセカンドトンネルドレイン領域１６のイオン注入用マスクとして機能する開口部１４を有し、半導体基板１０の上に設けられるフローティングゲート絶縁膜１３と、トレンチ１５の側面及び底面に、設けられるトンネル絶縁膜１７と、を備える。【選択図】図３
2014143377.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に、間隔をおいて設けられたソース領域及びドレイン領域側トンネルドレイン領域と、
前記ソース領域と前記ドレイン領域側トンネルドレイン領域との間で、前記半導体基板の表面から内部に向けて、前記ドレイン領域側トンネルドレイン領域と重なるよう設けられたトレンチと、
前記トレンチの側面及び底面に設けられたセカンドトンネルドレイン領域と、
前記トレンチの上に位置して前記トレンチのエッチング用マスクおよび前記セカンドトンネルドレイン領域のイオン注入用マスクとして機能する開口部を有する、前記半導体基板の上に設けられたフローティングゲート絶縁膜と、
前記トレンチの側面及び底面に設けられたトンネル絶縁膜と、
前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられたフローティングゲートと、
前記フローティングゲートの上に設けられたコントロールゲート絶縁膜と、
前記コントロールゲート絶縁膜の上に設けられたコントロールゲートと、
を備えることを特徴とする半導体不揮発性メモリ。
【請求項２】
前記トレンチは、底面と側面との結晶方位が等しくなるよう配置されていることを特徴とする請求項１記載の半導体不揮発性メモリ。
【請求項３】
前記開口部の一部が、平面上、前記ドレイン領域側トンネルドレイン領域と重なっていることを特徴とする請求項１または２記載の半導体不揮発性メモリ。
【請求項４】
前記開口部の全部が、平面上、前記ドレイン領域側トンネルドレイン領域と重なっていることを特徴とする請求項１または２記載の半導体不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的書き換え可能な半導体不揮発性メモリに関する。
【背景技術】
【０００２】
従来の半導体不揮発性メモリについて図５を用いて説明する。図５は従来の半導体不揮発性メモリの製造工程別断面図である。ここで、図中左半分は、マスク合わせの基準になるアライメントキーが配置されるアライメントキー領域を示す。図中右半分は、半導体不揮発性メモリが配置されるメモリ領域を示す。
【０００３】
まず、図５の（Ａ）に示すように、半導体基板３１の上に酸化膜３２が形成され、その後、酸化膜３２の上に窒化膜３３が形成される。次に、図５の（Ｂ）に示すように、リソグラフィー法及びエッチング法により、酸化膜３２及び窒化膜３３はパターニングされ、所望の形状となる。次に、図５の（Ｃ）に示すように、パターニングされた窒化膜３３をマスクとして、半導体基板３１を熱酸化し、ＬＯＣＯＳ（Local  Oxidation  of  Silicon）酸化膜３４が形成される。次に、図５の（Ｄ）に示すように、窒化膜３３が除去される。このとき、アライメントキー領域では、酸化膜３２とＬＯＣＯＳ３４との段差を利用するアライメントキーが形成される。また、メモリ領域では、半導体不揮発性メモリにおけるフローティングゲートの下のアクティブ領域が形成される。なお、酸化膜３２はＬＯＣＯＳ酸化膜３４の形成後に、新たに、形成されることもある。
【０００４】
次に、図５の（Ｅ）に示すように、アライメントキーを用いたマスク合わせの後、半導体不揮発性メモリのドレイン領域３５が半導体基板３１の表面に形成される。次に、図５の（Ｆ）に示すように、アライメントキーを用いたマスク合わせの後、半導体不揮発性メモリのトンネル窓３６が酸化膜３２に形成される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４０６５４号公報（図３〜図４）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ドレイン領域３５もしくはトンネル窓３６の面積を小さくすることは、チップサイズのシュリンク（縮小）にとって効果がある。しかし、これらを小さくすると以下の問題が生じる。
【０００７】
初めに、ドレイン領域３５の面積を小さくする場合を考えると、トンネル窓３６からドレイン領域３５のはみ出し量が小さくなる。従来の技術では、ドレイン領域３５及びトンネル窓３６はアライメントキーを用いて形成されるので、ドレイン領域３５とトンネル窓３６との配置関係はアライメントキーを介する間接的な関係となり、トンネル窓３６からドレイン領域３５のはみ出し量が小さいと前述のアライメントずれにより、トンネル窓３６がドレイン領域３５から外れてしまう。トンネル窓３６の一部もしくは全部がドレイン領域３５から外れると、フローティングゲートへの電荷の注入量やフローティングゲートからの電荷の引き抜き量が変わり、半導体不揮発性メモリの書き換え特性が不安定になってしまう。
【０００８】
次に、トンネル窓３６の面積を小さくする場合を考えると、単位時間当たりのフローティングゲートへの電荷の注入量が減少するため、電荷が十分に書き込めず、書込み深さが浅くなる問題が生じる。また単位面積あたりのトンネル窓３６を通過する電荷量が多くなってしまうため、トンネル酸化膜が劣化し易くなり、エンデュランス特性（書き換え特性）とリテンション特性（保持特性）が低下する。
【０００９】
本発明は、上記課題に鑑みてなされ、半導体不揮発性メモリの特性を低下させることなくチップサイズシュリンクが実現できる半導体不揮発性メモリを提供する。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するため、半導体基板の表面に、間隔をおいて設けられるソース領域及びドレイン領域側トンネルドレイン領域と、前記半導体基板の表面に、前記ソース領域と前記ドレイン領域側トンネルドレイン領域との間で、前記ドレイン領域側トンネルドレイン領域と重なるよう設けられるトレンチと、前記トレンチの側面及び底面に設けられるセカンドトンネルドレイン領域と、前記トレンチの上に位置して前記トレンチのエッチング用マスクおよび前記セカンドトンネルドレイン領域のイオン注入用マスクとして機能する開口部を有し、前記半導体基板の上に設けられるフローティングゲート絶縁膜と、前記トレンチの側面及び底面に、設けられるトンネル絶縁膜と、前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられるフローティングゲートと、前記フローティングゲートの上に設けられるコントロールゲート絶縁膜と、前記コントロールゲート絶縁膜の上に設けられるコントロールゲートと、を備えることを特徴とする半導体不揮発性メモリを提供する。
【発明の効果】
【００１１】
本発明によれば、アライメントずれにより、開口部の一部もしくは全部がドレイン領域側トンネルドレイン領域から外れても、開口部がトレンチエッチング用マスクおよびセカンドトンネルドレイン領域のイオン注入用マスクとして機能するので、トレンチ底面と側面のトンネル窓とセカンドトンネルドレイン領域とのアライメントずれは発生せず（セルフアライン）、トンネル窓はセカンドトンネルドレイン領域から外れない。
【００１２】
つまりチップサイズのシュリンクのために開口部に対するドレイン領域側トンネルドレイン領域の食み出し量が少なく形成されても、トンネル窓はセカンドトンネルドレイン領域から外れることはないため、半導体不揮発性メモリの書き換特性が不安定になることを回避することができる。
【００１３】
更に本発明によれば、トンネル窓は平面ではなくトレンチ底面と側面に存在する。このため、チップサイズのシュリンクのために開口部が小さく形成されても、トンネル窓の面積は小さく形成されることがないので、書込み深さが浅くなる問題を避けられるとともに、エンデュランス特性とリテンション特性の低下を防ぐことが出来る。
【００１４】
したがって、本発明は半導体不揮発性メモリの書き換特性を低下させることなくチップサイズのシュリンクを実現できる。
【図面の簡単な説明】
【００１５】
【図１】半導体不揮発性メモリの製造工程別断面図である。
【図２】半導体不揮発性メモリの製造工程別断面図である。
【図３】半導体不揮発性メモリの製造工程別断面図である。
【図４】半導体不揮発性メモリの断面図である。
【図５】従来の半導体不揮発性メモリの製造工程別断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について、図面を参照して説明する。図１〜３は、本願の発明を実施した半導体不揮発性メモリの製造工程別断面図である。
【００１７】
まず、図１の（Ａ）に示すように、Ｐ型の半導体基板１０を用意する。続いて、図１の（Ｂ）に示すように、フォトリソグラフィ法及びイオン注入により、半導体基板１０の表面に、半導体不揮発性メモリのチャネル領域を挟む位置に、ドレイン領域側トンネルドレイン領域１１及びソース領域側トンネルドレイン領域１２を形成する。そして、図１の（Ｃ）に示すように、熱酸化あるいはＣＶＤ（Chemical Vapor Deposition）法により、半導体基板１０の表面にフローティングゲート絶縁膜１３を成膜する。
【００１８】
次に、図２の（Ｄ）に示すように、フォトリソグラフィ法及びエッチングにより、フローティングゲート絶縁膜１３の一部を除去し、開口部１４をフローティングゲート絶縁膜１３に形成する。この時、ドレイン領域側トンネルドレイン領域１１と半導体基板１０との境目が、開口部１４において露出している。こうしておいて、図２の（Ｅ）に示すように、エッチングにより、トレンチ１５を開口部１４の下の半導体基板１０の表面に形成する。この後、図２の（Ｆ）に示すように、開口部１４をマスクとするイオン注入により、セカンドトンネルドレイン領域１６をトレンチ１５の側面及び底面に形成する。この時、セカンドトンネルドレイン領域１６とドレイン領域側トンネルドレイン領域１１とは、一部が重なっており、分離されてはいない。そして、図３の（Ｇ）に示すように、熱酸化あるいはＣＶＤ法により、トンネル絶縁膜１７をトレンチ１５の側面及び底面に成膜する。
【００１９】
さらに、図３の（Ｈ）に示すように、トンネル絶縁膜１７およびフローティングゲート絶縁膜１３を覆うフローティングゲート１８を設け、続いてフローティングゲート１８の周囲にコントロールゲート絶縁膜１９を設け、さらにコントロールゲート絶縁膜１９を介してフローティングゲート１８の上に重なるコントロールゲート２０を順次設ける。ここで、トレンチ１５において、セカンドトンネルドレイン領域１６とフローティングゲート１８により挟まれたトンネル絶縁膜１７の領域がトンネル窓となる。このトンネル窓はトレンチ１５の底面だけでなくて側面にも存在するので、その分、トンネル電流が流れる領域が広くなる。よって、トレンチ１５に対する開口部１４が小さくても、トンネル電流が流れる領域が十分確保されるので、半導体不揮発性メモリの面積を小さくすることができる。その後、図３の（Ｉ）に示すように、コントロールゲート２０をマスクとするイオン注入により、コントロールゲート２０のチャネル領域を挟む両側にドレイン領域２１及びソース領域２２を半導体基板１０の表面に形成する。
【００２０】
次に、半導体不揮発性メモリの構造について、同じく図３の（Ｉ）を用いて説明すると次のようになる。即ち、ソース領域２２及びドレイン領域２１は、半導体基板１０の表面に、間隔をおいて配置され、ソース領域側トンネルドレイン領域１２及びドレイン領域側トンネルドレイン領域１１は、半導体基板１０の表面に、間隔をおいて配置される。ソース領域側トンネルドレイン領域１２及びドレイン領域側トンネルドレイン領域１１は、それぞれソース領域２２及びドレイン領域２１のチャネル領域側に接している。ソース領域側トンネルドレイン領域１２及びソース領域２２の両方が、半導体不揮発性メモリのソース領域となっている。トレンチ１５は、半導体基板１０の表面に、ソース領域側トンネルドレイン領域１２とドレイン領域側トンネルドレイン領域１１との間で、ドレイン領域側トンネルドレイン領域１１と重なるよう設けられている。セカンドトンネルドレイン領域１６は、トレンチ１５の側面及び底面に設けられる。フローティングゲート絶縁膜１３は、トレンチ１５の上に位置してトレンチ１５のエッチング用マスクおよびセカンドトンネルドレイン領域１６のイオン注入用マスクとして機能する開口部１４を有し、半導体基板１０の上に設けられる。トンネル絶縁膜１７は、トレンチ１５の側面及び底面に設けられている。フローティングゲート１８は、フローティングゲート絶縁膜１３及びトンネル絶縁膜１７の上に設けられている。コントロールゲート絶縁膜１９は、フローティングゲート１８の上に設けられている。そして、コントロールゲート２０は、コントロールゲート絶縁膜１９の上に設けられている。
【００２１】
ここで、コントロールゲート２０の電圧とドレイン領域２２の電圧との電圧差が、例えば、約１５ボルトになるように制御する。すると、コントロールゲート２０と容量結合するフローティングゲート１８とセカンドトンネルドレイン領域１６との間で、トンネル電流が流れる。このトンネル電流により、トンネル窓のトンネル絶縁膜１７を介し、電荷がフローティングゲート１８へ注入される書き込み、および電荷が、フローティングゲート１８から引き抜かれる消去を行うことになる。こうしてフローティングゲート１８の電荷量が変化すると、フローティングゲート１８は半導体不揮発性メモリのチャネル領域の上に存在し、その電位を決定するので、見かけ上チャネル領域のコンダクタンスが変化し、半導体不揮発性メモリの閾値電圧が変化することになる。
【００２２】
フローティングゲート１８は、その周囲から電気的に絶縁されているので、その内部に電荷を長時間に渡って蓄えることができる。つまり、半導体不揮発性メモリの閾値電圧は、長時間に渡って維持される。従って、半導体不揮発性メモリは、閾値電圧（の大小）を情報として不揮発性の記憶が可能となる。
【００２３】
なお、上記の説明では、開口部１４の一部が、平面上、ドレイン領域側トンネルドレイン領域１１と重なっていた。しかし、図４に示すように、開口部１４の全部が、平面上、ドレイン領域側トンネルドレイン領域１１ａと重なっていても良い。
【００２４】
また、半導体ウエハの表面の結晶方位を、半導体ウエハのオリフラの断面の結晶方位と等しくとることが可能であり、例えば、結晶方位を｛１００｝とする。そして、半導体ウエハ面から見てトレンチ１５はオリフラと平行または垂直に形成されるとすれば、トレンチ１５の底面と側面の結晶方位は全て｛１００｝となる。すると、トレンチ１５の底面に設けられるトンネル絶縁膜１７と側面に設けられるトンネル絶縁膜１７の膜厚が等しく成膜される。
【００２５】
また、上記の記載において、ドレイン領域側トンネルドレイン領域１１は、トンネル電流に寄与することにより、このような呼称とした。一方、ソース領域側トンネルドレイン領域１２は、トンネル電流に寄与するものではないが、ドレイン領域側トンネルドレイン領域１１と同じイオン注入用マスクを用いて形成されることにより、このような呼称とした。なお、本発明は、ドレイン領域側トンネルドレイン領域１１とソース領域側トンネルドレイン領域１２とが同じイオン注入用マスクを用いて形成されることに、限定されるものではない。
【００２６】
また、ソース領域側トンネルドレイン領域１２及びソース領域２２の両方が半導体不揮発性メモリのソース領域となっているが、いずれか一方を適宜削除することが可能である。
【符号の説明】
【００２７】
１０  半導体基板
１１  ドレイン領域側トンネルドレイン領域
１２  ソース領域側トンネルドレイン領域
１３  フローティングゲート絶縁膜
１４  開口部
１５  トレンチ
１６  セカンドトンネルドレイン領域
１７  トンネル絶縁膜
１８  フローティングゲート
１９  コントロールゲート絶縁膜
２０  コントロールゲート
２１  ドレイン領域
２２  ソース領域
【図１】
2014143377.tif 000003
【図２】
2014143377.tif 000004
【図３】
2014143377.tif 000005
【図４】
2014143377.tif 000006
【図５】
2014143377.tif 000007