(57)【要約】【課題】柱状電極を有するフリップチップ接続を採用した半導体装置の信頼性を向上させる。【解決手段】半導体チップの主面に形成されたＣｕピラーＣＢの第２面と、配線基板ＩＳの上面に形成されたリード電極ＬＥの上面とをはんだを用いて接合する際に、ＣｕピラーＣＢの第２面に形成される第１金属間化合物層ＩＭＣ１と、リード電極ＬＥの上面に形成される第２金属間化合物層ＩＭＣ２との間に錫（Ｓｎ）リッチ層である中間層ＩＳＯを設ける。さらに、その中間層ＩＳＯにくびれを設ける。これにより、半導体チップと配線基板ＩＳとの熱膨張の違いにより生じる外部応力による変形を、中間層ＩＳＯに担わせて、ＣｕピラーＣＢの底部などに掛かる応力を低減して、ＣｕピラーＣＢとリード電極ＬＥとの接合部における破壊を回避する。【選択図】図１０
2014229623.tif 000002
【特許請求の範囲】
【請求項１】
上面に、第１方向に延伸する第１電極を有する配線基板と、
主面に、第２電極および前記第２電極と第１面を接続する柱状電極を有し、前記第１電極と前記柱状電極の前記第１面と反対側の第２面とが対向するように配置された半導体チップと、
前記柱状電極の前記第２面と前記第１電極との間に形成されたはんだ層と、
前記配線基板の前記上面と前記半導体チップの前記主面との間に形成された樹脂と、
を備えた半導体装置であって、
前記はんだ層は、
前記柱状電極の前記第２面に形成され、ＳｎおよびＣｕからなる金属間化合物を主成分とする第１金属間化合物層と、
前記第１電極の前記上面に形成され、ＳｎおよびＣｕからなる金属間化合物を主成分とする第２金属間化合物層と、
前記第１金属間化合物層と前記第２金属間化合物層との間に形成された中間層と、
を有し、
前記中間層に含まれるＳｎ原子数比は、前記第１金属間化合物層および前記第２金属間化合物層に含まれるＳｎ原子数比よりも大きく、
前記中間層は、前記配線基板の前記上面において前記第１方向と直交する第２方向に沿った断面において、一方の側面と、前記一方の側面と反対側の他方の側面とを有し、前記一方の側面は、前記一方の側面の２点に外接する線よりも前記他方の側面側に位置し、かつ、前記他方の側面は、前記他方の側面の２点に外接する線よりも前記一方の側面側に位置する、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記柱状電極の前記第２面と前記第１金属間化合物層との間には、Ｎｉ膜が形成されている、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記柱状電極はＣｕからなる、半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記樹脂は、酸化膜除去機能を有する熱硬化性樹脂である、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１電極の前記第２方向に沿った幅は一定である、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第１電極は、前記柱状電極の前記第２面と対向する第１部分と、前記柱状電極の前記第２面と対向しない第２部分とを有し、前記第１部分の前記第２方向に沿った幅が前記第２部分の前記第２方向に沿った幅よりも大きい、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記柱状電極の前記第２面における前記第２方向に沿った幅は、前記第１電極の前記第２方向に沿った幅よりも大きい、半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記中間層は、前記第２方向に沿った断面においてくびれを有する、半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記柱状電極の前記第２面、および前記第１電極の表面の少なくとも１つが凸形状である、半導体装置。
【請求項１０】
（ａ）上面と、前記上面と反対側の下面とを有し、前記上面に第１電極を有する配線基板を準備する工程、
（ｂ）主面に、第２電極および前記第２電極と第１面を接続する柱状電極を有する半導体チップを準備する工程、
（ｃ）前記半導体チップをツールで保持し、前記柱状電極の前記第１面とは反対側の第２面に形成された第１はんだと、前記第１電極に形成された第２はんだとを対向させて、前記半導体チップと前記配線基板とを近づける工程、
（ｄ）前記（ｃ）工程の後、前記第１はんだと前記第２はんだとの接触を検知した時点で、前記半導体チップの前記主面と前記配線基板の前記上面との間を第１間隔で維持する工程、
（ｅ）前記（ｄ）工程の後、前記第１はんだおよび前記第２はんだの温度を、はんだ融点よりも低い第１温度からはんだ融点よりも高い第２温度へ上げる工程、
（ｆ）前記（ｅ）工程の後、前記第１はんだと前記第２はんだとを前記第２温度で接合させる工程、
（ｇ）前記（ｆ）工程の後、前記第１はんだおよび前記第２はんだの温度を、前記第２温度からはんだ融点よりも低い第３温度へ下げる工程、
を有し、
前記（ｅ）工程において、前記第１温度から前記第２温度へ上げる途中で、予め定めた距離だけ、前記半導体チップと前記配線基板とを近づけて、前記半導体チップの前記主面と前記配線基板の前記上面との間を前記第１間隔よりも小さい第２間隔で維持する、半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記（ｂ）工程と前記（ｃ）工程との間に、さらに、
（ｈ）前記配線基板の前記主面上に、前記第１電極を覆うように樹脂を形成する工程、
を有する、半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記樹脂は、酸化膜除去機能を有する熱硬化性樹脂である、半導体装置の製造方法。
【請求項１３】
請求項１０記載の半導体装置の製造方法において、
前記（ｆ）工程では、
前記柱状電極の前記第２面にＳｎおよびＣｕからなる金属間化合物を主成分とする第１金属間化合物層が形成され、
前記第１電極の前記上面にＳｎおよびＣｕからなる金属間化合物を主成分とする第２金属間化合物層が形成され、
前記第１金属間化合物層と前記第２金属間化合物層との間に、前記第１金属間化合物層および前記第２金属間化合物層に含まれるＳｎ原子数比よりも大きいＳｎ原子数比を含む中間層が形成される、半導体装置の製造方法。
【請求項１４】
請求項１０記載の半導体装置の製造方法において、
前記柱状電極の前記第２面と前記第１はんだとの間にＮｉ膜を有する、半導体装置の製造方法。
【請求項１５】
請求項１０記載の半導体装置の製造方法において、
前記第１はんだは、Ｓｎ−Ａｇ系はんだであり、
前記第２はんだは、Ｓｎ系はんだ、またはＮｉが添加されたＳｎ−Ａｇ系はんだである、半導体装置の製造方法。
【請求項１６】
請求項１０記載の半導体装置の製造方法において、
前記柱状電極の前記第２面と前記第１はんだとの間にＮｉ膜を有し、
前記第１はんだは、Ｓｎ−Ａｇ系はんだであり、
前記第２はんだは、Ｓｎ系はんだ、またはＮｉが添加されたＳｎ−Ａｇ系はんだである、半導体装置の製造方法。
【請求項１７】
請求項１０記載の半導体装置の製造方法において、
前記柱状電極はＣｕからなる、半導体装置の製造方法。
【請求項１８】
請求項１０記載の半導体装置の製造方法において、
前記第１はんだおよび前記第２はんだの厚さは１２μｍ〜１５μｍである、半導体装置の製造方法。
【請求項１９】
請求項１０記載の半導体装置の製造方法において、
前記第１はんだの表面、前記第２はんだの表面、前記柱状電極の前記第２面、および前記第１電極の表面の少なくとも１つが凸形状である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造技術に関し、例えばフリップチップ接続を採用した半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体チップの主面に形成された複数のチップ電極と、配線基板の上面に形成された複数のリード電極とをはんだを介して接続するフリップチップ接続がある。
【０００３】
例えば特開２００６−００５３２２号公報（特許文献１）には、円錐台形状の銅核とそれを覆う球殻状のはんだとからなるバンプが形成された配線基板と、ペースト状のフラックス樹脂膜によって覆われた電極パッドが形成された半導体チップとを位置合わせした後、加熱して、フラックス樹脂膜を垂れ下がらせて硬化させる技術が開示されている。これにより、接合部の機械的強度を大きくすることができる。
【０００４】
また、特開２００６−２０２９６９号公報（特許文献２）には、半導体基板上に設けられた柱状電極を第１径を有する第１柱状部と、第１柱状部の上面に配置された第１径よりも小さい第２径を有する第２柱状部とで構成し、第１および第２柱状部よりも融点の低い低融点層を第２柱状部の上面に接合することで、第１柱状部の側面への低融点層の濡れを防止する技術が開示されている。
【０００５】
また、特開平７−１９３０９９号公報（特許文献３）には、半導体チップに設けられた電極パッドと配線基板に設けられた搭載パッドとを、配線基板と半導体チップとの間の反りよりも高いバンプによって接続することにより、接続不良の発生を防止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−００５３２２号公報
【特許文献２】特開２００６−２０２９６９号公報
【特許文献３】特開平７−１９３０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、フリップチップ接続では、狭いピッチ接続が可能であることから、半導体チップの主面に形成されるチップ電極として柱状電極、例えばＣＰＢ（Copper Pillar Bump：以下Ｃｕピラーと記す）が採用されている。しかし、柱状電極と配線基板に形成されたリード電極とをはんだを介して接続すると、半導体チップと配線基板との熱膨張の違いにより柱状電極とリード電極との接合部に応力が生じ、この応力が、例えば柱状電極の付け根部分に掛かり、柱状電極とリード電極との接合部が破壊するという問題が生じていた。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態の半導体装置は、半導体チップの主面に形成された柱状電極と、配線基板の上面に形成されたリード電極とのはんだ層を介した接合部において、リード電極と対向する柱状電極の下面に形成される第１金属間化合物層と、柱状電極と対向するリード電極の上面に形成される第２金属間化合物層との間にＳｎリッチ層である中間層を有し、さらに、その中間層にくびれが設けられている。
【発明の効果】
【００１０】
一実施の形態によれば、柱状電極を有するフリップチップ接続を採用した半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】一実施の形態による半導体装置を示す要部平面図である。
【図２】一実施の形態による半導体装置を示す要部断面図（図１のＡ−Ａ´線における要部断面図）である。
【図３】一実施の形態によるフリップチップ接続する前の半導体チップを示す要部平面図である。
【図４】一実施の形態によるフリップチップ接続する前の半導体チップの一部を拡大して示す要部断面図（図３のＤ−Ｄ´線における要部断面図）である。
【図５Ａ】一実施の形態によるフリップチップ接続する前の配線基板の上面に形成された複数のリード電極の配置を示す要部平面図である。
【図５Ｂ】一実施の形態による配線基板の下面に形成された複数の外部接続端子を示す要部平面図である。
【図６】一実施の形態によるフリップチップ接続する前の配線基板の上面に形成された複数のリード電極の変形例を示す要部平面図である。
【図７】一実施の形態による半導体チップと配線基板とをフリップチップ接続した際の半導体チップの主面に形成された複数のＣｕピラーと配線基板の上面に形成された複数のリード電極とが接続された領域の一部を拡大して示す要部平面図である。
【図８】一実施の形態による配線基板の上面に半導体チップを搭載した半導体装置の一部を拡大して示す要部断面図である。
【図９Ａ】一実施の形態によるＣｕピラーとリード電極との接合部を拡大して示す要部断面図であり、リード電極の延伸方向と配線基板の上面において直交する方向に沿った要部断面図（図１のＢ−Ｂ´線における要部断面図）である。
【図９Ｂ】一実施の形態によるＣｕピラーとリード電極との接合部を拡大して示す要部断面図であり、リード電極の延伸方向に沿った要部断面図（図１のＣ−Ｃ´線における要部断面図）である。
【図１０】一実施の形態によるはんだのくびれ形状を説明するためのＣｕピラーとリード電極との接合部を拡大して示す要部断面図であり、（ａ）はＣｕピラーとリード電極との位置ズレが比較的小さい場合の要部断面図、（ｂ）はＣｕピラーとリード電極との位置ズレが比較的大きい場合の要部断面図である。
【図１１】一実施の形態によるリード電極の延伸方向と配線基板の上面において直交する方向に沿ったＣｕピラーおよびリード電極の変形例を示す要部断面図であり、（ａ）ははんだ材料の第１変形例を説明する要部断面図、（ｂ）ははんだ材料の第２変形例を説明する要部断面図である。
【図１２】一実施の形態による半導体装置の変形例を示す要部断面図である。
【図１３】一実施の形態による半導体装置の製造工程中の半導体装置を示す要部断面図である。
【図１４】一実施の形態によるリード電極の形状を説明する図であり、（ａ）はリード電極の上面図、（ｂ）はリード電極の延伸方向に沿ったリード電極の要部断面図（図１４（ａ）のＥ−Ｅ´線における要部断面図）、および（ｃ）はリード電極の延伸方向と配線基板の上面において直交する方向に沿ったリード電極の要部断面図（図１４（ａ）のＦ−Ｆ´線における要部断面図）である。
【図１５】図１３に続く、半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く、半導体装置の製造工程中の要部断面図である。
【図１７】一実施の形態によるＣｕピラーの形状を説明する図であり、（ａ）はＣｕピラーの上面図、（ｂ）はリード電極の延伸方向に沿ったＣｕピラーの要部断面図（図１７（ａ）のＧ−Ｇ´線における要部断面図）、および（ｃ）はリード電極の延伸方向と配線基板の上面において直交する方向に沿ったＣｕピラーの要部断面図（図１７（ａ）のＨ−Ｈ´線における要部断面図）である。
【図１８】図１６に続く、半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く、半導体装置の製造工程中の要部断面図である。
【図２０】一実施の形態によるフリップチップ接続の一連の動作を説明する図である。
【図２１】図１９に続く、半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く、半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く、半導体装置の製造工程中の要部断面図である。
【図２４】（ａ）および（ｂ）はそれぞれ、はんだ供給量が相対的に少ない場合のＣｕピラーの下面とリード電極の上面との間の金属間化合物およびはんだの形成を説明する接合部の要部断面図、およびはんだ供給量が相対的に多い場合のＣｕピラーの下面とリード電極の上面との間の金属間化合物およびはんだの形成を説明する接合部の要部断面図である。
【図２５】一実施の形態によるＣｕピラーの変形例を説明するための図であり、（ａ）はＣｕピラーの上面図、（ｂ）はＣｕピラーの要部断面図（図２５（ａ）のＩ−Ｉ´線における要部断面図）である。
【図２６】一実施の形態による半導体装置の変形例を示す要部断面図である。
【図２７】（ａ）および（ｂ）はそれぞれ、ランド・パッドの直下にスルー・シリコン・ビアを有する場合のＣｕピラーとリード電極との接合部を拡大して示す要部断面図（基板に搭載する前の要部断面図）、およびランド・パッドとスルー・シリコン・ビアとの位置がずれている場合のＣｕピラーとリード電極との接合部を拡大して示す要部断面図（基板に搭載する前の要部断面図）である。
【図２８】（ａ）および（ｂ）はそれぞれ、第１の例におけるリード電極の要部断面図およびＣｕピラーを接合したリード電極の要部断面図を示す。
【図２９】（ａ）および（ｂ）はそれぞれ、第２の例におけるリード電極の要部断面図およびＣｕピラーを接合したリード電極の要部断面図を示す。
【図３０】（ａ）および（ｂ）はそれぞれ、第３の例におけるリード電極の要部断面図およびＣｕピラーを接合したリード電極の要部断面図を示す。
【発明を実施するための形態】
【００１２】
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１４】
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１５】
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
【００１７】
（課題についての詳細な説明）
配線基板に形成されるランド・パッド（リード電極の一部であって、半導体チップの主面に形成されたチップ電極が接続される部分を言う）には、基本的にはソルダ・マスク定義（Solder Mask Defined：ＳＭＤ）・パッドと非ソルダ・マスク定義（Non Solder Mask Defined：ＮＳＭＤ）・パッドとがある。
【００１８】
ＳＭＤパッド構造では、ソルダ・マスクに形成された開口部をランド・パッドの直径よりも小さくして、ソルダ・マスクがランド・パッドの周縁部にオーバーラップするように、ソルダ・マスクに開口部が形成される。ＳＭＤパッド構造では、ランド・パッド側面へのはんだの回り込みは生じないが、ランド・パッド毎に開口部を形成するため、例えば１００μｍ以下の狭ピッチの接合部を実現することが難しい。また、ソルダ・マスクがランド・パッドの周縁部にオーバーラップしているので、はんだのぬれ面積が相対的に小さくなる。
【００１９】
これに対して、ＮＳＭＤパッド構造では、ソルダ・マスクに形成された開口部をランド・パッドの直径よりも大きくして、ソルダ・マスクがランド・パッドの周縁部にオーバーラップしないように、ソルダ・マスクに開口部が形成される。ＮＳＭＤパッド構造では、ランド・パッドの周縁部や側面にもはんだがぬれるため、はんだのぬれ面積が相対的に大きくなる。
【００２０】
ＮＳＭＤパッド構造では、一つのソルダ・マスクの開口部から複数のランド・パッドを露出させてもよい。ランド・パッド毎に開口部を形成していない、換言すると互いに隣り合う接合部位の間にソルダ・マスクなどの絶縁物を形成していないので、例えば６０μｍ程度の狭ピッチの接合部を実現することができる。
【００２１】
そこで、本願発明者らは、狭ピッチの接合部を実現するために、一つのソルダ・マスクの開口部に複数のパッドを有する配線基板とＣｕピラーとを用いたフリップチップ接続について検討した。しかし、以下に説明する種々の技術的課題が存在することが明らかとなった。
【００２２】
上述したように、ＮＳＭＤパッド構造では、半導体チップの主面に形成されたＣｕピラーと、配線基板の上面に形成されたリード電極の一部（Ｃｕピラーが接続される部分）であるランド・パッドとを、はんだにより接続する際、はんだがランド・パッドの側面に回り込む。そのため、隣り合うランド・パッドがはんだで接続しないように、はんだの供給量を調整する必要がある。
【００２３】
しかし、図２４（ａ）に示すように、はんだの供給量が少なくなると、ＣｕピラーＣＢの下面と、ランド・パッドＬＰの上面との距離が短くなる。特に生産性に有利であることから採用されている荷重制御のフリップチップ接続、または接合不良を回避するために押し込み量を多めに設定したフリップチップ接続においては、両者間の距離は著しく短くなる。
【００２４】
フリップチップ接続の際には、その熱履歴により、ＣｕピラーＣＢの下面およびランド・パッドＬＰの上面および側面に、錫（Ｓｎ）と銅（Ｃｕ）とを主成分とする金属間化合物（Intermetallic Compound）層ＩＭＣが形成される。金属間化合物は、構成金属元素の原子数比が整数比の化合物（ただし、実際の原子数比は完全な整数比ではなく、整数比からはずれた原子数比も存在する）であり、固溶体（錫（Ｓｎ）中に添加金属が固溶したもの）と比較して硬く、脆い性質を有する。また、金属間化合物は、固溶体よりも融点が高く、電気抵抗も高い。なお、金属間化合物に含まれる錫（Ｓｎ）ははんだに由来し、銅（Ｃｕ）ははんだ中の添加元素、ＣｕピラーＣＢ、または銅（Ｃｕ）からなるリード電極のいずれか１つ以上に由来する。
【００２５】
そのため、ＣｕピラーＣＢの下面側から形成される金属間化合物と、ランド・パッドＬＰの上面側から形成される金属間化合物とが互いに重なると、ＣｕピラーＣＢの下面とランド・パッドＬＰの上面との間に、固溶体よりも硬い１つの金属間化合物層ＩＭＣが形成される。このような状態になると、半導体チップと配線基板との熱膨張の違いによりＣｕピラーＣＢとランド・パッドＬＰとの接合部に生じる応力が、例えばＣｕピラーＣＢの底面（下面と反対側の面、付け根部分）に掛かり、ＣｕピラーＣＢが底部において剥離する危険性が高くなる。
【００２６】
そこで、図２４（ｂ）に示すように、はんだ供給量を増加させることで、ＣｕピラーＣＢの下面と、ランド・パッドＬＰの上面との距離を長くすることを検討した。しかし、一つのソルダ・マスクの開口部から複数のランド・パッドＬＰを露出させる構造においては、互いに隣り合うランド・パッドＬＰ間にソルダ・マスクなどが形成されていないため、はんだＳＯＬが隣り合うＣｕピラーＣＢ間で繋がるリスクが大きくなってしまう。さらに、ＮＳＭＤパッド構造ではランド・パッドＬＰの側面にはんだが回り込むため、増加したはんだ供給量の一部しかＣｕピラーＣＢの下面と、ランド・パッドＬＰの上面との間の距離の確保には寄与しない。このような制約下において、ＣｕピラーＣＢの下面に形成される第１金属間化合物層ＩＭＣ１と、ランド・パッドＬＰの上面に形成される第２金属間化合物層ＩＭＣ２との間では、はんだＳＯＬの幅に対する厚さの比（厚さ／幅）を十分に大きくすることは難しいため、はんだＳＯＬによる十分な応力緩和効果は得られなかった。
【００２７】
さらに、半導体チップの配線間容量を低減するために、配線層間膜に酸化シリコン膜に代えて誘電率の低いｌｏｗ−ｋ膜の使用が検討されているが、ｌｏｗ−ｋ膜は酸化シリコン膜よりも応力によって破壊され易い。そのため、ｌｏｗ−ｋ膜を使用した場合、Ｃｕピラーとリード電極との接合部に応力が生じると、Ｃｕピラーが接続されている部分に近接するｌｏｗ−ｋ膜が破壊されて、Ｃｕピラーがその底面において容易に剥離してしまう。
【００２８】
また、ＰｏＰ（Package On Package）では、半導体装置に加わる熱履歴が増えるので、Ｃｕピラーの剥離の問題は深刻である。
【００２９】
（実施の形態）
本実施の形態は、半導体チップの主面の中央部および外周部（半導体チップの縁から内側の一部）に配置された複数の柱状電極と、配線基板に形成された複数のリード電極とをはんだを介してフリップチップ接続する技術に関するものであり、特にはんだ層の形状およびフリップチップ接続のプロセスに特徴を有する。ここで、柱状電極とは、半導体チップの主面上を覆う表面保護膜から突出した、はんだより融点が高い金属からなる突起状の電極を言う。本実施の形態では、柱状電極としてＣｕピラーを例示するが、これに限定されるものではない。
【００３０】
≪半導体装置≫
本実施の形態による半導体装置について図１〜図１０を用いて説明する。図１は、半導体装置を示す要部平面図である。図２は、半導体装置を示す要部断面図（図１のＡ−Ａ´線における要部断面図）である。図３は、フリップチップ接続する前の半導体チップを示す要部平面図である。図４は、フリップチップ接続する前の半導体チップの一部を拡大して示す要部断面図（図３のＤ−Ｄ´線における要部断面図）である。図５Ａは、フリップチップ接続する前の配線基板の上面に形成された複数のリード電極の配置を示す要部平面図、図５Ｂは、配線基板の下面に形成された複数の外部接続端子を示す要部平面図である。図６は、フリップチップ接続する前の配線基板の上面に形成された複数のリード電極の変形例を示す要部平面図である。図７は、半導体チップと配線基板とをフリップチップ接続した際の半導体チップの主面に形成された複数のＣｕピラーと配線基板の上面に形成された複数のリード電極とが接続された領域の一部を拡大して示す要部平面図である。図８は、配線基板の上面に半導体チップを搭載した半導体装置の一部を拡大して示す要部断面図である。図９Ａは、Ｃｕピラーとリード電極との接合部を拡大して示す要部断面図であり、リード電極の延伸方向と配線基板の上面において直交する方向に沿った要部断面図（図１のＢ−Ｂ´線における要部断面図）、図９Ｂは、Ｃｕピラーとリード電極との接合部を拡大して示す要部断面図であり、リード電極の延伸方向に沿った要部断面図（図１のＣ−Ｃ´線における要部断面図）である。図１０（ａ）および（ｂ）は、はんだのくびれ形状を説明するためのＣｕピラーとリード電極との接合部を拡大して示す要部断面図であり、（ａ）はＣｕピラーとリード電極との位置ズレが比較的小さい場合の要部断面図、（ｂ）はＣｕピラーとリード電極との位置ズレが比較的大きい場合の要部断面図である。
【００３１】
１．半導体装置の構造
図１に、半導体装置の要部平面図を示し、図２に、半導体装置の要部断面図（図１のＡ−Ａ´線における要部断面図）を示す。
【００３２】
半導体装置ＳＭは、配線基板ＩＳの互いに反対側に位置する上面および下面のうち、上面側に半導体チップＳＣを搭載し、下面側にボール状の外部接続端子（またはアウターボールとも言う）ＢＳを複数配置したパッケージ構造となっている。
【００３３】
半導体チップＳＣの主面と、配線基板ＩＳの上面とが対向するように、配線基板ＩＳの上面に半導体チップＳＣが搭載されている。半導体チップＳＣの主面には、半導体素子と電気的に接続された複数の電極パッドＣＰが配置されている。これら複数の電極パッドＣＰは、半導体チップＳＣの多層配線のうちの最上層の配線からなり、半導体チップＳＣの表面保護膜ＰＩにそれぞれの電極パッドＣＰに対応して形成された開口部により露出している。
【００３４】
さらに、複数の電極パッドＣＰの表面にはそれぞれ柱状電極、例えばＣｕピラーＣＢが接続されており、はんだ層ＳＯを介して、半導体チップＳＣの主面に形成された複数のＣｕピラーＣＢと配線基板ＩＳの上面に形成された複数のリード電極ＬＥとが電気的に接続されている。
【００３５】
配線基板ＩＳの上面と半導体チップＳＣの主面との間には、アンダーフィル樹脂ＵＦが充填されており、複数の電極パッドＣＰ、複数のＣｕピラーＣＢ、複数のはんだ層ＳＯ、および複数のリード電極ＬＥなどを保護している。
【００３６】
２．半導体チップ
図３に、フリップチップ接続する前の半導体チップの要部平面図を示し、図４に、フリップチップ接続する前の半導体チップの一部を拡大した要部断面図（図３のＤ−Ｄ´線における要部断面図）を示す。
【００３７】
半導体チップＳＣは、半導体素子が形成された主面と、主面と反対側の裏面とを有し、その厚さ方向と交差する平面形状は四角形である。
【００３８】
半導体チップＳＣは、これに限定されないが、主に、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＳと、この半導体基板ＳＳの主面に形成された複数の半導体素子からなる内部回路ＩＣと、この半導体基板ＳＳの主面の中央部および周辺部に形成された電源、グランドなどが接続される固定電位入出力回路、信号などが接続される入出力バッファ回路（Input Output Buffer）ＩＯとを有している。入出力バッファ回路ＩＯは、入出力動作のために特化した機能ブロックであり、入出力回路およびＥＳＤ（Electro Static Discharge）保護素子などを含んでいる。
【００３９】
さらに、半導体チップＳＣは、半導体基板ＳＳの主面において絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線ＭＬと、この多層配線ＭＬを覆うようにして形成された表面保護膜ＰＩとを有する構成になっている。上記絶縁層は、例えば比誘電率３．０以下の低誘電率（Ｌｏｗ−ｋ）膜で形成されている。上記配線層は、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）等の金属膜で形成されている。上記表面保護膜ＰＩは、例えばポリイミド等の有機絶縁膜、あるいは酸化シリコン（ＳｉＯ２）膜または窒化シリコン（ＳｉＮｘ）膜等のシリコン（Ｓｉ）を含む無機絶縁膜、あるいは前記シリコン（Ｓｉ）を含む無機絶縁膜上に上記ポリイミド等の有機絶縁膜が形成された積層構造で形成されている。
【００４０】
半導体チップＳＣの主面の中央部および外周部には、最上層の配線の一部からなる複数の電極パッド（最上層の配線の一部であって、ＣｕピラーＣＢが接続される部分を言う）ＣＰが配置されている。本実施の形態では、電極パッドＣＰを最上層の配線の一部によって構成したが、これに限定されるものではない。例えば最上層の配線の上層にさらに、最上層の配線を構成する導電性材料とは異なる導電性材料によって、最上層の配線に電気的に接続する電極を形成し、これを電極パッドＣＰとすることもできる。
【００４１】
電極パッドＣＰは、最上層の配線の他部および導電性材料が埋め込まれた引出しビアＣＶを介して、最上層の配線の１つ下層の配線と電気的に接続されている。引出しビアＣＶは、最上層の配線と、その１つ下層の配線との間に形成された絶縁層を貫通して形成されており、その内部に埋め込まれた導電性材料は、最上層の配線と一体に形成される接続部材であってもよく、または、最上層の配線とは一体に形成されず、引出しビアＣＶの内部のみに埋め込まれた接続部材であってもよい。
【００４２】
さらに、電極パッドＣＰは、最上層の配線よりも下層の各配線、および各絶縁層に形成されたビアの内部に埋め込まれた導電性材料を介して、入出力バッファ回路ＩＯと電気的に接続されている。入出力バッファ回路ＩＯと内部回路ＩＣとは、最上層の配線よりも下層の配線によって電気的に接続されている。
【００４３】
電極パッドＣＰは、表面保護膜ＰＩに形成された開口部ＣＲＯから露出している。この電極パッドＣＰにそれぞれ密着性向上効果または金属元素の拡散バリア機能を有する下地膜ＵＣＢを介してＣｕピラーＣＢが電気的に接続されている。下地膜ＵＣＢは、例えばチタン（Ｔｉ）または銅（Ｃｕ）からなる。
【００４４】
ＣｕピラーＣＢは突起状の電極であり、円柱形状または直方体形状からなる。ＣｕピラーＣＢの表面保護膜ＰＩの表面からの高さは、例えば３０μｍ程度であり、円柱形状の場合の平面視におけるその直径は、例えば３０μｍ〜３５μｍ程度、直方体形状の場合の平面視におけるその一辺の長さは、例えば３０μｍ〜３５μｍ程度である。
【００４５】
本実施の形態において、表面保護膜ＰＩに形成された開口部ＣＲＯの開口径はＣｕピラーＣＢの径より小さく形成されている。これにより、図４に示すように、ＣｕピラーＣＢの周縁部は少なくとも一部が表面保護膜ＰＩ上に乗り上げた構造とすることができ、接合部に生じた応力の一部を表面保護膜ＰＩの変形によって緩和することができる。
【００４６】
ＣｕピラーＣＢは、下地膜ＵＣＢを介して電極パッドＣＰと接続する第１面（底面）ＣＢＳ１と、この第１面（底面）ＣＢＳ１と反対側の第２面（下面）ＣＢＳ２を有し、第２面（下面）ＣＢＳ２には、鉛（Ｐｂ）フリーはんだ（例えば錫（Ｓｎ）−１．５ｗｔ．％銀（Ａｇ）はんだ）ＳＯ１が形成されている。はんだＳＯ１のＣｕピラーＣＢの第２面（下面）ＣＢＳ２からの厚さは、例えば１２μｍ〜１５μｍ程度である。
【００４７】
３．配線基板
図５Ａに、フリップチップ接続する前の配線基板の上面に形成された複数のリード電極の配置を説明する要部平面図を示し、図５Ｂに、配線基板の下面に形成された複数の外部接続端子の配置を説明する要部平面図を示す。
【００４８】
配線基板ＩＳは、上面と、上面と反対側の下面とを有し、多層配線構造からなる。配線基板ＩＳは、その厚さ方向と交差する平面形状が四角形になっており、第１辺ＬＳ１と、第１辺ＬＳ１と直交する第２辺ＬＳ２と、第１辺ＬＳ１と対向する第３辺ＬＳ３と、第２辺ＬＳ２と対向する第４辺ＬＳ４とを有している。
【００４９】
図５Ａに示すように、配線基板ＩＳの上面は、保護膜（図５Ａ中、ハッチングで示す領域）ＳＲ１により覆われており、この保護膜ＳＲ１に形成された開口部ＳＲＯ１からそれぞれ複数のリード電極ＬＥが露出している。しかし、開口部ＳＲＯ１は、複数のリード電極ＬＥのそれぞれに対して形成されているのではなく、１つの開口部ＳＲＯ１から複数のリード電極ＬＥが露出している。
【００５０】
本実施の形態では、２つの開口部ＳＲＯ１が形成された配線基板ＩＳを例示しており、中央部に一の開口部ＳＲＯ１が形成され、一の開口部ＳＲＯ１と離間して、一の開口部ＳＲＯ１を囲むように他の開口部ＳＲＯ１が形成されている。なお、開口部ＳＲＯ１の数および形状は、これに限定されるものではなく、例えば、配線基板ＩＳの各辺に沿ってそれぞれ１つの開口部ＳＲＯ１を形成し、それぞれの開口部ＳＲＯ１から複数のリード電極ＬＥを露出させてもよい。
【００５１】
リード電極ＬＥの延伸する方向（第１方向）と配線基板ＩＳの上面において直交する方向（第２方向）の幅は一定であり、その幅は、例えばリード電極ＬＥの電気抵抗、および半導体チップＳＣの主面に形成されたＣｕピラーＣＢとの接続信頼性等の観点から設定される。ここで、一定の幅とは、加工精度等によるばらつきを考慮した範囲も含まれる。
【００５２】
上記一の開口部ＳＯＲ１からは、配線基板ＩＳの第２辺ＬＳ２側から第４辺ＬＳ４側へ、または第４辺ＬＳ４側から第２辺側ＬＳ２へ延伸するリード電極ＬＥが露出している。
【００５３】
また、上記他の開口部ＳＯＲ１のうち、配線基板ＩＳの第１辺ＬＳ１に近接する部位からは、平面視において第１辺ＬＳ１と直交する方向に（第１辺ＬＳ１側から第３辺ＬＳ３側へ、または第３辺ＬＳ３側から第１辺ＬＳ１側へ）延伸する複数のリード電極ＬＥが露出している。
【００５４】
同様に、上記他の開口部ＳＯＲ１のうち、配線基板ＩＳの第２辺ＬＳ２に近接する部位からは、平面視において第２辺ＬＳ２と直交する方向に（第２辺ＬＳ２側から第４辺ＬＳ４側へ、または第４辺ＬＳ４側から第２辺ＬＳ２側へ）延伸する複数のリード電極ＬＥが露出している。
【００５５】
同様に、上記他の開口部ＳＯＲ１のうち、配線基板ＩＳの第３辺ＬＳ３に近接する部位からは、平面視において第３辺ＬＳ３と直交する方向に（第３辺ＬＳ３側から第１辺ＬＳ１側へ、または第１辺ＬＳ１側から第３辺ＬＳ３側へ）延伸する複数のリード電極ＬＥが露出している。
【００５６】
同様に、上記他の開口部ＳＯＲ１のうち、配線基板ＩＳの第４辺ＬＳ４に近接する部位からは、平面視において第４辺ＬＳ４と直交する方向に（第４辺ＬＳ４側から第２辺ＬＳ２側へ、または第２辺ＬＳ２側から第４辺ＬＳ４側へ）延伸する複数のリード電極ＬＥが露出している。
【００５７】
さらに、複数のリード電極ＬＥには、前述の図３に示した複数のＣｕピラーＣＢがそれぞれ電気的に接続される。よって、複数のリード電極ＬＥのうち、複数のＣｕピラーＣＢと接続する部分、いわゆるランド・パッドＬＰの配置は、半導体チップＳＣの主面と裏面とを反転した場合の複数のＣｕピラーＣＢの配置と同様となる。
【００５８】
複数のリード電極ＬＥの露出した表面（上面および側面）には、鉛（Ｐｂ）フリーはんだ（例えば錫（Ｓｎ）はんだ）ＳＯ２が形成されている。リード電極ＬＥの一部であるランド・パッドＬＰにおけるはんだＳＯ２のリード電極ＬＥの上面からの厚さは、リード電極ＬＥの他部におけるはんだＳＯ２のリード電極ＬＥの上面からの厚さよりも厚く、例えば１２μｍ〜１５μｍ程度である。
【００５９】
また、図５Ｂに示すように、配線基板ＩＳの下面は、保護膜ＳＲ２により覆われており、この保護膜ＳＲ２に形成された開口部ＳＲＯ２から複数のランド・パッドＢＬＲが露出している。これら複数のランド・パッドＢＬＲにはそれぞれ、外部接続端子ＢＳが接続されている。
【００６０】
図６に、複数のリード電極の変形例を説明する要部平面図を示す。
【００６１】
前述の図５Ａでは、リード電極ＬＥの延伸する方向と配線基板ＩＳの上面において直交する方向の幅が一定（加工精度等によるばらつきを考慮した範囲を含む）のリード電極ＬＥを例示したが、これに限定されるものではない。例えばリード電極ＬＥの延伸する方向と配線基板ＩＳの上面において直交する方向におけるランド・パッドＬＰの幅のみをリード電極ＬＥの他の部分の幅よりも大きくしてもよい。これにより、半導体チップＳＣの主面に形成されたＣｕピラーＣＢとの接続信頼性がより向上する。特にランド・パッドＬＰの幅をリード電極ＬＥの他の部分の幅よりも１．５倍より大きく、かつ３．０倍より小さくすることで、狭ピッチでの接続において高い接続信頼性を得ることができる。
【００６２】
４．半導体チップと配線基板とをフリップチップ接続した半導体装置
図７に、半導体チップの主面に形成された複数のＣｕピラーと配線基板の上面に形成された複数のリード電極とを複数のはんだを介してそれぞれ接続した領域の一部を拡大した要部平面図を示す。
【００６３】
例えば前述の図１に示したように、半導体チップＳＣの中央部および外周部にはそれぞれ、複数のＣｕピラーＣＢが配列している。これら複数のＣｕピラーＣＢは、配線基板ＩＳの上面を覆う保護膜ＳＲ１に形成された開口部ＳＲＯ１から露出する複数のリード電極ＬＥと、複数のはんだを介してそれぞれ電気的に接続されている。
【００６４】
図８に、配線基板の上面に半導体チップを搭載した半導体装置の一部を拡大した要部断面図を示す。
【００６５】
配線基板ＩＳは、コア材（基材）Ｃと、このコア材Ｃの表面Ｃｘに形成された配線（配線基板ＩＳにおける上から２層目の配線（第２配線ＭＬ２））と、この第２配線ＭＬ２を覆うように形成された上層絶縁膜ＩＵと、この上層絶縁膜ＩＵの表面に形成された配線（配線基板ＩＳにおける最上層の配線（第１配線ＭＬ１））とを有している。ここで、第１配線ＭＬ１の一部からなる複数のリード電極ＬＥが、この第１配線ＭＬ１を覆うようにして形成された保護膜ＳＲ１から露出している。
【００６６】
さらに、配線基板ＩＳは、このコア材Ｃの表面Ｃｘと反対側の裏面Ｃｙに形成された配線（配線基板ＩＳにおける上から３層目の配線（第３配線ＭＬ３））と、この第３配線ＭＬ３を覆うように形成された下層絶縁膜ＩＤと、この下層絶縁膜ＩＤの表面に形成された配線（配線基板ＩＳにおける最下層の配線（第４配線ＭＬ４））とを有している。ここで、第４配線ＭＬ４の一部からなる複数のランド・パッドＢＬＲが、この第４配線ＭＬ４を覆うようにして形成された保護膜ＳＲ２から露出している。
【００６７】
ここで、コア材Ｃはエポキシ基を有する樹脂を含む。この樹脂の内部にはガラスクロスが形成されている。上層絶縁膜ＩＵおよび下層絶縁膜ＩＤはエポキシ基を有する樹脂を含む。コア材Ｃと同様に、上層絶縁膜ＩＵおよび下層絶縁膜ＩＤも、その樹脂の内部にガラスクロスが形成されていても良い。また、コア材Ｃの厚さは上層絶縁膜ＩＵの厚さより大きく、かつ下層絶縁膜ＩＤの厚さよりも大きい。
【００６８】
また、配線基板ＩＳの各配線ＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４は、例えば銅（Ｃｕ）を主成分とする金属膜で形成されている。配線基板ＩＳの上面側の保護膜ＳＲ１は、例えば絶縁樹脂を主成分としたソルダーレジストであり、埃、熱、または湿気などの外部環境から、配線基板ＩＳの最上層に形成された第１配線ＭＬ１を保護し、第１配線ＭＬ１の絶縁性を維持する機能を有している。同様に、配線基板ＩＳの下面側の保護膜ＳＲ２は、例えば絶縁樹脂を主成分としたソルダーレジストであり、埃、熱、または湿気などの外部環境から、配線基板ＩＳの最下層に形成された第４配線ＭＬ４を保護し、第４配線ＭＬ４の絶縁性を維持する機能を有している。
【００６９】
また、第１配線ＭＬ１と第２配線ＭＬ２とは、上層絶縁膜ＩＵに形成された貫通孔（ビア）ＶＵを介して電気的に接続されている。第２配線ＭＬ２と第３配層ＭＬ３とは、コア材Ｃの表面Ｃｘから裏面Ｃｙに向かって形成された貫通孔（ビア）ＶＩを介して電気的に接続されている。第３配線ＭＬ３と第４配線ＭＬ４とは、下層絶縁膜ＩＤに形成された貫通孔（ビア）ＶＤを介して電気的に接続されている。
【００７０】
また、前述の図１に示したように、配線基板ＩＳの上面には、複数のリード電極ＬＥが、半導体チップＳＣの中央部および外周部に対向する位置にそれぞれ形成されている。これら複数のリード電極ＬＥは、保護膜ＳＲ１に複数のリード電極ＬＥに対応して形成された開口部ＳＲＯ１によりそれぞれ露出している。
【００７１】
また、配線基板ＩＳの下面には、前述したように、複数のランド・パッドＢＬＲが形成されている。これら複数のランド・パッドＢＬＲは、保護膜ＳＲ２に複数のランド・パッドＢＬＲに対応して形成された複数の開口部ＳＲＯ２によりそれぞれ露出しており、それぞれに外部接続端子ＢＳが接続されている。
【００７２】
半導体チップＳＣは、配線基板ＩＳの上面と半導体チップＳＣの主面とが対向して、配線基板ＩＳの上面に搭載されており、半導体チップＳＣの主面に形成された複数の電極パッドＣＰにそれぞれ接続された複数のＣｕピラーＣＢと、配線基板ＩＳの上面に形成された複数のリード電極ＬＥとが、複数のはんだ層ＳＯによってそれぞれ電気的に接続されている。
【００７３】
５．Ｃｕピラーとリード電極との接合部
図９Ａおよび図９Ｂに、Ｃｕピラーとリード電極との接合部を拡大した要部断面図を示す。
【００７４】
半導体チップＳＣの主面に形成された電極パッドＣＰに下地膜ＵＣＢを介して接続するＣｕピラーＣＢと、配線基板ＩＳの上面に形成されたリード電極ＬＥとは、錫（Ｓｎ）を主成分とするはんだ層ＳＯを介して接続されている。ＣｕピラーＣＢの第２面（下面）ＣＢＳ２とリード電極ＬＥの上面との距離Ｌ１は、例えば１０μｍ程度である。
【００７５】
以下に、ＣｕピラーＣＢとリード電極ＬＥとの接合部の具体的な構造を説明する。
【００７６】
ＣｕピラーＣＢの第２面（下面）ＣＢＳ２には、錫（Ｓｎ）と銅（Ｃｕ）とからなる金属間化合物を主成分とする第１金属間化合物層ＩＭＣ１が形成されており、リード電極ＬＥの上面には、錫（Ｓｎ）と銅（Ｃｕ）とからなる金属間化合物を主成分とする第２金属間化合物層ＩＭＣ２が形成されている。
【００７７】
これら第１金属間化合物層ＩＭＣ１および第２金属間化合物層ＩＭＣ２を構成する金属間化合物は、例えばフリップチップ接続の際の熱履歴により形成される。また、その組成は、例えばＣｕ３ＳｎまたはＣｕ６Ｓｎ５であり、Ｃｕ／金属間化合物が０．５以上となる銅（Ｃｕ）の原子数比を有する。また、以下に説明する中間層ＩＳＯに比べて融点が高く（例えば４００℃以上）、硬度も高い。
【００７８】
しかし、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２とは繋がっておらず、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２との間、およびリード電極ＬＥの側面に、錫（Ｓｎ）、あるいは銅（Ｃｕ）または銀（Ａｇ）などが固溶した錫（Ｓｎ）からなる中間層ＩＳＯが形成されている。中間層ＩＳＯの一部には孤立した金属間化合物粒を含んでいてもよい。
【００７９】
中間層ＩＳＯに含まれる錫（Ｓｎ）の原子数比は、第１金属間化合物層ＩＭＣ１および第２金属間化合物層ＩＭＣ２に含まれる錫（Ｓｎ）の原子数比よりも大きく、例えば０．８４以上、好ましくは０．９以上のＳｎ／Ｃｕ原子数比を有する。これにより、中間層ＩＳＯは第１金属間化合物層ＩＭＣ１および第２金属間化合物層ＩＭＣ２よりも延展性に富む性質を有する。
【００８０】
ところで、実際には第１金属間化合物層ＩＭＣ１または第２金属間化合物層ＩＭＣ２と繋がっていても、ＣｕピラーＣＢとリード電極ＬＥとの接合部を一つの断面で見た場合に、中間層ＩＳＯに第１金属間化合物層ＩＭＣ１または第２金属間化合物層ＩＭＣ２とは分離した、浮島状に観察される金属間化合物の塊が現れることがある。これは、第１金属間化合物層ＩＭＣ１および第２金属間化合物層ＩＭＣ２が針状または板状の析出物を含むことがあるためである。ここで、浮島状に観察される金属間化合物の塊は、それが繋がる第１金属間化合物層ＩＭＣ１または第２金属間化合物層ＩＭＣ２の一部と見なすこともできるが、針状または板状の析出物の、はんだ層ＳＯ全体における機械的強度への影響は小さいため、ここでは中間層ＩＳＯの一部と見なすこととする。
【００８１】
本実施の形態では、第１金属間化合物層ＩＭＣ１、中間層ＩＳＯ、および第２金属間化合物層ＩＭＣ２からなる部分をはんだ層ＳＯと言い、例えば前述の図４に示したＣｕピラーＣＢの第２面（下面）ＣＢＳ２に形成されるはんだＳＯ１および前述の図５Ａに示したリード電極ＬＥの上面に形成されるはんだＳＯ２とは異なる。なお、第１金属間化合物層ＩＭＣ１または第２金属間化合物層ＩＭＣ２と中間層ＩＳＯとの境界は、例えばＳＥＭ（Scanning Electron Microscope）または光学顕微鏡による観察において、容易に確認することができる。
【００８２】
このように、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２との間に延展性に富む錫（Ｓｎ）リッチ層である中間層ＩＳＯを設けることにより、半導体チップＳＣと配線基板ＩＳとの熱膨張の違いによりＣｕピラーＣＢとリード電極ＬＥとの接合部に生じる応力を中間層ＩＳＯによって緩和することができる。
【００８３】
さらに、中間層ＩＳＯは「くびれ」を有する。すなわち、中間層ＩＳＯは、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２とリード電極ＬＥの上面との間の中ほどで細く狭まっている部分を有する。
【００８４】
図１０に、はんだのくびれ形状を説明するためのＣｕピラーとリード電極との接合部を拡大した要部断面図を示す。
【００８５】
図１０（ａ）に示すように、はんだ層ＳＯの形状は、点線で示すような樽形状ではなく、中間層ＩＳＯの一部にくびれを有している（図１０（ａ）に矢印で示す部分）。ここでくびれとは、リード電極ＬＥの延伸方向と配線基板ＩＳの上面において直交する方向（リード電極ＬＥの幅方向）の断面において、中間層ＩＳＯの一方の側面が、一方の側面の２点に外接する線よりも他方の側面側に位置し、かつ中間層ＩＳＯの他方の側面が、他方の側面の２点に外接する線よりも一方の側面側に位置することを言う。
【００８６】
図１０（ｂ）に示すように、ＣｕピラーＣＢとリード電極ＬＥとの位置がずれた場合でも、中間層ＩＳＯはくびれを有している（図１０（ｂ）に矢印で示す部分）。このくびれは、図１０（ａ）に示したはんだ層ＳＯと同様、リード電極ＬＥの延伸方向と配線基板ＩＳの上面において直交する方向（リード電極ＬＥの幅方向）の断面において、中間層ＩＳＯの一方の側面が、一方の側面の２点に外接する線よりも他方の側面側に位置し、かつ中間層ＩＳＯの他方の側面が、他方の側面の２点に外接する線よりも一方の側面側に位置している。
【００８７】
このように、中間層ＩＳＯにくびれを設けることにより、半導体チップＳＣと配線基板ＩＳとの熱膨張の違いによりＣｕピラーＣＢとリード電極ＬＥとの接合部に生じる応力を中間層ＩＳＯに設けたくびれによって緩和することができる。
【００８８】
従って、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２との間に延展性に富む錫（Ｓｎ）リッチ層である中間層ＩＳＯを設けること、およびその中間層ＩＳＯにくびれを設けることにより、その中間層ＩＳＯに外部応力による変形（可逆）を担わせることができる。これにより、ＣｕピラーＣＢの底部などに掛かる応力が低減して、ＣｕピラーＣＢの剥離等などによるＣｕピラーＣＢとリード電極ＬＥとの接合部における破壊を回避することができる。
【００８９】
≪半導体装置の変形例≫
本実施の形態によるはんだ材料の変形例を図１１を用いて説明する。図１１は、リード電極の延伸方向と配線基板の上面において直交する方向（リード電極ＬＥの幅方向）に沿ったＣｕピラーおよびリード電極を拡大して示す要部断面図であり、（ａ）ははんだ材料の第１変形例を説明する要部断面図、（ｂ）ははんだ材料の第２変形例を説明する要部断面図である。
【００９０】
前述の図４に示したＣｕピラーＣＢでは、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２に直接はんだＳＯ１を形成したが、図１１（ａ）に示す第１変形例では、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２にニッケル（Ｎｉ）膜ＮＩを介してはんだＳＯ１を形成する。はんだＳＯ１は、例えば錫（Ｓｎ）−１．５ｗｔ．％銀（Ａｇ）はんだであり、リード配線ＬＥの上面および側面に形成されるはんだＳＯ２は、例えば錫（Ｓｎ）はんだである。
【００９１】
このように、ＣｕピラーＣＢとはんだＳＯ１との間にニッケル（Ｎｉ）膜ＮＩを形成することにより、フリップチップ接続した際に、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２に形成される第１金属間化合物層ＩＭＣ１の厚さが（例えば前述の図９Ａ参照）、ニッケル（Ｎｉ）膜ＮＩを形成しない場合よりも薄くなるので、ＣｕピラーＣＢとリード電極ＬＥとの接合部の破壊を抑制する効果が向上する。
【００９２】
また、前述の図５Ａに示したリード電極ＬＥでは、リード電極ＬＥの上面および側面に、錫（Ｓｎ）はんだからなるはんだＳＯ２を用いたが、図１１（ｂ）に示す第２変形例では、ニッケル（Ｎｉ）が添加されたはんだ、例えばニッケル（Ｎｉ）が添加された錫（Ｓｎ）−３．５ｗｔ．％銀（Ａｇ）はんだからなるはんだＳＯ３を用いる。
【００９３】
このように、リード電極ＬＥの上面および側面にニッケル（Ｎｉ）が添加されたはんだＳＯ３を用いることにより、リード電極ＬＥの上面および側面に形成される第２金属間化合物層ＩＭＣ２の厚さが（例えば前述の図９Ａ参照）、ニッケル（Ｎｉ）を添加しないはんだＳＯ２を用いた場合よりも薄くなるので、ＣｕピラーＣＢとリード電極ＬＥとの接合部の破壊を抑制する効果が向上する。
【００９４】
また、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２にニッケル（Ｎｉ）膜ＮＩを介して、錫（Ｓｎ）−１．５ｗｔ．％銀（Ａｇ）はんだからなるはんだＳＯ１を形成し、さらにリード電極ＬＥの上面および側面に例えばニッケル（Ｎｉ）が添加された錫（Ｓｎ）−３．５ｗｔ．％銀（Ａｇ）はんだからなるはんだＳＯ３を形成してもよい。
【００９５】
これにより、第１金属間化合物層ＩＭＣ１および第２金属間化合物層ＩＭＣ２の両方の厚さが薄くなるので、ＣｕピラーＣＢとリード電極ＬＥとの接合部の破壊をより抑制することができる。
【００９６】
本実施の形態による半導体装置の変形例を図１２を用いて説明する。図１２は、半導体装置を示す要部断面図である。
【００９７】
図１２に示す半導体装置ＳＭＰは、複数のパッケージを積層したＰｏＰの一例である。第１パッケージＰＫ１上に第２パッケージＰＫ２が積層されており、第１パッケージＰＫ１の配線基板ＩＳ１と第２パッケージＰＫ２の配線基板ＩＳ２との間に形成された外部接続端子（またはアウターボールとも言う）ＢＳＰによって、両者間は電気的に接続されている。
【００９８】
第１パッケージＰＫ１は、前述した半導体装置ＳＭ（前述の図１および図２参照）と同様の半導体装置ＳＭ１であり、半導体チップＳＣ１の主面に形成された複数のＣｕピラー（図示は省略）と配線基板ＩＳ１の上面に形成された複数のリード電極（図示は省略）とが、はんだ層ＳＯを介して接続されている。また、第２パッケージＰＫ２は、例えば配線基板ＩＳ２の下面（半導体チップＳＣ２が搭載された上面と反対側の面）に複数の外部接続端子ＢＳＰを有するＢＧＡ（Ball Grid Array）型の半導体装置ＳＭ２である。
【００９９】
半導体装置ＳＭ２の構造の一例について以下に簡単に説明するが、これに限定されるものではない。
【０１００】
半導体装置ＳＭ２は、配線基板ＩＳ２の上面と半導体チップＳＣ２の裏面とを対向させて、配線基板ＩＳ２の上面に接着材ＣＭを介して半導体チップＳＣ２が搭載された構造を有している。半導体チップＳＣ２の主面に形成された複数のチップ電極（図示は省略）と配線基板ＩＳ２の上面に形成された複数のリード電極（図示は省略）とがそれぞれ複数の導電性ワイヤＣＷを介して接続されている。さらに、半導体チップＳＣ２および導電性ワイヤＣＷなどを覆うようにモールドレジンＭＲが配線基板ＩＳ２の上面に形成されている。配線基板ＩＳ２の下面には、配線基板ＩＳ２の上面に形成された複数のリード電極とそれぞれ電気的に接続された複数のランド・パッド（図示は省略）が形成されており、このランド・パッドにそれぞれ複数の外部接続端子ＢＳＰが接続されている。
【０１０１】
ＰｏＰを採用することにより、実装面積を減らすことができるとともに、配線長を短縮することができる。一方で、ＰｏＰでは、第１パッケージＰＫ１の配線基板ＩＳ１と第２パッケージＰＫ２の配線基板ＩＳ２との間を外部接続端子ＢＳＰによって接続する工程、すなわち熱処理が必要となり、パッケージを積層するために加わる熱履歴が単層のパッケージの場合よりも増える。そのため、第１パッケージＰＫ１を構成する半導体装置ＳＭ１に用いられたＣｕピラーＣＢの剥離の問題が深刻になる。
【０１０２】
しかし、本実施の形態では、第１パッケージＰＫ１を構成する半導体装置ＳＭ１のフリップチップ接続されたはんだ接合部（Ｃｕピラーとリード電極との接合部）において、前述したように（例えば前述の図９Ａおよび図９Ｂ参照）、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２との間に錫（Ｓｎ）リッチ層である中間層ＩＳＯを設けること、およびその中間層ＩＳＯにくびれを設けることにより、接合部に外部応力による変形（可逆）を担わせることができる。従って、ＰｏＰにＣｕピラーＣＢを有する半導体装置ＳＭ１を用いても、ＣｕピラーＣＢの剥離等などによるＣｕピラーＣＢとリード電極ＬＥとの接合部における破壊を回避することができる。
【０１０３】
本実施の形態によるＣｕピラーの変形例を図２５を用いて説明する。図２５（ａ）および（ｂ）はそれぞれ、Ｃｕピラーの上面図およびＣｕピラーの要部断面図（図２５（ａ）のＩ−Ｉ´線における要部断面図）である。
【０１０４】
変形例において、表面保護膜ＰＩに形成された開口部ＣＲＯの開口径はＣｕピラーＣＢの径より大きく形成されている。これにより、ＣｕピラーＣＢの底面は、表面保護膜ＰＩ上に乗り上げることなく、電極パッドＣＰ上に形成された領域を含む。このような構造においては、接合部に生じた応力の一部を表面保護膜ＰＩの変形によって緩和することができないため、ＣｕピラーＣＢの剥離等による接合部の破壊を、くびれを設けた中間層ＩＳＯに外部応力による変形を担わせることで回避することが非常に有効となる。
【０１０５】
本実施の形態による半導体装置の変形例を図２６を用いて説明する。図２６は、半導体装置を示す要部断面図である。
【０１０６】
図２６には、有機基板ＯＲＳの上に配線基板ＩＳおよび半導体チップＳＣが搭載された半導体装置を例示する。変形例においては、配線基板ＩＳはシリコン（Ｓｉ）からなる基部を有し、その上面にランド・パッドが形成されている。この場合であっても、配線基板ＩＳとその周辺の他の部材との間の熱膨張係数の違いにより配線基板ＩＳは反りなどの熱変形が発生する。この変形に伴い、配線基板ＩＳの上面に形成されたランド・パッドと半導体チップＳＣの主面に形成されたＣｕピラーＣＢとの間の接合部に応力が掛かる。
【０１０７】
このような構成において、半導体チップＳＣの電極パッドも、配線基板ＩＳのランド・パッドも、シリコン（Ｓｉ）からなる基部上に形成された形となるが、半導体チップＳＣの電極パッドの側面にははんだが形成されない。これに対して、配線基板ＩＳの上面のランド・パッドの側面にはぬれ拡がったはんだが形成されている。この結果、配線基板ＩＳの上面のランド・パッドの側が相対的に強固に固定されるため、半導体チップＳＣの電極パッドの側でＣｕピラーＣＢが底部において破壊されやすくなる。
【０１０８】
具体的に説明すると、配線基板ＩＳと半導体チップＳＣとの間に、ＣｕピラーＣＢとはんだとランド・パッドからなる梁が形成された形とみなせる。応力による配線基板ＩＳの変形を、梁および梁の上下の付け根部分の微少な変形により吸収できない場合は、梁に破断または剥離が生じる。特に、配線基板ＩＳは有機基板ＯＲＳに比べると硬く（ヤング率が大きく）、また弾性変形域が狭い。このため、梁の配線基板ＩＳ側の付け根部分の変形による応力吸収効果は有機基板ＯＲＳの場合に比べて小さくなる。さらに、梁の一方の側の強度が他方の側の強度よりも極端に大きい場合は、他方の側の変形が大きくなるため、双方が同程度の場合よりも他方の側の破壊または剥離が発生しやすくなる。
【０１０９】
例えばランド・パッドの幅がＣｕピラーＣＢの付け根部分の幅よりも大きい場合、またはランド・パッドの側面にのみはんだが形成される一方で、ＣｕピラーＣＢの側面にはんだが形成されない場合などがこれに該当し、梁の配線基板ＩＳ側の強度が相対的に極端に大きくなるため、ＣｕピラーＣＢの付け根部分（半導体チップＳＣ側）での破壊を加速する懸念がある。あるいは、半導体チップＳＣ側が多孔質のｌｏｗ−ｋ膜の場合も相対的な強度差が大きくなる。
【０１１０】
このような形態においても、くびれを設けた中間層ＩＳＯによりＣｕピラーＣＢの剥離等による接合部の破壊を抑制することができる。
【０１１１】
特に、図２７（ａ）および（ｂ）に示すように、配線基板ＩＳに複数のスルー・シリコン・ビア（Through Silicon Via：ＴＳＶ）が形成されている場合などでは、配線基板ＩＳの厚さが半導体チップＳＣの厚さより小さいため、配線基板ＩＳの反りが大きくなる傾向があり、くびれを設けた中間層ＩＳＯを含む本構成が有効となる。
【０１１２】
図２７（ａ）は、ランド・パッドの直下にスルー・シリコン・ビアを有する場合のＣｕピラーとランド・パッドとの接合部を拡大して示す要部断面図であり、例えば前述の図２６に示す有機基板ＯＲＳに搭載する前の要部断面図である。図中に示す符号ＴＳＶはスルー・シリコン・ビア、符号ＳＦはシード金属膜、符号ＨＢＵはバンプ下地膜、符号ＨＢははんだボールである。また、図２７（ｂ）は、ランド・パッドとスルー・シリコン・ビアとの位置がずれている場合のＣｕピラーとランド・パッドとの接合部を拡大して示す要部断面図であり、例えば前述の図２６に示す有機基板ＯＲＳに搭載する前の要部断面図である。図中に示す符号ＴＳＶはスルー・シリコン・ビア、符号ＳＢＬはランド、符号ＳＢははんだ、符号ＭＦは配線層である。
【０１１３】
≪半導体装置の製造方法≫
本実施の形態による半導体装置の製造方法を図１３〜図２３を用いて工程順に説明する。図１３、図１５、図１６、図１８、図１９、図２１、図２２、および図２３は、半導体装置の製造工程中の半導体装置を示す要部断面図である。図１４は、リード電極の形状を説明する図であり、（ａ）はリード電極の上面図、（ｂ）はリード電極の延伸方向に沿ったリード電極の要部断面図（図１４（ａ）のＥ−Ｅ´線における要部断面図）、および（ｃ）はリード電極の延伸方向と配線基板の上面において直交する方向に沿ったリード電極の要部断面図（図１４（ａ）のＦ−Ｆ´線における要部断面図）である。図１７は、Ｃｕピラーの形状を説明する図であり、（ａ）はＣｕピラーの上面図、（ｂ）はリード電極の延伸方向に沿ったＣｕピラーの要部断面図、および（ｃ）はリード電極の延伸方向と配線基板の上面において直交する方向に沿ったＣｕピラーの要部断面図（図１７（ａ）のＨ−Ｈ´線における要部断面図）である。図２０はフリップチップ接続の一連の動作を説明する図である。
【０１１４】
まず、図１３に示すように、配線基板ＩＳを準備する。配線基板ＩＳの上面には複数のリード電極ＬＥが形成されており、保護膜ＳＲ１に形成した開口部ＳＲＯ１から複数のリード電極ＬＥのそれぞれの一部が露出している。また、保護膜ＳＲ１に形成した開口部ＳＲＯ１から露出した複数のリード電極ＬＥのそれぞれの一部の上面および側面には、第２はんだＳＯＬ２が形成されている。
【０１１５】
次に、配線基板ＩＳをアンダーフィル・ステージＳＴ１上に載置し、配線基板ＩＳの上面に液状の熱硬化性樹脂であるアンダーフィル樹脂ＵＦを塗布する。アンダーフィル樹脂ＵＦは、これに限定されるものではないが、例えばフィラ−が添加された酸化膜除去機能を有するエポキシ系樹脂である。
【０１１６】
配線基板ＩＳの主面に形成された複数のリード電極ＬＥは、例えば前述の図６に示したリード電極ＬＥと同様である。すなわち、ここでは、図１４（ａ）、（ｂ）および（ｃ）に示すように、ランド・パッドＬＰ（リード電極ＬＥの一部であり、Ｃｕピラーが接続される部分）の幅Ｗ１が、リード電極ＬＥの他部の幅Ｗ２よりも大きいリード電極ＬＥを用いている。しかし、ランド・パッドＬＰの幅Ｗ１は、例えば１５μｍであり、Ｃｕピラーの直径よりもランド・パッドＬＰの幅Ｗ１が狭くなるように、リード電極ＬＥは形成されている。なお、前述の図５Ａに示したランド・パッドＬＰの幅が、リード電極ＬＥの他部の幅と同じ、すなわち一定の幅を有するリード電極ＬＥを用いてもよい。
【０１１７】
リード電極ＬＥの上面および側面には、例えば錫（Ｓｎ）、またはニッケル（Ｎｉ）が微量添加された錫（Ｓｎ）−３．５ｗｔ．％銀（Ａｇ）からなる第２はんだＳＯＬ２が形成されている。また、ランド・パッドＬＰの上面に形成された第２はんだＳＯＬ２はその中央部が盛り上がった凸形状をしており、ランド・パッドＬＰの上面に形成された第２はんだＳＯＬ２の最も厚い箇所のランド・パッドＬＰの上面からの厚さ（図１４（ｂ）および（ｃ）に示す厚さＴ２）は、例えば１２μｍ〜１５μｍ程度である。
【０１１８】
次に、図１５に示すように、配線基板ＩＳをプレヒート・ステージＳＴ２上に載置し、例えば５０℃以上１１０℃以下、好ましくは７０℃の温度で熱処理を行い、配線基板ＩＳおよびアンダーフィル樹脂ＵＦに含まれる水分を減らす。
【０１１９】
次に、図１６に示すように、配線基板ＩＳをボンディング・ステージＳＴ３上に載置する。さらに、例えば前述の図３および図４を用いて説明した半導体チップＳＣを準備する。
【０１２０】
続いて、半導体チップＳＣをボンディング・ツールＢＴで保持し、配線基板ＩＳの上方に移動させる。そして、配線基板ＩＳの上面と半導体チップＳＣの主面とを対向させて、配線基板ＩＳの上面に形成されたリード電極ＬＥの一部であるランド・パッドＬＰと、半導体チップＳＣの主面に形成されたＣｕピラーＣＢとの位置が合うように、アライメント（位置制御）を行う。複数のＣｕピラーＣＢの第２面（下面）のそれぞれには、第１はんだＳＯＬ１が形成されている。
【０１２１】
図１７（ａ）、（ｂ）および（ｃ）に示すように、ＣｕピラーＣＢの表面保護膜ＰＩの表面からの高さＨ１は、例えば３０μｍ程度であり、ＣｕピラーＣＢが円柱形状の場合の平面視におけるその直径は、例えば３０μｍ〜３５μｍ程度、ＣｕピラーＣＢが直方体形状の場合の平面視におけるその一辺の長さは、例えば３０μｍ〜３５μｍ程度である。
【０１２２】
ＣｕピラーＣＢの下地膜ＵＣＢを介して電極パッドＣＰと接続する第１面（底面）ＣＢＳ１と反対側の第２面（下面）ＣＢＳ２には、例えば錫（Ｓｎ）−１．５ｗｔ．％銀（Ａｇ）からなる第１はんだＳＯＬ１が形成されている。また、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２に形成された第１はんだＳＯＬ１はその中央部が盛り上がった凸形状をしており、第１はんだＳＯＬ１の最も厚い箇所のＣｕピラーＣＢの第２面（下面）ＣＢＳ２からの厚さＴ１は、例えば１２μｍ〜１５μｍ程度である。なお、ＣｕピラーＣＢと第１はんだＳＯＬ１との間にニッケル（Ｎｉ）膜を形成してもよい。
【０１２３】
ＣｕピラーＣＢの第２面（下面）ＣＢＳ２に形成された第１はんだＳＯＬ１の最も厚い箇所のＣｕピラーＣＢの第２面（下面）ＣＢＳ２からの厚さＴ１と、ランド・パッドＬＰの上面に形成された第２はんだＳＯＬ２の最も厚い箇所のランド・パッドＬＰの上面からの厚さＴ２とは、ほぼ同じとなるように、第１はんだＳＯＬ１および第２はんだＳＯＬ２を形成することが好ましい。
【０１２４】
次に、図１８に示すように、半導体チップＳＣを降下させる。半導体チップＳＣの第２面（下面）に形成された第１はんだＳＯＬ１がアンダーフィル樹脂ＵＦに接触した後も、ＣｕピラーＣＢの第２面（下面）に形成された第１はんだＳＯＬ１とランド・パッドＬＰの上面に形成された第２はんだＳＯＬ２との物理的な接触が検知されるまで、半導体チップＳＣを降下させる。この際の第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度は、共にはんだ融点以下である。
【０１２５】
ここで、第１はんだＳＯＬ１、第２はんだＳＯＬ２の少なくとも一方は、その表面形状が、例えば図４、図１１（ａ）、図１１（ｂ）、図１４（ｂ）、図１４（ｃ）、図１７（ｂ）、図１７（ｃ）のいずれかに示すように、他方のはんだに向かって凸形状を有することが好ましい。これにより、後述する効果に加え、第１はんだＳＯＬ１と第２はんだＳＯＬ２との間のアンダーフィル樹脂ＵＦの排出を容易にし、接合不良防止の効果も得られる。
【０１２６】
このような表面の凸形状は、例えばリード電極ＬＥ上またはＣｕピラーＣＢ上に電解めっき法などで形成したはんだ層をリフローなどで溶融させ、その表面張力により凸形状とした後に凝固させることで得ることができる。あるいはリード電極ＬＥまたはＣｕピラーＣＢのはんだ接合される領域の表面を凸形状に形成し、その上にその凸形状が残るようにはんだ層を形成してもよい。
【０１２７】
図２８、図２９、および図３０に、リード電極の、はんだ接合される領域の表面を凸形状とした例を示す。図２８（ａ）および（ｂ）はそれぞれ、第１の例におけるリード電極の要部断面図およびＣｕピラーを接合したリード電極の要部断面図を示す。図２９（ａ）および（ｂ）はそれぞれ、第２の例におけるリード電極の要部断面図およびＣｕピラーを接合したリード電極の要部断面図を示す。図３０（ａ）および（ｂ）はそれぞれ、第３の例におけるリード電極の要部断面図およびＣｕピラーを接合したリード電極の要部断面図を示す。
【０１２８】
第１の例では、サブトラクティブ法またはアディティブ法などの公知の方法でリード電極ＬＥのパタン形成を行った後に、エッチングにより角部を所定量除去することで、図２８に示す凸形状を得ることができる。
【０１２９】
また、第２の例では、サブトラクティブ法やアディティブ法などの公知の方法でリード電極ＬＥのパタン形成を行った後に、はんだ接合される領域に対応する位置に開口部を備えためっきレジストを形成し、この開口部に選択的にめっきを行うことで、図２９に示す凸形状を得ることができる。
【０１３０】
また、第３の例では、基材またはプリプレグ層の上面のうち、はんだ接合される領域に対応する位置に選択的に有機体などの絶縁物パタンＰＩＳを形成する。この絶縁物パタンＰＩＳの形成は、例えば写真製版法やインクジェット法などで容易に行うことができる。次に、この絶縁物パタンＰＩＳの上面を含めて無電解めっき技術などを用いてシード層を形成する。次に、シード層の上に、リード電極ＬＥのパタンに対応する開口を有するめっきレジストを形成し、この開口内を充填するようにリード電極ＬＥの材料、例えば銅（Ｃｕ）をめっき形成することで、図３０に示す凸形状を得ることができる。
【０１３１】
次に、図１９に示すように、半導体チップＳＣを保持したボンディング・ステージＳＴ３の温度を、例えば８０℃〜２００℃に上昇させ、ボンディング・ツールＢＴの温度を、例えば３００℃に上昇させて、第１はんだＳＯＬ１および第２はんだＳＯＬ２を加熱溶融しつつ、半導体チップＳＣを予め定めた距離だけ下降させる。これにより、第１はんだＳＯＬ１と第２はんだＳＯＬ２とが接合し、一体化して、はんだ接合部が形成される。ＣｕピラーＣＢの第２面（下面）とリード電極ＬＥの上面との距離は、例えば１０μｍ程度である。
【０１３２】
ここで、前述の図１６を用いて説明したＣｕピラー位置決め工程、前述の図１８を用いて説明したはんだ接触工程、および前述の図１９を用いて説明したはんだ加熱・接合工程の一連の動作について図２０を用いて詳細に説明する。
【０１３３】
まず、図２０に示すＣｕピラー位置決め工程（前述の図１６参照）では、ＣｕピラーＣＢの第２面（下面）に形成された第１はんだＳＯＬ１とランド・パッドＬＰの上面に形成された第２はんだＳＯＬ２とは所定の間隔を有して離れており、第１はんだＳＯＬ１および第２はんだＳＯＬ２の第１温度は、はんだ融点よりも低い。
【０１３４】
次の図２０に示すはんだ接触工程（前述の図１８参照）では、ボンディング・ツールＢＴに保持された半導体チップＳＣを降下させて、半導体チップＳＣと配線基板ＩＳとの間隔を徐々に近づける。そして、ＣｕピラーＣＢの第２面（下面）に形成された第１はんだＳＯＬ１とランド・パッドＬＰの上面に形成された第２はんだＳＯＬ２との接触を検知した時点で、半導体チップＳＣを降下を停止させて、半導体チップＳＣの主面と配線基板ＩＳの上面との間を第１間隔で維持する。はんだ接触工程においても第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度は、はんだ融点よりも低い第１温度である。
【０１３５】
次の図２０に示すはんだ加熱工程（前述の図１９参照）では、第１はんだＳＯＬ１と第２はんだＳＯＬ２とを接触させた状態で、半導体チップＳＣを保持しているボンディング・ツールＢＴの温度を徐々に上昇させることによって、第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度を徐々に上昇させて、はんだ融点よりも低い第１温度からはんだ融点よりも高い第２温度、例えば３００℃とする。
【０１３６】
第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度を徐々に上昇させる際、第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度がはんだ融点以上となった後、半導体チップＳＣを予め定めた距離だけ下降させて、所定の深さまで第１はんだＳＯＬ１を第２はんだＳＯＬ２へ押し込み、半導体チップＳＣの主面と配線基板ＩＳの上面との間を第２間隔で維持する。ここでは、所定の荷重で押し込む荷重制御ではなく、所定の深さまで押し込む位置制御を適用する。これにより、ＣｕピラーＣＢの第２面（下面）とランド・パッドＬＰの上面との距離の制御が可能である。
【０１３７】
第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度を徐々に上昇させる際には、同時にアンダーフィル樹脂ＵＦの温度も徐々に上昇する。その結果、架橋反応が生じて粘度が高くなり、アンダーフィル樹脂ＵＦは硬化状態となる。
【０１３８】
次の図２０に示すはんだ接合工程（前述の図１９参照）では、はんだ融点よりも高い第２温度、例えば３００℃で所定の時間加熱し、これにより、第１はんだＳＯＬ１と第２はんだＳＯＬ２とを接合させて、はんだ層ＳＯを形成する。
【０１３９】
この第１はんだＳＯＬ１と第２はんだＳＯＬ２との接合においては、例えば前述した図９Ａおよび図９Ｂに示したように、ＣｕピラーＣＢの第２面（下面）には第１金属間化合物層ＩＭＣ１が形成され、ランド・パッドＬＰの上面および側面には第２金属間化合物層ＩＭＣ２が形成される。そして、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２との間には、くびれを有し、錫（Ｓｎ）を主成分とする中間層ＩＳＯが形成される。
【０１４０】
前述したように、所定の深さまで第１はんだＳＯＬ１を第２はんだＳＯＬ２へ押し込む際、荷重制御ではなく、位置制御によってＣｕピラーＣＢの第２面（下面）とランド・パッドＬＰの上面との距離を制御しているので、第１金属間化合物層ＩＭＣ１と第２金属間化合物層ＩＭＣ２との間に確実に中間層ＩＳＯを形成することができる。
【０１４１】
また、上述のように、第１はんだＳＯＬ１、第２はんだＳＯＬ２の少なくとも一方は、他方のはんだに向かって凸の表面形状を有するので、第１はんだＳＯＬ１と第２はんだＳＯＬ２との接触において、凸形状の頂点部位置が、その周辺部より先行して他方のはんだと接触する形となる。このため、中間層ＩＳＯの位置にくびれを形成することができる。
【０１４２】
また、第１はんだＳＯＬ１および第２はんだＳＯＬ２は硬化反応が進んだアンダーフィル樹脂ＵＦによって覆われているので、第１はんだＳＯＬ１および第２はんだＳＯＬ２のそれぞれの形状の一部を残して接合することから、中間層ＩＳＯに「くびれ」を得ることができる。
【０１４３】
すなわち、アンダーフィル樹脂ＵＦが無い場合または硬化反応が進んでいないアンダーフィル樹脂ＵＦにより覆われている場合は、第１はんだＳＯＬ１および第２はんだＳＯＬ２は表面張力により丸くなろうとするため、くびれは消失するが、硬化反応が進み、粘性が増したアンダーフィル樹脂ＵＦによって、第１はんだＳＯＬ１および第２はんだＳＯＬ２のそれぞれの側面は抑えられているので、第１はんだＳＯＬ１および第２はんだＳＯＬ２のそれぞれの形状の一部を残すことができる。
【０１４４】
また、アンダーフィル樹脂ＵＦの硬化反応の開始より後に、第１はんだＳＯＬ１および第２はんだＳＯＬ２の双方を完全に溶融（それぞれのはんだ材の液相線温度より高い温度まで昇温）させることにより、第１はんだＳＯＬ１と第２はんだＳＯＬ２との接合界面を残さない高信頼かつ低抵抗の接合状態と、「くびれ」を有する中間層ＩＳＯとを同時に得ることができる。
【０１４５】
次に、図２１に示すように、第１はんだＳＯＬ１と第２はんだＳＯＬ２とが接合したはんだ層ＳＯの温度を凝固点以下の第３温度まで下げた後、半導体チップＳＣをボンディング・ツールＢＴから放す。
【０１４６】
次に、図２２に示すように、半導体チップＳＣを搭載した配線基板ＩＳをボンディングステージＳＴ３から搬出する。
【０１４７】
複数の半導体チップＳＣの接合に要する時間を短縮するために、例えば以下の工程を用いてもよい。
【０１４８】
まず、個々の半導体チップＳＣに対して、前述したＣｕピラー位置決め工程およびはんだ接触工程の動作を行い、アンダーフィル樹脂で複数の半導体チップＳＣの主面と配線基板ＩＳの上面との間を第１間隔で維持する。
【０１４９】
次に、複数の半導体チップＳＣを一括で吸着、加熱できるボンディングツールを下降させ、ボンディングツールと複数の半導体チップＳＣ裏面との接触を検知した後、予め定めた距離だけボンディングツールを下降させる（はんだ加熱工程）。
【０１５０】
次に、第１はんだＳＯＬ１および第２はんだＳＯＬ２の温度を徐々に上昇させて、第１はんだＳＯＬ１および第２はんだＳＯＬ２を溶融させ、所定の深さまで押し込み、半導体チップＳＣの主面と配線基板ＩＳの上面との間を第２間隔で維持することにより、第１はんだＳＯＬ１と第２はんだＳＯＬ２とを接合させてもよい（はんだ接合工程）。この時のボンディングツールの温度を、例えば３００℃の一定温度とすれば、昇降温時間を短縮することができる。
【０１５１】
次に、図２３に示すように、配線基板ＩＳの下面に形成された複数のランド・パッドＢＬＲの表面に、フラックスまたははんだペーストを介して複数の外部接続端子ＢＳをそれぞれ配置した後、熱処理を施す。外部接続端子ＢＳには、例えば鉛（Ｐｂ）を実質的に含まない鉛（Ｐｂ）フリーはんだ組成のはんだが用いられる。上記熱処理により、フラックスによって外部接続端子ＢＳの表面の酸化膜が除去されて、外部接続端子ＢＳが溶融する、または外部接続端子ＢＳとはんだペーストとが溶融して一体化することにより、複数のランド・パッドＢＬＲと電気的に、かつ機械的に接続する複数の外部接続端子ＢＳが形成される。
【０１５２】
以上の工程により、半導体装置ＳＭが略完成する。
【０１５３】
このように、本実施の形態によれば、ＣｕピラーＣＢの第２面（下面）ＣＢＳ２に形成される第１金属間化合物層ＩＭＣ１とランド・パッドＬＰの上面に形成される第２金属間化合物層ＩＭＣ２との間に錫（Ｓｎ）リッチ層である中間層ＩＳＯを設けること、およびその中間層ＩＳＯにくびれを設けることにより、接合部に外部応力による変形を担わせることができる。これにより、ＣｕピラーＣＢの剥離等などによるＣｕピラーＣＢとリード電極ＬＥとの接合部における破壊を回避することができるので、半導体装置ＳＭの信頼性が向上する。
【０１５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１５５】
例えば一括モールド法による半導体装置の製造方法に適用することができる。この一括モールド法では、まず、例えば図５Ａおよび図５Ｂに示す配線基板パターンからなる製品領域単位を、マトリックス状に配置した基板を準備する。続いて、本実施の形態による接合方法を用いて、基板の上面に複数の半導体チップを搭載後、複数の半導体チップの保護のため、複数の半導体チップを覆うように基板の上面上をエポキシ樹脂によりモールド封止する。その後、基板の下面に複数の外部接続端子を形成し、最終的にモールド樹脂した封止体をダイシングすることにより、個々の半導体装置（半導体パッケージ）に切断する。
【０１５６】
また、半導体チップからの放熱効果を高めるため、半導体チップの裏面に放熱樹脂を介して、例えば銅（Ｃｕ）板を配置したパッケージ構造としてもよい。
【符号の説明】
【０１５７】
ＢＬＲ  ランド・パッド
ＢＳ，ＢＳＰ  外部接続端子（アウターボール）
ＢＴ  ボンディング・ツール
Ｃ  コア材（基材）
ＣＢ  Ｃｕピラー
ＣＢＳ１  Ｃｕピラーの第１面（底面）
ＣＢＳ２  Ｃｕピラーの第２面（下面）
ＣＭ  接着材
ＣＰ  電極パッド
ＣＲＯ  開口部
ＣＶ  引出しビア
ＣＷ  導電性ワイヤ
Ｃｘ  コア材の表面
Ｃｙ  コア材の裏面
Ｈ１  Ｃｕピラーの高さ
ＨＢ  はんだボール
ＨＢＵ  バンプ下地膜
ＩＣ  内部回路
ＩＤ  下層絶縁膜
ＩＭＣ  金属間化合物層
ＩＭＣ１  第１金属間化合物層
ＩＭＣ２  第２金属間化合物層
ＩＯ  入出力バッファ回路
ＩＳ，ＩＳ１，ＩＳ２  配線基板
ＩＳＯ  中間層
ＩＵ  上層絶縁膜
Ｌ１  Ｃｕピラーの下面からリード電極の上面までの距離
ＬＥ  リード電極
ＬＰ  ランド・パッド
ＬＳ１  第１辺
ＬＳ２  第２辺
ＬＳ３  第３辺
ＬＳ４  第４辺
ＭＦ  配線層
ＭＬ  多層配線
ＭＬ１  第１配線
ＭＬ２  第２配線
ＭＬ３  第３配線
ＭＬ４  第４配線
ＭＲ  モールドレジン
ＮＩ  ニッケル膜
ＯＲＳ  有機基板
ＰＩ  表面保護膜
ＰＩＳ  絶縁物パタン
ＰＫ１  第１パッケージ
ＰＫ２  第２パッケージ
ＳＢ  はんだ
ＳＢＬ  ランド
ＳＣ，ＳＣ１，ＳＣ２  半導体チップ
ＳＦ  シード金属膜
ＳＭ，ＳＭ１，ＳＭ２，ＳＭＰ  半導体装置
ＳＯ  はんだ層
ＳＯ１，ＳＯ２，ＳＯ３  はんだ
ＳＯＬ  はんだ
ＳＯＬ１  第１はんだ
ＳＯＬ２  第２はんだ
ＳＲ１，ＳＲ２  保護膜
ＳＲＯ１，ＳＲＯ２  開口部
ＳＳ  半導体基板
ＳＴ１  アンダーフィル・ステージ
ＳＴ２  プリヒート・ステージ
ＳＴ３  ボンディング・ステージ
Ｔ１，Ｔ２  はんだの厚さ
ＵＣＢ  下地膜
ＵＦ  アンダーフィル樹脂
ＶＤ，ＶＩ，ＶＵ  貫通孔（ビア）
ＴＳＶ  スルー・シリコン・ビア
Ｗ１  ランド・パッドの幅
Ｗ２  リード電極の幅
【図１】
2014229623.tif 000003
【図２】
2014229623.tif 000004
【図３】
2014229623.tif 000005
【図４】
2014229623.tif 000006
【図５Ａ】
2014229623.tif 000007
【図５Ｂ】
2014229623.tif 000008
【図６】
2014229623.tif 000009
【図７】
2014229623.tif 000010
【図８】
2014229623.tif 000011
【図９Ａ】
2014229623.tif 000012
【図９Ｂ】
2014229623.tif 000013
【図１０】
2014229623.tif 000014
【図１１】
2014229623.tif 000015
【図１２】
2014229623.tif 000016
【図１３】
2014229623.tif 000017
【図１４】
2014229623.tif 000018
【図１５】
2014229623.tif 000019
【図１６】
2014229623.tif 000020
【図１７】
2014229623.tif 000021
【図１８】
2014229623.tif 000022
【図１９】
2014229623.tif 000023
【図２０】
2014229623.tif 000024
【図２１】
2014229623.tif 000025
【図２２】
2014229623.tif 000026
【図２３】
2014229623.tif 000027
【図２４】
2014229623.tif 000028
【図２５】
2014229623.tif 000029
【図２６】
2014229623.tif 000030
【図２７】
2014229623.tif 000031
【図２８】
2014229623.tif 000032
【図２９】
2014229623.tif 000033
【図３０】
2014229623.tif 000034