(57)【要約】【課題】サージ対策として用いられるバリスタは充分にサージ電圧を低下させることができない場合があり、このとき負荷回路が破壊されるという問題がある。【解決手段】本発明のＬＥＤ駆動回路は、交流電圧を脈流に変換して出力するブリッジ整流回路と、ブリッジ整流回路の出力側に接続されたＬＥＤ列と、ＬＥＤ列に直列接続された第１の定電流回路と、ブリッジ整流回路と前記ＬＥＤ列との間に直列接続され且つ第１の定電流回路に流れる通常の電流値以上に設定されている電流設定値を有する第２の定電流回路を有することを特徴とする。【選択図】図３
2014096576.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を脈流に変換して出力するブリッジ整流回路と、
前記ブリッジ整流回路の出力側に接続されたＬＥＤ列と、
前記ＬＥＤ列に直列接続された第１の定電流回路と、
前記ブリッジ整流回路と前記ＬＥＤ列との間に直列接続され、且つ、前記第１の定電流回路に流れる通常の電流値以上に設定されている電流設定値を有する、第２の定電流回路と、
を有することを特徴とするＬＥＤ駆動回路。
【請求項２】
前記第２の定電流回路は、デプレッション型のＦＥＴを含む、請求項１に記載のＬＥＤ駆動回路。
【請求項３】
前記ブリッジ整流回路の交流電圧の入力端子にバリスタをさらに備えている、請求項１又は２に記載のＬＥＤ駆動回路。
【請求項４】
前記ＬＥＤ列及び前記第１の定電流回路は、複数のＬＥＤ列及び複数の第１の定電流回路が並列接続された多段構成とされている、請求項１乃至３のいずれか一項に記載のＬＥＤ駆動回路。
【請求項５】
前記第２の定電流回路が、前記ブリッジ整流回路のグランド側に接続されている、請求項１乃至４のいずれか一項に記載のＬＥＤ駆動回路。
【請求項６】
前記第２の定電流回路は、直列接続した複数の定電流回路を含む、請求項１乃至５のいずれか一項に記載のＬＥＤ駆動回路。
【請求項７】
前記第２の定電流回路は、前記ＬＥＤ列及び前記第１の定電流回路の少なくとも一方と同一の基板上に設けられている、請求項１乃至６のいずれか一項に記載のＬＥＤ駆動回路。
【請求項８】
前記第１の定電流回路がデプレッション型のＦＥＴを含み、前記ＦＥＴのゲート保護用抵抗を備える、請求項１乃至７のいずれか一項に記載のＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ駆動回路に関し、特に定電流回路を複数備えたＬＥＤ駆動回路に関する。
【背景技術】
【０００２】
商用交流電源を利用し、交流電圧を脈流に整流して発光ダイオード（以下、「ＬＥＤ」という。）を発光させる照明装置が知られている（例えば、特許文献１）。図１に従来のＬＥＤ駆動回路の構成を示す。従来のＬＥＤ駆動回路１００１は、交流電源１０７から入力される交流電圧を脈流に変換するダイオードを用いたブリッジ整流回路１０５と、ヒューズ１０６と、ＬＥＤ回路１０ａと、を備えており、ＬＥＤ回路１０ａにはブリッジ整流回路１０５から出力される脈流が入力される。
【０００３】
ＬＥＤ回路１０ａは複数のＬＥＤを直列接続したＬＥＤ列１０１１及び定電流回路１００ａを有する。ＬＥＤ列１０１１は、例えばＬＥＤが８０個直列に接続された構成を有する。個々のＬＥＤには順方向電圧Ｖｆと称する閾値があり、閾値電圧Ｖｆ以上の電圧が印加されるとＬＥＤに電流が流れ発光する。閾値電圧Ｖｆは約３［Ｖ］である。
【０００４】
定電流回路１００ａは、デプレッション型のｎ型ＭＯＳ電界効果トランジスタ（以下、単に「ＦＥＴ」という。）１０２１と、ゲート保護用抵抗１０３１と、電流検出用抵抗１０４１と、を有する。ゲート保護用抵抗１０３１はサージからＦＥＴ１０２１のゲートを保護するための保護抵抗である。電流検出用抵抗１０４１は電流を検出するための抵抗であって、電流検出用抵抗１０４１を流れる電流が一定になるようＦＥＴ１０２１にフィードバックが掛かる。
【０００５】
ＬＥＤを用いた照明装置は家庭やオフィスで使用されることを想定して、電力線が雷等の外乱（雷サージ）を受けた場合の影響を見極めるための試験（ＩＥＣ  ６１０００−４−５）が行われている。そこで、従来のＬＥＤを用いた照明装置について雷サージの影響について検討する。
【０００６】
商用交流電源１０７として２３０［Ｖ］の交流電源を使用し、サージ電圧の大きさを１［ｋＶ］とすると、脈流の最大値約３００［Ｖ］を加えた１．３［ｋＶ］がＬＥＤ回路１０ａに印加される。ＬＥＤの閾値電圧を３［Ｖ］とすると、８０個のＬＥＤ列１０１１における電圧降下は２４０［Ｖ］となる。この場合、ＦＥＴ１０２１には約１［ｋＶ］の電圧が印加されることとなる。ＦＥＴ１０２１として耐圧６００［Ｖ］のＦＥＴを用いた場合には、耐圧を超えた電圧がＦＥＴ１０２１に印加されてブレークダウンを起こし、その結果、ＬＥＤ列１０１１に瞬間的に数［Ａ］が流れることによりＬＥＤ列１０１１を構成する個々のＬＥＤが破壊されることとなる。
【０００７】
一方、高電圧から電子機器を保護するための部品としてバリスタが知られている。そこで、バリスタを用いた場合におけるサージ電圧の影響について検討する。図２に、バリスタを備えた従来のＬＥＤ駆動回路を示す。バリスタ２０８は、ブリッジ整流回路２０５と並列に接続されている。上記と同様の条件の場合、サージ耐圧１［ｋＶ］のバリスタ２０８を用いることにより、ＬＥＤ回路２０ａに印加される電圧が緩和されるため、ＬＥＤ列２０１１や、ＦＥＴ２０２１の破壊を避けることができる。しかしながら、バリスタ２０８に一定以上の電圧が印加されると１００［Ａ］以上の大電流が流れる場合がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−１７８５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＬＥＤ駆動回路１００２に設けられたヒューズ２０６は、溶断するまでの期間に流れる電流の平均値が数[Ａ]〜数十[Ａ]であるときに切れることが望ましい。しかしながら、バリスタ２０８を機能させるため、瞬間的にヒューズ２０６に１００[Ａ]以上の電流が流れてもヒューズ２０６が切れないようヒューズ２０６を設定することは難しいという課題がある。
【００１０】
また、バリスタがＯＮする電圧はバリスタに流れる電流と共に増加する。このため、サージ電流が大きい場合、バリスタは充分にサージ電圧を低下させることができない場合があり、このとき負荷回路であるＬＥＤ回路２０ａが破壊されるという問題がある。
【００１１】
さらに、バリスタには数回から１０回程度のインパルス寿命がある。バリスタには過電流保護が必須であり、中途半端に大きな電圧が掛かった場合に温度の上昇を防ぐ加熱保護が電源側に必要になってくるという問題がある。
【課題を解決するための手段】
【００１２】
本発明の実施例に係るＬＥＤ駆動回路は、交流電圧を脈流に変換して出力するブリッジ整流回路と、ブリッジ整流回路の出力側に接続されたＬＥＤ列と、ＬＥＤ列に直列接続された第１の定電流回路と、ブリッジ整流回路とＬＥＤ列との間に直列接続され、且つ、第１の定電流回路に流れる通常の電流値以上に設定されている電流設定値を有する、第２の定電流回路と、を有することを特徴とする。
【００１３】
本発明の実施例に係るＬＥＤ駆動回路において、第２の定電流回路は、デプレッション型のＦＥＴを含むことが好ましい。
【００１４】
本発明の他の実施例に係るＬＥＤ駆動回路は、ブリッジ整流回路の交流電圧の入力端子にバリスタをさらに備えていることが好ましい。
【００１５】
本発明のさらに他の実施例に係るＬＥＤ駆動回路において、ＬＥＤ列及び第１の定電流回路は、複数のＬＥＤ列及び複数の第１の定電流回路が並列接続された多段構成とされていてもよい。
【００１６】
本発明の他の実施例に係るＬＥＤ駆動回路において、第２の定電流回路は、ブリッジ整流回路のグランド側に接続されていてもよい。
【００１７】
本発明のさらに他の実施例に係るＬＥＤ駆動回路において、第２の定電流回路は、直列接続した複数の定電流回路を含むことが好ましい。
【００１８】
本発明のさらに他の実施例に係るＬＥＤ駆動回路において、第２の定電流回路は、ＬＥＤ列及び第１の定電流回路の少なくとも一方と同一の基板上に設けられていることが好ましい。
【００１９】
本発明のさらに他の実施例に係るＬＥＤ駆動回路において、第１の定電流回路がデプレッション型のＦＥＴを含み、ＦＥＴのゲート保護用抵抗を備えることが好ましい。
【発明の効果】
【００２０】
ＬＥＤ駆動回路にサージ電圧が印加され、一方の定電流回路のブレークダウンのごく初期的な段階において他方の定電流回路が電流制限するため、一方の定電流回路のブレークダウンに伴うＦＥＴの破壊を抑制することができる。この結果、２つの定電流回路の耐圧とＬＥＤ列の順方向電圧降下量の和となるまでブレークダウンに伴うＦＥＴの破壊が起こらず、ＬＥＤ駆動回路全体に大きな電流が流れることを防止することができる。
【００２１】
また、回路基板にＬＥＤ列とその駆動回路を同一面に実装する場合、追加する定電流回路が駆動回路に含まれる部品と同じ若しくは類似するので、定電流回路も回路基板に実装することができる。その結果、扱い易い回路付きＬＥＤモジュールを得ることができる。
【図面の簡単な説明】
【００２２】
【図１】従来のＬＥＤ駆動回路の構成図である。
【図２】バリスタを有する従来のＬＥＤ駆動回路の構成図である。
【図３】本発明の実施例１に係るＬＥＤ駆動回路の構成図である。
【図４】本発明の実施例２に係るＬＥＤ駆動回路の構成図である。
【図５】本発明の実施例３に係るＬＥＤ駆動回路の構成図である。
【図６】本発明の実施例４に係るＬＥＤ駆動回路の構成図である。
【図７】本発明の実施例５に係るＬＥＤ駆動回路の構成図である。
【図８】本発明の実施例６に係るＬＥＤ駆動回路の構成図である。
【図９】本発明のＬＥＤ駆動回路の第１の実装例を示す図である。
【図１０】本発明のＬＥＤ駆動回路の第２の実装例を示す図である。
【図１１】本発明のＬＥＤ駆動回路の第３の実装例を示す図である。
【発明を実施するための形態】
【００２３】
以下、図面を参照して、本発明に係るＬＥＤ駆動回路について説明する。ただし、本発明の技術的範囲はそれらの実施の形態には限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
【００２４】
［実施例１］
まず、本発明の実施例１に係るＬＥＤ駆動回路について図面を用いて説明する。図３は、本発明の実施例１に係るＬＥＤ駆動回路の構成図である。本発明の実施例１に係るＬＥＤ駆動回路１０１は、交流電圧を脈流に変換して出力するブリッジ整流回路１５と、ブリッジ整流回路１５の出力側に接続されたＬＥＤ列１１と、ＬＥＤ列１１に直列接続された第１の定電流回路１９と、を備え、ブリッジ整流回路１５とＬＥＤ列１１との間に直列接続された第２の定電流回路１０ｘをさらに有する、ことを特徴とする。
【００２５】
ＬＥＤ駆動回路１０１は、商用の交流電源１７に接続され、ヒューズ１６を介してブリッジ整流回路１５に交流電圧が入力される。
【００２６】
ブリッジ整流回路１５は、４個のダイオードからなるダイオードブリッジを構成する。ダイオードブリッジの交流入力側に商用の交流電源１７が接続され、交流電圧を脈流に変換して出力する。ブリッジ整流回路１５の電流流出側の端子Ａは第２の定電流回路１０ｘのＦＥＴ１０と接続され、電流流入側の端子Ｂは第１の定電流回路１９のゲート保護用抵抗１３及び電流検出用抵抗１４と接続されている。
【００２７】
ＬＥＤ列１１は、ブリッジ整流回路１５の出力側に接続されている。ＬＥＤ列１１は、例えば８０個のＬＥＤが直列接続されている。ＬＥＤ列１１を構成する個々のＬＥＤの閾値電圧Ｖｆは約３［Ｖ］であるため、８０個のＬＥＤが接続されたＬＥＤ列１１に全体に２４０［Ｖ］の電圧が印加されたときにＬＥＤ列１１が発光する。
【００２８】
第１の定電流回路１９は、ＬＥＤ列１１に直列接続されている。第１の定電流回路１９は、デプレッション型のｎ型ＭＯＳ電界効果トランジスタ（以下、単に「ＦＥＴ」という）１２と、ゲート保護用抵抗１３と、電流検出用抵抗１４と、を有する。ゲート保護用抵抗１３はサージからＦＥＴ１２のゲートを保護するための保護抵抗である。電流検出用抵抗１４は電流を検出するための抵抗であって、電流検出用抵抗１４に流れる電流が一定になるようＦＥＴ１２にフィードバックが掛かる。ＦＥＴ１２として、例えばドレイン−ソース間が６００[Ｖ]の耐圧を有するＦＥＴを用いることができる。
【００２９】
第２の定電流回路１０ｘは、ブリッジ整流回路１５とＬＥＤ列１１との間に直列接続されている。第２の定電流回路１０ｘは、ＦＥＴ１０を備えている。ＦＥＴ１０として、例えば６００［Ｖ］の耐圧を有するＦＥＴを用いることができる。第２の定電流回路１０ｘの電流設定値は、第１の定電流回路１９に流れる通常の電流値以上で、且つ、ＦＥＴ１２を過電流で破壊しない範囲で設定されていることが好ましい。ここで、「通常の電流値」とは、ＦＥＴ１２がブレークダウンを起こさずに動作することが可能な電流値をいう。また、第２の定電流回路１０ｘは、デプレッション型のＦＥＴを含むことが好ましい。
【００３０】
本発明の実施例１に係るＬＥＤ駆動回路１０１によれば、サージ電圧が入力された場合に、第１の定電流回路１９がブレークダウンし過電流が流れそうになっても第２の定電流回路１０ｘが電流を制限する。このため、第１の定電流回路１９のブレークダウンに伴うＦＥＴ破壊を抑制することができる。この結果、第１の定電流回路１９と第２の定電流回路１０ｘの耐圧とＬＥＤ列１１の順方向電圧降下量の和となるまでブレークダウンに伴うＦＥＴ破壊が起こらず、回路全体に大きな電流が流れることを防止することができる。一例としてＬＥＤ列１１に印加される電圧２４０［Ｖ］と、第１の定電流回路１９のＦＥＴ１２の耐圧６００［Ｖ］と、第２の定電流回路１０ｘのＦＥＴ１０の耐圧６００［Ｖ］とを合計した１４４０［Ｖ］の耐圧を得ることができる。従って、交流電源１７として２３０［Ｖ］の交流電圧を利用した場合、脈流のピーク電圧３００［Ｖ］にサージ電圧１［ｋＶ］が印加されてもブレークダウンに伴うＦＥＴ破壊を抑制することができる。
【００３１】
さらに、サージ対策として、従来のバリスタに代えてＦＥＴを用いることによって、ＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）構造において被覆用の樹脂にベアーチップのＦＥＴを埋め込むことができるため、省スペース化を実現することができる。
【００３２】
また、ヒューズにバリスタ電流が流れなくなるため、ヒューズの設定が容易となり、速断タイプのヒューズを使用することができる。
【００３３】
［実施例２］
次に、本発明の実施例２に係るＬＥＤ駆動回路について図面を用いて説明する。図４は、本発明の実施例２に係るＬＥＤ駆動回路の構成図である。本発明の実施例２に係るＬＥＤ駆動回路１０２が、実施例１に係るＬＥＤ駆動回路１０１と異なっている点は、ブリッジ整流回路２５の交流電圧の入力端子にバリスタ２８をさらに備えている点である。他の構成は実施例１に係るＬＥＤ駆動回路１０１の構成と同様であるので詳細な説明は省略する。
【００３４】
本発明の実施例２に係るＬＥＤ駆動回路１０２は、交流電圧を脈流に変換して出力するブリッジ整流回路２５と、ブリッジ整流回路２５の出力側に接続されたＬＥＤ列２１と、ＬＥＤ列２１に直列接続された第１の定電流回路２９と、を備え、ブリッジ整流回路２５とＬＥＤ列２１との間に直列接続された第２の定電流回路２０ｘをさらに有し、これに加えてバリスタ２８をさらに備えている。第２の定電流回路２０ｘの電流設定値は、第１の定電流回路２９に流れる通常の電流値以上で、且つ、ＦＥＴ２２を過電流で破壊しない範囲で設定されていることが好ましい。
【００３５】
本発明の実施例２に係るＬＥＤ駆動回路によれば、第２の定電流回路２０ｘに加えてバリスタを付加することにより、実施例１に係るＬＥＤ駆動回路に比べてより大きなサージ電圧が印加されてもＦＥＴ１０、２０のブレークダウンを抑制することができ、動作をより安定化させることができる。
【００３６】
［実施例３］
次に、本発明の実施例３に係るＬＥＤ駆動回路について図面を用いて説明する。図５は、本発明の実施例３に係るＬＥＤ駆動回路の構成図である。本発明の実施例３に係るＬＥＤ駆動回路１０３が、実施例１に係るＬＥＤ駆動回路１０１と異なっている点は、ＬＥＤ列及び第１の定電流回路は、複数のＬＥＤ列３１１〜３１４及び複数の第１の定電流回路３０ａ〜３０ｄが並列接続された多段構成とされている点である。
【００３７】
図３に示すように実施例１に係るＬＥＤ駆動回路１０１のＬＥＤ回路１は１段のみの構成となっているのに対して、実施例３に係るＬＥＤ駆動回路１０３のＬＥＤ回路は３ａ〜３ｄからなる４段構成となっている。この多段構成のＬＥＤ駆動回路の動作について簡単に説明する。
【００３８】
ＬＥＤ列を駆動する電圧として脈流を用いた場合、ＬＥＤ列に印加される電圧は０［Ｖ］からピーク電圧まで周期的に変動する。２３０［Ｖ］の交流電源を用いた場合にはピーク電圧は約３２０［Ｖ］である。ＬＥＤ列に印加される電圧はピーク電圧より低い電圧に設定される。ＬＥＤの閾値電圧は約３［Ｖ］であるため、例えばＬＥＤ列はＬＥＤを８０個直列接続した構成とすることができる。この場合、ＬＥＤ列に印加される電圧がＬＥＤ列の閾値電圧の合計値２４０［Ｖ］以下ではＬＥＤ列は発光しないため、ＬＥＤ列が発光する期間が短く効率が悪いという問題がある。そこで、ＬＥＤ列を駆動するためのＬＥＤ回路を多段構成とすることが考えられる。
【００３９】
図５に示したＬＥＤ駆動回路１０３においては、ＬＥＤ回路を３ａ〜３ｄの４段構成としている。例えば８０個のＬＥＤを直列接続したＬＥＤ列を駆動する１段のＬＥＤ回路を４段構成とした場合、ＬＥＤ列３１１〜３１４は、２０個のＬＥＤを直列接続した構成とすることができる。この場合、脈流電圧が６０［Ｖ］を超えるまではどのＬＥＤ列も点灯しないが、脈流電圧が約６０［Ｖ］を越えると第１の定電流回路３０ａのＦＥＴ３２１のみが導通し、ＦＥＴ３２２〜３２４は非導通状態であるため、ＬＥＤ列３１１のみに６０［Ｖ］が印加され発光する。さらに脈流電圧が増加し、約１２０［Ｖ］を超えると、１段目のＬＥＤ回路３ａを構成する第１の定電流回路３０ａの電流検出用抵抗３４１の電圧降下が大きくなりＦＥＴ３２１が遮断し、２段目のＬＥＤ回路３ｂを構成する第２の定電流回路３０ｂのＦＥＴ３２２のみが導通し、ＦＥＴ３２３、３２４は非導通状態のままである。その結果、脈流電圧がＬＥＤ列３１１及び３１２に印加され、これらが発光する。以下同様にして、脈流電圧の増加に伴って、ＬＥＤ列３１３及び３１４が追加的に発光するため、ＬＥＤ列３１１〜３１４は脈流電圧約６０［Ｖ］以上で発光を開始することとなり、効率を高めることができるというものである。
【００４０】
上記のようにＬＥＤ回路を多段構成とした場合には、各ＬＥＤ回路に含まれるＬＥＤ列のＬＥＤの個数は１段構成の場合に比べて少なくなる。例えば、上記のように８０個のＬＥＤを直列接続したＬＥＤ列を有する１段構成のＬＥＤ回路を４段構成とした場合、各ＬＥＤ回路に含まれるＬＥＤ列のＬＥＤの個数を均等に４等分すればＬＥＤ列に含まれるＬＥＤの数は２０個である。この場合、１段目のＬＥＤ回路３ａのみが導通している場合を考えると、ＬＥＤ列３１１における電圧降下は約６０［Ｖ］となり、多段構成とした場合には１段構成の場合に比べて第１の定電流回路３０ａに印加される電圧は大きくなり、より大きな耐圧が求められることとなる。
【００４１】
本発明の実施例３に係るＬＥＤ駆動回路１０３においては、ＬＥＤ回路を多段構成とし、ブリッジ整流回路３５とＬＥＤ列３１１〜３１４との間に直列接続された第２の定電流回路３０ｘをさらに有している。その結果、実施例１の場合と同様に、第２の定電流回路３０ｘのＦＥＴ３０の耐圧の分だけＬＥＤ駆動回路１０３の耐圧を改善することができる。例えば、第１の定電流回路３０ａのＦＥＴ３２１の耐圧を６００［Ｖ］、第２の定電流回路３０ｘのＦＥＴ３０の耐圧を６００［Ｖ］とすれば、ＬＥＤ列３１１のみが点灯する最も厳しい条件においても１２６０［Ｖ］の耐圧を得ることができる。第２の定電流回路３０ｘの電流設定値は、第１の定電流回路３０ａ〜３０ｄに流れる通常の電流値以上で、且つ、ＦＥＴ３２１〜３２４を過電流で破壊しない範囲で設定されていることが好ましい。
【００４２】
従って、本発明の実施例３に係るＬＥＤ駆動回路によれば、ＬＥＤ回路を多段構成とすることによって、各ＬＥＤ回路に含まれるＬＥＤ列の電圧降下が低下しても、第２の定電流回路を付加することによって大きな耐圧を得ることができる。
【００４３】
［実施例４］
次に、本発明の実施例４に係るＬＥＤ駆動回路について図面を用いて説明する。図６は、本発明の実施例４に係るＬＥＤ駆動回路の構成図である。本発明の実施例４に係るＬＥＤ駆動回路１０４が、実施例３に係るＬＥＤ駆動回路１０３と異なっている点は、ブリッジ整流回路４５の交流電圧の入力端子にバリスタ４８をさらに備えている点である。他の構成は実施例３に係るＬＥＤ駆動回路１０３の構成と同様であるので詳細な説明は省略する。
【００４４】
本発明の実施例４に係るＬＥＤ駆動回路１０４は、交流電圧を脈流に変換して出力するブリッジ整流回路４５と、ブリッジ整流回路４５の出力側に接続されたＬＥＤ列４１１〜４１４と、ＬＥＤ列４１１〜４１４にそれぞれ直列接続された第１の定電流回路４０ａ〜４０ｄと、を備え、ブリッジ整流回路４５とＬＥＤ列４１１との間に直列接続された第２の定電流回路４０ｘをさらに有し、これに加えてバリスタ４８をさらに備えている。第２の定電流回路４０ｘの電流設定値は、第１の定電流回路４０ａ〜４０ｄに流れる通常の電流値以上で、且つ、ＦＥＴ４２１〜４２４を過電流で破壊しない範囲で設定されていることが好ましい。
【００４５】
本発明の実施例４に係るＬＥＤ駆動回路によれば、第２の定電流回路４０ｘに加えてバリスタを付加することにより、実施例３に係るＬＥＤ駆動回路に比べてより大きなサージ電圧が印加されてもＦＥＴ４２１〜４２４及び４０のブレークダウンを抑制することができ、動作をより安定化させることができる。
【００４６】
［実施例５］
次に、本発明の実施例５に係るＬＥＤ駆動回路について図面を用いて説明する。図７は、本発明の実施例５に係るＬＥＤ駆動回路の構成図である。本発明の実施例５に係るＬＥＤ駆動回路１０５が、実施例３に係るＬＥＤ駆動回路１０３と異なっている点は、第２の定電流回路５０ｘが、ブリッジ整流回路５５のグランド側に接続されている点である。その他の構成は実施例３に係るＬＥＤ駆動回路１０３の構成と同様であるので詳細な説明は省略する。
【００４７】
本発明の実施例５に係るＬＥＤ駆動回路１０５は、交流電圧を脈流に変換して出力するブリッジ整流回路５５と、ブリッジ整流回路５５の出力側に接続されたＬＥＤ列５１１〜５１４と、ＬＥＤ列５１１〜５１４にそれぞれ直列接続された第１の定電流回路５０ａ〜５０ｄと、を備え、ブリッジ整流回路５５のグランド側に接続された第２の定電流回路５０ｘをさらに備えている。第２の定電流回路５０ｘをブリッジ整流回路５５のグランド側に接続した場合には、ＦＥＴ５０のゲートの保護のためにゲート保護用抵抗５９を設ける。第２の定電流回路５０ｘの電流設定値は、第１の定電流回路５０ａ〜５０ｄに流れる通常の電流値以上で、且つ、ＦＥＴ５２１〜５２４を過電流で破壊しない範囲で設定されていることが好ましい。
【００４８】
本発明の実施例５に係るＬＥＤ駆動回路１０５においては、ＬＥＤ回路を多段構成とし、ブリッジ整流回路５５と第１の定電流回路５０ａ〜５０ｄとの間に直列接続された第２の定電流回路５０ｘをさらに有している。その結果、実施例３の場合と同様に、第２の定電流回路５０ｘのＦＥＴ５０の耐圧の分だけＬＥＤ駆動回路１０５の耐圧を改善することができる。例えば、第１の定電流回路５０ａのＦＥＴ５２１の耐圧を６００［Ｖ］、第２の定電流回路５０ｘのＦＥＴ５０の耐圧を６００［Ｖ］とすれば、ＬＥＤ列５１１のみが点灯する最も厳しい条件においても１２６０［Ｖ］の耐圧を得ることができる。
【００４９】
従って、本発明の実施例５に係るＬＥＤ駆動回路によれば、ＬＥＤ回路を多段構成とすることによって、各ＬＥＤ回路に含まれるＬＥＤ列の電圧降下が低下しても、第２の定電流回路を付加することによって大きな耐圧を得ることができる。
【００５０】
［実施例６］
次に、本発明の実施例６に係るＬＥＤ駆動回路について図面を用いて説明する。図８は、本発明の実施例６に係るＬＥＤ駆動回路の構成図である。本発明の実施例６に係るＬＥＤ駆動回路１０６が、実施例３に係るＬＥＤ駆動回路１０３と異なっている点は、第２の定電流回路は直列接続した複数の定電流回路６０ｘ、６０ｙを含む点である。その他の構成は実施例３に係るＬＥＤ駆動回路１０３の構成と同様であるので詳細な説明は省略する。
【００５１】
本発明の実施例６に係るＬＥＤ駆動回路１０６は、交流電圧を脈流に変換して出力するブリッジ整流回路６５と、ブリッジ整流回路６５の出力側に接続されたＬＥＤ列６１１〜６１４と、ＬＥＤ列６１１〜６１４にそれぞれ直列接続された第１の定電流回路６０ａ〜６０ｄと、を備え、ブリッジ整流回路６５とＬＥＤ列６１１との間に直列接続された複数の定電流回路６０ｘ、６０ｙをさらに備えている。複数の定電流回路６０ｘ、６０ｙの電流設定値は、第１の定電流回路６０ａ〜６０ｄに流れる通常の電流値以上で、且つ、ＦＥＴ６２１〜６２４を過電流で破壊しない範囲で設定されていることが好ましい。
【００５２】
本発明の実施例６に係るＬＥＤ駆動回路１０６においては、ＬＥＤ回路を多段構成とし、ブリッジ整流回路６５とＬＥＤ列６１１〜６１４との間に直列接続された２つの第２の定電流回路６０ｘ及び６０ｙをさらに有している。その結果、実施例３の場合と同様に、第２の定電流回路６０ｘ及び６０ｙのＦＥＴ６０１及び６０２の耐圧の分だけＬＥＤ駆動回路１０６の耐圧を改善することができる。例えば、第１の定電流回路６０ａのＦＥＴ６２１の耐圧を６００［Ｖ］、第２の定電流回路６０ｘのＦＥＴ６０１及び第２の定電流回路６０ｙのＦＥＴ６０２の耐圧を６００［Ｖ］とすれば、ＬＥＤ列６１１のみが点灯する最も厳しい条件においても１８６０［Ｖ］の耐圧を得ることができる。
【００５３】
また、一般的には付加する第２の定電流回路の個数は以下のようにして算出することができる。まず、サージ電圧及び脈流のピーク電圧から所望の全耐圧を算出する。次にＬＥＤ列に含まれるＬＥＤの直列数を決め、全耐圧から、ＬＥＤの直列数にＬＥＤの電圧降下分を乗算した値を引いた結果をＦＥＴの耐圧と比較することによって第２の定電流回路の個数が求められる。
【００５４】
以上のように、本発明の実施例６に係るＬＥＤ駆動回路によれば、ＬＥＤ回路を多段構成とすることによって、各ＬＥＤ回路に含まれるＬＥＤ列の電圧降下量が低下しても、複数の第２の定電流回路を付加することによって大きな耐圧を得ることができる。本実施例では第２の定電流回路として、定電流回路を２つ直列接続した例を示したが、これには限られず３つ以上の定電流回路を直列接続するようにしてもよい。
【００５５】
以上説明したように、本発明のＬＥＤ駆動回路においてはサージ対策としてバリスタの代わりにあるいはバリスタに加えてＦＥＴを備えた第２の定電流回路を設けている。第２の定電流回路は、ＦＥＴを構成要素としているため、ＬＥＤ列及び第１の定電流回路の少なくとも一方と同一の基板上に設けることができる。以下では第２の定電流回路をＣＯＢに実装する例について説明する。
【００５６】
（第１の実装例）
まず、本発明のＬＥＤ駆動回路をＣＯＢに実装した第１の実装例を図９に示す。図９（ａ）は本発明のＬＥＤ駆動回路として、第２の定電流回路７０ｘを備えた回路構成を示し、図９（ｂ）は図９（ａ）の回路構成のＣＯＢの平面図である。
【００５７】
図９（ｂ）において１０７は基板を表しており、基板１０７上に、ＬＥＤ列７１１及び７１２、第１の定電流回路７０ａ及び７０ｂを構成するＦＥＴ７２１及び７２２、ゲート保護用抵抗７３１及び７３２、電流検出用抵抗７４１及び７４２が実装されており、さらに本発明の第２の定電流回路７０ｘを構成するＦＥＴ７０が同一基板上に実装されている。７９ａ及び７９ｂはブリッジ整流回路７５との接続端子を示している。第２の定電流回路７０ｘの電流設定値は、第１の定電流回路７０ａ及び７０ｂに流れる通常の電流値以上で、且つ、ＦＥＴ７２１及び７２２を過電流で破壊しない範囲で設定されていることが好ましい。
【００５８】
以上のように、本発明のＬＥＤ駆動回路の第１の実装例においては、サージ対策のために設けた第２の定電流回路を従来のＣＯＢにパッケージング可能であるため、チップを大型化することなくサージ対策を行うことができる。
【００５９】
（第２の実装例）
次に、本発明のＬＥＤ駆動回路をＣＯＢに実装した第２の実装例を図１０に示す。図１０（ａ）は本発明のＬＥＤ駆動回路として、複数の第２の定電流回路８０ｘ及び８０ｙを備えた回路構成を示し、図１０（ｂ）は図１０（ａ）の回路構成のＣＯＢの平面図である。
【００６０】
図１０（ｂ）において１０８は基板を表しており、基板１０８上に、ＬＥＤ列８１１〜８１４、第１の定電流回路８０ａ〜８０ｅを構成するＦＥＴ８２１〜８２５、ゲート保護用抵抗８３１〜８３５、電流検出用抵抗８４１〜８４５が実装されており、さらに本発明の複数の第２の定電流回路８０ｘ及び８０ｙを構成するＦＥＴ８０１及び８０２が同一基板上に実装されている。８９ａ及び８９ｂはブリッジ整流回路８５との接続端子を示している。複数の定電流回路８０ｘ、８０ｙの電流設定値は、第１の定電流回路８０ａ〜８０ｅに流れる通常の電流値以上で、且つ、ＦＥＴ８２１〜８２５を過電流で破壊しない範囲で設定されていることが好ましい。
【００６１】
以上のように、本発明のＬＥＤ駆動回路の第２の実装例においては、サージ対策のために設けた複数の第２の定電流回路を従来のＣＯＢにパッケージング可能であるため、チップを大型化することなくサージ対策を行うことができる。
【００６２】
（第３の実装例）
次に、本発明のＬＥＤ駆動回路をＣＯＢに実装した第３の実装例を図１１に示す。図１１（ａ）は本発明のＬＥＤ駆動回路として、第２の定電流回路９０ｘを備えた回路構成を示し、図１１（ｂ）は図１１（ａ）の回路構成のＣＯＢの平面図である。なお、サージ耐圧の目標値が低い場合、又は第２の定電流回路９０ｘの耐圧が高い場合にはバリスタ９８を省略できる。このときＬＥＤ駆動回路１０９以外に準備する素子をヒューズのみにできるため外部回路を簡単化できる。
【００６３】
図１１（ｂ）において１０９は基板を表しており、基板１０９上に、ＬＥＤ列９１１及び９１２、第１の定電流回路９０ａ及び９０ｂを構成するＦＥＴ９２１及び９２２、ゲート保護用抵抗９３１及び９３２、電流検出用抵抗９４１及び９４２が実装されており、さらに本発明の第２の定電流回路９０ｘを構成するＦＥＴ９０が同一基板上に実装されている。また、第３の実装例においては、ブリッジ整流回路９５をも同一基板上に実装している。９９ａ及び９９ｂは交流電源９７との接続端子を示している。第２の定電流回路９０ｘの電流設定値は、第１の定電流回路９０ａ及び９０ｂに流れる通常の電流値以上で、且つ、ＦＥＴ９２１及び９２２を過電流で破壊しない範囲で設定されていることが好ましい。
【００６４】
以上のように、本発明のＬＥＤ駆動回路の第３の実装例においては、サージ対策のために設けた第２の定電流回路及びブリッジ整流回路を従来のＣＯＢにパッケージングしているため、チップを大型化することなくサージ対策を行うことができる。
【００６５】
以上の説明において、ＬＥＤ回路を２段、４段または５段の多段構成とする例を示したが、これらの場合には限られず、３段あるいは６段以上とすることもできる。
【符号の説明】
【００６６】
１０    ＦＥＴ
１０ｘ    第２の定電流回路
１１    ＬＥＤ列
１２    ＦＥＴ
１３    ゲート保護用抵抗
１４    電流検出用抵抗
１５    ブリッジ整流回路
１６    ヒューズ
１７    交流電源
１９    第１の定電流回路
１０１    ＬＥＤ駆動回路
２８    バリスタ
【図１】
2014096576.tif 000003
【図２】
2014096576.tif 000004
【図３】
2014096576.tif 000005
【図４】
2014096576.tif 000006
【図５】
2014096576.tif 000007
【図６】
2014096576.tif 000008
【図７】
2014096576.tif 000009
【図８】
2014096576.tif 000010
【図９】
2014096576.tif 000011
【図１０】
2014096576.tif 000012
【図１１】
2014096576.tif 000013