(57)【要約】【課題】オン抵抗が低く、耐圧が高いヘテロ接合電界効果型トランジスタを得る。【解決手段】ヘテロ接合電界効果型トランジスタが、バリア層４、ソース電極５、ドレイン電極６、及びソース電極５とドレイン電極６とに挟まれるゲート電極７とを有し、バリア層４の第１主面４０側に配列して設けられる電極群、第１主面４０と対向する第２主面４１に接して設けられ、バリア層４よりも狭いバンドギャップを有するチャネル層３、ドレイン電極６とゲート電極７との間でゲート電極７とは隔離されて第１主面４０に接して設けられ、バリア層４についての不純物を含む不純物供給層９ｄを含む。【選択図】図１
2014229767.tif 000002
【特許請求の範囲】
【請求項１】
第１のバンドギャップを有する第１半導体層、
ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極とに挟まれるゲート電極とを有し、前記第１半導体層の第１主面側に配列して設けられる電極群、
前記第１半導体層の前記第１主面と対向する第２主面に接して設けられ、前記第１のバンドギャップよりも狭い第２のバンドギャップを有する第２半導体層、及び
前記ドレイン電極と前記ゲート電極との間で前記ゲート電極とは隔離されて前記第１主面に接して設けられ、前記第１半導体層についての不純物を含む第１不純物供給層
を備える、ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記ソース電極と前記ゲート電極との間で前記第１主面に接して設けられ、前記第１半導体層についての不純物を含む第２不純物供給層
を更に備える、請求項１記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
前記第１半導体層はＩＩＩ−Ｖ族化合物半導体で構成され、
前記第１半導体層についての前記不純物は、ＩＶ族元素である、請求項１又は請求項２記載のヘテロ接合電界効果型トランジスタ。
【請求項４】
前記ゲート電極は、その前記第１半導体層から遠い側で少なくとも前記ドレイン電極に向かって延びる庇を有する、請求項１〜請求項３のいずれか一つに記載のヘテロ接合電界効果型トランジスタ。
【請求項５】
前記ゲート電極と前記第１主面とは絶縁される、請求項１〜請求項４のいずれか一つに記載のヘテロ接合電界効果型トランジスタ。
【請求項６】
（ａ）第１のバンドギャップを有する第１半導体層及び前記第１のバンドギャップよりも狭い第２のバンドギャップを有する第２半導体層を形成する工程と、
（ｂ）前記第１半導体層上にソース電極及びドレイン電極を形成する工程と、
前記第１半導体層上に前記ソース電極と前記ドレイン電極に挟まれたゲート電極を形成する工程と、
（ｃ）前記ドレイン電極と前記ゲート電極との間で前記ゲート電極とは隔離されて前記第１半導体層に接して設けられ、前記第１半導体層についての不純物を含む第１不純物供給層を形成する工程と、
を備える、ヘテロ接合電界効果型トランジスタの製造方法。
【請求項７】
（ｄ）前記ソース電極と前記ゲート電極との間で前記第１半導体層に接して設けられ、前記第１半導体層についての不純物を含む第２不純物供給層
を更に備える、請求項６記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項８】
前記工程（ｃ），（ｄ）は並行して行われ、
（ｅ）前記工程（ｃ），（ｄ）に先だって実行され、前記ドレイン電極と前記ゲート電極との間であって、前記ソース電極、前記ドレイン電極、前記ゲート電極が並ぶ方向において前記ゲート電極に接して前記ドレイン電極から隔離された領域に設けられる絶縁層を形成する工程
を更に備え、
前記絶縁層はＡｌの酸化物、窒化物、もしくは酸窒化物である、請求項７記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項９】
前記工程（ｅ）において、
（ｅ１）前記工程（ｂ）の後で前記第１半導体層上に絶縁層を形成し、
（ｅ２）前記領域と、前記領域に隣接する前記ゲート電極の端部とを覆い、前記ゲート電極の前記ソース電極側の端部を覆わない位置に、レジスト層をパターニングして設け、
（ｅ３）前記ソース電極、前記ドレイン電極、前記ゲート電極、前記レジスト層をマスクとしたエッチングを採用して前記絶縁層をパターニングする、
請求項８記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項１０】
前記工程（ｃ），（ｄ）は並行して行われ、
（ｅ）前記工程（ｃ），（ｄ）の後に実行され、前記ドレイン電極と前記ゲート電極との間であって、前記ソース電極、前記ドレイン電極、前記ゲート電極が並ぶ方向において前記ゲート電極に接して前記ドレイン電極から隔離された領域に絶縁層を形成する工程
を更に備え、
前記第１不純物供給層及び前記第２不純物供給層は、いずれもＳｉＮを材料とし、前記工程（ｃ）（ｄ）においてエッチングが採用される、請求項７記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項１１】
前記絶縁層のエッチングにはウェットエッチングが採用される、請求項９に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項１２】
前記第１不純物供給層及び前記第２不純物供給層のエッチングにはウェットエッチングが採用される、請求項１０に記載のヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ヘテロ接合電界効果型トランジスタに関する。
【背景技術】
【０００２】
窒化物半導体は高い絶縁破壊電界強度を有する。よってトランジスタの高出力化の観点で、トランジスタの材料として窒化物半導体が期待されている。
【０００３】
他方、ヘテロ接合電界効果型トランジスタは、デバイス領域内において一様に高い電子濃度を有する。この故に、ゲートリーク電流が大きく、従って高耐圧を得にくい。
【０００４】
特許文献１や特許文献２に示された技術は、ヘテロ接合電界効果型トランジスタにおいて耐圧改善を図るべく、ゲート電極下のバリア層（電子供給層として機能する）の一部をドライエッチングした構造を採用する。このような構造は電子濃度を低減し、かつ、電界強度を分散して高耐圧化する効果がある。
【０００５】
なお、後述する、イオン注入による素子分離領域の形成について、特許文献３に開示がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２８６７４０号公報
【特許文献２】特開２０１１−１４６４４６号公報
【特許文献３】特開２００４−８７５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
バリア層の一部をエッチングすることは、高度なエッチング制御技術を必要とする。かような必要性は、製品の安定的な製造の観点で望ましくない。
【０００８】
バリア層のエッチングは、ゲート電極下の電子濃度を低下させるのみならず、半導体層（電子走行層たるチャネル層をも含む）にダメージをも与える。かかる現象はチャネル抵抗の増大を招来し、ヘテロ接合電界効果型トランジスタで大電流が得にくくなる。
【０００９】
従って高出力化の観点で、トランジスタの材料としてせっかく窒化物半導体を採用しても、上記構造を得るためにバリア層をエッチングすることで、高出力のヘテロ接合電界効果型トランジスタが得られず、かつ製品の安定な製造が容易ではない、という問題があった。
【００１０】
上記問題点に鑑みて、この発明は、ヘテロ接合電界効果型トランジスタにおいて、電子供給層の実質的にキャリアが走行する領域へのエッチングによる特性劣化を回避する構造を提供し、以て当該トランジスタの耐圧を高め、高い電流を得る技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係るヘテロ接合電界効果型トランジスタの第１の態様は下記を備える。第１のバンドギャップを有する第１半導体層、ソース電極、ドレイン電極、及び前記ソース電極と前記ドレイン電極とに挟まれるゲート電極とを有し、前記第１半導体層の第１主面側に配列して設けられる電極群、前記第１半導体層の前記第１主面と対向する第２主面に接して設けられ、前記第１のバンドギャップよりも狭い第２のバンドギャップを有する第２半導体層、及び前記ドレイン電極と前記ゲート電極との間で前記ゲート電極とは隔離されて前記第１主面に接して設けられ、前記第１半導体層についての不純物を含む第１不純物供給層。
【００１２】
この発明に係るヘテロ接合電界効果型トランジスタの第２の態様は、その第１の態様であって、前記ソース電極と前記ゲート電極との間で前記第１主面に接して設けられ、前記第１半導体層についての不純物を含む第２不純物供給層を更に備える。
【００１３】
この発明に係るヘテロ接合電界効果型トランジスタの第３の態様は、その第１の態様又は第２の態様であって、前記第１半導体層はＩＩＩ−Ｖ族化合物半導体で構成され、前記第１半導体層についての前記不純物は、ＩＶ族元素である。
【００１４】
この発明にかかるヘテロ接合電界効果型トランジスタの第４の態様は、その第１の態様〜第３の態様のいずれかであって、前記ゲート電極は、その前記第１半導体層から遠い側で少なくとも前記ドレイン電極に向かって延びる庇を有する。
【００１５】
この発明にかかるヘテロ接合電界効果型トランジスタの第５の態様は、その第１の態様〜第４の態様のいずれかであって、前記ゲート電極と前記第１主面とは絶縁される。
【００１６】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第１の態様は、下記工程を備える：（ａ）第１のバンドギャップを有する第１半導体層及び前記第１のバンドギャップよりも狭い第２のバンドギャップを有する第２半導体層を形成する工程と、（ｂ）前記第１半導体層上にソース電極及びドレイン電極を形成する工程と、前記第１半導体層上に前記ソース電極と前記ドレイン電極に挟まれたゲート電極を形成する工程と、（ｃ）前記ドレイン電極と前記ゲート電極との間で前記ゲート電極とは隔離されて前記第１半導体層に接して設けられ、前記第１半導体層についての不純物を含む第１不純物供給層を形成する工程。
【００１７】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第２の態様は、その第１の態様であって、（ｄ）前記ソース電極と前記ゲート電極との間で前記第１半導体層に接して設けられ、前記第１半導体層についての不純物を含む第２不純物供給層を更に備える。
【００１８】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第３の態様は、その第２の態様であって、前記工程（ｃ），（ｄ）は並行して行われる。そして（ｅ）前記工程（ｃ），（ｄ）に先だって実行され、前記ドレイン電極（６）と前記ゲート電極（７）との間であって、前記ソース電極、前記ドレイン電極、前記ゲート電極が並ぶ方向において前記ゲート電極７に接して前記ドレイン電極から隔離された領域（Ｓ１）に設けられる絶縁層（８）を形成する工程を更に備える。前記絶縁層はＡｌの酸化物、窒化物、もしくは酸窒化物である。
【００１９】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第４の態様は、その第３の態様であって、前記工程（ｅ）において、（ｅ１）前記工程（ｂ）の後で前記第１半導体層上に絶縁層を形成し、（ｅ２）前記領域と、前記領域に隣接する前記ゲート電極の端部とを覆い、前記ゲート電極の前記ソース電極側の端部を覆わない位置に、レジスト層をパターニングして設け、前記ソース電極、前記ドレイン電極、前記ゲート電極、前記レジスト層をマスクとしたエッチングを採用して前記絶縁層をパターニングする。
【００２０】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第５の態様は、その第２の態様であって、前記工程（ｃ），（ｄ）は並行して行われる。そして（ｅ）前記工程（ｃ），（ｄ）の後に実行され、前記ドレイン電極と前記ゲート電極との間であって、前記ソース電極、前記ドレイン電極、前記ゲート電極が並ぶ方向において前記ゲート電極７に接して前記ドレイン電極から隔離された領域に絶縁層を形成する工程を更に備える。前記第１不純物供給層及び前記第２不純物供給層は、いずれもＳｉＮを材料とし、前記工程（ｃ）（ｄ）においてエッチングが採用される。
【００２１】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第６の態様は、その第４の態様であって、前記絶縁層のエッチングにはウェットエッチングが採用される。
【００２２】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第７の態様は、その第５の態様であって、前記第１不純物供給層及び前記第２不純物供給層のエッチングにはウェットエッチングが採用される。
【発明の効果】
【００２３】
この発明に係るヘテロ接合電界効果型トランジスタの第１の態様及びこの発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第１の態様では、第１半導体層、第２半導体層がそれぞれ電子供給層、電子走行層として機能する。第１不純物供給層は、その直近の第１半導体層に対して不純物を供給し、ゲート電極近傍へ不純物を供給する効果は小さい。従って、第１半導体層のキャリア濃度は、ゲート電極近傍で低く、ドレイン電極近傍で高い。よってドレイン電極近傍のキャリア濃度を高めてアクセス抵抗を低下させつつも、電界が集中するドレイン電極側のゲート電極端においてキャリア濃度を抑制して高耐圧化される。
【００２４】
しかも実質的にキャリアが走行する領域へのエッチングによるダメージを回避することができる。
【００２５】
この発明に係るヘテロ接合電界効果型トランジスタの第２の態様及びこの発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第２の態様によれば、ドレイン電極近傍のアクセス抵抗のみならず、ソース電極近傍のアクセス抵抗も低減し、大電流化に資する。
【００２６】
この発明に係るヘテロ接合電界効果型トランジスタの第３の態様によれば、第１半導体層をｎ型の半導体にすることができる。これは、引いては第２半導体層において２次元電子ガスとなるキャリアたる電子を供給することに繋がる。
【００２７】
この発明に係るヘテロ接合電界効果型トランジスタの第４の態様によれば、耐圧を向上することができる。
【００２８】
この発明に係るヘテロ接合電界効果型トランジスタの第５の態様によれば、ゲートリーク電流を低減できる。
【００２９】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第３の態様によれば、ソース電極、ドレイン電極、ゲート電極を高抵抗化させないアルカリ性溶液を用いたエッチングで絶縁層を形成できる。
【００３０】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第４の態様によれば、ゲート電極と絶縁層とが接触する位置に絶縁層のエッチング液が浸潤しない。これは第１不純物供給層がゲート電極と絶縁層との境界に嵌入することを防止する観点で望ましい。
【００３１】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第５の態様によれば、第１不純物供給層及び第２不純物供給層のパターニング精度が高い。よって製造歩留まりが向上する。
【００３２】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第６の態様によれば、高周波特性に優れる大電流のトランジスタ特性を得ることができる。
【００３３】
この発明にかかるヘテロ接合電界効果型トランジスタの製造方法の第７の態様によれば、トランジスタが高耐圧となる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１にかかるヘテロ接合電界効果型トランジスタの構成を例示する断面図である。
【図２】チャネル層のキャリア濃度の、横方向依存性を示すグラフである。
【図３】チャネル層のキャリア濃度の、横方向依存性を示すグラフである。
【図４】チャネル層のキャリア濃度の、横方向依存性を示すグラフである。
【図５】本発明の実施の形態２にかかる製造方法の、第１の工程が終了した時点の構成を例示する断面図である。
【図６】本発明の実施の形態２にかかる製造方法の、第２の工程が終了した時点の構成を例示する断面図である。
【図７】本発明の実施の形態２にかかる製造方法の、第３の工程が終了した時点の構成を例示する断面図である。
【図８】本発明の実施の形態２にかかる製造方法の、第４の工程が終了した時点の構成を例示する断面図である。
【図９】本発明の実施の形態２にかかる製造方法の、第５の工程が終了した時点の構成を例示する断面図である。
【図１０】本発明の実施の形態２にかかる製造方法の、第６の工程が終了した時点の構成を例示する断面図である。
【図１１】本発明の実施の形態２にかかる製造方法の、第６の工程が終了した時点の望ましい構成を例示する断面図である。
【図１２】本発明の実施の形態２にかかる製造方法の、第７の工程が終了した時点の構成を例示する断面図である。
【図１３】本発明の実施の形態３にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図１４】本発明の実施の形態４にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図１５】本発明の実施の形態４にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図１６】本発明の実施の形態４にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図１７】本発明の実施の形態４にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図１８】本発明の実施の形態５にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図１９】本発明の実施の形態５にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図２０】本発明の実施の形態５にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図２１】本発明の実施の形態５にかかるヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【図２２】本発明の実施の形態１にかかるヘテロ接合電界効果型トランジスタの構成を例示する上面図である。
【図２３】本発明の実施の形態４にかかるヘテロ接合電界効果型トランジスタにおける電界強度を示すグラフである。
【発明を実施するための形態】
【００３５】
実施の形態１．
図１は、この発明の実施の形態１にかかるヘテロ接合電界効果型トランジスタの構造の一例を例示する断面図であり、図２２はその上面図である。これらの図では、トランジスタとして動作する必要最小限の要素のみ描画し、その他の要素を省略している。例えば上記の電極群を覆う層間絶縁膜、当該層間絶縁膜に設けられるバイアホール、当該バイアホールを介して上記の電極群と配線される配線層等が省略されている。
【００３６】
基板１は例えば六方晶系の基板であって、その（０００１）面上にバッファ層２が設けられる。基板１の材料として、例えばサファイアやＳｉＣが挙げられる。
【００３７】
バッファ層２上には、いずれも半導体からなるチャネル層３とバリア層４が、この順に形成される。チャネル層３のバンドギャップはバリア層４のバンドギャップよりも小さい。
【００３８】
よってチャネル層３とバリア層４とはいわゆるヘテロ接合を形成し、チャネル層３のヘテロ界面にはバリア層４から電子が供給される。当該電子により、２次元電子ガス（2-Dimensional Electron Gas）と呼ばれる高濃度のキャリアが発生し、外部から引加される電界に応じて移動する。
【００３９】
従ってチャネル層３とバリア層４は、それぞれいわゆる電子走行層、電子供給層として把握される。特にチャネル層３においてアンドープの半導体を用いることにより、２次元電子ガスは高い移動度を有し、当該チャネル層３とバリア層４とを用いたトランジスタは、高周波化、大電流化を実現できる。例えばチャネル層３及びバリア層４には、ＩＩＩ−Ｖ族化合物半導体が採用される。
【００４０】
具体的には例えば、チャネル層３としては、例えばＧａＮ、あるいはＡｌｚＧａ１−ｚＮ（０＜ｚ＜１）が採用され、バリア層４としてはＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０＜ｘ＋ｙ≦１）が採用される。このような窒化物半導体は高い絶縁破壊電界強度を有することから、これを採用したトランジスタには高出力化が期待されることは上述の通りである。
【００４１】
チャネル層３、バリア層４にこの例の材料が採用される場合、バッファ層２の材料としては例えばＡｌＮとＡｌＧａＮの積層構造が採用される。
【００４２】
バリア層４の、基板１と反対側の主面（以下「第１主面」と称す）４０側には次の電極が配列して設けられる：ソース電極５、ドレイン電極６、及びソース電極５とドレイン電極６とに挟まれるゲート電極７。
【００４３】
上記のように第１主面４０を把握すると、チャネル層３は、バリア層４の第２主面４１と接して設けられ、この第２主面４１はバリア層４の第１主面４０と対向する、と把握することができる。
【００４４】
第１主面４０においてバリア層４に接して、不純物供給層９ｓ，９ｄが設けられる。不純物供給層９ｓ，９ｄは絶縁物であって、バリア層４についての不純物を含む。
【００４５】
例えば当該不純物には、チャネル層３及びバリア層４がＩＩＩ−Ｖ族化合物半導体であれば、ＩＶ族元素が採用される。ＩＶ族元素はＩＩＩ−Ｖ族化合物に対してｎ型の不純物として機能する。よって不純物供給層９ｓ，９ｄ及びバリア層４の材料として、このような元素を採用することにより、バリア層４をｎ型の半導体にすることができる。これは、引いてはチャネル層３において２次元電子ガスとなるキャリアたる電子を供給することに繋がる。
【００４６】
上述のようにバリア層４としてＩｎｘＡｌｙＧａ１−ｘ−ｙＮが採用される場合、当該不純物にはＳｉやＧｅが採用される。不純物供給層９ｓ，９ｄの材料としては、例えばＳｉＮが挙げられる。
【００４７】
不純物供給層９ｓはソース電極５とゲート電極７との間で、第１主面４０においてバリア層４に接して設けられる。
【００４８】
不純物供給層９ｄはドレイン電極６とゲート電極７との間で、ゲート電極７とは隔離されて、第１主面４０においてバリア層４に接して設けられる。
【００４９】
チャネル層３及びバリア層４は、ソース電極５についてゲート電極７と反対側の一部、及びドレイン電極６についてゲート電極７と反対側の一部が、いずれも素子分離領域１０に置換される。具体的な置換方法は後述される。
【００５０】
不純物供給層９ｓ，９ｄは素子分離領域１０上に設けられても良い。
【００５１】
不純物供給層９ｓ，９ｄが有するＳｉおよびＧｅはＧａＮに対してｎ型ドーパントとして作用する。よって、不純物供給層９ｓ，９ｄが設けられた領域において、バリア層４はｎ型半導体となる。これに伴って、不純物供給層９ｓ，９ｄと対向する位置で、チャネル層３のキャリア濃度が増大する。
【００５２】
このように構成された半導体装置では、不純物供給層９ｄは、その直近のバリア層４に対して不純物を供給し、ゲート電極７の近傍でバリア層に不純物を供給する効果は小さい。従って、バリア層４のキャリア濃度は、ドレイン電極６とゲート電極７との間では、ゲート電極７の近傍で低く、ドレイン電極６の近傍で高い。
【００５３】
ソース電極５、ドレイン電極６、ゲート電極７にそれぞれ適切な電圧を引加することにより、チャネル層３の２次元電子ガスの移動を制御することができる。これは上記構成を電界効果トランジスタとして使用することになる。
【００５４】
当該トランジスタを動作させたとき、最も高い電界がかかる領域のキャリア濃度が下がるので、ゲートリーク電流を低減することができ、破壊耐電圧を向上できる。
【００５５】
つまり、本実施の形態にかかる半導体装置によれば、ドレイン電極近傍のキャリア濃度を高めてアクセス抵抗を低下させつつも、電界が集中するドレイン電極側のゲート電極端においてキャリア濃度を抑制して高耐圧化される。
【００５６】
また、不純物供給層９ｓと対向する位置で、チャネル層３のキャリア濃度が増大する。よって上記構造は、ドレイン電極近傍のアクセス抵抗のみならず、ソース電極近傍のアクセス抵抗も低減し、大電流化に資する。
【００５７】
上述のように、不純物供給層９ｄはドレイン電極６とゲート電極７との間で、ゲート電極７とは隔離されて設けられている。ゲート電極７と不純物供給層９ｄの間において、第１主面４０においてバリア層４に接して、絶縁層８が設けられる。
【００５８】
絶縁層８及び不純物供給層９ｓ，９ｄはバリア層４を保護していると把握することもできる。
【００５９】
絶縁層８は不純物供給層９ｓ，９ｄと比較して、バリア層４に対する不純物を供給しない。例えば絶縁層８はＳｉもＧｅも含まない。よって上記構造において、電界が集中するドレイン電極側のゲート電極端においてキャリア濃度を抑制する効果は、絶縁層８によって阻害されない。
【００６０】
また、ソース電極５、ドレイン電極６、ゲート電極７のいずれも、バリア層４に対して不純物を供給するか否かは問題としない。ゲート電極７からバリア層４へ不純物が供給されたとしても、不純物供給層９ｓ，９ｄに対向する位置のキャリア濃度が、ゲート電極７や絶縁層８に対向する位置のキャリア濃度よりも高ければよい。
【００６１】
図２〜図４はいずれも、チャネル層３のキャリア濃度Ｃの、横方向依存性を示すグラフである。ここで横方向とは、ソース電極５、ドレイン電極６、ゲート電極７が並ぶ方向である。これらの図において、領域Ｓｓ，Ｓ２ｓ，Ｓｇ，Ｓ１，Ｓ２ｄ，Ｓｄは、横方向において第１主面４０側で、それぞれソース電極５（ソース電極）、不純物供給層９ｓ、ゲート電極７（ゲート電極）、絶縁層８、不純物供給層９ｄ、ドレイン電極６（ドレイン電極）が設けられている領域を示す。
【００６２】
図２は、領域Ｓ１におけるキャリア濃度Ｃが、領域Ｓｇにおけるキャリア濃度Ｃと等しい場合である。このようなキャリア濃度Ｃの分布は、例えばゲート電極７も絶縁層８も、バリア層４に対して上述の不純物を供給しない場合に得られる。
【００６３】
図３は、領域Ｓ１におけるキャリア濃度Ｃが、領域Ｓｇにおけるキャリア濃度Ｃよりも大きい場合である。このようなキャリア濃度Ｃの分布は、アクセス抵抗を低減し、高電流化する観点で望ましい。
【００６４】
図４は、領域Ｓｇにおけるキャリア濃度Ｃが、領域Ｓ１におけるキャリア濃度Ｃよりも大きい場合である。このようなキャリア濃度Ｃの分布は、耐圧を向上する観点で望ましい。
【００６５】
高電流化と高耐圧化はトレードオフの関係にあるため、所望のデバイス特性に合わせて領域Ｓ１におけるキャリア濃度Ｃと、領域Ｓｇにおけるキャリア濃度Ｃとの大小関係が設定される。このような大小関係の設定は、バリア層４に対する不純物を、ゲート電極７や絶縁層８が有する量の制御によって実現できる。
【００６６】
実施の形態２．
本実施の形態では、実施の形態１で示された半導体装置を製造する方法を説明する。
【００６７】
図５は当該方法の第１の工程が終了した時点の構成を例示する断面図である。基板１上にＭＯＣＶＤ法、ＭＢＥ法などのエピタキシャル成長法を適用することで、バッファ層２、チャネル層３、バリア層４をそれぞれ形成する。
【００６８】
実施の形態１で説明されたように、基板１の材料として例えばＳｉＣが採用され、バッファ層２の材料として例えばＡｌＮとＡｌＧａＮの積層構造が採用され、チャネル層３の材料として例えばＧａＮ、あるいはＡｌｚＧａ１−ｚＮ（０＜ｚ＜１）が採用され、バリア層４の材料として例えばＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０＜ｘ＋ｙ≦１）が採用される。
【００６９】
図６は当該方法の第２の工程が終了した時点の構成を例示する断面図である。バリア層４上に金属、例えばＴｉ／Ａｌからなるソース電極５及びドレイン電極６金属膜を形成する。例えば、蒸着法やスパッタ法を用いてＴｉ／Ａｌからなる金属膜をバリア層４上に堆積する。そしてリフトオフ法などを適用することによって当該金属膜を選択的に除去する。除去されずに残った当該金属膜が、ソース電極５及びドレイン電極６として採用される。
【００７０】
図７は当該方法の第３の工程が終了した時点の構成を例示する断面図である。トランジスタを作製する領域外、即ち上述の「横方向」においてソース電極５とドレイン電極６とで挟まれた領域外で、チャネル層３、バリア層４に素子分離領域１０を形成する。
【００７１】
素子分離領域１０は例えば特許文献３で示されたように例えば亜鉛イオンの注入によって形成される。かかる形成については特許文献３によって公知であるので、ここではその詳細を省略する。
【００７２】
あるいは素子分離領域１０を形成すべき位置においてチャネル層３、バリア層４をエッチングして溝を形成し、当該溝に絶縁物を埋設してもよい。このようなチャネル層３、バリア層４のエッチングは容易ではない。しかしながら、ソース電極５とドレイン電極６とで挟まれた領域外で行われるので、ゲート電極下の電子濃度を低下させるという、上述の悪影響は考慮する必要はない。
【００７３】
もちろん、イオン注入によって素子分離領域１０を形成することは、特許文献３に示されたような電気特性の向上の観点で望ましい。
【００７４】
図８は当該方法の第４の工程が終了した時点の構成を例示する断面図である。第３の工程が終了した後、金属、例えばＮｉ／Ａｕからなるゲート電極７を形成する。例えば、蒸着法やスパッタ法を用いてＮｉ／Ａｌからなる金属膜をバリア層４、ソース電極５、ドレイン電極６、素子分離領域１０上に堆積する。そしてリフトオフ法などを適用することによって当該金属膜を選択的に除去する。除去されずに残った当該金属膜が、ゲート電極７として採用される。
【００７５】
図９は当該方法の第５の工程が終了した時点の構成を例示する断面図である。第５の工程では絶縁層８をバリア層４上に形成する。絶縁層８の厚さは例えば５０ｎｍである。
【００７６】
当該形成には、例えばスパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、あるいはＡＬＤ（Atomic Layer Deposition）法などを用いる。この絶縁層８の形成時に、熱やプラズマによりバリア層４上にダメージを与えることは望ましくない。かかるダメージ、例えばバリア層４の構成元素である窒素原子が脱離すると、当該脱離によって空孔が発生し、当該空孔がｎ型ドーパントとして振舞うことが知られている。
【００７７】
したがって、絶縁層８を形成する手法としては、低温（望ましくは４００°Ｃ以下）で、プラズマダメージが小さい、ＡＬＤ法を用いることが望ましい。
【００７８】
また実施の形態１で述べたように（図２〜図４参照）、チャネル層３のキャリア濃度は、領域Ｓ１に対向する部分が領域Ｓ２ｓ，Ｓ２ｄに対応する部分よりも増大しないことが望ましい。よって絶縁層８はｎ型ドーパントとして働かない元素であるＡｌ、Ｚｒ、Ｈｆ、Ｍｇを含む材料で形成されることが望ましい。例えば当該材料としてＡｌ２Ｏ３が挙げられる。
【００７９】
図１０は当該方法の第６の工程が終了した時点の構成を例示する断面図である。図９で得られた絶縁層８に対し、ドレイン電極６とゲート電極７との間であって上述の「横方向」においてゲート電極７に接してドレイン電極６とは隔離された領域（図２〜図４の領域Ｓ１に相当）のみを覆うレジスト層１１を設ける。当該レジスト層１１は、図９で得られた構造のバリア層４、ソース電極５、ドレイン電極６、ゲート電極７、絶縁層８上の全面に一旦設けられ、パターニングされて得られる。
【００８０】
当該レジスト層１１及びソース電極５、ドレイン電極６、ゲート電極７をマスクとして絶縁層８をエッチングし、レジスト層１１で覆われた絶縁層８のみを残置する。これにより、バリア層４はソース電極５、ドレイン電極６、ゲート電極７、絶縁層８で覆われない位置で露出する。
【００８１】
このような絶縁層８をエッチングする手法として、プラズマを用いたドライエッチングを用いることは望ましくない。かかる手法ではバリア層４にプラズマダメージによる結晶欠陥等が形成される。かかる結晶欠陥は、キャリア濃度を低下させたり、高周波駆動時に電流が減少する現象（電流コラプス）を招来してしまう。
【００８２】
一方、絶縁層８をエッチングする手法として薬液によるウェットエッチングを用いることは、特にバリア層４の材料に窒化物半導体を用いた場合に望ましい。当該材料は一般的に薬品に対する化学的安定性が非常に高いため、エッチングされたり結晶欠陥が生成されたりすることはほとんどないからである。
【００８３】
したがって、絶縁層８をパターニングする際にウェットエッチングを適用することで、高周波特性に優れる大電流のトランジスタ特性を得ることができる。
【００８４】
しかも、Ａｌの酸化物、窒化物、あるいは酸窒化物は、酸のみならずアルカリ性溶液にもエッチングされる。他方、アルカリ溶液は金属を腐食させにくい。したがって絶縁層８としてＡｌを含む絶縁材料を用いた場合には、エッチング液としてアルカリ性溶液を用いることが望ましい。金属で構成されたソース電極５、ドレイン電極６、ゲート電極７を高抵抗化することなく、選択的に絶縁層８をエッチングできるからである。
【００８５】
図１１は当該方法の第６の工程が終了した時点の望ましい構成を例示する断面図である。図１０に示されたレジスト層１１は、残置したい絶縁層８のみを覆っていた。一方、ゲート電極７の、ドレイン電極６側の端部には、絶縁層８が接していることが望ましい。後に形成される不純物供給層９ｄがゲート電極７と絶縁層８との境界に嵌入することを防止するためである。
【００８６】
よって、レジスト層１１のパターニングのずれを考慮すると、ゲート電極７と絶縁層８とが接触する位置に絶縁層８のエッチング液が浸潤しないように、レジスト層１１をパターニングすることが望ましい。具体的には、図１１で示されるように、残置したい絶縁層８のみならず、これに隣接するゲート電極７の端部をも覆う位置で、レジスト層１１を残置する。
【００８７】
但し、ゲート電極７の、ソース電極５側の端部での絶縁層８を除去すべく、当該レジスト層１１は当該端部を覆わないことが望ましい。
【００８８】
図１２は当該方法の第７の工程が終了した時点の構成を例示する断面図である。図１１で示された構成からレジスト層１１を除去した後、ソース電極５とドレイン電極６との間で、ゲート電極７を除く領域に不純物供給層９ｓ，９ｄを形成する。不純物供給層９ｓ，９ｄはいずれも例えばＳｉあるいはＧｅの酸化物、酸窒化物、窒化物を材料とする。不純物供給層９ｓ，９ｄはＣＶＤ法、スパッタ法、ＡＬＤ法などを用いて、例えば並行して、形成される。
【００８９】
不純物供給層９ｓ，９ｄの厚さは例えばいずれも５０ｎｍである。但し、絶縁層８の厚さと等しくする必要はない。
【００９０】
図１２に示されるように、不純物供給層９ｓ，９ｄは素子分離領域１０上に形成されてもよい。不純物供給層９ｓ，９ｄから素子分離領域１０へと（バリア層４にとっての）不純物が供給されたとしても、それは後に完成するヘテロ接合電界効果型トランジスタの動作に影響しないからである。
【００９１】
図１２に示されるように、不純物供給層９ｄは絶縁層８上に形成されてもよい。チャネル層３のキャリア濃度の多寡は、バリア層４と絶縁層８や不純物供給層９ｓ，９ｄとの界面の状態によって決定される。よってバリア層４に対して絶縁層８を介して不純物供給層９ｄが設けられても、絶縁層８が不純物に対してバリア層４にとってのマスクとなって、不純物供給層９ｄはチャネル層３のキャリア濃度に影響を与えない。
【００９２】
この形状を用いることで、不純物供給層９ｓ，９ｄについてはパターニングやエッチング等のプロセスを行う必要がなく、製造工程を簡便化することができる。
【００９３】
図１２に示された構成では、不純物供給層９ｄは絶縁層８上にも形成されているが、絶縁層８上の不純物供給層９ｄを除去してもよい。図１に示されたヘテロ接合電界効果型トランジスタは、絶縁層８上の不純物供給層９ｄを除去した態様を有する。
【００９４】
製造された当該トランジスタは、不純物供給層９ｄを形成した領域Ｓ２ｄ（図２〜図４参照）に対向する位置で、チャネル層３のキャリア濃度が増大する。よってドレイン電極近傍のキャリア濃度を高めてアクセス抵抗を低下させつつも、電界が集中するドレイン電極側のゲート電極端においてキャリア濃度を抑制して高耐圧化される。
【００９５】
また、不純物供給層９ｓを形成した領域Ｓ２ｓ（図２〜図４参照）に対向する位置で、チャネル層３のキャリア濃度が増大する。よってドレイン電極近傍のアクセス抵抗のみならず、ソース電極近傍のアクセス抵抗も低減し、トランジスタの大電流化に資する。
【００９６】
この後、電極群を覆う層間絶縁膜、当該層間絶縁膜に設けられるバイアホール、当該バイアホールを介して上記の電極群と配線される配線層等が形成される。これらの形成については本実施の形態とは直接の関係が無く、また周知技術である。よってここで当該形成についての記載を省略する。
【００９７】
上述の製造方法において、ソース電極５、ドレイン電極６、ゲート電極７、素子分離領域１０を形成する工程の順序を入れ替えても構わない。例えば、ソース電極５及びドレイン電極６を形成する前に、素子分離領域１０を形成してもよい。
【００９８】
実施の形態３．
図１３は実施の形態３に係るヘテロ接合電界効果型トランジスタの構造を例示する断面図である。
【００９９】
実施の形態３にかかるヘテロ接合電界効果型トランジスタの構造は、実施の形態１のそれと比較して、不純物供給層９ｓ，９ｄの上にも絶縁層８が形成されている点で異なっている。このような構成は、実施の形態２で示された製造方法の、第５の工程〜第７の工程を下記の工程で代替して得られる。
【０１００】
まず、実施の形態２において第４の工程が終了した構造（図８参照）に対し、バリア層４上に不純物供給層９ｓ，９ｄの材料となる絶縁層、例えばＳｉＮを形成する。当該絶縁層はＣＶＤ法、スパッタ法、ＡＬＤ法などを用いて形成される。
【０１０１】
次に、当該絶縁層をエッチングすることによりパターニングし、絶縁層８を形成する領域Ｓ１（図２〜図４）においてバリア層４を露出させる。残置した当該絶縁層は不純物供給層９ｓ，９ｄとして機能する。つまり本実施の形態において、不純物供給層９ｓ，９ｄは並行して設けられると把握できる。
【０１０２】
不純物供給層９ｓ，９ｄの材料となる絶縁層をエッチングする手法としては、プラズマを用いたドライエッチングよりも、フッ酸などを用いたウェットエッチングが望ましい。当該エッチングにおいてバリア層４の表面の結晶欠陥等のダメージを形成させないためである。これはトランジスタの高耐圧化に寄与する。
【０１０３】
続いて、当該エッチングで露出したバリア層４上、及び不純物供給層９ｓ，９ｄ上に、絶縁層８を形成する。絶縁層８の材料は例えばＡｌ２Ｏ３であり、その形成にはスパッタ法、ＣＶＤ法、ＡＬＤ法などが採用される。
【０１０４】
絶縁層８は、ドレイン電極６とゲート電極７との間で露出したバリア層４上に形成される。不純物供給層９ｓ，９ｄ上にも絶縁層８が形成されるが、この位置では絶縁層８は不純物供給層９ｓ，９ｄによるバリア層４上への不純物供給を阻害しない。
【０１０５】
このようにして得られるヘテロ接合電界効果型トランジスタ（図１３）は、絶縁層８が形成された領域Ｓ１（図２〜図４参照）に対向するチャネル層３のキャリア濃度が、不純物供給層９ｓ，９ｄが形成された領域Ｓ２ｓ，Ｓ２ｄ（図２〜図４参照）に対向するチャネル層３のキャリア濃度より低くなる。よって当該ヘテロ接合電界効果型トランジスタからは高い出力を得ることができる。
【０１０６】
一般的に、Ａｌを含む絶縁材料に比べて、ＳｉＮの加工技術は高度に確立されており、制御性良くパターニングすることが容易である。したがって、不純物供給層９ｓ，９ｄを絶縁層８より前に形成することで、製造歩留まりを向上することができる。
【０１０７】
実施の形態４．
図１４〜図１７は、いずれも実施の形態４に係るヘテロ接合電界効果型トランジスタの構造を例示する断面図である。これらの構造はいずれも、実施の形態１で示されたヘテロ接合電界効果型トランジスタに追加された共通の特徴を有している。当該特徴とは、ゲート電極７が、そのバリア層４から遠い側で少なくともドレイン電極６に向かって延びる庇７ａを、ゲート電極７が有するという点である。
【０１０８】
図１４及び図１６に示された構成では、いずれも庇７ａのドレイン電極６側の端部が絶縁層８上に位置する。図１５及び図１７に示された構成では、いずれも庇７ａのドレイン電極６側の端部が不純物供給層９ｄ上に位置する。
【０１０９】
図１４及び図１５に示された構成では、いずれも庇７ａはソース電極５側には設けられない。図１６及び図１７に示された構成では、いずれも庇７ａはソース電極５側にも設けられる。
【０１１０】
もちろん、ソース電極５、ドレイン電極６、ゲート電極７はその構造自体で相互に導通することはないので、庇７ａはソース電極５、ドレイン電極６に到達することはない。
【０１１１】
当該庇７ａは、ゲート電界の強度を分担し、最大電界強度を低減することに資する。
【０１１２】
図２３はゲート電界の強度Ｅの横方向依存性を示すグラフである。当該グラフには、理解を容易にするため、ヘテロ接合電界効果型トランジスタの構造の主要部を、横方向においてグラフと対応させて示した。
【０１１３】
庇７ａがある場合の強度Ｅは曲線Ｅ２で示される。比較するため、庇７ａが設けられない場合の強度Ｅが曲線Ｅ１として示された。
【０１１４】
曲線Ｅ１から、庇７ａが設けられない場合には、ゲート電極７のドレイン電極６側の端にゲート電界の強度が集中することがわかる。これに対し、曲線Ｅ２から、庇７ａが設けられた場合には、ゲート電界の強度Ｅの最大強度が低減される。
【０１１５】
庇７ａのこのような作用により、ヘテロ接合電界効果型トランジスタの耐圧を向上することができる。
【０１１６】
ゲート電界の強度Ｅが大きくなると、バリア層４の表面近傍に存在するトラップ準位に電子が捕縛される。これは電流を狭窄して電流コラプスと呼ばれる電流低下現象の原因となる。よってゲート電界の強度Ｅの最大強度が低減されることは、電流コラプスを抑制する効果も招来する。
【０１１７】
庇７ａの横方向の長さは長いほど、またバリア層４に近いほど、ゲート電界を分散でき、その最大電界強度を低減できる。庇７ａをバリア層４に近く配置するには、絶縁層８、不純物供給層９ｓ，９ｄを薄くする。
【０１１８】
但し、庇７ａの横方向の長さは長いほど、またバリア層４に近いほど、ゲート電極７に寄生する静電容量が増大する。これはヘテロ接合電界効果型トランジスタの高周波応答を劣化させてしまって望ましくない。
【０１１９】
このように、庇７ａのサイズに関し、耐圧化と高周波応答とはトレードオフの関係にある。したがって、所望のデバイス特性に合わせて庇７ａの横方向の長さと、絶縁層８、不純物供給層９ｓ，９ｄの厚さを設定することが望ましい。
【０１２０】
さて、ゲート電極７が庇７ａを有する場合のヘテロ接合電界効果型トランジスタの製造方法は、次の如く例示できる。
【０１２１】
まず、実施の形態２で述べた第１〜第３の工程を採用し、バリア層４上にソース電極５、ドレイン電極６を形成する（図７参照）。その後、絶縁層８をバリア層４上に形成する。
【０１２２】
次に、不純物供給層９ｓ，９ｄを形成する領域Ｓ２ｓ，Ｓ２ｄ及びゲート電極７を形成する領域Ｓｇ（図２〜図４参照）における絶縁層８を、エッチングにより除去する。これにより、領域Ｓ２ｓ，Ｓ２ｄ，Ｓｇにおいてバリア層４が露出する。このようにして得られた構造に不純物供給層９ｓ，９ｄの材料を一旦形成し、これをエッチングにて選択的に除去することにより、領域Ｓｇにおいてバリア層４を露出させる。ここまでの工程により、図１４〜図１７からゲート電極７を省略した構成を得ることができる。
【０１２３】
その後、ゲート電極７の材料を一旦形成し、これをエッチングにて選択的に除去することにより図１４〜図１７に示された構成を得ることができる。
【０１２４】
なお、図１４に示された構成は、ゲート電極７が不純物供給層９ｓ，９ｄ上には設けられないので、不純物供給層９ｓ，９ｄの形成を、ゲート電極７の形成に先立って行ってもよい。
【０１２５】
実施の形態５．
図１８〜図２１は、いずれも実施の形態５に係るヘテロ接合電界効果型トランジスタの構造を例示する断面図である。これらの構造はいずれも、実施の形態１で示されたヘテロ接合電界効果型トランジスタに追加された共通の特徴を有している。
【０１２６】
当該特徴とは、ゲート電極７とバリア層４の第１主面４０とが絶縁される、という点である。かかる特徴は、ゲートリーク電流を低減できる利点を招来する。
【０１２７】
以下では、かかる特徴を実現する一つの例示として、バリア層４とゲート電極７との間に絶縁膜が介在するＭＩＳ（Metal-Insulator-Semiconductor）構造を挙げる。
【０１２８】
バリア層４とゲート電極７との間に介在する絶縁膜は、絶縁層８の一部と兼用しても（図１８参照）、不純物供給層９ｓの一部を兼用しても（図１９参照）、絶縁層８と不純物供給層９ｓの両者と兼用しても（図２０）よい。
【０１２９】
あるいは、ゲート電極７の直下の不純物供給層９ｓを絶縁層１２と置換してもよい（図２１）。絶縁層１２の材料としては、ＳｉやＡｌ、Ｚｒ、Ｈｆ、Ｍｇの酸化物や窒化物、酸窒化物を挙げることができる。
【０１３０】
これらの構成を得る製造方法を以下に例示する。まず、実施の形態２で述べた第１〜第３の工程を採用し、バリア層４上にソース電極５、ドレイン電極６を形成する（図７参照）。その後、パターニングを伴って絶縁層８、不純物供給層９ｓ，９ｄ（図２１の構成についてはさらに絶縁層１２）をバリア層４上に形成する。続いて、ゲート電極７を形成する。
【０１３１】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【０１３２】
１  基板、２  バッファ層、３  チャネル層、４  バリア層、５  ソース電極、６  ドレイン電極、７  ゲート電極、８  絶縁層、９ｓ，９ｄ  不純物供給層、１１  レジスト層、４０  第１主面、４１  第２主面。
【図１】
2014229767.tif 000003
【図２】
2014229767.tif 000004
【図３】
2014229767.tif 000005
【図４】
2014229767.tif 000006
【図５】
2014229767.tif 000007
【図６】
2014229767.tif 000008
【図７】
2014229767.tif 000009
【図８】
2014229767.tif 000010
【図９】
2014229767.tif 000011
【図１０】
2014229767.tif 000012
【図１１】
2014229767.tif 000013
【図１２】
2014229767.tif 000014
【図１３】
2014229767.tif 000015
【図１４】
2014229767.tif 000016
【図１５】
2014229767.tif 000017
【図１６】
2014229767.tif 000018
【図１７】
2014229767.tif 000019
【図１８】
2014229767.tif 000020
【図１９】
2014229767.tif 000021
【図２０】
2014229767.tif 000022
【図２１】
2014229767.tif 000023
【図２２】
2014229767.tif 000024
【図２３】
2014229767.tif 000025