(57)【要約】【課題】より消費電力を低減すること。【解決手段】一実施の形態の態様によれば、通信システム１は、送信装置１０と、送信装置１０から送信されたデータを受信する受信装置２０とを有する。受信装置２０は、受信装置２０においてデータの受信タイミングを規定するクロック信号に基づいて検出した、データの受信終了タイミングで、信号レベルを変化させて返信信号を送信装置１０に送信する。送信装置１０は、送信装置１０においてデータの送信タイミングを規定するクロック信号に基づいて、受信終了タイミング前後のそれぞれにおいて、受信装置２０から送信された返信信号の信号レベルに変化があるか否かを判定する。【選択図】図７
2014014033.tif 000002
【特許請求の範囲】
【請求項１】
データを送信する送信装置と、前記送信装置から送信されたデータを受信する受信装置とを備えた通信システムであって、
前記受信装置は、
前記受信装置において前記データの受信タイミングを規定するクロック信号に基づいて、前記データの受信終了タイミングを検出する受信終了検出部と、
前記受信終了検出部が検出した受信終了タイミングで信号レベルを変化させて返信信号を前記送信装置に送信する返信信号送信部と、を有し、
前記送信装置は、
前記送信装置において前記データの送信タイミングを規定するクロック信号に基づいて、前記受信終了タイミング前後のそれぞれにおいて、前記受信装置から送信された返信信号の信号レベルを取得する返信信号取得部と、
前記返信信号取得部が取得した前記受信終了タイミング前後における前記返信信号の信号レベルに変化があるか否かによって、前記受信装置において前記データが正常に受信されたか否かを判定する正常受信判定部と、を有する、
通信システム。
【請求項２】
前記受信終了検出部は、前記受信終了タイミングを検出したときに、当該受信終了タイミングを通知する受信終了信号を出力し、
前記受信装置は、さらに、前記受信終了検出部からの受信終了信号の出力に応じて、前記データの演算処理を実行する処理実行部を有し、
前記返信信号送信部は、前記受信終了検出部からの受信終了信号の出力に応じて、前記受信終了タイミングで前記返信信号の信号レベルを変化させる、
請求項１に記載の通信システム。
【請求項３】
前記送信装置は、前記データの先頭にスタートビットを付加して前記データを送信するものであって、
前記受信装置は、さらに、
前記送信装置から送信されたスタートビットを検出するとともに、当該スタートビットを検出したときに、前記データの受信開始を通知する受信開始信号を出力するスタートビット検出部と、
前記スタートビット検出部からの受信開始信号の出力に応じて、前記クロック信号の出力を開始するクロック信号出力部と、を有し、
前記返信信号送信部は、前記スタートビット検出部からの受信開始信号の出力に応じて、前記返信信号を第１の信号レベルに変化させ、前記受信終了検出部からの受信終了信号の出力に応じて、前記返信信号を第２の信号レベルに変化させる、
請求項２に記載の通信システム。
【請求項４】
前記受信終了検出部は、前記スタートビットを検出したときから、前記受信装置におけるクロック信号に基づいて所定ビット数をカウントしたタイミングを、前記受信終了タイミングとして検出し、
前記返信信号取得部は、前記スタートビットを送信したときから、前記送信装置におけるクロック信号に基づいて前記所定ビット数をカウントしたタイミングの前後を、前記受信終了タイミング前後として検出する、
請求項３に記載の通信システム。
【請求項５】
前記正常受信判定部は、前記受信終了タイミング前後における前記返信信号の信号レベルに変化がある場合に、前記データが正常に受信されていると判定するとともに、前記受信終了タイミング前後における前記返信信号の信号レベルに変化がない場合に、前記データが正常に受信されていないと判定し、
前記正常受信判定部は、前記データが正常に受信されていないと判定したときに、前記受信終了タイミング前後における前記返信信号の信号レベルが共に前記第２の信号レベルである場合は、前記クロック信号のボーレートをより小さくするように変更し、
前記正常受信判定部は、前記データが正常に受信されていないと判定したときに、前記受信終了タイミング前後における前記返信信号の信号レベルが共に前記第１の信号レベルである場合は、前記クロック信号のボーレートを大きくするように変更する、
請求項３に記載の通信システム。
【請求項６】
前記返信信号送信部は、セット信号及びリセット信号として、前記受信終了信号及び前記受信開始信号の出力を受けるＳＲラッチ回路である、
請求項３に記載の通信システム。
【請求項７】
前記返信信号取得部は、前記受信終了タイミングの前後１ビットのそれぞれにおける前記返信信号の信号レベルを取得する、
請求項３に記載の通信システム。
【請求項８】
前記送信装置は、シリアル通信によってデータを送信するマイクロコントローラであり、
前記受信装置は、前記送信装置から送信されたデータを前記シリアル通信によって受信するマイクロコントローラである、
請求項４に記載の通信システム。
【請求項９】
受信装置にデータを送信する送信装置であって、
前記受信装置が前記受信装置において前記データの受信タイミングを規定するクロック信号に基づいて前記データの受信終了タイミングで信号レベルを変化させて送信する返信信号について、前記送信装置において前記データの送信タイミングを規定するクロック信号に基づいて、前記データの受信終了タイミング前後のそれぞれにおける信号レベルを取得する返信信号取得部と、
前記返信信号取得部が取得した前記データの受信終了タイミング前後における前記返信信号の信号レベルに変化があるか否かによって、前記受信装置において前記データが正常に受信されたか否かを判定する正常受信判定部と、
を備えた送信装置。
【請求項１０】
前記送信装置から送信されたデータを受信する受信装置であって、
前記受信装置において前記データの受信タイミングを規定するクロック信号に基づいて、前記データの受信終了タイミングを検出する受信終了検出部と、
前記送信装置が、前記送信装置において前記データの送信タイミングを規定するクロック信号に基づいて前記データの受信終了タイミング前後のそれぞれにおいて前記受信装置から送信された返信信号の信号レベルを取得して、取得した前記受信終了タイミング前後における前記返信信号の信号レベルに変化があるか否かによって、前記受信装置において前記データが正常に受信されたか否かを判定することを可能とさせるために、前記受信終了検出部が検出した受信終了タイミングで前記送信装置に送信する返信信号の信号レベルを変化させる返信信号送信部と、
を備えた受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信システム、送信装置、及び受信装置に関し、例えば、送信装置と受信装置とが、それぞれにおけるクロック信号に基づいてデータを送受信する通信システムに好適に利用できるものである。
【背景技術】
【０００２】
シリアル通信方式の１つとして、送信線と受信線の２線による調歩同期方式がある。調歩同期方式とは、データを送信する際にデータの先頭に送信開始を示す同期用信号（スタートビット）と、データの末尾に送信終了を示す同期用信号（ストップビット）を付け加えて送受信を行う方式である。この調歩同期方式は、常に専用の信号線で同期信号を送ることで送信されたデータの同期タイミングを測ることを可能としている同期方式に対し、データ自体に同期用信号を追加して同期タイミングを合わせている。また、調歩同期方式は、送信するデータに対し必ずスタートビットとストップビットを付け加えなければならない点で、同期方式よりも通信効率が劣るが、同期用の信号線が不要であり、同期信号に依存しない任意のタイミングでデータを送受信することが可能である。
【０００３】
このような調歩同期方式によるシリアル通信方式は、ＣＰＵ（Central Processing Unit）の動作クロックや他の装置と非同期で通信を実行するマイクロコントローラに適用されている。マイクロコントローラは様々な機器に搭載されており、近年ではこれら機器における消費電力の低減化要求が高まっていることから、マイクロコントローラ単体としても、消費電力を低減させる対応策が実施されている。１例を挙げると以下のようなものがある。
【０００４】
これまで、マイクロコントローラを用いたシリアル通信では、任意のタイミングで送信されるデータを受信するため、受信側のＣＰＵを常時動作させていた。このため、データを受信する要否に関わらず、受信回路部及び、受信したデータを処理するＣＰＵへの動作クロック供給が常に必要となり、多くの電力を消費していた。これを解決するために、受信側がデータを受信する必要がある場合に限って、必要最低限のクロック供給を行い受信回路部のみを動作させ、データの受信処理が完了するまではＣＰＵを停止状態にさせる機能が存在する。この機能を搭載することで、データを受信する要否に応じた動作を可能とし、消費電力の低減化要求に対応させている。ところが、この機能には以下のような問題がある。
【０００５】
シリアル通信においては、正常に通信を実行するために、送信側の通信装置と受信側の通信装置のそれぞれにおいて、データの送信タイミングと受信タイミングが許容誤差の範囲内でなければならない。以降では、この送信タイミングと受信タイミングのことをボーレートと表現する。このボーレートは、送信側と受信側のそれぞれにおけるクロック生成回路（ボーレートジェネレータ）で生成され、通信開始時には送信側、受信側とも等しい値を設定する。しかし、シリアル通信システム内の温度が上昇するなどの環境要因により、送信側および受信側のボーレートジェネレータの精度が悪化すると、ボーレート誤差を生じてしまう。このボーレート誤差を検出し調整するには、受信側のＣＰＵを動作させ、受信データの正誤確認をしなければならないが、前述の例では受信側のＣＰＵを停止している。そのため、ボーレート誤差により受信処理が正常に完了せず、ＣＰＵが復帰できない状態に陥ってしまう。
【０００６】
受信データの正誤確認は、ＣＰＵ復帰後であれば通信データを検査パケットと比較する事で可能であるが、ボーレート誤差が生じた場合はＣＰＵの復帰が不可能となってしまうため、ＣＰＵを停止させた状態で異常受信を検出し、正常な通信を実行させる技術が必要となる。
【０００７】
特許文献１には、シリアル通信時における正常受信の可否を判定することが可能な技術が開示されている。前述のような、ＣＰＵ停止状態でのシリアル通信において、ボーレート誤差が発生した場合、そのボーレートを調整することが不可能であるために受信処理が完了せず、ＣＰＵが復帰できないという問題に対処するには、正常受信の可否を判定できなければならない。
【０００８】
このような正常受信の可否を判定する技術としては、再送処理を要求するための専用線を設け、受信データの正誤を確認した際に異常受信があれば、送信側に再送処理を要求するような技術がある。しかしながら、専用線を使用すると開発コストが増加してしまうため、安価で一般的な２線式シリアル通信装置を用いた技術が要求される。そうした中で、特許文献１に開示の技術は、専用線を不要とする正常受信の可否を判定する技術である。
【０００９】
特許文献１に開示のデータ伝送装置は、データ送信部と、データ受信部とから構成されている。データ送信部は、上位システムから入力された送信すべきデータ（送信データ）をパケット単位に分割してシリアルデータとして送信する。データ受信部は、シリアル伝送路としての下り伝送路を介してデータ送信部からのシリアルデータを受信し、下位システムに対して出力データを出力するとともに、シリアル伝送路としての上り伝送路を介してデータ送信部に対してシリアルデータを送信する。
【００１０】
動作としては、データ受信部は、データ送信部からシリアルデータを受信し、受信完了を示す完了パケットとともに、データ送信部から送信されたシリアルデータをデータ送信部に返信する。データ送信部は、その返信されたデータと送信したデータを検査部にて比較し、誤り発生の有無を検査部にて検査することを特徴とする。
【００１１】
しかしながら、特許文献１に開示の技術では、以下のように２つの問題がある。
【００１２】
第１に、データ伝送装置は、シリアル通信を行う際にパケット送信部から送信したデータをパケット送信部から返信パケット受信部に返信させる動作が不可欠であるため、パケット送信部からデータを受信するパケット受信部だけでなく、返信パケット受信部にデータを返信するパケット送信部も動作させることとなり、消費電力を低減させることができないという問題が生じる。
【００１３】
第２に、データ伝送装置は、パケット送信部が送信したデータをパケット受信部が受信し、パケット受信部が受信したデータを、パケット送信部を通じて返信パケット受信部に返信させた後、パケット送信部が送信したデータと返信パケット受信部で受信したデータを、検査部にて検査することでデータ受信部の正常受信の可否を判定する。そのため、データ送信部にはパケット送信部が送信したデータと返信パケット受信部で受信したデータを、検査する検査部ならびにパケット送信部が送信したデータを保持するレジスタを具備する必要があり、開発コストを増加させてしまうという問題が生じる。
【００１４】
また、特許文献２に開示の技術は、信頼性の高いデータ伝送を行える半導体集積回路装置であって、送信モジュールと受信モジュールを備えている。
【００１５】
送信モジュールには、送信データを送信する送信部と、送信部を制御する送信制御部と、受信モジュールからの返信データと、送信部の送信データを比較する比較回路を備えている。受信モジュールには、送信データを受信する受信部と、送信データを返信する返信部と、受信部と返信部を制御する受信制御回路を備えている。この構成において、送信部は、送信データと返信部からの返信データが一致するまで送信データの出力を続けるよう動作することを特徴としている。
【００１６】
しかし、この特許文献２に開示の技術も前述の特許文献１に開示の技術と同様に、受信側の返信部を動作させるため、消費電力を低減できない問題と、送信モジュールに、送信データと返信データを比較する比較回路を設けるため、開発コストが増加するという問題が生じる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００８−２４５２３８号公報
【特許文献２】特開２００１−２３０７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
以上に説明したように、データを送信する送信装置と、送信装置から送信されたデータを受信する受信装置との間で送受信されるデータの正常受信を判定するにあたり、消費電力を低減することができていないという問題がある。なお、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
一実施の形態の態様によれば、通信システムは、送信装置と、送信装置から送信されたデータを受信する受信装置とを有する。受信装置は、受信装置においてデータの受信タイミングを規定するクロック信号に基づいて検出した、データの受信終了タイミングで、信号レベルを変化させて返信信号を送信装置に送信する。送信装置は、送信装置においてデータの送信タイミングを規定するクロック信号に基づいて、受信終了タイミング前後のそれぞれにおいて、受信装置から送信された返信信号の信号レベルに変化があるか否かを判定する。
【００２０】
一実施の形態の態様によれば、送信装置は、受信装置が受信装置においてデータの受信タイミングを規定するクロック信号に基づいてデータの受信終了タイミングで信号レベルを変化させて送信する返信信号について、送信装置においてデータの送信タイミングを規定するクロック信号に基づいて、受信終了タイミング前後のそれぞれにおいて、信号レベルに変化があるか否かを判定する。
【００２１】
一実施の形態の態様によれば、受信装置は、送信装置が送信装置においてデータの送信タイミングを規定するクロック信号に基づいて、受信終了タイミング前後のそれぞれにおいて、返信信号の信号レベルに変化があるか否かを判定することを可能とさせるために、受信装置においてデータの受信タイミングを規定するクロック信号に基づいて、データの受信終了タイミングで信号レベルを変化させて送信装置に送信する。
【発明の効果】
【００２２】
前記一実施の形態によれば、より消費電力を低減することができる。
【図面の簡単な説明】
【００２３】
【図１】本実施の形態に係るシリアル通信システムの構成を示すブロック図である。
【図２】本実施の形態に係るシリアル通信システムの送信データの通信フォーマットを示すタイミングチャートである。
【図３】本実施の形態に係るデータ受信装置のデータ受信時の動作を示すタイミングチャートである。
【図４】本実施の形態に係るデータ受信装置が正常受信の場合のタイミングチャート１である。
【図５Ａ】本実施の形態に係るデータ受信装置が異常受信の場合（データ送信装置におけるタイミング信号の出力タイミングよりも、データ受信装置におけるタイミング信号の出力タイミングが早い場合）のタイミングチャートである。
【図５Ｂ】本実施の形態に係るデータ受信装置が異常受信の場合（データ送信装置におけるタイミング信号の出力タイミングよりも、データ受信装置におけるタイミング信号の出力タイミングが遅い場合）のタイミングチャートである。
【図６】本実施の形態に係るデータ送信装置及びデータ受信装置の処理を示すフローチャートである。
【図７】本実施の形態に係る通信システムの構成を示すブロック図である。
【発明を実施するための形態】
【００２４】
＜実施の形態の構成＞
本実施の形態に係るシリアル通信システム３００の構成を図１に記載する。図１を参照して、それぞれの構成要素について説明する。
【００２５】
シリアル通信システム３００は、データ送信装置１００とデータ受信装置２００を備える。データ送信装置１００はデータ（以下、「送信データ」とも呼ぶ）を送信する。データ受信装置２００は、データ送信装置１００から送信された送信データを受信する。また、データ受信装置２００は、送信データがデータ送信装置１００のボーレートとデータ受信装置２００のボーレートの許容誤差内で、正しく受信できたかどうかを判定するための返信信号をデータ送信装置１００へフィードバックする。具体的には、データ送信装置１００及びデータ受信装置２００のそれぞれは、マイクロコントローラによって構成される。
【００２６】
送信データの通信フォーマットを図２に示す。この図２に示すように、本実施の形態の通信フォーマットは、スタートビット（１ビット）、通信データ（８ビット）、ストップビット（２ビット）で構成される。この構成において、通信データは送信すべきデータであり、スタートビットは送信データの送信開始を示す付加ビットであり、ストップビットは送信データの送信終了を示す付加ビットである。この時、通信データのデータ値とデータ長は任意であっても良い。
【００２７】
先ず、データ送信装置１００の構成を詳細に説明する。
【００２８】
データ送信装置１００は、ＣＰＵ１３０と、ボーレートジェネレータ１２０と、パケット送信部１１０と、送信端子ＴＸ１６０と、受信端子ＲＸ１７０と、ポートレジスタ１４０を備えている。また、パケット送信部１１０には、送信制御回路１１１と送信レジスタ１１２を備えている。
【００２９】
データ送信装置１００は、送信端子ＴＸ１６０を通じて、パケット送信部１１０から送信データをデータ受信装置２００の受信端子ＲＸ２７０へ出力する。
【００３０】
ＣＰＵ１３０は、パケット送信部１１０への送信命令を実行する。また、ＣＰＵ１３０は、ボーレートジェネレータ１２０が生成するタイミング信号１２１のボーレート値を制御する。
【００３１】
送信制御回路１１１は、ＣＰＵ１３０から送信命令を受けると、送信レジスタ１１２に格納されている通信データを取り出す。送信制御回路１１１は、取り出した通信データにスタートビットとストップビットを付加する処理（以下、「送信処理」とも呼ぶ）を行うことで、送信データを生成する。送信制御回路１１１は、生成した送信データを、タイミング信号１２１に従って送信端子ＴＸ１６０に出力する。タイミング信号１２１とは、ボーレートジェネレータ１２０がパケット送信部１１０に出力する信号であって、通信データを送信するタイミングを示す信号である。なお、送信データを送信するタイミングは、ＣＰＵ１３０によってボーレートジェネレータ１２０に設定されたボーレート値で決定される。
【００３２】
受信端子ＲＸ１７０は、データ受信装置２００の送信端子ＴＸ２６０からフィードバックされた返信信号をポートレジスタ１４０に取り込む。
【００３３】
ポートレジスタ１４０は、ＣＰＵ１３０が受信端子ＲＸ１７０の端子レベルを検出する際に読み出される。すなわち、ＣＰＵ１３０は、受信端子ＲＸ１７０の端子レベルとして、データ受信装置２００から送信された返信信号のレベル（Ｈｉｇｈレベル又はＬｏｗレベル）を検出する。
【００３４】
次に、データ受信装置２００の構成を詳細に説明する。
【００３５】
データ受信装置２００は、ＣＰＵ２３０と、ボーレートジェネレータ２２０と、受信端子ＲＸ２７０と、パケット受信部２４０と、自動応答回路２５０と、送信端子ＴＸ２６０を備えている。また、パケット受信部２４０には、スタートビット検出部２４１と、受信制御回路２４２と、受信レジスタ２４３を備えている。
【００３６】
データ受信装置２００は、データ送信装置１００からの送信データを受信端子ＲＸ２７０で受信し、受信したデータ（以下、受信データ）をパケット受信部２４０へ取り込む。
【００３７】
ＣＰＵ２３０は、ボーレートジェネレータ２２０が生成するタイミング信号２２１のボーレート値を制御する。
【００３８】
ボーレートジェネレータ２２０は、タイミング信号２２１をパケット受信部２４０に出力する。タイミング信号２２１とは、受信制御回路２４２が受信レジスタ２４３に出力する信号であって、通信データを格納するタイミングを示す信号である。なお、通信データを格納するタイミングは、ＣＰＵ２３０によってボーレートジェネレータ２２０に設定されたボーレート値で決定される。
【００３９】
パケット受信部２４０では、スタートビット検出部２４１が、受信データのスタートビットを検出すると、受信開始信号２４４を、ボーレートジェネレータ２２０、受信制御回路２４２、及び自動応答回路２５０に出力する。受信開始信号２４４は、受信制御回路２４２が受信レジスタ２４３に受信データの受信を開始することを示す信号である。ボーレートジェネレータ２２０は、スタートビット検出部２４１からの受信開始信号２４４を検出すると、タイミング信号２２１の受信制御回路２４２への出力を開始する。自動応答回路２５０は、スタートビット検出部２４１からの受信開始信号２４４を検出すると、送信端子ＴＸ２６０にＬｏｗレベルの信号を出力する。一方、受信制御回路２４２は、スタートビット検出部２４１からの受信開始信号２４４を検出すると、タイミング信号２２１に従って、８ビット分の通信データを受信レジスタ２４３に格納する。
【００４０】
この時、通信データの各ビット幅は、タイミング信号２２１の１周期であって、通信データの各ビット幅の中央でタイミング信号２２１が立ち上がる。受信制御回路２４２は、このタイミング信号２２１を検出したときに、通信データのビットのレベルを受信レジスタ２４３に格納する。（後述する図３を参照）８ビット目までの通信データを格納し終えると、受信制御回路２４２は、次のタイミング信号２２１の立ち上りを確認し、その次にタイミング信号２２１が立ち下ると同時に、受信データの受信が終了したことを示す受信終了信号２４５をＣＰＵ１３０及び自動応答回路２５０に出力する。ＣＰＵ１３０は、受信終了信号２４５を検出すると、受信レジスタ２４３に格納されたデータを用いた演算処理を実行する。自動応答回路２５０は、受信終了信号２４５を検出すると、Ｈｉｇｈレベルの信号を、送信端子ＴＸ２６０に出力する。
【００４１】
ここで、自動応答回路２５０について補足する。自動応答回路２５０は単純なＳＲラッチ回路で構成されており、ＳＥＴ動作（Ｈｉｇｈ出力）およびＲＥＳＥＴ動作（Ｌｏｗ出力）を行う。具体的には、自動応答回路２５０は、リセット信号として受信開始信号２４４の出力を受け、セット信号として受信終了信号２４５の出力を受ける。自動応答回路２５０から出力された信号が、前述の返信信号となる。
【００４２】
＜実施の形態の動作＞
本実施の形態のシリアル通信システム３００によるシリアル通信動作を説明する。
【００４３】
シリアル通信システム３００は、シリアル通信を行う際、データ送信装置１００からデータ受信装置２００に送信データを送信する。この時、ＣＰＵ２３０はボーレートジェネレータ２２０のボーレート値をあらかじめ設定し、設定を終えた後にその動作を停止している。
【００４４】
シリアル通信が終了するのは、データ受信装置２００が送信データを正しく受信した（正常受信）場合のみである。温度などの環境要因により、データ送信装置１００のボーレートとデータ受信装置２００のボーレートが許容誤差を超え（以下、「送受信間のボーレート誤差発生」とも呼ぶ）、送信データが正しく受信されなかった（異常受信）場合は、データ送信装置１００がボーレートを調整して、データ受信装置２００に送信データの再送を行う。
【００４５】
最初に本実施の形態におけるシリアル通信における受信動作と受信が正常に実施された場合の動作を説明する。
【００４６】
図３は、データ受信装置２００のデータ受信時の動作を示すタイミングチャートである。図３は、データ送信装置１００が、タイミング信号１２１に従って送信した送信データを、データ受信装置２００がタイミング信号２２１に従って受信する動作を示している。
【００４７】
図３の上段から順に、（１）データ受信装置２００が受信端子ＲＸ２７０で受信する受信データ、（２）タイミング信号１２１、（３）受信開始信号２４４、（４）タイミング信号２２１の、各波形を示している。
【００４８】
（１）の（ａ）−（ｈ）は、受信制御回路２４２が受信レジスタ２４３に通信データを格納するタイミングである。スタートビット検出部２４１は、受信データのスタートビットを検出すると、受信開始信号２４４をボーレートジェネレータ２２０に出力する。ボーレートジェネレータ２２０は、受信開始信号２４４を受けとったとき、タイミング信号２２１の出力を開始する。受信制御回路２４２は、受信開始信号２４４を受けとった後、タイミング信号２２１の立ち上がりの検出を開始する。受信制御回路２４２は、順次、タイミング信号２２１の立ち上がりを検出したときにおける通信データを受信レジスタ２４３に格納する。図３に示す一連の受信動作は、正常受信の場合も異常受信の場合も同じである。
【００４９】
図４は、データ受信装置２００が受信データを正常受信した場合のタイミングチャートである。図４の上段から順に、（１）データ送信装置１００の送信端子ＴＸ１６０から送信された送信データ、（２）タイミング信号１２１、（３）受信開始信号２４４、（４）タイミング信号２２１、（５）受信終了信号２４５、（６）データ送信装置１００の受信端子ＲＸ１７０にデータ受信装置２００からフィードバックされた返信信号、の各波形を示している。
【００５０】
このとき、（６）のデータ送信装置１００の受信端子ＲＸ１７０が受信する返信信号は、データ受信装置２００の自動応答回路２５０が生成し、送信端子ＴＸ２６０を通じて出力される。
【００５１】
時刻Ｔ１は、パケット受信部２４０においてスタートビットを検出したタイミングである。時刻Ｔ１で、自動応答回路２５０は、パケット受信部２４０から受信開始信号２４４を受け取り、送信端子ＴＸ２６０を通じて、受信端子ＲＸ１７０にＬｏｗレベルの信号を出力する。
【００５２】
時刻Ｔ２−１は、パケット受信部２４０が受信終了信号２４５を出力したタイミングである。自動応答回路２５０は、時刻Ｔ２−１で、この受信終了信号２４５を受け取ると、送信端子ＴＸ２６０にＨｉｇｈレベルの信号を出力する。なお、時刻Ｔ１から時刻Ｔ２−１までの期間において、自動応答回路２５０はＬｏｗレベル出力を維持する。
【００５３】
ここで、保持タイミング（Ｉ）および（Ｊ）は、データ送信装置１００においてパケット送信部１１０がタイミング信号１２１に従い、ストップビットを送信したタイミングである。
【００５４】
この保持タイミング（Ｉ）および（Ｊ）のそれぞれで、ＣＰＵ１３０は、ポートレジスタ１４０に格納された返信信号のレベルを１回ずつ（合計２回）読み出す。これによって、ＣＰＵ１３０は、保持タイミング（Ｉ）および（Ｊ）のそれぞれにおいて、受信端子ＲＸ１７０が受け取った返信信号のレベルをポートレジスタ１４０から取得する。
【００５５】
保持タイミング（Ｉ）および（Ｊ）のそれぞれにおいて、受信端子ＲＸ１７０が受け取った返信信号のレベルが、図４のように、（１回目，２回目）＝（Ｌ，Ｈ）を示した場合は、送受信間のボーレート誤差発生なく、データ受信装置２００の受信が正常受信であったと判定できる。
【００５６】
また、パケット受信部２４０は、受信終了信号２４５をＣＰＵ１３０にも出力する。ＣＰＵ１３０は、パケット受信部２４０からの受信終了信号２４５の出力に応じて、受信レジスタ２４３に格納されたデータを用いた演算処理を実行する。
【００５７】
次に本実施の形態のシリアル通信中において、温度などの環境要因により、送受信間のボーレート誤差が発生し、異常受信となった場合を説明する。
【００５８】
図５Ａ、図５Ｂは、送受信間のボーレート誤差発生のため、データ受信装置２００が受信データを異常受信した場合のタイミングチャートを示す。図５Ａ、図５Ｂの上段からの（１）〜（５）の各信号名及び、保持タイミング（Ｉ）、（Ｊ）は、図４と同様の内容を示すため、それらの説明は省略する。
【００５９】
時刻Ｔ２−２、時刻Ｔ２−３は、時刻Ｔ２−１と同様の意味を持つが、送受信間のボーレート誤差発生の場合を示しており、以下に詳細を示す。
【００６０】
時刻Ｔ２−２は、パケット送信部１１０が、ストップビットを送信するタイミングよりも、パケット受信部２４０が受信終了信号２４５を出力するタイミングの方が早い場合を示す。すなわち、送受信間のボーレート誤差発生において、ボーレートジェネレータ１２０が生成したタイミング信号１２１のボーレートよりも、ボーレートジェネレータ２２０が生成したタイミング信号２２１のボーレートが大きくなった場合を示している。
【００６１】
時刻Ｔ２−３は、タイミング信号１２１を受けたパケット送信部１１０が、ストップビットを送信するタイミングよりも、タイミング信号２２１を受けたパケット受信部２４０が受信終了信号２４５を出力するタイミングの方が遅い場合を示す。すなわち、送受信間のボーレート誤差発生において、ボーレートジェネレータ１２０が生成したタイミング信号１２１のボーレートよりも、ボーレートジェネレータ２２０が生成したタイミング信号２２１のボーレートが小さくなった場合を示している。
【００６２】
保持タイミング（Ｉ）および（Ｊ）のそれぞれで、ＣＰＵ１３０は、ポートレジスタ１４０に格納された返信信号のレベルを１回ずつ（合計２回）読み出す。これによって、ＣＰＵ１３０は、保持タイミング（Ｉ）および（Ｊ）のそれぞれにおいて、受信端子ＲＸ１７０が受け取った返信信号のレベルをポートレジスタ１４０から取得する。
【００６３】
保持タイミング（Ｉ）および（Ｊ）のそれぞれにおいて、受信端子ＲＸ１７０が受け取った返信信号のレベルが、図５Ａのように（１回目，２回目）＝（Ｌ，Ｌ）を示す場合、もしくは、図５Ｂのように（１回目，２回目）＝（Ｈ，Ｈ）を示した場合は、送受信間のボーレート誤差発生により、データ受信装置２００の受信は異常受信であったと判定できる。
【００６４】
このように異常受信が判定された場合は、ＣＰＵ１３０がボーレートジェネレータ１２０で生成されるタイミング信号１２１のボーレート値を調整して、パケット送信部１１０からパケット受信部２４０に送信データを再送する。
【００６５】
ここで、ボーレート値の調整について具体的に説明する。まず、前述のように、ボーレートジェネレータ１２０におけるボーレートが、ボーレートジェネレータ２２０におけるボーレートよりも大きくなっている場合、返信信号のレベルが、（１回目，２回目）＝（Ｌ，Ｌ）を示している。そのため、この場合には、ＣＰＵ１３０は、現在ボーレートジェネレータ１２０に設定されているボーレート値よりも小さいボーレート値を、ボーレートジェネレータ１２０に設定する。
【００６６】
一方、前述のように、ボーレートジェネレータ１２０におけるボーレートが、ボーレートジェネレータ２２０におけるボーレートよりも小さくなっている場合、返信信号のレベルが、（１回目，２回目）＝（Ｈ，Ｈ）を示している。そのため、この場合には、ＣＰＵ１３０は、現在ボーレートジェネレータ１２０に設定されているボーレート値よりも大きいボーレート値を、ボーレートジェネレータ１２０に設定する。
【００６７】
このようにすることで、ボーレートジェネレータ１２０におけるボーレートと、ボーレートジェネレータ２２０におけるボーレートとのボーレート誤差を低減することができる。なお、ＣＰＵ１３０が、ボーレート値を大きく又は小さく変更する幅は、どのように決定してもよい。例えば、予め任意に定めた値だけ大きく又は小さくするように、ボーレート値を変更するようにしてもよい。
【００６８】
続いて、図６を参照して、本実施の形態に係るデータ送信装置１００及びデータ受信装置２００の処理の流れについて説明する。図６は、本実施の形態に係るデータ送信装置１００及びデータ受信装置２００の処理を示すフローチャートである。
【００６９】
ＣＰＵ１３０は、通信データをデータ受信装置２００に送信する場合、通信データを送信レジスタ１１２に格納し、送信命令を示す送信命令信号をパケット送信部１１０に出力する。パケット送信部１１０は、ＣＰＵ１３０からの送信命令信号の出力に応じて、送信レジスタ１１２に格納された通信データにスタートビットとストップビットを付加して送信データを生成する（Ｓ１０１）。パケット送信部１１０は、生成した送信データをタイミング信号１２１に従って、送信端子ＴＸ１６０を介してデータ受信装置２００に送信する（Ｓ１０２）。
【００７０】
データ受信装置２００では、データ送信装置１００から送信されたデータを、パケット受信部２４０が受信端子ＲＸ２７０を介して受信する。スタートビット検出部２４１は、パケット受信部２４０が受信する受信データにおいて、スタートビットを検出する（Ｓ２０１）。スタートビット検出部２４１は、受信データにおいてスタートビットを検出した場合（Ｓ２０１：Ｙｅｓ）、受信開始信号２４４を、ボーレートジェネレータ２２０、受信制御回路２４２、及び自動応答回路２５０に出力する（Ｓ２０２）。
【００７１】
自動応答回路２５０は、スタートビット検出部２４１からの受信開始信号２４４の出力に応じて、Ｌｏｗレベルに変化させた返信信号のデータ送信装置１００への出力を開始する（Ｓ２０３）。また、ボーレートジェネレータ２２０は、スタートビット検出部２４１からの受信開始信号２４４の出力に応じて、タイミング信号２２１の受信制御回路２４２への出力を開始する（Ｓ２０４）。
【００７２】
受信制御回路２４２は、スタートビット検出部２４１からの受信開始信号２４４の出力に応じて、ボーレートジェネレータ２２０から出力されるタイミング信号２２１に従って通信データを受信レジスタ２４３に格納する（Ｓ２０５）。
【００７３】
受信制御回路２４２は、受信データにおける通信データの受信が終了したか否かを判定する（Ｓ２０６）。本実施の形態では、上述したように、スタートビットを検出してから、スタートビットの１ビット、通信データの８ビット、及びストップビットの１ビットの合計１０ビットをタイミング信号２２１によってカウントしたタイミングとなったか否かを、通信データの受信が終了したタイミングとして判定する。
【００７４】
通信データの受信が終了していないと判定した場合（Ｓ２０６：Ｎｏ）、受信制御回路２４２は、タイミング信号２２１に従った通信データの受信レジスタ２４３への格納（Ｓ２０５）を継続する。一方、通信データの受信が終了したと判定した場合（Ｓ２０６）、受信制御回路２４２は、受信終了信号２４５をＣＰＵ１３０及び自動応答回路２５０に出力する（Ｓ２０７）。
【００７５】
自動応答回路２５０は、受信制御回路２４２からの受信終了信号２４５の出力に応じて、Ｈｉｇｈレベルに変化させた返信信号のデータ送信装置１００への出力を開始する（Ｓ２０８）。また、ＣＰＵ１３０は、受信制御回路２４２からの受信終了信号２４５の出力に応じて、受信レジスタ２４３に格納された通信データを用いて演算処理を実行する（Ｓ２０９）。
【００７６】
一方、ＣＰＵ１３０は、データ受信装置２００において通信データの受信が終了したと判定されるタイミングの直前の保持タイミング（Ｉ）で、データ受信装置２００から送信されている返信信号のレベルの１回目のポートレジスタ１４０からの取得を行う（Ｓ１０３）。このタイミングは、言い換えると、データ受信装置２００において通信データの受信が終了したと判定されるタイミングの０．５ビット前のタイミング、もしくは、スタートビットの送信開始から、スタートビットの１ビット、通信データの８ビット、及びストップビットの０．５ビットの合計９．５ビットをタイミング信号１２１によってカウントしたタイミングとなる。
【００７７】
続いて、ＣＰＵ１３０は、データ受信装置２００において通信データの受信が終了したと判定されるタイミングの直後の保持タイミング（Ｊ）で、データ受信装置２００から送信されている返信信号のレベルの２回目のポートレジスタ１４０からの取得を行う（Ｓ１０４）。このタイミングは、言い換えると、データ受信装置２００において通信データの受信が終了したと判定されるタイミングの０．５ビット後のタイミング、もしくは、スタートビットの送信開始から、スタートビットの１ビット、通信データの８ビット、及びストップビットの１．５ビットの合計１０．５ビットをタイミング信号１２１によってカウントしたタイミングとなる。
【００７８】
ＣＰＵ１３０は、１回目に取得した返信信号のレベルと、２回目に取得した返信信号のレベルとを比較し、それぞれの返信信号のレベルが不一致となるか否かを判定する（Ｓ１０５）。
【００７９】
返信信号のレベルが不一致となる場合（Ｓ１０５：Ｙｅｓ）、ＣＰＵ１３０は、データ受信装置２００において通信データが正常に受信されたと判定する。一方、返信信号のレベルが不一致とならない場合（Ｓ１０５：Ｎｏ）、ＣＰＵ１３０は、データ受信装置２００において通信データが正常に受信されていないと判定する。この場合、ＣＰＵ１３０は、返信信号のレベルがＨｉｇｈレベルで一致しているのか、Ｌｏｗレベルで一致しているのかを判定する（Ｓ１０６）。
【００８０】
返信信号のレベルがＨｉｇｈレベルで一致している場合（Ｓ１０６：Ｈｉｇｈ）、ＣＰＵ１３０は、ボーレートジェネレータ１２０のボーレート値を、より大きくなるように変更する（Ｓ１０７）。一方、返信信号のレベルがＬｏｗレベルで一致している場合（Ｓ１０６：Ｌｏｗ）、ＣＰＵ１３０は、ボーレートジェネレータ１２０のボーレート値を、より小さくなるように変更する（Ｓ１０８）。
【００８１】
ＣＰＵ１３０は、ボーレートジェネレータ１２０のボーレート値を変更後、パケット送信部１１０に送信命令信号を出力して、データ受信装置２００に送信データを再送する（（Ｓ１０９）。
【００８２】
なお、送信データを再送する場合には、データ受信装置２００では、正常に受信できなかった通信データによる演算結果を破棄して、送信データの再送時に正常に受信した通信データに基づいて演算を行うようにすればよい。また、受信制御回路２４２は、通信データの正常受信終了後の任意のタイミングでボーレートジェネレータ２２０に対してタイミング信号２２１の出力の停止を指示する信号を出力し、ボーレートジェネレータ２２０は、その信号の出力に応じてタイミング信号２２１の出力を停止させるようにすればよい。そして、ボーレートジェネレータ２２０は、再度、スタートビット検出部２４１において、スタートビットが検出されて、受信開始信号２４４の出力を受けた時に、タイミング信号２２１の出力を開始することができる。
【００８３】
＜実施の形態のメカニズムおよび効果＞
前述のように、マイクロコントローラは、シリアル通信を行う際、受信側がデータを受信する必要がある場合に限って必要最低限のクロック供給を行い、受信回路部のみを動作させ、データの受信処理が完了するまではＣＰＵを停止状態にさせることで消費電力を低減させる機能を搭載している。しかしながら、この機能の使用時は受信側のＣＰＵは停止しており、シリアル通信中にボーレート誤差が発生すると、その検出自体ができない。その結果、ボーレート誤差が補正されずにデータの再送信を繰り返すこととなり、正常にシリアル通信が実行できず、受信側のＣＰＵが復帰不可能な状態に陥る。そこで、本実施の形態を適用すると、上記で述べた動作により送信側のＣＰＵがボーレート誤差による異常受信を検出することが可能となる。検出後は、送信側のＣＰＵがボーレート補正を行うことで正常なシリアル通信が可能となり、ＣＰＵが復帰不可能な状態を回避させることができる。
【００８４】
すなわち、本実施の形態のシリアル通信システム３００は、データ送信装置１００とデータ受信装置２００におけるボーレートの誤差によるデータ転送の異常を、データ送信装置１００において、ＣＰＵ１３０が、パケット送信部１１０がストップビットを送信したタイミングで、データ受信装置２００からフィードバックされる返信信号（自動応答回路２５０の出力）のレベルを読み出して判定する。そのため、データ受信装置２００のＣＰＵ２３０を停止した状態で、且つ受信データの返送なしにシリアル通信の成否の判定を行うことが可能となり、消費電力を低減することができる。
【００８５】
更に、本実施の形態は、上述の如くデータ送信装置１００において、通信データの受信終了タイミングのみでレベルが変化してフィードバックされる返信信号のレベルを判定することのみでシリアル通信の成否判定を行える。そのため、特許文献１、２に開示の技術の様に、受信データそのものの返信や、それに基づいた詳細なデータ解析を実施する必要がなくなるため、その処理内容が簡易になり、その処理の実行によって消費される電力を低減することができる。また、処理内容が簡易となるため、それを実現する回路構成も簡易にすることができる。例えば、前述のように、ＳＲラッチ回路を使用しての実現が可能となる。したがって、データ送信装置１００の回路規模と消費電力も低減することができる。
【００８６】
＜実施の形態の概要構成＞
上記の実施の形態にかかるデータ通信システム３００は、その概要構成として以下の通信システム１のように記載され得る。図７を参照して、本実施の形態にかかるデータ通信システム３００の概要構成となる通信システム１について説明する。図７は、本実施の形態にかかるデータ通信システム３００の概要構成となる通信システム１の構成を示すブロック図である。
【００８７】
通信システム１は、送信装置１０及び受信装置２０を有する。送信装置１０は、データを送信する。受信装置２０は、送信装置から送信されたデータを受信する。送信装置１０は、返信信号取得部１１及び正常受信判定部１２を有する。受信装置２０は、受信終了検出部２１及び返信信号送信部２２を有する。
【００８８】
受信終了検出部２１は、受信装置２０においてデータの受信タイミングを規定するクロック信号に基づいて、データの受信終了タイミングを判定する。すなわち、受信終了検出部２１は、受信制御回路２４２に対応する。返信信号送信部２２は、受信終了検出部２１が判定した受信終了タイミングで信号レベルを変化させて返信信号を送信装置１０に送信する。すなわち、返信信号送信部２２は、自動応答回路２５０に対応する。また、受信装置２０においてデータの受信タイミングを規定するクロック信号は、タイミング信号２２１に対応する。
【００８９】
返信信号取得部１１は、送信装置１０においてデータの送信タイミングを規定するクロック信号に基づいて、受信終了タイミング前後のそれぞれにおいて、受信装置２０から送信された返信信号の信号レベルを取得する。正常受信判定部１２は、返信信号取得部１１が取得した受信終了タイミング前後における返信信号の信号レベルに変化があるか否かによって、受信装置２０においてデータが正常に受信されたか否かを判定する。すなわち、返信信号取得部１１及び正常受信判定部１２は、ＣＰＵ１３０に対応する。また、送信装置１０においてデータの送信タイミングを規定するクロック信号は、タイミング信号１２１に対応する。
【００９０】
このように、本実施の形態では、受信装置２０は、受信装置２０のクロック信号に基づいて検出した受信終了タイミングで信号レベルを変化させた返信信号を送信装置１０に送信し、送信装置１０は、送信装置１０のクロック信号に基づいた受信終了タイミングで返信信号の信号レベルが変化しているかを判定するようにしている。これによれば、送信装置１０と受信装置２０との間でのクロック信号の誤差（ボーレート誤差）を、信号レベルの変化の態様によって検出することが可能となる。また、受信装置２０では、受信終了タイミングで信号レベルを変化させ、送信装置１０では、受信終了タイミングで返信信号の信号レベルが変化しているかを判定する、といった簡易な処理で実現可能であるため、消費電力を低減することができる。
【００９１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、以下に説明するように変更するようにしてもよい。
【００９２】
例えば、送信データのビット数は、上記の実施の形態において例示したビット数に限られない。例えば、ストップビットを、２ビットではなく、１ビット又は１．５ビット等の他のビット数にしてもよい。
【００９３】
上記の実施の形態では、通信データの受信が終了したとしてボーレート誤差を判定するタイミングを、スタートビットの開始から１０ビットをタイミング信号１２１、２２１によってカウントしたタイミング（保持タイミング（Ｉ）及び（Ｊ）の間のタイミング）としたが、このタイミングに限られない。具体的には、このタイミングは、データ受信装置２００の自動応答回路２５０において返信信号のレベルをＨｉｇｈレベルに変化させ、かつ、データ送信装置１００のＣＰＵ１３０において前後で返信信号のレベルを取得していたタイミングのことである。例えば、このタイミングは、スタートビットの開始から９ビットをカウントしたタイミング（保持タイミング（Ｉ）の０．５ビット前のタイミング）としてもよく、スタートビットの開始から１１ビットをカウントしたタイミング（保持タイミング（Ｊ）の０．５ビット後のタイミング）としてもよい。このようにしても、通信データの受信終了後のタイミングでボーレート誤差を判定することになるため、通信データの正常受信を保証することができるからである。
【００９４】
また、この場合、受信制御回路２４２は、ＣＰＵ２３０に出力する受信終了信号２４５とは別に、上記の判定タイミングを通知する受信終了信号を、スタートビットの開始から９ビット又は１１ビットをカウントしたタイミングで自動応答回路２５０に出力することで、このタイミングで返信信号のレベルを変化させるようにしてもよい。
【００９５】
しかしながら、好ましくは、上記の実施の形態のように、自動応答回路２５０も、ＣＰＵ２３０に出力される受信終了信号２４５に基づいて、通信データの受信終了に応じた判定タイミングを認識するようにするとよい。そのようにすることで、ＣＰＵ２３０による通信データの演算処理開始契機となる受信終了信号２４５を流用して、返信信号のレベルを変化させることができるからである。これによれば、回路規模と消費電力を低減することができる。
【００９６】
また、これについては、通信データの受信開始時における返信信号のレベルをＬｏｗレベルに変化させるタイミングにも同様のことが言える。例えば、このタイミングも、スタートビットを検出してから１ビットをタイミング信号２２１によってカウントしたタイミング（スタートビットの終了タイミング）としてもよい。そして、この場合に、スタートビット検出部２４１は、ボーレートジェネレータ２２０に出力される受信開始信号２４４とは別に、上記の返信信号のレベルの変化タイミングを通知する受信開始信号を、スタートビットの検出から１ビットをカウントしたタイミングで自動応答回路２５０に出力することで、このタイミングで返信信号のレベルを変化させるようにしてもよい。
【００９７】
しかしながら、好ましくは、上記の実施の形態のように、自動応答回路２５０も、ボーレートジェネレータ２２０に出力される受信開始信号２４４に基づいて、返信信号のレベルを変化させるタイミングを認識するようにするとよい。そのようにすることで、ボーレートジェネレータ２２０によるタイミング信号２２１の出力開始契機となる受信開始信号２４４を流用して、返信信号のレベルを変化させることができるからである。これによれば、回路規模と消費電力を低減することができる。
【００９８】
また、上記の実施の形態では、自動応答回路２５０が、受信開始信号２４４の出力に応じて、返信信号をＬｏｗレベルに変更し、受信終了信号２４５の出力に応じて、返信信号をＨｉｇｈレベルに変更するようにしているが、これに限られない。自動応答回路２５０は、受信開始信号２４４の出力に応じて、返信信号をＨｉｇｈレベルに変更し、受信終了信号２４５の出力に応じて、返信信号をＬｏｗレベルに変更するようにしてもよい。すなわち、上記の実施の形態では、ＳＲラッチ回路である自動応答回路２５０が、リセット信号として受信開始信号２４４の出力を受け、セット信号として受信終了信号２４５の出力を受けるようにしているが、リセット信号として受信終了信号２４５の出力を受け、セット信号として受信開始信号２４４の出力を受けるようにしてもよい。
【００９９】
なお、この場合は、データ送信装置１００のＣＰＵ１３０は、返信信号のレベルがＨｉｇｈレベルで一致している場合、ボーレート値をより小さくなるように変更し、返信信号のレベルがＬｏｗレベルで一致している場合、ボーレート値をより大きくなるように変更することになる。
【０１００】
また、上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得る。
【０１０１】
（付記１）
データを送信する送信装置と、前記送信装置から送信されたデータを受信する受信装置との間における通信方法であって、
前記送信装置が、前記送信装置において前記データの送信タイミングを規定する送信側クロック信号に基づいて、前記データの受信終了タイミング前において、前記受信装置から送信された返信信号の信号レベルを取得するステップと、
前記受信装置が、前記受信装置において前記データの受信タイミングを規定する受信側クロック信号に基づいて、前記受信終了タイミングを検出するステップと、
前記受信装置が、前記検出した受信終了タイミングで前記送信装置に送信する返信信号の信号レベルを変化させるステップと、
前記送信装置が、前記送信側クロック信号に基づいて、前記受信終了タイミング後において、前記受信装置から送信された返信信号の信号レベルを取得するステップと、
前記送信装置が、前記取得した前記受信終了タイミング前後における前記返信信号の信号レベルに変化があるか否かによって、前記受信装置において前記データが正常に受信されたか否かを判定するステップと、
を備えたデータ伝送方法。
【符号の説明】
【０１０２】
１        通信システム
１０        送信装置
１１        返信信号取得部
１２        正常受信判定部
２０        受信装置
２１        受信終了検出部
２２        返信信号送信部
１００        データ送信装置
１１０        パケット送信部
１１１        送信制御回路
１１２        送信レジスタ
１２０、２２０    ボーレートジェネレータ
１２１、２２１    タイミング信号
１３０、２３０    ＣＰＵ
１４０        ポートレジスタ
１６０、２６０    送信端子ＴＸ
１７０、２７０    受信端子ＲＸ
２００        データ受信装置
２４０        パケット受信部
２４１        スタートビット検出部
２４２        受信制御回路
２４３        受信レジスタ
２４４        受信開始信号
２４５        受信終了信号
２５０        自動応答回路
３００        シリアル通信システム
【図１】
2014014033.tif 000003
【図２】
2014014033.tif 000004
【図３】
2014014033.tif 000005
【図４】
2014014033.tif 000006
【図５Ａ】
2014014033.tif 000007
【図５Ｂ】
2014014033.tif 000008
【図６】
2014014033.tif 000009
【図７】
2014014033.tif 000010