(57)【要約】【課題】エッチングによる接触抵抗の増大を抑制可能な電極をＧａＮ系のＮ型半導体層に形成する。【解決手段】半導体装置の製造方法は、（ａ）  窒化ガリウム（ＧａＮ）から主に成るＮ型半導体層を形成する工程と；（ｂ）  Ｎ型半導体層に電極を形成する工程とを備える。工程（ｂ）は、（ｂ１）  第１の金属層をＮ型半導体層に形成する工程と；（ｂ２）  第２の金属層を第１の金属層に積層する工程と；（ｂ３）  第３の金属層を前記第２の金属層に積層する工程であって、第２の金属層の厚みＴ２と第３の金属層の厚みＴ３との関係がＴ２／Ｔ３＜１０を満たすように第３の金属層を形成する工程と；（ｂ４）  第１の金属層と第２の金属層と第３の金属層とを焼成することによって、電極を形成する工程とを含む。【選択図】図２
2014143291.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ型半導体層を備える半導体装置を製造する、半導体装置の製造方法であって、
（ａ）  窒化ガリウム（ＧａＮ）から主に成る前記Ｎ型半導体層を形成する工程と、
（ｂ）  前記Ｎ型半導体層に電極を形成する工程と
を備え、
前記工程（ｂ）は、
（ｂ１）  第１の金属層を前記Ｎ型半導体層に形成する工程と、
（ｂ２）  第２の金属層を前記第１の金属層に積層する工程と、
（ｂ３）  第３の金属層を前記第２の金属層に積層する工程であって、前記第２の金属層の厚みＴ２と前記第３の金属層の厚みＴ３との関係がＴ２／Ｔ３＜１０を満たすように前記第３の金属層を形成する工程と、
（ｂ４）  前記第１の金属層と前記第２の金属層と前記第３の金属層とを焼成することによって、前記電極を形成する工程と
を含む、半導体装置の製造方法。
【請求項２】
前記工程（ｂ３）は、Ｔ２／Ｔ３≦６を満たすように前記第３の金属層を形成する工程である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｂ３）は、Ｔ２／Ｔ３≦４を満たすように前記第３の金属層を形成する工程である、請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｂ１）は、チタン（Ｔｉ）とバナジウム（Ｖ）との少なくとも１つの金属または合金から成る前記第１の金属層を、前記Ｎ型半導体層に形成する工程である、請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ２）は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から成る前記第２の金属層を、前記第１の金属層に積層する工程である、請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｂ３）は、パラジウム（Ｐｄ）と白金（ＰＴ）とモリブデン（Ｍｏ）との少なくとも１つの金属または合金から成る前記第３の金属層を、前記第２の金属層に積層する工程である、請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記工程（ｂ１）は、前記第１の金属層の厚みが５ｎｍ以上になるように前記第１の金属層を形成する工程である、請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｂ２）は、前記厚みＴ２が１００ｎｍ以上になるように前記第２の金属層を形成する工程である、請求項１から請求項７までのいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｂ４）は、１分から１０分までの間、前記第１の金属層と前記第２の金属層と前記第３の金属層とを焼成することによって、前記電極を形成する工程である、請求項１から請求項８までのいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｂ４）は、窒素（Ｎ2）から主に成る４５０〜７００℃の雰囲気ガスを用いて、前記第１の金属層と前記第２の金属層と前記第３の金属層とを焼成することによって、前記電極を形成する工程である、請求項１から請求項９までのいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
請求項１から請求項１０までのいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体デバイス、半導体素子）としては、窒化ガリウム（ＧａＮ）系の半導体装置が知られている。ＧａＮ系の半導体装置の構造として、オーミック性を有する電極（オーミック電極）をＮ型半導体層に設けた構造がある。一般的に、半導体層に形成されるオーミック電極には、半導体層に対する密着性を確保しつつ接触抵抗（コンタクト抵抗）を抑制することが要求される。
【０００３】
特許文献１には、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した電極を、ＧａＮ系のＮ型半導体層に設けることが記載されている。特許文献２，３には、酸およびアルカリによる腐食に対する電極の耐性を向上させるために、３つの金属層を積層した電極を、ＧａＮ系のＮ型半導体層に設けることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−４５８６７号公報
【特許文献２】特開２０１０−２１２４０６号公報
【特許文献３】特開２０１１−２３８８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１におけるＮ型半導体層の電極では、電極の表層のＡｌがドライエッチングおよびウェットエッチングに対する十分な耐性を有しないため、半導体装置の製造工程の１つであるエッチングによって電極が損傷または剥離するという問題があった。特許文献２，３におけるＮ型半導体層の電極では、エッチングによって電極の接触抵抗が増大する場合があった。
【０００６】
そのため、エッチングによる接触抵抗の増大を抑制可能な電極をＧａＮ系のＮ型半導体層に形成可能な技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００８】
（１）本発明の一形態によれば、Ｎ型半導体層を備える半導体装置を製造する、半導体装置の製造方法が提供される。この半導体装置の製造方法は、（ａ）  窒化ガリウム（ＧａＮ）から主に成る前記Ｎ型半導体層を形成する工程と；（ｂ）  前記Ｎ型半導体層に電極を形成する工程とを備え、前記工程（ｂ）は、（ｂ１）  第１の金属層を前記Ｎ型半導体層に形成する工程と；（ｂ２）  第２の金属層を前記第１の金属層に積層する工程と；（ｂ３）  第３の金属層を前記第２の金属層に積層する工程であって、前記第２の金属層の厚みＴ２と前記第３の金属層の厚みＴ３との関係がＴ２／Ｔ３＜１０を満たすように前記第３の金属層を形成する工程と；（ｂ４）  前記第１の金属層と前記第２の金属層と前記第３の金属層とを焼成することによって、前記電極を形成する工程とを含む。この形態によれば、エッチングによる接触抵抗の増大を抑制可能な電極をＮ型半導体層に形成できる。その結果、半導体装置を製造する工程の自由度を向上できる。
【０００９】
（２）上記形態の半導体装置の製造方法において、前記工程（ｂ３）は、Ｔ２／Ｔ３≦６を満たすように前記第３の金属層を形成する工程であってもよい。この形態によれば、エッチング工程による接触抵抗の増大をいっそう抑制可能な電極を形成できる。
【００１０】
（３）上記形態の半導体装置の製造方法において、前記工程（ｂ３）は、Ｔ２／Ｔ３≦４を満たすように前記第３の金属層を形成する工程であってもよい。この形態によれば、エッチング工程による接触抵抗の増大をいっそう抑制可能な電極を形成できる。
【００１１】
（４）上記形態の半導体装置の製造方法において、前記工程（ｂ１）は、チタン（Ｔｉ）とバナジウム（Ｖ）との少なくとも１つの金属または合金から成る前記第１の金属層を、前記Ｎ型半導体層に形成する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１２】
（５）上記形態の半導体装置の製造方法において、前記工程（ｂ２）は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から成る前記第２の金属層を、前記第１の金属層に積層する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１３】
（６）上記形態の半導体装置の製造方法において、前記工程（ｂ３）は、パラジウム（Ｐｄ）と白金（ＰＴ）とモリブデン（Ｍｏ）との少なくとも１つの金属または合金から成る前記第３の金属層を、前記第２の金属層に積層する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１４】
（７）上記形態の半導体装置の製造方法において、前記工程（ｂ１）は、前記第１の金属層の厚みが５ｎｍ以上になるように前記第１の金属層を形成する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１５】
（８）上記形態の半導体装置の製造方法において、前記工程（ｂ２）は、前記厚みＴ２が１００ｎｍ以上になるように前記第２の金属層を形成する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１６】
（９）上記形態の半導体装置の製造方法において、前記工程（ｂ４）は、１分から１０分までの間、前記第１の金属層と前記第２の金属層と前記第３の金属層とを焼成することによって、前記電極を形成する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１７】
（１０）上記形態の半導体装置の製造方法において、前記工程（ｂ４）は、窒素（Ｎ2）から主に成る４５０〜７００℃の雰囲気ガスを用いて、前記第１の金属層と前記第２の金属層と前記第３の金属層とを焼成することによって、前記電極を形成する工程であってもよい。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１８】
（１１）本発明の一形態によれば、上記形態の半導体装置の製造方法を用いて製造された半導体装置が提供される。この形態によれば、電極のオーミック性を十分に確保することができる。
【００１９】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上記形態の半導体装置を備える電気機器、上記形態の半導体装置を製造する装置などの形態で実現することができる。
【発明の効果】
【００２０】
本願発明によれば、エッチングによる接触抵抗の増大を抑制可能な電極を形成できる。その結果、半導体装置を製造する工程の自由度を向上できる。
【図面の簡単な説明】
【００２１】
【図１】半導体装置の構成を模式的に示す断面図である。
【図２】半導体装置の製造方法を示す工程図である。
【図３】Ｎ型半導体層に形成される電極の中間品を示す説明図である。
【図４】ドライエッチングによる接触抵抗の増加に膜厚比が及ぼす影響を評価した結果を示すグラフである。
【図５】ウェットエッチングによる接触抵抗の増加に膜厚比Ｔが及ぼす影響を評価した結果を示すグラフである。
【図６】焼成時間が電極の接触抵抗に及ぼす影響を評価した結果を示すグラフである。
【図７】焼成温度が電極の接触抵抗に及ぼす影響を評価した結果を示すグラフである。
【発明を実施するための形態】
【００２２】
Ａ．実施形態：
Ａ１．半導体装置の構成：
図１は、半導体装置１０の構成を模式的に示す断面図である。半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、トレンチ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。
【００２３】
半導体装置１０は、基板１１０と、Ｎ型半導体層１２０と、Ｐ型半導体層１３０と、Ｎ型半導体層１４０とを備える。半導体装置１０は、ＮＰＮ型の半導体装置であり、Ｎ型半導体層１２０と、Ｐ型半導体層１３０と、Ｎ型半導体層１４０とが順に接合した構造を有する。
【００２４】
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、基板１１０に対してＮ型半導体層１２０が積層する積層方向に沿った軸である。Ｘ軸に沿ったＸ軸方向のうち、＋Ｘ軸方向は、基板１１０からＮ型半導体層１２０に向かう方向であり、−Ｘ軸方向は、＋Ｘ軸方向に対向する方向である。
【００２５】
図１のＸＹＺ軸のうち、Ｙ軸およびＺ軸は、Ｘ軸に直交するとともに相互に直交する軸である。Ｙ軸に沿ったＹ軸方向のうち、＋Ｙ軸方向は、図１の紙面左から紙面右に向かう方向であり、−Ｙ軸方向は、＋Ｙ軸方向に対向する方向である。Ｚ軸に沿ったＺ軸方向のうち、＋Ｚ軸方向は、図１の紙面手前から紙面奥に向かう方向であり、−Ｚ軸方向は、＋Ｚ軸方向に対向する方向である。
【００２６】
半導体装置１０の基板１１０は、Ｙ軸およびＺ軸に沿って広がる板状をなす。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成るとともに、Ｎ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。
【００２７】
基板１１０は、界面１１１と、界面１１２とを有する。基板１１０の界面１１１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。基板１１０の界面１１２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１１１に背向する。界面１１２は、Ｎ型半導体層１２０に隣接する。
【００２８】
本実施形態では、基板１１０の界面１１１には、ドレイン電極とも呼ばれる電極２１０が形成されている。本実施形態では、電極２１０は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した電極である。
【００２９】
半導体装置１０におけるＮ型半導体層１２０は、基板１１０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。Ｎ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成るとともに、ケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層１２０は、「ｎ-−ＧａＮ」とも呼ばれる。
【００３０】
Ｎ型半導体層１２０は、界面１２１と、界面１２２とを有する。Ｎ型半導体層１２０における界面１２１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１２１は、基板１１０に隣接する。Ｎ型半導体層１２０における界面１２２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１２１に背向する。界面１２２は、Ｐ型半導体層１３０に隣接する。
【００３１】
半導体装置１０のＰ型半導体層１３０は、Ｎ型半導体層１２０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。Ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主に成るとともに、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層１３０は、「ｐ−ＧａＮ」とも呼ばれる。
【００３２】
Ｐ型半導体層１３０は、界面１３１と、界面１３２とを有する。Ｐ型半導体層１３０の界面１３１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１３１は、Ｎ型半導体層１２０に隣接する。Ｐ型半導体層１３０の界面１３２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１３１に背向する。界面１３２におけるＮ型半導体層１４０に隣接する部位と、Ｎ型半導体層１４０に隣接しない部位との間は、平坦であってもよいし、段状であってもよい。
【００３３】
本実施形態では、Ｐ型半導体層１３０の界面１３２には、Ｎ型半導体層１４０よりも＋Ｙ軸方向側に、Ｐボディ電極とも呼ばれる電極２３０が形成されている。本実施形態では、電極２３０は、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した電極である。
【００３４】
半導体装置１０におけるＮ型半導体層１４０は、Ｐ型半導体層１３０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。Ｎ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主に成るとともに、Ｎ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層１４０は、「ｎ+−ＧａＮ」とも呼ばれる。
【００３５】
Ｎ型半導体層１４０は、界面１４１と、界面１４２と、界面１４３とを有する。Ｎ型半導体層１４０における界面１４１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１４１は、Ｐ型半導体層１３０に隣接する。Ｎ型半導体層１４０における界面１４２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１４１に背向する。Ｎ型半導体層１４０における界面１４３は、Ｘ軸およびＺ軸に平行かつ＋Ｙ軸方向を向いた面である。界面１４３は、Ｐ型半導体層１３０の界面１３２と、Ｎ型半導体層１４０の界面１４２との間を繋ぐ面である。
【００３６】
Ｎ型半導体層１４０の界面１４２には、ソース電極とも呼ばれる電極２４０が形成されている。電極２４０は、Ｎ型半導体層１４０の界面１４２に対して、順に、チタン（Ｔｉ）から成る第１の金属層と、アルミニウム（Ａｌ）から成る第２の金属層と、パラジウム（Ｐｄ）から成る第３の金属層と、を積層した後、これらの金属層を焼成することによって形成される。電極２４０は、第１の成分であるチタン（Ｔｉ）と、第２の成分であるアルミニウム（Ａｌ）と、第３の成分であるパラジウム（Ｐｄ）とが相互に拡散した構造を有する。
【００３７】
本実施形態では、Ｎ型半導体層１２０とＰ型半導体層１３０との各表面にわたって絶縁膜３３０が形成され、Ｎ型半導体層１２０とＰ型半導体層１３０とＮ型半導体層１４０との各表面にわたって絶縁膜３４０が形成されている。本実施形態では、絶縁膜３３０，３４０は、二酸化ケイ素（ＳｉＯ2）から成る層である。
【００３８】
本実施形態では、ゲート電極とも呼ばれる電極２５０が、Ｎ型半導体層１２０とＰ型半導体層１３０とＮ型半導体層１４０との各表面にわたって、絶縁膜３４０を間に挟む状態で形成されている。本実施形態では、電極２５０は、アルミニウム（Ａｌ）から主に成る電極である。
【００３９】
Ａ２．半導体装置の製造方法：
図２は、半導体装置１０の製造方法を示す工程図である。図３は、Ｎ型半導体層１４０に形成される電極２４０の中間品２４０ｓを示す説明図である。
【００４０】
半導体装置１０を製造する際には、まず、製造者は、基板１１０上にＮ型半導体層１２０とＰ型半導体層１３０とＮ型半導体層１４０とが形成された半導体装置１０の中間製品を用意する（工程Ｐ１２０）。本実施形態では、製造者は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、有機金属気相成長法）装置を用いた結晶成長によって、基板１１０上にＮ型半導体層１２０とＰ型半導体層１３０とＮ型半導体層１４０とを順に形成する。
【００４１】
半導体装置１０の中間製品を用意した後（工程Ｐ１２０）、製造者は、半導体装置１０の中間製品における＋Ｘ軸方向を向く面にフォトレジストを塗布する（工程Ｐ１３０）。
【００４２】
フォトレジストを塗布した後（工程Ｐ１３０）、製造者は、電極２４０のパターンが形成されたフォトマスクを用いたフォトリソグラフィによって、電極２４０に対応する開口部をフォトレジストに形成する（工程Ｐ１４０）。
【００４３】
フォトリソグラフィの後（工程Ｐ１４０）、製造者は、半導体装置１０の中間製品におけるフォトレジストが形成された側の面に対して、第１の金属層２４１を蒸着によって形成する（工程Ｐ１５２）。これによって、フォトレジストの開口部から露出した界面１４２に第１の金属層２４１が形成される。
【００４４】
第１の金属層２４１は、チタン（Ｔｉ）とバナジウム（Ｖ）との少なくとも１つの金属または合金から主になる金属層であることが好ましく、本実施形態では、Ｔｉから成る金属層である。第１の金属層２４１の厚みＴ１は、５〜５０ｎｍ（ナノメートル）であることが好ましく、本実施形態では、１７．５ｎｍである。他の実施形態では、厚みＴ１は、５０ｎｍ以上であってもよい。
【００４５】
第１の金属層２４１の形成に続いて（工程Ｐ１５２）、製造者は、半導体装置１０の中間製品における第１の金属層２４１が形成された側の面に対して、第２の金属層２４２を蒸着によって形成する（工程Ｐ１５４）。これによって、フォトレジストの開口部から露出した界面１４２に形成された第１の金属層２４１の上に、第２の金属層２４２が積層される。
【００４６】
第２の金属層２４２は、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）を含有する合金から成る金属層であることが好ましく、本実施形態では、Ａｌから成る金属層である。第２の金属層２４２の厚みＴ２は、１００〜３００ｎｍであることが好ましく、本実施形態では、２００ｎｍである。他の実施形態では、厚みＴ２は、３００ｎｍ以上であってもよい。
【００４７】
第２の金属層２４２の形成に続いて（工程Ｐ１５４）、製造者は、半導体装置１０の中間製品における第２の金属層２４２が形成された側の面に対して、第３の金属層２４３を蒸着によって形成する（工程Ｐ１５６）。これによって、フォトレジストの開口部から露出した界面１４２に形成された第２の金属層２４２の上に、第３の金属層２４３が積層される。
【００４８】
第３の金属層２４３は、パラジウム（Ｐｄ）と白金（ＰＴ）とモリブデン（Ｍｏ）との少なくとも１つの金属または合金から成る金属層であることが好ましく、本実施形態では、Ｐｄから成る金属層である。
【００４９】
第３の金属層２４３の厚みＴ３は、第２の金属層２４２の厚みＴ２に対して、Ｔ２／Ｔ３≦６を満たすことが好ましく、Ｔ２／Ｔ３≦４を満たすことがさらに好ましく、Ｔ２／Ｔ３≦２を満たすことがいっそう好ましい。本実施形態では、厚みＴ３は、５０ｎｍであり、２００ｎｍの厚みＴ２に対して、Ｔ２／Ｔ３＝４である。
【００５０】
第３の金属層２４３を形成した後（工程Ｐ１５６）、製造者は、半導体装置１０の中間製品からフォトレジストを除去する（工程Ｐ１６０）。これによって、図３に示すように、電極２４０の中間品２４０ｓが、Ｎ型半導体層１４０の界面１４２に形成される。中間品２４０ｓは、第１の金属層２４１と、第２の金属層２４２と、第３の金属層２４３とを備える。
【００５１】
フォトレジストを除去した後（工程Ｐ１６０）、製造者は、焼成装置を用いて半導体装置１０の中間製品を加熱処理し、第１の金属層２４１と第２の金属層２４２と第３の金属層２４３とを焼成することによって、中間品２４０ｓから電極２４０を形成する（工程Ｐ１７０）。本実施形態では、工程Ｐ１７０の加熱処理に用いられる雰囲気ガスは、窒素（Ｎ2）から主になり、酸素（Ｏ2）を含有してもよい。
【００５２】
工程Ｐ１７０の加熱処理を実施する時間（焼成時間）は、１分から１０分までの間であることが好ましく、本実施形態では、５分間である。
【００５３】
工程Ｐ１７０の加熱処理に用いられる雰囲気ガスの温度（焼成温度）は、４５０〜７００℃であることが好ましく、５００〜６５０℃であることがいっそう好ましい。本実施形態では、工程Ｐ１７０における焼成温度は、５５０℃である。
【００５４】
本実施形態では、電極２４０を形成した後（工程Ｐ１７０）、製造者は、電極２１０，２３０，２５０と、絶縁膜３３０，３４０とを形成する。これによって、半導体装置１０が完成する。
【００５５】
本実施形態では、電極２４０を形成した後（工程Ｐ１７０）、製造者は、半導体装置１０の中間製品における＋Ｘ軸方向側の全域に、ＳｉＯ2から成る膜を形成する。その後、製造者は、ＳｉＯ2から成る膜の全域に、Ａｌから成る膜を形成する。その後、製造者は、ドライエッチングおよびウェットエッチングによって、電極２４０の上から、ＳｉＯ2から成る膜とＡｌから成る膜とを除去する。これによって、電極２５０および絶縁膜３３０，３４０が形成される。他の実施形態では、製造者は、ＳｉＯ2から成る膜とＡｌから成る膜とを除去するドライエッチングおよびウェットエッチングの後に、焼成（工程Ｐ１７０）を実施してもよい。
Ａ３．電極の評価試験：
図４は、ドライエッチングによる接触抵抗の増加に膜厚比Ｔ２／Ｔ３が及ぼす影響を評価した結果を示すグラフである。図４の評価試験では、発明者は、膜厚比Ｔ２／Ｔ３が異なる複数の試料を用意し、ドライエッチングの前後で電極２４０の接触抵抗を測定した。これによって、発明者は、膜厚比Ｔ２／Ｔ３と、ドライエッチングによる接触抵抗の増加率との関係を確認した。
【００５６】
図４の評価試験では、各試料の膜厚比Ｔ２／Ｔ３は、第３の金属層２４３の厚みＴ３を変更することによって調整される。図４の評価試験で実施されるドライエッチングは、Ｃｌ2およびＢＣｌ3を利用したドライエッチングと、Ｃｌ2およびＳｉＣｌ4を利用したドライエッチングとの２つの態様である。
【００５７】
図４のグラフでは、横軸は、膜厚比Ｔ２／Ｔ３を示し、縦軸は、ドライエッチングによる接触抵抗の増加率を、対数目盛を用いて示す。図４の結果によれば、ドライエッチングによる接触抵抗の増加率を抑制する観点から、第３の金属層２４３の厚みＴ３は、第２の金属層２４２の厚みＴ２に対して、Ｔ２／Ｔ３＜１０を満たすことが好ましく、Ｔ２／Ｔ３≦６を満たすことがさらに好ましく、Ｔ２／Ｔ３≦４を満たすことがいっそう好ましい。
【００５８】
図５は、ウェットエッチングによる接触抵抗の増加に膜厚比Ｔ２／Ｔ３が及ぼす影響を評価した結果を示すグラフである。図５の評価試験では、発明者は、膜厚比Ｔ２／Ｔ３が異なる複数の試料を用意し、ウェットエッチングの前後で電極２４０の接触抵抗を測定した。これによって、発明者は、膜厚比Ｔ２／Ｔ３と、ウェットエッチングによる接触抵抗の増加率との関係を確認した。
【００５９】
図５の評価試験では、各試料の膜厚比Ｔ２／Ｔ３は、第３の金属層２４３の厚みＴ３を変更することによって調整される。図５の評価試験で実施されるウェットエッチングは、バッファードフッ酸（ＢＨＦ）を利用した３０秒間のウェットエッチングを１回実施する態様と、ＢＨＦを利用した３０秒間のウェットエッチングを２回実施する態様との２つの態様である。
【００６０】
図５のグラフでは、横軸は、膜厚比Ｔ２／Ｔ３を示し、縦軸は、ウェットエッチングによる接触抵抗の増加率を、対数目盛を用いて示す。
【００６１】
図５の結果によれば、ウェットエッチングによる接触抵抗の増加率を抑制する観点から、第３の金属層２４３の厚みＴ３は、第２の金属層２４２の厚みＴ２に対して、Ｔ２／Ｔ３＜１０を満たすことが好ましく、Ｔ２／Ｔ３≦６を満たすことがさらに好ましく、Ｔ２／Ｔ３≦４を満たすことがいっそう好ましい。
【００６２】
図６は、焼成時間が電極２４０の接触抵抗に及ぼす影響を評価した結果を示すグラフである。図６の評価試験では、発明者は、焼成時間を変えて焼成した電極２４０を備える６系統の試料を用意し、各試料の接触抵抗を測定した。図６の評価試験における各試料の電極２４０は、Ｔｉから成る第１の金属層２４１と、Ａｌから成る第２の金属層２４２と、Ｐｄから成る第３の金属層２４３とを備える中間品２４０ｓから作製される。図６の評価試験では、発明者は、Ｔｉから成る金属層にＡｌから成る金属層が積層された電極を備える試料についても、同様に、接触抵抗を測定した。
【００６３】
図６のグラフでは、横軸は、電極の焼成時間を示し、縦軸は、対数目盛を用いて、電極の接触抵抗を示す。図６の結果によれば、オーミック性を確保する観点から、電極２４０の焼成時間は、１〜１０分が好ましく、２〜５分がいっそう好ましい。
【００６４】
図７は、焼成温度が電極２４０の接触抵抗に及ぼす影響を評価した結果を示すグラフである。図７の評価試験では、発明者は、焼成温度を変えて焼成した電極２４０を備える６系統の試料を用意し、各試料の接触抵抗を測定した。図７の評価試験における各試料の電極２４０は、Ｔｉから成る第１の金属層２４１と、Ａｌから成る第２の金属層２４２と、Ｐｄから成る第３の金属層２４３とを備える中間品２４０ｓから作製される。図７の評価試験では、発明者は、Ｔｉから成る金属層にＡｌから成る金属層が積層された電極を備える試料についても、同様に、接触抵抗を測定した。
【００６５】
図７のグラフでは、横軸は、電極の焼成温度を示し、縦軸は、対数目盛を用いて、電極の接触抵抗を示す。図７の結果によれば、オーミック性を確保する観点から、電極２４０の焼成温度は、４５０〜７００℃が好ましく、５５０〜６００℃がいっそう好ましい。
【００６６】
Ａ４．効果：
以上説明した実施形態によれば、エッチングによる接触抵抗の増大を抑制可能な電極２４０をＮ型半導体層１４０に形成できる。その結果、半導体装置１０を製造する工程の自由度を向上できる。
【００６７】
Ｂ．他の実施形態：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【００６８】
例えば、上述の実施形態における電極２４０は、ＧＡＮ系のＮ型半導体層に電極を設けた構造を有する他の半導体装置に適用されてもよい。
【００６９】
上述の実施形態において、基板とＮ型半導体層と間に真性半導体層（アンドープ半導体層）が形成されてもよいし、Ｎ型半導体層とＰ型半導体層との間に真性半導体層が形成されてもよい。
【００７０】
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア、炭化ケイ素（ＳｉＣ）などであってもよい。
【００７１】
上述の実施形態において、基板とＮ型半導体層とに含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
【００７２】
上述の実施形態において、Ｐ型半導体層に含まれるアクセプタは、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
【００７３】
上述の実施形態において、絶縁膜は、窒化ケイ素（ＳｉＮ）、窒化酸化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化酸化アルミニウム（ＡｌＯＮ）、二酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、五酸化タンタル（Ｔａ2Ｏ5）、五酸化ニオブ（Ｎｂ2Ｏ5）、二酸化ハフニウム（ＨｆＯ2）、窒化アルミニウム（ＡｌＮ）などから成る層であってもよい。
【００７４】
半導体装置１０を製造する際、製造者は、電極２１０を形成する工程の少なくとも一部を、電極２４０の形成に先立って、または、電極２４０の形成と同時に行ってもよい。
【００７５】
半導体装置１０を製造する際、製造者は、電極２３０を形成する工程の少なくとも一部を、電極２４０の形成に先立って、または、電極２４０の形成と同時に行ってもよい。
【００７６】
半導体装置１０を製造する際、製造者は、電極２５０を形成する工程の少なくとも一部を、電極２４０の形成に先立って、または、電極２４０の形成と同時に行ってもよい。
【００７７】
半導体装置１０を製造する際、製造者は、絶縁膜３３０，３４０を形成する工程の少なくとも一部を、電極２４０の形成に先立って行ってもよい。
【符号の説明】
【００７８】
１０…半導体装置
１１０…基板
１１１…界面
１１２…界面
１２０…Ｎ型半導体層
１２１…界面
１２２…界面
１３０…Ｐ型半導体層
１３１…界面
１３２…界面
１４０…Ｎ型半導体層
１４１…界面
１４２…界面
１４３…界面
２１０…電極
２３０…電極
２４０…電極
２４０ｓ…中間品
２４１…第１の金属層
２４２…第２の金属層
２４３…第３の金属層
２５０…電極
２６０…電極
３３０…絶縁膜
３４０…絶縁膜
【図１】
2014143291.tif 000003
【図２】
2014143291.tif 000004
【図３】
2014143291.tif 000005
【図４】
2014143291.tif 000006
【図５】
2014143291.tif 000007
【図６】
2014143291.tif 000008
【図７】
2014143291.tif 000009