(57)【要約】      （修正有）【課題】コンピュータ構成要素、マイクロプロセッサなどのＤＣ構成要素への電力の送達を制御するための方法および装置を提供する。【解決手段】電源１１９からの電圧は、インダクタ１２０によって定電流に変換され、スイッチがＯＮである場合には、スイッチ１２２によって切り変えられ、スイッチがＯＦＦである場合には、スイッチと並列した構成要素を含む回路網１４８内に流れることが可能になり、スイッチが移行された後に作用する回路網として作用する。スイッチを介した電圧は、スイッチがＯＮである場合には、約０であり、スイッチがＯＦＦである場合には、回路網の応答に依存する。この応答波形は回路網によって変形され負荷１２８にわたって電圧を形成する。負荷の伝導度が非常に小さい場合、インダククンス内に流れる電流はほとんどなく、スイッチにわたった波形に大きく影響を与えない。【選択図】図１−５
2014147282.tif 000002
【特許請求の範囲】
【請求項１】
第１の整流器素子と、
第２の整流器素子と、
重複導電整流器制御システムであって、前記第１の整流器素子および前記第２の整流器素子は、前記重複導電整流器制御システムに応答する、重複導電整流器制御システムと、
前記第１の整流器素子および前記第２の整流器素子に応答するＤＣ出力と
を備え、
前記重複導電整流器制御システムは、前記第１の整流器素子および前記第２の整流器素子のそれぞれにおいて導電角を生成するように構成された重複導電整流器制御システムを含み、前記導電角は、少なくとも約１８０度、少なくとも約３００度、低い整流器ＲＭＳ電流を生成する導電角、出力電流に比べて低い整流器ＲＭＳ電流を生成する導電角、ＤＣ出力電流の約１．３倍よりも小さい整流器ＲＭＳ電流を生成する導電角、ＤＣ出力電流の約１．４倍よりも小さい整流器ＲＭＳ電流を生成する導電角、ＤＣ出力電流の約１．５倍よりも小さい整流器ＲＭＳ電流を生成する導電角、整流器が導電状態に切り換えられる時点で各整流器上にゼロ電圧を生成する導電角からなる群から選択される、整流回路。
【請求項２】
前記重複導電整流器制御システムは、前記第１の整流器素子および前記第２の整流器素子の両方において少なくともいくつかの時刻において導電が同時に起こるように構成されている、請求項１に記載の整流回路。
【請求項３】
前記第１の整流器素子は、第１の切り換え整流器素子を含み、前記第２の整流器素子は、第２の切り換え整流器素子を含む、請求項１に記載の整流回路。
【請求項４】
前記第１の整流器素子は、第１の制御可能なダイオード素子を含み、前記第２の整流器素子は、第２の制御可能なダイオード素子を含む、請求項１に記載の整流回路。
【請求項５】
前記整流回路は、前記第１の整流器素子および前記第２の整流器素子が非導電状態にある場合に、前記第１の整流器素子および前記第２の整流器素子を高電圧にさらすように構成された高電圧応答回路をさらに備えた、請求項１に記載の整流回路。
【請求項６】
前記高電圧応答回路は、前記第１の整流器素子および前記第２の整流器素子を、ＤＣ出力電圧の少なくとも約１．４倍、ＤＣ出力電圧の少なくとも約８倍、少なくとも約１５ボルト、少なくとも約２０ボルトからなる群から選択される電圧にさらすように構成されている、請求項５に記載の整流回路。
【請求項７】
前記整流回路は、変換器をさらに備え、前記第１の整流器素子および前記第２の整流器素子は、前記変換器に応答する、請求項１に記載の整流回路。
【請求項８】
前記整流回路は、総キャパシタンスおよび変換器漏れインダクタンスをさらに備え、前記重複導電整流器制御システムは、前記第１の整流器素子および前記第２の整流器素子のそれぞれにおいて導電角を生成するように構成された重複導電整流器制御システムを含み、前記導電角および前記総キャパシタンスは、前記変換器漏れインダクタンスで調整される、請求項７に記載の整流回路。
【請求項９】
前記第１の整流器素子は、第１の切り換え整流器素子を含み、前記第２の整流器素子は、第２の切り換え整流器素子を含み、前記導電角および前記総キャパシタンスは、前記第１の整流器素子および前記第２の整流器素子のそれぞれが導電状態に切り換えられる時点で各切り換え整流器素子上にゼロ電圧を生成するように前記変換器漏れインダクタンスで調整される、請求項８に記載の整流回路。
【請求項１０】
前記整流回路は、変換器漏れインダクタンスをさらに備え、前記整流回路は、変換器漏れインダクタンスをエネルギー格納素子として積極的に利用する、請求項７に記載の整流回路。
【請求項１１】
前記整流回路は、総キャパシタンスをさらに備え、前記重複導電整流器制御システムは、前記第１の整流器素子および前記第２の整流器素子のそれぞれにおいて導電角を生成するように構成された重複導電整流器制御システムを含み、前記導電角および前記総キャパシタンスは、前記変換器漏れインダクタンスで調整される、請求項１０に記載の整流回路。
【請求項１２】
前記第１の整流器素子は、第１の切り換え整流器素子を含み、前記第２の整流器素子は、第２の切り換え整流器素子を含み、前記導電角および前記総キャパシタンスは、前記第１の整流器素子および前記第２の整流器素子のそれぞれが導電状態に切り換えられる時点で各切り換え整流器素子上にゼロ電圧を生成するように前記変換器漏れインダクタンスで調整される、請求項１１に記載の整流回路。
【請求項１３】
第１の整流器素子と、
第２の整流器素子と、
受動シヌソイド駆動システムであって、前記第１の整流器素子および前記第２の整流器素子は、前記受動シヌソイド駆動システムに応答する、受動シヌソイド駆動システムと、
前記第１の整流器素子および前記第２の整流器素子に応答するＤＣ出力と
を備え、
前記受動シヌソイド駆動システムは、高周波数シヌソイド駆動システムを含み、前記高周波数シヌソイド駆動システムは、周波数で動作する駆動システムを含み、前記周波数は、少なくとも約３００ｋＨｚよりも大きい周波数、少なくとも約５００ｋＨｚよりも大きい周波数、少なくとも約１ＭＨｚよりも大きい周波数、少なくとも約３ＭＨｚよりも大きい周波数、少なくとも約１０ＭＨｚよりも大きい周波数、少なくとも約３０ＭＨｚよりも大きい周波数、前記第１の同期整流器素子および前記第２の同期整流器素子の固有キャパシタンスで調整された周波数、上述した周波数の順列または組み合わせからなる群から選択される、整流回路。
【請求項１４】
前記整流回路は、同期整流器制御システムをさらに備え、前記第１の整流器素子および前記第２の整流器素子は、前記同期整流器制御システムに応答する、請求項１３に記載の整流回路。
【請求項１５】
前記受動シヌソイド駆動システムは、ゲート駆動変換器素子を含む、請求項１３に記載の整流回路。
【請求項１６】
前記同期整流器制御システムは、バイアス入力を含む、請求項１４に記載の整流回路。
【請求項１７】
前記バイアス入力は、ＤＣ入力を含む、請求項１６に記載の整流回路。
【請求項１８】
前記バイアス入力は、低周波数入力を含む、請求項１６に記載の整流回路。
【請求項１９】
前記第１の同期整流器素子および前記第２の同期整流器素子のそれぞれは、前記ＤＣ入力に応答する導電角を含む、請求項１７に記載の整流回路。
【請求項２０】
前記第１の同期整流器素子および前記第２の同期整流器素子のそれぞれは、前記低周波数入力に応答する導電角を含む、請求項１８に記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
（技術分野）
本発明は、低電圧および大電流を必要とする広範囲の様々な回路に電力を供給する用途に適用可能である。加えて、本発明は、急速に変化する電流を提供する能力を提供する。詳細には、本発明は、マイクロプロセッサおよび類似の回路（特に、マイクロプロセッサおよび類似の回路が２ボルト未満を必要とし、１ボルト未満を必要とするように計画される場合）に適用される。
【背景技術】
【０００２】
バック変換器のトポロジーは現在、マイクロプロセッサに電力供給する際に用いられている。２．５ボルト、１３アンペアの要件の場合、３００ｋＨｚの切換え周波数は不適切となる。実質的なステップ状の負荷変化を満たすためには、大きな出力キャパシタンスが必要となる。５０アンペアにおいてマイクロプロセッサの電圧要件が１．０ボルトに向かって移動すると、従来技術のトポロジーはますます不適切となる。電圧の降下（およびそれに伴う差動電圧公差における降下）が２．５倍になり、電流の増加が４倍になると、必要なステップ状応答を維持するためには、より大きな出力キャパシタが必要となる。しかし、このような大きなキャパシタをマイクロプロセッサ接続部の近隣に配置することは、ますます困難または不可能になってきている。加えて、このアプローチの場合、電圧が低下するにつれてコストが増大する。この問題に対するひとつの解決法として、電圧調節モジュールの周波数を増加させる方法がある。しかし、このような構成において周波数が増加すると、この波形の非共振エッジ部によって、ＦＥＴ出力キャパシタンスの連絡等の問題が生じ、切換え周波数は約１メガヘルツより大きくならなくなる。マイクロプロセッサおよび他の低電圧電子回路が開発され、適切な電力を提供するのが困難になってきているため、この状況はますます深刻になってきている。本発明は、このような必要とされる電力供給を達成するものである。本発明は、より高い周波数を可能にし、より高い電流を処理できるように構成可能である。
【０００３】
マイクロプロセッサおよび他の低電圧電子回路が開発され、適切な電力を提供するのが困難になってきているため、この状況はますます深刻になってきている。
【０００４】
上述したように、本発明は詳細には、電力供給コンピュータシステムに関する。現在、システムの内部構成要素に電力供給を行う際、スイッチモードＤＣが生成される場合が多い。これは、マイクロプロセッサの要求が高く、電力が大きく変化するような新規の設計において、特に適用性が高い。このような点は、低電圧、大電流型の電子回路の電力供給の領域に関連し得る。しかし、上述したように、本発明は、コンピューティングの分野に適用可能であり、以下の記載のほとんどは、コンピューティングのコンテキストにおいて提示される。しかし、他の実施形態がコンピューティングの分野に限定されることは全く無く、他の実施形態も、電力を吸収する様々な電力吸収負荷がその電力吸収特性を急激に変化させる（すなわち、そのインピーダンスが急激に変化する）ような広範囲の様々な状況に適用可能であることが理解されるべきである。また、電力搬送導体の動的インピーダンスにわたって降下し得る電圧がこのような負荷に送達される電圧のかなりの部分であるように、このような負荷が物理的に分離されている場合においても、それらの実施形態が適用可能である。また、それらの実施形態は、設計のトレードオフによって動作電圧を常に低下させ続けなければならないアプリケーションにも、ますます適用可能となっている。このような状況は、テレコミュニケーション、レーダシステム、乗用車電力供給システム等ならびにコンピューティングシステムにおいて発生し得る。さらに、ＤＣ／ＡＣ変換器そのものも、より広いコンテキストおよび他のコンテキストにおいて適用可能となっている。
【０００５】
（ＩＩ．背景）
コンピューティングシステムのアーキテクチャは、近年において極めて大きな変化を遂げてきた。これは主に、マイクロコンピュータがもともとの数百キロヘルツで動作する４ビットのチップから、最新の数百メガヘルツで動作する３２ビットのマイクロプロセッサおよび６４ビットマイクロプロセッサに進化したためである。チップの設計者がより高速化を推し進めるにつれて、熱に関連する問題が生じている。すなわち、回路の速度が高速化するにつれて、内部の論理スイッチはそれぞれ、自身の周囲のキャパシタンスをその分だけ速く放電しなければならなくなる。そのキャパシタンス中に蓄積されるエネルギーは（所与の電圧において）一定であるため、速度が高速化するにつれて、スイッチ中に放出されるべきエネルギーが、速度が高速化した分だけ毎秒あたり非常に多くの回数にわたってスイッチ中に流れ込む。毎秒あたりのエネルギーが電力として規定されるため、スイッチにおいて失われる電力は、周波数と共に直接的に増加する。
【０００６】
一方、キャパシタンス中に蓄積されるエネルギーは電圧の２乗として増加するため、２ボルトまで充電されたキャパシタは、３ボルトまで充電された同じキャパシタが蓄積するエネルギーの４４％のみを蓄積する。この理由のため、２ボルトで動作するように設計されたマイクロコンピュータは、同じ速度で動作する際、３ボルトで動作する同じマイクロプロセッサよりも、電力の放出量がずっと小さい。そのため、マイクロプロセッサの動作電圧が低くなる傾向となる。
【０００７】
他の考察によれば、マイクロプロセッサが、動作電圧が高いときと比較して低い動作電圧で動作した場合にその最高速度が低くなる。すなわち、回路が最高速度で動作し、その回路上の電圧が単に低下した場合、その回路は適切に動作せず、その回路の速度（「クロック速度」）を低減しなければならなくなり得る。最高速度能力を維持し、かつ、低い電圧で動作させるためには、回路を再設計して物理的サイズを小さくする必要が生じる場合が多い。また、回路のサイズが小さくなり、層の厚さも低減すると、動作電圧を低くして、デバイス中の絶縁酸化被膜が破壊されるのを避けるための適切なマージンを維持する必要が出てき得る。ここ数年において、これらの工程は、マイクロプロセッサの設計の針路を決定してきた。従って、主要なマイクロプロセッサ設計者は、自身の製品の最高速度の追求のために、以下の問題のトレードオフについて、大いなる努力を払ってきた：
−チップが高速になるとその価格は上昇する；
−チップが高速になると放熱量も多くなる；
−その放熱量の除去可能量には限界がある；
−電圧が低くなると、所与の速度において生成される熱が低下する；および
−デバイスが小型化するほど、所与の電圧においてより高速に動作する。
【０００８】
もちろん、上記の他にもトレードオフに関する重要な考慮事項が多くあるが、上記のリストは、本発明のいくつかの局面に関する基本的要素を与える。これらの考慮事項の結果、マイクロプロセッサの設計者らは、より低い電圧で動作する設計を作ってきた。初期の設計品は５ボルトで動作していたのに対し、この５ボルトが、３．３ボルトへ、３．０ボルトへ、２．７ボルトへ、２．３ボルトへと低減され、本願の執筆時には、先進の設計は２．０ボルトで動作している。さらなる低減が考えられており、将来の設計品は１．８、１．５、１．３、１．０ボルトそしてさらには１ボルト未満で動作するようになり、最終的には恐らく０．４ボルトまで低くなるだろうと考えられている。
【０００９】
一方、熱除去において進展が為され、プロセッサがより高い放熱レベルで動作することが期待されている。初期のチップの放熱は恐らく１ワットであったのに対し、現在の設計品は３０ワットのレベルで動作し、将来の熱除去設計品は、プロセッサによって生成される１００ワットもの電力を放散させることができる。放散される電力は動作電圧の２乗に比例するため、熱除去能力が改善されても、より低い動作電圧で動作する傾向は残る。
【００１０】
上記の状況は全て、基本的な考慮事項によって決定される：すなわち、チップが高速になるほど、その価値も高くなる点である。そのため、設計者は、あらゆる手段を講じて自由裁量で高速化に取り組むこととなり、これにより、チップのサイズは小型化し、電圧は低下し、そして電力は上昇する。電力は電圧に電流を乗算した値であるため、電圧が降下するほど、所与の電力に対する電流は増加する。熱除去の改善と高電力化が同時に実現した場合、電流はさらに増加する。これは、電流が極めて急激に上昇することを意味する。初期のチップは、動作する際１アンペアのうちほんの一部の供給電流を用いたが、現在の設計品は１５〜５０アンペアを用い、将来の設計では１００アンペア以上もが用いられ得る。
【００１１】
プロセッサの速度が上昇するにつれて、その電力供給要件のダイナミクスも増加する。プロセッサがごく僅かな電流しか用いないのはアイドリングしているからであり、イベントが発生する（例えば、メモリ素子からのキーデータの一部が到着した場合または外部イベントからの信号が来た場合）と、そのプロセッサは突然に高速演算を開始する。これにより、プロセッサの用いる電流に急激な変化が生じ得、これは、深刻な電気的結果を招く。
【００１２】
インダクタンスは、エネルギー蓄積量を磁界で表す尺度である。全ての電流搬送導体は自身の電流と関連する磁界を有しており、これは、エネルギー蓄積量を表す。磁界中に蓄積されるエネルギーは、磁界の２乗を体積積分した値の半分の量であることは、当業者にとって周知である。磁界は導体中の電流に線形に関連するため、電流搬送導体によって蓄積されるエネルギーは電流の２乗の半分に比例し、その比例定数が導体の「インダクタンス」と呼ばれることが示され得る。システム中に蓄積されるエネルギーは電流ソースによって供給され、所与の電力ソースの可能なエネルギー供給速度には限界がある。これは、蓄積されるエネルギーを経時的に増加させなければならないことを意味する。従って、エネルギー蓄積機構が存在すると、回路は必然的に低速化する。なぜならば、電流を増加させることが可能となるのは、エネルギーを生成し、特定の速度で磁界として計量した後であるからである。
【００１３】
導体中の利用可能な電圧、インダクタンスおよび電流変化の速度は、当業者に周知の以下の式によって関連付けられる：
Ｖ＝Ｌ＊∂Ｉ／∂ｔ（ここで、Ｌは導体のインダクタンスであり、δＩ／δｔは導体中の電流変化の速度である）。
この式は、電力システムにかかる負荷における所与の電流変化を生成するために必要な電圧は、当該変化のタイムスケールが低下するほど増加し、また、当該負荷への任意の接続部のインダクタンスが増加するほど増加することを示している。マイクロプロセッサの速度が増加するほど、タイムスケールは低減し、この式では、利用可能な電圧が低減するほど、それに比例してインダクタンスを低減させることが要求される。
【００１４】
通常は、電力を供給する半導体デバイスにおいては、デバイスへの接続部のインダクタンスを考慮する必要は無いが、現在の電子回路の場合（特にマイクロプロセッサの場合）、これらの考慮事項のため、接続部のインダクタンスを低下させるために多大な注意を払う必要が出てくる。当該分野の現状において、例えば、マイクロプロセッサは約２ボルトで動作し、自身の供給ラインにおいて約７％（すなわち１４０ミリボルト）の遷移電圧に耐え得る。これらの同じマイクロプロセッサはそれぞれ、自身の供給電流変化が少なくとも１／３またはさらには１ナノ秒あたり約１アンペア（すなわち、３＊１０8または１０9アンペア／秒）となることを要求し得る。上記の式は、約１４０ピコヘンリー（１．４＊１０-10Ｈ）および１／２ナノヘンリー（５＊１０-10Ｈ）のインダクタンスは、これらの２つの電流上昇速度において１４０ミリボルトの電圧降下を招くことを示す。この数値を相互関係として捉えると、自由空間における長さが１インチのワイヤのインダクタンスは、約２０ナノヘンリー（すなわち、２０，０００ピコヘンリー）である。接続部のインダクタンスは重複した接続部を並列にすることにより低減させることができるが、長さが約１センチメートルの導体を用いて１４０ピコヘンリーのインダクタンスの接続部を作製するためには、２０本位の並列の導体が必要となり、１／２ナノヘンリーのインダクタンスでの接続の場合、約１００本の並列の導体が必要となる。
【００１５】
上記の議論は、低電圧ソースをマイクロプロセッサ（またはより一般的には特定の構成要素のアクティブ部分）に物理的に近接させて配置しなければならないことを示しており、これは、低電圧ソースが物理的に小さくなければならないことを示している。導体中の電流を上昇させるために必要な遅延間隔の間、キャパシタを用いてエネルギーを供給すればよいとの提案もあるが、現在の時点では、キャパシタへの接続部の固有のインダクタンスのため、このアプローチには厳しい制約が伴う。そのため、システム設計者は、電源をプロセッサの極めて近隣部に配置して、使用電流が急激に変化する環境においてプロセッサの電源が適切に安定状態となることを確実にする要求に直面している。この要件は、電圧がさらに降下し、電流がさらに上昇するにつれて、ますます厳しいものとなる。なぜならば、前者は可能な過渡サイズを低減させ、後者は電流の可能な変化速度を増加させるからである。どちらの要素も、接続部の許容可能なインダクタンスを低減させる。これは、設計者が低インダクタンスの接続部を有する小型のキャパシタを用いることを余儀なくさせ得、小型のキャパシタになるほどその蓄積エネルギー量も低減するため、電力システムの動作周波数が高くなり、これにより、コストが増加し、効率は低下する。
【００１６】
上述の見解は、コンピュータにおける実際の中央マイクロプロセッサに限定されない。メモリ管理回路、グラフィック表示デバイス、高速入出力回路部および他の付属回路部など、現代コンピュータの他の構成要素は、中央処理構成要素とほぼ同じぐらい急速に速度を増してきており、同じ考えがこれらの他の構成要素にも適用される。
【００１７】
コンピュータを含む多くの現代の電子回路部は、スイッチモード電力変換システムによって電源供給される。このようなシステムにおいては、ユーティリティ線（ｕｔｉｌｉｔｙ  ｌｉｎｅ）からの入力電力は、電子回路部によって必要な電圧および電流に、１個以上のスイッチの動作によって変換される。デスクトップ型のパーソナルコンピュータなど、低電力の商用電化製品および家庭用電化製品においては、入力電力は、交流電圧（通常米国においては１１５ボルト、世界の残りの多くにおいては２２０ボルト）として供給される。交流周波数は、場所に依存して、５０または６０ヘルツのいずれかである。このようなユーティリティ電力（ｕｔｉｌｉｔｙ  ｐｏｗｅｒ）は、電子回路用の電源として有用であるように、低電圧安定（直流）電流すなわちＤＣに変換され、数パーセントにまで変動率を制限される必要がある。このような変換を実行するデバイスは「電源装置」と呼ばれる。簡単な変圧器、整流器およびリニアレギュレータを使用して低電圧で調整されたＤＣ電源を生成することが可能である一方、このようなユニットは重く、かさばりまた非効率的である。これらの用途において、重量およびサイズを減少させることが望ましく、このアプローチはこの理由のみにおいては不適切である。さらに、リニアレギュレータの非効率性も受け入れられない。効率は、出力電力と入力電力との割合として定義され、効率性の低さは、熱がユニット内で発生し、ユニットを冷たい状態で維持するために熱を環境に運び出す必要があることを示唆する。効率性が低くなればなるほど、より多くの熱を運び出す必要があり、これ自体で別のアプローチを探す理由となっている。
【００１８】
これらの理由により、事実上すべての現代の電子回路部が、スイッチモード変換システムによって電力を供給される。これらのシステムは、典型的には以下のように動作する。入力ユーティリティ電力は、まず整流器によって調整されない直流電流に変換される。整流されたＤＣは、次いでより高い周波数（典型的には数百キロヘルツ）に、電子スイッチによって変換される。このより高い周波数電力は、次いで適切な変圧器によって適切な電圧レベルにまで変換される。この変圧器は、またユーティリティ電力からの分離を提供し、これは安全のために必要である。この結果生成された分離されたより高い周波数の電力は、再度整流され、電子回路によって使用される安定直流電流になるようにフィルタリングされる。出力電圧の調整は、通常、電子スイッチの導電期間を制御することによって達成され得る。この結果できた電力変換ユニットは、上述のアプローチのものより小型で軽い。これは、変圧器および出力フィルタのサイズおよび重量が、基本のユーティリティ電力周波数よりも周波数を増加することに比例して減少するからである。このすべては、従来技術において公知である。
【００１９】
複雑な電子システムにおいて、種々の電圧が必要とされ得る。例えば、コンピュータシステムにおいて、周辺機器（例えば、ディスクドライブ）は、＋１２ボルトを必要とし得、いくつかの論理回路は、＋５ボルトを必要とし得、入力／出力回路は、さらに−１２ボルトを必要とし得、メモリインターフェースおよび一般論理は、３．３ボルトを必要とし得、中央マイクロプロセッサは２ボルトを必要とし得る。標準が確立されてきており、この結果、中央電源装置（ユーティリティ電力に直接接続されるデバイス）は±１２および＋５ボルトを送達し、より低い電圧が、＋５供給線から、さらなる回路部によって得られる。この回路部は、より低い電圧を必要とする回路の近傍にある電圧調整モジュールまたはＶＲＭと呼ばれる。これらの追加の回路は、＋５ボルト供給を高周波ＡＣ電力に再度変換し、ＡＣ電力周期を制御することによって電圧を改変し、より低い直流電圧に再度整流する。
【００２０】
この結果できた総体的なシステムは、スイッチモードの技術を用いているにも関わらず複雑で効率もあまりよくない。典型的な２００ワットのコンピュータシステムにおいて、４ワットがユーティリティ線の第１整流において失われ、８ワットが電子スイッチにおいて、２．５ワットが変圧器において、２０ワットが出力整流およびフィルタリングにおいて、および４ワットが中央電源装置と電子回路基板との接続において、失われる。それ故、３８．５ワットが、より高い電圧の電子負荷のための変換プロセスにおいて失われる。実質的な追加の損失は、低電圧変換プロセスにおいて維持され得る。典型的な５０ワット電圧調整モジュールは、＋５ボルト、１０アンペアを、＋２ボルト、２５アンペアにマイクロプロセッサのために変換し得、モジュール自体、ＡＣ変換および変圧器の各々において約１ワットと、最終整流およびフィルタリングにおいて１０ワットとを失う。他の電圧調整モジュールも、ほぼ同じぐらい大きな損失を有し、システム全体において使用される電力の３分の１程度の損失を生じる。いくつかの特に非効率的なアプローチは、５０％まで低い効率を示す。ここでは、入力電力回路が実際の最終回路部によって必要とされる電力の２倍を利用することが必要であり、実際の動作回路部によって理論的に必要とされるエレクトロニクスにおいて、２倍の熱を発散する必要がある（ファンによって取り除かれる必要がある）。
【００２１】
このシステムは、数年にわたり進化してきており、多くの現在の使用においては最適ではないが、存続はし続けている。これは産業の惰性が故、また中央電源装置によって生成されるような電圧および電流において産業標準を維持する利点が認識されるが故である。
【００２２】
マイクロプロセッサ産業における現在の傾向の分析は、現在のシステムが将来においては十分ではないことを明らかに示している。これらの傾向は、中核的なマイクロプロセッサなど、重要な構成要素の電流量が、着実に増加しており、また将来においても増加し続ける一方、動作電圧は着実に減少してきており、この減少とともに、絶対的表現での供給電圧の許容範囲も落ちてきている。最後に、プロセッサの電流の変化率（電流スルーレート（ｓｌｅｗ  ｒａｔｅ））が非常に急速に増加しており、近い未来において実質的にさらなる増加が予測される。これらの要因のすべてが、現在の技術に不利に作用し、新たなアプローチが将来において採用されることが必要である。現在の電力供給および他の技術は、マイクロプロセッサの次の１世代以上はもたないことが確実に予測されており、設計者は現在次世代に続く世代のものを研究しているため、これらの設計者らは、現在利用可能な技術によって電力を供給され得ないマイクロプロセッサを開発するプロセスを行っているということができる。
【００２３】
従来技術におけるさらなる問題は、方形波電子変換技術の使用にある。パルス幅変調にちなんでＰＷＭとして知られる技術などは、急勾配の立ち上がりエッジを有するスイッチ電圧波形を生成する。これらのエッジにより、隣接した回路部に導電または放射され得る高周波電力成分が生成され、適正な動作が妨害される。これらの高周波電力成分はまた、ラジオまたはテレビ受信機など、他の電子機器に導電または放射され得、同様に適正な動作が妨害される。このような成分が存在するが故に、高周波電力成分から他の回路部を保護するために電力システムの実装設計を注意深く行い、電源装置パッケージから出るこれらの成分がその入力および出力リード線に導電することを防ぐために、高価で複雑なフィルタを設置することが必要である。従って、必要なものは、電力使用箇所の近傍に設置される小型で高効率の電圧調整モジュールを可能にし、総体的に高速で、それ自体が効率的で、かつ、自身が取って代わろうとする従来技術と同程度に低コストな、電力変換システムである。
【発明の概要】
【課題を解決するための手段】
【００２４】
（ＩＩＩ  発明の開示）
従って、本発明の目的は、従来技術で達成可能であったよりも低いインダクタンス結合でエネルギを蓄積する手段を提供することである。本発明のさらなる目的は、電子回路負荷の非常に近くに配置される必要のない低い電圧および高い電流のエネルギの電源を提供することである。同様に、本発明のさらに他の目的は、速い速度の高い電流量の変化がある場合でさえ、電極供給された負荷にわたる電圧を維持することができる低電圧の電源を提供することである。
【００２５】
本発明の目的はまた、現在の技術で達成され得るよりも高い効率で、効率的な分配のために高い周波数で交番する電力に、ユーティリティ電力を変換する手段を提供することである。高い周波数のＡＣ電力を、現在および将来の電子回路により必要とされる低いＤＣ電圧および高いＤＣ電流に、現在の技術を使用して達成され得るよりも高い効率で変換する手段を提供することもまた目的である。本発明の他の目的は、広い負荷条件にわたってその効率を維持することである。
【００２６】
本発明のさらなる目的は、従来技術よりも実質的に小さい、高い周波数の電源を提供することである。同様に、従来技術よりも実質的に小さいためにそのような電源を電子回路負荷の非常に近くに配置することができる、大電流で低電圧の電源を提供することが目的である。
【００２７】
本発明の目的はまた、非常に周期が短い場合であっても、電源の出力電圧のより緻密な制御を提供することである。すなわち、それほど広い帯域幅を必要とせず、負荷の変化時に短い過渡応答を有する電力供給のタスク、すなわち、電源を提供するタスクを容易にすることが目的である。従って、目的は、負荷の変化に対するよりよい過渡応答を有するシステムを提供することである。
【００２８】
本発明のさらなる目的は、従来技術で必要とされたよりも小さいエネルギを蓄積する電力変換システムを提供することである。
【００２９】
本発明の追加的な目的は、従来技術よりも低いコストで製造され得る電力変換システムを提供することである。
【００３０】
また他の目的は、方形波電子変換技術の使用に関連する問題を解決することである。本発明のさらに他の目的は、電力システムと、電力供給される電子回路および電力供給される電子回路の周辺の他のデバイスとの間の干渉の可能性を低減することである。これは、電力システムにおける電流の立ち上がり速度と、電圧の立ち下がり速度とを低減することによってなされる。同様に、目的は、電力変換回路部において、滑らかに変動する波形を使用して電力を供給することである。
【００３１】
本発明の１つの実施形態のさらなる目的は、上述した目的が満たされる電力を提供し、なお一定周波数で動作するか、または、他の実施形態では、可変周波数にも対処するように動作することである。
【００３２】
本発明の他の基本的な局面は、変圧器漏れインダクタンスの積極的な使用の可能性である。これは、ＤＣ出力電圧の要件が下げられるので、必要であり得る。
【００３３】
本発明の他の恩恵は、電源のまさに本質に関わる。これらの要素をいくつかまたは全て組み込むことにより、電源を遠隔で提供することが可能になり得る。出力キャパシタンスをマイクロプロセッサピン上で必要なバイパスキャパシタのみからなるようにすることにより、マイクロプロセッサアセンブリを提供する回路は、本質的に誘導性出力を有し得る。
【００３４】
いくつかの特徴が開示され、これらの特徴は、合わせて、または個々に採用されることにより、電力変換周波数が増加されることを可能にし、これにより、次世代低電圧要件のための高いｄｉ／ｄｔ要件に合致する低い蓄積エネルギアプローチが提供される。従って、さらに他の目的は、低電圧、大電流および高いｄｉ／ｄｔ要件で、電子回路に電力を提供する回路および方法を提供すること、実質的により高い電力変換周波数を提供すること、合理的な量の変圧器漏れインダクタンスおよびスイッチングデバイスキャパシタンスを可能にする回路を提供すること、同期整流器（ＳＲ）が常にデバイスに印加されるゼロ電圧をスイッチングし、高い周波数の動作を可能にする回路および方法を提供すること、ＳＲへの制御信号が、非散逸的（ｎｏｎ−ｄｉｓｓｉｐａｔｉｖｅ）な態様で動作し、ＨＦ動作を可能にする回路および方法を提供すること、および、ＨＦ動作を通じて、出力キャパシタンスのサイズの低減を提供することを含む。
【００３５】
従って、１つの実施形態では、本発明は、電子的接続を取り囲む磁界およびそこに格納される磁気エネルギを低減することによって、より多くのエネルギを蓄積することができ、電力供給される電子回路から物理的に遠くに配置されることができるエネルギ蓄積のシステムに関する。これにより、より応答の速い蓄積媒体および電力媒体が生成される。磁界の低減と、その結果生じるインダクタンスの低減とにより、電子回路がより速い速度で動作することが可能になり、増加したエネルギ蓄積により、電力供給システムがより低い速度で動作することが可能になる。電力供給システムの周波数のこの低減により、高い周波数の電力システムを使用して得られるよりも低いコストが可能になり得る。
【００３６】
同様に、他の実施形態の本発明は、負荷の近くの場所に高い周波数ＡＣ電力を分配し、電力消費の場所においてＡＣからＤＣへの単一の変換を実行することによって、従来技術の多くの要素を除去した電力変換のシステムに関する。とくに、本発明は、この時間的に後で行うＡＣからＤＣへの変換に対処し、高い電圧のＡＣ電力を良好な変動率および過渡応答で、非常に低いＤＣ電圧に変換することに関する問題の解決策に対処する。
【００３７】
従来技術アプローチの多くの冗長な要素の除去は、電力損失要素の除去による効率の向上のみならず、システムから除去された要素のコストを省くことによって、コストも低減する。周波数の低減はまた、電力供給システムの効率を増加する。なぜなら、より高い周波数では、スイッチングの損失がますます重要になり、他の損失と同等か、それよりも大きくなり得るからである。本発明は、エネルギ蓄積要素と電力供給される電子回路との中間の導体を取り囲む磁界の体積を低減する機構によって、長さが制限されないエネルギ蓄積要素のための低インダクタンス接続を提供することによって、これらの目的の多くを達成する。
【００３８】
さらに他の実施形態では、本発明は、高い周波数で滑らかに変動するか、またはシヌソイドでさえあり得る波形を分配する。その波形は、方形波または台形波の分配のような代替的なＡＣアプローチよりもずっと低い所与の周波数について、比較的低い電圧変化速度を示す。従来技術で通常成されているＤＣ電圧ではなく、シヌソイドのＡＣ電圧を分配することにより、中央電源ユニットが単純になるだけでなく、電圧調整モジュールも大幅に単純化され、コストが低減され、効率が上がる。このアプローチの結果、電力ユニットと隣接する回路部との干渉も大幅に低減され、ユーティリティ電力線に沿って導電する干渉を避けるために使用されるラインフィルタの設計が容易になり、そのコストが低減される。また、低いＤＣ電圧（例えば、５ボルト）の分配の結果、中間電圧で交番する分配レベル（例えば３０ボルトｒｍｓ）に比較して、分配線およびコネクタでの比較的高い損失が生じる。この中間電圧はしかし、まだ触っても安全である。
【図面の簡単な説明】
【００３９】
【図１−１】従来技術のコンピュータ電力送達システムを示す図である。
【図１−２】従来技術のコンピュータ電力送達システムのより詳細な図である。
【図１−３】本発明によって除去され得る、従来技術のコンピュータ電力送達システムの部分の図である。
【図１−４】本発明の１つの実施形態に従うコンピュータ電力送達システムの図である。
【図１−５】本発明の電力変換要素の実施形態の図である。
【図１−６】本発明の電力変換要素の他の実施形態の図である。
【図１−７】本発明に従うスイッチ駆動の詳細を示す図である。
【図１−８】本発明の整流回路を示す図である。
【図１−９】１つの実施形態における、キャパシタンスの値の変化に伴う出力電圧の変動を示す図である。
【図１−１０】負荷抵抗の関数としての負荷抵抗の両端の電圧のバリエーションを示す図である。
【図１−１１】負荷抵抗の関数としての負荷抵抗の両端の電圧のバリエーションを示す図である。
【図１−１２】２つのスイッチ構成および種々の一般的な要素を有する他の実施形態を示す図である。
【図１−１３】高い負荷についての種々の位置における電圧波形のプロットである。
【図１−１４】低い負荷についての種々の位置における電圧波形のプロットである。
【図２−１】従来技術の伝統的なバックコンバータを示す図である。
【図２−２】図２−１に示されるバックコンバータの中心点の波形を示す図である。
【図２−３】本発明に従う変圧器および整流器の部分の実施形態を示す図である。
【図２−４】図２−３に示される回路中の種々の位置において存在し得る電圧波形を示す図である。
【図２−５】本発明に従うＳＲについてのゲート駆動の１つの実施形態を示す図である。
【図２−６】単一スイッチング設計を有する一次側の電圧制御のための回路を示す図である。
【図２−７】ＦＥＴにかかる制御入力電圧の関数としてのドレイン−ソース電圧の一群を示す図である。
【図２−８】二重スイッチング設計を有する一次側の電圧制御のための回路を示す図である。
【図２−９】（ａ）、（ｂ）、（ｃ）および（ｄ）は、本発明に従う種々の同期整流回路を示す図である。
【図２−１０】マイクロプロセッサシステムに適用される状態の従来技術におけるバルクキャパシタおよびバイパスキャパシタ構成を示す図である。
【図２−１１】単一スイッチ制御要素を使用する本発明の好ましい実施形態の全体図である。
【図２−１２】二重スイッチ制御要素を使用する本発明の好ましい実施形態の全体図である。
【図２−１３】設計の重要な局面を有する好ましい実施形態の全体図である。
【図２−１４】一次側調整に可変キャパシタを使用した電圧調整モジュール設計のさらに他の好ましい実施形態を示す図である。
【図２−１５】本発明の１つの設計についての、ある範囲のＶＲＭ入力インピーダンス対負荷電流割合を示すスミスチャートである。
【発明を実施するための形態】
【００４０】
（Ｖ  本発明を実施する様態）
容易に理解され得るように、本発明の基本概念は種々の方法で実施され得る。これらの概念は、これを達成するプロセスまたは方法、およびデバイスの双方を含む。さらに、いくつかの特定の回路部を開示するが、これらは所定の方法を達成するのみならず、多くの方法で変化され得ることが理解されるべきである。重要なことは、以下のすべて、およびこれらの局面のすべてが、本開示によって含まれることが理解されるべきである。
【００４１】
従来技術において、中央電源装置は、電子回路によって使用するためのいくつかの標準電圧を提供する。図１−１を参照すると、ユーティリティ電力（１０１）（典型的には、１１０または２２０ボルトの公称ＡＣ電力であり、５０または６０サイクルで交番する）は、典型的に電源装置（１０６）によって標準ＤＣ電圧（通常±１２および＋５ボルト）に変換される。これらの電圧は、フライングリード線上の電源装置から発生する。フライングリード線は、１種の分配システム（１０７）を形成し、１本以上のコネクタ（１０８）において終わっている。これらの標準電圧は、ほとんどの入力／出力回路部（１４０）、ならびにハードディスク、フロッピー（登録商標）（Ｒ）ディスクおよびコンパクトディスクドライブなどの周辺機器（１４４）に直接電源を供給するために有用である。中央処理装置（ＣＰＵ）チップ（１４１）の技術が進化するにつれ、上述のように、より速い動作速度を求めて、このようなチップの動作電圧がどんどん減少してきた。プロセッサ速度のこの増加は、ＣＰＵの命令およびデータを保持するために使用されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップ（１４３）の速度の増加を最終的には必要とし、この結果、これらのＤＲＡＭチップの動作電圧もまた減少してきた。入力／出力機能、特にはＣＰＵ、メモリ、および外部デバイスへのデータのフロー、およびそれらからのデータのフローを管理するために必要な論理のすべてがＣＰＵチップにあるわけではない。ハウスキーピング機能（例えば、クロック生成）、割り込みリクエスト処理などとともに、これらの管理機能は、論理管理回路（１４５）として図１−１に示す「チップセット」によって処理され得る。これらの回路は、また着実に速度が増加し、これに対応してより低い動作電圧
が必要となった。
【００４２】
それ故、標準電圧は、ＣＰＵ（１４１）、メモリ（１４３）および管理回路（１４５）に適切に電源供給するには高すぎる。これらはすべて、図１−１に示すように異なる電圧を必要とし得る。例示される電圧は単なる例示にすぎない。これらの異なる電圧は各々、個々の電圧調整モジュール（１１２）（ＶＲＭ）によって作成され得る。ＶＲＭは、電源装置（１０６）によって供給される電圧を、電力供給された回路部によって必要とされる電圧にまで減少し得る。
【００４３】
総体的に見ると、電力をＣＰＵ（１４１）などの回路負荷に送達する従来技術のプロセスは、電源装置（１０６）、分配システム（１０７）およびコネクタ（１０８）内部への電力処理、ならびにＶＲＭユニット（１１２）内部への電力処理のすべてを含む。この総体的なプロセスは、図１−２に示す。中央電源装置（１０６）は、また「シルバーボックス」とも呼ばれ、処理構成要素（１０２）、（１０３）、（１０４）および（１０５）を用いたスイッチモード技術を使用する。電圧調整モジュール（ＶＲＭ）もまた、スイッチモード技術を使用する。提示される記載は、双方の構成要素に適用されることが理解されるべきである。それ故、あるコンテキストにおいて記載される種々の特徴が、別のコンテキストにおいても適用可能であることが理解されるべきである。初めの理解を促すために、まずシルバーボックスの設計に焦点を当てると、ユーティリティ電力（１０１）が、シルバーボックスに入り、整流ユニットまたはＡＣ／ＤＣコンバータ（１０２）によって調整されないＤＣ電力に変換されることが理解され得る。この結果生成されたＤＣ電力は、次いでインバータユニット（１０３）（ＤＣ／ＡＣコンバータとも呼ばれる）によってより高い周波数にて電流を交番するように再度変換される。より高い周波数ＡＣは、ユーティリティ電力（１０１）に直流電気的に（ｇａｌｖａｎｉｃａｌｌｙ）接続され、これはユーティリティ電力（１０１）の電圧レベルである。安全面を考慮すると、ユーティリティ電力（１０１）から分離することが必要となり、必要な出力電圧がユーティリティ電力（１０１）の電圧よりもずいぶん低いため、電圧を減少することも必要である。これらの機能の双方は、変圧器（１０４）によって達成される。この結果生成された分離された低い電圧ＡＣは、次いで整流およびフィルタユニット（１０５）によって直流電力出力または複数の直流電力出力に整流され、分配線（１０７）およびコネクタ（１０８）によって回路負荷に分配される。上述のように、指定の標準電圧±１２および＋５ボルトが、ＣＰＵ（１４１）、メモリ（１４３）および管理論理（１４５）用にＶＲＭユニット（１１２）によってより低い電圧に変換される必要がある。電源装置ユニット（１０６）（通常＋５ボルト）からの標準ＤＣ電圧は、ＤＣ／ＡＣコンバータ（１０９）によって再度交流電力に変換され、変圧器（１１０）によってより低い電圧に変換され、ＡＣ／ＤＣユニット（１１１）によって適度に低い電圧にまで再度整流される。
【００４４】
回路負荷に送達された電力の電圧が減少するにしたがい、電流が増加する。そしてＣＰＵ（１４１）の速度が増加するため、電力システムは、より大きくなりゆく電流変化率も同様に処理可能である必要がある。上述のように、これは電源が、回路負荷の近傍にあることを必要とする。その電源は、ＣＰＵユニット（１４１）（および他の低い電圧回路）にとってはＶＲＭ（１１２）である。短期間にわたる設計においては、電流変化率は容量性エネルギー蓄積によって処理され得るが、さらに低い電圧およびより高い電流の将来的な設計においては、ＶＲＭユニット（１１２）が、回路負荷に近傍して設置されるように、極度に小型に製造される必要がある。またＶＲＭユニット（１１２）は、大容量のエネルギーを蓄積することが必要ではないように、非常に高い周波数で動作する必要がある。エネルギー蓄積を低くする必要性は、より大きな蓄積構成要素用の物理的空間がないことと、より高い固有インダクタンスが許容されないこととの２つの事実に根ざしている。それ故、ＶＲＭ（１１２）の周波数が増加される必要性が発生する。
【００４５】
さらに、図１−２の図は、削除され得る少なくとも２つの余剰構成要素を示す。直流電流電力を配電するために確立された政策は、整流器およびフィルタ（１０５）を必要とし、電圧をより低いレベルに落とすために、インバータ（１０９）によってＤＣを交流電流電力に再度変換する必要がある。これらのうちの１つは明らかに余剰である。
【００４６】
これは、構成要素（１０５）および（１０９）を削除することと、直流電流電力の代わりに交流電流電力を配電することを選択することとによって、コスト削減の可能性を開く。もちろん、ＡＣの改良はまた、既存の従来のＤＣリード線を用いて構成され得、所望の場合には、ハイブリッドシステムにおいても同様に構成され得る。しかし、この改良に戻ることは、上述のように、インバータ（１０９）の周波数が増加する必要があり、また実際にも増加し続ける。これには、縮小したシステムにおいて、インバータ（１０３）の周波数を、システムのさらなるニーズに応えるに十分なレベルにまで増加することが必要である。図１−３は、これらの余剰構成要素を示す。
【００４７】
原理的には、変圧器（１０４）と（１１０）との間にまた別の余剰も存在するが、配電システム（１０７）において非接地された電力を提供するためには、変圧器（１０４）の使用が絶対必要であり、異なる負荷に対する異なる電圧に対応するため、変圧器（１１０）を利用するための種々のＶＲＭが必要であり得る。これらの構成要素が各々の場所に残されたままであると仮定すると、高周波ＡＣ配電の使用によって、図１−４に示すようなシステムが製造される。それ故、１実施形態は、特に簡略化されたＶＲＭに関する。このような配置によりまた、電力構成要素が電気的に離れた場所（例えば、そうでない場合には、リードインダクタンスが、従来技術を使用する動作に影響を及ぼす場所）にあることが可能になる。
【００４８】
図１−４において、中央電源（１４７）は、ＡＣ／ＤＣコンバータ（１４６）によってユーティリティ電力（１０１）をＤＣ電力に変換する。このＤＣ電力は、次いでＤＣ／ＡＣコンバータ（１１３）によって正弦高周波電力に変換される。正弦電力（または「実質的な」または「近似的な」正弦電力（理想のインバータなどよりさらに小さく生成され得るため））は、電力の使用場所に配電される。電力の使用場所では、高周波ＶＲＭ（１１８）が、ＣＰＵ（１４１）、入力／出力回路（１４０）、論理管理回路（１４５）およびメモリ（１４３）などの回路負荷のために、正弦電力を低電圧、高電流電力に変換する。このアプローチにおいて、ＶＲＭは、上述の低電圧回路のみならず、周辺機器（１４４）にとっても必要である。これは、これらのユニットに必要なＤＣ電力（＋１２ボルト相当）が、中央電源（１０６）によって供給されないからである。（中央電源（１０６）は、このアプローチにおいて正弦高周波ＡＣ電力のみを供給し得ることに留意されたい）。それ故、高周波変圧器（１１４）は、ガルヴァーニ絶縁（ｇａｌｖａｎｉｃ  ｉｓｏｌａｔｉｏｎ）を提供し得、定正弦電圧ＤＣ／ＡＣコンバータ（１１３）からの電圧を、触るに安全だと考えられるレベルにまで変換し得る。
【００４９】
定電流を負荷全体に提供する配電システムを組織することが可能である。あるいは、定電圧をこれらの負荷に提供することが可能である。コンピュータシステムおよび複数電圧を必要とする負荷を備えた他の複雑な電子システムのアーキテクチャは、後者のアプローチにより適している。すなわち、配電されたＡＣ電圧の大きさは、任意の出力負荷の変化に対し、マイクロ秒の変化に対してですら、一定に非常に近い大きさで維持されることが望ましい。それ故、配電されたＡＣ電圧が、可変性の負荷（ｖａｒｉａｂｌｅ  ｌｏａｄ）、すなわち従来技術の配置において供給電力の変化を生じさせるレベルで変化する負荷を調整し得る。また、配電されたＡＣ電圧の全高周波歪み（ＴＨＤ）を低く維持し、電磁妨害（ＥＭＩ）を減少させることも重要である。しかし、本発明はまた、定電流を提供するようにも改変され得ることにも留意されたい。すなわち、当業者であれば容易に理解するように、定電流用途において使用するために、定電流を公称から短絡回路に変化する負荷内に送達するように記載の回路を改変することが可能である。
【００５０】
コンバータ（１１３）は、ＴＨＤが低い、負荷から独立した定出力電圧を提供するように設計され得る。本発明書に提示される実施形態のいくつかは、コンバータ（１４６）から定入力ＤＣ電圧を供給されることに依存する。別の実施形態として、コンバータ（１１３）内部へのフィードバックによってこの定配電電圧を生成し、コンバータ（１４６）からの入力電圧を必要としないことももちろん可能である。後者のアプローチ（フィードバックを介して定電圧を生成すること）では、任意の出力負荷の変化に対し、ナノ秒スケールの変化に対してですら、一定に非常に近い出力電圧を維持するために、フィードバックシステムが非常に高い帯域幅（高速）を有することが必要である。このフィードバックアプローチは、達成するには難しく、高価であり得、本発明は、フィードバックなしに、回路に固有の動作によってコンバータ（１１３）から定電圧を達成することに関する。これは重要であり得る。なぜなら、１ナノ秒当たり少なくとも約０．２アンペア、１ナノ秒当たり少なくとも約０．５アンペア、１ナノ秒当たり少なくとも約１アンペア、１ナノ秒当たり少なくとも約３アンペア、１ナノ秒当たり少なくとも約１０アンペア、さらに１ナノ秒当たり少なくとも約３０アンペアおよびそれ以上の高速電流を要求するような、高速のエネルギーを要求するシステムのニーズを満たし得るからである。これはまた、以下の速度内など、非常に速く状態の変化に対し反応することが可能になり得るために、重要であり得る。
その速度とは：
・「ナイキスト周波数」の約１周期より短い（例えば、ナイキスト率、これは、事象のサンプルまたは伝送がフィードバックタイプ用システムに起こり得る最大理論率である）
・ナイキスト周波数の１周期の約２．５倍より短い
・ナイキスト周波数の１周期の約５倍より短い
・ナイキスト周波数の１周期の約１０倍より短い
・交流電力出力の１周期の約２倍より短い
・交流電力出力の１周期の約４倍より短い
・約２００ナノ秒より短い
・約５００ナノ秒より短い
・約１０００ナノ秒より短い
・約２０００ナノ秒より短い
である。
【００５１】
図１−５は、コンバータ（１１３）の機能を達成するための定電圧高周波電源の１実施形態を示す。ここで、ＤＣ電源（１１９）は、コンバータ（１４６）からの定電圧の回路を表し、負荷（１２８）は、（コネクタ（１８）および配電システムの効果を含む）配電システム（１１５）に接続された負荷の一群を表す。電源（１１９）からの電圧は、インダクタ（１２０）によって定電流に変換され、スイッチがＯＮである場合には、スイッチ（１２２）によって切り換えられ、スイッチがＯＦＦである場合には、スイッチ（１２２）と並列した構成要素を含む回路網（１４８）内に流れることが可能になる。それ故、回路網は、応答回路網、すなわち、スイッチが移行された後に作用する回路網として作用する。スイッチ（１２２）を介した電圧は、スイッチ（１２２）がＯＮである場合には、約０であり、スイッチ（１２２）がＯＦＦである場合には、回路網（１４８）の応答に依存する。この応答波形または「スイッチ電圧波形」は、回路網（１４８）によって変形され、負荷（１２８）にわたって電圧を形成する。スイッチ（１２２）がＯＮである場合には、開始時においてスイッチ電圧は０であり、負荷（１２８）の伝導度の値とは独立し、少なくとも負荷（１２８）の伝導度の公称範囲内にあるように、構成要素（１２３）、（１２４）、（１２５）、（１２６）および（１２７）の値を選択することが可能になる。これは、以下の方法で達成され得る。負荷（１２８）の伝導度が非常に小さい（負荷が小さい）場合、インダクタンス（１２７）内を流れる電流はほとんどなく、スイッチ（１２２）にわたった波形に大きくは影響を与えない。次いで、構成要素（１２３）、（１２４）、（１２５）および（１２６）の値が、スイッチ（１２２）にわたって波形が約０になるように、またはスイッチ（１２２）が導電し始めると同時に所望の固定値になるように選択され得る。これを達成する方法論の明白な記載が、米国特許第３、９１９、６５６号および第５、１８７、５８０号に見られ得る。これが一度達成されると、負荷（１２８）の伝導度が、最大公称値、およびＯＮ期間の開始時にスイッチ（１２２）にわたって電圧の値を第１工程で選択された値に戻すよう選択されたインダクタ（１２７）の値、に変化し得る。このアルゴリズムによって、スイッチ（１２２）のＯＮ期間の開始時におけるスイッチ電圧波形の値が、定義された公称範囲内において、負荷（１２８）の伝導度の値からほとんど独立した回路となる。また、スイッチ電圧波形の形状が、負荷（１２８）の伝導度の範囲を越えて最小限に変化する回路となる。構成要素（１２３）、（１２４）、（１２５）、（１２６）および（１２７）によって形成される回路網の重要な機能は、負荷（１２８）にわたって正弦波形を形成することである。これは、線形受動的回路網、すなわち、能動的構成要素（ステアリングダイオード、ダイオード一般、他の能動的構成要素などを含むがこれらに限定されない）を有さない回路網、または所定のタイプのフィードバック素子（状態を感知し、次いで遅延した決定タイプの結果として、この状態に応答する素子）を有さない回路網であるため、スイッチ電圧波形の形状が任意の実質的な方法において変化しない場合、そして特にはスイッチ電圧波形の基本周波数成分（動作周波数における波形のフーリエ成分）が実質的に変化しない場合、この回路において、負荷（１２８）を介した正弦電圧の値が実質的に変化しない。それ故、構成要素（１２３）、（１２４）、（１２５）、（１２６）および（１２７）の値のこのような選択の結果、負荷（１２８）にわたって、負荷（１２８）の伝導度の値とは独立した、安定し一定した高周波、純正弦電圧が生成される。これによって、定電圧を配電システムに提供する目的が達成される。定出力電圧を生成するこの回路網の動作は非常に速く、全公称範囲の任意の場所における負荷（１２８）の伝導度における突然の変化が、数サイクルの動作で訂正され得ることに留意されたい。この回路網の動作は、典型的なフィードバックアプローチよりずいぶん速く、同じ訂正を行い、高速作動回路網、すなわちフィードバックタイプのシステムにおける既存の遅延を被らない回路網を提供し得る。
【００５２】
本発明のユニークな構成要素は、公称負荷から開回路、または公称負荷から短絡回路までの負荷の範囲全体にわたり、効率性が高い。（当業者に理解されるように、一方に反してもう一方を達成する１方法は、単にＡＣ配電システムを４分の１の波長で変化させることを含む。）これは、上述の定スイッチ波形の結果と同じぐらい大きくなる。電圧波形が変化するが、これは負荷の範囲をほとんど超えることがないため、回路内におけるスイッチ切り替え損失が負荷変化によって影響されない。本発明の利点のすべてが、動作の周波数を変化することなく取得されることにも留意されたい。それ故、少なくとも約８０％、少なくとも約８５％、少なくとも約９０％、少なくとも約９５％、少なくとも約９８％、さらには少なくとも約９９％の効率およびそれ以上など、高い効率が得られ得る。
【００５３】
電力変換の分野における本発明のユニークな局面である回路は、負荷全体にわたって（または、厳密に言えば負荷「にわたって」ではなく、より一般的には「負荷が応答性を有する」、それ故やや直接的応答および間接的応答を含む）定正弦電圧出力を供給し、高速で変化し得、１つまたは複数のスイッチおよび単純な回路を利用し、定周波数で動作し、負荷全体の範囲にわたる高効率を維持する回路である。
【００５４】
本発明の別のユニークな構成要素は、スイッチ（１２２）を駆動する方法の特質にある。上に指摘したように、効率はこれらの用途において重要であり、スイッチ（１２２）を駆動するために使用される回路を含め、いかなる場所にもエネルギーを無駄にしないことが望ましい。本発明の別のユニークな構成要素は、大きな入力静電容量を有する電界効果トランジスタ（ＦＥＴ）などの高周波数スイッチの特質にある。ゲート端子において方形波様式で電圧を変化させる回路は、まず静電容量を、ＦＥＴをＯＮにするスイッチ（１２２）用のゲート閾値電圧より十分高い電圧になるように充電し、このプロセスにおいてエネルギーをこの静電容量内にためる。次いで静電容量をスイッチ（１２２）用のゲート閾値電圧より十分低い電圧になるように放電し、このプロセスにおいてゲート静電容量に格納されたエネルギーを吸収する。このプロセスの電力損失は、ゲート静電容量において格納されたエネルギー内に動作周波数を掛けたものであり、実質的な数となり得るものである。本発明において、この損失はスイッチ（１２２）のゲート静電容量を積極的に利用し、それ故、回路部をゲートまたは静電容量に合わせることによって回避される。すなわち、本発明において、スイッチ（１２２）がＯＮである間にゲート静電容量に格納されたエネルギーは、スイッチ（１２２）がＯＦＦである間にシステムの別の構成要素に格納され、それ故にエネルギーが次のサイクルにおいても利用可能であり、次のＯＮのためにゲートを閾値電圧より高い電圧に戻す。これは、ゲート静電容量（またはシステムの効果的な静電容量）を直列インダクタまたは並列インダクタを用いて「共鳴させる」ことによって達成され得る。システム全体が、出力周波数およびスイッチの出力静電容量と合うように調整され得る。図１−７を参照すると、ＦＥＴスイッチ（１２２）が、明示的なゲート静電容量（１３８）を有する内部スイッチデバイス（１３９）として、個別に示される。本発明によるゲート駆動回路（１２１）は、直列（または並列（点線で示す別の接続）（１３７））のうちから一方を選択され、選択された方に接続されたインダクタ（１３６）を含み、この結果、インダクタ（１３６）または（１３７）のリアクタンスが、動作の周波数で、コンデンサ（１３８）のリアクタンスと同等になる。本方法において、ゲートシステムにおけるエネルギーが、ゲートコンデンサ（１３８）からインダクタ（１３６）（またはその代替物（１３７））に伝送され、再度各サイクルに戻り、インダクタにおける不可避な損失およびゲート抵抗のみが、各サイクルにおいて再度生成される必要がある。
【００５５】
このようなシステムでは、ゲート電圧は実質的に正弦波（ｓｉｎｕｓｏｉｄ）である。システムのデューティサイクル（すなわち、スイッチ（１２２）がＯＮである全期間の一部）が、スイッチ（１２２）の閾値電圧よりも実質的に上である正弦波サイクルの一部により決定されることは、当業者には明白である。スイッチ（１２２）のデューティサイクルが正弦波信号の絶対値により制御され得る一方で、そのようなアプローチがデューティサイクルの利用可能範囲を制限し、また、結果的に所望の切換時間（すなわち、スイッチがＯＮ状態からＯＦＦ状態に遷移する、全期間の一部）よりも長くなり得、これにより、スイッチ（１２２）の損失を増加させ得るため、システム効率が低減される。この理由のため、本発明では、スイッチ（１２２）の駆動波形は、ＡＣ部分（１４９）およびＤＣ部分（１５０）に分割され得、スイッチ（１２２）のデューティサイクルの変動が、スイッチ（１２２）の駆動波形のＡＣ成分およびＤＣ成分の相対的な絶対値を変更することにより制御され得る。
【００５６】
定電圧高周波電力発生の別のアプローチを図１−６に示す。ここでもまた、ＤＣ電源（１１９）がコンバータ（１４６）からの定電圧の回路表現であり、負荷（１２８）が（コネクタ（１０８）および配電システム（１１５）の影響を含む）配電システム（１１５）に接続される負荷の一群を表わす。スイッチ（１２２）は、ソース（１１９）と対向して、インダクタ（１２９）と直列に配置される。インダクタ（１２９）をわたる電圧は、変圧器（１３１）により変圧され、素子（１３２）、（１３３）、（１３４）、および（１３５）から構成される回路網をわたって印加される。この回路網は、これもまた（コネクタ（１０８）および配電システム（１１５）の影響を含む）配電システム（１１５）に接続される負荷の一群を表わす負荷（１２８）をわたって現われる出力電圧を生成する。回路素子の値が適切に選ばれると仮定すると、この出力電圧は、このような伝導度の公称範囲内で、負荷（１２８）の伝導度の値から独立している。この独立性を引き起こすためには、１つの例として、変換器（１３１）の磁化インダクタンス（ｍａｇｎｅｔｉｚｉｎｇ  ｉｎｄｕｃｔａｎｃｅ）と並列するインダクタ（１２９）のリアクタンスが、動作周波数で、スイッチ（１２２）の付属出力キャパシタンスと並列するコンデンサ（１３０）のリアクタンスに等しく、変換器（１３１）の漏れインダクタンスと直列なインダクタ（１３２）のリアクタンスが、動作周波数で、コンデンサ（１３３）のリアクタンスに等しく、そしてインダクタ（１３４）のリアクタンスが、動作周波数で、コンデンサ（３５）のリアクタンスに等しくなるように、素子の値を選択することで十分である。このようにして回路素子の値を選択する結果、負荷（１２８）をわたって、負荷（１２８）の伝導度の値から独立した、安定し、一定の高周波の純粋な正弦波電圧が生じるため、配電システムへ定電圧を供給する目的が達成される。
【００５７】
最小負荷伝導度がゼロに近過ぎない場合、インダクタ（１３４）およびコンデンサ（１３５）により構成される並列共振回路の必要性が低減される。すなわち、素子（１３４）および（１３５）から構成される回路網が、発生回路に最小の負荷を提供する機能を有するため、負荷（１２８）が取り除かれるか、または非常に低い値に低減されても、出力波形は正弦波のままである。本発明が適用される用途が低い値に下がる負荷の変動を示さない場合、または低いＴＨＤの必要条件が軽い負荷では存在しない場合、素子（１３４）および（１３５）から構成される回路網は不用であり得る。あるいは、最大効率が要求されない場合、素子（１３４）および（１３５）から構成される回路網が単一の素子（インダクタまたはコンデンサのいずれかであり得る）に縮小され得る。
【００５８】
変換器（１３１）の磁化インダクタンスを肯定的に利用することにより、インダクタ（１２９）を不用とすることも一般に可能である。同様に、変換器（１３１）の漏れインダクタンスを肯定的に利用することにより、インダクタ（１３２）を不用とすることも一般に可能である。これは、当業者に周知の方法で、変換器（１３１）の構造を修正することにより達成され得る。
【００５９】
前述のとおり、高い効率を得るためには、スイッチ（１２２）のゲートキャパシタンスを肯定的に利用することが重要であり、図１−７を参照して上でなされた所説の全てを図１−６の実施形態にも同様に適用する。
【００６０】
先に述べたとおり、図１−４を参照して、ＡＣ／ＤＣ素子（１４６）とともに動作する変換器１１３は、負荷から独立した低いＴＨＤを有する一定の高周波ＡＣ出力電圧を供給するように設計される。この高周波ＡＣ出力を動力源（１４７）から、駆動式回路（１４５）、（１４１）、および（１４３）が使用するための低電圧高電流ＤＣ電力に変換しなければならないのはＶＲＭ（１１８）である。図１−８は、本発明に従ってこの変換を達成するためのＶＲＭの１つの実施形態の整流部分の１つの実施形態を示す。電力ユニット（１４７）からの入力ＡＣ電力がまた、整流処理の前に、その安定性を向上させるためにさらに処理され得る。このさらなる処理は図１−４には示されない。この処理の結果、図１−８の点線の枠内に示す整流回路（１７８）への安定した、調整されたＡＣ入力（１７７）である。
【００６１】
整流回路（１７８）は、実際には、一次巻線と二次巻線間の不完全な結合により生じる漏れインダクタンスを示す変換器（１７９）から構成される。この漏れインダクタンスは、一般に、変換器の一次または二次巻線と直列なインダクタンスとして表わされ得る。図１−８では、インダクタ（１８０）により表わされており、それゆえ、回路内の実際の構成要素ではあり得ないが、どちらかといえば、単純に、本当の変換器（１７９）の一部として組み込まれた回路表現であり得る。変換器（１７９）の自然な漏れインダクタンスが、いずれかの理由により、所望するよりも小さい場合、当業者により理解されるように、さらなるインダクタンスが、その自然値を増加するために、その二次（または一次）と直列に追加され得る。本開示の目的のために、インダクタ（１８０）は、変換器（１７９）の自然な漏れインダクタンス、およびいずれかの目的のために追加され得た任意のさらなる個別のインダクタンスとの合計であると考えられ得る。
【００６２】
ダイオード（８３）は、変換器（１７９）のＡＣ出力を整流し、フィルタインダクタ（１８４）およびフィルタコンデンサ（１８５）は、マイクロプロセッサまたは他の電子負荷（１８６）が消費するための定常のＤＣ出力を生成する。小さな出力電圧について、ダイオード（１８３）をわたる電圧降下は、その出力電圧に対して大きすぎるため、結果的に効率の損失を生じる。結果として、ダイオード（１８３）は、はるかに低い電圧降下を有するように製造され得る電界効果トランジスタ（ＦＥＴ）スイッチにより有利に置き換えられ得る。この場合、ＦＥＴデバイスは、その導通期間を決定するために、駆動信号を必要とする。これを行うための回路は、図１−８には示していない。
【００６３】
出力電圧が降下する際に生じる第２の問題は、変換器（１７９）の固有の漏れインダクタンスである。他の回路インダクタンスとともにインダクタ（１８０）として表わされるこのインダクタンスは、全体的な回路の出力インピーダンスを増加する直列インピーダンスとして作用する。すなわち、インダクタ（１８０）のリアクタンスと負荷インピーダンス（１３６）間に自然な分圧が生じ、これは、出力電圧が、負荷（１８６）の抵抗が変化しても一定である場合、補償として増大した入力電圧を必要とする。この分圧により、出力電圧が負荷（１８６）の抵抗の大きな作用となる。これは、回路の出力インピーダンスが、負荷抵抗（１８６）と比較して小さくないということを言い換えたものである。
【００６４】
図１−８に示すダイオード（１８３）は、それらのアノードの電圧がそのカソードに対して正であるときは常に理想的に導電し、電圧が逆の極性である場合は導電しない。これは、導電状態から絶縁状態へのスイッチング点、または遷移が、波形のゼロ電圧点で起こるため、ゼロ電圧スイッチング、またはＺＶＳと呼ばれる。ＺＶＳでＦＥＴデバイスを動作することは利点である。なぜなら、デバイスがその出力キャパシタンスからのエネルギー、またはスイッチと並列であるコンデンサ（１８２）内に格納されたエネルギーを排出しなくてもよいため、損失が低減されるからである。負荷（１８６）を通る出力電流が増加すると、スイッチがＺＶＳを生じるタイミングが変わらなければならず、ＦＥＴ駆動回路を複雑にし得る。後に続く図面の説明では、それでも、スイッチがＺＶＳ状態で動作されるか、または本当のダイオードが用いられることを仮定する。
【００６５】
図１−９は、ダイオード（１８３）と対向して配置されるキャパシタンス（１８２）の値の変化とともに出力電圧がどのように変わるかを示す。これらの曲線は、３．３９ＭＨｚの動作周波数に関してプロットされている。図１−９に見られるように、キャパシタンス（１８２）の値が増加するにつれて、出力電圧（すなわち、負荷抵抗をわたる電圧）（１８６）がまず増加し始めるが、キャパシタンス（１８２）の値がさらに増加されるにつれ、負荷抵抗（１８６）をわたる電圧が再度降下し始める。よって、最高の電圧伝達関数を獲得するキャパシタンス（１８２）の最適値が存在する。図１−９では、４０ｎＨのインダクタンス（１８０）の値に関する曲線（１８７）、および２０ｎＨのインダクタンス（１８０）の値に関する曲線（１８８）の２つの曲線が示される。曲線（１８７）が、出力電圧のピークが約２７ｎＦのキャパシタンス（１８２）の値で生じることを示す一方で、曲線（１８８）は、ピークが約８６ｎＦのキャパシタンス（１８２）の値で生じることを示す。２つの曲線が２つの別々のものの因子であるインダクタ（１８０）の値に関するため、キャパシタンス（１８２）およびインダクタ（１８０）の値が共振条件を満たした場合のように、これらが、２つの別々のものの因子（８６／２７＞３）ではないことに留意されたい。これは、最大出力の条件が発生器（１７７）からの入力電力の周波数での共振のための条件と同じではないことを意味する。２つのコンデンサ（１８０）は、変換器（１７９）の二次巻線およびインダクタ（１８０）と対向して並列位置にある単一のコンデンサ（１８１）により置き換えられ得、同じ結果ではあるが、この場合、ダイオード（１８３）内の電流は同じではない。
【００６６】
図１−１０および１−１１は、負荷抵抗（１８６）の関数として、負荷抵抗（１８６）をわたる電圧を示す。これらの曲線の傾きは、回路（１７８）の出力インピーダンスの測定値（ｍｅａｓｕｒｅ）である。すなわち、傾きがゼロであれば、出力インピーダンスはゼロであり、回路がフィードバックなしの「自然調整」を示す。図１−１０の曲線（１８９）および図１−１１の曲線（１９２）は、負荷抵抗（１８６）をわたる電圧のピークとなる値に等しいキャパシタンス（１８２）の値に対して、フィードバックなしでほぼゼロの傾きが得られることを示す。すなわち、インダクタンス（１８０）に関連するキャパシタンス（１８２）の値の適切な選択のために、負荷抵抗（１８６）をわたる電圧が、負荷抵抗（１８６）の実際の値とは比較的に無関係となる（出力は「自然に調整される」）。「自然調整」（フィードバックなしの調整）の利点は、フィードバックシステムが基準と比較して出力電圧の変化を認識し、回路内部のパラメータを変更することを待つ必要がないことである。既述の条件下で、出力電圧が一定に保持され、動作周波数の１または２サイクル内でそのように維持される。これは、安定したフィードバックシステムと比較して短い。
【００６７】
よって、負荷抵抗が素早く変化する条件下でも、フィードバックなしで広範な負荷抵抗をわたる安定した出力電圧を生じるシステムを記載した。図面に示す出力の変化を許容することができるシステムに関して、フィードバックは必要とされない。負荷を変更する条件下で、出力電圧のより厳しい制御を必要とするシステムに関して、フィードバックが追加され得、本発明の教示により、フィードバックシステムの一部のアクションの必要条件を軽減することにより、より単純で、より高速で、かつ費用がかからないフィードバック回路の使用が許可されることに留意されたい。
【００６８】
上述したように、回路は、様々な様態で実施されて、本発明の全体的な目的を達成する。例えば、回路設計の一例として、図１−１２を参照すると、概略的に、回路が理解され得る。回路は、総称的に述べられる様々なエレメントのあらゆる組合せを有し得る。まず、回路は、一定出力エレメント、例えば、一定電圧出力エレメント（１６１）を有し得る。この配置において、一定出力エレメントは、可変負荷によって発生し得るばらつきに関わらず、ある出力パラメータを定数として維持する機能を果たし得る。当業者であれば容易に理解するように、維持されるパラメータは、様々なパラメータから選択され得る。このようなパラメータには、以下のパラメータが含まれるが、これらに限定されるものではない。
−実用上可変負荷が存在する全てのレベルにわたって実質的に一定である、実質的な一定切り替え電圧出力
−実用上可変負荷が存在する全てのレベルにわたって実質的に一定である、実質的な一定負荷電圧入力
−実用上可変負荷が存在する全てのレベルにわたって実質的に一定である、実質的な一定切り替え電圧フーリエ変換
−実用上可変負荷が存在する全てのレベルにわたって実質的に一定である、実質的な一定切り替え電圧出力波形
−実用上可変負荷が存在する全てのレベルにわたって実質的に一定である、実質的な一定切り替え電圧遷移エンドポイント
−上記のそれぞれの交換および組合せの全て
示した構成においては、この一定出力電圧エレメント（１６１）は、動作の基本振動数で直列共振用に調整され得るインダクタＬ１およびキャパシタＣ５、動作の基本振動数で並列共振用に調整され得るインダクタＬ２およびキャパシタＣ６、半ブリッジ構成において一般的なように低ＡＣインピーダンスの半電源（ｈａｌｆ  ｓｕｐｐｌｙ）を形成するように配置されたキャパシタＣ７およびＣ８を有し、Ｒ５は、電力供給される負荷を表す。当然、これらの一般的な原理から、当業者であれば、この基本的な目的を達成するために他の設計が構成され得ることを容易に理解する。
【００６９】
第２に、システムは、一定軌跡エレメント、例えば、一定軌跡エレメント（１６２）を含み得る。この配置において、一定軌跡エレメントは、可変負荷によって発生し得るばらつきに関わらず、応答波形を（または、波形のフーリエ成分でさえも）実質的な定数として維持する機能を果たす。示した構成においては、この一定軌跡エレメント（１６２）は、半電源（キャパシタＣ７およびＣ８として示される）に接続されたインダクタＬ４を有する。一定軌跡エレメントは、ダイオードＤ２およびキャパシタＣ２がスイッチＴ１の付属エレメントであり、ダイオードＤ３およびキャパシタＣ３４がスイッチＴ２の付属エレメントである場合に、スイッチＴ１伝導からスイッチＴ２伝導への（または、その反対の）遷移のときに、一定の電流を提供する。維持される軌跡は、時間についての電圧の連続二次導関数を表すものに保持すらされ得る。本明細書中に示すように、設計は、一定のエンドポイントを得るように構成され得る。エンドポイントは、０であっても、０でなくてもよく、例えば、ある特定の設計においては、非０エンドポイントを有することが所望され得る。そのタイプの設計は、０ボルト、ダイオードをオンにするレベルより低い電圧、切り替えＤＣ供給電圧より約５％低い電圧、切り替えＤＣ供給電圧より約１０％低い電圧、切り替えＤＣ供給電圧より約２０％低い電圧、および切り替えＤＣ供給電圧より約５０％低い電圧などの値を含み得る。それぞれの値が、実用上可変負荷が存在する全てのレベルにわたる。それにもかかわらず、一定の結果（軌跡、エンドポイント、またはその他）は、非常に重要であり得る、ダイオード本体をオンにする切り替え、またはオンの回避の瞬間の電圧なので、重要であり得る。また、これらの全ての原理から、当業者であれば容易に理解するように、これらの基本的な目的の各々を達成するために他の設計が構成され得る。従って、設計は、実質的に負荷から独立し、実質的に軌跡が固定された応答を提供するネットワークを提供し得る。さらに、任意の構成エレメントの非線形転送特性、例えば、多くのスイッチのバラクターキャパシタンス性質、変換器の非線形転送性質などは、最適な結果のために、ネットワークによっても積極的に利用され得る。
【００７０】
第３に、回路は、エネルギー維持エレメント、例えば、エネルギー維持回路（１６３）を含み得る。この機能において、エネルギー維持回路（１６３）は、可変負荷から発生され得るばらつきに関わらず、定数として必要なエネルギーを維持する機能を果たす。示した構成において、このエネルギー維持回路（１６３）は、インダクタＬ２と並列に構成されたキャパシタＣ６を有する。インダクタＬ２およびキャパシタＣ６は、両方とも、Ｒ５として示される負荷と並列である。このエレメントは、上述したような負荷の急なエネルギー需要を実質的に全て供給する機能を果たす。また、上述したように、この基本的な目的を達成するために、他の設計が構成され得る。
【００７１】
第４に、回路は、何らかのタイプの安定化エレメント、例えば、図示する安定化エレメント（１６４）を有し得る。この安定化エレメント（１６４）は、米国特許第５，７４７，９３５号に記載の原理に従って、基本振動数にないエネルギーを吸収する機能を果たす。本願の譲受人への米国特許第５，７４７，９３５号は、本明細書中で参考として援用される。
【００７２】
最終的に、回路は、自動バイアスネットワーク、例えば、それぞれのスイッチについて示されるような直接バイアス変更エレメント（１６５）を含み得る。この配置において、これらのネットワークは、伝導制御エレメント、例えば、ダイオード（１６７）を有する何らかのタイプの分圧器（１６６）を含み得る。ここで、分圧器（１６６）は、それぞれが１キロオームのような大きい値で、等しくなるように選択され得る２つの抵抗器Ｒ１およびＲ２を用いる。このエレメントは、ＡＣ駆動振幅に比例する負のバイアスを提供する。この結果、駆動振幅から独立した伝導期間が得られ得る。従って、いずれのスイッチも伝導状態でない場合、一定の不感時間（応答時間）を提供する。また、これらの一般的な原理から、当業者であれば容易に理解するように、この基本的な目的を達成するために他の設計が構成され得る。
【００７３】
図１−１３および図１−１４に、本発明に従って適切に構成されたシステムが、どのように上記の不変性特徴を有するかを示す。プロット１−４は、以下のような波形を示す。
１−スイッチＴ１とＴ２との間の接合での電圧
２−負荷Ｒ５にかかる出力電圧
３−Ｌ１を流れる電流
４−Ｌ４を流れる電流
２つの図の間に示すように、同じネットワークについて高い負荷の状況と低い負荷の状況とを比較することによって、いくつかの事象が明らかになり得る。これらには、一定出力電圧（Ａ）、一定のエンドポイント（ＢおよびＢ’）、一定の軌跡（ＣおよびＣ’）、一定の応答期間（ＤおよびＤ’）、０電圧切り替え（ＢおよびＢ’）、および、絶え間ない遷移における０負荷電流の事象（Ｅ）が含まれる。これらは全て、Ｌ１でネットワークに流れこむ電流（ＦおよびＦ’）によって示されるように、大きく変動する電力および負荷電流がある場合でも、含まれる。当業者であれば容易に理解するように、他の特徴も明らかである。
【００７４】
上述したように、（図２−１に示すような）バックコンバータトポロジーは、マイクロプロセッサに電力供給するため、特に、電圧変動率モジュールのため、現在用いられている。２．５ボルト、１３アンペアの要件については、３００ｋＨｚの切り替え周波数では、不十分になってきている。実質的な段階負荷変化を満たすため、３ｍＦ（ミリファラド）の出力キャパシタンス（３０１）が要求されるようになってきている。マイクロプロセッサ電圧要件は、５０アンペアで、１．０ボルトに向かって下降し、従来技術によるトポロジーは、より一層、適切でなくなってきている。電圧の２．５倍の降下（および差動電圧許容の付随的な降下）、ならびに電流の４倍の上昇によって、３０ｍＦの出力キャパシタは、要求される段階応答を維持することが必要とされ得る。しかし、このように大きなキャパシタをマイクロプロセッサ接続の近傍に位置付けることは、ますます困難になるか、または不可能になってきている。さらに、このアプローチのコストは、電圧が低下するにつれて、増大する。他の可能性として、周波数が増大し得る。図２−２に示す電圧波形（３０２）は、バックコンバータにおいて典型的である。しかし、このような配置において周波数が増大する場合、この波形の非共振エッジは、ＦＥＴ出力キャパシタンスのコミュテーションのような問題を引き起こし得、約１メガヘルツより上の切り替え周波数の増大を防ぐ。この状況は、適切な電力を提供することがますます困難なマイクロプロセッサおよび他の低電圧電子機器が開発されているので、急に深刻になってきている。本発明は、要求されるより高い周波数および電流を達成することを可能にする。本発明は、少なくとも約３００ｋＨｚより大きい周波数、少なくとも約５００ｋＨｚより大きい周波数、少なくとも約１ＭＨｚより大きい周波数、少なくとも約３ＭＨｚより大きい周波数、少なくとも約１０ＭＨｚより大きい周波数、および、少なくとも約３０ＭＨｚより大きい周波数、さらに、それを越える周波数でさえも許容する。本発明は、約１５アンペアより大きい電流、約２０アンペアより大きい電流、約５０アンペアより大きい電流、および、約１００アンペアよりも大きい電流、さらにそれを越える電流でさえも処理するように構成され得る。
【００７５】
ある実施形態において、本発明の局面は、ＤＣからＤＣに変換する回路から、変圧器および同期整流器を用いてＡＣからＤＣに変換する回路への基本的な変化である。変圧器は、変換器入力に配電される、大きな電流を消去することが可能なので、このアプローチにおいて有用である。従って、高電流の二次側（ｓｅｃｏｎｄａｒｙ）は、物理的に、負荷の近傍に位置付けられ得る。これを達成する回路の１つを図２−３に示す。開示されている発明によって、エネルギー保存周波数が実質的に増大され、それによって、出力キャパシタンス（３０３）が小さいまま維持され、所与の負荷、例えば、マイクロプロセッサ相互接続に隣接して位置付けられることを可能にする。実際に、より高い変換周波数が、達成され得、そのことによって、出力キャパシタンスが実質的に減少し得る。要件が１．０ボルト、５０アンペアの場合、本発明による出力キャパシタンス（３０３）は、負荷要件に依存して、５００μＦ以下であり得る。実際に、本発明によって、約１０ミリフラッド未満、約３ミリフラッド未満、約１ミリフラッド未満、約０．５ミリフラッド未満、および約０．３ミリフラッド未満の実効キャパシタンス（使用または設計された回路において、大きな効果をもたらす）を有するネットワークを提供する設計が達成され得る。
【００７６】
このような劇的な改良は、いくつかのエレメントを、個別に、または同時に組み込むことによって達成され得る。本発明の主な目的の１つは、周波数に関係する制限を消去することである。従って、任意のキャパシタの強制された電圧コミュテーションを消去することが重要であり得る。用いられる同期整流器（ＳＲ）（３０４）デバイスは、付属のドレイン−ソースキャパシタンス（３０５）を有する電界効果トランジスタ（ＦＥＴ）である。このＳＲは、電圧が０の場合、一度に、伝導状態に常に整流される。
【００７７】
図２−３に、低電圧高電流源の整流部分の好適な実施形態を示す。エレメントＬＴ（３０６）（総直列インダクタンス）が、変圧器漏れインダクタンスの総計に、変圧器と直列の任意の他のインダクタンス（一次におけるインダクタンスは、二次に単純に縮尺される）を加えた総計として規定される。エレメントＣＴ（総並列キャパシタンス）は、ＳＲ付属キャパシタンス（３０５）（Ｃｏｓｓ）に、それぞれのＳＲの任意の外部並列キャパシタンス（３０７）（Ｃｓｒ）に変圧器の二次側に並列の任意のキャパシタンス（３０８）（Ｃｐ）を加えたものを加えた総計として規定される。
【００７８】
この回路を最適化すると考えられ得る数個のパラメータがある。電力がかけらている負荷は、ｄｉ／ｄｔが高い可能性を有するか、または負荷電流が上がりまたは下がりのステップ関数であり得る場合、以下のパラメータが考えられ得る：
・動作の基本周波数
・変圧器巻数比
・ＬＴ
・ＣＴ
・ＳＲのための導電角（ＣＡ）
・ＳＲの位相遅延（ＰＤ）
出力インダクタンスＬＦおよびキャパシタンスＣＦは、重要であり得るが、本発明の適切な動作への直接的な影響は大きくない。
【００７９】
また、導電角と効率との間の基本関係が考えられ得る。従来技術および本発明において、ＳＲのための導電角は、１８０度以下となるように注意して選択され（ＳＲ伝導が重複しない）、変圧器の２次側の短絡を防止する。この一般の誤解はより低い周波数の仮定から生じる。本発明を用いると、１８０度より大きな導電角が可能となるだけでなく、動作の基本的な利点が提供される。３００度以上の範囲の導電角が明確に実証される。適切に選択されたＬＴ、ＣＴ、位相角（ＰＡ）および導電角（ＣＡ）を用いると、図２−４において示されるＳＲ（３０４）のドレイン波形が実現され得る。これらの条件を用いると、ＳＲの実効電流（ＲＭＳ）と出力電流との低い比が実現され得る。１．３：１より小さい比が得られた。
【００８０】
一般の比較と同様に、図２−４の波形は、従来の図２−２と比較され得る。低いデューティサイクルアスペクトは両方に共通するが、図２−４においてはＳＲのスイッチングがゼロボルトで生じ、そして理想的に損失がない。
【００８１】
漏れインダクタンスおよび重複導電角：
変圧器漏れインダクタンスは、低電圧、高電流、および高周波数電力供給に対する基本制限因子である。変圧器漏れインダクタンスは変圧器に直列なインダクタンスからなり、そして従来から変換周波数を制限してきた。
【００８２】
他の分野において、漏れインダクタンスは種々の方法において対処されてきた。ＤＣ−ＤＣコンバータに関するＳｃｈｌｅｃｈｔ、ＬｅｅおよびＢｏｗｍａｎによる３つの特許は、すべて漏れインダクタンスを扱う方法を含むので参照される。Ｓｃｈｌｅｃｈｔらの米国特許第４，７８８，６３４号において、漏れインダクタンスは最小限にされることによって管理される。この特許は、「一方向性伝導エレメントおよび制御可能スイッチの両方がゼロ電圧スイッチング遷移を有するように漏れインダクタンスの大きさを共振インダクタ（変圧器第１インダクタンスの場合）と比較して無視できるほどに小さい値に制限することが望ましい」と記載している。Ｌｅｅらの米国特許第４，７８５，３８７号およびＢｏｗｍａｎの米国特許第４，６０５，９９９号において、変圧器漏れインダクタンスは、基本周波数かまたはそれよりわずかに上で回路共振において使用される。この回路の目的は、１次のスイッチおよび整流器の両方に対してゼロ電圧スイッチングを達成することである。しかし、本発明は、基本周波数で共振しない方法での漏れインダクタンスの使用を示す。
【００８３】
本発明の基本的な局面は、より大きな漏れインダクタンスを許容し得る回路位置トポロジーおよび動作の分類である。この利点は、ＳＲにおいて高い導電角を選択することによって実現され得る。実際、いくつかのアプリケーションについて、３００度より大きな導電角さえ有用であることが示される。出力電圧要求が低減され、そして電流要求が増加されるにつれ、これらのシフトの両方の結果、導電角がさらに高くなる。この大きな導電角、全インダクタンスおよび全キャパシタンスの設定は、同時に行われ、その所望の条件のうちのひとつが同期整流器のためのゼロ電圧スイッチング（ＺＶＳ）である。これにより、より高い周波数またはより高い漏れインダクタンスをともなう所定の周波数動作が可能となる。この高周波数動作および／またはより高い漏れインダクタンス許容の組み合わせは、本設計の基本の利点であり、そしておそらくマイクロプロセッサ電力要求を満足することがより困難になるにつれ必要となる利点である。
【００８４】
全キャパシタンスについての注意−変圧器に並列なキャパシタ（３０８）か、またはＳＲに並列なキャパシタ（３０７）かの配置の選択によって、ＳＲを通る電流波形が変化するが、電圧波形に大きな影響を与えない。変圧器に並列なキャパシタの場合、電流波形はより方形波状になり、他方、ＳＲに並列なキャパシタの場合、電流波形は準シヌソイドとなる。この違いは著しく異なる結果を生じ得る。このことを当業者は容易にある程度理解し得る。
【００８５】
ＳＲにかかる高電圧：
整流器回路設計において見られる１つの一般原理は、整流器デバイスにかかる逆電圧ストレスを最小限にすることである。フィルタ入力のタイプによって左右されるが、ピーク反転電圧は通常、ＤＣ出力電圧に等しいか、ＤＣ出力電圧の１．４倍までの範囲にあり、またはまれな状況ではＤＣ出力電圧の２倍までである。
【００８６】
高導電角の１つの結果は、整流器デバイスにかかる実質的により高い電圧である。例えば、本明細書中に開示される回路値において、出力電圧は１．８ボルトであり、他方整流器デバイスにかかる電圧は１５ボルトである！従来から、このタイプの回路性能は、種々の理由からあまり実用的でないと考えられてきた。このことは、当業者に十分に理解される。おそらく、このことは、現在までそのような有用な回路が発見されなかった１つの理由である。
【００８７】
しかし、非伝導状態の間のＳＲにかかる付随高電圧をともなう高コンダクタンス角は、伝導状態の間にＳＲを通る低いＲＭＳ電流の利点を有し、大きな変圧器漏れインダクタンスを許容するための条件である。この回路は、低電圧、高電流要求に理想的に適する。さらに、出力キャパシタンスにおけるより高い動作周波数およびより低い格納エネルギーの結果としての高いｄｉ／ｄｔ要求を有する負荷に十分に適する。したがって、判明されるように、ＳＲに対するより高い電圧要求は問題とならない。現在の製造技術を用いると、ＳＲオフ状態電圧を約２０ボルトより小さく抑えることの利点はほとんどないようである。
【００８８】
ゲート駆動：
次に図２−５に開示される回路は、ゲート駆動回路であり、ＡＣ入力から電力を駆動し、そして受動素子のみを使用する。ＳＲのゲート駆動はまた、ほとんど損失がない。その結果、低コストおよび予測可能な性能となる。それはまた、より高い周波数動作にとって重要である。
【００８９】
加えて、ＤＣまたは低周波数バイアスを加えて、種々の負荷条件で調整を提供するかまたは効率を向上し得る。図２−５において、バイアス入力と表示された点は、制御入力のための注入点の例である。この入力にかかる電圧を変化させる工程は、ＳＲの導電角を遅延角に影響を与えることなく変化させる効果を有する（図２−４）。
【００９０】
ＳＲの導電のための正しい位相角はゲート駆動によって決定される。図２−４を参照すると、遅延角と表示された角は、図２−５の素子Ｌ１、Ｒ１、Ｒ２およびＣ１、Ｃ２のようなものを使用することに起因し得る。インダクタンスＬＩはゲート駆動変圧器漏れインダクタンスを含む。
【００９１】
これらの原理を実施するゲート駆動の多くの変形例があり得る。このことは、ゲート駆動がＤＣ源から駆動され、そしてタイミング回路およびスイッチングデバイスに関係する従来技術と比べて対照的であり得る。
【００９２】
ＳＲを用いた調整：
また、ＳＲ導電角（ＣＡ）を変化させることによって出力電圧を制御および/または調
整することが可能である。再び図２−３を検討する。ここで点線でキャパシタＣｉｎ３０９が含まれることを示す。
【００９３】
制御された出力回路のための値を選択するために、まずＣＡがＳＲに対して３６０度になる場合を検討する。この結果、ゼロＤＣ出力となる。ここでＣｉｎ３０９のインピーダンスは、基本周波数で並列共振回路を形成するＬＴの値（巻数比の２乗によって１次側に変換される）に一致させるべきである。ここで分かるように、ＡＣ入力は理想の条件では損失のない並列共振回路によって負荷されるのみである。
【００９４】
ＣＡは、３６０度から下へ以前のような完全な負荷条件に達するまで連続する。適切に選択された回路パラメータを用いると、ＺＶＳスイッチングは、調整範囲全体にわたって維持され得る。ＺＶＳに対する１つの重量な要件は、伝導時間とＡＣ入力との間に一定の位相関係を提供することである。１次オーダー分析において、必要な唯一の制御入力は、図２−５に示されるものである。
【００９５】
パラメトリック調整：
出力の調整または制御を提供する別の方法は、バラクタキャパシタまたは可飽和インダクタなどのパラメトリック素子を使用して出力電圧を変化させることである。これは、回路を同調して所定の素子に対する感度を最大化し、そしてその後それを変化させる工程に関係し得る。このタイプの設計に対する別のアプローチは、電圧源の特性を有する基本の伝達関数から始めることである。次に、１つ以上の可変素子の小さな変化を用いて、出力が一定に保持され得る。
【００９６】
いくつかの負荷要求に対して、この制御方法は最も簡単であるか、または最も費用対効果が高い。特に、負荷が高ｄｉ／ｄｔ要求を有さないか、または必要な電圧が過度に低くない場合、パラメトリック調整が理想であり得る。
【００９７】
この制御方法は、変化する負荷に対する応答時間および入力調整が粗末であるという欠点を有する。別の欠点は、コンポーネント許容に対する向上した感度を必要とする欠点がある。図２−４においてＣＡが非常に大きいことが分かり得る。一般に、最適なＣＡは、より低い出力電圧に対して増加する。パラメトリック調整を使用する場合の１つの結果は、実際の回路値に対する出力電圧の増加した感度を管理することがますます困難になり得ることである。コンポーネント感度が管理できなくなる場合、整流専用の回路の整流部分を最適化し、そして変圧器の１次側で調整または制御することが好ましくあり得る（ここでインピーダンスはより高い）。レイアウトおよびコンポーネント値は、１次側でより管理可能であり得る。当然ながら、線形可変キャパシタ、線形可変インダクタまたはさらには線形可変抵抗器（理解しておくべきであるように、抵抗器は損失を起こすので好ましいコンポーネントでない可能性がある）などの線形コンポーネントが同様に利用され得る。
【００９８】
（シングルエンド型スイッチを有する）１次側の調整：
図２−６は、変圧器の１次側の簡略化された直列スイッチを示す。この回路設計は、ＤＣ出力を調整する可能な方法として変圧器の入力にかかるＡＣ電圧を変化するために使用され得る。例えば、Ｃ１（３１０）は、整流器回路の残余誘導コンポーネントに共振し得る。Ｃ２（３１１）は、基本周波数で低いインピーダンスであり得る。Ｑ（３１２）のデューティサイクルは、整流器へのＡＣ電圧を変化するように制御され得る。位相遅延（３１３）（Ｌ１、Ｒ１、およびＣ４）は、伝導開始時にＱ１（３１２）にかかる電圧が実質的にゼロであるように選択され得る。さらに、Ｑ１のゲート駆動は、上記の同期整流器に対するゲート駆動と同様に設定され得る。ＡＣ入力（３１５）は、電源電力として使用され、電圧が低下するように変換され、そして遅延回路（３１３）を介してゲートに供給され得る。制御入力（３１４）は、この駆動信号と直列であり得る。これら２つの電圧を合計することによって、導電角は０〜３６０度に変化され得る。
【００９９】
導電角は制御入力によって設定され得、そして位相関係はＡＣ入力（３１５）から得られ得る。適切に選択された回路要素および遅延時間を用いて、Ｑ１（３１２）は、それにかかる電圧がゼロになる時間に伝導状態に対して常に電流方向を変換され得る。このように、整流器回路に対するＡＣ電圧は、損失なし状態を維持しつつ、ゼロ近くからフルに変化され得る。図２−７は、Ｑ１（３１２）にかかる電圧波形（ＦＥＴスイッチに対するＶｄ）のひとつのファミリーを制御入力の関数として示す。３１６と表示された波形は、低いバイアスで生じ、その結果、伝導時間は短い。この条件は最小出力を提供する。３２０と表示された波形は、高いバイアス入力で生じ、そして大きな導電角に対応し、そして最大出力を提供する。すべてのパラメータを同時に最適化することも可能である。
【０１００】
一次側（デュアルスイッチを有する）における調節：  
図２−８および図２−１２は、変圧器の一次側における調節を提供する他の構成を示す。この回路は、位相が１８０度ずれて動作し得る２つのスイッチ（３２３）を用い得る。これらのスイッチは、直列共振から、キャパシタ（３２１）と直列変圧器（３２０）の漏れインダクタンスとの間を移動するように動作し得る。このことは、両方のスイッチが閉の場合に起こる。このことが、一次インダクタンス（ｐｒｉｍａｒｙ  ｉｎｄｕｃｔａｎｃｅ）を短絡させ、上記の直列共振のみを残す。この状態が、整流回路に最大ＡＣ電圧を与え得る。
【０１０１】
両方のスイッチが完全に開の場合に、第２の状態が起こり得る。この状態の間、キャパシタ（３２４）（スイッチ付属キャパシタンス（ｓｗｉｔｃｈ  ａｄｊｕｎｃｔ  ｃａｐａｃｉｔａｎｃｅ）を含む）は、直列切り換え変圧器に亘って直列になり得る。変圧器（３２５）を亘るキャパシタまたは両方の組み合わせを用いることも可能である。この総キャパシタンスは、変圧器の磁化インダクタンスと共振し得る。このことが、主要変圧器の一次側と直列の、並列共振回路を形成し得、整流回路へのＡＣ電圧が最小になり得る。
【０１０２】
第３の通常の状態は、導通角が可変である場合に起こり得る。開示された値の場合、この回路は、ＺＶＳを有する導通範囲全体に亘って動作し得る。
【０１０３】
自然調節：  
総インダクタンス、総キャパシタンス、および出力フィルタインダクタンスの値が正確に選択される場合、新たな現象が存在し得る。ＤＣ出力電圧は、負荷電流から比較的独立した状態にとどまり得る。このことは、任意の可変素子またはフィードバック無しで起こり得る。
【０１０４】
実施例：  
全ての回路パラメータ値を選択することは、冗長なタスクであり得る。以下の実施例は、１．８ボルトで動作し且つ２０アンペアを必要とするマイクロプロセッサに給電するために最適化され得る汎用整流器である。図２−３の回路を用いる場合、以下のパラメータ値が適切であり得る。  
【０１０５】
周波数            ＝    ３．３ＭＨＺ  
巻数比            ＝    ５：１  
入力電圧          ＝    ３０ＶＡＣ  
ＬＴ              ＝    ３０ｎＨ  
ＣＴ              ＝    １０ｎＦ  
Ｃｉｎ            ＝    ２ｎＦ  
Ｌ１＆Ｌ２        ＝    １００ｎＦ  
Ｃｏ              ＝    ５００μＦ  
ＳＲ１＆ＳＲ２    ＝    ３ｅａ．ＦＤＳ６８８０  
導通角            ＝    ２６６度  
遅れ角            ＝    ２４度  
図２−５は、ＳＲゲートドライブの一実施形態を示す。ＳＲゲートドライブは、ＡＣ入力から得られるシヌソイド信号および制御信号の合計からなる。また、ＡＣ入力から得られる信号は、高い効率のために最適な遅延を有し得る。この回路は、ゲート変圧器漏れインダクタンスおよびゲートキャパシタンスを利用して、ＡＣ入力からの高調波をフィルタリングすることにより、クリーンなＡＣ電圧を生成し得る。この回路はまた、Ｒ１、Ｒ２、Ｃ１およびＣ２の組み合わせ（付属ゲート−ソースキャパシタンスを含む）、およびインダクタＬ１を用いた遅延の生成を示し得る。
【０１０６】
出力トラップ：  
また、図５に可変フィルタエレメントを示す。Ｃ３およびＬ１は、基本周波数の２倍で共振する並列回路を形成し得る。この並列トラップは、以下の利点を提供し得る。  
【０１０７】
１）最大のリップル成分のみをターゲッティングする。  
【０１０８】
２）エネルギをほとんど格納しない−高速ループ制御を可能にする。  
【０１０９】
３）出力キャパシタへの接続のＡＣ電流成分を著しく低減する。  
この回路がマイクロプロセッサに給電する場合、Ｃ４は、マイクロプロセッサへのインダクタンスを最小化するために臨界的に配置され得る。この場合、並列トラップは、回路の残りの部分からＣｏｕｔへの接続についての「ホットリード（ｈｏｔ  ｌｅａｄｓ）」の問題を最小化し得る。
【０１１０】
トポロジーの変形例：  
図２−９Ａ、図２−９Ｂ、図２−９Ｃ、および図２−９Ｄは、開示された発明を実施するために使用され得るさまざまなトポロジーを示す。総インダクタンスおよび総キャパシタンスの位置を各図面に示す。図２−９Ａは、シングルエンドのトポロジーの一例を示す。これは、低コストの問題に関して、優れたトポロジーである。図２−９Ｂは、中央タップを有する変圧器の影響を示す。この回路は、有用であるが、変圧器の二次側を完全には利用し得ない。さらに、低電圧について、いくつかの実現は、二次側の巻回数が１回のみであることを必要とし、このことが、おそらく中央トラップを実現するのを困難にする。図２−９Ｃは、ＳＲのインダクタおよびフィルタインダクタの反転を示す。この回路は、好適な回路とほぼ同一であり得る。さらに、ゲートドライブは、共通ソース点へと参照され得ず、駆動回路はより複雑になる（図示せず）。図２−９Ｄは、中央タップ型二次側の代わりに中央タップ型コイルを示す。いくつかの磁気的実現が、この回路を誘引性（ａｔｔｒａｃｔｉｖｅ）にする。この開示の本質も同様に適用される。
【０１１１】
上記実施例は、多数の可能な設計のうちの２、３例を示すに過ぎない。他の回路が設計され得ることは、開示された思想を実施するこれらの変形例から明らかである。
【０１１２】
第３の高調波トラップ：  
上記の説明および回路設計から理解され得るように、偶数または奇数の高調波が存在し得るか、または、異なる方向に関係している。例えば、偶数番目の高調波（つまり、２番目、４番目等）が順方向に関係し得、奇数番目の高調波（つまり、３番目、５番目等）が逆方向に関係し得る。各々がアドレスされ得る。当然ながら、そのような高調波のうち最も高次（つまり２番目または３番目）のものは、初期の関心の対象であり得る。上の説明において、順方向に関係する、偶数番目の高調波（例えば、２番目の高調波）がアドレスされた。逆方向に関係する、奇数番目の高調波（例えば、３番目の高調波）もまたアドレスされ得る。第３の高調波について、第３の高調波に合わせて調節されたインダクタとキャパシタの直列接続は、主ＶＲＭ変圧器の一次側に亘って配置され得る。開示された好適な実施形態は、実質的な第３の高調波コンテンツと共に、入力電流を引き出し得る。回路の入力上にトラップを配置することにより、高調波電流がトラップを流れ得、回路に供給する配電には現れ得ない。当業者が容易に理解し得るように、簡単な調節により、他の高調波もアドレスされ得る。
【０１１３】
より重要なこととして、第３の高調波トラップの追加により整流器の効率が向上され得る。出力回路は、特に、ＳＲのインダクタが長い導通角を有する場合、非線形であり得る（図２−４参照）。
【０１１４】
この回路（図２−４および図２−１０）からのＤＣ出力電圧は、ＳＲのインダクタの印加される電圧の積分と等しくなり得る（インダクタに印加される平均電圧はゼロになる必要がある）。この波形の任意の歪みが、ＤＣ出力電圧を低減させ、結果的に、効率を低下させる。第３の高調波トラップは、ＳＲ電圧波形の自然なピークを保持し得る。
【０１１５】
第３の高調波トラップの別の潜在的な利点は、複数のＳＲ回路が共通ＡＣソースから電力を受け取るシステムの改良された安全性である。局所的な、第３の高調波トラップは、配電路に沿って流れる第３の高調波電流が原因で、ＳＲ回路が相互に影響するのを防ぎ得る。
【０１１６】
より正確に言うと、第３の高調波トラップがない場合、ＳＲ非導通時間の間、負のインピーダンスが存在し得る。ＳＲ回路の間のわずかな位相の変動の結果、ＳＲ回路の間を流れる高調波エネルギーが高くなる。このことは、全体的なシステムの不安定さの中に現れ得る。各ＳＲ回路の入力に第３の高調波トラップが存在することにより、高いオーダーの電流要件が部分的に充足され得、その結果、システムは安定し得る。
【０１１７】
離れた電力：  
マイクロプロセッサのようなデバイスは、低い電圧および高い電流を必要とし、高いｄｉ／ｄｔ要件を示し得る。図２−１０の回路において、存在し得る１つの問題は、相互配線インダクタンス（３２６）が原因となって起こるｄｉ／ｄｔ制限である。この共通に使用される回路において、バイパスキャパシタ（３２８）（並列に接続された多数の小さなキャパシタから形成され得る）は、マイクロプロセッサ電力ピンの近傍に配置され得る。より大きなキャパシタ（しばしば、バルクキャパシタ（３２７）と呼ばれる）が、少し離れて配置され得る。キャパシタ（３２７）とキャパシタ（３２８）との間の短い距離が、インダクタ（３２６）を形成し得る。このインダクタ（３２６）は、マイクロプロセッサが電源から引き出すことのできる最大ｄｉ／ｄｔを制限し得る。このことは、バイパスキャパシタが小さい（このことは通常起こる）、かつ／または、基本電力変換周波数が低すぎる（このことも通常起こる）場合に、特に当てはまる。バイパスキャパシタ（３２８）は、要求された電圧に荷電された状態に維持され得ない。キャパシタ（３２７）に給電する電源が理想的であっても、または、キャパシタ（３２７）が理想的な電圧源と置換されても、ｄｉ／ｄｔ制限は、相互配線インダクタンス（３２６）の結果として、依然存在し得る。
【０１１８】
本発明の回路において、この問題は克服され得る。図２−３を参照すると、本発明の方法および回路で、電力変換周波数が、マイクロプロセッサ電力ピンに隣接して配置され得るマイクロプロセッサバイパスキャパシタとして使用されるのに出力キャパシタンスが十分に小さくなり得、したがって、出力が実質的に非キャパシタンス性になり得る点まで増加され得る。したがって、特定の構成要素についてのＤＣ電源電圧は、その構成要素自体から電気的に離して配置され得る。この配置により、含まれる特定の構成要素の極めて近傍にＶＲＭを提供する必要性が排除され得る。重要なことに、本発明によると、ＤＣ電圧は、ここでは、構成要素（マイクロプロセッサ自体等）の動作部分から、約１／２インチより長い距離離れて供給され得る。構成要素の動作部分を考慮することにより、つまり、単に配線またはコネクタ等が行う単なる電力の伝送とは異なり、何らかの所望の機能を達成するために電力を消費する部分を考慮することにより、離して配置することによる真の電気的効果が完全に理解され得る。重要なことに、この設計の場合、パワーを配置するために、さらに長い距離が可能である。これは、動作部分から約１／２インチを超える距離だけでなく、動作部分から約１インチを超える距離、および動作部分から約２インチを超える距離も含み得る。
【０１１９】
（クワイエット電力）
電圧降下、電流増加、およびｄｉ／ｄｔ要件が増加するにつれて電力供給産業が直面する問題の１つは、ノイズである。図２−１の回路は、３つの理由によりノイズが多い。
【０１２０】
第１に、スイッチングＦＥＴ（３２９）が、急峻な電圧波面で強制的に整流され得る。このことは、ノイズを周囲の構造に伝達し放射し得る。図２−２の電圧波面と図２−４の電圧波面とを比較して差異を見られたい。
【０１２１】
第２に、図２−１に示す入力回路は、電流をグラウンドパスに注入し得る。ＦＥＴ（３２９）が切り換わると、大電流が入力キャパシタ（３３２）、相互接続インダクタンス（３３１）およびＦＥＴ（３２９）を介するループ（３３０）に沿って流れ得る。このループ（３３０）に沿った電流変化率ｄｉ／ｄｔは、インダクタ（３３１）を介して電圧を上昇させ得る。この電圧は、出力電圧に影響を与え得る。
【０１２２】
第３に、図２−１などの回路の出力は、ＤＣ出力電圧が低下すると生来的にノイズが多くなり得る。ＤＣ出力電圧は、図２−２に示す点２上の電圧の平均値である。電圧調整方法は、ときどき、パルス幅変調と呼ばれる。より低い出力電圧を得るために、パルス幅は制御困難なまでに狭くなる。これは、幅の変化がパルス幅全体の大きな部分を占めるからである。これは、不安定な、またはノイズの多い出力電圧を生成し得る。
【０１２３】
ここで開示している回路は、ゼロ電圧切換（ＺＶＳ）を使用し得、整流回路内で平滑な電圧波形を有し得る。図２−２（先行技術）と図２−４の電圧波形を比較されたい。本発明による波形の方がノイズが少ないことが明らかである。第２に、好適な一実施形態において、調整は変圧器の一次側で起こり得る。この回路もまたＺＶＳであり、さらにＤＣ出力電圧から隔離されている。これらの要因が組み合わさって、このアプローチを、次世代低電圧デバイスにより適したものにし得る。
【０１２４】
（更なる実施例）
図２−１１および図２−１２は、完全なＡＣ／ＤＣ電力変換器を模式的に示す。ＡＣ／ＤＣ変換器は、整流部と、ゲートドライブと、直列スイッチ（単数または複数）とを、出力から調整用直列スイッチへの自己導出型ＤＣ電源およびフィードバックとともに含み得る。これらの模式図は、これまで開示されてきたもののほとんどを具現化し得、高いｄｉ／ｄｔを必要とするロードに適した完全な、１．８ボルト、２０アンペアの動作するＤＣ電源を示し得る。これらは、周波数３．３９ＭＨｚで、３０ボルトＲＭＳのＡＣ入力バスから動作し得る。最後に、図２−１３は、好適な一設計において構成され得る、「シルバーボックス」のいくつかの、全体的に重要な部分に対する可能性のある設計を示す。
【０１２５】
（（可変キャパシタによる）一次側における調整）
変圧器の一次側の直流スイッチとキャパシタとの相違は、キャパシタは損失のないエレメントを提示し得るということである。キャパシタは線形エレメントでもあり得る。図２−１４に示す実施形態を参照すると、可変キャパシタ（Ｃ１）は、一次ＡＣエネルギー源と主要変圧器の一次巻線との間の位相シフトを生成し得る。一次側調整器のこの構成において、調整のメカニズムは、シングルおよびデュアルスイッチに関して上述したものとは異なる。磁化インダクタンスの共振は、調整のプロセスには関与しない。この形態のための調整の一次エレメントは、ゲートドライブ位相角、および直流キャパシタインピーダンスとＳＲ入力インピーダンスとの組み合わせを含み得る。直流キャパシタ、変圧器（単数または複数）の漏れインダクタンス、およびＳＲの固有または追加のキャパシタンスの値の、ある特定の組み合わせは、多くの利点を提供し得る。これらの利点は、以下を含む。
【０１２６】
１）回路は、変圧器の磁化インダクタンスに対して相対的に低い感受性を有しえる（例えば、変圧器に用いられる材料の透磁性の安定性はほとんど無関係であり得る）。
【０１２７】
２）ＳＲのゲートドライブ用の位相遅延回路は、もはやなくてもよい（例えば、図２−５に示すエレメントＬ１、Ｒ１、Ｒ２、Ｃ１およびＣ２が排除され得る）。
【０１２８】
３）可変負荷の場合、ＳＲゲートドライブ電圧は、可変負荷状態（例えば、出力電流の変化）にありながら、所与の負荷条件にとって最も効率的な値に自動的に適合し得る。例えば、この回路の実用的な具現化の１つにおいて、１０％の電流負荷における効率は、全負荷の場合に比べて僅か１５％低いにすぎなかった。
【０１２９】
４）回路の反応部は、異なる負荷条件において一定になり得、回路の入力に、並列なインダクターを追加することによりゼロになり得る（直列の等価Ｒ−Ｘ回路の場合）。すなわち、回路の入力インピーダンスは、負荷条件の範囲全体において実質的に無反応のままであり得る。これは、図２−１５に、様々な負荷条件に関して示されている。この局面は、一次エネルギー源にとって重要であり得る。なぜなら、ほとんどのＡＣ発生器は実質的に抵抗性のある負荷にのみ効率的に作用するからである。この特徴は、より複雑性の低いＡＣ発生器を一次電源として使用し得ることを可能にし得る。
【０１３０】
５）自然調整という現象が現れ得る。これは、直流キャパシタがフルレンジの負荷調整を達成するために必要な範囲を限定するという結果になり得る。例えば、一実施形態において、必要とされる直流キャパシタ値の範囲は、中間値の僅か±２５％である。これを達成するために、簡単なバラクタエレメントが用いられ得る。
【０１３１】
（（可変キャパシタのスイッチ等価物による）一次側における調整）
必要とされるキャパシタンスの範囲が限られているため、変圧器の一次側のアナログ等価物としてＺＶＳスイッチが用いられ得る。スイッチ等価物の１つの具現化の構成は、図２−８を参照して上述したものと同様であり得るが、異なるモードで動作する。この回路は、図２−１２から理解され得るように、１８０度位相がずれた状態で動作し得る２つのスイッチを用い得る。この回路は、変圧器によってＳＲから直流電気的に隔離され得る。変圧器は、多くの場合、安定した漏れインダクタンスを必要とし得るが、それ以外は、特に必要とされる要件はないかもしれない。漏れインダクタンス値は、回路設計中においても考慮され得、必要であれば補償され得る。磁化インダクタンスも漏れインダクタンスも共振回路の一部である必要はない。変圧器のコア透磁性の安定性についても特に要件はないかもしれない。回路パラメータが適切に選択されていれば、ＺＶＳスイッチングおよび線形可変キャパシタの等価物は、全調整範囲内で維持され得る。有効なキャパシタンスの値の制御は、ＦＥＴゲートに対する制御ＤＣバイアス電圧によって設定され得る。上述した直流スイッチの実施形態とは対照的に、絶縁変圧器の波形は、調整範囲全体において実質的にシヌソイドであり得、振幅は異なる負荷条件下でのみ変化し得る。
【０１３２】
（出力変圧器）
本発明のさらに別の潜在的に独立した局面を図２−１４に示す。これは、ＳＲ用出力フィルタエレメントのための別のオプションを示す。図２−３に示すＬｆなどの２つの出力インダクタに代えて、１：１の比の単一の変圧器のみが用いられ得る。より概して述べると、出力変圧器は単に、何らかの様式で連結された２つの出力インダクタンス（図２−１４ではＷ３およびＷ４）であり得る。磁気結合またはさらに変圧器を用いて、以下の利点が実現され得る。
【０１３３】
１）２つではなく僅か１つの磁気エレメントが用いられ得る。
【０１３４】
２）磁気エレメントによる基本周波数ＡＣ電流が、急激に減少し得、それにより、照射ＡＣ磁界も低下し得る。
【０１３５】
３）変圧器の漏れインダクタンスがＳＲの出力のフィルタエレメントとして用いられ得る。ここでも、第１のアプローチの漏れインダクタンスは、コアの透磁性に依存しないかもしれず、従って、磁気材料の安定性に対する特別な要件はないかもしれない。
【０１３６】
４）ＳＲの各半分からの出力ＤＣ電流は、変圧器を介して互いに逆の方向に流れて打ち消し合うことがあり得る。従って、変圧器のコア内の得られたＤＣ磁界は、ほぼゼロであり得る。その結果、コア内では磁気飽和は起こらないかもしれず、密閉構造（トロイド）内で少量の磁気材料が用いられ得る。
【０１３７】
本特許内の議論は、基本的な記載であることを意図している。読み手は、具体的記載がすべての可能性のある実施形態を明示的に記載しているわけではなく、多くの変形例が暗示されていることを理解すべきである。さらに本明細書は、本発明の包括的性質を完全に説明していないかもしれず、各特徴または構成要件が実際には、より広範囲な機能または膨大な数の変形例または均等な構成要件を示していることを明示的に示していないかもしれない。本発明の要旨から逸脱することなく、多くの改変がなされ得る。これらのことはすべて本開示に暗示的に含まれている。本発明は装置関連の用語を用いて説明されているが、装置の各構成要件は暗示的に機能を有する。装置に向けられた請求項としては、記載した実施形態の多くに対するものが含まれているが、方法に向けられた請求項に関しては最も基本的なもののみが提示されている。提示された装置に向けられた請求項に対応する、方法に向けられた追加の請求項、さらには、本発明および各構成要件が果たす様々な機能に関する追加の方法および／または装置に向けられた請求項の両方が含まれ得る。さらに、プロダクト・バイ・プロセスクレームなどが、このようなシステムを介して達成されるいずれかの結果に追加され得る。重要なことは、明細書、用語、提示された特定の請求項のどれひとつとして、特許開示または記載内容の、最終的に獲得可能となる範囲を限定することを意図すると理解されるべきではないということである。コンピュータシステムおよび他の電子部品に関する記載内容が提示され得、当初何が提示されたか、および如何なる名称が示されたかに拘わらず、これらが本出願によって包括されていることが理解されるべきである。これらのことはすべて、方法に向けられた請求項に関しても特に留意されるべきである。装置に向けられた請求項は様々な形態で詳細に記載されてきたが、管理上の効率のために、方法に向けられた請求項としては基本的なもののみが含まれている。当然、装置に焦点を当てた詳細な開示および請求は、方法に向けられた請求項および装置に向けられた請求項の両方の完全な範囲をサポートするに十分であると理解される。方法に向けられたさらなる請求項は、そのような詳細を明示的に請求するのに適した後の時点で追加される可能性がある。従って、本開示は、装置に関する記載の中で提示されたものと同様の請求項およびサブクレームを含むがそれらには限定されない、方法に向けられた請求項の完全な範囲を包括するものと解釈されるべきである。加えて、開示されてはいるが請求項には含まれていない実施形態に対する他の請求項も加えられ得る。
【０１３８】
さらに、本明細書中に記載された原理の使用は、様々な構造を生み出し得、さらに、上述したように、様々な設計上のトレードオフを可能にし得る。加えて、本発明の様々な構成要件および請求項の各々もまた、様々な様式で達成され得、あるいは独立して提示され得る。この開示は、このようなバリエーションの各々、ならびに、任意の且つすべての構成要件または適用の様々な組み合わせおよび交換を包括すると理解されるべきである。特に、開示が本発明の構成要件に関する場合、各構成要件に関する用語は、等価な、装置に関する用語または方法に関する用語によって表現され得ることが理解されるべきである。このことは、機能または結果のみが同一である場合であっても変わらない。各構成要件または作用の記載には、このような等価な、より広義な、またはより包括的な用語が含まれていると考えられるべきである。本発明が権利を有する暗示的に広い保護範囲を明示的にするために望まれる場合には、このような用語は別の用語に置換され得る。単なる一例として、すべての作用は、その作用を行う手段またはその作用を引き起こす構成要件として表現され得ることが理解されるべきである。同様に、開示された各物理的構成要件は、その物理的構成要件が容易にする作用の開示を含むと理解されるべきである。この最後の局面に関して、「スイッチ」の開示は、明示的に述べられていようがいまいが、「スイッチング」という行為の開示を含むと理解されるべきであり、逆に、「スイッチング」という行為のみの開示しかない場合、このような開示は、「スイッチ」の開示または「スイッチングする手段」という開示さえも含むと理解されるべきである。このような変更および代替の用語は、特に本発明にとって真実であるように、明細書に明示的に含まれると理解されるべきである。なぜなら、その基本的概念および理解は根本的なものであり、様々な分野において様々な様式で適用され得るからである。
【０１３９】
さらに、本特許出願で述べたすべての言及および本出願とともに提出する参考文献リストに挙げられたすべての参考文献を参考のためここに援用する。しかし、記載内容が本発明の特許化にとって矛盾すると考えられる場合は、そのような記載は、出願人によって明白になされたものと考えられるべきではない。
【０１４０】
最後に、文脈によって他の解釈が必要でない限り、用語「含む」または「含む」または「含み」などのバリエーションは、記載された構成要件、工程、構成要件群または工程群を暗示的に含むが、他の構成要件、工程、構成要件群または工程群を含むことを排除しないと理解されるべきである。加えて、すべての構成要件または適用の様々な組み合わせおよび交換が生成されかつ提示され得る。これらはすべて、特定の適用における性能を最適化するために行われ得る。
【図１−１】
2014147282.tif 000003
【図１−２】
2014147282.tif 000004
【図１−３】
2014147282.tif 000005
【図１−４】
2014147282.tif 000006
【図１−５】
2014147282.tif 000007
【図１−６】
2014147282.tif 000008
【図１−７】
2014147282.tif 000009
【図１−８】
2014147282.tif 000010
【図１−９】
2014147282.tif 000011
【図１−１０】
2014147282.tif 000012
【図１−１１】
2014147282.tif 000013
【図１−１２】
2014147282.tif 000014
【図１−１３】
2014147282.tif 000015
【図１−１４】
2014147282.tif 000016
【図２−１】
2014147282.tif 000017
【図２−２】
2014147282.tif 000018
【図２−３】
2014147282.tif 000019
【図２−４】
2014147282.tif 000020
【図２−５】
2014147282.tif 000021
【図２−６】
2014147282.tif 000022
【図２−７】
2014147282.tif 000023
【図２−８】
2014147282.tif 000024
【図２−９】
2014147282.tif 000025
【図２−１０】
2014147282.tif 000026
【図２−１１】
2014147282.tif 000027
【図２−１２】
2014147282.tif 000028
【図２−１３】
2014147282.tif 000029
【図２−１４】
2014147282.tif 000030
【図２−１５】
2014147282.tif 000031