(57)【要約】【課題】２００万枚／秒以上の速度で撮像した場合にも連続上書き撮像を可とする。【解決手段】撮像素子用駆動装置は、タイミングパルスおよび切替制御パルスを生成するタイミングパルス生成部と、タイミングパルス生成部で生成されるタイミングパルスに基づいて電荷信号をメモリ列に移送する少なくとも１相の移送パルスを生成する移送パルス生成部を備え、移送パルス生成部が、タイミングパルスを電力増幅して移送パルスとして出力する複数の電力増幅素子と、タイミングパルスを電力増幅素子の１つに選択的に供給する選択供給回路と、選択供給回路により選択された電力増幅素子の出力を移送パルスとして出力する選択出力回路と、切替制御信号に基づいて電力増幅素子の１つを順次選択するために選択供給回路および選択出力回路を制御する選択制御回路とを備える。【選択図】図３
2014158089.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ方向およびＹ方向のマトリクスに配置された複数の受光素子と、各受光素子に接続され前記受光素子が出力する受光信号を電荷信号として蓄積する複数のメモリと、前記メモリに蓄積された電荷信号を読み出す読出回路とを含む撮像素子の前記受光素子、複数のメモリおよび読出回路のそれぞれに駆動信号を供給する撮像素子用駆動装置であって、
タイミングパルスおよび切替制御パルスを生成するタイミングパルス生成部と、
前記タイミングパルス生成部で生成されるタイミングパルスに基づいて前記電荷信号を前記メモリ列に移送する少なくとも１相の移送パルスを生成する移送パルス生成部を備え、
前記移送パルス生成部が、
前記タイミングパルスを電力増幅して移送パルスとして出力する複数の電力増幅素子と、
前記タイミングパルスを前記電力増幅素子の１つに選択的に供給する選択供給回路と、
前記選択供給回路により選択された前記電力増幅素子の出力を前記移送パルスとして出力する選択出力回路と、
前記切替制御信号に基づいて前記電力増幅素子の１つを順次選択するために前記選択供給回路および前記選択出力回路を制御する選択制御回路と、を備える撮像素子用駆動装置。
【請求項２】
前記選択制御回路は、予め定められた数の前記タイミングパルスごとに、前記選択供給回路および前記選択出力回路を切り替えるものである請求項１に記載の撮像素子用駆動装置。
【請求項３】
前記選択制御回路は、前記電力増幅素子の温度を測定する素子温度測定部を備え、前記素子温度測定部で測定された温度が予め定められた温度に到達するたびに、前記選択供給回路および前記選択出力回路を切り替えるものである請求項１に記載の撮像素子用駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素周辺記録型撮像素子用駆動装置に関する。
【背景技術】
【０００２】
高速度撮像に使用される高速度撮像素子として、従来、撮像速度が１００万枚／秒の超高速度撮像が可能な斜行直線ＣＣＤメモリを持つ画素周辺記録型撮像素子が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された画素周辺記録型撮像素子では、受光素子から得られる撮像中の画像情報を受光素子に直結されているＣＣＤセルの直列接続したＣＣＤメモリに順次移送し、ＣＣＤメモリの最終段のＣＣＤセルから溢れ出た画像情報をドレンに排出しつつ上書き撮像を行う。
【０００４】
そして、外部から入力される上書き停止信号により上書きを停止し、ＣＣＤメモリに蓄積されていた画像情報を出力するようになっている。
【０００５】
このような画素周辺記録型撮像素子では、各受光素子がＣＣＤメモリを有するだけでなく、ドライバ回路は複数のＣＣＤメモリを駆動する構成であるため、ドライバ回路の負荷の容量成分は、１つのＣＣＤセルの容量にＣＣＤメモリに含まれるＣＣＤセルの数、およびドライバ回路に接続されるＣＣＤメモリを乗じた値となる。
【０００６】
このため、特許文献１に記載された画素周辺記録型撮像素子では、撮像速度が１００万枚／秒程度になると、ドライバ回路の最終段素子に流れる充放電電流が極めて大きくなり、撮像動作時間が長くなると素子温度が上昇し、所定の温度以上になるとドライバ回路が機能を喪失するおそれがあった。
【０００７】
そこで、２００万枚／秒程度の高速度撮像において、トリガ信号が入力されてから撮像動作を開始することによりドライバ回路の素子温度が限界温度に達する前に撮像を終了する方法もすでに提案されている（たとえば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−３４５４４１号公報
【非特許文献】
【０００９】
【非特許文献１】J. Yonai et al. (2012) "Development of a driving method suitable for ultrahigh-speed shooting in a 2M-fps, 300k-pixel single-chip color camera"Proceedings of SPIE Volume:8298-22
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、突発的な事象の撮像においては、適切なタイミングでトリガ信号を入力して撮像を開始することは困難であり、連続上書き撮像を行いトリガ信号として上書き停止信号を受信したときに上書きを停止できることが望ましい。
【００１１】
本発明は上記課題に鑑みなされたものであって、２００万枚／秒以上の速度で撮像した場合にも連続上書き撮像が可能な画素周辺記録型撮像素子用駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る撮像素子用駆動装置は、Ｘ方向およびＹ方向のマトリクスに配置された複数の受光素子と、各受光素子に接続され前記受光素子が出力する受光信号を電荷信号として蓄積する複数のメモリと、前記メモリに蓄積された電荷信号を読み出す読出回路とを含む撮像素子の前記受光素子、複数のメモリおよび読出回路のそれぞれに駆動信号を供給する撮像素子用駆動装置であって、タイミングパルスおよび切替制御パルスを生成するタイミングパルス生成部と、前記タイミングパルス生成部で生成されるタイミングパルスに基づいて前記電荷信号を前記メモリ列に移送する少なくとも１相の移送パルスを生成する移送パルス生成部を備え、前記移送パルス生成部が、前記タイミングパルスを電力増幅して移送パルスとして出力する複数の電力増幅素子と、前記タイミングパルスを前記電力増幅素子の１つに選択的に供給する選択供給回路と、前記選択供給回路により選択された前記電力増幅素子の出力を前記移送パルスとして出力する選択出力回路と、前記切替制御信号に基づいて前記電力増幅素子の１つを順次選択するために前記選択供給回路および前記選択出力回路を制御する選択制御回路とを備えることを特徴とする。
【００１３】
本発明の撮像素子用駆動装置によると、２００万枚／秒以上の速度で撮像した場合にも連続上書き撮像が可能な画素周辺記録型撮像素子用駆動装置を提供することができる。
【００１４】
なお、本発明の撮像素子用駆動装置によると、前記選択制御回路は、予め定められた数の前記タイミングパルスごとに、前記選択供給回路および前記選択出力回路を切り替えるものであってもよい。
【００１５】
なお、本発明の撮像素子用駆動装置によると、前記選択制御回路は、前記電力増幅素子の温度を測定する素子温度測定部を備え、前記素子温度測定部で測定された温度が予め定められた温度に到達するたびに、前記選択供給回路および前記選択出力回路を切り替えるものであってもよい。
【発明の効果】
【００１６】
本発明によると、２００万枚／秒以上の速度で撮像した場合にも連続上書き撮像中にトリガ信号により連続上書き撮像を停止することが可能となり、事象発生の前後を撮像することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る撮像素子用駆動装置および撮像素子用駆動装置により駆動される画素周辺記録型撮像素子の模式図である。
【図２】本発明の実施の形態に係る撮像素子用駆動装置の移送パルス出力部により駆動されるＣＣＤメモリの簡略化した等価回路を示す図である。
【図３】本発明の実施の形態に係る撮像素子用駆動装置の移送パルス出力部にタイミングパルス生成部および画素周辺記録型撮像素子が接続された構成を示すブロック図である。
【図４】本発明の実施の形態に係る撮像素子用駆動装置のドライバ回路の動作を説明するためのタイミングチャートである。
【図５】ドライバ素子の動作周波数と充放電電流量との関係を説明するための図である。
【図６】１つのドライバ素子が異なる周波数のタイミングパルスを電力増幅する場合のドライバ素子の動作時間と温度との関係を説明するための図である。
【図７】ドライバ素子を所定時間作動させて停止した場合のドライバ素子の温度の変化を説明するための図である。
【図８】本発明の実施の形態に係る撮像素子用駆動装置の移送パルス出力部のドライバ素子ｄ１〜ｄ５を順次切り替えて作動させたときの作動時間および温度の関係を説明するための図である。
【図９】本発明の実施の形態に係る撮像素子で撮像する場合と、トリガ信号が入力された後に撮像を開始する従来の駆動装置で撮像する場合との相違を説明するための図である。
【図１０】本発明の実施の形態に係る撮像素子用駆動装置を組み込んだ撮像装置の一例を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら本発明の一実施の形態に係る撮像素子用駆動装置１０を説明する。
【００１９】
図１は、本発明の一実施の形態に係る撮像素子用駆動装置１０とこの駆動装置１０により駆動される画素周辺記録型撮像素子２０とが接続された構造を示す模式図である。
【００２０】
以下の説明において、被写体を受光素子２１で超高速に撮像し、受光素子２１が生成した受光信号をＣＣＤメモリ３０に蓄積するモードを撮像モードといい、ＣＣＤメモリ３０に蓄積されている電荷信号を出力回路２４側に読み出すモードを読出モードと呼ぶ。
【００２１】
駆動装置１０は、タイミングパルス生成部１１、露光パルス出力部１２、移送パルス出力部１３，垂直転送パルス出力部１４および水平転送パルス出力部１５を備えている。
【００２２】
タイミングパルス生成部１１は、例えば、ＦＰＧＡ(Field Programmable Gate Array)から構成されている。
【００２３】
タイミングパルス生成部１１は、後述のとおり、撮像モードでは撮像速度に対応する第１の周波数（例えば５ＭＨｚ[メガヘルツ]）のタイミングパルスD_pulseｎ（１≦n≦Ｎ）および切替パルスS_pulseｎ（１≦n≦Ｎ）を、読出モードでは読出速度に対応する第２の周波数（例えば１００ＫＨｚ［キロヘルツ］）のタイミングパルスD_pulseｎおよび切替制御パルスS_pulseｎを生成する。
【００２４】
なお、タイミングパルスD_pulseｎの位相は切替制御パルスS_pulseｎの位相に対し９０度遅れているものとする。
【００２５】
生成されたタイミングパルスD_pulseｎは、露光パルス出力部１２、移送パルス出力部１３，垂直転送パルス出力部１４および水平転送パルス出力部１５で電力増幅され、露光パルスφＰＤ、移送パルスφＭ１〜φＭＮ、垂直転送パルスφＭＲおよび水平転送パルスφＨとして画素周辺記録型撮像素子２０に供給される。
【００２６】
すなわち露光パルス出力部１２、移送パルス出力部１３、垂直転送パルス出力部１４および水平転送パルス出力部１５は、タイミングパルス生成部１１が生成するタイミングパルスを最大電圧１２ボルト、最小電圧−２〜３ボルトの露光パルスφＰＤ、移送パルスφＭ１〜φＭＮ、垂直転送パルスφＭＲおよび水平転送パルスφＨに電力増幅する。
【００２７】
画素周辺記録型撮像素子２０は、複数の受光素子２１と、受光素子２１ごとに設けられたＣＣＤメモリ３０とを備える。複数の受光素子２１は直交するＸ方向およびＹ方向のマトリクスに配置されている。
【００２８】
各受光素子２１は、タイミングパルス生成部１１から露光パルスφＰＤが供給されると、被写体からの受光信号を電荷信号に変換する。
【００２９】
各受光素子２１には、ＣＣＤセル３１〜１３０を直列に接続した構成を有するＣＣＤメモリ３０が直結されている。ＣＣＤメモリ３０は、移送パルス出力部１３が出力するＮ相の移送パルスφＭ１〜φＭＮにより、受光素子２１が生成した電荷信号を、ＣＣＤセル３１〜１３０まで順次移送するようになっている。
【００３０】
本実施の形態では、ＣＣＤメモリ３０は、受光素子２１に隣接した初段のＣＣＤセル３１から最終段のＣＣＤセル１３０までの１００段を直列接続した構成としている。
【００３１】
最終段のＣＣＤセル１３０は排出部を兼ねており、転送されてきた電荷信号は最終段のＣＣＤセル１３０で排出されるため、常に最新の電荷信号がＣＣＤメモリ３０に蓄積されている。
【００３２】
なお、ＣＣＤメモリ３０の素子数を１００としたが、これに限定されるものではない。
【００３３】
また、最終段のＣＣＤセル１３０には、垂直転送部２２にも接続されている。垂直転送部２２は、複数の垂直転送用ＣＣＤセルを備えていて、最終段のＣＣＤセル１３０から電荷信号を図１において上側から下側に順次転送し、水平転送部２３に出力するようになっている。
【００３４】
水平転送部２３は、複数の水平転送用ＣＣＤセルを備えていて、垂直転送部２２から電荷信号を受け取ると、これを図中右側から左側に転送して出力回路２４に出力するようになっている。出力回路２４は、水平転送部２３からの電荷信号を電圧に変換して出力するようになっている。
【００３５】
なお、垂直転送部２２、水平転送部２３および出力回路２４は読出回路として機能する。
【００３６】
駆動装置１０の説明を続ける。露光パルス出力部１２は、タイミングパルス生成部１１から出力されるタイミングパルスを電力増幅することにより露光パルスφＰＤを生成する。
【００３７】
露光パルスφＰＤは、撮像モードにおいて受光素子２１を動作状態とし、受光素子２１は受光信号に応じた電荷信号を生成する。
【００３８】
移送パルス出力部１３は、タイミングパルス生成部１１から出力されるタイミングパルスを電力増幅することによりＮ相の移送パルスφＭ１〜φＭＮを生成する。
【００３９】
すなわち、移送パルス出力部１３は、Ｎ個のドライバ回路１〜Ｎを備え、それぞれのドライバ回路が移送パルスφＭｎを出力する。
【００４０】
生成された移送パルスφＭ１〜φＭＮは、画素周辺記録型撮像素子２０のＣＣＤメモリ３０の各ＣＣＤセル３１〜１３０に供給される。
【００４１】
これにより、受光素子２１が生成した信号電荷が、ＣＣＤセル３１からＣＣＤセル１３０まで順次蓄積されながら転送される。移送パルス出力部１３の詳細な構成については図３に基づいて後述する。
【００４２】
垂直転送パルス出力部１４は、タイミングパルス生成部１１から出力されるタイミングパルスを電力増幅することにより垂直転送パルスφＭＲを生成する。
【００４３】
垂直転送パルスφＭＲは、画素周辺記録型撮像素子２０の読出モードにおいて、垂直転送部２２に供給され、垂直転送部２２を駆動する。垂直転送部２２は、垂直転送パルスφＭＲが供給されると、最終段のＣＣＤセル１３０から受け取った電荷信号を順次転送して水平転送部２３に出力する。
【００４４】
水平転送パルス出力部１５は、タイミングパルス生成部１１から出力されるタイミングパルスを電力増幅することにより水平転送パルスφＨを生成する。
【００４５】
水平転送クロックφＨは、読出モードにおいて画素周辺記録型撮像素子２０の水平転送部２３に供給され、水平転送部２３を駆動する。水平転送部２３は、水平転送クロックφＨが供給されると、垂直転送部２２から受け取った電荷信号を、このパルスのタイミングに合わせて順次転送して、出力回路２４に出力する。
【００４６】
出力回路２４は受光信号に応じた電圧信号を出力する。
【００４７】
図２は、移送パルス出力部１３に接続された画素周辺記録型撮像素子２０のＣＣＤメモリ３０の等価回路図である。図２は、各受光素子２１をフォトダイオードで表し、ＣＣＤセル３１〜１３０をキャパシタで表し、隣接するＣＣＤセルの間の配線抵抗を抵抗２１１で表している。
【００４８】
各ＣＣＤメモリ３０は、キャパシタで表されたＣＣＤセル３１〜１３０が、抵抗２１１を経由して相互に並列に接続された構成となっている。
【００４９】
また、移送パルス出力部１３には複数のＣＣＤメモリ３０が並列に接続されている。図面の簡略化のため、図２には、２つのＣＣＤメモリ３０が移送パルス出力部１３に並列に接続された構成を示す。
【００５０】
図２から分かるように、移送パルス出力部１３には、多数のＣＣＤセル３１〜１３０が接続されることとなる。このため、移送パルス出力部１３に含まれるドライバ回路１〜Ｎは、各々に接続されている多数の容量性負荷を充放電する必要があり、短時間で温度が上昇する傾向がある。
【００５１】
以下に、この温度上昇を抑制するための移送パルス出力部１３の構成を詳細に説明する。
【００５２】
図３は、移送パルス出力部１３に、タイミングパルス生成部１１および画素周辺記録型撮像素子２０が接続された構成を示すブロック図である。
【００５３】
露光パルス出力部１２、垂直転送パルス出力部１４および水平転送パルス出力部１５の図示は省略している。また、画素周辺記録型撮像素子２０の構成も省略している。
【００５４】
移送パルス出力部１３は、上述したように、Ｎ相の移送パルスφＭ１〜φＭＮを生成するためにＮ個のドライバ回路（移送パルス生成部）１〜Ｎで構成されている。ただし、図の明瞭化および簡略化のために、図３には、ドライバ回路１のみを示し、他のドライバ回路２〜Ｎの図示は省略している。
【００５５】
本明細書ではドライバ回路１の構成を説明するが、他のドライバ回路２〜Ｎも同様な構成である。
【００５６】
ドライバ回路１には、タイミングパルス生成部１１からタイミングパルスD_pulse１が供給される。
【００５７】
ドライバ回路１は、入力されたタイミングパルスD_pulse１を電力増幅して移送パルスφＭ１を生成する。生成された移送パルスφＭ１はＣＣＤメモリ３０のＣＣＤセル３１〜１３０に供給される。
【００５８】
図３に示すように、ドライバ回路１は、例えば５個である複数のドライバ素子（電力増幅素子）ｄ１〜ｄ５を備える。ドライバ素子ｄ１〜ｄ５は、タイミングパルス生成部１１と画素周辺記録型撮像素子２０との間に並列に接続されている。
【００５９】
ドライバ素子ｄ１〜ｄ５の入力端は、それぞれ、スイッチ（選択供給回路）ｓｗ１〜ｓｗ５を介して、タイミングパルス生成部１１に接続されており、ドライバ素子ｄ１〜ｄ５の出力端は、それぞれ、スイッチ（選択出力回路）ｓｗ１１〜ｓｗ１５を介して、画素周辺記録型撮像素子２０に接続されている。
【００６０】
ドライバ回路１には切替器（選択制御回路）１４０が設けられていて、切替器１４０はスイッチｓｗ１〜ｓｗ５とスイッチｓｗ１１〜ｓｗ１５を同期開閉する。これにより、同一のドライバ素子ｄ１〜ｄ５に接続されているスイッチは、同時に開閉する。
【００６１】
なお、スイッチｓｗ１〜ｓｗ５とスイッチｓｗ１１〜ｓｗ１５のうち、閉じている（オンになっている）スイッチは、同一のドライバ素子に接続されている一対のスイッチのみであり、他の対のスイッチはすべて開いている（オフになっている）。
【００６２】
例えば、図３に示すように、ドライバ素子ｄ１の両側に設けられている一対のスイッチｓｗ１およびスイッチｓｗ１１が閉じている時には、他のドライバ素子ｄ２〜ｄ５に接続されたスイッチｓｗ２〜ｓｗ５およびスイッチｓｗ１２〜ｓｗ１５はすべて開いている。
【００６３】
切替器１４０には、タイミングパルス生成部１１から切替制御信号ライン１４１を経由して切替パルスS_pulse１が供給される。切替器１４０は、切替パルスS_pulse１に応答して、スイッチｓｗ１〜ｓｗ５とスイッチｓｗ１１〜ｓｗ１５とを同期開閉制御する。
【００６４】
次に、図４を参照しながらドライバ回路１の動作を説明する。
【００６５】
図４は、タイミングパルス生成部１１から出力されるタイミングパルスD_pulse１および切替制御パルスS_pulse１、ドライバ素子ｄ１〜ｄ５から出力されるパルス、ドライバ回路１から出力される移送パルスφＭ１、切替器１４０からスイッチに出力される切替パルスおよびトリガ信号のタイミング図である。
【００６６】
図４において、「S_pulse１」は、タイミングパルス生成部１１から切替器１４０に供給される切替制御パルスである。
【００６７】
また、「D_pulse１」は、タイミングパルス生成部１１からドライバ回路１に供給される矩形波であるタイミングパルスである。
【００６８】
また、「ドライバ素子ｄ１」から「ドライバ素子ｄ５」は、ドライバ素子ｄ１〜ｄ５から出力される移送パルスであり、「φＭ１」はドライバ回路１から出力される移送パルスである。
【００６９】
さらに、図４において、「ｓｗ１，ｓｗ１１」から「ｓｗ５，ｓｗ１５」は、それぞれのスイッチを制御するために、切替器１４０から出力される切替パルスを示す。
【００７０】
また、「トリガ信号」は、本実施の形態の画素周辺記録型撮像素子２０を備える撮像装置からタイミングパルス生成部１１に入力される連続上書きモードを停止するためのパルスである。
【００７１】
なお、各パルスは、デューティ比５０％のパルスとしている。
【００７２】
撮像モードでは、タイミングパルス生成部１１は、撮像速度に応じた第１周波数（例えば１０メガヘルツ）のタイミングパルスD_pulse１および切替制御パルスS_pulse１を時刻t0からドライバ回路１に供給する。
【００７３】
図４では、切替制御パルスS_pulseは時刻t0で立ち上がり、タイミングパルスD_pulse１は位相９０度遅れに相当する時刻ｔ１で立ち上がるものとしている。
【００７４】
また、タイミングパルス生成部１１は、時刻t0から、切替器１４０に切替制御信号の供給を開始する。
【００７５】
時刻t0に、切替器１４０は切替信号を出力してスイッチｓｗ１，ｓｗ１１をオンとする。スイッチｓｗ１，ｓｗ１１がオンになると、ドライバ回路１の中で、ドライバ素子ｄ１のみにタイミングパルスD_pulse１が供給される。
【００７６】
ドライバ素子ｄ１にD_pulse１が入力されと、ドライバ素子ｄ１はD_pulse１を電力増幅して移送パルスφＭ１を生成し、スイッチｓｗ１１を経由して移送パルスφＭ１を画素周辺記録型撮像素子２０に出力する。
【００７７】
切替器１４０は、タイミングパルスD_pulse１の数を計数するカウンタを具備し、タイミングパルスD_pulse１の数が予め定められた数（例えば"４"）になったときにスイッチｓｗ１，ｓｗ１１をオフとし、スイッチｓｗ２，ｓｗ２１をオンとする。
【００７８】
すなわち、時刻t2において、ドライバ素子ｄ１が出力する移送パルスφＭ１の数が"４"に到達すると、切替器１４０は、その時点で出力されているタイミングパルスD_pulse１のパルスエッジが下降した時刻t3において、スイッチｓｗ１，ｓｗ１１をオフにする。
【００７９】
その後、S_pulse１が立ち上がる時刻t4に、切替器１４０はスイッチｓｗ２，ｓｗ１２をオンにする。
【００８０】
スイッチｓｗ２，ｓｗ１２がオンになると、ドライバ回路１の中のドライバ素子ｄ２のみにタイミングパルスD_pulse１が供給されることになる。これにより、ドライバ素子ｄ２に、時刻t5からタイミングパルスD_pulse１が入力される。
【００８１】
ドライバ素子ｄ２は、タイミングパルスD_pulse１を電力増幅して移送パルスφＭ１を生成し、スイッチｓｗ１２を経由して周辺記録型撮像素子２０に出力する。
【００８２】
次に、時刻t6において、ドライバ素子ｄ２が４番目の移送パルスφＭ１を出力し終わると、切替器１４０は、その時点で出力されているD_pulse１のパルスの立ち下がり時刻t7において、スイッチｓｗ２，ｓｗ１２をオフにする。
【００８３】
その後の切替パルスS_pulse１が立ち上がる時刻t8に、切替器１４は、スイッチｓｗ３，ｓｗ１３をオンにする。
【００８４】
これ以降のタイミングパルス生成部１１、切替器１４０およびスイッチｓｗ３〜ｓｗ５，ｓｗ１３〜ｓｗ１５の動作は、上記のタイミングパルス生成部１１、切替器１４０およびスイッチｓｗ１〜ｓｗ２，ｓｗ１１〜ｓｗ１２の動作と同じである。
【００８５】
このように、切替器１４は、タイミングパルス生成部１１から供給される切替制御パルスS_pulse１に応答してスイッチｓｗ１〜ｓｗ５，ｓｗ１１〜ｓｗ１５を順に開閉する。これにより、ドライバ回路１からは、D_pulse１と同期した移送パルスφＭ１が出力されることになる。
【００８６】
他のドライバ回路２〜Ｎも、上記のドライバ回路１と同様に、切替器によって５つのドライバ素子を順に切り替えることによって、タイミングパルス生成部１１から供給されるD_pulse２〜Ｎに応じて移送パルスφＭ２〜φＭＮを出力する。
【００８７】
ドライバ回路１〜Ｎから出力される移送パルスφＭ１〜φＭＮは、ＣＣＤメモリ３０の各ＣＣＤセル３１〜１３０に供給される。これにより、ＣＣＤメモリ３０は、受光素子２１で生成された電荷信号を、ＣＣＤセル３１からＣＣＤセル１３０まで順次転送することとなる。
【００８８】
トリガ信号が入力されるまでは、ＣＣＤメモリ３０において転送されている電荷信号は、排出部を兼ねたＣＣＤセル１３０に達するとそこで排出されるため、ＣＣＤメモリ３０には、常に最新の映像情報の信号電荷が蓄積されている。この期間は、連続上書き期間になる。
【００８９】
時刻t6に、トリガ信号が入力されると、連続上書きが中止される。その後は、タイミングパルス生成部１１から出力されるD_pulse１〜Ｎに基づいて、画素周辺記録型撮像素子２０が、予め設定されたフレーム数分撮像を行い、その後の時刻t8に撮像は終了する。
【００９０】
次に、駆動装置１０および画素周辺記録型撮像素子２０は読出モードに移行する。読出モードでは、タイミングパルス生成部１１は、例えば１００ｋＨｚ(キロヘルツ)の第２周波数のタイミングパルスD_pulse１〜Ｎおよび切替制御パルスS_pulse１〜Ｎを出力する。第２周波数は、撮像モードの際の第１モードの周波数より低い。
【００９１】
読出モードでも、撮像モードと同様に、タイミングパルス生成部１１は、切替制御信号ライン１４１を経由して、切替器１４０に切替制御パルスS_pulse１の供給を開始する。
【００９２】
これにより、切替器１４０は切替制御パルスS_pulse１に基づいて、スイッチｓｗ１〜ｓｗ５，ｓｗ１１〜ｓｗ１５を順次開閉する。これにより、ドライバ回路１からは、D_pulse１と同期した移送パルスφＭ１が出力されることになる。他のドライバ回路２〜Ｎからは、D_pulse２〜Ｎと同期した移送パルスφＭ２〜φＭＮが出力される。ただし、上記のとおり、読出モードにおける移送パルスφＭ１〜φＭＮの周期は、撮像モードにおける移送パルスφＭ１〜φＭＮの周期より長い。
【００９３】
ドライバ回路１〜Ｎから出力される移送パルスφＭ１〜φＭＮは、ＣＣＤメモリ３０の各ＣＣＤセル３１〜１３０に供給される。これにより、ＣＣＤメモリ３０では、受光素子２１が生成した電荷信号が、ＣＣＤセル３１〜１３０まで順次転送される。
【００９４】
読出モードでは、垂直転送パルス出力部１４から垂直転送部２２に垂直転送パルスφＭＲが、水平転送パルス出力部１５から水平転送部２３に水平転送パルスφＨが供給される。
【００９５】
このため、ＣＣＤメモリ３０に蓄積されていた電荷信号は、ＣＣＤセル１３０から移送パルスφＭ１〜φＭＮのタイミングに合わせて出力回路２４まで転送されて周辺記録型撮像素子２０の外部に出力される。
【００９６】
上記のとおり、ドライバ素子ｄ１〜ｄ５は、切替器１４０によって順次切り替えられるので、ドライバ回路１は、単一のドライバ素子が連続して出力した場合と同一の蓄積パルスφＭ１を出力することができる。
【００９７】
図５は、各ドライバ素子ｄ１〜ｄ５が電力増幅動作する場合のタイミングパルスの周波数と充放電電流量の関係を説明するための図である。
【００９８】
図５は、タイミングパルスの周波数に比例して、ドライバ素子を流れる充放電電流が増加することを示している。これは、図２に示すように、各ドライバ素子ｄ１〜ｄ５には、多数のＣＣＤセル３１〜１３０に接続されることになるのでタイミングパルスの周波数が高くなると、これに比例してドライバ素子に流れる充放電電流が増加するからである。また、ドライバ素子は、電流の増加に伴い、温度が上昇することになる。
【００９９】
図６は、１つのドライバ素子が異なる周波数のタイミングパルスを電力増幅する場合のドライバ素子の動作時間と温度との関係を説明するための図である。
【０１００】
図５を参照しながら説明したように、ドライバ素子の作動周波数が増加すると、これに比例してドライバ素子を流れる電流が増加し、これに伴い、ドライバ素子の温度が上昇する。温度が所定の限界温度（例えば１５０℃）まで上昇するとドライバ素子は機能を喪失するおそれがある。
【０１０１】
図６に示すように、ドライバ素子が１ＭＨｚのタイミングパルスを電力増幅している場合には、ドライバ素子の温度は上昇するが限界温度までは達しない。一方、ドライバ素子が５ＭＨｚのタイミングパルスを電力増幅している場合には、動作開始後急激にドライバ素子の温度が上昇し、短時間で限界温度を超えてしまう。
【０１０２】
タイミングパルスの周波数は撮像速度に相当するため、撮像速度が速くなると、撮像時間は、ドライバ素子の温度が限界温度に達するまでの時間に制限されてしまうことになる。
【０１０３】
図７は、ドライバ素子を１ＭＨｚで９１秒間作動させて停止した場合のドライバ素子の温度の変化を測定したグラフを示す。
【０１０４】
図７に示すように、ドライバ素子を作動させると、ドライバ素子の温度が急激に上昇し、約９０秒動作させた時点のドライバ素子の温度は約７５℃になった。この時点でドライバ素子の作動を停止すると、ドライバ素子の温度は急激に低下し、停止してから約１０秒後には、ドライバ素子の温度は約４０℃近くまで低下した。
【０１０５】
図７から、ドライバ素子は、作動を開始すると急激に温度が上昇するが、作動を停止すると、温度の上昇時よりも急激に温度は下降するということが分かる。
【０１０６】
図８は、図４のタイムチャートに示すように５個のドライバ素子ｄ１〜ｄ５を順次切り替えて駆動したときの作動時間とそれぞれの５個のドライバ素子ｄ１〜ｄ５を作動させている時の温度との関係を説明するための図である。ドライバ素子が機能を喪失する限界温度は１５０℃としている。
【０１０７】
図８に示すように、ドライバ素子ｄ１が時刻t0に作動を開始すると、ドライバ素子ｄ１の温度は急激に上昇する。
【０１０８】
そこで、本発明では、ドライバ素子ｄ１の温度が限界温度に達する前の時刻t1に、ドライバ素子ｄ１のスイッチｓｗ１，ｓｗ１１をオフにし、ドライバ素子ｄ２のスイッチｓｗ２，ｓｗ１２をオンにしてドライバ素子ｄ２を使用するようにしている。
【０１０９】
ドライバ素子ｄ２が時刻t1に作動を開始すると、ドライバ素子ｄ２の温度は急激に上昇する。ドライバ素子ｄ２の温度が限界温度に達する前のt2に、切替器１４０がドライバ素子ｄ２のスイッチｓｗ２，ｓｗ１２をオフにするとともに、ドライバ素子ｄ３のスイッチｓｗ３，ｓｗ１３をオンにしてドライバ素子ｄ３の駆動を開始する。
【０１１０】
このように、各ドライバ素子の温度が限界温度に達する前に、切替器１４０により電力増幅動作を実行するドライバ素子を順次切り替えることにより、ドライバ素子の温度の上昇を抑制できるだけでなく、電力増幅実行中のドライバ素子以外のドライバ素子の冷却時間が確保できるようになる。これにより、ドライバ回路１を連続使用することが可能となる。
【０１１１】
例えば、１画素のＣＣＤメモリ３０が１００のＣＣＤセル３１〜１３０によって構成されている画素周辺記録型撮像素子で、５００万フレーム／秒の撮像速度で撮像する場合には、１００個のＣＣＤセル３１〜１３０に記録可能な時間は２０マイクロ秒に過ぎない。
【０１１２】
２０マイクロ秒程度であれば、ドライバ素子が限界温度には達しないが、撮像できる事象はトリガ信号が入力された後の現象だけである。
【０１１３】
しかし、実際には事象発生前後の映像が必要な場合が多く、少なくとも１０秒程度の連続撮像を可能とすることが必要である。
【０１１４】
本発明の駆動装置１０によれば、ドライバ回路の連続運転時間の制限がないため、トリガ信号が入力される前からの現象についても撮像することが可能となる。
【０１１５】
ドライバ回路内のドライバ素子の数は、１つのドライバ素子の動作時間とドライバ素子の冷却に必要な時間とを考慮して決定する。
【０１１６】
これは、あるドライバ素子が動作している時間内に、次に動作するドライバ素子が動作可能な程度にまで冷却されなければならないからである。
【０１１７】
例えば、あるドライバ素子が動作している時間内に、次に動作予定のドライバ素子が動作可能な程度まで冷却されるのであれば、２つのドライバ素子を交互に切り替えるようにすればよい。
【０１１８】
冷却のためにより長い時間を必要とする場合には、３つ以上のドライバ素子を順に切り替えて冷却時間を確保するように駆動すればよい。
【０１１９】
また、ドライバ素子の温度を測定する測定器を設けて連続的にドライバ素子の温度を測定し、測定温度に基づいて切り替えのタイミングを決定するようにしてもよい。
【０１２０】
例えば、動作中のドライバ素子の温度が所定の温度に達する直前に別のドライバ素子に切り替えるようにしたり、動作停止中にドライバ素子の温度が所定の温度まで降下した時にこのドライバ素子を駆動させるようにしたりしてもよい。
【０１２１】
図９は、本発明に係る撮像素子で撮像する場合と、トリガ信号が入力された後に撮像を開始する従来の撮像素子で撮像する場合の相違を説明するための図である。
【０１２２】
図９において、上段は従来の駆動装置の動作時間とドライバ素子の温度との関係を示し、下段は本発明に係る駆動装置のドライバ素子ｄ１〜ｄ５の動作時間と各ドライバ素子の温度との関係を示す。
【０１２３】
従来の駆動装置は、ＣＣＤメモリを駆動する移送パルスの相ごとに単一のドライバ素子を備える。
【０１２４】
これに対し、撮像素子用駆動装置１０はＣＣＤメモリ３０を駆動する移送パルスの相ごとに複数のドライバ素子ｄ１〜ｄ５を有し、複数のドライバ素子ｄ１〜ｄ５を順次切り替える。
【０１２５】
図９を参照しながら説明すると、時刻t0において、本発明に係る駆動装置１０は１から１０ＭＨｚ程度の速度で動作を開始する。時刻t0において、ドライバ素子ｄ１が接続されているスイッチｓｗ１，ｓｗ１１が切替器１４０によってオンにされると、ドライバ素子ｄ１の温度が急激に上昇し始める。
【０１２６】
この温度が、ドライバ素子ｄ１が機能を喪失する限界温度に達する前の時刻t1に、切替器１４０によってドライバ素子ｄ１のスイッチｓｗ１，ｓｗ１１がオフにされ、同時にドライバ素子ｄ２のスイッチｓｗ２，ｓｗ１２がオンに切り替えられる。
【０１２７】
これにより、ドライバ素子ｄ１はＣＣＤメモリ３０から切り離され、ドライバ素子ｄ２の温度が急激に上昇し始める。
【０１２８】
この温度が、ドライバ素子ｄ２が限界温度に達する前の時刻t2（図示していない）に、切替器１４０によってドライバ素子ｄ２のスイッチｓｗ２，ｓｗ１２がオフにされ、同時にドライバ素子ｄ３のスイッチｓｗ３，ｓｗ１３がオンに切り替えられる。
【０１２９】
その後、ドライバ素子ｄ３〜ｄ５が順次切り替えられ、時刻t6にドライバ素子ｄ５がオフにされ、ドライバ素子ｄ１が再度オンにされる。
【０１３０】
時刻t6にトリガ信号が入力された場合を想定すると、画素周辺記録型撮像素子２０が予め設定されたフレーム数分撮像を行い、時刻t7に撮像モードが終了する。
【０１３１】
時刻t7からは、ドライバ素子ｄ１は、１００ｋＨｚの速度で駆動されて読出モードを開始し時刻t8で終了する。
【０１３２】
読出モードの速度は撮像モードの速度より遅いため、ドライバ素子ｄ１の温度は、撮像モード終了時刻t7における温度より上昇することはなく下降を続ける。
【０１３３】
本発明との対比の観点から、図９の上段のグラフを参照しながら従来の駆動装置について説明する。時刻t6においてトリガ信号が入力されると、撮像が開始される。これにより、ドライバ素子の温度は急激に上昇し始める。時刻t6から、予め設定されたフレーム数分撮像を行い、時刻t7に撮像モードが終了する。時刻t7からは、ドライバ素子は撮像モードよりも遅い速度で読出モードを実行し、時刻t8に読出モードが終了する。
【０１３４】
上記のとおり、従来の駆動回路では、時刻t6からドライバ素子が作動を開始するのでそれ以前の事象は撮像されておらず、時刻t6より前の例えば時刻t5から時刻t6までの間の事象を確認することはできない。
【０１３５】
これに対し、本発明に係る駆動装置１０では、トリガ信号が入力された時刻t6から、予め設定されたフレーム数分撮像し、これがＣＣＤメモリ３０に蓄積される。ただし、時刻t6以前から撮像状態とすることができるため、時刻t6より前の時刻t5以後の電荷信号がＣＣＤメモリ３０に蓄積されている。
【０１３６】
このＣＣＤメモリ３０に蓄積されている電荷信号は、時刻t6以降に取得された電荷信号の転送時に転送されて、出力回路２４から出力される。このため、時刻t5から時刻t6までに撮像された事象も観察することができる。なお、時刻t0から時刻t5までの情報は、時刻t5から時刻t6までの情報の上書きにより失われる。
【０１３７】
図１０は、本発明の一実施の形態に係る撮像素子用駆動装置１０を組み込んだ撮像装置１５０の一例を示すブロック図である。
【０１３８】
撮像装置１５０は、駆動装置１０、画素周辺記録型撮像素子２０、レンズ１５１、Ａ／Ｄ変換部１５２、信号処理部１５３および映像出力回路１５６を備える。
【０１３９】
信号処理部１５３は、信号処理回路１５４及び映像信号メモリ１５５を備える。信号処理回路１５４は、Ａ／Ｄ変換部１５２から得られる映像信号をフレームに対応させて並べ替えを行い、並べ替えた映像信号を映像信号メモリ１５５に出力する。
【０１４０】
映像信号メモリ１５５は、例えば数千フレーム程度保存することができ、保存したメモリ映像信号を所定レートで出力する。例えば、通常のテレビレートの場合、映像信号メモリ１５５は３０フレーム／秒で映像信号を出力する。
【０１４１】
映像出力回路１５６は、映像信号メモリ１５５からの映像信号を例えばＨＤ−ＳＤＩ(High Definition - Serial Digital Interface)の規格の映像信号に変換して出力するものである。
【０１４２】
画素周辺記録型撮像素子２０では、上記のとおり、駆動装置１０から出力される駆動クロック（φＰＤ、φＭ１〜φＭＮ、φＭＲ、φＨ）に基づいて、信号電荷の生成および転送が制御される。
【０１４３】
画素周辺記録型撮像素子２０の受光素子２１は、レンズ１５１を通過して得られる光信号を受光して電気信号に変換して電荷信号を生成する。
【０１４４】
撮像装置１５０の機能を説明する。撮像装置１５０の使用者が、撮像装置１５０を撮像モードにすると、駆動装置１０から画素周辺記録型撮像素子２０の受光素子２１に高速の露光パルスφＰＤが供給される。これにより、受光素子２１は、レンズ１５１を通して被写体から受光した光信号を電気信号に変換して電荷信号を生成する。
【０１４５】
駆動装置１０から相ごとに複数のドライバ素子ｄ１〜ｄ５が切り替えられて画素周辺記録型撮像素子２０に移送パルスφＭ１〜φＭＮが供給される。これにより、受光素子２１で生成された電荷信号がＣＣＤメモリ３０に順次転送されて蓄積される上書き撮像が行われる。
【０１４６】
駆動装置１０にトリガ信号が供給されると、上書き撮像が中止され、所定数フレームを撮像後撮像モードを終了する。
【０１４７】
その後、読出モードに移行し、駆動装置１０から画素周辺記録型撮像素子２０に垂直転送パルスφＭＲおよび水平転送パルスφＨが供給される。
【０１４８】
これにより、ＣＣＤメモリ３０に蓄積されていた信号電荷が順次転送されて画素周辺記録型撮像素子２０からＡ／Ｄ変換部１５２に出力される。
【０１４９】
Ａ／Ｄ変換部１５２は、画素周辺記録型撮像素子２０から得られるアナログ信号をデジタル信号に変換し、変換した映像信号のデジタル信号を信号処理部１５３の信号処理回路１５４に出力する。
【０１５０】
信号処理回路１５４は、Ａ／Ｄ変換部１５２から得られる映像信号をフレームに対応させて並べ替えを行い、並べ替えた映像信号を映像信号メモリ１５５に出力する。この映像信号メモリ１５５は、信号処理回路１５４から得られる並べ替えた映像信号を、例えば数千フレーム程度保存し、保存したメモリ映像信号を所定レートで出力する。例えば、通常のテレビレートの場合には、映像信号メモリ１５５は３０フレーム／秒で映像信号を出力する。
【０１５１】
以上のように、撮像装置１５０は、本発明の実施の形態に係る駆動装置１０を備えているため、数１０００万フレーム／秒を超える高速撮像においても、トリガ信号が入力される前からの十分に長い撮像動作時間の確保を図ることができる。
【０１５２】
本発明の実施の形態は各相のドライバ回路において５つのドライバ素子を順次切り替えることによってＣＣＤメモリの信号電荷の転送を行うパルス信号を出力しているが、ドライバ素子の数はこの実施の形態に限定されるものではない。
【０１５３】
切り替えるドライバ素子の数は、次に動作するドライバ素子の動作開始時の初期温度が、次の動作期間に機能を喪失する温度まで上昇しない温度にまで低下する時間を確保できる数であればよい。
【０１５４】
また、本発明の上記の実施の形態では、ドライバ素子ｄ１〜ｄ５の両端に同期して切り替えるスイッチｓｗ１〜ｓｗ５およびスイッチｓｗ１１〜ｓｗ１５を設けた。
【０１５５】
ドライバ素子ｄ１〜ｄ５がワイヤードＯＲ接続可能な素子であれば、ドライバ素子の出力端側のスイッチｓｗ１１〜ｓｗ１５を省略することも可能である。
【０１５６】
本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【０１５７】
１０  撮像素子用駆動装置
１１  タイミングパルス生成部
１２  露光パルス出力部
１３  移送パルス出力部
１４  垂直転送パルス出力部
１５  水平転送パルス出力部
２０  画素周辺記録型撮像素子
２１  受光素子
２２  垂直転送部（読出回路）
２３  水平転送部（読出回路）
２４  出力回路
３０  ＣＣＤメモリ
３１〜１３０  ＣＣＤセル（複数のメモリ）
１４０  切替器（選択制御回路）
１４１  切替制御信号ライン
１５０  撮像装置
１５１  レンズ
１５２  Ａ／Ｄ変換部
１５３  信号処理部
１５４  信号処理回路
１５５  映像信号メモリ
１５６  映像出力回路
ｄ１，ｄ２，ｄ３，ｄ４，ｄ５  ドライバ素子（電力増幅素子、移送パルス生成部）
ｓｗ１〜ｓｗ５  スイッチ（選択供給回路、移送パルス生成部）
ｓｗ１１〜ｓｗ１５  スイッチ（選択出力回路、移送パルス生成部）
【図１】
2014158089.tif 000003
【図２】
2014158089.tif 000004
【図３】
2014158089.tif 000005
【図４】
2014158089.tif 000006
【図５】
2014158089.tif 000007
【図６】
2014158089.tif 000008
【図７】
2014158089.tif 000009
【図８】
2014158089.tif 000010
【図９】
2014158089.tif 000011
【図１０】
2014158089.tif 000012