(57)【要約】【課題】入力電圧が変化しても、スイッチング電源装置のスイッチ素子を過電流から保護する。【解決手段】デューティ検出回路４１は、スイッチ素子Ｑ１のオン時間とオフ時間との和に対するオン時間の比を検出し、当該検出した比に比例するデューティ検出電圧Ｖｒｃを発生する。過電流検出用基準電圧発生回路４２は、デューティ検出電圧Ｖｒｃに比例する過電流検出用基準電圧Ｖ４２を発生する。比較器４は、スイッチング電流検出電圧Ｖｒｃを過電流検出用基準電圧Ｖ４２と比較し、スイッチング電流検出電圧Ｖｒｃが過電流検出用基準電圧Ｖ４２より大きいときにハイレベルの過電流検出信号Ｓ４を発生する。制御回路１００は、ハイレベルの過電流検出信号Ｓ４に応答して、スイッチ素子Ｑ１をオフする。【選択図】図１
2014096891.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に接続された第１のスイッチ素子をオンオフ制御することにより、上記入力端子を介して入力された入力電圧を所定の出力電圧に変換して出力する制御回路と、
上記第１のスイッチ素子に流れるスイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を発生するスイッチング電流検出回路とを備えたスイッチング電源装置のための過電流検出回路において、
上記第１のスイッチ素子のオン時間とオフ時間との和に対するオン時間の比を検出し、当該検出した比に比例するデューティ検出電圧を発生するデューティ検出回路と、
上記デューティ検出電圧に比例する過電流検出用基準電圧を発生する過電流検出用基準電圧発生回路と、
上記スイッチング電流検出電圧を上記過電流検出用基準電圧と比較し、上記スイッチング電流検出電圧が上記過電流検出用基準電圧より大きいときに過電流検出信号を発生する比較器とを備えたことを特徴とする過電流検出回路。
【請求項２】
上記過電流検出用基準電圧発生回路は、
第１の抵抗を備え、上記デューティ検出電圧を上記第１の抵抗に印加することにより、上記デューティ検出電圧を第１の電流に変換する第１の電圧電流変換回路と、
第２の抵抗を備え、所定の第１の基準電圧を上記第２の抵抗に印加することにより、上記第１の基準電圧を第２の電流に変換する第２の電圧電流変換回路と、
上記第１の電流を、所定の第１のミラー比で第３の電流に変換する第１のカレントミラー回路と、
上記第２の電流を、所定の第２のミラー比で第４の電流に変換する第２のカレントミラー回路と、
第３の抵抗を備え、上記第３及び第４の電流の和の電流を上記第３の抵抗に流すことにより、上記第３及び第４の電流の和の電流を上記過電流検出用基準電圧に変換する電流電圧変換回路とを備えたことを特徴とする請求項１記載の過電流検出回路。
【請求項３】
上記第１のミラー比と、上記第２のミラー比と、上記第３の抵抗の抵抗値とのうちの少なくとも１つは、トリミングによりあらかじめ調整されたことを特徴とする請求項２記載の過電流検出回路。
【請求項４】
上記第１の基準電圧は温度に実質的に依存せず、
上記第２の抵抗は、上記第１のスイッチ素子のオン抵抗の温度特性と逆極性の温度特性を有し、
上記第３の抵抗は、上記第１のスイッチ素子のオン抵抗の温度特性と同一極性の温度特性を有することを特徴とする請求項２又は３記載の過電流検出回路。
【請求項５】
上記第１の抵抗は、上記第１のスイッチ素子のオン抵抗の温度特性と逆極性の温度特性を有することを特徴とする請求項２乃至４のうちのいずれか１つに記載の過電流検出回路。
【請求項６】
上記スイッチング電流検出回路は、温度変化に応じて上記第１のスイッチ素子のオン抵抗が変化することを利用して上記スイッチング電流を検出することを特徴とする請求項４又は５記載の過電流検出回路。
【請求項７】
上記第１乃至第３の抵抗の各抵抗値は、互いの同一極性の温度特性を有することを特徴とする請求項２又は３記載の過電流検出回路。
【請求項８】
上記デューティ検出回路は、
所定の第２の基準電圧を発生する電圧源に接続された一端を有し、上記第１のスイッチ素子と連動してオンオフするように制御される第２のスイッチ素子と、
上記第２のスイッチ素子の他端と接地との間に接続され、上記第１のスイッチ素子と相補的にオンオフするように制御される第３のスイッチ素子と、
上記第２及び第３のスイッチ素子の接続点に接続された一端を有する第４の抵抗と、
上記第４の抵抗の他端と接地との間に接続されたコンデンサとを備え、
上記コンデンサの両端電圧を上記デューティ検出電圧として出力することを特徴とする請求項１乃至７のうちのいずれか１つに記載の過電流検出回路。
【請求項９】
請求項１乃至８のうちのいずれか１つに記載の過電流検出回路と、
上記過電流検出回路からの過電流検出信号に応答して、上記第１のスイッチ素子をオフする制御回路とを備えたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置のスイッチ素子に流れる過電流を検出する過電流検出回路と、当該過電流検出回路を備えたスイッチング電源装置とに関する。
【背景技術】
【０００２】
一般に、スイッチング電源装置は、スイッチ素子に流れる電流（以下、スイッチング電流という。）が所定の過電流検出しきい値より大きいときにスイッチ素子を遮断する過電流保護機能を有する。ここで、スイッチング電流が所定の過電流検出しきい値より大きくなってから、実際にスイッチ素子が遮断されるまでには、遅延時間がある。入力電圧が比較的低いときは、スイッチング電流の増加率は比較的小さいので、スイッチ素子が遮断されるときのスイッチング電流と過電流検出しきい値との間の差は比較的小さい。しかしながら、入力電圧が大きくなると、スイッチング電流の増加率は大きくなり、スイッチ素子が遮断されるときのスイッチング電流と過電流検出しきい値との間の差が大きくなるという問題がある。
【０００３】
この問題を解決するために、特許文献１記載のスイッチング電源装置は、スイッチング素子に流れる電流を検出する電流検出回路の電流検出信号を基に、スイッチング素子に流れる電流の傾きを検出する電流変化検出回路と、電流変化検出回路の出力信号を基に、スイッチング素子に流れる電流の過電流検出点を補正する過電流検出点補正回路とを備えて構成される。ここで、電流変化検出回路は、スイッチング素子制御回路がスイッチング素子に対しオン信号の出力を開始した後の所定時間の経過後に、スイッチング素子を流れる電流値が所定の基準値よりも小さいか否かを判定すると共に、所定の基準値よりも小さい場合に、過電流検出点の補正用の信号を出力する手段を備える。また、過電流検出点補正回路は、電流変化検出回路から過電流検出点の補正用の信号を受信した場合に、過電流検出点の基準値を、所定の値だけ高く設定する手段を備える。従って、入力電圧が高いほど過電流検出点の基準値を小さくすることができる。
【０００４】
また、特許文献２記載のスイッチング電源装置は、トランスの三次巻線を利用して、スイッチ素子のオン時の三次側巻線に現れる一次巻線と三次巻線の比で決まる電圧に基づいて入力電圧を検出し、検出された入力電圧に応じて過電流検出に用いる基準電圧を補正する。
【０００５】
さらに、特許文献３記載のスイッチング電源装置は、スイッチング素子のオン時間の経過とともに増大する補正信号を生成し、スイッチング素子に流れる電流に対応する電圧値を有する電流検出信号から補正信号を減算して、所定の過電流しきい値と比較するための補正電流検出信号を生成する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１記載のスイッチング電源装置では、スイッチング電流が所定の基準値よりも小さいか否かを判定するタイミングは、オン信号の出力を開始してから所定時間が経過した後のタイミングである。この所定時間を計時するためのタイマー回路の時間設定によっては、入力電圧の高低を検出できない可能性があった。
【０００７】
また、特許文献２記載のスイッチング電源装置の場合、トランスの３次巻線と、３次巻線に直列に接続されるダイオードと、３次巻線に並列に接続されるコンデンサとに加えて、入力電圧を検出するために、ダイオード、コンデンサ及び外付け抵抗が必要になり、部品数の増加につながった。
【０００８】
さらに、特許文献３記載のスイッチング電源装置では、補正電流検出信号を、スイッチング素子を制御するための制御信号としても使用しているため、カレントモードのＰＷＭ（Pulse Width Modulation（パルス幅変調））制御の場合、実際のスイッチング電流値に基づいて制御を行わないので、動作が不安定になる可能性がある。また、デューティ比が５０％以上になるとサブハーモニック発振による異常発振防止のための電流が補正電流検出信号に加算されるため、所望の過電流検出値に対してずれが生じるという課題があった。
【０００９】
本発明の目的は以上の問題点を解決し、入力電圧が変化してもスイッチ素子を過電流から保護できる過電流検出回路と、当該過電流検出回路を備えたスイッチング電源装置とを提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る過電流検出回路は、入力端子に接続された第１のスイッチ素子をオンオフ制御することにより、上記入力端子を介して入力された入力電圧を所定の出力電圧に変換して出力する制御回路と、上記第１のスイッチ素子に流れるスイッチング電流を検出し、当該検出した電流に比例するスイッチング電流検出電圧を発生するスイッチング電流検出回路とを備えたスイッチング電源装置のための過電流検出回路において、上記第１のスイッチ素子のオン時間とオフ時間との和に対するオン時間の比を検出し、当該検出した比に比例するデューティ検出電圧を発生するデューティ検出回路と、上記デューティ検出電圧に比例する過電流検出用基準電圧を発生する過電流検出用基準電圧発生回路と、上記スイッチング電流検出電圧を上記過電流検出用基準電圧と比較し、上記スイッチング電流検出電圧が上記過電流検出用基準電圧より大きいときに過電流検出信号を発生する比較器とを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明に係る過電流検出回路及びスイッチング電源装置によれば、第１のスイッチ素子のオン時間とオフ時間との和に対するオン時間の比を検出し、当該検出した比に比例するデューティ検出電圧を発生するデューティ検出回路と、デューティ検出電圧に比例する過電流検出用基準電圧を発生する過電流検出用基準電圧発生回路とを備えたので、入力電圧が大きくなるほど、小さい過電流検出用基準電圧を発生でき、入力電圧が変化してもスイッチ素子を過電流から保護できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係るスイッチング電源装置２００の構成を示す回路図である。
【図２】図１のデューティ検出回路４１及び過電流検出用基準電圧発生回路４２の構成を示す回路図である。
【図３】図２の制御信号ＥＸＴ及びＥＸＴＢを示すタイミングチャートである。
【図４】本発明の第２の実施形態に係るデューティ検出回路４１及び過電流検出用基準電圧発生回路４２Ａの構成を示す回路図である。
【図５】本発明の第３の実施形態に係るデューティ検出回路４１Ａ及び過電流検出用基準電圧発生回路４２の構成を示す回路図である。
【図６】本発明の第４の実施形態に係るデューティ検出回路４１Ａ及び過電流検出用基準電圧発生回路４２Ａの構成を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１４】
第１の実施形態．
図１は、本発明の第１の実施形態に係るスイッチング電源装置２００の構成を示す回路図であり、図２は、図１のデューティ検出回路４１及び過電流検出用基準電圧発生回路４２の構成を示す回路図である。図１において、スイッチング電源装置２００は、直流電源１からの入力電圧ＶＩＮを、トランスＴの一次巻線Ｗ１と入力端子ＤＲＡＩＮとを介して入力する。そして、スイッチング電源装置２００は、入力端子ＤＲＡＩＮに接続されたスイッチ素子Ｑ１をオンオフ制御することにより入力電圧ＶＩＮを所定の出力電圧ＶＯＵＴに変換し、トランスＴを介して負荷２２に出力する。
【００１５】
図１において、スイッチング電源装置２００は、スイッチ素子Ｑ１と、スイッチ素子Ｑ１をオンオフ制御する制御回路１００と、起動回路７と、低電圧ロックアウト回路（以下、ＵＶＬＯ回路という。）８と、電源回路１７と、ディレイ回路１６と、スイッチング電流検出回路３と、フィードバック回路３０と、軽負荷検出回路２０と、ＰＷＭ比較器２と、加算器１９と、発振器及びスロープ補償回路６と、過電流検出回路４０と、入力端子ＤＲＡＩＮと、接地端子ＣＯＭと、フィードバック端子ＦＢと、電源端子ＶＣＣとを備えて構成される。また、軽負荷検出回路２０は、ヒステリシスコンパレータである比較器１３と、所定の軽負荷検出用基準電圧Ｖ１を発生して比較器１３の反転入力端子に出力する電圧源１３１とを備えて構成される。さらに、フィードバック回路３０は、ダイオードＤ３１及びＤ３２と、抵抗Ｒ１，Ｒ２及びＲ３とを備えて構成される。ここで、ダイオードＤ３１及びＤ３２は、フィードバック端子ＦＢに逆直列に接続される。また、抵抗Ｒ１は、ダイオードＤ３１及びＤ３２の各アノードと電源回路１７との間に接続され、抵抗Ｒ２及びＲ３は、ダイオードＤ３２のカソードと接地端子ＣＯＭとの間に直列に接続される。さらに、過電流検出回路４０は、デューティ検出回路４１と、過電流検出用基準電圧発生回路４２と、比較器４とを備えて構成される。またさらに、制御回路１００は、ＲＳラッチ回路１０及び１５と、ナンドゲート１１と、インバータ１２及び１４と、オアゲート１８とを備えて構成される。
【００１６】
ここで、直流電源１の正極はトランスＴの一次巻線Ｗ１及び入力端子ＤＲＡＩＮを介してスイッチ素子Ｑ１のドレインに接続される一方、負極は接地端子ＣＯＭに接続される。さらに、トランスＴの三次巻線Ｗ３の一端は、接地端子ＣＯＭ及びコンデンサＣ２の一方の電極に接続される一方、トランスＴの三次巻線Ｗ３の他端は、ダイオードＤ２を介してコンデンサＣ２の他方の電極及び電源端子ＶＣＣに接続される。ここで、三次巻線Ｗ３と、コンデンサＣ２と、ダイオードＤ２とは、スイッチ素子Ｑ１がオンオフする毎に、電源端子ＶＣＣを介してスイッチング電源装置２００に電流を供給するための外部電源回路を構成する。さらに、トランスＴの二次巻線Ｗ２の一端はダイオードＤ２１を介して負荷２２及び平滑コンデンサＣ２１の一方の電極に接続される一方、二次巻線Ｗ２の他端は負荷２２及び平滑コンデンサＣ２１の他方の電極に接続される。
【００１７】
スイッチング電源装置２００の電源が投入されると、一次巻線Ｗ１及び入力端子ＤＲＡＩＮを介して起動回路７に電流が流れる。一方、ＵＶＬＯ回路８は、電源端子ＶＣＣの電圧が所定のしきい値電圧に未満であるときは、スイッチＳＷをオンしてコンデンサＣ２を充電する。さらに、電源端子ＶＣＣの電圧が所定のしきい値電圧以上になると、ＵＶＬＯ回路８はスイッチＳＷをオフする。電源回路１７は、電源端子ＶＣＣからの入力電圧に基づいて所定の定電圧を発生して、フォードバック回路３０及びスイッチング電源装置２００内の各回路に供給するレギュレータである。
【００１８】
スイッチ素子Ｑ１がオンすると、直流電源１から一次巻線Ｗ１と、入力端子ＤＲＡＩＮと、スイッチ素子Ｑ１とを介して電流が流れ、トランスＴに磁気エネルギーが蓄積される。次に、スイッチ素子Ｑ１がオフするとトランスＴに蓄積されたエネルギーは、二次巻線Ｗ２を介して負荷２２側に伝達される。二次巻線Ｗ２及びダイオードＤ２１を介して電流が流れ、平滑コンデンサＣ２１で平滑化されて、負荷２２に出力電圧ＶＯＵＴが供給される。
【００１９】
図１において、出力電圧検出回路２１は出力電圧ＶＯＵＴを検出し、検出結果を示す信号を、フォトカプラＰＣと、フィードバック端子ＦＢとを介してフィードバック回路３０に出力する。フィードバック回路３０は、出力電圧ＶＯＵＴに対応するフィードバック電圧ＶＦＢを生成して、ＰＷＭ比較器２の反転入力端子と、比較器１３の非反転入力端子とに出力する。また、比較器１３は、フィードバック電圧ＶＦＢが軽負荷検出用基準電圧Ｖ１より大きいときはハイレベルの軽負荷検出信号Ｓ２０を発生する。一方、フィードバック電圧ＶＦＢが軽負荷検出用基準電圧Ｖ１以下であるときは、比較器１３は、ローレベルの軽負荷検出信号Ｓ２０を発生して、ナンドゲート１１の第１の入力端子に出力する。
【００２０】
また、ディレイ回路１６は、制御回路１００からスイッチ素子Ｑ１のゲートに出力される制御信号ＥＸＴを所定の遅延時間だけ遅延させて、スイッチング電流検出回路３に出力する。スイッチング電流検出回路３は、ディレイ回路１６からの遅延後の制御信号ＥＸＴに従って、スイッチ素子Ｑ１のオン時のドレイン電流（スイッチング電流）を検出し、検出したドレイン電流に比例するスイッチング電流検出電圧Ｖｄを発生する。さらにスイッチング電流検出回路３は、スイッチング電流検出電圧Ｖｄを、加算器１９と、比較器４の非反転入力端子とに出力する。具体的には、スイッチング電流検出回路３は、入力端子ＤＲＡＩＮに接続された一端を有するスイッチ素子と、当該スイッチ素子の他端と接地端子ＣＯＭとの間に直列に接続された２つの抵抗とを備えて構成される。ディレイ回路１６からの遅延後の制御信号ＥＸＴは、スイッチング電流検出回路３のスイッチ素子の制御端子に出力され、スイッチング電流検出回路３は、２つの抵抗間の接続点の電圧をスイッチング電流検出電圧Ｖｄとして出力する。なお、ディレイ回路１６は、スイッチ素子Ｑ１がオンしたときに発生するノイズによって、スイッチング電流検出回路３が誤動作するのを防止するために設けられる。
【００２１】
また、発振器及びスロープ補償回路６は、所定の周波数を有するクロックＣＬＫを発生してＲＳラッチ回路１５のセット端子Ｓに出力するとともに、スロープ補償のための所定のスロープ信号ｓｌｏｐｅを発生して加算器１９に出力する。加算器１９は、スイッチング電流検出電圧Ｖｄにスロープ信号ｓｌｏｐｅを加算し、加算後のスロープ電圧ＶｓをＰＷＭ比較器２の非反転入力端子に出力する。ＰＷＭ比較器２は、スロープ電圧Ｖｓがフィードバック電圧ＶＦＢより大きいときはハイレベルのＰＷＭ信号Ｓ２を発生する。一方、スロープ電圧Ｖｓがフィードバック電圧ＶＦＢ以下であるときは、ＰＷＭ比較器２は、ローレベルのＰＷＭ信号Ｓ２を発生して、オアゲート１８の第１の入力端子に出力する。
【００２２】
デューティ検出回路４１は、詳細後述するように、スイッチ素子Ｑ１のオン時間の割合に比例するデューティ検出電圧Ｖｒｃを発生して過電流検出用基準電圧発生回路４２に出力する。さらに、過電流検出用基準電圧発生回路４２は、デューティ検出電圧Ｖｒｃに基づいて過電流検出用基準電圧Ｖ４２を発生して、比較器４の反転入力端子に出力する。比較器４は、スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４２より大きいときはハイレベルの過電流検出信号Ｓ４を発生する。一方、スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４２以下であるときは、比較器４は、ローレベルの過電流検出信号Ｓ４を発生して、オアゲート１８の第２の入力端子に出力する。
【００２３】
オアゲート１８からの出力信号はＲＳラッチ回路１０のセット端子Ｓに出力される。また、制御信号ＥＸＴは、インバータ１４を介してＲＳラッチ回路１０のリセット端子Ｒに出力される。さらに、ＲＳラッチ回路１０からの出力信号はＲＳラッチ回路１５のリセット端子Ｒに出力され、ＲＳラッチ回路１５からの出力信号はナンドゲート１１の第２の入力端子に出力される。そして、ナンドゲート１１からの出力信号は、インバータ１２を介して、制御信号ＥＸＴとして、スイッチ素子Ｑ１と、インバータ１４と、デューティ検出回路４１とに出力される。
【００２４】
次に、フィードバック電圧ＶＦＢが軽負荷検出用基準電圧Ｖ１より高い重負荷時の制御回路１００の動作を説明する。重負荷時には、ハイレベルの軽負荷検出信号Ｓ２０が発生される。軽負荷検出信号Ｓ２０の電圧レベルがハイレベルであるときに、発振器及びスロープ補償回路６からのクロックＣＬＫがハイレベルになると、ＲＳラッチ回路１５からの出力信号の電圧レベルはハイレベルになり、ハイレベルの制御信号ＥＸＴが発生される。これに応答して、スイッチ素子Ｑ１はオンする。スイッチ素子Ｑ１がオンして、ディレイ回路１６で設定されている所定の遅延時間が経過すると、スイッチング電流検出回路３はドレイン電流を検出し、スイッチング電流検出電圧Ｖｄを発生する。スイッチング電流検出電圧Ｖｄをスロープ補償した補償後のスロープ電圧Ｖｓがフィードバック電圧ＶＦＢより大きくなると、ＰＷＭ比較器２からのＰＷＭ信号Ｓ２の電圧レベルはハイレベルになる。これに応答して、ＲＳラッチ回路１０はハイレベルの出力信号をＲＳラッチ回路１５のリセット端子Ｒに出力する。従って、ＲＳラッチ回路１５からの出力信号の電圧レベルはローレベルになり、ローレベルの制御信号ＥＸＴが発生される。これに応答して、スイッチ素子Ｑ１はオフする。制御回路１００は、以上説明した動作を繰り返しながら出力電圧ＶＯＵＴを一定に保つ。
【００２５】
次に、フィードバック電圧ＶＦＢが軽負荷検出用基準電圧Ｖ１以下である軽負荷時の制御回路１００の動作を説明する。出力電圧ＶＯＵＴが所定の設定電圧より大きくなると、フォトカプラＰＣの発光部に流れる電流が大きくなり、その結果、フィードバック端子ＦＤの電圧は低下する。逆に、出力電圧ＶＯＵＴが設定電圧より小さくなるとフォトカプラＰＣの発光部に流れる電流が小さくなり、その結果、フィードバック端子ＦＢの電圧が上昇する。従って、負荷２２に流れる電流が小さくなると（軽負荷時）、フィードバック電圧ＶＦＢは低下する。フィードバック電圧ＶＦＢが所定の軽負荷検出用基準電圧Ｖ１以下であるとき、比較器１３はローレベルの軽負荷検出信号Ｓ２０を発生する。これに応答して、ナンドゲート１１からの出力信号はハイレベルになり、ローレベルの制御信号ＥＸＴが発生され、スイッチ素子Ｑ１はオフする。ここで、比較器１３はヒステリシス特性を有し、軽負荷時のスイッチング回数を低減させて効率の改善を図るようにしている。
【００２６】
次に、スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４２より大きい過電流検出時の動作を説明する。スイッチング電流検出電圧Ｖｄが過電流検出用基準電圧Ｖ４２より大きくなると、比較器４はハイレベルの過電流検出信号Ｓ４を発生してオアゲート１８に出力する。従って、ＲＳラッチ回路１０はハイレベルの出力信号をＲＳラッチ回路１５のリセット端子Ｒに出力する。これに応答して、ＲＳラッチ回路１５はローレベルの出力信号をナンドゲート１１に出力する。従って、ローレベルの制御信号ＥＸＴが発生され、スイッチ素子Ｑ１はオフする。これにより、スイッチ素子Ｑ１に、過電流検出用基準電圧Ｖ４２に対応する所定の過電流しきい値より大きい過大な電流が流れることを防止する。
【００２７】
図２において、デューティ検出回路４１は、ノンオーバーラップ回路５０と、抵抗Ｒ５１及びコンデンサＣ５１を備えたローパスフィルタ５１と、電圧源６１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタという。）であるスイッチ素子Ｎ１及びＮ２とを備えて構成される。また、過電流検出用基準電圧発生回路４２は、電圧電流変換回路４３及び４４と、カレントミラー回路ＣＭ１及びＣＭ２と、電流電圧変換回路４５とを備えて構成される。
【００２８】
電圧電流変換回路４３は、演算増幅器５２と、ｎＭＯＳトランジスタであるスイッチ素子Ｎ３と、抵抗ｒ１とを備えて構成される。また、カレントミラー回路ＣＭ１は、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下、ｐＭＯＳトランジスタという。）であるスイッチ素子Ｐ１１〜Ｐ１４と、ヒューズ素子Ｆ１及びＦ２とを備えて構成され、カレントミラー回路ＣＭ２は、ｐＭＯＳトランジスタであるスイッチ素子Ｐ１５〜Ｐ１７と、ヒューズ素子Ｆ４とを備えて構成される。電圧電流変換回路４４は、演算増幅器５４と、ｎＭＯＳトランジスタであるスイッチ素子Ｎ４と、抵抗ｒ２と、電圧源６２とを備えて構成される。さらに、電流電圧変換回路４５は、直列に接続された抵抗ｒ３及びｒ４と、抵抗ｒ３に並列に接続されたヒューズ素子Ｆ３とを備えて構成される。なお、電圧源６１及び６２はそれぞれ、例えばバンドギャップリファレンス回路であって、温度に実質的に依存しない所定の基準電圧ＶＲＥＦ１及びＶＲＥＦ２を発生する。また、基準電圧ＶＲＥＦ１は、例えば１Ｖに設定される。
【００２９】
デューティ検出回路４１において、スイッチ素子Ｎ１の一端は電圧源６１に接続される一方、スイッチ素子Ｎ１の他端はスイッチ素子Ｎ２の一端に接続される。また、スイッチ素子Ｎ２の他端は接地端子ＣＯＭに接続される。さらに、抵抗Ｒ５１の一端はスイッチ素子Ｎ１とＮ２との間の接続点に接続される一方、抵抗Ｒ５１の他端はコンデンサＣ５１を介して接地されるとともに、演算増幅器５２の非反転入力端子に接続される。制御信号ＥＸＴはスイッチ素子Ｎ１のゲート及びノンオーバーラップ回路５０に出力される。ノンオーバーラップ回路５０は、制御信号ＥＸＴに基づいて、スイッチ素子Ｎ１のオン期間にスイッチ素子Ｎ２をオフし、かつスイッチ素子Ｎ２がスイッチ素子Ｎ１と同時にオンしないように、制御信号ＥＸＴＢを発生して、スイッチ素子Ｎ２のゲートに出力する。
【００３０】
図３は、図２の制御信号ＥＸＴ及びＥＸＴＢを示すタイミングチャートである。図３に示すように、制御信号ＥＸＴＢの立ち下がりタイミングは、制御信号ＥＸＴの立ち上がりタイミングより所定のノンオーバーラップ時間Ｔｎｏｎだけ先行するように制御される。また、制御信号ＥＸＴＢの立ち上がりタイミングは、制御信号ＥＸＴＢの立ち下がりタイミングより所定のノンオーバーラップ時間Ｔｎｏｎだけ遅れるように制御される。ここで、ノンオーバーラップ時間Ｔｎｏｎは、スイッチ素子Ｑ１のオフ時間Ｔｏｆｆより十分に小さいように設定される。従って、スイッチ素子Ｎ１はスイッチ素子Ｑ１と連動してオンオフするように制御される。また、スイッチ素子Ｎ２は、スイッチ素子Ｑ１と相補的にオンオフするように制御され、実質的にスイッチ素子Ｑ１のオフ期間にオンする。
【００３１】
図２において、スイッチ素子Ｎ１がオンしているとき、スイッチ素子Ｎ２はオフする。このため、電圧源６１はスイッチ素子Ｎ１を介して抵抗Ｒ５１に接続され、コンデンサＣ５１は電圧源６１により、スイッチ素子Ｎ１及び抵抗Ｒ５１を介して充電される。一方、スイッチ素子Ｎ１がオフしかつスイッチ素子Ｎ２がオンしているとき、コンデンサＣ５１は抵抗Ｒ５１及びスイッチ素子Ｎ２を介して接地され、放電される。このとき、スイッチ素子Ｎ１及びＮ２がオンオフを繰り返して抵抗Ｒ５１の抵抗値とコンデンサＣ５１の容量との積である所定の時間が経過すると、コンデンサＣ５１の両端電圧Ｖｒｃは、スイッチ素子Ｎ１のオン時間Ｔ１と、スイッチ素子Ｎ２のオン時間Ｔ２とを用いて、次式で表される。
【００３２】
Ｖｒｃ＝ＶＲＥＦ１×（Ｔ１／（Ｔ１＋Ｔ２））
【００３３】
ここで、スイッチ素子Ｎ１のオン時間Ｔ１は、スイッチ素子Ｑ１のオン時間Ｔｏｎに等しく、スイッチ素子Ｎ２のオン時間Ｔ２は、実質的に、スイッチ素子Ｑ１のオフ時間Ｔｏｆｆに等しい。
【００３４】
従って、両端電圧Ｖｒｃは、スイッチ素子Ｑ１のオンデューティＯＮＤＵＴＹ（＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を用いて次式で表される。
【００３５】
Ｖｒｃ＝ＶＲＥＦ１×ＯＮＤＵＴＹ
【００３６】
以下、コンデンサＣ５１の両端電圧Ｖｒｃをデューティ検出電圧Ｖｒｃという。
【００３７】
電圧電流変換回路４３は、デューティ検出電圧Ｖｒｃを抵抗ｒ１に印加することにより、デューティ検出電圧Ｖｒｃを、デューティ検出電圧Ｖｒｃに比例する電流Ｉ１＝Ｖｒｃ／ｒ１に変換する（ただし、ｒ１は抵抗ｒ１の抵抗値である。）。
【００３８】
また、カレントミラー回路ＣＭ１において、スイッチ素子Ｐ１１及びＰ１２の各一端は電源回路１７に接続され、スイッチ素子Ｐ１１の他端はヒューズ素子Ｆ１を介してスイッチ素子Ｎ３に接続され、スイッチ素子Ｐ１２の他端は直接スイッチ素子Ｎ３に接続される。さらに、スイッチ素子Ｐ１１、Ｐ１２、Ｐ１３及びＰ１４の各ゲートは、スイッチ素子Ｐ１３のゲート及びスイッチ素子Ｎ３に接続される。また、スイッチ素子Ｐ１３及びＰ１４の各一端は電源回路１７に接続され、スイッチ素子Ｐ１３の他端は抵抗ｒ３に接続され、スイッチ素子Ｐ１４の他端はヒューズ素子Ｆ２を介して抵抗ｒ３に接続される。カレントミラー回路ＣＭ１は、電流Ｉ１を所定のミラー比Ｒｃｍ１で電流Ｉｃｍ１に変換して電流電圧変換回路４５に出力する。ここで、ミラー比Ｒｃｍ１は、トリミングによりヒューズ素子Ｆ１及びＦ２を選択的に切断することにより、４つのミラー比の間で切り換え可能である。
【００３９】
電圧電流変換回路４４は、基準電圧ＶＲＥＦ２を抵抗ｒ２に印加することにより、基準電圧ＶＲＥＦ２を、電流Ｉ２＝ＶＲＥＦ２／ｒ２に変換する（ただし、ｒ２は抵抗ｒ２の抵抗値である。）。なお、電流Ｉ２は、過電流検出信号Ｓ４の電圧レベルがローレベルからハイレベルに切り替わるタイミングにおける最小のスイッチング電流である。
【００４０】
さらに、カレントミラー回路ＣＭ２において、スイッチ素子Ｐ１７の一端は電源回路１７に接続され、他端はスイッチ素子Ｎ４に接続される。また、スイッチ素子Ｐ１５及びＰ１６の各一端は電源回路１７に接続され、スイッチ素子Ｐ１６の他端は抵抗ｒ３に接続され、スイッチ素子Ｐ１５の他端はヒューズ素子Ｆ４を介して抵抗ｒ３に接続される。さらに、スイッチ素子Ｐ１５〜Ｐ１７の各ゲートは、スイッチ素子Ｐ１７とスイッチ素子Ｎ４との間の接続点（ノード）に接続される。カレントミラー回路ＣＭ２は、電流Ｉ２を所定のミラー比Ｒｃｍ２で電流Ｉｃｍ２に変換して抵抗回路５３に出力する。ここで、ミラー比Ｒｃｍ２は、トリミングによりヒューズ素子Ｆ４を切断するか否かに応じて、２つのミラー比の間で切り換え可能である。
【００４１】
また、電流電圧変換回路４５は、トリミングによりヒューズ素子Ｆ３を切断するか否かによって、抵抗ｒ４の抵抗値又は抵抗ｒ３及びｒ４の各抵抗値の和の抵抗値である抵抗値Ｒｌｉｍを有する。電流電圧変換回路４５は、電流Ｉｃｍ１及びＩｃｍ２の和の電流を、過電流検出用基準電圧Ｖ４２＝（Ｉｃｍ１＋Ｉｃｍ２）×Ｒｌｉｍに変換して出力する。過電流検出用基準電圧Ｖ４２は、次式で表される。
【００４２】
Ｖ４２＝（Ｉｃｍ１＋Ｉｃｍ２）×Ｒｌｉｍ
＝（Ｒｃｍ１×（Ｖｒｃ／ｒ１）＋Ｒｃｍ２×（ＶＲＥＦ２／ｒ２））×Ｒｌｉｍ
＝（Ｒｃｍ１×（ＶＲＥＦ１×ＯＮＤＵＴＹ／ｒ１）＋
Ｒｃｍ２×（ＶＲＥＦ２／ｒ２））×Ｒｌｉｍ
【００４３】
従って、電流電圧変換回路４５の全体の抵抗値Ｒｌｉｍならびに抵抗ｒ１及びｒ２がそれぞれ正の温度特性を有するとき、オンデューティＯＮＤＵＴＹに依存し、温度に実質的に依存しない過電流検出用基準電圧Ｖ４２が発生される。また、電流電圧変換回路４５の全体の抵抗値Ｒｌｉｍならびに抵抗ｒ１及びｒ２がそれぞれ負の温度特性を有するときにも、オンデューティＯＮＤＵＴＹに依存し、温度に実質的に依存しない過電流検出用基準電圧Ｖ４２が発生される。すなわち、電流電圧変換回路４５の全体の抵抗値Ｒｌｉｍならびに抵抗ｒ１及びｒ２が互いに同一極性の温度特性を有するとき、オンデューティＯＮＤＵＴＹに依存し、温度に実質的に依存しない過電流検出用基準電圧Ｖ４２が発生される。
【００４４】
従って、本実施形態によれば、温度に実質的に依存しない最小値Ｒｃｍ２×（ＶＲＥＦ２／ｒ２）×Ｒｌｉｍを有し、かつスイッチ素子Ｑ１のオンデューティＯＮＤＵＴＹに比例する過電流検出用基準電圧Ｖ４２を発生できる。一般に、入力電圧ＶＩＮが高くなると、オンデューティＯＮＤＵＴＹが小さくなるので、本実施形態によれば、入力電圧ＶＩＮが高くなるほど低い過電流検出用基準電圧Ｖ４２を発生できる。本実施形態によれば、入力電圧ＶＩＮが高いほど小さくなるように、過電流検出用基準電圧Ｖ４２をアナログ的に発生できる。従って、入力電圧ＶＩＮによる最大出力電流（スイッチ素子Ｑ１に流れる電流の最大値）の変動を、従来技術に比較して低減でき、スイッチ素子Ｑ１を過電流から保護できる。また、特許文献２記載のスイッチング電源装置において必要とされる入力電圧を検出するためのダイオード、コンデンサ及び外付け抵抗が不要であり、装置全体を小型化できる。
【００４５】
さらに、カレントミラー回路ＣＭ１のミラー比Ｒｃｍ１を切り替えるためのヒューズ素子Ｆ１及びＦ２と、電流電圧変換回路４５の変換比Ｒｌｉｍを切り替えるためのヒューズ素子Ｆ３をトリミングビットとして設けた。従って、過電流検出用基準電圧Ｖ４２におけるオンデューティＯＮＤＵＴＹに対する増加率を、各ヒューズ素子Ｆ１、Ｆ２及びＦ３を切断するか否かにより調整できる。また、カレントミラー回路ＣＭ２のミラー比Ｒｃｍ２を切り替えるためのヒューズ素子Ｆ４と、電流電圧変換回路４５の変換比Ｒｌｉｍを切り替えるためのヒューズ素子Ｆ３をトリミングビットとして設けた。従って、過電流検出用基準電圧Ｖ４２の最小値を、各ヒューズ素子Ｆ３及びＦ４を切断するか否かにより調整できる。従って、例えば、スイッチング電源装置２００の製造時のトリミングにおいて、過電流検出用基準電圧発生回路４２を構成する各素子の素子値のバラツキを、ヒューズ素子Ｆ１〜Ｆ４を選択的に切断することにより補正できる。
【００４６】
また、本実施形態において、カレントミラー回路ＣＭ１の入力側及び出力側、カレントミラー回路ＣＭ２の出力側ならびに電流電圧変換回路４５に、それぞれ１つのヒューズ素子Ｆ１、Ｆ２、Ｆ４及びＦ３を設けたが、本発明はこれに限られない。ヒューズ素子の数を増やすことにより、カレントミラー回路ＣＭ１及びＣＭ２の各ミラー比Ｒｃｍ１及びＲｃｍ２ならびに電流電圧変換回路４５の抵抗値Ｒｌｉｍの切り替え数を増やすことができる。
【００４７】
さらに、本実施形態において、カレントミラー回路ＣＭ１及びＣＭ２の各ミラー比Ｒｃｍ１及びＲｃｍ２ならびに電流電圧変換回路４５の抵抗値Ｒｌｉｍをトリミングによりあらかじめ調整したが、本発明はこれに限られない。カレントミラー回路ＣＭ１及びＣＭ２の各ミラー比Ｒｃｍ１及びＲｃｍ２ならびに電流電圧変換回路４５の抵抗値Ｒｌｉｍのうちの少なくとも１つを、トリミングによりあらかじめ調整すればよい。
【００４８】
第２の実施形態．
第１の実施形態において、スイッチング電流検出回路３は、入力端子ＤＲＡＩＮに接続された一端を有するスイッチ素子と、当該スイッチ素子の他端と接地端子ＣＯＭとの間に直列に接続された２つの抵抗とを備えて構成された。さらに、スイッチング電流検出回路３は、２つの抵抗間の接続点の電圧をスイッチング電流検出電圧Ｖｄとして出力した。一般に、スイッチ素子Ｑ１のオン抵抗は、動作温度に比例して大きくなる正の温度特性を有する。従って、スイッチ素子Ｑ１及びスイッチング電流検出回路３内のスイッチ素子のドレイン電圧は、温度が高いほど大きくなり、スイッチング電流検出電圧Ｖｄは温度の上昇とともに大きくなる。従って、スイッチ素子Ｑ１のオン抵抗の温度に対する変化率が比較的大きいときに、温度に実質的に依存しない過電流検出用基準電圧Ｖ４２を用いると、過電流検出信号Ｓ４の電圧レベルは、高温時には常温時より小さいスイッチング電流で反転する。一方、低温時には、過電流検出信号Ｓ４の電圧レベルは、常温時より大きいスイッチング電流で反転してしまう。
【００４９】
図４は、本発明の第２の実施形態に係るデューティ検出回路４１及び過電流検出用基準電圧発生回路４２Ａの構成を示す回路図である。過電流検出用基準電圧発生回路４２Ａは、図２の過電流検出用基準電圧発生回路４２に比較して、電圧電流変換回路４４に代えて電圧電流変換回路４４Ａを備えた点が異なる。また、電圧電流変換回路４４Ａは、電圧電流変換回路４４に比較して、抵抗ｒ２に代えてダイオードＤ１を備えた点が異なる。以下、第１の実施形態との間の相違点のみを説明する。
【００５０】
図２において、ダイオードＤ１のしきい値電圧は負の温度特性を有するので、ダイオードＤ１に流れる電流Ｉ２は正の温度特性を有する。また、本実施形態において、電流電圧変換回路４５の全体の抵抗値Ｒｌｉｍを正の温度特性を有するように設定する。これにより、スイッチング電流検出電圧Ｖｄと同様に正の温度特性を有する過電流検出用基準電圧Ｖ４２を発生する。従って、本実施形態によれば、スイッチ素子Ｑ１の正の温度特性に起因してスイッチング電流検出電圧Ｖｄが正の温度特性を有していても、入力電圧ＶＩＮに関わらずスイッチ素子Ｑ１を過電流から保護できる。
【００５１】
なお、本実施形態において、図２の抵抗ｒ２に代えてダイオードＤ１を用いたが、本発明はこれに限られない。図２の抵抗ｒ２に代えて、負の温度特性を有する抵抗ｒ２とダイオードＤ１との直列接続回路又は負の温度特性を有する抵抗などのトランジスタＱ１のオン抵抗の温度特性と逆極性の温度特性を有する抵抗を用いてもよい。
【００５２】
第１及び第２の実施形態において、過電流検出用基準電圧発生回路４２及び４２Ａは、
（ａ）第１の抵抗を備え、デューティ検出電圧Ｖｒｃを第１の抵抗に印加することにより、デューティ検出電圧Ｖｒｃを第１の電流Ｉ１に変換する第１の電圧電流変換回路と、
（ｂ）第２の抵抗を備え、所定の第１の基準電圧ＶＲＥＦ２を第２の抵抗に印加することにより、第１の基準電圧ＶＲＥＦを第２の電流Ｉ２に変換する第２の電圧電流変換回路と、
（ｃ）第１の電流Ｉ１を、所定の第１のミラー比Ｒｃｍ１で第３の電流Ｉｃｍ１に変換する第１のカレントミラー回路と、
（ｄ）第２の電流Ｉ２を、所定の第２のミラー比Ｒｃｍ２で第４の電流Ｉｃｍ２に変換する第２のカレントミラー回路と、
（ｅ）第３の抵抗を備え、第３及び第４の電流Ｉｃｍ１，Ｉｃｍ２の和の電流を第３の抵抗に流すことにより、第３及び第４の電流Ｉｃｍ１，Ｉｃｍ２の和の電流を上記過電流検出用基準電圧Ｖ４２に変換する電流電圧変換回路とを備えればよい。ここで、電圧電流変換回路４４は、第１の抵抗を備え、温度に実質的に依存しない所定の基準電圧ＶＲＥＦ２を第１の抵抗に印加することにより、基準電圧ＶＲＥＦ２を電流Ｉ２に変換すればよい。また、電流電圧変換回路４５は、第２の抵抗を備え、電流Ｉ２に対応する電流Ｉｃｍ２を第２の抵抗に流すことにより、電流Ｉｃｍ２を電圧に変換すればよい。ここで、基準電圧ＶＲＥＦ２は実質的に温度に依存せず、第２の抵抗は、スイッチ素子Ｑ１のオン抵抗の温度特性と逆極性の温度特性を有し、第３の抵抗は、スイッチ素子Ｑ１のオン抵抗の温度特性と同一極性の温度特性を有していればよい。
【００５３】
また、スイッチ素子Ｑ１のオン抵抗の温度特性と逆極性の温度特性を有する抵抗ｒ１を用いることにより、スイッチ素子Ｑ１のオンデューティＯＮＤＵＴＹに比例しかつスイッチ素子Ｑ１のオン抵抗の温度特性と同一の極性を有する電流Ｉ１を発生できる。
【００５４】
第３の実施形態．
図５は、本発明の第３の実施形態に係るデューティ検出回路４１Ａ及び過電流検出用基準電圧発生回路４２の構成を示す回路図である。上記各実施形態において、基準電圧ＶＲＥＦ１は、例えば１Ｖなどの比較的低い値に設定された。このため、ｎＭＯＳトランジスタであるスイッチ素子Ｎ１及びＮ２を用いた。図５において、本実施形態に係るデューティ検出回路４１Ａは、図２のデューティ検出回路４１に比較して、スイッチ素子Ｎ１に代えてｐＭＯＳトランジスタであるスイッチ素子Ｐ１を備えた点が異なる。以下、第１の実施形態との間の相違点のみを説明する。
【００５５】
図５において、電圧源６１は、スイッチ素子Ｐ１のしきい値電圧と、スイッチ素子Ｎ２のしきい値電圧との和より高い所定の基準電圧ＶＲＥＦ１を発生する。また、制御信号ＥＸＴは、インバータ５５により反転されてスイッチ素子Ｐ１及びＮ２の各ゲートに出力される。従って、デューティ検出回路４１Ａは、デューティ検出回路４１と同様にデューティ検出電圧Ｖｒｃを発生する。本実施形態に係るデューティ検出回路４１Ａは、第１の実施形態に係るデューティ検出回路４１Ａと同様の作用効果を有する。
【００５６】
第４の実施形態．
図６は、本発明の第４の実施形態に係るデューティ検出回路４１Ａ及び過電流検出用基準電圧発生回路４２Ａの構成を示す回路図である。図６に示すように、第３の実施形態に係るデューティ検出回路４１Ａと、第２の実施形態に係る過電流検出用基準電圧発生回路４２Ａとを組み合わせて用いてもよい。本実施形態は、第２の実施形態と同様の作用効果を有する。
【００５７】
なお、上記各実施形態において、軽負荷時には、スイッチ素子Ｑ１はＰＷＭ制御されずに間欠的にオンするように制御される（バースト動作）。この結果、オンデューティＯＮＤＵＴＹが小さくなり、場合によっては、過電流検出用基準電圧Ｖ４２は最小値Ｒｃｍ２×（ＶＲＥＦ２／ｒ２）×Ｒｌｉｍまで低下する。しかしながら、バースト動作時はスイッチ素子Ｑ１に大きい電流を流す必要がないので、過電流検出用基準電圧Ｖ４２がこのように低下しても問題はない。
【００５８】
また、上記各実施形態において、ピーク電流制御型スイッチングレギュレータであるスイッチング電源装置２００を例に挙げて本発明を説明したが、本発明はこれに限られず、電圧制御型スイッチングレギュレータであってもよい。
【００５９】
さらに、スイッチング電流検出回路３は、スイッチ素子Ｑ１のドレインに接続されたドレインと、直列に接続された２つの抵抗を介して接地端子ＣＯＭに接続されたソースとを有するスイッチ素子を備えて構成された。しかしながら、本発明はこれに限られない。例えば、スイッチ素子Ｑ１のソースと接地端子ＣＯＭとの間に電流検出抵抗を挿入し、電流検出抵抗の両端電圧をスイッチング電流検出電圧Ｖｄとして出力してもよい。
【符号の説明】
【００６０】
４…比較器、
４０…過電流検出回路、
４１，４１Ａ…デューティ検出回路、
４２，４２Ａ…過電流検出用基準電圧発生回路、
４３…電圧電流変換回路、
４４，４４Ａ…電圧電流変換回路、
４５…電流電圧変換回路、
ＣＭ１，ＣＭ２…カレントミラー回路、
１００…制御回路、
２００…スイッチング電源装置、
Ｑ１…スイッチ素子。
【先行技術文献】
【特許文献】
【００６１】
【特許文献１】特許第４８４８７８６号公報
【特許文献２】特許第４０６４２９６号公報
【特許文献３】特開２００９−１０６０３８号公報
【特許文献４】特許第４０６６３０３号公報
【図１】
2014096891.tif 000003
【図２】
2014096891.tif 000004
【図３】
2014096891.tif 000005
【図４】
2014096891.tif 000006
【図５】
2014096891.tif 000007
【図６】
2014096891.tif 000008