(57)【要約】【課題】  半導体基板に設ける位置合わせ用のアライメントマークの配置位置による制約を解消し、半導体基板同士の実装精度を向上させるイメージセンサ用基板を提供する。【解決手段】  端子部４及び回路配線パターン１ｄを有する半導体基板１と、光を光電変換する光電変換部２と、光電変換部２から出力された電気信号を端子部４から出力する駆動回路部３と、光電変換部２に選択的に配置され、光を透過させる光学波長の異なる複数の光学フィルタ５と、駆動回路部３の領域にある半導体基板１の回路配線パターン１ｄ又はその開放パターン１ｄの所定の領域を除いて、駆動回路部３に複数の光学フィルタ５を積層することにより、所定の領域に形成された光反射パターン部６と、半導体基板１を載置するセンサ基板７と、センサ基板７に設けた基準マーク７ａとを備え、半導体基板１とセンサ基板７との位置決めを基準マーク７ａと光反射パターン部６との離間距離で行う。【選択図】  図２
2014143719.tif 000002
【特許請求の範囲】
【請求項１】
端子部及び回路配線パターンを有して回路を形成した半導体基板と、
この半導体基板の長手方向に直線的に設けられ、光を光電変換する多数の光電変換部と、
この光電変換部から出力された電気信号を順次スイッチングし、アナログ信号として前記端子部から出力する、前記光電変換部と前記端子部との間に設けられた駆動回路部と、
前記光電変換部のそれぞれに選択的に塗付して配置され、所定の光学波長の光を透過させる光学波長の異なる複数の光学フィルタと、
前記駆動回路の領域にある前記半導体基板の回線配線パターン又はその開放パターンの所定の領域を除いて、前記駆動回路部に複数の前記光学フィルタを積層することにより、前記所定の領域に形成された光反射パターン部と、
前記半導体基板を載置するセンサ基板と、
このセンサ基板に設けた基準マークとを備え、
前記半導体基板と前記センサ基板との位置決めを前記基準マークと前記光反射パターン部との離間距離で行うイメージセンサ用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複写機、ファクシミリ、ＯＣＲ等の画像情報を読み取るイメージセンサ用基板に関するものであり、特にイメージセンサ用基板の位置合わせに関する。
【背景技術】
【０００２】
複写機、ファクシミリなどの原稿を読み取る装置においては、小型なデバイスとして密着型イメージセンサが用いられている。密着型イメージセンサにおいてはイメージセンサ基板にマルチチップ実装型のＣＭＯＳなどの固体撮像素子（センサチップ）を搭載したものが用いられる。マルチチップ型のイメージセンサ基板には、一定のピッチを維持しながら等間隔でセンサチップが配置されており、センサチップの解像度が高くなるにつれてこれらの実装精度の向上が要求される。実装精度を向上させるために、例えば特開２０００−１８２９１４号公報図１（特許文献１参照）には、半導体素子用の位置合わせ用のアライメントマークとして、アルミニウム層３から成る平滑な表面の十字形状のマーク本体部１と、マーク本体部１の周辺領域にアルミニウム層３によりストライプ状の微細パターン４を形成したものが開示されている。
【０００３】
特開平５−１８３１４５号公報図１ｃ（特許文献２参照）には、遮光すべき領域を残して、遮光膜１３を部分的に除去し、センサ受光部１１の窓開けを行った半導体装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１８２９１４号公報（第１図）
【特許文献２】特開平５−１８３１４５号公報（第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のものは、マーク本体部１からの反射光と、周辺領域の微細パターン４形成部からの反射光との輝度の差が大きいので画像認識装置により安定した認識を得ることができるものの、周辺領域に微細パターン４を配置する必要があるのでアライメントマークの配置位置に制約があるという課題がある。
【０００６】
特許文献２に記載のものは、センサ受光部１１を除いて、光を遮光する遮光膜１３を用いているものの、光波長のフィルタ機能に関する記述は無い。
【０００７】
この発明は、半導体基板に設ける位置合わせ用のアライメントマークの配置位置による制約を解消し、アライメントマークにより、半導体基板同士の実装精度を向上させることができるイメージセンサ用基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るイメージセンサ用基板は、端子部及び回路配線パターンを有して回路を形成した半導体基板と、この半導体基板の長手方向に直線的に設けられ、光を光電変換する多数の光電変換部と、この光電変換部から出力された電気信号を順次スイッチングし、アナログ信号として前記端子部から出力する、前記光電変換部と前記端子部との間に設けられた駆動回路部と、前記光電変換部のそれぞれに選択的に塗付して配置され、所定の光学波長の光を透過させる光学波長の異なる複数の光学フィルタと、前記駆動回路の領域にある前記半導体基板の回線配線パターン又はその開放パターンの所定の領域を除いて、前記駆動回路部に複数の前記光学フィルタを積層することにより、前記所定の領域に形成された光反射パターン部と、前記半導体基板を載置するセンサ基板と、このセンサ基板に設けた基準マークとを備え、前記半導体基板と前記センサ基板との位置決めを前記基準マークと前記光反射パターン部との離間距離で行うものである。
【発明の効果】
【０００９】
この発明に係わるイメージセンサ用基板によれば、位置合わせ用のアライメントマークの配置位置による制約を解消し、アライメントマークにより、半導体基板同士の実装精度を向上させることができる効果がある。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１によるイメージセンサ用基板の半導体基板部分の平面図である。
【図２】この発明の実施の形態１によるイメージセンサ用基板の半導体基板部分の平面図である。
【図３】この発明の実施の形態１によるイメージセンサ用基板の光電変換部の並びを説明する図である。
【図４】この発明の実施の形態１によるイメージセンサ用基板の半導体基板部分の断面図である。
【図５】この発明の実施の形態１によるイメージセンサ用基板の半導体基板の実装方法を説明する平面図である。
【図６】この発明の実施の形態１によるイメージセンサ用基板の半導体基板の実装方法を説明する部分拡大平面図である。
【図７】この発明の実施の形態１によるイメージセンサ用基板の半導体基板１に塗付された光学フィルタの抜きパターントと半導体基板の回路配線パターンとの関係を説明する図であり、図７（ａ）は抜きパターンがＬ字形の場合、図７（ｂ）は抜きパターンが円形形状の場合をそれぞれ示す。
【図８】この発明の実施の形態２によるイメージセンサ用基板の半導体基板部分の平面図である。
【図９】この発明の実施の形態２によるイメージセンサ用基板の光電変換部の並びを説明する図である。
【図１０】この発明の実施の形態３によるイメージセンサ用基板の半導体基板部分の平面図である。
【図１１】この発明の実施の形態３によるイメージセンサ用基板の半導体基板の実装方法を説明する平面図である。
【図１２】この発明の実施の形態３によるイメージセンサ用基板の半導体基板の実装方法を説明する部分拡大平面図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
以下、この発明の実施の形態１について図１を用いて説明する。図１は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板部分の平面図である。図１において、１はシリコン材などを用いた半導体基板であり、表面に光を受光する領域、ＰＭＯＳやＮＭＯＳを用いた回路パターン、入出力端子パッドなどをＣＭＯＳ構成で形成する。２は半導体基板１にフォトダイオード回路（ＰＤ）又はトランジスタ回路（ＴＲ）で構成され、受光した光電荷を蓄積し光電変換する光電変換部、３は光電変換部２で光電変換された電気信号をシフトレジスタ回路に入力されたスタート信号でラッチ回路を介してアナログスイッチで順次スイッチングすることでアナログ信号の順次出力を得る駆動回路部、４は駆動回路部３のアナログ信号を外部に出力する端子部を含む入出力端子（ワイヤボンド用入出力パッド）であり、半導体基板１の外部との接続はワイヤボンドプロセスで電気接続される。
【００１２】
図２は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板部分の平面図である。図２において、５は所定の光学波長を除き、光を遮光する光学フィルタ（光遮光膜）、６は光学フィルタ５の抜きパターン（光反射パターン部）を示す。図中、図１と同一符号は、同一又は相当部分を示す。
【００１３】
図３は、この発明の実施の形態１によるイメージセンサ用基板の光電変換部の並びを説明する図である。図３において、２ｒはゼラチン材などを用いた赤色フィルタを表面（受光面）塗布した光電変換部、２ｇはゼラチン材などを用いた緑色フィルタを表面（受光面）に塗布した光電変換部、２ｂはゼラチン材などを用いた青色フィルタを表面（受光面）に塗布した光電変換部である。光電変換部２は、赤色フィルタを搭載した光電変換部２ｒ、緑色フィルタを搭載した光電変換部２ｇ、青色フィルタを搭載した光電変換部２ｂの順で長手方向に直線状に配置され、この並びを繰り返し配置する。すなわち、光電変換部２毎に光学波長が異なる光学フィルタ５ｒ、５ｇ、５ｂ（光電変換部２ｒ、２ｇ、２ｂ）を順番に配置し、配置されたグループを１組として、複数組繰り返して配置する。
【００１４】
図４は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板部分の断面図である。図４において、１ａはシリコン基材、１ｂは半導体基板１のアクティブ領域を保護する透明な保護膜（下部絶縁層）、１ｃは半導体基板１の上部回路を保護する透明な保護膜（上部絶縁層）、１ｄは下部絶縁層１ｂの表面に設けられたアルミ材などを用いた導体パターン（回路配線パターン）、１ｅは光電変換部２を構成するフォトダイオード（ＰＤ）やアナログスイッチ、ラッチ、シフトレジスタなどの駆動回路部３を構成するＣＭＯＳ回路の電極（端子）である。５ｒは光電変換部２ｒの表面に塗付され、その他の光電変換部２には塗付されない光学フィルタ（赤色フィルタ）、５ｇは光電変換部２ｇの表面に塗付され、その他の光電変換部２には塗付されない光学フィルタ（緑色フィルタ）、５ｂは光電変換部２ｂの表面に塗付され、その他の光電変換部２には塗付されない光学フィルタ（青色フィルタ）である。
【００１５】
また、光学フィルタ５は、半導体基板１の一方の長手方向端部に配列した光電変換部２と他方の長手方向端部周辺に配列した端子部４との間にある駆動回路部３が配置されている領域にも塗付される。駆動回路部３が配置されている領域の光学フィルタ５ｒ、５ｇ、５ｂは３層を重ねて積層され、光を遮光する光遮光膜となる。
【００１６】
カラー読み取りの密着型イメージセンサでは、光信号を色情報として識別するために、電荷を蓄積するフォトダイオード（ＰＤ）などで構成された光電変換部の受光面に光学フィルタを配置する。この光学フィルタは、例えば赤色、緑色、青色などで構成され、それぞれ光を透過又は阻止する光学波長が異なる。赤色の光学フィルタでは６４０ｎｍ程度の波長を透過又は阻止させる。緑色の光学フィルタでは５２５ｎｍ程度の波長を透過又は阻止させる。青色の光学フィルタでは４７５ｎｍ程度の波長を透過又は阻止させる。本実施の形態１では、これらの光学フィルタが光電変換部２の受光面に配置され、３種類の光学フィルタが決められた順序で繰り返して配置される。また、光電変換部２以外の領域には可視光を遮光するため、それぞれの光学フィルタを積層し、積層した領域では、特定波長を透過させる光学フィルタを用いた場合には可視光は遮光される。
【００１７】
次に動作について説明する。光電変換部２に照射された光は光学フィルタ５によって所定の波長成分のみが透過し、保護膜１ｂ、１ｃを通過し、フォトダイオード（ＰＤ）に到達する。半導体基板１に照射された光はその自身の持つエネルギーによってキャリアを発生させる。これらキャリアは半導体中を拡散移動して、ＰＮ接合部から成る光電変換部２の領域に到達する。この到達したキャリアは光電変換部２で光電変換され、駆動回路部３によって信号処理され、端子部４から電気信号として取り出される。
【００１８】
光電変換部２の領域以外に照射された光は、積層された光学フィルタ５によって遮光される。積層された光学フィルタ５が配置されない領域に照射された光は、半導体基板１のアクティブ領域の保護膜１ｂ表面に形成したアルミ材で配線された回路配線パターン１ｄで反射される。
【００１９】
図５は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板の実装方法を説明する平面図である。図５において、７は半導体基板１を載置するセンサ基板、７ａはセンサ基板７に設置したアライメントマーク（基準マーク）である。図５では、半導体基板１を等ピッチで並べ、光電変換部２を直線状に延在させている。図中、図２と同一符号は、同一又は相当部分を示す。
【００２０】
図６は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板の実装方法を説明する部分拡大平面図である。図６において、Ｌ１、Ｌ２は光学フィルタ５の抜きパターンと６と基準マーク７ａとのＸ−Ｙ方向離間距離を示す。Ｌ３は隣接する半導体基板１の端部側線対称となる抜きパターン６間のＸ方向離間距離である。図６中、図５と同一符号は、同一又は相当部分を示す。
【００２１】
次に光学フィルタ５の抜きパターン６について説明する。抜きパターン６は、半導体基板１をセンサ基板７に精度良く実装するために設けられたものであり、半導体基板１側のアライメントマークとして使用する。半導体基板１内の両端部領域に回路配線パターン１ｄの一部又は浮島パターン（開放パターン）１ｄとして設けられ、Ｌ字型、Ｈ字型、十字型などがある。また、回路配線パターン１ｄの特異な形状部分をアライメントマークに代用することもある。
【００２２】
次に半導体基板１に実装について説明する。センサ基板７に設けられた基準マーク７ａと半導体基板１の回路配線パターン１ｄのアライメント可能なパターンとの距離を認識又は検出して実装する。センサ基板７に配置された基準マーク７ａを基準に半導体基板１の内部の抜きパターン６との絶対座標を参照しながら実装する。これを絶対値補正方法と呼ぶ。
【００２３】
別の実装方法として、絶対値補正方法で実装された、先に実装された半導体基板１の最端部の画素位置座標とこれから実装する半導体基板１の抜きパターン６との位置を補正しながら実装する。これを相対値補正方法と呼ぶ。
【００２４】
相対値補正方法を用いることにより短い距離（Ｌ３）で隣接する半導体基板１の隙間の補正ができるので実装精度が向上する。
【００２５】
次に、抜きパターン６と回路配線パターン１ｄとの関係について説明する。図７は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板１に塗付された光学フィルタ５の抜きパターン６と半導体基板１の回路配線パターン１ｄとの関係を説明する図であり、図７（ａ）は抜きパターン６がＬ字形の場合を示し、図７（ｂ）は抜きパターン６が円形形状の場合を示す。図７中、図２と同一符号は、同一又は相当部分を示す。
図７（ａ）では、回路配線パターン１ｄの領域の一部領域をＬ字形の抜きパターン６としている。図７（ｂ）では、回路配線パターン１ｄの回路が浮島となっている領域の一部領域を円形形状の抜きパターン６としている。
【００２６】
なお、光を反射させる回路配線パターン１ｄは、浮島パターン１ｄを除き、論理回路を形成するシフトレジスタ回路やラッチ回路の回路配線パターン１ｄ領域を使用することが好ましい。
【００２７】
以上から実施の形態１によるイメージセンサ用基板によれば、光学波長の異なるフィルタを積層させた光学フィルタ５の一部に抜きパターン６を形成し、抜きパターン６に入射する不要光を反射させる半導体基板１に形成した光反射パターン部を設けたので、位置合わせ用のアライメントマークの配置位置による制約を解消し、アライメントマークにより、半導体基板同士の実装精度を向上させることができる効果がある。
【００２８】
実施の形態２．
図８は、この発明の実施の形態２によるイメージセンサ用基板の半導体基板部分の平面図である。図８において、２０は光電変換部、５０は光学フィルタ、６０は光学フィルタ５０の抜きパターンを示す。図中、図１と同一符号は、同一又は相当部分を示す。図９は、この発明の実施の形態２によるイメージセンサ用基板の光電変換部の並びを説明する図である。図９において、２０ｒは赤色フィルタを塗布した光電変換部、２０ｇは緑色フィルタを塗布した光電変換部、２０ｂは青色フィルタを塗布した光電変換部である。
【００２９】
赤色フィルタを搭載した光電変換部２０ｒ、緑色フィルタを搭載した光電変換部２０ｇ、青色フィルタを搭載した光電変換部２０ｂは、長手方向と直交する方向に光学波長の異なる光学フィルタとした光電変換部２０を平行配置したものとしている。そして、長手方向に亘って同一光学波長の光学フィルタ５同士とした光電変換部２０としている。その他の構成については、実施の形態１で説明したものと同一であるので説明を省略する。
【００３０】
実施の形態１では、１列に３種類のフィルタ５を塗付した光電変換部２を規則的な順番で配置したが、実施の形態２では、３列に光電変換部２０を配置することにより、駆動回路部も３系統が配置され、それぞれの列の光電変換部２０に異なる光学波長の光を透過させるフィルタ５０が配置される。
【００３１】
以上から実施の形態２によるイメージセンサ用基板によれば、光学波長の異なるフィルタを積層させた光学フィルタ５０の一部に抜きパターン６０を形成し、抜きパターン６０に入射する不要光を反射させる半導体基板１に形成した光反射パターン部を設けたので、位置合わせ用のアライメントマークの配置位置による制約を解消し、アライメントマークにより、半導体基板同士の実装精度を向上させることができる効果があると共に同一波長の光学フィルタを設けた光電変換部の配列密度を高めることで高解像度のイメージセンサ用基板を得ることができる。
【００３２】
実施の形態３．
図１０は、この発明の実施の形態３によるイメージセンサ用基板の半導体基板部分の平面図である。図１０において、５１は光学フィルタ、６１は端部に配置した光学フィルタ５１の抜きパターンを示す。６２は端部の内側に配置した光学フィルタ５１の抜きパターンを示す。図中、図２と同一符号は、同一又は相当部分を示す。その他の構成については実施の形態１と同一であるので説明を省略する。
【００３３】
図１１は、この発明の実施の形態３によるイメージセンサ用基板の半導体基板の実装方法を説明する平面図である。図１１において、７０は半導体基板１を載置するセンサ基板、７０ａはセンサ基板７０に設置したアライメントマーク（基準マーク）である。図中、図２と同一符号は、同一又は相当部分を示す。
【００３４】
図１２は、この発明の実施の形態１によるイメージセンサ用基板の半導体基板の実装方法を説明する部分拡大平面図である。図１２において、Ｌ４は半導体基板１の端部に設けた光学フィルタ５１の抜きパターン６１と半導体基板１の端部内側に設けた光学フィルタ５１の抜きパターン６２とのＸ方向離間距離を示す。図１２中、図１０と同一符号は、同一又は相当部分を示す。
【００３５】
次に動作について説明する。図１１ではセンサ基板７０に半導体基板１を千鳥配置して実装している。千鳥実装はセンサ基板７０に奇数番目の半導体基板１と偶数番目の半導体基板１とを読み取りラインを基準に並べる。奇数番目の半導体基板１と偶数番目の半導体基板１とは互いに一定の重なりをもって配置する。半導体基板１に設置されている光電変換部２を画素と言い換えると、この重なり寸法は奇数番目の半導体基板１と偶数番目の半導体基板１の重なり画素数から算出する。直線状に隙間を設けて実装する実装方法とは異なり、数画素の重なり領域を設けて半導体基板１同士に生じる隙間に相当する領域を重なり領域を設けて画素補間する。
【００３６】
千鳥配置して実装する場合、半導体基板１を機械実装装置によって長手方向に互いに平行する半導体基板１を千鳥状に等ピッチで並べて直線状にダイボンディングする。このとき、センサ基板７０に設けられたアライメントマーク７０ａと半導体基板１に設けられた抜きパターン６１，６２を利用して実装される。例えば、読み取りライン上のセンサ基板７０の両端部に基準マーク７０ａを設け、この基準マーク７０ａの位置から起算して、奇数番目の半導体基板１の抜きパターン６１を認識してダイボンドする。次に偶数番目の半導体基板１の抜きパターン６２を認識してダイボンドする。以後は、実施の形態１で説明した相対値補正方法などを用いてダイボンドする。
【００３７】
以上から実施の形態３によるイメージセンサ用基板によれば、光学波長の異なるフィルタを積層させた光学フィルタ５１の一部に抜きパターン６１，６２を形成し、抜きパターンに入射する不要光を反射させる半導体基板１に形成した光反射パターン部を設けたので、位置合わせ用のアライメントマークの配置位置による制約を解消し、アライメントマークにより、半導体基板１同士の実装精度を向上させることができる効果があると共に千鳥配置される半導体基板１に対しても抜きパターン６１、６２を使い分けることにより高精度の実装が可能となる。
【符号の説明】
【００３８】
１・・半導体基板
１ａ・・シリコン基材  １ｂ・・保護膜  １ｃ・・保護膜
１ｄ・・導体パターン（回路配線パターン）  １ｅ・・電極
２・・光電変換部
２ｒ・・赤色フィルタを塗布した光電変換部
２ｇ・・緑色フィルタを塗布した光電変換部
２ｂ・・青色フィルタを塗布した光電変換部
３・・駆動回路部
４・・端子部（入出力パッド）
５・・光学フィルタ
５ｒ・・光学フィルタ（赤色フィルタ）
５ｇ・・光学フィルタ（緑色フィルタ）
５ｂ・・光学フィルタ（青色フィルタ）
６・・抜きパターン（光反射パターン部）
７・・センサ基板  ７ａ・・アライメントマーク（基準マーク）
２０・・光電変換部
２０ｒ・・赤色フィルタを塗布した光電変換部
２０ｇ・・緑色フィルタを塗布した光電変換部
２０ｂ・・青色フィルタを塗布した光電変換部
５０・・光学フィルタ
５１・・光学フィルタ
６０・・抜きパターン（光反射パターン部）
６１・・抜きパターン（光反射パターン部）
６２・・抜きパターン（光反射パターン部）
７０・・センサ基板  ７０ａ・・アライメントマーク（基準マーク）
【図１】
2014143719.tif 000003
【図２】
2014143719.tif 000004
【図３】
2014143719.tif 000005
【図４】
2014143719.tif 000006
【図５】
2014143719.tif 000007
【図６】
2014143719.tif 000008
【図７】
2014143719.tif 000009
【図８】
2014143719.tif 000010
【図９】
2014143719.tif 000011
【図１０】
2014143719.tif 000012
【図１１】
2014143719.tif 000013
【図１２】
2014143719.tif 000014