(57)【要約】【課題】低ゲート電圧下において高移動度を有する薄膜トランジスタを提供する。【解決手段】ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極及びドレイン電極を備え、前記ゲート電極に、しきい値電圧との差が５Ｖ以下の電圧を印加した場合に、前記ソース電極及び前記ドレイン電極間の線形電界効果移動度が２０ｃｍ２／Ｖｓ以上である薄膜トランジスタ。【選択図】図６
2014229666.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極及びドレイン電極を備え、
前記ゲート電極に、しきい値電圧との差が５Ｖ以下の電圧を印加した場合に、前記ソース電極及び前記ドレイン電極間の線形電界効果移動度が２０ｃｍ２／Ｖｓ以上である薄膜トランジスタ。
【請求項２】
ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極およびドレイン電極を備え、
前記酸化物半導体膜の状態密度が、コンダクションバンドエッジとフラットバンドボルテージのエネルギー範囲に１０１５ｃｍ−３ｅＶ−１以下の領域を有する薄膜トランジスタ。
【請求項３】
前記ゲート電極に、しきい値電圧との差が５Ｖ以下の電圧を印加した場合に、前記酸化物半導体膜の活性化エネルギーが５０ｍｅＶ以下となる領域を有する請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記酸化物薄膜が、インジウム元素を含む請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記酸化物薄膜が、インジウム元素及びスズ元素を含み、下記原子比を満たす請求項１〜４のいずれかに記載の薄膜トランジスタ。
０．５≦Ｉｎ＋Ｓｎ≦０．９９
０．２≦Ｉｎ
０≦Ｓｎ≦０．５
（式中、Ｉｎ及びＳｎは、それぞれ前記酸化物薄膜が含む全ての金属元素に対する原子比を示す。）
【請求項６】
前記酸化物薄膜が、インジウム元素及び亜鉛元素を含み、下記原子比を満たす請求項１〜４のいずれかに記載の薄膜トランジスタ。
０．５≦Ｉｎ＋Ｚｎ≦０．９９
０．２≦Ｉｎ
０．２≦Ｚｎ≦０．７５
（式中、Ｉｎ及びＺｎは、それぞれ前記酸化物薄膜が含む全ての金属元素に対する原子比を示す。）
【請求項７】
前記酸化物薄膜が、インジウム元素、錫元素及び亜鉛元素を含み、下記原子比を満たす請求項１〜４のいずれかに記載の薄膜トランジスタ。
０．２＜Ｉｎ＜０．８
０＜Ｓｎ≦０．５
０．２＜Ｚｎ＜０．８
（式中、Ｉｎ、Ｓｎ及びＺｎは、それぞれ前記酸化物薄膜が含む全ての金属元素に対する原子比を示す。）
【請求項８】
前記酸化物薄膜が、Ａｌ、Ｔｉ、Ｓｉ、Ｇａ、Ｚｒ、Ｈｆ、Ｃａ、Ｍｇ及びＹからなる群から選択される１以上の元素を含む請求項５〜７のいずれかに記載の薄膜トランジスタ。
【請求項９】
前記酸化物薄膜が含むインジウム元素、スズ元素、亜鉛元素以外の金属元素の、前記酸化物薄膜が含む全ての金属元素に対する原子比が０．３以下である請求項５〜８のいずれかに記載の薄膜トランジスタ。
【請求項１０】
前記チャネル層が実質的に単一の組成を有し、サブスレッシュホールドスウィング値が０．２５Ｖ／ｄｅｃ．以下である請求項１〜９のいずれかに記載の薄膜トランジスタ。
【請求項１１】
下記式を満たすドレイン電圧とゲート電圧で駆動する請求項１〜１０のいずれかに記載の薄膜トランジスタ。
ドレイン電圧≧ゲート電圧−しきい値電圧
【請求項１２】
請求項１〜１１のいずれかに記載の薄膜トランジスタのゲート電極に、しきい値電圧との差が５Ｖ以下の電圧を印加して駆動させる薄膜トランジスタの駆動方法。
【請求項１３】
請求項１〜１１のいずれかに記載の薄膜トランジスタに、下記式を満たすドレイン電圧とゲート電圧を印加して駆動させる薄膜トランジスタの駆動方法。
ドレイン電圧≧ゲート電圧−しきい値電圧
【請求項１４】
請求項１〜１１のいずれかに記載の薄膜トランジスタを備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関する。
【背景技術】
【０００２】
電界効果トランジスタ（ＦＥＴ）は、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられている。薄膜トランジスタ（ＴＦＴ）は、電界効果トランジスタの一種である。近年における画像表示装置のめざましい発展に伴い、このＴＦＴは、各種の画像表示装置において、スイッチング素子として、多用されている。各種の画像表示装置には、液晶画像表示装置（ＬＣＤ）、有機エレクトロルミネッセンス画像表示装置などがある。
【０００３】
ディスプレイの代表であるＬＣＤは、中小型パネル分野やＴＶ用途の大型映像表示パネル分野で主流を占めている。一方で、有機ＥＬ画像表示装置は、高精彩の点でＬＣＤより優れるため、今後の展開が期待されている。
ＬＣＤは動画解像度の改善や三次元ディスプレイの普及に伴い、フレームレートの高速化が進んでいる。高フレームレート駆動は動画解像度向上に有効であり、更なるフレームレートの高速化が求められている。映像表示用装置の展望として、大画面、高精細、高フレームレート駆動がキーワードとなっており、この実現に必要な性能がＴＦＴに求められている。例えば、大画面化による画素容量の増大、高精細化による走査線数の増大、フレームレートの増大に伴い、ＴＦＴには高い移動度が要求されている。
【０００４】
従来のＬＣＤで使用されている、ａ−Ｓｉ：Ｈ（水素化アモルファスシリコン）ＴＦＴの移動度は、最高で２ｃｍ２／Ｖｓ程度である。しかし、映像表示ディスプレイに求められる大画面、高精細、高フレームレート駆動には、この程度の移動度では、対応できなくなりつつある。
【０００５】
加えて、有機ＥＬは電流駆動素子であり、画面の輝度向上にはドライブＴＦＴの電流値増大が求められるため、有機ＥＬ画像表示装置には、高移動度ＴＦＴが不可欠である。また、有機ＥＬ画像表示装置の駆動に使用されるＴＦＴには、高移動度に加えて、電流ストレスに対する信頼性が要求される。現状では、移動度と信頼性の両方を満たすＴＦＴ材料の候補として、低温ｐｏｌｙ−Ｓｉ（ＬＴＰＳ）が挙げられている。しかしながら、レーザー結晶化時の使用ビーム長の関係で実現できる画面サイズが制限されることや、レーザー光のショット間ばらつきによって生じるＴＦＴ特性の面内不均一性も問題となっている。
【０００６】
ａ−Ｓｉ：Ｈ  ＴＦＴやＬＴＰＳに代えて、酸化物半導体を用いたＴＦＴが注目されている。例えば、酸化亜鉛（ＺｎＯ）又は酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体を、活性層（半導体層）に用いたＴＦＴは移動度などにおいて優れた性質を示し、その改良開発が進められている。
【０００７】
酸化物半導体はイオン性の高い結合で構成されており、結晶質であっても、非晶質であっても、電子移動度の違いが小さいことが特徴である。即ち、非晶質状態でも比較的高い電子移動度が実現できることを特徴とする。また、結晶化した場合にも粒界障壁の影響を受けにくく、面内均一性を必要とする大面積化に適したＴＦＴを作製することが可能である。さらに、価電子帯近傍に酸素欠損由来のギャップ内準位を有するため、電子に比べ正孔がフリーキャリアとなりづらく、このためＴＦＴ動作時のオフ電流が１０〜１５Ａ程度に低減できることが報告されている。また、シリコン系ＴＦＴに比べワイドバンドギャップな半導体のため、可視光領域の光安定性においても優位性を有する。さらに、スパッタリング法などを用いることにより室温にて非晶質膜を成膜できるので、ＰＥＴなどの樹脂基板上での酸化物半導体膜トランジスタ形成の研究も行われている。
【０００８】
ここで、酸化インジウム、酸化亜鉛を含むｎ型半導体材料や、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる電子キャリア濃度が１０１８／ｃｍ３未満である非晶質の酸化物半導体膜を作製し、高移動度な電界効果型トランジスタを駆動させる方法が検討されている（特許文献１〜４）。
【０００９】
しかしながら、上記の電界効果型トランジスタは、アモルファスシリコンよりも移動度等の特性が優れるものの、結晶シリコンには及ばず、ＳＯＧ（システムオングラス）等周辺回路や有機ＥＬディスプレイの電流駆動を行うスイッチング素子に適用するためには移動度、ΔＶｔｈシフト等の特性のさらなる改善が求められていた。尚、Ｖｔｈは閾値電圧を意味し、ΔＶｔｈシフトはバイアスストレスを加えた際のＶｔｈの変化を意味する。
【００１０】
そのため、酸化インジウム、酸化亜鉛、酸化ガリウムの組成比を変えた検討がなされているが、十分な結果は得られていなかった（特許文献３、４及び非特許文献１）。例えば、酸化インジウムの含有量を増加させると移動度は向上するが、閾値電圧が大きく負となりノーマリーオンとなる（特許文献３）。一方、酸化ガリウムの含有量を削減すると移動度は向上するが、信頼性が低下する（特許文献３及び４）。
【００１１】
一方、比誘電率が大きい誘電体材料で構成されたゲート絶縁膜と電子キャリア濃度が１０１８／ｃｍ３以上であるＩＴＯを活性層に用いた電界効果型トランジスタが検討されている（特許文献５）。しかし、ヒステリシスが激しい等、特性に問題があり、また大面積化が難しく工業的に採用が困難な誘電体材料をゲート電極としていたため実用性が乏しかった。
【００１２】
また、膜厚を調整して性能のよい電界効果型トランジスタを作製する検討がなされていたが、閾値電圧が大きく負となりノーマリーオンとなってしまう、又は信頼性が低い等の問題点があった（非特許文献１）。また、チャンネル長（Ｌ）やチャンネル幅（Ｗ）が大きすぎて実用的ではなかった（非特許文献２）。
【００１３】
非特許文献３（Kamiya  et．al．JOURNAL  OF  DISPLAY  TECHNOLOGY，VOL.5，NO.7，JULY  2009  273）が示すように、酸化物半導体にはコンダクションバンドエッジ近傍のバンドギャップ内に離散的もしくは裾状の状態密度を有するために、少なからずとも移動度のゲートバイアス依存性が観察される。例えば、有機ＥＬの駆動ＴＦＴ用途では、飽和領域（ドレイン電圧≧ゲート電圧）での駆動が望まれるが、低消費電力ＴＦＴにはＶｇ−移動度特性おいてゲート印加後に移動度が急峻に増加する酸化物半導体薄膜が求められる。
一般的な酸化物半導体でのＶｇ−移動度特性は、比特許文献４（Hong  et  al．Crit．Rev．Solid  State  Mater．Sci．33  101−132  2008）が示すように、２０ｃｍ２／Ｖｓ程度の移動度を得るためには、ゲート電圧に１０Ｖ以上の印加する必要性が生じていた。
【００１４】
以上のように、従来の方法では、移動度を高くしても、信頼性が低下する（閾値電圧シフトが大きくなる）、膜厚を小さくすると移動度のばらつきが大きくなって半導体特性が安定せず再現性が悪くなる等の問題が存在する上、高移動度を実現しても低ゲート電界下では十分な電界効果移動度を得ることが困難であった。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−１１４９２８号公報
【特許文献２】国際公開第２００５／０８８７２６号パンフレット
【特許文献３】特開２００７−２８１４０９号公報
【特許文献４】国際公開第２００７／１２００１０号パンフレット
【特許文献５】特開２００６−１２１０２９号公報
【非特許文献】
【００１６】
【非特許文献１】Tatsuya  Iwasaki  et．al．，Appl．Phys．Lett．90，242114(2007)
【非特許文献２】Hai  Q．Chiang  et．al．，Journal  of  Non-Crystalline  Solids，Volume  354，Issues  19-25，1  May  2008，Pages2826-2830
【非特許文献３】Kamiya  et．al．  JOURNAL  OF  DISPLAY  TECHNOLOGY，  VOL．5，  NO．7，  JULY  2009  273
【非特許文献４】Hong  et．al．  Crit．  Rev．  Solid  State  Mater．  Sci．    33  101−132  2008
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、低ゲート電圧下において高移動度を有する薄膜トランジスタを提供することである。
【課題を解決するための手段】
【００１８】
本発明によれば、  ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極及びドレイン電極を備え、
前記ゲート電極に、しきい値電圧との差が５Ｖ以下の電圧を印加した場合に、前記ソース電極及び前記ドレイン電極間の線形電界効果移動度が２０ｃｍ２／Ｖｓ以上である薄膜トランジスタ。が提供される。
【発明の効果】
【００１９】
本発明によれば、低ゲート電圧下において高移動度を有する薄膜トランジスタが提供できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一形態に係る薄膜トランジスタの一実施形態であるボトムゲート逆スタガ型薄膜トランジスタの例を示す概略断面図である。
【図２】実施例１及び比較例１で作製した薄膜トランジスタの伝達特性を示す図である。
【図３】実施例１及び比較例１で作製した薄膜トランジスタの伝達特性の温度依存性を示す図である。
【図４】実施例１及び比較例１で作製した薄膜トランジスタの活性化エネルギーのＶｇ依存性を示す図である。
【図５】実施例１及び比較例１で作製した薄膜トランジスタのＶＦで規格化した伝達特性の依存性を示す図である。
【図６】実施例１及び比較例１で作製した薄膜トランジスタのＶＦで規格化した移動度特性の依存性を示す図である。
【図７】実施例１及び比較例１で作製した薄膜トランジスタのＶＦで規格化した活性化エネルギーの依存性を示す図である。
【図８】実施例１及び比較例１で作製した薄膜トランジスタのＤＯＳ分布を示す図である。
【図９】実施例１及び比較例１で作製した薄膜トランジスタの伝導端付近のポテンシャルゆらぎ、及びバンドギャップ内のＤＯＳイメージを示す図である。
【発明を実施するための形態】
【００２１】
本発明の一形態に係る薄膜トランジスタは、ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極及びドレイン電極を備え、ゲート電極に閾値電圧との差が５Ｖ以下の電圧を印加した場合に、ソース電極及びドレイン電極間の線形電界効果移動度が２０ｃｍ２／Ｖｓ以上である。
【００２２】
移動度の高い酸化物半導体を用いた薄膜トランジスタは、低ゲート電圧下において十分な移動度を発現することは困難であったが、半導体薄膜のフェルミ準位からコンダクションバンドエッジの電気状態について、この領域に存在する散乱因子を低減することにより、本発明の一形態に係る薄膜トランジスタは、低電圧であっても高移動度が得られる。
低電圧高移動度を有するトランジスタは、飽和領域にて駆動する有機ＥＬデバイスなどへの用途に優位性がある。
【００２３】
閾値電圧（Ｖｔｈ）は、後述するようにフラットバンド電圧（ＶＦＢ）時のＶｇと定義し、温度依存性から算出されるパラメータである。
特に断りのない限り閾値電圧はＶＦＢとするが、ＶＦＢが得られていない場合、伝達特性のグラフよりソース・ドレイン電極間の電流Ｉｄ＝１０−１０ＡでのＶｇと定義する。
Ｖｇは、ソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
【００２４】
線形電界効果移動度は、ドレイン電極に０．１Ｖ印加した場合の伝達特性から求めることが望ましい。具体的に、伝達特性Ｉｄ−Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により電界効果移動度を導くことができる。
尚、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは−１５〜２０Ｖまで印加し、特に指定がない場合、その範囲での最大移動度が線形電界効果移動度と定義される。飽和領域の移動度特性を議論することも可能であるが、飽和領域の式が成立するのは一般的にＶｇ＜Ｖｄの場合であり、十分に大きなＶｄを印加してＶｇ依存性を測定する必要があり、素子破壊等に影響する。従って、低ゲート電圧下での移動度を評価する場合には、Ｖｄが小さい場合の線形領域（Ｖｇ＞Ｖｄ）の移動度で議論することが望ましい。
本発明において特に断らない限り、電界効果移動度は上記方法で評価したものである。
【００２５】
「ゲート電極に閾値電圧との差が５Ｖ以下の電圧」とは、Ｖｇ−Ｖｔｈ≦５Ｖを満たすＶｇ電圧のことである。例えばＶｔｈが１Ｖである場合、Ｖｇが６Ｖ以下の範囲において移動度が所望の値になっている必要がある。ここで、Ｖｇ−ＶｔｈをＶＦと記述することも可能である。
尚、ゲート絶縁膜の材料及び／又は膜厚が変化すると、容量が異なるため実効的なゲート電界の影響が異なることが予想される。本発明では、特に断りのない限り、Ｖｇはゲート絶縁膜にＳｉＯ２（比誘電率３．９）を１５０ｎｍの厚みで用いた場合とし、容量（誘電率／膜厚）が変化した場合はＶｇの規格化を行う。例えば、ゲート絶縁膜に２００ｎｍのＳｉＮｘ（比誘電率７．０）を用いた場合、Ｖｇは（３．９／１５０）／（７．０／２００）＝０．７４倍として規格化する。
上記Ｖｔｈは、好ましくは−１０Ｖ≦Ｖｔｈ≦１０Ｖであり、より好ましくは−５Ｖ≦Ｖｔｈ≦５Ｖ、さらに好ましくは−２Ｖ≦Ｖｔｈ≦２Ｖ、特に好ましくは０≦Ｖｔｈ≦１Ｖである。
【００２６】
本発明の一形態に係る薄膜トランジスタは、ゲート電極に閾値電圧との差が５Ｖ以下の電圧を印加した場合に、ソース電極及びドレイン電極間の線形電界効果移動度が２０ｃｍ２／Ｖｓ以上であることで、大画面、高フレームレートなディスプレイデバイスに適応することができる。
上記線形電界効果移動度は、３０ｃｍ２／Ｖｓ以上であるとより好ましい。
【００２７】
本発明の一形態に係る薄膜トランジスタは、好ましくはゲート電極に閾値電圧との差が２Ｖ以下の電圧を印加した場合に、線形電界効果移動度が１０ｃｍ２／Ｖｓ以上である。
尚、上記閾値電圧との差が５Ｖを超えるＶｇにて所望の移動度を達成しても、実デバイスにおける実効印加電圧に比べ高いＶｇとなっているので、有効な移動度とはならない。
【００２８】
本発明の他の一形態に係る薄膜トランジスタは、ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極およびドレイン電極を備え、酸化物半導体膜の状態密度が、コンダクションバンドエッジとフラットバンドボルテージのエネルギー範囲に１０１５ｃｍ−３ｅＶ−１以下の領域を有する。
上記酸化物半導体膜の状態密度は、ゲート電極に、閾値電圧との差が５Ｖ以下の電圧を印加した場合の、ソース電極及びドレイン電極間の温度依存性により求めることができる。
【００２９】
ゲート電極に印加電圧を掃引しつつ、ソース電極及び前記ドレイン電極間の電流の温度依存性より求めた酸化物半導体膜の状態密度が、コンダクションバンドエッジとフラットバンド電圧時の活性化エネルギー範囲に１０１５ｃｍ−３ｅＶ−１以下の領域を有することについて、フラットバンド電圧時の活性化エネルギーは、Ｖｇ−Ｖｔｈ＝０Ｖのときのフェルミ準位−コンダクションバンド間のエネルギー値に相当し、薄膜トランジスタにＶｇを印加することは、当該フェルミ準位をコンダクションバンドに近づけていくことに相当する。
上記エネルギー区間内の準位が多いことは、離散的な準位又は裾準位密度が多いことであり、Ｖｇを印加しても電流値の増加にはつながらないことを意味する。従って、上記エネルギー区間内の準位が多いことは、Ｖｇを印加した場合に、移動度が上昇しないことを示唆する。
加えて、上記エネルギー区間内の準位が多いことは、デバイスがＯｎ動作時の信頼性にも影響を与えることが知られており、少なければ少ない程好ましい。
【００３０】
コンダクションバンドエッジとフラットバンドボルテージのエネルギー範囲内の準位の取得方法は、「Chen  et  al．IEEE  Transact．Elec．Dev．56(2009)1177」及び「Jeong  et  al．Jpn．J．Appl．Phys．49(2010)03CB02」によって求めることができる。
酸化物半導体薄膜を構成する元素によって、薄膜密度、基板や保護膜の界面の影響を受けて、本準位数は変動することが知られている。
【００３１】
本発明の他の一形態に係る薄膜トランジスタは、ゲート電極に、閾値電圧との差が５Ｖ以下の電圧を印加した場合に、酸化物半導体膜の状態密度が、コンダクションバンドエッジとフラットバンドボルテージのエネルギー範囲に１０１５ｃｍ−３ｅＶ−１以下の領域を有することで、低ゲート電圧下において高移動度を有しつつ、高いｏｎ−ｏｆｆ比を示すことができる。
上記ｏｎ−ｏｆｆ比は、Ｖｇ＝−１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比［Ｏｎ／Ｏｆｆ］として決めたものである。
【００３２】
本発明の一形態に係る薄膜トランジスタ及び本発明の他の一形態に係る薄膜トランジスタ（以下、単に本発明の一形態に係る薄膜トランジスタという場合がある）は、好ましくはゲート電極に、閾値電圧との差が５Ｖ以下の電圧を印加した場合に、酸化物半導体膜の活性化エネルギーが５０ｍｅＶ以下である。
酸化物半導体膜の活性化エネルギーは、ソース電極及びドレイン電極間の温度依存性により求めることができ、当該活性化エネルギーが５０ｍｅＶ以下であることで、移動度の面内ばらつきを抑制することができる。
【００３３】
ここで、ゲート電圧に対応する活性化エネルギーは、「Chen  et  al．IEEE  Transact．Elec．Dev．56(2009)1177」及び「Jeong  et  al．Jpn．J．Appl．Phys．49(2010)03CB02」によって求めることができる。
【００３４】
本発明の一形態に係る薄膜トランジスタの酸化物薄膜は、好ましくはインジウム元素を含む。酸化物薄膜が、インジウム元素を含むことで大面積で均一な移動度が得ることができる。
【００３５】
本発明の一形態に係る薄膜トランジスタの酸化物薄膜は、好ましくはインジウム元素及びスズ元素を含み、下記原子比を満たす。
０．５≦Ｉｎ＋Ｓｎ≦０．９９
０．２≦Ｉｎ
０≦Ｓｎ≦０．５
（式中、Ｉｎ及びＳｎは、それぞれ前記酸化物薄膜が含む全ての金属元素に対する原子比を示す。）
【００３６】
酸化物薄膜について、３価の酸化インジウム中に４価のスズが混入することで、当該スズがドーパントとして機能でき、キャリア濃度が増加して、実効的にＶｇが印加されている状態となり好ましい。また、スズの比率が０．５以下であることで、スズが不純物散乱中心となって移動度を低下させてしまうことを防ぐことができる。
【００３７】
本発明の一形態に係る薄膜トランジスタの酸化物薄膜は、好ましくはインジウム元素及び亜鉛元素を含み、下記原子比を満たす。
０．５≦Ｉｎ＋Ｚｎ≦０．９９
０．２≦Ｉｎ
０．２≦Ｚｎ≦０．７５
（式中、Ｉｎ及びＺｎは、それぞれ前記酸化物薄膜が含む全ての金属元素に対する原子比を示す。）
【００３８】
酸化物薄膜について、６配位の酸化インジウム中に４配位の亜鉛が混入することで、薄膜のアモルファス性を安定化させる働きをすることができ、大面積均一性を有する薄膜トランジスタを得ることが期待できる。また、亜鉛の比率を０．７５以下とすることで、酸素欠損の制御が容易となり、信頼性に劣化を抑制できる。
【００３９】
本発明の一形態に係る薄膜トランジスタの酸化物薄膜は、好ましくはインジウム元素、錫元素及び亜鉛元素を含み、下記原子比を満たす。
０．２＜Ｉｎ＜０．８
０＜Ｓｎ≦０．５
０．２＜Ｚｎ＜０．８
（式中、Ｉｎ、Ｓｎ及びＺｎは、それぞれ前記酸化物薄膜が含む全ての金属元素に対する原子比を示す。）
【００４０】
Ｉｎが０．２超であると高い移動度が期待でき、また、０．８０未満であると絶対値の小さな閾値（Ｖｔｈ）が期待できる。
Ｓｎが０超であると、ソースドレイン電極のエッチングや、保護膜の成膜条件に対する耐性をもたせることができ、０．５以下であると、蓚酸によるエッチングが可能となる。
Ｚｎが０．２超であると、ＩＴＺＯ膜（Ｉｎ、Ｚｎ、Ｓｎを含む酸化物薄膜）を安定した非晶質構造に保持することが可能となり、０．８未満であると、ソースドレイン電極のエッチングや、保護膜の成膜条件に対する耐性をもたせることができる。
【００４１】
酸化物薄膜が、インジウム元素、錫元素及び亜鉛元素を含む場合、Ｉｎの割合（原子比）は、より好ましくは、０．３０≦Ｉｎ≦０．６５であり、さらに好ましくは、０．３５≦Ｉｎ≦０．５０である。
同様に、Ｓｎの割合（原子比）は、より好ましくは、０．０５≦Ｚｎ≦０．１９であり、さらに好ましくは、０．１０≦Ｚｎ≦０．１８である。
同様に、Ｚｎの割合（原子比）は、より好ましくは、０．３０≦Ｚｎ≦０．６５であり、さらに好ましくは、０．３５≦Ｚｎ≦０．５０である。
【００４２】
本発明の一形態に係る薄膜トランジスタの酸化物薄膜は、Ｉｎ、Ｚｎ及びＳｎ以外に、Ａｌ、Ｔｉ、Ｓｉ、Ｇａ、Ｚｒ、Ｈｆ、Ｃａ、Ｍｇ及びＹからなる群から選択される１以上の元素を含んでもよい。
【００４３】
酸化物薄膜が含むインジウム元素、スズ元素及び亜鉛元素以外の金属元素（その他金属元素）について、当該その他金属元素は、好ましくは酸化物薄膜が含む全ての金属元素に対する原子比が、０．３以下である。
その他金属元素の含有量が原子比で０．３以下であれば、酸素との結びつきが強く信頼性に優れる薄膜トランジスタが得られる。一方で、その他金属は散乱要因ともなりうるので、その他金属の含有量が原子比０．３以下とすることで、移動度の低下及びＶｇに対する緩やかな移動度の上昇を抑制できる。
【００４４】
スパッタリングターゲットを構成する酸化物焼結体に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。
具体的には、ＩＣＰ−ＡＥＳを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
【００４５】
また、それぞれのスペクトル線の大きさ（発光強度）は試料中の原子数に比例するため、既知濃度の標準液と比較することで試料中における元素の濃度を求めることができる（定量分析）。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求めればよい。
【００４６】
チャネル層を構成する酸化物薄膜に含有される金属元素は、実質的にＩｎ、Ｓｎ及びＺｎであることが好ましい。含有される金属元素が実質的に上記３種であることにより、可動イオンによる信頼性の低下の防止が期待できる。また、再現性を得るための管理が容易となる。ここで、「実質的に」とは、チャネル層を構成する金属元素の９５％以上、好ましくは９８％以上、より好ましくは９９％以上が、特に好ましくは９９．９９％がＩｎ、Ｓｎ及びＺｎで占められていることを意味する。
【００４７】
酸化物薄膜からなるチャネル層は、好ましくは実質的に単一の組成を有し、サブスレッシュホールドスウィング値（Ｓ値）が０．２５Ｖ／ｄｅｃ．以下である。
薄膜トランジスタが、積層構造（ゲート界面側：高移動度材料）を有する場合、電極からのキャリア注入がバックチャネル側の抵抗層により妨げられるため、良好なＳ値が得られない場合がある。また、ゲートゲート界面側に低移動度のチャネル層を使用した場合、Ｖｇに対する急激な移動度上昇が望めない。
ここで、実質的に単一の組成とは、チャネル層を成膜する際に、１種類のターゲット材料、あるいは１種類の原料源を用いて成膜したチャネルの組成の意味である。チャネル層の膜厚方向の金属原子の組成比が８０％の範囲で一定であることより確認が可能である。
【００４８】
Ｓ値はサブスレッシュホールド領域のゲート電圧に対する電流値の立ち上がりの意味しており、Ｓ値が大きくなるとＶｇ−Ｖｔｈに占めるサブシュレッシュホールド領域が大きくなる。線形移動度はサブシュレッシュホールド領域よりも電流値が稼げる領域（アバブシュレッシュホールド領域）にて評価する必要があるため、Ｓ値は小さいことが望ましい。例えば、Ｖｇ＝Ｖｔｈのときの電流値を１ｎＡと仮定し、線形領域は１ｕＡ以上の領域で評価すると仮定すると、Ｓ値が０．２５Ｖ／ｄｅｃ．の場合、サブシュレッシュホールド領域は０．７５Ｖとなる。つまり移動度を適切に判断できるのは０．７５≦Ｖｇ−Ｖｔｈの領域となってしまう。
一方でＶｇ−Ｖｔｈ≦Ｘという領域の移動度が重要になるので、大きなＳ値は許容できなくなる。
【００４９】
チャネル層を構成する酸化物薄膜は、アモルファス（非晶質）酸化物であってもよいし、結晶質であってもよい。酸化物薄膜が、アモルファス酸化物であると、大面積での均一性に優れ、システムオングラス（ＳＯＧ）等の周辺回路や有機ＥＬディスプレイの電流駆動を行うスイッチング素子に適しており好ましい。酸化物薄膜が、結晶質であれば移動度の点から優位性が期待できる。また、酸化物薄膜は、アモルファスと結晶が混在する膜であってもよい。
アモルファス酸化物とは、ＴＥＭ電子線回折でスポット状なパターンが確認できないものをいう。結晶はＸＲＤにおいて明瞭なピークを観察することができるものとする。
【００５０】
チャネル層（酸化物薄膜）は、非晶質膜であることにより、後述する層間絶縁膜やパッシベーション膜との密着性が改善でき、大面積でも均一なトランジスタ特性が容易に得ることができる。
【００５１】
酸化物薄膜の膜厚ｔは、好ましくは２０≦ｔ≦２００ｎｍの範囲内であり、膜厚が当該範囲内であることで、大面積で均一な酸化物薄膜を再現よく得ることができる。
上記膜厚ｔは、３０≦ｔ≦１００ｎｍの範囲内であることがより好ましく、４０≦ｔ≦１５０ｎｍの範囲内であることがさらに好ましく、５０≦ｔ≦７０ｎｍの範囲内であることが特に好ましい。
上記膜厚は、触針式表面形状測定器（例えば、Ｄｅｋｔａｋ  １５０（アルバック株式会社製））で測定することができる。
【００５２】
酸化物薄膜の膜厚が２０ｎｍ以上とすることで、膜厚のバラツキによるＴＦＴ特性に与える影響を小さくすることができ、大面積で均一な酸化物薄膜を再現よく量産することができる。また、後工程でＣＶＤプロセスを行う場合、その影響を小さくすることができる。
酸化物薄膜の膜厚が２００ｎｍを以下とすることで、チャンネル部分に存在するキャリアの総数の変化を小さくすることができ、Ｏｆｆ状態からＯｎ状態に変わるターンオン電圧のバラツキの発生を抑制することができるほか、成膜及びアニールの処理時間が長くならず、量産性の点からも好ましい。
【００５３】
チャンネル長（Ｌ）は、１〜５０μｍが好ましく、３〜４０μｍがさらに好ましく、５〜２５μｍが特に好ましい。５０μｍ超であると、トランジスタのサイズが大きくなりすぎ、集積度が下がるおそれがある。１μｍ未満であるとフォトリソグラフィに高い精度が必要となり、大面積ディスプレイ等での採用が難しくなるおそれがある。
【００５４】
チャンネル幅（Ｗ）は、１〜５００μｍが好ましく、３〜１００μｍがさらに好ましく、５〜５０μｍが特に好ましい。５００μｍ超であると、トランジスタが大きくなりすぎ集積度が下がるおそれがある。１μｍ未満であるとフォトリソグラフィに高い精度が必要となり、大面積ディスプレイ等での採用が難しくなるおそれがある。
【００５５】
チャネル層（半導体層）は、所定の材料から構成されたターゲットを用い、ＤＣ、ＡＣ、又はＲＦスパッタリングにより成膜することができる。
チャネル層の成膜に用いるターゲットは、例えば原料化合物粉末を混合する工程、混合物を成形して成形体を調製する工程、成形体を焼結する工程、焼結体を研削する工程を含む製造方法により得られるターゲットであり、好ましくは上述した原子比を有する酸化物からなるターゲットである。
【００５６】
基板上にチャネル層とその保護膜を形成した後に、酸素雰囲気及び／又は不活性ガス雰囲気において７０〜４５０℃で熱処理することが好ましい。
７０℃より低いと、得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、４５０℃より高いと耐熱性のない基板は使用できない。また、熱処理用の設備費用がかかるおそれがある。さらに、閾値やハンプを抑制するために、保護膜成膜の前後でＯ２プラズマやＮ２Ｏプラズマを照射することにより改善できる場合があり、必要に応じて適用される。
尚、上記保護膜（チャネル層保護膜）とは、酸化物薄膜の表面に直接接触している膜のことであり、後述するエッチングストッパー、層間絶縁膜及びパッシベーション膜のいずれかである。
【００５７】
図１は、本発明の一形態に係る薄膜トランジスタの一実施形態であるボトムゲート逆スタガ型薄膜トランジスタの例を示す概略断面図である。
薄膜トランジスタ１は、基板１０上に、ゲート電極２０、ソース電極５０及びドレイン電極６０が形成されている。ゲート絶縁膜３０は、ゲート電極２０と接して形成されている。ゲート絶縁膜３０の上には、ソース電極５０とドレイン電極６０が形成され、ソース電極５０とドレイン電極６０の間には、チャネル層４０が形成されている。チャネル層４０はゲート絶縁膜３０に接している。ソース電極５０、ドレイン電極６０、チャネル層４０を覆って保護絶縁膜層７０が形成されている。チャネル層４０は、ゲート絶縁膜３０と保護絶縁膜層７０の間にあって、これら層と接している。
【００５８】
通常、電界効果型トランジスタは、ゲート電極、ソース電極及びドレイン電極の３端子、絶縁体層並びにチャネル層が設けられ、ソース−ドレイン間電流をゲート電極に電圧を印加することによって制御する。
【００５９】
本発明の一形態に係る薄膜トランジスタは、好ましくは下記式を満たすドレイン電圧及びゲート電圧で駆動する。
ドレイン電圧≧ゲート電圧−閾値電圧
【００６０】
以下、上述した酸化物薄膜からなるチャネル層以外の薄膜トランジスタの各部材について説明する。
基板の材料については特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。
【００６１】
チャネル層の保護膜は、例えばシリコン酸化物膜であり、当該シリコン酸化物膜を形成するシリコン酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。
ボトムゲート型電界効果型トランジスタにおいては、層間絶縁膜は設けても設けなくてもよい。従って、層間絶縁膜を設ける場合は層間絶縁膜がチャネル層保護膜であり、層間絶縁膜を設けない場合はパッシベーション膜がチャネル層保護膜である。
【００６２】
シリコン酸化物膜の成膜方法は、プラズマＣＶＤ，ホットワイヤーＣＶＤ，アトミックレイヤーＣＶＤ，光ＣＶＤ，ＴＥＯＳ−ＣＶＤ、スパッタリング等種々の方法が挙げられるが、緻密性、使用実績等を考慮するとプラズマＣＶＤが好ましい。
【００６３】
プラズマＣＶＤ法による場合、一般的な導入ガスとしてＳｉＨ４、Ｎ２Ｏ、Ｎ２が用いられる。このとき、基板温度が低すぎると導入ガスが十分反応せず、保護膜として十分機能しなくなる恐れがある。即ち、ＴＦＴ動作させたときに、ヒステリシスやＯｆｆ電流の増加を招く恐れがある。
また、基板温度が高すぎる場合、真空加熱の効果が優勢となり、作製したＴＦＴのＯｆｆ電流の増加を招く恐れがある。
【００６４】
シリコン酸化物膜をチャネル層表面に直接プラズマＣＶＤで形成する場合のプロセス温度は、１８０℃以上３００℃以下が好ましく、２００℃以上２８０℃以下がより好ましい。特に、半導体層がＩＴＺＯである場合、上記温度とすることが好適であり、２００℃以上２６０℃以下がより好ましく、２００℃以上２５０℃以下がさらに好ましい。
【００６５】
通常、電界効果型トランジスタの動作信頼性を向上する観点から、保護膜のＣＶＤプロセス温度は３００℃を超える温度が好ましい。３００℃以下で成膜した保護膜は緻密性に劣るため、均一性、信頼性が確保できない恐れがある。一方、半導体層の導体化を防止する観点から、保護膜の成膜温度は３００℃以下が好ましい。即ち、半導体層の均一性・信頼性と導体化の防止は、通常トレードオフの関係にある。
しかしながら、半導体層としてＩＴＺＯを用いると、保護膜のＣＶＤプロセス温度が３００℃以下であっても動作信頼性を確保できる。即ち、半導体層としてＩＴＺＯを用いることで、保護膜の成膜温度を３００℃以下にすることができ、これにより酸化物薄膜は保護膜形成プロセスの影響（導体化）を受けにくくなり、再現よく特性の安定した電解効果型トランジスタを得ることができる。
酸化物薄膜の膜厚と電子キャリア密度を選択し、上記のようなＴＦＴ製造工程における
保護膜の成膜プロセスを経ることで、半導体層を好適化でき、高移動度、高信頼性を備える電界効果型トランジスタを再現よく量産することが可能となる。
【００６６】
尚、大面積のＴＦＴ素子に対して、Ｖｇ＝±２０Ｖ、暗下、空気中、５０℃、１万秒の条件でストレスを与えた場合、その前後の閾値電圧を０．５Ｖ以下に抑制したい場合、前述のようにＣＶＤ法で保護膜を成膜することが好ましい。
【００６７】
ゲート絶縁膜を構成する材料は特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３又はＡｌＮ等の酸化物や窒化物を用いることができる。尚、ゲート絶縁膜に要求される項目として、膜厚ムラが小さいこと、リークの原因となるピンホールが存在しないことが重要である。一般的なゲート絶縁膜としては、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３等が用いられる。また、ＳｉＮｘは水素元素を含んでいてもよい。
【００６８】
ゲート電極、ソース電極及びドレイン電極の各電極を形成する材料にも特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
【００６９】
本発明の電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易く、膜質向上が容易であることから、物理的成膜方法を用いることが好ましく、中でも、生産性が高いことからスパッタ法を用いることがより好ましい。
【００７０】
スパッタ法を用いる場合、成膜時のスパッタ圧および背圧を制御することが望ましい。好ましくは、成膜時のスパッタ圧Ｐｓｐ（Ｐａ）は０．１≦Ｐｓｐ≦０．９であり、より好ましくは０．１≦Ｐｓｐ≦０．６、さらに好ましくは０．２≦Ｐｓｐ≦０．４である。
成膜時のスパッタ圧が低すぎると、スパッタリング粒子の平均自由行程が長くなり、薄膜表面のダメージが大きくなり、バンドギャップ中の状態密度が増加する。一方、スパッタ圧が高すぎると、膜密度が疎になり、酸素欠陥が容易に形成する信頼性が悪い悪となってしまう。
形成した膜は、各種エッチング法によりパターニングできる。
【実施例】
【００７１】
実施例１
［薄膜の作製及び評価］
Ｉｎの割合（原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．３６５、Ｓｎの割合（原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．１５、Ｚｎの割合（原子比〔Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．４８５であるＩＴＺＯからなるスパッタリングターゲットを用いて、ガラス基板（コーニング１７３７）上に、膜厚４５ｎｍのチャネル層（半導体層）に相当する膜を形成し、窒素中３００℃で１時間アニールし、薄膜を形成した。
【００７２】
スパッタ条件は、以下の通りである。
基板温度：室温
到達圧力：１×１０−４Ｐａ
雰囲気ガス：Ａｒ５０％及び酸素５０％
スパッタ圧力（全圧）：０．４Ｐａ
投入電力：ＲＦ１００Ｗ
【００７３】
得られた薄膜についてＩＣＰ法で分析した。その結果、Ｉｎの割合（原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．３６５、Ｓｎの割合（原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．１５、Ｚｎの割合（原子比〔Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．４８５であった。
また、得られた薄膜についてＴＥＭ電子線回折測定をした結果、ハローパターンが観測され、明確なピークは確認できなかったため、得られた薄膜は非晶質であると判断した。
【００７４】
［ＴＦＴの作製及び評価］
図１に示すボトムゲート構造を有する電界効果型トランジスタ１を作製した。
直径４インチの無アルカリガラス基板１０を用意し、スパッタリング法で厚さ５０ｎｍのＣｒを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極２０とした。次にこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）３０を得た。
【００７５】
次に、このゲート絶縁膜３０付ガラス基板１０をスパッタ装置に装着し、ＩＴＺＯを上記「薄膜の作製」と同条件で成膜し、４５ｎｍのチャネル層（半導体層）を成膜した。次に、フォトリソグラフィ法により半導体領域の形に加工し、チャネル層（半導体層）４０とした。
【００７６】
再びこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、２５０℃で厚さ２００ｎｍの層間絶縁膜（半導体層保護膜：ＳｉＯ２）５０を積層した。次に、この基板をドライエッチング装置にセットし、ゲート電極とソース・ドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、ＩＴＯを成膜後、再びフォトリソ法でパターニングしてソース電極６０、ドレイン電極６２とした。
【００７７】
引き続き、この基板をＰＥＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、２５０℃で厚さ２００ｎｍのパッシベーション膜（ＳｉＯ２）７０を成膜した。そして再度フォトリソグラフィー法により、ソース・ドレイン・ゲート電極用のコンタクトホール７２を形成した。最後にこの基板を窒素中、３５０℃、１時間の条件でアニールして、電界効果型トランジスタ１を得た。
【００７８】
比較例１
Ｉｎの割合（原子比〔Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕）が０．３３３、Ｇａの割合（原子比〔Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕）が０．３３３、Ｚｎの割合（原子比〔Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕）が０．３３３であるＩＧＺＯからなるスパッタリングターゲットを用い、下記条件でスパッタリングしてチャネル層を形成した他は、実施例１と同様にして電界効果型トランジスタを作製した。
［スパッタ条件］
基板温度；室温
到達圧力；１×１０−４Ｐａ
雰囲気ガス；Ａｒ９４％及び酸素６％
スパッタ圧力（全圧）；０．４Ｐａ
投入電力；ＲＦ１００Ｗ
【００７９】
得られた実施例１及び比較例１の電界効果型トランジスタについて、下記の評価を行った。
尚、図中のＩＴＺＯは、チャネル層がＩＴＺＯからなる実施例１の薄膜トランジスタの結果を示し、図中のＩＧＺＯは、チャネル層がＩＧＺＯからなる比較例１の薄膜トランジスタの結果を示すものである。
【００８０】
（１）電界効果移動度（μ）、オフ電流、Ｓ値、閾値電圧（Ｖｔｈ）
図２に示した伝達特性を評価し、電界効果移動度（μ）、オフ電流、Ｓ値、閾値電圧（Ｖｔｈ）を求めた。具体的には、半導体パラメーターアナライザー（ケースレー４２００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で４インチガラスの中央部のＴＦＴを測定した。
Ｖｄは０．１Ｖ，１０，２０Ｖの３点を計測した。電界効果移動度はＶｄ＝２０Ｖの伝達特性から求めた、飽和領域の最大移動度を記載している。尚、オフ電流は、ゲート−ソース電圧（Ｖｇｓ）を−１０Ｖとして測定した。尚、チャンネル幅、チャンネル長をそれぞれ５０μｍ、２０μｍ、ゲート電圧を−１５Ｖ〜２０Ｖまで変化させた際のドレイン電流を観測した。
【００８１】
（２）伝達特性の温度依存性
図３（ａ）及び（ｂ）に伝達特性の温度依存性を示し、図３（ｃ）及び（ｄ）にＩｄ−１／Ｔプロットの様子を示す。
「Chen  et  al．IEEE  Transact．Elec．Dev．56(2009)1177」及び「Jeong  et  al．Jpn．J．Appl．Phys．49(2010)03CB02」を参考にすると、図３（ｃ）及び（ｄ）より、Ｖｇ−１．０〜０．４Ｖの範囲でＭｅｙｅｒ−Ｎｅｌｄｅｌ則が成立しており、ＥＭＮ、Ｉｄｓ００の値を実験値より求めることができる。温度は温調機能付きチャックを用い２９８Ｋ〜３４３Ｋまで変化させた。
【００８２】
（３）閾値電圧のシフト（ストレス試験）
空気中、５０℃でゲート電極に＋２０Ｖの電圧を１００００秒加えるストレス条件でストレス試験を実施した。ストレスをかける前後のＶｔｈを比較し、閾値電圧のシフト量（ΔＶｔｈ）を測定した。
【００８３】
（４）活性化エネルギーのＶｇ依存性
図３及び計算から求めた活性化エネルギーのＶｇ依存性を図４に示す。
実験値と計算値を合わせこむことによりＶＦＢ、ＥＭＮ、ＥａＦＢのパラメータを取得することができた。
【００８４】
（５）ＶＦで規格化した伝達特性、移動度特性及び活性化エネルギーの依存性
ＶＦで規格化した伝達特性、移動度特性及び活性化エネルギーの依存性を、図５、６及び７にそれぞれ示す。
尚、図５において、ＶＦＢはフラットバンドボルテージを意味し、バンドの曲りを解消するために要するゲートボルテージである。ＶＦＢは参考文献（「Chen  et  al．IEEE  Transact．Elec．Dev．56(2009)1177」及び「Jeong  et  al．Jpn．J．Appl．Phys．49(2010)03CB02」）のように温度依存性から求めることができる。
図５から、ＶＦ＝０．２５Ｖまでのドレイン電流値は両者で変わりないが、ここを境としてＩＴＺＯが大きな電流値を有することが分かる。
【００８５】
（６）ＤＯＳ分布
図３より文献を参照して導出することができる。図８にＤＯＳ分布を示す。
尚、ＤＯＳは「ｄｅｎｓｉｔｙ  ｏｆ  ｓｔａｔｅｓ」の略称であり、状態密度を意味する。つまり、各エネルギー当たりにどれだけの準位数があるかを意味する。図８はバンドギャップ中に存在する準位数を表しており、これらは離散的な準位であり、伝導経路を形成することはできずに伝導電子の散乱・トラップ要因として働くことが知られている。
【００８６】
（７）伝導端付近のポテンシャルゆらぎ及びバンドギャップ内のＤＯＳイメージ
図９（ａ）及び（ｂ）は、それぞれ伝導端付近のポテンシャルゆらぎであり、図９（ｃ）は、バンドギャップ内のＤＯＳイメージである。
図９において、ＥＦＦＢは、フラットバンド条件を満足する場合のフェルミ順位のエネルギー値であり、伝導帯下端からの差として定義される。詳細は参考文献（「Chen  et  al．IEEE  Transact．Elec．Dev．56(2009)1177」及び「Jeong  et  al．Jpn．J．Appl．Phys．49(2010)03CB02」）にある。
【００８７】
実施例１の薄膜トランジスタは、図６から明らかなように、閾値電圧との差が５Ｖ以下での電圧を印加した場合の、ソース電極及びドレイン電極間の線形電界移動度が２０ｃｍ２／Ｖｓ以上である。
同様に、実施例１の薄膜トランジスタは、図８のｘ軸Ｅ−Ｅｃ＝−０．５５〜−０．６５でのＩＴＺＯのＤＯＳ（状態密度）が１０１５ｃｍ−３ｅＶ−１以下となっており、酸化物半導体膜の状態密度が、コンダクションバンドエッジとフラットバンドボルテージのエネルギー範囲に１０１５ｃｍ−３ｅＶ−１以下の領域を有する薄膜トランジスタである。ここで、ＩＴＺＯのように複数プロットが連続して、１０１５ｃｍ−３ｅＶ−１以下の領域を有することが望ましい。一方、ＩＧＺＯでは１０１５ｃｍ−３ｅＶ−１以上のＤＯＳ領域のみとなっている。
【符号の説明】
【００８８】
１  電界効果型トランジスタ
１０  ガラス基板
２０  ゲート電極
３０  ゲート絶縁膜
４０  酸化物半導体膜
５０  層間絶縁膜
６０  ソース電極
６２  ドレイン電極
７０  パッシベーション膜
７２  コンタクトホール
【図１】
2014229666.tif 000003
【図２】
2014229666.tif 000004
【図３】
2014229666.tif 000005
【図４】
2014229666.tif 000006
【図５】
2014229666.tif 000007
【図６】
2014229666.tif 000008
【図７】
2014229666.tif 000009
【図８】
2014229666.tif 000010
【図９】
2014229666.tif 000011