(57)【要約】      （修正有）【課題】通信距離への影響を抑えつつ多機能化、あるいは容易な機能付加を実現した情報処理装置を提供する。また、前記情報処理装置における静電気放電への耐性を向上する。【解決手段】無線通信により、第１の端末機と第１の信号の授受を行うアンテナと、前記第１の信号に基づき処理を実行する集積回路と、第２の端末機と第２の信号の授受を行う、表面に導電部を露出した端子部とを有する情報処理装置であって、前記端子部が有する端子の少なくとも一において、前記端子と高電位の電源端子、及び前記端子と低電位の電源端子との間に保護回路を設ける。【選択図】図８
2014096170.tif 000002
【特許請求の範囲】
【請求項１】
無線通信により、第１の端末機と第１の信号の授受を行うアンテナと、
前記第１の信号に基づき処理を実行する集積回路と、
第２の端末機と第２の信号の授受を行う端子と、
前記情報処理装置を支持する基材と、を有するＩＣカードであって、
前記基材は、凹形状のガイドを有し、
前記第２の端末機は、凸形状のガイドを有し、
前記基材に前記第２の端末機をスライドして咬合させて、前記基材に前記第２の端末機を支持固定させ、前記情報処理装置の前記端子と前記第２の端末機の端子とを接続することを特徴とするＩＣカード。
【請求項２】
請求項１において、
前記第１の信号は、搬送波と、前記搬送波の振幅又は周波数を情報に応じて変調して生成された変調波とを有し、
前記第２の信号は、デジタル信号を有することを特徴とするＩＣカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、無線通信によって端末機とのデータの送受信を行う情報処理装置、及び情
報処理装置を用いた通信システムに関する。
【背景技術】
【０００２】
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも、情報ネット
ワークにアクセス出来る環境整備が行われている。このような環境の中、個々の対象物に
ＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役
立てるといった個体認識技術が注目されている。その中でも、無線通信によりデータの送
受信が可能な非接触情報処理装置が利用され始めている。
【０００３】
無線通信によりデータの送受信、記録、消去等が行える非接触情報処理装置として、Ｒ
ＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用
した個体識別技術が注目を集めている。ＲＦＩＤタグは、ＲＦタグ、無線タグ、電子タグ
、無線チップとも呼ばれる。また、タグ内部に、認証又はその他の処理を実行するための
集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＩＣ）が設けられていることから、
ＩＣタグ、ＩＣチップ、ＩＣカードとも呼ばれる。非接触情報処理装置とデータの送受信
には、読み取り／書き込み端末機（以下、リーダ／ライタ）を用いて行う。非接触情報処
理装置を内蔵したＩＣカードを用いた個体識別技術は、個々の対象物の生産、管理等に役
立てられ始めており、個人認証への応用も期待されている。
【０００４】
非接触情報処理装置におけるデータの送受信は、前述のように無線による通信を行うも
のの他、カード表面に端子が設けられ、リーダ／ライタ側の端子と接触することによって
通信を行うものも知られている。また、１個のＩＣカードに、アンテナと端子を両方設け
、接触式と非接触式の両機能を有するものが知られている（例えば特許文献１参照）。
【０００５】
さらに、ＩＣカードにおいては、単なる個別認証のみならず、高度な処理機能を付加し
、様々な処理を内部で実行させることも可能である。このような演算回路（ＣＰＵ等）を
内部に実装したＩＣカードも知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２１６４９０号公報
【特許文献２】特許第２７５１０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
接触式の端子を有する情報処理装置の場合、表面に大面積の導電部が露出していること
から、静電気放電（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：ＥＳＤ）による
内部回路の静電破壊（以下、ＥＳＤによる静電破壊を単にＥＳＤと表記する場合もある）
が問題となりやすい。
【０００８】
また、内部にＣＰＵを設けることによって多機能化を実現した非接触情報処理装置にお
いては、付与する機能ごとにＣＰＵ部分を専用設計する必要がある。また、機能が増える
に伴って、内部の回路規模が拡大することから、消費電力の増大が問題となりやすい。特
に、非接触で無線通信を行う、非接触情報処理装置のうち、パッシブ型と呼ばれるような
、送受信に用いられる交流信号を元に駆動電力を内部生成するタイプのものにおいては、
内部回路の消費電力が大きいことが、通信距離に大きく影響する。
【０００９】
以上の課題を鑑み、通信距離への影響を抑えつつ多機能化、あるいは容易な機能付加を
実現した情報処理装置を提供することを目的の一とする。また、前記情報処理装置におけ
る静電気放電への耐性向上を目的の一とする。
【課題を解決するための手段】
【００１０】
本発明の情報処理装置は、無線通信により、第１の端末機と第１の信号の授受を行うア
ンテナと、前記第１の信号に基づき処理を実行する集積回路と、第２の端末機と第２の信
号の授受を行う、表面に導電部を露出した端子部とを有し、前記第１の信号は、搬送波と
、前記搬送波の振幅、又は周波数を情報に応じ変調して生成された変調波を有し、前記第
２の信号は、デジタル信号を有し、前記端子部が有する端子の少なくとも一において、前
記端子と高電位の電源端子、及び前記端子と低電位の電源端子との間に保護回路を設けた
ことを特徴としている。
【００１１】
また、前記集積回路は、絶縁表面上に形成された薄膜トランジスタを有し、前記保護回
路は、前記絶縁表面上に形成されたＰＮダイオード、ＰＩＮダイオード、ショットキーバ
リアダイオード、ゲート・ドレイン間を短絡しダイオード接続した薄膜トランジスタから
選ばれた少なくとも一のダイオードを、前記端子と前記高電位の電源端子、及び前記端子
と前記低電位の電源端子との間に、それぞれ通常状態において逆バイアスとなるように設
けられた構造を有し、前記薄膜トランジスタと、前記保護回路が有するダイオードは、同
一工程によって形成された半導体膜を有していても良い。
【００１２】
また、前記ＰＮダイオード、又は前記ＰＩＮダイオードが有する、Ｐ型又はＮ型の不純
物領域は、前記薄膜トランジスタが有する不純物領域と同一工程にて形成され、前記Ｐ型
又はＮ型の不純物領域は、前記半導体膜に形成されていても良い。また、Ｐ型、Ｎ型の不
純物領域は、互いに同一平面上に形成されていても良い。
【００１３】
前記情報処理装置と、前記情報処理装置を支持する基材とを有し、前記基材は、前記第
２の端末機を前記端子部において接続した際、前記第２の端末機を支持固定する構造体を
有するＩＣカードを提供する。
【００１４】
前記情報処理装置、もしくは前記ＩＣカードと、前記第１及び第２の端末機とを用いた
通信システムを提供する。
【発明の効果】
【００１５】
上述した手段により、必要な機能を外部の集積回路によって付与し、情報処理装置に設
けられた端子部を介して接続することによって、容易な機能付加、入れ替えを実現した情
報処理装置を提供することができる。端子部には、情報処理装置内部に保護回路を設ける
ことによって、ＥＳＤに対し充分な耐性を付与することができる。また、機能ごとに異な
る集積回路を用意して情報処理装置と接続できるため、あらかじめ情報処理装置内部に大
規模な集積化路を設ける必要が無く、消費電力を低く抑え、通信距離の向上に貢献するこ
とができる。
【図面の簡単な説明】
【００１６】
【図１】情報処理装置の一実施形態を示す図。
【図２】情報処理装置と外部デバイスの接続形態を示す図。
【図３】情報処理装置における端子部の構成例を示す図。
【図４】情報処理装置の作製工程を示す図。
【図５】情報処理装置の作製工程を示す図。
【図６】情報処理装置の作製工程を示す図。
【図７】情報処理装置の作製工程を示す図。
【図８】情報処理装置と外部デバイスの接続形態を示す図。
【発明を実施するための形態】
【００１７】
本発明の実施形態について、以下に図面を用いて詳細に説明する。なお、以下に説明す
る実施形態の構成について、同一部分、又は同様な機能を有する部分には、異なる図面に
おいて同一の符号を共通して用い、繰り返しの説明を省略する場合がある。
【００１８】
（実施の形態１）
本実施形態における情報処理装置の構成について説明する。
【００１９】
図１（Ａ）は、本実施形態における情報処理装置と、リーダ／ライタとの無線通信の構
成を示したものである。リーダ／ライタ１００は、無線通信によって、搬送波や変調波の
授受を行うためのアンテナ１０２と、前記変調波から取り出された情報に基づき各処理を
行う機能回路１０１等を有する。情報処理装置１１０は、アンテナ１１１と、各機能回路
が含まれる集積回路１１２とを有する。集積回路１１２は、電力の生成や信号の復調、変
調等を行うアナログ回路１１３と、主に論理機能を付与するロジック回路１１４とを有す
る。ロジック回路１１４は、後述するが、端子部１１５を有している。
【００２０】
搬送波とは、キャリアとも呼ばれる交流波の信号である。無線通信においては、この搬
送波の周波数又は振幅を、情報を表す信号に応じて変化（変調という）させて変調波を生
成し、この変調波の送受信によって、信号の授受が行われる。変調によって、搬送波の振
幅を大小に変化させて信号を表す変調方式を振幅変調と呼び、搬送波の周波数を高低に変
化させて信号を表す変調方式を周波数変調と呼ぶ。
【００２１】
図１（Ｂ）は、アナログ回路１１３及びその周辺の構成を示したものである。アンテナ
１１１において搬送波又は変調波が受信されると、電源回路１２３に入力されて、交流信
号から電力を生成して出力する（１２８）。パッシブ型と呼ばれる情報処理装置において
は、ここで生成される電力が、情報処理装置内の集積回路の駆動電力となる。電源回路１
２３においては、整流回路１２４によって、交流信号から直流電力を生成し、定電圧回路
１２５によって、出力電位がほぼ一定に保たれる。定電圧回路１２５は、アンテナ１１１
の通信状態によって変化する受信信号の強度に依らず、ほぼ一定の電位を出力することで
、内部の回路動作を安定化するために設けられる。また、帯域フィルタ１２２は、アンテ
ナ１１１において受信される搬送波又は変調波に混入したノイズを除去するために設けら
れる。
【００２２】
一方、変調波は、リーダ／ライタ１００からの信号を含んでいるものであり、復調回路
１２６において、信号の抽出が行われる。抽出された信号はデジタル信号として、ロジッ
ク回路１１４に渡され（１２９）、必要な処理を実行する。また、ロジック回路１１４に
よって応答信号が生成されると、該応答信号は、変調回路１２７に渡され（１３０）、こ
のときにアンテナ１１１において受信されている搬送波を、信号に応じて変調することで
応答する。
【００２３】
図１（Ｃ）は、ロジック回路１１４及びその周辺の構成を示したものである。情報処理
装置に固有の情報や認証に必要な情報等が格納されるメモリ１３１、メモリへの情報のリ
ード／ライト動作を含むアクセスを管理するメモリコントローラ１３２、復調された信号
を受け取り（１２９）、必要な処理を実行した後に変調回路に応答信号を出力（１３０）
するための論理回路１３３、及びインターフェイス１３４を有している。これらの回路は
、電源回路１２３によって生成された電力を電源として駆動される。
【００２４】
本実施形態の情報処理装置は、インターフェイス１３４、及び端子部１１５を有するこ
とを特徴の一としている。端子部１１５は、導電性を有する端子を情報処理装置の表面に
有しており、外部デバイスと直接接続されることによって信号の授受を行うものである。
この場合、授受される信号は、前述の無線通信の場合と異なり、復調、変調等の変換を行
うことなく、矩形波で表されるデジタル信号の形式や、その時その時の電位によって表さ
れるアナログ信号形式にて、端子を介して直接入出力される。メモリ１３１に格納されて
いる情報や、論理回路１３３から出力される信号は、インターフェイス１３４を通じて端
子部１１５に取り出され、外部デバイスへと渡される（１４０）。逆に、接続された外部
デバイスから、インターフェイス１３４を介して、情報処理装置内に信号を入力（１５０
）することも可能である。
【００２５】
インターフェイス１３４は、論理回路１３３が出力する信号を、端子部を介して接続さ
れる外部デバイスがそれぞれで扱うことができるように、外部デバイスに合わせて変換す
る機能や、異なる外部デバイスから入力される信号の形式を、論理回路１３３が扱うこと
のできる形式に変換する機能を有する。
【００２６】
端子部１１５の詳細を、図３（Ａ）に示す。インターフェイス１３４から信号線が引き
出され、外部デバイスとの接触箇所として端子３０１が設けられている。端子３０１の本
数は、接続が想定される外部デバイスによって異なるため、特にここでは限定しない。端
子３０１においては、導電体が表面に露出した構成となっているため、ＥＳＤが生じやす
い。従って、端子３０１には、保護回路３００を設けることが好ましい。
【００２７】
図３（Ｂ）は、端子３０１に設けられる保護回路３００の構成例を示したものである。
保護回路に求められる機能としては、第一に、ＥＳＤにより端子部に帯電した電荷が、内
部の素子に侵入するのを緩和し、第二に、侵入した電荷が滞留することにより、他のノー
ドと電位差が生じて素子破壊に繋がるのを防ぐべく、速やかに他のノード（主に電源ノー
ド）に電荷を逃がす、第三に、端子がいかなる外部デバイスにも接続されていない場合に
、それぞれの端子を可能な限り同電位にするように保つ、等が挙げられる。
【００２８】
信号線１及び信号線２から、それぞれ端子３１１、３１２に繋がる経路に直列に挿入さ
れた抵抗３１９、３２０は、主に第一の機能を目的とするものである。
【００２９】
信号線１及び信号線２と、ＶＤＤ端子との間に挿入されたダイオード３１３、３１５と
、信号線１及び信号線２と、ＶＳＳ端子との間に挿入されたダイオード３１４、３１６は
、主に第二の機能を目的とするものである。ダイオード３１３〜３１６は、信号線１及び
信号線２に通常入力又は出力される信号を阻害しないよう、通常状態においては、信号線
１及び信号線２の電位と、ＶＤＤ端子又はＶＳＳ端子との間の電位に対して逆バイアス状
態となるように設けられるのが好ましい。図３（Ｂ）に示す構成例の場合、信号線１及び
信号線２に通常入力又は出力される信号は、（ＶＤＤ−ＶＳＳ）以下の振幅で用いられる
。このとき、信号がどの状態にあっても、ダイオード３１３〜３１６は逆バイアス状態と
なる。一方、ＥＳＤに基づく帯電によって信号線１又は信号線２の電位が異常な高電位（
ＶＤＤよりも高い）となると、ダイオード３１３、３１５がそれぞれ順バイアスとなるこ
とで、正の電荷をＶＤＤ端子側に速やかに逃がす。又は信号線１又は信号線２の電位が異
常な低電位（ＶＳＳよりも低い）となると、ダイオード３１４、３１６がそれぞれ順バイ
アスとなることで、負の電荷をＶＳＳ端子側に速やかに逃がす。以上の動作により、信号
線１及び信号線２の電位が異常値となり、内部の素子を破壊することを防ぐことができる
。
【００３０】
なお、ダイオード３１３〜３１６の形式、構成等については特に限定しないが、製造プ
ロセス、デバイスを使用する電源電圧の範囲等を考慮して決めれば良い。例えば、ＰＮダ
イオード、ＰＩＮダイオード、ショットキーバリアダイオード、ゲート・ドレイン間を短
絡しダイオード接続したトランジスタ等を用いることができる。接合を形成する場合には
、Ｐ型半導体とＮ型半導体、あるいは半導体と金属の薄膜積層による上下方向の接合の他
、半導体膜にＰ型を付与する領域とＮ型を付与する領域とを水平方向に並べて、あるいは
接して形成することにより、横方向のＰＮ接合、ＰＩＮ接合を形成しても良い。
【００３１】
これらのダイオードは、例えば能動素子に薄膜トランジスタ（ＴＦＴ）を用いてデバイ
スを作製する場合に、ＴＦＴの作製工程を利用して同時に作製することができるものを採
用することが好ましい。特に、横方向に接合を形成するＰＩＮダイオード等は、ＴＦＴの
作製工程との整合性が高く、好適である。
【００３２】
信号線１及び信号線２と、ＶＤＤ端子との間に挿入された抵抗３１７、３１８は、主に
第三の機能を目的とするものである。端子がいかなる外部デバイスにも接続されていない
場合、端子３１１、３１２はそれぞれ浮遊状態となり、電位不定となる。このようなノー
ドは、ＥＳＤを始めとする外乱によって容易に電位が変動するため、他の端子（主に固定
電位となる電源端子等が選ばれる）と抵抗を介して接続することで、電位差が生じないよ
うにするのが好ましい。図３（Ｂ）では、信号線１及び信号線２を、抵抗３１７、３１８
を介してＶＳＳ端子側に接続することでプルダウンしている。内部の回路構成等によって
は、ＶＤＤ端子側に接続することでプルアップしても良い。
【００３３】
なお、抵抗３１９〜３２０は、信号の入出力経路に直列に挿入される抵抗であるため、
抵抗値としては、本来の信号の入出力を阻害しない程度が好ましく、約数ｋΩ〜数１００
ｋΩ程度が好ましい。抵抗３１７、３１８は、前述のとおりプルダウン抵抗、又はプルア
ップ抵抗として用いられるが、物理的には信号線と他の端子を短絡させるものであるため
、リーク電流が動作に影響しない程度に高抵抗とするのが好ましい。数値としては数ＭΩ
〜数十ＭΩ程度が好ましい。ただし両者の抵抗値については、前述の機能を満足するもの
であればこれらの数値範囲に限定されるものではない。
【００３４】
また、図３（Ｂ）では特に図示していないが、電源端子であるＶＤＤ端子、ＶＳＳ端子
が、端子３１１、３１２と同じように外部に取り出される場合には、ＶＤＤ端子とＶＳＳ
端子との間にダイオードを挿入しても良い。例えば、ＶＤＤ端子とＶＳＳ端子との間に逆
バイアスとなるようにダイオードを挿入して、ＶＳＳ端子側が正に帯電した場合、又はＶ
ＤＤ端子が負に帯電した場合に電流経路となるようにすると良い。ＶＤＤ端子とＶＳＳ端
子との間に順バイアスとなるように挿入しても良いが、通常動作時にＶＤＤ端子とＶＳＳ
端子との間には、駆動電源電圧に相当する順バイアスが印加されるので、その状態でダイ
オードに電流が流れないよう、ダイオードを複数段直列接続として挿入すると良い。
【００３５】
（実施の形態２）
図２は、本実施形態の情報処理装置と、外部デバイスとの接続の態様を示したものであ
る。情報処理装置１１０に設けられた端子部１１５を介して、外部デバイスＡ２０１、外
部デバイスＢ２０２、又は外部デバイスＣ２０３と接続することにより、各外部デバイス
が有する機能を情報処理装置１１０に付加することができる。
【００３６】
例えば、外部デバイスＡ２０１〜外部デバイスＣ２０３が有する機能はそれぞれ異なっ
ており、その使用環境も異なる場合に、前述の外部デバイス群によってもたらされる複数
の機能を集積回路１１２にあらかじめ実装すると、当然回路規模は増大する。すなわち素
子数が増大するため、消費電力の増大は避けられない。使用する機能に応じて、一部の回
路にのみ選択的に電力を供給し、使用されない回路へは電力が定常的には供給されないよ
うにする等の対策を行うことである程度の低消費電力化は可能であるが、機能付加のため
にさらに回路を追加する必要がある。
【００３７】
本実施形態によれば、それぞれ異なる機能を有する外部デバイス群を、物理的に接続・
切り離しをすることができるため、総合的には多機能化を実現しつつ、各々の機能を使用
する場面においては消費電力を低く抑えることができる。
【００３８】
また、情報処理装置１１０が、外部デバイスＡ２０１〜外部デバイスＣ２０３のそれぞ
れとのやりとりに係る形式２０４は、あらかじめある程度規格化しておくことで、外部デ
バイスの開発自由度を向上することもできる。図１の説明において前述したインターフェ
イス１３４がこの形式を司る機能を有していても良い。
【００３９】
一方、情報処理装置１１０は、端子部１１５を介した外部デバイスとの接続の他、アン
テナ１１１を介したリーダ／ライタとの無線通信を行うことができる。情報処理装置１１
０のインターフェイス１３４を、一般的な機器に用いられる規格（例えば、機器接続の規
格やデータ通信の規格）に合わせて作りこむことで、外部デバイスＡ２０１〜外部デバイ
スＣ２０３に無線通信用のインターフェイスを付加するための、インターフェイス変換機
器として用いることも可能である。
【００４０】
集積回路１１２の規模としては、様々な態様が挙げられる。例えば、消費電力が許す範
囲である程度の機能を実装してしまっても良いし、ごく限定された機能、例えば特定機器
との間での認証機能のみ、を実装し、その他の機能を外部デバイスとの接続によって付与
しても良い。このように、ＩＣカード側にあらかじめ設ける機能によって、集積回路１１
２の規模は大きく増減するが、最低限、アンテナ１１１を介して授受される信号の処理と
、端子部１１５を介して授受される信号の処理を行うだけの機能を有している限り、他の
付加機能についてはここでは限定しない。
【００４１】
また、外部デバイスＡ２０１〜外部デバイスＣ２０３は、情報処理装置１１０に接続、
搭載することで、情報処理装置１１０が内部で生成する電力を元に駆動されるものであっ
ても良いし、外部デバイスＡ２０１〜外部デバイスＣ２０３自体が電源を有していても良
い。後者の場合、外部デバイスが有する電源から、電力を情報処理装置内部の集積回路１
１２に供給して駆動するようにしても良い。
【００４２】
（実施の形態３）
図８に示す情報処理装置は、アンテナ８０３と集積回路８０２、及び端子８０４を有す
る情報処理装置を、それぞれを支持するための基材８０１に内蔵することによって、カー
ド形状をもたらしている。このような形態を有する情報処理装置は、例えばＩＣカード等
と呼ばれる。基材８０１は、例えば樹脂材料等で形成し、集積回路８０２、アンテナ８０
３を内部に埋め込む形で支持する。同時に、外部デバイス８１０、８２０、８３０を接続
した際に、接続が外れないように支持固定するために、８０５で示すような支持固定用の
構造を有していても良い。図８の場合、基材８０１（ＩＣカード）側に凹形状のガイド８
０５を有し、外部デバイス８１０側には、凸形状のガイド８１３が形成されており、スラ
イドして咬合させ、端子８０４と端子８１２を接続する。各々の外部デバイスは、異なる
機能を有する集積回路８１１、８２１、８３１をそれぞれ有し、基材８０１（ＩＣカード
）に接続することで機能付加を実現する。
【００４３】
逆に、ＩＣカードを支持固定するための構造、爪やブラケット等を、外部デバイス側に
設けても良い。特に、実施の形態２で述べたように、回路規模の大きい外部デバイスに、
無線通信用のインターフェイス機能を付加するためのインターフェイス変換機器としてＩ
Ｃカードを用いる場合には、外部デバイス自身を本体とし、ＩＣカードを挿入するような
使用形態が考えられる。
【００４４】
また、本実施の形態においては、支持固定用の構造をそれぞれＩＣカードや外部デバイ
スを構成する基材によって形成している例を挙げているが、特にこれに限定するものでは
なく、別部品によって支持部品を作製し、実装しても良い。
【００４５】
（実施の形態４）
本実施の形態では、上記実施の形態で示した情報処理装置を得るための一作製方法を、
図４〜図６を用いて説明する。
【００４６】
まず、基板１２０１の一表面に剥離層１２０２を形成し、続けて下地となる絶縁膜１２
０３および半導体膜１２０４（例えば非晶質珪素を含む膜）を形成する（図４（Ａ）参照
）。剥離層１２０２、絶縁膜１２０３および半導体膜１２０４は、連続して形成すること
ができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐこと
ができる。
【００４７】
基板１２０１は、ガラス基板、石英基板、金属基板、ステンレス基板、本工程の処理温
度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば
、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩
形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円
形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、回路部を大
きく形成した場合であっても、シリコン基板を用いる場合と比較して低コスト化を実現す
ることができる。
【００４８】
なお、本工程では、剥離層１２０２を基板１２０１の全面に設けているが、必要に応じ
て、基板１２０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層１２
０２を選択的に設けてもよい。また、基板１２０１に接するように剥離層１２０２を形成
しているが、必要に応じて、基板１２０１に接するように酸化珪素膜、酸化窒化珪素膜、
窒化珪素膜、窒化酸化珪素膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１２
０２を形成してもよい。
【００４９】
ここで、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり
、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。
例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％
以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１
０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化珪素とは、酸素
が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子
％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれる物質とす
ることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈ
ｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前
方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用い
て測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を
超えない値をとる。
【００５０】
剥離層１２０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。
金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル
（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ
）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オス
ミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素、前記元素を主成分とする合金
材料、前記元素を主成分とする化合物材料からなる膜を単層構造又は積層構造で形成する
。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形
成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成し
た後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化または
Ｎ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物
または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸
化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化
窒化物を設けることができる。
【００５１】
絶縁膜１２０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素
の窒化物を含む膜を、単層構造又は積層構造で形成する。下地となる絶縁膜が２層構造の
場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形
成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を
形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化
珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層
目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成
するとよい。下地となる絶縁膜１２０３は、基板１２０１からの不純物の侵入を防止する
ブロッキング膜として機能する。
【００５２】
半導体膜１２０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５ｎ
ｍ以上２００ｎｍ以下程度、好ましくは５０ｎｍ以上７０ｎｍ以下程度、具体的には６６
ｎｍの厚さで形成する。半導体膜１２０４としては、例えば、非晶質珪素膜を形成すれば
よい。
【００５３】
次に、半導体膜１２０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照
射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素
を用いる熱結晶化法とを組み合わせた方法等により半導体膜１２０４の結晶化を行っても
よい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１２０
４ａ〜１２０４ｃを形成し、これらを覆うようにゲート絶縁膜１２０５を形成する（図４
（Ｂ）参照）。
【００５４】
半導体膜１２０４ａ〜１２０４ｃの作製工程の一例を以下に簡単に説明する。まず、プ
ラズマＣＶＤ法を用いて、非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、
結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後
、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃
、４時間）を行って結晶質半導体膜を形成する。その後、結晶化の程度に基づき、必要に
応じて、レーザー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよ
って半導体膜１２０４ａ〜１２０４ｃを形成する。なお、結晶化を助長する金属元素を用
いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよ
い。
【００５５】
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレ
ーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜１２０４ａ〜１
２０４ｃを形成することができる。このような結晶化の場合、そのレーザー光の走査方向
に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成
されたときにキャリアが移動する方向）に合わせてトランジスタを配置するとよい。
【００５６】
次に、半導体膜１２０４ａ〜１２０４ｃを覆うゲート絶縁膜１２０５を形成する。ゲー
ト絶縁膜１２０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を
含む膜を、単層構造又は積層構造で形成する。具体的には、酸化珪素膜、酸化窒化珪素膜
、窒化酸化珪素膜を、単層構造又は積層構造で形成する。
【００５７】
また、ゲート絶縁膜１２０５は、半導体膜１２０４ａ〜１２０４ｃに対しプラズマ処理
を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘ
ｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガス
を導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波を用いて
行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで
生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカ
ルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００５８】
このような高密度プラズマを用いた処理により、１ｎｍ以上２０ｎｍ以下程度、代表的
には５ｎｍ以上１０ｎｍ以下程度の絶縁膜が半導体膜に形成される。この場合の反応は、
固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることが
できる。このような、プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコ
ン）を直接酸化（又は窒化）するため、形成される絶縁膜の膜厚のばらつきをきわめて小
さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が進行するというこ
とがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で
半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせるこ
となく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００５９】
ゲート絶縁膜１２０５は、プラズマ処理によって形成される絶縁膜のみを用いても良い
し、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン
、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマ処
理により形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタ
は、特性のばらつきを小さくすることができ、好ましい。
【００６０】
また、半導体膜に対し、連続発振レーザー光又は１０ＭＨｚ以上の周波数で発振するレ
ーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜１２０４ａ〜１
２０４ｃを形成する場合は、上記プラズマ処理を行ったゲート絶縁膜を組み合わせること
で、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を
得ることができる。また、後述するが、同じく半導体膜１２０４ａ〜１２０４ｃを用いて
、ＴＦＴと同時に、横方向のＰＩＮ接合を有するＰＩＮダイオードを得ることができる。
【００６１】
次に、ゲート絶縁膜１２０５上に、導電膜を形成する。ここでは、１００ｎｍ以上５０
０ｎｍ以下程度の厚さの導電膜を単層で形成する。用いる材料としては、タンタル（Ｔａ
）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）
、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素を含む材料、これ
らの元素を主成分とする合金材料、又はこれらの元素を主成分とする化合物材料を用いる
ことができる。リン等の不純物元素を添加した多結晶珪素に代表される半導体材料を用い
ても良い。導電膜を積層構造で形成する場合には、例えば、窒化タンタル膜とタングステ
ン膜の積層構造、窒化タングステン膜とタングステン膜の積層構造、窒化モリブデン膜と
モリブデン膜の積層構造を用いることができる。例えば、窒化タンタル３０ｎｍと、タン
グステン１５０ｎｍとの積層構造を用いることができる。タングステンや窒化タンタルは
、耐熱性が高いため、導電膜を形成した後に、熱活性化を目的とした加熱処理を行うこと
ができる。また、導電膜を３層以上の積層構造としても良く、例えば、モリブデン膜とア
ルミニウム膜とモリブデン膜の積層構造を採用することができる。
【００６２】
次に、上記の導電膜上に、フォトリソグラフィ法を用いてレジストからなるマスクを形
成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１２
０４ａ〜１２０４ｃの上方にゲート電極１２０７ａ〜１２０７ｃを形成する。
【００６３】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１
２０４ａ〜１２０４ｃに、イオンドープ法またはイオン注入法により、Ｎ型又はＰ型を付
与する不純物元素を低濃度に添加する。本実施の形態においては、半導体膜１２０４ａ、
半導体膜１２０４ｂに、Ｎ型を付与する不純物元素を低濃度に添加し、半導体膜１２０４
ａ、半導体膜１２０４ｃに、Ｐ型を付与する不純物元素を低濃度に添加する。Ｎ型を付与
する不純物元素は、１５族に属する元素を用いれば良く、リン（Ｐ）、砒素（Ａｓ）など
を用いることができる。また、Ｐ型を付与する不純物元素としては、１３族に属する元素
を用いれば良く、硼素（Ｂ）などを用いることができる。
【００６４】
なお、本実施の形態においては、Ｎ型ＴＦＴとＰ型ＴＦＴを併せて形成している。この
場合、後にＰ型ＴＦＴとなる半導体層を覆うマスクを形成してＮ型を付与する不純物元素
を添加し、後にＮ型ＴＦＴとなる半導体層を覆うマスクを形成してＰ型を付与する不純物
元素を添加することで、Ｎ型を付与する不純物元素とＰ型を付与する不純物元素を選択的
に添加することができる。
【００６５】
次に、ゲート絶縁膜１２０５とゲート電極１２０７ａ〜１２０７ｃを覆うように、絶縁
膜を形成する。これら絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の
酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単
層又は積層して形成する。絶縁膜を、垂直方向を主体とした異方性エッチングにより選択
的にエッチングして、ゲート電極１２０７ａ〜１２０７ｃのそれぞれの側面に接する絶縁
膜１２０８ａ〜１２０８ｃ（サイドウォールともよばれる）を形成する。絶縁膜１２０８
ａ〜１２０８ｃは、後にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成
する際の不純物元素を添加するためのマスクとして用いる。
【００６６】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１
２０７ａ〜１２０７ｃおよび絶縁膜１２０８ａ〜１２０８ｃをマスクとして用いて、半導
体膜１２０４ａ、半導体膜１２０４ｂにＮ型を付与する不純物元素を添加し、半導体膜１
２０４ａ、半導体膜１２０４ｃにＰ型を付与する不純物元素を添加する。これにより、チ
ャネル形成領域１２０６ａ、１２０６ｅ、１２０６ｉ、Ｎ型不純物領域１２０６ｃ、１２
０６ｆ、１２０６ｇ、Ｐ型不純物領域１２０６ｂ、１２０６ｊ、１２０６ｋが形成される
（図４（Ｃ）参照）。Ｎ型不純物領域１２０６ｆ、１２０６ｇはＮ型ＴＦＴのソース又は
ドレインとして機能し、Ｐ型不純物領域１２０６ｊ、１２０６ｋはＰ型ＴＦＴのソース又
はドレインとして機能する。また、Ｐ型不純物領域１２０６ｂ、Ｎ型不純物領域１２０６
ｃはそれぞれ、ＰＩＮダイオードのアノード、カソードとして機能する。また、絶縁膜１
２０８ａ〜１２０８ｃの下に形成された不純物領域１２０６ｄ、１２０６ｈ、１２０６ｍ
は、ＬＤＤ領域として機能する。不純物領域１２０６ｄ、１２０６ｈ、１２０６ｍが含む
不純物元素の濃度は、前述のＴＦＴのソース領域又はドレイン領域に含まれる不純物元素
の濃度よりも低い。
【００６７】
続いて、ゲート電極１２０７ａ〜１２０７ｃ、絶縁膜１２０８ａ〜１２０８ｃ等を覆う
ように、絶縁膜を単層構造又は積層構造で形成する。本実施の形態では、絶縁膜１２０９
、１２１０を２層構造とする場合を例示する。これら絶縁膜はＣＶＤ法により形成するこ
とができ、絶縁膜１２０９は窒化酸化珪素膜２００ｎｍ、絶縁膜１２１０は酸化窒化珪素
膜４００ｎｍとして形成することができる。これら絶縁膜の表面は、その膜厚にもよるが
、下層に設けられた層の表面形状に沿って形成される。すなわち、絶縁膜１２０９は膜厚
が薄いため、その表面はゲート電極１２０７の表面形状に大きく沿っている。膜厚が厚く
なるにつれ表面形状は平坦に近づくため、絶縁膜１２１０の表面形状は平坦に近い。しか
しながら、有機材料とは異なるため、平坦な表面形状とは異なっている。すなわち、表面
形状を平坦にしたいのであれば、例えば絶縁層１２１０にポリイミド、ポリアミド、ベン
ゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等を用いればよい。
またこれら絶縁膜の作製方法は、ＣＶＤ法以外に、スパッタ法、ＳＯＧ法、液滴吐出法、
スクリーン印刷法等を採用することができる。
【００６８】
そして、フォトリソグラフィ法を用いて絶縁膜１２０９、１２１０等をエッチングして
、不純物領域１２０６ｂ、１２０６ｃ、１２０６ｆ、１２０６ｇ、１２０６ｊ、１２０６
ｋに達するコンタクトホールを形成した後、薄膜トランジスタのソース電極又はドレイン
電極、あるいはＰＩＮダイオードのアノード電極又はカソード電極として機能する導電膜
１２３１ａ、及び接続配線として機能する導電膜１２３１ｂを形成する。導電膜１２３１
ａ、１２３１ｂは、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選
択的にエッチングすることで形成することができる（図５（Ａ）では、導電膜１２３１ｂ
におけるコンタクトホールは特に図示していない）。なお、導電膜を形成する前に、コン
タクトホールにおいて露出した半導体膜１２０４ａ〜１２０４ｃの表面にシリサイドを形
成して、抵抗を低くしてもよい。導電膜１２３１ａ、１２３１ｂは、低抵抗材料を用いて
形成すると信号遅延を生じることがなく、好ましい。低抵抗材料は耐熱性が低い場合も多
くあるため、低抵抗材料の上下には耐熱性の高い材料を設けるとよい。例えば、低抵抗材
料としてアルミニウムを３００ｎｍ形成し、アルミニウムの上下にチタンを１００ｎｍず
つ設ける構成がよい。また導電膜１２３１ｂは、接続配線として機能しているが、導電膜
１２３１ａと同じ積層構造で形成することで、接続配線の低抵抗化と耐熱性の向上を図る
ことができる。導電膜１２３１ａ、１２３１ｂは、その他の導電性材料、例えば、タング
ステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ
）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素
（Ｃ）、シリコン（Ｓｉ）から選択された元素を含む材料、これらの元素を主成分とする
合金材料、これらの元素を主成分とする化合物材料を用いて、単層構造又は積層構造で形
成することができる。アルミニウムを主成分とする合金材料とは、例えば、アルミニウム
を主成分としてニッケルを含む材料、又は、アルミニウムを主成分として、ニッケルと、
炭素又は珪素の一方あるいは両方を含む合金材料に相当する。また導電膜１２３１ａ、１
２３１ｂは、ＣＶＤ法やスパッタリング法等により形成することができる。
【００６９】
以上により、ＰＩＮダイオード１２３０ａ、Ｎ型薄膜トランジスタ１２３０ｂ、Ｐ型薄
膜トランジスタ１２３０ｃを含む素子基板が得られる（図５（Ａ）参照）。
【００７０】
なお、絶縁膜１２０９を形成する前、または絶縁膜１２０９を形成した後に、半導体膜
１２０４ａ〜１２０４ｃの結晶性の回復や半導体膜１２０４ａ〜１２０４ｃに添加された
不純物元素の活性化、半導体膜１２０４ａ〜１２０４ｃの水素化を目的とした加熱処理を
行うとよい。加熱処理には、熱アニール法、レーザーアニール法、ＲＴＡ法などを適用す
るとよい。
【００７１】
次に、導電膜１２３１ａ、１２３１ｂを覆うように、絶縁膜１２１２、１２１３を形成
する（図５（Ｂ）参照）。絶縁膜１２１２には１００ｎｍの膜厚を有する窒化珪素膜を用
い、絶縁膜１２１３には１５００ｎｍの膜厚を有するポリイミドを用いる場合を例示する
。絶縁膜１２１３の表面形状は平坦性が高いと好ましい。そのため、ポリイミドである有
機材料の特徴に加えて、厚膜化する構成、例えば７５０ｎｍ以上３０００ｎｍ以下の膜厚
（具体的には１５００ｎｍ）によっても、絶縁膜１２１３の平面形状の平坦性を高めてい
る。当該絶縁膜１２１２、１２１３に対しては、適宜開口部を形成する。本実施の形態で
は、接続配線１２３１ｂが露出する開口部１２１４ａ、１２１４ｂを形成する場合を例示
する。このような開口部１２１４ａ、１２１４ｂの形成において（詳しくは点線で囲まれ
た領域１２１５ａ、１２１５ｂにおいて）、絶縁膜１２１２の端部は、絶縁膜１２１３で
覆われている。上層の絶縁膜１２１３で下層の絶縁膜１２１２の端部を覆うことで、その
後開口部１２１４ａ、１２１４ｂに形成される配線の段切れを防止することができる。本
実施の形態では、絶縁膜１２１３が有機材料であるポリイミドを用いているため、開口部
１２１４ａ、１２１４ｂにおいて、絶縁膜１２１３はなだらかなテーパーを有することが
でき、効率的に段切れを防止することができる。このような段切れ防止効果を得ることの
できる絶縁膜１２１３の材料は、ポリイミド以外に、ポリアミド、ベンゾシクロブテン、
アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。また絶縁膜１２１２
には、窒化珪素膜の代わりに、酸化窒化珪素膜や窒化酸化珪素膜を用いてもよい。また絶
縁膜１２１２、１２１３の作製方法は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法ま
たはスクリーン印刷法等を用いることができる。
【００７２】
次に、絶縁膜１２１３上に導電膜１２１７ａ、１２１７ｂを形成し、当該導電膜１２１
７ａ、１２１７ｂ上に絶縁膜１２１８を形成する（図５（Ｃ）参照）。導電膜１２１７ａ
、１２１７ｂは、導電膜１２３１ａ、１２３１ｂと同じ材料で形成することができ、例え
ばチタン１００ｎｍ、アルミニウム２００ｎｍ、チタン１００ｎｍの積層構造を採用する
ことができる。導電膜１２１７ａ、１２１７ｂは、開口部１２１４ａ、１２１４ｂでそれ
ぞれ導電膜１２３１ａ、１２３１ｂと接続するため、チタン同士が接触することでコンタ
クト抵抗を抑えることができる。また導電膜１２１７ａ、１２１７ｂは、薄膜トランジス
タと、アンテナ（おって形成される）との間の信号に基づく電流が流れるため、配線抵抗
が低い方が好ましい。そのため、アルミニウム等の低抵抗材料を用いるとよい。また導電
膜１２１７は、その他の導電性材料、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、
モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（
Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択
された元素を含む材料、これらの元素を主成分とする合金材料、これらの元素を主成分と
する化合物材料を用いて、単層構造又は積層構造で形成することができる。アルミニウム
を主成分とする合金材料とは、例えば、アルミニウムを主成分としてニッケルを含む材料
、又は、アルミニウムを主成分として、ニッケルと、炭素又は珪素の一方あるいは両方を
含む合金材料に相当する。また導電膜１２１７ａ、１２１７ｂは、ＣＶＤ法やスパッタリ
ング法等により形成することができる。絶縁膜１２１８は、その表面形状に平坦性を要求
されるため、有機材料で形成するとよく、２０００ｎｍのポリイミドを用いる場合を例示
する。絶縁膜１２１８は、１５００ｎｍの膜厚で形成された絶縁膜１２１３の開口部１２
１４、及び開口部１２１４に形成された導電膜１２１７の表面の凹凸を平坦にする必要が
あり、絶縁膜１２１３の膜厚よりも厚い２０００ｎｍの膜厚で形成されている。そのため
、絶縁膜１２１８は絶縁膜１２１３の１．１倍〜２倍以上、好ましくは１．２〜１．５倍
の膜厚を有するとよく、絶縁膜１２１３が７５０ｎｍ以上３０００ｎｍ以下の膜厚を有す
るのであれば、９００ｎｍ以上４５００ｎｍ以下の膜厚とすると好ましい。絶縁膜１２１
８には、膜厚を考慮しつつ、さらに平坦性の高い材料を用いるとよい。平坦性の高い材料
として絶縁膜１２１８に用いられる材料は、ポリイミド以外に、ポリアミド、ベンゾシク
ロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等が挙げられる。絶縁膜１
２１８上にアンテナを形成する場合、このように絶縁膜１２１８の表面形状の平坦性を考
慮する必要がある。
【００７３】
また、絶縁膜１２１８は、回路部におけるアンテナの外側（図示せず）で、絶縁膜１２
１３の端部を覆うと好ましい。絶縁膜１２１３を覆う際、絶縁膜１２１８は、絶縁膜１２
１３の端部より外側に、絶縁膜１２１３の膜厚と絶縁膜１２１８の膜厚との合計より２倍
以上の長さでマージンをもって覆うとよい。本実施の形態では、絶縁膜１２１３は１５０
０ｎｍ、絶縁膜１２１８は２０００ｎｍで形成したため、絶縁膜１２１３の端から距離ｄ
＝７０００ｎｍだけ外側から、絶縁膜１２１８は絶縁膜１２１３の端部を覆う。このよう
な構成によって、プロセスのマージンを確保することができ、また水分や酸素の侵入を防
止することも期待できる。
【００７４】
次に、絶縁膜１２１８上にアンテナ１２２０を形成する（図６参照）。そして、アンテ
ナ１２２０と導電膜１２１７ｂとを開口部を介して電気的に接続させる（開口部は図示せ
ず）。開口部はアンテナ１２２０の下方に設け、集積化を図ると良いが、絶縁層１２１３
は、前述のとおり平坦化のためにある程度の膜厚をもって形成されているため、開口部１
２１４ｂの直上に開口部を設けようとすると、絶縁層の膜厚が厚い箇所にコンタクトホー
ルを形成することになり、開口不良を生じやすい。従って、アンテナ１２２０と導電膜１
２１７ｂとの接続用の開口部は、開口部１２１４ｂと異なる場所が好ましい。なおアンテ
ナ１２２０は、導電膜１２３１ａに直接接続させてもよいが、本実施の形態のように導電
膜１２１７ｂを設けることにより、アンテナ１２２０との接続のための開口部の形成にマ
ージンを持たせることができ、高集積化を図ることができ好ましい。そのため、導電膜１
２１７ｂの上にさらなる導電膜を設けて、アンテナ１２２０を接続してもよい。すなわち
アンテナ１２２０は、薄膜トランジスタを構成する導電膜１２３１ａと電気的に接続され
ればよく、複数の導電膜を介した接続構造によって高集積化を図ることができる。このよ
うな導電膜１２１７をはじめとする複数の導電膜は、膜厚が厚くなると情報処理装置にも
厚みが出てしまうため、薄い方が好ましい。そのため、導電膜１２３１ａと比較すると、
導電膜１２１７等はその膜厚を薄くすることが好ましい。
【００７５】
アンテナ１２２０は、第１の導電膜１２２１、第２の導電膜１２２２の積層構造を採用
することができ、本実施の形態では第１の導電膜１２２１としてチタン１００ｎｍ、第２
の導電膜１２２２としてアルミニウム５０００ｎｍの積層構造とした場合を例示する。チ
タンは、アンテナの耐湿性を高めることができ、絶縁膜１２１８とアンテナ１２２０との
密着性を高めることもできる。さらにチタンは、導電膜１２１７との接触抵抗を低くする
ことができる。これは導電膜１２１７の最上層には、チタンが形成されているため、アン
テナのチタンと同一材料同士が接触していることによる。このようなチタンはドライエッ
チングを用いて形成されるため、端部が切り立った状態となることが多い。アルミニウム
は低抵抗材料であるため、アンテナに好適である。アルミニウムを厚膜化していることに
より、抵抗をより低くすることができる。アンテナの抵抗が低くなることで、通信距離を
伸ばすことができ、好ましい。このようなアルミニウムはウェットエッチングを用いて形
成されるため、端部における側面にテーパーが付くことが多い。本実施の形態におけるテ
ーパーは、アルミニウム側に凸部が形成された、つまり内側に凹んだ形で形成されている
。また、アルミニウムをウェットエッチングする際、チタンの端部より、アルミニウムの
端部が内側となる（領域１２４２）。例えば、アルミニウムの端部は、アルミニウムの膜
厚の１／６〜１／２程度の範囲で内側（距離Ｌ分内側）に設けるとよく、本実施の形態で
はチタン端部から距離Ｌ＝０．８μｍ以上２μｍ以下の範囲で内側となるようにするとよ
い。チタン端部がアルミニウム端部より突出していることで、その後に形成される絶縁膜
の段切れを防止することができ、アンテナの耐性を高めることができる。
【００７６】
アンテナはチタンやアルミニウム以外に、銀、銅、金、白金、ニッケル、パラジウム、
タンタル、モリブデン等の金属元素を含む材料、当該金属元素を含む合金材料、当該金属
元素を含む化合物材料を導電性材料として用いることができ、ＣＶＤ法、スパッタ法、ス
クリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用
いて形成することができる。また本実施の形態では、積層構造を例示したが、上述したい
ずれの材料の単層構造で形成してもよい。
【００７７】
アンテナ１２２０を覆って、絶縁膜１２２３を形成する。本実施の形態では、絶縁膜１
２２３を２００ｎｍの窒化珪素膜で形成する。絶縁膜１２２３により、アンテナの耐湿性
をより高めることができ、好ましい。絶縁膜１２２３はチタン端部がアルミニウム端部よ
り突出しているため、段切れすることなく形成できる。このような絶縁膜１２２３は窒化
珪素膜以外に、酸化窒化珪素膜、窒化酸化珪素膜、その他の無機材料から形成することが
できる。
【００７８】
なお、絶縁膜１２２３の形成に先立ち、後に端子部となる箇所の絶縁膜１２１８に開口
部１２４１を設け、導電膜１２１７ａを露出させる。同様に絶縁膜１２２３にも開口部を
設け、最終的に導電膜１２１７ａが最表面になるように端子部を形成する。先に形成した
ＰＩＮダイオード１２３０ａは、導電膜１２１７ａでなる端子部における保護ダイオード
として形成されたものである。
【００７９】
このようにして絶縁基板を用いて形成された情報処理装置を完成することができる。
【００８０】
（実施の形態５）
本実施の形態では、可撓性を有する情報処理装置を、信頼性を高く、かつ歩留まり良く
作製する方法について、図７を用いて説明する。本実施の形態では、情報処理装置を構成
する一例としてＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）により構成される半導体集積回路に関して説明する。
【００８１】
基板７００上に剥離層７０１を介して、トランジスタ７０２、７０３、容量７０４、絶
縁層７０５が設けられ、半導体集積回路７１０が形成されている（図７（Ａ）参照）。
【００８２】
トランジスタ７０２、７０３は薄膜トランジスタであり、それぞれソース領域及びドレ
イン領域、低濃度不純物領域、チャネル形成領域、ゲート絶縁層、ゲート電極、ソース電
極及びドレイン電極を有する。ソース領域及びドレイン領域は、それぞれ、ソース電極と
して機能する配線又はドレイン電極として機能する配線と接し、電気的に接続されている
。
【００８３】
トランジスタ７０２はＮチャネル型トランジスタであり、ソース領域又はドレイン領域
、及び低濃度不純物領域には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）やヒ素（Ａ
ｓ）等）を含む。トランジスタ７０３はＰチャネル型トランジスタであり、ソース領域又
はドレイン領域、及び低濃度不純物領域には、Ｐ型を付与する不純物元素（例えばボロン
（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等）を含む。
【００８４】
容量７０４は、トランジスタ７０２、７０３と同様の工程で形成され、一方の電極は半
導体層、他方の電極はゲート電極で形成されている。このとき、容量値を効率よく確保す
るため、ゲート電極層を形成する前に、容量７０４を形成する半導体層に不純物元素を添
加しておいても良い。この工程によると、ゲート電極層の下層の領域に配置された半導体
層にも不純物元素が添加されるため、効率よく容量として機能することができる。
【００８５】
また、図７（Ａ）では特に図示していないが、トランジスタ７０２、７０３と同様の工
程で、半導体層に不純物元素を添加してＰＩＮダイオードを形成することもできる。
【００８６】
次に、絶縁層７０５上に、導電膜でなるアンテナ７１１を形成し、アンテナ７１１上に
保護膜７１２を形成する。アンテナ７１１は、半導体集積回路と電気的に接続される。図
７（Ａ）では、容量７０４の一方の電極と電気的に接続されている。
【００８７】
続いて、保護膜７１２上に、絶縁体７２０を形成する。絶縁体７２０としては、例えば
繊維体７２１に有機樹脂７２２を含浸させた構造体を用いても良い。
【００８８】
保護膜７１２と絶縁体７２０を接着した後、剥離層７０１を界面として、半導体集積回
路７１０、アンテナ７１１、及び保護膜７１２を基板７００より分離する。よって半導体
集積回路７１０、アンテナ７１１、及び保護膜７１２は、絶縁体７２０側に設けられる（
図７（Ｂ）参照）。
【００８９】
保護膜７１２と絶縁体７２０の接着については、特に図示しないが接着剤を用いても良
いし、圧着、もしくは加熱圧着によって接着しても良い。
【００９０】
その後、半導体集積回路７１０が、剥離層７０１を介して露出している剥離面の側に絶
縁体７３０を接着し、半導体集積回路７１０、アンテナ７１１、及び保護膜７１２を、絶
縁体７２０及び絶縁体７３０に挟持する（図７（Ｃ）参照）。
【００９１】
絶縁体７３０も、絶縁体７２０と同様、例えば繊維体７３１に有機樹脂７３２を含浸さ
せた構造体を用いても良い。
【００９２】
特に図示していないが、絶縁体７２０及び絶縁体７３０は、平面方向に多数配列するよ
うに複数の半導体集積回路７１０、アンテナ７１１、保護膜７１２が形成された構造体を
挟持しており、個々に分断することによって、それぞれ半導体集積回路７１０、アンテナ
７１１、及び保護膜７１２が絶縁体７２０及び絶縁体７３０に挟持された構造を有する半
導体集積回路チップを作製する。分断の手段としては物理的に分断することができれば特
に限定しないが、好ましい一例として、本実施の形態では分断線に沿ってレーザー光を照
射することによって分断する。
【００９３】
レーザー光を照射して分断することによって、半導体集積回路チップの分断面７４１、
７４２において、絶縁体７２０及び絶縁体７３０が溶融し、互いに融着することで、個々
の半導体集積回路チップは、半導体集積回路７１０、アンテナ７１１、及び保護膜７１２
を絶縁体７２０及び絶縁体７３０によって全面を封止する構造となる（図７（Ｄ））。
【００９４】
ここでは特に図示しないが、半導体集積回路７１０、アンテナ７１１、及び保護膜７１
２の全面をより良好に覆うために、絶縁体７２０及び絶縁体７３０の外側又は内側に、さ
らに絶縁体を設けても良い。
【００９５】
また、前述のように、情報処理装置の表面に、外部デバイスとの接続用の端子を設けて
いる場合には、端子表面を絶縁体７２０等が被覆する形になるので、最終的に端子が露出
するように形成することが必要となる（図示せず）。例えば、分断の際に用いたレーザー
照射等によって、端子上の絶縁体７２０を開口しても良いし、あらかじめ絶縁体７２０の
、端子上に位置する領域に開口部を設けた上で半導体集積回路７１０を挟持するようにし
ても良い。勿論、絶縁体７２０が、端子部を覆わないような形状で形成できるならば、上
記手法に限定するものではない。
【００９６】
このように形成することにより、半導体集積回路を挟持して絶縁体を設けているため、
作製工程においても、外部ストレスや応力による半導体集積回路の破損や特性不良などの
悪影響を防止することができる。よって信頼性を高く、かつ歩留まり良く情報処理装置を
作製することができる。
【００９７】
なお、本実施の形態で作製した情報処理装置は、可撓性を有する絶縁体を用いることで
、可撓性を有する情報処理装置とすることができる。
【００９８】
トランジスタ７０２、７０３、及び容量７０４が有する半導体層を形成する材料は、シ
ランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作
製される非晶質（アモルファス、以下「ＡＳ」ともいう。）半導体、該非晶質半導体を光
エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミア
モルファス若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導
体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣ
ＶＤ法等により成膜することができる。
【００９９】
微結晶半導体膜は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準
安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する
半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に
対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラ
マンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低周波数側に、シフトして
いる。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０
ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダ
ングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ
以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素
を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得
られる。
【０１００】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、
または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができ
る。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、
ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及
び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種
の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化
珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下
、更に好ましくは１００倍とする。
【０１０１】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体
としては代表的にはポリシリコン（多結晶シリコン）などがあげられる。ポリシリコンに
は、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所
謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料
として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シ
リコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結
晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１０２】
また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほ
かＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も
用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２
）、酸化マグネシウム亜鉛、酸化ガリウム、インジウム酸化物、及び上記酸化物半導体の
複数より構成される酸化物半導体などを用いることができる。例えば、酸化亜鉛とインジ
ウム酸化物と酸化ガリウムとから構成される酸化物半導体なども用いることができる。な
お、酸化亜鉛を半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２
、それらの積層などを用いると良く、ゲート電極層、ソース電極層、ドレイン電極層とし
ては、ＩＴＯ、Ａｕ、Ｔｉなどを用いると良い。また、ＺｎＯにＩｎやＧａなどを添加す
ることもできる。
【０１０３】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、種々の
方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用
いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザー照射し
て結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、
非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱すること
によって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出
させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると非晶質珪素膜が
破壊されてしまうからである。
【０１０４】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の
表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶ
Ｄ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方
法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調
整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を
改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ
光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等に
より、酸化膜を成膜することが望ましい。
【０１０５】
また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半
導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５
０℃〜７５０℃で３分〜２４時間）により結晶化を行っても良い。結晶化を助長（促進）
する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒ
ｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ
）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いるこ
とができる。
【０１０６】
結晶化を助長する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層
に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。
不純物元素としては、Ｎ型を付与する不純物元素、Ｐ型を付与する不純物元素や希ガス元
素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン
（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アル
ゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を
用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む
半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導
体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶
性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシ
ンクとなった希ガス元素を含む半導体層を除去する。
【０１０７】
非晶質半導体層の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせても良
く、熱処理やレーザー光照射を単独で、複数回行っても良い。
【０１０８】
また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズ
マ法を用いて、結晶性半導体層を選択的に基板に形成しても良い。
【０１０９】
ゲート絶縁層は酸化珪素、若しくは酸化珪素と窒化珪素の積層構造で形成すれば良い。
ゲート絶縁層は、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成し
ても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。単結晶半
導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻
密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡ
ｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波
（２．４５ＧＨｚ）電力を印加して半導体層の表面を酸化若しくは窒化させる。この処理
により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸
化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷ
のマイクロ波（２．４５ＧＨｚ）電力を印加して気相成長法により酸化窒化シリコン膜を
形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせること
により界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
【０１１０】
また、ゲート絶縁層として、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五
酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層に高誘電率材料を用いる
ことにより、ゲートリーク電流を低減することができる。
【０１１１】
ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができ
る。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔ
ａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前
記元素を主成分とする合金材料もしくは化合物材料で形成すれば良い。また、リン等の不
純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金
を用いても良い。また、単層構造でも複数層の構造でも良く、例えば、窒化タングステン
膜とモリブデン膜との２層構造としても良い。また、膜厚５０ｎｍのタングステン膜、膜
厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チ
タン膜を順次積層した３層構造としても良い。また、３層構造とする場合、第１の導電膜
のタングステンに代えて窒化タングステンを用いても良い。また、第２の導電膜のアルミ
ニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ
−Ｔｉ）を用いても良い。また、第３の導電膜の窒化チタン膜に代えてチタン膜を用いて
も良い。
【０１１２】
ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透
光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫
酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。ま
た、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ
Ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、
酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物なども用いても良い。
【０１１３】
ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ド
ライエッチングまたはドライエッチングにより加工すれば良い。ＩＣＰ（Ｉｎｄｕａｔｉ
ｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、
エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量
、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチング
することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４も
しくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表
とするフッ素系ガス又はＯ２を適宜用いることができる。
【０１１４】
本実施の形態では、トランジスタの構造としてはシングルゲート構造を説明したが、ダ
ブルゲート構造などのマルチゲート構造でも良い。この場合、半導体層の上方、下方にゲ
ート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電
極層を設ける構造でも良い。
【０１１５】
また、トランジスタのソース領域及びドレイン領域にシリサイドを設ける構造としても
良い。シリサイドは半導体層のソース領域及びドレイン領域上に導電膜を形成し、加熱処
理、ＧＲＴＡ法、ＬＲＴＡ法等により、露出されたソース領域及びドレイン領域の半導体
層中の珪素と導電膜とを反応させて形成する。レーザー照射やランプによる光照射によっ
てシリサイドを形成しても良い。シリサイドを形成する導電膜の材料としては、チタン（
Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ
）、ジルコニウム（Ｚｒ）、Ｈｆ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）
、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いるこ
とができる。
【０１１６】
ソース電極層又はドレイン電極層として機能する配線層は、ＰＶＤ法、ＣＶＤ法、蒸着
法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。ま
た、印刷法、電解メッキ法等により、所定の場所に選択的に配線層を形成することができ
る。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ
、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚ
ｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形
成すれば良い。また透光性の材料も用いることができる。
【０１１７】
また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含む
インジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（Ｉ
ＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウ
ム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０１１８】
上記情報処理装置は、半導体素子としては、電界効果トランジスタはもちろん、半導体
層を用いる記憶素子なども適用することができる。このように、多用途に渡って要求され
る機能を満たす情報処理装置を作製し、提供することができる。
【０１１９】
なお、本発明は、前述の実施形態において示した説明に限定されず、本発明の趣旨及び
その範囲から逸脱することなくその形態及び詳細を様々に変更し適用し得ることは当業者
であれば容易に理解される。従って、本発明は前述の実施の形態及び実施例の記載内容に
限定して解釈されるものではないものとする。
【符号の説明】
【０１２０】
１００    リーダ／ライタ
１０１    機能回路
１０２    アンテナ
１１０    情報処理装置
１１１    アンテナ
１１２    集積回路
１１３    アナログ回路
１１４    ロジック回路
１１５    端子部
１２２    帯域フィルタ
１２３    電源回路
１２４    整流回路
１２５    定電圧回路
１２６    復調回路
１２７    変調回路
１３１    メモリ
１３２    メモリコントローラ
１３３    論理回路
１３４    インターフェイス
２０１    外部デバイスＡ
２０２    外部デバイスＢ
２０３    外部デバイスＣ
３００    保護回路
３０１    端子
３１１〜３１２    端子
３１３〜３１６    ダイオード
３１７〜３２０    抵抗
８０１    基材
８０２    集積回路
８０３    アンテナ
８０４    端子
８０５    ガイド
８１０    外部デバイス
８１１    集積回路
８１２    端子
８１３    ガイド
【図１】
2014096170.tif 000003
【図２】
2014096170.tif 000004
【図３】
2014096170.tif 000005
【図４】
2014096170.tif 000006
【図５】
2014096170.tif 000007
【図６】
2014096170.tif 000008
【図７】
2014096170.tif 000009
【図８】
2014096170.tif 000010