(57)【要約】【課題】内部電極の面方向を知ることができ、かつ信頼性の高い積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１０は、内部電極１４を有する有効部１６と、内部電極を有しない無効部１８とを備えたセラミック誘電体１２を含む。セラミック誘電体１２の両端部に、内部電極１４に接続された外部電極３０が形成される。内部電極１４の面方向の両端にあるセラミック誘電体１２の側面に高さ５〜２０μｍの突状部２０が設けられる。内部電極１４の数をｎとし、複数の内部電極１４のうちの最も外側に配置された２つの内部電極の間の厚みをＴｉとし、複数の内部電極１４のうちの最も外側に配置された２つの内部電極１４とそれに対向するセラミック誘電体の側面との間の厚みをＴｏとしたとき、Ｔｉ／（ｎ−１）は０．６〜５．０μｍであり、Ｔｏ＝３０〜１４０μｍの関係を満たす。【選択図】図２
2014096474.tif 000002
【特許請求の範囲】
【請求項１】
直方体状のセラミック誘電体、
前記セラミック誘電体の内部において対向するように配置され、前記セラミック誘電体の両端面に引き出される複数の内部電極、および
前記セラミック誘電体の両端部において前記内部電極に接続される外部電極を備えた積層セラミックコンデンサであって、
前記セラミック誘電体の側面に加圧により形成された突状部を備えることを特徴とする、積層セラミックコンデンサ。
【請求項２】
前記加圧で形成された突状部の高さは５〜２０μｍであり、
前記セラミック誘電体は、複数の前記内部電極のうちの最も外側に配置された２つの前記内部電極の間の有効部と、複数の前記内部電極のうちの最も外側に配置された２つの前記内部電極とそれに対向する前記誘電体の側面との間の無効部とで構成され、
前記無効部の厚みをＴｏとすると、Ｔｏ＝３０〜１４０μｍ、前記有効部の厚みをＴｉ、内部電極の数をｎとすると、ｎ＝１００〜７００枚であり、Ｔｉ／（ｎ−１）＝０．６〜５．０μｍの範囲にあることを特徴とする、請求項１に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミックコンデンサに関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、直方体状のセラミック誘電体と、セラミック誘電体内で対向するように配置され、セラミック誘電体の両端部に引き出される内部電極と、セラミック誘電体の両端部において引き出された内部電極に接続される外部電極とで構成される。この積層セラミックコンデンサを回路基板に実装する際に、積層セラミックコンデンサの向きによって、回路基板の実装面と内部電極の面方向とが平行に配置されたり、回路基板の実装面と内部電極の面方向とが直交するように配置されることがある。このような回路基板実装面と内部電極の面方向の位置関係により発生する浮遊容量の値が変動し、積層セラミックコンデンサの特性に影響を与えてしまう場合がある。
【０００３】
したがって、積層セラミックコンデンサを回路基板に実装する際に、回路基板の実装面と内部電極の主面との位置関係家が同じになるように予め内部電極の面方向を揃えておけば、積層セラミックコンデンサの特性ばらつきを小さくすることができる。ところが、積層セラミックコンデンサの断面が正方形である場合、積層セラミックコンデンサの外観から内部電極の面方向を見分けることは困難である。そこで、積層セラミックコンデンサの製造時に、内部電極の面方向がわかる表示マークを積層セラミックコンデンサの側面に形成しておけば、積層セラミックコンデンサの内部電極の面方向を把握することができ、回路基板と内部電極との位置関係を一定に保った状態で、積層セラミックコンデンサを回路基板に実装することができる。
【０００４】
積層セラミックコンデンサの製造時に表示マークを形成する場合、例えば、焼成前の誘電体の表面上に、磁器ペーストで突状の表示マークを形成し、誘電体と表示マークとを同時に焼成することによって、突状の表示マークを有する誘電体を得ることができる。そして、誘電体の両端部に外部電極を形成することにより、積層セラミックコンデンサが作製される（特許文献１参照）。このように積層セラミックコンデンサの内部電極の面方向が特定できるように誘電体の側面に突状の表示マークを形成しておけば、突状の表示マークをカメラ等で撮像することにより、内部電極の面方向を識別することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５７−７２３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、積層セラミックコンデンサに、特許文献１のように磁器ペーストで突状の表示マークを形成するには、マザー積層体に表示マークを印刷する印刷工程と、さらに印刷された磁器ペーストを乾燥させる乾燥工程とが必要であり、生産性が低下するという問題がある。
【０００７】
それゆえに、この発明の主たる目的は、内部電極の面方向を知ることができ、生産性を損ねることなく形成された表示マークを備える積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【０００８】
この発明は、直方体状のセラミック誘電体と、セラミック誘電体の内部において対向するように配置され、セラミック誘電体の両端面に引き出される複数の内部電極と、セラミック誘電体の両端部において内部電極に接続される外部電極とを備えた積層セラミックコンデンサであって、セラミック誘電体の側面に加圧により形成された突状部を備えることを特徴とする、積層セラミックコンデンサである。
【０００９】
このように積層セラミックコンデンサの表示マークは、加圧により突状部が形成されているため、印刷工程や乾燥工程が必要なく生産性が高い。
【００１０】
また、このような積層セラミックコンデンサにおいて、加圧により形成された突状部の高さは５μｍ〜２０μｍであり、誘電体は、複数の内部電極のうちの最も外側に配置された２つの内部電極の間の有効部と、複数の内部電極のうちの最も外側に配置された２つの内部電極とそれに対向する誘電体の側面との間の無効部とで構成され、無効部の厚みをＴｏとすると、Ｔｏ＝３０〜１４０μｍの範囲にあり、有効部の厚みをＴｉ、内部電極の数をｎとすると、ｎ＝１００〜７００枚であり、Ｔｉ／（ｎ−１）＝０．６〜５．０μｍの範囲にあることが好ましい。
【００１１】
この積層セラミックコンデンサは、無効部Ｔｏを３０〜１４０μｍ、内部電極の数ｎを１００〜７００枚、Ｔｉ／（ｎ−１）＝０．６〜５．０μｍとしているため、小型大容量が可能で、加圧により突状部を形成しても、内部電極が湾曲しにくく、もしくは湾曲したとしても、内部電極間の距離が大きいため、ショート不良が発生しにくい信頼性の高い突状部を備える積層セラミックコンデンサとなる。
【発明の効果】
【００１２】
この発明によれば、セラミック誘電体の側面の突状部が加圧により形成されているため、積層セラミックコンデンサの生産性が高い。また、突状部を加圧により形成しても、ショート不良が発生し難い信頼性の高い積層セラミックコンデンサを得ることができる。また、加圧による突状部を検出することにより、内部電極の面方向を知ることができる。したがって、積層セラミックコンデンサを回路基板の実装面などに実装する際に、回路基板とセラミック誘電体中の内部電極の面方向の位置関係を考慮して、積層セラミックコンデンサを回路基板に実装することができる。
【００１３】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１４】
【図１】この発明の積層セラミックコンデンサを示す斜視図である。
【図２】図１に示す積層セラミックコンデンサの内部構造を示す断面図解図である。
【図３】図１に示す積層セラミックコンデンサの突状部の形状を示す図解図である。
【図４】図１および図２に示す積層セラミックコンデンサを製造するための一工程を示す図解図である。
【図５】図３に示す工程を経て得られるマザー積層体を加圧する工程を示す図解図である。
【図６】図５に示す工程における金型に形成された凹部の様子を示す図解図である。
【図７】図５に示す工程を経て得られるセラミック誘電体に外部電極を形成する工程を示す図解図である。
【図８】図１に示す積層セラミックコンデンサを基板に実装した状態を示す図解図である。
【図９】横軸に内部電極間の間隔Ｔｉ／（ｎ−１）をとり、縦軸に無効部の厚みＴｏをとった座標系において、積層セラミックコンデンサの好ましい範囲を示すグラフである。
【図１０】図１に示す積層セラミックコンデンサの他の例を示す側面図である。
【図１１】図１に示す積層セラミックコンデンサのさらに他の例を示す側面図である。
【図１２】図１に示す積層セラミックコンデンサの別の例を示す側面図である。
【発明を実施するための形態】
【００１５】
図１は、この発明の積層セラミックコンデンサを示す斜視図である。図１に示す積層セラミックコンデンサ１０の長さ方向、幅方向、高さ方向の寸法としては、表１に示すように種々の寸法の積層セラミックコンデンサがあるが、この発明はどのような寸法の積層セラミックコンデンサにも適用可能である。
【００１６】
【表１】
2014096474.tif 000003
【００１７】
積層セラミックコンデンサ１０は、直方体状のセラミック誘電体１２を含む。そのセラミック誘電体１２の幅方向と高さ方向とを含む断面形状は、正方形状であっても長方形状であってもよい。なお、正方形状とは、幅方向の寸法と高さ方向の寸法の比が０．７５〜１．２５の範囲であることを指す。セラミック誘電体１２の内部には、複数の内部電極１４が対向するように形成され、これらの内部電極１４が交互にセラミック誘電体１２の対向する端面に引き出される。
【００１８】
セラミック誘電体１２は、図２に示すように、静電容量を発生させる有効部１６と静電容量を発生させない無効部１８とを含む。有効部１６内には、互いに対向するように配置された複数の内部電極１４が形成される。隣接する内部電極１４は、セラミック誘電体１２内でその一部を挟んで互いに対向するように形成される。そして、複数の内部電極１４は、セラミック誘電体１２の対向する２つの異なる端面に交互に引き出される。内部電極１４は、例えばＮｉもしくはＣｕなどの導電ペーストで形成される。有効部１６は、セラミック誘電体１２の一部であり、積み重ねられた内部電極１４のうちの両端の２つの内部電極１４に挟まれた範囲のことである。ここで、有効部１６の厚みは、２２０〜４４０μｍの範囲に設定される。内部電極１４の数は４２９〜４３７枚に設定される。無効部１８は、複数の内部電極１４のうちの両端の２つの内部電極１４とそれに対向するセラミック誘電体１２の側面との間の部分、すなわちセラミック誘電体１２のうちの有効部１６の外側の部分であり、この部分には内部電極１４が形成されていない。ここで、無効部１８の厚みは、３０〜１４０μｍの範囲に設定される。
【００１９】
たとえば、チップサイズ１．０ｍｍ×０．５ｍｍ×０．５ｍｍ（寸法公差±１０％を含む）の積層セラミックコンデンサ１０の場合、設計値では、無効部１８の厚み４０μｍ、有効部１６の厚み４２０μｍ、内部電極１４の数４３５枚、隣接する内部電極１４間の厚み１．０μｍである。
【００２０】
さらに、内部電極１４の数をｎとし、複数の内部電極１４のうちの最も外側に配置された２つの内部電極１４の間の厚み、すなわち有効部の厚みをＴｉとし、複数の内部電極１４のうちの最も外側に配置された２つの内部電極１４とそれに対向するセラミック誘電体１２の側面との間の厚み、すなわち無効部の厚みをＴｏとしたとき、これらの値は、０．６μｍ≦Ｔｉ／（ｎ−１）、３０μｍ≦Ｔｏの関係を満たすように設定される。これらの関係を満たしていることは、積層セラミックコンデンサを幅方向、高さ方向からなる面が断面となるように長さ方向の寸法で１／２のところまで研磨し、断面をカメラで撮像し、その画像の内部電極１４の数、有効部１６の厚み、無効部１８の厚みを測定することで確認される。なお、研磨面を内部電極１４の研磨ダレが生じないようイオンミリング処理を施しておくことが好ましい。
【００２１】
無効部１８の外側側面、すなわち内部電極１４の面方向におけるセラミック誘電体１２の対向する２つの側面には、直線状の突状部２０が形成される。セラミック誘電体１２の両端部を結ぶ長さ方向（Ｌ方向）および内部電極１４の面方向であるセラミック誘電体１２の高さ方向（Ｈ方向）と直交する方向を幅方向（Ｗ方向）とすると、突状部２０はＬ方向の中央部においてＷ方向に沿って形成される。
【００２２】
突状部２０は、図３に示すように、セラミック誘電体１２のＬ方向に傾斜する２つの斜面部２０ａと、これらの斜面部２０ａの間を連結するように形成される頂上部２０ｂとを含む。２つの斜面部２０ａにより、突状部２０は、セラミック誘電体１２の側面から頂上部２０ｂに向かうにしたがって徐々に幅が狭くなるように形成される。また、頂上部２０ｂは、セラミック誘電体１２の側面とほぼ平行に形成される。したがって、突状部２０の断面形状は略台形となるが、セラミック誘電体１２の側面から突状部２０の斜面部２０ａへの移行部および斜面部２０ａから頂上部２０ｂへの移行部は、それぞれ丸みを有する形状に形成される。突状部２０の形状としては、必ずしも斜面部２０ａがなくてもよく、例えば、正方形や長方形などの断面形状を有する直線状の突状部であってもよい。
【００２３】
セラミック誘電体１２の長さ方向の両端部に、引き出された内部電極１４に接続されるように、外部電極３０が形成される。外部電極３０は、セラミック誘電体１２の端面に形成される端面外部電極部３０ａと、端面外部電極部３０ａから４つの側面に回り込むように形成される側面外部電極部３０ｂとで構成される。外部電極３０は、セラミック誘電体１２の端部を電極ペーストに浸漬し、焼結することによって下地金属層が形成される。この下地金属層上にＮｉめっきおよびＳｎめっきを施すことにより、外部電極３０が形成される。
【００２４】
上述した積層セラミックコンデンサ１０は、以下に述べる積層セラミックコンデンサの製造方法によって作製される。この積層セラミックコンデンサ１０を作製するために、セラミック誘電体材料で形成されたセラミックグリーンシートが準備される。そして、図４に示すように、セラミックグリーンシート４０上に、導電ペーストで複数の矩形の内部電極パターン４２が形成される。内部電極パターン４２は、例えばスクリーン印刷やグラビア印刷などによって形成される。
【００２５】
次に、内部電極パターン４２が形成されていないセラミックグリーンシート４０を複数枚積層して、無効部１８に対応する部分が形成される。その上に、内部電極パターン４２が形成されたセラミックグリーンシート４０を複数枚積層して、有効部１６に対応する部分が形成される。さらに、内部電極パターン４２が形成されていないセラミックグリーンシート４０を複数枚積層して、無効部１８に対応する部分が形成される。このようにセラミックグリーンシート４０を積層することにより、マザー積層体４４が形成される。たとえば、チップサイズ１．０ｍｍ×０．５ｍｍ×０．５ｍｍの積層セラミックコンデンサ１０を作製する場合、有効部１６に対応する部分および無効部１８に対応する部分を含めて、全てのセラミックグリーンシート４０の枚数は、４３５枚（設計値）である。
【００２６】
マザー積層体４４を形成後、１回目の加圧工程として、マザー積層体４４は平板状の金型を用いて加圧される。この１回目の加圧によりセラミッククリーンシート４０同士が加圧する。その後、２回目の加圧工程として、マザー積層体４４は、図５に示すように、直線状の凹部４６が形成された金型４８を用いて加圧される。このとき、金型４８の凹部４６が形成された面とマザー積層体４４との間に樹脂フィルム５０が挟み込まれる。この状態でマザー積層体４４を加圧すると、金型４８の凹部４６以外の部分がマザー積層体を強く加圧し、凹部４６の位置に対応するマザー積層体４４の表面近傍が凹部４６に向かって突出する。このとき、図６に示すように、樹脂フィルム５０がマザー積層体４４に押されて金型４８の凹部４６内に入り込むが、樹脂フィルム５０は凹部４６の端部から凹部４６の中央部における最深部に向かって傾斜するように入り込み、マザー積層体４４も樹脂フィルム５０の傾斜に合わせて凹部４６内に入り込む。これにより、マザー積層体４４の両主面において、セラミック誘電体１２の側面の突状部２０の形状と同様に突出した突状部を有するマザー積層体４４が得られる。
【００２７】
ここで、凹部４６の角部および凹部４６の最深部において、樹脂フィルム５０は丸みを帯びて屈曲し、それに合わせてマザー積層体４４に加圧により突状部が形成される。また、このように屈曲する樹脂フィルム５０があるために、凹部４６の角部によってマザー積層体４４を傷付けることなく突状部を形成することができる。
【００２８】
なお、マザー積層体４４は、１回目の加圧工程で平板状の金型で加圧されることにより予め硬化しているため、２回目の加圧工程の凹部４６を有する金型４８で加圧する圧力は、１回目の加圧圧力より高いほうがよい。さらに、１回目の加圧工程を行わず、２回目の加圧工程のみを行ってもよい。この場合、凹部４６を有する金型４８でマザー積層体４４を加圧することでセラミックグリーンシート４０同士の加圧と突状部の形成を同時に行うことができる。
【００２９】
加圧されたマザー積層体４４は、個々のセラミック誘電体１２を得るためのグリーンチップにカットされる。マザー積層体４４のカット方法は、ダイサーによるカットでもよいし、押し切り刃による押し切りであってもよい。
【００３０】
次に、グリーンチップを焼成することにより、内部電極１４を有するセラミック誘電体１２が得られる。得られたセラミック誘電体１２は、内部電極１４の面方向の両端にある側面に突状部２０を有する。なお、焼成の前後において、グリーンチップまたはセラミック誘電体１２の角部を丸めるために、バレル研磨を行ってもよい。グリーンチップの焼成温度は、１２００〜１３００℃程度である。
【００３１】
さらに、図７に示すように、セラミック誘電体１２の一方端部が保持具６０で保持され、セラミック誘電体１２の他方端部が、ベース６２上の電極ペースト層６４に浸漬されて乾燥される。その後、セラミック誘電体１２の一方端部と同様に他方端部を保持し、一方端部を電極ペースト層６４に浸漬し乾燥することで、セラミック誘電体１２の両端部に電極ペーストを付着させる。その後、付着した電極ペーストを焼結させることにより、下地電極が形成される。この下地電極上に、ＮｉめっきおよびＳｎめっきを施すことにより、外部電極３０が形成される。
【００３２】
このようにして得られた積層セラミックコンデンサ１０は、図８に示すように、回路基板７０に形成されたランド７２に半田７４で接続される。この場合、たとえば、半田ペーストを用いて、積層セラミックコンデンサ１０の外部電極３０がランド７２に保持され、リフローによって外部電極３０がランド７２に半田付けされる。
【００３３】
この積層セラミックコンデンサ１０においては、突状部２０が形成されたセラミック誘電体１２の側面を識別するために、積層セラミックコンデンサ１０の上方から光を照射し、カメラでセラミック誘電体１２の側面が撮像される。ここで、突状部２０に斜面部２０ａと頂上部２０ｂとを設けることにより、頂上部２０ｂやセラミック誘電体１２の側面と斜面部２０ａとの間で、光の反射状態が異なる。そのため、カメラで捉えた画像をセラミック誘電体１２の側面および頂上部３０ｂと斜面部３０ａとの間で２値化することで、濃淡差に応じた画像が得られる。次に、予め設定したしきい値に基づいて突状部２０の有無が識別される。
【００３４】
このように、内部電極１４の面方向の両端にあるセラミック誘電体１２の側面が、突状部２０を有することによって確実に識別することができる。したがって、回路基板７０と内部電極１４とが平行になるように積層セラミックコンデンサ１０を実装する場合には、突状部２０のあるセラミック誘電体１２の側面が上面となるように回路基板に実装すればよい。また、回路基板と内部電極１４とが直交するように積層セラミックコンデンサ１０を実装する場合には、突状部２０のあるセラミック誘電体１２の側面が回路基板と直交するようにして、積層セラミックコンデンサ１０を実装すればよい。
【００３５】
このような積層セラミックコンデンサ１０において、無効部１８の厚みをＴｏとすると、Ｔｏが薄い場合、凹部４６を有する金型４８でマザー積層体４４を加圧する際に、凹部４６に対応する部分において内部電極パターン４２が凹部４６側に向かって湾曲する場合がある。この場合、無効部１８の近傍でセラミック誘電体１２の側面側に湾曲した内部電極１４を有するセラミック誘電体１２が得られることになるが、Ｔｏを３０μｍ以上とすることにより、この内部電極１４の湾曲の影響を減らすことができる。
【００３６】
また、この積層セラミックコンデンサ１０の有効部１６の厚みをＴｉで表し、内部電極１４の数をｎで表したとき、有効部１６における隣接する内部電極１４間の距離はＴｉ／（ｎ−１）で算出される。突状部２０を形成するための加圧の影響により、内部電極１４が湾曲すると、内部電極１４間の距離が０．６μｍより小さい場合、ショート不良が発生しやすくなる。内部電極１４間の距離を０．６μｍ以上とすることにより、ショート不良の発生率を抑制することができる。
【００３７】
また、この積層セラミックコンデンサ１０の突状部２０の高さが５μｍより低い場合、突状部２０をカメラにより撮像したとしても、表示マークとして認識できない可能性がある。また、突状部２０の高さが２０μｍより高い場合、内部電極１４への湾曲の影響が大きくなり、ショート不良の発生率を抑制することができない。したがって、突状部２０の高さを５〜２０μｍとしておけば、突状部２０は表示マークとして認識することができ、内部電極１４の湾曲の影響を減らすことができる。
【００３８】
この積層セラミックコンデンサ１０でチップサイズが決まっている場合、ショート不良の発生率を抑制するために有効部１６における内部電極１４間の距離を大きくすると、無効部１８の厚みを小さくする必用があり、また、加圧による内部電極１４の湾曲を抑えるために無効部１８の厚みを大きくすると、内部電極１４間の距離を小さくする必用がある。このような関係から、図９に示すように、横軸にＴｉ／（ｎ−１）をとり、縦軸にＴｏをとった座標系において、必要とする静電容量が取れない範囲を（Ａ）とし、必要とする静電容量が取れる範囲を（Ｂ）とすると、これらの範囲は、ＴｏとＴｉ／（ｎ−１）とが一定の関係になる負の傾きを持つ直線で分かれることになる。さらに、範囲（Ｂ）は、Ｔｏの最低値であるＴｏ＝３０μｍを示す直線と、Ｔｉ／（ｎ−１）の最低値であるＴｉ／（ｎ−１）＝０．６μｍを示す直線とで囲まれている。
【００３９】
無効部１８の厚みが厚く、隣接する内部電極１４間の距離が大きい範囲（Ａ）では、表示マークが加圧による窪みや突状部２０であったとしても、加圧の影響を無効部１８が和らげるため、内部電極１４の湾曲が発生しにくく、また、湾曲したとしても十分に内部電極１４間の距離が大きいため、ショート不良は発生しにくい。しかし、無効部１８の厚みＴｏが厚く、内部電極１４間の距離Ｔｉ／（ｎ−１）が大きいため、必要な静電容量を得ることができない。一方、必用とする静電容量が取れる範囲（Ｂ）で、範囲（Ａ）と同様、表示マークを加圧により窪みで形成した場合、Ｔｉ／（ｎ−１）を０．６μｍ以上、Ｔｏを３０μｍ以上で設計したとしても、加圧により受ける圧力は、セラミック誘電体１２の内側へ向かうことになり、内部電極１４の湾曲はセラミック誘電体１２の内側の内部電極１４の密集している方向に向かう。したがって、内部電極１４間の距離が小さくなり、ショート不良が発生しやすい。また、無効部１８の厚みＴｏが小さくなるため、耐湿性が低下する。しかしながら、範囲（Ｂ）であっても、表示マークが加圧による突状部２０であるならば、内部電極１４の湾曲を抑制することができるため、内部電極１４の間の距離も十分に保つことができ、ショート不良は発生しにくい。また、突状部２０の高さが５〜２０μｍであるならば、内部電極１４が湾曲しにくく、ショート不良が発生しにくい。表示マークが突状部２０である場合、無効部１８の厚みも薄くならないため、大気中の水分が内部電極１４間に侵入しにくく、耐湿性も低下しにくい。
【００４０】
範囲（Ａ）、範囲（Ｂ）のそれぞれの範囲で、チップサイズ１．０ｍｍ×０．５ｍｍ×０．５ｍｍの積層セラミックコンデンサ１０を作製した。Ｔｏを２０μｍ、３０μｍ、１００μｍ、１４０μｍ、１５０μｍ（それぞれ設計値）とし、Ｔｉ／（ｎ−１）を０．４μｍ、０．６μｍ、２．０μｍ、５．０μｍ、６．０μｍ（それぞれ設計値）に設定し、表示マークを加圧により高さ１μｍ、５μｍ、１０μｍ、２０μｍ、２５μｍの突状部２０で形成した。このような積層セラミックコンデンサ１０のショート不良の発生率を調べ、Ｇ／ＮＧを判断した。ショート不良発生率のＧ／ＮＧの判断は、母数を３０個とし、突状部２０がない積層セラミックコンデンサのショート不良の発生率は４個であったので、それと同等の場合をＧと判断し、それより大きい場合をＮＧと判断した。そして、表２のショート不良発生率の欄に結果を示した。また、必用とする静電容量を１μＦとして、１μＦ以上の静電容量が確保できる場合をＧと判断し、この静電容量を確保できない場合をＮＧと判断して、表２の静電容量の欄に結果を示した。また、高温多湿雰囲気で絶縁抵抗値が低下しない場合をＧと判断し、低下する場合をＮＧと判断して、表２の耐湿性の欄に結果を示した。ショート不良発生率、静電容量、耐湿性の全ての条件がＧである場合、総合判断をＧとし、１つの条件でもＮＧである場合、総合判断をＮＧとした。なお、内部電極１４の数ｎは、必用とする静電容量が得られるよう、１００〜７００枚の範囲で適宜選択される。突状部２０の高さが５μｍより小さい１μｍの場合は、カメラで表示マークの有無を識別することができなかった。また、突状部の高さが２０μｍより大きい２５μｍ以上の場合、内部電極１４が湾曲することによるショート不良の発生率が高くなった。以上のことから、突状部の高さは５．０〜２０μｍであり、Ｔｏ＝３０〜１４０μｍ、Ｔｉ／（ｎ−１）＝０．６〜５．０μｍの場合、必要とする静電容量を確保でき、また、加圧による突状部があったとしても信頼性が高く、突状部２０による表示マークの有無が識別できる積層セラミックコンデンサ１０が得られた。
【００４１】
【表２】
2014096474.tif 000004
【００４２】
ここで、比較例として、表示マークを加圧による突状部ではなく、加圧による窪みによって形成する場合をあげる。深さ２０μｍの窪みで表示マークを形成すること以外は、突状部を形成した積層セラミックコンデンサと同じ条件で評価した。このような積層セラミックコンデンサ１０のショート不良発生率を調べると、範囲（Ｂ）では、表示マークが形成されていない積層セラミックコンデンサ１０より高いショート不良の発生率となった。したがって、加圧の窪みにより、内部電極１４が内側に向かって湾曲し、内部電極１４間の距離が縮まることで、ショート不良が発生し、信頼性が低下した。また、範囲（Ａ）では、加圧の窪みによるショート不良は発生しないが、必要とする静電容量を得ることができなかった。
【００４３】
【表３】
2014096474.tif 000005
【００４４】
このような積層セラミックコンデンサ１０において、図１０に示すように、セラミック誘電体１２の１つの側面の長さ方向に並べて複数の突状部２０を形成してもよい。さらに、セラミック誘電体１２の長さ方向に沿って突状部２０を形成してもよい。このとき、図１１に示すように、外部電極３０間を最短距離で結ぶように突状部２０を形成してもよいし、図１２に示すように、外部電極３０間で斜めになるように突状部２０を形成してもよい。カメラで積層セラミックコンデンサ１０を撮像する場合、センシングエリアを設定して撮像が行われるが、これらの積層セラミックコンデンサ１０のように、セラミック誘電体１２の長さ方向の中央部以外にも突状部２０を形成しておくことにより、センシングエリアが積層セラミックコンデンサの側面からずれても、突状部２０を検出することができる。
【符号の説明】
【００４５】
１０  積層セラミックコンデンサ
１２  セラミック誘電体
１４  内部電極
１６  有効部
１８  無効部
２０  突状部
３０  外部電極
【図１】
2014096474.tif 000006
【図２】
2014096474.tif 000007
【図３】
2014096474.tif 000008
【図４】
2014096474.tif 000009
【図５】
2014096474.tif 000010
【図６】
2014096474.tif 000011
【図７】
2014096474.tif 000012
【図８】
2014096474.tif 000013
【図９】
2014096474.tif 000014
【図１０】
2014096474.tif 000015
【図１１】
2014096474.tif 000016
【図１２】
2014096474.tif 000017