(57)【要約】【課題】より簡易な構成のLED電流を制御する回路及びこれを用いたテレビジョン装置を提供する。【解決手段】AC/DC Converterの出力パルスと同期して制御信号を発する同期駆動部と、この制御信号によりLEDの電流制御を開始し所定のLED電流を検出すると前記制御信号の停止信号を出力するLED電流制御部とを備え、前記同期駆動部はこの停止信号により前記制御信号を停止する回路。また更に前記LED電流を維持するように働く電流維持部を備える回路。【選択図】  図４
2014230033.tif 000002
【特許請求の範囲】
【請求項１】
AC/DC Converterの出力パルスと同期して制御信号を発する同期駆動部と、
この制御信号によりLEDの電流制御を開始し所定のLED電流を検出すると前記制御信号の停止信号を出力するLED電流制御部とを備え、
前記同期駆動部はこの停止信号により前記制御信号を停止する回路。
【請求項２】
更に前記LED電流を維持するように働く電流維持部を備える請求項１に記載の回路。
【請求項３】
前記電流制御部は、前記LED電流により発生する電圧が基準電圧を超えると前記停止信号を出力する比較器を備える請求項１または請求項２に記載の回路。
【請求項４】
更に前記LEDを備える請求項１乃至請求項３に記載の回路。
【請求項５】
更に前記AC/DC Converterを備える請求項１乃至請求項３に記載の回路。
【請求項６】
映像信号に基づいて表示映像を形成する表示パネルと、
前記表示パネルに照明光を照射して映像表示を行なわせる照明手段と、
一定周波数の三角波信号と閾値レベルとのレベル比較結果に基づいて前記照明手段から照射される照明光の輝度を制御する調光手段とを備え、
前記調光手段は、AC/DC Converterの出力パルスと同期して制御信号を発する同期駆動部と、この制御信号によりLEDの電流制御を開始し所定のLED電流を検出すると前記制御信号の停止信号を出力するLED電流制御部とを備え、前記同期駆動部はこの停止信号により前記制御信号を停止する回路を含むテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、回路及びテレビジョン装置に関する。
【背景技術】
【０００２】
液晶ＴＶ（テレビ）等において、例えばLED Driver一体型電源の需要がある。
図７に一般的な従来回路の例を示す。これまでのLED Driver 一体型電源では， AC/DC Converter1内パルス出力を整流回路2で整流し， DC/DC Converter3へ直流電圧を供給している。DC/DC Converter3はLED 定電流制御回路4の損失が小さくなるように，出力電圧を制御する。LED電流は，検出抵抗5で電圧変換・FB（フィードバック）され定電流制御される。
【０００３】
課題としてこのような従来回路では，AC/DC Converter直流出力電圧を電源とし，DC/DC Converterと定電流回路を組み合わせてLED電流を制御していたため，回路規模も大きく高コストであった。また，定電流回路はA級動作となるため損失も少なくなかった。
【０００４】
より簡易な構成のLED電流を制御する回路が要望されているが、かかる要望を実現するための手段は知られていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２０９４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施の形態は、より簡易な構成のLED電流を制御する回路及びこれを用いたテレビジョン装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、実施形態によれば回路は、AC/DC Converterの出力パルスと同期して制御信号を発する同期駆動部と、この制御信号によりLEDの電流制御を開始し所定のLED電流を検出すると前記制御信号の停止信号を出力するLED電流制御部とを備え、前記同期駆動部はこの停止信号により前記制御信号を停止する。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施形態を示すもので、デジタルテレビジョン放送受信装置とそれを中心として構成されるネットワークシステムの一例を説明するために示す図。
【図２】同実施形態におけるデジタルテレビジョン放送受信装置の主要な信号処理系を説明するために示すブロック構成図。
【図３】同実施形態におけるデジタルテレビジョン放送受信装置に内蔵された映像表示器の一例を説明するために示すブロック構成図。
【図４】同実施形態の実施例を示す基本回路構成図。
【図５】同実施形態の動作波形図。
【図６】他の実施形態の実施例を示す回路構成図。
【図７】従来回路の例を示す図。
【発明を実施するための形態】
【０００９】
以下、実施形態を説明する。
【００１０】
（第１の実施形態）
第１の実施形態を図１乃至図５を参照して説明する。図１は、テレビジョン装置としてこの実施の形態で説明するデジタルテレビジョン放送受信装置１１の外観と、このデジタルテレビジョン放送受信装置１１を中心として構成されるネットワークシステムの一例を概略的に示している。
【００１１】
すなわち、デジタルテレビジョン放送受信装置１１は、主として、薄型のキャビネット１２と、このキャビネット１２を起立させて支持する支持台１３とから構成されている。そして、キャビネット１２には、例えば液晶表示パネル等を備えた平面パネル型ディスプレイである映像表示器１４、一対のスピーカ１５、操作部１６、リモートコントローラ１７から送信される操作情報を受ける受光部１８等が設置されている。
【００１２】
また、このデジタルテレビジョン放送受信装置１１には、例えばＳＤ（secure digital）メモリカード、ＭＭＣ（multimedia card）及びメモリスティック等の第１のメモリカード１９が着脱可能となっており、この第１のメモリカード１９に対して番組や写真等の情報の記録再生が行なわれるようになっている。
【００１３】
さらに、このデジタルテレビジョン放送受信装置１１には、例えば契約情報等の記録された第２のメモリカード［ＩＣ（integrated circuit）カード］２０が着脱可能となっている。そして、この第２のメモリカード２０に対して契約情報の再生が行なわれるようになっている。
【００１４】
また、このデジタルテレビジョン放送受信装置１１は、第１のＬＡＮ（local area network）端子２１、第２のＬＡＮ端子２２、ＵＳＢ（universal serial bus）端子２３及びＩＥＥＥ（institute of electrical and electronics engineers）１３９４端子２４を備えている。
【００１５】
このうち、第１のＬＡＮ端子２１は、ＬＡＮ対応ＨＤＤ専用ポートとして使用されるもので、接続されたＮＡＳ（network attached storage）であるＬＡＮ対応のＨＤＤ（hard disk drive）２５に対して、イーサネット（登録商標）により情報の記録再生を行なうために使用される。
【００１６】
このように、ＬＡＮ対応ＨＤＤ専用ポートとしての第１のＬＡＮ端子２１を設けることにより、他のネットワーク環境やネットワーク使用状況等に影響されることなく、ＨＤＤ２５に対してハイビジョン画質による番組の情報記録を安定して行なうことができるようになる。
【００１７】
また、第２のＬＡＮ端子２２は、イーサネット（登録商標）を用いた一般的なＬＡＮ対応ポートとして使用されるもので、例えばハブ２６を介して、ＬＡＮ対応のＨＤＤ２７、ＰＣ（personal computer）２８、デジタル放送受信機能を有するＨＤＤ内蔵のＤＶＤ（digital versatile disk）レコーダ２９等の機器を接続し、これらの機器と情報伝送を行なうために使用される。
【００１８】
なお、ＤＶＤレコーダ２９については、第２のＬＡＮ端子２２を介して通信されるデジタル情報が制御系のみの情報であるため、デジタルテレビジョン放送受信装置１１との間でアナログの映像及び音声情報を伝送するために、専用のアナログ伝送路３０を設ける必要がある。
【００１９】
さらに、この第２のＬＡＮ端子２２は、ハブ２６に接続されたブロードバンドルータ３１を介して、例えばインターネット等のネットワーク３２に接続可能であり、そのネットワーク３２を介して遠隔地にあるＰＣ３３や携帯電話３４等と情報伝送を行なうために使用される。
【００２０】
また、上記ＵＳＢ端子２３は、一般的なＵＳＢ対応ポートとして使用されるもので、例えばハブ３５を介して、携帯電話３６、デジタルカメラ３７、メモリカードに対するカードリーダ／ライタ３８、ＨＤＤ３９、キーボード４０等のＵＳＢ機器を接続し、これらのＵＳＢ機器と情報伝送を行なうために使用される。
【００２１】
さらに、上記ＩＥＥＥ１３９４端子２４は、例えば、それぞれがデジタル放送受信機能を有するＡＶ（audio video）−ＨＤＤ４１やＤ（digital）−ＶＨＳ（video home system）４２等を、ＩＥＥＥ１３９４規格に準拠した形態でシリアル接続し、これらの機器と情報伝送を行なうために使用される。
【００２２】
図２は、上記したデジタルテレビジョン放送受信装置１１の主要な信号処理系を示している。すなわち、ＢＳ（broadcasting satellite）／ＣＳ（communication satellite）デジタル放送受信用のアンテナ４３で受信した衛星デジタル放送信号は、入力端子４４を介して衛星デジタル放送用のチューナ４５に供給されることにより、所望のチャンネルの放送信号が選局される。
【００２３】
そして、このチューナ４５で選局された放送信号は、ＰＳＫ（phase shift keying）復調器４６に供給されてＴＳ（transport stream）が復調される。このＴＳは、ＴＳ復号器４７に供給されてデジタルの映像信号及び音声信号等に復号化された後、信号処理部４８に出力される。
【００２４】
また、地上波放送受信用のアンテナ４９で受信した地上デジタルテレビジョン放送信号は、入力端子５０を介して地上デジタル放送用のチューナ５１に供給されることにより、所望のチャンネルの放送信号が選局される。
【００２５】
そして、このチューナ５１で選局された放送信号は、ＯＦＤＭ（orthogonal frequency division multiplexing）復調器５２に供給されてＴＳが復調される。このＴＳは、ＴＳ復号器５３に供給されてデジタルの映像信号及び音声信号に復号化された後、上記信号処理部４８に出力される。
【００２６】
また、上記地上波放送受信用のアンテナ４９で受信した地上アナログテレビジョン放送信号は、入力端子５０を介して地上アナログ放送用のチューナ５４に供給されることにより、所望のチャンネルの放送信号が選局される。そして、このチューナ５４で選局された放送信号は、アナログ復調器５５に供給されてアナログの映像信号及び音声信号に復調された後、上記信号処理部４８に出力される。
【００２７】
ここで、上記信号処理部４８は、ＴＳ復号器４７，５３からそれぞれ供給されたデジタルの映像信号及び音声信号に対して、選択的に所定のデジタル信号処理を施し、グラフィック処理部５６及び音声処理部５７に出力している。
【００２８】
また、上記信号処理部４８には、複数（図示の場合は４つ）の入力端子５８ａ，５８ｂ，５８ｃ，５８ｄが接続されている。これら入力端子５８ａ〜５８ｄは、それぞれ、アナログの映像信号及び音声信号を、デジタルテレビジョン放送受信装置１１の外部から入力可能とするものである。
【００２９】
そして、この信号処理部４８は、上記アナログ復調器５５及び各入力端子５８ａ〜５８ｄからそれぞれ供給されたアナログの映像信号及び音声信号を選択的にデジタル化し、そのデジタル化された映像信号及び音声信号に対して所定のデジタル信号処理を施した後、グラフィック処理部５６及び音声処理部５７に出力している。
【００３０】
このうち、グラフィック処理部５６は、信号処理部４８から供給されるデジタルの映像信号に、ＯＳＤ（on screen display）信号生成部５９で生成されるＯＳＤ信号を重畳して出力する機能を有する。また、このグラフィック処理部５６は、信号処理部４８の出力映像信号と、ＯＳＤ信号生成部５９の出力ＯＳＤ信号とを選択的に出力することや、両出力をそれぞれ画面の半分を構成するように組み合わせて出力することができる。
【００３１】
そして、グラフィック処理部５６から出力されたデジタルの映像信号は、映像処理部６０に供給される。この映像処理部６０は、入力されたデジタルの映像信号を、前記映像表示器１４で表示可能なフォーマットのアナログ映像信号に変換した後、映像表示器１４に出力して映像表示させるとともに、出力端子６１を介して外部に導出させる。
【００３２】
また、上記音声処理部５７は、入力されたデジタルの音声信号を、前記スピーカ１５で再生可能なフォーマットのアナログ音声信号に変換した後、スピーカ１５に出力して音声再生させるとともに、出力端子６２を介して外部に導出させる。
【００３３】
ここで、このデジタルテレビジョン放送受信装置１１は、上記した各種の受信動作を含むその全ての動作を制御部６３によって統括的に制御されている。この制御部６３は、ＣＰＵ（central processing unit）６３ａを内蔵しており、前記操作部１６からの操作情報を受け、または、リモートコントローラ１７から送出され前記受光部１８で受信した操作情報を受けて、その操作内容が反映されるように各部をそれぞれ制御している。
【００３４】
この場合、制御部６３は、主として、そのＣＰＵ６３ａが実行する制御プログラムを格納したＲＯＭ（read only memory）６３ｂと、該ＣＰＵ６３ａに作業エリアを提供するＲＡＭ（random access memory）６３ｃと、各種の設定情報及び制御情報等が格納される不揮発性メモリ６３ｄとを利用している。
【００３５】
また、この制御部６３は、カードＩ／Ｆ（interface）６４を介して、前記第１のメモリカード１９が装着可能なカードホルダ６５に接続されている。これによって、制御部６３は、カードホルダ６５に装着された第１のメモリカード１９と、カードＩ／Ｆ６４を介して情報伝送を行なうことができる。
【００３６】
さらに、上記制御部６３は、カードＩ／Ｆ６６を介して、前記第２のメモリカード２０が装着可能なカードホルダ６７に接続されている。これにより、制御部６３は、カードホルダ６７に装着された第２のメモリカード２０と、カードＩ／Ｆ６６を介して情報伝送を行なうことができる。
【００３７】
また、上記制御部６３は、通信Ｉ／Ｆ６８を介して第１のＬＡＮ端子２１に接続されている。これにより、制御部６３は、第１のＬＡＮ端子２１に接続されたＬＡＮ対応のＨＤＤ２５と、通信Ｉ／Ｆ６８を介して情報伝送を行なうことができる。この場合、制御部６３は、ＤＨＣＰ（dynamic host configuration protocol）サーバ機能を有し、第１のＬＡＮ端子２１に接続されたＬＡＮ対応のＨＤＤ２５にＩＰ（internet protocol）アドレスを割り当てて制御している。
【００３８】
さらに、上記制御部６３は、通信Ｉ／Ｆ６９を介して第２のＬＡＮ端子２２に接続されている。これにより、制御部６３は、第２のＬＡＮ端子２２に接続された各機器（図１参照）と、通信Ｉ／Ｆ６９を介して情報伝送を行なうことができる。
【００３９】
また、上記制御部６３は、ＵＳＢ Ｉ／Ｆ７０を介して前記ＵＳＢ端子２３に接続されている。これにより、制御部６３は、ＵＳＢ端子２３に接続された各機器（図１参照）と、ＵＳＢ Ｉ／Ｆ７０を介して情報伝送を行なうことができる。
【００４０】
さらに、上記制御部６３は、ＩＥＥＥ１３９４ Ｉ／Ｆ７１を介してＩＥＥＥ１３９４端子２４に接続されている。これにより、制御部６３は、ＩＥＥＥ１３９４端子２４に接続された各機器（図１参照）と、ＩＥＥＥ１３９４ Ｉ／Ｆ７１を介して情報伝送を行なうことができる。
【００４１】
また、上記制御部６３は、調光制御部６３ｅを備えている。この調光制御部６３ｅは、詳細は後述するが、上記映像表示器１４が備えるバックライトに対して、それが照射する照明光の輝度を可変させて、いわゆる、調光制御を行なうように機能するものになっている。
【００４２】
図３は、上記映像表示器１４の一例を示している。すなわち、この映像表示器１４は、上記映像処理部６０から出力される映像信号に基づいて表示映像を形成する液晶表示パネル７２と、この液晶表示パネル７２に背面側から照明光を照射して映像表示を行なわせるバックライト７３とを備えている。
【００４３】
ここで、図３に示すように、液晶表示パネル７２には、映像信号を１水平ライン分ずつ切り替えて供給するための信号線ドライバ７６と、順次走査線駆動信号を供給するための走査線ドライバ７７とが接続されている。
【００４４】
これら信号線ドライバ７６及び走査線ドライバ７７は、それぞれ、コントローラ７８によってその動作が統括的に制御されている。すなわち、このコントローラ７８には、上記映像処理部６０から出力される映像信号が、入力端子７９を介して供給されている。そして、このコントローラ７８は、走査線ドライバ７７が順次走査線駆動信号を供給するタイミングと、信号線ドライバ７６が入力端子７９に供給された映像信号を１水平ライン分ずつ切り替えて供給するタイミングとを対応させるように制御している。
【００４５】
また、上記バックライト７３は、蛍光管や放電灯のような冷陰極管から近年では例えばＬＥＤ等で構成されている。そして、このバックライト７３は、バックライト駆動部８０から出力されるバックライト駆動信号が供給されることによって、点灯状態と消灯状態とに選択的に制御されることになる。
【００４６】
この場合、バックライト駆動部８０は、レベル比較器８１から出力されるＰＷＭ（pulse width modulation）信号に基づいて、バックライト７３に供給するためのバックライト駆動信号を生成している。
【００４７】
すなわち、このレベル比較器８１には、その正側（＋）入力端に、三角波発生部８２から出力される一定周波数の三角波信号が供給されている。また、このレベル比較器８１には、その負側（−）入力端に、上記制御部６３の調光制御部６３ｅから入力端子８３を介して入力される閾値レベルが供給されている。
【００４８】
今、レベル比較器８１の正側（＋）入力端に三角波信号が供給され、レベル比較器８１の負側（−）入力端に閾値レベルが供給されているとする。すると、レベル比較器８１からは、三角波信号のレベルが閾値レベル以上になったときにＨ（high）レベルとなり、三角波信号のレベルが閾値レベルを下まわっているときＬ（low）レベルとなるＰＷＭ信号が出力される。このＰＷＭ信号の周期は、液晶表示パネル７２のリフレッシュレートで例えば１２０Ｈｚである。
【００４９】
そして、このＰＷＭ信号が供給されたバックライト駆動部８０は、ＰＷＭ信号のＨレベル期間に所定のｐ−ｐ（peak to peak）レベルを有する交流（例えば５０〜１００ｋＨｚ程度）の駆動信号を発生するとともに、ＰＷＭ信号のＬレベル期間に０レベルとなるバックライト駆動信号を生成して、バックライト７３に出力している。
【００５０】
すると、バックライト７３は、駆動信号の供給されている期間に点灯状態となり、０レベルが供給されている期間に消灯状態となる。この場合、バックライト７３は、間欠的に点灯されていることになるが、人間の目には、その積分効果により連続して点灯されているように認識される。
【００５１】
このため、上記制御部６３の調光制御部６３ｅから出力される閾値レベルを可変することにより、ＰＷＭ信号のＨレベル期間とＬレベル期間との比を制御することができる。これにより、バックライト７３の点灯期間と消灯期間との比を変化させることができ、バックライトに対する調光制御を行なうことが可能になる。
【００５２】
ここで図４にバックライト駆動部８０、バックライト７３（ＬＥＤ）を中心とする回路の実施例（基本回路構成）を示す。大別すると，AC/DC Converter 111と同期駆動回路（部） 112とLED電流制御回路（部）113から構成される。AC/DC Converter 111の出力パルス 115を，LED 122に整流回路を介さずに直接接続しAC/DC Converter 111と同期させたLED 電流 Id 118をスイッチングFET 114で制御する。残りの構成要素は次の図５において関連付けて説明する。
【００５３】
図５に図４の要部の動作波形を示す。縦軸は各部の並びであり横軸は時間遷移を表している。まず出力パルス 115は例えば５０〜１００ｋＨｚ程度の周期である駆動信号Voとして発生されている。このときAC/DC Converter 111には、例えば商用の交流電源から図示せぬダイオードスタックや平滑コンデンサを経て直流の電力が供給されている。
【００５４】
駆動信号Voは同期駆動回路112の入力段にあるCR回路により微分され、駆動信号Voの立ち上がり時ａにおいて立ち上がるセットパルス 116となる。
このセットパルス 116はセット／リセット型フリップフロップSR_FPをセットし結果、ＰＷＭ信号がＨレベルになっているときには、VGS117信号をオンにする。
【００５５】
この結果LED電流制御回路113内のFET 114は導通してLED 電流 Id 118は増大する。すると抵抗123（例えば１Ω）により生じる電圧VFB121が基準電圧Vref120（例えば１V）を超えるタイミングｂ（例えば電流１Ａに到達）でComparator（比較器）によりリセットパルス119が生じる。このことにより、フリップフロップSR_FPは少し遅れたタイミングｃでリセットされる。
【００５６】
このリセットにより、VGS117信号はオフし、FET 114は遮断しLED
電流 Id 118は流れなくなり、電圧VFB121が落ちることによって、全体が駆動信号Voの立ち上がり時ａの前の状態に戻る。再び駆動信号Voの立ち上がり時ａが訪れる度にこれらのことを繰り返す（AC/DC Converter 111との同期である）。
【００５７】
（第２の実施形態）
本発明による第２の実施形態を図４及び図６を参照して説明する。第１の実施形態と共通する部分は説明を省略する。図６はこの実施形態の実施例を示す回路構成図である。
【００５８】
第１の実施形態では，LED 電流Idは不連続となっているが，電流維持部130として、コイル 131，ダイオード 132，コンデンサ 133 を付加することにより，LED電流Idに連続性（急に流れなくなることの防止）を持たせることができる。キャパシタンスであるコンデンサ 133に蓄えられた電荷がタイミングｃから、リアクタンスであるコイル131と共に例えば図４の破線部のような時定数を持たせて，ダイオード 132を通じて巡るように構成することができる。
【００５９】
このLED電流Idに連続性を持たせることは、第１の実施形態に比べ若干の部品の追加はあるがLEDの平均電流を増加することができ，LEDのピーク電流を抑制する効果等につながる。
【００６０】
以上、液晶テレビ等に採用するLED Driver 一体型電源におけるVA効果を述べた。AC/DC Converterの出力パルスで，直接LED電流をパルス駆動することで，整流回路，DC/DC Converter、A級定電流回路を削除可能にした。AC/DC Converterの出力パルスとLED電流のパルス駆動を同期させることと、LED 電流制御素子をLEDと直列に接続し，スッチング動作させることとによる。
【００６１】
即ち整流回路，DC/DC Converter，定電流回路（狭義のDriverを含む）の削除によるコストリダクションと電源効率の改善（LED電流制御方法の変更等で、DC/DC変換ロスや整流によるスイッチングロスを抑え、回路全体の効率も改善）の効果がある。また回路の簡素化による基板面積縮小も見込まれる。
【００６２】
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。
【符号の説明】
【００６３】
１１…デジタルテレビジョン放送受信装置、１２…キャビネット、１３…支持台、１４…映像表示器、１５…スピーカ、１６…操作部、１７…リモートコントローラ、１８…受光部、１９…第１のメモリカード、２０…第２のメモリカード、２１…第１のＬＡＮ端子、２２…第２のＬＡＮ端子、２３…ＵＳＢ端子、２４…ＩＥＥＥ１３９４端子、２５…ＨＤＤ、２６…ハブ、２７…ＨＤＤ、２８…ＰＣ、２９…ＤＶＤレコーダ、３０…アナログ伝送路、３１…ブロードバンドルータ、３２…ネットワーク、３３…ＰＣ、３４…携帯電話、３５…ハブ、３６…携帯電話、３７…デジタルカメラ、３８…カードリーダ／ライタ、３９…ＨＤＤ、４０…キーボード、４１…ＡＶ−ＨＤＤ、４２…Ｄ−ＶＨＳ、４３…アンテナ、４４…入力端子、４５…チューナ、４６…ＰＳＫ復調器、４７…ＴＳ復号器、４８…信号処理部、４９…アンテナ、５０…入力端子、５１…チューナ、５２…ＯＦＤＭ復調器、５３…ＴＳ復号器、５４…チューナ、５５…アナログ復調器、５６…グラフィック処理部、５７…音声処理部、５８ａ〜５８ｄ…入力端子、５９…ＯＳＤ信号生成部、６０…映像処理部、６１，６２…出力端子、６３…制御部、６３ａ…ＣＰＵ、６３ｂ…ＲＯＭ、６３ｃ…ＲＡＭ、６３ｄ…不揮発性メモリ、６３ｅ…調光制御部、６４…カードＩ／Ｆ、６５…カードホルダ、６６…カードＩ／Ｆ、６７…カードホルダ、６８…通信Ｉ／Ｆ、６９…通信Ｉ／Ｆ、７０…ＵＳＢ Ｉ／Ｆ、７１…ＩＥＥＥ１３９４ Ｉ／Ｆ、７２…液晶表示パネル、７３…バックライト、７４１〜７４ｎ…信号線、７５１〜７５ｍ…走査線、７６…信号線ドライバ、７７…走査線ドライバ、７８…コントローラ、７９…入力端子、８０…バックライト駆動部、８１…レベル比較器、８２…三角波発生部、８３，８４…入力端子。
【図１】
2014230033.tif 000003
【図２】
2014230033.tif 000004
【図３】
2014230033.tif 000005
【図４】
2014230033.tif 000006
【図５】
2014230033.tif 000007
【図６】
2014230033.tif 000008
【図７】
2014230033.tif 000009