(57)【要約】【課題】コンタクトホールとゲート電極との間の距離が十分にとられた半導体装置を提供する。【解決手段】層間絶縁膜ＩＩＦ上に形成されたハードマスクＨＭをマスクとしたエッチングにより、層間絶縁膜ＩＩＦに、ソース・ドレイン領域ＳＤＲ上に位置するコンタクトホールＣＨを形成する。ハードマスクＨＭを形成する工程前に、コンタクトホールＣＨが形成される箇所における層間絶縁膜ＩＩＦの厚さが計測される。計測された層間絶縁膜ＩＩＦの厚さの計測値に応じて、エッチングの条件を変更することにより、ハードマスクＨＭに形成される開口ＯＰ２の下端の径の大きさが変更される。【選択図】図４
2014096434.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記基板に形成され、かつ、平面視で前記ゲート電極の側方に形成された不純物拡散領域と、
前記ゲート電極および前記不純物拡散領域上に形成された層間絶縁膜と、
を含む半導体装置の前記層間絶縁膜上にマスク膜を形成する工程と、
前記マスク膜に、前記不純物拡散領域上に位置し、かつ、前記マスク膜を貫通する開口をエッチングにより形成する工程と、
平面視で前記開口内において、前記マスク膜をマスクとしたエッチングにより、前記不純物拡散領域上に位置し、かつ、前記マスク側から前記不純物拡散領域側に向かうにしたがって縮径するテーパ状の形状を有するコンタクトホールを前記層間絶縁膜に形成する工程と、
を備え、
前記マスク膜を形成する前記工程前に、前記コンタクトホールが形成される箇所における前記層間絶縁膜の厚さを計測する工程をさらに備え、
前記開口を形成する前記工程では、前記層間絶縁膜の厚さを計測する前記工程において計測された前記層間絶縁膜の厚さの計測値ｔｍｅｓに応じて、前記開口を形成する前記エッチングの条件を変更することにより、前記開口の下端の径の大きさが変更され、
前記コンタクトホールを形成する前記工程では、前記コンタクトホールのテーパ状の傾斜角が、前記層間絶縁膜の厚さによらず一定に形成される半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記マスク膜を形成する前記工程前に、前記層間絶縁膜は、予め定められた前記層間絶縁膜の厚さの設計値ｔｓｅｔにしたがって形成されており、
前記開口を形成する前記工程では、
前記計測値ｔｍｅｓが前記設計値ｔｓｅｔよりも小さい場合は、前記開口の下端の径の大きさが前記設計値ｔｓｅｔに予め関連付けられた前記開口の下端の径の大きさの設計値ｄｓｅｔよりも小さくなるように前記開口を形成する前記エッチングの条件を決定し、
前記計測値ｔｍｅｓが前記設計値ｔｓｅｔよりも大きい場合は、前記開口の下端の径の大きさが前記設計値ｄｓｅｔよりも大きくなるように前記開口を形成する前記エッチングの条件を決定する半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記開口を形成する前記工程では、前記コンタクトホールを形成する前記工程において前記層間絶縁膜の厚さおよび前記開口の下端の径の大きさがそれぞれ設計値ｔｓｅｔおよび前記設計値ｄｓｅｔである場合の前記コンタクトホールの下端の径の大きさと等しくなるように、前記開口の下端の径が変更される半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記開口を形成する前記エッチングは、ＣＦ４を用いたドライエッチングである半導体装置の製造方法。
【請求項５】
請求項２に記載の半導体装置の製造方法であって、
前記マスク膜を形成する前記工程後に、前記マスク膜上にレジスト膜を形成する工程と、
前記レジスト膜に、前記不純物拡散領域上に位置するパターン開口を形成する工程と、
をさらに備え、
前記開口を形成する工程では、平面視で前記パターン開口内において、前記レジスト膜をマスクとしてＣＦ４をエッチングガスとしたドライエッチングにより、前記開口が形成され、
前記パターン開口を形成する前記工程では、前記パターン開口の下端の径の大きさが、前記層間絶縁膜の厚さによらず一定に形成され、
前記開口を形成する前記工程前に、前記層間絶縁膜の厚さおよび前記開口の下端の径の大きさがそれぞれ前記設計値ｔｓｅｔおよび前記設計値ｄｓｅｔである場合における前記開口を形成する前記ドライエッチングの条件を、ドライエッチング基準条件として定め、
前記開口を形成する前記工程では、
前記計測値ｔｍｅｓが前記設計値ｔｓｅｔよりも小さい場合は、前記開口を形成する前記ドライエッチングの条件は、前記ドライエッチング基準条件に対して、ＣＦ４流量を減少させた条件であり、
前記計測値ｔｍｅｓが前記設計値ｔｓｅｔよりも大きい場合は、前記開口を形成する前記ドライエッチングの条件は、前記ドライエッチング基準条件に対して、ＣＦ４流量を増加させた条件である半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法であって、
前記層間絶縁膜の厚さを計測する前記工程では、Ｘ線を用いて前記層間絶縁膜の厚さが計測される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えばコンタクトを有する半導体装置の製造方法に適用可能な技術である。
【背景技術】
【０００２】
現在、半導体装置のコンタクトプラグを形成するためのコンタクトホールの形成およびコンタクトホールが形成される層間絶縁膜の形成に関して、様々な技術が提案されている。
【０００３】
特許文献１には、トランジスタ上に形成された層間絶縁膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって平坦化することが記載されている。特許文献１によれば、このように平坦化された層間絶縁膜にコンタクトプラグが形成される。
【０００４】
特許文献２には、ゲート上にゲート上部絶縁膜を形成することが記載されている。特許文献２によれば、ゲート上部絶縁膜上に第１の層間絶縁膜が形成される。当該第１の層間絶縁膜は、ＣＭＰにより平坦化される。このとき、ゲート上部絶縁膜がＣＭＰのストッパの機能を果たす。このようなＣＭＰ工程の後、ゲート上部絶縁膜上に、第２の層間絶縁膜が形成される。
【０００５】
特許文献３には、コンタクトホールを２段階で形成することが記載されている。特許文献３によれば、第１段階では、コンタクトホールが垂直に形成される。これに対して、第２段階ではコンタクトホールがテーパ状に形成される。結果、上部が垂直状に形成され、下部がテーパ状のコンタクトホールが形成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−２８４７０２号公報
【特許文献２】特開２００６−２３７０８２号公報
【特許文献３】特開２００６−９３５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者は、ゲート電極およびその側方に形成される不純物拡散領域上に形成される層間絶縁膜の厚さにばらつきが生じる場合、以下の問題があることを見出した。
【０００８】
このようなばらつきが生じると、層間絶縁膜のうち、不純物拡散領域上に位置する箇所が、薄くなることがある。このとき、不純物領域に接続するコンタクトを形成する際、コンタクトホールの上部の径の大きさによっては、コンタクトホールとゲート電極とが重なり、または、十分な距離を間にとることができない。
【０００９】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態による半導体装置の製造方法では、層間絶縁膜上に形成されたマスク膜をマスクとしたエッチングにより、層間絶縁膜に、不純物拡散領域上に位置するコンタクトホールを形成する。マスク膜を形成する工程前に、コンタクトホールが形成される箇所における層間絶縁膜の厚さが計測される。計測された層間絶縁膜の厚さの計測値に応じて、エッチングの条件を変更することにより、マスク膜に形成される開口の下端の径の大きさが変更される。
【発明の効果】
【００１１】
前記一実施の形態によれば、コンタクトホールとゲート電極との間の距離が十分にとられた半導体装置が提供される。
【図面の簡単な説明】
【００１２】
【図１】実施の形態における半導体装置を示す断面図である。
【図２】実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】実施の形態による効果を示す半導体装置の断面図である。
【図５】実施の形態による効果を示す半導体装置の断面図である。
【図６】ＣＦ４流量とハードマスクの下端の径の大きさとの関係を示すグラフである。
【発明を実施するための形態】
【００１３】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は、実施の形態にかかる製造方法で製造される半導体装置ＳＤを示す断面図である。図１に示すように、半導体装置ＳＤは、基板ＳＵＢと、ゲート絶縁膜ＧＩＦと、ゲート電極ＧＥと、ソース・ドレイン領域（不純物拡散領域）ＳＤＲと、層間絶縁膜ＩＩＦと、を備える。図１に示すように、ゲート絶縁膜ＧＩＦは、基板ＳＵＢ上に形成されている。ゲート電極ＧＥは、ゲート絶縁膜ＧＩＦ上に形成されている。ソース・ドレイン領域ＳＤＲは、基板ＳＵＢのうち、平面視でゲート電極ＧＥの側方に位置する領域に形成されている。層間絶縁膜ＩＩＦは、ゲート電極ＧＥおよびソース・ドレイン領域ＳＤＲ上に形成されている。基板ＳＵＢとしては、例えば、半導体基板（例えばシリコン基板）を用いることができる。ゲート絶縁膜ＧＩＦとしては、例えば、酸化シリコン膜または酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）を用いることができる。ゲート絶縁膜ＧＩＦが酸化シリコン膜である場合、ゲート電極ＧＥはポリシリコン膜により形成される。一方、ゲート絶縁膜ＧＩＦが高誘電率膜である場合、ゲート電極ＧＥは、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。
【００１５】
図１に示すように、半導体装置ＳＤは、さらに、シリサイド層ＳＬ１と、シリサイド層ＳＬ２と、サイドウォールＳＷと、ソース・ドレインエクステンション領域ＳＤＥＲと、素子分離膜ＥＩＦと、配線ＩＮＣと、コンタクトプラグＣＰと、を備える。シリサイド層ＳＬ１は、ゲート電極ＧＥ上に形成されている。シリサイド層ＳＬ２は、ソース・ドレイン領域ＳＤＲにおける基板ＳＵＢの表層に形成されている。サイドウォールＳＷは、ゲート絶縁膜ＧＩＦおよびゲート電極ＧＥの両側面に形成されている。ソース・ドレインエクステンション領域ＳＤＥＲは、サイドウォールＳＷ下における基板ＳＵＢ表面に形成されている。素子分離膜ＥＩＦは、ソース・ドレイン領域ＳＤＲを介してゲート電極ＧＥとは反対の側の基板ＳＵＢの表面に形成されている。配線ＩＮＣは、層間絶縁膜ＩＩＦ上に形成されている。コンタクトプラグＣＰは、シリサイド層ＳＬ２と配線ＩＮＣとを接続するように、層間絶縁膜ＩＩＦ内に形成されている。
【００１６】
次に、図２および図３を用いて、実施の形態における半導体装置ＳＤの製造方法について説明する。
【００１７】
層間絶縁膜ＩＩＦ上にハードマスク（マスク膜）ＨＭを形成する。次いで、ハードマスクＨＭに開口ＯＰ２をエッチングにより形成する。開口ＯＰ２は、ソース・ドレイン領域ＳＤＲ上に位置する。開口ＯＰ２は、ハードマスクＨＭを貫通する。次いで、コンタクトホールＣＨを層間絶縁膜ＩＩＦに形成する。コンタクトホールＣＨは、ハードマスクＨＭをマスクとしたエッチングにより形成される。コンタクトホールＣＨは、ソース・ドレイン領域ＳＤＲ上に位置する。コンタクトホールＣＨは、ハードマスクＨＭ側からソース・ドレイン領域ＳＤＲ側に向かうにしたがって縮径するテーパ状の形状を有する。実施の形態においては、ハードマスクＨＭを形成する工程前に、コンタクトホールＣＨが形成される箇所における層間絶縁膜ＩＩＦの厚さが計測される。開口ＯＰ２を形成する工程では、層間絶縁膜ＩＩＦの厚さを計測する工程で計測された層間絶縁膜ＩＩＦの厚さの計測値ｔｍｅｓに応じて、開口ＯＰ２を形成するエッチングの条件を変更することにより、開口ＯＰ２の下端の径の大きさが変更される。コンタクトホールＣＨを形成する工程では、コンタクトホールＣＨのテーパ状の傾斜角が、層間絶縁膜ＩＩＦの厚さによらず一定に形成される。
【００１８】
この結果、ハードマスクＨＭの開口ＯＰ２の下端の径の大きさは、層間絶縁膜ＩＩＦの厚さの計測値ｔｍｅｓに応じたものとなる。このため、層間絶縁膜ＩＩＦの厚さが薄くなっている箇所にコンタクトホールＣＨが形成されても、ハードマスクＨＭの下端の径の大きさは計測値ｔｍｅｓに応じたものとなる。これにより、コンタクトホールＣＨとゲート電極ＧＥとの間の距離を十分にとることができる。一方、層間絶縁膜ＩＩＦの厚さが厚くなっている箇所にコンタクトホールＣＨが形成されても、ハードマスクＨＭの下端の径の大きさは計測値ｔｍｅｓに応じたものとなる。これにより、コンタクトホールＣＨとソース・ドレイン領域ＳＤＲとの接触面積を十分にとることができる。
【００１９】
以下、実施の形態における半導体装置ＳＤの製造方法について詳細に説明する。
【００２０】
まず、基板ＳＵＢに素子分離膜ＥＩＦを形成する。これにより、素子形成領域が分離される。素子分離膜ＥＩＦの形成には、例えば、ＳＴＩ法またはＬＯＣＯＳ法を用いることができる。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜ＧＩＦおよびゲート電極ＧＥを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース・ドレインエクステンション領域ＳＤＥＲを形成する。次いで、ゲート電極ＧＥの側壁にサイドウォールＳＷを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース・ドレイン領域ＳＤＲを形成する。このようにして、基板ＳＵＢ上にＭＯＳトランジスタが形成される。次いで、ゲート電極ＧＥおよびソース・ドレイン領域ＳＤＲ上に、それぞれ、シリサイド層ＳＬ１およびＳＬ２を形成する。なお、ゲート電極ＧＥがポリシリコンにより形成される場合、ゲート電極ＧＥを形成する工程において、素子分離膜ＥＩＦ上にポリシリコン抵抗を形成してもよい。
【００２１】
次いで、ゲート電極ＧＥおよびソース・ドレイン領域ＳＤＲ上に層間絶縁膜ＩＩＦを形成する。層間絶縁膜ＩＩＦは、例えば、ＣＭＰにより、表面が平坦化される。結果、図２（ａ）に示す、表面が平坦化された絶縁膜ＩＩＦが得られる。平坦化された層間絶縁膜ＩＩＦの厚さについては、予め設計値ｔｓｅｔが定められている。平坦化工程で得られる層間絶縁膜ＩＩＦの厚さは、設計値ｔｓｅｔにしたがうことになる。しかし、層間絶縁膜ＩＩＦを形成する工程または層間絶縁膜ＩＩＦを平坦化する工程においては、層間絶縁膜ＩＩＦの厚さにばらつきが生じることがある。このようなばらつきが生じる場合、層間絶縁膜ＩＩＦには、設計値ｔｓｅｔよりも厚さが薄くなる部分または厚さが厚くなる部分が存在する。
【００２２】
層間絶縁膜ＩＩＦの表面の平坦化後、コンタクトホールＣＨが形成される箇所における層間絶縁膜ＩＩＦの厚さを計測する。計測された層間絶縁膜ＩＩＦの厚さの計測値は、計測値ｔｍｅｓとする。層間絶縁膜ＩＩＦの厚さの計測方法は、例えば、Ｘ線を用いるインラインでの計測方法を採用することができるが、半導体装置ＳＤに破壊・侵襲をもたらさない非破壊・非侵襲検査方法であれば、これに限られない。
【００２３】
次いで、図２（ｂ）に示すように、層間絶縁膜ＩＩＦ上にハードマスクＨＭ、反射防止膜ＡＲＦおよびフォトレジスト膜ＰＲＦを、この順で形成する。ハードマスクＨＭの材料としては、例えば、シリコン酸化膜を用いることができる。
【００２４】
次いで、フォトレジスト膜ＰＲＦを露光する。この露光により、図２（ｃ）に示すように、フォトレジスト膜ＰＲＦに、ソース・ドレイン領域ＳＤＲ上に位置する開口ＯＰ１が形成される。開口ＯＰ１の下端の径の大きさは、層間絶縁膜ＩＩＦの厚さによらず一定に形成される。
【００２５】
次いで、図３（ａ）に示すように、平面視で開口ＯＰ１内において、フォトレジスト膜ＰＲＦをマスクとしたエッチングにより、反射防止膜ＡＲＦおよびハードマスクＨＭに開口ＯＰ２を形成する。開口ＯＰ２は、反射防止膜ＡＲＦおよびハードマスクＨＭを貫通する。開口ＯＰ２は、ソース・ドレイン領域ＳＤＲ上に位置する。開口ＯＰ２の下端の径の大きさについては、予め設計値ｄｓｅｔが定められている。設計値ｄｓｅｔは、設計値ｔｓｅｔに予め関連付けられている。すなわち、層間絶縁膜ＩＩＦの実際の厚さおよび開口ＯＰ２の下端の径の実際の大きさが、それぞれ、設計値ｔｓｅｔおよび設計値ｄｓｅｔであれば、製造される半導体装置ＳＤにおけるコンタクトホールＣＨとゲート電極ＧＥとの距離は十分にとられ、かつ、コンタクトホールＣＨとソース・ドレイン領域ＳＤＲとの接触面積は十分にとられる。
【００２６】
開口ＯＰ２を形成するためのエッチングの条件は、層間絶縁膜ＩＩＦの厚さを計測する工程において計測された層間絶縁膜ＩＩＦの厚さの計測値ｔｍｅｓに応じて変更させる。具体的には、計測値ｔｍｅｓが設計値ｔｓｅｔよりも小さい場合は、開口ＯＰ２の下端の径の大きさが設計値ｄｓｅｔよりも小さくなるように開口ＯＰ２を形成するエッチングの条件を決定する。一方、計測値ｔｍｅｓが設計値ｔｓｅｔよりも大きい場合は、開口ＯＰ２の下端の径の大きさが設計値ｄｓｅｔよりも大きくなるように開口ＯＰ２を形成するエッチングの条件を決定する。このようにして、開口ＯＰ２の下端の大きさは、計測値ｔｍｅｓに応じて変更させることができる。開口ＯＰ２を形成するためのエッチングには、例えば、ＣＦ４をエッチングガスとしたドライエッチング（以下「ＣＦ４ドライエッチング」と記載する。）を用いることができる。
【００２７】
以上のように開口ＯＰ２を形成した後は、図３（ｂ）に示すように、フォトレジスト膜ＰＲＦを除去する。フォトレジスト膜ＰＲＦの除去には、ドライアッシングおよびウェットアッシングを用いることができる。
【００２８】
次いで、ハードマスクＨＭおよび反射防止膜ＡＲＦをマスクとしたエッチングにより、層間絶縁膜ＩＩＦにコンタクトホールＣＨを形成する。その後、反射防止膜ＡＲＦを除去する。図２（ｆ）は、反射防止膜ＡＲＦが除去された状態を示す。
【００２９】
ハードマスクＨＭをマスクしているために、図３（ｃ）に示すように、コンタクトホールＣＨの上端の径の大きさは、ハードマスクＨＭの下端の径の大きさに対応することとなる。コンタクトホールＣＨは、ソース・ドレイン領域ＳＤＲ（シリサイド層ＳＬ２）上に位置している。コンタクトホールＣＨは、上端（ハードマスクＨＭ側）から下端（シリサイド層ＳＬ２、ソース・ドレイン領域ＳＤＲ）側に向かうにしたがって縮径するテーパ状の形状を有する。コンタクトホールＣＨのテーパ状の傾斜角は、層間絶縁膜ＩＩＦの厚さによらず一定になるように形成されている。
【００３０】
次いで、ハードマスクＨＭを除去する。その後、コンタクトホールＣＨに金属を埋め込むように、層間絶縁膜ＩＩＦ上に金属膜（不図示）を堆積する。層間絶縁膜ＩＩＦ上に堆積された金属膜は、例えばＣＭＰにより、除去される。このように金属膜が除去されることで、コンタクトプラグＣＰが形成される。コンタクトプラグＣＰの形成後、配線ＩＮＣを形成するための金属膜（不図示）を層間絶縁膜ＩＩＦの表面に形成する。その後、パターニングにより、配線ＩＮＣを形成する。配線ＩＮＣは、コンタクトプラグＣＰを介してソース・ドレイン領域ＳＤＲと電気的に接続される。なお、配線ＩＮＣの形成方法は、上述したような方法に限られず、リフトオフまたはマスク蒸着により形成することもできる。以上によって、図１に示す半導体装置ＳＤを得る。
【００３１】
次に、図４（ａ）および（ｂ）ならびに図５（ａ）および（ｂ）を用いて、実施の形態の効果を説明する。図４（ａ）および（ｂ）ならびに図５（ａ）および（ｂ）それぞれに示す工程は、図３（ｃ）に示す工程に対応する。
【００３２】
図４（ａ）および（ｂ）は、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔと等しく形成された場合（実線で示されたハードマスクＨＭ、開口ＯＰ２およびコンタクトホールＣＨ）と、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔよりも薄く形成された場合（破線で示されたハードマスクＨＭ´、開口ＯＰ２´およびコンタクトホールＣＨ´）と、を示す。一方、図５（ａ）および（ｂ）は、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔと等しく形成された場合（実線で示されたハードマスクＨＭ、開口ＯＰ２およびコンタクトホールＣＨ）と、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔよりも厚く形成された場合（破線で示されたハードマスクＨＭ´、開口ＯＰ２´およびコンタクトホールＣＨ´）と、を示す。
【００３３】
図４（ａ）および（ｂ）ならびに図５（ａ）および（ｂ）において実線で表示されるハードマスクＨＭおよびコンタクトホールＣＨは、それぞれ、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔと等しい場合におけるハードマスクＨＭおよびコンタクトホールＣＨである。図４（ａ）および（ｂ）ならびに図５（ａ）および（ｂ）において実線で表示されるハードマスクＨＭの開口ＯＰ２の下端の大きさは、設計値ｄｓｅｔと等しい。一方、図４（ａ）および（ｂ）において破線で表示されるハードマスクＨＭ´およびコンタクトホールＣＨ´は、それぞれ、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔよりも薄い場合におけるハードマスクＨＭ´およびコンタクトホールＣＨ´である。他方、図５（ａ）および（ｂ）において破線で表示されるハードマスクＨＭ´およびコンタクトホールＣＨ´は、それぞれ、層間絶縁膜ＩＩＦの厚さが設計値ｔｓｅｔよりも厚い場合におけるハードマスクＨＭ´およびコンタクトホールＣＨ´である。図４（ａ）および（ｂ）ならびに図５（ａ）および（ｂ）それぞれにおいては、コンタクトホールＣＨおよびＣＨ´は、テーパ状の傾斜角が互いに同一になるように形成されている。図４（ａ）および（ｂ）ならびに図５（ａ）および（ｂ）それぞれにおいては、開口ＯＰ２およびＯＰ２´は、中心が互いに同一になるように形成されている。
【００３４】
図４（ａ）においては、計測値ｔｍｅｓは計測されていない。このため、ハードマスクＨＭの開口ＯＰ２の下端の径の大きさが計測値ｔｍｅｓに応じて変更されることはない。図４（ａ）においては、破線で表示されたハードマスクＨＭ´の開口ＯＰ２´の下端の大きさは、設計値ｄｓｅｔに等しい。このため、コンタクトホールＣＨ´の下端の径の大きさは、コンタクトホールＣＨの下端の径の大きさよりも大きい。よって、コンタクトホールＣＨ´とゲート電極ＧＥとの間の距離は、コンタクトホールＣＨとゲート電極ＧＥとの間の距離よりも短い。このようにコンタクトホールＣＨとゲート電極ＧＥとの間の距離が短いと、特に半導体装置ＳＤが微細構造からなるときは、コンタクトホールＣＨとゲート電極ＧＥとの間でリーク電流が発生しやすい。
【００３５】
一方、図４（ｂ）においては、層間絶縁膜ＩＩＦ上にハードマスクＨＭを形成する工程前に、計測値ｔｍｅｓが計測されている。そして、図４（ｂ）において破線で表示されたハードマスクＨＭ´の開口ＯＰ２´の下端の大きさは、計測値ｔｍｅｓに応じて決定されたものになっている。具体的には、開口ＯＰ２´の下端の大きさが設計値ｄｓｅｔよりも小さくなるように開口ＯＰ２´を形成するエッチングの条件が定められている。その結果、図４（ｂ）において破線で示されるコンタクトホールＣＨ´の下端の径の大きさは、図４（ｂ）において実線で示されるコンタクトホールＣＨの下端の径の大きさと等しくなっている。このようにして得られたコンタクトホールＣＨ´とゲート電極ＧＥとの間の距離は、コンタクトホールＣＨとゲート電極ＧＥとの間の距離と等しい。このため、コンタクトホールＣＨ´とゲート電極ＧＥとの間の距離を十分にとることができる。このようにコンタクトホールＣＨ´とゲート電極ＧＥとの間の距離を十分にとることができると、半導体装置ＳＤが微細構造からなる場合であっても、コンタクトホールＣＨとゲート電極ＧＥとの間でのリーク電流を防ぐことができる。
【００３６】
次に、図５（ａ）においては、計測値ｔｍｅｓは計測されていない。このため、ハードマスクＨＭの開口ＯＰ２の下端の径の大きさが計測値ｔｍｅｓに応じて変更されることはない。図５（ａ）においては、破線で表示されたハードマスクＨＭ´の開口ＯＰ２´の下端の大きさは、設計値ｄｓｅｔに等しい。このため、コンタクトホールＣＨ´の下端の径の大きさは、コンタクトホールＣＨの下端の径の大きさよりも小さい。よって、コンタクトホールＣＨ´とシリサイド層ＳＬ２（ソース・ドレイン領域ＳＤＲ）との接触面積は、コンタクトホールＣＨとシリサイド層ＳＬ２（ソース・ドレイン領域ＳＤＲ）との接触面積よりも小さい。
【００３７】
一方、図５（ｂ）においては、層間絶縁膜ＩＩＦ上にハードマスクＨＭを形成する工程前に、計測値ｔｍｅｓが計測されている。そして、図５（ｂ）において破線で表示されたハードマスクＨＭ´の開口ＯＰ２´の下端の大きさは、計測値ｔｍｅｓに応じて決定されたものになっている。具体的には、開口ＯＰ２´の下端の大きさが設計値ｄｓｅｔよりも大きくなるように開口ＯＰ２´を形成するエッチングの条件が定められている。その結果、図５（ｂ）において破線で示されるコンタクトホールＣＨ´の下端の径の大きさは、図５（ｂ）において実線で示されるコンタクトホールＣＨの下端の径の大きさと等しくなっている。このようにして得られたコンタクトホールＣＨ´とシリサイド層ＳＬ２（ソース・ドレイン領域ＳＤＲ）との接触面積は、コンタクトホールＣＨとシリサイド層ＳＬ２（ソース・ドレイン領域ＳＤＲ）との接触面積と等しい。このため、コンタクトホールＣＨ´とシリサイド層ＳＬ２（ソース・ドレイン領域ＳＤＲ）との接触面積を十分にとることができる。
【００３８】
（実施例）
本実施例では、ハードマスク（ハードマスクＨＭ）の開口（開口ＯＰ２）の下端の径の大きさを制御する方法を示す。本実施例では、ハードマスクの開口の下端の径の大きさの制御には、ＣＦ４ドライエッチングを用いる。ＣＦ４ドライエッチングの標準条件は以下のとおりである。
ＴＯＰ  Ｐｏｗｅｒ：１５００Ｗ
Ｂｏｔｔｏｍ  Ｐｏｗｅｒ：４５０Ｗ
圧力：５０ｍＴ
ＣＦ４流量：３００ｓｃｃｍ
【００３９】
ＣＦ４ドライエッチングにより形成されるハードマスクの開口は、上端から下端に向かうにしたがって縮径するテーパ状の形状を有する。
【００４０】
ＣＦ４ドライエッチングでは、標準条件に対してＣＦ４流量のみを変化させることで、開口ＯＰ２のテーパ状の傾斜角を制御することができる。すなわち、ハードマスク上に形成されるフォトレジスト膜（フォトレジスト膜ＰＲＦ）の開口（開口ＯＰ１）の径の大きさを一定とすれば、ＣＦ４ドライエッチングでは、標準条件に対してＣＦ４流量のみを変化させることで、ハードマスクの開口の下端の径の大きさを調整することができる。
【００４１】
図６を参照して、本実施例におけるハードマスクの開口の下端の径の大きさの制御について説明する。図６は、ＣＦ４ドライエッチングにおけるＣＦ４流量とハードマスクの下端の径の大きさとの関係を表すグラフである。図６に表される関係では、フォトレジスト膜がハードマスク上に形成されている。図６に表される関係では、フォトレジスト膜の開口の下端の径の大きさは、ＣＦ４流量によらず一定である。
【００４２】
ＣＦ４ドライエッチングによれば、ＣＦ４流量を変化させることで、ハードマスクの開口のテーパの傾斜角を変更することができる。結果、図６に示すように、標準条件（ＣＦ４流量：３００ｓｃｃｍ）に対して、ＣＦ４流量を±１００ｓｃｃｍ変化させることでハードマスクの下端の径の大きさを約±５ｎｍ変化させることができる。
【００４３】
以上に示した制御方法を利用すれば、ＣＦ４ドライエッチングを用いて、ハードマスクＨＭの開口ＯＰ２の下端の径の大きさを以下のように調節することができる。開口ＯＰ２を形成する工程前に、層間絶縁膜ＩＩＦの厚さおよび開口ＯＰ２の下端の径の大きさがそれぞれ設計値ｔｓｅｔおよびｄｓｅｔである場合におけるＣＦ４ドライエッチングの条件をドライエッチング基準条件として定める。フォトレジスト膜ＰＲＦの開口ＯＰ１の下端の径の大きさは、層間絶縁膜ＩＩＦの厚さによらず一定に形成されている。計測値ｔｍｅｓが設計値ｔｓｅｔよりも小さい場合は、開口ＯＰ２を形成する工程では、ドライエッチング基準条件に対してＣＦ４流量を減少させる。このとき形成される開口ＯＰ２の下端の径の大きさは、ドライエッチング基準条件で形成される開口ＯＰ２の下端の径の大きさよりも小さい。結果、形成されるコンタクトホールＣＨは、ゲート電極ＧＥとの間の距離を十分にとることができる。一方、計測値ｔｍｅｓが設計値ｔｓｅｔよりも大きい場合は、開口ＯＰ２を形成する工程では、ドライエッチング基準条件に対してＣＦ４流量を増加させる。このとき形成される開口ＯＰ２の下端の径の大きさは、ドライエッチング基準条件で形成される開口ＯＰ２の下端の径の大きさよりも大きい。結果、形成されるコンタクトホールＣＨは、シリサイド層ＳＬ２（ソース・ドレイン領域ＳＤＲ）との間の接触面積を十分にとることができる。
【００４４】
ＣＦ４ドライエッチングにおいては、以上のように、ＣＦ４流量を変化させることで、開口ＯＰ２の下端の大きさを、計測値ｔｍｅｓに応じたものにさせることができる。
【００４５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４６】
ＳＤ      半導体装置
ＳＵＢ    基板
ＧＥ      ゲート電極
ＧＩＦ    ゲート絶縁膜
ＳＤＲ    ソース・ドレイン領域
ＩＩＦ    層間絶縁膜
ＳＬ１    シリサイド層
ＳＬ２    シリサイド層
ＳＷ      サイドウォール
ＳＤＥＲ  ソース・ドレインエクステンション領域
ＥＩＦ    素子分離膜
ＩＮＣ    配線
ＣＰ      コンタクトプラグ
ＨＭ      ハードマスク
ＨＭ´    ハードマスク
ＡＲＦ    反射防止膜
ＰＲＦ    フォトレジスト膜
ＯＰ１    開口
ＯＰ２    開口
ＯＰ２´  開口
ＣＨ      コンタクトホール
ＣＨ´    コンタクトホール
【図１】
2014096434.tif 000003
【図２】
2014096434.tif 000004
【図３】
2014096434.tif 000005
【図４】
2014096434.tif 000006
【図５】
2014096434.tif 000007
【図６】
2014096434.tif 000008