(57)【要約】【課題】電力変換効率を向上させることができる電源装置を提供する。【解決手段】ＤＣ−ＤＣコンバータ１は、コイルＬ１と、コイルＬ１の第１端子と入力端子Ｐｉとの間に設けられたスイッチ回路ＳＷ１と、コイルＬ１の第１端子とグランドＧＮＤとの間に設けられたスイッチ回路ＳＷ２と、コイルＬ１の第１端子と出力端子Ｐｏ２との間に設けられたスイッチ回路ＳＷ３とを有する。コイルＬ１の第２端子は出力端子Ｐｏ１に接続されている。また、ＤＣ−ＤＣコンバータ１は、スイッチ回路ＳＷ１をオンしスイッチ回路ＳＷ２，ＳＷ３をオフする第１の期間と、スイッチ回路ＳＷ３をオンしスイッチ回路ＳＷ１，ＳＷ２をオフする第２の期間と、スイッチ回路ＳＷ２をオンしスイッチ回路ＳＷ１，ＳＷ３をオフする第３の期間とを制御する制御部１１を有する。【選択図】図１
2014230440.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と、入力電圧よりも低い第１出力電圧が出力される第１出力端子と接続される第２端子とを有するコイルと、
前記コイルの第１端子と、前記入力電圧が供給される入力端子との間に設けられた第１スイッチ回路と、
前記コイルの第１端子と、前記入力電圧よりも低電位の電源線との間に設けられた第２スイッチ回路と、
前記コイルの第１端子と、前記入力電圧を反転した第２出力電圧が出力される第２出力端子との間に設けられた第３スイッチ回路と、
前記第１出力電圧に基づいて第１制御信号を生成し、前記第２出力電圧に基づいて第２制御信号を生成する制御部と、を有し、
前記制御部は、前記第１制御信号と前記第２制御信号に基づいて、前記第１スイッチ回路と前記第２スイッチ回路と前記第３スイッチ回路とをオン・オフ制御することを特徴とする電源装置。
【請求項２】
前記制御部は、
第１周期を有する周期信号を生成する発振器を有し、
前記第１スイッチ回路をオンし前記第２スイッチ回路及び前記第３スイッチ回路をオフする第１の期間と、前記第３スイッチ回路をオンし前記第１スイッチ回路及び前記第２スイッチ回路をオフする第２の期間と、前記第２スイッチ回路をオンし前記第１スイッチ回路及び前記第３スイッチ回路をオフする第３の期間とを、前記第１制御信号と前記第２制御信号に基づいて、前記周期信号の１周期内で連続制御することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御部は、前記コイルの接続期間を、前記第１の期間、前記第２の期間及び前記第３の期間の順番で変更するように、前記第１スイッチ回路と前記第２スイッチ回路と前記第３スイッチ回路とをオン・オフ制御することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記コイルと、前記第２スイッチ回路との間には、アノードが前記コイルの第１端子に接続され、カソードが前記第２スイッチ回路に接続されたダイオードが形成されていることを特徴とする請求項１〜３のいずれか１つに記載の電源装置。
【請求項５】
前記コイルと前記第２スイッチ回路との間にはＭＯＳトランジスタが設けられ、
前記ダイオードは、前記ＭＯＳトランジスタの寄生ダイオードであることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記第１制御信号の一周期内で前記第３スイッチ回路がオンしないことを検出したときに、前記ＭＯＳトランジスタをオンする検出信号を生成する検出回路を有することを特徴とする請求項５に記載の電源装置。
【請求項７】
第１端子と入力電圧よりも低い第１出力電圧が出力される第１出力端子と接続される第２端子とを有するコイルと、前記コイルの第１端子と、前記入力電圧が供給される入力端子との間に設けられた第１スイッチ回路と、前記コイルの第１端子と、前記入力電圧よりも低電位の電源線との間に設けられた第２スイッチ回路と、前記コイルの第１端子と、前記入力電圧を反転した第２出力電圧が出力される第２出力端子との間に設けられた第３スイッチ回路と、を有する電源を制御する制御回路であって、
前記第１出力電圧に基づいて第１制御信号を生成し、前記第２出力電圧に基づいて第２制御信号を生成し、前記第１制御信号と前記第２制御信号に基づいて、前記第１スイッチ回路と前記第２スイッチ回路と前記第３スイッチ回路とをオン・オフ制御することを特徴とする制御回路。
【請求項８】
第１端子と入力電圧よりも低い第１出力電圧が出力される第１出力端子と接続される第２端子とを有するコイルと、前記コイルの第１端子と、前記入力電圧が供給される入力端子との間に設けられた第１スイッチ回路と、前記コイルの第１端子と、前記入力電圧よりも低電位の電源線との間に設けられた第２スイッチ回路と、前記コイルの第１端子と、前記入力電圧を反転した第２出力電圧が出力される第２出力端子との間に設けられた第３スイッチ回路と、を有する電源を制御する制御方法であって、
前記第１出力電圧に基づいて第１制御信号を生成し、
前記第２出力電圧に基づいて第２制御信号を生成し、
前記第１制御信号と前記第２制御信号に基づいて、前記第１スイッチ回路と前記第２スイッチ回路と前記第３スイッチ回路とをオン・オフ制御することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、制御回路及び制御方法に関するものである。
【背景技術】
【０００２】
パーソナルコンピュータ、携帯電話等の電子機器は、信号処理を行う内部回路に駆動電圧を供給するスイッチング電源回路（ＤＣ−ＤＣコンバータ）を内蔵している。スイッチング電源回路は、例えばＡＣアダプタやバッテリから供給される直流電圧を、内部回路の動作に適した駆動電圧に変換する。例えばスイッチング電源回路は、主スイッチをオン・オフ制御して直流入力電圧を昇圧・降圧して直流出力電圧を生成するとともに、負荷に供給する上記直流出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。
【０００３】
ところで、近年、ノート型パーソナルコンピュータや携帯電話等の携帯型電子機器の普及に伴って、上記スイッチング電源回路に対する小型化の要求が高まっている。そこで、このような要求に応えるべく、１つのインダクタ（コイル）で複数の出力を得ることができる単一インダクタ多出力型（Single Inductor Multiple Output：ＳＩＭＯ）ＤＣ−ＤＣコンバータが提案されている（例えば、特許文献１参照）。例えば、リーク電流の低減のためにＭＯＳトランジスタのバックゲート用の電源を必要とする電源では、１つのコイルで降圧出力と反転出力を得ることができる単一インダクタ多出力型ＤＣ−ＤＣコンバータを利用することが検討されている。この種のＤＣ−ＤＣコンバータを利用できれば、複数の出力で単一のコイルが共用されるため、出力数の増加に伴う部品点数の増加及び回路面積の増大を抑えることができる。
【０００４】
図１０は、１つのコイルで降圧出力と反転出力を得ることのできる単一インダクタ多出力型ＤＣ−ＤＣコンバータ１００の出力部の一例を示している。
スイッチ回路ＳＷ１１は、入力電圧Ｖｉｎが供給される入力端子Ｐｉと接続される第１端子と、コイルＬ１１の第１端子と接続される第２端子とを有している。これらスイッチ回路ＳＷ１１とコイルＬ１１とが接続されるノードＮ１１には、ダイオードＤ１１のカソードが接続されている。このダイオードＤ１１のアノードは、入力電圧Ｖｉｎを反転した出力電圧Ｖｏｕｔ２が生成される出力端子Ｐｏ１２に接続されている。また、上記ノードＮ１１にはダイオードＤ１２のカソードが接続され、そのダイオードＤ１２のアノードがスイッチ回路ＳＷ１２の第１端子に接続されている。このスイッチ回路ＳＷ１２の第２端子はグランドＧＮＤに接続されている。一方、コイルＬ１１の第２端子にはスイッチ回路ＳＷ１３の第１端子が接続され、そのスイッチ回路ＳＷ１３の第２端子がグランドＧＮＤに接続されている。また、コイルＬ１１の第２端子にはダイオードＤ１３のアノードが接続されている。このダイオードＤ１３のカソードは、入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔ１が生成される出力端子Ｐｏ１１に接続されている。そして、出力端子Ｐｏ１１から、コンデンサＣ１１の両端電圧である出力電圧Ｖｏｕｔ１及び出力電流Ｉｏｕｔ１が負荷２Ａに供給される。また、上記出力端子Ｐｏ１２から、コンデンサＣ１２の両端電圧である出力電圧Ｖｏｕｔ２及び出力電流Ｉｏｕｔ２が負荷３Ａに供給される。
【０００５】
このようなＤＣ−ＤＣコンバータ１００は、昇降圧モードと反転モードとを切り替えるスイッチ回路ＳＷ１２がオン状態のときに、スイッチ回路ＳＷ１１，ＳＷ１３がオン・オフ制御されることにより昇降圧コンバータとして動作する。一方、ＤＣ−ＤＣコンバータ１００は、スイッチ回路ＳＷ１２がオフ状態のときに、スイッチ回路ＳＷ１１，ＳＷ１３がオン・オフ制御されることにより反転コンバータとして動作する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３１９６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上記ＤＣ−ＤＣコンバータ１００では、コイルＬ１１の第２端子（出力側端子）に接続されたスイッチ回路ＳＷ１３のオン抵抗やダイオードＤ１３によって損失が生じるため、電力変換効率が劣化する。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、第１端子と、入力電圧よりも低い第１出力電圧が出力される第１出力端子と接続される第２端子とを有するコイルと、前記コイルの第１端子と、前記入力電圧が供給される入力端子との間に設けられた第１スイッチ回路と、前記コイルの第１端子と、前記入力電圧よりも低電位の電源線との間に設けられた第２スイッチ回路と、前記コイルの第１端子と、前記入力電圧を反転した第２出力電圧が出力される第２出力端子との間に設けられた第３スイッチ回路と、前記第１出力電圧に基づいて第１制御信号を生成し、前記第２出力電圧に基づいて第２制御信号を生成する制御部と、を有し、前記制御部は、前記第１制御信号と前記第２制御信号に基づいて、前記第１スイッチ回路と前記第２スイッチ回路と前記第３スイッチ回路とをオン・オフ制御する。
【発明の効果】
【０００９】
本発明の一観点によれば、電力変換効率を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態のＤＣ−ＤＣコンバータを示す回路図。
【図２】第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。
【図３】（ａ）〜（ｃ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。
【図４】（ａ）、（ｂ）は、第１実施形態のＤＣ−ＤＣコンバータの動作を示す波形図。
【図５】第２実施形態のＤＣ−ＤＣコンバータを示すブロック回路図。
【図６】検出回路の内部構成例を示す回路図。
【図７】第２実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。
【図８】第２実施形態のＤＣ−ＤＣコンバータの動作を示す説明図。
【図９】検出回路の動作を示す波形図。
【図１０】従来のＤＣ−ＤＣコンバータの出力部を示すブロック回路図。
【発明を実施するための形態】
【００１１】
（第１実施形態）
以下、図１〜図４に従って第１実施形態を説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、１つのインダクタ（コイル）Ｌ１で多数の出力電圧Ｖｏ１，Ｖｏ２を生成する単一インダクタ多出力型ＤＣ−ＤＣコンバータである。また、ＤＣ−ＤＣコンバータ１は、入力端子Ｐｉに供給される入力電圧Ｖｉｎに基づいて、その入力電圧Ｖｉｎよりも低い出力電圧Ｖｏ１と、入力電圧Ｖｉｎの反転電圧である出力電圧Ｖｏ２とを生成するＤＣ−ＤＣコンバータである。すなわち、出力電圧Ｖｏ１は降圧出力であり、出力電圧Ｖｏ２は反転出力である。出力電圧Ｖｏ１は、出力端子Ｐｏ１に接続される負荷２に供給され、出力電圧Ｖｏ２は、出力端子Ｐｏ２に接続される負荷３に供給される。なお、負荷２，３は、入力電圧Ｖｉｎよりも低い電位の電源線（ここでは、グランドＧＮＤ）に接続されている。ここで、負荷２，３の例としては、携帯型電子機器（パーソナルコンピュータ、携帯電話、ゲーム機器、デジタルカメラ等）及びその他の電子機器の内部回路や、ノート型のパーソナルコンピュータに内蔵されているリチウム電池等の充電池などが挙げられる。本例における入力電圧Ｖｉｎ、グランドＧＮＤ電位及び出力電圧Ｖｏ１，Ｖｏ２の大小関係は、Ｖｏ２＜ＧＮＤ＜Ｖｏ１＜Ｖｉｎとなる。
【００１２】
ＤＣ−ＤＣコンバータ１は、スイッチ回路群１０と、コイルＬ１と、コンデンサＣ１と、コンデンサＣ２とを含む出力部と、その出力部を制御する制御部１１とを有している。
スイッチ回路群１０は、３つのスイッチ回路ＳＷ１，ＳＷ２，ＳＷ３を有している。例えばスイッチ回路ＳＷ１はＰチャネルＭＯＳトランジスタであり、スイッチ回路ＳＷ２，ＳＷ３はＮチャネルＭＯＳトランジスタである。
【００１３】
スイッチ回路ＳＷ１の第１端子（例えば、ソース端子）は、入力電圧Ｖｉｎの供給される入力端子Ｐｉに接続されている。スイッチ回路ＳＷ１の第２端子（例えば、ドレイン端子）はスイッチ回路ＳＷ２の第１端子（例えば、ドレイン端子）に接続され、そのスイッチ回路ＳＷ２の第２端子（例えば、ソース端子）はグランドＧＮＤに接続されている。
【００１４】
スイッチ回路ＳＷ１とスイッチ回路ＳＷ２との間のノードＮ１は、スイッチ回路ＳＷ３の第１端子（例えば、ドレイン端子）に接続されている。スイッチ回路ＳＷ３の第２端子（例えば、ソース端子）は出力端子Ｐｏ２に接続されている。この出力端子Ｐｏ２はコンデンサＣ２の第１端子に接続され、そのコンデンサＣ２の第２端子はグランドＧＮＤに接続されている。そして、出力端子Ｐｏ２からコンデンサＣ２の両端電圧である出力電圧Ｖｏ２が負荷３に供給される。なお、コンデンサＣ２は、出力電圧Ｖｏ２を平滑化する平滑化回路に含まれる。
【００１５】
スイッチ回路ＳＷ１の第２端子及びスイッチ回路ＳＷ２，ＳＷ３の第１端子が接続される上記ノードＮ１はコイルＬ１の第１端子に接続されている。コイルＬ１の第２端子は出力端子Ｐｏ１に接続されている。この出力端子Ｐｏ１はコンデンサＣ１の第１端子に接続され、そのコンデンサＣ１の第２端子はグランドＧＮＤに接続されている。そして、出力端子Ｐｏ１からコンデンサＣ１の両端電圧である出力電圧Ｖｏ１が負荷２に供給される。なお、コンデンサＣ１は、出力電圧Ｖｏ１を平滑化する平滑化回路に含まれる。
【００１６】
スイッチ回路ＳＷ１の制御端子（例えば、ゲート端子）には、制御部１１から制御信号ＳＧ１が供給される。スイッチ回路ＳＷ２の制御端子（例えば、ゲート端子）には、制御部１１から制御信号ＳＧ２が供給される。スイッチ回路ＳＷ３の制御端子（例えば、ゲート端子）には、制御部１１から制御信号ＳＧ３が供給される。スイッチ回路ＳＷ１，ＳＷ２，ＳＷ３は、制御信号ＳＧ１，ＳＧ２，ＳＧ３にそれぞれ応答してオン・オフする。そして、スイッチ回路ＳＷ１又はスイッチ回路ＳＷ２とコイルＬ１を介して出力端子Ｐｏ１から出力電圧Ｖｏ１及び出力電流Ｉｏ１が出力され、スイッチ回路ＳＷ３を介して出力端子Ｐｏ２から出力電圧Ｖｏ２及び出力電流Ｉｏ２が出力される。これら出力端子Ｐｏ１，Ｐｏ２は、制御部１１に接続されている。
【００１７】
制御部１１は、第１制御部２０と、第２制御部３０と、発振器４０と、ロジック回路５０と、駆動回路６０とを有している。
第１制御部２０には、出力端子Ｐｏ１が接続されており、その出力端子Ｐｏ１に生成される出力電圧Ｖｏ１が供給される。第１制御部２０は、出力電圧Ｖｏ１に基づいて、ＰＷＭ信号Ｓ２を生成する。第１制御部２０は、出力電圧Ｖｏ１を目標値に近づけるように、スイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御するＰＷＭ信号Ｓ２を生成する。例えば、第１制御部２０は、出力電圧Ｖｏ１に基づいて、負荷２に所望の電力が供給されるように、スイッチ回路ＳＷ１のオン時間を調整する。具体的には、第１制御部２０は、周波数（周期）が一定で、負荷２へ供給する電力に応じてパルス幅が変動するＰＷＭ信号Ｓ２を生成する。
【００１８】
第１制御部２０は、帰還電圧生成回路２１と、誤差増幅回路２２と、ＰＷＭ比較回路２３とを有している。
帰還電圧生成回路２１は、出力電圧Ｖｏ１に応じた帰還電圧ＶＦＢ１を生成する。この帰還電圧生成回路２１は、抵抗Ｒ１，Ｒ２を有している。具体的には、出力端子Ｐｏ１が抵抗Ｒ１の第１端子に接続され、その抵抗Ｒ１の第２端子が抵抗Ｒ２の第１端子に接続されている。また、抵抗Ｒ２の第２端子がグランドＧＮＤに接続されている。そして、これら抵抗Ｒ１，Ｒ２間のノードＮ２が誤差増幅回路２２の反転入力端子に接続されている。ここで、抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏ１を分圧した帰還電圧ＶＦＢ１をノードＮ２に生成する。この帰還電圧ＶＦＢ１の値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏ１とグランドＧＮＤとの電位差に対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏ１に比例した帰還電圧ＶＦＢ１を生成することになる。そして、この帰還電圧ＶＦＢ１が誤差増幅回路２２の反転入力端子に供給される。
【００１９】
誤差増幅回路２２の非反転入力端子には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。この誤差増幅回路２２は、帰還電圧ＶＦＢ１と基準電圧Ｖｒとを比較し、両電圧の差電圧を増幅した誤差信号Ｓ１をＰＷＭ比較回路２３に出力する。
【００２０】
ＰＷＭ比較回路２３の非反転入力端子には、誤差増幅回路２２から誤差信号Ｓ１が供給される。ＰＷＭ比較回路２３の反転入力端子には、発振器４０から所定の周期Ｔ（第１周期）を有する周期信号ＣＫが供給される。この周期信号ＣＫは、例えば鋸歯状波信号（基準値から所定の立ち上がり特性で上昇し、リセットにより基準値に急速低下する鋸歯状波形の信号）である。
【００２１】
ＰＷＭ比較回路２３は、誤差信号Ｓ１と周期信号ＣＫとを比較する。そして、ＰＷＭ比較回路２３は、誤差信号Ｓ１よりも周期信号ＣＫのレベルが高くなるときにはＬレベル（例えば、グランドＧＮＤレベル）のＰＷＭ信号Ｓ２を生成し、誤差信号Ｓ１よりも周期信号ＣＫのレベルが低くなるときにはＨレベル（例えば、入力電圧Ｖｉｎレベル）のＰＷＭ信号Ｓ２を生成する。このＰＷＭ信号Ｓ２は、上記周期Ｔと同一の周期を有する。そして、ＰＷＭ信号Ｓ２は、ロジック回路５０に供給される。
【００２２】
第２制御部３０には、出力端子Ｐｏ２が接続されており、その出力端子Ｐｏ２に生成される出力電圧Ｖｏ２が供給される。第２制御部３０は、出力電圧Ｖｏ２に基づいて、ＰＷＭ信号Ｓ４を生成する。第２制御部３０は、出力電圧Ｖｏ２を目標値に近づけるように、スイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御するＰＷＭ信号Ｓ４を生成する。例えば、第２制御部３０は、出力電圧Ｖｏ２に基づいて、負荷３に所望の電力が供給されるように、スイッチ回路ＳＷ３のオン時間を調整する。具体的には、第２制御部３０は、周波数（周期）が一定で、負荷３へ供給する電力に応じてパルス幅が変動するＰＷＭ信号Ｓ４を生成する。
【００２３】
第２制御部３０は、帰還電圧生成回路３１と、誤差増幅回路３２と、ＰＷＭ比較回路３３とを有している。
帰還電圧生成回路３１は、出力電圧Ｖｏ２に応じた帰還電圧ＶＦＢ２を生成する。この帰還電圧生成回路３１は、抵抗Ｒ３，Ｒ４を有している。具体的には、出力端子Ｐｏ２が抵抗Ｒ３の第１端子に接続され、その抵抗Ｒ３の第２端子が抵抗Ｒ４の第１端子に接続されている。また、抵抗Ｒ４の第２端子が基準電源Ｅ１のプラス側端子に接続されている。そして、これら抵抗Ｒ３，Ｒ４間のノードＮ３が誤差増幅回路３２の反転入力端子に接続されている。ここで、抵抗Ｒ３，Ｒ４は、それぞれの抵抗値に応じて、出力電圧Ｖｏ２を分圧した帰還電圧ＶＦＢ２をノードＮ３に生成する。この帰還電圧ＶＦＢ２の値は、抵抗Ｒ３，Ｒ４の抵抗値の比と、出力電圧Ｖｏ２と基準電源Ｅ１にて生成される基準電圧Ｖｒとの電位差に対応する。そして、この帰還電圧ＶＦＢ２が誤差増幅回路２２の非反転入力端子に供給される。
【００２４】
誤差増幅回路３２の非反転入力端子には、グランドＧＮＤが接続されている。この誤差増幅回路３２は、帰還電圧ＶＦＢ２とグランド電位とを比較し、両電圧の差電圧を増幅した誤差信号Ｓ３をＰＷＭ比較回路３３に出力する。
【００２５】
ＰＷＭ比較回路３３の非反転入力端子には、誤差増幅回路３２から誤差信号Ｓ３が供給される。ＰＷＭ比較回路３３の反転入力端子には、発振器４０から周期信号ＣＫが供給される。
【００２６】
ＰＷＭ比較回路３３は、誤差信号Ｓ３と周期信号ＣＫとを比較する。そして、ＰＷＭ比較回路３３は、誤差信号Ｓ３よりも周期信号ＣＫのレベルが高くなるときにはＬレベルのＰＷＭ信号Ｓ４を生成し、誤差信号Ｓ３よりも周期信号ＣＫのレベルが低くなるときにはＨレベルのＰＷＭ信号Ｓ４を生成する。このＰＷＭ信号Ｓ４は、ＰＷＭ信号Ｓ２と同一の周期（周波数）を有する。すなわち、ＰＷＭ信号Ｓ４は、上記周期Ｔと同一の周期を有する。さらに、ＰＷＭ信号Ｓ４は、ＰＷＭ信号Ｓ２に同期した信号である。そして、ＰＷＭ信号Ｓ４は、ロジック回路５０に供給される。
【００２７】
ロジック回路５０は、インバータ回路５１，５２と、ノア回路５３，５４とを有している。また、駆動回路６０は、オア回路６１と、インバータ回路６２，６３と、アンド回路６４，６５と、ドライバ回路６６〜６８とを有している。なお、オア回路６１と、インバータ回路６２，６３と、アンド回路６４，６５とは、貫通防止回路（Anti-shoot through：ＡＳＴ）として機能する。
【００２８】
ＰＷＭ信号Ｓ２は、インバータ回路５１とノア回路５３，５４とに供給される。インバータ回路５１は、ＰＷＭ信号Ｓ２を論理反転した出力信号Ｓ５を駆動回路６０内のオア回路６１に出力する。ノア回路５３は、ＰＷＭ信号Ｓ２とＰＷＭ信号Ｓ４とを否定論理和演算した結果を持つ出力信号Ｓ６を駆動回路６０内のアンド回路６４に出力する。
【００２９】
インバータ回路５２は、ＰＷＭ信号Ｓ４を論理反転した出力信号をノア回路５４に出力する。ノア回路５４は、ＰＷＭ信号Ｓ２とインバータ回路５２の出力信号とを否定論理和演算した結果を持つ出力信号Ｓ７を駆動回路６０内のアンド回路６５に出力する。
【００３０】
このようなロジック回路５０では、ＨレベルのＰＷＭ信号Ｓ２に応答して、ＰＷＭ信号Ｓ４の信号レベルに関わらず、Ｌレベルの出力信号Ｓ５〜Ｓ７が生成される。また、ロジック回路５０では、ＬレベルのＰＷＭ信号Ｓ２が入力されると、そのＰＷＭ信号Ｓ２に応答してＨレベルの出力信号Ｓ５が生成されるとともに、ＰＷＭ信号Ｓ４の反転レベルとなる出力信号Ｓ６が生成され、ＰＷＭ信号Ｓ４と同等の信号レベルとなる出力信号Ｓ７が生成される。例えば、ＬレベルのＰＷＭ信号Ｓ２が入力されるロジック回路５０では、ＨレベルのＰＷＭ信号Ｓ４に応答してＬレベルの出力信号Ｓ６及びＨレベルの出力信号Ｓ７が生成され、ＬレベルのＰＷＭ信号Ｓ４に応答してＨレベルの出力信号Ｓ６及びＬレベルの出力信号Ｓ７が生成される。
【００３１】
上記駆動回路６０内のドライバ回路６６，６７，６８はそれぞれ制御信号ＳＧ１，ＳＧ２，ＳＧ３を出力する。オア回路６１には、上記インバータ回路５１の出力信号Ｓ５と、制御信号ＳＧ２と、制御信号ＳＧ３とが供給される。オア回路６１は、出力信号Ｓ５と制御信号ＳＧ２と制御信号ＳＧ３とを論理和演算した結果を持つ出力信号Ｓ８をドライバ回路６６に出力する。
【００３２】
ドライバ回路６６の出力端子は、スイッチ回路ＳＷ１の制御端子に接続されている。例えば、ドライバ回路６６は、Ｈレベル（例えば、入力電圧Ｖｉｎレベル）の出力信号Ｓ８に応答してＨレベル（例えば、入力電圧Ｖｉｎレベル）の制御信号ＳＧ１をスイッチ回路ＳＷ１に出力する。また、ドライバ回路６６は、Ｌレベル（例えば、グランドＧＮＤレベル）の出力信号Ｓ８に応答してＬレベル（例えば、グランドＧＮＤレベル）の制御信号ＳＧ１をスイッチ回路ＳＷ１に出力する。なお、スイッチ回路ＳＷ１は、Ｌレベルの制御信号ＳＧ１に応答してオンし、Ｈレベルの制御信号ＳＧ１に応答してオフする。
【００３３】
アンド回路６４には、上記ノア回路５３の出力信号Ｓ６と制御信号ＳＧ１とが供給されるとともに、制御信号ＳＧ３がインバータ回路６２を介して供給される。アンド回路６４は、出力信号Ｓ６と制御信号ＳＧ１とインバータ回路６２の出力信号（制御信号ＳＧ１の反転信号）とを論理積演算した結果を持つ出力信号Ｓ９をドライバ回路６７に出力する。
【００３４】
ドライバ回路６７の出力端子は、スイッチ回路ＳＷ２の制御端子に接続されている。例えば、ドライバ回路６７は、Ｈレベル（例えば、入力電圧Ｖｉｎレベル）の出力信号Ｓ９に応答してＨレベル（例えば、入力電圧Ｖｉｎレベル）の制御信号ＳＧ２をスイッチ回路ＳＷ２に出力する。また、ドライバ回路６７は、Ｌレベル（例えば、グランドＧＮＤレベル）の出力信号Ｓ９に応答してＬレベル（例えば、グランドＧＮＤレベル）の制御信号ＳＧ２をスイッチ回路ＳＷ２に出力する。なお、スイッチ回路ＳＷ２は、Ｈレベルの制御信号ＳＧ２に応答してオンし、Ｌレベルの制御信号ＳＧ２に応答してオフする。
【００３５】
アンド回路６５には、上記ノア回路５４の出力信号Ｓ７と制御信号ＳＧ１とが供給されるとともに、制御信号ＳＧ２がインバータ回路６３を介して供給される。アンド回路６５は、出力信号Ｓ７と制御信号ＳＧ１とインバータ回路６３の出力信号（制御信号ＳＧ２の反転信号）とを論理積演算した結果を持つ出力信号Ｓ１０をドライバ回路６８に出力する。
【００３６】
ドライバ回路６８の出力端子は、スイッチ回路ＳＷ３の制御端子に接続されている。例えば、ドライバ回路６８は、Ｈレベル（例えば、入力電圧Ｖｉｎレベル）の出力信号Ｓ１０に応答してＨレベル（例えば、入力電圧Ｖｉｎレベル）の制御信号ＳＧ３をスイッチ回路ＳＷ３に出力する。また、ドライバ回路６８は、Ｌレベル（例えば、グランドＧＮＤレベル）の出力信号Ｓ１０に応答してＬレベル（例えば、グランドＧＮＤレベル）の制御信号ＳＧ３をスイッチ回路ＳＷ３に出力する。なお、スイッチ回路ＳＷ３は、Ｈレベルの制御信号ＳＧ３に応答してオンし、Ｌレベルの制御信号ＳＧ３に応答してオフする。
【００３７】
このような駆動回路６０では、Ｌレベルの出力信号Ｓ５に応答してスイッチ回路ＳＷ１をオンするＬレベルの制御信号ＳＧ１が生成され、Ｈレベルの出力信号Ｓ５に応答してスイッチ回路ＳＷ１をオフするＨレベルの制御信号ＳＧ１が生成される。また、駆動回路６０では、Ｈレベルの出力信号Ｓ６に応答してスイッチ回路ＳＷ２をオンするＨレベルの制御信号ＳＧ２が生成され、Ｌレベルの出力信号Ｓ６に応答してスイッチ回路ＳＷ２をオフするＬレベルの制御信号ＳＧ２が生成される。また、駆動回路６０では、Ｈレベルの出力信号Ｓ７に応答してスイッチ回路ＳＷ３をオンするＨレベルの制御信号ＳＧ３が生成され、Ｌレベルの出力信号Ｓ７に応答してスイッチ回路ＳＷ３をオフするＬレベルの制御信号ＳＧ３が生成される。但し、駆動回路６０は、制御信号ＳＧ２，ＳＧ３のいずれか一方がＨレベルである場合、つまりスイッチ回路ＳＷ２，ＳＷ３のいずれか一方がオン状態である場合には、出力信号Ｓ５がＬレベルであっても、スイッチ回路ＳＷ１をオフするＨレベルの制御信号ＳＧ１を生成する。また、駆動回路６０は、制御信号ＳＧ１がＬレベル又は制御信号ＳＧ３がＨレベルである場合、つまりスイッチ回路ＳＷ１，ＳＷ３のいずれか一方がオン状態である場合には、出力信号Ｓ６がＨレベルであっても、スイッチ回路ＳＷ２をオフするＬレベルの制御信号ＳＧ２を生成する。また、駆動回路６０は、制御信号ＳＧ１がＬレベル又は制御信号ＳＧ２がＨレベルである場合、つまりスイッチ回路ＳＷ１，ＳＷ２のいずれか一方がオン状態である場合には、出力信号Ｓ７がＨレベルであっても、スイッチ回路ＳＷ３をオフするＬレベルの制御信号ＳＧ３を生成する。このように、駆動回路６０は、スイッチ回路ＳＷ１〜ＳＷ３のうち２つ以上のスイッチ回路が同時にオンしないように、制御信号ＳＧ１〜ＳＧ３を生成する。
【００３８】
なお、本実施形態において、ＤＣ−ＤＣコンバータ１が電源装置及び電源の一例、制御部１１が制御部及び制御回路の一例、スイッチ回路ＳＷ１が第１スイッチ回路の一例、スイッチ回路ＳＷ２が第２スイッチ回路の一例、スイッチ回路ＳＷ３が第３スイッチ回路の一例である。出力端子Ｐｏ１が第１出力端子の一例、出力端子Ｐｏ２が第２出力端子の一例、グランドＧＮＤが電源線の一例、ＰＷＭ信号Ｓ２が第１制御信号の一例、ＰＷＭ信号Ｓ４が第２制御信号の一例、出力電圧Ｖｏ１が第１出力電圧の一例、出力電圧Ｖｏ２が第２出力電圧の一例である。
【００３９】
次に、図２〜図４を参照して上記ＤＣ−ＤＣコンバータ１の動作を説明する。なお、図２及び図４において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
【００４０】
図２に示した時刻ｔ１において、周期信号ＣＫが一定の周期Ｔで基準値にリセットされると、その周期信号ＣＫのレベルが誤差信号Ｓ１，Ｓ３よりも低くなる。すると、ＰＷＭ比較回路２３からＨレベルのＰＷＭ信号Ｓ２が出力され、ＰＷＭ比較回路３３からＨレベルのＰＷＭ信号Ｓ４が出力される。ＨレベルのＰＷＭ信号Ｓ２に応答して、Ｌレベルの出力信号Ｓ５〜Ｓ７が生成され、Ｌレベルの制御信号ＳＧ１〜ＳＧ３が生成される。これらＬレベルの制御信号ＳＧ１〜ＳＧ３に応答して、スイッチ回路ＳＷ１がオンされ、スイッチ回路ＳＷ２，ＳＷ３がオフされる。
【００４１】
すると、図３（ａ）に示すように、コイルＬ１の第１端子がスイッチ回路ＳＷ１を通じて入力端子Ｐｉに接続され、コイルＬ１の第２端子が出力端子Ｐｏ１に接続される。すなわち、コイルＬ１を介して入力端子Ｐｉと出力端子Ｐｏ１とが接続される。このため、入力端子ＰｉからコイルＬ１を通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図２の時刻ｔ１から時刻ｔ２までの第１の期間Ｐ１では、入力電圧Ｖｉｎと出力電圧Ｖｏ１との電位差に応じたコイル電流ＩＬがコイルＬ１に流れ、コイルＬ１にエネルギーが蓄積される。この第１の期間Ｐ１では、コイル電流ＩＬが時間の経過とともに所定の傾きで増加する。具体的には、第１の期間Ｐ１におけるコイル電流ＩＬの増加傾きｍ１は、入力電圧Ｖｉｎ及び出力電圧Ｖｏ１の電圧値をそれぞれＶｉｎ，Ｖｏ１とし、コイルＬ１のインダクタンス値をＬ１とすると、
【００４２】
【数１】
2014230440.tif 000003
となる。すなわち、第１の期間Ｐ１におけるコイル電流ＩＬは、入力電圧Ｖｉｎと出力電圧Ｖｏ１との電位差に比例して増加する。
【００４３】
次に、時刻ｔ１から所定の立ち上がり特性で徐々に上昇する周期信号ＣＫのレベルが誤差信号Ｓ１よりも高くなると（時刻ｔ２参照）、ＰＷＭ比較回路２３から出力されるＰＷＭ信号Ｓ２がＨレベルからＬレベルに遷移する。このＬレベルのＰＷＭ信号Ｓ２及び上記ＨレベルのＰＷＭ信号Ｓ４に応答して、Ｈレベルの出力信号Ｓ５、Ｌレベルの出力信号Ｓ６及びＨレベルの出力信号Ｓ７が生成される。これら出力信号Ｓ５〜Ｓ７に応答して、Ｈレベルの制御信号ＳＧ１、Ｌレベルの制御信号ＳＧ２及びＨレベルの制御信号ＳＧ３が生成される。そして、Ｈレベルの制御信号ＳＧ１及びＬレベルの制御信号ＳＧ２にそれぞれ応答してスイッチ回路ＳＷ１，ＳＷ２がオフされ、Ｈレベルの制御信号ＳＧ３に応答してスイッチ回路ＳＷ３がオンされる。
【００４４】
すると、図３（ｂ）に示すように、コイルＬ１の第１端子がスイッチ回路ＳＷ３を通じて出力端子Ｐｏ２に接続され、コイルＬ１の第２端子が出力端子Ｐｏ１に接続される。すなわち、コイルＬ１を介して出力端子Ｐｏ２と出力端子Ｐｏ１とが接続される。このため、出力端子Ｐｏ２からコイルＬ１を通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図２の時刻ｔ２から時刻ｔ３までの第２の期間Ｐ２では、出力電圧Ｖｏ１と出力電圧Ｖｏ２との電位差に応じたコイル電流ＩＬが２つの出力端子Ｐｏ１，Ｐｏ２に供給される。このとき、コンデンサＣ２からコンデンサＣ１に向かってコイル電流ＩＬが流れるため、出力電圧Ｖｏ２がマイナス電源になる。また、この第２の期間Ｐ２では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第２の期間Ｐ２におけるコイル電流ＩＬの減少傾きｍ２は、出力電圧Ｖｏ２の電圧値をＶｏ２とすると、
【００４５】
【数２】
2014230440.tif 000004
となる。すなわち、第２の期間Ｐ２におけるコイル電流ＩＬは、出力電圧Ｖｏ１と出力電圧Ｖｏ２との電位差に比例して減少する。
【００４６】
続いて、上記周期信号ＣＫのレベルが誤差信号Ｓ３よりも高くなると（時刻ｔ３参照）、ＰＷＭ比較回路３３から出力されるＰＷＭ信号Ｓ４がＨレベルからＬレベルに遷移する。このＬレベルのＰＷＭ信号Ｓ４及び上記ＬレベルのＰＷＭ信号Ｓ２に応答して、Ｈレベルの出力信号Ｓ５、Ｈレベルの出力信号Ｓ６及びＬレベルの出力信号Ｓ７が生成される。これら出力信号Ｓ５〜Ｓ７に応答して、Ｈレベルの制御信号ＳＧ１、Ｈレベルの制御信号ＳＧ２及びＬレベルの制御信号ＳＧ３が生成される。そして、Ｈレベルの制御信号ＳＧ１及びＬレベルの制御信号ＳＧ３にそれぞれ応答してスイッチ回路ＳＷ１，ＳＷ３がオフされ、Ｈレベルの制御信号ＳＧ２に応答してスイッチ回路ＳＷ２がオンされる。
【００４７】
すると、図３（ｃ）に示すように、コイルＬ１の第１端子がスイッチ回路ＳＷ２を通じてグランドＧＮＤに接続され、コイルＬ１の第２端子が出力端子Ｐｏ１に接続される。すなわち、コイルＬ１を介してグランドＧＮＤと出力端子Ｐｏ１とが接続される。このため、グランドＧＮＤからコイルＬ１を通じて出力端子Ｐｏ１に至る電流経路が形成される。この接続状態の間、具体的には図２の時刻ｔ３から時刻ｔ４までの第３の期間Ｐ３では、上記第１の期間Ｐ１でコイルＬ１に蓄えられたエネルギーが出力端子Ｐｏ１に向けて放出され、コイルＬ１に誘導電流が流れる。この第３の期間Ｐ３では、コイル電流ＩＬが時間の経過とともに所定の傾きで減少する。具体的には、第３の期間Ｐ３におけるコイル電流ＩＬの減少傾きｍ３は、
【００４８】
【数３】
2014230440.tif 000005
となる。すなわち、第３の期間Ｐ３におけるコイル電流ＩＬは、出力電圧Ｖｏ１に比例して減少する。
【００４９】
その後、周期信号ＣＫが一定の周期Ｔで基準値に再度リセットされると（時刻ｔ４参照）、スイッチ回路ＳＷ１がオンされるとともに、スイッチ回路ＳＷ２，ＳＷ３がオフされる。これにより、次の周期Ｔが開始され、その周期Ｔにおいて、第１の期間Ｐ１、第２の期間Ｐ２及び第３の期間Ｐ３がこの順番で実行される。
【００５０】
ここで、各周期Ｔ（第１の期間Ｐ１〜第３の期間Ｐ３）におけるコイル電流ＩＬの平均値が負荷２に供給される出力電流Ｉｏ１となる。また、スイッチ回路ＳＷ３がオンしている期間（第２の期間Ｐ２）におけるコイル電流ＩＬの電流量の総量を周期Ｔで平均した平均値が負荷３に供給される出力電流Ｉｏ２となる。
【００５１】
次に、第１制御部２０及び第２制御部３０によるフィードバック制御について詳述する。まず、第１制御部２０によるフィードバック制御について説明する。
上述した各周期Ｔにおける一連の動作において、出力電圧Ｖｏ１が目標電圧よりも高くなると、つまり帰還電圧ＶＦＢ１が基準電圧Ｖｒよりも高くなると、誤差増幅回路２２から出力される誤差信号Ｓ１が低下する。すると、ＰＷＭ信号Ｓ２のＨレベルのパルス幅が短くなり、制御信号ＳＧ１のＬレベルのパルス幅が短くなる。このため、スイッチ回路ＳＷ１のオン時間、つまりコイルＬ１にエネルギーを蓄積する第１の期間Ｐ１の時間幅が短くなる。これにより、第１の期間Ｐ１においてコイルＬ１に流れるコイル電流ＩＬの電流量が減少し、コイルＬ１に蓄積されるエネルギーが減少する。これに伴って、第２の期間Ｐ２及び第３の期間Ｐ３においてコイルＬ１から出力端子Ｐｏ１に向けて放出されるエネルギーが減少する。したがって、コンデンサＣ１に供給されるコイル電流ＩＬの電流量が減少するため、出力電圧Ｖｏ１が低くなる。
【００５２】
反対に、出力電圧Ｖｏ１が目標電圧よりも低くなると、つまり帰還電圧ＶＦＢ１が基準電圧Ｖｒよりも低くなると、誤差増幅回路２２から出力される誤差信号Ｓ１が上昇する。すると、ＰＷＭ信号Ｓ２のＨレベルのパルス幅が長くなり、コイルＬ１にエネルギーを蓄積する第１の期間Ｐ１の時間幅が長くなる。これにより、第１の期間Ｐ１においてコイルＬ１に流れるコイル電流ＩＬの電流量が増加し、コイルＬ１に蓄積されるエネルギーが増加する。これに伴って、第２の期間Ｐ２及び第３の期間Ｐ３においてコイルＬ１から出力端子Ｐｏ１に向けて放出されるエネルギーが増加する。したがって、コンデンサＣ１に供給されるコイル電流ＩＬの電流量が増加するため、出力電圧Ｖｏ１が高くなる。このような動作により、出力電圧Ｖｏ１が基準電圧Ｖｒ及び抵抗Ｒ１，Ｒ２に基づく目標電圧（一定値）に維持される。
【００５３】
このように、第１制御部２０では、出力電圧Ｖｏ１に基づいて、出力電圧Ｖｏ１が基準電圧Ｖｒ及び抵抗Ｒ１，Ｒ２に基づく目標電圧に近づくように、スイッチ回路ＳＷ１のオン時間が制御される。換言すると、第１制御部２０では、出力電圧Ｖｏ１に基づいて、第２の期間Ｐ２及び第３の期間Ｐ３で負荷２に供給する所望の電流、つまり出力電流Ｉｏ１が流れるように、各周期Ｔにおけるコイル電流ＩＬの電流量の総量が制御される。
【００５４】
次に、第２制御部３０によるフィードバック制御について説明する。
上記各周期Ｔにおける一連の動作において、出力電圧Ｖｏ２が目標電圧よりも低くなると、つまり帰還電圧ＶＦＢ２がグランドＧＮＤ電位よりも低くなると、誤差増幅回路３２から出力される誤差信号Ｓ３が低下する。すると、ＰＷＭ信号Ｓ４のＨレベルのパルス幅が短くなり、制御信号ＳＧ３のＨレベルのパルス幅が短くなるため、スイッチ回路ＳＷ３がオンする時間（第２の期間Ｐ２の時間幅）が短くなる。すなわち、出力端子Ｐｏ２（コンデンサＣ２）がコイルＬ１を通じて出力端子Ｐｏ１（コンデンサＣ１）に接続され、出力端子Ｐｏ２（コンデンサＣ２）からコイル電流ＩＬが出力端子Ｐｏ１に供給される時間が短くなる。換言すると、コンデンサＣ２から電荷が放電される時間が短くなる。これにより、入力電圧Ｖｉｎの反転電圧である出力電圧Ｖｏ２（グランドＧＮＤよりも低い電圧）が高くなる。
【００５５】
反対に、出力電圧Ｖｏ２が目標電圧よりも高くなると、つまり帰還電圧ＶＦＢ２がグランドＧＮＤ電位よりも高くなると、誤差増幅回路３２から出力される誤差信号Ｓ３が上昇する。すると、ＰＷＭ信号Ｓ４のＨレベルのパルス幅が長くなり、制御信号ＳＧ３のＨレベルのパルス幅が長くなるため、スイッチ回路ＳＷ３がオンする時間が長くなる。すなわち、コイルＬ１を介して出力端子Ｐｏ２，Ｐｏ１（コンデンサＣ２，Ｃ１）が接続され、コンデンサＣ２からコイル電流ＩＬがコンデンサＣ１に供給される時間が長くなる。換言すると、コンデンサＣ２から電荷が放電される時間が長くなる。これにより、入力電圧Ｖｉｎの反転電圧である出力電圧Ｖｏ２が低くなる。このような動作により、出力電圧Ｖｏ２がグランドＧＮＤ電位及び抵抗Ｒ３，Ｒ４に基づく目標電圧（一定値）に維持される。
【００５６】
このように、第２制御部３０では、出力電圧Ｖｏ２に基づいて、出力電圧Ｖｏ２がグランドＧＮＤ電位及び抵抗Ｒ３，Ｒ４に基づく目標電圧に近づくように、スイッチ回路ＳＷ３のオン時間が制御される。換言すると、第２制御部３０では、出力電圧Ｖｏ２に基づいて、第２の期間Ｐ２で負荷３に供給する所望の電流、つまり出力電流Ｉｏ２が流れるように、コンデンサＣ２にコイル電流ＩＬを供給するために必要な時間幅が制御される。
【００５７】
以上のように、ＤＣ−ＤＣコンバータ１では、第１の期間Ｐ１、第２の期間Ｐ２及び第３の期間Ｐ３が、同一の周波数を有するＰＷＭ信号Ｓ２，Ｓ４によって制御される。具体的には、ＰＷＭ信号Ｓ２によって、第１の期間Ｐ１の時間幅と、第２の期間Ｐ２及び第３の期間Ｐ３の合計の時間幅とが制御（決定）される。詳述すると、ＰＷＭ信号Ｓ２によって、コイルＬ１にエネルギーを蓄積する時間（第１の期間Ｐ１の時間幅）が決定される。そして、周期Ｔから上記決定された第１の期間Ｐ１の時間幅を除いた残りの時間は、コイルＬ１に蓄積されたエネルギーを出力端子Ｐｏ１に向けて放出する時間（第２の期間Ｐ２及び第３の期間Ｐ３）に利用される。さらに、上記残りの時間、つまりコンデンサＣ１にコイル電流ＩＬを供給する時間の一部が、コンデンサＣ２にコイル電流ＩＬを供給する時間（つまり、コンデンサＣ２から電荷を引き抜く時間）としても利用される。そして、このコンデンサＣ２から電荷を引き抜く時間幅がＰＷＭ信号Ｓ４によって制御（決定）される。これにより、ＰＷＭ信号Ｓ２によってコイル電流ＩＬをコンデンサＣ１に供給する第２の期間Ｐ２及び第３の期間Ｐ３の時間幅が決定され、ＰＷＭ信号Ｓ４によってコンデンサＣ２から電荷を引き抜く第２の期間Ｐ２の時間幅が決定される。
【００５８】
このため、図４（ａ）に示すように負荷２，３の重さが大きく異なる場合、例えば出力電流Ｉｏ１が出力電流Ｉｏ２よりも大きい場合には、上記残り時間における第２の期間Ｐ２の時間幅が短くなるように調整され、出力電圧Ｖｏ１，Ｖｏ２が安定して生成される。また、図４（ｂ）に示すように負荷２，３の重さが略等しい場合、つまり出力電流Ｉｏ１，Ｉｏ２が略等しい場合には、上記残り時間における第２の期間Ｐ２の時間幅が長くなるように調整され、出力電圧Ｖｏ１，Ｖｏ２が安定して生成される。このように、負荷２，３の軽重に応じて上記残り時間における第２の期間Ｐ２の時間幅が自動的に調整され、出力電圧Ｖｏ１，Ｖｏ２が安定して生成される。
【００５９】
また、周期信号ＣＫの周期Ｔと同一の周期（同一の周波数）を持つＰＷＭ信号Ｓ２，Ｓ４によりスイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御するようにした。このため、スイッチ回路ＳＷ１〜ＳＷ３がＰＷＭ信号Ｓ２，Ｓ４（周期信号ＣＫ）と同一の周波数でオン・オフされる。これにより、ＰＷＭ信号Ｓ２，Ｓ４の周波数とスイッチ回路ＳＷ１〜ＳＷ３のスイッチング周波数ｆｓｗとが異なることに起因してコイル電流ＩＬに周波数成分が現われるという問題の発生を未然に防止することができる。したがって、上記周波数成分に起因してコイル電流ＩＬのピーク電流が増大してしまうことを抑制することができる。このため、コイル電流ＩＬに周波数成分が現われる場合に比べて、損失を低減することができ、変換効率を向上することができる。
【００６０】
また、スイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御する制御信号ＳＧ１〜ＳＧ３が全て同一周期（同一周波数）の信号であるため、スイッチ回路ＳＷ１〜ＳＷ３が全て同一のスイッチング周波数ｆｓｗでオン・オフされる。これにより、制御信号ＳＧ１〜ＳＧ３の周波数が異なることに起因してコイル電流ＩＬに周波数成分が現われるという問題の発生を未然に防止することができる。したがって、上記周波数成分に起因してコイル電流ＩＬのピーク電流が増大してしまうことを抑制することができる。このため、コイル電流ＩＬに周波数成分が現われる場合に比べて、損失を低減することができ、変換効率を向上することができる。
【００６１】
さらに、上述したようにスイッチ回路ＳＷ１〜ＳＷ３が全て同一のスイッチング周波数ｆｓｗでオン・オフされるため、各周期Ｔにおいてコイル電流ＩＬが連続的に変化する電流連続モード（ＣＣＭ）で当該ＤＣ−ＤＣコンバータ１を動作させる場合であっても、出力電圧Ｖｏ１，Ｖｏ２を安定して生成することができる。すなわち、制御信号ＳＧ１〜ＳＧ３の周波数が異なることに起因して出力電圧Ｖｏ１，Ｖｏ２に低周波成分が現われるという問題の発生を未然に防止することができるため、ＣＣＭ領域でＤＣ−ＤＣコンバータ１を動作させる場合であっても出力電圧Ｖｏ１，Ｖｏ２を安定して生成することができる。
【００６２】
また、別の見方をすれば、出力電圧Ｖｏ１，Ｖｏ２が定常状態では、第１制御部２０及び第２制御部３０によるフィードバック制御によって、各周期Ｔの開始時刻（時刻ｔ１参照）におけるコイル電流ＩＬの電流値と、各周期Ｔの終了時刻（時刻ｔ４参照）におけるコイル電流ＩＬの電流値とが一致するように制御される。詳述すると、第１の期間Ｐ１におけるコイル電流ＩＬの増加分と、第２の期間Ｐ２及び第３の期間Ｐ３におけるコイル電流ＩＬの減少分とが等しくなるように制御される。これらコイル電流ＩＬの増加分と減少分との関係は、第１〜第３の期間Ｐ１，Ｐ２，Ｐ３の時間をそれぞれＰ１，Ｐ２，Ｐ３とすると、上記式１〜式３より、
【００６３】
【数４】
2014230440.tif 000006
となる。また、周期Ｔと第１〜第３の期間Ｐ１，Ｐ２，Ｐ３の時間との関係は、
【００６４】
【数５】
2014230440.tif 000007
となる。そして、制御部１１によるフィードバック制御によって、これら式４及び式５の関係が満たされるように、第１〜第３の期間Ｐ１〜Ｐ３の時間幅が制御される。すなわち、第１制御部２０によるフィードバック制御によって、式４及び式５の関係が満たされるように、第１の期間Ｐ１の時間幅が制御される。また、第２制御部３０によるフィードバック制御によって、式４及び式５の関係が満たされるように、第２の期間Ｐ２及び第３の期間Ｐ３の時間幅が制御される。
【００６５】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）コイルＬ１の第１端子と入力端子Ｐｉとの間にスイッチ回路ＳＷ１を設け、コイルＬ１の第１端子とグランドＧＮＤとの間にスイッチ回路ＳＷ２を設け、コイルＬ１の第１端子と出力端子Ｐｏ２との間にスイッチ回路ＳＷ３を設けるようにした。そして、出力電圧Ｖｏ１に基づいて生成したＰＷＭ信号Ｓ２と出力電圧Ｖｏ２に基づいて生成したＰＷＭ信号Ｓ４に基づいて、スイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御するようにした。これにより、コイルＬ１の第２端子（出力側端子）に、従来技術のようなダイオードＤ１３やスイッチ回路ＳＷ１３（図１０参照）を設けることを省略することができるため、それらダイオードＤ１３やスイッチ回路ＳＷ１３のオン抵抗によって発生する損失を無くすことができる。このため、従来技術に比べて電力変換効率を向上させることができる。
【００６６】
（２）コイルＬ１を介して入力端子Ｐｉと出力端子Ｐｏ１とを接続する第１の期間Ｐ１と、コイルＬ１を介して出力端子Ｐｏ１，Ｐｏ２を接続する第２の期間Ｐ２と、コイルＬ１を介して出力端子Ｐｏ１とグランドＧＮＤとを接続する第３の期間Ｐ３とを、ＰＷＭ信号Ｓ２，Ｓ４に基づいて、周期信号ＣＫの１周期内で連続制御するようにした。これにより、コイルＬ１の第２端子（出力側端子）に、従来技術のようなダイオードＤ１３やスイッチ回路ＳＷ１３（図１０参照）を設けることなく、降圧出力である出力電圧Ｖｏ１と反転出力である出力電圧Ｖｏ２とを好適に生成することができる。したがって、上記ダイオードＤ１３やスイッチ回路ＳＷ１３のオン抵抗によって発生する損失を無くすことができる。このため、従来技術に比べて電力変換効率をより向上させることができる。
【００６７】
（３）コイルＬ１等の接続状態を、第１の期間Ｐ１→第２の期間Ｐ２→第３の期間Ｐ３の順番で変更するようにした。これにより、例えばコイルＬ１等の接続状態を第１の期間Ｐ１→第３の期間Ｐ３→第２の期間Ｐ２の順番で変更する場合に比べて、コイル電流ＩＬのリップルを小さくすることができる。この結果、コイルＬ１等の接続状態を第１の期間Ｐ１→第３の期間Ｐ３→第２の期間Ｐ２の順番で変更する場合に比べて、損失を低減することができ、電力変換効率を向上させることができる。
【００６８】
詳述すると、コイルＬ１を介して出力端子Ｐｏ１，Ｐｏ２が接続される第２の期間Ｐ２におけるコイル電流ＩＬの電流量の総量を周期Ｔで平均した平均値が出力電流Ｉｏ２となる。また、コイルＬ１に蓄積されたエネルギーが放出され始めてから徐々にコイル電流ＩＬが減少する。このため、エネルギー放出期間において第２の期間Ｐ２を第３の期間Ｐ３よりも先に実行すると、第２の期間Ｐ２を第３の期間Ｐ３の後に実行する場合に比べて、第２の期間Ｐ２の時間幅を短くすることができる。ここで、第２の期間Ｐ２におけるコイル電流ＩＬの減少傾きｍ２は−（Ｖｏ１−Ｖｏ２）／Ｌであり（上記式２参照）、第３の期間Ｐ３におけるコイル電流ＩＬの減少傾きｍ３は−Ｖｏ１／Ｌである（上記式３参照）。このため、第２の期間Ｐ２におけるコイル電流ＩＬの減少度合は、第３の期間Ｐ３におけるコイル電流ＩＬの減少度合よりも大きい。したがって、エネルギー放出期間において第２の期間Ｐ２を第３の期間Ｐ３よりも先に実行すると、第２の期間Ｐ２を第３の期間Ｐ３の後に実行する場合に比べて、上記エネルギー放出期間におけるコイル電流ＩＬの減少量を小さくすることができる。ここで、上述したように各周期Ｔの開始時と終了時のコイル電流ＩＬが一致すると考えると、第２の期間Ｐ２及び第３の期間Ｐ３におけるコイル電流ＩＬの減少量（振幅）がコイル電流ＩＬのリップルΔＩＬに相当する。したがって、エネルギー放出期間において第２の期間Ｐ２を第３の期間Ｐ３よりも先に実行することにより、第２の期間Ｐ２を第３の期間Ｐ３の後に実行する場合に比べて、コイル電流ＩＬのリップルΔＩＬを小さくすることができる。この結果、電力変換効率を向上させることができる。
【００６９】
（４）周期信号ＣＫの周期Ｔと同一の周期（同一の周波数）を持つＰＷＭ信号Ｓ２，Ｓ４（制御信号ＳＧ１〜ＳＧ３）によりスイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御するようにした。このため、スイッチ回路ＳＷ１〜ＳＷ３がＰＷＭ信号Ｓ２，Ｓ４（周期信号ＣＫ）と同一の周波数でオン・オフされる。これにより、ＰＷＭ信号Ｓ２，Ｓ４の周波数とスイッチ回路ＳＷ１〜ＳＷ３のスイッチング周波数ｆｓｗとが異なることに起因してコイル電流ＩＬに周波数成分が現われるという問題の発生を未然に防止することができる。したがって、上記周波数成分に起因してコイル電流ＩＬのピーク電流が増大してしまうことを抑制することができる。このため、従来技術に比べて、損失を低減することができ、変換効率を向上することができる。
【００７０】
（５）スイッチ回路ＳＷ１〜ＳＷ３が全て同一のスイッチング周波数ｆｓｗでオン・オフされるため、各周期Ｔにおいてコイル電流ＩＬが連続的に変化する電流連続モードで当該ＤＣ−ＤＣコンバータ１を動作させる場合であっても、出力電圧Ｖｏ１，Ｖｏ２を安定して生成することができる。すなわち、制御信号ＳＧ１〜ＳＧ３の周波数が異なることに起因して出力電圧Ｖｏ１，Ｖｏ２に低周波成分が現われるという問題の発生を未然に防止することができるため、ＣＣＭ領域でＤＣ−ＤＣコンバータ１を動作させる場合であっても出力電圧Ｖｏ１，Ｖｏ２を安定して生成することができる。
【００７１】
（第２実施形態）
以下、第２実施形態について説明する。この実施形態のＤＣ−ＤＣコンバータ１Ａは、検出回路７０及びスイッチ回路ＳＷ４等を追加した点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００７２】
図５に示すように、スイッチ回路群１０Ａは、４つのスイッチ回路ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を有している。例えばスイッチ回路ＳＷ１はＰチャネルＭＯＳトランジスタであり、スイッチ回路ＳＷ２〜ＳＷ４はＮチャネルＭＯＳトランジスタである。
【００７３】
スイッチ回路ＳＷ１の第１端子（例えば、ソース端子）は入力端子Ｐｉに接続されている。スイッチ回路ＳＷ１の第２端子（例えば、ドレイン端子）はスイッチ回路ＳＷ４の第１端子（例えば、ドレイン端子）に接続されている。また、スイッチ回路ＳＷ１のバックゲートは、同スイッチ回路ＳＷ１の第１端子（ソース端子）に接続されている。このような接続によって、スイッチ回路ＳＷ１のドレイン端子からソース端子（コイルＬ１から入力端子Ｐｉ）に向かう方向が順方向になるボディダイオードＤ１が形成される。すなわち、ボディダイオードＤ１は、そのアノードがコイルＬ１の第１端子に接続され、カソードが入力端子Ｐｉに接続される。
【００７４】
スイッチ回路ＳＷ４の第２端子（例えば、ソース端子）は、スイッチ回路ＳＷ２の第１端子（例えば、ドレイン端子）に接続されている。また、スイッチ回路ＳＷ４のバックゲートは、同スイッチ回路ＳＷ４の第１端子（ドレイン端子）に接続されている。このような接続によって、スイッチ回路ＳＷ４のドレイン端子からソース端子（コイルＬ１からスイッチ回路ＳＷ２）に向かう方向が順方向になるボディダイオードＤ４が形成される。すなわち、ボディダイオードＤ４は、そのアノードがコイルＬ１の第１端子に接続され、カソードがスイッチ回路ＳＷ２の第１端子に接続される。
【００７５】
スイッチ回路ＳＷ２の第２端子（例えば、ソース端子）はグランドＧＮＤに接続されている。また、スイッチ回路ＳＷ２のバックゲートは、同スイッチ回路ＳＷ２の第２端子（ソース端子）に接続されている。このような接続によって、スイッチ回路ＳＷ２のソース端子からドレイン端子（グランドＧＮＤからスイッチ回路ＳＷ４）に向かう方向が順方向になるボディダイオードＤ２が形成される。すなわち、ボディダイオードＤ２は、そのアノードがグランドＧＮＤに接続され、カソードがスイッチ回路ＳＷ４の第２端子に接続される。
【００７６】
スイッチ回路ＳＷ１とスイッチ回路ＳＷ４との間のノードＮ１は、スイッチ回路ＳＷ３の第１端子（例えば、ドレイン端子）に接続されている。スイッチ回路ＳＷ３の第２端子（例えば、ソース端子）は出力端子Ｐｏ２に接続されている。また、スイッチ回路ＳＷ３のバックゲートは、同スイッチ回路ＳＷ３の第２端子に接続されている。このような接続によって、スイッチ回路ＳＷ４のソース端子からドレイン端子（出力端子Ｐｏ２からコイルＬ１）に向かう方向が順方向になるボディダイオードＤ３が形成される。すなわち、ボディダイオードＤ３は、そのアノードが出力端子Ｐｏ２に接続され、カソードがコイルＬ１の第１端子に接続される。
【００７７】
ところで、図８に示すようにスイッチ回路ＳＷ４が設けられていない場合には、反転出力である出力電圧Ｖｏ２の絶対値がスイッチ回路ＳＷ２のボディダイオードＤ２の順方向電圧Ｖｆよりも高くなると、第２の期間Ｐ２のときに以下の問題が生じる。すなわち、スイッチ回路ＳＷ１，ＳＷ２がオフされスイッチ回路ＳＷ３がオンされる第２の期間Ｐ２において、｜Ｖｏ２｜＞Ｖｆであると、グランドＧＮＤからボディダイオードＤ２及びオンしたスイッチ回路ＳＷ２を介して出力端子Ｐｏ２に向かってリーク電流が流れてしまう。
【００７８】
これに対し、図７に示すように、本実施形態のＤＣ−ＤＣコンバータ１Ａでは、上述したようにコイルＬ１とスイッチ回路ＳＷ２との間に、コイルＬ１からスイッチ回路ＳＷ２に向かう方向が順方向になるボディダイオードＤ４（つまり、ボディダイオードＤ２とは逆方向に接続されたボディダイオードＤ４）を形成するようにした。このボディダイオードＤ４により、仮に出力電圧Ｖｏ２の絶対値がスイッチ回路ＳＷ２の順方向電圧Ｖｆよりも高くなった場合であっても、第２の期間Ｐ２において、グランドＧＮＤから出力端子Ｐｏ２に向かってリーク電流が流れることを好適に抑制することができる。
【００７９】
制御部１１は、第１制御部２０と、第２制御部３０と、発振器４０と、ロジック回路５０と、駆動回路６０と、検出回路７０と、オア回路８１と、ドライバ回路８２とを有している。
【００８０】
検出回路７０には、ロジック回路５０内のインバータ回路５１から出力信号Ｓ５が供給されるとともに、ロジック回路５０内のノア回路５４から出力信号Ｓ７が供給される。検出回路７０は、出力信号Ｓ５，Ｓ７に基づいて、第２の期間Ｐ２の時間幅が０ｓであるか否かを検出する。検出回路７０は、上記検出結果に応じた信号レベルを持つ検出信号ＶＳ１を生成する。例えば検出回路７０は、第２の期間Ｐ２の時間幅が０ｓであることを検出したときに、Ｈレベルの検出信号ＶＳ１を生成する。ここで、第２の期間Ｐ２の時間幅が０ｓのときには、一つの周期Ｔ内で第１の期間Ｐ１及び第３の期間Ｐ３のみが実行され、一つの周期Ｔ内でスイッチ回路ＳＷ３が常にオフしている状態である。このため、検出回路７０は、出力信号Ｓ５，Ｓ７の一周期（ＰＷＭ信号Ｓ２，Ｓ４や制御信号ＳＧ１，ＳＧ２の一周期）内でスイッチ回路ＳＷ３がオンしないことを検出したときに、Ｈレベルの検出信号ＶＳ１を生成していると言える。
【００８１】
そして、検出信号ＶＳ１は、オア回路８１に供給される。このオア回路８１には、検出信号ＶＳ１と併せて、駆動回路６０内のアンド回路６４から出力信号Ｓ９が供給される。オア回路８１は、検出信号ＶＳ１と出力信号Ｓ９とを論理和演算した結果を持つ出力信号Ｓ１１をドライバ回路８２に出力する。例えば、オア回路８１は、Ｈレベルの検出信号ＶＳ１に応答して、出力信号Ｓ９の信号レベルに関わらずＨレベルの出力信号Ｓ１１を生成する。また、オア回路８１は、Ｌレベルの検出信号ＶＳ１に応答して、出力信号Ｓ９と同等の信号レベルを持つ出力信号Ｓ１１を生成する。
【００８２】
ドライバ回路８２の出力端子は、スイッチ回路ＳＷ４の制御端子に接続されている。例えば、ドライバ回路８２は、Ｈレベル（例えば、入力電圧Ｖｉｎレベル）の出力信号Ｓ１１に応答してＨレベル（例えば、入力電圧Ｖｉｎレベル）の制御信号ＳＧ４をスイッチ回路ＳＷ４に出力する。また、ドライバ回路８２は、Ｌレベル（例えば、グランドＧＮＤレベル）の出力信号Ｓ１１に応答してＬレベル（例えば、グランドＧＮＤレベル）の制御信号ＳＧ４をスイッチ回路ＳＷ４に出力する。なお、スイッチ回路ＳＷ４は、Ｈレベルの制御信号ＳＧ４に応答してオンし、Ｌレベルの制御信号ＳＧ４に応答してオフする。
【００８３】
次に、上記検出回路７０の内部構成例について説明する。
図６に示すように、検出回路７０は、インバータ回路７１，７２と、Ｄ−フリップフロップ回路（Ｄ−ＦＦ回路）７３，７４とを有している。
【００８４】
インバータ回路７１は、出力信号Ｓ５を論理反転した信号をＤ−ＦＦ回路７３，７４のクロック端子に供給する。インバータ回路７２は、出力信号Ｓ７を論理反転した信号をＤ−ＦＦ回路７３，７４のリセット端子Ｒに供給する。
【００８５】
Ｄ−ＦＦ回路７３の入力端子Ｄには、図示しない電源回路により生成された高電位電源電圧ＶＤＤが供給される。Ｄ−ＦＦ回路７３の出力端子Ｑから出力信号Ｑ１が次段のＤ−ＦＦ回路７４の入力端子Ｄに出力される。そして、Ｄ−ＦＦ回路７４の出力端子Ｑから上記検出信号ＶＳ１が出力される。
【００８６】
次に、上記検出回路７０の動作を説明する。
図９に示す期間Ｔａでは、ＰＷＭ信号Ｓ２，Ｓ４の一つの周期Ｔ内にＨレベルの出力信号Ｓ７が発生する。具体的には、期間Ｔａでは、出力信号Ｓ５の立ち下がりエッジから次の出力信号Ｓ５の立ち下がりエッジまでの間にＨレベルの出力信号Ｓ７が発生する。この場合には、そのＨレベルの出力信号Ｓ７によってＤ−ＦＦ回路７３，７４がリセットされる。これにより、出力信号Ｑ１がＬレベルになるため、Ｄ−ＦＦ回路７４から出力される検出信号ＶＳ１がＬレベルに維持される。そして、このＬレベルの検出信号ＶＳ１に応答して、出力信号Ｓ６と同等の信号レベルを持つ制御信号ＳＧ４がスイッチ回路ＳＷ４に供給される。このため、スイッチ回路ＳＷ４がスイッチ回路ＳＷ２に連動してオン・オフされる。
【００８７】
一方、期間Ｔｂのように、ＰＷＭ信号Ｓ２，Ｓ４の一つの周期Ｔ内に出力信号Ｓ７がＨレベルとなる期間が発生しない場合、つまり第２の期間Ｐ２の時間幅が０ｓとなった場合には、上記周期Ｔ内においてＤ−ＦＦ回路７３，７４がリセットされない。詳述すると、出力信号Ｓ５の立ち下がりエッジに応答してＤ−ＦＦ回路７３の出力信号Ｑ１がＨレベルになる（時刻ｔ１１参照）。その後、出力信号Ｓ７がＨレベルに遷移しないため、上記Ｈレベルとなった出力信号Ｑ１がＬレベルに遷移せずに、次の周期ＴでもＨレベルの出力信号Ｑ１がＤ−ＦＦ回路７４の入力端子Ｄに供給される。続いて、次の周期Ｔの出力信号Ｓ５の立ち下がりエッジに応答して、Ｄ−ＦＦ回路７４からＨレベルの検出信号ＶＳ１が出力される（時刻ｔ１２参照）。そして、このＨレベルの検出信号ＶＳ１に応答して、Ｈレベル固定の制御信号ＳＧ４がスイッチ回路ＳＷ４に供給される。これにより、スイッチ回路ＳＷ４がオン状態に維持される。
【００８８】
このように、スイッチ回路ＳＷ４は、第２の期間Ｐ２の時間幅が０ｓでない場合にはスイッチ回路ＳＷ２と連動してオン・オフ制御される。すなわち、第２の期間Ｐ２の時間幅が０ｓでない場合のスイッチ回路ＳＷ４は、第１の期間Ｐ１及び第２の期間Ｐ２においてスイッチ回路ＳＷ２と共にオフされ、第３の期間Ｐ３においてスイッチ回路ＳＷ３と共にオンされる。また、スイッチ回路ＳＷ４は、第２の期間Ｐ２の時間幅が０ｓである場合にはオン状態に維持される。
【００８９】
ところで、上記ＤＣ−ＤＣコンバータ１Ａでは、駆動回路６０内のオア回路６１、インバータ回路６２，６３及びアンド回路６４，６５（ＡＳＴ回路）による制御によって、スイッチ回路ＳＷ１〜ＳＷ３が同時にオフする期間が生じる。このとき、スイッチ回路ＳＷ４が常にスイッチ回路ＳＷ２と連動してオン・オフ制御される場合には、負荷３が無負荷であるときに以下のような問題が生じる。詳述すると、負荷３が無負荷であるときに、全てのスイッチ回路ＳＷ１〜ＳＷ４が同時にオフすると、出力端子Ｐｏ２からボディダイオードＤ３及びコイルＬ１を通じて出力端子Ｐｏ１に至る電流経路が形成されてしまう（つまり、第２の期間Ｐ２になってしまう）。これにより、出力端子Ｐｏ２（コンデンサＣ２）にコイル電流ＩＬが供給されるため、出力電圧Ｖｏ２が目標電圧から外れてしまう。
【００９０】
これに対し、本実施形態のＤＣ−ＤＣコンバータ１Ａでは、検出回路７０によって第２の期間Ｐ２の時間幅が０ｓであることが検出された場合、つまり負荷３が無負荷である場合に、スイッチ回路ＳＷ４をオン状態に維持するようにした。これにより、負荷３が無負荷であるときに、スイッチ回路ＳＷ１〜ＳＷ３が同時にオフした場合であっても、グランドＧＮＤからボディダイオードＤ２、オンしたスイッチ回路ＳＷ４及びコイルＬ１を通じて出力端子Ｐｏ１に至る電流経路が形成される（つまり、第３の期間Ｐ３となる）。このため、出力端子Ｐｏ２（コンデンサＣ２）にコイル電流ＩＬが供給されることを好適に抑制することができ、出力電圧Ｖｏ１，Ｖｏ２を安定して生成することができる。
【００９１】
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏する。
（６）コイルＬ１とスイッチ回路ＳＷ２との間に、コイルＬ１からスイッチ回路ＳＷ２グランドＧＮＤからスイッチ回路ＳＷ４に向かう方向が順方向になるボディダイオードＤ４（つまり、ボディダイオードＤ２とは逆方向に接続されたボディダイオードＤ４）を形成するようにした。このボディダイオードＤ４により、仮に出力電圧Ｖｏ２の絶対値がスイッチ回路ＳＷ２の順方向電圧Ｖｆよりも高くなった場合であっても、第２の期間Ｐ２において、グランドＧＮＤから出力端子Ｐｏ２に向かってリーク電流が流れることを好適に抑制することができる。
【００９２】
（７）検出回路７０によって第２の期間Ｐ２の時間幅が０ｓであることが検出された場合、つまり負荷３が無負荷である場合に、スイッチ回路ＳＷ４をオン状態に維持するようにした。これにより、負荷３が無負荷になった場合であっても、出力電圧Ｖｏ１，Ｖｏ２を安定して生成することができる。
【００９３】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、各周期Ｔにおいて、コイルＬ１等の接続状態を、第１の期間Ｐ１、第２の期間Ｐ２及び第３の期間Ｐ３の順番で変更するようにした。これに限らず、例えば各周期Ｔにおいて、コイルＬ１等の接続状態を、第１の期間Ｐ１、第３の期間Ｐ３及び第２の期間Ｐ２の順番で変更するようにしてもよい。
【００９４】
・上記第２実施形態におけるボディダイオードＤ１〜Ｄ４の代わりに、スイッチ回路ＳＷ１〜ＳＷ４に上記ボディダイオードに相当するダイオードを並列に接続するようにしてもよい。
【００９５】
・上記各実施形態では、スイッチ回路ＳＷ１の一例としてＰチャネルＭＯＳトランジスタを開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路ＳＷ１としてバイポーラトランジスタを用いてもよい。あるいは、スイッチ回路ＳＷ１として複数のトランジスタを含むスイッチ回路を用いてもよい。
【００９６】
・上記各実施形態では、スイッチ回路ＳＷ２，ＳＷ３，ＳＷ４の一例としてＮチャネルＭＯＳトランジスタを開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路ＳＷ２，ＳＷ３，ＳＷ４としてバイポーラトランジスタを用いてもよい。あるいは、スイッチ回路ＳＷ２，ＳＷ３，ＳＷ４として複数のトランジスタを含むスイッチ回路を用いてもよい。
【００９７】
・上記各実施形態における制御部１１（第１制御部２０、第２制御部３０、ロジック回路５０及び駆動回路６０）の内部構成は特に限定されない。
・上記各実施形態における発振器４０は、鋸歯状波信号である周期信号ＣＫを生成するようにした。これに限らず、発振器４０が三角波信号を生成するようにしてもよい。
【００９８】
・上記各実施形態では、電圧制御モードのＤＣ−ＤＣコンバータに具体化したが、電流制御モードのＤＣ−ＤＣコンバータに具体化してもよい。
・上記各実施形態及び上記各変形例では、ＰＷＭ制御方式のＤＣ−ＤＣコンバータに具体化したが、ＰＦＭ（Pulse Frequency Modulation）制御方式のＤＣ−ＤＣコンバータやＰＳＭ（Pulse Skipping Modulation）制御方式のＤＣ−ＤＣコンバータに具体化してもよい。但し、この場合であっても、スイッチ回路ＳＷ１〜ＳＷ３をオン・オフ制御する制御信号は全て同一の周波数を持つ信号であることが好ましい。
【符号の説明】
【００９９】
１，１Ａ  ＤＣ−ＤＣコンバータ
１０，１０Ａ    スイッチ回路群
１１  制御部（制御回路）
２０  第１制御部
３０  第２制御部
４０  発振器
５０  ロジック回路
６０  駆動回路
７０  検出回路
Ｌ１    コイル
ＳＷ１  スイッチ回路（第１スイッチ回路）
ＳＷ２  スイッチ回路（第２スイッチ回路）
ＳＷ３  スイッチ回路（第３スイッチ回路）
ＳＷ４  スイッチ回路（ＭＯＳトランジスタ）
Ｄ４  ボディダイオード（ダイオード）
ＩＬ  コイル電流
Ｓ２    ＰＷＭ信号
Ｓ４    ＰＷＭ信号
ＳＧ１〜ＳＧ４  制御信号
ＶＳ１  検出信号
ＣＫ  周期信号
Ｐ１    第１の期間
Ｐ２    第２の期間
Ｐ３    第３の期間
【図１】
2014230440.tif 000008
【図２】
2014230440.tif 000009
【図３】
2014230440.tif 000010
【図４】
2014230440.tif 000011
【図５】
2014230440.tif 000012
【図６】
2014230440.tif 000013
【図７】
2014230440.tif 000014
【図８】
2014230440.tif 000015
【図９】
2014230440.tif 000016
【図１０】
2014230440.tif 000017