(57)【要約】【課題】圧電トランス制御部をプリンタエンジン制御部と一体にした集積回路において、画像形成動作中に出力される駆動周波数信号の、隣接ピン間での干渉をなくし、出力リップルを減少させる。【解決手段】複数の圧電トランスの駆動周波数信号（ＤＦＳｉ）を生成する集積回路（２６２）の、上記複数の駆動周波数信号（ＤＦＳｉ）を出力するためのピンのうち、隣り合うピンは異なるタイミングで駆動周波数信号（ＤＦＳｉ）の出力を行う。例えば、隣り合うピンの一方から出力される駆動周波数信号は、正極性整流回路（３１５）を２次側に有する圧電トランス（３１０）の１次側に接続された圧電トランス駆動回路（３０５）に印加され、他方のピンから出力される駆動周波数信号は、負極性整流回路（３１６）を２次側に有する圧電トランス（３１１）の１次側に接続された圧電トランス駆動回路（３０６）に印加される。【選択図】図１
2014143859.tif 000002
【特許請求の範囲】
【請求項１】
複数の圧電トランスと、
複数の圧電トランス駆動回路と、
複数の前記圧電トランスの駆動周波数信号を生成する集積回路を有し、
前記集積回路の前記複数の駆動周波数信号を出力するためのピンが相連続するように配置され、かつ前記相連続して配置されたピンのうち、少なくとも１対の隣り合うピンは異なるタイミングで前記駆動周波数信号の出力を行うものである
ことを特徴とする圧電トランス駆動装置。
【請求項２】
前記１対の隣り合うピンの一方が前記駆動周波数信号の出力を行っている期間の最初及び最後を除き、他方のピンからは前記駆動周波数信号の出力が行われない
ことを特徴とする請求項１に記載の圧電トランス駆動装置。
【請求項３】
前記１対のピンの一方から出力される駆動周波数信号は、正極性整流回路を２次側に有する圧電トランスの１次側に接続された圧電トランス駆動回路に印加され、
他方のピンから出力される駆動周波数信号は、負極性整流回路を２次側に有する圧電トランスの１次側に接続された圧電トランス駆動回路に印加される
ことを特徴とする請求項１又は２に記載の圧電トランス駆動装置。
【請求項４】
前記正極性整流回路の出力側と前記負極性整流回路の出力側が互いに接続され、一つの負荷へ正バイアス又は負バイアスを印加することを特徴とする請求項３に記載の圧電トランス駆動装置。
【請求項５】
クロック信号生成手段により前記集積回路に同期クロック信号を与え、
前記駆動周波数信号は前記同期クロック信号を分周することで生成されたものである
ことを特徴とする請求項１乃至４のいずれかに記載の圧電トランス駆動装置。
【請求項６】
請求項１乃至５のいずれかに記載の圧電トランス駆動装置と、
画像形成装置制御集積回路とを有し、
前記圧電トランスの駆動周波数を生成する集積回路が、前記画像形成装置制御集積回路の一部を成すことを特徴とする画像形成装置。
【請求項７】
同一のプリント基板中に、
エンジン制御集積回路と、
前記圧電トランス駆動回路をその一部とする高電圧生成回路とを有し、
前記基板上の前記圧電トランスのうち、画像形成中に同時に駆動される圧電トランスが、互いに隣り合わないように配置されている
ことを特徴とする請求項６に記載の画像形成装置。
【請求項８】
請求項４に記載の圧電トランス駆動装置を有し、
偶数ピン及び奇数ピンのいずれか一方のみが、印字画像形成に出力される駆動周波数信号の出力のために用いられる
画像形成装置。
【請求項９】
画像形成がトナー画像の形成及び転写と、残トナーのクリーニングを含み、
トナー画像の形成及び転写のためのバイアス電圧を発生するために用いられる駆動周波数信号は、前記偶数ピン及び奇数ピンのいずれか一方に割り当てられ、
クリーニングのためのバイアス電圧を発生するために用いられる駆動周波数信号は、前記偶数ピン及び奇数ピンの他方に割り当てられる
ことを特徴とする請求項７の画像形成装置。
【請求項１０】
複数の圧電トランスと、
複数の圧電トランス駆動回路と、
複数の駆動周波数信号を生成する集積回路を有し、
前記集積回路の相連続するピンのうちの、偶数ピン及び奇数ピンのいずれか一方にのみ、前記の駆動周波数信号が割り当てられ、
前記駆動周波数信号を出力するためのピン相互間に位置するピンには、前記駆動周波数信号の出力、電源への接続、及び接地への接続以外の目的で用いられる
ことを特徴とする圧電トランス駆動装置。
【請求項１１】
前記駆動周波数信号を出力するためのピンの間に前記駆動周波数信号の周波数より低い周波数のパルス幅変調信号を出力するためのピンを配置し、
前記パルス幅変調信号が前記圧電トランスから出力される電圧の制御に用いられる
ことを特徴とする請求項１０に記載の圧電トランス駆動装置。
【請求項１２】
クロック信号生成手段により前記集積回路に同期クロック信号を与え、
前記駆動周波数信号と前記パルス幅変調信号は前記同期クロック信号を分周することで生成されたものである
ことを特徴とする請求項１１に記載の圧電トランス駆動装置。
【請求項１３】
請求項１１又は１２に記載の圧電トランス駆動装置と、
画像形成装置制御集積回路とを有し、
前記画像形成装置制御集積回路内に、
前記駆動周波数信号を生成する駆動周波数生成回路と、
前記パルス幅変調信号を生成するためのパルス幅変調信号生成部と
が形成されている
画像形成装置。
【請求項１４】
同一のプリント基板中に
エンジン制御集積回路と、
前記圧電トランス駆動回路をその一部とする高電圧生成回路を有し、
前記エンジン制御集積回路は、
圧電トランスを駆動するための駆動周波数信号を生成する駆動周波数信号生成回路と、
パルス幅変調信号を生成するパルス幅変調信号生成回路とを含み、
前記圧電トランスは、
正極性バイアスの出力のための圧電トランスと、
負極性バイアスの出力のための圧電トランスとを含み、
前記正極性バイアスの出力のための圧電トランスと前記負極性バイアスの出力のための圧電トランスが前記プリント基板上で交互に位置するように配置されている
ことを特徴とする請求項１３に記載の画像形成装置。
【請求項１５】
複数の圧電トランス駆動回路を制御する、集積回路により形成される圧電トランス駆動装置を有する画像形成装置において、
前記複数の圧電トランス駆動回路は、
第１の圧電トランスを駆動する第１の圧電トランス駆動回路と、
第２の圧電トランスを駆動する第２の圧電トランス駆動回路とを有し、
前記集積回路は、
前記第１の圧電トランス駆動回路に駆動信号を出力する第１の出力部と、
前記第２の圧電トランス駆動回路に駆動信号を出力する第２の出力部とを有し、
前記第１の出力部と前記第２の出力部は互いの近傍に配置され、
前記第１の出力部から前記第１の圧電トランス駆動回路に信号を供給する第１の配線と、
前記第２の出力部から前記第２の圧電トランス駆動回路に信号を供給する第２の配線とを有し、
前記第１の配線と前記第２の配線の少なくとも一部は並んで配線され、
前記集積回路は、
前記第１の圧電トランスによる出力を画像形成に用いるときの前記第１の出力部の出力波形の変化よりも、前記第１の圧電トランスによる出力を画像形成に用いるときの前記第２の出力部の出力波形の変化を少なくした
ことを特徴とする画像形成装置。
【請求項１６】
前記第１の圧電トランスによる出力を画像形成に用いないときの前記第２の出力部の出力波形の変化よりも、
前記第１の圧電トランスによる出力を画像形成に用いるときの前記第２の出力部の出力波形の変化を少なくした
ことを特徴とする請求項１５に記載の画像形成装置。
【請求項１７】
前記第１の圧電トランスによる出力を接続する回転体を有し、
前記回転体を回転し、前記第１の圧電トランスによる出力を画像形成に用いないときの前記第２の出力部の出力波形の変化よりも、
前記回転体を回転し、前記第１の圧電トランスによる出力を画像形成に用いるときの前記第２の出力部の出力波形の変化を少なくした
ことを特徴とする請求項１５又は１６に記載の画像形成装置。
【請求項１８】
複数の圧電トランス駆動回路を制御する、集積回路で形成された圧電トランス駆動装置を有する画像形成装置において、
第１の極性の電圧の出力に用いる第１の圧電トランスと、
前記第１の極性の電圧とは逆極性の第２の極性の電圧の出力に用いる第２の圧電トランスとを有し、
前記複数の圧電トランス駆動回路は、
前記第１の圧電トランスを駆動する第１の圧電トランス駆動回路と、
前記第２の圧電トランスを駆動する第２の圧電トランス駆動回路とを有し、
前記集積回路は、
前記第１の圧電トランス駆動回路に信号を出力する第１の出力部と、
前記第２の圧電トランス駆動回路に信号を出力する第２の出力部とを有し、
前記第１の出力部と前記第２の出力部は互いの近傍に配置され、
前記第１の出力部から前記第１の圧電トランス駆動回路に信号を供給する第１の配線と、
前記第２の出力部から前記第２の圧電トランス駆動回路に信号を供給する第２の配線とを有し、
前記第１の配線と前記第２の配線の少なくとも一部は並んで配線され、
前記第１の圧電トランスの出力を負荷に供給するときの前記第１の出力部の出力波形の変化よりも、前記第１の圧電トランスの出力を負荷に供給するときの前記第２の出力部の出力波形の変化を少なくし、
前記第２の圧電トランスの出力を負荷に供給するときの前記第２の出力部の出力波形の変化よりも、前記第２の圧電トランスの出力を負荷に供給するときの前記第１の出力部の出力波形の変化を少なくした
ことを特徴とする画像形成装置。
【請求項１９】
前記集積回路は、
前記第１の圧電トランスを用いて前記第１の極性の電圧の出力を負荷に供給するときの前記第２の出力部の出力波形を０Ｖの近傍にし、
前記第２の圧電トランスを用いて前記第２の極性の電圧の出力を負荷に供給するときの前記第１の出力部の出力波形を０Ｖの近傍にした
ことを特徴とする請求項１８に記載の画像形成装置。
【請求項２０】
前記第１の圧電トランスを用いた出力と前記第２の圧電トランスを用いた出力の両方が接続されている回転体を有することを特徴とする請求項１８又は１９に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランス駆動装置及び画像形成装置に関する。
【背景技術】
【０００２】
従来、この種の装置は特許文献１に開示されたものがある。この装置においては、高圧制御集積回路によりクロックを分周して複数チャンネルの圧電トランス駆動周波数を生成し、生成された圧電トランス駆動周波数の信号でそれぞれ対応する圧電トランスを駆動することにより、正負のバイアス電圧発生させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−５０２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術では、高圧制御集積回路はプリンタエンジン制御部と通信を行い、複数チャンネルの駆動周波数信号を出力する構成となっている。圧電トランス駆動周波数は１００ｋＨｚ以上であるため、互いに隣接するピンで駆動周波数信号が出力される場合には、クロストークや相互干渉により影響が生じ、高電圧出力リップルの増大などを招きやすい。出力リップルが増大すると印刷画像にリップル周期の縞模様が生じてしまう場合がある。そのため、集積回路の駆動周波数出力ピンが互いに隣接しないように、隣接ピンをグラウンドとするなどのピンアサインを行う等の対策が取られてきた。しかしながら、この圧電トランス制御部の一部をプリンタエンジン制御部と同じ集積回路中に形成しようとした場合、プリンタエンジン制御部は多数の信号入出力を有するため、ピン数を増やすことが困難であるという問題がある。さらに、例えば、圧電トランス駆動信号をグラウンドで囲んでシールドするなどした場合にパッケージのピン数をさらに増大させる要因となってしまうという問題があった。
【課題を解決するための手段】
【０００５】
本発明の第１の態様の圧電トランス駆動装置は、
複数の圧電トランスと、
複数の圧電トランス駆動回路と、
複数の前記圧電トランスの駆動周波数信号を生成する集積回路を有し、
前記集積回路の前記複数の駆動周波数信号を出力するためのピンが相連続するように配置され、かつ前記相連続して配置されたピンのうち、少なくとも１対の隣り合うピンは異なるタイミングで前記駆動周波数信号の出力を行うものである
ことを特徴とする。
本発明の第２の態様の圧電トランス駆動装置は、
複数の圧電トランスと、
複数の圧電トランス駆動回路と、
複数の駆動周波数信号を生成する集積回路を有し、
前記集積回路の相連続するピンのうちの、偶数ピン及び奇数ピンのいずれか一方にのみ、前記の駆動周波数信号が割り当てられ、
前記駆動周波数信号を出力するためのピン相互間に位置するピンには、前記駆動周波数信号の出力、電源への接続、及び接地への接続以外の目的で用いられる
ことを特徴とする。
本発明の第３の態様の画像形成装置は、
複数の圧電トランス駆動回路を制御する、集積回路により形成される圧電トランス駆動装置を有する画像形成装置において、
前記複数の圧電トランス駆動回路は、
第１の圧電トランスを駆動する第１の圧電トランス駆動回路と、
第２の圧電トランスを駆動する第２の圧電トランス駆動回路とを有し、
前記集積回路は、
前記第１の圧電トランス駆動回路に駆動信号を出力する第１の出力部と、
前記第２の圧電トランス駆動回路に駆動信号を出力する第２の出力部とを有し、
前記第１の出力部と前記第２の出力部は互いの近傍に配置され、
前記第１の出力部から前記第１の圧電トランス駆動回路に信号を供給する第１の配線と、
前記第２の出力部から前記第２の圧電トランス駆動回路に信号を供給する第２の配線とを有し、
前記第１の配線と前記第２の配線の少なくとも一部は並んで配線され、
前記集積回路は、
前記第１の圧電トランスによる出力を画像形成に用いるときの前記第１の出力部の出力波形の変化よりも、前記第１の圧電トランスによる出力を画像形成に用いるときの前記第２の出力部の出力波形の変化を少なくした
ことを特徴とする。
本発明の第４の態様の画像形成装置は、
複数の圧電トランス駆動回路を制御する、集積回路で形成された圧電トランス駆動装置を有する画像形成装置において、
第１の極性の電圧の出力に用いる第１の圧電トランスと、
前記第１の極性の電圧とは逆極性の第２の極性の電圧の出力に用いる第２の圧電トランスとを有し、
前記複数の圧電トランス駆動回路は、
前記第１の圧電トランスを駆動する第１の圧電トランス駆動回路と、
前記第２の圧電トランスを駆動する第２の圧電トランス駆動回路とを有し、
前記集積回路は、
前記第１の圧電トランス駆動回路に信号を出力する第１の出力部と、
前記第２の圧電トランス駆動回路に信号を出力する第２の出力部とを有し、
前記第１の出力部と前記第２の出力部は互いの近傍に配置され、
前記第１の出力部から前記第１の圧電トランス駆動回路に信号を供給する第１の配線と、
前記第２の出力部から前記第２の圧電トランス駆動回路に信号を供給する第２の配線とを有し、
前記第１の配線と前記第２の配線の少なくとも一部は並んで配線され、
前記第１の圧電トランスの出力を負荷に供給するときの前記第１の出力部の出力波形の変化よりも、前記第１の圧電トランスの出力を負荷に供給するときの前記第２の出力部の出力波形の変化を少なくし、
前記第２の圧電トランスの出力を負荷に供給するときの前記第２の出力部の出力波形の変化よりも、前記第２の圧電トランスの出力を負荷に供給するときの前記第１の出力部の出力波形の変化を少なくした
ことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、圧電トランス制御集積回路をプリンタエンジン制御集積回路と一体化させた構成において、画像形成動作中に出力される駆動周波数信号の、隣接ピン間での干渉をなくし、出力リップルを減少させることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施の形態１の画像形成装置の構成を示す図である。
【図２】図１の画像形成装置に用いられる、本発明の実施の形態１の制御系の構成を示すブロック図である。
【図３】図２の制御系のうち、プリンタエンジン制御基板兼高圧基板３０１内に形成される回路の構成を示すブロック図である。
【図４】図３の発振回路３３１の回路構成を示す配線図である。
【図５】図３の帯電バイアス発生部１５３及び出力電圧変換手段３１９の回路構成を示す配線図である。
【図６】図３の１次転写バイアス発生部１５１の回路構成を示す配線図である。
【図７】図３の２次転写バイアス発生部１５０の回路構成を示す配線図である。
【図８】本発明の実施の形態１における、プリンタエンジン制御基板兼高圧基板３０１上における主な回路部品の配置の一例を示す図である。
【図９】図８の符号Ｅ９で示す部分の拡大図である。
【図１０】図３のプリンタエンジン制御部２５３のうちの一つの駆動周波数信号を生成する部分を示すブロック図である。
【図１１】図１０の誤差保持レジスタ５０７の構成例を示すブロック図である。
【図１２】図１０のフラクショナル−Ｎ分周器５３０の動作中の各部の値を示す表である。
【図１３】（ａ）及び（ｂ）は、圧電トランス及び整流回路の出力の、駆動周波数に対する出力の関係を示す図である。
【図１４】正バイアス電圧の発生に用いられる駆動周波数信号の生成のための動作を示すフローチャートである。
【図１５】負バイアス電圧の発生に用いられる駆動周波数信号の生成のための動作を示すフローチャートである。
【図１６】画像形成装置における、それぞれのバイアス電圧の出力のタイミングを説明するタイミングチャートである。
【図１７】本発明の実施の形態１における、プリンタエンジン制御基板兼高圧基板３０１上における主な回路部品の配置の他の例を示す図である。
【図１８】図１７の符号Ｅ１８で示す部分の拡大図である。
【図１９】本発明の実施の形態２の画像形成装置の構成を示す図である。
【図２０】本発明の実施の形態２における、プリンタエンジン制御基板兼高圧基板３０１上における主な回路部品の配置の一例を示す図である。
【図２１】図１の画像形成装置に用いられる、本発明の実施の形態３の制御系の構成を示すブロック図である。
【図２２】図２１の制御系のうち、プリンタエンジン制御基板兼高圧基板１３０１内に形成される回路の構成を示すブロック図である。
【図２３】図２２の帯電バイアス発生部１１５３及び出力電圧変換手段３１９の回路構成を示す配線図である。
【図２４】図２２の１次転写バイアス発生部１１５１の回路構成を示す配線図である。
【図２５】図２２の２次転写バイアス発生部１１５０の回路構成を示す配線図である。
【図２６】（ａ）及び（ｂ）は、圧電トランス及び整流回路の出力の、駆動周波数に対する出力の関係を示すとともに、パルス幅変調信号に対するす出力電圧の変化を示す図である。
【図２７】本発明の実施の形態３における、プリンタエンジン制御基板兼高圧基板３０１上における主な回路部品の配置の一例を示す図である。
【図２８】図２７の符号Ｅ２８で示す部分の拡大図である。
【図２９】プリンタエンジン制御部１２５３のうちの一つの駆動周波数信号及び一つのパルス幅変調信号を生成する部分を示すブロック図である。
【発明を実施するための形態】
【０００８】
実施の形態１． 
図１はカラー電子写真画像形成装置の構成例を示す。
図示のカラー電子写真画像形成装置１０１は、中間転写方式の４サイクルカラー画像形成装置であり、現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋはトナー容器一体でロータリー現像器支持体１１１に着脱可能に実装される。
【０００９】
感光体ドラム１３２は帯電ローラ１３６によって一様に帯電される。
帯電された感光体ドラム１３２には、ＬＥＤヘッド１０３の発光により潜像が形成され、ロータリー現像器支持体１１１が矢印ＤＯＲの方向に回転することにより現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋの順で感光体ドラム１３２に当接し、矢印ＤＯＱの方向に回転する感光体ドラム１３２にトナー像が形成される。
【００１０】
現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋはそれぞれ内部にトナー容器を持ち、供給ローラ１３３Ｃ、１３３Ｍ、１３３Ｙ、１３３Ｋによりトナーが現像ローラ１３４Ｃ、１３４Ｍ、１３４Ｙ、１３４Ｋに供給し、現像ブレード１３５Ｃ、１３５Ｍ、１３５Ｙ、１３５Ｋにより現像ローラ１３４Ｃ、１３４Ｍ、１３４Ｙ、１３４Ｋの表面に一様なトナー層が形成され、この一様なトナー層を利用して、感光体ドラム１３２へのトナーの選択的転写によるトナー像の形成（現像）が行われる。
【００１１】
クリーニングブレード１３７は１次転写後の残トナーをクリーニングし、廃トナーは廃トナー容器１３８に蓄積される。
【００１２】
１次転写ローラ１０５は矢印ＤＯＴの方向に搬送される中間転写ベルト１０８の裏面から転写ニップにバイアスを印加することができるように配置されている。
【００１３】
転写ベルト駆動ローラ１０６、転写ベルト従動ローラ１０７および２次転写バックアップローラ１２０は、中間転写ベルト１０８を張架し、２次転写ローラ１３０は中間転写ベルト１０８を間にして２次転写バックアップローラ１２０と対向しており、間を通過する印刷用紙１１５にトナーを転写することが可能となっている。用紙１１５が通過する前、即ち、３色の１次転写画像が通過する時には、中間転写ベルト１０８から離間する構成となっている。
【００１４】
用紙カセット１１３は画像形成装置１０１に着脱可能に取り付けられ、用紙１１５が積載される。ホッピングローラ１１４は転写媒体である用紙１１５を用紙カセット１１３から１枚ずつ搬送する。１対のレジストローラ１１６及び１１７は用紙１１５を所定のタイミングで搬送する。
【００１５】
定着器１１８は用紙１１５上のトナー像を熱と加圧によって定着する。用紙ガイド１１９は用紙を排紙トレー１２１にフェースダウンで排出する。
用紙検出センサ１４０は、接触式のセンサもしくは非接触式の光学センサであり、用紙１１５の通過を検知する。
【００１６】
現像バイアス発生部１５２は、現像ローラ１３４Ｃ、１３４Ｍ、１３４Ｙ、１３４Ｋ及び供給ローラ１３３Ｃ、１３３Ｍ、１３３Ｙ、１３３Ｋに負バイアスを供給する。
帯電バイアス発生部１５３は、帯電ローラ１３６へ負バイアスを供給する。
１次転写バイアス発生部１５１は、正バイアス及び負バイアスを供給することができるものであり、１次転写を行う時に正バイアスを、クリーニングを行う時に負バイアスを１次転写ローラ１０５に印加する。
２次転写バイアス発生部１５０も、正バイアス及び負バイアスを供給することができるものであり、２次転写を行う時に正バイアスを印加し、クリーニングを行う時に負バイアスを２次転写ローラ１３０に印加する。
【００１７】
以上のように、各バイアス発生部は、高電圧生成回路であり、回転体であるローラ（１３６、１３４、１３３Ｃ、１０５、１３０）に高バイアス電圧を印加する。
また、１次転写ローラ１０５及び２次転写ローラ１３０には、画像形成中には、正のバイアス（第１極性の電圧）が印加され、クリーニング中には、負のバイアス（第２極性の電圧）が印加される。
【００１８】
図２は図１の画像形成装置における制御系を示す。
ホストインターフェース部２５０は、コマンド／画像処理部２５１にＰＤＬ（ページ記述言語）等で記述された所定フォーマットの印刷データを送信する。
コマンド／画像処理部２５１はＬＥＤヘッドインターフェース部２５２へビットマップ形式の画像データを出力する。
ＬＥＤヘッドインターフェース部２５２は、プリンタエンジン制御部２５３によって制御され、ＬＥＤヘッド駆動パルス等を出力することでＬＥＤヘッド１０３のＬＥＤを、ビットマップ形式の画像データに応じて選択的に発光させる。
【００１９】
プリンタエンジン制御部２５３は、プリンタエンジン制御基板兼高圧基板３０１内に形成された１チップの集積回路であり、同じ基板３０１内に、帯電バイアス発生部１５３、現像バイアス発生部１５２、１次転写バイアス発生部１５１、及び２次転写バイアス発生部１５０が形成されている。プリンタエンジン制御部２５３は、画像形成装置制御集積回路或いはエンジン制御集積回路とも呼ばれる。
帯電バイアス発生部１５３、現像バイアス発生部１５２、１次転写バイアス発生部１５１、及び２次転写バイアス発生部１５０は、高電圧を生成し、バイアス電圧としてそれぞれの負荷に供給する回路である。
【００２０】
プリンタエンジン制御部２５３は１チップの集積回路により構成されるものであり、圧電トランス制御部２６２と不揮発性メモリ等により構成された記憶部２６７を含む。
【００２１】
帯電バイアス発生部１５３は負バイアスを発生して、感光体ドラム１３２への帯電を行う帯電ローラ１３６に印加するとともに、現像バイアス発生部１５２に供給する。
現像バイアス発生部１５２は帯電バイアス発生部１５３から供給された負バイアスを、絶対値がより小さい負の電圧にＤＣ−ＤＣ変換して、現像バイアスとして、現像器支持体１１１の接点を介して現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃに印加する。即ち、上記接点の作用により、現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃへの負バイアスの印加は順次行われ、各時点では１つの現像器にのみ、負バイアスが印加される。
【００２２】
２次転写バイアス発生部１５０は、正負の２次転写バイアスを２次転写ローラ１３０に印加可能であり、１次転写バイアス発生部１５１は、正負の１次転写バイアスを１次転写ローラ１０５に印加可能である。
【００２３】
用紙検出センサ１４０は、上記のように、用紙の通過を検知するものであり、２次転写バイアスの発生のタイミングを調整するために用いられる。
【００２４】
プリンタエンジン制御部２５３は、ホッピングローラ１１４を駆動するホッピングモータ２５４、レジストローラ１１６及び１１７を回転させるレジストモータ２５５、転写ベルト駆動ローラ１０６を回転させるベルト駆動モータ２５６、定着器１１８のローラを回転させる定着器モータ２５７、感光体ドラム１３２を回転させるドラムモータ２５８、現像器支持体１１１を回転させる回転現像器モータ２５９、２次転写ローラ１３０を動作させて、用紙１１５を中間転写ベルト１０８に当接させる２次転写ローラソレノイド２６０を所定のタイミングで矢印ＤＯＳに示す方向に動作させるように駆動する。
【００２５】
定着器ヒーター２６１はサーミスタ２６６の検出値に応じて温度制御される。温湿度センサ２９０は画像形成装置の動作環境温度と湿度を検出する。
【００２６】
図３はプリンタエンジン制御基板兼高圧基板３０１内に形成される回路の構成をより詳細に示し、図４〜図７は、図３の回路の各部の回路構成を示す。図３に示される回路のうち、出力負荷以外の部分により、圧電トランス駆動装置が構成されている。
【００２７】
電源３０２及び３０３は、図示しない交流１００〜２３０Ｖを直流電圧に変換する低圧電源より給電される。３．３Ｖの電源３０２は、プリンタエンジン制御部２５３、出力電圧検出手段３２０、３２２、及び３２４、並びに出力電圧変換手段３１９に接続され、２４Ｖの電源３０３は、圧電トランス駆動回路３０４、３０５、３０６、３０７、及び３０８、並びに出力電圧変換手段３１９に接続されている。出力電圧変換手段３１９が現像バイアス発生部１５２を構成する。
【００２８】
発振回路３３１は、例えば図４に示されるように、水晶振動子４０２、コンデンサ４０１、４０３、及び抵抗４０４、４１０を含み、水晶振動子４０２の第１及び第２の電極はコンデンサ４０１、４０３を介して接地され、第１及び第２の電極間には２つの抵抗４１０、４０４が直列接続され、上記第１の電極が端子３３１ａに接続され、抵抗４１０と抵抗４０４の接続点が端子３３１ｂに接続されている。
【００２９】
発振回路３３１の端子３３１ａ、３３１ｂが、それぞれプリンタエンジン制御部２５３のポートＯＳＣ＿ＩＮ、ＯＳＣ＿ＯＵＴに接続されており、プリンタエンジン制御部２５３内のインバータ４１１とともにクロック信号生成手段３３０を構成し、このクロック信号生成手段３３０によりクロック信号ＣＬＫが発生される。
発振周波数は、例えば、５０ＭＨｚであるが、他の値例えば、１００ＭＨｚ、２００ＭＨｚなどであっても良い。
【００３０】
クロック信号生成手段３３０により発生されるクロック信号ＣＬＫに同期してプリンタエンジン制御部２５３内の諸回路が動作する。
【００３１】
圧電トランス制御部２６２は、同期クロック回路（同期回路）で構成され、クロック信号生成手段３３０で生成された５０ＭＨｚのクロックを分周することで得られた駆動周波数信号（駆動パルス信号）ＤＦＳ１〜ＤＦＳ５を生成し、出力ポートＯＵＴ１〜ＯＵＴ５から出力する。
出力ポートＯＵＴ１〜ＯＵＴ５の各々の出力電圧は、対応するバイアス発生部から高圧出力を発生しないとき（高圧出力オフ時）には、Ｈレベルとされる。
【００３２】
例えば、帯電バイアス発生部１５３にバイアス電圧を発生させるときは、出力ポートＯＵＴ１から駆動周波数信号（クロックＣＬＫを分周することで得られた周波数の駆動パルス）ＤＦＳ１を出力し、帯電バイアス発生部１５３の出力（高圧出力）をオフとする場合、出力ポートＯＵＴ１の電圧がＨレベルにされる。
同様に、１次転写バイアス発生部１５１に正バイアス電圧を発生させるときは、出力ポートＯＵＴ２から駆動周波数信号ＤＦＳ２を出力し、１次転写バイアス発生部１５１の正バイアス出力をオフとするときは、出力ポートＯＵＴ２の電圧がＨレベルにされる。
同様に、１次転写バイアス発生部１５１に負バイアス電圧を発生させるときは、出力ポートＯＵＴ３から駆動周波数信号ＤＦＳ３を出力し、１次転写バイアス発生部１５１の負バイアス出力をオフとするときは、出力ポートＯＵＴ３の電圧がＨレベルにされる。
同様に、２次転写バイアス発生部１５０に正バイアス電圧を発生させるときは、出力ポートＯＵＴ４から駆動周波数信号ＤＦＳ４を出力し、２次転写バイアス発生部１５０の正バイアス出力をオフとするときは、出力ポートＯＵＴ４の電圧がＨレベルにされる。
同様に、２次転写バイアス発生部１５０に負バイアス電圧を発生させるときは、出力ポートＯＵＴ５から駆動周波数信号ＤＦＳ５を出力し、２次転写バイアス発生部１５０の負バイアス出力をオフとするときは、出力ポートＯＵＴ５の電圧がＨレベルにされる。
【００３３】
図５は、帯電バイアス発生部１５３及び出力電圧変換手段３１９の具体的な回路構成を示す。図３及び図５に示すように、
帯電バイアス発生部１５３は、圧電トランス制御部２６２のポートＯＵＴ１から、駆動周波数信号ＤＦＳ１を受け、これに基づいて帯電バイアスを発生して、負荷１３６としての帯電ローラに供給する。
帯電バイアス発生部１５３は、圧電トランス駆動回路３０４、圧電トランス３０９、負バイアス整流回路（負極性整流回路）３１４、及び出力電圧検出手段３２０を含む。
帯電バイアス発生部１５３の出力電圧検出手段３２０で検出された電圧ＶＢ１は、プリンタエンジン制御部２５３のポートＡＤＣ１に帰還される。
【００３４】
圧電トランス駆動回路３０４は、図５に示すように、ゲートドライブ回路４０８、ＮチャンネルパワーＭＯＳＦＥＴ４２４、インダクタ４２３、及びコンデンサ４２５を含む。ゲートドライブ回路４０８は、抵抗４１９、４２０、及び４２１、並びにＮＰＮトランジスタ４２２を含む。
抵抗４２１の一端は２４Ｖの電源に接続され、抵抗４２１の他端は、ＮＰＮトランジスタ４２２のコレクタ及びＭＯＳＦＥＴ４２４のゲートに接続され、インダクタ４２３の一端は２４Ｖの電源に接続され、インダクタ４２３の他端はＭＯＳＦＥＴ４２４のドレインに接続されている。
インダクタ４２３、コンデンサ４２５、及びＮチャンネルパワーＭＯＳＦＥＴ４２４で共振回路を構成し、圧電トランス３０９の１次側を駆動する。駆動のため、ＭＯＳＦＥＴ４２４のドレイン及びソースが出力端子３０４ｂ、３０４ｃを介して圧電トランス３０９の第１及び第２の電極３０９ａ、３０９ｂに接続されている。
圧電トランス３０９の２次側の電極３０９ｃは、負バイアス整流回路３１４に接続されている。
負バイアス整流回路３１４は、図５に示すように、アノードが出力電極３０９ｃに接続された高耐圧整流ダイオード４２６、カソードが出力電極３０９ｃに接続された高耐圧整流ダイオード４２７、及びダイオード４２７のアノードとダイオード４２６のカソードの間に接続された高耐圧コンデンサ４２８を含み、ダイオード４２７のアノードから負バイアスを出力する。
【００３５】
圧電トランス駆動回路３０４の入力端子３０４ａは、圧電トランス制御部２６２の出力ポートＯＵＴ１に接続されている。高圧出力（負バイアス電圧の出力）をオフさせる時には、ポートＯＵＴ１からＨレベルの信号が供給され、このためＮＰＮトランジスタ４２２がＯＮし、その結果、ＮチャンネルパワーＭＯＳＦＥＴ４２４のゲート電圧がＬレベルとなり、圧電トランス駆動回路３０４はオフ状態となる。
【００３６】
高圧出力をオンさせる時には、ポートＯＵＴ１から駆動周波数信号が出力され、ＮＰＮトランジスタ４２２がスイッチングされ、駆動周波数信号のレベルが３．３Ｖレンジから２４Ｖレンジに変換され、ＮチャンネルパワーＭＯＳＦＥＴ４２４がスイッチングされる。
インダクタ４２３とコンデンサ４２５と圧電トランス３０９により構成される共振回路により圧電トランス３０９の１次側に半波正弦波の電圧が印加される。
この結果、圧電トランス３０９の２次側には昇圧された交流の出力が生じる。
【００３７】
出力電圧検出手段３２０は、図５に示すように、一端が負バイアス整流回路３１４の出力に接続された抵抗４２９と、一端が３．３Ｖの電源に接続された抵抗４３０を含み、抵抗４２９と抵抗４３０の接続点がポートＡＤＣ１に接続されており、負バイアス整流回路３１４の出力電圧が、抵抗４２９と抵抗４３０により分圧されて、検出電圧ＶＢ１として、ポートＡＤＣ１に帰還される。例えば抵抗４２９が１００ＭΩ、抵抗４３０が２００ｋΩの場合、帯電バイアスが−１０００Ｖであるときは、抵抗４２９、４３０による分圧の結果得られる検出電圧ＶＢ１は１．２９７Ｖになる。
【００３８】
出力電圧変換手段３１９は、図５に示すように、帯電バイアス発生部１５３の負バイアス整流回路３１４から出力される負バイアスを受け、さらに圧電トランス制御部２６２の出力ポートＰＷＭ０からパルス幅変調信号ＰＷＳ０を受け、現像バイアスを生成して、負荷１３４としての現像ローラ（１３４Ｃ、１３４Ｍ、１３４Ｙ、１３４Ｋのいずれか）及び負荷１３３としての供給ローラ（１３３Ｃ、１３３Ｍ、１３３Ｙ、１３３Ｙのいずれか）に供給する。このパルス幅変調信号は、１０〜２０ｋＨｚと比較的、即ち駆動周波数信号ＤＦＳ１〜ＤＦＳ５に比べて、低い周波数のものである。
【００３９】
出力電圧変換手段３１９は、抵抗４３１、４３２、４３３、４３６、４３７、４３９、４４０、４４１、４４４と、オペアンプ（演算増幅器）４３４と、コンデンサ４３５と、ＰＮＰトランジスタ４３８、４４２とツェナーダイオード４４３を含む。
抵抗４３１及びコンデンサ４３２とで構成されるＲＣフィルタは、ポートＰＷＭ０から出力されるパルス幅変調信号を平滑化する。平滑化された信号は、オペアンプ４３４の非反転入力端子（＋）に印加される。この印加電圧は、０〜３．３Ｖの範囲内のものである。
一方、負荷１３３に印加されている電圧が、抵抗４３３と抵抗４３９により分圧されてオペアンプ４３４の反転入力端子（−）に印加される。該反転入力端子（−）は、３．３Ｖの電源３０２に抵抗４３３を介して接続されている。
【００４０】
オペアンプ４３４とコンデンサ４３５は前記２つの入力の差分を積分する差分積分回路を構成し、上記の差分がゼロとなるように（２つの入力が互いに等しくなるように）、
ＰＮＰトランジスタ４３８のベース電流が流され、
それにより流れるＰＮＰトランジスタ４３８のコレクタ電流によりＮＰＮトランジスタ４４２のベース電流が制御され、結果ＮＰＮトランジスタ４４２のコレクタ電流が抵抗４４１に流れ、抵抗４４１に流れる電流の大きさにより負荷１３３に印加される電圧が制御される。
抵抗４４１、４４０、４３６、４３７およびＰＮＰトランジスタ４３８、ＮＰＮトランジスタ４４２は降圧ＤＣ−ＤＣコンバータ（降圧回路）を構成する。
【００４１】
ツェナーダイオード４４３と抵抗４４４は降圧ＤＣ−ＤＣコンバータ（降圧回路）を構成する。
ツェナーダイオード４４３により、負荷１３３へのバイアス電圧に対して所定の電位差を有するバイアス電圧が負荷１３４に印加される。
【００４２】
抵抗４４４は、ツェナーダイオード４４３のカソード側の電位を安定させるため、即ち、負荷によらず電位を一定とするために挿入されている。
【００４３】
図６は、１次転写バイアス発生部１５１の具体的な回路構成を示す。
図３及び図６に示すように、１次転写バイアス発生部１５１は、圧電トランス制御部２６２のポートＯＵＴ２及びＯＵＴ３から駆動周波数信号ＤＦＳ２及びＤＦＳ３を受けて、これらに基づいて１次転写バイアスを生成して、負荷１０５としての１次転写ローラに供給する。
１次転写バイアス発生部１５１は、圧電トランス駆動回路３０５及び３０６、圧電トランス３１０及び３１１、正バイアス整流回路（正極性整流回路）３１５、負バイアス整流回路（負極性整流回路）３１６、正バイアスを検出する出力電圧検出手段３２１、並びに負バイアスを検出する出力電圧検出手段３２２を含む。
【００４４】
図６に示すように、圧電トランス駆動回路３０５及び３０６の各々は、帯電バイアス発生部１５３の圧電トランス駆動回路３０４と同様に構成されており、同様に動作する。
同様に、整流回路３１５及び３１６の各々は、帯電バイアス発生部１５３の整流回路３１４と同様に構成され、正バイアス整流回路３１５は、圧電トランス３１０の２次側に接続され、負バイアス整流回路３１６は、圧電トランス３１１の２次側に接続されている。但し、整流回路３１５は正バイアスを発生するものであり、ダイオードの向きが逆である。また、整流回路３１５のダイオード４５２のアノードは、整流回路３１６の出力ノードＡ１に接続され、該ノードＡ１は抵抗４５６を介して整流回路３１５の出力ノードＢ１に接続されている。
【００４５】
正バイアス整流回路３１５と負バイアス整流回路３１６は互いに接続されている。即ち、正バイアス整流回路３１５の出力はノードＢ１を介して負荷１０５へ印加され、負バイアス整流回路３１６の出力は、抵抗４５６及びノードＢ１を介して負荷１０５へ印加される。
【００４６】
また、出力電圧検出手段３２１及び３２２の各々は、帯電バイアス発生部１５３の出力電圧検出手段３２０と同様に構成されており、出力電圧検出手段３２１及び３２２で検出された電圧ＶＢ２及びＶＢ３は、プリンタエンジン制御部２５３の検出電圧入力ポートＡＤＣ２、ＡＤＣ３に帰還される。
但し、出力電圧検出手段３２１では、３．３Ｖではなく、グラウンドに接続されている。即ち、出力電圧検出手段３２１は、図６に示すように、一端が正バイアス整流回路３１５の出力に接続された抵抗４５７と、一端がグラウンドに接続された抵抗４５８を含み、抵抗４５７と抵抗４５８の接続点がポートＡＤＣ２に接続されており、正バイアス整流回路３１５の出力電圧が、抵抗４５７と抵抗４５８により分圧されて、検出電圧ＶＢ２として、ポートＡＤＣ２に帰還される。
【００４７】
一方、出力電圧検出手段３２２は、図６に示すように、一端が負バイアス整流回路３１６の出力に接続された抵抗４６９と、一端が３．３Ｖの電源に接続された抵抗４７０を含み、抵抗４６９と抵抗４７０の接続点がポートＡＤＣ３に接続されており、負バイアス整流回路３１６の出力電圧が、抵抗４６９と抵抗４７０により分圧されて、検出電圧ＶＢ３として、ポートＡＤＣ３に帰還される。
【００４８】
図６に示すように、正バイアス出力時はノードＢ１の電位が抵抗４５７と抵抗４５８により分圧されて、検出電圧ＶＢ２として、検出電圧入力ポートＡＤＣ２に印加される。
【００４９】
正バイアス整流回路３１５の出力電流は３．３Ｖ電源３０２から抵抗４７０、抵抗４６９を介して供給される。よって正バイアス出力時には、ノードＡ１は負電圧となる。
負バイアス出力時には、ノードＡ１の電位が、抵抗４６９と抵抗４７０により分圧されて、検出電圧ＶＢ３として、検出電圧入力ポートＡＤＣ３に印加される。
【００５０】
図７は、２次転写バイアス発生部１５０の具体的な回路構成を示す。
図３及び図７に示すように、２次転写バイアス発生部１５０は、圧電トランス制御部２６２のポートＯＵＴ４及びＯＵＴ５から駆動周波数信号ＤＦＳ４及びＤＦＳ５を受け、これらに基づいて２次転写バイアスを生成して、負荷１３０としての２次転写ローラに供給する。
２次転写バイアス発生部１５０は、圧電トランス駆動回路３０７及び３０８、圧電トランス３１２及び３１３、正バイアス整流回路（正極性整流回路）３１７、負バイアス整流回路（負極性整流回路）３１８、正バイアスを検出する出力電圧検出手段３２３、及び負バイアスを検出する出力電圧検出手段３２４を含む。
【００５１】
２次転写バイアス発生部１５０は１次転写バイアス発生部１５１と同様の構成を有し、同様に動作する。
即ち、図７に示すように、圧電トランス駆動回路３０７及び３０８の各々は、帯電バイアス発生部１５３の圧電トランス駆動回路３０４と同様に構成されており、同様に動作する。
同様に、整流回路３１７及び３１８の各々は、帯電バイアス発生部１５３の整流回路３１４と同様に構成され、正バイアス整流回路３１７は、圧電トランス３１２の２次側に接続され、負バイアス整流回路３１８は、圧電トランス３１３の２次側に接続されている。但し、整流回路３１７は正バイアスを発生するものであり、ダイオードの向きが逆である。また、整流回路３１７のダイオード４７８のアノードは、整流回路３１８の出力ノードＡ２に接続され、該ノードＡ２は抵抗４８２を介して整流回路３１７の出力ノードＢ２に接続されている。
【００５２】
正バイアス整流回路３１７と負バイアス整流回路３１８は互いに接続されている。即ち、正バイアス整流回路３１７の出力はノードＢ２を介して負荷１３０へ印加され、負バイアス整流回路３１８の出力は、抵抗４８２及びノードＢ２を介して負荷１３０へ印加される。
【００５３】
また、出力電圧検出手段３２３及び３２４の各々は、帯電バイアス発生部１５３の出力電圧検出手段３２０と同様に構成されており、出力電圧検出手段３２３及び３２４で検出された電圧ＶＢ４及びＶＢ５は、プリンタエンジン制御部２５３の検出電圧入力ポートＡＤＣ４及びＡＤＣ５に帰還される。
但し、出力電圧検出手段３２３では、３．３Ｖではなく、グラウンドに接続されている。即ち、出力電圧検出手段３２３は、図７に示すように、一端が正バイアス整流回路３１７の出力に接続された抵抗４８２と、一端がグラウンドに接続された抵抗４８３を含み、抵抗４８２と抵抗４８３の接続点がポートＡＤＣ４に接続されており、正バイアス整流回路３１７の出力電圧が、抵抗４８２と抵抗４８３により分圧されて、検出電圧ＶＢ４として、ポートＡＤＣ４に帰還される。
【００５４】
一方、出力電圧検出手段３２４は、図７に示すように、一端が負バイアス整流回路３１８の出力に接続された抵抗４９４と、一端が３．３Ｖの電源に接続された抵抗４９５を含み、抵抗４９４と抵抗４９５の接続点がポートＡＤＣ５に接続されており、負バイアス整流回路３１８の出力電圧が、抵抗４９４と抵抗４９５により分圧されて、検出電圧ＶＢ５として、ポートＡＤＣ５に帰還される。
【００５５】
図７に示すように、正バイアス出力時はノードＢ２の電位が抵抗４８２と抵抗４８３により分圧されて、検出電圧ＶＢ４として、検出電圧入力ポートＡＤＣ４に印加される。
【００５６】
正バイアス整流回路３１７の出力電流は３．３Ｖ電源３０２から抵抗４９５、抵抗４９４を介して供給される。よって正バイアス出力時には、ノードＡ２は負電圧となる。
負バイアス出力時には、ノードＡ２の電位が、抵抗４９５と抵抗４９４により分圧されて、検出電圧ＶＢ５として、検出電圧入力ポートＡＤＣ５に印加される。
【００５７】
以上のように、２次転写バイアス発生部１５０と１次転写バイアス発生部１５１とは同様に構成されているが、それぞれの出力電圧に応じて抵抗、インダクタなどの値は同じとは限らず、それぞれ適宜選択される。
【００５８】
図８は、プリンタエンジン制御基板兼高圧基板３０１上における主な回路部品の配置を示す。後述のように、画像形成中には、圧電トランス３０９、３１０、３１２は同時に動作することがある一方、圧電トランス３１１、３１３は動作しない。画像形成動作中に動作することがある圧電トランス３０９、３１０、３１２相互間に、画像形成動作中には動作しない圧電トランス３１１、３１３を配置することにより、隣り合う圧電トランスは同時には動作せず、隣り合う圧電トランスを含むバイアス発生部は、同時には高圧発生動作をしない。
【００５９】
プリンタエンジン制御部２５３を構成する集積回路は、複数の、図示の例では番号＃１から＃１２０までのピンを有する。そのうち、例えば図９に示すように、ピン＃５５乃至＃６０が出力ポートＰＷＭ０、ＯＵＴ１、ＯＵＴ３、ＯＵＴ２、ＯＵＴ５、ＯＵＴ４のピンであり、それぞれこれらのポートから出力される信号ＰＷＳ０、ＤＦＳ１、ＤＦＳ３、ＤＦＳ２、ＤＦＳ５、ＤＦＳ４に割り当てられており、これらの信号の出力部を構成している。
【００６０】
このように、信号ＰＷＳ０、ＤＦＳ１〜ＤＦＳ５を出力するためのピン＃５５〜＃６０は互いの近傍に、即ち相連続するように配置され、上記のように、信号ＤＦＳ２を出力するためのピン＃５８と信号ＤＦＳ３を出力するためのピン＃５７は互いに隣り合うように配置され、信号ＤＦＳ４を出力するためのピン＃６０と信号ＤＦＳ５を出力するためのピン＃５９は互いに隣り合うように配置されている。
【００６１】
これらの信号ＰＷＳ０、ＤＦＳ１〜ＤＦＳ５のための配線ＷＬＰ０、ＷＬＤ１〜ＷＬＤ５は一部が互いに並んで、配設されている。具体的には、範囲ＬＲ１では、信号ＰＷＳ０、ＤＦＳ１〜ＤＦＳ５のための配線ＷＬＰ０、ＷＬＰ０、ＷＬＤ１〜ＷＬＤ５が、ＷＬＰ０、ＷＬＤ１、ＷＬＤ３、ＷＬＤ２、ＷＬＤ５、ＷＬＤ４の順に並んでおり、範囲ＬＲ２では、信号ＤＦＳ１〜ＤＦＳ５のための配線が、ＷＬＤ１、ＷＬＤ３、ＷＬＤ２、ＷＬＤ５、ＷＬＤ４の順に並んでおり、範囲ＬＲ３では、信号ＤＦＳ２〜ＤＦＳ５のための配線が、ＷＬＤ３、ＷＬＤ２、ＷＬＤ５、ＷＬＤ４の順に並んでおり、範囲ＬＲ４では、信号ＤＦＳ２、ＤＦＳ４、ＤＦＳ５のための配線が、ＷＬＤ２、ＷＬＤ５、ＷＬＤ４の順に並んでおり、範囲ＬＲ５では、信号ＤＦＳ４、ＤＦＳ５のための配線がＷＬＤ５、ＷＬＤ４の順に並んでいる。
【００６２】
また、同時に動作する圧電トランスを駆動するための圧電トランス駆動回路への駆動周波数信号を伝える信号線（例えば、ポートＯＵＴ１、ＯＵＴ２、ＯＵＴ４からの信号線ＷＬＤ１、ＷＬＤ２、ＷＬＤ４）は互いに隣接せず、間に他の信号線（ＯＵＴ３、ＯＵＴ５からの信号線ＷＬＤ３、ＷＬＤ５）が介在している。
【００６３】
図８の例では、隣り合うピンで構成されるピンの対（組）のすべてにおいて、駆動周波数信号の出力のタイミングが異なるが、少なくとも１つの対で、駆動周波数信号の出力のタイミングが異なるようにすれば、当該１対のピン相互間では干渉を避けることができるので、例えば特に干渉が問題となる駆動周波数信号についてのみ、出力のタイミングが異なるようにする構成としても良い。
【００６４】
また、上記の「異なるタイミング」は、一方がオンとなる期間には他方がオンとならない場合のみならず、一方がオンとなる期間のうち最初の部分と最後の部分には、他方がオンとなる関係であっても良い。例えば、用紙１１５の先頭のマージン部（実際には印刷が行われない部分）や後端のマージン部が２次転写部を通過している期間中は、上記のようなオーバーラップを生じさせても良い。マージン部においては、印刷が行われないため、駆動周波数信号相互間の干渉があっても、問題が発生しないからである。
【００６５】
図１０は、プリンタエンジン制御部２５３内に形成された回路のうち、検出電圧ＶＢｉ（ｉは１乃至５のいずれか）を入力とし、駆動周波数信号ＤＦＳｉの生成のための部分を示す。
プリンタエンジン制御部２５３内には、それぞれ検出電圧ＶＢ１〜ＶＢ５を入力とし、駆動周波数信号ＤＦＳ１〜ＤＦＳ５を生成するための、図１０に示すのと同様の５つの回路が設けられている。
図１０に示される回路のうち、比較器５０１、タイマ５０４、フラクショナル−Ｎ分周器５３０、出力セレクタ５０９、インバータ５１２は、圧電トランス制御部２６２の一部を成す。
【００６６】
フラクショナル−Ｎ分周器５３０は、１９ビットレジスタ５０５、誤差保持レジスタ５０７、加算器５０６、及び分周器５０８を有する。
以下では、ｉ＝１の場合、即ち、図１０の回路が、帯電バイアス発生部１５３に駆動周波数信号を供給する回路である場合について説明する。
【００６７】
この場合、検出電圧ＶＢｉとして、帯電バイアス発生部１５３の出力電圧検出手段３２０から帰還された検出電圧ＶＢ１が入力される。
１０ｂｉｔのアナログデジタルコンバータ４１４は、０〜３．３Ｖの検出電圧ＶＢ１を０〜１０２３の１０ｂｉｔの検出電圧値（検出電圧値データ）ｄＶＢ１に変換して、圧電トランス制御部２６２内の比較器５０１に供給する。
【００６８】
目標値指示手段５１０は画像形成条件に従って予め定められた高圧目標電圧に対応した１０ｂｉｔの目標値（目標値データ）ｔＶＢ１を比較器５０１に供給する。
【００６９】
目標値指示手段５１０に格納される目標値は、帯電バイアスが目標電圧に等しいときの検出電圧ＶＢ１をデジタル変換した値に設定される。
【００７０】
比較器５０１は、電圧検出値ｄＶＢ１が目標値ｔＶＢ１よりも大きいとき（ｄＶＢ１＞ｔＶＢ１のとき）は出力がＬとなり、電圧検出値ｄＶＢ１が目標値ｔＶＢ１より小さいとき（ｄＶＢ１＜ｔＶＢ１のとき）は出力がＨとなる。
【００７１】
タイマ５０４は、予め定められた制御周期で、制御動作を開始させるための信号を１９ｂｉｔレジスタ５０５へ出力する。この制御周期は例えば数μ秒乃至数百μ秒である。タイマ５０４は例えばクロックＣＬＫをカウントするプリセットカウンタで構成される。
なお、タイマ５０４による制御周期を、検出電圧値と目標値との差分に応じて変更可能としても良い。
１９ｂｉｔレジスタ５０５は分周比を表すデジタル値を保持するレジスタである。
【００７２】
上限値レジスタ５０２は１９ｂｉｔレジスタ５０５へ設定される値の上限値を格納する。下限値レジスタ５０３は１９ｂｉｔレジスタ５０５へ設定される値の下限値を格納する。
【００７３】
１９ｂｉｔレジスタ５０５は、タイマ５０４からの信号の立ち上がりエッジを受けたときの、比較器５０１から入力される信号に応じて上記の下限値から上記の上限値までの範囲で１９ｂｉｔレジスタ値を１だけ増加させ、もしくは減少させる。ここで言う「１」は、分数値（小数部分）の最小単位である。例えば、１９ｂｉｔ値が４Ｂ２００ｈｅｘの状態で１加算されると４Ｂ２０１ｈｅｘとなり、１減算されると４Ｂ１ＦＦｈｅｘとなる。
具体的には、比較器５０１の出力がＨのとき（電圧検出値が目標値より小さいとき）は、１だけ増加させ、比較器５０１の出力がＬのとき（電圧検出値が目標値より大きいとき）は、１だけ減少させる。
【００７４】
誤差保持レジスタ５０７は、１９ｂｉｔレジスタ５０５の下位１０ｂｉｔを入力とし、後述の分周器５０８からパルスが出力される毎に（パルスの立ち上がりエッジで）、入力値（レジスタ５０５の下位１０ｂｉｔ）を、誤差保持レジスタ５０７の内部に保持している値に加算する。このような処理を繰り返すことで、誤差保持レジスタ５０７は、レジスタ５０５の下位１０ｂｉｔを積算する。
【００７５】
図１１は誤差保持レジスタ５０７を説明するブロック図である。
誤差保持レジスタ５０７は１９ｂｉｔレジスタ５０５の下位１０ｂｉｔ値とレジスタ５０７ａの下位１０ｂｉｔを加算器５０７ｂで加算し、加算結果をレジスタ５０７ａの下位１１ｂｉｔ（ｂｉｔ０〜１０）と置き換える。
【００７６】
加算器５０７ｂにおける加算は分周器５０８から出力されるパルスの立ち上がりエッジをトリガとして行われ、加算と同時にｂｉｔ１０の値がｂｉｔ１１へシフトされる。ｂｉｔ１０は、シフトされた後に０クリアされる。
【００７７】
誤差保持レジスタ５０７のレジスタ５０７ａに保持されている値に、分数部の値（１９ｂｉｔレジスタ５０５の出力の下位１０ｂｉｔ）が分周器５０８の出力パルスの立ち上がり毎に加算され、加算結果がレジスタ５０７ａに保持される。レジスタ５０７ａがオーバーフローするとＨとなり、それ以外のときはＬとなる信号Ｄ５０７を出力する。
【００７８】
加算器５０６は１９ｂｉｔレジスタ５０５の整数部である上位９ｂｉｔに、１を加算し、又は加算せずに出力する。即ち、誤差保持レジスタ５０７から出力される信号Ｄ５０７がＨの場合は１を加算し、Ｌの場合は０を加算する。加算結果は、分周比を表す値として分周器５０８に出力される。１９ビットレジスタ５０５の整数部９ｂｉｔの値をＮとすると、信号Ｄ５０７がＨのときは、加算器５０６の出力はＮ＋１、信号Ｄ５０７がＬのときは、加算器５０６の出力はＮである。
【００７９】
分周器５０８は、加算器５０６から供給された９ｂｉｔ値（Ｎ又はＮ＋１）と、クロックＣＬＫの１周期の積を１周期として）でデューティ約３５％のパルスを出力する。
【００８０】
約３５％デューティの駆動周波数信号を得るには、駆動周波数信号の１周期の１／４と、１／１６と、１／３２とを加算することで得られる期間だけＯＮとすればよく、駆動周波数信号の１周期（＝分周比／クロック周波数）の２ｂｉｔシフト値（１／４）と４ｂｉｔシフト値（１／１６）と、５ｂｉｔシフト値（１／３２）の和（＝１／４＋１／１６＋１／３２＝１１／３２≒０．３４３７４５≒０．３５）で与えられる期間をＯＮ期間とすれば良い。
【００８１】
１９ｂｉｔレジスタ５０５、誤差保持レジスタ５０７、加算器５０６及び分周器５０８でフラクショナル−Ｎ分周器５３０が構成されている。
【００８２】
出力セレクタ５０９は、ＯＮ／ＯＦＦ信号５１１の入力に応じて２つの入力のいずれかを選択して出力する。即ち、ＯＮ／ＯＦＦ信号５１１がＨの時は、分周器５０８の出力を選択し、ＯＮ／ＯＦＦ信号５１１がＬのときは、Ｌレベルの信号を選択する。
【００８３】
インバータ５１２は、出力を反転する。インバータ５１２の出力は出力ポートＯＵＴ１を介して駆動周波数信号として出力される。
【００８４】
分周器５３０の動作を、図１２を参照して説明する。図１２に示す例は、１９ｂｉｔレジスタ下位１０ｂｉｔ値が１２Ｃｈｅｘの場合の動作を示す。（１２Ｃｈｅｘは３００／１０２４＝約０．３に相当する。）図１２で「分周器出力周期」は分周器５０８から出力されるパルスのカウント値を示す。このカウント値は、分周器５０８からパルスが出力される度に１ずつカウントアップする。図１２は、カウント値が１５になると、次に０に戻る。カウント値が０から１５までを繰り返す間の誤差保持レジスタ５０７、１９ｂｉｔレジスタの下位１０ｂｉｔ、加算器５０６の出力の変化を示している。
誤差保持レジスタ１２ｂｉｔの値は初期状態では０００ｈｅｘである。
【００８５】
誤差保持レジスタ値はパルス出力毎に図のように更新され、加算器５０６に対しては０（Ｌ）もしくは１（Ｈ）が出力される。誤差保持レジスタのｂｉｔ１１は説明のために設けたが省路しても良い。分数値は誤差加算され、繰り上がりを発生した場合に分周値整数部に加算される。それにより平均分周比が１９ｂｉｔレジスタで指示した値に収斂する。
【００８６】
上記のように、図１２は１９ｂｉｔレジスタ下位１０ｂｉｔ値が１２Ｃｈｅｘの場合の動作であり、分周器５０８からのパルスが１６回出力される周期で、誤差保持レジスタ５０７の値及び加算器５０６の入力の値の変化が一巡する。１９ｂｉｔレジスタ下位１０ｂｉｔ値が２００ｈｅｘの場合には、分周器５０８からパルスが２回出力される周期で上記の値の変化が一巡し、１９ｂｉｔレジスタ下位１０ｂｉｔ値が００１ｈｅｘの場合には、分周器５０８からパルスが１０２４回出力される周期で上記の値の変化が一巡する。
【００８７】
出力セレクタ５０９はＯＮ／ＯＦＦ信号５１１がＨ（真）となると分周器５０８の出力を選択してインバータ５１２へ供給する。
【００８８】
短い時間で周期がＮ分周、Ｎ＋１分周と切り替わるが、例えば分周比指示値が３００．５で、１９ｂｉｔレジスタ５０５の設定値が３００．５×１０２４＝３０７７１２、従って４Ｂ２００ｈｅｘである場合、３００分周、１６６．６６７ｋＨｚと３０１分周、１６６．１１３ｋＨｚのパルスが交互に出力され、圧電トランスはその平均の周波数である１６６．３９ｋＨｚで振動する。
【００８９】
本実施の形態では分数部１０ｂｉｔ、クロック周波数５０ＭＨｚとしたが、分数部のｂｉｔ数は任意に取り得るし、クロック周波数も任意に選択することが可能である。また分数分周器はフラクショナル方式を記載したが、複数の分周比を短時間に切り替え可能なら閾値マトリクスを用いても良いし、乱数を用いるなどが可能である。
【００９０】
図１の画像形成装置１０１には、図示しない外部機器から図２のホストインターフェース部２５０を介して印刷データが入力される。入力されたデータはコマンド／画像処理部２５１によりビットマップデータに変換される。
【００９１】
画像形成装置１０１は定着器１１８の熱定着ローラをサーミスタ２６６の検知値に応じて定着器ヒーター２６１を制御することにより、所定の温度に到達させ、印刷動作を開始する。
【００９２】
図１の用紙カセット１１３にセットされた用紙１１５をホッピングローラ１１４で１枚ずつ給紙する。
【００９３】
用紙１１５は、後述の画像形成動作に合致したタイミングでレジストローラ１１６及び１１７によって搬送され、中間転写ベルト１０８上のトナー像と同期して２次転写ローラ１３０と２次転写バックアップローラ１２０により形成されるニップ部１２５に搬送される。
【００９４】
現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋは現像器支持体１１１により順次回転当接され電子写真プロセスにより感光体ドラム１３２上に順次トナー像を形成する。この時、ＬＥＤヘッドインターフェース部２５２から供給されるビットマップデータに応じてＬＥＤヘッド１０３のＬＥＤが選択的に点灯され、感光体ドラム１３２上に静電潜像が形成される。
【００９５】
現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋによって上記の静電潜像に対応したトナー像が感光体ドラム１３２上に形成される。形成されたトナー像は、１次転写ローラ１０５に１次転写バイアス発生部１５１により印加される正バイアスにより、順次中間転写ベルト１０８上に転写される。
４色目、即ちブラックのトナー像の中間転写ベルト１０８への転写の開始後、４色のトナー像が重ねられた画像が２次転写ニップ１２５に到達するタイミングに合わせて、用紙１１５が２次転写ニップ１２５に到達するように、用紙１１５の搬送が行われる。
【００９６】
２次転写ローラ１３０は用紙１１５が２次転写ニップ１２５に到達する直前に中間転写ベルト１０８に当接され、トナー像を転写するタイミングで２次転写バイアス発生部１５０から正バイアスが印加され、この正バイアスにより４色分のトナー像が用紙１１５へ転写される。
【００９７】
用紙１１５は２次転写後、定着器１１８により定着され、排紙される。
【００９８】
２次転写終了後、２次転写バイアス発生部１５０は２次転写ローラ１３０の回転のタイミングに合わせて、一回転ずつ正負のバイアスを交互に印加し、２次転写ローラ１３０に付着したトナーを転写ベルト１０８へ逆転写する。
さらに、１次転写バイアス発生部１５１は続いて負バイアスを１次転写ローラ１０５に印加して中間転写ベルト１０８に付着した上記の逆転写トナー及び用紙１１５に転写された残トナーを感光体ドラム１３２へ逆転写する。
感光体ドラム１３２に逆転写されたトナーは感光体ドラム１３２に当接されているクリーニングブレード１３７により掻き落とされる。
【００９９】
現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋは着脱可能なカートリッジ状となっており、トナー容器一体となっている。
【０１００】
プリンタエンジン制御部２５３は予め定められたテーブル値に従ってそれぞれのバイアス電圧の目標電圧を設定し（目標電圧に対応する目標値を、それぞれのバイアス電圧発生のための駆動周波数信号を生成する回路部分内の目標値指示手段５１０に書き込み）、帯電バイアス発生部１５３、１次転写バイアス発生部１５１、及び２次転写バイアス発生部１５０へ、それぞれの目標電圧に対応した周波数の駆動周波数信号ＤＦＳ１〜ＤＦ５を出力する。
【０１０１】
帯電バイアス発生部１５３は、帯電ローラ１３６および現像バイアス発生部１５２へ負バイアスを供給する。
【０１０２】
現像バイアス発生部１５２は、帯電バイアス発生部１５３から供給された帯電バイアスをＤＣ−ＤＣ変換してより低い（絶対値がより小さい）負バイアスを発生し、負荷１３４としての現像ローラ（１３４Ｃ、１３４Ｍ、１３４Ｙ、１３４Ｋのいずれか）および負荷１３３としての供給ローラ（１３３Ｃ、１３３Ｍ、１３３Ｙ、１３３Ｋのいずれか）に供給する。
この負バイアスは、４個の現像器１０２Ｃ、１０２Ｍ、１０２Ｙ、１０２Ｋのうち感光体ドラム１３２に接点を介して当接しているものだけに選択的に印加される。
【０１０３】
上記のように、１次転写バイアス発生部１５１は１次転写ローラ１０５へバイアスを供給し、２次転写バイアス発生部１５０は２次転写ローラ１３０へバイアスを供給する。
【０１０４】
次に帯電バイアス発生のための、プリンタエンジン制御部２５３の動作を図３、図５、及び図１０を参照して説明する。
プリンタエンジン制御部２５３は圧電トランス制御部２６２を構成する同期クロック回路の内部レジスタを初期化する。
【０１０５】
続いて所定のタイミングで出力ポートＯＵＴ１から駆動周波数信号を出力する。この駆動周波数信号の周波数の初期値は予め定められている。出力された駆動周波数信号は圧電トランス駆動回路３０４の入力端子３０４ａに印加され、圧電トランス駆動回路３０４の出力端子３０４ｂ、３０４ｃから圧電トランス３０９の１次側に半波正弦波の駆動電圧が印加される。
【０１０６】
圧電トランス３０９の２次側からは昇圧された交流出力が出力され、負バイアス整流回路３１４により整流され、負荷１３６としての帯電ローラに負バイアスが印加される。
【０１０７】
負バイアス整流回路３１４から出力される負の高電圧は出力電圧検出手段３２０により正の０〜３．３Ｖの範囲の電圧ＶＢ１に変換され、プリンタエンジン制御部２５３の検出電圧入力ポートＡＤＣ１に入力される。
【０１０８】
プリンタエンジン制御部２５３は、検出電圧入力ポートＡＤＣ１に入力されたアナログ電圧ＶＢ１を、図１０のＡＤ変換器４１４で１０ｂｉｔのデジタル値ｄＶＢ１に変換して圧電トランス制御部２６２へ出力する。
【０１０９】
圧電トランス制御部２６２は、検出値ｄＶＢ１が、目標値指示手段５１０から供給される、目標値ｔＶＢ１に等しくなるように、駆動周波数信号ＤＦＳ１の周波数（出力ポートＯＵＴ１から出力される信号の周波数）を制御する。
例えば、帯電バイアスの目標電圧が−１０００Ｖであり、この目標電圧に対応する検出電圧（抵抗４２９、４３０による分圧値）が１．２９７Ｖであれば、
（１．２９７／３．３）×１０２３＝４０２、
上記の式で得られる「４０２」を１６進数に変換した１９２ｈｅｘが帯電バイアスの目標電圧に対応する目標値ｔＶＢ１として目標値指示手段５１０にセットされ、検出値ｄＶＢ１が目標値ｔＶＢ１に等しくなるように、駆動周波数信号の周波数が制御される。
【０１１０】
上記の値は一例であり、帯電バイアス発生部１５３から出力すべき電圧の値に応じた値が選択される。
【０１１１】
圧電トランス３０９は、図１３（ａ）に示されるように、駆動周波数に応じて出力電圧が変化する特性を有している。従って、圧電トランス３０９の出力を整流することで得られる負バイアス電圧は、駆動周波数に対して図１３（ｂ）に示す関係を有する。
【０１１２】
図１３（ａ）及び（ｂ）に示すように、周波数ｆｘで出力電圧の絶対値が最大となる。この最大値が符号ＨＶ２、ＨＶ２’で示されている。駆動周波数の初期値をｆｙ（＝ｆｓｔａｒｔ）とし、周波数ｆｙで駆動を開始し(その時の出力電圧が符号ＨＶ１、ＨＶ１’で示されている)、矢印ＲＩＦで示すように、周波数を徐々に下げる制御を行い、出力電圧が目標電圧となるように制御を行う。図１３（ａ）及び（ｂ）には周波数の可変範囲の下限が符号ｆｅｎｄで示されている。可変範囲の下限ｆｅｎｄは、出力電圧の絶対値が最大となる周波数ｆｘよりも若干高い周波数に設定されている。このように下限ｆｅｎｄを設定するのは、圧電トランスの性質として、出力電圧の絶対値が最大となる周波数ｆｘで長時間駆動すると故障する可能性が高いためである。
【０１１３】
一例として、本実施の形態ではｆｘが１６５ｋＨｚ、ｆｙが１８０ｋＨｚの特性の圧電トランスおよびその駆動回路を使用している。
【０１１４】
圧電トランスの駆動周波数と出力電圧の関係は、負荷、圧電トランスの製造バラツキ、圧電トランスの温度などにより一意に決定されないので、駆動周波数を調整することにより本実施の形態では出力電圧を所望の値とするための制御を行っている。
【０１１５】
このようにして得られた帯電バイアスを帯電ローラに印加することで、感光体ドラムの帯電を行っている。
【０１１６】
次に出力電圧変換手段３１９の動作について、図５を参照して説明する。
出力電圧変換手段３１９は、帯電バイアス発生部１５３から出力される負バイアスと、圧電トランス制御部２６２の出力ポートＰＷＭ０から出力されるパルス幅変調信号ＰＷＳ０とを受け、上記負バイアスを、パルス幅変調信号ＰＷＳ０のデューティに応じて降圧した電圧を発生する。パルス幅変調信号ＰＷＳ０のデューティに応じて降圧した電圧は、パルス幅変調信号ＰＷＳ０のデューティに比例した電圧である。この電圧は、負荷１３３としての供給ローラに印加される。
【０１１７】
さらに上記「比例した電圧」を、図５に示されるツェナーダイオード４４３と抵抗４４４の直列回路で分圧することにより、「上記比例した電圧」から一定電圧（ツェナー電圧）を減算した値の電圧を出力する。このような処理の結果得られる降圧電圧は負荷１３４としての現像ローラに印加される。
【０１１８】
次に１次転写バイアスについて説明する。
ＬＥＤヘッド１０３による露光により感光体ドラム１３２に形成された潜像が現像によりトナー像となった後、感光体ドラム１３２と中間転写ベルト１０８が接する所で正の１次転写バイアスが印加され、トナー像が中間転写ベルト１０８に転写される。
【０１１９】
上記正の１次転写バイアスの発生のため、出力ポートＯＵＴ２から駆動周波数信号が出力される。この駆動周波数信号により、圧電トランス駆動回路３０５が圧電トランス３１０を駆動し、２次側の交流出力が正バイアス整流回路３１５により整流され、負荷１０５としての１次転写ローラへ印加される。駆動周波数信号の周波数の初期値は所定の値に定められる。
【０１２０】
正バイアス整流回路３１５から出力される正の高電圧は、出力電圧検出手段３２１により０〜３．３Ｖの範囲の電圧ＶＢ２に変換され、プリンタエンジン制御部２５３の検出電圧入力ポートＡＤＣ２に入力される。
以下、帯電バイアス発生部１５３の制御と同様にして、駆動周波数信号の周波数が制御される。但し、正バイアス整流回路３１５の出力電圧の、周波数に対する関係は図１３（ａ）に示す如くである。
【０１２１】
出力ポートＯＵＴ３の出力、圧電トランス駆動回路３０６、圧電トランス３１１、負バイアス整流回路３１６、及び出力電圧検出手段３２２は、帯電バイアス発生部１５３に関して説明したのと同様であり、負バイアス整流回路３１６は、１次転写ローラ１０５へ負バイアスを出力する。
【０１２２】
負バイアス整流回路３１６からの負バイアスは、転写後の残トナーを中間転写ベルト１０８から感光体ドラム１３２へ逆転写するためのものである。
但し、帯電バイアス発生部１５３と異なり、負バイアス整流回路３１６からの負バイアスは、正バイアス整流回路３１５に付加された抵抗４５６を介して出力される。
【０１２３】
次に、２次転写バイアスについて説明する。
出力ポートＯＵＴ４の出力、圧電トランス駆動回路３０７、圧電トランス３１２、正バイアス整流回路３１７、出力電圧検出手段３２３は、１次転写バイアス発生部１５１の正バイアスを発生する部分について説明したのと同様であり、正バイアス整流回路３１７は、２次転写ローラ１３０へ正バイアスを出力する。
【０１２４】
出力ポートＯＵＴ５の出力、圧電トランス駆動回路３０８、圧電トランス３１３、負バイアス整流回路３１８、及び出力電圧検出手段３２４は、１次転写バイアス発生部１５１の負バイアスを発生する部分について説明したのと同様であり、負バイアス整流回路３１８は、２次転写ローラ１３０へ負バイアスを出力する。
負バイアス整流回路３１８からの負バイアスは、正バイアス整流回路３１７に付加された抵抗４８１を介して出力される。
【０１２５】
以下では、２次転写バイアス発生部１５０から発生される正バイアス電圧の制御について図７のみならず、図１０を参照して説明する。
なお上記の説明では、図１０が駆動周波数信号ＤＦＳ１を生成するための部分を示すものとしたが、上記のように、駆動周波数信号ＤＦＳ４を生成するための部分も同様に構成されているために、図１０を用いて説明する。
正バイアス電圧については、図７の抵抗４８２が１００ＭΩ、抵抗４８３が１００ｋΩの場合に目標電圧が＋２０００Ｖであると、分圧電圧（検出電圧ＶＢ４）は１．９９８Ｖ、
従って（１．９９８／３．３）×１０２３＝６１９、
即ち、２６Ｂｈｅｘを表す１０ｂｉｔ値が日標値として目標値指示手段５１０にセットされる。
上限値レジスタ５０２には４５７１Ｃｈｅｘを表す１９ｂｉｔ値が設定される。
【０１２６】
４５７１Ｃｈｅｘを表す１９ｂｉｔ値のうち上位９ｂｉｔが整数部１１５ｈｅｘであり、下位１０ｂｉｔが３１Ｃｈｅｘで分数部となる。
｛（上位９ｂｉｔ）＋（下位１０ｂｉｔ／１０２３）｝
が分周比値となる。
【０１２７】
１１５ｈｅｘ＝２７７であり、
３１Ｃｈｅｘ＝７９６であるので、分周比は
２７７＋７９６／１０２３＝２７７．７７８１となり、
５０ＭＨｚは１クロック周期が２０ｎｓであるので１０００／（２７７．７７８１×０．０２）＝１８０となり初期周波数設定値は１８０ｋＨｚとなる。
【０１２８】
同様に下限値レジスタ５０３には、下限値として４Ｂ３Ａ４ｈｅｘがセットされ、下限周波数が１６６ｋＨｚに制限される。
【０１２９】
次に、プリンタエンジン制御部２５３のうちの、駆動周波数信号ＤＦＳ２、ＤＦＳ３を生成する部分、又は駆動周波数信号ＤＦＳ４、ＤＦＳ５を生成する部分における、分周比の制御を、正バイアス発生の場合と負バイアス発生の場合に分けて、図１４および図１５を参照して説明する。
なお、図１４および図１５はフローチャートで動作を示しているが、実際には、ハードウェア記述言語で同期クロック回路として構成されている。
【０１３０】
図１４に正バイアス出力の場合のフローを説明する。正バイアス出力の場合は本実施の形態においては高圧オフ時に検出電圧は０００ｈｅｘとなり、出力上昇に従って検出電圧値が上昇する。
【０１３１】
ステップＳ７００で動作を開始する。
ステップＳ７０１で、下限値レジスタ５０３の値を１９ｂｉｔレジスタ５０５にセットする。
ステップＳ７０２で、ＯＮ／ＯＦＦ信号５１１は真（Ｈレベル）か否かの判断をする。
真（Ｈレベル）であればステップＳ７０３へ進み、そうでなければステップＳ７０１に戻る。
【０１３２】
ステップＳ７０３では、タイマ５０４の出力信号の立ち上がりエッジを検出したか否かの判断を行い、検出したときはステップＳ７０４へ進み、そうでなければステップＳ７０３に戻る。
ステップＳ７０４では、検出電圧が目標値より小さいか否かを比較器５０１により判断し、小さければステップＳ７０５へ進み、そうでなければステップＳ７０６へ進む。
ステップＳ７０５では、１９ｂｉｔレジスタ５０５の値は上限値レジスタ５０２の値に等しくないか（上限値に達していないか）どうかの判断を行い、等しくなければステップＳ７０７へ進み、そうでなければステップＳ７０２へ進む。
【０１３３】
ステップＳ７０６では、１９ｂｉｔレジスタ５０５の値は、下限値レジスタ５０３の値に等しくないかどうかの判断を行い、等しくなければステップＳ７０８へ進み、そうでなければステップＳ７０２へ進む。
ステップＳ７０７では、加算器５０６により１９ｂｉｔレジスタ５０５の値に１を加算する。
ステップＳ７０８では、加算器５０６により１９ｂｉｔレジスタ５０５の値から１を減算する。
ステップＳ７０７又はＳ７０８の後に、ステップＳ７０２に戻り、以下同様の処理を繰り返す。
【０１３４】
図１５に負バイアス出力の場合のフローを説明する。負バイアス出力の場合は本実施の形態においては高圧オフ時に検出電圧は３ＦＦｈｅｘ（１０ｂｉｔ）となり、出力上昇に従って検出電圧が下降する。
【０１３５】
ステップＳ８００で動作を開始する。
ステップＳ８０１で、下限値レジスタ５０３の値を１９ｂｉｔレジスタ５０５にセットする。
ステップＳ８０２で、ＯＮ／ＯＦＦ信号５１１は真（Ｈレベル）か否かの判断をする。
真（Ｈレベル）であればステップＳ８０３へ進み、そうでなければステップＳ８０１に戻る。
【０１３６】
ステップＳ８０３では、タイマ５０４の出力信号の立ち上がりエッジを検出したか否かの判断を行い、検出したときは、ステップＳ８０４へ進み、そうでなければステップＳ８０３に戻る。
ステップＳ８０４では、検出電圧が目標値より大きいか否かを比較器５０１により判断し、大きければステップＳ８０５へ、そうでなければステップＳ８０６へ進む。
ステップＳ８０５では、１９ｂｉｔレジスタ５０５の値は上限値レジスタ５０２の値に等しくないか（上限値に達していないか）どうかの判断を行い、等しくなければステップＳ８０７へ進み、そうでなければステップＳ８０２へ進む。
【０１３７】
ステップＳ８０６では、１９ｂｉｔレジスタ５０５の値は下限値レジスタ５０３の値に等しくないかどうかの判断を行い、等しくなければステップＳ８０８へ進み、そうでなければステップＳ８０２へ進む。
ステップＳ８０７では、加算器５０６により１９ｂｉｔレジスタ５０５の値に１を加算する。
ステップＳ８０８では、加算器５０６により１９ｂｉｔレジスタ５０５の値から１を減算する。
ステップＳ７０７又はＳ７０８の後に、ステップＳ７０２に戻り、以下同様の処理を繰り返す。
【０１３８】
なお、本実施の形態ではハードウェアで構成しているが、ソフトウエアにより、即ちプログラムにより実現することも可能である。プログラムにより実現する場合には、１９ｂｉｔレジスタ５０５などのレジスタとして専用レジスタの代わりに汎用レジスタが用いられ、検出電圧入力ポート、出力ポートとしても、専用のポートの代わりに、汎用のポートが用いられる。
【０１３９】
図１６（ａ）〜（ｇ）は各高圧出力のタイミングを示す。
図１６（ａ）は、出力ポートＰＷＭ０からの、パルス幅変調信号ＰＷＳ０の出力のタイミングを示す。帯電バイアスがＯＮの期間内に、パルス幅変調信号ＰＷＳ０が出力されることで、シアン、マゼンタ、イエロー、ブラックの順に現像が行われる。パルス幅変調信号ＰＷＳ０を出力しない状態では、出力ポートＰＷＭ０はＨレベルに保たれる。
【０１４０】
図１６（ｂ）〜（ｆ）は、それぞれ、「帯電バイアス」、「１次転写負バイアス」、「１次転写正バイアス」、「２次転写負バイアス」、「２次転写正バイアス」の発生のタイミングを示す。これらのタイミングは、プリンタエンジン制御部２５３内の、それぞれのバイアス発生のための駆動周波数信号を生成する回路（図１０）におけるＯＮ／ＯＦＦ信号５１１がＯＮとなるタイミングである。
【０１４１】
図１６（ｇ）は、２次転写ローラソレノイド２６０が２次転写ローラ１３０を駆動して用紙１１５を中間転写ベルト１０８に当接させるタイミングを示している。
【０１４２】
画像形成動作に先立って各モータの駆動と同時に帯電バイアス出力が開始される。そのため、出力ポートＯＵＴ１からの駆動周波数信号ＤＦＳ１の出力が開始され、圧電トランス３０９が駆動される。
【０１４３】
続いてパルス幅変調信号ＰＷＳ０が初期状態のＨ出力から目標電圧に対応したデューティのパルス幅変調信号の出力が開始される。パルス幅変調信号ＰＷＳ０のデューティは、現像を行うトナーの色毎に別個に制御される。
【０１４４】
１次転写バイアスは１次転写開始直前までは負バイアスが印加され、圧電トランス３１１が駆動される。
【０１４５】
１色目のシアンの現像開始と同時に１次転写負バイアスがオフとされ、現像されたトナー像が１次転写ニップ１２５に到達すると同時に１次転写正バイアスがオンとされる。
１次転写正バイアスは４色のトナー像が形成される間、オンとされ続ける。
【０１４６】
本実施の形態では１次転写正バイアスを一定の値に維持しているが、１次転写を行うトナーの色毎に１次転写正バイアスの値を変化させても良い。その場合には、目標値設定手段５１０に設定される目標値を、トナーの色の切り替わりに合わせて、切り替えれば良い。
その場合に出力はオン状態を維持する。
【０１４７】
４色重ねたトナー像が中間転写ベルト１０８上に形成され、２次転写ニップ１２５に到達する直前に２次転写ローラソレノイド２６０を駆動し、２次転写ローラ１３０により用紙１１５を中間転写ベルト１０８に当接させると同時に２次転写正バイアスが印加される（ｔｓｐ）。
【０１４８】
２次転写終了後に２次転写負バイアスと２次転写正バイアスを２次転写ローラ１３０の１回転の周期毎に交互に印加する（Ｔｐｎ）。この時、駆動周波数信号を、図１６（ｈ）に示すようにオンオフ時にオーバーラップさせても良い。即ち、一方の駆動周波数信号が発生される期間の最後の部分と、他方の駆動周波数信号が発生される期間の最初の部分が重なっても良い。
【０１４９】
オーバーラップさせても正バイアス整流回路３１７と負バイアス整流回路３１８を直列に接続しているので、２次転写ローラ１３０には、正負いずれかのバイアスが印加される。オーバーラップさせる効果は出力の立ち上がり、立下り時間の短縮である。
【０１５０】
画像形成動作中（図１６の期間Ｔｉｆ）は帯電バイアス発生部１５３の負バイアス出力のための圧電トランス３０９、１次転写バイアス発生部の正バイアス出力のための圧電トランス３１０、２次転写バイアス発生部１５０の正バイアス出力のための圧電トランス３１２のみが駆動され、１次転写バイアス発生部１５１の負バイアス出力のための圧電トランス３１１および２次転写バイアス発生部１５０の負バイアス出力のための圧電トランス３１３はオフとされている。
【０１５１】
従って、プリンタエンジン制御部２５３の出力ポートＰＷＭ０、及び出力ポートＯＵＴ１〜ＯＵＴ５を図９に示すように、ＰＷＭ０、ＯＵＴ１、ＯＵＴ３、ＯＵＴ２、ＯＵＴ５、ＯＵＴ４の順に配列し、電圧変換手段３１９を構成する回路部品、並びに帯電バイアス発生部１５３、１次転写バイアス発生部１５１、及び２次転写バイアス発生部１５０を構成する回路部品、特にＮＰＮトランジスタ、及びＭＯＳＦＥＴの配置を図８に示すように配置しておくことで、互いに隣り合う配線間の干渉を抑えることができる。
【０１５２】
特に、画像形成動作中は、１次転写バイアス発生部１５１の負バイアス発生用の圧電トランスを駆動する圧電トランス駆動回路３０６のＮＰＮトランジスタ４６２、２次転写バイアス発生部１５０の負バイアス発生用の圧電トランスを駆動するための圧電トンラス駆動回路３０８のＮＰＮトランジスタ４８６への信号ＤＦＳ３及びＤＦＳ５（ポートＯＵＴ３及びＯＵＴ５からの信号）はＨレベルとなり、この時、圧電トランス３０９、３１０及び３１２を駆動するための圧電トランス駆動回路３０４、３０５及び３０７に供給される駆動信号ＤＦＳ１、ＤＦＳ２及びＤＦＳ４（ポートＯＵＴ１、ＯＵＴ２及びＯＵＴ４からの信号）は、クロストークによる影響を受けることがない。
【０１５３】
さらに図８に示されるように、同時に駆動される圧電トランスは、互いに隣接せず、間に他の（同時には駆動されない）圧電トランスが介在するように配置されているので、同時に駆動される圧電トランス相互の間隔を大きくすることができ、圧電トランス間の相互干渉による出力電圧の揺らぎを防止することができる。
【０１５４】
また、クリーニングバイアス出力時には画像出力と異なり、相互干渉やクロストークの影響が生じても支障なくクリーニングが行われる。また、２次転写ローラ１３０は、数回転分のクリーニング（図１６（ｅ）、（ｆ））、及び１次転写ローラ１０５によるベルト数周分のクリーニング（図１６（ｃ））により確実にクリーニングが行われる。
【０１５５】
さらに、電圧変換手段３１９に与えられるパルス幅変調信号は１０〜２０ｋＨｚと低い周波数であるので圧電トランス３０９の駆動に対しての影響はない。
【０１５６】
図１７は図８に示される配置の変形例を示す。信号の配線を図１７に示すように、１次転写バイアス発生部１５１と２次転写バイアス発生部１５０を入れ替えても同様の効果が得られる。即ち、図１７の構成では、プリンタエンジン制御部２５３の信号出力ピンを有するポートは、図１８に示すように、ＰＷＭ０、ＯＵＴ１、ＯＵＴ５、ＯＵＴ４、ＯＵＴ３、ＯＵＴ２の順になっており、一方、圧電トランス駆動回路は、図８と同じく、３０４、３０６、３０５、３０８、３０７の順に配列されている。そして、ポートＯＵＴ４、ＯＵＴ５に接続された配線ＷＬＤ４、ＷＬＤ５と、ポートＯＵＴ２、ＯＵＴ３に接続された配線ＷＬＤ２、ＷＬＤ３が交差している。交差は例えば、ジャンパー抵抗（０Ωチップ抵抗）６０１〜６０４により一方の配線を跨がせることにより行われる。
【０１５７】
実施の形態２．
図１９は、本発明の実施の形態２の画像形成装置を示す。
図１９の画像形成装置は、図１の画像形成装置と概して同じであるが、１次転写負バイアスを無くし、代わりに１次転写クリーニングブレード６５０および廃トナー容器６５１を設けたことである。
【０１５８】
１次転写負バイアスを無くした代わりに図１９で示すように矢印ＤＯＢのように移動可能な１次転写クリーニングブレード６５０および廃トナー容器６５１を設けた構成とした。
【０１５９】
この場合、図２０に示すように、１次転写負バイアスの発生のための回路は不要となる。そこで、図８において、１次転写負バイアス発生のための回路部品、特に圧電トランス３１１、インダクタ４６３、ＭＯＳＦＥＴ４６４、ＮＰＮトランジスタ４６２が配置されていたスペースは空いたままとされ、圧電トランス３０９、３１０間に十分な間隔があけられている。
【０１６０】
以上説明したように、複数の駆動周波数信号を出力するためのピンを隣接させつつ、画像形成時に同時に駆動周波数信号が出力される信号線を互いに隣り合わないピンに割り当てる（例えばプリンタエンジン制御部２５３を構成する集積回路の偶数ピンに割り当てる）ことにより、集積回路のピンを有効に利用することができ、かつ干渉やクロストークによる影響をなくすことが可能となる。本実施の形態では偶数ピンに配置しているが奇数ピンに配置することも可能である。
【０１６１】
以上説明したように、画像形成動作中に出力される駆動周波数信号を、集積回路の出力ピンのうちの偶数ピン及び奇数ピンのいずれか一方のみから出力させるように構成したので、隣接ピン間の干渉をなくし、出力リップルを減少させて、均一な画像を得ることができる。
【０１６２】
また、従来圧電トランス制御集積回路（本実施の形態の圧電トランス制御部２６２に相当する部分）をプリンタエンジン制御集積回路と別としていたものを一体化させることが可能となった。
【０１６３】
さらに、集積回路での駆動周波数信号の間にグラウンド線を介在させる構成とする必要がなく、そのように構成することによる、出力ピンの増加を回避することができる。
【０１６４】
以上のように、実施の形態１では、同時に駆動される圧電トランスを駆動するための駆動周波数信号を伝えるためのピン及び配線が互いに隣り合わないようにし、同時には駆動されない圧電トランスを駆動するための駆動周波数信号を伝えるためのピン及び配線が介在するようにしている。言い換えると、画像形成動作中における、出力波形の変化が多い駆動周波数信号を伝えるためのピン及び配線と、出力波形の変化が少ないパルス幅変調信号を伝えるためのピン及び配線が交互に配置され、出力波形の変化が多い駆動周波数信号を伝えるためのピン及び配線が互いに隣り合わないようにしている。
【０１６５】
また、第１の圧電トランス（例えば、３１０）による出力を画像形成に用いないときの第２の出力部（ＯＵＴ３）の出力波形の変化よりも、第１の圧電トランス（３１０）による出力を画像形成に用いるときの第２の出力部（例えば、ＯＵＴ３）の出力波形の変化を少なくしている。
【０１６６】
第１の出力部（ＯＵＴ２）から第１の圧電トランス駆動回路に信号を供給する第１の配線（例えばＷＬＤ２）と、第２の出力部（ＯＵＴ３）から第２の圧電トランス駆動回路に信号を供給する第２の配線（ＷＬＤ３）のうち、第１の配線（ＷＬＤ２）と第２の配線（ＷＬＤ３）の少なくとも一部は並んで配線され、第１の圧電トランス（３１０）の出力を負荷に供給するときの第１の出力部（ＯＵＴ２）の出力波形の変化よりも第１の圧電トランス（３１０）の出力を負荷に供給するときの第２の出力部（ＯＵＴ３）の出力波形の変化を少なくし、第２の圧電トランス（３１１）の出力を負荷に供給するときの第２の出力部（ＯＵＴ３）の出力波形の変化よりも、第２の圧電トランス（３１１）の出力を負荷に供給するときの第１の出力部（ＯＵＴ２）の出力波形の変化を少なくしている。
【０１６７】
集積回路（２５３、１２５３）は、第１の圧電トランス（３１０）を用いて第１の極性の電圧の出力を負荷に供給するときの第２の出力部（ＯＵＴ３）の出力波形を０Ｖの近傍にし、第２の圧電トランス（３１１）を用いて第２の極性の電圧の出力を負荷に供給するときの第１の出力部（ＯＵＴ２）の出力波形を０Ｖの近傍にしている。
【０１６８】
実施の形態３．
以下に本発明の実施の形態３を説明する。実施の形態１と同様の箇所には同じ符号が付してある。
【０１６９】
図２１は実施の形態３における制御系を示す。図２１の制御系は、図２の制御系と概して同じであり、同様の箇所には同じ符号が付してある。図２１の制御系は図２の制御系に対して、以下の点で異なる。
【０１７０】
まず、プリンタエンジン制御部２５３の代わりに、プリンタエンジン制御部１２５３が設けられている。プリンタエンジン制御部１２５３もプリンタエンジン制御部２５３と同様に単一チップの集積回路で構成されている。
圧電トランス制御部２６２の代わりに、圧電トランス制御部１２６２が設けられている。
圧電トランス制御部１２６２も、圧電トランス制御部２６２と同様に、同期クロック回路で構成されている。
帯電バイアス発生部１５３、１次転写バイアス発生部１５１及び２次転写バイアス発生部１５０の代わりに、帯電バイアス発生部１１５３、１次転写バイアス発生部１１５１及び２次転写バイアス発生部１１５０が設けられている。
【０１７１】
図２２は実施の形態３で用いられる、プリンタエンジン制御基板兼高圧基板１３０１内に形成される回路の構成をより詳細に示し、図２３〜図２５は、図２２の回路の各部の回路構成を示す。図２２に示される回路のうち、出力負荷以外の部分により、圧電トランス駆動装置が構成されている。
実施の形態１で説明した図３、図４〜図２５と同様の簡所については、同符号を付し説明を省略する。
【０１７２】
図２２の発振回路３３１は、図４に示されるのと同様のものである。
図２２のプリンタエンジン制御基板兼高圧基板１３０１上には、図３に示される回路ブロックに加えて、電圧変換手段１３５０、１３５１、１３５２、１３５３、及び１３５４が設けられている。
【０１７３】
図２２に示される圧電トランス制御部１２６２は、図３の圧電トランス制御部２６２と同様に、駆動周波数信号ＤＦＳ１〜ＤＦＳ５を出力する出力ポートＯＵＴ１〜ＯＵＴ５、及びパルス幅変調信号ＰＷＳ０を出力する出力ポートＰＷＭ０のほかに、パルス幅変調信号ＰＷＳ１〜ＰＷＭ５を出力する出力ポートＰＷＭ１〜ＰＷＭ５を有する。
一方、検出電圧ポートＡＤＣ１〜ＡＤＣ５は設けられていない。
【０１７４】
実施の形態１では検出電圧ＡＤＣ１〜ＡＤＣ５をＡＤ変換することで得られたデジタル値が、目標値指示手段５１０で発生される目標値に一致するように、駆動周波数信号ＤＦＳ1〜ＯＵＴ５を制御しているが、実施の形態３では、目標値に対応したデューティのパルス幅変調信号ＰＷＭ１〜ＰＷＭ５を発生し、該パルス幅変調信号ＰＷＳ１〜ＰＷＭ５を平滑化することで得られるアナログ目標値に、検出電圧ＶＢ１〜ＶＢ５が一致するように、それぞれのバイアス電圧発生部内で制御を行う。
【０１７５】
パルス幅変調信号ＰＷＳ１〜ＰＷＭ５は、それぞれのバイアス発生部の出力電圧の目標値に対応したデューティを有する。
駆動周波数信号ＤＦＳ１〜ＯＵＴ５は、互いに同じ周波数ｆｄを有する。この周波数ｆｄは、図２６（ａ）に示されるように、圧電トランスの出力電圧が最大となる周波数よりもよりも幾分高い周波数、即ち周波数の減少に対して圧電トランスの出力電圧（絶対値）が大きくなる範囲の下限に近い値に設定される。周波数ｆｄは例えば１６６ｋＨｚである。
【０１７６】
図２３は、帯電バイアス発生部１１５３及び出力電圧変換手段３１９の具体的な回路構成を示す。図２２及び図２３に示すように、帯電バイアス発生部１１５３は、圧電トランス制御部１２６２のポートＯＵＴ１から、駆動周波数信号ＤＦＳ１を受けるとともに、ポートＰＷＭ１からパルス幅変調信号ＰＷＳ１を受け、これらに基づいて、帯電バイアスを発生して、負荷１３６としての帯電ローラに供給する。
【０１７７】
帯電バイアス発生部１１５３は、電圧変換手段１３５０、圧電トランス駆動回路１３０４、圧電トランス３０９、負バイアス整流回路（負極性整流回路）３１４、及び出力電圧検出手段３２０を含む。
【０１７８】
図２３に示すように、電圧変換手段１３５０は、オペアンプ１４２３、ＮＰＮトランジスタ１４２６、抵抗１４２０、１４２４、１４２７、１４２８、コンデンサ１４２１、１４２２、１４２５、及び電解コンデンサ１４２９を含む。
ＮＰＮトランジスタ１４２６のエミッタが電圧変換手段１３５１の出力となる。
【０１７９】
抵抗１４２４は出力オフ時（バイアス発生部が高電圧を出力しないとき）にコンデンサ１４２５を放電させ、ＮＰＮトランジスタ１４２６のエミッタ電位が０Ｖとなるようするために挿入されている。抵抗１４２８は出力オフ時の電解コンデンサ１４２９の電荷を放電させるための抵抗である。
【０１８０】
圧電トランス駆動回路１３０４は図５の圧電トランス駆動回路３０４と同様の構成であるが、インダクタ４２３の一端が２４Ｖの電源３０３ではなく、電圧変換手段１３５０の出力（ＮＰＮトランジスタ１４２６のエミッタ）に接続されている。
整流回路３１４及び出力電圧検出手段３２０は図５に示されるものと同じである。
出力電圧変換手段３１９も図５に示されるものと同じである。
【０１８１】
出力電圧検出手段３２０で検出された検出電圧ＶＢ１は、実施の形態１ではプリンタエンジン制御部２５３の検出電圧入力ポートＤＡＣ１に入力されているが、実施の形態３では、電圧変換手段１３５０に入力される。
【０１８２】
電圧変換手段１３５０は、ドロッパ回路（降圧回路）とも呼ばれるものであり、２４Ｖ電源３０３の出力電圧をより低い値にして圧電トランス駆動回路１３０４に供給するものであり、この結果、圧電トランス駆動回路１３０４は圧電トランス３０９を０〜２２Ｖの範囲の駆動電圧で駆動する。
【０１８３】
オペアンプ１４２３の非反転入力端子（＋）には出力電圧検出手段３２０の抵抗４２９、４３０による分圧で得られた検出電圧ＶＢ１が、コンデンサ１４２５により平滑されて、入力される。一方、オペアンプ１４２３の反転入力端子（−）には、パルス幅変調信号ＰＷＳ１が抵抗１４２０とコンデンサ１４２１のＲＣフィルタにより平滑化されて入力される。
【０１８４】
オペアンプ１４２３を含む差分積分回路により、ＮＰＮトランジスタ１４２６のベース電流を制御することにより、エミッタ電位が制御され、非反転入力端子（＋）の電位が反転入力端子（−）の電位に等しくなるように（検出電圧ＶＢ１を平滑化したものが、パルス幅変調信号ＰＷＳ１を平滑化したものに等しくなるように）制御が行われる。
【０１８５】
この結果、圧電トランス３０９の出力電圧（絶対値）は、図２６（ａ）の縦方向の矢印Ｖｖａで示すように変化し、従って、圧電トランス３０９の出力電圧を整流することで得られる負バイアス電圧は、図２６（ｂ）に矢印Ｖａｄで示すように変化する。即ち、パルス幅変調信号のデューティで示される目標電圧に一致するように、負バイアス電圧が制御される。
【０１８６】
即ち、実施の形態１では圧電トランスへの供給電圧を２４Ｖで固定したまま、駆動周波数を変化させることで高圧出力電圧を変化させているが、実施の形態３では、駆動周波数は昇圧比の高い周波数（ｆｄ）に固定し、供給電圧を変化させることで、高圧出力電圧を変化させている。
【０１８７】
図２４は、１次転写バイアス発生部１１５１の具体的な回路構成を示す。
図２２及び図２４に示すように、１次転写バイアス発生部１１５１は、圧電トランス制御部１２６２のポートＯＵＴ２及びＯＵＴ３から、駆動周波数信号ＤＦＳ２及びＤＦＳ３を受けるとともに、ポートＰＷＭ２及びＰＷＭ３からパルス幅変調信号ＰＷＳ２及びＰＷＳ３を受け、これらに基づいて、正の１次転写バイアス及び負の１次転写バイアスを発生して、負荷１０５としての１次転写ローラに供給する。
【０１８８】
１次転写バイアス発生部１１５１は、電圧変換手段１３５１、１３５２、圧電トランス駆動回路１３０５、１３０６、圧電トランス３１０、３１１、正バイアス整流回路（正極性バイアス整流回路）３１５、負バイアス整流回路（負極性整流回路）３１６、及び出力電圧検出手段３２１、３２２を含む。
【０１８９】
図２４に示すように、電圧変換手段１３５１は、オペアンプ１４３５、ＮＰＮトランジスタ１４３６、抵抗１４３０、１４３１、１４３７、１４３８、コンデンサ１４３２、１４３３、１４３４、及び電解コンデンサ１４３９を含む。
ＮＰＮトランジスタ１４３６のエミッタが電圧変換手段１３５０の出力となる。
【０１９０】
圧電トランス駆動回路１３０５は図６の圧電トランス駆動回路３０５と同様の構成であるが、インダクタ４４９の一端が２４Ｖの電源３０３ではなく、電圧変換手段１３５１の出力に接続されている。整流回路３１５、及び出力電圧検出手段３２１は図６に示されるものと同じである。
【０１９１】
電圧変換手段１３５１のオペアンプ１４３５には、その非反転入力端子（＋）にパルス幅変調信号ＰＷＳ２を平滑化した信号が入力され、反転入力端子（−）に、検出電圧ＶＢ２を平滑化した信号が入力され、反転入力端子（−）の電位が非反転入力端子（＋）の電位に等しくなるように（検出電圧ＶＢ２を平滑化したものが、パルス幅変調信号ＰＷＳ２を平滑化したものに等しくなるように）制御が行われる。
【０１９２】
図２４に示すように、電圧変換手段１３５２は、オペアンプ１４４５、ＮＰＮトランジスタ１４４６、抵抗１４４０、１４４２、１４４７、１４４８、コンデンサ１４４１、１４４３、１４４４、及び電解コンデンサ１４４９を含む。
ＮＰＮトランジスタ１４４６のエミッタが電圧変換手段１３５２の出力となる。
【０１９３】
圧電トランス駆動回路１３０６は図６の圧電トランス駆動回路３０６と同様の構成であるが、インダクタ４６３の一端が２４Ｖの電源３０３ではなく、電圧変換手段１３５２の出力に接続されている。整流回路３１６、及び出力電圧検出手段３２２は図６に示されるものと同じである。
【０１９４】
電圧変換手段１３５２のオペアンプ１４４５には、その反転入力端子（−）にパルス幅変調信号ＰＷＳ３を平滑化した信号が入力され、非反転入力端子（＋）に、検出電圧ＶＢ３を平滑化した信号が入力され、非反転入力端子（＋）の電位が反転入力端子（−）の電位に等しくなるように（検出電圧ＶＢ３を平滑化したものが、パルス幅変調信号ＰＷＳ３を平滑化したものに等しくなるように）制御が行われる。
【０１９５】
図２５は、２次転写バイアス発生部１１５０の具体的な回路構成を示す。
図２２及び図２４に示すように、２次転写バイアス発生部１１５０は、圧電トランス制御部１２６２のポートＯＵＴ４及びＯＵＴ５から、駆動周波数信号ＤＦＳ４及びＤＦＳ５を受けるとともに、ポートＰＷＭ４及びＰＷＭ５からパルス幅変調信号ＰＷＳ４及びＰＷＳ５を受け、これらに基づいて、正の２次転写バイアス及び負の２次転写バイアスを発生して、負荷１３０としての２次転写ローラに供給する。
【０１９６】
２次転写バイアス発生部１１５０は、電圧変換手段１３５３、１３５４、圧電トランス駆動回路１３０７、１３０８、圧電トランス３１２、３１３、正バイアス整流回路（正極性バイアス整流回路）３１７、負バイアス整流回路（負極性整流回路）３１８、及び出力電圧検出手段３２３、３２４を含む。
【０１９７】
図２５に示すように、電圧変換手段１３５３は、オペアンプ１４５５、ＮＰＮトランジスタ１４５６、抵抗１４５０、１４５１、１４５７、１４５８、コンデンサ１４５２、１４５３、１４５４、及び電解コンデンサ１４５９を含む。ＮＰＮトランジスタ１４６５のエミッタが電圧変換手段１３５３の出力となる。
【０１９８】
圧電トランス駆動回路１３０７は図７の圧電トランス駆動回路３０７と同様の構成であるが、インダクタ４７５の一端が２４Ｖの電源３０３ではなく、電圧変換手段１３５３の出力に接続されている。
整流回路３１７及び出力電圧検出手段３２３は図７に示されたものと同じである。
【０１９９】
電圧変換手段１３５３のオペアンプ１４５５には、その非反転入力端子（＋）にパルス幅変調信号ＰＷＳ４を平滑化した信号が入力され、反転入力端子（−）に、検出電圧ＶＢ４を平滑化した信号が入力され、反転入力端子（−）の電位が非反転入力端子（＋）の電位に等しくなるように（検出電圧ＶＢ４を平滑化したものが、パルス幅変調信号ＰＷＳ４を平滑化したものに等しくなるように）制御が行われる。
【０２００】
図２５に示すように、電圧変換手段１３５４は、オペアンプ１４６５、ＮＰＮトランジスタ１４６６、抵抗１４６０、１４６２、１４６７、１４６８、コンデンサ１４６１、１４６３、１４６４、及び電解コンデンサ１４６９を含む。
ＮＰＮトランジスタ１４６６のエミッタが電圧変換手段１３５４の出力となる。
【０２０１】
圧電トランス駆動回路１３０８は図７の圧電トランス駆動回路３０８と同様の構成であるが、インダクタ４８８の一端が２４Ｖの電源３０３ではなく、電圧変換手段１３５４の出力に接続されている。整流回路３１８、及び出力電圧検出手段３２４は図７に示されるものと同じである。
【０２０２】
電圧変換手段１３５４のオペアンプ１４６５には、その反転入力端子（−）にパルス幅変調信号ＰＷＳ５を平滑化した信号が入力され、非反転入力端子（＋）に、検出電圧ＶＢ５を平滑化した信号が入力され、非反転入力端子（＋）の電位が反転入力端子（−）の電位に等しくなるように（検出電圧ＶＢ５を平滑化したものが、パルス幅変調信号ＰＷＳ５を平滑化したものに等しくなるように）制御が行われる。
【０２０３】
図２７は実施の形態３のプリンタエンジン制御基板兼高圧基板１３０１上における、主な回路部品の配置を示す。
例えば、図２８に示すように、パルス幅変調信号ＰＷＳ０、ＰＷＳ１、ＰＷＳ２、ＰＷＳ３、ＰＷＳ４、ＰＷＳ５に対して偶数ピン＃５０、＃５２、＃５４、＃５６、＃５８、＃６０が、駆動周波数信号ＤＦＳ１、ＤＦＳ２、ＤＦＳ３、ＤＦＳ４、ＤＦＳ５に対して奇数ピン＃５１、＃５３、＃５５、＃５７、＃５９が割り当てられる。
即ち、集積回路で構成されるプリンタエンジン制御部１２５３のピンの割り当てに当たり、互いに隣り合うものがともに駆動周波数信号に割り当てられず、駆動周波数信号に割り当てられたピン相互間にはパルス幅変調信号に割り当てられたピンが位置するように割り当てが行われる。
【０２０４】
画像形成動作時の高圧出力タイミングは、実施の形態１に関し図１６（ａ）〜（ｈ）で説明したものと同様となる。
画像形成動作時には帯電バイアス出力の圧電トランス３０９、１次転写正バイアス出力の圧電トランス３１０、２次転写バイアスの圧電トランス３１２が同時に駆動される。
各トランスの１６６ｋＨｚの駆動周波数信号は間に１０ｋＨｚのパルス幅変調信号が挟まれるために、互いに影響を受けることが無い。圧電トランスも相互に間隔が開いているので出力相互干渉による影響を受けない。
【０２０５】
図２９は、プリンタエンジン制御部１２５３内に形成された回路のうち、駆動周波数信号ＤＦＳｉ（ｉは１乃至５のいずれか）及びパルス幅変調信号ＰＷＳｉを生成するための部分を示す。プリンタエンジン制御部１２５３内には、それぞれ駆動周波数信号ＤＦＳ１〜ＤＦＳ５及びパルス幅変調信号ＰＷＳ１〜ＰＷＭ５を生成するための、図２９に示すのと同様の５つの回路が設けられている。
図２９に示される回路のうち、パルス幅変調信号生成部１５１２、フラクショナル−Ｎ分周器１５３０、出力セレクタ５０９、インバータ５１２は、圧電トランス制御部１２６２の一部を成す。
フラクショナル−Ｎ分周器１５３０は、１９ビットレジスタ１５０５、誤差保持レジスタ５０７、加算器５０６、及び分周器５０８を有する。
【０２０６】
図２９に示される回路部分はさらに、設定値レジスタ１５０３、デューティ指示手段１５１０、及び周期指示手段１５１１を有する。
設定値レジスタ１５０３は、分周比の設定値を保持する。この分周比は、１９ｂｉｔで表されるものであり、整数部と分数部を含む。
【０２０７】
周期指示手段１５１１は、パルス幅変調信号ＰＷＭｉの周期を設定する。
パルス幅変調信号の周期としては、５０ＭＨｚのクロックの周期数で表した値を用いる。例えばパルス幅変調信号ＰＷＭｉの周波数が１０ｋＨｚの場合には５０００(５０ＭＨｚ／１０ｋＨｚ)に相当する１６進数、１３８８ｈｅｘが周期指示手段１５１１に設定される。設定された周期は、パルス幅変調信号生成部１５１２に供給される。
【０２０８】
デューティ指示手段１５１０は、対応するバイアス電圧発生部が出力すべきバイアス電圧の目標値（目標電圧）に対応したデューティ値０〜５０００をパルス幅変調信号生成部１５１２に出力する。
【０２０９】
パルス幅変調信号生成部１５１２は、負バイアスの場合は初期状態でＨ、即ちデューティ１００％の信号を出力しており、正バイアスの場合は初期状態でＬ、即ちデューティ０％の信号を出力している。一方、ＯＮ／ＯＦＦ信号５１１が真となり、対応する動周波数信号ＤＦＳｉの出力が開始された後（当該パルス幅変調信号ＰＷＳｉが供給されるのと同じバイアス発生部に供給される駆動周波数信号ＤＦＳｉの出力が開始された後）、目標電圧に対応したデューティのパルス幅変調信号の出力を開始する。
【０２１０】
設定値レジスタ１５０３には分周比が格納されており、設定値レジスタ１５０３の分周比が初期化時に１９ｂｉｔレジスタ１５０５に分周比として設定される。分周比は例えば４Ｂ３Ａ４ｈｅｘである。
実施の形態３では、１９ｂｉｔレジスタ１５０５の値は上記固定値を維持したまま動作する。
フラクショナル−Ｎ分周器１５３０の動作については実施の形態１と同様である。
【０２１１】
図２３に示すように、出力ポートＯＵＴ１（ＯＵＴｉの一例）は１６６ｋＨｚの駆動周波数信号を出力する。この駆動周波数信号は、インバータ５１２で出力が反転されるのでポートＯＵＴ１の出力のＨレベルデューティは約６５％である。ＮチャンネルパワーＭＯＳＦＥＴ４２４はＨレベルデューティが約３５％の、１６６ｋＨｚのパルスでスイッチングされる。パルス幅変調信号ポートＰＷＭ１は目標値に対応したパルス幅変調信号ＰＷＳ１を出力する。
【０２１２】
上記した電圧変換手段１３５０、圧電トランス駆動回路１３０４、圧電トランス３０９、整流回路３１４、及び出力電圧検出手段３２０の動作により、出力電圧検出手段３２０の検出電圧を平滑化した電圧が、パルス幅変調信号ＰＷＳ１を平滑化した信号に一致するように、従って、整流回路３１４から出力されるバイアス電圧が、目標電圧に一致するように制御が行われる。
【０２１３】
他のバイアス発生部でも、帯電バイアス発生部と同様に、パルス幅変調信号のデューティに対応する値に制御されたバイアス電圧が出力される。
【０２１４】
以上説明したように、駆動周波数信号を出力するためのピンのうちの奇数ピンのみから出力させることにより隣接する圧電トランスの干渉をなくし、出力リップルを減少させて、均一な画像を得ることができる。
【０２１５】
さらに従来圧電トランス制御集積回路をプリンタエンジン制御集積回路と別としていたものを一体化させることが可能となった。
【０２１６】
さらに１００ｋＨｚ以上の駆動周波数信号と出力制御の低い周波数のパルス幅変調信号を交互に配置することにより駆動周波数信号の干渉を抑えつつ同種の信号出力を並置することにより集積回路の効率化が図れるようになった。
【０２１７】
実施の形態３では、圧電トランスを駆動するための駆動周波数信号ＤＦＳ１〜ＯＵＴ５を伝えるためのピン及び配線が互いにとなり合わないようにし、圧電トランスの出力電圧レベルを制御するためのパルス幅変調信号を伝えるためのピン及び配線が介在するようにした。
言い換えると、出力波形の変化が多い駆動周波数信号を伝えるためのピン及び配線と、出力波形の変化が少ないパルス幅変調信号を伝えるためのピン及び配線が交互に配置され、出力波形の変化が多い駆動周波数信号を伝えるためのピン及び配線が互いにとなり合わないようにしている。
【０２１８】
本発明においては、カラー４サイクル中間転写方式の画像形成装置として説明したが、モノクロの画像形成装置にも適用可能であるし、タンデム方式の画像形成装置にも適用可能である。
【符号の説明】
【０２１９】
１５０  ２次転写バイアス発生部、  １５１  １次転写バイアス発生部、  １５２  現像バイアス発生部、  １５３  帯電バイアス発生部、  ２５３  プリンタエンジン制御部、  ２６２  圧電トランス制御部、  ３０４〜３０８  圧電トランス駆動回路、  ３０９〜３１３  圧電トランス、  ３１４、３１６、３１８  負バイアス整流回路、  ３１５、３１７  正バイアス整流回路、  ３２０〜３２４  出力電圧検出手段、  １２５３  プリンタエンジン制御部、  １２６２  圧電トランス制御部、  １３０４〜１３０８  圧電トランス駆動回路、  １３５０〜１３５４  電圧変換手段、    ＯＵＴ１〜ＯＵＴ５  出力ポート、  ＰＷＭ０〜ＰＷＭ５  出力ポート、  ＷＬＤ１〜ＷＬＤ５  配線、  ＷＬＰ０〜ＷＬＰ５  配線、  ＃１〜＃１２０  ピン。
【図１】
2014143859.tif 000003
【図２】
2014143859.tif 000004
【図３】
2014143859.tif 000005
【図４】
2014143859.tif 000006
【図５】
2014143859.tif 000007
【図６】
2014143859.tif 000008
【図７】
2014143859.tif 000009
【図８】
2014143859.tif 000010
【図９】
2014143859.tif 000011
【図１０】
2014143859.tif 000012
【図１１】
2014143859.tif 000013
【図１２】
2014143859.tif 000014
【図１３】
2014143859.tif 000015
【図１４】
2014143859.tif 000016
【図１５】
2014143859.tif 000017
【図１６】
2014143859.tif 000018
【図１７】
2014143859.tif 000019
【図１８】
2014143859.tif 000020
【図１９】
2014143859.tif 000021
【図２０】
2014143859.tif 000022
【図２１】
2014143859.tif 000023
【図２２】
2014143859.tif 000024
【図２３】
2014143859.tif 000025
【図２４】
2014143859.tif 000026
【図２５】
2014143859.tif 000027
【図２６】
2014143859.tif 000028
【図２７】
2014143859.tif 000029
【図２８】
2014143859.tif 000030
【図２９】
2014143859.tif 000031