(57)【要約】【課題】逆方向阻止時に部分的な電流集中を緩和でき、しかも小型化を図ることができる面実装型半導体装置を提供することである。【解決手段】単一の第一導電型の半導体基板の一方の面側に第一導電型とは逆の導電型である第二導電型の第１の半導体領域を形成し、同様に、単一の第一導電型の半導体基板の一方の面側に第１の半導体領域と離れて第二導電型の第２の半導体領域を形成する。そして、単一の第一導電型の半導体基板の他方の面側に低抵抗層を形成し、逆方向阻止時に部分的な電流集中を緩和する。【選択図】  図１
2014143258.tif 000002
【特許請求の範囲】
【請求項１】
単一の第一導電型の半導体基板の一方の面側に形成され前記第一導電型とは逆の導電型である第二導電型の第１の半導体領域と、
前記単一の第一導電型の半導体基板の一方の面側に前記第１の半導体領域と離れて形成された第二導電型の第２の半導体領域と、
前記単一の第一導電型の半導体基板の他方の面側に形成された低抵抗層とを備えたことを特徴とする面実装型半導体装置。
【請求項２】
前記低抵抗層は、前記単一の第一導電型の半導体基板の半導体より、高不純物濃度で低抵抗の第一導電型層または導体であることを特徴とする請求項１記載の面実装型半導体装置。
【請求項３】
前記低抵抗層の厚さは、前記低抵抗層を厚くしていったとき、前記第二導電型の第１の半導体領域または前記第二導電型の第２の半導体領域の電流集中発生箇所の電流密度が収束するときの電流密度を基準にして許容電流密度範囲を定め、その許容電流密度範囲を満たす厚さとすることを特徴とする請求項１または２記載の面実装型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの半導体素子を単一の半導体上に面実装した面実装型半導体装置に関する。
【背景技術】
【０００２】
面実装型半導体装置は、半導体素子のＰＮ接合による２個のダイオードを形成し、２個のダイオードを接続導体を用いて逆方向に接続し、逆方向ドロップを利用して双方向バリスタやサージ吸収素子として用いられるものである。この場合、２個のダイオードを接続導体を用いて接続する構造では、部品点数が多く組立治具の構造が複雑になるだけでなく、ハンダ工程を含む組立工程が多くなる。そこで、単一のＮ形半導体上に２つのＰＮ接合を形成し、同一の半導体素子とすることで、製造が容易で薄形とした面実装型半導体装置がある（特許文献１参照）。
【０００３】
図５は、単一の半導体に２つ半導体素子を面実装した面実装型半導体装置の構造図である。単一のＮ層半導体基板１１に２つのＰ層半導体領域１２ａ、１２ｂを形成し、２つのＰＮ接合による半導体素子を形成している。Ｐ層半導体領域１２ａ、１２ｂにはアノード電極１３ａ、１３ｂが取り付けられ、Ｎ層半導体基板１１は、Ｐ層半導体領域１２ａとのＰＮ接合と、Ｐ層半導体領域１２ｂとのＰＮ接合とを直接つなげる構造となっているのでカソード電極は省略され、逆方向に直接接続されている。これにより、カソード電極を形成する工程と、カソード電極を接続する工程を省略することができ、アセンブリ工程の簡略化を実現している。
【０００４】
そして、アノード電極１３ａとアノード電極１３ｂとの間に、アノード電極１３ｂ側のＮ層半導体基板１１及びＰ層半導体領域１２ｂによるＰＮ接合の降伏電圧以上の電圧が印加されると（サージ吸収時には）、矢印に示すように、アノード電極１３ａから、Ｐ層半導体領域１２ａ、Ｎ層半導体基板１１、Ｐ層半導体領域１２ｂを通って、アノード電極１３ｂに電流Ｉが流れる。これにより、面実装型半導体装置はサージ吸収素子として働く。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３２３８８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、図５に示す面実装型半導体装置の小型化を図るべく、図６に示すように、アノード電極１３ａとアノード電極１３ｂとの間の距離を短くした場合、逆方向阻止時にはアノード電極１３ｂのＰ層半導体領域１２ｂの端部１２ｂ１に電流Ｉが集中し、破壊が起こるという問題がある。
【０００７】
すなわち、逆方向阻止時には、Ｐ層半導体領域１２ａとＰ層半導体領域１２ｂとの距離が短いところに電流が集中しやすいため、Ｐ層半導体領域１２ｂの端部１２ｂ１の電流密度が上がり、部品の信頼性が低くなるという問題がある。
【０００８】
本発明の目的は、逆方向阻止時に部分的な電流集中を緩和でき、しかも小型化を図ることができる面実装型半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
請求項１の発明に係る面実装型半導体装置は、単一の第一導電型の半導体基板の一方の面側に形成され前記第一導電型とは逆の導電型である第二導電型の第１の半導体領域と、前記単一の第一導電型の半導体基板の一方の面側に前記第１の半導体領域と離れて形成された第二導電型の第２の半導体領域と、前記単一の第一導電型の半導体基板の他方の面側に形成された低抵抗層とを備えたことを特徴とする。
【００１０】
請求項２の発明に係る面実装型半導体装置は、請求項１の発明において、前記低抵抗層は、前記単一の第一導電型の半導体基板の半導体より、高不純物濃度で低抵抗の第一導電型層または導体であることを特徴とする。
【００１１】
請求項３の発明に係る面実装型半導体装置は、請求項１または２の発明において、前記低抵抗層の厚さは、前記低抵抗層を厚くしていったとき、前記第二導電型の第１の半導体領域または前記第二導電型の第２の半導体領域の電流集中発生箇所の電流密度が収束するときの電流密度を基準にして許容電流密度範囲を定め、その許容電流密度範囲を満たす厚さとすることを特徴とする。
【発明の効果】
【００１２】
請求項１の発明によれば、単一の第一導電型の半導体基板の他方の面側に低抵抗層を形成するので、逆方向阻止時には低抵抗層に電流を分散することができる。従って、電流密度を低く抑えることができ、局所的な温度上昇を抑えることができるので装置の信頼性を向上できる
請求項２の発明によれば、請求項１の発明の効果に加え、低抵抗層は高不純物濃度で低抵抗の第一導電型層または導体とするので、より電流を分散することができる。導体として金属を用いた場合には放熱性も向上する。
【００１３】
請求項３の発明によれば、請求項１または２の発明の効果に加え、低抵抗層の厚さは、電流密度が収束するときの電流密度を基準にして定めた許容電流密度範囲を満たす厚さとするので、低抵抗層の厚さは厚くなりすぎず、しかも電流集中を抑制できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る面実装型半導体装置の実施例１の構成図。
【図２】本発明の実施形態に係る面実装型半導体装置の実施例２の構成図。
【図３】本発明の実施形態に係る面実装型半導体装置の実施例３の構成図。
【図４】本発明の実施形態に係る面実装型半導体装置における低抵抗層厚さと電流集中発生箇所での電流密度との関係を示すグラフ。
【図５】従来の面実装型半導体装置の一例を示す構造図。
【図６】従来の面実装型半導体装置の小型化を図った場合の一例を示す構造図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態を説明する。以下の説明では、第一導電型の半導体はＮ型、第二導電型の半導体はＰ型であるとし、電極はアノード電極であるとして説明する。なお、この逆、つまり、第一導電型の半導体がＰ型、第二導電型の半導体がＮ型、電極がカソード電極となるように構成してもよい。
【００１６】
図１は本発明の実施形態に係る面実装型半導体装置の実施例１の構成図である。この第１実施形態は、小型化を図った図６に示す従来例に対し、単一の第一導電型の半導体基板１４における第二導電型の半導体領域１５ａ、１５ｂ及び電極１６ａ、１６ｂが形成された反対側の面に低抵抗層１７を設けたものである。
【００１７】
図１において、単一の第一導電型の半導体基板１４の一方面には、第二導電型の第１の半導体領域１５ａ及び第二導電型の第２の半導体領域１５ｂが形成されている。第二導電型の第１の半導体領域１５ａには電極１６ａが取り付けられ、第二導電型の第２の半導体領域１５ｂには電極１６ｂが取り付けられている。
【００１８】
電極１６ａ、１６ｂは、例えばアルミニウムＡｌが用いられるが、電極を形成できる金属であれば、ニッケルＮｉ、金Ａｕ、銀Ａｇなどでもよい。
【００１９】
第一導電型の半導体基板１４の他方面には、第二導電型の半導体領域１５ａとのＰＮ接合と、第二導電型の半導体領域１５ｂとのＰＮ接合とが、第一導電型の半導体基板１４で直接つなげられ、さらに、低抵抗層１７でつなげられている。これにより、２つのＰＮ接合の２つの半導体素子（ダイオード）を形成している。図１では、低抵抗層１７は導体で形成した場合を示している。導体としては金属が用いられ、例えばアルミニウムＡｌが用いられるが、ニッケルＮｉ、金Ａｕ、銀Ａｇなどでもよい。
【００２０】
ここで、電極１６ａ、１６ｂ間に、ＰＮ接合の降伏電圧以上の電圧が印加されると、第１の半導体領域１５ａの端部１５ａ１や第２の半導体領域１５ｂの端部１５ｂ１に電流Ｉが集中するが、本発明の実施形態の実施例１では、第一導電型の半導体基板１４の他方面に低抵抗層１７を形成するので、電流集中を抑制できる。
【００２１】
例えば、電極１６ａ、１６ｂ間に、第一導電型の半導体基板１４から第二導電型の半導体領域１５ｂの向きに、ＰＮ接合の降伏電圧以上の電圧が印加されると、第一導電型の半導体基板１４に電流Ｉ１、低抵抗層１７に電流Ｉ２を分流して流すことができる。これにより、低抵抗層１７として導体を用いた場合には、第一導電型の半導体基板１４に流れる電流Ｉ１は小さくなる。従って、第二導電型の第２の半導体領域１５ｂの端部１５ｂ１の電流密度を低く抑えることができ、面実装型半導体装置の小型化を図ることができる。また、低抵抗層１７として導体を用いた場合には、放熱性も向上する。
【００２２】
次に、図２は本発明の実施形態に係る面実装型半導体装置の実施例２の構成図である。この実施例２は、図１に示した実施例１に対し、低抵抗層１７として導体に代えて、高不純物濃度で厚い低抵抗第一導電型層Ｎ＋とし、第一導電型の半導体基板１４は第一導電型層Ｎーとしたものである。
【００２３】
この場合も、第一導電型の半導体基板１４に電流Ｉ３、低抵抗層１７に電流Ｉ４を分流して流すことができ、第一導電型の半導体基板１４に流れる電流Ｉ３は、低抵抗層１７の厚い低抵抗第一導電型層Ｎ＋を流れる電流Ｉ４より小さくなる。従って、第二導電型の第２の半導体領域１５ｂの端部１５ｂ１の電流密度を低く抑えることができ、面実装型半導体装置の小型化を図ることができる。
【００２４】
次に、図３は本発明の実施形態に係る面実装型半導体装置の実施例３の構成図である。この実施例３は、図１に示した実施例１に対し、低抵抗層１７として、導体１８に加えて低抵抗第一導電型層Ｎ＋１９を設け、第一導電型の半導体基板１４は第一導電型層Ｎーとしたものである。
【００２５】
この場合も、第一導電型の半導体基板１４に電流Ｉ５、低抵抗層１７に電流Ｉ６を分流して流すことができる。第一導電型の半導体基板１４に流れる電流Ｉ５は、低抵抗層１７の導体１８及び低抵抗第一導電型層Ｎ＋１９を流れる電流Ｉ６より小さくなる。従って、第二導電型の第２の半導体領域１５ｂの端部１５ｂ１の電流密度を低く抑えることができ、面実装型半導体装置の小型化を図ることができる。
【００２６】
次に、低抵抗層１７の厚さについて説明する。図４は、本発明の実施形態に係る面実装型半導体装置における低抵抗層厚さＤと電流集中発生箇所での電流密度比Ｊ／Ｊ０との関係の一例を示すグラフである。
【００２７】
低抵抗層厚さＤと、電流集中発生箇所（例えば、第１の半導体領域１５ａの端部１５ａ１や第２の半導体領域１５ｂの端部１５ｂ１）の電流密度Ｊとの関係は、低抵抗層１７の抵抗値、第一導電型の半導体基板１４の厚さや耐量、第二導電型の半導体領域の大きさなどで異なってくる。
【００２８】
そこで、低抵抗層厚さＤを厚くしていったとき、電流集中箇所の電流密度Ｊは、Ｄを∞とした時の電流密度Ｊ０に収束していく。したがって、電流密度Ｊが最も小さくなる電流密度比Ｊ／Ｊ０の理想値は、Ｄを∞とした時の「１．００」である。この電流密度Ｊが収束するときの電流密度Ｊ０を基準にして、低抵抗層厚さＤの範囲を定める。まず、電流密度Ｊの許容上限値として電流密度Ｊｂ（電流密度比Ｊｂ／Ｊ０）を定める。この電流密度Ｊｂは電流集中発生箇所で破壊が生じない電流密度に余裕値を減算した値以下に定められる。このときの低抵抗層厚さは図４からＤｂ以上と定まる。一方、現実的な低抵抗層厚さＤの限界値を「１．００」とした場合、これを超えないＤの値としてＤａ以下が定まる。これにより、低抵抗層厚さＤは厚くなりすぎず、しかも電流集中発生箇所で破壊が生じない電流密度以下となるように定められる。
【００２９】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３０】
１１…Ｎ層半導体基板、１２…Ｐ層半導体領域、１３…アノード電極、１４…第一導電型の半導体基板、１５…第二導電型の半導体領域、１６…電極、１７…低抵抗層、１８…導体、１９…低抵抗第一導電型層
【図１】
2014143258.tif 000003
【図２】
2014143258.tif 000004
【図３】
2014143258.tif 000005
【図４】
2014143258.tif 000006
【図５】
2014143258.tif 000007
【図６】
2014143258.tif 000008