(57)【要約】【課題】オン状態からオフ状態に変化した際、コンタクト用トレンチの幅を短くすることで微細化しても破壊されることを抑制する。【解決手段】コンタクト用トレンチ１６のうち開口部側の側面に接し、第２半導体層１５よりも高不純物濃度とされた第１導電型の第１半導体領域１５ａと、コンタクト用トレンチ１６の底面および底面側の側面に接し、第１半導体層１１よりも高不純物濃度とされた第２導電型の第２半導体領域１１ａを形成する。そして、第１半導体領域１５ａおよび第２半導体領域１１ａと電気的に接続される第１電極１８をコンタクト用トレンチ１６に配置する。【選択図】図１
2014158013.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層（１０）と、
前記ドリフト層の表層部に形成された第２導電型の第１半導体層（１１）と、
前記第１半導体層の表層部に形成された第１導電型の第２半導体層（１５）と、
前記第２半導体層に形成されたコンタクト用トレンチ（１６）と、
前記コンタクト用トレンチのうち開口部側の側面に接し、前記第２半導体層よりも高不純物濃度とされた第１導電型の第１半導体領域（１５ａ）と、
前記コンタクト用トレンチの底面および前記底面側の側面に接し、前記第１半導体層よりも高不純物濃度とされた第２導電型の第２半導体領域（１１ａ）と、
前記コンタクト用トレンチに配置され、前記第１半導体領域および前記第２半導体領域と電気的に接続される第１電極（１８）と、
前記第１電極が電気的に接続される領域と異なる領域に電気的に接続され、前記第１電極との間に電流を流す第２電極（１９）と、を備えていることを特徴とする半導体装置。
【請求項２】
前記第１半導体領域と前記第２半導体領域とは接していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１半導体領域と前記第２半導体領域とのジャンクション位置は、前記第１半導体層と前記第２半導体層とのジャンクション位置より浅くされていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１半導体領域と前記第２半導体領域とのジャンクション位置は、前記第１半導体層と前記第２半導体層とのジャンクション位置より深くされていることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記コンタクト用トレンチは、前記底面が円状とされていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
前記第２半導体領域は、前記コンタクト用トレンチにおける前記底面側の側面の全周と接しており、前記コンタクト用トレンチの底面と接する部分の濃度が１．０×１０１８［ｃｍ−３］以上とされ、前記コンタクト用トレンチにおける前記底面側の側面と接する這い上がり高さは、前記コンタクト用トレンチの半径をｘ［μｍ］としたとき、−ｘ／４＋０．３７／ｘ以上とされていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記コンタクト用トレンチは、底面が六角状とされていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項８】
前記第１半導体層を貫通して前記ドリフト層に達する複数のゲート用トレンチ（１２）と、
前記複数のゲート用トレンチの壁面にそれぞれ形成されたゲート絶縁膜（１３）と、
前記ゲート絶縁膜上にそれぞれ形成されたゲート電極（１４）と、を備えていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
第１導電型のドリフト層（１０）と、
前記ドリフト層の表層部に形成された第２導電型の第１半導体層（１１）と、
前記第１半導体層の表層部に形成された第２半導体層（１５）と、
前記第２半導体層に形成されたコンタクト用トレンチ（１６）と、
前記コンタクト用トレンチのうち開口部側の側面に接し、前記第２半導体層よりも高不純物濃度とされた第１導電型の第１半導体領域（１５ａ）と、
前記コンタクト用トレンチの底面および前記底面側の側面に接すると共に前記第１半導体領域と接し、前記第１半導体層よりも高不純物濃度とされた第２導電型の第２半導体領域（１１ａ）と、
前記コンタクト用トレンチに配置され、前記第１半導体領域および前記第２半導体領域と電気的に接続される第１電極（１８）と、
前記第１電極が電気的に接続される領域と異なる領域に電気的に接続され、前記第１電極との間に電流を流す第２電極（１９）と、を備える半導体装置の製造方法において、
一面（１ａ）および前記一面と反対側の他面（１ｂ）を有し、前記ドリフト層を構成する半導体基板（１）の前記一面側に前記第１半導体層を形成する工程と、
前記第１半導体層の表層部に前記第２半導体層を形成する工程と、
前記半導体基板の一面にマスク（１７）を形成し、前記マスクをパターニングして前記半導体基板の一面のうち前記コンタクト用トレンチの形成予定領域を露出させる開口部（１７ａ）を形成する工程と、
前記マスクを用いて前記半導体基板の一面側から第１導電型の不純物をイオン注入すると共に熱拡散を行い、前記マスクの下方にまで広がる前記第１半導体領域を形成する工程と、
前記マスクを用いて前記第１半導体領域を貫通する前記コンタクト用トレンチを形成する工程と、
前記コンタクト用トレンチに対して、前記１半導体領域を形成するときのドーズ量よりも少ないドーズ量にて第２導電型の不純物をイオン注入すると共に熱拡散を行うことにより、前記コンタクト用トレンチの底面および前記底面側の側面に接し、前記第１半導体領域と接する前記第２半導体領域を形成する工程と、を行うことを特徴とする半導体装置の製造方法。
【請求項１０】
前記第２半導体領域を形成する工程では、前記コンタクト用トレンチの側面および底面に対して前記第２導電型の不純物をイオン注入することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記コンタクト用トレンチを形成する工程では、深さ方向に幅が狭くなるテーパ状の前記コンタクト用トレンチを形成し、
前記第２半導体領域を形成する工程では、前記半導体基板の一面に対する法線方向から前記イオン注入を行うことを特徴とする請求項９または１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１半導体領域を形成する工程の前に、前記半導体基板の一面に層間絶縁膜を形成し、前記マスクとして前記層間絶縁膜を用いることを特徴とする請求項９ないし１１のいずれか１つに記載の半導体装置の製造方法。
【請求項１３】
前記開口部を形成する工程の前に、前記第１、第２半導体層を貫通して前記ドリフト層に達するゲート用トレンチ（１２）を形成する工程と、前記ゲート用トレンチにゲート絶縁膜（１３）を形成する工程と、前記ゲート絶縁膜上にゲート電極（１４）を形成する工程と、を行い、
前記第２半導体層を形成する工程では、前記半導体基板の一面から当該半導体基板の厚さ方向に不純物濃度が低くなるように前記第２半導体層を形成し、
前記第２半導体領域を形成する工程では、前記第１半導体層と前記第２半導体層とのジャンクション位置より浅くなる前記第２半導体領域を形成することを特徴とする請求項９ないし１２のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンタクト用トレンチが形成された半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、トレンチゲート型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成された半導体装置が提案されている（例えば、特許文献１参照）。
【０００３】
具体的には、この半導体装置では、Ｎ−型のドリフト層の表層部にＰ型のベース層が形成されている。そして、ベース層を貫通してドリフト層に達する複数のゲート用トレンチが形成されており、各ゲート用トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成されている。また、ベース層の表層部には、ゲート用トレンチの側面に接するようにＮ＋型のソース層が形成されている。
【０００４】
隣接するゲート用トレンチの間には、ベース層に達するコンタクト用トレンチが形成されている。そして、コンタクト用トレンチの開口部側の側面のみに接するようにソース層より不純物濃度が高くされたＮ＋＋型のソース用コンタクト領域が形成され、コンタクト用トレンチの底面のみに接するようにベース層よりも不純物濃度が高くされたＰ＋型のベース用コンタクト領域が形成されている。
【０００５】
また、コンタクト用トレンチにはソース電極が埋め込まれ、ソース電極がソース層、ソース用コンタクト領域、ベース層、ベース用コンタクト領域と電気的に接続されている。また、ドリフト層の裏面側には、ドレイン電極が形成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−９２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、近年では、半導体装置を微細化したいという要望があり、例えば、半導体装置を微細化するためにコンタクト用トレンチの幅を短くすることが考えられる。しかしながら、上記半導体装置では、コンタクト用トレンチの幅を短くすることによって微細化しようとすると、コンタクト用トレンチの底面のみに接するベース用コンタクト領域も小さくなる。このため、半導体装置をオン状態からオフ状態に変化した際、半導体装置が破壊され易くなる。
【０００８】
すなわち、上記半導体装置では、ソース層およびソース用コンタクト領域、ベース層およびベース用コンタクト領域、ドリフト層によって寄生バイポーラトランジスタが構成される。また、上記半導体装置は、モータやコイル等のインダクタンスを有する負荷に接続されると、オン状態からオフ状態に変化した際、負荷に逆起電力が生じてドリフト層とベース層との間に形成されるダイオードが逆バイアス状態となる。そして、電界が集中しているゲート用トレンチ近傍の領域でブレイクダウンが発生して電流が流れる。この場合、電流（キャリア）はブレイクダウンした領域からベース用コンタクト領域を介してソース電極に流れるが、ベース用コンタクト領域が小さいと電流（キャリア）がベース用コンタクト領域からソース電極に流れ難くなる。つまり、コンタクト用トレンチの幅を短くして半導体装置を微細化すると、ベース層での抵抗（電圧降下）が大きくなって寄生バイポーラトランジスタがオンし易くなり、寄生バイポーラトランジスタがオンすることによって半導体装置が破壊され易くなる。
【０００９】
なお、このような問題は、トレンチゲート型のＭＯＳＦＥＴが形成された半導体装置にのみ発生するものではなく、例えば、トレンチゲート型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成された半導体装置においても同様に発生する。また、このような問題は、トレンチゲート型の半導体装置のみではなく、プレーナ型の半導体装置においても同様に発生する。プレーナ型の半導体装置においても、オン状態からオフ状態に変化した際、ベース用コンタクト領域が小さいと電流（キャリア）がベース用コンタクト領域からソース電極に流れ難くなるためである。
【００１０】
本発明は上記点に鑑みて、オン状態からオフ状態に変化した際、コンタクト用トレンチの幅を短くすることで微細化しても破壊されることを抑制できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、第１導電型のドリフト層（１０）と、ドリフト層の表層部に形成された第２導電型の第１半導体層（１１）と、第１半導体層の表層部に形成された第１導電型の第２半導体層（１５）と、第２半導体層に形成されたコンタクト用トレンチ（１６）と、コンタクト用トレンチのうち開口部側の側面に接し、第２半導体層よりも高不純物濃度とされた第１導電型の第１半導体領域（１５ａ）と、コンタクト用トレンチの底面および底面側の側面に接し、第１半導体層よりも高不純物濃度とされた第２導電型の第２半導体領域（１１ａ）と、コンタクト用トレンチに配置され、第１半導体領域および第２半導体領域と電気的に接続される第１電極（１８）と、第１電極が電気的に接続される領域と異なる領域に電気的に接続され、第１電極との間に電流を流す第２電極（１９）と、を備えていることを特徴としている。
【００１２】
これによれば、コンタクト用トレンチの幅を短くして半導体装置を微細化しても、コンタクト用トレンチの側面に形成されている第２半導体領域の大きさは変化しない。つまり、半導体装置を微細化しても、第２半導体領域の大きさを確保することができる。このため、半導体装置をオン状態からオフ状態に変化し、ブレイクダウンが発生しても、電流は第２半導体領域に流れ込み易く、第１半導体層で抵抗（電圧降下）が大きくなることを抑制できる。したがって、寄生バイポーラトランジスタがオンすることを抑制でき、半導体装置が破壊されることを抑制できる。
【００１３】
この場合、請求項２に記載の発明のように、第１半導体領域と第２半導体領域とは接しているものとすることができる。
【００１４】
これによれば、第１電極（コンタクト用トレンチの壁面）が第１半導体層および第２半導体層と接触している場合と比較して、接触抵抗を下げることができる。また、第１電極との接触抵抗を下げることができるため、第１電極との接触面積を増加させるためにコンタクト用トレンチを深くしなくてもよい。これにより、ドリフト層と第１半導体層との間の空乏層がコンタクト用トレンチに達することを抑制でき、耐圧が低下することを抑制できる。
【００１５】
また、請求項３に記載の発明のように、第１半導体領域と第２半導体領域とのジャンクション位置は、第１半導体層と第２半導体層とのジャンクション位置より浅くされているものとすることができる。
【００１６】
そして、請求項４に記載の発明のように、第１半導体領域と第２半導体領域とのジャンクション位置は、第１半導体層と第２半導体層とのジャンクション位置より深くされているものとすることができる。
【００１７】
請求項３に記載の発明では、第２半導体領域が大きくなるため、より半導体装置が破壊されることを抑制できる。また、コンタクト用トレンチを浅くできるため、第１電極を埋め込み易くできる。そして、請求項４に記載の発明では、第１半導体領域が大きくなるため、半導体装置が破壊されることを抑制しつつ、オン抵抗の低減も図をことができる。
【００１８】
また、請求項９に記載の発明は、第１半導体領域と第２半導体領域とが接している半導体装置の製造方法に関するものであり、以下の工程を行うことを特徴としている。
【００１９】
すなわち、一面（１ａ）および一面と反対側の他面（１ｂ）を有し、ドリフト層（１０）を構成する半導体基板（１）の一面側に第１半導体層（１１）を形成する工程と、第１半導体層の表層部に第２半導体層（１５）を形成する工程と、半導体基板の一面にマスク（１７）を形成し、マスクをパターニングして半導体基板の一面のうちコンタクト用トレンチ（１６）の形成予定領域を露出させる開口部（１７ａ）をマスクに形成する工程と、マスクを用いて半導体基板の一面から第１導電型の不純物をイオン注入すると共に熱拡散を行い、マスクの下方にまで広がる第１半導体領域（１５ａ）を形成する工程と、マスクを用いて第１半導体領域を貫通するコンタクト用トレンチを形成する工程と、コンタクト用トレンチに対して、第１半導体領域を形成するときのドーズ量よりも少ないドーズ量にて第２導電型の不純物をイオン注入すると共に熱拡散を行うことにより、コンタクト用トレンチの底面および底面側の側面に接し、第１半導体領域と接する第２半導体領域（１１ａ）を形成する工程と、を行うことを特徴としている。
【００２０】
このように、第２半導体領域を形成する際、１半導体領域を形成するときのドーズ量よりも少ないドーズ量にて第２導電型の不純物をイオン注入すると共に熱拡散を行うことにより、第１半導体領域と第２半導体領域とが接する半導体装置を製造することができる。
【００２１】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１に示すゲート用トレンチとコンタクト用トレンチとの関係を示す平面図である。
【図３】図１に示す半導体装置の製造工程を示す断面図である。
【図４】本発明の第２実施形態におけるゲート用トレンチとコンタクト用トレンチとの関係を示す平面図である。
【図５】ベース用コンタクト領域のコンタクト用トレンチと接する面積と、負荷耐量との関係を示す図である。
【図６】ベース用コンタクト領域におけるコンタクト用トレンチと接する面積が１．１６μｍ２であるときのコンタクト用トレンチの半径とベース用コンタクト領域の這い上がり高さとの関係を示す図である。
【図７】ベース用コンタクト領域の表面濃度と負荷耐量との関係を示す図である。
【図８】本発明の第３実施形態における半導体装置の断面図である。
【図９】本発明の他の実施形態における半導体装置の断面図である。
【図１０】本発明の他の実施形態における半導体装置の断面図である。
【図１１】本発明の他の実施形態における半導体装置の断面図である。
【図１２】本発明の他の実施形態におけるゲート用トレンチとコンタクト用トレンチとの関係を示す平面図である。
【図１３】本発明の他の実施形態における半導体装置の断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００２４】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明をｎチャネル型のＭＯＳＦＥＴに適用した例について説明する。
【００２５】
図１に示されるように、半導体装置は、Ｎ−型のドリフト層１０として機能する半導体基板１を用いて構成されており、この半導体基板１のうちの一面１ａ側の表層部に所定厚さのＰ型のベース層１１が形成されている。そして、ベース層１１を貫通してドリフト層１０に達する複数のゲート用トレンチ１２が形成されている。
【００２６】
ゲート用トレンチ１２は、図２に示されるように、半導体基板１の一面１ａの面方向のうちの一方向（図２中紙面上下方向）を長手方向とし、この長手方向に平行に延設されている。本実施形態では、各ゲート用トレンチ１２は、ストライプ状に形成されているが、各ゲート用トレンチ１２は延設方向の先端部が引き回されることで環状構造とされていてもよい。
【００２７】
そして、各ゲート用トレンチ１２内は、図１に示されるように、それぞれのゲート用トレンチ１２の内壁表面を覆うように形成されたゲート絶縁膜１３と、このゲート絶縁膜１３上に形成されたゲート電極１４とにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
【００２８】
なお、ゲート絶縁膜１３としては、例えば、シリコン酸化膜が用いられ、ゲート電極１４としては、例えば、ポリシリコン等が用いられる。
【００２９】
ベース層１１の表層部には、ドリフト層１０よりも高不純物濃度とされたＮ＋型のソース層１５が形成されている。このソース層１５は、ゲート用トレンチ１２の側面に接するようにゲート用トレンチ１２の長手方向に沿って形成され、ベース層１１内で終端している。
【００３０】
また、隣接するゲート用トレンチ１２の間には、コンタクト用トレンチ１６が形成されている。このコンタクト用トレンチ１６は、図１および図２に示されるように、ゲート用トレンチ１２の長手方向に沿って形成され、ゲート用トレンチ１２よりも浅くされている。特に限定されるものではないが、本実施形態のコンタクト用トレンチ１６は、ドリフト層１０とベース層１１とのジャンクション位置より僅かに深くされている。
【００３１】
そして、図１に示されるように、コンタクト用トレンチ１６の開口部側の側面と接するように、ソース層１５よりも高不純物濃度とされたＮ＋＋型のソース用コンタクト領域１５ａが形成されている。このソース用コンタクト領域１５ａは、本実施形態では、ソース層１５内に形成されていると共にコンタクト用トレンチ１６の長手方向に沿って形成されており、ソース層１５内において終端している。
【００３２】
また、コンタクト用トレンチ１６の底面および底面側の側面に接するように、ベース層１１よりも高不純物濃度とされたＰ＋型のベース用コンタクト領域１１ａが形成されている。このベース用コンタクト領域１１ａは、ベース層１１からソース層１５に渡って形成されていると共にコンタクト用トレンチ１６の長手方向に沿って形成されており、ベース層１１内において終端している。
【００３３】
また、本実施形態のベース用コンタクト領域１１ａは、コンタクト用トレンチ１６の側面においてソース用コンタクト領域１５ａと接している。そして、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より浅くされている。言い換えると、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より半導体基板１の一面１ａ側に位置している。
【００３４】
ゲート絶縁膜１３およびゲート電極１４上には、ＢＰＳＧ膜等で構成される層間絶縁膜１７が形成されている。そして、コンタクト用トレンチ１６が埋め込まれるように、層間絶縁膜１７上にソース電極１８が形成されている。
【００３５】
ソース電極１８は、半導体基板１の一面１ａにてソース用コンタクト領域１５ａと電気的に接続され、コンタクト用トレンチ１６の壁面にてソース用コンタクト領域１５ａおよびベース用コンタクト領域１１ａと電気的に接続されている。また、半導体基板１の他面１ｂ側には、ドレイン電極１９が形成され、ドレイン電極１９がドリフト層１０と電気的に接続されている。
【００３６】
以上が本実施形態における半導体装置の構成である。なお、本実施形態では、Ｎ型、Ｎ−型、Ｎ＋型、Ｎ＋＋型が本発明の第１導電型に相当し、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。また、ベース層１１が本発明の第１半導体層に相当し、ソース層１５が本発明の第２半導体層に相当し、ソース用コンタクト領域１５ａが本発明の第１半導体領域に相当し、ベース用コンタクト領域１１ａが本発明の第２半導体領域に相当している。そして、ソース電極１８が本発明の第１電極に相当し、ドレイン電極１９が本発明の第２電極に相当している。
【００３７】
次に、上記半導体装置の製造方法について図３を参照しつつ説明する。
【００３８】
まず、図３（ａ）に示されるように、ドリフト層１０を構成する半導体基板１を用意し、半導体基板１の一面１ａ側にベース層１１を形成すると共にベース層１１の表層部にソース層１５を形成する。なお、ベース層１１およびソース層１５は、所定の不純物をイオン注入した後に熱拡散することによって形成される。また、本実施形態では、半導体基板１の一面１ａ側から厚さ方向に不純物濃度が低くなるようにソース層１５を形成する。
【００３９】
そして、半導体基板１に上記トレンチゲート構造を形成する。トレンチゲート構造の具体的な製造工程に関しては、周知なものと同様であり、詳しく説明しないが、ベース層１１およびソース層１５を貫通してドリフト層１０に達するゲート用トレンチ１２を形成し、このゲート用トレンチ１２の内壁表面にゲート絶縁膜１３とゲート電極１４となるポリシリコンとを形成すればよい。
【００４０】
次に、ゲート絶縁膜１３およびゲート電極１４が覆われるように、半導体基板１の一面１ａの全面にＢＰＳＧ膜を成膜して層間絶縁膜１７を形成する。
【００４１】
続いて、図３（ｂ）に示されるように、図示しないレジスト等をマスクとして層間絶縁膜１７をパターニングし、半導体基板１の一面１ａのうちコンタクト用トレンチ１６の形成予定領域を露出させる開口部１７ａを形成する。そして、層間絶縁膜１７をマスクとし、所定の不純物をイオン注入すると共に熱拡散することにより、ソース層１５の表層部にソース用コンタクト領域１５ａを形成する。
【００４２】
なお、ソース用コンタクト領域１５ａは不純物が熱拡散されることによって形成されるため、不純物が注入された領域よりも広がって形成されている。つまり、ソース用コンタクト領域１５ａは、層間絶縁膜１７の下方にまで広がって形成されている。
【００４３】
また、ソース用コンタクト領域１５ａは、ソース層１５を構成する不純物と異なる不純物を用いて構成することにより、ソース層１５との境界を明確にすることができる。例えば、ソース層１５を構成する不純物としてＡｓ（砒素）を用いた場合には、ソース用コンタクト領域１５ａを構成する不純物としてＰ（リン）を用いることができる。
【００４４】
続いて、図３（ｃ）に示されるように、層間絶縁膜１７をマスクとしてドライエッチングを行い、ソース用コンタクト領域１５ａおよびソース層１５を貫通してベース層１１に達するコンタクト用トレンチ１６を形成する。本実施形態では、開口部から底面に向かって幅が狭くなるテーパ状のコンタクト用トレンチ１６を形成する。
【００４５】
なお、コンタクト用トレンチ１６の開口部側の側面に接するソース用コンタクト領域１５ａは、上記図３（ｂ）の工程で形成したソース用コンタクト領域１５ａのうち層間絶縁膜１７の下方に広がって形成された部分にて構成される。
【００４６】
次に、図３（ｄ）に示されるように、層間絶縁膜１７をマスクとし、コンタクト用トレンチ１６の側面および底面に対して、Ｐ型の不純物をイオン注入すると共に熱拡散することにより、上記ベース用コンタクト領域１１ａを形成する。
【００４７】
具体的には、コンタクト用トレンチ１６が開口部から底面に向かって幅が狭くなるテーパ状とされており、コンタクト用トレンチ１６の側面が半導体基板１の一面１ａに対して傾いているため、半導体基板１の一面１ａに対する法線方向からＰ型の不純物をイオン注入する。
【００４８】
また、イオン注入は、ベース層１１を形成する際のドーズ量よりも大きく、ソース用コンタクト領域１５ａを形成する際のドーズ量よりも少ないドーズ量にて行う。これにより、ベース用コンタクト領域１１ａを形成するための不純物がコンタクト用トレンチ１６の側面および底面（壁面全面）に対してイオン注入されても、ソース用コンタクト領域１５ａのうち不純物濃度が高い領域ではソース用コンタクト領域１５ａがそのまま残る。そして、ソース用コンタクト領域１５ａのうち不純物濃度がベース用コンタクト領域１１ａと等しくなる部分にてベース用コンタクト領域１１ａとの界面が構成される。つまり、ソース用コンタクト領域１５ａと接するベース用コンタクト領域１１ａが形成される。
【００４９】
なお、本実施形態では、半導体基板１の一面１ａ側から厚さ方向に不純物濃度が低くなるようにソース層１５を形成している。このため、ベース層１１側のソース層１５の不純物濃度が低くなっており、ベース用コンタクト領域１１ａの形成にソース層１５の不純物濃度が関与することを抑制できる。また、ベース用コンタクト領域１１ａは、ソース用コンタクト領域１５ａと同様に、ベース層１１を構成する不純物と異なる不純物を用いて構成することにより、ベース層１１との境界を明確にすることができる。例えば、ベース層１１を構成する不純物としてＢｏｒｏｎ（ボロン）を用いた場合には、ベース用コンタクト領域１１ａを構成する不純物としてＡｌ（アルミニウム）を用いることができる。
【００５０】
次に、図３（ｅ）に示されるように、ウェットエッチングを行い、層間絶縁膜１７および半導体基板１の一面１ａに形成されたゲート絶縁膜１３を後退させ、半導体基板１の一面１ａからソース用コンタクト領域１５ａを露出させる。
【００５１】
その後、図３（ｆ）に示されるように、層間絶縁膜（ＢＰＳＧ膜）１７をリフローして層間絶縁膜１７を丸める。そして、コンタクト用トレンチ１６が埋め込まれるように層間絶縁膜１７上にソース電極１８を形成すると共に、半導体基板１の他面１ｂ側にドレイン電極１９を形成することにより、上記図１に示す半導体装置が製造される。
【００５２】
なお、ソース電極１８は、半導体基板１の一面１ａ側からＴｉ、ＴｉＮ等のバリアメタルを成膜した後、バリアメタル上にＡｌを成膜することによって形成することが好ましい。ソース電極１８をバリアメタルを有する構成とすることにより、Ａｌスパイクの発生を抑制できる。
【００５３】
以上説明したように、本実施形態では、コンタクト用トレンチ１６の底面および底面側の側面に接するようにベース用コンタクト領域１１ａが形成されている。このため、コンタクト用トレンチ１６の幅を短くして半導体装置を微細化しても、コンタクト用トレンチ１６の側面に形成されている部分の大きさは変化しない。つまり、半導体装置を微細化しても、ベース用コンタクト領域１１ａの大きさを確保することができる。このため、半導体装置がモータやコイル等のインダクタンスを有する負荷に接続され、オン状態からオフ状態に変化しても半導体装置が破壊されることを抑制できる。言い換えると、半導体装置の負荷耐量を高くできる。
【００５４】
すなわち、上記半導体装置は、ゲート−ソース間に所定の閾値電圧以上の電圧が印加されている状態からゲート−ソース間に印加される電圧が所定の閾値電圧以下になると、ベース層１１のうちゲート用トレンチ１２と接する部分に形成されていたＮ型のチャネル層が消滅してオフ状態となる。
【００５５】
このとき、上記のように、負荷に逆起電力が生じてドリフト層１０とベース層１１との間に形成されるダイオードが逆バイアス状態となり、電界が集中しているゲート用トレンチ１２近傍の領域でブレイクダウンが発生して電流が流れる。
【００５６】
この場合、電流（キャリア）はブレイクダウンした領域からベース用コンタクト領域１１ａを介してソース電極１８に流れるが、本実施形態では、ベース用コンタクト領域１１ａがコンタクト用トレンチ１６の底面および底面側の側面に形成されている。このため、ブレイクダウンにて発生した電流がベース用コンタクト領域１１ａに流れ込み易く、ベース層１１で抵抗（電圧降下）が大きくなることを抑制できる。したがって、寄生バイポーラトランジスタがオンすることを抑制でき、半導体装置が破壊されることを抑制できる。
【００５７】
また、本実施形態では、ソース用コンタクト領域１５ａとベース用コンタクト領域１１ａとが接している。つまり、コンタクト用トレンチ１６の壁面がソース用コンタクト領域１５ａおよびベース用コンタクト領域１１ａにて囲まれている。
【００５８】
このため、ソース電極１８がソース層１５およびベース層１１と接触している場合と比較して、接触抵抗を下げることができる。そして、ソース電極１８との接触抵抗を下げることができるため、ソース電極１８との接触面積を増加させるためにコンタクト用トレンチ１６を深くしなくてもよい。このため、ドリフト層１０とベース層１１との間の空乏層がコンタクト用トレンチ１６に達することを抑制でき、耐圧が低下することを抑制できる。
【００５９】
さらに、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より浅くされている。このため、コンタクト用トレンチ１６を浅くでき、ソース電極１８を埋め込み易くできる。
【００６０】
そして、本実施形態では、ソース用コンタクト領域１５ａを形成するイオン注入する際のマスク、コンタクト用トレンチ１６を形成する際のマスク、ベース用コンタクト領域１１ａを形成する際のマスクとして、全て同じ層間絶縁膜１７を用いている。このため、各工程で別のマスクを用いる場合と比較して、アライメントズレが発生することを抑制できる。
【００６１】
さらに、本実施形態では、半導体基板１の一面１ａ側から厚さ方向に不純物濃度が低くなるようにソース層１５を形成している。このため、ベース層１１側のソース層１５の不純物濃度が低くなっており、ベース用コンタクト領域１１ａの形成にソース層１５の不純物濃度が関与することを抑制できる。このため、製造工程の簡略化を図ることができる。
【００６２】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してゲート用トレンチ１２およびコンタクト用トレンチ１６の形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００６３】
本実施形態の半導体装置は、基本的な構成は上記第１実施形態と同様であるが、図４に示されるように、ゲート用トレンチ１２は梯子状とされている。つまり、本実施形態では、いわゆるメッシュセルを有する半導体装置とされている。コンタクト用トレンチ１６は、ゲート用トレンチ１２で囲まれる領域に底面が円（真円）状となるように形成され、底面側の側面の全周がベース用コンタクト領域１１ａと接している。そして、ベース用コンタクト領域１１ａにおけるコンタクト用トレンチ１６の側面と接する這い上がり高さ（以下では、ベース用コンタクト領域１１ａの這い上がり高さという）が以下のように規定されている。なお、ベース用コンタクト領域１１ａにおけるコンタクト用トレンチ１６の側面と接する這い上がり高さとは、言い換えると、コンタクト用トレンチ１６の底面側から開口部側に向かう方向において、コンタクト用トレンチ１６の側面と接する長さのことである。
【００６４】
すなわち、負荷耐量はコンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積に依存する。具体的には、図５に示されるように、負荷耐量は、コンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積が１．１６μｍ２以下になると、急峻に低下する。このため、コンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積は、１．１６μｍ２以上であることが好ましい。
【００６５】
この場合、図６に示されるように、ベース用コンタクト領域１１ａの這い上がり高さをｙ［μｍ］、コンタクト用トレンチ１６の半径をｘ［μｍ］とすると、ｙ≧−ｘ／４＋０．３７／ｘである場合に、コンタクト用トレンチ１６と接するベース用コンタクト領域１１ａの面積が１．１６μｍ２以上となる。したがって、ベース用コンタクト領域１１ａおよびコンタクト用トレンチ１６は、ｙ≧−ｘ／４＋０．３７／ｘを満たすように形成されている。
【００６６】
また、図７に示されるように、ベース用コンタクト領域１１ａの表面濃度（コンタクト用トレンチ１６の底面と接する部分の濃度）は、１．０×１０１８ｃｍ−３より低くなると急峻に低下する。このため、ベース用コンタクト領域１１ａの表面濃度は、１．０×１０１８ｃｍ−３以上とされている。
【００６７】
すなわち、本実施形態では、ベース用コンタクト領域１１ａは、表面濃度が１．０×１０１８ｃｍ−３以上とされ、ｙ≧−ｘ／４＋０．３７／ｘを満たすように形成されている。
【００６８】
以上説明したように、本実施形態では、ベース用コンタクト領域１１ａは、表面濃度が１．０×１０１８ｃｍ−３以上とされ、ｙ≧−ｘ／４＋０．３７／ｘを満たすように形成されている。このため、さらに安定した負荷耐量を得つつ、上記第１実施形態と同様の効果を得ることができる。
【００６９】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対してゲート絶縁膜１３を部分的に厚膜化したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００７０】
図８に示されるように、本実施形態では、ゲート絶縁膜１３は、ゲート用トレンチ１２の側面に形成された側面用ゲート絶縁膜１３ａ、ゲート用トレンチ１２の開口部に形成された開口部用ゲート絶縁膜１３ｂ、ゲート用トレンチ１２の底部に形成された底部用ゲート絶縁膜１３ｃにて構成されている。
【００７１】
そして、開口部用ゲート絶縁膜１３ｂおよび底部用ゲート絶縁膜１３ｃは、側面用ゲート絶縁膜１３ａより厚く形成されている。側面用ゲート絶縁膜１３ａは、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜が順に積層されて構成されている。
【００７２】
また、ソース層１５は、ベース層１１に反転層を形成するための閾値電圧が大きくならないように、ゲート絶縁膜１３の厚さが一定となる部分まで深く形成されている。
【００７３】
このようなシリコン窒化膜、開口部用ゲート絶縁膜１３ｂ、底部用ゲート絶縁膜１３ｃにてゲート用トレンチ１２の周囲の電界を緩和することができるようにした半導体装置においても、本発明を適用することにより、上記第１実施形態と同様の効果を得ることができる。
【００７４】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００７５】
例えば、上記第１実施形態では、第１導電型をＮ型とし、第２導電型をＰ型とした例について説明したが、第１導電型をＰ型とし、第２導電型をＮ型とすることもできる。
【００７６】
また、上記各実施形態では、ＭＯＳＦＥＴに本発明を適用した例を説明したが、半導体基板１の他面１ｂ側にＰ＋型のコレクタ層を形成したＩＧＢＴに本発明を適用することできる。
【００７７】
そして、上記各実施形態では、半導体基板１の厚さ方向に電流を流す半導体装置に本発明を適用した例を説明したが、ドレイン電極１９を半導体基板１の一面１ａ側に形成して半導体基板１の平面方向に電流を流すようにした半導体装置に本発明を適用することもできる。
【００７８】
さらに、上記各実施形態において、図９に示されるように、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より深くされていてもよい。つまり、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置は、ベース層１１とソース層１５とのゲート用トレンチ１２側のジャンクション位置より半導体基板１の他面１ｂ側に位置していてもよい。この場合は、ソース用コンタクト領域１５ａがソース電極１８と接触する面積が増加するため、オン抵抗の低減を図ることができる。すなわち、ベース用コンタクト領域１１ａとソース用コンタクト領域１５ａとのジャンクション位置とベース層１１とソース層１５とのジャンクション位置との関係は、用途に応じて適宜変更可能である。
【００７９】
そして、上記各実施形態において、図１０に示されるように、ベース用コンタクト領域１１ａは、ソース用コンタクト領域１５ａと接していなくてもよい。すなわち、ベース用コンタクト領域１１ａがコンタクト用トレンチ１６の底面および底面側の側面に接するように形成されていれば本発明の効果を得ることができる。
【００８０】
また、上記各実施形態において、コンタクト用トレンチ１６の底面と側面との間の部分が丸められていてもよい。
【００８１】
さらに、上記各実施形態では、ゲート用トレンチ１２は、開口部から底面に向かって幅が狭くなるテーパ状のものを例に挙げて説明したが、開口部から底面に向かって幅が一定とされていてもよい。この場合、図３（ｄ）のベース用コンタクト領域１１ａを形成するためにイオン注入を行う際には、半導体基板１の一面１ａに対して所定角度だけ傾けながらイオン注入を行うことにより、コンタクト用トレンチ１６の側面および底面（壁面全面）に対して不純物を注入することができる。
【００８２】
そして、上記図３（ｄ）のベース用コンタクト領域１１ａを形成するためにイオン注入を行う際には、コンタクト用トレンチ１６の底面のみに対して不純物を注入するようにしてもよい。この場合は、ベース用コンタクト領域１１ａがコンタクト用トレンチ１６の底面側の側面に接するように熱拡散する際の条件等を適宜制御すればよい。
【００８３】
また、図１１に示されるように、Ｎ＋型基板２０上にＮ型領域１０ａおよびＰ型領域１０ｂが繰り返し交互に配置されたスーパージャンクション構造を有する半導体基板１を用いた半導体装置に本発明を適用することもできる。
【００８４】
さらに、図１２に示されるように、平面形状において、ゲート用トレンチ１２が六角格子状に形成されていてもよく、コンタクト用トレンチ１６の底面（開口部）が六角状とされていてもよい。
【００８５】
また、トレンチゲート構造を備えていない半導体装置に本発明を適用することもできる。すなわち、図１３に示されるようなプレーナ型の半導体装置に本発明を適用することもできる。具体的には、この半導体装置では、ドリフト層１０として機能する半導体基板１のうちの一面１ａ側の表層部に複数のベース層１１が互いに離間するように形成されている。そして、ベース層１１の表層部にソース層１５が形成され、このソース層１５にコンタクト用トレンチ１６が形成されている。
【００８６】
また、コンタクト用トレンチ１６の開口部側の側面と接するようにソース用コンタクト領域１５ａが形成され、コンタクト用トレンチ１６の底面および底面側の側面に接するようにベース用コンタクト領域１１ａが形成されている。
【００８７】
そして、半導体基板１の一面１ａにゲート絶縁膜１３が形成され、ゲート絶縁膜１３上にゲート電極１４が形成されている。また、ゲート電極１４を覆うように層間絶縁膜１７が形成され、層間絶縁膜１７上にコンタクト用トレンチ１６が埋め込まれるようにソース電極１８が形成されている。
【００８８】
このような半導体装置としても、コンタクト用トレンチ１６の底面および底面側の側面に接するようにベース用コンタクト領域１１ａが形成されているため、半導体装置が破壊されることを抑制できる。つまり、半導体装置の負荷耐量を高くできる。
【符号の説明】
【００８９】
１      半導体基板
１０    ドリフト層
１１    ベース層（第１半導体層）
１１ａ  ベース用コンタクト領域（第２半導体領域）
１２    ゲート用トレンチ
１３    ゲート絶縁膜
１４    ゲート電極
１５    ソース層（第２半導体層）
１５ａ  ソース用コンタクト領域（第１半導体領域）
１６    コンタクト用トレンチ
１８    ソース電極（第１電極）
１９    ドレイン電極（第２電極）
【図１】
2014158013.tif 000003
【図２】
2014158013.tif 000004
【図３】
2014158013.tif 000005
【図４】
2014158013.tif 000006
【図５】
2014158013.tif 000007
【図６】
2014158013.tif 000008
【図７】
2014158013.tif 000009
【図８】
2014158013.tif 000010
【図９】
2014158013.tif 000011
【図１０】
2014158013.tif 000012
【図１１】
2014158013.tif 000013
【図１２】
2014158013.tif 000014
【図１３】
2014158013.tif 000015