(57)【要約】【課題】高速動作可能な整流回路を提供する。【解決手段】実施形態によれば、整流回路は、第１のダイオードとスイッチング素子と第２のダイオードとを備えている。第１のダイオードは、第１の端子と第２の端子との間に、第２の端子から第１の端子に向かう方向を順方向として接続されている。スイッチング素子は、第１の端子に接続された第１の主電極と、第１のダイオードのカソードに接続された第２の主電極と、第１のダイオードのアノードに接続されたゲート電極とを有する。第２のダイオードは、スイッチング素子の第１の主電極と第２の主電極との間に、第１のダイオードのカソードから第１の端子に向かう方向を順方向として、スイッチング素子に対して並列に接続されている。【選択図】図１
2014158356.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に、前記第２の端子から前記第１の端子に向かう方向を順方向として接続された第１のダイオードと、
前記第１の端子に接続された第１の主電極と、前記第１のダイオードのカソードに接続された第２の主電極と、前記第１のダイオードのアノードに接続されたゲート電極と、を有するスイッチング素子と、
前記スイッチング素子の前記第１の主電極と前記第２の主電極との間に、前記第１のダイオードの前記カソードから前記第１の端子に向かう方向を順方向として、前記スイッチング素子に対して並列に接続された第２のダイオードと、
を備えた整流回路。
【請求項２】
前記スイッチング素子のターンオン時、前記第２のダイオードに電流が流れ、前記スイッチング素子がターンオンした後、前記第２のダイオードに電流が流れない請求項１記載の整流回路。
【請求項３】
前記第２のダイオードの耐圧は、前記第１のダイオードの耐圧よりも高い請求項１または２に記載の整流回路。
【請求項４】
前記スイッチング素子の導通飽和電圧は、前記第２のダイオードの順方向電圧よりも低い請求項１〜３のいずれか１つに記載の整流回路。
【請求項５】
前記スイッチング素子の前記ゲート電極と前記第２の主電極との間に接続されたコンデンサをさらに備えた請求項１〜４のいずれか１つに記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、整流回路に関する。
【背景技術】
【０００２】
ノーマリーオン素子であるユニポーラ型ＦＥＴ（Field Effect Transistor）とダイオードとをカスコード接続した整流回路が提案されている。この整流回路のスイッチング速度はダイオードに依存し、素子耐圧能力はＦＥＴに依存する。
【０００３】
このような整流回路を、例えば、高速動作するスイッチング電源のフライホイルダイオードに使用した場合、ＦＥＴのゲート・ソース間に寄生する容量によりターンオンに遅れが生じてしまうことがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１９８７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態によれば、高速動作可能な整流回路を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、整流回路は、第１のダイオードと、スイッチング素子と、第２のダイオードと、を備えている。前記第１のダイオードは、第１の端子と第２の端子との間に、前記第２の端子から前記第１の端子に向かう方向を順方向として接続されている。前記スイッチング素子は、前記第１の端子に接続された第１の主電極と、前記第１のダイオードのカソードに接続された第２の主電極と、前記第１のダイオードのアノードに接続されたゲート電極と、を有する。前記第２のダイオードは、前記スイッチング素子の前記第１の主電極と前記第２の主電極との間に、前記第１のダイオードの前記カソードから前記第１の端子に向かう方向を順方向として、前記スイッチング素子に対して並列に接続されている。
【発明の効果】
【０００７】
実施形態によれば、高速動作可能な整流回路が提供される。
【図面の簡単な説明】
【０００８】
【図１】実施形態の整流回路の回路図。
【図２】実施形態の電源回路の回路図。
【図３】実施形態の電源回路の動作を示すタイミングチャート。
【図４】実施形態の整流回路の動作を示すタイミングチャート。
【図５】実施形態の他の具体例の電源回路の回路図。
【図６】実施形態の他の具体例の電源回路の回路図。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【００１０】
図１（ａ）は、実施形態の整流回路５０の回路図である。
【００１１】
実施形態の整流回路５０は、第１の端子５１と第２の端子５２との間に接続されたスイッチング素子Ｑ１と第１のダイオードＤ１を有する。スイッチング素子Ｑ１と第１のダイオードＤ１は、第１の端子５１と第２の端子５２との間で、カスコード接続されている。
【００１２】
第１の端子５１は整流回路５０におけるカソード端子として機能し、第２の端子５２は整流回路５０におけるアノード端子として機能する。
【００１３】
スイッチング素子Ｑ１は、ユニポーラ型ＦＥＴ（Field Effect Transistor）であり、第１の主電極としてのドレイン電極と、第２の主電極としてのソース電極と、ゲート電極とを有する。
【００１４】
スイッチング素子Ｑ１は、ゲート電極に制御電位が与えられていない状態でオンであるノーマリーオン素子である。例えば、スイッチング素子Ｑ１として、シリコンよりもバンドギャップの大きな材料を用いたＨＥＭＴ（High Electron Mobility Transistor）を用いることができる。
【００１５】
第１のダイオードＤ１は、第２の端子５２から第１の端子５１に向かう方向を順方向として、第１の端子５１と第２の端子５２との間に接続されている。第１のダイオードＤ１のアノードは、第２の端子５２に接続されている。第１のダイオードＤ１のカソードは、スイッチング素子Ｑ１のソース電極に接続されている。
【００１６】
スイッチング素子Ｑ１のドレイン電極は、第１の端子５１に接続されている。スイッチング素子Ｑ１のソース電極は、第１のダイオードＤ１のカソードに接続されている。スイッチング素子Ｑ１のゲート電極は、第１のダイオードＤ１のアノードに接続されている。
【００１７】
また、整流回路５０は、第２のダイオードＤ２を有する。第２のダイオードＤ２は、第１のダイオードＤ１のカソードから第１の端子５１に向かう方向を順方向として、スイッチング素子Ｑ１に対して並列に接続されている。
【００１８】
第２のダイオードＤ２のアノードは、第１のダイオードＤ１のカソードおよびスイッチング素子Ｑ１のソース電極に接続されている。第２のダイオードＤ２のカソードは、スイッチング素子のドレイン電極および第１の端子５１に接続されている。
【００１９】
第１のダイオードＤ１には、順方向電圧が低いことと、スイッチングスピードが速いことが要求される。
【００２０】
第２のダイオードＤ２には、耐圧が要求される。
【００２１】
例えば、第１のダイオードＤ１は、ショットキーバリアダイオードである。例えば、第２のダイオードＤ２は、ファストリカバリーダイオードである。一般的な整流ダイオードの逆回復時間は数十μｓｅｃ〜１００μｓｅｃ程度であるのに対して、ファストリカバリーダイオードである第２のダイオードＤ２の逆回復時間はそれよりも短く、例えば１００ｎｓｅｃ以下である。
【００２２】
スイッチング素子Ｑ１のゲート電極の閾値電圧は、第１のダイオードＤ１の順方向電圧よりも低い。スイッチング素子Ｑ１の導通飽和電圧は、第２のダイオードＤ２の順方向電圧よりも低い。
【００２３】
実施形態の整流回路５０は、例えば電源回路に用いることができる。  
図２は、実施形態の整流回路５０を用いた電源回路の回路図である。  
図２には、電源回路として降圧型のＤＣ−ＤＣコンバータ（バックコンバータ）を例示する。
【００２４】
直流電源１０に接続されたハイサイドスイッチング素子Ｑ２と、整流回路５０とが交互にオンオフすることで、直流電源１０からの入力電圧よりも低い電圧が負荷に出力される。
【００２５】
負荷は、例えば発光素子２０である。発光素子２０は、例えばＬＥＤ（Light Emitting Diode）である。また、発光素子２０としては、ＬＥＤのほかにも、有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）、無機エレクトロルミネッセンス（Inorganic ElectroLuminescence）発光素子、有機エレクトロルミネッセンス（Organic ElectroLuminescence）発光素子、あるいはその他の電界発光型の発光素子などを用いることができる。
【００２６】
整流回路５０の第１の端子５１は、ハイサイドスイッチング素子Ｑ２のソース電極に接続されている。また、整流回路５０の第１の端子５１およびハイサイドスイッチング素子Ｑ２のソース電極は、インダクタＬの一端に接続されている。
【００２７】
インダクタＬの他端は、バックコンバータの出力端子に接続されている。出力端子には、出力電圧を短時間に大きく変動させないためのコンデンサＣが接続されている。
【００２８】
ハイサイドスイッチング素子Ｑ２のゲート電極は、図示しない制御回路に接続され、その制御回路からの制御信号により、ハイサイドスイッチング素子Ｑ２のオンオフが制御される。
【００２９】
次に、図３（ａ）及び（ｂ）を参照して、図２に示す電源回路（バックコンバータ）の動作について説明する。
【００３０】
図３（ａ）及び（ｂ）における横軸は時間を表す。  
図３（ａ）は、インダクタＬに流れるインダクタ電流ＩＬを表す。  
図３（ｂ）は、負荷（発光素子２０）に出力される電流Ｉｏｕｔを表す。
【００３１】
ハイサイドスイッチング素子Ｑ２がオンで、整流回路５０がオフのときは、直流電源１０からハイサイドスイッチング素子Ｑ２及びインダクタＬを経由して出力端子に電流Ｉ１が流れる。このとき、インダクタ電流ＩＬは増加し、インダクタＬにエネルギーが蓄積される。
【００３２】
そして、ハイサイドスイッチング素子Ｑ２がオフになると、インダクタＬに蓄積されたエネルギーによる起電力で、整流回路５０及びインダクタＬを経由して出力端子に回生電流Ｉ２が流れる。このときのインダクタ電流ＩＬは、時間とともに減少する減少電流となる。
【００３３】
ハイサイドスイッチング素子Ｑ２と整流回路５０とが交互にオンオフすることで、インダクタ電流ＩＬの増加と減少が繰り返され、インダクタ電流ＩＬを平均した直流電流Ｉｏｕｔが発光素子２０に供給される。
【００３４】
次に、図４（ａ）〜（ｆ）を参照して、整流回路５０の動作について説明する。
【００３５】
図４（ａ）〜（ｆ）における横軸は時間を表す。  
図４（ａ）は、スイッチング素子Ｑ１のソースに対するドレインの電位Ｖｄを表す。  
図４（ｂ）は、第１のダイオードＤ１のアノードに対するカソードの電位Ｖｆ１を表す。  
図４（ｃ）は、スイッチング素子Ｑ１のソースに対するゲートの電位Ｖｇｓを表す。  
図４（ｄ）は、第１のダイオードＤ１の順方向電流Ｉｆ１を表す。  
図４（ｅ）は、第２のダイオードＤ２の順方向電流Ｉｆ２を表す。  
図４（ｆ）は、スイッチング素子Ｑ１のソースからドレインに流れる電流Ｉｄを表す。
【００３６】
ハイサイドスイッチング素子Ｑ２がオフになり、インダクタＬに蓄積されたエネルギーによる起電力が生じると、第２の端子５２の電位に対して第１の端子５１の電位が低下する。
【００３７】
そして、図４（ａ）に示すように、スイッチング素子Ｑ１のドレイン電位Ｖｄが低下し始める。さらに、図４（ｂ）に示すように、第１のダイオードのカソード電位Ｖｆ１が低下し始め、第１のダイオードＤ１に図４（ｄ）に示すように順方向電流Ｉｆ１が流れ始める。このとき、第２のダイオードＤ２に順方向電圧が印加されており、図４（ｅ）に示すように、第２のダイオードＤ２にも順方向電流Ｉｆ２が流れ始める。
【００３８】
第１のダイオードＤ１に順方向電流Ｉｆ１が流れると、スイッチング素子Ｑ１のゲート・ソース間に第１のダイオードＤ１の順方向電圧が印加され、図４（ｃ）に示すように、スイッチング素子Ｑ１のゲート電位Ｖｇｓが上昇し始める。スイッチング素子Ｑ１のゲート電極の閾値電圧は、第１のダイオードＤ１の順方向電圧よりも低いため、スイッチング素子Ｑ１はオンに転じる。
【００３９】
このとき、従来技術の回路においては、スイッチング素子Ｑ１のゲート・ソース間の寄生容量Ｃｇｓや第１のダイオードＤ１の接合容量に蓄積された電荷の放電経路を有さないため、スイッチング素子Ｑ１がターンオンしないことやターンオンの遅れが生じることが懸念される。
【００４０】
しかしながら、実施形態によれば、スイッチング素子Ｑ１のターンオン時に、第２の端子５２から、第１のダイオードＤ１及び第２のダイオードＤ２を介して、第１の端子５１に電流を流すことができる。したがって、スイッチング素子Ｑ１のゲート・ソース間の寄生容量Ｃｇｓや第１のダイオードＤ１の接合容量に蓄積された電荷を、第２のダイオードＤ２を介して放電させることができる。これにより、スイッチング素子Ｑ１を高速にターンオンさせることができる。
【００４１】
スイッチング素子Ｑ１がオンになると、図４（ｆ）に示すように、ドレイン電流Ｉｄが流れ始める。
【００４２】
スイッチング素子Ｑ１がオンになると、第２のダイオードＤ２の両端子は、スイッチング素子Ｑ１のドレイン・ソース間に接続されることとなり、スイッチング素子Ｑ１により短絡される。スイッチング素子Ｑ１の導通飽和電圧は、第２のダイオードＤ２の順方向電圧よりも低いため、第２のダイオードＤ２はオフになる。
【００４３】
したがって、図２に示す回生電流Ｉ２は、第２の端子５２から、第１のダイオードＤ１とスイッチング素子Ｑ１を介して第１の端子５１に流れ、第２のダイオードＤ２を流れない。
【００４４】
回線電流Ｉ２が第２のダイオードＤ２を流れないので、第２のダイオードＤ２に電荷が蓄積しない。このため、次にハイサイドスイッチング素子Ｑ２がオンして、第２のダイオードＤ２に逆方向電圧がかかったときに、第２のダイオードＤ２を通じて流れるリカバリ電流を抑制することができる。したがって、そのリカバリ電流による電力損失を抑制することができる。
【００４５】
第１のダイオードＤ１としては、ＰＮ接合、ＰＩＮ構造のダイオードなどに比べて、導通損失が小さいショットキーバリアダイオードが望ましい。また、ショットキーバリアダイオードは、原理的に逆回復時間が存在しない、または極端に短く、スイッチング速度がＰＮ接合、ＰＩＮ構造のダイオードなどに比べて速い。
【００４６】
第２のダイオードＤ２には、第１のダイオードＤ１よりも高耐圧が要求される。そのため、第２のダイオードＤ２として、ショットキーバリアダイオードよりも耐圧が高い例えばファストリカバリーダイオードが望ましい。
【００４７】
ファストリカバリーダイオードは、ショットキーバリアダイオードよりも順方向電圧が高く、導通損失が大きい。しかし、実施形態によれば、整流回路５０がオンのときに流れる電流（回生電流Ｉ２）は、導通損失の小さいショットキーバリアダイオードである第１のダイオードＤ１およびオン抵抗の低いＦＥＴであるスイッチング素子Ｑ１を流れ、第２のダイオードＤ２を流れない。このため、第２のダイオードＤ２による導通損失を抑えることができる。
【００４８】
整流回路５０の耐圧は、第１のダイオードＤ１よりも耐圧の高い第２のダイオードＤ２およびスイッチング素子Ｑ１が担う。
【００４９】
なお、整流回路５０に印加される電圧が、例えば６０〜１００Ｖ程度と比較的低い場合には、第１のダイオードＤ１と第２のダイオードＤ２の両方にショットキーバリアダイオードを使うことも可能である。
【００５０】
以上説明した実施形態の整流回路５０によれば、スイッチング素子Ｑ１のゲート・ソース間の寄生容量の影響を受けることなく、高速にターンオンできるため、例えば高速スイッチング動作するスイッチング電源のフライホイルダイオードとしての用途に適している。
【００５１】
整流回路５０の各要素に印加される電圧は、スイッチング素子Ｑ１のドレイン・ソース間の寄生容量、ゲート・ソース間の寄生容量、第１のダイオードＤ１の接合容量、第２のダイオードＤ２の接合容量などで決まる。
【００５２】
例えば、スイッチング素子Ｑ１のゲート電極の耐圧を確保するために、Ｖｄ×（Ｃａｋ２／（Ｃａｋ２＋Ｃｇｓ＋Ｃａｋ１））が、スイッチング素子Ｑ１のゲート電極の閾値電圧Ｖｔｈよりも小さく設定される。
【００５３】
Ｖｄは、第１の端子５１と第２の端子５２との間に印加される電圧を、Ｃｇｓは、スイッチング素子Ｑ１のゲート電極とソース電極との間の寄生容量を、Ｃａｋ１は、第１のダイオードＤ１の接合容量を、Ｃａｋ２は、第２のダイオードＤ２の接合容量を表す。
【００５４】
寄生容量は設定の自由度が低い。そこで、図１（ｂ）に示す整流回路５０’では、スイッチング素子Ｑ１のゲート電極とソース電極との間にコンデンサＣ１を接続している。
【００５５】
コンデンサＣ１の容量制御により、ゲート電極への印加電圧が耐圧をこえないように設計することができる。
【００５６】
図１（ｂ）に示す整流回路５０’は、図１（ａ）に示す整流回路５０に対してコンデンサＣ１が追加され、他の構成は図１（ａ）の整流回路５０と同じであり、動作も同じである。
【００５７】
ゲート・ソース間の容量は、前述したように、スイッチング素子Ｑ１のターンオンを遅延させる原因になりうる。しかしながら、図１（ｂ）に示す整流回路５０’においても、スイッチング素子Ｑ１のターンオン時に、第２の端子５２から、第１のダイオードＤ１及び第２のダイオードＤ２を介して、第１の端子５１に電流が流れている。したがって、コンデンサＣ１に蓄積された電荷を、第２のダイオードＤ２を介して放電させることができる。これにより、スイッチング素子Ｑ１を高速にターンオンさせることができる。
【００５８】
以上説明した実施形態の整流回路５０、５０’は、降圧型コンバータ以外の他の電源回路にも適用することができる。
【００５９】
図５（ａ）は、整流回路５０を用いた昇圧型コンバータ（ブーストコンバータ）の回路図である。
【００６０】
整流回路５０の第２の端子５２が、インダクタＬおよびハイサイドスイッチング素子Ｑ２に接続され、第１の端子５１が、ブーストコンバータの出力端子に接続されている。
【００６１】
ハイサイドスイッチング素子Ｑ２がオンになると、直流電源１０から流れ込む電流によりインダクタＬはエネルギーを蓄える。ハイサイドスイッチング素子Ｑ２がオフになると、インダクタＬは電流を維持しようとして蓄えたエネルギーを放出し、起電力を生じさせ、整流回路５０に電流が流れる。入力電圧にインダクタＬからのエネルギーが上積みされ、入力電圧を昇圧した電圧が出力される。
【００６２】
図５（ｂ）は、整流回路５０を用いた昇降圧型コンバータ（バックブーストコンバータ）の回路図である。
【００６３】
バックブーストコンバータは、図２に示すバックコンバータとは整流回路５０の向きを逆にしたもので、出力電圧の極性が反転し、昇圧及び降圧をともに可能にする。
【００６４】
図６は、整流回路５０を用いたフライバック式コンバータの回路図である。
【００６５】
このフライバック式コンバータは、トランス３０を用いた絶縁型ＤＣ−ＤＣコンバータである。トランス３０は、コアと、コアに巻いた１次巻線３１と２次巻線３２とを有する。
【００６６】
スイッチング素子Ｑ２がオンすると、１次巻線３１に電流Ｉ１が流れ、発生する磁束によりコアが磁化される（エネルギーが蓄積される）。このとき、逆向きの整流回路５０によって２次巻線３２には誘導電流は流れない。
【００６７】
スイッチング素子Ｑ２がオフになると、コアに蓄積されたエネルギーが放出されて、整流回路５０を通じて電流Ｉ２が流れる。
【００６８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６９】
５０，５０’…整流回路、５１…第１の端子、５２…第２の端子、Ｄ１…第１のダイオード、Ｄ２…第２のダイオード、Ｑ１…スイッチング素子
【図１】
2014158356.tif 000003
【図２】
2014158356.tif 000004
【図３】
2014158356.tif 000005
【図４】
2014158356.tif 000006
【図５】
2014158356.tif 000007
【図６】
2014158356.tif 000008