(57)【要約】【課題】簡単な構成で異常を検出することのできる電力変換装置を提供することにある。【解決手段】実施形態によれば、電力変換装置は、複数のスイッチング素子を駆動するゲート信号を生成するゲート信号生成手段と、異常を検出するための診断に用いる診断用信号を、前記ゲート信号生成手段により生成された前記ゲート信号に重畳する診断用信号重畳手段と、前記診断用信号重畳手段により前記診断用信号が重畳されたゲート信号を伝送する伝送手段と、前記伝送手段により伝送された前記診断用信号が重畳されたゲート信号に基づいて、異常を検出するための診断をする診断手段と、前記伝送手段により伝送された前記診断用信号が重畳されたゲート信号に基づいて、前記複数のスイッチング素子を駆動する駆動手段とを備える。【選択図】      図１
2014230331.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を駆動するゲート信号を生成するゲート信号生成手段と、
異常を検出するための診断に用いる診断用信号を、前記ゲート信号生成手段により生成された前記ゲート信号に重畳する診断用信号重畳手段と、
前記診断用信号重畳手段により前記診断用信号が重畳されたゲート信号を伝送する伝送手段と、
前記伝送手段により伝送された前記診断用信号が重畳されたゲート信号に基づいて、異常を検出するための診断をする診断手段と、
前記伝送手段により伝送された前記診断用信号が重畳されたゲート信号に基づいて、前記複数のスイッチング素子を駆動する駆動手段と
を備えることを特徴とする電力変換装置。
【請求項２】
前記診断用信号が重畳されたゲート信号は、正常であれば生じない前記複数のスイッチング素子の状態又は状態遷移を示す波形を含むこと
を特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記診断用信号は、前記ゲート信号生成手段により生成された前記ゲート信号の変化を示す信号であること
を特徴とする請求項１又は請求項２に記載の電力変換装置。
【請求項４】
前記診断用信号に基づいて、前記複数のスイッチング素子の状態の履歴を記憶する状態履歴記憶手段を備え、
前記診断手段は、前記状態履歴記憶手段に記憶された前記状態の履歴に基づいて、異常を検出するための診断をすること
を特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記診断用信号は、一定の周期で信号を出力するパルス信号であること
を特徴とする請求項１又は請求項２に記載の電力変換装置。
【請求項６】
前記診断用信号の周期を計測する周期計測手段を備え、
前記診断手段は、前記周期計測手段により計測された前記診断用信号の周期に基づいて、異常を検出するための診断をすること
を特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記診断用信号のオン時間を計測するオン時間計測手段を備え、
前記診断手段は、前記オン時間計測手段により計測された前記診断用信号のオン時間に基づいて、異常を検出するための診断をすること
を特徴とする請求項５又は請求項６に記載の電力変換装置。
【請求項８】
前記伝送手段は、前記ゲート信号をシリアル化して伝送すること
を特徴とする請求項１から請求項７のいずれか１項に記載の電力変換装置。
【請求項９】
前記伝送手段は、前記ゲート信号を無線で伝送すること
を特徴とする請求項１から請求項７のいずれか１項に記載の電力変換装置。
【請求項１０】
複数のスイッチング素子を駆動するゲート信号を生成し、
異常を検出するための診断に用いる診断用信号を、生成した前記ゲート信号に重畳し、
前記診断用信号を重畳したゲート信号を伝送し、
伝送した前記診断用信号を重畳したゲート信号に基づいて、異常を検出するための診断をし、
伝送した前記診断用信号を重畳したゲート信号に基づいて、前記複数のスイッチング素子を駆動すること
を含むことを特徴とする電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
近年、パワーエレクトロニクスシステムは、技術の発展とエネルギー問題をきっかけに市場の裾野が広がっておりＨＥＭＳ（home energy management system）やＥＶ（electric vehicle）など家庭用途への進出が著しい。このようなパワーエレクトロニクスシステムは、家庭向けとして低コストの要求が強いが、一方で生活基盤を支える重要な位置にあることから信頼性の要求も強い。
【０００３】
パワーエレクトロニクスシステムは、その用途によって要求される信頼度が異なる。システムそのものやシステム内のコンポーネントを多重化した高信頼パワーエレクトロニクスシステムも存在するが、コストが高くなるため用途が限られる。一方で、異常になれば再起動して正常状態に復帰すればよいという廉価なパワーエレクトロニクスシステムも多い。こういった廉価なパワーエレクトロニクスシステムにとって重要なことは、再起動で正常に復帰することである。ところが、多くのパワーエレクトロニクスシステムは大電力を取り扱うため、異常によってパワーエレクトロニクスシステムの電力変換などに使用されるスイッチング素子を損傷してしまうことがある。このようなスイッチング素子が損傷すると、再起動しても正常に復帰させることはできない。そこで、パワーエレクトロニクスシステムに異常検知の技術を組み入れて、異常を検知した際に運転を停止するなどして素子の損傷を防ぐ方法が知られている。
【０００４】
また、信頼性に関しては、パワーエレクトロニクスシステムの制御を担うＬＳＩ(large-scale integration)（半導体集積回路）は高性能化・大規模化が進むにつれて「微細化に伴う低電圧化によるノイズ耐性の低下」、「微細化によるソフトエラー耐性の低下」、「微細化による内部配線のマイグレーション耐性の低下」などに対する対策が求められている。このうちノイズやソフトエラーに起因するＬＳＩの異常動作は恒久的なものではなく、再起動・リセットにより正常動作に戻ることが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３０７７０７５号公報
【特許文献２】特許第４６９３３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、スイッチング素子が損傷した or 損傷する場合、制御回路の異常やゲート信号の伝送異常などの様々な要因が考えられる。これらの異常を検出するには、このための機器又は配線などが必要となるため、構成が複雑になり、製造コストが高くなる。
【０００７】
本発明の実施形態の目的は、簡単な構成で制御回路の異常やゲート信号の伝送異常を検出することのできる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態によれば、電力変換装置は、複数のスイッチング素子を駆動するゲート信号を生成するゲート信号生成手段と、異常を検出するための診断に用いる診断用信号を、前記ゲート信号生成手段により生成された前記ゲート信号に重畳する診断用信号重畳手段と、前記診断用信号重畳手段により前記診断用信号が重畳されたゲート信号を伝送する伝送手段と、前記伝送手段により伝送された前記診断用信号が重畳されたゲート信号に基づいて、異常を検出するための診断をする診断手段と、前記伝送手段により伝送された前記診断用信号が重畳されたゲート信号に基づいて、前記複数のスイッチング素子を駆動する駆動手段とを備える。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る電力変換装置の構成を示す構成図。
【図２】第１の実施形態に係る微分回路の構成を示す回路図。
【図３】第１の実施形態に係るエンコーダの変形例の構成を示す回路図。
【図４】第１の実施形態に係るＬＰＦの第１の構成を示す回路図。
【図５】第１の実施形態に係るＬＰＦの第２の構成を示す回路図。
【図６】第１の実施形態に係るＬＰＦの第３の構成を示す回路図。
【図７】第１の実施形態に係るスイッチング素子の状態を示す状態図。
【図８】第１の実施形態に係る正常時におけるゲート駆動回路から出力されるゲート信号の波形を示す波形図。
【図９】第１の実施形態に係る正常時におけるエンコーダに入力されるゲート信号とデコーダに入力されるゲート信号との関係を示す波形図。
【図１０】図９に示す波形の一部を拡大した波形図。
【図１１】第１の実施形態に係る診断回路の構成を示す構成図。
【図１２】第１の実施形態に係る状態チェッカによる診断に用いる正常時の全ての状態パターンを示す状態遷移図。
【図１３】第１の実施形態に係る正極側ゲート信号の伝送路に一時的にノイズが発生した場合の各ゲート信号を示す波形図。
【図１４】図１３に示す波形図の異常発生箇所付近を拡大した波形図。
【図１５】第１の実施形態に係る正極側ゲート信号の伝送路がオン側に縮退故障した場合の各ゲート信号を示す波形図。
【図１６】第１の実施形態に係る正極側ゲート信号の伝送路がオフ側に縮退故障した場合の各ゲート信号を示す波形図。
【図１７】本発明の第２の実施形態に係る電力変換装置の構成を示す構成図。
【図１８】第２の実施形態に係るライブ信号生成回路の構成例を示す構成図。
【図１９】第２の実施形態に係る診断回路の計測回路を示す回路図。
【図２０】第２の実施形態に係る正常時の各種信号の波形を示す波形図。
【図２１】第２の実施形態に係る制御回路の電源が遮断された場合の各種信号の波形を示す波形図。
【図２２】第２の実施形態に係るゲート信号の伝送路が共に遮断された場合の各種信号の波形を示す波形図。
【図２３】第２の実施形態に係る制御回路のクロック発振異常が生じた場合の各種信号の波形を示す波形図。
【図２４】第２の実施形態に係る正極側ゲート信号の伝送路にノイズによる一時的な異常が発生した場合の各種信号の波形を示す波形図。
【図２５】第２の実施形態に係る正極側ゲート信号の伝送路がオン側に縮退故障した場合の各種信号の波形を示す波形図。
【図２６】第２の実施形態に係る正極側ゲート信号の伝送路がオフ側に縮退故障した場合の各種信号の波形を示す波形図。
【図２７】本発明の第３の実施形態に係る電力変換装置の構成を示す構成図。
【図２８】本発明の第４の実施形態に係る電力変換装置の構成を示す構成図。
【図２９】本発明の第５の実施形態に係る電力変換装置の構成を示す構成図。
【図３０】本発明の第６の実施形態に係る電力変換装置の構成を示す構成図。
【図３１】本発明の第７の実施形態に係る電力変換装置の構成を示す構成図。
【図３２】第７の実施形態に係るスイッチング素子の正常時の全ての状態を示す状態図。
【図３３】第７の実施形態に係る符号化された４つのゲート信号で示される状態を表す簡易図。
【図３４】本発明の第８の実施形態に係る電力変換装置の構成を示す構成図。
【発明を実施するための形態】
【００１０】
以下図面を参照して、本発明の実施形態を説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換装置１０の構成を示す構成図である。なお、図面中における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
【００１２】
電力変換装置１０は、制御回路１、ゲート駆動回路２及び電力変換回路３を備える。
【００１３】
電力変換回路３は、複数のアームで構成される２レベル変換器である。アームは、電力変換回路３の主回路を構成する回路である。アームを構成するスイッチング素子３１，３２が駆動することで、電力変換回路３が電力変換を行う。なお、図１では、１アーム分を示している。また、ここでは、主に１アーム分について説明し、他のアームについては同様に構成されているものとして、説明を省略する。
【００１４】
１つのアームは、２つのスイッチング素子３１，３２、２つのダイオード３３，３４、及び２つのゲート抵抗３５，３６で構成される。２つのスイッチング素子３１，３２は、直列に接続されている。正極側スイッチング素子３１は、正極側に設けられている。負極側スイッチング素子３２は、負極側に設けられている。正極側ダイオード３３は、正極側スイッチング素子３１に逆並列に接続されている。負極側ダイオード３４は、負極側スイッチング素子３２に逆並列に接続されている。正極側ゲート抵抗３５は、正極側スイッチング素子３１のゲート端子に接続されている。負極側ゲート抵抗３６は、負極側スイッチング素子３２のゲート端子に接続されている。
【００１５】
制御回路１は、２つのスイッチング素子３１，３２をそれぞれ駆動するためのゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎを生成する。正極側ゲート信号ＧＡＴＥ＿Ｐは、正極側スイッチング素子３１を駆動するためのゲート信号である。負極側ゲート信号ＧＡＴＥ＿Ｎは、負極側スイッチング素子３２を駆動するためのゲート信号である。
【００１６】
制御回路１は、エンコーダ（符号化回路又は合成回路）４を備える。エンコーダ４は、生成されたゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎに、異常を検出する診断に用いる信号Ｘ１を重畳して、符号化したゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを生成する。制御回路１は、符号化したゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸをゲート駆動回路２に出力する。
【００１７】
エンコーダ４は、２つの微分回路１１，１２及び２つのＯＲ回路１３，１４を備える。
【００１８】
微分回路１１は、正極側ゲート信号ＧＡＴＥ＿Ｐを微分する。具体的には、微分回路１１は、正極側ゲート信号ＧＡＴＥ＿Ｐが変化するタイミングでインパルス信号（瞬時的にオンにする信号）を出力する。微分回路１１は、微分した正極側ゲート信号ＧＡＴＥ＿Ｐを負極側ＯＲ回路１４に出力する。同様に、微分回路１２は、負極側ゲート信号ＧＡＴＥ＿Ｎを微分して、正極側ＯＲ回路１３に出力する。
【００１９】
図２は、微分回路１１の構成を示す回路図である。微分回路１２は、微分回路１１と同様の構成であるため、説明を省略する。微分回路１１は、フリップフロップ回路Ｄ１１及びＮＯＲ回路Ｄ１２を備える。フリップフロップ回路Ｄ１１には、ゲート信号ＧＡＴＥ＿Ｐが入力される。フリップフロップ回路Ｄ１１は、入力されたゲート信号ＧＡＴＥ＿Ｐを遅延させて、ＮＯＲ回路Ｄ１２に出力する。ＮＯＲ回路Ｄ１２には、ゲート信号ＧＡＴＥ＿Ｐ及びフリップフロップ回路Ｄ１１から出力された信号が入力される。ＮＯＲ回路Ｄ１２は、ゲート信号ＧＡＴＥ＿Ｐとフリップフロップ回路Ｄ１１から出力された信号の排他的論理和を演算する。即ち、ＮＯＲ回路Ｄ１２は、ゲート信号ＧＡＴＥ＿Ｐとフリップフロップ回路Ｄ１１から出力された信号が異なる場合に「１」を出力し、それ以外の場合は「０」を出力する。ＮＯＲ回路Ｄ１２の出力が微分回路１１の出力となる。
【００２０】
ＯＲ回路１３は、微分回路１２により負極側ゲート信号ＧＡＴＥ＿Ｎを微分した信号を、入力された正極側ゲート信号ＧＡＴＥ＿Ｐに重畳する。ＯＲ回路１４は、微分回路１１により正極側ゲート信号ＧＡＴＥ＿Ｐを微した信号を、入力された負極側ゲート信号ＧＡＴＥ＿Ｎに重畳する。ＯＲ回路１３，１４は、それぞれ他方のゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎを微分した信号を重畳したゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸをゲート駆動回路２に出力する。
【００２１】
なお、図１に示すエンコーダ４の代わりに、図３に示すエンコーダ４ａを用いてもよい。図３に示すエンコーダ４ａは、図１に示すエンコーダ４において、ＯＲ回路１３，１４をそれぞれＯＲ回路１３ａ，１４ａに代えたものである。ＯＲ回路１３ａ，１４ａは、他方のゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎに加え、自己のゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎも微分して、ゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎに重畳（論理和）する。ＯＲ回路１３ａ，１４ａは、演算したゲート信号ＧＡＴＥ＿ＰＸａ，ＧＡＴＥ＿ＮＸａをゲート駆動回路２に出力する。このように出力されたゲート信号ＧＡＴＥ＿ＰＸａ，ＧＡＴＥ＿ＮＸａを、図１に示すエンコーダ４から出力されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸの代わりに用いてもよい。
【００２２】
ゲート駆動回路２には、制御回路１により生成されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸが入力される。ゲート駆動回路２は、入力されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸに基づいて、スイッチング素子３１，３２を駆動する。ゲート駆動回路２は、入力されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを診断用信号Ｘ１として用いて、異常を検出するための診断を行う。ゲート駆動回路２は、制御回路１と電力変換回路３の主回路とを絶縁する役割を持つ。
【００２３】
ゲート駆動回路２は、２つのＬＰＦ(low-pass filter)２１，２２、２つの絶縁アンプ２３，２４、及び診断回路２５を備える。なお、絶縁アンプ２３，２４は、等価回路で示したものであり、どのように構成されていてもよい。
【００２４】
２つのＬＰＦ２１，２２は、デコーダ（復号回路又は分離回路）５を構成する。デコーダ５は、エンコーダ４により符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを復号する。正極側ＬＰＦ２１は、入力された正極側ゲート信号ＧＡＴＥ＿ＰＸから微分回路１２による診断用信号Ｘ１の影響を取り除き、元の正極側ゲート信号ＧＡＴＥ＿Ｐを抽出する。負極側ＬＰＦ２２は、入力された負極側ゲート信号ＧＡＴＥ＿ＮＸから微分回路１１による診断用信号Ｘ１の影響を取り除き、元の負極側ゲート信号ＧＡＴＥ＿Ｎを抽出する。デコーダ５は、入力された２つのゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを診断用信号Ｘ１として診断回路２５に出力する。
【００２５】
ここで、ＬＰＦ２１の回路の構成例を説明する。ＬＰＦ２２は、ＬＰＦ２１と同様の回路であるため、説明を省略する。図４から図６は、ＬＰＦ２１を実現するための回路２１ａ，２１ｂ，２１ｃを示す回路図である。なお、ＬＰＦ２１，２２は、ここで説明する回路でなくてもよい。
【００２６】
図４に示す第１の回路２１ａは、２つのフリップフロップ回路２１１１，２１１２及びＡＮＤ回路２１１３を備える。フリップフロップ回路２１１１，２１１２は、入力された信号を遅延させる働きをする。第１のフリップフロップ回路２１１１の出力は、第２のフリップフロップ回路２１１２の入力と接続されている。第２のフリップフロップ回路２１１２の出力は、ＡＮＤ回路２１１３の一方の入力と接続されている。ゲート信号ＧＡＴＥ＿ＰＸは、第１のフリップフロップ回路２１１１とＡＮＤ回路２１１３のもう一方に入力される。ＡＮＤ回路２１１３は、入力された２つの信号の論理積を出力する。ＡＮＤ回路２１１３の出力が元のゲート信号ＧＡＴＥ＿Ｐとなる。
【００２７】
図５に示す第２の回路２１ｂは、３つのバッファ２１２１，２１２２，２１２３及びＡＮＤ回路２１２４を備える。なお、バッファは、３つに限らず、いくつあってもよい。バッファ２１２１〜２１２３は、入力された信号を遅延させる働きをする。バッファ２１２１〜２１２３は、直列に接続されている。直列に接続された最後に位置するバッファ２１２３の出力は、ＡＮＤ回路２１２４の一方の入力と接続されている。ゲート信号ＧＡＴＥ＿ＰＸは、直列に接続された最初に位置するバッファ２１２１とＡＮＤ回路２１２４のもう一方に入力される。ＡＮＤ回路２１２４は、入力された２つの信号の論理積を出力する。ＡＮＤ回路２１２４の出力が元のゲート信号ＧＡＴＥ＿Ｐとなる。
【００２８】
図６に示す第３の回路２１ｃは、抵抗２１３１、コンデンサ２１３２及びシュミットトリガバッファ２１３３を備える。抵抗２１３１及びコンデンサ２１３２は、フィルタ回路を構成する。このフィルタ回路の出力は、シュミットトリガバッファ２１３３に入力と接続される。ゲート信号ＧＡＴＥ＿ＰＸがフィルタ回路に入力されると、シュミットトリガバッファ２１３３から元のゲート信号ＧＡＴＥ＿Ｐが出力される。
【００２９】
正極側絶縁アンプ２３は、ＬＰＦ２１により抽出された正極側ゲート信号ＧＡＴＥ＿Ｐを正極側スイッチング素子３１を駆動する正極側ゲート信号ＧＰに変換する。負極側絶縁アンプ２４は、ＬＰＦ２２により抽出された負極側ゲート信号ＧＡＴＥ＿Ｎを負極側スイッチング素子３２を駆動する負極側ゲート信号ＧＮに変換する。また、絶縁アンプ２３，２４は、制御回路１と電力変換回路３の主回路とを絶縁する役割を持つ。
【００３０】
診断回路２５は、入力された２つのゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを診断用信号Ｘ１として用いて、電力変換装置１０の異常を検出するための診断を行う。例えば、診断回路２５は、診断により、制御回路１の異常又は制御回路１とゲート駆動回路２との間の伝送異常などの各種の異常を検出する。診断回路２５は、診断結果に基づいて、必要な措置をとる。例えば、スイッチング素子３１，３２の破壊に繋がるような重大な異常が発生しているという診断をした場合、診断回路２５は、電力変換回路３の主回路を停止させる。主回路の停止は、例えば、全てのスイッチング素子３１，３２を強制的にオフさせるなどである。また、診断回路２５は、一時的な異常又は放置していても重大な故障に至らない異常と診断した場合、必要な措置として様子見などをすることもある。
【００３１】
図７は、本実施形態に係るスイッチング素子３１，３２の状態ＳＴ１〜ＳＴ４を示す状態図である。図７では、オン状態のスイッチング素子３１，３２は太く示し、オフ状態のスイッチング素子３１，３２は細く示している。図７中の矢印は、状態ＳＴ１〜ＳＴ４が遷移できる方向をしめしている。また、矢印に×印が付いている場合は、遷移できないことを示している。
【００３２】
２つのスイッチング素子３１，３２の状態は、正極側スイッチング素子３１と負極側スイッチング素子３２が共にオンであるＳＰ状態ＳＴ１と、正極側スイッチング素子３１がオンで負極側スイッチング素子３２がオフであるＰ−ＯＮ状態ＳＴ２と、正極側スイッチング素子３１と負極側スイッチング素子３２が共にオフであるＯＦＦ状態ＳＴ３と、正極側スイッチング素子３１がオフで負極側スイッチング素子３２がオンであるＮ−ＯＮ状態ＳＴ４の４つが考えられる。
【００３３】
ここで、電力変換装置１０が正常のときのスイッチング素子３１，３２の動作状態のルールについて説明する。
【００３４】
第１のルールとして、ＳＰ状態ＳＴ１にはならない。２つのスイッチング素子３１，３２が同時にオンすると、正極から負極へ短絡電流が流れ、スイッチング素子３１，３２が破壊される恐れがあるからである。
【００３５】
第２のルールとして、Ｐ−ＯＮ状態ＳＴ２からＮ−ＯＮ状態ＳＴ４に直接遷移することはなく、またその逆もない。これは、一方のスイッチング素子３１，３２がオフする前に、他方のスイッチング素子３１，３２がオンすると、上述のＳＰ状態ＳＴ１になるため、ＳＰ状態ＳＴ１になることを防止するためである。
【００３６】
第３のルールとして、各状態ＳＴ２〜ＳＴ４に遷移した後、しばらくその状態に留まる。素子の種類や条件にもよるが大体１μ秒前後は状態遷移しない。素子とその周辺回路の充放電が安定する前に状態が遷移すると、素子やその周辺回路にストレスが掛かりこれらの寿命が短くなるからである。
【００３７】
図８は、正常時におけるゲート駆動回路２から出力されるゲート信号ＧＰ，ＧＮの波形を示す波形図である。図８に示すゲート信号ＧＰ，ＧＮは、上述の３つのルールに従うように生成されている。
【００３８】
ゲート信号ＧＰ，ＧＮは、スイッチング素子３１，３２を直接駆動する信号である。正極側ゲート信号ＧＰがオン（ｈｉｇｈ）のときは、正極側スイッチング素子３１をオンし、正極側ゲート信号ＧＰがオフ（ｌｏｗ）のときは、正極側スイッチング素子３１をオフする。負極側ゲート信号ＧＮがオンのときは、負極側スイッチング素子３２をオンし、負極側ゲート信号ＧＮがオフのときは、負極側スイッチング素子３２をオフする。
【００３９】
図９は、正常時におけるエンコーダ４に入力されるゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎとデコーダ５に入力されるゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸとの関係を示す波形図である。
【００４０】
エンコーダ４に入力されるゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎは、図８に示すゲート信号ＧＰ，ＧＮとほぼ同一の波形となるように生成される。エンコーダ４にゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎが入力されると、符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸが出力される。
【００４１】
次に、診断用信号Ｘ１として用いられる符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸについて説明する。
【００４２】
エンコーダ４に入力される一方のゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎが変化するタイミングに合わせて、もう一方の符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸが瞬時的にオンされる。この瞬時的なオンでは、スイッチング素子３１，３２がオンされないようになっている。この瞬時的になるオン時間は、短時間（例えば、３０ｎ秒）に留める。このオン時間は、送信側（制御回路１）が生成でき、受信側（ゲート駆動回路２）が認識可能な最小時間が推奨される。このオン時間は、送信側と受信側で共有でき、認識できることが前提となる。
【００４３】
図１０は、図９に示す波形の一部を拡大した波形図である。
【００４４】
符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸでは、２つのスイッチング素子３１，３２が同時にオンされるＳＰ状態ＳＴ１が現れる。これは、上述した動作状態の第１のルールを逸脱するものである。
【００４５】
また、符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸでは、Ｐ−ＯＮ状態ＳＴ２からＮ−ＯＮ状態ＳＴ４に直接遷移する箇所と、Ｎ−ＯＮ状態ＳＴ４からＰ−ＯＮ状態ＳＴ２に直接遷移する箇所がある。これは、上述した動作状態の第２のルールを逸脱するものである。
【００４６】
従って、これらの動作状態のルールを逸脱した箇所の波形は、診断回路２５による診断をするために診断用信号Ｘ１としてのみに用いられる。従って、デコーダ５から出力されるゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎでは、正常であれば、上述の３つの動作状態のルールを逸脱する波形は現れない。
【００４７】
図１１は、本実施形態に係る診断回路２５の構成を示す構成図である。
【００４８】
診断回路２５は、状態記憶部２５０、４つのフリップフロップ２５１，２５２，２５３，２５４、及び状態チェッカ２５５を備える。
【００４９】
状態記憶部２５０は、診断用信号Ｘ１として入力されるゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸの２つ前の状態ＳＴＡＴＥ１、１つ前の状態ＳＴＡＴＥ２及び現在の状態ＳＴＡＴＥ３を記憶する。即ち、状態記憶部２５０は、遷移する状態の履歴を記憶する。
【００５０】
フリップフロップ２５１〜２５４は、入力される信号の１つ前の状態の信号を保持する回路である。
【００５１】
診断回路２５に入力されるゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸは、そのまま現在の状態ＳＴＡＴＥ３として記憶される。
【００５２】
フリップフロップ２５１，２５２には、それぞれ診断回路２５に入力されるゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸがそのまま入力され、１つ前の状態ＳＴＡＴＥ２の信号ＯＬＤ１＿ＰＸ，ＯＬＤ１＿ＮＸを出力する。フリップフロップ２５１，２５２から出力された１つ前の状態ＳＴＡＴＥ２の信号ＯＬＤ１＿ＰＸ，ＯＬＤ１＿ＮＸは、状態記憶部２５０に入力される。状態記憶部２５０は、入力された１つ前の状態ＳＴＡＴＥ２を記憶する。また、フリップフロップ２５１，２５２から出力された１つ前の状態ＳＴＡＴＥ２の信号ＯＬＤ１＿ＰＸ，ＯＬＤ１＿ＮＸは、それぞれフリップフロップ２５３，２５４に入力される。
【００５３】
フリップフロップ２５３，２５４には、それぞれフリップフロップ２５１，２５２から出力された１つ前の状態ＳＴＡＴＥ２の信号ＯＬＤ１＿ＰＸ，ＯＬＤ１＿ＮＸが入力され、２つ前の状態ＳＴＡＴＥ１の信号ＯＬＤ２＿ＰＸ，ＯＬＤ２＿ＮＸを出力する。フリップフロップ２５３，２５４から出力された２つ前の状態ＳＴＡＴＥ１の信号ＯＬＤ２＿ＰＸ，ＯＬＤ２＿ＮＸは、状態記憶部２５０に入力される。状態記憶部２５０は、入力された２つ前の状態ＳＴＡＴＥ１を記憶する。
【００５４】
状態チェッカ２５５は、状態記憶部２５０に記憶された２つ前の状態ＳＴＡＴＥ１、１つ前の状態ＳＴＡＴＥ２及び現在の状態ＳＴＡＴＥ３に基づいて、電力変換装置１０の異常を検出するための診断を行う。
【００５５】
図１２は、本実施形態に係る状態チェッカ２５５による診断に用いる正常時の全ての状態パターンＰＴ１〜ＰＴ１４を示す状態遷移図である。図１２中の矢印は、状態パターンＰＴ１〜ＰＴ１４が遷移する方向を示している。
【００５６】
正常時の状態パターンＰＴ１〜ＰＴ１４は、図９に示す診断用信号Ｘ１であるゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸから導き出される。
【００５７】
状態チェッカ２５５は、正常時の状態パターンＰＴ１〜ＰＴ１４のいずれにも該当しない場合は、異常と判断する。状態チェッカ２５５は、異常と判断した場合、異常検出信号ＮＧを出力する。
【００５８】
次に、診断回路２５による各種異常の診断方法について説明する。
【００５９】
図１３は、正極側ゲート信号ＧＡＴＥ＿ＰＸの伝送路に一時的にノイズが発生した場合の各ゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを示す波形図である。図１４は、図１３に示す波形図の異常発生箇所付近を拡大した波形図である。
【００６０】
図１３では、時刻ｔ１１以降で、ノイズの影響により、正極側ゲート信号ＧＡＴＥ＿ＰＸが頻繁にオンを示している。図１４を参照すると、正極側ゲート信号ＧＡＴＥ＿ＰＸが頻繁にオンを示す区間は、ＳＰ状態とＮ−ＯＮ状態の繰り返しであることが分かる。これは、図１２に示す正常時のいずれの状態パターンＰＴ１〜ＰＴ１４にも該当せず、正常時には発生しない波形である。従って、診断回路２５は、異常と判断する。
【００６１】
但し、この異常では、ＳＰ状態は長時間継続せず、１つ１つのＳＰ状態は短時間である。従って、この異常をある程度放置していても、スイッチング素子３１，３２が破壊されるようなことはない。そこで、診断回路２５は、この異常を検出しても様子見とする。
【００６２】
その後、時刻ｔ１２付近ではノイズは発生していない。診断用信号Ｘ１は、Ｎ−ＯＮ状態が継続していることを示している。これは、正常時の状態パターンＰＴ１１に該当する。従って、診断回路２５は、異常が復帰したと判断する。
【００６３】
図１５は、正極側ゲート信号ＧＡＴＥ＿ＰＸの伝送路がオン側に縮退故障した場合の各ゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを示す波形図である。
【００６４】
時刻ｔ２１以降で、ＳＰ状態が継続している。ＳＰ状態の継続は、スイッチング素子３１，３２が破壊される重大な異常である。ＳＰ状態が連続する状態パターンは、当然、図１２に示す正常時のいずれの状態パターンＰＴ１〜ＰＴ１４にも該当しない。このため、診断回路２５は、異常と判断し、また重大な異常であることから、電力変換装置１０の主回路を停止させる。
【００６５】
その後、ＳＰ状態とＰ−ＯＮ状態を繰り返しており、診断回路２５は、正極側ゲート信号ＧＡＴＥ＿ＰＸの伝送路がオン側に縮退故障した異常であると判断する。
【００６６】
図１６は、正極側ゲート信号ＧＡＴＥ＿ＰＸの伝送路がオフ側に縮退故障した場合の各ゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを示す波形図である。
【００６７】
時刻ｔ３１以降で、Ｎ−ＯＮ状態が継続している。Ｎ−ＯＮ状態が連続する状態パターンは、図１２に示す正常時の状態パターンＰＴ１１に該当するため、診断回路２５は、異常と判断しない。
【００６８】
その後、時刻ｔ３２で、継続したＮ−ＯＮ状態からＯＦＦ状態に遷移する。Ｎ−ＯＮ状態が連続した後にＯＦＦ状態に遷移する状態パターンは、図１２に示す正常時のいずれの状態パターンＰＴ１〜ＰＴ１４にも該当しないため、診断回路２５は、異常と判断する。
【００６９】
但し、この異常では、Ｎ−ＯＮ状態又はＯＦＦ状態しかなく、いずれもある程度放置していても、スイッチング素子３１，３２が破壊されるようなことはない。そこで、診断回路２５は、この異常を検出しても様子見とする。
【００７０】
その後も、Ｎ−ＯＮ状態とＯＦＦ状態を繰り返しており、診断回路２５は、正極側ゲート信号ＧＡＴＥ＿ＰＸの伝送路がオフ側に縮退故障した異常であると判断する。このとき、診断回路２５は、永久故障であると判断して、電力変換装置１０の主回路を停止させてもよい。
【００７１】
本実施形態によれば、制御回路１から出力するゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸに、診断用信号Ｘ１として用いるための情報を含む信号（波形）を重畳することで、簡単な構成で電力変換装置１０の様々な異常を検出することができる。
【００７２】
また、スイッチング素子の損傷に繋がるために、通常はゲート信号に利用しないスイッチング素子３１，３２を共にオンにするＳＰ状態やスイッチング素子３１，３２の状態の遷移（例えば、Ｐ−ＯＮ状態からＮ−ＯＮ状態への直接遷移及びその逆の状態遷移）を意図的にゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸに利用することで、様々な情報を制御回路１からゲート駆動回路２へと伝達することができる。また、ゲート駆動回路２にデコーダ５を設けることにより、これらの通常はゲート信号に利用しない状態や状態の遷移をゲート駆動回路２からスイッチング素子３１，３２へと伝達しないようにすることができる。
【００７３】
（第２の実施形態）
図１７は、本発明の第２の実施形態に係る電力変換装置１０Ａの構成を示す構成図である。
【００７４】
電力変換装置１０Ａは、図１に示す第１の実施形態に係る電力変換装置１０において、制御回路１を制御回路１Ａに代え、ゲート駆動回路２をゲート駆動回路２Ａに代えたものである。制御回路１Ａは、第１の実施形態に係る制御回路１において、エンコーダ４をエンコーダ４Ａに代え、ライブ信号生成回路１５を追加したものである。ゲート駆動回路２Ａは、第１の実施形態に係るゲート駆動回路２において、デコーダ５をデコーダ５Ａに代え、診断回路２５を診断回路２５Ａに代えたものである。その他の点は、第１の実施形態に係る電力変換装置１０と同様の構成である。
【００７５】
ライブ信号生成回路１５は、ライブ信号Ｘ２を生成して、エンコーダ４Ａに出力する。ライブ信号Ｘ２は、制御回路１が生きている（正常に動作中である）ことを示す固定された一定周期（一定周波数）でかつ一定デューティ比（オン時間／周期の比率）のインパルス信号である。図１８に、ライブ信号生成回路１５の構成例を示す。ライブ信号生成回路１５は、Ｎビットカウンタ１５１及びＡＮＤ回路１５２を備える。Ｎビットカウンタ１５１とＡＮＤ回路１５２は、Ｎビットの伝送路で接続されている。Ｎビットカウンタ１５１は、クロック周波数に従って一定間隔でカウントアップするカウント値をビット列としてＡＮＤ回路１５２に出力する。ＡＮＤ回路１５２は、入力されたビット列の全てのビットが１のとき、１を出力し、それ以外のときは０を出力する。これにより、ライブ信号生成回路１５は、一定間隔で１になるライブ信号Ｘ２を生成する。
【００７６】
エンコーダ４Ａは、第１の実施形態に係るエンコーダ４において、２つの微分回路１１，１２を取り除く代わりに、ライブ信号Ｘ２を受信するようにしたものである。ライブ信号Ｘ２は、２つの微分回路１１，１２の出力信号の代わりに、２つのＯＲ回路１３，１４に入力される。これにより、ＯＲ回路１３，１４は、それぞれゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎにライブ信号Ｘ２を重畳したゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡを出力する。ゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡに重畳されたライブ信号Ｘ２は、２つのスイッチング素子３１，３２を同時にオンにするＳＰ状態を示す信号となる。
【００７７】
デコーダ５Ａは、第１の実施形態に係るデコーダ５において、ＡＮＤ回路２６を追加したものである。ＡＮＤ回路２６は、入力された２つのゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの論理積を演算することで、ライブ信号Ｘ２ｓを抽出する。デコーダ５Ａは、抽出したライブ信号Ｘ２ｓを診断用の信号として、診断回路２５Ａに出力する。
【００７８】
診断回路２５Ａは、デコーダ５Ａにより抽出されたライブ信号Ｘ２ｓを診断用信号として用いて、電力変換装置１０Ａの異常を検出するための診断を行う。その他の点は、第１の実施形態に係る診断回路２５と同様である。
【００７９】
図１９は、診断回路２５Ａの計測回路２５０を示す回路図である。
【００８０】
診断回路２５Ａには、計測回路２５０が実装されている。計測回路２５０は、ライブ信号Ｘ２ｓのオン時間Ｔｏｎ及び周期Ｔｐを計測する。診断回路２５Ａは、計測回路２５０により計測されたライブ信号Ｘ２ｓのオン時間Ｔｏｎ及び周期Ｔｐを用いて診断を行う。例えば、診断回路２５Ａは、正常時のオン時間Ｔｏｎや周期Ｔｐと異なるライブ信号Ｘ２ｓを受信したときに異常と判断する。
【００８１】
計測回路２５０は、２つのフリップフロップ回路２５０１，２５０２、ＡＮＤ回路２５０３、Ｎビットカウンタ２５０４、３つのＮビットフリップフロップ回路２５０５〜２５０７、及び２つの減算器２５０８，２５０９を備える。Ｎビットカウンタ２５０４、３つのＮビットフリップフロップ回路２５０５〜２５０７、及び２つの減算器２５０８，２５０９は、Ｎビットの伝送路で構成されている。
【００８２】
２つのフリップフロップ回路２５０１，２５０２は、入力された信号を遅延させて出力する。フリップフロップ回路２５０１には、ライブ信号Ｘ２ｓが入力される。フリップフロップ回路２５０１は、フリップフロップ回路２５０２、ＡＮＤ回路２５０３、及びＮビットフリップフロップ回路２５０５のクロック入力に信号を出力する。フリップフロップ回路２５０２は、ＡＮＤ回路２５０３に信号を出力する。ＡＮＤ回路２５０３は、フリップフロップ回路２５０１から入力された信号とフリップフロップ回路２５０２から入力された信号を論理否定した信号との論理積を信号として出力する。ＡＮＤ回路２５０３は、２つのＮビットフリップフロップ回路２５０６，２５０７のクロック入力に出力信号を出力する。
【００８３】
Ｎビットカウンタ２５０４は、図１８に示すＮビットカウンタ１５１と同様の構成である。Ｎビットカウンタ２５０４は、カウント値を２つのＮビットフリップフロップ回路２５０５，２５０６に出力する。
【００８４】
Ｎビットフリップフロップ回路２５０５は、フリップフロップ回路２５０１から入力された信号に従って、Ｎビットカウンタ２５０４から入力されたカウント値を減算器２５０８に出力する。Ｎビットフリップフロップ回路２５０６は、ＡＮＤ回路２５０３から入力された信号に従って、Ｎビットカウンタ２５０４から入力されたカウント値をＮビットフリップフロップ回路２５０７及び２つの減算器２５０８，２５０９に出力する。Ｎビットフリップフロップ回路２５０７は、ＡＮＤ回路２５０３から入力された信号に従って、Ｎビットカウンタ２５０４から入力されたカウント値を減算器２５０９に出力する。
【００８５】
減算器２５０８は、Ｎビットフリップフロップ回路２５０５から入力されたカウント値からＮビットフリップフロップ回路２５０６から入力されたカウント値を減算した値を演算する。減算器２５０８による演算結果は、ライブ信号Ｘ２ｓのオン時間Ｔｏｎとなる。
【００８６】
減算器２５０９は、Ｎビットフリップフロップ回路２５０６から入力されたカウント値からＮビットフリップフロップ回路２５０７から入力されたカウント値を減算した値を演算する。減算器２５０９による演算結果は、ライブ信号Ｘ２ｓの周期Ｔｐとなる。
【００８７】
次に、診断回路２５Ａによる各種異常の診断方法について説明する。
【００８８】
まず、図２０を参照して、正常時の各種信号の波形について説明する。
【００８９】
制御回路１Ａから出力されるゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡには、２つのスイッチング素子３１，３２を同時にオンにするＳＰ状態を示す信号が含まれる。ＳＰ状態を示す時間は、短時間（例えば、３０ｎ秒）に留める。この時間は、送信側（制御回路１Ａ）が生成でき、受信側（ゲート駆動回路２Ａ）が認識可能な最小時間が推奨される。この時間は、送信側と受信側で共有でき、認識できることが前提となる。
【００９０】
図２１は、制御回路１Ａの電源が遮断された場合の各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２，ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの波形を示す波形図である。ここで、診断回路２５Ａが受信するライブ信号Ｘ２ｓは、ゲート駆動回路２Ａが受信する２つのゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの論理積であり、ＳＰ状態となっている部分である。
【００９１】
時刻ｔ４１は、制御回路１Ａの電源が遮断された時刻を示している。この時点で、制御回路１Ａの各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２が生成されなくなる。このため、時刻ｔ４２では、正常であれば来る筈のＳＰ状態を示すライブ信号Ｘ２ｓが来ない。
【００９２】
診断回路２５Ａは、前回のＳＰ状態を示すライブ信号Ｘ２ｓを受信した時刻から周期Ｔｐと計測マージン時間を加算した時刻ｔ４３が経過しても、ＳＰ状態を示すライブ信号Ｘ２ｓを受信しないため、異常と判断する。
【００９３】
但し、この異常では、ＯＦＦ状態が継続しているだけであり、ある程度放置していても、スイッチング素子３１，３２が破壊されるようなことはない。そこで、診断回路２５Ａは、この異常を検出しても様子見とする。
【００９４】
その後、時刻ｔ４３から予め設定された時間経過後の時刻ｔ４４になっても、診断回路２５Ａは、ＳＰ状態を示すライブ信号Ｘ２ｓを受信しないため、制御回路１Ａ又は伝送路に重大な異常が発生していると判断し、電力変換装置１０Ａの主回路を停止する。
【００９５】
図２２は、２つのゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの伝送路が共に遮断された場合の各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２，ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの波形を示す波形図である。
【００９６】
時刻ｔ５１は、２つの伝送路が遮断された時刻を示している。この時点で、制御回路１Ａからの各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２が途絶える。このため、時刻ｔ５２になっても、正常であれば来る筈のＳＰ状態を示すライブ信号Ｘ２ｓが来ない。
【００９７】
診断回路２５Ａは、前回のＳＰ状態を示すライブ信号Ｘ２ｓを受信した時刻から周期Ｔｐと計測マージン時間を加算した時刻ｔ５３が経過しても、ＳＰ状態を示すライブ信号Ｘ２ｓを受信しないため、異常と判断する。
【００９８】
但し、この異常では、ＯＦＦ状態が継続しているだけであり、ある程度放置していても、スイッチング素子３１，３２が破壊されるようなことはない。そこで、診断回路２５Ａは、この異常を検出しても様子見とする。
【００９９】
その後、時刻ｔ５３から予め設定された時間経過後の時刻ｔ５４になっても、診断回路２５Ａは、ＳＰ状態を示すライブ信号Ｘ２ｓを受信しないため、制御回路１Ａ又は伝送路に重大な異常が発生していると判断し、電力変換装置１０Ａの主回路を停止する。
【０１００】
図２３は、制御回路１Ａのクロック発振異常が生じた場合の各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２，ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの波形を示す波形図である。図２３では、発振周波数が３倍に変化した場合について示している。
【０１０１】
時刻ｔ６１は、クロック発振異常が生じた時刻を示している。
【０１０２】
時刻ｔ６２になると、診断回路２５Ａは、正常であれば来る筈のないＳＰ状態を示すライブ信号Ｘ２ｓを受信するため、異常と判断する。但し、ＳＰ状態を示すライブ信号Ｘ２ｓの１回目の受信では、診断回路２５Ａは、様子見とする。
【０１０３】
その後、時刻ｔ６３以降になると、診断回路２５Ａは、ＳＰ状態を示すライブ信号Ｘ２ｓを連続して受信する。これにより、診断回路２５Ａは、ライブ信号Ｘ２ｓの周期Ｔｐが異常であることから制御回路１Ａのクロック発振異常（重大な異常）と判断し、電力変換装置１０の主回路を停止する。
【０１０４】
図２４は、正極側ゲート信号ＧＡＴＥ＿ＰＸＡの伝送路にノイズによる一時的な異常が発生した場合の各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２，ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの波形を示す波形図である。
【０１０５】
時刻ｔ７１は、正極側ゲート信号ＧＡＴＥ＿ＰＸＡの伝送路にノイズが発生した時刻を示している。
【０１０６】
時刻ｔ７１から短時間の間に、診断回路２５Ａは、大量のＳＰ状態を示すライブ信号Ｘ２ｓを受信する。これにより、診断回路２５Ａは、異常と判断するが、様子見とする。
【０１０７】
その後、ＳＰ状態を示すライブ信号Ｘ２ｓの周期Ｔｐが正常に戻る。これにより、診断回路２５Ａは、異常が復帰したと判断する。
【０１０８】
図２５は、正極側ゲート信号ＧＡＴＥ＿ＰＸＡの伝送路がオン側に縮退故障した場合の各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２，ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの波形を示す波形図である。
【０１０９】
時刻ｔ８１は、正極側ゲート信号ＧＡＴＥ＿ＰＸＡの伝送路がオン側に縮退故障した時刻を示している。時刻ｔ８１以降で、ＳＰ状態が継続している。即ち、診断回路２５Ａは、ＳＰ状態を示すライブ信号Ｘ２ｓを継続して受信している状態である。ＳＰ状態の継続は、スイッチング素子３１，３２が破壊される重大な異常と判断し、電力変換装置１０Ａの主回路を停止させる。
【０１１０】
図２６は、正極側ゲート信号ＧＡＴＥ＿ＰＸＡの伝送路がオフ側に縮退故障した場合の各種信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎ，Ｘ２，ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡの波形を示す波形図である。
【０１１１】
時刻ｔ９１は、正極側ゲート信号ＧＡＴＥ＿ＰＸＡの伝送路がオフ側に縮退故障した時刻を示している。このため、時刻ｔ９２になっても、正常であれば来る筈のＳＰ状態を示すライブ信号Ｘ２ｓが来ない。
【０１１２】
前回のＳＰ状態を示すライブ信号Ｘ２ｓを受信した時刻から周期Ｔｐと計測マージン時間を加算した時刻ｔ９３が経過しても、診断回路２５Ａは、ＳＰ状態を示すライブ信号Ｘ２ｓを受信しないため、異常と判断する。ここで、診断回路２５Ａは、この異常を検出しても様子見とする。
【０１１３】
その後、時刻ｔ９３から予め設定された時間経過後の時刻ｔ９４になっても、診断回路２５Ａは、ＳＰ状態を示すライブ信号Ｘ２ｓを受信しないため、診断回路２５Ａは、制御回路１Ａ又は伝送路に重大な異常が発生していると判断し、電力変換装置１０Ａの主回路を停止する。
【０１１４】
本実施形態によれば、ゲート信号ＧＡＴＥ＿Ｐ，ＧＡＴＥ＿Ｎに制御回路１Ａの状態を示すライブ信号Ｘ２ｓを重畳することで、第１の実施形態と同様の作用効果を得ることができる。
【０１１５】
（第３の実施形態）
図２７は、本発明の第３の実施形態に係る電力変換装置１０Ｃの構成を示す構成図である。
【０１１６】
電力変換装置１０Ｃは、図１に示す第１の実施形態に係る電力変換装置１０において、制御回路１を制御回路１Ｃに代え、ゲート駆動回路２をゲート駆動回路２Ｃに代えたものである。制御回路１Ｃは、第１の実施形態に係る制御回路１にモデュレータ６を追加したものである。ゲート駆動回路２Ｃは、第１の実施形態に係るゲート駆動回路２にデモデュレータ７を追加したものである。その他の点は、第１の実施形態に係る電力変換装置１０と同様である。
【０１１７】
モデュレータ６は、エンコーダ４により符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸをシリアル化する。モデュレータ６は、シリアル化したゲート信号をデモデュレータ７に出力する。
【０１１８】
デモデュレータ７は、シリアル化されたゲート信号を２つの符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸに戻す。デモデュレータ７は、戻した２つの符号化されたゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸをデコーダ５に出力する。
【０１１９】
本実施形態によれば、第１の実施形態による作用効果に加え、以下の作用効果を得ることができる。
【０１２０】
制御回路１Ｃにモデュレータ６を設け、ゲート駆動回路２Ｃにデモデュレータ７を設けることで、ゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸをシリアル化することができる。これにより、制御回路１Ｃとゲート駆動回路２Ｃとの間のゲート信号ＧＡＴＥ＿ＰＸ，ＧＡＴＥ＿ＮＸを伝送する伝送路の配線を減らすことができる。
【０１２１】
（第４の実施形態）
図２８は、本発明の第４の実施形態に係る電力変換装置１０Ｄの構成を示す構成図である。
【０１２２】
電力変換装置１０Ｄは、図１７に示す第２の実施形態に係る電力変換装置１０Ａにおいて、制御回路１Ａを制御回路１Ｄに代え、ゲート駆動回路２Ａをゲート駆動回路２Ｄに代えたものである。制御回路１Ｄは、第２の実施形態に係る制御回路１Ａに第３の実施形態に係るモデュレータ６を追加したものである。ゲート駆動回路２Ｄは、第２の実施形態に係るゲート駆動回路２Ａに第３の実施形態に係るデモデュレータ７を追加したものである。その他の点は、第２の実施形態に係る電力変換装置１０Ａと同様である。
【０１２３】
モデュレータ６は、エンコーダ４Ａにより符号化されたゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡをシリアル化する。モデュレータ６は、シリアル化したゲート信号をデモデュレータ７に出力する。
【０１２４】
デモデュレータ７は、シリアル化されたゲート信号を２つの符号化されたゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡに戻す。デモデュレータ７は、戻した２つの符号化されたゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡをデコーダ５Ａに出力する。
【０１２５】
本実施形態によれば、第２の実施形態による作用効果に加え、以下の作用効果を得ることができる。
【０１２６】
制御回路１Ｄにモデュレータ６を設け、ゲート駆動回路２Ｄにデモデュレータ７を設けることで、ゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡをシリアル化することができる。これにより、第３の実施形態と同様に、制御回路１Ｄとゲート駆動回路２Ｄとの間のゲート信号ＧＡＴＥ＿ＰＸＡ，ＧＡＴＥ＿ＮＸＡを伝送する伝送路の配線を減らすことができる。
【０１２７】
（第５の実施形態）
図２９は、本発明の第５の実施形態に係る電力変換装置１０Ｅの構成を示す構成図である。
【０１２８】
電力変換装置１０Ｅは、図２７に示す第３の実施形態に係る電力変換装置１０Ｃにおいて、制御回路１Ｃを制御回路１Ｅに代え、ゲート駆動回路２Ｃをゲート駆動回路２Ｅに代えたものである。制御回路１Ｅは、第３の実施形態に係る制御回路１Ｃのモデュレータ６をモデュレータ６Ｅに代えたものである。ゲート駆動回路２Ｅは、第３の実施形態に係るゲート駆動回路２Ｃのデモデュレータ７をデモデュレータ７Ｅに代えたものである。その他の点は、第３の実施形態に係る電力変換装置１０Ｃと同様である。
【０１２９】
モデュレータ６Ｅには、無線でデータを送信するための送信器ＡＴが設けられている。モデュレータ６Ｅは、シリアル化されたゲート信号を送信器ＡＴからデモデュレータ７Ｅに送信する。その他の点は、第３の実施形態に係るモデュレータ６と同様である。
【０１３０】
デモデュレータ７Ｅには、無線でデータを受信するための受信器ＡＲが設けられている。デモデュレータ７Ｅは、モデュレータ６Ｅの送信器ＡＴから送信されたシリアル化されたゲート信号を受信器ＡＲで受信する。その他の点は、第３の実施形態に係るデモデュレータ７と同様である。
【０１３１】
本実施形態によれば、シリアル化されたゲート信号を無線で伝送する構成で、第３の実施形態と同様の作用効果を得ることができる。
【０１３２】
（第６の実施形態）
図３０は、本発明の第６の実施形態に係る電力変換装置１０Ｆの構成を示す構成図である。
【０１３３】
電力変換装置１０Ｆは、図２８に示す第４の実施形態に係る電力変換装置１０Ｄにおいて、制御回路１Ｄを制御回路１Ｆに代え、ゲート駆動回路２Ｄをゲート駆動回路２Ｆに代えたものである。制御回路１Ｆは、第４の実施形態に係る制御回路１Ｄのモデュレータ６を第５の実施形態に係るモデュレータ６Ｅに代えたものである。ゲート駆動回路２Ｆは、第４の実施形態に係るゲート駆動回路２Ｄのデモデュレータ７を第５の実施形態に係るデモデュレータ７Ｅに代えたものである。その他の点は、第４の実施形態に係る電力変換装置１０Ｄと同様である。
【０１３４】
第５の実施形態と同様に、モデュレータ６Ｅとデモデュレータ７Ｅとの間で、シリアル化されたゲート信号を無線により伝送する。
【０１３５】
本実施形態によれば、シリアル化されたゲート信号を無線で伝送する構成で、第４の実施形態と同様の作用効果を得ることができる。
【０１３６】
（第７の実施形態）
図３１は、本発明の第７の実施形態に係る電力変換装置１０Ｇの構成を示す構成図である。図３２は、本実施形態に係るスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎの正常時の全ての状態ＳＴ１１〜ＳＴ１６を示す状態図である。
【０１３７】
電力変換装置１０Ｇは、制御回路１Ｇ、ゲート駆動回路２Ｇ及び電力変換回路３Ｇを備える。
【０１３８】
電力変換回路３Ｇは、複数のアームで構成される３レベル変換器である。なお、図３１では、上述の実施形態と同様に、１アーム分を示している。３レベル変換器のアームは、図１に示す第１の実施形態に係る２レベル変換器のアームを直列に接続したような構成である。アームは、４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎ、６つのダイオード３３ｐ，３４ｐ，３３ｎ，３４ｎ，３８ｐ，３８ｎ、４つのゲート抵抗３５ｐ，３６ｐ，３５ｎ，３６ｎで構成される。直列に接続された２つのコンデンサ３７ｐ，３７ｎが各アームと並列に接続されている。ここで、直列に接続された２つのコンデンサ３７ｐ，３７ｎの接続点をＺ極とする。
【０１３９】
４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎは、直列に接続されている。４つのダイオード３３ｐ，３４ｐ，３３ｎ，３４ｎは、それぞれ４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎと逆並列に接続されている。４つのゲート抵抗３５ｐ，３６ｐ，３５ｎ，３６ｎは、それぞれ４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎのゲート端子に接続されている。２つのダイオード３８ｐ，３８ｎは、負極側から正極側に電流が流れるように直列に接続されている。直列に接続されたダイオード３８ｐ，３８ｎの正極側は、４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎのうち正極側の２つのスイッチング素子３１ｐ，３２ｐの接続点に接続されている。直列に接続されたダイオード３８ｐ，３８ｎの負極側は、４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎのうち負極側の２つのスイッチング素子３１ｎ，３２ｎの接続点に接続されている。
【０１４０】
制御回路１Ｇは、４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎをそれぞれ駆動するための４つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０，ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１を生成する。ゲート信号ＧＡＴＥ＿Ｐ１は、最も正極側にあるスイッチング素子３１ｐを駆動するための信号である。ゲート信号ＧＡＴＥ＿Ｎ０は、負極側から２番目にあるスイッチング素子３１ｎを駆動するための信号である。ゲート信号ＧＡＴＥ＿Ｐ０は、正極側から２番目にあるスイッチング素子３２ｐを駆動するための信号である。ゲート信号ＧＡＴＥ＿Ｎ１は、最も負極側にあるスイッチング素子３２ｎを駆動するための信号である。
【０１４１】
制御回路１Ｇは、２つのエンコーダ４ａ，４ｂを備える。２つのエンコーダ４ａ，４ｂは、それぞれ第１の実施形態に係るエンコーダ４と同様の構成である。エンコーダ４ａは、第１の実施形態と同様に、２つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０に異常を検出する診断に用いる信号Ｘ１ａを重畳して、符号化したゲート信号ＧＡＴＥ＿Ｐ１Ｘ，ＧＡＴＥ＿Ｎ０Ｘを生成する。エンコーダ４ｂは、第１の実施形態と同様に、２つのゲート信号ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１に異常を検出する診断に用いる信号Ｘ１ｂを重畳して、符号化したゲート信号ＧＡＴＥ＿Ｐ０Ｘ，ＧＡＴＥ＿Ｎ１Ｘを生成する。制御回路１Ｇは、生成した４つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０，ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１をゲート駆動回路２Ｇに出力する。
【０１４２】
ゲート駆動回路２Ｇは、図１に示す第１の実施形態に係るゲート駆動回路２を２つ分備えるような構成である。ゲート駆動回路２Ｇは、２つのデコーダ５ａ，５ｂ、４つの絶縁アンプ２３ａ，２４ａ，２３ｂ，２４ｂ及び２つの診断回路２５ａ，２５ｂを備える。２つのデコーダ５ａ，５ｂは、それぞれ第１の実施形態に係るデコーダ５と同様の構成である。２つの絶縁アンプ２３ａ，２３ｂは、それぞれ第１の実施形態に係る絶縁アンプ２３と同様の構成である。２つの絶縁アンプ２４ａ，２４ｂは、それぞれ第１の実施形態に係る絶縁アンプ２４と同様の構成である。２つの診断回路２５ａ，２５ｂは、それぞれ第１の実施形態に係る診断回路２５と同様の構成である。デコーダ５ａ、２つの絶縁アンプ２３ａ，２４ａ及び診断回路２５ａで構成される回路は、第１の実施形態に係るゲート駆動回路２の１つ分と同様の構成である。同様に、デコーダ５ｂ、２つの絶縁アンプ２３ｂ，２４ｂ及び診断回路２５ｂで構成される回路は、第１の実施形態に係るゲート駆動回路２の１つ分と同様の構成である。
【０１４３】
デコーダ５ａは、入力された２つの符号化されたゲート信号ＧＡＴＥ＿Ｐ１Ｘ，ＧＡＴＥ＿Ｎ０Ｘを復号する。デコーダ５ａは、復号した２つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０をそれぞれ絶縁アンプ２３ａ，２４ａに出力する。デコーダ５ａは、入力された２つのゲート信号ＧＡＴＥ＿Ｐ１Ｘ，ＧＡＴＥ＿Ｎ０Ｘを診断用信号Ｘ１ａとして診断回路２５ａに出力する。
【０１４４】
絶縁アンプ２３ａは、入力されたゲート信号ＧＡＴＥ＿Ｐ１をスイッチング素子３１ｐを駆動するゲート信号ＧＰ１に変換する。絶縁アンプ２４ａは、入力されたゲート信号ＧＡＴＥ＿Ｎ０をスイッチング素子３１ｎを駆動するゲート信号ＧＮ０に変換する。
【０１４５】
デコーダ５ｂは、入力された２つの符号化されたゲート信号ＧＡＴＥ＿Ｐ０Ｘ，ＧＡＴＥ＿Ｎ１Ｘを復号する。デコーダ５ｂは、復号した２つのゲート信号ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１をそれぞれ絶縁アンプ２３ｂ，２４ｂに出力する。デコーダ５ｂは、入力された２つのゲート信号ＧＡＴＥ＿Ｐ０Ｘ，ＧＡＴＥ＿Ｎ１Ｘを診断用信号Ｘ１ｂとして診断回路２５ｂに出力する。
【０１４６】
絶縁アンプ２３ｂは、入力されたゲート信号ＧＡＴＥ＿Ｐ０をスイッチング素子３２ｐを駆動するゲート信号ＧＰ０に変換する。絶縁アンプ２４ｂは、入力されたゲート信号ＧＡＴＥ＿Ｎ１をスイッチング素子３２ｎを駆動するゲート信号ＧＮ１に変換する。
【０１４７】
診断回路２５ａ，２５ｂは、それぞれに入力された診断用信号Ｘ１ａ，Ｘ１ｂに基づいて、異常を検出するための診断を行う。また、２つの診断回路２５ａ，２５ｂの間で、互いに診断に必要な情報を相互に伝送する。診断回路２５ａ，２５ｂによる診断方法は、第１の実施形態に係る診断回路２５による診断方法と同様である。なお、２つの診断回路２５ａ，２５ｂは、片方でのみ診断を行うように構成してもよいし、２つの診断回路２５ａ，２５ｂを１つにしてもよい。
【０１４８】
図３２を参照して、４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎの状態ＳＴ１１〜ＳＴ１６について説明する。図３２では、オン状態のスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎは太く示し、オフ状態のスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎは細く示している。図３２中の矢印は、状態ＳＴ１１〜ＳＴ１６が遷移できる方向をしめしている。
【０１４９】
電力変換装置１０Ｇが正常であれば、図３２に示す６通りの状態ＳＴ１１〜ＳＴ１６のいずれかに該当する。４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎのそれぞれのオンとオフの全ての組み合わせは、理論上１６通りである。従って、図３２に示していない残りの１０通りの状態は、通常は、使用禁止の状態である。
【０１５０】
次に、正常時のスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎの状態ＳＴ１１〜ＳＴ１６について説明する。
【０１５１】
ＯＦＦ状態ＳＴ１１は、４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎが全てオフの状態である。Ｐ−ＯＮ状態ＳＴ１２は、正極側の２つのスイッチング素子３１ｐ，３２ｐがオンで、残りの２つのスイッチング素子３１ｎ，３２ｎがオフの状態である。ＰＺ−ＯＮ状態ＳＴ１３は、正極側から２番目のスイッチング素子３２ｐがオンで、残りの３つのスイッチング素子３１ｐ，３１ｎ，３２ｎがオフの状態である。Ｚ−ＯＮ状態ＳＴ１４は、内側に位置する２つのスイッチング素子３２ｐ，３１ｎがオンで、残りの２つのスイッチング素子３１ｐ，３２ｎがオフの状態である。ＮＺ−ＯＮ状態ＳＴ１５は、負極側から２番目のスイッチング素子３１ｎがオンで、残りの３つのスイッチング素子３１ｐ，３２ｐ，３２ｎがオフの状態である。Ｎ−ＯＮ状態ＳＴ１６は、負極側の２つのスイッチング素子３１ｎ，３２ｎがオンで、残りの２つのスイッチング素子３１ｐ，３２ｐがオフの状態である。
【０１５２】
次に、電力変換装置１０Ｇが正常のときのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎの動作状態のルールについて説明する。
【０１５３】
第１のルールとして、図３２に示す６通りの状態ＳＴ１１〜ＳＴ１６以外の状態になることはない。
【０１５４】
第２のルールとして、図３２に示す矢印以外に状態が遷移することはない。
【０１５５】
第３のルールとして、各状態ＳＴ１１〜ＳＴ１６に遷移した後、しばらくその状態に留まる。これは、第１の実施形態で説明した２レベル変換器の場合と同様の理由である。
【０１５６】
図３３を参照して、診断用信号Ｘ１ａ，Ｘ１ｂとして、符号化された４つのゲート信号ＧＡＴＥ＿Ｐ１Ｘ，ＧＡＴＥ＿Ｎ０Ｘ，ＧＡＴＥ＿Ｐ０Ｘ，ＧＡＴＥ＿Ｎ１Ｘで示される状態について説明する。
【０１５７】
正常時に、２つの診断用信号Ｘ１ａ，Ｘ１ｂが示す４つのスイッチング素子３１ｐ，３２ｐ，３１ｎ，３２ｎの状態は、ＯＦＦ状態、Ｐ−ＯＮ状態、ＰＺ−ＯＮ状態、Ｚ−ＯＮ状態、ＮＺ−ＯＮ状態、Ｎ−ＯＮ状態、ＳＰ１状態、及びＳＰ２状態の８通りである。ＯＦＦ状態、Ｐ−ＯＮ状態、ＰＺ−ＯＮ状態、Ｚ−ＯＮ状態、ＮＺ−ＯＮ状態、及びＮ−ＯＮ状態については、図３２で示した状態ＳＴ１１〜ＳＴ１６にするための波形となる。
【０１５８】
ＳＰ１状態は、最も正極側のスイッチング素子３１ｐと負極側から２番目のスイッチング素子３１ｎがオンで、残りの２つのスイッチング素子３２ｐ，３２ｎは不問（オン又はオフのどちらでもよい）の状態である。ＳＰ２状態は、正極側から２番目のスイッチング素子３２ｐと最も負極側のスイッチング素子３２ｎがオンで、残りの２つのスイッチング素子３１ｐ，３１ｎは不問の状態である。
【０１５９】
ＳＰ１状態及びＳＰ２状態は、上述した動作状態の第１のルールを逸脱するものである。従って、これらの状態ＳＰ１，ＳＰ２は、診断回路２５ａ，２５ｂによる診断をするために診断用信号Ｘ１ａ，Ｘ１ｂとしてのみに用いられる。従って、デコーダ５ａ，５ｂから出力されるゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０，ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１では、正常であれば、上述の３つの動作状態のルールを逸脱することはない。
【０１６０】
診断回路２５ａ，２５ｂは、診断用信号Ｘ１ａ，Ｘ１ｂとして用いられる４つのゲート信号ＧＡＴＥ＿Ｐ１Ｘ，ＧＡＴＥ＿Ｎ０Ｘ，ＧＡＴＥ＿Ｐ０Ｘ，ＧＡＴＥ＿Ｎ１Ｘに基づいて、第１の実施形態に係る診断回路２５と同様に、各種異常の診断を行う。
【０１６１】
本実施形態によれば、３レベル変換器である電力変換回路３Ｇでも、制御回路１Ｇから出力する４つのゲート信号ＧＡＴＥ＿Ｐ１Ｘ，ＧＡＴＥ＿Ｎ０Ｘ，ＧＡＴＥ＿Ｐ０Ｘ，ＧＡＴＥ＿Ｎ１Ｘに、診断用信号Ｘ１ａ，Ｘ１ｂとして用いるための情報を含む波形を重畳することで、第１の実施形態と同様に、簡単な構成で電力変換装置１０Ｇの様々な異常を検出することができる。
【０１６２】
また、エンコーダ４ａ，４ｂ及びデコーダ５ａ，５ｂを２組設けることで、第１の実施形態に係る２レベル変換器用の１組のエンコーダ４及びデコーダ５と同様の構成とすることができるため、２レベル変換器用のエンコーダ４及びデコーダ５を流用することができる。
【０１６３】
（第８の実施形態）
図３４は、本発明の第８の実施形態に係る電力変換装置１０Ｈの構成を示す構成図である。
【０１６４】
電力変換装置１０Ｈは、図３１に示す第７の実施形態に係る電力変換装置１０Ｇにおいて、制御回路１Ｇを制御回路１Ｈに代え、ゲート駆動回路２Ｇをゲート駆動回路２Ｈに代えたものである。制御回路１Ｈは、第７の実施形態に係る制御回路１Ｇにおいて、２つのエンコーダ４ａ，４ｂを２つのエンコーダ４Ａａ，４Ａｂに代え、２つのライブ信号生成回路１５ａ，１５ｂを追加したものである。ゲート駆動回路２Ｈは、第７の実施形態に係るゲート駆動回路２Ｇにおいて、２つのデコーダ５ａ，５ｂを２つのデコーダ５Ａａ，５Ａｂに代え、２つの診断回路２５ａ，２５ｂを診断回路２５Ａａ，２５Ａｂに代えたものである。その他の点は、第７の実施形態に係る電力変換装置１０Ｇと同様の構成である。
【０１６５】
２つのライブ信号生成回路１５ａ，１５ｂは、それぞれ生成したライブ信号Ｘ２ａ，Ｘ２ｂをエンコーダ４Ａａ，４Ａｂに出力する。ライブ信号Ｘ２ａ，Ｘ２ｂは、第２の実施形態に係るライブ信号Ｘ２と同様の信号である。なお、２つのライブ信号生成回路１５ａ，１５ｂは、１つにして、２つのエンコーダ４Ａａ，４Ａｂに同じライブ信号を出力してもよい。その他の点は、ライブ信号生成回路１５ａ，１５ｂは、第２の実施形態に係るライブ信号生成回路１５と同様である。
【０１６６】
エンコーダ４Ａａは、２つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０にライブ信号生成回路１５ａにより生成されたライブ信号Ｘ２ａを重畳したゲート信号ＧＡＴＥ＿Ｐ１ＸＡ，ＧＡＴＥ＿Ｎ０ＸＡをデコーダ５Ａａに出力する。エンコーダ４Ａｂは、２つのゲート信号ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１にライブ信号生成回路１５ｂにより生成されたライブ信号Ｘ２ｂを重畳したゲート信号ＧＡＴＥ＿Ｐ０ＸＡ，ＧＡＴＥ＿Ｎ１ＸＡをデコーダ５Ａｂに出力する。その他の点は、エンコーダ４Ａａ，４Ａｂは、第２の実施形態に係るエンコーダ４Ａと同様である。
【０１６７】
デコーダ５Ａａは、エンコーダ４Ａａから入力された２つのゲート信号ＧＡＴＥ＿Ｐ１ＸＡ，ＧＡＴＥ＿Ｎ０ＸＡから元の２つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０を抽出する。デコーダ５Ａａは、抽出した元の２つのゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０をそれぞれ絶縁アンプ２３ａ，２４ａに出力する。デコーダ５Ａａは、２つのゲート信号ＧＡＴＥ＿Ｐ１ＸＡ，ＧＡＴＥ＿Ｎ０ＸＡからライブ信号Ｘ２ａｓを抽出する。デコーダ５Ａａは、抽出したライブ信号Ｘ２ａｓを診断用の信号として、診断回路２５Ａａに出力する。
【０１６８】
デコーダ５Ａｂは、エンコーダ４Ａｂから入力された２つのゲート信号ＧＡＴＥ＿Ｐ０ＸＡ，ＧＡＴＥ＿Ｎ１ＸＡから元の２つのゲート信号ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１を抽出する。デコーダ５Ａｂは、抽出した元の２つのゲート信号ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１をそれぞれ絶縁アンプ２３ｂ，２４ｂに出力する。デコーダ５Ａｂは、２つのゲート信号ＧＡＴＥ＿Ｐ０ＸＡ，ＧＡＴＥ＿Ｎ１ＸＡからライブ信号Ｘ２ｂｓを抽出する。デコーダ５Ａｂは、抽出したライブ信号Ｘ２ｂｓを診断用の信号として、診断回路２５Ａｂに出力する。
【０１６９】
その他の点は、デコーダ５Ａａ，５Ａｂは、第２の実施形態に係るデコーダ５Ａと同様である。
【０１７０】
２つの診断回路２５Ａａ，２５Ａｂは、２つのデコーダ５Ａａ，５Ａｂにより抽出された２つのライブ信号Ｘ２ａｓ，Ｘ２ｂｓに基づいて、第２の実施形態に係る診断回路２５Ａと同様に診断を行う。また、２つの診断回路２５Ａａ，２５Ａｂの間で、互いに診断に必要な情報を相互に伝送する。また、その他の点は、診断回路２５Ａａ，２５Ａｂは、第２の実施形態に係る診断回路２５Ａ又は第７の実施形態に係る診断回路２５ａ，２５ｂと同様である。
【０１７１】
本実施形態によれば、３レベル変換器である電力変換回路３Ｇでも、ゲート信号ＧＡＴＥ＿Ｐ１，ＧＡＴＥ＿Ｎ０，ＧＡＴＥ＿Ｐ０，ＧＡＴＥ＿Ｎ１に制御回路１Ｈの状態を示すライブ信号Ｘ２ａ，Ｘ２ｂを重畳することで、第２の実施形態及び第７の実施形態と同様の作用効果を得ることができる。
【０１７２】
なお、各実施形態で示す回路構成は、説明の便宜上、部分的に簡素化している。従って、各実施形態で示す回路構成の主要部分が含まれるのであれば、どのような回路構成でもよい。例えば、各実施形態では、１アーム分を例にして説明したが、実際の変換器は２アーム又は３アームで構成される。ひとつの変換器のすべてのアームに対して同じ実施形態を採用しても良いし、異なる実施形態を採用してもよい。
【０１７３】
第７の実施形態及び第８の実施形態において、制御回路とゲート駆動回路との間は、第３の実施形態及び第４の実施形態と同様にゲート信号をシリアル化して伝送してもよいし、第５の実施形態及び第６の実施形態と同様に無線でゲート信号を伝送してもよい。
【０１７４】
第７の実施形態及び第８の実施形態において、エンコーダ及びデコーダを２つずつ設けたが、他の実施形態の２レベル変換器の場合と同様に、３レベル変換器用のエンコーダ及びデコーダを構成することで、エンコーダ及びデコーダを１つずつにしてもよい。また、１つの３レベル変換器に、２組のエンコーダ及びデコーダを設ける場合、片方の組のエンコーダ及びデコーダを第７の実施形態の構成にし、もう片方の組のエンコーダ及びデコーダを第８の実施形態の構成にしてもよい。さらに、異常を検出する診断のために、正常であれば生じないスイッチング素子の状態として、ＳＰ１状態とＳＰ２状態の２つの状態を示す波形を制御回路から出力するゲート信号に重畳するようにしたが、ゲート信号に重畳する正常であれば生じないスイッチング素子の状態は、１つでもよいし、３以上でもよい。
【０１７５】
各実施形態では、２レベル変換器又は３レベル変換器について説明したが、これら以外のマルチレベル変換器でも、ゲート信号に診断用信号を重畳することで、同様に構成することができる。また、診断用信号は、ゲート信号の微分回路を介した信号や一定の周波数で出力するライブ信号について説明したが、これ以外の信号を診断用信号としてゲート信号に重畳させてもよい。
【０１７６】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７７】
１…制御回路、２…ゲート駆動回路、３…電力変換回路、４…エンコーダ、５…デコーダ、１０…電力変換装置、１１，１２…微分回路、１３，１４…ＯＲ回路、２１，２２…ＬＰＦ、２３，２４…絶縁アンプ、２５…診断回路、３１，３２…スイッチング素子、３３，３４…ダイオード、３５，３６…ゲート抵抗。
【図１】
2014230331.tif 000003
【図２】
2014230331.tif 000004
【図３】
2014230331.tif 000005
【図４】
2014230331.tif 000006
【図５】
2014230331.tif 000007
【図６】
2014230331.tif 000008
【図７】
2014230331.tif 000009
【図８】
2014230331.tif 000010
【図９】
2014230331.tif 000011
【図１０】
2014230331.tif 000012
【図１１】
2014230331.tif 000013
【図１２】
2014230331.tif 000014
【図１３】
2014230331.tif 000015
【図１４】
2014230331.tif 000016
【図１５】
2014230331.tif 000017
【図１６】
2014230331.tif 000018
【図１７】
2014230331.tif 000019
【図１８】
2014230331.tif 000020
【図１９】
2014230331.tif 000021
【図２０】
2014230331.tif 000022
【図２１】
2014230331.tif 000023
【図２２】
2014230331.tif 000024
【図２３】
2014230331.tif 000025
【図２４】
2014230331.tif 000026
【図２５】
2014230331.tif 000027
【図２６】
2014230331.tif 000028
【図２７】
2014230331.tif 000029
【図２８】
2014230331.tif 000030
【図２９】
2014230331.tif 000031
【図３０】
2014230331.tif 000032
【図３１】
2014230331.tif 000033
【図３２】
2014230331.tif 000034
【図３３】
2014230331.tif 000035
【図３４】
2014230331.tif 000036