(57)【要約】【課題】簡単な構成で高い電力変換効率を実現することができる電源装置及びこれを備えた画像形成装置を提供する。【解決手段】スイッチング回路３７をターンオンさせるときとターンオフさせるときは、スイッチング素子３８に単独でターンオン又はターンオフさせて、スイッチング回路３７のスイッチング損失を小さくする。また、スッチング素子３８及びスイッチング素子３９双方がオン状態のときは、主に、導通抵抗の小さいスイッチング素子３９からドレイン電流Ｉｄｓがトランス４０側へ流れるため、オン状態における導通損失が小さくなる。【選択図】図５
2014147260.tif 000002
【特許請求の範囲】
【請求項１】
オンオフの切り替えにより給電経路に電力を出力する第１スイッチング素子と、
前記第１スイッチング素子に並列接続され、前記第１スイッチング素子よりもスイッチング速度が遅く且つオン時の導通抵抗が小さく、オンオフの切り替えにより前記給電経路に電力を出力する第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態にあるときに、前記第２スイッチング素子よりも早いタイミングで前記第１スイッチング素子をオンさせ、前記第１スイッチング素子及び前記第２スイッチング素子がオン状態にあるときに、前記第１スイッチング素子よりも早いタイミングで前記第２スイッチング素子をオフさせるスイッチング制御手段と、を具備する電源装置。
【請求項２】
前記スイッチング制御手段は、前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態にあるときに、前記第１スイッチング素子及び前記第２スイッチング素子に対して同時にターンオン信号を出力し、前記第１スイッチング素子及び前記第２スイッチング素子がオン状態にあるときに、前記第１スイッチング素子に対する前記第２スイッチング素子の動作遅れ時間以上早いタイミングで前記第１スイッチング素子よりも先に前記第２スイッチング素子にターンオフ信号を出力するものである請求項１に記載の電源装置。
【請求項３】
前記第１スイッチング素子及び前記第２スイッチング素子は、電界効果トランジスタである請求項１又は２に記載の電源装置。
【請求項４】
前記第２スイッチング素子は、前記第１スイッチング素子よりも出力電流容量が大きいものである請求項１から３のいずれかに記載の電源装置。
【請求項５】
請求項１から４のいずれかに記載の電源装置を具備する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続された第１スイッチング素子及び第２スイッチング素子から負荷機器に電力を供給する電源装置及びこれを備えた画像形成装置に関する。
【背景技術】
【０００２】
複写機やプリンター、ファクシミリなどの画像形成装置は、電力をほとんど消費しない低負荷状態から画像形成処理が行われたときの高負荷状態まで、様々な負荷状態で稼働している。このような画像形成装置に用いられる電源装置として、特許文献１に記載の電源回路が知られている。この従来の電源回路は、電圧変換用トランスの一次側電流を制御する大電力用スイッチング素子（大電力用トランジスタ）と、この大電力用スイッチング素子に並列接続された小電力用スイッチング素子（小電力用トランジスタ）とを備えている。前記大電力用スイッチング素子は、重負荷時の出力用として用いられるものである。また、前記小電力用スイッチング素子は、無負荷又は軽負荷時の出力用として用いられものであり、前記大電力用スイッチング素子に比べて出力電流容量が小さい。前記電源回路では、前記大電力用スイッチング素子及び前記小電力用スイッチング素子それぞれに流れる電流を検出し、前記大電力用スイッチング素子及び前記小電力用スイッチング素子における電流値に応じて電流経路を切り替えるように構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２１１６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の従来の電源回路では、各スイッチング素子を切り替える信号（ターンオン信号又はターンオフ信号）を出力する制御回路に加えて、前記大電力用スイッチング素子に流れる電流を検出する回路、前記小電力用スイッチング素子に流れる電流を検出する回路、更には、検出した電流値を比較して判定する回路などの複数の回路を増設する必要がある。そのため、電源回路の構成が複雑になる。また、特許文献１の電源回路であれば、いずれかのスイッチング素子から負荷機器に見合った電力を供給することができるが、新たに増設された複数の回路でも当然に電力が消費されることを考慮すると、からなずしも電源回路全体における変換効率が向上するとは言えない。
【０００５】
本発明は、前記事情に鑑みてなされたものであり、その目的は、簡単な構成で高い変換効率を実現することができる電源装置及びこれを備えた画像形成装置を提供することにある。
【課題を解決するための手段】
【０００６】
(1)  本発明は、オンオフの切り替えにより給電経路に電力を出力する第１スイッチング素子と、前記第１スイッチング素子に並列接続され、前記第１スイッチング素子よりもスイッチング速度が遅く且つオン時の導通抵抗が小さく、オンオフの切り替えにより前記給電経路に電力を出力する第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子をスイッチング制御するスイッチング制御手段と、を備えた電源装置として構成されている。前記スイッチング制御手段は、前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態にあるときに、前記第２スイッチング素子よりも早いタイミングで前記第１スイッチング素子をオンさせ、前記第１スイッチング素子及び前記第２スイッチング素子がオン状態にあるときに、前記第１スイッチング素子よりも早いタイミングで前記第２スイッチング素子をオフさせる。
【０００７】
本発明によれば、前記スイッチング制御手段によって、前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態にあるときに、それぞれのスイッチング素子にターンオン信号が出力されると、前記第２スイッチング素子よりも早いタイミングで前記第１スイッチング素子がオンされる。また、前記第１スイッチング素子及び前記第２スイッチング素子がオン状態にあるときに、それぞれのスイッチング素子にターンオフ信号が出力されると、前記第１スイッチング素子よりも早いタイミングで前記第２スイッチング素子がオフされる。そのため、給電経路において、ターンオン及びターンオフ時はスイッチング速度の速い第１スイッチング素子によってスイッチング動作が行われるので、ターンオン及びターンオフ時にスイッチング素子で消費される消費電力（スイッチング損失）を小さくすることができる。
【０００８】
また、第１スイッチング素子が先にオンされ、その後に遅れて第２スイッチング素子がオンされる。このとき、第１スイッチング素子及び第２スイッチング素子それぞれがオン状態となるが、両スイッチング素子がオン状態にある場合は、主に、前記導通抵抗（オン抵抗又は飽和オン抵抗ともいう。）の小さい前記第２スイッチング素子を電流が流れるから、両スイッチング素子がオン状態のときに導通抵抗で消費される電力（導通損失）を小さくすることができる。
【０００９】
これにより、第１スイッチング素子及び第２スイッチング素子をスイッチング制御して電力を供給する際のトータル的な損失を小さくすることができる。また、前記スイッチング制御手段以外に新たな構成を追加する必要がないため、簡単な構成で高い変換効率を実現することができ、その結果、高い省電力効果を得ることができる。
【００１０】
(2)  前記スイッチング制御手段は、前記第１スイッチング素子及び前記第２スイッチング素子がオフ状態にあるときに、前記第１スイッチング素子及び前記第２スイッチング素子に対して同時にターンオン信号を出力し、前記第１スイッチング素子及び前記第２スイッチング素子がオン状態にあるときに、前記第１スイッチング素子に対する前記第２スイッチング素子の動作遅れ時間以上早いタイミングで前記第１スイッチング素子よりも先に前記第２スイッチング素子にターンオフ信号を出力するものであることが好ましい。なお、ターンオン信号は、スイッチング素子をオンさせるための制御信号であり、ターンオフ信号は、スイッチング素子をオフさせるための制御信号である。
【００１１】
(3)  前記第１スイッチング素子及び前記第２スイッチング素子の具体例としては、電界効果トランジスタ（ＦＥＴ）が考えられる。
【００１２】
(4)  前記第２スイッチング素子は、前記第１スイッチング素子よりも出力電流容量が大きいものである。なお、一般に、電界効果トランジスタなどのスイッチング素子は、出力電流容量が大きいほどオン状態のときの導通抵抗が小さくなり素子自体の消費電力（導通損失）が小さくなるという利点がある。しかしながら、その反面、スイッチング素子のスイッチング速度が遅くなりターンオン及びターンオフ時の消費電力（スイッチング損失）が大きくなるという欠点がある。言い換えると、出力電流容量が小さいほど、スイッチング素子は、オン状態のときの導通抵抗が大きくなって、素子自体の消費電力が大きくなるが、その反面、スイッチング素子のスイッチング速度が速いので、ターンオン及びターンオフ時の消費電力は小さい。
【００１３】
(5)  また、本発明は、上述に記載の電源装置を具備する画像形成装置として捉えることもできる。
【発明の効果】
【００１４】
本発明によれば、第１スイッチング素子及び第２スイッチング素子をスイッチング制御して電力を供給する際のトータル的な損失を小さくすることができる。また、前記スイッチング制御手段以外に新たな構成を追加する必要がないため、簡単な構成で高い変換効率を実現することができ、その結果、高い省電力効果を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る複合機Ｘの概略構成を示すブロック図である。
【図２】電源装置３０の電源回路３１の構成を示す回路図である。
【図３】スイッチング回路３７の構成を示す回路図である。
【図４】スイッチング素子３８及びスイッチング素子３９それぞれの動作及び動作時の損失を示す波形図である。
【図５】スイッチング素子３８及びスイッチング素子３９の並列回路の動作及び動作時の損失を示す波形図である。
【発明を実施するための形態】
【００１６】
以下、適宜図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例にすぎず、本発明の技術的範囲を限定するものではない。
【００１７】
［複合機Ｘの概略構成］
まず、図１を参照して、本発明の実施形態に係る電源装置３０（本発明の電源装置の一例）及びこの電源装置３０を備えた複合機Ｘ（本発明の画像形成装置の一例）の概略構成について説明する。
【００１８】
図１に示されるように、複合機Ｘは、画像読取部１０、画像形成部１２、ＡＤＦ（自動原稿送り装置）１４、操作表示部１６、標準規格ＩＥＥＥ８０２．３に準拠した通信インターフェースカード等のＮＩＣ（ネットワークインターフェースカード）１８、及びこれらを制御する主制御部２０を備えている。また、複合機Ｘは、画像読取部１０や、画像形成部１２、操作表示部１６、ＮＩＣ１８、主制御部２０などに必要な電力を供給する電源装置３０を備えている。なお、本実施形態では、本発明の画像形成装置の一例として複合機Ｘを例示して説明するが、これに限られず、例えばプリンター、ファクシミリ装置、複写機も本発明の画像形成装置に該当する。
【００１９】
画像読取部１０は、コンタクトガラス、読取ユニット、ミラー、光学レンズ、及びＣＣＤなどを備えた所謂スキャナーであり、所定の位置にセットされた原稿から画像データを読み取る画像読取処理を実行するものである。具体的には、原稿が前記コンタクトガラス上に載置され、その後、操作表示部１６から画像読取指示が入力されると、読取ユニットが副走査方向へ移動され、その移動中に前記読取ユニットから連続して順次１ライン分の光が照射させる。そして、原稿からの反射光が前記ミラー及び前記光学レンズを経て前記ＣＣＤに導かれ、このＣＣＤにて受光した光量に応じた光量データが主制御部２０に出力される。主制御部２０では、前記光学データに基づいて原稿の画像データが生成される。
【００２０】
画像形成部１２は、画像読取部１０で読み取られた画像データ、又は外部のパーソナルコンピュータ等の情報処理装置からＮＩＣ１８を通じて入力された印刷ジョブに基づいて画像形成処理（印刷処理）を実行する電子写真方式の画像形成手段である。画像形成部１２は、感光体ドラム、帯電装置、現像装置、転写装置、定着装置、レーザスキャナユニットなどを備えている。ＮＩＣ１８を通じて印刷ジョブが入力されると、前記帯電装置によって前記感光体ドラムが所定の電位に一様に帯電される。次に、前記レーザスキャナユニットにより前記感光体ドラムの表面に前記印刷ジョブに含まれる画像データに基づく光が照射される。これにより、前記感光体ドラムの表面に静電潜像が形成される。そして、前記感光体ドラム上の静電潜像は前記現像装置によってトナー像として現像（可視像化）される。続いて、前記感光体ドラムに形成されたトナー像は前記転写装置によって印刷用紙に転写され、その後、前記定着装置によって印刷用紙に溶融定着される。なお、本実施形態では、電子写真方式の画像形成部１２を例にして説明するが、画像形成部１２は電子写真方式のものに限られず、インクジェット記録方式のものであっても、或いはそれ以外の記録方式又は印刷方式のものであってもかまわない。
【００２１】
主制御部２０は、複合機Ｘの動作を制御するものである。主制御部２０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭを主な構成要素とするマイクロコンピュータが実装された制御基板として構成されている。また、主制御部２０には、図示しないモータードライバーや液晶コントローラーなどの制御デバイスも搭載されている。図１に示されるように、主制御部２０には、画像読取部１０、画像形成部１２、操作表示部１６、ＮＩＣ１８などが内部バス２１を介して電気的に接続されている。主制御部２０は、前記ＲＯＭに記憶された所定の制御プログラムを前記ＣＰＵが実行することにより、複合機Ｘを統括的に制御する。なお、主制御部２０は集積回路（ＡＳＩＣ、ＤＳＰ）などの電子回路で構成されたものであってもよい。
【００２２】
［電源装置３０の構成］
電源装置３０は、複合機Ｘの構成要素である主制御部２０、画像読取部１０、ＡＤＦ１４、画像形成部１２、操作表示部１６、ＮＩＣ１８などに対して、これらの構成要素が必要としている電力を供給するものである。図１に示されるように、電源装置３０は、主制御部２０、画像読取部１０、ＡＤＦ１４、画像形成部１２、操作表示部１６、ＮＩＣ１８それぞれと電源ケーブル（図１の波線参照）で接続されており、電源装置３０から各構成要素それぞれに電力を供給できるように構成されている。
【００２３】
電源装置３０には、図２に示される電源回路３１が設けられている。電源回路３１は、商用電源であるＡＣ１００Ｖを整流してＤＣ２４Ｖに変換し、それを更にスイッチング制御して、主制御部２０や画像形成部１２等の各構成要素に供給するものである。なお、詳細な説明は省略するが、電源装置３０には図示しない電源制御部が設けられており、この電源制御部は、複合機Ｘを通常動作モードと省電力動作モードとに切り替える制御を行う。ここで、前記通常動作モードとは、複合機Ｘの全ての構成要素に電力を供給して動作させる動作モードのことである。また、前記省電力モードとは、一部の構成要素（例えばＮＩＣ１８のみ）に電力を供給して動作させる動作モードのことであり、前記通常動作モードよりも省電力効果が高い動作モードである。
【００２４】
［電源回路３１の概略構成］
以下、図２を参照して、電源回路３１の概略構成について説明する。図２に示されるように、電源回路３１は、整流回路３３と、電解コンデンサ３５と、スイッチング回路３７と、トランス４０と、制御ＩＣ４１（本発明のスイッチング制御手段の一例）と、二次側整流平滑回路４３と、を備えている。
【００２５】
整流回路３３は、４つのダイオード３３Ａ〜３３Ｄからなるダイオードブリッジ回路であり、商用電源として外部から入力された交流（例えばＡＣ１００Ｖ）を一方向の脈流に整流する。整流回路３３で整流された直流は、電解コンデンサ３５によって平滑化されて、より安定した直流に変換される。スイッチング回路３７は、電解コンデンサ３５によって平滑化された直流を、所定の周波数のパルス状（矩形波状）の電圧信号（以下「パルス信号」という。）に変換するものである。本実施形態では、スイッチング回路３７は２つのスイッチング素子３８，３９によって構成されている。制御ＩＣ４１は、スイッチング回路３７の各スイッチング素子３８，３９に対して制御信号を出力するものである。この制御ＩＣ４１は、具体的には、ＰＷＭコントローラーであって、前記制御信号のデューティー比を適宜変更することによって、スイッチング回路３７から所定の周波数の前記パルス信号が出力されるようにスイッチング回路３７を制御する。トランス４０は、負荷に対応した電圧となるように、スイッチング回路３７から出力された前記パルス信号を降圧する電圧変換器である。トランス４０によって降圧されたパルス信号はいまだパルス状の電圧信号である。そのため、トランス４０からの出力は、二次側整流平滑回路４３によって整流され、更に平滑化されることによって、負荷に応じた電圧の直流に変換される。なお、二次側整流平滑回路４３において、二つのダイオード４３Ａ，４３Ｂとコイル４３Ｃによって電圧の整流が行われ、電解コンデンサ４３Ｄによって平滑化が行われる。なお、制御ＩＣ４１は、負荷変動に伴いスイッチング回路３７の出力が変動しないように、二次側整流平滑回路４３の出力を取り込んで、スイッチング回路３７をフィードバック制御している。
【００２６】
［スイッチング回路３７の構成］
以下、図３及び図４を参照して、スイッチング回路３７の詳細について説明する。図３に示されるように、スッチング回路３７は、スイッチング素子３８（本発明の第１スイッチング素子の一例）と、スイッチング素子３９（本発明の第２スイッチング素子の一例）とを備えている。スッチング素子３８及びスイッチング素子３９は、具体的には、電圧駆動形素子であるパワーＭＯＳＦＥＴであり、それぞれに、ゲート端子（３８Ｇ，３９Ｇ）、ドレイン端子（３８Ｄ，３９Ｄ）、及びソース端子（３８Ｓ，３９Ｓ）の３つの端子が設けられている。
【００２７】
スイッチング素子３８，３９は、制御ＩＣ４１によってオンオフ制御されることによって、電解コンデンサ３５によって平滑化された直流の電路を断続的に開閉して、この電路に電力を出力するものである。スイッチング素子３９は、スイッチング素子３８に並列に接続されている。具体的には、スイッチング素子３８，３９それぞれにおいて、ドレイン端子（３８Ｄ，３９Ｄ）同士が電気的に接続されており、ソース端子（３８Ｓ，３９Ｓ）同士が電気的に接続されており、これにより、スイッチング素子３８とスイッチング素子３９とにより並列回路が構成されている。ゲート端子３８Ｇ，３９Ｇは、それぞれ、信号線を介して制御ＩＣ４１に接続されている。制御ＩＣ４１は、各信号線を通じて、ゲート端子３８Ｇ及びゲート端子３９Ｇそれぞれに個別の制御信号（以下「ゲート信号」という。）を出力する。
【００２８】
スイッチング回路３７においては、スイッチング素子３８のゲート端子３８Ｇに正の電圧であるゲート信号が入力されると、入力されたゲート信号に応じたドレイン電流Ｉｄｓがドレイン端子３８Ｄからソース端子３８Ｓへ流れる。このときにドレイン端子３８Ｄ及びソース端子３８Ｓ間に生じる電圧がドレイン電圧Ｖｄｓである。また、スイッチング素子３９のゲート端子３９Ｇに正の電圧であるゲート信号が入力されると、入力されたゲート信号に応じたドレイン電流Ｉｄｓがドレイン端子３９Ｄからソース端子３９Ｓへ流れる。このときにドレイン端子３９Ｄ及びソース端子３９Ｓ間に生じる電圧がドレイン電圧Ｖｄｓである。
【００２９】
本実施形態では、スイッチング素子３９として、スイッチング素子３８よりもスイッチング速度が遅く、且つオン時の導通抵抗（オン抵抗）が小さいものが採用されている。更に具体的には、スイッチング素子３９は、スイッチング素子３８よりも出力電流容量が大きいものが採用されている。一般に、ＭＯＳＦＥＴなどのスイッチング素子は、出力電流容量が大きいほどオン時の導通抵抗が小さくなり素子自体の消費電力（以下「導通損失」という。）が小さくなるという利点があるが、その反面、スイッチング素子のスイッチング速度が遅くなりターンオン及びターンオフ時の消費電力（以下「スイッチング損失」という。）が大きくなるという欠点がある。言い換えると、出力電流容量が小さいほど、スイッチング素子は、オン時のときの導通抵抗が大きくなり素子自体の消費電力が大きくなるが、その反面、スイッチング素子のスイッチング速度が速いので、ターンオン及びターンオフ時の消費電力が小さい。
【００３０】
本実施形態のスイッチング回路３７においては、図４に示されるように、スイッチング素子３８のスイッチング速度の方が速いため、スイッチング素子３９よりもスイッチング素子３８のほうがターンオン時及びターンオフ時のスイッチング損失は小さい。また、スイッチング素子３９の導通抵抗の方が小さいため、スイッチング素子３８よりもスイッチング素子３９の方が導通損失は小さい。ここに、図４は、スイッチング素子３８及びスイッチング素子３９それぞれの動作及び動作時の損失を示す波形図であり、図４（Ａ）にはスイッチング素子３８の波形図が示されており、図４（Ｂ）にはスイッチング素子３９の波形図が示されている。また、図４（Ａ）には、スイッチング素子３８におけるドレイン電圧Ｖｄｓ（（Ａ１）参照）、ドレイン電流Ｉｄｓ（（Ａ２）参照）、スイッチング損失（（Ａ３）参照）、導通損失（（Ａ４）参照）の波形が示されている。また、図４（Ｂ）には、スイッチング素子３９におけるドレイン電圧Ｖｄｓ（（Ｂ１）参照）、ドレイン電流Ｉｄｓ（（Ｂ２）参照）、スイッチング損失（（Ｂ３）参照）、導通損失（（Ｂ４）参照）の波形が示されている。
【００３１】
なお、本実施形態では、各スイッチング素子３８，３９としてパワーＭＯＳＦＥＴを例示するが、これに代えて、例えば、通常のＭＯＳＦＥＴや通常のＦＥＴ（電界効果トランジスタ）を適用することが可能であり、或いは、パワートランジスタ又は通常のトランジスタを適用することも可能である。また、本実施形態では、同じタイプの素子（パワーＭＯＳＦＥＴ）のスイッチング素子３８及びスイッチング素子３９を適用した例について説明するが、例えば、一方のスイッチング素子をパワーＭＯＳＦＥＴとし、他方のスイッチング素子を通常のＭＯＳＦＥＴとしてもよい。
【００３２】
［スイッチング回路３７の動作］
以下、図５を参照して、スイッチング回路３７の動作について説明する。本実施形態では、制御ＩＣ４１は、スイッチング素子３８に対して、図５（Ａ）に示されるゲート信号ＳＩＧ−Ａを出力し、スイッチング素子３９に対して、図５（Ｂ）に示されるゲート信号ＳＩＧ−Ｂを出力して、スイッチング回路３７によるスイッチングを制御する。図５（Ａ）に示されるように、ゲート信号ＳＩＧ−Ａには、Ｔ１０時点の立ち上がりからＴ３０時点の立ち下がりまでのパルス信号ＰＳ１０が含まれており、更に、このパルス信号ＰＳ１０と同じパルス幅の複数のパルス信号が所定のデューティー比で連続して含まれている。また、図５（Ｂ）に示されるように、ゲート信号ＳＩＧ−Ｂには、Ｔ１０時点の立ち上がりからＴ２０時点の立ち下がりまでのパルス信号ＰＳ２０が含まれており、更に、このパルス信号ＰＳ２０と同じパルス幅の複数のパルス信号が所定のデューティー比で連続して含まれている。
【００３３】
具体的には、図５に示されるように、制御ＩＣ４１は、スイッチング素子３８，３９双方がオフ状態にあるときに、スイッチング素子３８にオフ状態からオン状態にさせるためのパルス信号ＰＳ１０（本発明のターンオン信号に相当）をＴ１０時点に出力する。また、制御ＩＣ４１は、スイッチング素子３９にオフ状態からオン状態にさせるためのパルス信号ＰＳ２０（本発明のターンオン信号に相当）をＴ１０時点に出力する。すなわち、制御ＩＣ４１は、スイッチング素子３８及びスイッチング素子３９それぞれに対して、同じタイミングでパルス信号ＰＳ１０，ＰＳ２０を出力する。上述したように、スッチング素子３８はスイッチング素子３９よりもスイッチング速度が速いため、スイッチング素子３９よりも早いタイミング（Ｔ１１時点）でオン状態となる（図５（Ｃ）参照）。スイッチング素子３８がオンになった後に、遅れ時間ΔＴが経過したタイミング（Ｔ１２時点）でスイッチング素子３９がオフからオンになる（図５（Ｄ）参照）。このように、スイッチング回路３７では、スイッチング損失が小さいスイッチング素子３８がスイッチング素子３９よりも先行してオンになるから、スイッチング回路３７における電力供給開始時のスイッチング損失はスイッチング素子３８だけの分が生じることになる（図５（Ｅ）参照）。
【００３４】
スイッチング素子３９がオンになった後は、スイッチング素子３８，３９の双方がオン状態となる。このとき、導通抵抗が小さいスイッチング素子３９がオン状態となっているので、スイッチング素子３８及びスイッチング素子３９の並列回路においては、主にスイッチング素子３９を通ってドレイン電流Ｉｄｓが流れることになり、導通抵抗の大きいスイッチング素子３８にはほとんどドレイン電流Ｉｄｓは流れない。これにより、スイッチング素子３８，３９の双方がオン状態のときは、導通抵抗が小さい状態で電流を流すことができ、オン状態における導通損失を軽減することができる（図５（Ｅ）参照）。
【００３５】
また、制御ＩＣ４１は、スイッチング素子３８，３９双方がオン状態にあるときに、スイッチング素子３８をオン状態からオフ状態にさせるためにパルス信号ＰＳ１０の出力をＴ３０時点で停止する。また、制御ＩＣ４１は、スイッチング素子３９をオン状態からオフ状態にさせるためにパルス信号ＰＳ２０の出力をＴ２０時点で停止する。なお、パルス信号ＰＳ１０，ＰＳ２０の停止後の無電圧状態が、本発明のターンオフ信号に相当する。本実施形態では、スイッチング速度の違いに起因して、スイッチング素子３８のオフ動作に対してスイッチング素子３９のオフ動作が遅れ時間ΔＴ（本発明の動作遅れ時間に相当）だけ遅れる。したがって、パルス信号ＰＳ１０の停止タイミング（Ｔ３０）よりも遅れ時間Δ以上早いタイミング（Ｔ２０）でパルス信号ＰＳ２０を停止させている。これにより、スイッチング素子３８よりも早いタイミング（Ｔ２１時点）でスイッチング素子３９をオフさせることができる（図５（Ｄ）参照）。なお、スイッチング素子３８は、Ｔ２１の時点から少し遅れたＴ３１の時点でオフとなる。このように、スイッチング回路３７では、スイッチング損失が大きいスイッチング素子３９がスイッチング素子３８よりも先行してオフになり、その後にスイッチング素子３８がオフになって完全に電力供給が遮断されるから、スイッチング回路３７における電力供給遮断時のスイッチング損失はスイッチング素子３８だけの分が生じることになる（図５（Ｅ）参照）。
【００３６】
以上説明したように、スイッチング回路３７における電力供給時と電力遮断時は、スイッチング素子３８が単独でターンオン又はターンオフするため、その際のエネルギー損失は、スイッチング素子３８のみのスイッチング損失だけとなる。これにより、スイッチング回路３７全体のスイッチング損失を小さくすることができる。また、スッチング素子３８及びスイッチング素子３９双方がオン状態のときは、主に、導通抵抗の小さいスイッチング素子３９からドレイン電流Ｉｄｓが流れ、導通抵抗の大きいスイッチング素子３８にはほとんどドレイン電流Ｉｄｓが流れない。これにより、スッチング素子３８及びスイッチング素子３９双方がオン状態にあるときのスイッチング回路３７全体の導通損失を小さくすることができる。その結果、スイッチング回路３７全体の全ての状態において、従来構成よりもエネルギーの損失を軽減することが可能となり、電源装置３０の変換効率を高めることができる。また、制御ＩＣ４１からのゲート信号を調整するだけで本発明が実現できるので、新たな回路などを追加する必要がなく、簡単な構成で高い省電効果を得ることができる。
【００３７】
なお、上述の実施形態では、スイッチング素子３９として、スイッチング素子３８よりも出力電流容量の大きいものを採用しているが、必ずしも出力電流容量に依存すること必要はない。つまり、スイッチング素子３８よりもスイッチング速度が遅く、且つオン時の導通抵抗（オン抵抗）が小さいものであれば、出力電流容量に関わりなく、スイッチング素子３９として適用可能である。
【００３８】
また、上述の実施形態では、画像形成装置である複合機Ｘに適用される電源装置３０を例示して説明したが、特に、画像形成装置の一部の構成だけに電力を供給する省電力モードと、画像形成装置の全ての構成に電力を供給する通常動作モードとの２つの動作モードを有する画像形成装置においては、低負荷状態から高負荷状態まで、様々な負荷状態で稼働することになるので、このような画像形成装置に本発明の電源装置３０は好適である。もちろん、画像形成装置のみならず種々のデバイスにも本発明の電源装置３０は適用可能である。
【符号の説明】
【００３９】
Ｘ：複合機
１０：画像読取部
１２：画像形成部
１４：ＡＤＦ
１６：操作表示部
１８：ＮＩＣ
２０：主制御部
３０：電源装置
３１：電源回路
３３：整流回路
３５：電解コンデンサ
３７：スイッチング回路
３８，３９：スイッチング素子
４１：制御ＩＣ
【図１】
2014147260.tif 000003
【図２】
2014147260.tif 000004
【図３】
2014147260.tif 000005
【図４】
2014147260.tif 000006
【図５】
2014147260.tif 000007