(57)【要約】【課題】  高電圧用の専用端子を不要にし、サイズやコストを増加させずに不揮発性メモリーへの書き込みが可能な集積回路装置、振動デバイスおよび電子機器等を提供する。【解決手段】  接地電圧とは異なる第１の電圧と、前記第１の電圧よりも高い第２の電圧と、を含む複数の電圧を受け取る電源端子Ｐ１と、前記電源端子が前記第２の電圧を受け取る場合にデータの書き込みを行い、前記第１の電圧を受け取る場合に前記書き込み以外の処理を行う不揮発性記憶部１０と、前記電源端子が前記第１の電圧を受け取る場合に通常動作を行う、前記不揮発性記憶部とは異なる第１の回路（レギュレーター３）と、を含む。【選択図】図１
2014106990.tif 000002
【特許請求の範囲】
【請求項１】
接地電圧とは異なる第１の電圧と、前記第１の電圧よりも高い第２の電圧と、を含む複数の電圧を受け取る電源端子と、
前記電源端子が前記第２の電圧を受け取る場合にデータの書き込みを行い、前記第１の電圧を受け取る場合に前記書き込み以外の処理を行う不揮発性記憶部と、
前記電源端子が前記第１の電圧を受け取る場合に通常動作を行う、前記不揮発性記憶部とは異なる第１の回路と、を含む集積回路装置。
【請求項２】
請求項１に記載の集積回路装置において、
前記第１の回路は、
前記通常動作として、前記電源端子が受け取る前記第１の電圧に基づいて、前記第１の電圧よりも低い内部電圧を生成するレギュレーターを含む集積回路装置。
【請求項３】
請求項１乃至２のいずれか１項に記載の集積回路装置において、
前記不揮発性記憶部は、
スイッチを介して前記電源端子または前記レギュレーターと電気的に接続され、
前記書き込みを行う場合に、前記電源端子と接続されて前記第２の電圧が供給され、
前記書き込み以外の処理を行う場合に、前記レギュレーターと接続されて前記内部電圧が供給される集積回路装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の集積回路装置において、
前記第１の回路は、
前記電源端子と電気的に接続され、
前記第２の電圧以上の耐圧を有する素子を含む集積回路装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の集積回路装置において、
前記第２の電圧を、
前記不揮発性記憶部が前記書き込みを行うことができる下限の電圧とする集積回路装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の集積回路装置において、
前記不揮発性記憶部は、
前記データを不揮発に記憶しソースに対して前記第１の電圧または前記接地電圧が供給される第１のトランジスターと、前記第１のトランジスターの選択に用いられる第２のトランジスターと、を含むメモリーセルと、
前記メモリーセルから前記データをリードする場合に、前記第２のトランジスターのゲートに対してゲート電圧を与えるリミッター回路とを含み、
前記リミッター回路が供給する前記第２のトランジスターのゲート電圧は前記第１のトランジスターのソース電圧に対して前記第２のトランジスターの閾値電圧に基づく所定の電圧差を有することを特徴とする集積回路装置。
【請求項７】
請求項６に記載の集積回路装置において、
前記不揮発性記憶部は、
フローティングゲート構造の前記第１のトランジスターを有する前記メモリーセルを含む集積回路装置。
【請求項８】
請求項７に記載の集積回路装置において、
前記不揮発性記憶部は、
ＭＯＮＯＳ構造の前記第１のトランジスターを有する前記メモリーセルを含む集積回路
装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の集積回路装置を含む振動デバイス。
【請求項１０】
請求項１乃至８のいずれか１項に記載の集積回路装置を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、振動デバイスおよび電子機器等に関する。
【背景技術】
【０００２】
近年、例えばアナログ回路のキャリブレーションの用途等で、小容量で安価なＯＴＰ（One Time Programmable）メモリーへの需要がある。ＯＴＰメモリーは１回だけ書き込みが可能な不揮発性メモリーである。例えば、ＦＡＭＯＳ（Floating gate Avalanche injection Metal Oxide Semiconductor）は、不揮発性メモリーの一種であって、紫外線により書き込み情報の消去が可能である。しかし、紫外線照射用窓のない一般に用いられるＩＣパッケージで覆われた後は、小容量のＯＴＰメモリーとして使用可能である。
【０００３】
ここで、不揮発性メモリーはデータを書き込むために高電圧が必要になる。例えば、特許文献１の発明は、集積回路装置（Integrated Circuit、IC）の電源端子（ＶＣＣ）とは別に高電圧用端子（ＶＰＰ１）を設けている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−１４８６９７号公報
【特許文献２】特開昭５９−１１２６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の発明のように、ＯＴＰメモリーでは１回しか使用されない高電圧用端子を用意することは、大きくサイズ、コストを増大させるという問題がある。例えば温度補償型発振器（Temperature Compensated X'tal Oscillator、以下ではＴＣＸＯ）等の発振デバイスに用いられる場合、端子数が４〜６程度であることも多く、さらに高電圧用の専用端子が増えることは影響が大きい。
【０００６】
そこで、特許文献２の発明では、集積回路装置の内部に昇圧回路を含むことで専用端子が増えることを回避する。特許文献２の発明は、集積回路装置の電源電圧（５Ｖ）から昇圧回路で不揮発性メモリーの書き込み用の高電圧（１５Ｖ）を生成する。しかし、専用端子は不要になるが、昇圧回路を備えることによってサイズ、コストが増大してしまう。
【０００７】
本発明はこのような問題点に鑑みてなされたものである。本発明のいくつかの態様によれば、高電圧用の専用端子を不要にし、サイズやコストを増加させずに不揮発性メモリーへの書き込みが可能な集積回路装置、振動デバイスおよび電子機器等を提供することができる。
【課題を解決するための手段】
【０００８】
（１）本発明は、集積回路装置であって、接地電圧とは異なる第１の電圧と、前記第１の電圧よりも高い第２の電圧と、を含む複数の電圧を受け取る電源端子と、前記電源端子が前記第２の電圧を受け取る場合にデータの書き込みを行い、前記第１の電圧を受け取る場合に前記書き込み以外の処理を行う不揮発性記憶部と、前記電源端子が前記第１の電圧を受け取る場合に通常動作を行う、前記不揮発性記憶部とは異なる第１の回路と、を含む。
【０００９】
本発明の集積回路装置は電源端子と、不揮発性記憶部と、第１の回路とを含む。電源端子は複数の電圧を受け取る。つまり、電源端子は１つの端子でありながら複数の電圧レベ
ルを受け取ることが可能である。この複数の電圧には、少なくとも、接地電圧（例えば０Ｖ）とは異なる第１の電圧（例えば３Ｖ）と、第１の電圧よりも高い第２の電圧（例えば７Ｖ）とが含まれる。
【００１０】
不揮発性記憶部は、不揮発性メモリーであって少なくとも１回のデータの書き込み（以下、ライト）が行われる。つまり、不揮発性記憶部はＯＴＰメモリーであってもよいし、電気的に消去可能な不揮発性メモリーであってもよい。不揮発性記憶部は、ライト以外にも、例えばデータの読み出し動作（以下、リード）といった処理を行う。
【００１１】
不揮発性記憶部はライト時に高い電圧を必要とする。本発明の集積回路装置では、電源端子が第２の電圧を受け取る場合に不揮発性記憶部はライトを行い、電源端子が第１の電圧を受け取る場合に不揮発性記憶部はライト以外の処理（例えばリード）を行う。
【００１２】
本発明の集積回路装置には、不揮発性記憶部とは異なる第１の回路が含まれている。第１の回路は、電源端子が第１の電圧を受け取る場合に通常動作を行う。つまり、電源端子が第１の電圧を受け取る場合には、不揮発性記憶部はライト以外の処理を行い、第１の回路は通常動作を行う。ここで、不揮発性記憶部のデータは通常更新されることはないので、第１の電圧は集積回路装置の通常動作に対応した電源電圧である。
【００１３】
すると、本発明の集積回路装置は、通常の電源電圧（第１の電圧）と不揮発性記憶部のライト用の高電圧（第２の電圧）とを１つの電源端子で受け取るので、高電圧用の専用端子を不要にする。また、集積回路装置の外部から高電圧（第２の電圧）を受け取るので、内部の昇圧回路が不要になり、サイズやコストを増加させずに不揮発性記憶部への書き込みが可能である。
【００１４】
（２）この集積回路装置において、前記第１の回路は、前記通常動作として、前記電源端子が受け取る前記第１の電圧に基づいて、前記第１の電圧よりも低い内部電圧を生成するレギュレーターを含んでいてもよい。
【００１５】
本発明の集積回路装置の第１の回路はレギュレーターを含む。レギュレーターは通常動作として、第１の電圧に基づいて第１の電圧よりも低い内部電圧を生成してもよい。このとき、集積回路装置に含まれる内部電圧で動作する回路は、第１の電圧から第２の電圧へと変化しても影響を受けない。また、内部電圧は第１の電圧よりも低いため、これらの回路の消費電力を低く抑えることができる。
【００１６】
（３）この集積回路装置において、前記不揮発性記憶部は、スイッチを介して前記電源端子または前記レギュレーターと電気的に接続され、前記書き込みを行う場合に、前記電源端子と接続されて前記第２の電圧が供給され、前記書き込み以外の処理を行う場合に、前記レギュレーターと接続されて前記内部電圧が供給されてもよい。
【００１７】
本発明の集積回路装置はスイッチを含み、不揮発性記憶部に供給する電圧を切り換えることができる。つまり、ライト以外の処理（例えばリード）を行う場合には、不揮発性記憶部はレギュレーターと接続されて内部電圧が供給されている。そして、ライトの場合にだけ、不揮発性記憶部は電源端子と接続されて前記第２の電圧が供給されるように制御される。
【００１８】
このとき、不揮発性記憶部のうちライトに関する必要な回路についてだけ、電源電圧がスイッチと連動して変化するようにできる。したがって、不揮発性記憶部の全ての回路を第２の電圧以上の耐圧を有する素子で構成する必要がないので、さらに回路規模を抑えることが可能である。
【００１９】
（４）この集積回路装置において、前記第１の回路は、前記電源端子と電気的に接続され、前記第２の電圧以上の耐圧を有する素子を含んでいてもよい。
【００２０】
（５）この集積回路装置において、前記第２の電圧を、前記不揮発性記憶部が前記書き込みを行うことができる下限の電圧としてもよい。
【００２１】
これらの発明の集積回路装置は、電源端子と電気的に接続されている。このとき、第１の回路には、第１の電圧よりも高い第２の電圧が供給される。そのため、第１の回路は第２の電圧以上の耐圧を有する素子を含んでいてもよい。なお、第１の回路であっても、第２の電圧が供給され得る部分以外の素子の耐圧は、第２の電圧以上である必要はない。
【００２２】
そして、第１の回路は、不揮発性記憶部でデータの書き込みが可能な下限の電圧を第２の電圧としてもよい。電源端子から第２の電圧が供給され得る回路を構成する素子について、必要な耐圧ができるだけ低くなるように、第２の電圧を可能な限り低くする。
【００２３】
（６）この集積回路装置において、前記不揮発性記憶部は、前記データを不揮発に記憶しソースに対して前記第１の電圧または前記接地電圧が供給される第１のトランジスターと、前記第１のトランジスターの選択に用いられる第２のトランジスターと、を含むメモリーセルと、前記メモリーセルから前記データをリードする場合に、前記第２のトランジスターのゲートに対してゲート電圧を与えるリミッター回路とを含み、前記リミッター回路が供給する前記第２のトランジスターのゲート電圧は前記第１のトランジスターのソース電圧に対して前記第２のトランジスターの閾値電圧に基づく所定の電圧差を有してもよい。
【００２４】
（７）この集積回路装置において、前記不揮発性記憶部は、フローティングゲート構造の前記第１のトランジスターを有する前記メモリーセルを含んでもよい。
【００２５】
（８）この集積回路装置において、前記不揮発性記憶部は、ＭＯＮＯＳ構造の前記第１のトランジスターを有する前記メモリーセルを含んでもよい。
【００２６】
これらの発明の集積回路装置は、不揮発性記憶部にメモリーセルとリミッター回路とを含む。メモリーセルは、不揮発性の記憶素子である第１のトランジスターと、第１のトランジスターの選択用の第２のトランジスターと、を含む。例えば、第１のトランジスターはＦＡＭＯＳ（Floating gate Avalanche injection Metal Oxide Semiconductor）構造のトランジスターであってもよいし、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）構造のトランジスターであってもよいし、その他のメモリートランジスターであってもよい。例えば、第２のトランジスターはＭＯＳ構造のトランジスターであって、第１のトランジスターと直列に接続されてもよい。
【００２７】
リミッター回路は、電圧リミッター回路であって、例えばダイオード接続されたトランジスター、ダイオード、抵抗等で構成されていてもよい。不揮発性記憶部は、リミッター回路を含むことで、第１のトランジスターのソース電圧（第１の電圧または接地電圧が供給される）に対して所定の電圧差を有するゲート電圧を第２のトランジスターに与える。ここで、所定の電圧差は、第２のトランジスターの閾値電圧に基づいて定められており、例えば第１のトランジスターのデータをリードして“０”であるか“１”であるかを判断するのに必要十分な値であってもよい。
【００２８】
なお、“０”と“１”は２進数や論理を示す表記であるが、以下においてはデジタル回路の電圧レベルとも対応させており、ローレベルが“０”に、ハイレベルが“１”に対応
するものとする。
【００２９】
ここで、不揮発性記憶部のリードは、電源端子が第１の電圧（例えば３Ｖ）を受け取る場合に行われる。従来の集積回路装置の不揮発性記憶部では、データをリードする場合に、例えば第１のトランジスターのソース電圧に対して例えば３Ｖの電圧差が生じるように、第２のトランジスターのゲート電圧を与えていた。このとき、電圧差の大きいゲート電圧を用いるため、第１のトランジスターの絶縁膜に電荷が蓄積される可能性が高まり、誤った書き込み（リードディスターブ）が発生しやすかった。
【００３０】
しかし、本発明の集積回路装置の不揮発性記憶部では、リード時に、第１のトランジスターのソース電圧に対して所定の電圧差を有するゲート電圧を第２のトランジスターに与える。この所定の電圧差は、第２のトランジスターの閾値電圧に基づいて定められ例えば３Ｖに比べて十分に小さい。そのため、リードディスターブの発生を抑制することができる。
【００３１】
このように、これらの発明の集積回路装置は、高電圧用の専用端子を不要にし、サイズやコストを増加させずに不揮発性記憶部への書き込みが可能であるだけでなく、リードディスターブの発生も抑制できる。
【００３２】
（９）本発明は、前記の集積回路装置を含む振動デバイスである。
【００３３】
（１０）本発明は、前記の集積回路装置を含む電子機器である。
【００３４】
これらの発明は、高電圧用の専用端子を不要にし、サイズやコストを増加させない集積回路装置を含む。そのため、小型でコストを抑えた振動デバイス、電子機器を実現できる。
【図面の簡単な説明】
【００３５】
【図１】第１実施形態の集積回路装置のブロック図。
【図２】第１実施形態の集積回路装置の電圧の変化を示す図。
【図３】第１実施形態の不揮発性記憶部の説明図。
【図４】第１実施形態のリミッター回路の構成を説明する図。
【図５】第１実施形態のリミッター回路の出力について説明する図。
【図６】第１実施形態のメモリーセルのリード動作を説明する図。
【図７】第１実施形態の動作モードと印加する電圧との関係を示す図。
【図８】第１実施形態の変形例のリミッター回路の構成を説明する図。
【図９】第１実施形態の変形例のメモリーセルのリード動作を説明する図。
【図１０】第１実施形態の変形例の動作モードと印加する電圧との関係を示す図。
【図１１】第２実施形態の集積回路装置のブロック図。
【図１２】第２実施形態の集積回路装置の電圧の変化を示す図。
【図１３】図１３（Ａ）〜図１３（Ｂ）は、振動デバイスの構成例を示す図。
【図１４】前記実施形態の集積回路装置を含む電子機器のブロック図。
【図１５】図１５（Ａ）〜図１５（Ｂ）は電子機器の外観を例示する図。
【図１６】第１実施形態のレギュレーターの構成例を示す図。
【図１７】第１実施形態の別の変形例の集積回路装置のブロック図。
【発明を実施するための形態】
【００３６】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３７】
１．集積回路装置（第１実施形態）
１．１．集積回路装置の構成
図１は、本実施形態の集積回路装置１の構成を示すブロック図である。集積回路装置１は、電源端子Ｐ１を介して供給される電圧（以下、外部電圧）で動作する不揮発性記憶部１０を含む。また、集積回路装置１は、外部電圧に基づいて内部電圧ＶINT（例えば１．８Ｖ）を生成するレギュレーター３、内部電圧ＶINTで動作するデータ処理部９を含む。なお、集積回路装置１は接地されており、接地電位（例えば０Ｖ）は全ての機能ブロックに供給されるものとする。
【００３８】
集積回路装置１は、外部電圧として、ＶDD（例えば３Ｖ、本発明の第１の電圧に対応）とＶDDよりも高いＨＶDD（例えば７Ｖ、本発明の第２の電圧に対応）とを１つの電源端子Ｐ１で排他的に受け取る。
【００３９】
ここで、レギュレーター３は、電源端子Ｐ１を介してＶDDを受け取り、内部電圧ＶINTを生成することを通常の動作とする。つまり、レギュレーター３は、本発明の第１の回路に対応する。
【００４０】
不揮発性記憶部１０は、ＯＴＰメモリーであり１回だけライトされる。そのため、ライト以外の動作（例えばリード）が通常の動作となる。そして、不揮発性記憶部１０は、ライト時にはＨＶDDが必要であるが、ライト以外の動作ではＶDDが供給されればよい。
【００４１】
このように、集積回路装置１の通常の動作では、電源電圧はＶDDが供給されればよいが、不揮発性記憶部１０のライト用にＨＶDDも必要である。集積回路装置１は、高電圧（ＨＶDD）用の専用端子を持たず、通常の電源電圧（ＶDD）用の端子（電源端子Ｐ１）と兼用している。そのため、集積回路装置１は端子数を減らすことができる。
【００４２】
データ処理部９は、例えばアナログ部５とロジック部７とを含む。アナログ部５は、集積回路装置１の外部からアナログ入力データＤaiを受け取り、所定の処理を実行してアナログ出力データＤaoを出力する。なお、アナログ出力データＤaoはアナログ入力データＤaiと直接の関係がないデータであってもよい。ロジック部７は、集積回路装置１の外部からデジタル入力データＤdiを受け取り、所定の処理を実行してデジタル出力データＤdoを出力する。なお、デジタル出力データＤdoはデジタル入力データＤdiと直接の関係がないデータであってもよい。そして、アナログ部５とロジック部７とは相互にデータのやりとりを行ってもよい。
【００４３】
ここで、不揮発性記憶部１０はアナログ部５の設定値Ｐaおよびロジック部７の設定値Ｐdを記憶しているものとする。設定値Ｐa、Ｐdはそれぞれアナログ部５、ロジック部７の処理に影響を与える値であり、キャリブレーション用のデータであってもよいし、使用環境に応じた演算補正用のデータであってもよい。不揮発性記憶部１０は、さらにレギュレーター３用の設定値Ｐrを記憶していてもよい。
【００４４】
なお、不揮発性記憶部１０は、制御信号ＷＣに基づいて１回だけ設定値Ｐa、Ｐd、Ｐrのライトを行う。不揮発性記憶部１０の内部においてライト、リードなどの動作モードは後述する信号ＲＤおよび信号ＷＲで制御されるが、信号ＲＤおよび信号ＷＲは制御信号ＷＣに基づいて変化する。集積回路装置１では、制御信号ＷＣは外部から与えられるが、集積回路装置１の内部で生成されてもよい。制御信号ＷＣは、電源端子Ｐ１にＨＶDDが供給されている場合に、不揮発性記憶部１０の動作モードがライトとなるように変化する。
【００４５】
図２は、本実施形態の集積回路装置１の電圧の変化を示す図である。なお、図１と同じ
要素には同じ符号を付しており説明を省略する。また、図２では接地電位を０Ｖ、ＶDDを３Ｖ、ＨＶDDを７Ｖ、ＶINTを１．８Ｖと具体的な数値で示しているが、これらの数値に限るものではない。また、以下の説明では適宜ＶDD、ＨＶDD等と言い換えて説明する。
【００４６】
図２のように、集積回路装置１には、時刻ｔ0で電源端子Ｐ１に外部電源の３Ｖ（ＶDD）が供給される。時刻ｔ0が集積回路装置１の電源投入時であり、時刻ｔ0以降にレギュレーター３、不揮発性記憶部１０が動作可能になる。そして、時刻ｔ0から少し経過した時刻ｔ1で、レギュレーター３が生成する内部電圧は１．８Ｖ（ＶINT）で安定する。そして、時刻ｔ1以降にデータ処理部９（アナログ部５、ロジック部７）が動作可能になる。
【００４７】
時刻ｔ2〜時刻ｔ3では、電源端子Ｐ１に外部電源の７Ｖ（ＨＶDD）が供給される。そして、時刻ｔ2〜時刻ｔ3の期間内に制御信号ＷＣがアクティブになり、不揮発性記憶部１０は設定値Ｐa、Ｐd、Ｐrのライトを行う。
【００４８】
集積回路装置１の構成においては、データ処理部９にはレギュレーター３からの内部電圧が供給される。そのため、電源端子Ｐ１にＨＶDDが供給されることは、データ処理部９に影響を与えない。しかし、レギュレーター３、不揮発性記憶部１０については、外部電圧を受け取ることによる影響を考慮する必要がある。このことについて、以下に説明する。
【００４９】
１．２．レギュレーター
レギュレーター３は、高電圧のＨＶDDを受け取ることから、入力電圧の最大定格がＨＶDD以上でなければならない。ここで、ＨＶDDは不揮発性記憶部１０のメモリーセルにデータをライトすることができる十分に高い電圧でなければならない。しかし、レギュレーター３の入力電圧の最大定格に影響することを考慮すると、ＨＶDDは低い方がよい。そのため、ＨＶDDは不揮発性記憶部１０のメモリーセルにデータをライトすることができる下限の電圧であることが好ましい。なお、この下限の電圧は、集積回路装置１の設計段階においても例えばシミュレーション等から得られる。また、既に同じメモリーセルの不揮発性メモリーが製造されていれば、その評価に基づいて得ることもできる。
【００５０】
本実施形態では、ＨＶDDは７Ｖであって、レギュレーター３は入力電圧の最大定格を７Ｖとするものを用いている。図１６は、レギュレーター３の構成を示す図である。レギュレーター３は、入力電圧の最大定格に注意を必要とするが、その構成は特殊なものではなく、簡単に説明すると以下のとおりである。
【００５１】
図１６のように、レギュレーター３は入力電圧ｖin、接地電圧ｖssから出力電圧ｖoutを生成する。ここで、図１の電源端子Ｐ１介して供給される電圧が入力電圧ｖinに対応し、内部電圧ＶINTが出力電圧ｖoutに対応する。なお、図１では接地電圧ｖssについては省略している。
【００５２】
図１６のレギュレーター３で、誤差増幅器（エラーアンプＥＡ）は、出力電圧ｖoutを帰還抵抗ＲsとＲfによって抵抗分割した電圧Ｖfbと、基準電圧Ｖrefとを比較する。エラーアンプＥＡによる比較によって、入力電圧ｖinの変化に影響を受けずに一定の出力電圧ｖoutを生成する。なお、基準電圧Ｖrefは、例えばツェナーダイオードを含んで構成される基準電圧回路３０と、ツェナーダイオードに電流を供給する定電流源３２によって生成される。また、出力トランジスター１３６は入力と出力の電圧差に基づいて熱変換を行い、出力電圧ｖoutを安定させる。
【００５３】
レギュレーター３はさらに、負荷の短絡による過電流を防止する過電流保護回路、温度上昇を検知して出力を遮断する過熱保護回路等を含んでいてもよい。
【００５４】
１．３．不揮発性記憶部
１．３．１．全体構成
図３は、不揮発性記憶部１０の構成を示す図である。図１〜図２と同じ要素には同じ符号を付しており説明を省略する。不揮発性記憶部１０は、不揮発性記憶素子であるＦＡＭＯＳ（Floating gate Avalanche injection Metal Oxide Semiconductor）構造のトランジスター（ＦＡＭＯＳトランジスターＦＴｒ）を含むメモリーセルＭＣを複数含んでいる。不揮発性記憶部１０は、内部電圧ではなく外部電圧が供給されるため、リードディスターブの問題を解決するために、以下のような構成をとる。
【００５５】
不揮発性記憶部１０は、メモリーセルＭＣを図３のＹ方向（以下、行方向）および図３のＸ方向（以下、列方向）にアレイ状に配置している。本実施形態の不揮発性記憶部１０は、行方向にｍ個（ｍは自然数）、列方向にｎ個（ｎは自然数）のメモリーセルＭＣを並べた構造になっている。
【００５６】
また、メモリーセルＭＣは、ソース線ＳＬ、ワード線ＷＬ1〜ＷＬm、ビット線ＢＬ1〜ＢＬnと図３のように接続している。ワード線ＷＬ1〜ＷＬmがアクティブか、非アクティブかは、それぞれ図外の制御部からのワード線制御信号ＷＩ1〜ＷＩmに基づいて定まる。なお、ワード線制御信号ＷＩ1〜ＷＩmはアクティブ・ハイの信号である。
【００５７】
ここで、ワード線調整部ＣＴは、ワード線ＷＬ1〜ＷＬmの電圧を調整する。ワード線調整部ＣＴは、それぞれワード線制御信号ＷＩ1〜ＷＩmが入力されるインバーターＩＶ1〜ＩＶmを含む。インバーターＩＶ1〜ＩＶmはそれぞれワード線ＷＬ1〜ＷＬmと接続されている。そして、ワード線調整部ＣＴは、共通のリミッター回路ＬＣを含む。リミッター回路ＬＣは、インバーターＩＶ1〜ＩＶmの出力電圧を調整できる。
【００５８】
なお、図３は不揮発性記憶部１０の一部を示したものであり、不揮発性記憶部１０の全ての構成要素を図示したものではない。また、以下において、全てのメモリーセルＭＣに共通な構造や制御については、ｉ行（１≦ｉ≦ｍ、ｉは自然数）、ｊ列（１≦ｊ≦ｎ、ｊは自然数）のメモリーセルＭＣijについてのみ説明や図示を行うものとする。また、ワード線調整部ＣＴについても、構造や制御について、その一部であるワード線調整部ＣＴiについてのみ説明や図示を行うものとする。
【００５９】
メモリーセルＭＣijは、ワード線ＷＬiとビット線ＢＬjとによって選択されて、書き込み（ライト）および読み出し（リード）が行われる。なお、ビット線ＢＬjについても、図外の制御部によって電圧制御されるものとする。
【００６０】
メモリーセルＭＣijは、フローティングゲートＦＧを含むＦＡＭＯＳトランジスターＦＴｒ（本発明の第１のトランジスターに対応）とワード線ＷＬiによって選択される選択トランジスターＣＴｒ（本発明の第２のトランジスターに対応）が直列に接続された構造となっている。
【００６１】
ここで、フローティングゲートＦＧに電荷が注入された状態では、読み出しされた時に電流が流れるので、このことを検出してメモリーセルＭＣijの値が“０”であるとする。また、フローティングゲートＦＧに電荷が注入されていない状態では、読み出しされた時に電流が流れないので、このことを検出してメモリーの値が“１”であるとする。例えば、書き込み（すなわち、フローティングゲートＦＧへの電荷の注入）をしていない初期のメモリーセルＭＣijを読み出す時の期待値は“１”である。
【００６２】
図３のように、メモリーセルＭＣijにおいて、ＦＡＭＯＳトランジスターＦＴｒ、選択
トランジスターＣＴｒはＰ型トランジスターであるが、Ｐ型トランジスターでなくＮ型トランジスターで構成することもできる。なお、ソース線ＳＬは共通であって、全てのメモリーセルＭＣのＦＡＭＯＳトランジスターＦＴｒのソースと接続される。
【００６３】
１．３．２．リミッター回路の構成
図４は、リミッター回路ＬＣの詳細な構成を示す図である。図３で示したワード線調整部ＣＴの構造は各ワード線で共通であるため、リミッター回路ＬＣを含む一部であるワード線調整部ＣＴiについてのみ図示して説明する。なお、ワード線ＷＬiに接続されるメモリーセルＭＣij以外のメモリーセルＭＣについては、メモリーセルＭＣijと構造、制御が同じであるため図示と説明を省略している。また、図１〜図３と同じ要素には同じ符号を付しており説明を省略する。
【００６４】
図４のワード線調整部ＣＴiには、外部からＶDD（本発明の第１の電圧に対応、例えば３Ｖ）とＧＮＤ（本発明の接地電圧に対応、例えば０Ｖ）が供給されている。ワード線調整部ＣＴiは、ワード線制御信号ＷＩiが入力され、出力がワード線ＷＬiに接続されているインバーターＩＶiを含む。
【００６５】
ここで、図外の制御部によってアクティブ・ハイであるワード線制御信号ＷＩiが“０”（ローレベル）とされた場合には、メモリーセルＭＣijのＰ型の選択トランジスターＣＴｒのゲートと接続されるワード線ＷＬiの電圧はＶDDとなる。そのため、選択トランジスターＣＴｒはオフ状態となる。つまり、ワード線制御信号ＷＩiが“０”（ローレベル）である場合、メモリーセルＭＣijは選択されず、ワード線ＷＬiは非アクティブである。
【００６６】
一方、ワード線制御信号ＷＩiが“１”（ハイレベル）である場合には、ワード線ＷＬiの電圧はノードＮ3の電圧になる。ノードＮ3の電圧は、リミッター回路ＬＣの出力電圧である。そこで、以下にリミッター回路ＬＣの構成を説明し、不揮発性記憶部の動作モードが“リード”であるとしてノードＮ3の電圧を求める。
【００６７】
リミッター回路ＬＣは、多段に接続された複数の回路素子（以下、回路素子群Ｌ1）と、一端がノードＮ3に接続された抵抗Ｒを含む。リミッター回路ＬＣは、図外の制御部から動作モードによって値が変化する信号ＲＤおよび信号ＷＲを受け取る。動作モードがリード（メモリーセルＭＣijからデータをリードする場合）であれば、信号ＲＤは“１”（ハイレベル）であり、信号ＷＲは“０”（ローレベル）である。
【００６８】
動作モードがリードであるとすると、信号ＲＤは“１”であるため、抵抗Ｒの他端は接地されることになる。ここで、回路素子群Ｌ1の一端のノードＮ1の電圧はＶDDである。そして、回路素子群Ｌ1の他端のノードＮ2については、動作モードがリードで信号ＷＲが“０”であるため、ノードＮ3と電気的に接続される。すなわち、動作モードがリードの場合、ノードＮ3の電圧は、ノードＮ2の電圧となる。
【００６９】
図４のように、回路素子群Ｌ1は、回路素子として２つのダイオード接続されたＰ型のトランジスター（トランジスターＬ10およびトランジスターＬ11）を含む。そして、トランジスターＬ10とトランジスターＬ11とは直列に接続されている。そのため、このＰ型のトランジスターの閾値電圧をＶthpとすると、ノードＮ2の電圧は最終的におおよそＶDD−２×｜Ｖthp｜となる。したがって、動作モードがリードであって、ワード線制御信号ＷＩiが“１”である場合には、ワード線ＷＬiの電圧はＶDD−２×｜Ｖthp｜になると考えることができる。
【００７０】
ここで、抵抗Ｒは、トランジスターＬ10、Ｌ11よりも弱い電流能力をもつ高抵抗である
。動作モードがリードの場合、リミッター回路ＬＣに含まれる抵抗ＲはノードＮ3の電圧（ここではノードＮ2の電圧と同じ）をおおよそＶDD−２×｜Ｖthp｜に安定させる機能を有する。
【００７１】
図５は、ノードＮ3の電圧に対して、トランジスターＬ10およびトランジスターＬ11を流れる電流ＩL1と、抵抗Ｒを流れる電流ＩRとを示したものである。ノードＮ3の電圧が例えばＶDD−２×｜Ｖthp｜よりも高いＶx1になった場合を考える。このとき、トランジスターＬ10およびトランジスターＬ11には電流は流れない（電流ＩL1）が、抵抗Ｒには電流が流れる（電流ＩR）。そのため、ノードＮ3の電圧はＶx1から図５の矢印ａ1の向きに変化していく。すなわち、ノードＮ3の電圧は徐々に低下することになる。
【００７２】
次に、ノードＮ3の電圧が例えばＶDD−２×｜Ｖthp｜よりも低いＶx0になった場合を考える。このとき、トランジスターＬ10およびトランジスターＬ11に電流が流れ（電流ＩL1）、抵抗Ｒにも電流が流れる（電流ＩR）。抵抗Ｒは、トランジスターＬ10、Ｌ11よりも弱い電流能力をもつ高抵抗であるため、ノードＮ3の電圧はＶx0から図５の矢印ａ0の向きに変化していく。すなわち、ノードＮ3の電圧は徐々に上昇することになる。
【００７３】
そして、ノードＮ3の電圧が、図５の矢印ａ0または矢印ａ1の向きに変化して、電流ＩL1と電流ＩRの交点Ｂ0まで達すると、トランジスターＬ10、Ｌ11を流れる電流と抵抗Ｒを流れる電流とが等しいので安定する。ここで、交点Ｂ0に対応するノードＮ3の電圧は、おおよそＶDD−２×｜Ｖthp｜である。そのため、リミッター回路ＬＣは抵抗Ｒを含むことで、最終的におおよそＶDD−２×｜Ｖthp｜の電圧を生成することができる。したがって、不揮発性記憶部１０は、動作モードがリードであって、ワード線制御信号ＷＩiが“１”である場合には、ワード線ＷＬiの電圧を安定的にＶDD−２×｜Ｖthp｜とすることができる。
【００７４】
１．３．３．リード動作の詳細
ここで、ワード線ＷＬiの電圧をＶDD−２×｜Ｖthp｜に制限することで、リードディスターブの発生を抑制できることを、図６を参照して説明する。図６は、メモリーセルＭＣijについて、ソース線ＳＬの電圧をＶDDとし、ビット線ＢＬjの電圧をＧＮＤとして、メモリーセルＭＣijのデータをリードしている様子を示している。このとき、ビット線ＢＬjを流れるリード信号の電流ＩＲPによって、メモリーセルＭＣijのデータが“０”であるか“１”であるかを判断する。
【００７５】
選択トランジスターＣＴｒのゲートに接続されたワード線ＷＬiの電圧がＶDD−２×｜Ｖthp｜であるので、図６のノードＮpの電圧はＶDD−｜Ｖthp｜以上でなければリードできない。つまり、ノードＮpの電圧がＶDD−｜Ｖthp｜より低いと、選択トランジスターＣＴｒについて｜Ｖgs｜＜｜Ｖthp｜となり、選択トランジスターＣＴｒはオフ状態になる。なお、Ｖgsはゲート−ソース間の電圧である。また、ＶthpはＰ型のトランジスターの閾値電圧であり、トランジスターＬ10およびトランジスターＬ11についての閾値電圧と同じである。
【００７６】
すると、メモリーセルＭＣijのデータをリードする条件は、ノードＮpの電圧がＶDD−｜Ｖthp｜以上となることであるが、この条件は、ＦＡＭＯＳトランジスターＦＴｒに加わるドレイン−ソース間の電圧の大きさ｜Ｖds｜が｜Ｖthp｜に制限されることを意味する。
【００７７】
例えば、従来の不揮発性メモリーは、データをリードする場合に、例えば第１のトランジスターのソース電圧（ＶDD）に対してＶDD−ＧＮＤ間に等しい電圧差が生じるようなゲート電圧（ＧＮＤ）を第２のトランジスターに与える。このとき、ＦＡＭＯＳトランジス
ターＦＴｒに加わるドレイン−ソース間の電圧の大きさ｜Ｖds｜は｜ＶDD−Ｖthp｜にもなり得るため、リードディスターブが発生しやすかった。
【００７８】
一方、ＦＡＭＯＳトランジスターＦＴｒに加わるドレイン−ソース間の電圧の大きさ｜Ｖds｜が｜Ｖthp｜に制限される本実施形態の不揮発性記憶部１０は、｜Ｖthp｜が｜ＶDD−Ｖthp｜に比べて小さな値であるため、リードディスターブの発生を抑制することができる。
【００７９】
このように、不揮発性記憶部１０は、選択トランジスターＣＴｒのゲートと接続されるワード線ＷＬiのリード時の電圧をＶDD−２×｜Ｖthp｜にすることで、ＦＡＭＯＳトランジスターＦＴｒに加わる電圧の大きさを｜Ｖthp｜に制限して、リードディスターブの発生を抑制することができる。
【００８０】
１．３．４．他の動作モード
図７は、本実施形態の不揮発性記憶部１０における動作モードと印加する電圧との関係をまとめたものである。前記のように動作モードがリードの場合には、リミッター回路ＬＣの出力としてＶDD−２×｜Ｖthp｜という電圧が得られる。そして、この電圧はワード線ＷＬiに印加され、ソース線ＳＬの電圧をＶDDとし、ビット線ＢＬjの電圧をＧＮＤとすることで、メモリーセルＭＣijのデータをリードできる。
【００８１】
動作モードがライトの場合には、不揮発性記憶部１０にＨＶDDが供給されている。そして、信号ＲＤは“０”であり、信号ＷＲは“１”である。そのため、ノードＮ3の電圧はＧＮＤとなる（図４参照）。よって、ワード線ＷＬiの電圧はＧＮＤであり、ソース線ＳＬの電圧をＧＮＤ、ビット線ＢＬjの電圧をＨＶDDにすることで、メモリーセルＭＣijにデータをライトすることができる。なお、ビット線ＢＬjの電圧をＧＮＤとすれば、データのライトは行われない。
【００８２】
動作モードがリードでもライトでもない場合（この例では待機状態とする）には、信号ＲＤと信号ＷＲはともに“０”である。このとき、抵抗Ｒに電流は流れず、リミッター回路ＬＣの出力（ノードＮ3）の電圧はＶDD−２×｜Ｖthp｜以上となる（図４参照）。また、ワード線ＷＬiの電圧はＶDD（非アクティブ）であり、ソース線ＳＬの電圧をＶDD、ビット線ＢＬjの電圧をＶDDにすることで、メモリーセルＭＣijは待機状態となる。
【００８３】
このように、不揮発性記憶部１０は、従来の不揮発性メモリーと同じようにリード、ライト、待機状態という動作モードを有する。そして、前記のように、選択トランジスターＣＴｒのゲートと接続されるワード線ＷＬiのリード時の電圧をＶDD−２×｜Ｖthp｜にすることで、ＦＡＭＯＳトランジスターＦＴｒに加わる電圧の大きさを｜Ｖthp｜に制限して、リードディスターブの発生を抑制することができる。
【００８４】
１．４．不揮発性記憶部（変形例）
不揮発性記憶部１０のメモリーセルＭＣが含む第１のトランジスターは、ＦＡＭＯＳ構造のトランジスターに限らず、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）構造のトランジスターであってもよい。以下にこの変形例について説明する。なお、重複説明を避けるために、全体構成やノードＮ3の電圧と電流の関係の説明については省略する。
【００８５】
１．４．１．リミッター回路の構成
図８は、変形例のリミッター回路ＬＣの詳細な構成を示す図である。なお、ワード線ＷＬiに接続されるメモリーセルＭＣij以外のメモリーセルＭＣについては、メモリーセルＭＣijと構造、制御が同じであるため図示と説明を省略している。また、図１〜図７と同
じ要素には同じ符号を付しており説明を省略する。なお、書込ワード線ＷＬiwについても、ワード線ＷＬiと同じ電圧が与えられるように不図示の書込ワード線調整部ＣＴw（構成はワード線調整部ＣＴと同じ）による制御が行われるものとし、以下の説明を省略する。
【００８６】
図外の制御部によってアクティブ・ローであるワード線制御信号ｎＷＩiが“１”（ハイレベル）とされた場合には、メモリーセルＭＣijのＮ型の選択トランジスターＣＴｒのゲートと接続されるワード線ＷＬiの電圧はＧＮＤとなる。そのため、選択トランジスターＣＴｒはオフ状態となる。つまり、ワード線制御信号ｎＷＩiが“１”（ハイレベル）である場合、メモリーセルＭＣijは選択されず、ワード線ＷＬiは非アクティブである。
【００８７】
一方、ワード線制御信号ｎＷＩiが“０”（ローレベル）である場合には、ワード線ＷＬiの電圧はノードＮ3の電圧になる。ノードＮ3の電圧は、リミッター回路ＬＣの出力電圧である。
【００８８】
リミッター回路ＬＣは、多段に接続された複数の回路素子（以下、回路素子群Ｌ2）と、一端がノードＮ3に接続された抵抗Ｒを含む。リミッター回路ＬＣは、図外の制御部から動作モードによって値が変化する信号ｎＲＤおよび信号ｎＷＲを受け取る。動作モードがリード（メモリーセルＭＣijからデータをリードする場合）であれば、信号ｎＲＤは“０”（ローレベル）であり、信号ｎＷＲは“１”（ハイレベル）である。
【００８９】
動作モードがリードであるとすると、信号ｎＲＤは“０”であるため、抵抗Ｒの他端の電圧はＶDDになる。ここで、回路素子群Ｌ2の一端のノードＮ1の電圧はＧＮＤである。そして、回路素子群Ｌ2の他端のノードＮ2については、動作モードがリードで信号ｎＷＲが“１”であるため、ノードＮ3と電気的に接続される。すなわち、動作モードがリードの場合、ノードＮ3の電圧は、ノードＮ2の電圧となる。
【００９０】
図８のように、回路素子群Ｌ2は、回路素子として２つのダイオード接続されたＮ型のトランジスター（トランジスターＬ20およびトランジスターＬ21）を含む。そして、トランジスターＬ20とトランジスターＬ21とは直列に接続されている。そのため、このＮ型のトランジスターの閾値電圧をＶthnとすると、ノードＮ2の電圧は最終的におおよそ２×Ｖthnとなる。したがって、動作モードがリードであって、ワード線制御信号ｎＷＩiが“０”である場合には、ワード線ＷＬiの電圧は２×Ｖthnになると考えることができる。
【００９１】
ここで、抵抗Ｒは、トランジスターＬ20、Ｌ21よりも弱い電流能力をもつ高抵抗である。動作モードがリードの場合、リミッター回路ＬＣに含まれる抵抗ＲはノードＮ3の電圧（ここではノードＮ2の電圧と同じ）をおおよそ２×Ｖthnに安定させる機能を有するが、図５を用いた説明と同様であるため詳細は省略する。
【００９２】
１．４．２．リード動作の詳細
ワード線ＷＬiの電圧を２×Ｖthnに制限することで、リードディスターブの発生を抑制できることを、図９を参照して説明する。図９は、メモリーセルＭＣijについて、ソース線ＳＬの電圧をＧＮＤとし、ビット線ＢＬjの電圧をＶDDとして、メモリーセルＭＣijのデータをリードしている様子を示している。このとき、ビット線ＢＬjを流れるリード信号の電流ＩＲPによって、メモリーセルＭＣijのデータが“０”であるか“１”であるかを判断する。
【００９３】
選択トランジスターＣＴｒのゲートに接続されたワード線ＷＬiの電圧が２×Ｖthnであるので、図９のノードＮnの電圧はＶthn以下でなければリードできない。つまり、ノードＮnの電圧がＶthnより高いと、選択トランジスターＣＴｒについてＶgs＜Ｖthnとなり、選択トランジスターＣＴｒはオフ状態になる。なお、Ｖgsはゲート−ソース間の電圧であ
る。また、ＶthnはＮ型のトランジスターの閾値電圧であり、トランジスターＬ20およびトランジスターＬ21についての閾値電圧と同じである。また、このときＭＯＮＯＳトランジスターＭＴｒのゲートに接続された書込ワード線ＷＬiwの電圧も２×Ｖthnである。
【００９４】
すると、メモリーセルＭＣijのデータをリードする条件は、ノードＮnの電圧がＶthn以下となることであるが、この条件は、ＭＯＮＯＳトランジスターＭＴｒに加わるドレイン−ソース間の電圧の大きさＶdsがＶthnに制限されることを意味する。
【００９５】
このように、不揮発性記憶部１０は、選択トランジスターＣＴｒのゲートと接続されるワード線ＷＬiのリード時の電圧を２×Ｖthnにすることで、ＭＯＮＯＳトランジスターＭＴｒに加わる電圧の大きさを、比較的小さな値であるＶthnに制限して、リードディスターブの発生を抑制することができる。
【００９６】
１．４．３．他の動作モード
図１０は、本実施形態の不揮発性記憶部１０における動作モードと印加する電圧との関係をまとめたものである。前記のように動作モードがリードの場合には、リミッター回路ＬＣの出力として２×Ｖthnという電圧が得られる。そして、この電圧はワード線ＷＬiに印加され、ソース線ＳＬの電圧をＧＮＤとし、ビット線ＢＬjの電圧をＶDDとすることで、メモリーセルＭＣijのデータをリードできる。なお、書込ワード線ＷＬiwについても、ワード線ＷＬiと同じ電圧２×Ｖthnとする。
【００９７】
動作モードがライトの場合には、不揮発性記憶部１０にＨＶDDが供給されている。そして、信号ｎＲＤは“１”であり、信号ｎＷＲは“０”である。そのため、ノードＮ3の電圧はＨＶDDとなる（図８参照）。よって、ワード線ＷＬi（および書込ワード線ＷＬiw）の電圧はＨＶDDであり、ソース線ＳＬの電圧をＨＶDD、ビット線ＢＬjの電圧をＧＮＤにすることで、メモリーセルＭＣijにデータをライトすることができる。なお、ビット線ＢＬjの電圧をＶDDとすれば、データのライトは行われない。
【００９８】
動作モードがリードでもライトでもない場合（この例では待機状態とする）には、信号ｎＲＤと信号ｎＷＲはともに“１”である。このとき、抵抗Ｒに電流は流れず、リミッター回路ＬＣの出力（ノードＮ3）の電圧は２×Ｖthn以下となる（図８参照）。また、ワード線ＷＬiおよび書込ワード線ＷＬiwの電圧はＧＮＤ（非アクティブ）であり、ソース線ＳＬの電圧をＧＮＤ、ビット線ＢＬjの電圧をＧＮＤにすることで、メモリーセルＭＣijは待機状態となる。
【００９９】
このように、不揮発性記憶部１０は、従来の不揮発性メモリーと同じようにリード、ライト、待機状態という動作モードを有する。そして、前記のように、選択トランジスターＣＴｒのゲートと接続されるワード線ＷＬiのリード時の電圧を２×Ｖthnにすることで、ＭＯＮＯＳトランジスターＭＴｒに加わる電圧の大きさをＶthnに制限して、リードディスターブの発生を抑制することができる。
【０１００】
つまり、本実施形態の集積回路装置１は、高電圧用の専用端子を不要にし、サイズやコストを増加させずに不揮発性記憶部１０への書き込みが可能である。さらに、リミッター回路を備えた不揮発性記憶部１０を用いることで、外部電圧を用いることによるリードディスターブの発生も抑制できる。
【０１０１】
１．５．その他の変形例
図１７は、本実施形態の別の変形例の集積回路装置１のブロック図である。なお、図１〜図１０、図１６と同じ要素には同じ符号を付しており説明を省略する。また、第１実施形態と異なる事項についてのみ説明する。
【０１０２】
図１７の集積回路装置１のように、レギュレーター３を省略して、データ処理部９が外部電圧を受け取るようにしてもよい。このとき、レギュレーター３を含まないことで、さらに回路規模を小さくすることが可能になる。なお、図１７の構成の集積回路装置１では、データ処理部９が本発明の第１の回路に対応する。
【０１０３】
ただし、データ処理部９のうち電源電圧がＨＶDDに切り換わる部分の回路素子は、最大定格がＨＶDD以上である必要がある。
【０１０４】
２．集積回路装置（第２実施形態）
図１１は、本実施形態の集積回路装置１の構成を示すブロック図である。本実施形態の集積回路装置１では、第１実施形態のように内部にリミッター回路を備えた不揮発性記憶部１０が使用できない場合（すなわち、従来の不揮発性メモリーを使用する場合）でも、リードディスターブの発生を抑制することができる。なお、図１〜図１０、図１６、図１７と同じ要素には同じ符号を付しており説明を省略する。また、第１実施形態と異なる事項についてのみ説明する。
【０１０５】
本実施形態の集積回路装置１は、第１実施形態と異なり、不揮発性記憶部１０が外部電圧と内部電圧とを切り換えることを可能にするスイッチＳＷを含む。スイッチＳＷは、制御信号ＷＣに基づいて変化する。
【０１０６】
不揮発性記憶部１０は、ライト以外の処理（例えばリード）を行う場合には、スイッチＳＷは図１１の（ａ）側に接続されて、レギュレーター３からの内部電圧ＶINTを用いる。そして、ライトを行う場合にだけ、スイッチＳＷは図１１の（ｂ）側に接続されて、ＨＶDD（７Ｖ）である外部電圧を用いる。
【０１０７】
このとき、不揮発性記憶部１０も通常の動作で内部電圧ＶINTを用いるため、リードディスターブに対する特別の対策は不要であり、例えば従来の不揮発性メモリーを用いることが可能である。また、不揮発性記憶部１０のうち、電源電圧がＨＶDDに切り換わる部分の回路素子だけについて最大定格を上げればよいので、サイズやコストをさらに低減できる可能性がある。
【０１０８】
ただし、不揮発性記憶部１０のメモリーセルからリードを開始できるのは、内部電圧ＶINTが安定してからであるため、本実施形態の集積回路装置１は、レギュレーター用の設定値Ｐrを不揮発性記憶部１０に記憶していない。
【０１０９】
図１２は、本実施形態の集積回路装置１の電圧の変化を示す図である。なお、図１〜図１１と同じ要素には同じ符号を付しており説明を省略する。図１２のように、集積回路装置１には、時刻ｔ0で電源端子Ｐ１に外部電源の３Ｖ（ＶDD）が供給される。時刻ｔ0が集積回路装置１の電源投入時であり、時刻ｔ0以降にレギュレーター３が動作する。そして、時刻ｔ0から少し経過した時刻ｔ1で、レギュレーター３が生成する内部電圧は１．８Ｖ（ＶINT）で安定する。そして、時刻ｔ1以降にデータ処理部９（アナログ部５、ロジック部７）が動作可能となる。
【０１１０】
ここで、図１２のｎvの電圧は、スイッチＳＷで選択された不揮発性記憶部１０の電源電圧を表す（図１１参照）。ｎvの電圧についても時刻ｔ1で１．８Ｖとなっており、不揮発性記憶部１０も時刻ｔ1以降に動作可能となる。なお、初期の設定として、スイッチＳＷは図１１の（ａ）側に接続されているとする。
【０１１１】
時刻ｔ2〜時刻ｔ3では、電源端子Ｐ１に外部電源の７Ｖ（ＨＶDD）が供給される。そし
て、時刻ｔ2〜時刻ｔ3の期間内である時刻ｔb0〜時刻ｔb1において、スイッチＳＷは図１１の（ｂ）側に接続される。このとき、不揮発性記憶部１０は、ＨＶDD（７Ｖ）である外部電圧を用いて、設定値Ｐa、Ｐdのライトを行う。
【０１１２】
本実施形態の集積回路装置１は、高電圧用の専用端子を不要にし、サイズやコストを増加させずに不揮発性記憶部１０への書き込みが可能である。さらに、不揮発性記憶部１０の電源電圧を選択するスイッチを備えることで、リードディスターブの発生も抑制し、サイズやコストをさらに低減できる可能性がある。なお、その他の事項については第１実施形態と同じであり説明を省略する。
【０１１３】
３．振動デバイス
集積回路装置１（第１実施形態、第２実施形態および各変形例を含む）は、振動デバイス２００用の集積回路装置１であってもよい。なお、以下に説明する振動デバイス２００は、集積回路装置１を含むものとして説明するが、振動デバイス２００の全体、または一部が集積回路装置（ＩＣ）として提供されてもよい。
【０１１４】
振動デバイス２００は、集積回路装置１を含み、電圧制御型の発振回路と、当該発振回路により発振する発振素子（振動体）とを含むものである。振動デバイスとしては、例えば、発振素子として振動子を備えた発振器や発振素子として振動型のセンシング素子を備えた物理量センサー等が挙げられる。
【０１１５】
図１３（Ａ）に、振動デバイスの一例である発振器の構成例を示す。なお、図１〜図１２、図１６、図１７と同じ要素については同じ符号を付しており説明を省略する。図１３（Ａ）に示す振動デバイス２００（発振器）は、温度補償型発振器（ＴＣＸＯ）であり、集積回路装置１と、発振回路２１０と、温度センサー２２０と、水晶振動子等の発振素子２３０とを含む。
【０１１６】
発振回路２１０は、温度センサー２２０の出力信号に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、発振素子２３０の周波数温度特性を補償しながら一定の周波数で発振させる。そして、集積回路装置１は、不揮発性記憶部１０に記憶されたテーブルに基づいて、温度センサー２２０の出力信号に応じて発振回路２１０からの信号を補正し、精度のよい発振信号を出力する。
【０１１７】
本実施形態の振動デバイスである発振器としては、温度補償型発振器（ＴＣＸＯ）の他にも、電圧制御型発振器（ＶＣＸＯやＶＣＳＯ等）、電圧制御温度補償型発振器（ＶＣ−ＴＣＸＯ）、恒温型発振器（ＯＣＸＯ等）等が挙げられる。また、このような発振器は、発振素子の材質や励振手段によらず、圧電発振器（水晶発振器等）、ＳＡＷ発振器、シリコン発振器、原子発振器等であってもよい。
【０１１８】
図１３（Ｂ）に、振動デバイスの一例である物理量センサーの構成例を示す。なお、図１〜図１２、図１６、図１７と同じ要素については同じ符号を付しており説明を省略する。図１３（Ｂ）に示す振動デバイス２００（物理量センサー）は、集積回路装置１と、発振回路２１０と、温度センサー２２０と、水晶等を材料とするセンサー素子２４０と、検出回路２５０とを含む。
【０１１９】
発振回路２１０は、温度センサー２２０の出力信号に応じた周波数制御電圧Ｖｃを内部で生成することで、温度変化に応じて可変容量素子の容量値を変化させ、センサー素子２４０の周波数温度特性を補償しながら一定の周波数で発振させる。
【０１２０】
センサー素子２４０は、一定の周波数で振動しながら、加わった物理量（例えば、角速
度や加速度等）の大きさに応じた検出信号を出力する。
【０１２１】
検出回路２５０は、センサー素子２４０の検出信号の検波や直流化を行い、センサー素子２４０に加わった物理量の大きさに応じた信号を生成する。
【０１２２】
そして、集積回路装置１は、不揮発性記憶部１０に記憶されたテーブルに基づいて、温度センサー２２０の出力信号に応じて、検出回路２５０からの出力を調整する。例えば、集積回路装置１は、回路素子の温度特性やセンサー素子２４０の温度特性を補償し、振動レベルを調整した物理量信号を生成して出力してもよい。
【０１２３】
本実施形態の振動デバイスである物理量センサーとしては、角速度センサー（ジャイロセンサー）や加速度センサー等が挙げられる。
【０１２４】
振動デバイス２００は、高電圧用の専用端子を不要にし、サイズやコストを増加させない集積回路装置１を含む。そのため、端子数を増やさず、小型でコストを抑えた振動デバイス２００を実現できる。
【０１２５】
４．電子機器
集積回路装置１（第１実施形態、第２実施形態および各変形例を含む）は、電子機器３００の一部であってもよい。電子機器３００について、図１４〜図１５（Ｂ）を用いて説明する。なお、図１〜図１３（Ｂ）、図１６、図１７と同じ要素については同じ符号を付しており説明を省略する。
【０１２６】
図１４は、電子機器３００の機能ブロック図である。電子機器３００は、不揮発性記憶部１０を含む集積回路装置１、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、電子機器３００は、図１４の構成要素（各部）の一部を省略または変更してもよいし、他の構成要素を付加した構成としてもよい。
【０１２７】
集積回路装置１は、不揮発性記憶部１０を含み、ＣＰＵ３２０からのコマンドに応じて各種の処理を行う。例えば、不揮発性記憶部１０に記憶されたパラメーターに基づいて、得られたデータを補正したり、データのフォーマットを変換したりしてもよい。
【０１２８】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、例えば集積回路装置１からのデータ等を用いて各種の計算を行う。また、ＣＰＵ３２０は、各種の制御処理を行う。例えばＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
【０１２９】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【０１３０】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１３１】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムにしたがって実行した演算結果等を一時的に記憶する。
【０１３２】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１３３】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
【０１３４】
そして、音出力部３８０は、スピーカー等の音を出力する装置である。
【０１３５】
電子機器３００は、高電圧用の専用端子を不要にし、サイズやコストを増加させない集積回路装置１を含む。そのため、小型でコストを抑えた電子機器３００を実現できる。
【０１３６】
電子機器３００としては種々の電子機器が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１３７】
図１５（Ａ）は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、前記の不揮発性記憶部１０を含む集積回路装置１を用いることで、小型でコストを抑えることができる。
【０１３８】
図１５（Ｂ）は、電子機器３００の一例であるドライブレコーダー（車両用の計器の一例）を表す図である。ドライブレコーダーは自動車４００に搭載され、例えば自動車４００に取り付けられた前方カメラ２０１や後方カメラ２０３の映像を処理して必要な情報を記憶する装置である。
【０１３９】
そして、電子機器３００であるドライブレコーダーは、前記の不揮発性記憶部１０を含む集積回路装置１を用いることで、小型でコストを抑えることができる。
【０１４０】
５．その他
本発明は、実施形態および変形例で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１４１】
１  集積回路装置、３  レギュレーター、５  アナログ部、７  ロジック部、９  データ
処理部、１０  不揮発性記憶部、３０  基準電圧回路、３２  定電流源、１３６  出力トランジスター、２００  振動デバイス、２０１  前方カメラ、２０３  後方カメラ、２１０  発振回路、２２０  温度センサー、２３０  発振素子、２４０  センサー素子、２５０  検出回路、３００  電子機器、３３０  操作部、３６０  通信部、３７０  表示部、３８０  音出力部、４００  自動車、ＢＬ1〜ＢＬn，ＢＬj  ビット線、ＣＴ，ＣＴi  ワード線調整部、ＣＴw  書込ワード線調整部、ＣＴｒ  選択トランジスター、Ｄａｉ  アナログ入力データ、Ｄａｏ  アナログ出力データ、Ｄｄｉ  デジタル入力データ、Ｄｄｏ
デジタル出力データ、ＥＡ  エラーアンプ、ＦＧ  フローティングゲート、ＦＴｒ  ＦＡＭＯＳトランジスター、Ｌ1  回路素子群、Ｌ10  トランジスター、Ｌ11  トランジスター、Ｌ2  回路素子群、Ｌ20  トランジスター、Ｌ21  トランジスター、ＬＣ  リミッター回路、ＭＣ  メモリーセル、ＭＣij  メモリーセル、ＭＴｒ  ＭＯＮＯＳトランジスター、Ｎ１  ノード、Ｎ２  ノード、Ｎ３  ノード、Ｎｎ  ノード、Ｎｐ  ノード、Ｐ１
電源端子、Ｒ  抵抗、Ｒｆ，Ｒｓ  帰還抵抗、ＳＬ  ソース線、ＳＷ  スイッチ、ＷＣ
制御信号、ＷＩ1〜ＷＩm，ＷＩi  ワード線制御信号、ＷＬ1〜ＷＬm，ＷＬi  ワード線、ＷＬiw  書込ワード線、ｎＷＩi  ワード線制御信号
【図１】
2014106990.tif 000003
【図２】
2014106990.tif 000004
【図３】
2014106990.tif 000005
【図４】
2014106990.tif 000006
【図５】
2014106990.tif 000007
【図６】
2014106990.tif 000008
【図７】
2014106990.tif 000009
【図８】
2014106990.tif 000010
【図９】
2014106990.tif 000011
【図１０】
2014106990.tif 000012
【図１１】
2014106990.tif 000013
【図１２】
2014106990.tif 000014
【図１３】
2014106990.tif 000015
【図１４】
2014106990.tif 000016
【図１５】
2014106990.tif 000017
【図１６】
2014106990.tif 000018
【図１７】
2014106990.tif 000019