(57)【要約】      （修正有）【課題】複数種類のデジタル信号をできるだけ少ない数の伝送経路で送受信できる信号送受信装置を提供する。【解決手段】複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生部１００と、前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生部１１０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するマスタ側送信部１２０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するマスタ側受信部１３０とをマスタ側に有する。【選択図】図１
2014014118.tif 000002
【特許請求の範囲】
【請求項１】
マスタ側に
複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生手段と、
前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有すると共に、
スレーブ側に、
前記クロック発生手段が送出したクロック及びリセット発生手段が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有することを特徴とする信号送受信装置。
【請求項２】
前記マスタ側またはスレーブ側の前記タイムスロットは、前記クロックを計数するカウンタによって形成され、
前記リセット信号は、前記カウンタが所定値をカウントした際に形成される
ことを特徴とする請求項１記載の信号送受信装置。
【請求項３】
上記クロック、リセット信号及び転送送受信信号は、一組の互いに逆論理の信号からなり、ツイストペアの経路で送受を行うことを特徴とする請求項１又は２のいずれか１つに記載の信号送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の信号送受信装置に関する。
【背景技術】
【０００２】
従来のデジタル信号送受信装置では、複数種類のデータの送受信を行う際、複数組の伝送系を必要としている。すなわち、デジタル信号は通常「０」と「１」の１ビットを基本とする信号であるため、転送するためには、本来１経路あれば足りるはずであり、送受信を行う場合であっても２経路あれば足りるはずであるが、その他にも信号の同期をとるためのクロック信号やリセット信号、その他の経路を必要としている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そのような状態で、送受信するデジタル信号の数が増えれば増えるほど、それだけの伝送経路の数が必要になり、大きな問題になっていた。
【０００４】
本発明は、以上のような問題に鑑み創案されたもので、複数種類のデジタル信号をできるだけ少ない数の伝送経路で送受信できる信号送受信装置の構成を提供せんとするものである。
【課題を解決するための手段】
【０００５】
本発明の信号送受信装置に係る発明の構成は、
マスタ側に
複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生手段と、
前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有すると共に、
スレーブ側に、
前記クロック発生手段が送出したクロック及びリセット発生手段が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期手段と、
送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する信号送信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信する送信手段と、
信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する信号受信手段であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信する受信手段と
を有することを基本的特徴としている。
【０００６】
上記第１の信号送受信装置において、より具体的には、前記マスタ側またはスレーブ側の前記タイムスロットは、前記クロックを計数するカウンタによって形成され、前記マスタ側またはスレーブ側の前記タイムスロットは、前記クロックを計数するカウンタによって形成される構成が望ましい。
【０００７】
さらに、上記第１の信号送受信装置の構成は、上記クロック、リセット信号及び転送送受信信号は、一組の互いに逆論理の信号からなり、ツイストペアの経路で送受を行うようにすると、良い。
【０００８】
上記構成によれば、マスタ側にクロック発生手段とリセット手段とを備え、該マスタ及びスレーブとの間の伝送経路にビットクロックと、リセット信号を載せることで、一組の伝送経路で複数種類の信号を送受できるようになる。
【発明の効果】
【０００９】
上記本発明の構成によれば、マスタ側にクロック発生手段とリセット手段とを備え、該マスタ及びスレーブとの間の伝送経路にビットクロックと、リセット信号を載せることで、一組の伝送経路で複数種類の信号を送受できるようになると言う優れた効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を、図面を使用して説明する。
【実施例１】
【００１１】
図１及び図２は、第１発明の実施例に係る４線で送受信される４信号×２（Ｔ１〜Ｔ４及びＳ１〜Ｓ４）のパルス幅変調方式のアナログ信号を送受できる構成のブロック図である。そのうち、図１の構成は、信号送受信装置のマスタ側の構成であり、また図２の構成は、信号送受信装置のスレーブ側の構成である。
【００１２】
上記信号送受信装置のマスタ（Ｍａｓｔｅｒ）側には、複数の時分割タイムスロットを設け、各タイムスロット毎に一周期を刻むクロック信号を発生すると共に外部に送出するクロック発生部１００と、前記時分割タイムスロットが一周する毎に一周期を刻むリセット信号を発生すると共に外部に送出するリセット発生部１１０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するマスタ側送信部１２０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するマスタ側受信部１３０とを有している。
【００１３】
また同装置のスレーブ（Ｓｌａｖｅ）側には、前記クロック発生部１００が送出したクロック及びリセット発生部１１０が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期部１４０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するスレーブ側送信部１５０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するスレーブ側受信部１６０とを有している。
【００１４】
上記信号送受信装置のマスタ側の構成の構成について、さらに詳述すると、まず、上記クロック発生部１００及びリセット発生部１１０は、マスタ側にのみある構成である。
【００１５】
そのうちクロック発生部１００は、通常のクロックジェネレータであり、ここで発生されたクロック信号ＣＬＫはマスタ側で使用されると共に、スレーブ側にも送られて、マスタとスレーブの同期に使用される。該構成によって、図３に示されるように、複数の時分割タイムスロット（本例では８つ）が設定されるが、上記クロック信号ＣＬＫは各タイムスロット毎に一周期を刻む。
【００１６】
上記リセット発生部１１０は、図３及び上述のように、前記時分割タイムスロットが一周する毎に、一周期を刻むリセット信号ＲＳＴが発生せしめられると共に、その信号がスレーブ側に送出される構成であって、ＮＡＮＤ回路で構成されている。後述するオクタルカウンタ１２１が発生するタイミング信号ｂ０、ｂ１或いはｂ２（図８参照）のいずれかがＯＦＦの時（どれかはＬｏｗの時）にリセット信号ＲＳＴがＨｉｇｈに設定されて出力され、これらの信号のいずれもがＯＮの時（どれもがＨｉｇｈの時）にリセット信号ＲＳＴがＬｏｗにセットされて出力される。このリセット信号ＲＳＴはスレーブ側に出力される。
【００１７】
上記クロック信号ＣＬＫは、マスタ側送信部１２０のオクタルカウンタ１２１のＣＫに入力され、クロック信号ＣＬＫをそれぞれ２分周、４分周、８分周した時分割タイミング信号ｂ０、ｂ１、ｂ２を生成する。ｂ０〜ｂ２はその信号のＬｏｗ／Ｈｉｇｈの組み合わせから８つの時分割タイムスロットを形成する。８つの時分割タイムスロットでは、送受信する信号ＳＩＧとして順にＳ１、Ｔ１、Ｓ２、Ｔ２、Ｓ３、Ｔ３、Ｓ４、Ｔ４が、マスタとスレーブの送受信装置の間で送受される。時分割タイムスロット数は必要に応じて増減できる。その際にはカウンタを時分割タイムスロット数に応じて変更するとともに、上記リセット信号が、前記時分割タイムスロットが一周する毎に一周期を刻むように変更すると良い。
【００１８】
マスタ側送信部１２０では、アナログの（マスタ側からスレーブ側への）送信信号Ｔ１〜Ｔ４がサンプルアンドホールド回路１２２ａ〜１２２ｄにそれぞれ入力される。入力されたアナログの送信信号Ｔ１〜Ｔ４はクロック信号ＣＬＫのダウンエッヂのタイミングで標本化される。標本化された送信信号Ｔ１〜Ｔ４はデマルチプレクサ１２３に送出され、タイミング信号ｂ１及びｂ２の状態に応じて順に取り出される。即ちｂ１及びｂ２がともにＬｏｗの場合はＴ１が、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＴ２が、ｂ１がＬｏｗでｂ２がＨｉｇｈの場合はＴ３が、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＴ４が取り出される。取り出されたＴ１〜Ｔ４の標本値はアナログＰＷＭ変換回路１２５によって標本値に応じたパルス幅のパルスに変換される。パルス幅の最小値は０であり、最大値は各タイムスロットのパルス幅であるから、この最大値はクロック信号ＣＬＫの周期に等しい。
【００１９】
変換されたパルスは、図３に示されるように、タイミング信号ｂ０がＨｉｇｈの場合に、ゲート回路１２４を経て、信号送受回線に信号ＳＩＧとして出力され、スレーブ送受信装置に送出される。一方、タイミング信号ｂ０がＬｏｗの場合は、ゲート回路１２４が閉じており、パルスは信号送受回線に送出されない。
【００２０】
一方、マスタ側受信部１３０では、スレーブ送受信装置より信号送受回線を経てＳＩＧを受信する。図３に示されるように、タイミング信号ｂ０がＬｏｗの場合、ＳＩＧは（マスタ側がスレーブ側から受信する）受信信号Ｓ１〜Ｓ４のいずれかであり、この受信信号Ｓ１〜Ｓ４はｂ０をインバータ１３１で反転した信号で制御されるゲート回路１３２を介して受信する。タイミング信号ｂ０がＨｉｇｈの場合、即ちインバータ１３１の出力がＬｏｗの場合はゲート回路１３２が閉じており、入力のいかんにかかわらずゲート回路１３２はＬｏｗを出力するので、マルチプレクサ１３３にはＬｏｗが送出される。一方、タイミング信号ｂ０がＬｏｗの場合、即ちインバータ１３１の出力がＨｉｇｈの場合はゲート回路１３２を介して受信信号Ｓ１〜Ｓ４のいずれかの標本値に応じたパルス幅のパルスがマルチプレクサ１３３に送出される。
【００２１】
マルチプレクサ１３３は、上記ゲート回路１３２を介して受信した受信信号Ｓ１〜Ｓ４を、タイミング信号ｂ１及びｂ２の状態に応じてローパスフィルタ１３４ａ〜１３４ｄに分配する。即ちｂ１及びｂ２がともにＬｏｗの場合はＳ１が１３４ａに、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＳ２が１３４ｂに、ｂ１がＬｏｗでｂ２がｈｉｇｈの場合はＳ３が１３４ｃに、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＳ４が１３４ｄに振り分けられる。振り分けられた受信信号Ｓ１〜Ｓ４はローパスフィルタ１３４ａ〜１３４ｄによって元のアナログ信号に復調される。受信信号Ｓ１〜Ｓ４のパルス幅は送信するＴ１〜Ｔ４と同様であるから、ローパスフィルタ１３４ａ〜１３４ｄのカットオフ周波数は、このパルス幅の最大値をｔ［ｓｅｃ］として、１／ｔ［Ｈｚ］以下とするのが望ましい。
【００２２】
一方、スレーブ（Ｓｌａｖｅ）側の構成について説明する。
【００２３】
上記信号送受信装置のスレーブ（Ｓｌａｖｅ）側には、図２に示すように、前記クロック発生部１００が送出したクロック及びリセット発生部１１０が送出したリセット信号を受け取ってマスタ側に同期した時分割タイムスロットを発生する時分割タイムスロット同期部１４０と、送信すべき信号の標本値に応じたパルス幅のパルスを生成して送信する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該パルスを送信するスレーブ側送信部１５０と、信号の標本値に応じたパルス幅の信号を受信して該パルス幅に応じた信号を復調する構成であって、前記各タイムスロットのうち、所定のタイムスロットに同期して該信号を受信するスレーブ側受信部１６０とを有している。
【００２４】
上記時分割タイムスロット同期部１４０は、上記マスタ側送信部１２０のオクタルカウンタ１２１と同様のオクタルカウンタで構成されており、上述のように、マスタ側から発せられたクロック信号ＣＬＫを受信し、図３に示すように、これを２分周、４分周、及び８分周したタイミング信号ｂ０、ｂ１及びｂ２のタイミング信号を生成する。
【００２５】
ここで、時分割タイムスロット同期部（オクタルカウンタ）１４０は、上記オクタルカウンタ１２１と異なり、カウンタ値のリセット入力ＲＳを備えている。リセット入力ＲＳにはマスタ側リセット発生部１１０から発せられたリセット信号ＲＳＴが入力され、該リセット信号ＲＳＴのアップエッヂでカウント値をすべて０にリセットする。即ち、オクタルカウンタ１４０は、マスタ側クロック発生部１１０のＣＬＫをそれぞれ２、４、８分周したタイミング信号ｂ０、ｂ１及びｂ２を発生するが、マスタ側リセット発生部１１０から発せられたリセット信号ＲＳＴによってタイミング信号ｂ０〜ｂ２が０となるタイミングを制御されるため、マスタ側タイミング信号ｂ０〜ｂ２とスレーブ側タイミング信号ｂ０〜ｂ２はそれぞれ０／１を示すタイミングが同期する。従って、タイミング信号ｂ０、ｂ１、ｂ２の３種類の信号をマスタ側からスレーブ側へ送信することなく、クロック信号ＣＬＫとリセット信号ＲＳＴを送信するのみでマスタ側とスレーブ側の時分割タイムスロットを同期することができる。時分割タイムスロット数が多ければ多いほど、即ち送受する信号の種類が多ければ多いほど、この効果は大きくなる。
【００２６】
スレーブ側送信部１２０では、アナログの（スレーブ側からマスタ側への）送信信号Ｓ１〜Ｓ４がサンプルアンドホールド回路１５１ａ〜１５１ｄにそれぞれ入力される。入力されたアナログの送信信号Ｓ１〜Ｓ４は、クロック信号ＣＬＫのダウンエッヂのタイミングで標本化される。標本化された送信信号Ｓ１〜Ｓ４はデマルチプレクサ１５２に送出され、タイミング信号ｂ１及びｂ２の状態に応じて順に取り出される。即ちｂ１及びｂ２がともにＬｏｗの場合はＳ１が、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＳ２が、ｂ１がＬｏｗでｂ２がＨｉｇｈの場合はＳ３が、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＳ４が取り出される。取り出されたＳ１〜Ｓ４の標本値はアナログＰＷＭ変換回路１５５によって標本値に応じたパルス幅のパルスに変換される。パルス幅の最小値は０であり、最大値は各タイムスロットのパルス幅であるから、この最大値はクロック信号ＣＬＫの周期に等しい。
【００２７】
変換されたパルスは、図３に示されるように、タイミング信号ｂ０がＬｏｗの場合、即ちインバータ１５３の出力がＨｉｇｈの場合にゲート回路１５４を経て信号送受回線に信号ＳＩＧとしてマスタ送受信装置に送出される。一方、タイミング信号ｂ０がＨｉｇｈの場合、即ちインバータ１５３の出力がＬｏｗの場合はゲート回路１５４が閉じており、パルスは信号送受回線に送出されない。
【００２８】
一方、スレーブ側受信部１３０では、スレーブ送受信装置より信号送受回線を経て信号ＳＩＧを受信する。図３に示されるように、タイミング信号ｂ０がＨｉｇｈの場合、信号ＳＩＧは（マスタ側がスレーブ側から受信する）受信信号Ｔ１〜Ｔ４のいずれかであり、この受信信号Ｔ１〜Ｔ４はタイミング信号ｂ０で制御されるゲート回路１６１を介して受信する。タイミング信号ｂ０がＬｏｗの場合はゲート回路１６１が閉じており、入力のいかんにかかわらずゲート回路１６１はＬｏｗを出力するので、マルチプレクサ１６２にはＬｏｗが送出される。一方、タイミング信号ｂ０がＨｉｇｈの場合はゲート回路１６１を介して受信信号Ｔ１〜Ｔ４のいずれかの標本値に応じたパルス幅のパルスがマルチプレクサ１６２に送出される。
【００２９】
マルチプレクサ１６２は、上記ゲート回路１６１を介して受信した受信信号Ｔ１〜Ｔ４を、タイミング信号ｂ１及びｂ２の状態に応じてローパスフィルタ１６３ａ〜１６３ｄに分配する。即ちｂ１及びｂ２がともにＬｏｗの場合はＴ１が１６３ａに、ｂ１がＨｉｇｈでｂ２がＬｏｗの場合はＴ２が１６３ｂに、ｂ１がＬｏｗでｂ２がＨｉｇｈの場合はＴ３が１６３ｃに、ｂ１及びｂ２がいずれもＨｉｇｈの場合はＴ４が１６３ｄに振り分けられる。振り分けられた受信信号Ｔ１〜Ｔ４はローパスフィルタ１６３ａ〜１６３ｄによって元のアナログ信号に復調される。受信信号Ｔ１〜Ｔ４のパルス幅は送信するＳ１〜Ｓ４と同様であるから、これらのローパスフィルタのカットオフ周波数は、このパルス幅の最大値をｔ［ｓｅｃ］として、１／ｔ［Ｈｚ］以下とするのが望ましい。
【００３０】
以上の構成によれば、マスタ側にクロック発生部１００及びリセット発生部１１０の構成が備えられており、該マスタ及びスレーブとの間の伝送経路にビットクロックと、リセット信号を載せることで、一組の伝送経路で複数種類の信号を送受できるようになる。
【実施例２】
【００３１】
図４及び図５は、第３発明の実施例に係る８線（ツイストペア４組）で送受信される４信号×２（Ｔ１〜Ｔ４及びＳ１〜Ｓ４）の電源供給型パルス幅変調方式の送受信構成のブロック図である。そのうち、図４の構成は、信号送受信装置のマスタ側の構成であり、また図５の構成は、信号送受信装置のスレーブ側の構成である。
【００３２】
上記実施例は、実施例１と異なり、伝送経路がツイストペアケーブルで構成されているため、ノイズの影響をキャンセルできることが特徴である。すなわち、上記クロック、リセット信号及び転送送受信信号は、一組の互いに逆論理の信号からなり、ツイストペアの経路で送受を行う構成としている。それ以外の基本的構成は、実施例３の場合とほぼ同じであるので、詳細な説明は省略する。
【００３３】
ただし、図４のゲート回路１７０ａ〜１７０ｃ及び図５の同じくゲート回路１７０ｄは、不平衡型信号（グランドとの電位差で信号を形成する)を平衡型(二本の信号線間の電位差で信号を形成する）に変換するトランシーバ回路である。平衡型にすると、遠距離の通信等の際にノイズを通信線が拾う（ノイズ信号が同相で＋／−の両方の信号線に重畳される）ことがあっても、受信時に差動受信を行うため重畳されたノイズは互いに打ち消しあって影響を与えなくなる。
【００３４】
同じく図４のゲート回路１７１ａ及び図５のゲート回路１７１ｂ〜１７１ｄは、上記の平衡型の信号を差動回路で受信し、不平衡型に変換するトランシーバ回路である。機器の内部などでは外からのノイズの混入は少ないので、扱いやすい不平衡型を用いるが、本実施例もこのトランシーバより後ろの回路は不平衡型で動作するため、通信線（平衡型）との間でインタフェースを取るために設置されている。
【００３５】
また、本実施例の電源及びグランドとクロック（ＣＬＫ＋／−）、電源及びグランドとリセット（ＲＳＴ＋／−）または電源及びグランドと信号（ＳＩＧ＋／−）のいずれか一組は、上記実施例２の方法を方法を用いて共有することができ、その場合、本回路はツイストペア３組で構成することもできる。
【００３６】
尚、本発明の信号送受信装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００３７】
本発明の信号送受信装置は、信号の転送に用いるものなら何でも適用可能であり、例えば、音楽演奏学習用や語学練習用の１対多数ないし多数対多数間の送受信を行う集団学習装置の構成として用いることもできる。
【図面の簡単な説明】
【００３８】
【図１】第１発明の実施例に係る信号送受信装置のマスタ側の構成を示すブロック図である。
【図２】第１発明の実施例に係る信号送受信装置のスレーブ側の構成を示すブロック図である。
【図３】上記実施例１の際の送受信タイミングを示す波形説明図である。
【図４】第２発明の実施例に係る信号送受信装置のマスタ側の構成を示すブロック図である。
【図５】第２発明の実施例に係る信号送受信装置のスレーブ側の構成を示すブロック図である。
【符号の説明】
【００３９】
１００                      クロック発生部
１１０                      リセット発生部
１２０                      マスタ側送信部
１２１                      オクタルカウンタ
１２２ａ〜１２２ｄ、１２４、１３２、１５４、１６１  ゲート回路
１２３、１５２              デマルチプレクサ
１２５、１５５              アナログＰＷＭ変換回路
１３０                      マスタ側受信部
１３１、１５３              インバータ
１３３、１６２              マルチプレクサ
１４０                      時分割タイムスロット同期部
１５０                      スレーブ側送信部
１５１ａ〜１５１ｄ          サンプルアンドホールド回路
１６０                      スレーブ側受信部
【図１】
2014014118.tif 000003
【図２】
2014014118.tif 000004
【図３】
2014014118.tif 000005
【図４】
2014014118.tif 000006
【図５】
2014014118.tif 000007