(57)【要約】【課題】１次側回路と２次側回路との間の電力変換効率の低下を抑えることができる、電力変換装置を提供すること。【解決手段】１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路とを備え、前記１次側回路の１次側ポートと前記２次側回路の２次側ポートとの間で、前記１次側回路及び前記２次側回路のスイッチングによって電力を変換する、電力変換装置であって、前記１次側ポートと前記２次側ポートとの間の電力変換効率が上昇するように、前記スイッチングの周波数と、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差とを制御する制御部を備えることを特徴とする、電力変換装置。【選択図】図１
2014230369.tif 000002
【特許請求の範囲】
【請求項１】
１次側回路と、
前記１次側回路と変圧器で磁気結合する２次側回路と、
前記１次側回路と前記２次側回路との間の電力変換効率が上昇するように、前記１次側回路及び前記２次側回路のスイッチングの周波数を高くし、且つ、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差を大きくする制御部とを備える、電力変換装置。
【請求項２】
前記制御部は、前記周波数を高くすることで前記位相差を大きくする、請求項１に記載の電力変換装置。
【請求項３】
１次側回路と、
前記１次側回路と変圧器で磁気結合する２次側回路とを備え、
前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差が小さいほど、前記１次側回路と前記２次側回路との間の電力変換効率が低下する、電力変換装置であって、
前記１次側回路及び前記２次側回路のスイッチングの周波数を高くすることで前記位相差を大きくする制御部を備えることを特徴とする、電力変換装置。
【請求項４】
前記制御部は、前記周波数を高くすることで前記１次側回路と前記２次側回路との間で伝送される伝送電力を低下させ、前記位相差を大きくすることで前記伝送電力を上昇させる、請求項１から３のいずれか一項に記載の電力変換装置。
【請求項５】
前記制御部は、前記伝送電力が目標電力に収束するように、前記位相差を大きくする、請求項４に記載の電力変換装置。
【請求項６】
前記制御部は、前記目標電力が上昇すると、前記周波数を低くすることで前記伝送電力を上昇させる、請求項５に記載の電力変換装置。
【請求項７】
前記制御部は、前記電力変換効率と前記位相差と前記目標電力の少なくとも一つが設定閾値以上のとき、前記周波数を低くする、請求項６に記載の電力変換装置。
【請求項８】
前記制御部は、前記伝送電力が前記目標電力の上昇に追従するように、前記位相差を変更する、請求項６又は７に記載の電力変換装置。
【請求項９】
前記制御部は、前記電力変換効率と前記位相差の少なくとも一つが設定閾値未満のとき、前記周波数を高くし、且つ、前記位相差を大きくする、請求項１から５のいずれか一項に記載の電力変換装置。
【請求項１０】
前記１次側回路の入出力電圧を検出する１次側電圧検出部と、
前記１次側回路の入出力電流を検出する１次側電流検出部と、
前記２次側回路の入出力電圧を検出する２次側電圧検出部と、
前記２次側回路の入出力電流を検出する２次側電流検出部とを備え、
前記電力変換効率は、前記１次側電圧検出部、前記１次側電流検出部、前記２次側電圧検出部及び前記２次側電流検出部から出力される検出値に基づいて、導出される、請求項７から９のいずれか一項に記載の電力変換装置。
【請求項１１】
前記電力変換効率は、前記位相差との相関関係に基づいて、導出される、請求項７から９のいずれか一項に記載の電力変換装置。
【請求項１２】
前記制御部は、前記１次側回路と前記２次側回路との間で伝送される伝送電力が目標電力に収束するように前記位相差を変更するものであり、前記目標電力が設定閾値未満のとき、前記周波数を高くし、且つ、前記位相差を大きくする、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項１３】
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路との間の電力変換効率に応じて、前記１次側回路及び前記２次側回路のスイッチングの周波数と、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差とを変更する、電力変換方法。
【請求項１４】
前記電力変換効率の低下が検出されたとき、前記周波数と前記位相差とを変更する、請求項１３に記載の電力変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次側回路と、前記１次側回路と変圧器を介して磁気結合する２次側回路との間で行われる電力変換に関する。
【背景技術】
【０００２】
従来、１次側回路のスイッチングと２次側回路のスイッチングとの位相差を変更することによって、１次側回路と２次側回路との間の電力伝送量を調整可能な、電力変換装置が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、１次側回路のスイッチングと２次側回路のスイッチングとの位相差が小さくなると、１次側回路と２次側回路との間の電力変換効率が低下する。本発明は、１次側回路と２次側回路との間の電力変換効率の低下を抑えることができる、電力変換装置及び電力変換方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明は、
１次側回路と、
前記１次側回路と変圧器で磁気結合する２次側回路と、
前記１次側回路と前記２次側回路との間の電力変換効率が上昇するように、前記１次側回路及び前記２次側回路のスイッチングの周波数を高くし、且つ、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差を大きくする制御部とを備える、電力変換装置を提供するものである。
【０００６】
また、上記目的を達成するため、本発明は、
１次側回路と、
前記１次側回路と変圧器で磁気結合する２次側回路とを備え、
前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差が小さいほど、前記１次側回路と前記２次側回路との間の電力変換効率が低下する、電力変換装置であって、
前記１次側回路及び前記２次側回路のスイッチングの周波数を高くすることで前記位相差を大きくする制御部を備えることを特徴とする、電力変換装置を提供するものである。
【０００７】
また、上記目的を達成するため、本発明は、
１次側回路と、前記１次側回路と変圧器で磁気結合する２次側回路との間の電力変換効率に応じて、前記１次側回路及び前記２次側回路のスイッチングの周波数と、前記１次側回路のスイッチングと前記２次側回路のスイッチングとの位相差とを変更する、電力変換方法を提供するものである。
【発明の効果】
【０００８】
本発明によれば、１次側回路と２次側回路との間の電力変換効率の低下を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】電力変換装置の実施形態である電源装置の構成例を示したブロック図
【図２】制御部の構成例を示したブロック図
【図３】１次側回路及び２次側回路のスイッチング例を示したタイミングチャート
【図４】位相差と伝送電力と電力変換効率との関係図
【図５】電力変換方法の一例を示したフローチャート
【発明を実施するための形態】
【００１０】
＜電源装置１０１の構成＞
図１は、電力変換装置の実施形態である電源装置１０１の構成例を示したブロック図である。電源装置１０１は、例えば、電源回路１０と、制御部５０と、センサ部７０とを備えた電源システムである。
【００１１】
電源装置１０１は、例えば、１次側高電圧系負荷６１ａが接続される第１入出力ポート６０ａと、１次側低電圧系負荷６１ｃ及び１次側低電圧系電源６２ｃが接続される第２入出力ポート６０ｃとを、１次側ポートとして有している。１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷６１ｃに電力を供給する。また、１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷６１ａに、電源回路１０に構成される１次側変換回路２０によって昇圧された電力を供給する。１次側低電圧系電源６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。
【００１２】
電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び２次側高電圧系電源６２ｂが接続される第３入出力ポート６０ｂと、２次側低電圧系負荷６１ｄが接続される第４入出力ポート６０ｄとを、２次側ポートとして有している。２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する。また、２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに、電源回路１０に構成される２次側変換回路３０によって降圧された電力を供給する。２次側高電圧系電源６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。
【００１３】
電源回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートが選択され、当該２つの入出力ポートの間で電力変換を行う機能を有する電力変換回路である。
【００１４】
電力Ｐａ，Ｐｃ，Ｐｂ，Ｐｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電力（入力電力又は出力電力）である。電圧Ｖａ，Ｖｃ，Ｖｂ，Ｖｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電圧（入力電圧又は出力電圧）である。電流Ｉａ，Ｉｃ，Ｉｂ，Ｉｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電流（入力電流又は出力電流）である。
【００１５】
電源回路１０は、第１入出力ポート６０ａに設けられるキャパシタＣ１と、第２入出力ポート６０ｃに設けられるキャパシタＣ３と、第３入出力ポート６０ｂに設けられるキャパシタＣ２と、第４入出力ポート６０ｄに設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
【００１６】
キャパシタＣ１は、第１入出力ポート６０ａの高電位側の端子６１３と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ３は、第２入出力ポート６０ｃの高電位側の端子６１６と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ２は、第３入出力ポート６０ｂの高電位側の端子６１８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。キャパシタＣ４は、第４入出力ポート６０ｄの高電位側の端子６２２と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。
【００１７】
キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は、電源回路１０の内部に設けられてもよいし、電源回路１０の外部に設けられてもよい。
【００１８】
電源回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成された電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、変圧器４００（センタータップ式変圧器）で磁気結合されている。
【００１９】
１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポート６０ａと、第２入出力ポート６０ｃとを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２０】
１次側フルブリッジ回路２００は、第１入出力ポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有している。
【００２１】
１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。
【００２２】
１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００２３】
中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。
【００２４】
第１入出力ポート６０ａは、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポート６０ａは、端子６１３と端子６１４とを含んで構成される。第２入出力ポート６０ｃは、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポート６０ｃは、端子６１４と端子６１６とを含んで構成される。
【００２５】
センタータップ２０２ｍは、第２入出力ポート６０ｃの高電位側の端子６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。
【００２６】
２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポート６０ｂと、第４入出力ポート６０ｄとを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２７】
２次側フルブリッジ回路３００は、第３入出力ポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０に接続される２次側負極母線３９９とを有している。
【００２８】
２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。
【００２９】
２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第２アーム回路３１１の中点３１１ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００３０】
中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。
【００３１】
第３入出力ポート６０ｂは、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポート６０ｂは、端子６１８と端子６２０とを含んで構成される。第４入出力ポート６０ｄは、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポート６０ｄは、端子６２０と端子６２２とを含んで構成される。
【００３２】
センタータップ３０２ｍは、第４入出力ポート６０ｄの高電位側の端子６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。
【００３３】
図１において、電源装置１０１は、センサ部７０を備えている。センサ部７０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙを所定の検出周期で検出し、その検出した入出力値Ｙに対応する検出値Ｙｄを制御部５０に対して出力する検出手段である。検出値Ｙｄは、入出力電圧を検出して得られた検出電圧でもよいし、入出力電流を検出して得られた検出電流でもよいし、入出力電力を検出して得られた検出電力でもよい。センサ部７０は、電源回路１０の内部に備えられても外部に備えられてもよい。
【００３４】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに生ずる入出力電圧を検出する電圧検出部を有している。センサ部７０は、例えば、入出力電圧Ｖａと入出力電圧Ｖｃの少なくとも一方の検出電圧を１次側電圧検出値として出力する１次側電圧検出部と、入出力電圧Ｖｂと入出力電圧Ｖｄの少なくとも一方の検出電圧を２次側電圧検出値として出力する２次側電圧検出部とを有している。
【００３５】
センサ部７０の電圧検出部は、例えば、少なくとも一つのポートの入出力電圧値をモニタする電圧センサと、該電圧センサによってモニタされた入出力電圧値に対応する検出電圧を制御部５０に対して出力する電圧検出回路とを有している。
【００３６】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに流れる入出力電流を検出する電流検出部を有している。センサ部７０は、例えば、入出力電流Ｉａと入出力電流Ｉｃの少なくとも一方の検出電流を１次側電流検出値として出力する１次側電流検出部と、入出力電流Ｉｂと入出力電流Ｉｄの少なくとも一方の検出電流を２次側電流検出値として出力する２次側電流検出部とを有している。
【００３７】
センサ部７０の電流検出部は、例えば、少なくとも一つのポートの入出力電流値をモニタする電流センサと、該電流センサによってモニタされた入出力電流値に対応する検出電流を制御部５０に対して出力する電流検出回路とを有している。
【００３８】
電源装置１０１は、制御部５０を備えている。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。制御部５０は、電源回路１０の内部に備えられても外部に備えられてもよい。
【００３９】
制御部５０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙの検出値Ｙｄが、該ポートに設定された目標値Ｙａに収束するように、電源回路１０による電力変換動作をフィードバック制御する。目標値Ｙａは、例えば、各入出力ポートに接続される負荷（例えば、１次側低電圧系負荷６１ｃ等）毎に規定される駆動条件に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。目標値Ｙａは、電力がポートから出力されるときには出力目標値として機能し、電力がポートに入力されるときには入力目標値として機能し、目標電圧値でもよいし、目標電流値でもよいし、目標電力値でもよい。
【００４０】
また、制御部５０は、１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して伝送される伝送電力Ｐが、設定された目標伝送電力Ｐａに収束するように、電源回路１０による電力変換動作をフィードバック制御する。伝送電力は、電力伝送量とも呼ばれる。目標伝送電力Ｐａは、例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙａとの偏差に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。
【００４１】
制御部５０は、所定の制御パラメータＸの値を変化させることによって、電源回路１０で行われる電力変換動作をフィードバック制御し、電源回路１０の第１乃至第４の各入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄにおける入出力値Ｙを調整できる。主な制御パラメータＸとして、位相差φ及びデューティ比Ｄ（オン時間δ）の２種類の制御変数が挙げられる。
【００４２】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比Ｄ（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。
【００４３】
これらの２つの制御パラメータＸは、互いに独立に制御されることが可能である。制御部５０は、位相差φ及びデューティ比Ｄ（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１０の各入出力ポートにおける入出力値Ｙを変化させる。
【００４４】
図２は、制御部５０のブロック図である。制御部５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御部５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。
【００４５】
電力変換モード決定処理部５０２は、例えば、所定の外部信号（例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙａとの偏差を表す信号）に基づいて、次に述べる電源回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポート６０ａから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＡと、第１入出力ポート６０ａから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＢと、第１入出力ポート６０ａから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＣがある。
【００４６】
そして、第２入出力ポート６０ｃから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＤと、第２入出力ポート６０ｃから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＥと、第２入出力ポート６０ｃから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＦがある。
【００４７】
さらに、第３入出力ポート６０ｂから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＧと、第３入出力ポート６０ｂから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＨと、第３入出力ポート６０ｂから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＩがある。
【００４８】
それから、第４入出力ポート６０ｄから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＪと、第４入出力ポート６０ｄから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＫと、第４入出力ポート６０ｄから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＬがある。
【００４９】
位相差φ決定処理部５０４は、電源回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間でのスイッチング素子のスイッチング周期運動の位相差φを設定する機能を有する。
【００５０】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。
【００５１】
１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。
【００５２】
２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。
【００５３】
＜電源装置１０１の動作＞
上記電源装置１０１の動作について、図１及び図２を用いて説明する。例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御部５０の電力変換モード決定処理部５０２は、電源回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポート６０ｃに入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧の電力が電源回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポート６０ｂ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポート６０ｄから出力される。
【００５４】
ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポート６０ｃと第１入出力ポート６０ａについて着目すると、第２入出力ポート６０ｃの端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には昇降圧回路が取り付けられていることとなる。
【００５５】
さらに、第２入出力ポート６０ｃの端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポート６０ｄの端子６２２と第３入出力ポート６０ｂとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。
【００５６】
次に、電源回路１０のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポート６０ａと第３入出力ポート６０ｂについて着目すると、第１入出力ポート６０ａには、１次側フルブリッジ回路２００が接続され、第３入出力ポート６０ｂは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが磁気結合することで、変圧器４００が巻き数１：Ｎのセンタータップ式変圧器として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００でのスイッチング素子のスイッチング周期運動の位相差φを調整することで、第１入出力ポート６０ａに入力された電力を変換して第３入出力ポート６０ｂに伝送させ、あるいは、第３入出力ポート６０ｂに入力された電力を変換して第１入出力ポート６０ａに伝送させることができる。
【００５７】
図３は、制御部５０の制御によって、電源回路１０に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図３において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図３において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００５８】
ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。
【００５９】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１＝２次側オン時間δ２＝時間値α）。
【００６０】
１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポート６０ａと第２入出力ポート６０ｃとの間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポート６０ｂと第４入出力ポート６０ｄとの間の変圧比である。
【００６１】
したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポート６０ｃの電圧／第１入出力ポート６０ａの電圧
＝δ１／Ｔ＝α／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポート６０ｄの電圧／第３入出力ポート６０ｂの電圧
＝δ２／Ｔ＝α／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝α／Ｔ）である。
【００６２】
なお、図３のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。
【００６３】
また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。さらに、Ｕ１とＵ２の位相差φを変更することで、１次側変換回路２０と２次側変換回路３０の間の電力伝送量Ｐを調整することができ、位相差φ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送し、位相差φ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送することができる。
【００６４】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との間でのスイッチングタイミングのずれであり、１次側第２アーム回路２１１と２次側第２アーム回路３１１との間でのスイッチングタイミングのずれである。それらのずれは互いに等しいまま制御される。つまり、Ｕ１とＵ２の位相差φ及びＶ１とＶ２の位相差φは、同じ値に制御される。
【００６５】
したがって、例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポート６０ｃに入力された電圧を昇圧して第１入出力ポート６０ａに出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポート６０ｂに入力された電圧を降圧して第４入出力ポート６０ｄに出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポート６０ａに入力された電力を所望の電力伝送量Ｐで第３入出力ポート６０ｂに伝送するための位相差φを設定する。
【００６６】
１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。
【００６７】
２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。
【００６８】
上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電源回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。
【００６９】
制御部５０により位相差φに応じて調整される伝送電力Ｐ（電力伝送量Ｐともいう）は、１次側変換回路２０と２次側変換回路３０において一方の変換回路から他方の変換回路に変圧器４００を介して送られる電力であり、
Ｐ＝（Ｎ×Ｖａ×Ｖｂ）／（π×ω×Ｌ）×Ｆ（Ｄ，φ）
・・・式１
で表される。
【００７０】
なお、Ｎは、変圧器４００の巻き数比、Ｖａは、第１入出力ポート６０ａの入出力電圧、Ｖｂは、第３入出力ポート６０ｂの入出力電圧、πは円周率、ω（＝２π×ｆ＝２π／Ｔ）は角周波数、ｆは、１次側変換回路２０及び２次側変換回路３０のスイッチング周波数、Ｔは、１次側変換回路２０及び２次側変換回路３０のスイッチング周期、Ｌは、変圧器４００及び磁気結合リアクトル２０４，３０４の電力伝送に関わる等価インダクタンス、Ｆ（Ｄ，φ）は、デューティ比Ｄと位相差φを変数とする関数であり、デューティ比Ｄに依存せずに、位相差φが増加するにつれて単調増加する変数である。
【００７１】
したがって、図４に示されるように、位相差φが増加するにつれて、伝送電力Ｐも単調増加する。Ｐ（ｆ１）は、スイッチング周波数ｆが所定の周波数ｆ１で固定されているときの伝送電力Ｐの位相差φに対する変化を表し、Ｐ（ｆ２）は、スイッチング周波数ｆが所定の周波数ｆ２（ｆ１＜ｆ２）で固定されているときの伝送電力Ｐの位相差φに対する変化を表す。
【００７２】
図４は、位相差φと伝送電力Ｐと効率ηとの関係を示したグラフである。効率ηは、１次側変換回路２０の１次側ポートと２次側変換回路３０の２次側ポートとの間の電力変換効率であり、入力電力に対する出力電力の比で表される。１次側ポートと２次側ポートのうち、一方のポートから入力される入力電力をＰｉｎ、他方のポートから出力される出力電力をＰｏｕｔ、一方のポートから入力される入力電圧をＶｉｎ、他方のポートから出力される出力電圧をＶｏｕｔ、一方のポートから入力される入力電流をＩｉｎ、他方のポートから出力される出力電流をＩｏｕｔと定義すると、効率ηは、
η＝Ｐｏｕｔ／Ｐｉｎ
＝（Ｖｏｕｔ×Ｉｏｕｔ）／（Ｖｉｎ×Ｉｉｎ）
・・・式２
と表すことができる。
【００７３】
例えば、図１において、第３入出力ポート６０ｂから入力される電力Ｐｂを変換して第１入出力ポート６０ａに変換後の電力Ｐａを出力し、第１入出力ポート６０ａの電力Ｐａを変換して第２入出力ポート６０ｃに変換後の電力Ｐｃを出力する場合、効率ηは、式２によれば、
η＝（Ｖａ×Ｉａ＋Ｖｃ×Ｉｃ）／（Ｖｂ×Ｉｂ）
・・・式３
と表すことができる。なお、式３は、第４入出力ポート６０ｄを使用しない場合の式であり、第４入出力ポート６０ｄにおいて入出力される電力は零とする（例えば、２次側低電圧系負荷６１ｄ及びキャパシタＣ４の構成が無い）。
【００７４】
電源回路１０は、図４に示されるように、位相差φが小さいほど、効率ηが低下することがある。そこで、制御部５０は、効率ηの低下が検出されたとき（「検出」には、「推定」の意も含まれてよい）、効率ηが上昇するように、スイッチング周波数ｆを高くし且つ位相差φを大きくする制御を行う。この制御により、効率ηの低下を抑えることができる。
【００７５】
伝送電力Ｐは式１によって決まるため、制御部５０は、スイッチング周波数ｆ（＝ω／２π）を高くすることで伝送電力Ｐを低下させることができ、位相差φを大きくすることで伝送電力Ｐを上昇させることができる。したがって、例えば図４に示されるように、スイッチング周波数ｆをｆ１からｆ２に高くし、且つ、位相差φをφ１からφ２に大きくすることによって、電源回路１０の動作点を、効率η１の動作点ａから効率η２（＞η１）の動作点ｃに遷移させることができる。
【００７６】
制御部５０は、例えば、効率ηが設定閾値η０未満であることが検出されたとき、効率ηが設定閾値η０以上に上昇するように、スイッチング周波数ｆを高くし且つ位相差φを大きくする制御を行う。これにより、効率ηの低下を確実に抑えることができる。設定閾値η０は、効率ηの低下を検出するために用いられる所定の効率基準値であり、効率η１よりも大きく効率η２よりも小さい値である。
【００７７】
効率ηは、例えば、センサ部７０から出力される検出値Ｙｄ（具体的には、１次側電圧検出部、１次側電流検出部、２次側電圧検出部及び２次側電流検出部から出力される検出値）に基づき、式２（特には、式３）に従って、導出される。例えば、制御部５０が、検出値Ｙｄを式２又は式３に代入することによって、効率ηを算出する。制御部５０は、算出された効率ηに応じて、スイッチング周波数ｆ及び位相差φを変更する制御を行う。
【００７８】
あるいは、効率ηは、例えば、位相差φと効率ηとの相関関係に基づいて、導出されてもよい。例えば、位相差φと効率ηとの相関関係が電源回路１０の工場製造時に予め測定され、その測定された相関関係を定めたマップ又はプログラム定数が制御部５０に構成される記憶装置に予め記憶される。これにより、制御部５０は、記憶装置に記憶されたマップに従って、位相差φに対応する効率ηを導出できる。また、効率ηが位相差φと効率ηとの相関関係に基づいて導出されることにより、センサ部７０に構成される電流検出部が無くても、位相差φに基づいて効率ηが推定できる。そのため、例えば、制御部５０の演算負荷の低減、制御部５０の応答性の向上、電源装置１０１のコスト低減を図ることができる。
【００７９】
また、制御部５０は、例えば、位相差φが設定閾値φ０未満であることが検出されたとき、位相差φが設定閾値φ０以上に上昇するように、スイッチング周波数ｆを高くし且つ位相差φを大きくする制御を行ってもよい。つまり、位相差φと効率ηとの間に相関関係が存在するため、制御部５０は、効率ηが上昇するように、位相差φに応じて、スイッチング周波数ｆ及び位相差φを変更する制御を行う。これにより、効率ηの低下を確実に抑えることができる。設定閾値φ０は、効率ηの低下を検出するために用いられる所定の位相差基準値であり、位相差φ１よりも大きく位相差φ２よりも小さい値である。設定閾値φ０は、例えば、効率ηが設定閾値η０であるときの位相差である。
【００８０】
制御部５０は、例えば、スイッチング周波数ｆを高くすることで、位相差φを大きくする制御を行うことが好ましい。これにより、位相差φを大きくしてからスイッチング周波数ｆを高くする制御を行う場合に比べて、スイッチング周波数ｆ及び位相差φの変化によって生ずる伝送電力Ｐの変動量を抑えることができる。
【００８１】
伝送電力Ｐは式１によって決まるため、制御部５０は、スイッチング周波数ｆ（＝ω／２π）を高くすることにより、同じ位相差φのときでも、伝送電力Ｐは低下する。例えば図４に示されるように、スイッチング周波数ｆがｆ１からｆ２に高くなることにより、電源回路１０の動作点は、Ｐ（ｆ１）のカーブ上の位相差φ１の動作点ａから、Ｐ（ｆ２）のカーブ上の同じ位相差φ１の動作点ｂに遷移するため、伝送電力Ｐは低下する。しかしながら、制御部５０は、スイッチング周波数ｆを高くすることにより位相差φを大きくする制御を行うため、位相差φがφ１から増加する。位相差φがφ１から増加するにつれて、伝送電力Ｐは上昇し、効率ηもη１から上昇する。
【００８２】
特に、制御部５０は、伝送電力Ｐが目標伝送電力Ｐ１に収束するように位相差φを大きくする場合、電源回路１０の動作点は、位相差φ１の動作点ｂから位相差φ２の動作点ｃにＰ（ｆ２）のカーブに沿って遷移する。これにより、伝送電力Ｐが目標伝送電力Ｐ１に収束している動作点ａで電源回路１０が動作しているとき、スイッチング周波数ｆの変更によって伝送電力Ｐが目標伝送電力Ｐ１からずれても、伝送電力Ｐを目標伝送電力Ｐ１に再び収束させることができる。また、位相差φがφ１からφ２に増加するため、効率ηもη１からη２に上昇する。
【００８３】
電源回路１０が動作点ｃで動作しているとき、目標伝送電力Ｐ１が更に上昇すると、制御部５０は、スイッチング周波数ｆを周波数ｆ２から低くすることで、伝送電力Ｐを上昇させることができる。例えば、制御部５０は、スイッチング周波数ｆを、変更前の元の値ｆ１に戻す。そして、制御部５０は、伝送電力Ｐが目標伝送電力Ｐ１の上昇に追従するように、位相差φを変更する。これにより、伝送電力Ｐを、上昇した目標伝送電力Ｐ１に収束させることができる。
【００８４】
図５は、電力変換方法の一例を示したフローチャートである。制御部５０は、効率ηが設定閾値η０未満であり且つ位相差φが設定閾値φ０未満であることが検出されたか否かを判定する（ステップＳ１０）。
【００８５】
制御部５０は、効率ηが設定閾値η０未満であり且つ位相差φが設定閾値φ０未満であることが検出されたとき、スイッチング周波数ｆをｆ２に設定する（ステップＳ３０）。制御部５０は、例えば、スイッチング周波数ｆがｆ１に設定されている場合において、効率ηが設定閾値η０未満であり且つ位相差φが設定閾値φ０未満であることが検出されたとき、スイッチング周波数ｆをｆ１からｆ２に高くする。スイッチング周波数ｆがｆ１からｆ２に高くなることにより、上述のように、位相差φもφ１からφ２に大きくなるため、効率ηは上昇する。あるいは、制御部５０は、例えば、スイッチング周波数ｆがｆ２に設定されている場合において、効率ηが設定閾値η０未満であり且つ位相差φが設定閾値φ０未満であることが検出されたとき、効率ηがまだ低いため、スイッチング周波数ｆをｆ２のまま継続する。
【００８６】
一方、制御部５０は、効率ηが設定閾値η０以上であり及び／又は位相差φが設定閾値φ０以上であることが検出されたとき、スイッチング周波数ｆをｆ１に設定する（ステップＳ２０）。制御部５０は、例えば、スイッチング周波数ｆがｆ１に設定されている場合において、効率ηが設定閾値η０以上であり及び／又は位相差φが設定閾値φ０以上であることが検出されたとき、スイッチング周波数ｆをｆ１のまま継続する。あるいは、制御部５０は、例えば、スイッチング周波数ｆがｆ２に設定されている場合において、効率ηが設定閾値η０以上であり及び／又は位相差φが設定閾値φ０以上であることが検出されたとき、スイッチング周波数ｆをｆ２からｆ１に低くする。スイッチング周波数ｆを低くすることにより、同じ位相差φでも、伝送可能な伝送電力Ｐの最大値を大きくできる。
【００８７】
以上、電力変換装置及び電力変換方法を実施形態例により説明したが、本発明は上記実施形態例に限定されるものではない。他の実施形態例の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００８８】
例えば、制御部５０は、伝送電力Ｐが目標伝送電力Ｐａに収束するように位相差φを変更する制御を行う場合、目標伝送電力Ｐａが設定閾値Ｐ０未満であることが検出されたとき、スイッチング周波数ｆを高くすることで位相差φを大きくする制御を行ってもよい。この制御により、設定閾値Ｐ０未満の目標伝送電力Ｐａが指令された場合、その指令に従って位相差φが小さく制御されて効率ηが低下することを防止できる。
【００８９】
また、制御部５０は、目標伝送電力Ｐａが設定閾値Ｐ０以上であることが検出されたとき、スイッチング周波数ｆをｆ２からｆ１に低くする制御を行ってもよい。この制御により、設定閾値Ｐ０以上の目標伝送電力Ｐａが指令された場合、伝送電力Ｐが目標伝送電力Ｐａに対して不足することを防止できる。
【００９０】
また、例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【００９１】
また、第１入出力ポート６０ａに電源が接続されてもよいし、第４入出力ポート６０ｄに電源が接続されてもよい。また、第２入出力ポート６０ｃに電源が接続されなくてもよいし、第３入出力ポート６０ｂに電源が接続されなくてもよい。
【符号の説明】
【００９２】
１０  電源回路
２０  １次側変換回路
３０  ２次側変換回路
５０  制御部
６０ａ  第１入出力ポート
６０ｂ  第３入出力ポート
６０ｃ  第２入出力ポート
６０ｄ  第４入出力ポート
７０  センサ部
１０１  電源装置（電力変換装置の一例）
２００  １次側フルブリッジ回路
２０２  １次側コイル
２０４  １次側磁気結合リアクトル
２０７  １次側第１アーム回路
２１１  １次側第２アーム回路
２０７ｍ，２１１ｍ  中点
２９８  １次側正極母線
２９９  １次側負極母線
３００  ２次側フルブリッジ回路
３０２  ２次側コイル
３０４  ２次側磁気結合リアクトル
３０７  ２次側第１アーム回路
３１１  ２次側第２アーム回路
３０７ｍ，３１１ｍ  中点
３９８  ２次側正極母線
３９９  ２次側負極母線
４００  変圧器
Ｕ＊，Ｖ＊  上アーム
／Ｕ＊，／Ｖ＊  下アーム
【図１】
2014230369.tif 000003
【図２】
2014230369.tif 000004
【図３】
2014230369.tif 000005
【図４】
2014230369.tif 000006
【図５】
2014230369.tif 000007