(57)【要約】【課題】スイッチングアンプにおいて、ＭＯＳＦＥＴ等のトランジスタのオン抵抗を抑制でき、かつ、スイッチングロス及び不要輻射を抑制する。【解決手段】ＤＳＰ２で入力信号のレベル及びＶｏｌのレベルに応じて必要な駆動電流を予測し、必要なゲート電圧を算出する。ＤＳＰ２は、必要なゲート電圧に応じてドライバ段１２のスイッチング電源４を制御して電源電圧を調整する。また、ＤＳＰ２は、入力信号のレベル及びＶｏｌのレベルに応じて変調度を算出し、変調後のパルス幅が小さい場合にゲート電圧の立ち上がりタイミングにおいて一定の電圧を印加する。【選択図】図１
2014230166.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をパルス変調する変調部と、
スイッチング電源により可変の電源電圧が供給される増幅器を備え、前記変調部からの変調信号を増幅してゲート電圧信号として出力するドライバ部と、
電源と接地間に互いに直列に接続され、その接続点に負荷が接続された第１トランジスタ及び第２トランジスタを備え、前記ドライバ部からの前記ゲート電圧信号を前記第１トランジスタ及び前記第２トランジスタに印加することで前記第１トランジスタ及び前記第２トランジスタを交互にオンオフして前記負荷に駆動電流を出力する出力部と、
前記入力信号のレベル及びボリュームのレベルに応じた所望の駆動電流を流すために必要なゲート電圧を算出し、算出したゲート電圧となるように前記スイッチング電源の電源電圧を増減調整する制御部と、
を備えることを特徴とするスイッチングアンプ。
【請求項２】
請求項１記載のスイッチングアンプにおいて、さらに、
前記制御部は、前記入力信号のレベル及び前記ボリュームのレベルに応じた前記変調部の変調度を算出し、算出した変調度が閾値を超えて大きいため変調後のパルス幅が閾値より小さい場合に、前記ゲート電圧の立ち上がりタイミングにおいて一定電圧を前記ゲート電圧に印加するように前記スイッチング電源の電源電圧を調整する
ことを特徴とするスイッチングアンプ。
【請求項３】
請求項１，２のいずれかに記載のスイッチングアンプにおいて、さらに、
前記制御部は、前記スイッチング電源の電源電圧を増減調整するのに要する時間に応じて前記入力信号を遅延させて前記変調部に出力する
ことを特徴とするスイッチングアンプ。
【請求項４】
請求項１，２のいずれかに記載のスイッチングアンプにおいて、
前記制御部は、前記入力信号のレベルと前記ボリュームのレベルと前記所望の駆動電流との関係、及び前記所望の駆動電流と前記ゲート電圧との関係を予め記憶する記憶部を備え、前記関係を用いて前記入力信号のレベル及び前記ボリュームのレベルに応じた所望の駆動電流及び前記ゲート電圧を算出することを特徴とするスイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングアンプに関し、特に電力損失等の低減に関する。
【背景技術】
【０００２】
図７に、一般的なスイッチングアンプの構成を示す。スイッチングアンプは、変調段１０、ドライバ段１２、出力段１４、ＬＣフィルタ（ローパスフィルタ）１６を備え、スピーカ（ＳＰ）１８を駆動する構成である。
【０００３】
変調段１０は、入力信号を例えばパルス幅変調（ＰＷＭ）してドライバ段１２に出力する。
【０００４】
ドライバ段１２は、変調段１０からのＰＷＭ信号を増幅して出力段１４に出力する。
【０００５】
出力段１４は、ドライバ段１２からのＰＷＭ信号に基づきスピーカ１８を駆動するための駆動信号を生成して出力する。
【０００６】
図８に、ドライバ段１２及び出力段１４の回路構成を示す。ドライバ段１２は、アンプ１２ａ、１２ｂを備え、それぞれ変調段１０からのＰＷＭ信号１及びＰＷＭ信号２を増幅して出力段１４に出力する。
【０００７】
出力段１４は、互いに直列接続されたスイッチングトランジスタ、具体的にはＭＯＳＦＥＴ１４ａ、１４ｂを備える。アンプ１２ａからのＰＷＭ信号は、ＭＯＳＦＥＴ１４ａのゲートに供給され、アンプ１２ｂからのＰＷＭ信号は、ＭＯＳＦＥＴ１４ｂのゲートに供給される。一対のＭＯＳＦＥＴ１４ａ，１４ｂは、交互にオン／オフとなるように制御される。すなわち、ＭＯＳＦＥＴ１４ａがオンするときにＭＯＳＦＥＴ１４ｂがオフし、ＭＯＳＦＥＴ１４ａがオフするときにＭＯＳＦＥＴ１４ｂｇがオンするようにＰＷＭ信号１，２により制御される。
【０００８】
特許文献１には、Ｄ級増幅器において、Ｄ級増幅器の増幅回路に供給する電源を与える電源回路を、電源の電圧を可変できるスイッチング電源回路とし、Ｄ級増幅器の出力量を小さくしたときに電圧を低くすることにより、残留電圧を低減することが記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−１４６９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
スイッチングアンプの出力段１４のＭＯＳＦＥＴ１４ａ，１４ｂをオンするためには、ＭＯＳＦＥＴ１４ａ，１４ｂのゲート・ソース間に電圧を印加する必要があり、この印加電圧により出力可能なドレイン・ソース間の抵抗値（オン抵抗）が決まる。そして、（オン抵抗）×（出力電流）２でＭＯＳＦＥＴ１４ａ，１４ｂの損失が決まるため、オン抵抗はできるだけ小さくするのが望ましく、このためにはゲート・ソース間電圧（ＧＳ間電圧）はできるだけ大きい方が望ましい。
【００１１】
しかしながら、ＧＳ間電圧を大きくすると、ドライバ段のスイッチングロス（スイッチングに伴う電力損失）増大に起因して消費電力が増加するという問題、及び、不要輻射が増大してしまう問題があり、オン抵抗を抑制しつつ、スイッチングロス及び不要輻射を低減できる技術が求められている。
【００１２】
本発明の目的は、ＭＯＳＦＥＴ等のトランジスタのオン抵抗を抑制でき、かつ、スイッチングロス及び不要輻射を抑制できるスイッチングアンプを提供することにある。
【課題を解決するための手段】
【００１３】
本発明のスイッチングアンプは、入力信号をパルス変調する変調部と、スイッチング電源により可変の電源電圧が供給される増幅器を備え、前記変調部からの変調信号を増幅してゲート電圧信号として出力するドライバ部と、電源と接地間に互いに直列に接続され、その接続点に負荷が接続された第１トランジスタ及び第２トランジスタを備え、前記ドライバ部からの前記ゲート電圧信号を前記第１トランジスタ及び前記第２トランジスタに印加することで前記第１トランジスタ及び前記第２トランジスタを交互にオンオフして前記負荷に駆動電流を出力する出力部と、前記入力信号のレベル及びボリュームのレベルに応じた所望の駆動電流を流すために必要なゲート電圧を算出し、算出したゲート電圧となるように前記スイッチング電源の電源電圧を増減調整する制御部とを備えることを特徴とする。
【００１４】
本発明では、制御部（例えばＤＳＰで構成される）で入力信号のレベル及びボリュームのレベルに応じて必要な駆動電流を予測し、この駆動電流を得るために必要なゲート電圧を算出してスイッチング電源の電源電圧を調整するので、第１トランジスタ及び第２トランジスタのオン抵抗を低減するために常にゲート電圧を増大させておくのではなく、必要な場合のみゲート電圧を増大させることが可能となり、オン抵抗を低減しつつ、電力消費及び不要輻射を低減できる。
【００１５】
本発明の１つの実施形態では、さらに、前記制御部は、前記入力信号のレベル及び前記ボリュームのレベルに応じた前記変調部の変調度を算出し、算出した変調度が閾値を超えて大きいため変調後のパルス幅が閾値より小さい場合に、前記ゲート電圧の立ち上がりタイミングにおいて一定電圧を前記ゲート電圧に印加するように前記スイッチング電源の電源電圧を調整することを特徴とする。変調後のパルス幅が相対的に小さい場合には、ゲート電圧の立ち上がりには一定の時間を要するため、本来であればゲート電圧が第１トランジスタ及び第２トランジスタの閾値電圧に達すべきところ、達しない場合が生じ得る。そこで、このような場合にゲート電圧の立ち上がりタイミングにおいて一定の電圧を印加することで立ち上がりを速くすることで、パルス幅が小さくても確実に第１トランジスタ及び第２トランジスタを制御して駆動電流を出力する。
【００１６】
本発明の他の実施形態では、さらに、前記制御部は、前記スイッチング電源の電源電圧を増減調整するのに要する時間に応じて前記入力信号を遅延させて前記変調部に出力する
ことを特徴とする。    
【００１７】
本発明のさらに他の実施形態では、前記制御部は、前記入力信号のレベルと前記ボリュームのレベルと前記所望の駆動電流との関係、及び前記所望の駆動電流と前記ゲート電圧との関係を予め記憶する記憶部を備え、前記関係を用いて前記入力信号のレベル及び前記ボリュームのレベルに応じた所望の駆動電流及び前記ゲート電圧を算出することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、スイッチングアンプにおいてＭＯＳＦＥＴ等のトランジスタのオン抵抗を抑制でき、かつ、スイッチングロス及び不要輻射を抑制できる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態の構成図である。
【図２】第１実施形態のＤＳＰの機能ブロック図である。
【図３】変調度が小さい場合のタイミングチャートである。
【図４】変調度が大きい場合のタイミングチャートである。
【図５】第２実施形態のタイミングチャートである。
【図６】第２実施形態のＤＳＰの機能ブロック図である。
【図７】スイッチングアンプの構成図である。
【図８】スイッチングアンプのドライバ段及び出力段の回路構成図である。
【発明を実施するための形態】
【００２０】
以下、図面に基づき本発明の実施形態について説明する。
【００２１】
＜第１実施形態＞
図１に、本実施形態におけるスイッチングアンプの回路構成を示す。基本構成は、図７と同様に、変調段１０、ドライバ段１２、出力段１４、ＬＣフィルタ（ローパスフィルタ）１６を備える構成であり、ローパスフィルタ１６から出力される駆動信号でスピーカ１８を駆動する。
【００２２】
本実施形態のスイッチングアンプは、さらに、デジタルシグナルプロセッサ（ＤＳＰ）２を備え、ＤＳＰ２によりドライバ段１２のスイッチング電源（ＳＷ電源）４を制御する構成である。
【００２３】
ＤＳＰ２は、プロセッサ及び遅延部を備える。プロセッサには、入力信号及びユーザ操作可能なボリュームからの操作信号（Ｖｏｌ）が供給される。プロセッサは、入力信号のレベル及びボリュームのレベルに応じて、スピーカ１８を駆動するために必要な出力段１４の駆動電流、つまりドレイン・ソース電流値（ＤＳ電流値）を算出する。また、プロセッサは、算出したＤＳ電流値を通電するために必要な出力段１４のゲート電圧、つまりゲート・ソース間電圧（ＧＳ間電圧）を算出し、算出したＧＳ間電圧となるようにドライバ段１２のＳＷ電源４に制御信号を出力する。遅延部は、入力信号を必要な時間だけ遅延させてドライバ段１２に出力する。ここで、必要な時間とは、プロセッサにおいて入力信号とＶｏｌ信号に基づいて必要なＧＳ間電圧を算出する時間に等しい。すなわち、プロセッサでＳＷ電源４の電圧を設定するのに要する時間だけ、遅延部で入力信号を遅延させて出力段１２に供給する。
【００２４】
変調段１０は、パルス幅変調器を備え、ＤＳＰ２からの入力信号を三角波等によりパルス幅変調し、ＰＷＭ信号１及びＰＷＭ信号２を生成して出力する。ＤＳＰ２からの入力信号は、上記のように遅延部で必要時間だけ遅延させた信号である。
【００２５】
ドライバ段１２は、アンプ１２ａ，１２ｂを備えるとともに、それぞれのアンプ１２ａ，１２ｂに電源電圧を供給するＳＷ電源４を備える。
【００２６】
ＳＷ電源４は、ＤＳＰ２からの制御信号により電源電圧が可変する電源であり、ＤＳＰ２とＳＷ電源４を併せてＤＳＰ電源と称する。
【００２７】
アンプ１２ａ，１２ｂは、それぞれ変調段１０からのＰＷＭ信号１，ＰＷＭ信号２を増幅して出力段１４のＭＯＳＦＥＴ１４ａ，１４ｂのゲートに出力する。アンプ１２ａ，１２ｂが出力するＧＳ間電圧は、ＳＷ電源４により制御され、ＤＳＰ２で算出されたＧＳ間電圧に等しい。
【００２８】
出力段１４は、電源と接地間で互いに直列に接続された一対のＭＯＳＦＥＴ１４ａ，１４ｂを備える。ＭＯＳＦＥＴ１４ａのゲート端子はアンプ１２ａの出力端に接続され、ドレイン端子は電源に接続され、ソース端子はＭＯＳＦＥＴ１２ｂに接続される。ＭＯＳＦＥＴ１４ｂのゲート端子はアンプ１２ｂの出力端に接続され、ドレイン端子はＭＯＳＦＥＴ１４ａに接続され、ソース端子は接地される。ＭＯＳＦＥＴ１４ａのソース端子とＭＯＳＦＥＴ１４ｂのドレイン端子は接続され、その接続節点はＬＣフィルタ（ローパスフィルタ）１６を介してスピーカ１８の一方の端子に接続される。ＭＯＳＦＥＴ１４ａ，１４ｂは、互いに位相反転したＰＷＭ信号１，２により、交互にオン／オフとなるように制御される。ＭＯＳＦＥＴ１４ａは、アンプ１２ａからゲートに出力されるＧＳ間電圧によりオン／オフ制御され、ＭＯＳＦＥＴ１４ｂは、アンプ１２ｂからゲートに出力されるＧＳ間電圧によりオン／オフ制御される。なお、詳細には、出力段１４は、一対のＭＯＳＦＥＴ１４ａ、１４ｂに加え、互いに直列接続された他の一対のＭＯＳＦＥＴ（図には示していないが、これらをＭＯＳＦＥＴ１４ｃ、１４ｄと便宜上称する）を備え、ＭＯＳＦＥＴ１４ｃのドレイン端子はＭＯＳＦＥＴ１４ａと同様に電源に接続され、ＭＯＳＦＥＴ１４ｄのソース端子はＭＯＳＦＥＴ１４ｂと同様に接地され、ＭＯＳＦＥＴ１４ｃのソース端子とＭＯＳＦＥＴ１４ｄのドレイン端子は互いに接続され、その接続節点はＬＣフィルタ（ローパスフィルタ）１６を介してスピーカ１８の他方の端子に接続される。ＭＯＳＦＥＴ１４ａ，１４ｄは同時にオン／オフし、ＭＯＳＦＥＴ１４ａがオンするときにはＭＯＳＦＥＴ１４ｄもオンし、ＭＯＳＦＥＴ１４ａがオフするときにＭＯＳＦＥＴ１４ｄもオフする。また、ＭＯＳＦＥＴ１４ｂ，１４ｃは同時にオン／オフし、ＭＯＳＦＥＴ１４ｂがオンするときにはＭＯＳＦＥＴ１４ｃもオンし、ＭＯＳＦＥＴ１４ｂがオフするときにＭＯＳＦＥＴ１４ｃもオフする。出力段１４のかかる構成は、例えば特許文献１にも記載されているように公知である。
【００２９】
図２に、本実施形態におけるＤＳＰ２の機能ブロック図を示す。ＤＳＰ２は、図１に示す遅延部に加え、電流値予測部２ａ、ＧＳ間電圧算出部２ｂ、入力−Ｖｏｌ−電流テーブル２ｃ、及び電流−電圧テーブル２ｄを備える。
【００３０】
電流値予測部２ａは、入力信号及びボリュームからの操作信号Ｖｏｌに基づき、スピーカ１８を駆動するために必要な出力段１４の駆動電流値、すなわちＤＳ間電流値を予測する。具体的には、電流値予測部２ａは、入力信号のレベル及びボリュームのレベルとＤＳ間電流値との対応関係を予め規定するテーブル２ｃを参照し、入力信号のレベル及びボリュームのレベルに対応するＤＳ間電流値をテーブル２ｃから読み出してＤＳ間電流値を算出する。入力信号のレベル及びボリュームのレベルとＤＳ間電流値との対応関係を予め規定するテーブル２ｃは、実験で求めて規定することができ、ＤＳＰ２のメモリに予め記憶しておけばよい。入力信号のレベルが大であるほど予測ＤＳ間電流値が増大し、かつ、ボリュームのレベルが大であるほど予測ＤＳ間電流値は増大する。電流値予測部２ａは、予測したＤＳ間電流値をＧＳ間電圧算出部２ｂに出力する。
【００３１】
ＧＳ間電圧算出部２ｂは、ＤＳ間電流値に対応するＧＳ間電圧値を算出する。具体的には、ＧＳ間電圧算出部２ｂは、ＤＳ間電流値とＧＳ間電圧値との関係を予め規定するテーブル２ｄを参照し、ＤＳ間電流値に対応するＧＳ間電圧値をテーブル２ｄから読み出してＧＳ間電圧値を算出する。テーブル２ｄも、テーブル２ｃと同様にＤＳＰ２のメモリに予め記憶しておく。予測ＤＳ間電流値が大であるほどＤＳ間電圧値は増大する。ＧＳ間電圧算出部２ｂは、算出したＧＳ間電圧に応じた制御信号をドライバ段１２のＳＷ電源４に出力してＳＷ電源４の電源電圧を増減調整する。
【００３２】
なお、本実施形態では、テーブル２ｃ、２ｄを参照することでＤＳ間電流値を予測し、これに応じたＧＳ間電圧値を算出しているが、テーブルに代えて所定の関数によりＤＳ間電流値を予測し、かつＧＳ間電圧値を算出してもよい。すなわち、入力信号のレベルｕとボリュームのレベルｖとＤＳ間電流値Ｉｄｓとの対応関係を２次元関数Ｆで
Ｉｄｓ＝Ｆ（ｕ、ｖ）
とし、ＤＳ間電流値とＧＳ間電圧Ｖｇｓとの対応関係を１次元関数Ｇで
Ｖｇｓ＝Ｇ（Ｉｄｓ）
として、これらの関数を用いて演算により算出してもよい。
【００３３】
また、ＧＳ間電圧算出部２ｂは、予測ＤＳ電流値を所定の閾値と大小比較し、予測ＤＳ電流値が閾値以下である場合に第１のＧＳ間電圧値とし、予測ＤＳ間電流値が閾値を超える場合に第２のＧＳ間電圧値（但し、第１ＧＳ間電圧値＜第２ＧＳ間電圧値）と２値的にＧＳ間電圧を変化させることも可能であり、これにより簡易的にＧＳ間電圧を制御できる。
【００３４】
以上のように、本実施形態では、入力信号及びＶｏｌ信号に応じてＧＳ間電圧を増減調整するので、出力段１４のＭＯＳＦＥＴ１４ａ〜１４ｄのオン抵抗を効果的に低減できるとともに、スイッチングロス及び不要輻射を低減することができる。すなわち、一律にＧＳ間電圧を増大してしまうとスイッチングロス及び不要輻射が増大してしまうところ、本実施形態では入力信号とＶｏｌ信号に基づいて必要な場合のみＧＳ間電圧を増大させるため、オン抵抗を低減しつつ、スイッチングロス及び不要輻射も低減できる。また、本実施形態では、入力信号のレベルとボリュームのレベルに応じた分だけＧＳ間電圧を増大させるので、この意味でも無駄な電力消費を抑制できる。
【００３５】
＜第２実施形態＞
第１実施形態では、入力信号及びＶｏｌ信号に応じてＧＳ間電圧値を増減調整することでオン抵抗、電力消費、及び不要輻射を抑制しているが、本実施形態では、さらに電力消費と不要輻射を低減し得る構成について説明する。
【００３６】
図３に、図１における各部のタイミングチャートを示す。図３（ａ）は変調段１０から出力されるＰＷＭ信号、図３（ｂ）は出力段１４のＧＳ間電圧信号、図３（ｃ）は出力段１４から出力される駆動信号のタイミングチャートである。
【００３７】
ＰＷＭ変調信号を用いるスイッチングアンプでは、図３（ｂ）に示すように、出力段１４のＧＳ間電圧Ｖｇｓには所定の立ち上がり時間（ｔｕ）及び所定の立下り時間（ｔｄ）が存在する。ＧＳ間電圧値ＶｇｓがＭＯＳＦＥＴの閾電圧Ｖｔｈに達すると特定の方向に駆動電流が流れるとすると、図３（ｃ）に示すように、Ｖｇｓが閾値電圧Ｖｔｈに達するタイミングで駆動電流が流れ、スピーカ１８が駆動される。
【００３８】
これに対し、図４に、変調段１０における変調度が相対的に大きい場合のタイミングチャートを示す。図４（ａ）〜（ｃ）は、それぞれ図３（ａ）〜（ｃ）に対応するものであり、それぞれ変調段１０から出力されるＰＷＭ信号、出力段１４のＧＳ間電圧信号、出力段１４から出力される駆動信号のタイミングチャートである。
【００３９】
出力段１４のＧＳ間電圧Ｖｇｓには立ち上がり時間（ｔｕ）及び所定の立下り時間（ｔｄ）が存在するため、変調度が大きいとＰＷＭ信号のパルス幅が小さくなり、図４（ｂ）に示すようにＧＳ間電圧値Ｖｇｓが閾値電圧Ｖｔｈまで達しないため、図４（ｃ）に示すように出力段１４の出力は電源電圧Ｖｃｃのままで動作しなくなる。このことは、変調度が大きく、パルス幅が小さいパルスを出力できないことを意味し、１００％の変調度が確保できないことを意味する。このように電圧使用効率が悪いと、所望パワーを得るには電源電圧Ｖｃｃに加えて電圧を余分に供給する必要があり、電力素子選定において非効率である。
【００４０】
このような事態を防止すべく、ＧＳ間電圧値Ｖｇｓの立ち上がりを速くすることも考えられるが、消費電力が増大するとともに、不要輻射も増大してしまう。
【００４１】
そこで、本実施形態では、変調度が相対的に小さく出力段１４が問題なく動作する場合にはＧＳ間電圧を維持するが、他方、変調度が相対的に大きく出力段１４が動作しない場合にはＧＳ間電圧を増大してＧＳ間電圧値Ｖｇｓの立ち上がりを速くする。具体的には、ＧＳ間電圧値Ｖｇｓの立ち上がり時においてＶｇｓの値を一時的に増大させる。
【００４２】
図５に、変調度が相対的に大きい場合の、本実施形態におけるタイミングチャートを示す。図５（ａ）は、ＧＳ間電圧値Ｖｇｓのタイミングチャートであり、図５（ｂ）は、出力段１４の駆動信号のタイミングチャートである。
【００４３】
図５（ａ）において、破線は従来のＧＳ間電圧値Ｖｇｓであり、パルス幅が小さいため閾値電圧Ｖｔｈに達していないことを示す。これに対し、実線は本実施形態のＧＳ間電圧値Ｖｇｓであり、立ち上がりの所定時間（図のａ期間）において一定電圧ΔＶを印加してＶｇｓ＋ΔＶとしたものである。一定電圧ΔＶを印加することにより立ち上がりが速くなり、ＧＳ間電圧値Ｖｇｓは立ち上がりにおいてＭＯＳＦＥＴの閾値電圧Ｖｔｈに達するようになる。
【００４４】
なお、図５（ａ）において、立ち上がりのａ期間において一定の電圧ΔＶが印加されるるが、その後のｂ期間ではゲート電圧は立下り、ｂ期間経過後にはＭＯＳＦＥＴの閾電圧Ｖｔｈ近傍となる。これにより、ＰＷＭ信号に応じた駆動信号が得られる。言い換えれば、ａ期間及びｂ期間は、ａ期間後のｂ期間においてＶｇｓが閾値電圧Ｖｇｓまで立下がるよに設定されるといえる。
【００４５】
図５（ｂ）において、破線は従来の出力段１４の出力信号であり、ＧＳ間電圧値ＶｇｓがＭＯＳＦＥＴの閾値電圧Ｖｔｈに達しないため電源電圧Ｖｃｃのまま維持されてしまう（ＭＯＳＦＥＴ１４ａがオンのまま維持され、ＭＯＳＦＥＴ１４ｂがオフのまま維持されてしまう）が、本実施形態では確実に閾値電圧Ｖｔｈに達するため実線で示すように駆動電流が流れるようになる。
【００４６】
このように、本実施形態では、変調度に応じ、変調度が大きい場合にはＧＳ間電圧値Ｖｇｓの立ち上がりタイミングにおいて一定電圧を印加してＧＳ間電圧値Ｖｇｓを増大させることにより、電力消費及び不要輻射の増大を抑制しつつ、スピーカ１８を確実に駆動することができる。
【００４７】
本実施形態のスイッチングアンプの回路構成は、図１に示す第１実施形態と同様であるが、ＤＳＰ２は、入力信号とＶｏｌ信号に応じてＤＳ間電流値を予測してＧＳ間電圧値を算出する処理に加え、入力信号とＶｏｌ信号に応じて変調度を算出し、変調度に応じてＧＳ間電圧値の立ち上がりタイミングに一定の電圧ΔＶを印加して出力すればよい。
【００４８】
図６に、本実施形態におけるＤＳＰ２の機能ブロック図を示す。図２に示す構成に加え、変調度算出部２ｅをさらに備える。
【００４９】
変調度算出部２ｅは、入力信号のレベルとボリュームのレベルに応じて変調段１０における信号の変調度を算出する。変調度は、入力信号の正側波形の時間をｔ１、負側波形の時間をｔ２とすると、
変調度＝（ｔ１−ｔ２）／（ｔ１＋ｔ２）
で算出される。変調度算出部２ｅは、算出された変調度を所定の閾値と大小比較し、比較結果に応じた信号をＧＳ間電圧算出部２ｂに出力する。一般に、入力信号のレベルが小さいほど変調度は増大し、ボリュームのレベルが小さいほど変調度は増大する。
【００５０】
ＧＳ間電圧算出部２ｂは、第１実施形態と同様に予測ＤＳ間電流値に対応するＧＳ間電圧値Ｖｇｓを算出するが、さらに、変調度算出部２ｅからの比較結果信号に応じてＧＳ間電圧値Ｖｇｓを増減調整する。すなわち、変調度が閾値以下であればＧＳ間電圧算出部２ｂで算出されたＧＳ間電圧値Ｖｇｓに一定の電圧ΔＶを印加せず、変調度が閾値を超えればＧＳ間電圧値Ｖｇｓの立ち上がりタイミングにおいて一定の電圧ΔＶを印加して出力する。閾値は、パルス幅が小さく通常のＶｇｓではスイッチングが不可能な変調度を基準として設定すればよく、一定の電圧ΔＶは、Ｖｇｓが過大となると不要輻射が増大してしまうことから、不要輻射を一定以下に抑え得る値に設定すればよい。
【００５１】
なお、第１実施形態では、ＤＳＰ２でＧＳ間電圧値Ｖｇｓを算出するのに要する時間だけ遅延部で入力信号を遅延させているが、本実施形態では、第１実施形態の処理に加えて変調度を算出し、算出した変調度を閾値と大小比較する処理が付加されるので、この付加処理の分だけ遅延部で入力信号をさらに遅延させてもよい。
【００５２】
また、本実施形態では、ＤＳＰ２における演算処理に時間を要することを考慮して遅延部で入力信号を遅延させているが、ＤＳＰ２で十分高速に演算処理が行える場合には、必ずしも遅延部で入力信号を遅延させる必要はない。
【００５３】
また、第２実施形態では、変調度算出部２ｅが入力信号のレベルとボリュームのレベルに応じて変調度を算出しているが、第１実施形態と同様に、入力信号のレベルとボリュームのレベルと変調度との関係を予めテーブルで規定してメモリに記憶しておき、テーブルを参照することで変調度を算出してもよい。
【００５４】
さらに、第２実施形態では、第１実施形態の処理との組み合わせ、すなわち入力信号のレベル及びボリュームのレベルに応じてＧＳ間電圧Ｖｇｓを増減調整した上で、さらに入力信号のレベル及びボリュームのレベルに応じてＶｇｓの立ち上がりタイミングで一定の電圧を印加しているが、第１実施形態の処理とは独立に、入力信号のレベル及びボリュームのレベルに応じてＶｇｓの立ち上がりタイミングで一定の電圧を印加することもできる。この場合、ＤＳＰ２は、変調度を算出して閾値と比較する処理に必要な時間だけ、入力信号を遅延させて変調段１０に出力すればよい。このような実施態様は、例えば以下のように規定することができる。すなわち、「入力信号をパルス変調する変調部と、スイッチング電源により可変の電源電圧が供給される増幅器を備え、前記変調部からの変調信号を増幅してゲート電圧信号として出力するドライバ部と、電源と接地間に互いに直列に接続され、その接続点に負荷が接続された第１トランジスタ及び第２トランジスタを備え、前記ドライバ部からの前記ゲート電圧信号を前記第１トランジスタ及び前記第２トランジスタに印加することで前記第１トランジスタ及び前記第２トランジスタを交互にオンオフして前記負荷に駆動電流を出力する出力部と、前記入力信号のレベル及び前記ボリュームのレベルに応じた前記変調部の変調度を算出し、算出した変調度が閾値を超えて大きいため変調後のパルス幅が閾値より小さい場合に、前記ゲート電圧の立ち上がりタイミングにおいて一定電圧を印加するように前記スイッチング電源の電源電圧を調整する制御部と、を備えることを特徴とするスイッチングアンプ」である。  
【符号の説明】
【００５５】
２  ＤＳＰ、１０  変調段、１２  ドライバ段、１４  出力段、１６  ＬＣフィルタ、１８  スピーカ。
【図１】
2014230166.tif 000003
【図２】
2014230166.tif 000004
【図３】
2014230166.tif 000005
【図４】
2014230166.tif 000006
【図５】
2014230166.tif 000007
【図６】
2014230166.tif 000008
【図７】
2014230166.tif 000009
【図８】
2014230166.tif 000010