(57)【要約】【課題】ＯＦＤＭＡ−ＰＯＮシステムにおいて、サンプリングレートを増加させることなく（サンプリングレート＝ボーレート）、復調不能となるサブキャリアを改善することで、特性の劣化を抑制する。【解決手段】受信した光信号をアナログ電気信号に変換する受光素子１１とアナログ電気信号を増幅するＴＩＡ１２とを有する光電変換回路１と、光電変換回路１からのアナログ電気信号を複数個に分岐し、分岐した信号ごとに遅延を与える遅延回路２１と、遅延を与えた信号を再び合波して単一のアナログ電気信号を生成する合波回路２２とを有する遅延生成回路２と、遅延生成回路２から出力されたアナログ電気信号をデジタル信号に変換するアナログデジタルコンバータ３と、アナログデジタルコンバータ３から出力されたデジタル信号を処理するデジタル信号処理回路４とを備えている。【選択図】図１
2014230202.tif 000002
【特許請求の範囲】
【請求項１】
受信した光信号をアナログ電気信号に変換する受光素子と前記アナログ電気信号を増幅する増幅回路とを有する光電変換回路と、
前記光電変換回路の前記増幅回路からの前記アナログ電気信号を複数個に分岐し、分岐した信号ごとに遅延を与える遅延回路と、前記遅延を与えた信号を再び合波して単一のアナログ電気信号を生成する合波回路とを有する遅延生成回路と、
前記遅延生成回路の前記合波回路から出力された前記アナログ電気信号をデジタル信号に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路から出力された前記デジタル信号を処理するデジタル信号処理回路と
を備えた光受信器。
【請求項２】
前記遅延回路は、前記信号ごとに与える遅延量をサンプリング周期幅で可変とする可変遅延回路から構成されている
請求項１に記載の光受信器。
【請求項３】
前記デジタル信号処理回路は、
前記受信した光信号の受信特性を評価し、当該評価結果を用いたフィードバック制御にて、前記遅延回路の前記遅延量を制御する回路を
有する
請求項２に記載の光受信器。
【請求項４】
前記遅延回路は、前記信号ごとに与える遅延量が予め設定されている固定遅延回路から構成されている
請求項１に記載の光受信器。
【請求項５】
前記合波回路は、合波時に前記信号ごとに与える利得を可変とする
請求項１ないし４のいずれか１項に記載の光受信器。
【請求項６】
前記デジタル信号処理回路は、
前記受信した光信号の受信特性を評価し、当該評価結果を用いたフィードバック制御にて、前記合波回路の前記利得を制御する回路を
有する
請求項５に記載の光受信器。
【請求項７】
受信した光信号をアナログ電気信号に変換し、前記アナログ電気信号を増幅する光電変換ステップと、
前記光電変換ステップで得られた前記アナログ電気信号を複数個に分岐し、分岐した信号ごとに遅延を与え、前記遅延を与えた信号を再び合波して単一のアナログ電気信号を生成する遅延生成ステップと、
前記遅延生成ステップで得られた前記アナログ電気信号をデジタル信号に変換するアナログデジタル変換ステップと、
前記アナログデジタル変換ステップで得られた前記デジタル信号を処理するデジタル信号処理ステップと
を備えた光受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光受信器および光受信方法に関し、特に、ＯＦＤＭＡ−ＰＯＮシステムで用いられる光受信器および光受信方法に関する。
【背景技術】
【０００２】
次世代光アクセスシステムの研究が進められている。アクセスシステムを実現する一つの方式として、回線網に接続された複数のＯＮＵ（Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ）で、互いに異なる直交周波数サブキャリアを用いた通信を行う、直交周波数分割多重アクセス（ＯＦＤＭＡ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式の適用が検討されている。なお、ＯＮＵとは、一般に、各ユーザが使用する加入者端末装置を意味する。
【０００３】
また、光ファイバを用いた公衆回線網を実現する方式として、ＰＯＮ（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）システムが広く用いられている。ＰＯＮシステムは、１台のＯＬＴ（Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ）と複数のＯＮＵとから構成される。なお、ＯＬＴとは、一般に、局側装置を意味する。ＯＬＴと各ＯＮＵとは、光カプラを介して接続される。従って、ＰＯＮシステムでは、多数のＯＮＵが、１つのＯＬＴと伝送路（光ファイバ）の大部分とを共用することができる。
【０００４】
従来のＰＯＮシステムでは、時分割多元接続（ＴＤＭＡ：Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式を適用していたが、ＯＦＤＭＡ技術を適用することにより時間方向に途切れることのない通信と、柔軟でエラスティックな帯域割り当てが可能となる。例えば、非特許文献１では、ＯＦＤＭＡ方式の一つであるＩＦＤＭＡ（Ｉｎｔｅｒｌｅａｖｅｄ ＦＤＭＡ）方式をアクセスシステムに適用することで、伝送容量３０Ｇｂｐｓの、２つのＯＮＵのサブキャリア多重アクセスの検討実験結果が開示されている。
【０００５】
一般的に、ＯＦＤＭＡ方式では、（１）高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）を用いて各サブキャリアにデータを重畳したＯＦＤＭＡ変調信号と、（２）ガードインターバルとしてＯＦＤＭＡ変調信号の先頭に付加されるサイクリックプレフィックス（ＣＰ：Ｃｙｃｌｉｃ Ｐｒｅｆｉｘ）と呼ばれるＯＦＤＭ変調信号の後半数サンプルのコピーとで、１ＯＦＤＭＡシンボルを構成し、シンボル毎に変復調の処理を行うブロック伝送となる。サイクリックプレフィックスは、マルチパスによって生じる到来波の遅延時間（無線の場合）、伝送路の影響による波形広がり（無線、光共通）、および、収容する複数ユーザ（ＯＮＵ）の到来タイミング遅延（無線、光共通）を吸収する十分な長さで設計される。逆にいえば、複数ＯＮＵの到来タイミングはサイクリックプレフィックス以内の精度で同期が図れればよいことになる。
【０００６】
しかしながら、一方で、収容する複数ＯＮＵの到来タイミングに、ボーレート以下のタイミングオフセットが生じた場合、サンプリングレートとボーレートとが等しい、すなわち、サンプリングレート＝ボーレート（１倍サンプリング）のシステムでは、復調が不可能となるサブキャリアが生じる可能性があり、そのような場合には大幅な特性劣化を引き起こすことが知られている。
【０００７】
非特許文献２では、上記のサンプリングレート＝ボーレート時において、理想的なロールオフフィルタの適用を仮定した場合、（サンプリングレート／２）の周波数サブキャリアにおいて、スペクトル強度が０となり、復調が不可能となることが示されており、その解決手法として、サンプリングレート＞ボーレートとなるオーバーサンプリングの適用が開示されている。非特許文献２で示されている通り、従来の無線通信の分野では、信号のサンプリングレートとしてボーレートの２倍以上が用いられることが一般的であり、非特許文献１においても、受信信号のサンプリングレートはボーレートよりも高いオーバーサンプリングを用いて実現している。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Yuki Yoshida, et al., “Experimental Demonstration of 2xONU 30Gbps Digitally-Supported-Coherent IFDMA-PON Uplink,” OFC/NFOEC 2012, OW3B.5.
【非特許文献２】T. Obara, Kazuki Takeda, and F. Adachi, “Oversampling frequency-domain equalization for single-carrier transmission in the presence of timing offset,” The 6th IEEE VTS Asia Pacific Wireless Communications Symposium (APWCS2009), Ewha Womans University, Seoul, Korea, 20-21 Aug. 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、光通信の分野では、無線信号に対してボーレートが非常に高いために（例えば、光：１０Ｇ−ＥＰＯＮのボーレートは１０ＧＨｚ、１００Ｇｂｐｓトランスポンダでは３２ＧＨｚに対し、無線：ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）のボーレートは最大で２０ＭＨｚである。）、２倍以上のオーバーサンプルを実現するサンプリングレートのＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）回路および信号処理（ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ）回路は、実現が困難で非常に高価なものとなる。さらに、サンプリングレートの増加は、デジタル信号の並列展開数の増加に等しく、インターフェース回路や信号処理回路規模が増大するとともに消費電量の大幅な増加を引き起こす。
【００１０】
低消費電力化・低コスト化が恒久的な課題として掲げられるＰＯＮシステムでは、低サンプリングレートでのＯＦＤＭＡ−ＰＯＮを実現することが求められるが、複数のＯＮＵの送信タイミングをボーレート以上の精度で制御することは不可能であり、上記課題を解決するためには消費電力やコストを犠牲にしてサンプリングレートを増加させる必要があった。
【００１１】
本発明は、かかる問題点を解決するためになされたもので、ＯＦＤＭＡ−ＰＯＮシステムにおいて、サンプリングレートを増加させることなく（サンプリングレート＝ボーレート）、復調不能となるサブキャリアを改善することで、特性の劣化を抑制することが可能な、光受信器および光受信方法を得ることを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、受信した光信号をアナログ電気信号に変換する受光素子と前記アナログ電気信号を増幅する増幅回路とを有する光電変換回路と、前記光電変換回路の前記増幅回路からの前記アナログ電気信号を複数個に分岐し、分岐した信号ごとに遅延を与える遅延回路と、前記遅延を与えた信号を再び合波して単一のアナログ電気信号を生成する合波回路とを有する遅延生成回路と、前記遅延生成回路の前記合波回路から出力された前記アナログ電気信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換回路から出力された前記デジタル信号を処理するデジタル信号処理回路とを備えた光受信器である。
【発明の効果】
【００１３】
本発明は、受信した光信号をアナログ電気信号に変換する受光素子と前記アナログ電気信号を増幅する増幅回路とを有する光電変換回路と、前記光電変換回路の前記増幅回路からの前記アナログ電気信号を複数個に分岐し、分岐した信号ごとに遅延を与える遅延回路と、前記遅延を与えた信号を再び合波して単一のアナログ電気信号を生成する合波回路とを有する遅延生成回路と、前記遅延生成回路の前記合波回路から出力された前記アナログ電気信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換回路から出力された前記デジタル信号を処理するデジタル信号処理回路とを備えた光受信器であるので、ＯＦＤＭＡ−ＰＯＮシステムにおいて、サンプリングレートを増加させることなく（サンプリングレート＝ボーレート）、復調不能となるサブキャリアを改善することで、特性の劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係るＩＭ−ＤＤ方式の光受信器の構成を示す構成図である。
【図２】本発明の実施の形態１に係るコヒーレント方式の光受信器の構成を示す構成図である。
【図３】本発明の実施の形態１〜３に係るＯＦＤＭＡ−ＰＯＭシステムの構成を示す図である。
【図４】本発明の実施の形態１〜３に係るＯＦＤＭＡ−ＰＯＭシステムにおける（１）ＯＮＵ出力と（２）ＯＬＴ入力信号を模擬した図である。
【図５】本発明の実施の形態１に係る光受信器の遅延生成回路における分岐と遅延の処理を説明した図である。
【図６】本発明の実施の形態１に係る光受信器の効果を説明する図である。
【図７】本発明の実施の形態２に係るＩＭ−ＤＤ方式の光受信器の構成を示す構成図である。
【図８】本発明の実施の形態２に係るコヒーレント方式の光受信器の構成を示す構成図である。
【図９】本発明の実施の形態３に係るＩＭ−ＤＤ方式の光受信器の構成を示す構成図である。
【図１０】本発明の実施の形態３に係るコヒーレント方式の光受信器の構成を示す構成図である。
【図１１】本発明の実施の形態３に係る光受信器の効果を説明する図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
図１は、本発明の実施の形態１に係る光受信器の構成を示す構成図である。図１においては、本実施の形態１に係る光受信器として、ＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器を例に挙げ、当該ＯＬＴ光受信機に、ＩＭ−ＤＤ（Ｉｎｔｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ−Ｄｉｒｅｃｔ Ｄｅｔｅｃｔｉｏｎ）方式を適用させた場合の構成を示している。
【００１６】
ＩＭ−ＤＤ方式では、ベースバンド信号で強度変調した光信号を伝送し、直接検波（強度検出）により再度ベースバンド信号を再生復調している。この方式は、光の強度変化に情報を乗せている。
【００１７】
図１に示す光受信器は、入力される光信号をアナログ電気信号に変換し増幅して出力する光電変換回路１と、増幅されたアナログ電気信号を複数分岐し、分岐した信号ごとに遅延を与え、遅延を与えた信号を再び合波して出力する遅延生成回路２と、遅延生成回路２から出力されたアナログ電気信号をデジタル信号に変換するアナログデジタルコンバータ３（ＡＤＣ回路）と、当該デジタル信号を処理し復調を行うデジタル信号処理回路４とから構成される。
【００１８】
光電変換回路１は、入力されるＯＦＤＭＡ光信号を受光し、電流（アナログ電気信号）へと変換する受光素子１１と、微弱な電流信号を増幅し電圧信号へと変換する増幅回路としてのトランスインピーダンスアンプ（ＴＩＡ：Ｔｒａｎｓｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ）１２とで構成される。受光素子１１は、フォトダイオード（ＰＤ：Ｐｈｏｔｏｄｉｏｄｅ）から構成してもよいし、もしくは、ＡＰＤ（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅ）から構成してもよい。
【００１９】
遅延生成回路２は、ｎ個に分岐されたアナログ電気信号がそれぞれ入力されるｎ個の遅延回路２１と、遅延回路２１でそれぞれ遅延が加えられたアナログ電気信号を再び合波する合波回路２２とから構成されている。各遅延回路２１は、遅延量をサンプリング周期Ｔｓ幅で可変とすることが可能な可変遅延回路である。各遅延回路２１は、ｎ個に分岐されたアナログ電気信号がそれぞれ１つずつ入力されるとともに、デジタル信号処理回路４からの遅延量制御信号が入力され、当該遅延量制御信号に基づいて、最大でサンプリング周期Ｔｓまでの遅延調整を行うことが可能なように構成されている。従って、遅延回路２１は、遅延量制御信号に基づいて、ｎ個に分岐されたアナログ電気信号のそれぞれにサンプリング周期Ｔｓ以下の遅延を与える。また、合波回路２２は、遅延回路２１から各々の遅延が加えられたアナログ電気信号が入力されるとともに、デジタル信号処理回路４からの利得制御信号が入力され、遅延が加えられたそれらのアナログ電気信号ごとに当該利得制御信号により利得を調整した後に、それらを合波する。なお、遅延生成回路２におけるアナログ電気信号の分岐数ｎは、ＯＦＤＭＡ−ＰＯＮシステムが収容するＯＮＵの数に等しい（ｎ＝ＯＮＵ数）。
【００２０】
アナログデジタルコンバータ３は、遅延生成回路２から出力される連続したアナログ電気信号を信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換する。
【００２１】
デジタル信号処理回路４は、ＯＦＤＭＡ信号を処理して復調する復調処理回路４３の他に、各ＯＮＵの受信特性を評価する評価回路４１と、それらのＯＮＵ毎の受信特性から、遅延回路２１の遅延量を制御するための遅延量制御信号並びに合波回路２２の利得を制御するための利得制御信号を算出し出力する制御回路４２とを有する。評価回路４１は、例えば、一次変調信号の統計データを用いた誤り率計算回路、もしくは、誤り訂正符号（ＦＥＣ：Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）等を用いて、ＯＮＵ毎に受信特性の評価を行う。また、制御回路４２は、当該評価結果に基づいて、ｎ個のＯＮＵのそれぞれに対し、最も受信特性が良くなる遅延量を探索し、遅延量を決定するとともに、当該評価結果に基づいて、合波した信号がアナログデジタルコンバータ３の入力幅に沿うように、ｎ個のＯＮＵのそれぞれに対し、利得の制御を行う。
【００２２】
上記の図１においては、ＩＭ−ＤＤ方式を適用した場合の構成について示したが、その場合に限らず、ＩＭ−ＤＤ方式に比べて光受信感度を１０〜２５ｄＢ改善できるコヒーレント方式を本実施の形態１に適用することも可能である。コヒーレント方式は、光の広い周波数帯域を利用した光ネットワークを構築する際に、重要な技術となっている。
【００２３】
図２は、コヒーレント方式を適用させた場合の本実施の形態１に係るＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器の構成を示す構成図である。図２においては、本実施の形態１に係る光受信器として、図１と同様にＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器を例に挙げている。但し、図２においては、当該ＯＬＴ光受信機に、コヒーレント方式を適用させている点が図１と異なる。なお、図２において、上記の図１の各構成に対応する構成には、図１と同じ符号を付して、当該符号の後に「ｂ」を付けて示している。
【００２４】
図２に示す光受信器は、ＯＦＤＭＡ光信号が入力されアナログ電気信号に変換して増幅して出力するコヒーレント方式の光電変換回路１ｂと、アナログ電気信号を分岐し、分岐した信号それぞれに任意の遅延を与え、遅延を与えた信号を再び合波する遅延生成回路２ｂと、遅延生成回路２ｂから出力される連続したアナログ信号を、信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換するアナログデジタルコンバータ３ｂと、アナログデジタルコンバータ３ｂからのデジタル信号を処理し復調を行うデジタル信号処理回路４ｂとから構成されている。
【００２５】
光電変換回路１ｂは、局発振光（ＬＯ光）を発振するレーザ１１ｂと、入力されるＯＦＤＭＡ光信号をＩｃｈ用とＱｃｈ用の２つに分岐し、それぞれをＬＯ光とミキシングして出力する光９０度ハイブリッド１２ｂと、光９０度ハイブリッド１２ｂから出力された光信号をアナログ電気信号に変換し増幅して出力するバランスドレシーバー１３ｂとから構成される。バランスドレシーバー１３ｂは、光９０度ハイブリッド１２ｂによって干渉された光信号をアナログ電気信号（電流）に変換する受光素子としてのバランスドＰＤと、当該アナログ電気信号を増幅して出力する増幅回路としてのＴＩＡとから構成されている。
【００２６】
遅延生成回路２ｂは、Ｉｃｈ用のｎ個に分岐されたアナログ電気信号がそれぞれ入力されるｎ個のＩｃｈ用の遅延回路２１ｂと、Ｑｃｈ用のｎ個に分岐されたアナログ電気信号がそれぞれ入力されるｎ個のＱｃｈ用の遅延回路２１ｂと、Ｉｃｈ用の遅延回路２１ｂで各々の遅延が加えられたアナログ電気信号を再び合波するＩｃｈ用の合波回路２２ｂと、Ｑｃｈ用の遅延回路２１ｂで各々の遅延が加えられたアナログ電気信号を再び合波するＱｃｈ用の合波回路２２ｂとから構成されている。
【００２７】
Ｉｃｈ用およびＱｃｈ用の各遅延回路２１ｂは、Ｉｃｈ用およびＱｃｈ用のそれぞれｎ個ずつに分岐されたアナログ電気信号がそれぞれ１つずつ入力されるとともに、デジタル信号処理回路４ｂから各アナログ電気信号ごとのｎ個の遅延量制御信号が入力され、当該遅延量制御信号に基づいて最大でサンプリング周期Ｔｓまでの遅延調整を行うことが可能な可変遅延回路である。また、Ｉｃｈ用およびＱｃｈ用の合波回路２２ｂは、Ｉｃｈ用およびＱｃｈ用の遅延回路２１ｂから各々の遅延が加えられたアナログ電気信号が入力されるとともに、デジタル信号処理回路４ｂから各アナログ電気信号ごとのｎ個の利得制御信号が入力され、遅延が加えられたそれらのアナログ電気信号を当該利得制御信号により利得を調整して合波する。また、アナログ電気信号の分岐数ｎは収容するＯＮＵの数に等しい（ｎ＝ＯＮＵ数）。
【００２８】
アナログデジタルコンバータ３ｂは、遅延生成回路２ｂから出力される連続したアナログ電気信号を信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換する。
【００２９】
デジタル信号処理回路４ｂは、ＯＦＤＭＡ信号を処理して復調する復調処理回路４３ｂの他に、各ＯＮＵの受信特性を評価する評価回路４１ｂと、それらのＯＮＵ毎の受信特性から、遅延回路２１ｂの遅延量を制御するための遅延量制御信号並びに合波回路２２ｂの利得を制御するための利得制御信号を算出し出力する制御回路４２ｂとを有する。
【００３０】
このように、図２に示すコヒーレント方式のＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器構成の場合は、アナログフロントエンドでＩｃｈ用とＱｃｈ用の２種類の信号が形成されるため、回路が２倍になっているが、遅延回路２１ｂ、合波回路２２ｂ、復調処理回路４３ｂ、評価回路４１ｂ、および、制御回路４２ｂの機能や動作は、図１に示したＩＭ−ＤＤ式のＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器と同じである。
【００３１】
次に、図１および図２に示した本実施の形態１に係る光受信器の動作について説明する。図１および図２に示した本実施の形態１に係る光受信器の動作は基本的には同じである。従って、以下の説明においては、説明を簡単にするため、図１の構成を例にして動作の説明をし、図２については省略する。図３は、ＯＦＤＭＡ−ＰＯＮシステムの構成を示す図である。ＯＦＤＭＡ−ＰＯＮシステムは、図３に示すように、複数のＯＮＵ１００（ここではｎ個）が、光ファイバ１０１と光カプラ１０２とを通じて、１つのＯＬＴ１０３に収容される構成をとる。このＯＬＴ１０３で、本実施の形態１の光受信器が用いられる。ＯＬＴ１０３に収容されたＯＮＵ１００は、ＯＬＴ１０３からのサブキャリア割り当て制御信号および送信タイミング制御信号によって、他のＯＮＵ１００で使用しないサブキャリアを用いた信号を、サイクリックプレフィックス長以内の精度で同期して送信する。光カプラ１０２で合波される前（図３(１)）の、各ＯＮＵ１００から出力された光信号を模擬した図を図４の左側の図（（１）ＯＮＵ出力信号）に示す。また、光カプラ１０２で合波された後（図３(２)）の、ＯＬＴ１０３に入力される光信号を模擬した図を図４の右側の図（（２）ＯＬＴ入力信号）に示す。
【００３２】
通常のＯＦＤＭＡ信号は、送信側にあるデジタル信号処理回路によって離散信号として作成され、ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）回路によってデジタルの離散信号からアナログの連続信号に変換されて送信されるが、ＯＮＵ１００ごとに理想とするサンプリングの点が異なる。従って、合波されたＯＬＴ入力信号（図４の右側の図）は、ＯＮＵ１００毎に異なる理想のサンプリング点をもつ単一のアナログ信号となる。
【００３３】
ＯＬＴ１０３に入力されたＯＦＤＭＡ光信号は、上記の図１に示すように、まず、光電変換回路１によって電気のアナログ信号へと変換される。変換された電気信号は、遅延生成回路２に入力され、ｎ経路に分岐される。分岐された信号には、遅延回路２１により、それぞれ異なる遅延量が与えられる。遅延が与えられた信号は、合波回路２２で任意の利得で増幅されて、合波されることにより、単一のアナログ信号を再生成する。再び生成されたアナログ信号は、アナログデジタルコンバータ３によりアナログ信号から１倍サンプリングレートのデジタル信号へと変換されて、デジタル信号処理回路４に渡される。デジタル信号処理回路４では、入力されたデジタル信号に対して、必要に応じてタイミング・周波数同期を行い、チャネル推定および等化処理を実施し、一次変調信号への復調処理を行い、最終的に、デマッピング処理によってビットに変換する。本実施の形態１では、デジタル信号処理回路４では、一次変調信号の統計データを用いた誤り率計算回路もしくは誤り訂正符号（ＦＥＣ：Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）等を用いた評価回路４１を用いてＯＮＵ毎に特性を評価し、評価結果に応じて制御回路４２が、遅延生成回路２で用いる遅延量および利得の制御を行う。
【００３４】
遅延回路２１は、最大でサンプリング周期Ｔｓの遅延調整を行うことが可能な遅延回路とし、初期遅延量としてすべてＴｓ／２に設定しておく。ｎ個の遅延回路２１は、ｎ個のＯＮＵ＃１〜＃ｎ（符号１００）にそれぞれ対応しており、ＯＮＵ＃１（符号１００）のタイミングの最適化には遅延回路＃１（符号２１）を、ＯＮＵ＃２（符号１００）のタイミングの最適化には遅延回路＃２（符号２１）を、ＯＮＵ＃ｎ（符号１００）のタイミングの最適化には遅延回路＃ｎ（符号２１）をそれぞれ用いる。サンプリングタイミングオフセットは理想とするサンプル点から離れるにつれ特性劣化を引き起こすことから、デジタル信号処理回路４の評価回路４１での評価結果であるＯＮＵ＃１〜＃ｎ（符号１００）の受信特性ＢＥＲ＃１〜＃ｎが最も良くなるように、制御回路４２は、通信の初めにＯＮＵ１００毎に時分割で遅延量（ｄｅｌａｙ値）を振り、ｎ個のＯＮＵ１００に対し、それぞれ最も受信特性が良くなる遅延量の探索制御を行う。探索により、すべてのＯＮＵ１００に対する遅延量が定まった時には、制御回路４２は、当該遅延量を示す遅延量制御信号を各遅延回路２１に出力し、それを受けて、遅延回路２１が、当該遅延量に基づき、図５に示すように、ＯＮＵ１００毎に最適な遅延を与え、合波回路２２に出力する。合波回路２２では、遅延回路２１からの信号を受けて、それらを合波するが、合波した信号は振幅が過大となるため、アナログデジタルコンバータ３の入力幅に沿うように、合波する際の利得を制御する必要がある。そのため、制御回路４２は、評価回路４１での評価結果であるＯＮＵ＃１〜＃ｎ（符号１００）の受信特性ＢＥＲ＃１〜＃ｎに基づき、ｎ個のＯＮＵ１００のそれぞれに対する利得を調整し、各信号ごとのｎ個の利得制御信号を合波回路２２に出力する。このように、制御回路４２は、評価回路４１によるＯＮＵ毎の受信特性の評価結果を用いたフィードバック制御にて、遅延量および利得の制御を行う。また、この合波の際に、各遅延回路２１の出力の利得を変えて重みづけをしてもよい。
【００３５】
なお、上記の説明においては、図１のＩＭ−ＤＤ方式の光受信器の構成を例にして説明したが、図２に示すコヒーレント方式の光受信器の構成においても動作は同様であるため、ここでは説明を省略する。なお、図２の構成においては、各ＯＮＵ１００に用意される遅延回路＃１〜＃ｎ（符号２１ｂ）の遅延量および合波回路２２の利得は、Ｉｃｈ側とＱｃｈ側で同じ値に制御する。
【００３６】
次に、実施の形態１に係る光受信器における効果を示す。
例えば、収容ユーザ数ｎ＝８、周波数サブキャリア数１２８、サイクリックプレフィックス８、一次変調方式ＱＰＳＫ、受信ＳＮＲ＝３０ｄＢの条件において、本実施の形態１を適用した場合と、１倍サンプリングで受信した場合、および、２倍のオーバーサンプリングを適用した場合の、任意の１ＯＮＵの受信Ｑ値特性を比較した。結果を図６に示す。図６において、△が本実施の形態１、○が１倍サンプリング、□がオーバサンプリングのグラフである。図６を見ると、１倍サンプリングと実施の形態１では、理想サンプル点からのずれがない場合には最も高いＱ値特性を得ることができているが、サンプル点にオフセットがついて、理想サンプル点からのずれが大きくなるに従い、特性（Ｑ値）が劣化していく。これは非特許文献２に記載されている通り、離散信号化した時に帯域外からの折り返し雑音による影響のためであり、特に１倍サンプリングでは復調不可能な点が生じてしまうため、Ｔｓ／２の条件ではオーバーサンプリングを適用した場合と比較し、１４ｄＢ程度の特性劣化を引き起こしている。対して、実施の形態１を適用した場合には、受信タイミングオフセットが生じても特性の劣化を防ぐことができ、２ｄＢ程度の特性劣化にまで改善している。本実施の形態１では、収容するＯＮＵ１００毎に受信タイミングを調整するために、すべてのＯＮＵ１００で復調不可能となる条件を回避することができるため、従来の１倍サンプリングと比較して、大幅な特性の劣化を防ぐことができる。さらに、オーバーサンプリングを適用しないため、安価なアナログデジタルコンバータが使用でき、また、安価なデジタル信号処理回路を適用できるうえに、消費電力の大きい信号処理回路の低消費電力化につながる。
【００３７】
以上のように、本実施の形態１に係る光受信器は、受信した光信号をアナログ電気信号に変換する受光素子とアナログ電気信号を増幅する増幅回路としてのＴＩＡとを有する光電変換回路１，１ｂと、光電変換回路１，１ｂの増幅回路からのアナログ電気信号を複数個に分岐し、分岐した信号それぞれに遅延を与える遅延回路２１，２１ｂと当該遅延を与えた信号を再び合波して単一のアナログ電気信号を再生成する合波回路２２，２２ｂとを有する遅延生成回路２，２ｂと、遅延生成回路２，２ｂの合波回路２２，２２ｂから出力されたアナログ電気信号をデジタル信号に変換するアナログデジタルコンバータ３，３ｂと、アナログデジタルコンバータ３，３ｂから出力されたデジタル信号を処理するデジタル信号処理回路４，４ｂとを備えている。当該構成により、受信した信号を分岐し、分岐したそれぞれの信号ごとにサンプリング周期Ｔｓ以下の遅延を与えて、ＯＮＵ毎に受信タイミングを調整するため、すべてのＯＮＵで復調不可能となる条件を回避することが可能となる。従来の１倍サンプリングレート光受信器では、信号帯域外部からの折り返しにより復調不可能なサブキャリアがあったため、消費電力が過大となるオーバーサンプリングを適用する以外に解決策はなかったが、本実施の形態１の構成を適用することにより、サンプリングレートを増加させることなく（サンプリングレート＝ボートレート）、アナログデジタルコンバータ３，３ｂにてアナログ信号から１倍サンプリングレートのデジタル信号に変換する構成としながら、復調不可能となるサブキャリアを改善することで、オーバーサンプリングを適用することなく、特性の改善を図ることができる。なお、遅延量の制御は、評価回路４１，４１ｂでＯＦＤＭＡ光信号の受信特性を各ＯＮＵ毎に評価し、受信特性が最もよくなる遅延量になるように、当該評価結果を用いたフィードバック制御により行うこととしたので、受信特性の大幅な改善を図ることができる。また、利得の制御も、合波により振幅が過大にならないように、アナログデジタルコンバータ３の入力幅に沿うように、評価回路４１，４１ｂの評価結果を用いたフィードバック制御により、利得の制御を行うようにしたので、合波による振幅の拡大を抑え、適切な利得の制御を行うことができる。また、本実施の形態１においては、オーバーサンプリングを適用しないため、安価なアナログデジタルコンバータが使用でき、また、安価なデジタル信号処理回路を適用できるうえに、消費電力の大きい信号処理回路の低消費電力化につながる。また、本実施の形態１においては、分岐した後にアナログ信号の段階で再び合波する構成としたので、復調を行う復調処理回路を単に１つ設ければよいため、デジタル信号処理回路の構成を簡易にすることができるという効果が得られる。
【００３８】
実施の形態２．
図７は、本発明の実施の形態２に係る光受信器の構成を示した構成図である。図７においては、本実施の形態２に係る光受信器として、ＩＭ−ＤＤ方式のＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器を例に挙げて説明する。
【００３９】
図７に示す光受信器は、入力される光信号をアナログ電気信号（電流）に変換し増幅して出力する光電変換回路１と、増幅されたアナログ電気信号を複数分岐し、分岐した信号それぞれに遅延を与え、遅延を与えた信号を再び合波して出力する遅延生成回路２ｃと、遅延生成回路２ｃから出力されたアナログ電気信号をデジタル信号に変換するアナログデジタルコンバータ３（ＡＤＣ回路）と、当該デジタル信号を処理し復調を行うデジタル信号処理回路４ｃとから構成される。
【００４０】
光電変換回路１は、図１の光電変換回路１と同じ構成を有し、同じ動作を行う。すなわち、光電変換回路１は、入力されるＯＦＤＭＡ光信号を受光し、電流（アナログ電気信号）へと変換する受光素子１１と、微弱な電流信号を増幅し電圧信号へと変換する増幅回路としてのトランスインピーダンスアンプ（ＴＩＡ）１２とで構成される。受光素子１１は、ＰＤから構成してもよいし、もしくは、ＡＰＤから構成してもよい。
【００４１】
遅延調整回路２ｃは、ｎ個に分岐されたアナログ電気信号がそれぞれ入力されるｎ個の遅延回路２１ｃ（遅延回路＃１〜＃ｎ）と、各々の遅延が加えられたアナログ電気信号を再び合波する合波回路２２ｃとから構成されている。遅延回路２１ｃ（遅延回路＃１〜＃ｎ）は、固定の遅延量が予めそれぞれ設定されている固定遅延回路で、ｎ個に分岐されたアナログ電気信号がそれぞれ１つずつ入力されて、個々に設定された当該遅延量に基づいて、最大でサンプリング周期Ｔｓまでの遅延調整を行う。また、合波回路２２ｃは、遅延回路２１ｃから各々の遅延が加えられたアナログ電気信号が入力されるとともに、デジタル信号処理回路４ｃからの利得制御信号が入力され、遅延が加えられたそれらのアナログ電気信号を当該利得制御信号により利得を調整して、合波する。また、アナログ電気信号の分岐数ｎは収容するＯＮＵの数に等しい（ｎ＝ＯＮＵ数）。
【００４２】
アナログデジタルコンバータ３は、図１のアナログデジタルコンバータ３と同じ構成を有し、同じ動作を行う。すなわち、アナログデジタルコンバータ３は、遅延生成回路２ｃから出力される連続したアナログ電気信号を信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換する。
【００４３】
デジタル信号処理回路４ｃは、ＯＦＤＭＡ信号を処理して復調する復調処理回路４３ｃの他に、各ＯＮＵの受信特性を評価する評価回路４１ｃと、それらのＯＮＵ毎の受信特性から、合波回路２２の利得を制御するための利得制御信号を算出し出力する制御回路４２ｃとを有する。図１のデジタル信号処理回路４との違いは、図７のデジタル信号処理回路４ｃでは、制御回路４２ｃが、遅延回路２１の遅延量を制御しない点である。復調処理回路４３ｃおよび評価回路４１ｃの構成および動作は、図１の復調処理回路４３および評価回路４１の構成および動作と同じであるため、ここでは、説明を省略する。
【００４４】
図１の光受信器の構成と図７の光受信器の構成との違いは、図１においては、遅延生成回路２の遅延回路２１の遅延量が可変であり、デジタル信号処理回路４の制御回路４２により遅延量の制御が行われていたが、図７においては、遅延生成回路２ｃの遅延回路２１ｃの遅延量が固定であり、デジタル信号処理回路４ｃの制御回路４２ｃが遅延量の制御を行わない点と、制御回路４２ｃが、評価回路４１ｃによる特性の評価結果を用いて、各ＯＮＵで最も特性が向上する遅延を与える経路を決定する点とが異なる。他の構成および動作については、図１と同じである。
【００４５】
図８は、本発明の実施の形態２に係るコヒーレント方式の光受信器の構成を示した構成図である。図８に示す光受信器は、ＯＦＤＭＡ光信号が入力されアナログ電気信号に変換して増幅して出力するコヒーレント方式の光電変換回路１ｂと、アナログ電気信号を分岐し、分岐した信号それぞれに固定の遅延量の遅延を与え、遅延を与えた信号を再び合波する遅延生成回路２ｄと、遅延生成回路２ｄから出力される連続したアナログ信号を、信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換するアナログデジタルコンバータ３ｂと、アナログデジタルコンバータ３ｂからのデジタル信号を処理し復調を行うデジタル信号処理回路４ｄとから構成されている。
【００４６】
図２の光受信器の構成と図８の光受信器の構成との違いは、図２においては、遅延生成回路２ｂの遅延回路２１ｂの遅延量が可変であり、デジタル信号処理回路４ｂの制御回路４２ｂにより遅延量の制御が行われていたが、図８においては、遅延生成回路２ｄの遅延回路２１ｄの遅延量が固定であり、デジタル信号処理回路４ｄの制御回路４２ｄが遅延量の制御を行わない点と、制御回路４２ｃが、評価回路４１ｃによる特性の評価結果を用いて、各ＯＮＵで最も特性が向上する遅延を与える経路を決定する点とが異なる。他の構成および動作については、図２と同じであるため、同一符号または同一符号の後に「ｄ」を付して示し、ここでは説明を省略する。
【００４７】
なお、図８のコヒーレント方式の光受信器においては、アナログフロントエンドでＩｃｈ用とＱｃｈ用の２種類の信号が形成されるため、回路が２倍になっており、遅延回路２１ｄや合波回路２２ｄが２倍必要になるが、構成及び動作は基本的に図７に示すＩＭ−ＤＤ方式の光受信器に等しい。なお、図８の構成においては、各ＯＮＵ１００に用意される遅延回路２１ｄ（＃１〜＃ｎ）の固定された遅延量は、Ｉｃｈ側とＱｃｈ側で同じ値に設定し、かつ、それぞれの遅延量は、図７に示す遅延回路２１ｃ（＃１〜＃ｎ）と同じ値とする。
【００４８】
次に動作について説明する。図７および図８に示した本実施の形態２に係る光受信器の動作について説明する。図７および図８に示した本実施の形態２に係る光受信器の動作は基本的には同じである。従って、説明を簡単にするため、以下の説明においては、図７の構成を例にして動作の説明をする。本実施の形態２に示す光受信器も、図３に示す、複数のＯＮＵ１００が、光ファイバ１０１と光カプラ１０２を介して１つのＯＬＴに収容されるＯＦＤＭＡ−ＰＯＮシステムに適用される。ＯＦＤＭＡ−ＰＯＮシステム構成、及び、ＯＮＵの動作は実施の形態１と同じであるためここでの説明は行わない。
【００４９】
図７に示すように、本実施の形態２係る光受信器に入力されたＯＦＤＭＡ光信号は、まず、光電変換回路１によって電気のアナログ信号へと変換される。変換された電気信号は、遅延生成回路２ｃに入力され、Ｎ個（Ｎ≧２）の経路に分岐される。分岐された信号には固定遅延回路２１ｃにより例えば配線長などのそれぞれ異なる遅延量が与えられる。遅延が与えられた信号は、合波回路２２ｃで、制御回路４２ｃからの利得制御信号に基づく利得で増幅されて、合波されることにより、単一のアナログ信号を再生成する。再生成されたアナログ信号は、アナログデジタルコンバータ３によりアナログ信号から１倍サンプリングレートのデジタル信号へと変換されてデジタル信号処理回路４ｃに渡される。デジタル信号処理回路４ｃでは、当該デジタル信号に対し、必要に応じてタイミング・周波数同期を行い、チャネル推定および等化処理を実施し、一次変調信号への復調処理、最終的にデマッピング処理によってビットに変換される。本実施の形態２では、デジタル信号処理回路４ｃにおいて、一次変調信号の統計データを用いた誤り率計算回路もしくは誤り訂正符号（ＦＥＣ）等を用いた評価回路４１ｃを用いてＯＮＵ毎に特性を評価し、評価結果に応じて制御回路４２ｃで各遅延パスの利得の制御を行う。
【００５０】
上記のとおり、本実施の形態２に係る遅延回路２１ｃおよび２１ｄは、各分岐した経路に固定の遅延量による遅延を与えるものであり、配線長の制御等で簡易に実現が可能である。各々の遅延量は、分岐数をＮ（Ｎ≧２）とし、サンプリング周期をＴｓとしたとき、各分岐経路にはそれぞれＴｓ／Ｎの異なる遅延時間が生じるよう調整し、遅延時間が最も短い経路に比較して、最も遅延時間が長い経路にはＴｓ＊（Ｎ−１）／Ｎの遅延量が与えられる。図７および図８の例では、遅延回路＃１で遅延量＝０を与え、遅延回路＃２で遅延量＝Ｔｓ＊１／Ｎを与え、遅延回路＃３で遅延量＝Ｔｓ＊２／Ｎを与え、遅延回路＃ｎで、遅延量＝Ｔｓ＊（Ｎ−１）／Ｎを与えている。サンプリングタイミングオフセットは理想とするサンプル点から離れるにつれ特性劣化を引き起こす。従って、合波回路２２ｃは、各ＯＮＵの理想サンプル点に最も近い遅延経路を経由した信号を選択して合波するように制御される。具体的には、制御回路４２ｃは、通信の初めにＯＮＵ毎のトレーニング期間をもち、トレーニング期間では、Ｎ本の分岐経路から順番に１本の信号を選択し、選択した経路から入力された信号のみを通過するよう利得の制御を行い、評価回路４１ｃにより特性を評価した評価結果を用いて、各ＯＮＵで最も特性が向上する遅延を与える経路（すなわち遅延回路２１）を決定する。すべてのＯＮＵについて経由する経路が決まったときには、合波回路２２ｃで使用する経路以外から入力される信号を出力しないよう利得の制御を行う。また、合波回路２２ｃは、アナログデジタルコンバータ３の入力幅に沿うように利得を制御して合波する機能ももつ。
【００５１】
なお、上記の説明においては、図７のＩＭ−ＤＤ方式の光受信器の構成を例にして説明したが、図８に示すコヒーレント方式の光受信器の構成においても動作は同様であるため、ここでは説明を省略する。なお、図８の構成においては、Ｉｃｈ側とＱｃｈ側とで、選択する経路は同じ経路となるよう制御する。
【００５２】
次に、実施の形態２における効果を示す。
本実施の形態２では分岐数ｎに従って、与えることのできる遅延量の粒度が向上するが、実施の形態１と異なり各ＯＮＵに最適な遅延を与えることはできないため、実施の形態１と比較して特性の改善量では劣る。しかしながら、分岐後の遅延量は固定のため、前記のとおり配線長で調整するなどの実現容易性が高い。また、実施の形態１と異なり遅延量の調整がないため制御回路４２ｃおよび４２ｄの構成をより簡易にすることが可能となる。
【００５３】
以上のように、本実施の形態２においては、実施の形態１と同様の効果が得られるとともに、さらに、本実施の形態２においては、遅延生成回路２ｃ，２ｄの遅延回路２１ｃ，２１ｄの遅延量が固定であるため、配線長で調整するなどの実現容易性が高い。また、デジタル信号処理回路４ｃ，４ｄの制御回路４２ｃ，４２ｄが遅延量の制御を行わないため、制御回路４２ｃ，４２ｄの構成をより簡易にすることが可能となる。
【００５４】
実施の形態３．
図９は、本発明の実施の形態３に係る光受信器の構成を示した構成図である。図９においては、本実施の形態３に係る光受信器として、ＩＭ−ＤＤ方式のＯＦＤＭＡ-ＰＯＮ用ＯＬＴ光受信器を例に挙げて説明する。
【００５５】
図９に示す光送受信器は、入力される光信号をアナログ電気信号（電流）に変換し増幅して出力する光電変換回路１と、増幅されたアナログ電気信号を複数分岐し、分岐した信号それぞれに遅延を与え、遅延を与えた信号を再び合波して出力する遅延生成回路２ｅと、遅延生成回路２ｅから出力されたアナログ電気信号をデジタル信号に変換するアナログデジタルコンバータ３（ＡＤＣ回路）と、当該デジタル信号を処理し復調を行うデジタル信号処理回路４ｅとから構成される。
【００５６】
光電変換回路１は、図１の光電変換回路１と同じ構成を有し、同じ動作を行う。すなわち、光電変換回路１は、入力されるＯＦＤＭＡ光信号を受光し、電流（アナログ電気信号）へと変換する受光素子１１と、微弱な電流信号を増幅し電圧信号へと変換する増幅回路としてのトランスインピーダンスアンプ（ＴＩＡ）１２とで構成される。受光素子１１は、ＰＤから構成してもよいし、もしくは、ＡＰＤから構成してもよい。
【００５７】
遅延調整回路２ｅは、入力される電気アナログ信号を２分岐し、それぞれに異なる遅延を与える固定遅延回路２１ｅと固定遅延回路２１ｆ、および、２つのアナログ信号を合波する合波回路２２ｅで構成する。
【００５８】
アナログデジタルコンバータ３は、図１のアナログデジタルコンバータ３と同じ構成を有し、同じ動作を行う。すなわち、アナログデジタルコンバータ３は、遅延生成回路２ｅから出力される連続したアナログ電気信号を信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換する。
【００５９】
デジタル信号処理回路４ｅは、ＯＦＤＭＡ信号の復調処理を行う復調処理回路４３ｅがあり、先の実施の形態１および実施の形態２で示した評価回路や制御回路は含んでいない。
【００６０】
図１の光受信器の構成と図９の光受信器の構成との違いは、図１においてはｎ個に分岐していたが、図９においては２個に分岐する点と、図１においては、遅延生成回路２の遅延回路２１の遅延量が可変であり、デジタル信号処理回路４の制御回路４２により遅延量の制御が行われていたが、図９においては、遅延生成回路２ｅの遅延回路２１ｅ，２１ｆの遅延量が固定であり、デジタル信号処理回路４ｅが遅延量の制御を行わない点と、図９のデジタル信号処理回路４ｅが合波回路２２ｅの利得を制御しない点と、図９のデジタル信号処理回路４ｅが図１に示す評価回路４１および制御回路４２に対応する構成を有さない点とが異なる。他の構成および動作については、図１と同じである。
【００６１】
図１０は、本発明の実施の形態３に係るコヒーレント方式の光受信器の構成を示した構成図である。図１０に示す光受信器は、ＯＦＤＭＡ光信号が入力されアナログ電気信号に変換して増幅して出力するコヒーレント方式の光電変換回路１ｂと、アナログ電気信号を２つに分岐し、分岐した信号それぞれに固定の遅延量の遅延を与え、遅延を与えた信号を再び合波する遅延生成回路２ｇと、遅延生成回路２ｇから出力される連続したアナログ信号を、信号帯域のボーレートと同じサンプリング周波数（サンプリング周期Ｔｓ）でサンプリングし、デジタル信号へと変換するアナログデジタルコンバータ３ｂと、アナログデジタルコンバータ３ｂからのデジタル信号を処理し復調を行うデジタル信号処理回路４ｇとから構成されている。
【００６２】
図２の光受信器の構成と図１０の光受信器の構成との違いは、図２においてはｎ個に分岐していたが、図１０においては２個に分岐する点と、図２においては、遅延生成回路２ｂの遅延回路２１ｂの遅延量が可変であり、デジタル信号処理回路４ｂの制御回路４２ｂにより遅延量の制御が行われていたが、図１０においては、遅延生成回路２ｇの遅延回路２１ｇ，２１ｈの遅延量が固定であり、デジタル信号処理回路４ｇが遅延量の制御を行わない点と、図１０のデジタル信号処理回路４ｇが合波回路２２ｇの利得を制御しない点と、図１０のデジタル信号処理回路４ｇが図２に示す評価回路４１ｂおよび制御回路４２ｂに対応する構成を有さない点とが異なる。他の構成および動作については、図２と同じである。
【００６３】
なお、図１０のコヒーレント方式の受信器構成においては、アナログフロントエンドでＩｃｈ用とＱｃｈ用の２種類の信号が形成されるため、回路が２倍になっているが、遅延回路２１ｇ、２１ｈや合波回路２２ｇが２つ必要になるが、構成及び動作はＩＭ−ＤＤの回路（図９）に等しい。
【００６４】
次に動作について説明する。図９および図１０に示した本実施の形態３に係る光受信器の動作について説明する。図９および図１０に示した本実施の形態３に係る光受信器の動作は基本的には同じである。従って、説明を簡単にするため、以下の説明においては、図９の構成を例にして動作の説明をする。本実施の形態３に示す光受信器も、図３に示す複数のＯＮＵが、光ファイバと光カプラを介して１つのＯＬＴに収容されるＯＦＤＭＡ−ＰＯＮシステムに適用される。ＯＦＤＭＡ−ＰＯＮシステム構成及び、ＯＮＵの動作は実施の形態１と同じであるためここでの説明は行わない。
【００６５】
図９に示すように、本実施の形態３においては、まず、入力されたＯＦＤＭＡ光信号は、光電変換回路１によって電気のアナログ信号へと変換される。変換された電気信号は、遅延生成回路２ｅに入力され２本の経路に分岐される。分岐された信号には、遅延回路２１ｅおよび遅延回路２１ｆによって、例えば電気配線長などで構成する、それぞれ異なる予め設定された固定の遅延量が与えられる。遅延が与えられた信号は、合波回路２２ｅで任意の利得で増幅されて、合波されることにより、単一のアナログ信号を再生成する。再生成されたアナログ信号は、アナログデジタルコンバータ３によりアナログ信号から１倍サンプリングレートのデジタル信号へと変換されて、デジタル信号処理回路４ｅに渡される。デジタル信号処理回路４ｅでは、当該デジタル信号に対して、必要に応じてタイミング・周波数同期を行い、チャネル推定および等化処理を実施し、一次変調信号への復調処理、最終的にデマッピング処理によってビット列に変換される。
【００６６】
前記のとおり、遅延回路２１ｅおよび遅延回路２１ｆは分岐した経路に固定の遅延を与えるものであり、配線長の制御等で簡易に実現が可能である。各々の遅延量は、例えば分岐の一方の遅延量をｄｅｌａｙ＃１とした場合、もう一方には、そこからＴｓ／２だけさらに遅延した遅延量を加える。すなわち、一方の遅延量をｄｅｌａｙ＃１とし、もう一方の遅延量をｄｅｌａｙ＃２としたとき、ｄｅｌａｙ＃２＝ｄｅｌａｙ＃１＋Ｔｓ／２となる。合波回路２２ｅでは、合波したアナログ信号が、アナログデジタルコンバータ３の入力幅に沿うように利得を制御して合波する機能を有する。
【００６７】
なお、上記の説明においては、図９のＩＭ−ＤＤ方式の光受信器の構成を例にして説明したが、図１０に示すコヒーレント方式の光受信器の構成においても動作は同様であるため、ここでは説明を省略する。なお、図１０の構成においては、Ｉｃｈ側とＱｃｈ側の各２つの分岐経路のそれぞれに用意される遅延回路＃１〜＃２（符号２１ｇ，２１ｈ）の遅延量は、Ｉｃｈ側とＱｃｈ側で同じ値に設定する。
【００６８】
次に、実施の形態３における効果を示す。
収容ユーザ数ｎ＝１、周波数サブキャリア数１２８、サイクリックプレフィックス８、一次変調方式ＱＰＳＫ、受信ＳＮＲ＝３０ｄＢの条件において、本実施の形態３を適用した場合と、１倍サンプリングで受信した場合と、２倍のオーバーサンプリングを適用した場合の任意の１ＯＮＵの受信Ｑ値特性を比較した。結果を図１１に示す。図１１において、△が実施の形態３、○が１倍サンプリング、□がオーバーサンプリングのグラフを示す。１倍サンプリングと実施の形態３では、理想サンプル点からのずれがない場合には最も高いＱ値特性を得ることができているが、サンプル点にオフセットがつくに従い、特性が劣化していく。これは非特許文献２に記載されている通り、離散信号化した時に帯域外からの折り返し雑音による影響のためであり、特にＴｓ／２オフセットが生じた条件では復調不可能な点が発生し、オーバーサンプリングを適用した場合と比較して、１４ｄＢ程度の特性劣化を引き起こしてしまう。対して、実施の形態３を適用した場合には、Ｔｓ／２だけずれた信号を同時に受信することから、タイミングオフセットに対して耐力があり、３ｄＢ程度の特性劣化にまで改善している。本実施の形態３は、実施の形態１や実施の形態２と比較して、遅延回路の設計及び合波回路の設計が容易であり、遅延や利得の調整量を制御する回路を必要としないため最も簡易な構成で実現することが可能である。
【００６９】
以上のように、本実施の形態３においては、実施の形態１および２と同様の効果が得られるとともに、さらに、本実施の形態３においては、遅延生成回路において、アナログ電気信号を２つに分岐し、それぞれを遅延回路にて遅延させる際に、一方の遅延量ｄｅｌａｙ＃１に対し、もう一方の遅延量をｄｅｌａｙ＃２＝ｄｅｌａｙ＃１＋Ｔｓ／２とし、Ｔｓ／２だけずれた信号を同時に受信することから、タイミングオフセットに対して耐力があり、３ｄＢ程度の特性劣化にまで改善することができる。また、本実施の形態３においては、遅延生成回路２ｅ，２ｇの２つの遅延回路の遅延量が固定であり、かつ、デジタル信号処理回路４ｅ，４ｇが図１，２に示す評価回路および制御回路に対応する構成を有さず、デジタル信号処理回路４ｅ，４ｇが遅延量の制御および合波回路の利得の制御を行わない構成としたので、実施の形態１や実施の形態２と比較して、遅延回路の設計及び合波回路の設計が容易であり、遅延や利得の調整量を制御する回路を必要としないため最も簡易な構成で実現することが可能である。
【符号の説明】
【００７０】
１，１ｂ  光電変換回路、２，２ｂ，２ｃ，２ｄ，２ｅ，２ｇ  遅延生成回路、３，３ｂ  アナログデジタルコンバータ、４，４ｂ，４ｃ，４ｄ，４ｅ，４ｇ  デジタル信号処理回路、１１  受光素子、１１ｂ  レーダ、１２  ＴＩＡ（トランスインピーダンスアンプ）、１２ｂ  光９０度ハイブリッド、１３ｂ  バランスドトランシーバー、２１，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｇ，２１ｈ  遅延回路、２２，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｇ  合波回路、４１，４１ｂ，４１ｃ，４１ｄ  評価回路、４２，４２ｂ，４２ｃ，４２ｄ  制御回路、４３，４３ｂ，４３ｃ，４３ｄ，４３ｅ  復調処理回路、１００  ＯＮＵ、１０１  光ファイバ、１０２  光カプラ、１０３  ＯＬＴ。
【図１】
2014230202.tif 000003
【図２】
2014230202.tif 000004
【図３】
2014230202.tif 000005
【図４】
2014230202.tif 000006
【図５】
2014230202.tif 000007
【図６】
2014230202.tif 000008
【図７】
2014230202.tif 000009
【図８】
2014230202.tif 000010
【図９】
2014230202.tif 000011
【図１０】
2014230202.tif 000012
【図１１】
2014230202.tif 000013