(57)【要約】      （修正有）【課題】スイッチ制御のためのレベルコンバータを提供する。【解決手段】第１電圧を供給する第１電源ＶＩＮにそれぞれ第１端が連結され、大きさが同じで逆極性の信号が入力される第１トランジスタＭＰ１及び第２トランジスタＭＰ２と、第１トランジスタＭＰ１及び第２トランジスタＭＰ２の第３端にそれぞれ第１端が連結される第３トランジスタＭＮ１及び第４トランジスタＭＮ２によりレベルコンバータを構成し、制御信号ＶＣＴＲＬを第３トランジスタＭＮ１の第２端に印加し、その反転信号を第４トランジスタＭＮ２の第２端に印加し、第２トランジスタＭＰ２の第３端と第４トランジスタＭＮ２の第１端よりスイッチ信号Ｖｓｗを出力する。【選択図】図７Ａ
2014096785.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、
前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、
前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力され、第２電圧を供給する第２電源にソースが連結される第３トランジスタＭＮ１と、そして、
前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記第１トランジスタＭＰ１のドレイン及び前記第３トランジスタＭＮ１のドレインにゲートが連結され、前記第２電源とソースが連結される第４トランジスタＭＮ２と、を含み、
前記第２トランジスタＭＰ２のドレインに印加される電圧に該当するスイッチ信号をメインスイッチに出力するレベルコンバータ。
【請求項２】
第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、
前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、
前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力され、前記第１電圧よりも低い第２電圧を供給する第２電源にソースが連結される第３トランジスタＭＮ１と、
前記第３トランジスタＭＮ１のゲートに入力端が連結される位相反転器と、そして、
前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記位相反転器の出力端にゲートが連結され、前記第２電源にソースが連結される第４トランジスタＭＮ２と、を含み、
前記第２トランジスタＭＰ２のドレインに印加される電圧を有するスイッチ信号をメインスイッチに出力するレベルコンバータ。
【請求項３】
前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、同じ極性を有し、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２とは、逆極性を有する請求項１または２に記載のレベルコンバータ。
【請求項４】
前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、Ｐチャネル（ＰＭＯＳ）トランジスタであり、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２は、Ｎチャネル（ＮＭＯＳ）トランジスタである請求項３に記載のレベルコンバータ。
【請求項５】
前記第３トランジスタＭＮ１のゲートにハイレベル制御信号ＶＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオンになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオフになる請求項４に記載のレベルコンバータ。
【請求項６】
前記第３トランジスタＭＮ１のゲートにローレベル制御信号ＶＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオフになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオンになる請求項５に記載のレベルコンバータ。
【請求項７】
前記メインスイッチは、Ｐチャネル（ＰＭＯＳ）形態であり、前記第１電源にソースが連結されており、ゲートを通じて前記スイッチ信号が入力されてスイッチング動作が制御される請求項６に記載のレベルコンバータ。
【請求項８】
前記第３トランジスタＭＮ１のゲートに第３電圧を有するハイレベル制御信号ＶＣＴＲＬが印加されれば、前記メインスイッチの第２端に前記第３電圧よりも高い前記第４電圧を有するハイレベルスイッチ信号が入力される請求項７に記載のレベルコンバータ。
【請求項９】
前記第４電圧は、前記第１電圧と同じレベルを有し、前記第２電源は、接地電源である請求項８に記載のレベルコンバータ。
【請求項１０】
前記メインスイッチは、Ｎチャネル（ＮＭＯＳ）形態であり、前記第１電源にドレインが連結されており、ゲートを通じて前記スイッチ信号が入力されてスイッチング動作が制御される請求項６に記載のレベルコンバータ。
【請求項１１】
前記第３トランジスタＭＮ１の第２端に第３電圧を有するローレベル制御信号ＶＣＴＲＬが印加されれば、前記メインスイッチの第２端に前記第３電圧よりも低い第４電圧を有するローレベルスイッチ信号が入力される請求項１０に記載のレベルコンバータ。
【請求項１２】
前記第４電圧は、前記第２電圧と同じレベルを有する請求項１１に記載のレベルコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ制御のためのレベルコンバータに係り、より詳細には、ＤＣ−ＤＣコンバータまたは整流器を構成するメインスイッチが正常に動作可能にするスイッチ制御のためのレベルコンバータに関する。
【背景技術】
【０００２】
現在、無線電力伝送システムに電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が商用化されている。特に、携帯型電子機器には、小型で変換効率に優れるスイッチング方式のＤＣ−ＤＣコンバータが利用されている。ＤＣ−ＤＣコンバータは、ＰＷＭ（パルス幅変調：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式の調節器であり、メインスイッチングトランジスタと同期用トランジスタとを備え、両トランジスタを交互にオン／オフ制御する。メインスイッチをターンオンして入力側から出力側にエネルギーを供給し、メインスイッチをターンオフしてインダクターに蓄積したエネルギーを放出する。そして、メインスイッチを駆動するパルス信号のパルス幅を出力電圧または出力電流によって制御することによって、出力電圧をほぼ一定に保持する。
【０００３】
図１は、一般的な無線電力伝送システムの受信端を示す構成図である。図１のように、アンテナから入力されるＡＣ電力は、整流器（Ｒｅｃｔｉｆｉｅｒ）を経ながら直流（ＤＣ）電圧に変換され、該変換された直流電圧は、ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣ  ｃｏｎｖｅｒｔｅｒ）を経ながらユーザが所望する直流電圧に制御される。この際、ＤＣ−ＤＣコンバータの出力がユーザが所望する直流電圧（ＤＣ）に出力させるために、ＰＷＭ形態で動作するスイッチ制御部（Ｓｗｉｔｃｈ  Ｃｏｎｔｒｏｌｌｅｒ）の出力信号のデューティー（Ｄｕｔｙ）を調節する。
【０００４】
図２Ａは、ＤＣ−ＤＣコンバータとその出力電力値制御のためのスイッチ制御部を示した図面であり、図２Ｂは、図２Ａに示したＤＣ−ＤＣコンバータが適用された実際の回路図の一例を示した図面である。図２Ｂに示したＤＣ−ＤＣコンバータは、Ｂｕｃｋ形態を有すると表わした。図２Ｂで、スイッチと表示された部分は、ＮＭＯＳあるいはＰＭＯＳで形成が可能である。このようなＮＭＯＳ及びＰＭＯＳのゲートにＶＣＴＲＬの制御信号が印加され、このようなＶＣＴＲＬ制御信号によって、スイッチとして使われるＮＭＯＳあるいはＰＭＯＳのオン／オフが制御される。
【０００５】
一般的に、図２Ｂの場合は、スイッチのターンオン時間が、ターンオフ時間に比べて、長いほどＤＣ−ＤＣコンバータの出力電圧の大きさは増加し、逆にターンオフ時間が、ターンオン時間に比べて、長いほどＤＣ−ＤＣコンバータの出力電圧の大きさは減少する。このように、ＶＣＴＲＬによってスイッチのターンオン時間、及びターンオフ時間の比率が如何に決定されるかによって、ＤＣ−ＤＣコンバータの出力電圧の大きさを制御することができる。
【０００６】
図３Ａは、従来技術によるＰＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示した図面であり、図３Ｂ及び図３Ｃは、スイッチ動作による電圧変化を示す例示図である。
【０００７】
一般的に、ＰＭＯＳのソース電圧をＶＳとし、ゲート電圧をＶＧとし、ドレイン電圧をＶＤとし、スレショルド電圧をＶＴＨとする時、ＶＧ＜ＶＳ−ＶＴＨ条件が満足する時、ＰＭＯＳはターンオンになり、逆にＶＧ＞ＶＳ−ＶＴＨ条件になる時、ＰＭＯＳはターンオフになる。これを図３Ａによる回路に適用すれば、図３Ｂのように、ＶＴＨ＞ＶＩＮ−ＶＣＴＲＬになる場合、ＰＭＯＳで形成されたスイッチはターンオフになり、その逆であるＶＴＨ＜ＶＩＮ−ＶＣＴＲＬになる場合は、ＰＭＯＳで形成されたスイッチはターンオンになる。
【０００８】
しかし、図３Ｃのように、ＤＣ−ＤＣコンバータの入力電圧であるＶＩＮが非正常に増加すれば、ＶＣＴＲＬの値に関係なくＶＴＨ＜ＶＩＮ−ＶＣＴＲＬの条件が形成されて、ＰＭＯＳで形成されたスイッチが常にターンオンになる問題点がある。
【０００９】
図４Ａは、従来技術によるＮＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示した図面であり、図４Ｂ及び図４Ｃは、スイッチ動作による電圧変化を示す例示図である。
【００１０】
ＮＭＯＳのソース電圧をＶＳとし、ゲート電圧をＶＧとし、ドレイン電圧をＶＤとし、スレショルド電圧をＶＴＨとする時、ＶＧ＞ＶＳ＋ＶＴＨ条件が満足される時、ＮＭＯＳはターンオンになり、逆にＶＧ＜ＶＳ＋ＶＴＨ条件になる時、ＮＭＯＳはターンオフになる。これを図４Ａによる回路に適用すれば、図４Ｂのように、ＶＴＨ＞ＶＣＴＲＬ−ＶＡになる場合、ＮＭＯＳで形成されたスイッチはターンオフになり、その逆であるＶＴＨ＜ＶＣＴＲＬ−ＶＡになる場合は、ＮＭＯＳで形成されたスイッチはターンオンになる。
【００１１】
しかし、図４Ｃのように、ＤＣ−ＤＣコンバータのＶＡの電圧が非正常に減少すれば、ＶＣＴＲＬの値に関係なくＶＴＨ＜ＶＣＴＲＬ−ＶＡの条件が形成されて、ＮＭＯＳで形成されたスイッチが常にターンオンになる問題点がある。前記図３Ｃ及び図４ＣのようなＤＣ−ＤＣコンバータでの問題点は、整流器でも発生することがある。
【００１２】
図５Ａは、従来技術によるＮＭＯＳ形態のスイッチを有する整流器を示した図面であり、図５Ｂ及び図５Ｃは、スイッチ動作による電圧変化を示す例示図である。図５Ａで、整流器の両端に入力されるＶＣＴＲＬ_Ａ及びＶＣＴＲＬ_Ｂは、位相のみ逆であり、大きさは同じなので、説明の便宜上、ＶＣＴＲＬ_Ａ及びＶＣＴＲＬ_Ｂは、ＶＣＴＲＬと記述する。
【００１３】
したがって、図５Ｂのように、整流器の場合にも、図４Ｂと同様に、ＶＴＨ＞ＶＣＴＲＬ−ＶＯＵＴになる場合、ＮＭＯＳで形成されたスイッチはターンオフになり、その逆であるＶＴＨ＜ＶＣＴＲＬ−ＶＯＵＴになる場合は、ＮＭＯＳで形成されたスイッチはターンオンになる。
【００１４】
しかし、図５Ｃでのように、整流器でＶＯＵＴの電圧が非正常に減少すれば、ＶＣＴＲＬの値に関係なくＶＴＨ＜ＶＣＴＲＬ−ＶＯＵＴの条件が形成されて、ＮＭＯＳで形成されたスイッチが常にターンオンになる問題点がある。
【００１５】
このように、図３Ｃ、図４Ｃ及び図５Ｃに示したように、ＤＣ−ＤＣコンバータの入力電圧であるＶＩＮが増加するか、出力電圧であるＶＯＵＴが非理想的に減少すれば、スイッチが常にターンオンになり、これにより、ＶＣＴＲＬによってスイッチのターンオン及びターンオフを制御することができないために、結局、ＤＣ−ＤＣコンバータの動作を制御することができないという問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明が解決しようとする技術的課題は、ＤＣ−ＤＣコンバータまたは整流器を構成するメインスイッチが正常に動作可能にするスイッチ制御のためのレベルコンバータを提供するところにある。
【課題を解決するための手段】
【００１７】
このような技術的課題を果たすための本発明の実施形態によるレベルコンバータは、第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力され、第２電圧を供給する第２電源にソースが連結される第３トランジスタＭＮ１と、そして、前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記第１トランジスタＭＰ１のドレイン及び前記第３トランジスタＭＮ１のドレインにゲートが連結され、前記第２電源とソースが連結される第４トランジスタＭＮ２と、を含み、前記第２トランジスタＭＰ２のドレインに印加される電圧に該当するスイッチ信号をメインスイッチに出力する。
【００１８】
本発明の他の実施形態によるレベルコンバータは、第１電圧を供給する第１電源にソースが連結されている第１トランジスタＭＰ１と、前記第１電源にソースが連結され、前記第１トランジスタＭＰ１のドレインにゲートが連結される第２トランジスタＭＰ２と、前記第１トランジスタのドレインにドレインが連結され、ゲートを通じて制御信号が入力され、前記第１電圧よりも低い第２電圧を供給する第２電源にソースが連結される第３トランジスタＭＮ１と、前記第３トランジスタＭＮ１のゲートに入力端が連結される位相反転器と、そして、前記第２トランジスタＭＰ２のドレイン及び前記第１トランジスタＭＰ１のゲートとドレインが連結され、前記位相反転器の出力端にゲートが連結され、前記第２電源にソースが連結される第４トランジスタＭＮ２と、を含み、前記第２トランジスタＭＰ２のドレインに印加される電圧を有するスイッチ信号をメインスイッチに出力する。
【００１９】
前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、同じ極性を有し、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２とは、逆極性を有しうる。
【００２０】
前記第１トランジスタＭＰ１及び第２トランジスタＭＰ２は、Ｐチャネル（ＰＭＯＳ）トランジスタであり、前記第３トランジスタＭＮ１及び第４トランジスタＭＮ２は、Ｎチャネル（ＮＭＯＳ）トランジスタであり得る。
【００２１】
前記第３トランジスタＭＮ１のゲートにハイレベル制御信号ＶＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオンになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオフになりうる。
【００２２】
前記第３トランジスタＭＮ１のゲートにローレベル制御信号ＶＣＴＲＬが印加されれば、前記第２トランジスタＭＰ２及び前記第３トランジスタＭＮ１は、ターンオフになり、前記第１トランジスタＭＰ１及び第４トランジスタＭＮ２は、ターンオンになりうる。
【００２３】
前記メインスイッチは、Ｐチャネル（ＰＭＯＳ）形態であり、前記第１電源にソースが連結されており、ゲートを通じて前記スイッチ信号が入力されてスイッチング動作が制御される。
【００２４】
前記第３トランジスタＭＮ１のゲートに第３電圧を有するハイレベル制御信号ＶＣＴＲＬが印加されれば、前記メインスイッチの第２端に前記第３電圧よりも高い前記第４電圧を有するハイレベルスイッチ信号が入力されうる。
【００２５】
前記第４電圧は、前記第１電圧と同じレベルを有し、前記第２電源は、接地電源であり得る。
【００２６】
前記メインスイッチは、Ｎチャネル（ＮＭＯＳ）形態であり、前記第１電源にドレインが連結されており、ゲートを通じて前記スイッチ信号が入力されてスイッチング動作が制御される。
【００２７】
前記第３トランジスタＭＮ１の第２端に第３電圧を有するローレベル制御信号ＶＣＴＲＬが印加されれば、前記メインスイッチの第２端に前記第３電圧よりも低い第４電圧を有するローレベルスイッチ信号が入力されうる。
【００２８】
前記第４電圧は、前記第２電圧と同じレベルを有しうる。
【発明の効果】
【００２９】
本発明によれば、ＤＣ−ＤＣコンバータまたは整流器を構成するメインスイッチを制御するために、レベルコンバータをメインスイッチのゲート端に設置することによって、メインスイッチが正常に動作可能にする。すなわち、本発明によれば、ＤＣ−ＤＣコンバータで入力電圧が変化するか、ＤＣ−ＤＣコンバータの内部ノードの電圧が非正常に変わって、ＤＣ−ＤＣコンバータのメインスイッチを構成しているＮＭＯＳ及びＰＭＯＳが正常動作を行わず、常にターンオンまたはターンオフになる問題点を解決することができる。
【図面の簡単な説明】
【００３０】
【図１】一般的な無線電力伝送システムの受信端を示す構成図である。
【図２Ａ】ＤＣ−ＤＣコンバータとその出力電力値制御のためのスイッチ制御部を示す図である。
【図２Ｂ】図２Ａに示したＤＣ−ＤＣコンバータが適用された実際の回路図の一例を示す図である。
【図３Ａ】従来技術によるＰＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示す図である。
【図３Ｂ】スイッチ動作による電圧変化を示す例示図である。
【図３Ｃ】スイッチ動作による電圧変化を示す例示図である。
【図４Ａ】従来技術によるＮＭＯＳ形態のスイッチを有するＤＣ−ＤＣコンバータを示す図である。
【図４Ｂ】スイッチ動作による電圧変化を示す例示図である。
【図４Ｃ】スイッチ動作による電圧変化を示す例示図である。
【図５Ａ】従来技術によるＮＭＯＳ形態のスイッチを有する整流器を示す図である。
【図５Ｂ】スイッチ動作による電圧変化を示す例示図である。
【図５Ｃ】スイッチ動作による電圧変化を示す例示図である。
【図６Ａ】本発明の実施形態によるレベルコンバータを含むＰＭＯＳスイッチ制御回路図である。
【図６Ｂ】図６Ａに示したＰＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。
【図７Ａ】本発明の第１実施形態によるレベルコンバータの回路図である。
【図７Ｂ】本発明の第２実施形態によるレベルコンバータの回路図である。
【図８Ａ】本発明の実施形態によるレベルコンバータを含むＮＭＯＳスイッチ制御回路図である。
【図８Ｂ】図８Ａに示したＮＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。
【図９Ａ】本発明の第１実施形態によるレベルコンバータの他の形態の回路図である。
【図９Ｂ】本発明の第２実施形態によるレベルコンバータの他の形態の回路図である。
【図１０Ａ】本発明の実施形態によるレベルコンバータを含む整流器を示す回路図である。
【図１０Ｂ】図１０Ａに示した整流器のスイッチ動作による電圧変化を示す例示図である。
【発明を実施するための形態】
【００３１】
以下、添付した図面を参考にして本発明の実施形態について当業者が容易に実施できるように詳しく説明する。しかし、本発明は、さまざまな異なる形態で具現され、ここで説明する実施形態に限定されるものではない。そして、図面で本発明を明確に説明するために、説明と関係ない部分は省略し、明細書全体として類似した部分に対しては、類似した図面符号を付けた。
【００３２】
明細書全体として、ある部分が他の部分と“連結”されているとする時、これは、“直接連結”されている場合だけではなく、その中間に他の素子を挟んで“電気的に連結”されている場合も含む。また、ある部分がある構成要素を“含む”とする時、これは、特に反対される記載のない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むことができることを意味する。
【００３３】
そして、明細書全体として電圧を保持するという表現は、特定２点間の電位差が経時的に変化しても、その変化が設計上許容される範囲内であるか、変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含む。また、放電電圧に比べて、半導体素子（トランジスタ、ダイオードなど）のスレショルド電圧が非常に低いので、スレショルド電圧を０Ｖと見なし、近似処理する。
【００３４】
図６Ａは、本発明の実施形態によるレベルコンバータを含むＰＭＯＳスイッチ制御回路図であり、図６Ｂは、図６Ａに示したＰＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。
【００３５】
図６Ａによれば、ＤＣ−ＤＣコンバータに使われるメインスイッチは、ＰＭＯＳ形態で形成される。図６Ａのように、メインスイッチ（Main switch）のソースは、ＶＩＮ電源と連結され、ゲートは、本発明の実施形態によるレベルコンバータ（Ｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ）と連結され、レベルコンバータからスイッチ信号ＶＳＷを入力される。そして、メインスイッチのドレインは、出力端と連結される。
【００３６】
そして、本発明の実施形態によるレベルコンバータは、ＶＩＮ電源と連結されており、制御信号であるＶＣＴＲＬ電圧を入力されれば、メインスイッチのゲートにスイッチ信号ＶＳＷを出力する。したがって、メインスイッチのスイッチング動作は、レベルコンバータのスイッチ信号ＶＳＷによって制御される。
【００３７】
図６Ｂは、図６Ａに示したＶＩＮ、ＶＳＷ、ＶＣＴＲＬ電圧の波形を示した図面である。
【００３８】
図６Ｂのように、入力されるＶＣＴＲＬの電圧波形は、ＶＩＮの値によってスイング（Ｓｗｉｎｇ）が調節されて、スイッチがターンオフになる間には、ＶＳＷ電圧を出力させる。したがって、入力電圧であるＶＩＮが非正常に増加しても、メインスイッチがターンオフになる間には、ＶＴＨ＞ＶＩＮ−ＶＣＴＲＬの条件を満足させて、ＰＭＯＳで形成されたメインスイッチもターンオフを保持することができる。したがって、本発明の実施形態によれば、メインスイッチがターンオフになる間に、ＶＣＴＲＬ電圧がＨｉｇｈ値を有しても、スイッチがターンオンになる問題点を解決することができる。
【００３９】
図７Ａは、本発明の第１実施形態によるレベルコンバータの回路図であり、図７Ｂは、本発明の第２実施形態によるレベルコンバータの回路図である。
【００４０】
図７Ａ及び図７Ｂによるレベルコンバータは、図６Ａ及び図６Ｂに示したＰＭＯＳメインスイッチにスイッチ制御信号の伝達に適用可能である。
【００４１】
まず、図７Ａのように、本発明の第１実施形態によれば、レベルコンバータは、ＰＭＯＳ形態の第１トランジスタＭＰ１と、第２トランジスタＭＰ２と、ＮＭＯＳ形態の第３トランジスタＭＮ１と、第４トランジスタＭＮ２と、を含む。第１トランジスタＭＰ１は、ＶＩＮ電源にソースが連結されており、ゲートは、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに連結される。
【００４２】
第２トランジスタＭＰ２は、ＶＩＮ電源にソースが連結されており、第１トランジスタＭＰ１のドレインにゲートが連結されている。
【００４３】
第３トランジスタＭＮ１は、第１トランジスタＭＰ１のドレインにドレインが連結され、ゲートを通じて制御信号ＶＣＴＲＬが入力され、接地電源にソースが連結されている。制御信号ＶＣＴＲＬは、ＤＣ−ＤＣコンバータに使われるメインスイッチのスイッチング動作を制御させるが、制御信号ＶＣＴＲＬがハイレベル信号であれば、メインスイッチはターンオフになり、制御信号ＶＣＴＲＬがローレベル信号であれば、メインスイッチはターンオンになる。
【００４４】
第４トランジスタＭＮ２は、第２トランジスタＭＰ２のドレイン及び第１トランジスタＭＰ１のゲートとドレインが連結され、第１トランジスタＭＰ１と第３トランジスタＭＮ１との接点にゲートが連結され、接地電源とソースが連結されている。
【００４５】
そして、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに該当する電圧を有するスイッチ信号ＶＳＷが、メインスイッチのゲートに印加される。
【００４６】
図７Ａのように、本発明の第１実施形態によるレベルコンバータは、制御信号ＶＣＴＲＬ及びＶＩＮ電圧を入力とし、スイッチ信号ＶＳＷを出力とする。この際、ＶＩＮ電圧は、本発明の実施形態によるレベルコンバータの電源電圧に供給される。
【００４７】
以下、制御信号ＶＣＴＲＬによってスイッチ信号ＶＳＷの電圧値が変更される過程について説明する。説明の便宜上、ＶＩＮ電圧は５Ｖであり、制御信号ＶＣＴＲＬのハイレベル電圧は３Ｖと例示する。
【００４８】
まず、制御信号ＶＣＴＲＬがハイレベルである場合、第３トランジスタＭＮ１はターンオンになり、これにより、第３トランジスタＭＮ１のドレイン電圧は、接地電圧である０Ｖになる。そうすると、第２トランジスタＭＰ２と第４トランジスタＭＮ２とのゲートには、それぞれ０Ｖが印加されるので、第２トランジスタＭＰ２はターンオンになり、第４トランジスタＭＮ２はターンオフになる。
【００４９】
その結果、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、ＶＩＮに該当する５Ｖが印加され、第１トランジスタＭＰ１がターンオフになりながら、ＶＩＮ値を有するスイッチ信号ＶＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオフさせる。このように、スイッチ信号ＶＳＷの電圧は、ＶＩＮの値を有する。すなわち、３Ｖ値を有するハイレベル制御信号ＶＣＴＲＬが入力される場合、ハイレベル制御信号ＶＣＴＲＬは、レベルコンバータを通じてＶＩＮ電圧（５Ｖ）を有するスイッチ信号ＶＳＷに変換されて、ＶＩＮ電圧が非正常に上昇しても、メインスイッチのターンオフ動作を正常に行える。
【００５０】
そして、制御信号ＶＣＴＲＬがローレベルである場合、第３トランジスタＭＮ１はターンオフになり、これにより、第３トランジスタＭＮ１のドレイン電圧は、ＶＩＮ電圧である５Ｖになる。そうすると、第２トランジスタＭＰ２と第４トランジスタＭＮ２とのゲートには、それぞれ５Ｖが印加されるので、第２トランジスタＭＰ２はターンオフになり、第４トランジスタＭＮ２はターンオンになる。
【００５１】
その結果、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、接地電源に該当する０Ｖが印加され、第１トランジスタＭＰ１がターンオンになりながら、０Ｖ値を有するスイッチ信号ＶＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオンさせる。このように、スイッチ信号ＶＳＷの電圧は、０Ｖの値を有する。すなわち、０Ｖ値を有するローレベル制御信号ＶＣＴＲＬが入力される場合、ローレベル制御信号ＶＣＴＲＬは、レベルコンバータを通じても、０Ｖを保持した状態でスイッチ信号ＶＳＷに変換されて、メインスイッチのターンオン動作を正常に行える。
【００５２】
次いで、図７Ｂのように、本発明の第２実施形態によれば、レベルコンバータは、ＰＭＯＳ形態の第１トランジスタＭＰ１と、第２トランジスタＭＰ２と、ＮＭＯＳ形態の第３トランジスタＭＮ１と、第４トランジスタＭＮ２と、位相反転器と、を含む。第１トランジスタＭＰ１は、ＶＩＮ電源にソースが連結されており、ゲートは、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに連結される。
【００５３】
第２トランジスタＭＰ２は、ＶＩＮ電源にソースが連結されており、第１トランジスタＭＰ１のドレインにゲートが連結されている。第３トランジスタＭＮ１は、第１トランジスタＭＰ１のドレインにドレインが連結され、ゲートを通じて制御信号ＶＣＴＲＬが入力され、接地電源にソースが連結されている。
【００５４】
第４トランジスタＭＮ２は、第２トランジスタＭＰ２のドレイン及び第１トランジスタＭＰ１のゲートとドレインが連結され、接地電源とソースが連結されている。
【００５５】
そして、位相反転器は、第３トランジスタＭＮ１のゲートに入力端が連結され、第４トランジスタＭＮ２のゲートに出力端が連結される。
【００５６】
そして、第２トランジスタＭＰ２のドレインと第４トランジスタＭＮ２のドレインとに該当する電圧を有するスイッチ信号ＶＳＷが、メインスイッチのゲートに印加される。
【００５７】
まず、制御信号ＶＣＴＲＬがハイレベルである場合、第３トランジスタＭＮ１はターンオンになり、位相反転器によって第４トランジスタＭＮ２のゲートには、ローレベル電圧である０Ｖが印加されて、第４トランジスタＭＮ２はターンオフになる。
【００５８】
これにより、第３トランジスタＭＮ１のドレイン電圧は、接地電圧である０Ｖになるので、第２トランジスタＭＰ２はターンオンになり、第２トランジスタＭＰ２のドレインには、ＶＩＮに該当する５Ｖが印加され、第１トランジスタＭＰ１はターンオフになる。
【００５９】
このように、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、ＶＩＮに該当する５Ｖが印加され、第１トランジスタＭＰ１がターンオフになりながら、ＶＩＮ値を有するスイッチ信号ＶＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオフさせる。このように、スイッチ信号ＶＳＷの電圧は、ＶＩＮの値を有する。したがって、３Ｖ値を有するハイレベル制御信号ＶＣＴＲＬが入力される場合、ハイレベル制御信号ＶＣＴＲＬは、レベルコンバータを通じてＶＩＮ電圧（５Ｖ）を有するスイッチ信号ＶＳＷに変換されて、ＶＩＮ電圧が非正常に上昇しても、メインスイッチのターンオフ動作を正常に行える。
【００６０】
そして、制御信号ＶＣＴＲＬがローレベルである場合、第３トランジスタＭＮ１はターンオフになり、位相反転器によって第４トランジスタＭＮ２のゲートには、ハイレベル電圧である３Ｖが印加されて、第４トランジスタＭＮ２はターンオンになる。
【００６１】
これにより、第４トランジスタＭＮ１のドレイン電圧は、接地電圧である０Ｖになるので、第１トランジスタＭＰ１がターンオンになり、第２トランジスタＭＰ２のゲートにＶＩＮ電圧である５Ｖが印加されるので、第２トランジスタＭＰ２はターンオフになる。
【００６２】
その結果、第２トランジスタＭＰ２及び第４トランジスタＭＮ２のドレインには、接地電源に該当する０Ｖが印加され、第１トランジスタＭＰ１がターンオンになりながら、０Ｖ値を有するスイッチ信号ＶＳＷは、図７Ａのように、メインスイッチのゲートに出力されることによって、メインスイッチをターンオンさせる。このように、スイッチ信号ＶＳＷの電圧は、０Ｖの値を有する。すなわち、０Ｖ値を有するローレベル制御信号ＶＣＴＲＬが入力される場合、ローレベル制御信号ＶＣＴＲＬは、レベルコンバータを通じても、０Ｖを保持した状態でスイッチ信号ＶＳＷに変換されて、メインスイッチのターンオン動作を正常に行える。
【００６３】
図８Ａは、本発明の実施形態によるレベルコンバータを含むＮＭＯＳスイッチ制御回路図であり、図８Ｂは、図８Ａに示したＮＭＯＳスイッチ制御回路のスイッチ動作による電圧変化を示す例示図である。
【００６４】
図８Ａによれば、ＤＣ−ＤＣコンバータに使われるメインスイッチが、ＮＭＯＳで形成される。図８Ａのように、メインスイッチのドレインは、ＶＩＮ電源と連結され、ゲートは、本発明の実施形態によるレベルコンバータと連結され、レベルコンバータからスイッチ信号ＶＳＷを入力される。そして、メインスイッチのドレインは、出力端と連結されるが、メインスイッチのドレインに印加される電圧ＶＡは、レベルコンバータに印加される。
【００６５】
そして、本発明の実施形態によるレベルコンバータは、メインスイッチのソースと連結されて、ＶＡ電圧を印加され、制御信号であるＶＣＴＲＬ電圧を入力されれば、メインスイッチのゲートにスイッチ信号ＶＳＷを出力する。したがって、メインスイッチのスイッチング動作は、レベルコンバータのスイッチ信号ＶＳＷによって制御される。
【００６６】
図８Ｂは、図８Ａに示したＶＡ、ＶＳＷ、ＶＣＴＲＬ電圧の波形を示した図面である。
【００６７】
図８Ｂのように、入力されるＶＣＴＲＬの電圧波形は、ＶＩＮの値によってスイングが調節されて、メインスイッチがターンオフになる間には、ＶＳＷ電圧を出力させる。したがって、入力電圧であるＶＡが非正常に減少しても、メインスイッチがターンオフになる間には、ＶＴＨ＞ＶＩＮ−ＶＡの条件を満足させて、ＮＭＯＳで形成されたメインスイッチもターンオフを保持することができる。したがって、本発明の実施形態によれば、メインスイッチがターンオフになる間に、ＶＣＴＲＬ電圧がＬｏｗ値を有しても、メインスイッチがターンオンになる問題点を解決することができる。
【００６８】
図９Ａは、本発明の第１実施形態によるレベルコンバータの他の形態の回路図であり、図９Ｂは、本発明の第２実施形態によるレベルコンバータの他の形態の回路図である。
【００６９】
図９Ａ及び図９Ｂによるレベルコンバータは、図８Ａ及び図８Ｂに示したＰＭＯＳメインスイッチにスイッチ制御信号の伝達に適用可能である。
【００７０】
図９Ａ及び図９Ｂに示したレベルコンバータは、図７Ａ及び図７Ｂに示したレベルコンバータと比較する時、接地電源の代りに、図８Ａと図８Ｂとに示したＶＡ電源を使った点を除けば、回路構成及び動作は同一なので、これについての詳細な説明は省略する。
【００７１】
すなわち、図９Ａ及び図９Ｂに示したレベルコンバータによれば、３Ｖ値を有するハイレベル制御信号ＶＣＴＲＬが入力される場合、ハイレベル制御信号ＶＣＴＲＬは、レベルコンバータを通じてＶＩＮ電圧（５Ｖ）を有するスイッチ信号ＶＳＷに変換されて、ＶＩＮ電圧が非正常に上昇しても、メインスイッチのターンオフ動作を正常に行える。
【００７２】
また、０Ｖ値を有するローレベル制御信号ＶＣＴＲＬが入力される場合、ローレベル制御信号ＶＣＴＲＬは、レベルコンバータを通じてＶＡ電圧を有するスイッチ信号ＶＳＷに変換されて、メインスイッチのターンオン動作を正常に行える。
【００７３】
図１０Ａは、本発明の実施形態によるレベルコンバータを含む整流器を示す回路図であり、図１０Ｂは、図１０Ａに示した整流器のスイッチ動作による電圧変化を示す例示図である。
【００７４】
図１０Ａによれば、整流器に使われる２つのメインスイッチが、いずれもＮＭＯＳで形成される。図１０Ａでは、上側に位置したレベルコンバータに印加される制御信号とスイッチ信号とをそれぞれＶＣＴＲＬ_ＡとＶＳＷ_Ａとで表わし、同様に、下側に位置したレベルコンバータに印加される制御信号とスイッチ信号とをそれぞれＶＣＴＲＬ_ＢとＶＳＷ_Ｂとで表わした。
【００７５】
図１０Ａに示した本発明の実施形態によるレベルコンバータは、メインスイッチの出力電圧ＶＯＵＴと制御信号ＶＣＴＲＬとを入力され、スイッチ信号ＶＳＷを出力する。ここで、制御信号であるＶＣＴＲＬ_ＡとＶＣＴＲＬ_Ｂ、そして、スイッチ信号であるＶＳＷ_ＡとＶＳＷ_Ｂは、位相のみ逆であり、大きさは同一なので、説明の便宜上、上側に位置したレベルコンバータについてのみ説明する。
【００７６】
図１０Ａで、上側に位置したメインスイッチのドレインは、変圧器（Ｔｒａｎｓｆｏｒｍｅｒ）に連結され、ゲートは、レベルコンバータに連結され、ソースは、出力端に連結される。ここで、変圧器は、ＶＩＮ電圧を入力されてメインスイッチに伝達する。本発明の実施形態によるレベルコンバータは、制御信号であるＶＣＴＲＬ_Ａ電圧を入力されれば、メインスイッチのゲートにスイッチ信号であるＶＳＷ_Ａを出力する。したがって、メインスイッチのスイッチング動作は、レベルコンバータのスイッチ信号ＶＳＷ_Ａによって制御される。
【００７７】
図１０Ｂは、図１０Ａに示したＶＡ、ＶＳＷ、ＶＣＴＲＬ電圧の波形を示した図面である。
【００７８】
図１０Ｂのように、入力されるＶＣＴＲＬ_Ａの電圧波形は、ＶＯＵＴの値によってスイングが調節されて、メインスイッチがターンオフになる間には、ＶＳＷ電圧を出力させる。したがって、入力電圧であるＶＯＵＴが非正常に減少しても、メインスイッチがターンオフになる間には、ＶＴＨ＞ＶＳＷ_Ａ−ＶＯＵＴの条件を満足させて、ＮＭＯＳで形成されたメインスイッチもターンオフを保持することができる。したがって、本発明の実施形態によれば、メインスイッチがターンオフになる間に、ＶＣＴＲＬ電圧がローレベル値を有しても、メインスイッチがターンオンになる問題点を解決することができる。
【００７９】
このように、本発明の実施形態によれば、ＤＣ−ＤＣコンバータを構成するメインスイッチを制御するために、レベルコンバータをメインスイッチのゲート端に設置することによって、メインスイッチが正常に動作可能にする。すなわち、本発明の実施形態によれば、ＤＣ−ＤＣコンバータで入力電圧が変化するか、ＤＣ−ＤＣコンバータの内部ノードの電圧が非正常に変わって、ＤＣ−ＤＣコンバータのメインスイッチを構成しているＮＭＯＳ及びＰＭＯＳが正常動作を行わず、常にターンオンまたはターンオフになる問題点を解決することができる。
【００８０】
以上、本発明の望ましい実施形態について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、次の請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。
【産業上の利用可能性】
【００８１】
本発明は、スイッチ制御のためのレベルコンバータに利用されうる。
【符号の説明】
【００８２】
ＭＰ１  第１トランジスタ
ＭＰ２  第２トランジスタ
ＭＮ１  第３トランジスタ
ＭＮ２  第４トランジスタ
【図１】
2014096785.tif 000003
【図２Ａ】
2014096785.tif 000004
【図２Ｂ】
2014096785.tif 000005
【図３Ａ】
2014096785.tif 000006
【図３Ｂ】
2014096785.tif 000007
【図３Ｃ】
2014096785.tif 000008
【図４Ａ】
2014096785.tif 000009
【図４Ｂ】
2014096785.tif 000010
【図４Ｃ】
2014096785.tif 000011
【図５Ａ】
2014096785.tif 000012
【図５Ｂ】
2014096785.tif 000013
【図５Ｃ】
2014096785.tif 000014
【図６Ａ】
2014096785.tif 000015
【図６Ｂ】
2014096785.tif 000016
【図７Ａ】
2014096785.tif 000017
【図７Ｂ】
2014096785.tif 000018
【図８Ａ】
2014096785.tif 000019
【図８Ｂ】
2014096785.tif 000020
【図９Ａ】
2014096785.tif 000021
【図９Ｂ】
2014096785.tif 000022
【図１０Ａ】
2014096785.tif 000023
【図１０Ｂ】
2014096785.tif 000024