(57)【要約】【課題】データ送受信装置間で複数の主従組が混在するデータ送受信システムにおいて、意図しない主従組の同期が確立されて、意図するデータ送受信装置間でのデータ送受信ができなくなるという問題があった。【解決手段】  データ送受信装置が有するマスター回路と隣に配列された下流側のデータ送受信装置が有するスレーブ回路とを１つの主従組とするデータ送受信システムであって、各マスター回路は、該主従組よりも上流側の他の主従組のマスター回路が同期信号を出力する期間にジャミング信号を出力し、該主従組よりも上流側の他の主従組のマスター回路が同期信号を出力しない期間に同期信号を該主従組のスレーブ回路へ出力し、各スレーブ回路は、該主従組よりも上流の主従組の数とそれぞれの前記マスター回路が前記同期信号を出力する期間とを乗じた同期待機期間を過ぎてから同期の確立を行なう。【選択図】    図１
2014121068.tif 000002
【特許請求の範囲】
【請求項１】
３つ以上のデータ送受信装置を上流側から下流側へ直列に配列し、
上流側に配列された前記データ送受信装置が有するマスター回路と隣の下流側に配列された前記データ送受信装置が有するスレーブ回路とをそれぞれ主従組として関連付けて前記主従組ごとの前記データ送受信装置間のデータ送受信を行なうデータ送受信システムであって、
それぞれの前記マスター回路は、該主従組よりも上流側に配列された他の前記主従組の前記マスター回路が同期信号を出力する期間に前記同期信号と異なるジャミング信号を出力し、該主従組よりも上流側に配列された他の前記主従組の前記マスター回路が前記同期信号を出力しない期間に前記同期信号を該主従組のスレーブ回路へ出力し、
それぞれの前記スレーブ回路は、該主従組よりも上流の主従組の数とそれぞれの前記マスター回路が前記同期信号を出力する期間とを乗じた同期待機期間を過ぎてから同期の確立を行なう
ことを特徴とするデータ送受信システム。
【請求項２】
それぞれの前記主従組の前記マスター回路は、
該主従組よりも上流側に配列された他の主従組の前記マスター回路と前記スレーブ回路との同期が確立するまでは前記同期信号を出力せず、
該主従組よりも上流側に配列された他の主従組の前記マスター回路と前記スレーブ回路との同期が確立してから、
該主従組よりも上流側に配列された他の主従組の前記同期信号が出力された期間に前記ジャミング信号を出力し、
該主従組よりも上流側に配列された他の主従組の前記同期信号が出力されていない期間に前記同期信号を該主従組のスレーブ回路へ出力する
ことを特徴とする請求項１に記載のデータ送受信システム。
【請求項３】
それぞれの前記主従組の前記マスター回路は、全ての主従組の前記マスター回路と前記スレーブ回路との同期が確立した後に、前記ジャミング信号を出力していた期間を該主従組の前記マスター回路と前記スレーブ回路とのデータ送受信期間に開放する
ことを特徴とする請求項１または請求項２に記載のデータ送受信システム。
【請求項４】
上流側から下流側へ直列に配列された前記データ送受信装置のうち、中間に配列された前記データ送受信装置が有する前記マスター回路と前記スレーブ回路とは、調停回路を介して接続され、
前記調停回路は、それぞれの主従組間のデータの送受信を行なう
ことを特徴とする請求項１から請求項３のいずれか１項に記載のデータ送受信システム。
【請求項５】
請求項１から請求項４のいずれか１項に記載のデータ送受信システムに用いるデータ送受信装置であって、
マスター入出力インターフェースと接続され、同期期間とジャミング期間とを含む伝送フレームを設定するマスター回路と、
スレーブ入出力インターフェースと接続されたスレーブ回路とを備えたデータ送受信装置であって、
前記スレーブ回路は、自機の前記スレーブ入出力インターフェースと伝送路を介して接続された上流側の前記データ送受信装置が備えるマスター回路から出力された同期信号に基づいて同期を確立するものであって、
前記マスター回路は、自機よりも上流側に配列された前記データ送受信装置が備えるマスター回路が前記同期信号を出力する前記同期期間に前記同期信号と異なるジャミング信号を出力する前記ジャミング期間を設定し、上流側の前記データ送受信装置が備えるマスター回路が前記同期信号を出力しない期間に前記同期期間を設定して前記同期信号を自機の前記マスター入出力インターフェースと伝送路を介して接続された下流側の前記データ送受信装置が備えるスレーブ回路へ出力する
ことを特徴とするデータ送受信装置。
【請求項６】
最上流を０として、上流側の主従組から下流側の主従組にいくほど値が１ずつ大きくなるように採番された主従組番号を入力する主従組入力インターフェースをさらに備え、
それぞれの前記マスター回路が出力する前記同期期間の長さは共通であって、
前記マスター回路は、前記主従組入力インターフェースから入力された前記主従組番号と前記同期期間の長さとを掛けた時間を前記ジャミング期間として設定する
ことを特徴とする請求項５に記載のデータ送受信装置。
【請求項７】
前記伝送フレームにはさらにダウンリンク期間とアップリンク期間とを含むものであって、
それぞれの前記データ送受信装置が備える前記マスター回路が設定する前記ダウンリンク期間の長さは共通であり、
それぞれの前記データ送受信装置が備える前記マスター回路が設定する前記アップリンク期間の長さと前記ジャミング期間の長さとの和が共通であり、
前記マスター回路は、前記ジャミング期間の終了後に前記同期期間を設定する
ことを特徴とする請求項６に記載のデータ送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のデータ送受信装置を直列に接続してデータ送受信装置間のデータ送受信を行なうデータ送受信システムに関する。
【背景技術】
【０００２】
従来の装置間のデータ送受信を行なう場合に、管理側（マスター側）とクライアント側（スレーブ側）とに分けて装置間のデータ送受信を行なうものがある。このとき、マスター側が単位時間で区切られた伝送フレームを形成し、スレーブ側はその伝送フレームにタイミングを合わせて、装置間でデータ送受信を行う手法がある。伝送フレームは、例えば同期期間、ダウンリンク期間、アップリンク期間に分割され、同期期間はマスター側が同期信号をスレーブ側に送信する期間、ダウンリンク期間はマスター側からスレーブ側にデータを送信（ダウンリンク通信）する期間、アップリンク期間はスレーブ側からマスター側にデータを送信（アップリンク通信）する期間として区分される。
【０００３】
このとき、同期信号は毎伝送フレーム同じで、スレーブ側も既知のパターン信号であれば簡素に構成が可能である。この場合、スレーブ側はマスター側から受信した同期信号とスレーブ側回路内で有している既知のパターン信号との相関演算を行い、相関演算による相関値について所定の閾値を越えるピークが周期的に得られれば同期を確立させるという方法が一般的である。
【０００４】
しかしながら、伝送路によっては相関演算を行なった場合に、必ず所定の閾値を越える相関値のピークが得られるとは限らない。また、閾値を下げると逆に同期の確立に関する精度を低下させてしまうことになる。
【０００５】
そこで、最初のピーク検出を判定するときの閾値に対して、それ以降に用いる閾値を最初の閾値よりも厳しい条件の閾値にして同期を確立させる方法があった（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３０３６９１号公報（第５−９頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の方法を用いたデータ送受信システムにおいては、１つの主従関係の組み合わせ（以下、主従組ともいう）、つまりデータ送受信システムにおける複数のデータ送受信装置のうち、１つがマスター側でその他がスレーブ側と分かれている場合は、そのマスター側からの同期信号に対して全てのスレーブ側が同期を確立することができるが、データ送受信システムの中で複数の主従関係の組み合わせが存在する場合には、いずれのマスター側からも同じ同期信号が出力されることになり、意図とは異なる主従関係の組み合わせで同期を確立してしまうという問題があった。
【０００８】
この発明は、上述のような課題を解決するためになされたもので、３つ以上のデータ送受信装置を上流側から下流側へ直列に配列されたデータ送受信システムにおいて、複数の主従関係の組み合わせをもつ場合に、意図しない組み合わせで同期を確立させることなく、全ての主従組で同期を確立してデータ送受信装置間のデータ送受信が可能なデータ送受信システムを得るものである。
【課題を解決するための手段】
【０００９】
この発明に係るデータ送受信システムにおいては、３つ以上のデータ送受信装置を上流側から下流側へ直列に配列し、上流側に配列された前記データ送受信装置が有するマスター回路と隣の下流側に配列された前記データ送受信装置が有するスレーブ回路とをそれぞれ主従組として関連付けて前記主従組ごとの前記データ送受信装置間のデータ送受信を行なうデータ送受信システムであって、それぞれの前記マスター回路は、該主従組よりも上流側に配列された他の前記主従組の前記マスター回路が同期信号を出力する期間に前記同期信号と異なるジャミング信号を出力し、該主従組よりも上流側に配列された他の前記従組の前記マスター回路が前記同期信号を出力しない期間に前記同期信号を該主従組のスレーブ回路へ出力し、それぞれの前記スレーブ回路は、該主従組よりも上流の主従組の数とそれぞれの前記マスター回路が前記同期信号を出力する期間とを乗じた同期待機期間を過ぎてから同期の確立を行なうことを特徴とするものである。
【発明の効果】
【００１０】
この発明は、下流側のマスター回路が上流側のマスター回路の同期信号を出力する期間に同期信号と異なるジャミング信号を出力し、上流側のマスター回路の同期信号を出力しない期間に該主従組へ同期信号を出力して同期を確立することにより、スレーブ回路での受信信号と同期信号との相関を検出するときに上流側の別の主従組のマスター回路からの同期信号との相関が低くなるので、意図しない主従組のマスター回路からの同期信号との相関よりも意図する主従組のマスター回路からの同期信号との相関の方が大きくなる。これにより、意図しない主従組のマスター回路との同期を確立することなく、意図する主従組で同期を確立してデータ送受信装置間のデータ送受信が可能となる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１を示すデータ送受信システムの構成図である。
【図２】この発明の実施の形態１に係る中間データ送受信装置の構成図である。
【図３】この発明の実施の形態１に係る先頭データ送受信装置の構成図である。
【図４】この発明の実施の形態１に係る最後尾データ送受信装置の構成図である。
【図５】この発明の実施の形態１に係る複数の中間データ送受信装置の配列を示す図である。
【図６】この発明の実施の形態１に係るマスター回路を示す図である。
【図７】この発明の実施の形態１に係るデータ送受信システムのフレーム構成の例を示す図である。
【図８】この発明の実施の形態１に係るスレーブ回路を示す図である。
【図９】この発明の実施の形態１に係るデータ送受信システムの同期信号、ダウンリンク信号及びアップリンク信号の例を示す図である。
【図１０】この発明の実施の形態１に係るマスター回路の初期動作を示すフローチャート図である。
【図１１】この発明の実施の形態１に係るスレーブ回路の初期動作を示すフローチャート図である。
【図１２】この発明の実施の形態１に係るデータ送受信システムの初期動作完了後のフレーム周期の関係を示す図である。
【図１３】この発明の実施の形態１に係るデータ送受信装置のマスター回路のジャミング期間解放動作を示すフローチャートである。
【図１４】この発明の実施の形態１に係るデータ送受信装置のスレーブ回路のジャミング期間解放動作を示すフローチャートである。
【図１５】この発明の実施の形態１に係るデータ送受信システムのジャミング期間解放動作完了後のフレーム周期の関係を示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明を実施するための実施の形態１におけるデータ送受信システムの構成図を示すものである。データ送受信システムは、先頭データ送受信装置１０、中間データ送受信装置２０、最後尾データ送受信装置３０を上流側（先頭）から下流側（最後尾）へ直列に配列して構成されている。なお、ここでは中間データ送受信装置２０が１台のみとして３台のデータ送受信装置で構成されたデータ送受信システムを例として示している。
【００１３】
先頭データ送受信装置１０のマスター回路１１０と中間データ送受信装置２０のスレーブ回路２２０とは、主従組０として関連付けされている。同様に、中間データ送受信装置２０のマスター回路２１０と最後尾データ送受信装置３０のスレーブ回路３２０とは、主従組１として関連付けされている。
【００１４】
データ送受信システムは、それぞれの主従組で同期を確立させて主従組内のデータ送受信装置間でデータの送受信通信を行なう。主従組０で同期が確立されれば、先頭データ送受信装置１０のダウンリンクパケットデータ選択・調停回路１３０の入力インターフェースから入力されたデータを、先頭データ送受信装置１０のマスター回路１１０、伝送路、中間データ送受信装置２０のスレーブ回路２２０を介して中間データ送受信装置２０のダウンリンクパケットデータ選択・調停回路２３０の出力インターフェースから出力することが可能となる。また、中間データ送受信装置２０のアップリンクパケットデータ選択・調停回路２４０の入力インターフェースから入力されたデータを、中間データ送受信装置２０のスレーブ回路２２０、伝送路、先頭データ送受信装置１０のマスター回路１１０を介して先頭データ送受信装置１０のアップリンクパケットデータ選択・調停回路１４０の出力インターフェースから出力することが可能となる。
【００１５】
主従組１で同期が確立されれば、中間データ送受信装置２０のダウンリンクパケットデータ選択・調停回路２３０の入力インターフェースから入力されたデータを、中間データ送受信装置２０のマスター回路２１０、伝送路、最後尾データ送受信装置３０のスレーブ回路３２０を介して最後尾データ送受信装置３０のダウンリンクパケットデータ選択・調停回路３３０の出力インターフェースから出力することが可能となる。また、最後尾データ送受信装置３０のアップリンクパケットデータ選択・調停回路３４０の入力インターフェースから入力されたデータを、最後尾データ送受信装置３０のスレーブ回路３２０、伝送路、中間データ送受信装置２０のマスター回路２１０を介して中間データ送受信装置２０のアップリンクパケットデータ選択・調停回路２４０の出力インターフェースから出力することが可能となる。
【００１６】
また、それぞれの主従組の同期が確立されていれば、主従組間を介して離れたデータ送受信装置間でデータの送受信通信を行なう。つまり、主従組０の先頭データ送受信装置１０のダウンリンクパケットデータ選択・調停回路１３０の入力インターフェースから入力されたデータを主従組１の最後尾データ送受信装置３０のダウンリンクパケットデータ選択・調停回路３３０の出力インターフェースから出力することが可能となる。同じように、主従組１の最後尾データ送受信装置３０のアップリンクパケットデータ選択・調停回路３４０の入力インターフェースから入力されたデータを主従組０の先頭データ送受信装置１０のアップリンクパケットデータ選択・調停回路１４０の出力インターフェースから出力することが可能となる。
【００１７】
図２は、中間データ送受信装置２０の構成図である。図２において、スレーブ回路２２０とマスター回路２１０との間にはダウンリンクパケットデータ選択・調停回路２３０とダウンリンクパケットデータ選択・調停回路２４０とが接続されている。
【００１８】
ダウンリンクデータ入力インターフェース２３１は、当該中間データ送受信装置２０に接続された端末などから下流側に接続されたデータ送受信装置（図１においては最後尾データ送受信装置３０）へ伝送するデータを入力するためのインターフェースである。また、ダウンリンクデータ出力インターフェース２３２は、上流側に接続されたデータ送受信装置（図１においては先頭データ送受信装置１０）から伝送されたデータを当該中間データ送受信装置２０に接続された端末などへ出力するためのインターフェースである。ここで、端末とは例えば、サーバーやＰＣまたはタブレット端末などデータ送受信装置にデータを入力または出力を行う端末や、映像表示装置や音声再生装置など主にデータ送受信装置からのデータを出力する出力端末などをいう。
【００１９】
アップリンクデータ入力インターフェース２４１は、当該中間データ送受信装置２０に接続された端末などから上流側に接続されたデータ送受信装置（図１においては先頭データ送受信装置１０）へ伝送するデータを入力するためのインターフェースである。また、アップリンクデータ出力インターフェース２４２は、下流側に接続されたデータ送受信装置（図１においては最後尾データ送受信装置３０）から伝送されたデータを当該中間データ送受信装置２０に接続された端末などへ出力するためのインターフェースである。
【００２０】
主従組入力インターフェース２４０は、当該データ送受信装置２０が関連付けられる主従組の情報を入力するインターフェースである。
【００２１】
マスター送信インターフェース２６１は、下流側に配列されたデータ送受信装置のスレーブ受信インターフェース２７１に伝送路を介して接続される。このとき、下流側に配列されたデータ送受信装置が最後尾データ送受信装置３０であれば最後尾データ送受信装置３０のスレーブ受信インターフェース３７１に接続される。
【００２２】
マスター受信インターフェース２６２は、下流側に配列された接続されたデータ送受信装置のスレーブ送信インターフェース２７２に伝送路を介して接続される。このとき、下流側に配列されたデータ送受信装置が最後尾データ送受信装置３０であれば最後尾データ送受信装置３０のスレーブ送信インターフェース３７２に接続される。
【００２３】
スレーブ送信インターフェース２７１は、上流側に配列されたデータ送受信装置のマスター送信インターフェース２６１に伝送路を介して接続される。このとき、上流側に配列されたデータ送受信装置が先頭データ送受信装置１０であれば最後尾データ送受信装置１０のマスター送信インターフェース１６１に接続される。
【００２４】
スレーブ送信インターフェース２７２は、上流側に配列された接続されたデータ送受信装置のマスター受信インターフェース２６２に伝送路を介して接続される。このとき、上流側に配列されたデータ送受信装置が先頭データ送受信装置１０であれば最後尾データ送受信装置１０のマスター受信インターフェース１６２に接続される。
【００２５】
図３は、先頭データ送受信装置１０の構成図である。先頭データ送受信装置１０の構成は、中間データ送受信装置２０からスレーブ回路１２０と、スレーブ回路１２０の入力インターフェース１７１および出力インターフェース１７２と、ダウンリンクデータ出力インターフェース１３２と、アップリンクデータ入力インターフェース１４１とがない構成である。不必要な回路を停止、不必要なインターフェースをオープンまたは値固定とするなど、これらが未使用であっても他の構成要素の動作に支障がないように制御可能にした中間データ送受信装置２０であれば、中間データ送受信装置２０を先頭のデータ送受信装置として用いても構わない。従って、マスター回路１１０は中間データ送受信装置２０のマスター回路２１０、ダウンリンクパケットデータ選択・調停回路１３０は中間データ送受信装置２０のダウンリンクパケットデータ選択・調停回路２３０、アップリンクパケットデータ選択・調停回路３４０は中間データ送受信装置２０のアップリンクパケットデータ選択・調停回路３４０と構成及び作用が同様である。
【００２６】
図４は、最後尾データ送受信装置３０の構成図である。先頭データ送受信装置１０の構成は、中間データ送受信装置２０からマスター回路３２０と、マスター回路３２０の入力インターフェース３６１および出力インターフェース３６２と、ダウンリンクデータ入力インターフェース３３１と、アップリンクデータ出力インターフェース３４２とがない構成である。不必要な回路を停止、不必要なインターフェースをオープンまたは値固定とするなど、これらが未使用であっても他の構成要素の動作に支障がないように制御可能にした中間データ送受信装置２０であれば、中間データ送受信装置２０を最後尾のデータ送受信装置として用いても構わない。従って、スレーブ回路３２０は中間データ送受信装置２０のスレーブ回路２２０、ダウンリンクパケットデータ選択・調停回路３３０は中間データ送受信装置２０のダウンリンクパケットデータ選択・調停回路２３０、アップリンクパケットデータ選択・調停回路３４０は中間データ送受信装置２０のアップリンクパケットデータ選択・調停回路３４０と構成及び作用が同様である。
【００２７】
図５は、中間データ送受信装置２０を複数台（ｎ台）配列した場合の構成を示す図である。中間データ送受信装置２０ａは、先頭データ送受信装置１０の次に上流側に配列されたデータ送受信装置であって、先頭データ送受信装置１０のマスター回路２１０と中間データ送受信装置２０ａのスレーブ回路２２０とが主従組０として関連付けされる。中間データ送受信装置２０ｂは、中間データ送受信装置２０ａの次に上流側に配列されたデータ送受信装置であって、中間データ送受信装置２０ａのマスター回路２１０と中間データ送受信装置２０ｂのスレーブ回路２２０とが主従組１として関連付けされる。このように、先頭の主従組を０として順に１ずつ増える主従組番号を採番することで、１対１のマスター・スレーブ間の主従組を構成する。この場合、自機のマスター回路２１０が関連付けられる主従組は主従組入力インターフェース２４０から入力された値であり、自機のスレーブ回路２２０が関連付けられる主従組は主従組入力インターフェース２４０から入力された値から１引いた番号であることが判断できる。
【００２８】
これにより、先頭（最上流側）からｎ台目に配列された中間データ送受信装置２０ｃのスレーブ回路２２０は主従組ｎ−１に関連付けられ、中間データ送受信装置２０ｃのマスター回路２１０は主従組ｎに関連付けられることになる。
【００２９】
ここで、データ送受信装置間の接続は、同軸ケーブル等の有線または指向性電波による無線などの伝送路で接続されることとなる。しかしながら、伝送路が同軸ケーブル等の有線であった場合は、そのケーブル接続部分の信号漏洩やそれぞれのデータ送受信装置のマスター回路とスレーブ回路が実装されている基板間の漏洩などが想定される。また、伝送路が指向性電波による無線であった場合は、その指向性電波の漏洩などが想定される。このような意図しない伝送路によって同期信号が伝わることで、主従組が異なるマスター回路とスレーブ回路との間で同期が確立するおそれが生じる。
【００３０】
次に、図２に戻って中間データ送受信装置２０の各構成要素について説明する。ダウンリンクパケットデータ選択・調停回路２３０は、データ送受信システムにおいて、上流からまたは自機のデータ送受信装置に接続された端末などから、下流のデータ送受信装置へ伝送するデータの入力の管理を行なう。スレーブ回路２２０からのデータは自機よりも上流のデータ送受信装置から伝送されたデータである。ダウンリンクデータ入力インターフェース２３１からのデータは、自機のデータ送受信装置に接続された端末などからのデータである。
【００３１】
ここで、本実施の形態での説明は、ダウンリンクデータ出力インターフェース２３２から出力されるデータやダウンリンクデータ入力インターフェース２３１から入力されるデータはパケット単位でデータ伝送されているものとする。また同様に、アップリンクデータ出力インターフェース２４２から出力されるデータやアップリンクデータ入力インターフェース２４１から入力されるデータはパケット単位でデータ伝送されているものとする。例えば、イーサネットフレーム（イーサネットは登録商標）のようなパケットデータとする。
【００３２】
ダウンリンクパケットデータ選択・調停回路２３０は、スレーブ回路２２０からのデータをダウンリンクデータ出力インターフェース２３２へ出力するか、マスター回路２１０へ出力するか、あるいはその両方に出力するかの選択を行う。また、ダウンリンクデータ入力インターフェース２３１を通じて自機のデータ送受信装置に接続された端末などから入力されるデータを、上記選択されたスレーブ回路２２０からのデータと調停しマスター回路２１０へ出力する。なお、上記調停動作は、ダウンリンクパケットデータ選択・調停回路２３０が内包するバッファメモリ（図示せず）に入力されたデータを一旦蓄積し、あらかじめ定められた優先順位あるいは入力順位などにより出力することで実現する。ダウンリンクパケットデータ選択・調停回路２３０の動作により、データ送受信システム１は、上流である先頭側から下流である後方側へのパケットデータのデータ配信が可能となる。本実施の形態では、スレーブ回路２２０が出力するパケットデータは、マスター回路２１０にすべて入力するものとして説明するが、後述する各種通知パケットデータがマスター回路２１０に入力されるのであれば、パケットデータの選択の設定の情報を各種通知パケットデータで規定することで、それに基づいてパケットデータの選択が外部から行えるようにしても良い。
【００３３】
アップリンクパケットデータ選択・調停回路２４０は、マスター回路２１０からのデータをアップリンクデータ出力インターフェース２４２へ出力するか、スレーブ回路２２０へ出力するか、あるいはその両方に出力するかの選択を行う。また、アップリンクデータ入力インターフェース２４１を通じて自機のデータ送受信装置に接続された端末などから入力されるデータを、上記選択されたマスター回路２１０からのデータと調停しスレーブ回路２２０へ出力する。なお、上記調停動作は、アップリンクパケットデータ選択・調停回路２４０が内包するバッファメモリ（図示せず）に入力されたデータを一旦蓄積し、あらかじめ定められた優先順位あるいは入力順位などにより出力することで実現する。アップリンクパケットデータ選択・調停回路２４０の動作により、データ送受信システム１は、下流である後方側から上流である先頭側へのデータ収集（すなわち各データ送受信装置のアップリンクデータ入力インターフェース２４１を通じて外部からパケットデータを入力すること）が可能となる。本実施の形態では、マスター回路２１０が出力するパケットデータはスレーブ回路２２０にすべて入力するものとして説明するが、後述する各種通知パケットデータがスレーブ回路２２０に入力されるのであれば、パケットデータの選択の設定の情報を各種通知パケットデータで規定することで、それに基づいてパケットデータの選択が外部から行えるようにしても良い。
【００３４】
図６は、マスター回路２１０を示す図である。端子２１３１は、主従組入力インターフェース２４０と接続されて、当該マスター回路２１０の主従組番号が入力される。端子２１３２は、ダウンリンクパケットデータ選択・調停回路２３０の出力端子と接続されてダウンリンクデータが入力される。端子２１３３は、マスター送信インターフェース２６１と接続され、下流側のデータ送受信装置へ送信する信号を出力する。端子２１３４は、マスター受信インターフェース２６２と接続されてデータ送受信装置が受信した信号を入力する。端子２１３５は、アップリンクパケットデータ選択・調停回路２４０の入力端子と接続されてアップリンクデータを出力する。
【００３５】
ダウンリンク通知パケット検出回路２１０１は、端子２１３２から入力されたパケットデータから各種通知パケットデータを検出して抽出する。抽出した各種通知パケットデータをフレームタイミング制御回路２１０７に転送する。また、入力されたパケットデータのうち各種通知パケットデータ以外のパケットデータを、ダウンリンクパケットデータバッファ回路２１０２に転送する。ダウンリンク通知パケット検出回路２１０１が抽出する各種通知パケットデータは、詳細は後述するが、具体的には前方ジャミング期間解放通知フラグを有した前方ジャミング期間解放通知というパケットデータである。ダウンリンク通知パケット検出回路２１０１は、上記前方ジャミング期間解放通知フラグを検出し、前方ジャミング期間解放通知のパケットデータを抽出する。
【００３６】
ダウンリンクパケットデータバッファ回路２１０２は、ダウンリンクパケットデータバッファメモリ２１０３に接続されており、入力されたパケットデータをダウンリンクパケットデータバッファメモリ２１０３に書き込みを行なう。ダウンリンクパケットデータバッファ回路２１０２に入力されるデータは、ダウンリンク通知パケット検出回路２１０１からのパケットデータと、フレームタイミング制御回路２１０７から入力される第１のダウンリンク用各種通知パケットデータである。また、ダウンリンク信号生成回路２１０６からのパケットデータ送出指示に基づいて、ダウンリンクパケットデータバッファメモリ２１０３からパケットデータを読み出してダウンリンク信号生成回路２１０６へ送出する。
【００３７】
同期信号生成回路２１０４は、フレームタイミング制御回路２１０７に指示されたタイミングで同期信号を生成し、一次変調回路２１０８に出力する。ここで、同期信号とは、同じ主従組に関連付けられたスレーブ回路２２０との同期を確立するための信号であって、スレーブ回路２２０にとって既知のパターンをもつ信号である。本実施の形態にかかるデータ送受信システムでは全ての主従組で共通のパターンをもつ同期信号を用いることとする。これにより、同一構成のデータ送受信装置を複数用いて、データ送受信装置をユーザーがどの順番で配列して構成しても接続された上流側のデータ送受信装置のマスター回路と下流側のデータ送受信装置のスレーブ回路間でお互いに既知のパターンをもつ同期信号を用いて同期を確立するたことが可能となる。例えば、列車の車両ごとにデータ送受信装置を備えて接続された車両のデータ送受信装置間でそれぞれ主従組を持たせるデータ送受信システムとした場合、車両の順番が自由に組み替えられても接続された車両のデータ送受信装置間でそれぞれ主従組を持たせることが容易に実現できるという効果を奏する。
【００３８】
ジャミング信号生成回路２１０５は、フレームタイミング制御回路２１０７に指示されたタイミングでジャミング信号を生成し、端子２１３３を介してマスター送信インターフェース２６１に出力する。ここで、ジャミング信号とは、同じ主従組に関連付けられたスレーブ回路が他の主従組のマスター回路と同期を確立することを妨害する信号であり、同期信号とは無相関な信号であることが望ましい。
【００３９】
ダウンリンク信号生成回路２１０６は、ダウンリンクパケットデータバッファ回路２１０２にパケットデータ送出指示を行い、入力されたパケットデータからダウンリンク信号を生成し、フレームタイミング制御回路２１０７に指示されたタイミングで一次変調回路２１０８に出力する。
【００４０】
フレームタイミング制御回路２１０７は、ダウンリンク通知パケット検出回路２１０１からの各種通知パケットデータと、他マスター回路同期信号検出回路２１１２からの検出結果と、アップリンク通知パケット検出回路２１１４からの各種通知パケットデータとから自機のマスター回路２１０の動作タイミング及び処理動作を決定し、各回路（同期信号生成回路２１０４、ジャミング信号生成回路２１０５、ダウンリンク信号回路２１０６、アップリンク信号分離回路２１１３）の動作タイミングを決定する。また、第１のダウンリンク用各種通知パケットデータを生成してダウンリンクパケットデータバッファ回路２１０２に出力し、第１のアップリンク用各種通知パケットデータを生成してアップリンクパケットデータバッファ回路２１１５に出力する。フレームタイミング制御回路２１０７の動作の詳細については後述する。
【００４１】
一次変調回路２１０８は、同期信号生成回路２１０４、ダウンリンク信号回路２１０６からの入力されるデジタルデータに位相変調ＰＳＫ（Ｐｈａｓｅ−Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）や直角位相振幅変調ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）などのデジタル変調方式を用いてデジタル変調を行なう。
【００４２】
二次変調回路２１０９は、一次変調回路２１０８でデジタル変調されたデータに対し、マルチキャリア伝送などもう一段階変調を行う回路で、例えばＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）変調などをかける回路である。二次変調回路２１０９にて二次変調がかけられたデータは、端子２１３３から出力され、後段のＤＡＣ（Ｄｉｇｉｔａｌ  Ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ、図示せず）によりアナログの伝送信号に変換され、マスター送信インターフェース２６１から下流のデータ送受信装置のスレーブ受信インターフェース２７１（または３７１）へ伝送路を介して送信される。ここでは、二次変調回路２１０９の出力結果を端子２１３３から出力しているが、二次変調を行なわずに一次変調回路２１０８の出力結果を端子２１３３から出力しても構わない。
【００４３】
二次変調復調回路２１１０は、端子２１３４から入力された信号について同じ主従組である下流側のデータ送受信装置のスレーブ回路が行なう二次変調の変調方式に基づいて復調を行なう。ここで、端子２１３４は同じ主従組である下流側のデータ送受信装置のスレーブ回路から送信された二次変調信号を受信してＡＤＣ（Ａｎａｌｏｇ  Ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、図示せず）により変換したデジタル信号である。下流側のデータ送受信装置のスレーブ回路が行なう二次変調の変調方式は二次変調復調回路２１１０側で既知であることが望ましい。
【００４４】
一次変調復調回路２１１１は、二次変調復調回路２１１０の出力に対して、同じ主従組である下流側のデータ送受信装置のスレーブ回路が行なう一次変調の変調方式に基づいて復調する。ここでは、下流側のデータ送受信装置のスレーブ回路が二次変調を行なって出力している場合で説明しているが、二次変調を行なわずに一次変調のみの場合は、端子２１３４から入力された信号について二次変調復調回路２１１０では何もせずに、または二次変調復調回路２１１０を設けずに一次変調復調回路２１１１にて復調を行なうものとしても構わない。
【００４５】
他マスター回路同期信号検出回路２１１２は、同じ主従組のデータ送受信装置以外のマスター回路が出力してくる同期信号を検出し、フレームタイミング制御回路２１０７に検出結果を通知する。
【００４６】
アップリンク信号分離回路２１１３は、フレームタイミング制御回路２１０７に指示されたタイミングで一次変調復調回路２１１１より出力されたデータからアップリンク信号を抽出し、パケットデータを生成する。アップリンク信号については後述する。
【００４７】
アップリンク通知パケット検出回路２１１４は、各種通知データパケットを検出して、フレームタイミング制御回路２１０７に転送する。各種通知データパケット以外のデータパケットは、後段のアップリンクパケットデータバッファ回路２１１５に転送する。アップリンク通知パケット検出回路２１１４が抽出する各種通知パケットデータは、詳細は後述するが、具体的には同期確立応答フラグを有した同期確立応答、後方同期完了通知フラグを有した後方同期完了通知、ジャミング期間解放応答フラグを有したジャミング期間解放応答というパケットデータである。アップリンク通知パケット検出回路２１１４は、上記それぞれのフラグを検出し、各通知（応答）パケットデータを抽出する。
【００４８】
アップリンクパケットデータバッファ回路２１１５は、アップリンクパケットデータバッファメモリ２１１６に接続されており、入力されたパケットデータをアップリンクパケットデータバッファメモリ２１１６に書き込みを行なう。アップリンクパケットデータバッファ回路２１１５に入力されるデータは、アップリンク通知パケット検出回路２１１４からのパケットデータと、フレームタイミング制御回路２１０７から入力される第１のアップリンク用各種通知パケットデータである。さらに、アップリンクパケットデータバッファメモリ２１１６よりパケットデータを読み出して、アップリンクパケットデータ出力インターフェース２１３５より、アップリンクパケットデータ選択・調停回路２４０へ出力する。
【００４９】
図７は、スレーブ回路２２０を示す図である。端子２２３１は、主従組入力インターフェース２４０と接続されて、当該スレーブ回路２２０の主従組番号が入力される。端子２２３２は、スレーブ受信インターフェース２７１と接続されてデータ送受信装置が受信した信号が入力される。端子２２３３は、ダウンリンクパケットデータ選択・調停回路２３０の入力端子と接続されダウンリンクデータを出力する。端子２２３４は、アップリンクパケットデータ選択・調停回路２４０の出力端子と接続されてアップリンクデータを入力する。端子２２３５は、スレーブ送信インターフェース２６２と接続されてデータ送受信装置から出力する。
【００５０】
アップリンクパケットデータバッファ回路２２０１は、アップリンクパケットデータバッファメモリ２２０２に接続されており、入力されたパケットデータをアップリンクパケットデータバッファメモリ２２０２に書き込みを行なう。アップリンクパケットデータバッファ回路２２０１に入力されるデータは、アップリンクパケットデータ選択・調停回路２４０からのパケットデータと、フレームタイミング制御回路２２０４から入力される第２のアップリンク用各種通知パケットデータである。また、アップリンク信号生成回路２２０３からのパケットデータ送出指示に基づいて、アップリンクパケットデータバッファメモリ２２０１からパケットデータを読み出してアップリンク信号生成回路２２０３へ送出する。
【００５１】
アップリンク信号生成回路２２０３は、アップリンクパケットデータバッファ回路２２０１にパケットデータ送出指示を行い、入力されたパケットデータからアップリンク信号を生成し、フレームタイミング制御回路２２０４に指示されたタイミングで一次変調回路２２０５に出力する。
【００５２】
フレームタイミング制御回路２２０４は、端子２２３２から端子２２３３へと流れるダウンリンク側のパケットデータからの各種通知パケットデータと、端子２２３４から端子２２３５へと流れるアップリンク側のパケットデータからの各種通知パケットデータとから自機のスレーブ回路２２０の動作タイミング及び処理動作を決定し、各回路（同期信号生成回路２２０９、アップリンク信号生成回路２２０３、ダウンリンク信号分離回路２２１１）の動作タイミングを決定する。また、第２のアップリンク用各種通知パケットデータを生成してアップリンクパケットデータバッファ回路２２０１に出力し、第２のダウンリンク用各種通知パケットデータを生成してダウンリンクパケットデータバッファ回路２２１２に出力する。フレームタイミング制御回路２２０４の動作の詳細については後述する。
【００５３】
一次変調回路２２０５は、同期信号生成回路２２０９、アップリンク信号生成回路２２０３からの入力されるデジタルデータに位相変調ＰＳＫや直角位相振幅変調ＱＡＭなどのデジタル変調方式を用いてデジタル変調を行なう。
【００５４】
二次変調回路２２０６は、一次変調回路２２０５でデジタル変調されたデータに対し、マルチキャリア伝送などもう一段階変調を行う回路で、例えばＯＦＤＭ変調などをかける回路である。二次変調回路２２０６にて二次変調がかけられたデータは、端子２２３５から出力され、後段のＤＡＣ（図示せず）によりアナログの伝送信号に変換され、スレーブ送信インターフェース２７２から上流のデータ送受信装置のマスター受信インターフェース２６２（または１６２）へ伝送路を介して送信される。ここでは、二次変調回路２２０６の出力結果を端子２２３５から出力しているが、二次変調を行なわずに一次変調回路２２０５の出力結果を端子２２３５から出力しても構わない。
【００５５】
二次変調復調回路２２０７は、端子２２３２から入力された信号について上流側のデータ送受信装置のマスター回路が行なう二次変調の変調方式に基づいて復調を行なう。ここで、端子２２３２は同じ主従組である上流側のデータ送受信装置のマスター回路から送信された二次変調信号を受信してＡＤＣ（図示せず）により変換したデジタル信号である。上流側のデータ送受信装置のマスター回路が行なう二次変調の変調方式は二次変調復調回路２２０７側で既知であることが望ましい。
【００５６】
一次変調復調回路２２０８は、二次変調復調回路２２０７の出力に対して、上流側のデータ送受信装置のマスター回路が行なう一次変調の変調方式に基づいて復調する。ここでは、上流側のデータ送受信装置のマスター回路が二次変調を行なって出力している場合で説明しているが、二次変調を行なわずに一次変調のみの場合は、端子２２３２から入力された信号について二次変調復調回路２２０７では何もせずに、または二次変調復調回路２２０７を設けずに一次変調復調回路２２０８にて復調を行なうものとしても構わない。
【００５７】
同期信号検出回路２２０９は、同じ主従組のデータ送受信装置のマスター回路が送信する同期信号を検出し、フレームタイミング制御回路２２０４に結果を出力する。
【００５８】
ダウンリンク信号分離回路２２１０は、フレームタイミング制御回路２２０４に指示されたタイミングで一次変調復調回路２２０８より出力されるデータからダウンリンク信号を抽出し、パケットデータを生成する。
【００５９】
ダウンリンク通知パケット検出回路２２１１は、各種通知データパケットを検出して、フレームタイミング制御回路２２０４に転送する。各種通知データパケット以外のデータパケットは、後段のダウンリンクパケットデータバッファ回路２２１２に転送する。ダウンリンク通知パケット検出回路２２１１が抽出する各種通知パケットデータは、詳細は後述するが、具体的にはジャミング期間解放予告通知フラグを有したジャミング期間解放予告通知、ジャミング期間解放完了通知フラグを有したジャミング期間解放完了通知というパケットデータである。ダウンリンク通知パケット検出回路２２１１は、上記それぞれのフラグを検出し、各通知（応答）パケットデータを抽出する。
【００６０】
ダウンリンクパケットデータバッファ回路２２１２は、ダウンリンクパケットデータバッファメモリ２２１３に接続されており、入力されたパケットデータをダウンリンクパケットデータバッファメモリ２２１３に書き込みを行なう。ダウンリンクパケットデータバッファ回路２２１２に入力されるデータは、ダウンリンク通知パケット検出回路２２１１からのパケットデータである。さらに、ダウンリンクパケットデータバッファメモリ２２１３よりパケットデータを読み出して、ダウンリンクパケットデータ出力インターフェース２２３３より、ダウンリンクパケットデータ選択・調停回路２３０へ出力する。
【００６１】
次に、同じ主従組を構成する上流側のデータ送受信装置のマスター回路２１０と隣接して配列された下流側のデータ送受信装置のスレーブ回路２２０とにおける、伝送フレームのフォーマット、および信号フォーマットについて説明する。なお、本実施の形態１では伝送方式はＯＦＤＭ変調として説明するが、同じ主従組のマスター回路２１０とスレーブ回路とで既知の伝送方式であればそれに限るものではない。
【００６２】
図８は、主従組０の伝送フレームフォーマットと主従組２の伝送フレームフォーマットとの例を表す。主従組０のフレームフォーマットでは、１つのフレーム期間Ｔの間に、同期期間Ｓ、ダウンリンク期間Ｄ、アップリンク期間Ｕ０が順に足されて構成されている。主従組２のフレームフォーマットでは、１つのフレーム期間Ｔの間に、同期期間Ｓ、ダウンリンク期間Ｄ、アップリンク期間Ｕ２、ジャミング期間Ｊが順に足されて構成されている。
【００６３】
ここで、本実施の形態にかかるデータ送受信システムにおいて、フレーム期間Ｔ、同期期間Ｓ、ダウンリンク期間Ｄは全主従組で等しい。アップリンク期間Ｕおよびジャミング期間Ｊは主従組によって異なり、主従組ｋのアップリンク期間をＵｋ、ジャミング期間をＪｋと記載する。また、Ｕ＝Ｕ０、Ｊ＝Ｊ０とする。
【００６４】
ＬはＯＦＤＭシンボル長である。ＯＦＤＭシンボルは複数の搬送波（キャリア）から構成されており、キャリアには１本ごとに一次変調がかけられたデータが重畳されている。ＯＦＤＭシンボルのキャリア数はＣ（Ｃは２以上の整数（マルチキャリア伝送のため））とし、ＯＦＤＭシンボル長ＬおよびＯＦＤＭシンボルキャリア数Ｃは１のデータ送受信システムで共通である。なお、フレーム期間ＴはＯＦＤＭシンボル長Ｌの整数倍で、図８の例はＴ＝２６Ｌである。
【００６５】
同期期間Ｓは、ＯＦＤＭシンボル長Ｌの整数倍で、図８の例はＳ＝２Ｌである。マスター回路２１０のフレームタイミング制御回路２１０７は、同期期間Ｓに同期信号をマスター送信インターフェース２６１より出力できるよう、一次変調回路２１０８、二次変調回路２１０９などの処理遅延を考慮したタイミングで、同期信号生成回路２１０４をタイミング制御する。
【００６６】
Ｄはダウンリンク期間で、ＯＦＤＭシンボル長Ｌの整数倍で、図８の例はＤ＝１２Ｌである。マスター回路２１０のフレームタイミング制御回路２１０７は、ダウンリンク期間Ｄにダウンリンク信号をマスター送信インターフェース２６１より出力できるよう、一次変調回路２１０８、二次変調回路２１０９などの処理遅延を考慮したタイミングで、ダウンリンク信号生成回路２１０６をタイミング制御する。また、ダウンリンク信号生成回路２１０６は、上記タイミングでの出力動作のためにダウンリンクパケットデータバッファ回路２１０２にパケットデータを送出するよう指示する。さらに、スレーブ回路２２０のフレームタイミング制御回路２２０４は、ダウンリンク期間Ｄにスレーブ受信インターフェース２７１より入力されるダウンリンク信号を、二次変調復調回路２２０７、一次変調復調回路２２０８などの処理遅延を考慮したタイミングで、ダウンリンク信号分離回路２２１０がパケットデータに分離するようタイミング制御する。
【００６７】
Ｕ０は主従組０のアップリンク期間、Ｕ２は主従組２のアップリンク期間を表し、ＯＦＤＭシンボル長Ｌの整数倍で、図８の例はＵ０＝１２Ｌ、Ｕ２＝８Ｌである。それぞれのアップリンク期間Ｕ０、Ｕ２は、フレーム長Ｔから同期期間Ｓ、ダウンリンク期間Ｄ、ジャミング期間Ｊｋを差し引いた残期間長である。マスター回路２１０のフレームタイミング制御回路２１０７は、それぞれのアップリンク期間Ｕ０、Ｕ２にマスター受信インターフェース２６２より入力されるアップリンク信号を、二次変調復調回路２１１０、一次変調復調回路２１１１などの処理遅延を考慮したタイミングで、アップリンク信号分離回路２１１３がパケットデータに分離するようタイミング制御する。また、スレーブ回路２２０のフレームタイミング制御回路２２０４は、それぞれのアップリンク期間Ｕ０、Ｕ２にアップリンク信号をスレーブ送信インターフェース２７２より出力できるよう、一次変調回路２２０５、二次変調回路２２０６などの処理遅延を考慮したタイミングで、アップリンク信号生成回路２２０３をタイミング制御する。さらに、アップリンク信号生成回路２２０３は、上記タイミングでの出力動作のためにアップリンクパケットデータバッファ回路２２０１にパケットデータを送出するよう指示する。
【００６８】
Ｊ２は主従組２のジャミング期間で、同期信号Ｓのｋ倍で、図８の例はＪ２＝Ｓ×２＝２Ｌ×２＝４Ｌである（Ｊ０＝Ｓ×０＝０なので図示していない）。ここでｋは主従組番号に相当し、主従組０であればｋ＝０、主従組２であればｋ＝２となる。マスター回路２１０のフレームタイミング制御回路２２０４は、ジャミング期間Ｊ２にジャミング信号をマスター送信インターフェース２６１から出力できるよう、ジャミング生成回路２１０５をタイミング制御する。
【００６９】
以上より、中間データ送受信装置２０の台数Ｎの範囲は、主従組Ｎのジャミング期間ＪＮは、ＪＮ＝Ｎ×Ｓとなり、主従組Ｎのアップリンク期間ＵＮ＝Ｔ−（Ｓ＋Ｄ＋ＪＮ）＞０であることから、０＜Ｎ＜（Ｔ−（Ｓ＋Ｄ））／Ｓの範囲内の制約をもつ整数となる。
【００７０】
図９は、主従組ｋでの同期信号、およびダウンリンク期間Ｄ、アップリンク期間Ｕｋに同じ主従組ｋのマスター回路１０１とスレーブ回路２０１により送受信されるダウンリンク信号、アップリンク信号を概略的に示した図である。
【００７１】
図９（Ａ）に示すように、同期信号は、プリアンブルなどのデジタルなパターン信号であり、全主従組で共通のパターンでの同期信号をマスター回路２１０または１１０と、スレーブ回路２２０または３２０とがそれぞれ有する。スレーブ回路２２０は、主従組ｋのマスター回路２１０が送信する同期信号を、同期信号検出回路２２０９にてパターン信号との相関演算をし、得られた相関値とピークを判定する閾値により相関ピークを検出する。パターン信号は１ＯＦＤＭシンボルごとに繰り返され、同期期間ＳのすべてのＯＦＤＭシンボルのパターン信号で相関ピークが得られた場合、同期を確立する。１ＯＦＤＭシンボル長Ｌに１パターン信号なので、パターン信号のビット数は、ＯＦＤＭシンボルキャリア数Ｃ×一次変調重畳ビット数となる。なお、同期信号の一次変調は、伝送路の耐ノイズ性能を高めるためにＢＰＳＫが用いられ、１キャリアに１ｂｉｔが重畳されることが多いが、その限りではない。
【００７２】
図９（Ｂ）に示すように、ダウンリンク信号は、マスター回路２１０のダウンリンク信号生成回路２１０６が、送信できるダウンリンク信号のビット数を計算して生成する。ダウンリンク信号のビット数は、ダウンリンク期間Ｄ／ＯＦＤＭシンボル長Ｌ×ＯＦＤＭシンボルキャリア数Ｃ×一次変調重畳ビット数となる。ダウンリンク信号の一次変調は、ＢＰＳＫならば１キャリアに１ｂｉｔ、ＱＰＳＫならば１キャリアに２ｂｉｔ、１６ＱＡＭならば１キャリアに４ｂｉｔ、６４ＱＡＭならば１キャリアに６ｂｉｔなどであり、同じ主従組ｋのマスター回路２１０とスレーブ回路２２０でどの一次変調を用いるかあらかじめ決定しておけば、各主従組で異なっても良い。上記計算したダウンリンク信号のビット数により、ダウンリンク信号生成回路２１０６は、そのビット数におさまる複数のパケットデータをダウンリンクパケットデータバッファ回路２１０２に送出するよう指示し、送出されてきたパケットデータを連結し、先頭に連結数を付加してダウンリンク信号を生成し、伝送路に送信される。スレーブ回路２２０にて受信したダウンリンク信号は、ダウンリンク信号分離回路２２１０にて、先頭の連結数を参照し、パケットデータ単位に抽出される。なお、ダウンリンク信号の生成にあたり、パケットデータとＯＦＤＭシンボルの境界は必ずしも一致しなくて良い。
【００７３】
同じく図９（Ｂ）に示すように、アップリンク信号もダウンリンク信号と同様で、スレーブ回路２２０のアップリンク信号生成回路２２０３が、送信できるアップリンク信号のビット数を計算して生成する。アップリンク信号のビット数は、アップリンク期間Ｕｋ／ＯＦＤＭシンボル長Ｌ×ＯＦＤＭシンボルキャリア数Ｃ×一次変調重畳ビット数となる。アップリンク信号の一次変調も、同じ主従組ｋのマスター回路２１０とスレーブ回路２２０でどの一次変調を用いるかあらかじめ決定しておけば、各主従組で異なっても良い。上記計算したアップリンク信号のビット数により、アップリンク信号生成回路２２０３は、そのビット数におさまる複数のパケットデータをアップリンクパケットデータバッファ回路２２０１に送出するよう指示し、送出されてきたパケットデータを連結し、先頭に連結数を付加してアップリンク信号を生成し、伝送路に送信される。マスター回路２１０にて受信したアップリンク信号は、アップリンク信号分離回路２１１３にて、先頭の連結数を参照し、パケットデータ単位に抽出される。なお、アップリンク信号の生成にあたり、パケットデータとＯＦＤＭシンボルの境界は必ずしも一致しなくて良い。
【００７４】
ジャミング信号は、主従組ｋ以外のマスター回路２１０の同期信号が、主従組ｋのマスター回路２１０の他マスター回路同期信号検出回路２１１２により検出された場合、主従組ｋのスレーブ回路２０１が主従組ｋ以外のマスター回路１０１と同期を確立しないようにする妨害信号である。他マスター回路同期信号検出回路１２２の動作は、上述のスレーブ回路２０１の同期信号検出回路２１９と同じで、相関ピークを検出した場合、ホワイトノイズやインパルスノイズなどの妨害信号を生成し、伝送路に送信する。これは、スレーブ回路２０１においては、同期期間ＳのすべてのＯＦＤＭシンボルのパターン信号で相関ピークが得られた場合に同期を確立するため、１つ以上のＯＦＤＭシンボルのパターン信号で相関ピークが得られないように妨害し、同期を確立しないようにするものである。
【００７５】
次に、マスター回路２１０のフレームタイミング制御回路２１０７及びスレーブ回路２２０のフレームタイミング制御回路２２０４の動作についてフローチャート図とともに詳細に説明する。図１０を用いて主従組ｋのマスター回路２１０のフレームタイミング制御回路２１０７の初期動作の詳細を説明し、図１１を用いて主従組ｋのスレーブ回路２２０のフレームタイミング制御回路２２０４の初期動作の詳細を説明する。なお、図１０及び図１１を用いた説明については、データ送受信システムの先頭データ送受信装置（ｋ＝０）から順にデータ送受信装置（ｋ＝ｎ＋１）まで、起動間隔ＳＴ（詳細は後述）を空けて起動するものとした。
【００７６】
図１０は、マスター回路２１０のフレームタイミング制御回路２１０７の初期動作を示すフローチャートである。マスター回路２１０が起動するとフレームタイミング制御回路２１０７は、ステップＳ１０１より初期動作を開始する。
【００７７】
ステップＳ１０２にて、自機のマスター回路が主従組０であるか否か（すなわち主従組ｋ＝０のマスター回路を有する先頭データ送受信装置１０であるか否か）を判断し、該当しない（自機のマスター回路が主従組０でない）場合は、ステップＳ１０３に移行する。該当する（自機のマスター回路が主従組０である）場合は、ステップＳ１１２に移行する。
【００７８】
ステップＳ１０３は、他マスター回路（以下、自機の主従組ｋ以外のマスター回路ともいう）の同期信号の監視期間ＳＴを開始してステップＳ１０４に移行する。
【００７９】
ステップＳ１０４は、この監視期間ＳＴ中に他マスター回路同期信号検出回路２１１２により主従組ｋ以外のマスター回路の同期信号の検出がされた場合は、ステップＳ１０６に移行する。主従組ｋ以外のマスター回路の同期信号の検出がなされなかった場合は、ステップＳ１０５に移行する。
【００８０】
ステップＳ１０５は、他マスター回路の同期信号の監視期間ＳＴ期間が終了したか否かを判断し、監視期間ＳＴ期間が終了していない場合はＳ１０４に戻って再度他マスター回路同期信号検出回路２１１２により主従組ｋ以外のマスター回路の同期信号の検出を行なう。監視期間ＳＴ期間が終了した場合はステップＳ１１２に移行する。ここで、この監視期間ＳＴは、データ送受信システムすべてのデータ送受信装置で共通で、主従組ｋが主従組ｋ以外の影響下にあるか否かを判断するための期間であり、またデータ送受信装置の起動間隔ＳＴと同じである。
【００８１】
ステップＳ１０６は、他マスター回路同期信号検出回路２１１２により他マスター回路の同期信号の検出がなされた場合、この検出された他マスター回路の同期期間終了時刻を終了時刻情報Ｐとして記録してステップＳ１０７に移行する。
【００８２】
ステップＳ１０７は、ステップＳ１０４で検出した他マスター回路の同期信号を除いた主従組ｋ以外のマスター回路の同期信号を監視する複数他マスター回路の同期信号監視期間ＳＴ２を開始してステップＳ１０８に移行する。
【００８３】
ステップＳ１０８は、この監視期間ＳＴ２期間が終了したか否かを判断し、監視期間ＳＴ２期間が終了した場合はステップＳ１１１に移行する。監視期間ＳＴ２期間が終了していない場合はステップＳ１０９に移行する。
【００８４】
ステップＳ１０９は、この監視期間ＳＴ２期間中にステップＳ１０４または監視期間ＳＴ２期間中に前回のステップＳ１０９にて検出した他マスター回路をさらに除いた別の主従組ｋ以外のマスター回路の同期信号が検出されるか他マスター回路同期信号検出回路２１１２により監視する。ステップＳ１０９で新たに主従組ｋ以外のマスター回路の同期信号が検出された場合、ステップＳ１１０に移行する。新たに主従組ｋ以外のマスター回路の同期信号が検出されなかった場合、ステップＳ１０８に移行する。
【００８５】
ステップＳ１１０は、ステップＳ１０６にて記録した終了時刻情報Ｐを、ステップＳ１０９にて再び検出した主従組ｋ以外のマスター回路２１０の同期信号終了時刻に置き換えて記憶する。記憶が完了したらステップＳ１０８に移行する。
【００８６】
このようにして、主従組ｋのマスター回路２１０より先頭側の複数のデータ送受信装置のマスター回路２１０から同期信号を受信した場合、最後に受信した同期信号（後述するがこの同期信号は隣接する先頭側のデータ送受信装置のマスター回路２１０の同期信号となる）の終了時刻を終了時刻情報Ｐとして得るものである。なお、この監視期間ＳＴ２は、データ送受信システムのすべてのデータ送受信装置で個別に設定し、主従組ｋのマスター回路２１０においては、ｋ×同期期間Ｓと設定することで、主従組ｋより先頭側のデータ送受信装置のマスター回路の同期信号の検出をすることができる。
【００８７】
ステップＳ１１１は、監視期間ＳＴ２期間を経て得た終了時刻情報Ｐをに基づいて、（フレーム周期Ｔ−同期期間Ｓ）の期間待機し、待機終了後にステップＳ１１２に移行する。
【００８８】
ステップＳ１１２は、フレーム周期Ｔの開始時刻となり、同期期間Ｓの動作を行う。同期期間Ｓでは、同期信号生成回路２１０４に同期信号の生成及び出力を指示し、一次変調回路２１０８及び二次変調回路２１０９を経てスレーブ回路へ同期信号を送信する。同期期間Ｓが終了すればステップＳ１１３に移行する。
【００８９】
ステップＳ１１３は、ダウンリンク期間Ｄの動作を行なう。ダウンリンク期間Ｄでは、ダウンリンク信号生成回路２１０６にダウンリンク信号の生成及び出力を指示し、一次変調回路２１０８及び二次変調回路２１０９を経てスレーブ回路へダウンリンク信号を送信する。ダウンリンク期間Ｄが終了すればステップＳ１１４に移行する。
【００９０】
ステップＳ１１４は、アップリンク期間Ｕｋの動作を行なう。アップリンク期間Ｕｋでは、アップリンク信号分離回路２１１３に指示して一次変調復調回路２１１１より出力されたデータからアップリンク信号を抽出し、パケットデータを生成する。アップリンク期間Ｕｋが終了すればステップＳ１１５に移行する。
【００９１】
ステップＳ１１５は，ジャミング期間Ｊｋの動作を行う。ジャミング期間Ｊｋでは、ジャミング信号生成回路２１０５に指示してジャミング信号を生成し、端子２１３３を介してスレーブ回路へジャミング信号を送信する。ジャミング期間Ｊｋが終了すればステップＳ１１６に移行する。
【００９２】
ステップＳ１１６は、マスター回路２１０のフレームタイミング制御回路２１０７における初期動作を完了し、ジャミング有り定常動作に移行する。
【００９３】
図１１は、スレーブ回路２２０のフレームタイミング制御回路２２０４の初期動作を示すフローチャートである。スレーブ回路２２０が起動するとフレームタイミング制御回路２２０４は、ステップＳ２０１より初期動作を開始する。
【００９４】
ステップＳ２０２にて自機のスレーブ回路が主従組０であるか否か（すなわち主従組ｋ＝０のスレーブ回路を有するデータ送受信装置であるか否か）を判断し、該当しない（自機のスレーブ回路が主従組０でない）場合はステップＳ２０３に移行する。該当する（自機のスレーブ回路が主従組０である）場合はステップＳ２０５に移行する。
【００９５】
ステップＳ２０３は、同期待機期間（ＳＴ＋ＳＴ２）を開始してステップＳ２０４に移行する。同期待機期間（ＳＴ＋ＳＴ２）は、主従組ｋのマスター回路２１０が同期信号の送信を開始するまでの期間である。
【００９６】
ステップＳ２０４は、同期待機期間（ＳＴ＋ＳＴ２）の間待機する。同期待機期間（ＳＴ＋ＳＴ２）が終了すればステップＳ２０５に移行する。ステップＳ２０３及びステップＳ２０４によって、自機のスレーブ回路が関連付けされている主従組ｋと同じ主従組ｋに関連付けられたマスター回路２１０が同期信号を送信する前に、スレーブ回路２１０が主従組ｋ以外の別のマスター回路２１０と同期を確立することを防ぐ。
【００９７】
ステップＳ２０５は、同期信号検出回路２２０９に同期確立動作の指示を行う。なお、同期の確立は上述の通り、相関ピークを検出することで行う。同期確立動作の指示後にステップＳ２０６に移行する。
【００９８】
ステップＳ２０６は、同期信号検出回路２２０９が同期位置を検出して主従組ｋの同期が確立したか否かを判断する。主従組ｋの同期が確立したと判断した場合はステップＳ２０７に移行し、主従組ｋの同期が確立したと判断されていない場合はステップＳ２０５に移行して同期確立動作の継続を行なう。
【００９９】
ステップＳ２０７は、フレーム周期Ｔの開始時刻となり同期期間Ｓの設定（マスター回路２１０の同期信号送信期間をフレーム周期Ｔに組み入れる設定）を行ない、ステップＳ２０８に移行する。
【０１００】
ステップＳ２０８は、ダウンリンク期間Ｄの動作を行なう。ダウンリンク期間Ｄでは、ダウンリンク信号分離回路２２１０に指示して一次変調復調回路２２０８が出力したデータからダウンリンク信号を抽出し、パケットデータを生成する。ダウンリンク期間Ｄが終了すればステップＳ２０９に移行する。
【０１０１】
ステップＳ２０９は、アップリンク期間Ｕｋの動作を行なう。アップリンク期間Ｕｋでは、アップリンク信号生成回路２２０３にアップリンク信号の生成及び出力を指示し、一次変調回路２２０５及び二次変調回路２２０６を経てマスター回路へアップリンク信号を送信する。アップリンク期間Ｕｋが終了すれば、ステップＳ２１０に移行する。
【０１０２】
ステップＳ２１０は、ジャミング期間Ｊｋの設定（マスター回路２１０のジャミング信号送信期間をフレーム周期Ｔに組み入れる設定）を行い、ステップＳ２１１に移行する。
【０１０３】
ステップＳ２１１は、スレーブ回路２２０のフレームタイミング制御回路２２０４における初期動作を完了し、ジャミング有り定常動作に移行する。
【０１０４】
次に、上述した初期動作を実施したときの、各主従組のフレーム周期Ｔの関係について説明する。図１２は、例としてｋ＝０、１、２、３の主従組ｋのフレーム周期Ｔの関係を示したもので、主従組１のフレーム周期Ｔの開始は、主従組０の同期期間Ｓの終了時刻である。同様に、主従組２のフレーム周期Ｔの開始は、主従組１の同期期間Ｓの終了時刻、主従組３のフレーム周期Ｔの開始は、主従組２の同期期間Ｓの終了時刻である。また、主従組０の同期期間Ｓの期間、主従組１、２、３はジャミング期間Ｊ１、Ｊ２、Ｊ３で、同様に、主従組１の同期期間Ｓの期間、主従組２、３はジャミング期間Ｊ２、Ｊ３、主従組２の同期期間Ｓの期間、主従組３はジャミング期間Ｊ３である。つまり、主従組０からｋ−１の同期期間Ｓは時間的にＳずつずれており、また、主従組ｋのジャミング期間Ｊｋは、上記主従組０からｋ−１の同期期間Ｓを含む。したがって、主従組ｋより先に起動している主従組０からｋ−１の同期信号が、マスター回路１０１のジャミング信号により妨害されるため、スレーブ回路２０１は主従組ｋ以外のマスター回路と誤って同期を確立することを防ぐことができる。
【０１０５】
次に、図１３を用いて、主従組ｋのマスター回路２１０のフレームタイミング制御回路２１０７のジャミング期間解放動作の詳細を説明し、図１４を用いて、主従組ｋのスレーブ回路２２０のフレームタイミング制御回路２２０４のジャミング期間解放動作の詳細を説明する。ジャミング期間解放動作は、主従組１からｎのマスター回路２１０とスレーブ回路２２０に対して行い、上述の初期動作にて設定したジャミング期間Ｊｋをアップリンク期間Ｕｋに変更し、すべてのアップリンク期間Ｕｋを主従組０のアップリンク期間Ｕ０と同じ期間になるようにするものである。
【０１０６】
図１３は、マスター回路２１０のフレームタイミング制御回路２１０７のジャミング期間解放動作を示すフローチャートで、主従組１からｎのマスター回路２１０に対して行う。図１１に示した初期動作フローが完了し、ジャミング有り定常動作に移行すると、ステップＳ１５１よりジャミング期間解放動作を開始する。
【０１０７】
ステップＳ１５２は、同じ主従組ｋに関連付けられたスレーブ回路２２０から同期確立応答を受信するまで待機し、同期確立応答を受信したらステップＳ１５３に移行する。ここで、同期確立応答はスレーブ回路２２０が送信する同期確立応答フラグを有したパケットデータで、マスター回路２１０のアップリンク通知パケット検出回路２１１４は、アップリンク信号から生成されたパケットデータの中から上記同期確立応答フラグを検出し、フレームタイミング制御回路２１０７に通知する。
【０１０８】
ステップＳ１５３は、自機のマスター回路が主従組１であるか否かを判断し、該当しない（自機のマスター回路が主従組１でない）場合はステップＳ１５５に移行し、該当する（自機のマスター回路が主従組１である）場合はステップＳ１５４に移行する。
【０１０９】
ステップＳ１５４は、自機の主従組よりも１つ下流、つまり主従組２のマスター回路２１０から後方同期完了通知を受信したら、ステップＳ１５９に移行する。ここで、後方同期完了通知は、主従組２のマスター回路２１０が送信する後方同期完了通知フラグを有したパケットデータで、自機のマスター回路２１０のアップリンク通知パケット検出回路２１１４は、アップリンク信号から生成されたパケットデータの中から上記後方同期完了通知フラグを検出し、フレームタイミング制御回路２１０７に通知する。
【０１１０】
ステップＳ１５５は、自機が本実施の形態にかかるデータ送受信システムにおける最後尾の主従組ｎであるか否かを判断し、該当しない場合はステップＳ１５６に移行し、該当する場合はステップＳ１５７に移行する。
【０１１１】
ステップＳ１５６は、自機の主従組よりも１つ下流（以下、後方ともいう）の主従組（主従組（ｋ＋１））のマスター回路２１０から後方同期完了通知を受信したら、ステップＳ１５７に移行する。
【０１１２】
ステップＳ１５７は、自機の主従組ｋよりも１つ上流（以下、前方ともいう）の主従組（主従組（ｋ−１））に後方同期完了通知を送信し、ステップＳ１５８に移行する。ここで、主従組ｋのマスター回路２１０が送信する後方同期完了通知は、フレームタイミング生成回路２１０７が生成する後方同期完了通知フラグを有したパケットデータで、第１のアップリンク用各種通知パケットデータに含まれるものであり、アップリンクパケットデータバッファ回路２１１５に送出する。これにより、後方同期完了通知は、アップリンクパケットデータ出力インターフェース２１３５、アップリンクパケットデータ選択・調停回路を介して前方の主従組（ｋ−１）のスレーブ回路２１０に送信される。
【０１１３】
ステップＳ１５８は、自機の主従組よりも１つ上流の主従組のマスター回路２１０から前方ジャミング期間解放通知を受信したら、ステップＳ１５９に移行する。ここで、前方ジャミング期間解放通知は、自機の主従組よりも１つ上流の主従組マスター回路２１０が送信する前方ジャミング期間解放通知フラグを有したパケットデータで、マスター回路２１０のダウンリンク通知パケット検出回路２１０１は、ダウンリンクパケットデータ入力インターフェース２１３２から入力されたパケットデータの中から上記前方ジャミング期間解放通知フラグを検出し、フレームタイミング制御回路２１０７に通知する。
【０１１４】
ステップＳ１５２からステップＳ１５８までの動作は、マスター回路２１０が主従組ｋのスレーブ回路２２０と同期が確立したら、主従組１である場合は、後方の主従組の同期完了まで待機してステップＳ１５９に移行するものである。また、主従組が２からｎ−１までの場合は、後方側の主従組の同期完了まで待機して（主従組ｎである場合は、最後尾であるため後方側の主従組の同期完了はない）、前方側の主従組に後方同期完了通知を送信するとともに、同じく前方側の主従組から前方ジャミング期間解放通知が送信されてくるまで待機し、前方ジャミング期間解放通知を受信したらステップＳ１５９に移行するものである。
【０１１５】
ステップＳ１５９は、同じ主従組ｋのスレーブ回路２２０にジャミング期間解放予告通知を送信してステップＳ１６０に移行する。ここで、ジャミング期間解放予告通知は、フレームタイミング生成回路２１０７が生成するジャミング期間解放予告通知フラグを有したパケットデータで、第１のダウンリンク用各種通知パケットデータに含まれるものであり、ダウンリンクパケットデータバッファ回路２１０２に送出する。これにより、ジャミング期間解放予告通知は、ダウンリンクパケットデータバッファメモリ２１０３、ダウンリンク信号生成回路２１０６を経て、マスター送信インターフェース２１３３から同じ主従組ｋのスレーブ回路２２０に送信される。
【０１１６】
ステップＳ１６０にて、主従組ｋのスレーブ回路２２０からジャミング期間解放応答を受信したら、ステップＳ１６１に移行する。ジャミング期間解放応答はスレーブ回路２２０が送信するジャミング期間解放応答フラグを有したパケットデータで、マスター回路２１０のアップリンク通知パケット検出回路２１１４は、アップリンク信号から生成されたパケットデータの中から上記同期確立応答フラグを検出し、フレームタイミング制御回路２１０７に通知する。
【０１１７】
ステップＳ１６１は、現在設定しているジャミング期間Ｊｋをアップリンク期間Ｕｋに変更する。すなわち、ジャミング信号生成回路２１０５を制御してジャミング信号の生成を終了し、当該期間はアップリンク信号が入力されるものとして、アップリンク信号分離回路２１１３を制御する。アップリンク信号分離回路２１１３は、スレーブ回路２２０がアップリンク期間の変更を完了してアップリンク信号を送信してくるまでは、当該期間は無信号となるが、上述の通りアップリンク信号の連結数を参照してパケットデータを抽出するため、問題なく分離できる。なお、ジャミングＪｋをアップリンク期間Ｕｋに変更することにより、アップリンク期間Ｕｋは主従組０のアップリンク期間Ｕ０と同じ期間となる。ステップＳ１６１が終了すればステップＳ１６２に移行する。
【０１１８】
ステップＳ１６２は、主従組ｋのスレーブ回路２２０にジャミング期間解放完了通知を送信する。ここで、ジャミング期間解放完了通知は、フレームタイミング生成回路２１０７が生成するジャミング期間解放完了通知フラグを有したパケットデータで、第１のダウンリンク用各種通知パケットデータに含まれるものであり、ダウンリンクパケットデータバッファ回路２１０２に送出すると、ダウンリンクパケットデータバッファメモリ２１０３、ダウンリンク信号生成回路２１０６を経て、マスター送信インターフェース２１３３よりスレーブ回路２２０に送信される。スレーブＳ１６２が終了すればステップＳ１６３に移行する。
【０１１９】
ステップＳ１６３は、主従組ｎであるか否か（すなわちデータ送受信装置（ｎ）のマスター回路２１０であるか否か）を判断し、該当しない場合はステップＳ１６４に移行し、該当する場合はステップＳ１６５に移行する。ここでステップＳ１５５での判断結果を格納しておけば、ステップＳ１６３はその判断結果をみて移行するステップの選択をすることが可能である。
【０１２０】
ステップＳ１６４は、後方の主従組に前方ジャミング期間解放通知を送信する。ここで、前方ジャミング期間解放通知は、フレームタイミング生成回路２１０７が生成する前方ジャミング期間解放通知フラグを有したパケットデータで、第１のダウンリンク用各種通知パケットデータに含まれるものであり、ダウンリンクパケットデータバッファ回路２１０２に送出する。これにより、前方ジャミング期間解放通知は、ダウンリンクパケットデータバッファメモリ２１０３、ダウンリンク信号生成回路２１０６を経て、マスター送信インターフェース２１３３より同じ主従組ｋのスレーブ回路を介して後方の主従組に送信される。ステップＳ１６４が終了すればステップＳ１６５に移行する。
【０１２１】
ステップＳ１６５は、マスター回路２１０のフレームタイミング制御回路２１０７におけるジャミング有り定常動作を完了し、ジャミング無し定常動作に移行する。
【０１２２】
なお、ステップＳ１５９からステップＳ１６４までの動作は、主従組ｋのマスター回路２１０が、前方側の主従組のジャミング期間が終了したことを通知されると主従組ｋのジャミング期間を解放するためスレーブ回路２２０に通知をし、応答があるとジャミング期間を終了し、スレーブ回路２２０と後方の主従組にジャミング期間の終了を通知するものである。
【０１２３】
図１４は、スレーブ回路２２０のフレームタイミング制御回路２２０４のジャミング期間解放動作を示すフローチャートで、主従組１からｎのスレーブ回路２２０に対して行う。図１２に示した初期動作フローが完了し、ジャミング有り定常動作に移行すると、ステップＳ２５１よりジャミング期間解放動作のフローを開始する。
【０１２４】
ステップＳ２５２は、同じ主従組ｋのマスター回路２１０に同期確立応答を送信する。同期確立応答は上述の通り同期確立応答フラグを有し、フレームタイミング制御回路２２０４が生成するパケットデータで、第２のアップリンク用各種通知パケットデータに含まれるものであり、アップリンクパケットデータバッファ回路２２０１に送出すると、アップリンクパケットデータバッファメモリ２２０２、アップリンク信号生成回路２２０３を経て、スレーブ送信インターフェース２２３５からマスター回路２１０に送信される。同期確立応答の送信が完了したらステップ２５３に移行する。
【０１２５】
ステップＳ２５３は、主従組ｋのマスター回路２１０からジャミング期間解放予告通知を受信するまで待機し、ジャミング期間解放予告通知を受信したらステップＳ２５４に移行する。ここで、ジャミング期間解放予告通知は上述の通りジャミング期間解放予告通知フラグを有し、主従組ｋのマスター回路２１０が送信したパケットデータで、スレーブ回路２２０のダウンリンク通知パケット検出回路２２１１は、ダウンリンク信号分離回路２２１０から入力されたパケットデータの中から上記ジャミング期間解放予告通知フラグを検出し、フレームタイミング制御回路２２０４に通知する。
【０１２６】
ステップＳ２５４は、主従組ｋのマスター回路２１０にジャミング期間解放応答を送信する。ここで、ジャミング期間解放応答は、上述の通りジャミング期間解放応答フラグを有し、フレームタイミング生成回路２２０４が生成するパケットデータで、第２のアップリンク用各種通知パケットデータに含まれるものであり、アップリンクパケットデータバッファ回路２２０１に送出する。これにより、ジャミング期間解放応答は、アップリンクパケットデータバッファメモリ２２０２、アップリンク信号生成回路２２０３を経て、スレーブ送信インターフェース２２３５より同じ主従組ｋのマスター回路２１０に送信される。ジャミング期間解放応答の送信が完了したらステップＳ２５５に移行する。
【０１２７】
ステップＳ２５５は、主従組ｋのマスター回路２１０からジャミング期間解放完了通知を受信するまで待機し、ジャミング期間解放完了通知を受信したらステップＳ２５６に移行する。ここで、ジャミング期間解放完了通知は上述の通りジャミング期間解放完了通知フラグを有し、主従組ｋのマスター回路２１０が送信したパケットデータで、スレーブ回路２２０のダウンリンク通知パケット検出回路２２１１は、ダウンリンク信号分離回路２２１０から入力されたパケットデータの中から上記ジャミング期間解放完了通知フラグを検出し、フレームタイミング制御回路２２０４に通知する。
【０１２８】
ステップＳ２５６は、現在設定しているジャミング期間Ｊｋをアップリンク期間Ｕｋに変更する。すなわち、当該期間はアップリンク信号が出力できるものとして、アップリンク信号生成回路２２０３を制御する。アップリンク信号生成回路２２０３は、今までアップリンク期間Ｕｋに送信できるだけのパケットデータを連結していたが、これに当該期間も加えて送信できるパケットデータを連結するようにし、アップリンク信号の先頭に連結数を付加する。なお、ジャミング期間Ｊｋをアップリンク期間Ｕｋに変更することにより、アップリンク期間Ｕｋは主従組０のアップリンク期間Ｕ０と同じ期間となる。上記変更が完了すると、ステップＳ２５７に移行する。
【０１２９】
ステップＳ２５７は、スレーブ回路２２０のフレームタイミング制御回路２２０４におけるジャミング期間解放動作を完了し、ジャミング無し定常動作に移行する。
【０１３０】
上記を実施したときの、各主従組のフレーム周期Ｔの関係を図１５に示す。図１５は、例としてｋ＝０、１、２、３の主従組ｋのフレーム周期Ｔの関係を示したもので、主従組１のフレーム周期Ｔの開始は、主従組０の同期期間Ｓの終了時刻である。同様に、主従組２のフレーム周期Ｔの開始は、主従組１の同期期間Ｓの終了時刻、主従組３のフレーム周期Ｔの開始は、主従組２の同期期間Ｓの終了時刻で、初期動作完了以降の関係を変わらない。しかし、それぞれの主従組ｋのジャミング期間Ｊｋは解放されてアップリンク期間はＵ０となるため、後方側の主従組になるにしたがって減少していたアップリンク期間Ｕｋの期間が長くなり、帯域を増加させることができる。
【０１３１】
以上のように、本発明のデータ送受信装置を用いて構成したデータ送受信システムにおいては、主従組ｋのマスター回路が上流側の主従組（０から（ｋ−１）の主従組）のマスター回路が送信する同期信号を検出した場合、その同期信号を妨害するジャミング信号を設定したジャミング期間に伝送路ｋに送信するため、主従組ｋのスレーブ回路が意図しない主従組ｋ以外のマスター回路との同期が確立することを防ぐことができる。本発明のデータ送受信装置は、先頭から後方に向かって連続して配置することで、各データ送受信装置が持つ外部とのインターフェース（ダウンリンクデータ出力インターフェース２３２、ダウンリンクデータ入力インターフェース２３１、アップリンクデータ入力インターフェース２４１、アップリンクデータ出力インターフェース２４２）により、データ送受信システム外部へのデータ出力、データ送受信システム外部からのデータ入力が各データ送受信装置において可能となる。さらに、上記設定したジャミング期間を、全主従組の同期が確立した後に解放しアップリンク期間とすることにより、ジャミング期間により減少していたアップリンク期間、すなわちアップリンク帯域を増加させることができる。
【符号の説明】
【０１３２】
１０      先頭データ送受信装置
２０      中間データ送受信装置
３０      最後尾データ送受信装置
２１０    マスター回路
２１０４  同期信号生成回路
２１０５  ジャミング信号生成回路
２１０６  ダウンリンク信号生成回路
２１０７  フレームタイミング制御回路
２１１２  他マスター回路同期信号検出回路
２２０    スレーブ回路
２２０４  フレームタイミング制御回路
２２０９  同期信号検出回路
【図１】
2014121068.tif 000003
【図２】
2014121068.tif 000004
【図３】
2014121068.tif 000005
【図４】
2014121068.tif 000006
【図５】
2014121068.tif 000007
【図６】
2014121068.tif 000008
【図７】
2014121068.tif 000009
【図８】
2014121068.tif 000010
【図９】
2014121068.tif 000011
【図１０】
2014121068.tif 000012
【図１１】
2014121068.tif 000013
【図１２】
2014121068.tif 000014
【図１３】
2014121068.tif 000015
【図１４】
2014121068.tif 000016
【図１５】
2014121068.tif 000017