(57)【要約】【課題】電力半導体モジュールを構成する電力半導体素子の素子特性の偏差に応じて、電力半導体素子に供給する駆動信号を調整することにより電力半導体モジュールが有している性能を最大限有効に利用する。【解決手段】半導体素子と、前記半導体素子の制御電極を駆動する駆動回路１０２と、該駆動回路の出力である駆動電圧および駆動電流をそれぞれ調整する制御回路１０３と、前記半導体素子の特性値の標準値からの偏差情報を記憶した記憶装置１０４を備え、前記制御回路は半導体素子を駆動するに際して、前記偏差情報にしたがって前記駆動電圧および駆動電流の少なくともいずれか一方を調整する。【選択図】図１
2014014233.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の制御電極を駆動する駆動回路と、
該駆動回路の出力である駆動電圧および駆動電流をそれぞれ調整する制御回路と、
前記半導体素子の特性値の標準値からの偏差情報を記憶した記憶装置を備え、
前記制御回路は半導体素子を駆動するに際して、前記偏差情報にしたがって前記駆動電圧および駆動電流の少なくともいずれか一方を調整することを特徴とする半導体モジュール。
【請求項２】
並列接続された複数の半導体素子と、
前記並列接続した半導体素子の制御電極にそれぞれ駆動電圧を供給する複数の駆動回路と、
該複数の駆動回路のそれぞれを制御する制御回路を備え、
該制御回路は、それぞれの半導体素子を標準値で動作させるための駆動条件を記憶した記憶装置を備え、
前記半導体素子を駆動するに際して当該半導体素子を駆動する駆動回路の出力を当該半導体素子の駆動条件にしたがって調整することを特徴とする半導体モジュール。
【請求項３】
半導体素子と、
前記半導体素子の制御電極を駆動する駆動回路と、
該駆動回路の出力である駆動電圧および駆動電流をそれぞれ調整する制御回路と、
前記半導体素子の許容サージ電圧および許容最大損失の標準値からの偏差情報を記憶した記憶装置を備え、
前記制御回路は半導体素子を駆動するに際して、前記偏差情報にしたがって前記駆動電流を調整して、半導体素子に印加されるサージ電圧および損失を調整することを特徴とする半導体モジュール。
【請求項４】
請求項1記載の半導体装置において、
前記半導体素子を駆動するに際して当該半導体素子を駆動する駆動回路の駆動電圧は当該半導体素子の閾値電圧が大きいとき、大きくして、並列接続された複数の半導体素子に流れる電流分担を均一化することを特徴とする半導体モジュール。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに係り、特に、半導体モジュールが有している性能を最大限、有効に利用することのできる半導体モジュールに関する。
【背景技術】
【０００２】
半導体モジュール、あるいは半導体モジュールを構成する半導体素子は製造上、その特性にばらつきが生じている。このように特性にばらつきを有する半導体モジュールあるいは半導体素子を用いて電力変換装置を構成する場合においては、（１）並列動作する複数の半導体素子（スイッチング素子）間で、オンあるいはオフ時点にずれが生じ、該ずれに起因して、素子にかかる負担にアンバランスが生じる。また（２）前記特性にばらつきがあっても、素子に過電圧、過電流等による不具合が生じないように余裕を持たせた設計を行なうと、その分だけ電力変換装置としての性能が低下する。
【０００３】
前記（１）の問題に関しては、並列接続された半導体素子を同期して駆動する半導体駆動装置において、閾値電圧の差異に基づく、半導体素子のオン、オフするタイミングの相違を相対的に調整することにより、素子特性のバラツキによる電流のアンバランスを低減することが示されている（特許文献１）。
【０００４】
前記（２）の問題に関しては、パワーモジュールに記録した個体損失特性情報を読み取り、読み取った個体損失特性情報を用いて半導体素子の温度を算出することで、半導体素子をその定格温度まで有効に使用することが示されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２２５５３１号公報
【特許文献２】特開２００９−２３２６５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したように、特性にばらつきを有する半導体素子を電力変換装置に使用する場合においては、オンあるいはオフ時点のずれに起因して、素子にかかる負担にアンバランスが生じる。また、ばらつきがあっても、素子に過度の負担がかからないように余裕を持たせた設計を行なうと、その分だけ電力変換装置の性能が低下する。
【０００７】
前記特許文献１，２に開示される方法では、電流のアンバランス、あるいは温度のアンバランスを個別に抑制することはできる。しかし半導体素子が有している性能を最大限、有効に利用しているとはいうことができない。
【０００８】
本発明は、これらの問題点に鑑みて成されたもので、使用する半導体素子が有している性能を最大限、有効に利用することのできる半導体モジュールを提供するものである。
【課題を解決するための手段】
【０００９】
本発明は上記課題を解決するため、次のような手段を採用した。
【００１０】
半導体素子と、前記半導体素子の制御電極を駆動する駆動回路と、該駆動回路の出力である駆動電圧および駆動電流をそれぞれ調整する制御回路と、前記半導体素子の特性値の標準値（設計中心値）からの偏差情報を記憶した記憶装置を備え、前記制御回路は半導体素子を駆動するに際して、前記偏差情報にしたがって前記駆動電圧および駆動電流の少なくともいずれか一方を調整する
【発明の効果】
【００１１】
本発明は、以上の構成を備えるため、使用する半導体素子が有している性能を最大限、有効に利用することのできる半導体モジュールを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態にかかる電力半導体モジュールを説明する図である。
【図２】素子駆動回路１０２の構成を説明する図である。
【図３】電力半導体素子の動作を駆動制御回路１０３により調整した一例を説明する図である。
【図４】本発明の電力半導体モジュールを用いた電力変換装置３００を説明する図である。
【図５】電力半導体素子を、電力変換装置のスイッチング素子として並列接続して使用する例を示す図である。
【図６】電力半導体素子を、設計中心値で動作させるための条件を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態を添付図面を参照しながら説明する。 図１は、本発明の実施形態にかかる電力半導体モジュールを説明する図である。本実施形態では、電力半導体モジュールを構成する電力半導体素子の素子特性の設計中心値からの偏差に応じて、電力半導体素子に供給する駆動信号の、電圧、電流、供給タイミングなどを調整し、素子が設計中心値で動作するように調整する。すなわち、前記電力半導体素子が設計中心値で動作する条件で電力半導体素子を駆動する
図１に示すように、電力半導体モジュール１００は、電力半導体素子１０１、素子駆動回路１０２、駆動制御回路１０３、および記憶装置１０４を備える。
【００１４】
電力半導体素子１０１は、ゲート、エミッタ間に供給される電圧に応じて、コレクタ、エミッタ間を遮断あるいは導通させる素子である。電力半導体素子としては、本例ではＩＧＢＴ(Insulated Gate Bipolar Transistor)を用いたが、ＭＯＳＦＥＴ  (metal oxide semiconductor field effect transistor) など他のスイッチング素子を用いても良い。また、使用する半導体としてはＳｉ、ＳｉＣ、ＧａＮなどを使用することができる。
【００１５】
素子駆動回路１０２は、電力半導体素子１０１のゲート、エミッタ間に電圧を印加して電力半導体素子１０１の遮断あるいは導通を切り換える回路である。また、素子駆動回路１０２には、電力半導体素子１０１の駆動電圧、駆動電流あるいは駆動タイミングを調整する手段を設ける。具体的な調整手段については後述する。
【００１６】
駆動制御回路１０３は、素子駆動回路１０２の動作、すなわち、素子駆動回路１０２が出力するゲート信号の電圧、電流、出力タイミング等を制御する回路である。駆動制御回路１０３は、記憶装置１０４に予め記憶しておいた電力半導体素子の設計中心値からの特性偏差の情報（あるいは、電力半導体素子を設計中心値で動作させるための条件）に応じて、電力半導体素子１０１の動作が設計中心値に近づくように、ゲート信号の電圧、電流、タイミングなどを決定する。具体的な決定方法については後述する。なお、駆動制御回路１０３としては、マイコン、ＤＳＰ、ＦＰＧＡ等のほか、論理回路などハードウェアのみにより実現することができる。
【００１７】
記憶装置１０４は、電力半導体素子の設計中心値からの特性偏差などの情報を記憶する。また、電力半導体素子を、その設計中心値で動作させるための条件を表す情報で記憶しておくことができる。この場合、駆動制御回路１０３は記憶された前記条件を参照するのみで、電力半導体素子をその設計中心値で動作させることができる。
【００１８】
なお、記憶装置は、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭなど情報の書き込みのみが可能な装置により達成することができる。また、不揮発性の記憶装置であるフラッシュメモリなどを用いても良い。また、前記マイコンあるいはＦＰＧＡに内蔵した記憶装置を使用しても良い。また、記憶装置１０４への情報書き込みに際しては、例えばシリアル通信などの有線通信、あるいは電波、光通信による無線通信を利用することができる。なお、有線通信では情報書き込み用の端子を、また、無線通信ではアンテナや光受光手段を備える必要がある。
【００１９】
次に、素子駆動回路１０２について説明する。素子駆動回路１０２は、電力半導体素子１０１のゲートに供給するゲート駆動電圧、ゲート駆動電流を調整する。
【００２０】
図２は、前記素子駆動回路１０２の構成を説明する図である。素子駆動回路１０２は、正電源電圧調整手段２０１、負電源電圧調整手段２０２、正電源スイッチ２０３、負電源スイッチ２０４、および電流制限手段２０５を備える。なお、負電源電圧調整手段２０２は負電圧を一定値に設定する場合には省略することができる。
【００２１】
正電源電圧調整手段２０１、負電源電圧調整手段２０２は、それぞれ電力半導体素子１０１のゲートに印加する駆動電圧を調整する。例えば、正電源の電圧としては＋１５Ｖ、負電源の電圧としては０Ｖなどに設定する。
【００２２】
これらの駆動電圧を調整することにより、電力半導体素子１０１の特性のばらつきのうち、閾値電圧Ｖｔｈ等の電圧値に関わる部分のばらつきを抑えることが可能である。ここでは一例として閾値電圧Ｖｔｈについて説明する。なお、閾値電圧Ｖｔｈとは、電力半導体素子１０１がオフからオンに切り替わるときのゲート電圧である。調整の一例としては、例えばＶｔｈ＝７．０Ｖの素子は正電源の電圧１５．０Ｖで駆動し、またＶｔｈ＝７．５Ｖの素子は正電源の電圧１５．５Ｖで駆動する。半導体素子の特性は、Ｖｔｈのみで定まることは無いが、この電圧調整により見かけ上の特性をある程度揃えることができる。すなわち、半導体素子を駆動する駆動回路の駆動電圧は当該半導体素子の閾値電圧が大きい素子ほど、大きく設定することにより、Ｖｔｈの相違に基づくターンオン時点の相違を抑制することができ、並列接続された複数の半導体素子に流れる電流分担を均一化することが可能となる。
【００２３】
正電源スイッチ２０３、負電源スイッチ２０４は、制御信号に従って正電源あるいは負電源を電力半導体素子のゲートに接続あるいは遮断するスイッチである。これらのスイッチはトランジスタ素子によるプッシュプル回路などにより実現可能である。
【００２４】
電流制限手段２０５は、正電源および負電源と、電力半導体素子のゲート間に配置し、前記電源からの電流を制限する。なお、電流制限手段は、電源と電力半導体素子のゲート間に配置されていれば良く、例えば、正電源スイッチより電力半導体素子側に配置しても、あるいは電源側に配置しても良い。また、正電源用と負電源用に分けて配置しても、共通に配置しても良い。電流制限手段２０５は、ＭＯＳＦＥＴ素子により構成される抵抗などにより実現できる。
【００２５】
ところで、電力半導体素子のうち、ＩＧＢＴあるいはＭＯＳＦＥＴ等は電力半導体素子に蓄積される電荷量により特性が変化する。従って、電力半導体素子のゲートに流し込みあるいは吐き出させる電流量を電流制限手段２０５等により調整することで、電力半導体素子１０１の特性を調整することができる。これにより複数の電力半導体素子の特性を揃えることが可能である。これらの調整は、駆動制御回路１０３により行う。
【００２６】
図３は、電力半導体素子の動作を駆動制御回路１０３により調整した一例である。ここでは、サージ電圧特性とスイッチング損失を例に説明を行なう。
【００２７】
電力半導体素子においては、ゲートに供給する電流値（ゲート駆動の電流値）を大きくすると、図３（ａ）に示すように電力半導体素子のスイッチング速度が速くなりサージ電圧（コレクタ電圧）が増加する（特性曲線（１）→特性曲線（２））。一方、スイッチングの遷移時間が短くなるためスイッチング損失は図３（ｂ）に示すように減少する（特性曲線（１）→特性曲線（２））。
【００２８】
このようにサージ電圧とスイッチング損失はトレードオフの関係にあるので、例えば、曲線（２）で示されるような最大サージ電圧が高く、最大損失が少ない半導体素子であれば、ゲート駆動電流値を抑制して、最大サージ電圧を低下させ、最大損失を上昇させることにより、サージ電圧とスイッチング損失を設計中心値に近づけることができる。これにより、電力半導体素子の使用可能範囲（許容最大サージ電圧、許容最大損失）を拡大することができる（図３（ｃ）、図３（ｄ））。
【００２９】
図４は、本発明の電力半導体モジュールを用いた電力変換装置３００を説明する図である。図４の例では、ＩＧＢＴとダイオードを用いて、直流電力を交流電力に変換する例を示した。三相ブリッジ接続した電力半導体素子１０１ａ〜１０１ｆのそれぞれを、各電力半導体素子に対応して設けた素子駆動回路１０２ａ〜１０２ｆで個別に駆動する。この際、素子駆動回路による電力半導体素子の駆動条件を個別に調整する。これにより、各電力半導体素子１０１ａ〜１０１ｆの特性ばらつきを抑えて電力変換装置３００の全体性能を向上することができる。なお、本実施形態では制御回路１０３および記憶装置１０４は共通に設けているが、適宜分割して配置することもできる。
【００３０】
図５は、電力半導体素子を、電力変換装置のスイッチング素子として並列接続して使用する例を示す図である。
【００３１】
並列接続した各電力半導体素子１０１ｇ〜１０１ｊのそれぞれを素子駆動回路１０２ｇ〜１０２ｊで個別に駆動する。この際、各素子の特性が揃うようにそれぞれの駆動条件を個別に調整することで、図中の電流経路１と電流経路２の電流アンバランスを防止し、片側に過大な電流が流れるのを防止することができる。
【００３２】
図６は、電力半導体素子を、設計中心値で動作させるための条件を示す図である。電力半導体素子を、設計中心値で動作させるための条件は、半導体素子毎に予め取得し前記記憶装置１０４に記憶しておくことが望ましい。なお、図６（ｃ）の例では、半導体素子の温度を検出するセンサを備え、該センサからの信号にしたがってゲート駆動電圧およびゲート駆動抵抗を調整する。
【００３３】
制御に際しては、制御回路１０３は半導体素子１０１をターンオンすべき旨の信号を受信すると，記憶装置１０４を参照し（あるいは予め、参照して）、前記半導体素子１０１に印加すべきゲート電圧、ゲート電流（あるいはゲート駆動抵抗値）を設定し，設定した値の信号を半導体素子１０１に印加する。これにより、半導体素子１０１は設計中心値で動作することになる。
【００３４】
以上説明したように、本発明の実施形態によれば、電力半導体モジュールは、設計中心値からの特性偏差（あるいは前記特性偏差を解消させて設計中心値で動作させるための条件）を記憶する機能、電力半導体素子を駆動する駆動電圧、駆動電流、駆動タイミングなどの駆動条件を調整する機能、および特性偏差情報をもとに駆動条件を調整する機能を有する。
【００３５】
また、電力半導体モジュールは、電力半導体素子の設計中心値からの特性偏差の情報に応じて、電力半導体素子に印加する制御信号（ゲート信号）を、前記特性偏差とは逆向きに半導体素子（モジュール）が動作するように調節する。この調整により、電力半導体素子（モジュール）の特性のばらつきを見かけ上少なくすることができる。
【００３６】
例えば、閾値電圧のばらつきに基づくスイッチング特性のばらつきに関しては、ゲートを駆動する電圧値を調整する。スイッチングスピードのばらつきに関しては、ゲートを駆動の電流値を調整する。
【００３７】
また、電力半導体モジュール自体がその特性偏差情報を記憶し、かつ特性偏差の調整手段を備えているので、電力半導体モジュールが有している性能を最大限有効に利用でき、電力変換装置の全体性能を向上することができる。
【００３８】
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【００３９】
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、または、ＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に置くことができる。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００４０】
１００  電力半導体モジュール
１０１  電力半導体素子
１０２  素子駆動回路
１０３  駆動制御回路
１０４  記憶装置
２０１、２０２  電圧調整手段
２０３、２０４  スイッチ
２０５  電流制限手段
【図１】
2014014233.tif 000003
【図２】
2014014233.tif 000004
【図４】
2014014233.tif 000005
【図５】
2014014233.tif 000006
【図６】
2014014233.tif 000007
【図３】
2014014233.tif 000008