(57)【要約】      （修正有）【課題】リップルインジェクション技術を用いたスイッチング電源装置であって、ラインレギュレーションの向上を図ることが可能なスイッチング電源装置を提供する。【解決手段】スイッチング電源装置は、スイッチ電圧Ｖｓｗのデューティに応じた積算電圧Ｖｉｎｓだけ基準電圧を引き下げることにより、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓを生成する。そしてこの基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓを用いて、リップル成分を注入した基準電圧ＲｅｆＢを生成する。これにより、デューティの変化に起因するリップルインジェクション量の変動をキャンセルし、基準電圧ＲｅｆＢにより生成される帰還電圧Ｖｆｂを一定に保ち、ラインレギュレーションを向上させる。【選択図】図１６
2014014242.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧にリップル成分を注入し、リップル注入後の前記基準電圧と帰還電圧との比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、
前記基準電圧を生成する基準電圧生成部と、
前記スイッチ素子のオン／オフ状態を示すパルス電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と、
前記パルス電圧のオンデューティとオフデューティとの積算値に応じた積算電圧を生成する積算電圧生成部と、
リップル注入前の前記基準電圧、または前記パルス電圧の波高値を一定として前記リップルインジェクション部に供給するバッファの電源電圧を前記積算電圧に応じて引き下げる引算部と、
前記帰還電圧とリップル注入後の前記基準電圧とを比較するコンパレータと、
前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と、
を有することを特徴とするスイッチング電源装置。
【請求項２】
前記積算電圧生成部は、
前記パルス電圧のオンデューティに応じて変動する電源電圧の供給を受けて動作し、前記パルス電圧を論理反転させた反転パルス電圧を生成するインバータと、
前記反転パルス電圧を平滑化して前記積算電圧を生成するフィルタ部と、を有すること
を特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記フィルタ部は、前記反転パルス電圧を平滑化する少なくとも一段のＣＲフィルタを有すること
を特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記フィルタ部は、前記ＣＲフィルタに含まれる平滑抵抗とともに分圧回路を形成する分圧抵抗を有し、前記平滑抵抗と前記分圧抵抗との接続ノードが前記フィルタ部の入力端または出力端に相当すること
を特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記スイッチング電源装置は、前記パルス電圧を平滑化して前記パルス電圧のオンデューティに応じた補正用電圧を生成する補正用電圧生成部と、リップル注入前の前記基準電圧に前記補正用電圧を足し合わせる加算部と、を有し、
前記インバータは、前記補正用電圧を電源電圧として動作すること
を特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記パルス電圧は、前記スイッチ素子のオン／オフ信号であること
を特徴とする請求項１〜請求項５のいずれかに記載のスイッチング電源装置。
【請求項７】
前記パルス電圧は、前記スイッチ素子の一端に現れるスイッチ電圧であること
を特徴とする請求項１〜請求項５のいずれかに記載のスイッチング電源装置。
【請求項８】
前記オン／オフ信号または前記スイッチ電圧の波高値を一定として前記リップルインジェクション部、前記積算電圧生成部、及び前記補正用電圧生成部へ供給するバッファを有すること
を特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
前記リップルインジェクション部は、
非反転入力端が前記加算部に接続され、反転入力端が出力端に接続された第１アンプと、
前記第１アンプの反転入力端及び出力端と前記パルス電圧の入力端との間に接続されたパルス駆動部と、を有すること
を特徴とする請求項５〜請求項８いずれかに記載のスイッチング電源装置。
【請求項１０】
前記引算部は、
非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第２アンプと、
第１端が前記第２アンプの出力端に接続された第１抵抗と、
ドレインが前記第１抵抗の第２端に接続されたＮチャネル型のトランジスタと、
接地端と前記トランジスタのソースとの間に接続された第２抵抗と、
非反転入力端が前記積算電圧の入力端に接続され、反転入力端が前記第２抵抗と前記トランジスタのソースとの接続ノードに接続され、出力端が前記トランジスタのゲートに接続された第３アンプと、を有すること
を特徴とする請求項１〜請求項９のいずれかに記載のスイッチング電源装置。
【請求項１１】
受信信号から所望チャンネルの放送信号を選局するチューナ部と、
前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
前記映像信号を映像として出力する表示部と、
前記音声信号を音声として出力するスピーカ部と、
ユーザ操作を受け付ける操作部と、
外部入力信号を受け付けるインタフェイス部と、
上記各部の動作を統括的に制御する制御部と、
上記各部に電力供給を行う電源部と、
を有し、
前記電源部は、請求項１〜１０のいずれかに記載のスイッチング電源装置を含むことを特徴とするテレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形制御方式のスイッチング電源装置に関するものである。
【背景技術】
【０００２】
図２４Ａ〜図２４Ｃは、いずれも、非線形制御方式を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図であり、図２４Ａではヒステリシス・ウィンドウ方式、図２４Ｂではボトム検出オン時間固定方式、そして、図２４Ｃではアッパー検出オフ時間固定方式を採用したスイッチング電源装置がそれぞれ描写されている。なお、図２４Ａ〜図２４Ｃに各々描写されているスイッチング電源装置は、いずれも、入力電圧Ｖｉｎを降圧して所望の出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。
【０００３】
非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性を得られるという特長を有している。
【０００４】
一方、非線形制御方式のスイッチング電源装置は、出力リップル電圧（＝出力電圧Ｖｏｕｔのリップル成分）を利用してコンパレータを駆動することにより、出力トランジスタのスイッチング制御を行うという構成上、出力リップル電圧を正しく検出するために、ある程度大きな振幅（波高値）の出力リップル電圧が必要であった。そのため、従来では、等価直列抵抗（ＥＳＲ［Equivalent Series Resistance］）が比較的大きい出力コンデンサ（例えば導電性高分子タイプ）を用いなければならず、部品選定の制約やコストアップが招かれていた。
【０００５】
また、従来より、コンパレータに入力される基準電圧Ｖｒｅｆに対してリップル成分を外部から強制的に注入することにより、コンパレータを安定して駆動させる技術（いわゆるリップルインジェクション技術）も提案されている。このリップルインジェクション技術を導入すれば、出力リップル電圧の振幅がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、ＥＳＲの小さい積層セラミックコンデンサを出力コンデンサとして用いることが可能となる。
【０００６】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−３５３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、リップル成分を注入された基準電圧の振幅（リップル成分のピークトゥピーク値）は、その生成に利用されるスイッチ電圧Ｖｓｗ（出力トランジスタの一端に現れるパルス電圧）のデューティに応じて変動する。
【０００９】
そのため、従来のスイッチング電源装置では、スイッチ電圧Ｖｓｗのデューティが変化することにより、ラインレギュレーションの悪化が招かれる、という問題があった。
【００１０】
本発明は、本願の発明者によって見い出された上記の問題点に鑑み、デューティ変化に起因する基準電圧の振幅の変化を補正し、ラインレギュレーションの向上を図ることが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係るスイッチング電源装置は、基準電圧にリップル成分を注入し、リップル注入後の前記基準電圧と帰還電圧との比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング電源装置であって、前記基準電圧を生成する基準電圧生成部と、前記スイッチ素子のオン／オフ状態を示すパルス電圧を利用して前記リップル成分を生成し、これを前記基準電圧に注入するリップルインジェクション部と、前記パルス電圧のオンデューティとオフデューティとの積算値に応じた積算電圧を生成する積算電圧生成部と、リップル注入前の前記基準電圧、または前記パルス電圧の波高値を一定として前記リップルインジェクション部に供給するバッファの電源電圧を前記積算電圧に応じて引き下げる引算部と、前記帰還電圧とリップル注入後の前記基準電圧とを比較するコンパレータと、前記コンパレータの出力信号に基づいて前記スイッチ素子のオン／オフ制御を行うスイッチング制御部と、を有することを特徴とする構成（第１の構成）とされている。
【００１２】
なお、上記第１の構成から成るスイッチング電源装置は、前記積算電圧生成部が、前記パルス電圧のオンデューティに応じて変動する電源電圧の供給を受けて動作し、前記パルス電圧を論理反転させた反転パルス電圧を生成するインバータと、前記反転パルス電圧を平滑化して前記積算電圧を生成するフィルタ部と、を有することを特徴とする構成（第２の構成）にするとよい。
【００１３】
また、上記第２の構成から成るスイッチング電源装置は、前記フィルタ部が、前記反転パルス電圧を平滑化する少なくとも一段のＣＲフィルタを有することを特徴とする構成（第３の構成）にするとよい。
【００１４】
また、上記第３の構成から成るスイッチング電源装置は、前記フィルタ部が、前記ＣＲフィルタに含まれる平滑抵抗とともに分圧回路を形成する分圧抵抗を有し、前記平滑抵抗と前記分圧抵抗との接続ノードが前記フィルタ部の入力端または出力端に相当することを特徴とする構成（第４の構成）にするとよい。
【００１５】
また、上記第４の構成から成るスイッチング電源装置は、前記スイッチング電源装置が、前記パルス電圧を平滑化して前記パルス電圧のオンデューティに応じた補正用電圧を生成する補正用電圧生成部と、リップル注入前の前記基準電圧に前記補正用電圧を足し合わせる加算部と、を有し、前記インバータは、前記補正用電圧を電源電圧として動作することを特徴とする構成（第５の構成）にするとよい。
【００１６】
また、上記第１〜５の構成から成るスイッチング電源装置は、前記パルス電圧が、前記スイッチ素子のオン／オフ信号であることを特徴とする構成（第６の構成）にするとよい。
【００１７】
また、上記第１〜５の構成から成るスイッチング電源装置は、前記パルス電圧が、前記スイッチ素子の一端に現れるスイッチ電圧であることを特徴とする構成（第７の構成）にするとよい。
【００１８】
また、上記第７の構成から成るスイッチング電源装置は、前記オン／オフ信号または前記スイッチ電圧の波高値を一定として前記リップルインジェクション部、前記積算電圧生成部、及び前記補正用電圧生成部へ供給するバッファを有することを特徴とする構成（第８の構成）にするとよい。
【００１９】
また、上記第５〜８の構成から成るスイッチング電源装置は、前記リップルインジェクション部が、非反転入力端が前記加算部に接続され、反転入力端が出力端に接続された第１アンプと、前記第１アンプの反転入力端及び出力端と前記パルス電圧の入力端との間に接続されたパルス駆動部と、を有することを特徴とする構成（第９の構成）にするとよい。
【００２０】
また、上記第１〜９の構成から成るスイッチング電源装置は、前記引算部が、非反転入力端がリップル注入前の前記基準電圧の入力端に接続され、反転入力端が出力端に接続された第２アンプと、第１端が前記第２アンプの出力端に接続された第１抵抗と、ドレインが前記第１抵抗の第２端に接続されたＮチャネル型のトランジスタと、接地端と前記トランジスタのソースとの間に接続された第２抵抗と、非反転入力端が前記積算電圧の入力端に接続され、反転入力端が前記第２抵抗と前記トランジスタのソースとの接続ノードに接続され、出力端が前記トランジスタのゲートに接続された第３アンプと、を有することを特徴とする構成（第１０の構成）にするとよい。
【００２１】
また、本発明に係るテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、上記第１〜第１０の構成のいずれかのスイッチング電源装置を含むことを特徴とする構成（第１１の構成）とされている。
【発明の効果】
【００２２】
本発明に係るスイッチング電源装置であれば、デューティ変化に起因する基準電圧の振幅の変化を補正し、ラインレギュレーションの向上を図ることが可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明に係るスイッチング電源装置を示すブロック図
【図２】リップル生成回路の第１実施形態を示す回路図
【図３】加算回路の一構成例を示す回路図
【図４】リップル生成回路の第２実施形態を示す回路図
【図５】スイッチング動作の一例を示すタイミングチャート
【図６】補正用電圧が加算されていないリップル注入後の基準電圧ＲｅｆＡ’のデューティ依存性を示す波形図
【図７】補正用電圧が加算されたリップル注入後の基準電圧を示す波形図
【図８Ａ】本発明の入出力電圧を示した模式図
【図８Ｂ】本発明のフィードバック電圧を示した模式図
【図９】補正用電圧が加算されていないリップル注入後の基準電圧を示す波形図
【図１０Ａ】従来の入出力電圧を示した模式図
【図１０Ｂ】従来のフィードバック電圧を示した模式図
【図１１】従来のリップル生成回路を示す回路図
【図１２】従来の基準電圧とリップル注入後の基準電圧との関係を示した波形図
【図１３Ａ】従来の入力電圧を示した模式図
【図１３Ｂ】従来の出力電圧を示した模式図
【図１４】リップル電圧の振幅とデューティとの関係を示した模式図
【図１５】リップル生成回路の第３実施形態を示すブロック図
【図１６】リップル生成回路の第３実施形態を示す回路図
【図１７】加算回路及び引算回路の一構成例を示す回路図
【図１８】本発明の基準電圧とリップル注入後の基準電圧との関係を示した波形図
【図１９Ａ】本発明の入力電圧を示した模式図
【図１９Ｂ】本発明の出力電圧を示した模式図
【図２０】リップル生成回路の第４実施形態を示すブロック図
【図２１Ａ】リップル電圧の振幅とデューティとの関係を示した模式図
【図２１Ｂ】補正後の定電圧とデューティとの関係を示した模式図
【図２２】スイッチング電源装置を搭載したテレビの一構成例を示すブロック図
【図２３Ａ】スイッチング電源装置を搭載したテレビの正面図
【図２３Ｂ】スイッチング電源装置を搭載したテレビの側面図
【図２３Ｃ】スイッチング電源装置を搭載したテレビの背面図
【図２４Ａ】非線形制御方式を採用したスイッチング電源装置の第１従来例（ヒステリシス・ウィンドウ方式）を示す回路ブロック図及び動作波形図
【図２４Ｂ】非線形制御方式を採用したスイッチング電源装置の第２従来例（ボトム検出オン時間固定方式）を示す回路ブロック図及び動作波形図
【図２４Ｃ】非線形制御方式を採用したスイッチング電源装置の第３従来例（アッパー検出オフ時間固定方式）を示す回路ブロック図及び動作波形図
【発明を実施するための形態】
【００２４】
以下では、ＣＯＴ（Constant On Time）方式のＤＣ／ＤＣコンバータを用いたスイッチング電源装置に本発明を適用した構成を例に挙げて、詳細な説明を行う。
【００２５】
（第１実施形態）
図１は、本発明に係るスイッチング電源装置の第１実施形態を示す回路ブロック図である。本図に示したように、第１実施形態のスイッチング電源装置は、スイッチング電源ＩＣ１００のほか、外付けのインダクタＬ１、ダイオードＤ１、抵抗Ｒ１〜Ｒ３、及び、コンデンサＣ１〜Ｃ４を有して成り、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置である。
【００２６】
スイッチング電源ＩＣ１００は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１ａ及び１ｂと、ドライバ２ａ及び２ｂと、レベルシフタ３と、駆動制御回路４と、コンパレータ５と、ソフトスタート制御回路６と、オン時間設定部７と、タイマ８と、基準電圧生成回路１１と、抵抗１２ａ及び１２ｂと、定電圧生成回路１３と、ダイオード１４と、低電圧ロックアウト回路１５と、サーマルシャットダウン回路１６と、入力バイアス電流生成回路１７と、過電流保護回路１８と、過電圧保護回路１９と、リップル生成回路２０と、を有する。
【００２７】
また、スイッチング電源ＩＣ１００は、外部との電気的な接続手段として、イネーブル端子ＥＮと、帰還端子ＦＢと、抵抗端子ＲＴと、ソフトスタート端子ＳＳと、ブートストラップ端子ＢＳＴと、入力端子ＶＩＮと、スイッチ端子ＳＷと、接地端ＧＮＤと、を有する。
【００２８】
スイッチング電源ＩＣ１００の外部において、入力端子ＶＩＮは、入力電圧Ｖｉｎ（例えば１２Ｖ）の印加端に接続される一方、コンデンサＣ１を介して接地端にも接続されている。スイッチ端子ＳＷは、ダイオードＤ１のカソードとインダクタＬ１の一端にそれぞれ接続されている。ダイオードＤ１のアノードは、接地端に接続されている。インダクタＬ１の他端は、出力電圧Ｖｏｕｔの引出端に接続される一方、コンデンサＣ３の一端と抵抗Ｒ１の一端にもそれぞれ接続されている。コンデンサＣ３の他端は、接地端に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２を介して接地端に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続ノードは、帰還電圧Ｖｆｂの引出端として、帰還端子ＦＢに接続されている。スイッチ端子ＳＷとブートストラップ端子ＢＳＴとの間には、コンデンサＣ２が接続されている。イネーブル端子ＥＮは、スイッチング電源ＩＣ１００の駆動可否を制御するためのイネーブル信号が印加される端子である。抵抗端子ＲＴは、抵抗Ｒ３を介して接地端に接続されている。ソフトスタート端子ＳＳは、コンデンサＣ４を介して接地端に接続されている。
【００２９】
なお、上記のインダクタＬ１、ダイオードＤ１、及び、コンデンサＣ３は、スイッチ端子ＳＷから引き出されるスイッチ電圧Ｖｓｗを整流・平滑して所望の出力電圧Ｖｏｕｔを生成する整流・平滑回路として機能する。また、上記の抵抗Ｒ１、Ｒ２は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを生成する帰還電圧生成回路（抵抗分圧回路）として機能する。また、上記のコンデンサＣ２は、スイッチング電源ＩＣ１００に内蔵される後述のダイオード１４とともに、ブートストラップ回路を形成する。
【００３０】
次に、スイッチング電源ＩＣ１００の内部構成について説明する。
【００３１】
トランジスタ１ａ、１ｂは、入力端子ＶＩＮ（入力電圧Ｖｉｎの印加端）と接地端との間に直列接続された一対のスイッチ素子であり、これらを相補的にスイッチング駆動することにより、入力電圧Ｖｉｎからパルス状のスイッチ電圧Ｖｓｗが生成される。両素子の接続関係についてより具体的に述べると、トランジスタ１ａのドレインは、入力端子ＶＩＮに接続されている。トランジスタ１ａのソース及びバックゲートは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのドレインは、スイッチ端子ＳＷに接続されている。トランジスタ１ｂのソース及びバックゲートは、接地端に接続されている。
【００３２】
なお、本明細書中で用いられている「相補的」という文言は、トランジスタ１ａ、１ｂのオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１ａ、１ｂのオン／オフ遷移タイミングに所定の遅延が与えられている場合も含む。
【００３３】
ドライバ２ａは、レベルシフタ３の出力信号に基づいて、トランジスタ１ａのゲート電圧を生成する。またドライバ２ｂは、駆動制御回路４から入力される開閉制御信号に基づいて、トランジスタ１ｂのゲート電圧を生成する。なお、ドライバ２ａの上側電源端は、ダイオード１４のカソードとブートストラップ端子ＢＳＴとの接続ノード（駆動電圧Ｖｂｓｔの印加端）に接続されている。ドライバ２ａの下側電源端は、スイッチ端子ＳＷに接続されている。ドライバ２ｂの上側電源端は、定電圧Ｖｒｅｇの印加端に接続されている。ドライバ２ｂの下側電源端は、接地端に接続されている。なお、トランジスタ１ａに与えられるゲート電圧のハイレベルは駆動電圧Ｖｂｓｔとなり、ローレベルはスイッチ電圧Ｖｓｗとなる。また、トランジスタ１ｂに与えられるゲート電圧のハイレベルは定電圧Ｖｒｅｇとなり、ローレベルは接地電圧となる。
【００３４】
レベルシフタ３は、駆動制御回路４から入力される開閉制御信号の電圧レベルを引き上げてドライバ２ａに供給する。なお、レベルシフタ３の上側電源端は、ダイオード１４のカソードとブートストラップ端子ＢＳＴとの接続ノード（駆動電圧Ｖｂｓｔの印加端）に接続されている。レベルシフタ３の下側電源端は、スイッチ端子ＳＷに接続されている。
【００３５】
駆動制御回路４は、比較信号ＣＭＰとオンタイム信号とに基づいて、トランジスタ１ａ、１ｂの開閉制御信号を生成するロジック回路である。駆動制御回路４は、セット端（Ｓ）に入力される比較信号ＣＭＰの立ち上がりエッジで出力信号ＨＧをハイレベルにセットし、リセット端（Ｒ）に入力されるオンタイム信号の立ち上がりエッジで出力信号ＨＧをローレベルにリセットする（図５の上から３段目〜５段目を参照）。
【００３６】
コンパレータ５は、反転入力端（−）に入力される帰還電圧Ｖｆｂ（出力電圧Ｖｏｕｔの分圧電圧）と、リップル生成回路２０から第１非反転入力端（＋）に入力されるリップル注入後の基準電圧ＲｅｆＡ（詳細は後述）及びソフトスタート制御回路６から第２非反転入力端（＋）に入力されるソフトスタート電圧のいずれか低い方とを比較して比較信号ＣＭＰを生成し、駆動制御回路４及びオン時間設定部７へ出力する。
【００３７】
すなわち、帰還電圧Ｖｆｂがリップル注入後の基準電圧ＲｅｆＡよりも高ければ、比較信号ＣＭＰはローレベルとなり、逆に、帰還電圧Ｖｆｂがリップル注入後の基準電圧ＲｅｆＡよりも低ければ、比較信号ＣＭＰはハイレベルとなる（図５の上から２段目及び３段目を参照）。
【００３８】
ソフトスタート制御回路６は、スイッチング電源装置の起動とともに、ソフトスタート端子ＳＳに接続されるコンデンサＣ４の充電を開始し、コンパレータ５へ直流出力電圧を徐々に上昇させながら入力する。このようなソフトスタート制御により、起動時におけるコンデンサＣ４への充電電流に制限をかけながら、緩やかに比較信号ＣＭＰが立ち上がるため、直流出力電圧のオーバーシュートや負荷への突入電流を未然に防止することが可能となる。
【００３９】
オン時間設定部７は、駆動制御回路４の出力信号ＨＧがハイレベルに立ち上げられてから、所定のオン時間Ｔｏｎが経過した後に、オン時間設定信号ＯＮにハイレベルのトリガパルスを発生させる（図５の上から４段目及び５段目を参照）。
【００４０】
なお、上記したドライバ２ａ、２ｂ、レベルシフタ３、駆動制御回路４、及びオン時間設定部７は、コンパレータ５から出力される比較信号ＣＭＰに基づいてトランジスタ１ａ、１ｂのオン／オフ制御を行うスイッチング制御部として機能する。
【００４１】
タイマ８は、ソフトスタート制御回路６の動作を制御するためのタイマ信号を生成し、これをソフトスタート制御回路６へ送出する。
【００４２】
基準電圧生成回路１１は、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆ（例えば４．１Ｖ）を生成し、内部駆動電圧としてスイッチング電源ＩＣ１００の各部に供給する。
【００４３】
抵抗１２ａ及び１２ｂは、基準電圧Ｖｒｅｆを分圧することで、所望の基準電圧Ｒｅｆを生成し、これをリップル生成回路２０（詳細は後述）に印加する。接続関係について具体的に述べると、抵抗１２ａ及び１２ｂは、基準電圧生成回路１１の出力端（基準電圧Ｖｒｅｆの印加端）と接地端との間に直列接続されており、互いの接続ノードがリップル生成回路２０に接続されている。
【００４４】
定電圧生成回路１３は、入力電圧Ｖｉｎから所定の定電圧Ｖｒｅｇ（例えば５Ｖ）を生成する。
【００４５】
ダイオード１４は、定電圧生成回路１３の出力端（定電圧Ｖｒｅｇの出力端）とブートストラップ端子ＢＳＴとの間に接続され、コンデンサＣ２とともにブートストラップ回路を構成する素子であり、そのカソードからは、ドライバ２ａ及びレベルシフタ３の駆動電圧Ｖｂｓｔが引き出される。
【００４６】
低電圧ロックアウト回路１５は、基準電圧Ｖｒｅｆの供給を受けて動作し、入力電圧Ｖｉｎの異常な低下を検出したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。
【００４７】
サーマルシャットダウン回路１６は、基準電圧Ｖｒｅｆの供給を受けて動作し、監視対象温度（スイッチング電源ＩＣ１００のジャンクション温度）が所定の閾値（例えば、１７５℃）に達したときに、スイッチング電源ＩＣ１００をシャットダウンする異常保護手段である。
【００４８】
入力バイアス電流生成回路１７は、基準電圧Ｖｒｅｆの供給を受けて動作し、スイッチング電源ＩＣ１００を構成する各部、例えばリップル生成回路２０の、入力バイアス電流を生成する。
【００４９】
過電流保護回路１８は、入力電圧Ｖｉｎの供給を受けて動作し、出力トランジスタ１ａのオン時に流れるスイッチ電流Ｉｓｗを監視して、過電流検出信号ＯＣＰを生成する。なお、過電流検出信号ＯＣＰは、駆動制御回路４及びタイマ８のリセット信号として用いられる。
【００５０】
過電圧保護回路１９は、帰還端子ＦＢに印加される帰還電圧Ｖｆｂを監視して、過電圧検出信号を生成する。なお、過電圧検出信号は、タイマ８のリセット信号として用いられる。
【００５１】
リップル生成回路２０は、駆動制御回路４の出力信号ＨＧを利用してリップル成分を生成し、これを基準電圧Ｒｅｆに注入し、注入後の基準電圧ＲｅｆＡを生成する（図５の上から２段目を参照）。
【００５２】
次に、リップル生成回路２０の詳細について説明する。図２は、リップル生成回路２０の一構成例を示す回路図である。図２に示すように、本構成例のリップル生成回路２０は、補正用電圧生成回路２１０（補正用電圧生成部に相当）と、加算回路２２０（加算部に相当）と、リップルインジェクション回路２３０（リップルインジェクション部に相当）と、を有する。
【００５３】
補正用電圧生成回路２１０は、駆動制御回路４の出力信号ＨＧが入力され、この出力信号ＨＧを一または複数段のＣＲフィルタにより平滑化して補正用電圧Ｖｄｕｔｙを生成し、これを加算回路２２０へ出力する。
【００５４】
加算回路２２０は、補正用電圧Ｖｄｕｔｙと基準電圧Ｒｅｆとが入力され、これら二つの電圧を加算する。これにより、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙを生成し、これをリップルインジェクション回路２３０へ出力する。
【００５５】
リップルインジェクション回路２３０は、出力信号ＨＧと補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙとが入力される。リップルインジェクション回路２３０は、出力信号ＨＧを用いて、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙにリップル成分を注入する。
【００５６】
次に、各回路の構成要素及びその接続形態について説明する。
【００５７】
補正用電圧生成回路２１０は、抵抗２１１〜２１３と、コンデンサ２１４と、コンデンサ２１５と、を有する。
【００５８】
抵抗２１１の第１端は、加算回路２２０の第１の入力端に接続されている。抵抗２１１の第２端は、抵抗２１２の第１端に接続されている。抵抗２１２の第２端は、出力信号ＨＧの入力端に接続されている。抵抗２１３の第１端は、加算回路２２０と抵抗２１１との接続ノードに接続されている。抵抗２１３の第２端は、接地端に接続されている。
【００５９】
コンデンサ２１４の第１端は、加算回路２２０と抵抗２１１との接続ノードに接続されている。コンデンサ２１４の第２端は、接地端に接続されている。コンデンサ２１５の第１端は、抵抗２１１と抵抗２１２との接続ノードに接続されている。コンデンサ２１５の第２端は、接地端に接続されている。
【００６０】
次に、加算回路２２０の構成要素及びその接続形態について、図３を用いつつ説明する。図３は、加算回路２２０の一構成例を示す回路図である。図３に示すように、本構成例の加算回路２２０は、オペアンプ２２１と、抵抗２２２と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２２３（以下、「トランジスタ２２３」という）と、Ｐチャネル型ＭＯＳ電界効果トランジスタ２２４（以下、「トランジスタ２２４」という）と、オペアンプ２２５と、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２６（以下、「トランジスタ２２６」という）と、抵抗２２７と、を有する。
【００６１】
オペアンプ２２１の非反転入力端（＋）は、基準電圧Ｒｅｆの印加端に接続されている。オペアンプ２２１の出力端は、抵抗２２２の第１端に接続されている。オペアンプ２２１の反転入力端（−）は、その出力端と抵抗２２２との接続ノードに接続されている。
【００６２】
抵抗２２２の第２端は、加算回路２２０の出力端に接続されている。トランジスタ２２３のドレインは、抵抗２２２の第２端と加算回路２２０の出力端との接続ノードに接続されている。トランジスタ２２３のソースは、定電圧Ｖｒｅｇの印加端及びトランジスタ２２４のソースに接続されている。トランジスタ２２３のゲートは、トランジスタ２２４のゲート及びドレインに接続されている。トランジスタ２２４のソースは、定電圧Ｖｒｅｇの印加端に接続されている。トランジスタ２２４のドレインは、トランジスタ２２６のドレインに接続されている。
【００６３】
オペアンプ２２５の非反転入力端（＋）は、補正用電圧Ｖｄｕｔｙの印加端に接続されている。オペアンプ２２５の出力端は、トランジスタ２２６のゲートに接続されている。オペアンプ２２５の反転入力端（−）は、トランジスタ２２６のソースと抵抗２２７の第１端との接続ノードに接続されている。抵抗２２７の第２端は、接地端に接続されている。
【００６４】
次に、リップルインジェクション回路２３０の構成要素及びその接続形態について、図２を用いつつ説明する。リップルインジェクション回路２３０は、オペアンプ２３１と、抵抗２３２と、抵抗２３３と、コンデンサ２３４と、を有する。
【００６５】
オペアンプ２３１の非反転入力端（＋）は、加算回路２２０の出力端に接続されている。オペアンプ２３１の反転入力端（−）は、抵抗２３２と抵抗２３３との接続ノードに接続されている。オペアンプ２３１の出力端は、コンパレータ５の非反転入力端（＋）に接続されている。
【００６６】
抵抗２３２の第１端は、オペアンプ２３１とコンパレータ５との接続ノードに接続されている。抵抗２３２の第２端は、抵抗２３３の第１端に接続されている。抵抗２３３の第２端は、出力信号ＨＧの入力端に接続されている。コンデンサ２３４の第１端は、オペアンプ２３１とコンパレータ５との接続ノードに接続されている。コンデンサ２３４の第２端は、抵抗２３２と抵抗２３３との接続ノードに接続されている。
【００６７】
次に、リップル生成回路２０の動作について説明する。
【００６８】
補正用電圧生成回路２１０に含まれる抵抗２１１、抵抗２１２、コンデンサ２１４、及びコンデンサ２１５は、２段構成のＣＲフィルタであり、駆動制御回路４から出力される出力信号ＨＧを平滑して所望の補正用電圧Ｖｄｕｔｙを生成する平滑回路として機能する。なお本実施形態では２段構成としているが、この段数は設計要求に応じて適宜変更が可能である。
【００６９】
抵抗２１３は、このＣＲフィルタに含まれる抵抗とともに分圧回路を形成する。なお本実施形態では図２に示すように、抵抗２１１の第１端に抵抗２１３を接続することにより分圧回路を形成しているが、これ以外の接続形態により分圧回路を形成する形態でもよい。例えば、出力信号ＨＧの入力端と抵抗２１２との接続ノードに抵抗２１３の第１端を接続することにより、分圧回路を形成する形態でもよい。
【００７０】
加算回路２２０に含まれるオペアンプ２２５、トランジスタ２２６、及び抵抗２２７は、補正用電圧Ｖｄｕｔｙの電圧／電流変換回路として機能する。これにより、補正用電圧Ｖｄｕｔｙの大きさに応じた電流Ｉ２２が生成される。トランジスタ２２３及び、トランジスタ２２４は、電流Ｉ２２を複製するためのカレントミラー回路として機能する。これにより、抵抗２２２の第２端に電流Ｉ２２が流入し、抵抗２２２の第１端と第２端との間に、電流Ｉ２２の大きさに応じた電位差が生じる。この結果、補正用電圧Ｖｄｕｔｙが反映された基準電圧Ｒｅｆ＋Ｖｄｕｔｙが生成され、リップルインジェクション回路２３０へ出力される。
【００７１】
リップルインジェクション回路２３０に含まれる抵抗２３２、抵抗２３３、及びコンデンサＣ２３４は、出力信号ＨＧに応じてオペアンプ２３１の負帰還ループをパルス駆動するパルス駆動部として機能する。このような構成とすることにより、オペアンプ２３１から出力されるリップル注入後の基準電圧ＲｅｆＡは、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙを基準として電圧値が変動する波形、すなわち、基準電圧Ｒｅｆ＋Ｖｄｕｔｙにリップル成分が注入された波形となる（図５の上から２段目を参照）。
【００７２】
なお、上述した補正用電圧生成回路２１０に含まれる抵抗の抵抗値は、補正用電圧Ｖｄｕｔｙによってキャンセルすべき帰還電圧Ｖｆｂの変動範囲に基づいて、設計要求に応じて定められる。例えば、以下に説明する数式を用いた方法により、定められる。
【００７３】
図２及び図３に示す構成では、帰還電圧Ｖｆｂは以下の数式により表される。なお以下では、抵抗２１１及び２１２の合成抵抗値をＲ１、抵抗２１３の抵抗値をＲ２、抵抗２２２の抵抗値をＲ３、抵抗２２７の抵抗値をＲ４、抵抗２３２の抵抗値をＲ５、抵抗２３３の抵抗値をＲ６として表すものとする。また、出力信号ＨＧのオンデューティをＤｏｎとして表すものとする。
【００７４】
まず、出力信号ＨＧがオンである場合のＲｅｆＡ（以下、「ＲｅｆＡｏｎ」という）は以下の式（１）で表される。
ＲｅｆＡｏｎ＝[（Ｒ５＋Ｒ６）／Ｒ６]×Ｒｅｆ−（Ｒ５／Ｒ６）×Ｖｒｅｇ…（１）
【００７５】
また、出力信号ＨＧがオフである場合のＲｅｆＡ（以下、「ＲｅｆＡｏｆｆ」という）は以下の式（２）で表される。
ＲｅｆＡｏｆｆ＝（Ｒ５／Ｒ６）×Ｒｅｆ＋Ｒｅｆ…（２）
【００７６】
帰還電圧Ｖｆｂは、ＲｅｆＡｏｎにオンデューティを掛け合わせた項と、ＲｅｆＡｏｆｆにオフデューティを掛け合わせた項とを加算したものとなるため、以下の式（３）で表される。
Ｖｆｂ＝Ｄｏｎ×ＲｅｆＡｏｎ＋（１−Ｄｏｎ）×ＲｅｆＡｏｆｆ…（３）
【００７７】
上記の数式にＲｅｆＡｏｎ、ＲｅｆＡｏｆｆを代入して整理すると、Ｖｆｂは以下の式（４）のように表される。
Ｖｆｂ＝[Ｒｅｆ−（Ｒ５／Ｒ６）×Ｒｅｆ]−（Ｒ５／Ｒ６）×Ｖｒｅｇ×Ｄｏｎ…（４）
【００７８】
上記で示したようにＶｆｂは、右側の項である（Ｒ５／Ｒ６）×Ｖｒｅｇ×Ｄｏｎが、Ｄｏｎの影響を受けて変化する。
【００７９】
そこで本発明では、左側の項に含まれる基準電圧Ｒｅｆを、補正用電圧Ｖｄｕｔｙが加算された基準電圧Ｒｅｆ＋Ｖｄｕｔｙに置き換える。基準電圧Ｒｅｆ＋Ｖｄｕｔｙは以下の式（５）のように表される。
Ｒｅｆ＋Ｖｄｕｔｙ＝（Ｒ３／Ｒ４）×[Ｒ２／（Ｒ１＋Ｒ２）]×Ｖｒｅｇ×Ｄｏｎ…（５）
【００８０】
このように、基準電圧Ｒｅｆ＋ＶｄｕｔｙもＤｏｎの影響を受けて変動するため、帰還電圧Ｖｆｂの右側の項の増減に応じて左側の項を増減させることができる。これにより、Ｄｏｎの影響をキャンセルすることができる。なおキャンセルすべき電圧値は、帰還電圧Ｖｆｂの定数部分（Ｒ５／Ｒ６）×Ｖｒｅｇに応じて変化するため、補正用電圧ＶｄｕｔｙのＲ２（つまり抵抗２１３の抵抗値）をこの定数部分に応じて設定する。これにより、ＲｅｆＡのピーク値を所望のターゲット値に設定することが可能となる。
【００８１】
以上に説明した本発明の構成により得られる作用効果について、一例を示して説明する。
【００８２】
図６は、補正用電圧が加算されていないリップル注入後の基準電圧ＲｅｆＡ’のＤＣ値の一例を比較のために示している。基準電圧ＲｅｆＡ’のＤＣ値は、スイッチ電圧Ｖｓｗのデューティに応じて変動する。図６に示すように、デューティが大きいほど基準電圧ＲｅｆＡ’のＤＣ値は低下し、デューティが小さいほど基準電圧ＲｅｆＡ’のＤＣ値は上昇する。
【００８３】
図９は、従来のスイッチング電源装置における、デューティに応じた基準電圧ＲｅｆＡのＤＣ値を比較した模式図である。図１０Ａ、Ｂは、従来のスイッチング電源装置における、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び帰還電圧Ｖｆｂの関係を示した模式図である。なお図１０Ａ、Ｂでは、縦軸が電圧、横軸が経過時間を示している。
【００８４】
図９及び図１０Ａ、Ｂに示すように、従来のスイッチング電源装置は、入力電圧Ｖｉｎの上昇に起因してデューティが変化すると、この影響によりリップル注入後の基準電圧ＲｅｆＡのＤＣ値が変動し、結果として帰還電圧Ｖｆｂが変動していた。このため、帰還電圧Ｖｆｂにズレが生じ、ラインレギュレーションが悪化するという問題があった。
【００８５】
これに対して本発明の構成によれば、デューティに応じた補正用電圧Ｖｄｕｔｙを基準電圧Ｒｅｆに付加することにより、上記のズレを補正することができる。図７は、本発明のスイッチング電源装置における、リップル注入後の基準電圧ＲｅｆＡのＤＣ値を比較した模式図である。図８Ａ、Ｂは、本発明のスイッチング電源装置における、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び帰還電圧Ｖｆｂの関係を示した模式図である。
【００８６】
図７に示すように、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙにより生成されたリップル注入後の基準電圧ＲｅｆＡのピーク値は、いずれのデューティであっても、ほぼ同じ値となる。このため、図８Ａ、Ｂに示すように、帰還電圧Ｖｆｂにズレが生じず、ほぼ一定に保つことができる。これにより、ラインレギュレーションを向上させることが可能である。
【００８７】
（第２実施形態）
図４は、本発明に係るスイッチング電源装置の第２実施形態を示す回路ブロック図である。第２実施形態は、先出の第１実施形態と基本的には同一の構成から成るが、出力信号ＨＧではなくスイッチ電圧Ｖｓｗを用いて補正用電圧Ｖｄｕｔｙを生成する点に特徴を有している。そこで、第１実施形態と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【００８８】
図４に示すように、本構成例のリップル生成回路２０は、補正用電圧生成回路２１０、加算回路２２０、及びリップルインジェクション回路２３０に加え、バッファ２４０を有する。
【００８９】
バッファ２４０の入力端は、スイッチ電圧Ｖｓｗの印加端に接続されている。バッファ２４０の出力端は、抵抗２１２の第２端及び抵抗２３３の第２端に接続されている。
【００９０】
バッファ２４０の上側電源端は、定電圧Ｖｒｅｇの印加端に接続されている。バッファ２４０の下側電源端は、接地端に接続されている。これにより、バッファ２４０から出力されるパルス電圧Ｖｓｗ’のハイレベルは定電圧Ｖｒｅｇとなり、ローレベルは接地電圧となる。バッファ２４０は、スイッチ電圧Ｖｓｗの波高値を一定としたパルス電圧Ｖｓｗ’を生成して後段に出力する。
【００９１】
このような構成とすることにより、先出の第１実施形態と同様の作用・効果を奏することが可能となる。また、出力信号ＨＧの波形が変化するタイミングとスイッチ電圧Ｖｓｗの波形が変化するタイミングとでは、後者がより実際のスイッチングタイミングに近い。これは、ＭＯＳ電界効果トランジスタのスイッチング動作に要する時間の影響で、出力信号ＨＧの波形が変化するタイミングと実際のスイッチングタイミングとの間に、タイムラグが生じるためである。このため本実施形態の構成によれば、第１実施形態と比較して、より精度の高いデューティ情報に基づいて、補正用電圧Ｖｄｕｔｙを生成できるという作用・効果を奏することが可能となる。
【００９２】
（第３実施形態）
ところで、上述した第１実施形態及び第２実施形態では、スイッチ電圧のデューティに応じて、基準電圧Ｒｅｆに注入されるリップル電圧の振幅（以下、「リップル振幅」という）が変動する。より具体的には、デューティが５０％の時にリップル振幅は最大となり、０％または１００％に近づくにつれ、リップル振幅は減少していく。このため、リップル注入後の基準電圧に応じて生成される出力電圧Ｖｏｕｔも、スイッチ電圧のデューティに応じて変動するという課題があった。
【００９３】
上記の課題について、図１１〜図１４を用いつつ説明する。図１１は、リップルインジェクション回路２３０のみを用いたリップル生成回路２０の構成を示す回路図である。図１２は、基準電圧Ｒｅｆと、リップル注入後の基準電圧ＲｅｆＢ’との関係を示した波形図である。図１３Ａ、Ｂは、従来のスイッチング電源ＩＣ１００の入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔを示した模式図である。図１４は、スイッチ電圧のデューティとリップル振幅との関係を示した模式図である。
【００９４】
図１１に示したリップル生成回路２０は、第１実施形態の図２で示した構成要素のうち、リップルインジェクション回路２３０のみを有する構成である。なお、リップルインジェクション回路２３０の詳細については、第１実施形態と同様であるため、ここでは説明を省略する。
【００９５】
上記の構成のリップル生成回路２０により生成されるリップル電圧の振幅は、以下の式（６）により表される。なお以下では、リップル振幅をＲｉｐ＿ｐｐ、抵抗２３３の抵抗値をＲ１１、出力信号ＨＧのハイレベル電圧をＲＥＧ１、コンデンサ２３４の容量をＣ１１、出力信号ＨＧの周波数をＦｈｇ、出力信号ＨＧのオンデューティをＤｏｎ、出力信号ＨＧのオフデューティをＤｏｆｆ、として表すものとする。
Ｒｉｐ＿ｐｐ＝（ＲＥＧ１×Ｄｏｎ×Ｄｏｆｆ）／（Ｒ１１×Ｃ１１×Ｆｈｇ）…（６）
【００９６】
上記の式（６）の（ＲＥＧ１）／（Ｒ１１×Ｃ１１×Ｆｈｇ）の部分は定数となるため、これを定数αとして表すと、Ｒｉｐ＿ｐｐは以下の式（７）により表される。
Ｒｉｐ＿ｐｐ＝α×Ｄｏｎ×Ｄｏｆｆ…（７）
【００９７】
このようにリップル振幅は、オンデューティとオフデューティとの積算値に応じて変動する。図１２は、上記構成のリップル生成回路２０により生成される、リップル注入後の基準電圧ＲｅｆＢ’の電圧波形を、異なるデューティで３パターン示した模式図である。なお図１２では、実線がオンデューティ２５％の場合の電圧波形、小破線がオンデューティ５０％の場合の電圧波形、大破線がオンデューティ７５％の場合の電圧波形を示している。図１２に示すように、基準電圧ＲｅｆＢ’のピーク値は不均一になっている。この不均一が、出力電圧Ｖｏｕｔに影響を与える。
【００９８】
図１３Ａ、Ｂは、図１１のリップル生成回路２０を有するスイッチング電源ＩＣ１００の、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係を示した模式図である。なお図中の横軸は、経過時間ｔを示している。また図中のＤｉｆ１〜Ｄｉｆ５は、所定の電圧と、ほぼ定常状態にある出力電圧Ｖｏｕｔとの差分を示している。
【００９９】
図１３Ａ、Ｂに示すように、入力電圧Ｖｉｎが時間経過と共に増加して出力信号ＨＧのデューティが変化すると、リップル注入後の基準電圧ＲｅｆＢ’が変動するため、Ｄｉｆ１〜Ｄｉｆ５にばらつきが生じている。
【０１００】
図１４は、上記ばらつきの原因であるリップル振幅の変動を、模式的に表した図である。図１４の縦軸はリップル振幅Ｒｉｐ＿ｐｐを、横軸は出力信号ＨＧのデューティを示している。
【０１０１】
例えばデューティが５０％である場合、オンデューティとオフデューティとの積算値は０．５×０．５＝０．２５となる。また例えばデューティが１０％である場合、オンデューティとオフデューティとの積算値は０．１×０．９＝０．０９となる。このようにリップル振幅Ｒｉｐ＿ｐｐは、デューティ５０％の場合に最大となり、デューティ５０％から遠ざかるにつれ減少していく。
【０１０２】
本発明の第３実施形態のスイッチング電源装置は、上記の問題点に鑑み、デューティ変化に起因するリップル振幅Ｒｉｐ＿ｐｐの変動をキャンセルすることにより、出力電圧Ｖｏｕｔの変動を低減することを目的とする。
【０１０３】
上記の課題を解決するために、第３実施形態のリップル生成回路２０は、図１５〜図１７に示す構成をとるものとする。
【０１０４】
図１５は、図１１の構成に、本実施形態の積算電圧生成回路３１０（積算電圧生成部に相当）及び引算回路３２０（引算部に相当）を適応した場合の構成を示す回路ブロック図である。積算電圧生成回路３１０は、出力信号ＨＧのオンデューティＤｏｎと、出力信号ＨＧのオフデューティＤｏｆｆと、所定の定数α’とを積算することにより、積算電圧Ｖｉｎｓを生成して引算回路３２０へ供給する。引算回路３２０は、基準電圧Ｒｅｆを積算電圧Ｖｉｎｓだけ引き下げる。
【０１０５】
積算電圧生成回路３１０及び引算回路３２０の詳細な構成について、図１６及び図１７を用いつつ説明する。図１６は、第１実施形態の構成（図２）に、本実施形態の積算電圧生成回路３１０及び引算回路３２０を適応した場合の構成を示す回路図である。図１６に示すリップル生成回路２０は、先出の第１実施形態と基本的には同一の構成から成るが、出力信号ＨＧ及び補正用電圧Ｖｄｕｔｙを用いて積算電圧Ｖｉｎｓを生成することに特徴を有している。そこで、第１実施形態と同様の構成要素については、図２と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について重点的な説明を行う。
【０１０６】
図１６に示すように、積算電圧生成回路３１０は、オペアンプ３１１と、インバータ３１２と、抵抗３１３と、抵抗３１４と、抵抗３１５と、コンデンサ３１６と、コンデンサ３１７と、を有する。
【０１０７】
オペアンプ３１１の非反転入力端（＋）は、補正用電圧生成回路２１０の出力端に接続されている。オペアンプ３１１の反転入力端（−）は、その出力端に接続されている。オペアンプ３１１の出力端は、インバータ３１２の上側電源端に接続されている。インバータ３１２の下側電源端は、接地端に接続されている。
【０１０８】
インバータ３１２の入力端は、出力信号ＨＧの印加端に接続されている。インバータ３１２の出力端は、抵抗３１３の第１端に接続されている。抵抗３１３の第２端は、抵抗３１４の第１端に接続されている。抵抗３１４の第２端は、引算回路３２０に接続されている。
【０１０９】
抵抗３１５の第１端は、抵抗３１３と抵抗３１４との接続ノードに接続されている。抵抗３１５の第２端は、接地端に接続されている。コンデンサ３１６の第１端は、抵抗３１３と抵抗３１４との接続ノードに接続されている。コンデンサ３１６の第２端は、接地端に接続されている。コンデンサ３１７の第１端は、抵抗３１４と引算回路３２０との接続ノードに接続されている。コンデンサ３１７の第２端は、接地端に接続されている。
【０１１０】
次に、引算回路３２０の詳細な構成について、図１７を用いつつ説明する。図１７は、第１実施形態の加算回路２２０（図３）の一部を共有する形で、本実施形態の引算回路３２０を構成した場合の回路図である。図１７に示すように、本構成例の引算回路３２０は、オペアンプ３２１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ３２２（以下、「トランジスタ３２２」という）と、抵抗３２３とを有する。
【０１１１】
オペアンプ３２１の非反転入力端（＋）は、積算電圧Ｖｉｎｓの印加端に接続されている。オペアンプ３２１の反転入力端（−）は、トランジスタ３２２と抵抗３２３との接続ノードに接続されている。オペアンプ３２１の出力端は、トランジスタ３２２のゲートに接続されている。トランジスタ３２２のドレインは、抵抗２２２の第２端と加算回路２２０の出力端との接続ノードに接続されている。トランジスタ３２２のソースは、抵抗３２３の第１端に接続されている。抵抗３２３の第２端は、接地端に接続されている。
【０１１２】
次に、本構成例のリップル生成回路２０の動作について説明する。
【０１１３】
積算電圧生成回路３１０に含まれるオペアンプ３１１は、補正用電圧生成回路２１０より供給される補正用電圧Ｖｄｕｔｙを、インバータ３１２の電源電圧として出力する。補正用電圧Ｖｄｕｔｙは出力信号ＨＧのオンデューティに応じて変化するため、オペアンプ３１１の出力電圧は、β×Ｄｏｎと表すことができる。なおβは、補正用電圧生成回路２１０に含まれる抵抗の抵抗値等により定まる定数である。
【０１１４】
インバータ３１２は、上記の出力電圧（β×Ｄｏｎ）を電源電圧として、出力信号ＨＧを反転させた反転信号を生成する。抵抗３１３、抵抗３１４、コンデンサ３１６、及びコンデンサ３１７は、２段構成のＣＲフィルタであり、インバータ３１２から出力される反転信号を平滑して所望の積算電圧Ｖｉｎｓを生成する平滑回路として機能する。なお本実施形態では２段構成としているが、この段数は設計要求に応じて適宜変更が可能である。
【０１１５】
インバータ３１２は、出力信号ＨＧを論理反転して出力する。従って、仮にインバータ３１２の電源電圧が一定である場合、ＣＲフィルタの出力はγ×Ｄｏｆｆと表すことができる。なおγは、ＣＲフィルタに含まれる抵抗の抵抗値等により定まる定数である。一方、本構成例では、インバータ３１２の電源電圧として補正用電圧Ｖｄｕｔｙ（＝β×Ｄｏｎ）が入力されている。従って積算電圧Ｖｉｎｓは、（β×γ）×Ｄｏｎ×Ｄｏｆｆとなる。
【０１１６】
このように積算電圧生成回路３１０では、出力信号ＨＧのオンデューティＤｏｎと、出力信号ＨＧのオフデューティＤｏｆｆと、所定の定数α’（＝β×γ）とを積算することにより、積算電圧Ｖｉｎｓが生成される。
【０１１７】
抵抗３１５は、このＣＲフィルタに含まれる抵抗３１３とともに分圧回路を形成する。なお本実施形態では図１６に示すように、抵抗３１３と抵抗３１４との接続ノードに抵抗３１５を接続することにより分圧回路を形成しているが、これ以外の接続形態により分圧回路を形成する形態でもよい。例えば、抵抗３１４の第２端に抵抗３１５の第１端を接続することにより、分圧回路を形成する形態でもよい。
【０１１８】
引算回路３２０に含まれるオペアンプ３２１、トランジスタ３２２、及び抵抗３２３は、積算電圧Ｖｉｎｓの電圧／電流変換回路として機能する。これにより、積算電圧Ｖｉｎｓの大きさに応じた電流Ｉ３２が生成され、抵抗２２２の第１端と第２端との間に、電流Ｉ３２の大きさに応じた電位差が生じる。
【０１１９】
また抵抗２２２の第１端と第２端との間には、加算回路２２０により生成される電流Ｉ２２の大きさに応じた電位差も生じる。この結果、基準電圧Ｒｅｆが積算電圧Ｖｉｎｓに応じて引き下げられ、さらに補正用電圧Ｖｄｕｔｙに応じて引き上げられた、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓが生成される。補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓは、リップルインジェクション回路２３０へ出力される。
【０１２０】
リップルインジェクション回路２３０に含まれるオペアンプ２３１は、その非反転入力端（＋）に、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓが印加される。このため、リップルインジェクション回路２３０から出力されるリップル注入後の基準電圧ＲｅｆＢは、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓを基準として電圧値が変動する波形、すなわち、基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓにリップル成分が注入された波形となる。
【０１２１】
なお、上述した積算電圧生成回路３１０に含まれる抵抗の抵抗値は、積算電圧Ｖｉｎｓによってキャンセルすべきリップル振幅Ｒｉｐ＿ｐｐの変動範囲に基づいて、設計要求に応じて定められる。例えば、以下に説明する数式を用いた方法により、定められる。
【０１２２】
図１６及び図１７に示す積算電圧生成回路３１０により生成される積算電圧Ｖｉｎｓは、以下の式（８）により表される。なお以下では、抵抗２１１及び２１２の合成抵抗値をＲ１２、抵抗２１３の抵抗値をＲ１３、抵抗３１３及び３１４の合成抵抗値をＲ１４、抵抗３１５の抵抗値をＲ１５、抵抗２２２の抵抗値をＲ１６、抵抗３２３の抵抗値をＲ１７、出力信号ＨＧのハイレベル電圧をＲＥＧ１、出力信号ＨＧのオンデューティをＤｏｎ、出力信号ＨＧのオフデューティをＤｏｆｆ、として表すものとする。
Ｖｉｎｓ＝（Ｒ１６／Ｒ１７）×[Ｒ１５／（Ｒ１５＋Ｒ１４）]×[Ｒ１３／（Ｒ１２＋Ｒ１３）]×ＲＥＧ１×Ｄｏｎ×Ｄｏｆｆ…（８）
【０１２３】
上記の式（８）の（Ｒ１６／Ｒ１７）×[Ｒ１５／（Ｒ１５＋Ｒ１４）]×[Ｒ１３／（Ｒ１２＋Ｒ１３）]×ＲＥＧ１の部分は定数となるため、これを定数α’として表すと、積算電圧Ｖｉｎｓは以下の式（９）により表される。
Ｖｉｎｓ＝α’×Ｄｏｎ×Ｄｏｆｆ…（９）
【０１２４】
このように積算電圧Ｖｉｎｓは、出力信号ＨＧのオンデューティとオフデューティとの積算値に応じて変動する。
【０１２５】
リップル振幅Ｒｉｐ＿ｐｐは、先述した式（６）及び式（７）により表される。積算電圧Ｖｉｎｓにより補正すべき電圧は、リップル振幅Ｒｉｐ＿ｐｐの１／２であるため、定数α’が定数αの１／２となるよう、各抵抗値を設定すればよい。つまり、以下の式（１０）が満たされるよう、各抵抗値を設定すればよい。なお以下では、左項がαの１／２、右項がα’を示している。
（１／２）×（ＲＥＧ１）／（Ｒ１１×Ｃ１１×Ｆｈｇ）＝（Ｒ１６／Ｒ１７）×[Ｒ１５／（Ｒ１５＋Ｒ１４）]×[Ｒ１３／（Ｒ１２＋Ｒ１３）]×ＲＥＧ１…（１０）
【０１２６】
以上に説明した本発明の構成により得られる作用効果について、一例を示して説明する。
【０１２７】
図１８は、本実施形態のスイッチング電源ＩＣ１００における、リップル注入後の基準電圧ＲｅｆＢの電圧波形値を、異なるデューティで３パターン示した模式図である。なお図１８では、実線がオンデューティ２５％の場合の電圧波形、小破線がオンデューティ５０％の場合の電圧波形、大破線がオンデューティ７５％の場合の電圧波形を示している。図１９Ａ、Ｂは、本実施形態のスイッチング電源ＩＣ１００における、入力電圧Ｖｉｎ、及び出力電圧Ｖｏｕｔの関係を示した模式図である。
【０１２８】
図１８に示すように、補正後の基準電圧Ｒｅｆ＋Ｖｄｕｔｙ−Ｖｉｎｓにより生成されたリップル注入後の基準電圧ＲｅｆＢのピーク値は、リップル振幅Ｒｉｐ＿ｐｐの影響がキャンセルされているため、ほぼ均一となる。このため、図１９Ａ、Ｂに示すように、入力電圧Ｖｉｎが時間経過と共に増加して出力信号ＨＧのデューティが変化したとしても、リップル注入後の基準電圧ＲｅｆＢが変動しない。このため、Ｄｉｆ１〜Ｄｉｆ５にばらつきが生じていない。
【０１２９】
以上に説明した本実施形態によれば、先出の第１実施形態の補正用電圧Ｖｄｕｔｙに加え、さらに積算電圧Ｖｉｎｓも用いて基準電圧Ｒｅｆの補正を行っているため、第１実施形態と比較してより高い精度で補正を行い、ラインレギュレーションをより向上できるという作用・効果を奏することが可能となる。
【０１３０】
なお上述した第３実施形態は、第１実施形態の図２の構成に積算電圧生成回路３１０及び引算回路３２０を適応した構成例を説明しているが、図２０に示すように、図２の構成に加えて、出力信号ＨＧの印加端と抵抗２３３及び補正用電圧生成回路２１０との間にバッファ２４０を設け、このバッファ２４０の電源電圧としてディーティ変化をキャンセルするための補正後の電源電圧ＲＥＧ’を適応し、バッファ２４０より補正後の出力信号ＨＧ’を出力することにより、上記と同様の作用、効果を得ることが可能である。
【０１３１】
先述した式（６）に示すように、リップル振幅は、Ｄｏｎ及びＤｏｆｆの積算値に応じて変動する。また式（６）に示すように、Ｄｏｎ及びＤｏｆｆの積算値には、電源電圧ＲＥＧ１（＝出力信号ＨＧのハイレベル電圧）が積算される。そこでＲＥＧ１がＤｏｎ及びＤｏｆｆの積算値の変化を打ち消すように変化すれば、リップル振幅を一定とすることができる。
【０１３２】
上記の目的を達成するために、第４実施形態のリップル生成回路２０は、図２０に示す構成をとるものとする。積算電圧生成回路３１０及び補正用電圧生成回路３３０は、出力信号ＨＧのオンデューティＤｏｎと、出力信号ＨＧのオフデューティＤｏｆｆと、所定の定数α’とを積算することにより、積算電圧Ｖｉｎｓを生成して引算回路３２０へ供給する。
【０１３３】
引算回路３２０は、電源電圧Ｖｒｅｇを積算電圧Ｖｉｎｓだけ引き下げる。これにより、Ｄｏｎ及びＤｏｆｆの積算値の変化を打ち消すために必要な、補正後の電源電圧ＲＥＧ’を生成し、バッファ２４０の上側電源端に印加する。なお、積算電圧生成回路３１０及び引算回路３２０の詳細な構成については、第３実施形態と同じであるため、ここでは説明を省略する。また、補正用電圧生成回路３３０の詳細な構成については、補正用電圧生成回路２１０と同じであるため、ここでは説明を省略する。
【０１３４】
上記の構成により生成される補正後の電源電圧ＲＥＧ’の一例を、図２１Ａ及び図２１Ｂを用いて説明する。図２１Ａの縦軸は、Ｄｏｎ及びＤｏｆｆの積算値を示している。図２１Ａの横軸は、出力信号ＨＧのデューティ（Ｄｏｎ）を示している。図２１Ａの縦軸は、補正後の電源電圧ＲＥＧ’を示している。図２１Ｂの横軸は、出力信号ＨＧのデューティ（Ｄｏｎ）を示している。
【０１３５】
図２１Ａ及び図２１Ｂに示すように、Ｄｏｎ及びＤｏｆｆの積算値は、デューティが５０％の時に最大となり、０％または１００％に近づくにつれ減少していく。一方、補正後の電源電圧ＲＥＧ’は、デューティが５０％の時に最小となり、０％または１００％に近づくにつれ増加していく。このため、積算電圧生成回路３１０の定数α’を、キャンセルすべきデューティ変化に応じて設定することにより、ＲＥＧ’×Ｄｏｎ×Ｄｏｆｆを、デューティ変化に依存しない一定の値とすることができる。
【０１３６】
このように本実施形態では、式（６）に示すＲＥＧ１×Ｄｏｎ×Ｄｏｆｆの部分を、上述したＲＥＧ’×Ｄｏｎ×Ｄｏｆｆに変更することにより、非線形方式の応答性を一定に保つことができるとともに、ノイズの影響も一定に保つことができる。
【０１３７】
＜テレビへの適用＞
図２２は、本発明のスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図２３Ａ〜図２３Ｃは、それぞれ、スイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＸは、チューナ部Ｘ１と、デコーダ部Ｘ２と、表示部Ｘ３と、スピーカ部Ｘ４と、操作部Ｘ５と、インタフェイス部Ｘ６と、制御部Ｘ７と、電源部Ｘ８と、を有する。
【０１３８】
チューナ部Ｘ１は、テレビＸに外部接続されるアンテナＸ０で受信された受信信号から所望チャネルの放送信号を選局する。
【０１３９】
デコーダ部Ｘ２は、チューナＸ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ｘ２は、インタフェイス部Ｘ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
【０１４０】
表示部Ｘ３は、デコーダ部Ｘ２で生成された映像信号を映像として出力する。
【０１４１】
スピーカ部Ｘ４は、デコーダ部で生成された音声信号を音声として出力する。
【０１４２】
操作部Ｘ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ｘ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
【０１４３】
インタフェイス部Ｘ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
【０１４４】
制御部Ｘ７は、上記各部Ｘ１〜Ｘ６の動作を統括的に制御する。制御部Ｘ７としては、ＣＰＵ（central processing unit）などを用いることができる。
【０１４５】
電源部Ｘ８は、上記各部Ｘ１〜Ｘ７に電力供給を行う。電源部Ｘ８としては、先述のスイッチング電源ＩＣ１００を含むスイッチング電源装置を好適に用いることができる。
【０１４６】
＜その他の変形例＞
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１４７】
本発明に係るスイッチング電源装置は、パーソナルコンピュータ、液晶テレビ、ＤＶＤレコーダなどに好適に利用することが可能である。
【符号の説明】
【０１４８】
１００    スイッチング電源ＩＣ
１ａ、１ｂ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２ａ、２ｂ    ドライバ
３    レベルシフタ
４    駆動制御回路
５    コンパレータ
６    ソフトスタート制御回路
７    オン時間設定部
８    タイマ
１１    基準電圧生成回路
１２ａ、１２ｂ    抵抗
１３    定電圧生成回路
１４    ダイオード
１５    低電圧ロックアウト回路
１６    サーマルシャットダウン回路
１７    入力バイアス電流生成回路
１８    過電流保護回路
１９    過電圧保護回路
２０    リップル生成回路
２１０    補正用電圧生成回路
２１１、２１２、２１３    抵抗
２１４、２１５    コンデンサ
２２０    加算回路
２２１、２２５    オペアンプ
２２２、２２７    抵抗
２２３、２２４    Ｐチャネル型ＭＯＳ電界効果トランジスタ
２２６    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２３０    リップルインジェクション回路
２３１    オペアンプ
２３２、２３３    抵抗
２３４    コンデンサ
２４０    バッファ
３１０    積算電圧生成回路
３１１    オペアンプ
３１２    インバータ
３１３、３１４、３１５    抵抗
３１６、３１７    コンデンサ
３２０    引算回路
３２１    オペアンプ
３２２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
３２３    抵抗
３３０    補正用電圧生成回路
Ｌ１    インダクタ
Ｄ１    ダイオード
Ｒ１〜Ｒ３    抵抗
Ｃ１〜Ｃ４    コンデンサ
ＥＮ    イネーブル端子
ＦＢ    帰還端子
ＲＴ    抵抗端子
ＳＳ    ソフトスタート端子
ＢＳＴ    ブートストラップ端子
ＶＩＮ    入力端子
ＳＷ    スイッチ端子
ＧＮＤ    グランド端子
【図１】
2014014242.tif 000003
【図２】
2014014242.tif 000004
【図３】
2014014242.tif 000005
【図４】
2014014242.tif 000006
【図５】
2014014242.tif 000007
【図６】
2014014242.tif 000008
【図７】
2014014242.tif 000009
【図８Ａ】
2014014242.tif 000010
【図８Ｂ】
2014014242.tif 000011
【図９】
2014014242.tif 000012
【図１０Ａ】
2014014242.tif 000013
【図１０Ｂ】
2014014242.tif 000014
【図１１】
2014014242.tif 000015
【図１２】
2014014242.tif 000016
【図１３Ａ】
2014014242.tif 000017
【図１３Ｂ】
2014014242.tif 000018
【図１４】
2014014242.tif 000019
【図１５】
2014014242.tif 000020
【図１６】
2014014242.tif 000021
【図１７】
2014014242.tif 000022
【図１８】
2014014242.tif 000023
【図１９Ａ】
2014014242.tif 000024
【図１９Ｂ】
2014014242.tif 000025
【図２０】
2014014242.tif 000026
【図２１Ａ】
2014014242.tif 000027
【図２１Ｂ】
2014014242.tif 000028
【図２２】
2014014242.tif 000029
【図２３Ａ】
2014014242.tif 000030
【図２３Ｂ】
2014014242.tif 000031
【図２３Ｃ】
2014014242.tif 000032
【図２４Ａ】
2014014242.tif 000033
【図２４Ｂ】
2014014242.tif 000034
【図２４Ｃ】
2014014242.tif 000035