(57)【要約】【課題】  不揮発性メモリ（ＮＶＭ）セル構造を作成する方法を提供する【解決手段】  不揮発性メモリデバイスは、基板および電荷蓄積層を含む。電荷蓄積層は、底部酸化物層と、底部酸化物層上の離散した電荷蓄積素子の層と、電荷蓄積素子上の上部酸化物層とを備える。制御ゲートが上部酸化物層上にある。制御ゲートの表面に面する上部酸化物層の表面は実質的に平坦である。【選択図】図１
2014143418.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリデバイスであって、
基板と、
電荷蓄積層であって、
底部酸化物層と、
前記底部酸化物層上の離散した電荷蓄積素子の層と、
前記離散した電荷蓄積素子上の上部酸化物層とを備える、電荷蓄積層と、
前記上部酸化物層上の制御ゲートとを備え、
前記制御ゲートの表面に面する前記上部酸化物層の表面は実質的に平坦である、不揮発性メモリデバイス。
【請求項２】
前記離散した電荷蓄積素子の大部分の上の前記上部酸化物層の曲率半径は、前記離散した電荷蓄積素子の半径と前記上部酸化物層の厚さとの合計の少なくとも２倍である、請求項１に記載のデバイス。
【請求項３】
選択ゲートをさらに備え、前記底部酸化物層、前記離散した電荷蓄積素子、および前記上部酸化物層の一部分は、前記制御ゲートの一方の側と前記選択ゲートの一方の側との間にある、請求項１に記載のデバイス。
【請求項４】
前記電荷蓄積素子の外面上に薄い酸化物層をさらに備える、請求項１に記載のデバイス。
【請求項５】
前記電荷蓄積素子の少なくとも１つの上の前記上部酸化物層の厚さは、前記少なくとも１つの電荷蓄積素子の直径よりも小さい、請求項１に記載のデバイス。
【請求項６】
不揮発性メモリデバイスを作成する方法であって、
基板上に第１の電気絶縁材料を形成するステップと、
前記第１の電気絶縁材料上に離散した電荷蓄積素子を形成するステップと、
前記離散した電荷蓄積素子の上に第２の電気絶縁材料を堆積するステップとを備え、前記第２の電気絶縁材料の上面は実質的に平坦である、方法。
【請求項７】
前記第２の電気絶縁材料の上に制御ゲートを形成するステップをさらに備える、請求項６に記載の方法。
【請求項８】
第３の電気絶縁材料の上に選択ゲートを形成するステップをさらに備える、請求項６に記載の方法。
【請求項９】
前記離散した電荷蓄積素子の１つの上の前記第２の電気絶縁材料の曲率半径は、前記１つの離散した電荷蓄積素子の半径と前記第２の電気絶縁材料の厚さとの合計の少なくとも２倍である、請求項６に記載の方法。
【請求項１０】
前記第２の電気絶縁材料を堆積する前に前記離散した電荷蓄積素子上に酸化物層を成長させるステップをさらに備える、請求項６に記載の方法。
【請求項１１】
前記離散した電荷蓄積素子の少なくとも１つの上の前記第２の電気絶縁材料の厚さは、前記少なくとも１つの離散した電荷蓄積素子の直径よりも小さい、請求項６に記載の方法。
【請求項１２】
前記第２の電気絶縁材料を実質的に平坦になるように化学機械研磨するステップをさらに備える、請求項６に記載の方法。
【請求項１３】
前記第２の電気絶縁材料を堆積させる前に前記離散した電荷蓄積素子上に一致する電気絶縁材料層を堆積するステップをさらに備える、請求項６に記載の方法。
【請求項１４】
前記第２の電気絶縁材料を実質的に平坦になるようにエッチングするステップをさらに備える、請求項６に記載の方法。
【請求項１５】
基板上に第１の酸化物層を形成するステップと、
前記第１の酸化物層上に離散した電荷蓄積素子を形成するステップと、
前記離散した電荷蓄積素子上に、前記電荷蓄積素子の直径よりも小さい厚さを有する平坦な第２の酸化物層を形成するステップとを備える、方法。
【請求項１６】
前記離散した電荷蓄積素子の直径は１０〜２０ナノメートルであり、前記電荷蓄積素子の上の前記第２の酸化物層の厚さは６〜１０ナノメートルである、請求項１５に記載の方法。
【請求項１７】
前記第２の酸化物層を堆積させる前に前記電荷蓄積素子上に一致する酸化物層を堆積するステップをさらに備える、請求項１５に記載の方法。
【請求項１８】
前記第２の酸化物層を化学機械研磨するステップをさらに備える、請求項１５に記載の方法。
【請求項１９】
前記離散した電荷蓄積素子の上の前記第２の酸化物層の曲率半径が、前記離散した電荷蓄積素子の半径と前記第２の酸化物層の厚さとの合計の少なくとも２倍である、請求項１５に記載の方法。
【請求項２０】
前記第２の酸化物層をエッチングするステップをさらに備える、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して半導体製造に関し、より具体的には、ＮＶＭセルの作成に関する。
【背景技術】
【０００２】
半導体産業の主要部分である不揮発性メモリ（ＮＶＭ）は、１つ以上の処理ユニットを有する集積回路上に見られることが多い。ＮＶＭセルの特性の１つは、セルへの書き込みが消去およびプログラミングの両方を含むことである。これらの動作の両方が一般的に、処理ユニットを提供するのに使用される論理トランジスタのような汎用回路に必要とされるよりも一般的に著しく高い、より高い電圧を必要とする。また、プログラミングおよび消去の両方が読み出しよりも著しく長い時間を必要とする。従って、プログラミングおよび消去に必要とされる電圧を低減し、それらの機能を実行するための時間を低減することが絶えず試みられている。一般的にストレージ層から電子を除去することである消去の場合。ナノ結晶がストレージ層に使用される場合、これはトンネリングを使用して達成され、それは最も一般的には、電子がナノ結晶から上にある制御ゲートへとトンネリングする上部消去を使用して行われている。
【０００３】
その場合、消去のために、トンネリングを達成するのに十分に高い電圧が制御ゲートに印加されなければならない。しかし、最終的に電子はナノ結晶の下の基板からナノ結晶へとトンネリングし、上側からのトンネリングに反作用する可能性があるという問題がある。最終的に、基板からナノ結晶へのトンネリングの割合がナノ結晶から制御ゲートへのトンネリングの割合に等しくなる均衡に達する可能性があり、実質的に、ナノ結晶における電子の放出がなくなるためにそれ以上の消去が発生しなくなる。これは、消去を制限するように作用し、消去のための時間をも増大させる。
【０００４】
従って、上記に提示されている問題のうちの１つ以上のさらなる改善を提供することが必要とされている。
【図面の簡単な説明】
【０００５】
本発明は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。
【０００６】
【図１】第１の実施形態に応じた処理の一段階におけるＮＶＭセル構造の断面図。
【図２】処理の後続の段階における図１のＮＶＭセル構造の断面図。
【図３】処理の後続の段階における図２のＮＶＭセル構造の断面図。
【図４】処理の後続の段階における図３のＮＶＭセル構造の断面図。
【図５】処理の後続の段階における図４のＮＶＭセル構造の断面図。
【図６】第２の実施形態に応じた処理の一段階におけるＮＶＭセル構造の断面図。
【図７】処理の後続の段階における図６のＮＶＭセル構造の断面図。
【図８】第３の実施形態に応じた処理の一段階におけるＮＶＭセル構造の断面図。
【図９】処理の後続の段階における図８のＮＶＭセル構造の断面図。
【図１０】処理の後続の段階における図９のＮＶＭセル構造の断面図。
【図１１】第４の実施形態に応じた処理の一段階におけるＮＶＭセル構造の断面図。
【図１２】処理の後続の段階における図１１のＮＶＭセル構造の断面図。
【図１３】実施形態の理解に有用な一対のＮＶＭセル構造の断面図。
【発明を実施するための形態】
【０００７】
一態様において、ナノ結晶のストレージ層の間の誘電体は、当該誘電体と制御ゲートの間に、平坦な状態に達するのに特別な調整をしていない通常状態である、下方にあるナノ結晶に対する一致ではなく、実質的に平坦である接合部を有する。また、誘電体の厚さはナノ結晶の直上では相対的に薄い。結果として、ナノ結晶の直上の所与の誘電体厚さについて、制御ゲートとナノ結晶との間のキャパシタンスが低減する。従って、制御ゲートがナノ結晶に一致するのを回避することによって、ナノ結晶の直上の領域は相対的に薄くトンネリングが容易であるが、この厚さについてキャパシタンスが最小限に抑えられる。これは、以下の明細書および図面を参照することによってより良好に理解される。
【０００８】
本明細書において記載される半導体基板は、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン、単結晶シリコンなど、および上記の組み合わせのような、任意の半導体材料または材料の組み合わせであることができる。
【０００９】
図１には、基板１２と、基板１２の上の誘電体層１８と、誘電体層１８の上の選択ゲート１４と、誘電体層１８に隣接し、選択ゲート１４の側壁に沿った領域内の基板１２の上の誘電体層１６と、誘電体層１６が基板１２の上にある、側方で誘電体層１６の上にあるナノ結晶２０、２２、２４、および２６と、選択ゲート１４の側壁に沿った誘電体層１６上のナノ結晶２８および３０とを有する不揮発性メモリ（ＮＶＭ）セル構造１０が示されている。ナノ結晶２０、２２、２４、２６、２８、および３０は、複数のナノ結晶３２を構成する。誘電体層１８は、高温で成長された熱酸化物であってもよい。誘電体層１６は、選択ゲート１４の側壁上での酸化物成長を引き起こす熱酸化物であってもよく、選択ゲート１４がポリシリコンである場合には選択ゲートに起因して側壁上でより厚くてもよい。誘電体層１８は、約３０オングストローム厚であってもよい。誘電体層１６は、約６０オングストローム厚であってもよい。ナノ結晶３２は各々、約１２０オングストロームの直径を有してもよい。図１のＮＶＭセル構造１０は、そこから複数の実施形態が展開してもよい構造である。
【００１０】
図２には、ナノ結晶３２の上に誘電体層３４を堆積した後のＮＶＭセル構造１０が示されている。誘電体層３４は、一致する高温酸化物であってもよい。誘電体層３４は、ナノ結晶３２の上の厚さ３６を有する。厚さ３６がナノ結晶の直上にある一例としてナノ結晶２２が特に示されている。厚さ３６は約４０オングストロームであってもよい。高温酸化物は、一致または平坦な挙動およびそれらの２つの挙動の間のさまざまな度合いを得るために調整されるパラメータを有することができる。より平坦にするために、より高い温度およびより高い圧力が使用され、より高濃度のジシランが使用される。一致する高温酸化物のために酸化物の品質はより良好である。
【００１１】
図３には、誘電体層３７を堆積した後のＮＶＭセル構造１０が示されており、当該誘電体層は、間隙を充填する傾向にあり、その結果表面が、一致する層を形成することによってもたらされることになるものよりもはるかに平坦になるという意味で、平坦である。誘電体層３７は高温酸化物であってもよく、パラメータはその挙動が平坦になるように選択される。誘電体層３７は、ナノ結晶の直上で約４０オングストロームの厚さを有する。この例はナノ結晶２４によって示されており、誘電体層３７の厚さ３８がナノ結晶２４の直上に示されている。厚さ３８は約４０オングストロームであってもよい。誘電体層３７は、ナノ結晶２０、２２、２４、および２６の水平方向において実質的に平坦である。誘電体層３７は、ナノ結晶２０、２２、２４、および２６の上の水平方向よりも、ナノ結晶２８および３０に沿った垂直方向が薄くなる。
【００１２】
図４には、誘電体層３７の上に制御ゲート４０を形成した後のＮＶＭセル構造１０が示されている。これは、誘電体層３７と制御ゲート４０との間の接合部が水平方向において実質的に平坦であることを示している。水平方向に整列したナノ結晶は、プログラムされた結果として存在する電子を有することになるものである。ナノ結晶２８および３０は、プログラミングおよび消去のための電荷をやり取りすることに関しては基本的に無関係である。水平ナノ結晶の各々から制御ゲート４０までの距離は厚さ３６および距離３８を加算したものであり、これは（４０オングストローム＋４０オングストローム＝８０オングストローム）である。
【００１３】
図５には、図１のＮＶＭセル構造１０上に誘電体５２が堆積された後のＮＶＭセル構造５０が示されている。誘電体５２は、実質的に一致するパラメータ設定を使用して堆積されるが、厚さに起因して実質的に平坦である高温酸化物である。水平ナノ結晶の上から誘電体層５２の上面までの距離が厚さ５４であり、これは約２００オングストロームであってもよい。図５のこの場合における例は、図５のナノ結晶２４の上から誘電体層５２の上面までである。
【００１４】
図６には、エッチバック後のＮＶＭセル構造５０が示されており、当該エッチバックは、水平ナノ結晶の上の上面が８０オングストロームであってもよい厚さ５６を有するように、誘電体層５２の厚さを低減する。このエッチバックは等方性であってもよい。このエッチバック自体が、誘電体層５２の上面がより平坦になるようにする傾向にある。
【００１５】
図７には、誘電体層５２の上に制御ゲート５８を、水平ナノ結晶が最も近い点において制御ゲート５８からの厚さ５６を有するように形成した後のＮＶＭセル構造５０が示されている。制御ゲート５８は、水平ナノ結晶の間の領域において、ナノ結晶から厚さ５６よりも遠い距離を隔てている。従って、制御ゲート５８とナノ結晶との間のキャパシタンスに対する寄与は、誘電体層５２の上面が実質的に平坦であることによって減少している。
【００１６】
図８には、ナノ結晶３２上に薄い酸化物層６２を成長させた後のＮＶＭセル構造６０が示されている。酸化物層６２は例として、ナノ結晶２２上に示されている。酸化物層６２は約２０オングストローム厚であってもよい。層６２は、成長させた酸化物であることが特に簡便であり、これは、そのような工程の結果もたらされる層の厚さおよび品質に関して制御しやすいためである。窒化物のような異なる材料を使用して保護層を設けることが可能であり得る。酸化物層６２はまた、続いて堆積される高温酸化物層に対して特に良好に接着してもよい。
【００１７】
図９には、ナノ結晶２２のような水平ナノ結晶の直上に厚さ６６を有する高温酸化物の平坦な層を堆積した後のＮＶＭセル構造６０が示されている。酸化物層６２がナノ結晶を被覆していることによって、ナノ結晶がさらに保護されており、それによって、高温酸化物が平坦に堆積される見込みが十分なものになる。厚さ６６は約６０オングストロームであってもよく、それによって、厚さ６６および酸化物層６２の厚さの合計は約８０オングストロームになる。
【００１８】
図１０には、誘電体層６８の上に制御ゲート６８を形成した後のＮＶＭセル構造６０が示されている。これは、制御ゲート６８が、ナノ結晶まで最も近い点においてはナノ結晶から距離６６を隔てているが、ナノ結晶間の領域においてはその距離よりも遠いことを示している。
【００１９】
図１１には、基板７２と、基板７２の上の誘電体層７４と、複数のナノ結晶８４と、誘電体層７４の上ならびにナノ結晶８４の周囲および上にある誘電体層８６とを有するＮＶＭセル構造７０が示されている。ナノ結晶８４はナノ結晶７６、７８、８０、および８２を含む。誘電体層８６は、一致する高温酸化物を堆積することによって形成されてもよく、２５０オングストローム厚であってもよい。
【００２０】
図１２には化学機械研磨（ＣＭＰ）を実行した後のＮＶＭセル構造７０が示されており、当該ＣＭＰによって、ナノ結晶８４の上の誘電体層８６の厚さが約８０オングストロームであってもよい厚さ９０まで低減している。図１２は、誘電体８６の上に形成された制御ゲート８８も示されている。既述のＮＶＭセル構造と同様に、ナノ結晶の間から制御ゲートまでの距離は、ナノ結晶の直上の領域からよりも遠い。これによって、ナノ結晶が制御ゲート８８の直下にある距離９０のような所与の最小距離について、制御ゲートとナノ結晶との間のキャパシタンスが低減する。
【００２１】
図１３には、本発明において使用されているような実質的に平坦な表面の曲率半径を明示するための、一対のあり得るＮＶＭセル構造の断面９１および１１０が示されている。ＮＶＭセル構造９１は、ナノ結晶９４および９６の上の一致する誘電体と、一致する誘電体９２と、誘電体９２の上の制御ゲート９３とを有する。ナノ結晶９４の中心から制御ゲート９３までの半径９８が示されている。この半径は、ナノ結晶９４の中心からその表面までの距離１０２と、ナノ結晶の上面から制御ゲート９３までの距離１００との合計である。実質的に平坦な場合について、この半径は、誘電体層１１２上にナノ結晶１１４および１１６を有するＮＶＭセル構造１１０について図１３に示すように、半径９８の少なくとも２倍である。誘電体層１１２上ならびにナノ結晶１１４および１１６の上にある誘電体層１１８と制御ゲート１１３との間の接合部に沿って、それらの間の中心を画定する２つの等しい半径が示されている。これは、それらの半径の一方の末端としての共通の点１２３を示しており、各半径は距離１２４に及ぶことを示している。従って、曲率半径が、ナノ結晶の半径と、ナノ結晶から制御ゲートまでの垂直距離との合計の２倍よりも大きいとき、誘電体層の上面は実質的に平坦と考えられる。上面が完全に平坦である場合、これはＣＭＰを使用する場合に当てはまると考えられ得るが、この半径は無限大であると考えられる。
【００２２】
従って、ＮＶＭメモリセルは、実質的に平坦な表面を有することができ、その結果としてナノ結晶と制御ゲートとの間の所与の最小距離についてナノ結晶と制御ゲートとの間のキャパシタンスがより小さくなることが示されている。キャパシタンスが低減する結果として、基板からナノ結晶へのトンネリングがナノ結晶から制御ゲートへのトンネリング、すなわち上側トンネリングに等しくなる前に、より多くの電子が上側トンネリングすることが可能になる。実質的に、制御ゲートに印加される消去電圧は、基板とナノ結晶との間の下側部分、および、ナノ結晶と制御ゲートとの間の上側部分を有する。上側部分および下側部分にわたる電圧の比は、これらの部分におけるキャパシタンスの比に基づく。制御ゲートがより平坦になった底面を有するようにすることによって上側キャパシタンスを低減することによって、制御ゲートとナノ結晶との間にある印加される消去電圧の割合が増大する。これは同様に、下側電圧が低減することを意味する。上側電圧が増大することは、制御ゲートとナノ結晶との間で所望されているトンネリングが増大することを意味し、下側電圧が低減することは、基板とナノ結晶との間で所望されていないトンネリングが低減することを意味する。これによって、消去電圧の低減、消去時間の低減、および、消去状態とプログラム状態との間の差分の増大のいくつかを組み合わせた利点が可能になり得る。
【００２３】
これまでで、基板および電荷蓄積層を有する不揮発性メモリデバイスが提供されたことを諒解されたい。電荷蓄積層は、底部酸化物層と、底部酸化物層上の離散した電荷蓄積素子の層と、離散した電荷蓄積素子上の上部酸化物層とを含む。不揮発性メモリデバイスは、上部酸化物層上の制御ゲートをさらに含み、制御ゲートの表面に面する上部酸化物層の表面は実質的に平坦である。デバイスは、離散した電荷蓄積素子の大部分の上の上部酸化物層の曲率半径が、離散した電荷蓄積素子の半径と上部酸化物層の厚さとの合計の少なくとも２倍であることをさらに特徴としてもよい。デバイスは、選択ゲートをさらに含んでもよく、底部酸化物層、離散した電荷蓄積素子、および上部酸化物層の一部分は、制御ゲートの一方の側と選択ゲートの一方の側との間にある。デバイスは、電荷蓄積素子の外面上に薄い酸化物層をさらに含んでもよい。デバイスは、電荷蓄積素子の少なくとも１つの上の上部酸化物層の厚さが少なくとも１つの電荷蓄積素子の直径よりも小さいことをさらに含んでもよい。
【００２４】
不揮発性メモリデバイスを作成する方法も開示される。方法は、基板上に第１の電気絶縁材料を形成するステップを含む。方法は、第１の電気絶縁材料上に離散した電荷蓄積素子を形成するステップをさらに含む。方法は、離散した電荷蓄積素子の上に第２の電気絶縁材料を堆積するステップをさらに含み、第２の電気絶縁材料の上面は実質的に平坦である。方法は、第２の電気絶縁材料の上に制御ゲートを形成するステップをさらに含んでもよい。方法は、第３の電気絶縁材料の上に選択ゲートを形成するステップをさらに含んでもよい。方法は、離散した電荷蓄積素子の１つの上の第２の電気絶縁材料の曲率半径が、１つの離散した電荷蓄積素子の半径と第２の電気絶縁材料の厚さとの合計の少なくとも２倍であることをさらに特徴としてもよい。方法は、第２の電気絶縁材料を堆積する前に離散した電荷蓄積素子上に酸化物層を成長させるステップをさらに含んでもよい。方法は、離散した電荷蓄積素子の少なくとも１つの上の第２の電気絶縁材料の厚さが、少なくとも１つの離散した電荷蓄積素子の直径よりも小さいことをさらに特徴としてもよい。方法は、第２の電気絶縁材料を実質的に平坦になるように化学機械研磨するステップをさらに含んでもよい。方法は、第２の電気絶縁材料を堆積させる前に離散した電荷蓄積素子上に一致する電気絶縁材料層を堆積するステップをさらに含んでもよい。方法は、第２の電気絶縁材料を実質的に平坦になるようにエッチングするステップをさらに含んでもよい。
【００２５】
基板上に第１の酸化物層を形成するステップを含む方法も開示される。方法は、第１の酸化物層上に離散した電荷蓄積素子を形成するステップをさらに含む。方法は、離散した電荷蓄積素子上に、電荷蓄積素子の直径よりも小さい厚さを有する平坦な第２の酸化物層を形成するステップをさらに含む。方法は、離散した電荷蓄積素子の直径が１０〜２０ナノメートルであり、電荷蓄積素子の上の第２の酸化物層の厚さが６〜１０ナノメートルであることをさらに特徴としてもよい。方法は、第２の酸化物層を堆積させる前に電荷蓄積素子上に一致する酸化物層を堆積するステップをさらに含んでもよい。方法は、第２の酸化物層を化学機械研磨するステップをさらに含んでもよい。方法は、離散した電荷蓄積素子の上の第２の酸化物層の曲率半径が、離散した電荷蓄積素子の半径と第２の酸化物層の厚さとの合計の少なくとも２倍であることをさらに特徴としてもよい。方法は、第２の酸化物層をエッチングするステップをさらに含んでもよい。
【００２６】
さらに、本明細書および特許請求の範囲における「正面（ｆｒｏｎｔ）」、「裏（ｂａｃｋ）」、「上部（ｔｏｐ）」、「底（ｂｏｔｔｏｍ）」、「上（ｏｖｅｒ）」、「下（ｕｎｄｅｒ）」などの用語は、存在する場合、説明を目的として使用されており、必ずしも永久的な相対位置を記述するために使用されてはいない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の方向で動作することが可能であるように、適切な状況下で置き換え可能であることが理解される。
【００２７】
本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。たとえば、与えられた特定の厚さは、特定の材料が変化することができるように変化することができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。
【００２８】
本明細書において使用される場合、「結合されている」という用語は、直接結合または機械的結合に限定されるようには意図されていない。
【００２９】
さらに、本明細書において使用される場合、「１つ（“ａ”ｏｒ“ａｎ”）」という用語は、１つまたは２つ以上として定義される。さらに、特許請求の範囲における「少なくとも１つの」および「１つ以上の」のような前置きの語句の使用は、不定冠詞「１つの（“ａ”ｏｒ“ａｎ”）」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「１つ以上の」または「少なくとも１つの」および「１つの（“ａ”ｏｒ“ａｎ”）」のような不定冠詞を含む場合であっても、１つだけのこのような要素を含む発明に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。
【００３０】
別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
【図１】
2014143418.tif 000003
【図２】
2014143418.tif 000004
【図３】
2014143418.tif 000005
【図４】
2014143418.tif 000006
【図５】
2014143418.tif 000007
【図６】
2014143418.tif 000008
【図７】
2014143418.tif 000009
【図８】
2014143418.tif 000010
【図９】
2014143418.tif 000011
【図１０】
2014143418.tif 000012
【図１１】
2014143418.tif 000013
【図１２】
2014143418.tif 000014
【図１３】
2014143418.tif 000015