(57)【要約】【課題】ＭＤＩＯインタフェースにおける複数のＰＨＹデバイスからのデータ信号の読み出し時間を削減することができるようにする。【解決手段】本発明は、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、管理データアクセス制御装置は、１個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てるものであり、複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力する。【選択図】      図１
2014096768.tif 000002
【特許請求の範囲】
【請求項１】
管理データバスを介して複数の被管理装置と接続され、複数の被管理装置からクロック信号と共にコマンドを出力して、上記複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、
管理データアクセス制御装置は、１個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、上記読み出しコマンドのデータ部分における時分割タイミングを上記複数の被管理装置に割り当てるものであり、
上記複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力するものである
ことを特徴とする管理データアクセスシステム。
【請求項２】
管理データバスを介して複数の被管理装置と接続するものであり、複数の被管理装置からクロック信号と共にコマンドを出力して、上記複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置において、
１個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共有アドレス情報割当手段と、
上記読み出しコマンドのデータ部分における時分割タイミングを上記複数の被管理装置に割り当てる時分割タイミング割当手段と、
上記共有アドレス情報を含む読み出しコマンドを出力し、当該共有アドレス情報に属する複数の被管理装置から時分割で特定のデータ信号を取得するデータ信号取得手段と
を備える管理データアクセス装置。
【請求項３】
管理データバスを介して、クロック信号と共にコマンドを出力して内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置と接続する被管理装置において、
上記管理データアクセス装置から割り当てられる、１個の読み出しコマンドのデータ部分を他の被管理装置で共有する共有アドレス情報を設定する第１のレジスタ部と、
上記管理データアクセス装置から割り当てられる、上記読み出しコマンドのデータ部分における時分割タイミングを設定する第２のレジスタ部と、
上記共有アドレス情報を含む読み出しコマンドを取得すると、当該読み出しコマンドで指定される特定のデータ信号を、上記時分割タイミングで出力するデータ出力部と
を有することを特徴とする被管理装置。
【請求項４】
請求項１に記載の管理データアクセスシステムを備えることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置に関し、例えば、ＩＥＥＥ８０２．３に規定されているＭＤＩＯインタフェースによる物理層デバイス等のレジスタからデータを読み出す通信装置に適用し得るものである。
【背景技術】
【０００２】
ＭＤＩＯ（Management  Data  Input／Output）は、ＩＥＥＥ８０２．３に規定されるイーサネット（登録商標）において、媒体アクセス制御（ＭＡＣ）デバイスが物理層（ＰＨＹ）デバイスを管理する２線式シリアルインタフェース技術である。
【０００３】
ＭＤＩＯバスは、ＭＡＣデバイスをＰＨＹデバイスと繋ぐために定められたものであり、ＭＡＣデバイスがＰＨＹデバイスの内部レジスタへのアクセスを可能としたり、内部レジスタがＰＨＹデバイスに構成情報の提供を可能したりする。このＭＤＩＯバスによってユーザはＰＨＹデバイスを動作させながら構成情報を変えることができ、さらにＰＨＹデバイスの状態を読み込み出すことが可能である。
【０００４】
ＭＤＩＯバスをドライブするデバイスをStation  Management  Entity（ＳＴＡ）と呼ぶ。また、ＳＴＡによって管理される対象のデバイスをＭＤＩＯ  Management  Device（ＭＭＤ）と呼ぶ。
【０００５】
ＳＴＡは、クロック信号としてのＭＤＣ（Management  Data  Clock）を出力し、ＭＤＩＯバスには、ＭＤＣと内部レジスタの書き込み又は読み出しのデータ信号であるＭＤＩＯとの２つの信号が流れる。つまり、ライトコマンドの間、ＳＴＡはデータ信号を出力し、リードコマンドの場合、ＭＭＤは、ＭＤＩＯバスを獲得してＳＴＡに対してデータ信号を出力する。
【０００６】
ＭＤＩＯインタフェースは、１個のインタフェースで３２個のそれぞれ異なるＰＨＹデバイスの内部レジスタにアクセスすることができる。
【０００７】
図２及び図３は、ＭＤＩＯフレームの構成を示す構成図である。ＭＤＩＯフレームは、ＩＥＥＥ  Ｓｔｄ  ８０２．３  ｃｌａｕｓｅ２２（以下、ｃｌａｕｓｅ２２という、非特許文献１参照）に基本構成が定められている。また、ＩＥＥＥ  Ｓｔｄ  ８０２．３ａｅ  ｃｌａｕｓｅ４５（以下、ｃｌａｕｓｅ４５という、非特許文献２参照）には、拡張したＭＤＩＯフレームの構成が定められている。図２はｃｌａｕｓｅ２２のＭＤＩＯフレーム構成を示し、図３はｃｌａｕｓｅ４５のＭＤＩＯフレーム構成を示す。
【０００８】
図２及び図３に示すように、ＭＤＩＯフレームは、３２ビットのプリアンブル（ＰＲＥ）、１６ビットの制御ビット、１６ビットのデータビット（ＤＡＴＡ）を有する。なお、１６ビットの制御ビットは、２ビットのスタートビット（ＳＴ）、２ビットのアクセスタイプビット（ＯＰ）、５ビットのＰＨＹデバイス特定ビット（ＰＨＹ  ＡＤ）、５ビットの内部レジスタ特定ビット（ＲＥＧ  ＡＤ）、２ビットの衝突回避ビット（ＴＡ）を有する。
【０００９】
例えば、複数ポートを実装しているネットワーク装置は、複数の同一のＰＨＹデバイスが実装されている。そのため、ＣＰＵ等の制御デバイスであるＳＴＡが、ＭＭＤであるＰＨＹデバイスに対して構成情報の設定を行う場合、複数の同一のＰＨＹデバイスに対して同一内容の構成情報の設定を行う。
【００１０】
このとき、複数のＰＨＹデバイスがブロードキャストアドレスに対応しているものであれば、ブロードキャストアドレスを使用して複数のＰＨＹデバイスに対して一括設定を行うことができる。これにより、構成情報の設定時間の短縮を図ることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−１６０３５３
【非特許文献】
【００１２】
【非特許文献１】ＩＥＥＥ  Ｓｔｄ  ８０２．３  ｃｌａｕｓｅ２２
【非特許文献２】ＩＥＥＥ  Ｓｔｄ  ８０２．３ａｅ  ｃｌａｕｓｅ４５
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、複数のＰＨＹデバイスのそれぞれのリンク状態等の情報（データ信号）の読み出しは、図４及び図５に示すように、ＰＨＹデバイス毎に周期的に内部レジスタからデータ読み出しを実施しなければならない。このとき、図４及び図５に示すように、リードトランザクションのＭＤＩＯフレームは、ｃｌａｕｓｅ２２の場合１フレームビットの半分、又ｃｌａｕｓｅ４５の場合１フレームビットの３／４が、例えばプリアンブル等のオーバヘッド部分であり、リードトランザクションの無駄が生じる。このことは、複数のＰＨＹデバイスへの構成情報の設定時間にも影響する。
【００１４】
そのため、ＭＤＩＯインタフェースにおける複数のＰＨＹデバイスからのデータ信号の読み出し時間を削減することができる管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置が求められている。
【課題を解決するための手段】
【００１５】
かかる課題を解決するために、第１の本発明は、管理データバスを介して複数の被管理装置と接続され、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセスシステムにおいて、（１）管理データアクセス制御装置は、１個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共に、読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てるものであり、（２）複数の被管理装置が、自身に割り当てられた共有アドレス情報を含む読み出しコマンドを取得すると、自身の時分割タイミングで特定のデータ信号を出力するものであることを特徴とする管理データアクセスシステムである。
【００１６】
第２の本発明は、管理データバスを介して複数の被管理装置と接続するものであり、複数の被管理装置からクロック信号と共にコマンドを出力して、複数の被管理装置の内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置において、（１）１個の読み出しコマンドのデータ部分を複数の被管理装置で共有する共有アドレス情報を割り当てる共有アドレス情報割当手段と、（２）読み出しコマンドのデータ部分における時分割タイミングを複数の被管理装置に割り当てる時分割タイミング割当手段と、（３）共有アドレス情報を含む読み出しコマンドを出力し、当該共有アドレス情報に属する複数の被管理装置から時分割で特定のデータ信号を取得するデータ信号取得手段とを備える管理データアクセス装置である。
【００１７】
第３の本発明は、管理データバスを介して、クロック信号と共にコマンドを出力して内部レジスタにデータ信号の書き込み又は読み出しを行う管理データアクセス装置と接続する被管理装置において、（１）管理データアクセス装置から割り当てられる、１個の読み出しコマンドのデータ部分を他の被管理装置で共有する共有アドレス情報を設定する第１のレジスタ部と、（２）管理データアクセス装置から割り当てられる、読み出しコマンドのデータ部分における時分割タイミングを設定する第２のレジスタ部と、（３）共有アドレス情報を含む読み出しコマンドを取得すると、当該読み出しコマンドで指定される特定のデータ信号を、時分割タイミングで出力するデータ出力部とを有することを特徴とする被管理装置である。
【００１８】
第４の本発明は、第１の本発明の管理データアクセスシステムを備えることを特徴とする通信装置である。
【発明の効果】
【００１９】
本発明によれば、ＭＤＩＯインタフェースにおける複数のＰＨＹデバイスからのデータ信号の読み出し時間を削減することができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態に係る特定情報を一括して読み出すリードフレーム（ＭＤＩＯフレーム）のデータ部の構成を示す構成図である。
【図２】ｃｌａｕｓｅ２２のＭＤＩＯフレームの構成を示す構成図である。
【図３】ｃｌａｕｓｅ４５のＭＤＩＯフレームの構成を示す構成図である。
【図４】ｃｌａｕｓｅ２２のリードトランザクションを説明する説明図である。
【図５】ｃｌａｕｓｅ４５のリードトランザクションを説明する説明図である。
【図６】実施形態に係る物理層デバイスアクセスシステムの構成を示す構成図である。
【図７】実施形態に係るＭＤＩＯマスタとＭＤＩＯスレーブとの間の書き込み処理及び読み出し処理を示すシーケンス図である。
【図８】実施形態に係るＭＤＩＯスレーブに割り当てるユニキャスト用アドレス及び一括読み出し用アドレスを示す図である。
【図９】実施形態に係るＭＤＩＯスレーブのデータ信号の読み出し処理を説明するタイムチャートである。
【発明を実施するための形態】
【００２１】
（Ａ）主たる実施形態
以下では、本発明の管理データアクセスシステム、管理データアクセス装置、被管理装置及び通信装置の実施形態を、図面を参照しながら詳細に説明する。
【００２２】
この実施形態では、ＭＤＩＯ技術を用いて、ＭＤＩＯインタフェース部が物理層デバイスに対してアクセスする物理層デバイスアクセスシステムに本発明を適用する場合を例示する。
【００２３】
（Ａ−１）実施形態の構成
図６は、実施形態に係る物理層デバイスアクセスシステムの構成を示す構成図である。
【００２４】
図６において、この実施形態に係る物理層デバイスアクセスシステム１０は、ＭＤＩＯマスタ３と、複数のＭＤＩＯスレーブ４（４−１〜４−Ｎ（Ｎは自然数））とを備える。ＭＤＩＯマスタ３と、複数のＭＤＩＯスレーブ４とは、ＭＤＩＯバス５を介して接続される。なお、ＭＤＩＯスレーブの共通な構成及び動作を説明する場合、ＭＤＩＯスレーブ４と表記して説明する。
【００２５】
ＭＤＩＯマスタ３は、ＭＤＩＯ技術を用いて、ＭＤＩＯスレーブ４−１〜４−Ｎに対するアクセス制御を行うものである。例えば、ＭＤＩＯスレーブ４−１〜４−Ｎが物理層として機能する場合、ＭＤＩＯマスタ３は物理層の上位階層の処理を行う処理部又は装置（デバイス）に相当する。ＭＤＩＯマスタ３は、ＭＤＩＯスレーブ４−１〜４−Ｎとしての物理層デバイスの内部レジスタに対してデータ信号の書き込みをしたり又はデータ信号の読み出しをしたりするものである。また、ＭＤＩＯマスタ３は、ＭＤＩＯインタフェース部１を有する。
【００２６】
ＭＤＩＯインタフェース部１は、ＭＤＩＯ技術によりＭＤＩＯスレーブ４−１〜４−Ｎに対してアクセスして、データ信号の書き込み又は読み出しの実行を行うものである。ＭＤＩＯインタフェース部１は、複数のＰＩＮを有しており、複数のＰＩＮのうち、ＭＤＣ用ＰＩＮ１１、ユニキャスト用ＰＩＮ１２、一括読み出し用ＰＩＮ１３を有する。
【００２７】
ＭＤＣ用ＰＩＮ１１は、例えばＣＰＵ等の制御デバイスであるＳＴＡから所定の周波数のクロック信号を出力するためのものである。ＭＤＣは、ＳＴＡにより指定された周波数のクロック信号とすることができ、例えば最大２．５ＭＨｚの周波数を指定される。ＭＤＣ用ＰＩＮ１１からはＳＴＡにより指定された所定の周波数がバス５１を介して、ＭＤＩＯスレーブ４−１〜４−Ｎに出力される。
【００２８】
ユニキャスト用ＰＩＮ１２は、各ＭＤＩＯスレーブ４−１〜４−Ｎとの間で、ユニキャストでデータ信号の入力又は出力を行うためのものである。
【００２９】
一括読み出し用ＰＩＮ１３は、複数のＭＤＩＯスレーブ４−１〜４−Ｎとの間で、マルチキャストでデータ信号の入力又は出力を行うためのものである。例えば、一括読み出し用ＰＩＮ１３は、複数のＭＤＩＯスレーブ４−１〜４−Ｎのそれぞれの内部レジスタ４４−１〜４４−Ｎから、例えばリンク状態等の特定情報を同時に取得する場合に用いられる。
【００３０】
ＭＤＩＯスレーブ４は、ＭＤＩＯマスタ３により制御されるものである。ＭＤＩＯスレーブ４は、例えば、物理層デバイス等を適用することができる。
【００３１】
ＭＤＩＯスレーブ４−１〜４−Ｎはそれぞれ、ＭＤＣ用ＰＩＮ４１、ユニキャスト用ＰＩＮ４２、一括読み出し用ＰＩＮ４３、各ＭＤＩＯスレーブ４−１〜４−Ｎ毎にデータ信号の出力が許可されるＭＤＩＯフレームのデータ部のロケーション情報を設定する内部レジスタ４４−１〜４４−Ｎ、ユニキャスト用アドレス情報及び一括読み出し用アドレス情報を設定するアドレスレジスタ４５−１〜４５−Ｎを有する。
【００３２】
ユニキャスト用のＭＤＩＯバス５２と一括読み出し用ＭＤＩＯバス５３とには、図２及び図３に示すＭＤＩＯフレームが流れる。
【００３３】
例えば、図２において、ｃｌａｕｓｅ２２のＭＤＩＯフレームは、３２ビットのプリアンブル（ＰＲＥ）、１６ビットの制御ビット、１６ビットのデータビット（ＤＡＴＡ）を有する。なお、１６ビットの制御ビットは、２ビットのスタートビット（ＳＴ）、２ビットのアクセスタイプビット（ＯＰ）、５ビットのＰＨＹデバイス特定ビット（ＰＨＹ  ＡＤ）、５ビットの内部レジスタ特定ビット（ＲＥＧ  ＡＤ）、２ビットの衝突回避ビット（ＴＡ）を有する。
【００３４】
また例えば、図３において、ｃｌａｕｓｅ４５のＭＤＩＯフレームは、３２ビットのプリアンブル（ＰＲＥ）、１６ビットの制御ビット、１６ビットの内部レジスタ特定ビット（ＲＥＧ  ＡＤ）／データビット（ＤＡＴＡ）を有する。なお、１６ビットの制御ビットは、２ビットのスタートビット（ＳＴ）、２ビットのアクセスタイプビット（ＯＰ）、５ビットのＰＨＹデバイス特定ビット（ＰＨＹ  ＡＤ）、５ビットの物理層デバイス内のデバイスアドレス特定ビット（ＤＩＶＩＣＥ  ＡＤ）、２ビットの衝突回避ビット（ＴＡ）を有する。
【００３５】
ここで、複数のＭＤＩＯスレーブ４−１〜４−Ｎの内部レジスタ４４−１〜４４−Ｎからリンク状態等の特定情報を一括して読み出すときに使用するＭＤＩＯフレームの構成を説明する。
【００３６】
図１は、実施形態に係る特定情報を一括して読み出すリードフレーム（ＭＤＩＯフレーム）のデータ部の構成を示す構成図である。ここで、データ部は、ＭＤＩＯフレームにおける「ＳＴ」から「ＤＡＴＡ」までとする。
【００３７】
図１（Ａ）はｃｌａｕｓｅ２２のＭＤＩＯフレームのデータ部の構成であり、図１（Ｂ）はｃｌａｕｓｅ４５のＭＤＩＯフレームのデータ部の構成である。また、図１（Ｃ）は、ＭＤＩＯフレームの「ＴＡ」、「ＤＡＴＡ」又は「ＲＥＧ  ＡＤ／ＤＡＴＡ」の構成を示す構成図である。
【００３８】
図１（Ａ）〜図１（Ｃ）に示すように、リードデータが記載される「ＤＡＴＡ」は、複数のＭＤＩＯスレーブ４−１〜４−Ｎの間で、１６ｂｉｔを時分割で共有される。また、後述するように、ｃｌａｕｓｅ２２の場合、「ＰＨＹ  ＡＤ」には一括読み出し用アドレス情報が記載され、「ＲＥＧ  ＡＤ」には一括読み出しの対象とする情報の内部レジスタ内のアドレスが記載される。
【００３９】
つまり、ＭＤＩＯスレーブ４−１〜４−Ｎからリンク状態等の特定情報を読み出す場合、従来技術は、ＭＤＩＯマスタ３はユニキャストにより、各ＭＤＩＯスレーブの内部レジスタからリードデータを周期的に読み出す。これに対して、実施形態では、ＭＤＩＯマスタ３が、一括読み出し用アドレス情報を用いて、リードフレームであるＭＤＩＯフレームの１６ｂｉｔのデータ部において、１個のＭＤＩＯスレーブがデータバスを占有するのではなく、複数のＭＤＩＯスレーブ４−１〜４−Ｎに対してビット単位で時割り当てて時分割で一括してデータ（情報）の読み出しを行う。
【００４０】
ここで、ＭＤＩＯフレームの２ｂｉｔの「ＴＡ」は、「ＴＡ」の前後のデータ信号との間の衝突を回避するためにハイインピーダンスとする。
【００４１】
また、ＭＤＩＯフレームの１６ｂｉｔのデータ部において、各ＭＤＩＯスレーブがデータ信号を出力するタイミングをロケーションという。例えば、ＭＤＩＯフレームの１６ｂｉｔを、８個のＭＤＩＯスレーブ４−１〜４−８で共有する場合には、１個のＭＤＩＯスレーブに対して２ｂｉｔを割り当てることになる。
【００４２】
（Ａ−２）実施形態の動作
次に、実施形態のＭＤＩＯスレーブ４−１〜４−Ｎの内部レジスタ４４−１〜４４−Ｎからデータ信号を読み出す処理を、図面を参照しながら詳細に説明する。
【００４３】
以下では、まず、ｃｌａｕｓｅ２２のＭＤＩＯフレームの場合のデータ読み出し処理を説明する。
【００４４】
図７は、ＭＤＩＯマスタ３とＭＤＩＯスレーブ４との間の書き込み処理及び読み出し処理を示すシーケンス図である。
【００４５】
まず、ＰＨＹデバイスであるＭＤＩＯスレーブ４のそれぞれに対して、ユニキャスト用アドレス情報、一括読み出し用アドレス情報、ＰＨＹのロケーション情報、一括読み出し対象の情報アドレスを設定する場合、ＭＤＩＯマスタ３は、各ＭＤＩＯスレーブ４にライトコマンドで各種アドレス情報の書き込みを行う。
【００４６】
例えば、一括読み出し用アドレス情報は５ｂｉｔで定義される。また、一括読み出し用アドレス情報は一括読み出し用ＰＩＮ４３に割り当てられている。そして、ＰＨＹデバイスがリセット解除時に、ＰＨＹデバイスが一括読み出し用ＰＩＮ４３を読み取って一括読み取りアドレスを認識する。なお、ユニキャスト用アドレス情報についても同様にして各ＭＤＩＯスレーブ４に設定される。
【００４７】
ここでは、図８に示すように、例えば、ＭＤＩＯスレーブ４−１のユニキャスト用アドレス情報が「ＡＡＡＡＡ」であり、一括読み出し用アドレス情報が「ＹＹＹＹＹ」であるとする。また、ＭＤＩＯスレーブ４−１のユニキャスト用アドレス情報が「ＢＢＢＢＢ」であり、一括読み出し用アドレス情報が「ＹＹＹＹＹ」であるとする。なお、各ＭＤＩＯスレーブ４−１〜４−Ｎにおいて、ロケーション情報を設定する内部レジスタのアドレスを「ＬＬＬＬＬ」とし、一括して読み出す情報のアドレスを「ＣＣＣＣＣ」とする。
【００４８】
次に、一括読み出しコマンドの実行時に、リードトランザクションのデータ部分のうち、各ＰＨＹデバイスに設定するロケーション情報を各ＰＨＹデバイスに設定する。これは、一括読み出しを実行する前に、ＭＤＩＯマスタ３が、ライトコマンドによって、各ＭＤＩＯスレーブ４−１〜４−Ｎに設定する（Ｓ１０１、Ｓ１０２）。
【００４９】
例えば、ＭＤＩＯマスタ３は、リードトランザクションのデータ部分のうち、ＰＨＹデバイスであるＭＤＩＯスレーブ４−１のデータ信号出力を許可するロケーション情報を予め用意しておく。
【００５０】
そして、一括読み出しを実行する前に、ＭＤＩＯマスタ３が、ロケーション情報を含むライトコマンドを、ＭＤＩＯスレーブ４−１に出力する。ＭＤＩＯスレーブ４−１は、ロケーション情報を内部レジスタ４４−１に書込み、ロケーション情報の設定を行う。
【００５１】
つまり、ＭＤＩＯマスタ３が出力するライトコマンドは、図２（Ｂ）に示すように、「ＰＲＥ：1…１」、「ＳＴ：01」、「ＯＰ：01」、「ＰＨＹＡＤ：ＡＡＡＡＡ」とする。「ＲＥＧＡＤ」には、ロケーション情報の書き込みを行う内部レジスタ４４−１の設定レジスタアドレスが書き込まれる。つまり、「ＲＥＧＡＤ：ＬＬＬＬＬ」が書き込まれる。さらに、「ＴＡ：10」が書き込まれ、「ＤＡＴＡ」には、ロケーション情報として「ロケーション０」を含む書込みデータが書き込まれる。これにより、ＭＤＩＯスレーブ４−１は、内部レジスタアドレス「ＬＬＬＬＬ」の内部レジスタ４４−１に「ロケーション０」のロケーション情報が設定される。
【００５２】
上記のような、一括読み出し用アドレス情報及びロケーション情報の設定が、他のＭＤＩＯスレーブ４についても同様になされる。また、上記の一括読み出し用アドレス情報及びロケーション情報の設定は、一括読み出しの実行前に１回だけ実施される。
【００５３】
ＭＤＩＯではＰＨＹアドレスとして５ｂｉｔ用意されている。そのため、ＭＤＩＯバス上に最大３２個のＭＤＩＯスレーブ（ＰＨＹデバイス）４を接続することが許されている。しかし、この実施形態に係る一括読み出し用アドレス情報を使用する場合に接続可能なＭＤＩＯスレーブ（ＰＨＹデバイス）４の数は、１つのリードトランザクションのデータ部分における割り当て数に制限される。
【００５４】
図１の例の場合、リードフレームのデータ部分は最大８個のＭＤＩＯスレーブ（ＰＨＹデバイス）４が時分割にて共有される構成とする。すなわち、１つのリードトランザクションで８個のＭＤＩＯスレーブ（ＰＨＹデバイス）４へのアクセスが可能であるため、最大３２個のＭＤＩＯスレーブ４−１〜４−３２の全てに割り当てる場合、一括読み出し用アドレス情報「ＹＹＹＹＹ」は最大４個必要である。その場合には、ＭＤＩＯバスに接続可能なＭＤＩＯスレーブ（ＰＨＹデバイス）４の最大数は２８個までとなる。また１個の一括読み出し用アドレス情報は最大８個ＰＨＹデバイスに割り当てが可能ということになる。
【００５５】
ＭＤＩＯマスタ３が一括読み出しを行う場合、ＭＤＩＯマスタ３は、一括読み出し用アドレス情報を含むリードフレームを、ＭＤＩＯスレーブ４−１〜４−Ｎに対して出力する（Ｓ１０３）。
【００５６】
このとき、ＭＤＩＯマスタ３が出力する一括読み出しのリードコマンドは、図２（Ｂ）に示すように、「ＰＲＥ：1…１」、「ＳＴ：01」、「ＯＰ：10」とする。また、一括読み出しのリードコマンドであるため、ＭＤＩＯマスタ３は、「ＰＨＹ  ＡＤ：ＹＹＹＹＹ」とする。また、一括読み出しを行う情報アドレスは「ＣＣＣＣＣ」であるから「ＲＥＧ  ＡＤ：ＣＣＣＣＣＣ」が書き込まれる。
【００５７】
ＰＨＹデバイスであるＭＤＩＯスレーブ４は自身に設定された一括読み出し用アドレス情報を含んだフレーム（リードフレーム）を受信したときに要求されたレジスタアドレスのデータ信号を出力するように動作する（Ｓ１０４、Ｓ１０５）。
【００５８】
図９は、実施形態に係るＭＤＩＯスレーブ４−１〜４−Ｎのデータ信号の読み出し処理を説明するタイムチャートである。
【００５９】
ＭＤＩＯスレーブ４は、リードフレームの「ＳＴ」を受信すると、リードフレームに含まれる「ＯＰ」を検出すると、「ＯＰ」からカウンタを回す。例えば、ＭＤＩＯスレーブ４は、「ＯＰ」の１ｂｉｔ目をカウンタ１として、ＭＤＣのクロック信号に従ってカウンタを回すことで、カウンタ値「１」は「ＯＰ」の１ビット目となり、カウンタ値「３０」がＲＥＡＤデータの最終ｂｉｔであることを認識する。
【００６０】
例えば、ＭＤＩＯスレーブ４−１は、カウンタ値１、２で受信した「ＯＰ：10」に基づいて読み出しコマンドであることを認識する。また、ＭＤＩＯスレーブ４−１は、カウンタ値３〜カウンタ値７で受信した「ＰＨＹ  ＡＤ：ＹＹＹＹＹ」で自身に設定された一括読み出し用アドレス情報と一致するか否かを判断する。そして、一括読み出し用アドレス情報が一致する場合、ＭＤＩＯスレーブ４−１は、カウンタ値８〜カウンタ値１２の「ＲＥＧ  ＡＤ」で指定された内部レジスタ４４−１に設定されている内部レジスタアドレスのデータを、ロケーション番号のタイミングで出力する。
【００６１】
図９において、ＭＤＩＯスレーブ４−１はロケーション０が設定されており、ＭＤＩＯスレーブ４−２はロケーション１が設定されているとする。
【００６２】
各ＭＤＩＯスレーブ４に割り当てられているデータ部分は、１個のＭＤＩＯフレームのデータ部分において２ｂｉｔで構成されている。そして、先頭１ｂｉｔは前のＭＤＩＯスレーブが出力するデータ信号と衝突しないように、どのＭＭＤもドライブすることのないハイインピーダンスのｂｉｔとし、次の１ｂｉｔはＭＤＩＯスレーブ４が出力する情報ｂｉｔである。
【００６３】
つまり、図９に示すように、ＭＤＩＯスレーブ４−１は、ロケーション０の先頭ｂｉｔをハイインピーダンスとして、次のｂｉｔを情報ｂｉｔとする。又ＭＤＩＯスレーブ４−１は、それ以外のロケーションについては、他のＭＤＩＯスレーブ４が出力するデータ信号としないようにハイインピーダンスとする。
【００６４】
同様に、ＭＤＩＯスレーブ４−２は、ロケーション１の先頭ｂｉｔをハイインピーダンスとして、次のｂｉｔを情報ｂｉｔとする。又ＭＤＩＯスレーブ４−２は、それ以外のロケーションについてハイインピーダンスとする。
【００６５】
上記のようにして、１個の一括読み出しフレームの１６ｂｉｔのデータ部分において、８個のＭＤＩＯスレーブ４−１〜４−８で２ｂｉｔずつ割り当て、８個のＭＤＩＯスレーブ４−１〜４−８が時分割でデータ信号の読み出しを行う。
【００６６】
次に、ｃｌａｕｓｅ４５のＭＤＩＯフレームの場合のデータ読み出し処理を説明する。
【００６７】
ｃｌａｕｓｅ４５のＭＤＩＯフレームの動作は基本的にはｃｌａｕｓｅ２２の場合と同様であるが、リードトランザクションは大きく２つ分けられる。つまり、リードトランザクションは、読み出しレジスタアドレスの設定を行なうライトフレームと読み出したいレジスタのデータを読み出すリードフレームである。
【００６８】
読み出しレジスタアドレスの設定を行なうライトフレームは、「ＰＨＹ  ＡＤ」に一括読み出し用アドレス情報が付与されてライト動作が実施される。
【００６９】
リードフレームも、「ＰＨＹ  ＡＤ」を一括読み出し用アドレス情報とし、データ部がＣｌａｕｓｅ２２と同様に８個のＭＤＩＯスレーブ（ＰＨＹデバイス）４割り当てられて、８個のＭＤＩＯスレーブ（ＰＨＹデバイス）４が、データ信号を時分割で出力し、１個のリードフレームのデータ部を共有する。
【００７０】
（Ａ−３）実施形態の効果
以上のように、この実施形態によれば、ＭＤＩＯインタフェースにおけるＰＨＹデバイスの状態読み出しにおいて、デバイス毎に読み出しアクセスを実施するのではなく、ＰＨＹアドレスを一括読み出し用アドレス情報としてリードアクセスを実施することで、その際のデータ部をビット単位で複数ＰＨＹデバイスに割り当てることができる。これにより、各ＰＨＹデバイスの内部レジスタからのデータ信号の読み出し時間を削減することができ、その結果、各ＰＨＹデバイスのアクセス処理時間の短縮が期待できる。
【００７１】
（Ｂ）他の実施形態
上述した実施形態では、リードフレームのデータ部分を、複数のＭＤＩＯスレーブの間において時分割で共有するとき、各ＭＤＩＯスレーブに対して２ｂｉｔ単位で割り当て、そのうち１ｂｉｔを情報ｂｉｔとして割り当てた。しかし、各ＭＤＩＯスレーブに対して割り当てる情報ｂｉｔは、２ｂｉｔ以上であってもよい。
【符号の説明】
【００７２】
１…ＭＤＩＯインタフェース部、１１…ＭＤＣ用ＰＩＮ、１２…ユニキャスト用ＰＩＮ、１３…一括読み出し用ＰＩＮ、３…ＭＤＩＯマスタ、４−１〜４−Ｎ…ＭＤＩＯスレーブ、４１…ＭＤＣ用ＰＩＮ、４２…ユニキャスト用ＰＩＮ、４３…一括読み出し用ＰＩＮ、４４−１〜４４−Ｎ…内部レジスタ、４５−１〜４５−Ｎ…アドレスレジスタ。
【図１】
2014096768.tif 000003
【図２】
2014096768.tif 000004
【図３】
2014096768.tif 000005
【図４】
2014096768.tif 000006
【図５】
2014096768.tif 000007
【図６】
2014096768.tif 000008
【図７】
2014096768.tif 000009
【図８】
2014096768.tif 000010
【図９】
2014096768.tif 000011