(57)【要約】【課題】  厚さが厚いセラミック多層基板であっても、反りやうねりが小さい、プローブカードに好適なセラミック多層基板を提供する。【解決手段】  本発明に係るプローブカード用セラミック多層基板１００は、複数のセラミック層が積層された、第１および第２の主面１１１、１１２を有する基板本体１１０と、基板本体１１０の内部に形成された内部配線１１３およびビア導体１１４と、を有するプローブカード用セラミック多層基板において、第１セラミック層１３０および第２セラミック層１３９以外の少なくとも１つ以上のセラミック層を、その外形状を小さくすることによって、基板本体１１０の側面に凹部１２０を少なくとも１つ形成し、第２ビア導体１４９の中の少なくとも一部のビア導体は、第１ビア導体形成領域１６５の外側に形成されていることを特徴とする。【選択図】  図１
2014143280.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層された、第１および第２の主面を有する基板本体と、
前記基板本体の内部に形成された内部配線およびビア導体と、
を有するプローブカード用セラミック多層基板において、
第１の主面側の最外層のセラミック層を第１セラミック層、第２の主面側の最外層のセラミック層を第２セラミック層とし、また、
前記内部配線とともに前記基板本体の第１および第２の主面の間を電気的に導通する前記ビア導体のうち、前記第１セラミック層内のビア導体を第１ビア導体、前記第２セラミック層内のビア導体を第２ビア導体とし、さらに、
平面視したときの、前記第１ビア導体が配置された領域を第１ビア導体形成領域としたとき、
前記第１セラミック層および前記第２セラミック層以外の少なくとも１つ以上のセラミック層を、その外形状を小さくすることによって、前記基板本体の側面に凹部を少なくとも１つ形成し、
前記第２ビア導体の中の少なくとも一部のビア導体は、前記第１ビア導体形成領域の外側に形成されていること、
を特徴とするプローブカード用セラミック多層基板。
【請求項２】
前記凹部は、前記基板本体の対向する側面にそれぞれ形成されていることを特徴とする請求項１に記載のプローブカード用セラミック多層基板。
【請求項３】
前記第１ビア導体が規則的な間隔で配置されていることを特徴とする請求項１または請求項２に記載のプローブカード用セラミック多層基板。
【請求項４】
前記凹部に樹脂が充填されていることを特徴とする請求項１〜請求項３のいずれか１項に記載のプローブカード用セラミック多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック多層基板、特にプローブカードに好適なセラミック多層基板に関する。
【背景技術】
【０００２】
近年、セラミック多層基板は、その優れた特性を生かし、種々の電子部品や電子機器の部材に用いられている。
【０００３】
半導体素子などの電子デバイスの製造工程では、ウエハを分割して個別デバイスに分離する前に、デバイスの電気特性を検査する工程がある。そこでは、ウエハ状態のままでデバイスに電気的なコンタクトをとるために、プローブカードが用いられる。小型化、多機能化が進む電子デバイスにおいては、コンタクト用パッド電極の数が多く、かつ、その密度も高い。この様な電子デバイスの検査に対応できるプローブカードとして、セラミック多層基板の利用が検討されている（例えば、特許文献１参照）。これは、パッド電極が数多くかつ高密度に形成されたデバイスのコンタクトに対応できるだけでなく、高速化に伴う高周波信号伝送も可能で、強度にも優れるというセラミック多層基板の特性を生かしたものである。
【０００４】
このようなセラミック多層基板には、ＬＴＣＣ（Low Temperature Co-fired Ceramics、低温同時焼成セラミック）の利用が有効である。これは、セラミック材料にガラス成分を混ぜることで焼成温度を下げ、内部配線やビア導体などの内部導体に、抵抗率の小さい銀や銅などを使用できるようにしたセラミックである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２３８９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このようなプローブカードに用いられるセラミック多層基板は、電子部品などに用いられるセラミック多層基板比べて厚さが厚く、数ｍｍにもなる。そのため、焼成が不均一に進行することによる基板の反りやうねりが発生しやすい。これは、基板内部で焼成時のガス抜けが悪くなることや、焼成中に基板内部と外部で温度勾配ができることなどが原因である。
【０００７】
更に、内部導体とセラミックでは焼結時の挙動に違いがあるため、配置された内部導体の密度の差によっても基板の反りやうねりが発生する。図１６、図１７に、従来のプローブカード用セラミック多層基板５００を示す。図１６（ａ）はセラミック多層基板５００の上面図、図１６（ｂ）は図１６（ａ）の破線Ｙ−Ｙ部分における基板本体５１０のみの断面図である。図１７は図１６（ａ）の破線Ｘ−Ｘ部分におけるセラミック多層基板５００の断面図である。セラミック多層基板５００は、基板本体５１０に配置された内部配線５１３およびビア導体５１４などの内部導体の密度が、基板上面にいくにしたがって高くなっている。ここで、セラミックの焼結温度より低い材料を内部導体に用いた場合、焼成時には、内部導体が焼結収縮したあとに、セラミックが焼結収縮する。そのため、配置された内部導体の密度が低い領域では、内部導体の密度が高い領域より、相対的に焼結時の収縮が大きくなる。このような材料をセラミック多層基板５００のような構造に用いた場合、各セラミック層は、焼成により、周辺部を押し上げるような応力を受ける。そして、これらの応力が累積される最上層では、最終的に図１７の破線５０１のように、周辺部が浮き上がるような反りが発生する。これは特に、小型化、多機能化が進んだ電子デバイスに対応するプローブカード用セラミック多層基板において顕著となる。さらに局所的にも、内部導体の密度の差や配置の微妙な非対称性から基板の反りやうねりが発生する。
【０００８】
プローブカード用セラミック多層基板の上面には、コンタクトピンのようなコンタクト部材が形成され、これが電子デバイスのコンタクト用のパッド電極と接触する。コンタクト部材を形成する面の反りやうねりが大きいと、コンタクトピンと電子デバイスとの接触不良が生じたり、反り上がった部分が接触して電子デバイスを破壊したりして問題となる。
【０００９】
このような反りやうねりが大きい基板の場合は、平坦性を得るために時間のかかる研磨工程が必要となり問題となる。さらに、このような厚さの厚いセラミック多層基板では、ダイサーなどによる分割が困難になるという点も問題となる。
【００１０】
本発明はこのような事情に鑑みてなされたものであり、厚さが厚いセラミック多層基板であっても、反りやうねりが小さい、プローブカードに好適なセラミック多層基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るプローブカード用セラミック多層基板は、複数のセラミック層が積層された、第１および第２の主面を有する基板本体と、前記基板本体の内部に形成された内部配線およびビア導体と、を有するプローブカード用セラミック多層基板において、第１の主面側の最外層のセラミック層を第１セラミック層、第２の主面側の最外層のセラミック層を第２セラミック層とし、また、前記内部配線とともに前記基板本体の第１および第２の主面の間を電気的に導通する前記ビア導体のうち、前記第１セラミック層内のビア導体を第１ビア導体、前記第２セラミック層内のビア導体を第２ビア導体とし、さらに、平面視したときの、前記第１ビア導体が配置された領域を第１ビア導体形成領域としたとき、前記第１セラミック層および前記第２セラミック層以外の少なくとも１つ以上のセラミック層を、その外形状を小さくすることによって、前記基板本体の側面に凹部を少なくとも１つ形成し、前記第２ビア導体の中の少なくとも一部のビア導体は、前記第１ビア導体形成領域の外側に形成されていることを特徴とする。
【００１２】
このような構成とすることにより、セラミック多層基板製造時の焼成の不均一性が緩和される。また、各セラミック層に配置される内部導体の密度差による、基板周辺部を押し上げようとする応力も緩和される。そのため、これらに起因する、セラミック多層基板の第１の主面における反りやうねりを小さくすることができる。
【００１３】
また、本発明に係るプローブカード用セラミック多層基板は、前記凹部が、前記基板本体の対向する側面にそれぞれ形成されていることが好ましい。
【００１４】
この場合、セラミック多層基板の第１の主面における反りやうねりをより効果的に小さくすることができる。
【００１５】
また、本発明に係るプローブカード用セラミック多層基板は、前記第１ビア導体が規則的な間隔で配置されていることが好ましい。
【００１６】
この場合、ＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）に対応した電子デバイスを効果的に測定できるプローブカード用セラミック多層基板を提供することができる。
【００１７】
また、本発明に係るプローブカード用セラミック多層基板は、前記凹部に樹脂が充填されていることが好ましい。
【００１８】
この場合、さらに強度の高いプローブカード用セラミック多層基板を提供することができる。
【発明の効果】
【００１９】
本発明によれば、厚さが厚いセラミック多層基板であっても、反りやうねりが小さい、プローブカードに好適なセラミック多層基板を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】第１の実施形態に係るプローブカード用セラミック多層基板１００を示す図であり、図（ａ）は上面図、図（ｂ）は図（ａ）のＹ−Ｙ線における基板本体１１０のみの断面図である。
【図２】図１に示したプローブカード用セラミック多層基板１００のＸ−Ｘ線における断面図である。
【図３】プローブカード用セラミック多層基板１００のセラミック層１３０のビア導体配置を示す上面図である。
【図４】プローブカード用セラミック多層基板１００のセラミック層１３２のビア導体配置を示す上面図である。
【図５】プローブカード用セラミック多層基板１００のセラミック層１３４のビア導体配置を示す上面図である。
【図６】プローブカード用セラミック多層基板１００のセラミック層１３６のビア導体配置を示す上面図である。
【図７】プローブカード用セラミック多層基板１００のセラミック層１３９のビア導体配置を示す上面図である。
【図８】プローブカード用セラミック多層基板１００の製造工程を示す図である。
【図９】プローブカード用セラミック多層基板１００の製造工程を示す図である。
【図１０】プローブカード用セラミック多層基板１００の製造工程を示す図である。
【図１１】プローブカード用セラミック多層基板１００の製造工程を示す図である。
【図１２】第２の実施形態に係るプローブカード用セラミック多層基板２００を示す図であり、図（ａ）は上面図、図（ｂ）は図（ａ）のＹ−Ｙ線における基板本体２１０のみの断面図である。
【図１３】第３の実施形態に係るプローブカード用セラミック多層基板３００を示す図であり、図（ａ）は上面図、図（ｂ）は図（ａ）のＹ−Ｙ線における基板本体３１０のみの断面図である。
【図１４】第４の実施形態に係るプローブカード用セラミック多層基板４００を示す図であり、図（ａ）は上面図、図（ｂ）は図（ａ）のＹ−Ｙ線における基板本体４１０のみの断面図である。
【図１５】プローブカード用セラミック多層基板４００の製造工程を示す図である。
【図１６】従来のプローブカード用セラミック多層基板５００を示す図であり、図（ａ）は上面図、図（ｂ）は図（ａ）のＹ−Ｙ線における基板本体５１０のみの断面図である。
【図１７】図１６に示したプローブカード用セラミック多層基板５００のＸ−Ｘ線における断面図である。
【図１８】第１の実施形態の変形例に係るプローブカード用セラミック多層基板１００Ａの断面図である。
【図１９】プローブカード用セラミック多層基板１００Ａのセラミック層１３９のビア導体配置を示す上面図である。
【発明を実施するための形態】
【００２１】
以下、本発明に係るプローブカード用セラミック多層基板の実施形態を、図面を用いて説明する。なお以下では、プローブカード用セラミック多層基板のことを単にセラミック多層基板とよぶ。
【００２２】
［第１の実施形態］  図１、２に、本発明の第１の実施形態に係るプローブカード用セラミック多層基板１００を示す。図１（ａ）はセラミック多層基板１００の上面図、図１（ｂ）は図１（ａ）の破線Ｙ−Ｙ部分における基板本体１１０のみの断面図である。図２は図１（ａ）の破線Ｘ−Ｘ部分におけるセラミック多層基板１００の断面図である。以下、セラミック多層基板１００のより具体的な構造について説明する。
【００２３】
セラミック多層基板１００は、１０層のセラミック層１３０〜１３９が積層された、第１の主面１１１と第２の主面１１２を有する基板本体１１０と、その内部に、内部配線１１３およびビア導体１１４を備える。
【００２４】
ここで、第１の主面側の最外層のセラミック層を第１セラミック層１３０、第２の主面側の最外層のセラミック層を第２セラミック層１３９とする。また、内部配線１１３とともに基板本体１１０の第１の主面１１１と第２の主面１１２の間を電気的に導通するビア導体１１４のうち、第１セラミック層内のビア導体を第１ビア導体１４０、第２セラミック層内のビア導体を第２ビア導体１４９とする。さらに、平面視したときの、前記第１ビア導体が配置された領域を第１ビア導体形成領域１６５とする。
【００２５】
基板本体１１０は、矩形状のセラミック層１３０、１３１、１３４、１３５と、これより外形状が小さいセラミック層１３２、１３３、１３６、１３７を有し、これらによって側面に凹部１２０を形成している。
【００２６】
セラミック多層基板１００の第１ビア導体１４０は、縦５列×横５列に規則的な間隔で配置される。この配列は、被測定物である電子デバイスのコンタクト用パッド電極の配列に合わせて配置される。第１ビア導体１４０の第１の主面側の端部には、コンタクトピンやコンタクトバンプなどのコンタクト部材（図示していない）が形成される。他方、第２の主面側の端部は、内部配線１１３およびビア導体１１４を介して、第２ビア導体１４９の第１の主面側の端部に接続される。第２ビア導体１４９の第２の主面側の端部は、第２の主面１１２に形成された外部電極（図示していない）と接続される。電子デバイス製造における検査工程では、この外部電極に測定機器が接続され、コンタクト部材を電子デバイスのコンタクト用パッド電極に接触させることによって、電気特性の検査が行われる。
【００２７】
図３〜図７は、セラミック多層基板１００のうちのセラミック層１３０、１３２、１３４、１３６、１３９について、各層のビア導体１１４（１４０、１４９）の配置を示した上面図である。ここでは、理解を容易にするため、各ビア導体１１４をつなぐ内部配線１１３の記載は省略している。ただし、各セラミック層のビア導体を示す符号１４０〜１４９の後に続く文字ａ〜ｙが同じビア導体同士は、電気的に導通があることを示す。また、同じく、理解を容易にするため、第１ビア導体形成領域１６５の透視図、および、セラミック層１３０、１３２の外形状の透視図も破線で重ね書きした。
セラミック多層基板１００は、図２や図３〜図７のように、第１ビア導体１４０ａ〜１４０ｙの各々は、第１ビア導体形成領域１６５から内部配線１１３および導電ビア１１４を介して、平面方向には略放射状の経路で、上下方向には略階段状の経路で、第２ビア導体１４９ａ〜１４９ｙへと接続されている。第２ビア導体の中の一部のビア導体１４９ａ〜１４９ｌ、１４９ｎ〜１４９ｙは、平面視したときの第１ビア導体形成領域１６５の外側に形成されている。
【００２８】
これらの特徴を備えることにより、セラミック多層基板内部における焼成時のガス抜けが容易になり、セラミック多層基板内部と外部との温度勾配も小さくなる。これにより、焼成の不均一性が緩和される。また、各セラミック層に配置された内部導体の密度差による、基板周辺部を押し上げようとする応力も緩和される。その結果、これらに起因する、セラミック多層基板の第１の主面における反りやうねりを小さくすることができる。
【００２９】
なお本実施形態では、第２の主面側のセラミック層１３６〜１３９のビア導体の形成位置は、全て同じ位置としているが、これに限定されるものではない。これらのセラミック層内でも、平面方向には略放射状の経路で、上下方向には略階段状の経路で、第２ビア導体へと接続することも可能である。また、基板本体１１０では、セラミック層１３２、１３３、１３６、１３７の外形状は同じとしているが、これらを異ならせることも可能である。
【００３０】
同様に、全てのセラミック層のビア導体の形成位置や、第１ビア導体が内部配線１１３および導電ビア１１４を介して第２ビア導体へ接続される経路は、ここに図示した形状に限定されるものではない。図１８は、本発明の第１の実施形態の変形例に係るプローブカード用セラミック多層基板１００Ａの断面図であり、図１９は、セラミック多層基板１００Ａの第２セラミック層１３９のビア導体１４９の配置を示す上面図である。たとえば本変形例のように、第２ビア導体をほぼ等間隔に配置し（図１９を参照）、第１ビア導体とこの第２ビア導体との間を、平面方向には略放射状の経路で、上下方向には略階段状の経路で、接続することも可能である。  かかる構造からなるプローブカード用多層基板１００は、たとえば以下の方法で製造される。図８〜１１は、本実施形態に係るセラミック多層基板１００の製造工程を示す図である。図１のＸ−Ｘ線における断面に該当する図で説明する。
【００３１】
まず、ＬＴＣＣ材料からなる１０層のセラミックシート１７０〜１７９を各々用意する。そして、図８のように、各シートに外形状やビア導体となる開口部を形成する。外形状を成形する開口部１９０は金型でプレスすることにより形成する。ビア導体用の開口部（貫通孔）１８０は、外形状用の金型と同時に形成してもよく、レーザー加工にて個々に形成してもよい。
【００３２】
次に、銀や銅を含有した導電性ペーストを用意し、各々の貫通孔１８０に充填する。さらに、各々のセラミックシート上に、スクリーン印刷法などによって、パターニングした導電性ペーストを形成する。これらによって、図９の未焼結の内部配線１８１およびビア導体１８２が形成される。このとき、セラミックシート１７０の上面にコンタクト部材形成用の電極用のパターン（図示していない）や、セラミックシート１７９の下面に外部電極用のパターン（図示していない）、を形成しても良い。
【００３３】
次に、図１０のように、これらのセラミックシートを積層し、圧着して未焼結状態のセラミック積層体を得る。この時、開口部１９０によって、その後凹部１２０となる空間１９２が形成される。そして、この未焼結状態のセラミック積層体を焼成して、焼結したセラミック積層体を得る。必要に応じて、この後、平坦性を確保するために、第１主面を研磨してもよい。
【００３４】
最後に、図１１のように、分割箇所Ａをダイサーなどで個々に分割することにより、プローブカード用セラミック多層基板１００が完成される。
【００３５】
［第２の実施形態］  図１２に、本発明の第２の実施形態に係るプローブカード用セラミック多層基板２００を示す。図１２（ａ）はセラミック多層基板２００の上面図、図１２（ｂ）は図１２（ａ）の破線Ｙ−Ｙ部分における基板本体２１０のみの断面図である。
【００３６】
第２の実施形態に係るセラミック多層基板２００は、凹部２２０の形状が異なる以外は、第１の実施形態に係るセラミック多層基板１００と同じ構成となっている。
【００３７】
このセラミック多層基板２００は、外形状成形用の金型を変更するだけで、第１の実施形態と同様に作成することができる。
【００３８】
このようなセラミック多層基板２００においても、第１の実施形態に係るセラミック多層基板１００と同様の作用・効果を有し、第１の主面２１１における反りやうねりを小さくすることができる。
【００３９】
［第３の実施形態］  図１３に、本発明の第３の実施形態に係るプローブカード用セラミック多層基板３００を示す。図１３（ａ）はセラミック多層基板３００の上面図、図１３（ｂ）は図１３（ａ）の破線Ｙ−Ｙ部分における基板本体３１０のみの断面図である。
【００４０】
第３の実施形態に係るセラミック多層基板３００は、凹部３２０の形状が異なる以外は、第１、第２の実施形態に係るセラミック多層基板１００、２００と同じ構成となっている。
【００４１】
このセラミック多層基板３００も、外形状成形用の金型を適用するセラミック層を変更するだけで、第１、第２の実施形態と同様に作成することができる。
【００４２】
このようなセラミック多層基板３００においても、第１、第２の実施形態に係るセラミック多層基板１００、２００と同様の作用・効果を有し、第１の主面３１１における反りやうねりを小さくすることができる。
【００４３】
［第４の実施形態］  図１４に、本発明の第４の実施形態に係るプローブカード用セラミック多層基板４００を示す。図１４（ａ）はセラミック多層基板４００の上面図、図１４（ｂ）は図１４（ａ）の破線Ｙ−Ｙ部分における基板本体４１０のみの断面図である。
【００４４】
第４の実施形態に係るセラミック多層基板４００は、第１の実施形態に係るセラミック多層基板１００に対し、凹部１２０に樹脂が充填されている点のみ異なり、その他は、セラミック多層基板１００と同じ構成となっている。
【００４５】
このセラミック多層基板４００は、第１の実施形態に係るセラミック多層基板１００の製造方法を一部変更することによって作成できる。まず、第１の実施形態に係るセラミック多層基板１００の場合と同様に、図８〜１０の工程を行い、焼結したセラミック積層体を得る。
【００４６】
その後、図１５（ａ）のように、分割箇所Ａにて、空間４９２に達し、かつ、セラミック積層体を完全に分離しない深さでダイシングを止めるハーフカットを施す。
【００４７】
次に、図１５（ｂ）のように、このダイシングで削った領域と空間４９２を樹脂４９５で充填する。その後、加熱などして樹脂を固化させる。
【００４８】
最後に、図１５（ｃ）のように、ハーフカットと同じ分割箇所Ａにてダイシングして個々に分割し、プローブカード用セラミック多層基板４００が完成される。
【００４９】
このようなセラミック多層基板４００においても、第１〜第３の実施形態に係るセラミック多層基板１００〜３００と同様の作用・効果を有し、第１の主面における反りやうねりを小さくすることができる。加えて、セラミック多層基板４００の構成とした場合、さらに強度の高いプローブカード用セラミック多層基板を提供することができる。
【００５０】
［試作例］  上記第１、第２の実施形態に係るセラミック多層基板を実際に作成し、その分割可否、コプラナリティ、焼成度合を調べた。
【００５１】
試料には、０．１５ｍｍ間隔で縦１０列×横１０列に計１００個の第１ビア導体を配置したセラミック多層基板を用いた。ビア導体の直径は０．１５ｍｍとし、ビア導体および内部配線の材質に銅、セラミック素材にＢａ−Ａｌ−Ｓｉ系セラミックを用いた。セラミック層は１０層とし、各々のセラミック層の外形状およびビア導体の配置は、上記第１〜第４の実施形態に係るセラミック多層基板１００〜４００に準じた。
【００５２】
これらのセラミック多層基板は、前述の方法で成形、積層、焼成してセラミック積層体を得、ダイサーにて分割して、外形寸法が縦３．５ｍｍ×横３．５ｍｍ×厚さ３ｍｍのセラミック多層基板を作成した。
【００５３】
また、比較例として、全てのセラミック層の外形状が矩形で大きさが同じセラミック多層基板、すなわち、図１６、１７に示す従来構造のセラミック多層基板５００に準じたセラミック多層基板も同様に作成した。
【００５４】
これらの試料を、以下のように調査した。まず、分割可否を、ダイサー、カット刃による押し切り加工後の基板ブレークが可能であったかどうかにより調べた。次に、コプラナリティを、三次元測長機により測定した。最後に、ペンチにてセラミック多層基板を破壊し、その断面の色を目視判断により、焼成度合を調べた。これらの調査を各試料に対して５個ずつ行った結果を表１に示す。
【００５５】
なお、表では、第１、第２の実施形態に係るセラミック多層基板試料を、それぞれ試料１（実施例１）、試料２（実施例２）、従来構造に係るセラミック多層基板試料を、試料３（比較例）と表記する。
【００５６】
【表１】
2014143280.tif 000003
【００５７】
分割可否は、本発明に係る試料１、２では、いずれも問題なく分割可能であった。一方、比較例の試料３では、チッピングが発生し不可であった。
【００５８】
コプラナリティも、本発明に係る試料１、２では、７５ｕｍ以下のコプラナリティを有しており、実用上問題ないレベルであることを確認した。一方、比較例の試料３では、１００ｕｍ以上のコプラナリティであり、このままでは実用で問題のあるレベルであることが判った。
【００５９】
焼成度合についても、本発明に係る試料１、２において、いずれもセラミック多層基板の内部まで問題無く焼けていた。一方、比較例の試料３では、セラミック多層基板の内部で十分に焼けていない部分が確認された。
【００６０】
以上のように、本発明に係る試料では、従来構造の試料に比べて、分割可否、コプラナリティ、および、焼成度合の全ての面で、良好なセラミック多層基板が得られることが確認できた。
【００６１】
これは、本発明の構成としたことにより、焼成の不均一性を緩和させること、および、各セラミック層に配置された内部導体の密度差による基板周辺部を押し上げようとする応力を緩和させることができたためであると考えられる。
【００６２】
［まとめ］  以上に説明したように、本発明によれば、反りやうねりが小さい、プローブカードに好適なセラミック多層基板を提供することができる。
【００６３】
なお、本発明は、上記した実施形態の内容に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００６４】
１１０、２１０、３１０、４１０、５１０：基板本体
１１１、２１１、３１１、４１１：第１の主面
１１２、２１２、３１２、４１２：第２の主面
１１３、５１３：内部配線
１１４、５１４：ビア導体
１２０、２２０、３２０：凹部
１３０：第１セラミック層
１３１〜１３８：セラミック層
１３９：第２セラミック層
１４０ａ〜１４０ｙ、１４０、２４０、３４０、４４０：第１ビア導体
１４２ａ〜１４２ｙ、１４４ａ〜１４４ｙ、１４６ａ〜１４６ｙ：ビア導体
１４９ａ〜１４９ｙ、１４９：第２ビア導体
１６５、２６５、３６５、４６５：第１ビア形成領域
１７０〜１７９：セラミックシート
１８０、１９０：開口部
１８１：内部配線
１８２：ビア導体
１９２、４９２：空間
４９５：樹脂
【図１】
2014143280.tif 000004
【図２】
2014143280.tif 000005
【図３】
2014143280.tif 000006
【図４】
2014143280.tif 000007
【図５】
2014143280.tif 000008
【図６】
2014143280.tif 000009
【図７】
2014143280.tif 000010
【図８】
2014143280.tif 000011
【図９】
2014143280.tif 000012
【図１０】
2014143280.tif 000013
【図１１】
2014143280.tif 000014
【図１２】
2014143280.tif 000015
【図１３】
2014143280.tif 000016
【図１４】
2014143280.tif 000017
【図１５】
2014143280.tif 000018
【図１６】
2014143280.tif 000019
【図１７】
2014143280.tif 000020
【図１８】
2014143280.tif 000021
【図１９】
2014143280.tif 000022