(57)【要約】【課題】高周波半導体スイッチの耐圧低下を抑制する。【解決手段】一つの実施形態によれば、半導体装置は、ゲート電極、ソース領域及びドレイン領域、ボディコンタクト領域、ボディバイアス制御電極が設けられる。ゲート電極は、第１間隔で並列配置された複数の第１部分と、複数の第１部分を接続する第２部分とから構成され、ゲート絶縁膜を介して設けられる。ソース領域及びドレイン領域は、複数の第１部分の間に設けられる。ボディコンタクト領域は、第２部分に対してソース領域及びドレイン領域とは反対側に配置される。ボディバイアス制御電極は、第２部分と並列であって、ボディコンタクト領域上に設けられ、第２部分との間の第２間隔が第１間隔よりも大きく、ボディコンタクト領域に接続される。【選択図】  図１
2014229737.tif 000002
【特許請求の範囲】
【請求項１】
第１間隔で並列配置された複数の第１部分と、前記複数の第１部分を接続する第２部分とから構成され、ゲート絶縁膜を介して設けられるゲート電極と、
前記複数の第１部分の間に設けられるソース領域及びドレイン領域と、
前記第２部分に対して前記ソース領域及びドレイン領域とは反対側に配置されるボディコンタクト領域と、
前記第２部分と並列であって、前記ボディコンタクト領域上に設けられ、前記第２部分との間の第２間隔が前記第１間隔よりも大きく、前記ボディコンタクト領域に接続されるボディバイアス制御電極と、
を具備することを特徴とする半導体装置。
【請求項２】
シリコン基板、埋め込み酸化膜、及びボディ領域からなるＳＯＩ基板の前記ボディ領域に素子形成領域は形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ボディコンタクト領域は、前記ボディ領域とは同じ導電型で、前記ボディ領域よりも不純物濃度が高いことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ボディコンタクト領域は、前記ボディ領域とは逆導電型で、前記ボディ領域よりも不純物濃度が高く、前記ボディ領域とＰＮダイオードを形成することを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記ボディコンタクト領域は、前記ボディ領域により第１のボディコンタクト領域及び第２のボディコンタクト領域に分離され、前記第１のボディコンタクト領域は前記第２部分に隣接し、前記第２部分と並列し離間する前記第２のボディコンタクト領域上に前記ボディバイアス制御電極が設けられることを特徴とする請求項３に記載の半導体装置。
【請求項６】
第１のボディコンタクト領域及び第２のボディコンタクト領域の間の前記ボディ領域上に前記ゲート絶縁膜を介して第１制御電極が設けられることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ボディコンタクト領域は前記ボディ領域とは逆導電型で、前記ボディコンタクト領域よりも不純物濃度の低い前記ボディコンタクト領域と同じ導電型の半導体層により、第１のボディコンタクト領域及び第２のボディコンタクト領域に分離され、前記第１のボディコンタクト領域は前記第２部分に隣接し、前記第２部分と並列し離間する前記第２のボディコンタクト領域上に前記ボディバイアス制御電極が設けられることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記第２間隔は、前記第１間隔よりも２倍以上大きいことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体装置は、高周波半導体スイッチに適用されることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
近年、通信の受信回路や送信回路に使用される高周波スイッチＩＣは、高性能化及び高機能化が急速に進展している。ＳＯＩ基板を用いたＦＥＴを採用することにより高周波応答性能が改善され、電源回路や制御回路を同一チップに搭載できる高周波スイッチＩＣが多数開発され、小型化要求に対応できるようになってきた。
【０００３】
高周波スイッチＩＣでは、入力電力が大きくなると、入力信号による電圧振幅がＦＥＴの耐圧を超えてしまい、ＯＦＦ状態になるべきＦＥＴ側にも電流が流れ出し、入力波形が乱れる。この結果、高周波スイッチ回路では高調波歪が大きくなる。
【０００４】
高調波歪を抑制する方法として、基板電位制御による閾値制御に対応したボディバイアス制御技術がある。ところが、高周波スイッチＩＣのオン抵抗を低減するためにＦＥＴの総ゲート幅（Ｗｇ）を大きくした場合、基板電位制御を行っても広いボディ領域を均一に制御することが困難となる。この結果、部分的に電流が集中して流れ出し、素子温度が上昇する。この結果、高周波スイッチＩＣ全体の耐圧が低下するという問題点がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２４２４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、耐圧低下を抑制することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
一つの実施形態によれば、半導体装置は、ゲート電極、ソース領域及びドレイン領域、ボディコンタクト領域、ボディバイアス制御電極が設けられる。ゲート電極は、第１間隔で並列配置された複数の第１部分と、複数の第１部分を接続する第２部分とから構成され、ゲート絶縁膜を介して設けられる。ソース領域及びドレイン領域は、複数の第１部分の間に設けられる。ボディコンタクト領域は、第２部分に対してソース領域及びドレイン領域とは反対側に配置される。ボディバイアス制御電極は、第２部分と並列であって、ボディコンタクト領域上に設けられ、第２部分との間の第２間隔が第１間隔よりも大きく、ボディコンタクト領域に接続される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置を示す概略平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１のＢ−Ｂ線に沿う断面図である。
【図４】第１の実施形態に係る比較例の半導体装置を示す概略平面図である。
【図５】図５（ａ）は図４のＣ−Ｃ線に沿う断面図、図５（ｂ）は図４のＥ−Ｅ線に沿う断面図である。
【図６】第１の実施形態に係る入力パワーと２次の高調波歪の関係を示す図である。
【図７】第１の実施形態に係る入力パワーと３次の高調波歪の関係を示す図である。
【図８】第１変形例の半導体装置を示す概略平面図である。
【図９】第２の実施形態に係る半導体装置を示す概略平面図である。
【図１０】図９のＦ−Ｆ線に沿う断面図である。
【図１１】第３の実施形態に係る半導体装置を示す概略平面図である。
【図１２】図１１のＧ−Ｇ線に沿う断面図である。
【図１３】第２変形例の半導体装置を示す概略平面図である。
【図１４】第４の実施形態に係る半導体装置を示す概略平面図である。
【図１５】図１４のＨ−Ｈ線に沿う断面図である。
【図１６】第３変形例の半導体装置を示す概略平面図である。
【図１７】第４変形例の半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
以下本発明の実施形態について図面を参照しながら説明する。
【００１０】
（第１の実施形態）
まず、第１の実施形態に係る半導体装置について、図面を参照して説明する。図１は半導体装置を示す概略平面図である。図２は図１のＡ−Ａ線に沿う断面図である。図３は図１のＢ−Ｂ線に沿う断面図である。図４は比較例の半導体装置を示す概略平面図である。図５（ａ）は図４のＣ−Ｃ線に沿う断面図、図５（ｂ）は図４のＥ−Ｅ線に沿う断面図である。本実施形態では、高周波半導体スイッチに適用されるＭＯＳＦＥＴにボディコンタクト領域を設け、マルチフィンガー構造のゲート電極の接続部に対して並列にボディバイアス制御電極を配置することにより耐圧低下を抑制している。
【００１１】
図１に示すように、半導体装置である高周波スイッチＦＥＴ部９０は、周囲を素子分離領域（ＳＴＩ  shallow trench isolation）２で分離された矩形形状を有する素子形成領域１が設けられる。素子形成領域１は、ＳＤＧ（ソース・ドレイン・ゲート）領域３、ボディコンタクト領域４、及びボディバイアス制御電極５を有する。高周波スイッチＦＥＴ部９０は、高周波スイッチＩＣを構成するマルチフィンガー型のＦＥＴである。
【００１２】
ＳＤＧ領域３は、直線状のゲートフィンガー１８（第１部分）が並列に配置され、複数のゲートフィンガー１８を接続する接続部１９（第２部分）を有するゲート電極１１、ゲートフィンガー１８及び接続部１９で分離されるソース領域１２、ゲートフィンガー１８及び接続部１９で分離されるドレイン領域１３が設けられる。ゲートフィンガー１８の一端部は素子分離領域（ＳＴＩ）２側に延在するように配置される。接続部１９の両端部は素子分離領域（ＳＴＩ）２側に延在するように配置される。
【００１３】
なお、ソース領域１２とドレイン領域１３は、ゲートフィンガー１８を介して交互に配置されている。この配置を明瞭にするために図中にソース領域１２をＳ（ソース）、ドレイン領域１３をＤ（ドレイン）と表記している。
【００１４】
ソース領域１２は、複数のコンタクト１６にそれぞれ埋設されるビアを介してソース電極１４に接続される。ドレイン領域は、複数のコンタクト１６にそれぞれ埋設されるビアを介してドレイン電極１５に接続される。接続部１９は、素子形成領域１をＳＤＧ領域３とボディコンタクト領域４に２分割するように素子形成領域１の中央部に設けられる。
【００１５】
ボディコンタクト領域４は、接続部１９に隣接し、素子形成領域１の下端部に設けられる。ボディバイアス制御電極５は、接続部１９と並列に配置され、両端部が素子分離領域（ＳＴＩ）２側に延在するように配置される。ボディコンタクト領域４は、複数のコンタクト１７にそれぞれ埋設されるビアを介してボディバイアス制御電極５に接続される。
【００１６】
ここで、ゲートフィンガー長は、均一動作するために、例えば１００μｍ以下に設定される。ここでは、ゲートフィンガー本数を１２本に設定しているが、入力パワーＰｉｎの大きさに応じて本数を適宜設定するのが好ましい。接続部１９とボディバイアス制御電極５の間の間隔である引出し間隔Ｄｈ（第２間隔）は、どのゲートフィンガー１８でも同一間隔に設定されている。
【００１７】
引出し抵抗がフィンガー間の接続抵抗よりも大きな場合、隣接するＦＥＴのボディ電位の上昇が早く発生して局所的なブレークダウンを抑制することができる。このため、本実施例では、引出し間隔Ｄｈ（第２間隔）をフィンガー間隔Ｄｆ（第１間隔）よりも大きく設定している。また、局所的なブレークダウンを大幅に抑制するために、例えば２倍以上に設定するのが好ましい。
【００１８】
図２に示すように、高周波スイッチＦＥＴ部９０は、シリコン基板２１、ＢＯＸ層（埋め込み酸化膜）２２、ボディ領域２３から構成されるＳＯＩ基板５１を用いて形成された完全空乏型のＮｃｈ  ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。
【００１９】
Ｎ＋層であるドレイン領域１３、Ｐ層であるボディ領域２３、Ｐ＋層であるボディコンタクト領域４は、ＢＯＸ層（埋め込み酸化膜）２２上に形成される素子分離領域（ＳＴＩ）２により周囲を取り囲まれている。ドレイン領域１３は、ボディ領域２３とは逆導電型で、ボディ領域２３よりも不純物濃度が高く設定される。ボディコンタクト領域４は、ボディ領域２３とは同じ導電型で、ボディ領域２３よりも不純物濃度が高く設定される。
【００２０】
ドレイン領域１３上の絶縁膜２５に複数のコンタクト１６が形成され、ビア２６がコンタクト１６を覆うように埋設される。ドレイン電極１５は、複数のビア２６を介してドレイン領域１３に接続される。ボディ領域２３上には、ゲート絶縁膜２４及びゲート電極１１の接続部１９が積層形成される。ボディコンタクト領域４上の絶縁膜２５に複数のコンタクト１７が形成され、ビア２７がコンタクト１７を覆うように埋設される。ボディバイアス制御電極５は、複数のビア２７を介してボディコンタクト領域４に接続される。
【００２１】
図３に示すように、高周波スイッチＦＥＴ部９０は、ボディ領域２３上にゲート絶縁膜２４及びゲート電極１１のゲートフィンガー１８、ゲート絶縁膜２４及びゲート電極１１の接続部１９がそれぞれ積層形成される。
【００２２】
図１乃至３に示す構造と、引出し間隔Ｄｈをフィンガー間隔Ｄｆよりも大きく設定することにより、高周波スイッチＦＥＴ部９０において局所的にボディ電位が上昇した場合、ボディ電位の上昇は引出し領域（ボディコンタクト領域４）の持つ抵抗によって、制御端子よりも隣接するＦＥＴへと迅速に伝搬する。ボディ電位の上昇は、周辺のＦＥＴに影響を与え、広い範囲のＦＥＴの閾値電圧（Ｖｔｈ）を変動させる。この結果、局所的な耐圧低下によるブレークダウンではなく、広い範囲でわずかな電流の流入のみに抑制することができる。広い範囲にＶｔｈ変動が迅速に伝搬するので、局所的な温度上昇が大幅に抑制され、広いゲート長（Ｗｇ）を有するマルチフィンガー型の高周波スイッチＦＥＴ部９０全体の耐圧を高く保持することができる。
【００２３】
図４に示すように、半導体装置である比較例の高周波スイッチＦＥＴ部１００は、素子形成領域１は、ＳＤＧ領域３、ボディ領域２３、ボディコンタクト領域４、及びボディバイアス制御電極５を有する。高周波スイッチＦＥＴ部１００は、高周波スイッチＩＣを構成するマルチフィンガー型のＦＥＴである。
【００２４】
ＳＤＧ領域３は、並列に配置された複数のゲート電極１１のゲートフィンガー１８、ゲートフィンガー１８で分離されるソース領域１２（図中、Ｓと表記）、ゲートフィンガー１８で分離されるドレイン領域１３（図中、Ｄと表記）が設けられる。ゲート電極１１の接続部１９は複数のゲートフィンガー１８を接続し、ＳＤＧ領域３と離間して素子分離領域（ＳＴＩ）上に設けられる。
【００２５】
ボディ領域２３は、ソース領域１２、ドレイン領域１３、及びゲートフィンガー１８と隣接し、素子形成領域１の上部に設けられる。ボディコンタクト領域４は、ゲート電極１１の接続部１９と対向するように、ボディ領域２３の中央部に配置される。ボディコンタクト領域４は、ゲート電極１１の接続部１９よりも幅が狭く設定される。
【００２６】
ボディバイアス制御電極５は、複数のコンタクト１７にそれぞれ埋設されるビア２７を介してボディコンタクト領域４に接続される。比較例の高周波スイッチＦＥＴ部１００は、本実施形態の高周波スイッチＦＥＴ部９０と比較し、コンタクト１７の数が少ない。具体的には、比較例の高周波スイッチＦＥＴ部１００のコンタクト１７の数が７個に対して本実施形態の高周波スイッチＦＥＴ部９０のコンタクト１７の数が２５個である。
【００２７】
図５（ａ）に示すように、端部側のゲートフィンガー１８では、ボディ領域２３上にゲート絶縁膜２４及びゲート電極１１のゲートフィンガー１８が積層形成される。図中の左側のボディ領域２３には、ボディコンタクト領域４が設けられていない。
【００２８】
図５（ｂ）に示すように、中央部側のゲートフィンガー１８では、ボディ領域２３上にゲート絶縁膜２４及びゲート電極１１のゲートフィンガー１８が積層形成される。図中の左側のボディ領域２３には、ボディコンタクト領域４、コンタクト１７、ビア２７、及びボディバイアス制御電極５が設けられている。ボディバイアス制御電極５は、ビア２７を介してボディコンタクト領域４に接続される。
【００２９】
比較例の高周波スイッチＦＥＴ部１００では、ゲートフィンガー１８とボディバイアス制御電極５の間の間隔は、ゲートフィンガー１８の位置によって異なる間隔に設定され、複数のゲートフィンガー１８に対してボディコンタクト領域４が等距離に配置されていない。また、引出し間隔は中央部側ではフィンガー間隔よりも大きく設定されず、端部側ではフィンガー間隔よりも大きく設定されている。このため、局所的に発生するブレークダウンは、局所的な温度上昇と、温度上昇によるＶｔｈの低下とにより、最終的には大電流を伴うブレークダウンに至る。
【００３０】
次に、高周波スイッチＩＣの高調波歪（harmonic distortion）について図面を参照して説明する。図６は入力パワー（Ｐｉｎ）と２次の高調波歪（２ｎｄ  Ｈａｒｍｏｎｉｃｓ）の関係を示す図である。図７は入力パワー（Ｐｉｎ）と３次の高調波歪（３ｒｄ  Ｈａｒｍｏｎｉｃｓ）の関係を示す図である。図６及び図７中の実線（ａ）が本実施形態の特性、破線（ｂ）が比較例の特性である。
【００３１】
ここで、電源電圧（Ｖｄｄ）は３Ｖ、入力周波数（ｆｉｎ）は１．９ＧＨｚ、高周波スイッチＩＣの総ゲート長（Ｗｇ）は４ｍｍ、本実施形態での引出し間隔Ｄｈ／フィンガー間隔Ｄｆは２．５に設定されている。
【００３２】
図６に示すように、比較例（破線（ｂ））ではＰｉｎが増加し、３４ｄＢｍ以上になると２次の高調波歪は急激に増大する。これに対して、本実施形態（実線（ａ））では、Ｐｉｎが３６ｄＢｍまでは２次の高調波歪が増加せず、３６ｄＢｍよりも大きくなると２次の高調波歪が増大する。つまり、本実施形態では、比較例に比べて大幅に２次の高調波歪を抑制することができる。具体的には、Ｐｉｎが３６ｄＢｍで比較例よりも２次の高調波歪を３０ｄＢｃ抑制することができる。なお、２次の高調波歪は、オンＦＥＴのオン抵抗の非線形成分が主要因と考えられる。
【００３３】
図７に示すように、比較例（破線（ｂ））ではＰｉｎが増加し、３２ｄＢｍ以上になると３次の高調波歪は急激に増大する。これに対して、本実施形態（実線（ａ））では、Ｐｉｎが３４ｄＢｍまでは３次の高調波歪の増加は抑制され、３４ｄＢｍよりも大きくなると３次の高調波歪が増大する。つまり、本実施形態では、比較例に比べて大幅に３次の高調波歪を抑制することができる。具体的には、Ｐｉｎが３４ｄＢｍでは比較例よりも３次の高調波歪を１２ｄＢｃ抑制することができ、Ｐｉｎが３６ｄＢｍでは比較例よりも３次の高調波歪を２５ｄＢｃ抑制することができる。なお、３次の高調波歪は、オフＦＥＴのオフ容量の非線形成分が主要因と考えられる。
【００３４】
上述したように、本実施形態の高周波スイッチＦＥＴ部９０は、マルチフィンガー型のＦＥＴであり、周囲を素子分離領域（ＳＴＩ）２で分離された素子形成領域１が設けられる。素子形成領域１は、ＳＤＧ領域３、ボディコンタクト領域４、及びボディバイアス制御電極５を有する。接続部１９は、ＳＤＧ領域３とボディコンタクト領域４を２分割するように素子形成領域１の中央部に設けられる。接続部１９は、並列に配置された複数のゲートフィンガー１８を接続する。ボディコンタクト領域４に接続されるボディバイアス制御電極５は、接続部１９に対して並列に配置される。接続部１９とボディバイアス制御電極５の間の間隔である引出し間隔Ｄｈは、フィンガー間隔Ｄｆよりも大きく設定されている。
【００３５】
このため、隣接するＦＥＴのボディ電位の上昇が従来よりも早く発生し局所的なブレークダウンが抑制でき、局所的な温度上昇を抑制することができる。したがって、高周波スイッチＦＥＴ部９０全体の耐圧を高く保持することができる。また、高調波歪を大幅に抑制することができる。
【００３６】
なお、本実施形態の高周波スイッチＦＥＴ部９０では、接続部１９をゲートフィンガー１８の一端部に設けているが必ずしもこれに限定されるものではない。例えば、図８に示す第１変形例の高周波スイッチＦＥＴ部９０ａのように接続部をゲートフィンガー１８の一端部及び他端部に設けてもよい。具体的には、素子形成領域１ａは、ＳＤＧ領域３、ボディコンタクト領域４、ボディコンタクト領域４ａ、ボディバイアス制御電極５、及びボディバイアス制御電極５ａを有する。
【００３７】
ＳＤＧ領域３は、並列に配置された複数のゲートフィンガー１８とゲートフィンガー１８を接続する接続部１９及び１９ａからなるげート電極１１、ゲートフィンガー１８と接続部１９及び１９ａで分離されるソース領域１２、ゲートフィンガー１８と接続部１９及び１９ａで分離されるドレイン領域１３が設けられる。接続部１９はゲートフィンガー１８の一端に設けられ、接続部１９ａはゲートフィンガー１８の他端に設けられる。ボディコンタクト領域４ａに接続されるボディバイアス制御電極５ａは、接続部１９ａに対して並列に配置される。接続部１９ａとボディバイアス制御電極５ａの間の間隔である引出し間隔Ｄｈは、フィンガー間隔Ｄｆよりも大きく設定されている。
【００３８】
第１変形例の高周波スイッチＦＥＴ部９０ａは、ボディバイアス制御電極５及びボディバイアス制御電極５ａを設けているので、本実施形態の高周波スイッチＦＥＴ部９０よりも、局所的な温度上昇を抑制することができる。
【００３９】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置について図面を参照して説明する。図９は半導体装置を示す概略平面図である。図１０は図９のＦ−Ｆ線に沿う断面図である。本実施形態では、ボディコンタクト領域はボディ領域とは異なる導電型にし、ボディ領域とボディコンタクト領域はＰＮダイオードを構成する。
【００４０】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４１】
図９に示すように、半導体装置である高周波スイッチＦＥＴ部９１は、周囲を素子分離領域（ＳＴＩ）２で分離された矩形形状を有する素子形成領域１ｂが設けられる。素子形成領域１ｂは、ＳＤＧ領域３、ボディコンタクト領域３１、及びボディバイアス制御電極５を有する。高周波スイッチＦＥＴ部９１は、高周波スイッチＩＣを構成するマルチフィンガー型のＦＥＴである。
【００４２】
ボディバイアス制御電極５は、複数のコンタクト１７にそれぞれ埋設されるビアを介してボディコンタクト領域３１に接続される。接続部１９とボディバイアス制御電極５の間の間隔である引出し間隔Ｄｈは、フィンガー間隔Ｄｆよりも大きく設定されている。
【００４３】
図１０に示すように、高周波スイッチＦＥＴ部９１は、ボディ領域２３上にゲート絶縁膜２４及びゲート電極１１のゲートフィンガー１８、ゲート絶縁膜２４及びゲート電極１１の接続部１９がそれぞれ積層形成される。図中右端部には、ボディ領域２３に接するボディコンタクト領域３１上に、ボディバイアス制御電極５が設けられる。ボディバイアス制御電極５は、コンタクト１７に埋設されるビア２７を介してボディコンタクト領域３１に接続される。
【００４４】
ボディコンタクト領域３１は、ボディ領域２３とは逆導電型を有し、ボディ領域２３よりも不純物濃度が高く設定される。ここでは、ボディ領域２３がＰ層であり、ボディコンタクト領域３１はＮ＋層であり、ボディ領域２３とボディコンタクト領域３１はＰＮ＋ダイオードを構成する。
【００４５】
ボディコンタクト領域３１をソース領域１２及びドレイン領域１３と同じＮ＋層にすることにより、第１の実施形態でのボディコンタクト領域４（Ｐ＋層）を形成する必要がなくなり、第１の実施形態よりも工程数を削減することができる。
【００４６】
ボディ領域２３とボディコンタクト領域３１をＰＮ＋ダイオード構成にすると、ボディ電位を制御するためにオン電圧分だけ第１の実施形態よりも低い電圧を印加する必要がある。このため、ゲート電極１１に印加する電圧をボディバイアス制御電極５にも印加するのが好ましい。
【００４７】
ゲート電極１１とボディバイアス制御電極５に同じ電圧印加（つまり、ゲート電極１１とボディバイアス制御電極５を電気的に接続）すると、ボディバイアス制御電極５は、正電圧にバイアスされるのでＰＮ＋ダイオードが逆バイアスとなる。
【００４８】
上述したように、本実施形態の高周波スイッチＦＥＴ部９１は、周囲を素子分離領域（ＳＴＩ）２で分離された素子形成領域１ｂが設けられる。素子形成領域１ｂは、ＳＤＧ領域３、ボディコンタクト領域３１、及びボディバイアス制御電極５を有する。ボディ領域２３とボディコンタクト領域３１をＰＮ＋ダイオードを構成する。ゲート電極１１とボディバイアス制御電極５は電気的に接続される。
【００４９】
このため、ボディバイアス制御電極５は、正電圧にバイアスされるのでＰＮ＋ダイオードが逆バイアスとなり、外部回路への影響が自動的に回避することができ、結果として高周波スイッチＩＣとして回路構成を第１の実施形態よりも簡素化することができる。また、Ｐ＋層を形成する必要がなくなり、工程数を削減することができる。
【００５０】
（第３の実施形態）
次に、第３の実施形態に係る半導体装置について図面を参照して説明する。図１１は半導体装置を示す概略平面図である。図１２は図１１のＧ−Ｇ線に沿う断面図である。本実施形態では、ボディコンタクト領域はボディ領域で２分割されている。
【００５１】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５２】
図１１に示すように、半導体装置である高周波スイッチＦＥＴ部９２は、周囲を素子分離領域（ＳＴＩ）２で分離された矩形形状を有する素子形成領域１ｃが設けられる。素子形成領域１ｃは、ＳＤＧ領域３、ボディコンタクト領域３２ａ、ボディコンタクト領域３２ｂ、ボディ領域２３、及びボディバイアス制御電極５を有する。高周波スイッチＦＥＴ部９２は、高周波スイッチＩＣを構成するマルチフィンガー型のＦＥＴである。
【００５３】
ボディ領域２３は、ボディコンタクト領域をボディコンタクト領域３２ａ（第１のボディコンタクト領域）とボディコンタクト領域３２ｂ（第２のボディコンタクト領域）に２分割している。ボディコンタクト領域３２ａ、ボディ領域２３、及びボディコンタクト領域３２ｂは、ゲート電極１１の接続部１９に対して、並列に配置される。
【００５４】
ボディコンタクト領域３２ａは、一長端側がゲート電極１１の接続部１９に隣接し、他長端側がボディ領域２３に接し、素子形成領域１ｃの上端部に配置される。ボディコンタクト領域３２ｂは、一長端側がボディ領域２３に接し、他長端側が素子分離領域（ＳＴＩ）２に接し、素子形成領域１ｃの下端部に配置される。
【００５５】
ボディバイアス制御電極５は、ボディコンタクト領域３２ｂ上に設けられる。ボディバイアス制御電極５は、複数のコンタクト１７にそれぞれ埋設されるビア２７を介してボディコンタクト領域３２ｂに接続される。
【００５６】
図１２に示すように、高周波スイッチＦＥＴ部９２は、ボディ領域２３上にゲート絶縁膜２４及びゲート電極１１のゲートフィンガー１８、ゲート絶縁膜２４及びゲート電極１１の接続部１９がそれぞれ積層形成される。図中右端部には、ＢＯＸ層（埋め込み酸化膜）２２上に、ゲート直下のボディ領域２３に接するボディコンタクト領域３２ａが設けられる。ＢＯＸ層（埋め込み酸化膜）２２上に、ボディコンタクト領域３２ｂが設けられる。
【００５７】
ボディコンタクト領域３２ａとボディコンタクト領域３２ｂの間にボディ領域２３が設けられる。ボディコンタクト領域３２ａとボディコンタクト領域３２ｂは、ボディ領域２３と同じ導電型で、不純物濃度がボディ領域２３よりも高く設定される。ボディバイアス制御電極５は、ビア２７を介してボディコンタクト領域３２ｂに接続される。
【００５８】
本実施形態では、ボディコンタクト領域３２ａとボディコンタクト領域３２ｂの間に不純物濃度の低いボディ領域２３が設けられる。このため、ボディ電位の隣接するＦＥＴへの伝搬を第１の実施形態よりも速めることができる。
【００５９】
上述したように、本実施形態の高周波スイッチＦＥＴ部９２は、周囲を素子分離領域（ＳＴＩ）２で分離された素子形成領域１ｃが設けられる。素子形成領域１ｃは、ＳＤＧ領域３、ボディコンタクト領域３２ａ、ボディコンタクト領域３２ｂ、ボディ領域２３、及びボディバイアス制御電極５を有する。ボディコンタクト領域３２ａとボディコンタクト領域３２ｂの間に不純物濃度の低いボディ領域２３が設けられる。
【００６０】
このため、隣接ＦＥＴばかりでなく数多くのＦＥＴへの電荷の移動を迅速にでき、高周波スイッチＦＥＴ部９２の電圧上昇を更に抑制することができ、高周波スイッチＦＥＴ部９２全体の耐圧を高く保持することができる。また、引出し間隔Ｄｈを第１の実施形態よりも短縮化することができる。
【００６１】
なお、本実施形態では、Ｐ＋層からなるボディコンタクト領域３２ａ及びボディコンタクト領域３２ｂを設けているが必ずしもこれに限定されるものではない。例えば、図１３に示す第２変形例の高周波スイッチＦＥＴ部９２ｂのように、Ｎ層３４で２分割されるＮ＋層からなるボディコンタクト領域３３ａ及びボディコンタクト領域３３ｂを設けてもよい。
【００６２】
また、ボディコンタクト領域３２ａ、ボディ領域２３、及びボディコンタクト領域３２ｂからなる部分全体をＰ＋層にし、接続部１９側のボディコンタクト領域及びボディバイアス制御電極５側のボディコンタクト領域の表面をシリサイド化して低抵抗にしてもよい。
【００６３】
（第４の実施形態）
次に、第４の実施形態に係る半導体装置について図面を参照して説明する。図１４は半導体装置を示す概略平面図である。図１５は図１４のＨ−Ｈ線に沿う断面図である。本実施形態では、ボディコンタクト領域はボディ領域で２分割され、ボディ領域上にゲート絶縁膜及び引出抵抗制御電極を積層形成している。
【００６４】
以下、第３の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６５】
図１４に示すように、半導体装置である高周波スイッチＦＥＴ部９３は、周囲を素子分離領域（ＳＴＩ）２で分離された矩形形状を有する素子形成領域１ｄが設けられる。素子形成領域１ｄは、ＳＤＧ領域３、ボディコンタクト領域３２ａ、ボディコンタクト領域３２ｂ、引出抵抗制御電極４１（第１制御電極）、及びボディバイアス制御電極５を有する。高周波スイッチＦＥＴ部９３は、高周波スイッチＩＣを構成するマルチフィンガー型のＦＥＴである。引出抵抗制御電極４１（第１制御電極）は、ボディコンタクト領域をボディコンタクト領域３２ａとボディコンタクト領域３２ｂに２分割している。
【００６６】
図１５に示すように、高周波スイッチＦＥＴ部９３は、ボディ領域２３上にゲート絶縁膜２４及びゲート電極１１のゲートフィンガー１８、ゲート絶縁膜２４及びゲート電極１１の接続部１９がそれぞれ積層形成される。図中右端部には、ＢＯＸ層（埋め込み酸化膜）２２上に、ゲート直下のボディ領域２３に接するボディコンタクト領域３２ａが設けられる。ＢＯＸ層（埋め込み酸化膜）２２上に、ボディコンタクト領域３２ｂが設けられる。ボディコンタクト領域３２ａとボディコンタクト領域３２ｂの間のボディ領域２３上に、ゲート絶縁膜２４及び引出抵抗制御電極４１が積層形成される。
【００６７】
本実施形態では、引出抵抗制御電極４１をグランド電位に固定してもよいが、ゲート電圧を供給してもよい。この場合、ボディコンタクト領域３２ａ、ボディ領域２３、ボディコンタクト領域３２ｂ、ゲート絶縁膜２４、及び引出抵抗制御電極４１はノーマリーオン型Ｐｃｈ  ＭＯＳＦＥＴ構造になる。
【００６８】
また、ボディバイアス制御電極５を接続部１９と並行して、素子形成領域１の両端部を延在するように形成しているが必ずしもこれに限定されるものではない。例えば、図１６に示す第３変形例の高周波スイッチＦＥＴ部９３ａのように、ボディバイアス制御電極５ｂを第３の実施形態のボディバイアス制御電極５よりも縮小して配置形成してもよい。具体的には、ボディバイアス制御電極５ｂを引出抵抗制御電極４１と並行して、素子形成領域１ｅの左端部に配置する。ボディバイアス制御電極を縮小することにより高周波スイッチＩＣを小型化することができる。
【００６９】
上述したように、本実施形態の高周波スイッチＦＥＴ部９３は、周囲を素子分離領域（ＳＴＩ）２で分離された素子形成領域１ｄが設けられる。素子形成領域１ｄは、ＳＤＧ領域３、ボディコンタクト領域３２ａ、ボディコンタクト領域３２ｂ、引出抵抗制御電極４１、及びボディバイアス制御電極５を有する。ボディコンタクト領域３２ａ、ボディ領域２３、ボディコンタクト領域３２ｂ、ゲート絶縁膜２４、及び引出抵抗制御電極４１はノーマリーオン型Ｐｃｈ  ＭＯＳＦＥＴ構造となる。
【００７０】
このため、オフ時の負電圧が印加された場合このノーマリーオン型Ｐｃｈ  ＭＯＳＦＥＴのオン抵抗が増加し、オン時の正電圧が印加された場合このノーマリーオン型Ｐｃｈ  ＭＯＳＦＥＴはオフ状態となる。したがって、オン時でのボディバイアス制御の切り替えが不要となるという利点が生じる。
【００７１】
また、オン時にＲＦ信号がボディバイアス制御回路側に漏洩するのを抑制することができるので、オン時の特性改善を図ることが可能となる。
【００７２】
なお、図１７の第４変形例の高周波スイッチＦＥＴ部９３ｂのように、ボディ領域２３（Ｐ層）をＮ層３４に変更してもよい。この場合、引出抵抗を制御するＦＥＴ（図中、ゲート絶縁膜２４、引出抵抗制御電極４１、ボディコンタクト領域３２ａ、Ｎ層３４、及びボディコンタクト領域３２ｂから構成されるノーマリーオフ型Ｐｃｈ  ＭＯＳＦＥＴ）のオン抵抗を制御する電圧発生回路が別途必要となるが、ボディバイアス制御電極５を制御する制御回路をＦＥＴから切り離せることが可能となる。
【００７３】
このため、従来よりも高周波信号の制御回路側への漏洩や歪源を抑制することが可能となる。
【００７４】
また、第２変形例のＮ層３４上にゲート絶縁膜２４及び引出抵抗制御電極４１を積層形成してもよい。この場合、引出抵抗制御電極４１にはゲート電極１１と逆特性の電圧を印加する必要があるが、高周波スイッチＩＣにはオン／オフ用のどちらの電圧も用意されているので、新たな回路を増設する必要はない。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ  素子形成領域
２  素子分離領域（ＳＴＩ）
３  ＳＤＧ領域
４、４ａ、３１、３２ａ、３２ｂ、３３ａ、３３ｂ  ボディコンタクト領域
５、５ａ、５ｂ  ボディバイアス制御電極
１１  ゲート電極
１２  ソース領域
１３  ドレイン領域
１４  ソース電極
１５  ドレイン電極
１６、１７  コンタクト
１８  ゲートフィンガー
１９、１９ａ  接続部
２１  シリコン基板
２２  ＢＯＸ層（埋め込み酸化膜）
２３  ボディ領域
２４  ゲート絶縁膜
２５  絶縁膜
２６、２７  ビア
３４  Ｎ層
４１  引出抵抗制御電極
５１  ＳＯＩ基板
９０、９０ａ、９１、９２、９２ｂ、９３、９３ａ、９３ｂ、１００  高周波スイッチＦＥＴ部
Ｄｆ  フィンガー間隔
Ｄｈ  引出し間隔
【図１】
2014229737.tif 000003
【図２】
2014229737.tif 000004
【図３】
2014229737.tif 000005
【図４】
2014229737.tif 000006
【図５】
2014229737.tif 000007
【図６】
2014229737.tif 000008
【図７】
2014229737.tif 000009
【図８】
2014229737.tif 000010
【図９】
2014229737.tif 000011
【図１０】
2014229737.tif 000012
【図１１】
2014229737.tif 000013
【図１２】
2014229737.tif 000014
【図１３】
2014229737.tif 000015
【図１４】
2014229737.tif 000016
【図１５】
2014229737.tif 000017
【図１６】
2014229737.tif 000018
【図１７】
2014229737.tif 000019