(57)【要約】      （修正有）【課題】ブリッジレスＰＦＣ回路のオフとなっているスイッチング素子のボディダイオードに流れる還流電流による電力損失を減らし、電力効率を改善した電源装置を提供する。【解決手段】第１のスイッチング素子ＴＲ１と第１の整流素子Ｄ１とを含む第１の直列回路と、第２のスイッチング素子ＴＲ２と第２の整流素子Ｄ２を含む第２の直列回路と、第１のインダクタＬ１と、第２のインダクタＬ２と、第３のスイッチング素子ＳＷ１と、第４のスイッチング素子ＳＷ２と、前記第１及び第２のスイッチング素子を制御する制御回路５０と、前記第３及び第４のスイッチング素子を制御する同期整流制御回路２２を有する。【選択図】図５
2014121249.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力端子と第２の出力端子との間に接続され、第１のスイッチング素子と第１の整流素子とを含む第１の直列回路と、
前記第１の出力端子と前記第２の出力端子との間に接続され、第２のスイッチング素子と第２の整流素子を含む第２の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と交流入力の第１の入力端子との間に挿入された第１のインダクタと、
前記第２のスイッチング素子と前記第２の整流素子との接続点と前記交流入力の第２の入力端子との間に挿入された第２のインダクタと、
前記第１のインダクタと前記第１の入力端子との接続点と前記第２の出力端子との間に挿入された第３のスイッチング素子と、
前記第２のインダクタと前記第２の入力端子との接続点と前記第２の出力端子との間に挿入された第４のスイッチング素子と、
前記第１及び第２スイッチング素子を制御する制御回路と、
前記第３及び第４のスイッチング素子を制御する同期整流制御回路と
を含むことを特徴とする電源装置。
【請求項２】
前記同期整流制御回路は、
前記交流入力電圧の場合、前記第３のスイッチング素子をオフするとともに、第４のスイッチング素子をオンし、
前記交流入力電圧が負の場合、前記第３のスイッチング素子をオンするとともに、第４のスイッチング素子をオフする
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１及び第２のスイッチング素子は、電界効果トランジスタである
ことを特徴とする請求項１に記載の電源装置。
【請求項４】
前記第３及び第４のスイッチング素子は、電界効果トランジスタである
ことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記第３及び第４のスイッチング素子は、前記第１及び第２のスイッチング素子よりもオン抵抗の小さい
ことを特徴とする請求項１に記載の電源装置。
【請求項６】
前記第１及び第２のスイッチング素子は、前記第３及び第４のスイッチング素子よりもスイッチングが早い
ことを特徴とする請求項１に記載の電源装置。
【請求項７】
前記第１及び第２のスイッチング素子は、窒化ガリウム高電子移動度トランジスタである
ことを特徴とする請求項１に記載の電源装置。
【請求項８】
前記第３及び第４のスイッチング素子は、窒化ガリウム高電子移動度トランジスタである
ことを特徴とする請求項１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
近年、様々な分野におけるエネルギー資源の節約が注目され、例えば、電源の分野においてもその影響が波及している。具体的には、例えば、スイッチング電源装置のさらなる高効率化が求められるようになってきている。
【０００３】
スイッチング電源装置の力率を改善するＰＦＣ（Power Factor Correction：力率改善）コンバータは、商用交流電源を入力して全波整流するダイオードブリッジと、その全波整流電圧を入力する昇圧チョッパー回路とで構成されている。さらに、ダイオードブリッジ回路での電力損失を低減するため、整流ブリッジ回路を設けないブリッジレスＰＦＣとして作用するスイッチング電源装置もある。
【０００４】
図１は、ブリッジレスＰＦＣ回路を有するスイッチング電源装置の回路図の一例を示す。図１に示すスイッチング電源装置において、第１の入力端子Ａ１と第２の入力端子Ａ２に商用交流電源が接続され、交流入力電圧ＶＡＣが入力される。このスイッチング電源装置の入力段には、交流入力電圧ＶＡＣを全波整流するダイオードブリッジが設けられていない。
【０００５】
第１のスイッチング素子ＴＲ１と第１のダイオードＤ１を含む第１の直列回路が、二つの出力端子Ｐ１、Ｐ２に対して、並列接続されている。また、第２のスイッチング素子ＴＲ２と第２のダイオードＤ２を含む第２の直列回路が、二つの出力端子Ｐ１、Ｐ２に対して、並列接続されている。スイッチング素子には、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体電界効果トランジスタ）が用いられる。
【０００６】
そして、二つの出力端子Ｐ１、Ｐ２に対して、ＤＣ出力を平滑するコンデンサＣ１による平滑回路が並列接続されている。
【０００７】
Ｔ字型に接続された、第１のインダクタＬ１、第１のスイッチング素子ＴＲ１、第１のダイオードＤ１、及びコンデンサＣ１で第１のＰＦＣ回路を構成し、交流入力電圧ＶＡＣが正のサイクルの時に、交流入力電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路として動作する。
【０００８】
Ｔ字型に接続された、第２のインダクタＬ２、第２のスイッチング素子ＴＲ２、第２のダイオードＤ２、及びコンデンサＣ１で第２のＰＦＣ回路を構成し、交流入力電圧ＶＡＣが負のサイクルの時に、交流入力電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路として動作する。
【０００９】
第１のスイッチング素子ＴＲ１と第１のダイオードＤ１との接続点と交流入力電源の第１の入力端子Ａ１との間に第１のインダクタＬ１が挿入されている。また、第２のスイッチング素子ＴＲ２と第２のダイオードＤ２との接続点と交流入力電源の第２の入力端子Ａ２との間に第２のインダクタＬ２が挿入されている。
【００１０】
第１の入力端子Ａ１と第１のインダクタＬ１との接続点と、出力端子Ｐ２のラインとの間に第１のリターンダイオードＤ３が挿入されている。第２の入力端子Ａ２と第２のインダクタＬ２との接続点と、出力端子Ｐ２のラインとの間に第２のリターンダイオードＤ４が挿入されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−１５２０１７号公報
【特許文献２】特表２００７−５２７６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図２は、交流入力電圧ＶＡＣが、正の半サイクルの時の図１に示したスイッチング電源装置の電流経路を示す図である。正の半サイクルにおいては、第１のスイッチング素子ＴＲ１をオフ・オンしてＰＦＣ制御を行なう。その際に、第２のスイッチング素子ＴＲ２も同時にオン・オフさせる。
【００１３】
図２（Ａ）は、第１のスイッチング素子ＴＲ１がオンになった際の電流経路を示し、図２（Ｂ）は、第１のスイッチング素子ＴＲ１がオフになった際の電流経路を示す。
【００１４】
図２（Ａ）を参照して、第１のスイッチング素子ＴＲ１がオンの時は、第１の入力端子Ａ１から第１のインダクタＬ１に流れる電流は、第１のスイッチング素子ＴＲ１から、出力端子Ｐ２のラインに流れる。出力端子Ｐ２のラインに流れた電流は、リターンダイオードＤ４を介して第２の入力端子Ａ２に帰還するが、ＭＯＳＦＥＴである第２のスイッチング素子ＴＲ２もオンしているため、リターンダイオードＤ４での電圧降下よりも第２のスイッチング素子ＴＲ２の電圧降下の方が小さいので、帰還電流の大半は、第２のスイッチング素子ＴＲ２に流れ、リターンダイオードＤ４に流れる電流はわずかである。
【００１５】
図２（Ｂ）を参照して、第１のスイッチング素子ＴＲ１がオフの時は、第１の入力端子Ａ１から第１のインダクタＬ１方向に流れる電流は、第１のスイッチング素子ＴＲ１を通らず、第１のダイオードＤ１を介して出力端子Ｐ１に流れる。出力端子Ｐ２からの帰還電流は、リターンダイオードＤ４を介して第２の入力端子Ａ２に帰還するが、第２のスイッチング素子ＴＲ２の寄生ダイオード（以降ボディダイオード）ＢＤ２と、第２のインダクタＬ２を介しても第２の入力端子Ａ２に帰還する。
【００１６】
インダクタには、電流を流し続ける性質があるため、第２のインダクタＬ２は、第１のスイッチング素子ＴＲ１がオンからオフになってもそのまま帰還電流を流し続ける。よって、第２のスイッチング素子ＴＲ２のボディダイオードＢＤ２にも帰還電流が流れ続ける。
【００１７】
リターンダイオードＤ４には、第１のスイッチング素子ＴＲ１がオンからオフとなった瞬間に一旦電流が流れなくなり、それから徐々に流れだそうとするが、リターンダイオードＤ４の電圧降下よりもボディダイオードＢＤ２の電圧降下の方が小さいので、帰還電流の大半は、オフとなっている第２のスイッチング素子ＴＲ２のボディダイオードＢＤ２に流れ、リターンダイオードＤ４に流れる電流はわずかである。
【００１８】
帰還電流が、ボディダイオードＢＤ２を流れる間は、電力の損失が発生する。よって、スイッチング電源装置の出力効率をさらに向上させるためには、ボディダイオードＢＤ２に流れる帰還電流を減らす必要がある。
【００１９】
ボディダイオードでの損失を減らすため、第１、及び第２のスイッチング素子ＴＲ１、ＴＲ２をボディダイオードの無いＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）にすることも考えられる。しかし、その場合、帰還電流は全てリターンダイオードに流れることになり、リターンダイオードで損失が起こる。リターンダイオードで損失は、ボディダイオードでの損失よりもさらに大きくなってしまう。
【００２０】
本技術は、上記に鑑み、ブリッジレスＰＦＣのオフとなっているスイッチング素子のボディダイオードで損失される電力を低減することが可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
開示の電源装置によれば、第１の出力端子と第２の出力端子との間に接続され、第１のスイッチング素子と第１の整流素子とを含む第１の直列回路と、前記第１の出力端子と前記第２の出力端子との間に接続され、第２のスイッチング素子と第２の整流素子を含む第２の直列回路と、前記第１のスイッチング素子と前記第１の整流素子との接続点と交流入力の第１の入力端子との間に挿入された第１のインダクタと、前記第２のスイッチング素子と前記第２の整流素子との接続点と前記交流入力の第２の入力端子との間に挿入された第１のインダクタと、前記第１のインダクタと前記第１の入力端子との接続点と前記第２の出力端子との間に挿入された第３のスイッチング素子と、前記第２のインダクタと前記第２の入力端子との接続点と前記第２の出力端子との間に挿入された第４のスイッチング素子と、前記第１及び第２のスイッチング素子を制御する制御回路と、前記第３及び第４のスイッチング素子を制御する同期整流制御回路を有する電源装置が提供される。
【発明の効果】
【００２２】
開示の電源装置によれば、ブリッジレスＰＦＣ回路に、ＡＣ入力の正負のサイクルに合わせて帰還電流を流すスイッチを設けることで、オフとなっているスイッチング素子のボディダイオードに帰還電流が流れないようにして、ボディダイオードでの電力損失を減らし、電力効率を改善した電源装置を提供する。
【図面の簡単な説明】
【００２３】
【図１】ブリッジレスＰＦＣ回路を有する電源装置の一例を示す回路図である。
【図２】ブリッジレスＰＦＣ回路の動作について説明する図である。
【図３】比較例の電源装置の動作について説明する図である。
【図４】ＭＯＳＦＥＴのオン抵抗とスイッチングロスの関係について説明する図である。
【図５】本実施形態の電源装置の回路図である。
【図６】本実施形態の電源装置の動作について説明する図である。
【図７】同期整流駆動回路の一例を示す回路図である。
【図８】同期整流駆動回路の動作のシミュレーション結果である。
【図９】同期整流駆動回路の別の一例を示す回路図である。
【図１０】別の同期整流駆動回路の動作のシミュレーション結果である。
【発明を実施するための形態】
【００２４】
最初に、図３を参照して、ボディダイオードでの損失を低減したブリッジレスＰＦＣ回路を有するスイッチング電源装置の比較例について説明する。
【００２５】
図３において、図１に示すスイッチング電源装置と同一又は同等の構成要素には同一符号を付し、その説明を省略する。
【００２６】
本比較例のスイッチング電源装置には、図１に示すスイッチング電源装置にあったリターンダイオードＤ３、Ｄ４に相当するものは無い。
【００２７】
図３（Ａ）及び図３（Ｂ）は、交流入力電圧ＶＡＣが、正の半サイクルの時の電流経路を示す図である。正の半サイクルにおいては、第１のスイッチング素子ＴＲ１をスイッチングしてＰＦＣ制御を行ない、第２のスイッチング素子ＴＲ２は、オンのままとしている。
【００２８】
図３（Ａ）は、第１のスイッチング素子ＴＲ１がオンになった際の電流経路を示し、図３（Ｂ）は、第１のスイッチング素子ＴＲ１がオフになった際の電流経路を示す。
【００２９】
図３（Ａ）を参照して、第１のスイッチング素子ＴＲ１がオンの時は、第１の入力端子Ａ１から第１のインダクタＬ１に流れる電流は、第１のスイッチング素子ＴＲ１から、出力端子Ｐ２のラインに流れる。出力端子Ｐ２のラインに流れた電流は、オンとなっている第２のスイッチング素子ＴＲ２から第２の入力端子Ａ２に帰還する。
【００３０】
図３（Ｂ）を参照して、第１のスイッチング素子ＴＲ１がオフの時は、第１の入力端子Ａ１から第１のインダクタＬ１方向に流れる電流は、第１のスイッチング素子ＴＲ１を通らず、第１のダイオードＤ１を介して出力端子Ｐ１に流れる。出力端子Ｐ２からの帰還電流は、オンとなっている第２のスイッチング素子ＴＲ２から第２の入力端子Ａ２に帰還する。
【００３１】
本比較例のスイッチング電源装置においては、第２のスイッチング素子ＴＲ２をオンのままとすることで、リターンダイオードも要らなくなるし、ボディダイオードでの損失もなくなる。しかしながら、交流入力電圧ＶＡＣの半サイクルの間、第２のスイッチング素子ＴＲ２はオンしたままとなるため、この間にオン抵抗による電力の損失が発生する。
【００３２】
スイッチング用トランジスタで電力が消費される原因は、トランジスタのオン抵抗と呼ばれるトランジスタがオンした状態でのソース・ドレイン間の抵抗成分によるもの、並びに、いわゆるスイッチングロスといわれるトランジスタのオン・オフの切り替え時の過渡状態で生じるものがある。
【００３３】
まず、トランジスタのオン抵抗に起因した問題は、トランジスタがオン状態の時に生じる。すなわち、トランジスタのオン抵抗は、トランジスタをオン状態にして、トランジスタに電流を流したとき、オームの法則によって、そのオン抵抗および電流によりトランジスタの電流の流れる端子間に電圧を発生させる。
【００３４】
ここで、トランジスタで消費される電力は、トランジスタに流れる電流と、トランジスタに電流が流れる両端子間に生じる電圧の積となるため、この電力は、スイッチング電源の出力として取り出せるものでは無く、トランジスタで熱に変換されて電力損失となる。
【００３５】
次に、スイッチングロスといわれるオン・オフの過渡状態で発生する損失は、オン・オフの切り替え時に、スイッチング時間と呼ばれる電流・電圧ともにゼロでない時間が存在するために発生する。過渡状態での電流・電圧の変化を近似的に時間の一関数であるとすると、スイッチングロスは、電流×電圧×スイッチング時間／２であらわすことができるため、スイッチング損失を減らすためには、トランジスタのドライブ能力を高く、つまりスイッチング速度を速くする必要がある。
【００３６】
図４は、市販のシリコンＭＯＳＦＥＴのオン抵抗と出力容量によるスイッチングロスとの関係をプロットした図である。点線は、特定出力でのオン抵抗によるロスをあらわしている。図４より、オン抵抗の低いＭＯＳＦＥＴはスイッチングロスが大きく、スイッチングロスの低いＭＯＳＦＥＴは、オン抵抗が大きいことが解る。
【００３７】
ＰＦＣ制御は、１００ＫＨｚ〜２００ＫＨｚの比較的早い周期でスイッチングが行なわれるため、スイッチング素子には、スイッチングが早く、スイッチングロスの少ないＭＯＳＦＥＴを用いる方が望ましい。
【００３８】
帰還電流を帰還するスイッチは、交流入力電圧ＶＡＣのサイクル（５０Ｈｚ〜６０Ｈｚ）の半分の期間、オンしたままとなるので、その期間に発生する熱に変換される損失を減らすため、オン抵抗の小さいＭＯＳＦＥＴを用いることが望ましい。
【００３９】
しかしながら、図４から解る様に、スイッチングロスとオン抵抗の両方が小さいＭＯＳＦＥＴを選択するのは難しい。比較例のスイッチング電源装置においては、スイッチングロスとオン抵抗による損失のいずれが大きくなってしまうという問題がある。つまり、ＰＦＣ制御のためのスイッチングと電流リターンを同じスイッチング素子で行なうと電力損失が増えてしまうことになる。
【００４０】
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
【００４１】
図５は、開示の技術を適用した実施形態のスイッチング電源装置を示す回路図である。図５において、図１に示すスイッチング電源装置と同一又は同等の構成要素には同一符号を付し、その説明を省略する。
【００４２】
本実施形態のスイッチング電源装置は、入力端子Ａ１、Ａ２、ＰＦＣ回路、ＰＦＣ制御回路５０、出力端子Ｐ１、Ｐ２、及び同期整流制御回路２０を含む。
【００４３】
交流電源１から入力端子Ａ１、Ａ２に、商用交流電力（８０〜２３０ＶＡＣ）が入力される。
【００４４】
出力端子Ｐ１は、直流電力を出力する正極端子であり、出力端子Ｐ２は、直流電力を出力する負極端子である。
【００４５】
第１のスイッチング素子ＴＲ１と第１のダイオードＤ１を含む第１の直列回路が、二つの出力端子Ｐ１、Ｐ２に対して、並列接続されている。また、第２のスイッチング素子ＴＲ２と第２のダイオードＤ２を含む第２の直列回路が、二つの出力端子Ｐ１、Ｐ２に対して、並列接続されている。第１および第２のスイッチング素子には、例えば、スイッチング速度が早くて、スイッチングロスの少ないＭＯＳＦＥＴが望ましい。スイッチング速度が早く、高耐圧に耐えられる、窒素ガリウム（ＧａＮ）を用いたＧａＮ−ＨＥＭＴ（Gallium Nitride - High Electron Mobility Transistor：窒化ガリウム高電子移動度トランジスタ）とすることも可能である。
【００４６】
第１のスイッチング素子ＴＲ１と第１のダイオードＤ１との接続点と入力端子Ａ１との間に第１のインダクタＬ１が挿入されている。また、第２のスイッチング素子ＴＲ２と第２のダイオードＤ２との接続点と入力端子Ａ２との間に第２のインダクタＬ２が挿入されている。第１及び第２のインダクタＬ１、Ｌ２には、例えば、昇圧用のインダクタが用いられる。
【００４７】
そして、二つの出力端子Ｐ１、Ｐ２に対して、ＤＣ出力を平滑する平滑コンデンサＣ１が並列接続されている。
【００４８】
Ｔ字型に接続された、第１のインダクタＬ１、第１のスイッチング素子ＴＲ１、第１のダイオードＤ１、及び平滑コンデンサＣ１で第１のＰＦＣ回路を構成する。Ｔ字型に接続された、第２のインダクタＬ２、第２のスイッチング素子ＴＲ２、第２のダイオードＤ２、及び平滑コンデンサＣ１で第２のＰＦＣ回路を構成する。
【００４９】
第１のスイッチング素子ＴＲ１及び第２のスイッチング素子ＴＲ２は、ＰＦＣ制御回路５０からゲートにパルス状のゲート電圧が印加されることによってオフ・オン動作が行われ、ＰＷＭ（Pulse Width Modulation：パルス幅変調）駆動される。
【００５０】
ＰＦＣ制御回路５０は、第１及び第２のスイッチング素子ＴＲ１、ＴＲ２のゲートに印加するパルス状のゲート電圧を出力する。ＰＦＣ制御回路５０は、入力端子Ａ１、Ａ２から入力されるＡＣ電力の電圧値、第１及び第２のスイッチング素子ＴＲ１、ＴＲ２に流れる電流の電流値、平滑コンデンサＣ１の出力側の電圧値に基づいてゲート電圧のデューティ比を決定し、第１及び第２のスイッチング素子ＴＲ１、ＴＲ２のゲートに印加する。ＰＦＣ制御回路５０としては、例えば、第１及び第２のスイッチング素子ＴＲ１、ＴＲ２に流れる電流値、ＤＣ出力電圧値、ＡＣ入力電圧値に基づいてデューティ比を演算できるマルチプライヤ回路を用いればよい。
【００５１】
第１のＰＦＣ回路は、交流入力電圧ＶＡＣが正のサイクルの時に、交流入力電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路として動作する。第２のＰＦＣ回路は、交流入力電圧ＶＡＣが負のサイクルの時に、交流入力電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路として動作する。
【００５２】
第１及び第２のダイオードＤ１、Ｄ２は、第１及び第２のインダクタＬ１、Ｌ２から平滑コンデンサＣ１の方向の整流方向を有していればよく、例えば、ファーストリカバリーダイオード、ＳｉＣショットキーダイオードが用いられる。
【００５３】
入力端子Ａ１と第１のインダクタＬ１との接続点と、出力端子Ｐ２のラインとの間に第１の同期整流スイッチＳＷ１が挿入されている。入力端子Ａ２と第２のインダクタＬ２との接続点と、出力端子Ｐ２のラインとの間に第２の同期整流スイッチＳＷ２が挿入されている。第１および第２の同期整流スイッチＳＷ１、ＳＷ２には、例えば、オン抵抗の小さいＭＯＳＦＥＴが望ましい。あるいは、オン抵抗の小さいＧａＮ−ＨＥＭＴとすることも可能である。
【００５４】
第１および第２の同期整流スイッチＳＷ１、ＳＷ２のオン・オフは、同期整流駆動回路２２によって制御される。第１および第２の同期整流スイッチＳＷ１、ＳＷ２及び同期整流駆動回路２２で、同期整流制御回路２０を構成する。
【００５５】
次に、図６を用いて、本実施形態のスイッチング電源装置の動作について説明する。
【００５６】
図６は、交流入力電圧ＶＡＣが、正の半サイクルの時の図５に示したスイッチング電源装置の電流経路を示す図である。正の半サイクルにおいては、第１のスイッチング素子ＴＲ１をオフ・オンしてＰＦＣ制御する。その際に、第２のスイッチング素子ＴＲ２は、オフのままとする。
【００５７】
図６（Ａ）は、第１のスイッチング素子ＴＲ１がオンになった際の電流経路を示し、
図６（Ｂ）は、第１のスイッチング素子ＴＲ１がオフになった際の電流経路を示す。
【００５８】
図６（Ａ）を参照して、第１のスイッチング素子ＴＲ１がオンの時は、入力端子Ａ１から第１のインダクタＬ１に流れる電流は、第１のスイッチング素子ＴＲ１から、出力端子Ｐ２のラインに流れる。同期整流駆動回路２２は、交流入力電圧ＶＡＣが、正のサイクルにあることを検出して、第２の同期整流スイッチＳＷ２のオンにする。
【００５９】
出力端子Ｐ２のラインに流れた電流は、第２の同期整流スイッチＳＷ２を介して、第２の入力端子Ａ２に帰還する。第２の同期整流スイッチＳＷ２での電圧降下は、第２のスイッチング素子ＴＲ２のボディダイオードＢＤ２の電圧降下に比べてはるかに小さいので、帰還電流は、ボディダイオードＢＤ２には流れず、第２の同期整流スイッチＳＷ２に流れる。
【００６０】
図６（Ｂ）を参照して、第１のスイッチング素子ＴＲ１がオフの時は、入力端子Ａ１から第１のインダクタＬ１方向に流れる電流は、第１のスイッチング素子ＴＲ１を通らず、第１のダイオードＤ１を介して出力端子Ｐ１に流れる。出力端子Ｐ２からの帰還電流は、第２の同期整流スイッチＳＷ２を介して、第２の入力端子Ａ２に帰還する。第２の同期整流スイッチＳＷ２での電圧降下は、第２のスイッチング素子ＴＲ２のボディダイオードＢＤ２の電圧降下に比べてはるかに小さいので、帰還電流は、ボディダイオードＢＤ２には流れず、第２の同期整流スイッチＳＷ２に流れる。
【００６１】
第２の同期整流スイッチＳＷ２がオンとなっている期間は、交流入力電圧ＶＡＣのサイクル（５０Ｈｚ〜６０Ｈｚ）の半分の期間である。第２の同期整流スイッチＳＷ２を、オン抵抗の小さいＭＯＳＦＥＴとしておけば、第２の同期整流スイッチＳＷ２がオンとなっている期間に熱に変換される損失を小さくすることができる。
【００６２】
本実施形態によれば、オフとなっているスイッチング素子のボディダイオードに帰還電流が流れないので、ボディダイオードでの電力の損失がなく、また、同期整流スイッチでのオン抵抗による損失も小さくできるので、電力効率の良いスイッチング電源装置を提供することが可能となる。
【００６３】
次に、図７、図８を用いて、本実施形態の同期整流駆動回路２２の一例について説明する。
【００６４】
図７は、第１及び第２の同期整流スイッチＳＷ１、ＳＷ２のゲートを交流入力電圧ＶＡＣ同期にさせて駆動するための同期整流駆動回路２２の回路例である。本実施例では、同期整流スイッチＳＷ１、ＳＷ２のゲートバイアスは、交流入力電圧ＶＡＣを抵抗分割することによって作成している。
【００６５】
交流入力電圧のワールドワイド（８０〜２３０ＶＡＣ）電圧に対応するため、分割抵抗Ｒ１：Ｒ２、Ｒ４：Ｒ３の抵抗比をたとえば２：１とし、チェナーダイオードＤ１〜Ｄ４により最大電圧を制限している。
【００６６】
図８は、図７に示す同期整流駆動回路２２に、交流入力電圧にＡＣ２３０Ｖを入力した場合のシミュレーション波形を示す。図８（Ａ）は、交流入力電圧波形、図８（Ｂ）は第１の同期整流スイッチＳＷ１のゲート波形、図８（Ｃ）は第２の同期整流スイッチＳＷ２のゲート波形、図８（Ｄ）はスイッチングロス、図８（Ｅ）はＤＣ出力電圧波形を示す。
【００６７】
図８（Ｂ）、図８（Ｃ）から、交流入力電圧ＶＡＣに対応して第１及び第２の同期整流スイッチＳＷ１、ＳＷ２のゲートにバイアスが加えられていることが分かる。本実施例では、抵抗分圧回路によってゲートバイアスを作成したが、専用の補助電源と制御回路を使用しても同様の動作が可能である。
【００６８】
図９は、同期整流駆動回路の別の実施例の同期整流駆動回路２４の回路例である。図１０は、図９に示す同期整流駆動回路２４に、交流入力電圧にＡＣ２３０Ｖを入力した場合のシミュレーション波形を示す。
【００６９】
図７に示す同期整流駆動回路２２では、同期整流スイッチＳＷ１、ＳＷ２にオン抵抗が１００ｍΩ以下であるようなＭＯＳＦＥＴを用いることを想定しているが、さらにオン抵抗の低いＭＯＳＦＥＴを用いる場合、低電圧入力時にオン、オフが遅くなって同期整流スイッチＳＷ１と、同期整流スイッチＳＷ２の両方が同時にオンしてしまい貫通電流が発生して、スイッチングロスの増大やのＭＯＳＦＥＴ故障につながる場合がある。
【００７０】
図９に示す同期整流駆動回路２４では、同期整流スイッチＳＷ１と、同期整流スイッチＳＷ２のゲート前に追加したトランジスタＱ１、Ｑ２により、同期整流スイッチＳＷ１、ＳＷ２のオフ時にゲートの電荷を引き抜くことにより貫通電流の発生を防止することができる。
【００７１】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７２】
１  交流電源
２０  同期整流制御回路
２２、２４  同期整流駆動回路
５０  ＰＦＣ制御回路
Ａ１、Ａ２  入力端子
Ｃ１  コンデンサ、平滑コンデンサ
Ｐ１、Ｐ２  出力端子
Ｄ１、Ｄ２  ダイオード
Ｄ３、Ｄ４  リターンダイオード
Ｌ１、Ｌ２  インダクタ
ＴＲ１、ＴＲ２  スイッチング素子
ＢＤ１、ＢＤ２  ボディダイオード
ＳＷ１、ＳＷ２  同期整流スイッチ
【図６】
2014121249.tif 000003
【図１】
2014121249.tif 000004
【図２】
2014121249.tif 000005
【図３】
2014121249.tif 000006
【図４】
2014121249.tif 000007
【図５】
2014121249.tif 000008
【図７】
2014121249.tif 000009
【図８】
2014121249.tif 000010
【図９】
2014121249.tif 000011
【図１０】
2014121249.tif 000012