(57)【要約】【課題】ワイドバンドギャップ半導体装置としての高耐圧かつ低オン抵抗な特性や高温動作の特質を発揮できるノーマリーオフ型のトランジスタとして動作する半導体装置および半導体モジュールを提供すること。【解決手段】炭化ケイ素系半導体からなる活性層を有するノーマリーオン型の電界効果トランジスタである第１トランジスタと、窒化ガリウム系半導体からなる活性層を有するノーマリーオフ型の電界効果トランジスタである第２トランジスタと、を備え、前記第１トランジスタのソース電極と前記第２トランジスタのドレイン電極とが電気的に接続し、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極とが電気的に接続している半導体装置。【選択図】図１
2014229823.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素系半導体からなる活性層を有するノーマリーオン型の電界効果トランジスタである第１トランジスタと、
窒化ガリウム系半導体からなる活性層を有するノーマリーオフ型の電界効果トランジスタである第２トランジスタと、
を備え、前記第１トランジスタのソース電極と前記第２トランジスタのドレイン電極とが電気的に接続し、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極とが電気的に接続していることを特徴とする半導体装置。
【請求項２】
炭化ケイ素系半導体からなる活性層を有するノーマリーオン型の電界効果トランジスタである第１トランジスタと、
窒化ガリウム系半導体からなる活性層を有するノーマリーオフ型の電界効果トランジスタである第２トランジスタと、
を備え、前記第１トランジスタのソース電極と前記第２トランジスタのドレイン電極とが電気的に接続し、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極との間に、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極とを電気的に接続することができるように構成された端子をさらに備えることを特徴とする半導体装置。
【請求項３】
前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極との間の電気的な経路に、抵抗およびダイオードの少なくともいずれか一つが挿入されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１トランジスタは接合型電界効果トランジスタであり、前記第２トランジスタは、オン状態において２次元キャリアガスを導通経路として用いる電界効果トランジスタであることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
前記第１トランジスタおよび前記第２トランジスタを同一基板上にモノリシックに構成したものであることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
１つ以上の請求項１〜５のいずれか一つに記載の半導体装置を１つのパッケージに実装したものであることを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体モジュールに関するものである。
【背景技術】
【０００２】
近年、パワー半導体装置の分野で、窒化ガリウム（ＧａＮ）系半導体や炭化ケイ素（ＳｉＣ）系半導体といったワイドバンドギャップ半導体を用いた製品の研究開発が活発になされており、既に実用化も始まっている。ワイドバンドギャップ半導体が従来使われているシリコンと比べて優れている点として、高耐圧な半導体装置を低オン抵抗で作ることができること、高温動作が可能なことが周知されている。
【０００３】
ＧａＮ系半導体による半導体装置としては、電界効果トランジスタの一種である、高電子移動度トランジスタ（ＨＥＭＴ）が公知である（例えば、特許文献１参照）。ＨＥＭＴは、たとえば、シリコンからなるｐ型導電性基板上に順に、単層または多層の窒化アルミニウムガリウム（ＡｌｘＧａ１−ｘＮ、０＜ｘ≦１）からなる高抵抗のバッファ層、アンドープの窒化ガリウムからなるキャリア走行層、およびｎ型の窒化アルミニウムガリウム（ＡｌｙＧａ１−ｙＮ、０＜ｙ≦１）からなる表面障壁層（キャリア供給層）が積層され、表面障壁層の上にショットキー性を有するゲート電極が選択的に形成された構成のヘテロ接合構造を有する。これによって、ＨＥＭＴは、表面障壁層直下のキャリア走行層に発生する２次元キャリアガスを電流経路として用いることができ、オン抵抗が小さいという特徴を有する。
【０００４】
しかしながら、特許文献１に開示された半導体装置や、従来のＨＥＭＴでは、ゲートに信号が入力されていない状態のときには、ソースとドレインの間が導通状態となり、短絡した状態となる（以下、ノーマリーオンという）。このようなノーマリーオン型の半導体装置を電力用の設備に用いた場合には、電気回路に何らかの故障が発生してゲートに信号を送ることができない状況、すなわちゲートに信号が入力されない状況になると、負荷への電力の供給を止めることができない。そのため、負荷に大きな電流が流れてしまい、負荷の破壊に至るというおそれがある。
【０００５】
このような不具合が発生するのを回避するためには、ゲートに信号が入力されていない状態のときに、半導体装置がオフ状態（以下、ノーマリーオフという）にならなければならない。そこで、本来はノーマリーオン型である半導体装置に外付けで回路を付加することによって、外部から見たときにノーマリーオフ型の半導体装置として動作させるようにした半導体装置が報告されている（例えば、非特許文献１参照）。
【０００６】
この非特許文献１に開示された半導体装置では、ＳｉＣ系半導体で構成されたノーマリーオン型の半導体装置と、シリコンで構成された低耐圧のＭＯＳＦＥＴ（金属−酸化膜−半導体構造を有する絶縁ゲート型電界効果トランジスタ）がカスコード接続されている。そして、ＭＯＳＦＥＴの動作がノーマリーオフ型であることによって、この半導体装置は、外部に対してノーマリーオフ型半導体装置として動作する。
【０００７】
なお、カスコード接続による半導体装置では、通常、ノーマリーオン型の半導体装置に高耐圧のものを用い、ノーマリーオフ型の半導体装置に低耐圧のものを用い、ノーマリーオン型の半導体装置に、半導体装置全体のオフ時に半導体装置に印加される高電圧の大部分を負担させる構成を採用している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−３６３５６３号公報
【非特許文献】
【０００９】
【非特許文献１】Ilia  Zverev,  et  al.,  ”Silicon  Carbide  questions  the  settled  hierarchy  of  converter  topologies”,  International  Exhibition  &  Conference  for  Power  Electronics（PCIM  Europe）,  Nuremberg,  Germany,  May  20-22,  2003,  pp.73-78.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、非特許文献１に開示される、ＳｉＣ系半導体のノーマリーオン型のＪＦＥＴとシリコン系のノーマリーオフ型のＭＯＳＦＥＴとを組み合わせたカスコード接続によってノーマリーオフ動作が得られる半導体装置は、シリコン系のＭＯＳＦＥＴを使用しているために、ワイドバンドギャップ半導体装置の利点の一つである、シリコン系の半導体装置に比べて高温動作が可能であるという特性を実現できないという問題がある。
【００１１】
本発明は、上記に鑑みてなされたものであって、ワイドバンドギャップ半導体装置としての高耐圧かつ低オン抵抗な特性や高温動作の特質を発揮できるノーマリーオフ型のトランジスタとして動作する半導体装置および半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、炭化ケイ素系半導体からなる活性層を有するノーマリーオン型の電界効果トランジスタである第１トランジスタと、窒化ガリウム系半導体からなる活性層を有するノーマリーオフ型の電界効果トランジスタである第２トランジスタと、を備え、前記第１トランジスタのソース電極と前記第２トランジスタのドレイン電極とが電気的に接続し、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極とが電気的に接続していることを特徴と。
【００１３】
本発明に係る半導体装置は、炭化ケイ素系半導体からなる活性層を有するノーマリーオン型の電界効果トランジスタである第１トランジスタと、窒化ガリウム系半導体からなる活性層を有するノーマリーオフ型の電界効果トランジスタである第２トランジスタと、を備え、前記第１トランジスタのソース電極と前記第２トランジスタのドレイン電極とが電気的に接続し、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極との間に、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極とを電気的に接続することができるように構成された端子をさらに備えることを特徴とする。
【００１４】
本発明に係る半導体装置は、上記発明において、前記第１トランジスタのゲート電極と前記第２トランジスタのソース電極との間の電気的な経路に、抵抗およびダイオードの少なくともいずれか一つが挿入されていることを特徴とする。
【００１５】
本発明に係る半導体装置は、上記発明において、前記第１トランジスタは接合型電界効果トランジスタであり、前記第２トランジスタは、オン状態において２次元キャリアガスを導通経路として用いる電界効果トランジスタであることを特徴とする。
【００１６】
本発明に係る半導体装置は、上記発明において、前記第１トランジスタおよび前記第２トランジスタを同一基板上にモノリシックに構成したものであることを特徴とする。
【００１７】
本発明に係る半導体モジュールは、１つ以上の上記発明の半導体装置を１つのパッケージに実装したものであることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、ワイドバンドギャップ半導体装置としての高耐圧かつ低オン抵抗な特性や高温動作の特質を発揮できるノーマリーオフ型のトランジスタとして動作する半導体装置を実現できるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】図１は、実施の形態１に係る半導体装置の回路構成図である。
【図２】図２は、第１トランジスタの素子構成の一例を示す図である。
【図３】図３は、第２トランジスタの素子構成の一例を示す図である。
【図４】図４は、実施の形態２に係る半導体装置の回路構成図である。
【図５】図５は、実施の形態３に係る半導体装置の回路構成図である。
【図６】図６は、実施の形態４に係る半導体装置の回路構成図である。
【図７】図７は、実施の形態５に係る半導体装置の素子構成図である。
【図８】図８は、公知の半導体装置の回路構成図である。
【発明を実施するための形態】
【００２０】
以下に、図面を参照して本発明に係る半導体装置および半導体モジュールの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２１】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の回路構成図である。図１に示すように、本実施の形態１に係る半導体装置１００は、第１トランジスタ１０と、第２トランジスタ２０とを備えている。
【００２２】
第１トランジスタ１０は、ソース電極１１と、ゲート電極１２と、ドレイン電極１３とを備える。第１トランジスタ１０は、炭化ケイ素（ＳｉＣ）系半導体からなる活性層を有するノーマリーオン型の電界効果トランジスタである。
【００２３】
第２トランジスタ２０は、ソース電極２１と、ゲート電極２２と、ドレイン電極２３とを備える。第２トランジスタ２０は、窒化ガリウム（ＧａＮ）系半導体からなる活性層を有するノーマリーオフ型の電界効果トランジスタである。
【００２４】
ここで、第１トランジスタ１０のソース電極１１と第２トランジスタ２０のドレイン電極２３とが電気的に接続し、第１トランジスタ１０のゲート電極１２と第２トランジスタ２０のソース電極２１とが電気的に接続している。すなわち、第１トランジスタ１０と第２トランジスタ２０とはカスコード接続されている。また、半導体装置１００は、第２トランジスタ２０のソース電極２１に接続して同電位となっているソース端子１０１、ゲート電極２２に接続して同電位となっているゲート端子１０２、および第１トランジスタ１０のドレイン電極１３に接続して同電位となっているドレイン端子１０３を備えている。その結果、半導体装置１００は、外部から見て、ソース端子１０１、ゲート端子１０２、ドレイン端子１０３を有するノーマリーオフ型の電界効果トランジスタとして機能する。
【００２５】
図２は、第１トランジスタの素子構成の一例を示す図である。この第１トランジスタ１０は、ｎ＋型の４Ｈ−ＳｉＣ基板１０ａ上に、４Ｈ−ＳｉＣからなるｐ−型層１０ｂと、４Ｈ−ＳｉＣからなり、チャネルが形成される活性層としてのメサ状のｎ型層１０ｃとを順次積層した構成を有する。ｎ型層１０ｃの表面にはたとえばＳｉＯ２からなる絶縁膜１０ｄが形成されている。ｎ型層１０ｃの表面からｐ−型層１０ｂの内部までコンタクト領域としてのｐ＋型領域１０ｅが形成されている。また、ｎ型層１０ｃのメサ部の表面からその内部まで、コンタクト領域としてのｎ＋型領域１０ｆ、ｐ＋型領域１０ｇ、およびｎ＋型領域１０ｈが形成されている。絶縁膜１０ｄはｎ＋型領域１０ｆ、ｐ＋型領域１０ｇ、およびｎ＋型領域１０ｈ上で開口を有している。そして、これらの開口を通じて、ソース電極１１はｐ＋型領域１０ｅおよびｎ＋型領域１０ｆと、ゲート電極１２はｐ＋型領域１０ｇと、ドレイン電極１３はｎ＋型領域１０ｈと、それぞれオーミック接触している。この構成によって、第１トランジスタ１０はノーマリーオン型の接合型トランジスタ（ＪＦＥＴ）として動作する。
【００２６】
第１トランジスタ１０はたとえば以下のように製造できる。はじめに、ＭＯＣＶＤ法等の結晶成長方法を用いて、４Ｈ−ＳｉＣ基板１０ａに、ｐ−型層１０ｂとｎ型層１０ｃとを順次積層する。ＭＯＣＶＤ法の原料ガスとしては、シラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）などを用いることができる。また、ｎ型ドーパントとしては窒素（Ｎ２）を用いることができ、ｐ型ドーパントとしてはジボラン（Ｂ２Ｈ６）、トリメチルアルミニウム（ＴＭＡ）を用いることができる。つぎに、ドライエッチング等によってｎ型層１０ｃのメサ形状を形成する。つぎに、イオン注入用のマスクを形成し、イオン注入によってｎ＋型領域１０ｆ、１０ｈとなる領域にｎ型ドーパントとしてリン（Ｐ）や窒素（Ｎ）をイオン注入する。さらに、イオン注入用のマスクを形成し、イオン注入によってｐ＋型領域１０ｅ、１０ｇとなる領域にｐ型ドーパントとしてアルミニウム（Ａｌ）やホウ素（Ｂ）をイオン注入する。その後、注入したドーパントを活性化されるための活性化アニールを行う。つぎに、熱酸化法によって絶縁膜１０ｄを形成する。なお、絶縁膜１０ｄの形成に先立って犠牲酸化膜の形成および除去を行って、表面のダメージを除去してもよい。その後、Ｎｉ／Ａｌ積層構造のソース電極１１、ゲート電極１２、ドレイン電極１３を形成することによって、第１トランジスタ１０を製造することができる。
【００２７】
図３は、第２トランジスタ２０の素子構成の一例を示す図である。この第２トランジスタ２０は、Ｓｉ基板２０ａ上に、ＧａＮ系半導体からなるバッファ層２０ｂ、炭素（Ｃ）をドープしたＧａＮからなるＣ−ＧａＮ層２０ｃ、アンドープのＧａＮからなる活性層であるキャリア走行層としてのｕ−ＧａＮ層２０ｄ、ＡｌＧａＮからなる表面障壁層としてのＡｌＧａＮ層２０ｅとが順次積層した構成を有する。また、ＡｌＧａＮ層２０ｅは、エッチング等によって形成されたリセス部Ｒを有する。ゲート電極２２はリセス部Ｒにおいて、ソース電極２１およびドレイン電極２３はゲート電極２２を挟む位置において、ＡｌＧａＮ層２０ｅの表面に形成されている。ＡｌＧａＮ層２０ｅに対しては、ゲート電極２２はショットキー接触し、ソース電極２１およびドレイン電極２３はオーミック接触している。
【００２８】
ＡｌＧａＮ層２０ｅ直下のｕ−ＧａＮ層２０ｄには２次元キャリアガスが発生しており、この２次元キャリアガスがソース電極２１−ドレイン電極２３間の導通電流経路となる。ただし、ゲート電極２２の直下ではリセス部Ｒが形成されているため、ＡｌＧａＮ層２０ｅの厚さが薄くなっているので、２次元キャリアガスが発生していない。その結果、第２トランジスタ２０はノーマリーオフ型のＨＥＭＴとして動作する。
【００２９】
第２トランジスタ２０はたとえば以下のように製造できる。はじめに、ＭＯＣＶＤ法等の結晶成長方法を用いて、Ｓｉ基板２０ａ上に、バッファ層２０ｂと、Ｃ−ＧａＮ層２０ｃと、ｕ−ＧａＮ層２０ｄと、ＡｌＧａＮ層２０ｅとを順次積層する。ＭＯＣＶＤ法の原料ガスとしては、トリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ３）、トリメチルアルミニウム（ＴＭＡ）などを用いることができる。また、ｎ型ドーパントとしてはシラン（ＳｉＨ４）を用いることができ、ｐ型ドーパントとしてはビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いることができる。つぎに、ドライエッチング等によってＡｌＧａＮ層２０ｅのリセス部Ｒを形成する。その後、Ｔｉ／Ａｌ積層構造のソース電極２１、ドレイン電極２３、Ｎｉ／Ａｕ構造のゲート電極２２を形成することによって、第２トランジスタ２０を製造することができる。
【００３０】
ところで、ＧａＮ系半導体装置の分野では、カスコード接続を用いずともトランジスタ単体でノーマリーオフ動作するＨＥＭＴやＭＯＳＦＥＴの開発も活発に行われている。最近では、耐圧２００Ｖ程度以下の低耐圧のノーマリーオフ型のＨＥＭＴが市販されている。しかしながら、耐圧６００Ｖ程度以上の中高耐圧のＨＥＭＴは、信頼性その他の開発課題を抱えており、ノーマリーオン、ノーマリーオフを問わず、実用化された製品は市販されていない。ノーマリーオフ型に比べ、ノーマリーオン型の方がノーマリーオフ化技術の適用という開発要素が不要である分、シンプルであり、相対的に開発が進んでいるといえる。最近では、ＧａＮ系半導体のノーマリーオン型のＨＥＭＴとシリコン系のノーマリーオフ型のＭＯＳＦＥＴとを組み合わせたカスコード接続によってノーマリーオフ動作が得られる半導体装置に関する研究開発の報告が目立つようになってきており、有力視されている。しかし、いずれにしても、ノーマリーオン、ノーマリーオフを問わず、市販化や、市販品としての信頼性の実績が十分に積み上がるまでには、なおも相応の期間を待たねばならない。
【００３１】
一方、ＳｉＣ系半導体装置の分野では、ノーマリーオン型のＪＦＥＴが既に実用化されており、耐圧６００Ｖ程度以上の中高耐圧の製品も市販されている。最近、耐圧６００Ｖ程度以上の中高耐圧であり、かつ、ノーマリーオフ型であるＭＯＳＦＥＴの市販が始まった。しかしながら、価格が高いだけでなく、依然、ゲート酸化膜の信頼性などに深刻な課題を抱えた状態で市場投入されており、電力用の機器や設備に搭載するのに十分な信頼性が確保されているとは言いがたい状況にある。
【００３２】
したがって、ワイドバンドギャップ半導体を用いたノーマリーオフ型のトランジスタとして動作する高耐圧の半導体装置であって、現状容易に入手でき、かつ、一定の信頼性を期待することができる公知の半導体装置は、ＳｉＣ系半導体のノーマリーオン型のＪＦＥＴとシリコン系のノーマリーオフ型のＭＯＳＦＥＴとを組み合わせたカスコード接続によってノーマリーオフ動作が得られる半導体装置のみと考えられる。
【００３３】
ここで、本実施の形態１に係る半導体装置１００との対比のために、カスコード接続によってノーマリーオフ動作を実現している公知の半導体装置について説明する。
図８は、公知の半導体装置の回路構成図である。半導体装置１１００は、第１トランジスタ１１０と、第２トランジスタ１２０とを備えている。
【００３４】
第１トランジスタ１１０は、ソース電極１１１と、ゲート電極１１２と、ドレイン電極１１３とを備える。第１トランジスタ１１０は、炭化ケイ素系半導体からなる活性層を有するノーマリーオン型のＪＦＥＴ、または窒化ガリウム系半導体からなる活性層を有するノーマリーオン型のＨＥＭＴである。
【００３５】
第２トランジスタ１２０は、ソース電極１２１と、ゲート電極１２２と、ドレイン電極１２３とを備える。第２トランジスタ１２０は、シリコン系半導体からなる活性層を有するノーマリーオフ型のＭＯＳＦＥＴである。
【００３６】
ここで、半導体装置１００と同様に、半導体装置１１００は、第１トランジスタ１１０のソース電極１１１と第２トランジスタ１２０のドレイン電極１２３とが電気的に接続し、第１トランジスタ１１０のゲート電極１１２と第２トランジスタ１２０のソース電極１２１とが電気的に接続している。すなわち、第１トランジスタ１１０と第２トランジスタ１２０とはカスコード接続されている。また、半導体装置１１００は、第２トランジスタ１２０のソース電極１２１に接続して同電位となっているソース端子１１０１、ゲート電極１２２に接続して同電位となっているゲート端子１１０２、および第１トランジスタ１１０のドレイン電極１１３に接続して同電位となっているドレイン端子１１０３を備えている。その結果、半導体装置１１００は、外部から見て、ソース端子１１０１、ゲート端子１１０２、ドレイン端子１１０３を有するノーマリーオフ型の電界効果トランジスタとして機能する。
【００３７】
しかしながら、半導体装置１１００では、ノーマリーオフ型の第２トランジスタ１２０として、シリコン系のＭＯＳＦＥＴを使用しているために、ワイドバンドギャップ半導体装置の利点の一つである、シリコン系の半導体装置に比べて高温動作が可能であるという特性が実現されない。さらには、シリコン系のＭＯＳＦＥＴには、内蔵ダイオードといわれるＰＮ接合のダイオードが内在している。そのため、スイッチング動作時に内蔵ダイオードの逆回復損失Ｑｒｒが生じるために、カスコード接続で用いた場合もスイッチング損失が大きくなってしまう。また、シリコン系のＭＯＳＦＥＴは、ゲート電荷Ｑｇが大きいために、スイッチング速度が制約されたり、ゲート駆動に係る消費電力が大きくなったりする短所がある。カスコード接続で用いた場合にも、やはり同様のデメリットがもたらされる。
【００３８】
さらに、第１トランジスタ１１０が、ＧａＮ系半導体のノーマリーオン型のＨＥＭＴである場合には、更に次のような問題がある。すなわち、高耐圧のＧａＮ系半導体のＨＥＭＴが開発途上で未市販であり、仮に市販されてもその初期は高価であったり、信頼性が十分に確保されていなかったりするおそれが大きい。また、ＧａＮ系半導体を用いた半導体装置には、高電圧を印加するとオン抵抗が可逆的に増大する電流コラプスといわれる現象が生じるという問題点があることが知られている。したがって、カスコード接続におけるように、ＧａＮ系半導体のＨＥＭＴに高電圧が掛かる使い方をすると、少なからず電流コラプス現象によるオン抵抗の増大が生じ、ひいては主として導通損失の増大という弊害がもたらされ、ワイドバンドギャップ半導体を採用したことによるオン抵抗低減のメリットが失われてしまう。
【００３９】
なお、低スイッチング損失、低オン抵抗、高温動作可能等の特質の喪失は、動作周波数を高めて使用することへの制約を意味し、ひいては、電力変換機器における冷却部材や、コンデンサ、インダクタといった受動部品の小型化によって、パワー密度、すなわち機器の体積あたりの電力容量を高めることに制限が課されることを意味する。ワイドバンドギャップ半導体を用いた半導体装置は、電力変換効率の向上のみならず、高速スイッチング条件で動作周波数を高めて用い、パワー密度を向上することも期待されている。しかしながら、公知の半導体装置ではその期待に十分に応えることができないおそれがある。
【００４０】
これに対して、本実施の形態１に係る半導体装置１００では、ワイドバンドギャップ半導体である炭化ケイ素系半導体からなる活性層を有するノーマリーオン型の第１トランジスタ１０と、ワイドバンドギャップ半導体である窒化ガリウム系半導体からなる活性層を有するノーマリーオフ型の第２トランジスタ２０とをカスコード接続した構成を有する。
【００４１】
したがって、半導体装置１００は、シリコン系のＭＯＳＦＥＴを有さないために、ワイドバンドギャップ半導体装置の利点の一つである、シリコン系の半導体装置に比べて高温動作が可能であるという特性を有することができる。また、第２トランジスタ２０がＨＥＭＴの場合は、ＧａＮ系半導体のＨＥＭＴには、シリコン系のＭＯＳＦＥＴにおけるような内蔵ダイオードは内在しておらず、スイッチング動作時に内蔵ダイオードの逆回復損失Ｑｒｒが生じてスイッチング損失が大きくなってしまうということもない。また、ＧａＮ系半導体のＨＥＭＴは、シリコン系のＭＯＳＦＥＴに比べ、ゲート電荷Ｑｇが小さいことが知られており、シリコン系のＭＯＳＦＥＴに比べてスイッチング速度を高めることが可能であり、かつ、ゲート駆動に係る消費電力も小さい。これらの利点は、ＧａＮ系半導体のＨＥＭＴをカスコード接続に用いた場合にも発揮される。
【００４２】
また、半導体装置１００では、ＳｉＣ系半導体からなる第１トランジスタ１０に耐圧を持たせてオフ時の高電圧を負担させる設計であるため、オフ時の高電圧はＧａＮ系半導体の第２トランジスタ２０には掛からない。したがって、第２トランジスタ２０における電流コラプス現象によるオン抵抗の増大および導通損失等の損失の増大の影響はごく軽微である。
【００４３】
以上説明したように、本実施の形態１に係る半導体装置１００は、スイッチング速度、低スイッチング損失、低ゲート駆動電力などの特性を損なうことなく、ワイドバンドギャップ半導体装置としての高耐圧かつ低オン抵抗な特性や高温動作の特質を発揮できるノーマリーオフ型の電界効果トランジスタとして動作する。
【００４４】
なお、低スイッチング損失であることや低オン抵抗であること、高温動作可能であること等の特質は、動作周波数を高めて使用することが可能であることを意味し、電力変換機器における冷却部材や、コンデンサ、インダクタといった受動部品の小型化を可能とし、パワー密度、すなわち機器の体積あたりの電力容量を高めることが可能である。ワイドバンドギャップ半導体は、電力変換効率の向上のみならず、高速スイッチング条件で動作周波数を高めて用い、パワー密度を向上することも期待されており、本発明の実施の形態はその期待に応えるための有力な手段を提供する意義をも有する。
【００４５】
また、図２、３に示すＳｉＣ系半導体のＪＦＥＴやＧａＮ系半導体のＨＥＭＴは、現状容易に入手でき、一定の信頼性を期待することができる素子である。したがって、本実施の形態１に係る半導体装置１００は、これらの素子を用いて容易に、信頼性の有る装置として構成することができる。
【００４６】
（実施の形態２）
図４は、本発明の実施の形態２に係る半導体装置の回路構成図である。図４に示すように、本実施の形態２に係る半導体装置１００Ａは、図１に示す実施の形態１に係る半導体装置１００において、第１トランジスタ１０のゲート電極１２と第２トランジスタ２０のソース電極２１との間に、ゲート電極１２とソース電極２１とを電気的に接続することができるように構成されたアクセス端子１０４をさらに備えるように構成したものである。
【００４７】
ここで、一般に、電界効果トランジスタのスイッチング速度は、ゲート電極に接続するゲート抵抗によってコントロールすることができる。本実施の形態１、２に係る半導体装置１００、１００Ａでも、装置全体のゲート端子１０２にゲート抵抗を接続して、スイッチング速度をコントロールすることが可能である。
【００４８】
この半導体装置１００Ａでは、さらに、第１トランジスタ１０のゲート電極１２へのアクセス端子１０４を備えることにより、第１トランジスタ１０のゲート電極１２に対するゲート抵抗３０を外部から接続すること、および必要に応じて交換することを可能としている。このように、半導体装置１００Ａは、第１トランジスタ１０のゲート電極１２にもゲート抵抗３０を接続することができる構成を備えているので、スイッチング速度のコントロールの範囲を拡大したりきめ細かな調整を行ったりすることが可能となる。
【００４９】
なお、アクセス端子１０４には、ゲート抵抗３０以外にも、必要に応じて、他の要素や回路を接続することも可能である。このような要素や回路としては、たとえば、第１トランジスタ１０のゲート電極１２に対して望まぬ電流が流出入することを防止するためのダイオード等からなる保護要素や保護回路等がある。
【００５０】
（実施の形態３）
図５は、本発明の実施の形態３に係る半導体装置の回路構成図である。図５に示すように、本実施の形態３に係る半導体装置１００Ｂは、図１に示す実施の形態１に係る半導体装置１００において、第１トランジスタ１０のゲート電極１２と第２トランジスタ２０のソース電極２１との間の電気的な経路に、ゲート電極１２に対するゲート抵抗４０が挿入された構成を有する。
【００５１】
ゲート抵抗４０は、図４に示す半導体装置１００Ａに接続するゲート抵抗３０と同様に、半導体装置１００Ｂのスイッチング速度のコントロールの範囲を拡大したりきめ細かな調整を行ったりするために機能する。さらに、ゲート抵抗４０は、所望のスイッチング速度のコントロールのために最適化された抵抗値のものが半導体装置１００Ｂ内に内蔵されたものなので、ゲート抵抗を接続するための配線によって寄生インダクタンスが増大することを極力抑制することができる。
【００５２】
（実施の形態４）
図６は、本発明の実施の形態４に係る半導体装置の回路構成図である。図６に示すように、本実施の形態４に係る半導体装置１００Ｃは、図４に示す実施の形態２に係る半導体装置１００Ａにおいて、アクセス端子１０４と第１トランジスタ１０のゲート電極１２との間の電気的な経路に、保護回路５０が挿入された構成を有する。
【００５３】
保護回路５０は、逆並列接続されたダイオード５１、５２で構成されている。この保護回路５０は、第１トランジスタ１０のゲート電極１２に対して望まぬ電流が流出入することを防止する機能を有するものである。
【００５４】
なおこのような保護回路５０は、図５に示す半導体装置１００Ｂのゲート電極１２とゲート抵抗４０との間に挿入して、第１トランジスタ１０のゲート電極１２に対して望まぬ電流が流出入することを防止するようにしてもよい。
【００５５】
（実施の形態５）
図７は、実施の形態５に係る半導体装置の素子構成図である。図７に示すように、半導体装置１００Ｄは、第１トランジスタ１０と、第２トランジスタ２０Ａとを備えている。
【００５６】
第１トランジスタ１０は、図２に示す構成を有するノーマリーオン型のＪＦＥＴである。第２トランジスタ２０Ａは、第１トランジスタ１０のｐ−型層１０ｂ上に、図３に示す第２トランジスタ２０のバッファ層２０ｂ、Ｃ−ＧａＮ層２０ｃ、ｕ−ＧａＮ層２０ｄ、ＡｌＧａＮ層２０ｅ、ソース電極２１、ゲート電極２２およびドレイン電極２３の構成が形成されたものである。
【００５７】
この半導体装置１００Ｄにおいても、第１トランジスタ１０のソース電極１１と第２トランジスタ２０Ａのドレイン電極２３とが電気的に接続し、第１トランジスタ１０のゲート電極１２と第２トランジスタ２０Ａのソース電極２１とが電気的に接続している。すなわち、第１トランジスタ１０と第２トランジスタ２０Ａとはカスコード接続されている。また、半導体装置１００Ｄは、第２トランジスタ２０Ａのソース電極２１に接続して同電位となっているソース端子１０１、ゲート電極２２に接続して同電位となっているゲート端子１０２、および第１トランジスタ１０のドレイン電極１３に接続して同電位となっているドレイン端子１０３を備えている。その結果、半導体装置１００Ｄは、外部から見て、ソース端子１０１、ゲート端子１０２、ドレイン端子１０３を有するノーマリーオフ型の電界効果トランジスタとして機能する。
【００５８】
さらに、半導体装置１００Ｄは、第１トランジスタ１０と第２トランジスタ２０Ａとが同一の４Ｈ−ＳｉＣ基板１０ａ上にモノリシックに構成したものである。その結果、この半導体装置１００Ｄを１つのパッケージに実装して半導体モジュールを形成する場合に、パッケージのサイズを小型化することが可能である。また、半導体装置１００Ｄの各構成要素間の配線を短くできるため、配線による寄生インダクタンスを抑えることも可能である。また、半導体装置１００Ｄ内において各種接合・配線部材を用いた各構成要素間の接合や配線の多くを省略できるため、信頼性が高まる。
【００５９】
なお、寄生インダクタンスは、半導体装置のスイッチング動作におけるサージ電圧の原因となる場合がある。サージ電圧が大きいと、半導体装置の耐圧を越えてしまい、破壊に至らしめることもあるので、機器としての信頼性や寿命も低下してしまう。サージ電圧はスイッチング速度が大きいほど大きくなる性質を有するので、高速スイッチングでの使用が要請されるワイドバンドギャップ半導体系の半導体装置の応用に付きまとう問題といえる。そのため、ワイドバンドギャップ半導体系の半導体装置である本実施の形態５に係る半導体装置１００Ｄにおいて、寄生インダクタンスを抑制する技術的意義は大きい。
【００６０】
また、複数の半導体装置をモノリシックに集積する場合、個々の半導体装置の発熱が、集積された他の半導体装置に影響することが懸念される。しかしながら、本実施の形態５に係る半導体装置１００Ｄでは、元々高温動作可能なワイドバンドギャップ半導体による半導体装置の集積であり、シリコン系の半導体装置が含まれないため、個々の半導体装置による発熱に対しても耐性が高い。
【００６１】
上記実施の形態１〜５に係る半導体装置は、１つ以上を１つのパッケージに実装して半導体モジュールを構成することができる。これによって、半導体装置の占有する空間のサイズを小型化することが可能である。また、半導体装置の各構成要素間の配線を短くできるため配線による寄生インダクタンスを抑えることも可能である。また、半導体装置のパッケージとして適した各種部材を用いて各構成要素間の接合や配線を施したり、環境から保護したりすることができるため、装置の信頼性を高めることも可能である。また、いずれの実施の形態に係る半導体装置も、元々高温動作可能なワイドバンドギャップ半導体による半導体装置で構成されており、シリコン系の半導体装置が含まれないため、集積化による発熱に対しても耐性が高い。
【００６２】
なお、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
【符号の説明】
【００６３】
１０  第１トランジスタ
１０ａ  ４Ｈ−ＳｉＣ基板
１０ｂ  ｐ−型層
１０ｃ  ｎ型層
１０ｄ  絶縁膜
１０ｅ、１０ｇ  ｐ＋型領域
１０ｆ、１０ｈ  ｎ＋型領域
１１、２１  ソース電極
１２、２２  ゲート電極
１３、２３  ドレイン電極
２０、２０Ａ  第２トランジスタ
２０ｂ  バッファ層
２０ａ  Ｓｉ基板
２０ｃ  Ｃ−ＧａＮ層
２０ｄ  ｕ−ＧａＮ層
２０ｅ  ＡｌＧａＮ層
３０、４０  ゲート抵抗
５０  保護回路
５１、５２  ダイオード
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ  半導体装置
１０１  ソース端子
１０２  ゲート端子
１０３  ドレイン端子
１０４  アクセス端子
Ｒ  リセス部
【図１】
2014229823.tif 000003
【図２】
2014229823.tif 000004
【図３】
2014229823.tif 000005
【図４】
2014229823.tif 000006
【図５】
2014229823.tif 000007
【図６】
2014229823.tif 000008
【図７】
2014229823.tif 000009
【図８】
2014229823.tif 000010