(57)【要約】【課題】従来のクロック発生デバイスは、周波数等の自由度が低いので、汎用性が低かった。【解決手段】クロック発生デバイスは、互いに異なる周波数の複数の外部クロック信号を出力するクロック発生デバイスである。クロック発生デバイスは、基準クロック信号から周波数の異なる複数の内部クロック信号を出力する周波数変換部と、前記複数の内部クロック信号を互いに電圧の異なる複数の外部クロック信号に変換して出力する複数のドライバ部とを備える。【選択図】図１
2014158114.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる周波数の複数の外部クロック信号を出力するクロック発生デバイスであって、
基準クロック信号から周波数の異なる複数の内部クロック信号を出力する周波数変換部と、
前記複数の内部クロック信号を互いに電圧の異なる複数の外部クロック信号に変換して出力する複数のドライバ部と
を備えるクロック発生デバイス。
【請求項２】
複数の基準電圧が入力される複数の電圧入力端子を更に備え、
前記複数のドライバ部のそれぞれは、前記複数の電圧入力端子のうち対応する電圧入力端子から入力された基準電圧のいずれかによって前記内部クロック信号の電圧を変換した前記外部クロック信号を出力する
請求項１に記載のクロック発生デバイス。
【請求項３】
前記複数のドライバ部のそれぞれには、前記外部クロック信号の出力のオンとオフとを個別に制御するための第１出力制御信号が入力される
請求項１または２に記載のクロック発生デバイス。
【請求項４】
前記周波数変換部は、
前記基準クロック信号が入力されて、前記基準クロック信号と位相が同期し、且つ、前記基準クロック信号に対して予め指定された倍率の周波数を有する中間クロック信号を出力する位相同期部と、
前記位相同期部から出力された前記中間クロック信号をそれぞれ指定された分周比で分周した前記複数の内部クロック信号を出力する複数の分周器と
を有する請求項１から３のいずれか１項に記載のクロック発生デバイス。
【請求項５】
複数の位相同期部のうち少なくとも一部の位相同期部には、複数の分周器が接続される
請求項４に記載のクロック発生デバイス。
【請求項６】
前記位相同期部には、中間クロック信号の出力のオンとオフとを制御するための第２出力制御信号が入力される
請求項５に記載のクロック発生デバイス。
【請求項７】
前記複数のドライバ部には、それぞれの前記外部クロック信号の出力のオンとオフとを個別に制御するための第１出力制御信号が入力され、
前記位相同期部に接続される複数のドライバ部の全ての前記第１出力制御信号がオフ信号の場合、当該位相同期部にはオフ信号が入力される
請求項６に記載のクロック発生デバイス。
【請求項８】
前記位相同期部には、周波数の異なる複数の中間クロック信号を切り替えさせる周波数切替信号が入力される
請求項４から７のいずれか１項に記載のクロック発生デバイス。
【請求項９】
前記複数の分周器の少なくともいずれかには、前記分周比を切り替えさせて複数の内部クロック信号を出力させる分周比切替信号が入力される
請求項４から８のいずれか１項に記載のクロック発生デバイス。
【請求項１０】
前記位相同期部の個数は、前記複数の分周器の個数以下である
請求項４から９のいずれか１項に記載のクロック発生デバイス。
【請求項１１】
前記複数の分周器のそれぞれと、複数の位相同期部のいずれかとの接続を切り替えるスイッチ部を更に備える
請求項４から１０のいずれか１項に記載のクロック発生デバイス。
【請求項１２】
複数の位相同期部は、第１位相同期部、及び、第２位相同期部を有し、
前記複数の分周器は、変更可能な第１分周比を有する第１分周器、及び、変更可能な第２分周比を有する第２分周器を有し、
前記スイッチ部は、前記第１位相同期部及び前記第２位相同期部と、前記第１分周器及び前記第２分周器との接続を切り替え、
前記スイッチ部による接続の切り替えに応じて、前記第１分周器が出力する内部クロック信号の周波数と前記第２分周器が出力する内部クロック信号の周波数が交換されるように、前記第１分周比と前記第２分周比とが変更される
請求項１１に記載のクロック発生デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック発生デバイスに関する。
【背景技術】
【０００２】
基準クロック生成部から出力された基準クロック信号から複数のクロック信号を出力する周波数発生器（Frequency Generator）が知られている（例えば、特許文献１参照）。
［特許文献１］  米国特許出願公開第２０１０／２１４０２９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の周波数発生器では、予め定められた周波数であり、且つ、固定電圧の複数のクロック信号しか出力できないので、汎用性が低いといった課題がある。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、互いに異なる周波数の複数の外部クロック信号を出力するクロック発生デバイスであって、基準クロック信号から周波数の異なる複数の内部クロック信号を出力する周波数変換部と、前記複数の内部クロック信号を互いに電圧の異なる複数の外部クロック信号に変換して出力する複数のドライバ部とを備えるクロック発生デバイスを提供する。
【０００５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】本実施形態にかかるクロック発生デバイス１２を備える電子装置１０の全体構成図である。
【図２】クロック発生デバイス１２の具体的な一例を説明する全体構成図である。
【図３】位相同期回路３０の一例を示す構成図である。
【図４】一部を変更した電子装置１１０のクロック発生デバイス１１２を説明する全体図である。
【図５】一部を変更した基準クロック生成部１１４を説明する図である。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、本実施形態にかかるクロック発生デバイス１２を備える電子装置１０の全体構成図である。クロック発生デバイス１２を備える電子装置１０は、一例として、スマートフォン等の携帯電話、タブレット等の携帯機器、携帯型のビデオカメラ、デジタルカメラ等である。クロック発生デバイス１２は、基準クロック信号ＣＬＫ０から互いに周波数及び電圧の異なる複数の外部クロック信号ＣＬＫ２を生成して出力することにより、汎用性を向上させる。また、電子装置１０は、様々な周波数及び電圧の外部クロック信号ＣＬＫ２を用いる複数の内部機器２４を１または少数のクロック発生デバイス１２で動作させることができる。
【０００９】
図１に示すように、電子装置１０は、基準クロック生成部１４と、クロック発生デバイス１２と、内部機器２４とを備える。
【００１０】
基準クロック生成部１４は、クロック発生デバイス１２と接続される。基準クロック生成部１４は、基準クロック信号ＣＬＫ０を生成してクロック発生デバイス１２へと出力する。基準クロック信号ＣＬＫ０の周波数は、一例として、３８．４ＭＨｚである。基準クロック生成部１４は、一例として、１つのパッケージに水晶振動子と発振回路とを設けたＳＰＸＯ（Simple Packaged Crystal Oscillator）である。
【００１１】
クロック発生デバイス１２は、クロック入力端子１７と、１または複数の外部入力端子２０と、複数のクロック出力端子１９とを備える。
【００１２】
クロック入力端子１７は、基準クロック生成部１４に接続される。クロック入力端子１７には、基準クロック生成部１４から出力される基準クロック信号ＣＬＫ０が入力される。１または複数の外部入力端子２０には、クロック発生デバイス１２が出力すべき外部クロック信号ＣＬＫ２の出力／非出力、及び、周波数を制御するための制御信号が入力される。また、複数の外部入力端子２０には、クロック発生デバイス１２が出力すべき外部クロック信号ＣＬＫ２の電圧（または振幅）を制御するための複数の基準電圧が電源から入力される。当該複数の外部入力端子２０は、複数の電圧入力端子の一例である。複数のクロック出力端子１９は、クロック入力端子１７から入力される基準クロック信号ＣＬＫ０に基づいて生成した複数の外部クロック信号ＣＬＫ２を出力する。ここで、クロック発生デバイス１２は、複数の外部クロック信号ＣＬＫ２として、１または複数の外部入力端子２０から入力される制御信号及び／又は基準電圧に応じて、各クロック出力端子１９から外部クロック信号ＣＬＫ２を出力するか否か、また、各クロック出力端子１９から出力する外部クロック信号ＣＬＫ２の周波数を切り替える、および、各クロック出力端子１９から出力する外部クロック信号ＣＬＫ２の電圧を制御する。各クロック出力端子１９は、複数の内部機器２４のそれぞれに接続されて、接続先の内部機器２４に対して外部クロック信号ＣＬＫ２を供給する。
【００１３】
クロック発生デバイス１２は、周波数変換部１６と、電圧変換部１８と、制御部２２とを更に備える。周波数変換部１６及び電圧変換部１８は、１チップ上に形成することが好ましい。
【００１４】
周波数変換部１６は、クロック入力端子１７を介して、基準クロック生成部１４と接続される。周波数変換部１６は、基準クロック生成部１４から基準クロック信号ＣＬＫ０を取得する。周波数変換部１６は、基準クロック信号ＣＬＫ０の周波数を変換して、基準クロック信号ＣＬＫ０から互いに周波数が異なる複数の内部クロック信号ＣＬＫ１を生成して電圧変換部１８へと出力する。下記の説明において、内部クロック信号のいずれかを特定する場合、符号を「ＣＬＫ１ａ、ＣＬＫ１ｂ・・」と表し、任意の内部クロック信号を表す場合、符号を「ＣＬＫ１」とする。
【００１５】
電圧変換部１８は、周波数変換部１６と接続される。電圧変換部１８は、周波数変換部１６から複数の内部クロック信号ＣＬＫ１を取得する。電圧変換部１８は、複数のクロック出力端子１９と接続される。電圧変換部１８は、少なくとも一部の内部クロック信号ＣＬＫ１の電圧を変換することにより、内部クロック信号ＣＬＫ１を互いに電圧の異なる複数の外部クロック信号ＣＬＫ２へと変換して出力する。ここで、電圧変換部１８は、複数の内部クロック信号ＣＬＫ１と、複数の外部クロック信号ＣＬＫ２を一対一の関係として出力してもよく、内部クロック信号ＣＬＫ１の数と異なる外部クロック信号ＣＬＫ２を出力してもよい。下記の説明において、外部クロック信号のいずれかを特定する場合、符号を「ＣＬＫ２ａ、ＣＬＫ２ｂ・・」と表し、任意の外部クロック信号を表す場合、符号を「ＣＬＫ２」とする。
【００１６】
制御部２２は、外部クロック信号ＣＬＫ２の電圧を制御する基準電圧であって、複数の外部入力端子２０に入力された基準電圧を電圧変換部１８へと出力する。制御部２２は、外部クロック信号ＣＬＫ２の周波数、出力／非出力を制御する制御信号であって、複数の外部入力端子２０に入力された制御信号を周波数変換部１６及び電圧変換部１８へと出力するとともに、制御信号によって周波数変換部１６及び電圧変換部１８を制御する。
【００１７】
内部機器２４は、電子装置１０の内部に設けられている。各内部機器２４は、クロック出力端子１９のいずれかに接続される。内部機器２４には、外部クロック信号ＣＬＫ２が入力される。内部機器２４は、例えば、アプリケーションプロセッサ、タッチスクリーン、コントローラ、通信用デバイス、ベースバンドＩＣ等である。
【００１８】
図２は、クロック発生デバイス１２の具体的な一例を説明する全体構成図である。
【００１９】
図２に示すように、周波数変換部１６は、１または複数の位相同期回路３０ａから位相同期回路３０ｂと、１または複数の分周器３４ａから分周器３４ｃとを有する。下記の説明において、位相同期回路のいずれかを特定する場合、符号を「３０ａ、３０ｂ・・」と表し、任意の位相同期回路を表す場合、符号を「３０」とする。同様に、分周器のいずれかを特定する場合、符号を「３４ａ、３４ｂ・・」と表し、任意の分周器を表す場合、符号を「３４」とする。
【００２０】
位相同期回路３０は、基準クロック生成部１４と接続される。位相同期回路３０には、基準クロック信号ＣＬＫ０が入力される。位相同期回路３０は、当該基準クロック信号ＣＬＫ０と位相を同期させ、基準クロック信号ＣＬＫ０の周波数に対して、予め指定された変換倍率で変換した周波数を有する中間クロック信号を出力する。例えば、位相同期回路３０ａは、基準クロック信号ＣＬＫ０の周波数に変換倍率Ｎａを掛けて変換した周波数の中間クロック信号を出力する。同様に、位相同期回路３０ｂは、基準クロック信号ＣＬＫ０の周波数に変換倍率Ｎｂを掛けて変換した周波数の中間クロック信号を出力する。ここで、ＮａとＮｂは互いに異なる数値であってよい。ＮａとＮｂは他方の整数倍でないことが好ましい。これにより、位相同期回路３０ａ、３０ｂは、互いに異なる周波数の中間クロック信号を出力できる。
【００２１】
少なくとも１つの位相同期回路３０は、複数の周波数の中間クロック信号の周波数を切り替え可能に構成されていてもよい。例えば、位相同期回路３０ｂは、基準クロック信号ＣＬＫ０の周波数に変換倍率Ｎｂを掛けた周波数の中間クロック信号、及び、基準クロック信号ＣＬＫ０の周波数に変換倍率Ｎｃを掛けた周波数の中間クロック信号のいずれかを出力できるように切替可能であってもよい。このように位相同期回路３０ｂが、周波数の切り替えを可能とする場合、位相同期回路３０ｂは、外部入力端子２０と接続される周波数切替部３６を有する。周波数切替部３６には、各位相同期回路３０ｂが出力する中間クロック信号の周波数を切り替えさせる周波数切替信号が外部入力端子２０を介して、外部から入力される。当該周波数切替信号は、端子制御のようなハード的な切り替え、または、レジスタ設定等によるソフト的な切り替えから生成してもよい。例えば、周波数切替信号「Ｌ」が周波数切替部３６に入力されている場合、位相同期回路３０ｂは、基準クロック信号ＣＬＫ０の周波数をＮｂ倍した周波数の中間クロック信号を出力する。一方、周波数切替信号「Ｈ」が周波数切替部３６に入力されている場合、位相同期回路３０ｂは、基準クロック信号ＣＬＫ０の周波数をＮｃ倍した周波数の中間クロック信号を出力する。これにより、位相同期回路３０ｂは、互いに異なる複数の周波数の中間クロック信号を切り替えて出力できる。また、各位相同期回路３０は、出力制御部３８ａ、３８ｂを有する。出力制御部３８ａ、３８ｂには、各位相同期回路３０が出力する中間クロック信号のオンとオフとを個別に制御する出力制御信号が外部入力端子２０を介して、外部から入力される。尚、位相同期回路３０のオフ状態には、中間クロック信号の出力を停止する状態と、電力の供給が停止されるパワーダウン状態を含む。
【００２２】
複数の分周器３４のそれぞれは、１または複数の位相同期回路３０のいずれかと接続される。図２に示す例では、位相同期回路３０の個数は、分周器３４の個数よりも少ない。尚、位相同期回路３０の個数は、分周器３４の個数以下であることが好ましい。２個の分周器３４ａ、３４ｂが、１個の位相同期回路３０ａに接続される。尚、３個以上の複数の分周器３４が、１個の位相同期回路３０と接続されていてもよい。複数の分周器３４は、位相同期回路３０が出力した中間クロック信号をそれぞれ指定された分周比で分周した複数の内部クロック信号ＣＬＫ１を出力する。ここで、同じ位相同期回路３０ａに接続される分周器３４ａ、３４ｂは、互いに異なる分周比Ｍａ、Ｍｂを有する。これにより、分周器３４ａ、３４ｂは、同じ周波数の中間クロック信号を位相同期回路３０ａから取得するが、分周器３４ａ、３４ｂは、互いに異なる内部クロック信号ＣＬＫ１ａ、ＣＬＫ１ｂを出力することができる。一方、異なる位相同期回路３０に接続される分周器３４同士は、同じ分周比であってもよい。
【００２３】
複数の分周器３４のうち、いずれかの分周器３４の分周比は、可変であってもよい。例えば、分周器３４ｃが、互いに異なる分周比Ｍｃ、Ｍｄに切替可能に構成してもよい。この場合、分周器３４ｃは、外部入力端子２０と接続される分周比切替部４２を有する。分周比切替部４２には、分周器３４ｃの分周比Ｍｃ、Ｍｄを切り替えさせる分周比切替信号が入力される。これにより、分周器３４ｃは、位相同期回路３０ｂから入力される中間クロック信号の周波数を分周した内部クロック信号ＣＬＫ１ｃ、ＣＬＫ１ｄのいずれかを出力する。例えば、分周比切替信号「Ｌ」が分周比切替部４２に入力されている場合、分周器３４ｃは、中間クロック信号の周波数を分周比Ｍｃで分周した周波数の内部クロック信号ＣＬＫ１ｃを出力する。一方、分周比切替信号「Ｈ」が分周比切替部４２に入力されている場合、分周器３４ｃは、中間クロック信号の周波数を分周比Ｍｄで分周した周波数の内部クロック信号ＣＬＫ１ｄを出力する。本実施形態では、分周比切替信号「Ｌ」が分周比切替部４２に入力されている場合、周波数切替信号「Ｌ」が周波数切替部３６に制御部２２によって入力される。また、分周比切替信号「Ｈ」が分周比切替部４２に入力されている場合、周波数切替信号「Ｈ」が周波数切替部３６に制御部２２によって入力される。換言すれば、制御部２２は、分周比切替信号及び周波数切替信号を関係付けて、出力してもよい。
【００２４】
電圧変換部１８は、複数のドライバ部５０と、複数のプルダウン抵抗５２とを有する。ドライバ部のいずれかを特定する場合、符号を「５０ａ、５０ｂ・・」と表し、任意のドライバ部を表す場合、符号を「５０」とする。
【００２５】
各ドライバ部５０は、いずれかの分周器３４に接続される。ドライバ部５０と、分周器３４の接続関係は、適宜設定できる。例えば、図２に示す例では、２個のドライバ部５０が、１個の分周器３４に接続される。このように複数のドライバ部５０を１個の分周器３４に接続してもよい。また、ドライバ部５０と分周器３４とが一対一の関係になるように接続してもよい。また、少なくとも１つのドライバ部５０は、クロック入力端子１７、位相同期回路３０に直接接続されてもよい。この場合、当該ドライバ部５０は、基準クロック信号ＣＬＫ０または中間クロック信号を出力する。
【００２６】
各ドライバ部５０は、電圧制御部５４と、出力制御部５６とを有する。電圧制御部５４には、対応する一部の外部入力端子２０から基準電圧が入力される。ドライバ部５０は、入力された基準電圧によって内部クロック信号ＣＬＫ１の電圧を変換した外部クロック信号ＣＬＫ２を出力する。一例として、ドライバ部５０は、入力された基準電圧を外部クロック信号ＣＬＫ２の電圧としてもよい。ここで、入力される基準電圧は、一定の範囲内で可変である。例えば、基準電圧は、１．７Ｖから３．６Ｖの範囲で変化する。従って、ドライバ部５０は、当該基準電圧の変化に対応させて、外部クロック信号ＣＬＫ２の電圧、例えば、外部クロック信号ＣＬＫ２のハイレベルの電圧を変化させる。ドライバ部５０のそれぞれの出力制御部５６には、複数のドライバ部５０による外部クロック信号ＣＬＫ２の出力のオンとオフとを個別に制御する出力制御信号が入力される。当該出力制御信号は、端子制御のようなハード的な切り替え、または、レジスタ設定によるソフト的な切り替え等から生成してもよい。オンを示す出力制御信号が出力制御部５６に入力されているドライバ部５０は、外部クロック信号ＣＬＫ２を出力する。オフを示す出力制御信号が出力制御部５６に入力されているドライバ部５０は、出力をハイインピーダンス状態とする。ドライバ部５０のオフ状態には、外部クロック信号ＣＬＫ２の出力を停止する状態と、電力の供給が停止されるパワーダウン状態を含む。ここで、一の位相同期回路３０に分周器３４を介して接続されているドライバ部５０に入力されている出力制御信号が全てオフ信号の場合、制御部２２は、当該一の位相同期回路３０に入力される出力制御信号をオフ信号にする。これにより、一の位相同期回路３０に接続されている全てのドライバ部５０がオフ状態の場合、当該一の位相同期回路３０もオフ状態となる。
【００２７】
複数のプルダウン抵抗５２のそれぞれの一端は、ドライバ部５０の出力側に接続される。複数のプルダウン抵抗５２のそれぞれの他端は、接地されている。従って、プルダウン抵抗５２は、ドライバ部５０がオフ状態になると、ドライバ部５０の出力側を接地電位にする。
【００２８】
各クロック出力端子１９は、いずれかのドライバ部５０と接続される。換言すれば、クロック出力端子１９は、ドライバ部５０と一対一の関係で接続される。これにより、クロック出力端子１９は、各ドライバ部５０から出力された外部クロック信号ＣＬＫ２を個別に出力する。
【００２９】
上述した電子装置１０の動作を説明する。まず、基準クロック生成部１４は、周波数変換部１６の位相同期回路３０へと３８．４ＭＨｚの基準クロック信号ＣＬＫ０を出力する。位相同期回路３０は、基準クロック信号ＣＬＫ０が入力されると、基準クロック信号ＣＬＫ０の周波数を変換した周波数を有する中間クロック信号を出力する。ここで、変換倍率Ｎａは「３．７５」、変換倍率Ｎｂは「３．９０」、変換倍率Ｎｃは「４．０６」とする。この場合、位相同期回路３０ａは、基準クロック信号ＣＬＫ０の周波数を３．７５倍した１４４ＭＨｚの周波数の中間クロック信号を分周器３４ａ、３４ｂへと出力する。また、位相同期回路３０ｂは、周波数切替部３６に周波数切替信号「Ｌ」が入力されていると、基準クロック信号ＣＬＫ０の周波数を３．９倍した１４９．６ＭＨｚの周波数の中間クロック信号を分周器３４ｃへと出力する。一方、位相同期回路３０ｂは、周波数切替部３６に周波数切替信号「Ｈ」が入力されていると、基準クロック信号ＣＬＫ０の周波数を４．０６倍した１５６ＭＨｚの周波数の中間クロック信号を分周器３４ｃへと出力する。
【００３０】
次に、分周器３４は、中間クロック信号の周波数を分周比によって分周した内部クロック信号ＣＬＫ１を電圧変換部１８のドライバ部５０へと出力する。例えば、分周比Ｍａは「１２」、分周比Ｍｂは「４」、分周比Ｍｃ、Ｍｄはそれぞれ「４」、「６」とする。この場合、分周器３４ａは、分周比「１２」で１４４ＭＨｚの中間クロック信号を分周するので、１２ＭＨｚの内部クロック信号ＣＬＫ１をドライバ部５０ａ、５０ｂへと出力する。同様に、分周器３４ｂは、分周比「４」で分周するので、３６ＭＨｚの内部クロック信号ＣＬＫ１をドライバ部５０ｃ、５０ｄへと出力する。分周器３４ｃは、分周比切替信号「Ｌ」が分周比切替部４２に入力されている場合、１４９．６ＭＨｚの中間クロック信号を分周比「４」で分周して、３７．４ＭＨｚの内部クロック信号ＣＬＫ１ｃをドライバ部５０ｅ、５０ｆへと出力する。分周器３４ｃは、分周比切替信号「Ｈ」が分周比切替部４２に入力されている場合、１５６ＭＨｚの中間クロック信号を分周比「６」で分周して、２６ＭＨｚの内部クロック信号ＣＬＫ１ｄをドライバ部５０ｅ、５０ｆへと出力する。
【００３１】
電圧変換部１８では、出力制御部５６にオン信号が入力されているオン状態のドライバ部５０が、分周器３４から入力された内部クロック信号ＣＬＫ１の電圧を変換した外部クロック信号ＣＬＫ２を出力する。例えば、１．７Ｖの基準電圧が、外部入力端子２０を介して、ドライバ部５０ａの電圧制御部５４に入力されている場合、ドライバ部５０ａは、内部クロック信号ＣＬＫ１ａの電圧を１．７Ｖに対応させて変換した外部クロック信号ＣＬＫ２ａを出力する。同様にオン状態の他のドライバ部５０が、内部クロック信号ＣＬＫ１を電圧制御部５４に入力される基準電圧に対応させて変換した外部クロック信号ＣＬＫ２を出力する。これらの外部クロック信号ＣＬＫ２は、クロック出力端子１９から内部機器２４へと個別に出力される。以上により、クロック発生デバイス１２は、３６ＭＨｚ、１２ＭＨｚ等の複数の周波数を有し、１．７Ｖから３．６Ｖの電圧をハイレベルに対応させて変換した外部クロック信号ＣＬＫ２を出力することができる。
【００３２】
上述したように、クロック発生デバイス１２は、周波数変換部１６が出力した内部クロック信号ＣＬＫ１を互いに異なる電圧に変換する複数のドライバ部５０を有する。これにより、クロック発生デバイス１２は、異なる周波数の異なる電圧を有する複数の外部クロック信号ＣＬＫ２を出力して、汎用性を高めることができる。この結果、クロック発生デバイス１２は、より多くの内部機器２４に必要な周波数及び／または電圧の外部クロック信号ＣＬＫ２を出力することができる。また、クロック発生デバイス１２は、複数のドライバ部５０に対応する複数のクロック出力端子１９を設けることで、対応するクロック出力端子１９から個別に外部クロック信号ＣＬＫ２を出力できる。
【００３３】
上述したクロック発生デバイス１２では、ドライバ部５０が、変化する基準電圧が入力される電圧制御部５４を有する。これにより、クロック発生デバイス１２は、入力される複数の電圧を切り替える構成に比べて、ドライバ部５０と外部入力端子２０とを接続する構成を簡略化することができる。
【００３４】
上述したクロック発生デバイス１２では、ドライバ部５０のそれぞれが、オン・オフを個別に切り替える出力制御信号が入力される出力制御部５６を有する。これにより、クロック発生デバイス１２は、外部クロック信号ＣＬＫ２を出力しないドライバ部５０を個別にオフ状態にすることができるので、消費電力を抑えることができる。
【００３５】
上述したクロック発生デバイス１２では、位相同期回路３０ａに２個の分周器３４ａ、３４ｂが接続される。また、消費電力の大きい位相同期回路３０の個数が、分周器３４の個数よりも少ない。従って、個数の多い分周器３４が、互いに周波数が異なる内部クロック信号ＣＬＫ１の数を増加させて汎用性を高めつつ、クロック発生デバイス１２は、位相同期回路３０の個数を減らして消費電力を抑えることができる。
【００３６】
上述したクロック発生デバイス１２では、外部入力端子２０から位相同期回路３０に接続される全てのドライバ部５０の出力制御部５６に全てにオフ信号の出力制御信号が入力されると、制御部２２が当該位相同期回路３０の出力制御部３８にオフ信号の出力制御信号を入力する。これにより、クロック発生デバイス１２は、接続されているドライバ部５０が全てオフ状態の位相同期回路３０をオフ状態にするので、消費電力を抑えることができる。
【００３７】
上述したクロック発生デバイス１２では、位相同期回路３０ｂが周波数の変換倍率を切り替える周波数切替部３６を有する。これにより、クロック発生デバイス１２は、位相同期回路３０の個数を減らして構成を簡略化しつつ、互いに周波数の異なる内部クロック信号ＣＬＫ１の個数を増加させて、結果的に、外部クロック信号ＣＬＫ２の個数を増加させることができる。
【００３８】
上述したクロック発生デバイス１２では、分周器３４ｃが分周比を切り替える分周比切替部４２を有する。これにより、クロック発生デバイス１２は、分周器３４の個数を減らして構成を簡略化しつつ、互いに周波数の異なる内部クロック信号ＣＬＫ１の個数を増加させて、結果的に、外部クロック信号ＣＬＫ２の個数を増加させることができる。
【００３９】
上述したクロック発生デバイス１２では、１個の基準クロック生成部１４から出力された基準クロック信号ＣＬＫ０から複数の外部クロック信号ＣＬＫ２を出力する。従って、クロック発生デバイス１２では、１個の基準クロック生成部１４を高精度に設定することによって、複数の外部クロック信号ＣＬＫ２の精度のばらつきを低減させることができる。
【００４０】
図３は、位相同期回路３０の一例を示す構成図である。図３に示すように、位相同期回路３０は、分周器６０と、位相比較器６２と、ローパスフィルター６４と、電圧制御発振器６６と、分周器６８とを有する。尚、図３に示す例では、位相同期回路３０として、ＰＬＬ（Phase Locked Loop）を例に上げたが、ＤＬＬ（Delay Locked Loop）を位相同期回路として適用してもよい。
【００４１】
分周器６０は、基準クロック生成部１４から入力される基準クロック信号ＣＬＫ０を分周比Ｐａで分周する。位相比較器６２は、分周器６０及び分周器６８から入力されるクロック信号ＣＬＫ３ａ、ＣＬＫ３ｂの位相を比較して位相差を電圧に変換してローパスフィルター６４へと出力する。ローパスフィルター６４は、位相比較器６２から出力された信号に含まれる短周期の振動を除去して、電圧制御発振器６６へと出力する。電圧制御発振器６６は、入力された電圧に基づいて制御された周波数を有する中間クロック信号を出力する。分周器６８は、電圧制御発振器６６が出力した中間クロック信号を分周比Ｐｂで分周して、位相比較器６２へとフィードバックする。これにより、位相同期回路３０は、基準クロック信号ＣＬＫ０の周波数を（Ｐｂ／Ｐａ）倍した周波数を有する安定した中間クロック信号を出力する。
【００４２】
更に、分周比Ｐａ及び分周比Ｐｂは、１または複数の外部入力端子２０に入力された制御信号に応じて変更可能であってもよい。これにより、位相同期回路３０は、基準クロック信号ＣＬＫ０に対する中間クロック信号の倍率の指定を受け取ることができる。分周比Ｐａ及び分周比Ｐｂの変更は、１ビットで２通りの組み合わせとしてもよい。複数ビットを用いて、３以上の組み合わせから選択可能としてもよい。また、位相同期回路３０は中間クロック信号の周波数を拡散させてもよい。周波数を拡散させる方法は、直接拡散であってもよい。これにより、位相同期回路３０は電波障害（ＥＭＩ）の原因となる特定周波数へのエネルギー集中を緩和することができる。
【００４３】
図４は、変形例の電子装置１１０のクロック発生デバイス１１２を説明する全体図である。図４に示すクロック発生デバイス１１２は、それぞれ２個のドライバ部５０が接続された２個の分周器３４を備える。
【００４４】
図４に示すように、クロック発生デバイス１１２のうちの周波数変換部１６は、複数の位相同期回路３０と複数の分周器３４との間に配されたスイッチ部３２を更に備える。
【００４５】
スイッチ部３２は、複数の位相同期回路３０と、複数の分周器３４との接続を個別に切り替える。スイッチ部３２は、４個の切替スイッチ７０と、外部入力端子２０に接続される接続切替部７２を有する。接続切替部７２には、外部入力端子２０から接続を切り替える接続切替信号が、外部入力端子２０を介して、外部から入力される。これにより、切替スイッチ７０は、接続と遮断とを切り替える。この結果、２個の位相同期回路３０と２個の分周器３４とが、接続または遮断される。このように、スイッチ部３２は、入力された接続切替信号によって、位相同期回路３０と、分周器３４との接続を個別に切り替える。以上により、スイッチ部３２は、複数の位相同期回路３０と、複数の分周器３４との間を一対一の異なる組み合わせで接続することができる。また、スイッチ部３２が、１個の位相同期回路３０に複数の分周器３４を接続してもよい。これにより、スイッチ部３２は、複数の位相同期回路３０のいずれかと、複数の分周器３４とを複数の異なる組み合わせで接続することができる。
【００４６】
クロック発生デバイス１１２は、スイッチ部３２を設けることにより、位相同期回路３０及び分周器３４の個数を減らしつつ、出力可能な外部クロック信号ＣＬＫ２の周波数の種類を増加させることができる。
【００４７】
更に、クロック発生デバイス１１２は、スイッチ部３２を設けることにより、クロック出力端子１９の位置を変更することができる。これにより、クロック発生デバイス１１２は、クロック出力端子１９に接続される内部機器２４の配置に柔軟に対応することができる。
【００４８】
また、分周器３４ｃとともに、分周器３４ａもまた分周比を変更可能に構成してもよい。この場合、位相同期回路３０ａと分周器３４ａが接続された場合に分周器３４ａが出力する内部クロック信号ＣＬＫ１ａの周波数と、位相同期回路３０ａと分周器３４ｂが接続された場合に分周器３４ｂが出力する内部クロック信号ＣＬＫ１ｂの周波数とが同じになるように、分周器３４ａの分周比及び分周器３４ｂの分周比を変更してもよい。これにより、スイッチ部３２による接続の切り替えに応じて、分周器３４ａが出力する内部クロック信号ＣＬＫ１ａの周波数と、分周器３４ｂが出力する内部クロック信号ＣＬＫ１ｂの周波数とが、位相同期回路３０ａとの接続の切り替えに応じて、交換される。
【００４９】
このような、クロック発生デバイス１１２は、同じ周波数の外部クロック信号ＣＬＫ２を異なるクロック出力端子１９から出力することができる。これにより、内部機器２４の配置により、クロック発生デバイス１１２の外部の基板上において、外部クロック信号ＣＬＫ２が交差してしまう場合に、外部クロック信号ＣＬＫ２を出力するクロック出力端子１９を入れ替えて外部クロック信号ＣＬＫ２の交差を防ぐことができ、効率的な配線の引き回しが可能となる。
【００５０】
図５は、変形例の基準クロック生成部１１４を説明する図である。図５に示すように、本実施形態では、クロック発生デバイス１２が、発振回路８４を有する。発振回路８４は、互いに並列接続された増幅器及び抵抗を含む。基準クロック生成部１１４は、水晶振動子８０と、一対のキャパシタ８２とを有する。一方のキャパシタ８２は、水晶振動子８０の一端に接続される。他方のキャパシタ８２は、水晶振動子８０の他端に接続される。水晶振動子８０は、発振回路８４と並列接続される。これにより、基準クロック生成部１１４は、発振回路８４との間で発振して、水晶振動子８０の振幅電圧によって基準クロック信号ＣＬＫ０を出力する。
【００５１】
上述した各実施形態の構成の構造、処理方法、個数等の数値、接続関係等の相互関係は、適宜変更してよい。また、各実施形態を適宜組み合わせてもよい。
【００５２】
例えば、一の外部入力端子２０に入力される信号によって、制御部２２が、複数の位相同期回路３０、複数の分周器３４、複数のドライバ部５０を制御できるようにしてもよい。これにより、クロック発生デバイス１２の外部入力端子２０に対して、クロック発生デバイス１２の接続先の内部機器２４に応じた周波数及び／または電圧の外部クロック信号ＣＬＫ２を出力させるように制御信号とプルアップ／プルダウンとにより設定し、必要な基準電圧を変えることにより、クロック発生デバイス１２は、より多くの内部機器２４に必要な周波数及び／または電圧の外部クロック信号ＣＬＫ２を出力することができる。また、一の外部入力端子２０に入力される信号によって、制御部２２が、位相同期回路３０、分周器３４、ドライバ部５０のうち、少なくとも２個以上を制御できるようにしてもよい。
【００５３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５４】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００５５】
１０  電子装置
１２  クロック発生デバイス
１４  基準クロック生成部
１６  周波数変換部
１７  クロック入力端子
１８  電圧変換部
１９  クロック出力端子
２０  外部入力端子
２２  制御部
２４  内部機器
３０  位相同期回路
３２  スイッチ部
３４  分周器
３６  周波数切替部
３８  出力制御部
４２  分周比切替部
５０  ドライバ部
５２  プルダウン抵抗
５４  電圧制御部
５６  出力制御部
６０  分周器
６２  位相比較器
６４  ローパスフィルター
６６  電圧制御発振器
６８  分周器
７０  切替スイッチ
７２  接続切替部
８０  水晶振動子
８２  キャパシタ
８４  発振回路
１１０  電子装置
１１２  クロック発生デバイス
１１４  基準クロック生成部
【図１】
2014158114.tif 000003
【図２】
2014158114.tif 000004
【図３】
2014158114.tif 000005
【図４】
2014158114.tif 000006
【図５】
2014158114.tif 000007