(57)【要約】【課題】半導体基板の欠陥によるキャリアの再結合損失が減少し、開放電圧が向上する光電素子及び光電素子の製造方法を提供する。【解決手段】単結晶シリコンからなり、相互に対向する第１面及び第２面を有する半導体基板と、半導体基板の第１面側に形成されたドーピング部と、ドーピング部と半導体基板の第２面との間に形成された第１絶縁膜と、を含み、ドーピング部は、単結晶シリコンにドーピングされている第１ドーパントを含む第１半導体層と、単結晶シリコンにドーピングされている第２ドーパントを含む第２半導体層と、を含む光電素子である。【選択図】図１
2014096574.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコンからなり、相互に対向する第１面及び第２面を有する半導体基板と、
前記半導体基板の第１面側に形成されたドーピング部と、
前記ドーピング部と半導体基板の第２面との間に形成された第１絶縁膜と、
を含み、
前記ドーピング部は、
単結晶シリコンにドーピングされている第１ドーパントを含む第１半導体層と、
単結晶シリコンにドーピングされている第２ドーパントを含む第２半導体層と、
を含むことを特徴とする、光電素子。
【請求項２】
前記第１半導体層は、第１導電型であり、
前記第２半導体層は、前記第１導電型と逆の導電型となる第２導電型であることを特徴とする、請求項１に記載の光電素子。
【請求項３】
前記第１絶縁膜は、シリコン酸化物を含むことを特徴とする、請求項１または２に記載の光電素子。
【請求項４】
前記第１半導体層及び前記第２半導体層は、トレンチによって相互に分離されることを特徴とする、請求項１〜３のいずれか１項に記載の光電素子。
【請求項５】
前記トレンチは、半導体基板の前記第１面、前記ドーピング部及び前記第１絶縁膜を順次に貫通するように形成されることを特徴とする、請求項４に記載の光電素子。
【請求項６】
前記トレンチ上に延びる第２絶縁膜をさらに含むことを特徴とする、請求項４または５に記載の光電素子。
【請求項７】
前記第１半導体層及び前記第２半導体層に電気的に結合された第１電極及び第２電極をさらに含むことを特徴とする、請求項４〜６のいずれか１項に記載の光電素子。
【請求項８】
前記第１半導体層と前記第１電極との間から、前記トレンチを介して、前記第２半導体層と前記第２電極との間に延びる第２絶縁膜をさらに含むことを特徴とする、請求項７に記載の光電素子。
【請求項９】
前記第１半導体層及び前記第２半導体層は、交互に配されることを特徴とする、請求項１〜８のいずれか１項に記載の光電素子。
【請求項１０】
単結晶シリコンからなり、相互に対向する第１面及び第２面を有する半導体基板が形成される工程と、
イオン注入により半導体基板の前記第１面と前記第２面との間に第１絶縁膜が形成される工程と、
前記半導体基板の前記第１面と前記第１絶縁膜との間に、単結晶シリコンにドーピングされた第１ドーパントを含む第１半導体層と、単結晶シリコンにドーピングされた第２ドーパントを含む第２半導体層とを含むドーピング部が形成される工程と、
を含む光電素子の製造方法。
【請求項１１】
前記第１絶縁膜は、酸素イオンが注入されるイオン注入により形成されるシリコン酸化膜で形成されることを特徴とする、請求項１０に記載の光電素子の製造方法。
【請求項１２】
前記ドーピング部を形成する工程は、
化学気相蒸着により、半導体基板上に第１ドーピング物質層が形成される工程と、
前記第１ドーピング物質層上に第１拡散防止膜が形成される工程と、
を含むことを特徴とする、請求項１０または１１に記載の光電素子の製造方法。
【請求項１３】
前記第１ドーピング物質層と第１拡散防止膜とが除去されるエッチング工程をさらに含むことを特徴とする、請求項１２に記載の光電素子の製造方法。
【請求項１４】
前記半導体基板上に第２ドーピング物質層が形成される工程と、
前記第２ドーピング物質層上に第２拡散防止膜が形成される工程と、
をさらに含むことを特徴とする、請求項１２または１３に記載の光電素子の製造方法。
【請求項１５】
前記第１ドーピング物質層と前記第２ドーピング物質層とが拡散することにより、前記第１半導体層と前記第２半導体層とがそれぞれ形成される工程をさらに含むことを特徴とする、請求項１４に記載の光電素子の製造方法。
【請求項１６】
前記第１半導体層及び前記第２半導体層がエッチングされ、前記第１半導体層及び前記第２半導体層を隔離させるトレンチが形成される工程をさらに含むことを特徴とする、請求項１０〜１５のいずれか１項に記載の光電素子の製造方法。
【請求項１７】
前記トレンチが形成される工程は、前記第１絶縁膜がエッチングされる工程をさらに含むことを特徴とする、請求項１６に記載の光電素子の製造方法。
【請求項１８】
前記トレンチの面と前記第１半導体層と前記第２半導体層とをカバーする第２絶縁膜が形成される工程をさらに含むことを特徴とする、請求項１６または１７に記載の光電素子の製造方法。
【請求項１９】
前記第１半導体層または前記第２半導体層と接触する第２絶縁膜の一部が除去される工程をさらに含むことを特徴とする、請求項１８に記載の光電素子の製造方法。
【請求項２０】
前記第１半導体層上及び前記第２半導体層上に第１電極及び第２電極が形成される工程をさらに含むことを特徴とする、請求項１０〜１９のいずれか１項に記載の光電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電素子及び光電素子の製造方法に関する。
【背景技術】
【０００２】
最近、エネルギー資源の枯渇問題及び地球環境問題によって、クリーンエネルギーの開発が加速化している。クリーンエネルギー(Ｃｌｅａｎ  Ｅｎｅｒｇｙ)の一つである、太陽電池を利用した太陽光発電は、太陽光を直接電気に変換するため、新たなエネルギーの源泉と期待されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、現在工業的に生産されている太陽電池の発電費用は、火力発電と比較するとまだ高く、太陽電池の広範囲な分野への応用のためには、太陽電池の発電効率を高めることが必要である。発電効率を高めるためには、表面再結合損失を減らし、光吸収から生成されたキャリアを分離収集するエミッタ（Ｅｍｉｔｔｅｒ）及びベースの欠陥を減らすことが望ましい。
【０００４】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、半導体基板の欠陥によるキャリアの再結合損失が減少し、開放電圧が向上することが可能な、新規かつ改良された光電素子を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある観点によれば、単結晶シリコンからなり、相互に対向する第１面及び第２面を有する半導体基板と、半導体基板の第１面側に形成されたドーピング部と、ドーピング部と半導体基板の第２面との間に形成された第１絶縁膜と、を含み、ドーピング部は、単結晶シリコンにドーピングされている第１ドーパントを含む第１半導体層と、単結晶シリコンにドーピングされている第２ドーパントを含む第２半導体層と、を含むことを特徴とする、光電素子が提供される。
【０００６】
第１半導体層及び第２半導体層は、相互に逆の導電型となる第１導電型及び第２導電型であってもよい。
【０００７】
第１絶縁膜は、シリコン酸化物を含んでもよい。
【０００８】
第１半導体層及び第２半導体層は、トレンチによって相互に分離されてもよい。
【０００９】
トレンチは、半導体基板の第１面、ドーピング部及び第１絶縁膜を順次に貫通するように形成されてもよい。
【００１０】
トレンチ上に延びる第２絶縁膜をさらに含んでもよい。
【００１１】
第１半導体層及び第２半導体層に電気的に結合された第１電極及び第２電極をさらに含んでもよい。
【００１２】
第１半導体層と第１電極との間から、トレンチを介して、第２半導体層と第２電極との間に延びる第２絶縁膜をさらに含んでもよい。
【００１３】
第１半導体層及び第２半導体層は、交互に配されてもよい。
【００１４】
また、上記課題を解決するために、本発明の別の観点によれば、単結晶シリコンからなり、相互に対向する第１面及び第２面を有する半導体基板が形成される工程と、イオン注入により半導体基板の第１面と第２面との間に第１絶縁膜が形成される工程と、半導体基板の第１面と第１絶縁膜との間に、単結晶シリコンにドーピングされた第１ドーパントを含む第１半導体層と、単結晶シリコンにドーピングされた第２ドーパントを含む第２半導体層とを含むドーピング部が形成される工程と、を含む光電素子の製造方法が提供される。
【００１５】
第１絶縁膜は、酸素イオンが注入されるイオン注入により形成されるシリコン酸化膜で形成されてもよい。
【００１６】
ドーピング部を形成する工程は、化学気相蒸着により、半導体基板上に第１ドーピング物質層が形成される工程と、第１ドーピング物質層上に第１拡散防止膜が形成される工程と、を含んでもよい。
【００１７】
第１ドーピング物質層と第１拡散防止膜とが除去されるエッチング工程をさらに含んでもよい。
【００１８】
半導体基板上に第２ドーピング物質層が形成される工程と、第２ドーピング物質層上に第２拡散防止膜が形成される工程と、をさらに含んでもよい。
【００１９】
第１ドーピング物質層と第２ドーピング物質層とが拡散することにより、第１半導体層と第２半導体層とがそれぞれ形成される工程をさらに含んでもよい。
【００２０】
第１半導体層及び第２半導体層がエッチングされ、第１半導体層及び第２半導体層を隔離させるトレンチが形成される工程をさらに含んでもよい。
【００２１】
トレンチが形成される工程は、第１絶縁膜がエッチングされる工程をさらに含んでもよい。
【００２２】
トレンチの面と第１半導体層と第２半導体層とをカバーする第２絶縁膜が形成される工程をさらに含んでもよい。
【００２３】
第１半導体層または第２半導体層と接触する第２絶縁膜の一部が除去される工程をさらに含んでもよい。
【００２４】
第１半導体層上及び第２半導体層上に第１電極及び第２電極が形成される工程をさらに含んでもよい。
【発明の効果】
【００２５】
本発明によれば、半導体基板の欠陥によるキャリアの再結合損失が減少し、開放電圧が向上する光電素子が提供される。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係る光電素子を示す断面図である。
【図２】本発明と対比される比較例に係る光電素子が示す断面図である。
【図３Ａ】図２の比較例に係る光電素子の製造方法を工程別に示す説明図である。
【図３Ｂ】図２の比較例に係る光電素子の製造方法を工程別に示す説明図である。
【図３Ｃ】図２の比較例に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ａ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｂ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｃ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｄ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｅ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｆ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｇ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｈ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｉ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｊ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｋ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【図４Ｌ】本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【発明を実施するための形態】
【００２７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２８】
図１は、本発明の望ましい一実施形態に係る光電素子を示す断面図である。図１を参照すれば、光電素子は、半導体基板１００と、半導体基板１００に形成された第１半導体層１１１及び第２半導体層１１２と、第１半導体層１１１及び第２半導体層１１２に電気接続された第１電極１２１及び第２電極１２２と、を備える。例えば、第１半導体層１１１及び第２半導体層１１２は、半導体基板１００の第１面Ｓ１に沿って交互に配列されるように複数設けられる。第１半導体層１１１及び第２半導体層１１２は、半導体基板１００のドーピング部１１０を形成する。相互に隣接した互いに反対の導電型である第１半導体層１１１及び第２半導体層１１２は、その間にトレンチ１３０が形成されることにより、相互に接触せずに絶縁される。
【００２９】
図１で、Ａ１及びＡ２は、第１半導体層１１１及び第２半導体層１１２が形成された第１領域及び第２領域を表す。そして、第１領域Ａ１及び第２領域Ａ２の間には、トレンチ１３０が形成されたトレンチ領域Ｔが介在する。
【００３０】
トレンチ１３０は、互いに反対の導電型である第１半導体層１１１及び第２半導体層１１２を相互に絶縁するためのものであって、例えば、半導体基板１００の第１面Ｓ１からドーピング部１１０までの深さに形成される。本発明の一実施形態におけるトレンチ１３０は、半導体基板１００に第１絶縁膜１５０までの深さである所定深さｄに形成され、第１半導体層１１１及び第２半導体層１１２の絶縁を確保する。トレンチ１３０を通じて露出されたトレンチ面には、トレンチ面に沿って第２絶縁膜１３１が形成される。第２絶縁膜１３１は、半導体基板１００の露出された表面をパッシベーション(Ｐａｓｓｉｖａｔｉｏｎ)し、表面再結合損失を減らす役割をする。
【００３１】
半導体基板１００は、第１面Ｓ１と、第１面Ｓ１の反対面である第２面Ｓ２とを含む。半導体基板１００は、例えば、第１面Ｓ１上にエミッタ及びベースの電極１２０の両方が形成される背面接触(Ｂａｃｋ−Ｃｏｎｔａｃｔ)が形成される。これにより、電極１２０の構造が排除された第２面Ｓ２が受光面として機能し、有効入射光が増え、光損失が減る。本発明に係る光電素子は、例えば、半導体基板１００の受光面(第２面Ｓ２)側に電極１２０を形成しない背面接触が形成されることによって、電極１２０による光損失を減らし、受光面に電極１２０を形成する従来の太陽電池と比較する時、高い出力を得られる。
【００３２】
例えば、半導体基板１００は、第２面Ｓ２を通じた受光によって、光生成キャリアを形成する。前記光生成キャリア(以下、キャリア)は、半導体基板１００に吸収されて生成された正孔及び電子を意味する。半導体基板１００は、ｎ型またはｐ型の導電型を有する単結晶シリコン基板で形成される。例えば、本発明の一実施形態で、前記半導体基板１００は、ｎ型単結晶シリコン基板で形成される。前記半導体基板１００の第２面Ｓ２には、凹凸パターンを含むテクスチャ(ｔｅｘｔｕｒｅ)構造１９０が形成される。前記テクスチャ構造１９０は、入射光の反射率を低下させる役割を行い、多数の微細な突起を含む凹凸面を形成する。
【００３３】
半導体基板１００のテクスチャリングされた第２面Ｓ２上には、パッシベーション膜１８０が形成される。パッシベーション膜１８０は、半導体基板１００で生成されたキャリアの再結合を防止して、キャリアの収集効率を向上させる。
【００３４】
半導体基板１００の第１面Ｓ１には、互いに反対の導電型を有する第１半導体層１１１及び第２半導体層１１２が形成される。例えば、半導体基板１００の第１面Ｓ１に沿って複数の第１半導体層１１１及び第２半導体層１１２が交互に配列される。第１半導体層１１１及び第２半導体層１１２は、半導体基板１００で生成されたキャリアを分離収集するエミッタ及びベースをそれぞれ形成する。第１半導体層１１１及び第２半導体層１１２は、半導体基板１００の第１面Ｓ１内で、第１領域Ａ１及び第２領域Ａ２に選択的に形成される。
【００３５】
第１半導体層１１１は、単結晶シリコンで形成され、例えば、半導体基板１００と同じ格子定数を有する単結晶シリコンで形成される。第１半導体層１１１は、半導体基板１１１に、ｐ型またはｎ型ドーパントが注入されることによって形成される。例えば、第１半導体層１１１は、ｎ型半導体基板１００と逆導電型であるｐ型にドーピングされ、ｎ型半導体基板１００から少数キャリア(例えば、正孔)を収集するエミッタを形成する。
【００３６】
第２半導体層１１２は、単結晶シリコンで形成され、例えば、半導体基板１００と同じ格子定数を有する単結晶シリコンで形成される。第２半導体層１１２は、半導体基板１００に、ｐ型またはｎ型ドーパントが注入されることによって形成される。例えば、第２半導体層１１２は、ｎ型半導体基板１００のような導電型であるｎ型に形成され、ｎ型半導体基板１００から多数キャリア(例えば、電子)を収集するベースを形成する。
【００３７】
第１半導体層１１１及び第２半導体層１１２は、トレンチ１３０が設けられることにより互いに接触せず、電気的に絶縁されるように分離される。すなわち、トレンチ１３０は、第１半導体層１１１及び第２半導体層１１２の間に形成され、第１半導体層１１１及び第２半導体層１１２を互いに絶縁させる。トレンチ１３０の露出された表面上には、第２絶縁膜１３１が形成される。第２絶縁膜１３１は、トレンチ１３０を通じて露出された半導体基板１００の表面をパッシベーションする機能を果たす。
【００３８】
第１半導体層１１１及び第２半導体層１１２は、半導体基板１００のドーピング部１１０を形成する。本発明の一実施形態における半導体基板１００のドーピング部１１０は、半導体基板１００の表面側に形成され、半導体基板１００の本体１１５と同じ格子定数を有する単結晶シリコンで形成される。光生成されたキャリアを分離収集する第１半導体層１１１及び第２半導体層１１２が単結晶シリコンで形成されることによって、欠陥が最小化され、欠陥によるキャリア捕獲(ｔｒａｐｐｉｎｇ)のような欠陥損失が低減する。
【００３９】
本発明の一実施形態におけるドーピング部１１０は、半導体基板１００の一部であり、単結晶シリコンで形成される。例えば、ドーピング部１１０は、単結晶半導体基板１００の表面からエピ成長させたエピタキシャル層ではなく、単結晶半導体基板１００の一部として形成される。後述するように、半導体基板１００のドーピング部１１０と本体１１５との間には、第１絶縁膜１５０が形成される。第１絶縁膜１５０は、イオン注入により、半導体基板１００の表面から所定深さｄに形成される。この後、半導体基板１００の表面からｐ型またはｎ型ドーパントが拡散されることにより、第１半導体層１１１及び第２半導体層１１２を含むドーピング部１１０が形成される。
【００４０】
例えば、ドーピング部１１０は、半導体基板１００の第１面Ｓ１に形成され、ドーピング部１１０と半導体基板１００の第２面Ｓ２との間には、第１絶縁膜１５０が形成される。第１絶縁膜１５０は、半導体基板１００をパッシベーションして、半導体基板１００の欠陥によるキャリアの再結合損失を減らし、キャリアの収集効率を向上させる。したがって、光電素子の開放電圧を高めることができる。
【００４１】
例えば、第１絶縁膜１５０は、その形成過程あるいは半導体基板１００のパッシベーションにより、自然に固定正電荷(Ｐｏｓｉｔｉｖｅ  Ｆｉｘｅｄ  Ｃｈａｒｇｅ)または固定負電荷(Ｎｅｇａｔｉｖｅ  Ｆｉｘｅｄ  Ｃｈａｒｇｅ)の特性を有する。例えば、第１絶縁膜１５０は、固定正電荷の特性を有し、ｎ型半導体基板１００の少数キャリアである正孔の接近を防止し、少数キャリアの生存期間を延長させる。例えば、第１絶縁膜１５０は、シリコン酸化膜(Ｓｉｌｉｃｏｎ  Ｏｘｉｄｅ)やシリコン窒化膜で形成されるが、本発明は、これに限定されない。
【００４２】
本発明の一実施形態における第１絶縁膜１５０は、イオン注入によって、半導体基板１００の第１面Ｓ１と第２面Ｓ２との間の所定深さｄに形成される。例えば、第１絶縁膜１５０は、酸素イオンが注入されるイオン注入により形成されたシリコン酸化膜で形成される。
【００４３】
例えば、イオン注入では、半導体基板１００の表面からイオンが投射される直線距離である投射範囲(ｐｒｏｊｅｃｔｉｏｎ ｒａｎｇｅ)が制御され、半導体基板１００の表面から所望の深さまでイオンが浸透することにより、第１絶縁膜１５０が形成される深さｄや第１絶縁膜１５０の厚さｔが精密に制御される。また、投射範囲を制御することによって、半導体基板１００の深さ方向によるイオン濃度のプロファイルを調節することもできる。投射範囲は、イオン注入時、イオンビームを加速させるエネルギーの量によって調節される。また、イオン注入では、注入されるイオンドーズ(Ｉｏｎ  ｄｏｚｅ)が制御されることによって、第１絶縁膜１５０の組成やイオン濃度のプロファイルが精密に調節される。
【００４４】
このように、投射範囲及びイオンドーズのようなイオン注入の工程条件が制御されることによって、第１絶縁膜１５０の厚さｔが精密に制御される。これにより、半導体基板１００の全体にわたって、均一な絶縁特性を有する第１絶縁膜１５０が形成され、第１絶縁膜１５０を通じたキャリアのトンネリング(ｔｕｎｎｅｌｉｎｇ)が一定に維持される。
【００４５】
本発明の一実施形態における第１絶縁膜１５０の厚さｔは、５〜３０Åの範囲に形成される。もし、第１絶縁膜１５０がその範囲より厚く形成される場合には、キャリアのトンネリングが困難になるため、第１半導体層１１１及び第２半導体層１１２によるキャリアの収集が困難になる。一方、その範囲より薄く形成される場合には、実質的に第１絶縁膜１５０のパッシベーション機能が発揮できなるため、開放電圧の向上が期待し難くなる。また、本発明の一実施形態における第１絶縁膜１５０は、半導体基板１００の表面から約２０００〜３０００Åの深さｄに形成される。
【００４６】
図２は、本発明と対比される比較例に係る光電素子を示す断面図である。図３Ａ〜３Ｃは、図２の比較例に係る光電素子の製造方法を工程別に示す説明図である。図２を参照すれば、半導体基板１５上には、ドーピング部１０が形成され、半導体基板１５とドーピング部１０との間には、絶縁膜５０が形成されている。ドーピング部１５は、多結晶シリコンやアモルファスシリコンで形成される。
【００４７】
図３Ａ〜３Ｃを参照すれば、半導体基板１５上には、熱酸化工程によって所定厚さｔの絶縁膜５０が形成され(図３Ｂ)、絶縁膜５０上には、互いに逆導電型の第１半導体層１１及び第２半導体層１２を含むドーピング部１０が形成される(図３Ｃ)。この時、第１半導体層１１及び第２半導体層１２は、半導体基板１５を覆う絶縁膜５０上に形成されるため、単結晶シリコンでは形成されず、化学気相蒸着(ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ)のような蒸着により、多結晶シリコンまたはアモルファスシリコンで形成される。多結晶シリコンやアモルファスシリコンは、単結晶シリコンと比較すると、結晶の格子欠陥のような多数の欠陥を有している。このため、図３Ａ〜３Ｃに図示した製造方法で製造される光電素子では、例えば、キャリアの再結合損失が発生し、光電変換効率が低下する問題が発生する。
【００４８】
以下では、図４Ａ〜４Ｌを参照して、本発明の一実施形態に係る光電素子の製造方法について説明する。図４Ａ〜４Ｌは、本発明の一実施形態に係る光電素子の製造方法を工程別に示す説明図である。
【００４９】
まず、図４Ａに示したように、半導体基板２００が準備される。例えば、半導体基板２００は、ｎ型またはｐ型単結晶シリコンウェーハからなる。このとき、例えば、半導体基板２００の表面に付着した物理的、化学的な不純物を除去するために、酸やアルカリ溶液を用いて半導体基板２００を洗浄する工程が行われる。
【００５０】
次いで、図４Ｂに示したように、半導体基板２００の第１面Ｓ１上にマスクＭ１が形成される。マスクＭ１は、半導体基板２００の第２面Ｓ２上に凹凸パターンが形成されるテクスチャリング時において、半導体基板２００の第１面Ｓ１を保護するエッチング防止膜の機能を果たす。
【００５１】
さらに、図４Ｂに示したように、半導体基板２００の第２面Ｓ２にテクスチャリングが行われる。テクスチャリングでは、半導体基板２００の第１面Ｓ１に形成されたマスクＭ１がエッチング防止膜となり、半導体基板２００の第２面Ｓ２をエッチング対象としてエッチングが行われる。例えば、テクスチャリングでは、半導体基板２００に対して、アルカリ溶液を適用する異方性エッチングが行われ、半導体基板２００の第２面Ｓ２に凹凸パターンのテクスチャ構造が形成される。
【００５２】
次いで、図４Ｃに示したように、半導体基板２００の第２面Ｓ２上には、パッシベーション膜２８０が形成される。パッシベーション膜２８０は、半導体基板２００で生成されたキャリアの表面再結合を防止して、キャリアの収集効率を向上させる。例えば、パッシベーション膜２８０は、真性半導体層、ドーピングされた半導体層、シリコン酸化膜(ＳｉＯｘ)、またはシリコン窒化膜(ＳｉＮｘ)で形成される。
【００５３】
次いで、図４Ｄに示したように、イオン注入を利用して、半導体基板２００に第１絶縁膜２５０が形成される。例えば、半導体基板２００の第１面Ｓ１を対象としてイオン注入が行われることにより、第１絶縁膜２５０が半導体基板２００の全体領域に形成される。例えば、第１絶縁膜２５０は、酸素イオンが注入されるイオン注入により形成されるシリコン酸化膜で形成される。
【００５４】
例えば、イオン注入では、工程条件である投射範囲及びイオンドーズが制御されることによって、半導体基板１００の表面から所望の深さまでイオンが浸透し、第１絶縁膜が形成される深さｄ及び第１絶縁膜の厚さｔが精密に制御される。さらに具体的には、本発明の一実施形態における第１絶縁膜２５０は、半導体基板２００の表面から約２０００〜３０００Åの深さｄに形成され、５〜３０Å範囲の厚さｔに形成される。
【００５５】
次いで、図４Ｅに示したように、半導体基板２００の第１面Ｓ１上に、第１ドーピング物質層２６１が形成される。例えば、第１ドーピング物質層２６１は、第１領域Ａ１、第２領域Ａ２及びトレンチ領域Ｔを含む半導体基板２００の全体領域にわたって形成される。
【００５６】
第１ドーピング物質層２６１は、ｐ型またはｎ型のドーパントを含むシリコン酸化膜で形成され、例えば、ｎ型半導体基板２００と逆導電型のｐ型ドーパントを含む。第１ドーピング物質層２６１は、ＣＶＤにより形成され、例えば、ＰＳＧ(Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ)で形成される。後述するように、第１ドーピング物質層２６１のドーパントが、熱拡散(Ｄｒｉｖｅ−Ｉｎ)により、半導体基板２００に拡散することで、半導体基板２００の表面に第１半導体層２１１（図４Ｈ）が形成される。
【００５７】
さらに、図４Ｅに示したように、第１ドーピング物質層２６１上に第１拡散防止膜２６２が形成される。第１拡散防止膜２６２は、後述する熱拡散により第１ドーピング物質層２６１のドーパントが逆方向に拡散することを防止する機能を果たす。例えば、拡散防止膜２６２には、ｐ型またはｎ型ドーパントが含まれないシリコン酸化膜が適用される。
【００５８】
次いで、図４Ｆに示したように、第１ドーピング物質層２６１と第１拡散防止膜２６２とがパターニングされる。すなわち、第１領域Ａ１を除いた残りの部分である、第２領域Ａ２及びトレンチ領域Ｔに形成された、第１ドーピング物質層２６１と第１拡散防止膜２６２とがエッチング除去される。さらに具体的なパターニング工程について、第１領域Ａ１上にマスクＭ２が適用され、マスクＭ２により露出された部分が除去される。エッチングが完了した後、効用が尽きたマスクＭ２は除去される。
【００５９】
次いで、図４Ｇに示したように、半導体基板２００上に第２ドーピング物質層２６３が形成される。第２ドーピング物質層２６３は、ｐ型またはｎ型のドーパントを含むシリコン酸化膜で形成され、例えば、ｎ型半導体基板２００のような導電型のｎ型ドーパントを含む。第２ドーピング物質層２６３は、ＣＶＤにより形成され、例えば、ＢＳＧ(Ｂｏｒｏｎ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ)で形成される。後述するように、第２ドーピング物質層２６３のドーパントが、熱拡散により半導体基板２００に拡散することで、半導体基板２００の表面に第２半導体層２１２が形成される。第２ドーピング物質層２６３は、第２領域Ａ２を含む半導体基板２００の全体領域にわたって形成される。
【００６０】
さらに、図４Ｇに示したように、第２ドーピング物質層２６３上に第２拡散防止膜２６４が形成される。第２拡散防止膜２６４は、第２ドーピング物質層２６３のドーパントが後述する熱拡散により逆方向に拡散されることを防止する機能を果たす。例えば、拡散防止膜２６４としては、ｐ型またはｎ型ドーパントが含まれないシリコン酸化膜が適用される。
【００６１】
次いで、図４Ｈに示したように、半導体基板２００上に形成された第１ドーピング物質層２６１及び第２ドーピング物質層２６３のドーパントが半導体基板２００内に速かに拡散されるように、熱拡散が行われる。熱拡散では、ドーピング物質の追加の注入はされずに、半導体基板２００が高い温度に維持される。例えば、第１ドーピング物質層２６１のドーパントが、半導体基板２００の第１領域Ａ１に拡散することで、第１領域Ａ１に、第１半導体層２１１が形成される。それと共に、第２ドーピング物質層２６３のドーパントが、半導体基板２００の第２領域Ａ２に拡散することで、第２領域Ａ２に、第２半導体層２１２が形成される。第１半導体層２１１及び第２半導体層２１２は、半導体基板２００のドーピング部２１０を形成する。
【００６２】
次いで、図４Ｉに示したように、第１ドーピング物質層２６１及び第２ドーピング物質層２６３と、第１拡散防止膜２６２及び第２拡散防止膜２６４とを除去するエッチバック(Ｅｔｃｈ  Ｂａｃｋ)が行われる。第１ドーピング物質層２６１及び第２ドーピング物質層２６３は、半導体基板２００に内包された金属不純成分の析出物を含んでいる。このため、第１ドーピング物質層２６１及び第２ドーピング物質層２６３を除去することによって、不純成分を除去するゲッタリング(ｇｅｔｔｅｒｉｎｇ)効果が期待できる。エッチバックでは、第１ドーピング物質層２６１及び第２ドーピング物質層２６３と、第１拡散防止膜２６２及び第２拡散防止膜２６４とが同時に除去されるか、または順次に除去される。
【００６３】
次いで、図４Ｊに示したように、第１半導体層２１１及び第２半導体層２１２が互いに接触せず、相互に絶縁されるように、第１半導体層２１１及び第２半導体層２１２の間にトレンチ２３０が形成される。トレンチ２３０は、少なくとも半導体基板２００の第１面Ｓ１からドーピング部２１０の深さまでの所定深さｄｔに形成され、第１半導体層２１１及び第２半導体層２１２を相互に分離させる。本発明の一実施形態におけるトレンチ２３０は、半導体基板２００のドーピング部２１０及び第１絶縁膜２５０を貫通する深さｄｔまで形成されることによって、第１半導体層２１１及び第２半導体層２１２間の絶縁を確保する。トレンチ２３０の深さｄｔは、エッチャントによるエッチング速度を考慮して、工程時間が調節されるか、あるいはイオン注入により半導体基板２００内に別途のエッチング停止膜が形成されることにより、制御される。
【００６４】
トレンチ２３０は、例えば、半導体基板２００の第１領域Ａ１及び第２領域Ａ２上にマスクＭ３が形成され、マスクＭ３を通じて露出された第１領域Ａ１及び第２領域Ａ２の間のトレンチ領域Ｔが、ドーピング部２１０及び第１絶縁膜２５０までの深さである所定深さｄｔまでエッチングされることで形成される。例えば、トレンチ２３０は、第１領域Ａ１と第２領域Ａ２との間に形成されたドーピング部２１０と、第１絶縁膜２５０とが順次にエッチング除去される方式で形成される。それにより、第１領域Ａ１及び第２領域Ａ２の第１半導体層２１１及び第２半導体層２１２が相互に分離され、電気的に相互に絶縁される。エッチングが完了した後、効用が尽きたエッチングマスクＭ３は除去される。
【００６５】
次いで、図４Ｋに示したように、トレンチ２３０を通じて露出された半導体基板２００のトレンチ面に沿って、第２絶縁膜２３１が形成される。例えば、第２絶縁膜２３１は、半導体基板２００をパッシベーションし、半導体基板２００の表面欠陥を除去し、キャリアの再結合による損失を減らす役割を果たす。例えば、第２絶縁膜２３１は、少なくともトレンチ領域Ｔに形成されて、トレンチ面を覆い、トレンチ領域Ｔと隣接した第１領域Ａ１及び第２領域Ａ２の一部にも拡張し、形成される。
【００６６】
本発明の一実施形態における第２絶縁膜２３１は、第１領域Ａ１と第２領域Ａ２とトレンチ領域Ｔとを含む半導体基板２００の第１面Ｓ１の全体にわたって形成される。その後、全面に形成された第２絶縁膜２３１のうち、第１領域Ａ１及び第２領域Ａ２上の一部が除去されることによって、第１半導体層２１１及び第２半導体層２１２と第１電極２２１及び第２電極２２２との電気的な連結を媒介するビアホールＶＨ（Ｖｉａ  Ｈｏｌｅ)が形成される。例えば、第２絶縁膜は、シリコン酸化膜(ＳｉＯｘ)やシリコン窒化膜(ＳｉＮｘ)で形成され、熱酸化または蒸着により形成される。
【００６７】
次いで、図４Ｌに示したように、第１半導体層２１１及び第２半導体層２１２上には、収集されたキャリアを外部に引き出すための第１電極２２１及び第２電極２２２が、それぞれ形成される。第１電極２２１及び第２電極２２２は、銀(Ａｇ)、アルミニウム(Ａｌ)、銅(Ｃｕ)、ニッケル(Ｎｉ)などの金属素材を含む。例えば、第１電極２２１及び第２電極２２２は、スクリーンプリンティングにより金属ペーストがパターン印刷された後、熱が加えられ金属ペーストが熱硬化することで形成される。例えば、第１電極２２１及び第２電極２２２は、第２絶縁膜２３１のビアホールＶＨを通じて、第１半導体層２１１及び第２半導体層２１２とそれぞれ電気的に連結される。
【００６８】
以上、本実施形態に係る光電素子について説明した。本実施形態に係る光電素子は、単結晶シリコンからなり、相互に対向する第１面及び第２面を有する半導体基板と、半導体基板の第１面側に形成されたドーピング部と、ドーピング部と半導体基板の第２面との間に形成された第１絶縁膜と、を含み、ドーピング部は、単結晶シリコンにドーピングされている第１ドーパントを含む第１半導体層と、単結晶シリコンにドーピングされている第２ドーパントを含む第２半導体層と、を含む。これにより、半導体基板の欠陥によるキャリアの再結合損失が減少し、開放電圧が高まり、キャリアを分離収集するエミッタ及びベースを半導体基板のような単結晶シリコンで形成することによって、キャリアの収集効率及び光電変換効率が向上する。
【００６９】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【００７０】
例えば、本発明の他の実施形態として、第１半導体層２１１及び第２半導体層２１２と、第１電極２２１及び第２電極２２２との間には、図示しない透明導電層(ＴＣＯ：Ｔｒａｎｓｐａｒｅｎｔ  Ｃｏｎｄｕｃｔｉｖｅ  Ｏｘｉｄｅ)が介在して設けられてもよい。
【産業上の利用可能性】
【００７１】
本発明は、太陽電池関連の技術分野に好適に適用可能である。
【符号の説明】
【００７２】
１００、２００    半導体基板
１１０、２１０    ドーピング部
１１１、２１１    第１半導体層
１１２、２１２    第２半導体層
１２０            電極
１２１、２２１    第１電極
１２２、２２２    第２電極
１３０、２３０    トレンチ
１３１、２３１    第２絶縁膜
１５０、２５０    第１絶縁膜
１８０、２８０    パッシベーション膜
１９０            テクスチャ構造
２６１            第１ドーピング物質層
２６２            第１拡散防止膜
２６３            第２ドーピング物質層
２６４            第２拡散防止膜
Ａ１              第１領域
Ａ２              第２領域
Ｔ                トレンチ領域
Ｍ１、Ｍ２、Ｍ３  マスク
Ｓ１              半導体基板の第１面
Ｓ２              半導体基板の第２面
ＶＨ              ビアホール
【図１】
2014096574.tif 000003
【図２】
2014096574.tif 000004
【図３Ａ】
2014096574.tif 000005
【図３Ｂ】
2014096574.tif 000006
【図３Ｃ】
2014096574.tif 000007
【図４Ａ】
2014096574.tif 000008
【図４Ｂ】
2014096574.tif 000009
【図４Ｃ】
2014096574.tif 000010
【図４Ｄ】
2014096574.tif 000011
【図４Ｅ】
2014096574.tif 000012
【図４Ｆ】
2014096574.tif 000013
【図４Ｇ】
2014096574.tif 000014
【図４Ｈ】
2014096574.tif 000015
【図４Ｉ】
2014096574.tif 000016
【図４Ｊ】
2014096574.tif 000017
【図４Ｋ】
2014096574.tif 000018
【図４Ｌ】
2014096574.tif 000019