(57)【要約】【課題】試験時と使用時とにおける特性の差異を抑制することが可能な半導体装置を提供すること。【解決手段】本発明は、半導体基板１２と、半導体基板上に設けられた信号配線１６と、実装に用いられる領域１３ａ、及び試験に用いられる領域１３ｂを含み、領域１３ａ及び１３ｂは信号配線１６と対向してなり、容量性結合により信号配線１６と接続されてなるパッド１３と、具備する半導体装置である。本発明によれば特性の差異を抑制することができる。【選択図】図２
2014229632.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた信号配線と、
実装に用いられる第１領域、及び試験に用いられる第２領域を含み、前記第１領域及び前記第２領域は前記信号配線と対向してなり、容量性結合により前記信号配線と接続されてなるパッドと、を具備することを特徴とする半導体装置。
【請求項２】
前記信号配線は、配線部と、前記配線部より大きな幅を有し前記配線部に接続された電極面とを含み、
前記電極面は、前記パッドの前記第１領域と前記第２領域と対向してなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記信号配線の前記電極面は、前記第１領域及び前記第２領域の全てを含むように前記第１領域及び前記第２領域と対向する面であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記信号配線と前記パッドとの間は直流的には分離されてなることを特徴とする請求項１から３いずれか一項記載の半導体装置。
【請求項５】
前記配線部と前記電極面とは異なる層に設けられてなり、前記配線部と前記電極面との間は、前記第１領域と前記第２領域との境界と対向する位置において接続されていることを特徴とする請求項２から４いずれか一項記載の半導体装置。
【請求項６】
前記信号配線と前記パッドとは異なる層に設けられ、前記信号配線と前記パッドとの間に設けられた絶縁層を介した容量性結合によって、前記信号配線と前記パッドとは接続されることを特徴とする請求項１から５いずれか一項記載の半導体装置。
【請求項７】
前記配線と前記電極面とは同一の平面内に位置することを特徴とする請求項２から６いずれか一項記載の半導体装置。
【請求項８】
基準電位を有する基準層を具備し、
前記信号配線と前記基準層とは伝送線路を形成することを特徴とする請求項１から７いずれか一項記載の半導体装置。
【請求項９】
前記第１領域及び前記第２領域と、前記基準層とは同じ平面内に形成されてなることを特徴とする請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
例えばアンプ及びスイッチなどとして機能する半導体を搭載した半導体装置が利用されている。このような半導体装置においては、半導体を含む半導体基板と、半導体基板を保護する絶縁層が形成される。絶縁層には、半導体基板から引き出された配線などの導体層が設けられる。絶縁層には、例えばストリップライン及びマイクロストリップラインなどのような、半導体装置には高周波信号を伝送するための伝送線路を形成する。特許文献１には、伝送線路、及び放熱のための導体層を有する半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２９９５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置を実際に使用する前に、半導体装置の周波数特性（以下、単に特性）の試験を行う。従来の技術では、試験時における特性と、実際に使用した際（使用時）における特性とに差異が生じることがあった。本願発明は、上記課題に鑑み、試験時と使用時とにおける特性の違いを抑制することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、半導体基板と、前記半導体基板上に設けられた信号配線と、実装に用いられる第１領域、及び試験に用いられる第２領域を含み、前記第１領域及び前記第２領域は前記信号配線と対向してなり、容量性結合により前記信号配線と接続されてなるパッドと、を具備する半導体装置である。
【０００６】
上記構成において、前記信号配線は、配線部と、前記配線部より大きな幅を有し前記配線部に接続された電極面とを含み、前記電極面は、前記パッドの前記第１領域と前記第２領域と対向してなる構成とすることができる。
【０００７】
上記構成において、前記信号配線の前記電極面は、前記第１領域及び前記第２領域の全てを含むように前記第１領域及び前記第２領域と対向する面である構成とすることができる。
【０００８】
上記構成において、前記信号配線と前記パッドとの間は直流的には分離されてなる構成とすることができる。
【０００９】
上記構成において、前記配線部と前記電極面とは異なる層に設けられてなり、前記配線部と前記電極面との間は、前記第１領域と前記第２領域との境界と対向する位置において接続されている構成とすることができる。
【００１０】
上記構成において、前記信号配線と前記パッドとは異なる層に設けられ、前記信号配線と前記パッドとの間に設けられた絶縁層を介した容量性結合によって、前記信号配線と前記パッドとは接続される構成とすることができる。
【００１１】
上記構成において、前記配線と前記電極面とは同一の平面内に位置する構成とすることができる。
【００１２】
上記構成において、基準電位を有する基準層を具備し、前記信号配線と前記基準層とは、伝送線路を形成する構成とすることができる。
【００１３】
上記構成において、前記第１領域及び前記第２領域と、前記基準層とは同じ平面内に形成されてなる構成とすることができる。
【発明の効果】
【００１４】
本発明によれば、試験時と使用時とにおける特性の違いを抑制することが可能な半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１（ａ）は実施例１に係る半導体装置を例示する平面図である。図１（ｂ）は図１（ａ）の線Ａ−Ａに沿った断面を示す断面図である。
【図２】図２（ａ）はパッド付近を拡大した断面図である。図２（ｂ）はパッド付近を拡大した平面図である。図２（ｃ）はパッド及び信号配線を模式的に示す斜視図である。
【図３】図３（ａ）はパッドを用いた半導体チップの試験を例示する平面図である。図３（ｂ）は試験を例示する模式図である。図３（ｃ）は半導体チップと基板との接続を示す模式図である。
【図４】図４（ａ）は比較例に係る半導体装置を例示する断面図である。図４（ｂ）はパッド付近を拡大した断面図である。
【図５】図５（ａ）は比較例における試験を例示する平面図である。図５（ｂ）は試験を例示する模式図である。図５（ｃ）は半導体チップと基板との接続を示す模式図である。
【図６】図６は半導体装置の周波数特性のシミュレーション結果を示す図である。
【図７】図７（ａ）は実施例２に係る半導体装置を例示する断面図である。図７（ｂ）はパッド付近を拡大した断面図である。図７（ｃ）はパッド及び信号配線を模式的に示す斜視図である。
【図８】図８（ａ）は実施例３におけるパッド付近を拡大した平面図である。図８（ｂ）はシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１６】
本発明の実施例について説明する。
【実施例１】
【００１７】
図１（ａ）は実施例１に係る半導体装置１００を例示する平面図であり、絶縁層１４及び基板３０は透視している。図１（ｂ）は図１（ａ）の線Ａ−Ａに沿った断面を示す断面図である。
【００１８】
図１（ｂ）に示すように、半導体装置１００は、半導体チップ１０と基板３０とを含む。半導体チップ１０は基板３０に実装されている。半導体チップ１０は半導体基板１２と、半導体基板１２上に設けられた絶縁層１４を含む。半導体基板１２は例えばガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）及びインジウムガリウム砒素（ＩｎＧａＡｓ）などにより形成された半導体層を含む。半導体基板１２にはＦＥＴ（Field
Effect Transistor：電界効果トランジスタ）１２ａが形成されている。
【００１９】
図１（ｂ）に示すように、絶縁層１４内にビア配線１１及び伝送線路１５が設けられている。信号配線１６及び基準層１８が、マイクロストリップラインである伝送線路１５を形成する。伝送線路１５は、例えば数十ＧＨｚのような周波数を有する高周波信号を伝送する。信号配線１６は、半導体基板１２の上に設けられ、絶縁層１４の厚さ方向に延びるビア配線１１を介して、ＦＥＴ１２ａと電気的に接続されている。また信号配線１６は、絶縁層１４の面方向（図１（ｂ）の横方向）及び厚さ方向（縦方向）に延びる配線部１６ａ、並びに電極面１６ｂを含む。電極面１６ｂは、配線部１６ａとは異なる層に設けられ、パッド１３と対向する、配線部１６ａより幅広の導体である。基準層１８は、信号配線１６と対向し、電極面１６ｂと同じ平面内に設けられた板状の導体層である。基準層１８は、基準電位である接地電位を有する。
【００２０】
図１（ａ）及び図１（ｂ）に示すように、絶縁層１４の基板３０と対向する面には、パッド１３が設けられている。パッド１３は領域１３ａ（第１領域）、領域１３ｂ（第２領域）、及び下地層１３ｃを備える。領域１３ａと領域１３ｂとは隣接しており、一体の部材として形成されている。図１（ｂ）に楕円で示すように、パッド１３は電極面１６ｂと対向し、キャパシタＣを形成する。領域１３ａの下面には下地層１３ｃが設けられ、下地層１３ｃには半田ボール２６が電気的に接続されている。半田ボール２６のうち少なくとも１つは入力端子Ｉｎとして機能し、少なくとも１つは出力端子Ｏｕｔとして機能する。入力端子Ｉｎ及び出力端子Ｏｕｔは高周波信号の入力及び出力に用いられる。高周波信号は信号配線１６を介してＦＥＴ１２ａに入力及び出力する。
【００２１】
図１（ｂ）に示すように、基板３０の上面には端子３２及び３４、下面には接地端子３６が設けられている。端子３４はビア配線３８を介して接地端子３６と電気的に接続されている。端子３２は不図示のビア配線を介して、下面に設けられた不図示の端子と電気的に接続されている。半導体チップ１０の信号配線１６は端子３２と、基準層１８は端子３４と電気的に接続されている。半導体チップ１０と基板３０とでＧＮＤ（グランド）は共通化されている。
【００２２】
図２（ａ）はパッド１３付近を拡大した断面図である。図２（ｂ）はパッド１３付近を拡大した平面図である。図２（ｃ）はパッド１３及び信号配線１６を模式的に示す斜視図である。図２（ｃ）においては、パッド１３及び電極面１６ｂを長方形として示している。
【００２３】
図２（ａ）に示すように、絶縁層１４は、半導体基板１２に近い方から、絶縁層１４ａ〜１４ｅを積層したものである。電極面１６ｂは絶縁層１４ｃに設けられている。配線部１６ａは絶縁層１４ｂに設けられ、絶縁層１４ｂ及び１４ｃを貫通して電極面１６ｂに接続されている。基準層１８、領域１３ａ及び１３ｂは絶縁層１４ｅに設けられている。領域１３ｂ及び基準層１８は絶縁層１４ｅの下面から露出する。電極面１６ｂとパッド１３とは離間しており、その間に絶縁層１４ｄが介在している。電極面１６ｂとパッド１３との距離Ｄは例えば２．５μｍ以上、５μｍ以下である。電極面１６ｂとパッド１３とは、直流的には分離されるが、容量性結合により接続される。すなわち、図２（ａ）及び図２（ｃ）に示すように、信号配線１６とパッド１３とは、電極面１６ｂを上部電極、パッド１３を下部電極、絶縁層１４ｄを誘電体層とするキャパシタＣを形成する。キャパシタＣは、入力端子Ｉｎ側及び出力端子Ｏｕｔ側の両方に形成される。キャパシタＣは高周波信号を通過させるハイパスフィルタとして機能する。
【００２４】
図２（ａ）から図２（ｃ）に示すように、配線部１６ａと電極面１６ｂとの接続箇所１６ｃは、領域１３ａと領域１３ｂとの境界１３ｄと対向する。図２（ｂ）に示す電極面１６ｂの長さＬ１は例えば２００μｍ、電極面１６ｂの幅Ｗ１は例えば１２０μｍである。領域１３ａの直径Ｒ１は例えば１２０μｍ、領域１３ｂの長さＬ２及び幅Ｗ２は例えば１００μｍである。このように、電極面１６ｂは領域１３ａ及び１３ｂの全体を含むように、領域１３ａ及び１３ｂと対向している。
【００２５】
基板３０の下面の端子から入力された高周波信号は、入力端子Ｉｎに入力される。高周波信号は入力端子Ｉｎ及びキャパシタＣを介して信号配線１６に入力される。伝送線路１５は高周波信号を伝送し、ＦＥＴ１２ａに出力する。ＦＥＴ１２ａはアンプとして機能し、高周波信号を増幅する。増幅された高周波信号は、伝送線路１５を伝播し、出力端子Ｏｕｔ側のキャパシタＣ及び出力端子Ｏｕｔを介して基板３０に出力される。次に、半導体チップ１０の特性の試験と、半導体装置１００の使用時とにおいて、特性の差異が抑制されることを説明する。
【００２６】
図３（ａ）はパッド１３を用いた半導体チップ１０の試験を例示する平面図である。半田ボール２６は省略している。図３（ｂ）は試験を例示する模式図である。図３（ａ）及び図３（ｂ）に示すように、パッド１３の領域１３ｂにプローブ４０を接続する。プローブ４０から高周波信号を入力し、半導体チップ１０の高周波特性の試験を行う。高周波信号は図３（ｂ）に示すキャパシタＣを介して伝送線路１５に入力され、伝送線路１５を伝播する。
【００２７】
図３（ｃ）は半導体チップ１０と基板３０との接続を示す模式図である。図３（ｃ）においては半田ボール２６を実線として示した。図３（ｃ）に示すように、領域１３ａが半田ボール２６を介して、基板３０の端子３２と接続される。端子３２から半田ボール２６を介して高周波信号が入力される。高周波信号はキャパシタＣを介して伝送線路１５に入力され、伝送線路１５を伝播する。特性の試験及び半導体装置１００の使用の両方において、領域１３ａ及び１３ｂはキャパシタＣの下部電極として機能する。高周波信号は領域１３ａ及び１３ｂの両方に伝搬する。領域１３ａ及び１３ｂが電極として等価であるため、試験時と使用時とにおいて特性の差異が生じ難い。
【００２８】
特性の差異が生じる例として比較例を説明する。図４（ａ）は比較例に係る半導体装置１００Ｒを例示する断面図である。図４（ｂ）はパッド１３付近を拡大した断面図である。
【００２９】
図４（ａ）及び図４（ｂ）に示すように、比較例における信号配線１６は電極面１６ｂを有していない。図４（ｂ）に示すように、信号配線１６は面方向に延び、絶縁層１４ｂ及び１４ｃを厚さ方向に貫通して絶縁層１４ｄに達し、かつ絶縁層１４ｄにおいて面方向に延びる。信号配線１６はパッド１３の領域１３ａと接触している。パッド１３、信号配線１６及び絶縁層１４ｄはキャパシタを形成しない。高周波信号はパッド１３及び信号配線１６を介してＦＥＴ１２ａに流れる。
【００３０】
図５（ａ）は比較例における試験を例示する平面図である。図５（ｂ）は試験を例示する模式図である。図５（ａ）及び図５（ｂ）に示すように、パッド１３の領域１３ｂにプローブ４０を接続し、高周波信号を入力する。高周波信号は領域１３ｂ及び１３ａを通じて伝送線路１５に入力され、伝送線路１５を伝播する。
【００３１】
図５（ｃ）は半導体チップ１０と基板３０との接続を示す模式図である。図５（ｃ）に示すように、領域１３ａが半田ボール２６を介して端子３２と接続される。端子３２から半田ボール２６を介して高周波信号が入力される。高周波信号は下地層１３ｃ及び領域１３ａを介して伝送線路１５に入力され、伝送線路１５を伝播する。
【００３２】
比較例においては、試験における特性と、使用時の特性とに差異が生じる。図５（ｂ）に示すように、試験において、領域１３ａ及び１３ｂは高周波信号を流す配線として機能する。その一方、図５（ｃ）に示す使用時には、領域１３ａが高周波信号を流す配線として機能し、領域１３ｂは一端が領域１３ａに接続され、他端が開放された容量性のスタブとして機能する。使用時には、試験と比較してスタブが付加された状態となるため、特性に変化が生じる。特にミリ波帯域の信号を利用する場合、特性の差異が大きくなる。例えば試験においても下地層１３ｃにプローブ４０を接続することで、特性の差異は抑制される。しかし、プローブ４０との接触により、領域１３ａ及び下地層１３ｃが損傷し、半田ボール２６の接続が不安定になる。従って、試験用の領域と使用時の領域とは分けることが好ましい。
【００３３】
上記のように、実施例１においては、領域１３ａ及び１３ｂがキャパシタＣの電極として等価であるため、試験における特性と使用時における特性とにおいて差異が生じ難い。また、領域１３ａ及び下地層１３ｃはプローブと接触しないため、損傷が抑制され、半田ボール２６が安定して接続される。キャパシタＣは信号の直流（Direct
Current：ＤＣ）成分及び低周波数のノイズをカットするフィルタとして機能する。またキャパシタＣはサージを抑制する。従って、半導体装置１００の特性が改善する。
【００３４】
半導体装置１００の周波数特性のシミュレーションを行った。シミュレーションの条件を以下に示す（寸法については図２（ｂ）参照）。
直径Ｒ１＝１２０μｍ
長さＬ１＝２００μｍ
長さＬ２＝８０μｍ
幅Ｗ１＝１２０μｍ
幅Ｗ２＝８０μｍ
絶縁層１４の材料：ポリイミド（比誘電率：６）
【００３５】
図６は半導体装置１００の周波数特性のシミュレーション結果を示す図である。横軸は周波数、縦軸は信号の通過量を表す。図６に示すように、０〜１０ＧＨｚ程度の低周波数帯域においては信号が大きく抑圧されている。キャパシタＣが低周波数の信号を抑圧するためである。２０〜１８０ＧＨｚでは通過量が大きい。８０ＧＨｚにおける通過量は−０．１５５ｄＢである。高周波信号がキャパシタＣを通じて半導体装置１００に入力及び出力するためである。
【００３６】
図３（ａ）に示すように接続箇所１６ｃが境界１３ｄと対向することが好ましい。接続箇所１６ｃが境界１３ｄと対向することで、伝送線路１５から見て電極面１６ｂの全体が等価な電極となる。電極面１６ｂが等価な電極となることで、試験及び使用時において領域１３ａ及び１３ｂが互いに等価な電極として機能する。伝送線路１５のレイアウトなどに応じて、接続箇所１６ｃの位置を変え、例えば領域１３ａと対向させてもよいし、領域１３ｂと対向させてもよい。
【００３７】
キャパシタＣの容量値は領域１３ａ及び１３ｂの面積、電極面１６ｂの面積、距離Ｄ（図１（ｂ）参照）、及び絶縁層１４ｄの誘電率などに応じて変化する。使用する信号の周波数などに応じて、所望の容量値が得られればよい。電極面１６ｂはパッド１３より小さくてもよいし大きくてもよく、またパッド１３と同一の形状及び寸法を有してもよい。絶縁層１４は例えばポリイミドなどの樹脂、及び窒化シリコンなどの絶縁体により形成してもよい。なお、ビア配線１１及び３８、パッド１３の領域１３ａ及び１３ｂ、信号配線１６、基準層１８、端子３２及び３４は例えば銅（Ｃｕ）及び金（Ａｕ）などの金属により形成されている。下地層１３ｃは例えばニッケル（Ｎｉ）などの金属により形成されている。半田ボール２６は例えば錫銀（Ｓｎ−Ａｇ）などを主成分とする半田により形成されている。
【実施例２】
【００３８】
実施例２は配線部１６ａと電極面１６ｂとの接続箇所１６ｃの位置を変更した例である。図７（ａ）は実施例２に係る半導体装置２００を例示する断面図である。図７（ｂ）はパッド１３付近を拡大した断面図である。図７（ｃ）はパッド１３及び信号配線１６を模式的に示す斜視図である。
【００３９】
図７（ａ）及び図７（ｂ）に示すように、信号配線１６は同一平面内を延びる。図７（ｂ）に示すように、配線部１６ａ及び電極面１６ｂの両方が絶縁層１４ｃに設けられている。図７（ｃ）に示すように、配線部１６ａは、電極面１６ｂの背面に回りこむように屈曲している。接続箇所１６ｃは電極面１６ｂの背面に位置し、領域１３ａ及び１３ｂの境界１３ｄと対向する。
【００４０】
実施例２によれば、実施例１と同様に、パッド１３と電極面１６ｂとがキャパシタＣを形成する。このため特性の差異が抑制される。配線部１６ａと電極面１６ｂとが同一平面内に位置するため、絶縁層１４を薄くしても、配線部１６ａ及び電極面１６ｂを形成することが可能である。半導体装置２００の薄型化が可能となる。
【００４１】
図７（ｃ）に示すように接続箇所１６ｃが境界１３ｄと対向することが好ましい。接続箇所１６ｃが境界１３ｄと対向することで、伝送線路１５から見て電極面１６ｂの全体が等価な電極となり、領域１３ａ及び１３ｂも互いに等価な電極として機能する。伝送線路１５のレイアウトなどに応じて、接続箇所１６ｃは境界１３ｄと対向せず、例えば電極面１６ｂの右端及び左端などに位置してもよい。
【実施例３】
【００４２】
実施例３はキャパシタＣが不要な信号を抑圧するフィルタとして機能する例である。図８（ａ）は実施例３におけるパッド１３付近を拡大した平面図である。図８（ａ）に示すように、パッド１３と基準層１８とが、配線１７により電気的に接続されている。断面図は省略するが、配線１７はパッド１３及び基準層１８と同じく絶縁層１４ｅ（図２（ａ）参照）に設けられている。
【００４３】
配線１７はインダクタ成分を有するため、キャパシタＣと配線１７とは基準層１８に接続されたフィルタとして機能する。キャパシタＣの容量値、及び配線１７のインダクタンス値に応じて、信号配線１６を流れる信号のうち所定の周波数の信号が基準層１８に流れ込む。このフィルタを用いて、不要な信号を抑圧することができる。
【００４４】
実施例３に係る半導体装置の周波数特性のシミュレーションを行った。シミュレーションの条件は実施例１に示したものと同じである。配線１７の長さは約３６０μｍであり、８０ＧＨｚの信号の波長をλとすると、λ／４である。図８（ｂ）はシミュレーション結果を示す図である。
【００４５】
図８（ｂ）に示すように、１６０ＧＨｚ付近において信号が大きく抑圧されている。８０ＧＨｚの信号に対する２次高調波を抑圧することができる。８０ＧＨｚにおける通過量は−０．１５４ｄＢであり、実施例１のシミュレーションとほぼ同等である。実施例３によれば、所望の信号を通過させ、かつ不要な信号を抑圧する半導体装置を得ることができる。
【００４６】
抑圧したい信号の周波数に応じて、配線１７の長さは変更可能である。配線１７を、パッド１３と基準層１８との間で引き回すことで、配線１７の長さを稼ぐことができる。配線１７は、電極面１６ｂと基準層１８との間を接続するとしてもよい。
【００４７】
実施例１〜３において、電極面１６ｂが設けられていなくとも、パッド１３と信号配線１６とが容量性結合により接続されていればよい。例えば、配線部１６ａとパッド１３とが厚さ方向に重なることでキャパシタＣが形成されてもよい。信号配線１６は直線状の配線でもよいし、引き回された配線でもよい。基準層１８は半導体基板１２と対向するような板状の導体層であり、信号配線１６より広い面積を有する。例えば基準層１８は半導体基板１２の下面全体又は大部分を覆ってもよい。伝送線路１５は例えばコプレーナラインなどでもよい。
【００４８】
半導体基板１２は砒素系半導体以外に窒化物半導体を含んでもよい。窒化物半導体とは、Ｎを含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。
【００４９】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５０】
１０                                半導体チップ
１２                                半導体基板
１２ａ                              ＦＥＴ
１３                                パッド
１３ａ、１３ｂ                      領域
１３ｃ                              下地層
１３ｄ                              境界
１４、１４ａ〜１４ｅ                絶縁層
１５                                ストリップライン
１６                                信号配線
１６ａ                              配線部
１６ｂ                              電極面
１６ｃ                              接続箇所
１７                                配線
１８                                基準層
２６                                半田ボール
３０                                基板
４０                                プローブ
Ｃ                                  キャパシタ
【図１】
2014229632.tif 000003
【図２】
2014229632.tif 000004
【図３】
2014229632.tif 000005
【図４】
2014229632.tif 000006
【図５】
2014229632.tif 000007
【図６】
2014229632.tif 000008
【図７】
2014229632.tif 000009
【図８】
2014229632.tif 000010