(57)【要約】      （修正有）【課題】高速動作可能な整流回路を提供する。【解決手段】実施形態によれば、整流回路５０は、ダイオードＤ１とスイッチング素子Ｑ３とコンデンサＣ３と補助巻線Ｌ２とを備えている。ダイオードＤ１は、第１の端子と第２の端子との間に、第２の端子５２から第１の端子５１に向かう方向を順方向として接続されている。スイッチング素子Ｑ３は、第１の端子５１に接続された第１の主電極と、ダイオードＤ１のカソードに接続された第２の主電極と、ダイオードＤ１のアノードに接続されたゲート電極とを有する。補助巻線Ｌ２はインダクタＬ１と磁気結合している。補助巻線Ｌ２は、コンデンサＣ３を介してゲート電極に接続され、且つスイッチング素子Ｑ３の第２の主電極及びダイオードＤ１のカソードに接続されている。【選択図】図１
2014158352.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に、前記第２の端子から前記第１の端子に向かう方向を順方向として接続されたダイオードと、
前記第１の端子に接続された第１の主電極と、前記ダイオードのカソードに接続された第２の主電極と、前記ダイオードのアノードに接続されたゲート電極と、を有するスイッチング素子と、
前記ゲート電極に接続されたコンデンサと、
インダクタと磁気結合するとともに、前記コンデンサを介して前記ゲート電極に接続され、且つ前記スイッチング素子の前記第２の主電極及び前記ダイオードの前記カソードに接続された補助巻線と、
を備えた整流回路。
【請求項２】
前記補助巻線は、前記インダクタに流れる減少電流により生じる誘導起電力により、前記コンデンサに電荷を供給する請求項１記載の整流回路。
【請求項３】
前記補助巻線、前記第２の主電極および前記カソードに接続された外部電源と、
前記補助巻線から前記外部電源に向かう方向の電流を制限する制限素子と、
を備えた請求項１または２に記載の整流回路。
【請求項４】
前記外部電源は、前記インダクタに増加電流を流す入力電圧よりも低い電圧を前記スイッチング素子の前記第２の主電極に与える請求項３記載の整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、整流回路に関する。
【背景技術】
【０００２】
ノーマリーオン素子であるユニポーラ型ＦＥＴ（Field Effect Transistor）とダイオードとをカスコード接続した整流回路が提案されている。この整流回路のスイッチング速度はダイオードに依存し、素子耐圧能力はＦＥＴに依存する。
【０００３】
このような整流回路を、例えば、高速動作するスイッチング電源のフライホイルダイオードに使用した場合、ＦＥＴのゲート・ソース間に寄生する容量によりターンオンに遅れが生じてしまうことがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１９８７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態によれば、高速動作可能な整流回路を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、整流回路は、ダイオードと、スイッチング素子と、コンデンサと、補助巻線と、を備えている。前記ダイオードは、第１の端子と第２の端子との間に、前記第２の端子から前記第１の端子に向かう方向を順方向として接続されている。前記スイッチング素子は、前記第１の端子に接続された第１の主電極と、前記ダイオードのカソードに接続された第２の主電極と、前記ダイオードのアノードに接続されたゲート電極と、を有する。前記コンデンサは、前記ゲート電極に接続されている。前記補助巻線は、インダクタと磁気結合している。前記補助巻線は、前記コンデンサを介して前記ゲート電極に接続され、且つ前記スイッチング素子の前記第２の主電極及び前記ダイオードの前記カソードに接続されている。
【発明の効果】
【０００７】
実施形態によれば、高速動作可能な整流回路が提供される。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態の電源回路の回路図。
【図２】第１実施形態の電源回路の動作を示すタイミングチャート。
【図３】第２実施形態の電源回路の回路図。
【図４】第２実施形態の電源回路の変形例の回路図。
【図５】第３実施形態の電源回路の回路図。
【図６】第４実施形態の電源回路の回路図。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【００１０】
（第１実施形態）
図１は、第１実施形態の整流回路５０を用いた電源回路の回路図である。  
図１には、電源回路として降圧型のＤＣ−ＤＣコンバータ（バックコンバータ）を例示する。
【００１１】
バックコンバータは、直流電源３０に接続されたハイサイドスイッチング素子Ｑ１、Ｑ２と、整流回路５０とが交互にオンオフすることで、直流電源３０からの入力電圧よりも低い電圧を負荷に出力する。
【００１２】
負荷は、例えば発光素子２０である。発光素子２０は、例えばＬＥＤ（Light Emitting Diode）である。また、発光素子２０としては、ＬＥＤのほかにも、有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）、無機エレクトロルミネッセンス（Inorganic ElectroLuminescence）発光素子、有機エレクトロルミネッセンス（Organic ElectroLuminescence）発光素子、あるいはその他の電界発光型の発光素子などを用いることができる。
【００１３】
直流電源３０は、例えばブリッジ型整流回路３２を主に構成され、交流電源（例えば商用交流電源）の交流電圧を全波整流して直流電圧を出力する。直流電源３０の出力端子には、コンデンサＣ１が接続されている。
【００１４】
整流回路５０は、第１の端子５１と第２の端子５２との間に接続されたスイッチング素子Ｑ３とダイオードＤ１を有する。スイッチング素子Ｑ３とダイオードＤ１は、第１の端子５１と第２の端子５２との間で、カスコード接続されている。
【００１５】
第１の端子５１は整流回路５０におけるカソード端子として機能し、第２の端子５２は整流回路５０におけるアノード端子として機能する。
【００１６】
スイッチング素子Ｑ３は、ユニポーラ型ＦＥＴ（Field Effect Transistor）であり、第１の主電極としてのドレイン電極と、第２の主電極としてのソース電極と、ゲート電極とを有する。
【００１７】
スイッチング素子Ｑ３は、ゲート電極に制御電位が与えられていない状態でオンであるノーマリーオン素子である。例えば、スイッチング素子Ｑ３として、シリコンよりもバンドギャップの大きな材料を用いたＨＥＭＴ（High Electron Mobility Transistor）を用いることができる。
【００１８】
ダイオードＤ１は、第２の端子５２から第１の端子５１に向かう方向を順方向として、第１の端子５１と第２の端子５２との間に接続されている。ダイオードＤ１のアノードは、第２の端子５２に接続されている。ダイオードＤ１のカソードは、スイッチング素子Ｑ３のソース電極に接続されている。ダイオードＤ１は、例えばショットキーバリアダイオードである。
【００１９】
スイッチング素子Ｑ３のドレイン電極は、第１の端子５１に接続されている。スイッチング素子Ｑ３のソース電極は、ダイオードＤ１のカソードに接続されている。スイッチング素子Ｑ３のゲート電極は、ダイオードＤ１のアノードに接続されている。スイッチング素子Ｑ３のゲート電極の閾値電圧は、ダイオードＤ１の順方向電圧よりも低い。
【００２０】
また、整流回路５０は、コンデンサＣ３と、補助巻線Ｌ２とを有する。
【００２１】
補助巻線Ｌ２は、インダクタＬ１と磁気結合している。コンデンサＣ３は、スイッチング素子Ｑ３のゲート電極と、補助巻線Ｌ２の一端との間に接続されている。
【００２２】
補助巻線Ｌ２の他端は、スイッチング素子Ｑ３のソース電極およびダイオードＤ１のカソードに接続されている。
【００２３】
後述するように、ハイサイドスイッチング素子Ｑ１、Ｑ２がオフの状態で、整流回路５０を経由してインダクタＬ１に減少電流が流れる。補助巻線Ｌ２は、インダクタＬ１に流れる減少電流により生じる誘導起電力により、コンデンサＣ３に電荷を供給する。
【００２４】
直流電源３０と、インダクタＬ１の一端との間には、ハイサイドスイッチング素子Ｑ１、Ｑ２が接続されている。なお、ハイサイドスイッチング素子の数は、２つに限らない。
【００２５】
整流回路５０の第１の端子５１は、ハイサイドスイッチング素子Ｑ２のソース電極に接続されている。また、整流回路５０の第１の端子５１は、インダクタＬ１の一端に接続されている。
【００２６】
インダクタＬ１の他端は、バックコンバータの出力端子に接続されている。出力端子には、出力電圧を短時間に大きく変動させないためのコンデンサＣ２が接続されている。また、バックコンバータの出力端子には、負荷として例えば発光素子２０が接続されている。
【００２７】
ハイサイドスイッチング素子Ｑ１、Ｑ２のゲート電極は、図示しない制御回路に接続され、その制御回路からの制御信号により、ハイサイドスイッチング素子Ｑ１、Ｑ２のオンオフが制御される。ハイサイドスイッチング素子Ｑ１とＱ２は、同期してオンオフする。
【００２８】
次に、図２（ａ）〜（ｆ）を参照して、実施形態の整流回路５０を用いた電源回路（バックコンバータ）の動作について説明する。
【００２９】
図２（ａ）〜（ｆ）における横軸は時間を表す。  
図２（ａ）は、ハイサイドスイッチング素子Ｑ１、Ｑ２の駆動電圧（ゲート電位）を表す。  
図２（ｂ）は、整流回路５０のスイッチング素子Ｑ３の駆動電圧（ゲート電位）を表す。  
図２（ｃ）は、スイッチング素子Ｑ３のソース電極の電位を表す。  
図２（ｄ）は、ハイサイドスイッチング素子Ｑ１、Ｑ２を流れる電流を表す。  
図２（ｅ）は、整流回路５０を順方向に流れる電流を表す。  
図２（ｆ）は、インダクタＬ１に流れるインダクタ電流を表す。
【００３０】
ハイサイドスイッチング素子Ｑ１、Ｑ２のゲート電位がハイレベルで、ハイサイドスイッチング素子Ｑ１、Ｑ２はオンになり、ハイサイドスイッチング素子Ｑ１、Ｑ２に、図２（ｄ）に示すように、時間とともに増加する増加電流が流れ、図２（ｆ）に示すように、インダクタＬ１にも増加電流が流れる。このとき、スイッチング素子Ｑ３のゲート電位はローレベルであり、スイッチング素子Ｑ３はオフしている。
【００３１】
ハイサイドスイッチング素子Ｑ１、Ｑ２がオンで、スイッチング素子Ｑ３がオフ（整流回路５０がオフ）のときは、直流電源３０からハイサイドスイッチング素子Ｑ１、Ｑ２及びインダクタＬ１を経由して出力端子に電流Ｉ１が流れる。このとき、インダクタ電流は増加し、インダクタＬ１にエネルギーが蓄積される。
【００３２】
そして、ハイサイドスイッチング素子Ｑ１、Ｑ２がオフになると、インダクタＬ１に蓄積されたエネルギーによる起電力で、整流回路５０及びインダクタＬ１を経由して出力端子に回生電流Ｉ２が流れる。このとき、整流回路５０およびインダクタＬ１に流れる電流は、時間とともに減少する減少電流となる。
【００３３】
ハイサイドスイッチング素子Ｑ１、Ｑ２と、整流回路５０とが交互にオンオフすることで、インダクタ電流の増加と減少が繰り返され、インダクタ電流を平均した直流電流が発光素子２０に供給される。
【００３４】
ここで、整流回路５０の動作について説明する。
【００３５】
ハイサイドスイッチング素子Ｑ１、Ｑ２がオフになり、インダクタＬ１に蓄積されたエネルギーによる起電力が生じると、第２の端子５２の電位に対して第１の端子５１の電位が低下する。
【００３６】
そして、スイッチング素子Ｑ３のドレイン電位が低下し始める。さらに、ダイオードのカソード電位が低下し始め、ダイオードＤ１に順方向電流が流れ始める。
【００３７】
ダイオードＤ１に順方向電流が流れると、スイッチング素子Ｑ３のゲート・ソース間にダイオードＤ１の順方向電圧が印加され、スイッチング素子Ｑ３のゲート電位が上昇し始める。スイッチング素子Ｑ３のゲート電極の閾値電圧は、ダイオードＤ１の順方向電圧よりも低いため、スイッチング素子Ｑ３はオンに転じる。
【００３８】
このとき、スイッチング素子Ｑ３のゲート・ソース間の寄生容量によって、スイッチング素子Ｑ３のターンオンに遅れが生じることが懸念される。
【００３９】
しかしながら、実施形態によれば、インダクタＬ１に磁気結合した補助巻線Ｌ２からコンデンサＣ３を介して、スイッチング素子Ｑ３のゲート電極に駆動信号を与えるので、スイッチング素子Ｑ３のターンオンがゲート・ソース間寄生容量の影響を受けにくい。
【００４０】
すなわち、インダクタＬ２に回生電流（減少電流）Ｉ２が流れると、補助巻線Ｌ２に生じる誘導起電力により、補助巻線Ｌ２からコンデンサＣ３に電荷が供給され、スイッチング素子Ｑ３のゲート電位が上昇する。
【００４１】
したがって、実施形態の整流回路５０によれば、寄生容量の影響を受けることなく、スイッチング素子Ｑ３を高速にターンオンさせることができる。このような整流回路５０は、例えば高速スイッチング動作するスイッチング電源のフライホイルダイオードとしての用途に適している。
【００４２】
スイッチング素子Ｑ３がオンになると、回生電流Ｉ２が、第２の端子５２から、ダイオードＤ１及びスイッチング素子Ｑ３を介してインダクタＬ１に流れる。
【００４３】
ダイオードＤ１としては、ＰＮ接合、ＰＩＮ構造のダイオードなどに比べて、導通損失が小さいショットキーバリアダイオードが望ましい。また、ショットキーバリアダイオードは、構造的に逆回復時間が存在しない、または極端に短く、スイッチング速度がＰＮ接合、ＰＩＮ構造のダイオードなどに比べて速い。
【００４４】
整流回路５０の耐圧は、ダイオードＤ１よりも耐圧の高いスイッチング素子Ｑ３が担う。
【００４５】
（第２実施形態）
図３は、第２実施形態の電源回路の回路図である。
【００４６】
第２実施形態においても電源回路としてバックコンバータを例示する。第２実施形態のバックコンバータでは、外部電源１１が抵抗１２を介して、スイッチング素子Ｑ３のソース電極およびダイオードＤ１のカソードに接続されている。他の構成は、図１に示すバックコンバータと同じであり、動作も同じである。
【００４７】
抵抗１２は、補助巻線Ｌ２から外部電源１１に向かう方向の電流を制限する制限素子として機能する。
【００４８】
そのような制限素子として、図４（ｂ）に示すように、ダイオード１３を用いてもよい。ダイオード１３は、外部電源１１からスイッチング素子Ｑ３のソース電極に向かう方向を順方向として、外部電源１１と、スイッチング素子Ｑ３のソース電極との間に接続されている。
【００４９】
また、図４（ａ）に示すように、抵抗１２に加えてダイオード１３を設けてもよい。ダイオード１３は、抵抗１２からスイッチング素子Ｑ３のソース電極に向かう方向を順方向として、抵抗１２と、スイッチング素子Ｑ３のソース電極との間に接続されている。
【００５０】
外部電源１１は、直流電源３０からバックコンバータの入力端子に入力される入力電圧よりも低い電圧を、スイッチング素子Ｑ３のソース電極に与える直流定電圧源である。外部電源１１は、ハイサイドスイッチング素子Ｑ１、Ｑ２がオン状態でインダクタＬ１に増加電流を流す入力電圧よりも低い電圧を、スイッチング素子Ｑ３のソース電極に与える。
【００５１】
ショットキーバリアダイオードは、ＰＮ接合ダイオードに比べて逆方向のリーク電流が大きい。そのため、スイッチング素子Ｑ３がターンオフする前に、直流電源３０からハイサイドスイッチング素子Ｑ１、Ｑ２、スイッチング素子Ｑ３を介してダイオードＤ１の逆方向にリーク電流が流れることがある。この場合、直流電源３０の出力電圧とリーク電流との積が損失となる。
【００５２】
これに対して図３の実施形態によれば、直流電源３０よりも低い電圧を出力する外部電源１１から、スイッチング素子Ｑ３のソース電極に直流電圧を印加することで、そのソース電極の電位を上げ、スイッチング素子Ｑ３のターンオフを補助する。
【００５３】
このときの損失は、直流電源３０よりも低い外部電源１１の出力電圧と、ダイオードＤ１の逆方向リーク電流との積となり、より小さな損失でスイッチング素子Ｑ３のオフを維持することができる。
【００５４】
補助巻線Ｌ２に起電力が生じたときの電流は抵抗１２によって規制され、スイッチング素子Ｑ３をオンさせるときの補助巻線Ｌ２からコンデンサＣ３への電荷チャージ動作は影響されない。
【００５５】
以上説明した実施形態の整流回路５０は、降圧型コンバータ以外の他の電源回路にも適用することができる。
【００５６】
図５は、整流回路５０を用いた昇圧型コンバータ（ブーストコンバータ）の回路図である。
【００５７】
整流回路５０の第２の端子５２が、インダクタＬおよびハイサイドスイッチング素子Ｑ１、Ｑ２に接続され、第１の端子５１が、ブーストコンバータの出力端子に接続されている。
【００５８】
ハイサイドスイッチング素子Ｑ１、Ｑ２がオンになると、直流電源３０から流れ込む電流によりインダクタＬ１はエネルギーを蓄える。ハイサイドスイッチング素子Ｑ１、Ｑ２がオフになると、インダクタＬ１は電流を維持しようとして蓄えたエネルギーを放出し、起電力を生じさせ、整流回路５０に電流が流れる。入力電圧にインダクタＬ１からのエネルギーが上積みされ、入力電圧を昇圧した電圧が出力される。
【００５９】
図６は、整流回路５０を用いた昇降圧型コンバータ（バックブーストコンバータ）の回路図である。
【００６０】
バックブーストコンバータは、図１、３に示すバックコンバータとは整流回路５０の向きを逆にしたもので、出力電圧の極性が反転し、昇圧及び降圧をともに可能にする。
【００６１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６２】
５０…整流回路、５１…第１の端子、５２…第２の端子、Ｌ１…インダクタ、Ｌ２…補助巻線、Ｑ１，Ｑ２…ハイサイドスイッチング素子、Ｑ３…スイッチング素子
【図１】
2014158352.tif 000003
【図２】
2014158352.tif 000004
【図３】
2014158352.tif 000005
【図４】
2014158352.tif 000006
【図５】
2014158352.tif 000007
【図６】
2014158352.tif 000008