(57)【要約】【課題】遮光を用いずにグローバルシャッタを実現する。【解決手段】第１受光素子および第２受光素子を有する複数の画素と、順次選択される画素において、第１受光素子および第２受光素子の出力値を順番に読み出す読み出し部とを備え、それぞれの画素において、第２受光素子が受光を開始するタイミングは、第１受光素子が受光を開始するタイミングよりも予め定められた待機時間だけ遅れており、読み出し部は、それぞれの画素において、第１受光素子の出力値から第２受光素子の出力値を減算して画素の画素値を算出する撮像素子を提供する。【選択図】図４Ａ
2014230242.tif 000002
【特許請求の範囲】
【請求項１】
第１受光素子および第２受光素子を有する複数の画素と、
順次選択される画素において、前記第１受光素子および前記第２受光素子の出力値を順番に読み出す読み出し部と
を備え、
それぞれの前記画素において、前記第２受光素子が受光を開始するタイミングは、前記第１受光素子が受光を開始するタイミングよりも予め定められた待機時間だけ遅れており、
前記読み出し部は、それぞれの前記画素において、前記第１受光素子の出力値から前記第２受光素子の出力値を減算して前記画素の画素値を算出する
撮像素子。
【請求項２】
前記読み出し部は、
それぞれの前記画素において、前記第１受光素子の出力値を読み出してから前記第２受光素子の出力値を読み出す第１読み出しモードと、
前記第１読み出しモードに対して、前記画素を選択する順番、各画素において受光素子を読み出す順番、および、それぞれの受光素子が受光を開始するタイミング、の少なくとも一つを変更した第２読み出しモードと
の２つのモードを交互に実行する
請求項１に記載の撮像素子。
【請求項３】
前記読み出し部は、前記第２読み出しモードにおいて、前記第１読み出しモードとは前記画素を選択する順番を逆転させる
請求項２に記載の撮像素子。
【請求項４】
前記読み出し部は、前記第２読み出しモードにおいて、
それぞれの前記画素において、前記第２受光素子の出力値を読み出してから前記第１受光素子の出力値を読み出す
請求項３に記載の撮像素子。
【請求項５】
前記第２読み出しモードにおいて、前記第１受光素子が受光を開始するタイミングは、前記第２受光素子が受光を開始するタイミングよりも予め定められた待機時間だけ遅れている
請求項２に記載の撮像素子。
【請求項６】
前記読み出し部は、前記第１読み出しにおいて取得した第１画像フレームと、前記第２読み出しにおいて取得した第２画像フレームとを合成する
請求項２から５のいずれか一項に記載の撮像素子。
【請求項７】
前記待機時間は、前記読み出し部が前記第１受光素子の出力値の読み出しを開始してから、前記第２受光素子の出力値の読み出しを開始するまでの時間よりも長い
請求項１から６のいずれか一項に記載の撮像素子。
【請求項８】
前記第１受光素子および前記第２受光素子は、それぞれの受光量に応じた電荷を蓄積し、且つ、蓄積した電荷をリセットするタイミングが互いに独立に制御される
請求項１から７のいずれか一項に記載の撮像素子。
【請求項９】
前記複数の画素は、複数の行および複数の列に沿って配列され、
前記読み出し部は、それぞれの行を順次選択し、選択した行に含まれる前記画素の画素値を読み出し、
それぞれの行に対して設けられ、対応する行に含まれるそれぞれの前記画素の前記第１受光素子のリセットタイミングを制御する第１リセット線と、
それぞれの行に対して設けられ、対応する行に含まれるそれぞれの前記画素の前記第２受光素子のリセットタイミングを制御する第２リセット線と
を更に備える請求項８に記載の撮像素子。
【請求項１０】
前記複数の画素は複数の画素ブロックに分割され、
前記読み出し部は、画素ブロック毎に画素値を読み出すべき前記画素を選択し、
前記リセットタイミングは、画素ブロック毎に制御される
請求項９に記載の撮像素子。
【請求項１１】
前記複数の画素を有する撮像チップと、
前記読み出し部を有し、前記撮像チップと積層される信号処理チップと
を有する請求項１から１０のいずれか一項に記載の撮像素子。
【請求項１２】
請求項１から１１のいずれか一項に記載の撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
従来、複数の画素を有する撮像装置において、全ての画素の電荷蓄積時間を同一にするグローバルシャッタ方式が知られている（例えば、特許文献１参照）。
特許文献１  特開２００５−２４４７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、従来のグローバルシャッタ方式は、各画素への光を同時に遮光するメカニカルシャッタ、または、各画素の電荷を同時に取り込むバッファ等の構成が必要となる。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、第１受光素子および第２受光素子を有する複数の画素と、順次選択される画素において、第１受光素子および第２受光素子の出力値を順番に読み出す読み出し部とを備え、それぞれの画素において、第２受光素子が受光を開始するタイミングは、第１受光素子が受光を開始するタイミングよりも予め定められた待機時間だけ遅れており、読み出し部は、それぞれの画素において、第１受光素子の出力値から第２受光素子の出力値を減算して画素の画素値を算出する撮像素子を提供する。
【０００５】
本発明の第２の態様においては、第１の態様の撮像素子を備える撮像装置を提供する。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】一つの実施形態に係る撮像素子の概要を示す図である。
【図２】受光部２００および読み出し部２１０の概要を示す図である。
【図３】画素２０２の概要を説明する図である。
【図４Ａ】撮像素子の動作例を示す図である。
【図４Ｂ】撮像素子の動作例を示す図である。
【図４Ｃ】第２読み出しモードの他の例を示す図である。
【図５】撮像素子の他の動作例を示す図である。
【図６】読み出し部２１０の構成例を示す図である。
【図７】画素ブロック１３１および読み出し部２１０の関係を示す図である。
【図８】撮像素子の断面の一例を示す図である。
【図９】一つの実施形態に係る撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、一つの実施形態に係る撮像素子１００の概要を示す図である。撮像素子１００は、複数の画素２０２が配列される受光部２００と、順次選択される画素２０２の画素値を読み出す読み出し部２１０を備える。複数の画素２０２は、それぞれフォトダイオード等の受光素子を有しており、受光量に応じて電荷を蓄積する。本例の読み出し部２１０は、各画素２０２が蓄積した電荷量を読み出し、各画素２０２の画素値を算出する。
【００１０】
本例における複数の画素２０２は、行列状に配列される。つまり、複数の画素２０２が複数の行および複数の列に沿って配置される。本明細書では、行方向をｘ軸方向とし、列方向をｙ軸方向として図示している。また、本例の読み出し部２１０は、画素値を読み出す画素２０２を行単位で選択する。読み出し部２１０は、選択した行に属する画素２０２の画素値を同時に読み出す。
【００１１】
撮像素子１００は、順次選択した行に含まれる画素２０２の画素値を読み出すので、読み出しタイミングが行毎に相違し、電荷蓄積時間が行毎に相違する。撮像素子１００は、電荷蓄積時間の相違を、メカニカルシャッタによる遮光を用いずに、信号処理により補償する。
【００１２】
図２は、受光部２００および読み出し部２１０の概要を示す図である。本例の受光部２００は、行列状に配列された複数の画素２０２を有する。図２においては、一部の画素２０２を示しており、他の画素２０２を省略する。本例の読み出し部２１０は、各行を順次選択して画素値を読み出すので、各列に属する複数の画素２０２の画素値の読み出しタイミングは行毎に異なる。
【００１３】
それぞれの画素２０２は、第１受光素子２１４ａおよび第２受光素子２１４ｂを有する。つまり、画素２０２は、二つの領域に分割された受光面を有する。それぞれの受光素子２１４は、それぞれ独立したフォトダイオードであってよい。また、図２において画素２０２単位での第ｎ行目に属する第１受光素子２１４ａおよび第２受光素子２１４ｂを、それぞれ「ａｎ」および「ｂｎ」で示す。つまり、「ａ１」は、画素２０２単位での１行目に属する第１受光素子２１４ａを示し、「ｂ２」は、画素２０２単位での２行目に属する第２受光素子２１４ｂを示す。各画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの電荷蓄積に関するタイミングは、互いに独立に制御される。例えば、第１受光素子２１４ａおよび第２受光素子２１４ｂが蓄積した電荷をリセットするタイミングは、素子間で互いに独立に制御される。それぞれの受光素子２１４は、それぞれ独立した画素としても用いることができる。
【００１４】
本例において、受光素子２１４は、行列方向に配列される。本例では、列方向に沿って隣接して配列された第１受光素子２１４ａおよび第２受光素子２１４ｂを、一つの画素２０２とする。それぞれの画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値は、列毎に設けられた共通の回路で順番に読み出される。第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を用いて、一つの画素２０２の画素値が決定される。
【００１５】
第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面は隣接して配置されてよく、間を離して配置されてもよい。但し、第１受光素子２１４ａおよび第２受光素子２１４ｂは、一つの画素を形成できる程度に近傍に配置されることが好ましい。本例の第１受光素子２１４ａおよび第２受光素子２１４ｂには、略同一位置を通過した光が分割して入射される。例えば、各画素２０２に一つのマイクロレンズが設けられる構成において、第１受光素子２１４ａおよび第２受光素子２１４ｂは、共通のマイクロレンズからの入射光を受光するように配置される。また、第１受光素子２１４ａおよび第２受光素子２１４ｂには、共通の開口を通過した光が分割されて入射してもよい。また、第１受光素子２１４ａおよび第２受光素子２１４ｂには、共通の導波路を通過した光が分割されて入射してもよい。このため、画素毎にマイクロレンズを設けなくともよい。例えば、受光部２００にはマイクロレンズが設けられなくともよいし、受光素子毎にマイクロレンズが設けられてもよい。このように、第１受光素子２１４ａおよび第２受光素子２１４ｂは、同一光が入射するとみなせるものであれば、その配置、形状等は限定されない。
【００１６】
また、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の面積は同一であってよく、同一でなくともよい。一例として、第１受光素子２１４ａの受光面の面積は、第２受光素子２１４ｂの受光面の面積よりも大きくてよい。
【００１７】
一つの列に含まれる複数の画素２０２におけるそれぞれの受光素子２１４は、共通の読み出し線２０４に接続される。読み出し線２０４は、選択された画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を順番に読み出し部２１０に伝送する。本例の読み出し部２１０は、受光素子２１４単位での行を、１行目から最下位行まで順番に、且つ、等時間間隔で選択する。
【００１８】
また、各画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂは、蓄積した電荷をリセットするタイミングが互いに独立に制御される。また、各画素２０２における第１受光素子２１４ａおよび第２受光素子２１４ｂは、出力値を読み出すタイミングも互いに独立に制御される。本例の第１受光素子２１４ａおよび第２受光素子２１４ｂは、互いに独立したリセット線２０６を介してリセット信号φＲを受け取る。また、第１受光素子２１４ａおよび第２受光素子２１４ｂは、互いに独立した行選択線（図示しない）を介して行選択信号φＡＤを受け取る。行選択信号φＡＤにより、それぞれの受光素子２１４の出力値を読み出し線２０４に出力するタイミングが制御される。本例の受光部２００は、受光素子２１４単位での行毎に、リセット線２０６および行選択線を有する。本例の受光部２００においては、受光素子２１４単位での同一の行には、第１受光素子２１４ａおよび第２受光素子２１４ｂの一方のみが含まれる。
【００１９】
第１リセット線２０６は、第１受光素子２１４ａのそれぞれの行に対して設けられ、対応する行に含まれるそれぞれの第１受光素子２１４ａのリセットタイミングを制御する。同一の行に含まれる第１受光素子２１４ａは、共通の第１リセット線２０６ａに接続され、共通のリセット信号φＲａにより同時にリセットされる。第２リセット線２０６ｂは、第２受光素子２１４ｂのそれぞれの行に対して設けられ、対応する行に含まれるそれぞれの第２受光素子２１４ｂのリセットタイミングを制御する。同一の行に含まれる第２受光素子２１４ｂは、共通の第２リセット線２０６ｂに接続され、共通のリセット信号φＲｂにより同時にリセットされる。
【００２０】
読み出し部２１０は、複数のＡＤ変換器２１２を有する。ＡＤ変換器２１２は、受光素子２１４の列（すなわち画素２０２の列）毎に設けられる。それぞれのＡＤ変換器２１２は、読み出し線２０４毎に設けられる。
【００２１】
読み出し部２１０は、順次選択する受光素子２１４の行に含まれる各列の受光素子２１４の出力値を、それぞれのＡＤ変換器２１２で同時に読み出す。ＡＤ変換器２１２は、対応する受光素子２１４の出力値を取り込み、デジタル値に変換する。読み出し部２１０は、各画素２０２における第１受光素子２１４ａの出力値を、同一の画素２０２における第２受光素子２１４ｂの出力値を用いて補正する。
【００２２】
なお、図２においては受光部２００の下側に読み出し部２１０が配置されているが、読み出し部２１０の位置は受光部２００の下側に限定されない。読み出し部２１０は、受光部２００と同一層において、受光部２００の四方に分散して設けられてよい。また、読み出し部２１０は、受光部２００と異なる層に設けられてもよい。
【００２３】
図３は、画素２０２の概要を説明する図である。画素２０２は、第１受光素子２１４ａおよび第２受光素子２１４ｂを有する。それぞれの受光素子２１４は、フォトダイオード２３０および複数のトランジスタを有する。複数のトランジスタには、少なくともリセット用トランジスタ２３２および転送用トランジスタ２３４が含まれる。
【００２４】
第１受光素子２１４ａのリセット用トランジスタ２３２のゲートには、第１リセット線２０６ａから第１リセット信号φＲａが入力され、フォトダイオード２３０が蓄積した電荷をリセットする。また、第１受光素子２１４ａの転送用トランジスタ２３４には、対応する行選択線から第１選択信号φＡＤａが入力され、フォトダイオード２３０が蓄積した電荷に応じた電圧を、対応する読み出し線２０４に転送する。
【００２５】
第２受光素子２１４ｂのリセット用トランジスタ２３２のゲートには、第２リセット線２０６ｂから第２リセット信号φＲｂが入力され、フォトダイオード２３０が蓄積した電荷をリセットする。また、第２受光素子２１４ｂの転送用トランジスタ２３４には、対応する行選択線から第２選択信号φＡＤｂが入力され、フォトダイオード２３０が蓄積した電荷に応じた電圧を、第１受光素子２１４ａと共通の読み出し線２０４に転送する。つまり、フォトダイオード２３０のリセットタイミングおよび読み出しタイミングは、第１受光素子２１４ａおよび第２受光素子２１４ｂの間で互いに独立に制御される。
【００２６】
図４Ａは、撮像素子１００の動作例を示す図である。図４Ａにおいて横軸は時間を示す。本例では、受光部２００に含まれる全ての画素２０２の第１受光素子２１４ａは、所定のタイミングＡにおいて同時に受光を開始する。図４Ａでは、所定の列に含まれる第１受光素子２１４ａ（ａ１、ａ２、ａ３、ａ４）および第２受光素子２１４ｂ（ｂ１、ｂ２、ｂ３、ｂ４）の動作のみを示す。例えば読み出し部２１０は、それぞれの第１受光素子２１４ａが蓄積している電荷をリセットするリセット信号φＲａを、それぞれの第１受光素子２１４ａに対して同時に出力する。それぞれの第１受光素子２１４ａは、リセット信号φＲａに応じて蓄積電荷をリセットして、新たに電荷の蓄積を開始する。
【００２７】
それぞれの画素２０２において、第２受光素子２１４ｂが受光を開始するタイミングは、対応する第１受光素子２１４ａが受光を開始するタイミングよりも予め定められた待機時間だけ遅れている。また、それぞれの画素２０２において、待機時間は同一である。図４Ａの例では、複数の画素２０２の第２受光素子２１４ｂ（ｂ１、ｂ２、ｂ３）は、タイミングＡより遅いタイミングＢにおいて同時に受光を開始する。本例の読み出し部２１０は、それぞれの第２受光素子２１４ｂが蓄積している電荷をリセットするリセット信号φＲｂを、それぞれの第２受光素子２１４ｂに対して同時に出力する。それぞれの第２受光素子２１４ｂは、リセット信号φＲｂに応じて蓄積電荷をリセットして、新たに電荷の蓄積を開始する。なお、タイミングＢにおいては、第１受光素子２１４ａの蓄積電荷はリセットされない。
【００２８】
読み出し部２１０は、画素値を読み出すべく選択された画素２０２について、第１受光素子２１４ａおよび第２受光素子２１４ｂの出力値を順番に読み出す。本例ではＡＤ変換器２１２が、それぞれの受光素子２１４のアナログ出力レベルを順番に取り込み、取り込んだ出力レベルをＡＤ変換する。ＡＤ変換のタイミングを、図４Ａにおいては斜線を付した四角で示す。読み出し部２１０は、ＡＤ変換器２１２が一つの受光素子２１４を処理するのに要する時間が経過する毎に、次の受光素子２１４を順次選択して出力値を読み出す。そして、読み出し部２１０は、それぞれの画素２０２について、デジタル値に変換された第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算する。
【００２９】
第１受光素子２１４ａの電荷蓄積時間（タイミングＡから読み出しタイミングまで）の画素２０２間の差分と、第２受光素子２１４ｂの電荷蓄積時間（タイミングＢから読み出しタイミングまで）の画素２０２間の差分とが等しいので、第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算することで、第１受光素子２１４ａの電荷蓄積時間の画素２０２間の差分を補正することができる。
【００３０】
つまり、第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算して得られる画素値は、図４Ａの下段に示すように、全ての画素２０２において、第１受光素子２１４ａがタイミングＡからタイミングＢまでの期間から、ＡＤ変換器２１２が一つの受光素子２１４の出力を処理するのに要するＡＤ変換時間を減じた期間、電荷蓄積した場合の画素値に相当する。このため、行毎に画素値を読み出すことにより生じる、画素２０２間の電荷蓄積時間の差を補償することができる。
【００３１】
本例の撮像素子１００によれば、信号処理により、画素２０２毎の電荷蓄積時間のずれがなく、歪みの無い画像を取得することができる。また、従来の受光部と同様の構成を用いて、リセットタイミングを制御すればよいので、簡易な構成で歪みの無い画像を取得することができる。
【００３２】
なお、図４Ａにおいて斜線で示したＡＤ変換時間（または第１受光素子２１４ａの出力値の読み出しを開始してから、第２受光素子２１４ｂの出力値の読み出しを開始するまでの時間）は誤差要因となるが、露光時間全体に対して十分に短いのでほぼ無視することができる。例えば、シングルスロープカラム型のＡＤ変換器を用いた場合、ＡＤ変換時間は数μ秒程度である。これに対して、毎秒３０フレーム撮像する場合、１フレームはｍ秒のオーダーになる。また、待機時間もＡＤ変換時間よりも十分長いので、受光素子２１４の出力値を減算して得られる画素値に与えるＡＤ変換時間の影響も小さい。
【００３３】
なお、タイミングＢは、タイミングＡと、各画素２０２の読み出しタイミングのうち最も早いタイミングとの間において任意に設定できる。タイミングＢは、使用者により設定されるシャッタスピード（または露光時間）に応じて設定される。
【００３４】
また、複数の画素２０２のうち、読み出しタイミングが最も早い画素２０２については、タイミングＢにおいて画素値を読み出してもよい。この場合、当該画素２０２における第２受光素子２１４ｂは、リセットと同時に読み出されることになるので、出力値が零となる。このため、複数の画素２０２のうち、読み出しタイミングが最も早い画素２０２は、第２受光素子２１４ｂを有さなくともよい。
【００３５】
一方、第２受光素子２１４ｂの電荷蓄積時間が短くなりすぎると、第２受光素子２１４ｂの出力における信号対雑音比が劣化する。このため、読み出しタイミングが最も早い画素２０２についても、当該信号対雑音比が所定値以上となるように、タイミングＢから所定の期間が経過したタイミングを読み出しタイミングとしてもよい。当該所定の期間は可変であってもよい。一例として、当該所定の期間は、被写体の明るさ等に応じて、第２受光素子２１４ｂの出力における信号対雑音比が所定値以上となるように設定されてよい。
【００３６】
また、読み出し部２１０は、タイミングＢから読み出しタイミングまでにおける、第１受光素子２１４ａの出力値の増加分と、第２受光素子２１４ｂの出力値とが同一となるように、第２受光素子２１４ｂの出力値に所定の補正係数を乗算してよい。例えば、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の大きさが違う場合に、読み出し部２１０は、第１受光素子２１４ａおよび第２受光素子２１４ｂの受光面の面積比に応じた補正係数を第２受光素子２１４ｂの出力値に乗じる。これにより、受光面の面積比により生じる出力値の違いを補正することができる。また、タイミングＢから第２受光素子２１４ｂの読み出しタイミングまでの期間に対するＡＤ変換時間の比に応じた補正係数を第２受光素子２１４ｂの出力値に乗算してもよい。
【００３７】
図４Ｂは、撮像素子１００の動作例を示す図である。本例における読み出し部２１０は、第１読み出しモードと、第２読み出しモードの２つの読み出しモードを交互に実行する。第１読み出しモードにおいて読み出し部２１０は、図４Ａに示したように、それぞれの画素２０２において、第１受光素子２１４ａの出力値を読み出してから第２受光素子２１４ｂの出力値を読み出す。例えば読み出し部２１０は、ａ１、ｂ１、ａ２、ｂ２、ａ３、ｂ３、ａ４、ｂ４、・・・の順番で受光素子２１４の出力値を読み出す。第２読み出しモードは、第１読み出しモードに対して、画素値を読み出すべき画素２０２を選択する順番、各画素２０２において受光素子２１４を読み出す順番、および、それぞれの受光素子２１４が受光を開始するタイミング、の少なくとも一つを変更する。
【００３８】
本例の第２読み出しモードにおいて読み出し部２１０は、図４Ｂに示すように、それぞれの画素２０２において、画素値を読み出すべき画素２０２を選択する順番を変更する。具体的には、読み出し部２１０は、第１読み出しモードに対して、画素値を読み出すべき画素２０２を選択する順番を逆転させる。また、読み出し部２１０は、第２読み出しモードにおいては、各画素２０２の第２受光素子２１４ｂの出力値を読み出してから第１受光素子２１４ａの出力値を読み出す。例えば読み出し部２１０は、・・・、ｂ４、ａ４、ｂ３、ａ３、ｂ２、ａ２、ｂ１、ａ１の順番で受光素子２１４の出力値を読み出す。
【００３９】
第２読み出しモードにおいても、読み出し部２１０は、それぞれの画素２０２において、第１受光素子２１４ａの出力値から第２受光素子２１４ｂの出力値を減算して画素値を生成する。この結果得られる画素値は、図４Ｂの下段に示すように、全ての画素２０２において、第１受光素子２１４ａがタイミングＡからタイミングＢまでの期間に、１回分のＡＤ変換時間を加えた期間、電荷蓄積した場合の画素値に相当する。
【００４０】
読み出し部２１０は、第１読み出しモードにおいて取得した第１画像フレームと、第２読み出しモードにおいて取得した第２画像フレームとを合成する。例えば読み出し部２１０は、それぞれの画素２０２において、第１画像フレームにおける画素値と、第２画像フレームにおける画素値との平均値を画素値として用いてよい。
【００４１】
それぞれの読み出しモードで、画素２０２を選択する順番を逆転して画像フレームを合成することで、それぞれの画素２０２において、タイミングＢ以降の露光時間を平均化することができる。例えば、受光部２００が２０４８行の受光素子２１４を有する場合、１行目の受光素子２１４と、２０４８行目の受光素子では、タイミングＢ以降の露光時間は、２０４８×ＡＤ変換時間だけ異なる。これに対し、第２読み出しモードにおいて、画素値を読み出すべき画素２０２を選択する順番を逆転させることで、タイミングＢ以降の露光時間のバラツキを平均化することができる。
【００４２】
また、図４Ａに示した待機時間は所望の露光時間に相当するが、図４Ａの下段に示したように、第１受光素子２１４ａの露光時間から第２受光素子２１４ｂの露光時間を減じた時間は、待機時間に対してＡＤ変換時間分だけ誤差を有する。それぞれの読み出しモードで、各画素２０２において受光素子２１４を読み出す順番を変えて画像フレームを合成することで、当該誤差を相殺することができる。
【００４３】
図４Ｃは、第２読み出しモードの他の例を示す図である。本例の第２読み出しモードは、第１読み出しモードに対して、それぞれの受光素子２１４が受光を開始するタイミングを変更する。具体的には、各画素２０２の第２受光素子２１４ｂが受光を開始してから、所定の待機時間が経過した後、第１受光素子２１４ａが受光を開始させる。つまり、本例では、第１読み出しモードにおいては、第１受光素子２１４ａを撮像用素子として用い、第２受光素子２１４ｂを補正用素子として用いる。一方、第２読み出しモードにおいては、第１受光素子２１４ａを補正用素子として用い、第２受光素子２１４ｂを撮像用素子として用いる。
【００４４】
それぞれの受光素子２１４の出力値を読み出すタイミングは、第１読み出しモードと同一である。但し、それぞれの画素２０２において、第２受光素子２１４ｂの出力値を読み出してから、第１受光素子２１４ａの出力値を読み出してもよい。また、読み出すべき画素２０２を選択する順番を、図４Ｂに示した例と同様に、第１読み出しモードと２−６逆転させてもよい。
【００４５】
読み出し部２１０は、第１読み出しモードおよび第２読み出しモードを交互に実行する。そして、それぞれの読み出しモードで取得した画像フレームを合成する。例えば読み出し部２１０は、第１読み出しモードで取得した第１画像フレームの各行と、第２読み出しモードで取得した第２画像フレームの各行とを交互に配置することで、実効的な行ピッチを半分にした高精細な画像を取得することができる。
【００４６】
図５は、撮像素子１００の他の動作例を示す図である。図４Ａから図４Ｃにおいては、全ての第１受光素子２１４ａは同一のタイミングで受光を開始し、全ての第２受光素子２１４ｂは同一のタイミングで受光を開始した。これに対し、本例の第１受光素子２１４ａは、受光開始のタイミングが異なっている。このようなローリングシャッタ方式であっても、第２受光素子２１４ｂの受光開始のタイミングを同様に異ならせることで、それぞれの画素２０２における待機時間を同一にすることができる。
【００４７】
図６は、読み出し部２１０の構成例を示す図である。本例の読み出し部２１０は、図２に示した複数のＡＤ変換器２１２に加え、信号処理部２１８およびモード選択部２１６を更に備える。
【００４８】
モード選択部２１６は、使用者の設定等に基づいて、図４Ｂに関連して説明した第１フレーム合成処理を行うか、図４Ｃに関連して説明した第２フレーム合成処理を行うかを選択する。モード選択部２１６は、選択した処理に応じて、受光部２００におけるそれぞれの受光素子２１４に対するリセット信号および行選択信号を出力する。また、信号処理部２１８に対して選択した処理を通知する。信号処理部２１８は、選択された処理に応じて、図４Ｂまたは図４Ｃに関連して説明したように画像フレームを合成する。
【００４９】
また、モード選択部２１６は、第１フレーム合成処理および第２フレーム合成処理以外に、フレーム合成を行わない処理を選択することもできる。例えば、図４Ａに関連して説明した処理のみを行うことを選択することができる。また、モード選択部２１６は、それぞれの受光素子２１４を一つの画素として用いる、通常のローリングシャッタ方式での処理を選択することもできる。
【００５０】
図７は、撮像素子１００の構成例を示す図である。本例において、受光部２００に含まれる複数の画素２０２は、複数の画素ブロック１３１に分割される。例えば、受光部２００には、行列方向にそれぞれ数千個程度の画素２０２が設けられており、それぞれの画素ブロック１３１には行列方向にそれぞれ数十から数百程度の画素２０２が含まれる。
【００５１】
また、それぞれの画素ブロック１３１に対して、図２から図６に関連して説明した読み出し部２１０が設けられる。このため、それぞれの画素ブロック１３１における画素値の読み出しは、並行して且つ独立に行うことができる。リセットタイミング、行選択等は、画素ブロック１３１毎に制御される。つまり、画素ブロック毎に画素値を読み出すべき画素を選択することができる。それぞれの読み出し部２１０は、対応する画素ブロック１３１に含まれる画素２０２に対して、図２から図６に関連して説明した方法で画素値を読み出す。
【００５２】
このように、複数の画素２０２を複数の画素ブロック１３１に分割し、画素ブロック１３１毎に独立して画素値を読み出すことで、一つの読み出し部２１０が１フレームで読み出す行数を少なくすることができる。このため、それぞれの画素２０２における電荷蓄積時間のズレ量を、画素ブロック１３１の行数×ＡＤ変換時間に圧縮できる。このため、画像の歪を低減することができる。本例の受光部２００および読み出し部２１０は、撮像素子１００において異なる層に設けられてよい。
【００５３】
図８は、撮像素子１００の断面の一例を示す図である。本例では、裏面照射型の撮像素子１００を示すが、撮像素子１００は裏面照射型に限定されない。本例の撮像素子１００は、入射光に対応した信号を出力する撮像チップ１１３と、撮像チップ１１３からの信号を処理する信号処理チップ１１１と、信号処理チップ１１１が処理した画像データを記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕ等の導電性を有するバンプ１０９により互いに電気的に接続される。
【００５４】
なお、図示するように、入射光は主に白抜き矢印で示す方向へ入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。撮像チップ１１３の一例は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１１３は、受光部２００に対応する。ＰＤ（フォトダイオード）層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、二次元的に配され、入射光に応じた電荷を蓄積する複数のＰＤ部１０４、および、ＰＤ部１０４に対応して設けられたトランジスタ１０５を有する。本例では、一つの画素２０２に、一つのＰＤ部１０４が設けられる。この場合、ＰＤ部１０４は、第１受光素子２１４ａおよび第２受光素子２１４ｂを有する。
【００５５】
ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ部１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２の配列については後述する。カラーフィルタ１０２、ＰＤ部１０４および複数のトランジスタ１０５の組が一つの画素２０２を形成する。複数のトランジスタ１０５のオンオフを制御することで、各受光素子２１４の読み出しタイミング、受光開始タイミング（リセットタイミング）等を制御する。
【００５６】
カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応するＰＤ部１０４へ向けて入射光を集光する。
【００５７】
配線層１０８は、ＰＤ層１０６からの信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は、図２等に示した読み出し線２０４に対応する。配線１０７は多層であってもよく、また、受動素子および能動素子が設けられてもよい。本例の信号処理チップ１１１は、読み出し部２１０を含む。
【００５８】
配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。
【００５９】
同様に、信号処理チップ１１１およびメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。
【００６０】
なお、バンプ１０９間の接合には、固相拡散によるＣｕバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、後述する一つの単位ブロックに対して一つ程度設ければよい。したがって、バンプ１０９の大きさは、ＰＤ部１０４のピッチよりも大きくてもよい。また、画素が配列された撮像領域以外の周辺領域において、撮像領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。
【００６１】
信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。このような積層型の撮像素子１００によれば、受光部２００の直下に読み出し部２１０を設けることができるので、複数の画素ブロック１３１に対応する複数の読み出し部２１０を容易に設けることができる。
【００６２】
図９は、一つの実施形態に係る撮像装置５００の構成例を示すブロック図である。撮像装置５００は、撮影光学系としての撮影レンズ５２０を備え、撮影レンズ５２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ５２０は、撮像装置５００に対して着脱できる交換式レンズであっても構わない。撮像装置５００は、撮像素子１００、システム制御部５０１、駆動部５０２、測光部５０３、ワークメモリ５０４、記録部５０５、表示部５０６および駆動部５１４を主に備える。
【００６３】
撮影レンズ５２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図９では瞳近傍に配置された仮想的な１枚のレンズで当該撮影レンズ５２０を代表して表している。
【００６４】
駆動部５１４は撮影レンズ５２０を駆動する。より具体的には駆動部５１４は撮影レンズ５２０の光学レンズ群を移動させて合焦位置を変更し、また、撮影レンズ５２０内の虹彩絞りを駆動して撮像素子１００へ入射する被写体光束の光量を制御する。
【００６５】
駆動部５０２は、システム制御部５０１からの指示に従って撮像素子１００のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。駆動部５０２は、撮像素子１００の受光部２００および読み出し部２１０を、図１から図８に関連して説明したように動作させる。また、操作部５０８はレリーズボタン等により撮像者からの指示を受け付ける。
【００６６】
撮像素子１００は、図１から図８に関連して説明した撮像素子１００と同一である。撮像素子１００は、画素信号をシステム制御部５０１の画像処理部５１１へ引き渡す。画像処理部５１１は、ワークメモリ５０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ベイヤー配列で得られた信号からカラー映像信号を生成した後に圧縮処理を実行する。生成された画像データは、記録部５０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部５０６に表示される。
【００６７】
測光部５０３は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部５０３は、例えば１００万画素程度のＡＥセンサを含む。システム制御部５０１の演算部５１２は、測光部５０３の出力を受けてシーンの領域ごとの輝度を算出する。演算部５１２は、算出した輝度分布に従ってシャッタ速度、絞り値、ＩＳＯ感度を決定する。測光部５０３は撮像素子１００で兼用してもよい。なお、演算部５１２は、撮像装置５００を動作させるための各種演算も実行する。駆動部５０２は、一部または全部が撮像素子１００に搭載されてよい。システム制御部５０１の一部が撮像素子１００に搭載されてもよい。
【００６８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００６９】
１００  撮像素子、１０１  マイクロレンズ、１０２  カラーフィルタ、１０３  パッシベーション膜、１０４  ＰＤ部、１０５  トランジスタ、１０６  ＰＤ層、１０７  配線、１０８  配線層、１０９  バンプ、１１０  ＴＳＶ、１１１  信号処理チップ、１１２  メモリチップ、１１３  撮像チップ、１３１  画素ブロック、２００  受光部、２０２  画素、２０４  読み出し線、２０６  リセット線、２１０  読み出し部、２１２  ＡＤ変換器、２１４  受光素子、２１４ａ  第１受光素子、  ２１４ｂ  第２受光素子、２１６  モード選択部、２１８  信号処理部、２３０  フォトダイオード、２３２  リセット用トランジスタ、２３４  転送用トランジスタ、５００  撮像装置、５０１  システム制御部、５０２  駆動部、５０３  測光部、５０４  ワークメモリ、５０５  記録部、５０６  表示部、５０８  操作部、５１１  画像処理部、５１２  演算部、５１４  駆動部、５２０  撮影レンズ
【図１】
2014230242.tif 000003
【図２】
2014230242.tif 000004
【図３】
2014230242.tif 000005
【図４Ａ】
2014230242.tif 000006
【図４Ｂ】
2014230242.tif 000007
【図４Ｃ】
2014230242.tif 000008
【図５】
2014230242.tif 000009
【図６】
2014230242.tif 000010
【図７】
2014230242.tif 000011
【図８】
2014230242.tif 000012
【図９】
2014230242.tif 000013