(57)【要約】【課題】ホストから周辺デバイスへの見かけ上のデータ転送速度を向上させる。【解決手段】実施形態に係わるデバイス制御システムは、ホスト１１からのデータを周辺デバイスに転送する周辺デバイスコントローラ１２と、キャッシュメモリとしてのＮＡＮＤフラッシュメモリ１３とを備える。周辺デバイスコントローラ１２は、ホスト１１からの命令に基づき、データをＮＡＮＤフラッシュメモリ１３内に一時的に記憶させ、かつ、ＮＡＮＤフラッシュメモリ１３から周辺デバイスにデータを転送する。【選択図】図１
2014052724.tif 000002
【特許請求の範囲】
【請求項１】
ホストからのデータを周辺デバイスに転送する周辺デバイスコントローラと、
キャッシュメモリとしてのＮＡＮＤフラッシュメモリとを具備し、
前記周辺デバイスコントローラは、
前記ホストに対する第１のインターフェイス部と、
前記周辺デバイスに対する第２のインターフェイス部と、
前記ＮＡＮＤフラッシュメモリに対する第３のインターフェイス部と、
前記ホストからの命令に基づき、前記データを前記ＮＡＮＤフラッシュメモリ内に一時的に記憶させ、かつ、前記第１のＮＡＮＤフラッシュメモリから前記周辺デバイスに前記データを転送する制御部と
を備え、
前記第２のインターフェイス部は、近距離無線通信インターフェイス部及びメモリカードインターフェイス部のうちの１つである
デバイス制御システム。
【請求項２】
ホストからのデータを周辺デバイスに転送する周辺デバイスコントローラと、
キャッシュメモリとしての第１のＮＡＮＤフラッシュメモリとを具備し、
前記周辺デバイスコントローラは、
前記ホストからの命令に基づき、前記データを前記第１のＮＡＮＤフラッシュメモリ内に一時的に記憶させ、かつ、
前記第１のＮＡＮＤフラッシュメモリから前記周辺デバイスに前記データを転送する
デバイス制御システム。
【請求項３】
前記周辺デバイスコントローラは、
キャッシュメモリとしてのＳＲＡＭを備え、
前記データを前記ＳＲＡＭ内に一時的に記憶させ、
前記ＳＲＡＭ内に記憶される前記データのビット数が所定値を超えたとき、前記データの残りを前記第１のＮＡＮＤフラッシュメモリ内に一時的に記憶させ、かつ、
前記ＳＲＡＭ又は前記第１のＮＡＮＤフラッシュメモリから前記周辺デバイスに前記データを転送する
請求項２に記載のデバイス制御システム。
【請求項４】
前記周辺デバイスコントローラは、
キャッシュメモリとしてのＳＲＡＭを備え、
前記データのサイズが所定値未満のとき、前記データを前記ＳＲＡＭ内に一時的に記憶させ、
前記データのサイズが前記所定値を超えるとき、前記データを前記第１のＮＡＮＤフラッシュメモリ内に一時的に記憶させ、かつ、
前記ＳＲＡＭ又は前記第１のＮＡＮＤフラッシュメモリから前記周辺デバイスに前記データを転送する
請求項２に記載のデバイス制御システム。
【請求項５】
請求項２に記載のデバイス制御システムにおいて、さらに、
ストレージデバイスとしての第２のＮＡＮＤフラッシュメモリを具備し、
前記周辺デバイスコントローラは、前記第１及び第２のＮＡＮＤフラッシュメモリに共通のＮＡＮＤインターフェイス部を備える
デバイス制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、デバイス制御システムに関する。
【背景技術】
【０００２】
周辺デバイスコントローラは、周辺デバイス（例えば、メモリカードのなどのストレージデバイス、近距離無線通信機能を有する電子デバイス、など）に対するデータの送受信を制御する。
【０００３】
このような周辺デバイスコントローラを有するデバイス制御システムにおいて、ホストから周辺デバイスコントローラを介して周辺デバイスにデータを転送するとき、ホストは、一連のデータ転送動作を直接制御する。このため、ホストの負担が増大し、場合によっては、ホストから周辺デバイスへのデータ転送速度が極端に低下する。
【０００４】
また、周辺デバイスコントローラから周辺デバイスへのデータ転送速度が、ホストから周辺デバイスコントローラへのデータ転送速度よりも遅い場合、ホストによるデータ転送の制御期間は、周辺デバイスコントローラから周辺デバイスへのデータ転送速度に依存して長くなるため、ホストの負担がさらに増大する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１９５５５３号公報
【特許文献２】特開２００９−２０５４１０号公報
【特許文献３】特開２００２−９１７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、周辺デバイスコントローラを有するデバイス制御システムにおいて、ホストの負担を軽減させ、ホストから周辺デバイスへのデータ転送速度を向上させる技術を提案する。
【課題を解決するための手段】
【０００７】
実施形態によれば、デバイス制御システムは、ホストからのデータを周辺デバイスに転送する周辺デバイスコントローラと、キャッシュメモリとしてのＮＡＮＤフラッシュメモリとを備え、前記周辺デバイスコントローラは、前記ホストに対する第１のインターフェイス部と、前記周辺デバイスに対する第２のインターフェイス部と、前記ＮＡＮＤフラッシュメモリに対する第３のインターフェイス部と、前記ホストからの命令に基づき、前記データを前記ＮＡＮＤフラッシュメモリ内に一時的に記憶させ、かつ、前記第１のＮＡＮＤフラッシュメモリから前記周辺デバイスに前記データを転送する制御部とを備え、前記第２のインターフェイス部は、近距離無線通信インターフェイス部及びメモリカードインターフェイス部のうちの１つである。
【図面の簡単な説明】
【０００８】
【図１】第１の実施例に係わるデバイス制御システムを示す図。
【図２】データ転送方法の第１の例を示す図。
【図３】データ転送方法の第２の例を示す図。
【図４】データ転送方法の第３の例を示す図。
【図５】比較例としてのデバイス制御システムを示す図。
【図６】比較例のデータ転送方法を示す図。
【図７】実施例と比較例を比較する図。
【図８】第２の実施例に係わるデバイス制御システムを示す図。
【図９】デバイス制御システムを備えるパッケージの例を示す図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら実施例を説明する。
【００１０】
（概要）  
本実施例は、周辺デバイスコントローラを有するデバイス制御システムにおいて、ホストの負担を軽減させ、ホストから周辺デバイスへの見かけ上のデータ転送速度を向上させるため、ＮＡＮＤフラッシュメモリをキャッシュメモリとして使用することに特徴を有する。
【００１１】
即ち、ホストは、ホストから周辺デバイスにデータを転送するとき、ＮＡＮＤフラッシュメモリにデータを一時的に書き込む。ＮＡＮＤフラッシュメモリは、大きなメモリ容量を有するため、周辺デバイスに転送するデータの全てを、周辺デバイスコントローラから周辺デバイスへのデータ転送速度に関係なく、即座に記憶可能である。
【００１２】
従って、ホストは、周辺デバイスに転送するデータの全てをＮＡＮＤフラッシュメモリに書き込んだ後は、周辺デバイスコントローラ内のＣＰＵにデータ転送制御を任せることにより、自らはデータ転送完了として、ホストから周辺デバイスへのデータ転送制御を終了させることができる。
【００１３】
このように、ＮＡＮＤフラッシュメモリをキャッシュメモリとして使用し、かつ、周辺デバイスに転送するデータの全てをＮＡＮＤフラッシュメモリに書き込んだ後は、周辺デバイスコントローラ内のＣＰＵにデータ転送制御を任せることにより、ホストにおける見かけ上のデータ転送速度を向上させ、ホストの負担を軽減することができる。
【００１４】
このような効果は、特に、ホストの処理能力が比較的低いシステムに有効である。
【００１５】
尚、ホストで行う処理（データ転送制御）の一部を、周辺デバイスコントローラ内のＣＰＵに任すというだけでは、ホストの負担の軽減という点では不十分である。
【００１６】
なぜなら、例えば、周辺デバイスコントローラ内のＳＲＡＭをキャッシュメモリとして使用するときは、そのメモリ容量が小さいため、ホストからＳＲＡＭへのデータ転送をまとめて即座に行うことができず、結果として、ホストによるデータ転送の制御期間が長くなるからである。
【００１７】
また、メモリカードなどに採用されるＮＡＮＤシステムを、本実施例が対象とする周辺デバイスコントローラに適用することも困難である。
【００１８】
なぜなら、このようなＮＡＮＤシステムでは、ＮＡＮＤフラッシュメモリをストレージデバイスとして使用することを前提としており、ホストから周辺デバイスへのデータ転送速度を向上させる、という課題が発生しないからである。即ち、このようなＮＡＮＤシステムにおいては、ＮＡＮＤフラッシュメモリをキャッシュメモリとして使用するという発想自体が生じない。
【００１９】
また、本実施例において使用するＮＡＮＤフラッシュメモリは、汎用メモリを使用可能である。この場合、周辺デバイスコントローラとＮＡＮＤフラッシュメモリは、互いに異なるチップ内に形成される。但し、ＮＡＮＤフラッシュメモリは、周辺デバイスコントローラ（１チップ）内に混載することも可能である。
【００２０】
（実施例）  
図１は、第１の実施例に係わるデバイス制御システムを示している。
【００２１】
このシステムは、ホストＣＰＵ（以下、ホストという。）１１、周辺デバイスコントローラ１２及びＮＡＮＤフラッシュメモリ１３を備える。
【００２２】
周辺デバイスコントローラ１２は、ホスト１１からのデータを周辺デバイスに転送する動作を制御する。例えば、周辺デバイスコントローラ１２は、ホスト１１からの命令に基づき、データをＮＡＮＤフラッシュメモリ１３内に一時的に記憶させ、かつ、ＮＡＮＤフラッシュメモリ１３から周辺デバイスにデータを転送する。
【００２３】
即ち、本システムにおいて、ＮＡＮＤフラッシュメモリ１３は、ホスト１１から周辺デバイスにデータを転送するときのキャッシュメモリとして機能する。
【００２４】
周辺デバイスコントローラ１２は、上述のような制御を実現するために、例えば、ＣＰＵ（内部ＣＰＵ）１、ホストインターフェイス２、メモリカードインターフェイス３、ＮＡＮＤインターフェイス４、近距離無線通信（NFC: Near Field Communication）インターフェイス５、ＳＲＡＭ（Static random access memory）６、ＥＣＣ（Error correction circuit）７、及び、これらを接続するバス８を備える。
【００２５】
ＣＰＵ１は、例えば、ホスト１１からの命令に基づき、ホスト１１に代わり、データをＮＡＮＤフラッシュメモリ１３内に一時的に記憶させる動作、及び、ＮＡＮＤフラッシュメモリ１３から周辺デバイスにデータを転送する動作を、それぞれ制御する。
【００２６】
ホストインターフェイス２は、ホスト１１に対するインターフェイスであり、例えば、ＵＳＢ（Universal serial bus）、ＳＡＴＡ（Serial Advanced Technology Attachment）などを使用可能である。ＮＡＮＤインターフェイス４は、ＮＡＮＤフラッシュメモリ１３に対するインターフェイスである。
【００２７】
本例では、周辺デバイスの例として、メモリカード（例えば、ＳＤメモリカード）１４及び近距離無線通信機能（例えば、Transfer Jet）を備えた電子機器を想定する。このため、周辺デバイスコントローラ１２は、メモリカードインターフェイス３及びＮＦＣインターフェイス５を備える。
【００２８】
但し、周辺デバイスは、これに限られるものではない。例えば、ＵＳＢメモリ、ＨＤＤ（Hard disk drive）、ＳＳＤ（Solid state drive）などのストレージデバイスであってもよい。
【００２９】
ＳＲＡＭ６は、周辺デバイスコントローラ１２内でのデータ処理におけるキャッシュメモリとして機能する。ＥＣＣ７は、例えば、ＮＡＮＤフラッシュメモリに対するデータの書き込み／読み出しにおいて、データのエラー訂正処理を行う。
【００３０】
このようなデバイス制御システムによれば、周辺デバイスに転送するデータの全てをＮＡＮＤフラッシュメモリ１３に書き込んだ後は、周辺デバイスコントローラ１２内のＣＰＵ１にデータ転送制御を任せることにより、ホスト１１における見かけ上のデータ転送速度を向上させ、ホスト１１の負担を軽減することができる。
【００３１】
ここで、上述のデバイス制御システムを用いて、ホスト１１から周辺デバイスにデータを転送する方法の例を説明する。
【００３２】
図２は、ホストから周辺デバイスへのデータ転送方法の第１の例を示している。
【００３３】
本例では、まず、ＮＡＮＤフラッシュメモリ（キャッシュメモリ）１３内にデータを一時的に記憶させる（ステップＳＴ１）。この後、ＮＡＮＤフラッシュメモリ１３から周辺デバイスにデータを転送する（ステップＳＴ２）。
【００３４】
この場合、ホスト１１は、周辺デバイスに転送するデータの全てをＮＡＮＤフラッシュメモリ１３に書き込んだ後は、周辺デバイスコントローラ１２内のＣＰＵ１にデータ転送制御を任せることにより、自らはデータ転送完了として、ホスト１１から周辺デバイスへのデータ転送制御を終了させることができる。
【００３５】
即ち、ホスト１１から周辺デバイスへの見かけ上のデータ転送速度を向上させることができる。
【００３６】
図３は、ホストから周辺デバイスへのデータ転送方法の第２の例を示している。
【００３７】
本例は、ＳＲＡＭ６及びＮＡＮＤフラッシュメモリ１３を、ホスト１１から周辺デバイスにデータを転送するときのキャッシュメモリとして使用することに特徴を有する。
【００３８】
まず、データ転送が開始されたら、ＳＲＡＭ（キャッシュメモリ）６内にデータを一時的に記憶させる（ステップＳＴ１）。
【００３９】
そして、ＳＲＡＭ６に記憶されるデータのビット数が所定値を越えたとき、残りのデータを、ＮＡＮＤフラッシュメモリ（キャッシュメモリ）１３内に一時的に記憶させる（ステップＳＴ２）。
【００４０】
ここで、所定値とは、例えば、ＳＲＡＭ６の最大メモリ容量以下の値である。
【００４１】
また、ＳＲＡＭ６に記憶されるデータのビット数とは、ホスト１１からＳＲＡＭ６に転送されたデータの総ビット数であってもよいし、ホスト１１からＳＲＡＭ６に転送されたデータの総ビット数からＳＲＡＭ６から周辺デバイスに転送されたデータのビット数を引いた値であってもよい。
【００４２】
この後、ＳＲＡＭ６又はＮＡＮＤフラッシュメモリ１３から周辺デバイスにデータを転送する（ステップＳＴ３）。
【００４３】
このように、ＳＲＡＭ６及びＮＡＮＤフラッシュメモリ１３を併用しても、ホスト１１から周辺デバイスへの見かけ上のデータ転送速度を向上させることができる。
【００４４】
図４は、ホストから周辺デバイスへのデータ転送方法の第３の例を示している。
【００４５】
本例は、ＳＲＡＭ６及びＮＡＮＤフラッシュメモリ１３のうちの１つを、選択的に、ホスト１１から周辺デバイスにデータを転送するときのキャッシュメモリとして使用することに特徴を有する。
【００４６】
まず、データ転送に先立って、周辺デバイスに転送するデータのサイズを確認する（ステップＳＴ１）。この確認は、ホスト１１で行ってもよいし、ホスト１１に代わり、周辺デバイスコントローラ１２内のＣＰＵ１が行ってもよい。
【００４７】
そして、データのサイズが所定値を未満のとき、ＳＲＡＭ（キャッシュメモリ）６内にデータを一時的に記憶させる（ステップＳＴ３）。
【００４８】
ここで、所定値とは、例えば、ＳＲＡＭ６の最大メモリ容量以下の値である。
【００４９】
この後、ＳＲＡＭ６から周辺デバイスにデータを転送する（ステップＳＴ４）。
【００５０】
一方、データのサイズが所定値を越えるとき、ＮＡＮＤフラッシュメモリ（キャッシュメモリ）１３内にデータを一時的に記憶させる（ステップＳＴ５）。
【００５１】
この後、ＮＡＮＤフラッシュメモリ１３から周辺デバイスにデータを転送する（ステップＳＴ６）。
【００５２】
このように、ＳＲＡＭ６及びＮＡＮＤフラッシュメモリ１３のうちの１つを選択的にキャッシュメモリとして使用しても、ホスト１１から周辺デバイスへの見かけ上のデータ転送速度を向上させることができる。
【００５３】
図５は、比較例としてのデバイス制御システムを示している。
【００５４】
このシステムは、第１の実施例と比べると、キャッシュメモリとしてのＮＡＮＤフラッシュメモリを有していない点に大きな違いを有する。その他の点については、概ね、第１の実施例と同じであるため、同図において図１と同じ符号を付すことにより、その詳細な説明を省略する。
【００５５】
このシステムでは、ホスト１１から周辺デバイスにデータを転送するときに、ＳＲＡＭ６をキャッシュメモリとして使用する。
【００５６】
例えば、図６に示すように、まず、ＳＲＡＭ（キャッシュメモリ）６内にデータを一時的に記憶させる（ステップＳＴ１）。この後、ＳＲＡＭ６から周辺デバイスにデータを転送する（ステップＳＴ２）。
【００５７】
この比較例において、ホスト１１から周辺デバイスへのデータ転送制御の一部を、周辺デバイスコントローラ１２内のＣＰＵ１に任せたとしても、ホスト１１の負担を減らし、見かけ上のデータ転送速度を向上させることは難しい。なぜなら、周辺デバイスコントローラ１２内のＳＲＡＭ６のメモリ容量が小さいからである。
【００５８】
これについて、図７を参照しながら説明する。
【００５９】
比較例では、周辺デバイスコントローラ１２から周辺デバイスへのデータ転送速度が、ホスト１１から周辺デバイスコントローラ１２へのデータ転送速度よりも遅い場合、ＳＲＡＭ６に記憶可能なデータのビット数（メモリ容量）には制限があるため、ホスト１１から周辺デバイスコントローラ１２へのデータ転送期間が長くなる。
【００６０】
即ち、ホスト１１から周辺デバイスコントローラ１２にデータの全てを転送するまでは、ホスト１１によるデータ転送制御を終了させることはできないため、結果として、ホスト１１によるデータ転送の制御期間（Busy期間）が長くなり、ホスト１１の負担を軽減することができない。
【００６１】
これに対し、実施例では、ＳＲＡＭ６のメモリ容量よりも十分に大きなメモリ容量を有するＮＡＮＤフラッシュメモリ１３をキャッシュメモリとして使用するため、周辺デバイスコントローラ１２から周辺デバイスへのデータ転送速度に関係なく、ホスト１１からＮＡＮＤフラッシュメモリ１３へのデータ転送をまとめて即座に行うことができる。
【００６２】
また、ホスト１１は、ＮＡＮＤフラッシュメモリ１３にデータの全てが記憶されたときに、ホスト１１から周辺デバイスへのデータの転送が完了したと判断して、データ転送制御を終了することができる。
【００６３】
従って、実施例では、ホスト１１から周辺デバイスコントローラ１２へのデータ転送期間が短くなることに起因し、ホスト１１によるデータ転送の制御期間（Busy期間）を短くすることが可能であるため、ホスト１１の負担を軽減することができる。
【００６４】
図８は、第２の実施例に係わるデバイス制御システムを示している。
【００６５】
このシステムは、第１の実施例のシステム（図１）と比べると、ＮＡＮＤインターフェイス４に、ＳＬＣ（Single-level cell）型ＮＡＮＤフラッシュメモリ１３−１とＭＬＣ（Multi-level cell）型ＮＡＮＤフラッシュメモリ１３−２を接続した点に特徴を有する。
【００６６】
その他の点については、第１の実施例のシステムと同じであるため、同図において図１と同じ符号を付すことにより、その詳細な説明を省略する。
【００６７】
本実施例のシステムは、複数種類のＮＡＮＤフラッシュメモリを備えることから、ハイブリッドシステムと呼ばれる。
【００６８】
ＳＬＣ型ＮＡＮＤフラッシュメモリ１３−１は、１つのメモリセルに１ビット（２値）を記憶可能なメモリであり、データの書き込み／読み出しが、ＭＬＣ型ＮＡＮＤフラッシュメモリ１３−２のそれに比べて、高速である。
【００６９】
従って、ＳＬＣ型ＮＡＮＤフラッシュメモリ１３−１は、主に、ホスト１１から周辺デバイスへのデータ転送におけるキャッシュメモリとして使用する。但し、当然に、ホスト１１から周辺デバイスへのデータ転送以外において、これをストレージデバイスとして使用することは何ら差し支えない。
【００７０】
ＭＬＣ型ＮＡＮＤフラッシュメモリ１３−２は、１つのメモリセルに３値以上の多値を記憶可能なメモリであり、ＳＬＣ型ＮＡＮＤフラッシュメモリ１３−１よりも大きなメモリ容量を実現できるという特徴を有する。
【００７１】
従って、ＭＬＣ型ＮＡＮＤフラッシュメモリ１３−２は、主に、ストレージデバイスとして使用する。但し、必要に応じて、ＭＬＣ型ＮＡＮＤフラッシュメモリ１３−２を、ホスト１１から周辺デバイスへのデータ転送におけるキャッシュメモリとして使用することは何ら差し支えない。
【００７２】
尚、本例では、ＳＬＣ型ＮＡＮＤフラッシュメモリ１３−１及びＭＬＣ型ＮＡＮＤフラッシュメモリ１３−２に共通のＮＡＮＤインターフェイス４を設けたが、それらに別々にＮＡＮＤインターフェイスを設けても構わない。
【００７３】
また、本例におけるデータ転送方法の例（図２〜図４）は、第１の実施例と同じであり、かつ、比較例との比較（図５〜図７）についても、第１の実施例と同じであるため、ここでの説明を省略する。
【００７４】
以上のようなシステムにおいても、第１の実施例と同様の効果を得ることができる。即ち、周辺デバイスコントローラ１２を有するデバイス制御システムにおいて、ホスト１２の負担を軽減させ、ホスト１１から周辺デバイスへの見かけ上のデータ転送速度を向上させることができる。これにより、軽減されたホスト１２はデータ転送とは異なる動作を実行することが可能になる。このような効果は、特に、ホスト１１の処理能力が比較的低いシステムに有効である。
【００７５】
図９は、実施例に係わるデバイス制御システムの実装例を示している。
【００７６】
上述の第１及び第２の実施例に係わるデバイス制御システムは、例えば、１つのパッケージ２１内に組み込むことが可能である。尚、パッケージの種類は、本例に限定されることはない。
【００７７】
１つのパッケージ２１内には、コントローラチップ２２及びメモリチップ２３が互いに積み重ねられて配置される。コントローラチップ２２は、上述の第１及び第２の実施例における周辺デバイスコントローラ１２に相当する。また、メモリチップ２３は、上述の第１及び第２の実施例におけるＮＡＮＤフラッシュメモリ１３，１３−１，１３−２に相当する。
【００７８】
コントローラチップ２２上に積み重ねるメモリチップ２３の数は、１つであってもよいし、複数であってもよい。
【００７９】
また、コントローラチップ２２とメモリチップ２３とは、ボンディングワイヤや、ＴＳＶ（Through Silicon Via）などの配線技術により、互いに接続される。
【００８０】
（むすび）  
実施形態によれば、周辺デバイスコントローラを有するデバイス制御システムにおいて、ホストの負担を軽減し、ホストから周辺デバイスへの見かけ上のデータ転送速度を向上させることができる。ホストはデータ転送とは異なる動作を実行することが可能となり、ホストの処理能力の向上を図ることができる。
【００８１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８２】
１：  ＣＰＵ（内部ＣＰＵ）、  ２：  ホストインターフェイス、  ３：  メモリカードインターフェイス、  ４：  ＮＡＮＤインターフェイス、  ５：  ＮＦＣインターフェイス、  ６：  ＳＲＡＭ、  ７：  ＥＣＣ、  ８：  バス、  １１：  ホスト（ホストＣＰＵ）、  １２：  周辺デバイスコントローラ、  １３，１３−１，１３−２：  ＮＡＮＤフラッシュメモリ、  １４：  メモリカード、  ２１：  パッケージ、  ２２：  コントローラチップ、  ２３：  メモリチップ。
【図１】
2014052724.tif 000003
【図２】
2014052724.tif 000004
【図３】
2014052724.tif 000005
【図４】
2014052724.tif 000006
【図５】
2014052724.tif 000007
【図６】
2014052724.tif 000008
【図７】
2014052724.tif 000009
【図８】
2014052724.tif 000010
【図９】
2014052724.tif 000011