(57)【要約】【課題】周辺回路部のＭＯＳトランジスタの駆動能力を向上しつつ、容量素子部の容量の増大が可能とする固体撮像装置及びその製造方法を提供すること。【解決手段】本発明に係る固体撮像装置は、半導体基板に複数の光電変換部を備えた画素部と前記画素部の周辺に形成された周辺回路部及び周辺回路部内に容量素子部を有した固体撮像装置であって、前記固体撮像装置を構成する前記容量素子部および周辺回路部のＭＯＳトランジスタのゲート絶縁膜として窒化されたゲート絶縁膜を用い、前記容量素子部を構成する前記窒化されたゲート絶縁膜の窒素原子の密度は、前記周辺回路部のＭＯＳトランジスタの前記窒化されたゲート絶縁膜の窒素原子の密度より高いことを特徴とする【選択図】図２
2014229801.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部を備えた画素部と、ＭＯＳトランジスタと容量素子部とを含む周辺回路部とが半導体基板に配され、
前記周辺回路部のＭＯＳトランジスタのゲート絶縁膜と、前記容量素子部の対向する電極間の絶縁膜とが窒化された絶縁膜を含む固体撮像装置であって、
前記容量素子部の前記窒化された絶縁膜における窒素原子の密度は、前記周辺回路部のＭＯＳトランジスタの前記窒化された絶縁膜における窒素原子の密度より高いことを特徴とする固体撮像装置。
【請求項２】
前記画素部のＭＯＳトランジスタのゲート絶縁膜は窒化処理されていないことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記容量素子部は、前記容量素子部を他の素子から分離する素子分離部で挟まれた領域に不純物が注入されて形成された下部電極を含むことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記周辺回路部のＭＯＳトランジスタのゲート電極と、前記容量素子部の前記下部電極に対向する電極とはポリシリコンで形成されていることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記周辺回路部のＭＯＳトランジスタのゲート電極と、前記容量素子部の前記下部電極に対向する電極とにはサイドウォールスペーサが形成されていることを特徴とする請求項３又は４に記載の固体撮像装置。
【請求項６】
複数の光電変換部を備えた画素部と、ＭＯＳトランジスタと容量素子部とを含む周辺回路部とが半導体基板に配された固体撮像装置の製造方法であって、
前記半導体基板の前記容量素子部を形成するべき領域に不純物を注入して下部電極を形成する工程と、
前記半導体基板の画素領域を形成するべき領域と周辺回路領域を形成するべき領域を覆う絶縁膜を形成する工程と、
前記容量素子部を形成するべき領域における前記絶縁膜を選択的に窒化処理する工程と、  
前記容量素子部を形成するべき領域及び前記周辺回路部を形成するべき領域における前記絶縁膜を選択的に窒化処理する工程と、を含む固体撮像装置の製造方法。
【請求項７】
前記容量素子部を形成するべき領域の前記絶縁膜を選択的に窒化処理する工程を、前記容量素子部を形成するべき領域及び前記周辺回路部を形成するべき領域における前記絶縁膜を選択的に窒化処理する工程より前に行うことを特徴とする請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記容量素子部を形成するべき領域及び前記周辺回路部を形成するべき領域における前記絶縁膜を選択的に窒化処理する工程を、前記容量素子部を形成するべき領域における前記絶縁膜を選択的に窒化処理する工程より前に行うことを特徴とする請求項６に記載の固体撮像装置の製造方法。
【請求項９】
前記窒化処理は、イオン注入法またはプラズマ窒化法で行うことを特徴とした請求項６乃至８のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１０】
前記画素部及び前記周辺回路部のＭＯＳトランジスタのゲート電極と、前記容量素子部の前記下部電極と対向する電極とをポリシリコンで形成することを特徴とする請求項６乃至９のいずれか１項に記載された固体撮像装置の製造方法。
【請求項１１】
前記窒化処理はハードマスクによりマスキングして行うことを特徴とした請求項６乃至１０のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１２】
請求項１乃至５のいずれか１項に記載の固体撮像装置と、
該固体撮像装置へ光を結像する光学系と、
該固体撮像装置からの出力信号を処理する信号処理回路を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の製造方法及び撮像システムに関する。
【背景技術】
【０００２】
半導体基板に光を光電変換して電気信号に変換する光電変換部を備えた画素部からの電気信号を処理するための周辺回路を有するＣＭＯＳセンサー等の固体撮像装置がある。画素部は光電変換素子と光電変換素子の電荷に応じた信号を列信号線に出力する増幅ＭＯＳトランジスタなどを含む。周辺回路部は画素の駆動もしくは列信号線に出力された信号を処理する回路を含む。周辺回路部のＭＯＳトランジスタでは、ゲート絶縁膜を薄膜化することにより、その駆動能力向上及び高速化が行われる。しかし、ゲート絶縁膜を薄膜化した場合にゲート電極を形成した後の各種熱工程で加わる熱によりゲート電極中のボロンがシリコン基板に拡散する現象やリーク電流の増加が発生する。これらの特性の劣化をゲート絶縁膜に窒素を導入することにより抑圧する方法がある（特許文献１、２）。しかしながら、このゲート絶縁膜の窒化は、ゲート絶縁膜と半導体基板との界面の界面準位が増加して１／ｆノイズの原因となる。すなわち、ゲート絶縁膜が窒化されると、導入された窒素によってゲート絶縁膜のエネルギーギャップに準位が発生するため、その準位とＭＯＳトランジスタのチャネル間の電荷のやり取りにより１／ｆノイズが発生する。特許文献３には、１／ｆノイズの低減を実現するために、窒化されたゲート絶縁膜と窒化されていないゲート絶縁膜を含む固体撮像装置とその製造方法が開示されている。また、固体撮像装置にメモリを搭載したものがある。しかし、メモリを構成するキャパシタの面積の分だけチップ面積が増大することによりウエハあたりのチップ収量が減少するため、チップの低コスト化が妨げられる。特許文献４には、キャパシタの絶縁膜を薄くする方法やシリコン窒化膜などの誘電率の高い物質で絶縁膜を構成することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２９６６０３号公報
【特許文献２】特開２００４−３４２６５６号公報
【特許文献３】特開２００７−３１７７４１号公報
【特許文献４】特開２００５−３４７６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
周辺回路部に容量素子を設けた撮像装置において、周辺回路部のＭＯＳトランジスタのゲート絶縁膜を薄膜化したときにリーク電流が増加する場合がある。また、ゲート電極がボロンを含む場合に、ゲート電極中のボロンがシリコン基板に拡散する等の特性の劣化が生じうる。さらに、容量素子はチップにおいて大きな面積を占める。
【０００５】
本発明は、このような課題に鑑みてなされたもので、周辺回路部のＭＯＳトランジスタの特性の劣化を抑制しつつ、容量素子部の面積当たりの容量の増大が可能となる固体撮像装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、複数の光電変換部を備えた画素部と、ＭＯＳトランジスタと容量素子部とを含む周辺回路部とが半導体基板に配され、前記周辺回路部のＭＯＳトランジスタのゲート絶縁膜と、前記容量素子部の対向する電極間の絶縁膜とが窒化された絶縁膜を含む固体撮像装置であって、前記容量素子部の前記窒化された絶縁膜における窒素原子の密度は、前記周辺回路部のＭＯＳトランジスタの前記窒化された絶縁膜における窒素原子の密度より高いことを特徴とする。
【発明の効果】
【０００７】
本発明に係る固体撮像装置及びその製造方法によれば、周辺回路部のＭＯＳトランジスタの駆動能力を向上しつつ、容量素子部の容量の増大が可能となる固体撮像装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る固体撮像装置８００の構成を示す図。
【図２】実施形態に係る固体撮像装置８００の断面構成を示す図。
【図３】、
【図４】第１の実施形態に係る固体撮像装置８００の製造方法を示す工程断面図。
【図５】第２の実施形態に係る固体撮像装置８００の製造方法を示す工程断面図。
【図６】本発明に係る固体撮像装置を適用した撮像システムの構成図
【発明を実施するための形態】
【０００９】
［第１の実施形態］
図１により本発明の実施形態に係る固体撮像装置８００の概略構成を、図１を用いて説明する。固体撮像装置８００は、画素部１００及び周辺回路部７００を有する。画素部１００は、複数の画素が配列される領域である。周辺回路部７００は、画素部１００の周辺に配された領域であって、複数の画素を制御するための複数の制御回路や信号の読み出し経路となる周辺回路が配されている。
【００１０】
画素部１００には、複数の画素６が行方向及び列方向に配列されている。各画素６は、光電変換部１、転送トランジスタ２、電荷電圧変換部ＦＤ、リセット部３、出力部４及び選択部５を含む。光電変換部１は、光に応じた電荷（信号）を発生させて蓄積する。光電変換部１は、例えば、フォトダイオードである。光電変換部１は、図２に示すように、電荷を蓄積するための電荷蓄積領域１１と、電荷蓄積領域１１を保護するための保護領域１２とを含む。転送トランジスタ２は、垂直走査回路５００からアクティブレベルの転送制御信号がゲートに供給された際にオンすることにより、電荷蓄積領域１１の電荷を電荷電圧変換部ＦＤへ転送する。電荷電圧変換部ＦＤは、電荷蓄積領域１１から転送された電荷を電圧に変換する。電荷電圧変換部ＦＤは、例えば、フローティングディフュージョンである。リセット部３は、例えば、リセットトランジスタであり、垂直走査回路５００からアクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、電荷電圧変換部ＦＤをリセットする。
【００１１】
出力部４は、電荷電圧変換部ＦＤの電圧に応じた信号を出力する。出力部４は、例えば、増幅トランジスタであり、列信号線ＰＶに接続された定電流源７とともにソースフォロワ動作を行うことにより、電荷電圧変換部ＦＤの電圧に応じた信号を列信号線ＰＶへ出力する。選択部５は、例えば、選択トランジスタであり、垂直走査回路５００からアクティブレベルの転送制御信号がゲートに供給された際にオンすることにより、画素６を選択状態にする。画素６が選択されると、出力部４からの出力信号が列信号線ＰＶへ出力される。また、選択部５は、垂直走査回路５００からノンアクティブレベルの転送制御信号がゲートに供給された際にオフすることにより、画素６を非選択状態にする。画素６が選択された状態でかつリセット部３により電荷電圧変換部ＦＤがリセットされた状態では、出力部４は電荷電圧変換部ＦＤのリセットされた電圧に応じた、つまりノイズ信号を列信号線ＰＶへ出力する。画素６が選択された状態でかつ転送トランジスタ２により電荷蓄積領域１１の電荷が電荷電圧変換部ＦＤへ転送されたときは、出力部４は電荷電圧変換部ＦＤにおいて電圧に変換された光電変換部１からの信号を列信号線ＰＶへ出力する。
【００１２】
周辺回路部７００には、垂直走査回路５００、定電流源ブロック２００、列アンプブロック３００、保持容量ブロック４００、水平走査回路６００及び出力アンプブロック４５０が配される。垂直走査回路５００は、画素部１００を垂直方向（列方向）に走査して、信号を読み出すべき行（読み出し行）を選択し、その選択した読み出し行からの信号が読み出されるように画素を制御する。垂直走査回路５００は、複数のＭＯＳトランジスタを含む。定電流源ブロック２００は、画素部１００における複数の列に接続された複数の列信号線ＰＶに対応する複数の定電流源７を含む。定電流源ブロック２００は、例えば、ＭＯＳトランジスタを含む。列アンプブロック３００は、複数の列信号線ＰＶに対応する複数の列アンプ部ＡＭを含む。複数の列アンプ部ＡＭは、行方向に配列されている。各列アンプ部ＡＭは、例えば、差動増幅器８、クランプ容量９、帰還容量１０、クランプ制御スイッチＣＳを含む。各列アンプ部ＡＭは、差動増幅器８の持つオフセット分を第１の信号として出力できる。また、各列アンプ部ＡＭは、クランプ動作を行うことにより、光信号とノイズ信号との差分信号に差動増幅器８のオフセット分が重畳された信号を第２の信号として出力できる。クランプ制御スイッチＣＳは、例えば、ＭＯＳトランジスタを含む。
【００１３】
保持容量ブロック４００は、複数の列アンプ部ＡＭに対応する複数の列信号保持部１８を含む。複数の列信号保持部１８は、行方向に配列されている。各列信号保持部１８は、第１の書込トランジスタ４１２、第２の書込トランジスタ４１３、第１の保持容量４１４、第２の保持容量４１５、第１の転送トランジスタ１６及び第２の転送トランジスタ１７を含む。第１の書込トランジスタ（ＭＯＳトランジスタ）４１２は、オンに制御されると、列アンプ部ＡＭから出力された第１の信号を第１の保持容量４１４へ書き込む。その後、第１の書込トランジスタ４１２がオフに制御されると、第１の保持容量４１４は第１の信号を保持する。第２の書込トランジスタ（ＭＯＳトランジスタ）４１３は、オンに制御されると、列アンプ部ＡＭから出力された第２の信号を第２の保持容量４１５へ書き込む。その後、第２の書込トランジスタ４１３がオフに制御されると、第２の保持容量４１５は第２の信号を保持する。第１の転送トランジスタ（ＭＯＳトランジスタ）１６は、オンに制御されると、第１の保持容量４１４に保持された第１の信号を第１の出力線４２１経由で出力アンプ１９へ転送する。第２の転送トランジスタ（ＭＯＳトランジスタ）１７は、オンに制御されると、第２の保持容量４１５に保持された第２の信号を第２の出力線４２２経由で出力アンプ１９へ転送する。
【００１４】
水平走査回路６００は、保持容量ブロック４００を水平方向（行方向）に走査することにより、保持容量ブロック４００に保持された読み出し行の信号における各列の信号が順次に出力アンプ１９へ転送されるようにする。すなわち、水平走査回路６００は、各列の第１の転送トランジスタ１６及び第２の転送トランジスタ１７を列毎に順次にオンさせて第１の保持容量４１４及び第２の保持容量４１５に保持された第１の信号及び第２の信号を出力アンプブロック４５０へ出力させる。
【００１５】
出力アンプブロック４５０は、第１の出力線４２１、第２の出力線４２２及び出力アンプ１９を含む。出力アンプ１９は、第１の出力線４２１を介して伝達された第１の信号と第２の出力線４２２を介して伝達された第２の信号との差分をとるＣＤＳ処理を行うことにより、画像信号を生成して出力する。出力アンプ１９は、例えば、複数のＭＯＳトランジスタを含む。
【００１６】
次に、本実施形態に係る固体撮像装置８００の断面構成を、図２を用いて説明する。固体撮像装置８００は、半導体基板ＳＢ、ゲート絶縁膜２０、ゲート電極２１、ゲート絶縁膜５０、ゲート電極５１、絶縁膜８０、容量形成電極８１、絶縁膜３０、絶縁膜４０及び絶縁膜５４と５５を含むサイドウォールスペーサ５６を備える。
【００１７】
半導体基板ＳＢは、半導体領域ＳＲ、ウエルＷＬ、素子分離部６１、光電変換部１、電荷電圧変換部ＦＤ、半導体領域５２、ＬＤＤ領域５３、容量形成電極８１と絶縁膜８０を挟んで対向する下部電極８２を含む。下部電極８２はウエルＷＬより高い濃度で不純物を含む領域として形成されている。容量形成電極８１、絶縁膜８０、下部電極８２は容量素子部を形成する。半導体領域ＳＲ、ウエルＷＬ及び素子分離部６１は、画素部１００、周辺回路部７００及び容量素子部としての保持容量４１４、４１５の領域に配されている。光電変換部１及び電荷電圧変換部ＦＤは、画素部１００に配されている。半導体領域５２及びＬＤＤ領域５３は、周辺回路部７００に配されている。容量形成電極８１及び下部電極８２は、容量素子部としての保持容量４１４、４１５に配されている。
【００１８】
半導体領域ＳＲは、半導体基板ＳＢの表面から深い位置に配されている。半導体領域ＳＲは、第１の導電型（例えば、Ｎ型）の不純物（例えば、リン）を低い濃度で含む。ウエルＷＬは、半導体基板ＳＢにおける半導体領域ＳＲの上に配されている。ウエルＷＬは、例えば第１の導電型の半導体領域ＳＲと反対導電型の第２の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を打ち込んで形成される領域である。素子分離部６１は、半導体上の複数の素子（例えば、光電変換部１と他の周辺回路部のＭＯＳトランジスタ）を分離するように配されている。素子分離部６１は、例えば、ＳＴＩ型の素子分離構造またはＬＯＣＯＳ型の素子分離構造をしている。光電変換部１は、電荷蓄積領域１１及び保護領域１２を含む。電荷蓄積領域１１は、電荷を蓄積するための領域であり、第１の導電型（例えば、Ｎ型）の不純物（例えば、リン）をウエルＷＬより高い濃度で含む。保護領域１２は、電荷蓄積領域１１を保護するように、半導体基板ＳＢにおける電荷蓄積領域１１の上に配されている。保護領域１２は、第２の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を電荷蓄積領域１１やウエルＷＬよりも高い濃度で含む。これにより、埋め込み構造のフォトダイオードが形成され、半導体基板ＳＢの表面から生じる暗電流を低減することが可能となる。
【００１９】
電荷電圧変換部ＦＤは、電荷蓄積領域１１から転送された電荷を一時的に保持し電圧に変換するための領域であり、第１の導電型（例えば、Ｎ型）の不純物（例えば、リン）をウエルＷＬより高い濃度で含む。
【００２０】
半導体領域５２は、第１の導電型（例えば、Ｎ型）の不純物（例えば、リン）をウエルＷＬより高い濃度で含む。半導体領域５２は、上記のＭＯＳトランジスタにおけるソース電極またはドレイン電極として機能する。半導体領域５２は、後述するように、ゲート電極５１とサイドウォールスペーサ５６とをマスクとして自己整合的に形成される。
【００２１】
ＬＤＤ領域５３は、ゲート電極５１に電圧が印加された際におけるゲート電極５１と半導体領域５２との電界を緩和するための領域であり、第１の導電型の不純物を半導体領域５２より低い濃度で含む。ＬＤＤ領域５３は、後述するように、ゲート電極５１をマスクとして自己整合的に形成される。
【００２２】
下部電極８２は、列信号線から提供される信号を保持するための容量素子部の電極を形成するものであり、第１の導電型（例えば、Ｎ型）の不純物（例えば、リン）をウエルＷＬより高い濃度で含む。下部電極８２は素子分離部６１の間に挟まれるように配置されている。
【００２３】
ゲート絶縁膜２０は、画素部１００における半導体基板ＳＢの表面に配されている。ゲート絶縁膜２０は、例えば、シリコン酸化膜である。ゲート電極２１は、ゲート絶縁膜２０の上に配されている。ゲート電極２１は、転送トランジスタ２のゲート電極である。ゲート電極２１の側面に隣接する位置には、サイドウォールスペーサが配されていない。
【００２４】
ゲート絶縁膜５０は、周辺回路部７００における半導体基板ＳＢの表面の上に配されている。ゲート絶縁膜５０は、例えば、窒化されたシリコン酸窒化膜である。ゲート電極５１は、ゲート絶縁膜５０の上に配されている。ゲート電極５１は、上記のＭＯＳトランジスタにおけるゲート電極である。ゲート電極５１の側面に隣接する位置には、サイドウォールスペーサ５６が配されている。絶縁膜８０は、下部電極８２の表面の上に配されている。絶縁膜８０は、例えば、窒化されたシリコン酸窒化膜であり、ゲート絶縁膜５０より高い密度の窒素分子を含む。容量形成電極８１は、下部電極８２と対向して配置される。容量形成電極８１と下部電極８２の電極間に絶縁膜８０を挟まれている。容量形成電極８１及び下部電極８２は、上記の保持容量４１４、４１５のための電極である。容量形成電極８１の側面に隣接する位置には、サイドウォールスペーサ５６が配されている。
【００２５】
絶縁膜３０は、画素部１００における半導体基板ＳＢ及びゲート電極２１を覆うように延びている。絶縁膜３０は、周辺回路部７００及び保持容量４１４、４１５に配されていない。絶縁膜３０は、例えば、シリコン窒化膜で形成されている。絶縁膜４０は、画素部１００における絶縁膜３０を覆うように延びている。絶縁膜４０は、周辺回路部７００及び保持容量４１４、４１５に配されていない。絶縁膜４０は、例えば、シリコン酸化膜で形成されている。
【００２６】
サイドウォールスペーサ５６は、周辺回路部７００及び保持容量４１４、４１５における半導体基板ＳＢの表面の上であってゲート電極５１の側面及び容量形成電極８１の側面に隣接する位置に配されている。サイドウォールスペーサ５６は、第１の膜５４及び第２の膜５５を含む。第１の膜５４は、ゲート電極５１の側面及び容量形成電極８１の側面に隣接して配されている。第２の膜５５は、第１の膜５４に隣接して配されている。第１の膜５４は、絶縁膜３０と同じ材料で形成されており、例えば、シリコン窒化膜で形成されている。第２の膜５５は、絶縁膜４０と同じ材料で形成されており、例えば、シリコン酸化膜で形成されている。なお、絶縁膜３０と半導体基板ＳＢ及びゲート電極２１との間、及び第１の膜５４とゲート電極５１との間にシリコン酸化膜からなる膜を設けてもよい。
【００２７】
上記固体撮像装置８００では、画素部１００の転送トランジスタ２におけるＭＯＳトランジスタのゲート絶縁膜２０は、窒化されていないシリコン酸化膜からなることから、１／ｆノイズを抑制することができる。また、周辺回路部７００のＭＯＳトランジスタにおけるゲート絶縁膜５０は、窒化されたシリコン酸窒化膜からなることから、膜厚を薄くしてＭＯＳトランジスタの駆動能力を向上させて特性の劣化を抑圧できる。また、窒化膜はシリコン酸化膜より誘電率が大きいので電気的な膜厚が小さくなり、より駆動能力が向上する。さらに、保持容量４１４、４１５の絶縁膜８０は、周辺回路部７００のＭＯＳトランジスタのゲート絶縁膜よりも高濃度に窒化されたシリコン酸窒化膜とすることにより、誘電率を増やして面積当たりの容量を増大させる。この結果、撮像装置に占める保持容量４１４、４１５の面積を小さくすることができる。
【００２８】
次に、本実施形態に係る固体撮像装置８００の製造方法を、図３を用いて説明する。まず、図３（ａ）に示す工程では、ＳＴＩ技術やＬＯＣＯＳ技術などにより、第１導電型の半導体基板ＳＢに素子分離部６１を形成する。そして、半導体基板ＳＢにイオンを注入することにより、第２導電型の不純物を所定の濃度で含むウエルＷＬを形成する。半導体基板ＳＢにおけるイオンが注入されなかった領域は、第１の導電型の不純物を所定の濃度で含む半導体領域ＳＲとなる。次に、保持容量４１４、４１５を形成すべき領域に対応した開口を有するレジストパターンを形成し、レジストパターンをマスクとしてイオンを注入して、第１導電型の不純物をウエルＷＬより高い濃度で含む下部電極８２を形成する。その際に下部電極８２を素子分離部６１で規定される領域に形成することができる。さらに、半導体基板ＳＢの上に、画素部１００となる画素領域及び周辺回路部７００となる周辺回路領域の全面を覆う絶縁膜１０を形成する。絶縁膜１０は、例えば、熱酸化法により形成されたシリコン酸化膜である。絶縁膜１０の所定の領域がゲート絶縁膜及び容量素子部の絶縁膜となる。
【００２９】
図３（ｂ）に示す工程では、絶縁膜１０の上に、画素部１００及び周辺回路部７００を形成するべき領域の全面を覆い、保持容量４１４、４１５を形成すべき領域に対応した開口を有するレジストパターンＲＰ１を形成する。レジストパターンＲＰ１をマスクとして窒化処理をすることにより、窒化された絶縁膜８０を形成する。窒化処理は、例えば、イオン注入法またはプラズマ窒化法により行い、窒化されたシリコン酸窒化膜を形成する。
プラズマ窒化処理条件は、例えば、以下の通りである。
高周波電力  ：  ２．４５ＧＨｚ  ５００Ｗ
ガス  ：  Ｎ２、Ａｒ
圧力  ：  ０．０５〜５Ｔｏｒr
処理時間  ：  １０〜１５０秒
ステージ温度  ：  ２０〜１００℃
上記プラズマ窒化処理後、レジストパターンＲＰ１の除去を行い、窒化後アニールを行う。窒化後アニール処理条件は、例えば、以下の通りである。
温度  ：  ９００〜１１００℃
ガス  ：  Ｏ２
圧力  ：  ０．５〜５Ｔｏｒr
処理時間  ：  ５〜３０秒
【００３０】
図３（ｃ）に示す工程では、画素領域及び周辺回路領域を覆う絶縁膜１０及び絶縁膜８０の上にレジストパターンＲＰ２を形成する。このとき、画素部１００を形成するべき領域の全面をレジストパターンＲＰ２で覆う。周辺回路部７００及び保持容量４１４、４１５を形成するべき領域においては、レジストパターンを開口させる。周辺回路部７００を形成する領域でも窒化させない部分にはレジストによりマスキングをする。レジストパターンＲＰ２をマスクとして選択的に窒化をすることにより、ゲート絶縁膜５０を形成する。窒化されたゲート絶縁膜５０は、例えば、プラズマ窒化法により窒化されたシリコン酸窒化膜である。一緒に、絶縁膜８０は再び窒化されるため、絶縁膜８０は、ゲート絶縁膜５０より高い密度の窒素原子を含むことになる。プラズマ窒化処理条件は、例えば、絶縁膜８０形成時と同様の条件である。次いで、レジストパターンＲＰ２の除去を行い、窒化後アニールを行う。窒化後アニール処理条件は、例えば、絶縁膜８０形成時と同様の条件である。
【００３１】
図３（ｄ）に示す工程では、半導体基板ＳＢの上に、電極となるべきポリシリコン膜を形成する。ポリシリコン膜の上に、ゲート電極２１、５１及び容量形成電極８１を形成するべき領域に対応したパターンを有するレジストパターン（図示せず）を形成する。そのレジストパターンによりマスキングをして、半導体基板ＳＢの上に、画素部１００における転送トランジスタ２のゲート電極２１、周辺回路部７００におけるＭＯＳトランジスタのゲート電極５１を選択的に形成する。同時に保持容量４１４、４１５における容量形成電極８１などの電極を選択的に形成する。そして、半導体基板ＳＢ、ゲート電極２１、ゲート電極５１及び容量形成電極８１の上に、周辺回路部７００となる領域及び保持容量４１４、４１５の全面を覆うレジストパターン（図示せず）を形成する。レジストパターンには、画素部１００における光電変換部１を形成すべき領域に対応した開口パターンを形成する。半導体基板ＳＢの画素部１００なる画素領域に、開口パターン及びゲート電極２１をマスクとしてイオンを注入することにより、第１の導電型の不純物を含む電荷蓄積領域１１を形成する。
【００３２】
その後、半導体基板ＳＢ、ゲート電極２１、ゲート電極５１及び容量形成電極８１の上にレジストパターン（図示せず）を形成する。レジストパターンには、電荷電圧変換部ＦＤに対応した第１の開口パターンとＭＯＳトランジスタのソース、ドレイン領域５２、５３に対応した第２の開口パターンとを形成する。そして、半導体基板ＳＢの画素部１００となる画素領域に、第１の開口パターン及びゲート電極２１をマスクとしてイオンを注入することにより、第１の導電型の不純物を含む電荷電圧変換部ＦＤを形成する。また、半導体基板ＳＢの周辺回路部７００となる周辺回路領域に、第２の開口パターン（図示せず）及びゲート電極５１をマスクとしてイオン注入する。このイオン注入により第１の導電型の不純物を低い濃度で含むＭＯＳトランジスタのソース、ドレイン領域５２、５３を形成する。その後、半導体基板ＳＢ、ゲート電極２１、ゲート電極５１及び容量形成電極８１の上に、保護領域１２を形成すべき領域に対応した開口パターンを有するレジストパターン（図示せず）を形成する。半導体基板ＳＢにおける電荷蓄積領域１１に、レジストパターン（図示せず）とゲート電極２１をマスクとしてイオンを注入することにより、第２の導電型の不純物を高い濃度で含む保護領域１２を形成する。
【００３３】
図４（ｅ）に示す工程では、半導体基板ＳＢ、画素部１００におけるゲート電極２１、周辺回路部７００におけるゲート電極５１及び保持容量４１４、４１５における容量形成電極８１を覆うように絶縁膜３０を形成する。絶縁膜３０は、低圧ＣＶＤ技術（低圧ＣＶＤ法）により、例えば、シリコン窒化膜で形成する。低圧ＣＶＤ技術によって形成される絶縁膜３０は、半導体基板ＳＢ上及びゲート電極（２１，５１，８１）側壁など異なる箇所で成膜される膜厚がほぼ同一となること、またその膜厚均一性が良好なことなどの利点が知られている。絶縁膜３０は、光電変換部１の受光面における光の反射を防止する反射防止膜として機能させることを考慮し、例えばその膜厚を４０ｎｍ〜５５ｎｍとすることが好適である。そして、絶縁膜３０を覆うように絶縁膜（他の絶縁膜）４０を形成する。絶縁膜４０は、例えば、シリコン酸化膜で形成する。
【００３４】
図４（ｆ）に示す工程では、絶縁膜４０の上に、画素部１００となる画素領域を覆い、周辺回路部７００を形成する領域及び保持容量４１４、４１５に対応した開口パターンを有するレジストパターンＲＰ３を形成する。そのレジストパターンＲＰ３をマスクとしてエッチングを行う。すなわち、ゲート電極５１及び容量形成電極８１の側壁を覆う部分が残るように、絶縁膜３０と絶縁膜４０とをエッチングする。これにより、画素部１００における絶縁膜３０及び絶縁膜４０を形成するとともに、第１の絶縁膜５４及び第２の絶縁膜５５を含むサイドウォールスペーサ５６を形成する。第１の絶縁膜５４は、絶縁膜３０の周辺回路部７００及び容量形成電極８１における部分のうちエッチングされずに残った部分である。第２の絶縁膜５５は、絶縁膜４０の周辺回路部７００及び容量形成電極８１における部分のうちエッチングされずに残った部分である。
【００３５】
図４（ｇ）に示す工程では、まず、レジストパターンＲＰ３を除去する。半導体領域５２に対応した開口パターンを有するレジストパターンを形成する。その開口パターンとゲート電極５１とサイドウォールスペーサ５６とをマスクとして自己整合的にイオンを注入する。これにより、第１の導電型の不純物を高い濃度に含む半導体領域５２を形成する。半導体領域５２は、ＭＯＳトランジスタにおけるソース電極またはドレイン電極として機能する。
【００３６】
この後、画素部１００における絶縁膜４０と周辺回路部７００及び保持容量４１４、４１５における半導体基板、ゲート電極５１、容量形成電極８１及びサイドウォールスペーサ５６とを覆うように、層間絶縁膜（図示せず）を形成する。以降、不図示であるが、その層間絶縁膜に、電荷電圧変換部ＦＤや半導体領域５２を露出するコンタクトホールを形成し、その後、コンタクトホールに金属を埋め込んでコンタクトプラグを形成する。更に、金属配線形成、カラーフィルタ、マイクロレンズなどを形成し、固体撮像装置とする。
【００３７】
このように、上記固体撮像装置８００では、画素部１００のＭＯＳトランジスタ２のゲート絶縁膜２０は、シリコン酸化膜からなることから、１／ｆノイズを抑制することができる。また、周辺回路部７００のＭＯＳトランジスタのゲート絶縁膜５０は、特性の劣化を抑制するために適切な濃度に窒化されたシリコン酸窒化膜で形成される。この結果、ゲート絶縁膜の薄膜化により、ＭＯＳトランジスタの駆動能力を向上させることができる。さらに、保持容量４１４、４１５の絶縁膜８０は、ゲート電極よりも高い濃度に窒化されたシリコン酸窒化膜からなることから、面積当たりの容量を増大させ、保持容量４１４、４１５の面積を小さくすることができる。絶縁膜の窒化処理は最初に絶縁膜８０に対して行ったが、最初にゲート絶縁膜５０と絶縁膜８０に対して行い、次に絶縁膜８０を開口させたマスクにより窒化処理してもよい。
【００３８】
［第２の実施形態］
次に、本発明の第２の実施形態に係る固体撮像装置８００の製造方法を、図５を用いて説明する。図５は、本発明の実施形態に係る固体撮像装置８００の製造方法を示す工程断面図である。以下では、第１の実施形態と異なる点を中心に説明する。本実施形態の固体撮像装置８００の製造方法は、第１の実施形態と図３（ｂ）、（ｃ）の工程が異なる。図５（ａ）に示す工程は、第１の実施形態における図３（ａ）に示す工程の次に行われる。
【００３９】
図５（ａ）に示す工程では、絶縁膜１０の上に、画素部１００を形成する画素領域及び周辺回路部７００を形成する領域の全面を覆い、保持容量４１４、４１５を形成すべき領域に対応した開口パターンを有するハードマスクパターンＨＭ１を形成する。ハードマスクパターンＨＭ１は、例えば、ポリシリコン膜で形成する。ハードマスクパターンＨＭ１をマスクとして窒化処理をすることにより、絶縁膜８０を形成する。絶縁膜８０は、例えば、プラズマ窒化法により窒化されたシリコン酸窒化膜である。
プラズマ窒化処理条件は、例えば、以下の通りである。
高周波電力  ：  ２．４５ＧＨｚ  １５００Ｗ
ガス  ：  Ｎ２、Ａｒ
圧力  ：  ０．０５〜５Ｔｏｒr
処理時間  ：  １０〜１５０秒
ステージ温度  ：  １００〜４００℃
上記プラズマ窒化処理後、まず、ハードマスクパターンＨＭ１の除去を行い、窒化後アニールを行う。窒化後アニール処理条件は、例えば、以下の通りである。
温度  ：  ９００〜１１００℃
ガス  ：  Ｏ２
圧力  ：  ０．５〜５Ｔｏｒr
処理時間  ：  ５〜３０秒
【００４０】
図５（ｂ）に示す工程では、その後、絶縁膜１０の上に、画素部１００を形成する画素領域の全面を覆い、周辺回路部７００を形成する領域及び保持容量４１４、４１５を形成する領域を開口させるハードマスクパターンＨＭ２を形成する。このときに周辺回路領域７００でも窒化させない部分にはマスクをする。ハードマスクパターンＨＭ２は、例えば、ポリシリコン膜で形成する。ハードマスクパターンＨＭ２をマスクとして絶縁膜１０を窒化処理することにより、ゲート絶縁膜５０を形成する。ゲート絶縁膜５０は、例えば、プラズマ窒化法により窒化されたシリコン酸窒化膜である。その際、絶縁膜８０も再び窒化処理されるため、絶縁膜８０は、ゲート絶縁膜５０より高い密度で窒素原子を含む。プラズマ窒化処理の条件は、例えば、絶縁膜８０形成時と同様の条件である。その後、ハードマスクパターンＨＭ２を除去する。図５（ｂ）に示す工程が行われた後、第１の実施形態における図３（ｄ）〜図４（ｇ）に示す工程と同様の工程が行われる。
【００４１】
一般的に、プラズマ窒化法は、高周波電力、ステージ温度が高い条件で行うほど、ゲート絶縁膜に含まれる窒素の濃度を高くすることができる。ハードマスクパターンを用いる本実施形態の方がレジストパターンを用いる第１の実施形態よりも高周波電力、ステージ温度条件を高く設定できる。そのため、ハードマスクパターン用いることで、様々なプラズマ窒化の条件を固体撮像装置の製造方法に適用することができる。
【００４２】
［第３の実施形態］
次に、本発明の固体撮像装置を適用した撮像システムの一例を図６に示す。 撮像システム９０は、光学系、撮像装置８６及び信号処理部を備える。光学系は、シャッター９１、レンズ９２及び絞り９３を含み、撮像装置８６の固体撮像装置８００に被写体の像を結蔵させる。信号処理部は、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を含む。なお、記録媒体８８は着脱可能あるいは外部に備えても良い。次に各部の動作について説明する。固体撮像装置８００は結像された被写体の像を電気信号に変換し、撮像装置８６は、その画像信号を固体撮像装置８００から読み出して出力する。撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された出力信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。なお、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７は撮像装置８６に含まれることがある。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ提供される。
【００４３】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されていてもよい。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。以上の構成により、固体撮像装置８００から出力されるノイズが低減された画像信号を利用することで、良好な画像（画像データ）を得ることができる。
【図１】
2014229801.tif 000003
【図２】
2014229801.tif 000004
【図３】
2014229801.tif 000005
【図４】
2014229801.tif 000006
【図５】
2014229801.tif 000007
【図６】
2014229801.tif 000008