(57)【要約】【課題】  書込素子アレイによる形成画像の１画素幅以内のスキュー量を補正可能にする。【解決手段】  画像書込装置に、書込素子アレイのＬＥＤ素子ＬＥＤ０〜ＬＥＤｎによる書き込みタイミングを、素子の主走査方向の列内で素子毎に所定時間ずつずらすタイミング制御手段を設けた。このタイミング制御手段は、ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎによる書き込みタイミングを、主走査方向の先にある素子ほど遅くするか早くするかを切り替える。このようなタイミング制御手段は、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎと対応するフリップフロップＦＦ０〜ＦＦｎで構成したシフトレジスタにより構成することができ、切替手段は、フリップフロップＦＦ１〜ＦＦｎへの入力をそれぞれ前段のフリップフロップＦＦ１〜ＦＦｎ−１の出力とするか、フリップフロップＦＦ０〜ＦＦｎ−１への入力をそれぞれ後段のフリップフロップＦＦ１〜ＦＦｎの出力とするかを切り替える。【選択図】        図５
2014058119.tif 000002
【特許請求の範囲】
【請求項１】
書込素子がアレイ状に配列された書込素子アレイを備え、
形成すべき画像の画像データに基づき前記書込素子アレイが備える各書込素子を駆動することにより、対象物に画像を書き込む画像書込装置であって、
前記書込素子による書き込みタイミングを、素子の主走査方向の列内で素子毎に所定時間ずつずらすタイミング制御手段を設けたことを特徴とする画像書込装置。
【請求項２】
請求項１に記載の画像書込装置であって、
前記タイミング制御手段は、前記書込素子による書き込みタイミングを、前記主走査方向の先にある素子ほど遅くするか、前記主走査方向の先にある素子ほど早くするかを切り替える切替手段を備えることを特徴とする画像書込装置。
【請求項３】
請求項２に記載の画像書込装置であって、
前記タイミング制御手段は、前記各書込素子と対応するフリップフロップで構成したシフトレジスタであって、
前記切替手段は、前記フリップフロップへの入力を、前段のフリップフロップの出力とするか、後段のフリップフロップの出力とするかを切り替える手段であることを特徴とする画像書込装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の画像書込装置であって、
前記書込素子アレイは、複数の書込素子を全て同一軸線上に配置したものであり、
前記タイミング制御手段は、該各書込素子と対応して、該書込素子の書込タイミング信号を、隣接する書込素子の書込タイミング信号と前記所定時間だけずらす手段を備えることを特徴とする画像書込装置。
【請求項５】
請求項１乃至３のいずれか一項に記載の画像書込装置であって、
前記書込素子アレイは、書込素子を複数列に配列したものであり、
前記タイミング制御手段は、前記書込素子を配列した各列について、該列の各書込素子と対応して、該書込素子の書込タイミング信号を、隣接する書込素子の書込タイミング信号と、書込素子間の距離と対応する時間だけずらす手段を備えることを特徴とする画像書込装置。
【請求項６】
請求項１乃至３のいずれか一項に記載の画像書込装置であって、
前記書込素子アレイは、複数の書込素子が一定数同一軸線上に配置されたユニットを、同一軸線上に複数直列に配置したものであり、
前記タイミング制御手段を、前記ユニット毎に、該ユニット上の該各書込素子と対応して、該書込素子の書込タイミング信号を、隣接する書込素子の書込タイミング信号と前記所定時間だけずらす調整手段を設け、各ユニットと対応する調整手段を直列に接続して構成したことを特徴とする画像書込装置。
【請求項７】
請求項１乃至３のいずれか一項に記載の画像書込装置であって、
前記書込素子アレイは、複数の書込素子が一定数同一軸線上に配置されたユニットを、千鳥状に配置したものであり、
前記タイミング制御手段を、前記書込素子アレイにおいて前記書込素子が配列される主走査方向の列毎に、前記ユニット１つ分の各書込素子と対応して、該書込素子の書込タイミング信号を、隣接する書込素子の書込タイミング信号と前記所定時間だけずらす第１の調整手段と、前記列内で前記書込素子が配列されていない部分と対応して、該書込素子の書込タイミング信号を、該配列されていない部分の長さと対応する時間だけずらす第２の調整手段とを、交互に接続して構成したことを特徴とする画像書込装置。
【請求項８】
請求項１乃至３のいずれか一項に記載の画像書込装置であって、
前記書込素子アレイは、複数の書込素子がそれぞれ副走査方向の位置が異なる複数の列に配置されたユニットを、同一軸線上に複数直列に配置したものであり、
前記タイミング制御手段を、前記ユニット内で前記書込素子が配列される列毎に、一列分の各書込素子と対応して、該書込素子の書込タイミング信号を、隣接する書込素子の書込タイミング信号と、書込素子間の距離と対応する時間だけずらす手段を備えた調整手段を、前記各ユニットと対応して設け、該各調整手段を直接に接続して構成したことを特徴とする画像書込装置。
【請求項９】
請求項１乃至３のいずれか一項に記載の画像書込装置であって、
前記書込素子アレイは、複数の書込素子がそれぞれ副走査方向の位置が異なる複数の列に配置されたユニットを、千鳥状に配置したものであり、
前記タイミング制御手段を、前記ユニット内で前記書込素子が配列される主走査方向の列毎に、一列分の各書込素子と対応して、該書込素子の書込タイミング信号を、隣接する書込素子の書込タイミング信号と、書込素子間の距離と対応する時間だけずらす手段を備えた第１の調整手段と、前記千鳥状の配列内で前記ユニットが配置されていない部分と対応して、該書込素子の書込タイミング信号を、該配置されていない部分の長さと対応する時間だけずらす第２の調整手段とを、交互に接続して構成した調整手段を、前記書込素子アレイにおいて前記ユニットが配列される列毎に設けて構成したことを特徴とする画像書込装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の画像書込装置であって、前記各書込素子が、光の照射によって感光体に静電潜像を書き込む素子である画像書込装置と、
前記感光体に形成された静電潜像を現像する手段とを備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像書込装置と、それを備えた画像形成装置に関する。
【背景技術】
【０００２】
画像書込装置として、ＬＥＤ（発光ダイオード）素子等の書込素子がアレイ状に配列された書込素子アレイを備えたものが知られている。
このような画像書込装置を備えた画像形成装置においては、書込素子アレイの組付け時や経時変化を含む書込素子アレイ自体の形状変化、書込素子アレイ内の書込素子（発光光源）の配置誤差等により、形成画像が主走査方向に対して斜めになる（スキュー）ことが知られており、特に異なる色版画像を重畳してカラー画像を形成する場合、色ずれとして影響が現れてしまう。
【０００３】
そこで、従来は、スキュー量に応じて準備したラインメモリなどに一旦画像データを格納し、読み出す画像データを制御することでスキュー補正を行っていた。
また、特許文献１〜４には、以下に示す構成が開示されている。
特許文献１に記載の画像形成装置では、所定のブロック（エリア）毎に画像データをずらすことでスキュー補正すると共に、ブロックの境界位置（分割位置）がＬＥＤプリントヘッド（以下「ＬＰＨ」ともいう）内のＬＥＤアレイ端部境界と一致した場合に、そのブロックの境界位置を主走査方向にシフトさせる。
【０００４】
特許文献２に記載の画像形成装置では、スキュー補正で必要なメモリを同じ長さのラインメモリで構成せず、制御回路を工夫することで除々に長さを変えたメモリ構成で補正できるようにしてメモリ容量を半分にするようにした。
特許文献３に記載の画像形成装置では、ＬＰＨ内のチップ（ＬＥＤアレイ）の配置誤差とスキュー値からＬＥＤ素子単位で補正値を算出し、ラインメモリに保持したデータを処理してＬＰＨへのデータ転送制御を行うことでスキュー補正等を行う。
特許文献４に記載の画像形成装置では、６００ｄｐｉのＥＬ素子列を２本準備して素子が千鳥になるように配置することで１２００ｄｐｉの書き込みを可能にし、一方の素子列のみ又は両方発光させることで低解像度と高解像度の書き込みを行う。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の画像形成装置では、形成画像を画素単位且つ書込素子アレイ単位でスキュー補正を行っていたが、副走査方向の画像形成密度（以下「書き込み密度」ともいう）に関し、副走査方向の主走査ライン（以下単に「ライン」又は「副走査ライン」ともいう）の副走査幅（つまり１画素幅）以内のスキュー量まで形成画像を補正することができなかった。よって、例えばカラー画像を形成する場合、１画素幅以内の色ずれを解消することができない。
また、特許文献１〜４に記載のものでも、１画素幅以内のスキュー量まで形成画像を補正できないという問題は解消できていない。
この発明は、上記の点に鑑みてなされたものであり、書込素子アレイによる形成画像の１画素幅以内のスキュー量を補正可能にすることを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、書込素子がアレイ状に配列された書込素子アレイを備え、形成すべき画像の画像データに基づき上記書込素子アレイが備える各書込素子を駆動することにより、対象物に画像を書き込む画像書込装置であって、上記の目的を達成するため、上記書込素子による書き込みタイミングを、素子の主走査方向の列内で素子毎に所定時間ずつずらすタイミング制御手段を設けたものである。
【発明の効果】
【０００７】
この発明の画像書込装置によれば、書込素子アレイによる形成画像の１画素幅以内のスキュー量を補正することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明による画像書込装置を備えた画像形成装置の一実施形態であるカラープリンタの機械的構成例を示すブロック図である。
【図２】図１の画像書込装置１３５Ｂｋに用いるＬＥＤアレイによる図１５のエリアＡにおけるスキュー状態とその補正を説明するための概念図である。
【図３】図１の画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５ＣのＬＥＤアレイによる画像書き込みを制御する書込制御部２００の主要機能の一例を示すブロック図である。
【図４】図３に示した書込制御部２００から出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートである。
【図５】図２のエリアＡに対応する各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図である。
【図６】図３のスキュー情報格納部２０１に格納されているスキュー情報を含むスキュー補正のための画像形成条件の一例を示す説明図である。
【図７】図１の画像書込装置１３５Ｂｋに備えたＬＥＤアレイ１０Ｂｋの各構成例を示す図である。
【図８】図７の（ａ）に示したＬＥＤ素子への発光期間制御信号のアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図である。
【図９】図７の（ｂ）に示したＬＥＤ素子への発光期間制御信号のアサートタイミングを制御するアサートタイミング制御回路へ出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートである。
【図１０】図７の（ｂ）に示したＬＥＤ素子への発光期間制御信号のアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図である。
【図１１】図７の（ｃ）に示したＬＥＤ素子への発光期間制御信号のアサートタイミングを制御するアサートタイミング制御回路へ出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートである。
【図１２】図７の（ｃ）に示したＬＥＤ素子への発光期間制御信号のアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図である。
【図１３】図７の（ｄ）に示したＬＥＤ素子への発光期間制御信号のアサートタイミングを制御するアサートタイミング制御回路へ出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートである。
【図１４】図７の（ｄ）に示したＬＥＤ素子への発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御する各アサートタイミング制御回路の構成例を示す回路図である。
【図１５】比較例における画像形成装置の画像書込装置に用いるＬＥＤアレイによる書き込み画像のスキューを説明するための説明図である。
【発明を実施するための形態】
【０００９】
以下、この発明を実施するための形態について具体的に説明する。
図１は、この発明による画像書込装置を備えた画像形成装置の一実施形態であるカラープリンタの機械的構成例を示すブロック図である。
【００１０】
このカラープリンタ１００において、図１に示すように、複数色、例えばブラック（以下「Ｂｋ」という）、マゼンタ（以下「Ｍ」という）、イエロー（以下「Ｙ」という）、シアン（以下「Ｃ」という）の各画像をそれぞれ形成する複数の画像形成ユニット１３１Ｂｋ、１３１Ｍ、１３１Ｙ、１３１Ｃが転写体としての転写ベルト１３２と対向して水平方向に配列されている。
【００１１】
また、この画像形成ユニット１３１Ｂｋ、１３１Ｍ、１３１Ｙ、１３１Ｃは、それぞれ被書込み体（ここでは「静電潜像担持体」）としてのドラム状の感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃ、帯電装置１３４Ｂｋ、１３４Ｍ、１３４Ｙ、１３４Ｃ、静電潜像形成手段としての画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃ、現像装置１３６Ｂｋ、１３６Ｍ、１３６Ｙ、１３６Ｃ、図示しないクリーニング装置などを含めて構成される。
【００１２】
感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃは、転写ベルト１３２と対向して水平方向に配列され、図示しない駆動部により転写ベルト１３２と同じ周速で回転駆動される。
この感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃはそれぞれ、帯電装置１３４Ｂｋ、１３４Ｍ、１３４Ｙ、１３４Ｃにより均一に帯電された後に、画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃによりそれぞれ露光されて静電潜像が形成される。
画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃはそれぞれ、書込素子であるＬＥＤ素子がアレイ状（主走査方向に）に配列されたＬＥＤアレイを備えたＬＥＤプリントヘッド（ＬＰＨ）が用いられる。
【００１３】
この画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃはそれぞれ、Ｙ、Ｍ、Ｃ、Ｂｋ各色の画像データ（形成すべき各色の画像の画像データ）がＬＰＨに入力されると、そのＬＰＨが対象物である感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３ＣをＹ、Ｍ、Ｃ、Ｂｋ各色の画像データに応じてＬＥＤアレイにより露光して静電潜像を形成する。
この感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃ上の静電潜像は、それぞれ現像装置１３６Ｂｋ、１３６Ｍ、１３６Ｙ、１３６Ｃにより現像されてＢｋ、Ｍ、Ｙ、Ｃ各色のトナー画像となる。
【００１４】
一方、記録紙等の記録媒体１３７は、このカラープリンタ１００の下部に設置された、給紙カセットを用いて構成された給紙装置１３８から搬送路に沿って給送され、転写ベルト１３２へ送出される。
転写ベルト１３２は、図示しない駆動部により回転駆動されて感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃと同じ周速で主走査方向に直交する副走査方向に移動（「回動」ともいう）する。
【００１５】
記録媒体は、転写ベルト１３２により搬送され、感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃ上のＢｋ、Ｍ、Ｙ、Ｃ各色のトナー像が転写手段としてのコロナ放電器１３９Ｂｋ、１３９Ｍ、１３９Ｙ、１３９Ｃにより形成される電界の作用で順次に重ねて転写されることによりフルカラートナー画像が形成される。
この記録媒体は、除電装置１４０により徐電されて転写ベルト１３２から分離された後、定着装置１４１によりフルカラートナー画像が定着され、排紙ローラ１４２によって排出される。
【００１６】
また、感光体１３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃは、フルカラートナー画像の転写後に図示しないクリーニング装置によりクリーニングされて次の画像形成動作に備える。
転写ベルト１３２は、記録媒体を搬送した後にクリーニング装置１４３によりクリーニングされる。
【００１７】
以下、このカラープリンタ１００におけるこの発明に直接関わる画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃの書込制御部について図２〜図１４を参照して具体的に説明するが、その説明に入る前に、理解の便宜のため、比較例における画像形成装置およびそれによる課題等について、図１５を参照して説明する。なお、説明の都合上、図１の構成を前提として説明する。
ここでは、画像書込装置１３５Ｂｋが主走査解像度１２００ｄｐｉのＬＥＤアレイを用いて副走査解像度１２００ｄｐｉの画像（静電潜像）を感光体１３３Ｂｋに書き込む場合で説明する。
【００１８】
図１５は、比較例における画像形成装置１００の画像書込装置１３５Ｂｋに用いるＬＥＤヘッドによる書き込み画像（形成画像）のスキューを説明するための説明図である。
ＬＥＤヘッド１０Ｂｋは、図１５の（ａ）に示すように、複数のＬＥＤ素子ＬＥＤ０〜ＬＥＤｎ，・・・・，ＬＥＤ０〜ＬＥＤｎの配列方向が感光体１３３Ｂｋの軸方向（主走査方向）と一致していれば、主走査方向に線画像を形成した場合に、同図の（ｃ）に示すような直線画像を形成することができる。しかし、ＬＥＤヘッド１０Ｂｋの組付け誤差や経時変化によって、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎ，・・・・，ＬＥＤ０〜ＬＥＤｎの配列方向が同図の（ｂ）に示すようにスキューしていた場合、同図の（ｄ）に示すように形成画像もスキューしてしまう。
【００１９】
ここで、例えば図１５の（ｄ）に示した線画像の主走査方向先端と後端のスキュー量が１２００ｄｐｉ画素で４ｄｏｔ分であったとすると、比較例におけるメモリを用いた画像データ制御によるスキュー補正では、例えば次のようにする。つまり、同図の（ｅ）に示すように、主走査方向のエリア（領域）をエリアＡ〜Ｄに４分割して、その各エリアＡ〜Ｄの画像データをライン単位でシフトさせることで形成画像のスキューを補正する。
しかし、画像データのシフトでは補正できない１ライン以内のスキューがあるため、最終的に形成される形成画像は、図１５の（ｆ）に示すように各エリアＡ〜Ｄで形成される線画像がそれぞれスキューしてしまう。
【００２０】
カラープリンタ１００では、各色版で異なるＬＥＤアレイを使用するので、このようなスキューは各色で状態が異なってしまい、各色版画像を重畳すると、色ずれが生じて印刷画像品質を低下させる一因となってしまう。
副走査方向の書き込み解像度をより高解像度にすることで上記誤差を低下させることは可能であるが、メモリ量や制御回路が増大・複雑化してしまい現実的ではない。
【００２１】
そこで、これらを踏まえ、この発明の実施形態についてより具体的に説明する。
この実施形態では、上記課題を解消するため、画像データシフトでは補正し切れない副走査方向の書き込み解像度の１ライン以内のスキュー補正を行う。つまり、副走査方向の書き込み解像度の１画素以内のスキューをしている各エリアにおける各ＬＥＤ素子の発光タイミングをスキュー量に応じて順次制御する。
【００２２】
以下、この実施形態におけるスキュー補正についてより具体的に説明する。この実施形態でも、画像書込装置１３５Ｂｋにおける主走査解像度１２００ｄｐｉのＬＥＤアレイを用いて副走査解像度１２００ｄｐｉの感光体１３３Ｂｋに画像を形成する場合で説明するが、他の画像書込装置１３５Ｍ、１３５Ｙ、１３５Ｃによっても感光体１３３Ｍ、１３３Ｙ、１３３Ｃに画像を形成する場合に同様のスキュー補正を行うことができる。
【００２３】
図２は、この実施形態における画像形成装置１００の画像書込装置１３５Ｂｋに用いるＬＥＤアレイによる図１５のエリアＡにおけるスキュー状態とその補正を説明するための概念図である。
ここで、図２の（ａ）と（ｃ）は図１５のエリアＡにおける各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎの発光タイミングを示しているが、（ａ）は全ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎを同時に発光させるイメージ、（ｃ）は全ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎを順次所定時間ずつ遅延させたタイミングで発光させるイメージをそれぞれ示している。
【００２４】
各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎが直線状に配置されたＬＥＤヘッド１０Ｂｋが図１５の（ｂ）に示したようにスキューしている状態で全ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎを図２の（ａ）に示すように同時に発光させると、同図の（ｂ）に示すように、エリアＡにおける線画像（形成画像）の各画素が１画素未満の幅でスキューする場合を考える。
そのため、この実施形態では、そのスキュー量をエリアＡに対応する各ＬＥＤ素子の発光時間間隔に置き換え、図２の（ｃ）に示すように、エリアＡに対応する各ＬＥＤ素子の発光タイミングを順次所定時間ずつ遅延させることで、画像形成タイミングを調整して同図の（ｄ）に示すように、線画像のスキューを補正する。
【００２５】
図３は、この実施形態における画像形成装置１００の画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５ＣのＬＥＤアレイによる画像書き込みを制御する書込制御部２００の主要機能の一例を示すブロック図である。
この書込制御部２００は、スキュー情報格納部２０１と、補正情報導出部２０２と、発光期間制御部２０３とを備えている。
【００２６】
スキュー情報格納部２０１は、スキュー量を含むスキュー情報を格納している。
補正情報導出部２０２は、スキュー情報格納部２０１内のスキュー情報に基づいて各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎの発光タイミング補正値を導出して設定する。また、この発光タイミング補正値に応じて後述する遅延クロックＣＬＫの周期（所定時間）を導出して設定する。
発光期間制御部２０３は、補正情報導出部２０２によって設定された発光タイミング補正値に応じて、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎの発光期間を制御するための発光期間制御信号（ＳＴＢ＿Ｎ）を生成して出力する制御を行う。また、補正情報導出部２０２によって設定された周期の遅延クロック信号ＣＬＫを生成して出力する制御も行う。
これらの制御の詳細については以下で説明する。
【００２７】
図４は、図３に示した書込制御部２００から出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートである。
書込制御部２００によるＬＥＤアレイの制御では、図４に示すように、上記の発光期間制御信号であるＳＴＢ＿Ｎ以外に、副走査１ライン周期時間でアサートするライン周期信号ＳＹＮＣ＿Ｎが使用される。また、画像データであるＤＡＴＡ、画像データを１画素分ずつ転送させる画像データ転送クロック信号ＳＣＬＫ、および転送データをＬＥＤアレイを備えたＬＰＨにセットするデータロード信号であるＬＯＡＤ＿Ｎも使用される。更に、図示は省略しているが、後述する遅延クロック信号ＣＬＫ等の他の制御信号も使用される。つまり、これらの制御信号も、図３では図示を省略しているが、書込制御部２００で制御される。
【００２８】
図５は、図２のエリアＡに対応する各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図である。
この例のアサートタイミング制御回路は、図２のエリアＡに対応する各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎの発光期間を制御するための発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するものであり、複数のＤ型フリップフロップ（以下単に「フリップフロップ」という）ＦＦ０〜ＦＦｎからなるシフトレジスタと、各プリップフロップＦＦへの入力を選択するための複数のマルチプレクサＭＵＸ０〜ＭＵＸｎとを備えている。
【００２９】
各フリップフロップＦＦ０〜ＦＦｎはそれぞれ、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎと一対一の関係であり、発光期間制御部２０３から遅延クロック信号ＣＬＫ（実際には「１クロック」）が入力される毎に、各マルチプレクサＭＵＸ０〜ＭＵＸｎからそれぞれ入力される信号をラッチして出力する。
各マルチプレクサＭＵＸ０〜ＭＵＸｎもそれぞれ、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎと一対一の関係である。
【００３０】
そして、マルチプレクサＭＵＸ０は、発光期間制御部２０３から入力される発光期間制御信号ＳＴＢ＿Ｎ及び後段のフリップフロップＦＦ１から入力されるＬＥＤ１用の発光期間制御信号のいずれかを、発光期間制御部２０３からのセレクト信号Ｓ０に従って選択して出力する。各マルチプレクサＭＵＸ１〜ＭＵＸｎ−１はそれぞれ、発光期間制御信号ＳＴＢ＿Ｎ及び、前段の各フリップフロップＦＦ０〜ＦＦｎ−２及び後段の各フリップフロップＦＦ２〜ＦＦｎからそれぞれ入力される発光期間制御信号のいずれかを、発光期間制御部２０３からのセレクト信号Ｓ１〜Ｓｎ−１に従って選択して出力する。マルチプレクサＭＵＸｎは、発光期間制御信号ＳＴＢ＿Ｎ及び前段のフリップフロップＦＦｎ−１から入力されるＬＥＤｎ−１用の発光期間制御信号のいずれかを、発光期間制御部２０３からのセレクト信号Ｓｎに従って選択して出力する。
【００３１】
図３の書込制御部１００内の発光期間制御部２０３は、図２の（ｂ）に示したエリアＡにおける線画像のスキューを同図の（ｄ）に示したように補正する場合、先頭のＬＥＤ素子ＬＥＤ０に対応する１段目のマルチプレクサＭＵＸ０に発光期間制御信号ＳＴＢ＿Ｎをセレクト信号Ｓ０によって選択させる。また、２段目以降のマルチプレクサＭＵＸ１〜ＭＵＸｎには、それぞれ前段のフリップフロップＦＦ０〜ＦＦｎ−１から入力される発光期間制御信号をセレクト信号Ｓ１〜Ｓｎによって選択させる。
【００３２】
それによって、１段目のフリップフロップＦＦ０は、発光期間制御信号ＳＴＢ＿Ｎを遅延クロック信号ＣＬＫの入力によってラッチし、対応する先頭のＬＥＤ素子ＬＥＤ０と２段目（次段）のフリップフロップＦＦ１へ出力する。このことにより、発光期間制御信号ＳＴＢ＿Ｎを遅延クロック信号ＣＬＫに同期させた信号を、ＬＥＤ０用の発光期間制御信号として出力することができる。
【００３３】
２段目のフリップフロップＦＦ１は、１段目のフリップフロップＦＦ０からの発光期間制御信号、すなわちＬＥＤ０用の発光期間制御信号を遅延クロック信号ＣＬＫの入力によってラッチし、対応するＬＥＤ素子ＬＥＤ１と３段目（次段）のフリップフロップＦＦ２へ出力する。このことにより、ＬＥＤ０用の発光期間制御信号を遅延クロック信号ＣＬＫの１クロック分遅延させた信号を、ＬＥＤ１用の発光期間制御信号として出力することができる。
【００３４】
以降のフリップフロップＦＦ２〜ＦＦｎも同様の動作を行う。
それによって、各ＬＥＤに対して、発光期間制御信号として、番号が大きくなる（図で右へ行く）につれて、遅延クロック信号ＣＬＫの１クロック分ずつ発光タイミングが遅くなるような信号を供給することができる。
【００３５】
このことにより、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎを順次ＣＬＫの周期ずつずらして発光させることができる。つまり、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎによる書き込みタイミングを、ＬＥＤ素子の主走査方向の列内でＬＥＤ素子毎にＣＬＫ周期ずつずらすことができる。
ここでは、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎによる書き込みタイミングは主走査方向の先にあるＬＥＤ素子ほど（図で右向きの主走査方向に進むにつれて）遅くなる。この機能が、タイミング制御手段としての機能に相当する。
【００３６】
図３の書込制御部１００内の発光期間制御部２０３は、図１５に示した他のエリアＢ〜Ｄの発光開始ＬＥＤ素子に対しても、それぞれ発光期間制御信号ＳＴＢ＿Ｎが入力されるようにセレクト信号Ｓ０〜Ｓｎを制御することにより、他のエリアＢ〜Ｄにおけるスキュー補正をエリアＡと同様に行うことができる。
ここで、図５中のｎはＬＥＤアレイ１０Ｂｋの各エリアＡ〜Ｄにそれぞれ搭載されているＬＥＤ素子数と同じである。
【００３７】
これまでの説明では、各フリップフロップＦＦ０からＦＦｎへと発光期間制御信号ＳＴＢ＿Ｎの入力がシフトしていくことで、図２の（ｄ）に示すようなスキュー補正を実現している。しかし、図２の（ｂ）および図１５の（ｆ）とは逆方向のスキューが生じた場合には、各フリップフロップＦＦｎからＦＦ０へと発光期間制御信号ＳＴＢ＿Ｎの入力がシフトするように、発光期間制御部２０３がセレクト信号Ｓ０〜Ｓｎを制御してシフト方向を切り替えることもできる。
【００３８】
この場合、最終のＬＥＤ素子ＬＥＤｎに対応するｎ段目のマルチプレクサＭＵＸｎに、発光期間制御信号ＳＴＢ＿Ｎをセレクト信号Ｓｎによって選択させる。また、ｎ−１段目以前のマルチプレクサＭＵＸｎ−１〜ＭＵＸ０にそれぞれ後段のフリップフロップＦＦｎ〜ＦＦ１からの入力される発光期間制御信号をセレクト信号Ｓｎ−１〜Ｓ１によって選択させる。
【００３９】
それによって、ｎ段目のフリップフロップＦＦｎは、ｎ段目のマルチプレクサＭＵＸｎからの発光期間制御信号ＳＴＢ＿Ｎを遅延クロック信号ＣＬＫの入力によってラッチし、対応する最終のＬＥＤ素子ＬＥＤｎとｎ−１段目（前段）のフリップフロップＦＦｎ−１へ出力する。このことにより、発光期間制御信号ＳＴＢ＿Ｎを遅延クロック信号ＣＬＫに同期させた信号を、ＬＥＤｎ用の発光期間制御信号として出力することができる。
【００４０】
ｎ−１段目のフリップフロップＦＦｎ−１は、ｎ段目のフリップフロップＦＦｎからの発光期間制御信号ＳＴＢ＿Ｎ、すなわちＬＥＤｎ用の発光期間制御信号を遅延クロック信号ＣＬＫの入力によってラッチし、対応するＬＥＤ素子ＬＥＤｎ−１とｎ−２段目（前段）のフリップフロップＦＦｎ−２へ出力する。このことにより、ＬＥＤｎ−１用の発光期間制御信号を遅延クロック信号ＣＬＫの１クロック分遅延させた信号を、ＬＥＤｎ−２用の発光期間制御信号として出力することができる。
以降のフリップフロップＦＦｎ−２〜ＦＦ０も同様の動作を行う。
【００４１】
それによって、各ＬＥＤに対して、発光期間制御信号として、番号が小さくなる（図で左へ行く）につれて、遅延クロック信号ＣＬＫの１クロック分ずつ発光タイミングが遅くなるような信号を供給することができる。
このことにより、各ＬＥＤ素子ＬＥＤｎ〜ＬＥＤ０を順次ＣＬＫ周期ずつずらして発光させることができる。つまり、各ＬＥＤ素子ＬＥＤｎ〜ＬＥＤ０による書き込みタイミングを、ＬＥＤ素子の主走査方向の列内でＬＥＤ素子毎にＣＬＫ周期ずつずらすことができる。
ここでは、各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｎによる書き込みタイミングは主走査方向の先にあるＬＥＤ素子ほど（図で右向きの主走査方向に進むにつれて）早くなる。この機能も、タイミング制御手段としての機能に相当する。
【００４２】
以上の通り、発光期間制御部２０３は、各マルチプレクサＭＵＸ０〜ｎに対するセレクト信号Ｓ０〜Ｓｎにより、主走査方向の先にあるＬＥＤ素子ほど遅くするか、逆に主走査方向の先にあるＬＥＤ素子ほど早くするかを切り替えることができる。切替手段としての機能を発光期間制御部２０３が実現できる。
なお、発光期間制御部２０３は、全てのマルチプレクサＭＵＸ０〜ｎに、発光期間制御信号ＳＴＢ＿Ｎを選択させることもできる。この場合、全てのフリップフロップＦＦ０〜ｎから、発光期間制御信号ＳＴＢ＿Ｎを遅延クロック信号ＣＬＫに同期させた同じタイミングの発光期間制御信号を、各ＬＥＤ素子ＬＥＤ０〜ｎ用の発光制御信号として出力させることができる。この場合、全てのＬＥＤ素子が同じタイミングで書き込みを行い、スキュー補正は行わないことになる。
【００４３】
図５に示したアサートタイミング制御回路では、１画素幅以内のスキュー量、つまり傾斜度合いに応じてＣＬＫ周波数を変更することで柔軟に対応でき、傾斜が大きい場合はＣＬＫ周波数を小さく（周期を長く）し、小さい場合はＣＬＫ周波数を大きく(周期を短く)するとよい。
なお、図５に示したアサートタイミング制御回路はＢｋ、Ｍ、Ｙ、Ｃ毎に書込制御部２００内に設けてもよいし、画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃ内の各ＬＰＨに内蔵してもよい。
【００４４】
図６は、図３のスキュー情報格納部２０１に格納されているスキュー情報を含むスキュー補正のための画像形成条件の一例を示す説明図である。
図６に示すような画像形成条件の場合は、発光期間制御信号ＳＴＢ＿ＮのシフトクロックであるＣＬＫ周期を約２９．７ｎｓとすることで、副走査解像度１２００ｄｐｉ，１画素（ｄｏｔ）以内のスキューを補正することができる。
【００４５】
図７は、図１の画像書込装置１３５Ｂｋに備えたＬＥＤヘッドに設けるＬＥＤアレイの各構成例を示す図である。
ＬＥＤアレイは、図７に示すように、複数のＬＥＤ素子ＬＥＤ０〜ＬＥＤｍを搭載した各チップ（ユニット）ｃｈ０〜ｃｈｚを並べて構成している。なお、その各チップがそれぞれＬＥＤアレイであると考えることもできる。
図７の（ａ）に示すＬＥＤアレイは、例えばチップｃｈ０内の複数のＬＥＤ素子ＬＥＤ０〜ＬＥＤｍを全て主走査方向の同一軸線上に配置し、更にその各チップｃｈ０〜ｃｈｚを全て主走査方向の同一軸線上に直列に配置した例を示している。
【００４６】
図７の（ｂ）に示すＬＥＤアレイは、図７の（ａ）と同様の各チップｃｈ０〜ｃｈｚを複数の軸を持つ千鳥状に配置した例を示している。
図７の（ｃ）に示すＬＥＤアレイは、複数のチップｃｈ０′〜ｃｈｚ′内の隣接するＬＥＤ素子を副走査方向に一定間隔で配置することにより、ＬＥＤ素子を複数列に配列し、同図の（ａ）と同様にその各チップｃｈ０′〜ｃｈｚ′を全て主走査方向の同一軸線上に直列に配置した例を示している。
【００４７】
図７の（ｄ）に示すＬＥＤアレイは、図７の（ｃ）と同様の各チップｃｈ０′〜ｃｈｚ′を千鳥状に配置した例を示している。
なお、図７の（ｃ）と（ｄ）では、チップｃｈ０′〜ｃｈｚ′内でＬＥＤ素子を４列に配置しているが、列数はこれに限られない。
ここで、１チップ内のＬＥＤ素子数はｍ＋１個（ｍ＜ｎ）であり、例えばチップ内のＬＥＤ素子数が５１２個，主走査配置間隔が１２００ｄｐｉ（約２１．１７μｍ）であって、２９７ｍｍ（１２００ｄｐｉで約１４０３２ｄｏｔ）を満足するＬＥＤアレイであれば２８チップ以上搭載すればよい。
【００４８】
図８は、図７の（ａ）に示したチップ１つ分のＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図であり、図５と同じ部分には同一符号を付している。
図７の（ａ）に示したチップ構成のＬＥＤアレイでは、１チップ内の各ＬＥＤ素子ＬＥＤ０〜ＬＥＤｍに対する発光期間制御を行うようにし、各チップｃｈ０〜ｃｈｚに対応して調整手段に相当する図８に示すアサートタイミング制御回路３００がチップ数分だけ直列に接続されている。
【００４９】
例えば、チップｃｈ０対応回路とチップｃｈ１対応回路との接続で言えば、まず、チップｃｈ０対応回路のフリップフロップＦＦｍからＬＥＤ素子ＬＥＤｍへの発光期間制御信号線から引き出された信号線Ｏ１をチップｃｈ１対応回路のマルチプレクサＭＵＸ０の入力端子Ｐ１に接続する。また、チップｃｈ１対応回路のフリップフロップＦＦ０からＬＥＤ素子ＬＥＤ０への発光期間制御信号線から引き出された信号線Ｏ２をチップｃｈ０対応回路のマルチプレクサＭＵＸｍの入力端子Ｐ２に接続する。
以降の隣接するチップと対応する回路間も、順次同様に接続する。なお、発光期間制御信号ＳＴＢ＿Ｎと遅延クロックＣＬＫは、各アサートタイミング制御回路３００に共通に入力する。
【００５０】
また、各ＬＥＤ素子による書き込みタイミングを、ＬＥＤアレイの全域に亘って主走査方向の先にあるＬＥＤ素子ほど遅くなるようにする場合、発光期間制御部２０３が各チップと対応するアサートタイミング制御回路３００のマルチプレクサＭＵＸ０〜ＭＵＸｍに供給するセレクト信号Ｓ０〜Ｓｍは、以下のようにする。なお、セレクト信号については、共通化できる部分もあるが、同じ符号を付していても、アサートタイミング制御回路毎に異なる信号を入力し得るとする。
【００５１】
まず、先頭のチップｃｈ０対応回路のマルチプレクサＭＵＸにおいては、先頭のＬＥＤ素子ＬＥＤ０に対応する１段目のマルチプレクサＭＵＸ０に発光期間制御信号ＳＴＢ＿Ｎをセレクト信号Ｓ０によって選択させる。また、２段目以降のマルチプレクサＭＵＸ１〜ＭＵＸｍには、それぞれ前段のフリップフロップＦＦ０〜ＦＦｍ−１から入力される発光期間制御信号をセレクト信号Ｓ１〜Ｓｍによって選択させる。
【００５２】
２番目以降のチップｃｈ１〜ｚと対応する回路のマルチプレクサＭＵＸにおいてはそれぞれ、先頭のＬＥＤ素子ＬＥＤ０に対応する１段目のマルチプレクサＭＵＸ０に、前段のチップｃｈ０〜ｚ−１対応回路の最終段のフリップフロップＦＦｍから入力端子Ｐ１に入力される発光期間制御信号をセレクト信号Ｓ０によって選択させる。このマルチプレクサＭＵＸ０から見ると、前段のチップと対応するアサートタイミング制御回路３００における最終段のフリップフロップＦＦｍが、「前段のフリップフロップ」に当たるためである。
また、２段目以降のマルチプレクサＭＵＸ１〜ＭＵＸｍには、先頭のチップｃｈ０対応回路の場合と同様、それぞれ前段のフリップフロップＦＦ０〜ＦＦｍ−１から入力される発光期間制御信号をセレクト信号Ｓ１〜Ｓｍによって選択させる。
【００５３】
一方、各ＬＥＤ素子による書き込みタイミングを、ＬＥＤアレイの全域に亘って主走査方向の先にあるＬＥＤ素子ほど早くなるようにする場合、発光期間制御部２０３が各チップと対応するアサートタイミング制御回路３００のマルチプレクサＭＵＸ０〜ＭＵＸｍに供給するセレクト信号Ｓ０〜Ｓｍは、以下のようにする。
まず、末尾のチップｃｈｚ対応回路のマルチプレクサＭＵＸにおいては、最終のＬＥＤ素子ＬＥＤｍに対応するｍ段目のマルチプレクサＭＵＸｍに発光期間制御信号ＳＴＢ＿Ｎをセレクト信号Ｓｍによって選択させる。また、ｍ−１段目以前のマルチプレクサＭＵＸｍ−１〜ＭＵＸ０には、それぞれ後段のフリップフロップＦＦｍ〜ＦＦ１から入力される発光期間制御信号をセレクト信号Ｓｍ−１〜Ｓ０によって選択させる。
【００５４】
最終段以外のチップｃｈｚ−１〜０と対応する回路のマルチプレクサＭＵＸにおいてはそれぞれ、最終のＬＥＤ素子ＬＥＤｍに対応するｍ段目のマルチプレクサＭＵＸｍに、後段のチップｃｈｚ〜１対応回路の先頭のフリップフロップＦＦ０から入力端子Ｐ２に入力される発光期間制御信号をセレクト信号Ｓｍによって選択させる。このマルチプレクサＭＵＸｍから見ると、後段のチップと対応するアサートタイミング制御回路３００における１段目のフリップフロップＦＦ０が、「後段のフリップフロップ」に当たるためである。
【００５５】
また、２段目以降のマルチプレクサＭＵＸｍ−１〜ＭＵＸ０には、末尾のチップｃｈｚ対応回路の場合と同様、それぞれ後段のフリップフロップＦＦｍ〜ＦＦ１から入力される発光期間制御信号をセレクト信号Ｓｍ−１〜Ｓ０によって選択させる。
なお、スキュー補正を行わない場合、発光期間制御部２０３は、全てのチップｃｈ０〜ｃｈｚと対応するアサートタイミング制御回路３００における全てのマルチプレクサＭＵＸ０〜ｎに、発光期間制御信号ＳＴＢ＿Ｎを選択させる。
【００５６】
このように、図７の（ａ）に示したＬＥＤアレイについて設けるアサートタイミング制御回路は、そのＬＥＤアレイを構成するチップ（ユニット）毎に、そのチップ上のＬＥＤ素子と対応して、そのＬＥＤ素子の発光期間制御信号（書込タイミング信号）を、隣接するＬＥＤ素子の発光期間制御信号とＣＬＫ周期（所定時間）だけずらすアサートタイミング制御回路を設け、各チップと対応するアサートタイミング制御回路を直列に接続して構成している。
【００５７】
このことにより、複数のチップで構成されるＬＥＤアレイの全域に亘って、図５の場合と同様に、書き込み画像の１画素幅以内のスキュー量を補正することができる。
すなわち、各アサートタイミング制御回路３００は、隣接する回路において遅延させた発光期間制御信号のタイミングを引き継いでさらにこれを１クロック分ずつ遅延させることができる。従って、ＬＥＤアレイの全域に亘って、ＬＥＤ素子の主走査方向の位置に応じて発光タイミングが直線的に変化するような発光期間制御信号を、各ＬＥＤ素子に供給することができる。
【００５８】
次に、図９に、図７の（ｂ）に示したＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路へ出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートを示す。
図４に比べて発光期間制御信号ＳＴＢ＿Ｎが２系統になっている点が異なる。ＳＴＢＡ＿Ｎが偶数番号チップ（チップｃｈ０，ｃｈ２，・・・）に対応し、ＳＴＢＢ＿Ｎが奇数番号チップ（チップｃｈ１，ｃｈ３，・・・）に対応している。なお、ＳＴＢＡ＿Ｎ，ＳＴＢＢ＿Ｎのタイミングは一例であって、この限りではない。
【００５９】
図１０は、図７の（ｂ）に示したチップ２つ分のＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図であり、図８と対応する部分には同一符号を付している。
図７の（ｂ）に示したチップ構成が千鳥状配置のＬＥＤアレイでは、副走査方向に配置位置の異なるチップに対応させて発光期間制御信号ＳＴＢ＿Ｎを２系統準備することで、其々の発光期間制御信号のタイミングを合せ込み、千鳥状に配置された各チップｃｈ０〜ｃｈｚ間の形成画像の位置ずれを防ぐ。
【００６０】
次に、各チップｃｈ０〜ｃｈｚと回路構成の対応であるが、発光期間制御信号ＳＴＢＡ＿ＮとＳＴＢＢ＿Ｎは異なるタイミングでアサートするため、アサートタイミング制御回路３００ａ〜３００ｄを含む全てのアサートタイミング制御回路を図８で説明したように、１つのチップと対応する回路のみを直列接続して構成することはできない。
したがって、図１０の例では、偶数番号チップ（チップｃｈ０，ｃｈ２，・・・：図で下側の列に並ぶチップ）に対応させる回路としてアサートタイミング制御回路３００ａ，３００ｂを設け、奇数番号チップ（チップｃｈ１，ｃｈ３，・・・：図で上側の列に並ぶチップ）に対応させる回路としてアサートタイミング制御回路３００ｃ，３００ｄを設けている。
【００６１】
このうちアサートタイミング制御回路３００ａは、第１の調整手段であり、図５及び図８に示したアサートタイミング制御回路３００と同趣旨である。例えばチップｃｈ０の部分だけ見れば、図７（ａ）の構成も（ｂ）の構成もＬＥＤ素子の配置は同じであるので、同じ回路によりアサートタイミングの調整を行うことができる。
また、アサートタイミング制御回路３００ｂは、第２の調整手段であり、チップｃｈ１の隣の、偶数番号チップを配置した列にはＬＥＤ素子のない領域と対応する遅延をさせるために設けている。
【００６２】
ＬＥＤアレイが全体としてスキューする場合、この部分にもスキューは発生するため、対応する距離だけ遅延させなければならない。全体として遅延させるべき時間は、最大で、チップｃｈ０の先頭のＬＥＤ素子から末尾のＬＥＤ素子までに遅延させる時間と同じである。
従って、回路の共通化も考慮して、アサートタイミング制御回路３００ａとほぼ同じ回路をアサートタイミング制御回路３００ｂとしてアサートタイミング制御回路３００ａの後段に直列接続してこの遅延を行わせている。ただし、ＬＥＤ素子に対して発光期間制御信号を供給する必要はないので、そのための出力信号線は設けていない。
【００６３】
なお、アサートタイミング制御回路３００ａとアサートタイミング制御回路３００ｂの接続形態は、図８を用いて説明したアサートタイミング制御回路３００の直列接続の形態と同じである。図中、符号Ｘで示した信号線同士は接続されている。
また、アサートタイミング制御回路３００ｃ，３００ｄは、ＬＥＤアレイ中のチップの配置に対応して配置順は異なるが、それぞれアサートタイミング制御回路３００ｂ，３００ａと同趣旨である。
【００６４】
そして、以上のアサートタイミング制御回路３００ａ，３００ｂにおいて、発光期間制御信号ＳＴＢＡ＿Ｎを遅延させ、アサートタイミング制御回路３００ｃ，３００ｄにおいて、発光期間制御信号ＳＴＢＢ＿Ｎを遅延させることにより、図７（ｂ）に示すようなＬＥＤ素子の２列の千鳥配置に対応した、２系統の発光期間制御信号に対し、それぞれスキュー補正のためのタイミング調整を行うことができる。
【００６５】
なお、図１０に示したアサートタイミング制御回路３００ａ〜３００ｄは、偶数番号チップと奇数番号チップの１組と対応する回路である。従って、図７（ｂ）に示したＬＥＤアレイ全体についてスキュー補正を行うための回路を構成する場合、図１０に示したアサートタイミング制御回路３００ａ〜３００ｄを１単位として、これらを複数直列に接続する。
【００６６】
この接続方式も、図８の回路を直列接続する場合と基本的に同趣旨である。すなわち、図１０の信号線Ｏ１，Ｏ３をそれぞれ後段の回路の信号線Ｐ１，Ｐ３に接続する。また、信号線Ｏ２，Ｏ４をそれぞれ前段の回路の信号線Ｐ２，Ｐ４に接続する。
発光期間制御部２０３が各チップ又はチップのない区間と対応するアサートタイミング制御回路３００ａ〜３００ｄのマルチプレクサＭＵＸに供給するセレクト信号ＳＡ０〜ＳＢｍについても、図８の場合と同趣旨である。
【００６７】
すなわち、各ＬＥＤ素子による書き込みタイミングを、主走査方向の先にあるＬＥＤ素子ほど遅くなるようにする場合、直列接続における先頭のマルチプレクサＭＵＸには、発光期間制御信号ＳＴＢＡ＿Ｎ，ＳＴＢＢ＿Ａを選択させ、残りのマルチプレクサＭＵＸには、前段のフリップフロップから入力される発光期間制御信号を選択させる。
逆に、各ＬＥＤ素子による書き込みタイミングを、主走査方向の先にあるＬＥＤ素子ほど早くなるようにする場合、直列接続における末尾のマルチプレクサＭＵＸには、発光期間制御信号ＳＴＢＡ＿Ｎ，ＳＴＢＢ＿Ａを選択させ、残りのマルチプレクサＭＵＸには、後段のフリップフロップから入力される発光期間制御信号を選択させる。
以上の構成により、千鳥配置された複数のチップで構成されるＬＥＤアレイの全域に亘って、図８の場合と同様に、書き込み画像の１画素幅以内のスキュー量を補正することができる。
【００６８】
次に、図１１に、図７の（ｃ）に示したＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路へ出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートを示す。
図４に比べて対して発光期間制御信号ＳＴＢ＿Ｎが４系統になっている点が異なる。各チップｃｈ０〜ｃｈｚ内のＬＥＤ素子ＬＥＤ０〜ＬＥＤｍの副走査方向の配置位置に応じてＳＴＢＡ−１＿Ｎ〜ＳＴＢＡ−４＿Ｎを用意している。
【００６９】
チップ内のＬＥＤ素子の配置が周期的に副走査方向にずれているＬＥＤアレイ１０Ｂｋの場合、例えば図７の（ｃ）に示したように４つのＬＥＤ素子毎に繰り返し副走査方向にＬＥＤ素子がずれて配置されていると、各ＬＥＤ素子の発光期間制御信号として４系統準備してタイミングをずらし、副走査方向の画像形成位置が同じになるようＬＥＤ素子の発光制御を行うことで、形成画像の位置ずれを防ぐことができる。なお、ＳＴＢＡ−１＿Ｎ〜ＳＴＢＡ−４＿Ｎのタイミングは一例であって、この限りではない。
【００７０】
図１２は、図７の（ｃ）に示したＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路の構成例を示す回路図であり、図８と対応する部分には同一符号を付している。
図７の（ｃ）に示したように、チップ内部のＬＥＤ素子が一定のピッチでずれた配置になっている場合には、同一の副走査ライン位置にあるＬＥＤ素子に対して発光期間制御信号（この例ではＳＴＢＡ−１＿Ｎ〜ＳＴＢＡ−４＿Ｎの４系統）を準備することで、其々の発光期間制御信号のタイミングを合せ込み、副走査方向にずれて配置されたＬＥＤ素子間の形成画像の位置ずれを防ぐ。
【００７１】
図１２のアサートタイミング制御回路４００においては、チップ内部における副走査方向にずれた４列のＬＥＤ素子の配列に対応して、ＳＴＢＡ−１＿Ｎ〜ＳＴＢＡ−４＿Ｎの４系統の発光期間制御信号を遅延させる回路を設けている。
各系統の遅延については、図８に示したアサートタイミング制御回路３００と同趣旨の構成で行う。また、遅延クロックＣＬＫは、各系統について共通のものを用いる。
【００７２】
なお、例えば発光期間制御信号ＳＴＢＡ−１＿Ｎの系統については、最初のプリップフロップＦＦ０は１番目のＬＥＤ０への発光制御信号を出力し、次段のプリップフロップＦＦ４は５番目のＬＥＤ５への発光制御信号を出力する。従って、隣接するＬＥＤ素子との距離と対応して、１段の遅延で４つ分のＬＥＤ素子の幅と対応するスキューを補正することになる。このため、ＬＥＤアレイ全体のスキュー量が同じである場合、これを補正するための遅延クロックＣＬＫの周期は、図８の構成の場合と比べて４倍になる。
【００７３】
なお、図１２に示したアサートタイミング制御回路４００は、図７（ｃ）に示したチップ１つと対応する回路である。従って、図７（ｃ）に示したＬＥＤアレイ全体についてスキュー補正を行うための回路を構成する場合、図１２に示したアサートタイミング制御回路４００を１単位として、これらをチップ数分だけ直列に接続する。
この接続方式も、図８の回路を直列接続する場合と基本的に同趣旨である。すなわち、各系統の最終段のフリップフロップＦＦから引き出された発光期間制信号線を、次のチップと対応するアサートタイミング制御回路４００の対応する系統における先頭のマルチプレクサの入力端子に接続する。
【００７４】
また、各系統の先頭のフリップフロップＦＦ０から引き出された発光期間制御信号線を、前のチップと対応するアサートタイミング制御回路４００の対応する系統における最終段のマルチプレクサの入力端子に接続する。
発光期間制御部２０３が各チップと対応するアサートタイミング制御回路４００のマルチプレクサＭＵＸに供給するセレクト信号Ｓ０〜Ｓｍについても、図８の場合と同趣旨である。
【００７５】
すなわち、各ＬＥＤ素子による書き込みタイミングを、主走査方向の先にあるＬＥＤ素子ほど遅くなるようにする場合、各系統の直列接続における先頭のマルチプレクサＭＵＸには、対応する発光期間制御信号ＳＴＢＡ１〜４＿Ｎを選択させ、残りのマルチプレクサＭＵＸには、前段のフリップフロップから入力される発光期間制御信号を選択させる。
逆に、各ＬＥＤ素子による書き込みタイミングを、主走査方向の先にあるＬＥＤ素子ほど早くなるようにする場合、各系統の直列接続における末尾のマルチプレクサＭＵＸには、対応する発光期間制御信号ＳＴＢＡ１〜４＿Ｎを選択させ、残りのマルチプレクサＭＵＸには、後段のフリップフロップがから入力される発光期間制御信号を選択させる。
【００７６】
以上の構成により、ＬＥＤ素子がそれぞれ副走査方向の位置が異なる複数の列に配置されたチップを同一軸線上に配置して構成されるＬＥＤアレイの全域に亘って、図８の場合と同様に、書き込み画像の１画素幅以内のスキュー量を補正することができる。
なお、図ではＬＥＤ素子を４列に配置した例を示したが、列数はこれに限られない。列数が異なる場合でも、列数に応じた数の遅延の系統を用意すればよい。
【００７７】
次に、図１３に、図７の（ｄ）に示したＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御するアサートタイミング制御回路へ出力されるＬＥＤアレイ制御信号の一例を示すタイミングチャートを示す。
図７の（ｄ）に示したチップ構成が千鳥状配置のため、図１１に比べて発光期間制御信号ＳＴＢ＿Ｎが８系統になっている点が異なる。そして、４つの発光期間制御信号ＳＴＢＡ−１＿Ｎ〜ＳＴＢＡ−４＿Ｎが偶数番号チップ（チップｃｈ０′，ｃｈ２′，・・・）に対応し、４つの発光期間制御信号ＳＴＢＢ−１＿Ｎ〜ＳＴＢＢ−４＿Ｎが奇数番号チップ（チップｃｈ１′，ｃｈ３′，・・・）に対応している。なお、各ＳＴＢのタイミングは一例であって、この限りではない。
【００７８】
図１４は、図７の（ｄ）に示したチップ２つ分のＬＥＤ素子ＬＥＤ０〜ＬＥＤｍへの発光期間制御信号ＳＴＢ＿Ｎのアサートタイミングを制御する各アサートタイミング制御回路の構成例を示す回路図であり、図１２と対応する部分には同一符号を付している。なお、図示の都合上、各アサートタイミング制御回路４００ａ〜４００ｄ内の各回路に一部の符号しか付していない。
【００７９】
図７の（ｄ）に示したように、チップ内部のＬＥＤ素子が一定のピッチで副走査方向の位置が異なる配置であって、更にチップが千鳥状配置のＬＥＤアレイでの場合は、副走査方向に配置位置の異なるチップの発光期間制御信号ＳＴＢ＿Ｎを８系統準備することで、其々の発光制御信号のタイミングを合せ込み、チップ内で副走査方向にずれて配置されたＬＥＤ素子間と千鳥状に配置された各チップｃｈ０′〜ｃｈｚ′間の形成画像の位置ずれを防ぐ。
【００８０】
次に、各チップｃｈ０′〜ｃｈｚ′と回路構成の対応であるが、各発光期間制御信号は異なるタイミングでアサートするため、図１２で説明したように、１つのチップと対応する回路のみを直列接続して構成することはできない。
したがって、偶数番号チップ（チップｃｈ０′，ｃｈ２′，・・・：図で下側の列に並ぶチップ）に対応させる回路としてアサートタイミング制御回路４００ａ，４００ｂを設け、奇数番号チップ（例えばチップｃｈ１′，ｃｈ３′，・・・：図で上側の列に並ぶチップ）に対応させる回路としてアサートタイミング制御回路４００ｃ，４００ｄを設けている。
【００８１】
このうちアサートタイミング制御回路４００ａは、第１の調整手段であり、図１２に示したアサートタイミング制御回路４００と同趣旨である。例えばチップｃｈ０の部分だけ見れば、図７（ｃ）の構成も（ｄ）の構成もＬＥＤ素子の配置は同じであるので、同じ回路によりアサートタイミングの調整を行うことができる。
また、アサートタイミング制御回路４００ｂは、第２の調整手段であり、チップｃｈ１の隣の、偶数番号チップを配置した列にはＬＥＤ素子のない領域と対応する遅延をさせるために設けている。
【００８２】
ＬＥＤアレイが全体としてスキューする場合、この部分にもスキューは発生するため、対応する距離だけ遅延させなければならない。全体として遅延させるべき時間は、チップｃｈ０の先頭のＬＥＤ素子から末尾のＬＥＤ素子までに遅延させる時間と同じである。
従って、回路の共通化も考慮して、アサートタイミング制御回路４００ａとほぼ同じ回路をアサートタイミング制御回路４００ｂとしてアサートタイミング制御回路４００ａの後段に直列接続してこの遅延を行わせている。ただし、ＬＥＤ素子に対して発光期間制御信号を供給する必要はないので、そのための出力信号線は設けていない。
【００８３】
なお、アサートタイミング制御回路４００ａとアサートタイミング制御回路４００ｂの接続形態は、図１２を用いて説明したアサートタイミング制御回路３００の直列接続の形態と同じである。
また、アサートタイミング制御回路４００ｃ，４００ｄは、ＬＥＤアレイ中のチップの配置に対応して配置順は異なるが、それぞれアサートタイミング制御回路４００ｂ，４００ａと同趣旨である。
【００８４】
そして、以上のアサートタイミング制御回路４００ａ，４００ｂにおいて、発光期間制御信号ＳＴＢＡ１〜４＿Ｎを遅延させ、アサートタイミング制御回路４００ｃ，４００ｄにおいて、発光期間制御信号ＳＴＢＢ１〜４＿Ｎを遅延させることにより、図７（ｄ）に示すような、それぞれ４列のＬＥＤ素子の配列を有するチップの２列の千鳥配置に対応した、８系統の発光期間制御信号に対し、それぞれスキュー補正のためのタイミング調整を行うことができる。
【００８５】
なお、図１４に示したアサートタイミング制御回路４００ａ〜４００ｄは、偶数番号チップと奇数番号チップの１組と対応する回路である。従って、図７（ｄ）に示したＬＥＤアレイ全体についてスキュー補正を行うための回路を構成する場合、図１４に示したアサートタイミング制御回路４００ａ〜４００ｄを１単位として、これらを複数直列に接続する。
【００８６】
この接続方式も、図１２において説明した回路を直列接続する場合と基本的に同趣旨である。すなわち、アサートタイミング制御回路４００ｂ，４００ｄにおける各系統の最終段のフリップフロップＦＦから引き出された発光期間制信号線を、次のチップと対応するアサートタイミング制御回路４００ａ，４００ｃの対応する系統における先頭のマルチプレクサの入力端子に接続する。
【００８７】
また、アサートタイミング制御回路４００ａ，４００ｃにおける各系統の先頭のフリップフロップＦＦ０から引き出された発光期間制御信号線を、前のチップと対応するアサートタイミング制御回路４００ｂ，４００ｄの対応する系統における最終段のマルチプレクサの入力端子に接続する。
ただし、スペースの都合により、図１４においては、これらの直列接続に係る接続線は一部を除いて図示を省略した。
【００８８】
発光期間制御部２０３が各チップと対応するアサートタイミング制御回路４００ａ〜４００ｄのマルチプレクサＭＵＸに供給するセレクト信号ＳＡ０〜ＳＢｍについても、図１２の場合と同趣旨である。
以上の構成により、ＬＥＤ素子がそれぞれ副走査方向の位置が異なる複数の列に配置されたチップを千鳥配置して構成されるＬＥＤアレイの全域に亘って、図８の場合と同様に、書き込み画像の１画素幅以内のスキュー量を補正することができる。
なお、図では各チップにおいてＬＥＤ素子を４列に配置した例を示したが、列数はこれに限られない。列数が異なる場合でも、列数に応じた数の遅延の系統を用意すればよい。
【００８９】
以上の通り、この実施形態のカラープリンタでは、それぞれ上述したＬＥＤアレイを備えた画像書込装置１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃにより、複数色版を重畳させてカラー画像を形成するので、より高精度に色ずれを解消して良好なカラー画像を形成することができる。
以上で実施形態の説明を終了するが、この発明において、各部の具体的な構成や処理の内容等は、実施形態で説明したものに限るものではない。
【００９０】
例えば、上述した実施形態ではＬＥＤアレイを用いる例について説明したが、他の書込素子アレイを使用してもよい。
また、転写ベルトを中間転写ドラムにした画像形成装置にも適用可能である。
さらに、モノクロ等の単色の画像形成装置や２色又は３色等の色数の画像形成装置にも、この発明を適用可能である。
【００９１】
また、図１０及び図１４に示した回路構成において、ＬＥＤ素子のない領域と対応する遅延をさせるために設ける第２の調整手段については、実際に発光期間制御信号を出力する第１の調整手段と同様な構成とする必要はない。すなわち、シフトレジスタのように１段ずつの遅延を行うものでなくても、全体として、発光期間制御信号のタイミングを、ＬＥＤ素子が配列されていない部分の長さと対応する時間だけずらすことができればよい。
また、全体として、発光期間制御信号のタイミングをずらす手段をシフトレジスタによって構成することも必須ではない。
【００９２】
また、この発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが対象となることは言うまでもない。
さらに、以上説明してきた実施形態、動作例及び変形例の構成は、相互に矛盾しない限り任意に組み合わせて実施可能であることは勿論である。
【符号の説明】
【００９３】
１０：ＬＥＤアレイ    １００：カラープリンタ１００
１３１Ｂｋ、１３１Ｍ、１３１Ｙ、１３１Ｃ：画像形成ユニット
１３２：転写ベルト    １３３Ｂｋ、１３３Ｍ、１３３Ｙ、１３３Ｃ：感光体
１３４Ｂｋ、１３４Ｍ、１３４Ｙ、１３４Ｃ：帯電装置
１３５Ｂｋ、１３５Ｍ、１３５Ｙ、１３５Ｃ：画像書込装置
１３６Ｂｋ、１３６Ｍ、１３６Ｙ、１３６Ｃ：現像装置    １３７：記録媒体
１３８：給紙装置    １３９Ｂｋ、１３９Ｍ、１３９Ｙ、１３９Ｃ：コロナ放電器
１４０：除電装置    １４１：定着装置    １４２：排紙ローラ
１４３：クリーニング装置    ２００：書込制御部    ２０１：スキュー情報格納部
２０２：補正情報導出部    ２０３：発光期間制御部
３００，３００ａ〜３００ｄ，４００，４００ａ〜４００ｄ：アサートタイミング制御回路
ＬＥＤ０〜ＬＥＤｎ，ＬＥＤｍ：ＬＥＤ素子
ＦＦ０〜ＦＦｎ，ＦＦｍ：フリップフロップ
ＭＵＸ０〜ＭＵＸｎ，ＭＵＸｍ：マルチプレクサ
【先行技術文献】
【特許文献】
【００９４】
【特許文献１】特開２００７−１４５００１号公報
【特許文献２】特許第４１１０７４６号公報
【特許文献３】特開２０１１−０６８１２７号公報
【特許文献４】特開２００５−０４１１７８号公報
【図１】
2014058119.tif 000003
【図２】
2014058119.tif 000004
【図３】
2014058119.tif 000005
【図４】
2014058119.tif 000006
【図５】
2014058119.tif 000007
【図６】
2014058119.tif 000008
【図７】
2014058119.tif 000009
【図８】
2014058119.tif 000010
【図９】
2014058119.tif 000011
【図１０】
2014058119.tif 000012
【図１１】
2014058119.tif 000013
【図１２】
2014058119.tif 000014
【図１３】
2014058119.tif 000015
【図１４】
2014058119.tif 000016
【図１５】
2014058119.tif 000017