(57)【要約】【課題】ＰＷＭ調光の消灯期間、点灯期間の遷移直後の逆起電力を抑制する。【解決手段】調光用ドライバ５０は、調光パルスＰＷＭが点灯期間を指示するオンレベルのとき、駆動電流ＩＬＥＤをオン、調光パルスＰＷＭが消灯期間を指示するオフレベルのとき、駆動電流ＩＬＥＤをオフする。オシレータ２０は所定の周波数の周期信号ＳＯＳＣを生成する。第１パルス変調器３０は、点灯期間において、周期信号ＳＯＳＣと同期し、かつ発光装置１００のひとつのノードに生ずる第１検出電圧ＶＲ１がその目標値ＶＲＥＦ１に近づくようにそのデューティ比が調節された第１ゲートパルスＳＰＷＭ１を生成する。マスク回路７０は、点灯期間に遷移した後の初出の第１ゲートパルスＳＰＷＭ１をマスクする。ゲートドライバ４０は、点灯期間において、マスク後の第１ゲートパルスＳＰＷＭ１にもとづいてスイッチングトランジスタＭ１をスイッチングする。【選択図】図４
2014230296.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子の第１端に駆動電圧を供給するＤＣ／ＤＣコンバータと、を有する発光装置に使用され、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流をスイッチングする制御回路であって、
前記発光素子の目標輝度に応じてパルス変調された調光パルスを受け、前記調光パルスが点灯期間を指示するオンレベルのとき、前記駆動電流をオン、前記調光パルスが消灯期間を指示するオフレベルのとき、前記駆動電流をオフする調光用ドライバと、
所定の周波数の周期信号を生成するオシレータと、
前記発光装置のひとつのノードに生ずる第１検出電圧がフィードバックされており、前記点灯期間において、前記周期信号と同期し、かつ前記第１検出電圧がその目標値に近づくようにそのデューティ比が調節された第１ゲートパルスを生成する第１パルス変調器と、
前記点灯期間に遷移した後の初出の前記第１ゲートパルスをマスクするマスク回路と、
前記点灯期間において、マスク後の前記第１ゲートパルスにもとづいて前記スイッチングトランジスタをスイッチングするゲートドライバと、
を備えることを特徴とする制御回路。
【請求項２】
前記第１パルス変調器は、前記周期信号がアサートされると前記第１ゲートパルスをオンレベルとし、前記第１検出電圧とその目標値の誤差に応じたタイミングで前記第１ゲートパルスをオフレベルとするよう構成され、
前記マスク回路は、
前記調光パルスが前記オンレベルに遷移してから、次に前記周期信号がアサートされるまでの第１マスク期間、アサートされる第１マスク信号を生成する第１マスク信号生成部と、
前記第１マスク信号を用いて前記第１ゲートパルスをマスクする第１論理ゲートと、
を含むことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記マスク回路は、前記調光パルスのポジティブエッジを、その直後の周期信号のポジティブエッジまで遅延させる遅延回路をさらに含み、
前記第１マスク信号生成部は、前記調光パルスがハイレベル、かつ前記遅延回路の出力信号がローレベルとなる期間、前記第１マスク信号をアサートすることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記遅延回路は、その入力端子に前記調光パルスが入力され、そのクロック端子に、前記周期信号が入力されたフリップフロップを含むことを特徴とする請求項３に記載の制御回路。
【請求項５】
前記消灯期間において、前記ＤＣ／ＤＣコンバータの出力ラインに生ずる駆動電圧に応じた第２検出電圧がその目標値に近づくようにデューティ比が調節される第２ゲートパルスを生成する第２パルス変調器をさらに備え、
前記マスク回路は、前記調光パルスが前記駆動電流のオフを指示する消灯期間に遷移した後の初出の前記第２ゲートパルスをマスクし、
前記ゲートドライバは、前記消灯期間において、マスク後の前記第２ゲートパルスにもとづいて前記スイッチングトランジスタをスイッチングすることを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記第２パルス変調器は、前記周期信号がアサートされると前記第２ゲートパルスをオンレベルとし、前記第２検出電圧とその目標値の誤差に応じたタイミングで前記第２ゲートパルスをオフレベルとするよう構成され、
前記マスク回路は、
前記調光パルスが前記オフレベルに遷移してから、次に前記周期信号がアサートされるまでの第２マスク期間、アサートされる第２マスク信号を生成する第２マスク信号生成部と、
前記第２マスク信号を用いて前記第２ゲートパルスをマスクする第２論理ゲートと、
を含むことを特徴とする請求項５に記載の制御回路。
【請求項７】
前記マスク回路は、前記調光パルスのネガティブエッジを、その直後の周期信号のポジティブエッジまで遅延させる遅延回路をさらに含み、
前記第２マスク信号生成部は、前記調光パルスがローレベル、かつ前記遅延回路の出力信号がハイレベルとなる期間、前記第２マスク信号をアサートすることを特徴とする請求項６に記載の制御回路。
【請求項８】
前記遅延回路は、その入力端子に前記調光パルスが入力され、そのクロック端子に、前記周期信号が入力されたフリップフロップを含むことを特徴とする請求項７に記載の制御回路。
【請求項９】
前記消灯期間において、前記ＤＣ／ＤＣコンバータの出力ラインに生ずる駆動電圧に応じた第２検出電圧がその目標値に近づくようにデューティ比が調節される第２ゲートパルスを生成する第２パルス変調器をさらに備え、
前記マスク回路は、前記調光パルスが前記駆動電流のオフを指示する消灯期間に遷移した後の初出の前記第２ゲートパルスをマスクし、
前記ゲートドライバは、前記消灯期間において、マスク後の前記第２ゲートパルスにもとづいて前記スイッチングトランジスタをスイッチングし、
前記第１パルス変調器は、前記周期信号がアサートされると前記第１ゲートパルスをオンレベルとし、前記第１検出電圧とその目標値の誤差に応じたタイミングで前記第１ゲートパルスをオフレベルとするよう構成され、
前記第２パルス変調器は、前記周期信号がアサートされると前記第２ゲートパルスをオンレベルとし、前記第２検出電圧とその目標値の誤差に応じたタイミングで前記第２ゲートパルスをオフレベルとするよう構成され、
前記マスク回路は、
前記調光パルスが前記オンレベルに遷移してから、次に前記周期信号がアサートされるまでの第１マスク期間、および前記調光パルスが前記オフレベルに遷移してから、次に前記周期信号がアサートされるまでの第２マスク期間、アサートされるマスク信号を生成するマスク信号生成部と、
前記マスク信号を用いて前記第１ゲートパルスをマスクする第１論理ゲートと、
前記マスク信号を用いて前記第２ゲートパルスをマスクする第２論理ゲートと、
を含むことを特徴とする請求項１に記載の制御回路。
【請求項１０】
前記マスク回路は、前記調光パルスのネガティブエッジを、その直後の周期信号のポジティブエッジまで遅延させる遅延回路をさらに含み、
前記マスク信号生成部は、前記調光パルスと前記遅延回路の出力信号の排他的論理和または否定排他的論理和をとることにより前記マスク信号を生成することを特徴とする請求項９に記載の制御回路。
【請求項１１】
前記遅延回路は、その入力端子に前記調光パルスが入力され、そのクロック端子に、前記周期信号が入力されたフリップフロップを含むことを特徴とする請求項１０に記載の制御回路。
【請求項１２】
前記発光装置は、前記発光素子の前記第１端と反対の第２端と固定電圧ラインの間に直列に設けられた調光用スイッチおよび第１抵抗をさらに有し、
前記制御回路は、前記第１抵抗の電圧降下に応じた前記第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備え、
前記第１パルス変調器は、前記第１フィードバック信号に応じて前記第１ゲートパルスのデューティ比を調節し、
前記調光用ドライバは、前記調光パルスに応じて前記調光用スイッチをスイッチングすることを特徴とする請求項１から１０のいずれかに記載の制御回路。
【請求項１３】
前記発光装置は、前記発光素子の前記第１端と反対の第２端に接続され、前記駆動電流を生成するオン状態と、前記駆動電流を遮断するオフ状態が切りかえ可能に構成された電流ドライバをさらに有し、
前記制御回路は、前記電流ドライバの電圧降下に応じた前記第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備え、
前記パルス変調器は、前記第１フィードバック信号に応じて前記第１ゲートパルスのデューティ比を調節し、
前記調光用ドライバは、前記調光パルスにもとづいて前記電流ドライバのオン状態とオフ状態をスイッチングすることを特徴とする請求項１から１０のいずれかに記載の制御回路。
【請求項１４】
前記第１パルス変調器は、
前記第１フィードバック信号に応じたタイミングでアサートされるオフ信号を生成するデューティコントローラと、
前記周期信号と前記オフ信号を受け、前記第１ゲートパルスを生成するフリップフロップと、
を含むことを特徴とする請求項１２または１３に記載の制御回路。
【請求項１５】
前記デューティコントローラは、前記第１フィードバック信号に加えて、前記ＤＣ／ＤＣコンバータのコイルに流れる電流に応じた第３検出電圧を、前記オフ信号がアサートされるタイミングに反映させることを特徴とする請求項１４に記載の制御回路。
【請求項１６】
前記周期信号は、三角波またはのこぎり波であり、
前記第１パルス変調器は、前記第１フィードバック信号と前記周期信号を比較することにより、前記第１ゲートパルスを生成するコンパレータを含むことを特徴とする請求項１２または１３に記載の制御回路。
【請求項１７】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１６のいずれかに記載の制御回路。
【請求項１８】
前記発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであることを特徴とする請求項１から１７のいずれかに記載の制御回路。
【請求項１９】
発光素子と、
前記発光素子の一端に駆動電圧を供給するＤＣ／ＤＣコンバータと、
を備え、
前記ＤＣ／ＤＣコンバータは、
スイッチングトランジスタと、
前記スイッチングトランジスタをスイッチングする請求項１から１８のいずれかに記載の制御回路と、
を備えることを特徴とする発光装置。
【請求項２０】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項１９に記載の発光装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の駆動技術に関する。
【背景技術】
【０００２】
近年、液晶パネルのバックライトや照明機器として、ＬＥＤ（発光ダイオード）をはじめとする発光素子を利用した発光装置が利用される。図１は、本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。発光装置１００ｒは、１チャンネルの発光素子１０２と、ＤＣ／ＤＣコンバータ１０４と、制御回路２ｒと、を備える。
【０００３】
発光素子１０２は、直列に接続された複数のＬＥＤを含むＬＥＤストリングである。ＤＣ／ＤＣコンバータ１０４は、入力ライン１１０に入力された入力電圧ＶＩＮを昇圧して、出力ライン１１２に接続された発光素子１０２の一端（アノード）に駆動電圧ＶＯＵＴを供給する。
【０００４】
ＤＣ／ＤＣコンバータ１０４は、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。制御回路２ｒのスイッチング端子（ＧＡＴＥ端子という）は、スイッチングトランジスタＭ１のゲートと接続される。制御回路２ｒは、スイッチングトランジスタＭ１のゲートに供給するゲートパルスＧＡＴＥのハイレベルとローレベルの時間比率、つまりスイッチングトランジスタＭ１のオン、オフの時間比率（デューティ比）を制御することにより、駆動電圧ＶＯＵＴのレベルを調節する。
【０００５】
発光素子１０２の経路上には、ＰＷＭ調光（バースト調光ともいう）用のスイッチ（トランジスタ）Ｍ２および電流検出用の第１抵抗Ｒ１が設けられる。制御回路２ｒの調光端子（以下、ＰＷＭ端子という）には、外部のホストプロセッサ１０６から、発光素子１０２の目標輝度に応じてデューティ比が調節されるＰＷＭ調光用の調光パルスＰＷＭが入力される。制御回路２ｒの調光出力端子（ＤＩＭＯＵＴ端子という）は、調光用スイッチＭ２のゲートと接続される。制御回路２ｒは、調光パルスＰＷＭにもとづき、調光用スイッチＭ２をスイッチングする。
【０００６】
調光パルスＰＷＭが、発光素子１０２の点灯を指示するレベル（たとえばハイレベルであり、以下、オンレベルと称する）の期間、調光用スイッチＭ２がオンし、発光素子１０２には駆動電流ＩＬＥＤが流れ、発光素子１０２は、駆動電流ＩＬＥＤに応じた輝度で発光する。
調光パルスＰＷＭが、発光素子１０２の消灯を指示するレベル（たとえばローレベルであり、以下オフレベルと称する）の期間、調光用スイッチＭ２がオフし、発光素子１０２には駆動電流ＩＬＥＤが流れず、発光素子１０２は消灯する。
【０００７】
調光パルスＰＷＭのデューティ比を制御することで、発光素子１０２に流れる駆動電流ＩＬＥＤの時間平均量が制御され、発光素子１０２の実効的な輝度が制御される。
【０００８】
第１抵抗Ｒ１には、発光素子１０２に流れる駆動電流ＩＬＥＤに比例した電圧降下（第１検出電圧という）ＶＲ１が発生する。制御回路２ｒの電流検出端子（ＩＳ端子という）には、第１検出電圧ＶＲ１がフィードバックされる。
【０００９】
点灯期間において制御回路２ｒは、第１検出電圧ＶＲ１がその目標電圧である基準電圧ＶＲＥＦと一致するようにデューティ比が調節されるゲートパルスＧＡＴＥを生成し、このゲートパルスに応じて、スイッチングトランジスタＭ１をスイッチングする。
【００１０】
系が安定した状態において、
ＶＲ１＝Ｒ１×ＩＬＥＤ＝ＶＲＥＦ
が成り立つため、駆動電流ＩＬＥＤは、目標値ＶＲＥＦ／Ｒ１に保たれる。
【００１１】
消灯期間では、調光用スイッチＭ２がオフし、第１抵抗Ｒ１に駆動電流ＩＬＥＤが流れないため、第１検出電圧ＶＲ１にもとづくフィードバック制御が不可能となる。制御回路２ｒには、消灯期間の間、スイッチングトランジスタＭ１のスイッチングを停止するタイプと、消灯期間の間、スイッチングトランジスタＭ１のスイッチングを継続するタイプの２つが存在する。
【００１２】
前者のタイプでは、消灯期間において、ゲートパルスＧＡＴＥの生成が停止し、スイッチングトランジスタＭ１のスイッチングも停止する。このタイプは、消灯期間において、出力キャパシタＣ１の放電によって、出力電圧ＶＯＵＴが低下するという問題が存在する。
【００１３】
後者のタイプでは、第１抵抗Ｒ１の電圧降下ＶＲ１を利用したフィードバックループに加えて、出力電圧ＶＯＵＴを利用した別のフィードバックループが設けられる。制御回路２ｒの過電圧保護端子（ＯＶＰ端子という）には、抵抗Ｒ３１、Ｒ３２によって分圧された出力電圧ＶＯＵＴ’（以下、第２検出電圧という）が入力される。制御回路２ｒは、点灯期間および消灯期間の両方において、第２検出電圧ＶＯＵＴ’を所定のしきい値電圧ＶＯＶＰと比較し、過電圧保護を行う。それに加えて制御回路２ｒは消灯期間において、第２検出電圧ＶＯＵＴ’がその目標値に近づくように、ゲートパルスＧＡＴＥのデューティ比を調節する。これにより、消灯期間中に出力電圧ＶＯＵＴが低下するのを抑制できる。これを出力電圧保持機能と称する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００９−２６１１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図２は、出力電圧保持機能付きの発光装置１００ｒの動作波形図である。図２には上から順に、調光信号ＰＷＭ、ゲートパルスＧＡＴＥ、フィードバック経路が示される。ＦＢ１は、第１検出電圧ＶＲ１にもとづくフィードバックを、ＦＢ２は、第２検出電圧ＶＯＵＴ’にもとづくフィードバックを示す。
【００１６】
図１の制御回路２ｒにおいて、ゲートパルスＧＡＴＥは、フリーランする内部のオシレータと同期して生成される。つまり内部オシレータと調光パルスＰＷＭは非同期である。出力電圧保持機能付きの発光装置１００ｒでは、フィードバックループの切り替わりの前後で、パルスの不連続性が失われる。その結果、消灯期間から点灯期間に遷移した直後のゲートパルスＧＡＴＥのオフ時間ＴＯＦＦ１が短くなったり、消灯期間から点灯期間に遷移した直後のゲートパルスＧＡＴＥのオフ時間ＴＯＦＦ２が短くなったりしうる。
【００１７】
図３は、短いオフ期間ＴＯＦＦによって引き起こされる問題を示す波形図である。図３には、ゲートパルスＧＡＴＥ、インダクタＬ１とスイッチングトランジスタＭ１の接続点の電位ＶＬＸ、整流ダイオードＤ１に流れる電流ＩＤが示される。
【００１８】
短いオフ期間ＴＯＦＦ１に続いて、スイッチングトランジスタＭ１が再度オン（ＴＯＮ２）すると、図３に破線（Ａ）で囲って示すように、ノードＬＸに生ずる逆起電力ＶＬＸが、負方向に非常に大きくスイングしてしまう。したがってＤＣ／ＤＣコンバータ１０４のスイッチングトランジスタＭ１、インダクタＬ１、整流ダイオードＤ１は、逆起電圧ＶＬＸ以上の耐圧を有する素子を選定しなければならず、これが高コスト化、大面積化の要因となりうる。
【００１９】
なお、ＰＷＭ調光で消灯期間から点灯期間に遷移した前後に、逆起電力ＶＬＸが負方向に大きくスイングするという事象、およびその原因を、当業者の一般的な認識ととらえてはならず、本発明者が独自に認識したものである。
【００２０】
同様の問題は、出力電圧保持機能を有しない発光装置１００ｒにおいても発生しうる。
【００２１】
またかかる問題は、図１の発光装置１００ｒのみでなく、第１抵抗Ｒ１に代えて定電流ドライバを有する発光装置においても生じうる。
【００２２】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＰＷＭ調光時の、消灯期間から点灯期間の遷移前後の逆起電力を抑制可能な発光装置の制御回路の提供にある。
【課題を解決するための手段】
【００２３】
本発明のある態様は、発光素子と、発光素子の第１端に駆動電圧を供給するＤＣ／ＤＣコンバータと、を有する発光装置に使用され、ＤＣ／ＤＣコンバータのスイッチングトランジスタを制御するとともに、発光素子に流れる駆動電流をスイッチングする制御回路に関する。制御回路は、発光素子の目標輝度に応じてパルス変調された調光パルスを受け、調光パルスが点灯期間を指示するオンレベルのとき、駆動電流をオン、調光パルスが消灯期間を指示するオフレベルのとき、駆動電流をオフする調光用ドライバと、所定の周波数の周期信号を生成するオシレータと、発光装置のひとつのノードに生ずる第１検出電圧がフィードバックされており、点灯期間において、周期信号と同期し、かつ第１検出電圧がその目標値に近づくようにそのデューティ比が調節された第１ゲートパルスを生成する第１パルス変調器と、点灯期間に遷移した後の初出の第１ゲートパルスをマスクするマスク回路と、点灯期間において、マスク後の第１ゲートパルスにもとづいてスイッチングトランジスタをスイッチングするゲートドライバと、を備える。
【００２４】
この態様によると、ＰＷＭ調光の消灯期間から点灯期間に遷移するときに、スイッチングトランジスタの最初のオン時間がマスクされる。これにより、最初のオン時間をマスクしなかった場合に、最初のオン時間の直後に生じうる短いオフ時間を防止できる。その結果、オフ時間の後、スイッチングトランジスタが２回目にオンしたときに、ＤＣ／ＤＣコンバータのコイルに生ずる逆起電力が大きくスイングするのを抑制できる。
【００２５】
第１パルス変調器は、周期信号がアサートされると第１ゲートパルスをオンレベルとし、第１検出電圧とその目標値の誤差に応じたタイミングで第１ゲートパルスをオフレベルとするよう構成されてもよい。マスク回路は、調光パルスがオンレベルに遷移してから、次に周期信号がアサートされるまでの第１マスク期間、アサートされるマスク信号を生成する第１マスク信号生成部と、マスク信号を用いて第１ゲートパルスをマスクする論理ゲートと、を含んでもよい。
この態様によれば、調光パルスがオンレベルに遷移した時刻を含む、周期信号の１周期の期間、マスク信号がアサートされるため、初出の第１ゲートパルスをマスクすることができる。
【００２６】
ある態様の制御回路は、消灯期間において、ＤＣ／ＤＣコンバータの出力ラインに生ずる駆動電圧に応じた第２検出電圧がその目標値に近づくようにデューティ比が調節される第２ゲートパルスを生成する第２パルス変調器をさらに備えてもよい。マスク回路は、調光パルスが駆動電流のオフを指示する消灯期間に遷移した後の初出の第２ゲートパルスをマスクしてもよい。ゲートドライバは、消灯期間において、マスク後の第２ゲートパルスにもとづいてスイッチングトランジスタをスイッチングしてもよい。
【００２７】
この態様では、ＰＷＭ調光の消灯期間においても、ＤＣ／ＤＣコンバータのスイッチングトランジスタが第２ゲートパルスに応じてスイッチングされ、点灯期間から消灯期間に遷移した後に、スイッチングトランジスタの最初のオン時間がマスクされる。これにより、最初のオン時間をマスクしなかった場合に、最初のオン時間の直前に生じうる短いオフ時間を防止できる。その結果、オフ時間の後、スイッチングトランジスタが２回目にオンしたときに、ＤＣ／ＤＣコンバータのコイルに生ずる逆起電力が負方向に大きくスイングするのを抑制できる。
【００２８】
第２パルス変調器は、周期信号がアサートされると第２ゲートパルスをオンレベルとし、第２検出電圧とその目標値の誤差に応じたタイミングで第２ゲートパルスをオフレベルとするよう構成されてもよい。マスク回路は、調光パルスがオフレベルに遷移してから、次に周期信号がアサートされるまでの第２マスク期間、アサートされるマスク信号を生成する第２マスク信号生成部と、マスク信号を用いて第２ゲートパルスをマスクする論理ゲートと、を含んでもよい。
この態様によれば、調光パルスがオフレベルに遷移した時刻を含む、周期信号の１周期の期間、マスク信号がアサートされるため、初出の第２ゲートパルスをマスクすることができる。
【００２９】
発光装置は、発光素子の第１端と反対の第２端と固定電圧ラインの間に直列に設けられた調光用スイッチおよび第１抵抗をさらに有してもよい。制御回路は、第１抵抗の電圧降下に応じた第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備えてもよい。第１パルス変調器は、第１フィードバック信号に応じて第１ゲートパルスのデューティ比を調節し、調光用ドライバは、調光パルスに応じて調光用スイッチをスイッチングしてもよい。
【００３０】
発光装置は、発光素子の第１端と反対の第２端に接続され、駆動電流を生成するオン状態と、駆動電流を遮断するオフ状態が切りかえ可能に構成された電流ドライバをさらに有してもよい。制御回路は、電流ドライバの電圧降下に応じた第１検出電圧と、その目標値に応じて定められた第１基準電圧との誤差を増幅し、第１フィードバック信号を生成する第１誤差増幅器をさらに備えてもよい。パルス変調器は、第１フィードバック信号に応じて第１ゲートパルスのデューティ比を調節し、調光用ドライバは、調光パルスにもとづいて電流ドライバのオン状態とオフ状態をスイッチングしてもよい。
【００３１】
第１パルス変調器は、フィードバック信号に応じたタイミングでアサートされるオフ信号を生成するデューティコントローラと、周期信号とオフ信号を受け、第１ゲートパルスを生成するフリップフロップと、を含んでもよい。
【００３２】
デューティコントローラは、フィードバック信号に加えて、ＤＣ／ＤＣコンバータのコイルに流れる電流に応じた第３検出電圧を、オフ信号がアサートされるタイミングに反映させてもよい。
【００３３】
周期信号は、三角波もしくはのこぎり波であってもよい。第１パルス変調器は、第１フィードバック信号と周期信号を比較することにより、第１ゲートパルスを生成するコンパレータを含んでもよい。
【００３４】
第２パルス変調器は、第１パルス変調器と同じ形式で構成されてもよい。
【００３５】
ＤＣ／ＤＣコンバータは、スイッチングトランジスタと直列に設けられた第２抵抗をさらに有してもよい。第２抵抗の電圧降下に応じて第３検出電圧が生成されてもよい。
【００３６】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
【００３７】
発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであってもよい。
【００３８】
本発明の別の態様は、発光装置に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するＤＣ／ＤＣコンバータと、を備えてもよい。ＤＣ／ＤＣコンバータは、スイッチングトランジスタと、スイッチングトランジスタをスイッチングする上述の制御回路と、を備えてもよい。
【００３９】
本発明の別の態様は、電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた発光装置と、を備えてもよい。
【００４０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００４１】
本発明のある態様によれば、ＰＷＭ調光にともなって生ずる逆起電力を抑制できる。
【図面の簡単な説明】
【００４２】
【図１】本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。
【図２】出力電圧保持機能付きの発光装置の動作波形図である。
【図３】短いオフ期間ＴＯＦＦによって引き起こされる問題を示す波形図である。
【図４】実施の形態に係る制御回路を備える発光装置を示す回路図である。
【図５】第１パルス変調器およびマスク回路の構成例を示す回路図である。
【図６】マスク回路の動作を説明するタイムチャートである。
【図７】図４の発光装置の動作を示すタイムチャートである。
【図８】図４の発光装置を備える電子機器の例を示す図である。
【図９】第１の変形例に係る発光装置の構成を示す回路図である。
【発明を実施するための形態】
【００４３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００４４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４５】
図４は、実施の形態に係る制御回路２を備える発光装置１００を示す回路図である。発光装置１００は、発光素子１０２と、ＤＣ／ＤＣコンバータ１０４と、ホストプロセッサ１０６と、制御回路２と、を備える。
【００４６】
以下、図４の発光装置１００の構成のうち、図１の発光装置１００ｒと共通する部分については説明を省略し、相違点を重点的に説明する。本実施の形態に係る発光装置１００は、出力電圧保持機能を有する。
【００４７】
ＤＣ／ＤＣコンバータ１０４は、入力ライン１１０に入力された入力電圧ＶＩＮを昇圧して、出力ライン１１２に接続された発光素子１０２の一端（アノード）に駆動電圧ＶＯＵＴを供給する。ＤＣ／ＤＣコンバータ１０４の回路トポロジーは特に限定されず、公知の技術を用いればよい。
【００４８】
スイッチングトランジスタＭ１と接地ライン１１４の間には、コイル電流ＩＬ１を検出するための第２抵抗Ｒ２が設けられる。第２抵抗Ｒ２には、スイッチングトランジスタＭ１がオン期間中に、コイル電流ＩＬ１に比例した電圧降下（第３検出電圧）ＶＲ２が生ずる。制御回路２の電流検出端子（ＣＳ端子という）には、第３検出電圧ＶＲ２が入力される。制御回路２は、第３検出電圧ＶＲ２にもとづいて、過電流保護を行ってもよい。本実施の形態において、制御回路２は、電流モードの変調器を含み、第３検出電圧ＶＲ２を、ゲートパルスＧＡＴＥのデューティ比に反映させる。
【００４９】
制御回路２は、第１誤差増幅器１０、第２誤差増幅器１６、オシレータ２０、第１パルス変調器３０、ゲートドライバ４０、調光用ドライバ５０、第２パルス変調器６０、マスク回路７０を備える。制御回路２は、ひとつの半導体基板上に一体集積化された機能ＩＣである。なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。またスイッチングトランジスタＭ１は制御回路２に内蔵されてもよい。
【００５０】
制御回路２は、スイッチングトランジスタＭ１のオン、オフの時間比率（デューティ比）を制御することにより、駆動電圧ＶＯＵＴのレベルを調節するとともに、発光素子１０２に流れる駆動電流ＩＬＥＤを制御する。
【００５１】
調光用ドライバ５０は、調光パルスＰＷＭにもとづいて、調光用スイッチＭ２をスイッチングすることにより、駆動電流ＩＬＥＤをスイッチングする。具体的には、調光パルスＰＷＭがハイレベル（オンレベル）のとき、調光用スイッチＭ２がオンし、駆動電流ＩＬＥＤがオンすなわち点灯期間となり、調光パルスＰＷＭがローレベル（オフレベル）のとき、調光用スイッチＭ２がオフし、駆動電流ＩＬＥＤがオフすなわち消灯期間となる。
【００５２】
オシレータ２０は、所定の周波数の周期信号ＳＯＳＣを生成する。オシレータ２０はフリーランしており、外部からの調光パルスＰＷＭとは非同期である。
【００５３】
第１誤差増幅器１０および第１パルス変調器３０は、点灯期間において有効となる第１のフィードバックループを形成する。
【００５４】
具体的には、第１パルス変調器３０には、発光装置１００のひとつのノード、具体的には第１抵抗Ｒ１の一端に生ずる第１検出電圧ＶＲ１がフィードバックされている。第１パルス変調器３０は、点灯期間において、第１ゲートパルスＳＰＷＭ１を生成する。この第１ゲートパルスＳＰＷＭ１は、周期信号ＳＯＳＣと同期しており、かつ、そのデューティ比は、第１検出電圧ＶＲ１がその目標値である第１基準電圧ＶＲＥＦ１に近づくように調節される。
【００５５】
第１パルス変調器３０の前段には、第１誤差増幅器１０が設けられる。第１誤差増幅器１０は、第１検出電圧ＶＲ１と第１基準電圧ＶＲＥＦ１との誤差を増幅し、第１フィードバック信号ＶＦＢ１を生成する。たとえば第１誤差増幅器１０は、ｇｍ（トランスコンダクタンス）アンプ１２および位相補償回路１４を含む。ｇｍアンプ１２の出力端子は、フィードバック端子（ＦＢ端子）と接続される。位相補償回路１４は、ＦＢ端子に接続された抵抗ＲＦＢおよびキャパシタＣＦＢを含む。第１パルス変調器３０は、第１フィードバック信号ＶＦＢ１を、第１ゲートパルスＳＰＷＭ１のデューティ比に反映させる。
【００５６】
マスク回路７０は、消灯期間から点灯期間に遷移した後の、初出の第１ゲートパルスＳＰＷＭ１をマスク（除去）する。
【００５７】
ゲートドライバ４０は、点灯期間において、マスク後の第１ゲートパルスＳＰＷＭ１’に応じたゲートパルスＧＡＴＥを生成し、スイッチングトランジスタＭ１をスイッチングする。
【００５８】
第２誤差増幅器１６および第２パルス変調器６０は、消灯期間において有効となる第２のフィードバックループを形成する。
【００５９】
第２パルス変調器６０は、消灯期間において、出力ライン１１２に生ずる駆動電圧ＶＯＵＴに応じた第２検出電圧ＶＯＵＴ’がその目標値である第２基準電圧ＶＲＥＦ２に近づくようにデューティ比が調節される第２ゲートパルスＳＰＷＭ２を生成する。第２パルス変調器６０も第１パルス変調器３０と同様に、周期信号ＳＯＳＣと同期してもよい。
【００６０】
第２誤差増幅器１６は、第２パルス変調器６０の前段に設けられる。第２誤差増幅器１６は、第２検出電圧ＶＯＵＴ’と第２基準電圧ＶＲＥＦ２との誤差を増幅し、第２フィードバック信号ＶＦＢ２を生成する。第２パルス変調器６０は、第２フィードバック信号ＶＦＢ２を、第２ゲートパルスＳＰＷＭ２のデューティ比に反映させる。
【００６１】
マスク回路７０は、点灯期間から消灯期間に遷移した後の、初出の第２ゲートパルスＳＰＷＭ２をマスク（除去）する。
【００６２】
ゲートドライバ４０は、消灯期間において、マスク後の第２ゲートパルスＳＰＷＭ２’に応じたゲートパルスＧＡＴＥを生成し、スイッチングトランジスタＭ１をスイッチングする。
【００６３】
第１パルス変調器３０および第２パルス変調器６０の構成は特に限定されず、公知の変調方式、回路構成を用いることができる。また第１パルス変調器３０と第２パルス変調器６０は、同じ変調方式、同じ回路構成を有してもよいし、それらは異なってもよい。第１パルス変調器３０と第２パルス変調器６０が同じ回路構成を有する場合、それらを構成する回路素子の一部あるいは全部を共有し、セレクタで切りかえて使用するようにしてもよい。
【００６４】
以上が発光装置１００の基本構成である。続いて、制御回路２の具体的な構成を説明する。
【００６５】
図５は、第１パルス変調器３０およびマスク回路７０の構成例を示す回路図である。
第１パルス変調器３０は、周期信号ＳＯＳＣがアサートされると第１ゲートパルスＳＰＷＭ１をオンレベルとし、第１フィードバック信号ＶＦＢ１に応じたタイミング、言い換えれば、第１検出電圧ＶＲ１とその目標値ＶＲＥＦ１の誤差に応じたタイミングで、第１ゲートパルスＳＰＷＭ１をオフレベルとするよう構成される。
【００６６】
第１パルス変調器３０は、第１フィードバック信号ＶＦＢ１に応じたタイミングでアサート（たとえばハイレベル）されるオフ信号ＳＯＦＦを生成するデューティコントローラ３２と、ＲＳ型フリップフロップ３４を含む。フリップフロップ３４のセット端子には、周期信号ＳＯＳＣであるオン信号ＳＯＮが入力され、そのリセット端子には、オフ信号ＳＯＦＦが入力される。フリップフロップ３４の出力である第１ゲートパルスＳＰＷＭ１は、オン信号ＳＯＮがアサートされるとハイレベルに、オフ信号ＳＯＦＦがアサートされるとローレベルに遷移する。
【００６７】
たとえば第１パルス変調器３０は、いわゆるピーク電流モードの変調器であり、デューティコントローラ３２には、第１検出電圧ＶＲ１に応じた第１フィードバック信号ＶＦＢ１に加えて、コイル電流ＩＬ１に応じた第３検出電圧ＶＲ２が入力される。
【００６８】
ピーク電流モードのデューティコントローラ３２は、第１フィードバック信号ＶＦＢ１に加えて、コイル電流ＩＬ１に応じた第３検出電圧ＶＲ２を、オフ信号ＳＯＦＦがアサートされるタイミングに反映させる。たとえばデューティコントローラ３２は、第３検出電圧ＶＲ２を第１フィードバック信号ＶＦＢ１と比較するコンパレータを含み、第３検出電圧ＶＲ２が第１フィードバック信号ＶＦＢ１に到達すると、オフ信号ＳＯＦＦをアサートしてもよい。
【００６９】
第１パルス変調器３０と同様に、第２パルス変調器６０は、周期信号ＳＯＳＣがアサートされると第２ゲートパルスＳＰＷＭ２をオンレベルとし、第２検出電圧ＶＯＵＴ’とその目標値ＶＲＥＦ２の誤差に応じたタイミング、言い換えれば、第２フィードバック信号ＶＦＢ２に応じたタイミングで、第２ゲートパルスＳＰＷＭ２をオフレベルとする。
【００７０】
マスク回路７０は、マスク信号生成部７２および論理ゲート７４、７６を含む。マスク信号生成部７２は、調光パルスＰＷＭがオンレベル（ハイレベル）に遷移してから、次に周期信号ＳＯＳＣがアサートされるまでの期間（第１マスク期間ＴＭＡＳＫ１）、マスク信号ＭＡＳＫをアサート（ハイレベル）する。
【００７１】
第１論理ゲート７４は、マスク信号ＭＡＳＫを用いて第１ゲートパルスＳＰＷＭ１をマスクする。具体的には第１論理ゲート７４は、マスク信号ＭＡＳＫがハイレベルの第１マスク期間ＴＭＡＳＫ１の間、第１ゲートパルスＳＰＷＭ１をローレベルに固定する。たとえば第１論理ゲート７４は、マスク信号ＭＡＳＫの反転信号と第１ゲートパルスＳＰＷＭ１の論理積を生成するＡＮＤゲートであってもよい。
【００７２】
また、マスク信号生成部７２は、調光パルスＰＷＭがオフレベルに遷移してから、次に周期信号ＳＯＳＣがアサートされるまでの期間（第２マスク期間ＴＭＡＳＫ２）、マスク信号ＭＡＳＫをアサートする。
【００７３】
第２論理ゲート７６は、マスク信号ＭＡＳＫを用いて第２ゲートパルスＳＰＷＭ２をマスクする。具体的には第２論理ゲート７６は、マスク信号ＭＡＳＫがハイレベルの第２マスク期間ＴＭＡＳＫ２の間、第２ゲートパルスＳＰＷＭ２をローレベルに固定する。たとえば第２論理ゲート７６は、マスク信号ＭＡＳＫの反転信号と第２ゲートパルスＳＰＷＭ２の論理積を生成するＡＮＤゲートであってもよい。
【００７４】
マスク信号生成部７２は、遅延回路８０、第１マスク信号生成部８２、第２マスク信号生成部８４、ＯＲゲート８６を含む。
【００７５】
遅延回路８０は、調光パルスＰＷＭのポジティブエッジを、その直後の周期信号ＳＯＳＣのポジティブエッジまで遅延させ、さらに調光パルスＰＷＭのネガティブエッジを、その直後の周期信号ＳＯＳＣのポジティブエッジまで遅延させる。たとえば遅延回路８０は、入力端子（Ｄ）に調光パルスＰＷＭが入力され、そのクロック端子に、周期信号ＳＯＳＣが入力されたフリップフロップで構成できる。
【００７６】
第１マスク信号生成部８２は、第１マスク期間ＴＭＡＳＫ１の間、アサートされる第１マスク信号ＭＡＳＫ１を生成する。具体的には、第１マスク信号生成部８２は、調光パルスＰＷＭがハイレベル、遅延回路８０の出力信号ＰＷＭ’がローレベルの期間、第１マスク信号ＭＡＳＫ１をアサート（ハイレベル）する。たとえば第１マスク信号生成部８２は、遅延回路８０の出力ＰＷＭ’を反転するインバータ８８と、インバータ８８の出力と調光パルスＰＷＭの論理積を生成するＡＮＤゲート９０を含む。
【００７７】
第２マスク信号生成部８４は、第２マスク期間ＴＭＡＳＫ２の間、アサートされる第２マスク信号ＭＡＳＫ２を生成する。具体的には、第２マスク信号生成部８４は、調光パルスＰＷＭがローレベル、遅延回路８０の出力信号ＰＷＭ’がハイレベルの期間、第２マスク信号ＭＡＳＫ２をアサート（ハイレベル）する。たとえば第２マスク信号生成部８４は、調光パルスＰＷＭを反転するインバータ９２と、インバータ９２の出力と、遅延回路８０の出力ＰＷＭ’の論理積を生成するＡＮＤゲート９４を含む。
【００７８】
ＯＲゲート８６は、第１マスク信号生成部８２と第２マスク信号生成部８４の出力ＭＡＳＫ１、ＭＡＳＫ２の論理和をとり、マスク信号ＭＡＳＫを生成する。
【００７９】
第１マスク信号生成部８２、第２マスク信号生成部８４、およびＯＲゲート８６により生成されるマスク信号ＭＡＳＫは、調光パルスＰＷＭと遅延回路８０の出力ＰＷＭ’の論理レベルが等しいときにローレベル、異なるときにハイレベルとなる。つまり、第１マスク信号生成部８２、第２マスク信号生成部８４およびＯＲゲート８６は、ＸＯＲ（排他的論理和）ゲートと把握することができる。また、第１マスク信号生成部８２、第２マスク信号生成部８４およびＯＲゲート８６に加えて、論理ゲート７４、論理ゲート７６それぞれの入力段の論理反転（インバータ）を、ＸＯＮＲ（否定排他的論理和）ゲートに置換してもよい。
【００８０】
なお、第１論理ゲート７４は、第１マスク信号ＭＡＳＫ１を用いて第１ゲートパルスＳＰＷＭ１をマスクしてもよい。また第２論理ゲート７６は、第２マスク信号ＭＡＳＫ２を用いて第２ゲートパルスＳＰＷＭ２をマスクしてもよい。
【００８１】
図６は、マスク回路７０の動作を説明するタイムチャートである。
【００８２】
以上が制御回路２の具体的な構成である。続いてその動作を説明する。
図７は、図４の発光装置１００の動作を示すタイムチャートである。時刻ｔ０に、調光パルスＰＷＭがオフレベルからオンレベルに遷移する。このときのフィードバックループが切りかわり、第２ゲートパルスＳＰＷＭ２から第１ゲートパルスＳＰＷＭ１に切りかわる。フィードバックループの切りかえは不連続に行われるため、第２ゲートパルスＳＰＷＭ２から第１ゲートパルスＳＰＷＭ１への切りかわりに際して、短いオフ時間ＴＯＦＦ１が発生する。
【００８３】
一方、マスク信号ＭＡＳＫは、調光パルスＰＷＭがオンレベルに遷移してから第１マスク期間ＴＭＡＳＫ１の間アサートされる。したがって第１ゲートパルスＳＰＷＭ１の先頭のパルスＰ１は、マスク回路７０によって除去されるため、スイッチングトランジスタＭ１のゲートに入力されるゲートパルスＧＡＴＥにはパルスＰ１は含まれない。その結果、短いオフ時間ＴＯＦＦ１も除去され、調光パルスＰＷＭがオンレベルに遷移した直後に、逆起電力によってスイッチング電圧ＶＬＸが大きくスイングするのを防止できる。
【００８４】
時刻ｔ１に、調光パルスＰＷＭがオンレベルからオフレベルに遷移する。このときのフィードバックループが切りかわり、第１ゲートパルスＳＰＷＭ１から第２ゲートパルスＳＰＷＭ２に切りかわる。フィードバックループの切りかえは不連続に行われるため、第１ゲートパルスＳＰＷＭ１から第２ゲートパルスＳＰＷＭ２への切りかわりに際して、短いオフ時間ＴＯＦＦ２が発生する。
【００８５】
マスク信号ＭＡＳＫは、調光パルスＰＷＭがオフレベルに遷移してから第２マスク期間ＴＭＡＳＫ２の間アサートされる。したがって第２ゲートパルスＳＰＷＭ２の先頭のパルスＰ２は、マスク回路７０によって除去されるため、スイッチングトランジスタＭ１のゲートに入力されるゲートパルスＧＡＴＥにはパルスＰ２は含まれない。その結果、短いオフ時間ＴＯＦＦ２も除去され、調光パルスＰＷＭがオフレベルに遷移した直後に、逆起電力によってスイッチング電圧ＶＬＸが大きくスイングするのを防止できる。
【００８６】
さらに、逆起電力ＶＬＸの振幅を抑制した結果、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１に必要な耐圧を下げることができるため、それらの素子を、小型化、低コスト化することができる。
【００８７】
出力電圧保持機能を有しない発光装置の場合、パルスＰ１を除去することで、調光パルスＰＷＭのデューティ比が小さいときに、駆動電圧ＶＯＵＴの低下が顕著となり、調光パルスＰＷＭのデューティ比に対する、発光素子１０２の実効的な輝度のリニアリティが悪化し、あるいはコントラスト比（最小輝度に対する最大輝度の比率）が低下するという問題が生じうる。これに対して、出力保持機能を有する発光装置では、パルスＰ１を除去したとしても、消灯期間において出力電圧ＶＯＵＴのレベルがフィードバックによって維持されるため、リニアリティやコントラスト比の低下も無視しうる。
【００８８】
続いて、発光装置１００の用途を説明する。図８は、図４の発光装置１００を備える電子機器５００の例を示す図である。電子機器５００はたとえば液晶ディスプレイ装置、テレビ受像器、カーナビ用ディスプレイ、あるいは液晶パネルを有する携帯電話端末、タブレットＰＣ、オーディオプレイヤなどである。
【００８９】
電子機器５００は、ＬＣＤ（Liquid Crystal Display）パネル５０２を備える。発光装置１００の発光素子１０２は、ＬＣＤパネル５０２の背面にバックライトとして設けられる。電子機器５００の筐体内には、図示しないＤＣ／ＤＣコンバータ１０４やホストプロセッサ１０６が内蔵される。バックライトは、直下型であってもよいし、エッジライト型であってもよい。
【００９０】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００９１】
（第１の変形例）
図９は、第１の変形例に係る発光装置１００ａの構成を示す回路図である。発光装置１００ａは、単一あるいは複数Ｎ個のチャンネルの発光素子１０２＿１〜１０２＿Ｎを備える。
【００９２】
発光装置１００ａは、図４の調光用スイッチＭ２および第１抵抗Ｒ１に代えて、複数チャンネルに対応して設けられた複数の電流ドライバ２２＿１〜２２＿Ｎを備える。複数の発光素子１０２＿１〜１０２＿Ｎのカソードは、制御回路２ａのＬＥＤ端子ＬＥＤ１〜ＬＥＤＮと接続される。第ｉチャンネル（１≦ｉ≦Ｎ）の電流ドライバ２２＿ｉは、対応する発光素子１０２＿ｉのカソードに接続され、駆動電流ＩＬＥＤｉを生成するオン状態と、駆動電流ＩＬＥＤｉを遮断するオフ状態が切りかえ可能に構成される。
【００９３】
調光用ドライバ５０は、調光パルスＰＷＭにもとづいて、複数の電流ドライバ２２＿１〜２２＿Ｎそれぞれのオン状態とオフ状態をスイッチングする。
【００９４】
第１誤差増幅器１０は、電流ドライバ２２の電圧降下に応じた第１検出電圧（カソード電圧）ＶＬＥＤと、その目標値に応じて定められた第１基準電圧ＶＲＥＦ１との誤差を増幅し、第１フィードバック信号ＶＦＢ１を生成する。マルチチャンネルの発光装置の場合、第１誤差増幅器１０は、複数の第１検出電圧ＶＬＥＤ１〜ＶＬＥＤＮのうち最も低い電圧と、第１基準電圧ＶＲＥＦ１の誤差を増幅する。
【００９５】
その他の構成は図４の発光装置１００と同様である。
【００９６】
この変形例によっても、図４の発光装置１００と同様の効果を得ることができる。
【００９７】
（変形例２）
実施の形態では、出力電圧保持機能を有する発光装置１００において、点灯期間に遷移した直後と、消灯期間に遷移した直後の両方において、初出のパルスＰ１、Ｐ２を除去する場合を説明したが、本発明はそれには限定されない。たとえばマスク信号ＭＡＳＫを、第１マスク期間ＴＭＡＳＫ１の間だけアサートし、点灯期間に遷移した直後の初出のパルスＰ１のみを除去してもよい。この場合、図５の第２マスク信号生成部８４およびＯＲゲート８６を省略できる。
反対に、マスク信号ＭＡＳＫを、第２マスク期間ＴＭＡＳＫ２の間だけアサートし、消灯期間に遷移した直後の初出のパルスＰ２のみを除去してもよく、この場合、図５の第１マスク信号生成部８２およびＯＲゲート８６を省略できる。
【００９８】
（変形例３）
実施の形態では、発光装置１００が出力電圧保持機能を有する場合を説明したが、本発明はそれには限定されず、消灯期間においてスイッチングトランジスタＭ１のスイッチングを停止してもよい。この場合、マスク信号ＭＡＳＫを、第１マスク期間ＴＭＡＳＫ１の間だけアサートし、点灯期間に遷移した直後の初出のパルスＰ１のみを除去してもよい。この場合、図５の第２マスク信号生成部８４およびＯＲゲート８６を省略できる。
【００９９】
（変形例４）
上述のように、第１パルス変調器３０および第２パルス変調器６０の方式、構成は特に限定されない。たとえばそれらの少なくとも一方は電圧モードの変調器であってもよい。この場合、周期信号ＳＯＳＣは、三角波またはのこぎり波であってもよい。第１パルス変調器３０（第２パルス変調器６０）は、第１フィードバック信号ＶＦＢ１（第２フィードバック信号ＶＦＢ２）と周期信号ＳＯＳＣを比較することにより、第１ゲートパルスＳＰＷＭ１（第２ゲートパルスＳＰＷＭ２）を生成するコンパレータ（不図示）を含んでもよい。そのほか、第１パルス変調器３０および第２パルス変調器６０の少なくとも一方は、平均電流モードの変調器であってもよい。
【０１００】
（第５の変形例）
初出のパルスを除去するための方法も、実施の形態のそれには限定されない。すなわち、当業者には、マスク信号の生成方法には、さまざまな変形例が存在しうることが理解され、これらの変形例も本発明の範囲に含まれる。
【０１０１】
（第６の変形例）
実施の形態では、発光装置１００の用途として液晶パネルのバックライトを説明したが、本発明はそれには限定されない。たとえば発光装置１００は、照明機器などにも利用可能である。
【０１０２】
（第７の変形例）
実施の形態ではインダクタＬ１を用いた非絶縁型のＤＣ／ＤＣコンバータを説明したが、本発明はトランスを用いた絶縁型のＤＣ／ＤＣコンバータにも適用可能である。
【０１０３】
（第８の変形例）
また、本実施の形態で説明した各信号の、ハイレベル、ローレベルの設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【０１０４】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０５】
５００…電子機器、１００…発光装置、１０２…発光素子、１０４…ＤＣ／ＤＣコンバータ、１０６…ホストプロセッサ、２…制御回路、９…ホストプロセッサ、Ｇ１…第１パルス信号、Ｇ２…第２パルス信号、１００…制御ＩＣ、１０２…出力回路、１１０…入力ライン、１１２…出力ライン、１０…第１誤差増幅器、１２…ｇｍアンプ、１４…位相補償回路、１６…第２誤差増幅器、２０…オシレータ、２２…電流ドライバ、３０…第１パルス変調器、３２…デューティコントローラ、３４…フリップフロップ、４０…ゲートドライバ、４２…ＡＮＤゲート、４４…メインドライバ、５０…調光用ドライバ、６０…第２パルス変調器、７０…マスク回路、７２…マスク信号生成部、７４，７６…論理ゲート、８０…フリップフロップ、８２…第１マスク信号生成部、８４…第２マスク信号生成部、８６…ＯＲゲート、８８…インバータ、９０…ＡＮＤゲート、９２…インバータ、９４…ＡＮＤゲート、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｍ２…調光用スイッチ。
【図１】
2014230296.tif 000003
【図２】
2014230296.tif 000004
【図３】
2014230296.tif 000005
【図４】
2014230296.tif 000006
【図５】
2014230296.tif 000007
【図６】
2014230296.tif 000008
【図７】
2014230296.tif 000009
【図８】
2014230296.tif 000010
【図９】
2014230296.tif 000011