(57)【要約】【課題】２接点方式のデータ通信システムにおいて、小型で安価な構成を維持したまま、データキャリア駆動装置とデータキャリア装置との間で安定したデータ通信を実現する技術を提供する。【解決手段】本発明のデータ通信システムにおいて、電源電圧を生成するために整流平滑回路を用いてデータキャリア装置と通信するデータキャリア駆動装置は、データキャリア装置に提供するクロック信号（パルス電圧）の各パルスのパルス幅を制御する。データキャリア駆動装置は、整流平滑回路の充電動作に起因して、当該データキャリア駆動装置が生成するパルス電圧に生じるレベルの低下を抑えるために、当該パルス電圧の各パルスの時間幅を設定する。具体的には、データキャリア駆動装置は、パルス電圧の各パルスの時間幅を、１周期において当該パルス電圧がハイレベル電圧となる期間がローレベル電圧となる期間以上の長さとなるように設定する。【選択図】図１
2014121015.tif 000002
【特許請求の範囲】
【請求項１】
データキャリア駆動装置とデータキャリア装置とを備え、前記データキャリア駆動装置と前記データキャリア装置とが第１及び第２の接点を介してデータ通信を行うデータ通信システムであって、
前記データキャリア装置は、
前記第１の接点と前記第２の接点との間に直列に接続された整流素子及び容量素子を含み、前記第１の接点を介して前記データキャリア駆動装置から入力されたパルス電圧を整流及び平滑化して出力する整流平滑回路と、
前記データキャリア駆動装置から入力され、前記整流平滑回路に印加されている前記パルス電圧を検出するパルス検出部と、
前記整流平滑回路に接続され、当該整流平滑回路から出力される電圧を電源電圧として動作する第１の制御部であって、前記パルス検出部によって検出された前記パルス電圧のパルス幅に基づいて、前記データキャリア駆動装置からの送信データを特定する、前記第１の制御部と
を備え、
前記データキャリア駆動装置は、
前記第１の接点を介して前記データキャリア駆動装置から前記データキャリア装置に流れる電流を、前記データキャリア装置からの送信データに対応する出力電流として検出するための電流検出素子と、
前記第２の接点を介して前記データキャリア装置に出力される電圧を基準電圧として、ハイレベル電圧とローレベル電圧とを周期的に繰り返すパルス電圧を生成し、前記電流検出素子と前記第１の接点とを介して前記データキャリア装置に出力するパルス生成回路と、
前記データキャリア装置へのデータの送信のために、前記パルス生成回路によって生成されるパルス電圧の１周期ごとのパルス幅を送信データに応じて制御する第２の制御部とを備え、
前記第２の制御部は、
前記データキャリア装置に第１のデータを送信する場合には、前記パルス幅を、前記１周期において、前記ハイレベル電圧の期間が前記ローレベル電圧の期間以上の長さになる前記第１のパルス幅に設定し、
前記データキャリア装置に第２のデータを送信する場合には、前記パルス幅を、前記１周期において、前記第１のパルス幅よりも長い第２のパルス幅に設定する
ことを特徴とするデータ通信システム。
【請求項２】
前記データキャリア装置は、
前記第１の接点と前記第２の接点との間に前記整流平滑回路と並列に接続された、電流負荷と、
前記第１の接点と前記第２の接点との間に、前記整流平滑回路と並列に接続され、かつ、前記電流負荷と直列に接続されており、導通状態と非導通状態との間で切替可能なスイッチング素子と
を更に備え、
前記第１の制御部は、
前記データキャリア駆動装置への送信データに応じて、前記スイッチング素子の状態を前記導通状態と前記非導通状態との間で切り替えることによって、前記データキャリア駆動装置から前記電流検出素子と前記第１の接点とを介して前記データキャリア装置に流れる電流を、前記整流平滑回路に流れる消費電流と、前記電流負荷に流れる変調電流を前記消費電流に加えた電流との間で切り替え、
前記第２の制御部は、
前記スイッチング素子による切り替えに応じて変化する、前記電流検出素子に流れる電流の検出結果に基づいて、前記データキャリア装置からの送信データを特定する
ことを特徴とする請求項１に記載のデータ通信システム。
【請求項３】
前記第１の制御部は、
前記データキャリア駆動装置に第１のデータを送信する場合には、前記パルス検出部によって検出される前記パルス電圧が前記ハイレベル電圧の期間内に前記スイッチング素子を前記導通状態とし、
前記データキャリア駆動装置に第２のデータを送信する場合には、前記パルス検出部によって検出される前記パルス電圧が前記ハイレベル電圧の期間内に前記スイッチング素子を前記非導通状態し、
前記第２の制御部は、
前記データキャリア装置からデータが送信される際には、前記パルス生成回路によって生成されるパルス電圧の１周期ごとのパルス幅を、前記第２のパルス幅よりも長い第３のパルス幅に設定する
ことを特徴とする請求項２に記載のデータ通信システム。
【請求項４】
前記第１の制御部は、
前記データキャリア駆動装置にデータを送信する場合、前記パルス検出部によって検出されるパルス電圧が、前記ローレベル電圧の期間と、当該ローレベル電圧の期間に続く前記ハイレベル電圧の期間とを、各データを送信するための送信周期として設定し、
前記データキャリア駆動装置に第１のデータを送信する場合には、前記送信周期において前記スイッチング素子を前記非導通状態とし、
前記データキャリア駆動装置に第２のデータを送信する場合には、前記ローレベル電圧の期間内に前記スイッチング素子を前記非導通状態から前記導通状態に切り替えるとともに、前記ハイレベル電圧の期間内に前記スイッチング素子を前記導通状態から前記非導通状態に切り替え、
前記第２の制御部は、
前記パルス生成回路によって生成されるパルス電圧が前記ローレベルの期間における、前記電流検出素子に流れる電流の検出結果に基づいて、前記データキャリア装置からの送信データを特定する
ことを特徴とする請求項２に記載のデータ通信システム。
【請求項５】
前記第２の制御部は、
前記データキャリア装置からデータが送信される際には、前記パルス生成回路によって生成されるパルス電圧の１周期ごとのパルス幅を、前記第１のパルス幅に設定する
ことを特徴とする請求項４に記載のデータ通信システム。
【請求項６】
データキャリア装置と第１及び第２の接点を介してデータ通信を行うデータキャリア駆動装置であって、
前記第１の接点を介して前記データキャリア駆動装置から前記データキャリア装置に流れる電流を、前記データキャリア装置からの送信データに対応する出力電流として検出するための電流検出素子と、
前記第２の接点を介して前記データキャリア装置に出力される電圧を基準電圧として、ハイレベル電圧とローレベル電圧とを周期的に繰り返すパルス電圧を生成し、前記電流検出素子と前記第１の接点とを介して前記データキャリア装置に出力するパルス生成回路と、
前記データキャリア装置へのデータの送信のために、前記パルス生成回路によって生成されるパルス電圧の１周期ごとのパルス幅を送信データに応じて制御する第２の制御部とを備え、
前記第２の制御部は、
前記データキャリア装置に第１のデータを送信する場合には、前記パルス幅を、前記１周期において、前記ハイレベル電圧の期間が前記ローレベル電圧の期間以上の長さになる前記第１のパルス幅に設定し、
前記データキャリア装置に第２のデータを送信する場合には、前記パルス幅を、前記１周期において、前記第１のパルス幅よりも長い第２のパルス幅に設定する
ことを特徴とするデータキャリア駆動装置。
【請求項７】
データキャリア駆動装置と第１及び第２の接点を介してデータ通信を行うデータキャリア装置であって、
前記第１の接点と前記第２の接点との間に直列に接続された整流素子及び容量素子を含み、前記第１の接点を介して前記データキャリア駆動装置から入力された、ハイレベル電圧とローレベル電圧とを周期的に繰り返すパルス電圧を整流及び平滑化して出力する整流平滑回路と、
前記データキャリア駆動装置から入力され、前記整流平滑回路に印加されている前記パルス電圧を検出するパルス検出部と、
前記整流平滑回路に接続され、当該整流平滑回路から出力される電圧を電源電圧として動作する第１の制御部であって、前記パルス検出部によって検出された前記パルス電圧のパルス幅に基づいて、前記データキャリア駆動装置からの送信データを特定する、前記第１の制御部と、
前記第１の接点と前記第２の接点との間に前記整流平滑回路と並列に接続された、電流負荷と、
前記第１の接点と前記第２の接点との間に、前記整流平滑回路と並列に接続され、かつ、前記電流負荷と直列に接続されており、導通状態と非導通状態との間で切替可能なスイッチング素子と
を備え、
前記第１の制御部は、
前記データキャリア駆動装置にデータを送信する場合、前記パルス検出部によって検出されるパルス電圧が、前記ローレベル電圧の期間と、当該ローレベル電圧の期間に続く前記ハイレベル電圧の期間とを、各データを送信するための送信周期として設定し、
前記データキャリア駆動装置に第１のデータを送信する場合には、前記送信周期において前記スイッチング素子を前記非導通状態とし、
前記データキャリア駆動装置に第２のデータを送信する場合には、前記ローレベル電圧の期間内に前記スイッチング素子を前記非導通状態から前記導通状態に切り替えるとともに、前記ハイレベル電圧の期間内に前記スイッチング素子を前記導通状態から前記非導通状態に切り替える
ことを特徴とするデータキャリア装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データキャリア駆動装置とデータキャリア装置とを備えるデータ通信システムに関するものであり、特に、データキャリア駆動装置とデータキャリア装置との間のデータ通信に関するものである。
【背景技術】
【０００２】
特許文献１には、データキャリア駆動装置とデータキャリア装置とがデータ通信を行うシステムにおいて、システムを小型化する目的で、２個の接点で双方向のデータ通信を可能にする構成例が記載されている。特許文献１に示すようなデータ通信システムにおいて、データキャリア装置の汎用性を更に高めるためには、データキャリア装置内の回路に、汎用マイクロコンピュータ（マイコン）や高機能なメモリチップを用いることが考えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３９３３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上述のような従来技術には以下のような問題がある。マイコンや高機能なメモリチップをデータキャリア装置の回路に用いる場合、当該回路をディスクリート部品で構成することになり、小型のデータキャリア装置を実現するためには、部品配置用のスペースに制約が生じうる。このため、データキャリア装置のサイズの増大を避けるために、データキャリア装置内の電圧生成回路として、少ない部品数で実装可能な整流平滑回路を使用することが考えられる。即ち、データキャリア駆動装置から提供されるクロックパルス信号を、データキャリア装置内の整流平滑回路で整流及び平滑化して得られる電圧を、マイコンやメモリチップの電源電圧として使用する。
【０００５】
整流平滑回路を電源電圧の生成回路としてデータキャリア装置に使用した場合、当該装置のサイズを小さいサイズに維持することが可能である。しかし、整流平滑回路に用いるコンデンサ（容量素子）の充電動作の際に、充電電流のピーク値が高くなると、データキャリア駆動装置からデータキャリア装置へ比較的大きな電流が流れうる。これにより、データキャリア駆動装置からデータキャリア装置へ提供するクロックパルス信号（パルス電圧）のレベルが一時的に低下して、データキャリア装置における当該クロックパルス信号の検出精度が低下しうる。その結果、データキャリア駆動装置とデータキャリア装置との間で、安定したデータ通信を行うことが難しくなる可能性がある。
【０００６】
本発明は、上述の問題に鑑みてなされたものである。本発明は、２接点方式のデータ通信システムにおいて、小型で安価な構成を維持したまま、データキャリア駆動装置とデータキャリア装置との間で安定したデータ通信を実現する技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、例えば、データ通信システムとして実現できる。本発明の一態様に係るデータ通信システムは、データキャリア駆動装置とデータキャリア装置とを備え、データキャリア駆動装置とデータキャリア装置とが第１及び第２の接点を介してデータ通信を行うデータ通信システムであって、データキャリア装置は、第１の接点と第２の接点との間に直列に接続された整流素子及び容量素子を含み、第１の接点を介してデータキャリア駆動装置から入力されたパルス電圧を整流及び平滑化して出力する整流平滑回路と、データキャリア駆動装置から入力され、整流平滑回路に印加されているパルス電圧を検出するパルス検出部と、整流平滑回路に接続され、当該整流平滑回路から出力される電圧を電源電圧として動作する第１の制御部であって、パルス検出部によって検出されたパルス電圧のパルス幅に基づいて、データキャリア駆動装置からの送信データを特定する、第１の制御部とを備え、データキャリア駆動装置は、第１の接点を介してデータキャリア駆動装置からデータキャリア装置に流れる電流を、データキャリア装置からの送信データに対応する出力電流として検出するための電流検出素子と、第２の接点を介してデータキャリア装置に出力される電圧を基準電圧として、ハイレベル電圧とローレベル電圧とを周期的に繰り返すパルス電圧を生成し、電流検出素子と第１の接点とを介してデータキャリア装置に出力するパルス生成回路と、データキャリア装置へのデータの送信のために、パルス生成回路によって生成されるパルス電圧の１周期ごとのパルス幅を送信データに応じて制御する第２の制御部とを備え、第２の制御部は、データキャリア装置に第１のデータを送信する場合には、パルス幅を、１周期において、ハイレベル電圧の期間がローレベル電圧の期間以上の長さになる第１のパルス幅に設定し、データキャリア装置に第２のデータを送信する場合には、パルス幅を、１周期において、第１のパルス幅よりも長い第２のパルス幅に設定することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、２接点方式のデータキャリア通信システムにおいて、小型で安価な構成を維持したまま、データキャリア駆動装置とデータキャリア装置との間で安定したデータ通信を実現する技術を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１及び第２の実施形態に係るデータ通信システム１００の構成を示す図。
【図２】本発明の第１の実施形態に係るデータ通信システム１００における各部の動作波形の一例を示す図。
【図３】本発明の第１の実施形態に係るデータ通信システム１００における各部の動作波形の一例を示す図。
【図４】比較例となるデータ通信システムの構成を示す図。
【図５】比較例となるデータ通信システムにおける各部の動作波形の一例を示す図。
【図６】アップリンクのデータリードに誤りが生じる場合の、データ通信システム１００における各部の動作波形の一例を示す図。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について図面を用いて説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものでなく、また実施形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。
【００１１】
［第１の実施形態］
以下では、図１、図２、及び図４乃至図６を参照して、本発明の第１の実施形態について説明する。なお、第１の実施形態及び後述する第２の実施形態についての理解を容易にするために、図４乃至図６を参照して、これらの実施形態に対する比較例について最初に説明する。
【００１２】
＜データ通信システムの比較例＞
図４は、本発明の実施形態に対する比較例となるデータ通信システムの構成を示す図である。図４に示すように、データ通信システムは、データキャリア駆動装置２とデータキャリア装置３とを備え、それらの装置は、システムの小型化のため、２個の接点のみを介して双方向のデータ通信が可能である。データキャリア装置３内の電気回路８は、半導体によってワンチップで形成されている。
【００１３】
データキャリア駆動装置２は、端子Ａ及び端子Ｂの２端子を有している。一方、データキャリア装置３は、データキャリア駆動装置２の端子Ａ及び端子Ｂにそれぞれ対応して、電極Ａ及び電極Ｂの２電極を有している。電極Ａと端子Ａ、電極Ｂと端子Ｂとがそれぞれ物理的に接触すると、データキャリア駆動装置２とデータキャリア装置３との間で２信号の通信線が確保され、それら２つの接点を介して、２つの装置間でデータ通信が可能になる。
【００１４】
データキャリア駆動装置２は、制御回路１内に、マスター制御部１３、パルス生成回路１４、及び電流検出回路１５を備えている。マスター制御部１３は、データキャリア装置３に送信するデータの生成と、データキャリア装置３との間のデータの送受信のためにパルス生成回路１４及び電流検出回路１５を制御する。データキャリア駆動装置２は、更に、データキャリア駆動装置２内に流れる出力電流Ｉ１を電圧に変換するための電流検出抵抗Ｒ１を備えている。電流検出回路１５は、電流検出抵抗Ｒ１によって変換された電圧に基づいて、出力電流Ｉ１を検出（データリード）する。マスター制御部１３は、電流検出回路１５による出力電流Ｉ１の検出結果に基づいて、データキャリア装置３からの送信データを特定する。
【００１５】
データキャリア駆動装置２は、パルス生成回路１４によって生成したパルス電圧ＶＡ及び基準電圧ＶＢを、端子Ａ及び端子Ｂを介して、データキャリア装置３の電極Ａ及び電極Ｂにそれぞれ入力（印加）する。ここで、図５は、図４に示すデータ通信システムにおける各部の動作波形を示す図である。図５（ａ）には、パルス電圧ＶＡ及び基準電圧ＶＢの波形を、図５（ｂ）には、出力電流Ｉ１の波形をそれぞれ示している。
【００１６】
パルス電圧ＶＡは、ある一定の周波数の、振幅がハイレベル（ＶＨ）及びローレベル（ＶＬ）の２値をとる周期的なパルス列から成る。また、図５（ａ）に示すように、データキャリア装置３の電極Ａには、ある一定の周波数で、ハイレベル及びローレベルの振幅ＶＨ及びＶＬの２値を繰り返すパルス電圧ＶＡが入力される。一方、データキャリア装置３の電極Ｂには、グランド（ＧＮＤ）電位の電圧（＝０Ｖ）が基準電圧として入力される。  
【００１７】
（ダウンリンクのデータ通信）
以下では、データキャリア駆動装置２からデータキャリア装置３へのデータ送信を「ダウンリンク送信」と称する。データキャリア駆動装置２は、パルス電圧ＶＡのパルスのデューティ比を変化させることで、データ「１」及びデータ「０」をデータキャリア装置３に送信する。具体的には、データキャリア駆動装置２は、データ「１」を送信する場合、パルス電圧ＶＡを、ＶＨとＶＬとを繰り返すパルス電圧ＶＡの１周期に対する、電圧がＶＨとなる期間の割合であるデューティ比が約５０％のパルス（Ｄｕｔｙ１）とする。一方、データキャリア駆動装置２は、データ「０」を送信する場合、パルス電圧ＶＡを、Ｄｕｔｙ１よりもデューティ比が小さい（即ち、電圧がＶＨとなる期間がＤｕｔｙ１よりも短い）パルスとする。
【００１８】
データキャリア装置３内のＣＬＫ検出部４は、データキャリア駆動装置２から入力され、レギュレータ部５に印加されているパルス電圧ＶＡを検出する。具体的には、ＣＬＫ検出部４は、電極Ａを介して入力されたパルス電圧ＶＡの振幅成分の立ち上がりエッジまたは立ち下がりエッジを検出するとともに、各パルスのパルス幅を検出し、検出結果をスレーブ制御部６に伝達する。スレーブ制御部６は、伝達された検出結果に基づいて、通信同期とダウンリンクデータの検出とを行っている。
【００１９】
（アップリンクのデータ通信）
以下では、データキャリア装置３からデータキャリア駆動装置２へのデータ送信を「アップリンク送信」と称する。データキャリア装置３では、アップリンク送信の際にＣＬＫ検出部４、スレーブ制御部６及びメモリ部７を動作させるために、レギュレータ部５は、固定電圧Ｖregを生成し、それぞれに供給する。ＣＬＫ検出部４、スレーブ制御部６及びメモリ部７による消費電流Ｉ２は、レギュレータ部５によってほぼ平均化され、ほぼ一定値Ｉssとなる。したがって、出力電流Ｉ１は、図５（ｂ）に示すように、（トランジスタＱ１がオフの場合）一定値Ｉssとなる。
【００２０】
データキャリア装置３は、データキャリア駆動装置２へのアップリンク送信を行う場合、以下のように動作する。スレーブ制御部６は、送信するデータ（「１」または「０」）に基づいて、データキャリア駆動装置２によるデータリードのタイミングに合わせてトランジスタＱ１をオフまたはオンにする。
【００２１】
図５（ｂ）に示すように、データ「０」をアップリンクでデータキャリア駆動装置２に送信する場合、スレーブ制御部６は、パルス電圧ＶＡがＶＨとなる期間に、トランジスタＱ１をオンにする。これにより、トランジスタＱ１が導通状態となり、電極Ａと電極Ｂとが、抵抗Ｒ２を介して短絡され、変調電流Ｉmodが抵抗Ｒ２を流れる。その結果、データキャリア駆動装置２からデータキャリア装置３への出力電流Ｉ１は、消費電流Ｉ２（＝Ｉss）に変調電流Ｉmodを加えた電流（Ｉss＋Ｉmod）となる。
【００２２】
一方、データ「１」をアップリンクでデータキャリア駆動装置に送信する場合、スレーブ制御部６は、パルス電圧ＶＡがＶＨとなる期間に、トランジスタＱ１をオフにする。これにより、トランジスタＱ１が非導通状態となり、変調電流Ｉmodは抵抗Ｒ２を流れず、出力電流Ｉ１として、消費電流Ｉ２（＝Ｉss）のみが流れることになる。
【００２３】
このように、データキャリア装置３は、パルス電圧ＶＡがＶＨとなる期間に、送信データに応じてトランジスタＱ１をオンまたはオフにすることで、データキャリア駆動装置２の流れる出力電流Ｉ１を変化させる。データキャリア駆動装置２は、出力電流Ｉ１を電流検出抵抗Ｒ１によって電圧に変換し、当該電圧に基づいて出力電流Ｉ１を電流検出回路１５で検出（データリード）することで、データキャリア装置３からのアップリンクデータを受信する。
【００２４】
＜データ通信システム１００の構成＞
次に、図１を参照して、本発明の実施形態に係るデータ通信システム１００の構成について説明する。データ通信システム１００は、データキャリア駆動装置１０２とデータキャリア装置１０３とを備えている。図１に示すように、データキャリア駆動装置１０２及びデータキャリア装置１０３は、端子Ａと電極Ａとが接する第１の接点２００と、端子Ｂと電極Ｂとが接する第２の接点３００との２つの接点を介して、相互にデータ通信を行う。即ち、データ通信システム１００は、比較例に示すデータ通信システムと同様、２接点方式のデータキャリア通信システムである。
【００２５】
本実施形態に係るデータキャリア駆動装置１０２は、比較例（図４）のデータキャリア駆動装置２と基本的には同様の構成である。図４における制御回路１、電流検出抵抗Ｒ１、マスター制御部１３、パルス生成回路１４、及び電流検出回路１５は、図１における制御回路１０１、電流検出抵抗Ｒ１、マスター制御部１１３、パルス生成回路１１４、及び電流検出回路１１５にそれぞれ対応している。なお、電流検出抵抗Ｒ１及びマスター制御部１１３は、それぞれ電流検出素子及び第２の制御部の一例である。
【００２６】
データキャリア駆動装置１０２において、パルス生成回路１１４は、第２の接点３００を介してデータキャリア装置１０３に出力される電圧ＶＢを基準電圧として、パルス電圧ＶＡを生成する。パルス電圧ＶＡは、上述のように、ハイレベル電圧（ＶＨ）とローレベル電圧（ＶＬ）とを周期的に繰り返すパルス信号である。パルス生成回路１１４は、生成したパルス電圧ＶＡを、抵抗Ｒ１と第１の接点２００とを介してデータキャリア装置１０３に出力する。
【００２７】
データキャリア駆動装置１０２において、抵抗Ｒ１は、データキャリア駆動装置１０２からデータキャリア装置１０３に流れる電流を、データキャリア装置１０３からの送信データに対応する出力電流として検出するために使用される。電流検出回路１１５は、抵抗Ｒ１に流れる電流をモニタリングし、抵抗Ｒ１によって変換された電圧に基づいて出力電流Ｉ１を検出する。マスター制御部１１３は、電流検出回路１１５による出力電流の検出結果に基づいて、データキャリア装置１０３からの（アップリンクの）送信データを特定する。また、マスター制御部１１３は、データキャリア装置１０３へダウンリンクのデータを送信する場合には、パルス生成回路１１４によって生成されるパルス電圧ＶＡの１周期ごとのパルス幅を、送信対象のデータに応じて制御する。即ち、マスター制御部１１３は、「０」または「１」のデータ（第１のデータまたは第２のデータ）を送信する場合、それぞれのデータに対応付けられたパルス幅のパルスがパルス電圧ＶＡとして出力されるように、パルス生成回路１１４を制御する。
【００２８】
一方、本実施形態に係るデータキャリア装置１０３は、比較例（図４）のデータキャリア装置３のＣＬＫ検出部４、スレーブ制御部６、メモリ部７、抵抗Ｒ２及びトランジスタＱ１にそれぞれ対応する要素として、ＣＬＫ検出部１０４、マイクロコンピュータ（マイコン）１１１、メモリチップ１１２、抵抗Ｒ２及びトランジスタＱ１を備えている。ここで、ＣＬＫ検出部１０４及びマイコン１１１は、それぞれパルス検出部及び第１の制御部の一例である。また、抵抗Ｒ２及びトランジスタＱ１は、それぞれ電流負荷及びスイッチング素子の一例である。
【００２９】
図１に示すように、抵抗Ｒ２は、電極Ａ（第１の接点２００）と電極Ｂ（第２の接点３００）との間に、後述する整流平滑回路１２０と並列に接続されている。また、トランジスタＱ１は、電極Ａ（第１の接点２００）と電極Ｂ（第２の接点３００）との間に、整流平滑回路１２０と並列に接続され、かつ、抵抗Ｒ２と直列に接続されている。マイコン１１１は、トランジスタＱ１を、オンまたはオフの状態になるように制御することで、トランジスタＱ１を導通状態と非導通状態との間で切替可能である。
【００３０】
データキャリア装置１０３において、ＣＬＫ検出部１０４は、データキャリア駆動装置１０２から入力され、整流平滑回路１２０に印加されているパルス電圧ＶＡを検出する。ＣＬＫ検出部１０４は、パルス電圧ＶＡの検出結果をマイコン１１１に伝達する。マイコン１１１は、伝達された検出結果に基づいて、データキャリア駆動装置１０２とのデータ通信に関する同期処理を行う。また、マイコン１１１は、ＣＬＫ検出部１０４によって検出されたパルス電圧ＶＡのパルス幅に基づいて、データキャリア駆動装置１０２からの（ダウンリンクの）送信データを特定する。
【００３１】
マイコン１１１は、データキャリア駆動装置１０２へアップリンクのデータを送信する場合には、データキャリア駆動装置１０２によるデータリードのタイミングに合わせて、送信対象のデータに応じてトランジスタＱ１をオンまたはオフの状態にする。これにより、データキャリア駆動装置１０２の抵抗Ｒ１に流れる出力電流Ｉ１（即ち、データキャリア駆動装置１０２から抵抗Ｒ１と第１の接点２００とを介してデータキャリア装置１０３に流れる電流）を変化させることが可能である。具体的には、出力電流Ｉ１は、整流平滑回路１２０に流れる消費電流Ｉ２と、抵抗Ｒ２に流れる変調電流Ｉmodを消費電流Ｉ２に加えた電流との間で切り替わる。マイコン１１１は、「０」または「１」のデータ（第１のデータまたは第２のデータ）を送信する場合、トランジスタＱ１を、それぞれのデータに対応付けられた状態（オンまたはオフ）にする。
【００３２】
なお、「０」及び「１」のデータと、ダウンリンクにおけるパルス電圧ＶＡのパルス幅、またはアップリンクにおけるトランジスタＱ１の状態との対応付けは、以下の説明の場合とは反転してもよい。即ち、第１のデータ及び第２のデータはそれぞれ、「０」及び「１」に対応付けられていてもよいし、「１」及び「０」に対応付けられていてもよい。
【００３３】
図４に比較例として示したデータキャリア装置３内の電気回路８は、カスタマイズされたワンチップの半導体で形成されている。しかし、汎用性を考慮して、本実施形態のように、データキャリア装置内の電気回路に、汎用マイクロコンピュータ（マイコン）、及び高機能なメモリチップを用いる場合もある。この場合、データキャリア装置内の電気回路は、ディスクリート部品で構成されることになり、小型のデータキャリア装置を実現するためには、部品配置用のスペースの制約が生じる。特に、図４に示すデータキャリア装置３内のレギュレータ部５をディスクリート部品で実現するには、部品点数が多くなり、データキャリア装置３のサイズが大きくなる可能性がある。
【００３４】
そこで、本実施形態では、図１に示すように、データキャリア装置３において、レギュレータ部５に代わる簡易な電圧生成回路として、整流用ダイオード１０９（整流素子）と平滑用コンデンサ１１０（容量素子）とから成る整流平滑回路１２０を用いる。図１に示すように、整流用ダイオード１０９及び平滑用コンデンサ１１０は、電極Ａ（第１の接点２００）と電極Ｂ（第２の接点３００）との間に直列に接続されている。整流平滑回路１２０は、整流用ダイオード１０９及び平滑用コンデンサ１１０の作用によって、データキャリア駆動装置１０２から入力されたパルス電圧を整流及び平滑化して出力する。整流平滑回路１２０に接続されたマイコン１１１及びメモリチップ１１２は、整流平滑回路１２０から出力される電圧を電源電圧として動作する。このように、整流平滑回路１２０は、２つの部品のみで構成可能であるため、そのサイズを小さいサイズに維持できる。
【００３５】
しかし、データキャリア装置１０３において汎用マイコン（マイコン１１１）及び高機能なメモリチップ（メモリチップ１１２）を用いた場合、図４に示すような、カスタマイズされた半導体チップから成る構成と比較すると、それらを動作させるための電源電流Ｉ４が大きくなる可能性がある。また、汎用マイコン及び高機能なメモリチップの動作状態によっては、電源電流Ｉ４が大きく変動する可能性がある。
【００３６】
図１に示すように整流平滑回路１２０を用いるデータキャリア装置１０３では、消費電流Ｉ２が流れるのは、整流用ダイオード１０９が導通している場合のみに限定される。一方、整流平滑回路１２０から出力され、マイコン１１１及びメモリチップ１１２で消費される電源電流Ｉ４は、整流用ダイオード１０９が導通していない場合にも消費される。このため、整流用ダイオード１０９が導通状態にある間に、マイコン１１１及びメモリチップ１１２によって消費される分の電荷を平滑用コンデンサ１１０に充電しておく必要がある。したがって、整流用ダイオード１０９が導通状態にある間は、平滑用コンデンサ１１０を充電するための充電電流Ｉ５と電源電流Ｉ４とが、データキャリア装置１０３内で集中して流れることになり、消費電流Ｉ２が瞬時的に大きな値となりうる。
【００３７】
ここで、図６は、整流平滑回路１２０を用いたデータ通信システム１００における各部の動作波形の一例を示しており、アップリンクのデータリードに誤りが生じる場合について示している。図６に示すように、出力電流Ｉ１（即ち、消費電流Ｉ２）は、特に、パルス電圧ＶＡがハイレベル電圧（ＶＨ）となる期間において、データキャリア駆動装置１０２及びデータキャリア装置１０３内を流れる。このため、出力電流Ｉ１（消費電流Ｉ２）のピーク値が、比較例の場合（図５）と比べて高くなる。特に、パルス電圧ＶＡのパルスが、パルス幅の狭いパルス（Ｄｕｔｙ２）となった場合、出力電流Ｉ１（消費電流Ｉ２）が、更に短時間に集中的に流れるため、ピーク値が更に高くなる。
【００３８】
出力電流Ｉ１（消費電流Ｉ２）のピーク値をＩss_Pkとすると、マイコン１１１及びメモリチップ１１２の動作状態、並びにそれぞれの性能のばらつきに依存して電源電流Ｉ４が変化する結果、Ｉss_Pkは、ある程度の公差を有することになる。以下では、このような公差に依存したＩss_Pkの最大値及び最小値を、それぞれＩss_Pk_Max及びＩss_Pk_Minとする。
【００３９】
一方、変調電流Ｉmodについては、抵抗Ｒ１、抵抗Ｒ２及びトランジスタＱ１の性能のばらつき、並びに、パルス電圧ＶＡの公差に依存して、その電流値が変化する。以下では、Ｉmodの最大値及び最小値を、それぞれＩmod_Max及びＩmod_Minとする。
【００４０】
データ通信システム１００において、アップリンクのデータ通信では、データキャリア装置１０３（マイコン１１１）が、トランジスタＱ１をオフまたはオンにして、電流検出抵抗Ｒ１に流れる出力電流Ｉ１を変化させることでデータが送信される。データキャリア駆動装置１０２は、電流検出抵抗Ｒ１に、Ｉss_Pkだけが流れる状態と、Ｉss_Pk＋Ｉmodが流れる状態との２状態を判別することによって、データキャリア装置１０３からの送信データを特定する。データキャリア駆動装置１０２は、Ｉss_PkとＩss_Pk＋Ｉmodとの間に、電流検出抵抗Ｒ１を流れる出力電流Ｉ１の電流値を判別するための閾値Ｉthを設ける。
【００４１】
変調電流Ｉmodと及び出力電流Ｉ１（消費電流Ｉ２）のピーク値Ｉss_Pkの、上述の変動を考慮すると、閾値Ｉthは、次式を満足する値に設定される必要がある。
Ｉss_Pk_Max＜Ｉth＜Ｉss_Pk_Min＋Ｉmod_Min    （１）
式（１）より、
Ｉss_Pk_Min＋Ｉmod_Min＞Ｉss_Pk_Max    （２）
が導かれる。したがって、仮にＩssPk_Min＋Ｉmod_MinがＩss_Pk_Maxよりも小さくなると、データキャリア駆動装置１０２が、データキャリア装置１０３からの送信データを正しく検出できない場合が生じうる。また、式（２）をさらに変形すると、以下の式（３）が導出される。
Ｉmod_Min＞Ｉss_Pk_Max−Ｉss_Pk_Min    （３）
式（３）によれば、消費電流Ｉ２のピーク値Ｉss_Pkの最大値Ｉss_Pk_Maxと最小値Ｉss_Pk_Minとの差が大きいほど、Ｉmodを大きくする必要があることがわかる。
【００４２】
このように、図４に比較例として示した、半導体チップ構成のデータ通信システムと比較して、図１に示すように、汎用的なマイコン１１１及びメモリチップ１１２を用いたデータ通信システム１００の場合、変調電流Ｉmodを大きな値に設定する必要がある。これは、データ通信システム１００では、上述のように、各素子の性能のばらつき、並びにマイコン１１１及びメモリチップ１１２の動作状態の変化に依存して、電源電流Ｉ４の変動が大きくなりうるためである。即ち、電源電流Ｉ４及び充電電流Ｉ５から成る消費電流Ｉ２の変動が大きくなり、それに合わせて変調電流Ｉmodを大きな値に設定する必要性が生じうる。
【００４３】
以上によれば、小型かつ安価な、汎用的なマイコン１１１及びメモリチップ１１２用いたデータ通信システム１００において、データ通信をより安定的に実現するためには、以下のような課題に対処する必要がある。
【００４４】
第１に、消費電流Ｉ２（出力電流Ｉ１）のピーク値Ｉss_Pkの増加に伴う、ＣＬＫ検出部１０４における信号検出の精度の低下を補償する必要がある。具体的には、消費電流Ｉ２のピーク値Ｉss_Pkの増加に伴って、データキャリア駆動装置１０２に内蔵された電流検出抵抗Ｒ１における電圧降下が大きくなる。これにより、パルス生成回路１１４によって生成されたパルス電圧ＶＡが、電流検出抵抗Ｒ１における電圧降下によって減衰し、電極Ａを介してデータキャリア装置１０３に印加されるパルス電圧ＶＡのハイレベル電圧（ＶＨ）が低下する。その結果、データキャリア装置１０３において、パルス電圧ＶＡの振幅が小さくなり、ＣＬＫ検出部１０４におけるパルス電圧ＶＡの検出、即ち、信号検出が困難になりうる。したがって、このようなパルス電圧ＶＡの低下に伴う、ＣＬＫ検出部１０４における信号検出の精度（即ち、受信データの検出精度）の低下を補償する必要がある。
【００４５】
第２に、データキャリア装置１０３からのアップリンクのデータ送信を行うためにトランジスタＱ１をオフ／オンすることによって生じる変調電流Ｉmodを、電源電流Ｉ４及び充電電流Ｉ５から成る消費電流Ｉ２の増加に対応して、より大きくする必要がある。しかし、データキャリア装置１０３で整流平滑回路１２０を用いる場合、消費電流Ｉ２のピーク値Ｉss_Pkが大きくなるため、それに合わせて変調電流Ｉmodを更に大きくする必要がある。その結果、上述のようにパルス電圧ＶＡの振幅の低下が更に顕著となり、データキャリア装置１０３からのアップリンクのデータ送信動作に、以下のような誤動作が生じる可能性がある。
【００４６】
図６に示すように、データキャリア装置１０３が、アップリンクのデータ送信として、データ「１」及び「０」を交互に送信する場合を想定する。ここで、２回目のデータ「１」の送信後、タイミングｔ１において、パルス電圧ＶＡはローレベル電圧（ＶＬ）となっている。その後、タイミングｔ２において、パルス電圧ＶＡがＶＬからハイレベル電圧（ＶＨ）に変化すると、データキャリア装置１０３は、次のデータ「０」の送信を開始する。
【００４７】
具体的には、データキャリア装置１０３は、タイミングｔ２でパルス電圧ＶＡがＶＬからＶＨに変化した後、タイミングｔ３で、マイコン１１１によってトランジスタＱ１をオンにする。これにより、消費電流Ｉmodが流れ始め、データキャリア駆動装置１０２には、消費電流Ｉ２及び消費電流Ｉmodを加算した電流が出力電流Ｉ１として流れ始める。その結果、電流検出抵抗Ｒ１における電圧降下に起因して、パルス電圧ＶＡが著しく低下する（ＶＨがＶＬに近づく）。消費電流Ｉmodが大きくなるほど、ＶＨはＶＬに近づくことになり、トランジスタＱ１がオフからオンに切り替わる際のパルス電圧ＶＡの低下を、ＣＬＫ検出部１０４が、パルス電圧ＶＡの立ち下がりエッジとして誤って検出する可能性がある。
【００４８】
ＣＬＫ検出部１０４がパルス電圧ＶＡの立ち下がりエッジを検出すると、マイコン１１１は、タイミングｔ４で、トランジスタＱ１をオンからオフに切り替える。その後、データキャリア駆動装置１０２がデータリードを行うタイミングｔ５において、データキャリア駆動装置１０２（マスター制御部１１３）は、データ「０」をデータ「１」として誤って検出してしまう。即ち、アップリンクのデータ通信における、データキャリア駆動装置１０２における、受信データの検出精度が低下する可能性があり、このような検出精度の低下を補償する必要がある。
【００４９】
＜データ通信システム１００の動作＞
本実施形態に係るデータ通信システム１００では、データキャリア装置１０３は、ダウンリンク及びアップリンクのデータ通信の際に、データキャリア装置１０３に入力するパルス電圧ＶＡの低下量を少なくするために、パルス電圧ＶＡのパルス幅を制御する。これにより、ダウンリンク及びアップリンクのデータ通信のそれぞれにおいて、データキャリア装置１０３及びデータキャリア駆動装置１０２における受信データの検出精度を向上させる。
【００５０】
以下では、図２を参照して、ダウンリンク及びアップリンクのデータ通信のそれぞれについて、本実施形態に係るパルス電圧ＶＡのパルス幅の制御方法を説明する。なお、パルス電圧ＶＡのパルス幅は、マスター制御部１１３がパルス生成回路１１４を制御することによって行われる。図２は、本発明の第１の実施形態に係るデータ通信システム１００における、データキャリア駆動装置１０２及びデータキャリア装置１０３の各部の動作波形を示す。
【００５１】
（ダウンリンクのデータ通信）
本実施形態では、ダウンリンクのデータ通信の際、マスター制御部１１３は、出力電流Ｉ１のピーク値を抑えられ、ＣＬＫ検出部１０４によって検出される際のパルス電圧ＶＡの低下を抑えられる程度に、パルス電圧ＶＡのパルス幅を制御する（長くする）。具体的には、マスター制御部１１３は、データ「１」（第１のデータ）を送信する場合には、パルス電圧ＶＡの１周期のパルスのデューティ比（Ｄｕｔｙ３）を５０％以上にする。（本実施形態では、図２に示すように、Ｄｕｔｙ３＝５０％に設定している。）即ち、マスター制御部１１３は、データ「１」に対応する１パルスのパルス幅（第１のパルス幅）を、ハイレベル電圧（ＶＨ）の期間がローレベル電圧（ＶＬ）の期間以上の長さとなるパルス幅に設定する。
【００５２】
また、マスター制御部１１３は、データ「０」（第２のデータ）を送信する場合には、パルス電圧ＶＡの１周期のパルスのデューティ比（Ｄｕｔｙ４）を、データ「１」を送信する場合よりも大きくする。（本実施形態では、図２に示すように、Ｄｕｔｙ４＝７５％としている。）即ち、マスター制御部１１３は、データ「０」に対応する１パルスのパルス幅（第２のパルス幅）を、データ「１」に対応する１パルスのパルス幅（第１のパルス幅）よりも長いパルス幅に設定する。
【００５３】
図２では、図６の場合と比較して、データ「１」に対応するパルスの幅は同程度である一方、データ「０」に対応するパルスの幅は、図６の場合よりも長くなるように設定されている。このように、データ「１」及び「０」に対応するパルスのいずれも、比較的長い幅を有するように設定することによって、図２に示すように、出力電流Ｉ１のピーク値が、図６の場合と比較して低く抑えられている。これは、パルス電圧ＶＡの各パルスの幅を比較的長くすることによって、充電電流Ｉ５のピーク値が抑えられるためである。その結果、データキャリア駆動装置２の電流検出抵抗Ｒ１による電圧降下が少なくなり、図２に示すように、パルス電圧ＶＡの振幅電圧が確保され、大幅に減少することがなくなっている。
【００５４】
（アップリンクのデータ通信）
本実施形態では、アップリンクのデータ通信の際、マスター制御部１１３は、図２に示すように、パルス電圧ＶＡの各パルスのデューティ比（Ｄｕｔｙ５）を、ダウンリンクのデータ通信の場合のデューティ比（Ｄｕｔｙ３及びＤｕｔｙ４）よりも更に大きくする。即ち、マスター制御部１１３は、パルス生成回路１１４によって生成されるパルス電圧ＶＡの１周期ごとのパルス幅を、ダウンリンクにおける長い方のパルス幅（第２のパルス幅）よりも更に長いパルス幅（第３のパルス幅）に設定する。（本実施形態では、図２に示すように、Ｄｕｔｙ５＝８７．５％に設定している。）
【００５５】
データキャリア装置１０３のマイコン１１１は、図２に示すように、データ「１」を送信する場合には、ＣＬＫ検出部１０４によって検出されるパルス電圧ＶＡがハイレベル電圧（ＶＨ）の期間内に、トランジスタＱ１をオフにする。一方で、マイコン１１１は、データ「０」を送信する場合には、ＣＬＫ検出部１０４によって検出されるパルス電圧ＶＡがハイレベル電圧（ＶＨ）の期間内に、トランジスタＱ１をオンにする。このように、マイコン１１１は、抵抗Ｒ２に流れる変調電流Ｉmodのオン／オフを、送信データに応じて切り替えて、抵抗Ｒ１に流れる出力電流Ｉ１を変化させることによって、データキャリア駆動装置１０２にデータ「０」または「１」を送信する。
【００５６】
アップリンクのデータ通信の際には、データキャリア装置１０３のＣＬＫ検出部１０４は、データキャリア駆動装置１０２から第１の接点２００を介して入力されるパルス電圧ＶＡについて、各パルスのパルス幅（デューティ比）を検出する必要はない。このため、アップリンクのデータ通信では、データキャリア駆動装置１０２側のマスター制御部１１３は、データキャリア装置１０３側のＣＬＫ検出部１０４がパルス電圧ＶＡのエッジ検出可能な範囲内で、各パルスのデューティ比を任意に設定できる。したがって、マスター制御部１１３は、各パルスのデューティ比をそのような範囲内で可能な限り大きな値とすることによって、充電電流Ｉ５のピーク値を低減することができる。これにより、変調電流Ｉmodを小さくすることが可能になり、トランジスタＱ１をオンにした際に変調電流Ｉmodに起因して出力電流Ｉ１が大きくなることを防止できる。その結果、アップリンクのデータ通信においても、パルス電圧ＶＡの振幅の低下を抑えることが可能となる。
【００５７】
以上説明したように、本実施形態では、ダウンリンクまたはアップリンクのデータ通信の際に、データキャリア駆動装置１０２からデータキャリア装置１０３に供給されるパルス電圧ＶＡの各パルスのデューティ比を、可能な限り大きな値に設定する。具体的には、パルス電圧ＶＡの１周期において、当該パルス電圧ＶＡがＶＨとなる期間がＶＬとなる期間以上の長さとなるように、各パルスのデューティ比を設定する。これにより、整流平滑回路１２０の動作に起因した充電電流Ｉ５のピーク値の増大を抑えることが可能である。その結果、データキャリア駆動装置１０２の電流検出抵抗Ｒ１における電圧降下を軽減し、パルス電圧ＶＡの振幅を確保することができ、データキャリア駆動装置１０２とデータキャリア装置１０３との間で安定したデータ通信が実現可能となる。
【００５８】
即ち、データキャリア装置１０３に汎用的なマイコンや高機能メモリを搭載し、かつ、それらへの電源電圧の供給のために、整流平滑回路を用いる場合でも、データキャリア駆動装置１０２によって生成されるクロックパルス信号（パルス電圧）の振幅の低下を抑えることが可能である。これにより、データキャリア装置１０３内のクロック（パルス）検出回路（ＣＬＫ検出部１０４）の誤動作を防止して、安定したデータ通信を実現できる。  
【００５９】
［第２の実施形態］
第２の実施形態では、第１の実施形態とは異なる方法によって、パルス電圧ＶＡの振幅の低下を抑え、データキャリア駆動装置１０２とデータキャリア装置１０３との間で、安定したデータ通信を実現する。以下では、図３を参照して、本発明の第２の実施形態について説明する。なお、第２の実施形態に係るデータキャリア駆動装置１０２及びデータキャリア装置１０３の構成は、第１の実施形態と同様である。以下では、説明の簡略化のため、第１の実施形態と同様の部分については説明を省略し、第１の実施形態と異なる部分について説明する。
【００６０】
第１の実施形態では、図２に示すように、ダウンリンク及びアップリンクのいずれも、パルス電圧ＶＡがハイレベル電圧（ＶＨ）の期間と、それに続くローレベル電圧（ＶＬ）の期間とを、各データを送信するための送信周期として設定している。これに対して、第２の実施形態では、図３に示すように、送信周期内のＶＨとＶＬとの論理を反転させて、ダウンリンク及びアップリンクのデータ通信を行う。即ち、ＶＬの期間とそれに続くＶＨの期間とを、各データを送信するための送信周期として設定する。
【００６１】
（ダウンリンクのデータ通信）
ダウンリンクのデータ通信では、マスター制御部１１３は、図３に示すように、上述の送信周期を用いる点を除き、第１の実施形態と同様に動作する。具体的には、マスター制御部１１３は、データ「１」を送信する場合には、デューティ比（Ｄｕｔｙ３）を５０％以上とし、データ「０」を送信する場合には、デューティ比（Ｄｕｔｙ４）を、データ「１」を送信する場合よりも大きくする。本実施形態では、第１の実施形態と同様、Ｄｕｔｙ３＝５０％、Ｄｕｔｙ４＝７５％とした場合について図３に示している。
【００６２】
（アップリンクのデータ通信）
第１の実施形態では、アップリンクのデータ通信の際、マイコン１１１は、データキャリア駆動装置１０２によるデータリードのタイミング（パルス電圧ＶＡがＶＨの期間）に、送信データに応じてトランジスタＱ１のオンまたはオフにする。これにより、データキャリア装置１０３はデータキャリア駆動装置１０２にデータを送信する。また、図２に示すように、アップリンクのデータ通信の際のパルス電圧ＶＡのパルス幅は、ダウンリンクのデータ通信のパルス幅よりも長く設定している（図２ではデューティ比Ｄｕｔｙ５＝８７．５％）。
【００６３】
これに対して、第２の実施形態では、アップリンクでトランジスタＱ１をオンにする場合には、パルス電圧ＶＡがローレベル電圧（ＶＬ）の期間内にトランジスタＱ１をオンにし、その後のハイレベル電圧（ＶＨ）の期間内にトランジスタＱ１をオフにする。このため、パルス電圧ＶＡの各パルスのデューティ比は、トランジスタＱ１の切替制御が可能な程度にＶＬ及びＶＨの期間が確保されるように、設定されればよい。本実施形態では、一例として、ダウンリンクで使用する２つのデューティ比のうちの、小さい値（５０％）をアップリンクで同様に使用する。
【００６４】
データ「１」（第１のデータ）をアップリンクで送信する場合、マイコン１１１は、ＣＬＫ検出部１０４によって検出されるパルス電圧ＶＡの１送信周期において、トランジスタＱ１をオフのままとする。これにより、トランジスタＱ１を非導通状態として、抵抗Ｒ１に流れる出力電流Ｉ１を消費電流Ｉ２のみとする。また、データ「０」（第２のデータ）をアップリンクで送信する場合、マイコン１１１は、ＣＬＫ検出部によって検出されるパルス電圧ＶＡの１送信周期において、ＶＬの期間内にトランジスタＱ１をオフからオンに切り替えるとともに、その後のＶＨの期間内にトランジスタＱ１をオンからオフに切り替える。
【００６５】
アップリンクのデータ通信の際、受信側のデータキャリア駆動装置１０２では、マスター制御部１１３は、パルス電圧ＶＡがＶＬの期間における、電流検出抵抗Ｒ１に流れる電流の検出結果に基づいて、データキャリア装置１０３からの送信データを特定する。即ち、マスター制御部１１３は、パルス電圧ＶＡがＶＬの期間にデータリードのタイミングを合わせる。
【００６６】
以下では、図３を参照して、アップリンクのデータ通信におけるデータキャリア装置１０３動作について説明する。図３に示すように、データ「１」を送信する場合、マイコン１１１は、１送信周期において、トランジスタＱ１をオフのままとする。一方、データ「０」を送信する場合、１送信周期において、トランジスタＱ１をオンにする。
【００６７】
具体的には、パルス電圧ＶＡがＶＨからＶＬに変化すると、新たな送信周期が開始する。ＣＬＫ検出部１０４は、タイミングＴ１では、パルス電圧ＶＡがＶＬであるため、パルス電圧ＶＡについてのＣＬＫ状態はローレベルであると判断している。次に、ＶＬの期間内のタイミングＴ２において、マイコン１１１がトランジスタＱ１をオンにすると、変調電流Ｉmodが流れ始めることによって、パルス電圧ＶＡのレベル（ＶＬ）が低下する。しかし、パルス電圧ＶＡについてのＣＬＫ状態は既にローレベルであるため、ＣＬＫ検出部１０４は、当該ＣＬＫ状態としてローレベルを維持する。その後、タイミングＴ３において、データキャリア駆動装置１０２は、電流検出抵抗Ｒ１に流れる電流の検出（データリード）を行うことで、受信データを検出する。
【００６８】
データキャリア駆動装置１０２によるデータリードのタイミングの後、タイミングＴ４において、パルス電圧ＶＡがＶＬからＶＨに遷移する。ここで、ＣＬＫ検出部１０４は、パルス電圧ＶＡについてのＣＬＫ状態が、ローレベルからハイレベルに遷移したと判断し、その判断結果を保持する。その後、タイミングＴ４において、マイコン１１１は、トランジスタＱ１をオフにすると、変調電流Ｉmodが流れなくなり、パルス電圧ＶＡのレベル（ＶＨ）が上昇する。しかし、ＣＬＫ検出部１０４は、パルス電圧ＶＡについてのＣＬＫ状態は既にハイレベルであるため、ＣＬＫ検出部１０４は、当該ＣＬＫ状態としてハイレベルを維持する。
【００６９】
このように、本実施形態によれば、アップリンクのデータ通信の際に、トランジスタＱ１のオン／オフによる変調電流Ｉmodの変化に伴ってパルス電圧ＶＡの電圧降下が生じた場合でも、ＣＬＫ検出部１０４が、パルス電圧ＶＡのエッジを誤検出することがない。即ち、第１の実施形態と同様、図６に示したような立ち下がりエッジの誤検出をＣＬＫ検出部１０４が起こすことを防止できる。
【００７０】
また、上述の比較例（図５）では、データキャリア駆動装置１０２は、パルス電圧ＶＡがＶＨの期間にデータリードのタイミングを合わせていた。これに対して、本実施形態では、上述のように、パルス電圧ＶＡがＶＬの期間にデータリードのタイミングを合わせる。比較例のように、パルス電圧ＶＡがＶＨの期間（即ち、充電電流Ｉ５が流れている期間）にデータキャリア駆動装置１０２がデータリードを行うためには、変調電流Ｉmodを大きくする必要がある。しかし、本実施形態によれば、パルス電圧ＶＡがＶＬの期間（即ち、充電電流Ｉ５が流れていない期間）にデータキャリア駆動装置１０２がデータリードを行うため、比較例の場合と比べて、変調電流Ｉmodを低く設定できる。また、変調電流Ｉmodが低く設定できることによって、電流検出抵抗Ｒ１によって生じる電圧降下も小さくなるため、パルス電圧ＶＡの振幅を大きく確保することができる。その結果、第１の実施形態と同様に、データキャリア駆動装置１０２とデータキャリア装置１０３との間で、より安定した通信品質を実現することが可能となる。
【図１】
2014121015.tif 000003
【図２】
2014121015.tif 000004
【図３】
2014121015.tif 000005
【図４】
2014121015.tif 000006
【図５】
2014121015.tif 000007
【図６】
2014121015.tif 000008