(57)【要約】【課題】降圧コンバータと電流共振型コンバータを直列に接続して構成されたＤＣＤＣコンバータを備えた電源装置において、降圧コンバータでのスイッチング損失を低減させる。【解決手段】降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータとを備え、共振型コンバータのスイッチング周波数、電圧変換率又は出力電圧の目標値が所定の条件に達したときに、降圧コンバータに降圧動作を行わせる。【選択図】図１
2014143884.tif 000002
【特許請求の範囲】
【請求項１】
降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、
共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータと、
前記共振型コンバータから出力される出力電圧を検出する出力電圧検出回路と、
前記出力電圧検出回路により検出される出力電圧に基づいて前記降圧コンバータと前記共振型コンバータの動作を制御する制御回路を備え、
前記降圧コンバータは、前記共振型コンバータの前段に接続され、
前記制御回路は、前記共振型コンバータのスイッチング周波数を第１の所定周波数から当該第１の所定周波数よりも大きい第２の所定周波数までの間で変化させることにより、前記共振型コンバータの電圧変換率を調整する第１の制御と、前記スイッチング周波数が前記第２の所定周波数に到達したときにだけ、前記降圧コンバータに降圧動作を行わせ、当該降圧動作における降圧比を調整する第２の制御とを行うように構成されていることを特徴とするＤＣＤＣコンバータ。
【請求項２】
降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、
共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータと、
前記共振型コンバータから出力される出力電圧を検出する出力電圧検出回路と、
前記出力電圧検出回路により検出される出力電圧に基づいて前記降圧コンバータと前記共振型コンバータの動作を制御する制御回路を備え、
前記降圧コンバータは、前記共振型コンバータの前段に接続され、
前記制御回路は、前記共振型コンバータのスイッチング周波数を第１の所定周波数から当該第１の所定周波数よりも大きい第２の所定周波数までの間で変化させることにより、前記共振型コンバータの電圧変換率を所定の最小電圧変換率以上の範囲で調整する第１の制御と、前記電圧変換率が前記所定の最小電圧変換率に到達したときにだけ、前記降圧コンバータに降圧動作を行わせ、当該降圧動作における降圧比を調整する第２の制御とを行うように構成されていることを特徴とするＤＣＤＣコンバータ。
【請求項３】
降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、
共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータと、
前記共振型コンバータから出力される出力電圧を検出する出力電圧検出回路と、
前記共振型コンバータから出力される出力電圧の目標値を出力する指令電圧生成回路と、
前記出力電圧検出回路により検出される出力電圧と前記指令電圧生成回路から出力される目標値に基づいて前記降圧コンバータと前記共振型コンバータの動作を制御する制御回路を備え、
前記降圧コンバータは、前記共振型コンバータの前段に接続され、
前記制御回路は、前記共振型コンバータのスイッチング周波数を第１の所定周波数から当該第１の所定周波数よりも大きい第２の所定周波数までの間で変化させることにより、前記共振型コンバータの電圧変換率を調整する第１の制御と、前記指令電圧生成回路から出力される目標値が所定値以下になったときだけ、前記降圧コンバータに降圧動作を行わせ、当該降圧動作における降圧比を調整する第２の制御とを行うように構成され、
前記降圧動作における降圧比は、前記指令電圧生成回路から出力される目標値に基づいて決定されることを特徴とするＤＣＤＣコンバータ。
【請求項４】
請求項１乃至３のいずれか１項に記載のＤＣＤＣコンバータにおいて、
前記降圧コンバータは、前記共振型コンバータの後段に接続され、
前記出力電圧検出回路は、前記共振型コンバータから出力される出力電圧に代えて、前記降圧コンバータから出力される出力電圧を検出することを特徴とするＤＣＤＣコンバータ。
【請求項５】
請求項１乃至４のいずれか１項に記載のＤＣＤＣコンバータを備えた電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタとコンデンサとの共振を利用した電流共振型コンバータを備えた電源装置に関する。
【背景技術】
【０００２】
スイッチング損失が小さく、高効率なＤＣＤＣコンバータとして、特許文献１に開示されているような電流共振型コンバータが知られている。図１７は、一般的なハーフブリッジ構成の電流共振型コンバータを示した回路図である。この回路は、トランスＴ１の一次側にコンデンサＣｒとインダクタＬｒとからなる直列共振部を備えている。Ｌｍは、トランスＴ１の励磁インダクタであり、この励磁インダクタＬｍとンデンサＣｒとの共振は、並列共振になる。トランスＴ１の二次側には、ダイオードＤ３とダイオードＤ４とからなる整流回路が構成されている。ダイオードＤ３とダイオードＤ４のアノードは、トランスＴ１の二次側巻線の両端にそれぞれ接続され、これらのカソードは双方ともコンデンサＣ４の正極側の端子に接続されている。トランスＴ１の二次側巻線はセンタータップを有し、このセンタータップはコンデンサＣ４の負極側の端子に接続されている。コンデンサＣ４に並列に接続された抵抗ＲＬは負荷抵抗である。
【０００３】
図１８は、図１７に示した電流共振型コンバータの各部の電圧波形と電流波形を示している。上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、三番目と四番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のドレイン・ソース間の電圧波形をそれぞれ示している。これらの電圧波形からも分かるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４は、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。
【０００４】
上から五番目と六番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４を流れる電流の電流波形をそれぞれ示し、上から七番目の波形は、コンデンサＣｒとインダクタＬｒを流れる共振電流Ｉｒの電流波形を示し、上から八番目の波形は、コンデンサＣｒの両端の電圧波形を示している。共振電流Ｉｒは、トランジスタ（ＦＥＴ）Ｑ３がオンしているときは、トランジスタ（ＦＥＴ）Ｑ３を流れ、トランジスタ（ＦＥＴ）Ｑ４がオンしているときは、トランジスタ（ＦＥＴ）Ｑ４を流れる。トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４は、それぞれのボディーダイオードを介して電流が流れているときにオンする。このようにスイッチングさせることにより、電圧と電流の重なりが少なくなり、高効率化、低ノイズ化が可能になる。上から九番目と十番目の波形は、ダイオードＤ３を流れる電流の電流波形とダイオードＤ４を流れる電流の電流波形をそれぞれ示している。これらの電流波形からも分かるように、トランジスタ（ＦＥＴ）Ｑ３がオンしているときは、ダイオードＤ３に電流が流れ、トランジスタ（ＦＥＴ）Ｑ４がオンしているときは、ダイオードＤ４に電流が流れる。尚、共振電流Ｉｒには励磁電流Ｉｍが含まれており、共振電流Ｉｒから励磁電流Ｉｍを差し引いた電流（斜線部分）だけがトランスＴ１を介して２次側に供給される。
【０００５】
次に、トランスＴ１の一次側の回路に印加される入力電圧ＶｉｎとランスＴ１の二次側の回路から出力される出力電圧Ｖｏの関係について説明する。図１９は、図１７に示した電流共振型コンバータの基本波周波数に着目した等価回路を示す回路図である。この等価回路で、電圧Ｖｓの振幅は下記の式１で与えられ、電圧Ｖａｃの振幅は下記の式２で与えられ、等価負荷抵抗Ｒａｃは下記の式３で与えられる。但し、ｎは、センタータップにより２つに分割されたそれぞれの二次側巻線の巻数を基準とした一次側巻線の巻数（一次側巻線の巻数：二次側巻線の巻数＝ｎ：１）である（一次側巻線の巻数：二次側巻線の巻数＝ｎ：１）。
【数１】
2014143884.tif 000003
この回路において、共振周波数ｆ０は下記の式４で与えられ、特性インピーダンスＺ０は下記の式５で与えられ、電圧変換率Ｍ（ｆｓｗ＝ｆ０のときのＶｏ／Ｖｉｎ（＝Ｖａｃ／Ｖｓ）を基準とした電圧変換率）は下記の式６で与えられる。
【数２】
2014143884.tif 000004
尚、式６において、Ｑ、λ及びＦは、下記の式７〜９で与えられる。但し、ｆｓｗはトランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数である。
【数３】
2014143884.tif 000005
ここで、式６からも分かるように、スイッチング周波数ｆｓｗと共振周波数ｆｏが等しい（Ｆ＝１）ときは、電圧変換率Ｍは１となり、Ｆが１より大きいときは、Ｆを大きくすると電圧変換率Ｍは小さくなっていく。そして、この電圧変換率Ｍは、Ｑ及びλにも依存している。
【０００６】
次に、スイッチング周波数ｆｓｗを変化させたときの電圧変換率Ｍの変化を、グラフを参照して説明する。図２０は、λ＝０．２のときのＦと電圧変換率Ｍの関係を示したグラフであり、図２１は、λ＝０．５のときのＦと電圧変換率Ｍの関係を示したグラフである。これらのグラフにおいて、電圧変換率Ｍは、ｆｓｗ＝ｆ０のときの電圧変換率を１としたときの比率で示されている。また、図２０と図２１には、Ｑ＝０（Ｒａｃ＝∞）、Ｑ＝０．４（Ｒａｃ＝２．５×Ｚ０）及びＱ＝０．８（Ｒａｃ＝１．２５×Ｚ０）のときのＦと電圧変換率Ｍの関係がそれぞれ示されている。
【０００７】
図２０で、点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときに対応する。式６からも分かるように、ｆｓｗ＝ｆ０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．６〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．６〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。Ｑ＝０の曲線とＱ＝０．４の曲線の比較からも分かるように、スイッチング周波数ｆｓｗが同じであっても、等価負荷抵抗Ｒａｃが小さくなるにつれて、つまり、負荷抵抗ＲＬが小さくなるにつれて、電圧変換率Ｍが小さくなる。
【０００８】
図２１においても、図２０と同様に、点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときに対応する。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．７倍の周波数（０．７×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．７〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．７×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．７倍の周波数（０．７×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．６倍の周波数（１．６×ｆ０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．７〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．７×ｆ０から１．６×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。図２１においても、図２０と同様に、等価負荷抵抗Ｒａｃが小さくなるにつれて、つまり、負荷抵抗ＲＬが小さくなるにつれて、電圧変換率Ｍが小さくなる。
【０００９】
ここで、λ＝０．２のときのグラフ（図２０）とλ＝０．５のときのグラフ（図２１）の比較、又は式６からも分かるように、Ｆが１より大きい範囲では、電圧変換率Ｍは、λが大きくなるにつれて小さくなる。従って、出力電圧Ｖｏの調整可能範囲の下限を低くしたい場合には、λを大きくすればよい。しかしながら、λを大きくするために、励磁インダクタを小さくすると、励磁インダクタを流れる励磁電流Ｉｍが増加し、トランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４の導通損失及びトランスＴ１の１次側銅損が増加してしまう。このように、図１７に示した電流共振型コンバータ単独では、高効率化と、下限側の出力電圧調整可能範囲の拡大の双方を達成することができない。
【００１０】
次に、降圧コンバータと電流共振型コンバータを直列に接続して構成されたコンバータについて説明する。特許文献２に開示されているように、前段のコンバータ（降圧コンバータ）で出力電圧の制御を行い、後段のコンバータ（ハーフブリッジ構成のコンバータ）を一定の電圧変換率で動作させる技術が一般に知られている。図２２は、この技術を電流共振型コンバータに適用した場合の回路図である。この回路は、力率改善回路１１、降圧コンバータ１２、電流共振型コンバータ１３、第１の制御回路１４、第２の制御回路１５及び指令電圧生成回路１６により構成されている。
【００１１】
力率改善回路１１は、交流電圧を全波整流するダイオードブリッジＢＤ１と、電流波形を電圧波形に相似な正弦波の波形に整形する昇圧チョッパー回路とで構成されている。この昇圧チョッパー回路は、インダクタＬ１、トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ１及びコンデンサＣ１により構成されている。第１の制御回路１４は、コンデンサＣ１とダイオードＤ１の接続部に生成される電圧Ｖｐが所定の電圧値になるようにトランジスタ（ＦＥＴ）Ｑ１のオンオフを制御する。
【００１２】
降圧コンバータ１２は、トランジスタ（ＦＥＴ）Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２により構成されている。この降圧コンバータ１２は、電圧Ｖｐを降圧して、コンデンサＣ２とインダクタＬ２の接続部の電圧である電圧Ｖｂを生成する。第２の制御回路１５は、電流共振型コンバータ１３から出力される出力電圧Ｖｏを指令電圧生成回路１６から与えられる目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２のオン期間を制御する。つまり、第２の制御回路１５は、出力電圧Ｖｏと目標電圧Ｖｔｇｔに基づいてトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を調整する。この第２の制御回路１５が行うＰＷＭ（Pulse Width Modulation）制御により出力電圧Ｖｏの調整が行われる。
【００１３】
電流共振型コンバータ１３は、ランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４、コンデンサＣ３、インダクタＬ３、トランスＴ１、ダイオードＤ３、ダイオードＤ４及びコンデンサＣ４により構成されている。この電流共振型コンバータ１３は、所定の電圧変換率で動作する。例えば、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４は、共振周波数ｆ０でオンオフするように設定される。トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４を共振周波数ｆ０でオンオフさせた場合、負荷抵抗が変動しても電圧変換率が変化しないため、電流共振型コンバータ１３に入力される電圧Ｖｂは、常に、一定の電圧変換率で変換される。そして、変換された電圧は、出力電圧Ｖｏとして出力される。
【００１４】
このように、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４を、共振周波数ｆ０でオンオフさせた場合、電流共振型コンバータ１３に入力された電圧Ｖｂは、常に、一定の電圧変換率で変換されるので、降圧コンバータ１２により電流共振型コンバータ１３に入力される電圧Ｖｂが調整されれば、それに応じて出力電圧Ｖｏも調整される。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平７−２３６２７１
【特許文献２】特開２００３−１９９３３３
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上記のように降圧コンバータ１２と電流共振型コンバータ１３を直列に接続して構成されたコンバータの場合、電流共振型コンバータ１３のλを小さい値に設定することができるため、電流共振型コンバータ１３の効率を高くすることができる。また、電流共振型コンバータ１３に入力される電圧Ｖｂを降圧コンバータ１２によって調整することができるので、出力電圧Ｖｏの調整可能範囲の下限を低くすることもできる。しかしながら、降圧コンバータ１２でのスイッチング損失を低減しなければ、回路全体としての高効率化を図ることができない。
【００１７】
そこで、本発明は、降圧コンバータと電流共振型コンバータを直列に接続して構成されたＤＣＤＣコンバータを備えた電源装置において、降圧コンバータでのスイッチング損失を低減させることを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る第１のＤＣＤＣコンバータは、降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータと、前記共振型コンバータから出力される出力電圧を検出する出力電圧検出回路と、前記出力電圧検出回路により検出される出力電圧に基づいて前記降圧コンバータと前記共振型コンバータの動作を制御する制御回路を備え、前記降圧コンバータは、前記共振型コンバータの前段に接続され、前記制御回路は、前記共振型コンバータのスイッチング周波数を第１の所定周波数から当該第１の所定周波数よりも大きい第２の所定周波数までの間で変化させることにより、前記共振型コンバータの電圧変換率を調整する第１の制御と、前記スイッチング周波数が前記第２の所定周波数に到達したときにだけ、前記降圧コンバータに降圧動作を行わせ、当該降圧動作における降圧比を調整する第２の制御とを行うように構成されている。
【００１９】
また、本発明に係る第２のＤＣＤＣコンバータは、降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータと、前記共振型コンバータから出力される出力電圧を検出する出力電圧検出回路と、前記出力電圧検出回路により検出される出力電圧に基づいて前記降圧コンバータと前記共振型コンバータの動作を制御する制御回路を備え、前記降圧コンバータは、前記共振型コンバータの前段に接続され、前記制御回路は、前記共振型コンバータのスイッチング周波数を第１の所定周波数から当該第１の所定周波数よりも大きい第２の所定周波数までの間で変化させることにより、前記共振型コンバータの電圧変換率を所定の最小電圧変換率以上の範囲で調整する第１の制御と、前記電圧変換率が前記所定の最小電圧変換率に到達したときにだけ、前記降圧コンバータに降圧動作を行わせ、当該降圧動作における降圧比を調整する第２の制御とを行うように構成されている。
【００２０】
また、本発明に係る第３のＤＣＤＣコンバータは、降圧動作を停止しているときに入力電圧と等しい電圧値の出力電圧を出力し、降圧動作を行っているときに入力電圧より低い電圧値の出力電圧を出力する降圧コンバータと、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整される共振型コンバータと、前記共振型コンバータから出力される出力電圧を検出する出力電圧検出回路と、前記共振型コンバータから出力される出力電圧の目標値を出力する指令電圧生成回路と、前記出力電圧検出回路により検出される出力電圧と前記指令電圧生成回路から出力される目標値に基づいて前記降圧コンバータと前記共振型コンバータの動作を制御する制御回路を備え、前記降圧コンバータは、前記共振型コンバータの前段に接続され、前記制御回路は、前記共振型コンバータのスイッチング周波数を第１の所定周波数から当該第１の所定周波数よりも大きい第２の所定周波数までの間で変化させることにより、前記共振型コンバータの電圧変換率を調整する第１の制御と、前記指令電圧生成回路から出力される目標値が所定値以下になったときだけ、前記降圧コンバータに降圧動作を行わせ、当該降圧動作における降圧比を調整する第２の制御とを行うように構成され、前記降圧動作における降圧比は、前記指令電圧生成回路から出力される目標値に基づいて決定される。
【００２１】
また、本発明に係る第１から３のＤＣＤＣコンバータにおいて、前記降圧コンバータは、前記共振型コンバータの後段に接続され、前記出力電圧検出回路は、前記共振型コンバータから出力される出力電圧に代えて、前記降圧コンバータから出力される出力電圧を検出するようにしてもよい。
【００２２】
また、本発明に係る電源装置は、上記ＤＣＤＣコンバータのうちのいずれかのＤＣＤＣコンバータを備える。
【発明の効果】
【００２３】
本発明に係るコンバータよれば、当該コンバータの一部をなす降圧コンバータは、電流共振型コンバータのスイッチング周波数が所定の周波数に到達したとき、電流共振型コンバータの電圧変換率が所定の値に到達したとき、又は電流共振型コンバータから出力される出力電圧Ｖの目標値が所定の電圧値以下になったときにだけ降圧動作を開始するように設定されているので、常に降圧コンバータが降圧動作を行っている電源装置よりも、降圧コンバータでのスイッチング損失を低減させることができる。また、降圧コンバータに降圧動作を行わせる期間を抑えつつ、出力電圧の調整可能範を広げることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る電源装置の構成を示した回路図である。
【図２】電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。
【図３】本発明に係る電源装置の動作を説明するためのタイミングチャートである。
【図４】電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。
【図５】本発明に係る電源装置の動作を説明するためのタイミングチャートである。
【図６】本発明に係る電源装置の構成を示した回路図である。
【図７】電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。
【図８】本発明に係る電源装置の動作を説明するためのタイミングチャートである。
【図９】トランスＴ１の漏れインダクタを共振インダクタとする場合の等価回路である。
【図１０】トランスＴ１に直列に接続された外部インダクタを共振インダクタとする場合の等価回路である。
【図１１】トランスＴ１の漏れインダクタと外部インダクタを共振インダクタする場合の等価回路である。
【図１２】共振コンデンサの構成を説明するための回路図である。
【図１３】共振コンデンサの構成を説明するための回路図である。
【図１４】フルブリッジ構成の電流共振型コンバータ構の成を示した回路図である。
【図１５】整流回路の構成を示した回路図である。
【図１６】降圧コンバータと電流共振型コンバータの接続順序を説明するための回路図である。
【図１７】ハーフブリッジ構成の電流共振型コンバータの構成を示した回路図である。
【図１８】電流共振型コンバータの動作を説明するためのタイミングチャートである。
【図１９】電流共振型コンバータの等価回路を示した回路図である。
【図２０】電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。
【図２１】電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。
【図２２】従来の電源装置の構成を示した回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明の電源装置を実施するための形態を、図面を参照して説明する。
【００２６】
図１は、本発明に係る電源装置を示した回路図である。この電源装置は、力率改善回路１、降圧コンバータ２、電流共振型コンバータ３、第１の制御回路４、第２の制御回路５及び指令電圧生成回路６により構成されている。
【００２７】
力率改善回路１は、交流電圧を全波整流するダイオードブリッジＢＤ１と、電流波形を電圧波形に相似な正弦波の波形に整形する昇圧チョッパー回路とで構成されている。この昇圧チョッパー回路は、インダクタＬ１、トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ１及びコンデンサＣ１により構成されている。第１の制御回路４は、コンデンサＣ１とダイオードＤ１の接続部に生成される電圧Ｖｐが所定の電圧値になるようにトランジスタ（ＦＥＴ）Ｑ１のオンオフを制御する。Ｖｃは、１００Ｖの商用電源であり、電圧Ｖｐは３７０〜３９０Ｖの範囲内の電圧値、例えば、３８０Ｖに設定される。
【００２８】
降圧コンバータ２は、トランジスタ（ＦＥＴ）Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２により構成されている。降圧コンバータ２は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが所定の周波数に到達したとき、電流共振型コンバータ３の電圧変換率が所定の値に到達したとき、又は電流共振型コンバータ３から出力される出力電圧Ｖｏの目標値（目標電圧Ｖｔｇｔ）が所定の電圧値以下になったときに降圧動作を開始する。降圧コンバータ２が降圧動作を開始すると、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１未満となるため、コンデンサＣ２とインダクタＬ２の接続部の電圧である電圧Ｖｂは、電圧Ｖｐよりも低い電圧値になる。降圧コンバータ２が降圧動作を停止しているときには、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持され（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持され）、電圧Ｖｂと電圧Ｖｐは同じ電圧値になる。
【００２９】
電流共振型コンバータ３は、トランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４、コンデンサＣ３、インダクタＬ３、トランスＴ１、ダイオードＤ３、ダイオードＤ４及びコンデンサＣ４により構成されている。この電流共振型コンバータ３においては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４が、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。このスイッチング動作により、コンデンサＣ３及びインダクタＬ３には共振電流が流れる。そして、電流共振型コンバータ３における電圧変換率は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数を変化させることにより、調整することができる。
【００３０】
第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、降圧コンバータ２の時比率（トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率）と電流共振型コンバータ３のスイッチング周波数ｆｓｗ（トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数）を制御する。この制御を、図面を参照して説明する。尚、以下の説明おいて、直列共振に関わるインダクタＬｒと並列共振に関わるインダクタＬｍによって決まるλ（＝Ｌｒ／Ｌｍ）は、０．２に設定されているものとする。また、共振周波数ｆ０は、コンデンサＣ３とインダクタＬｒとの直列共振における共振周波数である。
【実施例１】
【００３１】
図２及び図３を参照して第１の実施例を説明する。図２は、電流共振型コンバータ３のスイッチング周波数と電圧変換率の関係を示したグラフである。Ｑ（＝Ｚ０／Ｒａｃ）は、等価負荷抵抗Ｒａｃと特性インピーダンスＺ０により決まる値である。このグラフで、横軸は共振周波数ｆ０を基準としたスイッチング周波数ｆｓｗの比率Ｆ（＝ｆｓｗ／ｆ０）で示されており、縦軸はスイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときの電圧変換率（Ｖｏ／Ｖｂ）を基準とした電圧変換率Ｍで示されている。従って、ｆｓｗ＝ｆ０のとき、Ｆ及びＭは共に１になる。
【００３２】
グラフ上の点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と等しいときに対応する。ｆｓｗ＝ｆ０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．５倍の周波数（１．５×ｆ０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．６〜１．５の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．５×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．５倍の周波数（１．５×ｆ０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．６〜１．５の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ０から１．５×ｆ０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。
【００３３】
図２のグラフからも分かるように、電流共振型コンバータ３のスイッチング周波数ｆｓｗを共振周波数ｆ０の０．６倍の周波数である最小周波数ｆｍｉｎ（＝０．６×ｆ０）から共振周波数ｆ０の１．５倍の周波数である最大周波数ｆｍａｘ（＝１．５×ｆ０）までの間で変化させたき、電圧変換率Ｍは、スイッチング周波数ｆｓｗが最小周波数ｆｍｉｎになったときに最大となり、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘになったときに最小になる。また、スイッチング周波数ｆｓｗが共振周波数ｆ０と異なる場合には、電圧変換率ＭはＱの値に応じて変化する。つまり、電圧変換率Ｍは、等価負荷抵抗Ｒａｃが変動すると、それに応じて変化する。例えば、スイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持した状態で、等価負荷抵抗Ｒａｃが変動し、その結果としてＱが０〜０．４の間で変化すると、電圧変換率Ｍは点Ｂ２と点Ｃ２を結ぶ直線で変化する。尚、図２に示した例では、点Ｂ２に対応する電圧変換率Ｍは、０．９になるように設定されている。
【００３４】
第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、スイッチング周波数ｆｓｗを最小周波数ｆｍｉｎから最大周波数ｆｍａｘの間で変化させるスイッチング周波数ｆｓｗの制御を行う。ここで、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達するまでは、このスイッチング周波数ｆｓｗの制御により、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように電圧変換率Ｍが調整される。このとき、降圧コンバータ２の時比率は１に維持されている。つまり、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。このようにトランジスタ（ＦＥＴ）Ｑ２がオン状態に維持されているとき、スイッチング損失（トランジスタ（ＦＥＴ）Ｑ２がオンするとき、又はオフするときに生じる損失）、ダイオードＤ２の損失及びインダクタＬ２の鉄損が生じないので、降圧コンバータ２で生じる損失を低く抑えることができる。
【００３５】
一方、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したとき、第２の制御回路５は、スイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持した状態で、降圧コンバータ２の時比率を調整する。このとき、降圧コンバータ２の時比率は１より小さくなり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。つまり、降圧コンバータ２が降圧動作を開始する。この降圧動作により、電流共振型コンバータ３に入力される電圧Ｖｂが力率改善回路１によって生成される電圧Ｖｐよりも低くなる。このようにして電圧Ｖｂを降下させるのは、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときには、電流共振型コンバータ３の電圧変換率Ｍをこれ以上小さくすることができないためである。電圧変換率Ｍをこれ以上小さくすることができなくなったとき、つまり、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときには、次のような制御が行われる。指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔが電流共振型コンバータ３から出力される出力電圧Ｖｏよりも低いときには、第２の制御回路５が降圧コンバータ２の時比率を小さくしていく。降圧コンバータ２の時比率が小さくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが降下するため、出力電圧Ｖｏも降下する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔと等しくなるまで、降圧コンバータ２の時比率を小さくしていく。反対に、目標電圧Ｖｔｇｔが出力電圧Ｖｏよりも高いときには、第２の制御回路５が降圧コンバータ２の時比率を大きくしていく。降圧コンバータ２の時比率が大きくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが上昇するため、出力電圧Ｖｏも上昇する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔと等しくなるまで、降圧コンバータ２の時比率を大きくしていく。このように、第２の制御回路５は、降圧コンバータ２の時比率を制御することにより、電流共振型コンバータ３に入力される電圧Ｖｂを調整し、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させる。
【００３６】
次に、図３を参照して、降圧コンバータ２と電流共振型コンバータ３の動作を説明する。図３は、降圧コンバータ２のトランジスタ（ＦＥＴ）Ｑ２並びに電流共振型コンバータ３のトランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４のスイッチング動作を説明するためのタイミングチャートである。図３において、上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、上から四番目の波形は、トランジスタ（ＦＥＴ）Ｑ２のゲートに印加される駆動電圧の電圧波形を示している。尚、トランジスタ（ＦＥＴ）Ｑ２〜４は、駆動電圧がハイレベルのときにオンしロウレベルのときにオフする。また、上から三番目に、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数ｆｓｗの変化が示され、上から五番目に、降圧コンバータ２から出力される電圧Ｖｂと、力率改善回路１から出力される電圧Ｖｐの比（Ｖｂ／Ｖｐ）が示されている。
【００３７】
期間Ｔａにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは上昇していき、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、スイッチング周波数ｆｓｗを上昇させていく。その結果、電流共振型コンバータ３から出力される出力電圧Ｖｏは、スイッチング周波数ｆｓｗの上昇に応じて降下していく。そして、時点ｔ１でスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達し、期間Ｔｂに移行する。
【００３８】
期間Ｔｂにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは、最大周波数ｆｍａｘに維持される。一方、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１未満となり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。この期間、第２の制御回路５は、電流共振型コンバータ３のスイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持しつつ、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を制御する。つまり、等価負荷抵抗Ｒａｃの変化の影響がなければ、第２の制御回路５は、目標電圧Ｖｔｇｔが降下したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を降下させ、目標電圧Ｖｔｇｔが上昇したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を上昇させる。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が降下すると、降圧コンバータ２から出力される電圧Ｖｂが降下するため、Ｖｂ／Ｖｐの値が小さくなっていき、出力電圧Ｖｏが降下する。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が上昇すると、降圧コンバータ２から出力される電圧Ｖｂが上昇するため、Ｖｂ／Ｖｐの値が大きくなっていき、出力電圧Ｖｏが上昇する。そして、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になると電圧Ｖｐと電圧Ｖｂが等しくなるため、Ｖｂ／Ｖｐの値は１になる。この例では、時点ｔ２で、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になる。そして、この期間は、時点ｔ２で終了し、期間Ｔｃに移行する。
【００３９】
期間Ｔｃにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは降下していき、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持されている（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている）。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを降下させていく。このとき、電流共振型コンバータ３から出力される出力電圧Ｖｏは、等価負荷抵抗Ｒａｃの変化の影響がなければ、スイッチング周波数ｆｓｗが降下するにつれて上昇していく。
【００４０】
上述のように、本実施例では、トランジスタ（ＦＥＴ）Ｑ２は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときにだけ、スイッチング動作を開始する。従って、トランジスタ（ＦＥＴ）Ｑ２が、常時、スイッチング動作を行っている場合よりも、降圧コンバータ２における損失を低減することができる。
【実施例２】
【００４１】
図４及び図５を参照して第２の実施例を説明する。図４は、図２と同様に、電流共振型コンバータ３のスイッチング周波数と電圧変換率の関係を示したグラフである。このグラフの横軸と縦軸も、図２と同様に、Ｆ（＝ｆｓｗ／ｆ０）と電圧変換率Ｍにそれぞれ対応している。
【００４２】
グラフ上の点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ０と一致しているときに対応する。ｆｓｗ＝ｆ０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ０の１．５倍の周波数（１．５×ｆ０）にしたときに対応する。ここで、点Ｂ２に対応する電圧変換率Ｍは、０．９になるように設定されている。そして、本実施例では、電圧変換率Ｍの最小値を０．９に制限している。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ０の０．６倍の周波数（０．６×ｆ０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、電圧変換率Ｍが０．９になったときに対応する。
【００４３】
本実施例でも実施例１の場合と同様に、電流共振型コンバータ３のスイッチング周波数ｆｓｗを共振周波数ｆ０の０．６倍の周波数である最小周波数ｆｍｉｎ（＝０．６×ｆ０）から共振周波数ｆ０の１．５倍の周波数である最大周波数ｆｍａｘ（＝１．５×ｆ０）までの間で変化させるが、電圧変換率Ｍの下限が０．９に設定されている。このため、電圧変換率Ｍが０．９に到達したときには、スイッチング周波数ｆｓｗを変化させる範囲が制限される。つまり、Ｑが０より大きい場合、電圧変換率Ｍが０．９に到達したときのスイッチング周波数ｆｓｗが、スイッチング周波数ｆｓｗの可変範囲の上限になる。
【００４４】
第２の制御回路５は、電流共振型コンバータ３の電圧変換率Ｍが０．９に到達するまでは、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、スイッチング周波数ｆｓｗを最小周波数ｆｍｉｎから最大周波数ｆｍａｘの間で変化させるスイッチング周波数ｆｓｗの制御を行う。ここで、電圧変換率Ｍが０．９に到達するまでは、このスイッチング周波数ｆｓｗの制御により、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように電圧変換率Ｍが調整される。このとき、降圧コンバータ２の時比率は１に維持され、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。このようにトランジスタ（ＦＥＴ）Ｑ２がオン状態に維持されているとき、トランジスタ（ＦＥＴ）Ｑ２がオンするとき、又はオフするときのスイッチング損失、ダイオードＤ２の損失及びインダクタＬ２の鉄損は生じない。従って、降圧コンバータ２で生じる損失を低く抑えることができる。
【００４５】
本実施例では、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏと電流共振型コンバータ３に入力される電圧Ｖｂ（降圧コンバータ２から出力される電圧Ｖｂ）を検出することにより電圧変換率Ｍを算出することができる。なお、降圧コンバータ２の時比率が１に維持されているとき、力率改善回路１から出力される電圧Ｖｐと、降圧コンバータ２から出力される電圧Ｖｂは等しいので、電流共振型コンバータ３から出力される出力電圧Ｖｏだけを検出して電圧変換率Ｍを算出するようにしてもよい。つまり、力率改善回路１から出力される電圧Ｖｐが所定電圧に維持されているものとし、その所定電圧と出力電圧Ｖｏに基づいて電圧変換率Ｍを算出するようにしてもよい。このようにした場合、電圧変換率Ｍが０．９に到達後、電流共振型コンバータ３のスイッチング周波数ｆｓｗは、電圧変換率Ｍが０．９に到達したときのスイッチング周波数ｆｓｗに維持される。
【００４６】
一方、電流共振型コンバータ３の電圧変換率Ｍが０．９に到達したとき、第２の制御回路５は、電圧変換率Ｍを０．９に維持した状態で、降圧コンバータ２の時比率を変化させる時比率の制御を行う。このとき、降圧コンバータ２の時比率は１より小さくなり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。つまり、降圧コンバータ２が降圧動作を開始する。第２の制御回路５は、降圧コンバータ２の時比率を制御することにより、電流共振型コンバータ３に入力される電圧Ｖｂを調整する。
【００４７】
電流共振型コンバータ３の電圧変換率Ｍが０．９に維持されているときには、次のような制御が行われる。指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔが電流共振型コンバータ３から出力される出力電圧Ｖｏよりも低いときは、第２の制御回路５が降圧コンバータ２の時比率を小さくしていく。降圧コンバータ２の時比率が小さくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが降下するため、出力電圧Ｖｏも降下する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔに一致するまで、降圧コンバータ２の時比率を小さくしていく。反対に、指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔが電流共振型コンバータ３から出力される出力電圧Ｖｏよりも高いときは、第２の制御回路５が降圧コンバータ２の時比率を大きくしていく。降圧コンバータ２の時比率が大きくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが上昇するため、出力電圧Ｖｏも上昇する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔに一致するまで、降圧コンバータ２の時比率を大きくしていく。このように、第２の制御回路５は、降圧コンバータ２の時比率を制御することにより電流共振型コンバータ３に入力される電圧Ｖｂを調整し、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させる。
【００４８】
次に、図５を参照して、降圧コンバータ２と電流共振型コンバータ３の動作を説明する。図５は、降圧コンバータ２のトランジスタ（ＦＥＴ）Ｑ２並びに電流共振型コンバータ３のトランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４のスイッチング動作を説明するためのタイミングチャートである。図５において、上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、上から五番目の波形は、トランジスタ（ＦＥＴ）Ｑ２のゲートに印加される駆動電圧の電圧波形を示している。尚、トランジスタ（ＦＥＴ）Ｑ２〜４は、駆動電圧がハイレベルのときにオンしロウレベルのときにオフする。また、上から三番目に、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数ｆｓｗの変化が示され、上から四番目に、電流共振型コンバータ３の電圧変換率Ｍの変化が示され、上から六番目に、降圧コンバータ２から出力される電圧Ｖｂと、力率改善回路１から出力される電圧Ｖｐの比（Ｖｂ／Ｖｐ）が示されている。
【００４９】
期間Ｔａにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは上昇していき、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。電圧変換率Ｍは、スイッチング周波数ｆｓｗが上昇するにつれて降下していく。この期間、第２の制御回路５は、降圧コンバータ２の時比率を１に維持しつつ、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、スイッチング周波数ｆｓｗを上昇させ、電圧変換率Ｍを降下させていく。その結果、電流共振型コンバータ３から出力される出力電圧Ｖｏは、電圧変換率Ｍと同様に、スイッチング周波数ｆｓｗが上昇するにつれて降下していく。そして、時点ｔ１で電圧変換率Ｍが０．９に到達し、期間Ｔｂに移行する。
【００５０】
期間Ｔｂにおいては、電圧変換率Ｍが０．９に維持される。一方、降圧コンバータ２の時比率は１未満となり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。この期間、第２の制御回路５は、電流共振型コンバータ３の電圧変換率Ｍを０．９に維持しつつ、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を制御する。つまり、第２の制御回路５は、目標電圧Ｖｔｇｔが降下したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を降下させ、目標電圧Ｖｔｇｔが上昇したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を上昇させる。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が降下すると、降圧コンバータ２から出力される電圧Ｖｂが降下するため、Ｖｂ／Ｖｐの値が小さくなっていき、出力電圧Ｖｏが降下する。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が上昇すると、降圧コンバータ２から出力される電圧Ｖｂが上昇するため、Ｖｂ／Ｖｐの値が大きくなっていき、出力電圧Ｖｏが上昇する。そして、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になると電圧Ｖｐと電圧Ｖｂが等しくなるため、Ｖｂ／Ｖｐの値は１になる。この例では、時点ｔ２で、降圧コンバータ２の時比率が１になる。そして、この期間は、時点ｔ２で終了し、期間Ｔｃに移行する。
【００５１】
期間Ｔｃにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは降下していき、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持されている（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている）。電圧変換率Ｍは、スイッチング周波数ｆｓｗが降下するにつれて上昇していく。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、スイッチング周波数ｆｓｗを降下させ、電圧変換率Ｍを上昇させていく。このとき、電流共振型コンバータ３から出力される出力電圧Ｖｏは、電圧変換率Ｍが上昇するにつれて上昇していく。
【００５２】
上述のように、本実施例では、トランジスタ（ＦＥＴ）Ｑ２は、電流共振型コンバータ３の電圧変換率Ｍが所定の値に到達したときだけ、スイッチング動作を開始する。従って、トランジスタ（ＦＥＴ）Ｑ２が、常時、スイッチング動作を行っている場合よりも、降圧コンバータ２における損失を低減することができる。
【実施例３】
【００５３】
図６から図８を参照して第３の実施例を説明する。図６は、本実施例に係る電源装置を示した回路図である。この電源装置は、力率改善回路１、降圧コンバータ２、電流共振型コンバータ３、第１の制御回路４、第３の制御回路７、第４の制御回路８及び指令電圧生成回路６により構成されている。これらの回路のうち、力率改善回路１、降圧コンバータ２、電流共振型コンバータ３、第１の制御回路４及び指令電圧生成回路６は、図１において同じ番号が付けられているそれぞれの回路と同様の回路である。尚、指令電圧生成回路６から出力される目標電圧Ｖｔｇｔは、第３の制御回路７及び第４の制御回路８に入力されている。
【００５４】
第３の制御回路７は、指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに基づいて、降圧コンバータ２の時比率（トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率）を制御する。この制御では、目標電圧Ｖｔｇｔが所定の電圧値以下になったときに、目標電圧Ｖｔｇｔに基づいて、降圧コンバータ２から出力される電圧Ｖｂ、つまり電流共振型コンバータ３に入力される電圧である電圧Ｖｂの電圧値が調整される。所定の電圧値は、定格出力電圧Ｖｒよりも低い電圧値に設定される。尚、本実施例では、次の２つの条件を満たしているときに電流共振型コンバータ３から出力される出力電圧Ｖｏの電圧値を定格出力電圧Ｖｒとしている。第１の条件は、力率改善回路１から出力される電圧Ｖｐと電流共振型コンバータ３に入力される電圧Ｖｂが等しいこと、つまり、降圧コンバータ２の時比率が１に維持されていることであり、第２の条件は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが共振周波数ｆ０と等しいことである。
【００５５】
第４の制御回路８は、指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに基づいて、電流共振型コンバータ３のスイッチング周波数ｆｓｗ（トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数）を制御する。この制御では、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるようにスイッチング周波数ｆｓｗが制御される。
【００５６】
次に、図７を参照して、第３の制御回路７によって行われる降圧コンバータ２の時比率の制御と、第４の制御回路８によって行われる電流共振型コンバータ３のスイッチング周波数ｆｓｗの制御を具体的に説明する。図７は、スイッチング周波数ｆｓｗと電圧変化率の関係を示したグラフである。このグラフで、横軸は共振周波数ｆ０を基準としたスイッチング周波数ｆｓｗの比率Ｆ（＝ｆｓｗ／ｆ０）に対応する。縦軸は、Ｖｂ＝Ｖｐかつｆｓｗ＝ｆ０のときの電圧変換率（Ｖｏ／Ｖｐ）を基準とした電圧変換率Ｍ’に対応する。この電圧変換率Ｍ’は、降圧コンバータ２と電流共振型コンバータ３を併せた電圧変換率である。従って、Ｖｂ＝Ｖｐであれば、電圧変換率Ｍ’は電流共振型コンバータ３の電圧変換率Ｍと同じになる。
【００５７】
図７において、実線で示された曲線はＶｂ＝Ｖｐのときに対応し、破線で示された曲線はＶｂ＝０．５Ｖｐのときに対応する。この２つの曲線からも分かるように、Ｖｂ＝０．５Ｖｐのときに電流共振型コンバータ３に入力される電圧は、Ｖｂ＝Ｖｐのときに電流共振型コンバータ３に入力される電圧の１／２（０．５倍）になるので、Ｖｂ＝０．５Ｖｐのときの電圧変換率Ｍ’は、Ｖｂ＝Ｖｐのときの電圧変換率Ｍ’の１／２（０．５倍）になる。実線で示された曲線上の点Ａはｆｓｗ＝ｆ０のときに対応し、このときの電圧変換率Ｍ’は１になる。一方、破線で示された曲線上の点Ｂもｆｓｗ＝ｆ０のときに対応し、このときの電圧変換率Ｍ’は０．５になる。尚、点Ａのときに電流共振型コンバータ３から出力されている出力電圧Ｖｏが定格出力電圧Ｖｒに対応している。従って、点Ｂのときには、定格出力電圧Ｖｒの１／２（０．５倍）の電圧が出力電圧Ｖｏとして電流共振型コンバータ３から出力される。
【００５８】
第３の制御回路７は、目標電圧Ｖｔｇｔに基づいて降圧コンバータ２の時比率を制御する。なお、目標電圧Ｖｔｇｔが所定の電圧値よりも大きいとき、第３の制御回路７は、降圧コンバータ２の時比率を１に維持する。以下の説明では、この所定の電圧値を０．９Ｖｒ（定格出力電圧Ｖｒの０．９倍）として説明を行う。
【００５９】
第３の制御回路７は、目標電圧Ｖｔｇｔが０．９Ｖｒより大きいときには、降圧コンバータ２の時比率を１に維持し、目標電圧Ｖｔｇｔが０．９Ｖｒ以下になったときには、目標電圧Ｖｔｇｔと定格出力電圧Ｖｒの比（Ｋｒｅｆ＝Ｖｔｇｔ／Ｖｒ）が、電流共振型コンバータ３に入力される電圧Ｖｂと力率改善回路１から出力される電圧Ｖｐの比（Ｖｂ／Ｖｐ）と等しくなるよう降圧コンバータ２の時比率を制御する。つまり、目標電圧Ｖｔｇｔが０．９Ｖｒ以下になったとき、第３の制御回路７は、電圧Ｖｂを電圧ＶｐのＫｒｅｆ倍の電圧（Ｋｒｅｆ×Ｖｐ）に一致させるように、降圧コンバータ２の時比率を制御する。例えば、Ｋｒｅｆが０．８のとき、第３の制御回路７は、電圧Ｖｂが電圧Ｖｐの０．８倍の電圧（０．８×Ｖｐ）と等しくなるように、降圧コンバータ２の時比率を制御する。
【００６０】
尚、電圧Ｖｂの目標値の決め方はこれ以外の方法であってもよい。例えば、電圧Ｖｂの目標値を（Ｋｒｅｆ＋０．０５）×Ｖｐで得られる値にしてもよい。つまり、電圧Ｖｂが（Ｋｒｅｆ＋０．０５）×Ｖｐで得られる値と等しくなるように降圧コンバータ２の時比率が制御されるようにしてもよい。この場合、Ｋｒｅｆが０．９のとき、電圧Ｖｂの目標値は０．９５Ｖｐになり、Ｋｒｅｆが０．８のとき、電圧Ｖｂの目標値は０．８５Ｖｐになる。さらに、電圧Ｖｂの目標値は（Ｋｒｅｆ−０．０５）×Ｖｐで得られる値にしてもよい。つまり、電圧Ｖｂが（Ｋｒｅｆ−０．０５）×Ｖｐで得られる値と等しくなるように降圧コンバータ２の時比率が制御されるようにしてもよい。この場合、Ｋｒｅｆが０．９のとき、電圧Ｖｂの目標値は０．８５Ｖｐになり、Ｋｒｅｆが０．８のとき、電圧Ｖｂの目標値は０．７５Ｖｐになる。
【００６１】
また、電圧Ｖｂの目標値を段階的に変化させるようにしてもよい。例えば、Ｋｒｅｆを小数第２位で四捨五入した値（Ｋｒｅｆ’）を、Ｋｒｅｆの代わりに使用するようにしてもよい。つまり、このＫｒｅｆ’Ｖｐを電圧Ｖｂの目標値としてもよい。この場合、Ｋｒｅｆが０．８５以上０．９以下のとき電圧Ｖｂの目標値は０．９Ｖｐになり、Ｋｒｅｆが０．７５以上０．８５未満のとき電圧Ｖｂの目標値は０．８Ｖｐになり、Ｋｒｅｆが０．６５以上０．７５未満のとき電圧Ｖｂの目標値は０．８Ｖｐになる。
【００６２】
また、上記の説明では目標電圧Ｖｔｇｔと定格出力電圧Ｖｒの比（Ｋｒｅｆ＝Ｖｔｇｔ／Ｖｒ）に基づいて降圧コンバータ２の時比率を決め、この時比率で降圧コンバータ２をスイッチング動作させるようにしてもよい。この場合、例えば、Ｋｒｅｆに所定の定数を乗じて得られた値を、降圧コンバータ２の時比率としてもよい。
【００６３】
次に、図８を参照して、降圧コンバータ２と電流共振型コンバータ３の動作を説明する。図８は、降圧コンバータ２のトランジスタ（ＦＥＴ）Ｑ２並びに電流共振型コンバータ３のトランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４のスイッチング動作を説明するためのタイミングチャートである。図８において、上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、上から五番目の波形は、トランジスタ（ＦＥＴ）Ｑ２のゲートに印加される駆動電圧の電圧波形を示している。尚、トランジスタ（ＦＥＴ）Ｑ２〜４は、駆動電圧がハイレベルのときにオンしロウレベルのときにオフする。また、上から三番目に、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数ｆｓｗの変化が示され、上から四番目に、目標電圧Ｖｔｇｔと定格出力電圧Ｖｒの比（Ｋｒｅｆ＝Ｖｔｇｔ／Ｖｒ）が示され、上から六番目に、降圧コンバータ２から出力される電圧Ｖｂと、力率改善回路１から出力される電圧Ｖｐの比（Ｖｂ／Ｖｐ）が示されている。
【００６４】
期間Ｔａにおいては、目標電圧Ｖｔｇｔが降下していくため、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは目標電圧Ｖｔｇｔの降下に従って上昇していく。このとき、Ｋｒｅｆ（＝Ｖｔｇｔ／Ｖｒ）も降下していくが、Ｋｒｅｆが０．９より大きいため、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。この期間、第３の制御回路７は、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を１に維持する。従って、力率改善回路１から出力される電圧Ｖｐと、降圧コンバータ２から出力される電圧Ｖｂは等しい電圧値に維持される。一方、第４の制御回路８は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、目標電圧Ｖｔｇｔの降下に従って、電流共振型コンバータ３のスイッチング周波数ｆｓｗを上昇させていく。そして、時点ｔ１でＫｒｅｆが０．９に到達し、期間Ｔｂに移行する。
【００６５】
期間Ｔｂにおいては、Ｋｒｅｆが０．９以下になるため、第３の制御回路７は、電圧Ｖｂを電圧ＶｐのＫｒｅｆ倍の電圧（Ｋｒｅｆ×Ｖｐ）に一致させるように、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を制御する。このとき、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１より小さくなるなり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。一方、第４の制御回路８は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗの制御を行い、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させる。つまり、第３の制御回路７は、電圧Ｖｂを目標値（Ｋｒｅｆ×Ｖｐ）に一致させるように、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を制御し、第４の制御回路８は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標値（目標電圧Ｖｔｇｔ）に一致させるように、電流共振型コンバータ３のスイッチング周波数ｆｓｗを制御する。第３の制御回路７は、Ｋｒｅｆが０．９以下である限り、電圧Ｖｂを目標値（Ｋｒｅｆ×Ｖｐ）に一致させるように降圧コンバータ２の時比率を制御しつづけるが、Ｋｒｅｆが０．９より大きい領域に戻ると、降圧コンバータ２の時比率を１にし、電圧Ｖｂと電圧Ｖｐを等しくさせる。この例では、時点ｔ２で、Ｋｒｅｆが０．９より大きい領域に戻る。そして、この期間は、時点ｔ２で終了し、期間Ｔｃに移行する。
【００６６】
期間Ｔｃにおいては、Ｋｒｅｆが０．９より大きくなったため、トランジスタ（ＦＥＴ）Ｑ２はオン状態になり、電圧Ｖｂは電圧Ｖｐと等しくなる。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を１に戻したとき（トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を停止したとき）、電圧Ｖｂが急激に上昇するため、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がスイッチング周波数ｆｓｗは一時的に上昇するが、その後は、目標電圧Ｖｔｇｔの上昇に従って降下していく。この期間、第３の制御回路７は、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を１に維持する。一方、第４の制御回路８は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、目標電圧Ｖｔｇｔの上昇に従って、電流共振型コンバータ３のスイッチング周波数ｆｓｗを降下させていく。
【００６７】
上述のように、本実施例では、トランジスタ（ＦＥＴ）Ｑ２は、目標電圧Ｖｔｇｔが所定の電圧値以下になったときだけ、スイッチング動作を開始する。従って、トランジスタ（ＦＥＴ）Ｑ２が、常時、スイッチング動作を行っている場合よりも、降圧コンバータ２における損失を低減することができる。
【００６８】
次に、電流共振型コンバータの共振回路の構成方法について図面を参照して説明する。この共振回路において、直列共振に関わるインダクタ（直列共振インダクタ）と並列共振に関わるインダクタ（並列共振インダクタ）は、以下のようにして構成される。図９は、直列共振インダクタを、トランスＴ１の漏れインダクタＬｒｐ、Ｌｒｓにより構成した場合を示している。この場合、トランスＴ１を疎結合にし、このトランスＴ１に共振コンデンサを接続することにより共振回路が構成される。このとき、トランスＴ１の結合係数は０．８〜０．９程度に設定される。尚、トランスＴ１の励磁インダクタＬｍは、並列共振インダクタになる。
【００６９】
図１０は、直列共振インダクタを、外部インダクタＬａｄｄにより構成した場合を示している。この場合、トランスＴ１を密結合にし、このトランスＴ１に外部インダクタＬａｄｄと共振コンデンサを接続することにより共振回路が構成される。尚、トランスＴ１の励磁インダクタＬｍは、図１０の場合と同様に、並列共振インダクタになる。
【００７０】
図１１は、直列共振インダクタを、外部インダクタＬａｄｄと漏れインダクタＬｒｐ、Ｌｒｓにより構成した場合を示している。この場合、トランスＴ１を疎結合にし、このトランスＴ１に外部インダクタＬａｄｄと共振コンデンサを接続することにより共振回路が構成される。尚、トランスＴ１の励磁インダクタＬｍは、図１０の場合と同様に、並列共振インダクタになる。
【００７１】
次に、共振回路の共振コンデンサの構成方法について説明する。図１２は、コンデンサＣ１１及びコンデンサＣ１２により、共振コンデンサを構成した場合を示している。この場合、直流電源Ｖｉｎの両端にコンデンサＣ１１とコンデンサＣ１２が直列に接続され、コンデンサＣ１１とコンデンサＣ１２の接続部にトランスＴ１の一次巻線の一端が接続される。
【００７２】
図１３は、コンデンサＣ１３、コンデンサＣ１４及びコンデンサＣ１５により、共振コンデンサを構成した場合を示している。この場合、直流電源Ｖｉｎの両端にコンデンサＣ１４とコンデンサＣ１５が直列に接続され、コンデンサＣ１４とコンデンサＣ１５の接続部とトランスＴ１の一次巻線の一端との間にコンデンサＣ１３が接続される。また、コンデンサＣ１４及びコンデンサＣ１５の過負荷保護のために、これらのコンデンサにダイオードＤ１１及びダイオード１２を並列に接続してもよい。この例では、コンデンサＣ１４と並列にダイオードＤ１１が接続されており、この接続において、ダイオードＤ１１のカソードは直流電源Ｖｉｎの正極側に接続される。また、コンデンサＣ１５と並列にダイオードＤ１２が接続されており、この接続において、ダイオードＤ１２のアノードは直流電源Ｖｉｎの負極側に接続される。尚、このようにダイオードＤ１１及びダイオード１２を接続することにより、出力電圧の垂下を行わせることも可能になる。
【００７３】
また、本実施１から３では、ハーフブリッジ構成の電流共振型コンバータを用いたが、図１４に示したようなフルブリッジ構成の電流共振型コンバータであってもよい。この回路では、直流電源Ｖｉｎの両端にトランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１２が直列に接続され、更に、トランジスタ（ＦＥＴ）Ｑ１３とトランジスタ（ＦＥＴ）Ｑ１４も直流電源Ｖｉｎの両端に直列に接続されている。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１２の接続部は、共振回路を構成するコンデンサＣｒとインダクタＣｒを介してトランスＴ１の一次巻線の一端に接続され、トランジスタ（ＦＥＴ）Ｑ１３とトランジスタ（ＦＥＴ）Ｑ１４の接続部は、トランスＴ１の一次巻線の他端に接続されている。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１４が同時にオンし、トランジスタ（ＦＥＴ）Ｑ１２とトランジスタ（ＦＥＴ）Ｑ１３が同時にオンする。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１４の組と、トランジスタ（ＦＥＴ）Ｑ１２とトランジスタ（ＦＥＴ）Ｑ１３の組は、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。
【００７４】
また、トランスＴ１の二次側に設けられる整流回路は、図１５に示したようなダイオードブリッジ１０であってもよい。
【００７５】
上述のように、本発明に係るコンバータの一部をなす電流共振型コンバータには色々な構成があるが、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整されるように構成されていれば、その構成は、特に、限定されることはない。従って、電流共振型コンバータは、トランスＴ１の一次巻線又は二次巻線にコンデンサが並列に接続された電流共振型コンバータ（いわゆるＬＣＣコンバータ）であっても、同様に実施することができる。また、降圧コンバータについても、降圧動作をするように構成されていれば、その構成は、特に、限定されることはない。
【００７６】
また、上記の実施例では、降圧コンバータを電流共振型コンバータの前段に接続した場合について説明したが、本発明は、降圧コンバータを電流共振型コンバータの後段に接続した場合にも同様に実施することができる。つまり、図１６に示したように、電流共振型コンバータの出力が降圧コンバータの入力に接続される構成であっても、本発明を同様に実施することができる。尚、このように降圧コンバータを電流共振型コンバータの後段に接続した場合、降圧コンバータから出力される出力電圧を、指令電圧生成回路から与えられる目標電圧に一致させるように、降圧コンバータ及び電流共振型コンバータの動作が制御される。
【符号の説明】
【００７７】
１  力率改善回路
２  降圧コンバータ
３  電流共振型コンバータ
４  第１の制御回路
５  第２の制御回路
６  指令電圧生成回路
７  第３の制御回路
８  第４の制御回路
【図１】
2014143884.tif 000006
【図２】
2014143884.tif 000007
【図３】
2014143884.tif 000008
【図４】
2014143884.tif 000009
【図５】
2014143884.tif 000010
【図６】
2014143884.tif 000011
【図７】
2014143884.tif 000012
【図８】
2014143884.tif 000013
【図９】
2014143884.tif 000014
【図１０】
2014143884.tif 000015
【図１１】
2014143884.tif 000016
【図１２】
2014143884.tif 000017
【図１３】
2014143884.tif 000018
【図１４】
2014143884.tif 000019
【図１５】
2014143884.tif 000020
【図１６】
2014143884.tif 000021
【図１７】
2014143884.tif 000022
【図１８】
2014143884.tif 000023
【図１９】
2014143884.tif 000024
【図２０】
2014143884.tif 000025
【図２１】
2014143884.tif 000026
【図２２】
2014143884.tif 000027