(57)【要約】【課題】ＤＣ／ＤＣコンバータにおいて、スイッチングＦＥＴから発生するＥＭＩレベルを充分に低減し、かつ、電源の効率の悪化を最小限にする。【解決手段】ＤＣ／ＤＣコンバータにおいて、昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路と、リンギング周波数変更回路を駆動するためのスイッチング回路を有し、昇圧または降圧用のスイッチングＦＥＴのドレインにコンデンサの一端が接続され、コンデンサの他端はリンギング周波数変更回路用ＦＥＴのドレインと接続され、リンギング周波数変更回路用ＦＥＴのソースはＧＮＤに接続され、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数が低くなるようにリンギング周波数変更回路を有効になるような制御回路を有する。【選択図】図１
2014121164.tif 000002
【特許請求の範囲】
【請求項１】
昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路と、
リンギング周波数変更回路を駆動するためのスイッチング回路を有し、
該昇圧または降圧用のスイッチングＦＥＴのドレインにコンデンサの一端が接続され、
該コンデンサの他端はリンギング周波数変更回路用ＦＥＴのドレインと接続され、
該リンギング周波数変更回路用ＦＥＴのソースはＧＮＤに接続され、
該昇圧または降圧用のスイッチングＦＥＴがＯＮするタイミングもしくはＯＦＦするタイミングに発生するリンギングのうちで、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数が低くなるようにリンギング周波数変更回路を有効にして、それ以外のタイミングではリンギング周波数変更回路は無効となるような制御回路を具備したことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、
該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が高電位側から低電位側へ遷移していき、低電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが低電位側から高電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、
該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が低電位側から高電位側へ遷移していき、高電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが高電位側から低電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路と、
リンギング周波数変更回路を駆動するためのスイッチング回路を有し、
該昇圧または降圧用のスイッチングＦＥＴのドレインにコンデンサの一端が接続され、
該コンデンサの他端はリンギング周波数変更回路用ＦＥＴのドレインと接続され、
該リンギング周波数変更回路用ＦＥＴのソースはＧＮＤに接続され、
リンギング周波数変更回路を駆動するためのスイッチング回路は前記昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路を基準としてそのタイミングから所定の期間を遅延させた遅延回路で構成されており、
該昇圧または降圧用のスイッチングＦＥＴがＯＮするタイミングもしくはＯＦＦするタイミングに発生するリンギングのうちで、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数が低くなるようにリンギング周波数変更回路を有効にして、それ以外のタイミングではリンギング周波数変更回路は無効となるような制御回路を具備したことを特徴とするＤＣ／ＤＣコンバータ。
【請求項５】
前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、
該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が高電位側から低電位側へ遷移していき、低電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが低電位側から高電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、
該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が低電位側から高電位側へ遷移していき、高電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが高電位側から低電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記昇圧または降圧用のスイッチングＦＥＴがＯＮするタイミングもしくはＯＦＦするタイミングに発生するリンギングのうちで、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数がプリント基板の共振周波数よりも充分低くなるようにリンギング周波数変更回路を有効にして、それ以外のタイミングではリンギング周波数変更回路は無効となるような制御回路を具備したことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項８】
請求項１〜７に記載のいずれかのＤＣ／ＤＣコンバータを搭載したことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータ及びそれを搭載する表示装置に関し、特に、ＤＣ／ＤＣコンバータがスイッチング回路にて構成される場合に、ＤＣ／ＤＣコンバータの効率の低下を最小限に抑え、かつＥＭＩも低減するＤＣ／ＤＣコンバータ及びそれを搭載した表示装置に関する。
【背景技術】
【０００２】
近年、薄型表示装置のパネルの大型化や高解像度化（高精細化）に伴い、装置内の映像信号の伝送周波数速度が上がってきている。大型化・高解像度化が進むにつれ、表示装置から発生する不要輻射（ＥＭＩ：Ｅｌｅｃｔｏｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｅｎｃｅ）も大きくなる。
【０００３】
ここでＥＭＩの輻射源となるものに関して考えると、表示装置を駆動するための回路部品が搭載されている信号処理基板（プリント基板）上のクロック信号を出力するＩＣやＩＣを駆動するために必要な電源回路のノイズなどが挙げられる。
【０００４】
ここでは特に電源回路がスイッチング電源で構成されている場合を考える。電源回路（ＤＣ／ＤＣコンバータ回路）において電圧を変換する際にスイッチング方式を用いると比較的効率が良く設計できるため、スイッチング電源回路はよく使われる回路方式である。
【０００５】
しかし、スイッチング電源回路は回路の構成上、必要な電圧をスイッチングして作るため、ＯＮ／ＯＦＦの切り替わる瞬間にある周波数成分を持った電圧変動（リンギング）が発生し、この電圧変動が不要ノイズを発生する原因となることが分かっている。
【０００６】
また、このリンギングの不要ノイズ成分はプリント基板自身の共振周波数に大きく影響を受けて、不要ノイズ成分が増大されてしまう可能性がある。
【０００７】
ここでＥＭＩに関して、周波数毎にノイズの許容レベルに関する限度値が定められており、規程の周波数帯域において全てのノイズレベルを限度値内に収める必要がある。当然ノイズレベルは小さい方が良い。よって、次に示すように、スイッチング電源を用いた場合でもＥＭＩを低減する技術が知られている。
【０００８】
特許文献１の従来技術は、半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置及び光交換機に関するものであり、特に、インダクタの後段にダイオードを挿入してリンギング成分を低減させるというものである（図１４参照）。
【０００９】
しかし、ダイオードではＥＭＩを悪化させるリンギング周波数自体を変えることはできないため、充分なＥＭＩ低減効果を得ることができないという問題がある。
【００１０】
特許文献２の従来技術は、スイッチング電源装置に関するものであり、特に、インダクタ（トランス）の両端にスナバ回路を設け、スイッチング時のリンギングを低減させるというものである（図１５参照）。
【００１１】
しかし、本従来技術の構成では、スイッチング時に常にスナバ回路が動作するために、電源の効率を悪化させることになる。
【００１２】
また、スナバ回路ではＥＭＩを悪化させるリンギング周波数成分を充分に除くことはできないため、充分なＥＭＩ低減効果を得ることができないという問題がある。
【００１３】
特許文献３の従来技術は、自励式ＤＣ／ＤＣコンバータに関するものであり、特に、スイッチング素子のオフ期間を延ばすことで、リンギングを抑制し、低負荷時の周波数の上昇を抑えることができ、軽負荷時における効率改善に寄与することができる自励式ＤＣ／ＤＣコンバータを提供することを特徴とする（図１６参照）。
【００１４】
しかし、本従来技術で述べられているリンギングとは、軽負荷時に発生する発振周波数の数倍程度のリンギングのことであり、発振周波数のＯＮ／ＯＦＦ時に発生する数百〜数千倍のリンギングのことではなく、よってＥＭＩに最も影響を与える数十〜数百ＭＨｚ帯域のリンギング周波数成分を除くことはできないためＥＭＩ低減効果を得ることができないという問題がある。
【００１５】
特許文献４の従来技術は、電圧駆動素子の駆動回路に関するものであり、特に、三相インバータなどの負荷と入力Ｖｉｎの間にスナバ回路を設け、入力にフィードバック（Ｆ／Ｂ）をかけてスイッチング時のゲート開閉を鈍らせることでリンギングを低減させることを特徴とする（図１７参照）。
【００１６】
しかし、本従来技術では、本発明に対して保護用ダイオード２つとスナバ抵抗３個が余分に必要となる。
【００１７】
また、本従来技術の構成ではスイッチング時にスナバ回路が動作した場合、スナバ抵抗による損失が発生するため効率悪化を招くこととなる。
【００１８】
さらには、負荷の電圧変動を入力にフィードバック（Ｆ／Ｂ）してスイッチングＦＥＴのゲートの開閉を鈍らせてリンギングを除去する方法のため、このゲート開閉のタイミングで効率悪化が大きくなる。
【００１９】
加えて、入力ラインに負荷のＦ／Ｂをかけることでリンギング成分を持つノイズを入力ラインに拡散してしまう可能性がある。
【００２０】
特許文献５の従来技術は、適応型リンギング抑制装置に関するものである。本従来技術の構成は、遅延回路を含んだローパスフィルタ回路を用いてリンギングを低減させるというものであり（図１８参照）、リンギング成分を含んだ映像信号などに映像信号処理回路でローパスフィルタを用いてリンギング成分を除去する。
【００２１】
しかし、本従来技術は、リンギング発生箇所のリンギング成分を除去するものではなく、各回路を経由した結果リンギング成分が除去された出力が得られるというものである。
【００２２】
すなわち、１つの遅延回路の出力にはリンギング成分が含まれたまま次段へ伝送される部分もあるため、根本的なリンギング成分は除去することができず、本従来技術の方法を応用してもＥＭＩを低減することはできない。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００８−２０３７８４号公報
【特許文献２】特開２００５−１１７８５２号公報
【特許文献３】特開２００３−６１３５５号公報
【特許文献４】特開２０１１−５５６９５号公報
【特許文献５】特開平５−５６３０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
ＤＣ／ＤＣコンバータがスイッチング回路にて構成される場合、スイッチングＦＥＴのＯＮ／ＯＦＦのタイミングで立ち上がりまたは立ち下がりのリンギングが発生する。このリンギング成分があると、リンギングの周波数成分がノイズ源となってＥＭＩが悪化する。
【００２５】
このリンギング成分を低減させる方法として、特許文献１の従来技術に示すような、スイッチングＦＥＴのドレイン−ソース間にダイオードを挿入しアンダーシュート成分を低減させる方法が知られている。
【００２６】
ただし、ダイオードではアンダーシュート成分を低減させるだけでリンギングの周波数成分が消えるわけではなく、充分なＥＭＩ低減効果を得られない場合がある。
【００２７】
すなわち、この従来例では、リンギング量を低減することはできてもそのリンギングが持っている周波数成分を充分に変更することができないため、依然としてＥＭＩレベルを充分低減するには至っていない。
【００２８】
したがって、例えば、リンギング量を低減して小さくしても、プリント基板の共振周波数と近い値となっている場合、増大される可能性がある。
【００２９】
一方、周波数成分を変更する具体的な方法としては、特許文献２の従来技術に示すように、スイッチングＦＥＴのドレイン−ソース間にコンデンサを直接挿入するのが最良の方法である。
【００３０】
リンギングが発生するスイッチング電源ラインとＧＮＤ間（正確にはスイッチングＦＥＴのドレイン−ソース間）にコンデンサを挿入すると伝送ラインの寄生抵抗などの抵抗成分と挿入したコンデンサによってスイッチング波形の立ち上がり／立ち下がりの時定数が変わり（スイッチング波形は矩形波であるが、矩形波の立ち上がり／立ち下がりが鈍る）、それに伴ってリンギングの周波数成分も変わる。
【００３１】
しかしながら、単純にスイッチングＦＥＴのドレイン−ソース間にコンデンサを挿入してしまうと、今度はスイッチング波形自体が鈍ることによって電源（ＤＣ／ＤＣコンバータ）の効率を大きく悪化させてしまうという問題が発生する。
【００３２】
そこで、本発明では、これらの問題点を解決すべく、スイッチングＦＥＴから発生するＥＭＩレベルを充分に低減し、かつ、電源（ＤＣ／ＤＣコンバータ）の効率の悪化を最小限にすることを目的とした。
【課題を解決するための手段】
【００３３】
前記課題を解決するために、本発明のＤＣ／ＤＣコンバータは、昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路と、リンギング周波数変更回路を駆動するためのスイッチング回路を有し、該昇圧または降圧用のスイッチングＦＥＴのドレインにコンデンサの一端が接続され、該コンデンサの他端はリンギング周波数変更回路用ＦＥＴのドレインと接続され、該リンギング周波数変更回路用ＦＥＴのソースはＧＮＤに接続され、該昇圧または降圧用のスイッチングＦＥＴがＯＮするタイミングもしくはＯＦＦするタイミングに発生するリンギングのうちで、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数が低くなるようにリンギング周波数変更回路を有効にして、それ以外のタイミングではリンギング周波数変更回路は無効となるような制御回路を具備したことを特徴とする。
【００３４】
また、前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が高電位側から低電位側へ遷移していき、低電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが低電位側から高電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする。
【００３５】
また、前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が低電位側から高電位側へ遷移していき、高電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが高電位側から低電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したこと特徴とする。
【００３６】
一方、本発明のＤＣ／ＤＣコンバータは、昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路と、リンギング周波数変更回路を駆動するためのスイッチング回路を有し、該昇圧または降圧用のスイッチングＦＥＴのドレインにコンデンサの一端が接続され、該コンデンサの他端はリンギング周波数変更回路用ＦＥＴのドレインと接続され、該リンギング周波数変更回路用ＦＥＴのソースはＧＮＤに接続され、リンギング周波数変更回路を駆動するためのスイッチング回路は前記昇圧または降圧用のスイッチングＦＥＴを駆動するためのスイッチング回路を基準としてそのタイミングから所定の期間を遅延させた遅延回路で構成されており、該昇圧または降圧用のスイッチングＦＥＴがＯＮするタイミングもしくはＯＦＦするタイミングに発生するリンギングのうちで、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数が低くなるようにリンギング周波数変更回路を有効にして、それ以外のタイミングではリンギング周波数変更回路は無効となるような制御回路を具備したことを特徴とすることを特徴とする。
【００３７】
また、前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が高電位側から低電位側へ遷移していき、低電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが低電位側から高電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする。
【００３８】
また、前記リンギング周波数変更回路はコンデンサとＦＥＴと該ＦＥＴを駆動するためのスイッチング回路から構成され、該スイッチング回路の制御タイミングは、前記昇圧または降圧用のスイッチングＦＥＴのドレイン−ソース間電圧が低電位側から高電位側へ遷移していき、高電位に到達した時点でスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続された状態となり、前記昇圧または降圧用のスイッチングＦＥＴが高電位側から低電位側へ遷移する期間ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となるような制御回路を具備したことを特徴とする。
【００３９】
加えて、本発明のＤＣ／ＤＣコンバータは、前記昇圧または降圧用のスイッチングＦＥＴがＯＮするタイミングもしくはＯＦＦするタイミングに発生するリンギングのうちで、ＥＭＩ悪化に大きく影響を与えている方のリンギング周波数成分のみリンギング周波数がプリント基板の共振周波数よりも充分低くなるようにリンギング周波数変更回路を有効にして、それ以外のタイミングではリンギング周波数変更回路は無効となるようにしていてもよい。
【００４０】
さらに、前記いずれかのＤＣ／ＤＣコンバータを搭載したことを特徴とする表示装置としてもよい。
【発明の効果】
【００４１】
本発明の前記ＤＣ／ＤＣコンバータは、リンギングの周波数成分を変えるためのコンデンサを常に稼動させるのではなく、ＥＭＩ悪化に主として影響を与えている部分のリンギングの周波数成分のみを変更する制御回路を搭載したことにより、ＤＣ／ＤＣコンバータの効率の悪化を最小限に抑え、かつＥＭＩも低減することができる。
【００４２】
特に、本発明では、スナバ抵抗や入力Ｆ／Ｂ保護用のダイオードも不要であるため、特許文献４のような従来技術に対して、部品点数の削減にも効果がある。
【００４３】
これにより、リンギングの発生箇所の直近のＧＮＤにコンデンサを用いてノイズ発生源から最小限の距離でＧＮＤにノイズを逃がせるため、ノイズを電源ラインなどに拡散することはなく、また、スイッチングＦＥＴのゲート開閉自体を制御するものではないため、効率悪化を最小限に抑えることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１のリンギング周波数変更回路の構成例を示す図である。
【図２】従来のスイッチング波形の例（リンギング周波数変更回路なしの場合）を示す図である。
【図３】スイッチングＦＥＴのドレイン−ソース間にコンデンサのみ挿入した回路例を示す図である。
【図４】スイッチングＦＥＴのドレイン−ソース間にコンデンサのみ挿入した場合のスイッチング波形の例を示す図である。
【図５】本発明の実施例１のリンギング周波数変更回路駆動時におけるスイッチング波形の例を示す図である。
【図６】本発明の実施例１のリンギング周波数変更回路駆動時におけるスイッチング波形制御方法の例を示す図である。
【図７】本発明の実施例１のリンギング周波数変更回路駆動時のスイッチング波形制御方法の例を示す図である。
【図８】本発明の実施例２のリンギング周波数変更回路（遅延回路）の構成例を示す図である。
【図９】本発明の実施例２のリンギング周波数変更回路駆動時におけるスイッチング波形制御方法の例を示す図である。
【図１０】本発明の実施例２のリンギング周波数変更回路（遅延回路）の構成例２を示す図である。
【図１１】ＤＣ／ＤＣコンバータ駆動条件１におけるスイッチングＦＥＴのドレイン−ソース間の各コンデンサの状態と効率悪化の例を示す図である。
【図１２】ＤＣ／ＤＣコンバータ駆動条件２におけるスイッチングＦＥＴのドレイン−ソース間の各コンデンサの状態と効率悪化の例を示す図である。
【図１３】本発明の表示装置における全体ブロック図の例である。
【図１４】特許文献１の代表図である。
【図１５】特許文献２の代表図である。
【図１６】特許文献３の代表図である。
【図１７】特許文献４の代表図である
【図１８】特許文献５の代表図である
【発明を実施するための形態】
【００４５】
以下、図面に基づいて本実施形態のＤＣ／ＤＣコンバータについて説明する。
【実施例１】
【００４６】
表示装置において、表示装置を駆動するためのドライバＩＣやタイミングコントローラなどの各種ＩＣの電源を生成するために、１つの入力電圧を受けて各種複数のＩＣの電源を生成する電源回路（ＤＣ／ＤＣコンバータ）が用いられる。表示装置全体のブロック図を図１３に示す。
【００４７】
このＤＣ／ＤＣコンバータの構成に関して、一般的に昇圧回路や降圧回路であればインダクタ４（Ｌ）、整流ダイオード６（Ｄ）、電界効果トランジスタ（ＦＥＴ）、平滑コンデンサ（Ｃ）などの部品あるいは素子から構成される。
【００４８】
図１に示すＤＣ／ＤＣコンバータ回路（昇圧回路）において、
入力電圧＝ＶＩＮ
出力電圧＝ＶＯＵＴ
として説明する。
【００４９】
図１において、本発明にＤＣ／ＤＣコンバータは、信号入力端子ＶＩＮ２に直列接続されたインダクタ４、整流ダイオード６を有し、ＶＩＮ２の出力は、ＤＣ／ＤＣ発振ＩＣ１６の入力ＳＩＮに連結される。インダクタ４の他端には、整流ダイオード６の他にスイッチングＦＥＴ１０のドレインとコンデンサ−Ｒ１２とが連結される。
【００５０】
整流ダイオード６の出力は、ＶＯＵＴ８の他に、平滑コンデンサ１４とＦ／Ｂ検知ＤｅｖｉｄｅｒＲ１（２０）に連結される。コンデンサ−Ｒ１２の他端は、ＦＥＴ−Ｒ１８のドレインに連結される。
また、スイッチングＦＥＴ１０のソースと、ＦＥＴ−Ｒ１８のソース及び平滑コンデンサ１４の他端がＧＮＤに接地される。Ｆ／Ｂ検知Ｄｅｖｉｄｅｒの抵抗Ｒ１（２０）の他端は、Ｆ／Ｂ検知Ｄｅｖｉｄｅｒの抵抗Ｒ２（２２）と、ＤＣ／ＤＣ発振ＩＣ１６のＦ／Ｂ端子２３に連結される。
【００５１】
一方、ＤＣ／ＤＣ発振ＩＣ１６は、スイッチング回路１（２４）とスイッチング回路２（２６）と、スイッチングタイミング制御回路２８を備え、スイッチングタイミング制御回路２８は、スイッチング回路１（２４）とスイッチング回路２（２６）にそれぞれ連結される。
また、スイッチング回路１（２４）の出力ＳＯＵＴ１は、スイッチングＦＥＴ１０のゲートに連結され、スイッチング回路２（２６）の出力ＳＯＵＴ２は、スイッチングＦＥＴ１０のゲートに連結される。
【００５２】
ＤＣ／ＤＣコンバータの動作としては、入力電圧ＶＩＮ２が入力されるとインダクタ４でエネルギーを充電し、発振ＩＣ１６のスイッチング回路１（２４）にて決められた周期でスイッチングＦＥＴのゲートを開き、昇圧ラインのＯＮ−ＯＦＦが繰り返されて昇圧回路構成であれば入力よりも高い電圧が生成され、整流ダイオード６で一方向に電流が流れるよう整流され、平滑コンデンサ１４にて安定した電圧を得て出力電圧として出力される。
【００５３】
また、出力電圧が想定している電圧よりも高くならないようにするために出力電圧を常に監視し、フィードバック（Ｆ／Ｂ）電圧として出力電圧の分圧値を発振ＩＣ１６へ戻し、発振ＩＣ１６中に存在するエラーアンプで出力電圧値をモニタし、出力電圧が高くなった場合は低くなるように、また出力電圧が低くなった場合は高くなるように発振ＩＣ１６にて調整され、常に想定した一定電圧が得られるような回路構成となっている。
【００５４】
ここで、前記の回路構成においてスイッチングＦＥＴ１０のＯＮ／ＯＦＦ時に電圧が急激に変化するため、電圧のアンダーシュートやオーバーシュートが発生し、それに伴ってリンギング（アンダーシュート／オーバーシュートが収束するまでに発生する電圧変動）が発生する。
【００５５】
発生するリンギングの周波数成分を変更するためのコンデンサをスイッチングＦＥＴ１０のドレイン（Ｄｒａｉｎ）−ソース（Ｓｏｕｒｃｅ）間（以下Ｄ−Ｓ間とする）に挿入するのであるが、単にコンデンサをスイッチングＦＥＴのソース−ドレイン間に挿入しただけではスイッチング波形の立ち上がり時と立ち下がり時いずれも場合においてもコンデンサが常時稼動していることとなり、スイッチング波形が鈍ることによって電源（ＤＣ／ＤＣコンバータ）の効率が悪化する。
【００５６】
そこで、ＥＭＩの悪化に主として影響を与えているリンギング周波数成分のみを変更させるのに必要な期間だけスイッチングＦＥＴのＤ−Ｓ間のコンデンサを稼動させるように制御するため、リンギング周波数変更回路３０とそれを駆動するためのスイッチング回路２（２６）を設ける（図１参照）。
【００５７】
このリンギング周波数変更回路３０は、図１に示すとおり、ＦＥＴ−Ｒ１８とコンデンサ−Ｒ１２とスイッチング回路２（２６）で構成される。
【００５８】
次に、プリント基板のＥＭＩ輻射に関して説明する。ＤＣ／ＤＣコンバータの発振回路部の立ち上がり、立ち下がりにリンギング周波数成分を持ったプリント基板は、プリント基板の共振周波数とリンギング周波数成分が一致するような場合に大きな輻射を発生することがあり、特に、それが２層基板のようにＧＮＤ面積が充分に確保できない場合や、周辺の構造（筐体板金など）との干渉により輻射が増幅される場合がある。
【００５９】
ここで、ＥＭＩ輻射を増大させないために重要なこととして、リンギング周波数成分をプリント基板の共振周波数帯域からずらすということが挙げられる。
【００６０】
一般的にプリント基板の共振周波数ｆｍｎは下記の式（ａ）で表される。
［数１］
ｆｍｎ  ＝｛ｃ／（２π√（εｒ））｝×√（（ｍπ／ａ）２＋（ｎπ／ｂ）２）・・・式（ａ）
ｃ    ：  光速  ３．０×１０８（ｍ／ｓ）
εｒ  ：  プリント基板の誘電率
ａ    ：  プリント基板の横方向長
ｂ    ：  プリント基板の縦方向長
ｍ，ｎ：  整数
【００６１】
また、プリント基板の共振周波数は式（ａ）から周波数値として算出されるが、これはピーク値（最も共振が大きくなる点）であり、その共振周波数を中心としてある程度の幅（ｆｂとする）を持っている。
【００６２】
本来発生するリンギング周波数ｆｒが、下記式（ｂ）のようにプリント基板の共振周波数帯域ｆｍｎ±ｆｂの範囲内にある場合大きな輻射が発生することとなる。
［数２］
ｆｍｎ−ｆｂ＜ｆｒ＜ｆｍｎ＋ｆｂ  ・・・式（ｂ）
【００６３】
また、本来発生するリンギング周波数をｆｒとし、本発明によりコンデンサを稼動させることで変更されるリンギング周波数をｆｒｃとすると、コンデンサが稼動することで波形が鈍るため、リンギング周波数は低くなる方向へ変更される。その周波数を下記の式（ｃ）で表す。
［数３］
ｆｒｃ＜ｆｒ  ・・・式（ｃ）
【００６４】
ここで、もし式（ｂ）が成り立っていてかつそれが起因で大きな輻射が発生している場合は、リンギング周波数を下記式（ｄ）が成り立つように変更すればよい。
［数４］
ｆｒｃ＜ｆｍｎ−ｆｂ  ・・・式（ｄ）
【００６５】
このようにして、プリント基板の共振周波数帯域とリンギング周波数成分の周波数帯をずらすことにより、ＥＭＩ輻射を低減することができる。
【００６６】
次に、実施例１の構成について図１を用いて説明する。本発明の構成は昇圧型のＤＣ／ＤＣコンバータを例として、まず電源が入力されるとスイッチング回路１（２４）が駆動を開始し、スイッチングＦＥＴ１０を駆動し、入力電圧よりも高い電圧が出力電圧として生成される。
【００６７】
各回路素子の具体的な動作に関しては、入力電圧ＶＩＮ２が入力されるとインダクタ４でエネルギーを充電し、発振ＩＣ１６のスイッチング回路１（２４）にて、決められた周期でスイッチングＦＥＴ１０のゲートを開き、昇圧ラインのＯＮ−ＯＦＦが繰り返されて昇圧回路構成であれば入力よりも高い電圧が生成され、整流ダイオード６で一方向に電流が流れるよう整流され平滑コンデンサ１４にて安定した電圧を得て出力電圧として出力される。
【００６８】
また、出力電圧が想定している電圧よりも高くならないようにするために出力電圧を常に監視し、フィードバック（Ｆ／Ｂ）電圧として出力電圧の分圧値（出力電圧値をＦ／Ｂ検知Ｄｅｖｉｄｅｒの抵抗Ｒ１（２０）と抵抗Ｒ２（２２）で分圧したもの）をＤＣ／ＤＣコンバータ発振ＩＣ１６へ戻し、図示しない発振ＩＣ１６中に存在するエラーアンプで出力電圧値をモニタし、出力電圧が高くなった場合は低くなるように、また出力電圧が低くなった場合は高くなるように発振ＩＣ１６にて調整され、常に想定した一定電圧が得られるような回路構成となっている。
【００６９】
ここで、本発明の特徴として、スイッチングＦＥＴ１０のＤ−Ｓ間に設けられたコンデンサを決められた期間のみ有効にするためにリンギング周波数変更回路３０が設けられている。
【００７０】
このリンギング周波数変更回路３０は、例えば図１に示されるように、コンデンサ−Ｒ１２、ＦＥＴ−Ｒ１８、スイッチング回路２（２６）から構成される。
【００７１】
次に、実施例１の動作について、図１〜７を用いて説明する。図１に示すように、ＶＩＮ２の電圧が入力されＤＣ／ＤＣコンバータ発振ＩＣ１６が動き始めると、まずスイッチングＦＥＴ１０をＯＮ／ＯＦＦさせるためのスイッチング回路１（２４）が駆動し、一定の周期で発振波形（矩形波）を発生し、スイッチングＦＥＴがＯＮ／ＯＦＦを開始する。
【００７２】
ここで、リンギング周波数を変更しない、つまり通常のＤＣ／ＤＣコンバータの駆動をした場合について考える。
【００７３】
スイッチング回路１（２４）によってスイッチングＦＥＴ１０の動作は高電圧とＧＮＤを瞬間的にＯＮ／ＯＦＦされるため、スイッチング波形の立ち下がり時または立ち上がり時にアンダーシュートやオーバーシュートの電圧変動が発生する（図２参照）。
【００７４】
この電圧変動は、所定の電圧（出力電位またはＧＮＤ電位）に収束するまで電圧変動を繰り返す。この電圧変動がリンギングであり、このリンギングにＥＭＩを悪化させる周波数成分が含まれているとＥＭＩの悪化を招く原因となる。
【００７５】
この例では、図２に示すように、スイッチング波形の立ち下がり時にＥＭＩ悪化に大きな影響を与える周波数成分が含まれているものとして説明する。
【００７６】
次に、ＥＭＩの悪化を低減するために、このリンギング周波数をプリント基板の共振周波数またはＥＭＩ放射の規格周波数（ＶＣＣＩでは３０ＭＨｚ以下）から充分にずらすことを目的としてスイッチングＦＥＴ１０のＤ−Ｓ間に単純にコンデンサ３１のみを挿入した場合を考える（図３参照）。
【００７７】
この時のスイッチング波形の動作を図４に示す。図４に示すとおり、コンデンサの挿入によって立ち下がりのリンギング周波数は小さくなる方向へ変更されるが、同時に立ち上がりの波形の鈍りが大きくなることが分かる。
【００７８】
このスイッチング波形の動作ではＥＭＩの輻射周波数を小さい方向へ変更することが可能であるが、同時に立ち上がり波形が鈍るためＤＣ／ＤＣコンバータの効率を悪化させることとなる。
【００７９】
したがって、効率悪化を極力少なくし、かつＥＭＩレベルも充分低減できることが理想であるため、図５に示すような動作を実現できる回路構成が望ましい。また、これを実現するための制御方法について図６に示す。
【００８０】
ここでは、まず、スイッチングＦＥＴ１０のドレイン側の電圧が高い電圧からＧＮＤレベルに下がる（スイッチングＦＥＴがＯＮする）場合に、スイッチングＦＥＴのＤ−Ｓ間のコンデンサを有効にしてリンギング周波数を小さい方へ変更し、スイッチングＦＥＴのドレイン側の電圧がＧＮＤレベルから高い電圧に上がる（スイッチングＦＥＴがＯＦＦする）場合には、スイッチングＦＥＴ１０のＤ−Ｓ間のコンデンサを無効にして立ち上がりのタイミングではスイッチング波形を鈍らせないように制御している。
【００８１】
また、スイッチング回路の制御タイミングは、昇圧（降圧）用のスイッチングＦＥＴ１０のドレイン−ソース間電圧が高電位側から低電位側へ遷移していき、低電位に到達した時点、すなわち、スイッチング波形の立ち下がりにおいてＧＮＤレベルに到達した時点で、スイッチングＦＥＴ１０のドレイン−ソース間にコンデンサが接続された状態となり、昇圧（降圧）用のスイッチングＦＥＴ１０が低電位側から高電位側へ遷移する期間（スイッチング波形の立ち上がり期間）ではスイッチングＦＥＴ１０のドレイン−ソース間にコンデンサが接続されていない状態となる。
【００８２】
この例では、スイッチング波形の立ち上がり時にはＥＭＩ悪化に影響を与える周波数成分は含んでいないとする。また、当然ながらＥＭＩ悪化に関係のないリンギング周波数成分は変更しなくて良いものとする。
【００８３】
また、立ち下がりのスイッチング波形も極力鈍らせないようにするために、図７に示すような制御方式を用いてＧＮＤレベル直近でスイッチングＦＥＴのＤ−Ｓ間のコンデンサを有効にする方法でも良く、この方法ではさらに効率悪化を小さくすることが可能である。
【００８４】
なお、これまではスイッチング波形の立ち下がりにＥＭＩを悪化させる周波数成分が含まれているものとして説明してきたが、スイッチング波形の立ち上がりにＥＭＩを悪化させる周波数成分が含まれている場合には、前述と同じ考えで立ち上がり時のみスイッチングＦＥＴのＤ−Ｓ間のコンデンサが有効となるようにスイッチング回路２（２６）を動作させればよい。
【００８５】
この場合のスイッチング回路の制御タイミングは、昇圧（降圧）用のスイッチングＦＥＴ１０のドレイン−ソース間電圧が低電位側から高電位側へ遷移していき、高電位に到達した時点、すなわち、スイッチング波形の立ち上がりにおいてＶＯＵＴレベルに到達した時点でスイッチングＦＥＴ１０のドレイン−ソース間にコンデンサが接続された状態となり、昇圧（降圧）用のスイッチングＦＥＴ１０が高電位側から低電位側へ遷移する期間（スイッチング波形の立ち下がり期間）ではスイッチングＦＥＴのドレイン−ソース間にコンデンサが接続されていない状態となる。
【００８６】
ここで、リンギング周波数をどの程度まで小さく変更すればＥＭＩレベルが充分に低減できるかに関して説明する。
【００８７】
まずは、リンギング周波数成分をプリント基板の共振周波数帯域から充分にずらすということと、さらにはＥＭＩ放射規格の周波数帯域（例えば、ＶＣＣＩでは３０ＭＨｚ以下）からずらすということである。
【００８８】
プリント基板の共振周波数に関して、具体的にεｒ＝４．５、ａ＝４３６（ｍｍ）、ｂ＝８９．１（ｍｍ）という特性を持ったプリント基板を一例として考えてみると、このプリント基板の共振周波数ｆｍｎは式（ａ）から１６２ＭＨｚと計算できる。
【００８９】
したがって、リンギング周波数はプリント基板の共振周波数のピーク値である１６２ＭＨｚよりも充分小さい周波数となるように変更する必要がある。
【００９０】
実際に何ＭＨｚまでずらせば良いかは、プリント基板の共振周波数のスペクトル幅やその他の条件（プリント基板のＧＮＤ面積やプリント基板に対するフレームＧＮＤの条件など）にも関係するため、ＥＭＩ評価時に充分にＥＭＩレベルを低減できるコンデンサの定数を選定すればよい。
【００９１】
この規模の基板を例にとると、昇圧回路部のスイッチングＦＥＴのＤ−Ｓ間におよそ１０００ｐＦ以上のコンデンサを挿入することで昇圧回路部のスイッチング起因によるＥＭＩレベルを充分に低減することが可能である。すなわち、後述の表２に示されているが、１０００ｐＦのコンデンサ挿入で２００ＭＨｚ程度あったリンギング周波数が４５ＭＨｚ程度まで小さくなっているため充分な値である。
【００９２】
このようにしてＤＣ／ＤＣコンバータを駆動させた場合に発生するＥＭＩに悪影響を与えるリンギングの周波数成分を効果的に変更することで、効率悪化を最小限にしてＥＭＩを低減させることができる。
【００９３】
実施例１の具体的な効果について説明する。前述の説明のとおり、スイッチングＦＥＴのＤ−Ｓ間に挿入するコンデンサ容量に関して、単純に挿入しただけではＤＣ／ＤＣコンバータの効率が悪化することになる。
【００９４】
以下に、スイッチングＦＥＴのＤ−Ｓ間に単純にコンデンサを挿入した場合、コンデンサを挿入しない場合、本発明の制御方式を用いて制御した場合のＤＣ／ＤＣコンバータの効率を比較した結果を示す。ちなみに、この場合の発振周波数は７４０ｋＨｚである。
【００９５】
［表１］ＤＣ／ＤＣコンバータ駆動条件１
【表１】
2014121164.tif 000003
【００９６】
［表２］スイッチングＦＥＴ（Ｄ−Ｓ間）コンデンサ容量とＤＣ／ＤＣコンバータ効率比較表１
【表２】
2014121164.tif 000004
【００９７】
前記表１の条件で駆動されるＤＣ／ＤＣコンバータ（液晶表示装置用）において、コンデンサの各種状態にて効率を測定した結果を表２に示している。
【００９８】
表２のスイッチングＦＥＴ（Ｄ−Ｓ間）にコンデンサの状態に関して、コンデンサなしとはスイッチングＦＥＴ（Ｄ−Ｓ間）にコンデンサがない状態、コンデンサ常時稼動というのは図３で示される回路構成のことを表し、スイッチングＦＥＴ（Ｄ−Ｓ間）に単純にコンデンサを挿入しただけの状態を指し、コンデンサ制御ありとは本発明の実施例１で説明されている図１の回路構成のことを指している。
【００９９】
前述の各回路構成におけるＤＣ／ＤＣコンバータの効率悪化については、グラフ化したものを図１１に示す。
【０１００】
表２及び図１１から分かるとおり、コンデンサなしの状態と比較して単純にスイッチングＦＥＴのＤ−Ｓ間にコンデンサを挿入しただけの場合（コンデンサ常時稼動）のＤＣ／ＤＣコンバータの効率は５６０ｐＦで０．４％、１０００ｐＦで０．８％、１５００ｐＦで１．４％、２２００ｐＦで２．２％悪化する。当然容量が大きいほど効率悪化も大きくなる。
【０１０１】
一方で、コンデンサを必要な期間のみ駆動するように制御したもの（コンデンサ制御あり）は、いずれも０．１％程度の効率悪化で済んでいることが分かる。
【０１０２】
また、表２にリンギング周波数成分（代表値）を載せているが、スイッチングＦＥＴのＯＮ／ＯＦＦによって発生するリンギング周波数成分は多数あり、故にベースノイズとして広い帯域幅（ベースノイズは通常数十ＭＨｚ〜数百ＭＨｚ程度の広い帯域に渡って発生する）で発生するのであるが、これがコンデンサを挿入することで小さくなっていることも確認できる。
【０１０３】
このようにして、スイッチングＦＥＴのＤ−Ｓ間のコンデンサを必要な期間のみ有効にすることによって効率悪化を最小限とし、ＥＭＩに影響を与えるリンギング周波数成分を効果的に変更することが可能となる。
【０１０４】
表１の実験結果の例では、入力電圧に対して昇圧回路で生成される出力電圧差が１４．５５Ｖ／１０．６Ｖ＝１．３７倍とそれほど電圧差が大きくなかったため、１０００ｐＦをスイッチングＦＥＴのＤ−Ｓ間に単純に挿入した場合でも０．８％程度の効率悪化としかならなかったが、例えばこの電圧差がもっと大きい場合、さらにはスイッチング周波数がさらに高い場合などは、コンデンサを単純に挿入しただけでは効率悪化が顕著となる。
【０１０５】
表３に、ＤＣ／ＤＣコンバータの昇圧回路の出力電圧と入力電圧の差が大きい場合に関して、スイッチングＦＥＴのＤ−Ｓ間に単純にコンデンサを挿入した場合の効率悪化の例を示す。ちなみに、この場合の発振周波数は１３５０ｋＨｚである。
【０１０６】
［表３］ＤＣ／ＤＣコンバータ駆動条件２
【表３】
2014121164.tif 000005
【０１０７】
［表４］スイッチングＦＥＴ（Ｄ−Ｓ間）コンデンサ容量とＤＣ／ＤＣコンバータ効率比較表２
【表４】
2014121164.tif 000006
【０１０８】
今度は、ＤＣ／ＤＣコンバータの出力電圧と入力電圧の差が１２．０Ｖ／３．３Ｖ＝３．６４倍の場合の効率の測定結果を示す。また、図１１と同様に効率悪化の様子を示すグラフを図１２に示す。
【０１０９】
表４及び図１２から分かるように、スイッチングＦＥＴのＤ−Ｓ間に単純に５６０ｐＦを挿入しただけでは４．９％悪化することが分かる。２２００ｐＦ挿入時は１６．７％も悪化することとなる。一方で、コンデンサ制御ありの回路構成における効率悪化は５６０ｐＦ挿入時に１．１％、２２００ｐＦ挿入時では２．２％に収まっていることが分かる。
【０１１０】
よって、ＤＣ／ＤＣコンバータの昇圧回路で生成される出力電圧が入力電圧よりも大きい場合、効率悪化が顕著となり、本発明の効果がより有効となることが分かる。
【０１１１】
ＤＣ／ＤＣコンバータのスイッチング波形のリンギング周波数成分は、前述のとおりＥＭＩのベースノイズを悪化させる可能性があり、ピークノイズなどに重畳するとＥＭＩの規格を逸脱する可能性もある。
【０１１２】
表示装置はＥＭＩ規格を満足していることが必要条件であるため、ＥＭＩを対策した結果、ＤＣ／ＤＣコンバータの効率悪化を招いてしまうと消費電流の増大を招くだけではなく、突入電流の増大やＤＣ／ＤＣコンバータの部品のディレーティングなどにも悪い影響を与える可能性があるため、効率の悪化は最小限にすべきである。よって、本発明のように効率悪化を最小限にしてＥＭＩを低減することは有効である。
【実施例２】
【０１１３】
実施例１では、タイミング制御回路２８を用いてスイッチング回路１（２４）とスイッチング回路２（２６）を制御し、リンギング周波数変更回路３０を駆動させる例について示したが、実施例２では、タイミング制御回路２８ではなく単なる遅延回路を用いて構成した例を示す。
【０１１４】
図８に回路構成図を示す。この動作は、図９に示すように、スイッチング回路のタイミングを用いてそこから遅延させた波形を作るものである。
【０１１５】
図１と異なる点を中心に説明する。図８について、図１に示す実施例１との最大の違いは、ＤＣ／ＤＣ発振回路ＩＣ（昇圧用）３４が異なっている。ＤＣ／ＤＣ発振回路ＩＣ（昇圧用）３４は、スイッチング回路２（２６）に代わり、遅延制御回路（３２）が配置される。遅延制御回路（３２）は、ＦＥＴ−Ｒ１８を駆動する。
【０１１６】
実施例２の遅延制御回路３２の構成では、実施例１で説明したようなスイッチング回路を２系統用意する必要はなく、簡単な回路構成で実現可能である。また、この遅延制御回路３２は、ＤＣ／ＤＣコンバータ発振ＩＣ１６の内部に持たなくてもよく、外部回路として構成することもできる（図１０参照）。
【０１１７】
汎用ロジックＩＣを用いて遅延制御回路３２を構成したり、表示装置であれば通常タイミングコントローラを具備しているため、タイミングコントローラの中に遅延制御回路３２のロジックを持たせることで実現可能である。
【０１１８】
外部回路にて構成する場合、回路構成の汎用性が上がるという利点もある。他は実施例１と同様である。
【０１１９】
次に、実施例１では、タイミング制御回路２８を用いてスイッチング回路１（２４）とスイッチング回路２（２６）を制御し、リンギング周波数変更回路３０を駆動させる例を示したが、実施例２の構成は、スイッチング回路を１つのみで構成し、ＦＥＴ−Ｒ１８を駆動するスイッチング波形はスイッチング回路を遅延させた波形で駆動する。この部分が実施例１と異なる部分であり、他の構成は実施例１を同じである。
【０１２０】
この遅延制御回路３２は、図８のようにＤＣ／ＤＣコンバータ発振ＩＣ１６の内部で構成しても良いが、ＤＣ／ＤＣコンバータ発振ＩＣ１６の外部で（外部回路）で構成しても良い（図１０参照）。
【０１２１】
外部回路で構成する場合、汎用ロジックＩＣを用いて遅延制御回路３２を構成したり、表示装置であれば通常タイミングコントローラを具備しているため、タイミングコントローラの中に遅延制御回路３２のロジックを持たせることで実現可能である。
【０１２２】
タイミングコントローラ内部に持たせる場合の具体的な方法は、スイッチング回路にて出力される波形をタイミングコントローラの入力電圧規格を満たすように調整して（簡単に実現するには抵抗分圧など）タイミングコントローラにスイッチング回路と同一タイミングの波形を入力し、タイミングコントローラ内部でカウンタロジック等を用いて遅延量を設定し、その遅延された波形をタイミングコントローラから出力してＦＥＴ−Ｒ１８のゲートに入力すれば良い。他の構成は実施例１と同様である。
【０１２３】
次に、図９を用いて実施例２の動作について説明する。実施例１では、スイッチングタイミング制御回路２８を用いてスイッチング回路１（２４）とスイッチング回路２（２６）の出力タイミングを制御していたが、実施例２では、スイッチング回路は１系統のみで遅延制御回路３２を用いる（図８参照）。
【０１２４】
まず、スイッチングＦＥＴを駆動するためのスイッチングＦＥＴゲート波形がスイッチング回路から出力される。この波形を基準にして遅延制御回路３２で所定のタイミングを遅延させ、図９の上段に示すようなリンギング周波数変更回路ＦＥＴゲート波形を生成する。この波形を用いてＦＥＴ−Ｒ１８を駆動し、有効期間にコンデンサ−Ｒ１２を有効にし、無効期間にコンデンサ−Ｒ１２を無効とすることができる。
【０１２５】
このようにして、必要な期間のみコンデンサ−Ｒ１２を有効にすることで、ＤＣ／ＤＣコンバータの効率悪化を最小限としてＥＭＩを低減することが可能となる。他の動作は実施例１と同様である。
【０１２６】
実施例２の効果としては、まず、実施例１の効果と同様にＤＣ／ＤＣコンバータの効率悪化を最小限としてＥＭＩを低減することが可能である。さらに遅延制御回路部をＤＣ／ＤＣコンバータ発振ＩＣ１６の外部に持つことにより、回路構成の汎用性が上がる（ＤＣ／ＤＣコンバータ発振ＩＣ１６にスイッチング回路２（２６）を持っていない場合でも構成可能）という利点もある。
【符号の説明】
【０１２７】
２  ＶＩＮ
４  インダクタ
６  整流ダイオード
８  ＶＯＵＴ
１０  スイッチングＦＥＴ
１２  コンデンサ−Ｒ
１４  平滑コンデンサ
１６  ＤＣ／ＤＣ発振ＩＣ
１８  ＦＥＴ−Ｒ
２０  抵抗Ｒ１
２２  抵抗Ｒ２
２３  Ｆ／Ｂ端子
２４  スイッチング回路１
２６  スイッチング回路２
２８  スイッチングタイミング制御回路
３０  リンギング周波数変更回路
３１  コンデンサ
３２  遅延制御回路
３４  ＤＣ／ＤＣ発振ＩＣ
３６  遅延制御回路
３８  ＤＣ／ＤＣ発振ＩＣ
【図１】
2014121164.tif 000007
【図２】
2014121164.tif 000008
【図３】
2014121164.tif 000009
【図４】
2014121164.tif 000010
【図５】
2014121164.tif 000011
【図６】
2014121164.tif 000012
【図７】
2014121164.tif 000013
【図８】
2014121164.tif 000014
【図９】
2014121164.tif 000015
【図１０】
2014121164.tif 000016
【図１１】
2014121164.tif 000017
【図１２】
2014121164.tif 000018
【図１３】
2014121164.tif 000019
【図１４】
2014121164.tif 000020
【図１５】
2014121164.tif 000021
【図１６】
2014121164.tif 000022
【図１７】
2014121164.tif 000023
【図１８】
2014121164.tif 000024