(57)【要約】【課題】本発明は、ＰＯＲ回路に関する。【解決手段】本発明によるＰＯＲ回路は、電源から供給された電圧によって回路に流れる電流の比を調節する電流ミラー回路と、電流ミラー回路の出力によって駆動されてＰＯＲ信号を出力するインバーターと、電流ミラー回路と電気的に連結され、電源からの供給電圧と基準電圧を比較し、比較結果によって対応する電圧信号を出力するＢＯＤ比較器と、ＢＯＤ比較器の出力が０Ｖである場合駆動されてＰＯＲを再び動作させるＢＯＤ制御スイッチと、電流ミラー回路内に設置され、前記ＢＯＤ比較器の出力が０Ｖである場合駆動されてＰＯＲの電流を制御及び供給する電流制御スイッチと、を含む。このような本発明によると、一般ＰＯＲ回路にＢＯＤ回路を付加して電力消耗が小さいＰＯＲ回路を実現することで、ＰＯＲで消耗される電力を最小化することができ、これにより低電力ＩＣの設計を可能にする。【選択図】図３
2014121084.tif 000002
【特許請求の範囲】
【請求項１】
電源から供給された電圧によって回路に流れる電流の比を調節する電流ミラー回路と、
前記電流ミラー回路と電気的に連結され、前記電流ミラー回路の出力によって駆動されてＰＯＲ信号を出力するインバーターと、
前記電流ミラー回路と電気的に連結され、電源からの供給電圧と基準電圧を比較し、比較結果によって対応する電圧信号を出力するＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）比較器と、
前記ＢＯＤ比較器の出力端と電気的に連結され、前記ＢＯＤ比較器の出力が０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）である場合駆動されてＰＯＲを再び動作させるＢＯＤ制御スイッチと、
前記電流ミラー回路内に設置され、前記ＢＯＤ比較器の出力が０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）である場合駆動されてＰＯＲの電流を制御及び供給する電流制御スイッチと、を含むＰＯＲ回路。
【請求項２】
前記ＢＯＤ比較器は、演算増幅器（ＯＰ  Ａｍｐ）で構成される請求項１に記載のＰＯＲ回路。
【請求項３】
前記ＢＯＤ比較器の一側の入力端子にはＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧が入力され、他側の入力端子には供給電源（ＶＤＤ）からの電圧が入力されるように構成される請求項１又は２に記載のＰＯＲ回路。
【請求項４】
前記他側の入力端子には、供給電源（ＶＤＤ）からの電圧が入力されるように構成され、供給電源（ＶＤＤ）からの電圧が抵抗を介して分割された電圧が入力されるように構成される請求項３に記載のＰＯＲ回路。
【請求項５】
前記ＢＯＤ比較器は、前記供給電源（ＶＤＤ）からの入力電圧が前記ＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧より低い場合、０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）を出力するように構成される請求項３又は４に記載のＰＯＲ回路。
【請求項６】
前記ＢＯＤ比較器は、前記供給電源（ＶＤＤ）からの入力電圧が前記ＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧以上の場合、出力として高電圧（ｈｉｇｈ  ｖｏｌｔａｇｅ）を維持するように構成される請求項３から５の何れか１項に記載のＰＯＲ回路。
【請求項７】
前記ＢＯＤ制御スイッチは、半導体スイッチング素子で構成される請求項１から６の何れか１項に記載のＰＯＲ回路。
【請求項８】
前記電流制御スイッチは、半導体スイッチング素子で構成される請求項１から７の何れか１項に記載のＰＯＲ回路。
【請求項９】
前記半導体スイッチング素子は、Ｐチャンネル型ＭＯＳＦＥＴである請求項７又は８に記載のＰＯＲ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）などに採用されるパワーオンリセット（Ｐｏｗｅｒ  ｏｎ  ｒｅｓｅｔ）回路に関し、特に、スリープ（ｓｌｅｅｐ）モードが必要な回路や低電力消耗を要求するＩＣにも使用することができるパワーオンリセット回路に関する。
【背景技術】
【０００２】
パワーオンリセット（ｐｏｗｅｒ  ｏｎ  ｒｅｓｅｔ；以下、'ＰＯＲ'と略称する）回路は、デジタル回路が含まれるＩＣに必要な回路である。デジタルブロックは、電源（ＶＤＤ）が印加されて自動にオン（ＯＮ）されるものではなく、一定のパルスの入力によりデジタルブロックに格納されたデータをリセットする構造が必要である。このために、電源（ＶＤＤ）が印加されて一定時間の遅延後、パルスの入力が必要である。しかし、ＰＯＲの場合、常に電流の消耗が必要であり、これはスリープ（ｓｌｅｅｐ）モードが必要な回路または電力消耗が小さくなければならない回路で使用しにくいという短所がある。
【０００３】
図１は、従来ＰＯＲ回路の一例を示す図面である。
【０００４】
図１を参照すると、従来ＰＯＲ回路は、電流ミラー回路１１０、インバーター１２０、及び遅延キャパシター１３０で構成されている。
【０００５】
電源としてのＶＤＤが印加されると、電流ミラー回路１１０を介して電流の比を調節して電流ＩＡを小さくミラーリング（ｍｉｒｒｏｒｉｎｇ）する。また、小さいＩＡ電流は、遅延キャパシターを充電し、"Ｐｏｉｎｔ  Ａ"の電圧は、ＶＤＤに比べて遅延された電圧を得るようになる。これはインバーター１２０を介してＶＤＤより遅延されたパルスを得ることができる。図２は、以上に対するシミュレーション結果を示す図面である。
【０００６】
しかし、以上のような従来ＰＯＲ回路の場合、電流ミラー回路１１０が常に動作しているため、電力消耗が相当大きい。また、それと共に電流ミラー回路１１０が常に動作しているため、スリープモード（ｓｌｅｅｐ  ｍｏｄｅ）が必要な場合や低電力を必要とするＩＣの場合には使用しにくいという短所がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】韓国公開特許公報１０−２０１０−００７１６０３
【特許文献２】日本国公開特許公報２００７−２２８０９５
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、前記のような事項を鑑み創案されたものであり、一般ＰＯＲ回路にＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）回路を付加して電力消耗が小さいＰＯＲ回路を実現することで、スリープ（ｓｌｅｅｐ）モードが必要な回路や低電力消耗を要求するＩＣにも使用可能なＰＯＲ回路を提供することにその目的がある。
【課題を解決するための手段】
【０００９】
前記目的を達成するために本発明によるＰＯＲ回路は、電源から供給された電圧によって回路に流れる電流の比を調節する電流ミラー回路と、前記電流ミラー回路と電気的に連結され、前記電流ミラー回路の出力によって駆動されてＰＯＲ信号を出力するインバーターと、前記電流ミラー回路と電気的に連結され、電源からの供給電圧と基準電圧を比較し、比較結果によって対応する電圧信号を出力するＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）比較器と、前記ＢＯＤ比較器の出力端と電気的に連結され、前記ＢＯＤ比較器の出力が０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）である場合駆動されてＰＯＲを再び動作させるＢＯＤ制御スイッチと、前記電流ミラー回路内に設置され、前記ＢＯＤ比較器の出力が０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）である場合駆動されてＰＯＲの電流を制御及び供給する電流制御スイッチと、を含む点にその特徴がある。
【００１０】
ここで、前記ＢＯＤ比較器は、演算増幅器（ＯＰ  Ａｍｐ）で構成されることができる。
【００１１】
また、前記ＢＯＤ比較器の一側の入力端子にはＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧が入力され、他側の入力端子には供給電源（ＶＤＤ）からの電圧が入力されるように構成されることができる。
【００１２】
このとき、好ましくは、前記他側の入力端子には、供給電源（ＶＤＤ）からの電圧が入力されるように構成され、供給電源（ＶＤＤ）からの電圧が抵抗を介して分割された電圧が入力されるように構成される。
【００１３】
また、前記ＢＯＤ比較器は、供給電源（ＶＤＤ）からの入力電圧がＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧より低い場合、０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）を出力するように構成されることができる。
【００１４】
また、前記ＢＯＤ比較器は、供給電源（ＶＤＤ）からの入力電圧がＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧以上の場合、出力として高電圧（ｈｉｇｈ  ｖｏｌｔａｇｅ）を維持するように構成されることができる。
【００１５】
また、前記ＢＯＤ制御スイッチは、半導体スイッチング素子で構成されることができる。
【００１６】
このとき、前記半導体スイッチング素子は、好ましくは、Ｐチャンネル型ＭＯＳＦＥＴで構成される。
【００１７】
また、前記電流制御スイッチは、半導体スイッチング素子で構成されることができる。
【００１８】
このとき、前記半導体スイッチング素子は、好ましくは、Ｐチャンネル型ＭＯＳＦＥＴで構成される。
【発明の効果】
【００１９】
このような本発明によると、一般ＰＯＲ回路にＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）回路を付加して電力消耗が小さいＰＯＲ回路を実現することで、ＰＯＲで消耗される電力を最小化することができ、これにより低電力ＩＣの設計を可能にする。
【図面の簡単な説明】
【００２０】
【図１】従来ＰＯＲ回路の一例を示す図面である。
【図２】図１のＰＯＲ回路での電源（ＶＤＤ）に対する電流及びＰＯＲ出力に対するシミュレーション結果を示す図面である。
【図３】本発明の実施形態によるＰＯＲ回路の構成を示す図面である。
【図４】本発明によるＰＯＲ回路にＶＤＤが一定に供給されている時のＰＯＲ出力と電流のシミュレーション結果を示す図面である。
【図５】本発明によるＰＯＲ回路でＶＤＤが一定値以下に下がった時のＰＯＲ出力と電流のシミュレーション結果を示す図面である。
【図６】従来方式のＰＯＲ回路と本発明によるＰＯＲ回路での消耗される電流に対するシミュレーション結果を示す図面である。
【発明を実施するための形態】
【００２１】
本明細書及び請求範囲に使われた用語や単語は、通常的又は辞書的な意味に限定して解釈されてはならず、発明者は自身の発明を最良の方法に説明するために用語の概念を適切に定義することができるという原則に基づいて本発明の技術的思想に符合する意味と概念として解釈されなければならない。
【００２２】
明細書全体で、ある部分がある構成要素を"含む"とする時、これは特に反対される記載がない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含むことができるということを意味する。また、明細書に記載された"…部"、"…器"、"モジュール"、"装置"などの用語は、少なくとも一つの機能や動作を処理する単位を意味し、これはハードウェア、ソフトウェア、またはハードウェア及びソフトウェアの結合で実現されることができる。
【００２３】
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
【００２４】
図３は、本発明の実施形態によるＰＯＲ回路の構成を示す図面である。
【００２５】
図３を参照すると、本発明の実施形態によるＰＯＲ回路は、電流ミラー回路３１０、インバーター３２０、ＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）比較器３３０、ＢＯＤ制御スイッチ３４０、及び電流制御スイッチ３５０を含んで構成される。
【００２６】
前記電流ミラー回路３１０は、電源（ＶＤＤ）から供給された電圧によって回路に流れる電流の比を調節する。
【００２７】
前記インバーター３２０は、前記電流ミラー回路３１０と電気的に連結され、前記電流ミラー回路３１０の出力により駆動されてＰＯＲ信号を出力する。
【００２８】
前記ＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）比較器３３０は、前記電流ミラー回路３１０と電気的に連結され、電源（ＶＤＤ）からの供給電圧と基準電圧を比較し、比較結果によって対応する電圧信号を出力する。
【００２９】
ここで、前記ＢＯＤ比較器３３０は、演算増幅器（ＯＰ  Ａｍｐ）で構成されることができる。
【００３０】
また、前記ＢＯＤ比較器３３０の一側の入力端子にはＢＧＲ（ｂａｎｄｇａｐ  ｒｅｆｅｒｅｎｃｅ）の基準電圧が入力され、他側の入力端子には供給電源（ＶＤＤ）からの電圧が入力されるように構成されることができる。
【００３１】
このとき、好ましくは、前記ＢＯＤ比較器３３０の他側の入力端子には供給電源（ＶＤＤ）からの電圧が入力されるように構成され、供給電源（ＶＤＤ）からの電圧が、図示したように、抵抗を介して分割された（分配された）電圧が入力されるように構成される。
【００３２】
また、前記ＢＯＤ比較器３３０は、供給電源（ＶＤＤ）からの入力電圧がＢＧＲの基準電圧より低い場合、０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）を出力するように構成されることができる。
【００３３】
また、前記ＢＯＤ比較器３３０は、供給電源（ＶＤＤ）からの入力電圧がＢＧＲの基準電圧以上の場合、出力として高電圧（ｈｉｇｈ  ｖｏｌｔａｇｅ）を維持するように構成されることができる。
【００３４】
前記ＢＯＤ制御スイッチ３４０は、前記ＢＯＤ比較器３３０の出力端と電気的に連結され、前記ＢＯＤ比較器３３０の出力が０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）である場合駆動されてＰＯＲを再び動作させる役割をする。ここで、このようなＢＯＤ制御スイッチ３４０は、半導体スイッチング素子で構成されることができる。このとき、半導体スイッチング素子は、好ましくは、Ｐチャンネル型ＭＯＳＦＥＴで構成される。
【００３５】
電流制御スイッチ３５０は、前記電流ミラー回路３１０内に設置され、前記ＢＯＤ比較器３３０の出力が０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）である場合駆動されてＰＯＲの電流を制御及び供給する役割をする。ここで、このような電流制御スイッチ３５０は、前記ＢＯＤ制御スイッチ３４０と同様に、半導体スイッチング素子で構成されることができる。このとき、半導体スイッチング素子も、好ましくは、Ｐチャンネル型ＭＯＳＦＥＴで構成される。
【００３６】
以下、前記のような構成を有する本発明によるＰＯＲ回路の動作に対して簡略に説明する。
【００３７】
前述したように、本発明によるＰＯＲ回路は、大きくＰＯＲ（Ｐｏｗｅｒ  ｏｎ  Ｒｅｓｅｔ）回路部分とＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  Ｄｅｔｅｃｔｉｏｎ）回路部分で構成されている。ＰＯＲ回路部分は、電源が印加される際に動作するものであり、ＢＯＤ回路部分は、動作中に不安定な電源が入力された場合に強制的にリセットさせることができる回路である。前記ＢＯＤ回路部分は、前述したように、演算増幅器（ＯＰａｍｐ）を利用したＢＯＤ比較器３３０で構成され、ＢＯＤ比較器３３０の一側の入力端子にはＢＧＲの基準電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）が入力され、他側の入力端子にはＶＤＤが抵抗を介して分配された電圧が入力される。
【００３８】
以上のような状況で、もし、ＶＤＤが揺れてＢＧＲ基準電圧より低くＢＯＤ比較器３３０に入力されると、ＢＯＤ比較器３３０は、出力端子を介して０Ｖ（ｚｅｒｏ  ｖｏｌｔａｇｅ）を出力するようになる。これにより、ＢＯＤ比較器３３０の出力端子にゲート端子が連結されているＢＯＤ制御スイッチ３４０（ＰＭＯＳ）が強制的に駆動されて（即ち、スイッチオンされて）、ＰＯＲを再び動作させるようになる。
【００３９】
ＶＤＤ電圧が一定に供給されている場合、ＢＯＤ比較器３３０は動作せず、ＢＯＤ比較器３３０の出力は高電圧（Ｈｉｇｈ  ｖｏｌｔａｇｅ）に維持される。従って、電流ミラー回路３１０内に設置されている電流制御スイッチ３５０（ＰＭＯＳ）は、オフ（ＯＦＦ）状態に維持され、その結果、電流ミラー回路３１０内の電流の流れを遮断することで、電流ミラー回路３１０の動作中の電力消耗を防止するようになる。これは、結局、ＢＯＤの出力を利用して低電力消耗ＰＯＲの設計が可能であることを意味する。
【００４０】
ＶＤＤ電圧が一定値以下に（即ち、ＢＧＲ基準電圧以下に）供給されると、ＢＯＤ比較器３３０の出力端子を介して０Ｖが出力される。これにより電流ミラー回路３１０内の電流制御スイッチ３５０（ＰＭＯＳ）が駆動されて（即ち、スイッチオンされて）電流ミラー回路３１０に電流を供給する。
【００４１】
一方、図４は、本発明によるＰＯＲ回路にＶＤＤが一定に供給されている時のＰＯＲ出力と電流のシミュレーション結果を示す図面であり、図５は、本発明によるＰＯＲ回路でＶＤＤが一定値以下に下がった時のＰＯＲ出力と電流のシミュレーション結果を示す図面である。
【００４２】
図４に示すように、本発明によるＰＯＲ回路においてはＶＤＤが一定に供給されている時、前述したようにＢＯＤ比較器３３０の出力が高電圧状態を維持していることによって、ＢＯＤ制御スイッチ３４０及び電流制御スイッチ３５０の両方ともオフ状態を維持するようになり、その結果、電流ミラー回路３１０内に電流が流れなくて電流値が０を示し、ＰＯＲ出力も０値を示していることが分かる。
【００４３】
しかし、図５に示すように、ＶＤＤが一定値以下に下がった場合、前述したように、ＢＯＤ比較器３３０が０Ｖを出力することによって、ＢＯＤ制御スイッチ３４０及び電流制御スイッチ３５０の両方ともオン（ＯＮ）されて電流値及びＰＯＲ出力がすぐに一定大きさの値を示していることが分かる。その後、ＶＤＤが再び一定に供給されると、電流値及びＰＯＲ出力も０値を示していることが分かる。
【００４４】
また、図６は、従来方式のＰＯＲ回路と本発明によるＰＯＲ回路での消耗される電流に対するシミュレーション結果を示す図面である。
【００４５】
図６に示すように、従来方式のＰＯＲ回路では、供給電圧の均一可否に関係なく一定の大きさの電流が持続的に消耗されているが、本発明によるＰＯＲ回路では、電圧が一定に供給されている限り、電流が消耗されないことが分かる。
【００４６】
以上の説明のように、本発明によるＰＯＲ回路は、一般ＰＯＲ回路にＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）回路を付加して電力消耗が小さいＰＯＲ回路を実現することで、ＰＯＲで消耗される電力を最小化することができ、これにより低電力ＩＣの設計を可能にする。
【００４７】
以上、好ましい実施形態を介して本発明に対して詳細に説明したが、本発明はこれに限定されるものではなく、本発明の技術的思想を外れない範囲内で多様に変更、応用することができるということは当該技術分野の通常の技術者に自明である。従って、本発明の保護範囲は、請求範囲により解釈されなければならず、それと同等な範囲内にある全ての技術的思想は、本発明の権利範囲に含まれると解釈されなければならない。
【符号の説明】
【００４８】
３１０  電流ミラー回路
３２０  インバーター
３３０  ＢＯＤ（Ｂｒｏｗｎ  ｏｕｔ  ｄｅｔｅｃｔｉｏｎ）比較器
３４０  ＢＯＤ制御スイッチ
３５０  電流制御スイッチ
【図１】
2014121084.tif 000003
【図２】
2014121084.tif 000004
【図３】
2014121084.tif 000005
【図４】
2014121084.tif 000006
【図５】
2014121084.tif 000007
【図６】
2014121084.tif 000008