(57)【要約】【課題】視覚上の縦方向、斜め方向の筋状ノイズの発生を防止し、画質を向上させる。【解決手段】高周波クロック生成部２は、基準クロックを基に逓倍した高周波クロックを生成し、カウンタ３は、画素クロック周波数指示信号Ｍに従って高周波クロックを計数し、Ｓｅｔ信号、Ｒｓｔ信号を生成する。画素クロック出力部４は、Ｓｅｔ信号、Ｒｓｔ信号に従って画素クロックを生成、出力する。位相シフトデータ生成部６は、走査ドット位置の補正データを出力する。位相シフトデータパターン生成部５は、位相シフトされる画素クロックの位置を擬似ランダムパターン発生部７からの出力（擬似ランダムパターン）で指定することにより、位相シフトされる画素クロックの位置をランダムに設定する。【選択図】図１
2014024268.tif 000002
【特許請求の範囲】
【請求項１】
高周波クロックを生成する高周波クロック生成手段と、画素クロックの位相シフト量を制御するための位相シフトデータを生成する位相シフトデータ生成手段と、前記位相シフトデータ生成手段から読み出された位相シフトデータのパターンを出力し、同じ位相シフトデータのパターンが連続する走査ラインに出力される場合に、現走査ラインの位相シフトデータのパターンに対する次走査ラインの位相シフトデータのパターンとして、現走査ラインの位相シフトデータのパターンにおける位相シフトされる画素クロックの位置から、ランダムに与えられる画素クロック数だけ移動した位置の画素クロックを位相シフトさせた位相シフトデータのパターンを生成する位相シフトデータパターン生成手段と、前記高周波クロックに基づいて、前記生成された位相シフトデータのパターンに従って位相シフトされた画素クロックを生成する画素クロック生成手段を備えたことを特徴とする画素クロック生成装置。
【請求項２】
擬似ランダムパターン発生手段を備え、前記ランダムに与えられる画素クロック数を、前記擬似ランダムパターン発生手段の出力である擬似ランダムパターンによって与えることを特徴とする請求項１記載の画素クロック生成装置。
【請求項３】
前記擬似ランダムパターンをモジュロ２の除算演算により発生させることを特徴とする請求項２記載の画素クロック生成装置。
【請求項４】
前記擬似ランダムパターン発生手段は、現走査ラインで適用される擬似ランダムパターンと、次走査ラインで適用される擬似ランダムパターンとの差が、位相シフトされる画素クロック位置の周期の整数倍であるとき、次々走査ラインで適用される擬似ランダムパターンを、前記次走査ラインに適用することを特徴とする請求項２または３記載の画素クロック生成装置。
【請求項５】
前記擬似ランダムパターン発生手段は、原始多項式を使用することを特徴とする請求項２記載の画素クロック生成装置。
【請求項６】
前記擬似ランダムパターン発生手段は、前記擬似ランダムパターンを擬似ランダムパターン専用のルックアップテーブルに記憶することを特徴とする請求項２乃至５のいずれか１項に記載の画素クロック生成装置。
【請求項７】
前記擬似ランダムパターンの周期が選択可能であることを特徴とする請求項２乃至６のいずれか１項に記載の画素クロック生成装置。
【請求項８】
周期の異なる擬似ランダムパターン発生手段を複数個用意し、位相シフトされる画素クロックを挿入する周期を満たす最小次数の擬似ランダムパターン発生手段を動作させ、他次数の擬似ランダムパターン発生手段をスリープすることを特徴とする請求項７記載の画素クロック生成装置。
【請求項９】
光源から出力される光ビームを偏向する偏向手段と、前記偏向手段によって偏向された光ビームを被走査媒体に導く導光手段とを有し、請求項１乃至８のいずれか１項記載の画素クロック生成装置により生成される画素クロックに同期して前記光源が駆動されることを特徴とする光走査装置。
【請求項１０】
請求項９記載の光走査装置を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素クロックを生成する装置に関する。
【背景技術】
【０００２】
レーザプリンタ、デジタル複写機等の画像形成装置は、半導体レーザユニットより出力されるレーザ光をポリゴンミラーによりスキャンし、被走査媒体である感光体上に光スポットを形成し、該感光体を露光して静電潜像を形成する。このとき、１ライン毎に、フォトディテクタが走査ビームを検出する検出信号に基づいて、１ライン毎に、位相同期のとれた画像クロック（画素クロック）を生成する。１ライン毎に位相が同期された画像クロックと画像データに従い、半導体レーザユニットの発光時間をコントロールすることにより、感光体上の静電潜像の形成をコントロールする。
【０００３】
このような走査光学系において、ポリゴンミラー等の偏向器の偏向反射面の回転軸からの距離のばらつきは、被走査面上を走査する光スポット（走査ビーム）の走査速度むら、画像の揺らぎとなり、画質劣化の原因となる。その他、発光源の発振波長差による色ずれや温度上昇などの環境変動による主走査ドット位置ずれが発生する。
【０００４】
このような環境変動による主走査ドット位置ずれを高精度に補正する手段として、走査光学系の理想像高に対する実像高ドット位置ずれの関係の特性値を、予備実験またはシミュレーションなどで予め把握しておき、その特性値からルックアップテーブルを作成し、水平同期検出信号間の時間変動に応じた位相シフトデータをルックアップテーブルにより読み出し、その位相シフトデータに従って画素クロックの位相を制御することにより、主走査ドット位置ずれを高精度に補正する技術がある（例えば、特許文献１を参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記した位相シフトデータのパターンでは、連続した走査ラインに対して、同じ位相シフトデータのパターンに従ったドット位置補正が行われる場合に、画像上に位相シフトされたドット位置に対応した視覚上の縦方向、斜め方向の筋状ノイズが現れ、画質が劣化するという問題があった。
【０００６】
本発明は上記した課題に鑑みてなされたもので、
本発明の目的は、視覚上の縦方向、斜め方向の筋状ノイズの発生を防止し、画質を向上させた画素クロック生成装置、光走査装置および画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、高周波クロックを生成する高周波クロック生成手段と、画素クロックの位相シフト量を制御するための位相シフトデータを生成する位相シフトデータ生成手段と、前記位相シフトデータ生成手段から読み出された位相シフトデータのパターンを出力し、同じ位相シフトデータのパターンが連続する走査ラインに出力される場合に、現走査ラインの位相シフトデータのパターンに対する次走査ラインの位相シフトデータのパターンとして、現走査ラインの位相シフトデータのパターンにおける位相シフトされる画素クロックの位置から、ランダムに与えられる画素クロック数だけ移動した位置の画素クロックを位相シフトさせた位相シフトデータのパターンを生成する位相シフトデータパターン生成手段と、前記高周波クロックに基づいて、前記生成された位相シフトデータのパターンに従って位相シフトされた画素クロックを生成する画素クロック生成手段を備えたことを最も主要な特徴とする。
【発明の効果】
【０００８】
本発明によれば、視覚上の縦方向、斜め方向の筋状ノイズの発生が防止され、画質が向上する。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例に係る、画素クロック生成装置の構成を示す。
【図２】擬似ランダムパターン発生部の処理フローチャートを示す。
【図３】擬似ランダムパターンの周期を説明する図である。
【図４】本発明が適用される光走査装置と画像形成装置を示す。
【図５】従来の画素クロック生成装置の構成を示す。
【図６】筋状ノイズと従来の解決手法を説明する図である。
【図７】ランダムパターン発生方法を説明する図である。
【図８】図７（ｃ）の論理回路を示す。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態について図面により詳細に説明する。本発明では、位相シフトデータのパターンの切り替えについて、走査ライン毎に位相シフトさせる画素クロックの位置をランダムに設定している。
【実施例１】
【００１１】
図５（ａ）は、従来の画素クロック生成装置の構成を示す。図５（ａ）を用いて、主走査ドット位置ずれの補正動作を説明する。画素クロック生成装置１は、高周波クロック生成部２、カウンタ３、画素クロック出力部４、位相シフトデータパターン生成部５、位相シフトデータ生成部６により構成され、画素クロック生成装置１から画素クロックＰＣＬＫが出力される。
【００１２】
走査光学系の理想像高に対する実像高ドット位置ずれの関係の特性値を、予備実験またはシミュレーションなどで予め把握しておき、その特性値を位相シフトデータ生成部６に格納し、位相シフトデータパターン生成部５は、ポリゴンミラーのばらつきや環境変動に応じた位相シフトデータを位相シフトデータ生成部６から読み出し、その位相シフトデータに従って画素クロックの位相を制御することにより、主走査ドット位置ずれを高精度に補正する。
【００１３】
図５（ａ）において、高周波クロック生成部２は、基準クロックＲｅｆｃｌｋを基に、逓倍した高周波クロックＶＣＬＫを生成し、一般的なＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路により構成される。入力する基準クロックＲｅｆｃｌｋとして、例えば精度のよい水晶発振器出力を用いることにより高精度の高周波クロックＶＣＬＫが得られる。
【００１４】
カウンタ３の基本的機能は、画素クロック周波数指示信号Ｍ（整数）に従って、高周波クロックを計数し、Ｍに達する度にＳｅｔ信号を生成し、またＳｅｔ信号からＭ／２にあたる高周波クロックを計数し、Ｒｓｔ信号を生成することである。
【００１５】
画素クロック出力部４は、カウンタ３より供給されるＳｅｔ信号及びＲｓｔ信号に従って「Ｈ」と「Ｌ」を切り替えて画素クロックＰＣＬＫを生成し、出力する。位相シフトデータ生成部６では、走査ドット位置補正に関するデータＰｄａｔａを出力する。Ｐｄａｔａは、画素クロック周波数指示信号Ｍに対する補正量を示すものであり、整数部Ｍｉ、小数部Ｍｆ、符号部Ｓの情報を持つ。例えば、ドット位置補正が行われる（符号は正とする）と、高周波クロックを（Ｍ＋Ｍｉ＋Ｍｆ／Ｍｆ’）で分周する。ここでＭｆ’は分周比における小数部の精度を表している。
【００１６】
Ｐｄａｔａが位相シフトデータパターン生成部５に入力され、位相シフトデータのパターンＰｄａｔａ＿ｐｔｎをカウンタ３に出力する。例えば、Ｍｆ＝２０４８、Ｍｆ’＝８１９２とすると、画素クロック８１９２サイクル中に２０４８回Ｍ＋１分周の画素クロックを挿入する。これを位相シフトと呼ぶ。（８１９２−Ｍｆ）回はＭ分周している。また、Ｍ＋１となるサイクルが均等に割り当てられるようにしている。そのため、８１９２／２０４８＝４回に一回位相シフトされる画素クロックが挿入される。小数部補正Ｍｆ／Ｍｆ’を基に、位相シフトする周期データＰｄａｔａ＿ｐｔｎ（位相シフトデータのパターン）を出力するブロックが位相シフトデータパターン生成部５である。Ｐｄａｔａ＿ｐｔｎがカウンタ３に入力され、位相シフトされる画素クロックのＳｅｔ信号を、Ｒｓｔ信号からＭ／２＋１またはＭ／２−１にあたる計数値で生成する。なお、整数部補正Ｍｉ及び符号Ｓはカウンタ３において、Ｍ＋Ｍｉ及びＭ／２＋１またはＭ−Ｍｉ及びＭ／２−１の選択信号として用いられる。
【００１７】
また、位相シフトデータパターン生成部５には、位相シフトされる画素クロックの挿入タイミングを設定するＩｎｃ信号が入力される。走査ライン毎にこのＩｎｃ信号の値を変えることで位相シフトされる画素クロック位置を変更することができる。詳しい動作は後述する。
【００１８】
図５（ｂ）は、Ｍ＝４の場合の画素クロックＰＣＬＫの波形を示す。位相シフトを施さない画素クロックＰＣＬＫ０では、２ＶＣＬＫ毎に立上り／立下りエッジが現れる。上方向の矢印がＳｅｔ信号による立上りエッジであり、下方向の矢印がＲｓｔ信号による立下りエッジである。ＰＣＬＫ１はＭｆ＝２０４８、Ｍｆ’＝８１９２として、４回に一回位相シフトされる画素クロックが挿入される場合である。このときＰｄａｔａ（小数部）は＋２０４８、Ｐｄａｔａ＿ｐｔｎは位相シフトされる周期４及び位相シフトを開始する画素クロック位置（Ｉｎｃ信号）の情報を持つ。位相シフトされる画素クロックでは、１／４ＰＣＬＫ０分だけ周期が増える。またＰｄａｔａ（小数部）＝−２０４８とした例がＰＣＬＫ２である。位相シフトされる画素クロックでは、１／４ＰＣＬＫ０分だけ周期が減少する。以上のような位相シフトによって主走査方向のドット位置を補正することができる。
【００１９】
ＰＣＬＫ０〜２ではＩｎｃ信号を０としているが、ＰＣＬＫ３ではＩｎｃ信号を２として、ＰＣＬＫ２の位相シフトデータのパターンの開始位置にオフセットを持たせた場合を示している。このオフセットを用いて、縦方向の筋状ノイズを低減する対策が採られる。詳細は後述する。
【００２０】
図６は、図５の位相シフトの状況を簡易的に表した図である。横方向が主走査方向であり、縦方向が副走査方向である。各正方形は記録されるドット（画素クロック）位置を示している。空白の正方形は位相シフトが施されない通常のドットであり、色付けされた正方形は位相シフトが施されたドットである。位相シフトされたドットは通常のドットに比べて周期の増減がある。
【００２１】
図６は、１２画素クロックに１回位相シフトを施す位相シフトデータのパターンとなっている。例えば図６（ａ）のように、同じ位相シフトデータのパターンが適用される走査ラインが連続すると、画像上に位相シフトされた画素クロック位置に対応した縦筋などが生じる可能性がある。このような縦筋を減らすためには、走査ライン毎に位相シフト方法を切り替えると有効であり、前掲した特許文献１では以下のような対策が採られている。
【００２２】
図６（ｂ）に示すように、ある走査ラインに対して第１の位相シフトデータのパターンを適用し、次の走査ラインでは、第１の位相シフトデータのパターンの位相シフトされる画素クロック間隔の中間位置のクロックを位相シフトさせる第２の位相シフトデータのパターンを適用させる。確かに（ａ）に比べて縦状の縞の影響は減少するが、完全になくなるわけではない。さらに第２の位相シフトデータのパターンにより位相シフトされる画素クロックが副走査ライン上で新たな縦筋状のノイズとなる可能性がある。
【００２３】
また図６（ｃ）では、位相シフトを開始する画素クロック位置（上図では４）を、走査ライン毎にＮ（ここでは１）の倍数クロック分ずつ順次シフトすることにより、位相シフトされる画素クロック位置を順次ずらし、図６（ａ）の場合のような縦縞状ノイズの発生を防止している。しかし、位相シフトされる画素クロック位置が斜め線上に並んでしまい、斜線状ノイズが新たに発生してしまう。
【００２４】
このように従来の方法では、縦筋状のノイズに対する対策として一定の効果はあるものの、その影響を完全に排除できるわけではなく、また新たな筋状ノイズを発生させる可能性がある。
【００２５】
そこで、本発明では、走査ライン毎に位相シフトされる画素クロックの位置をランダムに散らすことにより、あらゆる筋状ノイズの影響を低減している。
【００２６】
位相シフトされる画素クロック位置をランダムに設定する方法として、ランダムパターン発生方法を説明する。ここでは、擬似ランダムパターンを用いた手法を示す。擬似ランダムパターンは、０と１で構成されるビット列であり、携帯電話など通信路符号化の分野で広く用いられている。０と１が一見ランダムに現れるように見えるが、実際には一定の周期を持つ。
【００２７】
擬似ランダムパターンの発生には「ｍｏｄｕｌｏ２」と呼ばれる演算方法を用いる。この演算では、２進数の加算における桁上げ操作を無視し、加算と減算は同じ結果となる。具体的に加減算は排他的論理和で実現でき、乗算・除算はビットシフトと排他的論理和で実現できることが知られている。ビットシフトは、時間的なシフト（シフトレジスタ）を用いると、論理回路を簡略化できる。具体的にはクロック入力のあるフリップフロップ（例えばＤ−ＦＦ）を用いる。擬似ランダムパターンの発生では「ｍｏｄｕｌｏ２」の除算を利用する。
【００２８】
１０進数の除算では商が循環小数になる場合があるが、「ｍｏｄｕｌｏ２」の除算でも割り切れる場合と割り切れない場合が存在する。割り切れない場合は、商が循環小数の形となる。図７（ａ）に循環小数となる「ｍｏｄｕｌｏ２」の除算［１０００／１０１１］の例を示す。この場合、７ビットの“００１０１１１”というパターンが繰り返し現れる。７桁ごとに除算途中の余りが、０．００・・０１という形となるため、周期は７になる。つまり１周期の中で、“０”が３回、“１”が４回現れる。商を出力とすると、一定のパターン（００１０１１１）を繰り返し出力することになる。
【００２９】
［１０００／１０１１］の除算をｘ３／（ｘ３＋ｘ＋１）に置き換えて考えると図７（ｂ）のようになる。この商も循環小数になることが分かる。ここで、１クロックの遅延をｘ−１、ａ（ｘ）＝ｘ３とおくと、図７（ｂ）の除算は図７（ｃ）で表すブロック図で実現できることが分かる。
【００３０】
図７（ｃ）に示した除算ブロックの回路を図８（ａ）に示す。またそのタイムチャートを図８（ｂ）に示す。３個のＤ−ＦＦの出力（Ｑ２、Ｑ１、Ｑ０）の値は入力ａ（ｘ）が“１”から“０”になるまでは、（０、０、０）だが、入力ａ（ｘ）が“１”から“０”に戻った後は、
（０、０、１）→（０、１、０）→（１、０、０）→（０、１、１）→（１、１、０）→（１、１、１）→（１、０、１）→（以降繰り返し）のようになっており、（０、０、０）を除く７つのパターンが繰り返し現れている。また、（０、０、０）のパターンは２度と生じないことが分かる。（Ｑ２、Ｑ１、Ｑ０）の組み合わせは、全部で２３＝８通り存在し、（０、０、０）を除く全てのパターンが１周期に１回現れる。
【００３１】
また、図８（ｂ）のタイムチャートから（Ｑ２、Ｑ１、Ｑ０）が（０、０、０）以外の状態にあるとき、入力ａ（ｘ）＝０となる。すなわち、一旦この状態に入ってしまえば、実質的に入力ａ（ｘ）は不要となり、クロックを与えるだけで、周期７のパターンを発生させることが可能である。なお、３個のＤ−ＦＦの出力が（０、０、０）となっている場合は、常に出力ｃ（ｘ）＝０となり、ランダムパターンは発生しない。このため、初期設定や外部からのリセット信号により、Ｄ−ＦＦの出力が全て“０”にならないような工夫が必要である。
【００３２】
図１は、本発明の実施例に係る、画素クロック生成装置の構成を示す。図１では、位相シフトされる画素クロック位置の設定に対して、擬似ランダムパターンを適用する擬似ランダムパターン発生部７を追加している。
【００３３】
まず、位相シフトデータパターン生成部５において、画素クロックを計数するカウンタ３を各ライン共通で用意し、位相シフトを開始する画素クロック位置をカウンタ値で指定する。図１（ｂ）の例では、カウンタ値４が初期値、以降周期７で位相シフトされる画素クロックを挿入する。位相シフトを開始する画素クロック位置（カウンタ値）または基準となる画素クロック位置（カウンタ値）からのインクリメント値を擬似ランダムパターン発生部７からの出力（擬似ランダムパターン）で指定することにより、位相シフトされる画素クロックの位置をランダムに設定できる。ブロック構成としては図１（ａ）に示すように擬似ランダムパターン発生部７から出力されるランダムパターンｎ＿ｒａｎｄを位相シフトデータパターン生成部５に入力すれば良い。他のブロックの機能については既に述べた通りである。
【００３４】
図１（ｂ）は、位相シフトを開始する画素クロック位置が等しい、周期７の位相シフトデータのパターンが適用される走査ラインが連続した例である。図１（ｃ）では、図８で説明した擬似ランダムパターンを使用して、基準となるカウンタ値４に対してライン毎に１→２→４→３→６→７→５→（以降繰り返し）分を加算した位置を、位相シフトを開始する画素クロック位置としている（画素クロック位置をインクリメントしている）。なお、位相シフトされる周期は７なので、基準となるカウンタ値４と擬似ランダムパターンとの加算値が７以上となる場合は、見かけ上、最初に位相シフトされる画素クロックは基準となるカウンタ値４より前に現れる場合もある（図１（ｃ）参照）。
【００３５】
図１（ｃ）を見ると、連続する走査ラインで副走査方向に位相シフトされる画素クロック位置が重ならないので、縦筋状及び斜線状のノイズが目立つことはない。このことから、走査ライン毎に位相シフトを開始する画素クロック位置をシフトする場合、そのシフト量を擬似ランダムパターンで与えることで副走査方向に現れる縦筋及び斜め筋画像の形成を未然に防止することができる。なお、連続する走査ラインで適用される位相シフトデータが異なる場合は擬似ランダムパターンは必ずしも適用する必要はない。
【００３６】
このように、擬似ランダムパターン発生部によって容易にランダムパターンの発生が実現でき、また、擬似ランダムパターン発生部を排他的論理和とフリップフロップのみで実装できる。
【００３７】
擬似ランダムパターン発生部７は、擬似ランダムパターン発生回路を有している。図２は、擬似ランダムパターン発生部の処理フローチャートを示す。擬似ランダムパターン発生回路の次数（除算の分母の次数）については、位相シフトされる画素クロックを挿入する周期を満たす最小次数の擬似ランダムパターン発生回路を用意すれば良い（図２（ａ）のｉ）。例えば位相シフトされる画素クロックを挿入する周期が９である場合、位相シフトされる画素クロック位置のインクリメント値は１〜９であれば十分である（ステップ１０１でＹｅｓ）。次数３では１〜７（周期７）なので不十分であるが（ステップ１０１でＮｏ）、次数４では（ステップ１０２）、１〜１５（周期１５）となり、ランダムパターン発生による画質の向上を最大限引き出すことが出来る。なお、これ以上次数を増やしても画質の向上にはつながらず、意図しない縦筋状ノイズ発生の可能性が高まるだけである。さらに、次数を過度に増やすことで消費電力及びチップ面積が余計に増大してしまう。
【００３８】
以上のような次数の選択を行う際に、擬似ランダムパターン発生回路において、次数の異なる擬似ランダムパターン発生回路を複数個用意し、適用する周期を満たす最小次数の擬似ランダムパターン発生回路を動作させ、他次数の擬似ランダムパターン発生回路をスリープすることで消費電力を低減することができる（ステップ１０３）。さらに、擬似ランダムパターン発生回路において擬似ランダムパターン専用のルックアップテーブルを用意し、擬似ランダムパターンを記憶させ、適宜読み出して使用することで、常時、擬似ランダムパターン発生回路を動作させる必要がないので消費電力を低減できる。
【００３９】
図１では、位相シフトされる画素クロック位置が周期７、擬似ランダムパターンの周期も７であったので、連続する走査ラインで位相シフトを開始する画素クロック位置が等しくなることはないが、図２（ｂ）に示すように、例えば位相シフトされる画素クロックを挿入する周期が９、擬似ランダムパターンの周期が１５である場合、前走査ラインで３画素クロック遅らせた位相シフトデータのパターン〔Ｐ１〕と次走査ラインで１２画素クロック遅らせた位相シフトデータのパターン〔Ｐ２〕とでは、位相シフトを開始する画素クロック位置が全く同じとなり、これも意図せず縦筋状のノイズが発生する可能性がある。
【００４０】
以上のことから、意図しない縦筋状ノイズの発生を回避するために、前走査ラインで適用される擬似ランダムパターンと、次走査ラインで適用される擬似ランダムパターンとの差が、位相シフトされる画素クロック位置の周期の整数倍である場合を避けると、より有効である。上記の例では、３画素クロック遅らせた位相シフトデータのパターンと次走査ラインで１２画素クロック遅らせた位相シフトデータのパターンの差は９となり、位相シフトされる画素クロックを挿入する周期と一致してしまう。そのため、位相シフトデータパターン生成部５において、前後走査ライン（ｎラインと（ｎ＋１）ライン）の擬似ランダムパターン及び位相シフトデータのパターンとを比較し、現走査ラインで適用される擬似ランダムパターンと、次走査ラインで適用される擬似ランダムパターンとの差が、位相シフトされる画素クロック位置の周期の整数倍であるとき、つまり、意図しない縦筋状ノイズが発生する場合は（ステップ１０４でＮｏ）、ｎｅｘｔ信号をアサートし（有効にする）、擬似ランダムパターン発生部７では、（ｎ＋１）ラインに、（ｎ＋２）ラインの擬似ランダムパターンを適用する（ステップ１０５）。これにより、意図しない縦筋状ノイズの発生を防止できる。
【００４１】
既に述べたように［１０００／１０１１］、ｘ３／（ｘ３＋ｘ＋１）の商の周期は７であるが、［１０００／１００１］や［１０００／１１００］の場合は、周期が３あるいは１となる。一般に、除算の商の周期が最大値になるとき、除算の分母の多項式は「原始多項式」と呼ばれる。図３は、次数ｎの原始多項式の例を示す。なお、３以上のｎについて、原始多項式は複数存在する。
【００４２】
ある周期の擬似ランダムパターンを得ようとする場合に、この原始多項式を用いることで、回路構成を最小限にし、チップ面積や設計コストを削減し、さらに消費電力も低減できる。
【実施例２】
【００４３】
図４は、本発明の画素クロック生成装置を用いた光走査装置を含む画像形成装置の構成例を示す。この装置は電子写真方式の画像形成装置である。光走査装置において、光源である半導体レーザ８により出力されるレーザ光ビームは、コリメータレンズ９、シリンダーレンズ１０を通して偏向手段としてのポリゴンミラー１１に入射する。ポリゴンミラー１１により偏向されたレーザ光ビームは、導光手段であるｆθレンズ１２を通り、ミラー１３で反射される。導光手段を通過したレーザ光ビームが、被走査媒体である感光体１４に入射されると、その表面（被走査面）に光ビームスポットを形成して画像（静電画像）を形成することができる。
【００４４】
１５は本発明の画素クロック生成装置、１６は画像処理装置、１７はレーザ駆動データ生成装置、１８はレーザ駆動装置である。画素クロック生成装置１５により生成される画素クロックは、画像処理装置１６、レーザ駆動データ生成装置１７に入力される。画像処理装置１６は画像データを生成し、画素クロックに同期して出力する。レーザ駆動データ生成装置１７は、この画像データに対応したレーザ駆動データ（ＰＷＭデータなどの変調データ）を画素クロックとタイミングを合わせて出力する。レーザ駆動装置１８は、レーザ駆動データに従って半導体レーザ８を駆動する。
【００４５】
なお、感光体１４の表面を帯電させるための帯電手段、静電潜像をトナー像に現像するための現像手段、現像されたトナー像を用紙あるいは中間転写体に転写するための転写手段、感光体１４に残留したトナーを除去回収するクリーナー手段など、この種の画像形成装置に含まれる手段も存在するが、図では省略されている。
【符号の説明】
【００４６】
１  画素クロック生成装置
２  高周波クロック生成部
３  カウンタ
４  画素クロック出力部
５  位相シフトデータパターン生成部
６  位相シフトデータ生成部
７  擬似ランダムパターン発生部
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特許第４３１３１１６号公報
【図１】
2014024268.tif 000003
【図２】
2014024268.tif 000004
【図３】
2014024268.tif 000005
【図４】
2014024268.tif 000006
【図５】
2014024268.tif 000007
【図６】
2014024268.tif 000008
【図７】
2014024268.tif 000009
【図８】
2014024268.tif 000010