(57)【要約】      （修正有）【課題】半導体層への電流注入量を調整することで半導体層の領域毎の発光強度を調整可能であり、発光ムラが少なく、また高い発光効率を有する等、高性能な発光素子を提供する。【解決手段】半導体素子１０は、第１の導電型の第１の半導体層、活性層、第２の導電型の第２の半導体層２５がこの順に積層されてなる半導体構造層と、第２の半導体層上に形成された給電パッド２７と、第２の半導体層上の一部に形成され、かつ給電パッドから伸張している配線電極２９と、を含み、第２の半導体層は、配線電極の形成領域に配線電極によって被覆された凹凸構造を有し、配線電極による第２の半導体の被覆面積は配線電極の伸張方向において変化している。【選択図】図１
2014099491.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１の半導体層、活性層、第２の導電型の第２の半導体層がこの順に積層されてなる半導体構造層と、
前記第２の半導体層上に形成された給電パッドと、
前記第２の半導体層上の一部に形成され、かつ前記給電パッドから伸張している配線電極と、を含み、
前記第２の半導体層は、前記配線電極の形成領域に前記配線電極によって被覆された凹凸構造を有し、前記配線電極による前記第２の半導体の被覆面積は前記配線電極の伸張方向において変化していることを特徴とする半導体素子。
【請求項２】
前記配線電極による前記第２の半導体層の被覆面積が前記配線電極の伸張方向に向かって増大していることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第２の半導体層の上面と同一平面内における配線電極の線幅は一定であることを特徴とする請求項１または２に記載の半導体素子。
【請求項４】
前記凹凸構造は、前記第２の半導体層内部で終端しているスリット状の凹部からなることを特徴とする請求項１乃至３のいずれか１に記載の半導体素子。
【請求項５】
前記スリット状の凹部の本数が前記配線電極の伸長方向に向かって増加することを特徴とする請求項４に記載の半導体素子。
【請求項６】
前記凹凸構造は、前記第２の半導体層内部で終端しているドット状の凹部からなることを特徴とする請求項１乃至３のいずれか１に記載の半導体素子。
【請求項７】
前記ドット状の凹部の密度が前記配線電極の伸長方向に向かって増加することを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記半導体層は六方晶系結晶からなり、前記半導体構造層上面の前記凹凸構造によって前記第２の半導層の結晶面であるＲ面が露出していることを特徴とする請求項１乃至７のいずれか１に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、特に、発光ダイオード（ＬＥＤ：Light Emitting Diode）素子に関する。
【背景技術】
【０００２】
ＬＥＤ素子を搭載した発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。特許文献１に記載されているようなＬＥＤ素子は、ＬＥＤ素子の光取り出し面にボンディングパッド及び当該給電パッドから延伸する線状の配線電極を有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００８−５４３０６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記したような発光素子においては、配線電極の抵抗により給電パッドから離間するほど配線電極内の電流量が減少してしまい、半導体層に注入される電流が低下するので、発光ムラが生じてしまう。そこで、特許文献１の発光素子では、給電パッドから離間するほど配線電極の線幅を大きくすることで、半導体層内に注入される電流を均一にして発光ムラを防止している。しかし、配線電極の線幅を大きくすることで、素子上方から見た際の光取り出し面を覆う配線電極の面積が大きくなり、活性層から出射した光が配線電極に遮られることによる発光効率の低下が起きていた。
【０００５】
本発明は、上述の点に鑑みてなされたものであり、半導体層への電流注入量を調整することで半導体層の領域毎の発光強度を調整可能であり、発光ムラが少なく、また高い発光効率を有する等、高性能な発光素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体素子は、第１の導電型の第１の半導体層、活性層、第２の導電型の第２の半導体層がこの順に積層されてなる半導体構造層と、当該第２の半導体層上に形成された給電パッドと、当該第２の半導体層上の一部に形成され、かつ当該給電パッドから伸張している配線電極と、を含み、当該第２の半導体層は、当該配線電極の形成領域に当該配線電極によって被覆された凹凸構造を有し、当該配線電極による当該第２の半導体の被覆面積は当該配線電極の伸張方向において変化していることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】本発明の１の実施例の発光素子の上面図である。
【図２】図１の発光素子の２−２線に沿った断面図である。
【図３】図１の一部拡大図である。
【図４】図３の４−４線に沿った断面図である。
【図５】本発明の発光素子の製造方法を示す断面図である。
【図６】本発明の他の実施例の発光素子の上面図である。
【図７】本発明の他の実施例の発光素子の上面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の１の実施例に係る発光素子１０について、図１−図４を参照しつつ説明する。支持基板１１は、一辺が１ｍｍの正方形の平板形状を有している、例えば、ホウ素が添加されたＳｉ等の導電性基板からなっている。なお、支持基板１１は、導電性を有し熱伝導率が高い材料であれば、Ｇｅ、Ａｌ、Ｃｕ、ＣｕＷ等の他の材料を用いてもよい。また、支持基板１１の裏面には、発光素子を発光装置に搭載する際のボンディング性を向上させるための、例えば、支持基板１１の裏面表面からＴｉ、Ｐｔ、Ａｕ等が順に積層されている金属膜（図示せず）が形成されていてもよい。
【０００９】
支持基板側接合層１３は、支持基板１１の上面に、Ｔｉ、Ｐｔ、Ａｕが順に積層されて形成されている金属層である。支持基板側接合層１３上には、支持基板側接合層１３と接合されている半導体側接合層１５が配されている。半導体側接合層１５は、支持基板側接合層１３側からＡｕ、Ｐｔ、Ｔｉ、ＴｉＷが順に積層されている金属層である。支持基板側接合層１３と半導体側接合層１５とは、加熱及び加圧により接合されている。
【００１０】
半導体側接合層１５上には反射電極層１７が形成されている。反射電極層１７は、光反射性の高い金属、例えば、Ａｇ等からなる金属層である。反射電極層１７は、その上に形成される半導体構造層１９からの出射光を反射する機能を果たすと共に、半導体構造層１９に電力を供給する際のｐ電極として機能する。
【００１１】
上述したように、反射電極層１７上には、半導体構造層１９が形成されている。半導体構造層１９は、反射電極層１７側から、ｐ型ＧａＮ層及びｐ型ＡｌＧａＮ層からなるｐ型半導体層２１、多重量子井戸構造（ＭＱＷ）を有する活性層２３、並びにＧａＮ／ＩｎＧａＮを含む歪み緩和層、ｎ型ＧａＮ層、アンドープＧａＮ層及びＧａＮバッファ層からなるｎ型半導体層２５が積層されている構造を有している。なお、上記アンドープＧａＮ層及びＧａＮバッファ層は半導体構造層１９を良好に結晶成長させるために用いられる層であり、発光素子１０においては、研削・研磨、ＲＩＥ（反応性イオンエッチング）等の手法を用いて除去されていてもよい。
【００１２】
なお、活性層２３は多重量子井戸(ＭＱＷ)としたが、単一量子井戸(ＳＱＷ)、あるいは単層（いわゆるバルク層）でもよい。多重量子井戸構造は、例えば、井戸層をＩｎｘＧａ１―ｘＮ層（組成ｘ＝０．３５、厚さ２ｎｍ）、バリア層をＧａＮ層（厚さ１４ｎｍ）とし、５つの井戸層から構成される。なお、井戸層のＩｎ組成ｘは発光波長に合わせて０＜ｘ≦１．０の範囲で調整される。
【００１３】
半導体構造層１９のｎ型半導体層２５上には、給電パッド２７及び給電パッド２７から伸張する配線電極２９に電力を供給するための給電パッド２７が形成されている。図１及び図２からわかるように、配線電極２９は、ｎ型半導体層２５上に一定の幅（Ｗ１）を有する線状電極として形成されている。配線電極２９は、ｎ型半導体層２５側から、Ｔｉ（層厚１ｎｍ）、Ａｌ（層厚２００ｎｍ）、Ｔｉ（層厚１００ｎｍ）、Ｐｔ（層厚２００ｎｍ）、Ａｕ（層厚２５００ｎｍ）が順に積層されて形成されている。本実施例において、配線電極２９の線幅Ｗ１は１０μｍである。
【００１４】
ｎ型半導体層２５の表面を配線電極２９が被覆している領域（被覆領域）、すなわち配線電極２９との接触領域には、凹部３１が形成されており、凹部３１によって接触領域は凹凸構造となっている。なお、凹部３１は配線電極２９によって被覆されているが、図１においては、図の明瞭化のために凹部３１を実線で示している。
【００１５】
凹部３１について、図１の領域Ａの拡大図である図３及び図３の４−４線に沿った断面図（図１の２−２線に沿った断面と同一の断面を示している）である図４を用いて説明する。凹部３１は、配線電極２９の伸張方向に沿って伸張しており、配線電極２９の伸張方向と垂直な面における断面がＶ字形状を有している複数のスリット溝である。凹部３１は、ｎ型半導体層２５内で終端しており、例えば溝幅Ｗ２が２μｍ、深さｄが２μｍである。凹部３１は、給電パッド２７近傍の領域には形成されず、配線電極２９の伸張方向に向かって本数が多くなるように、すなわち給電パッド２７から離間すればするほど本数が多くなるようになされている。従って、給電パッド２７から離間すればするほど、配線電極２９がｎ型半導体層２５表面を被覆する面積、すなわち配線電極２９とｎ型半導体層２５との接触面積（被覆面積）が大きくなる。
【００１６】
本実施例においては、配線電極２９をその伸長方向に給電パッドに近い順に領域I−Vとした。そして、最も給電パッドに近接した領域Iには凹部３１を形成せず、領域IIには１本、領IIIには２本、領域IVには３本、領域Vには４本の凹部を形成することで、配線電極２９とｎ型半導体層２５との接触面積を調整している。なお、配線電極の伸長方向に沿った領域の数、幅、その領域における凹部の本数等は、必要に応じて任意に変更可能である。例えば、各領域の幅を電位変化の大きい給電パッド側から順に大きくなるよう、I＜II＜III＜IV＜Vと徐々に広くするなどしてもよい。また、平行して配される凹部３１同士の距離は、活性層２３から出射された光が凹部３１の側壁３１Ａの間で複数回反射して減衰することを防止するために、できるだけ広く取るのが好ましい。
【００１７】
配線電極２９を流れる電流は、配線電極２９自体の内部抵抗故に、給電パッドから離間するほど減少する。従って、上述のように配線電極２９の伸張方向に向かって、すなわち給電パッドから離間すればするほど凹部３１の本数を増加させ、配線電極２９とｎ型半導体層２５との接触面積を大きくすることにより、給電パッドから離間している領域における半導体構造層１９への電流注入量の低下を防止することが可能である。
【００１８】
このように、発光素子１０においては、ｎ型半導体層２５の配線電極２９が形成されている表面に凹部３１を形成することにより、光取り出し面側から見たときの配線電極２９の線幅、すなわちｎ型半導体層２５の上面と同一面内における線幅Ｗ１を変えることなく、領域毎に配線電極２９とｎ型半導体層２５との間の接触面積を変えることができる。従って、活性層から出射した光の配線電極２９による遮蔽の影響を考慮することなく、半導体構造層１９に注入する電流の量を調整し、発光ムラを低減することが可能である。
【００１９】
以下に、上述した発光素子１０を製造する方法について、図５（ａ）−（ｅ）を用いて説明する。図５（ａ）−（ｅ）は、発光素子１０の製造工程を、図１の２−２線に沿った断面で示した図である。なお、図５（ａ）−（ｅ）においては、明解さのために１つの発光素子の断面を示しているが、実際の製造時は、多数の発光素子が配列されたシート状態で製造されてもよい。
【００２０】
まず、図５（ａ）に示すように、サファイヤ基板等の成長基板３３を準備し、成長基板３３のＣ＋面（Ｃプラス面）上に半導体構造層１９をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により成膜する。具体的には、例えば、成長基板３３をＭＯＣＶＤ装置に投入し、サーマルクリーニング後、ＧａＮバッファ層、アンドープＧａＮ層及びｎ型ＧａＮ層からなるｎ型半導体層２５、活性層２３、ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層からなるｐ型半導体層２１を順に成膜する。その後、半導体構造層１９が成膜された成長基板３３をＲＴＡ（rapid thermal annealing）装置にて７００℃、１分加熱してｐ型半導体層２１の活性化を行う。
【００２１】
次に、ｐ型半導体層２１上に反射電極層１７を成膜する。具体的には、例えば、スパッタ法（例えば、ＤＣマグネトロンスパッタ装置を使用する）を用いて反射電極層１７となるＡｇ層を成膜し、反射電極層１７とｐ型半導体層２１とのオーミック接触を確保するためＲＴＡ装置にてアニールを行う。なお、反射電極層１７の成膜には上記スパッタ法に限らず電子ビーム（ＥＢ）法、抵抗加熱法等、他の手法を用いてもよい。
【００２２】
次に、反射電極層１７上に半導体側接合層１５を形成する。具体的には、スパッタ法によりＴｉＷ（層厚２５０ｎｍ）、Ｔｉ（層厚５０ｎｍ）、Ｐｔ（層厚１００ｎｍ）、Ａｕ（層厚５００ｎｍ）を順に成膜して積層する。なお、反射電極層１７と同様に、半導体側接合層１５の成膜は、上記スパッタ法に限らずＥＢ法、抵抗加熱法、またはこれらの方法の組み合わせによって行ってもよい。反射電極層１７及び半導体側接合層１５を形成し終えた状態を図５（ｂ）に示す。
【００２３】
次に、半導体側接合層１５の表面と対応する位置に支持基板側接合層１３が形成されている支持基板１１を用意する。例えば、支持基板１１はＳｉ基板であり、支持基板側接合層１３は、電子ビーム蒸着等で支持基板１１上にＴｉ（層厚６００ｎｍ）、Ｐｔ（層厚５０ｎｍ）、Ａｕ（層厚１０００ｎｍ）を順に積層することによって形成する。
【００２４】
次に、支持基板側接合層１３の表面と半導体側接合層１５の表面と接触させて、互いに対して圧力３０ｋｇ／ｃｍ２で押圧しつつ、温度２００℃で１時間かけて熱圧着を行うことにより支持基板１１を貼り付ける。その後、例えば、レーザリフトオフ（ＬＬＯ）装置にて成長基板３３の裏面側からエキシマレーザを照射することにより成長基板３３を除去する。なお、成長基板３３の除去は、レーザリフトオフ（ＬＬＯ）に限らず、ウェットエッチング、ドライエッチング、機械研磨法、もしくは化学機械研磨（ＣＭＰ）、またはこれらの方法の少なくとも１つを組み合わせた方法によって行ってもよい。成長基板３３を除去した後の状態を、図５（ｃ）に示す。
【００２５】
ＬＬＯで成長基板３３を除去した場合、成長基板３３を除去した後、ＬＬＯで発生したＧａを、熱水等を用いて除去する。その後、表面のｎ型半導体層のうち上記ＧａＮバッファ層とアンドープＧａＮ層をＲＩＥ装置によるドライエッチングで除去し、ｎ型ＧａＮ層を表出させてもよい。
【００２６】
次に、ｎ型半導体層２５上の配線電極２９を形成する表面に凹部３１を形成する。具体的には、図５（ｄ）に示すように、凹部３１を形成する部分以外の領域上にレジスト３５を形成し、ドライエッチング装置にてレジスト３５が形成されている領域以外の部分のｎ型半導体層２５の表面をエッチングする。その後、レジスト３５を取り去り、図３（ｅ）に示すように、ｎ型半導体層２５上に給電パッド２７（図示せず）及び配線電極２９を形成する。配線電極２９及び給電パッド２７は、例えば、Ｔｉ（層厚１ｎｍ）、Ａｌ（層厚２００ｎｍ）、Ｔｉ（層厚１００ｎｍ）、Ｐｔ（層厚２００ｎｍ）、Ａｕ（層厚１０００ｎｍ）を電子ビーム蒸着等で順に成膜することで形成する。配線電極２９及び給電パッド２７は、ｎ型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、例えば、Ｔｉ／Ａｌの層の代わりに、Ｔｉ／Ａｇ、ＴｉもしくはＡｌのみ、またはＩＴＯ／Ａｇ等からなる層を用いて形成してもよい。発光素子を多数配列したシート状態で製造した場合は、最後に、ダイシングを行い素子の個片化を行うことによって、発光素子１０が完成する。
【００２７】
上記実施例においては、凹部３１が単にＶ字状断面を有するスリット溝である場合を説明したが、凹部３１の配線電極２９の伸張方向と垂直な断面が正三角形になるように、すなわち凹部３１の側面３１Ａとｎ型半導体層２５の上面とが６０°の角度をなすように形成することで、凹部３１の側面３１Ａにおいて、六方晶系結晶からなるｎ型半導体層２５の結晶面であるＲ面を露出させてもよい。ｎ型半導体層２５は、上述のように成長基板３３のＣ＋上に成長させられるので、ｎ型半導体層２５の支持基板上面と平行な上面には、Ｃ−面（Ｃマイナス面）が露出している。ｎ型半導体層のＲ面は、配線電極を形成する金属との接触抵抗がそのＣ−面よりも非常に良好である。例えば、上記構成の配線電極２９との接触抵抗は、Ｃ−面が１．５×１０−４Ωｃｍ２であるのに対し、Ｒ面は１．５×１０ー５Ωｃｍ２である。従って、側面３１ＡにおいてＲ面を露出させることで、半導体構造層１９内への電流の注入量を、さらに大きな幅で調整することが可能となる。
【００２８】
上記実施例においては、凹部３１がＶ字状の断面を有する複数のスリット溝である場合について説明したが、スリット溝の断面は矩形状、台形状または半円状等他の形状を有していてもよく、またスリット溝は１つであってもよい。
【００２９】
また、上記実施例においては、凹部３１の本数を変更することで、ｎ型半導体層２５と配線電極２９との間の接触面積を変化させることとしたが、凹部３１の深さｄまたは幅Ｗ２を変化させることでｎ型半導体層２５と配線電極２９との間の接触面積を変化させてもよい。このようにすることで、ｎ型半導体層２５と配線電極２９との間の接触面積を連続的に変化させることも可能となり、半導体構造層１９内への電流注入量を連続的に調整することも可能となる。
【００３０】
また、図６に示すように、凹部３１を互いに交叉する格子状のスリットとして形成してもよい。また、図７に示すように凹部３１を分散して配されたドット状（ディンプル状）の凹部としてもよい。この場合でも、例えば図中の領域I−Vにおける単位面積当たりの凹部３１の数（図６のように凹部を格子状のスリットとする場合にはスリットの数）、すなわちｎ型半導体層２５の上面内における凹部３１の密度を変化させることで、ｎ型半導体層２５と配線電極２９との間の接触面積を変化させることができる。このようにすることで、さらに柔軟に半導体構造層１９内への電流注入量を調整することが可能となる。ドット状の凹部３１は、角柱形状、角錐形状、円錐形状、半球形状等様々な形状をとることが可能である。
【００３１】
なお、上記した凹部３１によってｎ型半導体層２５と配線電極２９との間の接触面積を変化させる手法は、各々が単独で用いられてもよいし、２以上の手法が組み合わされてもよい。例えば、スリット状の凹部３１を用いる場合に、給電パッドからの距離に応じて凹部３１の本数を変更するとともに凹部３１の深さｄまたは幅Ｗ２を変更することとしてもよい。また、ドット状の凹部３１を用いる場合に、ドット状の凹部３１の側面においてｎ型半導体層２５の結晶面のＲ面を露出させることとしてもよい。
【００３２】
また、上記実施例においては、給電パッドから離間するほど配線電極２９とｎ型半導体層２５との接触面積を大きくすることとしたが、接触面積は必要な電流注入量に応じて減少させることとしてもよく、配線電極２９の伸張方向に沿って減少及び増大を繰り返させることとしてもよい。また、配線電極２９の伸張方向と垂直な方向において、配線電極２９とｎ型半導体層２５との接触面積を調整して、伸張方向及び／またはそれと垂直な方向において接触面積が変化する複数の領域を形成することとしてもよい。
【００３３】
なお、給電パッド２７及びそこから伸張する配線電極２９の形状・配置は、上記実施例に関わらず、例えば、ｎ型半導体層２５の上面の中央に給電パッドを配置して、そこから放射上に配線電極が伸張している態様等、様々な態様とすることが可能である。また、上記実施例では、配線電極２９の線幅Ｗ１は一定であるとしたが、線幅Ｗ１が領域によって変化することとしてもよい。
【００３４】
上記実施例では、ＬＥＤ素子を用いた半導体発光素子を例に説明をしたが、本発明は他の半導体発光素子にも応用可能である。さらに、本発明は、電流注入量の調整が必要な発光素子以外の半導体素子等にも応用可能である。また、上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び製造される発光素子等に応じて、適宜選択することができる。
【符号の説明】
【００３５】
１０    発光素子
１１    支持基板
１３    支持基板側接合層
１５    半導体側接合層
１７    反射電極層
１９    半導体構造層
２１    ｐ型半導体層
２３    活性層
２５    ｎ型半導体層
２７    給電パッド
２９    配線電極
３１    凹部
３１Ａ  凹部側面
３３    成長基板
３５    レジスト
【図１】
2014099491.tif 000003
【図２】
2014099491.tif 000004
【図３】
2014099491.tif 000005
【図４】
2014099491.tif 000006
【図５】
2014099491.tif 000007
【図６】
2014099491.tif 000008
【図７】
2014099491.tif 000009