(57)【要約】【課題】、静電容量の大容量化を具現しながら内部電極の位置別の連結性の偏差を減らすことで、信頼性に優れた大容量積層セラミック電子部品の具現を可能とする。【解決手段】誘電体層１を含むセラミック本体１０と、セラミック本体１０内で誘電体層１を介して対向配置される第１及び第２内部電極２１，２２と、第１及び第２内部電極２１，２２と電気的に連結された第１及び第２外部電極３１，３２とを含み、セラミック本体１０は静電容量の形成に寄与する容量形成部S及び容量形成部Sの上下面の少なくとも一面に提供される容量非形成部ｃ、c’を含み、容量形成部Sをセラミック本体10の厚さ方向に３つの領域に分けたとき、上記３つの領域のうち中央部領域の内部電極の連結性と、上部及び下部領域の内部電極の連結性との偏差が１〜５％である。本発明によると【選択図】図２
2014053589.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を含むセラミック本体と、
前記セラミック本体内で前記誘電体層を介して対向配置される第１及び第２内部電極と、
前記第１及び第２内部電極と電気的に連結された第１及び第２外部電極とを含み、
前記セラミック本体は静電容量の形成に寄与する容量形成部及び前記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、前記容量形成部を前記セラミック本体の厚さ方向に３つの領域に分けたとき、前記３つの領域のうち中央部領域の内部電極の連結性と上部及び下部領域の内部電極の連結性との偏差が１〜５％である積層セラミック電子部品。
【請求項２】
前記上部及び下部領域の内部電極の連結性は９５％以上である請求項１に記載の積層セラミック電子部品。
【請求項３】
前記誘電体層の平均厚さは０．６μｍ以下である請求項１に記載の積層セラミック電子部品。
【請求項４】
前記第１及び第２内部電極の平均厚さは０．６μｍ以下である請求項１に記載の積層セラミック電子部品。
【請求項５】
前記第１及び第２内部電極はニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）合金からなる群より選択された一つ以上を含む請求項１に記載の積層セラミック電子部品。
【請求項６】
セラミック粉末を含むスラリーを用いてセラミックグリーンシートを設ける段階と、
導電性金属ペーストを用いて前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
前記セラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を焼成するとき、マイクロ波を加えて、誘電体層及び前記誘電体層を介して対向配置される第１及び第２内部電極を含むセラミック本体を形成する段階と、
を含む積層セラミック電子部品の製造方法。
【請求項７】
前記セラミック本体は、静電容量の形成に寄与する容量形成部及び前記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、前記容量形成部を前記セラミック本体の厚さ方向に３つの領域に分けたとき、前記３つの領域のうち中央部領域の内部電極の連結性と、上部及び下部領域の内部電極の連結性との偏差が１〜５％である請求項６に記載の積層セラミック電子部品の製造方法。
【請求項８】
前記上部及び下部領域の内部電極の連結性は９５％以上である請求項７に記載の積層セラミック電子部品の製造方法。
【請求項９】
前記誘電体層の平均厚さは０．６μｍ以下である請求項６に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記第１及び第２内部電極の平均厚さは０．６μｍ以下である請求項６に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記セラミックグリーンシートの積層数は４００層以上である請求項６に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記導電性金属ペーストはニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）合金からなる群より選択された一つ以上を含む請求項６に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性に優れた大容量積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近では、電子製品の小型化傾向により、積層セラミック電子部品も小型化及び大容量化が求められている。
【０００３】
これにより誘電体と内部電極の薄膜化、多層化が多様な方法で試されており、最近では、誘電体層が薄くなりながら積層数が増加する積層セラミック電子部品が製造されている。
【０００４】
このような大容量化を具現するために誘電体層の厚さと内部電極の厚さが薄くなるほど、内部電極の厚さが不均一となり、内部電極の厚さが保持されて連結されず、部分的に切れて連結性が低下する。
【０００５】
また、電極が切れて、誘電体層の平均厚さは同一であるが、部分的に厚くなったり薄くなる部位が発生し、誘電体層が薄くなった部分で絶縁特性が低下し信頼性が低下するという問題点があった。
【０００６】
一方、上記のような大容量化を具現するために積層数が多くなって内部電極の数も増加し、積層体を焼成する際、位置別の残留炭素量の差及び誘電体層の焼結性の差により、内部電極の連結性が位置別に異なって信頼性が低下するという問題がある。
【０００７】
即ち、セラミック電子部品の中央部及び上下部の内部電極の連結性の差による容量低下及び信頼性の問題が生じている。
【０００８】
これを解決するために、内部電極ペースト内の共材組成を変更したり、仮焼、焼成などの工程条件を変更して改善を試したが、十分な効果は得られていない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１８９１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、信頼性に優れた大容量積層セラミック電子部品に関する。
【課題を解決するための手段】
【００１１】
本発明の一実施形態は、 誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向配置される第１及び第２内部電極と、上記第１及び第２内部電極と電気的に連結された第１及び第２外部電極とを含み、上記セラミック本体は静電容量の形成に寄与する容量形成部及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けたとき、上記３つの領域のうち中央部領域の内部電極の連結性と上部及び下部領域の内部電極の連結性との偏差が１〜５％である積層セラミック電子部品を提供する。
【００１２】
上記上部及び下部領域の内部電極の連結性は９５％以上であってもよい。
【００１３】
上記誘電体層の平均厚さは０．６μｍ以下であってもよい。
【００１４】
上記第１及び第２内部電極の平均厚さは０．６μｍ以下であってもよい。
【００１５】
上記第１及び第２内部電極はニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）合金からなる群より選択された一つ以上を含んでもよい。
【００１６】
本発明の他の実施形態は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを設ける段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層して積層体を形成する段階と、上記積層体を焼成するとき、マイクロ波を加えて、誘電体層及び上記誘電体層を介して対向配置される第１及び第２内部電極を含むセラミック本体を形成する段階とを含む積層セラミック電子部品の製造方法を提供する。
【００１７】
上記セラミック本体は、静電容量の形成に寄与する容量形成部及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けたとき、上記３つの領域のうち中央部領域の内部電極の連結性と上部及び下部領域の内部電極の連結性との偏差が１〜５％であってもよい。
【００１８】
上記上部及び下部領域の内部電極の連結性は９５％以上であってもよい。
【００１９】
上記誘電体層の平均厚さは０．６μｍ以下であってもよい。
【００２０】
上記第１及び第２内部電極の平均厚さは０．６μｍ以下であってもよい。
【００２１】
上記セラミックグリーンシートの積層数は４００層以上であってもよい。
【００２２】
上記導電性金属ペーストはニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）合金からなる群より選択された一つ以上を含んでもよい。
【発明の効果】
【００２３】
本発明によると、静電容量の大容量化を具現しながら、内部電極の位置別の連結性の偏差を減らすことで、加速寿命延長及び耐電圧特性と信頼性に優れた大容量積層セラミック電子部品の具現を可能とする。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＢ−Ｂ’断面図及び内部電極の連結性を示す拡大図である。
【図３】内部電極の領域別の連結性を概略的に示す図１のＢ−Ｂ’断面図である。
【図４】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【図５】本発明の比較例（ａ）及び実施例（ｂ）の内部電極の位置別の連結性を示す顕微鏡写真である。
【発明を実施するための形態】
【００２５】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２６】
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は、図１のＢ−Ｂ’断面図及び内部電極の連結性を示す拡大図であり、図３は、内部電極の領域別の連結性を概略的に示す図１のＢ−Ｂ’断面図である。
【００２７】
図１〜図３を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向配置される第１及び第２内部電極２１、２２と、上記第１及び第２内部電極２１、２２と電気的に連結された第１及び第２外部電極３１、３２を含み、上記セラミック本体１０は静電容量の形成に寄与する容量形成部Ｓ及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部ｃ、ｃ’とを含み、上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に３つの領域に分けたとき、上記３つの領域のうち中央部領域ａの内部電極の連結性と、上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差が１〜５％であってよい。
【００２８】
以下では、本発明の一実施形態による積層セラミック電子部品を、積層セラミックキャパシタとして説明するが、これに制限されない。
【００２９】
上記セラミック本体１０は特に制限されず、例えば、六面体状であってよい。
【００３０】
一方、本実施形態の積層セラミックキャパシタにおける方向について定義すると、図１を参照し、「長さ方向」は「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向である。ここで、「厚さ方向」は誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で使用してもよい。
【００３１】
本発明の一実施形態による積層セラミックキャパシタは誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向配置される第１及び第２内部電極２１、２２と、上記第１及び第２内部電極２１、２２と電気的に連結された第１及び第２外部電極３１、３２とを含んでもよい。
【００３２】
上記第１及び第２内部電極２１、２２は特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）の一つ以上の物質からなる導電性ペーストを用いて形成してもよい。
【００３３】
静電容量の形成のために、第１及び第２外部電極３１、３２が上記セラミック本体１０の外側に形成され、上記第１及び第２内部電極２１、２２と電気的に連結されてもよい。
【００３４】
上記第１及び第２外部電極３１、３２は内部電極と同じ材質の導電性物質で形成されてよいが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されてもよい。
【００３５】
上記第１及び第２外部電極３１、３２は、上記金属粉末にガラスフリットを添加して用意した導電性ペーストを塗布してから焼成することで形成してもよい。
【００３６】
本発明の一実施形態によると、上記誘電体層１の平均厚さは０．６μｍ以下であってもよい。
【００３７】
本発明の一実施形態において、上記誘電体層１の厚さとは、内部電極２１、２２の間に配置される誘電体層１の平均厚さを意味する。
【００３８】
上記誘電体層１の平均厚さは、図２のように、セラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定することができる。
【００３９】
例えば、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、長さ方向に等間隔である３０個の地点でその厚さを測定して。その平均値を求めることができる。
【００４０】
上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重畳する領域を意味する容量形成部で測定することができる。
【００４１】
また、このような平均値測定を１０個以上の誘電体層に拡張して測定すると、誘電体層の平均厚さをさらに一般化することができる。
【００４２】
本発明の一実施形態によると、上記セラミック本体１０は、静電容量の形成に寄与する容量形成部Ｓと、上記容量形成部Ｓの上下面の少なくとも一面に提供される容量非形成部ｃ、ｃ’とを含んでもよい。
【００４３】
上記容量形成部Ｓを上記セラミック本体１０の厚さ方向に３つの領域に分けたとき、上記３つの領域のうち中央部領域ａの内部電極の連結性と、上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差は１〜５％であってもよい。
【００４４】
上記のように、中央部領域ａと上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差を１〜５％内に調節することで、信頼性に優れた積層セラミック電子部品を具現することができる。
【００４５】
即ち、上記誘電体層１の平均厚さが０．６μｍ以下である超小型製品の場合は上記第１及び第２内部電極２１、２２の連結性が低下することがあり、また、高容量製品の場合は積層数が多くなることによりセラミック本体の厚さ方向の上部、中央部及び下部との内部電極の連結性に差が生じることがある。
【００４６】
上記内部電極の領域別の連結性の差により、容量低下及び信頼性に問題が生じることがある。
【００４７】
しかし、本発明の一実施形態によると、セラミック本体１０の厚さ方向の中央部領域ａと上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差を１〜５％内に調節することで、上記の問題点を解決することができる。
【００４８】
上記セラミック本体１０の厚さ方向の中央部領域ａと上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差が１％未満では、クラックが発生することがあり、信頼性に問題が生じる恐れがある。
【００４９】
また、セラミック本体１０の厚さ方向の中央部領域ａと上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差が５％を超えると、静電容量、クラック発生及び信頼性に問題が生じる恐れがある。
【００５０】
上記内部電極の連結性の偏差を調節する方法に関する具体的な内容は、後述する。
【００５１】
また、上記誘電体層１の平均厚さが０．６μｍ以下では、電極が切れて、誘電体層の平均厚さは同一であるが、部分的に厚くなったり薄くなる部位が発生し、誘電体層が薄くなった部分で絶縁特性が低下し、信頼性が低下する恐れがあるが、本発明の一実施形態によると、内部電極の連結性を高めることで、絶縁特性を向上させることができる。
【００５２】
一方、上記誘電体層１の平均厚さが０．６μｍを超えると、誘電体層の平均厚さが厚くなり、上記のような絶縁特性及び信頼性に問題はない。
【００５３】
上記第１及び第２内部電極２１、２２の焼成後の平均厚さは、静電容量を形成することができるのであれば特に制限されず、例えば、０．６μｍ以下であってもよい。
【００５４】
上記第１及び第２内部電極２１、２２の平均厚さは、図２のようにセラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定することができる。
【００５５】
例えば、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の内部電極に対し、長さ方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。
【００５６】
上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重畳する領域を意味する容量形成部で測定されることができる。
【００５７】
また、このような平均値測定を１０個以上の内部電極に拡張して測定すると、内部電極の平均厚さをさらに一般化することができる。
【００５８】
図２及び図３を参照すると、本発明の一実施形態による積層セラミック電子部品において、上記上部及び下部領域ｂ、ｂ’の内部電極の連結性は９５％以上であることができる。
【００５９】
上記内部電極の連結性とは、上記第１または第２内部電極２１、２２の全長に対する実際電極が形成された部分の長さと定義することができる。
【００６０】
例えば、上記内部電極の連結性は、図２のようにセラミック本体１０の長さ方向の断面のイメージを走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして測定することができる。
【００６１】
具体的には、図２のようにセラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の内部電極に対し、内部電極の断面の全長に対する実際内部電極が形成された部分の総長を測定して求めることができる。
【００６２】
上記内部電極の連結性は、第１及び第２内部電極２１、２２が重畳する領域を意味する容量形成部Ｓで測定されることができる。
【００６３】
具体的には、図２に示されたように、第１または第２内部電極２１、２２のある一地点で測定された電極の全長をＡ、実際電極が形成された部分の長さをｃ１、ｃ２、ｃ３、…ｃｎと規定すると、上記内部電極の連結性は（ｃ１＋ｃ２＋ｃ３＋…＋ｃｎ）／Ａで表されることができる。
【００６４】
図２では、実際電極が形成された部分をｃ１、ｃ２、ｃ３及びｃ４で表したが、実際電極が形成された部分の数は特に制限されない。
【００６５】
また、これは内部電極の塗布比率を意味し、上記任意の一地点での内部電極の全体面積に対する実際内部電極が形成された面積の比率とも定義することができる。
【００６６】
第１及び第２内部電極２１、２２の連結性（ｃ１＋ｃ２＋ｃ３＋ｃ４／Ａ）は、後述する方法により多様に具現されてよく、本発明の一実施形態による積層セラミック電子部品の上記セラミック本体１０の上部及び下部領域ｂ、ｂ’の内部電極の連結性は９５％以上である。
【００６７】
また、上記第１及び第２内部電極２１、２２が切れる部分４は、気孔又はセラミックであってよい。
【００６８】
上記第１及び第２内部電極２１、２２の連結性（ｃ１＋ｃ２＋ｃ３＋ｃ４／Ａ）を９５％以上に具現するための方法には、内部電極を形成する導電性ペーストにおいて、メタルパウダーの粒子サイズを変化させたり、添加する有機物とセラミックの量を調節する方法などがある。
【００６９】
そして、焼成工程において、昇温速度と焼成雰囲気を調節して電極連結性を制御することができる。
【００７０】
本発明の一実施形態によると、上記第１及び第２内部電極２１、２２の連結性を９５％以上に具現し、セラミック本体１０の厚さ方向の中央部領域ａと上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差を１〜５％内に調節するために、上記セラミック本体の焼成工程で焼成雰囲気を調節する方法を使用することができる。
【００７１】
本発明の一実施形態によると、上記第１及び第２内部電極２１、２２の連結性を９５％以上に具現し、セラミック本体１０の厚さ方向の中央部領域ａと上部及び下部領域ｂ、ｂ’の内部電極の連結性との偏差を１〜５％内に調節することで、静電容量が増加し、信頼性に優れた高容量積層セラミックキャパシタを製造することができる。
【００７２】
図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【００７３】
図４を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを設ける段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層して積層体を形成する段階と、上記積層体を焼成するとき、マイクロ波を加えて、誘電体層及び上記誘電体層を介して対向配置される第１及び第２内部電極を含むセラミック本体を形成する段階とを含むことができる。
【００７４】
また、上記セラミック本体は、静電容量の形成に寄与する容量形成部及び上記容量形成部の上下面の少なくとも一面に提供される容量非形成部を含み、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分けたとき、上記３つの領域のうち中央部領域の内部電極の連結性と、上部及び下部領域の内部電極の連結性との偏差が１〜５％であってよい。
【００７５】
以下では、本発明の他の実施形態による積層セラミック電子部品の製造方法を具体的に説明するが、上述した本発明の一実施形態による積層セラミック電子部品の特徴と同一部分に対してはその説明を省略する。
【００７６】
本発明の他の実施形態による積層セラミック電子部品の製造方法は、一般的な製造方法と同様に、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを設ける段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層して積層体を形成する段階とを含むことができる。
【００７７】
次に、本発明の他の実施形態によると、上記積層体を焼成するとき、マイクロ波を加えて、誘電体層及び上記誘電体層を介して対向配置される第１及び第２内部電極を含むセラミック本体を形成する段階を含んでよい。
【００７８】
一般的に、積層セラミック電子部品の製造時には、積層体を焼成するときの発熱体による大気の対流方式が適用された焼成炉を利用する。
【００７９】
上記方式を利用して積層体を焼成する場合、内部電極の焼成は上記積層体の表面から内部への熱伝導及び移動により行われる。
【００８０】
即ち、上記積層体の表面から内部への熱伝導及び移動により内部電極が緻密に具現されるため、微粒の金属粉末を使用すると、上記積層体の表面と内部の内部電極の焼成速度に差が生じることがある。
【００８１】
上記焼成炉内の酸化または還元雰囲気によってセラミック本体の物性変化及びセラミック本体の中央部と上下部の電極連結性に差が生じることがある。
【００８２】
本発明の他の実施形態によると、上記積層体を焼成するとき、マイクロ波を加えることで、焼成後のセラミック本体の物性変化及びセラミック本体の中央部と上下部の電極連結性差を減少させることができる。
【００８３】
上記マイクロ波を使用すると、極性分子は電磁気波の電場が正と負で振動するとき、正と負の方向を変えながら極めて速く回転して電場に沿って整列する。
【００８４】
このとき、分子の回転により分子が互いに押したり、引っ張ることで衝突するが、このような運動エネルギーが熱エネルギーに転換されて試料内の全領域に同等な熱エネルギーを与え、均一に焼成することができる。
【００８５】
これにより、本発明の他の実施形態によると、積層セラミック電子部品の内部電極の連結性に優れ、電気的特性を向上させることができる。
【００８６】
上記セラミックグリーンシートの積層数は特に制限されず、高容量積層セラミック電子部品の製造のために、例えば、４００層以上であってよい。
【００８７】
上記積層数が４００層未満では、誘電体層及び内部電極の厚さが厚くて内部電極の連結性及び耐電圧特性に問題が発生しないことがある。
【００８８】
即ち、上記積層数が４００層以上では、誘電体層の厚さが薄くなって内部電極の連結性が問題となり、これにより耐電圧特性が低下するという問題があり得る。
【００８９】
上記導電性金属ペーストは特に制限されず、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）合金からなる群より選択された一つ以上を含むことができる。
【００９０】
以下、実施例を挙げて本発明をさらに詳しく説明するが、本発明はこれにより制限されない。
【００９１】
本実施例は、０．６μｍ以下の平均厚さを有する誘電体層１を適用した積層セラミックキャパシタに対し、上記容量形成部を上記セラミック本体の厚さ方向に３つの領域に分け、中央部領域と上部及び下部領域の内部電極の連結性の偏差による信頼性の向上有無を試すために行われた。
【００９２】
本実施例による積層セラミックキャパシタは、下記のような段階で製作された。
【００９３】
まず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥し、１．０５μｍ及び０．９５μｍの厚さで製造された複数個のセラミックグリーンシートを用意した。
【００９４】
次に、ニッケル粉末５０ｗｔ％と有機バインダー、分散剤及び有機溶剤などで内部電極用導電性ペーストを用意した。
【００９５】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、４００〜５００層積層して積層体を作った。
【００９６】
その後、圧着、切断して１００５規格のチップを作り、上記チップをＨ２０．１％以下の１０５０〜１２００℃の還元雰囲気で焼成した。
【００９７】
本実施例では、上記焼成段階でマイクロ波を用いて焼成を行った。
【００９８】
次に、外部電極の形成及びメッキなどの工程を経て積層セラミックキャパシタを製作した。
【００９９】
比較例は、上記焼成段階でマイクロ波を用いず、一般的な焼成炉を用いたことを除き、上記実施例と同様の方法で製作した。
【０１００】
また、内部電極の連結性はセラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）の断面に対し、容量形成部での連結性を測定した。
【０１０１】
上記内部電極の連結性を測定するために、上記内部電極１０個を任意で抽出し、走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから内部電極の断面の全長に対する実際内部電極が形成された部分の総長を測定した。
【０１０２】
下表１は、中央部領域と上部及び下部領域の内部電極の連結性の偏差による積層セラミックキャパシタの静電容量、クラックの発生有無及び信頼性を比較したものである。
【０１０３】
【表１】
2014053589.tif 000003
◎：極めて優れる
○：優れる
△：良好
×：不良
【０１０４】
上記［表１］を参照すると、比較例１は内部電極の連結性の偏差が１％未満の場合で、クラックが発生することがあり、信頼性に問題が生じる可能性があることが分かる。
【０１０５】
比較例２〜４は、内部電極の連結性の偏差が５％を超える場合で、静電容量、クラック発生及び信頼性が実施例より優れないことが分かる。
【０１０６】
一方、実施例１及び２は内部電極の連結性の偏差が１％〜５％の場合で、静電容量、クラック及び信頼性に優れた効果があることが分かる。
【０１０７】
図５は本発明の比較例（ａ）及び実施例（ｂ）の内部電極の位置別の連結性を示す顕微鏡写真である。
【０１０８】
図５を参照すると、比較例（ａ）は中央部と上部との内部電極の連結性の偏差が１０％を超える場合で、実施例（ｂ）は中央部と上部との内部電極の連結性の偏差が１％〜５％の場合の内部電極の写真である。
【０１０９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１１０】
１  誘電体層
１０  セラミック本体
２１、２２  第１及び第２内部電極
３１、３２  第１及び第２外部電極
４  気孔またはセラミック
Ａ  内部電極の断面の全長（または全体面積）
ｃ１＋ｃ２＋ｃ３＋ｃ４  内部電極が実際形成された断面の総長（または塗布された面積）
Ｓ  容量形成部
Ａ  容量形成部の中央部領域
ｂ、ｂ’  容量形成部の上部及び下部領域
ｃ、ｃ’  容量非形成部
【図１】
2014053589.tif 000004
【図２】
2014053589.tif 000005
【図３】
2014053589.tif 000006
【図４】
2014053589.tif 000007
【図５】
2014053589.tif 000008