(57)【要約】【課題】優れた特性を有する電子装置を提供する。【解決手段】実施形態に係る電子装置は、半導体基板１０と、半導体基板上に設けられた駆動回路２１と、半導体基板上に設けられ且つ複数の層間絶縁膜で形成された第１の絶縁部３１と、第１の絶縁部上に設けられた第２の絶縁部３２とを含み、駆動回路を覆う絶縁領域３０と、絶縁領域上に設けられ、駆動回路によって駆動され、高周波信号が印加される高周波用の素子４０と、第１の絶縁部内に設けられた第１の導電部５１と、第２の絶縁部内に設けられた第２の導電部５２とを含み、駆動回路からの駆動信号を高周波用の素子に伝達する配線５０と、第２の導電部と高周波用の素子との間に設けられ、高周波用の素子から駆動回路への高周波成分の漏洩を抑制する抵抗素子７０とを備える。【選択図】図１
2014053529.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた駆動回路と、
前記半導体基板上に設けられ且つ複数の層間絶縁膜で形成された第１の絶縁部と、前記第１の絶縁部上に設けられた第２の絶縁部とを含み、前記駆動回路を覆う絶縁領域と、
前記絶縁領域上に設けられ、前記駆動回路によって駆動され、高周波信号が印加される高周波用の素子と、
前記第１の絶縁部内に設けられた第１の導電部と、前記第２の絶縁部内に設けられた第２の導電部とを含み、前記駆動回路からの駆動信号を前記高周波用の素子に伝達する配線と、
前記第２の導電部と前記高周波用の素子との間に設けられ、前記高周波用の素子から前記駆動回路への高周波成分の漏洩を抑制する抵抗素子と、
を備え、
前記抵抗素子は、前記第２の絶縁部上又は上方に設けられ、
前記抵抗素子は、シリコンで形成され、
前記高周波用の素子はＭＥＭＳ素子である
ことを特徴とする電子装置。
【請求項２】
半導体基板と、
前記半導体基板上に設けられた駆動回路と、
前記半導体基板上に設けられ且つ複数の層間絶縁膜で形成された第１の絶縁部と、前記第１の絶縁部上に設けられた第２の絶縁部とを含み、前記駆動回路を覆う絶縁領域と、
前記絶縁領域上に設けられ、前記駆動回路によって駆動され、高周波信号が印加される高周波用の素子と、
前記第１の絶縁部内に設けられた第１の導電部と、前記第２の絶縁部内に設けられた第２の導電部とを含み、前記駆動回路からの駆動信号を前記高周波用の素子に伝達する配線と、
前記第２の導電部と前記高周波用の素子との間に設けられた抵抗素子と、
を備えたことを特徴とする電子装置。
【請求項３】
前記抵抗素子は、前記第２の絶縁部上又は上方に設けられている
ことを特徴とする請求項２に記載の電子装置。
【請求項４】
前記第２の絶縁部は、前記第１の絶縁部の複数の層間絶縁膜のそれぞれよりも厚い絶縁膜を有している
ことを特徴とする請求項２に記載の電子装置。
【請求項５】
前記抵抗素子は、シリコンで形成されている
ことを特徴とする請求項２に記載の電子装置。
【請求項６】
前記高周波用の素子はＭＥＭＳ素子である
ことを特徴とする請求項２に記載の電子装置。
【請求項７】
前記抵抗素子に接続されたロウパスフィルタ用のキャパシタ素子をさらに備えた
ことを特徴とする請求項２に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子装置に関する。
【背景技術】
【０００２】
ＭＥＭＳ（micro electro mechanical system）素子と、ＭＥＭＳ素子を駆動する駆動回路とを、同一の半導体基板上に設けた電子装置が提案されている。
【０００３】
ＭＥＭＳ素子として高周波用の素子を用いる場合、通常は、ＭＥＭＳ素子から駆動回路への高周波成分の漏洩を抑制するために、ＭＥＭＳ素子と駆動回路との間に高抵抗素子が設けられている。
【０００４】
しかしながら、従来は、適切な位置に高抵抗素子が設けられているとは必ずしも言えなかった。そのため、従来は、優れた特性を有する電子装置を得ることが困難であった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１０５２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
優れた特性を有する電子装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る電子装置は、半導体基板と、前記半導体基板上に設けられた駆動回路と、前記半導体基板上に設けられ且つ複数の層間絶縁膜で形成された第１の絶縁部と、前記第１の絶縁部上に設けられた第２の絶縁部とを含み、前記駆動回路を覆う絶縁領域と、前記絶縁領域上に設けられ、前記駆動回路によって駆動され、高周波信号が印加される高周波用の素子と、前記第１の絶縁部内に設けられた第１の導電部と、前記第２の絶縁部内に設けられた第２の導電部とを含み、前記駆動回路からの駆動信号を前記高周波用の素子に伝達する配線と、前記第２の導電部と前記高周波用の素子との間に設けられ、前記高周波用の素子から前記駆動回路への高周波成分の漏洩を抑制する抵抗素子と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る電子装置の構成を模式的に示した断面図である。
【図２】第２の実施形態に係る電子装置の構成を模式的に示した断面図である。
【図３】第３の実施形態に係る電子装置の構成を模式的に示した断面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態を図面を参照して説明する。
【００１０】
（実施形態１）
図１は、第１の実施形態に係る電子装置の構成を模式的に示した断面図である。
【００１１】
半導体基板（シリコン基板）１０上には、後述するＭＥＭＳ素子（可変キャパシタ素子）４０を駆動する駆動回路２１が設けられている。この駆動回路２１は、ＣＭＯＳ回路で構成され、ＭＥＭＳ素子４０に設けられたエアギャップを変化させるための直流（ＤＣ）電圧を発生する。駆動回路２１で発生する直流電圧は大きな電圧値を有しているため、駆動回路２１からは比較的大きなノイズが発生する。そのため、ＭＥＭＳ素子４０へのノイズの影響を少なくするために、駆動回路２１は、ＭＥＭＳ素子４０の直下ではなく、ＭＥＭＳ素子４０からある程度離れた位置に配置されている。また、半導体基板１０上には、駆動回路２２が設けられている。この駆動回路２２は、ＣＭＯＳ回路で構成され、ＭＥＭＳ素子４０に対する制御回路等として機能する。
【００１２】
半導体基板１０上には、駆動回路２１及び駆動回路２２を覆う絶縁領域３０が設けられている。この絶縁領域３０は、半導体基板１０上に設けられ且つ複数の層間絶縁膜で形成された下部絶縁部（第１の絶縁部）３１と、下部絶縁部３１上に設けられた上部絶縁部（第２の絶縁部）３２とを含んでいる。上部絶縁膜３２は、寄生容量を低減するために、厚い絶縁膜で形成されている。具体的には、上部絶縁部３２は、下部絶縁部３１の複数の層間絶縁膜のそれぞれよりも厚い絶縁膜を有している。
【００１３】
絶縁領域３０上には、駆動回路２１によって駆動されるＭＥＭＳ素子４０が設けられている。このＭＥＭＳ素子４０は、高周波用の可変キャパシタ素子として用いられ、外部から高周波信号が印加される。具体的には、ＭＥＭＳ素子（可変キャパシタ素子）４０は、下部電極４１と、上部電極４２と、下部電極４１と上部電極４２との間に設けられた誘電体層４３とを備えている。また、上部電極４２と誘電体層４３との間にはエアギャップ４４が設けられ、駆動回路２１によってエアギャップ４４の厚さを変化させることで、ＭＥＭＳ素子４０のキャパシタンスを変化させることができる。下部電極４１、上部電極４２、誘電体層４３及びエアギャップ４４で構成されるＭＥＭＳ素子本体は、ドーム状の薄膜で形成された保護膜４５によって覆われている。
【００１４】
ＭＥＭＳ素子４０と駆動回路２１との間には、駆動回路２１からの駆動信号をＭＥＭＳ素子４０に伝達するための配線５０が設けられている。この配線５０は、下部絶縁部３１内に設けられた導電部（第１の導電部）５１と、上部絶縁部３２内に設けられた導電部（第２の導電部）５２と、上部絶縁部３２上に設けられ、導電部５２とＭＥＭＳ素子４０とを接続する導電部（第３の導電部）５３とを含んでいる。
【００１５】
絶縁領域３０内であってＭＥＭＳ素子４０の下方には、金属膜で形成されたシールド６０が設けられている。具体的には、シールド６０は、下部絶縁部３１上に設けられている。このシールド６０は、高周波グラウンド（ＲＦグラウンド）に接続されている。ＭＥＭＳ素子４０と半導体基板１０との間にシールド６０を設けることにより、半導体基板１０の寄生抵抗及び寄生容量による損失成分の影響を低減することが可能である。
【００１６】
上部絶縁部３２上には、高い抵抗値を有する抵抗素子（高抵抗素子）７０が設けられている。この抵抗素子７０は、第２の導電部５２とＭＥＭＳ素子４０との間に設けられている。すなわち、抵抗素子７０は、導電部５３の途中に設けられている。この抵抗素子７０は、薄膜抵抗素子であり、ポリシリコン膜やアモルファスシリコン膜等のシリコン膜によって形成されている。抵抗素子７０を設けることにより、ＭＥＭＳ素子４０から駆動回路２１への高周波成分の漏洩を抑制することができる。
【００１７】
仮に抵抗素子７０が設けられていないとすると、外部からＭＥＭＳ素子４０に印加される高周波信号の高周波成分（ＲＦ成分）が駆動回路２１に漏洩して電気的Ｑ値が低下する。抵抗素子７０を設けることで、このような問題を防止することが可能である。以下、この抵抗素子７０について説明する。
【００１８】
ＭＥＭＳ素子４０と駆動回路２１との間に抵抗素子を設けることで、ＭＥＭＳ素子４０から駆動回路２１への高周波成分の漏洩を抑制することが可能である。ところが、以下に述べるように、抵抗素子７０の位置が適切でないと、良好な回路特性が得られないおそれがある。
【００１９】
すでに述べたように、上部絶縁部３２は、寄生容量を低減するために、厚い絶縁膜（例えば１０〜２０μｍ程度の厚さ）で形成されている。このような厚い絶縁膜に導電部（ヴィア）５２用のヴィアホールを形成するため、ヴィアホールの大きさ（ヴィアホールのパターンの面積）は必然的に大きくなる。そのため、導電部５２と半導体基板１０との間の寄生成分（寄生容量等）の影響も大きくなる。
【００２０】
仮に導電部５２と駆動回路２１との間に抵抗素子７０が設けられているとすると、導電部５２とＭＥＭＳ素子４０とが、導電部５３のみを介して直接的に接続されることになり、導電部５２に起因する寄生成分の影響がＭＥＭＳ素子４０に直接的に反映される。その結果、電気的Ｑ値の低下等、回路特性に悪影響を与えることとなる。
【００２１】
本実施形態では、導電部５２とＭＥＭＳ素子４０との間に抵抗素子７０が介在しているため、導電部５２に起因する寄生成分のＭＥＭＳ素子４０への影響が抵抗素子７０によって大幅に抑制される。すなわち、導電部５２よりもＭＥＭＳ素子４０側に高抵抗の抵抗素子７０が設けられているため、導電部５２に起因する寄生成分の影響を大幅に抑制することができる。その結果、電気的Ｑ値の低下等、回路特性の悪化を防止することが可能となる。
【００２２】
また、抵抗素子７０は、厚い膜厚を有する上部絶縁部３２上に設けられている。そのため、上部絶縁部３２よりも下側に抵抗素子が設けられている場合に比べて、抵抗素子７０と基板１０との間の寄生容量を低減することができる。したがって、このような観点からも回路特性の悪化を防止することが可能である。
【００２３】
以上のように、本実施形態では、抵抗素子７０によってＭＥＭＳ素子４０から駆動回路２１への高周波成分の漏洩を抑制することができるとともに、導電部５２とＭＥＭＳ素子４０との間に抵抗素子７０が設けられているため、導電部５２に起因する寄生成分のＭＥＭＳ素子４０への悪影響を防止することができる。また、抵抗素子７０が、上部絶縁部３２上に設けられているため、抵抗素子７０と基板１０との間の寄生容量を低減することができる。また、上部絶縁部３２は、下部絶縁部３１の複数の層間絶縁膜のそれぞれよりも厚い絶縁膜を有しているため、パターン面積の大きい導電部５２を有している場合においても、抵抗素子７０を上部絶縁部３２上に設けることで、抵抗素子７０と基板１０との間の寄生容量を低減することができる。したがって、ＭＥＭＳ素子４０を有する電子装置の特性を向上させることができる。
【００２４】
（実施形態２）
図２は、第２の実施形態に係る電子装置の構成を模式的に示した断面図である。なお、基本的な構成は、上述した第１の実施形態と同様であるため、図１に示した構成要素に対応する構成要素には、同一の参照番号を付し、詳細な説明は省略する。
【００２５】
上述した第１の実施形態では、上部絶縁部３２上に直接、抵抗素子７０を設けていたが、本実施形態では、上部絶縁部３２の上方に抵抗素子７０を設けている。具体的には、ＭＥＭＳ素子４０の保護膜４５を形成する際に同時に、保護膜４５の形成方法と同様の方法によって、導電部５３の途中に付加的な保護膜４５ａを形成している。そして、付加的な保護膜４５ａ上に抵抗素子７０を形成している。
【００２６】
本実施形態においても、導電部５２とＭＥＭＳ素子４０との間に抵抗素子７０が設けられているため、第１の実施形態と同様の効果を得ることができる。また、付加的な保護膜４５ａ上に抵抗素子７０を設けるため、抵抗素子７０と基板１０との間の距離をより大きくすることができ、抵抗素子７０と基板１０との間の寄生容量をより低減することができる。
【００２７】
（実施形態３）
図３は、第３の実施形態に係る電子装置の構成を模式的に示した断面図である。なお、基本的な構成は、上述した第１の実施形態と同様であるため、図１に示した構成要素に対応する構成要素には、同一の参照番号を付し、詳細な説明は省略する。
【００２８】
本実施形態では、抵抗素子７０に接続されたキャパシタ素子８０を設け、抵抗素子７０及びキャパシタ素子８０によってロウパスフィルタを構成している。具体的には、上部絶縁部３２上に、下部電極８１、上部電極８２及び絶縁膜８３を有するＭＩＭ（metal-insulator-metal）構造のキャパシタ素子８０を設けている。キャパシタ素子８０の下部電極８１は、抵抗素子７０に接続されて導電部５３の一部として機能し、キャパシタ素子８０の上部電極８２は、グラウンド（ＲＦグラウンド或いは駆動回路２１のグラウンド）に接続されている。
【００２９】
本実施形態においても、導電部５２とＭＥＭＳ素子４０との間に抵抗素子７０が設けられているため、第１の実施形態と同様の効果を得ることができる。また、抵抗素子７０及びキャパシタ素子８０によってロウパスフィルタを構成することで、ＭＥＭＳ素子４０から駆動回路２１への高周波成分の漏洩をより効果的に抑制することが可能である。
【００３０】
なお、上述した第１〜第３の実施形態では、ＭＥＭＳ素子４０として可変キャパシタ素子を用いたが、ＭＥＭＳ素子４０として他の高周波用の素子を用いてもよい。また、素子４０としてＭＥＭＳ素子以外の素子を用いることも可能である。
【００３１】
また、上述した第１〜第３の実施形態では、抵抗素子としてポリシリコン膜やアモルファスシリコン膜等のシリコン膜を用いたが、抵抗素子としてカーボンナノチューブ膜を用いてもよい。
【００３２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３３】
１０…半導体基板
２１…駆動回路      ２２…駆動回路
３０…絶縁領域      ３１…下部絶縁部      ３２…上部絶縁部
４０…ＭＥＭＳ素子      ４１…下部電極      ４２…上部電極
４３…誘電体層      ４４…エアギャップ
４５…保護膜      ４５ａ…付加的な保護膜
５０…配線      ５１、５２、５３…導電部
６０…シールド
７０…抵抗素子
８０…キャパシタ素子
８１…下部電極      ８２…上部電極      ８３…絶縁膜
【図１】
2014053529.tif 000003
【図２】
2014053529.tif 000004
【図３】
2014053529.tif 000005