(57)【要約】【課題】本発明は、外部電極にニッケル層及びすず層を含む積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明の一実施形態は内部電極を含むセラミック本体を設ける段階と、上記セラミック本体の外部に上記内部電極と電気的に接続される銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金やコーティング物質を含む電極層を形成する段階と、上記電極層の外部にニッケル層を焼成法で形成する段階と、上記ニッケル層の外部にすず層を焼成法で形成する段階とを含む積層セラミック電子部品の製造方法を提供する。【選択図】図２
2014086715.tif 000002
【特許請求の範囲】
【請求項１】
内部電極を含むセラミック本体を設ける段階と、
前記セラミック本体の外部に前記内部電極と電気的に接続される銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、及び白金（Ｐｔ）材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金若しくはコーティング物質を含む電極層を形成する段階と、
前記電極層の外部にニッケル層を焼成法で形成する段階と、
前記ニッケル層の外部にすず層を焼成法で形成する段階と、を含む積層セラミック電子部品の製造方法。
【請求項２】
前記ニッケル層及びすず層の厚さは、１μｍ〜１０μｍである請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記ニッケル層の厚さは、０．１μｍ〜１０μｍである請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記すず層の厚さは、０．１μｍ〜１０μｍである請求項１から３の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記ニッケル層は、６００℃〜９００℃で焼成される請求項１から４の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記すず層は、２００℃〜４００℃で焼成される請求項１から５の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項７】
誘電体層を含むセラミック本体と、
前記誘電体層を介して対向配置される内部電極と、
前記内部電極と電気的に連結された外部電極と、を含み、
前記外部電極は、
前記内部電極と電気的に連結される銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、及び白金（Ｐｔ）材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金若しくはコーティング物質を含む電極層と、
前記電極層の外部に形成されるニッケル層と、
前記ニッケル層の外部に形成されるすず層と、
を含み、
前記ニッケル層及びすず層の厚さは１μｍ〜１０μｍである積層セラミック電子部品。
【請求項８】
前記ニッケル層の厚さは、０．１μｍ〜１０μｍである請求項７に記載の積層セラミック電子部品。
【請求項９】
前記すず層の厚さは、０．１μｍ〜１０μｍである請求項７または８に記載の積層セラミック電子部品。
【請求項１０】
前記ニッケル層は、６００℃〜９００℃で焼成される請求項７から９の何れか１項に記載の積層セラミック電子部品。
【請求項１１】
前記すず層は、２００℃〜４００℃で焼成される請求項７から１０の何れか１項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部電極にニッケル層及びすず層を含む積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
セラミック材料を使用する電子部品には、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどがある。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型、且つ高容量が保障され、実装が容易であるという長所を有する電子部品である。
【０００４】
このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピューター、個人用携帯端末機（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話など様々な電子製品の回路基板に装着され、電気を充電または放電させる役割をする。
【０００５】
最近では、映像機器の大型化またはコンピューターの中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の速度上昇などの理由で、電子機器の発熱が酷くなっている。
【０００６】
従って、上記積層セラミックキャパシタは、電子機器に設けられた集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の安定的な動作のために、高温でも安定した容量と信頼性を確保することが求められている。
【０００７】
また、電子製品の小型化により、この電子製品に用いられる積層セラミックキャパシタも超小型化及び超高容量化が求められている。
【０００８】
よって、製品の超小型化及び高積層化のため、外部電極が次第に薄膜化し、めっき法で形成される外部電極の厚さが次第に薄くなっている。これにより、外部電極の緻密度が確保されず、ニッケル層及びすず層を形成するめっき工程で電解質物質がセラミック本体内に浸透し、信頼性不良が発生するという問題点がある。
【０００９】
従って、薄膜化による外部電極の緻密度の低下及びこれによるめっき工程での電解質物質のセラミック本体内への浸透を改善するため、本発明では、ニッケル（Ｎｉ）層及びすず（Ｓｎ）層をめっき法ではない焼成法で形成する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国公開特許第２０１２−００１６００５号
【特許文献２】韓国公開特許第２０１２−００７３６３６号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、外部電極にニッケル層及びすず層を含ませて信頼性を向上させる積層セラミック電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一実施形態は、内部電極を含むセラミック本体を設ける段階と、上記セラミック本体の外部に上記内部電極と電気的に接続される銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金やコーティング物質を含む電極層を形成する段階と、上記電極層の外部にニッケル層を焼成法で形成する段階と、上記ニッケル層の外部にすず層を焼成法で形成する段階とを含む積層セラミック電子部品の製造方法を提供する。
【００１３】
上記ニッケル層及びすず層の厚さは、１μｍ〜１０μｍであってよい。
【００１４】
上記ニッケル層の厚さは、０．１μｍ〜１０μｍであってよい。
【００１５】
上記すず層の厚さは、０．１μｍ〜１０μｍであってよい。
【００１６】
上記ニッケル層は、６００℃〜９００℃で焼成されてよい。
【００１７】
上記すず層は、２００℃〜４００℃で焼成されてよい。
【００１８】
本発明の他の実施形態は、誘電体層を含むセラミック本体と、上記誘電体層を介して対向配置される内部電極と、上記内部電極と電気的に連結された外部電極とを含み、上記外部電極は、上記内部電極と電気的に連結される銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金やコーティング物質を含む電極層と、上記電極層の外部に形成されるニッケル層と、上記ニッケル層の外部に形成されるすず層とを含み、上記ニッケル層及びすず層の厚さは１μｍ〜１０μｍである積層セラミック電子部品を提供する。
【００１９】
上記ニッケル層の厚さは、０．１μｍ〜１０μｍであってよい。
【００２０】
上記すず層の厚さは、０．１μｍ〜１０μｍであってよい。
【００２１】
上記ニッケル層は、６００℃〜９００℃で焼成されてよい。
【００２２】
上記すず層は、２００℃〜４００℃で焼成されてよい。
【発明の効果】
【００２３】
本発明によると、銅（Ｃｕ）材質の外部電極の表面にニッケル層及びすず層を焼成法で形成し、外部電極の緻密度を増加させるとともに信頼性を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。
【図２】図１のＡ−Ａ'断面図である。
【図３】本発明の一実施例による電子部品の製造方法を概略的に示すフローチャートである。
【図４ａ】図３の電子部品の製造方法を説明するための断面図である。
【図４ｂ】図３の電子部品の製造方法を説明するための断面図である。
【図４ｃ】図３の電子部品の製造方法を説明するための断面図である。
【図４ｄ】図３の電子部品の製造方法を説明するための断面図である。
【図５】本発明の一実施形態によるニッケル層を示す写真である。
【発明を実施するための形態】
【００２５】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２６】
本発明は積層セラミック電子部品に関し、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタなどがあり、以下では、積層セラミック電子製品の一例として積層セラミックキャパシタに関して説明する。
【００２７】
図１は本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図であり、図２は図１のＡ−Ａ'断面図である。
【００２８】
図１及び図２を参照すると、本実施例による電子部品は積層型セラミックキャパシタであって、セラミック本体１０と、内部電極２１、２２と、外部電極３０、４０とを含む。
【００２９】
セラミック本体１０は、複数の誘電体層１を積層してから焼結させたもので、隣接する誘電体層同士は境界が確認できないほど一体化されていてもよい。セラミック誘電体層１は高い誘電率を有するセラミック材料からなってよいが、これに限定されない。即ち、誘電体層１はチタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などで形成されてもよい。
【００３０】
このようなセラミック本体１０の内部には内部電極２１、２２が形成され、外部面には外部電極３０、４０が形成される。
【００３１】
内部電極２１、２２は、複数の誘電体層１を積層する過程において、誘電体層１の間に介在される形態で配置されてよい。
【００３２】
内部電極２１、２２は異なる極性を有する一対の電極で、誘電体層１の積層方向に沿って交互に対向配置され、誘電体層１により互いに電気的に絶縁されている。
【００３３】
このような内部電極２１、２２は、一端が交互に上記セラミック本体１０の両側面に露出される。このとき、セラミック本体１０の側面に露出する内部電極２１、２２の一端は、後述する外部電極３０、４０とそれぞれ電気的に連結される。
【００３４】
内部電極２１、２２は導電性金属材質で形成されてよい。ここで、導電性金属は特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）または銅（Ｃｕ）などを用いることができ、これらを単独または２種以上混合して使用することができる。
【００３５】
外部電極３０、４０はセラミック本体１０の側面に露出する内部電極２１、２２の一端と電気的に連結されるように形成される。従って、外部電極３０、４０はセラミック本体１０の両端にそれぞれ形成されることができる。
【００３６】
図２に示されているように、本発明の一実施例による外部電極３０、４０は電極層３２、４２と、ニッケル層３４、４４と、すず層３６、４６とを含んで形成されてよい。
【００３７】
電極層３２、４２は銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）材質で形成されてよい。従って、本実施例による電極層３２、４２は銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）粉末が含まれた導電性ペースト（ｐａｓｔｅ）をセラミック本体１０の外側に塗布してから焼成することで形成することができる。この際、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング（ｄｉｐｐｉｎｇ）、ペインティング（ｐａｉｎｔｉｎｇ）、プリンティング（ｐｒｉｎｔｉｎｇ）などの多様な方法を用いてよい。
【００３８】
ニッケル層３４、４４は電極層３２、４２の外部面に形成される。本実施例によるニッケル層３４、４４は、上記電極層３２、４２と同様にニッケル粉末が含まれた導電性ペーストを電極層３２、４２の外側に塗布してから焼成することで形成することができる。この際、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
【００３９】
すず層３６、４６は上記ニッケル層３４、４４の外部面に形成される。本実施例によるすず層３６、４６は、上記ニッケル層３４、４４と同様にすず粉末が含まれた導電性ペーストをニッケル層３４、４４の外側に塗布してから焼成することで形成することができる。この際、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
【００４０】
また、上記ニッケル層３４、４４の焼成温度は６００℃〜９００℃が好ましく、すず層３６、４６の焼成温度は２００℃〜４００℃が好ましい。この場合、ニッケル層３４、４４及びすず層３６、４６を焼成法で形成すると、電極層３２、４２に空隙があって緻密でなくても、めっき液によって信頼性が劣る恐れがないため、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）材質の電極層３２、４２は、内部電極２１、２２及び外部電極３０、４０間の電気的接触と結合力のみを保持すればよい。
【００４１】
従って、セラミック本体１０の設計容量を最大に確保するために、ニッケル層３４、４４及びすず層３６、４６の厚さは、１μｍ〜１０μｍ以下でなければならないが、ディッピング、ペインティング、プリンティングなどの方法で形成されることにより、厚さが増加する恐れがあるため、最大厚さを１０μｍ以下にしなければならない。また、上記ニッケル層３４、４４の厚さは０．１μｍ〜１０μｍの範囲が好ましく、上記すず層３６、４６の厚さは０．１μｍ〜１０μｍの範囲が好ましい。
【００４２】
図５は、本発明の一実施形態によるニッケル粉末が含まれた導電性ペーストをディッピング法で塗布してから焼成法で形成したニッケル層３４、４４の厚さが４．７４μｍの写真である。
【００４３】
従来の電解めっき法で形成された外部電極３０、４０が緻密でない場合、めっき液がセラミック本体１０内に浸透し、これによりめっきクラック（ｃｒａｃｋ）を誘発する可能性が高かったが、本発明は、めっき液との接触自体を遮断するための目的で、 ニッケル粉末が含まれた導電性ペースト及びすず粉末が含まれた導電性ペーストを製造しニッケル層３４、４４及びすず層３６、４６を、従来のめっき法ではない焼成法で形成して外部電極３０、４０の緻密度を増加させるとともに信頼性を向上させることができる。
【００４４】
以下では、本発明の一実施例による積層セラミック電子部品の製造方法を説明する。本発明の実施例では、積層セラミック電子部品として積層セラミックキャパシタを例に挙げて製造方法を説明するが、本発明はこれに限定されない。
【００４５】
図３は本発明の一実施例による電子部品の製造方法を概略的に示すフローチャートであり、図４ａ〜図４ｄは図３の電子部品の製造方法を説明するための断面図である。
【００４６】
図３〜図４ｄを参照すると、本発明の実施例による電子部品、即ち、積層セラミックキャパシタの製造方法は、図４ａに示されたようにチップ状のセラミック本体１０を設ける段階Ｓ４１０を含むことができる。
【００４７】
セラミック本体１０の形状は直方体であってよいが、これに制限されない。チップ状のセラミック本体１０を設ける段階は特に制限されず、一般的なセラミック積層体の製造方法により用意してもよい。
【００４８】
より具体的に説明すると、まず、複数のセラミックグリーンシートを用意する。ここで、セラミックグリーンシートはセラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍ厚さのシート（ｓｈｅｅｔ）状に作製することができる。
【００４９】
次いで、セラミックグリーンシートの表面に、内部電極２１、２２を形成する導電性ペーストを塗布して内部電極パターンを形成する。このとき、内部電極パターンはスクリーンプリンティング方法で形成してよいが、これに限定されない。
【００５０】
導電性ペーストは、ニッケルまたはニッケル合金からなる粉末を有機バインダー及び有機溶剤に分散させてペースト状に製造することができる。ここで、有機バインダーは、当業界において公知のものを使用してよいが、これに限定されない。例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂またはロジンエステルなどからなるバインダーを使用することができる。
【００５１】
また、有機溶剤も当業界において公知のものを使用してよいが、これに限定されない。例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレピン油、α−テレピネオール、エチルセロソルブまたはブチルフタレートなどの溶剤を利用してよい。
【００５２】
次に、内部電極パターンが形成されたセラミックグリーンシートを積層及び加圧し、積層されたセラミックグリーンシートと内部電極パターンを圧着させる。
【００５３】
上記のようにして、セラミックグリーンシートと内部電極パターンが交互に積層されたセラミック積層体が製造されると、これを焼成及び切断し、チップ状のセラミック本体１０を用意することができる。これにより、セラミック本体１０は、複数の誘電体層１及び内部電極２１、２２が交互に積層される形態に形成されることができる。
【００５４】
次に、本発明の一実施例による電子部品の製造方法は、図４ｂに示されたようにセラミック本体１０の外側に電極層３２、４２を形成する段階Ｓ４２０を含むことができる。
【００５５】
電極層３２、４２は銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）材質で形成されてよい。上記電極層３２、４２は銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）粉末にガラスフリットを添加して用意した導電性ペーストをセラミック本体１０の外側に塗布してから焼成することで形成することができる。導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの方法を用いてよい。
【００５６】
次に、本発明の一実施例による電子部品の製造方法は、図４ｃに示されたように電極層３２、４２の外部にニッケル粉末が含まれた導電性ペーストを塗布してから焼成してニッケル層３４、４４を形成する段階Ｓ４３０を含むことができる。ここで、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
【００５７】
上記電極層３２、４２の外部に、ニッケル層３４、４４を６００℃〜９００℃で焼成し、０．１μｍ〜１０μｍの厚さに形成することが好ましい。
【００５８】
次に、本発明の一実施例による電子部品の製造方法は、図４ｄに示されたようにニッケル層３４、４４の外部にすず粉末が含まれた導電性ペーストを塗布してから焼成してすず層３６、４６を形成する段階Ｓ４４０を含むことができる。ここで、導電性ペーストを塗布する方法は特に制限されず、例えば、ディッピング、ペインティング、プリンティングなどの多様な方法を用いてよい。
【００５９】
上記ニッケル層３４、４４の外側に、すず層３６、４６を２００℃〜４００℃で焼成し、０．１μｍ〜１０μｍの厚さに形成することが好ましい。
【００６０】
また、上記ニッケル層３４、４４及びすず層３６、４６の厚さは、ディッピング法で形成すると、厚くなる恐れがあるため、１μｍ〜１０μｍの範囲内にすることが好ましい。
【００６１】
一方、上記電極層３２、４２の外部にニッケル層３４、４４及びすず層３６、４６を形成する方法として、電気めっき（Ｅｌｅｃｔｒｉｃ  Ｄｅｐｏｓｉｔｉｏｎ）法を使用すると、電極層の厚さの薄膜化により電極層が緻密でない部分にめっき液が浸透することがある。
【００６２】
上記めっき液が電極層３２、４２の内部に浸透することで、めっき液と内部電極との反応による劣化によって積層セラミック電子部品の信頼性に深刻な問題が発生する恐れがある。
【００６３】
また、上記電極層３２、４２内にめっき液が入っているか、または、セラミック本体の弱い部分をめっき液が取り囲んだ状態で電気めっきを行うと、めっき時に発生する水素による圧力で上記セラミック素体にクラック不良が発生する可能性もある。
【００６４】
本発明の一実施形態によると、上記電極層３２、４２の外側にニッケル層３４、４４及びすず層３６、４６を電気めっき法で形成する代わりに、金属を含む導電性ペーストをディッピング法で塗布して焼成法で形成することで、上記問題を解決することができる。
【００６５】
以上のように構成される本実施例による電子部品の製造方法は、外部電極３０、４０を形成する過程でめっき液を利用する従来の工程によらず、導電性ペーストをディッピング法で塗布して焼成法でニッケル層３４、４４及びすず層３６、４６を形成する方法を利用する。
【００６６】
めっき液が外部電極の内部に浸透すると、めっき液と内部電極との反応による劣化によって、電子部品の信頼性に深刻な問題が発生する恐れがあるが、本実施例による電子部品の製造方法は、めっき液を利用するめっき工程が含まれないため、めっき液が電子部品の内部に浸透して電子部品が破損するなどの問題を解消することができる。従って、電子部品の信頼性を大きく向上させることができる。
【００６７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００６８】
１  誘電体層
１０  セラミック本体
２１、２２  内部電極
３０、４０  外部電極
３２、４２  電極層
３４、４４  ニッケル層
３６、４６  すず層
【図１】
2014086715.tif 000003
【図２】
2014086715.tif 000004
【図３】
2014086715.tif 000005
【図４ａ】
2014086715.tif 000006
【図４ｂ】
2014086715.tif 000007
【図４ｃ】
2014086715.tif 000008
【図４ｄ】
2014086715.tif 000009
【図５】
2014086715.tif 000010
【手続補正書】
【提出日】平成26年1月17日(2014.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
内部電極を含むセラミック本体を設ける段階と、
前記セラミック本体の外部に前記内部電極と電気的に接続される銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、及び白金（Ｐｔ）材質からなる群より選択される一つ以上の伝導性金属またはこれらの合金若しくはコーティング物質を含む電極層を形成する段階と、
前記電極層の外部にニッケル粉末が含まれた導電性ペーストを塗布してから焼成することでニッケル層を形成する段階と、
前記ニッケル層の外部にすず粉末が含まれた導電性ペーストを塗布してから焼成することですず層を形成する段階と、を含む積層セラミック電子部品の製造方法。
【請求項２】
前記ニッケル層及びすず層の厚さは、１μｍ〜１０μｍである請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記ニッケル層の厚さは、０．１μｍ〜１０μｍである請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記すず層の厚さは、０．１μｍ〜１０μｍである請求項１から３の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記ニッケル層は、６００℃〜９００℃で焼成される請求項１から４の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記すず層は、２００℃〜４００℃で焼成される請求項１から５の何れか１項に記載の積層セラミック電子部品の製造方法。