(57)【要約】【課題】基板の反りを抑制し、熱抵抗の増大および熱による素子の基本特性の劣化を抑制することが可能となる半導体積層構造を提供する。【解決手段】本発明の半導体積層構造は、半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号である。【選択図】            図１
2014225575.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、
前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、
前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号であることを特徴とする半導体積層構造。
【請求項２】
前記歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、前記第三の歪みと前記第四の歪みの和が、前記第一の歪みと前記第二の歪みの和と逆の符号であることを特徴とする請求項１に記載の半導体積層構造。
【請求項３】
半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板の前記半導体多層膜が配置されている面側とは対向する面側に配置された歪み補償層とを有する半導体積層構造であって、
前記半導体多層膜構成層は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、
前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と同じ符号であることを特徴とする半導体積層構造。
【請求項４】
前記歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、前記第三の歪みと前記第四の歪みの和が、前記第一の歪みと前記第二の歪みの和と同じ符号であることを特徴とする請求項３に記載の半導体積層構造。
【請求項５】
前記半導体基板がＧａＡｓであり、
前記半導体多層膜がＧａ、Ａｓの構成元素から成る二元半導体材料、ないしはＡｌ、Ｇａ、Ａｓの構成元素から成る三元半導体材料で構成されており、
前記第一の歪み及び第二の歪みの和が圧縮性であり、
前記歪補償層を構成する層は、Ａｌ、Ｇａ、Ｉｎ、Ｐを含む四元以上の混晶半導体であることを特徴とする請求項１から４のいずれか１項に記載の半導体積層構造。
【請求項６】
前記半導体基板がＧａＮであり、
前記半導体多層膜構成層がＧａ、Ｎの構成元素から成る二元半導体材料、ないしはＡｌ、Ｇａ、Ｎの構成元素から成る三元半導体材料で構成されており、
前記第一の歪み及び第二の歪みの和が引張性であり、
前記歪み補償層を構成する層は、Ａｌ、Ｇａ、Ｉｎ、Ｎを含む四元以上の混晶半導体であることを特徴とする請求項１から４のいずれか１項に記載の半導体積層構造。
【請求項７】
前記第三の歪みと前記第四の歪みの和の絶対値は、前記第一の歪みと第二の歪みの和の絶対値よりも大きいことを特徴とする請求項１から６のいずれか１項に記載の半導体積層構造。
【請求項８】
前記第三の歪みの絶対値は、前記第一の歪み及び前記第二の歪みのいずれの絶対値よりも大きいことを特徴とする請求項１から６のいずれか１項に記載の半導体積層構造。
【請求項９】
前記第四の歪みの絶対値は、前記第一の歪み及び前記第二の歪みのいずれの絶対値よりも大きいことを特徴とする請求項１から６のいずれか１項に記載の半導体積層構造。
【請求項１０】
前記第三の歪み量または前記第四の歪み量の絶対値が、０．０２μｍ・％以下であることを特徴とする請求項１から９のいずれか１項に記載の半導体積層構造。
【請求項１１】
前記歪み補償層の累積歪み量εは、その絶対値が、少なくとも０．２５μｍ・％以上であることを特徴とする請求項１から１０のいずれか１項に記載の半導体積層構造。
【請求項１２】
前記半導体積層構造における全体の累積歪み量の絶対値と、前記歪み補償層の累積歪み量の絶対値がほぼ等しいことを特徴とする請求項１から１１のいずれか１項に記載の半導体積層構造。
【請求項１３】
前記第三の歪みを有する層と、前記第四の歪みを有する層とがｎ型半導体で構成されていることを特徴とする請求項１から１２のいずれか１項に記載の半導体積層構造。
【請求項１４】
前記半導体基板の上に配置された活性層を更に有することを特徴とする請求項１から１３のいずれか１項に記載の半導体積層構造。
【請求項１５】
請求項１４に記載の半導体積層構造が、
前記半導体基板の上に前記活性層を挟んで対向して配置された上部反射鏡および下部反射鏡を有する面発光レーザであり、
前記上部反射鏡および前記下部反射鏡の少なくとも一つが、前記半導体多層膜で構成されていることを特徴とする半導体積層構造。
【請求項１６】
請求項１５に記載の半導体積層構造が、複数個配列して構成されていることを特徴とする面発光レーザアレイ。
【請求項１７】
請求項１６に記載の面発光レーザアレイが、光源として備えられていることを特徴とする光学機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体積層構造、面発光レーザアレイ、および光学機器に関する。
【背景技術】
【０００２】
面発光レーザの一つとして、垂直共振器型面発光レーザ（Ｖａｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ：ＶＣＳＥＬ）が知られている。この面発光レーザにおいては、半導体基板表面に対して垂直方向に光を取り出すことができるため、二次元アレイの形成が素子形成時のマスクパターンの変更のみで容易に可能となる。
この二次元アレイから出射される複数のビームを用いた並列処理により、高密度化および高速化が可能となり、様々な産業上の応用が期待される。例えば、電子写真プリンタの露光光源として面発光レーザアレイを用いると、複数のビームによる印字工程の高速・高精細化が可能となる。
【０００３】
このような垂直共振器型面発光レーザ（以下、面発光レーザと記す。）は、活性層とそれを上下に挟む少なくとも一対の多層膜反射鏡から構成される。
多層膜反射鏡は、屈折率が異なる二種類の層からなるペアの繰返しで構成され、これらの各々の層の厚さは、発振波長の１／４の光学的厚さである。
一般的に多層膜反射鏡としては誘電体や半導体が使用される。このように半導体を使用した場合、半導体基板上に結晶成長させながら不純物をドープすることで電流を流すことが可能な層を形成でき、活性層への電流注入が容易となる。
しかしながら、結晶成長させて単結晶層を得る必要があることから、多層膜半導体の構成層としては基板に格子整合する材料に限定される。
また、そのような格子整合する半導体の組み合わせにおいては、屈折率差が誘電体で形成する場合ほど大きな値が得られないため、面発光レーザの発振に必要な反射率を得るためには繰返しペア数を多くする必要がある。
【０００４】
実際に実用化されている面発光レーザの例としては、８５０ｎｍや７８０ｎｍ帯で発振する赤外面発光レーザがある。
その多層膜反射鏡はＧａＡｓ基板上に、Ａｌ組成の高いＡｌＧａＡｓ層とＡｌ組成の低いＡｌＧａＡｓ層とのペアで構成される。
ＡｌＧａＡｓはＧａＡｓに比べ格子定数がわずかに大きく、例えばＡｌ組成が最も多いＡｌＡｓの場合でも、ＧａＡｓ基板との格子不整合は０．１４３％である。この程度の歪であれば一般的には格子整合系の材料とみなされ、歪の影響は少ない。
しかしながら、面発光レーザでは多層膜反射鏡を数１０ペア積層する必要があるため、例え小さい歪の単層であっても、その歪をもつ単層の繰返しにより累積層厚の合計が極めて厚くなることから、累積される歪み量として大きな影響を及ぼす。
【０００５】
６８０ｎｍ帯で発振する赤色面発光レーザを例に挙げると、この素子ではＧａＡｓ基板上にほぼ格子整合するＡｌＧａＡｓが多層膜反射鏡に用いられる。発振波長で吸収しないＡｌ組成をもつＡｌＧａＡｓを選択する必要があるため、組み合わせとしては、例えば、Ａｌ０．５Ｇａ０．５Ａｓ／Ａｌ０．９Ｇａ０．１ＡｓやＡｌ０．５Ｇａ０．５Ａｓ／ＡｌＡｓが選択される。
これらの多層膜反射鏡の平均Ａｌ組成は０．７以上であり、赤外域で発振する面発光レーザの場合にくらべて大きくなっている。これは平均歪みに換算すると０．１％程度である。
また、６８０ｎｍ帯では多層膜反射鏡を構成する二つの半導体材料の屈折率差が小さいた
め、発振に至る反射率を確保するためにペア数を多くする必要が生じる。
具体的には、光を取り出す側で３０ペア程度、取り出さない側では６０ペア程度必要となり、合計１０μｍ近い厚さとなる。
この場合、歪み量とそれが内在する全層厚の積算量である累積歪み量は０．１％×１０μｍ＝１％・μｍという大きな値になる。
【０００６】
この大きな累積歪み量に起因してエピウエハに反りが生じるが、６５０μｍ厚のＧａＡｓ基板の場合には、計算では曲率半径７ｍまで反ることが見積もられる。
ＡｌＧａＡｓ層はＧａＡｓ基板に対してわずかに大きな格子定数を持つことからエピウエハは凸型に反る。
曲率半径７ｍという値は、３インチウエハの中央において７０μｍ近いギャップが生じることに相当する。実際、エピウエハの反りを測定すると、７０〜８０μｍのギャップが生じており、累積歪み量により基板が凸型に反ってしまうことが確認される。
このように、エピウエハに反りが生じると、フォトリソグラフィー工程におけるパターンアライメント時にズレが発生する要因となる。
また、素子作製工程においてウエハ加熱工程を要する際に、温度分布の面内ムラを生じ、加工の面内バラツキが発生する。
これらの結果、素子形成における歩留まりの低下に繋がるという問題が生じる。さらに累積歪み量が内在することによる素子の信頼性への影響も大きな懸念点である。
【０００７】
このような基板の反りに対する解決策として、いくつかの方法が開示されている。
例えば、特許文献１では、多層膜反射鏡を構成するペアにおいて、そのペア同士で歪みを補償する材料を選択する手法が開示されている。
この開示された手法では、ＧａＡｓ基板上のＡｌＧａＡｓのような圧縮性の歪みをもつ層をペアの一層に選んだ場合には、残りのもう一層には引張性の歪みを持つ層を用いる手法が採られる。
具体的には、多層膜反射鏡はその構成層の厚さが発振波長の１／４の光学的厚さに揃えられるため、正確には屈折率の大きさに応じて層厚が異なるが、半導体材料の場合、それほど大きな屈折率差はないため、各層厚はほとんど等しくなっている。
例えば、赤色面発光レーザの場合、発振波長の１／４光学的厚さは、およそ５０ｎｍになる。
ゆえに、歪みを補償するためには、ペアを構成する層において、各々の歪みの絶対値はほぼ等しいことから、特許文献１では、その符号、すなわち向きが互いに逆である歪みを採ることにより、そのペア同士で歪みを補償するようにされている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３１０５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来例の特許文献１のようにペア同士で歪みを補償する材料を選択する手法では、つぎのような課題を有している。
すなわち、上記従来例のように、単に値がほぼ等しく、符号が逆の歪みをもつ層をもってくるだけでは、必ずしも十分ではない。
半導体積層構造を構成する層は、発振波長において吸収が無く、十分な屈折率差が確保でき、さらに、ドーピングによって良好な電気伝導性を示す材料であることが望まれる。
このような条件を同時に満たす材料としては、二元化合物（混晶半導体）や三元の混晶半導体では限りがある。
【００１０】
以下に、これらについて更に説明すると、図５は、二元、三元および四元混晶半導体における屈折率と格子定数の関係を説明する模式的である。
図５において、縦軸は屈折率を示し、横軸はＧａＡｓ基板に対する歪みを示す。なお、ここでは正符号を持つ歪みを引張性歪み、負符号を持つ歪みを圧縮性歪みとしている。
図５に示すように、二元化合物は屈折率と歪みが点の関係であって一意に決まってしまう。
また、三元混晶半導体であっても屈折率と歪みは線の関係であって独立に制御できない。四元以上の混晶半導体を用いると、初めて屈折率と歪みは面の関係になり、それぞれを独立に制御することが可能となる。
しかし、四元以上の混晶半導体を用いた場合は、屈折率と歪みを独立に制御することが可能となるが、二元化合物や三元混晶半導体と比較して熱抵抗が増大する。
そのため、四元以上の混晶半導体を多層膜反射鏡に適用し、活性領域に隣接して配置すると、熱放散が阻害され素子内部温度が上昇し、それに伴い素子特性が低下するという課題を有する。
【００１１】
本発明は、上記課題に鑑み、基板の反りを抑制し、熱抵抗の増大および熱による素子の基本特性の劣化を抑制することが可能となる半導体積層構造の提供を目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体積層構造は、半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号である。
また、本発明の別の半導体積層構造は、半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板の前記半導体多層膜が配置されている面側とは対向する面側に配置された歪み補償層とを有する半導体積層構造であって、前記半導体多層膜構成層は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と同じ符号である。
【発明の効果】
【００１３】
本発明によれば、基板の反りを抑制し、熱抵抗の増大および熱による素子の基本特性の劣化を抑制することが可能となる半導体積層構造を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１における垂直共振器型面発光レーザの構成例を説明するための断面模式図。
【図２】本発明の実施例１における二元化合物、三元および四元混晶半導体における屈折率とＧａＮ基板に対する歪みの関係を示す概念図。
【図３】本発明の実施例２における垂直共振器型面発光レーザの構成例を説明するための断面模式図。
【図４】本発明の実施例３における垂直共振器型面発光レーザにより構成された面発光レーザアレイを光源として備えた光学機器（電子写真記録方式の画像形成装置）を説明するための概略図。
【図５】本発明の技術的課題を説明するための、二元化合物、三元および四元混晶半導体における屈折率とＧａＡｓ基板に対する歪みの関係を示す概念図。
【発明を実施するための形態】
【００１５】
つぎに、本発明の実施形態における構成例について説明する。
本実施形態の半導体積層構造は、半導体基板の上に、半導体多層膜を有し、四元以上の混晶半導体のペアからなる歪み補償層を活性層から離れた領域に挿入することにより、安定性・再現性良く基板の反りを抑制することが可能に構成される。また、これによれば、熱抵抗の増大を防ぎ、熱による素子の基本特性の劣化を抑制することが可能となる。
具体的には、例えば、基板の反りを抑制し、熱による素子特性の劣化を抑制するに際し、従来例とは異なり、歪み補償層を用いた、次のような半導体積層構造が構成される。
すなわち、この半導体積層構造は、半導体基板の上に配置された半導体多層膜と、半導体基板と半導体多層膜との間に配置された歪み補償層を有する。
その際、半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層を複数積層して形成される。
そして、これらの第一の歪み及び第二の歪みの和は、圧縮性または引張性の歪みの和とされる。
歪み補償層の歪みは、
第一の歪みと第二の歪みの和と逆の符号である。
また歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、第三の歪みと第四の歪みの和が、第一の歪みと第二の歪みの和と逆の符号となるように構成される。
また、上記形態と異なる形態として、半導体積層構造は、半導体基板上に配置された半導体多層膜と、半導体基板の半導体多層膜が配置されている面側とは対向する面側に配置された歪み補償層を有する構成を採ることができる。
この際の歪み補償層の歪みは、第一の歪みと第二の歪みの和と同じ符号である。
また歪み補償層は、第三の歪みを有する層と第四の歪みを有する層とのペア層が複数積層され、第三の歪みと第四の歪みの和が、第一の歪みと第二の歪みの和と同じ符号となるように構成される。
いずれの形態においても、第三の歪みと第四の歪みの和の絶対値は、第一の歪みと第二の歪みの和の絶対値よりも大きいという構成が採られる。
【００１６】
以上の構成により、基板の反りを抑制することが可能となり、熱による素子の基本特性の劣化を抑制することが可能な半導体積層構造を得ることが可能となる。
なお、半導体積層構造は活性層を有してもよい。特に、活性層を有する半導体積層構造として、半導体基板の上に、活性層を挟んで対向して配置された上部反射鏡および下部反射鏡を有し、上部反射鏡および下部反射鏡の少なくとも一つが半導体多層膜で構成される面発光レーザを得ることが可能である。
また、このような面発光レーザを、複数個配列して面発光レーザアレイを構成することが可能となる。
また、このような面発光レーザアレイを光源として備えた光学機器を構成することが可能となる。
【実施例】
【００１７】
以下に本発明の実施例について説明する。
［実施例１］
実施例１においては、歪み補償層が、半導体基板と半導体多層膜反射鏡との間に形成されている場合について説明する。
また、実施例１においては、ＧａＡｓ半導体基板上に、活性層を挟んで対向して配置された半導体多層膜反射鏡から構成される半導体積層構造である６８０ｎｍで発振する垂直共振器型面発光レーザの構成について説明する。
なお、ここでは、半導体基板に近い反射鏡を下部反射鏡としている。
【００１８】
図１に、本実施例における垂直共振器型面発光レーザの構成を説明する模式図を示す。
１００はｎ型ＧａＡｓ基板、１０２はｎ型歪み補償層、１０４はｎ型半導体多層膜反射鏡、１０６はｎ型スペーサ層、１０８は量子井戸活性層、１１０はｐ型スペーサ層、１１２はｐ型半導体多層膜反射鏡である。
また、１１４はｐ型コンタクト層、１１６は電流狭窄部（酸化領域）、１１８は電流狭窄部（選択酸化層、非酸化領域）、１２０は絶縁層、１２２はｐ側電極、及び１２４はｎ側電極である。
【００１９】
本実施例の面発光レーザは、ＭＯＣＶＤ結晶成長技術を用いて、ｎ型の（１１１）Ａ面方向に１０度傾いた（１００）ＧａＡｓオフ基板１００上に、３８ペアのｎ型Ａｌ０．１Ｇａ０．５Ｉｎ０．４Ｐ／Ａｌ０．１５Ｇａ０．５Ｉｎ０．３５Ｐ歪み補償層１０２、６０ペアのｎ型Ａｌ０．５Ｇａ０．５Ａｓ／ＡｌＡｓ半導体多層膜反射鏡１０４を成長させる。
更に、その上にｎ型ＡｌＧａＩｎＰスペーサ層１０６、ＧａＩｎＰ／ＡｌＧａＩｎＰ量子井戸活性層１０８を順次成長させる。そしてこの量子井戸活性層１０８上に、ｐ型ＡｌＧａＩｎＰスペーサ層１１０、ｐ型Ａｌ０．９８Ｇａ０．０２Ａｓ選択酸化層１１８を成長させる。更にその上に３５ペアのｐ型Ａｌ０．５Ｇａ０．５Ａｓ／Ａｌ０．９Ｇａ０．１Ａｓ半導体多層膜反射鏡１１２、ｐ型ＧａＡｓコンタクト層１１４を成長させる。
【００２０】
続いてｎ型及びｐ型半導体多層膜反射鏡が生じる歪みについて説明する。
ｎ型多層膜反射鏡は、高屈折率層であるＡｌ０．５Ｇａ０．５Ａｓ層と低屈折率層であるＡｌＡｓ層とが、交互に発振波長の１／４の光学的厚さで６０ペアの繰返しで構成されている。また、ｐ型半導体多層膜反射鏡は、高屈折率層であるＡｌ０．５Ｇａ０．５Ａｓ層と低屈折率層であるＡｌ０．９Ｇａ０．１Ａｓ層とが、交互に発振波長の１／４の光学的厚さで３５ペアの繰返しで構成されている。本実施例における半導体多層膜反射鏡を構成する各層のＧａＡｓ基板に対する歪みと発振波長（６８０ｎｍ）の１／４の光学的厚さを次の表１に示す。なお、ここでは正符号を持つ歪みを引張性歪み、負符号を持つ歪みを圧縮性歪みとしている。
【００２１】
［表１］
2014225575.tif 000003
【００２２】
ｎ型及びｐ型半導体多層膜反射鏡を構成する各層のＧａＡｓ基板に対する歪みは僅かであるが、半導体多層膜反射鏡においては各層の繰返しにより累積層厚の合計が極めて厚くなることから、累積される歪み量として大きなものとなる。
【００２３】
次に、ｎ型（６０ペア）及びｐ型（３５ペア）半導体多層膜反射鏡のそれぞれの累積歪み量を見積る。累積歪み量は以下の式で求めることができる。
累積歪み量（μ・％）＝（構成層の厚さ）×（構成層の歪み）×（構成層の繰返し数）
表１に示した各層の値を上記式に代入すると、各半導体多層膜反射鏡の累積歪み量は、次の表２に示す値となる。
［表２］
2014225575.tif 000004
【００２４】
表２に示すように、ｎ型及びｐ型半導体多層膜反射鏡の合計累積歪み量は−１．０４μｍ・％と大きな値となる。
このような累積歪み量を有する半導体多層膜反射鏡を構成要素とする面発光レーザを６５０μｍ厚のＧａＡｓ基板上に形成した場合には、ウエハの中心において約７０μｍの凸型で反ることとなる。
【００２５】
つぎに、ｎ型及びｐ型半導体多層膜反射鏡が生じる歪みを補償する歪み補償層について説明する。
先に述べたような、ｎ型及びｐ型半導体多層膜反射鏡が生じる大きな累積歪み量を打ち消すように歪み補償層を構成することにより、ウエハ全体での累積歪み量を抑制し、基板の反りの問題を解消することが可能となる。
この際に、ウエハ全体での累積歪み量をゼロμｍ・％にすることができれば、基板の反りの発生を抑制することができる。
一方で、ウエハ全体での累積歪み量をゼロμｍ・％にしなくても、例えば、ｎ型半導体多層膜反射鏡が生じる累積歪み量−０．６８μｍ・％を打ち消す０．６８μｍ・％のエピタキシャル多層膜を形成する場合においても、基板の反りを約１／３に抑制することができ、素子形成における歩留まりの低下の抑制などに効果を奏する。
【００２６】
例えば、エピタキシャル多層膜としてｎ−Ａｌ０．１Ｇａ０．５Ｉｎ０．４Ｐ／Ａｌ０．１５Ｇａ０．５Ｉｎ０．３５Ｐを３５ペア形成することで、ウエハ全体での累積歪み量をほぼゼロにでき、２３ペア形成することで、ｎ型半導体多層膜反射鏡が生じる累積歪み量を打ち消すことが可能となる。
この場合の歪み補償層を構成する各層の層厚及びＧａＡｓ基板に対する歪みを次の表３に示す。
なお、本実施例のｎ型及びｐ型半導体多層膜反射鏡が生じる累積歪み量は負符号（圧縮性）であるため、その歪み量を打ち消すためのエピタキシャル多層膜の累積歪み量は正符号（引張性）となる。
一方で、ｎ型及びｐ型半導体多層膜反射鏡が生じる累積歪み量が正符号（引張性）である場合は、歪み補償層の累積歪み量は負符号（圧縮性）となる。
【００２７】
上記した表１と、この表３より、第三の歪み（例えば０．５５（％））と第四の歪み（１．１（％））の和の絶対値は、第一の歪み（例えば−０．０７１６（％））と第二の歪
み（例えば−０．１４３（％））の和の絶対値よりも大きいことが分かる。
また、第三の歪みの絶対値（例えば０．５５（％））は、第一の歪み（例えば−０．０７１６（％））と第二の歪み（例えば−０．１４３（％））のいずれの絶対値よりも大きいことが分かる。
また、第四の歪み（１．１（％））の絶対値は、第一の歪み（例えば−０．０７１６（％））と第二の歪み（例えば−０．１４３（％））のいずれの絶対値よりも大きいことが分かる。
［表３］
2014225575.tif 000005
【００２８】
なお、歪み補償層の上には、レーザ発振に必要となる反射率を有するｎ型半導体多層膜反射鏡が形成されているため、歪み補償層は反射鏡である必要はなく、エピタキシャル成長可能な層厚で構成されていればよい。
本実施例では、良好な結晶性を有した層を得るために、各層（第三の歪みを有する層と第四の歪みを有する層）の歪み量を０．０２μｍ・％以下になるように各層の厚さを設定している。
本実施例では、各層厚を０．０１８μｍとしたが、これに限定されるものではなく、また、各層厚を同じにする必要もない。
例えば、表３のＡｌ０．１Ｇａ０．５Ｉｎ０．４Ｐ層厚を０．０３６μｍとすると、２６ペア形成する。これにより、ｎ型及びｐ型半導体多層膜反射鏡の累積歪み量の絶対値と、歪み補償層の累積歪み量の絶対値をほぼ等しくし、ウエハ全体での累積歪み量をほぼゼロにできる。
なお、歪み補償層の累積歪み量εは、次式で求めることができる。
ε＝（ε３×ｄ３×ｎ３）＋（ε４×ｄ４×ｎ４）
但し、
ε３：第三の歪み量、ｄ３：第三の歪み層の層厚、ｎ３：第三の歪み層の層数
ε４：第四の歪み量、ｄ４：第四の歪み層の層厚、ｎ４：第四の歪み層の層数
本実施例では、上記式で求められた歪み補償層の累積歪み量εの絶対値は、少なくとも０．２５μｍ・％以上とされる。
【００２９】
また、四元混晶半導体のＡｌ、Ｇａ、Ｉｎ、Ｐの組成比は、表３に示したものに限定されるものではなく、ＧａＡｓ基板に対して引張性の歪みを発生する組成比であれば良い。その際には、各層の歪み量が０．０２μｍ・％以下になるように層厚やＧａＡｓ基板に対する歪みを選択するとより好適である。
また、本実施例で用いた四元混晶半導体であるＡｌＧａＩｎＰ混晶は、混晶散乱の影響により特にｐ型化が困難である。
一方で、ＡｌＧａＩｎＰ混晶は、Ｓｉをドープすることで良好なｎ型伝導が得られるため、歪み補償層はｎ型とし、ｎ型のＧａＡｓ基板上に形成している。
【００３０】
図１に示すように、ｐ型Ａｌ０．５Ｇａ０．５Ａｓ／Ａｌ０．９Ｇａ０．１Ａｓ半導体多層膜反射鏡１１２内には量子井戸活性層１０８に近いｐ型Ａｌ０．９Ｇａ０．１Ａｓ低屈折率層の一つをｐ型Ａｌ０．９８Ｇａ０．０２Ａｓ選択酸化層１１８に置き換えてある。
この層を高温水蒸気雰囲気下で選択酸化させて素子周辺部から絶縁させることにより、中央部のみに電流が流れる電流狭窄構造１１６を形成する。
１０８の量子井戸活性層は、複数のＧａＩｎＰ量子井戸層と複数のＡｌＧａＩｎＰ障壁層で構成された多重量子井戸構造としている。その多重量子井戸構造が内部光定在波の腹に位置するように、ｎ型ＡｌＧａＩｎＰスペーサ層１０６、ｐ型ＡｌＧａＩｎＰスペーサ層１１０の層厚を調整する。これらで構成される共振器としては発振波長である６８０ｎｍに対して、その波長の整数倍の光学的厚さを持つように層厚を調整する。
【００３１】
なお、活性層自体の発光波長は面発光レーザ共振器の共振波長より短波側に発光ピーク波長（例えば６６０〜６７０ｎｍ）を持つように作製される。
メサ構造を形成の後に水蒸気酸化により電流狭窄構造を形成し、絶縁膜１２０を堆積し、再度パターニングしてｐ型ＧａＡｓコンタクト層１１４の一部を露出させ、その上部にリング状のＴｉ／Ａｕを蒸着してｐ側電極１２２を形成する。
その後、必要に応じて基板研磨を行い、ｎ型ＧａＡｓ基板１００の裏面にＡｕＧｅ／Ｎｉ／Ａｕを蒸着し、４００℃前後でアニールすることでｎ側電極１２４を形成する。
最後に、必要な大きさのチップに切り出して、パッケージにダイボンディングし、ｐ側電極をワイヤーボンディングして素子が完成する。
また、フォトマスクをアレイ用に適切に設計することで、単一素子のみならず、素子が複数個二次元に配置されたアレイを作製することができる。このように、フォトマスクのみの変更で、比較的容易にアレイ構造が得られる点が面発光レーザの利点である。
【００３２】
上記説明した本実施例の構成によれば、基板の反りを解消しつつ素子の熱抵抗の増大を抑えることができ、熱による特性劣化の少ない素子が高い歩留まりで形成することができる。
なお、本実施例ではＧａＡｓ基板上に形成した６８０ｎｍで発振する垂直共振器型面発光レーザについて説明したため、四元以上の混晶半導体層としてＡｌＧａＩｎＰ層を用いたが、バンドギャップ（屈折率）と格子定数が独立に制御できる四元以上の混晶半導体層であれば、どのようなもの（例えば、ＡｌＧａＩｎＰＡｓやＡｌＧａＩｎＰＡｓＮなど）であってもよい。
また、ＧａＡｓ基板上に形成した７８０ｎｍ帯、８５０ｎｍ帯や１３００ｎｍ帯などの垂直共振器型面発光レーザにも本実施例で説明した内容は適用可能である。
また、図２に示すように、ＡｌＧａＩｎＮ等の四元混晶半導体を用いれば、ＧａＮ基板上に形成したより短波長帯のＧａＮ系垂直共振器型面発光レーザに対しても本実施例で説明した内容を適用することが可能となる。
また、本実施例では面発光レーザの上部反射鏡及び下部反射鏡として、ｎ型及びｐ型半導体多層膜反射鏡を採用したが、これに限定されるものではない。例えば上部反射鏡として誘電体多層膜やフォトニック結晶ミラー等を採用してもよく、この場合、下部反射鏡が半導体多層膜反射鏡であれば、本実施例で説明した内容は適用可能である。
また、本実施例では面発光レーザについて説明したが、面発光レーザと類似の構造の活性層と半導体多層膜を有する共振器型発光ダイオード（Ｒｅｓｏｎａｎｔ  Ｃａｖｉｔｙ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＲＣＬＥＤ）等の半導体多層膜を有する半導体積層構造においても、本実施例で説明した内容は適用可能である。
【００３３】
［実施例２］
実施例２においては、実施例１とは異なり、歪み補償層が、半導体多層膜反射鏡が形成されている面とは逆の基板面に接して形成されている場合について説明する。
本実施例は、基板を研磨する必要がない場合には、基板の反りを抑制する有効な手法である。
【００３４】
図３に、本発明における垂直共振器型面発光レーザの構成を説明する模式図を示す。
２００はｎ型ＧａＡｓ基板、２０２はｎ型歪み補償層、２０４はｎ型半導体多層膜反射鏡、２０６はｎ型スペーサ層、２０８は量子井戸活性層、２１０はｐ型スペーサ層、２１２はｐ型半導体多層膜反射鏡である。
また、２１４はｐ型コンタクト層、２１６は電流狭窄部（酸化領域）、２１８は電流狭窄部（選択酸化層、非酸化領域）、２２０は絶縁層、２２２はｐ側電極、及び２２４はｎ側電極である。
【００３５】
以下、実施例１と異なる点について説明する。
実施例１にて説明しているが、以下に説明していない点については、実施例２においても同様である。
ｎ型２０４及びｐ型２１２半導体多層膜反射鏡が生じる歪み量については実施例１で説明した通りである。
一方、歪み補償層２０２が、半導体基板上に配置された半導体多層膜反射鏡が配置されている面側とは対向する面側に配置されているため、実施例１とは異なりｎ型２０４及びｐ型半導体多層膜反射鏡２１２が生じる歪み量と、歪み補償層２０２が生じる歪み量とは同符号となる。
実施例１と同様に６８０ｎｍ帯の垂直共振器型面発光レーザの場合で説明すると、ｎ型２０４及びｐ型２１２半導体多層膜反射鏡の生じる累積歪み量は同じである。
一方、歪み補償層は、ｎ−Ａｌ０．１Ｇａ０．２５Ｉｎ０．６５Ｐ／Ａｌ０．１Ｇａ０．３５Ｉｎ０．５５Ｐを３５ペア形成することで、ウエハ全体での累積歪み量をほぼゼロにでき、２３ペア形成することで、ｎ側半導体多層膜反射鏡が生じる累積歪み量を打ち消すことが可能となる。
次の表４に、歪み補償層を構成するｎ型半導体層の層厚とＧａＡｓ基板に対する歪みの関係を示す。
なお、本実施例のｎ型及びｐ型半導体多層膜反射鏡が生じる累積歪み量は負符号（圧縮性）であるため、その歪み量を打ち消すための歪み補償層の累積歪み量は負符号（圧縮性）となる。
一方で、ｎ型及びｐ型半導体多層膜反射鏡が生じる累積歪み量が正符号（引張性）である場合は、歪み補償層の累積歪み量は正符号（引張性）となる。
［表４］
2014225575.tif 000006
【００３６】
以上に説明した本実施例の構成によれば、基板の反りを解消しつつ素子の熱抵抗の増大を抑えることができ、熱による特性劣化の少ない素子が高い歩留まりで形成することができる。
【００３７】
［実施例３］
実施例３として、図４を用いて、実施例１及び実施例２で説明した垂直共振器型面発光レーザがアレイ状に配列して構成された面発光レーザアレイを、光源として備えられている光学機器の構成例について説明する。
ここでは、光学機器として、上記面発光レーザによるレーザアレイを用いて構成した画像形成装置の構成例について説明する。
図４（ａ）は画像形成装置の平面図であり、図４（ｂ）は同装置の側面図である。
図４において、２０００は感光ドラム（感光体）、２００２は帯電器、２００４は現像器、２００６は転写帯電器、２００８は定着器、２０１０は回転多面鏡、２０１２はモータである。
また、２０１４は面発光レーザアレイ、２０１６は反射鏡、２０１８はコリメータレンズ及び２０２０はｆ−θレンズである。
本実施例においては、図４（ｂ）に示されるモータ２０１２によって、回転多面鏡２０１０が回転駆動するように構成されている。
面発光レーザアレイ２０１４は、記録用光源となるものであり、レーザドライバ（図示せず）により画像信号に応じて点灯または消灯するように構成されている。
【００３８】
こうして光変調されたレーザ光は、面発光レーザアレイ２０１４からコリメータレンズ２０１８を介し回転多面鏡２０１０に向けて照射される。
回転多面鏡２０１０は矢印方向に回転していて、面発光レーザアレイ２０１４から出力されたレーザ光は、回転多面鏡２０１０の回転に伴い、その反射面で連続的に出射角度を変える偏向ビームとして反射される。
この反射光は、ｆ−θレンズ２０２０により歪曲収差の補正等を受け、反射鏡２０１６を経て感光ドラム２０００に照射され、感光ドラム２０００上で主走査方向に走査される。このとき、回転多面鏡２０１０の１面を介したビーム光の反射により、感光ドラ２０００の主走査方向に面発光レーザアレイ２０１４に対応した複数のライン分の画像が形成される。
感光ドラム２０００は、予め帯電器２００２により帯電されており、レーザ光の走査により順次露光され、静電潜像が形成される。
また、感光ドラム２０００は矢印方向に回転していて、形成された静電潜像は現像器２００４により現像され、現像された可視像は転写帯電器２００６により、転写紙に転写される。
可視像が転写された転写紙は、定着器２００８に搬送され、定着を行った後に機外に排出される。
【００３９】
なお、以上の説明では、光学機器として画像形成装置を構成した例について説明したが、本発明はこのような構成に限定されるものではない。
例えば、本発明のレーザアレイを光源として用い、画像表示体と、光偏向器と、を有する構成として、前記光源からの光を前記光偏向器により偏向した光を、前記画像表示体上に入射可能としてプロジェクションディスプレイを構成するようにしてもよい。
【符号の説明】
【００４０】
１００：ｎ型ＧａＡｓ基板
１０２：ｎ型歪み補償層
１０４：ｎ型半導体多層膜反射鏡
１０６：ｎ型スペーサ層
１０８：量子井戸活性層
１１０：ｐ型スペーサ層
１１２：ｐ型半導体多層膜反射鏡
１１４：ｐ型コンタクト層
１１６：電流狭窄部（酸化領域）
１１８：電流狭窄部（選択酸化層、非酸化領域）
１２０：絶縁層
１２２：ｐ側電極
１２４：ｎ側電極
【図１】
2014225575.tif 000007
【図２】
2014225575.tif 000008
【図３】
2014225575.tif 000009
【図４】
2014225575.tif 000010
【図５】
2014225575.tif 000011