(57)【要約】【課題】半導体集積回路の出力バッファの出力信号レベルに関して、その各種ばらつき要因に対して適応的なレベル補正を実現し、半導体集積回路間のロジックレベルの伝送が正しく行われるようにする。【解決手段】第１の半導体集積回路の出力バッファによる出力信号を入力する第２の半導体集積回路において、前記出力バッファより入力した信号の信号品質を判定し、その判定結果に基づき前記出力バッファの駆動能力を変化させる。これにより、前記出力バッファの出力信号レベルを適応的に補正することができ、結果、前記各種ばらつき要因に対して、半導体集積回路間のロジックレベルの伝送が正しく行われるようにできる。【選択図】図２
2014053851.tif 000002
【特許請求の範囲】
【請求項１】
出力バッファを備えた第１の半導体集積回路と、前記出力バッファによる出力信号が入力される第２の半導体集積回路とを備えると共に、
前記第２の半導体集積回路は、
前記出力バッファより入力した信号の信号品質を判定する信号品質判定部を備え、
前記出力バッファが、
前記信号品質判定部による信号品質判定結果に基づき駆動能力を変化させるように構成されている
電子機器。
【請求項２】
前記信号品質判定部は、
前記出力バッファより入力した信号のスルー・レート計算結果を前記信号品質判定結果として得る
請求項１に記載の電子機器。
【請求項３】
前記出力バッファは、
オン／オフ制御が可能とされた複数のバッファ素子が並列接続されていると共に、前記複数のバッファ素子のうちオン状態とするバッファ素子の個数を調整することで、前記駆動能力を変化させる
請求項１に記載の電子機器。
【請求項４】
他の半導体集積回路に対して信号を出力する出力バッファを備えると共に、
前記出力バッファが、
前記他の半導体集積回路が前記出力バッファより入力した信号について行った信号品質の判定結果に基づき、駆動能力を変化させるように構成されている
半導体集積回路。
【請求項５】
出力バッファを備えた第１の半導体集積回路と、前記出力バッファによる出力信号が入力される第２の半導体集積回路との間の伝送信号のレベルを補正する伝送信号レベル補正方法であって、
前記出力バッファより入力した信号の信号品質を前記第２の半導体集積回路にて判定し、
当該信号品質の判定結果に基づき、前記出力バッファの駆動能力を変化させる
伝送信号レベル補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、出力バッファを備えた第１の半導体集積回路と前記出力バッファによる出力信号が入力される第２の半導体集積回路とを備えた電子機器と、半導体集積回路とに関する。また、前記半導体集積回路間の伝送信号のレベルを補正する伝送信号レベル補正方法とに関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２０１０−１４０４９０号公報
【背景技術】
【０００３】
例えばマイクロコンピュータやシステムＬＳＩ（Large Scale Integration：半導体集積回路）などの出力部には、外部接続されるデバイスとのインタフェースとして、いわゆる出力バッファが設けられている。
【０００４】
この出力バッファとしては、例えばデジタル機器において、補助記憶装置などの入出力装置とＣＰＵなどの内部処理装置との間で信号をやり取りする際に、入出力と処理との間で時間のズレを吸収・調整をするために一時的に情報を記憶するのに用いられる（例えば特許文献１を参照）。
【０００５】
また出力バッファは、ロジックレベルを維持する用途でも用いられる。
すなわち、例えば信号出力側のＬＳＩと入力側のＬＳＩとでスレッショルドレベルが異なる場合において、出力信号の電圧レベルを出力バッファにて調整することで、入力側ＬＳＩに対して正しいロジックレベルが伝送されるようにするものである。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＬＳＩの出力バッファの駆動能力は、当該ＬＳＩ製造時の半導体プロセスのばらつきに起因してばらつくことがある。
また製造時のみならず、実使用時においても、使用環境温度の変化によってばらついたり、或いはバッファの電源電圧に起因してもばらつきが生じることがある。
【０００７】
一般的にＬＳＩの出力バッファの駆動能力は固定とされるため、上記のばらつき要因に起因して次段のＬＳＩに正しく信号伝送を行うことができなくなるという問題が生じ得る。
【０００８】
本技術は上記問題点に鑑み為されたものであり、半導体集積回路の出力バッファの出力信号レベルに関して、その各種ばらつき要因に対して適応的なレベル補正を実現し、半導体集積回路間のロジックレベルの伝送が正しく行われるようにすることをその課題とする。
【課題を解決するための手段】
【０００９】
上記課題の解決のため、本技術では電子機器を以下のように構成することとした。
すなわち、本技術の電子機器は、出力バッファを備えた第１の半導体集積回路と、前記出力バッファによる出力信号が入力される第２の半導体集積回路とを備える。
そして、前記第２の半導体集積回路は、前記出力バッファより入力した信号の信号品質を判定する信号品質判定部を備え、前記出力バッファが、前記信号品質判定部による信号品質判定結果に基づき駆動能力を変化させるように構成されているものである。
【００１０】
上記のように本技術では、第１の半導体集積回路の出力バッファによる出力信号を入力する第２の半導体集積回路において、前記出力バッファより入力した信号の信号品質を判定し、その判定結果に基づき前記出力バッファが駆動能力を変化させるものである。
これにより、実使用環境下において、前記出力バッファの出力信号レベルを適応的に補正することができる。つまりこの結果、前述した各種ばらつき要因に対して、半導体集積回路間のロジックレベルの伝送が正しく行われるようにすることができる。
【００１１】
また、本技術の電子機器は、前記信号品質判定部が、前記出力バッファより入力した信号のスルー・レート計算結果を前記信号品質判定結果として得るものである。
これにより、より正確に信号品質の判定を行うことができる。
【００１２】
また、本技術の電子機器は、前記出力バッファが、オン／オフ制御が可能とされた複数のバッファ素子が並列接続されていると共に、前記複数のバッファ素子のうちオン状態とするバッファ素子の個数を調整することで、前記駆動能力を変化させるものである。
これにより、駆動能力を可変とする構成を簡易に実現できる。
【発明の効果】
【００１３】
上記のように本技術によれば、半導体集積回路の出力バッファの出力信号レベルに関して、その各種ばらつき要因に対し適応的なレベル補正を実現でき、これにより半導体集積回路間のロジックレベルの伝送が正しく行われるようにすることができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態の電子機器の内部構成を示したブロック図である。
【図２】出力側ＬＳＩの内部構成と入力側ＬＳＩの内部構成とを示したブロック図である。
【図３】信号品質判定の具体例について説明するための図である。
【図４】駆動能力可変出力バッファの内部構成例を示したブロック図である。
【発明を実施するための形態】
【００１５】
以下、本技術に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
＜１．電子機器の内部構成＞
＜２．伝送信号レベル補正のための構成＞
＜３．変形例＞
【００１６】
＜１．電子機器の内部構成＞
図１は、本技術に係る実施の形態としての電子機器１の内部構成を示したブロック図である。
この図１に示されるように、実施の形態の電子機器１には、少なくとも出力側ＬＳＩ（Large Scale Integration：半導体集積回路）２と、入力側ＬＳＩ３とが備えられる。
後述するように出力側ＬＳＩ２には出力バッファ（駆動能力可変出力バッファ４）が備えられ、該出力バッファによる出力信号（出力信号Ｓｏとする）が入力側ＬＳＩ３に入力される。
【００１７】
また、入力側ＬＳＩ３から出力側ＬＳＩ２に対しては、判定信号Ｓｊが供給されるが、該判定信号Ｓｊについては後述する。
【００１８】
＜２．伝送信号レベル補正のための構成＞
図２は、出力側ＬＳＩ２の内部構成と入力側ＬＳＩ３の内部構成とを示したブロック図である。
なおこの図２では出力側ＬＳＩ２及び入力側ＬＳＩ３の内部構成のうち、これら出力側ＬＳＩ２と入力側ＬＳＩ３との間の信号伝送に係る部分のみを抽出して示している。
【００１９】
図示するように出力側ＬＳＩ２内部には、駆動能力可変出力バッファ４が設けられる。また入力側ＬＳＩ３内部には、入力バッファ５と、信号品質判定部６とが設けられる。
【００２０】
駆動能力可変出力バッファ４には、入力側ＬＳＩ３に対して入力されるべき（伝送されるべき）ロジックレベルを表す入力信号Ｓｉが入力される。駆動能力可変出力バッファ４は、駆動能力を変化させることが可能に構成される。換言すれば、出力信号Ｓｏの電圧レベルを変化させることが可能とされる。
【００２１】
また、入力側ＬＳＩ３においては、当該駆動能力可変出力バッファ４からの出力信号Ｓｏが、図のように入力バッファ５と、信号品質判定部６とに入力される。
入力バッファ５に入力された信号は、図示は省略したが、該入力バッファ５を介して入力側ＬＳＩ３の内部回路に対して供給される。
【００２２】
ここで、信号品質判定部６は、出力信号Ｓｏの信号品質を判定する。具体的にこの信号品質の判定としては、少なくとも、出力信号Ｓｏの電圧レベルを段階的に表すものに相当する判定結果が得られるようにして行う。
信号品質判定部６は、前記判定結果を表す判定信号Ｓｊを生成する。該判定信号Ｓｊは、出力側ＬＳＩ２内の駆動能力可変出力バッファ４に対して供給される。
【００２３】
駆動能力可変出力バッファ４は、判定信号Ｓｊに基づき、該判定信号Ｓｊの値に応じた駆動能力を設定する。すなわち、出力信号Ｓｏの電圧レベルを、判定信号Ｓｊの値に応じたレベルに調整するものである。
【００２４】
上記のような構成により、出力側ＬＳＩ２と入力側ＬＳＩ３との間の伝送信号（出力信号Ｓｏ）のレベルを、出力信号Ｓｏの信号品質判定結果に基づき適応的に補正することができる。すなわち、出力信号Ｓｏのレベルを、前述した半導体プロセスのばらつきや使用環境温度の変化、或いはバッファの電源電圧のばらつき等の各種ばらつき要因に対して、適応的に補正することができる。
この結果、上記の各種ばらつき要因に対して、出力側ＬＳＩ２から入力側ＬＳＩ３へのロジックレベルの伝送が正しく行われるようにすることができる。
【００２５】
ここで、出力信号Ｓｏの電圧レベルを判定するにあたっての信号品質の判定は、具体的には、出力信号Ｓｏのスルー・レート（Slew Rate）の計算により行うことができる。
図３はこの点について説明するための図である。
この場合は、図２に示した信号品質判定部６として、スルー・レート計算部６’を設ける。図のようにスルー・レート計算部６’に対しては、出力信号Ｓｏを入力すると共に、所定のクロックを入力する。該クロックとしては、外部で生成されたサンプリングクロックを用いても良いし、或いは入力側ＬＳＩ３の内部クロックを逓倍して生成したクロックを用いることもできる。このようにスルー・レート計算のために用いるクロックの生成手法は、特に限定されるべきものではない。
【００２６】
スルー・レート計算部６’は、出力信号Ｓｏを前記クロックでサンプリングした結果に基づき、出力信号Ｓｏのスルー・レートを計算する。なお確認のため述べておくと、スルー・レートは、例えばオペアンプ等の出力電圧のＬレベル→Ｈレベルの立ち上がり波形に関して、立ち上がり後のＨレベルとしての電圧レベルを、立ち上がりに要した時間で除算した値を指すものである。
【００２７】
このようなスルー・レートの値が小さい場合には、出力信号Ｓｏのアイパターンが開いていない、すなわち出力信号Ｓｏの電圧レベルが低下した状態であると判断できる。すなわちスルー・レートは、出力信号Ｓｏの電圧レベルを表す指標として用いることができるものである。
【００２８】
また、図４は、駆動能力可変出力バッファ４の内部構成例を示している。
この図に示すように駆動能力可変出力バッファ４は、イネーブル信号ＥＮによるオン／オフ制御が可能とされた複数のバッファ素子７-1〜７-nが並列接続されている。図のようにバッファ素子７-1〜７-nの個々は、イネーブル信号ＥＮ-1〜ＥＮ-nのうち対応する１つのイネーブル信号ＥＮによって個別にオン／オフ制御が可能とされる。
この場合、入力信号Ｓｉは、図のようにバッファ素子７-1〜７-nのそれぞれの入力端子に対して供給される。そしてバッファ素子７-1〜７-nの出力端子は、出力信号Ｓｏの出力ラインに対してそれぞれ接続される。
【００２９】
また、この場合の駆動能力可変出力バッファ４には、デコーダ８が設けられる。このデコーダ８には、図３に示したスルー・レート計算部６’からの判定信号Ｓｊが入力される。
デコーダ８は、判定信号Ｓｊの値を、各バッファ素子７のイネーブル信号ＥＮに変換（デコード）する。
【００３０】
ここで、具体的にこの場合の伝送信号レベル補正は、伝送信号レベルが所定レベルよりも低下したとされる場合に、出力バッファ４の駆動能力を上げることで行うものとする。
これに対応して、この場合のデコーダ８は、スルー・レート計算部６’で得られたスルー・レート計算結果としての判定信号Ｓｊの値が、所定値よりも小さい場合と、該所定値以上の場合とで、イネーブル信号ＥＮの切り替えを行う。具体的に、デコーダ８は、判定信号Ｓｊの値が前記所定値以上である場合は、所定個数（＞ｎ）のバッファ素子７がオン状態、残りのバッファ素子７がオフ状となるように、イネーブル信号ＥＮ-1〜ＥＮ-nの生成・出力を行う。一方、デコーダ８は、判定信号Ｓｊの値が前記所定値よりも小さいとされた場合には、バッファ素子７-1〜７-nの全てがオン状態となるように、イネーブル信号ＥＮ-1〜ＥＮ-nの生成・出力を行う。
【００３１】
これにより、伝送信号（出力信号Ｓｏ）のレベルが所定の電圧レベル以上の場合には、駆動能力可変出力バッファ４にて比較的低い駆動能力が設定されて、伝送信号レベルが抑えらるものとなる。そして、伝送信号レベルが所定の電圧レベルに対して小となった場合には、駆動能力可変出力バッファ４にて比較的高い駆動能力が設定されて、伝送信号レベルを上げるように補正を行うことができる。
【００３２】
例えば上記のような構成により、出力信号Ｓｏとしての伝送信号のレベルを、前述の各種ばらつき要因に対して適応的に補正することができる。そして、このようなレベル補正が実現されることで、各種ばらつき要因に対して、ロジックレベルの伝送が正しく行われるようにすることができる。
【００３３】
このとき、上記の例では、駆動能力可変出力バッファ４の構成を、図４に示したようにオン／オフ制御が可能とされた複数のバッファ素子７を並列接続し、それらバッファ素子７のうちオン状態とするバッファ素子７の個数を調整する構成としたが、このことで、駆動能力可変のための構成を比較的簡易に実現できる。
【００３４】
＜３．変形例＞
以上、本技術に係る実施の形態について説明したが、本技術はこれまでで説明した具体例に限定されるべきものではない。
例えばこれまでの説明では、出力信号Ｓｏの信号品質判定として、スルー・レートの計算を行うものとしたが、これに代えて、出力信号Ｓｏのピークレベル（或いはエンベロープレベル）を検出しても良い。但し、スルー・レートを用いた方が、本例のような伝送信号レベル補正を行う上での信号品質判定として、より正確な信号品質判定を実現することができる。
【００３５】
また、これまでの説明では、出力信号Ｓｏのレベルが所定レベルより小となった場合とそうでない場合との２段階で出力バッファの駆動能力を変化させるものとしたが、出力信号Ｓｏのレベルを３段階以上で判定し、該３段階以上の判定結果に基づき出力バッファの駆動能力を３段階以上に切り替えるように構成することもできる。
この場合、デコーダ８は、２以上の閾値を用いて、判定信号Ｓｊの値から出力信号Ｓｏのレベルを３段階以上で判定し、判定された各段階ごとに、その段階に応じた個数のバッファ素子７がオンとなるようにイネーブル信号ＥＮ-1〜ＥＮ-nの生成・出力を行うことになる。
【００３６】
また、本技術は以下に示す構成を採ることもできる。
（１）
出力バッファを備えた第１の半導体集積回路と、前記出力バッファによる出力信号が入力される第２の半導体集積回路とを備える共に、
前記第２の半導体集積回路は、
前記出力バッファより入力した信号の信号品質を判定する信号品質判定部を備え、
前記出力バッファが、
前記信号品質判定部による信号品質判定結果に基づき駆動能力を変化させるように構成されている
電子機器。
（２）
前記信号品質判定部は、
前記出力バッファより入力した信号のスルー・レート計算結果を前記信号品質判定結果として得る
前記（１）に記載の電子機器。
（３）
前記出力バッファは、
オン／オフ制御が可能とされた複数のバッファ素子が並列接続されていると共に、前記複数のバッファ素子のうちオン状態とするバッファ素子の個数を調整することで、前記駆動能力を変化させる
前記（１）又は（２）何れかに記載の電子機器。
【符号の説明】
【００３７】
１  電子機器、２  出力側ＬＳＩ、３  入力側ＬＳＩ、４  駆動能力可変出力バッファ、５  入力バッファ、６  信号品質判定部、６’  スルー・レート計算部、７-1〜７-n  バッファ素子、８  デコーダ
【図１】
2014053851.tif 000003
【図２】
2014053851.tif 000004
【図３】
2014053851.tif 000005
【図４】
2014053851.tif 000006