(57)【要約】【課題】本発明は、周波数テスト回路を提供する。【解決手段】本発明の周波数テスト回路は、サーバーの第一クロック周波数を有する第一クロック信号をテストするために用いられ、第一カウンティングユニットと、第二クロック周波数を有する第二クロック信号のもとで動作する第一制御ユニットとを備え、第一制御ユニットは、第二クロック信号に基づいて第一カウンティングユニットに対応する第一制御信号及び第二制御信号を出力し、第一カウンティングユニットは、第一クロック信号を受信し、第一制御信号の制御によって第一クロック信号のパルス数を計数し、第二制御信号の制御によって計数を停止して計数結果を獲得し、計数結果は第一クロック周波数である。【選択図】図１
2014085344.tif 000002
【特許請求の範囲】
【請求項１】
サーバーの第一クロック周波数を有する第一クロック信号をテストするために用いられる周波数テスト回路であって、
第一カウンティングユニットと、
第二クロック周波数を有する第二クロック信号のもとで動作する第一制御ユニットと
を備え、
前記第一制御ユニットは、前記第二クロック信号に基づいて前記第一カウンティングユニットに対応する第一制御信号及び第二制御信号を出力し、
前記第一カウンティングユニットは、前記第一クロック信号を受信し、前記第一制御信号の制御によって前記第一クロック信号のパルス数を計数し、前記第二制御信号の制御によって計数を停止して計数結果を獲得し、前記計数結果は前記第一クロック周波数であることを特徴とする周波数テスト回路。
【請求項２】
前記第一カウンティングユニットの計数結果を受信し、且つ前記第一カウンティングユニットが計数を完了してから前記計数結果をラッチする第一ラッチユニットをさらに備えることを特徴とする請求項１に記載の周波数テスト回路。
【請求項３】
前記第一ラッチユニットは、前記第二制御信号を受信し、且つ前記第二制御信号に基づいて前記計数結果をラッチすることを特徴とする請求項２に記載の周波数テスト回路。
【請求項４】
前記計数結果を受信して所定値と比較し、且つ比較結果に基づいて対応する指示信号を出力する第一比較ユニットをさらに備え、
前記所定値は、前記サーバーが安定に動作する周波数値を表示し、
前記計数結果が前記所定値と等しい場合、前記第一クロック信号は前記サーバーが安定に動作するようにして、
前記計数結果が前記所定値と異なる場合、前記第一クロック信号は前記サーバーが安定に動作するようにしないことを特徴とする請求項２に記載の周波数テスト回路。
【請求項５】
前記第一カウンティングユニットは、第一サブカウンティングユニット、第二サブカウンティングユニット、第三サブカウンティングユニット、第四サブカウンティングユニット及び第五サブカウンティングユニットを備え、
前記第一サブカウンティングユニットは、前記第一クロック信号を受信し、且つ前記第一クロック信号のパルス数を計数して第一計数値を獲得し、前記第一計数値が１０と等しいか否かを判断し、前記第一計数値が１０と等しい場合、前記第一サブカウンティングユニットの計数値を０に設定して、前記第二サブカウンティングユニットに第一桁上げ信号を出力し、
前記第二サブカウンティングユニットは、前記第一桁上げ信号を受信し、前記第一桁上げ信号を受信するたびに前記第二サブカウンティングユニットの計数値に１を加えて第二計数値を獲得し、前記第二計数値が１０と等しいか否かを判断し、前記第二計数値が１０と等しい場合、前記第二サブカウンティングユニットの計数値を０に設定して、前記第三サブカウンティングユニットに第二桁上げ信号を出力し、
前記第三サブカウンティングユニットは、前記第二桁上げ信号を受信し、前記第二桁上げ信号を受信するたびに前記第三サブカウンティングユニットの計数値に１を加えて第三計数値を獲得し、前記第三計数値が１０と等しいか否かを判断し、前記第三計数値が１０と等しい場合、前記第三サブカウンティングユニットの計数値を０に設定して、前記第四サブカウンティングユニットに第三桁上げ信号を出力し、
前記第四サブカウンティングユニットは、前記第三桁上げ信号を受信し、前記第三桁上げ信号を受信するたびに前記第四サブカウンティングユニットの計数値に１を加えて第四計数値を獲得し、前記第四計数値が１０と等しいか否かを判断し、前記第四計数値が１０と等しい場合、前記第四サブカウンティングユニットの計数値を０に設定して、前記第五サブカウンティングユニットに第四桁上げ信号を出力し、
前記第五サブカウンティングユニットは、前記第四桁上げ信号を受信し、前記第四桁上げ信号を受信するたびに前記第五サブカウンティングユニットの計数値に１を加えて第五計数値を獲得し、
前記第一サブカウンティングユニット、前記第二サブカウンティングユニット、前記第三サブカウンティングユニット、前記第四サブカウンティングユニット及び前記第五サブカウンティングユニットが前記第二制御信号を受信すると、全て同時に計数を停止して、前記第一計数値、前記第二計数値、前記第三計数値、前記第四計数値及び前記第五計数値を計数結果とすることを特徴とする請求項４に記載の周波数テスト回路。
【請求項６】
前記第一カウンティングユニットの計数結果が前記所定値と等しいか否かを指示するために用いられる第一指示ユニットをさらに備えることを特徴とする請求項１ないし５のいずれか一項に記載の周波数テスト回路。
【請求項７】
前記第一指示ユニットは、
電源信号を受信する電源端と、
前記第一比較ユニットと前記電源端との間に電気的に接続され発光ダイオードと、
を備えることを特徴とする請求項６に記載の周波数テスト回路。
【請求項８】
前記計数結果と前記所定値が異なる場合、前記第一比較ユニットは低電位信号を出力して、前記発光ダイオードは発光することを特徴とする請求項７に記載の周波数テスト回路。
【請求項９】
前記第二クロック信号と同一の周波数及び位相を有する第三クロック信号のもとで動作し、前記第一クロック周波数をテストしてテスト結果を獲得し、前記テスト結果と前記計数結果が同一であるか否かを判断し、前記テスト結果と前記計数結果が異なる場合、指示するカウンティング判断回路をさらに備えることを特徴とする請求項１に記載の周波数テスト回路。
【請求項１０】
前記カウンティング判断回路は、第二制御ユニット、第二カウンティングユニット、第二ラッチユニット、第二比較ユニット及び第二指示ユニットを備え、
前記第二制御ユニットは、前記第三クロック信号を受信し、前記第三クロック信号に基づいて前記第二カウンティングユニットを制御して前記第一クロック周波数をテストして、前記テスト結果を獲得し、
前記第二ラッチユニットは、前記第二カウンティングユニットのテスト結果をラッチして出力し、
前記第二比較ユニットは、前記テスト結果を受信して前記計数結果と比較して、前記テスト結果と前記計数結果が同一であるか否かを判断することを特徴とする請求項９に記載の周波数テスト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数テスト回路に関するものであり、特にサーバーの中のプロセッサーのクロック信号の周波数をテストするために用いられる周波数テスト回路に関するものである。
【背景技術】
【０００２】
サーバーが動作する際の安定性は工程人員が関心を寄せる重要な点であり、プロセッサーのクロック信号はサーバーが安定して動作するために肝心なものであるので、プロセッサーのクロック信号の周波数は非常に正確なものとしなければならない。工程人員は通常オシログラフによってクロック信号をテストしてクロック信号の周波数を獲得する。しかし、オシログラフの値段は高いので、大量のテストに適用しない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、上記の課題を解決し、構造が簡単であり、値段が安く、プロセッサーのクロック信号の周波数を正確にテストすることができる周波数テスト回路を提供することである。
【課題を解決するための手段】
【０００４】
本発明に係る周波数テスト回路は、サーバーの第一クロック周波数を有する第一クロック信号をテストするために用いられ、第一カウンティングユニットと、第二クロック周波数を有する第二クロック信号のもとで動作する第一制御ユニットとを備え、第一制御ユニットは、第二クロック信号に基づいて第一カウンティングユニットに対応する第一制御信号及び第二制御信号を出力し、第一カウンティングユニットは、第一クロック信号を受信し、第一制御信号の制御によって第一クロック信号のパルス数を計数し、第二制御信号の制御によって計数を停止して計数結果を獲得し、計数結果は第一クロック周波数である。
【発明の効果】
【０００５】
従来の技術に比べて、本発明の周波数テスト回路は、構造が簡単であり、生産ラインの製品周波数テストに大量に応用することができ、その値段も比較的に安い。
【図面の簡単な説明】
【０００６】
【図１】本発明の第一実施形態に係る周波数テスト回路のブロック図である。
【図２】本発明の第一実施形態に係る周波数テスト回路のシーケンス図である。
【図３】本発明の第二実施形態に係る周波数テスト回路の回路図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、本発明の実施形態について説明する。
【０００８】
図１及び図２を参照すると、本発明の周波数テスト回路１０は、中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｉｎｔ，ＣＰＵ）の第一クロック信号ＣＬＫ１の第一クロック周波数をテストするために用いられる。中央処理装置は、コンピューター、サーバーなどに用いられる。一実施例において、第一クロック周波数は３２７６８Ｈｚである。
【０００９】
周波数テスト回路１０は、第一制御ユニット１００と、第一カウンティングユニット１１０と、第一ラッチユニット１２０と、第一比較ユニット１３０と、第一指示ユニット１４０と、を備える。
【００１０】
第一カウンティングユニット１１０は、第一クロック信号入力端ＣＫ１、イネーブル端ＥＮＡＢＬＥ及びリセット端ＲＳＴを備える。第一クロック信号入力端ＣＫ１は、第一クロック信号ＣＬＫ１を受信して、第一クロック信号ＣＬＫ１のパルス数を計数し、計数結果は第一クロック周波数の周波数値を表す。イネーブル端ＥＮＡＢＬＥは、第一制御信号Ｃ１を受信し、リセット端ＲＳＴは、第二制御信号Ｃ２を受信する。第一カウンティングユニット１１０は、第一制御信号Ｃ１に基づいて第一クロック信号ＣＬＫ１のパルス数を計数し、第二制御信号Ｃ２に基づいて計数を停止し且つ計数結果を獲得する。
【００１１】
第一制御ユニット１００は、第二クロック信号入力端ＣＫ２、第一出力端ＯＵＴ１及び第二出力端ＯＵＴ２を備える。第二クロック信号入力端ＣＫ２は、第二クロック周波数を有する第二クロック信号ＣＬＫ２を受信し、即ち、第一制御ユニット１００は第二クロック周波数のもとで動作する。本実施形態において、第二クロック周波数は１Ｈｚである。第一制御ユニット１００は、第二クロック信号ＣＬＫ２に基づいて第一制御信号Ｃ１及び第二制御信号Ｃ２を生成し、第一制御信号Ｃ１は第一出力端ＯＵＴ１から出力され、第二制御信号Ｃ２は第二出力端ＯＵＴ２から出力される。第一制御信号Ｃ１は、第一カウンティングユニット１１０に出力され、第二制御信号Ｃ２は、第一カウンティングユニット１１０及び第一ラッチユニット１２０に出力される。
【００１２】
第一カウンティングユニット１１０は、第一サブカウンティングユニット１１１、第二サブカウンティングユニット１１２、第三サブカウンティングユニット１１３、第四サブカウンティングユニット１１４及び第五サブカウンティングユニット１１５を備える。
【００１３】
第一サブカウンティングユニット１１１は、第一クロック信号ＣＬＫ１及び第一制御信号Ｃ１を受信して、第一クロック信号ＣＬＫ１のパルス数を計数して第一計数値を獲得し、第一計数値が１０と等しいか否かを判断し、第一計数値が１０と等しい場合、第一サブカウンティングユニット１１１の計数値を０に設定して、第二サブカウンティングユニット１１２に第一桁上げ信号（ｃａｒｒｙ  ｓｉｇｎａｌ）を出力する。
【００１４】
第二サブカウンティングユニット１１２は、第一桁上げ信号を受信し、第一桁上げ信号を受信するたびに第二サブカウンティングユニット１１２の計数値に１を加えて第二計数値を獲得し、第二計数値が１０と等しいか否かを判断し、第二計数値が１０と等しい場合、第二サブカウンティングユニット１１２の計数値を０に設定して、第三サブカウンティングユニット１１３に第二桁上げ信号を出力する。
【００１５】
第三サブカウンティングユニット１１３は、第二桁上げ信号を受信し、第二桁上げ信号を受信するたびに第三サブカウンティングユニット１１３の計数値に１を加えて第三計数値を獲得し、第三計数値が１０と等しいか否かを判断し、第三計数値が１０と等しい場合、第三サブカウンティングユニット１１３の計数値を０に設定して、第四サブカウンティングユニット１１４に第三桁上げ信号を出力する。
【００１６】
第四サブカウンティングユニット１１４は、第三桁上げ信号を受信し、第三桁上げ信号を受信するたびに第四サブカウンティングユニット１１４の計数値に１を加えて第四計数値を獲得し、第四計数値が１０と等しいか否かを判断し、第四計数値が１０と等しい場合、第四サブカウンティングユニット１１４の計数値を０に設定して、第五サブカウンティングユニット１１５に第四桁上げ信号を出力する。
【００１７】
第五サブカウンティングユニット１１５は、第四桁上げ信号を受信し、第四桁上げ信号を受信するたびに第五サブカウンティングユニット１１５の計数値に１を加えて第五計数値を獲得する。
【００１８】
第一サブカウンティングユニット１１１、第二サブカウンティングユニット１１２、第三サブカウンティングユニット１１３、第四サブカウンティングユニット１１４及び第五サブカウンティングユニット１１５は、第二制御信号Ｃ２を受信すると全て同時に計数を停止して、第一計数値、第二計数値、第三計数値、第四計数値及び第五計数値は計数結果を構成する。
【００１９】
本実施形態において、第一カウンティングユニット１１０の計数値は４つのデータ出力端（図示せず）を備えることができ、各々のデータ出力端は２進数で表現され、例えば、０００１、００１０などであり、４つの出力端のデータが１０１０である場合、このカウンティングユニットの計数値が１０であることを表す。
【００２０】
第一ラッチユニット１２０は、第二制御信号Ｃ２を受信するために用いられるラッチ端ＬＯＡＤを備える。第一ラッチユニット１２０は、第二制御信号Ｃ２に基づいて第一カウンティングユニット１１０の計数結果をラッチし、且つラッチした計数結果を第一比較ユニット１３０に出力する。
【００２１】
第一ラッチユニット１２０は、第一サブラッチユニット１２１、第二サブラッチユニット１２２、第三サブラッチユニット１２３、第四サブラッチユニット１２４及び第五サブラッチユニット１２５を備える。
【００２２】
第一サブラッチユニット１２１は、第一サブカウンティングユニット１１１からの第一計数値を受信して、第二制御信号Ｃ２を受信すると第一計数値をラッチして出力する。
【００２３】
第二サブラッチユニット１２２は、第二サブカウンティングユニット１１２からの第二計数値を受信して、第二制御信号Ｃ２を受信すると第二計数値をラッチして出力する。
【００２４】
第三サブラッチユニット１２３は、第三サブカウンティングユニット１１３からの第三計数値を受信して、第二制御信号Ｃ２を受信すると第三計数値をラッチして出力する。
【００２５】
第四サブラッチユニット１２４は、第四サブカウンティングユニット１１４からの第四計数値を受信して、第二制御信号Ｃ２を受信すると第四計数値をラッチして出力する。
【００２６】
第五サブラッチユニット１２５は、第五サブカウンティングユニット１１５からの第五計数値を受信して、第二制御信号Ｃ２を受信すると第五計数値をラッチして出力する。
【００２７】
第一比較ユニット１３０は、第一ラッチユニット１２０からの計数結果を受信して所定値と比較することにより、計数結果が所定値と等しいか否かを判断し、且つ比較結果に基づいて対応する指示信号を出力する。
【００２８】
第一比較ユニット１３０は、第一サブ比較ユニット１３１、第二サブ比較ユニット１３２、第三サブ比較ユニット１３３、第四サブユニット１３４及び第五サブ比較ユニット１３５を備える。
【００２９】
第一サブ比較ユニット１３１は、第一計数値を受信して第一所定値と比較し、且つ比較結果によって対応する第一比較信号を出力する。例えば、第一計数値が第一所定値と等しい場合、第一サブ比較ユニット１３１は高電位信号を出力し、第一計数値が第一所定値と等しくない場合、第一サブ比較ユニット１３１は低電位信号を出力する。高電位信号及び低電位信号が上述の指示信号である。本実施形態において、第一所定値は８である。
【００３０】
第二サブ比較ユニット１３２は、第二計数値を受信して第二所定値と比較し、且つ比較結果によって対応する第二比較信号を出力する。例えば、第二計数値が第二所定値と等しい場合、第二サブ比較ユニット１３２は高電位信号を出力し、第二計数値が第二所定値と等しくない場合、第二サブ比較ユニット１３２は低電位信号を出力する。本実施形態において、第二所定値は６である。
【００３１】
第三サブ比較ユニット１３３は、第三計数値を受信して第三所定値と比較し、且つ比較結果によって対応する第三比較信号を出力する。例えば、第三計数値が第三所定値と等しい場合、第三サブ比較ユニット１３３は高電位信号を出力し、第三計数値が第三所定値と等しくない場合、第三サブ比較ユニット１３３は低電位信号を出力する。本実施形態において、第三所定値は７である。
【００３２】
第四サブ比較ユニット１３４は、第四計数値を受信して第四所定値と比較し、且つ比較結果によって対応する第四比較信号を出力する。例えば、第四計数値が第四所定値と等しい場合、第四サブ比較ユニット１３４は高電位信号を出力し、第四計数値が第四所定値と等しくない場合、第四サブ比較ユニット１３４は低電位信号を出力する。本実施形態において、第四所定値は２である。
【００３３】
第五サブ比較ユニット１３５は、第五計数値を受信して第五所定値と比較し、且つ比較結果によって対応する第五比較信号を出力する。例えば、第五計数値が第五所定値と等しい場合、第五サブ比較ユニット１３５は高電位信号を出力し、第五計数値が第五所定値と等しくない場合、第五サブ比較ユニット１３５は低電位信号を出力する。本実施形態において、第五所定値は３である。
【００３４】
第一所定値、第二所定値、第三所定値、第四所定値及び第五所定値は、上述の所定値を構成する。
【００３５】
第一指示ユニット１４０は、第一カウンティングユニット１１０の計数結果と所定値が等しいか否かを指示するために用いられ、第一カウンティングユニット１１０の計数結果と所定値が等しくない場合、第一指示ユニット１４０は指示する。第一指示ユニット１４０は、電源端Ｖｄｄ、発光ダイオード１４１及び限流レジスター１４２を備え、電源端Ｖｄｄは電源信号を受信するために用いられ、電源信号は３Ｖであることができ、発光ダイオード１４１と限流レジスター１４２は、第一比較ユニット１３０と電源端Ｖｄｄとの間に直列に接続される。
【００３６】
発光ダイオード１４１の陰極は第一比較ユニット１３０に電気的に接続され、発光ダイオード１４１の陽極は限流レジスター１４２を介して電源端Ｖｄｄに電気的に接続され、指示信号が低電位信号である場合、発光ダイオード１４１は発光する。
【００３７】
従来の技術に比べて、本発明の周波数テスト回路の構造は簡単であり、生産ラインの製品周波数テストに大量に応用することができ、その値段も比較的に低い。さらに第一指示ユニット１４０を設置することにより、第一クロック周波数が所定値と等しいか否かを明確にすることができる。
【００３８】
以下、図２を参照して周波数テスト回路１０の動作過程を説明する。
【００３９】
ＣＬＫ１はテストしようとするクロック信号であり、即ち、第一クロック信号である。
【００４０】
ＣＬＫ２は第二クロック信号であり、第一制御ユニット１００は、第二クロック信号ＣＬＫ２のもとで動作するとともに、第二クロック信号ＣＬＫ２に基づいて第一制御信号Ｃ１を出力する。第一制御ユニット１００は、第二クロック信号ＣＬＫ２の各々の周期の上昇時に、第一制御信号Ｃ１を時刻ｔ１に沿って高電位に変化させ、連続する次の上昇時に、第一制御信号Ｃ１を時刻ｔ２に沿って低電位に変化させる。第一制御信号Ｃ１の以後の波形図はこのように類推することができるので、ここで詳しく説明しない。
【００４１】
第一制御ユニット１００は、第二クロック信号ＣＬＫ２に基づいて第二制御信号Ｃ２を出力し、第二制御信号Ｃ２と第一制御信号Ｃ１の位相は相反する。第一制御ユニット１００は、第二クロック信号ＣＬＫ２の各々の周期の上昇時に、第二制御信号Ｃ２を時刻ｔ１に沿って低電位に変化させ、連続する次の上昇時に、第二制御信号Ｃ２を時刻ｔ２に沿って高電位に変化させる。第二制御信号Ｃ２の以後の波形図はこのように類推することができるので、ここで詳しく説明しない。
【００４２】
第一サブカウンティングユニット１１１に第一クロック信号ＣＬＫ１を入力し、第一制御ユニット１００に第二クロック信号ＣＬＫ２を入力し、第一制御ユニット１００は、第二クロック信号ＣＬＫ２に基づいて、別々に第一制御信号Ｃ１及び第二制御信号Ｃ２を出力する。
【００４３】
第一カウンティングユニット１１０のイネーブル端ＥＮＡＢＬＥは第一制御信号Ｃ１を受信し、第一カウンティングユニット１１０のリセット端ＲＳＴは第二制御信号Ｃ２を受信する。第一カウンティングユニット１１０は、第一制御信号Ｃ１の時刻ｔ１に第一クロック信号ＣＬＫ１のパルス数を計数し、第二制御信号Ｃ２の時刻ｔ２に第一クロック信号ＣＬＫ１に対する計数を停止する。
【００４４】
具体的に説明すると、第一サブカウンティングユニット１１１、第二サブカウンティングユニット１１２、第三サブカウンティングユニット１１３、第四サブカウンティングユニット１１４及び第五サブカウンティングユニット１１５は、第一制御信号Ｃ１の制御によって計数を開始し、且つ第二制御信号Ｃ２の制御によって計数を停止する。
【００４５】
第一ラッチユニット１２０のラッチ端ＬＯＡＤは第二制御信号Ｃ２を受信し、且つ第二制御信号Ｃ２の時刻ｔ２に受信したデータをラッチして出力する。
【００４６】
第一比較ユニット１３０は、第一ラッチユニット１２０からのデータを受信して所定値と比較し、且つ比較結果に基づいて対応する指示信号を出力する。
【００４７】
第一指示ユニット１４０は、第一比較ユニット１３０からの指示信号を受信し、指示信号が低電位である場合、発光ダイオード１４１は発光して提示する。
【００４８】
第一カウンティングユニット１１０は、実際の需要によって幾つのサブカウンティングユニットを設置することができ、例えば、１つ、２つ、３つ、４つ又は６つなどであり、対応して第一ラッチユニット１２０のサブラッチユニットの個数及び第一比較ユニット１３０のサブ比較ユニットの個数も１つ、２つ、３つ、４つ又は６つなどであることができるが、これに制限されるものではない。
【００４９】
図３は、本発明の第二実施形態に係る周波数テスト回路の回路図である。第一実施形態に係る周波数テスト回路１０に比べて、本実施形態に係る周波数テスト回路は、周波数テスト回路１０が正常に動作するか否かを判断するために用いられるカウンティング判断回路２０をさらに備える。
【００５０】
カウンティング判断回路２０は、第二制御ユニット２００、第二カウンティングユニット２１０、第二ラッチユニット２２０、第二比較ユニット２３０及び第二指示ユニット２４０を備える。
【００５１】
第二制御ユニット２００は、第一制御ユニット１００と同一の構造及び信号端を有し、第三クロック信号ＣＬＫ３（図示せず）を受信する。第三クロック信号ＣＬＫ３は、第二クロック信号ＣＬＫ２と同一の周波数と位相を有し、１Ｈｚである。
【００５２】
第二カウンティングユニット２１０は、第一カウンティングユニット１１０と同一の構造、信号端及び接続方式を有し、第一クロック信号ＣＬＫ１を受信し、第一制御信号Ｃ１及び第二制御信号Ｃ２に基づいて第一クロック信号ＣＬＫ１のパルス数を計数して計数値を獲得する。
【００５３】
第二ラッチユニット２２０は、第一ラッチユニット１２０と同一の構造、信号端及び接続方式を有し、第二制御信号Ｃ２に基づいて第二計数ユニット２１０の計数値をラッチして出力する。
【００５４】
第二比較ユニット２３０は、第一ラッチユニット１２０及び第二ラッチユニット２２０からの計数値を受信して比較し、第一ラッチユニット１２０及び第二ラッチユニット２２０からの計数値が同一である場合、周波数テスト回路１０の計数が正常であることを表示し、第二指示ユニット２４０に高電位信号を出力する。第二比較ユニット２３０は、第一ラッチユニット１２０及び第二ラッチユニット２２０からの計数値を受信して比較し、第一ラッチユニット１２０及び第二ラッチユニット２２０からの計数値が異なる場合、周波数テスト回路１０の計数が異常であることを表示し、第二指示ユニット２４０に低電位信号を出力する。
【００５５】
第二指示ユニット２４０は、第一指示ユニット１４０と同一の構造を有し、第二比較ユニット２３０からの高電位信号又は低電位信号に基づいて指示する。具体的に説明すると、第二指示ユニット２４０が高電位信号を受信すると、指示ランプである発光ダイオードは発光せず、第二指示ユニット２４０が低電位信号を受信すると、指示ランプである発光ダイオードは発光する。
【００５６】
カウンティング判断回路２０を設置することにより、周波数テスト回路１０が受信する第二クロック信号ＣＬＫ２の第二クロック周波数が正確であるか否かを判断することができ、且つ周波数テスト回路１０が正常に計数するか否かを判断することができ、周波数テスト回路１０の正確性を高める。
【００５７】
以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において、種々の変更が可能であることは勿論であって、本発明の技術的範囲は、添付の特許請求の範囲から決まる。
【符号の説明】
【００５８】
１０  周波数テスト回路
２０  カウンティング判断回路
１００  第一制御ユニット
１１０  第一カウンティングユニット
１１１  第一サブカウンティングユニット
１１２  第二サブカウンティングユニット
１１３  第三サブカウンティングユニット
１１４  第四サブカウンティングユニット
１１５  第五サブカウンティングユニット
１２０  第一ラッチユニット
１２１  第一サブラッチユニット
１２２  第二サブラッチユニット
１２３  第三サブラッチユニット
１２４  第四サブラッチユニット
１２５  第五サブラッチユニット
１３０  第一比較ユニット
１３１  第一サブ比較ユニット
１３２  第二サブ比較ユニット
１３３  第三サブ比較ユニット
１３４  第四サブ比較ユニット
１３５  第五サブ比較ユニット
１４０  第一指示ユニット
１４１  発光ダイオード
１４２  限流レジスター
２００  第二制御ユニット
２１０  第二カウンティングユニット
２２０  第二ラッチユニット
２３０  第二比較ユニット
２４０  第二指示ユニット
Ｃ１  第一制御信号
Ｃ２  第二制御信号
ＣＫ１  第一クロック信号入力端
ＣＫ２  第二クロック信号入力端
ＣＬＫ１  第一クロック信号
ＣＬＫ２  第二クロック信号
ＣＬＫ３  第三クロック信号
ＥＮＡＢＬＥ  イネーブル端
ＬＯＡＤ  ラッチ端
ＲＳＴ  リセット端
Ｖｄｄ  電源端
【図１】
2014085344.tif 000003
【図２】
2014085344.tif 000004
【図３】
2014085344.tif 000005