(57)【要約】【課題】貼り合わせにより絶縁体上にＧｅ層を有する構造を作製する際に、Ｇｅ供給基板として用いるＳｉ基板の再利用を可能にし、製造コストの低減をはかる。【解決手段】絶縁体上にＧｅ層を有する素子形成用基板の作製方法であって、第１のＳｉ基板２１の表面を除く領域を第１の絶縁膜２２で被覆する工程と、第１のＳｉ基板２１の表面上にＳｉ1-XＧｅX層２３，Ｓｉ層２４，及びＧｅ層２５を上記順にエピタキシャル成長させることにより、Ｇｅ供給基板２０を形成する工程と、Ｇｅ供給基板２０のＧｅ層２５を、少なくとも上面に第２の絶縁膜１２が形成された支持基板１１上に貼り合わせる工程と、Ｇｅ供給基板２０のＳｉ層２４を除去することにより、支持基板１０上にＧｅ層２５が形成されたＧｅＯＩ基板を形成する工程とを含む。【選択図】図３
2014150248.tif 000002
【特許請求の範囲】
【請求項１】
第１のＳｉ基板の表面を除く領域を第１の絶縁膜で被覆する工程と、
前記第１のＳｉ基板の表面上にＳｉ1-XＧｅX層（０＜ｘ＜１），Ｓｉ層，及びＧｅ層を上記順にエピタキシャル成長させることにより、Ｇｅ供給基板を形成する工程と、
前記Ｇｅ供給基板の前記Ｇｅ層を、少なくとも上面に第２の絶縁膜が形成された支持基板上に貼り合わせる工程と、
前記Ｇｅ供給基板の前記Ｓｉ層を除去することにより、前記支持基板上の前記第２の絶縁膜上にＧｅ層が形成されたＧｅＯＩ(Ｇｅ on insulator)基板を形成する工程と、
を含むことを特徴とする素子形成用基板の作製方法。
【請求項２】
第１のＳｉ基板の表面を除く領域を第１の絶縁膜で被覆する工程と、
前記第１のＳｉ基板の表面上にＳｉ1-XＧｅX層（０＜ｘ＜１），Ｓｉ層，及びIII-Ｖ族化合物半導体層を上記順にエピタキシャル成長させることにより、化合物半導体供給基板を形成する工程と、
前記化合物半導体供給基板の前記III-Ｖ族化合物半導体層を、少なくとも上面に第２の絶縁膜が形成された支持基板上に貼り合わせる工程と、
前記化合物半導体供給基板の前記Ｓｉ層を除去することにより、前記支持基板上の前記第２の絶縁膜上にIII-Ｖ族化合物半導体層が形成された化合物半導体基板を形成する工程と、
を含むことを特徴とする素子形成用基板の作製方法。
【請求項３】
前記支持基板は、第２のＳｉ基板の全面を前記第２の絶縁膜で被覆したものであることを特徴とする請求項１又は２に記載の素子形成用基板の作製方法。
【請求項４】
前記ＳｉＧｅ層のＧｅ組成ｘを０．２２以上に設定したことを特徴とする請求項１〜３の何れかに記載の素子形成用基板の作製方法。
【請求項５】
前記Ｇｅ層をエピタキシャル成長させた後、前記Ｇｅ層をメサ分離する工程をさらに備えることを特徴とする請求項１に記載の素子形成用基板の作製方法。
【請求項６】
前記III-Ｖ族化合物半導体層をエピタキシャル成長させた後、前記III-Ｖ族化合物半導体層をメサ分離する工程をさらに備えることを特徴とする請求項２に記載の素子形成用基板の作製方法。
【請求項７】
前記支持基板は回路素子を有することを特徴とする請求項１〜６の何れかに記載の素子形成用基板の作製方法。
【請求項８】
前記Ｓｉ層を除去する際に、ＴＭＡＨ（テトラ・メチル・アンモニウム・ハイドロオキサイド若しくは水酸化テトラ・メチル・アンモニウム）溶液を用いたことを特徴とする請求項１〜７の何れかに記載の素子形成用基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、絶縁体上にＧｅ層又はIII-Ｖ族化合物半導体層を有する素子形成用基板の作製方法に関する。
【背景技術】
【０００２】
近年、素子形成用基板として、絶縁体上にＧｅ層を有するＧｅＯＩ(Ｇｅ on insulator)基板が注目されており、このＧｅＯＩ基板は一般に貼り合わせ技術を利用して作製されている。
【０００３】
貼り合わせＧｅＯＩ基板における、Ｇｅ供給基板としては、古くはバルクＧｅ基板を利用し、貼り合わせ後、不要なＧｅ部分を全て除去するという手法が取られてきた。しかし、バルクＧｅ基板が高価なこと、及び大口径化が進まないことから、Ｓｉ基板上にＧｅ層をエピタキシャル成長させたエピＧｅ／Ｓｉ基板をＧｅ供給基板として用いる例が、既に報告されている。
【０００４】
しかし、この種の方法では、貼り合わせ後にエピＧｅ／Ｓｉ基板のＳｉ基板部分を機械研磨、化学機械研磨（ＣＭＰ）と溶液エッチングで全て除去しており、元のＳｉ基板はＧｅエピのための元基板として再利用ができない（特許文献１、非特許文献１）。
【０００５】
一方、貼り合わせ後、剥離したい部分に水素などのイオン注入を行い、その後の熱処理により、剥離する手法が知られている（特許文献２）。しかし、Ｇｅにイオン注入を施すと、その注入ダメージによる正キャリア（正孔）が生じ、ｎ型基板の作製が困難となることが知られている（非特許文献２）。
【０００６】
このように、エピＧｅ／Ｓｉ基板を使用して貼り合わせＧｅＯＩ基板を作製する方法にあっては、Ｇｅ／Ｓｉ基板のＳｉ部を機械研磨及び化学機械研磨若しくは溶液エッチングにより全て除去する必要があり、工程数が多いこと、及びＳｉ基板を全て無駄にすることから、コストがかかる問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】USP 2005/0067377 A1
【特許文献２】特表２００９−５１３００９号公報
【非特許文献】
【０００８】
【非特許文献１】Applied Physics Express vol.5, pp.015701 (2012)
【非特許文献２】A. Nazarov et al., “Semiconductor-On-Insulator Materials for Nanoelectronics Applications”, Springer, 2011
【非特許文献３】Journal of Electronic Material vol.32, pp.972 (2003)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
発明が解決しようとする課題は、貼り合わせにより絶縁体上にＧｅ層やIII-Ｖ族化合物半導体層を有する構造を作製する際に、ＧｅやIII-Ｖ族化合物半導体の供給基板として用いるＳｉ基板の再利用を可能にし、製造コストの低減をはかり得る素子形成用基板の作製方法を提供することである。
【課題を解決するための手段】
【００１０】
実施形態の素子形成用基板の作製方法は、第１のＳｉ基板の表面を除く領域を第１の絶縁膜で被覆する工程と、前記第１のＳｉ基板の表面上にＳｉ1-XＧｅX層（０＜ｘ＜１），Ｓｉ層，及びＧｅ層を上記順にエピタキシャル成長させることにより、Ｇｅ供給基板を形成する工程と、前記Ｇｅ供給基板の前記Ｇｅ層を、少なくとも上面に第２の絶縁膜が形成された支持基板上に貼り合わせる工程と、前記Ｇｅ供給基板の前記Ｓｉ層を除去することにより、前記支持基板上の前記第２の絶縁膜上にＧｅ層が形成されたＧｅＯＩ(Ｇｅ on insulator)基板を形成する工程と、を含むことを特徴とする。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に用いた支持基板とＧｅ供給基板の構成を示す断面図。
【図２】図１のＧｅ供給基板の製造工程を示す断面図。
【図３】第１の実施形態に係わる貼り合わせによる素子形成用基板の製造工程を示す断面図。
【図４】貼り合わせ後に分離されたＧｅ供給基板の構成を示す断面図。
【図５】第２の実施形態に係わる貼り合わせによる素子形成用基板の製造工程を示す断面図。
【図６】第３の実施形態に係わる貼り合わせによる素子形成用基板の製造工程を示す断面図。
【図７】第３の実施形態に係わる貼り合わせによる素子形成用基板の製造工程を示す断面図。
【図８】第３の実施形態の変形例に係わる貼り合わせによる素子形成用基板の製造工程を示す断面図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態に係わる、貼り合わせによる素子形成用基板の作製法を、図面を参照して説明する。
【００１３】
（第１の実施形態）
図１〜図４は、第１の実施形態に係わる素子形成用基板の作製方法を説明するためのもので、図１は支持基板とＧｅ供給基板の構成を示す断面図、図２はＧｅ供給基板の製造工程を示す断面図、図３は貼り合わせによるＧｅＯＩ基板の製造工程を示す断面図、図４は貼り合わせ後に分離されたＧｅ供給基板の構成を示す断面図である。
【００１４】
まず、貼り合わせＧｅＯＩ基板を作製するため、図１（ａ）に示すような、支持基板１０となるＳｉＯ2／Ｓｉ基板と、図１（ｂ）に示すような、Ｇｅ供給基板２０となるＧｅ／Ｓｉ／ＳｉＧｅ／Ｓｉ基板を用意する。
【００１５】
ここで、支持基板１０としては一例として、後にＢＯＸ厚さとなる分だけ熱酸化したＳｉＯ2層（第２の絶縁膜）１２を有するＳｉ基板（第２のＳｉ基板）１１を準備する。つまり、基板表面だけでなく、裏面も含め全面が酸化されている。但し、ＳｉＯ2に拘ることはなく、例えばＳｉＮ、ＨｆＯ2などの High-k材料及びその積層の絶縁層でも構わないが、ＴＭＡＨ（テトラ・メチル・アンモニウム・ハイドロオキサイド若しくは水酸化テトラ・メチル・アンモニウム）に溶けない材料であることが必要である。また、その絶縁層１２の厚さは、ロジック応用としては数ｎｍ程度の薄いものから、光応用に見られる数μｍまで多様である。
【００１６】
一方のＧｅ供給基板２０に関して説明する。後にＴＭＡＨを使う工程でＳｉ基板２１が溶解しないように、最初に図２（ａ）に示すように、Ｓｉ基板（第１のＳｉ基板）２１の全面をＴＭＡＨに溶けない絶縁膜（第２の絶縁膜）２２で被覆する。ここでは、熱酸化によりＳｉＯ2を形成することとする。厚さは、ＳｉをＴＭＡＨによる溶解から保護する目的なので、数十ｎｍもあれば十分である。
【００１７】
次いで、図２（ｂ）に示すように、スピンエッチャーで、Ｓｉ基板２１の表面のＳｉＯ2層２２のみＨＦで除去し、後のＧｅ／Ｓｉ／ＳｉＧｅ層を形成するための領域を作製する。
【００１８】
次いで、例えばＣＶＤ装置に導入し、高温水素クリーニング後に、ＳｉＧｅ層２３、Ｓｉ層２４、Ｇｅ層２５の順番に選択成長を行う。まず、図２（ｃ）に示すように、最初のＳｉＧｅ層２３であるが、Ｓｉ1-XＧｅXのＧｅ濃度ｘをＴＭＡＨで溶けないｘ＞０．２２（２２％）の濃度（非特許文献３）に設定する。ＳｉＧｅ層２３の厚さは、より成長温度の高い、次のＳｉ層２４の成長温度での臨界膜厚を超えない厚さに設定する。続いて、図２（ｄ）に示すように、Ｓｉ層２４の成長を行う。下地のＳｉＧｅ層２３の緩和を防ぐ目的、及び後のＴＭＡＨによるＳｉ選択エッチングの時に基板のエッジ部分から中心に向かって効率良くエッチング進めるために、Ｓｉ層２４を厚く成長させる。
【００１９】
その後、Ｇｅ層２５を一般的な２段階成長法で形成することにより、前記図１（ｂ）に示す構造を得る。これは、最初に３００〜４００℃の低温でシード層を島状成長させないように成長させ、その後６００℃程度の高温で１ミクロン程度のＧｅ層をそのシード層の上に成長させる方法である。低温から高温への昇温時に、島状化させることなく欠陥導入し、格子緩和を進め、その上に低欠陥Ｇｅ層を形成する方法である。
【００２０】
次に、前記図１（ａ）（ｂ）の両基板を貼り合わせる前に、貼り合わせ強度を高めるため、Ｇｅ供給基板２０のＧｅ表面をＣＭＰで平坦化する。その後、一般的な方法として、両基板をアンモニア水洗浄し、図３（ａ）に示すように、Ｇｅ層２５の表面と絶縁層１２の表面を貼り合わせる。貼り合わせ後のポストアニールとして、３００℃以下で最低数時間の熱処理を施し、接合を強化させる。
【００２１】
次いで、図３（ｂ）に示すように、ＧｅＯＩ基板と元のＧｅ供給基板２０のＧｅ部以外を分離するため、ＴＭＡＨ溶液により、Ｓｉ層２４の選択エッチングを行う。Ｇｅ濃度が２２％以上のＳｉＧｅ（Ｇｅも含む）はＴＭＡＨに溶けないため、Ｓｉ層２４のエッチングにより簡単に分離可能となる。
【００２２】
分離されたＧｅＯＩ基板はその後、図３（ｃ）に示すように、ＣＭＰや溶液エッチングよりＧｅ層２５が平坦化及び薄膜化され、使用可能な状態のＧｅＯＩ基板となる。
【００２３】
一方、ＳｉＧｅ／Ｓｉ基板は、図４（ａ）に示すように、Ｓｉ基板２１の表面を除く領域に絶縁膜２２が形成され、Ｓｉ基板２１の表面上にＳｉＧｅ層２３が形成されており、そのままＧｅ／Ｓｉエピ成長用に再利用可能な状態である。さらに、ＳｉＧｅ／Ｓｉ基板表面のラフネス等が懸念される場合は、図４（ｂ）に示すように、希釈フッ硝酸に酢酸を少量添加した薬液でＳｉＧｅ層２３を選択的に除去する。Ｓｉ基板２１の表面を露出させれば、Ｇｅ／Ｓｉ／ＳｉＧｅ成長用の元基板として再利用可能になる。
【００２４】
このように本実施形態によれば、Ｇｅ供給基板２０として、エピＧｅ／Ｓｉ基板を使用する代わりに、エピＧｅ／Ｓｉ／ＳｉＧｅ（ｘ＞２２％）／Ｓｉ構造のヘテロエピ基板を用いる。ここで、最下部のＳｉ部はＳｉＧｅが成膜されていない部分はＴＭＡＨで溶けない材料、例えば、ＳｉＯ2で被覆されている。貼り合わせ後、ＴＭＡＨでエピＳｉ部を除去することにより、貼り合わせＧｅＯＩを分離すると共に、Ｇｅ層を供給した元基板はＴＭＡＨに溶けないＳｉＧｅ及びＳｉＯ2に保護されているので、そのままエピ用基板として再利用可能となる。また、希釈Ｓｅｃｃｏ（Ｋ2Ｃｒ2Ｏ7，弗酸，及び水の混合液）エッチング等でＳｉＧｅ層２３を選択的に除去することで、Ｇｅ／Ｓｉ／ＳｉＧｅエピ用基板として再利用可能となる。
【００２５】
従来は、Ｇｅ供給基板として利用してきたエピＧｅ／ＳｉのＳｉ部を機械研磨及び化学機械研磨若しくは溶液エッチングにより全て除去してきたため、Ｓｉ基板の再利用ができなかった。しかし、本実施形態のように、エピＧｅ／Ｓｉ／ＳｉＧｅ（ｘ＞２２％）／Ｓｉ基板を用いると、溶液エッチングでＧｅ層２５とＳｉＧｅ層２３との間のＳｉ層２４のみを溶かすことで基板を分離できる。また、分離されたＳｉＧｅ（ｘ＞２２％）／Ｓｉ基板は、そのまま再度利用、若しくは、希釈Ｓｅｃｃｏ溶液エッチング等でＳｉＧｅを選択エッチングすることで再利用可能となり、コスト削減が可能となる。
【００２６】
（第２の実施形態）
図５は、第２の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１〜図４と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２７】
先に説明した第１の実施形態では、Ｓｉ／ＳｉＧｅ層上に形成する半導体としてＧｅを用いたが、必ずしもＧｅに限らず、ＴＭＡＨで溶けない半導体材料を用いることが可能である。例えば、Ｇｅ層の代わりに、ＧａＡｓ，ＩｎＧａＡｓ等のIII-Ｖ族化合物半導体層を形成することも可能である。この種の材料は、Ｓｉ層上にエピタキシャル成長させることができ、しかもＴＭＡＨに溶けない材料であるため、第１の実施形態と同様に作製することができる。
【００２８】
具体的には、まず図５（ａ）に示すように、Ｓｉ基板（第１のＳｉ基板）２１の全面をＴＭＡＨに溶けない絶縁膜２２で被覆した後、Ｓｉ基板２１の表面のＳｉＯ2層２２のみＨＦで除去し、後のＧａＡｓ／Ｓｉ／ＳｉＧｅ層を形成するための領域を作製する。続いて、例えばＣＶＤ装置に導入し、高温水素クリーニング後に、Ｓｉ基板２１上にＳｉＧｅ層２３、Ｓｉ層２４、ＧａＡｓ層３５の順番にエピタキシャル成長させる。これにより、III-Ｖ族化合物半導体の供給基板３０を形成する。
【００２９】
次いで、図５（ｂ）に示すように、III-Ｖ族化合物半導体供給基板３０のＧａＡｓ層３５を下にして、Ｓｉ基板１１の全体をＳｉＯ2層１２で被覆した支持基板（第２の基板）１０上に貼り合わせる。ここで、両基板を貼り合わせる前に、貼り合わせ強度を高めるため、供給基板３０のＧａＡｓ表面をＣＭＰで平坦化し、両基板をアンモニア水で洗浄する。そして、貼り合わせ後のポストアニールとして、３００℃以下で最低数時間の熱処理を施し、接合を強化させる。
【００３０】
次いで、図５（ｃ）に示すように、供給基板３０のＳｉ層２４をＴＭＡＨ溶液によりエッチング除去する。Ｇｅ濃度が２２％以上のＳｉＧｅ（Ｇｅも含む）はＴＭＡＨに溶けないため、簡単に分離可能となる。
【００３１】
分離されたIII-Ｖ族化合物半導体基板はその後、図５（ｄ）に示すように、ＣＭＰや溶液エッチングより平坦化及び薄膜化され、使用可能な状態の素子形成用基板となる。
【００３２】
一方、ＳｉＧｅ／Ｓｉ基板は、先の第１の実施形態と同様に、そのままＧａＡｓ／Ｓｉエピ成長用に再利用可能な状態となる。さらに、希釈フッ硝酸に酢酸を少量添加した薬液でＳｉＧｅ層２３を選択的に除去すれば、ＧａＡｓ／Ｓｉ／ＳｉＧｅ成長用の元基板として再利用可能にしても良い。
【００３３】
このように本実施形態によれば、貼り合わせにより絶縁体上にIII-Ｖ族化合物半導体層を有する構造を作製する際に、III-Ｖ族化合物半導体の供給基板として用いるＳｉ基板の再利用を可能にし、製造コストの低減をはかることができる。
【００３４】
（第３の実施形態）
図６及び図７は、第３の実施形態に係わる素子形成用基板の製造工程を示す断面図である。なお、図１〜図４と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３５】
支持基板とＧｅ供給基板を貼り合わせた後に、より効率よくＳｉ層を選択エッチングするために、エピタキシャルリフトオフ（ＥＬＯ）と呼ばれる方法を利用することもできる。供給基板にＧｅ層をエピタキシャル成長させた後、リソグラフィ工程及びＲＩＥ(reactive ion etching)を実施することにより、ＳｉＧｅ層上のＧｅ／Ｓｉ層がメサ分離された供給基板を準備する。このメサ分離された供給基板を用いてＧｅＯＩ基板を作製することも可能である。
【００３６】
まず、図６（ａ）に示すように、Ｓｉ基板（第１のＳｉ基板）２１の全面をＴＭＡＨに溶けない絶縁膜、例えばＳｉＯ2層２２で被覆する。その後、Ｓｉ基板２１の表面のＳｉＯ2層２２のみＨＦで除去し、後のＧｅ／Ｓｉ／ＳｉＧｅ層を形成するための領域を作製する。続いて、例えばＣＶＤ装置に導入し、高温水素クリーニング後に、Ｓｉ基板２１上にＳｉＧｅ層２３、Ｓｉ層２４、Ｇｅ層２５の順番にエピタキシャル成長させる。ここで、後の貼り合わせ工程における貼り合わせ強度を高めるため、Ｇｅ層２５表面をＣＭＰで平坦化しておく。さらに、リソグラフィ工程及びＲＩＥにより、Ｇｅ層２５とＳｉ層２４に複数の分離溝を形成し、メサ形状（メサ構造）を持つＧｅ層２５Ａ及びＳｉ層２４Ａを形成する。ここで、Ｇｅ層２５は層方向に全てエッチングされるが、Ｓｉ層２４はその層方向に表面から底面までエッチングされず、Ｓｉ層２４Ａの厚さの途中までエッチングし、エッチングを停止する。これにより、Ｇｅ供給基板４０を形成する。
【００３７】
次いで、図６（ｂ）に示すように、供給基板４０のＧｅ層２５Ａを下にして、Ｓｉ基板１１の全体をＳｉＯ2層１２で被覆した支持基板（第２の基板）１０上に貼り合わせる。ここで、両基板を貼り合わせる前に、貼り合わせ強度を高めるため、両基板をアンモニア水で洗浄する。そして、貼り合わせ後のポストアニールとして、３００℃以下で最低数時間の熱処理を施し、接合を強化させる。
【００３８】
次いで、図７（ａ）に示すように、供給基板４０のＳｉ層２４ＡをＴＭＡＨ溶液によりエッチング除去する。Ｇｅ濃度が２２％以上のＳｉＧｅ（Ｇｅも含む）はＴＭＡＨに溶けないため、簡単に分離可能となる。
【００３９】
分離されたＧｅＯＩ基板はその後、図７（ｂ）に示すように、ＣＭＰや溶液エッチングより平坦化及び薄膜化され、使用可能な状態の素子形成用基板となる。
【００４０】
一方、ＳｉＧｅ／Ｓｉ基板は、先の第１の実施形態と同様に、そのままＧｅ／Ｓｉエピ成長用に再利用可能な状態となる。さらに、ＳｉＧｅ／Ｓｉ基板は、希釈フッ硝酸に酢酸を少量添加した薬液でＳｉＧｅ層２３を選択的に除去すれば、Ｇｅ／Ｓｉ／ＳｉＧｅ成長用の元基板として再利用可能になる。
【００４１】
このように本実施形態では、貼り合わせにより絶縁体上にＧｅ層を作製する際に、Ｇｅ供給基板上のＧｅ層及びＳｉ層をメサ分離しておけば、ＴＭＡＨ溶液が供給基板の中央部分にも素早く供給され、Ｓｉ層のエッチングに要する時間を短縮することができる。これにより、ＧｅＯＩ基板と供給基板とを効率的に分離することが可能となる。さらに、Ｇｅ層の供給基板として用いるＳｉ基板の再利用を可能にし、製造コストの低減をはかることができる。
【００４２】
また、本実施形態では、Ｇｅ層及びＳｉ層がメサ分離されたＧｅ供給基板を用いる製造方法を説明したが、ＧａＡｓ，ＩｎＧａＡｓ等のIII-Ｖ族化合物半導体層及びＳｉ層がメサ分離された供給基板を用いてIII-Ｖ族化合物半導体層を作製することも可能である。この場合も同様の効果を得ることができる。
【００４３】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００４４】
Ｇｅ供給基板のＧｅ層を支持基板側の絶縁層に貼り合わせる前に、Ｇｅ層の表面を平坦化し、更にアルミナ（Ａｌ2Ｏ3）層を形成しておくことにより、Ｇｅ供給基板と支持基板との接着力を上げることができる。
【００４５】
また、実施形態では、供給基板としてＳｉ／ＳｉＧｅ層上に形成する半導体としてＧｅやＧａＡｓ等のIII-Ｖ族化合物半導体を用いたが、必ずしもこれらの材料に限らず、ＴＭＡＨで溶けない半導体材料を用いることが可能である。
【００４６】
また、支持基板は必ずしもＳｉ基板の全面が絶縁膜で被覆されているものに限らず、供給基板と貼り合わせられる上面が絶縁膜で被覆されているものであれば良い。さらに、Ｓｉ基板に限らず他の材料を用いることも可能である。つまり、支持基板は、少なくとも上面に絶縁膜が形成されたものであれば良い。
【００４７】
また、図８に示すように、回路素子、例えばトランジスタ１３が形成された支持基板を、第３の実施形態の製造工程で準備する支持基板として用いることも可能である。貼り合わせ工程で３００℃を超えることはないため、Ｓｉ基板にトランジスタが形成された支持基板、あるいはＧｅ層にトランジスタが形成された支持基板を用いても何ら問題は生じない。もちろん、トランジスタ１３を有する支持基板はその他の実施形態にも用いることができる。
【００４８】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４９】
１０…支持基板
１１…第２のＳｉ基板
１２…ＳｉＯ2 層（第２の絶縁膜）
１３…トランジスタ
２０…Ｇｅ供給基板
２１…第１のＳｉ基板
２２…ＳｉＯ2 膜（第１の絶縁膜）
２３…ＳｉＧｅ層
２４、２４Ａ…Ｓｉ層
２５、２５Ａ…Ｇｅ層
３０…III-Ｖ族化合物半導体供給基板
３５…ＧａＡｓ層
４０…Ｇｅ供給基板
【図１】
2014150248.tif 000003
【図２】
2014150248.tif 000004
【図３】
2014150248.tif 000005
【図４】
2014150248.tif 000006
【図５】
2014150248.tif 000007
【図６】
2014150248.tif 000008
【図７】
2014150248.tif 000009
【図８】
2014150248.tif 000010