(57)【要約】【課題】アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成できるようにする。【解決手段】基板１０１の上に形成されたｐ型の第１コンタクト層１０２と、基板１０１の上に形成されたｎ型の第２コンタクト層１０３と、第１コンタクト層１０２と第２コンタクト層１０３との間に形成された光吸収層１０４とを備える。また、光吸収層１０４と第２コンタクト層１０３との間に形成された増倍層１０５と、光吸収層１０４と増倍層１０５との間に形成されたｎ型の電界制御層１０６と、光吸収層１０４と増倍層１０５との間に形成された反射構造層１０７とを備える。また、増倍層１０５は、電圧印加時に正孔がイオン化しない化合物半導体から構成されている。【選択図】  図１
2014099527.tif 000002
【特許請求の範囲】
【請求項１】
第１基板の上に化合物半導体からなるｐ型の第１コンタクト層を形成する工程と、
前記第１コンタクト層の上にＩＩＩ−Ｖ族化合物半導体からなる光吸収層を形成する工程と、
第２基板の上にｎ型の化合物半導体からなる第２コンタクト層を形成する工程と、
前記第２コンタクト層の上にアンドープの化合物半導体からなる増倍層を形成する工程と、
前記光吸収層と前記増倍層との間に配置される半導体多層構造からなる反射構造層を形成する工程と、
前記反射構造層と前記増倍層との間に配置されるｎ型の化合物半導体からなる電界制御層を形成する工程と、
前記第１基板の前記光吸収層の形成側と前記第２基板の前記増倍層の形成側とを貼り合わせることで、前記第１基板の上に、前記第１コンタクト層，前記光吸収層，前記反射構造層，前記電界制御層，前記増倍層，および前記第２コンタクト層がこれらの順に積層された状態とする工程と、
前記第１基板および前記第２基板の選択された方を除去する工程と、
前記第１コンタクト層に第１電極を接続して形成する工程と、
前記第２コンタクト層に第２電極を接続して形成する工程と
を少なくとも備え、
前記増倍層は、電圧印加時に正孔がイオン化しない半導体から構成することを特徴とするアバランシェフォトダイオードの製造方法。
【請求項２】
請求項１記載のアバランシェフォトダイオードの製造方法において、
前記第１基板の前記光吸収層の形成側と前記第２基板の前記増倍層の形成側とを接合金属層を介して貼り合わせ、前記接合金属層は、貼り合わせた状態で電子の平均自由行程の長さ以下の厚さとすることを特徴とするアバランシェフォトダイオードの製造方法。
【請求項３】
請求項２記載のアバランシェフォトダイオードの製造方法において、
前記電界制御層は、貼り合わせた状態で前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたｎ型の化合物半導体から構成し、前記第１基板および前記第２基板の少なくとも一方の側に形成することを特徴とするアバランシェフォトダイオードの製造方法。
【請求項４】
請求項３記載のアバランシェフォトダイオードの製造方法において、
前記電界制御層は、前記第１基板の側および前記第２基板の側に各々形成し、前記接合金属層を介した張り合わせは、前記第１基板の側に形成した電界制御層と前記第２基板の側に形成した電界制御層とを前記接合金属層を介して貼り合わせることで行うことを特徴とするアバランシェフォトダイオードの製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載のアバランシェフォトダイオードの製造方法において、
第２基板の上の前記第２コンタクト層と前記増倍層との間にアンドープの化合物半導体からなる電子走行層を形成する工程と、
前記第２基板の上の前記電子走行層と前記増倍層との間にｎ型の化合物半導体からなる他の電界制御層を形成する工程と
を備えることを特徴とするアバランシェフォトダイオードの製造方法。
【請求項６】
基板の上に形成されたｐ型の化合物半導体からなる第１コンタクト層と、
前記基板の上に形成されたｎ型の化合物半導体からなる第２コンタクト層と、
前記第１コンタクト層と前記第２コンタクト層との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層と、
前記光吸収層と前記第２コンタクト層との間に形成されたアンドープの化合物半導体からなる増倍層と、
前記光吸収層と前記増倍層との間に形成されたｎ型の化合物半導体からなる電界制御層と、
前記光吸収層と前記増倍層との間に形成された半導体多層構造からなる反射構造層と、
前記第１コンタクト層に接続して形成された第１電極と、
前記第２コンタクト層に接続して形成された第２電極と
を少なくとも備え、
前記増倍層は、電圧印加時に正孔がイオン化しない化合物半導体から構成されていることを特徴とするアバランシェフォトダイオード。
【請求項７】
請求項６記載のアバランシェフォトダイオードにおいて、
前記増倍層と前記光吸収層との間に形成された接合金属層を備え、前記接合金属層は、電子の平均自由行程の長さ以下の厚さとされていることを特徴とするアバランシェフォトダイオード。
【請求項８】
請求項７記載のアバランシェフォトダイオードにおいて、
前記電界制御層は、前記光吸収層から前記増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたｎ型の化合物半導体から構成され、前記接合金属層の前記光吸収層の側および前記増倍層の側の少なくとも一方の側に形成されていることを特徴とするアバランシェフォトダイオード。
【請求項９】
請求項８記載のアバランシェフォトダイオードにおいて、
前記電界制御層は、前記接合金属層の前記光吸収層の側および前記増倍層の側に各々形成され、前記接合金属層は、前記光吸収層の側に形成した電界制御層と前記増倍層の側に形成した電界制御層とに挟まれて形成されていることを特徴とするアバランシェフォトダイオード。
【請求項１０】
請求項６〜９のいずれか１項に記載のアバランシェフォトダイオードにおいて、
前記第２コンタクト層と前記増倍層との間に形成されたアンドープの化合物半導体からなる電子走行層と、
前記電子走行層と前記増倍層との間に形成されたｎ型の化合物半導体からなる他の電界制御層と
を備えることを特徴とするアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェ現象を利用したアバランシェフォトダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
フォトダイオードの一つであるアバランシェフォトダイオード（ＡＰＤ）は、半導体光吸収層で発生したキャリアを高電界で加速することにより、格子位置原子に衝突させて二次電子ならびに正孔を発生し、更に発生した電子と正孔が電界で加速され衝突を繰り返していくアバランシェ増倍を利用したフォトダイオードである。つまり一般的なフォトダイオードでは光を電気に変換する際の効率は１００％が限界となるのに対して、アバランシェフォトダイオードでは素子自身に増倍機能を有するため、１００％を大きく超える高効率化が可能となる。
【０００３】
光通信に用いられるアバランシェフォトダイオードは通信用の波長帯である１．５５μｍ帯および１．３μｍ帯の光信号を電気信号に効率よく変換するために、一般的には光吸収層としてＩｎＧａＡｓが用いられる。しかしながら、ＩｎＧａＡｓはアバランシェ増倍を起こす高電界状態ではリーク電流が増大してしまうため、よりバンドギャップの大きな材料であるＩｎＰやＩｎＡｌＡｓを増倍層とし、素子の動作時には光吸収層の電界は低く、増倍層のみが高電界となるＳＡＭ構造（非特許文献１）が用いられている。
【０００４】
また、電子および正孔が衝突イオン化を引き起こすイオン化率はお互いに異なり、材料によってその比も変わるため、イオン化率の大きなキャリアを光吸収層から増倍層に注入する構造となり、ＩｎＰでは正孔のイオン化率が大きいため正孔注入型、ＩｎＡｌＡｓでは電子のイオン化率が大きいため電子注入型が一般的となる。
【０００５】
アバランシェフォトダイオードを用いたレシーバーにおいて、より高い感度を得るためには、アバランシェフォトダイオードの増倍率をより高くする必要がある。しかし、一般的にアバランシェフォトダイオードには、高増倍率において帯域が低下するというトレードオフの関係があり、この関係は利得帯域幅積（Gain-bandwidthproduct:ＧＢＰ）として規定されている（図９参照）。
【０００６】
例えば、増倍層をＩｎＰから構成した場合、ＧＢＰは１００ＧＨｚ程度（非特許文献２参照）、増倍層をＩｎＡｌＡｓから構成した場合、ＧＢＰは２２０ＧＨｚ程度（非特許文献３参照）が報告されている。これらの値は、例えば、動作周波数を２０ＧＨｚと仮定したとき、ＩｎＰ増倍層では増倍率＝５、ＩｎＡｌＡｓ増倍層では増倍率＝１１が材料限界であることを意味している。
【０００７】
このように、アバランシェフォトダイオードをより高利得、広帯域で動作させるためには、ＧＢＰをより大きくする必要があるが、ＧＢＰは、材料の電子および正孔のイオン化率の比に大きく影響され、イオン化率比が小さいほど高いＧＢＰが可能である。
【０００８】
ＩｎＰおよびＩｎＡｌＡｓは、光吸収層として用いられるＩｎＧａＡｓに格子整合する材料であり、ＩｎＰのイオン化率比は概ね１．０、ＩｎＡｌＡｓのイオン化率は概ね０．２程度と報告されている（非特許文献４，非特許文献５参照）。また近年，ＩｎＧａＡｓとの格子整合条件を排除した場合、ＧａＮやＳｉ、ＳｉＣ、ＩｎＡｓ、ＨｇＣｄＴｅなど、より高いＧＢＰを実現することが可能な増倍層材料が報告されている。
【０００９】
これらの材料は、光吸収層と格子整合しないため、結晶成長による光通信用途のアバランシェフォトダイオードの作製は困難である。そこで、光通信用途のアバランシェフォトダイオードでありながら、光吸収層と増倍層間の格子整合の制約を排除したアバランシェフォトダイオードの作製方法が提案されている（非特許文献６参照）。この技術では、増倍層としてＳｉを用い、増倍層よりもバンドギャップの小さい材料であるＩｎＧａＡｓを光吸収層とし、光吸収層と格子整合しない場合でもアバランシェフォトダイオードを作製している。
【００１０】
一方で、原理的に正孔がイオン化しないＩｎＡｓやＨｇＣｄＴｅなどの、非常に小さいイオン化率比を有する増倍層材料が存在することが報告されている（非特許文献７参照）。非特許文献７によると、増倍層としてＩｎＡｓを用いることで、ＧＢＰが５００ＧＨｚ以上の動作が可能であるとされている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】N. Susa et al. , "Characteristics in InGaAs/InP Avalanche Photodiodes with Separated Absorption and Multiplication Regions", IEEE Journal of Quantum Electronics, vol. QE-17, no.2, pp.243-250, 1981.
【非特許文献２】Y. Hirota et al. , "Reliable non-Zn-diffused InP/InGaAs avalanche photodiode with buried n-InP layer operated by electron injection mode", ELECTRONICS LETTERS, vol.40, no.21, 1378, 2004.
【非特許文献３】M.Nada et al. , "Inverted InAlAs/InGaAs Avalanche Photodiode with Low.High.Low Electric Field Profile", Japanese Journal of Applied Physics, vol.51,02BG03, 2012.
【非特許文献４】L. W. Cook et al. , "Electron and hole impact ionization coefficients in InP determined by photomultiplication measurements", Appl. Phys. Lett. , vol.40, no.7, pp.589-591, 1982.
【非特許文献５】Y. L. Goh et al. , "Avalanche Multiplication in InAlAs", IEEE Trans. Electron. Devices, vol.54, no.1,pp.11-16, 2007.
【非特許文献６】Aaron R. Hawkins et al. , "High gain-bandwidth-product silicon heterointerface photodetector", Appl. Phys. Lett. , vol.70, no.3, pp303-305, 1997.
【非特許文献７】Andrew R. J. Marshall et al. , "High speed InAs electron avalanche photodiodes overcome the conventional gain-bandwidth product limit", OPTICS EXPRESS, vol.19, no.23, pp.23341-23349, 2011.
【非特許文献８】T. Shimatsu et al. , "Atomic diffusion bonding of wafers with thin nanocrystalline metal films", J. Vac. Sci. Technol B, vo.28, no.4, pp.706-715, 2010.
【非特許文献９】C. R. Crowell et al. ,  "BALLISTIC MEAN FREE PATH MEASUREMENTS OF HOT ELECTRONS IN Au FILMS", Phys. Rev. Lett. , vol.15, no.16, pp.659-661, 1965.
【非特許文献１０】A. R. J. Marshall et al. , "Electron dominated impact ionization and avalanche gain characteristics in InAs photodiodes", APPLIED PHYSICS LETTERS,  vol.93, 111107, 2008.
【非特許文献１１】Y. Muramoto et al. , "InP/InGaAs pin photodiode structure maximising bandwidth and efficiency", ELECTRONICS  LETTERS, vol.39, no.24, 1749, 2003.
【非特許文献１２】T. Ishibashi et al. , "Uni-Traveling-Carrier Photodiodes", Ultrafast Electronics and Optoelectronics, vol.13, pp83-87, 1997.
【非特許文献１３】M. Nada, Y. Muramoto, H. Yokoyama, T. Ishibashi and S. Kodama, "InAlAs APD with high multiplied responsivity-bandwidth product (MR-bandwidth product) of 168 A/W.GHz for 25 Gbit/s high-speed operations", ELECTRONICS LETTERS, vol.48, no.7, 2012.
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、例えばＩｎＡｓはＩｎＧａＡｓよりも小さいバンドギャップを有するため、１．５５μｍ〜１．３μｍ帯の光通信波長を入射した場合、光吸収層に加えて増倍層においても光吸収が生じるため、増倍層内で正孔が生じる。この場合、ＩｎＡｓやＨｇＣｄＴｅは原理的には正孔がイオン化しないことから、高いＧＢＰを可能にする材料であったにも関わらず、増倍層内に正孔が誘起され、実効的にＧＢＰが低下するという課題があった。
【００１３】
更に、増倍層材料のバンドギャップが、光吸収層のバンドギャップよりも小さい場合、アバランシェフォトダイオードへの電圧印加時に光吸収層内の電界強度が電子飽和速度に到達する以前に増倍層がブレークダウンを生じてしまう。このことから、アバランシェフォトダイオードのブレークダウンまでに電子は十分加速することができず、結果として高速なアバランシェフォトダイオードが実現できないという課題があった。
【００１４】
本発明は、以上のような問題点を解消するためになされたものであり、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成できるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係るアバランシェフォトダイオードは、基板の上に形成されたｐ型の化合物半導体からなる第１コンタクト層と、基板の上に形成されたｎ型の化合物半導体からなる第２コンタクト層と、第１コンタクト層と第２コンタクト層との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層と、光吸収層と第２コンタクト層との間に形成されたアンドープの化合物半導体からなる増倍層と、光吸収層と増倍層との間に形成されたｎ型の化合物半導体からなる電界制御層と、光吸収層と増倍層との間に形成された半導体多層構造からなる反射構造層と、第１コンタクト層に接続して形成された第１電極と、第２コンタクト層に接続して形成された第２電極とを少なくとも備え、増倍層は、電圧印加時に正孔がイオン化しない化合物半導体から構成されている。
【００１６】
上記アバランシェフォトダイオードにおいて、増倍層と光吸収層との間に形成された接合金属層を備え、接合金属層は、電子の平均自由行程の長さ以下の厚さとされているようにしてもよい。この場合、電界制御層は、光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたｎ型の化合物半導体から構成され、接合金属層の光吸収層の側および増倍層の側の少なくとも一方の側に形成されているようにするとよい。また、電界制御層は、接合金属層の光吸収層の側および増倍層の側に各々形成され、接合金属層は、光吸収層の側に形成した電界制御層と増倍層の側に形成した電界制御層とに挟まれて形成されているようにしてもよい。
【００１７】
上記アバランシェフォトダイオードにおいて、第２コンタクト層と増倍層との間に形成されたアンドープの化合物半導体からなる電子走行層と、電子走行層と増倍層との間に形成されたｎ型の化合物半導体からなる他の電界制御層とを備えるようにしてもよい。
【００１８】
また、本発明に係るアバランシェフォトダイオードの製造方法は、第１基板の上に化合物半導体からなるｐ型の第１コンタクト層を形成する工程と、第１コンタクト層の上にＩＩＩ−Ｖ族化合物半導体からなる光吸収層を形成する工程と、第２基板の上にｎ型の化合物半導体からなる第２コンタクト層を形成する工程と、第２コンタクト層の上にアンドープの化合物半導体からなる増倍層を形成する工程と、光吸収層と増倍層との間に配置される半導体多層構造からなる反射構造層を形成する工程と、反射構造層と増倍層との間に配置されるｎ型の化合物半導体からなる電界制御層を形成する工程と、第１基板の光吸収層の形成側と第２基板の増倍層の形成側とを貼り合わせることで、第１基板の上に、第１コンタクト層，光吸収層，反射構造層，電界制御層，増倍層，および第２コンタクト層がこれらの順に積層された状態とする工程と、第１基板および第２基板の選択された方を除去する工程と、第１コンタクト層に第１電極を接続して形成する工程と、第２コンタクト層に第２電極を接続して形成する工程とを少なくとも備え、増倍層は、電圧印加時に正孔がイオン化しない半導体から構成する。
【００１９】
上記アバランシェフォトダイオードの製造方法において、第１基板の光吸収層の形成側と第２基板の増倍層の形成側とを接合金属層を介して貼り合わせてもよい。この場合、接合金属層は、貼り合わせた状態で電子の平均自由行程の長さ以下の厚さとする。また、接続合金層を用いる場合、電界制御層は、貼り合わせた状態で光吸収層から増倍層にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたｎ型の化合物半導体から構成し、第１基板および第２基板の少なくとも一方の側に形成するとよい。また、電界制御層は、第１基板の側および第２基板の側に各々形成し、接合金属層を介した貼り合わせは、第１基板の側に形成した電界制御層と第２基板の側に形成した電界制御層とを接合金属層を介して貼り合わせるようにしてもよい。
【００２０】
上記アバランシェフォトダイオードの製造方法において、第２基板の上の第２コンタクト層と増倍層との間にアンドープの化合物半導体からなる電子走行層を形成する工程と、第２基板の上の電子走行層と増倍層との間にｎ型の化合物半導体からなる他の電界制御層を形成する工程とを備えるようにしてもよい。
【発明の効果】
【００２１】
以上説明したことにより、本発明によれば、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成できるようになり、高利得・広帯域の素子特性を有するアバランシェフォトダイオードが得られるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。
【図２】図２は、本発明の実施の形態１におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。
【図３】図３は、本発明の実施の形態１におけるアバランシェフォトダイオードの製造方法について説明する説明図である。
【図４】図４は、本発明の実施の形態１におけるアバランシェフォトダイオードの電圧印加時における電界プロファイルを示すバンド図である。
【図５】図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。
【図６】図６は、本発明の実施の形態２におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。
【図７】図７は、本発明の実施の形態２におけるアバランシェフォトダイオードの製造方法について説明する説明図である。
【図８】図８は、本発明の実施の形態２におけるアバランシェフォトダイオードの電圧印加時における電界プロファイルを示すバンド図である。
【図９】図９は、アバランシェフォトダイオードにおける高増倍率において帯域が低下するというトレードオフの関係を説明する説明図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図を参照して説明する。
【００２４】
［実施の形態１］
はじめに、本発明の実施の形態１について図１，図２を用いて説明する。図１は、本発明の実施の形態１におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、図２は、本発明の実施の形態１におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。
【００２５】
このアバランシェフォトダイオードは、まず、基板１０１の上に形成されたｐ型の化合物半導体からなる第１コンタクト層１０２と、基板１０１の上に形成されたｎ型の化合物半導体からなる第２コンタクト層１０３と、第１コンタクト層１０２と第２コンタクト層１０３との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層１０４とを備える。
【００２６】
また、このアバランシェフォトダイオードは、光吸収層１０４と第２コンタクト層１０３との間に形成されたアンドープの化合物半導体からなる増倍層１０５と、光吸収層１０４と増倍層１０５との間に形成されたｎ型の化合物半導体からなる電界制御層１０６と、光吸収層１０４と増倍層１０５との間に形成された半導体多層構造からなる反射構造層１０７と、増倍層１０５と光吸収層１０４との間に形成された接合金属層１０８とを備える。
【００２７】
ここで、上記アバランシェフォトダイオードにおいて、まず、接合金属層１０８は、電子の平均自由行程の長さ以下の厚さとされている。加えて、増倍層１０５は、電圧印加時に正孔がイオン化しない化合物半導体から構成されている。なお、第１コンタクト層１０２に接続して形成された第１電極１０９と、第２コンタクト層１０３に接続して形成された第２電極１１０とを備える。また、基板１０１の第１コンタクト層１０２とは反対側の裏面には、反射防止層１１１が形成されている。
【００２８】
なお、実施の形態１では、基板１０１の上に第１コンタクト層１０２が接して形成され、第１コンタクト層１０２の上に光吸収層１０４が接して形成され、光吸収層１０４の上に反射構造層１０７が接して形成され、反射構造層１０７の上に電界制御層１０６が接して形成され、電界制御層１０６の上に接合金属層１０８が接して形成され、接合金属層１０８の上に増倍層１０５が接して形成され、増倍層１０５の上に第２コンタクト層１０３が接して形成された場合について説明している。この構成では、光は、基板１０１の側から入射される。また、光吸収層１０４をアンドープとした場合について説明している。
【００２９】
例えば、基板１０１は、半絶縁性のＩｎＰから構成され、第１コンタクト層１０２は、ｐ型のＩｎＧａＡｓＰから構成され、光吸収層１０４は、ＩｎＧａＡｓから構成されている。また、第２コンタクト層１０３は、ｎ型のＩｎＡｓから構成され、増倍層１０５は、アンドープのＩｎＡｓから構成され、電界制御層１０６は、ｎ型のＩｎＡｌＧａＡｓから構成されていればよい。
【００３０】
また、反射構造層１０７は、組成を周期的に変化させたＩｎＡｌＧａＡｓからなるブラッグ分布反射（Distributed Bragg Reflector；ＤＢＲ）構造であればよい。また、第１電極１０９は、チタン層／白金層／金層の３層積層膜から構成されていればよい。また、第２電極１１０は、例えばＡｌから構成されていればよい。また、反射防止層１１１は、誘電体多層膜から構成すればよい。
【００３１】
次に、実施の形態１におけるアバランシェフォトダイオードの製造方法について説明する。まず、図３の（ａ）に示すように、半絶縁性のＩｎＰからなる基板（第１基板）１０１の上にＩＩＩ−Ｖ族化合物半導体であるｐ型のＩｎＧａＡｓＰからなる第１コンタクト層１０２を形成し、第１コンタクト層１０２の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層１０４を形成する。また、光吸収層１０４の上に、組成を周期的に変化させた複数のＩｎＡｌＧａＡｓ層からなる反射構造層１０７を形成し、加えて、反射構造層１０７の上に、ＩＩＩ−Ｖ族化合物半導体であるｎ型のＩｎＡｌＧａＡｓからなる電界制御層１０６を形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。
【００３２】
また、図３の（ｂ）に示すように、ＩｎＡｓからなる基板（第２基板）１３０の上に、ＩｎＡｓからなるｎ型の第２コンタクト層１０３を形成し、第２コンタクト層１０３の上にアンドープのＩｎＡｓからなる増倍層１０５を形成する。例えば、よく知られた有機金属気相成長法により、基板１３０の上にｎ型のＩｎＡｓをエピタキシャル成長させ、引き続き、アンドープのＩｎＡｓをエピタキシャル成長させればよい。ＩｎＡｓは、電圧印加時に正孔がイオン化しない半導体である。
【００３３】
次に、基板１０１の光吸収層１０４の形成側と基板１３０の増倍層１０５の形成側とを、よく知られた金属層同士の直接接合により、金属の層（接合金属層）を介して貼り合わせる。例えば、電界制御層１０６の表面１６１および増倍層１０５の表面１５１に、電子ビーム蒸着法あるいはスパッタ法により、Ａｕからなる層厚数ｎｍの金属層（接合金属層）を形成する。次いで、形成した金属層同士を直接接合させる（非特許文献８参照）。例えば、金属層を形成した処理装置内で、各々の金属層の表面同士を当接させ、所定の圧力を加えて接合すればよい。この接合は、室温（約２３℃）程度で行える。
【００３４】
この接合により、基板１０１の光吸収層１０４の形成側（電界制御層１０６）と、基板１３０の増倍層１０５形成側（増倍層１０５）とが、図１に示すように、接合金属層１０８を介して貼り合わされた状態となる。なお、金属層は、増倍層１０５および電界制御層１０６のいずれか一方の表面に形成した状態で、これらを貼り合わせてもよい。
【００３５】
次に、第２コンタクト層１０３より基板１３０を除去（剥離）する。例えば、研磨，エッチングなどにより基板１３０を除去する。次いで、基板１３０を除去することで露出した第２コンタクト層１０３の上に第２電極１１０を形成する。例えば、第２電極１１０となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、第２コンタクト層１０３にオーミック接続する第２電極１１０が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。
【００３６】
次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、光吸収層１０４，反射構造層１０７，電界制御層１０６，接合金属層１０８，増倍層１０５，および第２コンタクト層１０３をパターニングし、所望のメサ形状（例えば円柱形状）に加工する。次いで、このパターニングにより露出した第１コンタクト層１０２の上に、第１電極１０９を形成する。第２電極１１０と同様に、電子ビーム蒸着法とリフトオフ法とにより第１電極１０９を形成すればよい。
【００３７】
次いで、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、電界制御層１０６，接合金属層１０８，増倍層１０５，および第２コンタクト層１０３をパターニングし、より小さな径のメサ形状とする。また、基板１０１の裏面に、所望の波長の透過率がほぼ１００％となるよう、誘電体多層膜による反射防止層１１１を形成する。
【００３８】
ここで、接合した後に一体となった接合金属層１０８の厚さは、電子の平均自由行程の長さ以下となっていることが重要である。上述した実施の形態１におけるアバランシェフォトダイオードの動作（電圧印加）時において、光吸収層１０４では空乏化が進行しているため数十から数百ｋＶ／ｃｍの電界強度を有している。このため、光吸収により生じたフォトキャリアは、光吸収層１０４を走行しているうちに高い運動エネルギーを有し、いわゆるホットキャリアの状態になっている。更に、接合金属層１０８を構成しているＡｕにおける電子の平均自由工程は、数１０ｎｍ程度といわれている（非特許文献１０参照）。
【００３９】
従って、接合金属層１０８をＡｕから構成し、この層厚を電子の平均自由行程の長さである１０ｎｍ以下としておけば、フォトキャリアは、接合金属層１０８におけるＡｕの影響をほとんど受けることなく、増倍層１０５に到達して注入される。
【００４０】
次に、実施の形態１におけるアバランシェフォトダイオードについてより詳細に説明する。
【００４１】
増倍層１０５に用いた材料であるＩｎＡｓは，正孔のイオン化率が原理的に０に近く、結果、ＧＢＰの支配要因であるイオン化率比がほぼ０となるため、高いＧＢＰを可能とする材料である。しかし、ＩｎＡｓは、バンドギャップが極めて小さい（０．３６ｅＶ）。このため、光通信波長を入射した場合、ＩｎＧａＡｓからなる光吸収層１０４で吸収され切らなかった光は、ＩｎＡｓからなる増倍層１０５に到達し、増倍層１０５で光吸収が生じることになる。この時、増倍層１０５においては光吸収層１０４から注入された電子とともに増倍層１０５で生じた光吸収に伴う電子正孔対が生じる。このため、正孔イオン化率が０に近いＩｎＡｓを増倍層１０５として用いたにも関わらず、本質的に一定の正孔が生じ、結果としてイオン化率比も０から大きくなり、ＧＢＰの低下を招く。
【００４２】
上述した状態を防ぐため、実施の形態１では、まず基板１０１の側から光入射を行い、また光吸収層１０４と増倍層１０５の間に反射構造層１０７を設けるようにした。この構成とすることで、増倍層１０５への光入射が抑制でき、増倍層１０５が本来有する高いＧＢＰを実現できるようになる。
【００４３】
また、ＩｎＡｓはアバランシェブレークダウンの生じる電界強度が２０−３０ｋＶ／ｃｍ（非特許文献１０）と、ＩｎＧａＡｓのブレークダウン電界強度である約２５０ｋＶ／ｃｍと比較して非常に小さい。この場合、アバランシェフォトダイオードに電圧を印加する際に、光吸収層１０４のＩｎＧａＡｓにおいて電子が飽和速度となる電界強度に到達する前に、ＩｎＡｓからなる増倍層１０５ではブレークダウン電界強度に達してしまう。この結果、アバランシェフォトダイオードの高速性が損なわれる。
【００４４】
これを解消するために、光吸収層１０４と増倍層１０５の間に、ｎ型の化合物半導体からなる電界制御層１０６を設けることで、電圧印加時におけるアバランシェフォトダイオードの電界プロファイルを調節する。この時の電界プロファイルを図４に示す。
【００４５】
実施の形態１においては、電圧印加時において光吸収層１０４の電界強度を「高」，増倍層１０５の電界強度を「低」とした、「Ｈｉｇｈ−Ｌｏｗ電界プロファイル」としている。この電界プロファイルによって、光吸収層１０４内の電界強度を、電子が飽和速度に到達するために十分な電界強度を有しつつ、増倍層１０５内の電界強度を、アバランシェ増倍に適切な電界強度としている。この電界強度プロファイルにおける光吸収層１０４・増倍層１０５の電界強度のバランスは、ｎ型としている電界制御層１０６の層厚およびドーピング濃度によって任意に調節可能である。
【００４６】
以上に説明したように、実施の形態１によれば、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成でき、高利得・広帯域の素子特性を有するアバランシェフォトダイオードが得られるようになる。
【００４７】
［実施の形態２］
次に、本発明の実施の形態２について図５，図６を用いて説明する。図５は、本発明の実施の形態２におけるアバランシェフォトダイオードの構成を模式的に示す断面図である。また、は、本発明の実施の形態２におけるアバランシェフォトダイオードの積層方向のバンドギャップの変化を示すバンド図である。
【００４８】
このアバランシェフォトダイオードは、まず、基板２０１の上に形成されたｐ型の化合物半導体からなる第１コンタクト層２０２と、基板２０１の上に形成されたｎ型の化合物半導体からなる第２コンタクト層２０３と、第１コンタクト層２０２と第２コンタクト層２０３との間に形成されたＩＩＩ−Ｖ族化合物半導体からなる光吸収層２０４とを備える。
【００４９】
また、このアバランシェフォトダイオードは、光吸収層２０４と第２コンタクト層２０３との間に形成されたアンドープの化合物半導体からなる増倍層２０５と、光吸収層２０４と増倍層２０５との間に形成されたｎ型の化合物半導体からなる２つの電界制御層２０６ａ，電界制御層２０６ｂとを備える。また、実施の形態２では、増倍層２０５と光吸収層２０４との間に形成された半導体多層構造からなる反射構造層２０７と、増倍層２０５と光吸収層２０４との間に形成された接合金属層２０８とを備える。
【００５０】
また、実施の形態２では、第２コンタクト層２０３と増倍層２０５との間に形成されたアンドープの化合物半導体からなる電子走行層２１２と、電子走行層と増倍層との間に形成されたｎ型の化合物半導体からなる電界制御層２１３とを備える。電界制御層２１３は、電界制御層２０６ａ，電界制御層２０６ｂとは異なり、新たに設けられている。
【００５１】
ここで、上記アバランシェフォトダイオードにおいて、まず、接合金属層２０８は、電子の平均自由行程の長さ以下の厚さとされている。また、増倍層２０５は、電圧印加時に正孔がイオン化しない化合物半導体から構成されている。なお、第１コンタクト層２０２に接続して形成された第１電極２０９と、第２コンタクト層２０３に接続して形成された第２電極２１０とを備える。また、基板２０１の第１コンタクト層２０２とは反対側の裏面には、反射防止層２１１が形成されている。
【００５２】
なお、実施の形態２では、基板２０１の上に第１コンタクト層２０２が接して形成され、第１コンタクト層２０２の上に光吸収層２０４が接して形成され、光吸収層２０４の上に反射構造層２０７が接して形成され、反射構造層２０７の上に電界制御層２０６ａが接して形成され、電界制御層２０６ａの上に接合金属層２０８が接して形成され、接合金属層２０８の上に電界制御層２０６ｂが接して形成され、電界制御層２０６ｂの上に増倍層２０５が接して形成され、増倍層２０５の上に新たな電界制御層２１３が接して形成され、電界制御層２１３の上に電子走行層２１２が接して形成され、電子走行層２１２の上に第２コンタクト層２０３が接して形成された場合について説明している。この構成では、光は、基板２０１の側から入射される。また、光吸収層２０４をアンドープとした場合について説明している。
【００５３】
また、実施の形態２では、電界制御層を、光吸収層２０４から増倍層２０５にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたｎ型の化合物半導体から構成し、接合金属層２０８を境に、光吸収層２０４の側の電界制御層２０６ａおよび増倍層２０５の側の電界制御層２０６ｂとから構成している。従って、実施の形態２では、接合金属層２０８は、光吸収層２０４の側に形成した電界制御層２０６ａと増倍層２０５の側に形成した電界制御層２０６ｂとに挟まれて形成されている。なお、電界制御層は、光吸収層２０４から増倍層２０５にかけてのバンドオフセットがキャリア走行を阻害しない状態に不純物が導入されたｎ型の化合物半導体から構成し、接合金属層２０８の光吸収層２０４の側および増倍層２０５の側の少なくとも一方の側に形成されていればよい。
【００５４】
例えば、基板２０１は、半絶縁性のＩｎＰから構成され、第１コンタクト層２０２は、ｐ型のＩｎＧａＡｓＰから構成され、光吸収層２０４は、ＩｎＧａＡｓから構成されている。また、第２コンタクト層２０３は、ｎ型のＩｎＡｓから構成され、増倍層２０５は、アンドープのＩｎＡｓから構成され、電界制御層２０６ａは、ｎ型のＩｎＡｌＧａＡｓから構成され、電界制御層２０６ｂは、ｎ型のＩｎＡｓから構成されていればよい。また、電子走行層２１２は、ＩｎＡｓから構成され、電界制御層２１３は、ｎ型のＩｎＡｓから構成されていればよい。
【００５５】
また、反射構造層２０７は、組成を周期的に変化させたＩｎＡｌＧａＡｓからなるブラッグ分布反射構造であればよい。また、第１電極２０９は、チタン層／白金層／金層の３層積層膜から構成されていればよい。また、第２電極２１０は、例えばＡｌから構成されていればよい。また、反射防止層２１１は、誘電体多層膜から構成すればよい。
【００５６】
次に、実施の形態２におけるアバランシェフォトダイオードの製造方法について説明する。まず、図７の（ａ）に示すように、半絶縁性のＩｎＰからなる基板（第１基板）１０１の上にＩＩＩ−Ｖ族化合物半導体であるｐ型のＩｎＧａＡｓＰからなる第１コンタクト層２０２を形成し、第１コンタクト層２０２の上にＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓからなる光吸収層２０４を形成する。また、光吸収層２０４の上に、組成を周期的に変化させた複数のＩｎＡｌＧａＡｓ層からなる反射構造層２０７を形成し、加えて、反射構造層２０７の上に、ＩＩＩ−Ｖ族化合物半導体であるｎ型のＩｎＡｌＧａＡｓからなる電界制御層２０６ａを形成する。これらは、よく知られた有機金属気相成長法によりエピタキシャル成長させて形成すればよい。
【００５７】
また、図７の（ｂ）に示すように、ＩｎＡｓからなる基板（第２基板）２３０の上に、ＩｎＡｓからなるｎ型の第２コンタクト層２０３を形成し、第２コンタクト層２０３の上にＩｎＡｓからなる電子走行層２１２を形成し、電子走行層２１２の上にｎ型のＩｎＡｓからなる電界制御層２１３を形成し、電界制御層２１３の上にアンドープのＩｎＡｓからなる増倍層２０５を形成し、加えて、増倍層２０５の上にｎ型のＩｎＡｓからなる電界制御層２０６ｂを形成する。例えば、よく知られた有機金属気相成長法により、基板２３０の上に、順次に各層をエピタキシャル成長させればよい。ＩｎＡｓは、電圧印加時に正孔がイオン化しない半導体である。
【００５８】
次に、基板２０１の光吸収層２０４の形成側と基板２３０の増倍層２０５の形成側とを、よく知られた金属層同士の直接接合により、金属の層（接合金属層）を介して貼り合わせる。例えば、電界制御層２０６ａの表面２６１ａおよび電界制御層２０６ｂの表面２６１ｂに、電子ビーム蒸着法あるいはスパッタ法により、Ａｕからなる層厚数ｎｍの金属層（接合金属層）を形成する。次いで、形成した金属層同士を直接接合させる（非特許文献８参照）。例えば、金属層を形成した処理装置内で、各々の金属層の表面同士を当接させ、所定の圧力を加えて接合すればよい。この接合は、室温（約２３℃）程度で行える。
【００５９】
この接合により、基板２０１の光吸収層２０４の形成側（電界制御層２０６ａ）と、基板２０１の増倍層２０５の形成側（電界制御層２０６ｂ）とが、図５に示すように、接合金属層２０８を介して貼り合わされた状態となる。なお、金属層は、電界制御層２０６ａおよび電界制御層２０６ｂのいずれか一方の表面に形成した状態で、これらを貼り合わせてもよい。
【００６０】
次に、第２コンタクト層２０３より基板２３０を除去（剥離）する。例えば、研磨，エッチングなどにより基板２３０を除去する。次いで、基板２３０を除去することで露出した第２コンタクト層２０３の上に第２電極２１０を形成する。例えば、第２電極２１０となる領域に開口部を備えるレジストマスクパターンを形成し、この上に、電子ビーム蒸着法により、白金層／チタン層／金層の３層積層膜を形成する。この後、レジストマスクパターンを除去すれば、第２コンタクト層２０３にオーミック接続する第２電極２１０が形成できる。これは、いわゆるリフトオフ法と呼ばれる製造方法である。
【００６１】
次に、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、光吸収層２０４，反射構造層２０７，電界制御層２０６ａ，接合金属層２０８，電界制御層２０６ｂ，増倍層２０５，電界制御層２１３，電子走行層２１２，および第２コンタクト層２０３をパターニングし、所望のメサ形状（例えば円柱形状）に加工する。次いで、このパターニングにより露出した第１コンタクト層２０２の上に、第１電極２０９を形成する。第２電極２１０と同様に、電子ビーム蒸着法とリフトオフ法とにより第１電極２０９を形成すればよい。
【００６２】
次いで、公知のリソグラフィー技術およびエッチング技術（ウエットエッチングなど）により、第２コンタクト層２０３をパターニングし、より小さな径のメサ形状とする。また、基板２０１の裏面に、所望の波長の透過率がほぼ１００％となるよう、誘電体多層膜による反射防止層２１１を形成する。
【００６３】
ここで、接合した後に一体となった接合金属層２０８の厚さは、電子の平均自由行程の長さ以下となっていることが重要である。上述した実施の形態２におけるアバランシェフォトダイオードの動作（電圧印加）時において、光吸収層２０４では空乏化が進行しているため数十から数百ｋＶ／ｃｍの電界強度を有している。このため、光吸収により生じたフォトキャリアは、光吸収層２０４を走行しているうちに高い運動エネルギーを有し、いわゆるホットキャリアの状態になっている。更に、接合金属層２０８を構成しているＡｕにおける電子の平均自由工程は、数１０ｎｍ程度といわれている（非特許文献１０参照）。
【００６４】
従って、接合金属層２０８をＡｕから構成し、この層厚を電子の平均自由行程の長さである１０ｎｍ以下としておけば、フォトキャリアは、接合金属層２０８におけるＡｕの影響をほとんど受けることなく、増倍層２０５に到達して注入される。
【００６５】
次に、実施の形態３におけるアバランシェフォトダイオードについてより詳細に説明する。
【００６６】
実施の形態２では、前述した実施の形態１の構成に、新たに、電子走行層２１２および他の電界制御層２１３を追加しているところが、前述した実施の形態１と大きく異なるところである。この点について説明する。
【００６７】
アバランシェフォトダイオードの３ｄＢ帯域は、一般的にＧＢＰ，キャリア走行帯域、ならびに素子の抵抗、容量によるＣＲ帯域によって決定される。素子の高いＣＲ帯域を実現するためには、素子内の空乏層幅を拡大することによる素子容量の低減が重要である。このために、増倍層２０５と第２コンタクト層２０３との間にアンドープの電子走行層２１２を設けることで、素子の空乏層幅を拡大し、素子容量を低減することが可能である。
【００６８】
また、電子走行層２１２と増倍層２０５を連続的に配置した場合、増倍層２０５と電子走行層２１２は同じＩｎＡｓにより形成しているため、実効的に増倍層２０５の層厚が拡大したものと同等になる。この構成において、ＧＢＰは増倍層２０５の層厚によっても決まるため、ＧＢＰは低下する。ここで、増倍層２０５と電子走行層２１２との間にｎ型の他の電界制御層２１３を挿入することにより、電子走行層２１２の電界強度を増倍層２０５に対して相対的に下げることが可能となる。
【００６９】
上述した構成とした実施の形態２におけるアバランシェフォトダイオードの電界強度プロファイルを図８示す。光吸収層２０４、増倍層２０５、電子走行層２１２の順に「Ｈｉｇｈ−Ｌｏｗ−Ｌｏｗ」の電界強度プロファイルを有する。この結果、アバランシェ増倍を選択的に増倍層２０５でのみ生じさせ、電子走行層２１２内はより低い電界強度で電子をドリフト移動させることが可能になり、素子容量の拡大とともにＧＢＰの劣化を防ぐことが可能になる。また、同時にＩｎＡｓから構成した増倍層２０５におけるエッジブレークダウンを抑制できる。
【００７０】
ところで、上述したように、接合金属層２０８による接合を行っているが、このような瀬戸号では、半導体／金属界面が形成され、これらの界面においては有限のショットキーバリアが生じる。これに対し、接合金属層２０８に接触する半導体の層の表面に不純物ドーピングを施すことによって、金属／半導体界面のショットキーバリア高さを調節し、半導体／金属界面の電荷移動を安定化できる。上述した実施の形態では、接続金属層２０８には、ｎ型としている電界制御層を接触させており、上述した効果を得ている。
【００７１】
以上に説明したように、実施の形態２においても、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成でき、高利得・広帯域の素子特性を有するアバランシェフォトダイオードが得られるようになる。
【００７２】
以上に説明したように、本発明によれば、光吸収層と増倍層との間に、半導体多層構造からなる反射構造層を設けるようにしたので、増倍層に対する光の侵入が抑制されるようになり、アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成できようになる。
【００７３】
背景技術および発明が解決しようとする課題の欄で説明したように、より高いＧＢＰを有するアバランシェフォトダイオードを実現するためには、増倍層を構成する材料としてよりイオン化率比の小さい材料を選択することが重要となる。しかし、これまでのアバランシェフォトダイオードにおいては、光吸収層に用いられるＩｎＧａＡｓに格子整合するＩｎＰやＩｎＡｌＡｓなどの材料が増倍層に用いられており、増倍層におけるイオン化率比の低下には限界があった。ＩｎＡｓは、ＧＢＰを実現できる材料であるが、光吸収層のＩｎＧａＡｓとは格子定数差が大きいため、ＩｎＰ基板上およびＩｎＧａＡｓ光吸収層と併せて安定的に成長することができず、通信波長帯に適合するアバランシェフォトダイオードとして動作することは困難であった。
【００７４】
一方で、ＩｎＡｓやＨｇＣｄＴｅなどは、バンドギャップが小さく原理的に正孔がイオン化しないため、これらを用いることで、増倍層を非常に小さいイオン化率比の状態とできることが報告されている。しかしながら、これらの材料はＩｎＧａＡｓよりも小さいバンドギャップを有するため、１．５５μｍ〜１．３μｍ帯の光通信波長を入射した場合、光吸収層に加えて増倍層においても光吸収が生じるため、増倍層内で正孔が生じる。この場合、ＩｎＡｓやＨｇＣｄＴｅは原理的には正孔がイオン化しないことから高いＧＢＰを可能にする材料であったにも関わらず、増倍層内に正孔が誘起され、実効的に一定のイオン化率比を有し、ＧＢＰが低下するという課題があった。
【００７５】
更に、増倍層材料のバンドギャップが光吸収層のバンドギャップよりも小さい場合、アバランシェフォトダイオードへの電圧印加時に光吸収層内の電界強度が電子飽和速度に到達する以前に増倍層がブレークダウンを生じてしまう。このことから、アバランシェフォトダイオードのブレークダウンまでに電子は十分加速することができず、結果として高速なアバランシェフォトダイオードが実現できないという課題があった。
【００７６】
本発明によれば、これらの光吸収層材料と増倍層材料の材料選択の格子定数に起因する制約を排除するととともに、光吸収層材料と増倍層材料の材料選択のバンドギャップの制約も排除することができる。
【００７７】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、ＩｎＡｓから増倍層を構成する例について説明したがこれに限るものではなく、例えば、イオン化率比が極めて低いＨｇＣｄＴｅなど、ＩＩ−ＶＩ族半導体から増倍層を構成してもよい。また、接合金属としてＡｕを用いたが，ＴｉやＭｏなどの他の金属材料系を用いてもよい。また、更に素子の高速高感度化を実現するため、装荷型構造を有してもよい。
【００７８】
また、上述した実施の形態では、半導体層の形成に有機金属気相成長法を用いる場合を例に説明したが、半導体層の形成は、分子線エピタキシー法などを用いてもよい。また、光吸収層としてＰＩＮ構造を例に挙げたが，非下位光吸収層を、ＭＩＣ構造（非特許文献１１）や単一走行キャリア（Uni-traveling carrier：ＵＴＣ）構造（非特許文献１２）としてもよい。また、アバランシェフォトダイオードのデバイス構造として、いわゆる「反転型アバランシェフォトダイオード構造」（非特許文献１３）を例に挙げたが、これに限るものではなく、ｎ型コンタクト層をアンダーレイヤーとした構造としてもよい。
【００７９】
また、上述した実施の形態では、ウエハ接合方法として金属―金属接合を例に挙げたが、これに限るものではなく、真空チャンバー内で接合させる対象となる層の表面に、Ａｒプラズマ照射することなどにより、ダングリングボンドを露出させて活性化させることで接合を行う、「表面活性化法」など、他の接合方法を用いてもよい。この場合、接合金属層は用いる必要がなく、ショットキーバリアの問題などが発生しない。
【符号の説明】
【００８０】
１０１…基板、１０２…第１コンタクト層、１０３…第２コンタクト層、１０４…光吸収層、１０５…増倍層、１０６…電界制御層、１０７…反射構造層、１０８…接合金属層、１０９…第１電極、１１０…第２電極、１１１…反射防止層。
【図１】
2014099527.tif 000003
【図２】
2014099527.tif 000004
【図３】
2014099527.tif 000005
【図４】
2014099527.tif 000006
【図５】
2014099527.tif 000007
【図６】
2014099527.tif 000008
【図７】
2014099527.tif 000009
【図８】
2014099527.tif 000010
【図９】
2014099527.tif 000011