(57)【要約】【課題】本発明は、ＭＲＡＭ等の磁気抵抗効果を利用した磁気抵抗素子の製造方法において、デバイス特性の劣化を許容範囲内に抑制できる磁気抵抗素子の製造方法を提供する。【解決手段】本発明は、磁気抵抗素子の製造方法において、第一の磁性体膜を成膜し、予めパターンニングされたマスクを用いて前記第一の磁性体膜をプラズマエッチングした後、前記プラズマエッチングされた第一の磁性体膜の上方に障壁層と、前記プラズマエッチングされた第一の磁性体膜との間に前記障壁層を挟む第二の磁性体膜と、を順次成膜することを特徴とする。【選択図】図３
2014053438.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗素子の製造方法において、
第一の磁性体膜を成膜し、
予めパターンニングされたマスクを用いて前記第一の磁性体膜をプラズマエッチングした後、前記プラズマエッチングされた第一の磁性体膜の上方に障壁層と、前記プラズマエッチングされた第一の磁性体膜との間に前記障壁層を挟む第二の磁性体膜と、を順次成膜することを特徴とする磁気抵抗素子の製造方法。
【請求項２】
請求項１記載の磁気抵抗素子の製造方法において、
前記障壁層は、前記第二の磁性体膜の後にプラズマエッチングすることを特徴とする磁気抵抗素子の製造方法。
【請求項３】
請求項１記載の磁気抵抗素子の製造方法において、
前記第二の磁性体膜の寸法は、前記第一の磁性体膜の寸法より大きくなるように加工されることを特徴とする磁気抵抗素子の製造方法。
【請求項４】
請求項１記載の磁気抵抗素子の製造方法において、
前記障壁層は、ＭｇＯであり、前記第一の磁性体膜および前記第二の磁性体膜は、ＣｏＦｅＢであることを特徴とする磁気抵抗素子の製造方法。
【請求項５】
請求項４記載の磁気抵抗素子の製造方法において、
前記第一の磁性体膜は、フリー層であり、前記第二の磁性体膜は、固定層であることを特徴とする磁気抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子の製造方法に関し、特に磁気抵抗メモリの製造方法に関する。
【背景技術】
【０００２】
次世代のメモリ素子としてスピントルク技術を利用したデバイスは、リフレッシュのための電気的なエネルギーを必要としない不揮発性、書き換えの高速動作、および書き込み寿命の点から近年注目されている。また、ロジックデバイスへの適用では、低リーク電流、配線遅延の回避が可能で、開発に拍車がかけられている。
【０００３】
磁気抵抗メモリ(Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：以下、ＭＲＡＭと称する)や磁気ヘッドの製造工程では、強磁性体金属膜間に配置された障壁層の絶縁膜に流れるトンネル電流（磁気抵抗）の変化を信号として書き込んだり、読み取ったりすることによって、デバイスとしての役割を果たす。また、メモリ素子としてのオン/オフ時のトンネル磁気抵抗(Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ：以下、ＴＭＲと称する)比等のデバイス特性は、強磁性体金属膜の結晶性、障壁層の絶縁膜の結晶性および酸化状態で左右されるため、強磁性体金属膜および障壁層の成膜や強磁性体金属膜および障壁層の成膜前後の取り扱い方にいろいろなノウハウがあり、特許文献１に開示されている。
【０００４】
また、微細化に伴うパターンの合わせ方についても様々なノウハウがある。例えば、特許文献２に開示されたモールド材とスタンパを利用してパターンを形成する手段、特許文献３に開示された２回露光と呼ばれるリソグラフィー技術を用いた手段、特許文献４に開示された自己整合を意識した手段等がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２７８１３０号公報
【特許文献２】特開２００９−２２６６６０号公報
【特許文献３】特開２００９−０９９９９４号公報
【特許文献４】特開２０１０−１４１１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えばＭＲＡＭの製造において、強磁性体金属膜をプラズマエッチングにより高精度にパターニングする加工は難しいが、更に障壁層の絶縁膜をプラズマエッチングにより高精度にパターニングする加工が困難である。なぜならば、この障壁層の膜厚は、1nm程度であり、ウェハ全面にわたって、同時に加工されるわけではないからである。
【０００７】
例えば、特許文献１に記載されているような膜を、マスク材をもとに下地層まで一気にエッチングする場合、上層のウェハ内の各層の膜厚のバラツキや、エッチングの不均一性が蓄積されているため、障壁層の絶縁膜の加工のタイミングがウェハ面内で、ばらつく。つまり、障壁層の絶縁膜がエッチングされている箇所、障壁層の絶縁膜の上層の強磁性体膜までしかエッチングされていない箇所、または、障壁層の絶縁膜の下層の強磁性体膜がエッチングされている箇所がウェハ面内に発生する。
【０００８】
このため、従来のプラズマエッチングによるパターニングにおいては、多層膜の材質の違いによるエッチング速度の比（選択性）を利用して、障壁層の手前でエッチング処理の進行合わせるようなことを実施していたが、ＭＲＡＭの高集積化に伴う高微細化のパターニングには従来技術による対応が困難になってきた。
【０００９】
更に、障壁層の絶縁膜側壁の加工面に、磁性体材料や電極の導伝性材料が付着すると、トンネル電流以外の電流の流路となったり、また寄生容量を生じさせたりしてデバイス特性を悪化させることがある。
【００１０】
このため、障壁層のエッチング処理前、または、障壁層のエッチング処理後に一旦エッチング処理を中断させて、エッチング形状の側壁のエッチングサイドウォールの除去工程、安定化工程、または、加工面を保護するための、例えばシリコンナイトライド膜(以下、ＳｉＮ膜と称する)によるパッシベーション膜の塗布が行われる。例えばパッシベーション膜の塗布を行った後は、更に下層までエッチング処理が継続される。しかし、このような従来技術でも有効な解決手段になり得ていない。
【００１１】
また、最近この障壁層の絶縁膜として、酸化マグネシウム(ＭｇＯ)がその結晶性から注目されているが、この酸化マグネシウムは潮解性があり、一旦大気に取り出し、水分が侵入すると結晶性が損なわれる。このため、エッチング処理室と、表面改質チャンバー、もしくはパッシベーションを行う成膜チャンバーを真空中や窒素パージ雰囲気下で接続させて、その中でウェハのハンドリングを行うような処理装置のインライン化が試みられている。
【００１２】
しかしながら、これらの強磁性体金属膜や障壁層の絶縁膜の処理を上記のように実施したとしても、ウェハ全面に良好なデバイス動作を得るには大きな問題がある。エッチング処理室では様々な反応生成物が存在してエッチング処理室の壁に付着しており、再脱離して処理前中のウェハに再入射してくる。
【００１３】
また、量産における処理の再現性を得る上でもこの反応生成物等のデポ量の経時的な変化を回避することは容易なことではない。また、材料膜間のクロスコンタミネーションに対する加工方法への配慮が従来技術では十分であるとはいえない。更に、特にメモリ向けのデバイスでは、量産収益性の確保から、近々ウェハとして、４５０ｍｍの大口径ウェハが適用される予定であり、４５０ｍｍのウェハの処理では、磁性膜および障壁層の加工の均一性や、クロスコンタミネーションの回避が大きな課題になると想定される。
【００１４】
本発明は、これらの問題点に鑑みてなされたもので、ＭＲＡＭ等の磁気抵抗効果を利用した磁気抵抗素子の製造方法において、デバイス特性の劣化を許容範囲内に抑制できる磁気抵抗素子の製造方法を提供する。
【課題を解決するための手段】
【００１５】
本発明は、磁気抵抗素子の製造方法において、第一の磁性体膜を成膜し、予めパターンニングされたマスクを用いて前記第一の磁性体膜をプラズマエッチングした後、前記プラズマエッチングされた第一の磁性体膜の上方に障壁層と、前記プラズマエッチングされた第一の磁性体膜との間に前記障壁層を挟む第二の磁性体膜と、を順次成膜することを特徴とする。
【発明の効果】
【００１６】
本発明により、ＭＲＡＭ等の磁気抵抗効果を利用した磁気抵抗素子の製造方法において、デバイス特性の劣化を許容範囲内に抑制できる。
【図面の簡単な説明】
【００１７】
【図１】本件発明の磁気抵抗素子の製造フロー(1)である。
【図２】本件発明の磁気抵抗素子の製造フロー(２)である。
【図３】本件発明の磁気抵抗素子の製造フロー(３)である。
【図４】本件発明の磁気抵抗素子の製造フロー(４)である。
【発明を実施するための形態】
【００１８】
本発明は、ＭＲＡＭ等の磁気抵抗効果を利用した磁気抵抗素子の製造方法において、障壁層の上方に配置され障壁層と磁性体膜を含む第一の積層膜の成膜より前に、障壁層の下方に配置され磁性体膜を含む第二の積層膜にプラズマによりパターンを形成することを特徴とする磁気抵抗素子の製造方法である。
【００１９】
さらに本発明は、前記第二の積層膜のパターン寸法より大きくなるように前記第一の積層膜のパターン寸法を形成する。
【００２０】
さらに本発明は、前記第二の積層膜のパターン形成後に層間絶縁膜で埋めて平坦化し、
ダメージ層の除去と回復を実施した後、前記第一の積層膜を成膜する。引き続き、前記第一の積層膜の成膜後にアニール等の表面処理を施して、表面処理を施された第一の積層膜にプラズマによりパターンを形成する。
【００２１】
以下、本発明の一実施例であるＭＲＡＭの製造方法について図面を用いて説明する。図１ないし図４は、ＭＲＡＭの製造方法を示した模式図であり、特に、ＤＲＡＭ(Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)のキャパシタに相当する磁気トンネル接合(Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ：以下、ＭＴＪと称する)の形成方法を示す。
【００２２】
先ず、図１(ａ)に示すように、予め形成されたスルーホールの配線０２を絶縁する絶縁膜０１の上に第一の金属膜１であるタンタル(Ｔａ)と、第二の金属膜２であるルテニウム(Ｒｕ)と、第三の金属膜３であるタンタル(Ｔａ)と、フリー層である第一の磁性体膜４のＣｏＦｅＢと、パターンを形成するためのマスクであるハードマスク材２１のシリコン窒化膜(ＳｉＮ)とがそれぞれ、順次積層される。
【００２３】
ここでの積層膜を第二の積層膜とする。また、ここで、フリー層とは、外部磁場やスピン注入により磁化の向きが反転可能な磁性層のことである。また、本実施例では、配線０２は、予め下層に形成されていることにしたが、本発明としては、必ずしも予め形成されている必要はない。
【００２４】
次に、図１(ｂ)に示すように、ハードマスク材２１の上に微細パターンを形成する工程であるＳＡＤＰ(Ｓｅｌｆ−ａｌｉｇｎｅｄ  Ｄｏｕｂｌｅ  Ｐａｔｔｅｒｎｉｎｇ)等のリソ技術を用いて、微細なマスク２２をパターニングする。尚、マスク２２のパターニングは、従来技術を用いて行ったため、本実施例での説明は、省略する。
【００２５】
次に、図１(ｃ)に示すようにマスク２２のパターンを、ハードマスク材２１にエッチングにより転写する。
【００２６】
続いて、図２(ｄ)に示すように、エッチングによりマスク２２のパターンが転写されたハードマスク２３をマスクとして第一の磁性体膜４から絶縁膜０１まで順次エッチングを行う。また、ハードマスク２３で第一の磁性体膜４から第三の金属膜３まで順次エッチングし、第二の金属膜２をストッパ膜としてハードマスク２３を除去した後に、ハードマスク２３と異なるマスクを形成し、第二の金属膜２や第一の金属膜１をエッチングしても良い。
【００２７】
次に図２(ｅ)に示すように、層間絶縁膜２４を埋め込む。そして、図２(ｆ)に示すように層間絶縁膜２４をエッチバックまたは、ＣＭＰ(Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)により研磨し、さらにハードマスク２３を除去した後ＣＭＰにより研磨して第一の磁性体膜４の表面を露出させる。または、第一の磁性体膜４の表面上に層間絶縁膜２４がわずかに残るようにしてＣＭＰの研磨を終了しても良い。この場合は、次の成膜に先駆けて実施する前処理で、残りの層間絶縁膜２４を除去して第一の磁性体膜の表面を露出させる。
【００２８】
次に必要であれば、エッチバックやＣＭＰでダメージを受けた層の除去、水素等での還元、またはアニーリング処理を行い、第一の磁性体膜４の表面の清浄化を実施する。
【００２９】
次に図３(ｇ)に示すように、第一の磁性体膜４の上にトンネル電流が流れる障壁層１１のＭｇＯと、固定層である第二の磁性体膜１２のＣｏＦeＢと、第四の金属膜１３であるタンタル(Ｔａ)と、第一の積層された磁性体膜１４と、第五の金属膜１５であるＣｏＰdと、第二の積層された磁性体膜１６と、第六の金属膜１７であるＣｏＰｄと、第七の金属膜１８であるタンタル(Ｔａ)と、パターンを形成するためのマスクであるハードマスク材１９のシリコン窒化膜(ＳｉＮ)が順次積層される。
【００３０】
ここでの積層膜を第一の積層膜とする。また、ここで、固定層とは、外部磁場やスピン注入により磁化の向きが固定されたままの磁性層のことである。また、第一の積層された磁性体膜１４と第二の積層された磁性体膜１６は、第二の磁性体膜１２の磁化を安定させるために設けられたものであるため、本発明として必ずしも必要な積層膜ではない。
【００３１】
次に図３(ｈ)に示すように、ＳＡＤＰ等のリソ技術を用いてマスク２５を形成する。また、マスク２５の形成方法は、マスク２２と同様なため、説明を省略する。また、マスク２５の形成の際には、エッチングされた第二の積層膜とのマスクの合せ精度が求められるため、磁場を利用してエッチングされた第一の磁性体膜４の磁化を利用した磁区観察要コロイド液、超微細トナー、および磁性流体微粒子を利用したマスクを形成しても良い。
【００３２】
次に図３(ｉ)に示すように、マスク２５のパターンをハードマスク材１９に転写してハードマスク２６を形成し、ハードマスク２６をマスクとして第七の金属膜１８をエッチングする。この後、図４(ｊ)に示すように、第六の金属膜１７から障壁層１１まで順次エッチングする。
【００３３】
本実施例では、ハードマスク２６だけで第七の金属膜１８から障壁層１１をエッチングする例であったが、ハードマスク２６をマスクとして第七の金属膜１８までエッチングし、第六の金属膜１７をストッパ膜としてハードマスク２６を除去して形成される第七の金属膜１８のメタルマスクを用いて障壁層１１までエッチングしても良い。
【００３４】
さらに、本実施例での障壁層１１は、最後までエッチングされてマスクで覆われていない部分が完全に除去された例であったが、障壁層の一部が残っていても良いし、または、第二の積層膜の層間絶縁膜２４の一部までエッチングしても良い。
【００３５】
次に図４(k)に示すように、層間絶縁膜２７を埋め込む。そして、図４(ｌ)に示すように層間絶縁膜２７をエッチバックまたは、ＣＭＰにより研磨し、さらにハードマスク１９を除去した後ＣＭＰにより研磨して第七の金属膜１８の表面を露出させる。
【００３６】
障壁層１１と第一の磁性体膜４と第二の磁性体膜１２の結晶性を回復させるためのアニーリング処理については、図3(g)のように第一の積層膜の成膜が終わった段階、図４(ｌ)の第七の金属膜１８の表面を露出させた段階、または図４(ｌ)以降のＭＲＡＭの製造工程のいずれかで行われれば良い。尚、以上がＭＲＡＭのＭＴＪの形成に関する説明であったが、図４(ｌ)以降のアニーリング処理以外の製造工程は、従来技術と同じであるため、図４(ｌ)以降の製造工程の説明を省略する。
【００３７】
障壁層１１に流れるトンネル電流の量は、第一の磁性体膜４と第二の磁性体膜１２のそれぞれの面積、結晶性、さらには、エッチング加工された端部の結晶性や汚染材料の侵入に大きく依存する。また、デバイスの特性、トンネル電流値は、主に第一の磁性体膜４の作る磁性流で決定されるため、例えば、垂直加工が可能なエッチングやリフトオフといった、その他の手法が可能であれば、意図的に第二の磁性体膜１２のパターン寸法が第一の磁性体膜４のパターン寸法より大きくなるように加工すると良い。
【００３８】
上述した本発明のデバイスの製造方法により、パターン形成の際に前記第一の積層膜に含まれる磁性体膜の側壁に付着した反応生成物によるデバイス特性に対する影響は回避できる。これは、トンネル電流が前記第二の積層膜に含まれる磁性体膜に接する磁気抵抗膜でほとんど決まるためである。
【００３９】
また、本発明は、前記第一の積層膜の中で最後に障壁層１１にパターンを形成し、また、デバイス特性は、前記第一の積層膜に含まれる磁性体膜の加工精度ではなく、第二の積層膜に含まれる磁性体膜の加工精度により支配されるため、障壁層１１に至るまでのパターン形成の精度は、あまり必要としない。しかし、高精度にパターン形成できれば、障壁層１１へのパターン形成する際のマージンを確保できるので、障壁層１１に至るまでのパターン形成の精度は、高い方が望ましい。
【００４０】
また、障壁層１１のエッチングで形成された側壁が他の材料の付着で汚染されていても、また多少結晶性が損なわれていても、本実施例のＭＲＡＭの製造方法であれば、デバイス特性に影響を与えにくい。このため、クロスコンタミネーションの影響が回避できる。
【００４１】
更に、本実施例での障壁層１１のエッチングでは、障壁層１１の下方は層間絶縁膜２４であるために、障壁層１１のオーバーエッチングを多少、過剰に行ってもデバイス特性に大きな影響を及ぼさない。
【００４２】
本実施例の図４(ｌ)以降は、表面処理を施して、大気に取り出しても良い。厚さ1nm以下の縦方向でなく、数nmの横方向に存在するので、磁気水分等の侵入による結晶欠陥の耐性も向上する。もちろん、そのまま真空中や不活性ガス雰囲気中で運んで層間絶縁膜を成膜しても良い。
【００４３】
このように、本実施例によれば、脆弱な膜である障壁層１１の加工の進行度合いや、端部の汚染に対するマージンも増大し、素子間のバラツキを低減できるので、磁気抵抗素子の製造に対する信頼性の確保と、歩留まり向上を図ることができる。
【００４４】
また、本実施例で説明に用いた、磁性体膜、障壁層、金属膜、ハードマスク材は一例であり、本発明はこれに限定されない。
【００４５】
また、本実施例では、第一の磁性体膜４をフリー層、第二の磁性体膜１２を固定層として説明したが、本発明としては、第一の磁性体膜４を固定層、第二の磁性体膜１２をフリー層としても本実施例と同等の効果を得ることができる。
【００４６】
さらに、本実施例では、ＭＲＡＭの製造方法について説明したが、ＴＭＲ応用デバイス、磁気ヘッド、ＳＴＴ−ＲＡＭ（Ｓｐｉｎ  Ｔｏｒｑｕｅ  Ｔｒａｎｓｆｅｒ−Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の磁気抵抗素子の製造方法に適用できる。
【００４７】
以上、上述した通り、本発明により、ウェハ全面に渡り良品を取得することが容易となり、クロスコンタミネーションの抑制、エッチング不均一性に対する裕度が増大し、更に大気解放時の結晶欠陥回避が可能である。
【００４８】
また、デバイス特性にクリティカルな障壁層の下方の磁性体膜の加工精度が、積層膜を少なくして加工できるため、個々の加工精度、経時的な変化に対しても変動を低く抑えことができ、生産性を低下させること無く、磁気抵抗素子の量産が可能となる。
【符号の説明】
【００４９】
０１  絶縁膜
０２  配線
１  第一の金属膜
２  第二の金属膜
３  第三の金属膜
４  第一の磁性体膜
１１  障壁層
１２  第二の磁性体膜
１３  第四の金属膜
１４  第一の積層された磁性体膜
１５  第五の金属膜
１６  第二の積層された磁性体膜
１７  第六の金属膜
１８  第七の金属膜
１９、２１  ハードマスク材
２２、２５  マスク
２３、２６  ハードマスク
２４、２７  層間絶縁膜
【図１】
2014053438.tif 000003
【図２】
2014053438.tif 000004
【図３】
2014053438.tif 000005
【図４】
2014053438.tif 000006