(57)【要約】      （修正有）【課題】小型化に寄与する集積回路、電源装置および照明装置を提供する。【解決手段】集積回路は、スイッチング素子Ｑ１と、定電流手段ＣＣＭと、ダイオード素子Ｄ１とを備え、スイッチング素子、定電流手段およびダイオード素子の主端子同士が直列に接続された直列接続体を具備するとともに、直列接続体は、直列接続体の一端側または他端側に位置するとともに、スイッチング素子、定電流手段およびダイオード素子の少なくともいずれかの主端子であって、他の素子の主端子と接続されない主端子と接続する第１または第２の外部端子Ｐ１，Ｐ２と、スイッチング素子、定電流手段およびダイオード素子の少なくともいずれか２つの主端子同士の接続点から導出された第３の外部端子Ｐ３と、スイッチング素子の制御端子から導出された第４の外部端子Ｐ４と、定電流手段の制御端子から導出された第５の外部端子Ｐ５とを具備する。【選択図】図４
2014064007.tif 000002
【特許請求の範囲】
【請求項１】
一対の主端子と制御素子とを有するスイッチング素子と、
一対の主端子と制御素子とを有する電流制御素子と、
一対の主端子を有するダイオード素子とを備え、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の前記主端子同士が直列に接続された直列接続体を具備するとともに、前記直列接続体は、
前記直列接続体の一端側に位置するとともに、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれかの主端子であって、他の素子の前記主端子と接続されない前記主端子と接続する第１の外部端子と、
前記直列接続体の他端側に位置するとともに、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれかの主端子であって、他の素子の前記主端子と接続されない前記主端子と接続する第２の外部端子と、
前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれか２つの前記主端子同士の接続点から導出された第３の外部端子と、
前記スイッチング素子の制御端子から導出された第４の外部端子と、
前記定電流素子の制御端子から導出された第５の外部端子と
を具備することを特徴とする集積回路。
【請求項２】
少なくとも前記スイッチング素子、前記電流制御素子、および前記ダイオード素子のいずれかは、ＧａＮ（窒化ガリウム）を用いたことを特徴とする請求項１記載の集積回路。
【請求項３】
請求項１または２に記載の集積回路とを備えるとともに、
前記集積回路の第３の外部端子に接続するインダクタと、
前記インダクタに磁気結合するとともに、集積回路の第４の外部端子に接続する駆動巻線とを具備することを特徴とする電源装置。
【請求項４】
請求項３の記載の電源装置と、
前記電源装置から電力を供給される発光素子と、
を具備していることを特徴とする照明装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、集積回路、電源装置および照明装置に関する。
【背景技術】
【０００２】
発光ダイオードを、ＤＣ−ＤＣコンバータを用いて点灯することにより、回路効率の高いＬＥＤ点灯装置が得られることは既知である（例えば、特許文献１参照。）。特許文献１に記載のＤＣ−ＤＣコンバータは、降圧チョッパからなり、オン状態のスイッチ素子を経由したインダクタ（第１のインダクタ）に増加する電流が流れることにより、そこに磁気結合した２次巻線（第２のインダクタ）に誘起する電圧を帰還してスイッチ素子のオン動作を継続させる。また、スイッチ素子と直列に抵抗素子Ｒ６を増加電流検出用として挿入し、当該抵抗素子Ｒ６の降下電圧が予め設定された閾値を超えたときに、スイッチ素子をオフさせる制御回路を付加している。
【０００３】
そうして、増加する電流が所定値を超えたときにスイッチ素子がオフすると、第１のインダクタに蓄積された電磁エネルギーが放出されて、減少する電流がダイオード１５および出力端のコンデンサ９を経由して流れる。そして、減少する電流が０になったときに、インダクタの２次巻線に発生する逆起電力でスイッチ素子をオンさせる。以上の回路動作を繰り返すことで、自励式の定電流制御によるＤＣ−ＤＣ変換が行われて発光ダイオードが点灯する。
【０００４】
一方、ワイドギャップ半導体は、大きなバンドギャップを有する半導体である。半導体基板にＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）やダイヤモンドのような半導体を用いたワイドバンドギャップ半導体素子は、Ｓｉパワーデバイスの性能限界を大幅に突破するポテンシャルを有する半導体として注目されていて、高周波パワーデバイスの分野においてもワイドギャップ半導体への期待は大きい。なお、これらワイドバンドギャップ半導体素子は、ゲート電圧がゼロの時に電流が流れるノーマリオン特性を有しているのが一般的である（例えば、特許文献２参照。）。
【０００５】
また、ワイドバンドギャップ半導体を用いた代表的半導体素子としてＪＦＥＴ（接合型ＦＥＴ）、ＳＩＴ（静電誘導型トランジスタ）、ＭＥＳＦＥＴ（金属−半導体ＦＥＴ：Metal−Semiconductor−Field−Effect−Transistor）、ＨＦＥＴ(Heterojunction Field Effect Transistor)、ＨＥＭＴ（High Electron Mobility Transistor）および蓄積型ＦＥＴなどがある。ノーマリオン特性を有している半導体素子（以下、ノーマリオンスイッチという。）を確実にオフさせるためには負ゲート電圧用の駆動回路が必要である。
【０００６】
ワイドバンドギャップ半導体素子は、上述のように優れた特徴を有しているので、ＬＥＤ点灯装置のスイッチング素子にワイドバンドギャップ半導体を用いることにより、１０ＭＨｚ以上の高周波動作をさせることで装置の大幅な小形化が期待できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４１２３８８６号公報
【特許文献２】特開２００７−００６６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来技術のＬＥＤ点灯装置は、スイッチ素子と直列に挿入してインダクタに流れる増加する電流を検出する抵抗素子などのインピーダンス手段と、インピーダンス手段の電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる制御回路とで構成された電流帰還形の帰還回路を必要としている。そのため、回路構成が複雑化するばかりでなく、小形化に対しても難点となるという問題がある。
本発明は、小型化に寄与する集積回路、電源装置および照明装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態の集積回路は、一対の主端子と制御素子とを有するスイッチング素子と、一対の主端子と制御素子とを有する電流制御素子と、一対の主端子を有するダイオード素子とを備え、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の前記主端子同士が直列に接続された直列接続体を具備するとともに、前記直列接続体は、前記直列接続体の一端側に位置するとともに、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれかの主端子であって、他の素子の前記主端子と接続されない前記主端子と接続する第１の外部端子と、前記直列接続体の他端側に位置するとともに、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれかの主端子であって、他の素子の前記主端子と接続されない前記主端子と接続する第２の外部端子と、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれか２つの前記主端子同士の接続点から導出された第３の外部端子と、前記スイッチング素子の制御端子から導出された第４の外部端子と、前記定電流素子の制御端子から導出された第５の外部端子とを具備する。
【発明の効果】
【００１０】
本発明によれば、集積回路、電源装置および照明装置の小型化が期待できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に関する回路図である。
【図２】第２の実施形態に関する回路図である。
【図３】同じく各部の電流、電圧波形図である。
【図４】第３の実施形態に関する回路図である。
【図５】第４の実施形態に関する回路図である。
【図６】第５の実施形態に関する集積回路モジュールの模式図である。
【図７】同じく平面コイル構造体の模式的一部拡大・一部断面斜視図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、詳細に説明する。
【００１３】
（第１の実施例）第１の実施例の集積回路は、一対の主端子と制御素子とを有するスイッチング素子と、一対の主端子と制御素子とを有する電流制御素子と、一対の主端子を有するダイオード素子とを備え、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の前記主端子同士が直列に接続された直列接続体を具備するとともに、前記直列接続体は、前記直列接続体の一端側に位置するとともに、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれかの主端子であって、他の素子の前記主端子と接続されない前記主端子と接続する第１の外部端子と、前記直列接続体の他端側に位置するとともに、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれかの主端子であって、他の素子の前記主端子と接続されない前記主端子と接続する第２の外部端子と、前記スイッチング素子、前記電流制御素子および前記ダイオード素子の少なくともいずれか２つの前記主端子同士の接続点から導出された第３の外部端子と、前記スイッチング素子の制御端子から導出された第４の外部端子と、前記定電流素子の制御端子から導出された第５の外部端子とを具備することを特徴とする。
【００１４】
（第２の実施例）第２の実施例の集積回路は、第１の実施例の集積回路において、少なくとも前記スイッチング素子、前記電流制御素子、および前記ダイオード素子のいずれかは、ＧａＮ（窒化ガリウム）を用いたことを特徴とする。
【００１５】
（第３の実施例）第３の実施例の電源装置は、第１または第２の実施例の集積回路を備えるとともに、前記集積回路の第３の外部端子に接続するインダクタと、前記インダクタに磁気結合するとともに、集積回路の第４の外部端子に接続する駆動巻線とを具備することを特徴とする。
（第４の実施例）第４の実施例の照明装置は、第３の実施例の電源装置と、前記電源装置から電力を供給される発光素子と、を具備していることを特徴とする
【００１６】
本発明の実施形態において、「チョッパ」とは、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなどの各種チョッパを含む概念である。なお、昇降圧チョッパは、昇圧チョッパおよび降圧チョッパをシーケンシャルに接続したものである。上記各チョッパは、いずれもスイッチング素子をオンさせることにより直流電源からインダクタに増加電流が流れるとともに、スイッチング素子をオフさせることによりインダクタに蓄積された電磁エネルギーによりダイオードを経由して減少電流が流れる動作を繰り返して直流電源電圧をＤＣ−ＤＣ変換して出力端に出力する点で共通している。
【００１７】
本発明の実施形態において、スイッチング素子は、ノーマリオンスイッチおよびノーマリオフスイッチのいずれであってもよい。スイッチング素子にワイドバンドギャップ半導体、例えばＧａＮ−ＨＥＭＴを用いると、ＭＨｚ以上、例えば１０ＭＨｚ以上の高周波でのスイッチング特性が著しく向上してスイッチング損失が低下するとともに、インダクタも小形化するためにＬＥＤ点灯装置の大幅な小形化を図ることができる。
【００１８】
また、ワイドバンドギャップ半導体を用いたスイッチング素子の場合、ノーマリオン特性を有しているものの方が得やすく、低コストであるが、ノーマリオフ特性を有しているものも可能なので、これを用いてもよい。また、ノーマリオンスイッチング素子は、そのスイッチングの閾値が負であるものを用いると、インダクタに磁気結合した駆動巻線を用いたオフ制御が容易になるので好適である。
【００１９】
本発明の実施形態において、電流制御素子としての定電流手段は、定電流特性を有する回路手段であり、例えば定電流ダイオード、接合型ＦＥＴ、三端子レギュレータおよびトランジスタを用いた各種定電流回路などを用いることができる。なお、トランジスタを用いた定電流回路としては、一石または二石のトランジスタを用いた既知の定電流回路であることを許容する。また、接合型ＦＥＴの一種であるＧａＮ−ＨＥＭＴを定電流手段として使用することができる。定電流手段としてのスイッチング素子は、１０ＭＨｚ以上の高周波のスイッチング特性が優れているので、高速スイッチングを行わせるのに好都合である。
【００２０】
本発明の実施形態において、電流制御素子としての定電流手段は、スイッチング素子のオン時にインダクタに電流が流れる第１の回路中にスイッチング素子と直列に介在する。また、定電流手段は、スイッチング素子を駆動する駆動巻線を含むスイッチ素子の駆動回路中にも介在する。これらの構成を具備していることにより、定電流手段を流れる増加する電流が定電流値に到達し、さらに増加しようとすると、定電流手段の電圧が急激に上昇するので、そのとき定電流手段に生じる電圧上昇によって、スイッチング素子の駆動回路に組み込まれる主端子（例えばソース）の電位を制御端子（例えばゲート）の電位に対して相対的に高くすることができる。その結果、制御端子の電位がスイッチング素子の閾値より低くなるために、スイッチング素子をオフさせることができる。この回路動作は、スイッチング素子がノーマリオンスイッチで、かつ閾値が負であることにより、一層容易かつ確実になるが、ノーマリオフスイッチに対しても有効である。
【００２１】
また、本発明の実施形態において、スイッチング素子と電流制御素子としての定電流手段を直接直列接続することが許容されるが、この場合には共通の半導体チップ、例えばＧａＮ系チップにスイッチング素子と定電流手段を集積して一体化するのが容易になる。この場合、スイッチング素子の一方の主端子、例えばドレインと、定電流手段のスイッチング素子に対して他端側の主端子からなるパワー系の２つの端子と、スイッチング素子および定電流手段のそれぞれの制御端子、例えばゲートからなる２つの制御系の端子とを備えた４端子構造のＩＣモジュールによって、上記スイッチング素子と定電流手段を構成することができ、より一層小形化された単一のコンポーネントにすることができる。
【００２２】
本発明の実施形態において、インダクタは、直流電源からスイッチング素子および定電流手段を経由する第１の回路に増加する電流が流れるときに、電磁的エネルギーを内部に蓄積する。また、インダクタは、スイッチング素子のオフ時に蓄積された電磁的エネルギーを放出するので、その際に減少する電流が第２の回路に流れる。
【００２３】
また、本発明の実施形態において、チョッパを１０ＭＨｚ以上の高周波で動作させる場合、インダクタおよびこれに磁気結合する駆動巻線を平面コイル構造にするとともに、コンデンサを平面構造にすれば、チョッパの集積回路化に好都合となるとともに、信頼性の高い動作が得られる。すなわち、平面コイル構造のインダクタおよび駆動巻線と、平面構造のコンデンサと、スイッチング素子、定電流手段および後述するダイオードなどの半導体部品を集積した半導体チップと、を積層して全体を一体化した集積回路モジュールを構成することができる。その結果、ＬＥＤ点灯装置の著しい小形化を図ることができる。また、これに伴い、駆動コイルとスイッチとの間の距離が最短かされるので、不要で、しかも雑音発生などに有害な寄生インダクタンスや寄生キャパシタンスの発生を最小限に止めることができ、チョッパ動作の安定性および信頼性が向上する。
【００２４】
本発明の実施形態において、ダイオード素子としてのダイオードは、インダクタから減少する電流が流出する際の経路である第２の回路を提供する。ワイドバンドギャップ半導体、例えばＧａＮ系のダイオードをダイオードとして用いると、より一層の高速スイッチングが可能になる。この場合、ダイオードをスイッチング素子および定電流手段と一緒に半導体素子の集積回路として構成するのが容易になる。この集積回路は、スイッチング素子、定電流手段およびダイオードの直列接続体において、その一端側の主端子、他端側に主端子、ならびに中間の接続点の主端子からなるパワー系の３つの主端子と、スイッチング素子および定電流手段をそれぞれ制御する２つの制御端子との都合５つの外部端子を備えた構造となる。
上記集積回路を用いてチョッパを構成すると、全体が一層小形化するとともに、高速スイッチングを行わせるのが容易になる。
【００２５】
本発明の実施形態において、駆動巻線は、インダクタに磁気結合した巻線であって、スイッチング素子を制御する。すなわち、スイッチング素子がオンのときにインダクタに流れた増加する電流が定電流手段の定電流値に到達してスイッチング素子がオフすると、大きな電圧が生じるので、スイッチング素子の主端子（ソース）が制御端子より高くなり、相対的に制御端子が負電位になって閾値を下回るので、スイッチング素子がオフ状態に維持される。
【００２６】
（第１の実施形態）第１の実施形態について説明する。第１の実施形態を図１に示す。点灯装置（ＬＥＤ点灯装置）は、直流電源ＤＣ、チョッパＣＨおよび負荷回路ＬＣを具備している。
【００２７】
直流電源ＤＣは、後述するチョッパＣＨに対して変換前の直流電圧を入力するための手段である。直流電圧を出力すればどのような構成でもよいが、例えば整流回路ＤＢを主体として構成され、また所望により平滑コンデンサなどからなる平滑回路を備えていることができる。本実施形態において、整流回路ＤＢは、好ましくはブリッジ形整流回路からなり、交流電源ＡＣ、例えば商用交流電源の交流電圧を全波整流して直流電圧を得る。
【００２８】
本実施形態において、チョッパＣＨは、直流入力端ｔ１、ｔ２および直流出力端ｔ３、ｔ４を備え、内部が降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなど既知の各種チョッパのいずれかにより構成されている。チョッパＣＨは、上記いずれの構成においても、共通する必須構成要素としてスイッチング素子Ｑ１、定電流手段ＣＣＭ、インダクタＬ１、ダイオードＤ１および駆動巻線ＤＷを含んで構成されている。
【００２９】
スイッチング素子Ｑ１は、ノーマリオフスイッチおよびノーマリオンスイッチのいずれでもよい。定電流手段ＣＣＭは、定電流値が予め固定的に設定されているタイプでもよいし、可変であってもよい。インダクタＬ１は、その一端が駆動巻線ＤＷに接続している。駆動巻線ＤＷは、インダクタＬ１に磁気的に結合していて、インダクタＬ１の端子電圧に比例的な電圧を誘起し、スイッチング素子Ｑ１の制御端子に印加することでスイッチング素子Ｑ１を駆動する。
【００３０】
前記チョッパＣＨは、一対の入力端ｔ１、ｔ２と一対の出力端ｔ３、ｔ４を有し、内部回路をその回路動作上第１の回路および第２の回路に分けることができる。第１の回路は、直流電源ＤＣから増加する電流を流してインダクタＬ１に電磁エネルギーを蓄積する回路であり、降圧形チョッパの場合にはスイッチング素子Ｑ１、定電流手段、インダクタＬ１および負荷回路ＬＣを含む直列回路が直流電源ＤＣに接続した構成を備えている。そして、スイッチング素子Ｑ１のオン時に直流電源ＤＣから増加する電流が流れてインダクタＬ１に電磁エネルギーが蓄積される。
【００３１】
第２の回路は、インダクタＬ１に蓄積された電磁エネルギーを放出して減少する電流を流す回路であり、降圧チョッパの場合、ダイオードＤ１および後述する負荷回路ＬＣを含む直列回路がインダクタＬ１に接続した構成を備えていて、スイッチング素子Ｑ１のオフ時にインダクタＬ１から減少する電流が流れる。
【００３２】
また、チョッパＣＨは、昇圧チョッパの場合、インダクタＬ１、スイッチング素子Ｑ１および定電流手段ＣＣＭの直列回路が直流電源ＤＣに接続する第１の回路と、インダクタＬ１、ダイオードＤ１および負荷回路ＬＣの直列回路が直流電源ＤＣに接続する第２の回路とで構成することができる。なお、昇降圧チョッパの場合は前述のとおりである。
【００３３】
負荷回路ＬＣは、負荷となる発光ダイオードを含み、かつ高周波成分をバイパスする出力コンデンサを並列接続して備えていて、降圧チョッパの場合、増加する電流と減少する電流がともに流れる回路上の位置に接続されている。昇圧形の場合、減少する電流が流れる回路上の位置に接続されている。なお、発光ダイオードＬＥＤは、チョッパの出力端に流れる電流に対して順方向に単一で、または直列接続した複数で構成される。  以下、図２ないし図７を参照して本発明を実施するための第２ないし第５の実施形態を説明する。なお、各図において、図１と同一部分については同一符号を付して説明を省略する。
【００３４】
（第２の実施形態）第２の実施形態について説明する。第２の実施形態を図２に示す。本実施形態は、スイッチング素子Ｑ１にＧａＮ−ＨＥＭＴを、また定電流手段ＣＣＭに定電流ダイオードを、それぞれ用いるとともに、インダクタＬ１が定電流手段ＣＣＭと負荷回路ＬＣとの間に接続している。なお、図中、図１と同一部分には同一符号を付して説明は省略する。符号Ｃ１は、チョッパＣＨの入力端ｔ１、ｔ２間に接続した高周波バイパス用コンデンサである。符号Ｃ２は、駆動巻線ＤＷとスイッチング素子Ｑ１の制御端子との間に挿入した結合コンデンサである。符号Ａは第１の回路、符号Ｂは第２の回路である。負荷回路ＬＣの符号ＬＥＤは発光ダイオード、Ｃ３は出力コンデンサである。
次に、図２および図３を参照しながら第２の実施形態における回路動作について説明する。
【００３５】
直流電源ＤＣが投入されると、チョッパＣＨのスイッチング素子Ｑ１がオンしているので、直流電源ＤＣからスイッチング素子Ｑ１、定電流手段ＣＣＭを経由して第１の回路Ａ内を電流が流れ出し、電流は直線的に増加する。これにより、インダクタＬ１内に電磁エネルギーが蓄積される。なお、スイッチング素子Ｑ１がオンの期間中スイッチング素子Ｑ１のゲート・ソース間電圧ＶＧＳは０になる。増加する電流が定電流手段ＣＣＭの定電流値に達すると、電流の増加傾向が停止して定電流に保持される。なお、増加する電流がインダクタＬ１に流れている間、インダクタＬ１の端子電圧は、図３の（ｅ）に示すように正極性である。
【００３６】
増加する電流が定電流手段ＣＣＭの定電流値に達したとき、インダクタＬ１に流れる電流がさらに増加しようとするので、定電流手段ＣＣＭの電圧ＶＣＣＭが図３の（ａ）示すようにパルス状に大きくなる。そして、これに伴ってスイッチング素子Ｑ１のソース電位が制御端子（ゲート）の電位より高くなり、その結果制御端子が相対的に明らかに負電位になるため、スイッチング素子Ｑ１はオフする。このため、インダクタＬ１に流入する増加する電流ＩＵは、図３の（ｂ）に示すようにスイッチング素子Ｑ１のオフによって遮断される。
【００３７】
スイッチング素子Ｑ１がオフすると同時にインダクタＬ１に蓄積されていた電磁エネルギーの放出が開始して、第２の回路Ｂに図３の（ｃ）に示すように減少する電流が流れ出す。なお、減少する電流が流れている間、インダクタＬ１の電圧極性が図３の（ｅ）に示すように反転して負極性になり、駆動巻線ＤＷにはスイッチング素子Ｑ１の制御端子が負電位になる電圧が誘起され、図３の（ｆ）に示すように負電圧が定電流手段ＣＣＭを経由してスイッチング素子Ｑ１のゲート・ソース間に印加するので、スイッチング素子Ｑ１はオフ状態に維持される。
【００３８】
第２の回路に流れる減少する電流が０になると、スイッチング素子Ｑ１の制御端子に印加されていた負電圧が誘起されなくなると同時に、逆起電力により制御端子が図３の（ｅ）に示すように正になる電圧が駆動巻線ＤＷに誘起されるので、スイッチング素子Ｑ１は再びオンし、以後上述したのと同様な回路動作が繰り返される。
【００３９】
以上の回路動作から明らかなように、チョッパＣＨは、降圧チョッパ動作を行い、その出力端ｔ３、ｔ４間に接続する負荷回路ＬＣに増加する電流と減少する電流とが交互に流れる出力電流ＩＯが図３の（ｄ）に示されるように形成され、それらの直流成分で発光ダイオードＬＥＤが点灯し、出力コンデンサＣ４は高周波成分をバイパスする。
【００４０】
（第３の実施形態）第３の実施形態について説明する。第３の実施形態を図４に示す。本実施形態においては、定電流手段ＣＣＭがＧａＮ−ＨＥＭＴであるとともに、インダクタＬ１が定電流手段ＣＣＭとの間に負荷回路ＬＣが介在する位置に接続されている。
【００４１】
また、定電流手段ＣＣＭは、可調整電位源Ｅを用いてゲート電位を可変にすることで定電流値を可変にしている。なお、図中符号ＺＤ１は、スイッチング素子Ｑ１のゲート・ソース間電圧ＶＧＳが０．６Ｖ以上にならないようにクランプするためのダイオードである。
【００４２】
さらに、本実施形態においては、直列接続体を形成しているスイッチング素子Ｑ１、定電流手段ＣＣＭおよびダイオードＤ１が集積回路ＩＣとして構成されている。この集積回路ＩＣは、第１ないし第５の外部端子Ｐ１〜Ｐ５を備えている。第１の外部端子Ｐ１は、スイッチング素子Ｑ１のドレインから導出されている。第２の外部端子Ｐ２は、ダイオードＤ１のカソードから導出されている。第３の外部端子Ｐ３は、定電流手段ＣＣＭのソースおよびダイオードＤ１のアノードの接続点から導出されている。第４の外部端子Ｐ４は、スイッチング素子Ｑ１のゲートから導出されている。第５の外部端子Ｐ５は、定電流手段ＣＣＭのゲートから導出されている。
【００４３】
すなわち、集積回路ＩＣは、チョッパの上記３個のパワー系半導体素子からなる直列接続体の両端に位置する半導体素子の主端子から第１および第２の主端子が導出され、直列接続体の中間の接続部の主端子から第３の外部端子が導出され、スイッチング素子Ｑ１、定電流手段ＣＣＭの制御端子から第４および第５の外部端子が導出されている。したがって、上記第１ないし第３の外部端子はパワー系であり、第４および第５の外部端子は制御系である。
【００４４】
そうして、第３の実施形態においては、定電流手段ＣＣＭがスイッチング素子Ｑ１と同様にＧａＮ−ＨＥＭＴにより構成されているため、１０ＭＨｚ以上の高周波における高速スイッチング特性がより一層向上する。しかし、所望によりダイオードＤ１もＧａＮ系で形成すれば、ＧａＮ系基板を用いて一体的な集積回路を構成することができ、極めて高速なスイッチングを行えるとともに、頗る小形化されたチョッパを構成するのが容易になる。
【００４５】
また、可調整電位源Ｅ１を用いることで定電流値が可変であるから、所望の負荷電流を設定するのが容易になるとともに、電源電圧変動に対して可調整電位源Ｅ１を帰還制御すれば、電源電圧変動に対する発光ダイオードの光出力の変動を抑制することもできる。さらに、スイッチング素子Ｑ１の制御端子に印加される駆動巻線ＤＷの負電圧に定電流手段ＣＣＭおよび負荷回路ＬＣの電圧降下が加算される。
【００４６】
さらに、スイッチング素子、定電流手段およびダイオードを５つの外部端子を備えた集積回路として構成すれば、チョッパ全体が一層小形化するとともに、高速スイッチングを行わせるのが容易になる。
【００４７】
（第４の実施形態）第４の実施形態について説明する。第４の実施形態を図５に示す。なお、図２と同一部分については同一符号を付して説明を省略する。本実施形態においては、定電流手段ＣＣＭがトランジスタＱ２およびＱ３を用いたカレントミラー定電流回路により構成されている。なお、カレントミラー定電流回路は、トランジスタＱ２および抵抗器Ｒ１の直列回路がスイッチング素子Ｑ１と直列に挿入され、トランジスタＱ２のベースにトランジスタＱ３のベースが接続し、エミッタに逆バイアス電源Ｅ２が逆極性に接続し、コレクタとバイアス電源Ｅ２との直列回路に直流電源Ｅ３が接続している。さらに、トランジスタＱ３のコレクタとベースが導体で直結されている。
【００４８】
また、スイッチング素子Ｑ１の制御端子と定電流手段ＣＣＭを跨ぐ位置との間に一対のツェナーダイオードＺＤ１、ＺＤ２を逆極性に並列接続してクランプ回路を形成している。ツェナーダイオードＺＤ１のツェナー電圧は−１２Ｖ、またツェナーダイオードＺＤ２のツェナー電圧は＋０．７Ｖであり、スイッチング素子Ｑ１に過大なＶＧＳが印加されないように保護するようにしている。
【００４９】
そうして、第４の実施形態によれば、トランジスタＱ３に接続した直流電圧によりトランジスタＱ２に流れる定電流値を所望に制御できるとともに、定電流値に達したときに生じる電圧が高くなるから、負荷の発光ダイオードLEDの電圧を利用する必要がなくなる。また、定電流手段ＣＣＭ定電流値を制御するのに直流電源Ｅ２を用いるので、高速制御可能なトランジスタが不要になる。さらに、スイッチング素子Ｑ１をオフするときに定電流手段ＣＣＭを同期してオフさせれば、スイッチング素子Ｑ１を実質的にノーマリオフにできる。さらにまた、所望によりスイッチング素子Ｑ１、定電流手段ＣＣＭおよびダイオードＤ１の半導体部品部分をＧａＮ系チップに集積化することが可能である。
【００５０】
（第５の実施形態）第５の実施形態について説明する。第５の実施形態を図６および図７に示す。本実施形態は、本発明の第１ないし第４の実施形態の一部または複数において、ＬＥＤ点灯装置の半導体部品、コイル部品、コンデンサ部品および外部端子を中心に集積してＩＣ化したものである。すなわち、ＬＥＤ点灯装置の発光ダイオードLEDを除いた残余の回路部品を、平面コイル構造体Ｌ、平面コンデンサ構造体Ｃ、ＧａＮチップＧ、配線形成体Ｗ、端子形成体Ｔおよび基板構成体Ｂからなる各平面構造体に分割して形成し、これらの平面構造体を一体に積層し、各構造体間をスルーホールなどの手段を用いて接続して集積回路モジュールＩＣ´としたものである。図示例の集積回路モジュールＩＣは、概略以下の各平面構造体により構成されている。
平面コイル構造体Ｌは、図７に示すように、インダクタＬ１および駆動巻線ＤＷを、
【００５１】
それぞれ扁平コイル素線を平面において渦巻状をなすように巻回して形成し、それらが適度の離間状態となるように保持し、かつ内部および周囲を磁性体層Ｍで被覆してなり、全体として平面状に構成されている。そして、インダクタＬ１および駆動巻線ＤＷの一端は、コイルの中心部に位置して端子部ｔを構成している。そして、当該端子部ｔの中心にスルーホールｈが形成され、後述するＧａＮチップＧの定電流手段部分の一方の端子導体を当該スルーホールｈに挿入し、さらに導電体を内部に注入して、インダクタＬ１、駆動巻線ＤＷおよびＧａＮチップＧの接続導体を一緒に接続するように構成されている。なお、磁性体層Ｍは、図７の一部を図の右側に拡大して断面を示すように、例えばフェライト微粒子を分散したセラミックスまたはプラスチックスからなる。
平面コンデンサ構造体Ｃは、例えばそれぞれ薄い誘電体膜を挟んだ一対の電極体を備えてなる複数のコンデンサを集合した平面構造体である。
ＧａＮチップＧは、ＧａＮ系半導体基板にスイッチング素子Ｑ１、定電流手段ＣＣＭおよびダイオードＤ１が形成された平面構造体である。
配線形成体Ｗは、平面コイル構造体Ｌ、平面コンデンサ構造体ＣおよびＧａＮチップＧと後述する端子形成体Ｔとの間を所要に接続する平面構造体である。
端子形成体Ｔは、配線形成体Ｗと後述する基板構成体Ｂとの間に介在して両者を接続する。
【００５２】
基板構成体Ｂは、外部端子ＴＥおよび外部取付手段（図示しない。）を備え、以上説明の各平面構造体を一体的に支持してモジュール化している。なお、外部端子ＴＥは、ＬＥＤ点灯装置の入力端子および発光ダイオードLEDを接続する出力端子である。
【００５３】
そうして、本実施形態は、１０ＭＨｚ以上の高周波で動作するＬＥＤ点灯装置に好適であり、基板構成体Ｂに配設される外部端子ＴＥは、そのいずれも直流であり、直流の入出力だけであるから、動作が安定であるとともに、顕著な小形化を実現することができる。このため、ＬＥＤ点灯装置を照明装置の発光ダイオードの間に配設することも可能になり、照明装置の著しい小形化に寄与する。
【００５４】
さらに、インダクタおよび駆動巻線を平面コイル構造体にするとともに、少なくともスイッチング素子およびダイオードを平面コイル構造の少なくとも一面に積層された集積回路を構成していることにより、駆動コイルとスイッチング素子との間の距離が最短化されて、不要で、しかも雑音発生などに有害な寄生インダクタンスや寄生キャパシタンスの発生を最小限に止めることができるので、チョッパ動作の安定性および信頼性が向上する。
【符号の説明】
【００５５】
Ａ…第１の回路、Ｂ…第２の回路、Ｃ１…高周波バイパスコンデンサ、Ｃ２結合コンデンサ、Ｃ３…出力コンデンサ、ＣＣＭ…定電流手段、ＣＨ…チョッパ、Ｄ１…ダイオード、ＤＢ…整流回路、ＤＣ…直流電源、ＤＷ…駆動巻線、ＩＣ…集積回路、Ｌ１…インダクタ、ＬＣ…負荷回路、LED…発光ダイオード、Ｑ１…スイッチング素子、ｔ１、ｔ２…直流入力端、ｔ３、ｔ４…直流出力端
【図１】
2014064007.tif 000003
【図２】
2014064007.tif 000004
【図３】
2014064007.tif 000005
【図４】
2014064007.tif 000006
【図５】
2014064007.tif 000007
【図６】
2014064007.tif 000008
【図７】
2014064007.tif 000009