(57)【要約】【課題】負荷急変した場合においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現することを目的とする。【解決手段】力率を改善する昇圧型力率改善回路において、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて電圧エラーアンプの応答速度を速くする位相補償部を備える昇圧型力率改善回路とする。【選択図】図１
2014099970.tif 000002
【特許請求の範囲】
【請求項１】
力率を改善する昇圧型力率改善回路において、
ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて前記電圧エラーアンプの応答速度を速くする位相補償部を備える
ことを特徴とする昇圧型力率改善回路。
【請求項２】
請求項１に記載の昇圧型力率改善回路において、
前記位相補償部は、前記電圧エラーアンプの出力とグランドとの間に配置されたスイッチ素子を備え、前記出力電圧が所定の範囲外になった場合に、前記スイッチ素子を切り替えて前記位相補償インピーダンスを増大させる
ことを特徴とする昇圧型力率改善回路。
【請求項３】
請求項２に記載の昇圧型力率改善回路において、
前記位相補償部は、前記スイッチ素子に直列に接続されたコンデンサを備え、前記出力電圧が所定の範囲内である場合に前記スイッチ素子を導通させ、前記出力電圧が所定の範囲外になった場合に前記スイッチ素子を遮断して、前記位相補償インピーダンスを増大させる
ことを特徴とする昇圧型力率改善回路。
【請求項４】
請求項３に記載の昇圧型力率改善回路において、
前記位相補償部は、前記スイッチ素子に並列に接続されたコンデンサを備え、前記出力電圧が所定の範囲内である場合に前記スイッチ素子を導通させ、前記出力電圧が所定の範囲外になった場合に前記スイッチ素子を遮断して、前記位相補償インピーダンスを増大させる
ことを特徴とする昇圧型力率改善回路。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の昇圧型力率改善回路において、
前記ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを所定の一定時間だけ増大させて、前記電圧エラーアンプの応答速度を前記所定の一定時間だけ速くするように時間計測するタイマー部を備える
ことを特徴とする昇圧型力率改善回路。
【請求項６】
力率を改善する昇圧型力率改善回路において、
ブースト回路の出力電圧が所定の範囲外となった場合に、電圧エラーアンプの出力端子−マイナス端子間の負荷に並列に追加されているコンデンサの接続を解除し、前記電圧エラーアンプの応答速度を速くする位相補償部を備える
ことを特徴とする昇圧型力率改善回路。
【請求項７】
請求項６に記載の昇圧型力率改善回路において、
前記位相補償部は、
前記コンデンサに直列接続されて、前記ブースト回路の出力電圧が所定の範囲外になった場合にオフ動作して前記コンデンサの並列接続を解除することで前記電圧エラーアンプの応答速度を速くし、前記ブースト回路の出力電圧が所定の範囲内である場合にオン動作して前記コンデンサの並列接続を確立することで前記電圧エラーアンプの応答速度を遅くするフォトモスリレーを備える
ことを特徴とする昇圧型力率改善回路。
【請求項８】
請求項６または請求項７のいずれか一項に記載の昇圧型力率改善回路において、
前記ブースト回路の出力電圧が所定の範囲外となった場合に、電圧エラーアンプの出力端子−マイナス端子間の負荷に並列に追加されているコンデンサの接続を所定の一定時間だけ解除させるタイマー部を備える
ことを特徴とする昇圧型力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷急変時でも出力電圧の脈動を低減させる昇圧型力率改善回路等に関する。
【背景技術】
【０００２】
下記特許文献１には、スイッチング電源装置の制御回路に関する発明であって、交流入力の電圧と電流の整流波形を比較増幅する第１の増幅器、第１の増幅器の出力を三角波形と比較して第１のＰＷＭ信号に変換する第１のコンパレータ、ＤＣ／ＤＣコンバーターの出力電圧を基準電圧と比較増幅する第２の増幅器、第２の増幅器の出力を第１のＰＷＭ信号でチョッピングするスイッチ素子、及び、そのチョッピング出力の平滑出力と三角波形を比較して第２のＰＷＭ信号に変換する第２のコンパレータを設け、第２のＰＷＭ信号により、前記ＤＣ／ＤＣコンバーターを制御するスイッチング電源装置の制御回路が記載されている。
【０００３】
さらに具体的には、図１２に示すように、コンパレータＭ５、スイッチ素子Ｑ２、ダイオードＤ２、抵抗Ｒ６，Ｒ７、コンデンサＣ３で構成される掛算回路を備える回路構成とすることが提案されている。図１２は、従来のスイッチング電源装置の制御回路を説明する図である。
【０００４】
また、整流器ＲＦ１の出力電圧のＲ１とＲ２分圧値と入力電流検出電流の全波整流後の電圧変換値の差分を増幅する第１の増幅器Ｍ１の出力ＶＢが第１のコンパレータＭ５で三角波と比較され第１のＰＷＭ信号となりスイッチ素子Ｑ２を駆動する。また、出力電圧のＲ４、Ｒ５の分圧値と基準電圧Ｖｒの差分を増幅する第２の増幅器Ｍ２の出力ＶｃはＱ２でチョッピングされ、Ｄ２、Ｃ３、Ｒ７で平滑化される。また、その平滑出力は第２のコンパレータＭ３で三角波と比較され第２のＰＷＭ信号に変換され、スイッチング素子Ｑ１を制御する技術思想が開示されている。
【０００５】
特許文献１の発明によれば、入力力率改善用のスイッチング電源装置の制御回路を安価な部品で、簡単な構成により実現できる為、コンピュータやその端末装置、通信機等に使用される高力率のスイッチング装置に適用して、その産業上の利用効果が極めて大なるものであることが示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−０３８１３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
昇圧型力率改善回路（ＰＦＣ：Power Factor Correction）では、負荷急変時に、出力電圧に脈動が生じることがある。脈動した出力電圧は正常時の出力電圧よりも大きな電圧値を含むため、脈動した大きな電圧値が負荷や回路素子等に印加されて耐圧オーバー等により損傷が生じることが懸念される。
【０００８】
本発明は、上述した問題点に鑑み為された発明であって、負荷急変時においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の昇圧型力率改善回路は、力率を改善する昇圧型力率改善回路であって、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの位相補償インピーダンスを増大させて電圧エラーアンプの応答速度を速くする位相補償部を備えることを特徴とする。
【００１０】
また、本発明の昇圧型力率改善回路は、ブースト回路の出力電圧が所定の範囲外になった場合に、電圧エラーアンプの出力端子−マイナス端子間の負荷に並列に追加されたコンデンサの接続を解除し、電圧エラーアンプの応答速度を速くする位相補償部を備えることを特徴とする。
【発明の効果】
【００１１】
負荷急変時においても、電圧エラーアンプの応答速度を一時的に増大させることにより、ブースト回路の出力電圧の脈動を低減させる昇圧型力率改善回路等を実現できる。
【図面の簡単な説明】
【００１２】
【図１】第一の実施形態にかかる昇圧型力率改善回路の構成概要を説明するブロック図である。
【図２】第一の実施形態にかかる昇圧型力率改善回路の位相補償部による位相補償インピーダンスの増大処理を説明するタイムチャートであり、（ａ）がブースト回路の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。
【図３】第二の実施形態にかかる昇圧型力率改善回路の構成概要を説明する概念図である。
【図４】第三の実施形態にかかる昇圧型力率改善回路の構成概要を説明する概念図である。
【図５】第三の実施形態にかかる昇圧型力率改善回路の位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。
【図６】第四の実施形態にかかる昇圧型力率改善回路の構成概要を説明する概念図である。
【図７】第四の実施形態にかかる昇圧型力率改善回路の位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。
【図８】第四の実施形態にかかる昇圧型力率改善回路の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図であり、（ａ）がブースト回路の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図であり、（ｄ）がシャントレギュレータ（Ｍ１）の動作を説明する図であり、（ｅ）がＭＯＳＦＥＴ（Ｑ２）の動作を説明する図である。
【図９】第五の実施形態にかかる一定時間のみ位相補償インピーダンスを増大させる昇圧型力率改善回路の構成概要を説明する概念図である。
【図１０】第五の実施形態にかかる昇圧型力率改善回路の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図であり、（ａ）がブースト回路の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図であり、（ｄ）がシャントレギュレータ（Ｍ１）の動作を説明する図であり、（ｅ）がタイマーＩＣの動作を説明する図であり、（ｆ）がＭＯＳＦＥＴ（Ｑ２）の動作を説明する図である。
【図１１】第五の実施形態にかかる昇圧型力率改善回路が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を所定期間（Ｔ）だけ一時的に増大させる動作を順次説明するフロー図である。
【図１２】従来のスイッチング電源装置の制御回路を説明する図である。
【図１３】第六の実施形態にかかる昇圧型力率改善回路を説明する概念図である。
【図１４】第七の実施形態にかかる昇圧型力率改善回路を説明する概念図である。
【発明を実施するための形態】
【００１３】
本実施形態で説明する昇圧型力率改善回路は、負荷急変時において発生するブースト回路の出力電圧の変動（典型的にはオーバーシュート）を抑制する機能を有する位相補償部を備える。
【００１４】
負荷急変時において発生する出力電圧の変動を検知すると、本実施形態の位相補償部は、電圧エラーアンプの位相補償インピーダンスを一時的に増大させることにより、時定数を一時的に低減させて、電圧エラーアンプの応答速度を一時的に増大させる。
【００１５】
従って、負荷急変時において発生する出力電圧の変動は、電圧エラーアンプが有する応答速度が増大された出力電圧安定化作用により迅速に終息し、出力電圧の脈動やリップルに伴うオーバーシュート等が速やかに低減される昇圧型力率改善回路とできる。
【００１６】
昇圧型力率改善回路（ＰＦＣ回路）の出力電圧には入力周波数の高調波を含まれることが知られており、特にＡＣラインの通常周波数である５０または６０ヘルツの２倍の周波数である１００または１２０ヘルツのリップルを多く含む。
【００１７】
電圧エラーアンプには当該出力電圧が分圧入力されるが、電圧エラーアンプの出力に上述した高調波のリップル成分が多く含まれると入力電流が歪むこととなり、力率の悪化を招来する。このため、電圧エラーアンプにおける１００または１２０ヘルツのゲインを可能な限り低減させることが好ましい。
【００１８】
一般に昇圧型力率改善回路は、力率の改善を優先する観点から、応答速度を極めて遅く設定している。このため、仮に急激かつ変化量の大きな負荷変動が生じた場合には、昇圧型力率改善回路の出力電圧に、オーバーシュートまたはアンダーシュートが顕著に生じることとなる。具体的には、重負荷から軽負荷に負荷急変した場合にはオーバーシュートが発生し、軽負荷から重負荷に負荷急変した場合にはアンダーシュートが発生する。
【００１９】
オーバーシュートやアンダーシュートを含む出力電圧の脈動やリップルは好ましいものではないところ、特にオーバーシュートは、負荷を含めた回路素子の耐圧オーバーによる素子破壊や回路破壊を招来し、回路寿命を著しく低減させることが懸念される。
【００２０】
本実施形態においては、負荷急変があった場合に生じる出力電圧の変動を迅速に検出して、一時的に電圧エラーアンプの応答速度を速くすることで、当該負荷変動に起因するオーバーシュートやアンダーシュートを低減させる技術思想を提案する。
【００２１】
電圧エラーアンプの応答速度を速くするのは一時的でありオーバーシュート等の低減に伴い速やかに電圧エラーアンプの応答速度を元に戻すことから、昇圧型力率改善回路が本来有する力率への悪影響は、全体としては考慮に値しない程度とできる。
【００２２】
より具体的には、実施形態の昇圧型力率改善回路は、出力電圧の変動に対応して位相補償インピーダンスをスイッチ操作により一時的に増大させることが可能な位相補償部を、出力電圧のフィードバックループ内に設ける。
【００２３】
スイッチ素子はＭＯＳＦＥＴで構成することができ、電圧エラーアンプ出力の位相補償インピーダンスを増大させることで、電圧エラーアンプに迅速な応答作用を生起させて、オーバーシュート等を速やかに終息させる。
【００２４】
さらに具体的には、容量素子とスイッチ素子とを並列接続し、通常時にはスイッチ素子の導通によりスルーパスされていた容量素子を、出力電圧変動時にはスイッチ素子を遮断することができる。
【００２５】
これにより、当該容量素子と他の容量素子との直列接続が形成されるので、結合容量が低減されて、位相補償インピーダンスが増大して電圧エラーアンプの応答速度が速くなる。従って、オーバーシュートが迅速に低減される。
【００２６】
また、負荷急変がない通常時においては、当該容量素子は直列挿入されずにスルーされるので、電圧エラーアンプの位相補償インピーダンスは増大されず、昇圧型力率改善回路の動作全体として力率の悪化を招くことはない。
【００２７】
（第一の実施形態）
図１は、第一の実施形態にかかる昇圧型力率改善回路１０００の構成概要を説明するブロック図である。図１に示すように、昇圧型力率改善回路１０００は、交流電源１０１０からのＡＣ入力を全波整流する全波整流回路１０２０と、全波整流回路１０２０からの入力を昇圧するブースト回路１０３０とを備える。
【００２８】
また、昇圧型力率改善回路１０００は、ブースト回路１０３０への入力電圧を検出する入力検出回路１０５０と、ブースト回路１０３０からの出力電圧がフィードバック入力される電圧エラーアンプ（誤差増幅器）１０８０とを備える。また、昇圧型力率改善回路１０００は、ブースト回路１０３０からの出力電圧に対応して、電圧エラーアンプ１０８０の位相を所定の適切な位相補償インピーダンスで補償する位相補償部１０９０を備える。
【００２９】
また、入力検出回路１０５０の出力と電圧エラーアンプ１０８０の出力とは乗算器１０６０で掛け合わされ、コンパレータ１０７０において三角波と比較されてＰＷＭ信号に変換される。また、ブースト回路１０３０のスイッチ素子１０３１は、当該ＰＷＭ信号で駆動される。
【００３０】
また、ブースト回路１０３０は、スイッチング素子（Ｑ１）１０３１とインダクタ（Ｌ１）１０３２と整流ダイオード（Ｄ１）１０３３と平滑コンデンサ１０３４（Ｃ１）とを備え、ＤＣ−ＤＣコンバーターーと称される場合もある。また、ブースト回路１０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間には、不図示の負荷が接続される。
【００３１】
図２は、第一の実施形態にかかる昇圧型力率改善回路１０００の位相補償部１０９０による位相補償インピーダンスの増大処理を説明するタイムチャートである。図２（ａ）がブースト回路１０３０の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路１０３０の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。
【００３２】
図２から理解できるように、ブースト回路１０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間に接続される負荷には、負荷の変動がなければ一定の出力電圧Ｖｏｕｔが印加される。また、この場合の出力電流Ｉｏｕｔは一定である。
【００３３】
ここで、図２に示すように重負荷から軽負荷への負荷急変が生じると、出力電流Ｉｏｕｔが一気に低減するとともに、出力電圧Ｖｏｕｔが破線で示すように脈動し、大きなオーバーシュートが生じる。
【００３４】
位相補償部１０９０は、出力電圧Ｖｏｕｔのオーバーシュートを予め設定された上限電圧にて早い段階で検出し、位相補償インピーダンスを一時的に増大させる。すなわち、位相補償部１０９０は、所定の上限電圧を超える出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスを増大させて、所定の上限電圧以下の出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスの増大処理を解除して元に戻す。
【００３５】
上述の動作処理により、電圧エラーアンプ１０８０が一時的に迅速な応答速度で機能することとなり、ブースト回路１０３０の出力電圧Ｖｏｕｔは、オーバーシュートが図２に実線で示すように低減されることとなる。
【００３６】
上述の第一の実施形態においては、オーバーシュートの場合すなわち重負荷から軽負荷に負荷変動した場合を典型例として説明したが、アンダーシュートの場合すなわち軽負荷から重負荷に負荷変動した場合においても、同様に処理可能である。
【００３７】
アンダーシュートを低減させる場合には、図２に示す上限電圧に換えてまたはこれと共に、負側に下限電圧を設定することにより、これを超えて低い出力電圧Ｖｏｕｔとなった場合に、位相補償部１０９０の位相補償インピーダンスを増大させる処理とできる。
【００３８】
第一の実施形態で示した昇圧型力率改善回路１０００においては、位相補償部１０９０の位相補償インピーダンスを増大させる具体的な回路構成と、出力電圧Ｖｏｕｔを検出する具体的な回路構成とは明示していないが、周知の各種回路素子や各種ＩＣを用いて構成できることは自明である。
【００３９】
（第二の実施形態）
図３は、第二の実施形態にかかる昇圧型力率改善回路３０００の構成概要を説明する概念図である。図３においては、昇圧型力率改善回路３０００の関連箇所のみを示しており、その他の箇所については記載を省略している。
【００４０】
図３から理解できるように、昇圧型力率改善回路３０００は、ブースト回路３０３０を備える。ブースト回路３０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。
【００４１】
また、昇圧型力率改善回路３０００は、電圧エラーアンプ３０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ３１００を備える。すなわち、図３においては図示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ３１００内に納められているものとする。
【００４２】
図３において、電圧エラーアンプ３０８０のマイナス側入力端子には、ブースト回路３０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ３０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。
【００４３】
また、図３に示すように、昇圧型力率改善回路３０００は、ブースト回路３０３０の出力電圧Ｖｏｕｔを検出する電圧検出部３２００を備える。また、昇圧型力率改善回路３０００は、電圧検出部３２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを適切に変更処理する位相補償部３０９０を備える。
【００４４】
なお、図３においては、説明の便宜上、電圧検出部３２００と位相補償部３０９０とを分離して説明しているが、電圧検出部３２００の回路構成等を位相補償部３０９０に一体的に含め、位相補償部３０９０で電圧を検出する回路構成等としても良い。
【００４５】
また、位相補償部３０９０は、電圧エラーアンプ３０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００と、キャパシタ（Ｃ３）３４００と並列に接続されたスイッチ素子（ＳＷ）３３００とを備える。
【００４６】
また、位相補償部３０９０は、電圧エラーアンプ３０８０の出力端子と接地との間に、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを、備える。
【００４７】
第二の実施形態にかかる昇圧型力率改善回路３０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を導通させる。
【００４８】
スイッチ素子（ＳＷ）３３００が導通されることにより、スイッチ素子（ＳＷ）３３００と並列に接続されたキャパシタ（Ｃ３）３４００は電気的にスルーされることとなり電気的には無視できるものとなる。
【００４９】
これにより、電圧エラーアンプ３０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスとなる。また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路３０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ３０８０の応答速度は、一般的には比較的遅いものとなる。
【００５０】
一方、昇圧型力率改善回路３０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部３２００で検出されると、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を遮断させる。
【００５１】
スイッチ素子（ＳＷ）３３００が遮断されることにより、スイッチ素子（ＳＷ）３３００と並列に接続されたキャパシタ（Ｃ３）３４００は電気的に活性化されることとなり、直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００が、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、並列に接続されることとなる。
【００５２】
これにより、電圧エラーアンプ３０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００と、の並列接続により形成されるインピーダンスとなる。
【００５３】
また、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）３５００及びキャパシタ（Ｃ３）３４００と、の並列接続により形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスに比較して大きい。従って、時定数が小さくなって、電圧エラーアンプ３０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。この場合においても、電圧エラーアンプ３０８０の応答速度が増大するのは一時的であるので、全体としての力率の効率悪化を招来することはない。
【００５４】
（第三の実施形態）
図４は、第三の実施形態にかかる昇圧型力率改善回路４０００の構成概要を説明する概念図である。図４においては、昇圧型力率改善回路４０００の関連箇所のみを示しており、その他の箇所については記載を省略している。また、図３に示した第二の実施形態と同一の箇所には同一の符号を付している。
【００５５】
図４から理解できるように、昇圧型力率改善回路４０００は、ブースト回路３０３０を備える。ブースト回路３０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。
【００５６】
また、昇圧型力率改善回路４０００は、電圧エラーアンプ３０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ３１００を備える。すなわち、図４においては図示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ３１００内に納められているものとする。
【００５７】
図４において、電圧エラーアンプ３０８０のマイナス側入力端子には、ブースト回路３０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ３０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。
【００５８】
また、図４に示すように、昇圧型力率改善回路４０００は、ブースト回路３０３０の出力電圧Ｖｏｕｔを検出する電圧検出部３２００を備える。また、昇圧型力率改善回路４０００は、電圧検出部３２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを適切に変更処理する位相補償部３０９０を備える。
【００５９】
なお、図４においては、説明の便宜上、電圧検出部３２００と位相補償部３０９０とを分離して示したが、電圧検出部３２００の回路構成等を位相補償部３０９０に例えばワンチップ化等により一体的に含め、位相補償部３０９０で電圧を検出する回路構成等としても良い。
【００６０】
また、位相補償部３０９０は、電圧エラーアンプ３０８０の出力端子と接地との間に直列に接続されたキャパシタ（Ｃ５）３５００とスイッチ素子（ＳＷ）３３００とを備える。
【００６１】
また、位相補償部３０９０は、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを、電圧エラーアンプ３０８０の出力端子と接地との間に備え、また、直列接続されたキャパシタ（Ｃ５）３５００及びスイッチ素子（ＳＷ）３３００と、並列に接続される。
【００６２】
第三の実施形態にかかる昇圧型力率改善回路４０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を導通させる。
【００６３】
スイッチ素子（ＳＷ）３３００が導通されることにより、スイッチ素子（ＳＷ）３３００と直列に接続されたキャパシタ（Ｃ５）３５００は、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と並列に電気的に接続形成される。
【００６４】
これにより、電圧エラーアンプ３０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスとなる。また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路３０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ３０８０の応答速度は、一般的には比較的遅いものとなる。
【００６５】
一方、昇圧型力率改善回路４０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部３２００で検出されると、位相補償部３０９０がスイッチ素子（ＳＷ）３３００を遮断させる。
【００６６】
スイッチ素子（ＳＷ）３３００が遮断されることにより、スイッチ素子（ＳＷ）３３００と直列に接続されたキャパシタ（Ｃ５）３５００は電気的に接続が遮断されることとなり、いわば電気的に非活性化され、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみが位相補償インピーダンスを形成することとなる。
【００６７】
すなわち、電圧エラーアンプ３０８０の位相補償インピーダンスは、電圧エラーアンプ３０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成されるインピーダンスとなる。
【００６８】
また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されるインピーダンスに比較して大きい。従って、時定数が小さくなって、電圧エラーアンプ３０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。
【００６９】
図５は、第三の実施形態にかかる昇圧型力率改善回路４０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。
【００７０】
そこで、第三の実施形態にかかる昇圧型力率改善回路４０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作について、図５に示す各ステップに基づいて順次以下に説明する。なお、図５に示した動作フローのスイッチ処理については、第二の実施形態で説明した昇圧型力率改善回路３０００においてもそのまま適用することができる。また、以下の説明においては上限電圧を超えるオーバーシュートが生じた具体例について説明する。
【００７１】
（ステップＳ５００）
昇圧型力率改善回路の動作を開始するか否かをオペレータが判断する。動作を開始する場合にはステップＳ５１０へと進み、動作を開始しない場合にはステップＳ５００で待機する。
【００７２】
（ステップＳ５１０）
昇圧型力率改善回路４０００の電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以上であるか否かを判断する。電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以上であると判断した場合は、ステップＳ５２０へと進む。また、電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以上ではないと判断した場合は、ステップＳ５６０へと進む。
【００７３】
（ステップＳ５２０）
昇圧型力率改善回路４０００の位相補償部３０９０は、スイッチ素子（ＳＷ）３３００を遮断する。スイッチ素子（ＳＷ）３３００を遮断すると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成されることとなり、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成される位相補償インピーダンスよりも増大する。従って、電圧エラーアンプ３０８０の応答速度が一時的に速くなり、出力電圧Ｖｏｕｔのオーバーシュートが速やかに低減されて安定化されるような補償処理が迅速に遂行される。
【００７４】
（ステップＳ５３０）
昇圧型力率改善回路４０００の電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以下であるか否かを判断する。電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以下であると判断した場合は、ステップＳ５４０へと進む。また、電圧検出部３２００が、ブースト回路３０３０の出力が予め設定された上限電圧以下ではないと判断した場合は、ステップＳ５２０に戻る。
【００７５】
（ステップＳ５４０）
昇圧型力率改善回路４０００の位相補償部３０９０は、スイッチ素子（ＳＷ）３３００を導通させる。スイッチ素子（ＳＷ）３３００を導通させると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）３５００と、の並列接続により形成されることとなり、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）のみにより形成される位相補償インピーダンスよりも低減される。従って、電圧エラーアンプ３０８０の応答速度が通常時に戻って遅くなり、昇圧型力率改善回路４０００の力率が所望の高い効率に維持される。
【００７６】
（ステップＳ５５０）
昇圧型力率改善回路４０００の動作を終了する場合には、このフローを終了する。また、昇圧型力率改善回路４０００の動作を終了しない場合には、ステップＳ５１０へと戻る。
【００７７】
（ステップＳ５６０）
昇圧型力率改善回路は、公知の通常動作を遂行する。
【００７８】
上述の説明においては、オーバーフローを低減させる動作について典型例として説明したが、これに限定されるものではなく、アンダーフローを低減させる構成としてもよいことは自明である。また、オーバーフローとアンダーフローとを共に低減させる回路構成としてもよい。
【００７９】
（第四の実施形態）
図６は、第四の実施形態にかかる昇圧型力率改善回路６０００の構成概要を説明する概念図である。図６においては、昇圧型力率改善回路６０００の関連箇所のみを示しており、その他の箇所については記載を省略している。
【００８０】
図６から理解できるように、昇圧型力率改善回路６０００は、ブースト回路６０３０を備える。ブースト回路６０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。
【００８１】
また、昇圧型力率改善回路６０００は、電圧エラーアンプ６０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ６１００を備える。すなわち、図６においては示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ６１００内に納められているものとする。
【００８２】
図６において、電圧エラーアンプ６０８０のマイナス側入力端子には、ブースト回路６０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ６０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。
【００８３】
また、図６に示すように、昇圧型力率改善回路６０００は、ブースト回路６０３０の出力電圧Ｖｏｕｔを検出する電圧検出部６２００を備える。また、昇圧型力率改善回路６０００は、電圧検出部６２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを適切に変更処理する位相補償部６０９０を備える。
【００８４】
なお、図６においては、説明の便宜上、電圧検出部６２００と位相補償部６０９０とを分離して示したが、電圧検出部６２００の回路構成等を位相補償部６０９０に例えばワンチップ化等により一体的に含め、位相補償部６０９０で電圧を検出する回路構成等としても良い。
【００８５】
電圧検出部６２００は、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とで分圧検出した電圧値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０を備える。シャントレギュレータ（Ｍ１）６２３０は、アノードが接地されておりカソードが抵抗（Ｒ５）６２４０を介して基準電圧１２Ｖに接続されている。
【００８６】
また、電圧検出部６２００の抵抗（Ｒ５）６２４０とシャントレギュレータ（Ｍ１）６２３０のカソードとの接続点が、位相補償部６０９０のＭＯＳＦＥＴ６３００のゲートに接続されている。また、抵抗（Ｒ５）６２４０とシャントレギュレータ（Ｍ１）６２３０のカソードとの接続点は、抵抗（Ｒ４）６２５０を介して接地されている。
【００８７】
また、位相補償部６０９０は、電圧エラーアンプ６０８０の出力端子と接地との間に直列に接続されたキャパシタ（Ｃ５）６５００とＭＯＳＦＥＴ６３００とを備える。ＭＯＳＦＥＴ６３００のドレインはキャパシタ（Ｃ５）６５００に接続され、ＭＯＳＦＥＴ６３００のソースは接地される。
【００８８】
また、位相補償部６０９０は、電圧エラーアンプ６０８０の出力端子と接地との間に、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを備え、またこれらは、直列接続されたキャパシタ（Ｃ５）６５００及びＭＯＳＦＥＴ６３００と並列に接続される。また、位相補償部６０９０は、ＭＯＳＦＥＴ６３００に並列に接続されたコンデンサ（Ｃ３）を備える。
【００８９】
第四の実施形態にかかる昇圧型力率改善回路６０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部６０９０がＭＯＳＦＥＴ６３００を導通させる。
【００９０】
ＭＯＳＦＥＴ６３００が導通されることにより、ＭＯＳＦＥＴ６３００と並列に接続されたキャパシタ（Ｃ３）は、電気的にスルーされて、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、コンデンサ（Ｃ５）６５００と、の並列接続が電気的に形成される。
【００９１】
これにより、電圧エラーアンプ６０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスとなる。
【００９２】
また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路６０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ６０８０の応答速度は、力率を稼ぐために一般的には比較的遅いものとなる。
【００９３】
一方、昇圧型力率改善回路６０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部６２００で検出されると、位相補償部６０９０がＭＯＳＦＥＴ６３００を遮断させる。
【００９４】
ＭＯＳＦＥＴ６３００が遮断されることにより、ＭＯＳＦＥＴ６３００と並列に接続されたキャパシタ（Ｃ３）は電気的に経路が形成されることとなり、いわば電気的に活性化される。従って、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により位相補償インピーダンスが形成されることとなる。
【００９５】
すなわち、電圧エラーアンプ６０８０の位相補償インピーダンスは、電圧エラーアンプ６０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスとなる。
【００９６】
また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）６５００と、の並列接続により形成されるインピーダンスに比較して大きい。
【００９７】
従って、時定数が小さくなって、電圧エラーアンプ６０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。
【００９８】
図７は、第四の実施形態にかかる昇圧型力率改善回路６０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作を順次説明するフロー図である。
【００９９】
そこで、第四の実施形態にかかる昇圧型力率改善回路６０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作について、図７に示す各ステップに基づいて順次以下に説明する。
【０１００】
（ステップＳ７００）
昇圧型力率改善回路の動作を開始するか否かをオペレータが判断する。動作を開始する場合にはステップＳ７１０へと進み、動作を開始しない場合にはステップＳ７００で待機する。
【０１０１】
（ステップＳ７１０）
昇圧型力率改善回路６０００の電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以上であるか否かを判断する。電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以上であると判断した場合は、ステップＳ７２０へと進む。また、電圧検出部７２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以上ではないと判断した場合は、ステップＳ７８０へと進む。
【０１０２】
（ステップＳ７２０）
ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０は、リファレンス入力が所定の設定値を超えると、アノードとカソードとを短絡する。これにより、シャントレギュレータ（Ｍ１）６２３０のカソード及びカソードに接続されるＭＯＳＦＥＴ（Ｑ２）６３００のゲートは、接地電圧となり、ゲートオフとされる。
【０１０３】
（ステップＳ７３０）
昇圧型力率改善回路６０００の位相補償部６０９０は、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間を遮断する。ＭＯＳＦＥＴ（Ｑ２）６３００を遮断すると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成されることとなる。
【０１０４】
（ステップＳ７４０）
このインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）６５００と、の並列接続により形成される位相補償インピーダンスよりも増大する。従って、電圧エラーアンプ６０８０の応答速度が一時的に速くなり、出力電圧Ｖｏｕｔのオーバーシュートが速やかに低減されて安定化されるような補償処理が迅速に遂行される。
【０１０５】
（ステップＳ７５０）
昇圧型力率改善回路６０００の電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以下であるか否かを判断する。電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以下であると判断した場合は、ステップＳ７６０へと進む。また、電圧検出部６２００が、ブースト回路６０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）６２３０のリファレンス値以下ではないと判断した場合は、ステップ７２０に戻る。
【０１０６】
（ステップＳ７６０）
昇圧型力率改善回路６０００の位相補償部６０９０は、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間を導通させる。ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間を導通させると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）６５００のみと、の並列接続により形成されることとなる。
【０１０７】
このため、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）と、の並列接続により形成される位相補償インピーダンスよりも低減される。従って、電圧エラーアンプ６０８０の応答速度が通常時に戻って遅くなり、昇圧型力率改善回路６０００の力率が所望の高い効率に維持される。
【０１０８】
より具体的には、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０は、リファレンス入力が所定の設定値を超えなければ、アノードとカソードとの間を遮断する。これにより、シャントレギュレータ（Ｍ１）６２３０のカソード及び当該カソードに接続されるＭＯＳＦＥＴ（Ｑ２）６３００のゲートは、ゲートオン電圧となる。
【０１０９】
（ステップＳ７７０）
昇圧型力率改善回路６０００の動作を終了する場合には、このフローを終了する。また、昇圧型力率改善回路６０００の動作を終了しない場合には、ステップＳ７１０へと戻る。
【０１１０】
（ステップＳ７８０）
昇圧型力率改善回路は、公知の通常動作を遂行する。
【０１１１】
上述の説明においては、オーバーフローを低減させる動作について典型例として説明したが、これに限定されるものではなく、アンダーフローを低減させる構成としてもよいことは自明である。また、オーバーフローとアンダーフローとを共に低減させる回路構成としてもよい。
【０１１２】
図８は、第四の実施形態にかかる昇圧型力率改善回路６０００の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図である。
【０１１３】
図８（ａ）がブースト回路６０３０の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路６０３０の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。
【０１１４】
また、図８（ｄ）がシャントレギュレータ（Ｍ１）６２３０の動作を説明する図であり、図８（ｅ）がＭＯＳＦＥＴ（Ｑ２）６３００の動作を説明する図である。
【０１１５】
図８から理解できるように、ブースト回路６０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間に接続される負荷には、負荷の変動がなければ一定の出力電圧Ｖｏｕｔが印加される。また、この場合の出力電流Ｉｏｕｔは一定である。
【０１１６】
ここで、図８に示すように重負荷から軽負荷への負荷急変が生じると、出力電流Ｉｏｕｔが一気に低減するとともに、出力電圧Ｖｏｕｔが破線で示すように脈動し、大きなオーバーシュートが生じる。
【０１１７】
電圧検出部６２００は、出力電圧Ｖｏｕｔのオーバーシュートを予め設定された上限電圧にて早い段階で検出し、位相補償部６０９０が位相補償インピーダンスを一時的に増大させる。すなわち、位相補償部６０９０は、所定の上限電圧を超える出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスを増大させて、所定の上限電圧以下の出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスの増大処理を解除して元に戻す。
【０１１８】
より詳細には、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０が、検出分圧出力が所定電圧値を超えるとオンとなりアノード−カソード間を短絡する。
【０１１９】
これにより、ＭＯＳＦＥＴ（Ｑ２）６３００のゲート電圧は接地電圧となり、ＭＯＳＦＥＴ（Ｑ２）６３００がオフされる。従って、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間が遮断されて、キャパシタ（Ｃ５）６５００及びキャパシタ（Ｃ３）が電気的に直列に接続される。
【０１２０】
一方、ブースト回路６０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）６２１０と抵抗（Ｒ７）６２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）６２３０が、検出分圧出力が所定電圧値を超えない場合にはオフとなりアノード−カソード間を遮断する。
【０１２１】
これにより、ＭＯＳＦＥＴ（Ｑ２）６３００のゲート電圧は例えば１２Ｖとなり、ＭＯＳＦＥＴ（Ｑ２）６３００がオンされる。従って、ＭＯＳＦＥＴ（Ｑ２）６３００のソース−ドレイン間が短絡されて、キャパシタ（Ｃ３）が電気的に無視されるものとなる。
【０１２２】
上述の動作処理により、電圧エラーアンプ６０８０が一時的に迅速な応答速度で機能することとなり、ブースト回路６０３０の出力電圧Ｖｏｕｔは、オーバーシュートが図８に実線で示すように低減されることとなる。
【０１２３】
上述の第四の実施形態においては、オーバーシュートの場合すなわち重負荷から軽負荷に負荷変動した場合を典型例として説明したが、アンダーシュートの場合すなわち軽負荷から重負荷に負荷変動した場合においても、同様に処理可能である。
【０１２４】
アンダーシュートを低減させる場合には、図８に示す上限電圧に換えてまたはこれと共に、負側に下限電圧を設定することにより、これを超えて低い出力電圧Ｖｏｕｔとなった場合に、位相補償部６０９０の位相補償インピーダンスを増大させる処理とできる。
【０１２５】
第四の実施形態で示した昇圧型力率改善回路６０００においては、位相補償部６０９０の位相補償インピーダンスを増大させる具体的な回路構成と、出力電圧Ｖｏｕｔを検出する具体的な回路構成とは明示しているが、周知の各種回路素子や各種ＩＣを用いた他の構成とできることは自明である。
【０１２６】
（第五の実施形態）
図９は、第五の実施形態にかかる一定時間のみ位相補償インピーダンスを増大させる昇圧型力率改善回路９０００の構成概要を説明する概念図である。図９においては、昇圧型力率改善回路９０００の関連箇所のみを示しており、その他の箇所については記載を省略している。
【０１２７】
図９から理解できるように、昇圧型力率改善回路９０００は、ブースト回路９０３０を備える。ブースト回路９０３０の構成および動作は、図１で示した第一の実施形態のブースト回路１０３０と同一であるのでここでは説明を省略する。
【０１２８】
また、昇圧型力率改善回路９０００は、電圧エラーアンプ９０８０を含んでパルス駆動スイッチング信号を出力する制御ＩＣ９１００を備える。すなわち、図９においては示していないが、図１で示した第一の実施形態の乗算器１０６０とコンパレータ１０７０との機能は、制御ＩＣ９１００内に納められているものとする。
【０１２９】
図９において、電圧エラーアンプ９０８０のマイナス側入力端子には、ブースト回路９０３０の出力電圧Ｖｏｕｔが、抵抗（Ｒ１）と抵抗（Ｒ２）とにより分圧検出されて入力される。また、電圧エラーアンプ９０８０のプラス側入力端子には、リファレンス電圧ＶＲＥＦが入力される。
【０１３０】
また、図９に示すように、昇圧型力率改善回路９０００は、ブースト回路９０３０の出力電圧Ｖｏｕｔを検出する電圧検出部９２００を備える。また、昇圧型力率改善回路９０００は、電圧検出部９２００による出力電圧Ｖｏｕｔの検出結果に対応して位相補償インピーダンスを一定時間だけ適切に変更処理するようにゲート信号を出力するタイマー部９４００と、位相補償部９０９０を備える。
【０１３１】
なお、図９においては、説明の便宜上、電圧検出部９２００とタイマー部９４００と位相補償部９０９０とを分離して示したが、電圧検出部９２００及びタイマー部９４００の回路構成等を位相補償部９０９０に例えばワンチップ化等により一体的に含め、位相補償部９０９０で電圧を検出する回路構成等としても良い。
【０１３２】
電圧検出部９２００は、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とで分圧検出した電圧値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０を備える。シャントレギュレータ（Ｍ１）９２３０は、アノードが接地されておりカソードが抵抗（Ｒ５）９２４０を介して基準電圧１２Ｖに接続されている。
【０１３３】
また、電圧検出部９２００の抵抗（Ｒ５）９２４０とシャントレギュレータ（Ｍ１）９２３０のカソードとの接続点が、タイマー部９４００のタイマーＩＣ９４１０を介して位相補償部９０９０のＭＯＳＦＥＴ９３００のゲートに接続されている。また、抵抗（Ｒ５）９２４０とシャントレギュレータ（Ｍ１）９２３０のカソードとの接続点は、抵抗（Ｒ４）９２５０を介して接地されている。
【０１３４】
タイマー部９４００のタイマーＩＣ９４１０は、入力端子（ＩＮ）に、電圧検出部９２００の抵抗（Ｒ５）９２４０とシャントレギュレータ（Ｍ１）９２３０のカソードとの接続点が接続される。また、タイマー部９４００のタイマーＩＣ９４１０は、出力端子（ＯＵＴ）に、ＭＯＳＦＥＴ９３００のゲートが接続される。
【０１３５】
タイマーＩＣ９４１０の（ＲＸ／ＣＸ）端子には抵抗を介して基準電圧が入力され、（ＣＸ）端子は接地される。また、タイマーＩＣ９４１０の（ＲＸ／ＣＸ）端子はコンデンサを介して接地及び（ＣＸ）端子に接続される。
【０１３６】
タイマー部９４００のタイマーＩＣ９４１０は、その入力端子（ＩＮ）に信号入力があると、（ＲＸ／ＣＸ）端子に接続される抵抗及びコンデンサで決定される所定の期間だけ、出力信号（ＯＵＴ）に継続して信号出力が維持される。すなわち、ＭＯＳＦＥＴ９３００が一旦オフされると、出力電圧Ｖｏｕｔの値に関係なく、予め定められた所定の期間だけ継続してオフ状態が継続されることとなる。
【０１３７】
また、位相補償部９０９０は、電圧エラーアンプ９０８０の出力端子と接地との間に直列に接続されたキャパシタ（Ｃ５）９５００とＭＯＳＦＥＴ９３００とを備える。ＭＯＳＦＥＴ９３００のドレインはキャパシタ（Ｃ５）９５００に接続され、ＭＯＳＦＥＴ９３００のソースは接地される。
【０１３８】
また、位相補償部９０９０は、電圧エラーアンプ９０８０の出力端子と接地との間に、直列接続されたキャパシタ（Ｃ２）と抵抗（Ｒ３）とを備え、またこれらは、直列接続されたキャパシタ（Ｃ５）９５００及びＭＯＳＦＥＴ９３００と並列に接続される。また、位相補償部９０９０は、ＭＯＳＦＥＴ９３００に並列に接続されたコンデンサ（Ｃ３）を備える。
【０１３９】
第五の実施形態にかかる昇圧型力率改善回路９０００は、負荷急変がない場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲内であって所定の変動範囲内である通常時には、位相補償部９０９０がＭＯＳＦＥＴ９３００を導通させる。
【０１４０】
ＭＯＳＦＥＴ９３００が導通されることにより、ＭＯＳＦＥＴ９３００と並列に接続されたキャパシタ（Ｃ３）は、電気的にスルーされて、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、コンデンサ（Ｃ５）９５００と、の並列接続が電気的に形成される。
【０１４１】
これにより、電圧エラーアンプ９０８０の位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスとなる。
【０１４２】
また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）と、の並列接続により形成されるインピーダンスは、昇圧型力率改善回路９０００の力率を所望の値に改善するのに十分満足な設定値である。この場合の電圧エラーアンプ９０８０の応答速度は、力率を稼ぐために一般的には比較的遅いものとなる。
【０１４３】
一方、昇圧型力率改善回路９０００は、負荷急変があった場合、すなわち出力電圧Ｖｏｕｔが上限電圧及び下限電圧の範囲外となり所定の変動範囲外であることが電圧検出部９２００で検出されると、位相補償部９０９０がＭＯＳＦＥＴ９３００をタイマー部９４００で予め定められる所定期間だけ遮断させる。
【０１４４】
ＭＯＳＦＥＴ９３００がタイマー部９４００で予め定められる所定期間だけ遮断されることにより、ＭＯＳＦＥＴ９３００と並列に接続されたキャパシタ（Ｃ３）は、タイマー部９４００で予め定められる所定期間だけ、電気的に経路が形成されることとなり、いわば電気的に活性化される。従って、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により、タイマー部９４００で予め定められる所定期間だけ位相補償インピーダンスが形成されることとなる。
【０１４５】
すなわち、電圧エラーアンプ９０８０の位相補償インピーダンスは、タイマー部９４００で予め定められる所定期間だけ、電圧エラーアンプ９０８０の出力端子と接地との間に直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスとなる。
【０１４６】
また、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成されるインピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）９５００と、の並列接続により形成されるインピーダンスに比較して大きい。
【０１４７】
従って、タイマー部９４００で予め定められる所定期間だけ、時定数が小さくなって、電圧エラーアンプ９０８０の応答速度が一時的に増大する。このため、出力電圧Ｖｏｕｔに生じたオーバーシュートやアンダーシュートは速やかに低減されるものとなる。
【０１４８】
図１０は、第五の実施形態にかかる昇圧型力率改善回路９０００の出力電流と出力電圧の波形及び位相補償インピーダンスを増大させる動作処理のタイムチャートを説明する図である。
【０１４９】
図１０（ａ）がブースト回路９０３０の出力電流Ｉｏｕｔを説明する図であり、（ｂ）がブースト回路９０３０の出力電圧Ｖｏｕｔを説明する図であり、（ｃ）が位相補償インピーダンスの負荷変動時の増大処理を説明する図である。
【０１５０】
また、図１０（ｄ）がシャントレギュレータ（Ｍ１）９２３０の動作を説明する図であり、図１０（ｅ）がタイマーＩＣ９４１０の動作を説明する図であり、図１０（ｆ）がＭＯＳＦＥＴ（Ｑ２）９３００の動作を説明する図である。
【０１５１】
図１０から理解できるように、ブースト回路９０３０の高圧側出力端Ｖｏ＋と低圧側出力端Ｖｏ−との間に接続される負荷には、負荷の変動がなければ一定の出力電圧Ｖｏｕｔが印加される。また、この場合の出力電流Ｉｏｕｔは一定である。
【０１５２】
ここで、図１０に示すように重負荷から軽負荷への負荷急変が生じると、出力電流Ｉｏｕｔが一気に低減するとともに、出力電圧Ｖｏｕｔが破線で示すように脈動し、大きなオーバーシュートが生じる。
【０１５３】
電圧検出部９２００は、出力電圧Ｖｏｕｔのオーバーシュートを予め設定された上限電圧にて早い段階で検出し、位相補償部９０９０が位相補償インピーダンスを、タイマーＩＣ９４１０で定められた所定期間（Ｔ）だけ、一時的に増大させる。すなわち、位相補償部９０９０は、所定の上限電圧を超える出力電圧Ｖｏｕｔとなった場合には、位相補償インピーダンスを所定期間（Ｔ）だけ増大させて、期間経過後位相補償インピーダンスの増大処理を解除して元に戻す。
【０１５４】
より詳細には、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０が、検出分圧出力が所定電圧値を超えるとオンとなりアノード−カソード間を短絡する。
【０１５５】
シャントレギュレータ（Ｍ１）９２３０のアノード−カソード間が短絡されると、タイマーＩＣ９４１０の入力端子（ＩＮ）が接地電圧（ＯＦＦ）となる。タイマーＩＣ９４１０は、（ＲＸ／ＣＸ）端子及び（ＣＸ）端子に接続される抵抗とコンデンサとの回路定数に基づいて定められた所定期間（Ｔ）のみ、接地出力（オフ信号）を出力端子（ＯＵＴ）から出力する。
【０１５６】
これにより、ＭＯＳＦＥＴ（Ｑ２）９３００のゲート電圧は、出力電圧Ｖｏｕｔの変動に拘わらず所定期間（Ｔ）だけ接地電圧となり、ＭＯＳＦＥＴ（Ｑ２）９３００がオフされる。従って、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間が遮断されて、キャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）が電気的に直列に接続される。
【０１５７】
一方、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０が、検出分圧出力が所定電圧値を超えない場合にはオフとなりアノード−カソード間を遮断する。
【０１５８】
これにより、ＭＯＳＦＥＴ（Ｑ２）９３００のゲート電圧は例えば１２Ｖとなり、ＭＯＳＦＥＴ（Ｑ２）９３００がオンされる。従って、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間が短絡されて、キャパシタ（Ｃ３）が電気的に無視されるものとなる。
【０１５９】
上述の動作処理により、電圧エラーアンプ９０８０が一時的に迅速な応答速度で機能することとなり、ブースト回路９０３０の出力電圧Ｖｏｕｔは、オーバーシュートが図１０に実線で示すように低減されることとなる。
【０１６０】
上述の第五の実施形態においては、オーバーシュートの場合すなわち重負荷から軽負荷に負荷変動した場合を典型例として説明したが、アンダーシュートの場合すなわち軽負荷から重負荷に負荷変動した場合においても、同様に処理可能である。
【０１６１】
アンダーシュートを低減させる場合には、図１０に示す上限電圧に換えてまたはこれと共に、負側に下限電圧を設定することにより、これを超えて低い出力電圧Ｖｏｕｔとなった場合に、位相補償部９０９０の位相補償インピーダンスを増大させる処理とできる。
【０１６２】
第五の実施形態で示した昇圧型力率改善回路９０００においては、位相補償部９０９０の位相補償インピーダンスを増大させる具体的な回路構成と、タイマー部９４００の構成出力電圧Ｖｏｕｔを検出する具体的な回路構成とを明示しているが、周知の各種回路素子や各種ＩＣを用いた他の構成とできることは自明である。
【０１６３】
図１１は、第五の実施形態にかかる昇圧型力率改善回路９０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を所定期間（Ｔ）だけ一時的に増大させる動作を順次説明するフロー図である。
【０１６４】
そこで、第五の実施形態にかかる昇圧型力率改善回路９０００が、位相補償インピーダンスを変更して電圧エラーアンプの応答速度を一時的に増大させる動作について、図１１に示す各ステップに基づいて順次以下に説明する。
【０１６５】
（ステップＳ１０００）
昇圧型力率改善回路の動作を開始するか否かをオペレータが判断する。動作を開始する場合にはステップＳ１１００へと進み、動作を開始しない場合にはステップＳ１０００で待機する。
【０１６６】
（ステップＳ１１００）
昇圧型力率改善回路９０００の電圧検出部９２００が、ブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以上であるか否かを判断する。
【０１６７】
電圧検出部９２００が、ブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以上であると判断した場合は、ステップＳ１１１０へと進む。また、電圧検出部９２００が、ブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以上ではないと判断した場合は、ステップＳ１１８０へと進む。
【０１６８】
（ステップＳ１１１０）
ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０は、リファレンス入力が所定の設定値を超えると、アノードとカソードとを短絡する。これにより、シャントレギュレータ（Ｍ１）９２３０のカソードは、接地電圧となり、タイマーＩＣ９４１０が作動する。
（ステップＳ１１２０）
タイマーＩＣ９４１０が作動するとともに、タイマーＩＣ９４１０の出力（ＯＵＴ）からオフ信号（接地電圧）が出力されて、すなわちＭＯＳＦＥＴ９３００のゲートが接地電圧となりオフとなる。
【０１６９】
（ステップＳ１１３０）
昇圧型力率改善回路９０００の位相補償部９０９０は、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間を遮断する。ＭＯＳＦＥＴ（Ｑ２）９３００を遮断すると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成されることとなる。
【０１７０】
（ステップＳ１１４０）
この位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）９５００と、の並列接続により形成される位相補償インピーダンスよりも増大する。従って、電圧エラーアンプ９０８０の応答速度が一時的に速くなり、出力電圧Ｖｏｕｔのオーバーシュートが速やかに低減されて安定化されるような補償処理が迅速に遂行される。
【０１７１】
（ステップＳ１１５０）
昇圧型力率改善回路９０００のタイマー部９４００において、タイマーＩＣ９４１０が作動した後、所定の一定期間（Ｔ）が経過したか否かを判断する。所定の一定期間（Ｔ）は、タイマーＩＣ９４１０の（ＲＸ／ＣＸ）端子及び（ＣＸ）端子に接続される抵抗とコンデンサとの回路定数に基づいて予め定められる。
【０１７２】
タイマーＩＣ９４１０が作動開始した後、所定の一定期間（Ｔ）が経過した場合にはステップＳ１１６０へと進み、タイマーＩＣ９４１０が作動した後、所定の一定期間（Ｔ）が経過した場合でなければステップＳ１１５０で待機する。
【０１７３】
第五の実施形態においては、一旦タイマーＩＣ９４１０が作動開始した後は、仮に、電圧検出部９２００がブースト回路９０３０の検出分圧出力が予め設定されたシャントレギュレータ（Ｍ１）９２３０のリファレンス値以下であると検出した場合であっても、所定の期間（Ｔ）が経過するまでの間は、ＭＯＳＦＥＴ９３００のゲートオフを継続させる動作となる。
【０１７４】
（ステップＳ１１６０）
タイマーＩＣ９４１０が作動終了するとともに、タイマーＩＣ９４１０の出力（ＯＵＴ）からオン信号（ゲートオン電圧）が出力され、すなわちＭＯＳＦＥＴ９３００のゲートがオンとなる。
昇圧型力率改善回路９０００の位相補償部９０９０は、ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間を導通させる。ＭＯＳＦＥＴ（Ｑ２）９３００のソース−ドレイン間を導通させると、位相補償インピーダンスは、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、キャパシタ（Ｃ５）９５００のみと、の並列接続により形成されることとなる。
【０１７５】
このため、直列接続されたキャパシタ（Ｃ２）及び抵抗（Ｒ３）と、直列接続されたキャパシタ（Ｃ５）９５００及びキャパシタ（Ｃ３）と、の並列接続により形成される位相補償インピーダンスよりも低減される。従って、電圧エラーアンプ９０８０の応答速度が通常時に戻って遅くなり、昇圧型力率改善回路９０００の力率が所望の高い効率に維持される。
【０１７６】
より具体的には、ブースト回路９０３０の出力電圧Ｖｏｕｔを抵抗（Ｒ６）９２１０と抵抗（Ｒ７）９２２０とにより分圧検出した値がリファレンスに入力されるシャントレギュレータ（Ｍ１）９２３０は、リファレンス入力が所定の設定値を超えなければ、アノードとカソードとの間を遮断する。これにより、シャントレギュレータ（Ｍ１）６２３０のカソードが接地電圧（オフ）となり、当該カソードに接続されるタイマーＩＣ９４１０が作動停止した状態に維持されて出力（ＯＵＴ）からオン信号が出力されるので、ＭＯＳＦＥＴ（Ｑ２）９３００のゲートは、オン状態を維持する。
【０１７７】
（ステップＳ１１７０）
昇圧型力率改善回路９０００の動作を終了する場合には、このフローを終了する。また、昇圧型力率改善回路９０００の動作を終了しない場合には、ステップＳ１１００へと戻る。
【０１７８】
（ステップＳ１１８０）
昇圧型力率改善回路は、公知の通常動作を遂行する。
【０１７９】
上述の説明においては、オーバーフローを低減させる動作について典型例として説明したが、これに限定されるものではなく、アンダーフローを低減させる構成としてもよいことは自明である。また、オーバーフローとアンダーフローとを共に低減させる回路構成としてもよい。
【０１８０】
第五の実施形態の昇圧型力率改善回路９０００は、オーバーシュートが発生した後、所定の一定期間（Ｔ）が経過するまでの間は、継続して位相補償インピーダンスを増大させることにより応答速度を高く維持する。従って、所定の一定期間（Ｔ）を確実に脈動電圧が消滅する期間に設定しておくことにより、その間の脈動電圧の状況如何に何ら影響されることなく、安定して迅速な脈動電圧低減効果を得ることが可能となるので好ましい。
【０１８１】
（第六の実施形態）
図１３は、第六の実施形態にかかる昇圧型力率改善回路１３０００を説明する概念図である。図１３においては、第三の実施形態にかかる昇圧型力率改善回路４０００の構成と同一の部位には同一の符号を付してその説明を省略する。
【０１８２】
図１３に示すように、昇圧型力率改善回路１３０００は、電圧エラーアンプ３０８０のフィードバックループに入る位相補償回路を切り替えて応答速度を制御することができる。
【０１８３】
すなわち、図１３に示すスイッチ素子（ＳＷ）１３１００をオンにするかオフにするかにより、電圧エラーアンプ３０８０の負荷（位相補償インピーダンス）が異なるものとなり、これに対応して電圧エラーアンプ３０８０の応答速度が相違なるものとできる。
【０１８４】
昇圧型力率改善回路１３０００は、電圧検出部３２００における脈動成分による過大な電圧または過小な負電圧の検出有無に対応して、スイッチ素子（ＳＷ）１３１００を適宜オンまたは適宜オフとすることにより、電圧エラーアンプ３０８０の負荷を変更する。
【０１８５】
例えば電圧検出部３２００が脈動成分による過大な電圧を検出した場合には、スイッチ素子（ＳＷ）１３１００をオフとして電圧エラーアンプ３０８０の応答速度を向上（速く）させる。また、例えば電圧検出部３２００が脈動成分による過小な負電圧を検出した場合には、スイッチ素子（ＳＷ）１３１００をオフとして電圧エラーアンプ３０８０の応答速度を向上（速く）させる。
【０１８６】
一方、昇圧型力率改善回路１３０００は、電圧検出部３２００において脈動成分による過大な電圧または過小な負電圧のいずれも検出しない場合には、スイッチ素子（ＳＷ）１３１００をオンとして電圧エラーアンプ３０８０の応答速度を通常状態のように遅くする。これにより、通常状態においては力率の悪化を招くことはない。
【０１８７】
（第七の実施形態）
図１４は、第七の実施形態にかかる昇圧型力率改善回路１４０００を説明する概念図である。図１４においては、第四の実施形態にかかる昇圧型力率改善回路６０００の構成と同一の部位には同一の符号を付してその説明を省略する。
【０１８８】
図１４に示すように、昇圧型力率改善回路１４０００は、電圧エラーアンプ６０８０のフィードバックループに入る位相補償回路を切り替えて応答速度を制御することができる。
【０１８９】
すなわち、図１４に示すフォトモスリレー１４１００をオンにするかオフにするかにより、電圧エラーアンプ６０８０の負荷（位相補償インピーダンス）が異なるものとなり、これに対応して電圧エラーアンプ６０８０の応答速度が相違なるものとできる。
【０１９０】
昇圧型力率改善回路１４０００は、電圧検出部６２００における脈動成分による過大な電圧または過小な負電圧の検出有無に対応して、フォトモスリレー１４１００を適宜オンまたは適宜オフとすることにより、電圧エラーアンプ６０８０の負荷を変更する。
【０１９１】
例えば電圧検出部６２００が脈動成分による過大な電圧を検出した場合には、フォトモスリレー１４１００をオフとして電圧エラーアンプ６０８０の応答速度を向上（速く）させる。また、例えば電圧検出部６２００が脈動成分による過小な負電圧を検出した場合には、フォトモスリレー１４１００をオフとして電圧エラーアンプ６０８０の応答速度を向上（速く）させる。
【０１９２】
一方、昇圧型力率改善回路１４０００は、電圧検出部６２００において脈動成分による過大な電圧または過小な負電圧のいずれも検出しない場合（すなわち検出電圧が所定の範囲内の場合）には、フォトモスリレー１４１００をオンとして電圧エラーアンプ６０８０の応答速度を通常状態のように遅くする。これにより、通常状態においては力率の悪化を招くことはない。
【０１９３】
上述の各実施形態で例示した昇圧型力率改善回路１０００，３０００，４０００，６０００，９０００等は、各実施形態での説明に限定されるものではなく、各実施形態で説明する技術思想の範囲内かつ自明な範囲内で、適宜その構成や動作及び動作方法等を変更することができる。また、説明の便宜上各実施形態ごとに個別に説明しているが、各実施形態の構成を適宜組み合わせて適用し、またその動作も適宜組み合わせてアレンジしてもよい。
【産業上の利用可能性】
【０１９４】
本発明の昇圧型力率改善回路は、各種の電源装置として広く適用できる。
【符号の説明】
【０１９５】
１０００・・昇圧型力率改善回路、１０１０・・交流電源、１０２０・・全波整流回路、１０３０・・ブースト回路、１０３１・・スイッチ素子、１０３２・・インダクタ（Ｌ１）、１０３３・・整流ダイオード（Ｄ１）、１０３４・・平滑コンデンサ（Ｃ１）、１０５０・・入力検出回路、１０６０・・乗算器、１０７０・・コンパレータ、１０８０・・電圧エラーアンプ（誤差増幅器）、１０９０・・位相補償部。
【図１】
2014099970.tif 000003
【図２】
2014099970.tif 000004
【図３】
2014099970.tif 000005
【図４】
2014099970.tif 000006
【図５】
2014099970.tif 000007
【図６】
2014099970.tif 000008
【図７】
2014099970.tif 000009
【図８】
2014099970.tif 000010
【図９】
2014099970.tif 000011
【図１０】
2014099970.tif 000012
【図１１】
2014099970.tif 000013
【図１２】
2014099970.tif 000014
【図１３】
2014099970.tif 000015
【図１４】
2014099970.tif 000016