(57)【要約】【課題】簡素な構成を有しながら、半導体チップの上方の空間があいていない場合でも通信モジュールの着脱が可能な半導体装置、通信機器、及び半導体パッケージを提供する。【解決手段】プロセッサ２及び通信機器１は、板状の半導体パッケージ基板２０と、半導体パッケージ基板２０に実装された半導体チップ２２とを備え、半導体パッケージ基板２０の下面には、マザーボード４と電気的に接続される複数の電極２０２ａが形成され、半導体パッケージ基板２０の端部には、半導体パッケージ基板２０に平行な方向から嵌合されるメスコネクタ５２の複数のバネ端子５８と電気的に接続される複数の端子２１０を有するコネクタ部２１が形成されている。【選択図】図１
2014053534.tif 000002
【特許請求の範囲】
【請求項１】
板状の半導体パッケージ基板と、
前記半導体パッケージ基板に実装された半導体チップとを備え、
前記半導体パッケージ基板の下面には、マザーボードと電気的に接続される複数の電極が形成され、
前記半導体パッケージ基板の端部には、前記半導体パッケージ基板に平行な方向から嵌合される相手側コネクタの複数のバネ端子と電気的に接続される複数の端子を有するコネクタ部が形成されている、
半導体装置。
【請求項２】
前記複数の端子は、前記コネクタ部の端面に沿って一列に配列されている、
請求項１に記載の半導体装置。
【請求項３】
前記コネクタ部の前記複数の端子は、前記相手側コネクタの前記複数のバネ端子からの押し付け力を受けて前記複数のバネ端子に接触し、
前記半導体パッケージ基板の前記端部における前記下面の少なくとも一部は、前記押し付け力に対する反力を受ける受け面として形成されている、
請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体パッケージ基板は、前記半導体チップの電極と前記複数の端子とを接続する配線パターンが形成された配線層と、前記配線層を支持する支持層とを有する、
請求項１乃至３の何れか１項に記載の半導体装置。
【請求項５】
前記配線層は、前記半導体チップ側の第１の配線層と、前記第１の配線層との間に前記支持層を挟む前記マザーボード側の第２の配線層とを有し、
前記コネクタ部の前記複数の端子のうち少なくとも一部の端子は、前記第２の配線層を経由することなく前記配線パターンによって前記半導体チップの電極に接続されている、
請求項４に記載の半導体装置。
【請求項６】
請求項１乃至５の何れか１項に記載の半導体装置と、
前記相手側コネクタとしてのメスコネクタを有する通信モジュールとを備え、
前記メスコネクタは、前記バネ端子との間に前記コネクタ部を挟んで前記受け面に当接する凸部を有する、
通信機器。
【請求項７】
前記半導体パッケージ基板は、ソケットを介して前記マザーボードに接続され、
前記マザーボードには、前記半導体パッケージ基板と前記ソケットとの嵌合位置を決めると共に、前記半導体パッケージ基板を前記ソケットに押し付けるためのフレームが取り付けられる、
請求項６に記載の通信機器。
【請求項８】
前記フレームには、前記通信モジュールが嵌合される嵌合部が形成されている、
請求項７に記載の通信機器。
【請求項９】
前記通信モジュールは、光ファイバと光学的に結合される光素子及び前記光素子と電気的に接続された半導体回路素子を備える、
請求項６乃至８の何れか１項に記載の通信機器。
【請求項１０】
板状の半導体パッケージ基板と、
前記半導体パッケージ基板に実装された半導体チップとを備え、
前記半導体パッケージ基板の下面には、マザーボードと電気的に接続される複数の電極が形成され、
前記半導体パッケージ基板の端部には、前記半導体パッケージ基板に平行な方向から嵌合される相手側コネクタの複数のバネ端子と電気的に接続される複数の端子を有するコネクタ部が形成されている、
半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高性能サーバや高速ネットワーク機器等の信号処理に用いる半導体チップを搭載した半導体装置、半導体装置と通信モジュールとを備えた通信機器、及び半導体装置を構成する半導体パッケージに関する。
【背景技術】
【０００２】
従来、半導体チップが搭載された半導体パッケージとして、高速信号を外部配線する光ファイバを有した光モジュールを備えたものがある（例えば、特許文献１及び２参照）。
【０００３】
特許文献１及び特許文献２に記載の光モジュール付半導体パッケージは、表面側に信号処理ＬＳＩが搭載され、裏面側に実装ボード接続用の半田バンプを有するインターポーザと、高速信号を外部配線するための光モジュールとを備える。光モジュールは、高速信号を外部配線する光ファイバと、光ファイバに信号を送信又は光ファイバから信号を受信する光素子と、光素子に電気的に接続された接続ピンとを有している。
【０００４】
インターポーザには、表面側に接続ピンと対になるジャックが形成されている。光モジュールが実装ボードに直交する方向に沿ってインターポーザに嵌合されると、接続ピンとジャックとが機械的に接触する。これにより、光モジュールとインターポーザとが電気的に接続される。つまり、高速信号は、実装ボードの電気配線を経由せずにインターポーザから接続ピン経由で光モジュールに伝送することが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２５３４５６号公報
【特許文献２】特開２００５−１９７３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２に記載のものは、光モジュールが実装ボードに直交する方向に沿ってインターポーザに嵌合されるので、この嵌合の際にはインターポーザの上方の空間があいていることが必要となる。しかし、半導体チップの放熱のために実装ボードに固定されたヒートシンクが半導体チップの上方を覆っている場合には、このヒートシンクを取り外さなければ光モジュールを着脱できない。このため、予めヒートシンクを固定した状態で光ファイバを引き回して光モジュールをインターポーザに嵌合することができず、組み付け手順に制約が生じる場合があった。また、光モジュールを実装ボードに直交する方向に沿ってインターポーザに嵌合する構成では、光モジュールの接続ピンに接続されるジャックの構造が複雑化してしまうという課題もあった。
【０００７】
そこで、本発明の目的は、簡素な構成を有しながら、半導体チップの上方の空間があいていない場合でも通信モジュールを着脱することが可能な半導体装置、通信機器、及び半導体パッケージを提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決することを目的として、板状の半導体パッケージ基板と、前記半導体パッケージ基板に実装された半導体チップとを備え、前記半導体パッケージ基板の下面には、マザーボードと電気的に接続される複数の電極が形成され、前記半導体パッケージ基板の端部には、前記半導体パッケージ基板に平行な方向から嵌合される相手側コネクタの複数のバネ端子と電気的に接続される複数の端子を有するコネクタ部が形成されている半導体装置を提供する。
【０００９】
また、前記複数の端子は、前記コネクタ部の端面に沿って一列に配列されているとよい。
【００１０】
また、前記コネクタ部の前記複数の端子は、前記相手側コネクタの前記複数のバネ端子からの押し付け力を受けて前記複数のバネ端子に接触し、前記半導体パッケージ基板の前記端部における前記下面の少なくとも一部は、前記押し付け力に対する反力を受ける受け面として形成されているとよい。
【００１１】
また、前記半導体パッケージ基板は、前記半導体チップの電極と前記複数の端子とを接続する配線パターンが形成された配線層と、前記配線層を支持する支持層とを有するとよい。
【００１２】
また、前記配線層は、前記半導体チップ側の第１の配線層と、前記第１の配線層との間に前記支持層を挟む前記マザーボード側の第２の配線層とを有し、前記コネクタ部の前記複数の端子のうち少なくとも一部の端子は、前記第２の配線層を経由することなく前記配線パターンによって前記半導体チップの電極に接続されているとよい。
【００１３】
また、前記課題解決手段を有した半導体装置と、前記相手側コネクタとしてのメスコネクタを有する通信モジュールとを備え、前記メスコネクタは、前記バネ端子との間に前記コネクタ部を挟んで前記受け面に当接する凸部を有するを提供する。
【００１４】
また、前記半導体パッケージ基板は、ソケットを介して前記マザーボードに接続され、前記マザーボードには、前記半導体パッケージ基板と前記ソケットとの嵌合位置を決めると共に、前記半導体パッケージ基板を前記ソケットに押し付けるためのフレームが取り付けられるとよい。
【００１５】
また、前記フレームには、前記通信モジュールが嵌合される嵌合部が形成されているとよい。
【００１６】
また、前記フレームには、前記通信モジュールが嵌合される嵌合部が形成されているとよい。
【００１７】
また、前記通信モジュールは、光ファイバと光学的に結合される光素子及び前記光素子と電気的に接続された半導体回路素子を備えるとよい。
【００１８】
また、板状の半導体パッケージ基板と、前記半導体パッケージ基板に実装された半導体チップとを備え、前記半導体パッケージ基板の下面には、マザーボードと電気的に接続される複数の電極が形成され、前記半導体パッケージ基板の端部には、前記半導体パッケージ基板に平行な方向から嵌合される相手側コネクタの複数のバネ端子と電気的に接続される複数の端子を有するコネクタ部が形成されている半導体パッケージを提供する。
【発明の効果】
【００１９】
本発明に係る半導体装置、通信機器、及び半導体パッケージによれば、簡素な構成を有しながら、半導体チップの上方の空間があいていない場合でも通信モジュールを着脱することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る通信機器の上面図である。
【図２】プロセッサのコネクタ部を示す拡大図である。
【図３】図１のＡ−Ａ断面図である。
【図４】図３の光モジュールを示す、拡大図である。
【図５】プロセッサのコネクタ部の比較例を示す拡大図である。
【図６】本発明の実施の形態の変形例１に係る通信機器を示した上面図である。
【図７】変形例１に係るフレキシブル基板を示し、（ａ）は断面図、（ｂ）は上面拡大図である。
【図８】本発明の実施の形態の変形例２に係る通信機器を示した上面図である。
【図９】変形例２に係る二芯同軸ケーブルを示し、（ａ）は断面図、（ｂ）は上面拡大図である。
【発明を実施するための形態】
【００２１】
［実施の形態］
図１は、本発明の実施の形態に係る通信機器１の上面図である。
【００２２】
（通信機器１の構成）
この通信機器１は、半導体装置としてのプロセッサ２と、ソケット３と、マザーボード４と、通信モジュールとしての光モジュール５と、フレーム３０とを備える。プロセッサ２は、端部にコネクタ部２１が形成された板状の半導体パッケージ基板２０と、半導体パッケージ基板２０の実装面２０ａに実装された半導体チップ２２とを有している。本実施の形態では、プロセッサ２が主として通信処理を行う通信用のプロセッサである場合について説明する。
【００２３】
プロセッサ２は、ソケット３を介してマザーボード４に電気的に接続されている。矩形状からなる半導体パッケージ基板２０は、一端部にコネクタ部２１がマザーボード４に平行な方向に突出して形成されている。コネクタ部２１には、実装面２０ａに複数の端子２１０が一列に配列されている。
【００２４】
半導体パッケージ基板２０は、その外縁が四角枠状のフレーム３０によってソケット３に押し付けられている。フレーム３０は、四隅に設けられたネジ３１でマザーボード４に固定されている。なお、フレーム３０におけるプロセッサ２のコネクタ部２１に対応する部分には空間が形成され、この空間を介して後述するメスコネクタ５２がフレーム３０に当たることなくコネクタ部２１と嵌合することが可能である。また、フレーム３０は、半導体パッケージ基板２０とソケット３との嵌合位置を決めている。
【００２５】
光モジュール５は、メスコネクタ５２と、後述する光通信用の回路部品が実装された基板を収容するケース部材５１とを有している。ケース部材５１の上面側には、光ファイバケーブル５０が固定されるレンズブロック５３が収容されている。光ファイバケーブル５０は、マザーボード４に対して平行にメスコネクタ５２と反対の方向に向かって引き出されている。
【００２６】
このケース部材５１は、光ファイバケーブル５０の延伸方向に沿った全長が例えば２４ｍｍであり、この方向に直交する厚さ方向の寸法が例えば３．６ｍｍである。光モジュール５の奥行き方向（端子２１０の配列に平行な方向）の寸法は例えば２３ｍｍである。
【００２７】
図２は、プロセッサ２のコネクタ部２１を示す拡大図である。
【００２８】
コネクタ部２１は、実装面２０ａの裏側の非実装面２０ｂに後述する受け面２１ａを有している。複数の端子２１０は、コネクタ部２１の端面２０ｃに沿って一列に配列されている。複数の端子２１０は、例えば図２に示すように、接地端子２１１、高速信号端子２１２、高速信号端子２１３、接地端子２１４、高速信号端子２１５、高速信号端子２１６、接地端子２１７の順番で配列されている。つまり、一対の高速信号端子２１２，２１３は接地端子２１１，２１４の間に挟まれ、一対の高速信号端子２１５，２１６は接地端子２１４，２１７の間に挟まれている。
【００２９】
図３は、図１のＡ−Ａ断面図である。なお、通信機器１の構成例としてヒートシンク６を二点鎖線で示す。
【００３０】
図３に示すように、通信機器１の構成例として、プロセッサ２と、光モジュール５と、マザーボード４の実装面４ａに実装された各回路部品から出る熱を吸熱するヒートシンク６とを備えている。
【００３１】
（プロセッサ２の構成）
プロセッサ２は、半導体パッケージ基板２０と、複数の電極２２ａを有する半導体チップ２２と、半導体パッケージ基板２０のコネクタ部２１が形成された端部を露出させて半導体チップ２２を封止する封止部材としてのカバー部材２３とを有している。なお、カバー部材２３は、完全に半導体チップ２２を覆わなくてもよく、半導体チップ２２の上面（半導体パッケージ基板２０との対向面の反対側の面）を露出させる場合もある。この場合、半導体チップ２２の放熱効率が向上する。
【００３２】
ここで、半導体チップとは、シリコン基板等の半導体基板にウエハプロセスにより半導体素子や集積回路（ＩＣ：Integrated Circuit）が作り込まれたものであり、集積回路が酸化ケイ素等のパッシベーション膜で覆われており、集積回路の複数の電極がパッシベーション膜の開口部を介して表面に露出しているものである。
【００３３】
半導体パッケージ基板２０は、配線層としての第１のビルドアップ層２００及び第２のビルドアップ層２０２と、配線層を支持する支持層としてのコア層２０１とから形成されている。半導体チップ２２の複数の電極２２ａのうち一部の電極２２ａは、第１のビルドアップ層２００の内部に形成された配線パターンとしての高速信号配線２００ｂに接続され、他の一部の電極２２ａは、第１のビルドアップ層２００及び第２のビルドアップ層２０２内部に形成された低速信号配線２００ａに接続されている。低速信号配線２００ａは例えば制御信号等の信号を伝送し、高速信号配線２００ｂは例えば光ファイバケーブル５０を介した通信における通信信号等の比較的高速な信号を伝送する。
【００３４】
コア層２０１は、第１のビルドアップ層２００と第２のビルドアップ層２０２との間に挟まれて形成されている。コア層２０１には、低速信号配線２００ａを通すための複数のスルーホール２０１ａが形成されている。スルーホール２０１ａを通った低速信号配線２００ａは、第２のビルドアップ層２０２の下面２０２ｂに形成された電極２０２ａに接続される。
【００３５】
電極２０２ａは、ソケット３の電極３ａを介してマザーボード４の実装面４ａに実装された電極４１に接続される。つまり、低速信号は、半導体チップ２２から半導体パッケージ基板２０の内部に配線された低速信号配線２００ａ及びソケット３を経由して、マザーボード４に伝送される。また、他の回路部品からマザーボード４に伝送された低速信号は、マザーボード４からソケット３及び半導体パッケージ基板２０の内部に配線された低速信号配線２００ａを経由して、半導体チップ２２に伝送される。
【００３６】
ここで、マザーボードとは、例えばコンピュータ等で利用される電子装置が構成するための主要な電子回路基板のことであり、ＣＰＵ（Central Processing Unit）及びチップセット、メモリスロットや拡張スロット等が搭載される。
【００３７】
高速信号配線２００ｂは、一端が半導体チップ２２の電極２２ａに接続され、他端がコネクタ部２１の端子２１０に接続されている。高速信号配線２００ｂは、第１のビルドアップ層２００の内部のみを経由して半導体チップ２２の電極２２ａとコネクタ部２１の端子２１０とを接続する。つまり、コネクタ部２１の複数の端子２１０のうち、少なくとも一部の端子２１０は第２のビルドアップ層２０２を経由することなく、高速信号配線２００ｂによって半導体チップ２２の電極２２ａに接続されている。
【００３８】
複数の端子２１０は、コネクタ部２１とメスコネクタ５２との嵌合により、光モジュール５の後述する第２の基板５７に取り付けられたバネ端子５８に接続される。ここで、「バネ端子」とは、その弾性によって相手側の端子（端子２１０）に押し付け力を付与して接触する端子のことをいう。つまり、高速信号は、半導体チップ２２から高速信号配線２００ｂ及び光モジュール５のバネ端子５８を経由して、光モジュール５に伝送される。また、他の回路部品から光モジュール５に受信された高速信号は、光モジュール５の第２の基板５７からバネ端子５８及び高速信号配線２００ｂを経由して、半導体チップ２２に伝送される。
【００３９】
（光モジュール５の構成）
光モジュール５は、光通信用の回路部品として、複数の光素子が配列された一対の光素子アレイ５４と、一対の光素子アレイ５４に電気的に接続された一対の半導体回路素子５５と、これらの光通信用の回路部品を実装した第１の基板５６と、複数の光素子と光ファイバケーブル５０とをそれぞれ光学的に結合するレンズ５３０を有するレンズブロック５３と、レンズブロック５３と第１の基板５６との間に挟まれた第２の基板５７とを備え、これら全てがケース部材５１に収容されている。第２の基板５７には複数のバネ端子５８の一端が取り付けられ、バネ端子５８の他端がコネクタ部２１の端子２１０に電気的に接続されている。
【００４０】
光モジュール５のメスコネクタ５２には、プロセッサ２のコネクタ部２１との嵌合方向に延びる凸部５２２が形成されている。メスコネクタ５２は、コネクタ部２１と半導体パッケージ基板２０に対して平行な方向から嵌合し、半導体パッケージ基板２０のコネクタ部２１が凸部５２２によって形成された凹部５２１に挿入される。つまり、コネクタ部２１は、メスコネクタ５２のバネ端子５８と凸部５２２との間に挟まれる。このとき、複数の端子２１０は、バネ端子５８からの押し付け力を受けてバネ端子５８に接触する。また、コネクタ部２１の実装面２０ａの裏側の非実装面２０ｂには、バネ端子５８からの押し付け力に対する反力を受ける受け面２１ａが形成され、凸部５２２が受け面２１ａに当接している。
【００４１】
プロセッサ２及びソケット３は、複数のフィン６１が形成されたヒートシンク６とマザーボード４との間に挟まれように配置されている。ヒートシンク６に設けられた固定部材６０がマザーボード４に形成された取付孔４０に固定されることによって、ヒートシンク６はマザーボード４に取り付けられる。このとき、ヒートシンク６とプロセッサ２のカバー部材２３とが接触し、半導体チップ２２から出る熱を吸熱している。
【００４２】
図４は、図３の光モジュール５を示す、拡大図である。
【００４３】
（光通信の仕組み）
光素子は、電気エネルギーを光に変換し、又は光を電気エネルギーに変換する素子である。前者の発光素子としては、例えばレーザーダイオードやＶＣＳＥＬ（Vertical Cavity Surface Emmitting LASER）等が挙げられる。また、後者の受光素子としては、例えばフォトダイオードが挙げられる。光素子は、レンズブロック５３に光を出射又は入射するように構成されている。
【００４４】
光素子が電気エネルギーを光に変換する素子である場合、半導体回路素子５５は、他の電子回路側から入力される電気信号に基づいて光素子を駆動するドライバＩＣである。また、光素子が受光した光を電気エネルギーに変換する素子である場合、半導体回路素子５５は、光素子から入力される電気信号を増幅して他の電子回路側に出力するプリアンプＩＣである。
【００４５】
なお、本実施の形態では、一方の光素子アレイ５４が発光素子であり、他方の光素子アレイ５４が受光素子である。従って、半導体回路素子５５についても、一方の半導体回路素子５５がドライバＩＣであり、他方の半導体回路素子５５がプリアンプＩＣである。
【００４６】
レンズブロック５３に形成された複数のレンズ５３０は、光素子アレイ５４に対向して配置されている。光素子アレイ５４の光素子から出射された光（光軸Ｌ）は、レンズ５３０によって集光され、レンズブロック５３のミラー面５３ａで反射して光ファイバ５０ａのコア内に入射する。また、光ファイバ５０ａのコアから出射された光（光軸Ｌ）は、ミラー面５３ａで反射してレンズ５３０によって集光され、光素子に入射する。なお、光ファイバ５０ａは、押さえ部材５３１によってレンズブロック５３に押さえつけられている。
【００４７】
（光モジュール５の着脱方法）
ここで、光モジュール５とプロセッサ２との着脱方法について説明する。光モジュール５を半導体パッケージ基板２０のコネクタ部２１に装着するには、光モジュール５のメスコネクタ５２を半導体パッケージ基板２０のコネクタ部２１の位置に対向させて、マザーボード４に平行な図１の矢印Ｂ方向に挿入する。コネクタ部２１及びメスコネクタ５２が嵌合する際、フレーム３０に形成された嵌合部３００がメスコネクタ５２の突起５２０に係合する。つまり、嵌合部３００がメスコネクタ５２の突起５２０に係合することにより、コネクタ部２１とメスコネクタ５２との嵌合が確実なものとなる。光モジュール５をプロセッサ２から取り外す場合には、光モジュール５を図１の矢印Ｂと反対の方向に引き抜く。
【００４８】
（通信機器１の動作）
次に、通信機器１の動作について、信号の流れと共に説明する。マザーボード４に搭載された各周辺機器からパラレル信号として出力された低速信号は、マザーボード４から低速信号配線２００ａを経由して、半導体チップ２２に入力される。それぞれの低速信号は、半導体チップ２２内で低速信号から高速信号に変換され、高速信号配線２００ｂを経由して光モジュール５にシリアル伝送される。反対に、光モジュール５からシリアル信号として出力された高速信号は、高速信号配線２００ｂを経由して半導体チップ２２に入力される。この入力された信号は、半導体チップ２２内で高速信号から低速信号に変換され、低速信号配線２００ａを経由して各周辺機器に向けてパラレル信号として出力される。
【００４９】
（実施の形態の作用及び効果）
以上説明した実施の形態によれば、以下のような作用及び効果が得られる。
【００５０】
（１）プロセッサ２のコネクタ部２１は、光モジュール５のメスコネクタ５２に挟まれるようにして嵌合される。したがって、光モジュール５は、嵌合方向に沿って抜き差しすることができる。つまり、光モジュール５はマザーボード４に平行な方向に着脱可能であるため、着脱時にヒートシンク６をマザーボード４から取り外す必要がなくなり、光モジュール５の交換作業が容易になる。
【００５１】
（２）コネクタ部２１の複数の端子２１０が、半導体パッケージ基板２０の端部に沿って一列に配列されていることにより、高速信号の伝送に用いられる端子数の割合を大きくすることができる。これについて、図５の比較例を参照して説明する。
【００５２】
図５は、プロセッサのコネクタ部の比較例を示す拡大図である。この比較例に係るコネクタ部２１Ａには、複数の端子が格子状に配列している。このとき、一対の高速信号端子９１，９２は、１０個の接地端子９０によって囲まれている。高速信号を利用する場合、他の信号への影響を低減させるために、高速信号端子の周りを接地端子で囲む必要がある。
【００５３】
一方、本実施の形態に係る複数の端子２１０は、コネクタ部２１の端面２０ｃに沿って一列に配列されている。この場合、一対の高速信号端子に対して、２個の接地端子で一対の高速信号端子を両端から挟めば良い。したがって、端子が二次元的に配列されるよりも一列に配列される方が、全体の信号数のうち高速信号数が占める割合が大きくなる。これにより、高周波特性が良くなり、高速信号の伝送の信頼性を向上させながら配線密度を高くすることが可能である。
【００５４】
（３）高速信号配線２００ｂは、第２のビルドアップ層２０２を経由することなく半導体チップ２２の電極２２ａとコネクタ部２１の端子２１０とを接続するので、通信信号等の伝送は、支持層２１や第２のビルドアップ層２０２、さらにはマザーボード４や他の回路部品等を経由する必要がない。したがって、半導体チップ２２と光モジュール５との間の配線距離が短くなり、伝送損失を小さくすることができる。
【００５５】
（４）半導体パッケージ基板２０とソケット３とが嵌合される際、ソケット３の四隅に取り付けられるフレーム３０によって、半導体パッケージ基板２０とソケット３との嵌合位置を一意に決めることができる。また、フレーム３０をネジ３１で締め付けることにより、半導体パッケージ基板２０がソケット３に押し付けられる。これにより、半導体パッケージ基板２０の電極２０２ａとソケット３の電極３ａとの接触が確実となり、電気的な接触不良が少なくなる。
【００５６】
（５）フレーム３０の嵌合部３００が光モジュール５のメスコネクタ５２の突起５２０に係合することにより、光モジュール５がプロセッサ２から抜け落ちることを防止することができる。
【００５７】
また、実施の形態に係る通信機器１は、例えば以下のように変形して実施することも可能である。
【００５８】
（変形例１）
図６は、本発明の実施の形態の変形例１に係る通信機器１Ａを示した上面図である。図７は、変形例１に係るフレキシブル基板７を示し、（ａ）は断面図、（ｂ）は上面拡大図である。
【００５９】
図６及び図７に示すように、光モジュール５の代わりにフレキシブル基板７をメスコネクタ５２を介してプロセッサ２に接続させることが可能である。図７（ａ）に示すように、フレキシブル基板７は、複数の信号線７２が及びグランド線７４形成された信号面７ａと、信号面７ａの裏側における図略のグランドパターンが形成されたグランド面７ｂとを有している。また、フレキシブル基板７は、その一端部に複数の信号線７２、又はグランド線７４が接続される複数のバネ端子５８が設けられた端子受け部７０が取り付けられると共に、基板支持部７３によって支持されている。フレキシブル基板７の一部と、端子受け部７０と、基板支持部７３とは、ケース部材５１に一括して収容されている。
【００６０】
図７（ｂ）に示すように、複数の信号線７２は、コネクタ部２１とメスコネクタ５２との嵌合方向に平行な方向に沿って配線されている。信号線７２の一端部はバネ端子５８に接続され、他端部は図略の他の電子部品に接続されている。グランド線７４は、一端部がバネ端子５８に接続されると共に、フレキシブル基板７に形成されたスルーホール７１によってグランド面７ｂのグランドパターンに接続されている。
【００６１】
この変形例１によっても、上記の実施の形態について述べた（１）〜（５）の作用及び効果と同様の作用及び効果が得られる。
【００６２】
（変形例２）
図８は、本発明の実施の形態の変形例２に係る通信機器１Ｂを示した上面図である。図９は、変形例２に係る二芯同軸ケーブル８を示し、（ａ）は断面図、（ｂ）は上面拡大図である。
【００６３】
図８及び図９に示すように、光モジュール５の代わりに二芯同軸ケーブル８をプリント基板８２を介してプロセッサ２に接続させることも可能である。図９（ａ）に示すように、プリント基板８２は、複数の信号線８４が配線された信号面８２ａと、信号面８２ａの裏側における図略のグランドパターンが形成されたグランド面８２ｂとを有している。また、フレキシブル基板７と同様に、プリント基板８２は、複数のバネ端子５８が設けられた端子受け部７０が取り付けられると共に、基板支持部７３によって支持されている。プリント基板８２と、端子受け部７０と、基板支持部７３とは、ケース部材５１に一括して収容されている。
【００６４】
複数の二芯同軸ケーブル８は、その一端がケース部材５１に収容され、ケース部材５１の内部において一対の導体線８０が剥き出しになっている。導体線８０の一端は信号線８５に半田付けされ、信号線８５を経由してバネ端子５８に接続されている。グランド線８４は、一端部がバネ端子５８に接続されると共に、プリント板８２に形成されたスルーホール８３によってグランド面８２ｂのグランドパターンに接続されている。また、グランド線８４の他端部は、二芯同軸ケーブル８のシールド８１に半田付けされている。半導体パッケージ基板２０のコネクタ部２１は、メスコネクタ５２に嵌合された状態において、二芯同軸ケーブル８がマザーボード４に対して平行な方向に延びている。
【００６５】
この変形例２によっても、上記の実施の形態について述べた（１）〜（５）の作用及び効果と同様の作用及び効果が得られる。
【００６６】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【００６７】
例えば、実施の形態では、半導体チップ２２とコネクタ部２１の端子２１０との間を接続する配線パターンは、高速信号配線２００ｂであるが、低速信号配線２００ａに適用しても構わない。
【００６８】
また、半導体パッケージ基板２０のコネクタ部２１は、半導体パッケージ基板２０の各端部に形成されていてもよく、数に制限はない。
【００６９】
また、半導体パッケージ基板２０は矩形状である必要はなく、板状であれば特に形状に制限はない。
【００７０】
また、ソケット３を通る低速信号配線２００ａを、例えば５Ｇｂｉｔ／ｓ前後の低速信号に限れば、マザーボード４は安価な材料、構造のものでよい。
【００７１】
また、コネクタ部２１の形状により、実施の形態及び変形例に示したモジュール以外の機器を取り付けてもよい。
【符号の説明】
【００７２】
１…通信機器、２…プロセッサ（半導体装置）、３…ソケット、３ａ…電極、４…マザーボード、４ａ…実装面、５…光モジュール（通信モジュール）、６…ヒートシンク、７…フレキシブル基板、７ａ…信号面、７ｂ…グランド面、８…二芯同軸ケーブル、２０…半導体パッケージ基板、２０ａ…実装面、２０ｂ…非実装面、２０ｃ…端面、２１，２１Ａ…コネクタ部、２１ａ…受け面、２２…半導体チップ、２２ａ…電極、２３…カバー部材（封止部材）、３０…フレーム、３１…ネジ、４０…取付孔、４１…電極、５０…光ファイバケーブル、５０ａ…光ファイバ、５１…ケース部材、５２…メスコネクタ（相手側コネクタ）、５３…レンズブロック、５３ａ…ミラー面、５４…光素子アレイ、５５…半導体回路素子、５６…第１の基板、５７…第２の基板、５８…バネ端子、６０…固定部材、７０…端子受け部、７１…スルーホール、７２…信号線、７３…基板支持部、７４…グランド線、８０…導体線、８１…シールド、８２…プリント基板、８２ａ…信号面、８２ｂ…グランド面、８３…スルーホール、８４…グランド線、８５…信号線、９０…接地端子、９１，９２…高速信号端子、２００…第１のビルドアップ層（配線層）、２００ａ…低速信号配線、２００ｂ…高速信号配線（配線パターン）、２０１…コア層（支持層）、２０１ａ…スルーホール、２０２…第２のビルドアップ層（配線層）、２０２ａ…電極、２０２ｂ…下面、２１０…端子、２１１，２１４，２１７…接地端子、２１２，２１３，２１５，２１６…高速信号端子、３００…嵌合部、５２０…突起、５２１…凹部、５２２…凸部、５３０レンズ、５３１…押さえ部材
【図１】
2014053534.tif 000003
【図２】
2014053534.tif 000004
【図３】
2014053534.tif 000005
【図４】
2014053534.tif 000006
【図５】
2014053534.tif 000007
【図６】
2014053534.tif 000008
【図７】
2014053534.tif 000009
【図８】
2014053534.tif 000010
【図９】
2014053534.tif 000011