(57)【要約】【課題】サージ電圧によって破壊され難い保護回路を提供する。【解決手段】保護回路２は、外部端子１と接地電圧ＶＳＳのラインとの間に接続されたＮチャネルＭＯＳトランジスタＱと、外部端子１とトランジスタＱのゲートとの間に直列接続された抵抗素子Ｒ１およびコンデンサＣ１と、トランジスタＱのゲートと接地電圧ＶＳＳのラインとの間に接続された抵抗素子Ｒ２と、外部端子１とトランジスタＱのゲートとの間に接続されたコンデンサＣ２とを含む。コンデンサＣ２は、互いに対向して設けられた２つの電極Ｅ３，Ｅ４を含む。コンデンサＣ２は、ＭＯＳトランジスタのゲートと拡散層で形成されたコンデンサＣ１よりもサージ電圧によって破壊され難い。【選択図】図１
2014053524.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面上に順次設けられた複数の金属配線層を備えた半導体装置において、外部端子に印加されたサージ電圧から内部回路を保護する保護回路であって、
前記外部端子と基準電圧のラインとの間に接続されたトランジスタと、
一方電極が前記外部端子に接続された第１の抵抗素子と、
前記第１の抵抗素子の他方電極と前記トランジスタのゲートとの間に接続された第１のコンデンサと、
前記外部端子と前記トランジスタのゲートとの間に接続された第２のコンデンサとを備え、
前記第２のコンデンサは、互いに対向して設けられた２つの電極を含み、
前記２つの電極は、前記複数の金属配線層のうちの２つの金属配線層を用いて形成されている、保護回路。
【請求項２】
さらに、前記トランジスタのゲートと前記基準電圧のラインとの間に接続された第２の抵抗素子を備える、請求項１に記載の保護回路。
【請求項３】
前記複数の金属配線層は第１〜第４の金属配線層を含み、
前記保護回路は、
さらに、前記第１の金属配線層を用いて形成され、前記トランジスタのソースおよび前記基準電圧のラインに接続された第１の電極と、
前記第１の金属配線層を用いて形成され、前記トランジスタのドレインに接続された第２の電極と、
前記第２の金属配線層を用いて形成され、前記第２の電極に接続された第３の電極と、
前記第３の金属配線層を用いて形成されて前記第３の電極に対向して設けられ、前記トランジスタのゲートに接続された第４の電極と、
前記第４の金属配線層を用いて形成され、前記第３の電極および前記外部端子に接続された第５の電極とを含み、
前記第２のコンデンサは前記第３および第４の電極を含む、請求項１に記載の保護回路。
【請求項４】
前記保護回路は、さらに、前記第１の金属配線層を用いて形成されて前記第３の電極に対向して設けられ、前記トランジスタのゲートに接続された第６の電極を含み、
前記第２のコンデンサは前記第４および第６の電極をさらに含む、請求項３に記載の保護回路。
【請求項５】
前記複数の金属配線層は第１〜第４の金属配線層を含み、
前記保護回路は、
さらに、前記第１の金属配線層を用いて形成され、前記トランジスタのソースおよび前記基準電圧のラインに接続された第１の電極と、
前記第１の金属配線層を用いて形成され、前記トランジスタのドレインに接続された第２の電極と、
前記第２の金属配線層を用いて形成され、前記第２の電極に接続された第３の電極と、
前記第２の金属配線層を用いて形成され、前記トランジスタのゲートに接続された第４の電極と、
前記第３の金属配線層を用いて形成されて前記第３および第４の電極に対向して設けられ、前記第３の電極に接続された第５の電極と、
前記第４の金属配線層を用いて形成され、前記第５の電極および前記外部端子に接続された第６の電極とを含み、
前記第２のコンデンサは前記第４および第５の電極を含む、請求項１に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は保護回路に関し、たとえば外部端子に印加された正のサージ電圧から内部回路を保護する保護回路に好適に利用できるものである。
【背景技術】
【０００２】
特許文献１には、２つのＮチャネルＭＯＳトランジスタ、コンデンサ、および抵抗素子を備えた保護回路が開示されている。２つのＮチャネルＭＯＳトランジスタは、電源電圧のラインと基準電圧のラインとの間に直列接続される。コンデンサは、電源電圧のラインと２つのＮチャネルＭＯＳトランジスタのゲートとの間に接続される。抵抗素子は、２つのＮチャネルＭＯＳトランジスタのゲートと基準電圧のラインとの間に接続される。
【０００３】
コンデンサは、２つのＮチャネルＭＯＳトランジスタとは別のＭＯＳトランジスタのゲート電極と拡散層を用いて形成される。電源電圧のラインに静電気等の異常高周波電圧が印加されると２つのＮチャネルＭＯＳトランジスタがオンし、異常高周波電圧を基準電圧のラインに放電させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−９７３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の保護回路では、異常高周波電圧が印加された場合にコンデンサが破壊されるという問題があった。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、本願の保護回路では、外部端子とトランジスタのゲートとの間に接続されるコンデンサは、互いに対向する２つの電極を含み、２つの電極は２つの金属配線層を用いて形成されている。
【発明の効果】
【０００８】
一実施の形態によれば、コンデンサは互いに対向する２つの電極を含むので、外部端子に正のサージ電圧が印加された場合にコンデンサが破壊されるのを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】本願の実施の形態１による半導体装置の要部を示す回路ブロック図である。
【図２】図１に示した半導体装置の構造を示す図である。
【図３】本願の実施の形態２による半導体装置の要部を示す図である。
【図４】本願の実施の形態３による半導体装置の要部を示す図である。
【発明を実施するための形態】
【００１０】
[実施の形態１]
図１に示すように、本願の実施の形態１による半導体装置は、半導体基板(図示せず)と、その表面に形成された外部端子１、保護回路２、および内部回路３を備える。外部端子１は、保護回路２および内部回路３に接続されている。外部端子１は、たとえば、外部から内部回路３に信号を与えるための入力端子である。内部回路３は、外部から外部端子１を介して与えられた信号に応答して所定の動作を行なう。
【００１１】
なお、外部端子１は、入力端子に限るものではなく、外部から内部回路３に電源電圧を与えるための電源端子でもよいし、内部回路３から外部に信号を出力するための出力端子でもよいし、外部と内部回路３の間で信号の授受を行なう信号入出力端子であってもよい。
【００１２】
保護回路２は、静電気によって発生した正のサージ電圧が外部端子１に印加された場合に、外部端子１を接地電圧ＶＳＳのラインに接続して内部回路３を保護するものである。具体的には、保護回路２は、ＮチャネルＭＯＳトランジスタＱ、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣ１，Ｃ２を含む。
【００１３】
ＮチャネルＭＯＳトランジスタＱは、外部端子１と接地電圧ＶＳＳのラインとの間に接続される。抵抗素子Ｒ１およびコンデンサＣ１は、外部端子１とトランジスタＱのゲートとの間に接続される。抵抗素子Ｒ２は、トランジスタＱのゲートと接地電圧ＶＳＳのラインとの間に接続される。コンデンサＣ２は、外部端子１とトランジスタＱのゲートとの間に接続される。
【００１４】
コンデンサＣ１，Ｃ２は、外部端子１に正のサージ電圧が印加された場合に、容量結合によってトランジスタＱのゲート電圧を上昇させてトランジスタＱをオンさせるために設けられている。抵抗素子Ｒ１は、コンデンサＣ１に流れる電流を制限してコンデンサＣ１を保護するために設けられている。抵抗素子Ｒ２は、通常時にトランジスタＱのゲートに接地電圧ＶＳＳを与えてトランジスタＱをオフさせるために設けられている。
【００１５】
コンデンサＣ１は、ＮチャネルＭＯＳトランジスタＱとは別のＭＯＳトランジスタのゲート電極と拡散層を用いて形成されている。拡散層を用いて形成されたコンデンサＣ１は正のサージ電圧によって破壊され易いので、抵抗素子Ｒ１を直列接続してコンデンサＣ１を保護している。ただし、抵抗素子Ｒ１を設けると、正のサージ電圧による電圧の上昇をコンデンサＣ１を介してトランジスタＱのゲートに伝達させる速度が遅くなる。
【００１６】
そこで本実施の形態１では、コンデンサＣ２が追加されている。コンデンサＣ２は、互いに対向して設けられ、互いに電気的に絶縁された２つの電極を含む。２つの電極は、半導体基板の表面上に設けられた２つの金属配線層を用いて形成されている。２つの金属配線層を用いて形成されたコンデンサＣ２は破壊され難いので、保護用の抵抗素子を設ける必要がない。このため、正のサージ電圧による電圧上昇をコンデンサＣ２を介してトランジスタＱに迅速に伝達することができ、トランジスタＱを迅速にオンさせることができる。
【００１７】
次に、この半導体装置の動作について説明する。通常は、抵抗素子Ｒ２によってトランジスタＱのゲートに接地電圧ＶＳＳが与えられ、トランジスタＱがオフしている。外部から外部端子１を介して内部回路３に信号が与えられると、内部回路３はその信号に応答して所定の動作を行なう。
【００１８】
静電気によって発生した正のサージ電圧が外部端子１に印加された場合は、コンデンサＣ１，Ｃ２の容量結合によってトランジスタＱのゲート電圧が上昇し、トランジスタＱがオンする。これにより、外部端子１がトランジスタＱを介して接地電圧ＶＳＳに放電され、内部回路３が正のサージ電圧によって破壊されるのを防止することができる。
【００１９】
図２（ａ）は図１に示した外部端子１および保護回路２のレイアウトを示す平面図であり、図２（ｂ）は図２（ａ）のＩＩＢ−ＩＩＢ線断面図である。図２（ａ）（ｂ）において、この半導体装置では、半導体基板５の表面の領域Ａ１にトランジスタＱが形成されている。トランジスタＱは、半導体基板５の表面上にゲート酸化膜(図示せず)を介して形成されたゲート電極Ｇと、ゲート電極Ｇの一方側および他方側にそれぞれ形成されたソースＳおよびドレインＤとを含む。
【００２０】
また、領域Ａ１の図中のＸ方向に隣接する領域Ａ２に抵抗素子Ｒ１，Ｒ２とコンデンサＣ１が形成されている。また、領域Ａ１の図中のＹ方向に隣接する領域にコンデンサＣ２が形成されている。さらに、コンデンサＣ２の図中のＹ方向に隣接する領域に外部端子１が形成されている。
【００２１】
また、半導体基板５の表面上に４つの金属配線層Ｍ１〜Ｍ４が順次形成されている。半導体基板５と金属配線層Ｍ１の隙間と、金属配線層Ｍ１〜Ｍ４の隙間の各々には、絶縁層６が形成されている。金属配線層Ｍ１を用いて電極Ｅ１，Ｅ２が形成され、金属配線層Ｍ２を用いて電極Ｅ３が形成され、金属配線層Ｍ３を用いて電極Ｅ４が形成され、金属配線層Ｍ４を用いて電極Ｅ５が形成されている。また、外部端子１は、金属配線層Ｍ４を用いて形成されている。
【００２２】
電極Ｅ１は、トランジスタＱのソースＳの上方に形成され、コンタクトホールＣＨを介してソースＳに接続されるとともに、接地電圧ＶＳＳを受ける。電極Ｅ２は、トランジスタＱのドレインＤの上方に形成され、コンタクトホールＣＨを介してドレインＤに接続される。電極Ｅ３の一方端部は、電極Ｅ２の上方に形成され、スルーホールＴＨを介して電極Ｅ２に接続される。電極Ｅ３の他方端は、上方から見て、図中のＹ方向に延在している。
【００２３】
電極Ｅ４は、電極Ｅ３の中央部の上方に形成され、トランジスタＱのゲート電極Ｇに接続される。電極Ｅ４とＥ３は互いに対向しており、電極Ｅ４，Ｅ３とそれらの間の絶縁層６でコンデンサＣ２が形成されている。また、電極Ｅ５は、電極Ｅ３の端部の上方に形成され、スルーホールＴＨを介して電極Ｅ３に接続されている。また、電極Ｅ５は、外部端子１に接続されている。
【００２４】
外部端子１に正のサージ電圧が印加されると、電極Ｅ５，Ｅ３の電圧が上昇し、容量結合によって電極Ｅ４およびゲート電極Ｇの電圧が上昇する。これにより、トランジスタＱがオンし、外部端子１から電極Ｅ５，Ｅ３，Ｅ２、トランジスタＱ、および電極Ｅ１を介して接地電圧ＶＳＳのラインに電流が流れ、正のサージ電圧が消滅する。
【００２５】
この実施の形態１では、外部端子１とトランジスタＱのゲートとの間にコンデンサＣ２を接続し、そのコンデンサＣ２を金属配線層Ｍ２，Ｍ３を用いて形成した。このコンデンサＣ２の耐圧性は高いので、保護用の抵抗素子Ｒ１を設ける必要がない。また、コンデンサＣ２は、コンデンサＣ１よりも外部端子１に近い位置に設けられる。したがって、トランジスタＱをオンさせる回路として抵抗素子Ｒ１，Ｒ２およびコンデンサＣ２のみが設けられている場合に比べ、外部端子１に正のサージ電圧が印加された場合にトランジスタＱを迅速にオンさせることができる。よって、正のサージ電圧によって内部回路３が破壊されるのを確実に防止することができる。
【００２６】
[実施の形態２]
図３（ａ）（ｂ）は、本願の実施の形態２による半導体装置の構造を示す図であって、図２（ａ）（ｂ）と対比される図である。特に、図３（ａ）は本実施の形態２による半導体装置の外部端子１および保護回路２のレイアウトを示す平面図であり、図３（ｂ）は図３（ａ）のＩＩＩＢ−ＩＩＩＢ線断面図である。
【００２７】
図３（ａ）（ｂ）において、この半導体装置が実施の形態１の半導体装置と異なる点は、電極Ｅ６が追加されている点である。電極Ｅ６は、金属配線層Ｍ１を用いて形成されて電極Ｅ３に対向して配置され、トランジスタＱのゲート電極Ｇに接続されている。電極Ｅ３とＥ６は互いに対向しており、電極Ｅ３，Ｅ６とそれらの間の絶縁層６でコンデンサＣ２ｂが形成されている。また、電極Ｅ４とＥ３は互いに対向しており、電極Ｅ４，Ｅ３とそれらの間の絶縁層６でコンデンサＣ２ａが形成されている。コンデンサＣ２ａ，Ｃ２ｂは、並列接続されて保護回路２のコンデンサＣ２を構成している。この実施の形態２でも、実施の形態１と同じ効果が得られる。
【００２８】
[実施の形態３]
図４（ａ）（ｂ）は、本願の実施の形態３による半導体装置の構造を示す図であって、図２（ａ）（ｂ）と対比される図である。特に、図４（ａ）は本実施の形態３による半導体装置の外部端子１および保護回路２のレイアウトを示す平面図であり、図４（ｂ）は図４（ａ）のＩＶＢ−ＩＶＢ線断面図である。
【００２９】
図４（ａ）（ｂ）において、この半導体装置が実施の形態１の半導体装置と異なる点は、電極Ｅ３，Ｅ４が電極Ｅ７〜Ｅ９で置換されている点である。電極Ｅ７は、金属配線層Ｍ２を用いて形成されて電極Ｅ２の上方に形成され、スルーホールＴＨを介して電極Ｅ２に接続されている。電極Ｅ８は、金属配線層Ｍ２を用いて形成され、トランジスタＱのゲート電極Ｇに接続されている。
【００３０】
電極Ｅ９は、金属配線層Ｍ３を用いて形成され、電極Ｅ７，Ｅ８に対向して配置されている。電極Ｅ９の一方端部と電極Ｅ７とは互いに対向しており、電極Ｅ９の一方端部はスルーホールＴＨを介して電極Ｅ７に接続されている。また、電極Ｅ９とＥ８は互いに対向しており、電極Ｅ８，Ｅ９とそれらの間の絶縁層６でコンデンサＣ２が形成されている。また、電極Ｅ５と電極Ｅ９の他方端部とは互いに対向しており、電極Ｅ５はスルーホールＴＨを介して電極Ｅ９の他方端部に接続されている。この実施の形態３でも、実施の形態１と同じ効果が得られる。
【００３１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００３２】
１  外部端子、２  保護回路、３  内部回路、５  半導体基板、６  絶縁層、Ｑ  ＮチャネルＭＯＳトランジスタ、Ｒ１，Ｒ２  抵抗素子、Ｃ１，Ｃ２，Ｃ２ａ，Ｃ２ｂ  コンデンサ、Ａ１，Ａ２  領域、Ｍ１〜Ｍ４  金属配線層、Ｅ１〜Ｅ９  電極、Ｇ  ゲート電極、Ｓ  ソース、Ｄ  ドレイン、ＣＨ  コンタクトホール、ＴＨ  スルーホール。
【図１】
2014053524.tif 000003
【図２】
2014053524.tif 000004
【図３】
2014053524.tif 000005
【図４】
2014053524.tif 000006