(57)【要約】      （修正有）【課題】反射電極層を形成する金属材料が半導体構造層の表面に沿って拡散することを抑制することによって、発光効率の低下を防止し、信頼性を向上させた発光素子を提供する。【解決手段】発光素子１０は、半導体構造層２３と、半導体構造層２３上の一部に形成された反射電極層２１と、反射電極層２１を埋設するように半導体構造層３２上に形成された導電体層１５と、導電体層１５上に設けられ導電体層１５に接合層１３を介して接合されている支持基板１１と、を有する発光素子であって、半導体構造層２３と導電体層１５との界面には高抵抗接触面３２が設けられており、導電体層１５を挟んで高抵抗接触面３２が設けられている領域と対向している領域に高抵抗部１７が配されており、導電体層１５は、高抵抗部１７よりも外側の導電体層１５の周縁領域１９において接合層１３に接続されている。【選択図】図１
2014086574.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造層と、
前記半導体構造層上の一部に形成された反射電極層と、
前記反射電極層を埋設するように前記半導体構造層上に形成された導電体層と、
前記導電体層上に設けられ前記導電体層に接合層を介して接合されている支持基板と、を有する発光素子であって、
前記半導体構造層と前記導電体層との界面には高抵抗接触面が設けられており、前記導電体層を挟んで前記高抵抗接触面が設けられている領域と対向している領域に高抵抗部が配されており、前記導電体層は、前記高抵抗部よりも外側の前記導電体層の周縁領域において前記接合層に接続されていることを特徴とする発光素子。
【請求項２】
前記半導体構造層は、前記高抵抗接触面から内部に至る電流阻止部を有することを特徴とする請求項１に記載の発光素子。
【請求項３】
前記高抵抗部は、空隙であることを特徴とする請求項１または２に記載の発光素子。
【請求項４】
前記反射電極層と前記半導体構造層との間にオーミック電極層が形成されていることを特徴とする請求項１乃至３のいずれか１に記載の発光素子。
【請求項５】
前記反射電極層は、前記高抵抗接触面上まで延在していることを特徴とする請求項４に記載の発光素子。
【請求項６】
前記反射電極層は、前記高抵抗接触面と前記高抵抗部との間の領域に至る位置まで前記高抵抗接触面上に延在していることを特徴とする請求項５に記載の発光素子。
【請求項７】
前記高抵抗部よりも外側の前記導電体層の周縁領域における前記導電体層と前記高抵抗部との接続面の内縁と外縁との間の距離が、前記高抵抗部の上面と前記高抵抗接触面との間の距離よりも大きいことを特徴とする請求項１乃至６のいずれか１に記載の方法。
【請求項８】
前記発光素子は、前記半導体構造層の側面から前記半導体層の前記導電体層に接した面の端部領域を覆う絶縁体をさらに有することを特徴とする請求項１乃至７のいずれか１に記載の発光素子。
【請求項９】
前記接合層は、前記導電体層を挟んで前記高抵抗接触面が形成されている領域と対向する領域に空隙を有することを特徴とする請求項１乃至８のいずれか１に記載の発光素子。
【請求項１０】
前記電流阻止部は、前記半導体構造層をプラズマ処理することによって形成されていることを特徴とする請求項２に記載の発光素子。
【請求項１１】
前記導電体層と前記半導体構造層とがショットキー接合を形成していることを特徴とする請求項１に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ：Light Emitting Diode）等の発光素子に関する。
【背景技術】
【０００２】
ＬＥＤ素子等の発光素子が照明、バックライト、産業機器等に用いられる発光装置に従来から用いられてきた。このような発光素子には、活性層を含む半導体構造層の発光面と反対の面にＡｇ等からなる反射電極層が形成されているものがある。この反射電極層に用いられるＡｇ等は、電界や電流の流れによりＬＥＤ素子内で拡散移動するマイグレーションを起こしやすい。従って、反射電極層の周囲に拡散防止層が形成されている（特許文献１−３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２２０１７１号公報
【特許文献２】特開２００７−０８０８９９号公報
【特許文献３】特開２００７−３３５７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年用いられている薄型で大出力のＬＥＤ素子においては、素子内に流入する電流が大きい故に、半導体構造層の表面に沿って押し出されるように反射電極層を形成するAg、Al等の金属成分が拡散していってしまう。そのため、反射電極層の密度が減少することにより反射電極層表面の反射率が低下し、また半導体層内の電流密度が偏倚するために発光素子の発光効率が低下していた。また、金属成分が半導体構造層の側面まで拡散してその側面上に析出することによって、半導体構造層が短絡して発光素子の非点灯等が発生していた。
【０００５】
本発明は、上述した点に鑑みてなされたものであり、反射電極層を形成する金属材料が半導体構造層の表面に沿って拡散することを抑制することによって、発光効率の低下を防止し、信頼性を向上させた発光素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の発光素子は、半導体構造層と、当該半導体構造層上の一部に形成された反射電極層と、当該反射電極層を埋設するように当該半導体構造層上に形成された導電体層と、当該導電体層上に設けられ当該導電体層に接合層を介して接合されている支持基板と、を有する発光素子であって、当該半導体構造層と当該導電体層との界面には高抵抗接触面が設けられており、当該導電体層を挟んで当該高抵抗接触面が設けられている領域と対向している領域に高抵抗部が配されており、当該導電体層は、当該高抵抗部よりも外側の当該導電体層の周縁領域において当該接合層に接続されていることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例１に係る発光素子の断面図である。
【図２】図１の断面図の一部拡大図である。
【図３】図１の発光素子の製造工程を示す図である。
【図４】本発明の実施例２に係る発光素子の断面図である。
【図５】図４の発光素子の製造工程を示す図である。
【図６】本発明の実施例３に係る発光素子の断面図である。
【図７】本発明の実施例４に係る発光素子の断面図である。
【図８】本発明の他の実施例に係る発光素子の断面図である。
【発明を実施するための形態】
【０００８】
＜実施例１＞
以下に、ＬＥＤ素子を例にして、本発明の実施例１に係る発光素子１０について、図１及び図２を参照しつつ説明する。図１は、本発明の実施例１に係る発光素子１０断面図であり、図２は、図１の断面図の右端部を拡大した一部拡大図である。
【０００９】
支持基板１１は、例えば、ホウ素が添加されたＳｉ等の導電性基板からなっている。なお、支持基板１１は、導電性を有し熱伝導率が高い材料であれば、Ｇｅ、Ａｌ、Ｃｕ、ＣｕＷ等の他の材料を用いてもよい。また、支持基板１１の裏面には、発光素子を発光装置に搭載する際のボンディング性を向上させるための、例えば、支持基板１１の裏面表面からＴｉ、Ｐｔ、Ａｕ等が順に積層されている金属膜（図示せず）が形成されていてもよい。
【００１０】
接合層１３は、支持基板１１上面に、Ｔｉ、Ｐｔ、Ａｕが順に積層されて形成されている金属層である。接合層１３は、その上に配されている導電性保護層１５と、加熱及び加圧により接合されている。接合層１３上には、接合層１３と接合されている導電体層である導電性保護層１５が配されている。導電性保護層１５は、接合層１３側からＡｕ、Ｐｔ、Ｔｉ、ＴｉＷが順に積層されている金属層である。すなわち、支持基板１１は、接合層１３を介して導電性保護層１５と接合されている。
【００１１】
導電性保護層１５には、その周縁領域において高抵抗部１７が形成されている。高抵抗部１７は、例えば、導電性保護層１５の凹部及びその上面開口部を覆う接合層１３によって形成されている筒状の空間・空隙である。高抵抗部１７は、導電性保護層１５の周縁に沿って連続的に形成されていてもよいし、ある一定の長さ毎に断続的に形成されていてもよい。高抵抗部１７は、導電性保護層１５の他の部分よりも高い抵抗値を有する領域となっており、接合層１３からの電流は高抵抗部１７以外の部分から導電性保護層１５に流入する。ここで、高抵抗部１７よりも外側にある、接合層１３と導電性保護層１５との界面の最外縁部に形成されている電気的接触面を周縁接触面１９とする。高抵抗部１７は、例えば、幅Ｗ１が５μｍであり、周縁接触面１９は、例えば、幅Ｗ２が１０μｍである。また、高抵抗部１７上の導電性保護層１５の厚さは、例えば９００ｎｍである。なお、高抵抗部１７は導電性保護層１５を形成する材料よりも抵抗値の高い材料で充填されていてもよい。例えば、高抵抗部１７は、ＳｉＯ２、ＳｉＮ等の高抵抗材料が充填されて形成されていてもよい。
【００１２】
導電性保護層１５はその上面中央から端部方向に延在する凹部を有し、その凹部内に反射電極層２１が形成されている。反射電極層２１は、光反射性の高い金属、例えば、Ａｇからなる金属層であり、導電性保護層１５の凹部を埋めるように設けられており、その上面が導電性保護層１５と共に平坦な面を形成し、当該平坦な面の上に半導体構造層２３が形成されている。換言すれば、反射電極層２１は、半導体構造層２３の表面に接して形成されており、反射電極層２１を埋設するように導電性保護層１５が形成されている。反射電極層２１は、半導体構造層２３からの出射光を反射する機能を果たすと共に、半導体構造層２３に電力を供給する際のｐ電極として機能する。
【００１３】
上述したように、導電性保護層１５及び反射電極層２１上には、半導体構造層２３が形成されている。半導体構造層２３は、反射電極層２１側から、ｐ型ＧａＮ層及びｐ型ＡｌＧａＮ層からなるｐ型半導体層２５、多重量子井戸構造（ＭＱＷ）を有する活性層２７、並びにＧａＮ／ＩｎＧａＮを含む歪み緩和層、ｎ型ＧａＮ層、アンドープＧａＮ層及びＧａＮバッファ層からなるｎ型半導体層２９が積層されている構造を有している。なお、上記アンドープＧａＮ層及びＧａＮバッファ層は半導体構造層２３を良好に結晶成長させるために用いられる層であり、発光素子１０においては、研削・研磨、ＲＩＥ（反応性イオンエッチング）等の手法を用いて除去されていてもよい。
【００１４】
ｐ型半導体層２５は、導電性保護層１５と接している領域にｐ型半導体層２５の内部に至る電流阻止部３１を有している。電流阻止部３１は、ｐ型半導体層の導電性保護層１５と接する領域を、例えば、プラズマ処理することにより高抵抗化して形成されており、ｐ型半導体層２５の他の部分よりも高い抵抗値を有している。すなわち、導電性保護層１５と電流阻止部３１との間の界面が、反射電極層２１とｐ型半導体層２５の電流阻止部３１が形成されていない部分との界面よりも接触抵抗が高い高抵抗接触面３２となっている。従って、接合層１３から導電性保護層に流入した電流は、電流阻止部３１以外の部分を通って、すなわち高抵抗接触面３２を介さずにｐ型半導体層２５に流入することになる。ｐ型半導体層２５は例えば、１００〜２００ｎｍの厚さで形成されている。電流阻止部は、ｐ型半導体層２５の表面から内部に至るように形成され、例えば、厚さＴ１が１０ｎｍ以上であり、確実に電流を阻止するため、５０ｎｍ以上であるのが好ましい。なお、電流阻止部３１は、ｐ型半導体層２５の表面に対してイオン注入または逆スパッタ等することによって形成されていてもよい。
【００１５】
なお、活性層２７は多重量子井戸(ＭＱＷ)としたが、単一量子井戸(ＳＱＷ)、あるいは単層（いわゆるバルク層）でもよい。多重量子井戸構造は、例えば、井戸層をＩｎｘＧａ１―ｘＮ層（組成ｘ＝０．３５、厚さ２ｎｍ）、バリア層をＧａＮ層（厚さ１４ｎｍ）とし、５ペアの井戸層とバリア層から構成される。なお、井戸層のＩｎ組成ｘは発光波長に合わせて０＜ｘ≦１．０の範囲で調整される。
【００１６】
半導体構造層２３のｎ型半導体層２９上には、ｎ電極３３が形成されている。ｎ電極３３は、ｎ型半導体層２９上面の一部領域上に、Ｔｉ、Ａｌ、Ｔｉ、Ａｕを順に積層して形成されている。
【００１７】
図２に、図１の高抵抗部周辺の拡大図を示す。太線矢印は周縁接触面１９から流入する電流を示している。図２に示すように、発光素子１０には、半導体構造層２３の導電性保護層１５と接している領域に電流阻止部３１が形成されることで高抵抗接触面３２が形成されている。また、導電性保護層１５を挟んで電流阻止部３１と対向する少なくとも一部の領域に、導電性保護層１５の凹部とその上面開口部を覆う接合層１３によって形成されている高抵抗部１７が設けられており、高抵抗部１７の外側に周縁接触面１９が形成されている。この構成によって、発光素子１０では、導電性保護層１５の端部領域において、発光素子１０の中央に向けた電流の流れが生ずる。具体的には、電流は周縁接触面１９から導電性保護層１５に流入し、高抵抗部１７と電流阻止部３１によって形成された高抵抗接触面３２との間に挟まれた領域Ａ（破線に囲まれた破線斜線領域）を通過して、反射電極層２１に流入しｐ型半導体層２５に向かう。換言すれば、導電性保護層１５内を導電性保護層１５と半導体構造層２３との界面に沿って発光素子１０の内方に向かう電流の経路が形成される。
【００１８】
このような導電性保護層１５と半導体構造層２３との界面に沿った発光素子１０の内方への電流の流れは、導電性保護層１５と半導体構造層２３との界面に沿って素子外方に向かって拡散してきた反射電極層２１の金属材料を、素子内方へ押し戻すように移動させるエレクトロマイグレーションを発生させる。
【００１９】
発光素子１０においては、この素子内方へのエレクトロマイグレーションが生起することによって、導電性保護層１５と半導体構造層２３との界面に沿って素子外方に向かって拡散してきたＡｇが素子内方に押し戻される。これにより、反射電極層２１を形成する材料の発光素子１０の外方への拡散が抑制され、反射電極層２１の劣化等による発光素子の発光効率の低下及び発光素子の非点灯等が防止されることで、発光素子の信頼性を向上させることが可能である。
【００２０】
なお、上述の説明において、高抵抗部１７に高抵抗材料を充填してもよいこととしたが、導電性保護層１５と半導体構造層２３との界面付近の温度を高めて、エレクトロマイグレーションが促進される環境をもたらすために、高抵抗部１７の熱抵抗は高い方が好ましく、高抵抗部１７は空間とするのが好ましい。
【００２１】
また、領域Ａにおける電流密度を高めて、エレクトロマイグレーションを促進するために、周縁接触面１９の面積よりも、電流方向と垂直な面、すなわち支持基板１１の上面と垂直かつ図２の紙面に垂直な断面における領域Ａの断面積が大きいのが好ましい。なお、この条件を満たすためには、周縁接触面１９の幅Ｗ２が、導電性保護層１５の厚さより大きければ足りる。すなわち、周縁接触面１９の内縁と外縁と間の距離Ｗ２が、高抵抗部１７の上面と高抵抗接触面３２との間の距離Ｗ３よりも大きければよい。
【００２２】
以下に、上述した発光素子１０を製造する方法について、図３（ａ）−（ｄ）を用いて説明する。なお、図３（ａ）−（ｄ）においては、明解さのために３つの発光素子の断面を示しているが、実際の製造時は、多数の発光素子が配列されたシート状態で製造されてもよい。
【００２３】
まず、図３（ａ）に示すように、サファイヤ基板等の成長基板３５を準備し、半導体構造層２３をＭＯＣＶＤ法により成膜する。具体的には、例えば、成長基板３５をＭＯＣＶＤ装置に投入し、サーマルクリーニング後、ＧａＮバッファ層、アンドープＧａＮ層及びｎ型ＧａＮ層からなるｎ型半導体層２９、活性層２７、ｐ型ＡｌＧａＮ層及びｐ型ＧａＮ層からなるｐ型半導体層２５を順に成膜する。その後、半導体構造層２３が成膜された成長基板３５をＲＴＡ装置にて７００℃、１分加熱してｐ型半導体層２５の活性化を行う。
【００２４】
次に、図３（ｂ）に示すように、ｐ型半導体層２５上に反射電極層２１を成膜する。具体的には、例えば、スパッタ法（例えば、ＤＣマグネトロンスパッタ装置を使用する）を用いて反射電極層２１となるＡｇ層を約１５０ｎｍ成膜する。その後形成されたＡｇ層表面にフォトレジストを塗布し、フォトリソグラフィ技術を用いて所望のパターンに成形する。その後、Ａｇエッチング溶液（例えば、硝酸１：水１：酢酸８：リン酸１０の割合で混合されてなるエッチャント）を用いて、ｐ型半導体層２５上の電流阻止部３１（または高抵抗接触面３２）を形成する領域上に成膜されているＡｇ層を除去し、フォトレジストを除去して所望のパターン形状の反射電極層２１を形成する。最後に、反射電極層２１とｐ型半導体層２５とのオーミック接触を確保するためＲＴＡ装置にてアニールを行う。
【００２５】
なお、反射電極層２１の成膜には上記スパッタ法に限らず電子ビーム（ＥＢ）法、抵抗加熱法等、他の手法を用いてもよい。また、反射電極層２１は、ｐ型半導体層上の反射電極層２１を形成しない領域にフォトレジストを形成した後にＡｇ層を成膜し、フォトレジストと共に不要部分のＡｇ層を除去するリフトオフによって形成することも可能である。
【００２６】
次に、ｐ型半導体層２５内に電流阻止部３１を形成する。具体的には、例えば、反射電極層２１が形成されていないｐ型半導体層２５に対してプラズマ処理、例えばＲＦスパッタ装置でＡｒガスを不活性ガスに用い、Ａｒガス流量５０ｓｃｃｍ、パワー５０〜１５０Ｗで１〜５分、逆スパッタ処理を行うことで、ｐ型半導体層２５の一部を不導体化して電流阻止部３１を形成する。この場合、逆スパッタに曝された領域のｐ型半導体層２５が不導体化する。なお、電流阻止部３１は、ｐ型半導体層２５の表面に対してイオン注入またはＲＩＥ装置等を用いた他のプラズマ処理をすることによって形成してもよい。
【００２７】
次に、図３（ｃ）に示すように、反射電極層２１を覆うように反射電極層２１及びその周囲のｐ型半導体層２５上に導電性保護膜１５を形成する。具体的には、例えば、反射電極層２１及びｐ型半導体層上にフォトレジストを塗布し、所望のパターンに露光して現像する。次に、導電性保護膜１５を形成しない領域にフォトレジストパターンを残した状態で、スパッタ法によりＴｉＷ（層厚２５０ｎｍ）、Ｔｉ（層厚５０ｎｍ）、Ｐｔ（層厚１００ｎｍ）、Ａｕ（層厚５００ｎｍ）を順に成膜して積層し、フォトレジストと共に不要部分の金属を除去するリフトオフを行う。その後、形成された金属層の外縁部の、接合層１３との周縁接触面１９を形成する部分に、上記同様のリフトオフ法を用いて、Ａｕを１５０ｎｍの厚さで成膜して導電性保護層１５が完成する。完成した導電性保護層１５には、端部近傍に高抵抗部１７となる凹部１７Ａが形成されている。なお、反射電極層２１と同様に、導電性保護層１５の成膜は、上記スパッタ法に限らずＥＢ法、抵抗加熱法、またはこれらの方法の組み合わせによって行ってもよい。また、高抵抗部１７を空隙にせずに他の材料で充填する場合には、導電性保護層１５の形成後に、凹部１７ＡをＳｉＯ２、ＳｉＮ等、導電性保護層１５の材料よりも高い抵抗値を有する材料で充填してもよい。
【００２８】
次に、導電性保護層１５の表面と対応する位置に接合層１３が形成されている支持基板１１を用意する。例えば、支持基板１１はＳｉ基板であり、接合層１３は、電子ビーム蒸着等で支持基板１１上にＴｉ（層厚６００ｎｍ）、Ｐｔ（層厚５０ｎｍ）、Ａｕ（層厚１０００ｎｍ）を順に積層することによって形成する。
【００２９】
次に、接合層１３の表面と導電性保護層１５の表面と接触させて、互いに対して圧力３０ｋｇ／ｃｍ２で押圧しつつ、温度２００℃で１時間かけて熱圧着を行うことにより支持基板１１を貼り付ける。その後、図３ｄに示すように、例えば、レーザリフトオフ（ＬＬＯ）装置にて成長基板３５の裏面側からエキシマレーザを照射することにより成長基板３５を除去する。なお、成長基板３５の除去は、レーザリフトオフ（ＬＬＯ）に限らず、ウェットエッチング、ドライエッチング、機械研磨法、もしくは化学機械研磨（ＣＭＰ）、またはこれらの方法の少なくとも１つを組み合わせた方法によって行ってもよい。
【００３０】
ＬＬＯで成長基板３５を除去した場合、成長基板３５を除去した後、ＬＬＯで発生したＧａを、熱水等を用いて除去し、表面のｎ型半導体層２９のうち上記ＧａＮバッファ層とアンドープＧａＮ層をＲＩＥ装置によるドライエッチングで除去し、ｎ型ＧａＮ層を表出させる。続いて、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）溶液等のアルカリ溶液に浸し、上記表出したｎ型ＧａＮ層の表面に六角錐形状の構造物を形成する。なお、ＬＬＯ後に行う六角錐形状の構造物の形成に使用する薬剤としては窒化物半導体をエッチングできるものであればよく、ＫＯＨ、ＮａＯＨなどのアルカリ溶液でもよい。
【００３１】
上記処理の終了後、半導体構造層２３の発光素子とする領域上にレジストを形成し、ドライエッチング装置にてレジストが形成されている領域以外の部分の半導体構造層２３を除去して半導体構造層２３を個々の領域に分離する。その後、レジストを取り去り、図３（ｄ）に示すように、露出したｎ型半導体層２９上にｎ電極３３を形成する。ｎ電極３３は、Ｔｉ（層厚１ｎｍ）、Ａｌ（層厚２００ｎｍ）、Ｔｉ（層厚１ｎｍ）、Ａｕ（層厚１０００ｎｍ）を電子ビーム蒸着等で順に成膜することで形成する。ｎ電極３３は、ｎ型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、例えば、ＡｕＧｅＮｉ、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を用いて形成してもよい。最後に、ダイシングを行い素子の個片化を行うことによって、発光素子１０が完成する。
【００３２】
＜実施例２＞
以下に、本発明の実施例２に係る発光素子４０について説明する。図４に示すように、発光素子４０は、素子側面を覆う絶縁体からなる絶縁性保護膜を有する以外は、発光素子１０とほぼ同一の構成を有している。絶縁性保護膜４１は、半導体構造層２３の側面全体から下面の端部を覆っている。絶縁性保護膜４１は、ＳｉＯ２等の絶縁体で形成されており、例えば、１５０ｎｍの厚さを有している。
【００３３】
絶縁性保護膜４１は、図５ａに示すように実施例１と同様に反射電極層２１（例えば、層厚１５０ｎｍ）を形成し、電流阻止部３１を形成し、その後に半導体構造層２３を個々の領域に分離してから形成する。半導体構造層２３の分離は、半導体構造層２３及び反射電極層２１上にレジストを形成し、ドライエッチング装置にてレジストが形成されている領域以外の部分の半導体構造層２３を除去して、成長基板３５の上面まで達する溝を形成することで半導体構造層２３を個々の領域に分離することで行う。
【００３４】
この分離の後、半導体構造層２３の側面及びその上面の端部領域（周縁領域）に、例えば、スパッタ法にてＳｉＯ２を反射電極層２１と同じ厚さだけ、すなわち１５０ｎｍ成膜することで絶縁性保護膜４１を形成する。この際、高抵抗部形成のために、絶縁性保護膜４１と反射電極層２１とは十分に離間するように（例えば５μｍほど離間して）形成される。次に図５ｂに示すように、半導体構造層２３の上面に形成された絶縁性保護膜４１及び反射電極層２１を覆うように、導電性保護層１５を実施例１と同様な方法にて形成する。
【００３５】
このように、実施例２の発光素子４０においては、導電性保護層１５を、半導体構造層２３の上面端部に導電性保護層１５と厚さを同じくして形成された絶縁性保護膜４１及び反射電極層２１を覆うように形成する。それによって、実施例１の発光素子１０のように、高抵抗部１７を形成するために、周縁接触面１９となる部分に改めて金属層を形成する必要がなくなり、製造工程を簡略化することが可能である。
【００３６】
＜実施例３＞
以下に、本発明の実施例３に係る発光素子５０について説明する。図６に示すように、発光素子５０は、支持基板１１上に接合層１３が存在しない領域がある以外は、発光素子１０とほぼ同一の構成を有している。発光素子５０においては、支持基板１１上の周縁部領域に接合層１３を一部形成しない領域を設けることで高抵抗部１７を形成している。
【００３７】
この発光素子５０においては、実施例１の発光素子１０の導電性保護層１５を形成する工程において、周縁接触面１９となる部分に改めて金属層を形成せず、その代わりに、支持基板１１上に、内側接合層１３Ａ及び内側接合層１３Ａと離間して形成された外縁接合層１３Ｂを形成することによって高抵抗部１７が形成される。すなわち、発光素子５０においては、導電性保護層１５を挟んで高抵抗接触面と対向している領域の一部において接合層１３が形成されておらず、その部分が空隙になっている。外縁接合層１３Ｂは、反射電極の厚さ分だけ内側接合層１３Ａよりも厚く形成され、高抵抗部１７は、内側接合層１３Ａと外縁接合層１３Ｂとの間に位置する、支持基板１１、内側接合層１３Ａ、外縁接合層１３Ｂ及び導電性保護層１５によって画定される領域として形成される。
【００３８】
発光素子５０においては、高抵抗部１７をこのように形成することで、実施例１の発光素子１０のように周縁接触面１９となる部分に改めて金属層を形成する必要がなくなり、製造工程を簡略化することが可能である。また、内側接合層１３Ａ及び外縁接合層１３Ｂの層厚、並びに互いに対する距離を大きく取ること、すなわち高抵抗部１７のサイズを大きくすることで、接合層１３及び導電性保護層１５にＡｕＺｎ、ＡｕＳｎ等の熱圧着時に変形しやすい金属を使った場合でも、高抵抗部１７を潰さずに容易に形成可能となる。従って、接合層１３及び導電性保護層１５の材料の選択の幅を広げることが可能である。
【００３９】
上記実施例では、発光素子の上面と下面とで電気的接続をとるシンフィルム型の発光素子について説明したが、本発明は、図７の発光素子６０のように、下面のみで電気的接続をとるフリップチップタイプの発光素子にも適用可能である。発光素子６０には、図７に示すように、半導体構造層２３の一方の端部領域（図面右側）にｐ型半導体層２５からｎ型半導体層に達するｎ電極４３を有している。さらに、発光素子６０においては、２つの配線パターン４５Ａ及び４５Ｂを上面に有するサブマウント４７上に、配線パターン４５Ａと導電性保護層１５、配線パターン４５Ｂとｎ電極４３とが接触させられて熱圧着されている。この場合、高抵抗部１７は、配線パターン４５Ａと導電性保護層１５とに囲まれた空隙部となる。
【００４０】
また、図８の発光素子７０に示すように、上記発光素子の反射電極層２１とｐ型半導体層２５との間にＩＴＯ等のｐ型半導体層と接触抵抗が低く、かつｐ型半導体層よりも金属との親和性が高いオーミック電極層４９を形成することとしてもよい。このようにすることで、反射電極層２１とｐ型半導体層との間の接触抵抗を低下させ、発光素子の発光効率を向上させることができる。
【００４１】
また、オーミック電極層４９上に反射電極層２１を成膜することで、オーミック電極層４９を形成した後に、電流阻止部３１を形成し、反射電極層２１を成膜するという順序で処理を行うことができ、高抵抗接触面３２上にまで延在する反射電極層２１を形成可能となる。これにより反射電極層２１の形成面積を増やして、活性層２７からの出射光をさらに効率良く反射させることができるので、発光素子の発光出力を向上させることが可能である。
【００４２】
さらには電流阻止部３１上に形成された反射電極層２１の端部に対向する領域にも高抵抗部１７を形成する、すなわち反射電極層２１を、高抵抗接触面３２と前記高抵抗部１７との間の領域に至る位置まで高抵抗接触面３２上に延在させることで、反射電極層２１の端部領域においても素子内方へ向かう電流経路を形成することができる。それによって、反射電極層２１を形成する材料の素子外方への拡散をさらに効果的に抑制でき、発光素子の信頼性をさらに向上させることができる。
【００４３】
なお、オーミック電極層４９には、ｐ型半導体層との接触抵抗が低く、かつ透明な（透光性を有する）ＺｎＯ、ＩＺＯ、ＡｕＮｉ合金等のいわゆる透明導電膜を用いることができる。また、透明導電膜以外でも、ｐ型半導体層と良好な電気的接触を実現可能な、Ａｇ、Ｐｔ、Ｒｈ等の薄膜がオーミック電極層４９に使用可能である。
【００４４】
なお、上記実施例においては、ｐ型半導体層２５内に電流阻止部３１を形成することで高抵抗接触面３２を形成することとしたが、ｐ型半導体層２５と導電性保護層１５との間でショットキー接合を形成することで高抵抗接触面３２を形成することとしてもよい。この場合、電流阻止部３１は形成されなくともよい。
【００４５】
また、上記実施例においては、導電性保護層１５を接合層１３側からＡｕ、Ｐｔ、Ｔｉ、ＴｉＷが順に積層されている金属層としたが、ｐ型半導体層２５と接する導電保護層１５の表面に、ｐ型半導体層より光屈折率の低い透光性導電膜、例えばＩＴＯ、ＩＺＯ、ＺｎＯ等をさらに加えてもよい。これにより、透光性導電膜とｐ型半導体層との界面で光を全反射させ、金属層に達して吸収される光を減少させることができるので、発光素子の発光出力をさらに向上させることが可能である。
【００４６】
また、上記実施例においては、反射電極層２１をＡｇの単層膜としたが、反射電極層２１の材料として、高い光反射率を有するＡｇ合金、Ａｌ、Ａｌ合金等を用いてもよい。さらに、反射電極層２１は単層膜でなく、上記Ａｇ、Ａｇ合金、Ａｌ、Ａｌ合金等で形成された膜の上下面のいずれかもしくは両面にＴｉまたはＮｉ等の極めて薄い（例えば５ｎｍ以下）の密着層を積層した多層膜であってもよい。
【００４７】
上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び使用される発光素子等に応じて、適宜選択することができる。
【符号の説明】
【００４８】
１０、４０、５０、６０、７０  発光素子
１１  支持基板
１３  接合層
１５  導電性保護層
１７  高抵抗部
１９  周縁接触面
２１  反射電極層
２３  半導体構造層
２５  ｐ型半導体層
２７  活性層
２９  ｎ型半導体層
３１  電流阻止部
３２  高抵抗接触面
３３、４３  ｎ電極
３５  成長基板
４１  絶縁性保護膜
４５Ａ、４５Ｂ  配線パターン
４７  サブマウント
４９  オーミック電極層
【図１】
2014086574.tif 000003
【図２】
2014086574.tif 000004
【図３】
2014086574.tif 000005
【図４】
2014086574.tif 000006
【図５】
2014086574.tif 000007
【図６】
2014086574.tif 000008
【図７】
2014086574.tif 000009
【図８】
2014086574.tif 000010