(57)【要約】【課題】受信データ信号に同期する同期クロック信号の周波数安定性を向上することが可能な技術を提供する。【解決手段】第１の位相設定回路は、第１の位相設定信号を生成する。第１の同期クロック信号生成器は、多相のローカルクロック信号から、第１の位相設定信号によって設定された位相の第１の同期クロック信号を生成する。第２の生成部１１０は、多相のローカルクロック信号と受信データ信号との間の周波数オフセットを示す周波数成分と、受信データ信号の位相変動を示す位相変動成分とを含む第１の信号から当該位相変動成分を除去して、当該周波数成分を含む第２の信号を生成する。第１の位相設定回路は、第２の信号に応じて第１の位相設定信号を更新する。【選択図】図９
2014064268.tif 000002
【特許請求の範囲】
【請求項１】
受信データ信号を受信し、当該受信データ信号に同期した受信クロック信号を生成するとともに、当該受信クロック信号を利用して当該受信データ信号からデータを再生するクロック・データ再生部と、
前記受信データ信号に同期し、前記受信クロック信号に比較して周波数安定性が高い第１の同期クロック信号を生成する同期クロック生成部と
を備え、
前記クロック・データ再生部は、
一定の周波数を有する多相のローカルクロック信号を生成するローカルクロック源と、
前記多相のローカルクロック信号から前記受信クロック信号を生成する第１の生成部と
を有し、
前記同期クロック生成部は、
第１の位相設定信号を生成する第１の位相設定回路と、
前記多相のローカルクロック信号から、前記第１の位相設定信号によって設定された位相の前記第１の同期クロック信号を生成する第１の同期クロック信号生成器と、
前記多相のローカルクロック信号と前記受信データ信号との間の周波数オフセットを示す周波数成分と、当該受信データ信号の位相変動を示す位相変動成分とを含む第１の信号から当該位相変動成分を除去して、当該周波数成分を含む第２の信号を生成する第２の生成部と
を有し、
前記第１の位相設定回路は、前記第２の信号に応じて前記第１の位相設定信号を更新する、受信装置。
【請求項２】
請求項１に記載の受信装置であって、
前記第１の生成部は、
第２の位相設定信号を生成する第２の位相設定回路と、
前記多相のローカルクロック信号から、前記第２の位相設定信号によって設定された位相の前記受信クロック信号を生成する受信クロック信号生成器と、
前記受信データ信号のエッジのタイミングと前記受信クロック信号のエッジのタイミングとを比較した結果に基づいて、当該受信クロック信号の位相を変更すべき方向を示す第１のタイミング信号を生成する第１のタイミング信号生成回路と
を有し、
前記第２の生成部は、
前記第１の信号としての前記第１のタイミング信号を累積した第１の累積値を保持する第１の累積回路と、
前記第１の累積値に応じて、前記受信クロック信号の位相を変更すべき方向を示す、前記第２の信号としての第２のタイミング信号を生成する第２のタイミング信号生成回路と
を有し、
前記第２の位相設定回路は、前記第１のタイミング信号と前記第２のタイミング信号との両方に応じて前記第２の位相設定信号を更新し、
前記第１の位相設定回路は、前記第１のタイミング信号と前記第２のタイミング信号のうち前記第２のタイミング信号のみに応じて前記第１の位相設定信号を更新する、受信装置。
【請求項３】
請求項１に記載の受信装置であって、
前記第１の生成部は、
第２の位相設定信号を生成する第２の位相設定回路と、
前記多相のローカルクロック信号から、前記第２の位相設定信号によって設定された位相の前記受信クロック信号を生成する受信クロック信号生成器と、
前記受信データ信号のエッジのタイミングと前記受信クロック信号のエッジのタイミングとを比較した結果に基づいて、当該受信クロック信号の位相を変更すべき方向を示す第１のタイミング信号を生成する第１のタイミング信号生成回路と
を有し、
前記第２の位相設定回路は、前記第１のタイミング信号に応じて前記第２の位相設定信号を更新し、
前記第２の生成部は、
前記第１の信号としての前記第２の位相設定信号の更新に追従して更新される第３の位相設定信号を生成する第３の位相設定回路と、
前記第２の位相設定信号と前記第３の位相設定信号を比較した結果に基づいて、当該第３の位相設定信号を更新すべき方向を示す比較タイミング信号を生成する比較回路と、
前記比較タイミング信号を累積した第１の累積値を保持する第１の累積回路と、
前記第１の累積値に応じて、前記第３の位相設定信号を更新すべき方向を示す、前記第２の信号としての第２のタイミング信号を生成する第２のタイミング信号生成回路と
を有し、
前記第３の位相設定回路は、前記比較タイミング信号と前記第２のタイミング信号との両方に応じて前記第３の位相設定信号を更新し、
前記第１の位相設定回路は、前記比較タイミング信号と前記第２のタイミング信号のうち前記第２のタイミング信号のみに応じて前記第１の位相設定信号を更新する、受信装置。
【請求項４】
請求項２及び請求項３のいずれか一つに記載の受信装置であって、
前記第２のタイミング信号生成回路は、前記第１の同期クロック信号の位相が前記第１の累積値に応じた速度で変化するように前記第２のタイミング信号を生成する、受信装置。
【請求項５】
請求項４に記載の受信装置であって、
前記第２のタイミング信号生成回路は、前記第１の累積値を一定の時間間隔で受け取り、受け取った当該第１の累積値を累積加算して第１の累積加算値を生成する第１の累積加算器を含み、当該第１の累積加算値が第１の所定の値に達するたびに、当該第１の累積加算値から当該第１の所定の値を減算するとともに、前記第２のタイミング信号を生成する、受信装置。
【請求項６】
請求項２乃至請求項５のいずれか一つに記載の受信装置であって、
前記同期クロック生成部は、
前記第１の累積回路が保持した前記第１の累積値を記憶する記憶回路と、
前記受信データ信号が停止したと判定したときに、前記１の累積回路から前記第１の累積値を前記第２のタイミング信号生成回路に供給する代わりに、前記記憶回路が記憶する前記第１の累積値を前記第２のタイミング信号生成回路に供給するデータ信号停止判定部と
をさらに有する、受信装置。
【請求項７】
請求項６に記載の受信装置であって、
前記データ信号停止判定部は、
前記受信データ信号の状態遷移頻度が第１のしきい値を下回ったときに前記受信データ信号が停止したと判定する第１の判定回路と、前記第１の累積値の変化率が第２のしきい値を超えたときに前記受信データ信号が停止したと判定する第２の判定回路との少なくとも一方を有する、受信装置。
【請求項８】
請求項６及び請求項７のいずれか一つに記載の受信装置であって、
前記第１のタイミング信号生成回路は、前記受信データ信号のエッジのタイミングと前記受信クロック信号のエッジのタイミングとの関係が無効範囲にあるときに無効信号を生成し、
前記データ信号停止判定部は、前記無効信号が生成される頻度が第３のしきい値を超えたときに前記受信データ信号が停止したと判定する第３の判定回路を有する、受信装置。
【請求項９】
請求項２乃至請求項８のいずれか一つに記載の受信装置であって、
前記受信装置は、基準装置が生成した前記受信データ信号を局側終端装置から受信する回線終端装置を構成し、
前記受信装置は、前記基準装置と同期動作させる加入者側装置に前記第１の同期クロック信号を供給する、受信装置。
【請求項１０】
請求項２乃至請求項８のいずれか一つに記載の受信装置であって、
前記受信装置は、局側終端装置から前記受信データ信号を受信する回線終端装置を構成し、
前記第１の同期クロック信号に基づいて生成した送信データ信号を前記局側終端装置に送信する送信回路をさらに備える、受信装置。
【請求項１１】
請求項３に記載の受信装置であって、
前記第１のタイミング信号を累積した第２の累積値を保持する第２の累積回路と、
前記第２の累積値に応じて前記受信クロック信号の位相を変更すべき方向を示す第３のタイミング信号を生成する第３のタイミング信号生成回路と、
第４の位相設定信号を生成する第４の位相設定回路と、
前記多相のローカルクロック信号から、前記第４の位相設定信号によって設定された位相を有する、前記受信データ信号に同期した第２の同期クロック信号を生成する第２の同期クロック信号生成器と
をさらに備え、
前記第２の位相設定回路は、前記第１のタイミング信号と前記第３のタイミング信号との両方に応じて前記第２の位相設定信号を更新し、
前記第４の位相設定回路は、前記第１のタイミング信号と前記第３のタイミング信号のうち前記第３のタイミング信号のみに応じて前記第４の位相設定信号を更新する、受信装置。
【請求項１２】
請求項１１に記載の受信装置であって、
前記第３のタイミング信号生成回路は、前記第２の同期クロック信号の位相が前記第２の累積値に応じた速度で変化するように前記第３のタイミング信号を生成する、受信装置。
【請求項１３】
請求項１２に記載の受信装置であって、
前記第３のタイミング信号生成回路は、前記第２の累積値を一定の時間間隔で受け取り、受け取った当該第２の累積値を累積加算して第２の累積加算値を生成する第２の累積加算器を含み、当該第２の累積加算値が第２の所定の値に達するたびに、当該第２の累積加算値から当該第２の所定の値を減算するとともに、前記第３のタイミング信号を生成する、受信装置。
【請求項１４】
請求項１１乃至請求項１３のいずれか一つに記載の受信装置であって、
前記受信装置は、基準装置が生成した前記受信データ信号を局側終端装置から受信する回線終端装置を構成し、
前記受信装置は、前記第１の同期クロック信号に基づいて生成した送信データ信号を前記局側終端装置に送信する送信回路をさらに備えるとともに、前記基準装置と同期動作させる加入者側装置に前記第２の同期クロック信号を供給する、受信装置。
【請求項１５】
請求項１４に記載の受信装置であって、
前記第１のタイミング信号生成回路、前記第２の位相設定回路、前記比較回路、前記第１の累積回路、前記第２のタイミング信号生成回路、及び前記第１の位相設定回路が、前記受信データ信号に含まれる位相ゆらぎにおける、第１のカットオフ周波数以上の成分が、前記第１の同期クロック信号へ伝達することを抑制する第１のローパスフィルタ特性を有し、
前記第１のタイミング信号生成回路、前記第２の累積回路、前記第３のタイミング信号生成回路、及び前記第４の位相設定回路が、前記受信データ信号に含まれる位相ゆらぎにおける、前記第１のカットオフ周波数よりも低い第２のカットオフ周波数以上の成分が、前記第２の同期クロック信号へ伝達することを抑制する第２のローパスフィルタ特性を有する、受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置に関する。
【背景技術】
【０００２】
特許文献１には、局側終端装置（ＯＬＴ）と、回線終端装置（ＯＮＵ）とを備えるＰＯＮ（Passive Optical Network）システムが記載されている。特許文献１に記載のＰＯＮシステムでは、ＯＬＴが、局側の基準クロック源で生成された同期用基準クロック信号に同期した所定の周波数を有するクロック信号に同期した送信信号を生成している。そして、ＯＮＵが、ＯＬＴからの送信信号からクロック信号を再生し、当該クロック信号の周波数を所定の周波数に変換して、イーサネット（登録商標）機器で利用する基準クロック信号を生成している。
【０００３】
特許文献２には、局側装置と端末側装置とを含むＧＥＰＯＮ（Gigabit Ethernet Passive Optical Network）システムが記載されている。特許文献２に記載のＧＥＰＯＮシステムでは、局側装置が、網基準クロックから生成した装置クロックを動作クロックとし、入力データにタイムスタンプ情報を付加して送信データを生成し、網基準クロックとタイムスタンプ情報との間の相関を表す相関情報を生成して下りデータに多重している。そして、端末側装置が、局側装置から送信された送信データに含まれるタイムスタンプ情報及び相関情報に基づいて、網基準クロックを再生している。
【０００４】
特許文献３には、クロックセレクタと、位相制御部と、位相情報記憶部と、周波数オフセット制御部とを備える同期回路が記載されている。クロックセレクタは、多相クロックから所望の位相をもつ選択クロックを出力する。位相制御部は、入力データと選択クロックとの位相の比較結果に基づく位相制御信号を出力する。位相情報記憶部は、位相制御部からの位相情報を記憶し、クロックセレクタを制御する。周波数オフセット制御部は、位相制御信号の出力回数に応じてオフセット制御信号を出力し、位相制御信号の累積数が起動しきい値を超えたとき、当該累積数に応じてオフセット制御信号を出力する。
【０００５】
特許文献４には、初期位相決定部を備えるビット同期回路が記載されている。初期位相決定部は、バーストデータのプリアンブル受信期間中に、多相クロックを使用して受信信号の変化点を検出し、当該変化点に同期したクロックの位相番号を含む初期位相情報を出力する。
【０００６】
特許文献５には、位相・周波数比較器と、記憶部と、適応型フィルタと、デジタル制御発振器とを備えるシステムが記載されている。位相・周波数比較器は、基準クロックとフィードバッククロックとの間のエラーを検出する。記憶部は、温度補償水晶発振器の周波数変動を予測するモデルを記憶する。適応型フィルタは、ループフィルタ及びモデルに基づいて周波数変動を予測するアルゴリズムを備え、フィルタデータと予測データとから選択した出力信号を生成する。デジタル制御発振器は、適応型フィルタの出力信号に応じて出力クロック信号の位相を設定する。適応型フィルタは、基準クロックが有効な通常時にはエラー信号が入力されてフィルタデータを出力し、基準クロックが無効なホールドオーバ時には予測データを出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２０１８４２号公報
【特許文献２】特開２０１１−９９８４号公報
【特許文献３】特開２００３−２８３３３２号公報
【特許文献４】特開２００７−４３４６０号公報
【特許文献５】米国特許第７６９２４９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１，２には、ＯＮＵが備えるクロック再生部を用いて基準クロック（同期クロック）を生成できると記載されている。
【０００９】
しかし、ＯＮＵがＯＬＴから受信する受信データ信号は、ＯＬＴ内の変動や、伝送過程での雑音の影響を受けており、それに基づいて再生したデータ再生用クロック信号では、周波数変動が大きい（受信データ信号からデータ再生用クロック信号へのジッタの伝達特性のカットオフ周波数が高すぎる）。したがって、このような再生用クロック信号は、同期クロック信号としては利用できない。
【００１０】
また、ＯＬＴに送信する送信信号の生成にも、ＯＬＴ側のクロック信号と同期したクロック信号（送信クロック信号）を利用する必要がある。データ再生用クロック信号は、周波数変動が大きすぎるため、送信クロック信号としても利用できない。
【００１１】
また、特許文献５のように、通常時に記憶したデータに基づいてホールドオーバ時に同期クロック信号の供給を行う技術が知られている。しかし、特に特許文献３のように、多相のクロックから選択することによって、もしくは、多相のクロック信号を混合することによって、所望の位相のクロック信号を同期クロック信号として生成する場合に、具体的にどのようなデータを記憶するかは明らかにされていない。
【００１２】
本発明は、受信データ信号に同期する同期クロック信号の周波数安定性を向上することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る受信装置の一態様は、受信データ信号を受信し、当該受信データ信号に同期した受信クロック信号を生成するとともに、当該受信クロック信号を利用して当該受信データ信号からデータを再生するクロック・データ再生部と、前記受信データ信号に同期し、前記受信クロック信号に比較して周波数安定性が高い第１の同期クロック信号を生成する同期クロック生成部とを備え、前記クロック・データ再生部は、一定の周波数を有する多相のローカルクロック信号を生成するローカルクロック源と、前記多相のローカルクロック信号から前記受信クロック信号を生成する第１の生成部とを有し、前記同期クロック生成部は、第１の位相設定信号を生成する第１の位相設定回路と、前記多相のローカルクロック信号から、前記第１の位相設定信号によって設定された位相の前記第１の同期クロック信号を生成する第１の同期クロック信号生成器と、前記多相のローカルクロック信号と前記受信データ信号との間の周波数オフセットを示す周波数成分と、当該受信データ信号の位相変動を示す位相変動成分とを含む第１の信号から当該位相変動成分を除去して、当該周波数成分を含む第２の信号を生成する第２の生成部とを有し、前記第１の位相設定回路は、前記第２の信号に応じて前記第１の位相設定信号を更新する。
【００１４】
また、本発明に係る受信装置の一態様では、前記第１の生成部は、第２の位相設定信号を生成する第２の位相設定回路と、前記多相のローカルクロック信号から、前記第２の位相設定信号によって設定された位相の前記受信クロック信号を生成する受信クロック信号生成器と、前記受信データ信号のエッジのタイミングと前記受信クロック信号のエッジのタイミングとを比較した結果に基づいて、当該受信クロック信号の位相を変更すべき方向を示す第１のタイミング信号を生成する第１のタイミング信号生成回路とを有し、前記第２の生成部は、前記第１の信号としての前記第１のタイミング信号を累積した第１の累積値を保持する第１の累積回路と、前記第１の累積値に応じて、前記受信クロック信号の位相を変更すべき方向を示す、前記第２の信号としての第２のタイミング信号を生成する第２のタイミング信号生成回路とを有し、前記第２の位相設定回路は、前記第１のタイミング信号と前記第２のタイミング信号との両方に応じて前記第２の位相設定信号を更新し、前記第１の位相設定回路は、前記第１のタイミング信号と前記第２のタイミング信号のうち前記第２のタイミング信号のみに応じて前記第１の位相設定信号を更新する。
【００１５】
また、本発明に係る受信装置の一態様では、前記第１の生成部は、第２の位相設定信号を生成する第２の位相設定回路と、前記多相のローカルクロック信号から、前記第２の位相設定信号によって設定された位相の前記受信クロック信号を生成する受信クロック信号生成器と、前記受信データ信号のエッジのタイミングと前記受信クロック信号のエッジのタイミングとを比較した結果に基づいて、当該受信クロック信号の位相を変更すべき方向を示す第１のタイミング信号を生成する第１のタイミング信号生成回路とを有し、前記第２の位相設定回路は、前記第１のタイミング信号に応じて前記第２の位相設定信号を更新し、前記第２の生成部は、前記第１の信号としての前記第２の位相設定信号の更新に追従して更新される第３の位相設定信号を生成する第３の位相設定回路と、前記第２の位相設定信号と前記第３の位相設定信号を比較した結果に基づいて、当該第３の位相設定信号を更新すべき方向を示す比較タイミング信号を生成する比較回路と、前記比較タイミング信号を累積した第１の累積値を保持する第１の累積回路と、前記第１の累積値に応じて、前記第３の位相設定信号を更新すべき方向を示す、前記第２の信号としての第２のタイミング信号を生成する第２のタイミング信号生成回路とを有し、前記第３の位相設定回路は、前記比較タイミング信号と前記第２のタイミング信号との両方に応じて前記第３の位相設定信号を更新し、前記第１の位相設定回路は、前記比較タイミング信号と前記第２のタイミング信号のうち前記第２のタイミング信号のみに応じて前記第１の位相設定信号を更新する。
【００１６】
また、本発明に係る受信装置の一態様では、前記第２のタイミング信号生成回路は、前記第１の同期クロック信号の位相が前記第１の累積値に応じた速度で変化するように前記第２のタイミング信号を生成する。
【００１７】
また、本発明に係る受信装置の一態様では、前記第２のタイミング信号生成回路は、前記第１の累積値を一定の時間間隔で受け取り、受け取った当該第１の累積値を累積加算して第１の累積加算値を生成する第１の累積加算器を含み、当該第１の累積加算値が第１の所定の値に達するたびに、当該第１の累積加算値から当該第１の所定の値を減算するとともに、前記第２のタイミング信号を生成する。
【００１８】
また、本発明に係る受信装置の一態様では、前記同期クロック生成部は、前記第１の累積回路が保持した前記第１の累積値を記憶する記憶回路と、前記受信データ信号が停止したと判定したときに、前記１の累積回路から前記第１の累積値を前記第２のタイミング信号生成回路に供給する代わりに、前記記憶回路が記憶する前記第１の累積値を前記第２のタイミング信号生成回路に供給するデータ信号停止判定部とをさらに有する。
【００１９】
また、本発明に係る受信装置の一態様では、前記データ信号停止判定部は、前記受信データ信号の状態遷移頻度が第１のしきい値を下回ったときに前記受信データ信号が停止したと判定する第１の判定回路と、前記第１の累積値の変化率が第２のしきい値を超えたときに前記受信データ信号が停止したと判定する第２の判定回路との少なくとも一方を有する。
【００２０】
また、本発明に係る受信装置の一態様では、前記第１のタイミング信号生成回路は、前記受信データ信号のエッジのタイミングと前記受信クロック信号のエッジのタイミングとの関係が無効範囲にあるときに無効信号を生成し、前記データ信号停止判定部は、前記無効信号が生成される頻度が第３のしきい値を超えたときに前記受信データ信号が停止したと判定する第３の判定回路を有する。
【００２１】
また、本発明に係る受信装置の一態様では、前記受信装置は、基準装置が生成した前記受信データ信号を局側終端装置から受信する回線終端装置を構成し、前記受信装置は、前記基準装置と同期動作させる加入者側装置に前記第１の同期クロック信号を供給する。
【００２２】
また、本発明に係る受信装置の一態様では、前記受信装置は、局側終端装置から前記受信データ信号を受信する回線終端装置を構成し、前記第１の同期クロック信号に基づいて生成した送信データ信号を前記局側終端装置に送信する送信回路をさらに備える。
【００２３】
また、本発明に係る受信装置の一態様では、前記第１のタイミング信号を累積した第２の累積値を保持する第２の累積回路と、前記第２の累積値に応じて前記受信クロック信号の位相を変更すべき方向を示す第３のタイミング信号を生成する第３のタイミング信号生成回路と、第４の位相設定信号を生成する第４の位相設定回路と、前記多相のローカルクロック信号から、前記第４の位相設定信号によって設定された位相を有する、前記受信データ信号に同期した第２の同期クロック信号を生成する第２の同期クロック信号生成器とをさらに備え、前記第２の位相設定回路は、前記第１のタイミング信号と前記第３のタイミング信号との両方に応じて前記第２の位相設定信号を更新し、前記第４の位相設定回路は、前記第１のタイミング信号と前記第３のタイミング信号のうち前記第３のタイミング信号のみに応じて前記第４の位相設定信号を更新する。
【００２４】
また、本発明に係る受信装置の一態様では、前記第３のタイミング信号生成回路は、前記第２の同期クロック信号の位相が前記第２の累積値に応じた速度で変化するように前記第３のタイミング信号を生成する。
【００２５】
また、本発明に係る受信装置の一態様では、前記第３のタイミング信号生成回路は、前記第２の累積値を一定の時間間隔で受け取り、受け取った当該第２の累積値を累積加算して第２の累積加算値を生成する第２の累積加算器を含み、当該第２の累積加算値が第２の所定の値に達するたびに、当該第２の累積加算値から当該第２の所定の値を減算するとともに、前記第３のタイミング信号を生成する。
【００２６】
また、本発明に係る受信装置の一態様では、前記受信装置は、基準装置が生成した前記受信データ信号を局側終端装置から受信する回線終端装置を構成し、前記受信装置は、前記第１の同期クロック信号に基づいて生成した送信データ信号を前記局側終端装置に送信する送信回路をさらに備えるとともに、前記基準装置と同期動作させる加入者側装置に前記第２の同期クロック信号を供給する。
【００２７】
また、本発明に係る受信装置の一態様では、前記第１のタイミング信号生成回路、前記第２の位相設定回路、前記比較回路、前記第１の累積回路、前記第２のタイミング信号生成回路、及び前記第１の位相設定回路が、前記受信データ信号に含まれる位相ゆらぎにおける、第１のカットオフ周波数以上の成分が、前記第１の同期クロック信号へ伝達することを抑制する第１のローパスフィルタ特性を有し、前記第１のタイミング信号生成回路、前記第２の累積回路、前記第３のタイミング信号生成回路、及び前記第４の位相設定回路が、前記受信データ信号に含まれる位相ゆらぎにおける、前記第１のカットオフ周波数よりも低い第２のカットオフ周波数以上の成分が、前記第２の同期クロック信号へ伝達することを抑制する第２のローパスフィルタ特性を有する。
【発明の効果】
【００２８】
本発明によれば、同期クロック信号の周波数安定性を向上することができる。
【図面の簡単な説明】
【００２９】
【図１】ＰＯＮシステムの構成を表す概念図である。
【図２】比較対象受信装置の構成を表すブロック図である。
【図３】受信データ信号とサンプリングクロック信号との関係を表すタイミング図である。
【図４】受信データ信号の位相φ１とサンプリングクロック信号（受信クロック信号）の位相φ１’との関係を表すグラフである。
【図５】受信データ信号の位相φ１とサンプリングクロック信号（受信クロック信号）の位相φ１’との関係を表すグラフである。
【図６】サーデスを表す概念図である。
【図７】第１の実施形態に係る受信装置の構成を表すブロック図である。
【図８】第１の実施形態に係るクロック・データ再生部の構成を表すブロック図である。
【図９】第１の実施形態に係る同期クロック生成部の構成を表すブロック図である。
【図１０】accum_val信号と時間との関係を表すグラフである。
【図１１】Ｕｐ／Ｄｎ累積回路及びＵｐ／Ｄｎ発生器を表す概念図である。
【図１２】Ｕｐ／Ｄｎ発生器の構成を表すブロック図である。
【図１３】Gen_out信号及びUp/Dn_out信号のタイミング図である。
【図１４】Ｕｐ／Ｄｎ平均化回路を表す概念図である。
【図１５】Ｕｐ／Ｄｎ平均化回路の構成を表すブロック図である。
【図１６】複数の累積加算器で並列処理を行う様子を表す概念図である。
【図１７】受信データ信号とサンプリングクロック信号との関係を表す概念図である。
【図１８】受信データ信号の数とそのうちのエラー数との関係を表すグラフである。
【図１９】第１の実施形態に係る受信装置の変形例の構成の一部を表すブロック図である。
【図２０】第１の実施形態に係る受信装置の変形例の構成を表すブロック図である。
【図２１】第２の実施形態に係る受信装置の構成を表すブロック図である。
【図２２】第２の実施形態に係るクロック・データ再生部の構成を表すブロック図である。
【図２３】第２の実施形態に係る同期クロック生成部の構成を表すブロック図である。
【図２４】位相コード比較器から出力されるup_cmp信号及びdn_cmp信号の定義を表す概念図である。
【図２５】phase code_rx信号で設定される位相が動く方向を表す概念図である。
【図２６】第２の実施形態に係る受信装置の変形例の構成を表すブロック図である。
【図２７】第２の実施形態に係る同期クロック生成部の変形例の構成を表すブロック図である。
【図２８】第２の実施形態に係る同期クロック生成部の変形例の構成を表すブロック図である。
【図２９】第２の実施形態に係る受信装置の変形例の構成を表すブロック図である。
【図３０】第２の実施形態に係る受信装置の変形例の構成を表すブロック図である。
【図３１】第２の実施形態に係るクロック・データ再生部の変形例の構成を表すブロック図である。
【発明を実施するための形態】
【００３０】
＜ＰＯＮシステムについて＞
図１は、ＰＯＮシステムの構成を表す概念図である。同図に示すＰＯＮシステムは、例えば携帯電話ネットワークで使用されており、基地局制御装置（ＢＳＣ）と、ＯＬＴと、複数のＯＮＵと、複数の基地局（ＢＴＳ）とを備えている。
【００３１】
ＢＳＣは、携帯電話のコアネットワークを介して、電話局に設置された交換機等の基準装置に接続されている。ＯＬＴはＢＳＣに接続され、複数（同図では３つ）のＯＮＵがＯＬＴに接続されている。各ＯＮＵには一つのＢＴＳが接続されている。
【００３２】
上記のようなＰＯＮシステムでは、例えば、ＯＬＴ側からＯＮＵ側へデータ信号が送信される際には、データ信号は、交換機等の基準装置からコアネットワークを介してＢＳＣに到達し、その後、ＢＳＣからＯＬＴに到達する。そして、データ信号は、ＯＬＴから複数のＯＮＵに到達し、その後、各ＯＮＵから当該ＯＮＵに対応するＢＴＳに送信される。ＢＴＳと、加入者側装置である各々の加入者の携帯電話機（図示省略）との間は、無線通信によって接続されることから、加入者すなわち携帯電話機の移動に伴って、携帯電話機と無線接続されるＢＴＳが順次変更される。
【００３３】
本実施形態に係る受信装置は、例えば、上記のようなＰＯＮシステムのＯＮＵが備える受信装置である。本実施形態に係る受信装置を説明する前に、まず、本実施形態に係る受信装置と比較される比較対象受信装置について説明する。
【００３４】
＜比較対象受信装置について＞
図２は比較対象受信装置８２の構成を表すブロック図である。受信装置８２は、入力バッファ１２と、サンプラ１４と、デシリアライザ１６と、位相検出器１８と、Ｕｐ／Ｄｎ決定回路２０と、位相コード発生器２２と、多相クロック発生器２４と、位相合成器２６とを備えている。これらの回路要素はクロック・データリカバリ部（クロック・データ再生部）を構成している。クロック・データリカバリ部は、ＯＬＴから受信した受信データ信号から、当該受信データ信号に同期した受信クロック信号を生成する。そして、クロック・データリカバリ部は、生成した受信クロック信号を利用して、受信データ信号からデータ（受信データ）を再生する。
【００３５】
多相クロック発生器２４は、所定の周波数ｆ０でそれぞれ位相の異なる多相のローカルクロック信号を生成するローカルクロック源である。また、位相が隣接するあらゆる２つのローカルクロック信号間の位相差は、２π／Ｎ１である（Ｎ１はローカルクロック信号の数）。多相のローカルクロック信号は、位相合成器２６に供給される。
【００３６】
位相合成器２６は、多相のローカルクロック信号から、位相コード発生器２２から供給される位相コードであるphase code信号によって設定された位相を有する受信クロック信号を含む、多相のサンプリングクロック信号を生成する。位相が隣接するあらゆる２つのサンプリングクロック信号間の位相差は、２π／Ｎ２である（Ｎ２はサンプリングクロック数）。また、位相合成器２６における位相シフトの分解能は、２π／Ｍ（Ｍは、位相コード発生器２２における位相コードのステップ数）である。多相のサンプリングクロック信号は、サンプラ１４に供給される。
【００３７】
サンプラ１４は、入力バッファ１２を介して供給される任意の位相の受信データ信号（シリアル）を、多相のサンプリングクロック信号のそれぞれの位相（エッジ）のタイミングでサンプリングする。つまり、サンプラ１４からは、１ビットの受信データ信号の入力期間（１ＵＩ：１ユニットインターバル）毎に、多相のサンプリングクロック信号の相数に相当する数の多相サンプルデータ信号と、phase code信号で設定される位相を有する受信クロック信号とが出力される。多相サンプルデータ信号は、デシリアライザ１６に供給される。
【００３８】
デシリアライザ１６は、所定数のＵＩの期間の多相サンプルデータ信号をパラレルデータに変換して、多ビット／多相サンプルデータ信号を生成する。多ビット／多相サンプルデータ信号は、位相検出器１８に供給される。また、デシリアライザ１６からは、サンプラ１４から供給された受信クロック信号と、この受信クロック信号によって受信データ信号がサンプリングされて得られたサンプルデータ信号をパラレルデータに変換して得られた受信データ信号が出力される。
【００３９】
位相検出器１８は、所定数のＵＩの期間の多ビット／多相サンプルデータ信号の論理値の変化位置から、受信データ信号の遷移エッジタイミングを検出する。これにより、位相検出器１８は、受信データ信号のエッジのタイミングと受信クロック信号のエッジのタイミングとを比較することができる。位相検出器１８は、この比較結果に基づいて、受信データ信号を正しいタイミングでサンプリングするために、受信データ信号の位相に対して、受信クロック信号（サンプリングクロック信号）の位相をどの方向（ｕｐ（早くする）ないしｄｎ（遅くする））に動かすべきかを表す位相情報（タイミング信号）である多ビットup/dn信号を生成する。多ビットup/dn信号は、Ｕｐ／Ｄｎ決定回路２０に供給される。
【００４０】
受信データ信号は、ＯＬＴにおいて周波数ｆ１のクロック信号を利用して生成された信号である。この、受信データ信号の生成に利用されたクロック信号の周波数（以下、「受信クロック信号の周波数」と呼ぶ）ｆ１は、規格によって定められている。ローカルクロック信号の周波数ｆ０は、ｆ１とほぼ一致するように設定されるが、現実には、完全に一致させることはできない。すなわち、両者の間には周波数オフセット（周波数の誤差）がある。そのため、受信データ信号と、一つのphase code信号で設定した受信クロック信号との間の位相関係は、ｆ０とｆ１との間の周波数オフセットに起因する一方向（位相が遅くなる方向ないし早くなる方向）に次第にずれていく。この位相のずれを解消するために、phase code信号を変化させ、受信クロック信号の位相を、両者の間の位相のずれとは反対側の方向に定期的にシフトさせる必要がある。
【００４１】
図３（Ａ）は、サンプリングクロック信号（受信クロック信号）の位相（同図の場合、サンプリングクロック信号の立ち上がりエッジの位相）が、受信データ信号の遷移間の中央にある理想的な場合を示している。このように、サンプリングクロック信号の位相が、受信データ信号の遷移間の中央にある場合、受信データ信号からデータを最も確実に再生することができる。
【００４２】
これに対し、同図（Ｂ）では、サンプリングクロック信号の位相が受信データ信号の遷移間の中央よりも早い位置にある。受信データ信号の周波数ｆ１が、ローカルクロック信号の周波数ｆ０よりも低い場合、phase code信号が固定のままでは、受信データ信号の位相が遅れて、サンプリングクロック信号の位相が相対的に早くなる。この場合、同図（Ｂ）に右方向矢印で示すように、サンプリングクロック信号の位相が遅くなる方向にシフトするように、phase code信号を更新する必要がある。
【００４３】
一方、同図（Ｃ）では、サンプリングクロック信号の位相が受信データ信号の遷移間の中央よりも遅い位置にある。受信データ信号の周波数ｆ１が、ローカルクロック信号の周波数ｆ０よりも高い場合、phase code信号が固定のままでは、受信データ信号の位相が進んで、サンプリングクロック信号の位相が相対的に遅くなる。この場合、同図（Ｃ）に左方向矢印で示すように、サンプリングクロック信号の位相が早くなる方向にシフトするように、phase code信号を更新する必要がある。
【００４４】
このように、受信データ信号に対するサンプリングクロック信号の位相が一定に保たれるようにphase code信号を変化させることにより、サンプリングクロック信号のエッジのタイミングによって決まる周波数ｆ１’は、ローカルクロック信号の周波数ｆ０から離れ、受信データ信号の周波数ｆ１と実質的に一致する。このようにphase code信号を変化させる処理について、次に説明する。
【００４５】
Ｕｐ／Ｄｎ決定回路２０は、多ビットup/dn信号に基づいて、受信クロック信号の位相を変更すべき方向を示す位相情報（タイミング信号）であるup/dn信号を生成する。ここで、多ビットup/dn信号は、最新の所定数のＵＩの期間にわたって受信データ信号のエッジのタイミングと受信クロック信号のエッジのタイミングとを比較した結果に基づく、受信クロック信号の位相をどの方向に動かすべきかをあらわす位相情報である。Ｕｐ／Ｄｎ決定回路２０は、この、複数のＵＩの期間の位相情報に基づいて、フィルタリング処理を行うことにより、up/dn信号の精度を向上させている。フィルタリング処理のアルゴリズムには、多数決投票方式、満場一致投票方式などが採用可能である。up/dn信号は、位相コード発生器２２に供給される。
【００４６】
位相コード発生器２２は、受信データ信号と受信クロック信号との間の位相のずれを解消するために、up/dn信号によって決定される方向に向かって、あらかじめ決定されたステップで変化する位相コード（位相設定信号）であるphase code信号を発生する。位相コード発生器２２における位相コードの１ステップ（位相ステップ）は、位相合成器２６における位相シフトの分解能に一致する。phase code信号は、位相合成器２６に供給される。
【００４７】
位相合成器２６は、多相のローカルクロック信号から、phase code信号で設定される位相（phase code信号で特定される位相）の受信クロック信号を含む多相のサンプリングクロック信号を生成する。例えば、Ｕｐ／Ｄｎ決定回路２０からup信号が出力されると、受信クロック信号を含む多相のサンプリングクロック信号の位相が早くなるようにphase code信号が更新される。またＵｐ／Ｄｎ決定回路２０からdn信号が出力されると、受信クロック信号を含む多相のサンプリングクロック信号の位相が遅くなるようにphase code信号が更新される。
【００４８】
受信装置８２では、上記動作が繰り返し行われることにより、受信クロック信号の位相が、受信データ信号の遷移間の中央に維持される。これにより、受信クロック信号が受信データ信号と同期し、受信クロック信号によって正しいタイミングで受信データ信号をサンプリングすることができる。
【００４９】
phase code信号の更新によって、受信クロック信号の位相と受信データ信号の位相との関係を一定に保つ処理について、さらに説明する。
【００５０】
図４（Ａ）及び（Ｂ）は、受信データ信号の位相φ１とほぼ一致するように、位相合成器２６がサンプリングクロック信号（受信クロック信号）の位相φ１’を変化させる様子を表すグラフである。これらのグラフの縦軸は位相、横軸は時間である。
【００５１】
同図（Ａ）は、ローカルクロック信号の周波数ｆ０が、受信データ信号の周波数ｆ１よりも有意に低い場合の例である。
【００５２】
同図に示す直線状のグラフは、受信データ信号の位相φ１と時間ｔとの関係を表す。このグラフの傾きは、受信データ信号の周波数ｆ１を表し、周波数ｆ１＝Δ位相／Δ時間の関係がある。受信データ信号の位相φ１は、時間に比例し、ある時間の受信データ信号の位相を基準として、時間の経過とともに大きくなる。つまり、受信データ信号の位相φ１＝ｆ１＊ｔの関係がある。
【００５３】
ローカルクロック信号の周波数ｆ０が、受信データ信号の周波数ｆ１よりも有意に低い場合、時間の経過とともに、受信データ信号の位相φ１の方がサンプリングクロック信号の位相φ１’よりも次第に早くなる。そのため、Ｕｐ／Ｄｎ決定回路２０が、サンプリングクロック信号の位相φ１’を受信データ信号の位相φ１に追従させるために、up信号を定期的に生成する。このup信号の供給を受けた位相コード発生器２２がphase code信号を更新し、位相合成器２６が、サンプリングクロック信号の位相φ１’を定期的に進める（ＵＰ）。
【００５４】
同図に示す階段状のグラフは、サンプリングクロック信号の位相φ１’と時間ｔとの関係を表す。位相合成器２６は、サンプリングクロック信号の位相φ１’を、位相シフトの分解能の単位でしか変更することができない。したがって、サンプリングクロック信号の位相φ１’を、所定の時間毎に、位相シフトの分解能の１単位相当の位相だけ進める（ＵＰ）。
【００５５】
このように、ローカルクロック信号の周波数ｆ０が、受信データ信号の周波数ｆ１よりも有意に低い場合、ＵＰが連続的に実行されることになる。
【００５６】
ここで、phase code信号が更新されない場合のサンプリングクロック信号の位相をφ０、phase code信号の更新による位相の変化をφｐｉとする。すると、サンプリングクロック信号の位相φ１’は、φ０とφｐｉとの合計であり、φ１’＝φ０＋φｐｉ＝ｆ０＊ｔ＋（ｆ１−ｆ０）＊ｔの関係がある。
【００５７】
続いて、同図（Ｂ）は、ローカルクロック信号の周波数ｆ０が、受信データ信号の周波数ｆ１よりも有意に高い場合の例である。
【００５８】
この場合、時間の経過とともに、サンプリングクロック信号の位相φ１’の方が受信データ信号の位相φ１よりも次第に早くなる。このため、Ｕｐ／Ｄｎ決定回路２０が、サンプリングクロック信号の位相φ１’を受信データ信号の位相φ１に追従させるために、ｄｎ信号を定期的に生成する。このdn信号の供給を受けた位相コード発生器２２がphase code信号を更新し、位相合成器２６が、サンプリングクロック信号の位相φ１’を定期的に遅らせる（ＤＯＷＮ）。つまり、サンプリングクロック信号の位相φ１’は、所定の時間毎に、位相シフトの分解能の１単位相当の位相だけ遅れる（ＤＯＷＮ）。
【００５９】
このように、ローカルクロック信号の周波数ｆ０が、受信データ信号の周波数ｆ１よりも有意に高い場合、ＤＯＷＮが連続的に実行されることになる。
【００６０】
続いて、図５（Ａ）は、受信データ信号の位相φ１に対して、位相合成器２６がサンプリングクロック信号（受信クロック信号）の位相φ１’を変化させる様子を表すグラフ、同図（Ｂ）は、その様子を表す概念図である。
【００６１】
同図（Ａ）は、ローカルクロック信号の周波数ｆ０が、受信データ信号の周波数ｆ１とほぼ等しい場合の例である。
【００６２】
この場合、同図（Ｂ）に示すように、受信データ信号の周波数ｆ１＝ｆ０＋（ｆ１−ｆ０）の関係がある。しかし、（ｆ１−ｆ０）の値は完全には０にならないため、時間の経過とともに、受信データ信号の位相φ１の方がサンプリングクロック信号の位相φ１’よりも早くなったり、遅くなったりする。そのため、Ｕｐ／Ｄｎ決定回路２０が、サンプリングクロック信号の位相φ１’を受信データ信号の位相φ１に追従させるために、up信号もしくはdn信号を生成する。このup／dn信号の供給を受けた位相コード発生器２２がphase code信号を更新し、位相合成器２６が、サンプリングクロック信号の位相φ１’を進め（ＵＰ）たり、遅らせ（ＤＯＷＮ）たりする。ところが、位相合成器２６は、サンプリングクロック信号の位相φ１’を、位相シフトの分解能の単位でしか変更することができない。このため、（ｆ１−ｆ０）が小さい場合には、図５（Ａ）に示すように、up信号とdn信号が交互に生成される。なお、（ｆ１−ｆ０）の値によっては、サンプリングクロック信号の位相φ１’を連続的に進め（ＵＰ）たり、遅らせ（ＤＯＷＮ）たりする場合もある。
【００６３】
このように、比較対象受信装置８２では、受信データ信号に同期した受信クロック信号が生成される。この受信クロック信号の位相は、受信データ信号の位相との関係が一定となるように制御されることから、受信データ信号に位相変動（位相のゆらぎ）があると、受信クロック信号にも位相変動が生じてしまう。つまり、受信クロック信号の周波数安定性はそれほど高くないと言える。
【００６４】
一方で、受信装置においては、受信データ信号に同期した同期クロック信号であって、位相変動の少ない、つまり周波数安定性の高い同期クロック信号が必要となることがある。
【００６５】
例えば、前述の携帯電話ネットワークでは、ＰＯＮシステムを構成する全ての装置で時刻が、あらかじめ規定された所定の精度で一致している必要がある。前述のように、携帯電話機の移動に伴って携帯電話機と無線接続されるＢＴＳが変更されるが、ＢＴＳが変更された瞬間に時刻が変わると携帯電話機は正常に動作できない。また、ＢＴＳは、ＯＮＵと時刻が一致している必要があり、結局、ＰＯＮシステムの全ての装置で時刻を所定の時刻ｔｉｍｅ１に一致させる必要がある。
【００６６】
ＰＯＮシステムを構成する全ての装置で時刻を一致させるために、ＰＯＮシステムでは、シンクロナスイーサネット（登録商標）の技術が利用されている。従来のイーサネット（登録商標）は、非同期のアプリケーションのために開発された技術であり、同期が必要とされるアプリケーションでは利用することが容易ではない。シンクロナスイーサネット（登録商標）は、イーサネット（登録商標）を同期が必要とされるアプリケーションでも使えるように変更したものである。
【００６７】
ＰＯＮシステムでシンクロナスイーサネット（登録商標）を利用することにより、同期が必要とされるアプリケーションにおいて、全ての装置で時刻同期を実現することができる。この時刻同期を実現するためには、全ての装置で使用されるクロック信号の周波数を所定の周波数ｆｒｅｑ１に、あらかじめ規定された所定の精度で一致させる必要がある。このため、シンクロナスイーサネットで使用される受信装置については、受信データ信号の周波数と一致した周波数を有し、かつ周波数安定性の高い同期クロック信号を生成することが求められている。
【００６８】
比較対象受信装置８２で生成される受信クロック信号は、受信データ信号に同期した一種の同期クロック信号であるものの、周波数安定性がそれほど高くないことから、周波数安定性の高い同期クロック信号として使用することは難しい。
【００６９】
そこで、本実施形態では、受信データ信号に同期した、周波数安定性の高い同期クロック信号を生成することが可能な受信装置について説明する。
【００７０】
＜同期クロック信号の要求仕様＞
ここでは、ＯＮＵが備える受信装置で使用される同期クロック信号に対する要求仕様について説明する。受信装置は、ＯＬＴから受信した受信データ信号から、当該受信データ信号に同期する３種類の同期クロック信号を生成するサーデス（SerDes：シリアライザ／デシリアライザ）を備えている。図６に示されるように、サーデスは、同期クロック信号として、受信クロック信号、外部用クロック信号及び送信クロック信号を生成する。
【００７１】
受信クロック信号は、ＯＬＴから受信した受信データ信号をサンプリングするためのタイミングクロックである。受信クロック信号の要求仕様の一つとして、以下がある。
【００７２】
（Ｒ１）ジッタの許容仕様
ジッタの許容仕様は、ＯＬＴのデータ信号（クロック信号）に含まれる周波数変動成分が許容される範囲を規定するものである。ＯＬＴのデータ信号に含まれる周波数変動成分が許容範囲内であれば、受信データ信号は正常であると判断される。したがって、受信データ信号が正常であったとしても、受信クロック信号には、ある程度の周波数変動成分が存在する。
【００７３】
続いて、外部用クロック信号は、ＯＮＵとＢＴＳとの間でシンクロナスイーサネット（登録商標）データを送受信するためのタイミングクロックである。ＯＮＵの受信装置で生成された外部用クロック信号はＢＴＳに送信される。外部用クロック信号の要求仕様には、以下が含まれる。
【００７４】
（Ｓ１）周波数
外部用クロック信号は、受信データ信号から生成される受信クロック信号と同じ周波数を持つ。
【００７５】
（Ｓ２）ジッタ／ワンダの伝送仕様
ＯＬＴのデータ信号（ＯＮＵの受信データ信号）には周波数変動成分が含まれている。周波数変動成分は、周波数領域により、ジッタとワンダに分類される。例えば、ジッタは１０Ｈｚ以上の周波数の変動成分、ワンダは1０Ｈｚ未満の周波数の変動成分である。
【００７６】
ジッタ／ワンダの伝送仕様は、ＯＬＴからＯＮＵを介してＢＴＳに転送される外部用クロック信号に含まれる周波数変動成分の範囲を規定するものである。この周波数変動成分の範囲を抑制するために、外部用クロック信号の生成の経路には、ローパスフィルタの特性を持たせる。ローパスフィルタのカットオフ周波数は、例えば、１Ｈｚとする。
【００７７】
（Ｓ３）ホールドオーバ中の周波数の正確性
次の要求仕様Ｓ４で述べるホールドオーバ中の外部用クロック信号の周波数の正確性を規定するものである。
【００７８】
（Ｓ４）ホールドオーバ
ホールドオーバは、ＯＬＴのデータ信号に何らかの異常が発生して、ＯＮＵの内部でＯＬＴのデータ信号から外部用クロック信号を生成してはならないと判断された場合に行われる処理である。ＯＮＵは、ＯＬＴのデータ信号が正常な時に、ある安定した周波数を持つＯＬＴのデータ信号の情報を保持しておき、ＯＬＴのデータ信号に異常が発生した時に、ＯＬＴから受信したデータ信号ではなく、ＯＮＵの内部に保持しているＯＬＴのデータ信号の情報から外部用クロック信号を生成する。
【００７９】
なお、受信クロック信号は、外部用クロック信号の要求仕様Ｓ２に合致しない。このため、受信クロック信号をそのまま外部用クロック信号として使用することは困難である。
【００８０】
最後に、送信クロック信号は、ＯＮＵからＯＬＴに向かって送信データ信号を送信するためのタイミングクロックである。送信クロック信号の要求仕様には、以下が含まれる。
【００８１】
（Ｔ１）周波数
送信クロック信号は、外部用クロック信号の要求仕様Ｓ１と同様に、受信データ信号から生成される受信クロック信号と同じ周波数を持つ。
【００８２】
（Ｔ２）ジッタの転送仕様
ジッタの転送仕様は、外部用クロック信号の要求仕様Ｓ２と同様の規定である。送信クロック信号の生成の経路にもローパスフィルタの特性を持たせる。ただし、そのカットオフ周波数は、Ｓ２を満たすためのローパスフィルタのカットオフ周波数とは異なり、例えば、１ＭＨｚとする。
【００８３】
なお、外部用クロック信号の要求仕様Ｓ２は、送信クロック信号の要求仕様Ｔ２と異なる。このため、送信クロック信号は、その周波数安定性によっては、外部用クロック信号と共用することが困難である。
【００８４】
＜第１の実施形態＞
次に、第１の実施形態に係る受信装置１０について詳細に説明する。本実施形態の受信装置１０は、携帯電話ネットワークでの交換機等の基準装置が生成した受信データ信号を局側終端装置（ＯＬＴ）から受信する回線終端装置（ＯＮＵ）を構成する。そして、受信装置１０は、基準装置と同期動作させる、携帯電話機等の加入者側装置に対して、外部用クロック信号を供給する。
【００８５】
図７は受信装置１０の構成を示すブロック図である。同図に示す受信装置１０は、受信データ信号から外部用クロック信号を生成するものである。受信装置１０は、クロック・データ再生部１０ａと、同期クロック生成部１０ｂとを備えている。クロック・データ再生部１０ａは、受信データ信号を受信し、当該受信データ信号に同期した受信クロック信号を生成するとともに、当該受信クロック信号を利用して当該受信データ信号からデータを再生する。同期クロック生成部１０ｂは、受信データに同期した外部用クロック信号を生成する。外部用クロック信号の周波数安定性は、受信クロック信号の周波数安定性よりも高くなっている。
【００８６】
図８はクロック・データ再生部１０ａの構成を示すブロック図である。図９は同期クロック生成部１０ｂを示すブロック図である。図８に示すように、クロック・データ再生部１０ａは、上記の比較対象受信装置８２と同様の構成を備えている。クロック・データ再生部１０ａは、上述した、入力バッファ１２、サンプラ１４、デシリアライザ１６、位相検出器１８、Ｕｐ／Ｄｎ決定回路２０、位相コード発生器２２、多相クロック発生器２４及び位相合成器２６を備えている。
【００８７】
同期クロック生成部１０ｂは、図９に示すように、Ｕｐ／Ｄｎ累積回路２８、マルチプレクサ３０、Ｕｐ／Ｄｎ発生器３２、位相コード発生器３４、位相合成器３６、アービタ３８、Ｕｐ／Ｄｎ平均化回路４０、ロック検出器４２、アクティビティモニタ４４及びホールドオーバコントローラ４６を備えている。
【００８８】
本実施形態では、多相クロック発生器２４は、一定の周波数を有する多相のローカルクロック信号を生成するローカルクロック源として機能する。以後、多相クロック発生器２４を「ローカルクロック源２４」と呼ぶことがある。また、サンプラ１４、デシリアライザ１６、位相検出器１８、Ｕｐ／Ｄｎ決定回路２０、位相コード発生器２２及び位相合成器２６は、ローカルクロック源２４で生成された多相のローカルクロック信号から受信クロック信号を生成する第１の生成部１００を構成する。
【００８９】
第１の生成部１００では、位相コード発生器２２が、位相設定信号であるphase code信号を生成する位相設定回路として機能する。以後、位相コード発生器２２を「位相設定回路２２」と呼ぶことがある。
【００９０】
位相合成器２６は、多相のローカルクロック信号から、位相設定回路２２で生成された位相設定信号（phase code信号）によって設定された位相の受信クロック信号を生成する受信クロック信号生成器として機能する。
【００９１】
サンプラ１４、デシリアライザ１６、位相検出器１８及びＵｐ／Ｄｎ決定回路２０は、受信データ信号のエッジのタイミングと受信クロック信号のエッジのタイミングとを比較した結果に基づいて、受信クロック信号の位相を変更すべき方向を示すタイミング信号であるup/dn_phs信号を生成するタイミング信号生成回路１０１を構成する。
【００９２】
入力バッファ１２、サンプラ１４、デシリアライザ１６、位相検出器１８、Ｕｐ／Ｄｎ決定回路２０、位相コード発生器２２、多相クロック発生器２４及び位相合成器２６については、上記の比較対象受信装置８２についての動作説明で説明したため、ここでは詳細の説明は省略する。
【００９３】
Ｕｐ／Ｄｎ決定回路２０は、比較対象受信装置８２のＵｐ／Ｄｎ決定回路２０と同一のフィルタリング処理を行って、up/dn_phs信号を出力する。図９に示すように、up/dn_phs信号は、同期クロック生成部１０ｂのＵｐ／Ｄｎ累積回路２８及びアービタ３８に供給される。また、アービタ３８から、比較対象受信装置８２でのup/dn信号に相当するup/dn信号が出力される。このup/dn信号は、図８に示すように、クロック・データ再生部１０ａの位相コード発生器２２に供給される。
【００９４】
以下に説明するように、受信装置１０は、周波数成分及び位相変動成分(位相ゆらぎ)の両方を含むup/dn_phs信号から、周波数成分だけを分離し、当該周波数成分を含むup/dn_frq信号を生成する。そして、受信装置１０は、up/dn_frq信号に含まれる、分離した周波数成分だけを使用して外部用クロック信号を生成する。
【００９５】
ここで、周波数成分は、ローカルクロック信号と受信データ信号との間の周波数オフセットを示す成分である。言い換えれば、周波数成分は、ローカルクロック信号の周波数ｆ０と受信データ信号の周波数ｆ１との間の周波数オフセットを補償するための成分である。以後、周波数成分を「周波数オフセット成分」と呼ぶことがある。位相変動成分は、受信データ信号の位相変動（ジッタ／ワンダ）を示す成分である。言い換えれば、位相変動成分は、受信データ信号に含まれる位相変動（ジッタ／ワンダ）にサンプリングクロック信号を追従させるための成分である。なお、周波数成分の分離を終えた後には、up/dn_phs信号は、位相変動成分のみを含む。
【００９６】
Ｕｐ／Ｄｎ累積回路２８は、up_phs信号の回数とdn_phs信号の回数の差分を累積した累積値を保持する。Ｕｐ／Ｄｎ累積回路２８は、up_phs信号を１回受け取ると累積値を＋１とし、dn_phs信号を１回受け取ると累積値を−１とする。Ｕｐ／Ｄｎ累積回路２８は、累積を行うことで、up/dn_phs信号に含まれる位相変動成分を除去する。累積値は、ローカルクロック信号と受信データ信号との間の周波数オフセットに相当する。すなわち、累積値は、位相差成分をほとんど含まず、周波数成分（周波数オフセット成分）を含む、一定値に収束する。Ｕｐ／Ｄｎ累積回路２８は、タイミング信号生成回路１０１で生成されたタイミング信号を累積した累積値を保持する累積回路を構成する。累積値は、マルチプレクサ３０を介してaccum信号としてＵｐ／Ｄｎ発生器３２に供給されるとともに、Ｕｐ／Ｄｎ平均化回路４０及びロック検出器４２に供給される。
【００９７】
図１０は、accum信号と時間との関係を示すグラフである。このグラフの縦軸はaccum信号の値、横軸は時間である。accum信号の値は、このグラフに実線で示すように、時間の経過とともに大きくなり、破線で示すように、一定の値に収束する。この、収束後の値は、ローカルクロック信号と受信データ信号との間の周波数オフセットに相当する。より具体的には、収束後のaccum信号の値は周波数オフセットの値に比例する。
【００９８】
up/dn_phs信号は、Ｕｐ／Ｄｎ累積回路２８の累積値が収束する前は、周波数成分と、受信データ信号に含まれるジッタ／ワンダ等に相当する位相変動成分の両方を含む。累積値が収束した後には、up/dn_phs信号は、ほぼ位相変動成分のみを含むタイミング信号になる。この状態では、up/dn_phs信号では、up_phs信号の回数とdn_phs 信号の回数の差分の累積値がほぼ０になる。つまり、up/dn_phs信号では、up_phs信号の出現頻度とdn_phs 信号の出現頻度とがほぼ等しくなる。
【００９９】
続いて、Ｕｐ／Ｄｎ発生器３２は、Ｕｐ／Ｄｎ累積回路２８からマルチプレクサ３０を介して所定の一定時間毎に供給されるaccum信号を累積加算し、その累積加算値がしきい値を超える毎に、up/dn_frq信号（タイミング信号）を生成する。up/dn_frq信号は、位相コード発生器３４及びアーピタ３８に供給される。Ｕｐ／Ｄｎ発生器３２は、累積値に応じて受信クロック信号の位相を変更すべき方向を示すタイミング信号（up/dn_frq信号）を生成するタイミング信号生成回路を構成する。以後、Ｕｐ／Ｄｎ発生器３２を「タイミング信号生成回路３２」と呼ぶことがある。Ｕｐ／Ｄｎ発生器３２は、accum信号を累積加算することにより、up/dn_frq信号に含まれる位相変動成分をさらに除去する。
【０１００】
続いて、アービタ３８は、Ｕｐ／Ｄｎ決定回路２０から供給されるup/dn_phs信号およびＵｐ／Ｄｎ発生器３２から供給されるup/dn_frq信号を足し合わせてup/dn信号を生成する。アービタ３８は、原則、up_phs信号が供給されるとup信号を出力し、dn_phs信号が供給されるとdn信号を出力し、up_frq信号が供給されるとup信号を出力し、dn_frq信号が供給されるとdn信号を出力する。ただし、アービタ３８は、up_phs信号とup_frq信号が同時に供給された場合には、例えば、連続するup信号を生成する。また、アービタ３８は、dn_phs信号とdn_frq信号が同時に供給された場合には、例えば、連続するdn信号を生成する。また、アービタ３８は、up_phs信号とdn_frq信号とが同時に供給された場合及びdn_phs信号とup_frq信号とが同時に供給された場合には、例えば、up信号もdn信号も生成しない。up/dn信号は、位相コード発生器２２に供給される。つまり、位相コード発生器２２は、up/dn_phs信号とup/dn_frq信号との両方に応じてphase code信号を更新する。
【０１０１】
このように、本実施形態では、Ｕｐ／Ｄｎ累積回路２８とＵｐ／Ｄｎ発生器３２とが、周波数オフセット成分と位相変動成分を含むup/dn_phs信号から当該位相変動成分を除去して、当該周波数オフセット成分を含むup/dn_frq信号を生成する第２の生成部１１０を構成する。
【０１０２】
本実施形態の受信装置１０への受信データ信号の入力が開始されると、Ｕｐ／Ｄｎ決定回路２０によるup/dn_phs信号の生成が開始される。しかし、Ｕｐ／Ｄｎ累積回路２８での累積が進むまでは、Ｕｐ／Ｄｎ発生器３２によるup/dn_frq信号の生成が行われない。この段階では、位相コード発生器２２は、up/dn_phs信号のみに基づいてphase codeを生成する。このphase codeによって設定されたサンプリングクロック信号の位相が受信データ信号の位相に対して所定の関係を維持するためには、up/dn_phs信号が、周波数成分と位相変動成分との両方を含む必要がある。すなわち、この段階では、本実施形態のup/dn_phs信号は、比較対象受信装置８２のup/dn決定回路２０が生成するup/dn信号に対応する。
【０１０３】
ここで、受信データ信号は、平均的には周波数ｆ１を有するとともに、仕様によって許容された範囲内の位相変動（ジッタ／ワンダ）を含む。比較対象受信装置８２が生成するサンプリングクロック信号は、受信データ信号の位相変動に相当する位相変動を含むため、外部用クロック信号に要求されるジッタ／ワンダの転送仕様を満たさない。これに対して、本実施形態の受信装置１０は、ＵＰ／Ｄｎ累積回路２８及びＵｐ／Ｄｎ発生器３２から成る第２の生成部１１０を備えており、この第２の生成部１１０によって、周波数成分と位相変動成分との分離が行われる。
【０１０４】
本実施形態の受信装置１０への受信データ信号の入力開始後、時間の経過とともに、Ｕｐ／Ｄｎ累積回路２８でのup/dn_phs信号の累積が進む。これにより、Ｕｐ／Ｄｎ発生器３２によるup/dn_frq信号の生成が開始される。前述のように、Ｕｐ／Ｄｎ累積回路２８でのup/dn_phs信号の累積及びＵｐ／Ｄｎ発生器３２によるaccum信号の累積加算により、up/dn_phs信号に含まれる位相変動成分が除去される。このため、up/dn_frq信号にはほぼ周波数成分のみが含まれる。そして、位相コード発生器２２は、周波数成分を含むup/dn_frq信号に基づいてphase_code信号を更新することから、受信データ信号の周波数ｆ１とサンプリングクロック信号の周波数ｆ１’とが近くなり、up/dn_phs信号に含まれる周波数成分が減少する。
【０１０５】
さらに、Ｕｐ／Ｄｎ累積回路２８でのup/dn_phs信号の累積が進むと、Ｕｐ／Ｄｎ発生器３２が生成するup/dn_frq信号のみでローカルクロック信号の周波数ｆ０と受信データ信号の周波数ｆ１との間の周波数オフセットが補償できる状態になる。この状態では、サンプリングクロック信号の周波数ｆ１’と受信データ信号の周波数ｆ１とがほぼ一致しているため、位相検出器１８は、受信データ信号の位相変動を補償するために必要なup/dn信号のみを生成する。したがって、Ｕｐ／Ｄｎ決定回路２０が生成するup/dn_phs信号は、位相変動を示す情報のみを含む。受信データ信号の位相変動は、十分に長い時間にわたって累積すれば０になる。このため、up/dn_phs信号の累積値（up_phsの回数とdn_phsの回数との差分の累積値）の変化が０になる。よって、図１０に示されたように、accum信号は一定の値に収束した状態を保つ。
【０１０６】
この収束した値が、ローカルクロック信号の周波数ｆ０と受信データ信号の周波数ｆ１との間の周波数オフセットに対応する。このように、受信データ信号の入力が開始されたときにはup/dn_phs信号に混在して含まれていた周波数成分と位相変動成分が、受信装置１０の動作によって分離され、周波数成分のみを含むup/dn_frq信号と位相変動成分のみを含むup/dn_phs信号とが生成される。アービタ３８は、このup/dn_frq信号とup/dn_phs信号とを足し合わし、比較対象受信装置８２のＵｐ／Ｄｎ決定回路２０から出力されるup/dn信号に相当するup/dn信号を生成する。本実施形態の受信装置１０は、このup/dn信号を用いて、比較対象受信装置８２と同様のサンプリングクロック信号を生成する。
【０１０７】
本実施形態の受信装置１０は、これに加えて、ほぼ周波数成分のみを含むup/dn_frq信号を利用して、外部用クロック信号を生成する。位相コード発生器３４は、受信データ信号の周波数ｆ１とローカルクロックロック信号の周波数ｆ０との間の周波数オフセットによる位相のずれを解消するために、up/dn_frq信号によって決定される方向に向かって、あらかじめ決定されたステップで変化する位相コード（位相設定信号）であるphase code_frq信号を発生する。つまり、位相コード発生器３４は、up/dn_frq信号のみに応じてphase code_frq信号を更新する。位相コード発生器３４は、位相設定信号（phase code_frq信号）を生成する位相設定回路を構成する。phase code_frq信号は、位相合成器３６に供給される。以後、位相コード発生器３４を「位相設定回路３４」と呼ぶことがある。
【０１０８】
位相合成器３６は、多相クロック発生器２４から供給される多相のローカルクロック信号から、phase code_frq信号で設定される位相の外部用クロック信号を生成する。位相合成器３６は、多相のローカルクロック信号から、位相設定回路３４で生成された位相設定信号によって設定された位相の外部用クロック信号を生成する同期クロック信号生成器を構成する。外部用クロック信号の周波数ｆ１’は、ローカルクロック信号の周波数ｆ０と受信データ信号の周波数ｆ１との間の周波数オフセットに相当する頻度でphase code_frq信号が更新されることにより、受信データ信号の周波数ｆ１と実質的に一致する。
【０１０９】
比較対象受信装置８２は、周波数成分及び位相変動成分の両方を含むup/dn信号に基づいて受信クロック信号を生成する。これに対し、受信装置１０は、Ｕｐ／Ｄｎ決定回路２０から供給されるup/dn_phs信号から、周波数成分のみを分離してup/dn_frq信号を生成し、このup/dn_frq信号のみに基づいて外部用クロック信号を生成する。これにより、受信装置１０では、比較対象受信装置８２にわずかな修正を加え、本実施形態の受信装置１０に固有の構成要素を追加することにより、受信クロック信号よりも周波数安定性が高く、要求仕様に合致した同期クロック信号（外部用クロック信号）を生成することができる。
【０１１０】
Ｕｐ／Ｄｎ平均化回路４０は、Ｕｐ／Ｄｎ累積回路２８から所定の一定時間毎に供給される累積値を受け取り、所定数の累積値の平均値を計算して記憶する。Ｕｐ／Ｄｎ平均化回路４０は、Ｕｐ／Ｄｎ累積回路２８が保持した累積値（より詳細には累積値の平均値）を記憶する記憶回路として機能する。累積値の平均値は、ホールドオーバ動作の間、Ｕｐ／Ｄｎ累積回路２８から累積値がＵｐ／Ｄｎ発生器３２に供給される代わりに、Ｕｐ／Ｄｎ発生器３２に供給される。
【０１１１】
ロック検出器４２は、Ｕｐ／Ｄｎ累積回路２８から所定の一定時間毎に供給される累積値を監視し、前回の累積値と今回の累積値との差（累積値の変化率）がしきい値を超えたときに受信データ信号が停止したと判定し、受信データ信号が無効なデータであることを表す第１のデータ無効フラグを生成する。
【０１１２】
一定の周波数を有する受信データ信号が入力されている間は、Ｕｐ／Ｄｎ累積回路２８の累積値は一定値に収束し、その収束値から大きく変動することはない。したがって、累積値が大きく変動した場合には、受信データ信号に何らかの異常が発生したことを意味する。ロック検出器４２は、累積値の変化率が所定のしきい値を超えた場合に、受信データ信号が異常であると判定する。
【０１１３】
アクティビティモニタ４４は、例えば、以下の二つの手段で受信データ信号が停止したことを検知する。すなわち、アクティビティモニタ４４は、（１）受信データ信号の状態遷移頻度が所定のしきい値を下回ったことを検出した場合、及び、（２）受信データ信号に含まれる位相変動成分が多く、所定の一定時間内に、無効信号が生成される頻度が所定のしきい値を超えた場合に、受信データ信号が停止したと判定する。アクティビティモニタ４４は、受信データ信号が停止したと判定すると、受信データ信号が無効なデータであることを表す第２のデータ無効フラグを生成する。
【０１１４】
無効信号は、受信データ信号のエッジのタイミングと受信クロック信号のエッジのタイミングとの関係が、後述するデータ無効領域（無効範囲）にあるときに、位相検出器１８によって生成される信号である。
【０１１５】
なお、ロック検出器４２とアクティビティモニタ４４の両方を備えることが望ましいが、少なくとも一方を備えていればよい。
【０１１６】
ホールドオーバコントローラ４６は、第１及び第２のデータ無効フラグに基づいて受信データ信号が正常であると判定した場合、マルチプレクサ３０が、accum信号としてＵｐ／Ｄｎ累積回路２８の累積値を出力してＵｐ／Ｄｎ発生器３２に供給するように、当該マルチプレクサ３０を制御する。一方で、ホールドオーバコントローラ４６は、第１及び第２のデータ無効フラグに基づいて受信データ信号が異常であると判定した場合、マルチプレクサ３０がaccum信号としてＵｐ／Ｄｎ平均化回路４０の累積値の平均値を出力してＵｐ／Ｄｎ発生器３２に供給するように、当該マルチプレクサ３０を制御する。
【０１１７】
ホールドオーバ動作中、Ｕｐ／Ｄｎ発生器３２は、Ｕｐ／Ｄｎ平均化回路４０から供給されるaccum信号（累積値の平均値）に基づいてup/dn_frq信号を生成する。これにより、受信装置１０は、受信データ信号に何らかの異常が発生した場合であっても、受信データ信号が正常な場合に取得した累積値の平均値に基づいて、一定の周波数を有する外部用クロック信号を生成することができる。
【０１１８】
上記のＵｐ／Ｄｎ平均化回路４０、ロック検出器４２、アクティビティモニタ４４及びホールドオーバコントローラ４６は、データ信号停止判定部を構成する。データ信号停止判定部は、受信データ信号が停止したと判定したときに、言い換えれば、受信装置１０において正常な受信データが受信されないと判定したときに、Ｕｐ／Ｄｎ累積回路２８から累積値をＵｐ／Ｄｎ発生器３２に供給する代わりに、記憶回路として機能するＵｐ／Ｄｎ平均化回路が記憶する累積値をＵｐ／Ｄｎ発生器３２に供給する。
【０１１９】
＜Ｕｐ／Ｄｎ発生器の詳細について＞
次に、Ｕｐ／Ｄｎ発生器３２について説明する。図１１は、Ｕｐ／Ｄｎ累積回路２８及びＵｐ／Ｄｎ発生器３２を表す概念図である。Ｕｐ／Ｄｎ累積回路２８に入力されるUp_in信号及びDn_in信号は、Ｕｐ／Ｄｎ決定回路２０から出力されるup_phs信号及びdn_phs信号をそれぞれ示している。Ｕｐ／Ｄｎ累積回路２８から出力されるAccum_val信号はaccum信号の符号を除く部分を表す信号であって、Accum_dir信号は、Accum_val信号の符号を表す信号である。Ｕｐ／Ｄｎ発生器３２から出力されるUp_out信号及びDn_out信号は、up_frq信号及びdn_frq信号をそれぞれ示している。
【０１２０】
図１２は、Ｕｐ／Ｄｎ発生器３２の構成を表すブロック図である。同図に示すＵｐ／Ｄｎ発生器３２は、加算器４８と、レジスタ５０と、オーバフロー検出器５２と、Ｕｐ発生器５４と、Ｄｎ発生器５６とを備えている。
【０１２１】
Ｕｐ／Ｄｎ発生器３２では、加算器４８及びレジスタ５０によって構成される累積加算器２００が、Ｕｐ／Ｄｎ累積回路２８から、累積値であるAccum_val信号を一定の時間間隔で受け取る。そして、Accum_dir信号に応じて、Accum_val信号の値とレジスタ５０から出力されるGen_out信号の値を、加算器４８で加算ないし減算（Ａｄｄ／Ｓｕｂ）し、その結果をレジスタ５０に保持することを繰り返す。累積加算値であるGen_out信号がレジスタ５０から出力される。
【０１２２】
ここで、accum信号が正の値である場合、例えば、Accum_dir信号の値は１となり、負の値の場合、Accum_dir信号の値は０となる。
【０１２３】
累積加算器２００は、Accum_dir信号の値が１の場合、Accum_val信号の値を累積加算する。その後、Accum_dir信号の値が０に遷移した場合、累積加算器２００は、Gen_out信号に対してAccum_val信号の値を累積減算する。そして、累積加算器２００は、Gen_out信号が負の値になると、その負の値を正の値と見なして、それ以後、Accum_val信号の値を累積加算する。
【０１２４】
オーバフロー検出器５２は、加算器４８の出力信号が、あらかじめ設定されている、累積加算値の最大値以上になると、累積加算器２００がオーバフローしたことを表すoverflow信号を出力する。overflow信号が出力されると、Accum_dir信号が１の場合にはＵｐ発生器５４からUp_out信号が出力され、Accum_dir信号が０の場合にはＤｎ発生器５６からDn_out信号が出力される。
【０１２５】
また、累積加算器２００では、加算器４８の出力信号が累積加算値の最大値以上になるたびに、累積加算値であるGen_out信号の値から、累積加算値の最大値が減算される。
【０１２６】
Accum_val信号の値が小さい場合、overflow信号が出力されるまでに長時間を必要とする。そのため、図１３（Ａ）に示すように、Up/Dn_out信号が出力される周期が長くなる。その結果、外部用クロック信号の位相が変化する速度が遅くなる。
【０１２７】
一方、Accum_val信号の値が大きい場合、overflow信号が短時間で出力される。そのため、同図（Ｂ）に示すように、Up/Dn_out信号が出力される周期が短くなる。その結果、外部用クロック信号の位相が変化する速度が早くなる。
【０１２８】
ここで、Accum_val信号の値は、Ｕｐ／Ｄｎ決定回路２０から出力されるタイミング信号（以後、「第１のタイミング信号」と呼ぶことがある）であるup/dn_phs信号を累積したaccum信号の値である。また、un/dn_out信号は、Ｕｐ／Ｄｎ発生器３２から出力されるタイミング信号（以後、「第２のタイミング信号」と呼ぶことがある）であるup/dn_frq信号である。したがって、Ｕｐ／Ｄｎ発生器３２は、外部用クロック信号の位相が、第１のタイミング信号を累積した値に応じた速度で変化するように、第２のタイミング信号を生成する。より具体的には、Ｕｐ／Ｄｎ発生器３２は、外部用クロック信号の位相が、第１のタイミング信号を累積した値に比例した速度で変化するように、第２のタイミング信号を生成する。
【０１２９】
ここでさらに、前述したように、accum信号の値は、ローカルクロック信号と受信データ信号との間の周波数オフセットを示す値に、より具体的には、周波数オフセットに比例した値に飽和する。したがって、accum信号の値が飽和した後には、外部用クロック信号の位相は、周波数オフセットに応じた速度で、より具体的には、周波数オフセットに比例した速度で変化する。これによって、周波数オフセットを補償するための周波数成分（周波数オフセットを示す周波数オフセット成分）のみを含むup/dn_frq信号のみで、周波数オフセットを補償することがでる。そして、周波数成分のみを含む第２のタイミング信号であるup/dn_frq信号のみに応じて、位相設定信号であるphase code_frq信号を更新することによって、必要な仕様を満たす外部用クロック信号を生成することができる。
【０１３０】
これに対して、上記の特許文献３には、「位相制御信号の累積数が起動しきい値を超えたとき、累積数に応じてオフセット制御信号を出力する」という記載がある。この「累積数」を本願のaccum信号の値に、「オフセット制御信号」を本願の第２のタイミング信号に対応づけることが可能かもしれない。しかし、特許文献３は、外部用クロック信号の生成を開示しない。また、特許文献３では、累積数が起動しきい値を超えたときに、カウンタに基づいて一定の周期でオフセット制御信号を出力している。これでは、仮に、オフセット制御信号のみに応じて更新した位相設定信号で位相を設定したクロック信号を生成しても、そのクロック信号の位相は、累積数に応じた速度で変化することは無い。また、オフセット制御信号は、周波数成分のみを含むものにはならず、したがって、オフセット制御信号のみに応じて更新した位相設定信号で位相を設定したクロック信号を生成しても、外部用クロック信号として利用できるものにはならない。
【０１３１】
外部用クロック信号の生成の経路を構成する回路、つまり、Ｕｐ／Ｄｎ累積回路２８及びＵｐ／Ｄｎ発生器３２と、タイミング信号生成回路１０１（サンプラ１４、デシリアライザ１６、位相検出器１８及びＵｐ／Ｄｎ決定回路２０）、及び位相コード発生器３４は、受信データ信号に含まれる位相ゆらぎが外部用クロック信号へ伝達することを抑制するローパスフィルタを構成する。その特性は、所要の仕様を満たす外部用クロック信号の生成を可能にするために、適切に設定する必要がある。このローパスフィルタのカットオフ周波数は、例えば１Ｈｚに設定される。
【０１３２】
例えば、Ｕｐ／Ｄｎ発生器３２がＵｐ／Ｄｎ累積回路２８からAccum_val信号を受け取る時間間隔を長くすると、ローパスフィルタのカットオフ周波数が低下する。当該時間間隔を短くすると、カットオフ周波数が上昇する。また、Ｕｐ／Ｄｎ発生器３２の累積加算値の最大値を大きくするとカットオフ周波数が低下する。当該最大値を小さくすると、カットオフ周波数が上昇する。
【０１３３】
＜Ｕｐ／Ｄｎ平均化回路の詳細について＞
次に、Ｕｐ／Ｄｎ平均化回路４０について説明する。図１４は、Ｕｐ／Ｄｎ平均化回路４０を表す概念図である。同図に示すＵｐ／Ｄｎ平均化回路４０から出力されるAverage_val信号はAccum_val信号の平均値を表す信号であって、Average_dir信号はAverage_val信号の符号を表す信号である。
【０１３４】
図１５は、Ｕｐ／Ｄｎ平均化回路４０の構成を表すブロック図である。同図に示すＵｐ／Ｄｎ平均化回路４０は、＃０〜＃ＮＭＡＸまでの複数の累積加算器２５０を備えている。各累積加算器２５０は、加算器５８及びレジスタ６０によって構成されている。同図には、図面の煩雑さを防ぐために、＃Ｎ＝０〜ＮＭＡＸとして、代表的に１つの累積加算器２５０のみが示されている。
【０１３５】
Ｕｐ／Ｄｎ平均化回路４０の各々の累積加算器２５０は、Accum_dir信号に応じて、所定数のAccum_val信号の値を累積加算し、当該所定数のAccum_val信号の値の平均値であるAverage_val#N信号を出力する。平均値は、本実施形態の場合、累積加算値のビットシフトによって得られる。例えば、３２個のAccum_val信号の値の平均値は、累積加算値のビットを下位ビット側に５ビットシフトすることにより得ることができる。
【０１３６】
また、各々の累積加算器２５０からは、Accum_dir信号に応じて、Average_val信号の符号を表すAverage_dir信号が出力される。
【０１３７】
Ｕｐ／Ｄｎ平均化回路４０が複数の累積加算器２５０を備えることは必須ではない。しかし、累積加算器２５０が１つしかないと、所定数のAccum_val信号の値を累積加算するまでには長時間を必要とするため、アプリケーションによっては問題になる場合もある。
【０１３８】
これに対し、本実施形態のように、例えば、所定数に等しい個数の累積加算器２００（レジスタ＃０〜レジスタ＃ＮＭＡＸ）が設けられる場合には、図１６に示すように、複数の累積加算器２００において、Accum_val信号の値の累積加算を開始するタイミングを１つずつシフトすることによって、当該複数の累積加算器２００で並列処理を行うことが可能である。これによって、最初に所定数の累積加算を行った累積加算器２００から平均値を得た後、１回の累積加算を行う毎に、次の１つの累積加算器２００から平均値を得ることができる。つまり、所定数の累積加算を行う毎に、＃Ｎ＝０〜ＮＭＡＸまでの平均値を順次得ることができる。これにより、ホールドオーバがどのタイミングで発生した場合でも、常に、発生直前まで累積加算を行って算出した平均値を、accum信号として、Ｕｐ／Ｄｎ発生器３２に供給することができる。
【０１３９】
＜アクティビティモニタの詳細について＞
次に、アクティビティモニタ４４について説明する。図１７（Ａ）及び（Ｂ）は、サンプリングクロック信号が受信データ信号にロックしている状態及びロックしていない状態を表す概念図である。
【０１４０】
前述のように、クロック・データ再生部１０ａは、受信データ信号の位相の遷移間の中央にサンプリングクロック信号の立ち上がりエッジが位置するように、サンプリングクロック信号の位相を設定する。そのため、サンプリングクロック信号（受信クロック信号）が受信データ信号にロックしている場合、同図（Ａ）に示すように、受信データ信号の位相はサンプリングクロック信号の位相に対してほぼ１８０°反対側の位置になる。同図に示す例の場合、サンプリングクロック信号の位相が０°であるとすると、受信データ信号の位相は１８０°付近となる。
【０１４１】
受信データ信号に含まれる位相変動成分が多い場合、受信データ信号の位相が１８０°付近から離れる場合も発生する。そのような場合でも、受信データ信号の位相が１８０°付近に位置する比率が高い。しかし、通信回線の異常等により、ＯＬＴからの送信データを正常に受信することができない状態になると、サンプリングクロック信号を受信データ信号にロックさせることができなくなる。この場合、同図（Ｂ）に示すように、受信データ信号の位相がランダムに分布する。アクティビティモニタ４４は、同図（Ｂ）に示すように、サンプリングクロック信号の位相の付近に、データ無効領域３００を設定する。同図の場合、サンプリングクロック信号の位相の前後４５°の位相範囲をデータ無効領域３００としている。そして、アクティビティモニタ４４は、受信データ信号の位相がデータ無効領域３００内に含まれる頻度が所定のしきい値を超えたときに受信データ信号が停止した、すなわち、ＯＬＴからの送信データを正常に受信することができない状態になったと判定する。
【０１４２】
現実には、受信データ信号は、１ＵＩ毎に必ず遷移するのではない。“１”もしくは“０”の状態が連続し、所定の時間内の状態遷移の回数が低下する場合もある。そこで、上記の、受信データ信号の位相がデータ無効領域３００に位置する頻度を算出するときには、所定数の遷移の間において、その遷移の位相がデータ無効領域３００に位置する「エラー」の頻度を算出する。
【０１４３】
図１８は、受信データ信号の遷移数とそのうちのエラー数との関係を表すグラフである。同図の縦軸は、エラー数、横軸は、受信データ信号の遷移数である。アクティビティモニタ４４は、所定数の信号遷移のうち、受信データ信号の位相がデータ無効領域３００に含まれるエラーの発生回数の上限値（しきい値）を設定する。そして、アクティビティモニタ４４は、この上限値よりもエラー数が多い場合に、受信データ信号が無効データであると判定する。
【０１４４】
例えば、アクティビティモニタ４４は、７２個の信号遷移でのエラー数を算出する場合には、エラー数の上限値を９個に設定する。この場合、アクティビティモニタ４４は、７２個の信号遷移毎にエラー数を監視し、エラー数が１０個以上になると、受信データが無効データであると判定する。
【０１４５】
実際には、遷移数に応じて上限値が複数設定される。例えば、７２個、３６個、１８個、・・・の遷移の間のエラーの発生回数の上限値を、それぞれ、９個、５個、３個、・・・と設定する。これらの全ての上限値を接続したものが、図１８に右上がりの直線である。アクティビティモニタ４４は、受信データ信号についてのエラー数がこの直線よりも上側の領域に含まれる当該受信データ信号を無効データと判定する。一方で、アクティビティモニタ４４は、受信データ信号についてのエラー数が直線よりも下側の領域に含まれる当該受信データ信号を有効データと判定する。
【０１４６】
アクティビティモニタ４４は、所定の一定時間、受信データが無効データであるという判定が続いたときに、受信データ信号が停止したと判定する。
【０１４７】
アクティビティモニタ４４は、受信データ信号の状態遷移の頻度が所定のしきい値を下回ったときにも、受信データ信号が停止したと判断する。例えば、あるアプリケーションでは、受信データ信号が７２個連続して状態遷移しないことはあり得ないとすると、アクティビティモニタ４４は、受信データ信号を７２ＵＩの間監視し、全く状態遷移しなかったときに受信データ信号が停止したと判定する。
【０１４８】
なお、アクティビティモニタ４４は、受信データ信号の状態遷移の頻度が所定のしきい値を下回ったことを検出した場合にだけ、受信データ信号が停止したと判定しても良い。また、アクティビティモニタ４４は、受信データ信号の位相がデータ無効領域３００内に含まれる頻度が所定のしきい値を超えた場合にだけ、つまり、位相検出器１８で無効信号が生成される頻度が所定のしきい値を越えた場合にだけ、受信データ信号が停止したと判定しても良い。
【０１４９】
以上のように、本実施形態では、周波数成分は含むものの、位相変動成分が少ないup/dn_frq信号に応じて、外部用クロック信号の位相を決定するphase code_frq信号が更新される。したがって、受信データ信号の位相変動が外部用クロック信号の周波数に影響を与えることを抑制することができる。よって、周波数安定性の高い外部用クロック信号を生成することができる。
【０１５０】
＜第１の実施形態の各種変形例＞
＜第１変形例＞
上記の例では、同期クロック生成部１０ｂの位相合成器３６から出力されるクロック信号が、下流側の装置であるＢＴＳに送信される外部用クロック信号として使用されているが、受信データ信号に同期した他の同期クロック信号として使用されても良い。図１９は位相合成器３６から出力されるクロック信号が送信クロック信号として使用される場合の受信装置１０の構成の一部を示す図である。
【０１５１】
図１９に示す受信装置１０の変形例では、シリアライザ１７２と、出力バッファ１７４とが設けられている。位相合成器３６から出力されるクロック信号は、外部用クロック信号ではなく、送信クロック信号として使用される。シリアライザ１７２は、携帯電話器等の加入者側装置から供給される送信データ信号（パラレル）をシリアルデータに変換して、ＯＬＴに送信する送信データ信号（シリアル）を生成する。シリアライザ１７２は、位相合成器３６から出力される送信クロック信号に同期して動作する。シリアライザ１７２から出力される送信データ信号は、出力バッファ１７４を介してＯＬＴへ送信される。
【０１５２】
図１９に示される受信装置１０の変形例では、周波数成分は含むものの、位相変動成分が少ないup/dn_frq信号に応じて、送信クロック信号の位相を決定するphase code_frq信号が更新される。したがって、受信データ信号の位相変動が送信クロック信号の周波数に影響を与えることを抑制することができる。よって、周波数安定性の高い送信クロック信号を生成することができる。
【０１５３】
なお、本変形例に係る受信装置１０は、Ｕｐ／Ｄｎ平均化回路４０、ロック検出器４２、ホールドオーバコントローラ４６、アクティビティモニタ４４及びマルチプレクサ３０を備えなくても良い。この場合には、Ｕｐ／Ｄｎ累積回路２８から出力される累積値がＵｐ／Ｄｎ発生器３２に直接入力される。
【０１５４】
＜第２変形例＞
図２０は受信装置１０の変形例である受信装置１０Ａの構成を示すブロック図である。受信装置１０Ａは、クロック・データ再生部１０ａと、２つの同期クロック生成部１０ｂとを備えている。
【０１５５】
２つの同期クロック生成部１０ｂの一方は、上述の図９に示される同期クロック生成部１０ｂと同様に、外部用クロック信号を生成する。２つの同期クロック生成部１０ｂの他方は、上述の図１９に示される同期クロック生成部１０ｂと同様に、送信クロック信号を生成する。本変形例に係る受信装置１０では、クロック・データ生成部１０ａのＵｐ／Ｄｎ決定回路２０から出力されるup/dn_phs信号が、２つの同期クロック生成部１０ｂのＵｐ／Ｄｎ累積回路２８のそれぞれに入力される。
【０１５６】
また受信装置１０Ａでは、上述のシリアライザ１７２及び出力バッファ１７４が設けられている。そして、２つの同期クロック生成部１０ｂの他方で生成される送信クロック信号は、シリアライザ１７２に入力される。
【０１５７】
このように、受信装置１０Ａでは、同じ構成を有する２つの同期クロック生成部１０ｂによって、外部用クロック信号と送信クロック信号の両方が生成されている。なお、送信クロック信号を生成する同期クロック生成部１０ｂでは、Ｕｐ／Ｄｎ平均化回路４０、ロック検出器４２、ホールドオーバコントローラ４６、アクティビティモニタ４４及びマルチプレクサ３０を設けなくても良い。
【０１５８】
＜第２の実施形態＞
次に、第２の実施形態に係る受信装置６２について説明する。本実施形態の受信装置６２は、局側終端装置から受信データ信号を受信する回線終端装置を構成する。本実施形態の受信装置６２も、第１の実施形態の受信装置１０と同様に、受信データ信号から、周波数安定性が高い同期クロック信号を生成する。具体的には、本実施形態の受信装置６２は、受信データ信号から周波数安定性が高い送信クロック信号を生成する。送信クロック信号は、ＯＬＴに送信される送信データ信号を生成する回路要素の動作タイミングを決定するクロック信号である。送信クロック信号は、上述のジッタ転送仕様を満たす必要があり、受信クロック信号に比較して高い周波数安定性を有する。
【０１５９】
図２１は第２の実施形態に係る受信装置６２の構成を示すブロック図である。受信装置６２は、クロック・データ再生部６２ａと、同期クロック生成部６２ｂとを備えている。図２２はクロック・データ再生部６２ａを示すブロック図である。図２３は同期クロック生成部６２ｂを主に示すブロック図である。
【０１６０】
図２２に示すように、クロック・データ再生部６２ａは、上記の比較対象受信装置８２と同様の構成を備えている。クロック・データ再生部６２ａは、上述した、入力バッファ１２、サンプラ１４、デシリアライザ１６、位相検出器１８、Ｕｐ／Ｄｎ決定回路２０、位相コード発生器２２、多相クロック発生器２４及び位相合成器２６を備えている。
【０１６１】
同期クロック生成部６２ｂは、図２３に示すように、Ｕｐ／Ｄｎ累積回路６４、Ｕｐ／Ｄｎ発生器６６、位相コード発生器６８、位相合成器７０、アービタ７６、位相コード発生器７８、位相コード比較器８０を備えている。
【０１６２】
また、本実施形態に係る受信装置６２には、シリアライザ１７２と出力バッファ１７４が設けられている。これらは、ＯＮＵでの送信装置の一部を構成し、受信装置６２で生成された送信クロック信号を利用して、ＯＬＴに送信する送信データを生成する。
【０１６３】
本実施形態では、第１の実施の形態と同様に、多相クロック発生器２４は、一定の周波数を有する多相のローカルクロック信号を生成するローカルクロック源として機能する。また、サンプラ１４、デシリアライザ１６、位相検出器１８、Ｕｐ／Ｄｎ決定回路２０、位相コード発生器２２及び位相合成器２６は、ローカルクロック源２４で生成された多相のローカルクロック信号から受信クロック信号を生成する第１の生成部４００を構成する。
【０１６４】
第１の生成部４００では、第１の実施形態と同様に、位相コード発生器２２が、位相設定信号であるphase code信号を生成する位相設定回路として機能する。位相合成器２６は、多相のローカルクロック信号から、位相設定回路２２で生成された位相設定信号（phase code信号）によって設定された位相の受信クロック信号を生成する受信クロック信号生成器として機能する。サンプラ１４、デシリアライザ１６、位相検出器１８及びＵｐ／Ｄｎ決定回路２０は、受信データ信号のエッジのタイミングと受信クロック信号のエッジのタイミングとを比較した結果に基づいて、受信クロック信号の位相を変更すべき方向を示すタイミング信号であるup/dn信号を生成するタイミング信号生成回路４０１を構成する。
【０１６５】
入力バッファ１２、サンプラ１４、デシリアライザ１６、位相検出器１８、Ｕｐ／Ｄｎ決定回路２０、位相コード発生器２２、多相クロック発生器２４及び位相合成器２６については、上記の比較対象受信装置８２についての動作説明で説明したため、ここでは詳細の説明は省略する。
【０１６６】
受信装置６２において、位相コード発生器２２は、Ｕｐ／Ｄｎ決定回路２０によって生成されるup/dn信号に応じてphase code_rx信号を更新する。
【０１６７】
本実施形態に係る受信装置６２では、位相コード発生器２２から出力される、受信クロック信号の位相コードであるphase code_rx信号が、同期クロック生成部６２ｂの位相コード比較器８０に供給される。
【０１６８】
本実施形態に係る受信装置６２の同期クロック生成部６２ｂは、周波数成分及び位相差成分を含むphase code_rx信号から、送信クロック信号の要求仕様に合致する周波数精度を有する送信クロック信号を生成する。
【０１６９】
同期クロック生成部６２ｂで生成されるphase code_rep信号は、phase code_rx信号を複製したレプリカ位相コード信号であり、phase code_rx信号に追従して変化する。位相コード比較器８０は、phase code_rx信号と、phase code_rep信号とを比較し、その比較結果に応じてup/dn_cmp信号を発生する。このup/dn_cmp信号には、phase code_rx信号と同様に、周波数成分及び位相差成分が含まれる。位相コード比較器８０は、phase code_rx信号とphase code_rep信号を比較した結果に基づいて、phase code_rep信号を更新すべき方向を示すup/dn_cmp信号（比較タイミング信号）を生成する比較回路を構成する。
【０１７０】
Ｕｐ／Ｄｎ累積回路６４、Ｕｐ／Ｄｎ発生器６６、位相コード発生器６８及び位相合成器７０は、それぞれ、第１の実施形態に係る受信装置１０のＵｐ／Ｄｎ累積回路２８、Ｕｐ／Ｄｎ発生器３２、位相コード発生器３４及び位相合成器３６に相当するものである。
【０１７１】
Ｕｐ／Ｄｎ累積回路６４は、up_cmp信号の回数とdn_cmp信号の回数の差分を累積した累積値を保持する。Ｕｐ／Ｄｎ累積回路６４は、up_cmp信号を１回受け取ると累積値を＋１とし、dn_cmp信号を１回受け取ると累積値を−１とする。Ｕｐ／Ｄｎ累積回路６４は、累積を行うことで、up/dn_cmp信号に含まれる位相変動成分を除去する。累積値は、ローカルクロック信号と受信データ信号との間の周波数オフセットに相当する。すなわち、累積値は、位相差成分をほとんど含まず、周波数成分（周波数オフセット成分）を含む、一定値に収束する。累積値であるaccum信号は、Ｕｐ／Ｄｎ発生器６６に供給される。
【０１７２】
Ｕｐ／Ｄｎ発生器６６は、累積加算器を備え、Ｕｐ／Ｄｎ累積回路６４からaccum信号（累積値）を一定時間隔で受け取り、累積加算する。Ｕｐ／Ｄｎ発生器６６は、その累積加算値がしきい値に達するたびに、累積加算値からその最大値を減算するとともに、up/dn_tx信号を生成する。Ｕｐ／Ｄｎ発生器６６は、accum信号を累積加算することにより、up/dn_tx信号に含まれる位相変動成分をさらに除去する。up/dn_tx信号は、位相コード発生器６８及びアービタ７６に供給される。Ｕｐ／Ｄｎ発生器６６は、累積値に応じて、位相コード発生器７８が出力する位相設定信号であるphase code_rep信号を変更すべき方向を示すタイミング信号（up/dn_tx信号）を生成するタイミング信号生成回路を構成する。以後、Ｕｐ／Ｄｎ発生器６６を「タイミング信号生成回路６６」と呼ぶことがある。
【０１７３】
位相コード発生器６８は、up/dn_tx信号によって決定される方向に向かって、あらかじめ決定されたステップで変化する位相コードであるphase code_tx信号を発生する。つまり、位相コード発生器６８は、タイミング信号生成回路６６から出力されるタイミング信号であるup/dn_tx信号のみに応じてphase code_tx信号を更新する。phase code_tx信号は、位相合成器７０に供給される。
【０１７４】
位相合成器７０は、多相クロック発生器２４から供給される多相のローカルクロック信号から、phase code_tx信号で設定される位相の送信クロック信号を生成する。送信クロック信号の周波数ｆ１’は、受信データ信号の周波数ｆ１と実質的に等しい周波数である。
【０１７５】
シリアライザ１７２は、携帯電話機等の加入者側装置から供給される送信データ信号（パラレル）をシリアルデータに変換して、ＯＬＴに送信する送信データ信号（シリアル）を生成する。シリアライザ１７２は、同期クロック生成部６２ｂで生成された送信クロックに同期して動作する。シリアライザ１７２からの送信データ信号は、出力バッファ１７４を介してＯＬＴへ送信される。
【０１７６】
アービタ７６は、第１の実施形態に係る受信装置１０のアービタ３８と同様に、位相コード比較器８０から供給されるup/dn_cmp信号及びＵｐ／Ｄｎ発生器６６から供給されるup/dn_tx信号を足し合わせてup/dn_rep信号を生成する。up/dn_rep信号は、位相コード発生器７８に供給される。
【０１７７】
位相コード発生器７８は、up/dn_rep信号によって決定される方向に向かって、あらかじめ決定されたステップで変化するphase code_rep信号を発生する。つまり、位相コード発生器７８は、up/dn_cmp信号とup/dn_tx信号との両方に応じてphase code_rep信号を更新する。位相コード発生器７８は、phase code_rx信号の更新に追従して更新されるphasecode_rep信号を生成する位相設定回路を構成する。phase code_rep信号は、位相コード比較器８０に供給される。
【０１７８】
このように、本実施形態では、Ｕｐ／Ｄｎ累積回路６４、Ｕｐ／Ｄｎ発生器６６、アービタ７６，位相コード発生器７８及び位相コード比較器８０が、周波数成分と位相変動成分を含むphase_code rx信号から当該位相変動成分を除去して、当該周波数成分を含むup/dn_tx信号を生成する第２の生成部４１０を構成する。
【０１７９】
本実施形態の受信装置６２において、位相コード比較器８０へのphase code_rx信号の入力が開始されると、up/dn_cmp信号の生成が開始される。しかし、Ｕｐ／Ｄｎ累積回路６４での累積が進むまでは、Ｕｐ／Ｄｎ発生器６６によるup/dn_tx信号の生成が行われない。この段階では、位相コード発生器７８は、up/dn_comp信号のみに基づいてphase code_rep信号を生成する。このphase code_rep信号がphase code_rx信号を追従するためには、up/dn_cmp信号が周波数成分と位相変動成分との両方を含む必要がある。
【０１８０】
その後、時間の経過とともに、Ｕｐ／Ｄｎ累積回路８４でのup/dn_cmp信号の累積が進む。これにより、Ｕｐ／Ｄｎ発生器６６によるup/dn_tx信号の生成が開始される。第１の実施形態と同様に、Ｕｐ／Ｄｎ累積回路６４でのup/dn_cmp信号の累積、及びＵｐ／Ｄｎ発生器６６によるaccum信号の累積加算により、up/dn_cmp信号に含まれる位相変動成分が除去される。このため、up/dn_tx信号にはほぼ周波数成分のみが含まれる。そして、クロック・データ再生部６２ａの働きにより、受信データ信号の周波数ｆ１とサンプリングクロック信号の周波数ｆ１’とが近くなり、phase code_rx信号に含まれる周波数成分が減少し、それに応じてup/dn_rep信号に含まれる周波数成分が減少する。
【０１８１】
さらに、クロック・データ再生部６２ａでの、受信データ信号の周波数ｆ１とサンプリングクロック信号の周波数ｆ１’とを一致させる処理が進み、Ｕｐ／Ｄｎ累積回路６４でのup/dn_cmp信号の累積が進むと、Ｕｐ／Ｄｎ発生器６６が生成するup/dn_tx信号のみでローカルクロック信号の周波数ｆ０と受信クロック信号の周波数ｆ１’との間の周波数オフセットが補償できる状態になる。すなわち、受信クロック信号の周波数ｆ１’は受信データ信号の周波数ｆ１と実質的に等しいので、Ｕｐ／Ｄｎ発生器６６が生成するup/dn_tx信号のみでローカルクロック信号の周波数ｆ０と受信データ信号の周波数ｆ１との間の周波数オフセットが補償できる状態になる。この状態では、位相コード比較器８０は受信データ信号の位相変動を補償するために必要なup/dn信号のみを生成し、up/dn_cmp信号は位相変動の情報のみを含む。受信データ信号の位相変動は、十分に長い時間にわたって累積すれば０になる。このため、up/dn_cmp信号の累積値の変化も０になる。よって、第１の実施形態と同様に、up/dn_cmp信号を累積したaccum信号の値は一定の値に収束した状態を保つ。
【０１８２】
この収束した値が、ローカルクロック信号の周波数ｆ０と受信データ信号の周波数ｆ１との間の周波数オフセットに対応する。より具体的には、当該収束した値は、周波数オフセットに比例する。Ｕｐ／Ｄｎ発生器６６は、送信クロック信号の位相が、収束したaccum信号の値に応じた速度で、より具体的には、収束したaccum信号の値に比例した速度で変化するように、up/dn_tx信号を生成する。
【０１８３】
このように、受信装置６２の同期クロック生成部６２ｂでは、phase code_rx信号に含まれる周波数成分と位相変動成分とを分離し、ほぼ周波数成分のみを含むup/dn_tx信号と、ほぼ位相変動成分のみを含むup/dn_cmp信号を生成する。
【０１８４】
第１の実施形態に係る受信装置１０を実現するためには、クロック・データ再生部の構成を比較対象受信装置８２から変更する必要があった。これに対して、本実施形態の受信装置６２を実現するためには、クロック・データ再生部の構成を、比較対象受信装置８２から全く変更する必要がない。そのため、クロック・データ再生部が既に単体で完成して存在している場合、これに対して、同期クロック生成部６２ｂ等の、本実施形態の受信装置６２に固有の構成要素を追加するだけで、受信クロック信号に比較して周波数安定性の高い同期クロック信号を生成することができるというメリットがある。
【０１８５】
＜位相コード比較器の詳細について＞
次に、位相コード比較器８０について説明する。図２４（Ａ）及び（Ｂ）は、それぞれ、位相コード比較器８０から出力されるup_cmp信号及びdn_cmp信号の定義を表す概念図である。
【０１８６】
phase code_rep信号の値は、phase code_rep信号で設定される位相が、phase code_rx信号で設定される位相を追従して変化するように順次変更される。
【０１８７】
例えば、同図（Ａ）では、phase code_rx信号で設定される位相に対して、phase code_rep信号で設定される位相が遅く、両者の位相の差は１８０°未満である。この場合、phase code_rep信号で設定される位相が、phase code_rx信号で設定される位相を左回りで追従するように早くなる方向に変化するように、phase code_rep信号の値を変更する必要がある。このため、位相コード比較器８０は、up_cmp信号＝１を出力する。
【０１８８】
これとは逆に、同図（Ｂ）では、phase code_rx信号で設定される位相に対して、phase code_rep信号で設定される位相が早く、両者の位相の差は１８０°未満である。この場合、phase code_rep信号で設定される位相が、phase code_rx信号で設定される位相を右回りで追従するように遅くなる方向に変化するように、phase code_rep信号の値を変更する必要がある。このため、位相コード比較器８０は、dn_cmp信号＝１を出力する。
【０１８９】
また、phase code_rx信号で設定される位相と、phase code_rep信号で設定される位相が一致している場合、phase code_rep信号の値を変更する必要はない。この場合、位相コード比較器８０は、up_cmp信号＝０、dn_cmp信号＝０を出力する。
【０１９０】
なお、上記はup/dn_cmp信号の定義の一例であり、上記の逆に定義することもできる。
【０１９１】
続いて、図２５（Ａ）及び（Ｂ）は、それぞれ、phase code_rx信号で設定される位相が動く方向を表す概念図である。phase code_rx信号で設定される位相、つまり、受信クロック信号の位相は、受信データ信号の位相を追従するように変化する。同図（Ａ）は、phase code_rx信号で設定される位相が左回りに動く場合、同図（Ｂ）は、右回りに動く場合である。いずれの場合も、phase code_rep信号で設定される位相は、phase code_rx信号で設定される位相を追従するように変化する。
【０１９２】
送信クロック信号の生成の経路を構成する回路、つまり、タイミング信号生成回路４０１（サンプラ１４、デシリアライザ１６、位相検出器１８及びＵｐ／Ｄｎ決定回路２０）、位相コード発生器２２、位相コード比較器８０、Ｕｐ／Ｄｎ累積回路６４、Ｕｐ／Ｄｎ発生器６６、及び位相コード発生器６８は、受信データ信号に含まれる位相ゆらぎが、送信クロック信号へ伝達することを抑制するローパスフィルタを構成する。その特性は、所要の仕様を満たす送信クロック信号の生成を可能にするために、適切に設定する必要がある。このローパスフィルタのカットオフ周波数は、例えば１ＭＨｚに設定される。これにより、タイミング信号生成回路４０１、位相コード発生器２２、位相コード比較器８０、Ｕｐ／Ｄｎ累積回路６４、Ｕｐ／Ｄｎ発生器６６、及び位相コード発生器６８は、受信データ信号に含まれる位相ゆらぎにおける１ＭＨｚ以上の成分が、送信クロック信号へ伝達することを抑制するローパスフィルタ特性を有する。
【０１９３】
第１の実施形態と同様に、ローパスフィルタのカットオフ周波数を低くするためには、例えば、Ｕｐ／Ｄｎ発生器６６がＵｐ／Ｄｎ累積回路６４からaccum信号を受け取る時間間隔を長くする。もしくは、Ｕｐ／Ｄｎ発生器６６の累積加算値の最大値を大きくする。カットオフ周波数を高くするためには、Ｕｐ／Ｄｎ発生器６６がＵｐ／Ｄｎ累積回路６４からaccum信号を受け取る時間間隔を短く、もしくは、Ｕｐ／Ｄｎ発生器６６の累積加算値の最大値を小さくする。
【０１９４】
以上のように、本実施形態では、周波数オフセット成分は含むものの、位相変動成分が少ないup/dn_tx信号に応じて、送信クロック信号の位相を決定するphase code_tx信号が更新される。したがって、受信データ信号の位相変動が送信クロック信号の周波数に影響を与えることを抑制することができる。よって、周波数安定性の高い送信クロック信号を生成することができる。
【０１９５】
＜第２の実施形態の各種変形例＞
＜第１変形例＞
図２６は受信装置６２の変形例である受信装置６２Ａの構成を示すブロック図である。受信装置６２Ａは、図２１に示される受信装置６２において、同期クロック生成部６２ｂの代わりに同期クロック生成部６２ｃを備えるものである。
【０１９６】
図２７は同期クロック生成部６２ｃの構成を示す図である。同期クロック生成部６２ｃは、同期クロック生成部６２ｂに対して、Ｕｐ／Ｄｎ平均化回路４０、ロック検出器４２、ホールドオーバコントローラ４６、アクティビティモニタ４４及びマルチプレクサ３０をさらに設けたものである。同期クロック生成部６２ｃでは、Ｕｐ／Ｄｎ累積回路６４で生成された累積値がマルチプレクサ３０に入力され、マルチプレクサ３０の出力信号がaccum信号としてＵｐ／Ｄｎ発生器６６に入力される。
【０１９７】
このような構成を有する受信装置６２Ａは、受信データ信号に何らかの異常が発生した場合であっても、受信データ信号が正常な場合に取得した累積値の平均値に基づいて、一定の周波数を有する送信クロック信号を生成することができる。
【０１９８】
なお、受信装置６２ＡとＢＴＳとの間でシンクロナスイーサネット（登録商標）が使用される場合には、図２８に示されるように、同期クロック生成部６２ｃの位相合成器７０から出力されるクロック信号は、送信クロック信号として使用される代わりに、ＢＴＳに送信される外部用クロック信号として使用されても良い。この場合には、上記のローパスフィルタのカットオフ周波数は例えば１Ｈｚに設定される。これにより、受信装置６２Ａでは、タイミング信号生成回路４０１、位相コード発生器２２、位相コード比較器８０、Ｕｐ／Ｄｎ累積回路６４、Ｕｐ／Ｄｎ発生器６６、及び位相コード発生器６８は、受信データ信号に含まれる位相ゆらぎにおける１Ｈｚ以上の成分が、送信クロック信号へ伝達することを抑制するローパスフィルタ特性を有する。
【０１９９】
このように、受信装置６２Ａにおいて、位相合成器７０から出力されるクロック信号が外部用クロック信号として使用される場合には、受信データ信号に何らかの異常が発生した場合であっても、受信データ信号が正常な場合に取得した累積値の平均値に基づいて、一定の周波数を有する外部用クロック信号を生成することができる。
【０２００】
＜第２変形例＞
図２９は受信装置６２の変形例である受信装置６２Ｂの構成を示すブロック図である。受信装置６２Ｂは、クロック・データ再生部６２ａと、２つの同期クロック生成部６２ｃとを備えている。
【０２０１】
２つの同期クロック生成部６２ｃの一方は、上述の図２８に示されるように、外部用クロック信号を生成する。２つの同期クロック生成部６２ｃの他方は、上述の図２７に示されるように、送信クロック信号を生成する。受信装置６２Ｂでは、クロック・データ生成部６２ａの位相コード発生器２２から出力されるphase code_rx信号が、２つの同期クロック生成部６２ｃの位相コード比較器８０のそれぞれに入力される。
【０２０２】
また受信装置６２Ｂでは、上述のシリアライザ１７２及び出力バッファ１７４が設けられている。そして、２つの同期クロック生成部６２ｃの他方で生成される送信クロック信号は、図２７のようにシリアライザ１７２に入力される。
【０２０３】
このように、受信装置６２Ｂでは、同じ構成を有する２つの同期クロック生成部６２ｃによって、外部用クロック信号と送信クロック信号の両方が生成されている。なお、送信クロック信号を生成する同期クロック生成部６２ｃでは、Ｕｐ／Ｄｎ平均化回路４０、ロック検出器４２、ホールドオーバコントローラ４６、アクティビティモニタ４４及びマルチプレクサ３０を設けなくても良い。
【０２０４】
＜第３変形例＞
図３０は受信装置６２の変形例である受信装置６２Ｃの構成を示すブロック図である。受信装置６２Ｃは、クロック・データ再生部６２ａの変形例であるクロック・データ再生部６２ａａと、同期クロック生成部６２ｃと、第１の実施形態での同期クロック生成部１０ｂとを備えている。
【０２０５】
図３１はクロック・データ生成部６２ａａの構成を示す図である。クロック・データ生成部６２ａａでは、クロック・データ生成部６２ａとは異なり、Ｕｐ／Ｄｎ決定回路２０の出力信号は、位相コード発生器２２に入力されない。Ｕｐ／Ｄｎ決定回路２０の出力信号は、up/dn_phs信号として、クロック・データ生成部６２ａａの外部に出力される。また位相コード発生器２２から出力されるphase code_rx信号は、クロック・データ生成部６２ａと同様に、クロック・データ生成部６２ａａの外部に出力される。
【０２０６】
同期クロック生成部１０ｂでは、クロック・データ生成部６２ａａから出力されるup/dn_phs信号が、Ｕｐ／Ｄｎ累積回路２８及びアービタ３８に入力される。同期クロック生成部１０ｂは、図９に示されるように、外部用クロック信号を生成する。
【０２０７】
同期クロック生成部６２ｃでは、クロック・データ再生部６２ａａから出力されるphase code_rx信号が位相コード比較器８０に入力される。同期クロック生成部６２ｃは、図２７に示されるように、送信クロック信号を生成する。受信装置６２Ｃでは、シリアライザ１７２及び出力バッファ１７４が設けられている。同期クロック生成部６２ｃで生成される送信クロック信号はシリアライザ１７２に入力される。
【０２０８】
このような構成を有する受信装置６２Ｃでは、受信装置６２Ｂとは異なり、互いに構成が異なる同期クロック生成部１０ｂ，６２ｃによって、外部用クロック信号と送信クロック信号の両方が生成される。同期クロック生成部１０ｂは、同期クロック生成部６２ｃと比較して簡単な構成を有していることから、受信装置６２Ｃの方が受信装置６２Ｂよりも構成が簡素化される。
【０２０９】
なお、送信クロック信号を生成する同期クロック生成部６２ｃでは、Ｕｐ／Ｄｎ平均化回路４０、ロック検出器４２、ホールドオーバコントローラ４６、アクティビティモニタ４４及びマルチプレクサ３０を設けなくても良い。
【０２１０】
また、受信装置６２Ｃにおいては、図１９に示されるように、同期クロック生成部１０ｂで送信用クロック信号を生成し、図２８に示されるように、同期クロック生成部６２ｃで外部用クロック信号を生成しても良い。
【０２１１】
以上のように、受信装置は詳細に説明されたが、上記した説明は、全ての局面において例示であって、この発明がそれに限定されるものではない。また、上述した各種変形例は、相互に矛盾しない限り組み合わせて適用可能である。そして、例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【０２１２】
１０，１０Ａ，６２，６２Ａ，６２Ｂ，６２Ｃ  受信装置
２２，３４，６８，７８  位相コード発生器
２４  多相クロック発生器
２６，３６，７０  位相合成器
２８，６４  Ｕｐ／Ｄｎ累積回路
３０  マルチプレクサ
３２，６６  Ｕｐ／Ｄｎ発生器
４０  Ｕｐ／Ｄｎ平均化回路
４２  ロック検出器
４４  アクティビティモニタ
４６  ホールドオーバコントローラ
８０  位相コード比較器
１００，４００  第１の生成部
１０１，４０１  タイミング信号生成回路
１１０，４１０  第２の生成部
１７２  シリアライザ
１７４  出力バッファ
【図１】
2014064268.tif 000003
【図２】
2014064268.tif 000004
【図３】
2014064268.tif 000005
【図４】
2014064268.tif 000006
【図５】
2014064268.tif 000007
【図６】
2014064268.tif 000008
【図７】
2014064268.tif 000009
【図８】
2014064268.tif 000010
【図９】
2014064268.tif 000011
【図１０】
2014064268.tif 000012
【図１１】
2014064268.tif 000013
【図１２】
2014064268.tif 000014
【図１３】
2014064268.tif 000015
【図１４】
2014064268.tif 000016
【図１５】
2014064268.tif 000017
【図１６】
2014064268.tif 000018
【図１７】
2014064268.tif 000019
【図１８】
2014064268.tif 000020
【図１９】
2014064268.tif 000021
【図２０】
2014064268.tif 000022
【図２１】
2014064268.tif 000023
【図２２】
2014064268.tif 000024
【図２３】
2014064268.tif 000025
【図２４】
2014064268.tif 000026
【図２５】
2014064268.tif 000027
【図２６】
2014064268.tif 000028
【図２７】
2014064268.tif 000029
【図２８】
2014064268.tif 000030
【図２９】
2014064268.tif 000031
【図３０】
2014064268.tif 000032
【図３１】
2014064268.tif 000033