(57)【要約】【課題】半導体製造工程（リソグラフィ工程）で発光素子とその発光素子に接続される配線を形成することで、複数の発光素子を高密度に配置可能にすること。【解決手段】露光ヘッド１は、半導体基板１０と半導体基板１０に形成された露光光源部２と駆動部３を備え、露光光源部２は複数の発光素子を備え、複数の発光素子は、半導体基板１０を共通の半導体層とするｐｎ接合部を発光部として備え、発光部毎の電極とその電極に接続される配線が半導体基板１０上にパターン形成されている。【選択図】図１
2014048546.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に複数の発光素子を備えた露光光源部を形成し、
前記発光素子は、前記半導体基板を共通の半導体層とするｐｎ接合部を発光部として備え、
前記発光部毎の電極及び該電極間に接続される配線が前記半導体基板上にパターン形成されていることを特徴とする露光ヘッド。
【請求項２】
前記半導体基板に前記発光素子を駆動する駆動部を形成し、
前記駆動部は、前記半導体基板に作り込まれた半導体素子によって構成される駆動回路を備えることを特徴とする請求項１記載の露光ヘッド。
【請求項３】
前記半導体基板は第１物質をドープしたｎ型Ｓｉ基板又はＳｉＣ基板であり、当該半導体基板に第２物質を高濃度ドープすることでｐ型半導体層が形成され、
前記発光素子は、アニール処理で前記第２物質を拡散させる過程で光を照射することで前記発光部を形成することを特徴とする請求項１又は２記載の露光ヘッド。
【請求項４】
前記第１物質がヒ素（Ａｓ），リン（Ｐ），アンチモン（Ｓｂ）から選択される物質であり、前記第２物質がボロン（Ｂ），アルミニウム（Ａｌ），インジウム（Ｉｎ）から選択される物質であることを特徴とする請求項２記載の露光ヘッド。
【請求項５】
前記半導体基板に形成された撮像機能部を備え、
前記撮像機能部は複数の受光素子を備え、
前記複数の受光素子は、前記半導体基板を共通の半導体層とするｐｎ接合部を受光部として備えることを特徴とする請求項１〜４のいずれかに記載の露光ヘッド。
【請求項６】
前記半導体基板に形成された測距機能部を備え、
前記測距機能部は、被露光面に検出光を投光する測距用発光素子と被露光面で反射した前記検出光を受光する測距用受光素子を備え、
前記測距用発光素子は、前記半導体基板を共通の半導体層とするｐｎ接合部を発光部として備え、
前記測距用受光素子は、前記半導体基板を共通の半導体層とするｐｎ接合部を受光部として備えることを特徴とする請求項１〜５のいずれかに記載の露光ヘッド。
【請求項７】
前記露光光源部と被露光面との間に投影光学系を配備したことを特徴とする請求項１〜６にいずれかに記載された露光ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の発光素子を形成した露光ヘッドに関するものである。
【背景技術】
【０００２】
一つの基板上に発光素子や受光素子とそれを駆動するドライバＩＣを一体に実装する技術が知られている。例えば、下記特許文献１に記載された従来技術では、複数のＬＥＤアレイチップを配線基板上にライン状に並べ、複数のＬＥＤアレイチップの両側に同じくライン状に複数のドライバＩＣを並べ、このドライバＩＣとＬＥＤアレイチップとをワイヤ・ボンディングで電気的に接続している。
【０００３】
また、下記特許文献２には、ＧａＡｓ基板上にエッチング犠牲層を介して成膜された発光ダイオード構成層を、シリコン基板上に移設する技術が記載されている。この従来技術には、ＧａＡｓ基板上の発光ダイオード構成層を移設してＬＥＤアレイチップを形成したシリコン基板上に、このＬＥＤアレイチップを駆動するためのドライバＩＣを形成することが示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２２７４６７号公報
【特許文献２】特開２００８−１３５４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の従来技術では、発光素子や受光素子毎にワイヤ・ボンディングのための接続端子（接続パッド）が必要になるため、接続端子のスペースを確保することで発光素子や受光素子の配置密度を高めることができない。したがって、露光ヘッドとしては、マスクレス露光を行う場合の露光解像度に限界があり、高品質の露光を行うことができない問題がある。また、制御用プロセッサ基板が別途必要になるため露光ヘッド全体として装置の大型化を招く問題がある。
【０００６】
特許文献２に記載の従来技術では、半導体基板上に発光素子とドライバＩＣを一体化できるので装置の小型化が可能になるが、エッチング犠牲層の形成や貼り合わせ工程などが必要になり、製造工程が煩雑になる問題がある。また、貼り合わせ時に素子間の位置合わせ精度を高くとれないため、露光やフォーカシングを高精度で行う露光ヘッドを得ることが困難になる問題がある。
【０００７】
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、半導体基板上に発光素子と配線をパターン形成することで、複数の発光素子を高密度に配置可能にすること、ワイヤ・ボンディングなどの結線を省いて歩留まりの向上や製造コストの削減、装置の小型化を可能にすること、エッチング犠牲層の形成や貼り合わせ工程などを無くして、半導体製造工程（リソグラフィ工程）を主として同一基板上に発光素子，受光素子，駆動回路を形成することで、素子配置の精度を高め、精度の高い露光やフォーカシングが可能な露光ヘッドを形成すること、等が本発明の目的である。
【課題を解決するための手段】
【０００８】
このような目的を達成するために、本発明は、以下の構成を少なくとも具備するものである。
半導体基板に複数の発光素子を備えた露光光源部を形成し、前記発光素子は、前記半導体基板を共通の半導体層とするｐｎ接合部を発光部として備え、前記発光部毎の電極及び該電極間に接続される配線が前記半導体基板上にパターン形成されていることを特徴とする露光ヘッド。
【発明の効果】
【０００９】
このような特徴を有する露光ヘッドによると、半導体基板上に発光素子とその発光素子毎の電極とその電極に接続される配線をパターン形成することで、高精細なパターン形成が可能なフォトリソ工程を利用して複数の発光素子を高密度に配置可能にすることができる。また、一つの半導体基板に露光光源部となる発光素子と駆動部の駆動回路となる半導体素子を形成することで、ワイヤ・ボンディングなどの結線を無くして歩留まりの向上，製造コストの削減を図ることができる。また、別途制御用プロセッサ基板を持たないことで露光ヘッドの小型化を可能にすることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る露光ヘッドを示す説明図である。
【図２】本発明の実施形態に係る露光ヘッドの各構成部を示す説明図である。図２（ａ）が露光光源部の断面構造を示しており、図２（ｂ）が露光光源部の平面構造を示しており、図２（ｃ）が駆動部の断面構造を示している。
【図３】本発明の実施形態に係る露光ヘッドの製造工程の一例を示した説明図である。
【図４】本発明の他の実施形態に係る露光ヘッドを示した説明図である。
【図５】本発明の他の実施形態に係る露光ヘッドを示した説明図である。
【図６】本発明の他の実施形態に係る露光ヘッドを示した説明図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら本発明の実施形態を説明する。図１は本発明の一実施形態に係る露光ヘッドを示す説明図である。露光ヘッド１は、半導体基板１０と、半導体基板１０に形成された露光光源部２と、駆動部３を少なくとも備えている。露光光源部２は複数の発光素子を備えており、駆動部３は、半導体基板１０上に駆動用ＩＣを実装したものであるか、或いは半導体基板１０に作り込まれた半導体素子によって構成される駆動回路を備えている。露光光源部２における信号伝達部２Ａが半導体基板１０に形成された配線１１を介して駆動部３と接続されており、駆動部３の駆動回路が露光光源部２における複数の発光素子を駆動している。
【００１２】
図２は、本発明の実施形態に係る露光ヘッドの各構成部を示す説明図である。図２（ａ）が露光光源部の断面構造を示しており、図２（ｂ）が露光光源部の平面構造を示しており、図２（ｃ）が駆動部の断面構造を示している。この例では、駆動部３は、半導体基板１０に作り込まれた半導体素子によって構成される駆動回路を備えている。
【００１３】
露光光源部２における複数の発光素子２０は、半導体基板１０を共通の半導体層とするｐｎ接合部２１を発光部２０Ａとして備えている。具体的には、半導体基板１０がｎ型半導体層１０ｎであって、複数の発光素子２０に共通な半導体層になっており、半導体基板１０の一部にｐ型半導体層１０ｐが形成されている。ｐ型半導体層１０ｐは、図２（ａ）に示すように複数の発光素子２０に共通の層としてもよいし、複数の発光素子２０毎に分離した層（ｎ型半導体層によって区画された層）としてもよい。ｎ型半導体層１０ｎとｐ型半導体層１０ｐの境界付近にｐｎ接合部２１が形成される。そして、個々の発光素子２０のｐｎ接合部２１からは独立して光が放出されるように発光素子２０毎に第１電極２２が形成され、第１電極２２間に配線２４が形成されている。
【００１４】
図示の例では、発光素子２０は、半導体基板１０の一面側に透明電極からなり、発光素子２０毎に独立した第１電極２２を備え、半導体基板１０の他面側に複数の発光素子２０に共通な第２電極２３を備えている。第１電極２２は、ＩＴＯ，ＩＺＯなどの透明導電材料を用いることができ、第２電極２３は、Ａｌなどの金属電極を用いることができる。第１電極２２には駆動部３からの駆動信号が供給され、第２電極２３はグランドＧに接続されている。第１電極２２の周囲には、配線２４（データ線２４Ａとゲート線２４Ｂ）が配置されている。第１電極２２，第２電極２３，配線２４は、発光素子２０をアクティブマトリクス駆動するための構成である。
【００１５】
駆動部３は、図２（ｃ）に示すように、例えばＭＯＳ型トランジスタなどの半導体素子３０によって構成することができる。図示の例では、半導体基板１０のｎ型半導体層１０ｎにｐ型半導体層３０ｐ１，３０ｐ２を形成し、それらの上にソース電極３０ｓとドレイン電極３０ｄをそれぞれ形成しており、ｐ型半導体層３０ｐ１，３０ｐ２の間のチャネル領域３０ｎ上に絶縁膜３０ｂを介してゲート電極３０ｇを形成している。ドレイン電極３０ｄ，ゲート電極３０ｇ，ソース電極３０ｓはそれぞれ発光素子２０を駆動するための電極配線に接続される。例えば、ドレイン電極３０ｄは第１電極２２に接続され、ゲート電極３０ｇはゲート線２４Ｂに接続され、ソース電極３０ｓはデータ線２４Ａに接続される。このような駆動部３の半導体素子３０は、発光素子２０における共通の半導体層を形成する半導体基板１０に既知の半導体リソグラフィ工程によって作り込むことができる。
【００１６】
発光素子２０の発光原理の一例を説明する。ここでは、半導体基板１０として、第１物質をドープしたｎ型Ｓｉ基板を用いる。シリコン（Ｓｉ）は、間接遷移型の半導体であって発光効率が低く、単にｐｎ接合部を形成しただけでは有用な発光は得られない。これに対して、Ｓｉ基板にフォノンを援用したアニールを施して、ｐｎ接合部近傍にドレスト光子を発生させ、間接遷移型半導体であるＳｉをあたかも直接遷移型半導体であるかのように変化させることで、高効率・高出力なｐｎ接合型発光が可能になる。半導体基板１０としては、Ｓｉ基板の他にＳｉＣ基板を用いることができる。
【００１７】
より具体的には、半導体基板１０（ｎ型半導体層１０ｎ）が第１物質としてヒ素（Ａｓ）をドープしたｎ型Ｓｉ基板であり、これに第２物質であるボロン（Ｂ）を高濃度ドープすることでｐ型半導体層１０ｐを形成する。そして、アニール処理で第２物質であるボロン（Ｂ）を拡散させる過程でｐｎ接合部２１に光を照射することで、ｐｎ接合部２１近傍にドレスト光子を発生させる。このようにドレスト光子が発生したｐｎ接合部２１は、ｐｎ接合部２１に電気供給すると、アニール過程で照射した光の波長と同等の波長の光を放出する。ボロン（Ｂ）ドープ条件の一例は、ドーズ密度：５×１０13／ｃｍ2、打ち込み時の加速エネルギー：７００ｋｅＶとし、アニール過程で照射する光の波長は可視光域で所望の波長帯域とする。第１物質としては、ヒ素（Ａｓ）の他に、リン（Ｐ）又はアンチモン（Ｓｂ）を用いることができる。また第２物質としては、ボロン（Ｂ）の他に、アルミニウム（Ａｌ）又はインジウム（Ｉｎ）を用いることができる。
【００１８】
このような発光原理を利用した発光素子２０を備える露光ヘッド１は、シリコン半導体基板に露光光源部２を形成することができるので、この露光光源部２が形成されたシリコン半導体基板に駆動部３を集約して形成することができる。これによると、露光ヘッド１を構成する一枚の半導体基板１０に露光光源部２と駆動部３を集積することで、露光ヘッド１の構成を飛躍的に小型化することができる。また、露光ヘッド１の露光光源部２と駆動部３は半導体基板１０に対する半導体製造工程（リソグラフィ工程）で形成することができるので、従来行っていたワイヤ・ボンディングなどの半導体駆動素子実装工程を省くことができる。これによって、露光ヘッド１の製品歩留まりと動作の信頼性を飛躍的に向上させることができる。また、第１電極２２と配線２４のパターンをフォトリソ工程で形成することができるので、発光素子２０毎の第１電極２２及び配線２４を高密度で形成することができ、発光素子２０の配置密度を高めることができる。
【００１９】
図３は、図２に示した本発明の実施形態に係る露光ヘッドの製造工程の一例を示した説明図である。先ず、図３（ａ）に示すように、半導体基板１０を形成する。半導体基板１０は、例えばＳｉ基板（Ｓｉウェハ）であり、このＳｉ基板にヒ素（Ａｓ）をドープすることでｎ型Ｓｉ半導体層１０ｎを形成する。
【００２０】
次に、図３（ｂ）に示すように、半導体基板１０における露光光源部形成領域２Ｓと駆動部形成領域３Ｓに、ｐ型半導体層１０ｐ，３０ｐ１，３０ｐ２を形成する。ｐ型半導体層１０ｐ，３０ｐ１，３０ｐ２を形成するには、不純物としてドープする元素としてボロン（Ｂ）を選択する。特に、露光光源部形成領域２Ｓにおけるｐ型半導体層１０ｐには高濃度のボロン（Ｂ）をドープする。ボロン（Ｂ）のドープ条件の一例は前述したように、ドーズ密度：５×１０13／ｃｍ2、打ち込み時の加速エネルギー：７００ｋｅＶとする。
【００２１】
次に、図３（ｃ）に示すように、半導体基板１０における露光光源部形成領域２Ｓと駆動部形成領域３Ｓに電極，絶縁層，配線を形成する。電極，絶縁層，配線の形成には既知の半導体製造工程（半導体リソグラフィ工程）を適用し、金属膜，酸化膜，ポリシリコン膜などを適宜積層してパターニングする。露光光源部形成領域２Ｓにおいては、ＩＴＯ電極などの透明電極によって第１電極２２を形成することができ、ＩＴＯ電極と金属電極の積層体などによって配線２４を形成することができる。駆動部形成領域３Ｓにおいては、金属電極によってドレイン電極３０ｄ，ゲート電極３０ｇ，ソース電極３０ｓを形成することができ、酸化膜（ＳｉＯ2）によって絶縁膜３０ｂを形成することができる。半導体基板１０の裏面側には共通となる第２電極２３が成膜される。ここでは、駆動部３に形成される半導体素子を一つのＭＯＳ型トランジスタとして示しているが、駆動部３にはこれ限らず所望の機能を得るための各種半導体素子が形成される。
【００２２】
次に、図３（ｄ）に示すように、発光素子が形成される。発光素子２０を形成するには、第１電極２２と第２電極２３の間に電圧を印加し、第１電極２２と第２電極２３の間に電流を流すことで生じるジュール熱によってアニール処理を行い、このアニール処理の間に光を照射することで、ｐｎ接合部２１近傍にドレスト光子を発生させる。照射する光の波長は、露光波長に合わせて近紫外〜紫付近の波長を選択することができる。
【００２３】
このような工程を経て、図３（ｅ）に示すように、同一の半導体基板１０に露光光源部２と駆動部３を一体に作り込むことができる。露光光源部２には、ｐｎ接合部２１を発光部２０Ａとする複数の発光素子２０（発光素子アレイ）が形成される。
【００２４】
図４は、本発明の他の実施形態に係る露光ヘッドを示した説明図である。図４（ａ）に示した露光ヘッド１Ａは、図１に示した例と同様に半導体基板１０に形成された露光光源部２と駆動部３を備えており、更に半導体基板１０に形成された撮像機能部４を備えている。撮像機能部４は複数の受光素子４０を備えており、複数の受光素子４０によってイメージセンサ４０Ｓが構成されている。また、撮像機能部４は、照明用光源４１を必要に応じて備えている。照明用光源４１は単数又は複数の発光素子によって構成されている。撮像機能部４は半導体基板１０に形成された配線１１を介して駆動部３と接続されており、駆動部３の駆動回路が撮像機能部４における複数の受光素子４０及び照明用光源４１の発光素子を駆動している。
【００２５】
ここで、撮像機能部４の受光素子４０は、露光光源部２の発光素子２０と基本的に同じ構造を備えている。すなわち、半導体基板１０を共通の半導体層とするｐｎ接合部を受光部として備えている。また、撮像機能部４における照明用光源４１の発光素子は露光光源部２における発光素子２０と基本的に同じ構造を備えている。
【００２６】
図４（ｂ）に示した露光ヘッド１Ｂは、図４（ａ）に示した例に更に測距機能部５を備えている。測距機能部５は、被露光面に検出光を投光する測距用発光素子５Ａと被露光面で反射した検出光を受光する測距用受光素子５Ｂを備えている。測距機能部５は半導体基板１０に形成された配線１１を介して駆動部３と接続されており、駆動部３の駆動回路が測距機能部５における測距用発光素子５Ａ及び測距用受光素子５Ｂを駆動している。
【００２７】
測距機能部５の測距用発光素子５Ａと測距用受光素子５Ｂは、露光光源部２の発光素子２０と基本的に同じ構造を備えている。すなわち、半導体基板１０を共通の半導体層とするｐｎ接合部を発光部又は受光部として備えている。
【００２８】
このような露光ヘッド１Ａ又は１Ｂを製造するには、前述した図３（ｂ）に示した工程で、露光光源部２，駆動部３と同様に、撮像機能部４，測距機能部５の受光素子，発光素子のｐ型半導体層を形成する。次に、前述した図３（ｃ）に示した工程で、半導体基板１０において、露光光源部２，駆動部３と同様に、撮像機能部４，測距機能部５の受光素子，発光素子の電極，配線を形成する。次に、前述した図３（ｄ）に示す工程で、露光光源部２，駆動部３と同様に、撮像機能部４，測距機能部５の受光素子，発光素子を形成するために、発光素子，受光素子の電極間に電流を流してジュール熱によるアニール処理を行い、アニール処理の間に光を照射することで、ｐｎ接合部近傍にドレスト光子を発生させる。
【００２９】
このような露光ヘッド１，１Ａ，１Ｂによると、露光光源部２，撮像機能部４，測距機能部５における発光素子，受光素子を半導体基板１０に半導体製造プロセスで作り込むことができるので、微小サイズの発光素子や受光素子を均一に形成することが可能になる。また、駆動部３の半導体素子を同一半導体基板１０に作り込むことでワイヤ・ボンディングなどの結線が不要になり、歩留まりが高くコンパクトな露光ヘッドを実現することができる。更に、大半の工程は半導体製造工程のプロセスで製造できるため、発光素子，受光素子間の位置精度が高く、作動の信頼性の高い露光ヘッドを低コストで製造することができる。
【００３０】
特に、露光ヘッド１Ａ，１Ｂにおいては、露光光源部２における発光素子と撮像機能部４における受光素子の位置関係を半導体製造工程の中で精度良く位置決めして作り込むことができるので、撮像機能部４で得た画像情報を基に誤差の少ない露光光源部２の位置調整を行うことが可能になる。また、測距機能部５の発光素子と受光素子の位置関係を精度良く作り込むことができるので、精度の高い露光ヘッド１Ｂのフォーカシングを行うことが可能になる。このように、露光ヘッド１Ａ，１Ｂは、発光素子などの素子配置精度を高めることで機能性を向上させることができる。
【００３１】
図５及び図６は、本発明の他の実施形態に係る露光ヘッドを示した説明図である。図５に示した形態例では、露光ヘッド１Ｃは、露光光源部２と被露光面Ｓとの間に投影光学系６を配備している。投影光学系６は複数のマイクロレンズ６Ａを備えており、一つのマイクロレンズ６Ａが複数の発光素子２０から出射される光を被露光面Ｓに投影している。
【００３２】
図６に示した形態例は、露光ヘッド１Ｄの駆動部３がＩＣチップの実装によって構成された例である。この形態例では、駆動部３が、半導体基板１０上に形成されるドライバ３Ａ，コネクタ３Ｂ，ドライバ３Ａとコネクタ３Ｂを接続する接続配線３Ｃを備え、コネクタ３Ｂに制御用のＩＣチップ３Ｄが外付けで接続されている。このように、露光光源部２の発光素子２０や配線などの複雑な構造は半導体基板１０に半導体製造工程によって一体に作り込み、その他の比較的実装が容易で位置精度が緩い機能部品は別途アッセンブリしてもよい。図６に示した駆動部３の構成は、図４に示した露光ヘッド１Ａ，１Ｂにおける駆動部３に適用することが可能である。
【００３３】
以上説明したように、本発明の実施形態に係る露光ヘッド１（１Ａ〜１Ｄ）は、露光光源部２の発光素子２０と配線２４とを同一の半導体基板１０上にパターン形成するので、発光素子２０を個別にワイヤ・ボンディングなどで接続する場合と比較して結線の労力を削減することが可能になる。例えば、ＶＧＡ（６８０×４８０）の発光素子アレイを個別に接続しようとすると、３２６４００本の結線が必要になり、これをワイヤ・ボンディングなどで実装するには多大な労力を要して歩留まりの低下を招きかねない。本発明の実施形態に係る露光ヘッド１（１Ａ〜１Ｄ）では、このような結線の問題を解消することができるので、高い生産性を確保することができる。
【００３４】
また、ワイヤ・ボンディングなどの実装には電極パッドが用いられるが、電極パッドは発光素子の数に比例して必要になり、発光素子アレイを多数個配置しようとすると、電極パッドの数も膨大になる。そのため、従来技術のように発光素子を個別に実装するものでは発光素子アレイを高密度に配置することが困難になり、装置の小型化にも不向きである。例えば、現状の技術では電極パッドの面積は最小サイズで２０〜３０μｍ程度とされているが、発光素子の面積を数μｍ程度まで高精細化する場合には、発光素子の面積に対して電極パッドの面積がかなり大きくなり、発光素子を高密度配置することができない。これに対して、本発明の実施形態に係る露光ヘッド１（１Ａ〜１Ｄ）は、発光素子毎の電極パッドを不要にすることができるので、発光素子アレイの高密度化が可能になる。これによって、本発明の実施形態に係る露光ヘッド１（１Ａ〜１Ｄ）は、高精細な露光を行うことができると共に、装置の小型化にも適している。また、発光素子アレイを高密度で配置すると、単位面積当たりの露光量が大きくなり、露光時間を短縮させることができる効果も得られる。
【００３５】
以上、本発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用して組み合わせることが可能である。
【符号の説明】
【００３６】
１，１Ａ，１Ｂ：露光ヘッド，２，露光光源部，３：駆動部，
３Ａ：ドライバ，３Ｂ：コネクタ，３Ｃ：接続配線，３Ｄ：ＩＣチップ，
４：撮像機能部，５：測距機能部，
５Ａ：測距用発光素子，５Ｂ：測距用受光素子，
６：投影光学系，６Ａ：マイクロレンズ，
１０：半導体基板，１０ｎ：ｎ型半導体層，１０ｐ：ｐ型半導体層，
１１，２４：配線，
２０：発光素子，２０Ａ：発光部，２１：ｐｎ接合部，
２２：第１電極，２３：第２電極，
３０：半導体素子，３０ｐ１，３０ｐ２：ｐ型半導体層，
３０ｓ：ソース電極，３０ｄ：ドレイン電極，３０ｇ：ゲート電極，
３０ｎ：チャンネル領域，４０：受光素子，４０Ｓ：イメージセンサ，
４１：照明用光源
【図１】
2014048546.tif 000003
【図２】
2014048546.tif 000004
【図３】
2014048546.tif 000005
【図４】
2014048546.tif 000006
【図５】
2014048546.tif 000007
【図６】
2014048546.tif 000008