(57)【要約】【課題】磁気結合を含む非接触結合伝送路の利得に現れる高周波ピークに起因する受信波形の歪みを送信イコライザにおいて補償する。【解決手段】一実施形態において、送信装置（２）は、結合素子対（２４及び３１）の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザ（２０）を含む。送信イコライザ（２０）は、送信信号に対して互いに異なる時間遅延を与えるとともに、送信信号にタップ係数を乗算する複数の信号パス（２１Ａ及び２２Ａ、２１Ｂ及び２２Ｂ）を含む。さらに、複数の信号パス（２１Ａ及び２２Ａ、２１Ｂ及び２２Ｂ）の少なくとも１つは、送信信号に与える時間遅延を変更可能な可変遅延回路（２１Ａ）を含む。【選択図】図２
2014053814.tif 000002
【特許請求の範囲】
【請求項１】
結合素子対の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザを備え、
前記送信イコライザは、
前記送信信号に対して互いに異なる時間遅延を与えるとともに、前記送信信号にタップ係数を乗算する複数の信号パスと、
前記複数の信号パスの出力の総和に基づくフィルタ出力を前記結合素子対の一方に供給する出力パスと、
を備え、
前記複数の信号パスの少なくとも１つは、前記送信信号に与える時間遅延を変更可能な可変遅延回路を備える、
送信装置。
【請求項２】
前記少なくとも一対の信号パス間の相対時間遅延は、前記送信信号の１シンボル時間の２分の１より短い時間に設定される、請求項１に記載の送信装置。
【請求項３】
少なくとも一対の信号パス間の相対時間遅延は、前記送信信号の１シンボル時間より短く、かつ前記１シンボル時間の整数分の１とは異なる時間に設定される、請求項１又は２に記載の送信装置。
【請求項４】
少なくとも一対の信号パス間の相対時間遅延は、前記非接触結合の電圧伝達関数に現れるピーク周波数の２倍の逆数に対応付けられる、請求項１又は２に記載の送信装置。
【請求項５】
少なくとも一対の信号パス間の相対時間遅延は、前記非接触結合の電圧伝達関数に現れるピークに基づいて決定される、請求項１又は２に記載の送信装置。
【請求項６】
少なくとも一対の信号パス間の相対時間遅延は、４０ピコ秒〜１２０ピコ秒の間である、請求項１又は２に記載の送信装置。
【請求項７】
前記複数の信号パスは、第１〜第３の信号パスを含み、
前記第１及び第２の信号パス間の第１の相対時間遅延は、前記第１及び第３の信号パス間の第２の相対時間遅延との間で倍数関係を持たない、
請求項１又は２に記載の送信装置。
【請求項８】
前記第１及び第２の相対時間遅延は、前記非接触結合の電圧伝達関数に現れる第１及び第２のピークに基づいて決定される、請求項７に記載の送信装置。
【請求項９】
前記可変遅延回路は、増幅回路及び前記増幅回路の出力に並列接続された可変容量回路を備える、請求項１又は２に記載の送信装置。
【請求項１０】
前記時間遅延および前記タップ係数に関する設定値を前記複数の信号パスに供給する記憶回路をさらに備える、請求項１又は２に記載の送信装置。
【請求項１１】
前記結合素子対を介して受信装置おいて受信された受信信号のジッタ測定結果に基づいて、前記時間遅延および前記タップ係数に関する設定値を決定する制御回路をさらに備える、請求項１又は２に記載の送信装置。
【請求項１２】
前記結合素子対はインダクタ対である、請求項１又は２に記載の送信装置。
【請求項１３】
前記信号伝送はベースバンド信号伝送であり、
前記送信信号は、伝送路符号によって符号化されたベースバンド信号である、
請求項１又は２に記載の送信装置。
【請求項１４】
結合素子対の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザを備え、
前記送信イコライザは、
前記送信信号に対して互いに異なる時間遅延を与えるとともに、前記送信信号にタップ係数を乗算する複数の信号パスと、
前記複数の信号パスの出力の総和に基づくフィルタ出力を前記結合素子対の一方に供給する出力パスと、
を備え、
少なくとも一対の信号パス間の相対時間遅延は、前記送信信号の１シンボル時間の２分の１より短い時間に設定される、
送信装置。
【請求項１５】
前記少なくとも一対の信号パス間の相対時間遅延は、前記１シンボル時間の整数分の１とは異なる時間に設定される、請求項１４に記載の送信装置。
【請求項１６】
少なくとも一対の信号パス間の相対時間遅延は、前記非接触結合の電圧伝達関数に現れるピーク周波数の２倍の逆数に対応付けられる、請求項１４又は１５に記載の送信装置。
【請求項１７】
結合素子対の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザを備え、
前記送信イコライザは、
前記送信信号に対して互いに異なる時間遅延を与えるとともに、前記送信信号にタップ係数を乗算する複数の信号パスと、
前記複数の信号パスの出力の総和に基づくフィルタ出力を前記結合素子対の一方に供給する出力パスと、
を備え、
少なくとも一対の信号パス間の相対時間遅延は、前記非接触結合の電圧伝達関数に現れるピーク周波数の２倍の逆数に対応付けられる、
送信装置。
【請求項１８】
少なくとも一対の信号パス間の相対時間遅延は、前記送信信号の１シンボル時間より短く、かつ前記１シンボル時間の整数分の１とは異なる時間に設定される、請求項１７に記載の送信装置。
【請求項１９】
請求項１、１４、又は１７に記載の送信装置と、
前記結合素子対の非接触結合を介して前記送信装置から信号を受信する受信装置と、
前記受信装置における受信信号のジッタ測定結果に基づいて、前記時間遅延および前記タップ係数に関する設定値を決定し、前記設定値を前記送信イコライザに適用する制御機構と、
を備える通信システム。
【請求項２０】
請求項１、１４、又は１７に記載の送信装置と、
前記結合素子対の非接触結合を介して前記送信装置から受信された信号をビット判定のための閾値と比較した結果を示す出力信号を生成するヒステリシスバッファを含む受信装置と、
を備える通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置及び通信システムに関し、例えば近接場での無線通信に好適に利用できるものである。
【背景技術】
【０００２】
結合素子対の非接触結合を用いた近接場での無線通信技術が知られている。結合素子対による非接触結合は、磁気結合（誘導性結合）若しくは電気結合（容量性結合）又はこれらの両方を含む。非接触結合を用いた近接場での無線通信技術は、限られた伝送可能距離（例えば、数十μｍ〜数ｃｍ）において高いデータレートを実現できる利点がある。非特許文献１は、インダクタ対の磁気結合によって形成される伝送路（以下、磁気結合伝送路）を用いてベースバンド信号伝送を行う通信システムを開示している。また、非特許文献１は、磁気結合の等価モデルを用いた理論的解析を示しており、磁気結合伝送路の利得（電圧伝達関数Ｓ２１）がハイパスフィタ特性を有することを示している。図１は、非特許文献１に開示された磁気結合伝送路の利得の周波数特性を示すグラフである。
【０００３】
非特許文献２及び３は、有線伝送路を用いたＰＡＭ（Pulse Amplitude Modulation）伝送におけるプリエンファシス技術を開示しており、ＦＩＲ（Finite Impulse Response）フィルタ型のプリエンファシス回路（つまり、送信イコライザ）を送信機に配置することを開示している。例えば、特許文献３は、ＩＳＩ（Inter Symbol Interference）及びデータ依存ジッタ（ＤＤＪ（Data-Dependent Jitter）を補償するための送信イコライザとして、symbol-spaced FIRフィルタ又はhalf-symbol-spaced FIRフィルタを使用することを開示している。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】N. Miura et al., "Analysis and Design of Inductive Coupling and Transceiver Circuit for Inductive Inter-Chip Wireless Superconnect", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 40, NO. 4, April 2005, pp. 829-837
【非特許文献２】Jared L. Zerbe et al., "Equalization and Clock Recovery for a 2.5-10-Gb/s 2-PAM/4-PAM Backplane Transceiver Cell", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 38, NO. 12, December 2003, pp. 2121-2130
【非特許文献３】James F. Buckwalter et al., "Phase and Amplitude Pre-Emphasis Techniques for Low-Power Serial Links", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 41, NO. 6, June 2006, pp. 1391-1399
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非特許文献１にも示されているように、非接触結合による無線伝送路（以下、非接触結合伝送路）の信号伝達特性は、有線伝送路の信号伝達特性と異なる。つまり、有線伝送路はローパスフィルタ特性を示すため、有線伝送路を用いたベースバンド伝送では基本的に受信波形に対する高周波歪みの影響を考慮する必要性がない。これに対して、非接触結合による無線伝送路は、非特許文献１に示されているようにハイパスフィルタ特性を示す。このため、非接触結合を用いたベースバンド伝送では受信波形に対する高周波歪みの影響を考慮する必要がある。
【０００６】
さらに、本件発明者等は、様々な形状・デザインを有する結合素子対によって形成される非接触結合伝送路の利得（電圧伝達関数Ｓ２１）を検討したところ、利得の周波数特性は図1に示されるような滑らかなカーブとはならず、高周波帯域において顕著なピークが現れることを見出した。このピークは、非接触結合を介して受信された信号波形に高周波歪みを生じさせる。
【０００７】
なお、ローパスフィルタ特性を持つ有線伝送路の場合、送信イコライザは、非特許文献２及び３に開示されているように、symbol-spaced FIRフィルタ又はhalf-symbol-spaced FIRフィルタとして構成されれば十分である。つまり、有線伝送の場合、プリエンファシスＦＩＲフィルタにおけるタップ間の最小の相対時間遅延（時間遅延の差）は、１シンボル時間、又は１／２シンボル時間とすればよい。なお、ＮＲＺ（Non Return Zero）符号、ＲＺ（Return Zero）符号、バイフェーズ符号等の伝送路符号（line coding）を用いた有線ベースバンド伝送の場合、１シンボルで１ビットが伝送されるから、プリエンファシスＦＩＲフィルタにおけるタップ間の最小の相対時間遅延は、１ビット時間（i.e. １／Ｒｂ）、又は１／２ビット時間（i.e. １／２Ｒｂ）とすればよい。ここで、Ｒｂは、ベースバンド信号のビットレートである。
【０００８】
しかしながら、タップ間の相対時間遅延が１シンボル時間又は１／２シンボル時間とされたＦＩＲフィルタは、非接触結合伝送路の利得に現れる高周波ピークに起因する受信波形の歪みを補償するためには十分ではない。非接触結合の電圧伝達関数に現れるピーク周波数は、送信信号のシンボルレート（ベースバンド伝送であればビットレートと同一）より高い場合が考えられる。タップ間の相対時間遅延が１シンボル時間又は１／２シンボル時間とされたＦＩＲフィルタは、シンボルレート（ベースバンド伝送であればビットレートと同一）より高い周波数を持つ高周波歪みを補償することが難しい。
【０００９】
すなわち、本件発明者等は、磁気結合を含む非接触結合伝送路の利得に現れる高周波ピークに起因する受信波形の歪みを送信イコライザにおいて補償するという課題を見出した。さらに、本件発明者等は、非接触結合伝送路を用いた無線通信の高速化に関する様々な課題を見出した。これらの課題、及びこれらの課題に対処するために本件発明者等によって得られた技術思想の幾つかの具体例は、後述する実施形態の記述及び添付図面によって明らかにされる。
【課題を解決するための手段】
【００１０】
一実施形態において、送信装置は、結合素子対の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザを含む。前記送信イコライザは、送信信号に対して互いに異なる時間遅延を与えるとともに、前記送信信号にタップ係数を乗算する複数の信号パスを含む。さらに、前記複数の信号パスの少なくとも１つは、前記送信信号に与える時間遅延を変更可能な可変遅延回路を含む。
【００１１】
一実施形態において、送信装置は、結合素子対の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザを含む。前記送信イコライザは、送信信号に対して互いに異なる時間遅延を与えるとともに、前記送信信号にタップ係数を乗算する複数の信号パスを含む。さらに、少なくとも一対の信号パス間の相対時間遅延は、前記送信信号の１シンボル時間の２分の１より短い時間に設定される。
【００１２】
一実施形態において、送信装置は、結合素子対の磁気結合を含む非接触結合を介した信号伝送のために送信信号をイコライズする送信イコライザを含む。前記送信イコライザは、送信信号に対して互いに異なる時間遅延を与えるとともに、前記送信信号にタップ係数を乗算する複数の信号パスを含む。さらに、少なくとも一対の信号パス間の相対時間遅延は、前記非接触結合の電圧伝達関数に現れるピーク周波数の２倍の逆数に対応付けられる。
【発明の効果】
【００１３】
上述した各実施形態によれば、磁気結合を含む非接触結合伝送路の利得に現れる高周波ピークに起因する受信波形の歪みを送信イコライザにおいて補償することができる。
【図面の簡単な説明】
【００１４】
【図１】先行技術に開示された磁気結合伝送路の電圧伝達関数（利得）の周波数特性を示すグラフである。
【図２】第１の実施形態に係る通信システムの構成例を示す図である。
【図３】第１の実施形態に係る可変遅延回路の構成例を示す図である。
【図４】第１の実施形態に係る結合素子対の構成例を示す図である。
【図５】図４（Ａ）に記載された結合素子対の電圧伝達関数（利得）の周波数特性（図５（Ａ））、及びステップ応答（図５（Ｂ））を示すグラフである。
【図６】図４（Ｂ）に記載された結合素子対の電圧伝達関数（利得）の周波数特性（図６（Ａ））、及びステップ応答（図６（Ｂ））を示すグラフである。
【図７】非接触結合伝送路を介して受信された受信信号の波形歪みを説明するための図である。
【図８】第１の実施形態に係る送信イコライザの動作を説明するための図である。
【図９】第２の実施形態に係る通信システムの構成例を示す図である。
【図１０】非接触結合伝送路を介して受信された受信信号の波形歪みを説明するための図である。
【図１１】第３の実施形態に係る通信システムの構成例を示す図である。
【図１２】第４の実施形態に係る通信システムの構成例を示す図である。
【図１３】非接触結合伝送路を介して受信された受信信号の波形を示す図である。
【図１４】第５の実施形態に係る通信システムの構成例を示す図である。
【図１５】第５の実施形態に係るトレーニング手順を示すフローチャートである。
【図１６】第５の実施形態に係る通信システムの他の構成例を示す図である。
【図１７】第６の実施形態に係る通信システムの構成例を示す図である。
【図１８】第６の実施形態に係る遅延セルの構成例を示す図である。
【図１９】第６の実施形態に係る可変利得差動増幅器の構成例を示す図である。
【図２０】第６の実施形態に係るヒステリシスバッファの構成例を示す図である。
【発明を実施するための形態】
【００１５】
以下では、具体的な実施形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１６】
＜第１の実施形態＞
図２は、本実施形態に係る無線通信システム１の構成例を示している。無線通信システム１は、送信回路（ＴＸ）２及び受信回路（ＲＸ）３を含む。送信回路２は、結合素子対２４及び３１の間に形成される非接触結合伝送路を介して受信回路３に信号を送信する。結合素子２４及び３１の間の非接触結合は、磁気結合（誘導性結合）を少なくとも含む。結合素子２４及び３１の間の非接触結合は、磁気結合及び電気結合（容量性結合）の両方を含んでもよい。結合素子２４及び３１は、カプラ又はアンテナと呼ぶこともできる。結合素子２４及び３１の各々は、例えばインダクタであってもよく、より具体的にはコイルであってもよい。
【００１７】
送信回路２の送信信号（TX SIGNAL）は、例えば、ベースバンド信号である。ベースバンド信号に適用される伝送路符号方式（line coding）は、例えば、ＮＲＺ符号、ＲＺ符号、バイポーラ（ＡＭＩ（Alternative Mark Inversion））ＮＲＺ符号、バイポーラＲＺ符号、バイフェーズ符号であってもよい。また、磁気結合を介した信号伝送では送信側の電流変動が信号伝達に寄与するため、送信回路２は、所望の電流パルス波形（例えば、ガウシアンパルス）を得るための差動電圧信号（例えば、バイポーラパルス信号、マンチェスタ符号信号）を送信信号として生成してもよい。
【００１８】
既に述べたように、本件発明者等は、非接触結合伝送路の電圧伝達係数（利得）に高周波ピークが現れることを見出した。したがって、結合素子対２４及び３１の非接触結合を介してデータ通信を行う場合、受信回路３による受信信号（RX SIGNAL）は、高周波ピークに起因する波形歪み（例えば、リンギング）を含む。この高周波の波形歪みを補償するために、図２に示した送信回路２は、送信イコライザ２０を含む。送信イコライザ２０は、結合素子対２４及び３１の磁気結合を含む非接触結合を介した信号伝送のために、送信信号をイコライズするよう構成されている。
【００１９】
送信イコライザ２０は、図２に示されるように、ＦＩＲフィルタ構造とされてもよい。図２に示された送信イコライザ２０は、２本の信号パスを含む。各信号パスは、送信信号に対して互いに異なる時間遅延を与えるとともに、送信信号にタップ係数を乗算する。つまり、第１の信号パスは、可変遅延回路２１Ａ及び増幅器（タップ係数乗算器）２２Ａを含む。可変遅延回路２１Ａは送信信号に時間遅延Ｔ１を与える。増幅器２２Ａは、タップ係数Ｃ１を送信信号に乗算する。同様に、第２の信号パスは、送信信号に時間遅延Ｔ２を与える可変遅延回路２１Ｂ、及びタップ係数Ｃ２を送信信号に乗算する増幅器２２Ｂを含む。
【００２０】
さらに、送信イコライザ２０は、複数の信号パス（図２の例では２つの信号パス）の出力の総和に基づくフィルタ出力を送信側の結合素子２４に供給する出力パスを有する。図２の例では、送信イコライザ２０の出力パスは、加算器２３を含む。加算器２３は、増幅器２２Ａ及び２２Ｂの出力を受信し、これらの出力を加算し、加算後の信号を結合素子２４に供給する。
【００２１】
図２の例では、送信イコライザ２０は、時間遅延Ｔ１及びＴ２並びにタップ係数Ｃ１及びＣ２を変更できるよう構成されている。メモリ２５は、時間遅延Ｔ１及びＴ２並びにタップ係数Ｃ１及びＣ２を設定するための制御信号（例えば、設定値）を可変遅延回路２１Ａ及び２１Ｂ、並びに増幅器２２Ａ及び２２Ｂに供給する。メモリ２５は、不揮発性の記憶デバイスでもよいし、揮発性の記憶デバイスでもよい。また、メモリ２５は、書き換え可能な記憶デバイスでもよいし、書き換え不可能な記憶デバイスでもよい。メモリ２５は、例えば、ヒューズＲＯＭ（Read Only Memory）、ＥＰＲＯＭ（Erasable Programmable ROM）、フラッシュメモリ、又はハードディスクドライブ、ＤＲＡＭ（Dynamic Random Access Memory）、又はレジスタであってもよい。
【００２２】
図２の例では、送信イコライザ２０は、各信号パスにおいて送信信号に与える時間遅延を変更できるよう構成されている。しかしながら、送信イコライザ２０は、複数の信号パスのうち一部において送信信号に与える時間遅延を変更できるよう構成されてもよく、他の信号パスにおける時間遅延は固定遅延回路により与えられてもよい。また、複数の信号パスのうち１つは、明確な遅延回路を有しておらず、送信信号にゼロ時間遅延を与えてもよい。これらいずれの構成によっても、送信イコライザ２０は、少なくとも一対の信号パス間（つまり、タップ間）の相対時間遅延Ｔｄを適宜変更することができる。
【００２３】
また、図２の例では、送信イコライザ２０は、増幅器２２Ａ及び２２Ｂにて乗算されるタップ係数Ｃ１及びＣ２を変更できるよう構成されている。しかしながら、送信イコライザ２０は、複数の信号パスのうち一部において送信信号に乗算されるタップ係数を変更できるよう構成されてもよく、他の信号パスにおけるタップ係数は固定値であってもよい。ここで、タップ係数の固定値は１であってもよく、タップ係数が１である信号パスの増幅器２２は省略されてもよい。
【００２４】
既に述べた通り、従来の有線伝送用の送信イコライザ（つまり、プリエンファシスＦＩＲフィルタ）では、タップ間の相対時間遅延は、１シンボル時間又は１／２シンボル時間に固定的に設定されれば十分であった。しかしながら、このような有線伝送のための従来の構成は、磁気結合を含む非接触結合を介した無線伝送のためには十分ではない。これに対して、本実施形態に係る送信イコライザ２０は、タップ間の相対時間遅延Ｔｄを変更できるよう構成されている。したがって、送信イコライザ２０は、結合素子対２４及び３１の非接触結合の電圧伝達関数に現れる様々なピーク周波数に応じて、タップ間の相対時間遅延Ｔｄを定めることができる。これにより、以下に詳細に述べるように、送信イコライザ２０は、電圧伝達関数に現れる高周波ピークに対応した受信波形歪みを補償することができる。
【００２５】
１つの具体例において、２つの信号パス間（つまり、可変遅延回路２１Ａ及び２１Ｂの間）の相対時間遅延Ｔｄ（Ｔｄ＝｜Ｔ２−Ｔ１｜）は、送信信号の１シンボル時間の２分の１より短い時間に設定されてもよい。これにより、送信イコライザ２０は、送信信号のシンボルレートよりも高い周波数成分を含む受信波形歪みを補償することが可能となる。なお、既に述べた通り、送信信号波形の１シンボルで１ビットが伝達される場合、１シンボル時間は１ビット時間に対応する。１シンボルで１ビットが伝達される伝送方式は、例えばＮＲＺ符号、ＲＺ符号、又はマンチェスタ符号等を用いたベースバンド伝送である。
【００２６】
また、他の具体例において、２つの信号パス間の相対時間遅延Ｔｄは、送信信号の１シンボル時間より短く、かつ１シンボル時間の整数分の１とは異なる時間に設定されてもよい。このような構成・設定によっても、送信イコライザ２０は、相対時間遅延Ｔｄが１シンボル時間の２分の１に固定的に設定される従来のイコライザに比べて、結合素子対２４及び３１の非接触結合の電圧伝達関数にピークに起因する受信波形歪みを十分に補償することができる。
【００２７】
また、他の具体例において、送信イコライザ２０における２つの信号パス間の相対時間遅延Ｔｄは、非接触結合の電圧伝達係数（利得）に現れる高周波ピークに基づいて決定されてもよい。例えば、相対時間遅延Ｔｄは、結合素子対２４及び３１の非接触結合の電圧伝達関数に現れるピーク周波数の２倍の逆数に対応付けられてもよい。言い換えると、送信イコライザ２０は、電圧伝達関数に現れる高周波ピークの２倍オーバーサンプリングを行なってもよい。これにより、送信イコライザ２０は、電圧伝達関数に現れる高周波ピークに対応した受信波形歪みを補償することが可能となる。
【００２８】
続いて、可変遅延回路２１Ａ及び２１Ｂを含む可変遅延回路２１の構成例を説明する。図３は、可変遅延回路２１の構成例を示す図である。図３の例では、可変遅延回路２１は、多段接続された２つの増幅器２１１及び２１３、並びに増幅器２１１の出力に並列接続された可変容量回路２１２を含む。可変容量回路２１２は、複数のキャパシタ及び複数のスイッチトランジスタを含む。各キャパシタの一方の端子は増幅器２１１の出力に接続され、他方はスイッチトランジスタを介して接地電位に接続される。スイッチトランジスタは、メモリ２５から供給される制御信号（つまり、時間遅延の設定信号）に応じて動作する。増幅器２１１の負荷容量（可変容量回路２１２）の大きさに応じて増幅器２１１の出力が遅延する。増幅器２１３は、負荷容量（可変容量回路２１２）による送信信号の減衰を補償するために設けられている。
【００２９】
なお、可変遅延回路２１Ａ及び２１Ｂの構成は異なってもよい。例えば、図３の構成例において、可変遅延回路２１Ｂの容量可変範囲は、可変遅延回路２１Ｂの容量可変範囲と異なってもよい。さらに、図３の構成例が一例に過ぎないことはもちろんである。例えば、可変遅延回路２１Ａ及び２１Ｂは、トラック・アンド・ホールド回路によって構成されてもよい。それぞれのトラック・アンド・ホールド回路に供給されるクロック信号の位相を異ならせることによって、可変遅延回路２１Ａ及び２１Ｂは、送信信号に対して互いに異なる遅延を与えることができる。
【００３０】
続いて以下では、結合素子２４及び３１の構成例、並びに結合素子２４及び３１による非接触結合の電圧伝達関数（利得）の具体例について説明する。さらに、非接触結合の電圧伝達関数に現れる高周波ピークに起因する受信波形の歪みと、それを補償するための送信イコライザ２０の動作に関しても述べる。一例において、図４（Ａ）及び（Ｂ）に示されるように、結合素子２４及び３１の各々は、導電性ループ２４１又は３１１を有するインダクタとされ、互いの導電性ループが対向するように配置されてもよい。図４（Ａ）及び（Ｂ）では、結合素子２４及び３１の各々は、１巻きのコイルとみなすことができる。結合素子２４が送信信号（つまり、イコライズされた送信信号）によって駆動されると、結合素子２４に送信信号に応じて時間変動する電流が流れ、結合素子２４の周囲に時間変動する磁界が発生する。そして、この時間変動する磁界内に他方の結合素子３１が配置されることにより、送信信号を反映した誘導起電力が結合素子３１に発生する。これにより、送信回路２から受信回路３に差動モード信号が伝送される。図４（Ａ）及び（Ｂ）のような２つの導電性ループ２４１及び３１１の対向配置によって、結合素子２４を流れる電流によって生じる磁界（磁束）結合素子３１の導電性ループ３１１を効率良く貫くため、結合素子２４から結合素子３１への利得の向上に寄与することができる。
【００３１】
さらに、詳しく述べると、図４（Ａ）及び（Ｂ）の例では、導電性ループ２４１及び３１１の各々は、線対称な形状を有する。線対称な形状は、伝送品質の向上に寄与する。すなわち、線対称な形状を採用することで、送信信号の対称性を向上することができる。したがって、例えば、高いデータレートでの通信を行う場合でも、精度良くデータを伝送することができる。
【００３２】
図４（Ｂ）の例では、結合素子２４及び３１は、導電性ループに接続された固定ピン２４２及び３１２を含む。さらに結合素子３１は、フローティングピン３１３を有する。フローティングピン３１３は、電気的に浮いた導体であり、導電性ループ３１１にも接地電位にも接続されていない。
【００３３】
図５（Ａ）は、図４（Ａ）に示した結合素子２４から結合素子３１への利得（つまり、ポートＰ１からポートＰ２への伝達関数Ｓｄｄ２１）のシミュレーション結果を示している。また、図５（Ｂ）は、図４（Ａ）の結合素子２４にステップ電圧を供給したときの結合素子３１の出力（つまり、ステップ応答）のシミュレーション結果を示している。同様に、図６（Ａ）は図４（Ｂ）に示した結合素子対２４及び３１の伝達関数Ｓｄｄ２１のシミュレーション結果を示し、図６（Ｂ）は図４（Ｂ）に示した結合素子対２４及び３１のステップ応答のシミュレーション結果を示している。
【００３４】
図５（Ａ）及び図６（Ａ）から理解されるように、結合素子対２４及び３１の利得は、図１に示されているような滑らかなカーブではなく、高周波帯域においてピークを有する。図５（Ａ）の例では、４．９ＧＨｚ、７．２ＧＨｚ、及び９．７ＧＨｚ辺りにピークが現れている。図６（Ａ）の例では、４．７ＧＨｚ、７．８ＧＨｚ、及び９．３ＧＨｚ辺りにピークが現れている。これらの高周波ピークの影響によって受信波形に歪み（リンギング）が生じる。結合素子対２４及び３１の理想的なステップ応答はガウシアンパルス状の１つのパルスであるが、図５（Ｂ）及び６（Ｂ）のシミュレーション結果に示されたステップ応答波形は高周波ピークに起因するリンギング成分を含む。受信波形に現れるリンギング成分は、ジッタ又はＩＳＩの増大を招き、送信ビットレート（シンボルレート）の高速化を妨げる要因となる。
【００３５】
図７（Ａ）及び（Ｂ）は、磁気結合を含む非接触結合伝送路を介して受信された受信信号の波形歪みを概念的に説明するための図である。図７（Ａ）は、理想的な受信電圧波形ＶＲ＿ＩＤＥＡＬとこれに重畳される高周波リンギング成分を示している。ここでは、送信信号がＮＲＺ信号であり、送信信号のシンボルレート及びビットレートが同一である場合を考える。図７（Ａ）中のＴｂは、送信信号の１ビット時間を示している。１ビット時間Ｔｂは、送信ビットレートＲｂの逆数である。ＮＲＺ信号の立ち上がりエッジにおいて送信側の結合素子２４を流れる電流が増加すると、この電流の微分に比例した受信電圧ＶＲが受信回路３において得られる。受信回路３における理想的な受信電圧ＶＲ＿ＩＤＥＡＬは、ガウシアンパルス状の１つのパルスである。しかしながら、実際の受信電圧ＶＲ＿ＲＥＡＬは、高周波リンギング成分の重畳によって、図７（Ｂ）に示されるように歪んだ波形となる。
【００３６】
図７（Ａ）に示されたリンギング成分を送信イコライザ２０において補償するためには、例えば、２つの信号パス（可変遅延回路２１Ａ及び２１Ｂ）の間の相対時間遅延Ｔｄをリンギング成分の周波数Ｆの２倍の逆数（１／２Ｆ）、つまりリンギング成分の半周期、に設定すればよい。これにより、ジッタの増大に大きく影響するリンギング歪みを補償できる。なお、リンギング成分の周波数Ｆは、結合素子対２４及び３１の間の電圧伝達関数に現れるピーク周波数である。例えば、ピーク周波数が図５（Ａ）の例に示された４．９ＧＨｚ、７．２ＧＨｚ、及び９．７ＧＨｚである場合、これらの半周期は、約１０２ピコ秒、６９ピコ秒、及び５２ピコ秒である。なお、相対時間遅延Ｔｄは、ピーク周波数の半周期に厳密に一致していなくてもよい。従って、ピーク周波数は、４０〜１２０ピコ秒の間に設定されてもよく、より好ましくは５０〜１００ピコ秒の間に設定されてもよい。
【００３７】
送信回路２が、図５（Ａ）又は図６（Ａ）に示された利得を有する非接触結合伝送路を介して、ＮＲＺ符号又はバイフェーズ符号等によって伝送路符号化されたベースバンド信号を送信する場合、送信されるベースバンド信号のビットレート（シンボルレート）Ｒｂは、高周波ピークよりも低域側（例えば、２．５ＧＨｚ）に設定するとよい。この場合、送信イコライザ２０における相対時間遅延Ｔｄは、送信されるベースバンド信号の１シンボル時間Ｔｂの２分の１より短い時間とすればよい。
【００３８】
次に、図８（Ａ）〜図８（Ｄ）を参照して、本実施形態に係る送信イコライザ２０の動作の一例を説明する。図８（Ａ）は、図２に示した送信イコライザ２０の２つの信号パスが結合素子２４を駆動する駆動電流ＩＴ１及びＩＴ２を個別に示したものである。ここでは、電流ＩＴ１は可変遅延回路２１Ａを含む第１の信号パスの出力であり、電流ＩＴ２は可変遅延回路２１Ｂを含む第２の信号パスの出力であるとする。図８（Ａ）では、駆動電流ＩＴ２が、駆動電流ＩＴ１に比べて相対時間遅延Ｔｄだけ遅れている（つまり、Ｔ１＜Ｔ２）。これにより、加算器２３を介して送信側の結合素子２４に供給されるイコライズされた駆動電流ＩＴ＿ＥＱＵＡＬＩＺＥＤは、図８（Ｂ）に示すように変形される。つまり、図８（Ｂ）の駆動電流ＩＴ＿ＥＱＵＡＬＩＺＥＤは、図８（Ａ）の駆動電流ＩＴ１及びＩＴ２の和を示している。
【００３９】
図８（Ｃ）は、受信回路３において得られる受信信号を２つの成分に分解して示している。第１の受信成分ＶＲ１は、図８（Ａ）に示した送信イコライザ２０の第１の信号パスの駆動電流ＩＴ１に対応する。第２の受信成分ＶＲ２は、送信イコライザ２０の第２の信号パスの駆動電流ＩＴ２に対応する。なお、受信成分ＶＲ１及びＶＲ２の振幅差は、駆動電流ＩＴ１及びＩＴ２の振幅差を反映している。また、受信成分ＶＲ１及びＶＲ２の位相差は、駆動電流ＩＴ１及びＩＴ２の相対時間遅延Ｔｄを反映している。
【００４０】
受信回路３は、図８（Ｄ）に示された受信成分ＶＲ１及びＶＲ２の和信号ＶＲ＿ＥＱＵＡＬＩＺＥＤを受信する。図８（Ｃ）の２つの受信成分ＶＲ１及びＶＲ２は、結合素子対２４及び３１の非接触結合の利得に現れる高周波ピークに起因するリンギング歪みを含む。しかしながら、送信イコライザ２０において駆動電流ＩＴ１及びＩＴ２の相対時間遅延Ｔｄと振幅差を適切に調整することで、図８（Ｄ）に示されているように、リンギング歪みが補償された和信号ＶＲ＿ＥＱＵＡＬＩＺＥＤを得ることができる。
【００４１】
なお、送信イコライザ２０の複数の信号パス間の相対時間遅延Ｔｄは、例えば、図５（Ａ）及び図６（Ｂ）に示したような結合素子対２４及び３１の非接触結合の利得のシミュレーション結果、又は計測結果に基づいて決定されてもよい。また、相対時間遅延Ｔｄは、結合素子対２４及び３１の理論的なモデルから得られる利得ピークの近似式に基づいて決定されてもよい。結合素子２４及び３１がインダクタである場合、これらの非接触結合はトランスモデルによって近似的に表すことができる。すなわち、結合素子２４及び３１の非接触結合において利得ピークが出現する周波数Ｆは、結合素子２４及び３１の自己インダクタンスＬ、結合素子間の容量Ｃ、及び結合係数ｋに依存し、以下の（１）式により近似的に表すことができる。この場合、送信イコライザ２０における相対時間遅延Ｔｄは、例えば、（２）式に示すようにピーク周波数Ｆの２倍の逆数に設定されてもよい。
【数１】
2014053814.tif 000003
【数２】
2014053814.tif 000004
【００４２】
また、送信イコライザ２０における相対時間遅延Ｔｄは、受信回路３における受信信号品質の測定結果に基づいて決定されてもよい。受信信号品質は、例えば、ジッタ、ＢＥＲ（Bit Error Rate）、若しくはアイパターン、又はこれらの組み合わせとすればよい。送信回路２及び受信回路３は、相対時間遅延Ｔｄ及びタップ係数Ｃ１及びＣ２を含む送信イコライザ２０の設定値を決定するためのトレーニングを実行してもよい。また、送信回路２及び受信回路３は、受信回路３における受信信号品質を用いて送信イコライザ２０の設定を適応的に調整してもよい。
【００４３】
＜第２の実施形態＞
本実施形態では、第１の実施形態に係る送信イコライザ２０の変形例について説明する。図９は、本実施形態に係る無線通信システム４の構成例を示すブロック図である。図９の例では、送信回路４２は、送信イコライザ４２０及びメモリ４２５を有する。送信イコライザ４２０は、少なくとも１つの信号パスに配置された反転回路２６を有する。反転回路２６は、可変遅延回路２１Ｂに対して送信信号をそのまま供給するか、送信信号の極性を反転して供給することができるよう構成されている。反転回路２６の動作は、メモリ４２５から供給される制御信号（極性選択信号）に基づき決定される。送信イコライザ４２０は、少なくとも一部の信号パスにおいて送信信号の極性を反転できるため、より詳細なイコライジングが可能となり、より多くの種類の波形歪みを補償することができる。
【００４４】
次に、図１０（Ａ）〜図１０（Ｄ）を参照して、本実施形態に係る送信イコライザ４２０の動作の一例を説明する。図１０（Ａ）は、図９に示した送信イコライザ４２０の２つの信号パスの駆動電流ＩＴ１及びＩＴ２を個別に示したものである。ここでは、駆動電流ＩＴ１は可変遅延回路２１Ａを含む第１の信号パスの出力であり、駆動電流ＩＴ２は可変遅延回路２１Ｂを含む第２の信号パスの出力であるとする。図１０（Ａ）では、電流ＩＴ２が、電流ＩＴ１に比べて相対時間遅延Ｔｄだけ進んでいる（つまり、Ｔ２＜Ｔ１）。さらに、電流ＩＴ２は、反転回路２６によってその極性が反転されている。これにより、加算器２３を介して送信側の結合素子２４に供給されるイコライズされた駆動電流ＩＴ＿ＥＱＵＡＬＩＺＥＤは、図１０（Ｂ）に示すように変形される。
【００４５】
図１０（Ｃ）は、受信回路３において得られる受信信号を２つの成分に分解して示している。第１の受信成分ＶＲ１は、図１０（Ａ）に示した送信イコライザ４２０の第１の信号パスの駆動電流ＩＴ１に対応する。第２の受信成分ＶＲ２は、送信イコライザ４２０の第２の信号パスの駆動電流ＩＴ２に対応する。なお、受信成分ＶＲ２の極性は、反転回路２６による極性反転操作を反映している。
【００４６】
受信回路３は、図１０（Ｄ）に示された受信成分ＶＲ１及びＶＲ２の和信号ＶＲ＿ＥＱＵＡＬＩＺＥＤを受信する。図１０（Ｃ）の２つの受信成分ＶＲ１及びＶＲ２は、結合素子対２４及び３１の非接触結合の利得に現れる高周波ピークに起因するリンギング歪みを含む。しかしながら、送信イコライザ４２０において駆動電流ＩＴ１及びＩＴ２の相対時間遅延Ｔｄ、振幅差、及び極性を適切に調整することで、図１０（Ｄ）に示されているように、リンギング歪みが補償された和信号ＶＲ＿ＥＱＵＡＬＩＺＥＤを得ることができる。
【００４７】
なお、反転回路２６の配置は、遅延回路２１Ｂと増幅器２２Ｂの間でもよいし、増幅器２２Ｂの後でもよい。さらに、本実施形態で述べた反転回路２６による極性反転操作は、増幅器（係数乗算器）２２Ｂにおいて負のタップ係数を送信信号に乗算することと同義である。したがって、極性反転の機能は、増幅器２２Ｂにおいて実現されてもよい。
【００４８】
＜第３の実施形態＞
本実施形態では、第１の実施形態に係る送信イコライザ２０の変形例について説明する。図１１は、本実施形態に係る無線通信システム５の構成例を示すブロック図である。図１１の例では、送信回路５２は、送信イコライザ５２０及びメモリ５２５を有する。送信イコライザ５２０は、送信信号に対して互いに異なる時間遅延を与えることが可能な３つの信号パスを含む。すなわち、送信イコライザ５２０は、図２に示した２つの信号パスに加えて、可変遅延回路２１Ｃおよび増幅器（係数乗算器）２２Ｃを含む第３の信号パスを有する。３つの信号パスの出力は加算器２３において加算された後にイコライズされた送信信号として結合素子２４に供給される。メモリ５２５は、時間遅延Ｔ１、Ｔ２及びＴ３、並びにタップ係数Ｃ１、Ｃ２及びＣ３を設定するための制御信号（例えば、設定値）を可変遅延回路２１、２１Ｂ及び２１Ｃ、並びに増幅器２２Ａ、２２Ｂ及び２２Ｃに供給する。
【００４９】
結合素子対２４及び３１の非接触結合の利得特性によっては、位相の異なる２つの信号を合成するのみでは受信波形の歪みを十分に補償できない可能性がある。送信イコライザ５２０は、位相の異なる３つの信号を合成可能であるため、受信波形の歪み補償をより効果的に行うことができる。特に、図５（Ａ）及び図６（Ａ）に示したように、結合素子対２４及び３１の非接触結合の利得特性に複数の高周波ピークが現れる場合がある。本実施形態によれば、複数の高周波ピークに起因する周波数の異なる複数のリンギング歪みを効果的に補償することができる。
【００５０】
例えば、可変遅延回路２１Ａ及び２１Ｂの間の相対時間遅延Ｔｄ２（Ｔｄ２＝｜Ｔ２−Ｔ１｜）を第１のピーク周波数の２倍の逆数に設定し、可変遅延回路２１Ａ及び２１Ｃの間の相対時間遅延Ｔｄ３（Ｔｄ３＝｜Ｔ３−Ｔ１｜）を第２のピーク周波数の２倍の逆数に設定してよい。これにより、２つの高周波ピークに起因する周波数の異なる２つのリンギング歪みを容易に補償することができる。なお、この場合、相対時間遅延Ｔｄは、相対時間遅延Ｔｄ３との間で倍数関係を持たなくてもよい。言い換えると、送信イコライザ５２０は、３つの可変遅延回路２１Ａ、２１Ｂ、及び２１Ｃによる送信信号のサンプリング時間間隔を不等間隔に設定することができる。有線伝送用のＦＩＲフィルタ型のイコライザでは、同じ時間間隔で送信信号をサンプリングすることが一般的であるが、このような構成では図５（Ａ）及び図６（Ａ）に示されるような周波数の倍数関係を持たない複数のピークに起因する歪みを十分に補償することが難しい。これに対して、送信イコライザ５２０は、３つ以上の可変遅延回路２１において送信信号を不等間隔でサンプリングできるため、周波数の倍数関係を持たない複数のピークに起因する歪みを保証できる。
【００５１】
なお、第１の実施形態で述べたと同様に、送信イコライザ５２０は、複数の信号パスのうち一部において送信信号に与える時間遅延を変更できるよう構成されてもよく、他の信号パスにおける時間遅延は固定遅延回路により与えられてもよい。また、複数の信号パスのうち１つは、明確な遅延回路を有しておらず、送信信号にゼロ時間遅延を与えてもよい。
【００５２】
また、本実施形態に係る送信イコライザ５２０は、４つ以上の信号パスを含む構成に変形されてもよい。また、送信イコライザ５２０は、少なくとも１つの信号パスに第２の実施形態で述べた反転回路２６を有してもよい。
【００５３】
＜第４の実施形態＞
本実施形態では、第１〜第３の実施形態に係る無線通信システムの具体例について説明する。図１２は、本実施形態に係る無線通信システム６の構成例を示すブロック図である。図２、９及び１１と図１２の比較から明らかであるように、図１２に示された受信回路６３は、ヒステリシスバッファ６３０を含む。ヒステリシスバッファ６３０は、結合素子３１による受信信号ＶＲ＿ＥＱＵＡＬＩＺＥＤを符号判定（ビット判定）のための閾値ＶＴＨと比較し、その比較結果を出力する。ヒステリシスバッファ６３０の出力は、復元された受信データ（RX SIGNAL1）を示す。
【００５４】
図１２に示された送信回路６２は、送信イコライザ６２０及びメモリ６２５を有する。送信イコライザ６２０の構成及び動作は、第１〜第３の実施形態に示された送信イコライザ２０、４２０、又は５２０と同様とすればよい。メモリ６２５の構成及び動作は、第１〜第３の実施形態に示されたメモリ２５、４２５、又は５２５と同様とすればよい。
【００５５】
続いて以下では、受信回路としてヒステリシスバッファ６３０が用いられる本実施形態に係るシステムにおいて、第１〜第３の実施形態で述べた送信イコライジングを行うことの効果について説明する。既に述べたように、送信イコライジングが行われない場合には、結合素子３１による受信信号ＶＲ＿ＵＮＥＱＵＡＬＩＺＥＤにリンギング歪が生じる。図１３（Ａ）に示されるように、受信信号ＶＲ＿ＵＮＥＱＵＡＬＩＺＥＤの立ち上がりエッジに生じたリンギング歪みが符号間干渉を起こすと、受信信号ＶＲ＿ＵＮＥＱＵＡＬＩＺＥＤの立ち上がりエッジがヒステリシスバッファ６３０の閾値ＶＴＨを横切るタイミングがデータパターンに依存するようになり、データ依存ジッタが増大する。
【００５６】
これに対して、本実施形態に係る送信イコライザ６２０は、例えば図１０を用いて説明した送信イコライジングに基づいて送信信号の波形を整形することができる。これにより、送信イコライザ６２０は、図１３（Ｂ）に示されるように、閾値ＶＴＨを横切る立ち上がりエッジに生じるリンギング歪みを補償でき、符号間干渉を抑制できる。符号間干渉が抑制されることで、受信信号ＶＲ＿ＥＱＵＡＬＩＺＥＤの立ち上がりエッジが閾値ＶＴＨを横切るタイミングが揃うため、データ依存ジッタが抑制される。
【００５７】
＜第５の実施形態＞
本実施形態では、第１〜第４の実施形態に係る無線通信システムの変形例について説明する。図１４は、本実施形態に係る無線通信システム７の構成例を示すブロック図である。送信回路７２は、送信イコライザ７２０及びメモリ７２５を有する。さらに、無線通信システム７は、受信回路７３における受信品質の測定結果（例えば、ジッタ測定結果）に基づいて、送信イコライザ７２０の時間遅延およびタップ係数に関する設定値を決定し、これらの設定値を送信イコライザ７２０に適用する制御機構を有する。図１４の例では、当該制御機構は、受信回路７３に配置されたジッタ測定回路７３１および制御回路７３２を含む。
【００５８】
ジッタ測定回路７３１は、受信回路３のヒステリシスバッファ７３０によって得られた受信データ（RX SIGNAL1）のジッタを測定し、測定結果を制御回路７３２に供給する。制御回路７３２は、ジッタ測定結果に基づいて送信イコライザ７２０の設定値を生成し、これを送信イコライザ７２０に供給する。さらに、制御回路７３２は、ジッタ測定結果に基づいてヒステリシスバッファ７３０に適用される符号判定（ビット判定）のための閾値を決定してもよい。制御回路７３２は、閾値設定のための制御信号をヒステリシスバッファ７３０に供給すればよい。
【００５９】
図１４の例では、イコライザ設定値を受信回路７３から送信回路７２にフィードバックするために、結合素子対２７及び３２による第２の非接触結合伝送路を使用する。つまり、第２の送信回路７４は、イコライザ設定値を受信し、結合素子対２７及び３２による非接触結合を介してイコライザ設定値を第２の受信回路７５に送信する。第２の受信回路７５は、イコライザ設定値をメモリ７２５に格納する。ここで、第２の非接触結合伝送路は、結合素子対２４及び３１による第１の非接触結合伝送路と比較して安定してデータ伝送を行うよう設計されてもよい。例えば、第２の非接触結合伝送路は、結合素子２７及び３２のサイズを大きくすることで、第１の非接触結合伝送路に比べて長い通信可能距離を有してもよい。また、例えば、第２の非接触結合伝送路における通信速度（ビットレート）は、第１の非接触結合伝送路における通信速度に比べて低く設定されてもよい。
【００６０】
なお、受信回路７３から送信回路７２へのイコライザ設定値のフィードバックは、任意の経路で行われてもよい。例えば図１６に示すように、無線通信システム７は、１つの結合素子対２４及び３１を介して双方向通信を行なってもよい。また、受信回路７３から送信回路７２へのイコライザ設定値のフィードバックは、ケーブルを介した有線伝送によって行われてもよい。この場合、送信イコライザ７２０の設定値を決めるためのトレーニングシーケンスを実行する際に送信回路７４と受信回路７５の間にケールブルを接続し、トレーニングシーケンスが完了した後にケーブルを取り外すようにしてもよい。
【００６１】
続いて以下では、送信イコライザ７２０の設定値およびヒステリシスバッファ７３０の閾値を決定するためのトレーニングシーケンスの具体例について説明する。図１５は、トレーニングシーケンスの一例を示すフローチャートである。ステップＳ１１では、送信イコライザ７２０は、イコライズを停止するよう設定される。そして、制御回路７３２は、ヒステリシスバッファ７３０の複数の閾値それぞれについてジッタを測定する。送信イコライザ７２０のイコライズ停止は、送信イコライザ７２０の１つの信号パスのみタップ係数を１に設定し、他の全ての信号パスのタップ係数をゼロに設定することで行えばよい。ステップＳ１１において、制御回路７３２は、ヒステリシスバッファ７３０の閾値とジッタ量の関係を取得する。イコライズを停止した時のヒステリシスバッファ７３０の閾値とジッタ量の関係は、"レファレンス"として使用される。
【００６２】
ステップＳ１２では、送信イコライザ７２０の設定を変更しながら、ヒステリシスバッファ７３０の複数の閾値のそれぞれについてジッタが測定される。これにより、制御回路７３２は、イコライザ設定、ヒステリシスバッファ７３０の閾値設定、及びジッタ量の関係を取得する。ここで、イコライザ設定とは、相対時間遅延Ｔｄ（又は各信号パスで与える時間遅延）及びタップ係数を含む。つまり、ステップＳ１２では、イコライザ設定の全ての候補値およびヒステリシスバッファ７３０の閾値の全ての候補値を用いて、総当りのトレーニングを行なってもよい。
【００６３】
ステップＳ１３では、制御回路７３２は、ジッタが抑制されるように、ヒステリシスバッファ７３０及び送信イコライザ７２０に適用するべき設定値（閾値、イコライザ設定値）を決定する。例えば、制御回路７３２は、ヒステリシスバッファ７３０のある閾値範囲（例えば、１０ｍＶ以上２０ｍＶ以下）でのレファレンスに比べたジッタ低減量の総和を、イコライザ設定の候補値それぞれについて求める。そして、制御回路７３２は、ジッタ低減量の総和が最も大きいイコライザ設定の候補値を送信イコライザ７２０に適用するべき設定値として決定すればよい。また、制御回路７２３は、ジッタが最小になる閾値、又はジッタが所定値以下（例えば５０ピコ秒以下）となる閾値の中央値を、ヒステリシスバッファ７３０に適用するべき設定値としてもよい。
【００６４】
トレーニングシーケンスが完了した後に、無線通信システム７は、送信回路７２と受信回路７３の間で任意のデータ送受信を行う通常動作に遷移すればよい。具体的には、トレーニングシーケンスを実行した後の通常動作において、第２の送信回路７４と第２の受信回路７５は任意のデータ、すなわち第２の送信データ信号（TX SIGNAL2）及び第２の受信データ信号（RX SIGNAL2）を送受信する。この際に、入力選択回路７６は第２の送信データ信号（TX SIGNAL2）を第２の送信回路７４に入力するように切り替えられ、出力選択回路７７は第２の受信回路７５からの第２の受信データ信号（RX SIGNAL2）を外部に出力するように切り替えられる。通常動作中において、受信回路７３は、ヒステリシスバッファ７３０の閾値制御を行なってもよい。例えば、制御回路７３２は、送信回路７２から受信した受信信号の振幅低下、ジッタ増大、又はビットエラーレートの増加に応答して、ヒステリシスバッファ７３０におけるビット判定のための閾値を低下させてもよい。
【００６５】
結合素子対２４及び３１の配置ずれ、又は使用環境条件に応じて、結合素子対２４及び３１の非接触結合の利得特性が変化することが考えられる。また、複数の利得ピーク及びその他の利得特性が受信品質に歪みをもたらすため、利得ピークの周波数のみに応じて相対時間遅延Ｔｄを決定したのでは、必ずしも受信品質を最適化できるとは限らない。本実施形態は、受信回路７３での受信品質の測定結果を利用して送信イコライザ７２０を設定するため、受信回路７３での受信品質を最適化するよう送信イコライザ７２０を設定することができる。
【００６６】
なお、本実施形態で述べた制御回路７３２の機能の一部又は全ては、送信回路７２に配置されてもよい。この場合、ジッタ測定結果を示すデータを受信回路７３から送信回路７２にフィードバックすればよい。
【００６７】
また、送信イコライザ７２０及びヒステリシスバッファ７３０の設定は、ジッタ以外の受信品質の測定結果に基づいて行われてもよい。例えば、受信回路７３は、ジッタ又はＩＳＩの影響を受ける受信品質（例えば、ビットエラーレート）を測定してもよい。
【００６８】
本実施形態で述べた制御回路７３２の機能は、ＡＳＩＣ（Application Specific Integrated Circuit）を含む半導体処理装置を用いて実現されてもよい。また、これらの処理は、少なくとも１つのプロセッサ（e.g. マイクロプロセッサ、ＭＰＵ、ＤＳＰ（Digital Signal Processor））を含むコンピュータシステムにプログラムを実行させることによって実現されてもよい。具体的には、フローチャート等を用いて説明された送信イコライザ７２０及びヒステリシスバッファ７３０の設定に関するアルゴリズムをコンピュータシステムに行わせるための命令群を含む１又は複数のプログラムを作成し、当該プログラムをコンピュータに供給すればよい。
【００６９】
これらのプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００７０】
＜第６の実施形態＞
第１〜第５の実施形態では、シングルエンド信号を伝送する回路構成を用いて説明した。しかしながら、第１〜第５の実施形態に示された無線通信システム１、４、５、６、及び７は、差動モード信号を伝送するよう構成されてもよい。例えば、第１の実施形態に関する図２の構成例において、遅延回路２１Ａ及び２１Ｂ、増幅器２２Ａ及び２２Ｂ、送信回路２と結合素子２４の間の信号線、並びに受信回路３と結合素子３１の間の信号線を差動入出力とすればよい。メモリ２５が送信イコライザ２０に供給する制御信号は、高速データではないため、シングルエンド信号でもよい。
【００７１】
図１７は、差動モード信号を伝送するよう変形された無線通信システム８の構成例を示すブロック図である。無線通信システム８は、送信回路８２及び受信回路８３を含む。送信回路８２は、送信イコライザ８２０を含む。図１７の例では、送信信号（TX SIGNAL）は、差動バッファ８２６を介して送信イコライザ８２０に供給される。図１７に示された送信イコライザ８２０は、可変遅延回路８２１Ａ、可変利得差動増幅器８２２Ａ及び８２２Ｂ、加算器８２３Ａ及び８２３Ｂ、並びにバッファ８２７を含む。可変遅延回路８２１Ａは、図２に示したシングルエンド構成における可変遅延回路２１Ａに対応する。図１７の構成例では、可変遅延回路２１Ｂに対応する可変遅延回路は省略されている。可変利得差動増幅器８２２Ａ及び８２２Ｂは、図２に示したシングルエンド構成における増幅器２２Ａ及び２２Ｂに対応する。加算器８２３Ａ及び８２３Ｂは、図２に示したシングルエンド構成における加算器２３に対応する。
【００７２】
可変遅延回路８２１Ａは、例えば、複数の遅延セル８２１０を含む。各遅延セル８２１０は、例えば図１８に示すように、差動増幅器およびその出力に接続された可変キャパシタを用いて構成されてもよい。また、可変利得差動増幅器８２２Ａ及び８２２Ｂは、例えば図１９に示すように、カスコードＣＭＬ（Current Mode Logic）を用いて構成されてもよい。
【００７３】
図１７の例では、結合素子３１と受信回路８３の間は、ＡＣカップリングキャパシタＣＣ１及びＣＣ２を介して接続されている。結合素子３１と受信回路８３の間の信号線対に接続された抵抗ＴＲ１及びＴＲ２は、インピーダンス整合のための並列終端回路を構成する。図１７に示された受信回路８３は、ヒステリシスバッファ８３０、並びに差動バッファ８３１及び８３２を含む。ヒステリシスバッファ８３０は、例えば図２０に示すように、差動増幅段８３０１と、差動増幅段８３０１の出力に接続された可変ヒステリシス段８３０２を含んでもよい。ヒステリシスバッファ８３０は、結合素子３１によって受信されるパルス信号をＮＲＺ信号に変換する。
【００７４】
＜その他の実施形態＞
上述した第１〜第６の実施形態は、適宜組み合わせて実施されてもよい。
【００７５】
さらに、上述した実施形態は本件発明者により得られた技術思想の適用に関する例に過ぎない。すなわち、当該技術思想は、上述した実施形態のみに限定されるものではなく、種々の変更が可能であることは勿論である。
【符号の説明】
【００７６】
１、４、５、６、７、８  無線通信システム
２、４２、５２、６２、７２、８２  送信回路（ＴＸ）
３、６３、７３、８３  受信回路（ＲＸ）
２０、４２０、５２０、６２０、７２０、８３０  送信イコライザ
２１、２１Ａ、２１Ｂ、２１Ｃ、８２１Ａ  可変遅延回路
２２Ａ、２２Ｂ、２２Ｃ  増幅器（係数乗算器）
２３、８２３Ａ、８２３Ｂ  加算器
２４  結合素子
２５、４２５、５２５、６２５、７２５  メモリ
２６  反転回路
２７  結合素子
３１  結合素子
３２  結合素子
７４  送信回路
７５  受信回路
７６  入力選択回路
７７  出力選択回路
２１１  増幅器
２１２  可変容量回路
２１３  増幅器
２４１  導電性ループ
２４２  固定ピン
３１１  導電性ループ
３１２  固定ピン
３１３  フローティングピン
７３０、８３０  ヒステリシスバッファ
７３１  ジッタ測定回路
７３２  制御回路
８２２Ａ、８２２Ｂ  可変利得差動増幅器（係数乗算器）
【図１】
2014053814.tif 000005
【図２】
2014053814.tif 000006
【図３】
2014053814.tif 000007
【図４】
2014053814.tif 000008
【図５】
2014053814.tif 000009
【図６】
2014053814.tif 000010
【図７】
2014053814.tif 000011
【図８】
2014053814.tif 000012
【図９】
2014053814.tif 000013
【図１０】
2014053814.tif 000014
【図１１】
2014053814.tif 000015
【図１２】
2014053814.tif 000016
【図１３】
2014053814.tif 000017
【図１４】
2014053814.tif 000018
【図１５】
2014053814.tif 000019
【図１６】
2014053814.tif 000020
【図１７】
2014053814.tif 000021
【図１８】
2014053814.tif 000022
【図１９】
2014053814.tif 000023
【図２０】
2014053814.tif 000024