(57)【要約】【課題】この発明は、低電圧でも放電でき、かつオゾンによる劣化を防ぎ耐性が高い放電素子およびその製造方法を提供することを目的とする。【解決手段】本発明の放電素子は、内部に有する第１のシリコン酸化物層が素子外部に露出する部分および外部電極を除き、素子全体が第２のシリコン酸化物で覆われる。よって、放電素子のうち外部に面し、かつ電界の強い部分は、第１のシリコン酸化物層が放電素子の外表面に露出する部分である。よって、放電は、放電素子の外表面のうち第１のシリコン酸化物層が外部に露出した部分から行われる。第１のシリコン酸化物層と接する各シリコン層は、絶縁性を有する第２のシリコン酸化物で覆われるため、大気に触れず、その結果、各シリコン層から直接放電されることは無い。【選択図】  図１
2014185046.tif 000002
【特許請求の範囲】
【請求項１】
第１のシリコン酸化物層がシリコン層で挟まれたＳＯＩ基板を有し、
前記各シリコン層は、第２のシリコン酸化物で覆われており、
前記各シリコン層と電気的に接続される外部電極が、前記ＳＯＩ基板の表面および裏面に形成された
ことを特徴とする放電素子。
【請求項２】
前記シリコン層は放電電極である、請求項１に記載の放電素子。
【請求項３】
第１のシリコン酸化物層がシリコン層で挟まれたＳＯＩ基板を用意する工程と、
前記ＳＯＩ基板のシリコン層の表層を酸化させて第２のシリコン酸化物に変化させる工程と、
前記シリコン層に電気的に接続される外部電極を前記ＳＯＩ基板の表面および裏面に形成する工程と、
からなる放電素子の製造方法。
【請求項４】
請求項３に記載の放電素子の製造方法であって、
前記ＳＯＩ基板を用意する工程の後に、前記ＳＯＩ基板の一部を開口して前記第１のシリコン酸化物層を露出させる工程を行う
ことを特徴とする放電素子の製造方法。
【請求項５】
請求項４に記載の放電素子の製造方法であって、
前記第１のシリコン酸化物層を露出させる工程は、前記ＳＯＩ基板の両方の面において一部を開口する
ことを特徴とする放電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体を用いた放電素子およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、放電を行うことにより、除菌、殺菌または消臭のためにオゾンを発生させるオゾン発生器が知られている。放電を行うための方式としていくつかあり、例えば、誘電体で電極の一方の面を覆い、覆った面を向い合せ、２つの面の放電空隙部に放電させる誘電体バリア放電方式がある（特許文献１）。他にも、放電電極と接地電極の間に誘電体（例えばセラミック）を設け、放電電極から放電させる沿面放電方式がある（特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３２０６３７号公報
【特許文献２】特開平１０−２０３８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示す誘電体バリア放電方式において、無声放電プラズマを発生させるために必要な電圧は、放電空隙部の長さ（例えば１ｍｍ程度）に依存する。放電空隙部は、低電圧化を図る場合、狭められなければならない。しかし、放電空隙部を狭めると、オゾンの原料ガスと放電空間とが接する体積が減り、オゾンが発生しにくくなる。よって、誘電体バリア放電方式では、放電空隙部を狭めることができず、結果として、低電圧化が困難である。
【０００５】
また、特許文献２に示す沿面放電方式においても、低電圧化を図る場合、放電電極と接地電極間のセラミックを薄くする必要がある。しかし、セラミックは、薄くなるにつれ絶縁性が低下し、その結果、放電電極と接地電極を導通させてしまい、放電が発生しなくなる。よって、沿面放電方式も、厚みが数ミリ程度のセラミックが必要となるため、低電圧化が困難である。さらに、沿面放電方式において、オゾンは放電電極付近で発生するため、当該放電電極を酸化させてしまう。その結果、放電電極は、酸化により経年劣化が早くなる。
【０００６】
そこで、この発明は、従来の方式よりも低電圧で放電でき、かつ発生させたオゾンによる電極の劣化を防ぐ放電素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の放電素子は、第１のシリコン酸化物層がシリコン層で挟まれたＳＯＩ基板を有し、各シリコン層は、第２のシリコン酸化物で覆われ、前記各シリコン層と電気的に接続される外部電極が、前記ＳＯＩ基板の表面および裏面に形成されたことを特徴とする。
【０００８】
本発明の放電素子は、ＳＯＩ基板からなる。すなわち、各シリコン層は、絶縁体の第１のシリコン酸化物層を間に挟んで重ねられる構成となる。外部電極は、ＳＯＩ基板の表面および裏面に設けられることより、各シリコン層のうち第１のシリコン酸化物層と接する面と対向する面にそれぞれ設けられる。各シリコン層は、放電電極として作用し、外部電極を通じて極性の異なる電圧がそれぞれ印加されると、誘電性を有する第１のシリコン酸化物層を中心にして電界を発生させる。
【０００９】
本発明の放電素子は、内部に有する第１のシリコン酸化物層が素子外部に露出する部分および外部電極を除き、素子全体が第２のシリコン酸化物で覆われる。よって、放電素子のうち外部に面し、かつ電界の強い部分は、第１のシリコン酸化物層が放電素子の外表面に露出する部分である。よって、放電は、放電素子の外表面のうち第１のシリコン酸化物層が外部に露出した部分から行われる。第１のシリコン酸化物層と接する各シリコン層は、絶縁性を有する第２のシリコン酸化物で覆われるため、大気に触れず、その結果、各シリコン層から直接放電されることは無い。
【００１０】
放電電極として作用するシリコン層間の距離は、第１のシリコン酸化物層の厚さである。ＳＯＩ基板の第１のシリコン酸化物層は、例えば、１０μｍ程であるため、放電させるために必要な電圧は、低くて（例えば、２ｋＶ）済む。また、第１のシリコン酸化物は、セラミックよりも絶縁性が高く、第１のシリコン酸化物層を薄くしてもシリコン層が導通してしまうこともない。よって、本願発明の放電素子は、従来の放電方式よりも低電圧化を図ることができる。
【００１１】
また、外部電極は、放電位置と異なる位置に設けられるため、放電に伴うオゾン発生によって劣化することもない。よって本発明の放電素子は、沿面放電方式よりも耐性を高くすることができる。
【００１２】
また、本発明の放電素子の製造方法は、第１のシリコン酸化物層をシリコン層で挟むＳＯＩ基板を用意する工程と、前記ＳＯＩ基板のシリコン層の表層を酸化させて第２のシリコン酸化物に変化させる工程と、前記シリコン層に電気的に接続される外部電極を前記ＳＯＩ基板の表面および裏面に形成する工程と、からなる。
【００１３】
例えば、熱酸化処理によって、ＳＯＩ基板のシリコン層の表層を酸化させると、シリコン酸化膜（第２のシリコン酸化物）で覆われたシリコン層が形成される。その後、ＳＯＩ基板の表面および裏面に外部電極が形成されると、本発明の放電素子が製造される。
【００１４】
本製造方法は、半導体プロセスに適したＳＯＩ基板を用いるため、微細加工が可能であり、その結果、小型の放電素子を製造することができる。
【００１５】
また、本発明の放電素子の製造方法は、前記ＳＯＩ基板を用意する工程の後に、前記ＳＯＩ基板の一部を開口して前記第１のシリコン酸化物層を露出する工程を設けてもよい。
【００１６】
開口部分は、シリコン層と第１のシリコン酸化物層に囲まれるため、放電空間となる。よって、本製造方法は、開口部の数や形状を変えることにより、様々な形状の放電素子を製造することができる。
【００１７】
さらに、本発明の放電素子の製造方法の前記第１のシリコン酸化物層を露出させる工程は、前記ＳＯＩ基板の両方の面において一部を開口してもよい。
【発明の効果】
【００１８】
この発明によれば、放電素子は、従来の放電方式よりも、低電圧で放電でき、かつ発生させたオゾンによる電極の劣化を防ぐことができる。
【図面の簡単な説明】
【００１９】
【図１】オゾン発生素子を示す図である。
【図２】オゾン発生素子の製造工程を示す図である。
【図３】オゾン発生素子およびその製造方法示す図である。
【図４】オゾン発生素子およびその製造方法示す図である。
【発明を実施するための形態】
【００２０】
図１を参照して、本発明の実施形態に係るオゾン発生素子を説明する。
図１（Ａ）および図１（Ｂ）は、放電によりオゾンを発生させるオゾン発生素子１を示す図である。図１（Ａ）は、オゾン発生素子１の側面図である。図１（Ｂ）は、オゾン発生素子１の上面図である。図１（Ａ）において、紙面上側をオゾン発生素子１の上面側とし、紙面下側をオゾン発生素子１の下面側とする。図１（Ｃ）は、オゾン発生素子１の側面から見たＡ―Ａ断面図である。
【００２１】
オゾン発生素子１は、図１（Ａ）および図１（Ｂ）に示すように、高さ方向に短い略直方体形状である。オゾン発生素子１は、図１（Ａ）および図１（Ｃ）に示すように、上面側および下面側に設けられた２つの外部電極２および内部に有する二酸化ケイ素層５が露出する部分を除いて、全体が絶縁性のシリコン酸化膜３で覆われている。
【００２２】
２つの外部電極２は、図１（Ｂ）に示すように、オゾン発生素子１の上面または下面の中央に配置され、導電体（例えばシリコン層４と接する下地がＴｉで、下地の上にＡｕ）からなる。
【００２３】
オゾン発生素子１は、図１（Ｃ）に示すように、素子内部に２つのシリコン層４および二酸化ケイ素層５を有する。
【００２４】
２つのシリコン層４および二酸化ケイ素層５は、シリコン層、絶縁性の二酸化ケイ素層、シリコン層と順に積層されたＳＯＩ（；Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板（図２（Ａ）を参照。）から切り出されて形成されてなる。すなわち、２つのシリコン層４は、図１（Ｃ）に示すように、互いに向かい合うように重ねられ、二酸化ケイ素層５を挟んでいる。なお、二酸化ケイ素層５はシリコン酸化物であればよく、二酸化ケイ素に限られない。
【００２５】
二酸化ケイ素層５の外周部分は、図１（Ａ）および図１（Ｃ）に示すように、オゾン発生素子１の側面に露出している。
【００２６】
２つのシリコン層４は、図１（Ｃ）に示すように、二酸化ケイ素層５と接する面と対向する面でそれぞれ外部電極２と接している。
【００２７】
２つのシリコン層４および二酸化ケイ素層５を形成するために用いたＳＯＩ基板のシリコン層の電気抵抗率は、例えば、０．１Ω・ｃｍであり、低い。よって、各外部電極２に印加された電圧は、それぞれシリコン層４に伝えられる。
【００２８】
２つのシリコン層４は、それぞれ外部電極２と接する部分を除き、二酸化ケイ素層５とシリコン酸化膜３に覆われているため、互いに導通することは無い。
【００２９】
ここで、２つの外部電極２は、図１（Ｃ）に示すように、交流電源（例えば、５０ｋＨｚで±２ｋＶ）に接続されると、互いに極性が異なる電圧がそれぞれ印加される。そして、それぞれ印加された電圧は、各外部電極２に接するシリコン層４にそれぞれ印加される。すると、シリコン層４に印加された電圧は、二酸化ケイ素層５が誘電性を有するため、シリコン層４が互いに向かい合う面（二酸化ケイ素層５）を中心にして、電界を発生させる。しかし、各シリコン層４は、シリコン酸化膜３や二酸化ケイ素層５に覆われ、オゾン発生素子１の外部に露出せず大気に触れないため、シリコン層４から直接放電が発生することはない。
【００３０】
オゾン発生素子１の外表面のうち電界が強い場所は、二酸化ケイ素層５が素子外部に露出する部分となる。よって、放電は、オゾン発生素子１のうち二酸化ケイ素層５が外部に露出する部分を中心に発生する。そして、オゾンは、放電により大気中の酸素が化学変化されて生成されるため、当該二酸化ケイ素層５が外部に露出している部分を中心に発生する。
【００３１】
以上のように、オゾン発生素子１は、放電することにより、オゾンを発生させる。
【００３２】
本実施形態において、２つのシリコン層４および二酸化ケイ素層５を切り出したＳＯＩ基板は、そのシリコン層の厚さが１５０μｍであり、二酸化ケイ素層は、１５μｍの厚さである。
【００３３】
オゾン発生素子１の各シリコン層４の間隔（すなわち、二酸化ケイ素層５の厚さ）は、従来の誘電体バリア放電方式の放電空隙部の長さ（１ｍｍ程度）よりも短い。よって、オゾン発生素子１は、放電に必要な電圧を誘電体バリア放電方式よりも低く（例えば２ｋＶ程度）することができる。
【００３４】
また、オゾン発生素子１は、二酸化ケイ素層５が素子外部に露出する部分で放電し、オゾンを発生させる。そして、外部電極２は、図１（Ｃ）に示すように、二酸化ケイ素層５が素子外部に露出している位置から最も離れた位置に設けられるため、オゾン発生素子１は、外部電極２のオゾンによる劣化（酸化）を防ぐことができる。さらに、オゾンが発生する二酸化ケイ素層５の露出部分およびそれに近接するシリコン酸化膜３は、化学的に安定しているため、オゾンにより劣化することもない。よって、オゾン発生素子１は、従来の沿面放電方式よりも高い耐性となる。
【００３５】
なお、本実施形態において、オゾン発生素子１は、３層のＳＯＩ基板を基にして形成されてなるが、３層に限らず、二酸化ケイ素層を間に挟んでいれば５層でもよい。また、各シリコン層４および二酸化ケイ素層５は、上述の厚みに限られない。オゾン発生素子１は、二酸化ケイ素層５を薄くすることにより、さらに低電圧化が図れる。また、２つの外部電極２は、オゾン発生素子１の上面および下面の中央に設けられているが、中央に限らず各面のどこに配置されてもよい。
【００３６】
次に、本実施形態のオゾン発生素子の製造方法について図２を参照して説明する。図１に示すオゾン発生素子１は、以下の工程により製造される。
【００３７】
図２は、ＳＯＩ基板および製造されるオゾン発生素子１の断面を側面から見た図である。まず、図２（Ａ）に示すように、導電性の高い（例えば、電気抵抗率が０．１Ω・ｃｍ）シリコン層を有するＳＯＩ基板が用意される。そして、図２（Ｂ）に示すように、ＳＯＩ基板は、例えば、サンドブラスト加工によって切断され、複数の個片に分割される。ただし、個片化する処理は、本発明の必須の工程ではない。
【００３８】
次に、個片化された素子は、熱酸化処理（例えば１，０００度で酸素酸化）される。すると、図２（Ｃ）に示すように、各シリコン層の表面が酸化され、シリコン酸化膜３が形成される。シリコン酸化膜３の厚みは、例えば４μｍ程度となるように熱酸化処理の温度および時間が設定される。
【００３９】
最後に、図２（Ｄ）に示すように、個片の上面および下面に、それぞれ内部のシリコン層４と電気的に接続されるように外部電極２が形成される。外部電極２は、シリコン酸化膜３の一部がエッチングで除去された後、除去された部分でスパッタリングによりＴｉが形成され、その上にＡｕがメッキされて形成される。
【００４０】
このようにして、製造されたオゾン発生素子１は、図１（Ｃ）に示すように、外部電極に交流電源が接続されると、放電し、オゾンを発生させる。
【００４１】
本製造方法は、各層の厚さ、導電性、または絶縁性においてばらつきの少ないＳＯＩ基板を用意すれば、高い歩留まりでオゾン発生素子１を製造することができる。
【００４２】
また、図２（Ａ）〜図２（Ｄ）に示す製造方法により、各オゾン発生素子１は、並んだ状態で製造される。この配置のまますべてのオゾン発生素子１をモジュール化すると、紙面下側から上側へ流された乾燥空気は、各オゾン発生素子１の側面に流れるため、効率よくオゾンを発生させることができる。
【００４３】
なお、熱酸化処理する工程は、酸素酸化に限らず水蒸気酸化であってもよい。熱酸化処理は、ピット（孔）を発生させることなくシリコン酸化膜３を形成できる。
【００４４】
また、図２（Ａ）に示す工程において、導電しないシリコン単結晶のみからなるシリコン層を有するＳＯＩ基板を用意し、当該シリコン層にイオン注入（例えばリンをドープ）して、導電性を有するように加工してもよい。
【００４５】
図３は、図２に示すオゾン発生素子１の製造方法と異なる製造方法およびその製造方法によって製造されたオゾン発生素子１Ａを示す図である。以下、図３を参照して、製造方法を説明する。ただし、図２と重複する工程の説明は、省略する。
【００４６】
ＳＯＩ基板が用意された後（図３（Ａ））、ＳＯＩ基板の上面の一部にエッチング加工（例えば、フッ素系ガスを用いたフォトエッチング）を施し、上面側のシリコン層の一部を除去して開口し、当該開口部分で二酸化ケイ素層５Ａを露出させる（図３（Ｂ））。
【００４７】
次に、図２（Ｃ）に示す工程と同様に、ＳＯＩ基板に熱酸化処理を行う（図３（Ｃ））。
【００４８】
そして、ＳＯＩ基板上面の残存する各シリコン層４Ａの上面およびＳＯＩ基板下面のシリコン層４Ａの下面に、外部電極２Ａを形成する（図３（Ｄ））。
【００４９】
図３（Ｅ）は、図３（Ａ）〜図３（Ｄ）に示す工程によって製造されるオゾン発生素子１Ａを示す図である。図１に示すオゾン発生素子１と重複する構成について説明は、省略する。
【００５０】
オゾン発生素子１Ａは、図３（Ｅ）に示すように、上面側に３つのシリコン層４Ａおよび３つの外部電極２Ａを設ける点および二酸化ケイ素層５Ａの一部が素子上面側に露出している点において、オゾン発生素子１と異なる。
【００５１】
素子上面側に設けられる３つの外部電極２Ａは、それぞれ同じ極性の電圧が印加され、素子下面側に設けられる外部電極２Ａは、上面の外部電極に与えられる電圧と異なる極性の電圧が印加されるように、それぞれ交流電源に接続される。したがって、電界は、素子上面側の３つのシリコン層４Ａと二酸化ケイ素層５Ａがそれぞれ接する面を中心にして発生する。そして、オゾン発生素子１Ａの外表面のうち電界が強く発生する場所は、上面側の各シリコン層４Ａを覆うシリコン酸化膜３Ａと二酸化ケイ素層５Ａが接する部分となる。
【００５２】
以上の工程により、ＳＯＩ基板の上面側に複数のシリコン層４Ａおよび外部電極２Ａが形成され、オゾン発生エリアが広いオゾン発生素子１Ａを製造することができる。また、製造されたオゾン発生素子１Ａは、図１に示すオゾン発生素子１と同様に、従来の誘電バリア放電方式より低電圧で放電することができ、かつ従来の沿面放電方式のようなオゾンによる電極の劣化を防ぐことができる。
【００５３】
また、この製造方法は、半導体プロセス加工に適したＳＯＩ基板を用いているため、オゾン発生素子を微細加工で（素子の小型化）製造することができ、例えば、図３（Ｅ）に示すように放電電極となるシリコン層４Ａおよび外部電極２Ａを素子上面に複数設けるオゾン発生素子１Ａを製造することができる。
【００５４】
図４は、図３に示すオゾン発生素子１Ａの製造方法と異なる製造方法および製造されたオゾン発生素子１Ｂを示す図である。
【００５５】
以下、図４を参照して、図３に示す工程と重複する工程の説明を省略し、製造方法を説明する。図４（Ｂ）および図４（Ｄ）に示す工程は、図３（Ａ）〜図３（Ｄ）に示す工程と異なる。
【００５６】
図４（Ｂ）に示すように、ＳＯＩ基板の上面側だけでなく下面側にも２つのシリコン層を残し、かつ二酸化ケイ素層５Ｂの一部を露出させるようにエッチング加工を行う。
【００５７】
そして、図４（Ｄ）に示すように、ＳＯＩ基板下面側に残存する各シリコン層４Ｂにも電気的に接続される外部電極２Ｂを形成する。
【００５８】
図４（Ｅ）は、図４（Ａ）〜図４（Ｄ）に示す工程によって製造されるオゾン発生素子１Ｂを示す図である。図３（Ｅ）に示すオゾン発生素子１Ａと重複する構成について説明は、省略する。
【００５９】
オゾン発生素子１Ｂは、図４（Ｅ）に示すように、上面側だけでなく下面側にも２つのシリコン層４Ｂおよび２つの外部電極２Ｂを設ける点において、オゾン発生素子１Ａと異なる。
【００６０】
電界は、二酸化ケイ素層５Ｂのうち、素子上面側の各シリコン層４Ｂと素子下面側の各シリコン層４Ｂとで挟まれる面で、それぞれ発生する。そして、オゾン発生素子１Ｂの外表面のうち電界が強く発生する場所は、二酸化ケイ素層５Ｂのうち上面側および下面側の各シリコン層４Ｂに挟まれる部分とシリコン酸化膜３Ｂが接する部分となる。
【００６１】
以上の工程により、ＳＯＩ基板の上面側および下面側に複数のシリコン層４Ｂおよび外部電極２Ｂが形成されるオゾン発生素子１Ｂを製造することができる。その結果、上面側のみに放電電極を設けるオゾン発生素子１Ａよりも、さらに放電効率を高めた小型のオゾン発生素子１Ｂを製造することができる。
【符号の説明】
【００６２】
１…オゾン発生素子
２…外部電極
３…シリコン酸化膜
４…シリコン層
５…二酸化ケイ素層
【図１】
2014185046.tif 000003
【図２】
2014185046.tif 000004
【図３】
2014185046.tif 000005
【図４】
2014185046.tif 000006