(57)【要約】【課題】チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えた半導体装置を実現できるようにする。【解決手段】半導体装置は、第１導電型の半導体からなるコレクタ層１０２と、コレクタ層の上に形成された第２導電型の半導体からなるベース層１０３と、ベース層の上に該ベース層を露出するように選択的に形成された第１導電型の半導体からなるエミッタ層１０４と、ベース層の上に形成され、直流バイアス電圧が印加される第１のベース電極７と、ベース層の上に形成され、高周波信号が入力される第２のベース電極８とを備えている。ベース層１０３は、第１のベース電極７の下側部分に該第１のベース電極７の周辺領域を含むと共にエミッタ層１０４の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗ベース領域１５０を有している。【選択図】図１
2014099426.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体からなるコレクタ層と、
前記コレクタ層の上に形成された第２導電型の半導体からなるベース層と、
前記ベース層の上に該ベース層を露出するように選択的に形成された第１導電型の半導体からなるエミッタ層と、
前記ベース層の上に形成され、直流バイアス電圧が印加される第１のベース電極と、
前記ベース層の上に形成され、高周波信号が入力される第２のベース電極とを備え、
前記ベース層は、前記第１のベース電極の下側部分に前記第１のベース電極の周辺領域を含むと共に前記エミッタ層の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗領域を有していることを特徴とする半導体装置。
【請求項２】
前記エミッタ層は、前記ベース層と接する部分に、該ベース層と比べてバンドギャップが大きい半導体層を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記高抵抗領域は、イオンが注入されることにより形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記イオンは、ヘリウムイオン又はボロンイオンであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
基板の上に、第１導電型の半導体からなるコレクタ層を形成する工程と、
前記コレクタ層の上に第２導電型の半導体からなるベース層を形成する工程と、
前記ベース層の上に第１導電型の半導体からなるエミッタ層を形成する工程と、
前記エミッタ層に対して選択的にエッチングを行うことにより、前記エミッタ層を島状に形成する工程と、
前記ベース層及びコレクタ層に対して、前記島状のエミッタ層を含むように選択的にエッチングを行うことにより、前記ベース層及びコレクタ層を島状に形成する工程と、
前記ベース層における前記島状のエミッタ層の側方領域に対して該エミッタ層から間隔をおいてイオンを注入することにより、前記ベース層に高抵抗領域を形成する工程と、
前記高抵抗領域の上に、直流バイアス電圧が印加されるベース電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項６】
前記エミッタ層を形成する工程において、前記エミッタ層における前記ベース層と接する部分に、該ベース層と比べてバンドギャップが大きい半導体層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記高抵抗領域を形成する工程において、前記イオンは、ヘリウムイオン又はボロンイオンであることを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記高抵抗領域を形成する工程は、前記イオンを用いたイオン注入による素子分離領域の形成と同時に行うことを特徴とする請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にヘテロ接合バイポーラトランジスタを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
現在、移動体通信用電力増幅器には、増幅素子として、ＧａＡｓ-ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＧａＡｓ-ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）及びヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏ-ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が用いられている。特に、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと略称する。）は、ＧａＡｓ-ＭＥＳＦＥＴと比較して、第１に、負電源を必要としないため、単一の正電源動作が可能である、第２に、コレクタ電流密度を大きくできるため、チップサイズの小型化が可能である、という利点を有している。
【０００３】
一般に、バイポーラトランジスタは、素子の温度が上昇すると、ベース−エミッタ間のオン電圧が低下するために、コレクタ電流が増加することが知られている。このため、複数のトランジスタを有する高周波電力増幅器において、コレクタ電流の集中が生じると、消費電力の増加により局所的な素子の温度上昇が発生し、これにより、さらに局所的な素子でコレクタ電流が増加するという悪循環に陥る。従って、各トランジスタ間の電流が不均一になると、電力増幅器の性能及び寿命に悪影響を与えるだけでなく、電流の集中がさらに進むことから、トランジスタが熱暴走の状態に陥り、破壊に至ることがある。
【０００４】
このような問題に対して、バイポーラトランジスタのベースと接続され、素子の温度上昇に対してベース−エミッタ間の電圧に負帰還を与えるベースバラスト抵抗が用いられている。このベース−エミッタ間の電圧の負帰還により、温度上昇によるコレクタ電流の増加を相殺して、熱暴走を防ぐことが可能となる。
【０００５】
以下に、第１の従来例に係る、ベースバラスト抵抗を用いたＨＢＴの断面構成を示す（例えば、特許文献１を参照。）。
【０００６】
図５に示すように、ＨＢＴは、サブコレクタ層１１と、該サブコレクタ層１１の上に島状に形成されたコレクタ層１２及びベース層１３と、該ベース層１３の上に島状に形成されたエミッタ層１４とを有している。
【０００７】
ベース層１３の上に形成された第１のベース電極１６には、直流バイアスが印加されるＤＣ端子が接続されている。ベース層１３の上に形成された第２のベース電極１７には、高周波信号が入力されるＲＦ端子が接続されている。また、ＤＣ端子には熱暴走を抑止するためのバラスト抵抗素子１９が第１のベース電極１６との間に接続（外部接続）されている。
【０００８】
図６は、バラスト抵抗素子をトランジスタ素子の外部に設けない、第２の従来例に係るＨＢＴの断面構成を示す。
【０００９】
第２の従来例においては、ＤＣ端子と接続された第１のベース電極１６とエミッタ層１４の対向する端部との距離が、ＲＦ端子と接続された第２のベース電極１７とエミッタ層１４の対向する端部との距離よりも大きい。従って、第１のベース電極１６側はベース層１３の内部抵抗成分１３ａをバラスト抵抗として利用している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４５０４３２６号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、第１の従来例に係るＨＢＴは、ＤＣ端子と接続されたバラスト抵抗素子１９がトランジスタ素子の外部に接続されている。一般に、移動体通信用電力増幅器に用いられる増幅素子は複数個が必要である。第１の従来例の場合は、１つの素子に対して１個の抵抗素子が必要となり、増幅率を大きくすればするほど、チップサイズが大きくなってしまうという問題がある。
【００１２】
第２の従来例に係るＨＢＴは、ＤＣ端子と接続された第１のベース電極とエミッタ層の端部までの距離を大きくすることにより、ベース層の内部抵抗をバラスト抵抗として用いているため、セルサイズが拡大してしまうという問題がある。
【００１３】
また、より大きい抵抗値を得ようとすると、この距離を延長してセルサイズをより大きくするか、ベース層のキャリア濃度を下げてベース層のシート抵抗値を上げる必要がある。しかしながら、ベース層のキャリア濃度を下げてしまうと、ＲＦ端子と接続されたベース層の抵抗値も増大して、ＲＦ特性が劣化してしまう。
【００１４】
そこで、本発明は、かかる問題に鑑み、チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えた半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
前記の目的を達成するため、本発明は、半導体装置を、ベース層における直流バイアスが印加されるベース電極とエミッタ層との間の領域に高抵抗領域を形成する構成とする。
【００１６】
具体的に、本発明に係る半導体装置は、第１導電型の半導体からなるコレクタ層と、コレクタ層の上に形成された第２導電型の半導体からなるベース層と、ベース層の上に該ベース層を露出するように選択的に形成された第１導電型の半導体からなるエミッタ層と、ベース層の上に形成され、直流バイアス電圧が印加される第１のベース電極と、ベース層の上に形成され、高周波信号が入力される第２のベース電極とを備え、ベース層は、第１のベース電極の下側部分に該第１のベース電極の周辺領域を含むと共にエミッタ層の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗領域を有している。
【００１７】
本発明の半導体装置によると、ベース層は直流バイアス電圧が印加される第１のベース電極の下側部分に該第１のベース電極の周辺領域を含むと共にエミッタ層の下側部分に達しないように形成され、他の領域と比べて抵抗値が高い高抵抗領域を有している。このため、バラスト抵抗素子をセルの外部に設けたり、第１のベース電極とエミッタ層との距離を拡大したりすることなく、熱暴走に有効なバラスト抵抗を形成することができる。その上、高抵抗領域をイオン注入により形成する場合には、ベース層のシート抵抗によらず、イオン注入のドーズ量及び加速電圧を制御することにより、所望のバラスト抵抗値を得ることができる。従って、所望のバラスト抵抗値をキャリア濃度とは独立して制御可能である。これにより、ＲＦ特性に影響を与えることなく、高いバラスト抵抗値を実現できる。
【００１８】
本発明の半導体装置において、エミッタ層は、ベース層と接する部分に該ベース層と比べてバンドギャップが大きい半導体層を含むことが好ましい。
【００１９】
このようにすると、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成することができる。
【００２０】
本発明の半導体装置において、高抵抗領域はイオンが注入されることにより形成されていてもよい。
【００２１】
この場合に、イオンは、ヘリウムイオン又はボロンイオンであってもよい。
【００２２】
本発明に係る半導体装置の製造方法は、基板の上に、第１導電型の半導体からなるコレクタ層を形成する工程と、コレクタ層の上に第２導電型の半導体からなるベース層を形成する工程と、ベース層の上に第１導電型の半導体からなるエミッタ層を形成する工程と、エミッタ層に対して選択的にエッチングを行うことにより、エミッタ層を島状に形成する工程と、ベース層及びコレクタ層に対して、島状のエミッタ層を含むように選択的にエッチングを行うことにより、ベース層及びコレクタ層を島状に形成する工程と、ベース層における島状のエミッタ層の側方領域に対して該エミッタ層から間隔をおいてイオンを注入することにより、ベース層に高抵抗領域を形成する工程と、高抵抗領域の上に、直流バイアス電圧が印加されるベース電極を形成する工程とを備えている。
【００２３】
本発明の半導体装置の製造方法によると、ベース層における島状のエミッタ層の側方領域に対して該エミッタ層から間隔をおいてイオンを注入することにより、ベース層に高抵抗領域を形成する工程を備えている。このため、バラスト抵抗素子をセルの外部に設けたり、直流バイアス電圧が印加されるベース電極とエミッタ層との距離を拡大したりすることなく、熱暴走に有効なバラスト抵抗を形成することができる。その上、高抵抗領域をイオン注入により形成するため、ベース層のシート抵抗によらず、イオン注入のドーズ量及び加速電圧を制御することにより、所望のバラスト抵抗値を得ることができる。従って、所望のバラスト抵抗値をキャリア濃度とは独立して制御可能である。これにより、ＲＦ特性に影響を与えることなく、高いバラスト抵抗値を実現できる。
【００２４】
本発明の半導体装置の製造方法は、エミッタ層を形成する工程において、エミッタ層におけるベース層と接する部分に、該ベース層と比べてバンドギャップが大きい半導体層を形成することが好ましい。
【００２５】
このようにすると、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成することができる。
【００２６】
本発明の半導体装置の製造方法は、高抵抗領域を形成する工程において、イオンはヘリウムイオン又はボロンイオンであってもよい。
【００２７】
本発明の半導体装置の製造方法において、高抵抗領域を形成する工程は、イオン注入による素子分離領域の形成と同時に行ってもよい。
【発明の効果】
【００２８】
本発明に係る半導体装置及びその製造方法によると、チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えた半導体装置を実現することができる。
【図面の簡単な説明】
【００２９】
【図１】図１（ａ）及び図１（ｂ）は本発明の一実施形態に係る半導体装置を模式的に示し、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】図２は本発明の一実施形態に係る半導体装置における、ヘリウムイオンを注入された高抵抗ベース領域の電流−電圧特性を従来のベース層と比較したグラフである。
【図３】図３は本発明の一実施形態に係る半導体装置の高抵抗ベース領域におけるシート抵抗値のドーズ量依存性を示すグラフである。
【図４】図４（ａ）〜図４（ｄ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図５】図５は第１の従来例に係るベースバラスト抵抗が外部接続されたヘテロ接合バイポーラトランジスタを示す模式的な断面図である。
【図６】図６は第２の従来例に係るベースバラスト抵抗が内部形成されたヘテロ接合バイポーラトランジスタを示す断面図である。
【発明を実施するための形態】
【００３０】
（一実施形態）
本発明の一実施形態について図１を参照しながら説明する。
【００３１】
図１（ａ）及び図１（ｂ）に示すように、本実施形態に係るヘテロ接合バイポーラトランジスタ（ＨＢＴ）１００は、不純物が５×１０１８ｃｍ−３程度の高濃度にドープされたｎ型ＧａＡｓからなるサブコレクタ層１０１と、不純物が１×１０１６ｍ−３程度の低濃度にドープされたｎ型ＧａＡｓからなるコレクタ層１０２と、不純物が４×１０１９ｃｍ−３程度の高濃度にドープされたｐ型ＧａＡｓからなるベース層１０３と、不純物濃度が１×１０１７ｃｍ−３程度にドープされたｎ型ＩｎＧａＰを含む複数の半導体層からなる積層構造を有するエミッタ層１０４とから構成されている。
【００３２】
ここで、エミッタ層１０４におけるベース層１０３と接する半導体層は、ベース層１０３と比べてバンドギャップが大きい半導体層、例えばＩｎＧａＰにより構成されている。
【００３３】
コレクタ層１０２及びベース層１０３は、凸型形状に加工されており、ベース島領域を形成している。また、エミッタ層１０４は、ベース層１０３上に凸型形状に加工されており、エミッタ島領域を形成している。
【００３４】
サブコレクタ層１０１のコレクタ層１０２から露出した上面には、例えば、それぞれ金ゲルマニウム（ＡｕＧｅ）／ニッケル（Ｎｉ）／金（Ａｕ）等が積層されてなる複数のコレクタ電極９が形成されている。各コレクタ電極９には、コレクタ層１０２に電圧を印加するコレクタ端子４がそれぞれ接続されている。
【００３５】
ベース層１０３のエミッタ層１０から露出した上面には、ベース層１０３とオーミック接触するように熱拡散により形成された第１のベース電極７及び第２のベース電極８がそれぞれ形成されている。各ベース電極７、８には、例えば、白金（Ｐｔ）／チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）等の金属積層膜を用いることができる。
【００３６】
第１のベース電極７には、直流（ＤＣ）バイアスが印加されるＤＣ端子２が接続されている。一方、第２のベース電極８には、高周波（ＲＦ）電力が供給されるＲＦ端子３が接続されている。
【００３７】
エミッタ層１０４の上面には、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ等が積層されてなるエミッタ電極６が形成されている。該エミッタ電極６には、エミッタ端子１が接続されている。
【００３８】
本実施形態の特徴として、ベース層１０３におけるＤＣ端子２と接続された第１のベース電極７の下側部分には、ヘリウムイオン（Ｈｅ＋）等をイオン注入して高抵抗化された高抵抗ベース領域１５０が形成されている。高抵抗ベース領域１５０は、第１のベース電極７の平面積よりも大きい領域で形成されている。すなわち、ベース層１０３における第１のベース電極７の周辺領域を含むように形成されている。但し、高抵抗ベース領域１５０のエミッタ層１０４側の端部は、エミッタ層１０４の下側部分にまでは達していない。
【００３９】
また、高抵抗ベース領域１５０は、ベース層１０３におけるイオン注入前の抵抗値の２倍以上程度の抵抗値を有することが好ましい。
【００４０】
以下、ベース層にヘリウムイオン（Ｈｅ＋）等をイオン注入した場合の電流−電圧特性と、シート抵抗値のドーズ量依存性との実験結果を示す。
【００４１】
図２は、ベース層にヘリウムイオン（Ｈｅ＋）等をイオン注入を行った場合（▲印）と、イオン注入を行わない場合（■印）との電流−電圧特性を示している。本実施形態に係るヘリウムイオンを注入されたベース層１０３のグラフは、ヘリウムイオンを注入されない従来のベース層のグラフと比べて傾きが小さく、すなわち抵抗値が上昇していることが分かる。
【００４２】
また、低電圧領域においても高電圧領域においても、良好な線形性を示している。このことから、高抵抗ベース領域１５０は第１のベース電極７とオーミック接続されており、抵抗層として使用可能であるといえる。
【００４３】
図３は、４×１０１９ｃｍ−３程度の高濃度にドープされたｐ型ＧａＡｓからなるベース層に、ヘリウムイオンを１００ｋｅＶの加速電圧で、ドーズ量を３通りに変えて注入したときのシート抵抗値の測定結果を示している。図３に示すように、イオン注入の際のドーズ量を調節すれば抵抗値を変えることができる。従って、ベースシート抵抗値とイオン注入条件（加速電圧及びドーズ量）とを適当に組み合わせれば、任意の抵抗値を実現できることが分かる。
【００４４】
このように、本実施形態によると、ベース層１０３におけるＤＣバイアス電圧が印加される第１のベース電極７とエミッタ層１０４との間の領域に高抵抗ベース領域１５０を形成する。これにより、従来のように、バラスト抵抗素子をセルの外部に設けたり、第１のベース電極とエミッタ層との距離を拡大したりすることなく、熱暴走に有効なバラスト抵抗を形成することができる。その上、高抵抗ベース領域１５０をイオン注入により形成するため、ベース層１０３のシート抵抗値によらず、イオン注入のドーズ量及び加速電圧を制御（調節）することにより、所望のバラスト抵抗値を得ることができる。従って、所望のバラスト抵抗値をキャリア濃度とは独立して制御が可能となる。これにより、ＲＦ特性に影響を与えることなく、高いバラスト抵抗値を実現できる。すなわち、チップサイズ及びセルサイズを大きくすることなく、所望の抵抗値を持つバラスト抵抗を備えたＨＢＴを実現できる。
【００４５】
以下、前記のような構成を有する半導体装置の製造方法について図４（ａ）〜図４（ｄ）を参照しながら説明する。
【００４６】
まず、図４（ａ）に示すように、分子線エピタキシ（ＭＢＥ）法又は有機金属化学気相成長（ＭＯＣＶＤ）法等の結晶成長法により、ｎ型ＧａＡｓからなる基板（図示せず）の主面上に、不純物が５×１０１８ｃｍ−３程度の高濃度にドープされたｎ型ＧａＡｓ層１０１Ａと、不純物が１×１０１６ｍ−３程度の低濃度にドープされたｎ型ＧａＡｓ層１０２Ａと、不純物が４×１０１９ｃｍ−３程度の高濃度にドープされたｐ型ＧａＡｓ層１０３Ａと、不純物が１×１０１７ｃｍ−３程度にドープされたｎ型ＩｎＧａＰ層を含む複数の半導体層からなる積層構造体１０４Ａとを順次形成する。
【００４７】
次に、リソグラフィ法により、ｎ型ＩｎＧａＰ層を含む積層構造体１０４Ａにおけるエミッタ層形成領域、すなわちエミッタ島領域を覆うように第１のレジストマスク２０１を形成する。続いて、第１のレジストマスク２０１によりエミッタ島領域を覆った状態で、積層構造体１０４Ａに対してウェットエッチング又はドライエッチングを行って、図４（ｂ）に示すように、積層構造体１０４Ａから島状のエミッタ層１０４を形成する。
【００４８】
次に、第１のレジストマスク２０１を除去した後、再度リソグラフィ法により、エミッタ層１０４を含み且つｐ型ＧａＡｓ層１０３Ａ及びｎ型ＧａＡｓ層１０２Ａにおけるベース層及びコレクタ層形成領域、すなわちベース島領域を覆うように第２のレジストマスク２０２を形成する。続いて、第２のレジストマスク２０２によりベース島領域を覆った状態で、ｐ型ＧａＡｓ層１０３Ａ及びｎ型ＧａＡｓ層１０２Ａに対してウェットエッチング又はドライエッチングを行って、図４（ｃ）に示すように、ｐ型ＧａＡｓ層１０３Ａ及びｎ型ＧａＡｓ層１０２Ａから島状のベース層１０３及びコレクタ層１０２を形成する。
【００４９】
次に、第２のレジストマスク２０２を除去した後、ｎ型ＧａＡｓ層１０１Ａの上に、エミッタ層１０４、ベース層１０３及びコレクタ層１０２を覆うように、第３のレジストマスク２０３を形成する。続いて、図４（ｄ）に示すように、リソグラフィ法により、第３のレジストマスク２０３に、ベース層１０３におけるエミッタ層１０４の一方の側方領域で且つ該エミッタ層１０４から間隔をおいた領域を露出する開口パターン２０３ａを形成する。この開口パターン２０３ａを有する第３のレジストマスク２０３を介した状態で、ベース層１０３にイオン注入する。具体的には、ベース層１０３に、加速電圧が１００ｋｅＶ程度で、ドーズ量が７．２×１０１３ｃｍ−２程度のヘリウムイオン（Ｈ＋）を注入する。これにより、ベース層１０３の第１のベース電極形成領域を含む領域にヘリウムイオンが注入されて、高抵抗ベース領域１５０が形成される。
【００５０】
次に、図示はしていないが、第３のレジストマスク２０３を除去した後、ｎ型ＧａＡｓ層１０１Ａにおけるベース島領域から離れた領域に、ヘリウムイオンを選択的に注入して、素子分離領域を形成する。これにより、ｎ型ＧａＡｓ層１０１Ａからサブコレクタ層１０１が形成される。
【００５１】
続いて、図示はしていないが、エミッタ層１０４の上に、エミッタ電極形成領域を露出する開口パターンを有するレジストマスクを形成し、その後、スパッタ法又は真空蒸着法等により、レジストマスクの上に開口パターンが埋まるように所定の金属積層膜を形成する。その後、レジストマスクを除去する、いわゆるリフトオフ法により、エミッタ電極６を形成する。
【００５２】
続いて、リフトオフ法により、ベース層１０３の上の高抵抗ベース領域１５０の上に、所定の金属積層膜からなる第１のベース電極７を形成する。同時に、ベース層１０３の上のエミッタ層１０４に対して第１のベース電極７と反対側の領域に、第１のベース電極７と組成が同一の第２のベース電極８を形成する。
【００５３】
続いて、リフトオフ法により、サブコレクタ層１０１の上に、所定の金属積層膜からなるコレクタ電極９を形成する。
【００５４】
なお、エミッタ電極６、ベース電極７、８及びコレクタ電極９における形成の順序は特に問われない。
【００５５】
続いて、オーミックコンタクト及び注入イオンの活性化のための熱処理を行うことにより、図１（ａ）及び（ｂ）に示すＨＢＴ１００を得ることができる。
【００５６】
なお、本実施形態においては、ヘリウムイオンの注入条件を、加速電圧が１００ｋｅＶ程度で、ドーズ量が７．２×１０１３ｃｍ−２程度としているが、これらの注入条件を適宜変更することにより、高抵抗ベース領域１５０に所望の抵抗値を与えることができる。
【００５７】
また、高抵抗ベース領域１５０に設定する抵抗値によっては、高抵抗ベース領域１５０の形成に用いるヘリウムイオンのイオン注入と、素子分離領域の形成に用いるヘリウムイオンのイオン注入とを同時に行うことができる。
【００５８】
また、本実施形態においては、高抵抗ベース領域１５０の形成にヘリウムイオンを用いたが、イオン注入に供されるイオン種はヘリウムイオンに限られず、例えばボロンイオン（Ｂ＋）等でも同様の効果を得られることはいうまでもない。さらには、ヘリウムイオン及びボロンイオン以外にも、水素（Ｈ＋）イオンを用いることができる。
【００５９】
また、本実施形態においては、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）について説明したが、本発明は、ＨＢＴに限られず、例えば、ホモ接合のバイポーラトランジスタ（ＢＴ）でもよい。
【００６０】
また、本発明の要旨を逸脱しない範囲で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【００６１】
本発明に係る半導体装置及びその製造方法は、チップサイズ及びセルサイズを大きくすることなく所望の抵抗値を持つバラスト抵抗を備えた半導体装置を実現でき、特にヘテロ接合バイポーラトランジスタを有する半導体装置、例えば電力増幅器等に有用である。
【符号の説明】
【００６２】
１        エミッタ端子
２        ＤＣ端子
３        ＲＦ端子
４        コレクタ端子
６        エミッタ電極
７        第１のベース電極
８        第２のベース電極
９        コレクタ電極
１００    ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
１０１    サブコレクタ層
１０１Ａ  ｎ型ＧａＡｓ層
１０２    コレクタ層
１０２Ａ  ｎ型ＧａＡｓ層
１０３    ベース層
１０３Ａ  ｐ型ＧａＡｓ層
１０４    エミッタ層
１０４Ａ  積層構造体
１５０    高抵抗ベース領域（高抵抗領域）
２０１    第１のレジストマスク
２０２    第２のレジストマスク
２０３    第３のレジストマスク
２０３ａ  開口パターン
【図１】
2014099426.tif 000003
【図２】
2014099426.tif 000004
【図３】
2014099426.tif 000005
【図４】
2014099426.tif 000006
【図５】
2014099426.tif 000007
【図６】
2014099426.tif 000008