(57)【要約】【課題】システム側の負担を少なく、有機ＥＬ表示パネル側に大きなメモリを配置せずに焼き付きを低減する。【解決手段】本体部の画像処理ＩＣが、電源がＯＮとなっている期間内に有機ＥＬ表示パネルに表示される固定パタンを検出し、前記電源がＯＦＦとなる時に、前記検出した前記固定パタンの表示位置を第１のメモリに記憶し、前記電源がＯＮとなる時に、前記第１のメモリに記憶されている前記固定パタンの表示位置を読み出し、有機ＥＬ表示装置の駆動回路に送信し、前記駆動回路は、前記本体部の画像処理ＩＣから送信された前記固定パタンの表示位置の画素の素子特性を測定し、第２のメモリに記憶されている有機ＥＬ表示パネルの画素の劣化前の素子特性とを比較し、前記本体部の画像処理ＩＣに送信し、前記本体部の画像処理ＩＣが、前記駆動回路から送信される比較結果に基づき前記固定パタンの表示位置の画素に入力する画像データを補正する。【選択図】図１
2014085457.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する有機ＥＬ表示パネルと、駆動回路とを有する有機ＥＬ表示装置と、
前記有機ＥＬ表示装置に表示データを供給する画像処理手段を有する本体部とから構成されるディスプレイシステムであって、
前記本体部の前記画像処理手段は、前記有機ＥＬ表示装置の電源がＯＮとなっている期間内に前記有機ＥＬ表示パネルに表示される固定パタンを検出する検出手段と、
前記電源がＯＦＦとなる時に、前記検出手段で検出された前記固定パタンの表示位置を記憶する第１のメモリと、
前記電源がＯＮとなる時に、前記第１のメモリに記憶されている前記固定パタンの表示位置を読み出し、前記駆動回路に送信する読出手段と、
前記有機ＥＬ表示装置の前記駆動回路から送信される比較結果に基づき、前記第１のメモリに記憶されている前記固定パタンの表示位置の画素に入力する画像データを補正する補正手段とを有し、
前記有機ＥＬ表示装置の前記駆動回路は、有機ＥＬ表示パネルの画素の劣化前の素子特性を記憶する第２のメモリと、
前記本体部の前記読出手段から送信された前記固定パタンの表示位置の画素の素子特性を測定する測定手段と、
前記測定手段で測定した素子特性と、前記第２のメモリに記憶されている素子特性とを比較する比較手段と、
前記比較手段での比較結果を前記本体部に送信する手段とを有することを特徴とするディスプレイシステム。
【請求項２】
前記画像処理手段の前記検出手段は、前記有機ＥＬ表示パネルの各画素に、最大階調の半分以上の階調の表示データが連続して入力されるときに固定パターンとして認識することを特徴とする請求項１に記載のディスプレイシステム。
【請求項３】
前記画像処理手段の前記検出手段は、前記有機ＥＬ表示パネルの各画素に、最大階調の半分以上の階調の表示データが１０フレーム以上連続して入力されるときに固定パターンとして認識することを特徴とする請求項２に記載のディスプレイシステム。
【請求項４】
前記画素の素子特性は、前記各画素の電源端子電圧であることを特徴とする請求項１に記載のディスプレイシステム。
【請求項５】
前記駆動回路の前記測定手段は、前記固定パタンの表示位置の画素に流れる電流を駆動回路内の抵抗素子で電圧に変換して第１のＡＤポートに入力し、前記第１のＡＤポートに入力される電圧と、第２のＡＤポートに入力される電源電圧との電位差を測定して、前記各画素の電源端子電圧を測定することを特徴とする請求項４に記載のディスプレイシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置を有するディスプレイシステムに係わり、特に、有機ＥＬ表示パネルの焼き付きを低減する際に有効な技術に関する。
【背景技術】
【０００２】
近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた有機ＥＬ表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ表示装置の有機表示パネルでは、固定パタンが長時間表示されると、当該固定パタンを表示する画素の有機ＥＬ素子の劣化が進み、そして、有機ＥＬ素子が劣化すると、高輝度のベタパタン（例えば、全面白表示）のような画像を表示した場合に認識される、同じ画像電圧を印加しても、有機ＥＬ素子の劣化の進み具合の差が輝度差となって見えてしまう、いわゆる焼き付きが問題となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−９１７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述の問題点を解決するための手法が前述の特許文献１に記載されている。
この特許文献１では、選択された行の画素から、画素内検出回路によって、有機ＥＬ素子の端子電圧を読み出し、読み出した端子電圧を記憶装置に記憶させ、記憶した電圧に応じて対応した画素データを補正することにより、焼き付きによる輝度斑を防止している。
しかしながら、前述の特許文献１に記載の手法では、各画素に検出回路が必要であり、しかも、補正のために専用の記憶装置が必要となる問題がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、有機ＥＬ表示装置を備えるディスプレイシステムにおいて、システム側の負担を少なく、有機ＥＬ表示装置側に大きなメモリを配置せずに焼き付きによる輝度斑を低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素を有する有機ＥＬ表示パネルと、駆動回路とを有する有機ＥＬ表示装置と、前記有機ＥＬ表示装置に表示データを供給する画像処理手段を有する本体部とから構成されるディスプレイシステムであって、前記本体部の前記画像処理手段は、前記有機ＥＬ表示装置の電源がＯＮとなっている期間内に前記有機ＥＬ表示パネルに表示される固定パタンを検出する検出手段と、前記電源がＯＦＦとなる時に、前記検出手段で検出された前記固定パタンの表示位置を記憶する第１のメモリと、前記電源がＯＮとなる時に、前記第１のメモリに記憶されている前記固定パタンの表示位置を読み出し、前記駆動回路に送信する読出手段と、前記有機ＥＬ表示装置の前記駆動回路から送信される比較結果に基づき、前記第１のメモリに記憶されている前記固定パタンの表示位置の画素に入力する画像データを補正する補正手段とを有し、前記有機ＥＬ表示装置の前記駆動回路は、有機ＥＬ表示パネルの画素の劣化前の素子特性を記憶する第２のメモリと、前記本体部の前記読出手段から送信された前記固定パタンの表示位置の画素の素子特性を測定する測定手段と、前記測定手段で測定した素子特性と、前記第２のメモリに記憶されている素子特性とを比較する比較手段と、前記比較手段での比較結果を前記本体部に送信する手段とを有する。
【０００６】
（２）（１）において、前記画像処理手段の前記検出手段は、前記有機ＥＬ表示パネルの各画素に、最大階調の半分以上の階調の表示データが連続して入力されるときに固定パターンとして認識する。
（３）（２）において、前記画像処理手段の前記検出手段は、前記有機ＥＬ表示パネルの各画素に、最大階調の半分以上の階調の表示データが１０フレーム以上連続して入力されるときに固定パターンとして認識する。
（４）（１）において、前記画素の素子特性は、前記各画素の電源端子電圧である。
（５）（４）において、前記駆動回路の前記測定手段は、前記固定パタンの表示位置の画素に流れる電流を駆動回路内の抵抗素子で電圧に変換して第１のＡＤポートに入力し、前記第１のＡＤポートに入力される電圧と、第２のＡＤポートに入力される電源電圧との電位差を測定して、前記各画素の電源端子電圧を測定する。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、システム側の負担を少なく、有機ＥＬ表示装置側に大きなメモリを配置せずに焼き付きによる輝度斑を低減することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例のディスプレイシステムの概略構成を示すブロック図である。
【図２】本発明の実施例の有機ＥＬ表示パネルの画素の等価回路を示す回路図である。
【図３】本発明の実施例の有機ＥＬ表示装置の概略構成を示す図である。
【図４】有機ＥＬ表示装置の有機ＥＬ表示パネルに表示される表示画像の一例を示す図である。
【図５】本発明の実施例の焼き付き低減方法の処理手順を示すフローチャートである。
【図６】本発明の実施例における、固定パタン情報として記憶されている画素の電源端子電圧（Ｖｏｌｅｄ）を測定する方法を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例］
図１は、本発明の実施例のディスプレイシステムの概略構成を示すブロック図である。
図１において、矢印Ａで示す部分が本体部であり、本体部は、画像処理ＩＣ（２０）を有する。この画像処理ＩＣ（２０）は内部にメモリ２１を有する。
また、図１において、矢印Ｂで示す部分が有機ＥＬ表示装置であり、有機ＥＬ表示装置１０は、ドライバＩＣで構成される駆動回路（ＤＲＶ）を備える。この駆動回路（ＤＲＶ）は内部にメモリ１１を有する。なお、駆動回路（ＤＲＶ）内のメモリ１１はレジスタであってもよい。また、図１において、ＡＲは、有機ＥＬ表示パネルの表示領域を示す。
本実施例の有機ＥＬ表示装置１０は、スマートフォン、タブレットなどに使用される小型の有機ＥＬ表示装置である。
【００１０】
図２は、本発明の実施例の有機ＥＬ表示パネルの画素の等価回路を示す回路図である。
図２に示す画素（ＰＸ）は、最も一般的な電圧プログラム方式の画素であり、画素（ＰＸ）には、映像線（ＤＬ）、走査線（ＧＬ）、および電源線（ＰＬ）がそれぞれ入力される。
各画素（ＰＸ）には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）１が設けられる。
有機ＥＬ素子１のカソード電極は共通接地線に接続され、有機ＥＬ素子１のアノード電極は、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）２のドレイン電極に接続される。
駆動ＴＦＴ２のソース電極は、電源線（ＰＬ）に接続される。したがって、有機ＥＬ素子１のソース電極は、各画素（ＰＸ）における、電源電圧が供給される電源端子と言える。
また、駆動ＴＦＴ２のゲート電極とソース電極との間には、保持容量素子３が接続され、さらに、駆動ＴＦＴ２のゲート電極は、ｎ型薄膜トランジスタで構成されるスイッチ素子４を介して映像線（ＤＬ）に接続される。なお、スイッチ素子４のゲート電極は、走査線（ＧＬ）に接続される。
ここで、駆動ＴＦＴ２、スイッチ素子４は、それぞれ、半導体層にポリシリコンを用いる多結晶シリコン薄膜トランジスタを用いてガラス基板上に構成されている。
【００１１】
図３は、本発明の実施例の有機ＥＬ表示装置の概略構成を示す図である。図３に示すように、有機ＥＬ表示パネル（ＰＮＬ）には複数の画素（ＰＸ）がマトリクス状に設けられる。なお、実際には画素（ＰＸ）は、有機ＥＬ表示パネル（ＰＮＬ）に多数個配置されるが、図３では、９画素のみを記載してある。
前述したように、画素（ＰＸ）には、映像線（ＤＬ）、走査線（ＧＬ）、および電源線（ＰＬ）がそれぞれ接続される。
走査線（ＧＬ）は、走査線駆動回路４０に接続される。走査線駆動回路４０は、本体部の画像処理ＩＣ（２０）から供給される制御信号（ＳＩＧ）に基づき、走査線（ＧＬ）に駆動電圧を供給し、表示ラインを選択する。
映像線（ＤＬ）は、映像線駆動回路３０に接続される。映像線駆動回路３０は、本体部の画像処理ＩＣ（２０）から供給される制御信号（ＳＩＧ）に基づき、本体部の画像処理ＩＣ（２０）から供給される表示データ（ＤＡＴＡ）をアナログの映像電圧に変換して映像線に供給する。
電源線（ＰＬ）は、電源線駆動回路５０に接続される。電源線駆動回路５０は、ＯＬＥＤ用電源回路５１と、走査回路５２とを有する。通常駆動状態では、ｎ型のＭＯＳトランジスタで構成されるスイッチ素子（ＳＷ１）がＯＮ、ｎ型のＭＯＳトランジスタで構成されるスイッチ素子（ＳＷ２）がＯＦＦとなり、全ての電源線（ＰＬ）にＯＬＥＤ用電源回路５１から電源電圧が供給される。
後述する有機ＥＬ表示装置１０がＯＮとされるイニシャル処理の時には、スイッチ素子（ＳＷ１）がＯＦＦ、スイッチ素子（ＳＷ２）が順次ＯＮとなり、それぞれの電源線（ＰＬ）にＯＬＥＤ用電源回路５１から電源電圧が順次供給される。
ここで、図３に示す映像線駆動回路３０、走査線駆動回路４０、および、電源線駆動回路５０は全て、駆動回路（ＤＲＶ）内の回路としても良い。あるいは、画素（ＰＸ）と同じく、図３に示す映像線駆動回路３０、走査線駆動回路４０、および、電源線駆動回路５０の全て、あるいは、少なくとも一部（例えば、走査線駆動回路４０）は、一般に良く知られている低温多結晶シリコン薄膜を用いてガラス基板上に構成しても良い。
【００１２】
図４は、有機ＥＬ表示装置の有機ＥＬ表示パネルに表示される表示画像の一例を示す図である。図４において、ＦＩＸＰは固定パタン、ＡＦＩＸＰは固定パタン表示領域である。
一般的に、図４に示す固定パタン（ＦＩＸＰ）は長時間表示されるが、有機ＥＬ表示パネルに、図４に示すような固定パタン（ＦＩＸＰ）が長時間表示されると、固定パタン（ＦＩＸＰ）を表示している有機ＥＬ素子１の劣化が進むことになる。
そして、前述したように、有機ＥＬ素子１が劣化すると、高輝度のベタパタンのような画像を表示した場合に認識される、同じ画像電圧を印加しても、有機ＥＬ素子の劣化の進み具合の差が輝度差となって見えてしまう、いわゆる焼き付きが問題となる。
本実施例は、前述した焼き付きを低減するものであり、焼き付きの原因となるのが、長時間表示される固定パタンであることを考慮し、どの表示パタンが長く表示されていたのかを本体部の画像処理ＩＣ（２０）で演算を行い、その結果から固定パタンを識別し、焼付きを低減するものである。
【００１３】
図５は、本発明の実施例における、焼き付き低減方法の処理手順を示すフローチャートである。
以下、本実施例の焼き付き低減方法について説明する。
始めに、本体部の画像処理ＩＣ（２０）において、表示パタンの累積表示時間を演算する（ステップ１０１）。
次に、シャットダウン処理時（ステップ１０２）に、本体部の画像処理ＩＣ（２０）は、長く表示されていた固定パタンを識別し（ステップ１０３）、固定パタン情報としてメモリ２１に保存する（ステップ１０４）。
このステップ１０１〜ステップ１０４では、本体部の画像処理ＩＣ（２０）が、通常動作時に、１回のディスプレイ表示期間（有機ＥＬ表示装置のスイッチＯＮ、または、スタンバイＯＮからＯＦＦまで）内に、どのパタンが長く表示されているかを演算により求め、固定パタンとして識別する。
具体的には、各画素に供給する表示データを監視し、最大階調の半分以上の階調の表示データが連続して（例えば、数１０フレーム期間）供給されている画素を求め、当該画素を固定パタンの画素として識別し、メモリ２１に保存する。
次に、有機ＥＬ表示装置の電源がオン（ステップ１０５）となったときに、本体部の画像処理ＩＣ（２０）は、メモリ２１から固定パタン情報を読み出し、有機ＥＬ表示装置１０の駆動回路（ＤＲＶ）に送信する（ステップ１０６）。
次に、有機ＥＬ表示装置１０の駆動回路（ＤＲＶ）は、固定パタン情報として記憶されている画素の電源端子電圧（Ｖｏｌｅｄ）を測定し、メモリ１１に事前に格納してある素子特性との差分を演算し、演算結果を本体部の画像処理ＩＣ（２０）に送信する（ステップ１０７）。
次に、本体部の画像処理ＩＣ（２０）は、駆動回路（ＤＲＶ）から送信された演算結果から、どの程度の焼き付きが発生しているかを判別し、固定パタン情報として記憶されている画素の有機ＥＬ素子１に供給する表示データの補正値を算出し。この補正値を、本体部のメモリ２１に保存する（ステップ１０８）。
【００１４】
ステップ１０６〜ステップ１０８は、電源投入時のイニシャル処理で実施する。
通常の駆動時には、シャットダウン処理時にメモリ２１に格納した固定パタン情報の画素の表示データに、イニシャル処理時に、メモリ２１に格納した補正値を加算・減算することで焼き付きの補正を行う。
ステップ１０７における、固定パタン情報として記憶されている画素の電源端子電圧の測定は、映像線駆動回路３０から、特定の色（例えば、白色）の映像電圧を各映像線に供給した状態で、走査線駆動回路４０が、順次表示ラインを選択するとともに、走査回路５２が、順次各画素に電源電圧を供給することにより、固定パタン情報として記憶されている画素の電源端子電圧（Ｖｏｌｅｄ）を測定する。
なお、メモリ１１に事前に格納してある素子特性も、前述した条件と同じ条件で、劣化前の画素の電源端子電圧（Ｖｏｌｅｄ）を測定したものである。
この電源端子電圧（Ｖｏｌｅｄ）は、図６に示すように、スイッチ素子（ＳＷ）をＯＦＦとして、各画素（ＰＸ）の有機ＥＬ素子１に流れる電流を、駆動回路（ＤＥＶ）内の抵抗素子（Ｒ）で電圧に変換し、ＡＤ２ポートに入力される電圧と、ＡＤ１ポートに入力される、ＯＬＥＤ用電源回路５１から出力される電源電圧との差分を取ることにより測定される。
なお、通常の動作時には、スイッチ素子（ＳＷ）がＯＮとなり、各電源線（ＰＬ）には、ＯＬＥＤ用電源回路５１から出力される電源電圧が供給される。
また、図６は、本発明の実施例における、固定パタン情報として記憶されている画素の端子電圧（Ｖｏｌｅｄ）を測定する方法を説明するための図である。
なお、前述のステップ１０６、ステップ１０７において、電源投入時のイニシャル処理時に、駆動回路（ＤＲＶ）は、全ての画素の電源端子電圧（Ｖｏｌｅｄ）を測定し、メモリ１１に事前に格納してある素子特性との差分を演算し、演算結果を本体部の画像処理ＩＣ（２０）に送信し、本体部の画像処理ＩＣ（２０）は、メモリ２１から固定パタン情報を読み出し、固定駆動回路（ＤＲＶ）から送信された演算結果の中から、読み出した固定パタン情報に対応する演算結果だけを選択して、どの程度の焼き付きが発生しているかを判別するようにしてもよい。
【００１５】
以上説明したように、本実施例では、以下のような作用・効果を得ることができる。
（１）シャットダウン処理時に、有機ＥＬ表示パネルに長時間表示されていたパタンを、固定パタン情報としてメモリ２１に格納し、固定パタンを表示する画素の素子特性と、メモリ１１に事前に格納してある素子特性との比較を行い、電圧上昇の有無から表示データを補正する。全画素に対して検出を行なった場合、大容量のメモリが必要であるが、固定パタンが表示されている部分的な検出なので大幅にメモリの削減することができる。本体部側の既存メモリ２１に固定パタン情報のみを格納するので、本体部の処理の負担も低減できる。
（２）焼き付き補正タイミングは、電源起動時のイニシャル処理時であり、シャットダウン処理に、固定パタンを検出し、イニシャル処理に補正入れ込むことで、通常駆動時の本体側への処理負担を少なくできる。
また、通常動作時は、表示パタンの累計処理のみであるため、固定パタン検出・補正による電力消費が最低限に抑えられる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００１６】
１  有機エレクトロルミネッセンス素子
２  ｐ型薄膜トランジスタ（駆動ＴＦＴ）
３  保持容量素子
４，ＳＷ１，ＳＷ２  スイッチ素子
１０  有機ＥＬ表示装置
１１，２１  メモリ
２０  画像処理ＩＣ
３０  映像線駆動回路
４０  走査線駆動回路
５０  電源線駆動回路
５１  ＯＬＥＤ用電源回路
５２  走査回路
ＰＮＬ  有機ＥＬ表示パネル
ＰＸ  画素
ＤＬ  映像線
ＧＬ  走査線
ＰＬ  電源線
ＦＩＸＰ  固定パタン
ＡＦＩＸＰ  固定パタン表示領域
ＡＲ  表示領域
【図１】
2014085457.tif 000003
【図２】
2014085457.tif 000004
【図３】
2014085457.tif 000005
【図４】
2014085457.tif 000006
【図５】
2014085457.tif 000007
【図６】
2014085457.tif 000008