(57)【要約】【課題】挿入損失を低減するとともに、オフ歪みの増大を抑制することができる高周波半導体スイッチおよび無線機器を提供する。【解決手段】実施形態の高周波半導体スイッチ１は、端子Ｔ１へ、高周波信号が入力または出力され、端子Ｔ２１〜Ｔ２ｘへ、高周波信号が入力または出力される。スルーＦＥＴ群Ａ  １１は、直列に接続されたｎ個のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎにより構成され、一端が端子Ｔ１へ接続される。ｘ個のスルーＦＥＴ群Ｂ  ２１〜２ｘは、それぞれが直列に接続されたｍ個のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍにより構成され、それぞれの一端が端子Ｔ２１〜Ｔ２ｘへ接続され、それぞれの他端がスルーＦＥＴ群Ａ  １１の他端へ共通に接続される。シャントＦＥＴ群３１〜３ｘは、端子Ｔ２１〜Ｔ２ｘと接地端子との間に複数のＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋが直列に接続される。【選択図】  図１
2014150439.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と、
複数の第２の端子と、
直列に接続されたＭＯＳＦＥＴにより構成され、一端が前記第１の端子へ接続される第１のスルーＦＥＴ群と、
それぞれが直列に接続されたＭＯＳＦＥＴにより構成され、それぞれの一端が前記第２の端子へ接続され、それぞれの他端が前記第１のスルーＦＥＴ群の他端へ共通に接続される複数の第２のスルーＦＥＴ群と、
前記第２の端子と接地端子との間に複数のＭＯＳＦＥＴが直列に接続されたシャントＦＥＴ群と
を備えることを特徴とする高周波半導体スイッチ。
【請求項２】
前記第１のスルーＦＥＴ群を構成する前記ＭＯＳＦＥＴの個数がｎであり、
前記第２のスルーＦＥＴ群を構成する前記ＭＯＳＦＥＴの個数がｍであり、
前記第２のスルーＦＥＴ群の個数がｘであり、
前記ＭＯＳＦＥＴの個数ｍが、前記第１のスルーＦＥＴ群が導通状態で前記第２のスルーＦＥＴ群が非導通状態のときに、前記第２のスルーＦＥＴ群の前記ＭＯＳＦＥＴのソース・ドレイン間電圧がブレークダウン電圧を超えないように決定され、
前記ＭＯＳＦＥＴの個数ｎが、前記第１のスルーＦＥＴ群および前記第２のスルーＦＥＴ群が非導通状態のときに、前記第１のスルーＦＥＴ群の前記ＭＯＳＦＥＴのソース・ドレイン間電圧がブレークダウン電圧を超えないように、前記ｘおよび前記ｍの値にもとづいて決定される
ことを特徴とする請求項１に記載の高周波半導体スイッチ。
【請求項３】
前記第２のスルーＦＥＴ群の前記ＭＯＳＦＥＴのソース・ドレイン間に印加される最大電圧のブレークダウン電圧に対する比をｙとし、
前記第１のスルーＦＥＴ群の前記ＭＯＳＦＥＴのゲート幅をＷｇＡ、
前記第２のスルーＦＥＴ群の前記ＭＯＳＦＥＴのゲート幅をＷｇＢ
として、
前記ｎの値が、
ｎ≧ｍ・｛ｙ−ＷｇＡ／（ｘ・ＷｇＢ）｝
を満足するように決定される
ことを特徴とする請求項２に記載の高周波半導体スイッチ。
【請求項４】
前記第１のスルーＦＥＴ群の前記ＭＯＳＦＥＴの前記ゲート幅と前記第２のスルーＦＥＴ群の前記ＭＯＳＦＥＴの前記ゲート幅が等しい
ことを特徴とする請求項３に記載の高周波半導体スイッチ。
【請求項５】
前記第１のスルーＦＥＴ群、前記第２のスルーＦＥＴ群および前記シャントＦＥＴ群の前記ＭＯＳＦＥＴが、ＳＯＩ上に形成された完全空乏型ＭＯＳＦＥＴであり、バックゲートが電気的にフローティングである
ことを特徴とする請求項１乃至４のいずれか１項に記載の高周波半導体スイッチ。
【請求項６】
電波を放射し受信するアンテナと、
前記アンテナを介して送信する送信回路と、
前記アンテナを介して受信した信号を復調する受信回路と、
前記アンテナが前記第１の端子に接続され、前記送信回路および前記受信回路がそれぞれ前記第２の端子に接続され、前記アンテナを前記送信回路または前記受信回路に切り替えて接続する請求項１乃至５のいずれか１項に記載の高周波半導体スイッチと、
前記高周波半導体スイッチに端子切り替え信号を出力する無線制御回路と、
を備えることを特徴とする無線機器。
【請求項７】
前記送信回路および前記受信回路が、送受信回路として一体化されている
ことを特徴とする請求項６に記載の無線機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体スイッチおよび無線機器に関する。
【背景技術】
【０００２】
携帯電話等の無線機器では、送信回路および受信回路とアンテナとを接続するために、ＳＯＩ（Silicon  On  Insulator）基板上に形成されたＭＯＳＦＥＴによる高周波半導体スイッチが用いられる。
【０００３】
近年、携帯電話では使用される通信周波数帯の増大や通信規格の増加により、高周波半導体スイッチのマルチポート化が進んでいる。そのため、高周波半導体スイッチとして、１入力ｎ出力のＳＰｎＴ（Single-Pole  n-Throw）スイッチが用いられる。
【０００４】
ＳＰｎＴスイッチは、アンテナ端子と各ポートとの間に接続された多段構成のスルーＦＥＴと、それぞれのポートと接地端子との間に接続された多段構成のシャントＦＥＴとにより構成される。
【０００５】
ＳＰｎＴスイッチでは、ｎ個のスルーＦＥＴ群のうち導通するのは１つのスルーＦＥＴ群のみであり、他のスルーＦＥＴ群はオフ状態となる。したがって、マルチポート化によりポート数が増加するとオフ状態のスルーＦＥＴ群が多くなり、このため、オフ容量が増加し、挿入損失が増加傾向となる。
【０００６】
また、オフ状態のスルーＦＥＴ群に印加される電圧が高い場合、これらのスルーＦＥＴ群には、オフ容量によって発生する歪み電流が増加してくる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−５５１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、挿入損失を低減するとともに、オフ歪みの増大を抑制することができる高周波半導体スイッチおよび無線機器を提供することにある。
【課題を解決するための手段】
【０００９】
実施形態の高周波半導体スイッチは、第１の端子と、複数の第２の端子と、第１のスルーＦＥＴ群と、複数の第２のスルーＦＥＴ群と、シャントＦＥＴ群とを備える。第１のスルーＦＥＴ群は、直列に接続されたＭＯＳＦＥＴにより構成され、一端が前記第１の端子へ接続される。複数の第２のスルーＦＥＴ群は、それぞれが直列に接続されたＭＯＳＦＥＴにより構成され、それぞれの一端が前記第２の端子へ接続され、それぞれの他端が前記第１のスルーＦＥＴ群の他端へ共通に接続される。シャントＦＥＴ群は、前記第２の端子と接地端子との間に複数のＭＯＳＦＥＴが直列に接続される。
【図面の簡単な説明】
【００１０】
【図１】実施形態の高周波半導体スイッチの構成の例を示す回路図。
【図２】実施形態の高周波半導体スイッチを用いたＳＰ１２Ｔスイッチの構成の例を示す回路図。
【図３】図２に示したＳＰ１２ＴスイッチのＡＮＴ端子とＲＦ１端子間が導通したときの電気的等価回路図。
【図４】実施形態の高周波半導体スイッチのＴ１端子とＴ２１端子間が導通状態のときの電気的等価回路図。
【図５】実施形態の高周波半導体スイッチのＴ１端子とＴ２１〜Ｔ２ｘ端子間が非導通のときの電気的等価回路図。
【図６】実施形態の高周波半導体スイッチのオフ歪みを説明するための図。
【図７】実施形態の高周波半導体スイッチの挿入損失の周波数特性の例を示す図。
【図８】実施形態の高周波半導体スイッチを含む無線機器の構成の例を示すブロック図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１２】
（実施形態）
図１は、実施形態の高周波半導体スイッチの構成の例を示す回路図である。
【００１３】
本実施形態の高周波半導体スイッチ１は、高周波信号が入力または出力される第１の端子Ｔ１と、高周波信号が入力または出力されるｘ個の第２の端子Ｔ２１〜Ｔ２ｘと、直列に接続されたｎ個のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎにより構成され、一端が第１の端子Ｔ１へ接続される第１のスルーＦＥＴ群であるスルーＦＥＴ群Ａ  １１と、それぞれが直列に接続されたｍ個のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍにより構成され、それぞれの一端が第２の端子Ｔ２１〜Ｔ２ｘへ接続され、それぞれの他端がスルーＦＥＴ群Ａ  １１の他端へ共通に接続されるｘ個の第２のスルーＦＥＴ群であるスルーＦＥＴ群Ｂ  ２１〜２ｘと、第２の端子Ｔ２１〜Ｔ２ｘと接地端子との間にｋ個のＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋが直列に接続されたシャントＦＥＴ群３１〜３ｘと、を備える。
【００１４】
すなわち、本実施形態の高周波半導体スイッチ１では、従来は第１の端子Ｔ１と第２の端子Ｔ２１〜Ｔ２ｘの間に１段構成で接続されていたスルーＦＥＴ群が、スルーＦＥＴ群ＡとスルーＦＥＴ群Ｂによる２段構成とされる。
【００１５】
スルーＦＥＴ群Ａ  １１は、直列に接続されたｎ個のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎにより構成される。ＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎのゲート端子へは、抵抗ＲＡ１〜ＲＡｎを介して、スイッチ制御信号Ｃ１Ａが入力される。スイッチ制御信号Ｃ１Ａにより、ＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎの導通／非導通が制御される。
【００１６】
スルーＦＥＴ群Ｂ  ２１〜２ｘのそれぞれは、ｍ個のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍにより構成される。ＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍのゲート端子へは、抵抗ＲＢ１〜ＲＢｍを介して、スイッチ制御信号Ｃ１Ｂが入力される。スイッチ制御信号Ｃ１Ｂにより、ＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍの導通／非導通が制御される。
【００１７】
シャントＦＥＴ群３１〜３ｘは、直列に接続されたｋ個のＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋにより構成される。ＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋのゲート端子へは、抵抗ＲＳ１〜ＲＳｋを介して、スイッチ制御信号Ｃ１Ｂｎが入力される。スイッチ制御信号Ｃ１Ｂｎは、スイッチ制御信号Ｃ１Ｂの極性反転信号である。スイッチ制御信号Ｃ１Ｂｎにより、ＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋの導通／非導通が制御される。
【００１８】
ここで、各ＭＯＳＦＥＴには、好適には、ＳＯＩ（Silicon  On  Insulator）上に形成された完全空乏型ＭＯＳＦＥＴが用いられる。また、そのバックゲートは、電気的にフローティングとされる。これは、ゲート端子へ高抵抗を接続するとソース、ドレインの極性がなくなり、原理的に偶数時歪みの発生を防止できるからである。
【００１９】
図２に、本実施形態の高周波半導体スイッチ１を用いたＳＰ１２Ｔ（Single-Pole  12-Throw）スイッチ４０の構成の例が示される。ここでは、第２の端子の個数ｘが３（ｘ＝３）である高周波半導体スイッチ１を４個用いる例が示されている。
【００２０】
４個の高周波半導体スイッチ１（１−１、１−２、１−３、１−４）の第１の端子Ｔ１は、共通にＡＮＴ端子に接続されている。また、第２の端子Ｔ２１〜Ｔ２３は、それぞれ、ＲＦ１〜ＲＦ３端子、ＲＦ４〜ＲＦ６端子、ＲＦ７〜ＲＦ９端子、ＲＦ１０〜ＲＦ１２端子に接続されている。
【００２１】
図２に示す例において、例えば、ＡＮＴ端子とＲＦ１端子との間が導通されたときは、高周波半導体スイッチ１−１のスルーＦＥＴ群Ａ  １１およびスルーＦＥＴ群Ｂ  ２１が導通し、シャントＦＥＴ群３１は非導通となる。また、高周波半導体スイッチ１−１のスルーＦＥＴ群Ｂ  ２２、Ｂ２３は非導通となり、シャントＦＥＴ群３２、３３は導通する。
【００２２】
また、高周波半導体スイッチ１−２〜１−４では、スルーＦＥＴ群Ａ  １１およびスルーＦＥＴ群Ｂ  ２１〜２３が非導通となり、シャントＦＥＴ群３１〜３３は導通する。
【００２３】
図３は、この場合の電気的等価回路である。ここでは、導通しているＦＥＴ群をオン抵抗Ｒｏｎで表し、非導通のＦＥＴ群をオフ容量Ｃｏｆｆで表している。
【００２４】
この場合、本実施形態では、スルーＦＥＴ群がスルーＦＥＴ群ＡとスルーＦＥＴ群Ｂの２段構成となっているため、高周波半導体スイッチ１−２〜１−４では、スルーＦＥＴ群Ａ  １１のオフ容量と、スルーＦＥＴ群Ｂ  ２１〜２３のオフ容量が直列接続される。
【００２５】
そのため、例えば、それぞれのスルーＦＥＴ群のオフ容量が等しいとすると、スルーＦＥＴ群Ａ  １１とスルーＦＥＴ群Ｂ  ２１〜２３のトータルのオフ容量は、０．７５Ｃｏｆｆとなる。したがって、ＳＰ１２Ｔスイッチ４０全体のオフ容量は、４．２５Ｃｏｆｆとなる。
【００２６】
これに対して、スルーＦＥＴ群を１段構成とした場合、ＳＰ１２Ｔスイッチ全体のオフ容量は、１１Ｃｏｆｆである。すなわち、本実施形態の場合、スルーＦＥＴ群が１段構成の場合に比べて、ＳＰ１２Ｔスイッチのオフ容量を約３９％に削減することができる。
【００２７】
多ポートスイッチでは、総オフ容量が大きいと反射損失が増大し、２ＧＨｚを超える周波数帯での挿入損失が大きく劣化する。しかし、本実施形態では、上述したように、総オフ容量を小さくできるので、２ＧＨｚを超える周波数帯での挿入損失を大幅に改善することができる。
【００２８】
このように、挿入損失は、スルーＦＥＴ群Ａ  １１およびスルーＦＥＴ群Ｂ  ２１〜２３のオフ容量が小さいほど小さくなる。このオフ容量は、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎのゲート幅ＷｇＡおよびスルーＦＥＴ群Ｂ  ２１〜２３のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍのゲート幅ＷｇＢを小さくするほど小さくなる。しかし、ゲート幅ＷｇＡおよびＷｇＢを小さくすると、スルーＦＥＴ群Ａ  １１およびスルーＦＥＴ群Ｂ  ２１〜２３のオン抵抗が増加する。オン抵抗が増加すると、ＳＰ１２Ｔスイッチ４０の伝搬損失が増加する。
【００２９】
例えば、携帯電話では、ＲＦポートに入力される電力は３５ｄＢｍと大電力であるため、抵抗性の伝搬損失が増加すると、スイッチ内部で発生する熱量が増加する。例えば、伝搬損失が０．５ｄＢの場合は電力損失が約３４０ｍＷであるのに対して、伝搬損失が１ｄＢの場合は電力損失が約６５０ｍＷにもなる。電力損失が大きくなると、スイッチの挿入損失や歪み特性が劣化してしまう。
【００３０】
そのため、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎのゲート幅ＷｇＡおよびスルーＦＥＴ群Ｂ  ２１〜２３のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍのゲート幅ＷｇＢは一定以下にはできず、同程度の大きさ（ＷｇＡ＝ＷｇＢ）とするのが最適である。
【００３１】
また、本実施形態の高周波半導体スイッチ１では、上述したような挿入損失の低減とともに、スルーＦＥＴ群ＢのＭＯＳＦＥＴの個数ｍおよびスルーＦＥＴ群ＡのＭＯＳＦＥＴの個数ｎを適切に設定することにより、オフ歪みを要求される水準以下に抑制することができる。
【００３２】
以下、オフ歪みを要求される水準以下に抑制するための、スルーＦＥＴ群ＢのＭＯＳＦＥＴの個数ｍと、スルーＦＥＴ群ＡのＭＯＳＦＥＴの個数ｎの設定について説明する。
【００３３】
まず、図４を参照して、スルーＦＥＴ群ＢのＭＯＳＦＥＴの個数ｍの設定について説明する。
【００３４】
図４は、本実施形態の高周波半導体スイッチ１のＴ１端子とＴ２１端子との間が導通状態であるときの等価回路図である。
【００３５】
この場合、Ｔ２１端子に接続されたスルーＦＥＴ群Ｂ  ２１のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍは非線形抵抗ＲｏｎＢで表され、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎは非線形抵抗ＲｏｎＡで表される。また、Ｔ２１端子に接続されたシャントＦＥＴ群３１のＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋは非線形容量ＣｏｆｆＳで表される。
【００３６】
一方、Ｔ２２〜Ｔ２ｘ端子に接続されたスルーＦＥＴ群Ｂ  ２２〜２ｘのＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍは非線形容量ＣｏｆｆＢで表される。また、シャントＦＥＴ群３２〜３ｘのＭＯＳＦＥＴ  ＴＳ１〜ＴＳｋは、オフポートに現れる電圧振幅が極めて小さいので、線形抵抗ＲｏｎＳで表される。
【００３７】
この場合、Ｔ２２〜Ｔ２ｘ端子がシャントＦＥＴ群２〜３ｘによって接地電位に接続されているため、Ｔ２２〜Ｔ２ｘ端子に接続されたスルーＦＥＴ群Ｂ  ２２〜２ｘには、Ｔ２１端子に入力される電圧Ｖｉｎと同等の電圧が印加される。
【００３８】
このとき、スルーＦＥＴ群Ｂ  ２２〜２ｘは、高周波信号が入力された場合において遮断状態を維持し、オフ歪みを要求される水準（例えば７０ｄＢｃ）以下に抑える必要がある。そのため、スルーＦＥＴ群Ｂ  ２１のＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍのソース・ドレイン間に印加される電圧ＶｄｓＢをブレークダウン電圧Ｖｂｋよりも小さくする必要がある。すなわち、ＶｄｓＢ＝ｙ・Ｖｂｋ（ｙ＜１）とする必要がある。
【００３９】
ここで、ＶｄｓＢ＝Ｖｉｎ／ｍであるので、Ｖｉｎ／ｍ＝ｙ・Ｖｂｋと表される。したがって、スルーＦＥＴ群ＢのＭＯＳＦＥＴの個数ｍは、
ｍ＝Ｖｉｎ／（ｙ・Ｖｂｋ）
とする必要がある。
【００４０】
ここで、携帯電話を例にとると、Ｔ２１端子に入力される電力は最大で３５ｄＢｍであり、特性インピーダンスを５０Ωとすると、電圧振幅の半値幅は１７．７８Ｖとなる。さらに、アンテナのインピーダンス変動を考慮すると、Ｖｉｎ＝２６．６Ｖ程度と見込まれる。
【００４１】
また、バックゲートフローティング型のＭＯＳＦＥＴのゲート酸化膜厚を９ｎｍ、ゲート長を０．２５μｍ、しきい値電圧を０Ｖとすると、そのブレークダウン電圧Ｖｂｋはおよそ２．５Ｖとなる。
【００４２】
そこで、ｙ＝０．７５と設定すると、スルーＦＥＴ群ＢのＭＯＳＦＥＴの個数ｍは、
ｍ＝１４
と求められる。
【００４３】
次に、図５を参照して、スルーＦＥＴ群ＡのＭＯＳＦＥＴの個数ｎの設定について説明する。
【００４４】
図５は、本実施形態の高周波半導体スイッチ１のＴ１端子とＴ２１〜Ｔ２ｘ端子との間が総て非導通状態であるときの等価回路図である。この場合、総てのスルーＦＥＴは非線形容量で表され、総てのシャントＦＥＴは線形抵抗で表される。
【００４５】
このとき、Ｔ１端子に入力される電圧をＶｉｎ、スルーＦＥＴ群Ａ  １１のオフ容量をＣＡ、スルーＦＥＴ群Ｂ  ２１〜２ｘのオフ容量をＣＢとすると、スルーＦＥＴ群Ａ  １１の両端に印加される電圧ＶＡは、
ＶＡ＝ｘＣＢ／（ＣＡ＋ｘＣＢ）・Ｖｉｎ
となる。
【００４６】
図６は、Ｔ１端子とＴ２１〜Ｔ２ｘ端子間に印加される電圧が比較的小さい場合の歪み成分のみを考慮したときの等価回路モデルである。
【００４７】
この場合、非線形容量で発生する歪み成分は、電流源でモデル化することができる。また、電圧振幅が小さい場合は、歪み成分として最低次の３次歪みのみを考えればよい。
【００４８】
このような電流源の直列接続では、電流値の小さい電流源によって電流値は制限される。そのため、スルーＦＥＴ群Ａ  １１で大きな歪み電流が発生しようとしても、歪み電流の通過経路がないため、結果的に大きな歪み電流は生じないことになる。
【００４９】
ただし、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴのソース・ドレイン間電圧がドレイン耐圧を超えるとブレークダウンが発生し、ＭＯＳＦＥＴを容量でモデル化できない状況となる。
【００５０】
そのため、本実施形態では、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴのソース・ドレイン間電圧をＶｄｓＡ、スルーＦＥＴ群Ｂ  ２１〜２ｘのソース・ドレイン間電圧をＶｄｓＢ、ブレークダウン電圧をＶｂｋとすると、
ＶｄｓＢ≦ＶｄｓＡ≦Ｖｂｋ
とする必要がある。
【００５１】
ここで、ＶｄｓＡ＝ＶＡ／ｎであり、Ｖｂｋ＝（Ｖｉｎ／ｍ）／ｙであるので、
ＶＡ≦（ｎ／ｍ）×（Ｖｉｎ／ｙ）
となる。
【００５２】
また、先に示したように、
ＶＡ＝ｘＣＢ／（ＣＡ＋ｘＣＢ）・Ｖｉｎである。
【００５３】
このとき、オフ容量ＣＡ、ＣＢは、ＭＯＳＦＥＴの単位ゲート幅当りの容量をＣｏｆｆとし、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴ  ＴＡ１〜ＴＡｎのゲート幅をＷｇＡ、スルーＦＥＴ群Ｂ  ２１〜２ｘのＭＯＳＦＥＴ  ＴＢ１〜ＴＢｍのゲート幅をＷｇＢとすると、
ＣＡ＝（ＷｇＡ／ｎ）・Ｃｏｆｆ、ＣＢ＝（ＷｇＢ／ｍ）・Ｃｏｆｆと表される。
【００５４】
これより、スルーＦＥＴ群Ａ  １１のＭＯＳＦＥＴの個数ｎは、
ｎ≧ｍ・｛ｙ−ＷｇＡ／（ｘ・ＷｇＢ）｝
とする必要がある。
【００５５】
例えば、ｍ＝１４、ｘ＝３、ｙ＝０．７５とし、ＷｇＡ＝ＷｇＢとした場合、
ｎ≧６
とする必要がある。
【００５６】
以上により、スルーＦＥＴ群ＡおよびスルーＦＥＴ群ＢのＭＯＳＦＥＴの適切な個数が決定される。
【００５７】
図７に、ｍ＝１４、ｎ＝６としたときの本実施形態の高周波半導体スイッチの挿入損失の周波数特性の例を示す。また、参考例として、スルーＦＥＴ群を１段構成とした場合の挿入損失の周波数特性も示す。
【００５８】
図７に示すように、参考例では２ＧＨｚを超える周波数での挿入損失が１．３ｄＢ以上となるのに対し、本実施形態の場合、挿入損失が０．８ｄＢと大幅に低減される。
【００５９】
このような本実施形態では、スルーＦＥＴ群ＡおよびスルーＦＥＴ群ＢのＭＯＳＦＥＴの個数を適切に設定することにより、挿入損失が低減するとともに、オフ歪みの増大を抑制することができる。
【００６０】
図８は、本実施形態の高周波半導体スイッチ１を含む無線機器の構成の例を示すブロック図である。
【００６１】
この無線機器５０は、高周波半導体スイッチ１−１〜１−４を有するＳＰ１２Ｔスイッチ４０と、高周波半導体スイッチ１−１〜１−４のＴ１端子に接続され、電波を放射し受信するアンテナ５１と、高周波半導体スイッチ１−１、１−３のＴ２１〜Ｔ２３端子に接続される送信回路５２ａ〜５２ｆと、高周波半導体スイッチ１−２、１−４のＴ２１〜Ｔ２３端子に接続される受信回路５３ａ〜５３ｆと、高周波半導体スイッチ１−１〜１−４に端子切り替え信号を出力する無線制御回路５４と、を備える。
【００６２】
送信回路５２ａ〜５２ｆは、送信信号を変調してアンテナ５１を介して送信する。
【００６３】
受信回路５３ａ〜５３ｆは、アンテナ５１を介して受信した高周波信号を復調する。
【００６４】
無線制御回路５４は、高周波半導体スイッチ１−１〜１−４のそれぞれへ、スイッチ制御信号Ｃ１Ａ、Ｃ１Ｂ〜ＣｘＢおよびＣ１Ｂｎ〜ＣｘＢｎを出力し、アンテナ５１と送信回路５２ａ〜５２ｆおよび受信回路５３ａ〜５３ｆとの間の接続を切り替える。
【００６５】
このような本実施形態の高周波半導体スイッチ１を使用する無線機器５０では、アンテナ５１と送信回路５２ａ〜５２ｆおよび受信回路５３ａ〜５３ｆとの間の挿入損失を低減することができるとともに、オフ歪みを所望の水準以下に抑えることができる。
【００６６】
なお、送信回路５２ａ〜５２ｆと受信回路５３ａ〜５３ｆは、その回路を一体化させて送受信回路としてもよい。
【００６７】
以上説明した実施形態の高周波半導体スイッチおよび無線機器によれば、挿入損失が低減するとともに、オフ歪みの増大を抑制することができる。
【００６８】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６９】
１、１−１〜１−４  高周波半導体スイッチ
１１  スルーＦＥＴ群Ａ
２１〜２ｘ  スルーＦＥＴ群Ｂ
３１〜３ｘ  シャントＦＥＴ群
４０  ＳＰ１２Ｔスイッチ
５０  無線機器
５１  アンテナ
５２ａ〜５２ｆ  送信回路
５３ａ〜５３ｆ  受信回路
５４  無線制御回路５４
Ｔ１、Ｔ２１〜Ｔ２ｘ  端子
ＴＡ１〜ＴＡｎ、ＴＢ１〜ＴＢｍ、ＴＳ１〜ＴＳｋ  ＭＯＳＦＥＴ
【図１】
2014150439.tif 000003
【図２】
2014150439.tif 000004
【図３】
2014150439.tif 000005
【図４】
2014150439.tif 000006
【図５】
2014150439.tif 000007
【図６】
2014150439.tif 000008
【図７】
2014150439.tif 000009
【図８】
2014150439.tif 000010