(57)【要約】【課題】ラインバッファに格納された各ＣＩＳのデータを効率よくフレームバッファへ転送して、原稿上で１ライン分に相当するラインデータを生成する。【解決手段】メモリコントローラ１９が、ＣＩＳの読取可能領域内の必須読取領域と対応する必須読取アドレス範囲に基づいて、ラインバッファ１３上の各ラインバッファ領域から、ＤＭＡバッファ１４を介して当該ＣＩＳの必須読取アドレス範囲に保存されているデータを読み出して、フレームバッファ１５のうち当該ＣＩＳと対応するフレームバッファ領域へＤＭＡ転送する。この際、予めＣＩＳごとに設定されている読取タイミング差に基づいて、転送先アドレスを指定することにより、原稿上における当該データのライン位置に応じた記憶領域へＤＭＡ転送し、各フレームバッファ領域から、同一ライン位置に対応する記憶領域からデータを読み出すことにより、１ライン分のデータを生成する。【選択図】  図１
2014150411.tif 000002
【特許請求の範囲】
【請求項１】
主走査方向に沿って千鳥状に配置された複数のＣＩＳ（Contact Image Sensor）を有し、これらＣＩＳごとに原稿から順次読み取ったデータに基づき、前記原稿上で主走査方向に沿った１ライン分に相当するデータを順次生成して外部装置へ出力する画像読取装置であって、
前記ＣＩＳごとにラインバッファ領域を有し、前記各ＣＩＳで同一タイミングに読み取ったデータを、当該ＣＩＳと対応するラインバッファ領域でそれぞれ記憶するラインバッファと、
前記ＣＩＳごとにフレームバッファ領域を有し、ＤＭＡバッファを介して前記ラインバッファからＤＭＡ転送された前記各ＣＩＳのデータを、当該ＣＩＳと対応するフレームバッファ領域でそれぞれ記憶するフレームバッファと、
前記フレームバッファからデータ転送されたデータを前記外部装置へ出力する通信Ｉ／Ｆ部と、
前記ラインバッファから前記フレームバッファに対するＤＭＡ転送、および、前記フレームバッファから前記通信Ｉ／Ｆ部へのデータ転送を制御するメモリコントローラとを備え、
前記メモリコントローラは、
前記ＣＩＳの読取可能領域内に設けた必須読取領域に対応して予め前記ＣＩＳごとに設定されている前記ラインバッファ上の必須読取アドレス範囲に基づいて、前記各ラインバッファ領域から、当該ＣＩＳの必須読取アドレス範囲に保存されているデータを読み出して、当該ＣＩＳと対応する前記フレームバッファ領域へ前記ＤＭＡバッファを介してＤＭＡ転送し、
前記フレームバッファ領域へデータをＤＭＡ転送する際、当該ＣＩＳの副走査方向における読取タイミング差に基づいて、当該フレームバッファ領域内における転送先アドレスを指定することにより、副走査方向における当該データのライン位置に応じた記憶領域へ格納し、
前記各フレームバッファ領域から、同一ライン位置に対応する前記記憶領域に記憶されているデータを読み出すことにより、前記主走査方向に沿った１ライン分のデータを生成して前記通信Ｉ／Ｆ部に転送する
ことを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置において、
前記ＤＭＡバッファは、前記ラインバッファ領域から前記フレームバッファ領域へデータをＤＭＡ転送する際、前記ラインバッファから第１のバス幅で読み出されたデータを一時記憶し、これらデータを当該第１のバス幅の２倍以上のバス幅を有する第２のバス幅で前記フレームバッファへ転送することを特徴とする画像読取装置。
【請求項３】
請求項１または請求項２に記載の画像読取装置において、
前記読取可能領域は、主走査方向における両端部に、原稿照明光の光強度が変化する光強度変化領域を有するとともに、これら光強度変化領域間に当該光強度が一定となる光強度一定領域を有し、
前記ＣＩＳは、前記光強度一定領域の端部が隣接ＣＩＳ間で互いに重複するよう、前記主走査方向に沿って千鳥状に配置されており、
前記必須読取アドレス範囲は、前記光強度一定領域が重複する重複領域内に設けられた境界で区分される前記必須読取領域と対応する前記ラインバッファ上の必須読取アドレス範囲からなる
ことを特徴とする画像読取装置。
【請求項４】
請求項１〜請求項３のいずれか１つに記載の画像読取装置において、
前記メモリコントローラは、前記ラインバッファ領域から前記フレームバッファ領域へデータをＤＭＡ転送する際、前記原稿の読取開始から計数した読取ライン数と副走査方向における前記ＣＩＳの配置間隔を示す間隔ライン数とを比較することにより、前記各ラインバッファ領域で記憶されているデータの有効性を確認し、これらデータのうち当該有効性が確認されたデータのみを前記ラインバッファ領域から前記フレームバッファ領域へＤＭＡ転送することを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取技術に関し、特に主走査方向に沿って千鳥状に配置された複数のＣＩＳを用いて、原稿から読み取ったデータを外部装置へ出力する際のデータ処理技術に関する。
【背景技術】
【０００２】
密着型のイメージセンサであるＣＩＳ（Contact Image Sensor）を用いて原稿を読み取る場合、ＣＩＳの読取可能領域の幅より原稿サイズが大きい場合、複数のＣＩＳを主走査方向に沿って千鳥状に配置し、これらＣＩＳで読み取ったデータから、原稿上で主走査方向に沿った１ライン分のデータを構成することになる。
【０００３】
従来、このような主走査方向に沿って千鳥状に配置された複数のＣＩＳを用いた画像読取装置として、各ＣＩＳで読み取ったデータを、読取時間と関連付けてラインバッファに格納した後、ＣＰＵが、副走査方向において原稿が搬送されていく下流側に位置するＣＩＳについては時間ｔのデータをラインバッファから読み出すとともに、原稿が搬送されてくる上流側に位置するＣＩＳについては時間ｔ−１のデータをラインバッファから読み出すことにより、原稿上での１ライン分に相当するラインデータをＣＰＵで生成して、フレームバッファに転送する技術が提案されている（例えば、特許文献１など参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３１４７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来技術では、ラインバッファに格納された各ＣＩＳのデータをフレームバッファへ転送する際、ＣＰＵが転送制御を行っているため、データ転送効率が悪いという問題点があった。
【０００６】
すなわち、従来技術のように、画像取込装置のＣＰＵで、転送制御を行う場合、ラインバッファからフレームバッファへのデータ転送の効率を改善するためには、転送データのバス幅を大きくすることや、ＣＰＵの動作クロックを高速化することが考えられる。しかし、バス幅の大きいＣＰＵや動作クロックの速いＣＰＵは高価であり、画像読取装置のコストアップの原因となる。さらに、ＣＰＵのバス幅変更に伴い、周辺回路もそのバス幅に対応させるための変更が必要となり、設計変更作業が増大する原因となる。
【０００７】
また、画像読取装置のＣＰＵは、原稿読取時の原稿位置に応じた読取処理制御や原稿搬送制御、外部装置からのリクエストに応じて、外部装置へ送信するデータ量や送信タイミングを制御するデータ送信制御、ユーザ操作で指示された処理を実行する処理制御など、各種の処理を実行する必要がある。これら処理の多くは、ＣＰＵへの割込信号等に基づき実行されるものとなっている。したがって、従来技術のように、ＣＰＵでラインバッファからフレームバッファへのデータ転送を制御した場合、割込信号によりデータ転送が途中で中断されることになる。このため、データ転送効率が低下して、原稿読取時間が増大する原因となる。
【０００８】
また、従来技術によれば、ラインバッファからフレームバッファへデータ転送する途中で、ＣＰＵが各ＣＩＳで読み取ったデータを結合して、原稿上での１ライン分に相当するラインデータを生成して、フレームバッファに格納しているため、ラインデータ生成に時間がかかり、データ転送効率が低下する原因となる。
【０００９】
本発明はこのような課題を解決するためのものであり、ラインバッファに格納された各ＣＩＳのデータを効率よくフレームバッファへ転送して、原稿上で１ライン分に相当するラインデータを生成できるデータ処理技術を提供することを目的としている。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明にかかる画像読取装置は、主走査方向に沿って千鳥状に配置された複数のＣＩＳ（Contact Image Sensor）を有し、これらＣＩＳごとに原稿から順次読み取ったデータに基づき、前記原稿上で主走査方向に沿った１ライン分に相当するデータを順次生成して外部装置へ出力する画像読取装置であって、前記ＣＩＳごとにラインバッファ領域を有し、前記各ＣＩＳで同一タイミングに読み取ったデータを、当該ＣＩＳと対応するラインバッファ領域でそれぞれ記憶するラインバッファと、前記ＣＩＳごとにフレームバッファ領域を有し、ＤＭＡバッファを介して前記ラインバッファからＤＭＡ転送された前記各ＣＩＳのデータを、当該ＣＩＳと対応するフレームバッファ領域でそれぞれ記憶するフレームバッファと、前記フレームバッファからデータ転送されたデータを前記外部装置へ出力する通信Ｉ／Ｆ部と、前記ラインバッファから前記フレームバッファに対するＤＭＡ転送、および、前記フレームバッファから前記通信Ｉ／Ｆ部へのデータ転送を制御するメモリコントローラとを備え、前記メモリコントローラは、前記ＣＩＳの読取可能領域内に設けた必須読取領域に対応して予め前記ＣＩＳごとに設定されている前記ラインバッファ上の必須読取アドレス範囲に基づいて、前記各ラインバッファ領域から、当該ＣＩＳの必須読取アドレス範囲に保存されているデータを読み出して、当該ＣＩＳと対応する前記フレームバッファ領域へ前記ＤＭＡバッファを介してＤＭＡ転送し、前記フレームバッファ領域へデータをＤＭＡ転送する際、当該ＣＩＳの副走査方向における読取タイミング差に基づいて、当該フレームバッファ領域内における転送先アドレスを指定することにより、副走査方向における当該データのライン位置に応じた記憶領域へ格納し、前記各フレームバッファ領域から、同一ライン位置に対応する前記記憶領域に記憶されているデータを読み出すことにより、前記主走査方向に沿った１ライン分のデータを生成して前記通信Ｉ／Ｆ部に転送するようにしたものである。
【００１１】
また、本発明にかかる上記画像読取装置の一構成例は、前記ＤＭＡバッファが、前記ラインバッファ領域から前記フレームバッファ領域へデータをＤＭＡ転送する際、前記ラインバッファから第１のバス幅で読み出されたデータを一時記憶し、これらデータを当該第１のバス幅の２倍以上のバス幅を有する第２のバス幅で前記フレームバッファへ転送するようにしたものである。
【００１２】
また、本発明にかかる上記画像読取装置の一構成例は、前記読取可能領域が、主走査方向における両端部に、原稿照明光の光強度が変化する光強度変化領域を有するとともに、これら光強度変化領域間に当該光強度が一定となる光強度一定領域を有し、前記ＣＩＳは、前記光強度一定領域の端部が隣接ＣＩＳ間で互いに重複するよう、前記主走査方向に沿って千鳥状に配置されており、前記必須読取アドレス範囲は、前記光強度一定領域が重複する重複領域内に設けられた境界で区分される前記必須読取領域と対応する前記ラインバッファ上の必須読取アドレス範囲からなるものである。
【００１３】
また、本発明にかかる上記画像読取装置の一構成例は、前記メモリコントローラが、前記ラインバッファ領域から前記フレームバッファ領域へデータをＤＭＡ転送する際、前記原稿の読取開始から計数した読取ライン数と副走査方向における前記ＣＩＳの配置間隔を示す間隔ライン数とを比較することにより、前記各ラインバッファ領域で記憶されているデータの有効性を確認し、これらデータのうち当該有効性が確認されたデータのみを前記ラインバッファ領域から前記フレームバッファ領域へＤＭＡ転送するようにしたものである。
【発明の効果】
【００１４】
本発明によれば、ラインバッファに格納された各ＣＩＳのデータをフレームバッファへ転送する際、ＣＰＵではなく、メモリコントローラで転送制御が行われることになる。したがって、メモリコントローラにおいて、ＤＭＡ転送に用いるバス幅を大幅に拡大し、動作クロックを高速化することができ、データ転送効率を容易に改善することができる。また、ＣＰＵのバス幅や動作クロックを変更する必要がないため、これら変更に伴う、ＣＰＵのコストアップや、周辺回路の変更に伴う設計変更作業の増大を回避できる。
【００１５】
これに加えて、ＣＰＵとは別個に、メモリコントローラ１９が制御する回路範囲だけでバス幅や動作クロックを変更できるため、ＣＰＵのバス幅や動作クロックなどのＣＰＵ性能に依存することなくデータ転送効率を改善することができる。また、ＣＰＵ割込信号等によりデータ転送が途中で中断されることがなくなるため、データ転送効率の低下や、原稿読取時間が増大を回避することができる。
【００１６】
また、本発明によれば、予めＣＩＳごとに設定されているラインバッファ上の必須読取アドレス範囲に基づいて、当該ＣＩＳの読取可能領域内の必須読取領域と対応するデータのみが読み出される。このため、ラインデータとして不要なデータが削除された後、フレームバッファ領域へＤＭＡ転送されることになり、ＤＭＡ転送の対象となるデータ量を必要最小限に削減することができ、データ転送効率を改善できる。この際、読出動作と同時に、ラインデータとして不要なデータが削除されるため、外部装置側に転送するデータ量を削減することができ、結果としてデータ転送効率を改善できる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態にかかる画像読取装置の構成を示すブロック図である。
【図２】ＣＩＳの配置例を示す説明図である。
【図３】読取データの構成例である。
【図４】多重化データの構成例である。
【図５】出力データの構成例である。
【図６】ラインバッファの構成例である。
【図７】必須読取アドレス範囲の設定例である。
【図８】擬似ラインデータの構成例である。
【図９】ＤＭＡバッファの構成例である。
【図１０】書込データＳＥの構成例である。
【図１１】フレームバッファの構成例である。
【図１２】正規ラインデータの構成例である。
【図１３】ＣＰＵとメモリコントローラによるデータ転送の違いを示す説明図である。
【図１４】ＣＩＳと光源の構成を示す説明図である。
【図１５】原稿照明光の光強度変化を示す説明図である。
【図１６】従来の必須読取領域を示す説明図である。
【図１７】第２の実施の形態にかかる必須読取領域を示す説明図である。
【図１８】原稿読取開始タイミングを示す説明図である。
【図１９】第３の実施の形態にかかるデータ転送制御処理（読取開始対応）を示すフローチャートである。
【図２０】原稿読取範囲の先端が上流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。
【図２１】原稿読取範囲の先端が下流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。
【図２２】原稿読取終了タイミングを示す説明図である。
【図２３】第３の実施の形態にかかるデータ転送制御処理（読取終了対応）を示すフローチャートである。
【図２４】原稿読取範囲の後端が上流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。
【図２５】原稿読取範囲の後端が下流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。
【発明を実施するための形態】
【００１８】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる画像読取装置１０について説明する。図１は、第１の実施の形態にかかる画像読取装置の構成を示すブロック図である。
【００１９】
この画像読取装置１０は、主走査方向に沿って千鳥状に配置された複数のＣＩＳを有し、これらＣＩＳごとに原稿から読み取ったデータから、当該原稿上で主走査方向に沿った１ライン分のラインデータを生成して、パーソナルコンピュータなどの外部装置２０へ出力する機能を有している。ここでは、５つのＣＩＳを備える場合を例として説明するが、ＣＩＳの数については、５つに限定されるものではない。
【００２０】
画像読取装置１０には、主な回路部として、ＣＩＳ１〜ＣＩＳ５、ＡＦＥ１〜ＡＦＥ５、多重化部１１、画像処理部１２、ラインバッファ１３、ＤＭＡバッファ１４、フレームバッファ１５、転送バッファ１６、通信Ｉ／Ｆ部１７、ＣＰＵ１８、およびメモリコントローラ１９が設けられている。
【００２１】
ＣＩＳ１〜ＣＩＳ５は、一般的な密着型のイメージセンサである。図２は、ＣＩＳの配置例を示す説明図である。ここでは、副走査方向に間隔ライン数としてｄライン分だけ距離を置いて、主走査方向に沿って千鳥状に配置されている。これらＣＩＳ１〜ＣＩＳ５は、主走査方向に隣接するＣＩＳとの間で、主走査方向において互いの読取可能領域Ｗ１〜Ｗ５の端部が重複するよう配置されている。また、これら読取可能領域Ｗ１〜Ｗ５には、予め必須読取領域Ｒ１〜Ｒ５が設定されており、これら必須読取領域Ｒ１〜Ｒ５のデータが結合されて、１ライン分の擬似ラインデータとなる。
【００２２】
なお、これらデータからなるラインデータは、千鳥状に配置されたＣＩＳ１〜ＣＩＳ５で同一タイミングで並列的に読み取られたデータであり、副走査方向においてｄライン分だけずれた原稿位置を読み込んだデータである。このため、このようなずれを含むラインデータを擬似ラインデータと呼び、原稿上における１ラインに相当するラインデータを正規ラインデータと呼ぶことにする。
【００２３】
ＡＦＥ１〜ＡＦＥ５は、ＣＩＳ１〜ＣＩＳ５ごとに設けられて、これらＣＩＳ１〜ＣＩＳ５において、同一タイミングで原稿を読み取った読取可能領域Ｗ１〜Ｗ５内の各画素値を示すアナログデータＡ１〜Ａ５を、デジタルの読取データＳＡ１〜ＳＡ５に順次Ａ／Ｄ変換して出力する回路部である。図３は、読取データの構成例である。ここでは、読取タイミングｔａごとに、アナログデータＡ１〜Ａ５がＡ／Ｄ変換され、読取データＳＡ１〜ＳＡ５として並列的に出力されている。
【００２４】
多重化部１１は、ＡＦＥ１〜ＡＦＥ５から出力された読取データＳＡ１〜ＳＡ５を、予め設けられているタイムスロットに格納することにより、高ビットレートの多重化データＳＢを生成して出力する回路部である。図４は、多重化データの構成例である。ここでは、読取タイミングｔａに対応するデータ区間ｔｂごとに５つのタイムスロットＢ１〜Ｂ５が設けられており、これらタイムスロットＢ１〜Ｂ５に、読取データＳＡ１〜ＳＡ５が格納されて多重化される。この際、パイプライン処理で、読取データＳＡ１〜ＳＡ５を多重化データＳＢに順次多重化するため、データ区間ｔｂは読取タイミングｔａの時間長と等しく設定されている。
【００２５】
画像処理部１２は、専用の画像処理用回路からなり、多重化部１１から出力された多重化データＳＢを入力し、この多重化データＳＢから読取データＳＡ１〜ＳＡ５を取り出して、色調変換などの画像処理を実行する機能と、読取データＳＡ１〜ＳＡ５ごとに得られた画像処理後のデータＣ１〜Ｃ５を、例えば８ビットのビット幅Ｗｆを有する出力データＳＣに分割して、ラインバッファ１３へ順に出力する機能とを有している。図５は、出力データの構成例である。ここでは、データＣ１〜Ｃ５が、それぞれｍ個のデータＣ１１，Ｃ１２，…，Ｃ１ｍ、〜、Ｃ５１，Ｃ５２，…，Ｃ５ｍに分割されて出力されている。
【００２６】
ラインバッファ１３は、半導体メモリ回路からなり、２つのラインバッファ１３Ｐ，１３Ｓが設けられている。これらラインバッファ１３Ｐ，１３Ｓは、それぞれ、ＣＩＳ１〜ＣＩＳ５ごとにラインバッファ領域を有し、各ＣＩＳ１〜ＣＩＳ５で同一タイミングに読み取って得られたデータ、ここでは画像処理部１２から出力されたデータＣ１〜Ｃ５を、当該ＣＩＳと対応するラインバッファ領域でそれぞれ記憶する機能を有している。
ラインバッファ１３Ｐ，１３Ｓは、いずれか一方がデータの書込動作している場合、他方がデータの読出動作をするものとなっており、メモリコントローラ１９は、ラインバッファ１３Ｐ，１３Ｓの動作を順次切替制御する。これにより、画像処理部１２からのデータＣ１〜Ｃ５が、待ち時間なく、ラインバッファ１３Ｐ，１３Ｓを介して、後段のＤＭＡバッファ１４へ転送される。
【００２７】
図６は、ラインバッファの構成例である。ここでは、ＣＩＳ１〜ＣＩＳ５ごとに設けられたラインバッファ領域が設けられており、これらラインバッファ領域に、それぞれｍ個のデータＣ１１，Ｃ１２，…，Ｃ１ｍ、〜、Ｃ５１，Ｃ５２，…，Ｃ５ｍが格納されている。
メモリコントローラ１９には、当該ＣＩＳの読取可能領域内の必須読取領域と対応するラインバッファ上の必須読取アドレス範囲が、これらラインバッファ領域ごとに予め設定されている。図７は、必須読取アドレス範囲の設定例である。ここでは、ＣＩＳ１〜ＣＩＳ５ごとに、読出開始アドレスＡＤＳ１〜ＡＤＳ５と読出終了アドレスＡＤＥ１〜ＡＤＥ５とが設定されている。
【００２８】
ラインバッファ１３Ｐ，１３Ｓでは、各ＣＩＳ１〜ＣＩＳ５に対応するラインバッファ領域から、必須読取アドレス範囲に基づいて、隣接するＣＩＳ１〜ＣＩＳ５間で読取画素が重複していない１ライン分の擬似ラインデータＳＤを構成するデータＤ１〜Ｄ５のみが読み出される。なお、このデータＤ１〜Ｄ５は、前述したように、千鳥状に配置されたＣＩＳ１〜ＣＩＳ５で同時に読み取られた擬似ラインデータであり、原稿上における１ライン分の正規ラインデータではない。
【００２９】
図８は、擬似ラインデータの構成例である。ここでは、擬似ラインデータＳＤを構成するデータＤ１〜Ｄ５が、入力ビット幅Ｗｆよりも大きい、例えば３２ビットのビット幅Ｗｄからなるｋ個のデータＤ１１，Ｄ１２，…，Ｄ１ｋ、〜、Ｄ５１，Ｄ５２，…，Ｄ５ｋにそれぞれ分割されて出力される。
【００３０】
これにより、ＣＩＳ１〜ＣＩＳ５で読み取られた読取可能領域内に存在する全ての画素データから、必須読取領域内に存在する必須の画素データのみが抽出され、擬似ラインデータＳＤとして出力される。
したがって、ラインバッファ１３からフレームバッファ１５へＤＭＡ転送する際、ラインバッファ１３からのデータ読出時に、擬似ラインデータＳＤとして不要なデータが排除されて、ＤＭＡ転送される。これにより、外部装置側に転送するデータ量を削減することができ、結果としてデータ転送効率が改善される。
【００３１】
ＤＭＡバッファ１４は、半導体メモリ回路からなり、ラインバッファ１３からフレームバッファ１５へのＤＭＡ転送時、ラインバッファ１３からビット幅Ｗｄ（第１のバス幅）で読み出されたデータＤ１〜Ｄ５を一時記憶する機能と、これらデータＤ１〜Ｄ５を、ビット幅Ｗｄの２倍以上のバス幅を有する、例えば６４ビットのビット幅Ｗｅ（第２のバス幅）で、書込データＳＥとしてフレームバッファ１５へ転送する機能を有している。
【００３２】
図９は、ＤＭＡバッファの構成例である。ここでは、擬似ラインデータＳＤを構成するデータＤ１〜Ｄ５のＤ１１，Ｄ１２，…，Ｄ１ｋ、〜、Ｄ５１，Ｄ５２，…，Ｄ５ｋが、ＤＭＡバッファ１４に格納されている。
図１０は、書込データＳＥの構成例である。ここでは、データＤ１〜Ｄ５が、ビット幅ＷｅのデータＥ１１，Ｅ１２，…，Ｅ１ｈ、〜、Ｅ５１，Ｅ５２，…，Ｅ５ｈからなるｈ個の書込データＳＥに分割されてフレームバッファ１５へ出力されている。
【００３３】
フレームバッファ１５は、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などの半導体メモリ回路からなり、ＣＩＳ１〜ＣＩＳ５ごとにフレームバッファ領域Ｍ１〜Ｍ５を有し、ＤＭＡバッファ１４を介してラインバッファ１３からＤＭＡ転送された各ＣＩＳ１〜ＣＩＳ５のデータＤ１〜Ｄ５を、ＣＩＳ１〜ＣＩＳ５と対応するフレームバッファ領域Ｍ１〜Ｍ５でそれぞれ記憶する機能を有している。
【００３４】
図１１は、フレームバッファの構成例である。ここでは、ＣＩＳ１〜ＣＩＳ５ごとにフレームバッファ領域Ｍ１〜Ｍ５が設けられており、これらフレームバッファ領域Ｍ１〜Ｍ５には、主走査方向に沿った原稿上のラインＬ１〜Ｌｎごとに、記憶領域Ｍ１１，Ｍ１２，…，Ｍ１ｎ，〜，Ｍ５１，Ｍ５２，…，Ｍ５ｎが設けられている。
【００３５】
ここで、ＤＭＡバッファ１４から転送されたデータＤ１〜Ｄ５は、千鳥状に配置されたＣＩＳ１〜ＣＩＳ５により同一タイミングで並列的に読み取られたデータであり、原稿上では、図２に示したように、副走査方向にｄライン分だけ距離が存在する。
したがって、副走査方向の上流側にあって原稿を先に読み取るＣＩＳ１，ＣＩＳ３，ＣＩＳ５からラインＬｉのデータＤ１，Ｄ３，Ｄ５が読み取られた場合、副走査方向の下流側にあって原稿を後から読み取るＣＩＳ２，ＣＩＳ４で読み取られたデータＤ２，Ｄ４は、ラインＬｉからｄライン分遡ったラインＬｉ−ｄに相当する。
【００３６】
このため、フレームバッファ１５にデータＤ１〜Ｄ５を格納する際、データＤ１，Ｄ３，Ｄ５については、ラインＬｉに対応する記憶領域Ｍ１ｉ，Ｍ３ｉ，Ｍ５ｉに格納され、データＤ２，Ｄ４については、ラインＬｉ−ｄに対応する記憶領域Ｍ２ｉ−ｄ，Ｍ４ｉ−ｄに格納される。
これにより、フレームバッファ１５からデータを読み出す場合、ラインＬｊに対応する記憶領域Ｍ１ｊ，Ｍ２ｊ，Ｍ３ｊ，Ｍ４ｊ，Ｍ５ｊからそれぞれのデータを順に読み出すだけで、原稿上で主走査方向に沿った１ライン分の正規ラインデータＳＦを生成して出力することができる。
【００３７】
転送バッファ１６は、半導体メモリ回路からなり、フレームバッファ１５から読み出された、１ライン分の正規ラインデータＳＦを一時記憶して、通信Ｉ／Ｆ部１７に転送する機能を有している。
図１２は、正規ラインデータの構成例である。ここでは、ラインＬｊに対応する正規ラインデータＳＦが、例えば６４ビットのビット幅Ｗｆからなるｐ個のデータＦｊ１，Ｆｊ２，…，Ｆｊｐにそれぞれ分割されて出力される。
【００３８】
通信Ｉ／Ｆ部１７は、ＵＳＢ（Universal Serial Bus）などの通信規格に準拠したデータ通信回路からなり、転送バッファ１６から読み出した外部転送データＳＧを、データ信号ＳＨに変換して、通信回線を介して外部装置２０へ転送する機能と、外部装置２０から受信した制御信号２０Ｓに含まれる画像取込制御用のメッセージ１７Ａを、ＣＰＵ１８へ通知する機能とを有している。
【００３９】
ＣＰＵ１８は、記憶部（図示せず）からプログラムを読み込んで実行することにより、画像読取装置１０の各部を制御して、画像取込に関する各種処理を実行する機能を有している。ＣＰＵ１８で実行する主な処理として、原稿位置検出センサ（図示せず）からの検出出力に応じた原稿搬送制御、読取処理制御、さらには、データ転送制御や、外部装置２０からのメッセージ１７Ａに応じて、外部装置２０へ送信するデータ量や送信タイミングを制御するデータ送信制御、ユーザ操作で指示された処理を実行する処理制御などの処理がある。
【００４０】
メモリコントローラ１９は、ＣＰＵ１８からの指示に応じて、ＤＭＡバッファ１４を介したラインバッファ１３からフレームバッファ１５に対するＤＭＡ転送を制御する機能と、転送バッファ１６を介したフレームバッファ１５から通信Ｉ／Ｆ部１７へのデータ転送を制御する機能とを有している。
【００４１】
この際、メモリコントローラ１９は、図７に示すように、ＣＩＳ１〜ＣＩＳ５の読取可能領域Ｗ１〜Ｗ５内に設けた必須読取領域Ｒ１〜Ｒ５に対応して、予めＣＩＳ１〜ＣＩＳ５ごとに設定されているラインバッファ１３上の必須読取アドレス範囲ＡＤ１Ｓ〜ＡＤ１Ｅ，〜，ＡＤ５Ｓ〜ＡＤ５Ｅに基づいて、各ラインバッファ領域から、当該ＣＩＳ１〜ＣＩＳ５の必須読取アドレス範囲ＡＤ１Ｓ〜ＡＤ１Ｅ，〜，ＡＤ５Ｓ〜ＡＤ５Ｅに保存されているデータＤ１〜Ｄ５を読み出して、フレームバッファ１５のうち当該ＣＩＳ１〜ＣＩＳ５と対応するフレームバッファ領域Ｍ１〜Ｍ５へ、ＤＭＡバッファ１４を介してＤＭＡ転送する機能を有している。
【００４２】
また、メモリコントローラ１９は、フレームバッファ１５内のフレームバッファ領域Ｍ１〜Ｍ５へデータＤ１〜Ｄ５をＤＭＡ転送する際、予めＣＩＳ１〜ＣＩＳ５ごとに設定されている、副走査方向における当該ＣＩＳ１〜ＣＩＳ５の読取タイミング差（間隔ライン数ｄ）に基づいて、当該フレームバッファ領域Ｍ１〜Ｍ５内における転送先アドレスを指定することにより、フレームバッファ領域Ｍ１〜Ｍ５のうち、副走査方向における当該データのライン位置に応じた記憶領域へＤＭＡ転送する機能を有している。
【００４３】
また、メモリコントローラ１９は、フレームバッファ１５内の各フレームバッファ領域Ｍ１〜Ｍ５から、同一ライン位置に対応する記憶領域に記憶されているデータを読み出すことにより、主走査方向に沿った１ライン分の正規ラインデータＳＦを生成し、転送バッファ１６を介して通信Ｉ／Ｆ部１７にデータ転送する機能を有している。
【００４４】
［第１の実施の形態の動作］
次に、図１を参照して、本実施の形態にかかる画像読取装置１０の動作について説明する。５つのＣＩＳを備える場合を例として説明するが、ＣＩＳの数については、５つに限定されるものではない。
【００４５】
ＡＦＥ１〜ＡＦＥ５は、ＣＩＳ１〜ＣＩＳ５において、読取タイミングごとに並列的に原稿から読み取った各画素値を示すアナログデータＡ１〜Ａ５をＡ／Ｄ変換し、得られたデジタルの読取データＳＡ１〜ＳＡ５を順次出力する。
多重化部１１は、ＡＦＥ１〜ＡＦＥ５から出力された読取データＳＡ１〜ＳＡ５を、予め設けられているタイムスロットＢ１〜Ｂ５に格納することにより、高ビットレートの多重化データＳＢを生成して出力する。
【００４６】
画像処理部１２は、多重化部１１から出力された多重化データＳＢを入力し、この多重化データＳＢから読取データＳＡ１〜ＳＡ５を取り出して、色調変換などの画像処理を実行し、得られたデータＣ１〜Ｃ５を、例えば８ビットのビット幅Ｗｃを有する出力データＳＣに分割して、順に出力する。
【００４７】
メモリコントローラ１９は、ＣＰＵ１８からのデータ転送制御指示１８Ａに応じて、データ転送開始が指示された場合、ラインバッファ１３のうちラインバッファ１３Ｐ，１３Ｓの書込／読出切替指示と、データ読出時に用いる必須読取アドレス範囲とを含むラインバッファ制御指示１９Ａを、ラインバッファ１３に出力する。
また、メモリコントローラ１９は、上記データ転送開始指示１８Ａに応じて、ＤＭＡ転送制御指示１９Ｂにより、ＤＭＡ転送の開始をＤＭＡバッファ１４に通知するとともに、フレームバッファ制御指示１９Ｃにより、ＤＭＡバッファ１４から転送されたデータＤ１〜Ｄ５の格納アドレスをフレームバッファ１５に通知する。
【００４８】
ラインバッファ１３は、メモリコントローラ１９からのラインバッファ制御指示１９Ａに基づいて、画像処理部１２からの出力データＳＣに含まれるデータＣ１〜Ｃ５を、ラインバッファ１３Ｐ，１３Ｓのうち書込側として指定されたいずれか一方のうち、当該ＣＩＳと対応するラインバッファ領域に格納する。
また、ラインバッファ１３は、このラインバッファ制御指示１９Ａに基づいて、ラインバッファ１３Ｐ，１３Ｓのうち読出側として指定されたいずれか他方について、各ＣＩＳ１〜ＣＩＳ５に対応するラインバッファ領域から、ラインバッファ制御指示１９Ａで指定された必須読取アドレス範囲に基づいてデータＤ１〜Ｄ５のみを読み出し、隣接するＣＩＳ１〜ＣＩＳ５間で読取画素が重複していない１ライン分の擬似ラインデータＳＤを出力する。
【００４９】
また、ＤＭＡバッファ１４は、メモリコントローラ１９からのＤＭＡ転送制御指示１９Ｂに基づいて、ラインバッファ１３からフレームバッファ１５へのＤＭＡ転送時、ラインバッファ１３からビット幅Ｗｄで読み出されたデータＤ１〜Ｄ５を一時記憶し、これらデータＤ１〜Ｄ５を、ビット幅Ｗｄの２倍以上のバス幅を有する、例えば６４ビットのビット幅Ｗｅで、書込データＳＥとしてフレームバッファ１５へ転送する。
【００５０】
この際、メモリコントローラ１９は、予めＣＰＵ１８から設定信号１８Ｂで通知された間隔ライン数ｄに基づいて、フレームバッファ１５上での格納アドレスを計算して、フレームバッファ制御指示１９Ｃで通知する。
フレームバッファ１５は、メモリコントローラ１９からのフレームバッファ制御指示１９Ｃに基づいて、ＣＩＳ１〜ＣＩＳ５ごとに設けられたフレームバッファ領域Ｍ１〜Ｍ５のうち、フレームバッファ制御指示１９Ｃで指定された格納アドレスの記憶領域から順に、ＤＭＡバッファ１４から転送されたデータＤ１〜Ｄ５を格納する。
【００５１】
したがって、図１１に示すように、フレームバッファ１５にデータＤ１〜Ｄ５を格納する際、データＤ１，Ｄ３，Ｄ５については、ラインＬｉに対応する記憶領域Ｍ１ｉ，Ｍ３ｉ，Ｍ５ｉに格納され、データＤ２，Ｄ４については、ラインＬｉ−ｄに対応する記憶領域Ｍ２ｉ−ｄ，Ｍ４ｉ−ｄに格納される。
【００５２】
また、メモリコントローラ１９は、フレームバッファ１５へＤＭＡ転送したデータをライン数でカウントし、ＤＭＡ転送開始から、副走査方向における当該ＣＩＳ１〜ＣＩＳ５の読取タイミング差、すなわち間隔ライン数ｄライン分だけ、データがＤＭＡ転送された時点で、原稿上での１ライン分のデータが揃ったと判定し、フレームバッファ制御指示１９Ｃにより、当該ラインに対応する記憶領域のアドレスを指定した読出開始指示を、フレームバッファ１５に通知する。
【００５３】
フレームバッファ１５は、メモリコントローラ１９からのフレームバッファ制御指示１９Ｃに基づいて、指定されたアドレスと対応する記憶領域から、１ライン分の正規ラインデータＳＦを読み出し、転送バッファ１６を介して通信Ｉ／Ｆ部１７へ出力する。
これにより、フレームバッファ１５から正規ラインデータＳＦが、通信Ｉ／Ｆ部１７から外部装置２０へ順次転送される。
【００５４】
また、メモリコントローラ１９は、一定数のデータをＤＭＡ転送するごとに、転送処理通知１９ＤをＣＰＵ１８へ出力する。
ＣＰＵ１８は、この転送処理通知１９Ｄに基づいて、データ転送開始からの実績データ転送量を計算し、外部装置２０から要求されている要求データ転送量に達したか否か判定し、実績データ転送量が要求データ転送量に達した時点で、データ転送停止を示すデータ転送制御指示１８Ａをメモリコントローラ１９に通知する。
メモリコントローラ１９は、データ転送制御指示１８Ａによりデータ転送停止が通知された時点で、ラインバッファ制御指示１９Ａ、ＤＭＡ転送制御指示１９Ｂ、およびフレームバッファ制御指示１９Ｃにより、データ転送を停止する。
【００５５】
［第１の実施の形態の効果］
このように、本実施の形態は、メモリコントローラ１９が、予めＣＩＳ１〜ＣＩＳ５ごとに設定されているラインバッファ１３上の必須読取アドレス範囲ＡＤ１Ｓ〜ＡＤ１Ｅ，〜，ＡＤ５Ｓ〜ＡＤ５Ｅに基づいて、各ラインバッファ領域から、当該ＣＩＳ１〜ＣＩＳ５の必須読取アドレス範囲ＡＤ１Ｓ〜ＡＤ１Ｅ，〜，ＡＤ５Ｓ〜ＡＤ５Ｅに保存されているデータＤ１〜Ｄ５を読み出して、フレームバッファ１５のうち当該ＣＩＳ１〜ＣＩＳ５と対応するフレームバッファ領域Ｍ１〜Ｍ５へ、ＤＭＡバッファ１４を介してＤＭＡ転送するようにしたものである。
【００５６】
これに加えて、メモリコントローラ１９が、フレームバッファ１５内のフレームバッファ領域Ｍ１〜Ｍ５へデータＤ１〜Ｄ５をＤＭＡ転送する際、予めＣＩＳ１〜ＣＩＳ５ごとに設定されている、副走査方向における当該ＣＩＳ１〜ＣＩＳ５の読取タイミング差（間隔ライン数ｄ）に基づいて、当該フレームバッファ領域Ｍ１〜Ｍ５内における転送先アドレスを指定することにより、フレームバッファ領域Ｍ１〜Ｍ５のうち、副走査方向における当該データのライン位置に応じた記憶領域へＤＭＡ転送し、フレームバッファ１５内の各フレームバッファ領域Ｍ１〜Ｍ５から、同一ライン位置に対応する記憶領域に記憶されているデータを読み出すことにより、主走査方向に沿った１ライン分の正規ラインデータＳＦを生成し、転送バッファ１６を介して通信Ｉ／Ｆ部１７にデータ転送するようにしたものである。
【００５７】
これにより、ラインバッファ１３に格納された各ＣＩＳのデータをフレームバッファ１５へ転送する際、ＣＰＵ１８ではなく、メモリコントローラ１９で転送制御が行われることになる。したがって、メモリコントローラ１９において、ＤＭＡ転送に用いるバス幅を容易に拡大できるとともに、動作クロックを容易に高速化することができ、データ転送効率を容易に改善することができる。また、ＣＰＵのバス幅や動作クロックを変更する必要がないため、これら変更に伴う、ＣＰＵのコストアップや、周辺回路の変更に伴う設計変更作業の増大を回避できる。
【００５８】
図１３は、ＣＰＵとメモリコントローラによるデータ転送の違いを示す説明図である。
ＣＰＵを用いて、ラインバッファからフレームバッファへデータ転送した場合、そのデータ転送効率は、ＣＰＵのバス幅や動作クロックなど、ＣＰＵ性能に依存する。しかし、画像読取装置のＣＰＵは、その他の処理においてそれほど高い性能は必要でないため、一般的には、バス幅が広く動作クロックが高速である高性能なＣＰＵを用いていない。このため、このようなＣＰＵでデータ転送を実行した場合、ＣＰＵのバス幅に依存して転送ビットレートが制限されるとともに、ＣＰＵの動作クロックに依存してある程度の転送処理間隔が必要となるため、データ転送効率を改善できない。
さらに、バス幅の大きいＣＰＵや動作クロックの速いＣＰＵは高価であり、画像読取装置のコストアップの原因となる。さらに、ＣＰＵのバス幅変更に伴い、周辺回路もそのバス幅に対応させるための変更が必要となり、設計変更作業が増大する原因となる。
【００５９】
また、通常、画像読取装置のＣＰＵは、原稿読取時の原稿位置に応じた原稿搬送制御、読取処理制御、さらには、データ転送制御や、外部装置からのメッセージに応じて、外部装置へ送信するデータ量や送信タイミングを制御するデータ送信制御、ユーザ操作で指示された処理を実行する処理制御など、各種の処理を実行する必要がある。これら処理の多くは、ＣＰＵへの割込信号等に基づき実行されるものとなっている。したがって、データ転送中に割込信号が入力された場合、データ転送が中断されるため、データ転送効率が低下する。
【００６０】
一方、本実施の形態によれば、ラインバッファ１３に格納された各ＣＩＳのデータをフレームバッファ１５へ転送する際、ＣＰＵ１８ではなく、メモリコントローラ１９で転送制御が行われる。このため、ＣＰＵとは別個に、メモリコントローラ１９が制御する回路範囲だけでバス幅や動作クロックを安価に変更できるため、ＣＰＵのバス幅や動作クロックなどのＣＰＵ性能に依存することなくデータ転送効率を改善することができる。また、ＣＰＵ割込信号等によりデータ転送が途中で中断されることがなくなるため、データ転送効率の低下や、原稿読取時間の増大を回避することができる。
【００６１】
また、本実施の形態によれば、予めＣＩＳごとに設定されているラインバッファ上の必須読取アドレス範囲に基づいて、当該ＣＩＳの読取可能領域内の必須読取領域と対応するデータのみが読み出される。このため、ラインデータとして不要なデータが削除された後、フレームバッファ領域へＤＭＡ転送されることになり、ＤＭＡ転送の対象となるデータ量を必要最小限に削減することができ、データ転送効率を改善できる。
【００６２】
また、本実施の形態は、フレームバッファ１５内に、ＣＩＳ１〜ＣＩＳ５ごとにフレームバッファ領域Ｍ１〜Ｍ５を設けるとともに、これらフレームバッファ領域Ｍ１〜Ｍ５ごとに、原稿上のライン位置に応じた記憶領域を設け、ラインバッファ１３からＤＭＡバッファ１４を介してフレームバッファ１５へデータをＤＭＡ転送する際、予めＣＩＳ１〜ＣＩＳ５ごとに設定されている、副走査方向における当該ＣＩＳ１〜ＣＩＳ５の読取タイミング差（間隔ライン数ｄ）に基づいて、当該フレームバッファ領域Ｍ１〜Ｍ５内における当該データのライン位置に応じた記憶領域へ、データをＤＭＡ転送するようにしたものである。
【００６３】
これにより、フレームバッファ１５からのデータ読出時に、各フレームバッファ領域のうち、同一ライン位置に応じた記憶領域からデータを読み出すだけで、原稿上で１ライン分に相当する正規ラインデータが生成される。
【００６４】
また、本実施の形態において、ＤＭＡ転送時、ＤＭＡバッファ１４で、ラインバッファ１３からバス幅Ｗｄで読み出されたデータを一時記憶し、これらデータを当該バス幅Ｗｄの２倍以上のバス幅を有するバス幅Ｗｅでフレームバッファ１５へ転送するようにしてもよい。
これにより、ＤＭＡ転送時におけるフレームバッファ１５での書込動作回数を１／２以上に削減することができ、データの書込動作ごとに実行されるアドレッシングなどの規定動作にかかる所要時間を省くことができ、データ転送効率を大幅に改善することができる。
【００６５】
なお、本実施の形態では、ラインバッファ１３Ｐ，１３Ｓでは、各ＣＩＳ１〜ＣＩＳ５に対応するラインバッファ領域から、必須読取アドレス範囲に基づいて、隣接するＣＩＳ１〜ＣＩＳ５間で読取画素が重複していない１ライン分の擬似ラインデータＳＤを構成するデータＤ１〜Ｄ５のみを読み出す場合を例として説明したが、これに限定されるものではない。例えば、データＤ１〜Ｄ５のうち隣接するデータ間を精度良く結合するために、当該データの双方に数画素程度の重複した結合用画素を含める場合もある。このような場合には、これら結合用画素分が各データＤ１〜Ｄ５の端部に含まれるように必須読取アドレス範囲を設定すればよい。
【００６６】
［第２の実施の形態］
次に、図１４〜図１７を参照して、本発明の第２の実施の形態にかかる画像読取装置１０について説明する。図１４は、ＣＩＳと光源の構成を示す説明図である。図１５は、原稿照明光の光強度変化を示す説明図である。図１６は、従来の必須読取領域を示す説明図である。図１７は、第２の実施の形態にかかる必須読取領域を示す説明図である。
【００６７】
図１４に示すように、原稿３０上の読取ラインを照明する光源としてＬＥＤ素子３２を用いた場合、ＣＩＳが持つ横長の読取可能領域を均等に照明するため、レンズ３１を用いてＬＥＤ素子３２からの光を導く構成となる。すなわち、ＬＥＤ素子３２からの光は、レンズ３１により主走査方向に分散されてから原稿３０に照射され、この反射光がレンズ３３で集光されて受光センサ３４で検出される。
【００６８】
この際、図１５に示すように、レンズ３１やＬＥＤ素子３２の光学特性に起因して、レンズ３１から照射される原稿照明光の光強度が、主走査方向で均等にはならず、受光センサ３４の読取可能領域Ｗのうち、主操作方向における両端部に、原稿照明光の光強度が僅かに変化する光強度変化領域Ｗａ，Ｗｂを有する。具体的には、ＬＥＤ素子３２に近い光強度変化領域Ｗａでは、端部に近づくに連れて光強度が上昇し、ＬＥＤ素子３２から遠い光強度変化領域Ｗｂでは、端部に近づくに連れて光強度が低下する。また、これら光強度変化領域Ｗａ，Ｗｂ間に原稿照明光の光強度が一定となる光強度一定領域Ｗｆを有している。
【００６９】
このため、図１６に示すように、読取可能領域Ｗで読み取ったデータのうち、読取可能領域Ｗの端部に位置する光強度変化領域Ｗａ，Ｗｂを含むデータを用いて、１ライン分のラインデータを生成した場合、このラインデータの光強度は、光強度変化領域Ｗａ，Ｗｂが含まれる部分において、原稿照明光の光強度が変化する光強度特性３０Ａとなる。
【００７０】
すなわち、図１６の例では、ＣＩＳ１の必須読取領域Ｒ１’が、読取可能領域Ｗ１のすべてを含み、ＣＩＳ２の必須読取領域Ｒ１’が、読取可能領域Ｗ１の左端から読取可能領域Ｗ２の右端までを含んでいる。したがって、ＣＩＳ１の必須読取領域Ｒ１’に光強度変化領域Ｗａ１，Ｗｂ１が含まれており、ＣＩＳ２の必須読取領域Ｒ２’に光強度変化領域Ｗｂ２が含まれているため、これら光強度変化領域Ｗａ１，Ｗｂ１，Ｗｂ２で原稿照明光の光強度が徐々に低下してしまう。このため、読み取ったデータの輝度やコントラストも、主走査方向において僅かに変化することになり、データ値を補正する必要がある。
【００７１】
これに対して、図１７に示すように、本実施の形態は、互いの光強度一定領域Ｗｆの端部が隣接ＣＩＳ間で重複するよう、主走査方向に沿ってＣＩＳ１〜ＣＩＳ５を千鳥状に配置している。そして、光強度一定領域Ｗｆが重複する重複領域Ｗｗ内に設けられた境界Ｑで区分される必須読取領域Ｒ１〜Ｒ５を設け、ラインバッファ１３からデータを読み出す際に指定する必須読取アドレス範囲として、これら必須読取領域Ｒ１〜Ｒ５と対応するラインバッファ上の必須読取アドレス範囲を指定するようにしたものである。
【００７２】
すなわち、図１７の例では、ＣＩＳ１とＣＩＳ２の重複部分において、ＣＩＳ１の光強度一定領域Ｗｆ１とＣＩＳ２の光強度一定領域Ｗｆ２とが重複する重複領域Ｗｗ１内に境界Ｑ１が設定されており、ＣＩＳ２とＣＩＳ３の重複部分において、ＣＩＳ２の光強度一定領域Ｗｆ２とＣＩＳ３の光強度一定領域Ｗｆ３とが重複する重複領域Ｗｗ２内に境界Ｑ２が設定されている。そして、ＣＩＳ１の必須読取領域Ｒ１として、光強度変化領域Ｗａ１の左端から境界Ｑ１までの領域を設定するとともに、ＣＩＳ２の必須読取領域Ｒ２として境界Ｑ１から境界Ｑ２までの領域を設定している。
【００７３】
これにより、１ライン分のラインデータの光強度は、光強度が一定な光強度特性３０Ｂとなる。このため、読み取ったデータの輝度やコントラストも、主走査方向において一定となる。
【００７４】
［第３の実施の形態］
次に、図１８を参照して、本発明の第３の実施の形態にかかる画像読取装置１０について説明する。図１８は、原稿読取開始タイミングを示す説明図である。
ＣＩＳ１〜ＣＩＳ５が主走査方向に沿って千鳥状に配置した場合、副走査方向において上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４とでは、実際にデータの読み取りが開始されるタイミングが異なる。
【００７５】
例えば、図１８に示すように、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４が、副走査方向にｄライン分だけ距離を置いて配置されている場合、原稿の読取範囲先端が位置ＰＳ１に到達した時点で、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で原稿を読み取ることができるが、下流側のＣＩＳ２，ＣＩＳ４では、原稿の読取範囲先端が位置ＰＳ２に到達した時点で、原稿を読み取ることができる。
このため、原稿が搬送されて読取範囲先端が位置ＰＳ１からＰＳ２まで移動するまでの範囲において、下流側のＣＩＳ２，ＣＩＳ４では、原稿の読取範囲から外れた不要なデータを読み込むことになる。
【００７６】
したがって、例えば、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５でのデータの読み取り開始に応じて、これら上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で読み取ったデータと、下流側のＣＩＳ２，ＣＩＳ４で読み取ったデータの両方を、区別することなく、ラインバッファ１３からフレームバッファ１５へＤＭＡ転送した場合、下流側のＣＩＳ２，ＣＩＳ４で読み取った不要なデータについてもＤＭＡ転送を行うことになり、無駄なＤＭＡ転送による電力消費が発生する。
また、例えば、フレームバッファ１５に格納された擬似ラインデータＳＤをそのまま外部装置２０へ転送して、外部装置２０のドライバソフトで不要データを削除するような構成の場合には、外部装置２０に対する無駄なデータ転送によりデータ転送効率が低下する。
【００７７】
また、従来技術（例えば、特許文献１など参照）のように、上流側と下流側のＣＩＳの距離に相当するライン数分だけ、ラインバッファでデータを記憶しておき、ラインバッファから読み出す際に、正規ラインデータが構成されるように読み出す構成によれば、ラインバッファの記憶容量が大幅に増大し、コストアップの要因となるという問題点がある。
【００７８】
本実施の形態は、ラインバッファ１３からＤＭＡバッファ１４を介してフレームバッファ１５へ擬似ラインデータＳＤをＤＭＡ転送する際、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で原稿の読取範囲が読取可能となってから、下流側のＣＩＳ２，ＣＩＳ４で原稿の読取範囲が読取可能となるまでの期間、すなわち読取範囲先端が位置ＰＳ１からＰＳ２に至るまで範囲については、ラインバッファ１３に格納されている擬似ラインデータＳＤのうち、ＣＩＳ１，ＣＩＳ３，ＣＩＳ５で読み取ったデータＤ１，Ｄ３，Ｄ５のみを読み出してフレームバッファ１５にＤＭＡ転送し、擬似ラインデータＳＤのうち、ＣＩＳ２，ＣＩＳ４で読み取ったデータＤ２，Ｄ４については、フレームバッファ１５にＤＭＡ転送しないようにしたものである。
【００７９】
図１９は、第３の実施の形態にかかるデータ転送制御処理（読取開始対応）を示すフローチャートである。
メモリコントローラ１９は、ＣＰＵ１８からのデータ転送制御指示１８Ａにより、データ転送開始が指示された場合、ラインバッファ１３からＤＭＡバッファ１４を介してフレームバッファ１５へ１ライン分の擬似ラインデータＳＤを転送するごとに、図１９のデータ転送制御処理（読取開始対応）を実行する。
【００８０】
まず、メモリコントローラ１９は、読取ライン数Ｌを１だけインクリメントすることにより、例えばＤＭＡ転送時におけるフレームバッファ１５への書込動作回数に基づき、読取ライン数Ｌを計数する（ステップ１００）。この読取ライン数Ｌは、ＤＭＡ転送開始時に０に初期化されている。
続いて、メモリコントローラ１９は、予め設定されている、副走査方向での上流側と下流側のＣＩＳとの間の距離に相当する間隔ライン数ｄと、読取ライン数Ｌとを比較する（ステップ１０１）。
【００８１】
ここで、読取ライン数Ｌが間隔ライン数ｄ以下の場合（ステップ１０２：ＹＥＳ）、メモリコントローラ１９は、ラインバッファ制御指示１９Ａにより、ラインバッファ１３内の当該擬似ラインデータＳＤのうち上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５のデータＤ１，Ｄ３，Ｄ５のみをＤＭＡ転送し（ステップ１０３）、当該擬似ラインデータＳＤに関するデータ転送制御処理（読取開始対応）を終了する。
【００８２】
一方、読取ライン数Ｌが間隔ライン数ｄを越えている場合（ステップ１０２：ＮＯ）、
メモリコントローラ１９は、ラインバッファ制御指示１９Ａにより、ラインバッファ１３内の当該擬似ラインデータＳＤのうち、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４の両方のデータＤ１〜Ｄ５をＤＭＡ転送し（ステップ１０４）、当該擬似ラインデータＳＤに関するデータ転送制御処理（読取開始対応）を終了する。
【００８３】
図２０は、原稿読取範囲の先端が上流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。ここでは、図１８で示した位置ＰＳ１に原稿の読取範囲の先端が到達して、ＣＩＳ１〜ＣＩＳ５で１ライン目の擬似ラインデータＳＤが取り込まれた時点が示されている。この場合、擬似ラインデータＳＤのうち、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５のデータＤ１，Ｄ３，Ｄ５のみが、それぞれラインＬ１に対応する記憶領域Ｍ１１，Ｍ３１，Ｍ５１に格納され、下流側のＣＩＳ２，ＣＩＳ４のデータＤ２，Ｄ４はＤＭＡ転送されず、フレームバッファ１５には格納されない。
【００８４】
図２１は、原稿読取範囲の先端が下流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。ここでは、図１８で示した位置ＰＳ２に原稿の読取範囲の先端が到達して、ＣＩＳ１〜ＣＩＳ５でｄ＋１ライン目の擬似ラインデータＳＤが取り込まれた時点が示されている。この場合、擬似ラインデータＳＤのうち、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５のデータＤ１，Ｄ３，Ｄ５が、ラインＬｄ＋１に対応する記憶領域Ｍ１ｄ＋１，Ｍ３ｄ＋１，Ｍ５ｄ＋１に格納され、下流側のＣＩＳ２，ＣＩＳ４のデータＤ２，Ｄ４が、ラインＬ１に対応する記憶領域Ｍ２１，Ｍ４１に格納される。
【００８５】
これにより、原稿読取範囲の先端が、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４との間に位置する際に、下流側のＣＩＳ２，ＣＩＳ４で読み取られる不要データのＤＭＡ転送を回避することができる。
【００８６】
また、以上では、原稿の読取開始時における不要データについて説明したが、原稿の読取終了時においても同様にして不要データが発生する。図２２は、原稿読取終了タイミングを示す説明図である。
ＣＩＳ１〜ＣＩＳ５が主走査方向に沿って千鳥状に配置した場合、副走査方向において上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４とでは、実際にデータの読み取りが終了するタイミングが異なる。
【００８７】
例えば、図２２に示すように、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４が、副走査方向にｄライン分だけ距離を置いて配置されている場合、原稿の読取範囲後端が位置ＰＥ１に到達した時点で、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で原稿を読み取ることができなくなるが、下流側のＣＩＳ２，ＣＩＳ４では、原稿の読取範囲後端が位置ＰＥ２に到達した時点で、原稿を読み取ることができなくなる。
このため、原稿が搬送されて読取範囲後端が位置ＰＥ１からＰＥ２まで移動するまでの範囲において、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５では、原稿の読取範囲から外れた不要なデータを読み込むことになる。
【００８８】
したがって、例えば、下流側のＣＩＳ２，ＣＩＳ４でデータの読み取りが終了するまで、これら上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で読み取ったデータと、下流側のＣＩＳ２，ＣＩＳ４で読み取ったデータの両方を、区別することなく、ラインバッファ１３からフレームバッファ１５へＤＭＡ転送した場合、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で読み取った不要なデータについてもＤＭＡ転送を行うことになり、無駄なＤＭＡ転送による電力消費が発生する。
また、例えば、フレームバッファ１５に格納された擬似ラインデータＳＤをそのまま外部装置２０へ転送して、外部装置２０のドライバソフトで不要データを削除するような構成の場合には、外部装置２０に対する無駄なデータ転送によりデータ転送効率が低下する。
【００８９】
また、従来技術（例えば、特許文献１など参照）のように、上流側と下流側のＣＩＳの距離に相当するライン数分だけ、ラインバッファでデータを記憶しておき、ラインバッファから読み出す際に、正規ラインデータが構成されるように読み出す構成によれば、ラインバッファの記憶容量が大幅に増大し、コストアップの要因となるという問題点がある。
【００９０】
本実施の形態は、ラインバッファ１３からＤＭＡバッファ１４を介してフレームバッファ１５へ擬似ラインデータＳＤをＤＭＡ転送する際、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で原稿の読取範囲が読取不可となってから、下流側のＣＩＳ２，ＣＩＳ４で原稿の読取範囲が読取不可となるまでの期間、すなわち読取範囲後端が位置ＰＥ１からＰＥ２に至るまで範囲については、ラインバッファ１３に格納されている擬似ラインデータＳＤのうち、ＣＩＳ２，ＣＩＳ４で読み取ったデータＤ２，Ｄ４のみを読み出してフレームバッファ１５にＤＭＡ転送し、擬似ラインデータＳＤのうちＣＩＳ１，ＣＩＳ３，ＣＩＳ５で読み取ったデータＤ１，Ｄ３，Ｄ５については、フレームバッファ１５にＤＭＡ転送しないようにしたものである。
【００９１】
図２３は、第３の実施の形態にかかるデータ転送制御処理（読取終了対応）を示すフローチャートである。
メモリコントローラ１９は、ＣＰＵ１８からのデータ転送制御指示１８Ａにより、データ転送開始が指示された場合、ラインバッファ１３からＤＭＡバッファ１４を介してフレームバッファ１５へ１ライン分の擬似ラインデータＳＤを転送するごとに、図２３のデータ転送制御処理（読取終了対応）を実行する。
【００９２】
まず、メモリコントローラ１９は、読取ライン数Ｌを１だけインクリメントすることにより、例えばＤＭＡ転送時におけるフレームバッファ１５への書込動作回数に基づき、読取ライン数Ｌを計数する（ステップ１１０）。この読取ライン数Ｌは、ＤＭＡ転送開始時に０に初期化されている。
続いて、メモリコントローラ１９は、予め設定されている、副走査方向での原稿の読取範囲に相当する原稿長ライン数ｎと、読取ライン数Ｌとを比較する（ステップ１１１）。
【００９３】
ここで、読取ライン数Ｌが原稿長ライン数ｎ以下の場合（ステップ１１２：ＹＥＳ）、メモリコントローラ１９は、ラインバッファ制御指示１９Ａにより、ラインバッファ１３内の当該擬似ラインデータＳＤのうち、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４の両方のデータＤ１〜Ｄ５をＤＭＡ転送し（ステップ１１３）、当該擬似ラインデータＳＤに関するデータ転送制御処理（読取終了対応）を終了する。
【００９４】
一方、読取ライン数Ｌが原稿長ライン数ｎを越えている場合（ステップ１１２：ＮＯ）、メモリコントローラ１９は、ラインバッファ制御指示１９Ａにより、ラインバッファ１３内の当該擬似ラインデータＳＤのうち、下流側のＣＩＳ２，ＣＩＳ４のデータＤ２，Ｄ４のみをＤＭＡ転送し（ステップ１１４）、当該擬似ラインデータＳＤに関するデータ転送制御処理（読取終了対応）を終了する。
【００９５】
図２４は、原稿読取範囲の後端が上流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。ここでは、図２２で示した位置ＰＥ１に原稿の読取範囲の後端が到達して、ＣＩＳ１〜ＣＩＳ５でｎライン目の擬似ラインデータＳＤが取り込まれた時点が示されている。この場合、擬似ラインデータＳＤのうち、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５のデータＤ１，Ｄ３，Ｄ５が、ラインＬｎに対応する記憶領域Ｍ１ｎ，Ｍ３ｎ，Ｍ５ｎに格納され、下流側のＣＩＳ２，ＣＩＳ４のデータＤ２，Ｄ４が、ラインＬｎ−ｄに対応する記憶領域Ｍ２ｎ−ｄ，Ｍ４ｎ−ｄに格納される。
【００９６】
図２５は、原稿読取範囲の後端が下流側ＣＩＳに到達した時点におけるフレームバッファのデータ格納例である。ここでは、図２２で示した位置ＰＥ２に原稿の読取範囲の後端が到達して、ＣＩＳ１〜ＣＩＳ５でｎ＋ｄライン目の擬似ラインデータＳＤが取り込まれた時点が示されている。この場合、擬似ラインデータＳＤのうち、下流側のＣＩＳ２，ＣＩＳ４のデータＤ２，Ｄ４のみが、それぞれラインＬｎに対応する記憶領域Ｍ２ｎ，Ｍ４ｎに格納され、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５のデータＤ１，Ｄ３，Ｄ５はＤＭＡ転送されず、フレームバッファ１５には格納されない。
【００９７】
これにより、原稿読取範囲の後端が、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５と下流側のＣＩＳ２，ＣＩＳ４との間に位置する際に、上流側のＣＩＳ１，ＣＩＳ３，ＣＩＳ５で読み取られる不要データのＤＭＡ転送を回避することができる。
【００９８】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【符号の説明】
【００９９】
１０…画像読取装置、１１…多重化部、１２…画像処理部、１３，１３Ｐ，１３Ｓ…ラインバッファ、１４…ＤＭＡバッファ、１５…フレームバッファ、１６…転送バッファ、１７…通信Ｉ／Ｆ部、１７Ａ…メッセージ、１８…ＣＰＵ、１８Ａ…データ転送制御指示、１８Ｂ…設定信号、１９…メモリコントローラ、１９Ａ…ラインバッファ制御指示、１９Ｂ…ＤＭＡ転送制御指示、１９Ｃ…フレームバッファ制御指示、１９Ｄ…転送処理通知、２０…外部装置、ＣＩＳ１〜ＣＩＳ５…ＣＩＳ、ＡＦＥ１〜ＡＦＥ５…ＡＦＥ、ＳＡ１〜ＳＡ５…読取データ、ＳＢ…多重化データ、ＳＣ…出力データ、ＳＤ…擬似ラインデータ、ＳＥ…書込データ、ＳＦ…正規ラインデータ、ＳＧ…外部転送データ、ＳＨ…データ信号、Ｗ，Ｗ１〜Ｗ５…読取可能領域、Ｒ１〜Ｒ５…必須読取領域、Ｗｆ，Ｗｆ１，Ｗｆ２，Ｗｆ３…光強度一定領域、Ｗｗ１，Ｗｗ２…重複領域、Ｑ１，Ｑ２…境界。
【図１】
2014150411.tif 000003
【図２】
2014150411.tif 000004
【図３】
2014150411.tif 000005
【図４】
2014150411.tif 000006
【図５】
2014150411.tif 000007
【図６】
2014150411.tif 000008
【図７】
2014150411.tif 000009
【図８】
2014150411.tif 000010
【図９】
2014150411.tif 000011
【図１０】
2014150411.tif 000012
【図１１】
2014150411.tif 000013
【図１２】
2014150411.tif 000014
【図１３】
2014150411.tif 000015
【図１４】
2014150411.tif 000016
【図１５】
2014150411.tif 000017
【図１６】
2014150411.tif 000018
【図１７】
2014150411.tif 000019
【図１８】
2014150411.tif 000020
【図１９】
2014150411.tif 000021
【図２０】
2014150411.tif 000022
【図２１】
2014150411.tif 000023
【図２２】
2014150411.tif 000024
【図２３】
2014150411.tif 000025
【図２４】
2014150411.tif 000026
【図２５】
2014150411.tif 000027