(57)【要約】【課題】電源装置の電圧変動を抑制する。【解決手段】一つの実施形態によれば、電源装置の出力トランジスタは、一端に入力電圧が入力され、他端から出力電圧を出力する。電圧分割部は、出力電圧を分割し、分割された出力電圧を帰還電圧として生成する。出力電圧切換トランジスタは、一端が帰還電圧側に接続され、出力電圧切換信号に基づいてオン・オフ動作する。第１コンデンサは、一端が出力電圧切換トランジスタの一端に接続され、他端が出力電圧切換トランジスタの制御端子に接続される。差動増幅回路は、第１入力部に基準電圧が入力され、第２入力部に帰還電圧が入力され、出力電圧切換トランジスタがオンの場合、第１帰還電圧が第２入力部に入力され、出力電圧切換トランジスタがオフの場合、第１基準電圧よりも電圧の高い電圧分割部の第２帰還電圧が第２入力部に入力される。【選択図】  図１
2014048681.tif 000002
【特許請求の範囲】
【請求項１】
一端に入力電圧が入力され、他端から出力電圧を出力する出力トランジスタと、
前記出力電圧を分割し、分割された出力電圧を帰還電圧として生成する電圧分割部と、
一端が前記帰還電圧側に接続され、出力電圧切換信号に基づいてオン・オフ動作する出力電圧切換トランジスタと、
一端が前記出力電圧切換トランジスタの一端に接続され、他端が前記出力電圧切換トランジスタの制御端子に接続される第１コンデンサと、
第１入力部に基準電圧が入力され、第２入力部に前記帰還電圧が入力され、前記出力電圧切換トランジスタがオンの場合、第１帰還電圧が第２入力部に入力され、前記出力電圧切換トランジスタがオフの場合、前記第１基準電圧よりも電圧の高い前記電圧分割部の第２帰還電圧が第２入力部に入力される差動増幅回路と、
を具備することを特徴とする電源装置。
【請求項２】
一端が前記差動増幅回路の第１入力部に接続され、他端が出力電圧切換トランジスタの一端に接続される第１抵抗が更に設けられることを特徴とする請求項１に記載の電源装置。
【請求項３】
一端が前記差動増幅回路の第１入力部に接続され、他端が出力電圧切換トランジスタの一端に接続され、直列接続される抵抗と複数のスイッチから構成され、スイッチのオン・オフ制御により複数の抵抗値の中から選択された抵抗値を生成するトリミング抵抗部が更に設けられることを特徴とする請求項１に記載の電源装置。
【請求項４】
前記電源装置はシリーズレギュレータであり、前記差動増幅回路の第１入力部は入力側のマイナス（−）ポートであり、前記差動増幅回路の第２入力部は入力側のプラス（＋）ポートであることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項５】
前記電源装置はＤＣ−ＤＣコンバータであり、前記出力トランジスタの他端と前記電圧分割部の間にインダクタを更に具備し、前記差動増幅回路の第１入力部は入力側のプラス（＋）ポートであり、前記差動増幅回路の第２入力部は入力側のマイナス（−）ポートであることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項６】
前記出力電圧切換信号は、第１インバータを介して前記出力電圧切換トランジスタの制御端子に入力されることを特徴とする請求項１乃至５のいずれか１項に記載の電源装置。
【請求項７】
前記出力電圧切換信号は、前記第１インバータと前記出力電圧切換トランジスタの制御端子の間に第２抵抗を更に具備することを特徴とする請求項６に記載の電源装置。
【請求項８】
第１定電流源及び第２定電流源を更に具備し、前記第１のインバータは、前記第１定電流源を介して前記入力電圧が入力され、前記第２の定電流源を介して低電位側電源に接続されることを特徴とする請求項６に記載の電源装置。
【請求項９】
前記出力電圧切換トランジスタは、ＭＯＳＦＥＴ、バイポーラトランジスタ、及びＪ−ＦＥＴのいずれかであることを特徴とする請求項１乃至８のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電源装置に関する。
【背景技術】
【０００２】
シリーズレギュレータ、ＤＣ−ＤＣコンバータ、スイッチングレギュレータ等の定電圧電源装置では、出力電圧を抵抗で分割して帰還電圧を生成し、基準電圧と比較して一定な出力電圧を出力している。複数の出力電圧を生成する電源装置では、出力電圧を分割する抵抗を設け、分割抵抗の一部の値をトランジスタにより切換えて、電圧の異なる出力電圧を出力する。
【０００３】
このような電源装置では、出力電圧切換動作時、オーバーシュートやアンダーシュート等の電圧変動が発生する。このため、出力電圧が切換時での目標電圧に対して、過大な電圧になったり、一次的に所定値以下になったりするという問題点が発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２９７６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、電圧変動を抑制することができる電源装置を提供する。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、電源装置は、出力トランジスタ、電圧分割部、出力電圧切換トランジスタ、第１コンデンサ、及び動増幅回路が設けられる。出力トランジスタは、一端に入力電圧が入力され、他端から出力電圧を出力する。電圧分割部は、出力電圧を分割し、分割された出力電圧を帰還電圧として生成する。出力電圧切換トランジスタは、一端が帰還電圧側に接続され、出力電圧切換信号に基づいてオン・オフ動作する。第１コンデンサは、一端が出力電圧切換トランジスタの一端に接続され、他端が出力電圧切換トランジスタの制御端子に接続される。差動増幅回路は、第１入力部に基準電圧が入力され、第２入力部に帰還電圧が入力され、出力電圧切換トランジスタがオンの場合、第１帰還電圧が第２入力部に入力され、出力電圧切換トランジスタがオフの場合、第１基準電圧よりも電圧の高い電圧分割部の第２帰還電圧が第２入力部に入力される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るシリーズレギュレータの構成を示す回路図である。
【図２】第１の実施形態に係る出力電圧と帰還電圧の関係を示す図である。
【図３】第１の実施形態に係るシリーズレギュレータの動作を示すタイミングチャート。
【図４】第１の実施形態に係る比較例のシリーズレギュレータの動作を示すタイミングチャート。
【図５】第１の変形例のシリーズレギュレータの構成を示す回路図である。
【図６】第２の変形例のシリーズレギュレータの構成を示す回路図である。
【図７】第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す回路図である。
【図８】第３の実施形態に係るシリーズレギュレータの構成を示す回路図である。
【図９】第３の実施形態に係るトリミング抵抗部の構成を示す回路図である。
【発明を実施するための形態】
【０００８】
以下本発明の実施形態について図面を参照しながら説明する。
【０００９】
（第１の実施形態）
まず、本発明の第一の実施形態に係る出力電圧切換電源装置としてのシリーズレギュレータについて、図面を参照して説明する。図１はシリーズレギュレータの構成を示す回路図である。図２は出力電圧と帰還電圧の関係を示す図である。
【００１０】
図１に示すように、シリーズレギュレータ９０には、差動増幅回路１、電源２、電圧分割部３、コンデンサＣ１、インバータＩＮＶ１、抵抗器Ｒ３、出力電圧切換トランジスタＴＲＫ１、及び出力トランジスタＴＲＳ１が設けられる。
【００１１】
シリーズレギュレータ９０は、入力電圧Ｖｉｎを降圧する降圧型のシリーズレギュレータである。シリーズレギュレータ９０は、出力電圧切換トランジスタＴＲＫ１のオン・オフ動作により２種類の出力電圧を生成する出力電圧切換電源装置である。例えば、入力電圧Ｖｉｎが１７Ｖのとき、１１Ｖの第１出力電圧Ｖｏｕｔ１と１５Ｖの第２出力電圧Ｖｏｕｔ２を交互に生成する。
【００１２】
出力トランジスタＴＲＳ１は、Ｐｃｈ  ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）である。出力トランジスタＴＲＳ１は、第１端子（ソース、一端）に入力電圧Ｖｉｎが入力され、制御端子（ゲート）に差動増幅回路１から出力される信号Ｓ１が入力され、第２端子（ドレイン、他端）がノードＮ３に接続される。出力トランジスタＴＲＳ１は、信号Ｓ１に基づいてオン・オフ動作し、ノードＮ３側（第２端子（ドレイン）側、他端）から出力電圧Ｖｏｕｔを出力する。
【００１３】
シリーズレギュレータ９０の外部には、コンデンサＣ２及び負荷４が設けられる。コンデンサＣ２は、出力電圧Ｖｏｕｔを安定化する安定化コンデンサである。コンデンサＣ２は、一端がノードＮ３に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。負荷４には、出力電圧Ｖｏｕｔが供給される。
【００１４】
電圧分割部３は、ノードＮ３と低電位側電源（接地電位）Ｖｓｓの間に設けられる。電圧分割部３には、直列接続される抵抗器Ｒ１及び抵抗器Ｒ２が設けられる。抵抗器Ｒ１は、一端がノードＮ３に接続され、他端がノードＮ４に接続される。抵抗器Ｒ２は、一端がノードＮ４に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電圧分割部３は、入力電圧Ｖｉｎを抵抗分割した電圧をノードＮ４から出力する。
【００１５】
抵抗器Ｒ３は、一端がノードＮ４に接続され、他端がノードＮ２に接続される。インバータＩＮＶ１は、出力電圧切換信号Ｓｓｖｋが入力され、反転した信号をノードＮ１に出力する。
【００１６】
出力電圧切換トランジスタＴＲＫ１は、Ｎｃｈ  ＭＯＳＦＥＴである。出力電圧切換トランジスタＴＲＫ１は、第１端子（ドレイン、一端）がノードＮ２に接続され、制御端子（ゲート）がノードＮ１に接続され、第２端子（ソース）が低電位側電源（接地電位）Ｖｓｓに接続される。コンデンサＣ１は、一端がノードＮ２（抵抗器Ｒ３の他端）に接続され、他端がノードＮ１（出力電圧切換トランジスタＴＲＫ１の制御端子（ゲート））に接続される。コンデンサＣ１を設けることで、出力電圧切換トランジスタＴＲＫ１のオン・オフ時に、出力電圧切換トランジスタＴＲＫ１のミラー効果により切換時の電圧変化が緩やかになる。具体的には、コンデンサＣ１は切換電圧トランジスタＴＲＫ１の位相補償用コンデンサとして機能する。コンデンサＣ１により切換電圧トランジスタＴＲＫ１の位相余裕が改善し、利得が大きくなる範囲を大幅に広げることができる。また、コンデンサＣ１により切換電圧トランジスタＴＲＫ１のスイッチング動作時のリンギングを大幅に抑制することができる。
【００１７】
ここでは、出力電圧切換トランジスタＴＲＫ１にＮｃｈ  ＭＯＳＦＥＴを使用しているが必ずしもこれに限定されるものではない。Ｎｃｈ  ＭＯＳＦＥＴの代わりに、Ｐｃｈ  ＭＯＳＦＥＴ、バイポーラトランジスタ、Ｊ−ＦＥＴ等を用いてもよい。
【００１８】
電源２は、差動増幅回路１の入力側のマイナス（−）ポートと低電位側電源（接地電位）Ｖｓｓの間に設けられる。電源２は、基準電圧Ｖｒｅｆを差動増幅回路１の入力側のマイナス（−）ポートに出力する。
【００１９】
差動増幅回路１は、非反転コンパレータである。差動増幅回路１は、入力側のマイナス（−）ポート（第１入力部）に基準電圧Ｖｒｅｆが入力され、入力側のプラス（＋）ポート（第２入力部）に抵抗分割された帰還電圧Ｖｋ（ノードＮ４の電圧）が入力される。差動増幅回路１は、帰還電圧Ｖｋが基準電圧Ｖｒｅｆよりも高い場合、差動増幅回路１から“Ｈｉｇｈ”レベルの信号が出力され、帰還電圧Ｖｋが基準電圧Ｖｒｅｆよりも低い場合、差動増幅回路１から“Ｌｏｗ”レベルの信号が出力される。差動増幅回路１は、比較増幅した信号Ｓ１を出力する。
【００２０】
ここで、図２に示すように、出力電圧切換信号Ｓｓｖｋが”Ｌｏｗ”レベル、ノードＮ１が”Ｈｉｇｈ”レベルのとき、出力電圧切換トランジスタＴＲＫ１がオンする。このとき、抵抗器Ｒ２及び抵抗器Ｒ３は並列接続される。並列接続される抵抗の抵抗値をｒｂ、抵抗器Ｒ２の抵抗値をｒ２、抵抗器Ｒ３の抵抗値をｒ３とすると、
rb＝(r2×r3)／(r2+r3)・・・・・・・・・・・・・・式（１）
と表される。ここで、ｒｂ＜ｒ２である。
【００２１】
抵抗器Ｒ１の抵抗値をｒ１とし、差動増幅回路１の入力側のプラス（＋）ポートに入力される第１帰還電圧Ｖｋ１とノードＮ３の電圧である第１出力電圧Ｖｏｕｔ１の関係は、
Vk1＝{rb×Vout1]／{rb+r1}・・・・・・・・・・・・式（２）
と表される。
【００２２】
出力電圧切換信号Ｓｓｖｋが”Ｈｉｇｈ”レベル、ノードＮ１が”Ｌｏｗ”レベルのとき、出力電圧切換トランジスタＴＲＫ１がオフする。このとき、抵抗器Ｒ３は寄与せず、差動増幅回路１の入力側のプラス（＋）ポートに入力される第２帰還電圧Ｖｋ２とノードＮ３の電圧である第２出力電圧Ｖｏｕｔ２の関係は、
Vk2＝(r2×Vout2)／(r2+r1)・・・・・・・・・・・・式（３）
と表される。ここで、第２帰還電圧Ｖｋ２は第１帰還電圧Ｖｋ１よりも電圧が高く、第２出力電圧Ｖｏｕｔ２は第１出力電圧Ｖｏｕｔ１よりも電圧が高く設定される。
【００２３】
抵抗器Ｒ１の抵抗値ｒ１、抵抗器Ｒ２の抵抗値ｒ２、及び抵抗器Ｒ３の抵抗値ｒ３を所定な値に設定し、入力電圧Ｖｉｎが１７Ｖの場合、第１出力電圧Ｖｏｕｔ１を１１Ｖに設定でき、第２出力電圧Ｖｏｕｔ２を１５Ｖに設定することができる。
【００２４】
次に、シリーズレギュレータの出力電圧切換前後の動作について図３及び図４を参照して説明する。図３はシリーズレギュレータの動作を示すタイミングチャートである。図４は比較例のシリーズレギュレータの動作を示すタイミングチャートである。ここで、比較例のシリーズレギュレータでは出力電圧切換トランジスタのドレインとゲートの間にコンデンサが設けられていない。
【００２５】
図３に示すように、本実施形態のシリーズレギュレータ９０では、出力電圧切換信号Ｓｓｖｋが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、出力電圧切換トランジスタＴＲＫ１がオンからオフに変化する。コンデンサＣ１が設けられているので、第１出力電圧Ｖｏｕｔ１から第２出力電圧Ｖｏｕｔ２への変化は、出力電圧切換信号Ｓｓｖｋの変化(“Ｌｏw”レベルから”Ｈｉｇｈ“レベルの変化)に対して立ち上がりが遅れ、立ち上がりの傾きが緩やかになり、立ち上がり時間Ｔｒ１経過後に第２出力電圧Ｖｏｕｔ２となる。このとき、オーバーシュートが発生しない。
【００２６】
本実施形態のシリーズレギュレータ９０では、出力電圧切換信号Ｓｓｖｋが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、出力電圧切換トランジスタＴＲＫ１がオフからオンに変化する。コンデンサＣ１が設けられているので、第２出力電圧Ｖｏｕｔ２から第１出力電圧Ｖｏｕｔ１への変化は、出力電圧切換信号Ｓｓｖｋの変化(”Ｈｉｇｈ“レベルから“Ｌｏw”レベルの変化)に対して立ち下りが遅れ、立ち下りの傾きが緩やかになり、立ち下り時間Ｔｆ１経過後に第１出力電圧Ｖｏｕｔ１となる。このときアンダーシュートが発生しない。
【００２７】
一方、図４に示すように、比較例のシリーズレギュレータでは、出力電圧切換信号Ｓｓｖｋが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、出力電圧切換トランジスタＴＲＫ１がオンからオフに変化する。コンデンサＣ１が設けられていないので、第１出力電圧Ｖｏｕｔ１から第２出力電圧Ｖｏｕｔ２への変化は、立ち上がりの傾きが急峻となり、立ち上がり時間Ｔｒ２経過後に第２出力電圧Ｖｏｕｔ２となる。このとき、オーバーシュートが発生する。ここで、立ち上がり時間Ｔｒ１と立ち上がり時間Ｔｒ２の関係は、
Tr1＞＞Tr2・・・・・・・・・・・・・・・・・・・・式（４）
となる。立ち上がり時間Ｔｒ１は、例えば、立ち上がり時間Ｔｒ２の１０倍の値となる。
【００２８】
比較例のシリーズレギュレータでは、出力電圧切換信号Ｓｓｖｋが“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、出力電圧切換トランジスタＴＲＫ１がオフからオンに変化する。コンデンサＣ１が設けられていないので、第２出力電圧Ｖｏｕｔ２から第１出力電圧Ｖｏｕｔ１への変化は、立ち下りの傾きが急峻となり、立ち下り時間Ｔｆ２経過後に第１出力電圧Ｖｏｕｔ１となる。このときアンダーシュートが発生する。ここで、立ち下り時間Ｔｆ１と立ち下り時間Ｔｆ２の関係は、
Tf1＞＞Tf2・・・・・・・・・・・・・・・・・・・・式（５）
となる。立ち下り時間Ｔｆ１は、例えば、立ち下り時間Ｔｆ２の８倍の値となる。
【００２９】
上述したように、本実施形態の出力電圧切換電源装置としてのシリーズレギュレータでは、差動増幅回路１、電源２、電圧分割部３、コンデンサＣ１、インバータＩＮＶ１、抵抗器Ｒ３、出力電圧切換トランジスタＴＲＫ１、及び出力トランジスタＴＲＳ１が設けられる。電圧分割部３は、直列接続される抵抗器Ｒ１及び抵抗器Ｒ２から構成される。出力電圧切換トランジスタＴＲＫ１の第１端子（ドレイン）と制御端子（ゲート）の間にコンデンサＣ１が設けられる。
【００３０】
このため、コンデンサＣ１を設けることで、出力電圧切換トランジスタＴＲＫ１のオン・オフ時に、出力電圧切換トランジスタＴＲＫ１のミラー効果により差動増幅回路１の入力側のプラス（＋）ポートに入力される帰還電圧Ｖｋの電圧変化を緩やかにすることができる。したがって、出力電圧の切換時での電圧変動を大幅に抑制することができる。
【００３１】
なお、図５に示す第１の変形例のシリーズレギュレータ９０ａように、抵抗器を更に設けてもよい。具体的には、インバータＩＮＶ1とノードＮ１の間に遅延手段としての抵抗器Ｒ１１を設ける。抵抗器Ｒ１１により、コンデンサＣ１の容量値を小さくしても出力電圧の切換時での電圧変動を大幅に抑制することができる。
【００３２】
また、図６に示す第２の変形例の変形例のシリーズレギュレータ９０ｂように、第１定電流源２１及び第２定電流源２２を設けてもよい。具体的には、インバータＩＮＶ１は、第１定電流源２１を介して入力電圧Ｖｉｎが入力され、第２定電流源２２を介して低電位側電源（接地電位）Ｖｓｓに接続される。第１定電流源及び第２定電流源を設けることにより、コンデンサＣ１の容量値を小さくしても出力電圧の切換時での電圧変動を大幅に抑制することができる。
【００３３】
（第２の実施形態）
次に、本発明の第２の実施形態に係る出力電圧切換電源装置としてのＤＣ−ＤＣコンバータについて、図面を参照して説明する。図７はＤＣ−ＤＣコンバータの構成を示す回路図である。本実施形態では、一端が出力電圧切換トランジスタのドレインに接続され、他端が出力電圧切換トランジスタのゲートに接続されるコンデンサを設けて出力電圧の切換時での電圧変動を抑制している。
【００３４】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３５】
図７に示すように、ＤＣ−ＤＣコンバータ１００には、電源２、電圧分割部３、誤差増幅回路５、位相補償回路１１、クロック発生回路１２、比較回路１３、モニター増幅回路１４、コンデンサＣ１、インバータＩＮＶ１、インバータＩＮＶ１１乃至１３、インダクタＬ１１、２入力ＮＡＮＤ回路ＮＡＮＤ１、２入力ＮＡＮＤ回路ＮＡＮＤ２、抵抗器Ｒ３、抵抗器Ｒ１２、出力電圧切換トランジスタＴＲＫ１、ハイサイド出力トランジスタＴＲＨＳ１、トランジスタＴＲＰ１、及びローサイド出力トランジスタＴＲＬＳ１が設けられる。
【００３６】
ＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉｎを降圧する降圧型のＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータ１００は、出力電圧切換トランジスタＴＲＫ１のオン・オフ動作により２種類の出力電圧（第１出力電圧Ｖｏｕｔ１と第２出力電圧Ｖｏｕｔ２）を生成する出力電圧切換電源装置である。
【００３７】
ハイサイド出力トランジスタＴＲＨＳ１は、Ｐｃｈ  ＭＯＳＦＥＴである。ハイサイド出力トランジスタＴＲＨＳ１は、第１端子（ソース）に入力電圧Ｖｉｎが入力され、制御端子（ゲート）がノードＮ１５に接続され、第２端子（ドレイン）がノードＮ３に接続される。
【００３８】
ローサイド出力トランジスタＴＲＬＳ１は、Ｎｃｈ  ＭＯＳＦＥＴである。ローサイド出力トランジスタＴＲＬＳ１は、第１端子（ドレイン）がノードＮ３に接続され、制御端子（ゲート）にインバータＩＮＶ３を介してノードＮ１４の信号が入力され、第２端子（ソース）が低電位側電源（接地電位）Ｖｓｓに接続される。
【００３９】
ノードＮ３側（ハイサイド出力トランジスタＴＲＨＳ１の第２端子（ドレイン）側、ローサイド出力トランジスタＴＲＬＳ１の第１端子（ドレイン）側）から出力電圧Ｖｏｕｔが出力される。
【００４０】
インダクタＬ１１は、一端がノードＮ３に接続され、他端が電圧分割部３の抵抗器Ｒ１の一端に接続される。ＤＣ−ＤＣコンバータ１００の外部にコンデンサＣ２及び負荷４が設けられる。インダクタＬ１１を介して負荷４に出力電圧Ｖｏｕｔが供給される。
【００４１】
トランジスタＴＲＰ１は、Ｐｃｈ  ＭＯＳＦＥＴである。トランジスタＴＲＰ１は、第１端子（ソース）がノードＮ１６に接続され、制御端子（ゲート）がノードＮ１５に接続され、第２端子（ドレイン）がノードＮ３に接続される。抵抗器Ｒ１２は、一端に入力電圧Ｖｉｎが入力され、他端がノードＮ１６に接続される。
【００４２】
モニター増幅回路１４は、入力側のマイナス（−）ポートが抵抗器Ｒ１２の一端に接続され、入力側のプラス（＋）ポートが抵抗器Ｒ１２の他端に接続される。モニター増幅回路１４は、トランジスタＴＲＰ１がオンするときに抵抗器Ｒ１２に流れる電流をモニターし、モニターした結果を信号Ｓ１３として出力する。
【００４３】
誤差増幅回路５は、入力側のマイナス（−）ポート（第２入力部）に帰還電圧Ｖｋが入力され、入力側のプラス（＋）ポート（第１入力部）に基準電圧Ｖｒｅｆが入力され、信号処理された信号Ｓ１１が出力される。誤差増幅回路５は、反転コンパレータであり、差動増幅回路とも呼称される。
【００４４】
ここで、出力電圧切換トランジスタＴＲＫ１がオンしたとき、誤差増幅回路５の入力側のマイナス（−）ポートに第１帰還電圧Ｖｋ１が入力され、出力電圧切換トランジスタＴＲＫ１がオフしたとき、誤差増幅回路５の入力側のマイナス（−）ポートに第２帰還電圧Ｖｋ２が入力される（第１の実施形態と同様）。帰還電圧Ｖｋが基準電圧Ｖｒｅｆよりも低い場合、誤差増幅回路５から比較増幅した“Ｈｉｇｈ”レベルの出力信号が出力され、帰還電圧Ｖｋが基準電圧Ｖｒｅｆよりも高い場合、誤差増幅回路５から“Ｌｏｗ”レベルの出力信号が出力される。
【００４５】
位相補償回路１２は、ノードＮ１１と低電位側電源（接地電位）Ｖｓｓの間に設けられる。位相補償回路１２は、直列接続される抵抗器Ｒ１３及びコンデンサＣ１１から構成される。位相補償回路１２は、誤差増幅回路５から出力される信号Ｓ１１（ノードＮ１１の信号）を位相補償し、位相補償された信号Ｓ１２を出力する。
【００４６】
比較回路１３は、入力側のマイナス（−）ポートにモニター増幅回路１４から出力される信号Ｓ１３が入力され、入力側のプラス（＋）ポートに位相補償回路１２から出力される信号Ｓ１２が入力され、比較増幅した信号を出力側（ノードＮ１２）から出力する。
【００４７】
２入力ＮＡＮＤ回路ＮＡＮＤ１は、ノードＮ１２の信号と２入力ＮＡＮＤ回路ＮＡＮＤ２の出力信号が入力され、論理演算処理された信号を出力側（ノードＮ１３）から出力する。２入力ＮＡＮＤ回路ＮＡＮＤ２は、ノードＮ１３の信号とクロック発生回路１２から出力されるクロック信号Ｓｃｌｋが入力され、論理演算処理された信号を２入力ＮＡＮＤ回路ＮＡＮＤ１の入力側に出力する。
【００４８】
インバータＩＮＶ１１は、ノードＮ１３の信号を反転し、反転された信号を出力側（ノードＮ１４）から出力する。インバータＩＮＶ１２は、ノードＮ１４の信号を反転し、反転された信号（ノードＮ１５の信号）をハイサイド出力トランジスタＴＲＨＳ１及びトランジスタＴＲＰ１の制御端子（ゲート）に出力する。インバータＩＮＶ１３は、ノードＮ１４の信号を反転し、反転された信号をローサイド出力トランジスタＴＲＬＳ１の制御端子（ゲート）に出力する。
【００４９】
ここで、本実施形態の出力電圧切換電源装置としてのＤＣ−ＤＣコンバータ１００では、第１の実施形態の出力電圧切換電源装置としてのシリーズレギュレータ９０と同様に、遅延手段としての抵抗器Ｒ１１、第１定電流源及び第２定電流源等を設けることにより、コンデンサＣ１の容量値を小さくしても出力電圧の切換時での電圧変動を大幅に抑制することができる。
【００５０】
上述したように、本実施形態の出力電圧切換電源装置としてのＤＣ−ＤＣコンバータでは、電源２、電圧分割部３、誤差増幅回路５、位相補償回路、クロック発生回路１２、比較回路１３、モニター増幅回路１４、コンデンサＣ１、インバータＩＮＶ１、インバータＩＮＶ１１乃至１３、インダクタＬ１１、２入力ＮＡＮＤ回路ＮＡＮＤ１、２入力ＮＡＮＤ回路ＮＡＮＤ２、抵抗器Ｒ３、抵抗器Ｒ１２、出力電圧切換トランジスタＴＲＫ１、ハイサイド出力トランジスタＴＲＨＳ１、トランジスタＴＲＰ１、及びローサイド出力トランジスタＴＲＬＳ１が設けられる。出力電圧切換トランジスタＴＲＫ１の第１端子（ドレイン）と制御端子（ゲート）の間にコンデンサＣ１が設けられる。
【００５１】
このため、コンデンサＣ１を設けることで、出力電圧切換トランジスタＴＲＫ１のオン・オフ時に、出力電圧切換トランジスタＴＲＫ１のミラー効果により誤差増幅回路５の入力側のマイナス（−）ポートに入力される帰還電圧Ｖｋの電圧変化を緩やかにすることができる。したがって、出力電圧の切換時での電圧変動を大幅に抑制することができる。
【００５２】
（第３の実施形態）
次に、本発明の第３の実施形態に係る出力電圧切換電源装置としてのシリーズレギュレータについて、図面を参照して説明する。図８はシリーズレギュレータの構成を示す回路図である。図９はトリミング抵抗部の構成を示す回路図である。本実施形態では、トリミング抵抗部を用いて電圧の異なる３種類以上の出力電圧を出力する。
【００５３】
図８に示すように、シリーズレギュレータ９１には、差動増幅回路１、電源２、電圧分割部３、トリミング抵抗部６、コンデンサＣ１、インバータＩＮＶ１、出力電圧切換トランジスタＴＲＫ１、及び出力トランジスタＴＲＳ１が設けられる。
【００５４】
シリーズレギュレータ９１は、入力電圧Ｖｉｎを降圧する降圧型のシリーズレギュレータである。シリーズレギュレータ９１は、出力電圧切換トランジスタＴＲＫ１のオン・オフ動作、トリミング抵抗部６により選択された抵抗値を用いて３種類以上の出力電圧を生成する出力電圧切換電源装置である。トリミング抵抗部６は、ノードＮ４とノードＮ２の間に設けられる。
【００５５】
図９に示すように、トリミング抵抗部６には、直列接続されるｍ個の抵抗（抵抗器Ｒ２１乃至２ｍ）とｍ個のスイッチ（ＳＷ１乃至ｍ）が設けられる。トリミング抵抗部６は、スイッチのオン・オフ制御によりｍ種の抵抗値を選択することができる。ここで、ｍは２以上の整数である。
【００５６】
抵抗器Ｒ２１は、一端がノードＮ４に接続され、他端がノードＮ２１に接続される。抵抗器Ｒ２２は、一端がノードＮ２１に接続され、他端がノードＮ２２に接続される。抵抗器Ｒ２ｍは、一端がノードＮ２ｍ−１に接続され、他端がノードＮ２ｍに接続される。
【００５７】
スイッチＳＷ１は、一端がノードＮ２に接続され、他端がノードＮ２１に接続され、信号Ｓｓｗ１に基づいてオン・オフ動作する。スイッチＳＷ２は、一端がノードＮ２に接続され、他端がノードＮ２２に接続され、信号Ｓｓｗ２に基づいてオン・オフ動作する。スイッチＳＷｍ−１は、一端がノードＮ２に接続され、他端がノードＮ２ｍ−１に接続され、信号Ｓｓｗｍ−１に基づいてオン・オフ動作する。スイッチＳＷｍは、一端がノードＮ２に接続され、他端がノードＮ２ｍに接続され、信号Ｓｓｗｍに基づいてオン・オフ動作する。
【００５８】
ここで、例えば、スイッチＳＷ１がオンし、他のスイッチがオフしたとき、抵抗器Ｒ２１が選択される。スイッチＳＷ１及びスイッチＳＷ２がオンし、他のスイッチがオフしたとき、直列接続される抵抗器Ｒ２１及び抵抗器Ｒ２２が選択される。
【００５９】
上述したように、本実施形態の出力電圧切換電源装置としてのシリーズレギュレータでは、差動増幅回路１、電源２、電圧分割部３、トリミング抵抗部６、コンデンサＣ１、インバータＩＮＶ１、出力電圧切換トランジスタＴＲＫ１、及び出力トランジスタＴＲＳ１が設けられる。トリミング抵抗部６には、直列接続されるｍ個の抵抗（抵抗器Ｒ２１乃至２ｍ）とｍ個のスイッチ（ＳＷ１乃至ｍ）が設けられる。出力電圧切換トランジスタＴＲＫ１の第１端子（ドレイン）と制御端子（ゲート）の間にコンデンサＣ１が設けられる。
【００６０】
このため、コンデンサＣ１を設けることで、出力電圧切換トランジスタＴＲＫ１のオン・オフ動作、トリミング抵抗部６により選択された抵抗値を用いて３種類以上の出力電圧を生成することができる。しかも、出力電圧の切換時での電圧変動を大幅に抑制することができる。
【００６１】
なお、第２の実施形態のＤＣ−ＤＣコンバータ１００において、抵抗器Ｒ３の代わりにトリミング抵抗部６を設けてもよい。
【００６２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１  差動増幅回路
２  電源
３  電圧分割部
４  負荷
５  誤差増幅回路
６  トリミング抵抗部
１１  位相補償回路
１２  クロック発生回路
１３  比較回路
１４  モニター増幅回路
２１、２２  定電流源
９０、９０ａ、９０ｂ、９１  シリーズレギュレータ
１００  ＤＣ−ＤＣコンバータ
Ｃ１、Ｃ２、Ｃ１１  コンデンサ
ＩＮＶ１、ＩＮＶ１１〜ＩＮＶ１３  インバータ
Ｌ１１  インダクタ
Ｎ１〜Ｎ４、Ｎ１１〜Ｎ１５、Ｎ２１〜Ｎ２ｍ  ノード
ＮＡＮＤ１、ＮＡＮＤ２  ２入力ＮＡＮＤ回路
Ｒ１〜Ｒ３、Ｒ１１〜Ｒ１３、Ｒ２１〜Ｒ２ｍ  抵抗器
Ｓ１、Ｓ１１〜Ｓ１３  信号
Ｓｃｌｋ  クロック信号
Ｓｓｖｋ  出力電圧切換信号
Ｓｓｗ１〜Ｓｓｗｍ  信号
ＳＷ１〜ＳＷｍ  スイッチ
Ｔｆ１、Ｔｆ２  立ち下り時間
Ｔｒ１、Ｔｒ２  立ち上り時間
ＴＲＨＳ１  ハイサイド出力トランジスタ
ＴＲＫ１  出力電圧切換トランジスタ
ＴＲＬＳ１  ローサイド出力トランジスタ
ＴＲＰ１  トランジスタ
ＴＲＳ１  出力トランジスタ
Ｖｉｎ  入力電圧
Ｖｋ  帰還電圧
Ｖｏｕｔ  出力電圧
Ｖｒｅｆ  基準電圧
Ｖｓｓ  低電位側電源（接地電位）
【図１】
2014048681.tif 000003
【図２】
2014048681.tif 000004
【図３】
2014048681.tif 000005
【図４】
2014048681.tif 000006
【図５】
2014048681.tif 000007
【図６】
2014048681.tif 000008
【図７】
2014048681.tif 000009
【図８】
2014048681.tif 000010
【図９】
2014048681.tif 000011