(57)【要約】【課題】従来の無電解金めっき系列とＯＳＰとを用いる選択的表面処理においてめっき層の腐食などの問題を解決することができる、回路基板を提供する。【解決手段】 回路基板は、基板１１０に形成された回路パターン１２０と、回路パターン１２０の上に形成された第１のソルダレジスト層１３０と、第１のソルダレジスト層１３０がオープンされた回路パターン１２０の上に形成された無電解めっき層１４０、１５０、１６０と、第１のソルダレジスト層１３０の上に形成された第２のソルダレジスト層２３０とを含む。【選択図】図６
2014053608.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された回路パターンと、
前記回路パターンの上に形成された第１のソルダレジスト層と、
前記第１のソルダレジスト層がオープンされた前記回路パターンの上に形成された無電解めっき層と、
前記第１のソルダレジスト層の上に形成された第２のソルダレジスト層と
を含む回路基板。
【請求項２】
前記第２のソルダレジスト層は、前記第１のソルダレジスト層の形成領域を含めて前記無電解めっき層の一部まで延設される、請求項１に記載の回路基板。
【請求項３】
前記無電解めっき層は、ニッケル層（Ｎｉ）、パラジウム層（Ｐｄ）及び金層（Ａｕ）から選ばれる少なくとも一つによって形成される、請求項１に記載の回路基板。
【請求項４】
前記回路パターンは、銅（Ｃｕ）を用いる、請求項１に記載の回路基板。
【請求項５】
基板の上に回路パターンを形成するステップと、
前記回路パターンの上に第１のソルダレジスト層を塗布するステップと、
前記回路パターンがオープンされるように第１のソルダレジスト層をエッチングするステップと、
前記回路パターンを表面処理して無電解めっき層を形成するステップと、
前記表面処理された第１のソルダレジスト層の上に第２のソルダレジスト層を形成するステップと
を含む回路基板の製造方法。
【請求項６】
前記第２のソルダレジスト層は、前記第１のソルダレジスト層の形成領域を含めて前記無電解めっき層の一部まで延設される、請求項５に記載の回路基板の製造方法。
【請求項７】
前記無電解めっき層は、ＥＮＩＧ、ＥＮＥＰＩＧ、ＥＰＩＧ、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ及びＤＩＧよりなる群から選ばれる少なくとも一つの方法によって形成される、請求項５に記載の回路基板の製造方法。
【請求項８】
前記無電解めっき層のニッケル層（Ｎｉ）は、ＥＮＩＧ、ＥＮＥＰＩＧの場合、２〜９μｍの厚さを有し、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの場合、０．１〜１．０μｍの厚さを有する、請求項７に記載の回路基板。
【請求項９】
基板に形成された回路パターンと、
前記回路パターンの上に形成された無電解めっき層と、
前記無電解めっき層上に形成されたソルダレジスト層と
を含む回路基板。
【請求項１０】
前記無電解めっき層は、前記回路パターンの上部及び両側面に形成され、前記回路パターンと同じ形態を有する、請求項９に記載の回路基板。
【請求項１１】
前記無電解めっき層は、ニッケル層（Ｎｉ）、パラジウム層（Ｐｄ）及び金層（Ａｕ）から選ばれる少なくとも一つによって形成される、請求項９に記載の回路基板。
【請求項１２】
前記回路パターンは、銅（Ｃｕ）を用いる、請求項９に記載の回路基板。
【請求項１３】
基板の上に回路パターンを形成するステップと、
前記回路パターンを表面処理して無電解めっき層を形成するステップと、
前記無電解めっき層にソルダレジスト層を形成するステップと
を含む回路基板の製造方法。
【請求項１４】
前記無電解めっき層は、ＥＮＩＧ、ＥＮＥＰＩＧ、ＥＰＩＧ、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ及びＤＩＧよりなる群から選ばれる少なくとも一つの方法によって形成される、請求項１３に記載の回路基板の製造方法。
【請求項１５】
前記無電解めっき層のニッケル層（Ｎｉ）は、ＥＮＩＧ、ＥＮＥＰＩＧの場合、２〜９μｍの厚さを有し、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの場合、０．１〜１．０μｍの厚さを有する、請求項１４に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に関する。
【背景技術】
【０００２】
基板の表面処理（Ｓｕｒｆａｃｅ  ＦｉＮｉｓｈ）工法にはさまざまなものがある。第一には、めっき法が挙げられ、第二には、有機被膜法（ＯＳＰ）、第三には、該めっき法と該有機被膜法とを混合して使用する工法が挙げられる。このようなさまざまな表面処理工法は、その用途や費用、信頼性及び顧客の好みによって、基板製造時に選択的に適用される。
【０００３】
前記めっき法には、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）などの無電解金めっき系列の表面処理と電解Ｎｉ／Ａｕなどの電解金めっき系列の表面処理とが挙げられ、この中、無電解めっき法が主に用いられている。
【０００４】
従来には、主に一つの表面処理方法を用いて基板の前面（Ｔｏｐ／Ｂｏｔｔｏｍ  ｓｉｄｅの全て）に適用される場合が多かったが、２０００年代初中半から電解金めっき系列の表面処理とＯＳＰとを一緒に適用する選択的（ｓｅｌｅｃｔｉｖｅ）表面処理技術がたくさん適用され始めた。しかし、ドライフィルム（Ｄｒｙ  ｆｉｌｍ）などを用いて手軽く選択的表面処理ができる電解金めっき工法に比べて、ドライフィルムがめっき液から溶出されるという問題を抱いている無電解金めっき系列の工法は、容易に選択的表面処理を適用することができなかった。
【０００５】
最近には、溶出性が一部改善された資材が開発されており、ＬＤＡなどの技術が開発されるにつれ、無電解金めっき系列の工法においても選択的表面処理技術の開発が活発に進められてきている。
【０００６】
このような無電解メッキ工法では、選択的表面処理のために有機被膜（ＯＳＰ）処理を行う。ＯＳＰ工法の一般的な工程（Ｐｒｏｃｅｓｓ）は、投入→脱脂（酸洗）→エッチング（Ｓｏｆｔ  ｅｔｃｈｉｎｇ）→ＯＳＰ前処理→ＯＳＰ処理→排出のステップから成る。これらの工程において、脱脂（酸洗）及びエッチング工程は、主に酸（Ａｃｉｄ）成分（例えば、硫酸）を多用するようになる。
【０００７】
しかし、無電解金めっき系列のＥＮＥＰＩＧやＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧなどのＰｄやＡｕの厚さは、非常に薄いため、このようなメッキの表面が酸雰囲気下で完壁に耐酸性を有することには難しさがある。そのため、有機被膜法の処理時、酸洗及びエッチング工程において該金めっきされた表面が腐食されるという問題が発生する。
【０００８】
従来基板の製造方法は、回路形成方法（Ｔｅｎｔｉｎｇ、ＭＳＡＰ、ＡＭＳＡＰ、ＳＡＰなど）に関わらず、ソルダレジスト（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ:ＳＲ）を塗布、露光、現像後の一般的な構造は、図１のようである。
【０００９】
図１は、表面実装構造形態（ＳＭＤ  ｔｙｐｅ）の銅パッド（Ｃｕ  ｐａｄ）２０上にＳＲ３０が形成された一般的な構造を示すもので、この形態の構造に表面処理めっきを実施するようになる。該表面処理は、無電解金めっき系列を挙げて説明することにする。
【００１０】
図２及び図３は、図１のＳＭＤタイプのソルダレジストがオープンされた銅パッド１０に無電解金めっき系列の表面処理であるＥＮＥＰＩＧの構造（ニッケル４０、パラジウム５０、金６０）とＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの構造（ニッケル４０、パラジウム５０、金６０）とを各々示す。
【００１１】
このような無電解めっきの特徴は、電解めっき方式と異なり、化学的な反応のみによってめっき層を形成するため、電解方式のめっきと対比してめっき層の組織及び構造が相違し、めっき厚さの析出速度や形成可能なメッキ厚さにも限界がある。
【００１２】
また、図４は、ＥＮＥＰＩＧ及びＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧメッキ後、選択的に有機被膜処理の前（図４ａ）、処理後のＥＮＥＰＩＧ（図４ｂ）及びＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ（図４ｃ）の表面形状を示す。同図のように、ＥＮＥＰＩＧ及びＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ工法は、ＯＳＰ後にソルダレジストのエッジ（ＳＲ  ｅｄｇｅ）方向に腐食現象が目視される。このような現象は、ソルダレジストの縁部のメッキ品質（Ｃｏｖｅｒａｇｅ）特性が良くないということを表す。すなわち、ＳＲエッジにＳＲ残り（ｒｅｓｉｄｕｅ）が残っているか、ＳＲ縁部におけるめっき液の流動が良くなく、反応性が低下し、銅パッドの中心部に比べてメッキ保護特性が良くなかったと思われる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】韓国特許出願公開第１０−２０１２−４６４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
このような状態で、ＯＳＰ前処理工程を経れば、酸成分で構成された脱脂または酸洗やエッチング（Ｓｏｆｔ  ｅｔｃｈｉｎｇ）工程において、ガルバニック腐食（Ｇａｌｖａｎｉｃ  ｃｏｒｒｏｓｉｏｎ）などの反応によって腐食がひどく起きることがある。
【００１５】
また、他の問題としては、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧのような薄膜のみによって構成された表面処理工法では、特にＳＲ縁部のアンダーカット（Ｕｎｄｅｒｃｕｔ）の問題がさらにひどくなる。ＥＮＩＧやＥＮＥＰＩＧのような既存の工法は、Ｎｉの厚さが最小３μｍ以上、一般的に５〜７μｍの厚さを有するため、アンダーカットが発生してもその部分にＮｉめっきされつつ満たされるため、大きい問題にならなかった。
【００１６】
しかし、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ、ＥＰＩＧなどめっき層の総厚さが１μｍにならない工法では、このようなアンダーカット部分は品質を脆弱するようにする。すなわち、アンダーカット部分のメッキ品質は悪くなり、該部分にＯＳＰを用いる酸処理を再びすると、図５に示すような深刻な腐食現象をもたらす。
【００１７】
本発明は上記の問題点に鑑みて成されたものであって、従来の無電解金めっき系列とＯＳＰとを用いる選択的表面処理においてめっき層の腐食などの問題を解決することができる、回路基板を提供することにある。
【００１８】
また、本発明の他の目的は、ソルダレジスト層のエッジ部のめっきが脆弱な部分とソルダレジスト層の下地のアンダーカットを解決することができる、回路基板を提供することにある。
【００１９】
本発明のさらに他の目的は、前記のような従来技術を解決することができる、回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記の目的を解決するために、本発明の一実施形態による回路基板は、基板に形成された回路パターンと、前記回路パターンの上に形成された第１のソルダレジスト層と、前記第１のソルダレジスト層がオープンされた前記回路パターンの上に形成された無電解めっき層と、前記第１のソルダレジスト層の上に形成された第２のソルダレジスト層とを含む。
【００２１】
前記第２のソルダレジスト層は、望ましくは、前記第１のソルダレジスト層の形成領域を含めて前記無電解めっき層の一部まで延設される。
【００２２】
一実施形態によれば、前記無電解めっき層は、ニッケル層（Ｎｉ）、パラジウム層（Ｐｄ）及び金層（Ａｕ）から選ばれる少なくとも一つによって形成される。
【００２３】
一実施形態によれば、前記回路パターンは望ましくは、銅（Ｃｕ）を用いる。
【００２４】
また、上記の目的を解決するために、本発明の他の実施形態によれば、前記回路基板は、基板の上に回路パターンを形成するステップと、前記回路パターンの上に第１のソルダレジスト層を塗布するステップと、前記回路パターンがオープンされるように第１のソルダレジスト層をエッチングするステップと、前記回路パターンを表面処理して無電解めっき層を形成するステップと、前記表面処理された第１のソルダレジスト層の上に第２のソルダレジスト層を形成するステップとを含む製造方法によって製造される。
【００２５】
前記第２のソルダレジスト層は、望ましくは、前記第１のソルダレジスト層の形成領域を含めて前記無電解めっき層の一部まで延設される。
【００２６】
一実施形態によれば、前記無電解めっき層は、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ：無電解ニッケル／置換金）、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ：無電解ニッケル／無電解パラジウム／置換金）、ＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ：無電解パラジウム／置換金）、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ（Ｔｈｉｎ  Ｎｉ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ：薄膜ニッケル／無電解ニッケル／無電解パラジウム／置換金）及びＤＩＧ（ｄｉｒｅｃｔ  ｉｍｍｅｒｓｉｏｎ  ｇｏｌｄ：直接置換金）よりなる群から選ばれる少なくとも一つによって形成される。
【００２７】
前記無電解めっき層のニッケル層（Ｎｉ）は、ＥＮＩＧ、ＥＮＥＰＩＧの場合、２〜９μｍの厚さを有し、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの場合、０．１〜１．０μｍの厚さを有する。
【００２８】
本発明のさらに他の一実施形態による回路基板は、基板に形成された回路パターンと、前記回路パターンの上に形成された無電解めっき層と、前記無電解めっき層上に形成されたソルダレジスト層とを含む。
【００２９】
前記無電解めっき層は、望ましくは、前記回路パターンの上部及び両側面に形成され、前記回路パターンと同じ形態を有する。
【００３０】
一実施形態によれば、前記無電解めっき層は、ニッケル層（Ｎｉ）、パラジウム層（Ｐｄ）及び金層（Ａｕ）から選ばれる少なくとも一つで形成される。
【００３１】
望ましくは、前記回路パターンは銅（Ｃｕ）を用いる。
【００３２】
また、さらに他の実施形態によれば、前記回路基板は、基板の上に回路パターンを形成するステップと、前記回路パターンを表面処理して無電解めっき層を形成するステップと、前記無電解めっき層にソルダレジスト層を形成するステップとを含む製造方法によって製造される。
【００３３】
一実施形態によれば、前記無電解めっき層は、ＥＮＩＧ、ＥＮＥＰＩＧ、ＥＰＩＧ、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ及びＤＩＧよりなる群から選ばれる少なくとも一つによって形成される。
【００３４】
一実施形態によれば、前記無電解めっき層のニッケル層（Ｎｉ）は、ＥＮＩＧ、ＥＮＥＰＩＧの場合、２〜９μｍの厚さを有し、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの場合、０．１〜１．０μｍの厚さを有する。
【発明の効果】
【００３５】
本発明によれば、表面処理されためっき層上に追加のソルダレジスト層を設けることによって、既存ソルダレジスト層の縁部周りのソルダレジストの残りあるいは濡れ性（ｗｅｔｔｉｎｇ）の欠如などの現象によるめっき品質が脆弱な部分をカバーすることができる。また、ソルダレジスト層の下地のアンダーカット部分を追加のソルダレジスト層の形成によって保護することができる。
【００３６】
また、本発明によれば、回路パターンにソルダレジスト層を形成する前に、表面処理を先に行ってからめっき層を形成することによって、回路パターンの全面にかけて均一なメッキ厚さと均一なメッキ品質特性を有する。
【図面の簡単な説明】
【００３７】
【図１】銅（Ｃｕ）回路の形成後、ＳＲが形成された一般的構造を示す断面図である。
【図２】銅（Ｃｕ）回路にＥＮＥＰＩＧめっきを適用してＮｉ／Ｐｄ／Ａｕ層が形成された構造を示す断面図である。
【図３】図２のＥＮＥＰＩＧめっきでＮｉの厚さが非常に薄いＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの構造を示す断面図である。
【図４】図４ａ〜図４ｃよりなり、各々はＯＳＰ処理前（図４ａ）、ＯＳＰ処理後のＥＮＥＰＩＧ（図４ｂ）及びＯＳＰ処理後のＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ（図４ｃ）の表面形状を示す写真である。
【図５】ＳＲエッジの下地のアンダーカットに発生した腐食のさまざまな形態を示す写真である。
【図６】本発明の一実施形態による回路基板の構造を示す断面図である。
【図７】本発明の一実施形態による回路基板の構造を示す断面図である。
【図８】図６及び図７の構造を有する回路基板の効果を示す断面図である。
【図９】図６及び図７の構造を有する回路基板の効果を示す断面図である。
【図１０】本発明の他の一実施形態による回路基板の構造を示す断面図である。
【図１１】図１０の構造を有する回路基板の効果を示す断面図である。
【発明を実施するための形態】
【００３８】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３９】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００４０】
本発明は、無電解金めっき法及び有機被膜処理法を用いて回路基板を表面処理するに当たって、従来のソルダレジストの腐食やアンダーカットなどの不良を解決することができる構造を有するような回路基板及びその製造方法に関する。
【００４１】
本発明の一実施形態による回路基板は、図６に示すように、基板１１０に形成された回路パターン１２０と、この回路パターン１２０上に形成された第１のソルダレジスト層１３０と、この第１のソルダレジスト層１３０がオープンされた回路パターン１２０上に形成された無電解めっき層１４０、１５０、１６０と、該第１のソルダレジスト層１３０上に形成された第２のソルダレジスト層２３０とを含む。
【００４２】
従来技術における不良現象を改善するに一番確かで且つ簡単な方法は、メッキ時にソルダレジスト層の縁部にも中央と同じレベルのメッキ品質（Ｃｏｖｅｒａｇｅ）を維持することができる方法である。中央に比べて、メッキ品質特性が低下しないと、このような縁部での腐食現象は防止することができる。
【００４３】
しかし、このようなソルダレジスト層の縁部におけるメッキ品質特性の改善は、あまり易しく短期間に解決することができるのではない。そのため、本発明では、その次善として製品の構造を変更し、そのような不都合を補完しようとする。
【００４４】
すなわち、本発明の一実施形態によれば、図６に示すように、追加の第２のソルダレジスト層をさらに含むことに特徴がある。該第２のソルダレジスト層２３０は、ＥＮＥＰＩＧあるいはＴｈｉｎ  Ｎｉ  ＥＮＥＰＩＧを用いるめっき層１４０、１５０、１６０を適用した後に設けられ、初期に形成された第１のソルダレジスト層１３０よりさらに広い範囲の銅回路パターン１２０をカバーしている。すなわち、第２のソルダレジスト層２３０は望ましくは、前記第１のソルダレジスト層１３０の形成領域を含めて前記無電解めっき層１４０、１５０、１６０の一部まで延設される。
【００４５】
したがって、第１のソルダレジスト層１３０に比べて追加的により広い範囲の銅回路パターン１２０をカバーしている第２のソルダレジスト層２３０の部分は、めっき時にメッキ品質特性が優秀ではなく、ソルダレジスト工程後に行われる多くのエッチング工程によって発生されたアンダーカット部分をすべてカバーすることができるという効果を奏する。
【００４６】
図６のような構造を有する本発明の一実施形態による回路基板の製造方法は、基板の上に回路パターンを形成するステップと、前記回路パターンの上に第１のソルダレジスト層を塗布するステップと、前記回路パターンがオープンされるように第１のソルダレジスト層をエッチングするステップと、前記回路パターンを表面処理して無電解めっき層を形成するステップと、前記表面処理された第１のソルダレジスト層の上に第２のソルダレジスト層を塗布するステップとを含む。
【００４７】
通常の回路基板と同様に、基板の上に回路パターンを形成し、この回路パターンには、銅が一番望ましく使われる。続いて、該回路パターンの上に第１のソルダレジスト層を形成する。前記第１のソルダレジスト層の形成のためのソルダレジストの組成は、これに限定するものではなく、通常の回路基板に使われるものならどれでも構わない。
【００４８】
続いて、前記回路パターンに表面処理を行うために、前記第１のソルダレジスド層をエッチングして回路パターンの部分をオープンさせる。この第１のソルダレジスト層のエッチング方法は、これに限定するものではない。
【００４９】
前記オープンされた回路パターンは、無電解めっき法によって表面処理され、ニッケル層（Ｎｉ）１４０−パラジウム層（Ｐｄ）１５０−金層（Ａｕ）１６０が順に積層された無電解めっき層が設けられる。本発明による無電解めっき層はこの順に積層されるものではなく、ニッケル層、パラジウム層及び金層よりなる群から選ばれる少なくとも一つによって形成されてもよく、必要によって選択的に用いて形成されてもよい。
【００５０】
前記無電解めっき層は、ＥＮＩＧ、ＥＮＥＰＩＧ、ＥＰＩＧ、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ及びＤＩＧよりなる群から選ばれる少なくとも一つの方法によって形成されてもよい。
【００５１】
したがって、前記無電解めっき層は、図６に示すようにニッケル層１４０が比較的厚い場合だけではなく、薄膜のニッケル層を有する図７に示すような構造でも適用可能である。前記無電解めっき層のニッケル層（Ｎｉ）は、望ましくは、ＥＮＩＧ、ＥＮＥＰＩＧの場合、２〜９μｍの厚さを有し、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの場合、０．１〜１．０μｍの厚さを有する。
【００５２】
最後に、前記表面処理された第１のソルダレジスト層１３０上に第２のソルダレジスト層２３０を形成させる。前記第２のソルダレジスト層２３０は、前記第１のソルダレジスト１３０のエッジ部まで含むセクターに形成され、メッキ品質が脆弱な第１のソルダレジスト１３０のエッジ部までカバーする。すなわち、前記第１のソルダレジスト１３０形成領域を含めて前記無電解めっき層１４０、１５０、１６０の一部まで延設されることが望ましい。
【００５３】
したがって、図８に示すように、第１のソルダレジスト層１３０の縁部周りにソルダレジスト残りあるいは濡れ性（ｗｅｔｔｉｎｇ）の欠如などの現象によってメッキ品質が脆弱な部分を第２のソルダレジスト層２３０の塗布によってさらにカバーすることができる。
【００５４】
また、図９に示すように、第１のソルダレジスト層１３０の下部のアンダーカット部分（Ａ）を追加の第２のソルダレジスト層２３０を塗布することによって保護することができる。
【００５５】
また、本発明によれば、製品の構造を変更して従来技術の問題を解決することができるまた他の方法として、一般的にソルダレジスト層を形成して表面処理めっきを実施することと反対に、表面処理めっきを先に実施し、その後にソルダレジスト層を形成することによって最初からソルダレジスト残りあるいは濡れ性の欠如による表面処理メッキ品質の低下を防止することができる。
【００５６】
したがって、本発明の他の一実施形態による回路基板は、図１０に示すように、基板１１０に形成された回路パターン１２０と、この回路パターン１２０上に形成された無電解めっき層１４０、１５０、１６０と、該無電解めっき層上に形成されたソルダレジスト層１３０とを含む。
【００５７】
前記無電解めっき層１４０、１５０、１６０は、望ましくは、前記回路パターン１２０の上部及び両側面に形成され、前記回路パターン１２０と同じ形態を有する。
【００５８】
また、前記無電解めっき層のニッケル層（Ｎｉ）は、望ましくは、ＥＮＩＧ、ＥＮＥＰＩＧの場合、２〜９μｍの厚さを有し、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧの場合０．１〜１．０μｍの厚さを有する。
【００５９】
図１０のような構造を有する本発明の一実施形態による回路基板の製造方法は、基板の上に回路パターンを形成するステップと、前記回路パターンを表面処理して無電解めっき層を形成するステップと、前記無電解めっき層にソルダレジスト層を形成するステップとを含む。
【００６０】
通常の回路基板と同様に、基板１１０上に回路パターン１２０を形成し、該回路パターン１２０には銅が一番望ましく使われる。
【００６１】
続いて、前記回路パターン１２０上に無電解めっき法を用いて表面処理し、ニッケル層（Ｎｉ）１４０−パラジウム層（Ｐｄ）１５０−金層（Ａｕ）１６０が順に積層された無電解めっき層を形成する。しかし、本発明による無電解めっき層が必ずこの順に積層されるものではなく、ニッケル層、パラジウム層及び金層のうちの少なくともいずれか一つによって形成されてもよく、必要によって選択的に用いて形成されてもよい。
【００６２】
一実施形態によれば、回路パターン１２０に表面処理を先に行うため、前記無電解めっき層１４０、１５０、１６０は、前記回路パターン１２０と同じ形態で形成される。すなわち、前記無電解めっき層１４０、１５０、１６０は、前記回路パターン１２０の上部及び両側面にまで形成される。
【００６３】
前記無電解めっき層は、ＥＮＩＧ、ＥＮＥＰＩＧ、ＥＰＩＧ、Ｔｈｉｎ  Ｎｉ  ＥＮＥＰＩＧ及びＤＩＧよりなる群から選ばれる少なくとも一つの方法によって形成される。
【００６４】
最後に、前記無電解めっき層にソルダレジストを形成する。このソルダレジストは、これに限定するものではなく、通常の回路基板に使われるものならどの組成でもよい。
【００６５】
前述のような構造を有する場合、銅回路パターン１２０上に何らの障害物なしに表面処理めっきを実施することができるため、図１１に示すように銅回路パターン１２０の全面にかけて均一なメッキ厚さ及び均一なメッキ品質特性を得ることができるという効果が奏する。
【００６６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６７】
１１０  基板
２０、１２０  回路パターン
３０、１３０、２３０  ソルダレジスト層
４０、１４０  ニッケル（Ｎｉ）層
５０、１５０  パラジウム（Ｐｄ）層
６０、１６０  金（Ａｕ）層
【図１】
2014053608.tif 000003
【図２】
2014053608.tif 000004
【図３】
2014053608.tif 000005
【図４】
2014053608.tif 000006
【図５】
2014053608.tif 000007
【図６】
2014053608.tif 000008
【図７】
2014053608.tif 000009
【図８】
2014053608.tif 000010
【図９】
2014053608.tif 000011
【図１０】
2014053608.tif 000012
【図１１】
2014053608.tif 000013