(57)【要約】【課題】レイアウト構造を変更することなしに種々の用途に適合させることのできる半導体モジュールを提供する。【解決手段】複数組のハーフブリッジ回路の上アームおよび下アームをそれぞれ形成する複数の電力用半導体素子と、これらの電力用半導体素子の内、制御端子を有する電力用半導体素子をそれぞれオン・オフ駆動する複数の駆動回路とを搭載した半導体モジュールであって、特に前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各低電位側電極、および前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極を、複数の外部接続用出力端子にそれぞれ個別に接続した構造とする。【選択図】      図１
2014064377.tif 000002
【特許請求の範囲】
【請求項１】
複数組のハーフブリッジ回路の上アームおよび下アームをそれぞれ形成する複数の電力用半導体素子と、これらの電力用半導体素子の内、制御端子を有する電力用半導体素子をそれぞれオン・オフ駆動する複数の駆動回路とを搭載し、電源端子および前記各制御回路の複数の制御端子を複数の外部接続用制御端子にそれぞれ接続した半導体モジュールであって、
前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各低電位側電極、および前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極を、複数の外部接続用出力端子にそれぞれ個別に接続したことを特徴とする半導体モジュール。
【請求項２】
前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極は、互いに共通に接続されて絶縁基板上に実装され、前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子は、互いに分離されて前記絶縁基板上に実装された構造を有する請求項１に記載の半導体モジュール。
【請求項３】
前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記各電力用半導体素子は、矩形状のモジュール本体の前記複数の外部接続用出力端子が配列される長辺と平行に並べて配置され、前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記各電力用半導体素子は、前記上アームをそれぞれ構成する前記電力用半導体素子の配列方向と平行に並べて配置されている請求項１に記載の半導体モジュール。
【請求項４】
前記電力用半導体素子は、制御電極を備えたＩＧＢＴまたはＭＯＳ-ＦＥＴからなるスイッチング素子、およびこれらの各スイッチング素子とそれぞれ対をなして用いられるダイオードである請求項１に記載の半導体モジュール。
【請求項５】
前記スイッチング素子および前記ダイオードは、前記複数組のハーフブリッジ回路の上アーム側および下アーム側のそれぞれにおいて交互に配列されている請求項４に記載の半導体モジュール。
【請求項６】
前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各低電位側電極に個別に接続された前記外部接続用出力端子、および前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極に個別に接続された前記外部接続用出力端子は、前記複数組のハーフブリッジ回路毎に対をなして隣接して配置されている請求項１に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数組のハーフブリッジ回路の上アームおよび下アームをそれぞれ形成する複数の電力用半導体素子を備えた半導体モジュールに関する。
【背景技術】
【０００２】
複数組のハーフブリッジ回路の上アームおよび下アームをそれぞれ形成する複数の電力用半導体素子を備えた半導体モジュールは、例えばモータ等の負荷を駆動するインバータ装置の出力段の構成部品として用いられる。図６は三相モータＭを駆動するインバータ装置に用いられる半導体モジュールＩＰＭの要部概略構成を示す図で、Ｑ１,Ｑ２〜Ｑ６は、３組のハーフブリッジ回路をそれぞれ形成する６個のスイッチング素子である。またＤ１,Ｄ２〜Ｄ６は前記各スイッチング素子Ｑ１,Ｑ２〜Ｑ６にそれぞれ逆並列に接続されたフライホイール・ダイオードである。
【０００３】
ここで前記３組のハーフブリッジ回路は、直流電圧が印加される電源端子Ｐに共通に接続されて上アームを形成するスイッチング素子Ｑ１,Ｑ２,Ｑ３と、下アームを形成するスイッチング素子Ｑ４,Ｑ５,Ｑ６とを、それぞれ対にして直接接続して構成される。これらの各ハーフブリッジ回路は、上アームを形成するスイッチング素子Ｑ１（Ｑ２,Ｑ３）と、下アームを形成するスイッチング素子Ｑ４（Ｑ５,Ｑ６）との接続点を、前記三相モータＭにＵ（Ｖ,Ｗ）相の電力を供給する出力端子Ｌ１（Ｌ２,Ｌ３）としている。
【０００４】
また前記下アームを形成するスイッチング素子Ｑ４,Ｑ５,Ｑ６の他端は、接地側端子Ｎ１,Ｎ２,Ｎ３にそれぞれ接続される。これらの接地側端子Ｎ１,Ｎ２,Ｎ３は、例えばシャント抵抗Ｒ１,Ｒ２,Ｒ３を介して接地される。尚、前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６は、制御電極（ゲート電極）を備えたＩＧＢＴまたはＭＯＳ-ＦＥＴからなる電力用半導体素子である。このような構成の半導体モジュールＩＰＭについては、例えば特許文献１等に詳しく紹介される通りである。
【０００５】
図７は、上述した半導体モジュールＩＰＭのレイアウト構造例を示している。この図７に示すように従来の一般的な半導体モジュールＩＰＭは、矩形状のモジュール本体を形成する端子ケースの略中央部に絶縁基板２設け、この絶縁基板２上に前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６、および前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６をそれぞれ１列に並べて平行に配列している。尚、図中３は複数の内部配線パターンをなす導体層、４,５は外部接続用制御端子をなす複数本のリードフレーム（ＬＦ）を示している。
【０００６】
また上アームを形成するスイッチング素子Ｑ１,Ｑ２,Ｑ３をそれぞれ個別にオン・オフ駆動するハイサイド側の制御回路ＩＣ１,ＩＣ２,ＩＣ３と、下アームを形成するスイッチング素子Ｑ４,Ｑ５,Ｑ６をそれぞれオン・オフ駆動するローサイド側の制御回路ＩＣ４とを一列に並べ、前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６の配列方向と平行に配列している。これらの前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６、前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６、および制御回路ＩＣ１,ＩＣ２,ＩＣ３の配列構造（レイアウト）は、半導体モジュールＩＰＭ内で不本意な電流ループが形成されないように、また電流ループが最小となるように配慮して定められる。
【０００７】
そして前記複数の導体層（配線パターン）３、前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６、前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６、および制御回路ＩＣ１,ＩＣ２,ＩＣ３との間を金線等のワイヤ（接続線）を用いて相互に接続することで、図６に示す構成の半導体モジュールＩＰＭを実現している。この結果、前記モジュール本体から外部に導出される外部接続用出力端子は、該モジュール本体の一方の長辺に沿って、例えば電源端子Ｐ、前記出力端子Ｌ１,Ｌ２,Ｌ３、および接地側端子Ｎ１,Ｎ２,Ｎ３の順に配列される。また前記制御回路ＩＣ１,ＩＣ２,ＩＣ３に制御信号等を入出力する為の外部接続用制御端子は、前記モジュール本体の他方の長辺に沿って配列される。上記レイアウト構造の半導体モジュールを実現する半導体素子構造については、例えば特許文献２等に詳しく紹介される通りである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３３９４３７７号公報
【特許文献２】特許第３９４１２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで上述した従来一般的な構成の半導体モジュールは、上アーム側のスイッチング素子Ｑ１,Ｑ２,Ｑ３と、下アーム側のスイッチング素子Ｑ４,Ｑ５,Ｑ６とが、前記各ハーフブリッジ回路を構成する組毎にそれぞれ内部接続され、その接続点がそのまま前記外部接続用出力端子Ｌ１,Ｌ２,Ｌ３としてそれぞれ導出されている。この為、当該半導体モジュールを用いて、例えばダブルフォワード・コンバータやインターリーブ昇圧コンバータ等を構成することは不可能である。具体的には前記上アーム側のスイッチング素子Ｑ１（Ｑ２,Ｑ３）と、下アーム側のスイッチング素子Ｑ４（Ｑ５,Ｑ６）との間に、例えばコイルやインダクタンスを介装することはできない。従って前記構成の半導体モジュールは、前述した三相モータＭの駆動回路等として、その用途が制限される。
【００１０】
本発明はこのような事情を考慮してなされたもので、その目的は、複数組のハーフブリッジ回路の上アームおよび下アームをそれぞれ形成する複数の電力用半導体素子を備え、特にそのレイアウト構造を変更することなしに種々の用途に適合させることのできる半導体モジュールを提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するべく本発明に係る半導体モジュールは、複数組のハーフブリッジ回路の上アームおよび下アームをそれぞれ形成する複数の電力用半導体素子と、これらの電力用半導体素子の内、制御端子を有する電力用半導体素子をそれぞれオン・オフ駆動する複数の駆動回路とを搭載し、電源端子および前記各制御回路の複数の制御端子を複数の外部接続用制御端子にそれぞれ接続したものであって、
特に前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各低電位側電極、および前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極を、複数の外部接続用出力端子にそれぞれ個別に接続したことを特徴としている。
【００１２】
好ましくは前記電力用半導体素子は、例えば制御電極を備えたＩＧＢＴまたはＭＯＳ-ＦＥＴからなるスイッチング素子、およびこれらの各スイッチング素子とそれぞれ対をなして用いられるダイオードからなる。そして前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極は、互いに共通に接続されて絶縁基板上に実装され、また前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子は、互いに分離されて前記絶縁基板上に実装された構造として実現される。
【００１３】
好ましくは前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記各電力用半導体素子は、矩形状のモジュール本体の前記複数の外部接続用出力端子が配列される長辺と平行に並べて配置される。また前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記各電力用半導体素子は、前記上アームをそれぞれ構成する前記電力用半導体素子の配列方向と平行に並べて配置される。
【００１４】
そして前記スイッチング素子および前記ダイオードは、前記複数組のハーフブリッジ回路の上アーム側および下アーム側のそれぞれにおいて交互に配列される。その上で、前記複数組のハーフブリッジ回路の上アームをそれぞれ構成する前記電力用半導体素子の各低電位側電極に個別に接続された前記外部接続用出力端子、および前記複数組のハーフブリッジ回路の下アームをそれぞれ構成する前記電力用半導体素子の各高電位側電極に個別に接続された前記外部接続用出力端子は、前記複数組のハーフブリッジ回路毎に対をなして隣接して配置することが好ましい。
【発明の効果】
【００１５】
上記構成の半導体モジュールによれば、上アーム側の電力用半導体素子の各低電位側電極、および下アーム側の電力用半導体素子の各高電位側電極が、複数の外部接続用出力端子にそれぞれ個別に接続されているので、例えば前記外部接続用出力端子を介して上記各電極間にコイルやインダクタンスを介装することが容易である。従って、例えばダブルフォワード・コンバータやインターリーブ昇圧コンバータ等を容易に構成することが可能となる。
【００１６】
また前述した三相モータを駆動するインバータ装置専用の半導体モジュールを実現する場合には、例えば該半導体モジュールの内部において、前記上アーム側の電力用半導体素子の各低電位側電極と、下アーム側の電力用半導体素子の各高電位側電極とを、金線等のワイヤ（接続線）を用いて相互に接続するだけで対応可能であり、そのレイアウト構造を変更することなく実現できる。従って用途に汎用性を持たせた半導体モジュールを実現することができ、その実用的利点が多大である。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る半導体モジュールの概略構成図。
【図２】図１に示す半導体モジュールのレイアウト構造を示す図。
【図３】図１に示す半導体モジュールを用いたインターリーブ昇圧コンバータの構成例を示す図。
【図４】本発明に係る半導体モジュールを、三相モータ駆動用に変更して用いる場合の構成例を示す図。
【図５】図４に示す三相モータ駆動用の半導体モジュールを実現する該半導体モジュールのレイアウト構造における内部結線の変更例を示す図。
【図６】三相モータを駆動するインバータ装置に用いられる従来一般的な半導体モジュールの構成例を示す図。
【図７】従来の半導体モジュールのレイアウト構造を示す図。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の一実施形態に係る半導体モジュールについて説明する。
【００１９】
図１はこの実施形態に係る半導体モジュールＩＰＭの概略構成図である。図１に示す半導体モジュールＩＰＭは、３組のハーフブリッジ回路を形成する６個のスイッチング素子Ｑ１,Ｑ２〜Ｑ６、および６個のフライホイール・ダイオードＤ１,Ｄ２〜Ｄ６を備えると共に、前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６をそれぞれオン・オフ駆動する３個の制御回路ＩＣ１,ＩＣ２,ＩＣ３を備えて構成される。尚、ここでは３組のハーフブリッジ回路を形成する半導体モジュールＩＰＭについて説明するが、２組または４組以上のハーフブリッジ回路を形成するものであっても良い。
【００２０】
また図２は図１に示す半導体モジュールＩＰＭのレイアウト構造を示しており、図中２は、半導体モジュールＩＰＭの基体をなす矩形状のモジュール本体１の略中央部に設けられた絶縁基板である。この絶縁基板２は、例えばセラミックス基板上に金属導体層を形成した絶縁金属基板からなる。またこの絶縁基板２上には、リソグラフィ等によって導電層をなす複数の配線パターン３が形成される。このような絶縁基板２上に、複数の電力用半導体素子である前記６個のスイッチング素子Ｑ１,Ｑ２〜Ｑ６、および６個のフライホイール・ダイオードＤ１,Ｄ２〜Ｄ６が搭載され、また前記３個の制御回路ＩＣ１,ＩＣ２,ＩＣ３が搭載される。
【００２１】
ここで前記６個のスイッチング素子Ｑ１,Ｑ２〜Ｑ６は、例えばＩＧＢＴからなり、基本的には２個ずつ直列に接続されて３組のハーフブリッジ回路を形成する。また前記６個のフライホイール・ダイオードＤ１,Ｄ２〜Ｄ６は、基本的には前述したように前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６のそれぞれに逆並列に接続されてフライホイール電流の経路を形成する役割を担う。
【００２２】
またモジュール本体１の一方の長辺には、複数の外部接続用制御端子をなす複数本（例えば１５本）のリードフレーム（ＬＦ）４ａ,４ｂ〜４ｏが平行に配設され、また他方の長辺には複数の外部接続用出力端子をなす複数本（例えば１０本）のリードフレーム（ＬＦ）５ａ,５ｂ〜５ｊが平行に配設される。前記複数の外部接続用制御端子は、前記制御回路ＩＣ１,ＩＣ２,ＩＣ３に制御信号等を入出力する役割を担い、また前記複数の外部接続用出力端子は、前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６がそれぞれ出力する電流を外部に供給する役割を担う。
【００２３】
ここで本発明に係る半導体モジュールＩＰＭが特徴とするところは、図１にその概略構成を示し、また図２にレイアウト構造を示すように、複数組（３組）のハーフブリッジ回路における上アームの前記スイッチング素子（ＩＧＢＴ）Ｑ１,Ｑ２,Ｑ３の各低電位側電極（ソース）、および前記複数組（３組）のハーフブリッジ回路の下アームをそれぞれ構成する前記スイッチング素子（ＩＧＢＴ）Ｑ４,Ｑ５,Ｑ６の電力用半導体素子の各高電位側電極（ドレイン）を、複数の外部接続用出力端子（リードフレーム）５ａ,５ｂ〜５ｊにそれぞれ個別に接続した点にある。
【００２４】
そして前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６については、図１に示すように前記ハーフブリッジ回路における下アーム側に設けられるフライホイール・ダイオードＤ４,Ｄ５,Ｄ６のカソードを前記上アーム側のスイッチング素子Ｑ１,Ｑ２,Ｑ３の各低電位側電極（ソース）にそれぞれ直列に接続している、そして該フライホイール・ダイオードＤ４,Ｄ５,Ｄ６のアノードを前記下アーム側のスイッチング素子Ｑ４,Ｑ５,Ｑ６の各低電位側電極（ソース）に接続している。
【００２５】
また上アーム側に設けられる前記フライホイール・ダイオードＤ１,Ｄ２,Ｄ３については、そのカソードを前記上アーム側のスイッチング素子Ｑ１,Ｑ２,Ｑ３の各高電位側電極（ドレイン）にそれぞれ共通に接続している。そして該フライホイール・ダイオードＤ１,Ｄ２,Ｄ３の各アノードを、前記下アーム側のスイッチング素子（ＩＧＢＴ）Ｑ４,Ｑ５,Ｑ６の各高電位側電極（ドレイン）にそれぞれ直列に接続している。
【００２６】
即ち、上アーム側のスイッチング素子Ｑ１,Ｑ２,Ｑ３と下アーム側のフライホイール・ダイオードＤ４,Ｄ５,Ｄ６とをそれぞれ直列に接続すると共に、下アーム側のスイッチング素子Ｑ４,Ｑ５,Ｑ６と上アーム側のフライホイール・ダイオードＤ１,Ｄ２,Ｄ３とをそれぞれ直列に接続している。そしてこれらのスイッチング素子Ｑとフライホイール・ダイオードＤとからなる６組の直列回路を並列的に設けている。
【００２７】
そして前記各直列回路における前記スイッチング素子Ｑとフライホイール・ダイオードＤとの接続点を、それぞれ独立した６本のリードフレーム５にそれぞれ個別に接続し、外部接続用出力端子Ｌ１＋,Ｌ１−,Ｌ２＋,Ｌ２−,Ｌ３＋,Ｌ３―として外部に導出している。また前記上アーム側の前記スイッチング素子（ＩＧＢＴ）Ｑ１,Ｑ２,Ｑ３の各高電位側電極（ドレイン）、および前記フライホイール・ダイオードＤ１,Ｄ２,Ｄ３の各カソードについては、互いに共通接続して前記リードフレーム５の１つに接続し、電源端子Ｐとして外部に導出している。更に前記下アーム側の前記スイッチング素子Ｑ４,Ｑ５,Ｑ６の各低電位側電極（ソース）については、前記１０本のリードフレーム５中の別のリードフレーム５にそれぞれ個別に接続し、外部接続用出力端子Ｎ１,Ｎ２,Ｎ３として外部に導出している。
【００２８】
このような前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６と前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６との接続関係を、当該半導体モジュールＩＰＭ内で不本意な電流ループが形成されないように、また電流ループが最小となるように配慮して、ここでは図２に示すように前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６および前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６のレイアウト構造が定められている。
【００２９】
即ち、前記上アーム側のスイッチング素子Ｑ１,Ｑ２,Ｑ３およびフライホイール・ダイオードＤ１,Ｄ２,Ｄ３を、前記絶縁基板２上の前記モジュール本体１の長辺と平行に配設された導体層３ａ上に該導体層３ａに沿って交互に配設する。具体的には図２において上側からスイッチング素子Ｑ１、フライホイール・ダイオードＤ１、スイッチング素子Ｑ２、フライホイール・ダイオードＤ２、スイッチング素子Ｑ３、そしてフライホイール・ダイオードＤ３の順に配設する。
【００３０】
尚、スイッチング素子（ＩＧＢＴ）Ｑは、図２において部分的に拡大して示すように、概略的にはコレクタ領域Ｃ上に絶縁層（図示せず）を介してエミッタ領域（エミッタ電極）Ｅを形成すると共に、該エミッタ領域Ｅの側部にゲート電極Ｇを導出した素子構造を有する。またフライホイール・ダイオードＤは、図２において部分的に拡大して示すように、概略的にはカソード領域Ｋ上に絶縁層（図示せず）を介してアノード領域（アノード電極）Ａを形成した素子構造を有する。このようなスイッチング素子Ｑおよびフライホイール・ダイオードＤの素子構造については、前述した特許文献２等に紹介される通りである。
【００３１】
そして前記スイッチング素子Ｑ１,Ｑ２,Ｑ３の各コレクタ領域Ｃを、前記導体層３ａにそれぞれ銀ペーストやはんだ等の導電性接続手段を用いてそれぞれ電気的接続する。また前記フライホイール・ダイオードＤ１,Ｄ２,Ｄ３の各カソード領域Ｋを、同様にして前記導体層３ａにそれぞれ電気的接続する。
【００３２】
一方、前記下アーム側のスイッチング素子Ｑ４,Ｑ５,Ｑ６およびフライホイール・ダイオードＤ４,Ｄ５,Ｄ６については、図中前記導体層３ａの右側に、該導体層３ａに沿って互いに絶縁分離させて形成した導体層３ｂ,３ｃ〜３ｇ上に、それぞれ個別に交互に配設する。具体的には図中、上側からフライホイール・ダイオードＤ４、スイッチング素子Ｑ４、フライホイール・ダイオードＤ５、スイッチング素子Ｑ５、フライホイール・ダイオードＤ６、そしてスイッチング素子Ｑ６の順に配設する。
【００３３】
これらのスイッチング素子Ｑ４,Ｑ５,Ｑ６およびフライホイール・ダイオードＤ４,Ｄ５,Ｄ６の前記各導体層３ｂ,３ｃ〜３ｇへの配設もまた、前述したスイッチング素子Ｑ１,Ｑ２,Ｑ３およびフライホイール・ダイオードＤ１,Ｄ２,Ｄ３の配設と同様に行われる。そして前記制御回路ＩＣ１,ＩＣ２,ＩＣ３については、前記導体層３ａの左側に形成した接地ライン用の導体層３ｈ上に、該導体層３ｈに沿って順に配設する。
【００３４】
その上で前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６、前記フライホイール・ダイオードＤ１,Ｄ２〜Ｄ６、および前記制御回路ＩＣ１,ＩＣ２,ＩＣ３との間を、例えば金線や銅線等からなる導体線（ボンディング・ワイヤ）７を用いて、図１に示す接続関係を構築するようにそれぞれ電気的に接続する。更に前記各導体層３ａ,３ｂ,３ｃ〜３ｇと、前記外部接続用出力端子をなす複数本のリードフレーム５ａ,５ｂ〜５ｊとの間も、図１に示す接続関係を構築するように導体線（ボンディング・ワイヤ）７を用いてそれぞれ電気的に接続する。
【００３５】
また同様に前記制御回路ＩＣ１,ＩＣ２,ＩＣ３と前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６との間についても、図１に示す接続関係を構築するように導体線（ボンディング・ワイヤ）７を用いてそれぞれ電気的に接続する。尚、図２においては前記制御回路ＩＣ１,ＩＣ２,ＩＣ３と前記外部接続用制御端子をなす複数本のリードフレーム４ａ,４ｂ〜４ｏとの間、それぞれ接続する複数本の導体線（ボンディング・ワイヤ）７については省略している。
【００３６】
このように構成された半導体モジュールＩＰＭによれば、上アーム側のスイッチング素子Ｑ１,Ｑ２,Ｑ３の各ソース電極（低電位側電極）と、下アーム側のスイッチング素子Ｑ４,Ｑ５,Ｑ６の各ドレイン電極（高電位側電極）とが、それぞれ個別に外部接続用出力端子Ｌ１＋,Ｌ１−,Ｌ２＋,Ｌ２−,Ｌ３＋,Ｌ３―として外部に導出されている。従って本構造によれば、例えば図３に示すように上側スイッチング素子Ｑ１（Ｑ２,Ｑ３）と、下アーム側のスイッチング素子Ｑ４（Ｑ５,Ｑ６）との間に、例えばコイルＬやトランスＴのインダクタンスを介装することが可能となる。故に、例えばダブルフォワード・コンバータやインターリーブ昇圧コンバータ等を容易に構成することが可能となる。
【００３７】
また三相モータＭを駆動するような場合には、例えば図４に示すように半導体モジュールＩＰＭの内部において、予め上側スイッチング素子Ｑ１（Ｑ２,Ｑ３）と、下アーム側のスイッチング素子Ｑ４（Ｑ５,Ｑ６）とをそれぞれ対をなして内部結線しておき、３組のハーフブリッジ回路を構築することで三相モータＭ駆動用の専用の半導体モジュールＩＰＭとしておけば良い。
【００３８】
この場合、具体的には、例えば図５に該半導体モジュールＩＰＭのレイアウト構造を示すように、下アーム側のスイッチング素子Ｑ４（Ｑ５,Ｑ６）の各エミッタ電極Ｅと、下アーム側のフライホイール・ダイオードＤ４（Ｄ５,Ｄ６）の各カソード電極Ｋとを前記導体線（ボンディング・ワイヤ）７を用いてそれぞれ個別に電気的に接続すれば良い。尚、前記外部接続用出力端子Ｌ１＋,Ｌ１−,Ｌ２＋,Ｌ２−,Ｌ３＋,Ｌ３―の間で、対をなす出力端子毎に個別に接続することも可能である。しかし実際に運用する場合には、前記半導体モジュールＩＰＭに流れる電流ループの観点から、上述したように内部結線する方が好ましい。
【００３９】
このようにして内部結線を変更するだけで、そのレイアウト構造自体を変更することなしに三相モータＭの駆動に適した半導体モジュールＩＰＭを実現することができるので、該半導体モジュールＩＰＭ自体に汎用性を持たせることが可能となる。従って半導体モジュールＩＰＭの利用範囲（用途）を拡げることができ、また各種の用途に応じた半導体モジュールを開発する必要がなくなるので、そのコストを低減することが可能となる等の効果が奏せられる。
【００４０】
尚、本発明は上述した実施形態に限定されるものではない。ここでは３個のハーフブリッジ回路を構成する半導体モジュールを例に説明したが、２組または４組以上のハーフブリッジ回路を構成する半導体モジュールを実現する場合にも同様に適用可能である。またスイッチング素子Ｑとして、前述したＩＧＢＴのみならずＭＯＳ-ＦＥＴを用いる場合も同様に本発明を適用することができる。
【００４１】
また前記モジュール本体１の全体を絶縁基板２で構成し、この絶縁基板２上に前述したスイッチング素子Ｑ１,Ｑ２〜Ｑ６、およびフライホイール・ダイオードＤ４,Ｄ５〜Ｄ６を設けることも勿論可能である。この場合、モジュール本体１に敷設する導体層（配線パターン）３と絶縁基板２上に配設する導体層３とを、前記リードフレーム４,５を含めて一体に形成することも可能となる。更にはここでは前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６の駆動用として３個の制御回路ＩＣ１,ＩＣ２,ＩＣ３を設けたが、１個の駆動用制御回路ＩＣにて前記スイッチング素子Ｑ１,Ｑ２〜Ｑ６をそれぞれ駆動しても良いことは言うまでもない。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００４２】
ＩＭＰ  半導体モジュール
Ｑ（Ｑ１,Ｑ２〜Ｑ６）  スイッチング素子
Ｄ（Ｄ１,Ｄ２〜Ｄ６）  フライホイール・ダイオード
１  モジュール本体
２  絶縁基板
３  導体層（配線パターン）
４ａ,４ｂ〜４ｏ  リードフレーム（外部接続用制御端子）
５ａ,５ｂ〜５ｊ  リードフレーム（外部接続用出力端子）
７  導体線（ボンディング・ワイヤ）
【図１】
2014064377.tif 000003
【図３】
2014064377.tif 000004
【図４】
2014064377.tif 000005
【図６】
2014064377.tif 000006
【図２】
2014064377.tif 000007
【図５】
2014064377.tif 000008
【図７】
2014064377.tif 000009