(57)【要約】【課題】固体撮像装置における層間絶縁膜の上面の平坦性を向上させるために有利な技術を提供する。【解決手段】光電変換素子２１０ａを含む画素アレイ領域３１０と第１ＭＯＳトランジスタ２３０および第２ＭＯＳトランジスタ２２０を含む周辺回路領域３２０とを有する固体撮像装置は、光電変換素子２１０ａおよび第１ＭＯＳトランジスタ２３０のゲート電極１０３ｃの上面を覆っているが、第２ＭＯＳトランジスタ２２０のゲート電極１０３ｂの上面を覆っていない絶縁膜１０４ａと、絶縁膜１０４ａおよび第２ＭＯＳトランジスタ２２０のゲート電極１０３ｂを覆うように配置された層間絶縁膜１０５とを備える。【選択図】図２
2014099474.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素アレイ領域と第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタを含む周辺回路領域とを有する固体撮像装置であって、
前記光電変換素子および前記第１ＭＯＳトランジスタのゲート電極の上面を覆っているが、前記第２ＭＯＳトランジスタのゲート電極の上面を覆っていない絶縁膜と、
前記絶縁膜および前記第２ＭＯＳトランジスタのゲート電極を覆うように配置された層間絶縁膜と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記第１ＭＯＳトランジスタはＰＭＯＳトランジスタであり、前記第２ＭＯＳトランジスタはＮＭＯＳトランジスタである、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記絶縁膜は、前記第２ＭＯＳトランジスタのゲート電極の側面に配置されたサイドスペーサーを含む、
ことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記画素アレイ領域は、ゲート電極を含み、前記絶縁膜は、前記ゲート電極の少なくとも一部を覆っている、
ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記絶縁膜は、シリコン酸化膜、シリコン窒化酸化膜もしくはシリコン窒化膜、または、これらのうち少なくとも２つを含む積層膜である、
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
光電変換素子を含む画素アレイ領域と第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタを含む周辺回路領域とを有する固体撮像装置の製造方法であって、
半導体基板に前記第１ＭＯＳトランジスタのゲート電極および前記第２ＭＯＳトランジスタのゲート電極を形成する工程と、
前記半導体基板にイオンを注入することにより前記第１ＭＯＳトランジスタの拡散領域を形成する工程と、
前記光電変換素子と前記第１ＭＯＳトランジスタのゲート電極とを覆っているが、前記第２ＭＯＳトランジスタのゲート電極の上面を覆っていない絶縁膜を形成する工程と、
前記絶縁膜をイオン注入マスクとして使って前記半導体基板にイオンを注入することにより前記第２ＭＯＳトランジスタの拡散領域を形成する工程と、
を含むことを特徴とする固体撮像装置の製造方法。
【請求項７】
前記第１ＭＯＳトランジスタはＰＭＯＳトランジスタであり、前記第２ＭＯＳトランジスタはＮＭＯＳトランジスタである、
ことを特徴とする請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記絶縁膜は、前記第２ＭＯＳトランジスタのゲート電極の側面に配置されたサイドスペーサーを含むように形成される、
ことを特徴とする請求項６又は７に記載の固体撮像装置の製造方法。
【請求項９】
前記絶縁膜の形成の前に、前記第２ＭＯＳトランジスタのゲート電極の周辺にイオンを注入する工程を含む、
ことをと特徴とする請求項９に記載の固体撮像装置の製造方法。
【請求項１０】
前記第２ＭＯＳトランジスタのゲート電極の周辺にイオンを注入する工程において、前記画素アレイ領域のフローティングディフュージョンを形成すべき領域にもイオンを注入する、
ことを特徴とする請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
請求項１乃至６のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその製造方法ならびにカメラに関する。
【背景技術】
【０００２】
固体撮像装置における層間絶縁膜の上面を平坦化するために、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）と呼ばれる平坦化技術が使用される。特許文献１には、チップ全体にわたる層間絶縁膜の上面の高低差であるグローバル段差を低減する技術が開示されている。具体的には、特許文献１には、画素領域におけるフォトダイオードを被覆する絶縁膜と、周辺回路領域およびスクライブレーン領域におけるゲート電極ダミーを被覆する絶縁膜とを同時に形成し、これらの絶縁膜の上に層間絶縁膜を形成する事が開示されている。ここで、周辺回路領域に配置されているゲート電極ダミーは、ＭＯＳトランジスタのゲート電極及び配線が密集していないスペースに形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０９８３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された固体撮像装置では、フォトダイオードを被覆する絶縁膜と同時に周辺回路領域に形成される絶縁膜は、周辺回路領域においてＭＯＳトランジスタのゲート電極の上や、ポリシリコン配線が密集しているスペースには形成されない。その為、絶縁膜による半導体基板の被覆率が画素領域と周辺回路領域とで異なり、ＣＭＰによって平坦化された層間絶縁膜の上面には、許容出来ないグローバル段差が残りうる。その結果、たとえば、画素領域の中心部と画素領域の周辺部とで感度が異なり、シェーディングが生じうる。
【０００５】
本発明は、上記の課題認識を契機としてなされたものであり、固体撮像装置における層間絶縁膜の上面の平坦性を向上させるために有利な技術を提供する事を目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、光電変換素子を含む画素アレイ領域と第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタを含む周辺回路領域とを有する固体撮像装置に係り、前記固体撮像装置は、前記光電変換素子および前記第１ＭＯＳトランジスタのゲート電極の上面を覆っているが、前記第２ＭＯＳトランジスタのゲート電極の上面を覆っていない絶縁膜と、前記絶縁膜および前記第２ＭＯＳトランジスタのゲート電極を覆うように配置された層間絶縁膜と、を備える。
【発明の効果】
【０００７】
本発明によれば、固体撮像装置における層間絶縁膜の上面の平坦性を向上させるために有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の１つの実施形態における固体撮像装置の構成を示す平面図。
【図２】本発明の１つの実施形態における固体撮像装置の断面構造を模式的に示す図。
【図３Ａ】本発明の１つの実施形態における固体撮像装置の製造方法を説明する図。
【図３Ｂ】本発明の１つの実施形態における固体撮像装置の製造方法を説明する図。
【図３Ｃ】本発明の１つの実施形態における固体撮像装置の製造方法を説明する図。
【発明を実施するための形態】
【０００９】
図１を参照しながら本発明の１つの実施形態における固体撮像装置３００の構成を説明する。固体撮像装置３００は、複数の画素が二次元状に配列された画素アレイ領域３１０と、画素アレイ領域３１０とは異なる領域、例えば、画素アレイ領域３１０の外側の領域に配置された周辺回路領域３２０とを含みうる。画素アレイ領域３１０に配列された各画素は、入射光を電荷に変換する光電変換素子と、該光電変換素子で発生した電荷を電荷電圧変換部に転送するチャネルを形成するためのゲート電極（転送ゲート電極）とを含みうる。ここで、電荷電圧変換部は、フローティングディフュージョンを含む。チャネルを形成するためのゲート電極は、転送信号線を介して行選択回路によって駆動される。電荷電圧変換部は、各画素に設けられてもよいし、複数の画素によって共有されてもよい。各画素、または、電荷電圧変換部を共有する複数の画素で構成される各グループは、電荷電圧変換部の電圧に応じた信号を列信号線に出力する増幅ＭＯＳトランジスタ、電荷電圧変換部の電圧をリセットするリセットＭＯＳトランジスタを含みうる。
【００１０】
図２には、図１に示す固体撮像装置３００における画素アレイ領域３１０および周辺回路領域３２０のそれぞれの構成の一部の断面が例示的に示されている。固体撮像装置３００は、シリコン基板などの半導体基板１０６に形成されている。画素アレイ領域３１０は、画素２１０を含む。周辺回路領域３２０は、ＰＭＯＳトランジスタ（第１ＭＯＳトランジスタ）２３０およびＮＭＯＳトランジスタ（第２ＭＯＳトランジスタ）２２０を含む。
【００１１】
各画素は、電荷蓄積領域１０９を含む光電変換素子２１０ａと、電荷蓄積領域１０９に蓄積された電荷をフローティングディフュージョン１１１に転送するチャネルを形成するためのゲート電極（転送ゲート電極）１０３ａを含みうる。ここで、フローティングディフュージョンは、各画素が備えていてもよいし、複数の画素によって共有されてもよい。ゲート電極１０３ａ、光電変換素子２１０ａの電荷蓄積領域１０９およびフローティングディフュージョン１１１によって転送ＭＯＳトランジスタ２１０ｂが構成されている。
【００１２】
各画素は、第１導電型（例えばＰ型）の半導体領域１１０に形成される。光電変換素子２１０ａは、第２導電型（例えばＮ型）の電荷蓄積領域１０９と、電荷蓄積領域１０９の上に配置された第１導電型の表面層１０８とを含みうる。このような構造の光電変換素子は、埋込み型と呼ばれる。半導体領域１１０は、第２導電型の半導体領域を含む半導体基板の一例としての第２導電型の半導体基板１０６に形成されうる。ゲート電極１０３ａは、半導体領域１１０の上にゲート絶縁膜１０２を介して配置されていて、電荷蓄積領域１０９に蓄積された電荷をフローティングディフュージョン１１１に転送するチャネルを半導体領域１１０に形成する。ゲート電極１０３ａは、導電性材料（例えばポリシリコン）により形成されうる。画素が有しうる他のＭＯＳトランジスタのゲート電極も、導電性材料（例えばポリシリコン）により形成されうる。画素アレイ領域３１０は、絶縁体で構成された素子分離１０１を有しうる。素子分離１０１と電荷蓄積領域１０９との間には、第１導電型の半導体領域１０７が設けられうる。素子分離１０１の上面は、図２に例示されるように、光電変換素子２１０ａの上面（表面層１０８の上面）よりも高い位置に存在しうる。
【００１３】
周辺回路領域３２０は、図２に例示されたＮＭＯＳトランジスタ２２０およびＰＭＯＳトランジスタ２３０が密集した領域を含みうる。周辺回路領域３２０のＮＭＯＳトランジスタ２２０は、Ｐウェル１１４に形成され、ゲート電極１０３ｂ、ゲート電極１０３ｂの下に配置されたゲート絶縁膜１０２、および、拡散領域１１３、１１２を含む。周辺回路領域３２０のＰＭＯＳトランジスタ２３０は、Ｎウェル１１７に形成され、ゲート電極１０３ｃ、ゲート電極１０３ｃの下に配置されたゲート絶縁膜１０２、および、拡散領域１１６を含む。周辺回路領域３２０も、絶縁体で構成された素子分離１０１を有しうる。
【００１４】
画素アレイ領域３１０の光電変換素子２１０ａおよび周辺回路領域３２０のＰＭＯＳトランジスタ（第１ＭＯＳトランジスタ）２３０のゲート電極１０３ｃ（の上面および側面）を覆うように絶縁膜１０４ａが配置されている。絶縁膜１０４ａは、周辺回路領域３２０のＮＭＯＳトランジスタ（第２ＭＯＳトランジスタ）２２０のゲート電極の上面を覆っていない。典型的には、画素アレイ領域３１０は、コンタクトプラグが配置される領域を除いて、その全体が絶縁膜１０４ａで覆われうる。絶縁膜１０４ａは、光電変換素子２１０ａを保護する保護膜として機能する。絶縁膜１０４ａは、例えば、（ａ）シリコン酸化膜、（ｂ）シリコン窒化酸化膜もしくは（ｃ）シリコン窒化膜、または、（ｄ）これらのうち少なくとも２つを含む積層膜でありうる。シリコン基板と絶縁膜１０４ａとの界面における反射の防止効果を考慮すると、シリコン基板側にシリコン窒化膜、その上にシリコン酸化膜又はシリコン窒化酸化膜を積層する２層構成であることが好ましい。
【００１５】
ＭＯＳトランジスタ、光電変換素子、容量素子などの素子は、素子分離１０１によって相互に分離される。素子分離１０１は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）構造、拡散分離構造のいずれかを有しうる。素子分離１０１によって囲まれた領域は、素子が形成される活性領域である。フローティングディフュージョン１１１および拡散領域１１３はＮ＋領域、拡散領域１１２はＮ＋＋領域、拡散領域１１６はＰ＋＋領域である。
【００１６】
周辺回路領域３２０に配置されたＮＭＯＳトランジスタ（第２ＭＯＳトランジスタ）２２０のゲート電極１０３ｂの側面には、サイドスペーサー１０４ｂが配置されている。サイドスペーサー１０４ｂは、絶縁膜１０４ａと同一の材料で構成されてもよいし、異なる材料で構成されてもよいが、工程の単純化の観点では、絶縁膜１０４ａと同一の材料で構成されることが好ましい。サイドスペーサー１０４ｂが存在する状態でウェル１１４（半導体基板１０６）にイオンを注入することによって、拡散領域１１３の外側に拡散領域１１３よりも不純物濃度が高い拡散領域１１２を有するＬＤＤ構造が形成される。
【００１７】
周辺回路領域３２０のＰＭＯＳトランジスタ（第１ＭＯＳトランジスタ）２３０のゲート電極１０３ｃ（の上面および側面）、拡散領域（ソース領域、ドレイン領域）１１６、および、素子分離１０１は、絶縁膜１０４ａによって覆われている。一方、周辺回路領域３２０のＮＭＯＳトランジスタ（第２ＭＯＳトランジスタ）２２０のゲート電極１０３ｂの上面は、絶縁膜１０４ａによって覆われていない。
【００１８】
光電変換素子２１０ａおよびＰＭＯＳトランジスタ２３０のゲート電極１０３ｃ（の上面および側面）を覆っている絶縁膜１０４ａおよびＮＭＯＳトランジスタ２２０のゲート電極１０３ｂは、層間絶縁膜１０５によって覆われている。ＮＭＯＳトランジスタ２２０のゲート電極１０３ｂの上面は、層間絶縁膜１０５に接触しうる。層間絶縁膜１０５の上面は、ＣＭＰによって平坦化される。
【００１９】
ここで、絶縁膜１０４ａによる画素アレイ領域３１０の被覆率が絶縁膜１０４ａによる周辺回路領域３２０の被覆率よりも著しく大きいと、層間絶縁膜１０５の上面の平坦化によって大きなグローバル段差が形成されうる。そこで、この実施形態では、周辺回路領域３２０のＰＭＯＳトランジスタ（第１ＭＯＳトランジスタ）２３０のゲート電極１０３ｃの上面を絶縁膜１０４ａで覆っている。これによって、絶縁膜１０４ａによる画素アレイ領域３１０の被覆率と絶縁膜１０４ａによる周辺回路領域３２０の被覆率との差を小さくすることができ、層間絶縁膜１０５の上面に現れるグローバル段差を低減することができる。グローバル段差の低減は、シェーディングの低減に有効である。
【００２０】
以下、図３Ａ、図３Ｂ、図３Ｃを参照しながら図１、２に例示される固体撮像装置３００の製造方法を例示的に説明する。まず、図３Ａに示す状態に至るまでの工程を説明する。半導体基板１０６に素子分離１０１を形成する工程を実施する。素子分離１０１は、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）構造または拡散分離構造を有しうる。
【００２１】
次に、レジストパターンの形成およびイオン注入を繰り返すことによってＮＭＯＳトランジスタ２２０のＰウェル１１４と、ＰＭＯＳトランジスタ２３０のＮウェル１１７と、光電変換素子２１０ａの半導体領域１１０を形成する工程を実施する。
【００２２】
次に、半導体基板１０６の上にゲート絶縁膜を介してポリシリコン膜を形成し、このポリシリコン膜をパターニングする工程を実施する。これによって、画素アレイ領域３１０のゲート電極１０３ａと、周辺回路領域のＮＭＯＳトランジスタ２２０のゲート電極１０３ｂと、ＰＭＯＳトランジスタ２３０のゲート電極１０３ｃとが形成される。なお、図示されていないが、画素アレイ領域３１０および周辺回路領域３２０の他のゲート電極も、ゲート電極１０３ａ−１０３ｃとともに形成される。なお、ポリシリコン膜のパターニングの際に絶縁膜からなるパターンをマスクとして用いてもよく、この時、ゲート電極は、ポリシリコン膜からなるパターンと、絶縁膜からなるパターンとを含む。
【００２３】
次に、レジストパターンの形成およびイオン注入を繰り返すことによって光電変換素子２１０ａを構成する半導体領域１０７、表面層１０８、電荷蓄積領域１０９を形成する工程を実施する。
【００２４】
次に、ＮＭＯＳトランジスタ２２０のゲート電極１０３ｂの周辺にイオンを注入することによって低ドープの拡散領域１１３を形成する工程を実施する。この工程において、画素アレイ領域３１０のフローティングディフュージョン１１１を形成すべき領域にもイオンを注入すること、即ち、拡散領域１１３とフローティングディフュージョン１１１とを同時に形成することが好ましい。次に、イオン注入によりＰＭＯＳトランジスタ２３０の拡散領域１１６を形成する。
【００２５】
以下、図３Ｂに示す状態に至るまでの工程を説明する。まず、画素アレイ領域３１０の光電変換素子２１０ａおよび周辺回路領域３２０のＰＭＯＳトランジスタ（第１ＭＯＳトランジスタ）２３０のゲート電極１０３ａの上面および側面を覆う絶縁膜１０４ａを形成する工程を実施する。絶縁膜１０４ａの形成工程は、絶縁膜の堆積工程と、レジストパターンの形成工程と、エッチング工程とを含む。絶縁膜の堆積工程では、ゲート電極１０３ａ、１０３ｂ、１０３ｃ、素子分離１０１および活性領域を覆うように絶縁膜を堆積させる。レジストパターンの形成工程では、周辺回路領域３２０のＮＭＯＳトランジスタ（第２ＭＯＳトランジスタ）２２０が形成された領域に開口を有するレジストパターンを形成する。エッチング工程では、該開口を通して絶縁膜をエッチングする。このエッチングによってＮＭＯＳトランジスタ２２０のゲート電極１０３ｂの上面を覆っていた絶縁膜が除去され、ゲート電極１０３ｂの側面にサイドスペーサー１０４ｂが残りうる。なお、絶縁膜１０４ａを形成するための前記堆積工程の前に、ゲート電極１０３ａ、１０３ｂ、１０３ｃ、素子分離１０１および活性領域を覆うように他の絶縁膜を形成してもよい。
【００２６】
以下、図３Ｃに示す状態に至るまでの工程を説明する。この工程では、絶縁膜１０４ａ、サイドスペーサー１０４ｂ、素子分離１０１、ゲート電極１０３ｂをイオン注入マスクとして使って半導体基板１０６にイオンを注入し、ＮＭＯＳトランジスタ２２０の拡散層１１２を形成する。ここで、絶縁膜１０４ａをイオン注入マスクとして半導体基板１０６にイオンを注入することで、ＮＭＯＳトランジスタ２２０の拡散層１１２を形成するためのレジストパターンを形成するための工程が不要となり、製造コストを低減することができる。
【００２７】
以下、図２に示す状態に至るまでの工程を説明する。この工程では、光電変換素子２１０ａおよびＰＭＯＳトランジスタ２３０のゲート電極１０３ｃの上面を覆っている絶縁膜１０４およびＮＭＯＳトランジスタ２２０のゲート電極１０３ｂを覆うように層間絶縁膜１０５を形成する。ここで、周辺回路領域３２０のＰＭＯＳトランジスタ２３０のゲート電極１０３ｃの上面が絶縁膜１０４ａで覆われているので、絶縁膜１０４ａによる画素アレイ領域３１０の被覆率と絶縁膜１０４ａによる周辺回路領域３２０の被覆率との差が小さくなっている。よって、絶縁膜１０４ａおよびＮＭＯＳトランジスタ２２０のゲート電極１０３ｂを覆うように堆積された直後の層間絶縁膜、即ち平坦化前の層間絶縁膜の上面の平坦性が向上する。そのため、当該層間絶縁膜を平坦化して得られる層間絶縁膜１０５の上面に最終的に残るグローバル段差が低減される。
【００２８】
以上の実施形態では、周辺回路領域３２０のＰＭＯＳトランジスタ２３０のゲート電極１０３ｃの上面を覆う一方で周辺回路領域３２０のＮＭＯＳトランジスタ２２０のゲート電極１０３ｂの上面を覆わないように絶縁膜１０４ａを形成した。これは、ＰＭＯＳトランジスタ２３０をＬＤＤ構造にしない一方で、ホットキャリアによる劣化が起こりやすいＮＭＯＳトランジスタ２２０をＬＤＤ構造にすることに対応する。
【００２９】
しかしながら、本発明は、周辺回路領域の複数のＭＯＳトランジスタ（ＰＭＯＳであるかＮＭＯＳであるかを問わない。）の一部のＭＯＳトランジスタのゲート電極の上面を覆う一方で他のＭＯＳトランジスタのゲート電極の上面を覆わないように絶縁膜を形成する場合にも適用可能である。例えば、周辺回路領域の複数のＭＯＳトランジスタのすべてがＬＤＤ構造を有する場合を考える。この場合において、該複数のＭＯＳトランジスタの一部のＭＯＳトランジスタのゲート電極の上面を覆う一方で他のＭＯＳトランジスタのゲート電極の上面を覆わないように絶縁膜を形成することができる。
【００３０】
以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【図１】
2014099474.tif 000003
【図２】
2014099474.tif 000004
【図３Ａ】
2014099474.tif 000005
【図３Ｂ】
2014099474.tif 000006
【図３Ｃ】
2014099474.tif 000007