(57)【要約】【課題】銅を含む配線上で異種金属とのコンタクト形成時に、歩留まり良く、マイグレーション抑制に優れたバリア膜を提供する。【解決手段】導電配線上に形成するバリア膜としてタンタル膜と酸化タンタル膜の積層構造を含むバリア膜を使用する。特に銅配線１４上にタングステンプラグ１７を含むコンタクト１８を形成する場合に、タンタル膜１６１、酸化タンタル膜１６２、チタン膜（又は酸化チタン膜）１６３の積層構造を含むバリア膜１６を用いる。【選択図】図２
2014099573.tif 000002
【特許請求の範囲】
【請求項１】
導電配線上にタンタル膜と、該タンタル膜上に酸化タンタル膜と該酸化タンタル膜上に少なくともチタン膜または酸化チタン膜を具備する半導体装置。
【請求項２】
前記導電配線は銅を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記チタン膜または酸化チタン膜上に第１の導電膜を具備する請求項１に記載の半導体装置。
【請求項４】
前記第１の導電膜は窒化チタンまたは、窒化タングステン、若しくはこれらの上にチタン膜を積層した積層膜である請求項３に記載の半導体装置。
【請求項５】
前記第１の導電膜上に第２の導電膜を具備する請求項３に記載の半導体装置。
【請求項６】
前記第２の導電膜はタングステン膜である請求項５に記載の半導体装置。
【請求項７】
前記第２の導電膜はアルミニウム膜である請求項５に記載の半導体装置。
【請求項８】
前記酸化タンタル膜上に、前記チタン膜と前記酸化チタン膜との積層膜、又はチタン膜間に酸化チタン膜を挟み込んだ積層膜を具備する請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記導電配線と前記タンタル膜との間に、チタン膜、窒化タンタル膜、又はタンタル膜と窒化タンタル膜の積層膜のいずれかを具備する請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記タンタル膜は、前記導電配線上で１０ｎｍ以上３０ｎｍ以下の膜厚範囲である請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記酸化タンタル膜は、前記導電配線上で１ｎｍ以上５ｎｍ以下の膜厚膜厚である請求項１乃至１０のいずれか１項に記載の半導体装置。
【請求項１２】
少なくとも前記タンタル膜、前記酸化タンタル膜、前記チタン膜又は酸化チタン膜、および前記第１の導電膜をバリア膜として、前記第２の導電膜をプラグ材として、２３０ｎｍ以下の径のスルーホール内に形成されたコンタクトを有する請求項５に記載の半導体装置。
【請求項１３】
半導体基板上に導電配線を形成する工程と、
前記導電配線上にタンタル膜を形成する工程と、
前記タンタル膜表面を酸化して酸化タンタル膜を形成する工程と、
前記酸化タンタル膜上に少なくともチタン膜または酸化チタン膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１４】
前記導電配線は銅を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
半導体基板上に銅配線を形成する工程と、
前記銅配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に孔を形成し、前記銅配線の一部を露出させる工程と、
前記露出された銅配線上と前記孔の側壁とにタンタル膜を形成する工程と、
前記タンタル膜表面を酸化して酸化タンタル膜を形成する工程と、
前記酸化タンタル膜上に前記酸化タンタル膜上に少なくともチタン膜または酸化チタン膜を形成する工程と、
前記チタン膜または酸化チタン膜上に第１の導電膜を形成する工程と、
前記第１の導電膜上に第２の導電膜を形成して前記孔内を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１６】
前記タンタル膜は、前記銅配線に接して形成されるものであって、第１のバイアスパワーと該第１のバイアスパワーより高い第２のバイアスパワーの２段階のスパッタ法で形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記酸化タンタル膜上に前記チタン膜と前記酸化チタン膜の積層膜、又はチタン膜間に酸化チタン膜を挟み込んだ積層膜を形成する工程を有する請求項１５に記載の半導体装置の製造方法。
【請求項１８】
前記タンタル膜を形成する前に、チタン膜、窒化タンタル膜、又はタンタル膜と窒化タンタル膜の積層膜のいずれかを形成する工程を有する請求項１５に記載の半導体装置の製造方法。
【請求項１９】
前記第１の導電膜は、窒化チタン膜若しくは窒化チタン膜とチタン膜の積層膜である請求項１５に記載の半導体装置の製造方法。
【請求項２０】
前記第２の導電膜は、フッ素を含む原料ガスを用いてＣＶＤ法で成膜されるタングステン又は熱リフローにより形成されるアルミニウムを含む請求項１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、導電配線上のバリア膜構造に関する。
【背景技術】
【０００２】
半導体装置の配線としては、アルミニウム配線が多用されてきたが、更に低抵抗の銅を含む配線が主流となっている。このような銅を含む配線から銅が絶縁膜や他の導電材料中に拡散することを防止するため、バリア膜が設けられる。
【０００３】
例えば、特許文献１には、従来はバリアメタル層としてチタン（Ｔｉ）／窒化チタン（ＴｉＮ）／Ｔｉの３層構造のものを適用したり、Ｔｉ単層構造のものを適用されていたが、下層導体としてＣｕ材を適用すると共に上層導体としてＡｌ材を適用すると、Ｃｕ層とリフロー埋込み層となるＡｌ材との間の相互拡散による抵抗上昇を生じてしまっていたことが開示されている。そこで、ＣｕとＡｌとの間のバリア膜構造として、下層側から上層側にかけて、
（１）Ｔｉ層２０ａ／ＴｉＯｘ層２０ｂ／ＴｉＮ層２０ｃ／Ｔｉ層２０ｄ（図７参照）
（２）Ｔｉ層２１ａ／ＴｉＮ層２１ｂ／ＴｉＯｘ層２１ｃ／Ｔｉ層２１ｄ（図８参照）
（３）ＴｉＯｘ層２２ａ／Ｔｉ層２２ｂ／ＴｉＮ層２２ｃ／Ｔｉ層２２ｄ（図９参照）
（４）Ｔｉ層２３ａ／ＴｉＮ層２３ｂ／Ｔｉ層２３ｃ／ＴｉＯｘ層２３ｄ（図１０参照）
（５）Ｔｉ層２４ａ／ＴｉＯｘ層２４ｂ（図１１参照）
の形態が示されており（段落００５６、なお、参照する符号および図番は特許文献１のもの）、これらＴｉ層とＴｉＯｘ層を含む実施形態をタンタル（Ｔａ）層と酸化タンタル（ＴａＯｘ）層またはニオブ（Ｎｂ）層と酸化ニオブ（ＮｂＯｘ）層を含む構造に適用しても良いと記載されている（段落００６７）。
【０００４】
また、特に銅配線と他の金属プラグとの間のバリア膜としてタンタル系のバリア膜を用いることが特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９１８３５
【特許文献２】特開２００８−３００６７５
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、Ｔｉ層とＴｉＯｘ層をＴａ層とＴａＯｘ層に変換した場合の具体的なバリアメタル膜構造は示されていない。また、Ａｌ以外の金属について言及されていない。なお、その請求項３では、「銅層と、アルミニウム含有層と、前記銅層およびアルミニウム含有層間に形成された、タンタル層と酸化タンタル層の積層構造または、ニオブ層と酸化ニオブ層の積層構造からなるバリアメタル層とを備えたことを特徴とする半導体装置。」とのみ記載されている。
【０００７】
特許文献２では、銅配線（Ｃｕ）とタングステンプラグ（Ｗ）との接続に、（Ｗ）／ＴｉＮ／Ｔｉ／ＴａＮ／Ｔａ／（Ｃｕ）の構造のバリア膜が開示されている。また、下層のタングステンプラグは、ＴｉＮバリア膜が側面及び底面に形成され、銅配線のバリア膜としてＴａＮ／Ｔａの積層構造のバリア膜が形成されている。
【０００８】
Ｗプラグの形成は、六フッ化タングステンなどのフッ素含有原料を用いてＣＶＤ法で形成することで歩留まり良くコンタクトを形成することができる。しかしながら、Ｔａ膜はＣＶＤ時に発生するフッ化ガスによりダメージを受けやすく、ＴａＮ膜では十分にダメージを抑制することが困難である。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によれば、導電配線上にタンタル膜と、該タンタル膜上に酸化タンタル膜と該酸化タンタル膜上に少なくともチタン膜または酸化チタン膜を具備する半導体装置が提供される。
【００１０】
また、本発明の別の実施形態によれば、
半導体基板上に導電配線を形成する工程と、
前記導電配線上にタンタル膜を形成する工程と、
前記タンタル膜表面を酸化して酸化タンタル膜を形成する工程と、
前記酸化タンタル膜上に少なくともチタン膜または酸化チタン膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法が提供される。
【００１１】
加えて、本発明の更に別の実施形態によれば、
半導体基板上に銅配線を形成する工程と、
前記銅配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に孔を形成し、前記銅配線の一部を露出させる工程と、
前記露出された銅配線上と前記孔の側壁とにタンタル膜を形成する工程と、
前記タンタル膜表面を酸化して酸化タンタル膜を形成する工程と、
前記酸化タンタル膜上に前記酸化タンタル膜上に少なくともチタン膜または酸化チタン膜を形成する工程と、
前記チタン膜または酸化チタン膜上に第１の導電膜を形成する工程と、
前記第１の導電膜上に第２の導電膜を形成して前記孔内を埋め込む工程と、
を備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
本発明の一実施形態では、タンタル系のバリア膜においてタングステンプラグ形成時のフッ化ガスの影響を酸化タンタル膜で抑制することができ、チタン膜又は酸化チタン膜により導電性の低下が抑制され、あるいはフッ化ガスの影響の更なる抑制が可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態例に係る半導体装置５０の模式的断面図である。
【図２】図１の破線部Ｐ１の拡大図（ａ）及び（ａ）の破線部Ｐ２の拡大図（ｂ）を示す。
【図３Ａ】本発明の一実施形態例に係る半導体装置５０の第２コンタクトの形成工程を説明する工程断面図である。
【図３Ｂ】本発明の一実施形態例に係る半導体装置５０の第２コンタクトの形成工程を説明する工程断面図である。
【図４】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図５】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図６】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図７】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図８】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図９】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１０】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１１】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１２】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１３】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１４】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１５】本発明の他の実施形態例に係るバリア膜構造を説明する拡大断面図である。
【図１６】本発明の実施形態例２に係るコンタクト構造を説明する模式断面図である。
【図１７】バリア膜の構成の違いによる、コンタクト抵抗歩留まりとスルーホール径との関係を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施形態例を説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
【００１５】
（実施形態例１）
図１は、本発明の一実施形態例に係る半導体装置５０の模式的断面図である。
この半導体装置５０は、シリコン（Ｓｉ）などの基板上に、たとえば、トランジスタやメモリ素子などの機能素子（図示せず）が作り込まれたフロントエンド構造（これらを合わせて半導体基板１と称す）上に積層された第１層間膜２と、この第１層間膜２中に形成された第１コンタクト５、第１層間膜２上の第２層間膜６と、第２層間膜６中に形成された第１銅配線９と、第２層間膜６上の第３層間膜１０と、第３層間膜１０中にデュアルダマシン法で形成された第２銅配線１４と、第３層間膜１０及び第２銅配線１４上に形成された第４層間膜１５と、第４層間膜中に形成された第２コンタクト１８と、第２コンタクトに接続されたアルミニウム（Ａｌ）などの上層配線２２と、上層配線２２を覆う表面保護膜２３と、上層配線２２の一部を露出する開口部２４を有している。
【００１６】
第１コンタクト５は、例えば、下層から順にＴｉ／ＴｉＮなどのバリア膜３とタングステン（Ｗ）プラグ４とで構成される。第１銅配線９は、例えば、タンタル（Ｔａ）膜などのバリア膜７と銅膜８とで構成され、シングルダマシン法で形成される。第２銅配線１４はデュアルダマシン法にて第３層間膜１０中に形成したスルーホールと配線溝に、Ｔａなどのバリア膜１１を形成し、コンタクト部１２と配線部１３に銅膜を成膜したものである。第２コンタクト１８は、本発明に係るバリア膜１６とＷプラグ１７とで構成される。上層配線２２は、下層から順にＴｉ／ＴｉＮなどのバリア膜１９、Ａｌ膜２０、ＴｉＮなどのバリア膜２１を備える。
【００１７】
第１層間膜２、第２層間膜６、第３層間膜１０、第４層間膜１５は主として酸化シリコンを含む膜であり、適宜、窒化シリコンなどのエッチングストッパ膜、炭化シリコンなどのバリア膜などを含んでいてもよい。表面保護膜２３は窒化シリコン膜やパッシベーション膜などを含む。
【００１８】
図１では３層の多層配線構造について説明しているが、これに限定されるものではなく、２層の配線構造や更に多層の配線構造でもよい。
【００１９】
次に、本発明に係るバリア膜１６部分について説明する。図２は図１の破線部Ｐ１の拡大図（ａ）と（ａ）の破線部Ｐ２の拡大図（ｂ）を示す。
【００２０】
バリア膜１６は、Ｔａ膜１６１と酸化タンタル（ＴａＯｘ）膜１６２とＴｉ膜１６３とＴｉＮ膜１６４の積層構造で構成されている。酸化タンタルは、化学量論組成のＴａ２Ｏ５以外に非化学量論組成となる範囲を含む。
【００２１】
Ｔａ膜１６１はコンタクト底部で１２ｎｍ以上の膜厚であることが好ましく、また、３０ｎｍ以下の膜厚であることが好ましい。ＴａＯｘ膜１６２は、１〜５ｎｍの範囲の膜厚であることが好ましい。Ｔｉ膜１６３は３．５〜１５ｎｍの範囲の膜厚であることが好ましい。なお、ＴａＯｘ膜１６２とＴｉ膜１６３とが接触する界面では、Ｔｉ膜１６３が酸化されてＴｉＯｘ膜が自己整合的に形成されていてもよい。ＴｉＮ膜１６４はコンタクト底部で１５ｎｍ以上の膜厚であることが好ましく、また、３０ｎｍ以下の膜厚であることが好ましい。ＴｉＮ膜１６４は窒化タングステン（ＷＮ）膜に置換可能であり、更にこれらの上にＴｉ膜を積層しても良い。ＴｉＮ膜、ＷＮ膜及びこれらとＴｉ膜との積層膜を合わせて第１導電膜と称する。第１導電膜は、上記の通りバリア膜１６の一部を構成する。
【００２２】
次に、図３を参照して、第２コンタクト１８の製造方法について説明する。図３（図３Ａ，図３Ｂ）の（ａ）〜（ｆ）は第２コンタクト１８の製造工程を説明する工程断面図であり、図１に示す破線部Ｐ１に相当する。
【００２３】
第２銅配線１４の配線部１３上を露出するスルーホール１８Ａを第４層間膜１５中に形成する（工程（ａ））。
【００２４】
次に露出した配線部１３表面の自然酸化膜を除去するため、水素ガス雰囲気下での還元処理または、Ａｒガスを含む雰囲気で逆スパッタする（工程（ｂ））。
【００２５】
全面にＴａ膜１６１をスパッタ法で形成する（工程（ｃ））。スパッタ法は、はじめに配線部１３にダメージを与えないように低バイアス（０〜２００Ｗ）で成膜し、次にボトムカバレッジを確保できる高バイアス（４００〜１０００Ｗ）の２ステップで実施する。Ｔａ膜１６１はスパッタ法以外に化学蒸着法（ＣＶＤ法）や原子層堆積法（ＡＬＤ法）などで形成してもよい。また、後述する他の実施形態例のように、配線部１３上に形成する最初の膜がＴａ膜１６１以外の場合にも、スパッタ法で形成する場合には上記のような２ステップのスパッタ法が有効である。
【００２６】
酸化雰囲気中でＴａ膜１６１表面を酸化し、ＴａＯｘ膜１６２を形成する（工程（ｄ））。酸化は、酸素雰囲気中などで行うことができる。ＴａＯｘ膜１６２はＣＶＤ法やＡＬＤ法で形成してもよい。
【００２７】
次に、Ｔｉ膜１６３及びＴｉＮ膜１６４を形成する（工程（ｅ））。Ｔｉ膜１６３及びＴｉＮ膜１６４はＣＶＤ法などで形成することができる。
【００２８】
次に、Ｗ膜１７をＣＶＤ法で形成する（工程（ｆ））。Ｗ膜１７のＣＶＤには、一般に六フッ化タングステン（ＷＦ６）などのフッ素含有原料を用いている。ＴａＯｘ膜１６２がない場合、成膜中に生成するフッ化ガスがＴａ膜１６１にダメージを与え、配線部１３からの銅のマイグレーションが発生することがあったが、本発明ではＴａＯｘ膜１６２を設けることで、Ｗ膜成膜時のダメージを抑制することができる。
【００２９】
最後に化学機械研磨（ＣＭＰ）により第４層間膜１５上の余剰の膜を除去することで、図２（ａ）に示す第２コンタクト１８が完成する。
【００３０】
本実施形態例ではＷプラグを形成する場合を例としているが、これに限定されず、別の金属でプラグを形成する場合にも適用できる。このようなプラグ材料を第２の導電膜と称する。ＴｉＮ膜１６４はＷ膜１７との密着性に優れ、Ｗ膜１７成膜時のフッ化ガスによるＴａ膜１６１へのアタックを更に抑制する効果がある。Ｔｉ膜１６３を挟み込むことにより、コンタクト抵抗を下げることができる。Ｔｉ膜１６３と第２の導電膜との密着性などに問題が無ければ、ＴｉＮ膜１６４などの第１の導電膜は形成する必要は無い。
【００３１】
また、本実施形態例では銅配線上に形成する場合を示したが、これに限定されず、Ｔａを含むバリア膜が使用できる導電配線に対して適用することができる。
【００３２】
（他の実施形態例）
上記実施形態例１では、配線部１３側からＴａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＮ膜１６４の積層からなるバリア膜１６を形成する例について説明したが、本発明はこれに限定されない。
【００３３】
例えば、図４に示すように、Ｔｉ膜１６３に代えて酸化チタン（ＴｉＯｘ）膜１６５を挟み込んだ構造であってもよい。ＴｉＯｘ膜１６５を挟み込むことにより、Ｗ成長時のフッ化ガスのＴａ膜１６１へのアタックをより防ぐことができる。また、ＴａＯｘ膜１６２とＴｉＮ膜１６４との間は、図５に示すように、Ｔｉ膜１６３とＴｉＯｘ膜１６５の積層構造、あるいは図６に示すように、Ｔｉ膜１６３の間にＴｉＯｘ膜１６５を挟み込んだ積層構造でもよい。図示していないが、ＴａＯｘ膜１６２上にＴｉＯｘ膜１６５とＴｉ膜１６３がこの順で積層されていても良い。ＴｉＯｘ膜１６５としては、２ｎｍ未満のごく薄い膜であれば、コンタクト抵抗への影響は小さい。また、ＴａＯｘ膜１６２上にＴｉＯｘ膜１６５が形成される場合、合計膜厚が５ｎｍ以下（但しＴｉＯｘ膜１６５＜２ｎｍ）であることが好ましい。ＴａＯｘ膜１６２とＴｉＯｘ膜１６５とが接触して形成される場合、例えば、Ｔａ膜１６１上に薄いＴｉ膜を形成し、このＴｉ膜とＴａ膜１６１の一部とを一括して酸化することで、ＴａＯｘ膜１６２とＴｉＯｘ膜１６５とを形成してもよい。また、配線部１３とＴａ膜１６１の間に下層バリア膜１６６を挟み込んだ構成でもよい。下層バリア膜１６６がＴｉ膜の場合、配線部１３と反応して合金層を形成しマイグレーションを抑制することができる。
【００３４】
以上の構造及びその他のバリア膜１６の実施形態として、下層から上層に向かって以下の構造を挙げることができる。なお、本発明はこれらの実施形態例のみに限定されるものではない。
（１）Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＮ膜１６４（図２（ｂ））
（２）Ｔａ膜１６１／ＴａＯｘ膜１６２／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４（図４）
（３）Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４（図５）
（４）Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＯｘ膜１６５／Ｔｉ膜１６３／ＴｉＮ膜１６４（図６）
（５）下層バリア膜１６６（Ｔｉ膜、ＴａＮ膜又はＴａ／ＴａＮ膜）／Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＮ膜１６４（図７）
（６）下層バリア膜１６６／Ｔａ膜１６１／ＴａＯｘ膜１６２／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４（図８）
（７）下層バリア膜１６６／Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４（図９）
（８）Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＮ膜１６４／表層Ｔｉ膜１６７（図１０）
（９）Ｔａ膜１６１／ＴａＯｘ膜１６２／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４／表層Ｔｉ膜１６７（図１１）
（１０）Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＯｘ膜１６５／Ｔｉ膜１６３／ＴｉＮ膜１６４／表層Ｔｉ膜１６７（図１２）
（１１）Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４／表層Ｔｉ膜１６７（図１３）
（１２）下層バリア膜１６６／Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＮ膜１６４／表層Ｔｉ膜１６７（図１４）
（１３）下層バリア膜１６６／Ｔａ膜１６１／ＴａＯｘ膜１６２／Ｔｉ膜１６３／ＴｉＯｘ膜１６５／ＴｉＮ膜１６４／表層Ｔｉ膜１６７（図１５）
【００３５】
バリア膜１６のスルーホール側壁での膜厚は、スルーホールの径により種々変更可能であるが、メインとなるＷプラグ１７などのプラグ材の径がスルーホール１８Ａの径の１／３以上、より好ましくは１／２以上を占めるように調整することが望ましい。例えば、２００ｎｍ径のスルーホールの場合には、バリア膜１６の側壁での膜厚が６６ｎｍ以下であれば、プラグ材の径は１／３以上を、５０ｎｍ以下であれば、１／２以上を確保することができる。スパッタ法による成膜では、スルーホール底部に比較して側壁部ではその膜厚が薄くなる傾向にあり、ＣＶＤ法などの方法では一定の膜厚でコンフォーマルに形成できる場合があり、下層の銅配線からの銅の拡散を十分に抑制できる膜厚で適宜調整すればよい。なお、ＴａＮ膜をＣＶＤ法で形成する際に、パーティクルの発生により歩留まりが低下する場合がある。歩留まり低下が問題となる場合は、ＴａＮ膜を使用しない構成が好ましい。
【００３６】
（実施形態例２）
上記実施形態例では、Ｗプラグについてバリア膜構造を説明したが、特許文献１と同様に上層Ａｌ配線のリフローによるコンタクトプラグ形成にも、本発明に係るバリア膜構造が適用できる。
【００３７】
図１６は、本実施形態例に係るコンタクト部の模式的断面図であり、図１の第２銅配線１４と上層配線（Ａｌ配線）２２とを繋ぐコンタクトとして、Ａｌリフローによるコンタクト形成を行った場合を示している。
【００３８】
この構造は、以下のような方法で形成できる。まず、第２銅配線１４上の第４層間膜１５に、スルーホールをドライエッチングで形成し、ドライエッチング後に洗浄で有機デポ物を及び汚染物質等を除去する。
【００３９】
次に、高真空搬送室を備えたスパッタ装置にウエハを搬送し、高真空搬送でＣｕ表面酸化膜を除去するための前処理としてＨ２処理チャンバーに搬送し、処理を行う。このときの処理条件は温度３００℃［２５０℃から３５０℃の範囲］で１００％−Ｈ２ガスに約１０ｈＰａ（７．５ｔｏｒｒ）［約４〜約１３．３ｈＰａ（３〜１０ｔｏｒｒ）の範囲］に昇圧し、６０秒間［２０〜９０秒の範囲］曝して表面酸化膜を水素還元反応で取り除く。
【００４０】
次に、高真空搬送でＴａターゲットを備えたスパッタチャンバー搬送し、Ｔａ膜１６１を成膜する。このときの成膜条件は、スルーホール底部のＣｕ上で膜厚が１５ｎｍ［１０〜２０ｎｍの範囲］となるように成膜する。実施形態例１で説明したように、２ステップのスパッタ法で形成することが好ましい。
【００４１】
次に、大気に暴露してＴａ膜１６１の表面を３ｎｍ（２〜４ｎｍ）酸化させる。もちろん、酸化チャンバーに曝して酸化しても良い。酸化チャンバーを用いる場合は、温度２５０℃（１００〜３００℃の範囲）で、１０％−Ｏ２ガスに約１０ｈＰａ（７．５ｔｏｒｒ）［約４〜約１３．３ｈＰａ（３〜１０ｔｏｒｒ）の範囲］に昇圧し、３０秒間［１０〜９０秒の範囲］曝して表面を４ｎｍ（２〜５ｎｍの範囲）で酸化することができる。また、純水（水蒸気又は温熱水）をかけて酸化しても良い。以上により、ＴａＯｘ膜１６２が形成される。
【００４２】
次に、高真空搬送でＴｉターゲットを備えた高指向性スパッタチャンバー搬送し、Ｔｉ膜１６３とＴｉＮ膜１６４とＴｉ膜１６７を順に形成する。このときの成膜条件は、スルーホール底部で、Ｔｉ膜１６３を７．５ｎｍ（３．５〜１５ｎｍの範囲）、ＴｉＮ膜１６４を２０ｎｍ（１５〜３０ｎｍ）、Ｔｉ膜１６７を７．５ｎｍ（３．５〜１５ｎｍの範囲）成膜する。バリア膜構造としては上記の（７）：図９相当となる。
【００４３】
次に、高真空搬送でＡｌターゲットを備えたスパッタチャンバー搬送し、シードＡｌを成膜する。このときの成膜条件はフィールド上で２５０ｎｍ（１５０ｎｍ〜４００ｎｍの範囲）の膜厚で、成膜温度は室温である。
【００４４】
次に、高真空搬送でＡｌターゲットを備え、４３０℃前後に温度調整されたスパッタチャンバーに搬送し、Ａｌの成膜とリフローを行う。このときの成膜条件はフィールド上で５００ｎｍ（２５０ｎｍ〜７００ｎｍの範囲）で、成膜温度は４３０℃（４００〜４５０℃の範囲）である。このとき、バリアＴｉ膜１６７とＡｌが反応し、ＴｉＡｌ３合金膜１７１となる。スルーホールはＡｌ膜１７２で埋め込まれる。
【００４５】
次に、高真空搬送でウエハ冷却機構を備えたクーリングチャンバーでウエハを冷却し、更に、高真空搬送でＴｉターゲットを備えたコンベンショナルスパッタチャンバーに搬送し、上部バリア膜及びリソグラフィーで必要な反射防止膜となるＴｉＮ膜２１を成膜する。
【００４６】
その後、図１６に示すように、ＴｉＮ膜２１上に図示しないフォトレジストパターンを形成し、上層配線パターンに成形する。
【００４７】
上記のように形成するＡｌリフロープラグについて、スルーホールのコンタクト抵抗（Ｒｃ）の歩留まりを評価した。まず、対照として特許文献１に記載のバリア膜構造（下からＴｉ／ＴｉＯｘ／Ｔｉ／ＴｉＮ／Ｔｉ：（Ａ））を用い、Ｔａ膜１６１を７ｎｍの膜厚で形成したもの（Ｂ）、Ｔａ膜１６１を１３ｎｍの膜厚で形成したもの（Ｃ）、Ｔａ膜１６１を１７ｎｍの膜厚で形成したもの（Ｄ）について、スルーホールの径を１７０ｎｍ〜２３０ｎｍに代えて評価した。結果を図１７に示す。
【００４８】
同図（Ａ）に示すように、特許文献１において、Ｔｉ／ＴｉＯｘ系のバリア膜は、２３０ｎｍ径以下で、アスペクト比が１．５以上のコンタクトを形成する場合には、十分なバリア性が得られなくなっていたが、本発明のＴａ／ＴａＯｘ系のバリア膜はこのような微細なコンタクトに適用しても優れたバリア効果を奏する。また、同図（Ｂ）に示すように、Ｔａ膜１６１の膜厚が薄くなると歩留まりが低下することから、１０ｎｍ以上であることが好ましい。バリア膜構造としては、本実施形態例の構造に限定されず、上記（１）〜（１３）のいずれの構造も適用可能であるが、特に表層Ｔｉ膜１６７を有する（８）〜（１３）の構造を形成して、表層Ｔｉ膜１６７をＴｉＡｌ３合金膜１７１に変換することはＡｌのマイグレーションを抑制する観点から好ましい。
【符号の説明】
【００４９】
１  半導体基板（フロントエンド構造）
２  第１層間膜
３  バリア膜
４  Ｗプラグ
５  第１コンタクト
６  第２層間膜
７  バリア膜
８  銅膜
９  第１銅配線
１０  第３層間膜
１１  バリア膜
１２  コンタクト部（銅膜）
１３  配線部（銅膜）
１４  第２銅配線
１５  第４層間膜
１６  バリア膜
１６１  Ｔａ膜
１６２  ＴａＯｘ膜
１６３  Ｔｉ膜
１６４  ＴｉＮ膜
１６５  ＴｉＯｘ膜
１６６  下層バリア膜（Ｔｉ膜、ＴａＮ膜又はＴａ／ＴａＮ膜）
１６７  表層Ｔｉ膜
１７  Ｗプラグ（Ｗ膜）
１８  第２コンタクト
１９  バリア膜
２０  Ａｌ膜
２１  バリア膜
２２  上層配線
２３  表面保護膜
２４  開口部
【図１】
2014099573.tif 000003
【図２】
2014099573.tif 000004
【図３Ａ】
2014099573.tif 000005
【図３Ｂ】
2014099573.tif 000006
【図４】
2014099573.tif 000007
【図５】
2014099573.tif 000008
【図６】
2014099573.tif 000009
【図７】
2014099573.tif 000010
【図８】
2014099573.tif 000011
【図９】
2014099573.tif 000012
【図１０】
2014099573.tif 000013
【図１１】
2014099573.tif 000014
【図１２】
2014099573.tif 000015
【図１３】
2014099573.tif 000016
【図１４】
2014099573.tif 000017
【図１５】
2014099573.tif 000018
【図１６】
2014099573.tif 000019
【図１７】
2014099573.tif 000020