(57)【要約】【課題】本発明はディスプレイ、アレイ基板及びその製造方法に関する。【解決手段】前記アレイ基板は、基板及び前記基板上に形成される薄膜トランジスタ及び画素電極を備え、前記薄膜トランジスタはゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を備え、かつ前記薄膜トランジスタの上方がパッシベーション層で覆われ、前記薄膜トランジスタの活性層は酸化物半導体であり、前記パッシベーション層は、少なくとも１層の無機絶縁薄膜または有機絶縁薄膜を有する。前記アレイ基板は、水素グループが酸化物半導体に与える影響を効果的に避け、ＴＦＴデバイス全体の安定性を最大限に向上させ、最終製品の歩留まりを向上させることができる。【選択図】図３
2014086717.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板であって、基板と、前記基板上に形成される薄膜トランジスタ及び画素電極とを備え、
前記薄膜トランジスタがゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を備え、
前記薄膜トランジスタの上方が、複数層のパッシベーション層で覆われ、
前記薄膜トランジスタの活性層が酸化物半導体であり、
前記パッシベーション層が、少なくとも１層の無機絶縁薄膜または有機絶縁薄膜を有することを特徴とするアレイ基板。
【請求項２】
前記複数層のパッシベーション層は、順に設けられる第１のパッシベーション層、第２のパッシベーション層及び第３のパッシベーション層を有し、
前記第１のパッシベーション層が、前記薄膜トランジスタに接近し、
前記第１のパッシベーション層が、第１の無機絶縁層であり、
前記第１の無機絶縁層が、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を備え、
前記第２のパッシベーション層が、第２の無機絶縁層または第１の有機絶縁層であり、
前記第２の無機絶縁層が、酸窒化ケイ素薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、
前記第１の有機絶縁層が、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備え、
前記第３のパッシベーション層が、第３の無機絶縁層または第２の有機絶縁層であり、
前記第３の無機絶縁層が、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備え、
前記第２の有機絶縁層が、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えることを特徴とする、請求項１に記載のアレイ基板。
【請求項３】
前記複数層のパッシベーション層が、前記第３のパッシベーション層上に設けられる第４のパッシベーション層をさらに備え、
前記第１のパッシベーション層が、第１の無機絶縁層であり、
前記第１の無機絶縁層が、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、
前記第２のパッシベーション層が、第２の無機絶縁層であり、
前記第２の無機絶縁層が、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、
前記第３のパッシベーション層が、第３の無機絶縁層であり、
前記第３の無機絶縁層が、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備え、
前記第４のパッシベーション層が、第１の有機絶縁層であり、
前記第１の有機絶縁層が、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えることを特徴とする、請求項２に記載のアレイ基板。
【請求項４】
前記第１のパッシベーション層の厚みが５０ｎｍ〜６００ｎｍであり、
前記第２のパッシベーション層が無機絶縁層である場合、前記第２のパッシベーション層の厚みが５０ｎｍ〜６５０ｎｍであり、前記第２のパッシベーション層が有機絶縁層である場合、前記第２のパッシベーション層の厚みが０．５μｍ〜２．５μｍであり、
前記第３のパッシベーション層が無機絶縁層である場合、前記第３のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであり、前記第３のパッシベーション層が有機絶縁層である場合、前記第３のパッシベーション層の厚みが０．５μｍ〜２．５μｍであることを特徴とする、請求項２に記載のアレイ基板。
【請求項５】
前記複数層のパッシベーション層が、前記第４のパッシベーション層上にある第５のパッシベーション層をさらに備え、
前記第５のパッシベーション層が、第４の無機絶縁層であり、
前記第４の無機絶縁層が、酸窒化ケイ素薄膜、酸化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備えることを特徴とする、請求項３に記載のアレイ基板。
【請求項６】
前記第１のパッシベーション層の厚みが５０ｎｍ〜６００ｎｍであり、
前記第２のパッシベーション層の厚みが５０ｎｍ〜６５０ｎｍであり、
前記第３のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであり、
前記第４のパッシベーション層の厚みが０．５μｍ〜２．５μｍであり、
前記第５のパッシベーション層の厚みが２０ｎｍ〜４５０ｎｍであることを特徴とする、請求項５に記載のアレイ基板。
【請求項７】
前記複数層のパッシベーション層が、第１のパッシベーション層及び第２のパッシベーション層を備え、
前記第１のパッシベーション層が前記薄膜トランジスタに接近し、
前記第１のパッシベーション層が、第１の無機絶縁層であり、
前記第１の無機絶縁層が、酸化ケイ素薄膜、酸化アルミニウム薄膜、三酸化二イットリウム薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜または酸窒化ケイ素薄膜を備え、
前記第２のパッシベーション層が、第２の無機絶縁層または第１の有機絶縁層であり、
前記第２の無機絶縁層が、窒化ケイ素薄膜、三酸化二イットリウム薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を備え、
前記第１の有機絶縁層が、樹脂系絶縁膜またはアクリル系絶縁膜を備えることを特徴とする、請求項１に記載のアレイ基板。
【請求項８】
前記第１のパッシベーション層の厚みが５０ｎｍ〜６００ｎｍであり、
前記第２のパッシベーション層が無機絶縁層である場合、前記第２のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであり、
前記第２のパッシベーション層が有機絶縁層である場合、前記第２のパッシベーション層の厚みが０．５μｍ〜２．５μｍであることを特徴とする、請求項７に記載のアレイ基板。
【請求項９】
前記第１のパッシベーション層及び前記第２のパッシベーション層が、いずれもアニールされたパッシベーション層であることを特徴とする、請求項７または８に記載のアレイ基板。
【請求項１０】
前記ゲート絶縁層が、前記活性層と前記ゲート電極との間にあり、
前記ゲート絶縁層が少なくとも１層の無機絶縁薄膜を有することを特徴とする請求項１〜９のいずれか１項に記載のアレイ基板。
【請求項１１】
前記ゲート絶縁層が、第１のゲート絶縁層及び第２のゲート絶縁層を備え、
前記第１のゲート絶縁層が、ゲート電極に接近し、
前記第２のゲート絶縁層が、前記活性層に接近し、
前記第１のゲート絶縁層が、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜又は窒化タンタル薄膜であり、
前記第２のゲート絶縁層が、酸化ケイ素薄膜、三酸化二イットリウム薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜または酸窒化ネオジム薄膜であることを特徴とする、請求項１０に記載のアレイ基板。
【請求項１２】
前記第１のゲート絶縁層が、アニールされた絶縁層であり、
前記第２のゲート絶縁層が、アニールされた絶縁層であることを特徴とする、請求項１１に記載のアレイ基板。
【請求項１３】
前記第１のゲート絶縁層の厚みが５０ｎｍ〜６００ｎｍであり、
前記第２のゲート絶縁層の厚みが５０ｎｍ〜６５０ｎｍであることを特徴とする、請求項１１または１２に記載のアレイ基板。
【請求項１４】
前記ゲート絶縁層が第１のゲート絶縁層、第２のゲート絶縁層及び第３のゲート絶縁層を備え、
前記第１のゲート絶縁層がゲート電極に接近し、
前記第３の絶縁層が活性層に接近し、
前記第２のゲート絶縁層が、第１のゲート絶縁層と第３のゲート絶縁層との間にあり、
前記第１のゲート絶縁層が、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜であり、
前記第２のゲート絶縁層が、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜または酸窒化ネオジム薄膜であり、
前記第３の絶縁層が、酸化ケイ素薄膜、三酸化二イットリウム薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜または酸窒化ネオジム薄膜であることを特徴とする、請求項１０に記載のアレイ基板。
【請求項１５】
前記ゲート電極及び／または前記ソース電極、ドレイン電極が、銅電極または銅合金電極であることを特徴とする、請求項１〜１４のいずれか１項に記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板及びその製造方法、並びにディスプレイに関する。
【背景技術】
【０００２】
酸化物薄膜トランジスタ（Ｏｘｉｄｅ  ＴＦＴ）は、金属酸化物半導体を活性層とする薄膜トランジスタ（ＴＦＴ）であり、厚みが非常に薄く、消費電力が低い等のメリットを有し、液晶ディスプレイパネルの製造に用いられるだけでなく、新世代の有機発光表示パネル、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、有機発光ダイオード）にも用いられる。
【０００３】
図１、図２Ａ〜図２Ｍを参照しながら、従来技術に係るＯｘｉｄｅ  ＴＦＴアレイ基板の製造方法を説明する。
【０００４】
図１は従来のＯｘｉｄｅ  ＴＦＴアレイ基板の製造方法を示すフローチャートであり、図２Ａ〜図２ＭはＯｘｉｄｅ  ＴＦＴアレイ基板を製造するときの断面図である。
【０００５】
Ｓ１０１’において、基板上にゲート金属薄膜を形成する。
【０００６】
図２Ａに示すように、基板１２上にゲート金属薄膜１３を形成する。ＴＦＴを製造するとき、ゲート金属薄膜は殆どマグネトロンスパッタリングリング法によって製造され、材料はデバイス構造及び工程の要求によって選択することができる。基板１２はガラス基板、石英基板等の無機材料に基づく透明基板であってもよいし、有機可撓性材料で製造される透明基板であってもよい。
【０００７】
Ｓ１０２’において、ゲート金属薄膜をパターニングし、ゲートライン及びゲート電極を形成する。
【０００８】
図２Ｂに示すように、ウェットエッチングによって、ゲート金属薄膜１３をパターニングしてゲートライン（図示しない）、ゲート電極１３ａ及び共通電極線１３ｂを得る。具体的な設計によって、共通電極線を製造しなくてもよい。
【０００９】
Ｓ１０３’において、ゲート電極の上方にゲート絶縁層を形成する。
【００１０】
図２Ｃに示すように、ゲート電極をパターニングした後、Ｐｒｅ−ｃｌｅａｎ工程（成膜前洗浄）、プラズマ強化化学的気相蒸着法（ＰＥＣＶＤ）等の工程により、ゲート電極のパターンを有する基板上にゲート絶縁層１４を製造する。
【００１１】
Ｓ１０４’において、酸化物半導体薄膜を形成する。
【００１２】
図２Ｄに示すように、酸化物半導体薄膜１５を形成する。酸化物ＴＦＴを製造するとき、最も重要なのは、酸化物半導体薄膜の製造である。現在、幅広く用いられる酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・ガリウム・スズ・酸化物（ＩＧＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等及びそれらに関連する他の異なる比率の配合物である。主な製造方法はマグネトロンスパッタリング堆積（Ｓｐｕｔｔｅｒ）及び溶液法等である。
【００１３】
Ｓ１０５’において、酸化物半導体薄膜をパターニングし、Ｏｘｉｄｅ  ＴＦＴの活性層を形成する。
【００１４】
図２Ｅに示すように、酸化物半導体薄膜をパターニングして活性層１５ａのパターンを得る。酸化物半導体活性層のパターニング工程について、エッチング工程は主に、ウェットエッチングと、ドライエッチングとの２種を有する。異なる方法の採用によって、酸化物半導体層に異なるダメージを与える。
【００１５】
Ｓ１０６’において、エッチングストップ層薄膜を形成してパターニングする。
【００１６】
図２Ｆに示すように、エッチングストップ層薄膜（Ｅｔｃｈ  Ｓｔｏｐ  Ｌａｙｅｒ、ＥＳＬ）１６を形成する。その目的は、後続のデータラインをパターニングするとき、酸化物半導体からなる活性層に与えるダメージを低減することである。図２Ｇに示すように、エッチングストップ層薄膜を形成した後、パターニングしてエッチングストップ層１６ａを形成する。
【００１７】
Ｓ１０７’において、ソース・ドレイン金属層を形成してパターニングし、ソース電極、ドレイン電極及びデータラインを形成する。
【００１８】
図２Ｈに示すように、ＬＣＤの製造工程において、まず、１層のソース・ドレイン金属層１７を堆積し、そして、ウェットエッチング法によってパターニングし、図２Ｉに示すようなソース電極１７ｂ、ドレイン電極１７ａ及びソース電極１７ｂと一体に形成されるデータライン（図示しない）を形成する。
【００１９】
ＯＬＥＤの製造工程であれば、このステップでは、ソース・ドレイン金属層をパターニングした後、ソース電極、ドレイン電極及びソース電極と一体に形成され、またはソース電極に接続する電源線を形成する。
【００２０】
Ｓ１０８’において、パッシベーション層を形成してビアホール（Ｖｉａ  ｈｏｌｅ）のエッチングをする。
【００２１】
図２Ｊに示すように、データラインまたは電源線をパターニングした後、平面全体に１層のパッシベーション層１８を形成する。図２Ｋに示すように、パッシベーション層を形成した後、ビアホールのエッチングを行い、ビアホール１９ｂを形成して、ドレイン電極１７ａと画素電極の接続を実現する。また、エッチングするとき、ソース電極１７ｂの上方にも、ソース電極１７ｂと、信号入力端、例えば、ソース電極１７ｂと異なる層で製造されるデータラインまたは電源線とを接続するためのビアホールを形成することができる。
【００２２】
Ｓ１０９’において、画素電極層を堆積してパターニングする。
【００２３】
図２Ｌに示すように、Ｖｉａ  ｈｏｌｅを形成した後、画素電極層２０を形成する。その材料について、現在は通常インジウム・スズ酸化物（ＩＴＯ）が採用される。図２Ｍに示すように、ウェットエッチング法によってそれをパターニングして、画素電極２０ａ及びコンタクト電極２０ｂを形成する。
【発明の概要】
【発明が解決しようとする課題】
【００２４】
上記アレイ基板を製造する工程では、パッシベーション層の製造工程において、パッシベーション層に、水素が含まれたグループ、例えば、ＯＨ−、Ｈ＋をドープすること、及び水素を吸着すること等が避けられない。これらの水素が含まれたグループは、デバイスの製造工程、及びデバイスが作動する場合では、破壊しやすく、時間の経過及び環境の変化によって、酸化物半導体層に拡散する可能性が高い。拡散したＯＨ−、Ｈ２Ｏ、Ｈ＋等の物質によって、デバイスの安定性が影響され、酸化物薄膜トランジスタデバイスの閾値電圧（Ｖｔｈ）が大幅にドリフトして、ひいては製品が失効してしまう。
【課題を解決するための手段】
【００２５】
本発明の実施例は、従来のアレイ基板にドープされた水素グループによってデバイスの安定性が破壊しやすく、製品の歩留まりを影響する欠陥を克服するように、アレイ基板及びその製造方法、ディスプレイを提供する。
【００２６】
本発明はアレイ基板を提供し、アレイ基板は基板と、前記基板上に形成される薄膜トランジスタ及び画素電極とを備え、前記薄膜トランジスタがゲート電極、ゲート絶縁層、活性層、ソース電極及びドレイン電極を備え、前記薄膜トランジスタの上方がパッシベーション層で覆われ、前記薄膜トランジスタの活性層が酸化物半導体であり、前記パッシベーション層が少なくとも１層の無機絶縁薄膜または有機絶縁薄膜を有する。
【００２７】
前記アレイ基板について、例えば、前記パッシベーション層は１層であり、第１のパッシベーション層を備え、前記第１のパッシベーション層は無機絶縁層または有機絶縁層であり、前記無機絶縁層は、二酸化ケイ素薄膜、窒化ケイ素薄膜、酸窒化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を備え、前記有機絶縁層は樹脂系絶縁膜またはアクリル系絶縁膜を備える。
【００２８】
例えば、前記第１のパッシベーション層が無機絶縁層である場合、前記第１のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであり、前記第１のパッシベーション層が有機絶縁層である場合、前記第１のパッシベーション層の厚みが０．５μｍ〜２．５μｍである。
【００２９】
例えば、前記第１のパッシベーション層は、アニール処理されたパッシベーション層である。
【００３０】
前記アレイ基板について、例えば、前記パッシベーション層は２層であり、第１のパッシベーション層及び第２のパッシベーション層を有し、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記第１のパッシベーション層は第１の無機絶縁層であり、前記第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、三酸化二イットリウム薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜または酸窒化ケイ素薄膜を備え、前記第２のパッシベーション層は第２の無機絶縁層または第１の有機絶縁層であり、前記第２の無機絶縁層は、窒化ケイ素薄膜、三酸化二イットリウム薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を備え、前記第１の有機絶縁層は樹脂系絶縁膜またはアクリル系絶縁膜を備える。
【００３１】
例えば、前記第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍである。
【００３２】
例えば、前記第２のパッシベーション層が無機絶縁層である場合、前記第２のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍである。
【００３３】
例えば、前記第２のパッシベーション層が有機絶縁層である場合、前記第２のパッシベーション層の厚みが０．５μｍ〜２．５μｍである。
【００３４】
例えば、前記第１のパッシベーション層及び前記第２のパッシベーション層は何れもアニール処理されたパッシベーション層である。
【００３５】
前記アレイ基板について、例えば、前記パッシベーション層は３層であり、順に設けられる第１のパッシベーション層、第２のパッシベーション層及び第３のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記第１のパッシベーション層は第１の無機絶縁層であり、前記第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を備え、前記第２のパッシベーション層は第２の無機絶縁層または第１の有機絶縁層であり、前記第２の無機絶縁層は、酸窒化ケイ素薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、前記第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備え、前記第３のパッシベーション層は第３の無機絶縁層または第２の有機絶縁層であり、前記第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備え、前記第２の有機絶縁層は樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備える。
【００３６】
例えば、前記第１のパッシベーション層の厚みが５０ｎｍ〜６００ｎｍであり、前記第２のパッシベーション層が無機絶縁層である場合、前記第２のパッシベーション層の厚みが５０ｎｍ〜６５０ｎｍであり、前記第２のパッシベーション層が有機絶縁層である場合、前記第２のパッシベーション層の厚みが０．５μｍ〜２．５μｍであり、前記第３のパッシベーション層が無機絶縁層である場合、前記第３のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであり、前記第３のパッシベーション層が有機絶縁層である場合、前記第２のパッシベーション層の厚みが０．５μｍ〜２．５μｍである。
【００３７】
前記アレイ基板について、例えば、前記パッシベーション層は４層であり、順に設けられる第１のパッシベーション層、第２のパッシベーション層、第３のパッシベーション層及び第４のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記第１のパッシベーション層は第１の無機絶縁層であり、前記第１の無機絶縁層は酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、前記第２のパッシベーション層は第２の無機絶縁層であり、前記第２の無機絶縁層は酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、前記第３のパッシベーション層は第３の無機絶縁層であり、前記第３の無機絶縁層は窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備え、前記第４のパッシベーション層は第１の有機絶縁層であり、前記第１の有機絶縁層は樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備える。
【００３８】
例えば、前記第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍであり、前記第２のパッシベーション層の厚みは５０ｎｍ〜６５０ｎｍであり、前記第３のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであり、前記第４のパッシベーション層の厚みは０．５μｍ〜２．５μｍである。
【００３９】
前記アレイ基板について、例えば、前記パッシベーション層は５層であり、順に設けられる第１のパッシベーション層、第２のパッシベーション層、第３のパッシベーション層、第４のパッシベーション層及び第５のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記第１のパッシベーション層は第１の無機絶縁層であり、前記第１の無機絶縁層は酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、前記第２のパッシベーション層は第２の無機絶縁層であり、前記第２の無機絶縁層は、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備え、前記第３のパッシベーション層は第３の無機絶縁層であり、前記第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備え、前記第４のパッシベーション層は第１の有機絶縁層であり、前記第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備え、前記第５のパッシベーション層は第４の無機絶縁層であり、前記第４の無機絶縁層は、酸窒化ケイ素薄膜、酸化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜である。
【００４０】
例えば、前記第１のパッシベーション層の厚みが５０ｎｍ〜６００ｎｍであり、前記第２のパッシベーション層の厚みが５０ｎｍ〜６５０ｎｍであり、前記第３のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであり、前記第４のパッシベーション層の厚みが０．５μｍ〜２．５μｍであり、前記第５のパッシベーション層の厚みが２０ｎｍ〜４５０ｎｍである。
【００４１】
前記アレイ基板について、例えば、前記ゲート絶縁層は前記活性層と前記ゲート電極の間に位置し、前記ゲート絶縁層は少なくとも１層の無機絶縁薄膜を備える。
【００４２】
例えば、前記ゲート絶縁層は１層であって、第１のゲート絶縁層であり、前記第１のゲート絶縁層は、酸化ケイ素薄膜、三酸化二イットリウム薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜である。
【００４３】
例えば、前記第１のゲート絶縁層はアニール処理された絶縁層である。
【００４４】
例えば、前記第１のゲート絶縁層の厚みは５０ｎｍ〜５００ｎｍである。
【００４５】
例えば、前記ゲート絶縁層は２層であり、第１のゲート絶縁層及び第２のゲート絶縁層を備え、前記第１のゲート絶縁層はゲート電極に接近し、前記第２のゲート絶縁層は前記活性層に接近し、前記第１のゲート絶縁層は、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜であり、前記第２のゲート絶縁層は、酸化ケイ素薄膜、三酸化二イットリウム薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜または酸窒化ネオジム薄膜である。
【００４６】
例えば、前記第１のゲート絶縁層はアニール処理された絶縁層であり、前記第２のゲート絶縁層はアニール処理された絶縁層である。
【００４７】
例えば、前記第１のゲート絶縁層の厚みは５０ｎｍ〜６００ｎｍであり、前記第２のゲート絶縁層の厚みは５０ｎｍ〜６５０ｎｍである。
【００４８】
例えば、前記ゲート絶縁層は３層であり、第１のゲート絶縁層、第２のゲート絶縁層及び第３のゲート絶縁層を備え、前記第１のゲート絶縁層はゲート電極に接近し、前記第３の絶縁層は活性層に接近し、前記第２のゲート絶縁層は第１のゲート絶縁層と第３のゲート絶縁層との間に位置し、前記第１のゲート絶縁層は、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜であり、前記第２のゲート絶縁層は、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜または酸窒化ネオジム薄膜であり、前記第３の絶縁層は、酸化ケイ素薄膜、三酸化二イットリウム薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ケイ素薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化イットリウム薄膜または酸窒化ネオジム薄膜である。
【００４９】
例えば、前記第１のゲート絶縁層の厚みは５０ｎｍ〜６００ｎｍであり、前記第２のゲート絶縁層の厚みは５０ｎｍ〜６５０ｎｍであり、前記第３のゲート絶縁層の厚みは２０ｎｍ〜６００ｎｍである。
【００５０】
例えば、前記ゲート電極及び／または前記ソース電極、ドレイン電極は銅電極または銅合金電極である。
【００５１】
一方、本発明はアレイ基板の製造方法を提供し、この製造方法はパッシベーション層を製造するステップを備え、前記パッシベーション層が少なくとも１層の無機絶縁薄膜または有機絶縁薄膜を有する。
【００５２】
前記製造方法について、例えば、前記パッシベーション層は１層であって、第１のパッシベーション層であり、前記パッシベーション層の製造方法は、無機絶縁材料または有機絶縁材料によって第１のパッシベーション層を形成するステップＳ１１と、第１のパッシベーション層をアニールするステップＳ１２と、を備える。
【００５３】
例えば、前記アニール工程は、ＰＥＣＶＤ設備に窒素または空気の加熱チャンバーを設けて、第１のパッシベーション層に対して脱水素処理を行うことであり、アニールのチャンバー温度が２００℃〜３５０℃であり、アニール時間が１５分〜９０分である。
【００５４】
前記製造方法について、例えば、前記パッシベーション層は２層であり、第１のパッシベーション層及び第２のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記パッシベーション層の製造方法は、無機絶縁材料によって第１のパッシベーション層を形成するステップＳ２１と、第１のパッシベーション層をアニールするステップＳ２２と、無機絶縁材料または有機絶縁材料によって第２のパッシベーション層を形成するステップＳ２３と、第２のパッシベーション層をアニールするステップＳ２４と、を備える。
【００５５】
例えば、前記アニール工程は、ＰＥＣＶＤ設備に、窒素または空気の加熱チャンバーを設け、第１のパッシベーション層及び第２のパッシベーション層のそれぞれに対して脱水素処理を行うことであり、アニールのチャンバー温度が２００℃〜３５０℃であり、アニール時間が１５分〜９０分である。
【００５６】
前記製造方法について、例えば、前記パッシベーション層は３層であり、順に設けられる第１のパッシベーション層、第２のパッシベーション層及び第３のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記パッシベーション層の製造方法は、無機絶縁材料によって第１のパッシベーション層を形成するステップＳ３１と、無機絶縁材料または有機材料によって第２のパッシベーション層を形成するステップＳ３２と、無機絶縁材料または有機材料によって第３のパッシベーション層を形成するステップＳ３３と、を備える。
【００５７】
前記製造方法について、例えば、前記パッシベーション層は４層であり、順に設けられる第１のパッシベーション層、第２のパッシベーション層、第３のパッシベーション層及び第４のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記パッシベーション層の製造方法は、無機絶縁材料によって第１のパッシベーション層を製造するステップＳ４１と、無機絶縁材料によって第２のパッシベーション層を形成するステップＳ４２と、無機絶縁材料によって第３のパッシベーション層を形成するステップＳ４３と、有機絶縁材料によって第４のパッシベーション層を形成するステップＳ４４と、を備える。
【００５８】
前記製造方法について、例えば、前記パッシベーション層は５層であり、順に設けられる第１のパッシベーション層、第２のパッシベーション層、第３のパッシベーション層、第４のパッシベーション層及び第５のパッシベーション層を備え、前記第１のパッシベーション層は前記薄膜トランジスタに接近し、前記パッシベーション層の製造方法は、無機絶縁材料によって第１のパッシベーション層を形成するステップＳ５１と、無機絶縁材料によって第２のパッシベーション層を形成するステップＳ５２と、無機絶縁材料によって第３のパッシベーション層を形成するステップＳ５３と、有機絶縁材料によって第４のパッシベーション層を形成するステップＳ５４と、無機絶縁材料によって第５のパッシベーション層を形成するステップＳ５５と、を備える。
【００５９】
さらに、本発明は、上記アレイ基板を備えるディスプレイを提供する。
【発明の効果】
【００６０】
本発明の実施例に係るディスプレイ、アレイ基板及びその製造方法では、アレイ基板におけるゲート絶縁層及びパッシベーション層は層状構造を採用し、アニール工程を組み合わせて、パッシベーション層及び外界環境における水素グループを最大限に減少でき、水素グループが酸化物半導体に与える影響を効果的に避けられ、ＴＦＴデバイス全体の安定性を最大限に向上でき、最終製品の歩留まりを向上できる。
【００６１】
以下、本発明の実施例の技術案をさらに明確に説明するために、実施例の図面を簡単に説明する。当然ながら、下記図面は本発明の一部の実施例に関するものであり、本発明を限定するものではない。
【図面の簡単な説明】
【００６２】
【図１】従来技術の酸化物薄膜トランジスタのアレイ基板の製造方法を示すフローチャートである。
【図２Ａ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第１の概略図である。
【図２Ｂ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第２の概略図である。
【図２Ｃ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第３の概略図である。
【図２Ｄ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第４の概略図である。
【図２Ｅ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第５の概略図である。
【図２Ｆ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第６の概略図である。
【図２Ｇ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第７の概略図である。
【図２Ｈ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第８の概略図である。
【図２Ｉ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第９の概略図である。
【図２Ｊ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第１０の概略図である。
【図２Ｋ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第１１の概略図である。
【図２Ｌ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第１２の概略図である。
【図２Ｍ】従来技術で酸化物薄膜トランジスタのアレイ基板を製造する第１３の概略図である。
【図３】本発明の実施例１に係るアレイ基板の構造の概略図である。
【図４】本発明の実施例１に係るアレイ基板の製造方法を示すフローチャートである。
【図５】本発明の実施例３に係るアレイ基板の構造の概略図である。
【図６】本発明の実施例３に係るアレイ基板の構造の他の概略図である。
【図７】本発明の実施例３に係るアレイ基板の製造方法を示すフローチャートである。
【図８】本発明の実施例５に係るアレイ基板の構造の概略図である。
【図９】本発明の実施例５に係るアレイ基板の製造方法を示すフローチャートである。
【図１０】本発明の実施例７に係るアレイ基板の構造の概略図である。
【図１１】本発明の実施例７に係るアレイ基板の製造方法を示すフローチャートである。
【図１２】本発明の実施例９に係るアレイ基板の構造の概略図である。
【図１３】本発明の実施例９に係るアレイ基板製造方法を示すフローチャートである。
【発明を実施するための形態】
【００６３】
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするために、本発明の実施例の図面を参照しながら、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者は創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
【００６４】
本発明では、技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。本発明の明細書及び特許請求の範囲に記載の「第１」、「第２」及び類似する用語は、順序、数量または重要性を示すものではなく、異なる組成部分を区分するものにすぎない。同じように、「１つ」または「１」などの類似用語も数量を制限するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の類似用語は、「備える」または「含む」の前の素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除しない。「接続」または「つながる」等の類似用語は、物理的または機械的な接続に限定されるのではなく、直接的または間接的な接続にもかかわらず、電気的な接続も含まれている。「上」、「下」、「左」、「右」等は、相対的な位置関係を指すだけであり、説明された対象の絶対的な位置が変化した後、相対的な位置関係も対応に変化する可能性がある。
【００６５】
後続の実施例及びそれらに対応する図面では、ＴＮ（ツイストネマチック）型ＬＣＤのアレイ基板を例として、本発明に係る改善方法を説明するが、本発明はそれに限らない。
【００６６】
本発明の実施例に係るアレイ基板は、例えば、複数のゲートライン及び複数のデータラインを備え、これらのゲートライン及びデータラインが互いに交差してアレイのように配列する画素ユニットを画成し、各画素ユニットがスイッチング素子としての薄膜トランジスタ及び画素電極を有してもよい。例えば、各画素ユニットの薄膜トランジスタのゲート電極は、対応するゲートラインと電気的に接続され、または一体に形成され、ソース電極は、対応するデータラインと電気的に接続され、または一体に形成され、ドレイン電極は、対応する画素電極と電気的に接続され、一体に形成される。以下、主に単一または複数の画素ユニットを説明するが、他の画素ユニットも同じように形成してもよい。
【００６７】
実施例１
図３に示すように、本実施例に係るアレイ基板は、薄膜トランジスタのゲート電極層がボトム層にあるアレイ基板構造（即ち、ボトムゲート型）である。アレイ基板は、基板４０１上にあるゲート電極４０２と、ゲート電極４０２上にあるゲート絶縁層４０３及び活性層４０４と、ソース・ドレイン電極層４０６と、画素電極層４１２と、パッシベーション層と、を備える。ゲート絶縁層４０３は、ゲート電極４０２と活性層４０４との間にあり、パッシベーション層は、ソース・ドレイン電極層４０６と画素電極層４１２との間にある。ソース・ドレイン電極層４０６は、パターニングされたソース電極、ドレイン電極及びデータライン（または、電源線）を備える。パッシベーション層は、ソース・ドレイン電極層４０６と画素電極層４１２との間にあるため、パッシベーション層における水素及び水素の複合物と、外界環境に存在している水素及び水素の複合物は、ソース・ドレイン電極の間のチャンネル構造を通して酸化物半導体の活性層に浸透しやすい。これは、酸化物半導体の性能にある程度の悪影響を与え、ひいてはデバイス全体の使用性能に影響してしまう。従って、本実施例は、パッシベーション層における水素、水素の複合物と、外界環境からの水素及び水素の複合物がデバイス全体に与える影響を最大限に低減してデバイス全体の安定性及び安全性を向上させるように、パッシベーション層の構造、材質及び製造工程を改善した。
【００６８】
活性層４０４は酸化物半導体であり、ゲート電極及び／またはソース・ドレイン電極は、銅、銅合金またはアルミニウム、クロム、モリブデン、チタン、ネオジム、マンガンのいずれか１つ、及び上記金属の合金或いは積層構造である。ソース・ドレイン電極は、薄膜トランジスタのソース電極及びドレイン電極を備える。
【００６９】
本実施例では、パッシベーション層は、単層構造であり、第１のパッシベーション層４０７を備える。第１のパッシベーション層４０７は、二酸化ケイ素薄膜、窒化ケイ素薄膜、酸窒化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜等の無機絶縁材料を用いる膜層を有する無機絶縁層であってよい。この無機絶縁材料で製造された第１のパッシベーション層４０７の厚みは、５０ｎｍ〜５００ｎｍであってよい。
【００７０】
第１のパッシベーション層４０７の厚みが５０ｎｍ〜５００ｎｍである場合、水素グループが酸化物半導体に与える影響が効果的に避けられるとともに、短い時間内に第１のパッシベーション層の製造を完了することが確保でき、即ち、生産性が確保できる。第１のパッシベーション層４０７の厚みが薄すぎると、水素グループが酸化物半導体に与える影響を避けることができない。第１のパッシベーション層の厚みが厚すぎると、より長い成膜時間（ｔａｃｔ  ｔｉｍｅ）が必要になり、生産性が低下される。
【００７１】
また、第１のパッシベーション層４０７は、樹脂系絶縁膜、アクリル系絶縁膜等の有機絶縁材料を用いる膜層を有する有機絶縁層であってもよい。この有機絶縁材料で製造された第１のパッシベーション層の厚みは、０．５μｍ〜２．５μｍであってもよい。
【００７２】
第１のパッシベーション層４０７の厚みが０．５μｍ〜２．５μｍである場合、水素グループが酸化物半導体に与える影響が効果的に避けられるとともに、短い時間内に第１のパッシベーション層の製造を完了することが確保でき、即ち、生産性が確保できる。第１のパッシベーション層４０７の厚みが薄すぎると、水素グループが酸化物半導体に与える影響を避けることができない。第１のパッシベーション層の厚みが厚すぎると、より長い成膜時間が必要になり、生産性が低下する。
【００７３】
本実施例では、デバイスの特徴をよりよく確保するために、第１のパッシベーション層４０７をアニールしてもよい（即ち、第１のパッシベーション層４０７がアニールされたパッシベーション層である）。これによって、パッシベーション層における水素及び水素の複合物が酸化物半導体の特徴に与える影響を低下させ、デバイスの安定性を向上させる。
【００７４】
本実施例では、第１のパッシベーション層４０７は、二酸化ケイ素薄膜、窒化ケイ素薄膜、酸窒化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を用いられる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成される薄膜を用いてもよい。或いは、樹脂系絶縁膜、アクリル系絶縁膜が用いられる以外に、上記各物質の材料特性と同じまたは接近する他の有機絶縁材料で形成される薄膜を用いてもよい。
【００７５】
実際に応用する場合に、無機材料はコストが低くて使用寿命が長いので、デバイスの可撓性の要求を考慮しないときは、パッシベーション層を無機材料で製造してよい。有機材料自体は可撓性がよいので、加工しようとするデバイスの可撓性の方面の要素を強調する必要があるときは、パッシベーション層を有機材料で製造してよい。
【００７６】
本実施例におけるゲート絶縁層４０３の構造は、１層、２層または３層であってもよい。第１のゲート絶縁層は１層の構造を用いるとき、それを第１のゲート絶縁層と称する。第１のゲート絶縁層は、二酸化ケイ素薄膜、窒化ケイ素薄膜、酸窒化ケイ素薄膜、酸化アルミニウム薄膜または酸化チタン薄膜である。第１のゲート絶縁層の厚みは、５０ｎｍ〜５００ｎｍであってよい。
【００７７】
当然ながら、本実施例では、第１のゲート絶縁層は、二酸化ケイ素薄膜、窒化ケイ素薄膜、酸窒化ケイ素薄膜、酸化アルミニウム薄膜または酸化チタン薄膜を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成される薄膜を用いてもよい。
【００７８】
本実施例では、デバイスの特性をよりよく確保するために、第１のゲート絶縁層をアニールしてもよい（即ち、第１のゲート絶縁層がアニールされた絶縁層である）。これによって、ゲート絶縁層における水素及び水素の複合物が酸化物半導体の特徴に与える影響を低減させる。
【００７９】
ゲート絶縁層は、２層構造を用いるとき、第１のゲート絶縁層及び第２のゲート絶縁層を有する。第１のゲート絶縁層がゲート電極に接近し、第２のゲート絶縁層が活性層に接近し、第１のゲート絶縁層は窒化ケイ素薄膜または酸窒化ケイ素薄膜であってよく、第２のゲート絶縁層は酸化ケイ素薄膜、三酸化二イットリウム薄膜または酸窒化ケイ素薄膜であってよい。第１のゲート絶縁層の厚みは５０ｎｍ〜６００ｎｍであり、第２のゲート絶縁層の厚みは５０ｎｍ〜６５０ｎｍである。
【００８０】
当然ながら、本実施例では、第１のゲート絶縁層は窒化ケイ素薄膜または酸窒化ケイ素薄膜を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成される薄膜を用いてもよい。第２のゲート絶縁層は、酸化ケイ素薄膜、三酸化二イットリウム薄膜または酸窒化ケイ素薄膜を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成される薄膜を用いてもよい。
【００８１】
本実施例では、デバイスの特性をよりよく確保するために、第１のゲート絶縁層をアニールしてもよい（即ち、第１のゲート絶縁層がアニールされた絶縁層である）。これによって、ゲート絶縁層における水素及び水素の複合物が酸化物半導体の特性に与える影響を低減させる。本実施例では、よりよい技術的効果を実現するために、第２のゲート絶縁層をアニールしてよい。
【００８２】
上記第１の絶縁層の材料によって、ゲート電極（特に、銅または銅合金を用いる時）に生じる不良がよく抑制される。第２のゲート絶縁層は、酸化物半導体とのマッチングをよく実現でき、デバイスの性能を向上できる。第２のゲート絶縁層の材料は、殆どが酸化物絶縁層であり、Ｈ＋、ＯＨ−等のグループの拡散を防止する能力が低いため、第１のゲート絶縁層の製造を完了した後、第１のゲート絶縁層において破壊して拡散する可能性があるＨ＋、ＯＨ−等のグループを減少して、デバイスの安定性を向上させるように、アニールすることが好ましい。
【００８３】
ゲート絶縁層は、３層構造である場合、第１のゲート絶縁層、第２のゲート絶縁層及び第３のゲート絶縁層を備える。第１のゲート絶縁層はゲート電極に接近し、第３のゲート絶縁層が活性層の第２のゲート絶縁層に接近し、第２のゲート絶縁層は第１のゲート絶縁層と第３のゲート絶縁層との間にある。第１のゲート絶縁層は、窒化ケイ素薄膜または酸窒化ケイ素薄膜等の無機絶縁薄膜であってよい。第２のゲート絶縁層は、酸窒化ケイ素薄膜等の無機絶縁薄膜であってよい。第３の絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜または酸化チタン薄膜等の無機絶縁薄膜であってよい。
【００８４】
第１のゲート絶縁層の厚みは５０ｎｍ〜６００ｎｍであってよく、第２のゲート絶縁層の厚みは５０ｎｍ〜６５０ｎｍであってよく、第３のゲート絶縁層の厚みは２０ｎｍ〜６００ｎｍであってよい。
【００８５】
本実施例では、ゲート電極は、銅または銅合金であってもよいが、Ｍｏ、Ｍｏ−Ａｌ−Ｍｏ合金、Ｍｏ／Ａｌ−Ｎｄ／Ｍｏの積層構造の電極、純Ａｌ及びその合金、Ｍｏ／Ｎｄ／Ｃｕ、Ｔｉ／Ｃｕ等の他の金属であってもよい。当然ながら、銅または銅合金をゲート電極とする場合は、パターニング工程を改善し、デバイスの性能を向上させ、コストを低減させる等の作用を有する。
【００８６】
本実施例では、第１のゲート絶縁層は、窒化ケイ素薄膜または酸窒化ケイ素薄膜を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成された薄膜を用いてもよい。
【００８７】
本実施例では、第２のゲート絶縁層は、酸窒化ケイ素薄膜を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成された薄膜を用いてもよい。
【００８８】
本実施例では、第３のゲート絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜または酸化チタン薄膜を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料で形成された薄膜を用いてもよい。
【００８９】
本実施例では、第１のゲート絶縁層は、窒化ケイ素または酸窒化ケイ素薄膜等の無機絶縁材料を用いる。上記材料は酸化物半導体層に直接に接触するとき、酸化物半導体層の性能を低下させてしまうが、ゲート電極金属（特に、銅及びその合金をゲート電極とする場合）に接触するときに発生する不良現象をよく抑制できるため、第１のゲート絶縁層をゲート電極に密着させて活性層から離れるようにする。第２のゲート絶縁層を中間層に設置し、酸窒化ケイ素薄膜等の無機絶縁材料で製造された第２のゲート絶縁層自体は、Ｈ＋、ＯＨ−等のグループが少ないとともに、Ｈ＋、ＯＨ−等のグループに対して一定の浸透防止能力を有するため、Ｈ＋、ＯＨ−等のグループが酸化物半導体層へ拡散することをよく抑制でき、デバイスの安定性を向上させる目的が実現した。また、デバイスの特性を最大限に向上させるために、第３のゲート絶縁層を酸化物半導体に密着させることで、酸化物半導体とのマッチングがよく実現でき、デバイスの安定性を向上させる。
【００９０】
本実施例では、パッシベーション層が単層構造である場合、ゲート絶縁層の構造が制限されず、１層、２層または３層構造であってもよい。具体的な層状構造の選択は実際の要求によって決まるものである。
【００９１】
以下、単層のパッシベーション層及び単層のゲート絶縁層によってアレイ基板を製造する方法を説明する。図３及び図４を組み合わせて、この方法の例示は以下のステップを備える。
【００９２】
ステップＳ１０１、基板上にゲート金属薄膜を形成する。
【００９３】
例えば、ガラス基板４０１上にゲート金属薄膜を形成する。ゲート金属薄膜は、一般的にマグネトロンスパッタリング法で製造され、その材料に銅またはその合金が用いられ、厚みが２００ｎｍ〜３５０ｎｍであってもよく、そのシート抵抗を低いレベルに維持する。
【００９４】
ステップＳ１０２において、ゲート金属薄膜をパターニングする。
【００９５】
ウェットエッチングによって、ゲート金属薄膜をパターニングしてゲートライン及びゲート電極４０２を形成する。また、必要があれば、共通電極線をそれとともに製造してもよい。
【００９６】
ステップＳ１０３において、ゲート電極上に第１のゲート絶縁層を形成する。
【００９７】
本実施例では、ゲート絶縁層は１層であり、二酸化ケイ素薄膜、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタンまたは他の無機絶縁材料からなる第１のゲート絶縁層を用いてよい。第１のゲート絶縁層の厚みが５０ｎｍ〜５００ｎｍであってよい。
【００９８】
ステップＳ１０４において、第１のゲート絶縁層をアニールする。
【００９９】
例えば、アニール工程は、高温アニール炉で第１のゲート絶縁層を脱水素化し、窒素、真空または希ガスによってアニールを保護し、アニール温度が２５０℃〜４５０℃であってよく、アニールの時間が２０分〜１５０分であってよい。
【０１００】
或いは、アニール工程は、ＰＥＣＶＤ設備に真空の加熱チャンバーを設け、気圧が１０−４Ｐａ〜１Ｐａであってよく、第１のゲート絶縁層を脱水素させ、アニールのチャンバー温度が３５０℃〜４８０℃であってよく、アニール時間が１０分〜３０分であってよい。
【０１０１】
本実施例では、アニール工程は、改善されたアニール工程であり、従来のアニール工程に対して、工程時間を短縮でき、製品の生産量を向上できるとともに、設備に対する資金の投入も減少できる。
【０１０２】
ステップＳ１０５において、第１のゲート絶縁層上に酸化物半導体活性層を形成する。
【０１０３】
酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・スズ・亜鉛・酸化物（ＩＴＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）等、及び上記複数の物質の異なる比率の配合物を用いてよい。
【０１０４】
ステップＳ１０６において、上記酸化物半導体活性層を製造した後、その上にエッチングストップ層を形成する。
【０１０５】
ステップＳ１０７において、上記ステップを完了した基板上に、ＴＦＴデバイスのソース・ドレイン電極層を形成する。ソース・ドレイン電極層４０６のソース電極及びドレイン電極は、酸化物半導体活性層４０４の両側にそれぞれ接続し、且つ互いに対向するように配置される。
【０１０６】
ステップＳ１０８において、上記ステップを完了した基板上に第１のパッシベーション層を形成する。
【０１０７】
第１のパッシベーション層４０７は、二酸化ケイ素薄膜、窒化ケイ素薄膜、酸窒化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜等の無機絶縁材料であってよい。第１のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであってよい。
【０１０８】
或いは、第１のパッシベーション層４０７は、樹脂系絶縁膜、アクリル系絶縁膜等の有機絶縁材料であってよい。第１のパッシベーション層４０７の厚みは０．５μｍ〜２．５μｍであってよい。
【０１０９】
ステップＳ１０９において、第１のパッシベーション層をアニールする。
【０１１０】
ステップＳ１０９の前に、酸化物半導体の活性層が既に製造されたため、アニール工程が活性層に与える影響をできるだけ低減させるために、ステップＳ１０９におけるアニール工程では、温度が高すぎてはいけない。
【０１１１】
アニール工程は、ＰＥＣＶＤ設備に、窒素または空気の加熱チャンバーが設けられ、第１のパッシベーション層を脱水素し、アニールのチャンバー温度が２００℃〜３５０℃であってよく、アニール時間が１５分〜９０分であってよい。
【０１１２】
当然ながら、上記アニール工程の条件の他に、実際の状況によって、従来の他のアニール方式を選択してもよく、第１のパッシベーション層を脱水素すればよい。
【０１１３】
ステップＳ１１０において、上記ステップを完了した基板上に画素電極層を形成する。
【０１１４】
本実施例では、ゲート絶縁層及びパッシベーション層が層状構造を用いる以外に、他の膜層構造を製造するステップは、通常の技術的手段で実現できる。これは本実施例の設計ポイントではなく、ここで言及しない。
【０１１５】
本実施例では、ゲート絶縁層及びパッシベーション層は、特定材料を用いることで、ゲート絶縁層、パッシベーション層、及び外部環境にドープされた水素及び水素の複合物が酸化物半導体の特性に与える影響を低減させることができる。本実施例では、ゲート電極金属は、Ｃｕ及びその合金以外に、よく用いられるＭｏ、Ｍｏ−Ａｌ−Ｍｏ合金、Ｍｏ／Ａｌ−Ｎｄ／Ｍｏ積層構造の電極、純Ａｌ及びその合金、Ｍｏ／Ｎｄ／Ｃｕ、Ｔｉ／Ｃｕ等の金属であってもよい。
【０１１６】
実施例２
本実施例の実施例１に対する区別は、本実施例に係るアレイ基板における薄膜トランジスタのゲート電極が活性層の上方に位置し、即ち、トップゲート型のアレイ構造となっていることである。本実施例は、依然としてＴＮ型構造を例として、アレイ基板上のパッシベーション層がゲート電極と画素電極層との間に位置する。パッシベーション層の具体的な構造及び製造方法は、実施例１中におけるパッシベーション層の構造及び製造方法と同じであるため、ここで言及しない。
【０１１７】
実施例３
図５及び図６に示すように、本実施例に係るアレイ基板は、薄膜トランジスタのゲート電極がボトム層にあるアレイ基板構造（即ち、ボトムゲート型）を有する。
【０１１８】
本実施例に係るアレイ基板は、基板４０１上のゲート電極４０２と、それぞれゲート電極上に位置するゲート絶縁層４０３と活性層４０４と、ソース・ドレイン電極層４０６と、画素電極層４１２と、パッシベーション層とを備える。ゲート絶縁層４０３はゲート電極４０２と活性層４０４との間に位置し、パッシベーション層は、ソース・ドレイン電極層４０６と画素電極層４１２との間に位置する。
【０１１９】
活性層４０４は酸化物半導体であり、ゲート電極及びソース・ドレイン電極は、銅、銅合金、アルミニウム、アルミニウム合金、クロム、モリブデン、チタン、ネオジムまたはマンガン、上記金属の合金または積層構造であってよい。パッシベーション層は２層構造であり、第１のパッシベーション層４０７及び第２のパッシベーション層４０８を有し、第１のパッシベーション層４０７はソース・ドレイン電極層４０６に接近し、第２のパッシベーション層４０８は画素電極層４１２に接近し、第１のパッシベーション層４０７は第１の無機絶縁層であり、第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、三酸化二イットリウム薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜または酸窒化ケイ素薄膜であってよい。そのうち、第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍである。
【０１２０】
第２のパッシベーション層４０８は第２の無機絶縁層または第１の有機絶縁層である。第２の無機絶縁層は、窒化ケイ素薄膜、三酸化二イットリウム薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜であってよい。第１の有機絶縁層は樹脂系絶縁膜またはアクリル系絶縁膜を有してよい。
【０１２１】
図６に示すように、第２のパッシベーション層が無機絶縁層であるとき、第２のパッシベーション層の厚みが５０ｎｍ〜５００ｎｍであってよく、第２のパッシベーション層が有機絶縁層であるとき、第２のパッシベーション層の厚みが０．５μｍ〜２．５μｍであってよい。第１のパッシベーション層及び第２のパッシベーション層は何れもアニールされたパッシベーション層である。
【０１２２】
上記各構造層の厚みによって、水素グループが酸化物半導体に与える影響を効果的に避けるとともに、短い時間内に第１のパッシベーション層の製造を完了し、即ち、生産性を確保できる。厚みが薄すぎると、水素グループが酸化物半導体に与える影響を避ける作用を実現できない。厚みが厚すぎると、より長い成膜時間（ｔａｃｔ  ｔｉｍｅ）が必要になり、生産性が低下してしまう。
【０１２３】
本実施例では、第１のパッシベーション層４０７は、上記のように列挙した無機絶縁材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０１２４】
本実施例では、第２のパッシベーション層４０８は、上記のように列挙した第２の無機絶縁材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。或いは、第２のパッシベーション層は、樹脂系絶縁膜またはアクリル系絶縁膜等の第１の有機絶縁材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の有機絶縁材料からなる薄膜を用いてもよい。
【０１２５】
なお、本実施例の第１のパッシベーション層の材料は、チャンネル位置にある酸化物半導体層とよく効果的に接触できる酸化物を選択することが好ましい。第２のパッシベーション層は、外界からの水素または水素の複合物が酸化物半導体層に対する干渉を効果的に防止できる窒化物を選択することが好ましい。
【０１２６】
実際に材料を選択するとき、第１のパッシベーション層及び第２のパッシベーション層の材料をできるだけ異なるものにする。第１のパッシベーション層及び第２のパッシベーション層が同じ材料を用いるとき、材料の構造を設計し、酸化物半導体に接近する側のパッシベーション層を酸素富化させ、この物質の酸素含量を向上させ、酸化物半導体層から離れるパッシベーション層に、外界の水素原子及び水蒸気の薄膜への浸透を抑制する性能を有させる。これによって、要求される技術的効果が得られる。
【０１２７】
本実施例では、第１のパッシベーション層４０７は、酸化ケイ素薄膜、酸化アルミニウム薄膜、三酸化二イットリウム薄膜または酸窒化ケイ素薄膜等の第１の無機絶縁材料を用いてよい。これらの材料自体はＨ＋、ＯＨ−等のグループが少なく、Ｈ＋、ＯＨ−等のグループに対して一定の浸透防止能力を有するため、Ｈ＋、ＯＨ−等のグループが酸化物半導体層へ拡散することをよく抑制でき、デバイスの安定性向上の目的を達成し、デバイスの失効を防止する。デバイスの特性を最大限に向上させるために、窒化ケイ素、三酸化二イットリウム、酸窒化ケイ素等の第２の無機絶縁材料または樹脂系絶縁膜またはアクリル系絶縁膜等の第１の有機絶縁材料からなる第２のパッシベーション層を、画素電極層に密着させることができる。これによって、画素電極層への付着力がよく向上でき、デバイスの安定性を向上させる。
【０１２８】
以下、２層のパッシベーション層及び単層のゲート絶縁層によってアレイ基板を製造する方法を説明する。図７に示すように、この方法の例示は、以下のステップを有する。
【０１２９】
ステップＳ２０１において、基板上にゲート金属薄膜を形成する。
【０１３０】
例えば、ガラス基板４０１上にゲート金属薄膜層を形成する。ゲート金属薄膜は、一般的にマグネトロンスパッタリングの方法で製造され、材料については銅及びその合金を用いてよく、厚みが一般的に２００ｎｍ〜３５０ｎｍであり、そのシート抵抗を比較的低いレベルに維持する。
【０１３１】
ステップＳ２０２において、ゲート金属薄膜をパターニングする。
【０１３２】
ウェットエッチング方式により、ゲート金属薄膜をパターニングしてゲートライン及びゲート電極４０２を形成する。また、必要があれば、共通電極線をそれとともに製造してもよい。
【０１３３】
ステップＳ２０３において、ゲート電極上に第１のゲート絶縁層を形成する。
【０１３４】
例えば、ゲート電極層上に窒化ケイ素薄膜または酸窒化ケイ素薄膜によって第１のゲート絶縁層を形成し、第１のゲート絶縁層の厚みが５０ｎｍ〜６００ｎｍであってよい。
【０１３５】
ステップＳ２０４において、第１のゲート絶縁層をアニールする。
【０１３６】
第１のゲート絶縁層を完了した後、第１のゲート絶縁層で破壊して拡散する可能性のあるＨ＋、ＯＨ−等のグループを最大限に減少するようにアニール工程を行い、デバイスの安定性を向上させる。
【０１３７】
ステップＳ２０５において、第１のゲート絶縁層上に酸化物半導体の活性層を形成し、パターニングする。
【０１３８】
一般的に、酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・スズ・亜鉛・酸化物（ＩＴＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）等及び上記物質の比率が異なる配合物を用いてよい。製造方法は、主に、マグネトロンスパッタリング堆積（Ｓｐｕｔｔｅｒ）及び溶液法等がある。酸化物半導体活性層のエッチング方法は、一般的にウェットエッチングと、ドライエッチングとの２つの方法がある。現在幅広く利用されているのは、エッチング精度をよく制御できるウェットエッチングである。エッチング法によって酸化物半導体層をパターニングする。以下の各実施例はそれと同じであるため、言及しない。
【０１３９】
ステップＳ２０６において、上記酸化物半導体の活性層を製造した後、その上にエッチングストップ層を形成する。
【０１４０】
ステップＳ２０７において、上記ステップを完了した基板上にＴＦＴデバイスのソース・ドレイン電極を形成する。
【０１４１】
ステップＳ２０８において、上記ステップを完了した基板上に第１のパッシベーション層を形成する。
【０１４２】
第１のパッシベーション層４０７は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、三酸化二イットリウム薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜または酸窒化ケイ素薄膜を有してよい。第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍであってよい。
【０１４３】
ステップＳ２０９において、第１のパッシベーション層をアニールする。
【０１４４】
アニール工程は、ＰＥＣＶＤ設備に窒素または空気の加熱チャンバーが設けられ、第１のパッシベーション層を脱水素する工程であってよい。アニールチャンバーの温度が２００℃〜３５０℃であってよく、アニール時間が１５分〜９０分であってよい。
【０１４５】
ステップＳ２１０において、第１のパッシベーション層上に第２のパッシベーション層を形成する。
【０１４６】
第２のパッシベーション層４０８は、第２の無機絶縁層または第１の有機絶縁層であり、第２の無機絶縁層は窒化ケイ素薄膜、三酸化二イットリウム薄膜、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜を備えてよい。第２のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであってよい。第１の有機絶縁層は、樹脂系絶縁膜またはアクリル系絶縁膜を有してよい。有機絶縁層薄膜からなる第２のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。
【０１４７】
ステップＳ２１１において、第２のパッシベーション層をアニールする。
【０１４８】
アニール工程は、ＰＥＣＶＤ設備に窒素または空気の加熱チャンバーが設けられ、第２のパッシベーション層を脱水素する工程であってよい。アニールチャンバーの温度が２００℃〜３５０℃であってよく、アニール時間が１５分〜９０分であってよい。
【０１４９】
ステップＳ２１２において、上記ステップをした基板上に画素電極層を形成する。
【０１５０】
本実施例では、ゲート絶縁層及びパッシベーション層が層状構造を用いる以外に、他の膜層構造の製造ステップは、いずれも通常の技術的手段で実現するが、これは本実施例の設計ポイントではなく、ここで言及しない。本実施例におけるゲート絶縁層は、単層構造を用いる以外に、実施例１のように、２層または３層構造を用いてもよい。
【０１５１】
実施例４
本実施例の実施例３に対する区別は、本実施例に係るアレイ基板が、薄膜トランジスタのゲート電極層がトップ層にあるアレイ基板であり、即ち、トップゲート型アレイ基板になっていることである。パッシベーション層は、第１のパッシベーション層及び第２のパッシベーション層を備え、第１のパッシベーション層はゲート電極に接近し、第２のパッシベーション層は画素電極層に接近する。パッシベーション層の構造、材料及び製造方法が実施例３のパッシベーション層の構造、材料及び製造方法と同じであり、各構造層を形成する工程方法が実施例３と同じであるため、言及しない。
【０１５２】
実施例５
図８に示すように、本実施例に係るアレイ基板は、薄膜トランジスタのゲート電極層がボトム層にあるアレイ基板構造（即ち、ボトムゲート型）である。本実施例に係るアレイ基板は、基板４０１上にあるゲート電極４０２と、ゲート電極４０２上にそれぞれ位置するゲート絶縁層４０３及び活性層４０４と、ソース・ドレイン電極層４０６と、画素電極層４１２と、パッシベーション層とを備える。ゲート絶縁層４０３は、ゲート電極４０２と活性層４０４との間にある。パッシベーション層は、ソース・ドレイン電極層と画素電極層との間にある。
【０１５３】
活性層４０４は酸化物半導体であり、ゲート電極は銅または銅合金である。パッシベーション層は３層構造であり、第１のパッシベーション層４０７、第２のパッシベーション層４０８及び第３のパッシベーション層４０９を備え、第１のパッシベーション層４０７がソース・ドレイン電極層４０６に接近し、第３のパッシベーション層４０９が画素電極層４１２に接近し、第２のパッシベーション層４０８が第１のパッシベーション層４０７と第３のパッシベーション層４０９との間にある。
【０１５４】
第１のパッシベーション層４０７は第１の無機絶縁層であり、第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜等の無機絶縁材料を備える。第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍであってよい。
【０１５５】
第２のパッシベーション層４０８は、第２の無機絶縁層または第１の有機絶縁層であり、第２の無機絶縁層は、酸窒化ケイ素薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜等の無機絶縁材料を備えてよい。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。第３のパッシベーション層４０９は、第３の無機絶縁層または第２の有機絶縁層であり、第３の無機絶縁層は窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜等の無機絶縁材料を備えてよく、第２の有機絶縁層は樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。
【０１５６】
第２のパッシベーション層４０８が無機絶縁層であるとき、第２のパッシベーション層の厚みは５０ｎｍ〜６５０ｎｍであってよい。第２のパッシベーション層が有機絶縁層であるとき、第２のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。第３のパッシベーション層４０９が無機絶縁層であるとき、第３のパッシベーション層４０９の厚みは５０ｎｍ〜５００ｎｍであってよい。第３のパッシベーション層４０９が有機絶縁層であるとき、第３のパッシベーション層４０８の厚みは０．５μｍ〜２．５μｍであってよい。
【０１５７】
ソース・ドレイン電極層４０６に接近する第１のパッシベーション層４０７が採用する酸化物無機絶縁材料は、酸化物半導体の活性層との貼り合わせに有利であり、デバイスの安定性を強化した。中間層にある第２のパッシベーション層４０８が採用する酸窒化合物等の無機絶縁材料は、それ自体が含有するＨ＋、ＯＨ−等のグループが少なく、Ｈ＋、ＯＨ−等のグループに対して一定の吸収能力を有するため、Ｈ＋、ＯＨ−等のグループが酸化物半導体層へ拡散することをよく抑制でき、デバイスの安定性を向上させる目的を達成し、デバイスの失効を避ける。第３のパッシベーション層４０９が採用する材料は、外界の水素環境がデバイスに与える影響を防止でき、デバイスの安定性をさらに向上させる。
【０１５８】
上記各構造層の厚みによって、水素グループが酸化物半導体に与える影響を効果的に避けるとともに、短い時間内に第１のパッシベーション層の製造を完了させることを確保し、即ち、生産性を確保できる。厚みが薄すぎると、水素グループが酸化物半導体に与える影響を避けられない。厚みが厚すぎると、より長い成膜時間（ｔａｃｔ  ｔｉｍｅ）が必要になり、生産性が低下してしまう。
【０１５９】
本実施例では、第１のパッシベーション層は、上記材料以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０１６０】
本実施例では、第２のパッシベーション層は、上記材料以外に、上記各物質の材料特性と同じまたは接近する他の無機または有機絶縁材料からなる薄膜を用いてもよい。
【０１６１】
本実施例では、第３のパッシベーション層は、上記材料以外に、上記各物質の材料特性と同じまたは接近する他の無機または有機絶縁材料からなる薄膜を用いてもよい。
【０１６２】
本実施例では、ゲート絶縁層の構造は、実施例１におけるゲート絶縁層の構造と同じであるため、ここで言及しない。
【０１６３】
以下、３層のパッシベーション層及び単層のゲート絶縁層によって、アレイ基板を製造する方法を説明する。図９に示すように、この方法の例示は、以下のステップを備える。
【０１６４】
ステップＳ３０１において、基板上にゲート金属薄膜層を形成する。
【０１６５】
例えば、ガラス基板４０１上にゲート金属薄膜層を形成する。ゲート金属薄膜は、一般的に、マグネトロンスパッタリング法によって製造され、その材料について、銅またはその合金を用いてよく、厚みを一般的に２００ｎｍ〜３５０ｎｍにしてよく、シート抵抗を比較的低いレベルに維持する。
【０１６６】
ステップＳ３０２において、ゲート電極層をパターニングする。
【０１６７】
例えば、ウェットエッチングによって、ゲート金属薄膜をパターニングしてゲートライン及びゲート電極４０２を形成する。また、必要があれば、共通電極線も同時に製造してもよい。
【０１６８】
ステップＳ３０３において、ゲート電極上に第１のゲート絶縁層を形成する。
【０１６９】
例えば、ゲート電極層上に、窒化ケイ素薄膜または酸窒化ケイ素薄膜によって第１のゲート絶縁層を形成する。第１のゲート絶縁層の厚みが５０ｎｍ〜６００ｎｍであってよい。
【０１７０】
ステップＳ３０４において、第１のゲート絶縁層をアニールする。
【０１７１】
第１のゲート絶縁層を製造した後、アニールを行い、第１のゲート絶縁層で破壊して拡散する可能性のあるＨ＋、ＯＨ−等のグループを最大限に減少させ、デバイスの安定性を向上させる。
【０１７２】
ステップＳ３０５において、第１のゲート絶縁層上に酸化物半導体の活性層を形成してパターニングする。
【０１７３】
一般的に、酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・スズ・亜鉛・酸化物（ＩＴＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）等及び上記複数の物質の比率が異なる配合物を用いてよい。
【０１７４】
ステップＳ３０６において、上記酸化物半導体の活性層を製造した後、その上にエッチングストップ層を形成する。
【０１７５】
ステップＳ３０７において、上記ステップを完了した基板上にＴＦＴデバイスのソース・ドレイン電極を形成する。
【０１７６】
ステップＳ３０８において、上記ステップを完了した基板上に第１のパッシベーション層を形成する。
【０１７７】
ステップＳ３０９において、第１のパッシベーション層上に第２のパッシベーション層を形成する。
【０１７８】
ステップＳ３１０において、第２のパッシベーション層上に第３のパッシベーション層を形成する。
【０１７９】
上記ステップでは、第１のパッシベーション層４０７は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜または酸化ネオジム薄膜等の無機絶縁材料を備えてよい。第１のパッシベーション層の厚みが５０ｎｍ〜６００ｎｍであってよい。第２のパッシベーション層４０８は第２の無機絶縁層または第１の有機絶縁層であってよい。第２の無機絶縁層は、酸窒化ケイ素薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜等の無機絶縁材料を備えてよい。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。第３のパッシベーション層４０９は、第３の無機絶縁層または第２の有機絶縁層であってよい。第２のパッシベーション層４０８が無機絶縁層である場合、第２のパッシベーション層の厚みは５０ｎｍ〜６５０ｎｍであってよい。第２のパッシベーション層が有機絶縁層である場合、第２のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。
【０１８０】
第３のパッシベーション層４０９は、第３の無機絶縁層または第２の有機絶縁層である。第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜等の無機絶縁材料を備えてよい。第２の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。
【０１８１】
第３のパッシベーション層４０９が無機絶縁層である場合、第３のパッシベーション層４０９の厚みは５０ｎｍ〜５００ｎｍであってよい。第３のパッシベーション層４０９が有機絶縁層である場合、第３のパッシベーション層４０８の厚みは０．５μｍ〜２．５μｍであってよい。
【０１８２】
ステップＳ３１１において、上記ステップを完了した基板上に画素電極層を形成する。
【０１８３】
本実施例では、ゲート絶縁層及びパッシベーション層が層状構造を用いる以外に、他の膜層構造の製造工程はいずれも通常の技術的手段によって実現でき、本実施例の設計ポイントではないため、ここで言及しない。本実施例におけるゲート絶縁層は、単層構造を用いる以外に、実施例１のように２層または３層構造を用いてもよい。
【０１８４】
実施例６
本実施例の実施例５に対する区別は、本実施例に係るアレイ基板が、薄膜トランジスタのゲート電極層がトップ層にあるアレイ基板であり、即ち、トップゲート型アレイ基板となっていることである。パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層及び第３のパッシベーション層を備える。第１のパッシベーション層は、ゲート電極層に接近し、第３のパッシベーション層は画素電極層に接近し、第２のパッシベーション層は第１のパッシベーション層と第３のパッシベーション層との間にある。パッシベーション層の構造、材料及び製造方法は、実施例５におけるパッシベーション層の構造、材料及び製造方法と同じであり、各構造層を形成する具体的な工程方法は、実施例５と同じであるため、ここで言及しない。
【０１８５】
実施例７
図１０に示すように、本実施例に係るアレイ基板は、薄膜トランジスタのゲート電極層がボトム層に位置するアレイ基板構造（即ち、ボトムゲート型）である。本実施例に係るアレイ基板は、基板４０１上に位置するゲート電極４０２と、それぞれゲート電極上に位置するゲート絶縁層４０３及び活性層４０４と、ソース・ドレイン電極層４０６と、画素電極層４１２と、パッシベーション層と、を備える。ゲート絶縁層４０３は、ゲート電極４０２と活性層４０４との間にあり、パッシベーション層は、ソース・ドレイン電極層と画素電極層との間にある。
【０１８６】
活性層４０４は酸化物半導体であり、ゲート電極は銅または銅合金であり、パッシベーション層は４層構造であり、第１のパッシベーション層４０７、第２のパッシベーション層４０８、第３のパッシベーション層４０９及び第４のパッシベーション層４１０を備える。第１のパッシベーション層４０７は、ソース・ドレイン電極層４０６に接近し、第４のパッシベーション層４１０は画素電極層４１２に接近し、第２のパッシベーション層４０８及び第３のパッシベーション層４０９は第１のパッシベーション層４０７と第４のパッシベーション層４１０との間にある。
【０１８７】
第１のパッシベーション層４０７は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備えてよい。第２のパッシベーション層４０８は第２の無機絶縁層である。第２の無機絶縁層は、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備えてよい。第３のパッシベーション層４０９は、第３の無機絶縁層である。第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備えてよい。第４のパッシベーション層４１０は第１の有機絶縁層である。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。
【０１８８】
第１のパッシベーション層４０７の厚みは５０ｎｍ〜６００ｎｍであってよい。第２のパッシベーション層４０８の厚みは５０ｎｍ〜６５０ｎｍであってよい。第３のパッシベーション層４０９の厚みは５０ｎｍ〜５００ｎｍであってよい。第４のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。
【０１８９】
上記各構造層の厚みによって、水素グループが酸化物半導体に与える影響を効果的に避けるとともに、短い時間内に第１のパッシベーション層の製造を完了させ、即ち、生産性を確保できる。厚みが薄すぎると、水素グループが酸化物半導体に与える影響が避けられない。厚みが厚すぎると、より長い成膜時間（ｔａｃｔ  ｔｉｍｅ）が必要になり、生産性が低下する。
【０１９０】
本実施例では、第１のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０１９１】
本実施例では、第２のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０１９２】
本実施例では、第３のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０１９３】
本実施例では、第４のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の有機絶縁材料からなる薄膜を用いてもよい。
【０１９４】
本実施例では、第１のパッシベーション層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、三酸化二イットリウム薄膜または酸窒化ケイ素薄膜等の無機絶縁材料を用い、第２のパッシベーション層が酸化ケイ素薄膜等の無機絶縁材料、及び第３のパッシベーション層が窒化ケイ素薄膜等の無機絶縁材料を用いることと組み合わせ、それら自体が含有するＨ＋、ＯＨ−等のグループが少なく、Ｈ＋、ＯＨ−等のグループに対して一定の浸透防止能力を有するため、Ｈ＋、ＯＨ−等のグループが酸化物半導体層へ拡散することをよく抑制でき、デバイスの安定性を向上させる目的が達成でき、デバイスの失効が避けられる。デバイスの特性を最大限に向上させるために、第４のパッシベーション層を画素電極層にすぐ接近させる。これによって、画素電極層への付着力がよく向上でき、デバイスの安定性を向上させる。
【０１９５】
本実施例では、ゲート絶縁層の構造は実施例１におけるゲート絶縁層の構造と同じであるため、ここで言及しない。
【０１９６】
以下、４層のパッシベーション層及び単層のゲート絶縁層によってアレイ基板を製造する方法を説明する。図１１に示すように、この方法の例示は、以下のステップを備える。
【０１９７】
ステップＳ４０１において、基板上にゲート金属薄膜層を形成する。
【０１９８】
例えば、ガラス基板４０１上にゲート金属薄膜層を形成する。ゲート金属薄膜は、一般的にマグネトロンスパッタリング法によって製造され、材料については銅またはその合金を用いてよく、厚みを一般的に２００ｎｍ〜３５０ｎｍであり、シート抵抗を低いレベルに維持する。
【０１９９】
ステップＳ４０２において、ゲート金属薄膜をパターニングする。
【０２００】
例えば、ウェットエッチングによってゲート金属薄膜をパターニングしてゲートライン及びゲート電極４０２を形成する。また、必要があれば、共通電極線を同時に製造してもよい。
【０２０１】
ステップＳ４０３において、ゲート電極上に第１のゲート絶縁層を形成する。
【０２０２】
例えば、ゲート電極層上に窒化ケイ素薄膜または酸窒化ケイ素薄膜によって第１のゲート絶縁層を形成し、第１のゲート絶縁層の厚みが５０ｎｍ〜６００ｎｍであってよい。
【０２０３】
ステップＳ４０４において、第１のゲート絶縁層をアニールする。
【０２０４】
第１のゲート絶縁層を完了した後、アニール工程を行う。第１のゲート絶縁層に破壊して拡散する可能性があるＨ＋、ＯＨ−等のグループを最大限に減少させ、デバイスの安定性を向上させる。
【０２０５】
ステップＳ４０５において、第１のゲート絶縁層上に酸化物半導体の活性層４０４を形成して、パターニングする。
【０２０６】
一般的に、酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・スズ・亜鉛・酸化物（ＩＴＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）等、及び上記複数の物質の比率が異なる配合物を用いてよい。
【０２０７】
ステップＳ４０６において、上記酸化物半導体の活性層を製造した後、その上にエッチングストップ層を形成する。
【０２０８】
ステップＳ４０７において、上記ステップを完了した基板上にＴＦＴデバイスのソース・ドレイン電極を形成する。
【０２０９】
ステップＳ４０８において、上記ステップを完了した基板上に第１のパッシベーション層を形成する。
【０２１０】
例えば、第１のパッシベーション層４０７は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備える。第１のパッシベーション層の厚みは、５０ｎｍ〜６００ｎｍであってよい。
【０２１１】
ステップＳ４０９において、第１のパッシベーション層上に第２のパッシベーション層を形成する。
【０２１２】
例えば、第２のパッシベーション層４０８は第２の無機絶縁層である。第２の無機絶縁層は、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備える。第２のパッシベーション層の厚みは、５０ｎｍ〜６５０ｎｍであってよい。
【０２１３】
ステップＳ４１０において、第２のパッシベーション層上に第３のパッシベーション層を形成する。
【０２１４】
例えば、第３のパッシベーション層は第３の無機絶縁層である。第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備える。第３のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであってよい。
【０２１５】
ステップＳ４１１において、第３のパッシベーション層上に第４のパッシベーション層を形成する。
【０２１６】
例えば、第４のパッシベーション層は第１の有機絶縁層である。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備える。第４のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。
【０２１７】
ステップＳ４１２において、上記ステップを完了した基板上に画素電極層を形成する。
【０２１８】
本実施例では、ゲート絶縁層及びパッシベーション層が層状構造を用いる以外に、他の膜層構造の製造工程はいずれも通常の技術的手段によって実現でき、本実施例の設計ポイントではないため、ここで言及しない。本実施例におけるゲート絶縁層は、単層構造を用いる以外に、実施例１に記載の２層または３層構造を用いてもよい。
【０２１９】
実施例８
本実施例の実施例７に対する区別は、本実施例に係るアレイ基板が、薄膜トランジスタのゲート電極層がトップ層にあるアレイ基板であり、即ち、トップゲート型アレイ基板となっていることである。パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層、第３のパッシベーション層及び第４のパッシベーション層を備え、第１のパッシベーション層はゲート電極に接近し、第４のパッシベーション層は画素電極層に接近し、第２のパッシベーション層及び第３のパッシベーション層は第１のパッシベーション層と第４のパッシベーション層との間にある。パッシベーション層の具体的な構造、材料及び製造方法は、実施例７のパッシベーション層の構造、材料及び製造方法と同じであり、各構造層を形成する工程方法は実施例７と同じであるため、ここで言及しない。
【０２２０】
実施例９
図１２に示すように、本実施例に係るアレイ基板は、薄膜トランジスタのゲート電極層がボトム層にあるアレイ基板構造（即ち、ボトムゲート型）である。本実施例に係るアレイ基板は、基板４０１上に位置するゲート電極４０２と、それぞれゲート電極上に位置するゲート絶縁層４０３と活性層４０４と、ソース・ドレイン電極層４０６と、画素電極層４１２と、パッシベーション層と、を備える。ゲート絶縁層は、ゲート電極と活性層との間にあり、パッシベーション層は、ソース・ドレイン電極層と画素電極層との間にある。
【０２２１】
活性層４０４は酸化物半導体であり、ゲート電極は銅または銅合金である。パッシベーション層は４層構造であり、第１のパッシベーション層４０７、第２のパッシベーション層４０８、第３のパッシベーション層４０９、第４のパッシベーション層４１０及び第５のパッシベーション層４１１を備える。
【０２２２】
第１のパッシベーション層４０７はソース・ドレイン電極層４０６に接近し、第５のパッシベーション層４１１は画素電極層４１２に接近し、第２のパッシベーション層４０８、第３のパッシベーション層４０９及び第４のパッシベーション層４１０は第１のパッシベーション層と第５のパッシベーション層４１１との間にある。
【０２２３】
第１のパッシベーション層４０７は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備えてよい。第２のパッシベーション層４０８は第２の無機絶縁層である。第２の無機絶縁層は、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備えてよい。第３のパッシベーション層４０９は第３の無機絶縁層である。第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備えてよい。第４のパッシベーション層４１０は第１の有機絶縁層である。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。第５のパッシベーション層４１１は第４の無機絶縁層である。第４の無機絶縁層は、酸窒化ケイ素薄膜、酸化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備えてよい。第４のパッシベーション層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜等の有機絶縁層材料を用い、アレイ基板の開口率を効果的に向上させ、カップリング容量を低減させることができ、端末差を低減させる平坦化作用も有する。第５のパッシベーション層は、酸窒化ケイ素薄膜、酸化ケイ素薄膜または窒化ケイ素薄膜等の無機絶縁層材料を用い、パッシベーション層と画素電極層との間の付着力を強化し、有機絶縁層材料が作業時に失効となることを効果的に防止できる。
【０２２４】
第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍであってよく、第２のパッシベーション層の厚みは５０ｎｍ〜６５０ｎｍであってよく、第３のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであってよく、第４のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよく、第５のパッシベーション層の厚みは２０ｎｍ〜４５０ｎｍであってよい。
【０２２５】
上記各構造層の厚みによって、水素グループが酸化物半導体に与える影響を効果的に避けるとともに、短い時間内に第１のパッシベーション層の製造を完了させ、即ち、生産性を確保できる。厚みが薄すぎると、水素グループが酸化物半導体に与える影響が避けられない。厚みが厚すぎると、より長い成膜時間（ｔａｃｔ  ｔｉｍｅ）が必要になり、生産性が低下する。
【０２２６】
本実施例では、第１のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０２２７】
本実施例では、第２のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０２２８】
本実施例では、第３のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０２２９】
本実施例では、第４のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の有機絶縁材料からなる薄膜を用いてもよい。
【０２３０】
本実施例では、第５のパッシベーション層は、上記材料を用いる以外に、上記各物質の材料特性と同じまたは接近する他の無機絶縁材料からなる薄膜を用いてもよい。
【０２３１】
本実施例では、ゲート絶縁層の構造は、実施例１におけるゲート絶縁層の構造と同じであるため、ここで言及しない。
【０２３２】
以下、５層のパッシベーション層及び単層のゲート絶縁層によってアレイ基板を製造する方法を説明する。図１３に示すように、この方法の例示は以下のステップを備えてよい。
【０２３３】
ステップＳ５０１において、基板上にゲート金属薄膜を形成する。
【０２３４】
例えば、ガラス基板４０１上にゲート金属薄膜層を形成する。ゲート金属薄膜は、一般的にマグネトロンスパッタリング法によって製造され、電極材料については銅及びその合金を用いてよく、厚みが一般的に２００ｎｍ〜３５０ｎｍであり、そのシート抵抗を比較的低いレベルに維持する。
【０２３５】
ステップＳ５０２において、ゲート金属薄膜をパターニングする。
【０２３６】
例えば、ウェットエッチングによって、ゲート電極層をパターニングしてゲートライン及びゲート電極４０２を形成する。また、必要があれば、共通電極線を同時に製造してもよい。
【０２３７】
ステップＳ５０３において、ゲート電極上に第１のゲート絶縁層を形成する。
【０２３８】
例えば、ゲート電極層上に窒化ケイ素薄膜または酸窒化ケイ素薄膜によって第１のゲート絶縁層を形成する。第１のゲート絶縁層の厚みが５０ｎｍ〜６００ｎｍであってよい。
【０２３９】
ステップＳ５０４において、第１のゲート絶縁層をアニールする。
【０２４０】
第１のゲート絶縁層を製造した後、アニールを行い、第１のゲート絶縁層で破壊して拡散する可能性のあるＨ＋、ＯＨ−等のグループを最大限に減少させ、デバイスの安定性を向上させる。
【０２４１】
ステップＳ５０５において、第１のゲート絶縁層上に酸化物半導体の活性層を形成して、パターニングする。
【０２４２】
一般的に、酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・スズ・亜鉛・酸化物（ＩＴＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）等及び上記物質の比率が異なる配合物を用いてよい。
【０２４３】
ステップＳ５０６において、上記酸化物半導体の活性層を製造した後、その上にエッチングストップ層を形成する。
【０２４４】
ステップＳ５０７において、上記ステップを完了した基板上にＴＦＴデバイスのソース・ドレイン電極を形成する。
【０２４５】
ステップＳ５０８において、上記ステップを完了した基板上に第１のパッシベーション層を形成する。
【０２４６】
例えば、第１のパッシベーション層は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備えてよい。第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍであってよい。
【０２４７】
ステップＳ５０９において、第１のパッシベーション層上に第２のパッシベーション層を形成する。
【０２４８】
例えば、第２のパッシベーション層は第２の無機絶縁層である。第２の無機絶縁層は、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備える。第２のパッシベーション層の厚みは５０ｎｍ〜６５０ｎｍであってよい。
【０２４９】
ステップＳ５１０において、第２のパッシベーション層上に第３のパッシベーション層を形成する。
【０２５０】
例えば、第３のパッシベーション層は第３の無機絶縁層である。第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備える。第３のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであってよい。
【０２５１】
ステップＳ５１１において、第３のパッシベーション層上に第４のパッシベーション層を形成する。
【０２５２】
第４のパッシベーション層は第１の有機絶縁層である。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。第４のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。
【０２５３】
ステップＳ５１２において、第４のパッシベーション層上に第５のパッシベーション層を形成する。
【０２５４】
例えば、第５のパッシベーション層は第４の無機絶縁層である。第４の無機絶縁層は、酸窒化ケイ素薄膜、酸化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備える。第５のパッシベーション層の厚みは２０ｎｍ〜４５０ｎｍであってよい。
【０２５５】
ステップＳ５１３において、上記ステップを完了した基板上に画素電極層を形成する。
【０２５６】
本実施例では、ゲート絶縁層及びパッシベーション層が層状構造を用いる以外に、他の膜層構造の製造工程は、いずれも通常の技術的手段によって実現でき、本実施例の設計ポイントではないため、ここで言及しない。本実施例におけるゲート絶縁層は、単層構造を用いる以外に、実施例１に記載のような２層または３層構造を用いてもよい。
【０２５７】
実施例１０
本実施例の実施例９に対する区別は、本実施例に係るアレイ基板が、薄膜トランジスタのゲート電極層がトップ層にあるアレイ基板であり、即ち、トップゲート型アレイ基板となっていることである。パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層、第３のパッシベーション層、第４のパッシベーション層及び第５のパッシベーション層を備え、第１のパッシベーション層はゲート電極層に接近し、第５のパッシベーション層は画素電極層に接近し、第２のパッシベーション層、第３のパッシベーション層及び第４のパッシベーション層は第１のパッシベーション層と第５のパッシベーション層との間にある。パッシベーション層の具体的な構造、材料及び製造方法は、実施例７のパッシベーション層の構造、材料及び製造方法と同じであり、各構造層を形成する具体的な工程方法は実施例９と同じであるため、ここで言及しない。
【０２５８】
実施例１１
以下、実施例９における５層構造のパッシベーション層に基づき、３層構造のゲート絶縁層と組み合わせてアレイ基板の製造方法を説明する。然し、この方法は上記構造に限らない。この方法の例示は以下のステップを備える。
【０２５９】
ステップＳ６０１において、基板上にゲート金属薄膜層を形成する。
【０２６０】
例えば、ガラス基板上にゲート金属薄膜層を形成する。ＴＦＴを製造するとき、ゲート電極は殆どマグネトロンスパッタリング法によって製造され、電極材料についてはデバイスの構造及び工程の要求によって選択することができる。一般的に採用されるゲート電極金属は、Ｍｏ、Ｍｏ−Ａｌ−Ｍｏ合金、Ｍｏ／Ａｌ−Ｎｄ／Ｍｏの積層構造の電極、純Ａｌ及びその合金、Ｃｕ及びその合金、Ｍｏ／Ｎｄ／Ｃｕ、Ｔｉ／Ｃｕ等の金属があり、厚みが一般的に２００ｎｍ〜３５０ｎｍであり、そのシート抵抗を比較的低いレベルに維持する。
【０２６１】
ステップＳ６０２において、ゲート金属薄膜をパターニングする。
【０２６２】
例えば、ウェットエッチングによって、ゲート金属薄膜をパターニングして、ゲート電極及び共通電極線を形成する。
【０２６３】
ステップＳ６０３において、ゲート電極上に窒化ケイ素薄膜または酸窒化ケイ素薄膜によって第１のゲート絶縁層を形成する。第１のゲート絶縁層の厚みは５０ｎｍ〜３００ｎｍであってよい。
【０２６４】
ステップＳ６０４において、第１のゲート絶縁層上に酸窒化ケイ素薄膜によって第２のゲート絶縁層を形成する。
【０２６５】
ステップＳ６０５において、第２のゲート絶縁層上に酸化ケイ素、酸化アルミニウムまたは酸化チタンによって第３のゲート絶縁層を形成する。
【０２６６】
ステップＳ６０６において、第３のゲート絶縁層上に酸化物半導体の活性層を形成してパターニングする。
【０２６７】
酸化物半導体層の活性層を形成する。酸化物半導体は、インジウム・ガリウム・亜鉛・酸化物（ＩＧＺＯ）、インジウム・スズ・亜鉛・酸化物（ＩＴＺＯ）、インジウム亜鉛酸化物（ＩＺＯ）等、及び上記物質の比率が異なる配合物であってよい。
【０２６８】
Ｓ６０７において、エッチングストップ層を形成してパターニングする。
【０２６９】
パターニングされた酸化物半導体層上にエッチングストップ層（Ｅｔｃｈ  Ｓｔｏｐ  Ｌａｙｅｒ、ＥＳＬ）を直接に形成し、その材料については一般的に、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、ＴｉＯｘ、Ｙ２Ｏ３等の無機絶縁材料が用いられる。これによって、データラインをパターニングするとき、酸化物半導体薄膜へのダメージを低減するとともに、デバイスの安定性を効果的に改善でき、外界環境がデバイスに与える影響が避けられる。一般的に、ドライエッチング法によってＥＳＬをパターニングする。
【０２７０】
Ｓ６０８において、データラインを形成する。
【０２７１】
Ｓ６０６及びＳ６０７工程の後、データラインを形成する。まず、１層の金属層を堆積し、データライン及び電源線電極層を形成する。金属層は殆どマグネトロンスパッタリング法によって製造され、その材料をデバイスの構造及び工程の要求によって選択できる。一般的に採用されるゲート電極金属は、Ｍｏ、Ｍｏ−Ａｌ−Ｍｏ合金、Ｍｏ／Ａｌ−Ｎｄ／Ｍｏの積層構造の電極、Ｃｕ及び金属チタン及びその合金、ＩＴＯ電極、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／ＩＴＯ等があり、厚みが一般に１００ｎｍ〜３５０ｎｍであり、そのシート抵抗を相対的に低いレベルに維持する。金属電極層を形成した後、それをパターニングする。ウェットエッチング法によってそれをパターニングする。
【０２７２】
Ｓ６０９において、上記ステップを完了した後、第１のパッシベーション層を形成する。第１のパッシベーション層は第１の無機絶縁層である。第１の無機絶縁層は、酸化ケイ素薄膜、酸化アルミニウム薄膜、酸化チタン、酸窒化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜であってよい。第１のパッシベーション層の厚みは５０ｎｍ〜６００ｎｍであってよい。
【０２７３】
Ｓ６１０において、第１のパッシベーション層上に第２のパッシベーション層を形成する。第２のパッシベーション層は第２の無機絶縁層である。第２の無機絶縁層は、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜または酸窒化ネオジム薄膜を備えてよい。第２のパッシベーション層の厚みは５０ｎｍ〜６５０ｎｍであってよい。
【０２７４】
Ｓ６１１において、第２のパッシベーション層上に第３のパッシベーション層を形成する。第３のパッシベーション層は第３の無機絶縁層である。第３の無機絶縁層は、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜を備えてよい。第３のパッシベーション層の厚みは５０ｎｍ〜５００ｎｍであってよい。
【０２７５】
Ｓ６１２において、第３のパッシベーション層上に第４のパッシベーション層を形成する。第４のパッシベーション層は第１の有機絶縁層である。第１の有機絶縁層は、樹脂系絶縁薄膜またはアクリル系絶縁薄膜を備えてよい。第４のパッシベーション層の厚みは０．５μｍ〜２．５μｍであってよい。
【０２７６】
Ｓ６１３において、第４のパッシベーション層上に第５のパッシベーション層を形成する。第５のパッシベーション層は第４の無機絶縁層である。第４の無機絶縁層は、酸窒化ケイ素薄膜、酸化ケイ素薄膜、酸化ジルコニウム薄膜、酸化タンタル薄膜、チタン酸バリウム薄膜、酸化ネオジム薄膜、酸窒化アルミニウム薄膜、酸窒化ジルコニウム薄膜、酸窒化タンタル薄膜、酸窒化ネオジム薄膜、窒化ケイ素薄膜、窒化アルミニウム薄膜、窒化ジルコニウム薄膜または窒化タンタル薄膜であってよい。第５のパッシベーション層の厚みは２０ｎｍ〜４５０ｎｍであってよい。
【０２７７】
Ｓ６１４において、ビアホール（Ｖｉａ  ｈｏｌｅ）をエッチングして、画素電極を堆積してパターニングする。
【０２７８】
パッシベーション層を形成した後、各導線及び画素電極を接続するように、ビアホールをエッチングする。上記工程が完了した後、画素電極を堆積してパターニングする。図に示すように、ビアホールを形成した後、画素電極層を形成し、その材料については現在インジウム・スズ酸化物（ＩＴＯ）が幅広く採用されている。そして、ウェットエッチング法によってそれをパターニングする。
【０２７９】
上記アレイ基板の製造方法では、ゲート絶縁層及びパッシベーション層の製造方法以外に、他の構造層はいずれも従来技術における通常の工程、方法を用いてよい。
【０２８０】
上記実施例及び対応する図面は、いずれもＴＮ型を例として本発明に係るアレイ基板構造を説明した。ＴＮ型アレイ基板の構造では、画素電極は、一般的にパッシベーション層の上方にある。ＡＤＳ型アレイ基板の構造では、２層の透明電極を備え、且つこの２層の透明電極はパッシベーション層の上下側にそれぞれ位置し（例えば、パッシベーション層の下方にある透明電極が基板上に直接に製造することができる）、パッシベーション層の上方にある１層の透明電極は画素電極であってもよいが、共通電極であってもよい。
【０２８１】
高級超次元スイッチング技術（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｄｉｍｅｎｓｉｏｎ  Ｓｗｉｔｃｈ、ＡＤＳまたはＡＤ−ＳＤＳ）は、同一の平面内におけるスリット電極の縁部に発生する電界、及びスリット電極層と板状電極層との間に発生する電界によって、多次元電界を形成して、液晶セル内におけるスリット電極の間、および電極の真上の配向液晶分子のすべてを回転させることで、液晶の作動効率を向上させ、光透過率を向上させた。高級超次元スイッチング技術は、ＴＦＴ−ＬＣＤ製品の画面品質を向上でき、解像度及び透過率が高く、消費電力が少なく、視野角が広く、開口率が大きく、色差が少なく、プッシュムラ（Ｐｕｓｈ  Ｍｕｒａ）がない等のメリットを具備する。
【０２８２】
本発明の実施例に係る様々なアレイ基板及びその製造方法は、液晶表示に用いられるアレイ基板、例えば、ＴＮ型アレイ基板、ＡＤＳ型アレイ基板、ＩＰＳアレイ基板、またはＶＡ型アレイ基板であってもよいし、ＯＬＥＤ表示に用いられるアレイ基板等であってもよい。
【０２８３】
また、本発明の実施例は、上記アレイ基板を備えるディスプレイをさらに提供する。ディスプレイは、液晶パネル、ＯＬＥＤパネル、液晶ディスプレイ、液晶テレビ、液晶ディスプレイスクリーン、フラットパネルコンピュータ等の電子表示設備を含むが、それらに限らない。
【０２８４】
本発明の実施例に係るディスプレイ、アレイ基板及びその製造方法において、アレイ基板におけるゲート絶縁層及びパッシベーション層は層状構造を採用し、アニール工程と組み合わせて、パッシベーション層及び外界環境における水素グループを最大限に減少でき、水素グループが酸化物半導体に与える影響を効果的に避け、ＴＦＴデバイス全体の安定性を最大限に向上させ、最終製品の歩留まりを向上させることができる。
【０２８５】
以上は本発明の例示的な実施方式だけであり、本発明の保護範囲を制限するものではない。本発明の保護範囲は請求項によって確定される。
【図１】
2014086717.tif 000003
【図４】
2014086717.tif 000004
【図７】
2014086717.tif 000005
【図９】
2014086717.tif 000006
【図１１】
2014086717.tif 000007
【図１３】
2014086717.tif 000008
【図２Ａ】
2014086717.tif 000009
【図２Ｂ】
2014086717.tif 000010
【図２Ｃ】
2014086717.tif 000011
【図２Ｄ】
2014086717.tif 000012
【図２Ｅ】
2014086717.tif 000013
【図２Ｆ】
2014086717.tif 000014
【図２Ｇ】
2014086717.tif 000015
【図２Ｈ】
2014086717.tif 000016
【図２Ｉ】
2014086717.tif 000017
【図２Ｊ】
2014086717.tif 000018
【図２Ｋ】
2014086717.tif 000019
【図２Ｌ】
2014086717.tif 000020
【図２Ｍ】
2014086717.tif 000021
【図３】
2014086717.tif 000022
【図５】
2014086717.tif 000023
【図６】
2014086717.tif 000024
【図８】
2014086717.tif 000025
【図１０】
2014086717.tif 000026
【図１２】
2014086717.tif 000027