(57)【要約】【課題】酸化物半導体層を用いた半導体装置において、電気特性のばらつきの小さい半導体装置を提供する。高速駆動、高速動作の可能な微細な半導体装置において、信頼性が高く安定した電気特性を示す半導体装置を提供する。また、該半導体装置を作製する。【解決手段】酸化物半導体層、および酸化物半導体層を包む酸化物層を含む多層膜と、該多層膜上のゲート絶縁膜及びゲート電極の積層と、ソース電極およびドレイン電極と、多層膜、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極上の保護絶縁膜と、を有し、該多層膜は一断面において、端部が曲率を有する半導体装置である。【選択図】図１
2014099430.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層と、前記酸化物半導体層を包む酸化物層を、を含む多層膜と、
前記多層膜と接するソース電極およびドレイン電極と、
前記多層膜上の、前記ソース電極および前記ドレイン電極に挟まれた、ゲート絶縁膜およびゲート電極の積層と、
前記ソース電極、前記ドレイン電極、前記ゲート絶縁膜、前記ゲート電極および前記多層膜に接する保護絶縁膜と、を有し、
前記多層膜の一断面において、端部が曲率を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記酸化物半導体層および前記酸化物層は少なくともインジウムを含み、前記酸化物半導体層中のインジウムの含有割合は、前記酸化物層中のインジウムの含有割合よりも高い半導体装置。
【請求項３】
請求項１または請求項２において、前記酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きい半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記酸化物層および前記酸化物半導体層はインジウム、亜鉛および元素Ｍを含み、
前記元素Ｍはアルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムであり、
前記酸化物層は、前記酸化物半導体層よりも元素Ｍの含有割合が高い半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記多層膜の下端部は曲面を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記酸化物層は、前記酸化物半導体層の下の第１の酸化物層と、酸化物半導体層上の第２の酸化物層と、前記酸化物半導体層の側面を覆う第３の酸化物層を含む半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記酸化物半導体層と前記酸化物層の界面と前記酸化物層の側面との間隔は、前記酸化物半導体層と前記酸化物層の界面と、前記酸化物層上面との間隔よりも広いことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記多層膜の膜厚が前記多層膜の側面の曲率半径の５０分の１以上５０倍以下である半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記多層膜の下に下地絶縁膜を有し、
前記下地絶縁膜の前記多層膜と重畳する領域の膜厚は、他の領域よりも大きいことを特徴とする半導体装置。
【請求項１０】
請求項９において、前記下地絶縁膜は、前記多層膜と重畳する第１の領域と、前記第１の領域を囲む第２の領域と、前記第２の領域を囲む第３の領域と、を含み、
前記第２の領域の膜厚は前記第１の領域よりも小さく、
前記第３の領域の膜厚は前記第２の領域よりも小さい半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、前記保護絶縁膜は水素、窒素の少なくとも一方を放出する窒化シリコン層または窒化酸化シリコン層を含む半導体装置。
【請求項１２】
請求項１１において、前記多層膜の前記窒化シリコン層または前記窒化酸化シリコン層と接する領域は、他の領域よりも抵抗が低い半導体装置。
【請求項１３】
第１の酸化物膜と、酸化物半導体膜と、第２の酸化物膜と、を順に積層して形成し、
前記第２の酸化物膜上にレジストマスクを形成し、
前記レジストマスクを用いて、前記第２の酸化物膜および前記酸化物半導体膜に第１のエッチングを行うことで、島状の第２の酸化物層および酸化物半導体層を形成し、
前記第１の酸化物膜に第２のエッチングを行うことで、島状の第１の酸化物層を形成するとともに、前記酸化物半導体層の側面に、前記第２のエッチング時の反応生成物を付着させ、前記酸化物半導体層を覆う第３の酸化物層を形成し、
前記レジストマスクを除去し、
前記第２の酸化物層上にゲート絶縁膜およびゲート電極を形成し、
前記第２の酸化物層および前記第３の酸化物層上にソース電極およびドレイン電極を形成し、
前記第２の酸化物層、前記ソース電極、前記ドレイン電極、前記ゲート絶縁膜および前記ゲート電極上に接して保護絶縁膜を形成する半導体装置の作製方法。
【請求項１４】
請求項１３において、前記レジストマスクを除去した後、酸化性ガス雰囲気で加熱処理を行う半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置および半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴともいう。））を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタのチャネル形成領域として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【０００５】
また、酸化物半導体は製造プロセス中において酸素が脱離し、酸素欠損を形成することが知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２０１１−２２２７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
製造プロセス中における、酸素脱離または酸素欠損は特に酸化物半導体層の側面において生じやすい。酸化物半導体層の側面に酸素欠損が生じると、側面が低抵抗化され、トランジスタの見かけ上のしきい値電圧が変動し、しきい値電圧のばらつきが増大するといった問題が生じる。また、しきい値電圧が変動することで、ソースドレイン間に意図しない電流が流れ、トランジスタのオフ電流が増大し、トランジスタの電気特性が劣化する。
【０００８】
また、酸化物半導体を用いたトランジスタにおいても、トランジスタの動作の高速化、トランジスタの低消費電力化、低価格化などを達成するためには、トランジスタの微細化を図ることは重要である。
【０００９】
しかし、微細化を図ることにより、製造プロセス中に生じる酸素欠損等の影響が大きくなり、トランジスタのオフ電流の増大や、しきい値電圧のばらつきの増大などトランジスタの電気特性劣化の原因となる。
【００１０】
このような問題に鑑み、本発明の一態様は、酸化物半導体層を用いた半導体装置において、電気特性のばらつきの小さい半導体装置を提供することを目的の一とする。また、高速駆動、高速動作の可能な微細な半導体装置において、信頼性が高く安定した電気特性を示す半導体装置を提供することを目的の一とする。また、安定した電気特性を有する半導体装置を提供することを目的の一とする。また、信頼性の高い半導体装置を提供することを目的の一とする。また、消費電力の小さい半導体装置を提供することを目的の一とする。また、形状不良の少ない半導体装置を提供することを目的の一とする。また、該半導体装置の作製方法を提供することを目的の一とする。また、生産性高く半導体装置を作製する方法を提供することを目的の一とする。また、歩留まり高く半導体装置を作製する方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１１】
本発明の一態様の半導体装置は、酸化物半導体層、および酸化物半導体層を包む酸化物層を含む多層膜と、該多層膜上のゲート絶縁膜及びゲート電極の積層と、ソース電極およびドレイン電極と、多層膜、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極上の保護絶縁膜と、を有し、該多層膜は一断面において、端部が曲率を有する半導体装置である。
【００１２】
酸化物半導体層および酸化物層は少なくともインジウムを含み、酸化物層は酸化物半導体層よりもエネルギーギャップが大きく、酸化物半導体層中のインジウムの含有割合は、酸化物層中のインジウムの含有割合よりも高い。代表的には、酸化物半導体層および酸化物層としては、インジウム、亜鉛および元素Ｍを含む酸化物を用いればよい。さらに、酸化物層の元素Ｍの含有割合は酸化物半導体層よりも高いとよい。
【００１３】
元素Ｍとしては、ガリウム、アルミニウム、シリコン、チタン、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウム等の含有割合が高い酸化物を用いるとよい。これらの元素は、酸素と強く結合し、酸素欠損の形成エネルギーが大きいため酸素欠損が生じにくい。そのため、これらの元素を高い原子数比で有する酸化物層は、酸素欠損が生じにくく安定した特性を備える酸化物層である。したがって、酸化物半導体層の表面を酸化物層によって包むことで、酸化物半導体層の端部において酸素欠損が形成されにくく、安定した特性を有する半導体装置とすることができる。
【００１４】
また、多層膜の一断面において、端部が曲率を有することで、多層膜上に形成される膜の被覆性を向上させることができる。このようにすることによって、多層膜上に形成された膜を均一に形成することができ、膜密度の低い領域や、膜が形成されていない領域から多層膜中に不純物元素が入り込み、半導体装置の特性を劣化させることを抑制し、安定した特性の半導体装置とすることができる。なお、特に多層膜の端部全体、下端部、または下端部および上端部に曲面を有するとよい。
【００１５】
また、酸化物層は酸化物半導体層の下の第１の酸化物層と、酸化物半導体層上の第２の酸化物層と、酸化物半導体層の側面を覆う第３の酸化物層とを含む構成としてもよい。また、酸化物半導体層表面と酸化物層表面の間隔は、多層膜の上部よりも側部において広くてもよい。また、多層膜の膜厚が側面に有する曲面の曲率半径の５０分の１以上５０倍以下であってもよい。このような構成とすることによって、酸化物半導体層を包む酸化物層を用いた半導体装置の信頼性の低下を抑制することができる。
【００１６】
また、多層膜の下に下地絶縁膜を有していてもよい。下地絶縁膜の多層膜と重畳する領域の膜厚は、他の領域よりも大きい。また、下地絶縁膜は、多層膜と重畳する第１の領域と、第１の領域を囲む第２の領域と、第２の領域を囲む第３の領域と、を含み、第２の領域の膜厚は第１の領域よりも小さく、第３の領域の膜厚は第２の領域よりも小さいとよい。下地絶縁膜がこのように、段差を有する形状（階段状ともいう。）となっていることで、下地絶縁膜および多層膜上に形成される膜の段差被覆性を向上し、半導体装置の形状不良等を抑制することができる。
【００１７】
また、保護絶縁膜は昇温脱離ガス分光分析において、水素、窒素の少なくとも一方を放出する窒化シリコン層または窒化酸化シリコン層を含むとよい。このような絶縁層を設けることによって、保護絶縁膜と接する領域において多層膜のキャリア密度を高め、低抵抗化できる。当該領域が、トランジスタのソース電極、ドレイン電極間に設けられることにより、ソース電極、ドレイン電極間の抵抗が小さくなるため、トランジスタの電界効果移動度を高めることができる。
【００１８】
また、本発明の別の一態様は、第１の酸化物膜と、酸化物半導体膜と、第２の酸化物膜と、を順に積層して形成し、第２の酸化物膜上にレジストマスクを形成し、レジストマスクを用いて、第２の酸化物膜および酸化物半導体膜に第１のエッチングを行い、島状の第２の酸化物層および酸化物半導体層を形成し、第１の酸化物膜に第２のエッチングを行うことで、島状の第１の酸化物層を形成するとともに、酸化物半導体層の側面に、第２のエッチング時の反応生成物を付着させ、酸化物半導体層の側面に第３の酸化物層を形成する半導体装置の作製方法である。
【００１９】
なお、レジストマスクを除去した後、酸化性ガス雰囲気で加熱処理を行ってもよい。
【発明の効果】
【００２０】
本発明の一態様によって、酸化物半導体層を用いた半導体装置の電気特性のばらつきを低減することができる。また、高速駆動、高速動作の可能な微細な半導体装置の信頼性を向上させ、安定した電気特性を示す半導体装置を提供することができる。また、該半導体装置を作製することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様に係る多層膜の断面図。
【図２】曲率半径を説明する図。
【図３】本発明の一態様に係る多層膜の形成機構を示す断面図。
【図４】本発明の一態様に係る多層膜の形成機構を示す断面図。
【図５】本発明の一態様に係る多層膜の形成機構を示す断面図。
【図６】本発明の一態様に係る多層膜の形成機構を示す断面図。
【図７】本発明の一態様に係る多層膜の形成機構を示す断面図。
【図８】本発明の一態様に係る酸化物層、酸化物半導体層のパーティクル数を示す図。
【図９】本発明の一態様に係る多層膜のＴｏＦ−ＳＩＭＳの結果を示す図。
【図１０】本発明の一態様に係る多層膜のバンド構造を説明する図。
【図１１】本発明の一態様に係る多層膜のバンド構造を説明する図。
【図１２】本発明の一態様に係る多層膜における酸素の拡散を示す図。
【図１３】本発明の一態様に係る多層膜のＣＰＭ測定結果を示す図。
【図１４】本発明の一態様に係る多層膜のＴＥＭによる電子透過像。
【図１５】ターゲットからスパッタリング粒子を剥離させる様子を示した図。
【図１６】Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。
【図１７】スパッタリング粒子が被成膜面に到達し、堆積する様子を示した模式図。
【図１８】成膜装置の一例を示す上面図。
【図１９】成膜室の一例を示す断面図。
【図２０】加熱処理室の一例を示す図。
【図２１】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図２２】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図２３】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図２４】本発明の一態様に係る半導体装置を説明する上面図および断面図。
【図２５】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図２６】本発明の一態様に係る半導体装置の作製方法を説明する断面図。
【図２７】本発明の一態様に係る半導体装置の一例を示すブロック図。
【図２８】本発明の一態様に係る半導体装置の一例を示す断面図。
【図２９】本発明の一態様に係るＣＰＵの一例を示すブロック図。
【図３０】本発明の一態様に係る電子機器の一例を示す図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】
なお、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易にするため省略して示すことがある。
【００２４】
第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００２５】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００２６】
また、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００２７】
また、ソースおよびドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
【００２８】
なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。
【００２９】
１．酸化物半導体層を含む多層膜について
以下では、トランジスタに用いると安定した電気特性となる酸化物半導体層を含む多層膜について説明する。
【００３０】
１−１．多層膜の構造
本項では、多層膜の構造について説明する。
【００３１】
図１（Ａ）乃至図１（Ｄ）に、多層膜１０６の断面構造を示す。多層膜１０６は、酸化物層１０６ａと、酸化物層１０６ａ上に設けられた酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に設けられた酸化物層１０６ｃと、少なくとも酸化物半導体層１０６ｂの側面に接して設けられた酸化物層１０６ｄと、を有する。なお、酸化物層１０６ｄは曲面を有する。
【００３２】
図１（Ａ）および図１（Ｂ）に示す多層膜１０６の一断面の一側面において、酸化物層１０６ｄは、一つの接触円（曲率円ともいう。）をからなる曲率（曲面）を有する。また、図１（Ｃ）および図１（Ｄ）に示す多層膜１０６の一断面の一側面において、酸化物層１０６ｄは上端部および下端部にそれぞれ一つの接触円からなる曲率を有する。
【００３３】
多層膜１０６は、図１（Ａ）および図１（Ｃ）に示すように、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの側面と酸化物層１０６ａの下面との為す角度がほぼ垂直であってもよく、図１（Ｂ）および図１（Ｄ）に示すように傾斜（テーパー角）を有してもよい。
【００３４】
このように、多層膜１０６の一部である側面に曲面を有する酸化物層１０６ｄを有することにより、多層膜１０６を用いたトランジスタの形状不良の発生を抑制することができる。
【００３５】
１−１−１．多層膜の端部を構成する酸化物層
酸化物層１０６ｄが有する曲面について図２を用いて説明する。
【００３６】
図２（Ａ）は、図１（Ａ）および図１（Ｂ）に示した多層膜１０６の一断面の一側面に対応する酸化物層１０６ｄの断面図である。図２（Ａ）に示す酸化物層１０６ｄは、曲率半径がｒである接触円からなる曲率を有する。なお、曲率半径とは、曲率の接触円の半径と等しい。
【００３７】
図２（Ｂ）は、図１（Ｃ）および図１（Ｄ）に示した多層膜１０６の一断面の一側面に対応する酸化物層１０６ｄの断面図である。図２（Ｂ）に示す酸化物層１０６ｄは、曲率半径がｒである接触円からなる曲率を上端部および下端部にそれぞれ有する。なお、上端部、下端部の曲率は、それぞれ異なる曲率半径を有しても構わない。
【００３８】
図２（Ｃ）に示す酸化物層１０６ｄは、曲率半径がｒである接触円からなる曲率を有する。なお、酸化物層１０６ｄは、異なる接触円からなる曲率を二カ所または三カ所有しても構わない。
【００３９】
このとき、曲率半径ｒは、多層膜１０６の厚さｔ（酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃの合計の厚さ）に対し、５０分の１以上５０倍以下、好ましくは２０分の１以上２０倍以下、さらに好ましくは１０分の１以上１０倍以下、より好ましくは５分の１以上５倍以下とする。
【００４０】
１−２．多層膜の形成機構
曲面を有する１０６ｄを有する多層膜１０６の形成機構について説明する。
【００４１】
１−２−１．形成機構（１）
曲面を有する１０６ｄを有する多層膜１０６の形成機構の一例を、図３乃至図５を用いて説明する。
【００４２】
まず、下地絶縁膜１３２上に設けられた酸化物層１３６ａと、酸化物層１３６ａ上に設けられた酸化物半導体層１３６ｂと、酸化物半導体層１３６ｂ上に設けられた酸化物層１３６ｃと、を有する多層膜を準備する（図３（Ａ）参照。）。
【００４３】
次に、酸化物層１３６ｃ上の一部にレジストマスク１４０を形成する（図３（Ｂ）参照。）。
【００４４】
次に、ドライエッチング法によって、レジストマスク１４０の設けられていない領域の酸化物層１３６ｃおよび酸化物半導体層１３６ｂをエッチングし、酸化物層１３６ａを露出させる（図３（Ｃ）参照。）。
【００４５】
次に、ドライエッチング法によって、露出した酸化物層１３６ａをエッチングしていく（図４（Ａ）参照。）。このとき、酸化物層１３６ａの反応生成物が、多層膜の少なくとも酸化物半導体層１０６ｂの側面に再付着し、側壁保護膜（ラビットイヤーとも呼べる。）である酸化物層を形成する。なお、酸化物層１３６ａの反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマ１５０を介して再付着する。ドライエッチングの条件は、例えば、エッチングガスとして三塩化ホウ素ガスおよび塩素ガスを用い、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）電力および基板バイアス電力を印加して行えばよい。
【００４６】
続けて酸化物層１３６ａをエッチングしていくことで、酸化物層１０６ａおよび酸化物層１３７ｄを形成する。この際、下地絶縁膜１３２も一部がエッチングされて、下地絶縁膜１３３となる（図４（Ｂ）参照。）。
【００４７】
なお、酸化物層１３７ｄは、酸化物層１３６ａの反応生成物であるため、エッチング時に用いたエッチングガス由来の成分（塩素、ホウ素など）が残存する。当該成分が大気中などの水分などと反応すると、酸化物層１３７ｄはさらにエッチングされる。
【００４８】
次に、エッチングされた酸化物層１３７ｄに残存するエッチングガス由来の成分をアッシング処理によって除去することで、酸化物層１０６ｄとなる酸化物層を形成する。
【００４９】
次に、レジストマスク１４０を除去する。
【００５０】
次に、酸化性ガスを含む雰囲気で加熱処理を行い、酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄとなる酸化物層の酸素欠損を低減する。特に、酸化物層１０６ｄとなる酸化物層は、エッチング時の反応生成物から形成されるため、酸素欠損が生じやすい。従って、酸化物層１０６ｄとなる酸化物層は、前述のアッシング処理および当該加熱処理によって、キャリア密度の極めて小さな酸化物層１０６ｄとする（図４（Ｃ）参照。）。なお、酸化性ガスとは、酸素、亜酸化窒素、オゾンなどのガスをいう。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。加熱処理の雰囲気は、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。
【００５１】
以上のようにして、曲面を有する酸化物層１０６ｄを有する多層膜１０６を形成することができる。従って、曲面を有する酸化物層１０６ｄを有する多層膜１０６を形成するためには、酸化物層１０６ｄを形成するために専用のフォトマスクなどは必要ないことがわかる。
【００５２】
また、このようにして形成された酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄは厳密に区別のつかない場合がある。そのため、酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄをまとめて酸化物層１０５と呼んでもよい。図５（Ａ）に示すように、酸化物半導体層１０６ｂを包む酸化物層１０５をあわせて多層膜１０６としてもよい。
【００５３】
次に、下地絶縁膜１３３をエッチングすることで、複数の段差（ここでは２段）を有する下地絶縁膜１０２を形成しても構わない（図５（Ｂ）参照。）。下地絶縁膜１０２が２段の段差を有する、を換言すると、下地絶縁膜１０２が厚さの異なる三つの領域を有する、となる。
【００５４】
１−２−２．形成機構（２）
曲面を有する１０６ｄを有する多層膜１０６の形成機構の一例を、図６および図７を用いて説明する。
【００５５】
まず、下地絶縁膜１３２上に設けられた酸化物層１３６ａと、酸化物層１３６ａ上に設けられた酸化物半導体層１３６ｂと、酸化物半導体層１３６ｂ上に設けられた酸化物層１３６ｃと、を有する多層膜を準備する（図６（Ａ）参照。）。
【００５６】
次に、酸化物層１３６ｃ上の一部にレジストマスク１４０を形成する（図６（Ｂ）参照。）。
【００５７】
次に、ドライエッチング法によって、レジストマスク１４０の設けられていない領域の酸化物層１３６ｃ、酸化物半導体層１３６ｂおよび酸化物層１３６ａをエッチングし、それぞれ酸化物層１５６ｃ、酸化物半導体層１５６ｂおよび酸化物層１５６ａとする。このとき、下地絶縁膜１３２も一部がエッチングされて下地絶縁膜１５２となる（図６（Ｃ）参照。）。なお、酸化物層１５６ｃ、酸化物半導体層１５６ｂおよび酸化物層１５６ａはテーパー角を有する。
【００５８】
次に、ドライエッチング法によって、酸化物層１５６ｃ、酸化物半導体層１５６ｂおよび酸化物層１５６ａをエッチングし、それぞれ酸化物層１０６ｃ、酸化物半導体層１０６ｂおよび酸化物層１０６ａを形成する。このとき、酸化物層１５６ａの反応生成物が、多層膜の側面に再付着し、側壁保護膜（ラビットイヤーとも呼べる。）である酸化物層１０６ｄとなる酸化物層を形成する。なお、酸化物層１５６ａの反応生成物は、スパッタリング現象によって再付着するほか、ドライエッチング時のプラズマを介して再付着する。この際、下地絶縁膜１５２も一部がエッチングされて、下地絶縁膜１０２となる（図７（Ａ）参照。）。
【００５９】
なお、酸化物層１０６ｄとなる酸化物層は、酸化物層１５６ａの反応生成物であるため、エッチング時に用いたエッチングガス由来の成分（塩素、ホウ素など）が残存する。
【００６０】
次に、酸化物層１０６ｄとなる酸化物層に残存するエッチングガス由来の成分をアッシング処理によって除去する。
【００６１】
次に、レジストマスク１４０を除去する。
【００６２】
次に、酸化性ガスを含む雰囲気で加熱処理を行い、酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄとなる酸化物層の酸素欠損を低減すると好ましい。特に、酸化物層１０６ｄとなる酸化物層は、エッチング時の反応生成物から形成されるため、酸素欠損が生じやすい。従って、酸化物層１０６ｄとなる酸化物層は、前述のアッシング処理および当該加熱処理によって、キャリア密度の極めて小さな酸化物層１０６ｄとする（図７（Ｂ）参照。）。
【００６３】
以上のようにして、曲面を有する酸化物層１０６ｄを有する多層膜１０６を形成することができる。従って、曲面を有する酸化物層１０６ｄを有する多層膜１０６を形成するためには、酸化物層１０６ｄを形成するために専用のフォトマスクなどは必要ないことがわかる。
【００６４】
上述したように、酸化物層１０６ｄは、酸化物層１０６ａとなる酸化物層１３６ａの反応生成物から形成される。そのため、酸化物層１０６ａと酸化物層１０６ｄとは、分析などによって区別がつかないことがある。換言すると、酸化物層１０６ｄは酸化物層１０６ａと同様の物性を有する酸化物層となることがある。従って、酸化物層１０６ｄの物性について、特に記載がない場合、酸化物層１０６ａについての記載を参照することができる。また、酸化物層１０６ｃについても、酸化物層１０６ａと同様の構成である場合に、酸化物層１０６ｄと区別がつかないことがある。そのため、酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄをまとめて酸化物層１０５と呼んでもよい。図７（Ｃ）に示すように、酸化物半導体層１０６ｂを包む酸化物層１０５をあわせて多層膜１０６としてもよい。
【００６５】
多層膜１０６は、酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄによって、酸化物半導体層１０６ｂが包まれている（覆われている）構造を有する。従って、酸化物半導体層１０６ｂへの不純物の混入を小さくできる。また、酸化物半導体層１０６ｂは他の酸化物層との間に準位を有さないため、キャリア移動度（電子移動度）を高くすることができる。
【００６６】
１−３．多層膜の物性
本項では、多層膜の物性について説明する。
【００６７】
１−３−１．多層膜の組成
以下では、多層膜１０６、ならびに多層膜１０６を構成する酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄの組成について説明する。
【００６８】
酸化物層１０６ａは、酸化物半導体層１０６ｂを構成する元素一種以上、または二種以上から構成される酸化物層である。なお、酸化物半導体層１０６ｂは少なくともインジウムを含むと、キャリア移動度（電子移動度）が高くなるため好ましい。酸化物半導体層１０６ｂを構成する元素一種以上、または二種以上から酸化物層１０６ａが構成されるため、酸化物半導体層１０６ｂと酸化物層１０６ａとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
【００６９】
酸化物層１０６ａは、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層１０６ｂよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層１０６ａとして、酸化物半導体層１０６ｂよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物層１０６ａは酸化物半導体層１０６ｂよりも酸素欠損が生じにくい酸化物層である。
【００７０】
または、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０６ａもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物層１０６ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１０６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆなどが挙げられる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。このとき、酸化物半導体層１０６ｂにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１と同じか３倍未満であると好ましい。
【００７１】
また、酸化物層１０６ｃは、酸化物半導体層１０６ｂを構成する元素一種以上、または二種以上から構成される。酸化物半導体層１０６ｂを構成する元素一種以上、または二種以上から酸化物層１０６ｃが構成されるため、酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層１０６ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
【００７２】
例えば、酸化物層１０６ｃは、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層１０６ｂよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層１０６ｃとして、酸化物半導体層１０６ｂよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層に生じることを抑制する機能を有する。即ち、酸化物層１０６ｃは酸化物半導体層１０６ｂよりも酸素欠損が生じにくい酸化物層である。
【００７３】
または、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０６ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１０６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物層１０６ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ３／ｘ３がｙ２／ｘ２よりも大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆなどが挙げられる。好ましくは、ｙ３／ｘ３がｙ２／ｘ２よりも１．５倍以上大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。さらに好ましくは、ｙ３／ｘ３がｙ２／ｘ２よりも２倍以上大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。より好ましくは、ｙ３／ｘ３がｙ２／ｘ２よりも３倍以上大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。このとき、酸化物半導体層１０６ｂにおいて、ｙ２がｘ２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２と同じか３倍未満であると好ましい。
【００７４】
酸化物層１０６ｄは、酸化物層１０６ａの記載を参照する。酸化物層１０６ｄは、多層膜１０６の側面を形成する層である。そのため、酸化物層１０６ｄが酸素欠損の生じにくい層である場合、酸化物層１０６ｄと酸化物半導体層１０６ｂとの界面に、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層１０６ｄを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。第２のトランジスタによる電気特性のばらつきは、チャネル長の小さいトランジスタほど顕著となる。従って、微細化されたトランジスタほど、酸化物層１０６ｄを設けることにより高い効果を奏する。
【００７５】
なお、酸化物層１０６ｃに含まれるインジウムが外方拡散すると、トランジスタの電気特性を劣化させることがあるため、酸化物層１０６ｃは、酸化物半導体層１０６ｂよりもインジウムの原子数比が小さいことが好ましい。
【００７６】
なお、酸化物層１０６ａおよび酸化物層１０６ｄは、酸化物層１０６ｃよりも酸素欠損の生じにくい酸化物層とすると好ましい。また、酸化物層１０６ａおよび酸化物層１０６ｄは、酸化物層１０６ｃよりも高い絶縁性を有する酸化物層であると好ましい。酸化物層１０６ａおよび酸化物層１０６ｄが、酸化物層１０６ｃよりも酸素欠損が生じにくく、高い絶縁性を有するためには、酸化物層１０６ａおよび酸化物層１０６ｄに含まれる、酸素欠損が酸化物層に生じることを抑制する元素、または酸素との結合力が強い金属元素を、酸化物層１０６ｃよりも高い濃度で含むとよい。
【００７７】
なお、酸化物層１０６ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層１０６ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。なお、酸化物層１０６ｃの厚さは、３ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。ただし、酸化物層１０６ａおよび酸化物層１０６ｄの厚さは、酸化物層１０６ｃよりも大きい方が好ましい。換言すると、酸化物層１０６ｃの厚さは、酸化物層１０６ａおよび酸化物層１０６ｄよりも小さい方が好ましい。
【００７８】
次に、多層膜１０６に用いる酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄに適用可能な酸化物層について、スパッタリング法で成膜し、１μｍ以上のパーティクル数を測定した。
【００７９】
測定は、酸化ガリウムターゲットを用いて成膜した試料、Ｇａ−Ｚｎ酸化物（Ｇａ：Ｚｎ＝２：５［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）ターゲットを用いて成膜した試料について行った。
【００８０】
図８より、酸化ガリウムターゲットを用いて成膜した試料およびＧａ−Ｚｎ酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなるほど１μｍ以上のパーティクル数が急増していくことがわかった。一方、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなっても比較的１μｍ以上のパーティクル数が増大しにくいことがわかった。
【００８１】
従って、スパッタリング法で成膜する場合、パーティクル数増大の観点から、インジウムを含むターゲットを用いると好ましい。また、ガリウムの原子数比が比較的小さい酸化物ターゲットを用いることが好ましいとわかる。特に、インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電およびＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。従って、半導体装置の生産性を高めることができる。
【００８２】
１−３−２．多層膜の不純物
以下では、多層膜１０６を構成する各層におけるシリコン濃度について、図９を用いて説明する。
【００８３】
ここで、酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【００８４】
また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【００８５】
また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【００８６】
シリコンウェハ上に多層膜１０６を設け、加熱処理なしの試料と４５０℃にて２時間加熱処理を行った試料を準備し、飛行時間二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ  ｓｅｃｏｎｄａｒｙ  ｉｏｎ  ｍａｓｓ  ｓｐｅｃｔｒｏｍｅｔｅｒ）によって、深さ方向のＩｎを示す二次イオン強度、Ｇａを示す二次イオン強度、Ｚｎを示す二次イオン強度およびＳｉＯ３濃度［ａｔｏｍｓ／ｃｍ３］を示す。多層膜１０６は、厚さが１０ｎｍの酸化物層１０６ａと、酸化物層１０６ａ上に設けられた厚さが１０ｎｍの酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に設けられた厚さが１０ｎｍの酸化物層１０６ｃと、を有する。
【００８７】
図９より、多層膜１０６を構成する各層の組成は、成膜時のターゲットの組成によって変化することがわかる。ただし、各層の組成について、図９から単純な比較を行うことはできない。
【００８８】
図９より、多層膜１０６のシリコンウェハと酸化物層１０６ａとの界面、および酸化物層１０６ｃの上面において、ＳｉＯ３濃度が高くなることがわかった。また、酸化物半導体層１０６ｂのＳｉＯ３濃度がＴｏＦ−ＳＩＭＳの検出下限である１×１０１８ａｔｏｍｓ／ｃｍ３程度であることがわかった。これは、酸化物層１０６ａおよび酸化物層１０６ｃがあることにより、シリコンウェハや表面汚染などに起因したシリコンが酸化物半導体層１０６ｂにまで影響することがなくなったと考えられる。
【００８９】
また、図９に示すａｓ−ｄｅｐｏ（加熱処理なしの試料）と加熱処理後の試料との比較により、加熱処理によってシリコンの拡散は起こりにくく、成膜時の混合が主であることがわかる。
【００９０】
多層膜１０６を用いたトランジスタに安定した電気特性を付与するためには、酸化物半導体層１０６ｂを高純度真性化することが有効である。具体的には、酸化物半導体層１０６ｂのキャリア密度を、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１０１３／ｃｍ３未満とすればよい。酸化物半導体層１０６ｂにおいて、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物半導体層１０６ｂ中の不純物濃度を低減するためには、近接する酸化物層１０６ａ中および酸化物層１０６ｃ中の不純物濃度も酸化物半導体層１０６ｂと同程度まで低減することが好ましい。
【００９１】
特に、酸化物半導体層１０６ｂにシリコンが高い濃度で含まれることにより、酸化物半導体層１０６ｂにシリコンに起因する不純物準位が形成される。該不純物準位は、トラップとなり、トランジスタの電気特性を劣化させることがある。トランジスタの電気特性の劣化を小さくするためには、酸化物半導体層１０６ｂのシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物層１０６ａと酸化物半導体層１０６ｂとの界面、および酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面のシリコン濃度についても、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【００９２】
また、酸化物半導体層１０６ｂ中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体層１０６ｂを真性または実質的に真性とするためには、酸化物半導体層１０６ｂ中の水素濃度は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００９３】
なお、酸化物半導体層１０６ｂにシリコンおよび炭素が高い濃度で含まれることにより、酸化物半導体層１０６ｂの結晶性を低下させることがある。酸化物半導体層１０６ｂの結晶性を低下させないためには、酸化物半導体層１０６ｂのシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また、酸化物半導体層１０６ｂの結晶性を低下させないためには、酸化物半導体層１０６ｂの炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。多層膜１０６の結晶性については、後述する。
【００９４】
１−３−３．多層膜のバンド構造
以下では、多層膜１０６のバンド構造を用いて、多層膜１０６を構成する酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄについて説明する。
【００９５】
酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄの伝導帯下端のエネルギーが、それぞれＥｃＳ１、ＥｃＳ２、ＥｃＳ３およびＥｃＳ４のとき、数式（１）に示す関係を満たすように酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄを選択する。
【００９６】
【数１】
2014099430.tif 000003
【００９７】
ここで、真空準位と伝導帯下端のエネルギーとの差（電子親和力ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【００９８】
具体的には、酸化物層１０６ａは、上記数式（１）を満たし、かつ伝導帯下端のエネルギーが酸化物半導体層１０６ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。
【００９９】
また、酸化物層１０６ｃは、上記数式（１）を満たし、かつ伝導帯下端のエネルギーが酸化物半導体層１０６ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。
【０１００】
酸化物層１０６ｄは、上記数式（１）を満たし、かつ伝導帯下端のエネルギーが酸化物半導体層１０６ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。なお、酸化物層１０６ｄと酸化物半導体層１０６ｂとの伝導帯下端のエネルギー差が大きいほど（障壁が高いほど）、酸化物層１０６ｄと酸化物半導体層１０６ｂとの界面に第２のトランジスタが形成されにくくなる。
【０１０１】
図１０（Ａ）に、バンド構造を示す多層膜１０６の断面図を示す。図１０（Ｂ）は、図１０（Ａ）に示す多層膜１０６の一点鎖線Ｇ１−Ｇ２におけるバンド構造である。また、図１０（Ｃ）は、図１０（Ａ）に示す多層膜１０６の一点鎖線Ｇ３−Ｇ４におけるバンド構造である。図１０（Ｂ）および図１０（Ｃ）では、酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄと接して伝導帯下端のエネルギーが十分大きい絶縁膜（例えば酸化シリコン膜）を設けた場合について説明する。
【０１０２】
数式（１）の関係を満たす酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄを選択することにより、多層膜１０６は、伝導帯下端のエネルギーが最も低い酸化物半導体層１０６ｂを、酸化物半導体層１０６ｂよりも伝導帯下端のエネルギーが高い酸化物層１０６ａ、酸化物層１０６ｃおよび酸化物層１０６ｄが囲んだバンド構造となる（図１０（Ｂ）および図１０（Ｃ）参照。）。
【０１０３】
また、酸化物層１０６ａと酸化物半導体層１０６ｂとの間、酸化物半導体層１０６ｂと酸化物層１０６ｃとの間、および酸化物半導体層１０６ｂと酸化物層１０６ｄとの間において、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
【０１０４】
従って、当該バンド構造を有する多層膜１０６において、電子は酸化物半導体層１０６ｂを主として移動することになる。そのため、多層膜１０６の外側である絶縁膜との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、多層膜１０６を構成する層と層との間に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、多層膜１０６の酸化物半導体層１０６ｂは高い電子移動度を有する。
【０１０５】
なお、図１１に示すように、酸化物層１０６ａおよび酸化物層１０６ｃと、絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層１０６ａおよび酸化物層１０６ｃがあることにより、酸化物半導体層１０６ｂと当該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層１０６ｂの電子が酸化物層１０６ａまたは酸化物層１０６ｃを超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０１０６】
同様に、酸化物層１０６ｄと、絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層１０６ｄがあることにより、酸化物半導体層１０６ｂと当該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ４と、ＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層１０６ｂの電子が酸化物層１０６ｄを超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
【０１０７】
従って、ＥｃＳ１、ＥｃＳ３およびＥｃＳ４と、ＥｃＳ２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため、好ましい。
【０１０８】
ここで、加熱処理によって多層膜１０６中の酸素が、３５０℃または４５０℃の加熱処理後に拡散する様子を図１２を用いて説明する。
【０１０９】
図１２に、多層膜１０６のうち、いずれかの層を１８Ｏ２ガスを用いて成膜した試料について、ＳＩＭＳを行い、深さ方向における１８Ｏの濃度分布を測定した結果を示す。
【０１１０】
ここで、酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。
【０１１１】
また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。
【０１１２】
また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。
【０１１３】
ここで、図１２（Ａ）は、酸化物層１０６ａに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物層１０６ａおよび酸化物半導体層１０６ｂの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、点線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、一点鎖線）および４５０℃加熱処理後（４５０℃加熱後と表記、実線）では、１８Ｏが酸化物層１０６ａから酸化物半導体層１０６ｂまで拡散していることがわかった。
【０１１４】
また、図１２（Ｂ）は、酸化物半導体層１０６ｂに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物半導体層１０６ｂおよび酸化物層１０６ｃの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、点線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、一点鎖線）および４５０℃加熱処理後（４５０℃加熱後と表記、実線）では、１８Ｏが酸化物半導体層１０６ｂから酸化物層１０６ｃまで拡散していることがわかった。
【０１１５】
また、図１２（Ｃ）は、酸化物半導体層１０６ｂに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物層１０６ａおよび酸化物半導体層１０６ｂの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、点線）および３５０℃加熱処理後（３５０℃加熱後と表記、一点鎖線）と比べ、４５０℃加熱処理後（４５０℃加熱後と表記、実線）では、１８Ｏが酸化物半導体層１０６ｂから酸化物層１０６ａまで拡散していることがわかった。
【０１１６】
図１２に示すように、多層膜１０６中で酸素は相互に拡散し合っている。即ち、酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄのいずれかの組み合わせにより形成される界面は、お互いの構成元素が混ざり合った層（混合層ともいう。）を形成していることがわかる。なお、混合層は、混ざり合った層と層との中間の性質を有する。
【０１１７】
多層膜１０６中の局在準位を低減することで、多層膜１０６を用いたトランジスタに安定した電気特性を付与することができる。以下では、多層膜１０６の局在準位について、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ  Ｐｈｏｔｏｃｕｒｒｅｎｔ  Ｍｅｔｈｏｄ）によって評価した。
【０１１８】
なお、トランジスタが高い電界効果移動度を有し、かつ安定した電気特性を有するためには、多層膜１０６中のＣＰＭ測定で得られる局在準位による吸収係数を、１×１０−３ｃｍ−１未満、好ましくは３×１０−４ｃｍ−１未満とすればよい。
【０１１９】
ＣＰＭ測定を行った試料について以下に説明する。
【０１２０】
酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【０１２１】
また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【０１２２】
また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【０１２３】
ここで、ＣＰＭ測定の精度を高めるため、多層膜１０６はある程度の厚さが必要となる。具体的には、多層膜１０６に含まれる酸化物層１０６ａの厚さを３０ｎｍ、酸化物半導体層１０６ｂの厚さを１００ｎｍ、酸化物層１０６ｃの厚さを３０ｎｍとした。
【０１２４】
ＣＰＭ測定では、試料である多層膜１０６に接して設けられた第１の電極および第２の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸光係数を導出することを各波長にて行うものである。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸光係数が増加する。この吸光係数の増加分に定数を掛けることにより、試料の欠陥密度を導出することができる。
【０１２５】
図１３（Ａ）に、分光光度計によって測定した吸収係数（点線）と、ＣＰＭによって測定した吸収係数（実線）とを多層膜１０６の各層のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、ＣＰＭによって測定した吸収係数より得られたアーバックエネルギーは７８．７ｍｅＶであった。図１３（Ａ）の破線丸で囲んだエネルギー範囲においてＣＰＭによって測定した吸収係数からバックグラウンド（細点線）を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した（図１３（Ｂ）参照。）。その結果、本試料の局在準位による吸収係数は、２．０２×１０−４ｃｍ−１であることがわかった。
【０１２６】
ここで得られた局在準位は、不純物や欠陥に起因する準位と考えられる。従って、多層膜１０６は、不純物や欠陥に起因する準位が極めて少ないことがわかった。即ち、多層膜１０６を用いたトランジスタは高い電界効果移動度を有し、かつ安定した電気特性を有することがわかる。
【０１２７】
１−３−４．多層膜の結晶性
以下では、多層膜１０６に含まれる酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄの結晶性について説明する。
【０１２８】
多層膜１０６において、酸化物層１０６ａ、酸化物半導体層１０６ｂ、酸化物層１０６ｃおよび酸化物層１０６ｄは非晶質または結晶質となる。ここで、結晶質とは、微結晶、多結晶、単結晶などをいう。また、結晶部が含まれる場合は全て結晶質である。
【０１２９】
多層膜１０６において、少なくとも酸化物半導体層１０６ｂは結晶質であることが好ましい。特に、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であると好ましい。
【０１３０】
なお、ＣＡＡＣ−ＯＳは、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳは、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。
【０１３１】
ＣＡＡＣ−ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳの被成膜面の法線ベクトルまたは上面の法線ベクトルに平行な方向に揃い、かつａ−ｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【０１３２】
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳの結晶部は、被成膜面の近傍に対し上面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳへ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【０１３３】
ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、安定した電気特性を有する。
【０１３４】
酸化物半導体層１０６ｂをＣＡＡＣ−ＯＳとするためには、下地である酸化物層１０６ａがＣＡＡＣ−ＯＳと同様の結晶質であるか、非晶質であると好ましい。また、酸化物半導体層１０６ｂがＣＡＡＣ−ＯＳであるとき、酸化物半導体層１０６ｂを下地とする酸化物層１０６ｃはＣＡＡＣ−ＯＳと同様の結晶質となりやすい。ただし、酸化物層１０６ｃは結晶質に限定されず、非晶質であっても構わない。
【０１３５】
なお、酸化物層１０６ｄは、非晶質または結晶質のいずれであっても構わない。
【０１３６】
多層膜１０６を用いたトランジスタにおいて、酸化物半導体層１０６ｂはチャネルとなる層であるため、酸化物半導体層１０６ｂが高い結晶性を有すると、トランジスタに安定した電気特性を付与できるため好ましい。
【０１３７】
ここでは、多層膜１０６の結晶性について、透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって原子配列を評価した。以下に、図１４を用いて説明する。
【０１３８】
ここで、酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【０１３９】
また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を４００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【０１４０】
また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。
【０１４１】
図１４は、シリコンウェハ上に設けられた酸化シリコン膜上に設けられた多層膜１０６を含む各試料の透過電子像である。なお、各試料に対し、加熱処理は行っていない。透過電子像は、日立透過電子顕微鏡Ｈ−９５００を用いて測定した。
【０１４２】
ここで、多層膜１０６は、酸化物層１０６ａを厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物半導体層１０６ｂを厚さが１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物層１０６ｃを厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物とした。図１４（Ａ）に酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを含む透過電子像を示す。図１４（Ｂ）は、酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面近傍の拡大図であり、図１４（Ｃ）は酸化物層１０６ａと酸化物半導体層１０６ｂとの界面近傍の拡大図であり、図１４（Ｄ）は酸化シリコン膜と酸化物層１０６ａとの界面近傍の拡大図である。
【０１４３】
図１４より、酸化物層１０６ａは非晶質であることがわかった。なお、酸化物層１０６ｃは、酸化物半導体層１０６ｂとの界面近傍に結晶部を有する結晶質であることがわかった。また、酸化物半導体層１０６ｂは、酸化物層１０６ａとの界面から高い結晶性を有する結晶質であることがわかった。なお、酸化物半導体層１０６ｂの結晶部の原子配列は、酸化物半導体層１０６ｂの上面と平行な面に並んだ層状の配列を形成することがわかった。また、酸化物半導体層１０６ｂの結晶部と結晶部の間に明確な結晶粒界は見られなかった。
【０１４４】
酸化物半導体層１０６ｂが結晶質であったことは、図９に示したＴｏＦ−ＳＩＭＳの結果とも適合する。即ち、酸化物層１０６ａおよび酸化物層１０６ｃによって酸化物半導体層１０６ｂへのシリコンなどの不純物の混入が少なくなり、酸化物半導体層１０６ｂの結晶性の低下が起こらなかったと考えられる。
【０１４５】
このように、チャネルが形成される酸化物半導体層１０６ｂが高い結晶性を有し、かつ不純物や欠陥などに起因する準位が少ないと考えられるため、多層膜１０６を用いたトランジスタは安定した電気特性を有することがわかる。
【０１４６】
ここでは、絶縁表面上、非晶質膜上または非晶質絶縁膜上に、高い結晶性を有する酸化物半導体層が形成されるモデルについて、図１５乃至図１７を用いて説明する。
【０１４７】
図１５（Ａ）は、高い配向性を有する多結晶酸化物半導体を含むターゲット１０００にイオン１００１が衝突し、結晶性を有するスパッタリング粒子１００２が剥離する様子を示した模式図である。結晶粒は、ターゲット１０００の表面と平行な劈開面を有する。また、結晶粒は、原子間の結合の弱い部分を有する。結晶粒にイオン１００１が衝突した際に、原子間の結合の弱い部分の原子間結合が切れる。従って、スパッタリング粒子１００２は、劈開面および原子間の結合の弱い部分によって切断され、平板状（またはペレット状）で剥離する。スパッタリング粒子１００２のｃ軸方向は、スパッタリング粒子１００２の平面に垂直な方向である（図１５（Ｂ）参照。）。なお、スパッタリング粒子１００２の有する平面の円相当径は、結晶粒の平均粒径の１／３０００以上１／２０以下、好ましくは１／１０００以上１／３０以下である。なお、面の円相当径とは、面の面積と等しい正円の直径をいう。
【０１４８】
または、結晶粒の一部が劈開面から粒子として剥離し、プラズマ１００５に曝されることで原子間の結合の弱い部分から結合が切れ、複数のスパッタリング粒子１００２が生成される。
【０１４９】
イオン１００１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。具体的には、イオン１００１がターゲット１０００の表面に衝突した際に、ターゲット１０００の結晶性が低下すること、または非晶質化することを抑制できる。
【０１５０】
ここで、高い配向性を有する多結晶酸化物半導体を含むターゲット１０００の一例として、図１６（Ａ）に、結晶のａ−ｂ面と平行に見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を示す。また、図１６（Ａ）において、破線で囲った部分を拡大し図１６（Ｂ）に示す。
【０１５１】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒において、図１６（Ｂ）に示すガリウム原子または／および亜鉛原子ならびに酸素原子を有する第１の層と、ガリウム原子または／および亜鉛原子ならびに酸素原子を有する第２の層と、の間の面が劈開面である。これは、第１の層および第２の層の有するマイナスの電荷を有する酸素原子同士が近距離にあるためである（図１６（Ｂ）の囲み部参照。）。このように、劈開面はａ−ｂ面に平行な面である。また、図１６に示したＩｎ−Ｇａ−Ｚｎ酸化物の結晶は六方晶であるため、前述の平板状の結晶粒は内角が１２０°である正六角形の面を有する六角柱状となりやすい。
【０１５２】
スパッタリング粒子１００２は、帯電させることが好ましい。なお、スパッタリング粒子１００２の角部にそれぞれ同じ極性の電荷がある場合、スパッタリング粒子１００２の形状が維持されるよう相互作用が起こる（反発し合う）ため好ましい（図１５（Ｂ）参照。）。スパッタリング粒子１００２が、例えばプラスに帯電することが考えられる。帯電するタイミングは特に問わないが、具体的にはイオン１００１の衝突時に電荷を受け取ることでプラスに帯電させればよい。または、プラズマ１００５が生じている場合、スパッタリング粒子１００２をプラズマ１００５に曝すことでプラスに帯電させればよい。または、酸素の陽イオンであるイオン１００１をスパッタリング粒子１００２の側面、上面または下面に結合させることでプラスに帯電させればよい。
【０１５３】
以下に、スパッタリング粒子の被成膜面に堆積する様子を図１７を用いて説明する。なお、図１７では、既に堆積済みのスパッタリング粒子を点線で示す。
【０１５４】
図１７（Ａ）に、非晶質膜１００４上にスパッタリング粒子１００２が堆積して形成された酸化物半導体層１００３を示す。図１７（Ａ）より、スパッタリング粒子１００２がプラズマ１００５に曝されることによりプラスに帯電していることで、スパッタリング粒子１００２は、他のスパッタリング粒子１００２の堆積していない領域に堆積していく。これは、スパッタリング粒子１００２がプラスに帯電していることにより、スパッタリング粒子１００２同士が互いに反発し合うためである。このようなスパッタリング粒子の堆積は、絶縁表面上または非晶質絶縁膜上においても可能となる。
【０１５５】
図１７（Ｂ）は、図１７（Ａ）の一点鎖線Ｘ−Ｙに対応する断面図である。酸化物半導体層１００３は、ｃ軸方向が平面と垂直である平板状のスパッタリング粒子１００２が整然と堆積することによって形成される。従って、酸化物半導体層１００３は、被形成面に垂直な方向に結晶のｃ軸が揃ったＣＡＡＣ−ＯＳとなる。以上に示したモデルをとることにより、絶縁表面上、非晶質膜上または非晶質絶縁膜上であっても結晶性高くＣＡＡＣ−ＯＳを形成することができる。
【０１５６】
１−４．製造装置について
酸化物半導体層１０６ｂに含まれる不純物濃度が低いことによって、トランジスタの電気特性は安定となる。また、酸化物半導体層１０６ｂが高い結晶性を有することで、酸化物半導体層１０６ｂが非晶質である場合と比べて、トランジスタの電気特性は安定となる。以下では、不純物濃度が低く、結晶性の高い酸化物半導体層１０６ｂとなる酸化物半導体層１３６ｂを成膜するための成膜装置について説明する。
【０１５７】
まずは、成膜時に不純物の入り込みが少ない成膜装置の構成について図１８を用いて説明する。
【０１５８】
図１８（Ａ）は、マルチチャンバーの成膜装置の上面図である。該成膜装置は、基板を収容するカセットポート７４を３つ有する大気側基板供給室７１と、ロードロック室７２ａおよびアンロードロック室７２ｂと、搬送室７３と、搬送室７３ａと、搬送室７３ｂと、基板加熱室７５と、成膜室７０ａと、成膜室７０ｂと、を有する。大気側基板供給室７０は、ロードロック室７２ａおよびアンロードロック室７２ｂと接続する。ロードロック室７２ａおよびアンロードロック室７２ｂは、搬送室７３ａおよび搬送室７３ｂを介して搬送室７３と接続する。基板加熱室７５、成膜室７０ａおよび成膜室７０ｂは、搬送室７３とのみ接続する。なお、各室の接続部にはゲートバルブ（ＧＶ）が設けられており、大気側基板供給室７１を除き、各室を独立して真空状態に保持することができる。また、大気側基板供給室７０および搬送室７３は、一以上の基板搬送ロボット７６を有し、基板を搬送することができる。ここで、基板加熱室７５は、プラズマ処理室を兼ねると好ましい。枚葉式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露することなく搬送可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
【０１５９】
図１８（Ｂ）は、図１８（Ａ）と構成の異なるマルチチャンバーの成膜装置の上面図である。該成膜装置は、カセットポート８４を有する大気側基板供給室８１と、ロード／アンロードロック室８２と、搬送室８３と、基板加熱室８５と、成膜室８０ａと、成膜室８０ｂと、成膜室８０ｃと、成膜室８０ｄと、を有する。大気側基板供給室８１、基板加熱室８５、成膜室８０ａ、成膜室８０ｂ、成膜室８０ｃおよび成膜室８０ｄは、搬送室８３を介してそれぞれ接続される。
【０１６０】
なお、各室の接続部にはゲートバルブ（ＧＶ）が設けられており、大気側基板供給室８１を除き各室を独立して真空状態に保持することができる。また、大気側基板供給室８１および搬送室８３は一以上の基板搬送ロボット８６を有し、ガラス基板を搬送することができる。
【０１６１】
ここで、図１９を用いて図１８（Ａ）に示す成膜室（スパッタリング室）の詳細について説明する。成膜室８０は、ターゲット８７と、防着板８８と、基板ステージ９０と、を有する。なお、ここでは基板ステージ９０には、ガラス基板８９が設置されている。基板ステージ９０は、図示しないが、ガラス基板８９を保持する基板保持機構や、ガラス基板８９を裏面から加熱する裏面ヒーターなどを備えていても良い。また、防着板８８によって、ターゲット８７からスパッタリングされる粒子が不要な領域に堆積することを抑制できる。
【０１６２】
また、図１９（Ａ）に示す成膜室８０ｂは、ゲートバルブを介して、搬送室８３と接続しており、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている。搬送室８３には、基板搬送ロボット８６が設けられており、成膜室８０ｂとロード／アンロードロック室８２とのガラス基板の受け渡しを行うことができる。また、ロード／アンロードロック室８２は、一つの真空チャンバー内で上下に分かれており、いずれか一方をロード室として用い、他方をアンロード室として用いることができる。このような構造とすることで、スパッタリング装置の設置面積を縮小することができるため、好適である。
【０１６３】
また、図１９（Ａ）に示す成膜室８０ｂは、マスフローコントローラ９７を介して精製機９４と接続される。なお、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。成膜室８０などに用いるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いる。露点の低い酸素ガス、希ガス（アルゴンガスなど）などを用いることで、成膜時に混入する水分を低減することができる。
【０１６４】
また、図１９（Ａ）に示す成膜室８０ｂは、バルブを介してクライオポンプ９５ａと接続され、搬送室８３は、ゲートバルブを介してクライオポンプ９５ｂと接続され、ロード／アンロードロック室８２は、ゲートバルブを介して真空ポンプ９６と接続される。なお、ロード／アンロードロック室８２は、ロードロック室、アンロードロック室をそれぞれ独立して真空ポンプと接続してもよい。また、成膜室８０ｂおよび搬送室８３は、それぞれゲートバルブを介して真空ポンプ９６と接続される。
【０１６５】
なお、真空ポンプ９６は、例えば、ドライポンプおよびメカニカルブースターポンプが直列に接続されたものとすればよい。このような構成とすることで、成膜室８０ｂおよび搬送室８３は、大気圧から低真空（０．１Ｐａ〜１０Ｐａ程度）までは真空ポンプ９６を用いて排気し、バルブを切り替えて低真空から高真空（１×１０−４Ｐａ〜１×１０−７Ｐａ）まではクライオポンプ９５ａまたはクライオポンプ９５ｂを用いて排気される。
【０１６６】
次に、図１９（Ｂ）を用いて図１８（Ｂ）に示す成膜室の一例について説明する。
【０１６７】
図１９（Ｂ）に示す成膜室８０はゲートバルブを介して、搬送室８３と接続しており、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている。
【０１６８】
図１９（Ｂ）に示す成膜室８０ｂは、ガス加熱機構９８を介してマスフローコントローラ９７と接続され、ガス加熱機構９８はマスフローコントローラ９７を介して精製機９４と接続される。ガス加熱機構９８により、成膜室８０に用いるガスを４０℃以上４００℃以下、または５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構９８、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。
【０１６９】
図１９（Ｂ）に示す成膜室８０ｂは、バルブを介してターボ分子ポンプ９５ｃおよび真空ポンプ９６ｂと接続される。なお、ターボ分子ポンプ９５ｃは、補助ポンプとしてバルブを介して真空ポンプ９６ａが設けられる。真空ポンプ９６ａおよび真空ポンプ９６ｂは真空ポンプ９６と同様の構成とすればよい。
【０１７０】
また、図１９（Ｂ）に示す成膜室８０ｂは、クライオトラップ９９が設けられる。
【０１７１】
ターボ分子ポンプ９５ｃは大きいサイズの分子（原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで、水などの比較的融点の高い分子（原子）に対する排気能力が高い、クライオトラップ９９が成膜室８０に接続された構成としている。クライオトラップ９９の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ９９が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
【０１７２】
また、図１９（Ｂ）に示す搬送室８３は、真空ポンプ９６ｂ、クライオポンプ９５ｄおよびクライオポンプ９５ｅとそれぞれバルブを介して接続される。クライオポンプが１台の場合、クライオポンプをリジェネしている間は排気することができないが、クライオポンプを２台以上並列に接続することで、１台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる。なお、クライオポンプのリジェネとは、クライオポンプ内にため込まれた分子（原子）を放出する処理をいう。クライオポンプは、分子（原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
【０１７３】
また、図１９（Ｂ）に示すロード／アンロードロック室８２は、クライオポンプ９５ｆおよび真空ポンプ９６ｃとそれぞれバルブを介して接続される。なお、真空ポンプ９６ｃは真空ポンプ９６と同様の構成とすればよい。
【０１７４】
成膜室８０ｂに、ターゲット対向式スパッタリング装置を適用してもよい。
【０１７５】
なお、成膜室８０ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
【０１７６】
次に、図２０を用いて図１８（Ｂ）に示す基板加熱室の一例の排気について説明する。
【０１７７】
図２０に示す基板加熱室８５はゲートバルブを介して、搬送室８３と接続している。なお、搬送室８３はゲートバルブを介してロード／アンロードロック室８２と接続されている。なお、ロード／アンロードロック室８２の構成は図１９（Ａ）または図１９（Ｂ）の構成と同様である。
【０１７８】
図２０に示す基板加熱室８５は、マスフローコントローラ９７を介して精製機９４と接続される。なお、精製機９４およびマスフローコントローラ９７は、ガス種の数だけ設けられるが、簡単のため一つのみを示す。また、基板加熱室８５は、バルブを介して真空ポンプ９６ｂと接続される。
【０１７９】
また、基板加熱室８５は、基板ステージ９２を有する。基板ステージ９２は、少なくとも１枚の基板が設置できればよく、複数の基板を設置可能な基板ステージとしても構わない。また、基板加熱室８５は、加熱機構９３を有する。加熱機構９３は、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
【０１８０】
なお、成膜室８０ｂおよび基板加熱室８５の背圧は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。
【０１８１】
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが１８である気体分子（原子）の分圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
【０１８２】
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが２８である気体分子（原子）の分圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
【０１８３】
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが４４である気体分子（原子）の分圧が３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
【０１８４】
なお、成膜室８０ｂおよび基板加熱室８５は、リークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
【０１８５】
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。
【０１８６】
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
【０１８７】
また、成膜室８０ｂおよび基板加熱室８５は、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
【０１８８】
なお、成膜室、基板加熱室、搬送室などの真空室内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ  ＣＧＭ−０５１を用いればよい。なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
【０１８９】
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
【０１９０】
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
【０１９１】
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【０１９２】
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【０１９３】
成膜装置の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【０１９４】
なお、成膜ガスを流す直前に精製機を設ける場合、精製機から成膜室までの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
【０１９５】
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、成膜ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
【０１９６】
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に流しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物半導体層を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
【０１９７】
または、加熱した希ガスなどの不活性ガスまたは酸素などを流すことで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスを流すことで成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、または５０℃以上２００℃以下である不活性ガスまたは酸素などを流すことで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
【０１９８】
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましく、例えば後述する基板１００と同様の基板を用いてもよい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
【０１９９】
以上の成膜装置を用いて、酸化物半導体層を成膜することで、酸化物半導体層への不純物の入り込みを抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体層に接する膜を成膜することで、酸化物半導体層に接する膜から酸化物半導体層へ不純物の入り込みを抑制できる。
【０２００】
次に、上述した成膜装置を用いて、酸化物層１０６ａとなる酸化物層１３６ａ、酸化物半導体層１０６ｂとなる酸化物半導体層１３６ｂおよび酸化物層１０６ｃとなる酸化物層１３６ｃを成膜する方法について説明する。
【０２０１】
次に、酸化物層１３６ａを成膜する。酸化物層１３６ａは、基板加熱温度を室温（２５℃）以上６００℃以下、好ましくは７０℃以上５５０℃以下、さらに好ましくは１００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物層１３６ａの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物層１３６ａの結晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物層１３６ａが成膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。酸化物層１３６ａは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、圧力を安定させるために１０秒以上１０００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物層１３６ａを成膜する際の不純物の混入量を低減できる。ただし、酸化物層１３６ａは、非晶質であってもよいため、意図的に７０℃未満の低温、酸素ガスの割合が３０体積％未満として成膜しても構わない。
【０２０２】
次に、酸化物半導体層１３６ｂを成膜する。ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２０℃または２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることでＺｎなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、ターゲットは、十分に冷却されていることが好ましい。
【０２０３】
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的にはＣｕ）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。ここで、十分な量の冷却水は、ターゲットの大きさにもよるが、例えば直径が３００ｍｍである正円形のターゲットの場合、３Ｌ／ｍｉｎ以上、５Ｌ／ｍｉｎ以上または１０Ｌ／ｍｉｎ以上とすればよい。
【０２０４】
酸化物半導体層１３６ｂは、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物半導体層１３６ｂの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物半導体層１３６ｂの結晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物半導体層１３６ｂが成膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。
【０２０５】
なお、ターゲットがＺｎを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Ｚｎの揮発が起こりにくい酸化物半導体層１３６ｂを得ることができる。
【０２０６】
酸化物半導体層１３６ｂは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、圧力を安定させるために１０秒以上１０００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物半導体層１３６ｂを成膜する際の不純物の混入量を低減できる。このとき、ターゲットと基板との距離を４０ｍｍ以下、好ましくは２５ｍｍ以下とする。このような条件で酸化物半導体層１３６ｂを成膜することで、スパッタリング粒子と、別のスパッタリング粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタリング粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物濃度を低減できる。
【０２０７】
例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）における平均自由行程は、水素分子（Ｈ２）が４８．７ｍｍ、ヘリウム原子（Ｈｅ）が５７．９ｍｍ、水分子（Ｈ２Ｏ）が３１．３ｍｍ、エタン分子（ＣＨ４）が１３．２ｍｍ、ネオン原子（Ｎｅ）が４２．３ｍｍ、窒素分子（Ｎ２）が２３．２ｍｍ、一酸化炭素分子（ＣＯ）が１６．０ｍｍ、酸素分子（Ｏ２）が２６．４ｍｍ、アルゴン原子（Ａｒ）が２８．３ｍｍ、二酸化炭素分子（ＣＯ２）が１０．９ｍｍ、クリプトン原子（Ｋｒ）が１３．４ｍｍ、キセノン原子（Ｘｅ）が９．６ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。
【０２０８】
平均自由行程は、圧力、温度および分子（原子）の直径から決まる。圧力および温度を一定とした場合は、分子（原子）の直径が大きいほど平均自由行程は短くなる。なお、各分子（原子）の直径は、Ｈ２が０．２１８ｎｍ、Ｈｅが０．２００ｎｍ、Ｈ２Ｏが０．２７２ｎｍ、ＣＨ４が０．４１９ｎｍ、Ｎｅが０．２３４ｎｍ、Ｎ２が０．３１６ｎｍ、ＣＯが０．３８０ｎｍ、Ｏ２が０．２９６ｎｍ、Ａｒが０．２８６ｎｍ、ＣＯ２が０．４６０ｎｍ、Ｋｒが０．４１５ｎｍ、Ｘｅが０．４９１ｎｍである。
【０２０９】
従って、分子（原子）の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、分子（原子）の直径が大きいために結晶性を低下させる。そのため、例えば、Ａｒ以上の直径を有する分子（原子）は結晶性を低下させる不純物になりやすいといえる。
【０２１０】
次に、酸化物層１３６ｃを成膜する。酸化物層１３６ｃは、基板加熱温度を室温（２５℃）以上６００℃以下、好ましくは７０℃以上５５０℃以下、さらに好ましくは１００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。成膜時の加熱温度が高いほど、酸化物層１３６ｃの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、酸化物層１３６ｃの結晶性は高くなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高い酸化物層１３６ｃが成膜される。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。酸化物層１３６ｃは、基板を成膜室に搬送した後、成膜ガスを流し、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、圧力を安定させるために１０秒以上１０００秒以下、好ましくは１５秒以上７２０秒以下保持してから成膜する。圧力を安定させるために上述の時間保持することで、酸化物層１３６ｃを成膜する際の不純物の混入量を低減できる。
【０２１１】
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、酸化物半導体層１３６ｂ中の不純物濃度を低減することができる。
【０２１２】
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲気にて加熱処理を行うと、酸化物半導体層１３６ｂ中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
【０２１３】
酸化物半導体層１３６ｂは、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。
【０２１４】
具体的には、酸化物半導体層１３６ｂ中の水素濃度は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２１５】
また、酸化物半導体層１３６ｂ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２１６】
また、酸化物半導体層１３６ｂ層中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０２１７】
また、酸化物半導体層１３６ｂは、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
【０２１８】
なお、ＴＤＳ分析にて放出量を測定する方法については、後述の酸素原子の放出量の測定方法についての記載を参照する。
【０２１９】
以上のようにして、酸化物半導体層１３６ｂおよび酸化物層１３６ｃを成膜することで、酸化物半導体層１３６ｂの結晶性を高くでき、かつ酸化物半導体層１３６ｂ、酸化物層１３６ｃ、および酸化物半導体層１３６ｂと酸化物層１３６ｃとの界面における不純物濃度を低減することができる。
【０２２０】
２．トランジスタについて
以下では、酸化物半導体層１０６ｂにチャネルが形成される、多層膜１０６を用いたトランジスタについて説明する。
【０２２１】
２−１．トランジスタ構造（１）
本項では、トップゲート型トランジスタについて説明する。
【０２２２】
２−１−１．トランジスタ構造（１−１）
ここでは、トップゲート型トランジスタの一種であるトップゲートトップコンタクト構造（ＴＧＴＣ構造）のトランジスタについて図２１を用いて説明する。
【０２２３】
図２１に、ＴＧＴＣ構造であるトランジスタの上面図および断面図を示す。図２１（Ａ）は、トランジスタの上面図を示す。図２１（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図２１（Ｂ）に示す。なお、図２１（Ｂ）において、ソース電極１１６ａおよび多層膜１０６の近傍を拡大した図を図２１（Ｄ）に示す。また、図２１（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図２１（Ｃ）に示す。
【０２２４】
図２１（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に設けられた酸化物層１０６ａ、酸化物層１０６ａ上に設けられた酸化物半導体層１０６ｂ、酸化物半導体層１０６ｂ上に設けられた酸化物層１０６ｃ、および少なくとも酸化物半導体層１０６ｂの側面に接して設けられた酸化物層１０６ｄを含む多層膜１０６と、下地絶縁膜１０２および多層膜１０６上に設けられたソース電極１１６ａおよびドレイン電極１１６ｂと、多層膜１０６上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に設けられたゲート電極１０４と、多層膜１０６、ソース電極１１６ａ、ドレイン電極１１６ｂ、ゲート絶縁膜１１２およびゲート電極１０４上に設けられ、ソース電極１１６ａおよびドレイン電極１１６ｂに達する開口部を有する保護絶縁膜１１８と、保護絶縁膜１１８上に設けられ、保護絶縁膜１１８の開口部を介してソース電極１１６ａおよびドレイン電極１１６ｂと接する配線１２２ａおよび配線１２２ｂと、を有する。なお、トランジスタのゲート電極１０４は、ソース電極１１６ａおよびドレイン電極１１６ｂと重ならない構造である。なお、トランジスタは、下地絶縁膜１０２を有さなくても構わない。
【０２２５】
なお、ソース電極１１６ａおよびドレイン電極１１６ｂに用いる導電膜の種類によっては、多層膜１０６の一部から酸素を奪い、または混合層（導電膜の主成分である金属元素が多層膜１０６中に入り込んだ層）を形成し、チャネルとソース電極１１６ａおよびドレイン電極１１６ｂとの間に、多層膜１０６中にソース領域およびドレイン領域を形成することがある。図２１（Ｂ）では、ソース領域およびドレイン領域をｎ層と表記し、点線で示す。
【０２２６】
図２１に示すトランジスタにおいて、チャネル形成領域は、ソース電極１１６ａとドレイン電極１１６ｂとに挟まれ、かつゲート電極１０４と重なる多層膜１０６である。ここでは、酸化物半導体層１０６ｂに流れる電流の主経路をチャネルと呼ぶ。
【０２２７】
図２１（Ｃ）に示すように、トランジスタのチャネルを形成する酸化物半導体層１０６ｂは、酸化物層１０６ｄが側面に設けられる構造となっている。酸化物半導体層１０６ｂの側面は、保護膜がない場合、酸素欠損などが生じやすく、また不純物濃度が高くなりやすい領域である。当該側面において、酸素欠損や不純物が多く存在すると、当該側面においてしきい値電圧の異なる第２のトランジスタが形成されたように振る舞うことがあり、トランジスタの電気特性がばらついてしまう。図２１に示すトランジスタは、酸化物層１０６ｄが酸化物半導体層１０６ｂの側面を保護していることにより、当該側面に、酸素欠損が生じることがなく、また不純物濃度が高くなることがない。従って、電気特性の安定したトランジスタとなる。
【０２２８】
また、図２１（Ｃ）において、下地絶縁膜１０２は、厚さの異なる三つの領域を有する。具体的には、酸化物層１０６ａと接する第１の領域が最も厚さが大きく、酸化物層１０６ｄの外周（図２１（Ａ）参照。）と同じか、酸化物層１０６ｄの外周よりも外側にある第２の領域が次に厚さが大きく、第２の領域のさらに外側にある第３の領域が最も厚さが小さい。
【０２２９】
多層膜１０６は、前項で示した多層膜１０６についての記載を参照する。図２１に示すトランジスタは、多層膜１０６に含まれる酸化物半導体層１０６ｂにチャネルが形成されるトランジスタである。酸化物半導体層１０６ｂは、広いバンドギャップを有し、また実質的に真性であるため、トランジスタがオフ状態のときのリーク電流（オフ電流ともいう。）が極めて小さいトランジスタである。具体的には、チャネル長が３μｍ、チャネル幅が１０μｍのトランジスタにおいて、オフ電流を１×１０−２０Ａ未満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とすることができる。即ち、オンオフ比が１５桁以上５０桁以下、好ましくは２０桁以上５０桁以下、さらに好ましくは２０桁以上１５０桁以下とすることができる。
【０２３０】
図２１に示すトランジスタは、多層膜１０６の一部として側面に曲面を有する酸化物層１０６ｄが設けられており、また厚さの異なる三つの領域を有する下地絶縁膜１０２を有するため、上層に形成する膜の段差被覆性が高くなり、膜の割れや鬆の発生が抑制される。従って、膜の割れや鬆によって外部から不純物が入り込むことがなく、安定した電気特性を有するトランジスタとなる。
【０２３１】
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【０２３２】
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
【０２３３】
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０２３４】
下地絶縁膜１０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０２３５】
下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２３６】
なお、過剰酸素とは、加熱処理により酸化物層中、酸化物半導体層中、酸化シリコン層中、酸化窒化シリコン層中などを移動可能な酸素、化学量論的組成である酸素より過剰に存在する酸素、または酸素欠損に入り酸素欠損を低減する機能を有する酸素をいう。
【０２３７】
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【０２３８】
ここで、加熱処理によって酸素を放出するとは、ＴＤＳ分析にて放出される酸素が酸素原子に換算して１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【０２３９】
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【０２４０】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０２４１】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（２）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【０２４２】
【数２】
2014099430.tif 000004
【０２４３】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（２）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
【０２４４】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【０２４５】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【０２４６】
または、加熱処理によって酸素を放出するとは、過酸化ラジカルを含むことをいう。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含むとは、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することをいう。
【０２４７】
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ＲＢＳにより測定した値である。
【０２４８】
ソース電極１１６ａおよびドレイン電極１１６ｂは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。なお、ソース電極１１６ａとドレイン電極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
【０２４９】
ゲート絶縁膜１１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０２５０】
ゲート絶縁膜１１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。
【０２５１】
ゲート絶縁膜１１２の厚さは、酸化物層１０６ａおよび下地絶縁膜１０２の形状によって最適値を有する。ここで、酸化物層１０６ａの厚さをＨＳ１、下地絶縁膜１０２の第２の領域の厚さと第３の領域の厚さの差をＨＯ１とし、第１の領域と第２の領域の厚さの差をＨＯ２とする。このとき、ゲート絶縁膜１１２の厚さは、ＨＳ１以上、好ましくは（ＨＳ１＋ＨＯ２）以上、さらに好ましくは（ＨＳ１＋ＨＯ２＋ＨＯ１）以上とする。また、ゲート絶縁膜１１２の厚さは、１００ｎｍ以下、好ましくは５０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。ゲート絶縁膜１１２の厚さを前述の範囲にすることで、酸化物層１０６ｄを介して酸化物半導体層１０６ｂにゲート電極１０４からの電界を印加することができるため、トランジスタのオンオフの切り替えが速やかに行われ、トランジスタを高速動作させることができる。
【０２５２】
ゲート電極１０４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０２５３】
なお、図２１（Ａ）に示すように、ゲート電極１０４の外側まで多層膜１０６が設けられる構成に限定されず、多層膜１０６がゲート電極１０４の内側に含まれるように設けられてもよい。こうすることで、基板１００側から光が入射した際に、多層膜１０６中で光によってキャリアが生成されることを抑制することができる。
【０２５４】
なお、図２１（Ａ）では、多層膜１０６がゲート電極１０４よりも外側まで形成されているが、多層膜１０６中で光によってキャリアが生成されることを抑制するために、ゲート電極１０４の内側に多層膜１０６が形成されていても構わない。
【０２５５】
保護絶縁膜１１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０２５６】
保護絶縁膜１１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２５７】
または、保護絶縁膜１１８は、例えば、１層目を第１の酸化シリコン層とし、２層目を第２の酸化シリコン層とし、３層目を窒化シリコン層とした多層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２５８】
または、保護絶縁膜１１８は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。窒化シリコン層は水素および窒素の放出量の多い窒化シリコン層を用いる。水素、窒素の放出量は、ＴＤＳ分析にて測定すればよい。具体的には、ＴＤＳ分析による水素の放出量が１×１０２０個／ｃｍ３以上、好ましくは５×１０２０個／ｃｍ３以上、さらに好ましくは１×１０２１個／ｃｍ３以上である窒化シリコン層を用いる。また、ＴＤＳ分析による窒素の放出量が１×１０１９個／ｃｍ３以上、好ましくは５×１０１９個／ｃｍ３以上、さらに好ましくは１×１０２０個／ｃｍ３以上である窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。保護絶縁膜１１８の１層目に窒化シリコン層を用いることで、窒化シリコン層から放出される水素、窒素などによって多層膜１０６の上面のキャリア密度を高くすることができ、ソース電極１１６ａおよびドレイン電極１１６ｂ間の抵抗が低減されるため、トランジスタの電界効果移動度を高くすることができる。
【０２５９】
配線１２２ａおよび配線１２２ｂは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。なお、配線１２２ａおよび配線１２２ｂは同一組成であってもよいし、異なる組成であってもよい。
【０２６０】
下地絶縁膜１０２、ゲート絶縁膜１１２および保護絶縁膜１１８の少なくともいずれかが過剰酸素を含む絶縁膜を含む場合、過剰酸素によって酸化物半導体層１０６ｂの酸素欠損を低減することができる。
【０２６１】
以上のようにして構成されたトランジスタは、多層膜１０６の酸化物半導体層１０６ｂにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。また、多層膜１０６の一部として側面に曲面を有する酸化物層１０６ｄが設けられており、厚さの異なる三つの領域を有する下地絶縁膜１０２を有するため、上層の段差被覆性が高く、さらに安定した電気特性を有するトランジスタとなる。
【０２６２】
２−１−２．トランジスタ構造（１−１）の作製方法
ここで、図２１に示したトランジスタの作製方法について図２２および図２３を用いて説明する。
【０２６３】
まずは、基板１００を準備する。
【０２６４】
次に、下地絶縁膜１０２となる絶縁膜を成膜する。
【０２６５】
ここで、下地絶縁膜１０２となる絶縁膜を３層構造とする場合について説明する。まず、窒化シリコン層を成膜する。次に、第１の酸化シリコン層を成膜する。次に、酸化シリコン層に酸素イオンを添加する処理を行ってもよい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、第２の酸化シリコン層を成膜することで下地絶縁膜１０２となる絶縁膜を形成すればよい。
【０２６６】
窒化シリコン層は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、高周波電力を供給することで成膜すればよい。
【０２６７】
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよび窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーおよび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
【０２６８】
従って、上述の方法によって、水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層とすることができる。
【０２６９】
第１の酸化シリコン層は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１６０℃以上３５０℃以下、好ましくは１８０℃以上２６０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力１００Ｐａ以上２５０Ｐａ以下、好ましくは１００Ｐａ以上２００Ｐａ以下として、電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給することで成膜すればよい。
【０２７０】
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、過剰酸素を含む第１の酸化シリコン層を成膜することができる。
【０２７１】
第２の酸化シリコン層は、ＣＶＤ法の一種であるプラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
【０２７２】
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで、第２の酸化シリコン層中の水素含有量を低減し、かつダングリングボンドを低減することができる。
【０２７３】
以上のようにして、欠陥密度の小さい第２の酸化シリコン層を成膜する。即ち、第２の酸化シリコン層は、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、または５×１０１６ｓｐｉｎｓ／ｃｍ３以下とすることができる。
【０２７４】
次に、酸化物層１０６ａと、酸化物層１０６ａ上に設けられた酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に設けられた酸化物層１０６ｃと、少なくとも酸化物半導体層１０６ｂの側面に接して設けられた酸化物層１０６ｄと、を有する多層膜１０６を形成する。このとき、下地絶縁膜１０２となる絶縁膜は、一部がエッチングされて下地絶縁膜１３３となる（図２２（Ａ）参照。）。下地絶縁膜１３３および多層膜１０６の形成方法については、図３乃至図５の記載を参照する。
【０２７５】
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を成膜する。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜をスパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
【０２７６】
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の一部をエッチングし、ソース電極１１６ａおよびドレイン電極１１６ｂを形成するとともに、下地絶縁膜１３３の一部がエッチングされ、下地絶縁膜１０２となる（図２２（Ｂ）参照。）。下地絶縁膜１０２は、２回に分けて一部がエッチングされることにより、厚さの異なる三つの領域を有する。
【０２７７】
次に、ゲート絶縁膜１４２を成膜する（図２２（Ｃ）参照。）。ゲート絶縁膜１４２は、ゲート絶縁膜１１２として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０２７８】
次に、ゲート電極１０４となる導電膜を成膜する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０２７９】
次に、ゲート電極１０４となる導電膜の一部をエッチングし、ゲート電極１０４を形成する。また、ゲート電極１０４と同様の上面形状にゲート絶縁膜１４２をエッチングし、ゲート絶縁膜１１２を形成する（図２３（Ａ）参照。）。
【０２８０】
次に、保護絶縁膜１１８を成膜する（図２３（Ｂ）参照。）。保護絶縁膜１１８は、保護絶縁膜１１８として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。保護絶縁膜１１８は、多層膜１０６の一部として側面に曲面を有する酸化物層１０６ｄが設けられており、下地絶縁膜１０２が厚さの異なる三つの領域を有することにより、段差被覆性が高く、形状不良が発生しにくい。
【０２８１】
ここで、保護絶縁膜１１８を３層構造とする場合について説明する。まず、第１の酸化シリコン層を成膜する。次に、第２の酸化シリコン層を成膜する。次に、第２の酸化シリコン層に酸素イオンを添加する処理を行うと好ましい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層を成膜することで、保護絶縁膜１１８を形成すればよい。
【０２８２】
第１の酸化シリコン層は、ＣＶＤ法の一種であるプラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
【０２８３】
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで、第１の酸化シリコン層中の水素含有量を低減し、かつダングリングボンドを低減することができる。
【０２８４】
以上のようにして、欠陥密度の小さい第１の酸化シリコン層を成膜する。即ち、第１の酸化シリコン層１１８ａは、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、または５×１０１６ｓｐｉｎｓ／ｃｍ３以下とすることができる。
【０２８５】
第２の酸化シリコン層は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１６０℃以上３５０℃以下、好ましくは１８０℃以上２６０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力１００Ｐａ以上２５０Ｐａ以下、好ましくは１００Ｐａ以上２００Ｐａ以下として、電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給することで成膜すればよい。
【０２８６】
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、過剰酸素を含む第２の酸化シリコン層を成膜することができる。
【０２８７】
窒化シリコン層は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、高周波電力を供給することで成膜すればよい。
【０２８８】
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよび窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーおよび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
【０２８９】
従って、上述の方法によって、水素およびアンモニアの放出量が少ない窒化シリコン層を成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層とすることができる。
【０２９０】
また、保護絶縁膜１１８を２層構造とする場合について説明する。まず、窒化シリコン層を成膜する。次に、酸化シリコン層を成膜する。
【０２９１】
窒化シリコン層は、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス、アンモニアガスおよびアルゴンガスを用いて圧力１０Ｐａ以上１００Ｐａ以下、好ましくは２０Ｐａ以上５０Ｐａ以下として、高周波電力を供給することで成膜すればよい。
【０２９２】
なお、アンモニアガスはシリコンを含む堆積性ガスの流量の３０倍以上１０００倍以下、好ましくは５０倍以上５００倍以下とする。このような条件とすることで、水素および窒素の放出量が多い窒化シリコン層を成膜することができる。
【０２９３】
窒化シリコン層から水素およびアンモニアの放出が起こることで、多層膜１０６の上面にキャリア密度の高い領域を形成することができる。従って、ソース電極１１６ａおよびドレイン電極１１６ｂ間の抵抗が低減されるため、トランジスタの電界効果移動度を高くすることができる。
【０２９４】
なお、保護絶縁膜１１８の成膜前に、ゲート電極１０４、ゲート絶縁膜１１２をマスクとして、多層膜１０６に多層膜１０６を低抵抗化する不純物を添加してもよい。当該不純物として、水素、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いる。
【０２９５】
次に、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理により、下地絶縁膜１０２、ゲート絶縁膜１１２、保護絶縁膜１１８の少なくともいずれかから過剰酸素が放出され、多層膜１０６の酸素欠損を低減することができる。なお、多層膜１０６中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動する。従って、過剰酸素は、酸化物層１０６ａ、酸化物層１０６ｃ、酸化物層１０６ｄなどを介して酸化物半導体層１０６ｂに達することができる。
【０２９６】
次に、保護絶縁膜１１８に、ソース電極１１６ａおよびドレイン電極１１６ｂに達する開口部を形成する。
【０２９７】
次に、配線１２２ａおよび配線１２２ｂとなる導電膜を成膜する。配線１２２ａおよび配線１２２ｂとなる導電膜は、配線１２２ａおよび配線１２２ｂとして示した導電膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０２９８】
次に、配線１２２ａおよび配線１２２ｂとなる導電膜の一部をエッチングし、配線１２２ａおよび配線１２２ｂを形成する（図２３（Ｃ）参照。）。
【０２９９】
以上のようにして、トランジスタを作製することができる。
【０３００】
当該トランジスタは、多層膜１０６の酸化物半導体層１０６ｂの酸素欠損が低減されているため、安定した電気特性を有する。また、多層膜１０６の一部として側面に曲面を有する酸化物層１０６ｄが設けられており、下地絶縁膜１０２が厚さの異なる三つの領域を有することにより、保護絶縁膜１１８などの段差被覆性が高く、形状不良が起こりにくいため、生産性を高めることができる。
【０３０１】
２−２．トランジスタ構造（２）
本項では、前項と異なる構造であるトップゲート型トランジスタについて説明する。
【０３０２】
２−２−１．トランジスタ構造（２−１）
ここでは、トップゲート型トランジスタの一種であるトランジスタについて図２４を用いて説明する。
【０３０３】
図２４に、トランジスタの上面図および断面図を示す。図２４（Ａ）は、トランジスタの上面図を示す。図２４（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図２４（Ｂ）に示す。また、図２４（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図２４（Ｃ）に示す。
【０３０４】
図２４（Ｂ）に示すトランジスタは、基板２００上に設けられた下地絶縁膜２０２と、下地絶縁膜２０２上に設けられた酸化物層２０６ａ、酸化物層２０６ａ上に設けられた酸化物半導体層２０６ｂ、酸化物半導体層２０６ｂ上に設けられた酸化物層２０６ｃ、および少なくとも酸化物半導体層２０６ｂの側面に接して設けられた酸化物層２０６ｄを含む多層膜２０６と、多層膜２０６上に設けられたゲート絶縁膜２１２と、ゲート絶縁膜２１２上に設けられたゲート電極２０４と、ゲート電極２０４の側面に接して設けられた側壁絶縁膜２１０と、多層膜２０６、ゲート絶縁膜２１２およびゲート電極２０４上に設けられ、多層膜２０６に達する開口部を有する保護絶縁膜２１８と、保護絶縁膜２１８上に設けられ、保護絶縁膜２１８の開口部を介して多層膜２０６と接する配線２２２ａおよび配線２２２ｂと、を有する。なお、トランジスタは、下地絶縁膜２０２または／および側壁絶縁膜２１０を有さなくても構わない。また、図２４（Ｂ）では、側壁絶縁膜２１０の下面がゲート絶縁膜２１２の上面と接して設けられる構造を示しているが、これに限定されない。例えば、側壁絶縁膜２１０の下面が多層膜２０６の上面と接して設けられる構造としてもよい。
【０３０５】
図２４（Ｃ）に示すように、トランジスタのチャネルを形成する酸化物半導体層２０６ｂは、酸化物層２０６ｄが側面に設けられる構造となっている。酸化物半導体層２０６ｂの側面は、保護膜がない場合、酸素欠損などが生じやすく、また不純物濃度が高くなりやすい領域である。当該側面において、酸素欠損や不純物が多く存在すると、当該側面においてしきい値電圧の異なる第２のトランジスタが形成されたように振る舞うことがあり、トランジスタの電気特性がばらついてしまう。図２４に示すトランジスタは、酸化物層２０６ｄが酸化物半導体層２０６ｂの側面を保護していることにより、当該側面に、酸素欠損が生じることがなく、また不純物濃度が高くなることがない。従って、電気特性の安定したトランジスタとなる。
【０３０６】
また、図２４（Ｃ）において、下地絶縁膜２０２は、厚さの異なる三つの領域を有する。具体的には、酸化物層２０６ａと接する第１の領域が最も厚さが大きく、酸化物層２０６ｄの外周（図２４（Ａ）参照。）と同じか、酸化物層２０６ｄの外周よりも外側にある第２の領域が次に厚さが大きく、第２の領域のさらに外側にある第３の領域が最も厚さが小さい。
【０３０７】
側壁絶縁膜２１０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０３０８】
多層膜２０６は、多層膜１０６についての記載を参照する。具体的には、酸化物層２０６ａは酸化物層１０６ａと、酸化物半導体層２０６ｂは酸化物半導体層１０６ｂと、酸化物層２０６ｃは酸化物層１０６ｃと、酸化物層２０６ｄは酸化物層１０６ｄとそれぞれ対応する。図２４に示すトランジスタは、多層膜２０６に含まれる酸化物半導体層２０６ｂにチャネルが形成されるトランジスタである。酸化物半導体層２０６ｂは、広いバンドギャップを有し、また実質的に真性であるため、トランジスタがオフ状態のときのリーク電流（オフ電流ともいう。）が極めて小さいトランジスタである。具体的には、チャネル長が３μｍ、チャネル幅が１０μｍのトランジスタにおいて、オフ電流を１×１０−２０Ａ未満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とすることができる。即ち、オンオフ比が２０桁以上１５０桁以下とすることができる。
【０３０９】
基板２００は、基板１００についての記載を参照する。また、ゲート絶縁膜２１２は、ゲート絶縁膜１１２についての記載を参照する。また、ゲート電極２０４は、ゲート電極１０４についての記載を参照する。また、保護絶縁膜２１８は、保護絶縁膜１１８についての記載を参照する。また、配線２２２ａおよび配線２２２ｂは、配線１２２ａおよび配線１２２ｂについての記載を参照する。
【０３１０】
図２４に示すトランジスタは、多層膜２０６の一部として側面に曲面を有する酸化物層２０６ｄが設けられており、また厚さの異なる三つの領域を有する下地絶縁膜２０２を有するため、上層に形成する膜の段差被覆性が高くなり、膜の割れや鬆の発生が抑制される。従って、膜の割れや鬆によって外部から不純物が入り込むことがなく、安定した電気特性を有するトランジスタとなる。
【０３１１】
２−２−２．トランジスタ構造（２−１）の作製方法
ここで、トランジスタの作製方法について図２５および図２６を用いて説明する。
【０３１２】
まずは、基板２００を準備する。
【０３１３】
次に、下地絶縁膜２０２および多層膜２０６を形成する（図２５（Ａ）参照。）。下地絶縁膜２０２および多層膜２０６の形成方法については、図６および図７の記載を参照する。
【０３１４】
次に、ゲート絶縁膜２４２を成膜する（図２５（Ｂ）参照。）。ゲート絶縁膜２４２の成膜方法は、ゲート絶縁膜１４２についての成膜方法の記載を参照する。
【０３１５】
次に、ゲート電極２０４となる導電膜を成膜する。ゲート電極２０４となる導電膜の成膜方法は、ゲート電極１０４となる導電膜についての成膜方法の記載を参照する。
【０３１６】
次に、ゲート電極２０４となる導電膜の一部をエッチングし、ゲート電極２０４を形成する（図２３（Ａ）参照。）。
【０３１７】
次に、側壁絶縁膜２１０となる絶縁膜を成膜する。側壁絶縁膜２１０となる絶縁膜の成膜方法は、側壁絶縁膜２１０として示した絶縁膜をスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０３１８】
次に、側壁絶縁膜２１０となる絶縁膜に対し異方性の高いエッチングを行うことで、自己整合的に側壁絶縁膜２１０を形成する。異方性の高いエッチングとしては、例えば、ドライエッチング法を用いればよい。また、ゲート電極２０４と側壁絶縁膜２１０とを併せたものと同様の上面形状にゲート絶縁膜２４２をエッチングし、ゲート絶縁膜２１２を形成する（図２６（Ａ）参照。）。
【０３１９】
次に、保護絶縁膜２１８を成膜する（図２６（Ｂ）参照。）。保護絶縁膜２１８の成膜方法は、保護絶縁膜１１８についての成膜方法の記載を参照する。保護絶縁膜２１８は、多層膜２０６の一部として側面に曲面を有する酸化物層２０６ｄが設けられており、下地絶縁膜２０２が厚さの異なる三つの領域を有することにより、段差被覆性が高く、形状不良が発生しにくい。
【０３２０】
なお、保護絶縁膜２１８の成膜前に、ゲート電極２０４、側壁絶縁膜２１０、ゲート絶縁膜２１２をマスクとして、多層膜２０６に多層膜２０６を低抵抗化する不純物を添加してもよい。当該不純物として、水素、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、その方法は、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いる。
【０３２１】
次に、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理により、下地絶縁膜２０２、ゲート絶縁膜２１２、保護絶縁膜２１８の少なくともいずれかから過剰酸素が放出され、多層膜２０６の酸素欠損を低減することができる。なお、多層膜２０６中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動する。従って、過剰酸素は、酸化物層２０６ａ、酸化物層２０６ｃ、酸化物層２０６ｄなどを介して酸化物半導体層２０６ｂに達することができる。
【０３２２】
次に、保護絶縁膜２１８に多層膜２０６に達する開口部を形成する。
【０３２３】
次に、配線２２２ａおよび配線２２２ｂとなる導電膜を成膜する。配線２２２ａおよび配線２２２ｂとなる導電膜は、配線１２２ａおよび配線１２２ｂとなる導電膜についての成膜方法の記載を参照する。
【０３２４】
次に、配線２２２ａおよび配線２２２ｂとなる導電膜の一部をエッチングし、配線２２２ａおよび配線２２２ｂを形成する（図２６（Ｃ）参照。）。
【０３２５】
以上のようにして、トランジスタを作製することができる。
【０３２６】
当該トランジスタは、多層膜２０６の酸化物半導体層２０６ｂの酸素欠損が低減されているため、安定した電気特性を有する。また、多層膜２０６の一部として側面に曲面を有する酸化物層２０６ｄが設けられており、下地絶縁膜２０２が厚さの異なる三つの領域を有することにより、保護絶縁膜２１８などの段差被覆性が高く、形状不良が起こりにくいため、生産性を高めることができる。
【０３２７】
３．応用製品
本項では、本発明の一態様に係る半導体装置の一例について説明する。
【０３２８】
なお、以下では、トランジスタの多層膜の各層を省略して示すことがある。また、多層膜形成時に生じる下地となる膜（下地絶縁膜など）の段差（厚さの異なる領域）についても省略して示すことがある。
【０３２９】
３−１．マイクロコンピュータ
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用することができる。
【０３３０】
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成および動作について、図２７、図２８、図２９および図３０（Ａ）を用いて説明する。
【０３３１】
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
【０３３２】
図２７に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。
【０３３３】
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバスなどを用いることができる。また、警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
【０３３４】
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなどを用いることができる。
【０３３５】
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
【０３３６】
このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
【０３３７】
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いられる、極めてオフ電流の低いトランジスタ、例えば上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
【０３３８】
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。
【０３３９】
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としてもよい。
【０３４０】
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
【０３４１】
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。
【０３４２】
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ５１１、アンプ５１２およびＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。
【０３４３】
図２８に警報装置の断面の一部を示す。ｐ型の半導体基板１０１に素子分離領域１０３を有し、ゲート絶縁膜１０７およびゲート電極１０９、ｎ型の不純物領域１１１ａ、ｎ型の不純物領域１１１ｂ、絶縁膜１１５および絶縁膜１１７を有するｎ型のトランジスタ５１９が形成されている。ｎ型のトランジスタ５１９は、単結晶シリコンなどの半導体を用いて形成されており、高速動作が可能である。従って、高速なアクセスが可能なＣＰＵの揮発性記憶部を形成することができる。
【０３４４】
また、絶縁膜１１５および絶縁膜１１７の一部を選択的にエッチングした開口部にコンタクトプラグ１１９ａおよびコンタクトプラグ１１９ｂを形成し、絶縁膜１１７およびコンタクトプラグ１１９ａおよびコンタクトプラグ１１９ｂ上に溝部を有する絶縁膜１２１を設けている。また、絶縁膜１２１の溝部に配線１２３ａおよび配線１２３ｂを形成する。また、絶縁膜１２１、配線１２３ａおよび配線１２３ｂ上にスパッタリング法、ＣＶＤ法等により絶縁膜１２０を形成し、当該絶縁膜１２０上に、溝部を有する絶縁膜１２２を形成する。絶縁膜１２２の溝部に電極１２４を形成する。電極１２４は、第２のトランジスタ５１７のバックゲート電極として機能する電極である。このような電極１２４を設けることにより、第２のトランジスタ５１７のしきい値電圧の制御を行うことができる。
【０３４５】
また、絶縁膜１２２および電極１２４上に、スパッタリング法、ＣＶＤ法等により、絶縁膜１２５を設けている。
【０３４６】
絶縁膜１２５上には、第２のトランジスタ５１７と、光電変換素子５１４が設けられる。第２のトランジスタ５１７は、多層膜１０６と、多層膜１０６上に接するソース電極１１６ａ、ドレイン電極１１６ｂと、ゲート絶縁膜１１２と、ゲート電極１０４と、保護絶縁膜１１８を含む。また、光電変換素子５１４と第２のトランジスタ５１７を覆う絶縁膜１４５が設けられ、絶縁膜１４５上にドレイン電極１１６ｂに接して配線１４９を有する。配線１４９は、配線１２２ｂの記載を参照する。なお、配線１４９は、第２のトランジスタ５１７のドレイン電極とｎ型のトランジスタ５１９のゲート電極１０９とを電気的に接続するノードとして機能する。
【０３４７】
光センサ５１１は、光電変換素子５１４と、容量素子と、第１のトランジスタと、第２のトランジスタ５１７と、第３のトランジスタと、ｎ型のトランジスタ５１９と、を含む。ここで光電変換素子５１４としては、例えば、フォトダイオードなどを用いることができる。
【０３４８】
光電変換素子５１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、第２のトランジスタ５１７のソース電極およびドレイン電極の一方に電気的に接続される。第２のトランジスタ５１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、ソース電極およびドレイン電極の他方は、容量素子の一対の電極の一方と、第１のトランジスタのソース電極およびドレイン電極の一方と、ｎ型のトランジスタ５１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。第１のトランジスタのゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。ｎ型のトランジスタ５１９のソース電極およびドレイン電極の一方は、第３のトランジスタのソース電極およびドレイン電極の一方と、アンプ５１２と電気的に接続される。また、ｎ型のトランジスタ５１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。第３のトランジスタのゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。
【０３４９】
なお、容量素子は必ずしも設けなくてよく、例えば、ｎ型のトランジスタ５１９などの寄生容量が十分大きい場合、容量素子を設けない構成としてもよい。
【０３５０】
また、第１のトランジスタおよび第２のトランジスタ５１７に、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。
【０３５１】
また、図２８に示す構成は、第２のトランジスタ５１７と電気的に接続して、絶縁膜１２５上に光電変換素子５１４が設けられている。
【０３５２】
光電変換素子５１４は、絶縁膜１２５上に設けられた半導体膜１６０と、半導体膜１６０上に接して設けられたソース電極１１６ａ、電極１１６ｃと、を有する。ソース電極１１６ａは第２のトランジスタ５１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子５１４と第２のトランジスタ５１７とを電気的に接続している。
【０３５３】
半導体膜１６０、ソース電極１１６ａおよび電極１１６ｃ上には、ゲート絶縁膜１１２、保護絶縁膜１１８および絶縁膜１４５が設けられている。また、絶縁膜１４５上に配線１５６が設けられており、ゲート絶縁膜１１２、保護絶縁膜１１８および絶縁膜１４５に設けられた開口を介して電極１１６ｃと接する。
【０３５４】
電極１１６ｃは、ソース電極１１６ａおよびドレイン電極１１６ｂと、配線１５６は、配線１４９と同様の工程で形成することができる。
【０３５５】
半導体膜１６０としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜１６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜１６０にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。
【０３５６】
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。
【０３５７】
上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
【０３５８】
３−１−１．ＣＰＵ
図２９は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
【０３５９】
図２９（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２９（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０３６０】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３６１】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３６２】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０３６３】
図２９（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
【０３６４】
図２９（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３６５】
電源停止に関しては、図２９（Ｂ）または図２９（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２９（Ｂ）および図２９（Ｃ）の回路の説明を行う。
【０３６６】
図２９（Ｂ）および図２９（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
【０３６７】
図２９（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０３６８】
図２９（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０３６９】
なお、図２９（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０３７０】
また、図２９（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
【０３７１】
また、図２９（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０３７２】
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０３７３】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０３７４】
３−１−２．設置例
図３０（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
【０３７５】
図３０（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図３０（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
【０３７６】
図３０（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図３０（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
【０３７７】
図３０（Ｂ）において、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
【０３７８】
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【符号の説明】
【０３７９】
７０    大気側基板供給室
７０ａ    成膜室
７０ｂ    成膜室
７１    大気側基板供給室
７２ａ    ロードロック室
７２ｂ    アンロードロック室
７３    搬送室
７３ａ    搬送室
７３ｂ    搬送室
７４    カセットポート
７５    基板加熱室
７６    基板搬送ロボット
８０    成膜室
８０ａ    成膜室
８０ｂ    成膜室
８０ｃ    成膜室
８０ｄ    成膜室
８１    大気側基板供給室
８２    ロード／アンロードロック室
８３    搬送室
８４    カセットポート
８５    基板加熱室
８６    基板搬送ロボット
８７    ターゲット
８８    防着板
８９    ガラス基板
９０    基板ステージ
９２    基板ステージ
９３    加熱機構
９４    精製機
９５ａ    クライオポンプ
９５ｂ    クライオポンプ
９５ｃ    ターボ分子ポンプ
９５ｄ    クライオポンプ
９５ｅ    クライオポンプ
９５ｆ    クライオポンプ
９６    真空ポンプ
９６ａ    真空ポンプ
９６ｂ    真空ポンプ
９６ｃ    真空ポンプ
９７    マスフローコントローラ
９８    ガス加熱機構
９９    クライオトラップ
１００    基板
１０１    半導体基板
１０２    下地絶縁膜
１０３    素子分離領域
１０４    ゲート電極
１０５    酸化物層
１０６    多層膜
１０６ａ    酸化物層
１０６ｂ    酸化物半導体層
１０６ｃ    酸化物層
１０６ｄ    酸化物層
１０７    ゲート絶縁膜
１０９    ゲート電極
１１１ａ    不純物領域
１１１ｂ    不純物領域
１１２    ゲート絶縁膜
１１５    絶縁膜
１１６ａ    ソース電極
１１６ｂ    ドレイン電極
１１６ｃ    電極
１１７    絶縁膜
１１８    保護絶縁膜
１１８ａ    酸化シリコン層
１１９ａ    コンタクトプラグ
１１９ｂ    コンタクトプラグ
１２０    絶縁膜
１２１    絶縁膜
１２２    絶縁膜
１２２ａ    配線
１２２ｂ    配線
１２３ａ    配線
１２３ｂ    配線
１２４    電極
１２５    絶縁膜
１３２    下地絶縁膜
１３３    下地絶縁膜
１３６ａ    酸化物層
１３６ｂ    酸化物半導体層
１３６ｃ    酸化物層
１３７ｄ    酸化物層
１４０    レジストマスク
１４２    ゲート絶縁膜
１４５    絶縁膜
１４９    配線
１５０    プラズマ
１５２    下地絶縁膜
１５６    配線
１５６ａ    酸化物層
１５６ｂ    酸化物半導体層
１５６ｃ    酸化物層
１６０    半導体膜
２００    基板
２０２    下地絶縁膜
２０４    ゲート電極
２０６    多層膜
２０６ａ    酸化物層
２０６ｂ    酸化物半導体層
２０６ｃ    酸化物層
２０６ｄ    酸化物層
２１０    側壁絶縁膜
２１２    ゲート絶縁膜
２１８    保護絶縁膜
２２２ａ    配線
２２２ｂ    配線
２４２    ゲート絶縁膜
５００    マイクロコンピュータ
５０１    直流電源
５０２    バスライン
５０３    パワーゲートコントローラ
５０４    パワーゲート
５０５    ＣＰＵ
５０６    揮発性記憶部
５０７    不揮発性記憶部
５０８    インターフェース
５０９    検出部
５１１    光センサ
５１２    アンプ
５１３    ＡＤコンバータ
５１４    光電変換素子
５１７    トランジスタ
５１９    トランジスタ
５３０    発光素子
１０００    ターゲット
１００１    イオン
１００２    スパッタリング粒子
１００３    酸化物半導体層
１００４    非晶質膜
１００５    プラズマ
１１４１    スイッチング素子
１１４２    メモリセル
１１４３    メモリセル群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
８１００    警報装置
８１０１    マイクロコンピュータ
８２００    室内機
８２０１    筐体
８２０２    送風口
８２０３    ＣＰＵ
８２０４    室外機
８３００    電気冷凍冷蔵庫
８３０１    筐体
８３０２    冷蔵室用扉
８３０３    冷凍室用扉
８３０４    ＣＰＵ
９７００    電気自動車
９７０１    二次電池
９７０２    制御回路
９７０３    駆動装置
９７０４    処理装置
【図１】
2014099430.tif 000005
【図２】
2014099430.tif 000006
【図３】
2014099430.tif 000007
【図４】
2014099430.tif 000008
【図５】
2014099430.tif 000009
【図６】
2014099430.tif 000010
【図７】
2014099430.tif 000011
【図８】
2014099430.tif 000012
【図９】
2014099430.tif 000013
【図１０】
2014099430.tif 000014
【図１１】
2014099430.tif 000015
【図１２】
2014099430.tif 000016
【図１３】
2014099430.tif 000017
【図１５】
2014099430.tif 000018
【図１６】
2014099430.tif 000019
【図１７】
2014099430.tif 000020
【図１８】
2014099430.tif 000021
【図１９】
2014099430.tif 000022
【図２０】
2014099430.tif 000023
【図２１】
2014099430.tif 000024
【図２２】
2014099430.tif 000025
【図２３】
2014099430.tif 000026
【図２４】
2014099430.tif 000027
【図２５】
2014099430.tif 000028
【図２６】
2014099430.tif 000029
【図２７】
2014099430.tif 000030
【図２８】
2014099430.tif 000031
【図２９】
2014099430.tif 000032
【図３０】
2014099430.tif 000033
【図１４】
2014099430.tif 000034