(57)【要約】【課題】ＧａＮ−ＨＥＭＴを、高周波、大電圧で動作させると、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲され、２次元電子ガスの濃度が低下してソース−ドレイン間のオン抵抗が大きくなり、ＧａＮ−ＨＥＭＴの出力低下を招く。フィールドプレートに正の電位を印加することによって、ゲート電極付近の２次元電子ガスの密度を増やして２次元電子ガスの流れを良くすることによって、ＧａＮ−ＨＥＭＴの出力が低下しにくいトランジスタの制御回路を提供する。【解決手段】トランジスタの制御回路は、ゲート−ドレイン間に制御電極を有するトランジスタのドレイン電圧値を判定するドレイン電圧判定回路と、前記制御電極に正の電位を印加する電極制御回路とを含む。【選択図】図４
2014086491.tif 000002
【特許請求の範囲】
【請求項１】
ゲート−ドレイン間に制御電極を有するトランジスタの前記制御電極に正の電位を印加する電極制御回路
を含むことを特徴とするトランジスタの制御回路。
【請求項２】
前記トランジスタのドレイン電圧値を判定するドレイン電圧判定回路
をさらに含むことを特徴とする請求項１記載のトランジスタの制御回路。
【請求項３】
前記電極制御回路は、前記ドレイン電圧判定回路の判定結果に基づいて、前記制御電極に正の電位を印加する
ことを特徴とする請求項３記載のトランジスタの制御回路。
【請求項４】
前記電極制御回路は、第１の正の電位と、前記第１の電位より高い第２の正の電位を前記制御電極に印加する
ことを特徴とする請求項３記載のトランジスタの制御回路。
【請求項５】
前記ドレイン電圧判定回路は、
前記ドレイン電圧を分圧する分圧回路と、
複数の比較電圧を生成する比較電圧生成回路と、
前記分圧回路で分圧されたドレイン電圧と、前記複数の比較電圧とを比較する比較回路と
を含むことを特徴とする請求項１記載のトランジスタの制御回路。
【請求項６】
前記トランジスタが窒素を含む化合物半導体で構成されている
ことを特徴とする請求項１記載のトランジスタの制御回路。
【請求項７】
ＤＣ−ＤＣコンバータと前記ＤＣ−ＤＣコンバータへ電力を供給する電源回路とを有する電源装置であって、
前記電源回路は、
ゲート−ドレイン間に制御電極を有するトランジスタの前記制御電極に正の電位を印加する電極制御回路
を含むことを特徴とする電源装置。
【請求項８】
前記トランジスタのドレイン電圧値を判定するドレイン電圧判定回路
をさらに含むことを特徴とする請求項７記載の電源装置。
【請求項９】
前記電極制御回路は、前記ドレイン電圧判定回路の判定結果に基づいて、前記制御電極に正の電位を印加することを特徴とする請求項８記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタの制御回路及び電源装置に関する。
【背景技術】
【０００２】
近年、サファイア、ＳｉＣ、窒素ガリウム（ＧａＮ）又はＳｉ等からなる基板上にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体デバイス）の開発が活発である。
【０００３】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉの１．１ｅＶ、ＧａＡｓの１．４ｅＶに比べて大きい。このため、この化合物半導体装置には、高耐圧での動作が期待されている。
【０００４】
このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が挙げられる。以下、このＧａＮ系の高電子移動度トランジスタをＧａＮ−ＨＥＭＴと称する。ＨＥＭＴとは、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス（２ＤＥＧ）をチャネルとした電界効果トランジスタのことである。
【０００５】
ＧａＮ−ＨＥＭＴを電源用のインバータのスイッチとして使用すると、オン抵抗の低減及び耐圧の向上の両立が可能である。また、Ｓｉ系トランジスタと比較して、待機時の消費電力を低減することも可能であり、動作周波数を向上させることも可能である。
【０００６】
このため、スイッチングロスを低減することができ、インバータの消費電力を低減することが可能となる。また、同等の性能のトランジスタであれば、Ｓｉ系トランジスタと比較して小型化が可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１１４７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＧａＮ−ＨＥＭＴを、高周波、大電圧で動作させると、ドレイン電流が減少する電流コプラス現象が発生する。電流コプラス現象の原因は、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。表面のトラップ準位に電子が捕獲されると、２ＤＥＧ層に空乏層が発生し、それによってソース−ドレイン間のオン抵抗が大きくなり、ＧａＮ−ＨＥＭＴの出力低下を招くことがある。電流コプラス現象の対策として、ゲート電極付近の電界集中を緩和するため、ゲート−ドレイン間にソース電極と同電位のフィールドプレート電極を設ける手法がある。
【０００９】
しかしながら、ＧａＮ−ＨＥＭＴをさらに高周波、大電圧で動作させようとすると、単にフィールドプレートを設けただけでは、ソース−ドレイン間のオン抵抗を下げることができないという問題がある。
【００１０】
本技術は、上記に鑑み、ＧａＮ−ＨＥＭＴを高周波、高電圧で用いた場合でも、ＧａＮ−ＨＥＭＴのオン抵抗の上昇を抑えた性能の高いトランジスタの制御回路及び電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
開示のトランジスタの制御回路によれば、ゲート−ドレイン間に制御電極を有するトランジスタの前記制御電極に正の電位を印加する電極制御回路を含むトランジスタの制御回路が提供される。
【発明の効果】
【００１２】
開示のトランジスタの制御回路によれば、フィールドプレートを有するトランジスタのドレイン電圧の変化に合わせて、フィールドプレートに正の電位を印加することによって、ゲート電極付近の２次元電子ガスの密度を増やして２次元電子ガスの流れを良くすることによって、トランジスタの出力が低下するという問題が起こりにくいという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】フィールドプレートを有するＧａＮ−ＨＥＭＴの構造図である。
【図２】フィールドプレートを有するＧａＮ−ＨＥＭＴの等価回路図である。
【図３】フィールドプレートに印加する電圧と動的オン抵抗の関係を示す図である。
【図４】実施形態のＧａＮ−ＨＥＭＴの制御回路の回路図である。
【図５】実施形態のＧａＮ−ＨＥＭＴの制御回路の動作を説明するための図である。
【図６】実施形態の制御回路を適用した電源装置の図である。
【発明を実施するための形態】
【００１４】
ＧａＮ−ＨＥＭＴを、高周波、大電圧で動作させると、ドレイン電流が減少する電流コプラス現象が発生する。電流コプラス現象の原因は、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。表面のトラップ準位に電子が捕獲されると、２ＤＥＧ層に空乏層が発生し、それによってソース−ドレイン間の抵抗が大きくなり、ＧａＮ−ＨＥＭＴの出力低下を招くことがある。電流コプラス現象の対策として、ゲート電極付近の電界集中を緩和するため、ゲート−ドレイン間に金属板からなる制御電極（以下、フィールドプレートと称する）を有するＧａＮ−ＨＥＭＴがある。
【００１５】
図１は、フィールドプレート４０を有するＧａＮ−ＨＥＭＴ３０の構造を示す断面図である。ＳｉＣ基板９０上にＡｌＮ層９１、ノンドープのｉ−ＧａＮ層９２、ｎ型のｎ−ＡｌＧａＮ層９４が順次形成されている。更に、ｎ−ＡｌＧａＮ層９４上に、ソース電極８１、ドレイン電極８２及びゲート電極８３が形成されている。ＧａＮ−ＨＥＭＴ３０においては、ｎ−ＡｌＧａＮ層９４のｉ−ＧａＮ層９２との界面に形成される二次元電子ガス（２ＤＥＧ）９３をキャリアとしている。尚、ＡｌＮ層９１はバッファ層として機能する。
【００１６】
さらに、ｎ型のｎ−ＡｌＧａＮ層９４、ソース電極８１、ドレイン電極８２及びゲート電極８３上に、ポリイミド等の絶縁材料からなる層間絶縁膜９５が形成されている。
【００１７】
層間絶縁膜９５中には、ゲート電極８３と電気的に接続され、水平方向に延びるゲートフィールドプレート４６が形成されている。
【００１８】
層間絶縁膜９５上のソース電極８１の位置には、ソース電極用パッド４２が形成され、ソース電極８１とは層間絶縁膜９５内に形成されたコンタクトプラグ８５によって、電気的に接続されている。
【００１９】
また、層間絶縁膜９５上のドレイン電極８２の位置には、ドレイン電極用パッド４４が形成され、ドレイン電極８２とは層間絶縁膜９５内に形成されたコンタクトプラグ８６によって、電気的に接続されている。
【００２０】
また、層間絶縁膜９５上のゲートフィールドプレート４６とドレイン電極用パッド４４との間には、金属板からなるフィールドプレート４０が形成されている。
【００２１】
フィールドプレート４０を、ゲート電極８３よりも閾値がマイナス側である２つ目のゲートと見ると、フィールドプレート付きのＧａＮ−ＨＥＭＴ３０を２つのデバイスと見ることができる。
【００２２】
図２は、フィールドプレート付きのＧａＮ−ＨＥＭＴ３０の等価回路図を示す。第１のデバイス３４は、ＧａＮ−ＨＥＭＴ３０のソース電極８１をソースとし、ＧａＮ−ＨＥＭＴ３０のゲート電極８３をゲートとし、ＧａＮ−ＨＥＭＴ３０のドレイン端下の二次元電子ガス９３の一端をドレインとする。
【００２３】
第２のデバイス３６は、ＧａＮ−ＨＥＭＴ３０のドレイン端下の二次元電子ガス９３の他端をソースとし、ＧａＮ−ＨＥＭＴ３０のフィールドプレート４０をゲートとし、ＧａＮ−ＨＥＭＴ３０のドレイン電極８２をドレインとする。
【００２４】
次いで、フィールドプレート付きのＧａＮ−ＨＥＭＴ３０がオフになるときの動作について説明する。第１のデバイス３４のゲートの閾値を例えば−５Ｖとし、第２のデバイス３６のゲートの閾値を例えば−１０Ｖとする。
【００２５】
第１のデバイス３４のゲート電圧を−５Ｖ以下とし、第１のデバイス３４をオフにすると、第１のデバイス３４のゲート下の抵抗が高くなるため、まだオンである第２のデバイス３６との抵抗値の兼ね合いで、第１のデバイス３４のドレインの電圧が上がる。第１のデバイス３４のドレインの電圧が上がるにつれて、第２のデバイス３６のソースの電圧も上がり、第２のデバイス３６のソース電圧が１０Ｖになった段階で第２のデバイス３６はオフとなる。
【００２６】
一般に、このフィールドプレート４０は、ソース電極８１と同電位にしてゲート電極８３近傍のドレイン電極８２側に電界がかかりすぎない様にして、電界集中を緩和して、自由電子の動きを妨げない働きを有する。
【００２７】
発明者は、ＧａＮ−ＨＥＭＴ３０を通電した状態で、フィールドプレート４０に正の電圧を印加した場合の動的オン抵抗の変化を測定した。
【００２８】
図３は、ＧａＮ−ＨＥＭＴ３０のフィールドプレート４０に電圧を印加しない状態、６Ｖを印加した状態、１０Ｖを印加した状態、２０Ｖを印加した状態での動的オン抵抗値を示す。フィールドプレート４０に印加する電圧を上げるにしたがってオン抵抗値が下がることが確認された。
【００２９】
発明者は、ＧａＮ−ＨＥＭＴ３０のフィールドプレート４０に正の電圧を印加するとオン抵抗値が下がる原因について以下の様に推察した。
【００３０】
先に説明した通り、フィールドプレート４０は、ゲート電極８３付近の電界集中を緩和して、ゲート電極８３のドレイン電極８２側付近の電子トラップ準位に自由電子が捕獲されにくくする効果がある。しかし、さらにＧａＮ−ＨＥＭＴ３０を、高周波、大電圧で動作させると、フィールドプレート４０をソース電極８１と同電位のままでは、ゲート電極８３のドレイン電極８２側付近の電子トラップ準位に自由電子が捕獲されてしまい、二次元電子ガス９３の濃度が減少し、それによってソース−ドレイン間の抵抗が大きくなってしまう。
【００３１】
よって、フィールドプレート４０に正電圧を印加することによって、トラップされた電子によって減少した二次元電子ガス９３を増やして二次元電子ガス９３の流れを良くする効果があるものと思われる。
【００３２】
また、フィールドプレート４０に正電圧を印加することによって、ゲート電極８３付近に集中している二次元電子ガス９３をドレイン電極８２側に引っ張って、二次元電子ガス９３の濃度を元に戻して二次元電子ガス９３の流れを良くする効果があるものと思われる。
【００３３】
そこで、発明者は、ＧａＮ−ＨＥＭＴ３０のオン抵抗下げるための回路として、以下の実施の形態を考案した。
【００３４】
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
【００３５】
図４は、開示の技術を適用した実施形態のトランジスタの制御回路１を示す図である。
【００３６】
本実施形態のフィールドプレート４０を有するＧａＮ−ＨＥＭＴ３０の制御回路１は、フィールドプレート４０を制御するフィールドプレート制御回路１０と、ゲート電極８３を制御するゲート制御回路２０を含む。
【００３７】
フィールドプレート制御回路１０は、比較電圧生成回路５０と、ドレイン電圧判定回路６０と、ＦＰ電圧制御回路７０を含む。
【００３８】
比較電圧生成回路５０は、ドレイン電圧判定回路６０でドレイン電圧Ｖｄを分圧した分圧値ＶｄＤＩＶの値を判定するための、例えば３つの比較電圧ＶＲＥＦＨ、ＶＲＥＦＭ、ＶＲＥＦＬを生成する。ドレイン電圧判定回路６０は、前記分圧値ＶｄＤＩＶと、前記比較電圧ＶＲＥＦＨ、ＶＲＥＦＭ、ＶＲＥＦＬとの差異を比較するための、例えば３つの比較器ＣＯＭＰＨ、ＣＯＭＰＭ、ＣＯＭＰＬを有する。ＧａＮ−ＨＥＭＴ３０は、比較的高い電圧で動作する回路のスイッチとして用いられ、例えばサーバー用の電源のインバータのスイッチに用いる場合には、ドレイン電圧Ｖｄは、４００Ｖにもなる。よってドレイン電圧判定回路６０内の比較器ＣＯＭＰＨ、ＣＯＭＰＭ、ＣＯＭＰＬでは、直接ドレイン電圧Ｖｄとの比較ができない。よって、比較器ＣＯＭＰＨ、ＣＯＭＰＭ、ＣＯＭＰＬは、ドレイン電圧Ｖｄを分圧抵抗ＲＨとＲＬで例えば１／１００に分圧した分圧値ＶｄＤＩＶを、３つの比較電圧ＶＲＥＦＨ、ＶＲＥＦＭ、ＶＲＥＦＬと比較を行なう。
【００３９】
ＦＰ電圧制御回路７０は、前記比較器ＣＯＭＰＨ、ＣＯＭＰＭ、ＣＯＭＰＬでの比較結果を基に、フィールドプレート４０に与える電圧を生成する。
【００４０】
ゲート制御回路２０は、ＧａＮ−ＨＥＭＴ３０のゲートを制御してＧａＮ−ＨＥＭＴ３０をオンオフする。電源装置内の電源の力率を改善するためのＰＦＣ（Power Factor Correction：力率改善）内にＧａＮ−ＨＥＭＴ３０が設けられる場合は、出力電圧ＶＯＵＴの変化に応じて、ＧａＮ−ＨＥＭＴ３０のオンオフするＰＷＭ（Pulse Wide Modulation）信号のパルス幅を制御する。
【００４１】
次いで、図５を用いて、フィールドプレート制御回路１０の動作について説明する。図５（Ａ）は、ドレイン電圧Ｖｄを分圧した分圧値ＶｄＤＩＶの変化を示し、図５（Ｂ）は、フィールドプレート４０に印加する電圧値の変化を示す。最初は、フィールドプレート４０には電圧は印加されていない状態を示す。
【００４２】
しかし、ＧａＮ−ＨＥＭＴ３０の動作中にオン抵抗が上昇するにつれてドレイン電圧Ｖｄが上昇すると、分圧値ＶｄＤＩＶも上昇する。ドレイン電圧判定回路６０は分圧値ＶｄＤＩＶが比較電圧ＶＲＥＦＭを超えたのを検出すると、ＦＰ電圧制御回路７０に通知する。ＦＰ電圧制御回路７０は、Ｔ１の時点で、フィールドプレート４０に例えば１０Ｖを印加する。
【００４３】
フィールドプレート４０に１０Ｖを印加してもオン抵抗が下がらず、ドレイン電圧Ｖｄがさらに上昇すると、分圧値ＶｄＤＩＶもさらに上昇する。ドレイン電圧判定回路６０は分圧値ＶｄＤＩＶが比較電圧ＶＲＥＦＨを超えたのを検出し、ＦＰ電圧制御回路７０に通知する。ＦＰ電圧制御回路７０は、Ｔ２の時点で、フィールドプレート４０に例えば２０Ｖを印加する。
【００４４】
フィールドプレート４０に２０Ｖを印加することによって、オン抵抗が下がって、ドレイン電圧Ｖｄが下降すると、分圧値ＶｄＤＩＶも下降する。ドレイン電圧判定回路６０は分圧値ＶｄＤＩＶが比較電圧ＶＲＥＦＨより下がったのを検出し、ＦＰ電圧制御回路７０に通知する。ＦＰ電圧制御回路７０は、Ｔ３の時点で、フィールドプレート４０に印加する電圧を２０Ｖから例えば１０Ｖに下げる。
【００４５】
フィールドプレート４０に印加する電圧が急に下がったため、オン抵抗も急に下がりドレイン電圧Ｖｄも一旦急に下がる。再度ドレイン電圧Ｖｄは上昇するが、ドレイン電圧判定回路６０は分圧値ＶｄＤＩＶが比較電圧ＶＲＥＦＬを超えたのを検出し、ＦＰ電圧制御回路７０に通知する。ＦＰ電圧制御回路７０は、Ｔ４の時点で、フィールドプレートへの電圧印加をオフすることによって、ドレイン電圧Ｖｄは安定する。
【００４６】
このように、ＧａＮ−ＨＥＭＴ３０のドレイン電圧Ｖｄの変化に対して、フィールドプレート４０に印加する電圧を変化させることによって、オン抵抗の上昇を防ぎ、ＧａＮ−ＨＥＭＴ３０の出力を安定させることが可能となる。
【００４７】
図６は、本実施形態のフィールドプレート制御回路１０とゲート制御回路２０を用いた電源装置の回路図である。実施形態のフィールドプレート制御回路１０は、電源装置内の電源の力率を改善するためのＰＦＣ（Power Factor Correction：力率改善）回路２２０内に設けられている。図６に示す電源装置は、整流回路２１０、ＰＦＣ回路２２０、ゲート制御回路２０、及びＤＣ（Direct Current）−ＤＣコンバータ２６０を含む。
【００４８】
整流回路２１０は、交流電源２００に接続されており、交流電力を全波整流して出力する。ここで、交流電源２００の出力電圧はＶｉｎであるため、整流回路２１０の入力電圧はＶｉｎである。整流回路２１０は、交流電源２００から入力される交流電力を全波整流した電力を出力する。整流回路２１０には、例えば、電圧が８０（Ｖ）〜２６５（Ｖ）の交流電力が入力されるため、整流回路２１０の出力電圧もＶｉｎとする。
【００４９】
ＰＦＣ回路２２０は、Ｔ字型に接続された、インダクタ、スイッチング素子としてのＧａＮ−ＨＥＭＴ３０、ダイオード、及び平滑用キャパシタ２４０を含み、整流回路２１０で整流された電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路である。
【００５０】
ゲート制御回路２０は、ＧａＮ−ＨＥＭＴ３０のゲートに印加するパルス状のゲート電圧を出力する。ゲート制御回路２０は、整流回路２１０から出力される全波整流された電力の電圧値Ｖｉｎ、ＧａＮ−ＨＥＭＴ３０に流れる電流の電流値、平滑用キャパシタ２４０の出力側の電圧値Ｖｏｕｔに基づいてゲート電圧のデューティ比を決定し、ＧａＮ−ＨＥＭＴ３０のゲートに印加する。ゲート制御回路２０としては、例えば、ＧａＮ−ＨＥＭＴ３０に流れる電流の電流値、電圧値Ｖｏｕｔ、Ｖｉｎに基づいてデューティ比を演算できるマルチプライヤ回路を用いればよい。
【００５１】
平滑用キャパシタ２４０は、ＰＦＣ回路２２０から出力される電圧を平滑化してＤＣ−ＤＣコンバータ２６０に入力する。ＤＣ−ＤＣコンバータ２６０は、例えば、フォワード型又はフルブリッジ型のＤＣ−ＤＣコンバータを用いればよい。ＤＣ−ＤＣコンバータ２６０には、例えば、電圧が３８５（Ｖ）の直流電力が入力される。
【００５２】
ＤＣ−ＤＣコンバータ２６０は、直流電力の電圧値を変換して出力する変換回路であり、出力側には負荷回路２７０が接続される。
【００５３】
ここでは、ＤＣ−ＤＣコンバータ２６０は、例えば、電圧が３８５（Ｖ）の直流電力を電圧が１２（Ｖ）の直流電力に変換して負荷回路２７０に出力する。
【００５４】
本実施形態によれば、ＰＦＣ回路２２０内のＧａＮ−ＨＥＭＴ３０を高周波、高電圧で用いた場合でも、動的オン抵抗の影響を受けにくいので効率の良い電源装置を提供することが可能となる。
【００５５】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５６】
１０  フィールドプレート制御回路
２０  ゲート制御回路
３０  ＧａＮ−ＨＥＭＴ
４０  フィールドプレート
４２  ソース電極用パッド
４６  ゲートフィールドプレート
４４  ドレイン電極用パッド
５０  比較電圧生成回路
６０  ドレイン電圧判定回路
７０  ＦＰ電圧制御回路
８１  ソース電極
８２  ドレイン電極
８３  ゲート電極
８５、８６  コンタクトプラグ
９０  ＳｉＣ基板
９１  ＡｌＮ層
９２  ｉ−ＧａＮ層
９３  二次元電子ガス
９４  ｎ−ＡｌＧａＮ層
９５  層間絶縁膜
２００  交流電源
２１０  整流回路
２２０  ＰＦＣ回路
２６０  ＤＣ−ＤＣコンバータ
２７０  負荷回路 
【図１】
2014086491.tif 000003
【図２】
2014086491.tif 000004
【図３】
2014086491.tif 000005
【図４】
2014086491.tif 000006
【図５】
2014086491.tif 000007
【図６】
2014086491.tif 000008