(57)【要約】【課題】チャージトラップ型半導体メモリにおいてゲート電極間を覆う絶縁膜に巣ができることを防止する技術を提供する。【解決手段】半導体基板上に形成されるゲート電極間の絶縁膜について、カバレッジ特性の良いＡＬＤ酸化膜を用いてゲート電極間を埋めることで半導体装置の書き込み特性を改善する技術を提供する。【選択図】図１
2014099545.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に互いに間隔を置いて設けられ、且つ、第１の絶縁膜、電荷蓄積層、第２の絶縁膜、及びゲート電極を含む複数の積層構造体と、前記半導体基板上及び前記積層構造体の前記ゲート電極側面を覆う第３の絶縁膜とを備え、
前記積層構造体の前記ゲート電極側面を覆う前記第３の絶縁膜は、巣を有していないＡＬＤ(Atomic Layer Deposition)酸化膜であることを特徴とする半導体装置。
【請求項２】
前記第３の絶縁膜上に設けられた第４の絶縁膜を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第４の絶縁膜はシリコン窒化膜であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ＡＬＤ酸化膜を使用することにより、改善された書き込み特性を有することを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１の絶縁膜はトンネル酸化膜であってシリコン酸化膜により形成されており、前記電荷蓄積層はチャージトラップ膜であってシリコン窒化膜により形成されており、さらに前記第２の絶縁膜はブロッキング酸化膜であってシリコン酸化膜により形成されていることを特徴とする請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記ゲート電極はポリシリコンにより形成されているものであることを特徴とする請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
半導体基板上に、電荷蓄積層及びゲート電極を含む積層構造体を形成し、前記半導体基板及び前記積層構造体の前記ゲート電極の側面を覆うようにＡＬＤ絶縁膜を形成する半導体装置の製造方法であって、
前記ＡＬＤ絶縁体は、有機物を原料ガスとして含む雰囲気中で、カーボン含有量を低減することによって形成されることを特徴とする半導体装置の製造方法。
【請求項８】
有機物を原料ガスとして含む雰囲気中で、前記原料ガス中のカーボン含有量低減処理を施すことによって被処理体上に、ＡＬＤ絶縁膜を形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記被処理体を収容した処理室に原料ガスを供給する第１の工程と、前記被処理体上に原料を吸着させる第２の工程と、前記処理室にオゾンガスを前記吸着された前記原料中のカーボンを低減できる時間供給する第３の工程とを含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１〜第３の工程を前記ＡＬＤ絶縁膜が所定の厚さになるまで繰り返すことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記処理室に原料ガスを供給する第１の工程後、原料ガスを処理室から排出する第４の工程を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１は、積層ゲート構造を有し、データ書き込み後にゲート絶縁膜に電荷がトラップされてデータが保持される不揮発性半導体記憶装置を開示する。この半導体記憶装置の半導体基板上に配置されたメモリセル領域において素子分離領域に挟まれた素子領域に二層ゲート構造を有するセルトランジスタが配列されて形成されており、また、セルトランジスタは、第１絶縁膜および第１導電膜からなる浮遊ゲートが積層され、かつ、浮遊ゲート上に第２絶縁膜および第２導電膜からなる制御ゲートが積層されている。
【０００３】
チャージトラップ型メモリ装置の別の例として、特許文献２には、シリコン基板上にトンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されたフラッシュメモリが開示されており、このフラッシュメモリでは書き換え耐久性及び信頼性を高めた手段を提供している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１９３８６２号公報
【特許文献２】特開２０１１−２３０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、チャージトラップ型メモリ装置においては、ゲート電極にチャージされた電荷を保持することが必要となる。ゲート電極間に形成する酸化膜から電荷が抜けてしまうおそれがあることを考慮し、酸化膜質を改善することが本発明者により検討された。例えば、ゲート電極間に形成する酸化膜としてＨＴＯ(High Temperature Oxide)酸化膜を用いると、データ書き込み時の電圧が低くなり、書き込み特性が悪くなるといった不良を生じることが本発明者の検討により見出された。
【課題を解決するための手段】
【０００６】
上述の課題に鑑み、本発明の一態様は、半導体基板上に互いに間隔を置いて設けられ、且つ、第１の絶縁膜、電荷蓄積層、第２の絶縁膜、及びゲート電極を含む複数の積層構造体と、前記半導体基板上及び前記積層構造体の前記ゲート電極側面を覆う第３の絶縁膜とを備え、前記積層構造体の前記ゲート電極側面を覆う前記第３の絶縁膜は、巣を有していないＡＬＤ(Atomic Layer Deposition)酸化膜である半導体装置に関する。
【０００７】
また、本発明の別の態様は、半導体基板上に、電荷蓄積層及びゲート電極を含む積層構造体を形成し、前記半導体基板及び前記積層構造体の前記ゲート電極の側面を覆うようにＡＬＤ絶縁膜を形成する半導体装置の製造方法であって、前記ＡＬＤ絶縁体は、有機物を原料ガスとして含む雰囲気中で、カーボン含有量を低減することによって形成される半導体装置の製造方法に関する。
【発明の効果】
【０００８】
本発明によると、カバレッジ特性の良い絶縁膜を用いてゲート電極間を埋めることにより書き込み時の電圧が高くなるため、半導体装置の書き込み特性を改善できる。
【０００９】
本発明の更なる利点及び実施形態を、記述と図面を用いて下記に詳細に説明する。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態による半導体装置の要部断面図を示す。
【図２】本発明の実施形態によるＡＬＤ酸化膜の成膜シーケンス図を示す。
【図３】本発明の実施形態によるＡＬＤ酸化膜中のカーボン含有量を深さ方向に分析した結果を示すグラフである。
【図４】電荷保持特性の不良率を酸化ガスの供給時間別に比較するための図である。
【図５】関連する半導体装置の要部断面図を示す。
【発明を実施するための形態】
【００１１】
はじめに、本発明者が検討した技術及びその課題について図５を参照して説明する。図５は、関連する半導体装置５の構成について説明するためのゲート周りを拡大した要部断面図である。
【００１２】
図５を参照すると、半導体基板５０上にシリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層構造をしたＯＮＯゲート絶縁膜５１が形成されている。ＯＮＯゲート絶縁膜５１上にゲート電極５２の一部となるポリシリコン５２ａが設置されている。さらに、ゲート電極５２の一部のポリシリコン５２ａを覆うようにＨＴＯ酸化膜を堆積し、それをエッチバックしたコアスペーサＨＴＯ酸化膜５６が形成されている。
【００１３】
ポリシリコン５２ａ上にニッケルなどからなるシリサイド５２ｂを形成して、ゲート電極５２を構成する。ゲート電極５２、コアスペーサＨＴＯ酸化膜５６を覆うようにＥＳＬ（Etching Stopper Layer）シリコン窒化膜５４を堆積する。その後、ＥＳＬシリコン窒化膜５４を覆うように層間絶縁膜５５を形成する。コアスペーサＨＴＯ酸化膜５６形成時、関連技術では、カバレッジ特性の良くないＨＴＯ酸化膜５６を用いているので、コアスペーサＨＴＯ酸化膜５６中に巣５６ａ（空洞）ができてしまう。そのため、ＥＳＬシリコン窒化膜５４の形成の際に、以下で説明する問題が発生することが判明した。
【００１４】
つまり、ＥＳＬシリコン窒化膜５４の形成の際に、この巣５６ａの中にＥＳＬシリコン窒化膜の一部５４ａが入りこんでしまうため、このような関連技術の半導体装置５においては、データを書き込むときの電圧が低くなって書き込み特性が悪くなるため、半導体装置５の信頼性が悪化する一原因となり得る。
【００１５】
上記した問題点を解決できる本発明の実施形態について図面を参照しつつ説明する。但し、以下の説明はＤＲＡＭを例にとって説明するが、本発明の技術的範囲は何ら限定解釈されないことは云うまでもない。
【００１６】
まず、本発明の実施の形態について説明する。
【００１７】
図１は、本発明の実施形態による半導体装置１の構成を説明するための要部断面図である。図１によると、半導体装置１の半導体基板１０上にＯＮＯゲート絶縁膜１１が形成されている。このＯＮＯゲート絶縁膜１１はトンネル酸化膜（第１の絶縁膜）、チャージトラップ膜（電荷蓄積層）、ブロッキング酸化膜（第２の絶縁膜）の積層構造により構成されている。例えば、トンネル酸化膜はシリコン酸化膜などから構成される。また、チャージトラップ膜はシリコン窒化膜などから構成される。ブロッキング酸化膜はシリコン酸化膜などから構成される。
【００１８】
ＯＮＯゲート絶縁膜１１上には、ゲート電極１２の一部となるポリシリコン１２ａが設置されている。ポリシリコン１２ａ上にニッケルなどでシリサイド１２ｂが形成されて、このポリシリコン１２ａとシリサイド１２ｂとでゲート電極１２が形成されることとなる。以下の説明では、ポリシリコン１２ａのみでゲート電極１２と呼ぶことやＯＮＯゲート絶縁膜１１、ポリシリコン１２ａ、及びシリサイド１２ｂを含めてゲート電極１２と呼ぶこともある。また、ゲート電極１２の一部であるポリシリコン１２ａの側面と半導体基板１０を覆うようにＡＬＤ（Atomic Layer Deposition）法によりＡＬＤ酸化膜１３（第３の絶縁膜）を堆積し、堆積したＡＬＤ酸化膜１３をエッチバックしたコアスペーサ酸化膜１３が形成されている。図１から分かるように、半導体基板１０上にＯＮＯゲート絶縁膜１１やゲート電極１２が形成されて複数の積層構造体となり、その複数の積層構造体（ゲート電極１２）間をカバレッジ特性の良いＡＬＤ酸化膜１３で埋めている。
【００１９】
そして、ゲート電極１２とＡＬＤ酸化膜１３（コアスペーサ酸化膜）を覆うように、ＥＳＬシリコン窒化膜１４（第４の絶縁膜）を堆積する。堆積したＥＳＬシリコン窒化膜１４を覆うように層間絶縁膜１５を形成する。層間絶縁膜１５は、絶縁材料から形成することができる。本発明では、コアスペーサ酸化膜１３の形成時にカバレッジ特性が良くなるようＡＬＤ法によりＡＬＤ酸化膜１３を形成している。
【００２０】
このように、ＡＬＤ法により形成されるカバレッジ特性の良いＡＬＤ酸化膜１３を用いると、ＡＬＤ酸化膜１３中に上述したような空洞５６ａが形成され難いため、データ書き込み時の電圧が低くなってしまうことがなくなる。従って、本実施形態では半導体装置１の書き込み特性を改善することができる。
【００２１】
さらに、ＡＬＤ酸化膜１３の形成時のオゾンガス照射時間を１５秒以上に延ばすことにより、熱酸化膜と同レベルの耐性を持ち、膜中のカーボン含有量が少ない良質な酸化膜を形成することが可能となる。このような耐性が良く、カーボン含有量が少ない酸化膜をコアスペーサ酸化膜１３に使用することで、チャージトラップ膜（電化蓄積層）に蓄えられた電荷がコアスペーサ酸化膜１３中のカーボンに取り込まれることが少なくなり、フラッシュメモリなどの半導体装置１の電荷保持特性を改善することができる。
【００２２】
ＡＬＤ酸化膜１３の成膜工程において、電荷保持特性を考慮し耐膜性や膜中カーボン含有量を低減した良質な膜を形成するために、本実施形態ではＡＬＤ酸化膜１３を成膜するオゾンガスの供給時間を１５秒以上にしている。
【００２３】
次に、本実施形態による半導体装置１におけるＡＬＤ酸化膜１３の製造方法について詳細に説明する。図２は、本発明の実施形態によるＡＬＤ酸化膜１３の成膜シーケンスを示す図である。ＡＬＤ酸化膜１３の成膜ステップの条件は下記の通りである。
【００２４】
（ステップ１）
まず、ステップ１において、炉芯管（処理室）に原料ガスとしてＴＤＭＡＳ（トリスジメチルアミノシラン）を流し、半導体基板１０と、ＯＮＯゲート絶縁膜１１及びゲート電極１２を含む複数の積層構造体とにＴＤＭＡＳを吸着させる。図２から分かるように、本実施例ではＴＤＭＡＳを供給する時間は２０秒に設定した。また、本実施形態のようなＡＬＤ法を用いて基板上に所定の薄膜を堆積させる方法では、例えば３００度から６００度といった低い基板温度で処理するが可能となる。ここで、被処理体である半導体基板１０を収容した処理室内に原料ガスを供給する工程は第１の工程と呼び、半導体基板１０と、ＯＮＯゲート絶縁膜１１及びゲート電極１２を含む複数の積層構造体とにＴＤＭＡＳを吸着させる工程は第２の工程と呼ぶものとする。
【００２５】
（ステップ２）
ステップ２において、ステップ１の開始から４５秒間、処理室内をＴＤＭＡＳが導入された状態で維持（ホールド）し、半導体基板１０及び複数の積層構造体へのＴＤＭＡＳの吸着を促進する。これにより、半導体基板１０及び複数の積層構造体上にＴＤＭＡＳ吸着層が形成されることとなる。
【００２６】
（ステップ３）
ステップ３において、窒素などの不活性ガスを処理室に供給することでパージが行われ、処理室内の未反応のＴＤＭＡＳが処理室外に排気される。処理室内への不活性ガスの供給は１０秒間行われる。本実施形態のように不活性ガスを処理室に供給すると、残留したＴＤＭＡＳを排気する効果を高めることができる。不活性ガスとしては、上述した窒素の他、例えばネオン、アルゴン、又はヘリウムなどが好ましく用いられる。ここで、原料ガスであるＴＤＭＡＳを処理室から排出する工程を第４の工程という。
【００２７】
（ステップ４）
処理室内にオゾンガスを１５秒以上流し、半導体基板１０に吸着しているＴＤＭＡＳと反応させてＡＬＤ酸化膜１３を形成する。オゾンガスの供給により、被処理体の表面に吸着したＴＤＭＡＳとオゾンガスが表面反応して被処理体上にシリコン酸化膜などのＡＬＤ酸化膜１３が成膜される。ＴＤＭＡＳと供給するオゾンガスとの反応時間が短いとＡＬＤ酸化膜１３中のカーボンが多く残留することとなる。従って、本実施形態では反応時間を確保するためにオゾンガスを処理室内に供給する時間を１５秒以上としている。処理室内にオゾンガスを所定時間供給する工程を第３の工程という。
【００２８】
（ステップ５）
未反応のＴＤＭＡＳとオゾンガスを１０秒間排気する。処理室内に残留したＴＤＭＡＳとオゾンガスとを効果的に排気するために、窒素などの不活性ガスを処理室内に供給してパージを行う。ここでも、便宜上、処理室からＴＤＭＡＳとオゾンガスを排気する工程を第４の工程ということとする。
【００２９】
このステップ１からステップ５を所望の膜厚になるまで繰り返し、被処理体上にＡＬＤ酸化膜１３を形成する。本実施形態においては、半導体装置１の電荷保持特性改善のため、上述したステップ４における処理室内にオゾンガスを供給する時間を１５秒以上に設定している。さらに好ましくは、処理室内にオゾンガスを供給する時間を１５秒以上３０秒未満にすることができる。その理由は図３の説明において述べることとする。
【００３０】
図３は、ＡＬＤ酸化膜１３中のカーボン含有量を深さ方向にＳＩＭＳ（二次イオン質量分析計）で分析した結果を示したグラフである。図３から分かるように、ステップ４で行われるオゾンガスの供給時間を５秒から１５秒以上に増加させると、ＡＬＤ酸化膜１３中のカーボン含有量を不純物のないシリコン酸化膜と同レベルの５Ｅ＋１８まで減少させることができる。その結果、チャージトラップ膜に保持された電荷がＡＬＤ酸化膜１３中のカーボンに取り込まれることが少なくなり、フラッシュメモリなどである半導体装置１の電荷保持特性を改善することができる。
【００３１】
また、図３を参照すると、オゾンガスの供給時間を１５秒から３０秒に増加させても、ＡＬＤ酸化膜１３のカーボン含有量はほとんど減少しない。従って、オゾンガスを供給する時間は１５秒以上であることが望ましく、より具体的には１５秒以上３０秒未満であることが好ましい。
【００３２】
図４は、高温（２００℃）ベーク後の電荷保持特性の不良率を、オゾンガスの供給時間が５秒条件のものと１５秒条件のものとで比較した図を示す。図４から分かるように、オゾンガスの供給時間が５秒の場合は不良率が３．８％であるのに対して、オゾンガスの供給時間が１５秒の場合には不良率が０．６％となることが本発明者により明らかとなった。オゾンガスの供給時間が１５秒の場合、半導体装置１の電荷保持特性を大幅に改善できることが分かる。
【００３３】
上記例では、原料ガスとしてＴＤＭＡＳを例示したが、本発明はこれに限定されるものではなく、例えばＤＩＰＡＳ（ジイソプロピルアミノシラン）、ＢＴＢＡＳ（ビスターシャリブチルアミノシラン）、ＢＤＭＡＳ（ビスジメチルアミノシラン）、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＤＭＡＳ（ジメチルアミノシラン）、ＤＥＡＳ（ジエチルアミノシラン）、 ＤＰＡＳ（ジプロピルアミノシラン）、及びＢＡＳ（ブチルアミノシラン）などのアミノシランガスを用いることができる。
【００３４】
また、酸化ガスとしてオゾンガスを例示したが、例えば、酸素や水蒸気などが用いてもよい。この場合、オゾンを生成するオゾン生成装置を用いる必要がなく、装置の構造を簡単にすることができる。酸化ガスにオゾンを用いた場合には、成膜温度を低温にすることができる。
【００３５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００３６】
１  半導体装置
１０  半導体基板
１１  ＯＮＯゲート絶縁膜
１２  ゲート電極
１２ａ  ポリシリコン
１２ｂ  シリサイド
１３  ＡＬＤ酸化膜（コアスペーサ酸化膜）
１４  ＥＳＬシリコン窒化膜
１５  層間絶縁膜
【図１】
2014099545.tif 000003
【図２】
2014099545.tif 000004
【図３】
2014099545.tif 000005
【図４】
2014099545.tif 000006
【図５】
2014099545.tif 000007