(57)【要約】【課題】リーク電流が増加したときに、出力ノードから出力される電圧の上昇幅を低減したリーク電流吸収回路、電圧生成回路、およびそれを備えた電源装置を提供する。【解決手段】制御回路１５は、抵抗Ｒ１，Ｒ２の端子間電圧に基づいて、出力トランジスタＴｒの制御電極に制御信号を出力する。リーク電流吸収回路１０は、スイッチ１４と、定電圧Ｖｃを生成する定電圧回路１３と、出力ノードＶｏｕｔの電圧に基づいて、スイッチ１４を作動させるスイッチ作動回路１２とを備える。スイッチ作動回路１２は、出力ノードＶｏｕｔの電圧が所定の閾値電圧以上になるとスイッチ１４をオンし、出力トランジスタＴｒからのリーク電流Ｉ２の少なくとも一部を接地ノードＧＮＤに流すとともに、出力ノードＶｏｕｔの電圧をクランプする。【選択図】図１
2014048698.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタから漏れ出るリーク電流を吸収するリーク電流吸収回路であって、
前記出力トランジスタは、電源ノードおよび出力ノードにそれぞれ電気的に接続される第１および第２電極と、制御電極とを有し、前記制御電極は、制御回路からの制御信号を受け、前記制御回路は、前記出力トランジスタの前記第２電極と接地ノードとの間に電気的に接続された抵抗を含み、前記抵抗の端子間電圧に基づいて、前記出力トランジスタの前記制御電極に前記制御信号を出力し、
前記リーク電流吸収回路は、
前記接地ノードに電気的に接続された一方端を有するスイッチと、
前記スイッチの他方端と前記出力ノードとの間に電気的に接続されて、定電圧を生成する定電圧回路と、
前記出力ノードと前記接地ノードとの間に電気的に接続されて、前記出力ノードの電圧に基づいて、前記スイッチを作動させるスイッチ作動回路とを備え、
前記スイッチ作動回路は、前記出力ノードの電圧が所定の閾値電圧以上になると前記スイッチをオンし、前記出力トランジスタからの前記リーク電流の少なくとも一部を前記接地ノードに流すとともに、前記出力ノードの電圧をクランプする、リーク電流吸収回路。
【請求項２】
前記スイッチは、トランジスタであり、
前記スイッチ作動回路は、前記トランジスタをオンするためのバイアス電圧を前記出力ノードの電圧に依存して生成するバイアス回路であって、
前記トランジスタは、前記出力ノードの電圧を、前記定電圧回路により生成された前記定電圧と前記トランジスタの前記閾値電圧と前記バイアス電圧との合計値にクランプする、請求項１に記載のリーク電流吸収回路。
【請求項３】
前記トランジスタは、第１のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field-Effect  Transistor）であって、
前記バイアス回路は、デプレッション型ＭＯＳＦＥＴである第２および第３のＭＯＳＦＥＴを有し、
前記第２および前記第３のＭＯＳＦＥＴは、直列に接続されて、前記出力ノードと前記接地ノードとの間に設けられており、
前記第１、前記第２、および前記第３のＭＯＳＦＥＴの各々のゲートは、前記第２のＭＯＳＦＥＴと前記第３のＭＯＳＦＥＴとが接続される接続ノードに接続される、請求項２に記載のリーク電流吸収回路。
【請求項４】
前記定電圧回路は、ダイオード接続された少なくとも１つのバイポーラトランジスタを有し、
前記少なくとも１つのバイポーラトランジスタは、前記出力ノードから前記トランジスタへの向きが順方向となるように配置される、請求項２に記載のリーク電流吸収回路。
【請求項５】
前記定電圧回路は、前記出力ノードにカソードが向くように設けられたツェナーダイオードを有する、請求項２に記載のリーク電流吸収回路。
【請求項６】
電源ノードの電圧から出力電圧を生成し、前記出力電圧を出力ノードから出力するための電圧生成回路であって、
第１電極および第２電極が前記電源ノードおよび前記出力ノードにそれぞれ電気的に接続され、制御電極への制御信号に応答して、前記電源ノードから前記出力ノードへの電圧の出力をオンオフする出力トランジスタと、
前記出力トランジスタの前記第２電極と接地ノードとの間に電気的に接続された抵抗を含み、前記抵抗の端子間電圧に基づいて、前記出力トランジスタの前記制御電極に前記制御信号を出力する制御回路と、
前記出力ノードと前記接地ノードとの間に設けられ、前記出力トランジスタの前記第２電極から漏れ出て前記抵抗の前記端子間電圧を増加させるリーク電流を前記接地ノードに流すリーク電流吸収回路とを備え、
前記リーク電流吸収回路は、
前記接地ノードに電気的に接続された一方端を有するスイッチと、
前記スイッチの他方端と前記出力ノードとの間に電気的に接続されて、定電圧を生成する定電圧回路と、
前記出力ノードと前記接地ノードとの間に電気的に接続されて、前記出力ノードの電圧に基づいて、前記スイッチを作動させるスイッチ作動回路とを含み、
前記スイッチ作動回路は、前記出力ノードの電圧が所定の閾値電圧以上になると前記スイッチをオンし、前記出力トランジスタからの前記リーク電流の少なくとも一部を前記接地ノードに流すとともに、前記出力ノードの電圧をクランプする、電圧生成回路。
【請求項７】
前記スイッチは、トランジスタであり、
前記スイッチ作動回路は、前記トランジスタをオンするためのバイアス電圧を前記出力ノードの電圧に依存して生成するバイアス回路であって、
前記トランジスタは、前記出力ノードの電圧を、前記定電圧回路により生成された前記定電圧と前記トランジスタの前記閾値電圧との合計値にクランプする、請求項６に記載の電圧生成回路。
【請求項８】
前記トランジスタは、第１のＭＯＳＦＥＴであって、
前記バイアス回路は、デプレッション型ＭＯＳＦＥＴである第２および第３のＭＯＳＦＥＴを有し、
前記第２および前記第３のＭＯＳＦＥＴは、直列に接続されて、前記出力ノードと前記接地ノードとの間に設けられており、
前記第１、前記第２、および前記第３のＭＯＳＦＥＴの各々のゲートは、前記第２のＭＯＳＦＥＴと前記第３のＭＯＳＦＥＴとが接続される接続ノードに接続される、請求項７に記載の電圧生成回路。
【請求項９】
前記定電圧回路は、ダイオード接続された少なくとも１つのバイポーラトランジスタを有し、
前記少なくとも１つのバイポーラトランジスタは、前記出力ノードから前記トランジスタへの向きが順方向となるように配置される、請求項７に記載の電圧生成回路。
【請求項１０】
前記定電圧回路は、前記出力ノードにカソードが向くように設けられたツェナーダイオードを有する、請求項７に記載の電圧生成回路。
【請求項１１】
前記電圧生成回路は、半導体基板に形成される、請求項６に記載の電圧生成回路。
【請求項１２】
請求項６〜１１のいずれか一項に記載の電圧生成回路を備える、電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーク電流吸収回路、電圧生成回路、および電源装置に関する。
【背景技術】
【０００２】
多くの電子機器では、マイクロコンピュータの電源電圧の供給源として電源ＩＣ（Integrated  Circuit）が用いられる。電源ＩＣの一例として、特開２００７−２０３５２号公報（特許文献１）には、同期整流方式の降圧型スイッチングレギュレータが開示されている。
【０００３】
特許文献１のスイッチングレギュレータは、スイッチング素子と、ヒステリシスコンパレータと、軽負荷検出回路と、ドライバ回路とを備える。ヒステリシスコンパレータは、スイッチングレギュレータの出力電圧に応じた検出電圧を、第１閾値電圧および第１閾値電圧よりも低い第２閾値電圧と比較する。軽負荷検出回路は、接続される負荷が軽負荷状態であることを検出する。ドライバ回路は、ヒステリシスコンパレータから出力されるパルス信号に基づき、スイッチング素子をオンオフする。
【０００４】
ヒステリシスコンパレータは、軽負荷検出回路による軽負荷状態の検出を契機として、第２閾値電圧を所定電圧幅だけ高電位側にシフトする。ドライバ回路は、軽負荷検出回路によって軽負荷状態が検出されると、検出電圧が第１閾値電圧まで上昇してからシフト後の第２閾値電圧まで下降するまでの期間、スイッチング素子のオンオフを停止する。これにより、軽負荷時の出力電圧のリップルを低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２０３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、電源ＩＣは出力トランジスタを備える。この出力トランジスタからリーク電流が漏れ出る。たとえば高温環境下で電源ＩＣを使用する場合には、リーク電流が増加する。これにより、電源ＩＣの後段の回路が影響を受ける可能性がある。
【０００７】
図１１は、従来の電圧生成回路の回路構成を示す図である。図１１を参照して、電圧生成回路２００は、出力トランジスタＴｒと、制御回路５０とを備える。
【０００８】
出力トランジスタＴｒは、ＰＭＯＳＦＥＴ（P-type  Metal  Oxide  Semiconductor  Field-Effect  Transistor)である。出力トランジスタＴｒのソースおよびドレインは、電源ノードＶｄｄおよび出力ノードＶｏｕｔにそれぞれ電気的に接続される。出力トランジスタＴｒは、ゲートへの制御信号に応答して、電源ノードＶｄｄから出力ノードＶｏｕｔへの電圧の出力をオンオフする。
【０００９】
制御回路５０は、コンパレータ５１と、抵抗Ｒ１，Ｒ２とを含む。抵抗Ｒ１，Ｒ２の直列回路は、出力トランジスタＴｒのドレインと接地ノードＧＮＤとの間に設けられる。コンパレータ５１は、非反転入力端子ＦＢと反転入力端子ＣＯＭＰとを有する。非反転入力端子ＦＢは、抵抗Ｒ１と抵抗Ｒ２とを接続する接続ノードのフィードバック電圧Ｖｆｂを受ける。反転入力端子ＣＯＭＰは、所定の参照電圧Ｖｒｅｆを受ける。コンパレータ５１は、フィードバック電圧Ｖｆｂと参照電圧Ｖｒｅｆとの差を増幅して、制御信号を出力する。この制御信号は、出力トランジスタＴｒのゲートに与えられる。
【００１０】
出力トランジスタＴｒのドレインからリーク電流が漏れ出る。一部のリーク電流Ｉ１は、抵抗Ｒ１，Ｒ２を介して接地ノードＧＮＤに流れる。電圧生成回路２００の消費電力を低減するために、抵抗Ｒ１，Ｒ２の抵抗値は非常に大きく設定されている。そのため、リーク電流Ｉ１が比較的小さい場合であっても、抵抗Ｒ１，Ｒ２の直列回路の端子間電圧は大きくなる。
【００１１】
出力ノードＶｏｕｔの電圧は、この端子間電圧と等しい。そのため、リーク電流Ｉ１の増加に伴って、出力ノードＶｏｕｔから大きな電圧が出力されてしまう可能性がある。具体的には、抵抗Ｒ１，Ｒ２の直列回路の抵抗値が５ＭΩである場合、リーク電流Ｉ１が１ｕＡであっても、出力ノードＶｏｕｔからは５Ｖの電圧が出力される。これにより、出力ノードＶｏｕｔに接続された後段の回路（図示せず）が誤動作してしまう可能性がある。あるいは、後段の回路の耐圧が５Ｖよりも低い場合には、後段の回路が破損してしまうおそれがある。
【００１２】
本発明の目的は、リーク電流が増加したときに、出力ノードＶｏｕｔから出力される電圧の上昇幅を低減した電圧生成回路を提供することである。
【課題を解決するための手段】
【００１３】
本発明のある局面に従うと、出力トランジスタは、電源ノードおよび出力ノードにそれぞれ電気的に接続される第１および第２電極と、制御電極とを有し、制御電極は、制御回路からの制御信号を受け、制御回路は、出力トランジスタの第２電極と接地ノードとの間に電気的に接続された抵抗を含み、抵抗の端子間電圧に基づいて、出力トランジスタの制御電極に制御信号を出力する。リーク電流吸収回路は、出力トランジスタから漏れ出るリーク電流を吸収する。リーク電流吸収回路は、スイッチと、定電圧回路と、スイッチ作動回路とを備える。スイッチは、接地ノードに電気的に接続された一方端を有する。定で夏回路は、スイッチの他方端と出力ノードとの間に電気的に接続されて、定電圧を生成する。スイッチ作動回路は、出力ノードと接地ノードとの間に電気的に接続されて、出力ノードの電圧に基づいて、スイッチを作動させる。スイッチ作動回路は、出力ノードの電圧が所定の閾値電圧以上になるとスイッチをオンし、出力トランジスタからのリーク電流の少なくとも一部を接地ノードに流すとともに、出力ノードの電圧をクランプする。
【００１４】
好ましくは、スイッチは、トランジスタである。スイッチ作動回路は、トランジスタをオンするためのバイアス電圧を出力ノードの電圧に依存して生成するバイアス回路である。トランジスタは、出力ノードの電圧を、定電圧回路により生成された定電圧とトランジスタの閾値電圧とバイアス電圧との合計にクランプする。
【００１５】
好ましくは、トランジスタは、第１のＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field-Effect  Transistor）である。バイアス回路は、デプレッション型ＭＯＳＦＥＴである第２および第３のＭＯＳＦＥＴを有する。第２および第３のＭＯＳＦＥＴは、直列に接続されて、出力ノードと接地ノードとの間に設けられている。第１、第２、および第３のＭＯＳＦＥＴの各々のゲートは、第２のＭＯＳＦＥＴと第３のＭＯＳＦＥＴとが接続される接続ノードに接続される。
【００１６】
好ましくは、定電圧回路は、ダイオード接続された少なくとも１つのバイポーラトランジスタを有する。少なくとも１つのバイポーラトランジスタは、出力ノードからトランジスタへの向きが順方向となるように配置される。
【００１７】
好ましくは、定電圧回路は、出力ノードにカソードが向くように設けられたツェナーダイオードを有する。
【００１８】
本発明の別の局面に従うと、電源ノードの電圧から出力電圧を生成し、出力電圧を出力ノードから出力するための電圧生成回路は、出力トランジスタと、制御回路と、リーク電流吸収回路とを備える。出力トランジスタは、第１電極および第２電極が電源ノードおよび出力ノードにそれぞれ電気的に接続され、制御電極への制御信号に応答して、電源ノードから出力ノードへの電圧の出力をオンオフする。制御回路は、出力トランジスタの第２電極と接地ノードとの間に電気的に接続された抵抗を含み、抵抗の端子間電圧に基づいて、出力トランジスタの制御電極に制御信号を出力する。リーク電流吸収回路は、出力ノードと接地ノードとの間に設けられ、出力トランジスタの第２電極から漏れ出て抵抗の端子間電圧を増加させるリーク電流を接地ノードに流す。リーク電流吸収回路は、スイッチと、定電圧回路と、スイッチ作動回路とを含む。スイッチは、接地ノードに電気的に接続された一方端を有する。定電圧回路は、スイッチの他方端と出力ノードとの間に電気的に接続されて、定電圧を生成する。スイッチ作動回路は、出力ノードと接地ノードとの間に電気的に接続されて、出力ノードの電圧に基づいて、スイッチを作動させる。スイッチ作動回路は、出力ノードの電圧が所定の閾値電圧以上になるとスイッチをオンし、出力トランジスタからのリーク電流の少なくとも一部を接地ノードに流すとともに、出力ノードの電圧をクランプする。
【００１９】
好ましくは、スイッチは、トランジスタである。スイッチ作動回路は、トランジスタをオンするためのバイアス電圧を出力ノードの電圧に依存して生成するバイアス回路である。トランジスタは、出力ノードの電圧を、定電圧回路により生成された定電圧とトランジスタの閾値電圧との合計にクランプする。
【００２０】
好ましくは、トランジスタは、第１のＭＯＳＦＥＴである。バイアス回路は、デプレッション型ＭＯＳＦＥＴである第２および第３のＭＯＳＦＥＴを有する。第２および第３のＭＯＳＦＥＴは、直列に接続されて、出力ノードと接地ノードとの間に設けられている。第１、第２、および第３のＭＯＳＦＥＴの各々のゲートは、第２のＭＯＳＦＥＴと第３のＭＯＳＦＥＴとが接続される接続ノードに接続される。
【００２１】
好ましくは、定電圧回路は、ダイオード接続された少なくとも１つのバイポーラトランジスタを有する。少なくとも１つのバイポーラトランジスタは、出力ノードからトランジスタへの向きが順方向となるように配置される。
【００２２】
好ましくは、定電圧回路は、出力ノードにカソードが向くように設けられたツェナーダイオードを有する。
【００２３】
好ましくは、電圧生成回路は、半導体基板に形成される。
本発明のさらに別の局面に従うと、電源装置は、上記の電圧生成回路を備える。
【発明の効果】
【００２４】
本発明によれば、リーク電流が増加したときに、出力ノードから出力される電圧の上昇幅を低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１に係る電圧生成回路の回路構成を示す図である。
【図２】比較例に係るリーク電流吸収回路を備えた電圧生成回路の回路構成を示す図である。
【図３】比較例に係る電圧生成回路にリーク電流が流れたときに、出力ノードから出力される電圧を説明するための図である。
【図４】図１に示した電圧生成回路において、出力ノードから出力される電圧を説明するための図である。
【図５】本発明の実施の形態２に係る電圧生成回路の回路構成を示す図である。
【図６】比較例に係るリーク電流吸収回路を備えた、図２と異なる出力電圧を生成する電圧生成回路にリーク電流が流れたときに、出力ノードから出力される電圧を説明するための図である。
【図７】図５に示した電圧生成回路において、出力ノードから出力される電圧を説明するための図である。
【図８】本発明の実施の形態３に係る電源ＩＣの半導体パッケージの外観図である。
【図９】図８に示した半導体パッケージ内における、電圧生成回路が形成された半導体基板および配線を模式的に示す図である。
【図１０】本発明の実施の形態４に係る電子機器の模式的構成を示すブロック図である。
【図１１】従来の電圧生成回路の回路構成を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付して、その説明は繰り返さない。また、本明細書において、「ノード」とは、複数の構成要素の電気回路上での接続点を意味し、当該構成要素同士を電気的に接続する配線などを含む。
【００２７】
［実施の形態１］
図１は、本発明の実施の形態１に係る電圧生成回路の回路構成を示す図である。図１を参照して、電圧生成回路１は、出力トランジスタＴｒと、制御回路５０と、リーク電流吸収回路１０とを備える。電圧生成回路１は、電源ノードＶｄｄの電圧から３．３Ｖの出力電圧を生成して、この出力電圧を出力ノードＶｏｕｔから出力する。
【００２８】
出力トランジスタＴｒは、ＰＭＯＳＦＥＴである。出力トランジスタＴｒのソース（第１電極）およびドレイン（第２電極）は、電源ノードＶｄｄおよび出力ノードＶｏｕｔにそれぞれ電気的に接続される。出力トランジスタＴｒは、ゲート（制御電極）への制御信号に応答して、電源ノードＶｄｄから出力ノードＶｏｕｔへの電圧の出力をオンオフする。
【００２９】
制御回路５０は、コンパレータ５１と、抵抗Ｒ１，Ｒ２とを含む。抵抗Ｒ１，Ｒ２の直列回路は、出力トランジスタＴｒのドレインと接地ノードＧＮＤとの間に設けられる。コンパレータ５１は、非反転入力端子ＦＢと反転入力端子ＣＯＭＰとを有する。非反転入力端子ＦＢは、抵抗Ｒ１と抵抗Ｒ２とを接続する接続ノードのフィードバック電圧Ｖｆｂを受ける。反転入力端子ＣＯＭＰは、制御回路５０の外部から所定の参照電圧Ｖｒｅｆを受ける。コンパレータ５１は、フィードバック電圧Ｖｆｂと参照電圧Ｖｒｅｆとの差を増幅して、制御信号を出力する。この制御信号は、出力トランジスタＴｒのゲートに与えられる。
【００３０】
なお、反転入力端子ＣＯＭＰに入力される参照電圧Ｖｒｅｆは、制御回路５０の外部から供給されると説明したが、制御回路５０の内部で生成されてもよい。
【００３１】
リーク電流吸収回路１０は、耐圧保護回路１１と、バイアス回路（スイッチ作動回路）１２と、定電圧回路１３と、スイッチ１４（トランジスタまたは第１のＭＯＳＦＥＴ）１４とを含む。リーク電流吸収回路１０は、出力トランジスタＴｒのドレインから漏れ出るリーク電流を吸収するために設けられる。より具体的には、リーク電流吸収回路１０は、リーク電流Ｉ２の少なくとも一部を接地ノードＧＮＤに流す。
【００３２】
耐圧保護回路１１は、出力ノードＶｏｕｔとバイアス回路１２との間に設けられる。耐圧保護回路１１は、トランジスタＭ１，Ｍ２を有する。トランジスタＭ１，Ｍ２の各々は、デプレッション型のＮＭＯＳＦＥＴ（N-type  Metal  Oxide  Semiconductor   Field-Effect  Transistor）である。トランジスタＭ１のドレインおよびソースは、出力ノードＶｏｕｔおよびトランジスタＭ２のドレインにそれぞれ接続される。トランジスタＭ２のソースは、バイアス回路１２に接続される。トランジスタＭ１，Ｍ２の各々のゲートは、そのソースに接続される。トランジスタＭ１，Ｍ２の各々のバックゲートは、ゲートと同様に、そのソースに接続される。
【００３３】
耐圧保護回路１１は、出力ノードＶｏｕｔの電圧からバイアス回路１２を保護するために設けられる。つまり、耐圧保護回路１１を設けない場合、出力ノードＶｏｕｔの電圧がバイアス回路１２のみに印加される。そのため、出力ノードＶｏｕｔの電圧がバイアス回路１２の耐圧を超えたときに、バイアス回路１２が破損してしまう可能性がある。耐圧保護回路１１を設けることにより、耐圧保護回路１１とバイアス回路１２とのインピーダンスの比に応じて、出力ノードＶｏｕｔの電圧が耐圧保護回路１１とバイアス回路１２との間で分圧される。したがって、適切なインピーダンスを有する耐圧保護回路１１を設けることにより、バイアス回路１２の破損を防止することができる。
【００３４】
なお、耐圧保護回路１１は２個のトランジスタを有するとしたが、トランジスタの個数はこれに限定されるものではない。トランジスタの個数は、耐圧保護回路１１により分圧されるべき電圧に応じて適切に定められる。また、バイアス回路１２の耐圧が出力ノードＶｏｕｔの電圧の上昇幅と比べて十分に大きい場合には、耐圧保護回路１１を設けなくてもよい。
【００３５】
バイアス回路１２は、耐圧保護回路１１と接地ノードＧＮＤとの間に設けられる。バイアス回路１２は、トランジスタＭ３，Ｍ４を有する。トランジスタＭ３（第２のＭＯＳＦＥＴ），Ｍ４（第３のＭＯＳＦＥＴ）の各々は、デプレッション型のＮＭＯＳＦＥＴである。トランジスタＭ３のドレインおよびソースは、耐圧保護回路１１およびトランジスタＭ４のドレインにそれぞれ接続される。トランジスタＭ４のソースは接地ノードＧＮＤに接続される。トランジスタＭ３，Ｍ４の各々のゲートは、トランジスタＭ３とトランジスタＭ４とを接続する接続ノードに接続される。トランジスタＭ３，Ｍ４の各々のバックゲートは、そのソースに接続される。
【００３６】
バイアス回路１２は、出力ノードＶｏｕｔの電圧に基づいて、スイッチ１４を作動させる。より具体的には、バイアス回路１２は、スイッチ１４をオンするためのバイアス電圧Ｖｂを出力ノードＶｏｕｔの電圧に依存して生成する。
【００３７】
耐圧保護回路１１およびバイアス回路１２が有するトランジスタＭ１〜Ｍ４の各々は、ゲートとソースとが接続されたＦＥＴである。このため、トランジスタＭ１〜Ｍ４の各々は、出力ノードＶｏｕｔから接地ノードＧＮＤへの向きが順方向となるダイオードとして機能する。したがって、耐圧保護回路１１とバイアス回路１２との直列回路も、リーク電流Ｉ２の少なくとも一部を接地ノードＧＮＤに流す機能を有する。
【００３８】
定電圧回路１３は、出力ノードＶｏｕｔとスイッチ１４のソースとの間に設けられる。定電圧回路１３は、トランジスタＱ１〜Ｑ４を有する。
【００３９】
トランジスタＱ１〜Ｑ４の各々は、バイポーラトランジスタである。トランジスタＱ１〜Ｑ４は、隣接する一方のトランジスタのエミッタと他方のコレクタとが接続するように直列に接続される。また、トランジスタＱ１〜Ｑ４の各々はダイオード接続される。すなわち、トランジスタＱ１〜Ｑ４の各々は、そのコレクタとベースとが接続される。これにより、トランジスタＱ１〜Ｑ４の各々は、出力ノードＶｏｕｔからスイッチ１４への向きが順方向となるように配置されたダイオードとして機能する。
【００４０】
定電圧回路１３は、定電圧を生成する。この定電圧は、トランジスタＱ１〜Ｑ４での電圧降下に相当する。
【００４１】
なお、定電圧回路１３は４個のトランジスタを有するとしたが、トランジスタの個数はこれに限定されるものではない。トランジスタの個数を定める方法については、後に詳細に説明する。また、定電圧回路１３およびスイッチ１４と直列に、リーク電流の電流値を制限するための制限抵抗を設けてもよい。
【００４２】
スイッチ１４はＰＭＯＳＦＥＴである。スイッチ１４のドレイン（一方端）は接地ノードＧＮＤに接続され、ソース（他方端）は定電圧回路１３に接続される。スイッチ１４のゲートには、バイアス回路１２により生成されたバイアス電圧Ｖｂが印加される。スイッチ１４のゲート電圧を基準としたゲート−ソース間電圧Ｖｇｓが所定の閾値電圧Ｖｔｈ以上になると、スイッチ１４はオンする。
【００４３】
なお、バイアス回路１２が有するトランジスタＭ３，Ｍ４の各々はＦＥＴである。ＦＥＴは、同サイズのバイポーラトランジスタよりも電流の供給能力が小さい。そのため、図１に示された構成では、トランジスタＭ３，Ｍ４の各々がバイポーラトランジスタである場合と比べて、バイアス回路１２の消費電力を低減することができる。また、トランジスタＭ３，Ｍ４により生成されたバイアス電圧Ｖｂを受けるスイッチ１４も、電圧駆動型であるＦＥＴであることが好ましい。
【００４４】
以下、リーク電流吸収回路１０の動作について説明する。たとえば高温環境下では、出力トランジスタＴｒのドレインから漏れ出るリーク電流が増加する。その一部であるリーク電流Ｉ１は、抵抗Ｒ１，Ｒ２を介して接地ノードＧＮＤに流れる。また、それ以外のリーク電流Ｉ２は、出力ノードＶｏｕｔまたはリーク電流吸収回路１０に流れる。
【００４５】
出力ノードＶｏｕｔの電圧は、抵抗Ｒ１，Ｒ２の直列回路の端子間電圧と等しい。この端子間電圧は、リーク電流Ｉ１と抵抗値（Ｒ１＋Ｒ２）との積として表される。そのため、リーク電流Ｉ１の増加に伴って、出力ノードＶｏｕｔの電圧は上昇する。
【００４６】
一方、出力ノードＶｏｕｔの電圧は、定電圧回路１３の定電圧Ｖｃと、スイッチ１４のゲート−ソース間電圧Ｖｇｓと、バイアス電圧Ｖｂとの合計としても表される。バイアス電圧Ｖｂは、ダイオードとして機能するトランジスタＭ４の順方向電圧Ｖｆに相当する一定値となる。
【００４７】
定電圧Ｖｃは、トランジスタＱ１〜Ｑ４での電圧降下に相当する。直列接続されたトランジスタＱ１〜Ｑ４での電圧降下は、各ダイオードの順方向電圧Ｖｆの４倍（４×Ｖｆ）と等しい。そのため、定電圧Ｖｃは一定値となる。したがって、出力ノードＶｏｕｔの電圧の上昇に伴って、スイッチ１４のゲート−ソース間電圧Ｖｇｓが増加する。
【００４８】
スイッチ１４のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以上になると、スイッチ１４がオンする。そのため、リーク電流吸収回路１０の方が、抵抗Ｒ１，Ｒ２の直列回路よりもインピーダンスが低くなる。これにより、リーク電流Ｉ２の少なくとも一部が定電圧回路１３とスイッチ１４とを介して接地ノードＧＮＤに流れる。したがって、リーク電流全体に対するリーク電流Ｉ２の割合が増加する一方、リーク電流全体に対するリーク電流Ｉ１の割合が減少する。その結果として、出力ノードＶｏｕｔの電圧の上昇幅が低減される。
【００４９】
出力ノードＶｏｕｔの電圧は、定電圧Ｖｃと閾値電圧Ｖｔｈとバイアス電圧Ｖｂとの合計にクランプされる。この合計は、出力電圧（３．３Ｖ）よりも大きくなるように定められる。これにより、出力トランジスタＴｒがオンの場合に、出力ノードＶｏｕｔから出力される電圧が所望の出力電圧（３．３Ｖ）未満にクランプされてしまうことを防ぐことができる。
【００５０】
より具体的には、電圧生成回路１における出力電圧の精度がたとえば±２％である場合には、上記合計の下限は、３．３Ｖを２％上回る３．３７Ｖ程度に定められる。一方、上記合計の上限は、たとえば３．３Ｖよりも１Ｖ高い４．３Ｖに定められる。
【００５１】
上記合計を調整するためには、定電圧回路１３が有するトランジスタの個数、スイッチ１４のゲート−ソース間電圧Ｖｇｓの閾値電圧Ｖｔｈ、およびバイアス電圧Ｖｂのうちの少なくとも一つが変更される。また、この変更により、３．３Ｖと異なる出力電圧を出力するための電圧生成回路にも、リーク電流吸収回路１０を適用することが可能になる。
【００５２】
以下、リーク電流吸収回路の比較例を参照しながら、実施の形態１に係るリーク電流吸収回路１０の効果についてより詳細に説明する。
【００５３】
図２は、比較例に係るリーク電流吸収回路１１０を備えた電圧生成回路１００の回路構成を示す図である。図２を参照して、比較例に係るリーク電流吸収回路１１０は、リーク電流吸収部１１１，１１２を含む。電圧生成回路１００のそれ以外の構成については、実施の形態１に係る電圧生成回路１の構成と同等であるため、詳細な説明は繰り返さない。
【００５４】
リーク電流吸収回路１１０は、リーク電流吸収部１１１，１１２を含む。リーク電流吸収部１１１，１１２の各々は、出力ノードＶｏｕｔと接地ノードＧＮＤとの間に設けられる。リーク電流吸収部１１１，１１２は、トランジスタＭ１〜Ｍ４，Ｍ５〜Ｍ８をそれぞれ有する。トランジスタＭ１〜Ｍ４，Ｍ５〜Ｍ８の各々の構成は、実施の形態１に係る耐圧保護回路１１およびバイアス回路１２が有するトランジスタＭ１〜Ｍ４の構成と同等である。リーク電流吸収部１１１，１１２の各々は、上述のように、出力ノードＶｏｕｔから接地ノードＧＮＤへの向きが順方向となるダイオードとして機能する。したがって、リーク電流吸収部１１１，１１２の各々は、リーク電流Ｉ２の少なくとも一部を接地ノードＧＮＤに流す。
【００５５】
まず、比較例に係る電圧生成回路１００における出力ノードＶｏｕｔの電圧について説明する。図３は、比較例に係る電圧生成回路１００にリーク電流が流れたときに出力ノードＶｏｕｔから出力される電圧を示す図である。この結果は、シミュレーションにより得られたものである。図３を参照して、横軸は時間軸である。縦軸は、リーク電流吸収回路１１０を流れるリーク電流の電流値（波形３ａ）、または出力ノードＶｏｕｔから出力される電圧値（波形３ｂ）を表す。シミュレーションを開始した基準時点を０ｍｓとする。このシミュレーションでは、基準時点から１００ｍｓ経過後に、出力ノードＶｏｕｔから電流を流す制御を開始する。ただし、上記の１００ｍｓはシミュレーション条件の一例であって、これに限定されるものではない。
【００５６】
基準時点から１００ｍｓを経過するまでは、リーク電流吸収回路１１０は、リーク電流が流れないように制御される。このときの出力ノードＶｏｕｔの電圧は３．３Ｖである。
【００５７】
基準時点から１００ｍｓ経過時に、リーク電流吸収回路１１０にリーク電流を流す制御が開始される。リーク電流は、時間の経過とともに線形に増加する。このとき、抵抗Ｒ１，Ｒ２の直列回路（図２参照）を流れるリーク電流Ｉ１も増加する。そのため、出力ノードＶｏｕｔの電圧が急激に上昇する。出力ノードＶｏｕｔの電圧は、２０Ｖと３０Ｖとの間の電圧値まで上昇し、その電圧値で一定になる。
【００５８】
このように、たとえば比較例に係るリーク電流吸収回路１１０は、リーク電流を接地ノードＧＮＤに流す機能を有する。しかし、リーク電流吸収回路１１０はリーク電流の吸収能力が小さいので、多くのリーク電流を接地ノードＧＮＤに流すことはできない。このため、リーク電流吸収回路１１０で吸収できないリーク電流は、抵抗Ｒ１，Ｒ２の直列回路を流れる。したがって、出力ノードＶｏｕｔの電圧が大きく上昇してしまう。これにより、出力ノードＶｏｕｔに接続された後段の回路（図示せず）に、その耐圧よりも大きな電圧が印加されて破損してしまうおそれがある。
【００５９】
比較例に係るリーク電流吸収回路１１０が接地ノードＧＮＤに流すことのできるリーク電流の吸収能力は、リーク電流吸収部の個数により調整される。リーク電流吸収部の個数を増やすことにより、リーク電流全体に対するリーク電流Ｉ２の割合を大きくすることができる。そのため、リーク電流全体に対するリーク電流Ｉ１の割合が小さくなるので、出力ノードＶｏｕｔの電圧の上昇幅を低減することができる。その一方で、リーク電流吸収部の個数を増やすと、リーク電流吸収回路１１０の面積が増大してしまう。
【００６０】
また、リーク電流吸収部１１１，１１２は、出力ノードＶｏｕｔの電圧に関わらず、リーク電流を接地ノードＧＮＤに流す。そのため、出力トランジスタＴｒがオンの場合にも、出力トランジスタＴｒから出力される電流の一部が接地ノードＧＮＤに流れる。これにより、電力が無駄に消費されてしまう。
【００６１】
次に、実施の形態１に係るリーク電流吸収回路１０における出力ノードＶｏｕｔの電圧について説明する。図４は、図１に示した電圧生成回路１において、出力ノードＶｏｕｔから出力される電圧を説明するための図である。図４は図３に対比される。実施の形態１に係るリーク電流吸収回路１０を流れるリーク電流の電流値の時間変化を波形４ａに示す。このときの出力ノードＶｏｕｔの電圧値の時間変化を波形４ｂに示す。
【００６２】
基準時点から１００ｍｓを経過するまでは、図３に示した比較例に係るリーク電流吸収回路１１０と同様であるため、詳細な説明は繰り返さない。
【００６３】
基準時点から１００ｍｓ経過時に、リーク電流吸収回路１０にリーク電流を流す制御が開始される。リーク電流は、時間の経過とともに線形に増加する。しかし、出力ノードＶｏｕｔの電圧は、リーク電流の増加に関わらず、３．３Ｖからほとんど上昇しない。具体的に、リーク電流吸収回路１０に１０ｕＡのリーク電流が流れた場合に、出力ノードＶｏｕｔの電圧は３．４４３Ｖであった。したがって、出力ノードＶｏｕｔに接続された後段の回路（図示せず）にその耐圧を超える電圧が印加されて破損してしまうことを防止することができる。
【００６４】
比較例に示したリーク電流吸収回路１１０では、接地ノードＧＮＤに流すことのできるリーク電流の吸収能力を増大させるために複数個のリーク電流吸収部が設けられる。しかし、実施の形態１に係るリーク電流吸収回路１０では、定電圧回路１３およびスイッチ１４の各々の個数は１つだけでもよい。したがって、リーク電流吸収回路の面積を低減することが可能になる。
【００６５】
また、実施の形態１に係るリーク電流吸収回路１０は、出力ノードＶｏｕｔの電圧が出力電圧（３．３Ｖ）よりも大きい所定の値以上になった場合に、リーク電流を接地ノードＧＮＤに流す。出力トランジスタＴｒがオンの場合に、出力ノードＶｏｕｔの電圧は上記所定の値よりも小さい。したがって、出力トランジスタＴｒがオンの場合に、出力トランジスタＴｒから出力される電流の一部が接地ノードＧＮＤに流れることにより、電力が無駄に消費されることを防止することができる。
【００６６】
さらに、スイッチ１４はＭＯＳＦＥＴであるため、ゲート−ソース間電圧Ｖｇｓの閾値電圧Ｖｔｈは負の温度特性を有する。同様に、ダイオード接続されたトランジスタＱ１〜Ｑ４での電圧降下（４×Ｖｆ）（エミッタ−コレクタ間電圧）も負の温度特性を有する。したがって、高温環境下では、室温環境下と比べて、閾値電圧Ｖｔｈと定電圧Ｖｃとバイアス電圧Ｖｂとの合計が小さくなる。つまり、リーク電流吸収回路１０が出力ノードＶｏｕｔの電圧をクランプする電圧が小さくなる。したがって、高温環境下では、出力ノードＶｏｕｔの電圧が上昇し過ぎないように、出力ノードＶｏｕｔの電圧を確実にクランプすることができる。言い換えると、出力ノードＶｏｕｔの電圧を安全方向にクランプすることができる。このように、実施の形態１に係る電圧生成回路１は、高温環境下における使用に適する。
【００６７】
バイアス回路１２は、ＭＯＳＦＥＴであるトランジスタＭ３，Ｍ４により構成される。バイアス回路１２を、たとえば抵抗分割回路により構成することも考えられる。しかし、抵抗分割によりバイアス電圧Ｖｂを生成する場合、常にその抵抗にバイアス電流が流れる。本実施の形態によれば、電圧駆動型であるＭＯＳＦＥＴを用いてバイアス電圧Ｖｂをスイッチ１４に印加する。このため、抵抗分割でバイアス電圧Ｖｂを生成する構成と比べて、バイアス電流を低減することができる。これにより、リーク電流吸収回路１０の消費電力を低減することができる。
【００６８】
なお、出力トランジスタＴｒはＰＭＯＳＦＥＴであるとして説明したが、出力トランジスタＴｒの種類はこれに限定されない。出力トランジスタＴｒは、たとえばＮＭＯＳＦＥＴまたはバイポーラトランジスタであってもよい。出力トランジスタＴｒの種類に応じて、出力トランジスタＴｒの第１電極、第２電極、および制御電極は適宜変更される。たとえば出力トランジスタＴｒがＮＭＯＳＦＥＴである場合には、ドレインが第１電極に相当し、ソースが第２電極に相当する。
【００６９】
また、制御回路５０に関し、コンパレータ５１を含む回路構成を用いて説明したが、制御回路５０の回路構成はこれに限定されない。制御回路５０は、出力トランジスタＴｒと接地ノードＧＮＤとの間に電気的に接続された抵抗を含み、この抵抗の端子間電圧に基づいて、出力トランジスタＴｒのゲートに制御信号を出力するものであればよい。
【００７０】
［実施の形態２］
実施の形態１に係る電圧生成回路１において、耐圧保護回路１１、バイアス回路１２、定電圧回路１３、およびスイッチ１４の回路構成の一例を説明した。しかし、リーク電流吸収回路の回路構成はこれに限定されない。以下、図１と異なる回路構成を有する本発明の実施の形態２に係る電圧生成回路について説明する。
【００７１】
図５は、本発明の実施の形態２に係る電圧生成回路２の回路構成を示す図である。図５を参照して、電圧生成回路２は、電源ノードＶｄｄの電圧から５Ｖの出力電圧を生成して、この出力電圧を出力ノードＶｏｕｔから出力する。
【００７２】
電圧生成回路２は、リーク電流吸収回路１０に替えてリーク電流吸収回路２０を備える。リーク電流吸収回路２０は、定電圧回路１３に替えて定電圧回路２３を含み、スイッチ１４に替えてスイッチ２４を含む。それ以外の構成については、電圧生成回路１の構成と同一であるため、詳細な説明は繰り返さない。
【００７３】
定電圧回路２３は、ツェナーダイオードＤを含む。ツェナーダイオードＤは、カソードが出力ノードＶｏｕｔに向くように設けられる。定電圧回路２３の生成する定電圧Ｖｃは、ツェナーダイオードＤの降伏電圧に等しい。そのため、定電圧Ｖｃは一定値となる。
【００７４】
スイッチ２４は、ＮＭＯＳＦＥＴである。スイッチ２４のソース（一方端）は接地ノードＧＮＤに接続され、ドレイン（他方端）は定電圧回路２３に接続される。スイッチ２４のゲートには、トランジスタＭ１とトランジスタＭ２とを接続する接続ノードの電圧が印加される。スイッチ２４のソース電圧を基準としたゲート−ソース間電圧Ｖｇｓが所定の閾値電圧Ｖｔｈ以上になると、スイッチ２４はオンする。
【００７５】
トランジスタＭ１〜Ｍ４の構成は、実施の形態１に係るトランジスタＭ１〜Ｍ４の構成と同等である。しかし、リーク電流吸収回路２０において、トランジスタＭ３，Ｍ４は、耐圧保護回路２１として機能する。その一方、トランジスタＭ１，Ｍ２は、バイアス回路２２として機能する。言い換えると、実施の形態１に係るリーク電流吸収回路１０との比較において、トランジスタＭ１，Ｍ２とトランジスタＭ３，Ｍ４との間で、耐圧保護回路およびバイアス回路としての機能が互いに入れ替わっている。
【００７６】
以下、５Ｖの出力電圧を生成する場合における、実施の形態２に係るリーク電流吸収回路２０の効果について、比較例を参照しながら説明する。
【００７７】
比較例に係る電圧生成回路の構成は、図２に示された電圧生成回路１００の構成と同様である。しかし、図２の構成において、抵抗Ｒ１の抵抗値を変更することでフィードバック電圧Ｖｆｂが調整される。これにより、本比較例に係る電圧生成回路は、５Ｖの出力電圧を生成する。
【００７８】
図６は、比較例に係るリーク電流吸収回路１１０を備えた、図２と異なる出力電圧（５Ｖ）を生成する電圧生成回路にリーク電流が流れたときに、出力ノードＶｏｕｔから出力される電圧を説明するための図である。図６は図３に対比される。波形６ａ，６ｂは、波形３ａ，３ｂにそれぞれ対比される。
【００７９】
基準時点から１００ｍｓを経過するまでは、出力ノードＶｏｕｔの電圧が５Ｖである以外は、図３に示した比較例に係るリーク電流吸収回路１１０と同様であるため、詳細な説明は繰り返さない。
【００８０】
基準時点から１００ｍｓ経過時に、リーク電流吸収回路１１０にリーク電流を流す制御が開始される。リーク電流は、時間の経過とともに線形に増加する。このとき、抵抗Ｒ１，Ｒ２の直列回路（図２参照）を流れるリーク電流Ｉ１も増加する。そのため、出力ノードＶｏｕｔの電圧が急激に上昇する。出力ノードＶｏｕｔは、５Ｖから２０Ｖと３０Ｖとの間の電圧値まで上昇し、その電圧値で一定になる。
【００８１】
次に、実施の形態２に係る電圧生成回路２の出力ノードＶｏｕｔの電圧変化について説明する。図７は、図５に示した電圧生成回路２において、出力ノードＶｏｕｔから出力される電圧を説明するための図である。図７は図４に対比される。波形７ａ，７ｂは、波形４ａ，４ｂにそれぞれ対比される。
【００８２】
基準時点から１００ｍｓを経過するまでは、図６に示した比較例に係るリーク電流吸収回路１１０と同様であるため、詳細な説明は繰り返さない。
【００８３】
基準時点から１００ｍｓ経過時に、リーク電流吸収回路１０にリーク電流を流す制御が開始される。リーク電流は、時間の経過とともに線形に増加する。出力ノードＶｏｕｔの電圧は、５Ｖからわずかに上昇する。しかし、図６に示した比較例に係るリーク電流吸収回路１１０における場合と比べて、その上昇幅は低減されている。具体的に、リーク電流吸収回路２０に１０ｕＡのリーク電流が流れた場合に、出力ノードＶｏｕｔの電圧は５．３５Ｖであった。すなわち、出力ノードＶｏｕｔの電圧の上昇幅は０．３５Ｖに低減されている。したがって、出力ノードＶｏｕｔに接続された後段の回路（図示せず）に、その耐圧を超える電圧が印加されて破損してしまうことを防止することができる。その他の効果については、実施の形態１に係るリーク電流吸収回路１０の効果と同等であるため、詳細な説明は繰り返さない。
【００８４】
なお、実施の形態１では、ダイオード接続されたトランジスタＱ１〜Ｑ４を用いて定電圧Ｖｃを生成し、実施の形態２では、ツェナーダイオードＤを用いて定電圧Ｖｃを生成した。しかし、バイポーラトランジスタとツェナーダイオードとを組み合わせて定電圧Ｖｃを生成することもできる。ダイオード接続されたバイポーラトランジスタの個数と、ツェナーダイオードＤの降伏電圧と、スイッチのゲート−ソース間電圧Ｖｇｓの閾値電圧Ｖｔｈとを適切に設定することにより、３．３Ｖおよび５Ｖ以外の様々な出力電圧を生成する電圧生成回路に、本発明に係るリーク電流吸収回路を適用することができる。
【００８５】
［実施の形態３］
実施の形態１，２に係る電圧生成回路１，２は、たとえばディスクリート部品を用いて実現される。一方、実施の形態３によれば、実施の形態１に係るリーク電流吸収回路１０が半導体基板上に形成される。
【００８６】
図８は、本発明の実施の形態３に係る電源ＩＣ３の半導体パッケージ３０の外観図である。図８を参照して、電源ＩＣ（電圧生成回路）３は、半導体パッケージ３０内に実装される。具体的に、半導体パッケージ３０は、たとえばＨＴＳＯＰ−Ｊ８と呼ばれるパッケージである。なお、ＨＴＳＯＰ−Ｊ８パッケージは半導体パッケージ３０の一例であって、半導体パッケージ３０の種類はこれに限定されるものでない。
【００８７】
半導体パッケージ３０は、端子３１〜３８を備える。端子３１〜３８は、たとえば銅合金であるリードフレームを加工して作製される。端子３１〜３８は、ＨＴＳＯＰ−Ｊ８パッケージの１番ピン〜８番ピンにそれぞれ対応する。半導体パッケージ３０の表面には、１番ピンの位置を示す円形の窪み３１ａが設けられている。また、半導体パッケージ３０の裏面（実装面）には、半導体パッケージ３０内で発生した熱を実装基板に放熱するための放熱フィン３９が設けられている。
【００８８】
図９は、図８に示した半導体パッケージ３０内における、電圧生成回路１が形成された半導体基板４０および配線を模式的に示す図である。図１および図９を参照して、半導体パッケージ３０内には、たとえばシリコンを材料とする半導体基板４０と、接地ノードＧＮＤに接続されたアイランド４０ａとが実装される。半導体基板４０には、実施の形態１に係る電圧生成回路１が形成される。
【００８９】
端子３２〜３７は、半導体基板４０上の対応する電極との間で、金ワイヤによりそれぞれワイヤボンディングされる。端子３２は電源ノードＶｄｄであって、外部回路（図示せず）から電源電圧が供給される。端子３３は出力ノードＶｏｕｔであって、電圧生成回路１によって生成された電圧を外部回路に出力する。端子３４は接地ノードＧＮＤであって、アイランド４０ａと接続されている。端子３５，３６はコンパレータ５１に接続されており、参照電圧Ｖｒｅｆおよびフィードバック電圧Ｖｆｂをそれぞれ受ける。端子３７は、電圧生成回路１の動作をオンオフするためのエネーブル（ＥＮ）端子に対応する。なお、端子３１，３８の各々は、ＮＣ（No  Connect)端子であるためワイヤボンディングされていない。半導体基板４０、アイランド４０ａ、および各ボンディングワイヤは、図示しないエポキシ樹脂により封止される。
【００９０】
図８および図９に示す半導体パッケージ３０は、たとえば６．０ｍｍ×４．９ｍｍの面積を有する。そのため、実施の形態３に係る電源ＩＣ３を用いることにより、実施の形態１，２に係る電圧生成回路１，２をディスクリート部品で実現する場合と比べて、電圧生成回路の実装面積を低減することができる。また、部品点数の削減により、コストダウンおよび開発期間の短縮を図ることもできる。
【００９１】
［実施の形態４］
実施の形態３に係る電源ＩＣ３は、たとえば、携帯電話および家電製品などの電子機器、自動車などの車両、およびＦＡ（Factory  Automation）機器などの産業機器を含む様々な用途に適用することができる。
【００９２】
図１０は、本発明の実施の形態４に係る電子機器４２の模式的構成を示すブロック図である。図１０を参照して、電子機器４２は、電源装置４と、マイクロコンピュータ４２１とを備える。電源装置４は、電源ＩＣ３と基準電圧源４１とを含む。
【００９３】
基準電圧源４１は、電源ＩＣ３が含むコンパレータ５１（図１参照）の反転入力端子ＣＯＭＰに参照電圧Ｖｒｅｆを出力する。電源ＩＣ３は、電源ノードＶｄｄから電源電圧の供給を受けて、出力ノードＶｏｕｔから出力電圧を出力する。マイクロコンピュータ４２１は、この出力電圧を受けて、電子機器４２全体の動作を制御する。
【００９４】
このように、実施の形態３に係る電源ＩＣ３を電子機器４２に適用することにより、リーク電流が増加したときに、出力ノードＶｏｕｔから出力される電圧の上昇幅を低減した電圧生成回路１を備える電子機器４２を実現することができる。なお、実施の形態３に係る電源ＩＣ３に替えて、実施の形態１，２に係る電圧生成回路１，２を電子機器４２に適用することもできる。また、電圧生成回路１，２および電源ＩＣ３は、電子機器に限らず、車両あるいは産業機器にも適用可能である。
【００９５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９６】
１，２，１００，２００  電圧生成回路、３  電源ＩＣ、Ｔｒ  出力トランジスタ、１０，２０，１１０  リーク電流吸収回路、１１１，１１２  リーク電流吸収部、１１，２１  耐圧保護回路、１２，２２  バイアス回路、１３，２３  定電圧回路、１４，２４  スイッチ、Ｍ１〜Ｍ４，Ｑ１〜Ｑ４  トランジスタ、Ｄ  ツェナーダイオード、５０  制御回路、５１  コンパレータ、ＣＯＭＰ  反転入力端子、ＦＢ  非反転入力端子、Ｒ１，Ｒ２  抵抗、３０  半導体パッケージ、３１〜３８  端子、３１ａ  窪み、３９  放熱フィン、４  電源装置、４０  半導体基板、４０ａ  アイランド、４１  基準電圧源、４２  電子機器、４２１  マイクロコンピュータ、Ｖｄｄ  電源ノード、Ｖｏｕｔ  出力ノード、ＧＮＤ  接地ノード、Ｉ１，Ｉ２  リーク電流。
【図１】
2014048698.tif 000003
【図２】
2014048698.tif 000004
【図３】
2014048698.tif 000005
【図４】
2014048698.tif 000006
【図５】
2014048698.tif 000007
【図６】
2014048698.tif 000008
【図７】
2014048698.tif 000009
【図８】
2014048698.tif 000010
【図９】
2014048698.tif 000011
【図１０】
2014048698.tif 000012
【図１１】
2014048698.tif 000013