(57)【要約】【課題】異なる半導体ダイおよび／またはウエハーのための半導体ウエハー間接合を提供する。【解決手段】再構成ウエハーを第２のウエハーとウエハー間積層するための半導体製造プロセスは、積層（３Ｄ）ＩＣを作る。再構成ウエハーは、ダイ、ダイ相互接続部およびモールド化合物を含む。積層されるとき、再構成ウエハーのダイ相互接続部は、第２のウエハーのダイ相互接続部に対応する。ウエハー間積層は、製造プロセスのスループットを改善する。再構成ウエハーは、第２のウエハーのダイと異なるサイズのダイを含んでもよい。また、再構成ウエハーのダイは、第２のウエハーと異なるサイズを有するウエハーから個別化されてもよい。それ故に、このウエハー間製造プロセスは、異なるサイズのダイおよび／またはウエハーを組み合わせることができる。【選択図】図６Ｂ
2014225701.tif 000002
【特許請求の範囲】
【請求項１】
第１の複数の相互接続部を有する第１の複数のダイを含む第１のウエハーであって、前記第１の複数のダイは第１のダイサイズを有する、第１のウエハーと、
第２の複数の相互接続部を有する第２の複数のダイと、前記第２の複数のダイを部分的に囲むモールド化合物と、を含む再構成ウエハーであって、前記第２の複数のダイは前記第１のダイサイズとは異なる第２のダイサイズを有し、前記第１の複数のダイのパラメータに基づくダイ間の間隔を有し、前記第１のウエハーが、前記第２の複数の相互接続部が前記第１の複数の相互接続部と整列するように前記再構成ウエハーと積層され、前記パラメータは、前記第１のウエハーにおける前記第１の複数のダイのレイアウトおよびピッチを含む、再構成ウエハーと、
を含むウエハー積層体。
【請求項２】
前記再構成ウエハーに第３のダイをさらに含む、請求項１に記載のウエハー積層体。
【請求項３】
前記第１の複数のダイは、積層ダイを含む、請求項１に記載のウエハー積層体。
【請求項４】
前記第１のウエハーおよび前記再構成ウエハーの少なくとも１つは、複数の基板貫通ビアをさらに含む、請求項１に記載のウエハー積層体。
【請求項５】
前記第１の複数のダイおよび前記第２の複数のダイが、携帯電話、手持ち式個人用通信システム、携帯用データユニット、パーソナルデータアシスタント、メーター読み取り装置、移動電話、固定位置データユニット、およびコンピュータのうちの少なくとも１つに統合される、請求項１に記載のウエハー積層体。
【請求項６】
第１の複数のダイを第２の複数のダイに相互接続するための第１の手段を伴う第１の複数のダイを有する第１のウエハーであって、前記第１の複数のダイは第１のダイサイズを有する、第１のウエハーと、
前記第２の複数のダイを前記第１の複数のダイに相互接続するための第２の手段を伴う第２の複数のダイと、前記第２の複数のダイを部分的に囲むモールド化合物と、を含む再構成ウエハーであって、前記第２の複数のダイは前記第１のダイサイズとは異なる第２のダイサイズを有し、前記第１の複数のダイのパラメータに基づくダイ間の間隔を有し、前記第１のウエハーが、前記第２の相互接続手段が前記第１の相互接続手段と整列するように前記再構成ウエハーと積層され、前記パラメータは、前記第１のウエハーにおける前記第１の複数のダイのレイアウトおよびピッチを含む、再構成ウエハーと、
を含むウエハー積層体。
【請求項７】
前記第１の複数のダイおよび前記第２の複数のダイが、携帯電話、手持ち式個人用通信システム、携帯用データユニット、パーソナルデータアシスタント、メーター読み取り装置、移動電話、固定位置データユニット、およびコンピュータのうちの少なくとも１つに統合される、請求項６に記載のウエハー積層体。
【請求項８】
第１のダイサイズの第１の複数のダイを有する第１のウエハーを、前記第１のダイサイズとは異なる第２のダイサイズの第２の複数のダイを有する再構成ウエハーにウエハー間接合するための半導体製造プロセスであって、前記プロセスが、
前記第２の複数のダイを整列させることであって、前記第２の複数のダイは、前記第２の複数のダイにおける第２の複数の相互接続部が前記第１の複数のダイにおける第１の複数の相互接続部と整列するように、前記第１の複数のダイのパラメータに基づく前記第２の複数のダイ間の間隔を有し、前記パラメータは、前記第１のウエハーにおける前記第１の複数のダイのレイアウトおよびピッチを含む、ことと、
前記再構成ウエハーを前記第１のウエハーと結合させてウエハー積層体を作ることと、
を含む、プロセス。
【請求項９】
前記第２の複数のダイを整列させる前に、第３のウエハーから前記第２の複数のダイを個別化することと、
前記個別化された第２の複数のダイを前記再構成ウエハーに成形することと、
をさらに含む、請求項８に記載のプロセス。
【請求項１０】
第３のダイを第４のウエハーから個別化することと、
前記第３のダイを前記再構成ウエハーに成形することと、
をさらに含む、請求項９に記載のプロセス。
【請求項１１】
成形する前に、前記第３のダイが前記第１の複数のダイの第１のダイの第１の部分と重なり、前記第２の複数のダイの第２のダイが前記第１のダイの第２の部分と重なるように、前記第３のダイを前記第２の複数のダイの第２のダイに近接して配置することをさらに含む、請求項１０に記載のプロセス。
【請求項１２】
前記第３のウエハーから前記第２の複数のダイを個別化することは、前記第１のウエハーとは異なるサイズの前記第３のウエハーから前記第２の複数のダイを個別化することを含む、請求項９に記載のプロセス。
【請求項１３】
前記第１のウエハーは、前記再構成ウエハーと実質的に同一のサイズである、請求項８に記載のプロセス。
【請求項１４】
少なくとも１つの追加のウエハーを前記ウエハー積層体に積層することをさらに含む、請求項８に記載のプロセス。
【請求項１５】
前記少なくとも１つの追加のウエハーは、別の再構成ウエハーを含む、請求項１４に記載のプロセス。
【請求項１６】
前記第２の複数のダイの第２のダイは、複数階層を含む、請求項８に記載のプロセス。
【請求項１７】
前記第２のダイは、垂直積層メモリデバイスを含む、請求項１６に記載のプロセス。
【請求項１８】
前記ウエハー積層体を、音楽プレーヤ、映像プレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、および／またはコンピュータに統合することをさらに含む、請求項８に記載のプロセス。
【請求項１９】
第１のダイサイズの第１の複数のダイを有する第１のウエハーを、前記第１のダイサイズとは異なる第２のダイサイズの第２の複数のダイを有する再構成ウエハーにウエハー間接合するための半導体製造プロセスであって、前記プロセスが、
前記第２の複数のダイを整列させるステップであって、前記第２の複数のダイは、前記第２の複数のダイにおける第２の複数の相互接続部が前記第１の複数のダイにおける第１の複数の相互接続部と整列するように、前記第１の複数のダイのパラメータに基づく前記第２の複数のダイ間の間隔を有し、前記パラメータは、前記第１のウエハーにおける前記第１の複数のダイのレイアウトおよびピッチを含む、ステップと、
前記再構成ウエハーを前記第１のウエハーと結合させてウエハー積層体を作るステップと、
を含む、プロセス。
【請求項２０】
前記第２の複数のダイを整列させる前に、第３のウエハーから前記第２の複数のダイを個別化するステップをさらに含む、請求項１９に記載のプロセス。
【請求項２１】
前記個別化された第２の複数のダイを前記再構成ウエハーに成形するステップをさらに含む、請求項２０に記載のプロセス。
【請求項２２】
第４のウエハーから第３のダイを個別化するステップと、
前記第３のダイを前記再構成ウエハーに成形するステップと、
をさらに含む、請求項２１に記載のプロセス。
【請求項２３】
成形する前に、前記第３のダイが前記第１の複数のダイの第１のダイの第１の部分と重なり、前記第２の複数のダイの第２のダイが前記第１の複数のダイの前記第１のダイの第２の部分と重なるように、前記第３のダイを前記第２の複数のダイの第２のダイに近接して配置するステップをさらに含む、請求項２２に記載のプロセス。
【請求項２４】
前記第１のウエハーとは異なるサイズの前記第３のウエハーから前記第２の複数のダイを個別化することによって、前記第３のウエハーから前記第２の複数のダイを個別化するステップをさらに含む、請求項２０に記載のプロセス。
【請求項２５】
少なくとも１つの追加のウエハーを前記ウエハー積層体に積層するステップをさらに含む、請求項１９に記載のプロセス。
【請求項２６】
前記少なくとも１つの追加のウエハーは、別の再構成ウエハーを含む、請求項２５に記載のプロセス。
【請求項２７】
前記ウエハー積層体を、音楽プレーヤ、映像プレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、および／またはコンピュータに統合するステップをさらに含む、請求項１９に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は一般に、集積回路（ＩＣ）に関する。より具体的には、本開示は、積層集積回路の製造に関する。
【背景技術】
【０００２】
半導体ダイは、ウエハーにトランジスタおよび他の構成要素の集まりを含む。普通、これらのウエハーは、半導体材料であり、特にシリコンである。半導体ウエハーは、個別化され（ｓｉｎｇｕｌａｔｅｄ）またはダイシングされて半導体ダイを形成する。
【０００３】
半導体ウエハーは、積層ＩＣなどの製品の製造中に積層されてもよい。ウエハー間接合は、半導体ダイに個別化する前に半導体ウエハーを積層することを含む。しかしながら、ウエハー間接合は、同じサイズのウエハーおよびダイを必要とする。積層ＩＣはしばしば、異なる種類または製造プロセスのダイを含む。例えば、積層ＩＣは、プロセッサ上に積層されたメモリデバイスを有することもある。この場合には、メモリデバイスは、プロセッサと同じ程度のダイ面積を占めないこともある。
【０００４】
ダイが、ウエハー間積層のために整列していないときは、代わりの半導体製造技術が、用いられる。これらのあまり効率的でない技術には、ダイ間接合、ダイと基板との間の接合、およびダイとウエハーとの間の接合が含まれる。ダイと基板との間の接合では、ダイは、２つのウエハーから基板上に置かれ、接合され、パッケージ化されて積層ダイを形成する。ダイ間接合では、２つのダイは、個々に積層され、接合され、パッケージ化されて積層ダイを形成する。ダイとウエハーとの間の接合では、ダイは、個々にウエハー上に置かれ、接合され、パッケージ化される。これらのプロセスはすべて、ウエハー間プロセスと比較して低いスループットを有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００７／０９９３４５号明細書
【特許文献２】米国特許出願公開第２００６／２６７２１３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
それ故に、異なるダイおよび／またはウエハーサイズの効率の良い半導体製造が必要である。
【課題を解決するための手段】
【０００７】
本開示の一態様によると、第１のダイを有する第１のウエハーを第２のダイを有する再構成ウエハーにウエハー間接合するための半導体製造プロセスは、第２のダイの第２の相互接続部が第１のダイの第１の相互接続部と整列するように再構成ウエハーの第２のダイを整列させるステップを含む。本方法はさらに、再構成ウエハーを第１のウエハーと結合させてウエハー積層体を作るステップを含む。
【０００８】
本開示の別の態様によると、ウエハー積層体は、第１のダイ相互接続構造体を備える第１のダイを有する第１のウエハーを含む。ウエハー積層体はまた、第２のダイ相互接続構造体を備える第２のダイおよび第２のダイを部分的に囲むモールド化合物を有する再構成ウエハーも含む。第１のウエハーは、第２のダイ相互接続構造体が第１のダイ相互接続構造体と整列するように再構成ウエハーに積層される。
【０００９】
本開示の更に別の態様によると、ウエハー積層体は、第１のダイを有する第１のウエハーを含む。ウエハー積層体はまた、第１のダイと整列するように第２のダイを配置するための手段も含む。
【００１０】
前述のことは、次に来る詳細な記述がよりよく理解できるように、本開示の特徴および技術的利点をかなり広く概説した。本開示のクレームの主題を形成する追加の特徴および利点は、以下で述べられることになる。開示される概念および具体的な実施形態は、本開示の同じ目的を実行するために他の構造を変更または設計するための基礎として容易に利用できることが当業者には理解されるはずである。そのような等価な作製物は、添付のクレームで説明するような本開示の技術から逸脱しないこともまた当業者には実感されるはずである。本開示に特有と思われる新規の特徴は、それの組織および操作方法の両方に関して、さらなる目的および利点と一緒に、付随する図に関連して考えられるときに次の記述からより良く理解されることになる。しかしながら、図の各々は、例示および記述の目的のためだけに提供され、本開示の制限の定義として意図されていないことを明確に理解すべきである。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施形態が有利に用いられてもよい、例となる無線通信システムを示すブロック図である。
【図２】開示される半導体ＩＣパッケージの回路、レイアウト、およびロジックの設計に使用される設計ワークステーションを例示するブロック図である。
【図３Ａ】一実施形態による、階層２のダイが個別化されるウエハーを例示する上面図である。
【図３Ｂ】一実施形態による階層１のウエハーを例示する上面図である。
【図３Ｃ】一実施形態による再構成ウエハーを例示する上面図である。
【図３Ｄ】一実施形態による例となるウエハー間接合の後の積層ウエハーを例示する上面図である。
【図４Ａ】一実施形態による半導体ウエハーを例示する横断面図である。
【図４Ｂ】一実施形態による半導体ダイに個別化し、階層１のダイと整合するように配置した後の半導体ウエハーを例示する横断面図である。
【図４Ｃ】一実施形態によるウエハー再構成の後の、半導体ウエハーを例示する横断面図である。
【図５】一実施形態による異なるダイおよび／またはウエハーのウエハー間接合のための例となるプロセスを説明する流れ図である。
【図６Ａ】一実施形態による異なるサイズのダイおよび／またはウエハーの例となる接合の前の２つのウエハーを例示する横断面図である。
【図６Ｂ】一実施形態による異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。
【図６Ｃ】一実施形態による薄層化の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。
【図６Ｄ】一実施形態による半導体製造の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。
【図６Ｅ】一実施形態による薄層化の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。
【図６Ｆ】一実施形態による個別化の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。
【図７Ａ】一実施形態による、階層２のダイが個別化されるウエハーを例示する上面図である。
【図７Ｂ】一実施形態による階層１のウエハーを例示する上面図である。
【図７Ｃ】一実施形態による再構成ウエハーを例示する上面図である。
【図７Ｄ】一実施形態による例となるウエハー間接合の後の積層ウエハーを例示する上面図である。
【図８】一実施形態による積層ＩＣの作製のための例となるプロセスを説明する流れ図である。
【発明を実施するための形態】
【００１２】
本開示のより完全な理解のために、添付された図面と併せて受け取られる次の詳細な説明が今から参照される。
【００１３】
図１は、本開示の実施形態が有利に用いられてもよい、例となる無線通信システム１００を示すブロック図である。例示の目的のために、図１は、３つの遠隔ユニット１２０、１３０、および１５０ならびに２つの基地局１４０を示す。無線通信システムは、さらに多くの遠隔ユニットおよび基地局を有してもよいことが認識されよう。遠隔ユニット１２０、１３０、および１５０は、本明細書で開示されるプロセスによって製造されるＩＣデバイス１２５Ａ、１２５Ｂおよび１２５Ｃを含む。基地局、スイッチングデバイス、およびネットワーク装置を含む、ＩＣを含有する任意のデバイスはまた、開示される特徴を有する半導体構成要素および／または本明細書で開示されるプロセスによって製造される構成要素を含んでもよいことが認識されよう。図１は、基地局１４０から遠隔ユニット１２０、１３０、および１５０への送信リンク信号１８０ならびに遠隔ユニット１２０、１３０、および１５０から基地局１４０への逆方向リンク信号１９０を示す。
【００１４】
図１では、遠隔ユニット１２０は、移動電話として示され、遠隔ユニット１３０は、携帯用コンピュータとして示され、遠隔ユニット１５０は、無線ローカルループシステムでの固定位置遠隔ユニットとして示される。例えば、遠隔ユニットは、携帯電話、手持ち式個人用通信システム（ＰＣＳ）ユニット、パーソナルデータアシスタントなどの携帯用データユニット、またはメーター読み取り装置などの固定位置データユニットであってもよい。図１は、本開示の教示による遠隔ユニットを例示しているが、本開示は、これらの例となる説明されるユニットに限定されない。本開示は、以下で述べるように、半導体構成要素を含む任意のデバイスで適切に用いられてもよい。
【００１５】
図２は、以下で述べるような半導体部品のレイアウト、ウエハー、およびダイの設計のための設計ワークステーションを例示するブロック図である。設計ワークステーション２００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計ソフトウェアを含有するハードディスク２０１を含む。設計ワークステーション２００はまた、半導体ウエハーおよび／または半導体ダイを含み得る半導体部品２１０の設計を容易にするために表示部も含む。記憶媒体２０４は、半導体部品２１０を有形に保存するために提供される。半導体部品２１０は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイル形式で記憶媒体２０４に保存されてもよい。記憶媒体２０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってもよい。その上、設計ワークステーション２００は、記憶媒体２０４から入力を受け取るまたは記憶媒体２０４に出力を書き込むための駆動装置２０３を含む。
【００１６】
記憶媒体２０４に記録されたデータは、構成、フォトリソグラフィーマスクのためのパターンデータ、または電子ビームリソグラフィーなどの順次書き込みツールのためのマスクパターンデータを指定してもよい。記憶媒体２０４にデータを提供することは、半導体ウエハーおよび／または半導体ダイを製造するおよび／または設計するためのプロセス数を減少させることによって半導体部品２１０の設計を容易にする。
【００１７】
ウエハー積層体の１つのウエハーとして再構成ウエハーを使用するウエハー間接合は、異なるサイズのウエハーおよび／またはダイに対して高いスループットを持つ積層プロセスを可能にする。一実施形態では、各階層に異なるサイズのダイを有する積層ＩＣは、ウエハー間接合を使用して製造できる。加えて、述べられる例となるウエハー間処理は、ウエハー積層体の構成要素が異なる場所で製造されてもよいように限られた調達変数（ｓｏｕｒｃｉｎｇ  ｖａｒｉａｂｌｅｓ）を有する。ウエハー間接合での再構成ウエハーは、キャリアウエハーを半導体組立品に取り付ける間の接着剤に関連する問題を低減する。さらに、ウエハー間接合は、既存のプロセスを活用して製造中に費やされるコストおよび時間を低減する。
【００１８】
図３Ａ〜３Ｄは、一実施形態による異なるサイズのダイおよび／またはウエハーの例となる積層の上面図を例示するブロック図である。上で述べたような異なるサイズのダイおよび／またはウエハーの接合は、特注の積層ダイの作製を可能にする。
【００１９】
図３Ａは、一実施形態による、階層２のダイが個別化されるウエハーを例示する上面図である。ウエハー３１４は、ダイ３１６を含む。ダイ３１６は、階層１のダイと比べてサイズが異なる。階層２のダイが得られるウエハーはまた、階層１のウエハーと比べてサイズが異なってもよい。
【００２０】
図３Ｂは、一実施形態による階層１のウエハーを例示する上面図である。ウエハー３３０は、ダイ３３２を含む。ダイ３３２のサイズは、ダイ３１６と異なる。
【００２１】
図３Ｃは、一実施形態による再構成ウエハーを例示する上面図である。ダイ３１６をウエハー３１４から個別化するまたはダイシングした後、ダイ３１６は、再構成ウエハー３２０に成形される。再構成ウエハー３２０でのダイ３１６の間隔３１８は、ある程度ウエハー３３０でのダイ３３２のレイアウトおよびピッチに基づいて選択される。
【００２２】
それ故に、再構成ウエハー３２０が、ウエハー３３０に接合されるとき、ダイ３１６は、ダイ３３２に重なる。加えて、ダイ３１６の相互接続部（図示されず）は、ダイ３３２の相互接続部と整列する。
【００２３】
図３Ｄは、一実施形態による例となるウエハー間接合の後の積層ウエハーを例示する上面図である。再構成ウエハー３２０およびウエハー３３０は、以下で述べるウエハー間接合に従って接合されて接合ウエハー積層体３４０を形成する。第１の階層のダイ３３２および第２の階層のダイ３１６は、相互接続構造体（図示されず）を重ね合わせる。すなわち、ダイ３１６のピッチは、ダイ３３２のピッチと整合する。ダイ３３２の相互接続部は、ダイ３１６の相互接続部と接触するように配置される。
【００２４】
ダイを再構成することは、ウエハーからあらかじめ個別化されたダイが新しいウエハーに成形されることを可能にする。次に図４Ａ〜４Ｃを参照して、再構成ウエハーを形成するためのプロセスが、述べられることになる。
【００２５】
図４Ａは、一実施形態による半導体ウエハーを例示する横断面図である。ウエハー４１０は、活性部分４１４および基板部分４１２を含む。ウエハー４１０はまた、ウエハー４１０の何れかの側に堆積された様々な膜層（図示されず）を含んでもよい。
【００２６】
図４Ｂは、一実施形態による半導体ダイに個別化し、階層１のダイと整合するように配置した後の半導体ウエハーを例示する横断面図である。ウエハー４１０は、ダイ４２０にダイシングされるか、または個別化されてもよい。ダイ４２０の各々は、ウエハー４１０の活性部分４２４、基板部分４２２、および膜層（図示されず）を含む。ダイ４２０は、成形化合物を使用してウエハーに形成されてもよい。ダイ４２０は、ダイ４２０の所望の間隔に応じたレイアウトで配置される。例えば、一実施形態によると、間隔は、積層することになるウエハーのダイをダイ４２０と整合させるように選択されてもよい。
【００２７】
図４Ｃは、一実施形態によるウエハー再構成の後の、半導体ウエハーを例示する横断面図である。成形化合物４３０は、ダイ４２０の周辺に固定されて再構成ウエハー４４０を形成する。それ故に、成形化合物４３０中に置かれた後のダイ４２０の間隔および再構成ウエハー４４０のウエハーサイズは、上の図４Ｂでダイ４２０を適切に配置することによって選択されてもよい。
【００２８】
積層ＩＣを製造するために再構成ウエハーを使用するウエハー間接合が、次に述べられることになる。図５は、一実施形態による異なるダイおよび／またはウエハーのウエハー間接合のための例となるプロセスを説明する流れ図である。
【００２９】
ブロック５１０では、階層２のダイが、再構成ウエハーに成形するためにピックアンドプレースされる。階層２のダイは、階層１のウエハーのダイのそれと整合する間隔を達成するように置かれてもよい。階層２のダイが、階層１のダイのそれと整合する間隔を有するとき、ウエハー間接合が、使用されてもよい。加えて、階層２のダイのダイ相互接続部は、階層１のダイと階層２のダイとの間の通信を可能にするように階層１のダイのダイ相互接続部と整列してもよい。
【００３０】
ブロック５２０では、階層２のダイが、一緒に成形されて再構成ウエハーを形成する。一実施形態によると、階層２のダイは、一緒に成形されて再構成ダイを形成する積層ダイを含んでもよい。この場合には、階層２のダイは、垂直積層メモリデバイスであることもある。成形品のサイズは、階層１のウエハーのサイズと整合させるために同等のウエハーサイズの再構成ウエハーを作るように選択されてもよい。
【００３１】
ブロック５３０では、再構成ウエハーが、階層１のウエハーに接合されて接合ウエハー積層体を形成する。一実施形態では、再構成ウエハーの階層２のダイは、階層１のウエハーへの接合後に、階層２のダイの相互接続構造体が階層１のダイの相互接続構造体と一致するように、階層２のダイを成形する前に所定の位置に配置される。別の実施形態では、複数のサイズの階層２のダイが、再構成ウエハーに成形される。
【００３２】
ブロック５４０では、再分配層（ＲＤＬ）およびフリップチップ（ＦＣ）バンプの堆積などの追加の製造プロセスが、階層１のウエハーに対して実行される。加えて、追加の処理の間に、階層１のウエハーは、薄くされてもよい。接合ウエハー積層体の機械的強度は、再構成ウエハーおよび階層１のウエハーの累積厚さに比例する。それ故に、階層１のウエハーを薄くしても、接合ウエハー積層体を実質的により大きな破壊のリスクにさらすことにならない。
【００３３】
ブロック５１０、５２０、５３０、および５４０は、３以上の階層を有する積層ダイを構築するために複数回繰り返されてもよい。ブロック５５０では、積層ウエハーが、個々のダイに個別化されるか、またはダイシングされる。個々のブロックとして図示しているが、上で示す各ブロックには実行されるいくつかの半導体製造プロセスがあってもよい。
【００３４】
上の図５で述べたウエハー間接合は、階層１のウエハーのためにキャリアウエハーを使用することなく積層ＩＣの作製を可能にする。半導体製造からキャリアウエハーを排除することは、スループットを改善し、コストを低減する。例えば、階層１のウエハーが、キャリアウエハーなしで薄くされるとき、階層１のウエハーは、機械的安定性を失うこともあり、製造中に割れることもある。薄くする前に再構成ウエハーを階層１のウエハーに取り付けることは、再構成ウエハーによって提供される機械的安定性に起因して階層１のウエハーの損傷のリスクを低減する。
【００３５】
再構成ウエハーの使用は、異なるサイズのダイおよび／またはウエハーが積層ＩＣに統合されることを可能にする。階層２のウエハーは、再構成の前に個別化されるので、階層２のウエハーのサイズは、半導体製造に影響を及ぼさない。さらに、階層２のダイは、階層１のダイと適切に整列するように配置されて再構成ウエハーに組み立てられるので、階層２のダイのサイズは、半導体製造に影響を及ぼさない。
【００３６】
再構成ウエハーの使用はまた、ウエハー間接合製品の歩留まりを改善することもできる。階層２のダイは、再構成ウエハーに統合される前に個別化されるので、階層２のダイは、再構成ウエハーに統合される前に検査できる。
【００３７】
一実施形態では、機能的な階層２のダイだけが、再構成ウエハーに含まれる。正常に動作しない階層２のダイは、再構成ウエハーに成形する前に廃棄でき、非機能的な部品についての処理時間をさらに節約する。別の実施形態によると、機能的なおよび非機能的な階層２のダイは、再構成ウエハーにピックアンドプレースされる。例えば、もしある階層１のダイが、非機能的なことが周知であるならば、非機能的な階層２のダイは、それに対応して再構成ウエハーに置かれる。それ故に、再構成ウエハーが、階層１のウエハーに接合されるとき、非機能的な階層１および階層２のダイは、互いに整列している。
【００３８】
上で述べたようなウエハー間接合の１つの有利な実装形態は、積層ＩＣの作製にある。異なるサイズのダイおよび／またはウエハーの例となる接合を使用する積層ＩＣの半導体組立ては、以下の図６Ａ〜６Ｆで述べられることになる。
【００３９】
図６Ａは、一実施形態による異なるサイズのダイおよび／またはウエハーの例となる接合の前の２つのウエハーを例示する横断面図である。再構成ウエハー６１０は、階層２のダイ６１２およびマイクロバンプまたはピラーなどの相互接続構造体６１４を含む。階層１のウエハー６２０は、階層１のダイ６２２および相互接続構造体６２４を含む。階層１のウエハー６２０のシリコン貫通ビア６２６は、相互接続構造体６２４に結合されてもよい。シリコン貫通ビア６２６は、他の半導体製造の後に相互接続構造体６２４をパッケージ化接続部に結合させることができる。階層１のダイ６２２および階層２のダイ６１２は、異なるサイズであってもよい。加えて、階層１のウエハー６２０および階層２のダイ６１２がダイシングされるウエハー（図示されず）は、異なるサイズであってもよい。
【００４０】
階層２のダイ６１２は、階層１のウエハー６２０の階層１のダイ６２２に従って再構成ウエハー６１０に配置される。すなわち、再構成ウエハー６１０での階層２のダイ６１２の配置は、相互接続構造体６２４および相互接続構造体６１４を整列させる。
【００４１】
以下で述べるウエハー間接合の１つの利点は、階層１のウエハー６２０および再構成ウエハー６１０の並行処理である。階層１のウエハー６２０および再構成ウエハー６１０は、異なる場所および／または異なるツールもしくは製作ラインで製造されてもよい。結果として、積層ＩＣ製造の効率が、改善される。
【００４２】
加えて、階層２のダイ６１２は、複数ウエハーから個別化されてもよい（図７Ａ〜Ｄに関して述べるように）。この実施形態では、階層１のダイ６２２の各々は、場合により異なるサイズの異なるウエハーから個別化される異なるサイズの複数の階層２のダイに結合されてもよい。
【００４３】
図６Ｂは、一実施形態による異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。相互接続構造体６１４は、シリコン貫通ビア６２６を有する階層１のウエハー６２０のマイクロバンプまたはピラーなどの相互接続構造体６２４に結合される。一実施形態によると、再構成ウエハー６１０が、階層１のウエハー６２０に成形されるとき、相互接続構造体６２４は、相互接続構造体６１４と整列する。成形化合物６１６は、階層１のウエハー６２０を再構成ウエハー６１０に取り付ける。
【００４４】
図６Ｃは、一実施形態による薄層化の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。階層１のウエハー６２０は、薄くされるが、再構成ウエハー６１０によって提供される機械的安定性に起因して損傷のリスクはあまりない。一実施形態による薄層化の後の階層１のウエハー６２０は、１００ｍｍ未満の厚さであり、シリコン貫通ビア６２６を露出する。この厚さでは、階層１のウエハー６２０は、再構成ウエハー６１０によって提供される追加の機械的強度がない場合にはその後の半導体製造プロセスに耐えるための機械的強度を有さないこともある。この例は、階層１のダイにシリコン貫通ビアを含むが、シリコン貫通ビアは、追加で、または代替案として階層２のダイに提供されてもよい。
【００４５】
図６Ｄは、一実施形態による半導体製造の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。追加の膜層６３０が、マイクロバンプまたはピラーなどの相互接続構造体６４０と一緒に階層１のウエハー６２０に堆積されてもよい。追加の膜層６３０は、例えば再分配層（ＲＤＬ）または絶縁層を含んでもよい。追加の膜層６３０はまた、フォトリソグラフィープロセスによってパターン化された層を含んでもよい。
【００４６】
図６Ｅは、一実施形態による薄層化の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。再構成ウエハー６１０は、追加の膜層６３０が堆積された後にさらに薄くされてもよい。再構成ウエハー６１０の薄層化は、研削を通じて成し遂げられてもよい。一実施形態によると、階層２のダイ６１２は、再構成ウエハー６１０が階層１のウエハー６２０と接合される前に薄くされる。この場合には、成形化合物およびシリコンの複合研削が、低減できる。すなわち、再構成ウエハー６１０が、階層１のウエハー６２０と接合される前に、再構成ウエハー６１０の成形化合物は、薄くされる。一実施形態では、成形化合物の表面は、階層２のダイ６１２と同一平面にされる。
【００４７】
図６Ｆは、一実施形態による個別化の後の異なるサイズのダイおよび／またはウエハーの例となる接合を説明する横断面図である。ダイ６５０は、接合された階層１のウエハー６２０および再構成ウエハー６１０からダイシングされるか、または個別化される。
【００４８】
図７Ａ〜７Ｄは、一実施形態による異なるサイズのダイおよび／またはウエハーの例となる積層の上面図を例示するブロック図である。上で述べたような異なるサイズのダイおよび／またはウエハーの接合は、特注の積層ダイの作製を可能にする。
【００４９】
特注の積層ダイは、積層ＩＣの１つの階層に複数ダイを含んでもよい。例えば、積層ＩＣの第２の階層は、第１の階層のダイのダイ面積に至るまでダイ面積を累積的に費やす２つ以上のダイを並んで含んでもよい。第２の階層のダイは、異なるウエハーから得られてもよい。このような一実施形態は、以下で述べられることになる。加えて、特注積層ダイは、各階層内に複数階層を含んでもよい。例えば、一方の階層は、積層メモリダイであってもよく、もう一方の階層は、プロセッサであってもよい。
【００５０】
図７Ａは、一実施形態による、階層２のダイが個別化されるウエハーを例示する上面図である。第１のウエハー７１０は、ダイ７１２を含み、第２のウエハー７１４は、ダイ７１６を含む。ダイ７１６およびダイ７１２は、階層１のダイと比べてサイズが異なる。階層２のダイが得られるウエハーはまた、階層１のウエハーと比べてサイズが異なってもよい。
【００５１】
図７Ｂは、一実施形態による階層１のウエハーを例示する上面図である。ウエハー７３０は、ダイ７３２を含む。ダイ７３２のサイズは、ダイ７１２、７１６と異なってもよい。
【００５２】
図７Ｃは、一実施形態による再構成ウエハーを例示する上面図である。第１のウエハー７１０からダイ７１２を、および第２のウエハー７１４からダイ７１６を個別化するまたはダイシングした後に、ダイ７１２、７１６は、再構成ウエハー７２０に成形されてもよい。再構成ウエハー７２０でのダイ７１２、７１６の間隔７１８は、ある程度ウエハー７３０のダイ７３２のレイアウトおよびピッチに基づいて選択される。それ故に、再構成ウエハー７２０が、ウエハー７３０に接合されるとき、ダイ７１２、７１６は、ダイ７３２に重なる。加えて、ダイ７１２、７１６の相互接続部（図示されず）は、ダイ７３２の相互接続部と整列する。
【００５３】
図７Ｄは、一実施形態による例となるウエハー間接合の後の積層ウエハーを例示する上面図である。再構成ウエハー７２０およびウエハー７３０は、図５で述べたウエハー間接合に従って接合されて接合ウエハー積層体７４０を形成する。第１の階層のダイ７１２、７１６および第２の階層のダイ７３２は、ダイ７１２およびダイ７１６の相互接続構造体（図示されず）を重ね合わす。ダイ７３２の相互接続部は、ダイ７１２、７１６の相互接続部と接触するように配置される。
【００５４】
図８は、一実施形態による積層ＩＣの作製のための例となるプロセスを説明する流れ図である。積層ＩＣは、２つ以上のダイを含む。積層ＩＣの各ダイは、別々のウエハーに製造される。ブロック８１２では、フロントエンドオブライン（ＦＥＯＬ）処理が、階層１のウエハーでのシリコン貫通ビアの形成と一緒に行われる。階層１のウエハーのシリコン貫通ビアは、階層１のウエハーの全高さにわたって延びなくてもよい。ブロック８１４では、バックエンドオブライン（ＢＥＯＬ）処理が、階層１のウエハーに対して実行される。加えて、ブロック８１４では、マイクロバンプが、階層１のウエハーの表面に堆積される。
【００５５】
ブロック８２２では、フロントエンドオブライン（ＦＥＯＬ）処理が、階層２のダイが個別化されるウエハーに対するバックエンドオブライン（ＢＥＯＬ）処理と一緒に行われる。階層２のダイが個別化されるウエハーは、階層１のウエハーと異なるサイズであってもよい。加えて、階層２のダイが個別化されるウエハーは、階層１のウエハーまたは再構成ウエハーと異なる場所で製造されてもよい。
【００５６】
ブロック８２４では、階層２のダイが個別化されるウエハーが、薄くされる。別法として、階層２のダイの薄層化は、階層２のダイが再構成ウエハーに接合される後まで行われない。
【００５７】
ブロック８２６では、ウエハーは、階層２のダイに個別化される。再構成ウエハーの適切なレイアウトを選択することは、ウエハーからダイシングされるダイのサイズがその後に形成される積層ダイのサイズと異なることを可能にする。
【００５８】
ブロック８２８では、階層２のダイが、成形されて再構成ウエハーを形成する。階層２のダイの間隔は、ある程度階層２のダイが接合されることになる階層１のダイのサイズに基づいてもよい。別法として、階層２のダイの間隔は、例えば複数の階層２のダイが階層１の各ダイに接合されることになる場合には、階層２のダイを階層１のダイの特定領域と整列させるために使用されてもよい。
【００５９】
ブロック８４０では、再構成ウエハーおよび階層１のウエハーが、一緒に接合され、アンダーフィルが、再構成ウエハーと階層１のウエハーとの間に堆積される。ブロック８４２では、階層１のウエハーが、薄くされて階層１のウエハーのシリコン貫通ビアを露出する。リセスエッチが、階層１のウエハーの薄層化に続いてもよい。ブロック８４４では、再分配層（ＲＤＬ）および相互接続構造体（例えば、フリップチップバンプ）が、接合ウエハーに堆積される。
【００６０】
ブロック８４６では、再構成ウエハーが、薄くされてもよい。一実施形態によると、再構成ウエハーは、再構成ウエハーの階層２のダイと一緒に薄くされる。別法として、再構成ウエハーは、階層２のダイを露出させるためにあらかじめ薄くされていてもよく、その場合には、階層２のダイのさらなる薄層化が、行われてもよい。ブロック８４８では、接合ウエハー積層体が、ダイシングされまたは個別化されて個々のダイを形成する。
【００６１】
上で述べたような異なるサイズのダイおよび／またはウエハーの接合は、高いスループットを持つウエハー間接合プロセスを提示する。加えて、例となるウエハー間処理は、異なる技術およびプロセスを使って異なる場所で製造されたウエハーを含んでもよい。半導体製造のためのサプライチェーンは、別々の階層の積層ＩＣを異なる場所で製造し、別の場所で接合することによって最適化され得る。各場所では、場所が、別々の製作現場であろうとまたは単一の製作現場内の別々の場所であろうと、各ウエハーを製造するためのボトルネックとなるプロセスは、分離されてもよい。再構成ウエハーは、成形中の生産能力が限られる上記の半導体製造プロセスで使用され、半導体組立て中に使用される接着剤に関連する問題を低減する。さらに、上で述べた半導体製造は、既存のプロセスを活用して製造中に費やされるコストおよび時間を最小限にする。
【００６２】
専門用語「シリコン貫通ビア」は、単語シリコンを含むが、シリコン貫通ビアは、必ずしもシリコン中に作製されないことに留意すべきである。それどころか、材料は、任意のデバイス基板材料とすることができる。
【００６３】
本開示およびそれの利点が、詳細に述べられたが、さまざまな変形、置換および変更が、添付のクレームによって定義されるような本開示の技術から逸脱することなく本明細書でなされてもよいことを理解すべきである。その上、本出願の範囲は、本明細書で述べられるプロセス、機械、製造、物質の組成、手段、方法およびステップの特定の実施形態に限定されることを意図していない。当業者は、本開示から容易に理解することになるように、本明細書で述べられた対応する実施形態と実質的に同じ機能を果たすまたは実質的に同じ結果を達成する、現在存在するまたは後に開発されることになるプロセス、機械、製造、物質の組成、手段、方法、またはステップは、本開示に従って利用されてもよい。それに応じて、添付のクレームは、そのようなプロセス、機械、製造、物質の組成、手段、方法、またはステップをそれらの範囲内に含むことを意図している。
【符号の説明】
【００６４】
１００  無線通信システム
１２０  遠隔ユニット
１２５Ａ  ＩＣデバイス
１２５Ｂ  ＩＣデバイス
１２５Ｃ  ＩＣデバイス
１３０  遠隔ユニット
１４０  基地局
１５０  遠隔ユニット
２００  設計ワークステーション
２０１  ハードディスク
２０３  駆動装置
２０４  記憶媒体
２１０  半導体部品
３１４  ウエハー
３１６  ダイ
３１８  ダイの間隔
３２０  再構成ウエハー
３３０  ウエハー
３３２  ダイ
３４０  ウエハー積層体
４１０  ウエハー
４１２  基板部分
４１４  活性部分
４２０  ダイ
４２２  基板部分
４２４  活性部分
４３０  成形化合物
４４０  再構成ウエハー
６１０  再構成ウエハー
６１２  階層２のダイ
６１４  相互接続構造体
６１６  成形化合物
６２０  階層１のウエハー
６２２  階層１のダイ
６２４  相互接続構造体
６２６  シリコン貫通ビア
６３０  追加の膜層
６４０  相互接続構造体
６５０  ダイ
７１０  第１のウエハー
７１２  ダイ
７１４  第２のウエハー
７１６  ダイ
７１８  ダイの間隔
７２０  再構成ウエハー
７３０  ウエハー
７３２  ダイ
７４０  接合ウエハー積層体
【図１】
2014225701.tif 000003
【図２】
2014225701.tif 000004
【図３Ａ】
2014225701.tif 000005
【図３Ｂ】
2014225701.tif 000006
【図３Ｃ】
2014225701.tif 000007
【図３Ｄ】
2014225701.tif 000008
【図４Ａ】
2014225701.tif 000009
【図４Ｂ】
2014225701.tif 000010
【図４Ｃ】
2014225701.tif 000011
【図６Ａ】
2014225701.tif 000012
【図６Ｂ】
2014225701.tif 000013
【図６Ｃ】
2014225701.tif 000014
【図６Ｄ】
2014225701.tif 000015
【図６Ｅ】
2014225701.tif 000016
【図６Ｆ】
2014225701.tif 000017
【図７Ａ】
2014225701.tif 000018
【図７Ｂ】
2014225701.tif 000019
【図７Ｃ】
2014225701.tif 000020
【図７Ｄ】
2014225701.tif 000021
【図５】
2014225701.tif 000022
【図８】
2014225701.tif 000023
【外国語明細書】
2014225701000001.pdf