(57)【要約】【課題】ＩＩＩ族窒化物半導体からなるトランジスタに見られる電流コラプス現象をシミュレーション方法、装置、およびパラメータ抽出方法を提供する。【解決手段】本発明は、基板と、基板上に形成され、第１の半導体層と、前記第１の半導体層の上に形成され、第１の半導体層よりも大きい禁止帯幅を有する第２の半導体層と、第２の半導体層の上に、互いに離間して形成されている第１のソース電極及び第２のソース電極と、第２の半導体層の上に形成されている第１のゲート電極及び第２のゲート電極と、第２の半導体層の上部を、第１のソース電極、第２のソース電極、第１のゲート電極及び前記第２のゲート電極のそれぞれの少なくとも一部が露出するように形成されている保護膜とを備えた半導体装置のシミュレーション方法である。【選択図】図２
2014225482.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の電気的特性を、前記半導体装置の等価回路を用いて、抽出するシミュレーション方法であって、
前記半導体装置は、
基板と、
前記基板上に形成され、ＩＩＩ族窒化物半導体で構成されている第１の半導体層と、
前記第１の半導体層の上に形成され、第１の半導体層よりも大きい禁止帯幅を有し、かつ、ＩＩＩ族窒化物半導体で構成されている第２の半導体層と、
前記第２の半導体層の上に、互いに離間して形成されている第１のソース電極及び第２
のソース電極と、
前記第２の半導体層の上に、かつ、前記第１のソース電極及び前記第２のソース電極の
間に互いに離間して形成されている第１のゲート電極及び第２のゲート電極と、
前記第２の半導体層、前記第１のソース電極、前記第２のソース電極、前記第１のゲー
ト電極及び前記第２のゲート電極の上部を、前記第１のソース電極、前記第２のソース電
極、前記第１のゲート電極及び前記第２のゲート電極のそれぞれの少なくとも一部が露出
するように形成されている保護膜とを備えており、
前記等価回路は、
ゲート電極と、ソース電極と、ドレイン電極とを有する第１のトランジスタと、
ゲート電極と、前記第１のトランジスタのドレイン電極と電気的に接続されているソース電極と、ドレイン電極とを有する第２のトランジスタと、
前記第２のトランジスタのゲート電極及びソース電極の間に、かつ、前記第１のトランジスタのドレイン電極と電気的に接続されている第１のコンデンサと、
前記第２のトランジスタのゲート電極及びソース電極の間に、かつ、前記第１のトランジスタのドレイン電極と電気的に接続されており、温度に依存する抵抗値を有する第１の抵抗と、
前記第２のトランジスタのゲート電極及び第１の抵抗の間に、電気的に接続されている第１のスイッチと、
前記第２のトランジスタのゲート電極と電気的に接続されている第２の抵抗と、
前記第２のトランジスタのゲート電極及び第１の抵抗の間に、電気的に接続されている第２のスイッチと、
前記第２のトランジスタのソース電極、前記第１のトランジスタのドレイン電極、及び前記第１のトランジスタのゲート電極と電気的に接続されている第１の端部と、前記第２の抵抗と電気的に接続されている第２の端部とを有する第２のコンデンサと、
前記第２のトランジスタのソース電極及び前記第１のトランジスタのドレイン電極と、前記第２のコンデンサの第２の端部との間に、電気的に接続されている第３のスイッチと、
前記第１のトランジスタのゲート電極及び前記第２のコンデンサの第２の端部の間に、電気的に接続されている第４のスイッチと、
前記第１のトランジスタのソース電極と電気的に接続されている第１の端部と、前記第２のコンデンサの第１の端部と電気的に接続されている第２の端部とを有するソース寄生インダクタンスと、
前記第２のコンデンサの第１の端部と前記ソース寄生インダクタンスの第２の端部との間に、電気的接続されている第５のスイッチと、
前記第１のトランジスタのゲート電極と電気的に接続されており、かつ、前記第２のコンデンサの第２の端部と前記第４のスイッチを介して電気的に接続されている正端子と、前記ソース寄生インダクタンスの第２の端部と電気的に接続されている負端子とを有するパルス電源と、
前記第２のトランジスタのドレイン電極と電気的に接続されている第１の端部と、前記ソース寄生インダクタンスと電気的に接続されている第２の端部とを有するドレイン寄生インダクタンスとを含み、
前記２のコンデンサに、前記第１のトランジスタの閾値電圧より小さい第１の電圧が充電されている状態で、前記パルス電源により前記第１のトランジスタのゲート電極とソース電極との間に第１の電圧を印加し、かつ、前記第１のスイッチ１５をオフにし、第１のスイッチ１５をオフにし、第２のスイッチ１６をオンにし、第３のスイッチ１７をオンにし、第４のスイッチ２４をオフにし、第５のスイッチ２５をオフにする第１のステップと、
前記パルス電源により前記パルス電源により前記第１のトランジスタのゲート電極とソース電極との間に、前記第１のトランジスタの閾値電圧以上の第２の電圧を印加し、第１のスイッチ１５をオンにし、第２のスイッチ１６をオフにし、第３のスイッチ１７をオフにし、第４のスイッチ２４をオンにし、第５のスイッチ２５をオンにする第２のステップとを含み、
前記２のステップにおいて、前記第１の抵抗の温度に依存する抵抗値を用いて、前記第２のトランジスタのドレイン電極から前記第２のトランジスタのソース電極に流れる電流の時間変化を算出する、
シミュレーション方法。
【請求項２】
半導体装置の電気的特性を、前記半導体装置の等価回路を用いて、抽出するシミュレーション装置であって、
前記半導体装置は、
基板と、
前記基板上に形成され、ＩＩＩ族窒化物半導体で構成されている第１の半導体層と、
前記第１の半導体層の上に形成され、第１の半導体層よりも大きい禁止帯幅を有し、かつ、ＩＩＩ族窒化物半導体で構成されている第２の半導体層と、
前記第２の半導体層の上に、互いに離間して形成されている第１のソース電極及び第２
のソース電極と、
前記第２の半導体層の上に、かつ、前記第１のソース電極及び前記第２のソース電極の
間に互いに離間して形成されている第１のゲート電極及び第２のゲート電極と、
前記第２の半導体層、前記第１のソース電極、前記第２のソース電極、前記第１のゲー
ト電極及び前記第２のゲート電極の上部を、前記第１のソース電極、前記第２のソース電
極、前記第１のゲート電極及び前記第２のゲート電極のそれぞれの少なくとも一部が露出
するように形成されている保護膜とを備えており、
前記等価回路は、
ゲート電極と、ソース電極と、ドレイン電極とを有する第１のトランジスタと、
ゲート電極と、前記第１のトランジスタのドレイン電極と電気的に接続されているソース電極と、ドレイン電極とを有する第２のトランジスタと、
前記第２のトランジスタのゲート電極及びソース電極の間に、かつ、前記第１のトランジスタのドレイン電極と電気的に接続されている第１のコンデンサと、
前記第２のトランジスタのゲート電極及びソース電極の間に、かつ、前記第１のトランジスタのドレイン電極と電気的に接続されており、温度に依存する抵抗値を有する第１の抵抗と、
前記第２のトランジスタのゲート電極及び第１の抵抗の間に、電気的に接続されている第１のスイッチと、
前記第２のトランジスタのゲート電極と電気的に接続されている第２の抵抗と、
前記第２のトランジスタのゲート電極及び第１の抵抗の間に、電気的に接続されている第２のスイッチと、
前記第２のトランジスタのソース電極、前記第１のトランジスタのドレイン電極、及び前記第１のトランジスタのゲート電極と電気的に接続されている第１の端部と、前記第２の抵抗と電気的に接続されている第２の端部とを有する第２のコンデンサと、
前記第２のトランジスタのソース電極及び前記第１のトランジスタのドレイン電極と、前記第２のコンデンサの第２の端部との間に、電気的に接続されている第３のスイッチと、
前記第１のトランジスタのゲート電極及び前記第２のコンデンサの第２の端部の間に、電気的に接続されている第４のスイッチと、
前記第１のトランジスタのソース電極と電気的に接続されている第１の端部と、前記第２のコンデンサの第１の端部と電気的に接続されている第２の端部とを有するソース寄生インダクタンスと、
前記第２のコンデンサの第１の端部と前記ソース寄生インダクタンスの第２の端部との間に、電気的接続されている第５のスイッチと、
前記第１のトランジスタのゲート電極と電気的に接続されており、かつ、前記第２のコンデンサの第２の端部と前記第４のスイッチを介して電気的に接続されている正端子と、前記ソース寄生インダクタンスの第２の端部と電気的に接続されている負端子とを有するパルス電源と、
前記第２のトランジスタのドレイン電極と電気的に接続されている第１の端部と、前記ソース寄生インダクタンスと電気的に接続されている第２の端部とを有するドレイン寄生インダクタンスとを含み、
前記２のコンデンサに、前記第１のトランジスタの閾値電圧より小さい第１の電圧値の入力を受け付ける入力部と、
前記２のコンデンサに、前記第１の電圧が充電されている状態で、前記パルス電源により前記第１のトランジスタのゲート電極とソース電極との間に第１の電圧を印加し、かつ、前記第１のスイッチ１５をオフにし、第１のスイッチ１５をオフにし、第２のスイッチ１６をオンにし、第３のスイッチ１７をオンにし、第４のスイッチ２４をオフにし、第５のスイッチ２５をオフにする第１のステップと、
前記パルス電源により前記パルス電源により前記第１のトランジスタのゲート電極とソース電極との間に、前記第１のトランジスタの閾値電圧以上の第２の電圧を印加し、第１のスイッチ１５をオンにし、第２のスイッチ１６をオフにし、第３のスイッチ１７をオフにし、第４のスイッチ２４をオンにし、第５のスイッチ２５をオンにする第２のステップを実行する制御部と、
前記２のステップにおいて、前記第２のトランジスタのドレイン電極から前記第２のトランジスタのソース電極に流れる電流の時間変化を演算する演算部と、
を備えたシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の電気的特性のシミュレーション方法に関し、特に等価回路を用いたトランジスタの電流コラプス現象のシミュレーション方法に関する。
【背景技術】
【０００２】
近年の地球温暖化阻止に向けて、温室効果ガスの排出量を低減するために、パワーエレクトロニクス業界では電力変換効率の更なる向上が求められている。
【０００３】
従来のパワーエレクトロニクス回路には、シリコンを材料としたパワーMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor）又はIGBT（Insulated Gate Bipolar Transistor）等のスイッチングデバイスが用いられてきた。シリコンを用いたスイッチングデバイスに代わって、より損失の少ないＩＩＩ族窒化物半導体を用いたしたスイッチングデバイスの実用化に向けた研究が進められている。
【０００４】
しかし、ＩＩＩ族窒化物半導体を材料としたスイッチングデバイスは、電流コラプスと呼ばれる現象を有する。電流コラプス現象により、ＩＩＩ族窒化物半導体が有する物性を反映したスイッチングデバイスが提供できないことが知られている。
【０００５】
「電流コラプス現象」とは、スイッチングの際の電流の時間的変化である。電流コラプス現象の原因は、例えば、結晶が欠陥している部分、又は加工プロセス時のダメージを受けた部分が、半導体層表面もしくは層の内部に電荷を捕えるトラップである。その結果、トラップに電荷が捕獲される、又はトラップから電荷が放出されることで、電流の時間変化が発生する。この電流の時間変化が電流コラプス現象である。
【０００６】
電流コラプス現象の影響は、トラップの密度、エネルギー準位、スイッチング動作における周波数、動作温度、又は駆動電圧などの様々な特性に依存する。
【０００７】
パワーエレクトロニクス回路の製造するために、電流コラプス現象による電気的特性の結果を予測することで、試作回数を減らすことが可能である。その結果、開発期間および開発費用の大幅な低減が期待できる。
【０００８】
従って、ＩＩＩ族窒化物半導体を材料としたスイッチングデバイスを用いて、迅速なパワーエレクトロニクス回路の最適設計を行うためには、電流コラプス現象が電流に及ぼす影響を回路シミュレーション上で、再現することが必要不可欠である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１１−３５４８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図６に、特許文献１に示すシミュレーション方法を示す。図６に示すシミュレーション方法は、ある周波数、ある駆動電圧、ある動作温度での電流コラプス現象が生じた場合での半導体装置の電流特性を再現するモデルパラメータを、それぞれの条件で１つ１つ求める。しかし、電流コラプス現象が半導体装置の電流特性に及ぼす影響は、条件の変化と共に動的に変化し、同一の回路上で同一の動作をさせる場合でも、その影響は動的に変化する可能性がある。
【００１１】
すなわち、１つの条件における電流コラプス現象の影響を考慮したパラメータを抽出しても、動的に変化する状況に対応しきれない。そこで、本発明は、半導体装置における電流コラプス現象の電流特性への影響を再現できるシミュレーション方法を提供する。
【課題を解決するための手段】
【００１２】
本発明は、半導体装置の電気的特性を、前記半導体装置の等価回路を用いて、抽出するシミュレーション方法であって、前記半導体装置は、基板と、前記基板上に形成され、ＩＩＩ族窒化物半導体で構成されている第１の半導体層と、前記第１の半導体層の上に形成され、第１の半導体層よりも大きい禁止帯幅を有し、かつ、ＩＩＩ族窒化物半導体で構成されている第２の半導体層と、前記第２の半導体層の上に、互いに離間して形成されている第１のソース電極及び第２のソース電極と、前記第２の半導体層の上に、かつ、前記第１のソース電極と前記第２のソース電極との間に互いに離間して形成されている第１のゲート電極及び第２のゲート電極と、前記第２の半導体層、前記第１のソース電極、前記第２のソース電極、前記第１のゲート電極及び前記第２のゲート電極の上部を、前記第１のソース電極、前記第２のソース電極、前記第１のゲート電極及び前記第２のゲート電極のそれぞれの少なくとも一部が露出するように形成されている保護膜とを備えており、前記等価回路は、ゲート電極と、ソース電極と、ドレイン電極とを有する第１のトランジスタと、ゲート電極と、前記第１のトランジスタのドレイン電極と電気的に接続されているソース電極と、ドレイン電極とを有する第２のトランジスタと、前記第２のトランジスタのゲート電極とソース電極の間に、かつ、前記第１のトランジスタのドレイン電極と電気的に接続されている第１のコンデンサと、前記第２のトランジスタのゲート電極とソース電極の間に、かつ、前記第１のトランジスタのドレイン電極と電気的に接続されており、温度に依存する抵抗値を有する第１の抵抗と、前記第２のトランジスタのゲート電極と第１の抵抗との間に、電気的に接続されている第１のスイッチと、前記第２のトランジスタのゲート電極と電気的に接続されている第２の抵抗と、前記第２のトランジスタのゲート電極と第１の抵抗との間に、電気的に接続されている第２のスイッチと、前記第２のトランジスタのソース電極、前記第１のトランジスタのドレイン電極、及び前記第１のトランジスタのゲート電極と電気的に接続されている第１の端部と、前記第２の抵抗と電気的に接続されている第２の端部とを有する第２のコンデンサと、前記第２のトランジスタのソース電極及び前記第１のトランジスタのドレイン電極と、前記第２のコンデンサの第２の端部との間に、電気的に接続されている第３のスイッチと、前記第１のトランジスタのゲート電極と前記第２のコンデンサの第２の端部との間に、電気的に接続されている第４のスイッチと、前記第１のトランジスタのソース電極と電気的に接続されている第１の端部と、前記第２のコンデンサの第１の端部と電気的に接続されている第２の端部とを有するソース寄生インダクタンスと、前記第２のコンデンサの第１の端部と前記ソース寄生インダクタンスの第２の端部との間に、電気的接続されている第５のスイッチと、前記第１のトランジスタのゲート電極と電気的に接続されており、かつ、前記第２のコンデンサの第２の端部と前記第４のスイッチを介して電気的に接続されている正端子と、前記ソース寄生インダクタンスの第２の端部と電気的に接続されている負端子とを有するパルス電源と、前記第２のトランジスタのドレイン電極と電気的に接続されている第１の端部と、前記ソース寄生インダクタンスと電気的に接続されている第２の端部とを有するドレイン寄生インダクタンスとを含み、前記２のコンデンサに、前記第１のトランジスタの閾値電圧より小さい第１の電圧が充電されている状態で、前記パルス電源により前記第１のトランジスタのゲート電極とソース電極との間に第１の電圧を印加し、かつ、前記第１のスイッチ１５をオフにし、第１のスイッチ１５をオフにし、第２のスイッチ１６をオンにし、第３のスイッチ１７をオンにし、第４のスイッチ２４をオフにし、第５のスイッチ２５をオフにする第１のステップと、前記パルス電源により前記パルス電源により前記第１のトランジスタのゲート電極とソース電極との間に、前記第１のトランジスタの閾値電圧以上の第２の電圧を印加し、第１のスイッチ１５をオンにし、第２のスイッチ１６をオフにし、第３のスイッチ１７をオフにし、第４のスイッチ２４をオンにし、第５のスイッチ２５をオンにする第２のステップとを含み、前記２のステップにおいて、前記第１の抵抗の温度に依存する抵抗値を用いて、前記第２のトランジスタのドレイン電極から前記第２のトランジスタのソース電極に流れる電流の時間変化を算出する。
【発明の効果】
【００１３】
本発明のシミュレーション方法等によれば、半導体装置における電流コラプス現象の電流特性への影響を再現できる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るトランジスタの素子構造の一例の図。
【図２】本発明の第１の実施形態に係るトランジスタの等価回路図。
【図３】本発明に係るシミュレーション装置の概略構成を示すブロック図。
【図４】本発明に係るトランジスタのゲートスイッチオン後のオン抵抗の時間変化の実測データと等価回路によるシミュレーションデータの図。
【図５】本発明に係るシミュレーション方法によりシミュレートした、異なる３種類のパルス電圧（細線）をトランジスタのゲート電極に入力したときのソース電極とドレイン電極との間に流れる電流（太線）を表す図。
【図６】従来のトランジスタの電流コラプス現象をシミュレートするためのパラメータ抽出方法のフローチャート図。
【発明を実施するための形態】
【００１５】
（第一の実施形態）
以下、第一の実施の形態について、図面を参照して説明する。第一の実施の形態に係る発明は、等価回路２００を用いて、半導体装置１００の電気的特性のシミュレーション方法である。
【００１６】
＜半導体装置の構成＞
図１は、半導体装置１００の構成の断面図である。半導体装置１００は、基板１と、第１の半導体層２と、第２の半導体層３と、コントロール層４と、ソース電極５と、ドレイン電極６と、ゲート電極７と、保護膜８とを備える。
【００１７】
基板１の上に、第１の半導体層２が形成されている。基板１の材料は、例えば、シリコン（Ｓｉ）である。第１の半導体層２の材料は、ＩＩＩ族窒化物半導体である。第１の半導体層２の材料は、例えば、ｉ−ＧａＮである。
【００１８】
第１の半導体層２の上に、第２の半導体層３が形成されている。第２の半導体層３の材料は、ＩＩＩ族窒化物半導体である。第２の半導体層３の材料は、第１の半導体層２の材料と比べて、大きい禁止帯幅（バンドギャップ）が有する。第２の半導体層３の材料は、例えば、ｉ−ＡｌＧａＮである。
【００１９】
第２の半導体層３の上に、コントロール層４と、ソース電極５と、ドレイン電極６とが互いに離間して形成されている。
【００２０】
ソース電極５及びドレイン電極６の材料は、例えば、金とチタンの合金である。コントロール層４の材料は、ｐ型の導電性を有するＩＩＩ族窒化物半導体である。例えば、ｐ−ＡｌＧａＮである。
【００２１】
コントロール層４の上に、ゲート電極７が形成されている。ゲート電極７の材料は、例えば、金とチタンの合金である。
【００２２】
第２の半導体層２及びコントロール層４の表面を覆うように、保護膜８が形成されている。ソース電極５、ドレイン電極６、及びゲート電極７のそれぞれは、少なくとも一部の表面は、保護膜８に覆われていない。
【００２３】
＜等価回路の構成＞
図２に、半導体装置１００の電気的特性のシミュレーションに用いる等価回路２００を示す。等価回路２００は、第１のトランジスタ９と、第２のトランジスタ１０と、第１のコンデンサ１１と、第１の抵抗１２と、第２のコンデンサ１３と、第２の抵抗１４と、ソース寄生インダクタンス１８と、ドレイン寄生インダクタンス１９と、第１のスイッチ１５と、第２のスイッチ１６、第３のスイッチ１７と、第４のスイッチ２４と、第５のスイッチ２５とを備える。なお、パルス電源２３と、ドレイン負荷２６と、直流電源２７とは、等価回路２００に含まれないが、等価回路２００を用いたシミュレーションに必要なため、便宜上記載している。
【００２４】
つまり、半導体装置１００を表す回路は、等価回路２００である。ただし、等価回路２００と、パルス電源２３と、ドレイン負荷２６と、直流電源２７を含む回路を、半導体装置１００の電気的特性をシミュレーションに用いる等価回路と表記することもある。
【００２５】
本願発明者らは、等価回路２００において、電流コラプス現象の原因のトラップに相当する積分回路を、第２のトランジスタ１０に相当する仮想トランジスタのゲート電極１０１とソース電極１０２の間に構成することによって、電流コラプス現象をシミュレーションすることができる知見を見出した。積分回路は、第１のコンデンサ１１、第２のコンデンサ１３、第１の抵抗１２、第２の抵抗１４、第１のスイッチ１５、第２のスイッチ１６、及び第３のスイッチ１７を意味する。
【００２６】
＜第１のトランジスタ９＞
第１のトランジスタ９は、ゲート電極９１と、ソース電極９２と、ドレイン電極９３とを有する。第２のトランジスタ１０は、ゲート電極１０１と、ソース電極１０２と、ドレイン電極１０３とを有する。第１のトランジスタ９のドレイン電極９３と、第２のトランジスタ１０のソース電極１０２とは電気的に接続されている。
【００２７】
第１のトランジスタ９は、ノーマリーオフトランジスタである。ノーマリーオフトランジスタは、印加される電圧が０の時は導通しない。第２のトランジスタ１０は、ノーマリーオントランジスタである。ノーマリーオントランジスタは、印加される電圧が０の時に導通する。
【００２８】
＜第２のトランジスタ１０＞
第２のトランジスタ１０は、第１のトランジスタ９とは異なるパラメータを有する。
【００２９】
具体的には、第１のトランジスタ９におけるゲート電極９１の閾値電圧は正である。第２のトランジスタ１０におけるゲート電極１０１の閾値電圧は負である。
【００３０】
第１のトランジスタ９のゲート電極９１とソース電極９２との間の容量値は、ゲート電極９１とソース電極９２との電位差に依存する０よりも大きな有限値である。第１のトランジスタ９のゲート電極９１とドレイン電極９３との間の容量値は、ゲート電極９１とドレイン電極９３との電位差に依存する０よりも大きな有限値である。第１のトランジスタ９のソース電極９２とドレイン電極９３との間の容量値は、ソース電極９２とドレイン電極９３との電位差に依存する０よりも大きな有限値である。
【００３１】
第２のトランジスタ１０のゲート電極１０１とソース電極１０２との間の容量値、ゲート電極１０１とドレイン電極１０３との間の容量値、およびソース電極１０２とドレイン電極１０３との間の容量値は、常に０である。
【００３２】
また、第２のトランジスタ１０のトランスコンダクタンスは、第１のトランジスタ９のトランスコンダクタンスより十分小さい。トランスコンダクタンスとは、ドレイン電極からソース電極に流れる電流をゲート電圧で微分した値である。ここで、十分小さいとは、例えば、１００分の１以下を意味する。
【００３３】
＜第１のコンデンサ１１及び第２のコンデンサ１３＞
第２のトランジスタ１０のゲート電極１０１とソース電極１０２との間に、第１のコンデンサ１１と、第１の抵抗１２と、第２の抵抗１４及び第２のコンデンサ１３とが並列に接続されている。
【００３４】
＜第１の抵抗１２、第２の抵抗１４、及び各スイッチ＞
第２の抵抗１４の第１の端部１４１は、第２のコンデンサ１３の第２の端部１３２と接続されている。第２の抵抗１４の第２の端部１４２とゲート電極１０１との間に、第２のスイッチ１６が接続されている。第２スイッチ１６のオン及びオフにより、第２の抵抗１４の第２の端部１４２とゲート電極１０１との間の電気的接続を制御できる。第２のコンデンサ１３の第１の端部１３１とソース電極１０２との間に、第３のスイッチ１７が接続されている。第３スイッチ１７のオン及びオフにより、第２のコンデンサ１３の第１の端部１３１とソース電極１０２との間の電気的接続を制御できる。
【００３５】
ゲート電極１０１と第１の抵抗１２との間に、第１のスイッチ１５が接続されている。第１のスイッチ１５のオン及びオフにより、第１の抵抗１２とゲート電極１０１との間の電気的接続を制御できる。
【００３６】
ゲート電極１０１と第２の抵抗１４との間に、第２のスイッチ１６が接続されている。第２のスイッチ１６のオン及びオフにより、第２の抵抗１４とゲート電極１０１とのオン及びオフを制御できる。
【００３７】
ソース電極１０２と第２のコンデンサ１３との間に、第３のスイッチ１７が接続されている。第３のスイッチ１７のオン及びオフにより、第２のコンデンサ１３とソース電極１０２との間の電気的接続を制御できる。
【００３８】
ゲート電極２０と第２のコンデンサ１３の第１の端部１３１との間に、第４のスイッチ２４が接続されている。第４のスイッチ２４のオン及びオフにより、第２のコンデンサ１３の第１の端部１３１とゲート電極２０との間の電気的接続を制御できる。
【００３９】
ソース電極２１と第２のコンデンサ１３の第２の端部１３２との間に、第５のスイッチ２５が接続されている。第５のスイッチ２５のオン及びオフにより、第２のコンデンサ１３の第２の端部１３２とソース電極２１との間の電気的接続を制御できる。
【００４０】
＜ソース寄生インダクタンス１８＞
ソース寄生インダクタンス１８は、図１に示す半導体装置１００において、ゲート電圧の急激な上昇時や下降時に見られる、ドレイン電極からソース電極に流れる電流の時間変化の遅延に影響を与える特性を意味する。ソース寄生インダクタンス１８は、例えば、半導体装置１００のソース電極５及び半導体装置１００を梱包しているパッケージと、半導体装置１００のソース電極５及びパッケージを電気的に接続しているワイヤとのインダクタンスの和を表している。
【００４１】
ソース寄生インダクタンス１８の第１の端部１８１は、第１のトランジスタ９のソース電極９２と電気的に接続している。ソース寄生インダクタンス１８の第２の端部１８２はソース電極２１と電気的に接続している。
【００４２】
＜ドレイン寄生インダクタンス１９＞
ドレイン寄生インダクタンス１９は、図１に示す実際の半導体装置１００において、ソース寄生インダクタンス１８と同様に、ゲート電圧の急激な上昇時や下降時に見られる、ドレイン電極からソース電極に流れる電流の時間変化の遅延に影響を与える特性を意味する。ドレイン寄生インダクタンス１９は、例えば、半導体装置１００のドレイン電極６及び半導体装置１００を梱包しているパッケージと、半導体装置１００のドレイン電極６及びパッケージを電気的に接続しているワイヤのインダクタンスの和を表している。
【００４３】
ドレイン寄生インダクタンス１９の第１の端部１９１は第２のトランジスタ１０のドレイン電極１０３と電気的に接続している。また、第２の端部１９２はドレイン電極２２と電気的に接続している。
【００４４】
＜ソース電極２１、ドレイン電極２２、直流電源２７＞
ソース電極２１は、グラウンドに電気的に接続されている。ドレイン電極２２は、ドレイン負荷２６の第１の端部２６１と電気的に接続されている。ドレイン負荷２６の大の端部２６２は、直流電源２７の正端子２７１と電気的に接続されている。直流電源２７の負端子２７２は、ソース電極２１に電気的に接続されている。
【００４５】
＜パルス電源２３＞
等価回路２００に含まれる各構成の電気的特性の時間変化をシミュレートするためには、ゲート電極２０とソース電極２１の間に、パルス電源２３が必要である。以下にパルス電源２３と等価回路２００との接続関係について記述する。
【００４６】
第２コンデンサ１３の第１の端部１３１は、第４のスイッチ２４を介して、パルス電源２３の正端子２３１と電気的に接続されている。第２のコンデンサ１３の第２の端部１３２は、第５のスイッチ２５を介して、パルス電源２３の負端子２３２と電気的に接続されている。
【００４７】
第１の端部１３１と第２の端部１３２との電位差（電圧）は、パルス電源２３が第１のトランジスタ９を動作させるために印加するオン電圧と等しくなるよう設定する。
【００４８】
具体的には、等価回路２００を制御するシミュレーション装置３００により、第２のコンデンサ１３の第１の端部１３１と第２の端部１３２とのシミュレーション開始時の電位差が、パルス電源２３が第１のトランジスタ９を動作させるために印加するオン電圧と等しくなるように、数値で具体的な値を入力する。シミュレーション装置３００については、後述する。
【００４９】
パルス電源２３の正端子２３１と第１のトランジスタ９のゲート電極９１との間に、ゲート電極２０は接続されている。第１のトランジスタ９のソース電極９２は、ソース寄生インダクタンス１８の第１の端部１８１と接続されている。パルス電源２３の負端子２３２とソース寄生インダクタンス１８の第２の端部１８２との間に、ソース電極２１が接続されている。第２のトランジスタ１０のドレイン電極１０３は、ドレイン寄生インダクタンス１９の第１の端部１９１と接続されている。ドレイン寄生インダクタンス１９の第２の端部１９２はドレイン電極２２と接続されている。
【００５０】
パルス電源２３のオン電圧を第１のトランジスタ９の閾値電圧以上に設定し、オフ電圧を第１のトランジスタ９の閾値電圧以下に設定することにより、第１のトランジスタ９の動作のオン及びオフを制御する。
【００５１】
＜シミュレーション方法＞
図２に示す等価回路２００を用いて、パルス電源２３のオン状態とオフ状態を周期的に繰り返したときの、半導体装置１００のドレイン電極６とソース電極５の間を流れる電流の時間変化のシミュレーションする方法を説明する。シミュレーション方法を「パラメータ抽出方法」とも表記する。
【００５２】
ここで、パルス電源２３のオン状態とは、パルス電源２３が第１のトランジスタ９の閾値電圧以上の電圧を出力している状態である。パルス電源２３のオフ状態とは、パルス電源２３が第１のトランジスタ９の閾値電圧以下の電圧を出力している状態である。
【００５３】
（ステップＳ１）
第２のコンデンサ１３に予め充電する。シミュレーション装置３００による初期設定にて、充電された電圧を具体的な数字で入力する。第２のコンデンサ１３に充電されている電圧の大きさは、後述するパルス電源２３が第１のトランジスタ９のゲート電極９１とソース電極９２との間に印加する電圧と等しい。
【００５４】
（ステップＳ２）
パルス電源２３により、ゲート電極９１とソース電極９２との間に、第１のトランジスタ９の閾値電圧より小さい電圧を印加する。パルス電源２３により、ソース電極９１とゲート電極９２との間に電圧を印加した状態で、第１のスイッチ１５をオフにし、第２のスイッチ１６をオンにし、第３のスイッチ１７をオンにし、第４のスイッチ２４をオフにし、第５のスイッチ２５をオフにする。
【００５５】
第２のコンデンサ１３の電荷が、第１のコンデンサ１１に充電される。その結果、第２のトランジスタ１０はオフ状態になる。ドレイン電極１０３およびソース電極１０２の間には電流は流れない。
【００５６】
（ステップＳ３）
パルス電源２３により、第１のトランジスタ９のゲート電極９１とソース電極９２との間に、閾値以上の電圧を印加する。閾値以上の電圧を印加されることにより、第１のトランジスタ９はオン状態となる。ゲート電極９１とソース電極９２との間に電圧を印加した状態で、第１のスイッチ１５をオンにし、第２のスイッチ１６をオフにし、第３のスイッチ１７をオフにし、第４のスイッチ２４をオンにし、第５のスイッチ２５をオンにする。
【００５７】
第１のコンデンサ１１に充電されていた電荷は、第１の抵抗１２を介して、第１のコンデンサ１１の容量値と第１の抵抗１２の抵抗値で決まるオン時の時定数で、第１のトランジスタ9およびソース寄生インダクタンス１８を介してグラウンドに放電される。
【００５８】
第１のコンデンサ１１の電荷が放電されることにより、第２のトランジスタ１０のゲート電極１０１とソース電極１０２との間の電位差が小さくなる。
【００５９】
ゲート電極１０１とソース電極１０２との間の電位差が、第２のトランジスタ１０の閾値電圧の絶対値より小さくなったとき、ドレイン負荷２６および直流電源２７を介して第２のトランジスタ１０のドレイン電極１０３からソース電極１０２に電流が流れ始める。具体的には、第１のコンデンサ１１の容量値と第１の抵抗１２の抵抗値で決まるオン時の時定数で時間的に変化しながら、ドレイン電極１０３とソース電極１０２との間の電流は増加する。
【００６０】
第１の抵抗１２の抵抗値を、温度に依存する値に設定することにより、電流が流れるオン時の時定数を制御することができる。電流コラプス現象は、温度に依存する現象である。よって、第１の抵抗１２の温度依存性を用いて、ドレイン電極１０３からソース電極１０２に流れる電流の時定数の温度依存性を算出することができる。抵抗の温度依存性式は2種類あり、1つは線形関数による表現、もう1つは指数関数による表現である。以下にその式を示す。
【００６１】
【数１】
2014225482.tif 000003
【００６２】
【数２】
2014225482.tif 000004
【００６３】
ＴＣ１は、一次の線形係数であり、ＴＣ２は二次の線形係数であり、ＴＣＥは指数関数の係数である。また、Ｔｎｏｍは基準となる温度、Ｒは温度がＴｎｏｍの時の抵抗値である。これら２式のどちらを選択するかは、ドレイン電極１０３からソース電極１０２に流れる電流のオン時の時定数の温度依存性のシミュレーション結果が実測値によりフィットする方を選択する。
【００６４】
（ステップＳ４）
再び、パルス電源２３により、ゲート電極９１とソース電極９２との間に、第１のトランジスタ９の閾値電圧以下の電圧を印加する。パルス電源２３により、ソース電極９１とゲート電極９２との間に電圧を印加した状態で、第１のスイッチ１５をオフにし、第２のスイッチ１６をオンにし、第３のスイッチ１７をオンにし、第４のスイッチ２４をオフにし、第５のスイッチ２５をオフにする。
【００６５】
第２のコンデンサ１３の電荷が、第１のコンデンサ１１の容量値と第２の抵抗１４の抵抗値で決まるオフ時の時定数で、第１のコンデンサ１１に充電される。その結果、前記オフ時の時定数で、ドレイン電極１０３からソース電極１０２に流れる電流が時間的に減少しながら、第２のトランジスタ１０はオフ状態になる。
【００６６】
第２の抵抗１４の抵抗値を、温度に依存する値に設定することにより、電流が流れなくなるオフ時の時定数を制御することができる。電流コラプス現象は、温度に依存する現象である。よって、第２の抵抗１４の温度依存性を用いて、ドレイン電極１０３からソース電極１０２に流れる電流のオフ時の時定数の温度依存性を算出することができる。抵抗の温度依存性式はステップＳ３で記述したのと同様に２種類の式で表され、２式のどちらを選択するかは、ドレイン電極１０３からソース電極１０２に流れる電流のオフ時の時定数の温度依存性のシミュレーション結果が実測値によりフィットする方を選択する。
【００６７】
ここで、この等価回路２００において、各コンデンサや各抵抗の値を抽出する方法について述べる。第１のコンデンサ１１の容量値Ｃ１は、任意の値とする（例えば１ｎＦとする）。
【００６８】
第２のコンデンサ１３の容量値Ｃ２は、第１のコンデンサ１１の容量値Ｃ１の所定の範囲より大きいことが好ましい。例えば、第２のコンデンサ１３の容量値Ｃ２は、第１のコンデンサ１１の容量値Ｃ１の１００倍以上の値とする。なぜなら、第２のコンデンサ１３に充電されていた電荷が放電する際に、第１のコンデンサ１１の容量値Ｃ１と第２のコンデンサ１３の容量値Ｃ２が近い値、例えば同じ値だと、第２のコンデンサ１３に充電されていた電圧が半分しか第１のコンデンサ１１に充電されない。数３及び数４に、具体的な式を示す。
【００６９】
【数３】
2014225482.tif 000005
【００７０】
【数４】
2014225482.tif 000006
【００７１】
ここで、Ｑは第２のコンデンサ１３に充電されていた電荷量の半分であり、Ｃ１は第１のコンデンサ１１の容量値であり、Ｖ１は第１のコンデンサ１１の電圧であり、Ｃ２は第２のコンデンサ１３の容量値であり、Ｖ２は第２のコンデンサ１３の電圧である。
【００７２】
前述のように、Ｃ１＝Ｃ２の場合はＶ１＝Ｖ２となり、Ｖ１＋Ｖ２＝（第２のコンデンサ１３に充電されていた電圧）である。よって、Ｖ１及びＶ２は、第２のコンデンサ１３に充電されていた電圧の半分となる。
【００７３】
しかし、Ｃ１×１００＝Ｃ２の場合は、Ｖ１＝１００×Ｖ２となり、第２のコンデンサ１３に充電されていた電圧をＶ１とＶ２とで１００：１で分配することになる。
【００７４】
そのため、第２のコンデンサ１３に充電されていた電圧の１０１分の１００が第１のコンデンサ１１に充電される。Ｃ１×１００＝Ｃ２の１００が大きければ大きいほど、第２のコンデンサ１３に充電されていた電圧のうち多くの電圧が、第１のコンデンサ１１に充電されることになる。第２のコンデンサ１３に充電されていた多くの電圧が、第１のコンデンサ１１に充電されなければ、電流コラプス現象を再現できない。
【００７５】
各抵抗の値は、スイッチングのオン、オフ時の時定数の実測値から抽出する。スイッチングのオン時の時定数t１は、第１のコンデンサ１１の容量値Ｃ１と第１の抵抗１２の抵抗値Ｒ１から、以下のように求まる。
【００７６】
【数５】
2014225482.tif 000007
【００７７】
同様に、スイッチングのオフ時の時定数t２は、第１のコンデンサ１１の容量値Ｃ１と第２の抵抗１４の抵抗値Ｒ２から、以下のように求まる。
【００７８】
【数６】
2014225482.tif 000008
【００７９】
ここで時定数t１、t２とは、ドレイン電極２２からソース電極２１へ流れる電流がスイッチングした瞬間の値から、ｅ（自然対数の底）分の１、即ち３７％になるまでの時間である。
【００８０】
上記の方法で、図２に示す等価回路２００を用いて、パルス電源２３のオン状態とオフ状態を周期的に繰り返したときの、半導体装置１００の電流コラプス現象を考慮したドレイン電極６とソース電極５の間を流れる電流の時間変化をシミュレーションすることができる。
【００８１】
例えば、第１のコンデンサ１１は所定の範囲の容量値を有し、第２のコンデンサ１３は第１のコンデンサ１１の容量値の１００倍以上の容量値を有する。
【００８２】
また、第２の抵抗１４の値は、スイッチオン時の実測のソース電極とドレイン電極との間を流れる電流の時定数を第２のコンデンサ１３の容量値で割った値とする。第１の抵抗１３の値は、スイッチオフ時の実測のソース電極とドレイン電極との間を流れる電流の時定数を第１のコンデンサ１１の容量値で割った値とする。第１の抵抗１２の値と第２の抵抗１４の値は、ソース電極とドレイン電極の間を流れる電流のスイッチング時の時定数の
温度依存性に合わせて、温度依存パラメータを設定する。
【００８３】
＜シミュレーション装置＞
図３に、本実施の形態のシミュレーション方法を実行するシミュレーション装置３００の構成を示す。図３に示すシミュレーション装置３００は、入力部２８と、制御部２９と、演算部３０と、記憶部３１と、出力部３２とを備える。
【００８４】
入力部２８は、図２に示す等価回路２００の第１のトランジスタ９、第２のトランジスタ１０、第１のコンデンサ１１、第１の抵抗１２、第２のコンデンサ１３、第２のコンデンサ１４、ソース寄生インダクタンス１８、ドレイン寄生インダクタンス１９の電気的特性を算出するためのパラメータおよびシミュレーション時間を入力する。また、Ｓステップ１において、入力部２８により、第２のコンデンサ１３の充電する値を入力する。
パラメータとは、例えば、トランジスタの特性を決定する閾値電圧、トランスコンダクタンス、各電極間の容量値など、及び各コンデンサの容量値、各抵抗の抵抗値や各インダクタンスのインダクタ値である。シミュレーション時間とは、シミュレーション結果を求めたい時間、例えば、回路動作を開始してから１００ｍｓ後までの結果を求めたい場合は、１００ｍｓがシミュレーション時間であることを意味する。
【００８５】
入力部２８は、例えば、ユーザの入力を受け付けるキーボード、又は、設定する電気的特性を算出するためのパラメータやシミュレーション時間のテキストを読み取るスキャナー等から構成される。
【００８６】
制御部２９は、入力部２８に入力されたパラメータやシミュレーション時間に基づいて、後述する演算部３０にシミュレーション開始時から終了時までのタイムステップごとの上記等価回路２００の構成部品の各端部間を流れる電流および各端部の電圧を算出するように指令を出す。また、後述する記憶部３１から前記電気的特性を算出するためのパラメータやシミュレーション開始時から終了時までのタイムステップごとの上記等価回路２００の構成部品の各端部間を流れる電流および各端部の電圧を取得し、演算部３０に送信する。また、演算部３０が行ったシミュレーション開始時から終了時までのタイムステップごとの上記等価回路２００の構成部品の各端部間を流れる電流および各端部の電圧の算出結果を記憶部３１に送信する。制御部２９は、例えば、ＣＰＵ等で構成される。
【００８７】
演算部３０は、第１のトランジスタ９、第２のトランジスタ１０、第１のコンデンサ１１、第１の抵抗１２、第２のコンデンサ１３、第２のコンデンサ１４、ソース寄生インダクタンス１８およびドレイン寄生インダクタンス１９の電気的特性を算出するためのパラメータからシミュレーション開始時から終了時までのタイムステップごとの上記等価回路２００の構成部品の各端部間を流れる電流および各端部の電圧を算出する。演算部３０は例えば、ＡＬＵで構成される。
【００８８】
記憶部３１は、第１のトランジスタ９、第２のトランジスタ１０、第１のコンデンサ１１、第１の抵抗１２、第２のコンデンサ１３、第２のコンデンサ１４、ソース寄生インダクタンス１８およびドレイン寄生インダクタンス１９の電気的特性を算出するためのパラメータおよびシミュレーション開始時から終了時までのタイムステップごとの上記等価回路２００の構成部品の各端部間を流れる電流および各端部の電圧を記憶する。記憶部３１は、半導体メモリ等の１次メモリ、又はハードディスク等の２次メモリ等により構成される。
【００８９】
出力装置３２は、シミュレーション開始時から終了時までのタイムステップごとの上記等価回路２００の構成部品の各端部間を流れる電流および各端部の電圧を出力する。出力装置３２は、例えば、モニタ等の表示部、又はプリンタ等により構成される。
【００９０】
シミュレーション装置３００は、専用に構成しても良いし、例えばワークステーションやパーソナルコンピュータの各装置を対応させて実現しても良い。
【００９１】
＜実験結果＞
図４は、等価回路２００を用いたシミュレーション結果を示す。図４の縦軸は、半導体装置のオン抵抗（Ωｍｍ）であり、横軸は、半導体装置のゲート電極に閾値電圧以上の電圧が印加されてからの時間（ｓ）である。
【００９２】
図４は、具体的には、ＩＩＩ族窒化物半導体からなるトランジスタのオン抵抗の時間変化から、パラメータ抽出方法で抽出した各コンデンサの容量値および各抵抗の値を用いてシミュレーションを行った結果と、半導体装置１００の実測値とを示す。シミュレーション結果を実線で表し、半導体装置１００の実測値を黒点で表す。本実施の形態のシミュレーション方法によるシミュレーション結果は、半導体装置１００の実測値との差異が少ない。よって、本実施の形態のシミュレーション方法により、半導体装置１００の電流コラプス現象をシミュレーションできることがわかった。
【００９３】
また、図５に第１のトランジスタ９のゲート電極２０に入力するパルス電源２３の出力電圧の周波数を３種類変化させた時の、ドレイン電極２２からソース電極２１へ流れる電流の時間変化を、本実施の形態のシミュレーション方法を用いてシミュレーションした結果を示す。ここで、細線はパルス電源２３の出力電圧を表し、太線は前記電流値を表す。出力電圧の周波数が高くなるほど、電流のピークが小さくなる電流コラプス現象を再現している。前述の方法で抽出した１種類のパラメータで、３種類の周波数に対応したシミュレーションを行うことができる。
【００９４】
（その他の実施の形態）
半導体装置の構造としては、ソース電極とドレイン電極との間にゲート電極があるトランジスタである。
【００９５】
第１の態様に係る発明に係るＩＩＩ族窒化物半導体を材料に用いたトランジスタの等価回路による電流コラプス現象を有するトランジスタのソース電極とドレイン電極の間を流れる電流のシミュレーション方法は、図２に示すように、基本となる第１のトランジスタ９のドレイン側に第１のトランジスタ９とは異なるパラメータを持ち、閾値が負である第２のトランジスタ１０を接続し、その第２のトランジスタ１０のゲート電極１１とソース電極１２との間に第１のコンデンサ１３と、第１の抵抗１４と、直列に並んだ第２のコンデンサ１５と第２の抵抗１６を並列に接続し、第２のコンデンサ１５は初期状態において第２のトランジスタ１０のソース電極１２側をプラスとして充電されており、第１のコンデンサ１３と第１の抵抗１４を接続する第１のスイッチ１７と、第１のコンデンサ１３と直列に並んだ第２のコンデンサ１５と第２の抵抗１６を接続する第２のスイッチ１８と、第２のコンデンサ１５と第２のトランジスタ１０のソース電極１２を接続する第３のスイッチ１９を備えた等価回路を用いてシミュレーションすることを特長とする。
【００９６】
第２の態様に係る発明に係るＩＩＩ族窒化物半導体を材料に用いたトランジスタの等価回路による温度依存性を持つ電流コラプス現象を有するトランジスタのソース電極とドレイン電極の間を流れる電流のシミュレーション方法は、等価回路において、第１の抵抗１４および第２の抵抗１６に温度依存パラメータを付加してシミュレーションすることを特長とする。
【００９７】
第３の態様に係る発明に係るＩＩＩ族窒化物半導体を材料に用いたトランジスタの等価回路による温度依存性を持つ電流コラプス現象を有するトランジスタのソース電極とドレイン電極の間を流れる電流をシミュレーションするためのパラメータを抽出する方法は、図４に示すように、等価回路において、まず、対象のトランジスタのソース電極とドレイン電極の間を流れる電流の静特性の測定結果から、トランジスタのパラメータを抽出する。次に、実際のトランジスタのゲート電極にパルス電圧を入力し、ソース電極とドレイン電極の間を流れる電流が定常状態になるまでの時定数を測定する。ゲート電圧がオフからオンへ、およびオンからオフへの時定数の測定値から、それぞれ第１の抵抗１４および第２の抵抗１６の抵抗値を決定する。
【００９８】
本発明の一態様によると、ＩＩＩ族窒化物半導体を材料に用いたトランジスタのソース電極とドレイン電極の間を流れる電流のシミュレーション方法において、図３に示すようにトランジスタの特性を示すデータの一表現方式である等価回路を入力装置２４から入力して記憶装置２７に記憶させるステップと、トランジスタの等価回路のパラメータを入力装置２４から入力して記憶装置２７に記憶させるステップと、記憶装置２７に記憶した等価回路とパラメータとに基づいて演算装置２６で演算を行って、トランジスタのソース電極とドレイン電極の間を流れる電流をシミュレートするステップを具備するシミュレーション方法が提供される。
【産業上の利用可能性】
【００９９】
スイッチングデバイスの電流コラプス現象を考慮した等価回路を用いたドレイン電極からソース電極へ流れる電流の時間変化のシミュレーション方法およびそのパラメータ抽出方法は、スイッチングデバイスを用いたパワーエレクトロニクス回路の設計に有用である。
【符号の説明】
【０１００】
１  基板
２  第１の半導体層
３  第２の半導体層
４  コントロール層
５  ソース電極
６  ドレイン電極
７  ゲート電極
８  保護膜
【図１】
2014225482.tif 000009
【図２】
2014225482.tif 000010
【図３】
2014225482.tif 000011
【図４】
2014225482.tif 000012
【図５】
2014225482.tif 000013
【図６】
2014225482.tif 000014