(57)【要約】【課題】電流集中及び光の遮蔽を回避でき、良好な反射率が得られる、高発光効率で信頼性に優れるなどの高性能な半導体発光素子を提供する。【解決手段】第１導電型の第１の半導体層、第２導電型の第２の半導体層、第１の半導体層と第２の半導体層との間に設けられた発光層、を含む半導体膜と、第１の半導体層上に設けられた第１の電極と、第２の半導体層上に形成された透明電極層と、透明電極層上に形成された反射電極層と、接合層を介して反射電極層に接合された支持基板と、を有し、接合層は接合層に埋設された高抵抗部を有し、高抵抗部は接合層よりも高い電気抵抗を有し、半導体膜を挟んで第１の電極に対向する領域に設けられている。【選択図】図１
2014099434.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層、第２導電型の第２の半導体層、前記第１の半導体層と前記第２の半導体層との間に設けられた発光層、を含む半導体膜と、
前記第１の半導体層上に設けられた第１の電極と、
前記第２の半導体層上に形成された透明電極層と、
前記透明電極層上に形成された反射電極層と、
接合層を介して前記反射電極層に接合された支持基板と、を有し、
前記接合層は前記接合層に埋設された高抵抗部を有し、前記高抵抗部は前記接合層よりも高い電気抵抗を有し、前記半導体膜を挟んで前記第１の電極に対向する領域に設けられていることを特徴とする半導体発光素子。
【請求項２】
前記高抵抗部は、前記半導体膜に垂直な方向から見たときに、対向する前記第１の電極を包含する形状を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第１の電極は複数の細片状電極として形成され、前記高抵抗部は、各々が前記複数の細片状電極の各々に対応して設けられた複数の高抵抗体からなることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記第１の電極は、くし型形状を有することを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項５】
前記反射電極層は、前記透明電極層を介して前記第２の半導体層に非接触に形成されていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体発光素子。
【請求項６】
前記高抵抗部は、前記支持基板から前記支持基板内部に至る溝内に埋設されていることを特徴とする請求項１ないし５のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ：Light Emitting Diode）等の半導体発光素子に関する。
【背景技術】
【０００２】
近年、発光効率等の素子特性を向上させたＬＥＤ素子等の半導体発光素子が求められている。例えば、いわゆるシン・フィルム構造又は貼り替え構造のＬＥＤが開発されている。かかるＬＥＤにおいては、半導体層を成長後、成長基板を除去し、露出したｎ型半導体層上に部分的にｎ電極が形成される。このような素子では、ｎ電極の直下の半導体膜に電流が集中し、ｎ電極の直下の発光層における発光効率が最も高くなる。ところが、ｎ電極の直下の発光層から発せられた光は、その上方にあるｎ電極に遮られてしまうので、光取り出し効率が低下する。例えば、特許文献１には、電極による光の遮蔽を回避し、光取り出し効率を向上させるために、ｐ電極とｎ電極とが半導体膜に平行な方向に関して互いにずれた位置に配置されていることが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−１２５２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した問題点を解決するために、例えば、ＩＴＯなどのｐ電極（透明電極）がｎ電極と対向しない位置となるようにｐ電極をパターニングし、パターン化されたｐ電極上に反射金属層を形成することも考えられる。このような構成により、電流集中及び光の遮蔽を回避することはできるが、種々の問題点があることが分かった。例えば、ＩＴＯなどの透明導電性膜は成膜条件によって膜質が大きく変化し、エッチング時において残渣が残り易く、また、パターニング時においてレジスト残渣が残る場合があり、これらの残渣により反射層の反射率が低下するという問題がある。さらに、Ａｇ（銀）などの反射金属層と半導体層との間の接合界面の密着性が悪く、当該接合界面にＡｇが凝集しやすくなり、不良が起こりやすい。従って、反射層の反射率が低下するという問題があることが分かった。また、ｐ型半導体層とＡｇとの界面に例えばＴｉやＮｉなどを添加して、当該接合界面の密着性を向上させたとしても、透明電極を介した反射層からの反射率が低下するという問題がある。
【０００５】
本発明は、上記した点に鑑みてなされたものであり、電流集中及び光の遮蔽を回避でき、良好な反射率が得られる、高発光効率で信頼性に優れるなどの高性能な半導体発光素子を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明による半導体発光素子は、第１導電型の第１の半導体層、第２導電型の第２の半導体層、第１の半導体層と第２の半導体層との間に設けられた発光層、を含む半導体膜と、
第１の半導体層上に設けられた第１の電極と、
第２の半導体層上に形成された透明電極層と、
透明電極層上に形成された反射電極層と、
接合層を介して反射電極層に接合された支持基板と、を有し、
接合層は接合層に埋設された高抵抗部を有し、高抵抗部は接合層よりも高い電気抵抗を有し、半導体膜を挟んで第１の電極に対向する領域に設けられていることを特徴としている。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例である半導体発光素子の平面図及び断面図である。
【図２】半導体膜に平行な平面に高抵抗部及びｎ電極を投影した場合を模式的に示す図である。
【図３】素子構造体を支持体に接合したときの高抵抗部及びその近傍を模式的に示す部分拡大断面図である。
【図４】高抵抗部が素子構造体に接する場合を模式的に示す部分拡大断面図である。
【図５】比較例の半導体発光素子の断面図である。
【図６】（ａ）は、実施例の半導体発光素子の電流経路を模式的に示す断面図であり、（ｂ）はその簡易等価回路である。
【図７】（ａ）は、比較例の半導体発光素子の電流経路を模式的に示す断面図であり、（ｂ）はその簡易等価回路である。
【図８】本発明の変形例である半導体発光素子の平面図である。
【図９】変形例の高抵抗部及びｎ電極を半導体膜に平行な平面に投影した場合を模式的に示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施例について図面を参照しつつ説明する。尚、各図において、実質的に同一又は等価な構成要素および部分には同一の参照符を付している。以下の説明では、AlxInyGazN（0≦x≦1、0≦y≦１、0≦z≦1、x+y+z=1）からなる半導体膜を含む半導体発光素子に本発明を適用した場合を例に説明するが、半導体膜は、他の材料により構成されていてもよい。
【実施例】
【０００９】
図１に本発明の実施例である半導体発光素子１０を示す。図１（ａ）は半導体膜２０、支持基板６０、電極７０の配置を模式的に示す平面図である。図１（ｂ）は接合層５０と支持基板６０との界面において、半導体膜２０に向かって垂直方向から見た場合の接合層５０及び高抵抗部５１の配置を模式的に示す平面図である。図１（ｃ）は図１（ａ）のＷ−Ｗ線に沿った断面図である。
【００１０】
図１（ａ）〜（ｃ）に示すように半導体発光素子１０は、半導体膜２０と、半導体膜２０上に形成された第２の電極３０と、第２の電極３０上に形成された反射電極層４０と、反射電極層４０上に形成された接合層５０と、接合層５０上に形成された支持基板６０とを含んだ構造を有している。半導体膜２０は、第１導電型の第１の半導体層２１、第２導電型の第２の半導体層２２、第１の半導体層２１と第２の半導体層２２との間に設けられた発光層２３を有している。半導体膜２０の第１の半導体層２１側の表面の一部には、第１の電極７０が形成されている。なお、以下においては、第１導電型、第２導電型がそれぞれｎ型、ｐ型であり、第１の電極７０、第２の電極３０がそれぞれｎ電極、ｐ電極（透明電極）である場合について説明する。また、第１の電極７０、第２の電極３０、反射電極層４０及び半導体膜２０の全体を素子構造体２５、接合層５０及び支持基板６０の全体を支持体５５とも称する。
【００１１】
上記したように、半導体膜２０は、ｎ型半導体層２１、ｐ型半導体層２２、ｎ型半導体層２１とｐ型半導体層２２との間に設けられた発光層２３を含んだ構造を有している。ｎ型半導体層２１は、例えばＳｉのようなｎ型ドーパントが添加され、例えば厚さ３〜７μｍを有している。ｐ型半導体層２２は、例えばＭｇのようなｐ型ドーパントが添加され、例えば厚さ５０〜３００ｎｍを有している。発光層２３は、例えば厚さ２．２ｎｍのＩｎＧａＮ井戸層および厚さ１５ｎｍのＧａＮ障壁層を３〜１０周期分繰り返して積層した多重量子井戸構造を有している。
【００１２】
図１（ａ）に示すように、ｎ型半導体層２１上に幅ａ（図１（ｃ））を有する細片（ストリップ）状のｎ電極７０が形成されている。ｎ電極７０は、例えばＴｉ／Ａｌ／Ｐｔ／ＡｕまたはＴｉ／Ｎｉ／Ａｕが順次積層された構造を有している。ｎ電極７０は、ｎ型半導体層２１との間でオーミック接合を形成している。なお、図１においては、ｎ電極７０が複数（４つ）配置されている場合を示しているが、ｎ電極７０の数はこれに限定されず、少なくとも１つ以上のｎ電極７０がｎ型半導体層２１上に設けられていれば良い。
【００１３】
透明電極層（ｐ電極）３０は、半導体膜２０のｐ型半導体層２２上に形成されている。透明電極層３０は、インジウムスズ酸化物（ＩＴＯ：Indium Tin Oxide）からなる。なお、透明電極層３０は、導電性金属酸化膜からなり、ＩＴＯの他に、例えばインジウム亜鉛酸化物（ＩＺＯ：Indium Zinc Oxide）などを用いることができる。透明電極層３０は、例えば厚さ約１〜３０ｎｍを有する。透明電極層３０は、ｐ型半導体層２２との間でオーミック接合を形成している。
【００１４】
反射電極層４０は、高反射特性の金属からなり、例えばＡｇからなる。また、反射電極層４０としてＡｇを含む合金、Ａｌ、Ｒｈ、Ｐｔ等、もしくはこれらの複合材を用いることができる。上記した透明電極層３０は、ｐ型半導体層２２を露出させる開口部を有さず、ｐ型半導体層２２を被覆している。すなわち、反射電極層４０は透明電極層３０を介してｐ型半導体層２２に非接触の状態で形成されている。
【００１５】
高い反射率を得るため、透明電極層３０（ＩＴＯ）の膜厚は１〜３０ｎｍが好ましい。反射電極層４０（Ａｇ）の膜厚は４０ｎｍ以上が好ましい。しかし、透明電極層（ｐ電極）３０での電流拡散を防ぐために、反射電極層４０（Ａｇ）の膜厚は３００ｎｍ以下が好ましい。反射電極層４０は、例えばスパッタ法により形成される。なお、反射電極層４０は、透明電極層３０の側面を覆っていても良い。
【００１６】
接合層５０は、半導体膜２０と支持基板６０とを接合し、例えばＡｕ／Ｓｎ接合などの共晶接合、Ａｕ／Ａｕ接合などの金属／金属接合などを用いることができる。そして、接合層５０には、図１（ｃ）に示すように、高抵抗部５１が埋設されている。高抵抗部５１は、少なくとも接合層５０よりも高い電気抵抗を有する高抵抗体であり、電流阻止部あるいは電流制限部として機能する。例えば、高抵抗部５１にはＳｉＯ2またはＳｉＮを用いることができる。また、高抵抗部５１は、絶縁性または高抵抗性を有する他の材料によって構成されていても良く、あるいは、空隙であっても良い。
【００１７】
より詳細には、高抵抗部５１は、半導体膜２０を挟んでｎ電極７０に対向する領域に設けられている。より具体的には、複数のｎ電極７０の各々に対応する複数の高抵抗部（高抵抗体）５１が設けられている。また、高抵抗部５１は、半導体発光素子１０の上面視において、すなわち半導体膜２０に垂直な方向から見たときに、対向するｎ電極７０を包含するような大きさ及び形状で形成されていることが好ましい。この点について、さらに図２を参照して説明する。図２は、半導体膜２０に平行な平面Ｐに高抵抗部５１及びｎ電極７０を投影した場合を模式的に示している。なお、高抵抗部５１及びｎ電極７０の投影形状を同一の参照符を用いて示している。図２に示すように、半導体膜２０に平行な平面Ｐに高抵抗部５１及びこれに対向するｎ電極７０を投影したとき、高抵抗部５１がｎ電極７０を包含するように形成されていることが好ましい。具体的には、ｎ電極７０は、例えば長方形状（幅ａ＝１０μｍ）を有し、高抵抗部５１は、半導体膜２０に平行な面における断面が長方形状（幅ｂ＝４０μｍ）を有し、ｎ電極７０よりも長さが長い。
【００１８】
以下に、高抵抗部５１の形成方法並びに素子構造体２５と支持体５５との接合について説明する。まず、支持基板６０上に接合金属を成膜し、接合層５０を形成する。接合層５０をエッチングによって部分的に除去して高抵抗部５１の形成領域を形成する。なお、以下においては、高抵抗部５１の形成領域として、接合層５０に凹部を形成する場合について説明するが、接合層５０を貫通して支持基板６０に至る溝を形成してもよい。
【００１９】
次に、フォトリソグラフィ法によって高抵抗部５１の形成領域以外の接合層５０上にレジストを形成する。そして、スパッタ法、蒸着法などにより高抵抗材料を堆積した後、リフトオフ法などにより当該形成領域（凹部）内に高抵抗材料を埋設し、高抵抗部５１を形成する。なお、高抵抗部５１の形成方法はこれに限らない。例えば、接合層５０に凹部又は溝を形成した後、スパッタ法、蒸着法などにより高抵抗材料を堆積させ、接合層５０上に堆積した高抵抗材料を研磨により除去し、高抵抗部５１を形成しても良い。なお、素子構造体２５を支持体５５に接合する際に、接合層５０上に素子構造体２５が載置されるために、高抵抗部５１の上面が接合層５０よりも低くなるように形成される。
【００２０】
次に、高抵抗部５１が形成された接合層５０を有する支持体５５と素子構造体２５とを接合する。図３（ａ）は、素子構造体２５を支持体５５に接合したときの高抵抗部５１及びその近傍（図１（ｃ）の破線で示す）を模式的に示す部分拡大断面図である。
【００２１】
上記したように、高抵抗部５１の上面の高さｃが接合層５０の高さｄよりも低い場合、高抵抗部５１の上部に空隙５２（ギャップ：ｅ）が形成される。高抵抗部５１の形成プロセスによっては、高抵抗部５１の側部にも空隙５２が形成される場合がある。また、このような空隙が形成されず、高抵抗部５１が反射電極層４０に接していても良い。また、接合層５０に凹部を形成し、凹部内に高抵抗部５１を埋設する場合について説明したが、図３（ｂ）に示すように、高抵抗部５１が支持基板６０上に設けられるように埋設されていてもよい。あるいは、図４に示すように、高抵抗部５１が素子構造体２５（すなわち、反射電極層４０）に接するように埋設されていてもよい。
【００２２】
なお、図４に示すように、支持体５５との接合時に、融解した接合層４５の金属によって、高抵抗部５１が形成された凹部上を含む素子構造体２５（すなわち、反射電極層４０）の全体を覆う接合層４５が形成されてもよい。あるいは、予め反射電極層４０上に接合層４５を形成し、接合層４５と接合層５０とを接合してもよい。より詳細には、この場合、接合層４５は、例えばＴｉ／Ｐｔ／Ａｕが順次積層された構造を有している。通常、接合層としてこのような構成の金属層を500〜2000ｎｍ形成するが、本発明においては、電流の拡散を抑制するため、透明電極層（ｐ電極）３０及び反射電極層４０の合計層厚、又は接合層４５を用いる場合には、透明電極層（ｐ電極）３０、反射電極層４０及び接合層４５の合計層厚が、50〜300ｎｍの厚さの範囲内で形成されている。なお、接合層４５は、反射電極層４０の金属（Ａｇ）のマイグレーションを防止するマイグレーション防止層としても機能させるため、透明電極層（ｐ電極）３０及び反射電極層４０の側面を覆っていても良い。
【００２３】
支持体５５と素子構造体２５とは、例えば熱圧着により反射電極層４０に接合される。支持基板６０には、半導体膜２０（例えば、ＧａＮからなる半導体膜）との熱膨張係数のマッチングなどの諸物性及びコストの観点からＳｉを用いることが望ましい。また、支持基板６０には、Ｇｅ、ＣｕＷ、ＡｌＮ、ＳｉＣ、Ｃｕなどを用いても良い。
【００２４】
なお、上記においては、複数のｎ電極７０が分離して形成されている場合について説明したが、これらを互いに接続するｎ電極又は配線電極がｎ型半導体層２１上に設けられていても良い。そして、当該ｎ電極に対応した高抵抗体が接合層５０内に埋設されていても良い。さらに、当該配線電極は、ｎ型半導体層２１にオーミック接触していても良く、あるいはオーミック接触していなくても良い。
【００２５】
図５に、実施例の半導体発光素子１０との比較のための比較例の半導体発光素子１１０を示す。半導体発光素子１１０は、接合層５０に高抵抗部５１が設けられていない点で半導体発光素子１０と異なっている。
【００２６】
次に、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）を参照して本発明による実施例の半導体発光素子１０と比較例の半導体発光素子１１０との電流経路及び電流分布について説明する。図６（ａ）は、本実施例の半導体発光素子１０の電極間に流れる電流の経路を模式的に示す断面図であり、図６（ｂ）は、半導体発光素子１０の簡易等価回路である。また、図７（ａ）は、比較例の半導体発光素子１０の電極間に流れる電流の経路を模式的に示す断面図であり、図７（ｂ）は、半導体発光素子１１０の簡易等価回路である。より詳細には、実施例の半導体発光素子１０における、接合層５０から反射電極層４０、透明電極層３０及び半導体膜２０を経てｎ電極７０に至る４つの電流経路１Ａ〜４Ａについて、等価回路に基づくシミュレーションを行った。また、同様に、比較例の半導体発光素子１１０における、接合層５０から反射電極層４０、透明電極層３０及び半導体膜２０を経てｎ電極７０に至る４つの電流経路１Ｂ〜４Ｂに流れる電流について、簡易等価回路に基づくシミュレーションを行った。なお、上記等価回路において、Ｒ（Ag1）、Ｒ（Ag2）はそれぞれ反射電極層４０（Ａｇ）の横方向及び縦方向（半導体膜２０に平行方向及び垂直方向）の抵抗、Ｒ（pc）は透明電極層３０（ITO）の抵抗、Ｒ（epi1）、Ｒ（epi2）はそれぞれ横方向及び縦方向の半導体膜２０の抵抗である。
【００２７】
より詳細には、半導体発光素子１０及び１１０にＩ＝３５０ｍＡの電流を流した場合の電流経路１Ａ〜４Ａ及び１Ｂ〜４Ｂの各々の電流値を求めた。また、透明電極層３０及び反射電極層４０の合計膜厚ｔが１０〜３００ｎｍの範囲において１０ｎｍ刻みでシミュレーションを行った。
【００２８】
その結果、比較例の半導体発光素子１１０の電流経路１Ｂ，２Ｂ，３Ｂ，４Ｂに流れる電流は、それぞれ６１ｍＡ、７４ｍＡ、９２ｍＡ、１２３ｍＡ（ｔ＝１０〜３００ｎｍ）であった。すなわち、膜厚ｔ（１０〜３００ｎｍ）を変化させても、各経路の電流値はほぼ一定であるが、電流経路１Ｂ，２Ｂ，３Ｂ，４Ｂ間の電流値の差は大きい。例えば、電流値最小の電流経路１Ｂに対し、電流値最大の電流経路４Ｂでは約２倍の電流が流れることが分かった。
【００２９】
これに対し、実施例の半導体発光素子１０の電流経路１Ａ，２Ａ，３Ａ，４Ａに流れる電流は、それぞれ８２〜８０ｍＡ、８６〜８５ｍＡ、８９〜９０ｍＡ、９３〜９５ｍＡ（ｔ＝１０〜３００ｎｍ）であった。すなわち、膜厚ｔ（１０〜３００ｎｍ）を変化させても、各経路の電流値はほぼ一定であり、かつ電流経路１Ａ，２Ａ，３Ａ，４Ａ間の電流値の差は小さい。例えば、電流値最小の電流経路１Ａに対し、電流値最大の電流経路４Ａでは約１６％だけ電流値が増加するに過ぎない。
【００３０】
かかるシミュレーションから、比較例の半導体発光素子１１０の電流分布において、ｎ電極７０の直下の経路４Ｂに電流が集中するため、経路４Ｂに流れる電流が最も大きく、経路３Ｂ、経路２Ｂ、経路１Ｂにいくほど電流が次第に低下することが明確である。つまり、経路４Ｂ上の発光層２３における発光効率が最も高く、その発光は、その上方にあるｎ電極７０に遮られるので、光取り出し効率が低下し、半導体発光素子１１０の発光効率が低下する。
【００３１】
これに対し、実施例の半導体発光素子１０においては、比較例の半導体発光素子１１０に比べて電流集中が大きく抑制されている。すなわち、実施例の半導体発光素子１０においては、電流拡散が向上し、面内の電流分布の均一性が高くなっている。従って、ｎ電極７０による光の遮蔽が低減され、光取り出し効率、発光効率が高い半導体発光素子を提供することができる。
【００３２】
以上説明したように、実施例の半導体発光素子１０においては、ｐ型半導体層２２上に反射電極層４０（Ａｇ）を直接形成することはしていない。従って、ｐ型半導体層２２上に反射電極層４０（Ａｇ）を直接形成する場合に生じる、ｐ型半導体層２２と反射電極層４０との間の接合界面における密着性の低下、及び密着性の低下に起因する反射率の低下などの問題を回避することができる。つまり、透明電極層３０上の全面に反射電極層４０を形成しつつ（すなわち、透明電極層３０をパターニングすることなく）、反射率の低下及び電流集中を抑制できるので、発光効率の高い半導体発光素子を提供することができる。また、信頼性の高い半導体発光素子を提供することができる。
【００３３】
図８に上記実施例の変形例である半導体発光素子１０を示す。図８（ａ）は半導体膜２０、支持基板６０、ｎ電極７０の配置を模式的に示す平面図である。図８（ｂ）は接合層５０と支持基板６０との界面において、半導体膜２０に向かって垂直方向から見た場合の接合層５０及び高抵抗部５１の配置を模式的に示す平面図である。
【００３４】
図８（ａ）に示すように、くし型形状（櫛歯形状）を有するｎ電極７０が形成されている。この場合には、図８（ｂ）に示すように半導体膜２０に平行な平面における断面がくし型形状を有する高抵抗部５１が形成される。より詳細には、図９に示すように高抵抗部５１は、半導体膜２０に平行な平面Ｐに高抵抗部５１及びこれに対向するｎ電極７０を投影したとき、高抵抗部５１がｎ電極７０を包含するように形成されていることが好ましい。あるいは、ｎ電極７０は、細片状を有する複数の電極が合成又は結合されることによって、くし型形状を有し、高抵抗部５１は、直方体形状を有する複数の高抵抗体からなり、それらが合成又は結合されることによって、くし型形状を有しているとも言いうる。
【００３５】
なお、上記した実施例においては、シン・フィルム構造の素子を例として説明したが、フリップ・チップ構造の素子にも適用することができる。また、半導体膜２０、高抵抗部５１、支持基板６０、第１の電極７０（ｎ電極）の形状は、上記した実施例の形状に限定されず、例えば多角形、円形、楕円形であっても良い。
【符号の説明】
【００３６】
１０  半導体発光素子
２０  半導体膜
２１  第１の半導体層
２２  第２の半導体層
２３  発光層
３０  第２の電極（透明電極層）
４０  反射電極層
５０  接合層
５１  高抵抗部
５２  空隙
６０  支持基板
７０  第１の電極
【図１】
2014099434.tif 000003
【図２】
2014099434.tif 000004
【図３】
2014099434.tif 000005
【図４】
2014099434.tif 000006
【図５】
2014099434.tif 000007
【図６】
2014099434.tif 000008
【図７】
2014099434.tif 000009
【図８】
2014099434.tif 000010
【図９】
2014099434.tif 000011