(57)【要約】【課題】ドライバが内蔵されていても非発光領域が小さな表示パネルを提供することを目的とする。【解決手段】トランジスタ層２０Ｌとトランジスタ層２０Ｌの上方に位置する表示素子層１０Ｌとを備える表示パネルであって、表示素子層１０Ｌは、マトリクス状に配置された複数の表示素子（有機ＥＬ素子１０）を有し、トランジスタ層２０Ｌは、各々が複数の表示素子の各々に対応してマトリクス状に配置された複数の画素回路２１と、画素回路２１を駆動するためのドライバ２２とを有し、複数の表示素子がマトリクス状に配置された領域を表示素子領域１０Ｒとし、複数の画素回路２１がマトリクス状に配置された領域を画素回路領域２１Ｒとし、画素回路領域２１Ｒの外側の領域であってドライバ２２が配置された領域をドライバ領域２２Ｒとすると、表示素子領域１０Ｒは、画素回路領域２１Ｒの上方に位置するとともにドライバ領域２２Ｒの上方に位置する。【選択図】図３
2014106297.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ層と前記トランジスタ層の上方に位置する表示素子層とを備える表示パネルであって、
前記表示素子層は、マトリクス状に配置された複数の表示素子を有し、
前記トランジスタ層は、各々が前記複数の表示素子の各々に対応してマトリクス状に配置された複数の画素回路と、前記画素回路を駆動するためのドライバとを有し、
前記複数の表示素子がマトリクス状に配置された領域を表示素子領域とし、
前記複数の画素回路がマトリクス状に配置された領域を画素回路領域とし、
前記画素回路領域の外側の領域であって前記ドライバが配置された領域をドライバ領域とすると、
前記表示素子領域は、前記画素回路領域の上方に位置するとともに前記ドライバ領域の上方に位置する
表示パネル。
【請求項２】
前記発光素子のピッチは、前記画素回路のピッチよりも大きい
請求項１に記載の表示パネル
【請求項３】
前記発光素子と当該発光素子に対応する前記画素回路とを接続するための配線が、前記トランジスタ層に形成される
請求項１または２に記載の表示パネル。
【請求項４】
前記発光素子と当該発光素子に対応する前記画素回路とを接続するための配線が、前記表示素子層に形成される
請求項１または２に記載の表示パネル。
【請求項５】
前記画素回路層と前記表示素子層との間に配線層を備え、
前記発光素子と当該発光素子に対応する前記画素回路とを接続するための配線が、前記配線層に形成される
請求項１または２に記載の表示パネル。
【請求項６】
前記表示素子は、有機ＥＬ素子である
請求項１〜５のいずれか１項に記載の表示パネル。
【請求項７】
請求項１に記載の表示パネルを複数並べることで構成される
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルおよび表示装置に関し、特に、有機ＥＬ（エレクトロルミネッセンス）パネルおよびそれを用いた表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量および低消費電力などの特徴を有する平面型（薄型）の表示装置の需要が急速に伸びている。このような表示装置として、液晶ディスプレイやＥＬディスプレイ等が知られている。
【０００３】
液晶ディスプレイは、視野角や応答性などに課題を有していることから、最近では、広視野角で高速応答性を有する自発光型の有機エレクトロルミネッセンス（以下、「有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）」と記す）パネルを用いた、単純マトリクス方式やアクティブマトリクス方式などの表示装置が検討されている（特許文献１、２）。特に、高精細や大画面化に有利なアクティブマトリクス方式の表示装置の開発が活発に行われている。
【０００４】
表示パネルには、表示画素を駆動するためのドライバが内蔵されているものもある。しかしながら、ドライバが内蔵されていると、表示画素から基板端面までの非表示領域（非発光領域）である額縁と称される部分が、ドライバが内蔵されていない表示パネルに比べて大きくなるという課題がある。特に、有機ＥＬパネルは、封止構造が複雑であるので、ドライバが内蔵されていると、額縁部分が大きくなる。
【０００５】
このため、最近では、従来に比べて額縁部分の幅が狭い表示パネル（いわゆる狭額縁の表示パネル）が開発されており、額縁部分の狭小化を図るための技術が提案されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−７６８６７号公報
【特許文献２】特表２００９−５４３１０４号公報
【特許文献３】特開２００９−１８６９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ドライバが内蔵された表示パネルではドライバ領域が非表示領域（非発光領域）となるので、従来の狭額縁化の方法では、非表示領域を十分に狭くすることができないという問題がある。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、ドライバが内蔵されていても非表示領域が小さな表示パネルとそれを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る表示パネルは、トランジスタ層と前記トランジスタ層の上方に位置する表示素子層とを備える表示パネルであって、前記表示素子層は、マトリクス状に配置された複数の表示素子を有し、前記トランジスタ層は、各々が前記複数の表示素子の各々に対応してマトリクス状に配置された複数の画素回路と、前記画素回路を駆動するためのドライバとを有し、前記複数の表示素子がマトリクス状に配置された領域を表示素子領域とし、前記複数の画素回路がマトリクス状に配置された領域を画素回路領域とし、前記画素回路領域の外側の領域であって前記ドライバが配置された領域をドライバ領域とすると、前記表示素子領域は、前記画素回路領域の上方に位置するとともに前記ドライバ領域の上方に位置することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ドライバが内蔵されていても非表示領域を小さくすることができ、非表示領域としての額縁部分を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施の形態１に係る有機ＥＬパネルの外観斜視図である。
【図２】図２（ａ）は、本発明の実施の形態１に係る有機ＥＬパネルの表示素子層の構成を示す平面図であり、図２（ｂ）は、同有機ＥＬパネルのトランジスタ層の構成を示す平面図である。
【図３】図３は、本発明の実施の形態１に係る有機ＥＬパネルの構成を示す図であり、（ａ）は表示素子層の構成を示す拡大平面図、（ｂ）はトランジスタ層の構成を示す拡大平面図、（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における拡大断面図である。
【図４】図４は、本発明の実施の形態１に係る有機ＥＬパネルにおける画素回路の回路構成の一例を示す回路図である。
【図５】図５は、本発明の実施の形態１に係る有機ＥＬパネルにおける画素回路のレイアウトの一例を示す平面図である。
【図６】図６は、本発明の実施の形態１に係る有機ＥＬパネルにおける画素回路とその上部に位置する有機ＥＬ素子との断面図である。
【図７】図７は、本発明の実施の形態１の変形例１に係る有機ＥＬパネルの構成を示す図であり、（ａ）は表示素子層の構成を示す拡大平面図、（ｂ）はトランジスタ層の構成を示す拡大平面図、（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における拡大断面図である。
【図８】図８は、本発明の実施の形態１の変形例２に係る有機ＥＬパネルの構成を示す図であり、（ａ）は表示素子層の構成を示す拡大平面図、（ｂ）はトランジスタ層の構成を示す拡大平面図、（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における拡大断面図である。
【図９】図９は、本発明の実施の形態１の変形例２に係る有機ＥＬパネルにおける配線層の構成を示す拡大平面図である。
【図１０】図１０（ａ）は、本発明の実施の形態２に係る有機ＥＬパネルの表示素子層の構成を示す平面図であり、図１０（ｂ）は、同有機ＥＬパネルのトランジスタ層の構成を示す平面図である。
【図１１】図１１は、本発明の実施の形態２に係る有機ＥＬパネルの構成を示す図であり、（ａ）は表示素子層の構成を示す拡大平面図、（ｂ）はトランジスタ層の構成を示す拡大平面図、（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における拡大断面図である。
【図１２】図１２は、本発明の実施の形態３に係る表示装置の外観図である。
【図１３】図１３は、本発明の実施の形態３に係る表示装置に配置される有機ＥＬパネルの平面図である。
【図１４】図１４は、従来の有機ＥＬパネルの構成を示す図であり、（ａ）は表示素子層の構成を示す拡大平面図、（ｂ）はトランジスタ層の構成を示す拡大平面図、（ｃ）は（ａ）および（ｂ）のＡ−Ａ’線における拡大断面図である。
【発明を実施するための形態】
【００１２】
（本発明の基礎となった知見）
図１４は、特許文献１に開示された従来の有機ＥＬパネルの構成を示す図であり、（ａ）は表示素子層の構成を示す拡大平面図、（ｂ）はトランジスタ層の構成を示す拡大平面図、（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における拡大断面図である。
【００１３】
図１４（ｃ）に示すように、従来の有機ＥＬパネル１０００は、２枚のガラス基板１１００および１２００の間に、複数の有機ＥＬ素子１０１０を含む層である表示素子層１０１０Ｌと複数の画素回路１０２１を含む層であるトランジスタ層１０２０Ｌとが挟み込まれた構造である。
【００１４】
有機ＥＬ素子１０１０と画素回路１０２１とは一対一に対応して設けられており、各画素回路１０２１には、有機ＥＬ素子を駆動する駆動トランジスタが含まれている。有機ＥＬ素子１０１０と画素回路１０２１とは、コンタクト電極１０３０によって接続されている。例えば、コンタクト電極１０３０によって、駆動トランジスタのドレイン電極と有機ＥＬ素子１０１０のアノード電極とが接続される。
【００１５】
複数の有機ＥＬ素子１０１０および複数の画素回路１０２１は、それぞれピッチＰ１、Ｐ２で等間隔に配置されており、有機ＥＬ素子１０１０のピッチＰ１と画素回路１０２１のピッチＰ２とは同じである。
【００１６】
また、図１４の（ａ）〜（ｃ）に示すように、２枚のガラス基板１１００および１２００の端縁周囲は、シール材１３００によって接着されている。
【００１７】
図１４に示す有機ＥＬパネル１０００は、有機ＥＬ素子１０１０が画素回路１０２１の上層に位置するトップエミッション構造であり、発光した有機ＥＬ素子１０１０の光はガラス基板１２００を通って外部に出射する。これにより、所望の画像が表示される。
【００１８】
さらに、図１４の（ｂ）および（ｃ）に示すように、有機ＥＬパネル１０００の周辺部には、画素回路１０２１を駆動するためのドライバ１０２２（内蔵ドライバ）が形成されている。ドライバ１０２２は、画素回路１０２１を駆動するためのトランジスタを含んでおり、例えば、トランジスタ層１０２０Ｌと同層に形成されている。
【００１９】
しかしながら、図１４（ｂ）に示すように、有機ＥＬパネル１０００にドライバ１０２２が内蔵されていると、ドライバ１０２２が形成された領域（ドライバ領域）が非発光領域となってしまう。これにより、非表示領域（非発光領域）としての額縁部分が目立ってしまうという問題がある。
【００２０】
特に、有機ＥＬパネルを上下左右に複数枚並べることで大画面表示を行うマルチディスプレイにおいては、パネルの境界で額縁部分が二重になってしまうために、非発光領域が目立って表示画像が不連続になってしまうという課題がある。
【００２１】
また、１枚の有機ＥＬパネルの場合でも、テレビなどでは額縁部分が小さくなることで表示画像が空間に浮かんで見える効果が期待されるが、額縁部分が大きいと枠の中に表示画像が存在する従来のテレビとの差別化が難しい。
【００２２】
本発明は、このような知見に基づいてなされたものであり、ドライバが内蔵された表示パネルであっても非表示領域を小さくすることのできる表示パネル等を提供することを目的とする。
【００２３】
この目的を達成するために、本発明の一態様に係る表示パネルは、トランジスタ層と前記トランジスタ層の上方に位置する表示素子層とを備える表示パネルであって、前記表示素子層は、マトリクス状に配置された複数の表示素子を有し、前記トランジスタ層は、各々が前記複数の表示素子の各々に対応してマトリクス状に配置された複数の画素回路と、前記画素回路を駆動するためのドライバとを有し、前記複数の表示素子がマトリクス状に配置された領域を表示素子領域とし、前記複数の画素回路がマトリクス状に配置された領域を画素回路領域とし、前記画素回路領域の外側の領域であって前記ドライバが配置された領域をドライバ領域とすると、前記表示素子領域は、前記画素回路領域の上方に位置するとともに前記ドライバ領域の上方に位置することを特徴とする。
【００２４】
この構成により、表示パネルの周辺等に形成されたドライバ領域の上層にも表示素子を配置することが可能となるので、非表示領域を小さくすることができる。
【００２５】
また、本発明の一態様に係る表示パネルにおいて、前記発光素子のピッチは、前記画素回路のピッチよりも大きい、としてもよい。
【００２６】
また、本発明の一態様に係る表示パネルにおいて、前記発光素子と当該発光素子に対応する前記画素回路とを接続するための配線が、前記トランジスタ層に形成される、としてもよい。
【００２７】
また、本発明の一態様に係る表示パネルにおいて、前記発光素子と当該発光素子に対応する前記画素回路とを接続するための配線が、前記表示素子層に形成される、としてもよい。
【００２８】
また、本発明の一態様に係る表示パネルにおいて、前記画素回路層と前記表示素子層との間に配線層を備え、前記発光素子と当該発光素子に対応する前記画素回路とを接続するための配線が、前記配線層に形成される、としてもよい。
【００２９】
このように、表示素子層および画素回路層とは別の層として配線層を追加することで、画素回路（トランジスタ素子や配線等）および表示素子の面積が、画素回路と表示素子とを接続するための配線に制限されることがないので、画素回路および表示素子として利用できる面積を最大限に大きくすることができる。これにより、画素回路および表示素子のレイアウトの自由度を大きくすることができる。
【００３０】
また、本発明の一態様に係る表示パネルにおいて、前記表示素子は、有機ＥＬ素子である、としてもよい。
【００３１】
また、本発明の一態様に係る表示装置は、上記の表示パネルを複数並べることで構成されることを特徴とする。
【００３２】
以下、本発明の実施の形態に係る表示パネルおよび表示装置について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３３】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付している。
【００３４】
以下の実施の形態では、表示パネルの一例として、有機ＥＬパネルについて説明する。ただし、本発明は、有機ＥＬパネル以外の表示パネルにも適用することができる。例えば、反射型液晶パネルにも適用可能である。
【００３５】
（実施の形態１）
以下、本発明の実施の形態１について図面を参照しながら説明する。
【００３６】
まず、本発明の実施の形態１に係る有機ＥＬパネル１の概略構成について、図１および図２を用いて説明する。図１は、本発明の実施の形態１に係る有機ＥＬパネルの外観斜視図である。図２（ａ）は、本発明の実施の形態１に係る有機ＥＬパネルの表示素子層の構成を示す平面図であり、図２（ｂ）は、同有機ＥＬパネルのトランジスタ層の構成を示す平面図である。
【００３７】
図１に示すように、有機ＥＬパネル１は、対向する２枚の矩形状のガラス基板１００および２００の間に表示素子層１０Ｌ（不図示）とトランジスタ層２０Ｌ（不図示）とがシール材３００によって封止された構造となっている。
【００３８】
図２（ａ）に示すように、表示素子層１０Ｌは、表示素子領域１０Ｒを構成する複数の有機ＥＬ素子（表示素子）が形成されている層である。
【００３９】
表示素子領域１０Ｒは、複数の有機ＥＬ素子（表示素子）がマトリクス状に設けられた矩形状の領域であって、所定の画像が表示される画像表示領域である。本実施の形態では、複数の有機ＥＬ素子が選択的に発光することによって所定の画像が表示されるので、表示素子領域Ｒは発光領域である。
【００４０】
図２（ｂ）に示すように、トランジスタ層（ＴＦＴ層）２０Ｌは、画素回路領域２１Ｒを構成する複数の画素回路とドライバ領域２２Ｒを構成するドライバとが形成されている層である。
【００４１】
画素回路領域２１Ｒは、複数の画素回路がマトリクス状に設けられた矩形状の領域である。各画素回路は、トランジスタ等によって構成されたＴＦＴ回路であって、対応する有機ＥＬ素子を駆動するように構成されている。
【００４２】
ドライバ領域２２Ｒは、ドライバ（ドライバ回路）が設けられた領域である。ドライバは、画素回路領域２１Ｒの画素回路を駆動する回路等によって構成されており、例えばゲートドライバまたはソースドライバ等である。ドライバ領域２２Ｒは、画素回路領域２１Ｒの外側の領域に位置し、本実施の形態では、図２（ｂ）に示すように、矩形状の画素回路領域２１Ｒにおける対向する二辺のうちの一辺側のみ（図２（ｂ）では左側のみ）に設けられている。
【００４３】
図２の（ａ）および（ｂ）に示すように、表示素子領域１０Ｒは、画素回路領域２１Ｒにもドライバ領域２２Ｒにも重なるように構成されている。なお、ガラス基板１００の周縁周囲には矩形枠状のシール材３００が形成されている。シール材３００は、表示素子領域１０Ｒを囲むように形成されているとともに、画素回路領域２１Ｒおよびドライバ領域２２Ｒを囲むように形成されている。
【００４４】
以下、表示素子層１０Ｌおよびトランジスタ層２０Ｌの各層の詳細構成について、図３を用いて説明する。
【００４５】
図３は、本発明の実施の形態１に係る有機ＥＬパネルの構成を示す図であり、図３（ａ）は表示素子層の構成を示す拡大平面図、図３（ｂ）はトランジスタ層の構成を示す拡大平面図、図３（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における同有機ＥＬパネルの拡大断面図である。なお、図３（ａ）は、図２（ａ）の破線で囲まれる領域Ａ１の拡大平面図であり、図３（ｂ）は、図２（ｂ）の破線で囲まれる領域Ａ２の拡大平面図である。
【００４６】
図３（ｃ）に示すように、有機ＥＬパネル１は、ガラス基板１００と、ガラス基板１００の上に形成されたトランジスタ層２０Ｌと、トランジスタ層２０Ｌの上方に位置する表示素子層１０Ｌと、表示素子層１０Ｌの上方に設けられたガラス基板２００とを備える。つまり、有機ＥＬパネル１は、下側のガラス基板１００と上側のガラス基板２００との間に、表示素子層１０Ｌとトランジスタ層２０Ｌとが挟み込まれた構造である。
【００４７】
本実施の形態における有機ＥＬパネル１は、表示素子層１０Ｌ（有機ＥＬ素子）がトランジスタ層２０Ｌ（画素回路）の上層にあるトップエミッション構造であり、発光した有機ＥＬ素子１０の光は上側のガラス基板２００を通って外部に出射する。これにより、所望の画像が表示される。
【００４８】
図３の（ａ）および（ｃ）に示すように、表示素子層１０Ｌには、複数の有機ＥＬ素子１０がマトリクス状に設けられている。上述のとおり、複数の有機ＥＬ素子１０が形成された矩形状の領域は、表示素子領域１０Ｒである。
【００４９】
表示素子層１０Ｌの各有機ＥＬ素子１０は、表示素子領域１０Ｒにおける単位画素であり、所定の色の光を発する。例えば、各有機ＥＬ素子１０は、赤色、緑色および青色のいずれかの光を発する。
【００５０】
また、図３の（ｂ）および（ｃ）に示すように、トランジスタ層２０Ｌには、複数の画素回路２１がマトリクス状に設けられているとともに、ドライバ２２（内蔵ドライバ）が設けられている。上述のとおり、複数の画素回路２１が形成された矩形状の領域は、画素回路領域２１Ｒであり、ドライバ２２が形成された領域は、ドライバ領域２２Ｒである。
【００５１】
トランジスタ層２０Ｌの各画素回路２１は、画素回路領域２１Ｒにおける単位画素であり、薄膜トランジスタ（ＴＦＴ）やコンデンサ等の回路素子および回路素子同士を接続する配線等によって構成されている。
【００５２】
複数の有機ＥＬ素子１０と複数の画素回路２１とは一対一に対応して設けられており、各有機ＥＬ素子１０と各画素回路２１とは、コンタクト電極（中継電極）３０および配線４０によって接続されている。
【００５３】
さらに、図３（ｂ）に示すように、画素回路２１間には、複数のゲート信号線５１と複数のソース信号線５２とがマトリクス状に形成されている。なお、図示しないが、本実施の形態における画素回路２１は有機ＥＬ素子１０を駆動するための駆動トランジスタを有するので、各画素回路２１の駆動トランジスタに電源電圧を供給するための電源線が形成されている。電源線は、例えば、ソース信号線５２と並行するように複数本形成することができる。
【００５４】
本実施の形態におけるドライバ２２は、ゲートドライバであるので、複数のゲート信号線５１は、ドライバ２２に接続されている。これにより、ドライバ２２からゲート信号線５１を介して各画素回路２１にゲート信号が供給される。また、ソース信号線５２は、パネル外部からデータ信号を受けるために、シール材３００を超えてガラス基板１００の端部にまで延設されている。なお、ソース信号線５２が延設された部分の先端部には、外部接続端子として引き出し電極が形成されている。
【００５５】
図３の（ａ）〜（ｃ）に示すように、本実施の形態における有機ＥＬパネル１では、表示素子領域１０Ｒが画素回路領域２１Ｒの上方に位置するとともにドライバ領域２２Ｒの上方にも位置する。すなわち、有機ＥＬ素子１０が画素回路２１の上方に形成されているだけではなく、ドライバ２２の上方にも形成されている。しかも、上述のとおり、表示素子領域１０Ｒの複数の有機ＥＬ素子１０と画素回路領域２１Ｒの複数の画素回路２１とは一対一に対応して設けられている。
【００５６】
これを実現するために、本実施の形態では、以下のように構成されている。すなわち、ドライバ領域２２Ｒが設けられていない側の端部においては、有機ＥＬ素子１０と当該有機ＥＬ素子１０を駆動する画素回路２１とは、ほぼ同じ上下位置においてコンタクト電極３０で接続されている。また、ドライバ領域２２Ｒの周辺においては、有機ＥＬ素子１０と当該有機ＥＬ素子１０を駆動する画素回路２１とは、上下位置において互いに少し離れた位置に設けられてコンタクト電極３０で接続されている。
【００５７】
より具体的に、１つの有機ＥＬ素子１０と１つの画素回路２１とに着目してみると、図３（ａ）に示される右最端部のＥＬ（１，ｎ）に対応する有機ＥＬ素子１０と、図３（ｂ）に示される右最端部のＰＸ（１，ｎ）に対応する画素回路２１とは、図３（ｃ）に示すように、上下方向で重なる位置に設けられている。一方、図３（ａ）に示される左最端部のＥＬ（１，１）に対応する有機ＥＬ素子１０と、図３（ｂ）に示される左最端部のＰＸ（１，１）に対応する画素回路２１とは、図３（ｃ）に示すように、上下方向で重ならない位置に設けられている。
【００５８】
なお、図３の（ａ）および（ｂ）において、ＥＬ（ｘ，ｙ）とＰＸ（ｘ、ｙ）とは、有機ＥＬ素子１０および画素回路２１の各々マトリクスにおける座標位置を示しており、同じ座標の有機ＥＬ素子１０と画素回路２１とは互いに対応する関係にあることを示している。また、図３の（ａ）〜（ｃ）において、行方向において一対一に対応する有機ＥＬ素子１０と画素回路２１とについては、同じハッチングを付している。
【００５９】
そして、本実施の形態では、等間隔に配置された有機ＥＬ素子１０のピッチＰ１と、同じく等間隔に配置された画素回路２１のピッチＰ２とについては、ピッチＰ１がピッチＰ２よりも少し大きくなるように設定されている。つまり、表示素子領域１０Ｒの単位画素である有機ＥＬ素子１０と画素回路領域２１Ｒの単位画素である画素回路２１とは、少しずつずらすようにして配置されている。
【００６０】
これにより、有機ＥＬ素子１０と当該有機ＥＬ素子１０に対応する画素回路２１とについては、パネルの一方の周辺部において意図的に上下方向でずれを生じさせることができる。つまり、複数の有機ＥＬ素子１０と複数の画素回路２１とが一対一で形成されている場合であっても、表示素子領域１０Ｒを画素回路領域２１Ｒよりも大きくすることが可能となる。
【００６１】
なお、本実施の形態では、表示素子領域１０Ｒにおいて隣接する有機ＥＬ素子１０の間の部分の幅は全て同じであり、また、画素回路領域２１Ｒにおいて隣接する画素回路２１の間の部分の幅も全て同じであり、さらに、隣接する有機ＥＬ素子１０の間の部分の幅と隣接する画素回路２１の間の部分の幅とも同じにしているので、１つの有機ＥＬ素子１０として利用できる面積は１つの画素回路２１として利用できる面積よりも大きくなっている。
【００６２】
また、ドライバ領域２２Ｒの周辺領域において上下方向でずれが生じた有機ＥＬ素子１０と画素回路２１とは、配線４０によって電気的に接続されている。配線４０は、有機ＥＬ素子１０と当該有機ＥＬ素子１０からずれて配置される画素回路２１とを電気的および物理的に接続するための接続配線である。
【００６３】
本実施の形態において、配線４０は、画素回路層２０Ｒに形成されており、図３（ｂ）に示すように、各画素回路２１から当該画素回路２１に対応する有機ＥＬ素子１０の下方に位置するまで延設されている。また、各画素回路２１から延設される配線４０は、ゲート信号線５１が形成されている方向（行方向）に沿って延設されている。
【００６４】
さらに、配線４０の延設された部分の先端部には、積層方向におけるコンタクト電極３０との接続部としてコンタクトパッド４１が形成されている。各画素回路２１には、当該画素回路２１とは別の画素回路２１から延びる配線４０のコンタクトパッド４１が形成されている。
【００６５】
配線４０およびコンタクトパッド４１は、画素回路２１の配線や電極をパターニングするときに同時に形成することができる。例えば、画素回路２１における薄膜トランジスタのゲート電極を形成する際、単一の金属膜をパターニングすることで、所定形状のゲート電極を形成するとともに所定形状の配線４０および所定形状のコンタクトパッド４１を形成することができる。また、画素回路２１における薄膜トランジスタのソース電極およびドレイン電極を形成する際に、配線４０およびコンタクトパッド４１を形成することもできる。
【００６６】
このように構成される配線４０は、画素回路２１の駆動トランジスタと電気的に接続されているとともに、コンタクトパッド４１に接続されたコンタクト電極３０を介して有機ＥＬ素子１０と電気的に接続されている。コンタクト電極３０は、トランジスタ層２０Ｌにおける層間絶縁膜（平坦化膜）に形成されたコンタクトホール内に設けられている。
【００６７】
なお、本実施の形態において、ドライバ領域２２Ｒの周辺における画素回路２１は、約２画素分はなれた有機ＥＬ素子１０と接続されている。つまり、配線４０は、１画素分を跨いで延設されている。
【００６８】
また、図３（ｂ）に示すように、矩形状の画素回路領域２１Ｒの対向する二辺のうちドライバ領域２２Ｒが設けられていない側の辺の周辺では、有機ＥＬ素子１０と当該有機ＥＬ素子１０に対応する画素回路２１とは上下方向でずれていないので、配線４０は形成されていない。例えば、右最端部のＥＬ（１，ｎ）に対応する有機ＥＬ素子１０と右最端部のＰＸ（１，ｎ）に対応する画素回路２１とは、上下方向で重なる位置に設けられているので、配線４０を用いることなくコンタクト電極３０のみによって接続されている。
【００６９】
また、各画素回路２１から延設される配線４０の長さは、ドライバ領域２２Ｒの周辺からドライバ領域２２Ｒが設けられていない側の周辺に向かって徐々に短くなっている。本実施の形態において、配線４０の長さは、行方向の左最端部から右最端部に向かって徐々に短くなっている。
【００７０】
このように有機ＥＬパネル１を構成することで、画素回路２１を駆動するためのドライバ２２が配置されたドライバ領域２２Ｒの上方にも有機ＥＬ素子１０を配置することができる。これにより、パネルの周辺部まで表示領域（発光領域）を広げることが可能になり、非表示領域（非発光領域）となる額縁部分を最小限に抑えることができる。ただし、本実施の形態では、配線４０が形成されている分だけ画素回路２１の面積が狭くなっている。
【００７１】
また、図３において、有機ＥＬ素子１０および画素回路２１は簡略化して示しているが、画素回路２１は、例えば、ゲート信号線５１のゲート信号（パルス信号）でオンオフするスイッチングトランジスタとソース信号線５２のデータ信号で有機ＥＬ素子１０を駆動する駆動トランジスタとの少なくとも２個以上の複数個の薄膜トランジスタ（ＴＦＴ）素子、および、コンデンサからなっている。
【００７２】
この場合の画素回路２１の回路構成について、図４および図５を用いて説明する。図４は、画素回路の回路構成の一例を示す回路図である。図５は、画素回路のレイアウトの一例を示す平面図である。
【００７３】
図４および図５に示すように、画素回路（単位画素）２１は、直交するゲート信号線５１とソース信号線５２とによって区画されており、スイッチングトランジスタ６１と、駆動トランジスタ６２と、コンデンサ（キャパシタンス）６３とを備える。スイッチングトランジスタ６１は、ゲート信号線５１からゲート信号によって、複数の画素回路２１の中から発光させる有機ＥＬ素子１０に対応する画素回路２１を選択するためのトランジスタである。駆動トランジスタ６２は、選択された画素回路２１に対応する有機ＥＬ素子１０を駆動するトランジスタである。
【００７４】
スイッチングトランジスタ６１については、ゲート電極６１Ｇがゲート信号線５１と電気的に接続されており、ドレイン電極６１Ｄがソース信号線５２と電気的に接続されており、ソース電極６１Ｓがコンデンサ６３および駆動トランジスタ６２のゲート電極６２Ｇと電気的に接続されている。
【００７５】
駆動トランジスタ６２については、ゲート電極６２Ｇがコンタクトホールを介してスイッチングトランジスタ６１のソース電極６１Ｓと電気的に接続されており、ソース電極６２Ｓが電源線５３と電気的に接続されており、ドレイン電極６２Ｄがコンタクト電極（中継電極）３０を介して有機ＥＬ素子１０のアノード（下部電極）と電気的に接続されている。
【００７６】
この構成において、ゲート信号線５１にゲート信号が入力されて、スイッチングトランジスタ６１がオン状態になると、ソース信号線５２を介して供給されたデータ電圧がコンデンサ６３に書き込まれる。コンデンサ６３に書き込まれたデータ電圧（保持電圧）は、１フレーム期間を通じて保持され、この保持されたデータ電圧により、駆動トランジスタ６２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が有機ＥＬ素子１０のアノードからカソードへと流れて有機ＥＬ素子１０が発光する。
【００７７】
図５に示すように、画素回路２１には、配線４０およびコンタクトパッド４１が形成されている。本実施の形態において、配線４０およびコンタクトパッド４１は、ゲート電極６１Ｇ、ゲート電極６２Ｇおよびゲート信号線５１と同層に形成されており、これらは同一の金属膜をパターニングすることによって形成することができる。また、配線４０は、駆動トランジスタ６２のドレイン電極６２Ｄと電気的に接続されている。
【００７８】
なお、図４および図５では、スイッチングトランジスタ６１および駆動トランジスタ６２は、ｐチャネル型のトランジスタとしたが、ｎチャネル型のトランジスタとしてもよい。ただし、ｎチャネル型では、有機ＥＬ素子１０との接続がソースフォロワになるので、有機ＥＬ素子１０が劣化すると電圧Ｖｇｓが変動する場合がある。したがって、本実施の形態のように、ｐチャネル型のトランジスタを用いることが好ましい。
【００７９】
また、有機ＥＬパネル１における有機ＥＬ素子１０および画素回路２１の断面構成の一例について、図６を用いて説明する。図６は、画素回路２１とその上部に位置する有機ＥＬ素子との断面図である。
【００８０】
図６に示すように、各画素回路２１において、ガラス基板１００上には、所定形状のゲート電極６１Ｇおよびゲート電極６２Ｇがパターン形成されている。さらに、ゲート電極６１Ｇおよびゲート電極６２Ｇの上にはゲート絶縁膜６４が形成されている。
【００８１】
ゲート電極６１Ｇおよびゲート電極６２Ｇの上方には、ゲート絶縁膜６４を介して、チャネル層として半導体層６１ＳＣおよび半導体層６２ＳＣが島状に形成されている。また、半導体層６１ＳＣの一部を覆うようにして一対のソース電極６１Ｓおよびドレイン電極６１Ｄが互いに対向するように離間して配置されている。同様に、半導体層６２ＳＣの一部を覆うようにして一対のソース電極６２Ｓおよびドレイン電極６２Ｄが互いに対向するように離間して配置される。
【００８２】
このように構成されるスイッチングトランジスタ６１と駆動トランジスタ６２とは、層間絶縁膜（平坦化膜）６５によって覆われている。
【００８３】
層間絶縁膜６５上には、有機ＥＬ素子１０が形成されている。有機ＥＬ素子１０は、反射電極である下部電極（アノード）１１と、発光層を含む有機層１２と、透明電極である上部電極（カソード）１３とが順次積層されて構成されている。有機層１２は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。
【００８４】
下部電極１１は、コンタクト電極３０および配線４０を介して、画素回路２１における駆動トランジスタ６２のドレイン電極６２Ｄと接続されている。
【００８５】
なお、層間絶縁膜６５上には、隣接する画素回路２１との境界部分にバンク６６が形成されている。下部電極１１および有機層１２は、隣接するバンク６６によって構成される開口内に形成される。また、有機ＥＬ素子１０の上には、薄膜封止膜６７および樹脂封止層６８が形成され、その上にガラス基板２００が配置されている。
【００８６】
以上、本実施の形態に係る有機ＥＬパネル１によれば、表示素子領域１０Ｒが画素回路領域２１Ｒの上方に位置するとともにドライバ領域２２Ｒの上方にも位置している。これにより、ドライバ領域２２Ｒの上にまで表示領域（発光領域）を広げることができるので、ドライバ２２が内蔵されていても非表示領域（非発光領域）となる額縁部分を小さくすることができる。
【００８７】
（実施の形態１の変形例１）
次に、本発明の実施の形態１の変形例１に係る有機ＥＬパネル１Ａについて、図７を用いて説明する。図７は、本発明の実施の形態１の変形例１に係る有機ＥＬパネルの構成を示す図であり、図７（ａ）は表示素子層の構成を示す拡大平面図、図７（ｂ）はトランジスタ層の構成を示す拡大平面図、図７（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における同有機ＥＬパネルの拡大断面図である。
【００８８】
上述の実施の形態１と本変形例とにおいては、いずれも、有機ＥＬ素子１０と当該有機ＥＬ素子１０からずれて配置される画素回路２１とは配線によって接続されているが、実施の形態１では、配線４０がトランジスタ層２０Ｌに形成されているのに対して、本変形例では、配線４０Ａが表示素子層１０Ｌに形成されている。
【００８９】
つまり、本変形例における有機ＥＬパネル１Ａは、図７（ａ）に示すように、一の有機ＥＬ素子１０と当該一の有機ＥＬ素子１０に対応する一の画素回路２１とを接続するための配線４０Ａが、表示素子層１０Ｌに形成されている。
【００９０】
具体的に、本変形例における配線４０Ａは、図７（ａ）に示すように、各有機ＥＬ素子１０から当該有機ＥＬ素子１０に対応する画素回路２１の上方に位置するまで延設されている。各有機ＥＬ素子１０から延設される配線４０Ａは、行方向に沿って延設されている。また、配線４０Ａの延設された部分の先端部には、積層方向におけるコンタクト電極３０との接続部としてコンタクトパッド４１Ａが形成されている。配線４０Ａは、有機ＥＬ素子１０と電気的に接続されているとともに、コンタクトパッド４１Ａに接続されたコンタクト電極３０によって画素回路２１の駆動トランジスタと電気的に接続されている。
【００９１】
また、本変形例でも、各有機ＥＬ素子１０から延設される配線４０Ａの長さは、行方向の左最端部から右最端部に向かって徐々に短くなっており、右最端部では、配線４０Ａが形成されていない。
【００９２】
なお、本変形例において、配線４０Ａおよびコンタクトパッド４１Ａは、有機ＥＬ素子１０を構成する電極をパターニングするときに同時に形成することができる。例えば、有機ＥＬ素子１０の下部電極１１を形成する際、単一の金属膜をパターニングすることで、所定形状の下部電極１１を形成するとともに所定形状の配線４０および所定形状のコンタクトパッド４１を形成することができる。
【００９３】
このように有機ＥＬパネル１Ａを構成することで、画素回路２１を駆動するためのドライバ２２が配置されたドライバ領域２２Ｒの上方にも有機ＥＬ素子１０を配置することができる。これにより、パネルの周辺部まで表示領域（発光領域）を広げることが可能になり、非表示領域（非発光領域）となる額縁部分を最小限に抑えることができる。ただし、本変形例では、配線４０Ａが形成されている分だけ有機ＥＬ素子１０の面積が狭くなっている。
【００９４】
以上、本変形例に係る有機ＥＬパネル１Ａによれば、表示素子領域１０Ｒが画素回路領域２１Ｒの上方に位置するとともにドライバ領域２２Ｒの上方にも位置している。これにより、ドライバ領域２２Ｒの上にまで表示領域（発光領域）を広げることができるので、ドライバ２２が内蔵されていても非表示領域（非発光領域）となる額縁部分を小さくすることができる。
【００９５】
（実施の形態１の変形例２）
次に、本発明の実施の形態１の変形例２に係る有機ＥＬパネル１Ｂについて、図８および図９を用いて説明する。
【００９６】
図８は、本発明の実施の形態１の変形例２に係る有機ＥＬパネルの構成を示す図であり、図８（ａ）は表示素子層の構成を示す拡大平面図、図８（ｂ）はトランジスタ層の構成を示す拡大平面図、図８（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における同有機ＥＬパネルの拡大断面図である。また、図９は、本発明の実施の形態１の変形例２に係る有機ＥＬパネルにおける配線層の構成を示す拡大平面図である。
【００９７】
上述の実施の形態１と本変形例とにおいては、いずれも、有機ＥＬ素子１０と当該有機ＥＬ素子１０からずれて配置される画素回路２１とは配線によって接続されているが、実施の形態１では、配線４０がトランジスタ層２０Ｌに形成されているのに対して、本変形例では、配線４０Ｂが配線層４０Ｌに形成されている。
【００９８】
つまり、本変形例における有機ＥＬパネル１Ｂは、図８（ｃ）に示すように、トランジスタ層２０Ｌと表示素子層１０Ｌとの間に、さらに配線層４０Ｌを備えており、図９に示すように、一の有機ＥＬ素子１０と当該一の有機ＥＬ素子１０に対応する一の画素回路２１とを接続するための配線４０Ｂが配線層４０Ｌに形成されている。
【００９９】
具体的に、本変形例における配線４０Ｂは、図８および図９に示すように、各有機ＥＬ素子１０と当該有機ＥＬ素子１０に対応する画素回路２１とを接続するように形成されている。配線４０Ｂは行方向に走るように形成されており、配線４０Ｂの両端部にはコンタクトパッド４１Ｂが形成されている。両端部のコンタクトパッド４１Ｂの一方は、コンタクト電極３１を介して上層の有機ＥＬ素子１０に接続されており、また、両端部のコンタクトパッド４１Ｂの他方は、コンタクト電極３２を介して下層の画素回路２１の駆動トランジスタに接続されている。
【０１００】
また、図９に示すように、本変形例では、配線層４０Ｌに形成された配線４０Ｂの長さが、行方向の左最端部から右最端部に向かって徐々に短くなっており、右最端部において最も短くなっている。
【０１０１】
このように有機ＥＬパネル１Ｂを構成することで、画素回路２１を駆動するためのドライバ２２が配置されたドライバ領域２２Ｒの上方にも有機ＥＬ素子１０を配置することができる。これにより、パネルの周辺部まで表示領域（発光領域）を広げることが可能になり、非表示領域（非発光領域）となる額縁部分を最小限に抑えることができる。
【０１０２】
以上、本変形例に係る有機ＥＬパネル１Ｂによれば、表示素子領域１０Ｒが画素回路領域２１Ｒの上方に位置するとともにドライバ領域２２Ｒの上方にも位置している。これにより、ドライバ領域２２Ｒの上にまで表示領域（発光領域）を広げることができるので、ドライバ２２が内蔵されていても非表示領域（非発光領域）となる額縁部分を小さくすることができる。
【０１０３】
さらに、本変形例では、配線４０Ｂが表示素子層１０Ｌおよびトランジスタ層２０Ｌとは別の層である配線層４０Ｌに形成されているので、実施の形態１およびその変形例１と異なり、画素回路（トランジスタ素子や配線等）および表示素子として利用できる面積が配線４０Ｂによって制限されることがない。これにより、本変形例では、有機ＥＬ素子１０および画素回路２１としての面積を最大限利用できる。つまり、画素回路および表示素子として利用できる面積を最大限に大きくすることができる。したがって、画素回路および表示素子のレイアウトの自由度を大きくすることができる。
【０１０４】
（実施の形態２）
次に、本発明の実施の形態２に係る有機ＥＬパネル２について、図１０および図１１を用いて説明する。
【０１０５】
図１０（ａ）は、本発明の実施の形態２に係る有機ＥＬパネルの表示素子層の構成を示す平面図であり、図１０（ｂ）は、同有機ＥＬパネルのトランジスタ層の構成を示す平面図である。
【０１０６】
図１１は、本発明の実施の形態２に係る有機ＥＬパネルの構成を示す図であり、図１１（ａ）は表示素子層の構成を示す拡大平面図、図１１（ｂ）はトランジスタ層の構成を示す拡大平面図、図１１（ｃ）は、（ａ）および（ｂ）のＡ−Ａ’線における同有機ＥＬパネルの拡大断面図である。なお、図１１（ａ）は、図１０（ａ）の破線で囲まれる領域Ａ１の拡大平面図であり、図１１（ｂ）は、図１０（ｂ）の破線で囲まれる領域Ａ２の拡大平面図である。
【０１０７】
図１０の（ａ）および（ｂ）に示すように、本実施の形態でも、実施の形態１と同様に、表示素子層１０Ｌには表示素子領域１０Ｒが形成されており、また、トランジスタ層２０Ｌには、画素回路領域２１Ｒとドライバ領域２２Ｒとが形成されている。
【０１０８】
ただし、本実施の形態では、図１０（ｂ）に示すように、ドライバ領域２２Ｒが画素回路領域２１Ｒの対向する二辺の両外側の２箇所に形成されている。つまり、本実施の形態では、画素回路領域２１Ｒの左右両側の各々にドライバ２２が形成されている。２つのドライバ２２は、例えば、いずれもゲートドライバとすることができる。
【０１０９】
本実施の形態における有機ＥＬパネル２では、表示素子領域１０Ｒが画素回路領域２１Ｒの上方に位置するとともに２つのドライバ領域２２Ｒの上方にも位置する。すなわち、図１１の（ａ）〜（ｃ）に示すように、有機ＥＬ素子１０が画素回路２１の上方に形成されているだけではなく、２つのドライバ２２の上方にも形成されている。また、本実施の形態でも、実施の形態１と同様に、表示素子領域１０Ｒの複数の有機ＥＬ素子１０と画素回路領域２１Ｒの複数の画素回路２１とは一対一に対応して設けられている。
【０１１０】
これを実現するために、本実施の形態では、以下のように構成されている。すなわち、表示素子領域１０Ｒの中央部（パネルの中央部）においては、有機ＥＬ素子１０と当該有機ＥＬ素子１０を駆動する画素回路２１とは、ほぼ同じ上下位置においてコンタクト電極３０で接続されている。また、２つのドライバ領域２２Ｒの周辺においては、有機ＥＬ素子１０と当該有機ＥＬ素子１０を駆動する画素回路２１とは、上下位置において少し離れた位置に設けられているとともにコンタクト電極３０で接続されている。
【０１１１】
より具体的に、１つの有機ＥＬ素子１０と１つの画素回路２１とに着目してみると、図１１（ａ）に示される中央部のＥＬ（１，ｋ）に対応する有機ＥＬ素子１０と、図１１（ｂ）に示される中央部のＰＸ（１，ｋ）に対応する画素回路２１とは、図１１（ｃ）に示すように、上下方向で重なる位置に設けられている。一方、図１１（ａ）に示される左最端部のＥＬ（１，１）に対応する有機ＥＬ素子１０と、図１１（ｂ）に示される左最端部のＰＸ（１，１）に対応する画素回路２１とは、図１１（ｃ）に示すように、上下方向で重ならない位置に設けられている。なお、図示しないが、右最端部でも左最端部と同様に、有機ＥＬ素子１０と画素回路２１とは上下方向で重ならない位置に設けられている。
【０１１２】
また、本実施の形態でも、等間隔に配置された有機ＥＬ素子１０のピッチＰ１と、同じく等間隔に配置された画素回路２１のピッチＰ２とについては、ピッチＰ１がピッチＰ２よりも少し大きくなるように設定されている。つまり、表示素子領域１０Ｒの単位画素である有機ＥＬ素子１０と画素回路領域２１Ｒの単位画素である画素回路２１とは、少しずつずらすようにして配置されている。これにより、有機ＥＬ素子１０と当該有機ＥＬ素子１０に対応する画素回路２１とについては、パネルの両側の周辺部において意図的に上下方向でずれを生じさせることができる。つまり、複数の有機ＥＬ素子１０と複数の画素回路２１とが一対一で形成されている場合であっても、表示素子領域１０Ｒを画素回路領域２１Ｒよりも大きくすることが可能となる。
【０１１３】
また、本実施の形態においても、ドライバ領域２２Ｒの周辺領域において上下方向でずれが生じた有機ＥＬ素子１０と画素回路２１とは、配線４０によって電気的に接続されている。
【０１１４】
本実施の形態における配線４０は、実施の形態１と同様に、画素回路層２０Ｒに形成されており、図１１（ｂ）に示すように、各画素回路２１から当該画素回路２１に対応する有機ＥＬ素子１０の下方に位置するまで延設されている。本実施の形態でも、各画素回路２１から延設される配線４０は、ゲート信号線５１が形成されている方向（行方向）に沿って延設されている。また、配線４０の延設された部分の先端部には、積層方向におけるコンタクト電極３０との接続部としてコンタクトパッド４１が形成されている。
【０１１５】
また、図１１（ｂ）に示すように、本実施の形態における配線４０は、実施の形態１と異なり、表示素子領域１０Ｒの中央部（画素回路領域２１Ｒの中央部）では、有機ＥＬ素子１０と当該有機ＥＬ素子１０に対応する画素回路２１とは上下方向でずれていないので、配線４０は形成されていない。例えば、中央部のＥＬ（１，ｋ）に対応する有機ＥＬ素子１０と右最端部のＰＸ（１，ｋ）に対応する画素回路２１とが上下方向で重なる位置に設けられているので、配線４０は形成されていない。
【０１１６】
また、各画素回路２１から延設される配線４０は、両側のドライバ領域２２Ｒの周辺から中央部に向かって、延設される長さが短くなっている。本実施の形態において、配線４０の長さは、行方向の左最端部および右最端部の各々から中央部に向かって徐々に短くなっている。
【０１１７】
このように有機ＥＬパネル２を構成することで、２つのドライバ領域２２Ｒの各々の上方にも有機ＥＬ素子１０を配置することができる。これにより、パネルの周辺部まで表示領域（発光領域）を広げることが可能になり、非表示領域（非発光領域）となる額縁部分を最小限に抑えることができる。
【０１１８】
以上、本実施の形態に係る有機ＥＬパネル２によれば、表示素子領域１０Ｒが画素回路領域２１Ｒの上方に位置するとともに２つのドライバ領域２２Ｒの上方にも位置する。これにより、２つのドライバ領域２２Ｒの上にまで表示領域（発光領域）を広げることができるので、複数のドライバ２２が内蔵されていても非表示領域（非発光領域）となる額縁部分を小さくすることができる。
【０１１９】
なお、本実施の形態において、実施の形態１の変形例１、２を適用することができる。すなわち、本実施の形態において、配線４０はトランジスタ層２０Ｌに形成されているが、配線４０は、表示素子層１０Ｌに形成してもよいし、別途形成した配線層４０Ｌに形成してもよい。
【０１２０】
（実施の形態３）
次に、本発明の実施の形態３に係る表示装置３について、図１２を用いて説明する。図１２は、本発明の実施の形態３に係る表示装置の外観図である。
【０１２１】
図１２に示すように、本実施の形態における表示装置３は、例えば、上記実施の形態における有機ＥＬパネル（不図示）を内蔵した薄型フラットＴＶである。例えば、実施の形態１と同様の構成の有機ＥＬパネルを用いることができる。
【０１２２】
このように、本実施の形態における有機ＥＬパネルを用いることにより、表示領域をより広くすることができるとともに、非表示領域としての額縁部分を極めて狭くすることができる。
【０１２３】
（実施の形態４）
次に、本発明の実施の形態４に係る表示装置７について、図１３を用いて説明する。図１３は、本発明の実施の形態４に係る表示装置に配置される有機ＥＬパネルの平面図である。
【０１２４】
本実施の形態における表示装置７は、上記実施の形態における有機ＥＬパネルを複数枚並べることで構成される。図１３では、図１０に示されるような画素回路領域２１Ｒの両側にドライバ領域２２Ｒが形成された有機ＥＬパネルを４枚用いた場合のレイアウトを示している。なお、図１３において、シール材は省略している。
【０１２５】
各有機ＥＬパネルは、ドライバ２２（不図示）としてゲートドライバが設けられたドライバ領域２２Ｒを有している。各有機ＥＬパネルには、ソースドライバ４がＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）実装されたＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）５が接続されている。ＦＰＣ５には、外部回路と接続するためのプリント基板６が接続されている。
【０１２６】
本実施の形態で用いられる有機ＥＬパネルは、上述のとおり、周辺領域にドライバ領域２２Ｒが存在していてもドライバ領域２２Ｒに対向する領域までも表示素子領域１０Ｒ（不図示）とするものであるので、非表示領域となる額縁部分を小さくすることができる。
【０１２７】
このような狭額縁の有機ＥＬ素子を複数枚並べることで、隣接するパネル同士の接続部分周辺の非表示領域を非常に小さくすることができる。すなわち、本来であればドライバ領域２２Ｒによってパネル同士の接続領域には広い非表示領域が存在するが、本実施の形態のような狭額縁の有機ＥＬ素子を用いることで、ドライバ領域２２Ｒも表示領域として利用することができる。これにより、表示の連続性が確保された大画面のマルチディスプレイを実現することができる。
【０１２８】
なお、本実施の形態では、４枚の有機ＥＬパネルを上下左右に組み合わせた表示装置の例を示したが、有機ＥＬパネルの枚数を６枚、８枚と多くしても同じ効果が得られることは言うまでもなく、さらにＦＰＣ５やプリント基板６を折り曲げて、９枚、１８枚と枚数をさらに多くすることも可能である。これにより、表示領域（発光領域）をより広くするとともに、非表示領域（非発光領域）としての額縁部分が極めて狭い表示装置を実現することができる。
【０１２９】
以上、本発明に係る表示パネルおよび表示装置について、実施の形態および変形例に基づいて説明したが、本発明は、上記実施の形態および変形例に限定されるものではない。
【０１３０】
例えば、上記の実施の形態および変形例では、ドライバ２２がゲートドライバである場合について説明したが、ドライバ２２はソースドライバ等の他の内蔵ドライバとしても構わない。この場合、ドライバ２２の配置位置に応じて、配線４０を延設させる方向を列方向とすることもできる。
【０１３１】
また、上記の実施の形態および変形例では、画素回路領域２１Ｒの対向する二辺の両外側または一方の一辺のみの外側にドライバ２２を設けたが、画素回路領域２１Ｒの４辺のうちの任意の二辺あるいは三辺、または四辺全部の外側にドライバ２２を設けることもできる。この場合、ドライバ２２が行方向および列方向の両方向に沿って存在する場合は、一対一に対応する有機ＥＬ素子１０と画素回路２１との組み合わせは、斜め方向に存在する有機ＥＬ素子１０と画素回路２１と対応させるとともに、配線４０もこれに応じて単位画素の形状に沿って階段状に形成したり表示素子領域１０Ｒや画素回路領域２１Ｒの辺に対して傾斜するように斜め線に形成すればよい。
【０１３２】
また、上記の実施の形態および変形例では、有機ＥＬ素子１０および画素回路２１のブラックマトリクスの幅は同じとし、有機ＥＬ素子１０の有効面積と画素回路２１の有効面積とを異ならせることで、有機ＥＬ素子１０のピッチＰ１と画素回路２１のピッチＰ２とを異ならせたが、これに限らない。例えば、有機ＥＬ素子１０の有効面積と画素回路２１の有効面積とを同じとし、有機ＥＬ素子１０と画素回路２１とでブラックマトリクスの幅を異ならせることで、有機ＥＬ素子１０のピッチＰ１と画素回路２１のピッチＰ２とを異ならせても構わない。
【０１３３】
また、上記の実施の形態および変形例では、有機ＥＬ素子１０のピッチＰ１および画素回路２１のピッチＰ２はそれぞれ一定の値としたが、ピッチＰ１およびピッチＰ２の少なくとも一方を漸次変化させることによって、有機ＥＬ素子１０と画素回路２１とが一対一の関係を保ちながら、ドライバ領域２２Ｒの上方に有機ＥＬ素子１０を存在するように構成することもできる。
【０１３４】
その他、実施の形態および変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で実施の形態および変形例における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０１３５】
本発明は、ドライバを内蔵する有機ＥＬパネル等の表示パネルおよびそれを用いた表示装置として利用することができ、大画面および高解像度が要望される、薄型テレビ、パーソナルコンピュータや広告、サイネージのディスプレイなどの技術分野に有用である。
【符号の説明】
【０１３６】
１、１Ａ、１Ｂ、１Ｃ、２、１０００  有機ＥＬパネル
３、７  表示装置
４  ソースドライバ
５  ＦＰＣ
６  プリント基板
１０、１０１０  有機ＥＬ素子
１０Ｌ、１０１０Ｌ  表示素子層
１０Ｒ  表示素子領域
１１  下部電極
１２  有機層
１３  上部電極
２０Ｌ、１０２０Ｌ  トランジスタ層
２１、１０２１  画素回路
２１Ｒ  画素回路領域
２２、１０２２  ドライバ
２２Ｒ  ドライバ領域
３０、３１、３２、１０３０  コンタクト電極
４０、４０Ａ、４０Ｂ  配線
４０Ｌ  配線層
４１、４１Ａ、４１Ｂ  コンタクトパッド
５１  ゲート信号線
５２  ソース信号線
５３  電源線
６１  スイッチングトランジスタ
６１Ｇ、６２Ｇ  ゲート電極
６１Ｓ、６２Ｓ  ソース電極
６１Ｄ、６２Ｄ  ドレイン電極
６１ＳＣ、６２ＳＣ  半導体層
６２  駆動トランジスタ
６３  コンデンサ
６４  ゲート絶縁膜
６５  層間絶縁膜
６６  バンク
６７  薄膜封止膜
６８  樹脂封止層
１００、２００、１１００、１２００  ガラス基板
３００、１３００  シール材
【図１】
2014106297.tif 000003
【図２】
2014106297.tif 000004
【図３】
2014106297.tif 000005
【図４】
2014106297.tif 000006
【図５】
2014106297.tif 000007
【図６】
2014106297.tif 000008
【図７】
2014106297.tif 000009
【図８】
2014106297.tif 000010
【図９】
2014106297.tif 000011
【図１０】
2014106297.tif 000012
【図１１】
2014106297.tif 000013
【図１２】
2014106297.tif 000014
【図１３】
2014106297.tif 000015
【図１４】
2014106297.tif 000016