(57)【要約】【課題】本発明は、ドライブ回路の出力電流能力を所望の特性となるよう調整することが可能な半導体デバイス駆動回路およびそのテスト方法を提供することを目的とする。【解決手段】本発明による半導体デバイス駆動回路は、半導体デバイス１を駆動するドライブ回路２と、ドライブ回路２に制御信号を与える入力回路３と、ドライブ回路２の出力段２１〜２８を駆動させる駆動電源４と、駆動電源４とは別に設けられ、入力回路３を駆動させる制御電源５とを備え、テスト時に駆動電源４の駆動電圧のみを下げ、出力段２１〜２８の５極管領域における電流能力に基づいてドライブ回路２の電流能力を調整することを特徴とする。【選択図】図１
2014098673.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを駆動するドライブ回路と、
前記ドライブ回路に制御信号を与える入力回路と、
前記ドライブ回路のＭＯＳＦＥＴ出力段を駆動させる駆動電源と、
前記駆動電源とは別に設けられ、前記入力回路を駆動させる制御電源と、
を備え、
テスト時に前記駆動電源の前記駆動電圧のみを下げ、前記ＭＯＳＦＥＴ出力段の５極管領域における電流能力に基づいて前記ドライブ回路の電流能力を調整することを特徴とする、半導体デバイス駆動回路。
【請求項２】
請求項１に記載の半導体デバイス駆動回路のテスト方法であって、
（ａ）前記駆動電源の前記駆動電圧が低駆動電圧時における電流能力と、前記駆動電圧が通常駆動電圧時における電流能力との相関性を予め検証する工程と、
（ｂ）前記テスト時に前記駆動電源の前記駆動電圧が低駆動電圧時における電流能力を測定する工程と、
（ｃ）前記工程（ｂ）にて測定した電流能力に基づいて、前記工程（ａ）にて検証した前記相関性を加味して前記駆動電圧が通常駆動電圧時における前記ドライブ回路の電流能力を調整する工程と、
を備える、半導体デバイス駆動回路のテスト方法。
【請求項３】
前記ＭＯＳＦＥＴ出力段に対応するテストＭＯＳＦＥＴ出力段を有し、前記駆動電源により駆動されるテスト回路をさらに備え、
前記テストＭＯＳＦＥＴ出力段の電流能力に基づいて前記ドライブ回路の電流能力を調整することを特徴とする、請求項１に記載の半導体デバイス駆動回路。
【請求項４】
請求項３に記載の半導体デバイス駆動回路のテスト方法であって、
（ａ）前記テストＭＯＳＦＥＴ出力段の電流能力を測定する工程と、
（ｂ）前記工程（ａ）にて測定した電流能力と、前記テストＭＯＳＦＥＴ出力段の電流能力の設計値との誤差に基づいて、前記ドライブ回路の電流能力を調整する工程と、
を備える、半導体デバイス駆動回路のテスト方法。
【請求項５】
前記ＭＯＳＦＥＴ出力段のうちＮチャネルＭＯＳＦＥＴ出力段に対応する第１のトランジスタを有し、前記駆動電源により駆動される第１の電流検出回路をさらに備え、
前記第１のトランジスタの電流能力に基づいて前記ドライブ回路の電流能力を調整することを特徴とする、請求項１に記載の半導体デバイス駆動回路。
【請求項６】
請求項５に記載の半導体デバイス駆動回路のテスト方法であって、
（ａ）前記第１のトランジスタの電流能力を測定する工程と、
（ｂ）前記工程（ａ）にて測定した電流能力と、前記第１のトランジスタの電流能力の設計値との誤差に基づいて、前記ドライブ回路の電流能力を調整する工程と、
を備える、半導体デバイス駆動回路のテスト方法。
【請求項７】
前記ＭＯＳＦＥＴ出力段のうちＰチャネルＭＯＳＦＥＴ出力段に対応する第２のトランジスタを有し、前記駆動電源により駆動される第２の電流検出回路をさらに備え、
前記第２のトランジスタの電流能力に基づいて前記ドライブ回路の電流能力を調整することを特徴とする、請求項１に記載の半導体デバイス駆動回路。
【請求項８】
請求項７に記載の半導体デバイス駆動回路のテスト方法であって、
（ａ）前記第２のトランジスタの電流能力を測定する工程と、
（ｂ）前記工程（ａ）にて測定した電流能力と、前記第２のトランジスタの電流能力の設計値との誤差に基づいて、前記ドライブ回路の電流能力を調整する工程と、
を備える、半導体デバイス駆動回路のテスト方法。
【請求項９】
前記半導体デバイスは、ＳｉＣデバイスであることを特徴とする、請求項１，３，５，７のいずれかに記載の半導体デバイス駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高電圧回路において負荷を駆動するために配設された半導体デバイスを駆動する半導体デバイス駆動回路およびそのテスト方法に関する。
【背景技術】
【０００２】
従来の半導体デバイス駆動回路は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の出力段を有するドライブ回路と、入力信号を波形整形する入力回路と、ドライブ回路および入力回路を駆動する駆動電源とを備えている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−０１６０８２号公報
【特許文献２】特開平７−１２２９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体デバイス駆動回路では、ドライブ回路の出力電流能力（電流をソース（供給）したりシンク（吸い込み）したりする能力で、以下、電流能力とも称する）をテストして評価する場合において、通常動作時における電源電圧があまりに高く、また比較的大電流値を測定しなければならず、測定時の消費電力が大きくなりすぎるため、ドライブ回路の電流能力を直接評価することができなかった。従って、ドライブ回路と入力回路が共通の駆動電源により駆動されているため、ＭＯＳＦＥＴ出力段の３極管領域におけるオン抵抗を測定し、当該オン抵抗に基づいて電流能力を評価していた。しかし、当該評価方法では、測定値が大きくばらつき、正確な電流能力が測定できないという問題があった。また、ＭＯＳＦＥＴ出力段の電流能力は、製造バラツキによって所望の電流能力を得られない場合がある。出来上がった半導体素子の各種特性の測定結果に基づいて、配線パターンなどをレーザーによって切断することによって所望の特性（ドライブ回路の出力電流能力の設計値）が得られるように調整を行うレーザートリミングなどの手法が従来用いられているが、本手法をＭＯＳＦＥＴ出力段の電流能力の調整に用いようとした場合、上述の通りＭＯＳＦＥＴ出力段の電流能力評価方法では正確な電流能力が測定できないため、電流能力を所望の特性となるよう正確に調整することが困難であった。
【０００５】
本発明は、これらの問題を解決するためになされたものであり、ドライブ回路の電流能力を所望の特性となるよう調整することが可能な半導体デバイス駆動回路およびそのテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明による半導体デバイス駆動回路は、半導体デバイスを駆動するドライブ回路と、ドライブ回路に制御信号を与える入力回路と、ドライブ回路のＭＯＳＦＥＴ出力段を駆動させる駆動電源と、駆動電源とは別に設けられ、入力回路を駆動させる制御電源とを備え、テスト時に駆動電源の駆動電圧のみを下げ、ＭＯＳＦＥＴ出力段の５極管領域における電流能力に基づいてドライブ回路の電流能力を調整することを特徴とする。
【発明の効果】
【０００７】
本発明によると、半導体デバイスを駆動するドライブ回路と、ドライブ回路に制御信号を与える入力回路と、ドライブ回路のＭＯＳＦＥＴ出力段を駆動させる駆動電源と、駆動電源とは別に設けられ、入力回路を駆動させる制御電源とを備え、テスト時に駆動電源の駆動電圧のみを下げ、ＭＯＳＦＥＴ出力段の５極管領域における電流能力に基づいてドライブ回路の電流能力を調整するため、ドライブ回路の電流能力を所望の特性となるよう調整することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１による半導体デバイス駆動回路の構成の一例を示す図である。
【図２】本発明の実施の形態２による半導体デバイス駆動回路の構成の一例を示す図である。
【図３】本発明の実施の形態３による半導体デバイス駆動回路の構成の一例を示す図である。
【図４】本発明の実施の形態４による半導体デバイス駆動回路の構成の一例を示す図である。
【図５】本発明の実施の形態５による半導体デバイス駆動回路の構成の一例を示す図である。
【図６】前提技術による半導体デバイス駆動回路の構成の一例を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１０】
＜前提技術＞
まず、本発明の前提技術について説明する。
【００１１】
図６は、前提技術による半導体デバイス駆動回路の構成の一例を示す図である。
【００１２】
図６に示すように、前提技術による半導体デバイス駆動回路は、半導体デバイス１を駆動するドライブ回路２と、入力信号を波形整形した後にドライブ回路２に入力する入力回路３と、ドライブ回路２および入力回路３を駆動する駆動電源１３とを備えている。
【００１３】
半導体デバイス１は、例えば高電圧回路における負荷を駆動するために設けられており、Ｎチャネル型のＭＯＳＦＥＴで構成されている。なお、半導体デバイス１は、Ｐチャネル型のＭＯＳＦＥＴで構成するようにしてもよい。
【００１４】
ドライブ回路２は、出力段２１〜２８を有している。出力段２１および出力段２２、出力段２３および出力段２４、出力段２５および出力段２６、出力段２７および出力段２８の各々の組み合わせはＣＭＯＳＦＥＴ（Complementary MOSFET）を構成しており、当該ＣＭＯＳＦＥＴはインバータとして機能する。なお、インバータの段数は任意である。
【００１５】
前提技術による半導体デバイス駆動回路では、ドライブ回路２の電流能力をテストして評価する場合において、通常動作である高電圧動作時におけるドライブ回路２の電流能力を直接評価することができないため、出力段２１〜２８の３極管領域におけるオン抵抗を測定し、当該オン抵抗に基づいてドライブ回路２の電流能力を評価する。しかし、当該評価方法では、３極管領域におけるオン抵抗を測定しているため、評価に基づいて調整を行ったとしても、ドライブ回路２の電流能力が所望の特性（ドライブ回路２の電流能力の設計値）にならないという問題が生じる。
【００１６】
本発明は、上記の問題を解決するためになされたものであり、以下にその詳細について説明する。
【００１７】
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体デバイス駆動回路の構成の一例を示す図である。
【００１８】
図１に示すように、本実施の形態１による半導体デバイス駆動回路は、半導体デバイス１を駆動するドライブ回路２と、入力信号を波形整形した信号を制御信号としてドライブ回路２に与える入力回路３と、ドライブ回路２の出力段２１〜２８（ＭＯＳＦＥＴ出力段）を駆動させる駆動電源４と、駆動電源とは別に設けられ、入力回路３を駆動させる制御電源５とを備えている。
【００１９】
次に、ドライブ回路２の電流能力を調整する方法（半導体デバイス駆動回路のテスト方法）について説明する。
【００２０】
まず、これから製造する半導体デバイス駆動回路に対する標準として、駆動電源４の駆動電圧が低駆動電圧時における電流能力と、駆動電圧が通常駆動電圧時における電流能力との相関性を予め検証しておく。
【００２１】
次に、各製造された半導体デバイス駆動回路のテスト時に、駆動電源４の駆動電圧が低駆動電圧時における電流能力を測定する。このとき、半導体デバイス駆動回路では、駆動電源４の駆動電圧のみを下げている。従って、各出力段２１〜２８のＶｄｓ（ドレイン−ソース間電圧）とＶｇｓ（ゲート−ソース間電圧）とが同量低下するため、５極管領域のまま各出力段２１〜２８の電流能力を小さくすることができる。
【００２２】
次に、予め検証した低駆動電圧時における電流能力に対する、測定した低駆動電圧時における電流能力を所望の特性となるようにトリミングによって調整する。このとき、予め検証した相関性を加味することによって、通常駆動電圧時における電流能力を調整することができる。すなわち、測定した低駆動電圧時における電流能力に基づいて、予め検証した相関性を加味して通常駆動電圧時における電流能力を調整することによって、ドライブ回路２の電流能力を調整することができる。ここで、トリミングの手法としては、例えばレーザートリミングなどの既知の手法が挙げられる。具体的には、例えば配線パターンにおけるアルミ配線からなるヒューズを切断する。このようにすることによって、アルミ配線がオープン状態となって信号を切り替えることができる。すなわち、出力段２１，２２は、それぞれ複数のＭＯＳＦＥＴの並列接続から構成されており、出力段に流れる電流量を調整するために、前記複数のＭＯＳＦＥＴそれぞれについて、動作する（入力信号を受け付けてＯＮ／ＯＦＦする）かしない（入力信号に関わらず常にＯＦＦ）かを、上記のヒューズをオープン／ショートすることで選択し、前記出力段２１，２２における前記複数のＭＯＳＦＥＴの並列接続数を決定して電流値を調整する。
【００２３】
以上のことから、本実施の形態１によれば、テスト時に駆動電源４の駆動電圧のみを下げ、出力段２１〜２８の５極管領域における電流能力に基づいてドライブ回路２の出力段２１，２２の電流能力を調整しているため、ドライブ回路２の電流能力を所望の特性となるよう調整することが可能となる。
【００２４】
＜実施の形態２＞
図２は、本発明の実施の形態２による半導体デバイス駆動回路の構成の一例を示す図である。
【００２５】
図２に示すように、本実施の形態２による半導体デバイス駆動回路は、ドライブ回路２の出力段２１，２２（ＭＯＳＦＥＴ出力段）に対応する出力段６１，６２（テストＭＯＳＦＥＴ出力段）を有し、駆動電源４により駆動されるテスト回路６を備えることを特徴としている。
【００２６】
テスト回路６の出力段６１，６２はドライブ回路２の出力段２１，２２とそれぞれレイアウト上でペアリングをとっており、出力段６１，６２の電流能力は出力段２１，２２の電流能力の１／ｎである。また、テスト回路６には、当該テスト回路６から出力された電流を測定する直流電流計７が接続されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。ここで、出力段がペアリングをとるとは、出力段が互いに同様のプロセス誤差を受けるように対応して（例えば近接して）配置されている状態のことをいう。
【００２７】
次に、ドライブ回路２の電流能力を調整する方法（半導体デバイス駆動回路のテスト方法）について説明する。図２において、ドライブ回路２および入力回路３は実施の形態１と同様の動作を行う。また、テスト回路６の出力段６１，６２のゲートに入力される制御信号は、ドライブ回路２の出力段２１，２２のゲートに入力される制御信号に対応している。すなわち、出力段６１，６２の駆動電圧は、出力段２１，２２の駆動電圧と共通している。
【００２８】
まず、出力段６１，６２の電流能力を直流電流計７によって測定する。
【００２９】
次に、測定した出力段６１，６２の電流能力と所望の特性との差ｘ［％］を確認する。
【００３０】
次に、出力段２１，２２の電流能力に対して、上記の差ｘ［％］をトリミングによって調整する。すなわち、測定した出力段６１，６２の電流能力と、出力段６１，６２の電流能力の設計値とに基づいて、出力段２１，２２の電流能力を調整する。出力段２１，２２の電流能力を調整することによって、ドライブ回路２から出力される電流能力が調整される。
【００３１】
以上のことから、本実施の形態２によれば、テスト回路６の出力段６１，６２の電流能力に基づいてドライブ回路２の出力段２１，２２の電流能力を調整しているため、ドライブ回路２の電流能力を所望の特性となるよう調整することが可能となる。
【００３２】
なお、実施の形態２では、テスト回路６とドライブ回路２との電源が共通しているものとして説明したが、テスト回路６とドライブ回路２との電源を別にして、上記テスト時にはテスト回路６のみを駆動させるようにしてもよい。
【００３３】
＜実施の形態３＞
図３は、本発明の実施の形態３による半導体デバイス駆動回路の構成の一例を示す図である。
【００３４】
図３に示すように、本実施の形態３による半導体デバイス駆動回路は、ドライブ回路２の出力段２１〜２８のうちＮチャネルの出力段２２（ＮチャネルＭＯＳＦＥＴ出力段）に対応する出力段８１（第１のトランジスタ）を有し、駆動電源４により駆動される電流検出回路８（第１の電流検出回路）を備えることを特徴としている。
【００３５】
電流検出回路８の出力段８１はドライブ回路２の出力段２２とレイアウト上でペアリングをとっており、出力段８１の電流能力（シンク能力）は出力段２２の電流能力（シンク能力）の１／ｎである。また、電流検出回路８の抵抗Ｒ１と抵抗Ｒ２とは、レイアウト上でペアリングをとっている。電流検出回路８には、当該電流検出回路８から出力された電流を測定する直流電流計９が接続されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００３６】
次に、ドライブ回路２の電流能力を調整する方法（半導体デバイス駆動回路のテスト方法）について説明する。図３において、ドライブ回路２および入力回路３は実施の形態１と同様の動作を行う。また、電流検出回路８の出力段８１のゲートに入力される制御信号は、ドライブ回路２の出力段２２のゲートに入力される制御信号に対応している。すなわち、出力段８１の駆動電圧は、出力段２２の駆動電圧と共通している。
【００３７】
まず、電流検出回路８の出力段８１に対して短絡電流を流し、当該短絡電流をＲ１／Ｒ２に分流させて電流検出回路８から出力された電流能力を直流電流計９によって測定する。
【００３８】
次に、測定した出力段８１の電流能力と所望の特性との差ｘ［％］を確認する。
【００３９】
次に、出力段２２の電流能力に対して、上記の差ｘ［％］をトリミングによって調整する。すなわち、測定した出力段８１の電流能力と、出力段８１の電流能力の設計値とに基づいて、出力段２２の電流能力を調整する。出力段２２の電流能力を調整することによって、ドライブ回路２から出力される電流能力が調整される。
【００４０】
以上のことから、本実施の形態３によれば、電流検出回路８の出力段８１の電流能力に基づいてドライブ回路２の電流能力を調整しているため、ドライブ回路２の電流能力を所望の特性となるよう調整することが可能となる。
【００４１】
なお、実施の形態３では、電流検出回路８とドライブ回路２との電源が共通しているものとして説明したが、電流検出回路８とドライブ回路２との電源を別にして、上記テスト時には電流検出回路８のみを駆動させるようにしてもよい。
【００４２】
＜実施の形態４＞
図４は、本発明の実施の形態４による半導体デバイス駆動回路の構成の一例を示す図である。
【００４３】
図４に示すように、本実施の形態４による半導体デバイス駆動回路は、ドライブ回路２の出力段２１〜２８のうちＰチャネルの出力段２１（ＰチャネルＭＯＳＦＥＴ出力段）に対応する出力段１０１（第２のトランジスタ）を有し、駆動電源４により駆動される電流検出回路１０（第２の電流検出回路）を備えることを特徴としている。
【００４４】
電流検出回路１０の出力段１０１はドライブ回路２の出力段２１とレイアウト上でペアリングをとっており、出力段１０１の電流能力（ソース能力）は出力段２１の電流能力（ソース能力）の１／ｎである。電流検出回路１０の抵抗Ｒ１と抵抗Ｒ２とは、レイアウト上でペアリングをとっている。また、電流検出回路１０には、当該電流検出回路１０から出力された電流を測定する直流電流計１１が接続されている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
【００４５】
次に、ドライブ回路２の電流能力を調整する方法（半導体デバイス駆動回路のテスト方法）について説明する。図４において、ドライブ回路２および入力回路３は実施の形態１と同様の動作を行う。また、電流検出回路１０の出力段１０１のゲートに入力される制御信号は、ドライブ回路２の出力段２１のゲートに入力される制御信号に対応している。すなわち、出力段１０１の駆動電圧は、出力段２１の駆動電圧と共通している。
【００４６】
まず、電流検出回路１０の出力段１０１に対して短絡電流を流し、当該電流をＲ１／Ｒ２に分流させて電流検出回路１０から出力された電流能力を直流電流計１１によって測定する。
【００４７】
次に、測定した出力段１０１の電流能力と所望の特性との差ｘ［％］を確認する。
【００４８】
次に、出力段２１の電流能力に対して、上記の差ｘ［％］をトリミングによって調整する。すなわち、測定した出力段１０１の電流能力と、出力段１０１の電流能力の設計値とに基づいて、出力段２１の電流能力を調整する。出力段２１の電流能力を調整することによって、ドライブ回路２から出力される電流能力が調整される。
【００４９】
以上のことから、本実施の形態４によれば、電流検出回路１０の出力段１０１の電流能力に基づいてドライブ回路２の電流能力を調整しているため、ドライブ回路２の電流能力を所望の特性となるよう調整することが可能となる。
【００５０】
なお、実施の形態４では、電流検出回路１０とドライブ回路２との電源が共通しているものとして説明したが、電流検出回路１０とドライブ回路２との電源を別にして、上記テスト時には電流検出回路１０のみを駆動させるようにしてもよい。
【００５１】
＜実施の形態５＞
図５は、本発明の実施の形態５による半導体デバイス駆動回路の構成の一例を示す図である。
【００５２】
図５に示すように、本実施の形態５による半導体デバイス駆動回路では、駆動対象がＳｉＣデバイス１２であることを特徴としている。その他の構成および動作は、実施の形態１と同様であるため、ここでは説明を省略する。
【００５３】
以上のことから、本実施の形態５によれば、半導体デバイス駆動回路の駆動対象が、より高電圧・高電流で駆動するＳｉＣデバイス１２であってもドライブ回路２の電流能力を所望の特性となるよう調整することが可能となる。
【００５４】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００５５】
１  半導体デバイス、２  ドライブ回路、３  入力回路、４  駆動電源、５  制御電源、６  テスト回路、７  直流電流計、８  電流検出回路、９  直流電流計、１０  電流検出回路、１１  直流電流計、１２  ＳｉＣデバイス、１３  駆動電源、２１〜２８  出力段、６１，６２  出力段、８１  出力段、１０１  出力段。
【図１】
2014098673.tif 000003
【図２】
2014098673.tif 000004
【図３】
2014098673.tif 000005
【図４】
2014098673.tif 000006
【図５】
2014098673.tif 000007
【図６】
2014098673.tif 000008