(57)【要約】【課題】縦型ＭＯＳＦＥＴの設計において、試行の繰り返し毎に電気回路網と熱等価回路網を作成し直すことなく、ボンディングパッドの最適な配置を決定する。【解決手段】構造データに基づいて、複数のユニットセルが３次元に相互接続された電気回路網と熱抵抗回路網とを作成する。電気回路網とボンディングパッド配置データを入力して回路シミュレーションを実行し、各ユニットセルにおける電圧値と電流値を求める。その積から算出した熱量を熱抵抗回路網に入力して温度分布を求める。求めた温度分布に基づいて、ボンディングパッド配置データを変更し、目標仕様を満たすまで繰り返す。ユニットセルは、３次元の各方向での電気伝導度パラメータを持つ電気抵抗と、電圧値と温度に基づいて電流値を算出するＭＯＳＦＥＴ分布モデルと、ボンディングパッド配置データに基づいてボンディングワイヤと電気抵抗との接続を制御するスイッチとを備える。【選択図】図１
2014085993.tif 000002
【特許請求の範囲】
【請求項１】
縦型ＭＯＳＦＥＴのボンディングパッドの配置を決めるための、電子計算機による設計方法であって、
前記縦型ＭＯＳＦＥＴの構造データに基づいて、複数のユニットセルを３次元に相互接続することによって構成される電気回路網と、前記ユニットセルを３次元に相互接続することによって構成される熱抵抗回路網とを生成する第１ステップと、
前記電気回路網とボンディングパッド配置データを入力して回路シミュレーションを実行し、前記複数のユニットセルのそれぞれにおける電圧値及び電流値を求める第２ステップと、
前記回路シミュレーションによって求められた、前記複数のユニットセルのそれぞれにおける前記電圧値と前記電流値の積から、前記複数のユニットセルのそれぞれにおける熱量を算出し、前記熱抵抗回路網に入力して、前記複数のユニットセルのそれぞれにおける温度を算出することにより温度分布を求める第３ステップと、
前記温度分布に基づいて、前記ボンディングパッド配置データを変更する第４ステップを含み、
前記ユニットセルは、３次元の各方向での電気伝導度パラメータを持つ電気抵抗と、前記電圧値と前記第３ステップによって算出された前記温度に基づいて前記電流値を算出するＭＯＳＦＥＴ分布モデルと、前記ボンディングパッド配置データに基づいてボンディングワイヤと前記電気抵抗との接続を制御する第１スイッチとを備え、相互接続されることによって電気回路網を形成することができ、
前記ユニットセルは、３次元の各方向での熱伝導度パラメータを持つ熱抵抗と前記熱量を発熱する熱源を備え、相互接続されることによって熱抵抗回路網を形成することができる、設計方法。
【請求項２】
請求項１において、前記ユニットセルは、前記縦型ＭＯＳＦＥＴのアクティブ領域か否かに基づいて、前記ＭＯＳＦＥＴ分布モデルと前記電気抵抗との接続を制御する第２スイッチをさらに備える、設計方法。
【請求項３】
請求項１において、前記電気回路網は、前記複数のユニットセルのそれぞれにおける前記第１スイッチの開閉を制御する変数群を備え、前記ボンディングパッド配置データは、前記変数群に代入するデータであり、初期値が与えられており前記第４ステップによって変更される、設計方法。
【請求項４】
請求項３において、前記第４ステップは、前記温度仕様を超えたユニットセルの数と前記ユニットセルが前記温度仕様を超えていた時間の積を小さくする方向に、前記ボンディングパッド配置データを変更する、設計方法。
【請求項５】
請求項３において、前記第４ステップは、前記温度仕様を超えたユニットセルにおける最高温度を低くする方向に、前記ボンディングパッド配置データを変更する、設計方法。
【請求項６】
縦型ＭＯＳＦＥＴのボンディングパッドの配置を決めるための設計装置であって、ユニットセルの電気回路ライブラリと熱抵抗ライブラリを備え、前記縦型ＭＯＳＦＥＴのボンディングパッドの配置を決めるためのプログラムを実行可能であり、
前記プログラムは、前記縦型ＭＯＳＦＥＴの構造データに基づいて、複数のユニットセルの電気回路ライブラリを３次元に相互接続することによって構成される電気回路網と、前記ユニットセルの熱抵抗ライブラリを３次元に相互接続することによって構成される熱抵抗回路網とを生成する第１ステップと、前記電気回路網とボンディングパッド配置データを入力して回路シミュレーションを実行し、前記複数のユニットセルのそれぞれにおける電圧値及び電流値を求める第２ステップと、前記回路シミュレーションによって求められた、前記複数のユニットセルのそれぞれにおける前記電圧値と前記電流値の積から、前記複数のユニットセルのそれぞれにおける熱量を算出し、前記熱抵抗回路網に入力して、前記複数のユニットセルのそれぞれにおける温度を算出することにより温度分布を求める第３ステップと、前記温度分布に基づいて、前記ボンディングパッド配置データを変更する第４ステップを含み、
前記ユニットセルの電気回路ライブラリは、３次元の各方向での電気伝導度パラメータを持つ電気抵抗と、前記電圧値と前記第３ステップによって算出された前記温度に基づいて前記電流値を算出するＭＯＳＦＥＴ分布モデルと、前記ボンディングパッド配置データに基づいてボンディングワイヤと前記電気抵抗との接続を制御する第１スイッチとを備え、相互接続されることによって電気回路網を形成することができ、
前記ユニットセルの熱抵抗ライブラリは、３次元の各方向での熱伝導度パラメータを持つ熱抵抗と前記熱量を発熱する熱源を備え、相互接続されることによって熱抵抗回路網を形成することができる、設計装置。
【請求項７】
請求項６において、前記ユニットセルの電気回路ライブラリは、前記縦型ＭＯＳＦＥＴのアクティブ領域か否かに基づいて、前記ＭＯＳＦＥＴ分布モデルと前記電気抵抗との接続を制御する第２スイッチをさらに備える、設計装置。
【請求項８】
請求項６において、前記電気回路網は、前記複数のユニットセルの電気回路ライブラリのそれぞれにおける前記第１スイッチの開閉を制御する変数群を備え、前記ボンディングパッド配置データは、前記変数群に代入するデータであり、初期値が与えられており前記第４ステップによって変更される、設計装置。
【請求項９】
請求項８において、前記第４ステップは、前記温度仕様を超えたユニットセルの数と前記ユニットセルが前記温度仕様を超えていた時間の積を小さくする方向に、前記ボンディングパッド配置データを変更する、設計装置。
【請求項１０】
請求項８において、前記第４ステップは、前記温度仕様を超えたユニットセルにおける最高温度を低くする方向に、前記ボンディングパッド配置データを変更する、設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体素子における電極パッド配置の設計方法及び設計装置に関し、特に熱暴走の恐れを低減するために好適に利用できるものである。
【背景技術】
【０００２】
近年のパワー半導体素子、特に縦型パワーMOS FET (Power Metal Oxide Semiconductor Field Effective Transistor) では、電流効率を向上するために、トランスコンダクタンスGmを大きくした結果、比較的小さな電源電圧でも大電流を流せるようになった。そのため、局所的に温度が急上昇するポイント(ホットスポット)が発生しやすくなった。従来の一般的な電源電圧では、温度が高くなる程、ドレイン電流が小さくなる、温度係数が負の領域に動作点があったが、近年、電源電圧が低くなったために、動作点が温度係数が正の領域に入ってきたためである。ホットスポットは、電流分布にばらつきがあり周囲より温度が高くなった箇所があると、その高温の箇所では、温度係数が正であるためにより大きな電流が流れ、さらに温度が上昇するという、ポジティブフィードバックの作用によって発生する。これを、熱暴走と呼ぶ。
【０００３】
熱暴走を防止するためには、設計段階において、ボンディングワイヤをチップ上に接合するためのボンディングパッドを素子内の電流が均一になるように配置する必要がある。従来は、経験則に基づき、必要に応じて試作や実験によって、ボンディングパッドの配置を決めていた。
【０００４】
特許文献１には、複数のトランジスタを並列接続して１つのトランジスタとして動作させるパワートランジスタにおいて、トランジスタどうしの間隔を決定し、チップ内の温度分布を比較的均一にすることができるレイアウト設計方法が開示されている。複数のトランジスタを一列の所定数のトランジスタからなる複数のブロックに分け、ブロック内でのトランジスタの間隔とブロックの間隔を規定して、チップ内の温度分布が比較的均一になるように設計する。
【０００５】
非特許文献１及び非特許文献２には、３次元もしくは２次元のデバイスシミュレーションツールが開示されている。パワーＭＯＳＦＥＴを、回路シミュレーションモデルの単一素子として定式化することにより電気回路網の行列式を、また、その構造を離散化して熱等価回路網の行列式を、それぞれ作成する。所定のタイムステップで電気回路網の行列式を解き、熱量(Q=VDSIDS)を熱等価回路網に入力する。入力された熱量から、熱等価回路網の温度を算出し、電気回路網にフィードバックする。これにより、電気回路網と熱等価回路網を相互に関係付けながらシミュレーションを実行し、電流分布と温度分布とをより正確に求めることができる。これは、熱・電気回路連成シミュレーションと呼ばれる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開200１-237319号公報
【非特許文献】
【０００７】
【非特許文献１】Giovanni Buonaiuto, et al., "THERMOS3, A tool for 3D electrothermal simulation of smart power MOSFETs," Proceedings of International Workshop on Thermal Investigations of ICs and Systems (THERMINIC) 2006.
【非特許文献２】Giovanni Bregliol, et al., "Fast transient infrared thermal analysis of smart PowerMOSFETS in permanent short circuit operation," Proceedings of the 18th International Symposium on Power Semiconductor Devices & IC's, Naples, Italy, June 4-8, 2006
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１、非特許文献１及び２について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００９】
特許文献１に示されるような経験則によって決定したボンディングパッドの配置であっても、比較的電流が低く温度が高くない環境下では、電流分布と温度分布を概ね均一にすることができる。しかし、電流と温度が想定以上の大きさになると、ホットスポットが発生する恐れがある。
【００１０】
ホットスポットは上述のように、パワーデバイスにおける電流の温度係数が正であるために、電流分布と温度分布の間でポジティブフィードバックが形成された結果発生する。そのため、電流分布か温度分布のいずれかにわずかな集中が発生しても、その箇所でさらなる集中を招く恐れがある。したがって、電流分布と温度分布は、互いに関係しながら、共に正確に均一に保つことが望ましい。
【００１１】
非特許文献１及び非特許文献２に示されるデバイスシミュレーションツールは、ボンディングパッドの配置を含めた、デバイスの３次元構造を入力して、電気回路網と熱等価回路網を作成する。そのため、ボンディングパッドの最適な配置を求めるためには、試行錯誤を繰り返すが必要であることがわかった。すなわち、試行錯誤の度に、シミュレーションのために、ボンディングパッドの配置を変えた電気回路網と熱等価回路網を作成する必要があった。
【００１２】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
一実施の形態によれば、下記の通りである。
【００１４】
すなわち、縦型ＭＯＳＦＥＴの構造データに基づいて、複数のユニットセルを３次元に相互接続することによって構成される、電気回路網と熱抵抗回路網とを作成する。電気回路網とボンディングパッド配置データを入力して回路シミュレーションを実行し、複数のユニットセルのそれぞれにおける電圧値及び電流値を求める。求められた電圧値と電流値の積から、各ユニットセルにおける熱量を算出し、熱抵抗回路網に入力して、各ユニットセルにおける温度を算出することにより温度分布を求める。求めた温度分布に基づいて、ボンディングパッド配置データ変更する。
【００１５】
ユニットセルは、３次元の各方向での電気伝導度パラメータを持つ電気抵抗と、ＭＯＳＦＥＴ分布モデルと、ボンディングパッド配置データに基づいてボンディングワイヤと前記電気抵抗との接続を制御する第１スイッチとを備える。ＭＯＳＦＥＴ分布モデルは、電圧値と算出された温度に基づいて電流値を算出する。
【発明の効果】
【００１６】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、ボンディングパッドの配置を変えた電気回路網と熱等価回路網を、試行の繰り返し毎に作成し直すことなく、ボンディングパッドの最適な配置を求めることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、一実施の形態に係る設計方法及びその設計方法を使用する設計装置の動作を表すフローチャートである。
【図２】図２は、ユニットセルの一実施の形態を表す模式図である。
【図３】図３は、電気回路網の一実施の形態を表す模式図である。
【図４】図４は、熱抵抗回路網の一実施の形態を表す模式図である。
【図５】図５は、電圧制御電流源を使ったユニットセルの回路記述例である。
【図６】図６は、理想スイッチを使ったユニットセルの回路記述例である。
【図７】図７は、機能記述言語を使って理想スイッチを記述したユニットセルの回路記述例である。
【図８】図８は、縦型ＭＯＳＦＥＴの基板表面上に規定したグリッドの例を示す説明図である。
【図９】図９は、グリッド毎に求めた温度遷移波形の例である。
【発明を実施するための形態】
【００１９】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２０】
〔１〕＜ユニットセルを用いた熱・電気回路連成シミュレーション＞
縦型ＭＯＳＦＥＴのボンディングパッドの配置を決めるための、電子計算機による設計方法であって、以下の各ステップを含んで構成される。
【００２１】
前記縦型ＭＯＳＦＥＴの構造データ（１１）に基づいて、複数のユニットセル（１２）を３次元に相互接続することによって構成される電気回路網（１３）と、前記ユニットセルを３次元に相互接続することによって構成される熱抵抗回路網（１４）とを生成する第１ステップ（１）。
【００２２】
前記電気回路網とボンディングパッド配置データ（１７）を入力して回路シミュレーションを実行し、前記複数のユニットセルのそれぞれにおける電圧値及び電流値（１５）を求める第２ステップ（２）。
【００２３】
前記回路シミュレーションによって求められた、前記複数のユニットセルのそれぞれにおける前記電圧値と前記電流値の積から、前記複数のユニットセルのそれぞれにおける熱量を算出し、前記熱抵抗回路網に入力して、前記複数のユニットセルのそれぞれにおける温度を算出することにより温度分布（１６）を求める第３ステップ（３）。
【００２４】
前記温度分布に基づいて、前記ボンディングパッド配置データを変更する第４ステップ。
【００２５】
前記ユニットセルは、３次元の各方向での電気伝導度パラメータを持つ電気抵抗（３３）と、前記電圧値と前記第３ステップによって算出された前記温度に基づいて前記電流値を算出するＭＯＳＦＥＴ分布モデル（３４）と、前記ボンディングパッド配置データに基づいてボンディングワイヤと前記電気抵抗との接続を制御する第１スイッチ（３１）とを備え、相互接続されることによって電気回路網（１３）を形成することができる。
【００２６】
前記ユニットセルは、３次元の各方向での熱伝導度パラメータを持つ熱抵抗（４１）と前記熱量を発熱する熱源を備え、相互接続されることによって熱抵抗回路網を形成することができる。
【００２７】
これにより、ボンディングパッドの配置を変えた電気回路網と熱等価回路網を、試行の繰り返し毎に作成し直すことなく、ボンディングパッドの最適な配置を求めることができる。
【００２８】
〔２〕＜素子切り替えスイッチ＞
項１において、前記ユニットセルは、前記縦型ＭＯＳＦＥＴのアクティブ領域か否かに基づいて、前記ＭＯＳＦＥＴ分布モデルと前記電気抵抗との接続を制御する第２スイッチ（３２）をさらに備える。
【００２９】
これにより、そのユニットセルが配置された領域の素子（ＭＯＳＦＥＴ）がアクティブか非アクティブかをスイッチ制御変数として指定することができ、アクティブ領域と非アクティブ領域が混在した場合にも、同じユニットセルを使って電気回路網を生成することができる。
【００３０】
〔３〕＜スイッチ制御変数＞
項１において、前記電気回路網は、前記複数のユニットセルのそれぞれにおける前記第１スイッチの開閉を制御する変数群を備え、前記ボンディングパッド配置データは、前記変数群に代入するデータであり、初期値が与えられており前記第４ステップによって変更される。
【００３１】
これにより、電気回路網による回路動作を表す行列式と、熱抵抗回路網による熱伝導を表す行列式を解く場合に、ボンディングパッドの配置を変数として取り扱うことができ、ボンディングパッドの配置の最適化のための収束計算が容易になる。
【００３２】
〔４〕＜ホットスポットの面積の最小化＞
項３において、前記第４ステップは、前記温度仕様を超えたユニットセルの数と前記ユニットセルが前記温度仕様を超えていた時間の積を小さくする方向に、前記ボンディングパッド配置データを変更する。
【００３３】
これにより、ホットスポットの面積を最小化する方向で、ボンディングパッドの配置を最適化することができる。
【００３４】
〔５〕＜ホットスポットの最高温度の最小化＞
項３において、前記第４ステップは、前記温度仕様を超えたユニットセルにおける最高温度を低くする方向に、前記ボンディングパッド配置データを変更する。
【００３５】
これにより、ホットスポットの最高温度を最小化する方向で、ボンディングパッドの配置を最適化することができる。
【００３６】
〔６〕＜ユニットセルライブラリを備える設計装置＞
縦型ＭＯＳＦＥＴのボンディングパッドの配置を決めるための設計装置であって、ユニットセルの電気回路ライブラリ（１２、３０）と熱抵抗ライブラリ（１２、４０）を備え、前記縦型ＭＯＳＦＥＴのボンディングパッドの配置を決めるためのプログラムを実行可能である。
【００３７】
前記プログラムは、以下の各ステップを含んで構成される。
【００３８】
前記縦型ＭＯＳＦＥＴの構造データ（１１）に基づいて、複数のユニットセル（１２）を３次元に相互接続することによって構成される電気回路網（１３）と、前記ユニットセルを３次元に相互接続することによって構成される熱抵抗回路網（１４）とを生成する第１ステップ（１）。
【００３９】
前記電気回路網とボンディングパッド配置データ（１７）を入力して回路シミュレーションを実行し、前記複数のユニットセルのそれぞれにおける電圧値及び電流値（１５）を求める第２ステップ（２）。
【００４０】
前記回路シミュレーションによって求められた、前記複数のユニットセルのそれぞれにおける前記電圧値と前記電流値の積から、前記複数のユニットセルのそれぞれにおける熱量を算出し、前記熱抵抗回路網に入力して、前記複数のユニットセルのそれぞれにおける温度を算出することにより温度分布（１６）を求める第３ステップ（３）。
【００４１】
前記温度分布に基づいて、前記ボンディングパッド配置データを変更する第４ステップ。
【００４２】
前記ユニットセルの電気回路ライブラリは、３次元の各方向での電気伝導度パラメータを持つ電気抵抗（３３）と、前記電圧値と前記第３ステップによって算出された前記温度に基づいて前記電流値を算出するＭＯＳＦＥＴ分布モデル（３４）と、前記ボンディングパッド配置データに基づいてボンディングワイヤと前記電気抵抗との接続を制御する第１スイッチ（３１）とを備え、相互接続されることによって電気回路網（１３）を形成することができる。
【００４３】
前記ユニットセルの熱抵抗ライブラリは、３次元の各方向での熱伝導度パラメータを持つ熱抵抗（４１）と前記熱量を発熱する熱源を備え、相互接続されることによって熱抵抗回路網を形成することができる。
【００４４】
これにより、ボンディングパッドの配置を変えた電気回路網と熱等価回路網を、試行の繰り返し毎に作成し直すことなく、ボンディングパッドの最適な配置を求めることができる。
【００４５】
〔７〕＜素子切り替えスイッチ＞
項６において、前記ユニットセルは、前記縦型ＭＯＳＦＥＴのアクティブ領域か否かに基づいて、前記ＭＯＳＦＥＴ分布モデルと前記電気抵抗との接続を制御する第２スイッチ（３２）をさらに備える。
【００４６】
これにより、そのユニットセルが配置された領域の素子（ＭＯＳＦＥＴ）がアクティブか非アクティブかをスイッチ制御変数として指定することができ、アクティブ領域と非アクティブ領域が混在した場合にも、同じユニットセルを使って電気回路網を生成することができる。
【００４７】
〔８〕＜スイッチ制御変数＞
項６において、前記電気回路網は、前記複数のユニットセルのそれぞれにおける前記第１スイッチの開閉を制御する変数群を備え、前記ボンディングパッド配置データは、前記変数群に代入するデータであり、初期値が与えられており前記第４ステップによって変更される。
【００４８】
これにより、電気回路網による回路動作を表す行列式と、熱抵抗回路網による熱伝導を表す行列式を解く場合に、ボンディングパッドの配置を変数として取り扱うことができ、ボンディングパッドの配置の最適化のための収束計算が容易になる。
【００４９】
〔９〕＜ホットスポットの面積の最小化＞
項８において、前記第４ステップは、前記温度仕様を超えたユニットセルの数と前記ユニットセルが前記温度仕様を超えていた時間の積を小さくする方向に、前記ボンディングパッド配置データを変更する。
【００５０】
これにより、ホットスポットの面積を最小化する方向で、ボンディングパッドの配置を最適化することができる。
【００５１】
〔１０〕＜ホットスポットの最高温度の最小化＞
項８において、前記第４ステップは、前記温度仕様を超えたユニットセルにおける最高温度を低くする方向に、前記ボンディングパッド配置データを変更する。
【００５２】
これにより、ホットスポットの最高温度を最小化する方向で、ボンディングパッドの配置を最適化することができる。
【００５３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００５４】
〔実施形態１〕
図１は、一実施の形態に係る設計方法及びその設計方法を使用する設計装置の動作を表すフローチャートである。等価回路生成ステップ１において、縦型ＭＯＳＦＥＴの構造データ１１に基づいて、複数のユニットセル１２を３次元に相互接続することによって構成される電気回路網１３と、ユニットセル１２を３次元に相互接続することによって構成される熱抵抗回路網１４とを作成する（ステップ１）。ここで、電気回路網１３と熱抵抗回路網１４とは、同じ物理的に同じ大きさの領域をモデル化したユニットセルによって構成されるため、１：１に対応付けられている。
【００５５】
電気回路網１３と熱抵抗回路網１４から、回路シミュレータを用いて温度について解く。より具体的には、回路シミュレーションステップ２において、ステップ１で生成した電気回路網１３と、ボンディングパッド配置データ１７を入力して回路シミュレーションを実行し、そのシミュレーション結果１５として複数のユニットセルのそれぞれにおける電圧値及び電流値を求める（ステップ２）。次に、温度分布算出ステップ３において、回路シミュレーション２によって求められた、複数のユニットセルのそれぞれにおける電圧値と電流値の積から、複数のユニットセルのそれぞれにおける熱量を算出し、熱抵抗回路網１４に入力して各ユニットセルにおける温度を算出することにより温度分布１６を求める（ステップ３）。求めた温度分布１６が、目標仕様を満足しているか否かを判定し（ステップ５）、満足していなければ、ボンディングパッド配置データ１７を変更する（ステップ４）。温度分布が目標仕様を満足するまで、ステップ２、３、５、４を繰り返す。図示を省略するが、繰り返し回数が所定回数を超えても目標仕様を満足しない場合には、未収束を表すエラーを出力して終了することもできる。
【００５６】
ユニットセル１２は、ライブラリであって、電気的特性を記述したユニットセルの回路記述３０と熱伝導特性を記述したユニットセルの熱等価記述４０とを備えている。ユニットセルの回路記述３０は、３次元の各方向での電気伝導度パラメータを持つ電気抵抗３３と、ＭＯＳＦＥＴ分布モデル３４と、ボンディングパッド配置データ１７に基づいてボンディングワイヤと電気抵抗と３３の接続を制御する第１スイッチ３１とを備えている。ＭＯＳＦＥＴ分布モデルは、回路シミュレーションステップ２によって算出された電圧値と温度分布算出ステップ３によって算出された温度に基づいて電流値を算出する。
【００５７】
これにより、ボンディングパッドの配置を変えた電気回路網と熱等価回路網を、試行の繰り返し毎に作成し直すことなく、ボンディングパッドの最適な配置を求めることができる。さらに、電気回路網による回路動作を表す行列式と、熱抵抗回路網による熱伝導を表す行列式を解く場合に、一括して解くことができ、収束計算における発散の可能性を低くすることができる。
【００５８】
本実施形態についてさらに詳しく説明する。
【００５９】
図２は、ユニットセルの回路記述３０の一実施の形態を表す模式図である。電気抵抗３３と、ＭＯＳＦＥＴ分布モデル３４と、スイッチ３１に加えて、そのユニットセルの位置が縦型ＭＯＳＦＥＴのアクティブ領域か否かに基づいて、ＭＯＳＦＥＴ分布モデル３４と電気抵抗３３との接続を制御するスイッチ３２をさらに備えることができる。これにより、そのユニットセルが配置された領域の素子（ＭＯＳＦＥＴ）がアクティブか非アクティブかをスイッチ制御変数として指定することができ、アクティブ領域と非アクティブ領域が混在した場合にも、同じユニットセルを使って電気回路網を生成することができる。
【００６０】
図３と図４は、それぞれ、電気回路網と熱抵抗回路網の一実施の形態を表す模式図である。電気回路網１３は、図３に示すようにユニットセルの回路記述３０を３次元に配列して構成される。Ｎ端子は隣接するユニットセルのＳ端子と、Ｅ端子は隣接するユニットセルのＷ端子と、それぞれ接続される。基板と平行な面内での抵抗網を形成する。各ユニットセル３０の中心のノードＣから上方向にスイッチ３１が接続されており、このスイッチをオンにしたユニットセルが、ボンディングワイヤと電気的に接続される。各ユニットセル３０の中心のノードＣから下方向にスイッチ３２が接続されており、ＭＯＳＦＥＴ分布モデル３４と接続するか否かの制御を行っている。図３には、前後２列左右４列のみのユニットセルによる電気回路網を表してある。各ユニットセルは同じ素子を備えて構成されるが、図面では重なってしまうため、一部の素子（スイッチ３１、３２、電気抵抗３３、及び、ＭＯＳＦＥＴ分布モデル３４）は、図示を省略してある。図３では、複数のスイッチ３１のうち、スイッチ３１＿１のみがオンとなっている。これはスイッチ３１＿１を備えるユニットセル３０＿１の位置にのみ、ボンディングパッドが配置され、ボンディングワイヤ３９が接続されていることを表している。ボンディングワイヤ３９は、電気回路網１３＿１を表すネットリストでは、最表面に配置されている全てのユニットセル３０の上部端子３５に接続されているが、スイッチ３１＿１のようにスイッチ３１がオンになっている箇所でのみ、ボンディングワイヤ３９と抵抗３３による抵抗網とが電気的に接続される。
【００６１】
熱抵抗回路網１４は、図４に示すように３次元方向に熱抵抗４１と熱容量４２を記述したユニットセル４０を、３次元に配列して構成される。ユニットセル４０は、ユニットセルの回路記述３０と同じ物理的領域のモデルであって、熱抵抗回路網１４を構成する各ユニットセル４０と、電気回路網１２を構成する各ユニットセルの回路記述３０は、１：１に対応している。電気回路網１２を使った回路シミュレーション（ステップ２）で算出される電圧値と電流値から、熱量（Q=VDSIDS）を熱抵抗回路網１４に入力する。熱抵抗回路網１４を用いて温度分布算出ステップ（ステップ３）で計算される温度を電気回路網１３＿２にフィードバックする。すなわち、熱等価回路網の行列式を解いて電流値に対して温度依存性（IDS=f(VGS, VDS, T)）に基づくフィードバックを与える。このように、熱・電気回路連成シミュレーションが実行される。
【００６２】
また、ボンディングパッドの配置を、スイッチ３１のオン／オフで表すことができ、このスイッチ３１をボンディングパッド配置データ１７によってオン／オフ制御することにより、ボンディングパッドの配置が変更されたときの回路と等価の電気回路網１３＿２を、回路シミュレーション（ステップ２）の対象にすることができる。これにより、ボンディングパッドの配置の変更に伴って、電気回路網１３を作り直す必要がない。
【００６３】
図５は、電圧制御電流源を使ったユニットセルの回路記述例である。ユニットセル回路記述４０を、代表的な回路シミュレータであるＳＰＩＣＥの文法に則って、サブサーキットとして記述したものである。３行目のMPoMosはＭＯＳＦＥＴ分布モデル３４であり、４行目のGPoSwは信号線PoSwCtrlに印加される電圧で制御される電圧制御電流源であり、そのユニットセルの位置が縦型ＭＯＳＦＥＴのアクティブ領域か否かに基づいて、ＭＯＳＦＥＴ分布モデル３４と電気抵抗３３との接続を制御するスイッチ３２を表したものである。５行目のVPoSwは信号線PoSwCtrlに印加する電圧を与える電圧源で、サブサーキットの外部から与えられる変数po_swに基づく電圧を、スイッチ３２の制御信号線であるPoSwCtrlに印加する。８行目のIWBはボンディングワイヤの外側から入力される電流をモデル化した電流源である。９行目のGWBSwは信号線BWSwCtrlに印加される電圧で制御される電圧制御電流源であり、そのユニットセルにボンディングパッドが配置されボンディングワイヤが接続されるか否かを制御するスイッチ３１を表したものである。１０行目のVWBSwは信号線BWSwCtrlに印加する電圧を与える電圧源で、サブサーキットの外部から与えられる変数wb_swに基づく電圧を、スイッチ３２の制御信号線であるBWSwCtrlに印加する。１３行目から１６行目は、電気抵抗３３である。
【００６４】
ユニットセルの回路記述３０は、代表的な回路シミュレータであるＳＰＩＣＥで用いることができるので、回路シミュレーションステップ２では、高精度なＭＯＳＦＥＴのデバイスモデルを用いた回路シミュレーションを実行することができ、シミュレーション精度を向上することができる。
【００６５】
図６は、理想スイッチを使ったユニットセルの回路記述例である。別の回路シミュレータの文法に則って、サブサーキットとして記述したものである。４行目はＭＯＳＦＥＴ分布モデル３４を記述したものであり、５行目は理想スイッチモデルを使ってスイッチ３２を記述したものである。７行目はボンディングワイヤの外側から入力される電流をモデル化した電流源であり、８行目は理想スイッチモデルを使ってスイッチ３１を記述したものである。９行目から１２行目は、電気抵抗３３である。スイッチ３２は変数po_swによって制御され、スイッチ３１は変数wb_swによって制御される。
【００６６】
図７は、機能記述言語を使って理想スイッチを記述したユニットセルの回路記述例である。図５に示したユニットセル回路記述４０における電圧制御電流源によるスイッチ３１とスイッチ３２の記述を、代表的な論理シミュレータであるVerilogのアナログ機能記述言語の文法に則って記述された、理想スイッチモデルを使った記述に置き換えたものである。スイッチ３１は８行目、スイッチ３２は４行目に、それぞれ"switch"を使って記述されている。"switch"は、１６行目から２５行目に、Verilogのアナログ機能記述言語で記述されている。この場合も、スイッチ３２は変数po_swによって制御され、スイッチ３１は変数wb_swによって制御される。
【００６７】
図５、６、７に示したように、ユニットセルは、広く使われている市販の回路シミュレータで用いることができる回路記述言語によって記述することができ、スイッチ３１と３２は外部から変数に値を与えることにより制御することができる。これにより、外部から与える変数の値を変更することによって、市販の回路シミュレータを用いて、種々のボンディングパッド配置に対応する電気回路網１３を熱・電気回路連成シミュレーションの対象とすることができる。さらにその場合でも、試行錯誤に伴うネットリストの作り直しを不要とすることができる。さらに市販の回路シミュレータで利用可能な高精度のデバイスモデルを利用することができ、シミュレーション精度を向上させることができる。
【００６８】
〔実施形態２〕
ボンディングパッドの配置の最適化についてさらに詳細に説明する。ホットスポットの発生面積、発生時間などについて、指定されている安全動作領域の仕様を満たすように最適化を行う。
【００６９】
構造データ１１に基づいて、素子の基板表面上に、グリッドを規定する。図８は、縦型ＭＯＳＦＥＴの基板表面上に規定したグリッドの例を示す説明図である。縦型ＭＯＳＦＥＴの基板表面を（ｍ＋１）×（ｎ＋１）に分割してグリッドx00〜xnmを規定する。各グリッドはユニットセルに対応付ける。グリッド毎にボンディングパッドの有無に応じて値が変化する行列変数ｘ＝（x00, x01,…x0m，x10, x11,…x1m，… xn0, xn1,…xnm）を規定する。例えば、ボンディングパッドを配置する位置の変数に１を、他の位置の変数に０を設定する。この変数は、図１に示すフローチャートにおいて、ボンディングパッド配置データ１７に相当する。各変数は、電気回路網１３において、ユニットセル３０におけるスイッチ３１をグリッド毎に制御する。ボンディングパッドを配置する位置の変数に１が設定されたとき、対応するユニットセル３０のスイッチ３１がオンになるように制御する。図５、６、７に例示したユニットセル３０の回路記述では、変数wb_swによってスイッチ３１が制御されるので、行列変数ｘが各ユニットセルの変数wb_swに直接または適当な係数を乗じた後に代入されるように、電気回路網１３であるネットリストに組み込む。これにより、構造データ１１に基づいて生成された電気回路網１３＿１は、修正電気回路網１３＿２となり、ボンディングパッドの位置が設定される。最適化処理を開始するときには、初期値が与えられる（ステップ４＿２）。
【００７０】
修正電気回路網１３＿２を用いて、実施形態１に示した熱・電気回路シミュレーション（ステップ２、３）を行う。その結果から、各グリッドの温度遷移波形を抽出する。図９は、グリッド毎に求めた温度遷移波形の例である。グリッドxijとグリッドxklの２か所のみを示す。横軸に時間、縦軸に温度を取る。TSpecは耐熱温度スペックである。
【００７１】
コスト計算（ステップ６）の一例を示す。
【００７２】
耐熱温度超過時間によるコスト計算の例を示す。
【００７３】
各時刻におけるデバイスの最高温度を抽出し、その温度と耐熱温度(スペック値) TSpecとの差を計算する。差が正の値の場合（温度が超過している場合）に時間との積を取る。コスト関数か下式で与えられる。
【００７４】
【数１】
2014085993.tif 000003
【００７５】
ここで、各変数は下記の通りである。
CT: 耐熱温度超過時間によるコスト
tstop: シミュレーションストップ時刻
TDMax(t): パワーデバイス上での最高温度関数
Tspec: ユーザ指定の耐熱温度。
【００７６】
図９において、グリッドxijの時刻t1から時刻t4までの期間で、グリッドxklの時刻t2から時刻t3までの期間で、それぞれ、シミュレーションで算出されたパワーデバイス上での最高温度が耐熱温度(スペック値) TSpecを超えている。このコスト関数は、耐熱温度(スペック値) TSpecを超えた温度と時間の積分値、即ち、図９においてハッチングで示す部分の面積を最小化する方向で、最適化することができる。
【００７７】
次に、耐熱超過エリアによるコスト計算の例を示す。
【００７８】
各時刻において耐熱温度を超えている面積を算出する。シミュレーション完了時のまでの最大の面積をコスト値として採用する。コスト関数か下式で与えられる。
【００７９】
【数２】
2014085993.tif 000004
【００８０】
ここで、各変数は下記の通りである。
CA: 耐熱超過エリアによるコスト
TD|i,j: グリッド(i,j)におけるデバイスの温度
Tspec: ユーザ指定の耐熱温度
S: パワーデバイス発熱面の面積
tstop: シミュレーションストップ時刻。
【００８１】
図９においては、グリッドxijにおいては時刻t1から時刻t4までの期間で、グリッドxklにおいては時刻t2から時刻t3までの期間で、それぞれ、シミュレーションで算出されたパワーデバイス上での最高温度が耐熱温度(スペック値) TSpecを超えている。このコスト関数は、耐熱温度(スペック値) TSpecを超えた時間（t4-t1やt3-t2など）を最小化する方向で、最適化することができる。
【００８２】
いずれか一方のコスト関数を使うこともできるが、２つのコスト関数(CT, CA)の重みを変えることで、耐熱超過時間の抑制を重視するか、耐熱超過面積の抑制を重視するかを選択することができる。例えば、コストCostは重み値ω（０≦ω≦１）を使って下式で表すことができる。
Cost = ωCT + (１−ω)CA
ここで、０≦ω＜０.５のときは耐熱超過面積抑制モード、０.５＜ω≦１.０のときは耐熱超過時間抑制モードであり、ω＝０.５とすればバランス型となる。
【００８３】
上述のコスト関数を使って、遺伝アルゴリズム、もしくは、シミュレーテッドアニーリング法によって、ホットスポットの発生エリア・発生時間が許容範囲以内になるように、ボンディングパッド位置・数を最適化することができる。
【００８４】
以上は、ボンディングパッド位置の最適化について説明したが、ボンディングパッドの位置とデバイスの活性領域の関係を合わせて最適化することもできる。ユニットセルのスイッチ３１を制御する行列変数ｘに加えて、スイッチ３２を制御する変数を合わせて規定し、これについても同様の最適化処理を行えばよい。下地のデバイス構造に変更の余地がある場合に、最適なデバイス構造を決めるためにも利用することができる。
【００８５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８６】
例えば、ボンディングは、ワイヤーボンディングに限定されず、バンプを使ったボンディングその他、如何なる電極配線であってもよい。また、シミュレーション結果によって、温度分布を正確に求めることができるので、これに基づいて、素子の温度をモニタするための温度センサの配置を、適切に決めることができる。
【符号の説明】
【００８７】
１  等価回路生成ステップ
２  回路シミュレーションステップ
３  温度分布算出ステップ
４  ボンディングパッド位置・数の初期化／変更ステップ
５  仕様判定ステップ
６  コスト計算ステップ
１１  構造データ
１２  ユニットセル（ライブラリ）
１３  電気回路網
１４  熱抵抗回路網
１５  シミュレーション結果（電流値・電圧値）
１６  温度分布
１７  ボンディングパッド配置データ
１８  コストデータベース
３０  ユニットセル（電気回路）
３１  ボンディングパッド接続スイッチ
３２  ＭＯＳＦＥＴ接続スイッチ
３３  電気抵抗
３４  ＭＯＳＦＥＴ分布モデル
３５  上部端子
３６  下部端子
３７  横方向接続端子
３８  ゲート端子
３９  ボンディングワイヤ
４０  ユニットセル（熱抵抗）
４１  熱抵抗
４２  熱容量
【図１】
2014085993.tif 000005
【図２】
2014085993.tif 000006
【図３】
2014085993.tif 000007
【図４】
2014085993.tif 000008
【図５】
2014085993.tif 000009
【図６】
2014085993.tif 000010
【図７】
2014085993.tif 000011
【図８】
2014085993.tif 000012
【図９】
2014085993.tif 000013