(57)【要約】      （修正有）【課題】後段に接続されるデジタルフィルタ回路のノイズを抑制する。【解決手段】データ分散回路は、入力データＩＮが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら後段に出力する。例えば、入力データＩＮが「８」から「７」に−１ＬＳＢ変化したとき、１６倍の入力データＩＮ×１６は「１２８」から「１１２」に−１６ＬＳＢ変化する。このとき、データ分散回路は、分散入力データＩＮ’として、「１１２」を１回出力するのではなく、所定の分散間隔を空けながら「１２４」を４回出力する。【選択図】図７
2014053761.tif 000002
【特許請求の範囲】
【請求項１】
デジタルの入力データが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて前記連続データに順次加えながら後段に出力することを特徴とするデータ分散回路。
【請求項２】
前記連続データを保持する連続データ保持部と、
前記入力データの微小変化を検出する微小変化検出部と、
前記連続データの連続回数を検出する連続回数検出部と、
前記微小変化検出部及び前記連続回数検出部の各検出結果に基づいてデータ分散処理を制御する制御部と、
前記制御部の指示に応じて前記入力データと前記連続データの一方を選択出力するセレクタ部と、
前記セレクタ部の出力をゲイン倍する乗算部と、
前記制御部の指示に応じて分散値を出力するデータ分散処理部と、
前記乗算部の出力に前記分散値を加えて後段に出力する加算部と、
を有することを特徴とする請求項１に記載のデータ分散回路。
【請求項３】
前記乗算部は、前記セレクタ部の出力を２m倍（ただしｍは自然数）することを特徴とする請求項２に記載のデータ分散回路。
【請求項４】
前記制御部は、前記連続データの連続回数が所定値以上であり、前記入力データの微小変化が検出されており、前周期の前記入力データと保持された前記連続データが一致しており、かつ、前記データ分散処理部が停止状態であるときに、前記データ分散処理部を動作状態とすることを特徴とする請求項３に記載のデータ分散回路。
【請求項５】
前記データ分散処理部は、前記連続データの連続回数に応じて、前記分散値の大きさと分散回数を決定することを特徴とする請求項３または請求項４に記載のデータ分散回路。
【請求項６】
前記データ分散処理部は、前記連続データの連続回数に応じて、前記分散値の分散間隔を決定することを特徴とする請求項５に記載のデータ分散回路。
【請求項７】
前記データ分散処理部は、複数設けられており、一のデータ分散処理部が動作状態であるときに前記入力データの微小変化が検出された場合には、別のデータ分散処理部が並列的に動作状態とされることを特徴とすることを特徴とする請求項３〜請求項６のいずれかに記載のデータ分散回路。
【請求項８】
前記微小値は、±１ＬＳＢであることを特徴とする請求項１〜請求項７のいずれかに記載のデータ分散回路。
【請求項９】
請求項１〜請求項８のいずれかに記載のデータ分散回路と、
前記データ分散回路の後段に設けられたデジタルフィルタ回路と、
を有することを特徴とするデータ処理回路。
【請求項１０】
入力信号の周波数に応じた入力データを生成する入力データ生成回路と、
請求項１〜請求項８のいずれかに記載のデータ分散回路と、
前記データ分散回路の後段に設けられたデジタルフィルタ回路と、
を有することを特徴とする周波数測定回路。
【請求項１１】
前記入力データ生成回路は、第１入力信号と第２入力信号の差分周波数に応じた入力データを生成することを特徴とする請求項１０に記載の周波数測定回路。
【請求項１２】
請求項１１に記載の周波数測定回路と、
前記周波数測定回路の測定結果に応じた処理を行う処理装置と、
を有することを特徴とする電子機器。
【請求項１３】
センサ信号を生成するセンサと、
前記センサ信号をＡＤ変換して入力データを生成するＡＤコンバータと、
請求項１〜請求項８のいずれかに記載のデータ分散回路と、
前記データ分散回路の後段に設けられたデジタルフィルタ回路と、
前記デジタルフィルタ回路の出力データに応じた処理を行う処理装置と、
を有することを特徴とする電子機器。
【請求項１４】
前記センサはマイクであり、前記処理装置は録音装置であることを特徴とする請求項１３に記載の電子機器。
【請求項１５】
複数の差分信号生成部と、
第１入力信号と第２入力信号の一方が前記複数の差分信号生成部に対して各々異なる位相で入力されるように遅延を与える遅延部と、
を有し、
複数の差分信号から前記第１入力信号と前記第２入力信号の差分周波数に応じた出力信号を生成することを特徴とする周波数測定回路。
【請求項１６】
前記差分信号生成部は、２m個（ただしｍは自然数）設けられていることを特徴とする請求項１５に記載の周波数測定回路。
【請求項１７】
前記複数の差分信号の総和を取る加算部と、
前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、
を有することを特徴とする請求項１５または請求項１６に記載の周波数測定回路。
【請求項１８】
前記複数の差分信号を巡回的に選択出力するセレクタ部と、
前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、
を有することを特徴とする請求項１５または請求項１６に記載の周波数測定回路。
【請求項１９】
前記複数の差分信号生成部は、それぞれ、
前記第１入力信号がクロック信号として入力されて前記第２入力信号がデータ信号として入力されるＤフリップフロップと、
ゲート信号によって定まるゲート期間毎に前記Ｄフリップフロップの出力パルス数をカウントしてカウント値を出力するカウンタ部と、
を含むことを特徴とする請求項１５〜請求項１８のいずれかに記載の周波数測定回路。
【請求項２０】
前記遅延部は、バッファ、インバータ、及び、Ｄフリップフロップの少なくとも一つを含むことを特徴とする請求項１５〜請求項１９のいずれかに記載の周波数測定回路。
【請求項２１】
ゲート信号によって定まるゲート期間毎に入力信号のパルス数をカウントしてカウント値を出力する複数のカウンタ部と、
前記入力信号が前記複数のカウンタ部に対して各々異なる位相で入力されるように遅延を与える遅延部と、
を有し、
複数のカウント値から前記入力信号の周波数に応じた出力信号を生成することを特徴とする周波数測定回路。
【請求項２２】
前記カウンタ部は、２m個（ただしｍは自然数）設けられていることを特徴とする請求項２１に記載の周波数測定回路。
【請求項２３】
前記複数のカウント値の総和を取る加算部と、
前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、
を有することを特徴とする請求項２１または請求項２２に記載の周波数測定回路。
【請求項２４】
前記複数のカウント値を巡回的に選択出力するセレクタ部と、
前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、
を有することを特徴とする請求項２１または請求項２２に記載の周波数測定回路。
【請求項２５】
請求項１５〜請求項２４のいずれかに記載の周波数測定回路と、
前記周波数測定回路の測定結果に応じた処理を行う処理装置と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書中に開示されている種々の発明のうち、第１の発明は、データ分散回路に関するものであり、第２の発明は、周波数測定回路に関するものである。
【背景技術】
【０００２】
デジタルフィルタ回路のノイズ抑制技術に関連する従来技術の一例としては、特許文献１を挙げることができる。
【０００３】
また、周波数測定回路に関連する従来技術の一例としては、特許文献２〜特許文献５を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２９９６２２号公報
【特許文献２】特開平６−３２６６２９号公報
【特許文献３】特開２００３−１４３００６号公報
【特許文献４】特開２０１２−５０２２号公報
【特許文献５】特開２００９−２５０８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、デジタルフィルタ回路の前後にゲイン調整回路を持たせることによって、微小データ入力時に発生するリミットサイクル発振を抑制している。しかしながら、デジタルフィルタ回路の前後では、同一データの処理に対応するゲイン調整タイミングが異なるので、ゲイン調整タイミングにおけるデータ変化が問題であった。
【０００６】
特許文献２では、Ｄフリップフロップを用いて入力周波数ｆ１と参照周波数ｆ２との差分周波数ｆｏｕｔを生成している。しかしながら、この従来方式では、差分周波数ｆｏｕｔが低くなるので測定精度が上がらない（ノイズが発生する）という問題があり、差分周波数の高い検出精度が求められるアプリケーションには適用することが困難であった。
【０００７】
特許文献３では、入力信号（例えばＰＬＬ［phase locked loop］出力信号）と基準クロック信号との差分周波数を有するビート波形信号を生成し、基準クロック信号をＮ分周した分周クロック信号とビート波形信号とを比較することにより、入力信号と基準クロック信号との差分周波数を測定している。しかしながら、この従来方式でも、特許文献２と同様に、ビート波形信号の出力周波数（入力信号と基準クロック信号との差分周波数）が低くなるので、測定精度が上がらないという問題があった。
【０００８】
特許文献４では、２つの入力信号の位相差検出を高精度で行うために、一方の入力信号に対して遅延回路を挿入し、エッジ検出を行って位相差を検出している。しかしながら、この従来方式は、あくまで２つの入力信号の位相差を検出するものであって、差分周波数を測定するためのものではなかった。
【０００９】
特許文献５では、カウンタとローパスフィルタを用いて入力信号の周波数を測定するに際して、複数のカウンタを切り替えながら入力信号のパルス数をカウントすることにより周波数の測定精度を高める構成が開示されている。しかしながら、この従来方式では、あくまで入力信号が一系統であるため、応答速度を上げるためにローパスフィルタのカットオフ周波数を下げることができない場合には、たとえ複数のカウンタを用いたとしても、ローパスフィルタの出力信号にノイズが発生してしまうという問題があった。
【００１０】
本明細書中に開示されている種々の発明のうち、第１の発明は、本願の発明者により見出された上記の問題点に鑑み、後段に接続されるデジタルフィルタ回路のノイズを抑制することが可能なデータ分散回路を提供することを目的とする。
＜第２の目的＞
また、本明細書中に開示されている種々の発明のうち、第２の発明は、本願の発明者により見出された上記の問題点に鑑み、入力信号の周波数を高精度に測定することが可能な周波数測定回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
＜第１の発明＞
本明細書中に開示されている種々の発明のうち、第１の発明に係るデータ分散回路は、デジタルの入力データが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて前記連続データに順次加えながら後段に出力する構成（第１−１の構成）とされている。
【００１２】
なお、上記第１−１の構成から成るデータ分散回路は、前記連続データを保持する連続データ保持部と、前記入力データの微小変化を検出する微小変化検出部と、前記連続データの連続回数を検出する連続回数検出部と、前記微小変化検出部及び前記連続回数検出部の各検出結果に基づいてデータ分散処理を制御する制御部と、前記制御部の指示に応じて前記入力データと前記連続データの一方を選択出力するセレクタ部と、前記セレクタ部の出力をゲイン倍する乗算部と、前記制御部の指示に応じて分散値を出力するデータ分散処理部と、前記乗算部の出力に前記分散値を加えて後段に出力する加算部と、を有する構成（第１−２の構成）にするとよい。
【００１３】
また、上記第１−２の構成から成るデータ分散回路において、前記乗算部は、前記セレクタ部の出力を２m倍（ただしｍは自然数）する構成（第１−３の構成）にするとよい。
【００１４】
また、上記第１−３の構成から成るデータ分散回路において、前記制御部は、前記連続データの連続回数が所定値以上であって、前記入力データの微小変化が検出されており、前周期の前記入力データと保持された前記連続データが一致しており、かつ、前記データ分散処理部が停止状態であるときに、前記データ分散処理部を動作状態とする構成（第１−４の構成）にするとよい。
【００１５】
また、上記第１−３または第１−４の構成から成るデータ分散回路において、前記データ分散処理部は、前記連続データの連続回数に応じて、前記分散値の大きさと分散回数を決定する構成（第１−５の構成）にするとよい。
【００１６】
また、上記第１−５の構成から成るデータ分散回路において、前記データ分散処理部は前記連続データの連続回数に応じて、前記分散値の分散間隔を決定する構成（第１−６の構成）にするとよい。
【００１７】
また、上記第１−３〜第１−６いずれかの構成から成るデータ分散回路において、前記データ分散処理部は、複数設けられており、一のデータ分散処理部が動作状態であるときに前記入力データの微小変化が検出された場合には、別のデータ分散処理部が並列的に動作状態とされる構成（第１−７の構成）にするとよい。
【００１８】
また、上記第１−１〜第１−７いずれかの構成から成るデータ分散回路において、前記微小値は±１ＬＳＢである構成（第１−８の構成）にするとよい。
【００１９】
また、第１の発明に係るデータ処理回路は、上記第１−１〜第１−８いずれかの構成から成るデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、を有する構成（第１−９の構成）とされている。
【００２０】
また、第１の発明に係る周波数測定回路は、入力信号の周波数に応じた入力データを生成する入力データ生成回路と、上記した第１−１〜第１−８いずれかの構成から成るデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路とを有する構成（第１−１０の構成）とされている。
【００２１】
なお、上記第１−１０の構成から成る周波数測定回路において、前記入力データ生成回路は、第１入力信号と第２入力信号の差分周波数に応じた入力データを生成する構成（第１−１１の構成）にするとよい。
【００２２】
また、第１の発明に係る電子機器は、上記第１−１１の構成から成る周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有する構成（第１−１２の構成）とされている。
【００２３】
また、第１の発明に係る電子機器は、センサ信号を生成するセンサと、前記センサ信号をＡＤ変換して入力データを生成するＡＤコンバータと、上記第１−１〜第１−８いずれかの構成から成るデータ分散回路と、前記データ分散回路の後段に設けられたデジタルフィルタ回路と、前記デジタルフィルタ回路の出力データに応じた処理を行う処理装置と、を有する構成（第１−１３の構成）とされている。
【００２４】
なお、上記第１−１３の構成から成る電子機器において、前記センサはマイクであり、前記処理装置は録音装置である構成（第１−１４の構成）にするとよい。
【００２５】
＜第２の発明＞
また、本明細書中に開示されている種々の発明のうち、第２の発明に係る周波数測定回路は、複数の差分信号生成部と、第１入力信号と第２入力信号の一方が前記複数の差分信号生成部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数の差分信号から前記第１入力信号と前記第２入力信号の差分周波数に応じた出力信号を生成する構成（第２−１の構成）とされている。
【００２６】
なお、上記第２−１の構成から成る周波数測定回路において、前記差分信号生成部は、２m個（ただしｍは自然数）設けられている構成（第２−２の構成）にするとよい。
【００２７】
また、上記第２−１または第２−２の構成から成る周波数測定回路は、前記複数の差分信号の総和を取る加算部と、前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有する構成（第２−３の構成）にするとよい。
【００２８】
また、上記第２−１または第２−２の構成から成る周波数測定回路は、前記複数の差分信号を巡回的に選択出力するセレクタ部と、前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部とを有する構成（第２−４の構成）にするとよい。
【００２９】
また、上記第２−１〜第２−４いずれかの構成から成る周波数測定回路において、前記複数の差分信号生成部は、それぞれ、前記第１入力信号がクロック信号として入力されて前記第２入力信号がデータ信号として入力されるＤフリップフロップと、ゲート信号によって定まるゲート期間毎に前記Ｄフリップフロップの出力パルス数をカウントしてカウント値を出力するカウンタ部と、を含む構成（第２−５の構成）にするとよい。
【００３０】
また、上記第２−１〜第２−５いずれかの構成から成る周波数測定回路において、前記遅延部は、バッファ、インバータ、及び、Ｄフリップフロップの少なくとも一つを含む構成（第２−６の構成）にするとよい。
【００３１】
また、第２の発明に係る周波数測定回路は、ゲート信号によって定まるゲート期間毎に入力信号のパルス数をカウントしてカウント値を出力する複数のカウンタ部と、前記入力信号が前記複数のカウンタ部に対して各々異なる位相で入力されるように遅延を与える遅延部と、を有し、複数のカウント値から前記入力信号の周波数に応じた出力信号を生成する構成（第２−７の構成）とされている。
【００３２】
なお、上記第２−７の構成から成る周波数測定回路において、前記カウンタ部は、２m個（ただしｍは自然数）設けられている構成（第２−８の構成）にするとよい。
【００３３】
また、上記第２−７または第２−８の構成から成る周波数測定回路は、前記複数のカウント値の総和を取る加算部と、前記加算部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有する構成（第２−９の構成）にするとよい。
【００３４】
また、上記第２−７または第２−８の構成から成る周波数測定回路は、前記複数のカウント値を巡回的に選択出力するセレクタ部と、前記セレクタ部の出力にフィルタ処理を施して前記出力信号を生成するフィルタ部と、を有する構成（第２−１０の構成）にするとよい。
【００３５】
また、第２の発明に係る電子機器は、上記第２−１〜第２−１０いずれかの構成から成る周波数測定回路と、前記周波数測定回路の測定結果に応じた処理を行う処理装置と、を有する構成（第２−１１の構成）とされている。
【発明の効果】
【００３６】
第１の発明に係るデータ分散回路であれば、後段に接続されるデジタルフィルタ回路のノイズを抑制することが可能となる。
【００３７】
また、第２の発明に係る周波数測定回路であれば、入力信号の周波数を高精度に測定することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】デジタルフィルタ回路の一構成例を示すブロック図
【図２】デジタルフィルタ回路１００の第１動作例を示すタイミングチャート
【図３】デジタルフィルタ回路１００の第２動作例を示すタイミングチャート
【図４】入力データの微小変化時におけるノイズ発生メカニズムを説明するためのタイミングチャート
【図５】データ処理回路の一構成例を示すブロック図
【図６】データ分散部２１０の一構成例を示すブロック図
【図７】データ分散処理の一例を示すタイミングチャート
【図８】データ分散処理部２１８−ｘの一構成例を示すブロック図
【図９】分散値出力処理の一例を示すタイミングチャート
【図１０】データ分散処理テーブルの一例を示す図
【図１１】分散間隔制御の一例を示す図
【図１２】差分周波数測定回路への適用例を示すブロック図
【図１３】周波数ｆ２と標準偏差σとの相関図
【図１４】電子機器の第１構成例（リモコン）を示すブロック図
【図１５】電子機器の第１構成例（リモコン）を示す外観図
【図１６】電子機器の第２構成例（センシング機器）を示すブロック図
【図１７】電子機器の第３構成例（オーディオ機器）を示すブロック図
【図１８】差分周波数測定回路の第１構成例を示すブロック図
【図１９】差分周波数（ｆ１−ｆ２）と標準偏差σとの相関図
【図２０】メタステーブル対策の第１例を示す図
【図２１】メタステーブル対策の第２例を示す図
【図２２】差分周波数測定回路の第２構成例を示すブロック図
【図２３】差分周波数測定回路の第３構成例を示すブロック図
【図２４】差分周波数測定回路の第４構成例を示すブロック図
【図２５】差分周波数測定回路の第５構成例を示すブロック図
【図２６】差分周波数測定回路の第６構成例を示すブロック図
【図２７】周波数測定回路への適用例を示すブロック図
【発明を実施するための形態】
【００３９】
＜デジタルフィルタ回路＞
図１は、デジタルフィルタ回路の一構成例を示すブロック図である。本構成例のデジタルフィルタ回路１００は、クロック信号ＣＬＫ（周波数：ｆｓ）に同期して動作するＩＩＲ［infinite impulse response］フィルタ回路（カットオフ周波数：１．１×ｆｓ）であり、乗算部１０１と、加算部１０２と、遅延部１０３と、乗算部１０４と、を含む。
【００４０】
乗算部１０１は、ｍビットの入力データＩＮを２n倍（ｎビット左シフト）することにより、（ｍ＋ｎ）ビットの乗算データＳ１を生成する。
【００４１】
加算部１０２は、（ｍ＋ｎ）ビットの乗算データＳ１と（ｍ＋ｎ）ビットの帰還データＳ３とを足し合わせることにより、（ｍ＋ｎ＋１）ビットの加算データＳ２を生成する。
【００４２】
遅延部１０３は、（ｍ＋ｎ＋１）ビットの加算データＳ２をクロック信号ＣＬＫの１周期分（＝１／ｆｓ）だけ遅延させることにより、（ｍ＋ｎ＋１）ビットの出力データＯＵＴを生成する。
【００４３】
乗算部１０４は、（ｍ＋ｎ＋１）ビットの出力データＯＵＴを１／２倍（１ビット右シフト）することにより、（ｍ＋ｎ）ビットの帰還データＳ３を生成する。ただし、帰還データＳ３の小数点以下は切り捨てられる。
【００４４】
図２は、デジタルフィルタ回路１００の第１動作例（ｍ＝５、ｎ＝０）を示すタイミングチャートであり、上から順番に、クロック信号ＣＬＫ、入力データＩＮ、乗算データＳ１、加算データＳ２、出力データＯＵＴ、及び、帰還データＳ３が描写されている。
【００４５】
初期状態では、ＯＵＴ＝［０］であり、Ｓ３＝［０］（＝ＯＵＴ［０］／２）である。また、ｎ＝０では、乗算部１０１のゲインが１倍（２0倍）となるので、Ｓ１＝ＩＮである。従って、ＩＮ＝［７］であれば、Ｓ１＝［７］となり、Ｓ２＝［７］（＝Ｓ１［７］＋Ｓ３［０］）となる。
【００４６】
クロック信号ＣＬＫにパルスが立ち上がると、その立上りエッジに同期して直前の加算データＳ２が出力データＯＵＴとして遅延出力される。従って、ＯＵＴ＝［７］となり、Ｓ３＝［３］（＝ＯＵＴ［７］／２）となる。このとき、ＩＮ＝［８］であれば、Ｓ１＝［８］となり、Ｓ２＝［１１］（＝Ｓ１［８］＋Ｓ３［３］）となる。
【００４７】
クロック信号ＣＬＫに次のパルスが立ち上がると、その立上りエッジに同期して直前の加算データＳ２が出力データＯＵＴとして遅延出力される。従って、ＯＵＴ＝［１１］となり、Ｓ３＝［５］（＝ＯＵＴ［１１］／２）となる。このとき、ＩＮ＝［６］であればＳ１＝［６］となり、Ｓ２＝［１１］（＝Ｓ１［６］＋Ｓ３［５］）となる。
【００４８】
以降も、クロック信号ＣＬＫにパルスが立ち上がる毎に、上記と同様の動作が繰り返される。その結果、例えば、入力データＩＮの平均値が［７］である場合には、出力データＯＵＴの平均値が［１４］（＝ＩＮ×２）に近付いていく。
【００４９】
図３は、デジタルフィルタ回路１００の第２動作例（ｍ＝５、ｎ＝４）を示すタイミングチャートであり、上から順番に、クロック信号ＣＬＫ、入力データＩＮ、乗算データＳ１、加算データＳ２、出力データＯＵＴ、及び、帰還データＳ３が描写されている。
【００５０】
先と同じく、初期状態では、ＯＵＴ＝［０］であり、Ｓ３＝［０］（＝ＯＵＴ［０］／２）である。また、ｎ＝４では、乗算部１０１のゲインが１６倍（２4倍）となるので、Ｓ１＝ＩＮ×１６である。従って、ＩＮ＝［７］であれば、Ｓ１＝［１１２］となり、Ｓ２＝［１１２］（＝Ｓ１［１１２］＋Ｓ３［０］）となる。
【００５１】
クロック信号ＣＬＫにパルスが立ち上がると、その立上りエッジに同期して直前の加算データＳ２が出力データＯＵＴとして遅延出力される。従って、ＯＵＴ＝［１１２］となり、Ｓ３＝［５６］（＝ＯＵＴ［１１２］／２）となる。このとき、ＩＮ＝［８］であれば、Ｓ１＝［１２８］となり、Ｓ２＝［１８４］（＝Ｓ１［１２８］＋Ｓ３［５６］）となる。
【００５２】
クロック信号ＣＬＫに次のパルスが立ち上がると、その立上りエッジに同期して直前の加算データＳ２が出力データＯＵＴとして遅延出力される。従って、ＯＵＴ＝［１８４］となり、Ｓ３＝［９２］（＝ＯＵＴ［１８４］／２）となる。このとき、ＩＮ＝［６］であれば、Ｓ１＝［９６］となり、Ｓ２＝［１８８］（＝Ｓ１［９６］＋Ｓ３［９２］）となる。
【００５３】
以降も、クロック信号ＣＬＫにパルスが立ち上がる毎に、上記と同様の動作が繰り返される。その結果、例えば、入力データＩＮの平均値が［７］である場合には、出力データＯＵＴの平均値が［２２４］（＝ＩＮ×１６×２）に近付いていく。
【００５４】
このように、入力データＩＮのビット数に対して出力データＯＵＴのビット数を上げると、乗算部１０４で生じる丸め誤差（小数点以下の切り捨て）が小さくなるので、デジタルフィルタ回路１００のフィルタ精度を高めることができる。しかしながら、入力データＩＮのビット数に対して出力データＯＵＴのビット数を上げると、入力データＩＮの微小変化時にノイズが大きくなるという問題が判明した。
【００５５】
図４は、入力データＩＮの微小変化時におけるノイズ発生メカニズムを説明するためのタイミングチャートであり、上から順に、クロック信号ＣＬＫ、入力データＩＮ、及び、出力データＯＵＴが描写されている。
【００５６】
本図の例では、入力データＩＮの平均値が「８」よりも僅かに小さく、入力データＩＮがクロック信号ＣＬＫの複数周期に亘って「８」に維持された後、一周期だけ「７」に変化するという状態が繰り返されている。このように、入力データＩＮが同一の連続データから微小値だけ変化するような状態に陥ると、入力データＩＮが±１ＬＳＢ変化しただけで、出力データＯＵＴが数十ＬＳＢ〜１００ＬＳＢ程度（１６ビット出力時）も変化してしまい、これが大きなノイズ（２０ＬＳＢｒｍｓ以上）の原因となる。
【００５７】
特に、デジタルフィルタ回路１００が組み込まれるデータ処理回路の入出力応答速度を上げるために、デジタルフィルタ回路１００のカットオフ周波数ｆｃを低く設定することができない場合には、出力データＯＵＴの変動がデジタルフィルタ回路１００で平滑化しきれずにノイズとなって現れる。
【００５８】
＜データ処理回路＞
図５は、上記の課題を解決し得るデータ処理回路の一構成例を示すブロック図である。本構成例のデータ処理回路２００は、データ分散部２１０と、デジタルフィルタ部２２０と、を有する。
【００５９】
データ分散部２１０は、クロック信号ＣＬＫの入力を受けて動作し、ｘビット（例えば５ビット）の入力データＩＮが同一の連続データから微小値（±１ＬＳＢ）だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながらｙビット（例えば１０ビット）の分散入力データＩＮ’を生成し、これを後段のデジタルフィルタ部２２０に出力する。
【００６０】
デジタルフィルタ部２２０は、クロック信号ＣＬＫの入力を受けて動作し、分散入力データＩＮ’に所定のフィルタ処理を施してｚビット（例えば１６ビット）の出力データＯＵＴを生成する。なお、デジタルフィルタ部２２０としては、例えば、図１のデジタルフィルタ回路１００を用いることができる。
【００６１】
＜データ分散部＞
図６はデータ分散部２１０の一構成例を示すブロック図である。本構成例のデータ分散部２１０は、連続データ保持部２１１と、微小変化検出部２１２と、連続回数検出部２１３と、制御部２１４と、セレクタ部２１５と、ＯＲゲート部２１６と、乗算部２１７と、データ分散処理部２１８−ｘ（図６の例では、ｘ＝１、２、３）と、加算部２１９ａ〜２１９ｃと、を含む。
【００６２】
連続データ保持部２１１は、５ビットの入力データＩＮを監視して、連続データ（＝連続して入力される同一値の入力データＩＮ）を保持する処理ブロックであり、入力遅延レジスタ２１１ａと、一致判定部２１１ｂと、連続データレジスタ２１１ｃと、を含む。
【００６３】
入力遅延レジスタ２１１ａは、クロック信号ＣＬＫのパルス毎に、入力データＩＮを５ビットのレジスタ値ｉｎ＿ｄｌｙとして新たに保持する一方、それまで保持していたレジスタ値ｉｎ＿ｄｌｙ（前周期の入力データＩＮに相当）を出力する。
【００６４】
一致判定部２１１ｂは、入力データＩＮとレジスタ値ｉｎ＿ｄｌｙが一致しているか否かを判定する。
【００６５】
連続データレジスタ２１１ｃは、入力データＩＮとレジスタ値ｉｎ＿ｄｌｙが一致しているときに、入力データＩＮを５ビットのレジスタ値ｍａｉｎ＿ｄａｔａ（連続データに相当）として保持する。
【００６６】
微小変化検出部２１２は、入力データＩＮを監視して、微小変化が生じたか否かを表すレジスタ値ｉｎ＿ｎｅａｒと、微小変化の正負極性を示すレジスタ値ｐｎｍを出力する。なお、レジスタ値ｉｎ＿ｎｅａｒは、入力データＩＮが（ｉｎ＿ｄｌｙ＋１）または（ｉｎ＿ｄｌｙ−１）と一致しているときに「１：真値（微小変化あり）」とし、いずれとも一致していないときに「０：偽値（微小変化なし）」とすればよい。また、レジスタ値ｐｎｍは、入力データＩＮが（ｉｎ＿ｄｌｙ＋１）と一致しているときに「１：真値（正極性）」とし、一致していないときに「０：偽値（負極性）」とすれば足りる。
【００６７】
連続回数検出部２１３は、一致判定部２１１ｂの判定結果を監視して、連続データの連続回数（入力データＩＮとレジスタ値ｉｎ＿ｄｌｙが何回連続して一致していると判定されたか）を検出し、その検出結果を１０ビットのレジスタ値（ｃｎｔ＿ｓａｍｅ）として保持する。
【００６８】
制御部２１４は、微小変化検出部２１２及び連続回数検出部２１３の各検出結果に基づいてデータ分散処理部２１８−ｘの起動制御を行う。より具体的に述べると、制御部２１４は、連続データの連続回数が所定値以上（例えばｃｎｔ＿ｓａｍｅ≧１６）であり、入力データＩＮの微小変化が検出（ｉｎ＿ｎｅａｒ＝１）されており、レジスタ値ｉｎ＿ｄｌｙ（前周期の入力データＩＮに相当）とレジスタ値ｍａｉｎ＿ｄａｔａ（連続データに相当）が一致しており、かつ、データ分散処理部２１８−ｘが停止状態（ａｘ＝０）であるときに、停止状態のデータ分散処理部２１８−ｘを適宜動作状態とするように、ロード信号ＬＤｘを生成する。
【００６９】
なお、入力データＩＮの微小変化が生じたときに、データ分散処理部２１８−ｘが全て停止状態（ａ１＝ａ２＝ａ３＝０）である場合、制御部２１４は、ロード信号ＬＤ１にパルスを立ち上げてデータ分散処理部２１８−１を動作状態とする。
【００７０】
一方、入力データＩＮの微小変化が生じたときに、データ分散処理部２１８−１が既に動作状態（ａ１＝１）であって、データ分散処理部２１８−２及び２１８−３が共に停止状態（ａ２＝ａ３＝０）である場合、制御部２１４は、ロード信号ＬＤ２にパルスを立ち上げてデータ分散処理部２１８−２を動作状態とする。
【００７１】
また、入力データＩＮの微小変化が生じたときに、データ分散処理部２１８−１及び２１８−２が既に動作状態（ａ１＝ａ２＝１）であって、データ分散処理部２１８−３のみが停止状態（ａ３＝０）である場合、制御部２１４は、ロード信号ＬＤ３にパルスを立ち上げてデータ分散処理部２１８−３を動作状態とする。
【００７２】
このように、制御部２１４は、データ分散処理部２１８−ｘが動作状態であるか停止状態であるかを個別に監視しており、一のデータ分散処理部が動作状態であるときに入力データＩＮの微小変化が検出された場合には、それまで停止状態であった別のデータ分散処理部を並列的に動作状態とする。
【００７３】
なお、入力データＩＮの微小変化が生じたときに、データ分散処理部２１８−ｘが全て動作状態（ａ１＝ａ２＝ａ３＝１）である場合、制御部２１４は、ロード信号ＬＤ１〜ＬＤ３のいずれにもパルスを立ち上げない。その結果、選択信号ＭＵＸにパルスが立ち上がらず、セレクタ２１５は、入力データＩＮをスルー出力する状態に維持される。
【００７４】
セレクタ部２１５は、選択信号ＭＵＸがローレベルであるときに入力データＩＮを選択出力し、選択信号ＭＵＸがハイレベルであるときにレジスタ値ｍａｉｎ＿ｄａｔａ（連続データに相当）を選択出力する。すなわち、セレクタ部２１５は、ロード信号ＬＤｘに応じてデータ分散処理部２１８−ｘが起動される度に、入力データＩＮをスルー出力する状態から、レジスタ値ｍａｉｎ＿ｄａｔａを出力する状態に切り替わる。
【００７５】
ＯＲゲート部２１６は、ロード信号ＬＤ１〜ＬＤ３の論理和演算を行うことにより選択信号ＭＵＸを生成する。従って、選択信号ＭＵＸは、ロード信号ＬＤ１〜ＬＤ３の少なくとも一つがハイレベルであるときにハイレベルとなり、ロード信号ＬＤ１〜ＬＤ３が全てローレベルであるときにローレベルとなる。
【００７６】
乗算部２１７は、セレクタ部２１５の５ビット出力をゲイン倍（本構成例では、１６倍（＝２4倍））することにより９ビット出力を行う。ただし、乗算部２１７のゲインは、上記に限定されるものではなく、任意のゲイン（５倍や７．５倍など）を設定することが可能である。例えば、乗算部２１７のゲインを１６倍に設定した場合には、１６倍の入力データＩＮ×１６に生じる微小変化（±１６ＬＳＢ）を±１ＬＳＢ×１６回に分散して出力すればよく、乗算部２１７のゲインを５倍に設定した場合には、５倍の入力データＩＮ×５に生じる微小変化（±５ＬＳＢ）を±１ＬＳＢ×５回に分散して出力すればよい。なお、乗算部２１７のゲインを小数倍（例えば７．５倍）に設定した場合には、回路はやや複雑になるものの、入力信号ＩＮの微小変化が生じる毎に分散回数を変化させて対応することができる。具体的に述べると、７．５倍の入力データＩＮ×７．５に生じる微小変化（±７．５ＬＳＢ）を±１ＬＳＢ×７回に分散して出力した後、再び同一の微小変化（±７．５ＬＳＢ）が生じたときには、±１ＬＳＢ×８回に分散して出力すればよい。
【００７７】
データ分散処理部２１８−ｘは、制御部２１４から入力されるロード信号ＬＤｘに応じて５ビットの分散値ｄｘを出力する。その際、データ分散処理部２１８−ｘは、連続データの連続回数（ｃｎｔ＿ｓａｍｅ）に応じて、分散値ｄｘの大きさ、分散回数、及び、分散間隔を決定する。なお、データ分散処理部２１８−ｘの構成や動作については、後ほど詳細に説明する。
【００７８】
加算部２１９ａ〜２１９ｃは、乗算部２１７の９ビット出力に分散値ｄｘを加えて１０ビットの分散入力データＩＮ’を生成し、これを後段に出力する。
【００７９】
図７はデータ分散処理の一例を示すタイミングチャートであり、上から順に、クロック信号ＣＬＫ、入力データＩＮ、１６倍の入力データＩＮ×１６、分散入力データＩＮ’、及び、出力データＯＵＴが描写されている。本図の例では、先出の図４と同様、入力データＩＮの平均値が「８」よりも僅かに小さく、入力データＩＮがクロック信号ＣＬＫの複数周期に亘って「８」に維持された後、一周期だけ「７」に変化するという状態が繰り返されている。
【００８０】
ここで、データ分散部２１０は、入力データＩＮが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら後段に出力する。例えば、入力データＩＮが「８」から「７」に−１ＬＳＢ変化したとき、１６倍の入力データＩＮ×１６は「１２８」から「１１２」に−１６ＬＳＢ変化する。このとき、データ分散部２１０は、分散入力データＩＮ’として、「１１２」を１回出力するのではなく、所定の分散間隔を空けながら「１２４」を４回出力する。
【００８１】
すなわち、データ分散部２１０は、入力データＩＮに−１ＬＳＢの微小変化が生じたことを検出したときに、１６倍の入力データＩＮ×１６に生じる変化量（−１６ＬＳＢ）を４回に分割した分散値ｄｘ（＝−４ＬＳＢ）を生成し、これを１６倍の連続データ「１２８」に順次加えながら、分散入力データＩＮ’として後段に出力する。
【００８２】
このようなデータ分散処理を行うことにより、後段に設けられたデジタルフィルタ部２２０の出力データＯＵＴが安定化する。従って、デジタルフィルタ部２２０のカットオフ周波数ｆｃを不要に引き下げることなく、出力データＯＵＴのノイズ量を減少させることができるので、データ処理回路２００の入出力応答速度を上げることが可能となる。
【００８３】
図８は、データ分散処理部２１８−ｘの一構成例を示すブロック図である。本構成例のデータ分散処理部２１８−ｘは、レジスタ２１８ａ〜２１８ｅを含む。
【００８４】
レジスタ２１８ａは、３ビットのレジスタ値ｓｈｉｆｔを格納する。レジスタ値ｓｈｆｔは、分散値ｄｘの大きさを定めるレジスタ値である。分散値ｄｘは、１６倍の入力データＩＮ×１６に生じる変化量（−１６ＬＳＢ）をレジスタ値ｓｈｉｆｔに応じたシフト量だけ右シフトさせることにより生成される。例えば、レジスタ値ｓｈｉｆｔが「２」である場合、分散値ｄｘは、−１６ＬＳＢを２ビット右シフトさせた値、すなわち、−４ＬＳＢ（＝−１６ＬＳＢ／４）となる。
【００８５】
レジスタ２１８ｂは、７ビットのレジスタ値ＤＣＮＴ＿ＭＡＸを格納する。レジスタ値ＤＣＮＴ＿ＭＡＸは、レジスタ値ｄｃｎｔ＿ａの初期値（分散値ｄｘの分散間隔に相当）を定めるレジスタ値である。レジスタ値ＤＣＮＴ＿ＭＡＸが大きいほど、分散値ｄｘの分散間隔は長くなる。
【００８６】
レジスタ２１８ｃは、７ビットのレジスタ値ｄｃｎｔ＿ａを格納する。レジスタ値ｄｃｎｔ＿ａは、クロック信号ＣＬＫのパルス毎に１つずつデクリメントされるダウンカウンタのカウント値である。また、レジスタ値ｄｃｎｔ＿ａは、レジスタ値ｄｃｎｔ＿ｂのデクリメント毎に、レジスタ値ＤＣＮＴ＿ＭＡＸで定められた初期値にリセットされる。
【００８７】
レジスタ２１８ｄは、５ビットのレジスタ値ｄｃｎｔ＿ｂを格納する。レジスタ値ｄｃｎｔ＿ｂは、レジスタ値ｄｃｎｔ＿ａが０となるタイミングで１つデクリメントされるダウンカウンタのカウント値である。なお、レジスタ値ｄｃｎｔ＿ｂの初期値は、分散値ｄｘの分散回数に相当する。
【００８８】
レジスタ２１８ｅは、１ビットのレジスタ値ｐｎｍを格納する。レジスタ値ｐｎｍは、入力データＩＮに生じた微小変化の正負極性を示すレジスタ値であり、微小変化検出部２１２から入力される。
【００８９】
図９は、分散値出力処理の一例を示すタイミングチャートであり、上から順番に、クロック信号ＣＬＫ、ロード入力ｌｏａｄ（ロード信号ＬＤｘに相当）、レジスタ値ｓｈｉｆｔ、レジスタ値ＤＣＮＴ＿ＭＡＸ、レジスタ値ｄｃｎｔ＿ｂ、レジスタ値ｄｃｎｔ＿ａ、レジスタ値ｐｎｍ、アクティブ出力ａｃｔｉｖｅ（アクティブ信号ａｘに相当）、及び、分散出力ｄｉｆｆ＿ｏｕｔ（分散値ｄｘに相当）が描写されている。
【００９０】
ロード入力ｌｏａｄにパルスが立ち上がると、連続データの連続回数（ｃｕｔ＿ｓａｍｅ）に応じて、レジスタ値ｓｈｉｆｔ、レジスタ値ＤＣＮＴ＿ＭＡＸ、及び、レジスタ値ｄｃｎｔ＿ｂがセットされると共に、入力データＩＮに生じた微小変化の正負極性に応じて、レジスタ値ｐｎｍがセットされる。
【００９１】
図９の例では、レジスタ値ｓｈｉｆｔが２であり、レジスタ値ｐｎｍが０（負極性）であることから、分散値ｄｘは、−１６ＬＳＢを２ビット右シフトさせた値、すなわち、−４ＬＳＢ（＝−１６ＬＳＢ／４）となる。
【００９２】
その後、クロック信号ＣＬＫのパルス毎に、レジスタ値ｄｃｎｔ＿ａが１つずつデクリメントされる。そして、レジスタ値ｄｃｎｔ＿ａが１となる毎に、分散値ｄｘとして−４ＬＳＢの出力が行われる。その余のタイミングでは、分散値ｄｘとして０が出力される。
【００９３】
また、レジスタ値ｄｃｎｔ＿ａが０となるタイミングで、レジスタ値ｄｃｎｔ＿ｂが１つデクリメントされ、レジスタ値ｄｃｎｔ＿ａが初期値（＝ＤＣＮＴ＿ＭＡＸ）にリセットされる。なお、レジスタ値ｄｃｎｔ＿ａのリセット動作（延いては分散値ｄｘの出力処理）は、レジスタ値ｄｃｎｔ＿ｂが０となるまで繰り返される。
【００９４】
図９の例では、レジスタ値ＤＣＮＴ＿ＭＡＸが６であり、レジスタ値ｄｃｎｔ＿ｂの初期値が４であることから、分散値ｄｘの出力処理は、クロック信号ＣＬＫの６パルス毎に１回ずつ、合計４回実施されることになる。
【００９５】
このように、分散値ｄｘの大きさ（−４ＬＳＢ）と出力回数（４回）は、分散すべき変化量（−１６ＬＳＢ）と、分散値ｄｘの合計量（−４ＬＳＢ×４回）とが等しくなるように設定される。
【００９６】
なお、ロード入力ｌｏａｄにパルスが立ち上がってから、レジスタ値ｄｃｎｔ＿ｂが０となるまでの間、アクティブ出力ａｃｔｉｖｅがハイレベル（ａｘ＝１）とされる。これにより、制御部２１４は、データ分散処理部２１８−ｘが動作状態であるか停止状態であるかを判断することが可能となる。
【００９７】
図１０は、データ分散処理テーブルの一例を示す図である。このデータ分散処理テーブルは、連続回数ｃｎｔ＿ｓａｍｅと、レジスタ値ｄｃｎｔ＿ｂ、レジスタ値ｓｈｉｆｔ、及び、分散出力ｄｉｆｆ＿ｏｕｔとの相関関係を示すものであり、データ分散処理部２１８−ｘに実装されている。
【００９８】
例えば、ｃｎｔ＿ｓａｍｅ＝１６ＣＬＫである場合には、ｄｃｎｔ＿ｂ＝２、ｓｈｉｆｔ＝１にセットされ、ｄｉｆｆ＿ｏｕｔ＝±８ＬＳＢとなる。すなわち、±１６ＬＳＢの変化量が±８ＬＳＢ×２回に分散して出力される。
【００９９】
また、ｃｎｔ＿ｓａｍｅ＝３２ＣＬＫである場合には、ｄｃｎｔ＿ｂ＝４、ｓｈｉｆｔ＝２にセットされ、ｄｉｆｆ＿ｏｕｔ＝±４ＬＳＢとなる。すなわち、±１６ＬＳＢの変化量が±４ＬＳＢ×４回に分散して出力される。
【０１００】
また、ｃｎｔ＿ｓａｍｅ＝６４ＣＬＫである場合には、ｄｃｎｔ＿ｂ＝８、ｓｈｉｆｔ＝３にセットされ、ｄｉｆｆ＿ｏｕｔ＝±２ＬＳＢとなる。すなわち、±１６ＬＳＢの変化量が±２ＬＳＢ×８回に分散して出力される。
【０１０１】
また、ｃｎｔ＿ｓａｍｅ＝１２８ＣＬＫである場合には、ｄｃｎｔ＿ｂ＝１６、ｓｈｉｆｔ＝４にセットされ、ｄｉｆｆ＿ｏｕｔ＝±１ＬＳＢとなる。すなわち、±１６ＬＳＢの変化量が±１ＬＳＢ×１６回に分散して出力される。
【０１０２】
上記したように、データ分散処理部２１８−ｘは、連続データの連続回数（ｃｎｔ＿ｓａｍｅ）が大きいほど、分散値ｄｘを小さくして分散回数を増やす。このような構成とすることにより、出力データＯＵＴの変動を適切に抑制することが可能となる。
【０１０３】
図１１は、分散間隔制御の一例を示す図である。データ分散処理部２１８−ｘは、分散値ｄｘの分散回数を変化させることなく、連続データの連続回数（ｃｎｔ＿ｓａｍｅ）に比例して、分散値ｄｘの分散間隔（レジスタ値ＤＣＮＴ＿ＭＡＸ）を長くセットする機能も備えている。
【０１０４】
例えば、ｃｎｔ＿ｓａｍｅ＝１６ＣＬＫとｃｎｔ＿ｓａｍｅ＝２４ＣＬＫとを比較した場合、分散回数はいずれも２回で変わらないが、分散間隔はＴａからＴｂに延長されている。このような構成とすることにより、連続データの入力期間中に分散値ｄｘを均等分散することができるので、出力データＯＵＴの変動を適切に抑制することが可能となる。また、ｃｎｔ＿ｓａｍｅ＝１６ＣＬＫとｃｎｔ＿ｓａｍｅ＝３２ＣＬＫとを比較した場合には、分散回数が２回から４回に増えるので、分散間隔はいずれもＴａとなる。
【０１０５】
なお、入力データＩＮの微小変化が一定間隔で出現する場合には、データ分散処理部２１８−ｘを１つ設けておけば足りると考えられる。一方、入力データＩＮの微小変化が不定期で出現する場合には、一のデータ分散処理部２１８−ｘがデータ分散処理を行っている途中に次の微小変化が生じ得ることに鑑み、データ分散処理部２１８−ｘを複数設けておくことが望ましい。
【０１０６】
＜差分周波数測定回路への適用例＞
図１２は、差分周波数測定回路への適用例を示すブロック図である。本適用例の差分周波数測定回路３００は、カウンタ部３１０及び３２０と、減算部３３０と、データ分散部３４０と、ローパスフィルタ部３５０と、を有する。
【０１０７】
カウンタ部３１０は、ゲート信号Ｓｇ（周波数：ｆｇ）によって定まるゲート期間Ｔｇ（＝１／ｆｇ）毎に、入力信号ＩＮ１（周波数：ｆ１）のパルス数をカウントしてカウント値Ｄ１を出力する。
【０１０８】
カウンタ部３２０は、上記のゲート期間Ｔｇ毎に、入力信号ＩＮ２（周波数：ｆ２）のパルス数をカウントしてカウント値Ｄ２を出力する。
【０１０９】
減算部３３０は、カウント値Ｄ１からカウント値Ｄ２を差し引いて差分カウント値を生成し、これを入力データＩＮとして出力する。
【０１１０】
上記のカウンタ部３１０及び３２０と減算部３３０は、入力信号ＩＮ１及びＩＮ２の差分周波数に応じた入力データＩＮを生成する入力データ生成回路として機能する。なお、単一の入力信号を周波数測定の対象とする場合には、入力データ生成回路としてカウンタ部を一つだけ設ければよい。
【０１１１】
データ分散部３４０は、入力データＩＮが同一の連続データから微小値（±１ＬＳＢ）だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら分散入力データＩＮ’を生成し、これを後段のローパスフィルタ部３４０に出力する。なお、データ分散部３４０の構成及び動作は、先述のデータ分散部２１０と同一であるため、重複した説明は割愛する。
【０１１２】
ローパスフィルタ部３５０は、上記のゲート期間Ｔｇ毎に得られる一連の分散入力データＩＮ’にローパスフィルタ処理（カットオフ周波数：ｆｃ）を施して、出力データＯＵＴを生成するデジタルフィルタ回路である。ローパスフィルタ部３５０としては、例えば図１のデジタルフィルタ回路１００を用いることができる。
【０１１３】
上記構成から成る周波数測定回路３００では、カウンタ部３１０及び３２０として、比較的短いゲート期間Ｔｇ（１ｓ以下）で入力信号ＩＮ１及びＩＮ２のパルス数をカウントする方式のカウンタ部（いわゆる短ゲートタイムカウンタ部）が用いられている。このような方式を採用したカウンタ部３１０及び３２０からゲート期間Ｔｇ毎に出力される一連のカウント値Ｄ１及びＤ２は、ある種のパルス列として振る舞い、入力信号ＩＮ１及びＩＮ２の周波数変化に応じて各々の頻度（粗密）が変化する。
【０１１４】
入力信号ＩＮ１及びＩＮ２の差分周波数に関する情報は、パルス列として振る舞う入力データＩＮ（延いては、分散入力データＩＮ’）の周波数スペクトルの低域成分に存在する。従って、ローパスフィルタ部３５０を用いて、分散入力データＩＮ’から低域成分を抽出する（量子化誤差に起因する高調波成分を除去する）ことにより、入力信号ＩＮ１及びＩＮ２の差分周波数に関する情報を抽出（復調）し、これを出力データＯＵＴとして出力することができる。
【０１１５】
図１３は、入力信号ＩＮ２の周波数ｆ２と出力データＯＵＴ（１６ビット：−３２７６８〜＋３２７６７）の標準偏差σとの相関図である。図中の実線は入力データＩＮのデータ分散処理ありの挙動を示しており、図中の破線は入力データＩＮのデータ分散処理なしの挙動を示している。なお、出力データＯＵＴの揺れ具合（ノイズ量）は、その標準偏差σを指標として評価することが可能である。
【０１１６】
また、図１３では、入力信号ＩＮ１の周波数ｆ１を１６０ｋＨｚに固定した上で、入力信号ＩＮ２の周波数ｆ２を１６０ｋＨｚ近傍でスイープしながら、各周波数において約３００ｍｓ毎に出力信号ＯＵＴを１０回ずつ測定し、各１０回の測定結果に基づいて標準偏差σを算出した結果が描写されている。
【０１１７】
その結果、入力データＩＮのデータ分散処理なし（破線）では、特定の周波数で出力データＯＵＴのノイズが増大していた。具体的に述べると、周波数ｆ２を１６０ｋＨｚに設定した状態では、標準偏差σが５ＬＳＢｒｍｓ以下であるのに対して、周波数ｆ２を１６０．０２ｋＨｚに設定した状態では、標準偏差σが２５ＬＳＢｒｍｓまで増大していた。
【０１１８】
このように特定の周波数で生じるノイズ増大は、入力データＩＮの平均値が整数（例えば「８」）よりも僅かに小さくなると、先出の図４で示したように、入力データＩＮがクロック信号ＣＬＫの複数周期に亘って「８」に維持された後、一周期だけ「７」に微小変化するという状態が繰り返されることに起因する。
【０１１９】
一方、入力データＩＮのデータ分散処理あり（実線）では、周波数ｆ２を１６０．０２ｋＨｚに設定した状態であっても、標準偏差σがほぼ８ＬＳＢｒｍｓまで低下することが確認された。従って、本適用例の周波数測定回路３００であれば、入力信号ＩＮ１及びＩＮ２の差分周波数を精度良く測定することが可能となる。
【０１２０】
＜電子機器への適用例＞
図１４及び図１５は、それぞれ周波数測定回路が搭載される電子機器の第１構成例（リモコン）を示すブロック図及び外観図である。本構成例のリモコン４００は、その内部にＭＥＭＳ［micro electro mechanical systems］モーションセンサ４１０及び４２０と、差分周波数測定ＩＣ４３０と、マイコン４４０と、を有する。
【０１２１】
ＭＥＭＳモーションセンサ４１０及び４２０は、それぞれ、リモコン４００に設けられたボタンの動き（押し具合）に応じて、互いに異なる出力特性（感受性）を持って周波数が変化する入力信号ＩＮ１及びＩＮ２を生成する。例えば、或るボタンが押下されたときに、ＭＥＭＳモーションセンサ４１０は、ボタンの動きに対して入力信号ＩＮ１の周波数を比較的緩慢に変化させる一方、ＭＥＭＳモーションセンサ４２０は、ボタンの動きに対して入力信号ＩＮ２の周波数を比較的急峻に変化させる。その結果、入力信号ＩＮ１及びＩＮ２の差分周波数は、ボタンの動きに応じて変化することになる。
【０１２２】
差分周波数測定ＩＣ４３０は、先の周波数測定回路３００を集積化して成り、入力信号ＩＮ１及びＩＮ２の差分周波数に応じた出力データＯＵＴを生成するモノリシック半導体装置である。なお、周波数測定回路３００を半導体装置として実現するのではなく、市販のディスクリート部品を用いて組み立てることも可能である。
【０１２３】
マイコン４４０は、出力データＯＵＴに応じた演算処理を行い、ボタンが押されているか否かをデジタル的に検出するだけでなく、ボタンがどの程度の力で押されているかをアナログ的に検出する。
【０１２４】
本構成例のリモコン４００であれば、例えば、ボタンを強く押下したときには第１の処理を行う一方、ボタンを弱く押下したときには第２の処理を行うというように、単一のボタンに複数の機能を持たせることができるので、リモコン４００の多機能化と小型化を両立することが可能となる。
【０１２５】
図１６は、電子機器の第２構成例（センシング機器）を示すブロック図である。第２構成例の電子機器５００は、センサ５１０と、ＡＤコンバータ５２０と、データ分散回路５３０と、デジタルフィルタ回路５４０と、マイコン５５０と、を有する。
【０１２６】
センサ５１０は、アナログのセンサ信号Ｄａを生成する。センサ５１０としては、光センサ、温度センサ、モーションセンサなど、いかなるセンサを用いても構わない。
【０１２７】
ＡＤコンバータ５２０は、アナログのセンサ信号ＤａをＡＤ変換してデジタルの入力データＩＮを生成する。
【０１２８】
データ分散回路５３０は、入力データＩＮが同一の連続データから微小値だけ変化したときに、その変化量を複数回に分散させて連続データに順次加えながら分散入力データＩＮ’を生成し、これを後段のデジタルフィルタ回路５４０に出力する。なお、データ分散回路５３０の構成及び動作は、先のデータ分散部２１０と同一であるため、重複した説明は割愛する。
【０１２９】
デジタルフィルタ回路５４０は、分散入力データＩＮ’に所定のフィルタ処理を施して出力データＯＵＴを生成する。なお、デジタルフィルタ回路５４０としては、例えば、図１のデジタルフィルタ回路１００を用いることができる。
【０１３０】
マイコン５５０は、出力データＯＵＴに応じた処理を行う処理装置である。なお、処理装置としては、マイコン５５０に限らず、ＤＳＰ［digital signal processor］やＦＰＧＡ［field-programmable gate array］、或いは、パソコンなどを用いることもできる。
【０１３１】
このように、データ分散回路５３０は、リモコンだけでなく、様々なセンシング機器にも適用することが可能である。
【０１３２】
図１７は、電子機器の第３構成例（オーディオ機器）を示すブロック図である。本構成例の電子機器５００は、先の第２構成例とほぼ同様の構成であり、センサ５１０に代えてマイク５６０を有し、マイコン５５０に代えて録音装置５７０を有する。このように、データ分散回路５３０は、オーディオ機器にも適用することが可能である。
【０１３３】
＜差分周波数測定回路＞
図１８は、差分周波数測定回路の第１構成例を示すブロック図である。本構成例の差分周波数測定回路６００は、入力信号ＩＮ１（周波数：ｆ１）と入力信号ＩＮ２（周波数：ｆ２＜ｆ１）との差分周波数（ｆ１−ｆ２）に応じた出力信号ＯＵＴを生成する回路であり、差分信号生成部６１０−Ｘ（ただしＸ＝１、２、…、ｘ）と、加算部６２０と、ローパスフィルタ部６３０と、遅延部６４０−Ｙ（ただしＹ＝１、２、…、ｙ（＝ｘ−１））と、を有する。
【０１３４】
差分信号生成部６１０−Ｘは、入力信号ＩＮ１及びＩＮ２の差分周波数（ｆ１−ｆ２）に応じたｎビットの差分データＢＸを生成する回路ブロックであり、Ｄフリップフロップ６１１−Ｘと、カウンタ部６１２−Ｘと、を含む。なお、差分信号生成部６１０−Ｘは、２m個（ただしｍは自然数）設けることが望ましい。このような構成とすることにより、加算部６２０で生成される総和データＣが（ｎ＋ｍ）ビットとなるので、差分周波数測定回路６００の設計が容易となる。
【０１３５】
Ｄフリップフロップ６１１−Ｘは、入力信号ＩＮ１がクロック信号として入力され、入力信号ＩＮ２がデータ信号として入力される順序回路である。
【０１３６】
カウンタ部６１２−Ｘは、ゲート信号Ｓｇ（周波数：ｆｇ）によって定まるゲート期間（＝１／ｆｇ）毎に、Ｄフリップフロップ６１１−Ｘで生成される出力信号ＡＸのパルス数をカウントし、そのカウント値をｎビットの差分データＢＸとして出力する。
【０１３７】
加算部６２０は、差分データＢＸの総和を取ることにより、（ｎ＋ｍ）ビットの総和データＣを生成する。
【０１３８】
ローパスフィルタ部６３０は、総和データＣにローパスフィルタ処理を施して出力信号ＯＵＴを生成するデジタルフィルタ回路である。
【０１３９】
遅延部６４０−Ｙは、入力信号ＩＮ１が複数の差分信号生成部６１０−Ｘに対して各々異なる位相で入力されるように遅延を与える。図１８の例において、差分信号生成部６１０−１には、入力信号ＩＮ１が遅延なく入力されている。また、差分信号生成部６１０−２には、入力信号ＩＮ１を遅延部６４０−１で１回遅延させた遅延入力信号ＩＮ１ｄ１が入力されている。また、差分信号生成部６１０−ｘには、入力信号ＩＮ１を遅延部６４０−１〜ｙでＹ回遅延させた遅延信号ＩＮ１ｄｙが入力されている。
【０１４０】
なお、遅延部６４０−Ｙとしては、バッファ（ないしはディレイバッファ）を用いることができる。バッファは、インバータを偶数個直列に接続することで形成される。なお、バッファのうち、遅延量の大きいものはディレイバッファと呼ばれる。ディレイバッファは、インバータの個数を増やすか、或いは、２つのインバータ間に抵抗とキャパシタを挿入して遅延を持たせることにより形成される。
【０１４１】
なお、２m個の差分信号生成部６１０−Ｘを設ける場合には、入力信号ＩＮ１の周期Ｔ１（＝１／ｆ１）に対して、遅延部６４０−Ｙ毎の遅延量をＴ１／２mに設定することが望ましい。
【０１４２】
このように、複数の差分信号生成部６１０−Ｘに対して入力信号ＩＮ１を異なる位相で入力することにより、ローパスフィルタ部６３０のカットオフ周波数を不要に低下させることなく、出力信号ＯＵＴのノイズを抑制することが可能となる。例えば、差分信号生成部６１０−Ｘを２m個設けた場合には、出力信号ＯＵＴのビット数がｍビット増加するので、出力信号ＯＵＴのノイズは１／２mになる。
【０１４３】
図１９は、入力信号ＩＮ１及びＩＮ２の差分周波数（ｆ１−ｆ２）と出力信号ＯＵＴの標準偏差σとの相関図である。図中の実線は、複数の差分信号生成部６１０−Ｘに対して入力信号ＩＮ１を異なる位相で入力した場合の挙動を示しており、図中の破線は、差分信号生成部６１０を一つだけ設けた場合の挙動（従来の挙動）を示している。
【０１４４】
図中の実線と破線を比べると明らかなように、複数の差分信号生成部６１０−Ｘに対して入力信号ＩＮ１を異なる位相で入力することにより、出力信号ＯＵＴの標準偏差σが大幅に低下することが確認された。従って、本構成例の周波数測定回路６００であれば、入力信号ＩＮ１及びＩＮ２の差分周波数を精度良く測定することが可能となる。
【０１４５】
なお、図１８では、差分信号生成部６１０−Ｘに単一のＤフリップフロップ６１１−Ｘが含まれている構成を例示したが、入力信号ＩＮ１及びＩＮ２は、互いに非同期で入力されるので、メタステーブル対策が必要となる。
【０１４６】
図２０は、メタステーブル対策の第１例を示す図である。本構成例のＤフリップフロップ６１１−Ｘは、Ｄフリップフロップ６１１ａ及び６１１ｂを含む。Ｄフリップフロップ６１１ａには、入力信号ＩＮ１（または遅延入力信号ＩＮ１ｄＹ）がクロック信号として入力されており、入力信号ＩＮ２がデータ信号として入力されている。一方、Ｄフリップフロップ６１１ｂには、入力信号ＩＮ１（または遅延入力信号ＩＮ１ｄＹ）がクロック信号として入力されており、Ｄフリップフロップ６１１ａの出力信号がデータ信号として入力されている。
【０１４７】
図２１は、メタステーブル対策の第２例を示す図である。本構成例のＤフリップフロップ６１１−Ｘは、Ｄフリップフロップ６１１ａ及び６１１ｂと、インバータ６１１ｃと、を含む。Ｄフリップフロップ６１１ａには、入力信号ＩＮ１（または遅延入力信号ＩＮ１ｄＹ）がクロック信号として入力されており、入力信号ＩＮ２がデータ信号として入力されている。一方、Ｄフリップフロップ６１１ｂには、入力信号ＩＮ１（または遅延入力信号ＩＮ１ｄＹ）の論理反転信号がクロック信号として入力されており、Ｄフリップフロップ６１１ａの出力信号がデータ信号として入力されている。
【０１４８】
図２２は、差分周波数測定回路の第２構成例を示すブロック図である。本構成例の差分周波数測定回路６００は、２個の差分信号生成部６１０−Ｘ（ただし、Ｘ＝１、２）を設けた構成である。本構成例であれば、入力信号ＩＮ１の周期Ｔ１に対して、遅延部６４０の遅延量をＴ１／２に設定することが望ましいので、遅延部６４０として単純なインバータを用いることができる。
【０１４９】
図２３は、差分周波数測定回路の第３構成例を示すブロック図である。本構成例の差分周波数測定回路６００は、４個の差分信号生成部６１０−Ｘ（ただし、Ｘ＝１、２、３、４）を設けた構成である。本構成例において、例えばｆ１＝１００ｋＨｚ（Ｔ１＝１０μｓ）である場合、遅延部６４０−Ｙ（ただし、Ｙ＝１、２、３）毎の遅延量は、２．５μｓ（＝１０μｓ／２2）となる。そのため、遅延部６４０−Ｙを一般的なインバータ（遅延量：１ｎｓ以下）のみで形成しようとすると、多くの素子が必要となるので、遅延部６４０−Ｙの回路規模が大きくなってしまう。
【０１５０】
そこで、第３構成例の差分周波数測定回路６００は、周波数ｆｓ（例えば１０ＭＨｚ）のクロック信号ＣＬＫに同期して入力信号ＩＮ１を遅延させるＤフリップフロップを用いて、遅延部６４０−Ｙを形成する構成とされている。このような構成とすることにより、遅延部６４０−Ｙの回路規模を不要に増大させずに済む。
【０１５１】
図２４は、差分周波数測定回路の第４構成例を示すブロック図である。本構成例の差分周波数測定回路６００は、第３構成例（図２３）と同様の構成であり、遅延部６４０−１をＤフリップフロップで形成する一方、遅延部６４０−２及び６４０−３をいずれもインバータで形成する点に特徴を有している。なお、遅延部６４０−２では、入力信号ＩＮ１にインバータ遅延を与えることにより遅延入力信号ＩＮ１ｄ２が生成されている。また、遅延部６４０−３では、遅延部６４０−１で生成される遅延入力信号ＩＮ１ｄ１にインバータ遅延を与えることにより遅延入力信号ＩＮ１ｄ３が生成されている。このような構成とすることにより、遅延部６４０−Ｙの回路規模をさらに縮小することが可能となる。
【０１５２】
図２５は、差分周波数測定回路の第５構成例を示すブロック図である。本構成の差分周波数測定回路６００は、第１構成例（図１８）と同様の構成であり、入力信号ＩＮ１ではなく入力信号ＩＮ２に遅延を与える構成とされている。このように、複数の差分信号生成部６１０−Ｘに対して入力信号ＩＮ２を異なる位相で入力する構成とすることにより、第１構成例と同様、出力信号ＯＵＴのノイズを低減して、入力信号ＩＮ１及びＩＮ２の差分周波数を精度良く測定することが可能となる。
【０１５３】
図２６は、差分周波数測定回路の第６構成例を示すブロック図である。本構成例の差分周波数測定回路６００は、第３構成例（図２３）と同様の構成であり、加算部６２０に代えてセレクタ部６５０を設けると共に、分周部６６０を別途追加した構成とされている。
【０１５４】
セレクタ部６５０は、２ビットの選択信号ＭＵＸ２に応じて４系統の差分信号Ｂ１〜Ｂ４を巡回的に選択出力する。例えば、セレクタ部６５０は、選択信号ＭＵＸ２が「１１」であるときに差分信号Ｂ１を選択出力し、選択信号ＭＵＸ２が「１０」であるときに差分信号Ｂ２を選択出力し、選択信号ＭＵＸ２が「０１」であるときに差分信号Ｂ３を選択出力し、選択信号ＭＵＸ２が「００」であるときに差分信号Ｂ４を選択出力する。
【０１５５】
分周部６６０は、１０ＭＨｚのクロック信号ＣＬＫから１０ｋＨｚの上位ビット信号ＢＩＴａと２０ｋＨｚの下位ビット信号ＢＩＴｂを生成し、これらを２ビットの選択信号ＭＵＸ２としてセレクタ部６５０に出力する一方、上位ビット信号ＢＩＴａのみをゲート信号Ｓｇとして差分信号生成部６１０−Ｘに出力する。
【０１５６】
このような構成とすることにより、ローパスフィルタ部６３０から出力される選択出力信号Ｃのサンプル数を増やすことができるので、入力信号ＩＮ１及びＩＮ２の差分周波数を精度良く測定することが可能となる。
【０１５７】
また、加算部６２０またはセレクタ部６５０と、ローパスフィルタ部６３０との間に、先出のデータ分散部２１０（図６）を挿入することより、さらなるノイズ低減を図ることも可能である。
【０１５８】
なお、上記で説明した差分周波数測定回路６００は、先出の差分周波数測定回路３００と同じく、様々な電子機器に組み込むことが可能である。
【０１５９】
＜周波数測定回路への適用例＞
図２７は、周波数測定回路への適用例を示すブロック図である。本構成例の周波数測定回路７００は、第１構成例（図１８）の差分周波数測定回路６００をシングル入力形式に変更した構成であり、差分信号生成部６１０−Ｘに代えてカウンタ部７１０−Ｘ（ただしＸ＝１、２、…、ｘ）が設けられている以外、基本的な構成は第１構成例と同様である。
【０１６０】
カウンタ部７１０−Ｘは、ゲート信号Ｓｇによって定まるゲート期間毎に入力信号ＩＮ（または遅延入力信号ＩＮｄＹ）のパルス数をカウントしてカウント値ＢＸを出力する。
【０１６１】
このように、複数のカウンタ部７１０−Ｘに対して入力信号ＩＮを異なる位相で各々入力することにより、入力信号ＩＮの周波数を精度良く測定することが可能となる。
【０１６２】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１６３】
本明細書中に開示されている種々の発明のうち、第１の発明に係るデータ分散回路は、例えば、センサの信号処理部、オーディオ機器、及び、画像処理装置（デジタルスチルカメラ、デジタルビデオカメラ、ＤＶＤ再生装置）などに利用することが可能である。
【０１６４】
また、本明細書中に開示されている種々の発明のうち、第２の発明に係る周波数測定回路は、例えば、リモコンのスイッチ判定回路、ＰＬＬ回路、及び高周波回路（無線通信回路）などに利用することが可能である。
【符号の説明】
【０１６５】
１００    デジタルフィルタ回路
１０１    乗算部
１０２    加算部
１０３    遅延部
１０４    乗算部
２００    データ処理回路
２１０    データ分散部
２１１    連続データ保持部
２１１ａ    入力遅延レジスタ
２１１ｂ    一致判定部
２１１ｃ    連続データレジスタ
２１２    微小変化検出部
２１３    連続回数検出部
２１４    制御部
２１５    セレクタ部
２１６    ＯＲゲート部
２１７    乗算部
２１８    データ分散処理部
２１８ａ〜２１８ｅ    レジスタ
２１９ａ〜２１９ｃ    加算部
２２０    デジタルフィルタ部
３００    差分周波数測定回路
３１０、３２０    カウンタ部（短ゲートタイムカウンタ部）
３３０    減算部
３４０    データ分散部
３５０    ローパスフィルタ部
４００    電子機器（リモコン）
４１０、４２０    ＭＥＭＳモーションセンサ
４３０    差分周波数測定ＩＣ
４４０    マイコン
５００    電子機器（センシング機器、オーディオ機器など）
５１０    センサ（光、温度、モーションなど）
５２０    ＡＤコンバータ
５３０    データ分散回路
５４０    デジタルフィルタ回路
５５０    マイコン
５６０    マイク
５７０    録音装置
６００    差分周波数測定回路
６１０    差分信号生成部
６１１    Ｄフリップフロップ
６１１ａ、６１１ｂ    Ｄフリップフロップ
６１１ｃ    インバータ
６１２    カウンタ部
６２０    加算部
６３０    ローパスフィルタ部
６４０    遅延部（Ｄフリップフロップ、インバータなど）
６５０    セレクタ部
６６０    分周部
７００    周波数測定回路
７１０    カウンタ部
７２０    加算部
７３０    ローパスフィルタ部
７４０    遅延部
【図１】
2014053761.tif 000003
【図２】
2014053761.tif 000004
【図３】
2014053761.tif 000005
【図４】
2014053761.tif 000006
【図５】
2014053761.tif 000007
【図６】
2014053761.tif 000008
【図７】
2014053761.tif 000009
【図８】
2014053761.tif 000010
【図９】
2014053761.tif 000011
【図１０】
2014053761.tif 000012
【図１１】
2014053761.tif 000013
【図１２】
2014053761.tif 000014
【図１３】
2014053761.tif 000015
【図１４】
2014053761.tif 000016
【図１５】
2014053761.tif 000017
【図１６】
2014053761.tif 000018
【図１７】
2014053761.tif 000019
【図１８】
2014053761.tif 000020
【図１９】
2014053761.tif 000021
【図２０】
2014053761.tif 000022
【図２１】
2014053761.tif 000023
【図２２】
2014053761.tif 000024
【図２３】
2014053761.tif 000025
【図２４】
2014053761.tif 000026
【図２５】
2014053761.tif 000027
【図２６】
2014053761.tif 000028
【図２７】
2014053761.tif 000029