(57)【要約】【課題】大電力で動作するスイッチング素子チップと、制御用ＩＣチップとを同時に搭載した半導体装置において、高い信頼性を得る。【解決手段】この半導体装置１０においては、下側が、リードフレーム２０によって一定電位（接地電位）とされる。このため、ＨＥＭＴチップ３０においては、基板裏面電極３６を介して基板３１も接地電位とされ、制御用ＩＣチップ４０の裏面側も制御用ＩＣチップ裏面電極４２を介して接地電位とされる。また、上側においても、ソース電極３３は制御用ＩＣチップ４０における制御用電極４１と接続される。この制御用電極４１はＧＮＤ端子（リード６０）と接続されている。このため、ＨＥＭＴチップ３０、制御用ＩＣチップ４０の裏面側全体が接地電位とされ、かつ上面側においてもソース電極３３及びこれと接続された箇所が接地電位とされる。【選択図】図２
2014099535.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極の電圧によって１対の主電極間に流れる電流のオン・オフが制御されるスイッチング素子が形成されたスイッチング素子チップと、前記スイッチング素子の制御を行う制御用ＩＣが形成され前記スイッチング素子チップとは別体とされた制御用ＩＣチップとが、同一のパッケージ内に設けられた構成を具備する半導体装置であって、
前記スイッチング素子チップと前記制御用ＩＣチップとを上面に搭載するリードフレームを具備し、
前記スイッチング素子における前記電流は、前記スイッチング素子チップを構成する半導体層の面内方向を流れ、
前記パッケージ内において、前記リードフレームの上面側で、
前記スイッチング素子チップにおける前記ゲート電極と、前記スイッチング素子チップにおける１対の主電極のうちの接地電位に近い側の電極が印加される主電極と、がそれぞれ前記制御用ＩＣチップと接続されたことを特徴とする半導体装置。
【請求項２】
前記リードフレームは接地電位とされたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スイッチング素子チップを構成する半導体層は、ＩＩＩ族窒化物半導体で構成されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記スイッチング素子はＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記制御用ＩＣチップには温度センサが搭載され、前記制御用ＩＣチップは、前記温度センサによって検知された温度に応じて前記ゲート電極の電位を制御して前記スイッチング素子チップにおいて流れる前記電流を遮断する動作を行うことを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
【請求項６】
前記ゲート電極の電位を制御するために外部から入力された入力信号が入力され、当該入力信号における立ち上がり及び／又は立ち下がり速度を変化させた出力信号を出力して前記ゲート電極に印加するスイッチング速度調整回路が、前記制御用ＩＣチップに設けられたことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。
【請求項７】
前記スイッチング速度調整回路には、前記制御用ＩＣチップの主電源と接続された１対の端子のうちの少なくとも一方と抵抗を介して接続されるスイッチング速度調整端子が設けられ、
前記スイッチング速度調整用回路は、前記入力信号によってスイッチング制御されることによって、前記スイッチング速度調整端子を前記ゲート電極に接続する動作を行うことを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層の面内方向に駆動電流が流されて動作するパワー半導体素子を用いたＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）の構造に関する。
【背景技術】
【０００２】
近年、大電流をスイッチングする動作を行うパワー半導体素子として、ＩＩＩ族窒化物化合物半導体（ＧａＮ：Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ  等）を用いたものが使用されており、例えばＧａＮ系のＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）は、特に大電力で動作することができるため、特に好ましく使用されている。ＨＥＭＴにおいては、例えばＧａＮ等からなる半導体層の表面にソース電極、ドレイン電極が形成され、ソース電極とドレイン電極間の電流が半導体層の面内方向で流れ、この電流のオン・オフがやはり表面に形成されたゲート電極の電位で制御される。
【０００３】
このような、ＧａＮ系のＨＥＭＴの特にソース電極とドレイン電極間には高電圧が印加されて動作するため、これを内蔵する半導体モジュール（半導体装置）には、高い耐湿性や耐電圧性が要求される。特許文献１には、特にこうしたＨＥＭＴチップを実装する半導体モジュールの構造が記載されている。
【０００４】
この半導体モジュールにおいては、ＨＥＭＴが形成された半導体チップ（ＨＥＭＴチップ）の表面が樹脂層の多層構造で覆われ、更に全体が樹脂層で封止されている。この構造によって、長期間にわたり高い信頼性でこの半導体モジュールを使用することができる。
【０００５】
また、一般に、大電力で動作するスイッチング素子をより安全に使用する際には、スイッチング素子と、制御用ＩＣとが組み合わせて使用されたＩＰＭ（ＩＰＭ：Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）の形態で使用される場合が多い。制御用ＩＣは、スイッチング素子に異常が発生した場合、例えば温度が異常に上昇した場合には、強制的にスイッチング素子をオフし、電流を遮断させる動作を行う。これによって、このスイッチング素子を安全に使用することができる。
【０００６】
こうしたＩＰＭの構成は、例えば、特許文献２に記載されている。この構成においては、通常は、シリコンで構成されたスイッチング素子（パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等）が形成されたスイッチング素子チップと、制御用ＩＣが形成された制御用ＩＣチップとは、別体で製造される。発熱量の大きなスイッチング素子チップの放熱性と、制御用ＩＣチップによる制御性を両立させるように、各々が異なるリードフレームに搭載されている。制御用ＩＣチップには温度センサが搭載され、その温度が異常に上昇した場合には、強制的にスイッチング素子をオフする。これにより、スイッチング素子を安全かつ高い信頼性をもって使用することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１６４９３７号公報
【特許文献２】特開２０１１−１９９１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、制御用ＩＣチップは通常のＩＣと同様の構成をもつため、通常はシリコンで構成される。これに対して、前記の通り、ＨＥＭＴ（スイッチング素子）チップは、化合物半導体で構成される。ＩＰＭにおいては、こうした２つのチップを同一のパッケージ内に搭載し、接続する必要がある。
【０００９】
しかしながら、高電圧が印加されて動作するＨＥＭＴチップと、これに比べて低電圧で精密な動作を行う制御用ＩＣチップが形成されたシリコンチップとを同一のパッケージ内に搭載することは容易ではない。
【００１０】
特に、ＨＥＭＴにおいては、一般にはノーマリーオン型が容易に製造されるのに対して、ノーマリーオフ型を製造することは困難である。このため、ＨＥＭＴをオン動作させるためのゲート電圧（閾値）は、シリコンのパワーＭＯＳＦＥＴ等と比べると低い。一方で、ＨＥＭＴにおけるドレイン電極には、前記の通り、高電圧が印加される。こうした場合においては、そのスイッチング動作におけるノイズの影響は大きくなる。特に、別体のチップに形成された制御用ＩＣからＨＥＭＴのゲート電圧を制御する場合には、この影響は大きくなる。
【００１１】
このため、大電力で動作するスイッチング素子チップと、制御用ＩＣチップとを同時に搭載した半導体装置において、高い信頼性を得ることは困難であった。特に、スイッチング素子としてＨＥＭＴを用いた場合には、高い信頼性を得ることは困難であった。
【００１２】
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、ゲート電極の電圧によって１対の主電極間に流れる電流のオン・オフが制御されるスイッチング素子が形成されたスイッチング素子チップと、前記スイッチング素子の制御を行う制御用ＩＣが形成され前記スイッチング素子チップとは別体とされた制御用ＩＣチップとが、同一のパッケージ内に設けられた構成を具備する半導体装置であって、前記スイッチング素子チップと前記制御用ＩＣチップとを上面に搭載するリードフレームを具備し、前記スイッチング素子における前記電流は、前記スイッチング素子チップを構成する半導体層の面内方向を流れ、前記パッケージ内において、前記リードフレームの上面側で、前記スイッチング素子チップにおける前記ゲート電極と、前記スイッチング素子チップにおける１対の主電極のうちの接地電位に近い側の電極が印加される主電極と、がそれぞれ前記制御用ＩＣチップと接続されたことを特徴とする。
本発明の半導体装置において、前記リードフレームは接地電位とされたことを特徴とする。
本発明の半導体装置において、前記スイッチング素子チップを構成する半導体層は、ＩＩＩ族窒化物半導体で構成されたことを特徴とする。
本発明の半導体装置において、前記スイッチング素子はＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする。
本発明の半導体装置において、前記制御用ＩＣチップには温度センサが搭載され、前記制御用ＩＣチップは、前記温度センサによって検知された温度に応じて前記ゲート電極の電位を制御して前記スイッチング素子チップにおいて流れる前記電流を遮断する動作を行うことを特徴とする。
本発明の半導体装置は、前記ゲート電極の電位を制御するために外部から入力された入力信号が入力され、当該入力信号における立ち上がり及び／又は立ち下がり速度を変化させた出力信号を出力して前記ゲート電極に印加するスイッチング速度調整回路が、前記制御用ＩＣチップに設けられたことを特徴とする。
本発明の半導体装置において、前記スイッチング速度調整回路には、前記制御用ＩＣチップの主電源と接続された１対の端子のうちの少なくとも一方と抵抗を介して接続されるスイッチング速度調整端子が設けられ、前記スイッチング速度調整用回路は、前記入力信号によってスイッチング制御されることによって、前記スイッチング速度調整端子を前記ゲート電極に接続する動作を行うことを特徴とする。
【発明の効果】
【００１４】
本発明は以上のように構成されているので、大電力で動作するスイッチング素子チップと、制御用ＩＣチップとを同時に搭載した半導体装置において、高い信頼性を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る半導体装置の構成を示す上面透視図である。
【図２】本発明の実施の形態に係る半導体装置の構成を模式的に示す断面図である。
【図３】本発明の実施の形態に係る半導体装置において用いられる端子を模式的に示す構成図である。
【図４】本発明の実施の形態に係る半導体装置の変形例の構成を模式的に示す断面図である。
【図５】本発明の実施の形態に係る半導体装置において用いられるスイッチング速度調整回路（制御用ＩＣ）の構成の例を示す図である。
【図６】スイッチング速度調整回路の入力信号ＶＩＮと出力信号ＶＧの関係を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置においては、化合物半導体で構成され、スイッチング素子が形成されたチップ（スイッチング素子チップ）と、シリコンで構成され、制御用ＩＣが形成されたチップ（制御用ＩＣチップ）とが、同一のリードフレームに搭載される。
【００１７】
図１は、この半導体装置（半導体モジュール）１０の上面透視図であり、図２は、その断面を模式的に示す図、図３は、この内部で構成される端子の構成を模式的に示す図である。この半導体装置１０においては、単一のリードフレーム２０が用いられ、その上面に、ＨＥＭＴチップ（スイッチング素子チップ）３０と制御用ＩＣチップ４０が搭載されている。なお、図２（断面図）は、断面構造を模式的に示しており、ＨＥＭＴチップ３０、制御用ＩＣチップ４０の上の各電極、各リードの配置は図１とは異なって示されている。
【００１８】
ＨＥＭＴチップ３０は、例えば特許文献１に記載されたものと同様である。図２に示されるように、ＨＥＭＴチップ３０においては、基板３１上にＩＩＩ族窒化物半導体層３２が形成され、窒化物半導体層３２中にＨＥＭＴが形成されている。窒化物半導体層３２は、電子走行層３２１とバリア層３２２で構成される。窒化物半導体層３２の表面（図２における上面）に、ソース電極３３、ドレイン電極３４、ゲート電極３５が形成されている。その動作時には、通常はソース電極３３が接地電位とされ、ドレイン電極３４に高電圧（１０Ｖ以上）が印加される。図２に示されるように、１対の主電極となるソース電極３３・ドレイン電極３４間における電子走行層３２１中のチャネルのオン・オフがゲート電極３５の電位によって制御される。すなわち、このＨＥＭＴチップ３０においては、動作電流は窒化物半導体層３２の面内方向（図２における横方向）に流れる。チャネルがオンとされる電位（閾値）は、正電位であるものとする。すなわち、このＨＥＭＴは、ノーマリーオフ型とされており、ゲート電極３５のソース電極３３に対する電位ＶＧがｈｉｇｈレベルの場合にオン、ｌｏｗレベルの場合にオフとなる。
【００１９】
基板３１は、例えば特開２０１１−１８８４４号公報に記載されるように、導電性のものを用いることができる。こうした基板３１の材料としては、導電性のシリコン、ＳｉＣ、ＧａＮ等の単結晶を用いることができる。また、基板３１の裏面（図２における下面）には、基板裏面電極３６が形成されている。一般に、基板裏面電極３６（基板３１）とソース電極３３とは同電位（接地電位）とされる。基板裏面電極３６は、導電性接着剤によってリードフレーム２０に接合されている。
【００２０】
制御用ＩＣチップ４０は、シリコンで構成され、ＨＥＭＴチップ３０と別体とされる。制御用ＩＣチップ４０は、通常のシリコンＩＣチップと同様の構造を具備し、その上面側には、ＭＯＳＦＥＴを用いた通常の制御回路が形成されており、この制御回路に用いられる制御用電極４１がその表面に複数形成されている。制御用電極４１は図２においては２つのみ示されているが、実際には図１、３に示されるように、用途、接続に応じて多数が形成されている。また、制御用ＩＣチップ４０の裏面にも、制御用ＩＣチップ裏面電極４２が形成されている。
【００２１】
図１に示されるように、この半導体装置１０は、矩形体形状のモールド層５０底面の４方の端部にリード６０が設けられたＱＦＮ（Ｑｕａｄ  Ｆｏｒ  Ｎｏｎ−Ｌｅａｄ）型とされる。ただし、図１の構成においては、左端面側におけるリード６０は使用されておらず、上端面側、右端面側、下端面側のリード６０のみがＨＥＭＴチップ３０又は制御用ＩＣチップ４０の端子と接続されている。ＨＥＭＴチップ３０における各電極、制御用ＩＣチップ４０における制御用電極４１、リード６０との間は、上面側においてボンディングワイヤ７０によって接続されている。なお、図１においては、右端面側の一番上のリード６０は、リードフレーム２０と一体化されている。この半導体装置１０の大きさは、上記のモールド層５０と等しく、例えば８ｍｍ×８ｍｍ×（厚さ）０．８５ｍｍ程度である。
【００２２】
ここで、図３に示されるように、ＨＥＭＴチップ３０において設けられた端子は、ドレイン電極３４に対応する端子Ｄ、ソース電極３３に対応する端子Ｓ、ゲート電極３５に対応する端子Ｇである。
【００２３】
一方、制御用ＩＣチップ４０に設けられた端子は、ＶＣＣ、ＥＮＯ、ＥＮＩ、ＶＰＷ、ＶＩＮ、ＣＴＬ、ＧＮＤ、ＶＧである。ここで、端子ＶＣＣはこの制御用ＩＣチップの主電源となる電圧の供給端子であり、端子ＧＮＤ（接地電位）間と端子ＶＣＣ間に例えば５Ｖの直流電圧が主電源として印加される。端子ＶＩＮは、ＨＥＭＴのオン・オフを制御するための外部入力端子である。後述するように、端子ＶＩＮに入力された入力信号（ＶＩＮ）に対して制御用ＩＣチップ４０が出力した出力信号ＶＧがＨＥＭＴの端子Ｇ（ゲート電極３５）に直接入力される。
【００２４】
端子ＥＮＩ、ＥＮＯは、保護機能に関わる端子である。ＥＮＩは、この保護機能をＥｎａｂｌｅとする信号を入力する端子であり、ＥＮＯは、保護回路が機能してＨＥＭＴチップを強制的にオフする場合（例えば後述するような温度上昇があった場合）にその検出信号を出力する端子である。端子ＶＰＷ、ＣＴＬはスイッチング速度調整端子であり、これを用いてＨＥＭＴのスイッチング速度（ＶＧの立ち上がり、立ち下がり速度）を制御することができる。
【００２５】
図２に示されるように、この半導体装置１０においては、図２における下側が、リードフレーム２０によって一定電位（接地電位）とされる。このため、ＨＥＭＴチップ３０においては、基板裏面電極３６を介して基板３１も接地電位とされ、制御用ＩＣチップ４０の裏面側も制御用ＩＣチップ裏面電極４２を介して接地電位とされる。また、図１に示されるように、上側においても、ソース電極３３は、ボンディングワイヤ７０を介して制御用ＩＣチップ４０における制御用電極４１と接続される。この制御用電極４１は、やはりボンディングワイヤ７０を介して右端面側のＧＮＤ端子（リード６０）と接続されている。このため、図２の構造においては、ＨＥＭＴチップ３０、制御用ＩＣチップ４０の裏面側全体が接地電位とされ、かつ上面側においてもソース電極３３及びこれと接続された箇所が接地電位とされる。
【００２６】
最も高電位とされる端子Ｄ（ドレイン電極３４）に接続されたリード６０は、図１における上端面側の複数のリード６０に接続される。また、端子Ｄは、１本のボンディングワイヤ７０を介して制御用ＩＣチップ４０における一つの制御用電極４１にも接続される。接地電位とされる端子Ｓ（ソース電極３３）に接続されたリード６０、あるいは端子ＧＮＤとなるリード６０は、下端面側、あるいは右端面側に設けられ、端子Ｄに接続されたリード６０と離されて設置され、これらの間には充分な沿面距離が確保されるため、端子Ｄと端子Ｓ間における耐圧は確保される。なお、端子Ｄ、Ｓを介して大電流が流されるために、これらの端子とリード６０との接続には、複数のボンディングワイヤ７０が並列に用いられる。
【００２７】
一方、この半導体装置１０における動作電流のオン・オフを直接制御するＶＧは、ＶＩＮを入力として制御用ＩＣチップ４０で生成され、ＨＥＭＴチップ３０側のゲート電極３５にボンディングワイヤ７０を介して入力される。ＨＥＭＴチップ３０におけるゲート電極３５、制御用ＩＣチップ４０における端子ＶＧ（制御用電極４１）の位置を近接させることによって、このボンディングワイヤ７０を短くすることができる。
【００２８】
ＶＧは、ＨＥＭＴのスイッチング動作を直接制御する電圧であるために、この半導体装置１０においては、最も精密な制御が要求され、ノイズの影響を最も除去すべき信号電圧である。特に、ＨＥＭＴがノーマリーオフ型でありその閾値が低い場合には、ＶＧの制御には高い精度が要求される。
【００２９】
図１〜３の構成においては、ＨＥＭＴチップ３０、制御用ＩＣチップ４０の裏面側全体が接地電位に保たれ、かつＨＥＭＴチップ３０の上面側においては、必要最小限の部分（ドレイン電極３４、ゲート電極３５及びこれらと接続された部分）のみがこれと異なる電位とされる。また、ＨＥＭＴチップ３０におけるゲート電極３５と制御用ＩＣチップ４０におけるＶＧ端子（制御用電極４１）の位置を近接させ、ボンディングワイヤ７０を短くすることによって、ノイズの影響を低減することができる。また、図１に示されるように、ソース電極３３及びＧＮＤ端子と接続され接地電位とされたボンディングワイヤ７０が、このＶＧ端子と接続されたボンディングワイヤ７０と近接している。
【００３０】
このため、この半導体装置１０においては、モールド層５０で封止された部分の中で、ゲート電極３５及びこれに接続されたボンディングワイヤ７０に対するシールド構造が形成され、ＶＧに対するノイズの影響が低減される。すなわち、ＶＧの制御が高精度となり、ＨＥＭＴの閾値が小さな場合でも、安定した動作が可能となる。
【００３１】
また、大電流が流されるＨＥＭＴチップ３０は、動作時に発熱する。この場合において、ＨＥＭＴチップ３０の温度上昇が異常となった場合、例えば所定の温度を超えた場合、あるいは温度上昇率が所定の値を超えた場合は、ＨＥＭＴの動作電流を強制的に遮断することが有効である。この点については、特許文献２と同様である。
【００３２】
この場合において、図１の構成のように、制御用ＩＣチップ４０をＨＥＭＴチップ３０と近接させて単一のリードフレーム２０の上に搭載した構成は、ＨＥＭＴチップ３０の温度を素早く正確に検知するという観点から有効である。こうした場合には、温度センサを制御用ＩＣチップ４０に搭載し、検知された温度によって、ＶＩＮに関わらずＶＧをオフ（ｌｏｗ）とすることによって、強制的にＨＥＭＴをオフすることができ、より安全にこの半導体装置１０を使用することができる。  
【００３３】
また、同様に、ドレイン電極３４に過電圧が供給された場合、すなわち、ソース電極３３に対するドレイン電極３４の電圧ＶＤＳが所定の値を超えた場合には、ＶＩＮに関わらずＶＧをオフ（低電位）し、強制的にＨＥＭＴをオフすることによっても、この半導体装置１０をより安全に使用することができる。このため、図１に示されるように、ドレイン電極３４は、ボンディングワイヤ７０によって制御用ＩＣチップ４０の一つの制御用電極４１（ドレイン電圧検知用端子）に接続される。ここで、ドレイン電圧検知用端子の入力インピーダンスを充分高くし、この端子を電圧検知のためのみに用いれば、ＶＤＳが高い場合でもボンディングワイヤ７０には大電流が流れない設定とすることができ、このために１本のボンディングワイヤ７０のみを用いることができる。
【００３４】
上記の構成によって、高い信頼性をもってこの半導体装置１０を使用することができる。
【００３５】
なお、上記の例においては、ＨＥＭＴチップ３０における基板３１は導電性であり、その電位がソース電極３３と等しいものとしたが、これらを異ならせることもできる。すなわち、基板３１の電位をソース電極３３の電位と独立に制御することもできる。この場合においては、ＨＥＭＴチップ３０側において基板３１とソース電極３３とを接続せず、リードフレーム２０の電位を基板３１の電位とし、例えば図１における右端面側の一番上のリード６０を、基板３１の電位を入力するための端子として使用することができる。
【００３６】
こうした場合においても、一般に、ＨＥＭＴを良好に動作させる際に基板３１に設定される電位はＶＤＳ等と比べて無視できる程度に低電位とされる（接地電位に近い）ために、上記と同様の効果を奏することは明らかである。
【００３７】
更に、ＨＥＭＴチップ３０における基板３１が絶縁性である場合においても、リードフレーム３１側（ＨＥＭＴチップ３０、制御用ＩＣチップ４０の裏面側）が一様に接地電位となるために、シールドとして機能する点は上記と同様である。このため、やはり上記と同様の効果を奏することは明らかである。こうした場合には、基板３１としては、サファイア、半絶縁性（ノンドープ）のシリコン、ＳｉＣ等の単結晶を用いることもできる。すなわち、上記の構成は、基板３１の種類によらず有効である。
【００３８】
この場合、例えば特開２０１１−１８８４４号公報に記載されたように、バリア層３２２、電子走行層３２１、基板３１を貫通する貫通電極３７を用いて、ソース電極３３と基板裏面電極３６、リードフレーム３１とを電気的に接続することもできる。図４は、この場合における断面を図２に対応させて示した図である。こうした場合においても、上記の構成が有効であることは明らかである。あるいは、基板３１を導電性として、バリア層３２２、電子走行層３２１を貫通し、ソース電極３３と基板３１とを接続した貫通電極を用いることもできる。
【００３９】
ここで、前記の通り、この半導体装置１０においては、ＶＧの制御の精度を高めることができ、ＨＥＭＴのスイッチング動作を高精度で行うことができる。この際、制御用ＩＣチップ４０（制御用ＩＣ）を以下の構成とすることによって、ＶＧに与えるノイズの影響を更に低減することができる。
【００４０】
前記の通り、ＨＥＭＴのスイッチング動作を制御するために、この半導体装置１０に外部から入力される信号はＶＩＮである。ただし、実際にＨＥＭＴのゲート電極３５に入力される電圧ＶＧは、ＶＩＮを基にして制御用ＩＣチップ４０が生成する。ＶＧは、制御用ＩＣチップ４０におけるスイッチング速度調整回路によって、後述する図６上に示すようなＶＩＮの波形に対して、パルスの立ち上がり速度、立ち下がり速度が調整された波形ＶＧが出力される。
【００４１】
このスイッチング速度調整回路について説明する。このスイッチング速度調整回路においては、ＶＩＮが入力され、かつ端子ＶＰＷ、ＣＴＬが用いられる。このスイッチング速度調整回路を用いた場合の構成の例を図５に示す。ここで、制御用ＩＣ回路チップ４０には、実際にはスイッチング速度調整回路以外の回路も構成されているが、ここではスイッチング速度調整回路とこれに関連する端子のみが記載されている。
【００４２】
図５において、端子ＶＰＷは抵抗ＲＶＰＷを介して主電源を供給する端子の一方である端子ＶＣＣに接続され、端子ＣＴＬは抵抗ＲＣＴＬを介して主電源を供給する端子の他方である端子ＧＮＤ（接地電位）に接続される。ＲＶＰＷ、ＲＣＴＬは、この半導体装置１０の外部において設けられ、端子ＶＰＷ、ＣＴＬは、スイッチング速度調整端子として用いられ、前者はＶＧの立ち上がり速度の調整に、後者は立ち下がり速度の調整に用いられる。
【００４３】
図５におけるスイッチング速度調整回路は、Ｈ側ドライブ回路ブロック８１で制御されるｐチャネルＭＯＳＦＥＴ（ＱＨ）、Ｌ側ドライブ回路ブロック８２で制御されるｎチャネルＭＯＳＦＥＴ（ＱＬ）とで構成される。この際、ＶＩＮにオン信号が入力されると（ＨＥＭＴをオンする場合に相当）、ＱＨはオンとなり、ＱＬはオフとなる。その結果、ＶＧはＱＨのソース電位と等しくなる。この際にＲＶＰＷの定数値でＨ側ドライブ回路ブロック８１の特性が調整され、ＱＨのスイッチング特性が制御されるため、ＶＧの立ち上がり時間を設定することができる。
【００４４】
一方、ＶＩＮにオフ信号が入力されると（ＨＥＭＴをオフする場合に相当）、ＱＨはオフとなり、ＱＬはオンとなる。その結果、ＶＧはＱＬのソース電位、すなわち接地電位と等しくなる。この際にＲＣＴＬの定数値でＬ側ドライブ回路ブロック８２の特性が調整され、ＱＬのスイッチング特性が制御されるため、ＶＧの立ち下がり時間を設定することができる。
【００４５】
また、ＶＩＮがオフ信号入力の状態で維持された場合には、ＶＧはＧＮＤ（接地電位）に維持される。このため、例えばＶＩＮに外部のノイズが重畳した場合でも、ＨＥＭＴのゲート電極３５に直接入力する電圧であるＶＧを適正に保つことができる。以上より、この回路を用いた場合において、入力されるＶＩＮと出力されるＶＧの関係を図６に示す。ここで、ＶＩＮにおけるｌｏｗからｈｉｇｈへの立ち上がり時間、ｈｉｇｈからｌｏｗへの立ち下がり時間は、それぞれ無視できるものとする。
【００４６】
ＲＶＰＷ、ＲＣＴＬの抵抗値は、半導体装置１０の外部において、利用者が任意にこれらを独立に設定して接続することができる。ｔ１、ｔ２を大きくした場合にはノイズの影響は小さくすることができるが、スイッチング動作の速度は低くなるために、高速動作には適さない。このため、ＲＶＰＷ、ＲＣＴＬの抵抗値（定数）は、この半導体装置１０の使用状況に応じて設定されたｔ１、ｔ２の値に応じて決定することができる。
【００４７】
例えば、立ち上がり動作におけるノイズの影響が問題にならないために、ｔ１は伸ばさずにｔ２のみを伸ばしたい場合には、ＲＶＰＷ＝０Ωとすればよい。図５の回路では、ＲＶＰＷの定数値が大きくなればｔ１が長くなり、この定数値が小さくなればｔ１が短くなる設定とした。逆に、立ち下がり動作におけるノイズの影響が問題にならないために、ｔ１のみを伸ばしｔ２を伸ばさない場合には、ＲＣＴＬ＝０Ωとすればよい。ここで、ＲＣＴＬの定数値とｔ２の関係は、ＲＶＰＷの定数値とｔ１の関係と同様の設定とした。こうした設定は、半導体装置１０の外部において利用者が容易に行うことができる。この設定は、この半導体装置１０が用いられる環境等に応じて、ＨＥＭＴのスイッチング動作に及ぼすノイズの影響が小さくなるように、利用者が適宜行うことができる。
【００４８】
また、通常のｐチャネルＭＯＳＦＥＴであるＱＨ、ｎチャネルＭＯＳＦＥＴであるＱＬ、Ｈ側ドライブ回路ブロック８１、Ｌ側ドライブ回路ブロック８２は、シリコンで構成された制御用ＩＣチップ４０内に容易に形成することができる。このため、図５に示された構成のスイッチング速度調整回路を内蔵する制御用ＩＣチップ４０を容易に製造することができ、これを半導体装置１０に搭載することができる。
【００４９】
その他、制御用ＩＣチップにおけるＶＰＷ端子とＶＧ端子、ＣＴＬ端子とＶＧ端子とを上記と同様にＶＩＮのｈｉｇｈ、ｌｏｗに応じて切り替えて接続できる構成であれば、図５に示された以外の構成の回路によっても、同様にｔ１、ｔ２を設定することができる。
【００５０】
なお、図５の構成において、立ち上がり速度のみを調整する場合にはＶＰＷ端子、立ち下がり速度のみを調整する場合にはＣＴＬ端子のみをそれぞれ設ければ、ＨＥＭＴを適正にスイッチング動作させるＶＧを生成することができる。
【００５１】
こうしたスイッチング速度調整回路は、スイッチング動作に対するノイズの影響の少ない上記の半導体装置１０において特に有効である。
【００５２】
なお、上記の例においては、ＨＥＭＴチップ３０が用いられていたが、基板側を接地電位（あるいは接地電位に近い低電位）とされて動作し、ＶＧによって同様にスイッチング動作が制御される半導体素子が形成されたスイッチング素子チップであれば、同様の効果を奏することは明らかである。こうした半導体素子としては、例えば、パワーＭＯＳＦＥＴやＩＧＢＴのように半導体層の厚さ方向に主電流が流される縦型の素子ではなく、半導体層の面内方向に主電流が流される横型のＭＥＳＦＥＴ（ＭＥｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や、横型のＭＯＳＦＥＴ等がある。また、半導体層を構成する材料も、ＩＩＩ族窒化物半導体に限定されず、ＳｉＣ、シリコン等を用いた場合でも同様である。
【００５３】
また、上記の構成では、スイッチング素子チップと制御用ＩＣチップがそれぞれ１個ずつリードフレームに搭載されたものとしたが、同様の構成をもつスイッチング素子チップが複数搭載された場合でも同様の効果を奏することは明らかである。制御用ＩＣチップを複数搭載した場合においても同様である。
【００５４】
また、上記の構成では、この半導体装置（半導体モジュール）がＱＦＮ型であるものとした。ＱＦＮ型の半導体モジュール（パッケージ）は、小型化が可能であることや、挿入ピン等の寄生インダクタンスの影響が排除されるため、特に上記のようなスイッチング素子を搭載する場合には好ましく用いられる。しかしながら、リードが取り出される形態は、上記の効果を奏する限りにおいて任意であり、ＤＩＰ（Ｄｏｕｂｌｅ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）型等、任意の形態とすることができる。
【符号の説明】
【００５５】
１０  半導体装置（半導体モジュール）
２０  リードフレーム
３０  ＨＥＭＴチップ（スイッチング素子チップ）
３１  基板
３２  窒化物半導体層（半導体層）
３３  ソース電極
３４  ドレイン電極
３５  ゲート電極
３６  基板裏面電極
３７  貫通電極
４０  制御用ＩＣチップ
４１  制御用電極
４２  制御用ＩＣチップ裏面電極
５０  モールド層
６０  リード
７０  ボンディングワイヤ
８１  Ｈ側ドライブ回路ブロック
８２  Ｌ側ドライブ回路ブロック
３２１  電子走行層
３２２  バリア層
【図１】
2014099535.tif 000003
【図２】
2014099535.tif 000004
【図３】
2014099535.tif 000005
【図４】
2014099535.tif 000006
【図５】
2014099535.tif 000007
【図６】
2014099535.tif 000008