(57)【要約】【課題】撮像画像中の白キズおよび残像を抑制することが可能な固体撮像装置の製造方法および固体撮像装置を提供すること。【解決手段】実施形態に係る固体撮像装置の製造方法では、転送ゲート電極を第１導電型の半導体領域上面の所定位置にゲート絶縁膜を介して形成する。第１導電型の半導体領域における転送ゲート電極と隣接する領域に、光電変換素子によって光電変換された電荷を蓄積する第２導電型の電荷蓄積領域を形成する。転送ゲート電極の側面にサイドウォールを形成する。サイドウォールにおける電荷蓄積領域側の外周面から電荷蓄積領域の上方の一部を被覆する位置まで延在する絶縁膜を形成する。絶縁膜によって上方の一部が被覆された電荷蓄積領域へ、上方から第１導電型の不純物を注入して電荷蓄積領域の上面部分に第１導電型の電荷蓄積層を形成する。【選択図】図３
2014150230.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子によって光電変換された電荷をフローティングディフュージョン領域へ転送する転送ゲート電極を第１導電型の半導体領域上面の所定位置にゲート絶縁膜を介して形成する工程と、
前記第１導電型の半導体領域における前記転送ゲート電極と隣接する領域に、前記光電変換素子によって光電変換された電荷を蓄積する第２導電型の電荷蓄積領域を形成する工程と、
前記転送ゲート電極の側面にサイドウォールを形成する工程と、
前記サイドウォールにおける前記電荷蓄積領域側の外周面から前記電荷蓄積領域の上方の一部を被覆する位置まで延在する絶縁膜を形成する工程と、
前記絶縁膜によって上方の一部が被覆された前記電荷蓄積領域へ、上方から第１導電型の不純物を注入して前記電荷蓄積領域の上面部分に第１導電型の電荷蓄積層を形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記サイドウォールにおける前記電荷蓄積領域側の外周面から、前記転送ゲート電極における上面の少なくとも一部にかけて延在するように前記絶縁膜を形成する工程
をさらに含むことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記サイドウォールと、前記電荷蓄積領域との境界を被覆するように、前記絶縁膜を形成する工程
をさらに含むことを特徴とする請求項１または請求項２に記載の固体撮像装置の製造方法。
【請求項４】
前記サイドウォールを形成した後に、前記絶縁膜を形成する工程
をさらに含むことを特徴とする請求項１〜３のいずれか一つに記載の固体撮像装置の製造方法。
【請求項５】
半導体基板上に設けられる第１導電型の半導体領域と、
前記第１導電型の半導体領域における上面の所定位置にゲート絶縁膜を介して設けられる転送ゲート電極と、
前記第１導電型の半導体領域における前記転送ゲート電極と隣接する領域に設けられ、光電変換素子によって光電変換された電荷を蓄積する第２導電型の電荷蓄積領域と、
前記第１導電型の半導体領域における前記転送ゲート電極を挟んで前記電荷蓄積領域と対向する領域に設けられる第２導電型のフローティングディフュージョン領域と、
前記転送ゲート電極の側面に設けられるサイドウォールと、
前記サイドウォールにおける前記電荷蓄積領域側の外周面から前記電荷蓄積領域の上方の一部を被覆する位置まで延在する絶縁膜と、
前記電荷蓄積領域の上面部分に設けられ、前記転送ゲート電極に近い位置ほど深さが浅く形成される第１導電型の電荷蓄積層と
を備えることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置の製造方法および固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置では、フォトダイオードの受光面における結晶欠陥やメタルコンタミネーションに起因して、入射光とは無関係に励起される電子が暗電流となって読み出されることがある。かかる暗電流は、撮像画像中に現れる白キズの原因となる。
【０００３】
このため、固体撮像装置を製造する工程では、フォトダイオードの受光面部分に、イオン注入を行うことによって正孔を蓄積させ、入射光と無関係に励起される電子と正孔とを再結合させることによって暗電流を低減させる方法が用いられることがある。
【０００４】
しかしながら、フォトダイオードの受光面部分に蓄積させる正孔の量を増大させた場合、フォトダイオードから光電変換された電子を読み出すことが困難となり、一部読み出されずにフォトダイオード内に残存する電子が所謂残像の原因となるという問題が生じる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２８７６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態によれば、固体撮像装置の製造方法が提供される。固体撮像装置の製造方法では、光電変換素子によって光電変換された電荷をフローティングディフュージョン領域へ転送する転送ゲート電極を第１導電型の半導体領域上面の所定位置にゲート絶縁膜を介して形成する。前記第１導電型の半導体領域における前記転送ゲート電極と隣接する領域に、前記光電変換素子によって光電変換された電荷を蓄積する第２導電型の電荷蓄積領域を形成する。前記転送ゲート電極の側面にサイドウォールを形成する。前記サイドウォールにおける前記電荷蓄積領域側の外周面から前記電荷蓄積領域の上方の一部を被覆する位置まで延在する絶縁膜を形成する。前記絶縁膜によって上方の一部が被覆された前記電荷蓄積領域へ、上方から第１導電型の不純物を注入して前記電荷蓄積領域の上面部分に第１導電型の電荷蓄積層を形成する。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態によれば、撮像画像中の白キズおよび残像を抑制することが可能な固体撮像装置の製造方法および固体撮像装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係るＣＭＯＳセンサの上面視による説明図。
【図２】実施形態に係るピクセル部の一部を示す断面視による説明図。
【図３】実施形態に係る図２に示す転送ゲート電極近傍を拡大した説明図。
【図４】実施形態に係るＣＭＯＳセンサの製造方法を示す説明図。
【図５】実施形態に係るＣＭＯＳセンサの製造方法を示す説明図。
【図６】実施形態に係るＣＭＯＳセンサの製造方法を示す上面視による説明図。
【図７】実施形態に係るＣＭＯＳセンサの製造方法を示す説明図。
【図８】実施形態に係る絶縁膜の上面視による形状の変形例を示す説明図。
【図９】実施形態の変形例に係る製造方法によって製造した固体撮像装置の一部を示す説明図。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る固体撮像装置の製造方法および固体撮像装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
本実施形態では、固体撮像装置の一例として、入射光を光電変換する光電変換素子の入射光が入射する面側に配線層が形成される所謂表面照射型ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサを例に挙げて説明する。
【００１１】
なお、本実施形態に係る固体撮像装置は、表面照射型ＣＭＯＳイメージセンサに限定するものではなく、所謂裏面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１２】
図１は、実施形態に係る表面照射型ＣＭＯＳイメージセンサ（以下、「ＣＭＯＳセンサ１」と記載する）の上面視による説明図である。図１に示すように、ＣＭＯＳセンサ１は、ピクセル部２と、周辺回路部３とを備える。
【００１３】
ピクセル部２は、行列状に設けられた複数の光電変換素子を備える。かかる各光電変換素子は、入射光を受光量（受光強度）に応じた量の電荷（ここでは、電子とする）へ光電変換して電荷蓄積領域に蓄積する。なお、光電変換素子の構成については、図２および図３を参照して後述する。
【００１４】
周辺回路部３には、アナログ回路やロジック回路が含まれる。具体的には、周辺回路部３は、タイミングジェネレータ３１、垂直選択回路３２、サンプリング回路３３、水平選択回路３４、ゲインコントロール回路３５、Ａ／Ｄ（アナログ／デジタル）変換回路３６、入出力回路３７等を備える。
【００１５】
タイミングジェネレータ３１は、ピクセル部２、垂直選択回路３２、サンプリング回路３３、水平選択回路３４、ゲインコントロール回路３５、Ａ／Ｄ変換回路３６、入出力回路３７等に対して動作タイミングの基準となるパルス信号を出力する処理部である。
【００１６】
垂直選択回路３２は、行列状に配置された複数の光電変換素子の中から電荷を読み出す光電変換素子を行単位で順次選択する処理部である。かかる垂直選択回路３２は、行単位で選択した各光電変換素子に蓄積された電荷を、各画素の輝度を示す画素信号として光電変換素子からサンプリング回路３３へ出力させる。
【００１７】
サンプリング回路３３は、垂直選択回路３２によって行単位で選択された各光電変換素子から入力される画素信号から、ＣＤＳ(Correlated  Double  Sampling:相関２重サンプリング)によってノイズを除去して一時的に保持する処理部である。
【００１８】
水平選択回路３４は、サンプリング回路３３によって保持されている画素信号を列毎に順次選択して読み出し、ゲインコントロール回路３５へ出力する処理部である。ゲインコントロール回路３５は、水平選択回路３４から入力される画素信号のゲインを調整してＡ／Ｄ変換回路３６へ出力する処理部である。
【００１９】
Ａ／Ｄ変換回路３６は、ゲインコントロール回路３５から入力されるアナログの画素信号をデジタルの画素信号へ変換して入出力回路３７へ出力する処理部である。入出力回路３７は、Ａ／Ｄ変換回路３６から入力されるデジタルの信号を所定のＤＳＰ（Digital  Signal  Processor（図示略））へ出力する処理部である。
【００２０】
このように、ＣＭＯＳセンサ１では、ピクセル部２に配置される複数の光電変換素子が入射光を受光量に応じた量の電荷へ光電変換して蓄積し、周辺回路部３が各光電変換素子に蓄積された電荷を画素信号として読み出すことによって撮像を行う。
【００２１】
ＣＭＯＳセンサ１では、光電変換素子の入射光が入射される側の端面（以下、「受光面」と記載する）に結晶欠陥に起因した界面準位や、汚染物質の付着が生じた場合、入射光を受光していない光電変換素子に電子が励起されて蓄積されることがある。
【００２２】
かかる電子は、周辺回路部３によって画素信号が読み出される際に、暗電流となってピクセル部２から周辺回路部３へ流れ込み、撮像画像中に白傷となって現れることがある。このため、実施形態に係るＣＭＯＳセンサ１では、光電変換素子の受光面に、正孔を蓄積させた正孔蓄積層を備え、入射光の有無とは無関係に励起された電子と、正孔蓄積領域の正孔とを再結合させることで暗電流の抑制を図っている。
【００２３】
暗電流の抑制特性を向上させるためには、光電変換素子における正孔蓄積領域の深さを深く、正孔の濃度を濃くすることが望ましい。ただし、正孔蓄積領域の深さを深く、正孔の濃度を濃くすると、電荷蓄積領域からの電子の読み出しが困難となり、読み出されなかった電子が撮像画像中に残像として現れる。
【００２４】
そこで、ＣＭＯＳセンサ１には、撮像画像中の白キズおよび残像の双方を抑制することが可能な構成のピクセル部２が設けられる。次に、図２を参照し、実施形態に係るピクセル部２の構成について説明する。
【００２５】
図２は、実施形態に係るピクセル部２の一部を示す断面視による説明図である。なお、図２には、ピクセル部２の一画素に含まれる構成要素のうち、光電変換素子９および転送ゲート電極６近傍の構成要素を選択的に示しており、リセットトランジスタ、増幅トランジスタ、アドレス選択トランジスタ等については、図示を省略している。
【００２６】
図２に示すように、ピクセル部２の各一画素部分は、半導体基板４上に、第１導電型の半導体領域５、光電変換素子９、フローティングディフュージョン領域１０、ゲート絶縁膜６１、転送ゲート電極６、サイドウォール６２、絶縁膜１１を備える。さらに、ピクセル部２の各一画素部分は、反射防止膜１２、層間絶縁膜１３、多層配線１４、コンタクトプラグ１５、カラーフィルタ１６、マイクロレンズ１７を備える。
【００２７】
第１導電型（以下、「Ｐ型」と記載する）の半導体領域５（以下、「Ｐウェル５」と記載する）は、半導体基板４上に設けられる。転送ゲート電極６（以下、「ＴＧ６」と記載する）は、Ｐウェル５における上面の所定位置にゲート絶縁膜６１を介して設けられる。サイドウォール６２は、ＴＧ６の側面に設けられる。
【００２８】
光電変換素子９は、破線枠で示すように、Ｐウェル５における上面視ＴＧ６の一方の側面と隣接する領域に設けられ、第２導電型（以下、「Ｎ型」と記載する）の電荷蓄積領域８と、正孔を蓄積するＰ型の半導体層（以下、「正孔蓄積層７」と記載する）とを備える。かかる光電変換素子９（以下、「ＰＤ９」と記載する）は、電荷蓄積領域８と正孔蓄積層７とのＰＮ接合によって形成されるフォトダイオードであり、マイクロレンズ１７から入射する入射光を光量に応じた量の電子へ光電変換して電荷蓄積領域８に蓄積する。
【００２９】
また、正孔蓄積層７は、上面から半導体基板４へ向かう深さ方向の深さ、および、含有するＰ型不純物の濃度がそれぞれ異なる第１Ｐ型層７１、第２Ｐ型層７２、および第３Ｐ型層７３を含む。第１Ｐ型層７１は、正孔蓄積層７の中でＴＧ６に最も近い位置に設けられ、正孔蓄積層７の中で深さが最も浅く、Ｐ型不純物の濃度が最も低い。
【００３０】
また、第２Ｐ型層７２は、正孔蓄積層７の中で第１Ｐ型層７１の次にＴＧ６に近い位置に設けられ、正孔蓄積層７の中で２番目に深さが深く、Ｐ型不純物濃度が２番目に高い。第３Ｐ型層７３は、正孔蓄積層７の中でＴＧ６から最も遠い位置に設けられ、正孔蓄積層７の中で深さが最も深く、Ｐ型不純物の濃度が最も高い。
【００３１】
これは、正孔蓄積層７を形成する前の電荷蓄積領域８の上面にＰ型不純物を注入して第１Ｐ型層７１を形成した後、サイドウォール６２および絶縁膜１１によって一部が被覆された第１Ｐ型層７１へ先ほどより強いエネルギーでＰ型不純物を注入したからである。これにより、第２Ｐ型層７２および第３Ｐ型層７３が図２に示される深さとなるように、同時に形成される。なお、かかる製造方法の詳細については、図４〜図７を参照して後述する。
【００３２】
ＴＧ６は、所定のゲート電圧が印加された場合に、電荷蓄積領域８からフローティングディフュージョン領域１０へ電子を転送するゲートとして機能する。フローティングディフュージョン領域１０（以下、「ＦＤ１０」と記載する）は、電荷蓄積領域８から転送されてきた電子を一時的に保持する。
【００３３】
絶縁膜１１は、ＴＧ６におけるＰＤ９側の上面、サイドウォール６２におけるＰＤ９側の周面、および、ＰＤ９におけるＴＧ６側の上面の一部を被覆するように設けられる。かかる絶縁膜１１は、前述したように、Ｐ型不純物濃度および深さの異なる第２Ｐ型層７２と第３Ｐ型層７３とを同時に形成するために設けられる。
【００３４】
なお、絶縁膜１１は、必ずしもＴＧ６の上面の一部や、サイドウォール６２の周面を被覆する必要はなく、少なくとも、サイドウォール６２における上面視電荷蓄積領域８側の外周面から電荷蓄積領域８の上方の一部を被覆する位置まで延在させればよい。
【００３５】
反射防止膜１２は、ＰＤ９の受光面、サイドウォール６２、およびＴＧ６の上面全体を被覆するように設けられ、マイクロレンズ１７からＰＤ９へ入射する入射光の反射を抑制する低光屈折率および高光透過率の薄膜である。層間絶縁膜１３は、反射防止膜１２の上面に設けられ、内部に多層配線１４およびコンタクトプラグ１５等が埋設される。
【００３６】
多層配線１４は、ピクセル部２の動作を制御する制御信号等を各画素の能動素子へ伝送する配線である。コンタクトプラグ１５は、ＴＧ６へ所定のゲート電圧を印加するためのプラグである。カラーフィルタ１６は、層間絶縁膜１３の上面に設けられ、例えば、赤、緑、青の３原色のうち、いずれか一色の入射光を透過させる。マイクロレンズ１７は、カラーフィルタ１６の上面に設けられ、入射光をＰＤ９へ集光する平凸レンズである。
【００３７】
かかるピクセル部２は、入射光をＰＤ９によって電子へ光電変換し、信号電荷として電荷蓄積領域８に蓄積する。その後、ピクセル部２は、ＴＧ６にゲート電圧が印加された場合に、ＰＤ９の電荷蓄積領域８からＦＤ１０へ転送する。ＦＤ１０に転送された信号電荷は、不図示の増幅トランジスタによって増幅され、不図示のアドレス選択トランジスタが選択された場合に、画素信号として周辺回路部３へ読み出され、撮像画像が生成される際に、一画素の輝度情報として用いられる。
【００３８】
また、ピクセル部２は、ＰＤ９における第１Ｐ型層７１を形成した後、第２Ｐ型層７２および第３Ｐ型層７３を形成する前に、図２に示す絶縁膜１１を形成することで、撮像画像中の白キズおよび残像の双方を抑制する構成となっている。ここで、図３を参照し、白キズおよび残像を抑制する構成について説明する。図３は、実施形態に係る図２に示すＴＧ６近傍を拡大した説明図である。
【００３９】
図３に示すように、ピクセル部２のＰＤ９は、電荷蓄積領域８の上面部分に正孔蓄積層７を備える。これにより、ＰＤ９は、例えば、受光面の汚染や結晶欠陥に起因した界面準位によって、入射光の有無とは無関係な電子が励起された場合に、励起された電子と正孔蓄積層７の正孔とを再結合させることができる。
【００４０】
したがって、ピクセル部２によれば、入射光の有無とは無関係に励起された電子が暗電流となってＦＤ１０へ転送されることを抑制することができるので、暗電流に起因して撮像画像中に白キズが生じることを抑制することができる。
【００４１】
また、正孔蓄積層７におけるＴＧ６側の周縁部は、第１Ｐ型層７１を形成した後に絶縁膜１１を形成し、その後、第２Ｐ型層７２および第３Ｐ型層７３を形成することで、ＴＧ６に近くなるほど深さが浅く、Ｐ型不純物濃度が低く形成されている。
【００４２】
ここで、第２Ｐ型層７２および第３Ｐ型層７３を形成する前に、絶縁膜１１を形成しなかった場合、図３に一点鎖線で示すように、正孔蓄積層７は、サイドウォール６２直下を除く全体が、第３Ｐ型層７３と同じ深さ、同じＰ型不純物濃度となる。これにより、ＴＧ６にゲート電圧が印加された場合にＴＧ６直下に形成されるチャネルと、電荷蓄積領域８との間のポテンシャル障壁が高くなる。
【００４３】
このため、ＴＧ６にゲート電圧が印加された場合、図３に点線矢印で示すように、電荷蓄積領域８からＴＧ６直下のチャネルへ向けて、電子が移動し難い電荷蓄積領域８の下層部を通過させて電子をＦＤ１０へ転送する。したがって、ＦＤ１０へ転送されない電子が電荷蓄積領域８に残存する現象が発生し、電荷蓄積領域８に残存する電子が、後にＦＤ１０へ転送されて撮像画像中に残像として現れる。
【００４４】
そこで、ピクセル部２では、第１Ｐ型層７１を形成した後、第２Ｐ型層７２および第３Ｐ型層７３を形成する前に、絶縁膜１１を形成することで、ＴＧ６に近くなるほど正孔蓄積層７の深さを浅く、Ｐ型不純物濃度を低くした。かかるピクセル部２では、ＴＧ６にゲート電圧が印加された場合にＴＧ６直下に形成されるチャネルと、電荷蓄積領域８との間のポテンシャル障壁を低く抑えることができる。
【００４５】
これにより、ピクセル部２は、ＴＧ６にゲート電圧が印加された場合、図３に実線矢印で示すように、電荷蓄積領域８からＴＧ６直下のチャネルへ向けて、電子がより移動し易い電荷蓄積領域８の上層部を通過させて電子をＦＤ１０へ転送することができる。
【００４６】
したがって、ピクセル部２によれば、ＦＤ１０へ転送されない電子が電荷蓄積領域８に残存する現象の発生を抑制することができるので、電荷蓄積領域８に残存する電子が後にＦＤ１０へ転送されて撮像画像中に残像として現れることを抑制することができる。
【００４７】
以下、図４〜図７を参照し、実施形態に係るＣＭＯＳセンサ１の製造方法について説明する。図４〜図７は、実施形態に係るＣＭＯＳセンサ１の製造方法を示す説明図である。ここでは、ＣＭＯＳセンサ１が備えるピクセル部２の中で、図２に示す部分を形成する工程について説明する。
【００４８】
実施形態に係るＣＭＯＳセンサ１の製造方法では、まず、図４の（ａ）に示すように、例えば、シリコンウェハ等の半導体基板４の上面にＰ型のＰウェル５を形成する。Ｐウェル５については、例えば、半導体基板４におけるＰウェル５の形成位置に、例えばＢ（ボロン）等のＰ型の不純物をイオン注入し、その後、アニール処理を行うことで形成することができる。なお、Ｐウェル５は、半導体基板４におけるＰウェル５の形成位置に穴部を形成し、穴部内にＰ型のシリコン層をエピタキシャル成長させて形成してもよい。
【００４９】
続いて、Ｐウェル５上面における所定位置に、ゲート絶縁膜６１を介してＴＧ６を形成する。具体的には、Ｐウェル５の上面に、膜厚が５ｎｍ程度の薄いシリコン酸化膜を形成し、シリコン酸化膜の上面に膜厚が１５０ｎｍ程度のポリシリコン層を形成する。その後、フォトリソグラフィーおよびエッチングを行って、不要な部分のポリシリコン層およびシリコン酸化膜を除去することによってゲート絶縁膜６１およびＴＧ６を形成する。
【００５０】
図４の（ｂ）に示すように、Ｐウェル５におけるＰＤ９の形成位置に電荷蓄積領域８と、第１Ｐ型層７１を形成する。具体的には、Ｐウェル５の上面の中で、上面視においてＴＧ６の一方の側面と隣接する所定領域以外の部分およびＴＧ６の上面にレジストＭ１を形成し、レジストＭ１としてＰウェル５へ、例えば、Ｐ（リン）等のＮ型の不純物をイオン注入する。その後、レジストＭ１をマスクとしてＰウェル５へＰ型の不純物をイオン注入した後、アニール処理を行う。これにより、電荷蓄積領域８および第１Ｐ型層７１が形成される。
【００５１】
続いて、レジストＭ１を剥離した後、図４の（ｃ）に示すように、ＴＧ６の側面にサイドウォール６２を形成する。例えば、図４の（ｂ）に示す構造体からレジストＭ１を剥離した後、構造体の上面全体に、シリコン酸化膜およびシリコン窒化膜を順次成膜し、その後、ＲＩＥ（Reactive  Ion  Etching）によるエッチバックを行うことでサイドウォール６２を形成する。
【００５２】
続いて、図５の（ａ）に示すように、上面視においてＰウェル５におけるＴＧ６を挟んで電荷蓄積領域８と対向する領域にＦＤ１０を形成する。かかるＦＦ１０は、電荷蓄積領域８と同様の方法で形成する。
【００５３】
例えば、図４の（ｃ）に示す構造体の上面のうち、ＦＤ１０の形成位置以外の部分をレジストによって被覆し、レジストをマスクとしてＮ型の不純物をイオン注入した後、レジストを剥離してアニール処理を行うことにより、ＦＤ１０を形成することができる。これにより、図６の（ａ）に示すように、上面視においてＴＧ６を挟んで対向した位置に、第１Ｐ型層７１とＦＤ１０とが形成される。
【００５４】
続いて、図５の（ｂ）に示すように、図５の（ａ）に示す構造体の上面全体に絶縁膜１１を形成する。ここでは、絶縁膜１１として、例えば、膜厚が１０ｎｍ程度のシリコン酸化膜、または、シリコン窒化膜を形成する。
【００５５】
その後、図５の（ｂ）および図６（ｂ）に示すように、上面視においてＴＧ６と電荷蓄積領域８との境界を含み、ＴＧ６における電荷蓄積領域８側の一部および電荷蓄積領域８におけるＴＧ６側の一部の上方を被覆する部分の絶縁膜１１上にレジストＭ２を設ける。
【００５６】
そして、かかるレジストＭ２をマスクとしたエッチングによって、絶縁膜１１の不要な部分を除去することにより、図５の（ｃ）および図６の（ｃ）に示す構造体を形成する。これにより、上面視において、少なくともサイドウォール６２における電荷蓄積領域８側の外周面から電荷蓄積領域８の上方の一部を被覆する位置まで一端が延在するようにパターニングされた絶縁膜１１が形成される。
【００５７】
ここで、サイドウォール６２における電荷蓄積領域８側の外周面から電荷蓄積領域８の上方の一部を被覆する位置までの距離ｄは、１０ｎｍ〜４０ｎｍ程度にする。このように、電荷蓄積領域８上の全面にではなく、サイドウォール６２における電荷蓄積領域８側の外周面から電荷蓄積領域８の上方の一部を被覆するように絶縁膜１１を形成するのは、後に、第２Ｐ型層７２（図７参照）を形成するためである。
【００５８】
つまり、ここでは、後に第２Ｐ型層７２を形成するために、電荷蓄積領域８上の全面に絶縁膜１１を形成しない。これにより、後に形成する第２Ｐ型層７２による白キズ抑制特性および残像抑制特性を確保することが可能となる。
【００５９】
また、このとき、絶縁膜１１は、他端が上面視において、サイドウォール６２における電荷蓄積領域８側の外周面から、ＴＧ６における上面の少なくとも一部にかけて延在するように形成される。
【００６０】
ここで、白キズおよび残像の抑制には、図５の（ｃ）に示す絶縁膜１１のうち、第１Ｐ型層７１の上面に存在する部分があればよいが、絶縁膜１１をＴＧ６の上面まで延在させて絶縁膜１１の面積を大きくすることで、絶縁膜１１のパターニングが容易となる。
【００６１】
続いて、図７の（ａ）に示すように、第２Ｐ型層７２および第３Ｐ型層７３を形成することで正孔蓄積層７を形成する。具体的には、図５の（ｃ）に示す構造体の上面の中で、電荷蓄積領域８の上方以外の部分を被覆するレジストＭ３を設ける。そして、レジストＭ３をマスクとして上方からＰ型の不純物をイオン注入し、その後、アニール処理を行うことによって正孔蓄積層７を形成してＰＤ９を形成する。
【００６２】
ここでは、第１Ｐ型層７１を形成する場合よりも高いエネルギーでイオン注入を行う。これにより、第１Ｐ型層７１よりも深さが深く、Ｐ型の不純物濃度が高い第３Ｐ型層７３が形成される。また、第２Ｐ型層７２は、イオン注入されるＰ型の不純物の量およびエネルギーが絶縁膜１１によって制限される。これにより、第２Ｐ型層７２は、第３Ｐ型層７３よりも深さが浅く、第１Ｐ型層７１よりも深さが深く、第３Ｐ型層７３よりもＰ型の不純物濃度が低く、第１Ｐ型層７１よりもＰ型不純物濃度が高くなる。
【００６３】
なお、第１Ｐ型層７１および第２Ｐ型層７２の深さや不純物濃度の相対関係は、イオン注入する不純物イオンへ与えるエネルギーの増減によって調整することができる。また、第３Ｐ型層７３および第２Ｐ型層７２の深さや不純物濃度の相対関係は、絶縁膜１１の膜厚を変化させることで調整することができる。
【００６４】
このように、正孔蓄積層７は、ＴＧ６に近い位置ほど深さが浅く、Ｐ型の不純物濃度が低くなるように形成される。これにより、ピクセル部２は、撮像画像中の白キズおよび残像の双方を抑制することができるようになる。
【００６５】
続いて、レジストＭ３を剥離した後、図７の（ｂ）に示すように、ＰＤ９、ＴＧ６およびＦＤ１０を含む上面全体に反射防止膜１２を形成する。ここでは、反射防止膜として、膜厚１０ｎｍ程度のシリコン窒化膜を形成する。
【００６６】
なお、ここでは、絶縁膜１１を含む構造体の上面全体に反射防止膜１２を形成したが、反射防止膜１２を形成する前に、絶縁膜１１を除去してもよい。反射防止膜１２を形成する前に、絶縁膜１１を除去すれば、その後、上層に形成される層間絶縁膜１３等の構成要素の平坦性を向上させることができる。
【００６７】
続いて、公知のダマシン法またはデュアルダマシン法を用い、図７の（ｃ）に示すように、反射防止膜１２上に、層間絶縁膜１３、コンタクトプラグ１５、および多層配線１４（図２参照）を形成する。その後、図２に示すように、層間絶縁膜１３の上面における上面視ＰＤ９と重なり合う位置に、カラーフィルタ１６とマイクロレンズ１７とを順次積層してピクセル部２を形成し、ＣＭＯＳセンサ１を製造する。
【００６８】
上述したように、実施形態に係る固体撮像装置の製造方法では、光電変換素子によって光電変換された電荷をフローティングディフュージョン領域へ転送する転送ゲート電極を第１導電型の半導体領域上面の所定位置にゲート絶縁膜を介して形成する。
【００６９】
そして、第１導電型の半導体領域における上面視転送ゲート電極と隣接する領域に、光電変換素子によって光電変換された電荷を蓄積する第２導電型の電荷蓄積領域を形成し、転送ゲート電極の側面にサイドウォールを形成する。
【００７０】
さらに、サイドウォールにおける上面視電荷蓄積領域側の外周面から電荷蓄積領域の上方の一部を被覆する位置まで延在する絶縁膜を形成し、絶縁膜によって上方の一部が被覆された電荷蓄積領域へ、上方から第１導電型の不純物を注入して電荷蓄積領域の上面部分に第１導電型の電荷蓄積層を形成する。
【００７１】
これにより、実施形態に係る固体撮像装置の製造方法によれば、撮像画像中の白キズおよび残像を抑制することが可能な固体撮像装置を製造することができる。
【００７２】
なお、図６の（ｃ）に示す絶縁膜１１の形状は一例であり、種々の変形が可能である。図８は、実施形態に係る絶縁膜の上面視による形状の変形例を示す説明図である。なお、図８では、図６に示す構成要素と同一の構成要素に対して、図６に示す構成要素と同一の符号を付している。
【００７３】
例えば、図８の（ａ）に示すように、上面視においてサイドウォール６２と第１Ｐ型層７１との境界を少なくとも含み、上面視においてＴＧ６の上面を略Ｃ字状に囲む絶縁膜１１ａを、絶縁膜１１に代えて設けてもよい。
【００７４】
また、図８の（ｂ）に示すように、上面視においてサイドウォール６２と第１Ｐ型層７１との境界を少なくとも含み、サイドウォール６２およびＴＧ６の上面における第１Ｐ型層７１側の半分を被覆する絶縁膜１１ｂを絶縁膜１１に代えて設けてもよい。
【００７５】
また、図８の（ｃ）に示すように、上面視においてサイドウォール６２と第１Ｐ型層７１との境界を少なくとも含み、サイドウォール６２、ＴＧ６およびＦＤ１０の上面全体を被覆する絶縁膜１１ｃを絶縁膜１１に代えて設けてもよい。
【００７６】
図８の（ａ）、（ｂ）、（ｃ）に示す絶縁膜１１ａ、１１ｂ、１１ｃを設けた場合にも、図８の（ａ）、（ｂ）、（ｃ）に一点鎖線で示す枠で囲まれた領域の直下に、第２Ｐ型層７２を形成することができる。また、絶縁膜１１ａ、１１ｂ、１１ｃによって被覆されていない第１Ｐ型層７１の直下に、第３Ｐ型層７３を形成することができる。
【００７７】
したがって、図８の（ａ）、（ｂ）、（ｃ）に示す絶縁膜１１ａ、１１ｂ、１１ｃを設けた場合にも、撮像画像中の白キズおよび残像を抑制することが可能な固体撮像装置を製造することができる。
【００７８】
また、上述した実施形態では、サイドウォール６２を形成した後に、絶縁膜１１を形成したが、サイドウォール６２を形成する前に形成してもよい。図９は、実施形態の変形例に係る製造方法によって製造した固体撮像装置の一部を示す説明図である。
【００７９】
なお、図９に示す固体撮像装置の部位は、図３に示す部位に対応する。このため、図９では、図３に示す構成要素と同様の機能を有する構成要素に対して、図３に示す符号と同一の符号を付している。
【００８０】
図９に示す固体撮像装置は、サイドウォール６２を形成する前に、絶縁膜１１ｄを形成して製造したものである。かかる固体撮像装置は、例えば、図４の（ａ）に示す構造体を形成した後、電荷蓄積領域８、第１Ｐ型層７１、ＦＤ１０、絶縁膜１１ｄを順次形成し、その後、サイドウォール６２を形成した後、第２Ｐ型層７２および第３Ｐ型層７３を同時に形成する。その後は、図７の（ｂ）以降に示す製造工程と同様の製造工程によって製造される。
【００８１】
かかる製造方法によって固体撮像装置を製造した場合にも、図９に示すように、ＴＧ６に近くなるほど深さが浅く、Ｐ型不純物濃度が低い正孔蓄積層７を電荷蓄積領域８の上面部分に形成することができる。
【００８２】
また、図９に示す絶縁膜１１ｄを形成せずに製造された固体撮像装置では、第２Ｐ型層７２が図９に一点鎖線で示すように深く形成される。このため、電荷蓄積領域８に蓄積された電子は、破線矢印で示すように、ポテンシャル障壁が比較的高い電荷蓄積領域８の下層部分を通過して電荷蓄積領域８からＦＤ１０へ転送される。
【００８３】
これに対し、図９に示す固体撮像装置によれば、実線矢印で示すように、ポテンシャル障壁が比較的低い電荷蓄積領域８の上層部分を通過させて電荷蓄積領域８からＦＤ１０へ電荷を転送させることができる。したがって、図９に示す固体撮像装置によっても、ＦＤ１０へ転送されずに電荷蓄積領域８に残存する電子に起因した残像の発生を抑制することができる。
【００８４】
また、上述した実施形態では、固体撮像装置の一例として表面照射型のＣＭＯＳセンサを挙げて説明したが、本実施形態に係る固体撮像装置の製造方法は、裏面照射型のＣＭＯＳセンサに対しても適用することができる。
【００８５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８６】
１  ＣＭＯＳセンサ、２  ピクセル部、３  周辺回路部、４  半導体基板、５  Ｐウェル、６  ＴＧ、７  正孔蓄積層、８  電荷蓄積領域、９  ＰＤ、１０  ＦＤ、１１、１１ａ、１１ｂ、１１ｃ、１１ｄ  絶縁膜、１２  反射防止膜、１３  層間絶縁膜、１４  多層配線、１５  コンタクトプラグ、１６  カラーフィルタ、１７  マイクロレンズ、６１  ゲート絶縁膜、６２  サイドウォール、７１  第１Ｐ型層、７２  第２Ｐ型層、７３  第３Ｐ型層
【図１】
2014150230.tif 000003
【図２】
2014150230.tif 000004
【図３】
2014150230.tif 000005
【図４】
2014150230.tif 000006
【図５】
2014150230.tif 000007
【図６】
2014150230.tif 000008
【図７】
2014150230.tif 000009
【図８】
2014150230.tif 000010
【図９】
2014150230.tif 000011
【手続補正書】
【提出日】平成25年4月1日(2013.4.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の一つの実施形態は、撮像画像中の白キズおよび残像を抑制することが可能な固体撮像装置の製造方法および固体撮像装置を提供することを目的とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一つの実施形態によれば、固体撮像装置の製造方法が提供される。固体撮像装置の製造方法では、光電変換素子によって光電変換された電荷をフローティングディフュージョン領域へ転送する転送ゲート電極を第１導電型の半導体領域上面の所定位置にゲート絶縁膜を介して形成する。前記第１導電型の半導体領域における前記転送ゲート電極と隣接する領域に、前記光電変換素子によって光電変換された電荷を蓄積する第２導電型の電荷蓄積領域を形成する。前記転送ゲート電極の側面にサイドウォールを形成する。前記サイドウォールにおける前記電荷蓄積領域側の外周面から前記電荷蓄積領域の上方の一部を被覆する位置まで延在する絶縁膜を形成する。前記絶縁膜によって上方の一部が被覆された前記電荷蓄積領域へ、上方から第１導電型の不純物を注入して前記電荷蓄積領域の上面部分に第１導電型の電荷蓄積層を形成する。