(57)【要約】      （修正有）【課題】簡便かつ安価な方法で、ＳｉＯ2―ＳｉＣ界面の界面準位密度が低いＭＯＳ型構造の半導体装置の製造方法を提供する。【解決手段】ＥＣＲスパッタ装置内で発生させたプラズマに炭化珪素半導体表面を晒す工程と、同一装置内で真空状態を保ったまま、ＥＣＲスパッタ法によりＳｉＯ2膜を堆積させる工程と、その後１０００℃〜１２００℃程度の加熱処理工程と、金属膜を積層する工程という、非常に簡便で、制御性の良い製造工程を組み合わせることによって、ＭＯＳ型構造を形成することができる。【選択図】図１
2014099495.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に積層する炭化珪素半導体層表面を、少なくとも窒素ガスを含む雰囲気中で、ＥＣＲスパッタ装置内で発生させたプラズマに晒す工程と、
その後、真空状態を保ったまま、ＥＣＲスパッタ法により前記炭化珪素半導体層表面に二酸化珪素膜を堆積させる工程と、
表面に二酸化珪素膜を堆積させた前記半導体基板を加熱処理する工程と、
前記加熱処理された二酸化珪素膜表面に金属膜を積層し、ＭＯＳ型構造の電極を形成する工程と、を備えたことを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）半導体装置の製造方法に関し、特に炭化珪素半導体層表面に、界面準位密度の低い金属−絶縁体−半導体（ＭＯＳ）構造を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素は、半導体集積回路として広く用いられているシリコン（Ｓｉ）単結晶に較べて約３倍の熱伝導率を有すると共に、約２倍の飽和電子ドリフト速度を有するという優れた物性値を有し、シリコンの材料限界を超えた特性を有するＭＯＳ構造の電界効果型トランジスタ（ＭＯＳＦＥＴ）が研究開発されている。
【０００３】
炭化珪素からなるＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）では、ゲート絶縁膜とＳｉＣの界面特性が素子特性に大きな影響を与える。例えば炭化珪素は、シリコン同様、熱酸化法により二酸化珪素（ＳｉＯ2）を形成することができ、ＳｉＣ−ＭＯＳＦＥＴの製造工程でも熱酸化法が採用されている。しかし熱酸化法のみでは、ＳｉＯ2―ＳｉＣ界面に多くの界面準位が存在することが知られている。特に熱酸化法により形成したＳｉＯ2をゲート絶縁膜としたＭＯＳＦＥＴでは、伝導帯に近い界面準位によって、チャネル移動度がバルク内の移動度に比べて極端に低くなり、オン抵抗が増大してしまい素子特性が劣化するという問題があった。
【０００４】
そこで、熱酸化法で形成したＳｉＯ2―ＳｉＣ界面の界面準位を低減させるため、表面の結晶方位が（０００１）Ｓｉ面を有するＳｉＣに対し、一酸化窒素（ＮＯ）や一酸化二窒素（Ｎ2Ｏ）雰囲気中で熱処理する方法（特許文献１）や、表面の結晶方位が（０００−１）Ｃ面を有するＳｉＣに対し、Ｈ2雰囲気で熱処理する方法（特許文献２）により、界面準位密度を低減することが試みられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２２３００３号公報
【特許文献２】特開２００６−１９６７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１，２に記載されている方法では、高温の熱処理によって熱酸化膜中に炭素原子が析出し、界面準位が誘起されたり、酸化膜の信頼性が低下してしまうなどの問題があった。さらに、熱酸化法やその後の高温の熱処理は、雰囲気ガスの切換や温度プロファイルの厳密な制御が必要で、しかも長時間の熱処理を行う必要があり、製造コストの増大を招いてしまうという問題があった。さらに所定の処理によって改善された界面準位密度の低減効果が、その後の製造工程の加熱処理によって劣化してしまうという問題があった。本発明は、上記問題点を解消し簡便かつ安価な方法で、ＳｉＯ2―ＳｉＣ界面の界面準位密度が低いＭＯＳ型構造の半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本願発明の炭化珪素半導体装置の製造方法は、半導体基板表面に積層する炭化珪素半導体層表面を、少なくとも窒素ガスを含む雰囲気中で、ＥＣＲスパッタ装置内で発生させたプラズマに晒す工程と、その後、真空状態を保ったまま、ＥＣＲスパッタ法により前記炭化珪素半導体層表面に二酸化珪素膜を堆積させる工程と、表面に二酸化珪素膜を堆積させた前記半導体基板を加熱処理する工程と、前記加熱処理された二酸化珪素膜表面に金属膜を積層し、ＭＯＳ型構造の電極を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明の製造方法によれば、プラズマ処理工程と、それに連続して行う半導体層に対してダメージを与えることなく緻密な膜を短時間で制御性良く積層できるＥＣＲスパッタ法による二酸化珪素膜の形成工程と、加熱処理工程とを組合せて行うことで、特性の優れたＭＯＳ型構造の半導体装置を簡便かつ安価に製造することが可能となる。
【０００９】
また本発明の製造方法によれば、１０００℃〜１２００℃の熱処理を施した後ＭＯＳ型構造を形成するため、その後の製造工程で行われる熱処理によって特性が劣化することもなく、信頼性の高い半導体装置を形成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施例のＭＯＳダイオードの説明図である。
【図２】本発明のＭＯＳ型構造の電極の製造工程の説明図である。
【図３】本発明のＭＯＳダイオードのＣ−Ｖ特性の測定結果のグラフである。
【図４】プラズマ処理の効果を調べるための界面準位密度とエネルギー準位との相関を示すグラフである。
【図５】本発明の第２の実施例の縦型ＭＯＳＦＥＴの製造工程の説明図である。
【発明を実施するための形態】
【００１１】
本発明は、ＥＣＲスパッタ装置内で発生させたプラズマに炭化珪素半導体表面を晒す工程と、同一装置内で真空状態を保ったまま、ＥＣＲスパッタ法によりＳｉＯ2膜を堆積させる工程と、その後の加熱処理工程と、金属膜を積層する工程という、非常に簡便で、制御性の良い製造工程を組み合わせることによって、ＭＯＳ型構造を形成することができる。以下、本発明の炭化珪素半導体装置の製造方法について、詳細に説明する。
【実施例１】
【００１２】
まず、本発明の炭化珪素半導体装置の製造方法について、ＭＯＳダイオードを例にとり詳細に説明する。図１は、ＭＯＳダイオードの断面図、図２はＭＯＳ型構造の電極の製造工程の説明図である。まず、表面の結晶方位が（０００−１）Ｃ面４Ｈ−ＳｉＣからなるＳｉＣ基板１上に、エピタキシャル成長法を用いてｎ型ＳｉＣからなるエピタキシャル層２を形成する。このエピタキシャル層２の膜厚は１〜２０μｍ程度で、不純物濃度は１×１０15〜１×１０17ｃｍ-3程度とする。
【００１３】
次に、エピタキシャル層２表面を有機溶剤、フッ酸等により洗浄し、表面に付着する不純物や酸化膜を除去した後、基板をＥＣＲスパッタ装置内に載置する。ＥＣＲスパッタ装置内には窒素（Ｎ2）ガスを導入し、所定の真空度に達したところで、導入した窒素をプラズマ化し、エピタキシャル層２表面をプラズマ処理する（Ｓ１）。このプラズマ処理は、例えば、装置内に導入する窒素ガス流量を６ｓｃｃｍ、真空度０．０３Ｐａ、マイクロ波電源電圧５００Ｗの条件で発生させた窒素プラズマに、エピタキシャル層２表面を３０分間晒す工程とする。このプラズマ処理により、エピタキシャル層２表面に残留した酸化物や炭素などの不純物が除去され、清浄化される。このプラズマ処理には、窒素ガスの他、アルゴン（Ａｒ）または酸素（Ｏ2）と窒素ガスの混合ガスを用いることができる。また、異なる混合ガスを用いた処理を複数回行うことも可能である。
【００１４】
次に、連続してＥＣＲスパッタ装置の真空度を破らずに、プラズマ処理を施したエピタキシャル層２表面にＳｉＯ2膜３を堆積させる（Ｓ２）。このプラズマ処理とＳｉＯ2膜３の堆積工程を連続して行うことで、清浄化した表面状態を保ったままＳｉＯ2膜を堆積することが可能となる。ＳｉＯ2膜堆積工程は、例えばシリコンターゲットを用い、アルゴンガス流量を１５ｓｃｃｍ、酸素ガス流量を７ｓｃｃｍ、真空度０．１０Ｐａ、マイクロ波電源電圧５００Ｗ、高周波（ＲＦ）電源電力５００Ｗ、室温条件で、３分間処理すると５０ｎｍのＳｉＯ2膜３を堆積することができる。
【００１５】
次に、ＥＣＲスパッタ装置からＳｉＣ基板を取り出し、高温炉で加熱処理を行う（Ｓ３）。この加熱処理は、窒素雰囲気中で１２００℃、２時間行う。この加熱処理により、堆積したＳｉＯ2膜３とエピタキシャル層２表面のＳｉＣとの間で化学結合が促進され、界面準位密度の低いＳｉＯ2―ＳｉＣの界面構造が形成できる。ここで、窒素雰囲気中で熱処理するため、一般的に行われている熱酸化法と異なり、ＳｉＣ表面から酸化によって炭素（Ｃ）が抜けることによって生じる欠陥や、炭素がＳｉＯ2膜中に拡散することによって発生するＳｉＯ2膜の劣化や信頼性低下が生じることもない。なお、雰囲気ガスは、アルゴン（Ａｒ）または水素（Ｈ2）ガスと窒素ガスの混合ガス等に変更することも可能である。また加熱処理の温度は、ＭＯＳ界面状態の改善のために少なくとも１０００℃以上の温度とし、二酸化珪素の融点１４００℃を越えない温度に設定する必要がある。特に上述にように、１２００℃の加熱処理によって、特性改善の効果が大きい。
【００１６】
次に、ＳｉＯ2膜３上にダイオードのアノード電極を形成するため、アルミニウム膜を蒸着形成する。これによりエピタキシャル層２上にＳｉＯ2膜３を介して金属膜が形成され、ＭＯＳ構造を完成する（Ｓ４）。最後に、ＳｉＣ基板１裏面にダイオードのカソード電極５を形成するため、アルミニウム膜を蒸着形成し、ＭＯＳダイオードが完成する。
【００１７】
図３は、上記の製造方法により形成したＭＯＳダイオードのＣ−Ｖ特性の測定結果を示すグラフである。測定は、測定周波数１００ｋＨｚ、アノード電極に−１０〜＋１０Ｖの電圧を印加して行った。比較のため、プラズマ処理した後ＳｉＯ2膜を堆積させ、加熱処理なしで測定したもの（加熱処理無し）、プラズマ処理を行わず、ＳｉＯ2膜を堆積した後、加熱処理して測定したもの（プラズマ処理無し）についても表示している。
【００１８】
図３に示すように、加熱処理なしでは、Ｃ−Ｖ特性が蓄積領域に入っても酸化膜容量（ＣOX）まで増加していないことがわかる。一方、加熱処理のみ行ったプラズマ処理なしでは、加熱処理なしと比べて、酸化膜容量が観測されＭＯＳ界面の状態が改善されていることがわかる。これと比較し本願発明では、Ｃ−Ｖ特性の容量変化が急峻となり、特性改善が更に進んでいることがわかる。
【００１９】
次にプラズマ処理の有無の効果を確認するため、Ｈｉｇｈ−Ｌｏｗ Ｃ−Ｖ法により界面準位密度（Ｄit）の測定を行った。図４は、界面準位密度とエネルギー準位との相関を示すグラフである。界面準位密度は、高周波Ｃ−Ｖ特性（測定周波数１００ｋＨｚ）と準性的Ｃ−Ｖ特性（ステップ電圧５０ｍＶ、遅延時間１ｓｅｃ）の容量差から見積もった。図４に示すように、プラズマ処理を行わないものに比べて、本発明のプラズマ処理を行ったものは、界面準位密度が低く、ＭＯＳ界面状態が改善されていることがわかる。特に、キャリア移動度に影響する伝導帯付近のエネルギー準位（Ｅit＝０．２ｅＶ）付近の界面準位密度を比較すると、プラズマ処理なしの場合は、５．２×１０12ｃｍ-2・ｅＶ-1であるのに対し、プラズマ処理ありの場合は、６．２×１０11ｃｍ-2・ｅＶ-1となり、界面準位密度が1桁程度減少していることが確認できた。
【００２０】
なお、本実施例では、ＳｉＣ基板上の表面の結晶方位が（０００−１）Ｃ面の４Ｈ−ＳｉＣを用いたが、（０００１）Ｓｉ面４Ｈ−ＳｉＣや、ポリタイプの異なる６Ｈ―ＳｉＣ、３Ｃ−ＳｉＣでも同様の効果が得られる。
【実施例２】
【００２１】
次に第２の実施例として、縦型ＭＯＳＦＥＴの製造方法について説明する。まず、表面の結晶方位が（０００−１）Ｃ面４Ｈ−ＳｉＣからなるＳｉＣ基板１上に、エピタキシャル成長法を用いてｎ型ＳｉＣからなるエピタキシャル層２を形成する。このエピタキシャル層２の膜厚は１〜２０μｍ程度で、不純物濃度は１×１０15〜１×１０17ｃｍ-3程度とする。
【００２２】
次に、エピタキシャル層２表面を有機溶剤、フッ酸等により洗浄し、表面に付着する不純物や酸化膜を除去した後、ベース領域を形成するため、フォトレジストを注入マスクとして使用し、エピタキシャル層２表面にアルミニウム（Ａｌ）をイオン注入し、ｐ型拡散領域からなるベース領域６を形成する。さらに、ベース領域６内にソース領域及びドレイン領域を形成するため、別のフォトレジストを注入マスクとして使用し、ベース領域６が形成されたエピタキシャル層２表面にリン（Ｐ）をイオン注入し、ｎ型拡散領域からなるソース領域７を形成する。注入された不純物イオンは、例えば１６５０℃、１分間の加熱処理を行い、活性化する（図５ａ）。
【００２３】
次に第１の実施例同様、エピタキシャル層２表面を有機溶剤、フッ酸等により洗浄し、表面に付着する不純物や酸化膜を除去した後、ＥＣＲスパッタ装置内に載置する。ＥＣＲスパッタ装置内には窒素（Ｎ2）ガスを導入し、所定の真空度に達したところで、導入した窒素をプラズマ化し、エピタキシャル層２表面をプラズマ処理する。このプラズマ処理は、例えば、装置内に導入する窒素ガス流量を６ｓｃｃｍ、真空度０．０３Ｐａ、マイクロ波電源電圧５００Ｗの条件で発生させた窒素プラズマに、表面を３０分間晒して行う。このプラズマ処理により、表面に残留した酸化物や炭素などの不純物が除去され、清浄化される。このプラズマ処理には、窒素ガスの他、アルゴン（Ａｒ）または酸素（Ｏ2）と窒素ガスの混合ガスを用いることができる。また、異なる混合ガスを用いた処理を複数回行うことも可能である。
【００２４】
次に、連続してＥＣＲスパッタ装置の真空度を破らずに、プラズマ処理を施したエピタキシャル層２、ベース領域６及びソース領域７表面にＳｉＯ2膜３を堆積させる。このプラズマ処理とＳｉＯ2膜３の堆積工程を連続して行うことで、清浄化した表面状態を保ったままＳｉＯ2膜を堆積することが可能となる。ＳｉＯ2膜堆積工程は、例えばシリコンターゲットを用い、アルゴンガス流量を１５ｓｃｃｍ、酸素ガス流量を７ｓｃｃｍ、真空度０．１０Ｐａ、マイクロ波電源電圧５００Ｗ、高周波（ＲＦ）電源電力５００Ｗ、室温の条件で、３分間処理すると５０ｎｍのＳｉＯ2膜３を堆積することできる。このＳｉＯ2膜３は、ゲート絶縁膜となる。次に、ＥＣＲスパッタ装置からＳｉＣ基板を取り出し、高温炉で加熱処理を行う。この加熱処理は、窒素雰囲気中で１２００℃、２時間行い、ＳｉＯ2―ＳｉＣ接合を形成する（図５ｂ）。
【００２５】
ＳｉＯ2膜３上に化学的気相成長（ＣＶＤ）法により、多結晶シリコン（ポリシリコン）膜を形成し、所定の形状にパターニングすることにより、ゲート電極８を形成する。その後、ゲート絶縁膜９を残し、ソース領域６上のＳｉＯ2膜３を除去し、ソース領域７表面を露出させ、露出したソース領域７表面に、ニッケル（Ｎｉ）からなるソース電極１０を形成する。さらにＳｉＣ基板１裏面にドレイン電極を形成するため、ニッケルからなるドレイン電極１１を形成する。ソース電極７及びドレイン電極１１のオーミック接合を形成するため、窒素雰囲気中で９５０℃、２分間の加熱処理を行い、縦型ＭＯＳＦＥＴを完成する（図５ｃ）。この加熱処理条件は、ＳｉＯ2膜３を堆積させた後にＳｉＯ2―ＳｉＣのＭＯＳ構造の形成する際の加熱処理条件より加熱温度が低く、加熱時間も短いため、先に形成したＭＯＳ構造の界面状態が劣化することはない。
【００２６】
本実施例においても、先に説明した第１の実施例同様、界面準位密度の少ないＭＯＳ構造となるため、形成された縦型ＭＯＳＦＥＴは、チャネル移動が高まり、オン抵抗が低減し、スイッチング動作における電力変換効率（電力損失）を改善することができた。
【符号の説明】
【００２７】
１： ＳｉＣ基板、２：エピタキシャル層、３：ＳｉＯ2膜、４：アノード電極、５：カソード電極、６：ベース領域、７：ソース領域、８：ゲート電極、９：ゲート絶縁膜、１０：ソース電極、１１：ドレイン電極
【図１】
2014099495.tif 000003
【図２】
2014099495.tif 000004
【図３】
2014099495.tif 000005
【図４】
2014099495.tif 000006
【図５】
2014099495.tif 000007