(57)【要約】【課題】高い周波数で動作可能であって、かつ精度の高い分周パルスを生成できるようにする。【解決手段】分周対象のクロックＣＫを分周して分周パルスＢＣＫを生成する分周パルス生成回路１１において、クロックＣＫにより動作するシフトレジスタ１２と、分周パルスＢＣＫの論理値に対応する分周パターンをシフトレジスタ１２にセットする分周パターン設定回路１３とを備える。分周パターン設定回路１３は、クロックＣＫを分周する分周回路１５と、分周回路１５の出力に基づいて、シフトレジスタ１２に分周パターンをセットするパターン発生回路１７とを備える。分周パターンを前記シフトレジスタ１２にセットしてクロックＣＫにより順次転送することにより、分周パルスＢＣＫを出力する。【選択図】図１
2014086951.tif 000002
【特許請求の範囲】
【請求項１】
分周対象のクロックを分周して分周パルスを生成する分周パルス生成回路において、
前記クロックにより動作するシフトレジスタと、
前記分周パルスの論理値に対応する分周パターンを前記シフトレジスタにセットする分周パターン設定回路とを備え、
前記分周パターン設定回路は、
前記クロックを分周する分周回路と、
前記分周回路の出力に基づいて、前記シフトレジスタに前記分周パターンをセットするパターン発生回路とを備え、
前記分周パターンを前記シフトレジスタにセットして前記クロックにより順次転送することにより、前記分周パルスを出力する
分周パルス生成回路。
【請求項２】
前記分周パターン設定回路は、
前記分周パルスに係る分周比に応じて、前記シフトレジスタにセットする複数の前記分周パターンを生成する分周パターン生成回路を備え、
前記パターン発生回路は、
前記分周パターン生成回路で生成された前記複数の分周パターンを順次選択して前記シフトレジスタにセットする
請求項１に記載の分周パルス生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分周パルス生成回路に関し、例えば高い周波数で動作可能であって、精度の高い分周パルスを生成することができる分周パルス生成回路である。
【背景技術】
【０００２】
従来、各種の電子機器では、基準クロックを分周してタイミング制御等に利用している。すなわち図５に示すように、電子機器では、例えば基準クロックＣＫ（図５（Ａ））をカウンタに入力し、基準クロックＣＫを分周比ｎにより分周して分周パルスＢＣＫ（図５（Ｂ））を生成する。電子機器では、この分周パルスＢＣＫをタイミング制御、各種の時間計測等に利用する。
【０００３】
図６は、このような基準クロックＣＫの分周に供する分周パルス生成回路を示す図である。分周パルス生成回路１において、カウンタ３は、基準クロックＣＫを順次カウントしてカウント値ＣＮを出力すると共に、クリア端子ＣＬＲの立ち上がりによりカウント値ＣＮをリセットする。より具体的に、カウンタ３は、例えば図７に示すように、非同期式のカウンタが適用される。すなわちカウンタ３は、ＪＫフリップフロップによるＴフリップフロップ４Ａ、４Ｂ、４Ｃ、４Ｄを所定段数だけ直列接続して基準クロックＣＫを順次分周し、各Ｔフリップフロップ４Ａ、４Ｂ、４Ｃ、４Ｄの出力Ｑ０、Ｑ１、Ｑ２、Ｑ３によりカウント値ＣＮの各ビットを構成する。
【０００４】
Ｄフリップフロップ（ＤＦＦ）５は、分周比ｎを入力して保持し、この保持した分周比ｎをコンパレータ６に出力する。コンパレータ６は、このカウンタ３のカウント値ＣＮとＤフリップフロップ５から出力される分周比ｎとを比較し、カウント値ＣＮが分周比ｎと一致すると、出力を立ち上げる。分周パルス生成回路１は、このコンパレータ６の出力をカウンタ３のクリア端子ＣＬＲに帰還する。これにより分周パルス生成回路１は、カウント値ＣＮが分周比ｎの値になると、カウント値ＣＮを値０に初期化するリングカウンタとしてカウンタ３を動作させ、コンパレータ６によるカウント値ＣＮと分周比ｎとの比較結果を分周パルスＢＣＫとして出力する。
【０００５】
この種の分周パルス生成回路を利用したクロック生成回路に関して、特開平５−４８４３７号公報には、クロック生成回路を制御する工夫が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−４８４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところでこの種の分周パルス生成回路では、近年、高い周波数で動作し、かつ精度の高い分周パルスを生成することが求められる場合がある。具体的に、例えば素粒子、原子核実験、放射光の発生等では、荷電粒子の加速器が必要であり、この荷電粒子の加速器において、荷電粒子を多段で加速する場合、加速のタイミング制御等にこの種の分周パルス生成回路が必要になる。このような加速器においては、年々、動作速度が高速度化しており、これにより近年、分周パルス生成回路では高い周波数で動作可能であることが求められる。具体的に、近年では、５００ＭＨｚ以上の周波数による基準クロックを精度良く分周して分周パルスを生成することが求められる。また元々、荷電粒子の加速等に利用されることにより、この種の分周パルス生成回路には、高い精度が求められる。なお加速器の高速度化は、近年、高周波で高出力の素子が利用可能となってきたこと、高周波になれば装置の小型化が容易になること等の理由によるものである。
【０００８】
しかしながら図６及び図７について上述した分周パルス生成回路では、カウンタ３を構成するＴフリップフロップ４Ａ〜４ＤにＥＣＬ（Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）を適用しても、このＴフリップフロップ４Ａ〜４Ｄによる遅延時間の累積により、数百ＭＨｚ程度が動作の限界となる。なおこの図６及び図７の構成では、このＴフリップフロップ４Ａ〜４Ｄにおける遅延時間の累積により動作周波数が制限されることにより、カウント値ＣＮのビット数を増大させると、動作周波数が一段と低下する問題もある。
【０００９】
この問題を解決する１つの方法として、ＰＬＬ回路を使用する方法も考えられるが、この方法の場合、分周パルスのディユーティーを自由に設定できない問題があり、さらには分周比を大きくするとジッタの影響を無視できない問題もある。
【００１０】
本発明は、以上の点を考慮してなされたもので、高い周波数で動作可能であって、精度の高い分周パルスを生成することができるパルス生成回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
係る課題を解決するため、請求項１の発明は、
分周対象のクロックを分周して分周パルスを生成する分周パルス生成回路において、
前記クロックにより動作するシフトレジスタと、
前記分周パルスの論理値に対応する分周パターンを前記シフトレジスタにセットする分周パターン設定回路とを備え、
前記分周パターン設定回路は、
前記クロックを分周する分周回路と、
前記分周回路の出力に基づいて、前記シフトレジスタに前記分周パターンをセットするパターン発生回路とを備え、
前記分周パターンを前記シフトレジスタにセットして前記クロックにより順次転送することにより、前記分周パルスを出力する。
【００１２】
請求項１の構成によれば、シフトレジスタにおいて、単にクロックにより分周パターンを転送していることにより、多段のフリップフロップによりクロックを分周する場合のような遅延時間の累積による動作制限を受けることなく、分周パルスを生成することができ、これにより高い周波数で動作可能であって、精度の高い分周パルスを生成することができる。
【００１３】
請求項２によれば、請求項１の構成において、
前記分周パターン設定回路は、
前記分周パルスに係る分周比に応じて、前記シフトレジスタにセットする複数の前記分周パターンを生成する分周パターン生成回路を備え、
前記パターン発生回路は、
前記分周パターン生成回路で生成された前記複数の分周パターンを順次選択して前記シフトレジスタにセットする。
【００１４】
請求項２の構成によれば、分周比を可変して対応する分周パルスを生成することができる。
【発明の効果】
【００１５】
本発明によれば、高い周波数で動作可能であって、精度の高い分周パルスを生成することができる分周パルス生成回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態の分周パルス生成回路を示す図である。
【図２】図１の分周パルス生成回路の動作の説明に供するタイムチャートである。
【図３】図２の続きのタイムチャートである。
【図４】図１の分周パルス生成回路におけるパターン発生回路を詳細に示す図である。
【図５】分周パルスの説明に供する図である。
【図６】分周パルス生成回路を示す図である。
【図７】カウンタを示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１８】
〔第１実施形態〕
図１は、本発明の第１実施形態に係る分周パルス生成回路を示す図である。この分周パルス生成回路１１は、分周比ｎの設定を受け付け、この分周比ｎにより分周対象のクロックである基準クロックＣＫを分周して分周パルスＢＣＫを生成する。
【００１９】
このため分周パルス生成回路１１は、シフトレジスタ１２に設定された分周パターンを基準クロックＣＫにより順次転送することにより、分周パルスＢＣＫを生成する。分周パターン設定回路１３は、このシフトレジスタ１２に分周パターンを設定する。
【００２０】
具体的に、この実施形態において、シフトレジスタ１２は、８段のＤフリップフロップ１２Ａ〜１２Ｈにより構成され、パラレル入力によりこれら８段のＤフリップフロップ１２Ａ〜１２Ｈに分周パターンが設定される。ここで例えばこのシフトレジスタ１２に「１０１０１０１０」による分周パターンを設定して、基準クロックＣＫにより順次転送した場合、図２（Ａ）及び（Ｂ）に示すように、基準クロックＣＫを２分周した分周パルスＢＣＫ（ＢＣＫ２）を生成することができる。またシフトレジスタ１２に「１０００１０００」の分周パターンを設定した場合には、図２（Ｄ）に示すように、基準クロックＣＫを４分周した分周パルスＢＣＫ（ＢＣＫ４）を生成することができる。またシフトレジスタ１２に「１０００００００」の分周パターンを設定した場合には、図２（Ｈ）に示すように、基準クロックＣＫを８分周した分周パルスＢＣＫ（ＢＣＫ８）を生成することができる。
【００２１】
これらの場合、分周パルス生成回路１１では、単に、シフトレジスタ１２に設定した分周パターンを基準クロックＣＫにより転送して分周パルスを生成していることにより、例えば図６及び図７について上述した分周パルス生成回路１のように、ＪＫフリップフロップ４Ａ〜４Ｄにおける遅延時間の累積を問題とすることなく、高い周波数で動作させることができる。またこのように遅延時間の累積を考慮する必要が無いことにより、段数を増大させえて分周比を大きくしても動作させることができる。またこのように遅延時間の累積を考慮する必要が無いことにより、ジッタの影響も有効に回避することができる。これらにより高い周波数で動作可能であって、精度の高い分周パルスを生成することができる。
【００２２】
ところでこのように分周比が２、４、８である場合、各分周比について上述した固定の分周パターンを繰り返し設定することにより、分周パルスを途切れることなく出力することができる。
【００２３】
しかしながら分周比ｎがシフトレジスタ１２の段数以下であって、シフトレジスタ１２の段数と分周比ｎとの最大公倍数がシフトレジスタ１２の段数と異なる場合、より具体的に、この実施形態において、分周比が、３、５、６、７の場合、固定の分周パターンを繰り返し設定したのでは、正しく分周パルスＢＣＫを出力することが困難になる。このように分周比が、３、５、６、７の場合、順次、シフトレジスタ１２に設定する分周パターンを変化させることが必要になる。
【００２４】
すなわち図２（Ｃ）に示すように、「１００１００１０」、「０１００１００１」、「００１００１００」の分周パターンをシフトレジスタ１２に順次循環的に設定して基準クロックＣＫにより転送すれば、分周比３により分周パルスＢＣＫ３を生成することができる。また図２（Ｅ）により示すように、「１００００１００」、「００１００００１」、「００００１０００」、「０１００００１０」、「０００１００００」の分周パターンを順次循環的にシフトレジスタ１２に設定して基準クロックＣＫにより転送すれば、分周比５による分周パルスＢＣＫ５を生成することができる。また同様に、図２（Ｆ）、（Ｇ）に示すように、それぞれ３種類、７種類の固定パターンを順次循環的にシフトレジスタ１２に設定すれば、分周比６、分周比７による分周パルスＢＣＫ６、ＢＣＫ７を生成することができる。
【００２５】
また分周比ｎがシフトレジスタ１２の段数を超える場合、図３（Ａ）〜（Ｈ）により示すように、同様に、分周比ｎに応じた一定の組み合わせによる分周パターンを順次循環的に繰り返すことにより、基準クロックＣＫを分周比９、１０、１１、１２、１３、１４、１５、…により分周した分周パルスＢＣＫ９、ＢＣＫ１０、ＢＣＫ１１、ＢＣＫ１２、ＢＣＫ１３、ＢＣＫ１４、ＢＣＫ１５、…を生成することができる。
【００２６】
これにより分周パターン設定回路１３は、分周比ｎに応じて複数の分周パターンを生成し、この生成した分周パターンを選択して、順次循環的にシフトレジスタ１２にセットする。すなわち分周パターン設定回路１３において、分周回路１５は、基準クロックＣＫを分周して分周パターンをシフトレジスタ１２にセットするタイミング信号を生成する。この実施形態において、この分周回路１５は、分周比がシフトレジスタ１２の段数に等しい値８に設定され、これによりシフトレジスタ１２の最終段のフリップフロップ１２Ｈに設定された分周パターンが先頭段のフリップフロップ１２Ｈより出力されると、タイミング信号を立ち上げる。
【００２７】
中央処理ユニット（ＣＰＵ）１６は、事前に、オペレータにより入力された分周比ｎに応じて、シフトレジスタ１２に設定する１つ又は複数の分周パターンを生成してパターン発生回路１７に格納する。ここで分周パルス生成回路１１では、分周比ｎとシフトレジスタ１２の段数との最小公倍数の数だけ基準クロックＣＫが入力すると、シフトレジスタ１２に設定する分周パターンを当初設定した分周パターンに戻すことが必要になる。従ってシフトレジスタ１２では、分周比ｎとシフトレジスタ１２の段数との最小公倍数に対して、この最小公倍数をシフトレジスタ１２の段数により割り算した数Ｍの回数だけ、分周パターンの設定を繰り返すと、当初の分周パターンの設定に戻ることになる。しかしながらこの数Ｍによる設定回数のおいては、例えばシフトレジスタ１２の全段を値０に設定する分周パターンのように、同一の分周パターンが繰り替えされる場合もある。これにより中央処理ユニット１６は、この数Ｍに対応する数の分周パターンを生成してパターン発生回路１７にセットする。また中央処理ユニット１６は、この割り算した値Ｍをカウンタ１８にセットする。
【００２８】
カウンタ１８は、分周回路１５の出力を、中央処理ユニット１６によりセットされた値Ｍにより分周回路１５から出力されるタイミング信号をカウントするプログラマブルのリングカウンタであり、これにより中央処理ユニット１６によりパターン発生回路１７にセットした分周パターンの選択に供する選択信号ＳＥＬを出力する。
【００２９】
パターン発生回路１７は、中央処理ユニット１６によりセットされた分周パターンを保持し、この分周パターンを選択信号ＳＥＬに応じて選択してタイミング信号に応じたタイミングでシフトレジスタ１２に出力する。
【００３０】
図４は、パターン発生回路１７の構成を詳細に示す図である。分周パルス生成回路１１では、分周比ｎがシフトレジスタ１２の段数より大きい場合、分周比ｎに応じた所定のタイミングで、シフトレジスタ１２の全段に値０をセットすることが必要になる。具体的に、図３の例では、分周比が１０の場合、期間Ｔ５については、シフトレジスタ１２の全段を値０をセットすることが必要であり、分周比が１１では、期間Ｔ４については、シフトレジスタ１２の全段を値０をセットすることが必要である。また分周比が１２及び１３では、期間Ｔ３、Ｔ６については、シフトレジスタ１２の全段を値０にセットすることが必要であり、分周比が１４及び１５の場合、期間Ｔ３及びＴ５において、シフトレジスタ１２の全段に値０をセットすることが必要である。また例えば分周比ｎが１７の場合、「１０００００００」、「００００００００」、「０１００００００」、「００００００００」、「００１０００００」、…の分周パターンを順次セットすることが必要であり、この場合、期間Ｔ２、Ｔ４でシフトレジスタ１２の全段を値０にセットすることが必要になる。
【００３１】
またこのシフトレジスタ１２の全段を値０にセットする分周パターンは、分周比ｎに応じた１組の分周パターンを１回繰り返す場合に、複数回、セットしなければならない場合もある。具体的に、図３の例においては、分周比ｎが１４及び１５の場合、期間Ｔ３及びＴ５において、シフトレジスタ１２の全段に値０をセットすることが必要であり、また分周比ｎが１７の場合、期間Ｔ２、Ｔ４でシフトレジスタ１２の全段を値０にセットすることが必要になる。
【００３２】
そこでこの実施形態では、シフトレジスタ１２の全段を値０にセットする分周パターンＢ０については、事前にパターン発生回路１７に記録して保持する。また中央処理ユニット１６においては、このシフトレジスタ１２の全段を値０にセットする分周パターンＢ０以外の分周パターンＢ１〜ＢＮを生成してパターン発生回路１７にセットする。またカウンタ１８から出力される選択信号ＳＥＬにより中央処理ユニット１６によりセットされた分周パターンＢ１〜ＢＮを矢印により示すように順次循環的に出力するようにして、この選択信号ＳＥＬをタイミング発生回路２１により判定して選択回路２２を切り替えることにより、所定のタイミングでシフトレジスタ１２の全段を値０にセットする分周パターンＢ０を介挿してシフトレジスタ１２にセットする。しかして図４の例では、シフトレジスタ１２の全段を値０にセットする分周パターンＢ０の介挿により、この分周パターンＢ０と分周パターンＢ１〜ＢＮ（Ｂ８）を交互にシフトレジスタ１２にセットして、分周比１７による分周パルスＢＣＫを生成することができる。
【００３３】
以上の構成によれば、分周パターンをシフトレジスタ１２にセットしてクロックＣＫにより順次転送して分周パルスＢＣＫを生成することにより、多段のフリップフロップによりクロックを分周する場合のような遅延時間の累積による動作制限を受けることなく、分周パルスを生成することができ、これにより高い周波数で動作可能であって、精度の高い分周パルスを生成することができる。
【００３４】
特にこのようにシフトレジスタ１２にセットした分周パターンを転送して分周パルスを生成する場合にあっては、同一の分周パターンを繰り返しセットする前提で、シフトレジスタ１２の段数を大きくすることにより、分周比を大きくすることができる。しかしながらこのようにシフトレジスタ１２の段数をいくら増大させても、何ら動作周波数の低減を招くことなく、さらにはジッタの増大を招くことなく分周パルスを生成することができる。
【００３５】
またさらに中央処理ユニット１６により分周比に応じた１つ又は複数の分周パターンを生成して逐次シフトレジスタ１２に設定することにより、種々の分周比により分周パルスを生成することができ、さらにはシフトレジスタ１２の段数に比して格段的に大きな分周比により分周パルスを生成することができる。
【００３６】
またこのように複数の分周パターンを生成して選択的にシフトレジスタ１２に設定する構成において、繰り返し使用する分周パターンを別途保持して選択的にシフトレジスタ１２に出力することにより、中央処理ユニット１６等の構成を簡略化して全体構成を簡略化することができる。
【００３７】
〔第２実施形態〕
この実施形態では、中央処理ユニット１６によりさらにディユーティー比の設定を受け付け、このディユーティー比の設定に応じて分周パターンにおける論理レベルを可変する。この実施形態では、このディユーティー比の設定に関する構成が異なる点を除いて、第１実施形態と同一に構成される。
【００３８】
この実施形態によれば、さらにディユーティー比を種々に変更するようにして、第１実施形態と同様の効果を得ることができる。
【００３９】
〔他の実施形態〕
以上、本発明の実施に好適な具体的な構成を詳述したが、本発明は、本発明の趣旨を逸脱しない範囲で、上述の実施形態の構成を種々に変更することができる。
【００４０】
すなわち上述の実施形態では、分周回路１５の分周比をシフトレジスタ１２の段数に設定することにより、シフトレジスタ１２の最終段の設定を順次転送して出力すると、分周パターンをシフトレジスタ１２に設定し直す場合について述べたが、本発明はこれに限らず、シフトレジスタ１２の段数に比して分周回路１５の分周比を小さな値に設定するようにして、シフトレジスタ１２の最終段の設定を出力し終わらないうちに、分周パターンをシフトレジスタ１２に設定し直すようにしてもよい。このようにすれば、例えば分周比ｎが３、５、６、７の場合に、分周回路１５の分周比をそれぞれ３、５、６、７に設定することにより、同一の分周パターンをシフトレジスタ１２に繰り返し設定して分周パルスを生成することができる。
【００４１】
また上述の実施形態では、中央処理ユニットにより分周パターンを生成する場合について述べたが、本発明はこれに限らず、例えば各種の分周比に係る分周パターンをメモリに記録してテーブルを作成し、このテーブルからの選択出力により分周パターンを出力するようにしてもよい。
【符号の説明】
【００４２】
１、１１  分周パルス生成回路、３、１８  カウンタ、４Ａ〜４Ｄ  ＪＫフリップフロップ、５、１２Ａ〜１２Ｈ  Ｄフリップフロップ、６  コンパレータ、１２  シフトレジスタ、１３  分周パターン設定回路、１５  分周回路、１６  中央処理ユニット、１７  パターン発生回路、２１  タイミング発生回路、２２  選択回路、Ｂ０〜ＢＮ  分周パターン
【図１】
2014086951.tif 000003
【図２】
2014086951.tif 000004
【図３】
2014086951.tif 000005
【図４】
2014086951.tif 000006
【図５】
2014086951.tif 000007
【図６】
2014086951.tif 000008
【図７】
2014086951.tif 000009