(57)【要約】【課題】配線層とコンタクト間の接触抵抗を低減することが可能な半導体装置を提供する。【解決手段】絶縁膜13は、ホール14を有する。触媒層16は、ホールの底面上と、ホールの側面上と、ホール外の絶縁膜の上方に形成されている。コンタクト１７は、ホールの底面上の触媒層上にカーボンナノチューブで形成されている。配線層18は、ホール外の触媒層上にカーボンナノチューブと接したグラフェンで形成されている。ホールの底部の触媒層は不連続な膜であり、ホール外の前記触媒層は連続な膜である。【選択図】図１
2014053433.tif 000002
【特許請求の範囲】
【請求項１】
ホールを有する絶縁膜と、
前記ホールの底面上と、前記ホールの側面上と、前記ホール外の前記絶縁膜の上方に形成された触媒層と、
前記ホールの底面上の前記触媒層上にカーボンナノチューブで形成されたコンタクトと、
前記ホール外の前記触媒層上に前記カーボンナノチューブと接してグラフェンで形成された配線層と、
前記ホールの側面上の前記触媒層と前記コンタクトとの間に設けられたグラフェン層と、
を具備し、
前記ホールの底部の前記触媒層は不連続な膜であり、前記ホール外の前記触媒層は連続な膜であり、
前記ホールの底部の前記触媒層の膜厚は、前記ホール外の前記触媒層の膜厚より薄く、
前記ホールの側面上の前記触媒層は、ファセットを有する
ことを特徴とする半導体装置。
【請求項２】
ホールを有する絶縁膜と、
前記ホールの底面上と、前記ホールの側面上と、前記ホール外の前記絶縁膜の上方に形成された触媒層と、
前記ホールの底面上の前記触媒層上にカーボンナノチューブで形成されたコンタクトと、
前記ホール外の前記触媒層上に前記カーボンナノチューブと接してグラフェンで形成された配線層と、を具備し、
前記ホールの底部の前記触媒層は不連続な膜であり、前記ホール外の前記触媒層は連続な膜であることを特徴とする半導体装置。
【請求項３】
前記ホールの底部の前記触媒層の膜厚は、前記ホール外の前記触媒層の膜厚より薄いことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ホールの側面上の前記触媒層と前記コンタクトとの間にグラフェン層をさらに具備することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記ホールの側面上の前記触媒層は、ファセットを有することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記ホール外部のグラフェンで形成された配線層と連続し、前記ホールを覆うグラフェンで形成された配線層をさらに具備することを特徴とする請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えばグラフェンとカーボンナノチューブ（以下、ＣＮＴと称す）を用いた半導体装置に関する。
【背景技術】
【０００２】
低抵抗配線材料として期待されるグラフェンとカーボンナノチューブを用いた半導体装置が開発されている。この半導体装置において、グラフェンを配線層として用い、ＣＮＴをコンタクトとして用いる場合、従来の製造方法では、配線層とコンタクトとの間に触媒層や下地層などが介在してしまう。このため、配線層とコンタクトの材料の抵抗が十分に低くいにも拘らず、配線層とコンタクト間の接触抵抗が大きくなり、低抵抗配線を実現することが困難であった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−６２３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、配線層とコンタクト間の接触抵抗を低減することが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態による半導体装置の態様は、ホールを有する絶縁膜と、前記ホールの底面上と、前記ホールの側面上と、前記ホール外の前記絶縁膜の上方に形成された触媒層と、前記ホールの底面上の前記触媒層上にカーボンナノチューブで形成されたコンタクトと、前記ホール外の前記触媒層上に前記カーボンナノチューブと接してグラフェンで形成された配線層と、を具備し、前記ホールの底部の前記触媒層は不連続な膜であり、前記ホール外の前記触媒層は連続な膜であることを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置を示す断面図。
【図２Ａ】第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図２Ｂ】図２Ａに続く製造工程を示す断面図。
【図２Ｃ】図２Ｂに続く製造工程を示す断面図。
【図２Ｄ】図２Ｃに続く製造工程を示す断面図。
【図２Ｅ】図２Ｄに続く製造工程を示す断面図。
【図２Ｆ】図２Ｅに続く製造工程を示す断面図。
【図２Ｇ】図２Ｆに続く製造工程を示す断面図。
【図３Ａ】触媒層の製造工程の一例を示す断面図。
【図３Ｂ】図３Ａに続く製造工程を示す断面図。
【図４Ａ】アスペクト比が大きなビアホールにＰＶＤにより触媒層を形成した場合を示す電子顕微鏡写真。
【図４Ｂ】図４Ａの一部を拡大して示す電子顕微鏡写真。
【図４Ｃ】図４Ａの他の部分を拡大して示す電子顕微鏡写真。
【図５Ａ】アスペクト比が大きなビアホールに触媒層を形成するための製造工程を示す断面図。
【図５Ｂ】図５Ａに続く製造工程を示す断面図。
【図５Ｃ】図５Ｂに続く製造工程を示す断面図。
【図６】ビアホールの側壁から成長したＣＮＴを示す断面図。
【図７Ａ】第２の実施形態の製造方法を示す断面図。
【図７Ｂ】図７Ａに続く製造工程を示す断面図。
【図８】図７Ｂに続く製造工程を示す断面図。
【図９Ａ】第３の実施形態の製造方法を示す断面図。
【図９Ｂ】図９Ａに続く製造工程を示す断面図。
【図１０】図９Ｂに続く製造工程を示す断面図。
【図１１Ａ】第４の実施形態の製造方法を示す断面図。
【図１１Ｂ】図１１Ａに続く製造工程を示す断面図。
【図１２】図１１Ｂに続く製造工程を示す断面図。
【図１３Ａ】第５の実施形態の製造方法を示す断面図。
【図１３Ｂ】図１３Ａに続く製造工程を示す断面図。
【図１４】第６の実施形態に係る半導体装置を示す断面図。
【図１５Ａ】第６の実施形態の製造方法を示す断面図。
【図１５Ｂ】図１５Ａに続く製造工程を示す断面図。
【図１５Ｃ】図１５Ｂに続く製造工程を示す断面図。
【図１５Ｄ】図１５Ｃに続く製造工程を示す断面図。
【図１５Ｅ】図１５Ｄに続く製造工程を示す断面図。
【図１６】第７の実施形態に係る半導体装置を示す断面図。
【図１７Ａ】第８の実施形態に係る半導体装置を示す断面図。
【図１７Ｂ】図１７Ａに続く製造工程を示す断面図。
【発明を実施するための形態】
【０００７】
半導体デバイスに用いられる微細化、薄膜化された金属配線は、配線幅及び配線高さが伝導電子の平均自由工程に近づくことに伴い、電子の界面非弾性散乱による電気抵抗率の上昇が顕著となる。例えば低抵抗配線材料として用いられる銅（Ｃｕ）の伝導電子の平均自由工程は、約４０ｎｍであり、配線幅、配線高さが４０ｎｍに近づくに従い電気抵抗率が上昇する。さらに配線幅、配線高さが伝導電子の平均自由工程以下の寸法になると、電気抵抗率の上昇はより顕著になる。
【０００８】
多層配線を流れる信号遅延（ＲＣ遅延）がＬＳＩの性能低下の大きな要因となるため、出来る限り配線抵抗の上昇を抑制することが望まれる。しかし、微細化に伴う金属配線の電気抵抗率上昇は不可避な問題であり、本質的な解決には配線材料の代替が必要である。
【０００９】
そこで、最先端デバイスに用いられる低抵抗材料としてフラーレンのような炭素材料を配線材料に応用する研究が活発に行われている。特に、配線層としてグラフェンを用い、ビアとしてＣＮＴを用いることが検討されている。グラフェンとはベンゼン環が平面状に規則的に並んだ膜が１〜１００層程度積層された極めて薄い炭素材料である。以下において、上記のようなグラフェンの単層膜のことをグラフェンシートと称す。また、ＣＮＴとは、上記グラフェンが直径１〜数１０ｎｍの筒状構造になっている炭素材料である。
【００１０】
グラフェンは、その量子化伝導特性により金属配線に替わるＬＳＩ用低抵抗配線として使用することが期待出来る。またBallistic長も非常に長い（約１００ｎｍ〜１ｕｍ）ため、長距離配線の電気伝導においてより有利である。さらに、グラフェン構造自体が極薄膜であり、ＣＶＤ法にて成膜することが可能である。このため、従来のデバイスの横方向の配線形成プロセスと優れた整合性を持つ。
【００１１】
また、ＣＮＴもグラフェンと同様の量子化伝導特性を有しており、ＣＶＤ法にて成膜することが可能である。ＣＮＴはグラフェンと異なり、その構造が筒状構造であるため、コンタクトビアなどの縦方向配線形成プロセスと優れた整合性を持つ。
【００１２】
このように、グラフェンは横方向配線として、ＣＮＴは縦方向配線としてそれぞれ優れた電気特性が期待される新規材料であり、グラフェンを横方向配線として、ＣＮＴを縦方向配線として、同時に用いることにより、より低抵抗な配線を実現する可能性がある。
【００１３】
しかし、グラフェン及びＣＮＴを用いた従来の配線構造の場合、グラフェンの配線層とＣＮＴのコンタクト間に、これらを形成するための触媒層が介在されるため、グラフェンとＣＮＴとを直接接触させることができない。
【００１４】
また、どちらの材料も他の材料との接触部において電気抵抗が高いことが知られている。このため、グラフェン及びＣＮＴを用いた従来の配線構造は、触媒などとの接触抵抗により低抵抗配線の実現が困難である。
【００１５】
本実施形態は、コンタクトビア及びその上層配線層に、グラフェンとＣＮＴの両方の触媒を形成し、ビアホール内にはＣＮＴを形成し、配線層にはグラフェンをそれぞれ形成することにより、コンタクトビアと配線層間で、ＣＮＴとグラフェンを直接接触させるＣＮＴ−グラフェン配線構造を提案する。
【００１６】
ＣＮＴとグラフェンは共にベンゼン環からなる同様の構造であり、電気的に同様の特徴を持つため、ＣＮＴとグラフェンが直接接触することにより、コンタクトビアと配線間での低抵抗接触を実現することができ、ＣＮＴとグラフェンの低抵抗電気特性を活かした配線を実現することが可能である。
【００１７】
また、コンタクトビアと配線層を一括して形成することにより、半導体装置の製造工程数を減少することが可能である。
【００１８】
以下、実施の形態について、図面を参照して説明する。全図に亘り、共通する部分には共通する参照符号を付す。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を示している。
【００２０】
絶縁膜１２内には、例えば金属により構成された配線層１１が形成されている。絶縁膜１２の下方には、トランジスタやキャパシタ等の図示せぬ半導体素子が形成された図示せぬ半導体基板が設けられている。この半導体基板の上方に配線層１１と半導体素子とを接続するための図示せぬコンタクト層が形成されている。配線層１１及び絶縁膜１２は、コンタクト層の上部に形成されている。
【００２１】
絶縁層１２の上方に絶縁膜１３が形成されており、絶縁膜１３内には、配線層１１に対応してビアホール１４が形成されている。ビアホール１４の底部、側面、及びビアホール１４の外部でビアホール１４周囲の絶縁膜１３上には、触媒下地層１５が形成され、この下地層１５上に触媒層１６が形成されている。
【００２２】
ビアホール１４内には、ビアホール１４底部の触媒層１６から成長されたコンタクトとしてのＣＮＴ１７が形成されている。ここで、ビアホール１４底部の触媒下地層１５は、ＣＮＴ１７の均一な成長を促進し、ビアホール１４底部の触媒層１６は、ＣＮＴ１７を成長させる。
【００２３】
また、ビアホール１４外部でビアホール１４周囲の絶縁膜１３上に形成された触媒層１６上には、配線層としてのグラフェン層１８が形成されている。ここで、ビアホール１４周囲の絶縁膜１３上に形成された触媒下地層１５は、グラフェン層１８の均一な成長を促進し、触媒層１６は、グラフェン層１８を成長させる。
【００２４】
ビアホール１４底部から成長されたＣＮＴ１７の上部は、グラフェン層１８に直接接触されており、ＣＮＴ１７とグラフェン層１８の間に下地層１５や触媒層１６が介在していない。このため、ＣＮＴ１７とグラフェン層１８の接触抵抗を低減することができる。
【００２５】
下地層１５は、ＣＮＴ１７とグラフェン層１８の形成を容易にするための補助膜であり、触媒層１６の材料が絶縁膜１３やコンタクト層１１へ拡散することを防止する。代表的な触媒下地層１５の材料としては、Ｔａ、Ｔｉ、Ｒｕ、Ｗ、Ａｌなどのうちの１つ、あるいはこれら材料の窒化物や酸化物、又は、これらの材料を含む積層材料を用いることが可能である。
【００２６】
触媒層１６は、ＣＮＴ１７とグラフェン層１８を形成するために必要な層であり、触媒材料としては、Ｃｏ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｕなどの単体金属、又は少なくともこれらのいずれか２つを含む合金、或いはこれらの炭化物等が好ましい。
【００２７】
また、ＣＮＴ１７の触媒層１６としては、膜が分散状態となった不連続膜であることが望ましい。触媒層１６を不連続膜とする場合、例えば膜厚が５ｎｍより小さい必要がある。グラフェンの触媒層１６としては、膜が連続した連続膜であることが望ましい。触媒層１６が連続膜となるために、少なくとも５ｎｍ以上の膜厚が必要である。触媒層１６が分散して微粒子化した状態ではグラフェン自体がうまく成長できない、或いはグラフェン層１８が不連続となって形成される可能性がある。このため、均一な連続したグラフェン層１８を形成するためには、触媒膜が連続膜となる様な膜厚を成膜することが必要である。ここで、コンタクトビア１４内に形成したＣＮＴ１７を固定化する目的で、例えばＣＶＤ（化学気相成長）法により形成した絶縁膜や金属をビアホール１４内に埋め込んでも良い。
【００２８】
配線層２１としてのグラフェン層１８上には、キャップ層１９が形成される。このキャップ層１９は、グラフェン層１８を加工する際に、配線層中に欠陥が入ることを防止する。
【００２９】
また、配線層２１ａは、絶縁膜１３上の下地層１５、触媒層１６、グラフェン層１８、及びキャップ層１９により構成されている。
【００３０】
グラフェン層１８、キャップ層１９を含む絶縁層１３上の構造は、絶縁膜２２により他の配線層から絶縁される。これら構造の上には、絶縁膜２３が形成され、この絶縁膜２３内に例えば配線層２１ａのグラフェン層１８に接続されるコンタクト２４が形成される。
【００３１】
尚、触媒層１６の材料が絶縁膜２３内に拡散することを防止するため、絶縁膜２２、２３内に図示せぬ拡散防止層（Diffusion Barrier）を設け、配線構造を被覆するようにしてもよい。拡散防止層としては、例えばシリコン窒化膜などが用いられる。
【００３２】
（製造方法）
図２Ａ乃至図２Ｇを用いて、第１の実施形態に係る半導体装置の製造方法について説明する。
【００３３】
図２Ａにおいて、先ず、前述したように、図示せぬトランジスタやキャパシタ等の半導体素子が形成された半導体基板（図示せず）上に、半導体素子と配線層１１を接続するためのコンタクト層（図示せず）が形成され、コンタクト層の上部に配線層１１及び絶縁膜１２が形成される。
【００３４】
コンタクト層を構成する絶縁膜（図示せず）は、例えばＴＥＯＳ膜により構成され、ＴＥＯＳ膜の内部にコンタクトが形成される。このコンタクトを構成する導電材料としては、例えばＷやＣｕやＡｌの単体金属が用いられる。絶縁膜１２は、例えばＳｉＯＣ膜により構成される。
【００３５】
ここで、コンタクト層を構成する絶縁膜と絶縁膜１２のＣＭＰ（化学的機械研磨）に対する選択比が小さい場合、配線層１１の底部に例えばＳｉＣＮなどのストッパー層を形成してもよい。配線層１１の導電材料には、例えばＷやＣｕやＡｌの単体金属が適用される。以上までのプロセスは既存の配線形成方法と同様である。
【００３６】
次に、配線層１１及び絶縁膜１２上にビアを形成するための絶縁膜１３が形成される。絶縁膜１３は、例えばＳｉＯＣ膜により構成される。ＳｉＯＣ膜は、例えばＣＶＤ法や塗布法により形成される。この絶縁膜１３は、誘電率を下げる目的で微小空孔（pore）を含んだ膜であっても良い。
【００３７】
次に、絶縁膜１３のＲＩＥ（反応性イオンエッチング）ダメージ、及びＣＭＰダメージに対する保護膜として図示せぬキャップ膜が形成される。キャップ膜は、例えばＳｉＯ２やＳｉＯＣ膜により構成される。キャップ膜は、絶縁膜１３がＲＩＥダメージに強い膜、例えばＴＥＯＳ膜や、微小空孔を含まないＳｉＯＣ膜の場合、特に成膜しなくても良い。
【００３８】
次に、図示せぬレジストが塗布され、リソグラフィ工程を経てレジストがパターニングされる。このパターニングされたレジストをマスクとして絶縁膜１３がＲＩＥにより加工され、図２Ａに示すように、配線層１１の表面を露出するビアホール１４が形成される。
【００３９】
次に、図２Ｂに示すように、ビアホール１４内とビアホール１４外部の絶縁膜１３上に下地層１５が、例えばＣＶＤにより形成される。この下地層１５は、ＣＮＴ及びグラフェン層の形成を容易にするための補助膜である。代表的な下地層１５としての材料は、例えばＴａ、Ｔｉ、Ｒｕ、Ｗ、Ａｌなど、又は、これらの膜の窒化物や酸化物、或いはこれらの膜を含む積層材料を用いることも可能である。下地層１５は、ビアホール１４底部と、絶縁膜１３上の配線層を形成する予定の領域において、均一な膜厚を有することが望ましい。
【００４０】
次に、図２Ｃに示すように、下地層１５上にＣＮＴ及びグラフェン層の成長のための触媒層１６が形成される。触媒層１６の材料としては、例えばＣｏ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｕなどの単体金属、又は少なくともこれらのいずれか２つを含む合金、或いはこれらの炭化物等が好ましい。
【００４１】
触媒層１６は、ＣＮＴの成長のためには分散状態となる不連続膜であることが望ましく、グラフェン層１８の成長のためには分散状態とならない連続膜であることが望ましい。このため、ＣＮＴを成長するビアホール１４底部において、触媒層１６は不連続となる膜厚であることが望ましく、配線層としてのグラフェン層を成長する絶縁膜１３上において、触媒層１６は連続膜となる膜厚であることが望ましい。このような膜厚制御を行うための成膜方法としては、例えば埋め込み性能の低いＰＶＤ（物理気相蒸着法）を用いることができる。触媒層１６の詳細な形成方法については後述する。
【００４２】
次に、図２Ｄに示すように、コンタクトビアとなるＣＮＴ１７及びグラフェン層１８が形成される。ＣＮＴ１７及びグラフェン層１８の成膜には、ＣＶＤ法が用いられ、炭素源としてメタン、アセチレン等の炭化水素系ガス、又はその混合ガスが用いられ、キャリアガスとして水素や希ガスが使用される。ＣＮＴ１７は、不連続膜となった触媒層１６上にのみ成膜され、グラフェン層１８は、連続膜となった触媒層１６上にのみ成膜される。このようにして、ビアホール１４内にＣＮＴ１７が形成され、絶縁膜１３の上方にグラフェン層１８が形成される。また、ＣＮＴ１７の上部は、グラフェン層１８に直接接触している。
【００４３】
次に、図２Ｅに示すように、ＣＮＴ１７及びグラフェン層１８の全面にキャップ層１９が形成される。キャップ層１９は、後の加工において、配線層としてのグラフェン層１８に欠陥が形成されることを避けるために形成される。キャップ層１９は、例えばＳｉＣＮ膜などの材料が使用される。
【００４４】
次に、図２Ｆに示すように、図示せぬリソグラフィ、ＲＩＥにより、グラフェン層１８が加工され、コンタクトビアとしてのＣＮＴ１７に接続された配線層２１及び単独の配線層２１ａが形成される。
【００４５】
次に、図２Ｇに示すように、配線層２１、２１ａを絶縁する絶縁膜２２、及び絶縁膜２２上の絶縁膜２３が形成される。
【００４６】
最後に、図１に示すように、絶縁膜２３内に配線層２１ａに接続された上部コンタクト層２４が形成される。
【００４７】
（触媒層の形成方法（１））
前述したように、ビアホール１４底部に形成される触媒層１６は、不連続膜であることが望ましく、配線層としてのグラフェン層１８を形成するための触媒層１６は、連続膜であることが望ましい。このような触媒層１６の形成方法について説明する。
【００４８】
不連続膜を形成するためには、前述したように、ＰＶＤが用いられる。
【００４９】
図３Ａに示すように、ビアホール１４内を含む絶縁膜１３の全面に下地層１５が形成される。
【００５０】
この後、図３Ｂに示すように、ＰＶＤにより触媒層１６が形成される。ＰＶＤは埋め込み性能が低いため、ビアホール１４の上部側面や絶縁膜１３上に形成される触媒層１６の膜厚に比べて、ビアホール１４の底部に形成される触媒層１６の膜厚が薄くなる。したがって、ビアホール１４の底部で触媒層１６が不連続膜となる膜厚とし、配線層の形成領域において連続膜となる膜厚にすることが可能である。
【００５１】
このＰＶＤを用いた成膜によれば、ビアホール１４底部の不連続膜としての触媒層１６と、配線層の形成領域における連続膜としての触媒層１６を１回の処理で形成することが可能であり、製造工程を削減することが可能である。
【００５２】
（触媒層の形成方法（２））
上記ＰＶＤを用いた成膜方法は、埋め込み性能が低いため、アスペクト比が大きいビアホールの場合、底部に膜を形成することができない。
【００５３】
図４Ａは、アスペクト比が大きいビアホールに対して例えば下地層としてＴｉＮ／Ｔｉを形成した後、ＰＶＤにより触媒層としてコバルト（Ｃｏ）膜を形成した例を示している。
【００５４】
図４Ｂに示すように、ＰＶＤにより形成されたコバルトの触媒層は、ビアホールの外部と上部のみに形成され、図４Ｃに示すビアホールの底部には形成されず、下地層としてのＴｉＮ／Ｔｉのみが形成されている。
【００５５】
このように、アスペクト比が大きいビアホールに対して触媒層を形成する場合、埋め込み性に優れたＣＶＤとＰＶＤを用いた２回の成膜工程により、ビアホール底部に不連続膜としての触媒層と、ビアホール外部の配線層の形成領域に連続膜としての触媒層を形成することができる。
【００５６】
すなわち、図５Ａに示すように、アスペクト比が大きいビアホール１４内を含む絶縁膜１３の全面に下地層１５が形成される。
【００５７】
この後、図５Ｂに示すように、ＣＶＤにより触媒層１６が形成される。ＣＶＤは、埋め込み性能が優れているため、アスペクト比が大きいビアホール１４の底部に不連続膜となる膜厚で触媒層１６を形成することができる。
【００５８】
次に、図５Ｃに示すように、ＰＶＤを用いて絶縁膜１３上の触媒層１６上に更に触媒層１６が形成される。このため、配線層の形成領域を含む絶縁膜１３上に連続膜となる触媒層１６が形成される。
【００５９】
このように、ＣＶＤとＰＶＤを用いることにより、アスペクト比の高いビアホール１４の底部に不連続となる膜厚の触媒層１６を形成でき、配線層の形成領域を含む絶縁膜１３上にＣＶＤにより形成された触媒層１６に加えて、連続膜となる膜厚の触媒層１６を形成することが可能である。
【００６０】
上記第１の実施形態によれば、ビアホール１４の底部、側面部、及びビアホール１４外部でビアホール１４周囲の絶縁膜１３上に下地層１５及び触媒層１６を形成し、ビアホール１４の底部からＣＮＴ１７を成長させ、絶縁膜１３上の触媒層１６上にグラフェン層１８を形成している。このため、ＣＮＴ１７とグラフェン層１８とを直接接触させることができる。このため、ＣＮＴ１７とグラフェン層１８との接触抵抗を低減することが可能である。
【００６１】
また、ビアホール１４底部の触媒層１６を不連続膜とし、絶縁膜１３上の触媒層１６を連続膜とすることにより、ＣＮＴ１７とグラフェン層１８を同時に形成することができる。したがって、製造工程を削減することが可能である。
【００６２】
さらに、ＣＶＤとＰＶＤを用いることにより、アスペクト比が高いビアホール１４の底部に不連続膜としての触媒層１６を形成でき、配線層の形成領域を含む絶縁膜１３上に連続膜としての触媒層１６を形成することが可能である。
【００６３】
（第２の実施形態）（ＣＮＴの成長前にビアホールの側壁にグラフェンを形成する）
第１の実施形態は、ビアホール１４内にＣＮＴ１７を形成した。この場合、ＣＮＴ１７は、ビアホール１４底部の触媒層１６だけではなく、ビアホール１４の側壁に形成された触媒層１６からも成長することがある。
【００６４】
図６に示すように、ビアホール１４の側面から成長したＣＮＴ１７はコンタクトビアの電気伝導にはあまり寄与せず、ビアホール１４の底部から成長するＣＮＴ１７の領域を狭くする。この結果、コンタクトビアとして機能するＣＮＴ１７の抵抗値を低くすることが困難となる。
【００６５】
そこで、第２の実施形態は、ＣＮＴ１７を成長させる前にビアホール１４の側壁にグラフェンを形成することにより、ビアホール１４の側壁からＣＮＴが成長することを防止する。ビアホール１４の側壁からＣＮＴが成長することを防止するためには、グラフェンシートは１層あれば十分であるため、ＣＮＴ１７の成長領域に影響を与えない。
【００６６】
上記構造は以下の方法により形成できる。
【００６７】
図７Ａに示すように、ビアホール１４内及び絶縁膜１３上に下地層１５、及び触媒層１６を形成するまでの製造工程は、第１の実施形態と同様である。
【００６８】
この後、配線層としてのグラフェン層１８とＣＮＴ１７をＣＶＤで同時に形成する。しかし、このとき、ＣＶＤの条件を制御し、最初に例えば高エネルギーのプラズマＣＶＤなどのグラフェンを優先的に形成する条件が適用され、ビアホール１４の側壁上の触媒層１６上と、絶縁膜１３上の触媒層１６上にグラフェン層１８ａ、１８ｂがそれぞれ形成される。ビアホール１４の側壁上に形成されるグラフェン層１８ａは、例えば１層である。また、絶縁膜１３上の触媒層１６上にグラフェン層１８ｂは、例えば２層以上である。
【００６９】
その後、例えばプラズマＣＶＤのエネルギーが低下され、ＣＮＴ１７を優先的に形成する条件で、ビアホール１４内にＣＮＴ１７が形成される。
【００７０】
すなわち、図７Ｂに示すように、ビアホール１４の側壁にグラフェン層１８ａを形成したことにより、ビアホール１４の側壁からＣＮＴ１７が成長することが抑制され、ビアホール１４の底部からＣＮＴ１７が成長される。このようにして、ＣＮＴ１７と配線層としてのグラフェン層１８が直接接触される。
【００７１】
図８は、図７Ｂに示す工程の後、第１の実施形態と同様の製造工程を行った場合を示している。
【００７２】
上記第２の実施形態によれば、ビアホール１４の側壁にグラフェン層１８ａを形成し、ビアホール１４の側壁からＣＮＴ１７が成長することを抑制している。このため、ビアホール１４の底部から十分なＣＮＴ１７を成長させることができる。したがって、コンタクトビアの抵抗値を低下させることができる。
【００７３】
しかも、ビアホール１４の側壁にもグラフェン層１８ａが形成されているため、グラフェン層１８ａ、１８ｂとＣＮＴ１７との接触面積を増加でき、接触抵抗を低下させることができる。
【００７４】
また、ビアホール１４の側壁のグラフェン層１８ａと絶縁膜１３上のグラフェン層１８ｂは、プラズマＣＶＤのエネルギーを制御することにより、製造することが可能である。したがって、製造工程が容易である。
【００７５】
（第３の実施形態）（触媒層にファセットを形成し、ビアホールの側壁にグラフェン層を形成する）
上記第２の実施形態は、プラズマＣＶＤのエネルギーを制御してビアホール１４の側壁にグラフェン層１８ａを形成した。
【００７６】
これに対して、第３の実施形態は、ビアホール１４の側壁にグラフェン層１８ａを形成するための別の例を示している。
【００７７】
図９Ａに示すように、ビアホール１４の側壁の触媒層１６の膜厚は、絶縁膜１３上の触媒層１６の膜厚より薄い。薄い膜厚の触媒層１６上には、グラフェンではなく、ＣＮＴが成長し易くなる。
【００７８】
そこで、第３の実施形態では、ビアホール１４の側壁の触媒層１６の膜厚を厚くして連続膜にする。さらに、グラフェン成長の基点となり易いファセットを触媒層１６の側壁に形成する。
【００７９】
ビアホール１４の側壁を厚膜化するためには、例えばバイアススパッタが用いられる。
【００８０】
また、触媒層１６の側壁にファセットを形成するためには、ＰＶＤにより触媒層１６をする。
【００８１】
図９Ｂは、ＰＶＤにより触媒層１６を形成した例を示している。ＰＶＤは、埋め込み性能が低いため、ビアホール１４の側壁に触媒層１６が成長し、ビアホール１４上部にファセットが形成される。
【００８２】
この後、第１の実施形態と同様に、ＣＶＤによりＣＮＴとグラフェンを形成する。すると、図１０に示すように、ビアホール１４の側壁でファセットより下方の触媒層１６にグラフェン層１８ａが形成され、絶縁膜１３上の触媒層１６上にグラフェン層１８ｂが形成される。さらに、ビアホール１４の底部からＣＮＴ１７が成長する。
【００８３】
上記第３の実施形態によれば、ビアホール１４の側壁にグラフェン層１８ａを形成しているため、第２の実施形態と同様にビアホール１４の底部から十分なＣＮＴ１７を成長させることができる。したがって、コンタクトビアの抵抗値を低下させることができる。
【００８４】
また、ビアホール１４側壁のグラフェン層１８ａは、ＣＶＤによりＣＮＴとグラフェンを形成する過程において、ビアホール１４の側壁に形成されたファセットをグラフェン成長の基点としている。このため、製造工程を大幅に変更することなく、ビアホール１４側壁にグラフェン層１８ａを形成することができる。
【００８５】
（第４の実施形態）（ＣＮＴの成長前にビアホールの上部にグラフェン層を形成する）
ビアホール１４内にコンタクトビアとしてのＣＮＴ１７を形成する場合、ＣＮＴ１７の高さを適確に制御することが困難であるため、ＣＮＴ１７はビアホール１４の上部より上方に過剰に成長してしまう。過剰に成長したＣＮＴ１７はリークの原因になるため、ＣＮＴ１７の長さをビアホール１４の上部に揃える必要がある。しかし、グラフェン層１８とＣＮＴ１７の加工選択比は小さいため、グラフェン層１８より上のＣＮＴ１７だけを除去する加工は困難である。この問題を解決するには、ＣＮＴ１７形成時にＣＮＴ１７の高さをビアホール１４の上部で止めることが有効である。
【００８６】
図１１Ａは、第４の実施形態を示している。
【００８７】
図１１Ａに示すように、第４の実施形態は、ビアホール１４の内部にＣＮＴ１７を成長させる前に、グラフェン層１８をビアホール１４の上部を含み、絶縁膜１３上に位置する触媒層１６上に形成する。ＣＮＴ１７をビアホール１４内に形成するとき、ビアホール１４の上部に形成されたグラフェン層１８により、ＣＮＴ１７の成長がビアホール１４の高さに制御される。
【００８８】
上記構造は以下の方法により製造することができる。
【００８９】
先ず、図２Ｃまでと同様にビアホール１４と配線層が形成される絶縁膜１３上に下地層１５と、触媒層１６が形成される。
【００９０】
この後、グラフェン層１８とＣＮＴ１７をＣＶＤで形成する。このとき、ＣＶＤの条件を制御し、最初に例えば高エネルギーのプラズマＣＶＤなどにより、グラフェンの成長核を優先的に形成する。その後、エネルギーを低下し、グラフェンの成長核から横方向にグラフェンを成長させることにより、ビアホール１４の上部にグラフェンを成長させる。これにより、グラフェンがビアホール１４の上部を覆うように形成される。
【００９１】
次に、プラズマＣＶＤのエネルギーをさらに低下させ、ＣＮＴ１７を優先的に形成する条件に設定する。この条件の下でＣＶＤプロセスが実行され、ＣＮＴ１７がビアホール１４底部の触媒層１６上に形成される。
【００９２】
具体的には、低エネルギーのプラズマＣＶＤを用いることにより、ビアホール１４の開口部を覆うグラフェン層１８を通過して炭素原及びキャリアガスがビアホール１４内に浸入し、ビアホール１４の底部からＣＮＴ１７の成長が進む。
【００９３】
このようにして、図１１Ｂに示すように、ビアホール１４内にＣＮＴ１７が成長し、ＣＮＴ１７の成長は、ビアホール１４上部のグラフェン層１８に接触した状態において停止する。
【００９４】
図１２は、図１１Ｂに示す工程の後、第１の実施形態と同様の製造工程を行った場合を示している。
【００９５】
尚、ビアホール１４の上部は、全てグラフェン層１８により覆われることが望ましいが、ビアホール１４上部の少なくとも一部を覆う構成でもよい。
【００９６】
上記第４の実施形態によれば、グラフェン層１８とＣＮＴ１７を形成するとき、先ず、高エネルギーのプラズマＣＶＤなどにより、ビアホール１４の上部をグラフェン層１８で覆い、この後、低エネルギーのプラズマＣＶＤにより、ビアホール１４内にＣＮＴ１７を形成している。このため、ＣＮＴ１７の高さをグラフェン層１８により制御できる。したがって、ＣＮＴ１７がビアホール１４から突出することを防止することができる。
【００９７】
しかも、プラズマＣＶＤのエネルギーを制御することにより、グラフェン層１８とＣＮＴ１７の形成を制御できるため、製造が容易である。
【００９８】
また、第４の実施形態を用いることにより、高さの異なるビアホール内にＣＮＴを形成する場合において、それぞれのビアホールの高さにあわせてＣＮＴを形成することが可能である。
【００９９】
（第５の実施形態）（熱処理でＣＮＴとグラフェン層を結合する）
上記第１乃至第４の実施形態は、コンタクトビアとしてのＣＮＴ１７と配線層としてのグラフェン層１８とを直接接触させることができる。しかし、直接接触するのみではＣＮＴ１７とグラフェン層１８に結合がない。
【０１００】
そこで、第５の実施形態では、ＣＮＴ１７とグラフェン層１８の構造を形成した後、熱処理によりＣＮＴ１７とグラフェン層１８との間に結合を形成するプロセスを提案する。
【０１０１】
図１３Ａは、図２Ｅと同様の構成を示している。すなわち、ビアホール１４内にコンタクトビアとしてのＣＮＴ１７が形成され、絶縁膜１３上には、配線層としてのグラフェン層１８が形成されている。さらに、これらの全面には、例えばＳｉＣＮ膜などの材料により構成されるキャップ層１９が形成されている。
【０１０２】
この後、熱処理が行われる。熱処理の条件は、温度が例えば６００℃、処理時間が例えば１分である。この熱処理により、ＣＮＴ１７とグラフェン層１８との境界部の結晶構造が変化し、ＣＮＴ１７とグラフェン層１８の境界部が結合する。
【０１０３】
図１３Ｂは、熱処理後、リソグラフィ工程、及びエッチング工程を経て配線層を形成した様子を示している。
【０１０４】
上記第５の実施形態によれば、ＣＮＴ１７とグラフェン層１８の構造を形成した後、熱処理を行うことにより、ＣＮＴ１７とグラフェン層１８との間に結合を形成している。このため、ＣＮＴ１７とグラフェン層１８との間の接触抵抗を低減することが可能であり、より一層低抵抗な配線を実現できる。
【０１０５】
（第６の実施形態）（芯材でＣＮＴとグラフェン層を接続する）
上記第１乃至第４の実施形態は、コンタクトビアとしてのＣＮＴ１７と配線層としてのグラフェン層１８とを直接接触させることができる。しかし、ＣＮＴ１７とグラフェン層１８間の接触面積が非常に小さい場合がある。接触抵抗は接触面積に依存するため、接触抵抗が高くなる。
【０１０６】
そこで、図１４に示すように、第６の実施形態は、コンタクトビアとしてのＣＮＴ１７と配線層としてのグラフェン層１８とを芯材３０により、電気的、及び物理的に接続する。芯材３０は、ナノカーボン材料との接触抵抗の低い導電性材料により構成され、例えばＴｉ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃが適用可能である。芯材３０は、配線層やビアコンタクトを埋め尽くす必要はなく、少なくともＣＮＴ１７とグラフェン層１８との接触部に形成されればよい。
【０１０７】
図１５Ａ乃至図１５Ｅは、第６の実施形態の製造方法を示している。
【０１０８】
図１５Ａは、図２Ｄと同様に、ビアホール１４内にコンタクトビアとしてのＣＮＴ１７が形成され、絶縁膜１３上には、配線層としてのグラフェン層１８が形成された状態を示している。
【０１０９】
この後、図１５Ｂこれらの全面に、例えばＴｉ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃのうちのいずれかの導電材料を用いて、芯材３０が形成される。この芯材３０により、ＣＮＴ１７とグラフェン層１８とが電気的、物理的に接続される。
【０１１０】
次に、図１５Ｃに示すように、芯材３０上にキャップ層１９が形成される。
【０１１１】
次いで、図１５Ｄに示すように、リソグラフィ工程、及びエッチング工程を経て配線層２１、２１ａが形成される。
【０１１２】
この後、図１５Ｅに示すように、絶縁膜２２、２３が形成される。
【０１１３】
上記第６の実施形態によれば、ＣＮＴ１７とグラフェン層１８を電気的、物理的に接続する芯材３０を形成している。このため、芯材３０によりＣＮＴ１７とグラフェン層１８との接触面積を増大することができ、接触抵抗を低減することが可能である。
【０１１４】
（第７の実施形態）（異なる深さのビアホールにＣＮＴを形成する）
一般に、例えば複数の深さのビアホール内にＣＮＴを形成する場合、ＣＮＴの高さはビアホールの深さによらず一定になる。そのため、深さが深いビアホールを基準としてＣＮＴを形成すると、深さが浅いビアホールでは、ＣＮＴが過剰に成長してしまい、その後の加工が困難になる。また、深さが浅いビアホールを基準としてＣＮＴを形成した場合、深さが深いビアホールでは形成されたＣＮＴの長さがビアホールの高さ以下となり、ＣＮＴとグラフェン層が接続されないオープンが発生する原因となる。
【０１１５】
そこで、第７の実施形態では、図１６に示すように、深さが浅いビアホールを基準としてＣＮＴ１７を形成し、その後、第６の実施形態と同様に芯材３０を形成する。芯材３０は、径が大きいビアホール内により多く形成される。深さが深いビアホールの径は、深さが浅いビアホールの径より大きい。このため、深さが深いビアホールにおいて、ＣＮＴ１７とグラフェン層１８とは、芯材３０により十分に接続される。また、深さが浅いビアホールにおいても、ＣＮＴ１７とグラフェン層１８とが芯材３０により接続されてもよい。このような構成とすることにより、深さが異なる複数のビアホールに対してＣＮＴ１７を形成することができる。
【０１１６】
第７の実施形態によれば、深さが浅いビアホールを基準としてＣＮＴ１７を形成した後、芯材３０を形成することにより、深さが深いビアホールにおいて、ＣＮＴ１７とグラフェン層１８とを芯材３０により十分に接続することができる。このため、異なる深さの複数のビアホールにおいて、ＣＮＴ１７とグラフェン層１８とをそれぞれ接続することが可能である。したがって、深いビアホールにおいて、ＣＮＴとグラフェン層が接続されないオープンが発生することを防止できる。
【０１１７】
尚、上記第１乃至第７の実施形態は、ＣＮＴをビアホール内に形成し、絶縁膜上にグラフェン層を形成した。しかし、これに限らず、ＣＮＴをビアホール内への選択成長させる場合にも応用できる。
【０１１８】
（第８の実施形態）（ＣＮＴの選択成長）
通常、ＣＶＤでビアホール内にＣＮＴを形成するとき、ビアホール内のみでなく、絶縁膜上の平坦部にも形成される。このように、ビアホール内を含む絶縁膜上全面にＣＮＴを形成すると、その後の加工が困難になる。
【０１１９】
しかし、上記第１乃至第７の実施形態に用いたＣＮＴとグラフェン層の形成方法を用いた場合、ＣＮＴ１７は、ビアホール１４内のみに形成され、絶縁膜１３上にはグラフェン層１８が形成されてＣＮＴは形成されない。このため、ビアホール１４内に選択的にＣＮＴ１７を形成することができる。
【０１２０】
図１７Ａは、第８の実施形態を示している。
【０１２１】
上記第１乃至第７の実施形態と同様に、ビアホール１４底部上に不連続膜としての触媒層１８が形成され、絶縁膜１３上に連続膜としての触媒層１８が形成される。この後、ＣＶＤによりビアホール１４内にＣＮＴ１７が形成され、絶縁膜１８上にグラフェン層１８が形成される。グラフェン層は、１層乃至数十層のグラフェンシートにより構成され、１層当りの膜厚は、０．３４ｎｍであり、ＣＮＴ１７の高さに比べて非常に薄い。この後、ＣＭＰにより絶縁膜１３上のグラフェン層１８が除去される。
【０１２２】
図１７Ｂは、ＣＭＰ後の断面図を示している。ＣＭＰによりグラフェン層１８、触媒層１６、下地層１５、及びビアホール１４上部のＣＮＴ１７が除去され、ビアホール１４内にＣＮＴ１７が選択的に形成されている。
【０１２３】
上記第８の実施形態によれば、ビアホール１４底部上に不連続膜としての触媒層１８を形成し、絶縁膜１３上に連続膜としての触媒層１８を形成し、ＣＶＤによりビアホール１４内にＣＮＴ１７を形成し、絶縁膜１８上にグラフェン層１８を形成し、この後、ＣＭＰにより絶縁膜１８上のグラフェン層１８を除去している。このため、ビアホール１４内に選択的にＣＮＴ１７を形成することが可能である。
【０１２４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１２５】
（付記）
［１］
前記ホール外の前記触媒層の膜厚は、５ｎｍ以上であり、前記ホールの底部の前記触媒層の膜厚は、５ｎｍより小さいことを特徴とする半導体装置。
【０１２６】
［２］
前記ホールの側面上の前記触媒層の膜厚は、前記ホールの底部の前記触媒層の膜厚より厚いことを特徴とする半導体装置。
【０１２７】
［３］
前記ホールを覆うグラフェンで形成された配線層は、前記カーボンナノチューブで形成された前記コンタクトと電気的及び機械的に接続されていることを特徴とする半導体装置。
【０１２８】
［４］
前記ホールを覆うグラフェンで形成された配線層は、前記カーボンナノチューブで形成された前記コンタクトと芯材により電気的及び機械的に接続されていることを特徴とする半導体装置。
【０１２９】
［５］
前記ホールは、深さが浅い第１のホールと、深さが深い第２ホールを有し、前記第１のホール内は前記カーボンナノチューブで形成された第１のコンタクトを有し、前記第２のホール内は前記カーボンナノチューブとその上の前記芯材で形成された第２のコンタクトを有することを特徴とする半導体装置。
【０１３０】
［６］
ホールを有する絶縁膜を形成し、
前記ホールの底面上と、前記ホールの側面上と、前記ホール外の前記絶縁膜の上方に触媒層を形成し、
前記ホールの底面上の前記触媒層上にカーボンナノチューブのコンタクトと、前記ホール外の前記触媒層上に前記カーボンナノチューブと接してグラフェンの配線層を形成し、
前記ホールの底部の前記触媒層は不連続な膜であり、前記ホール外の前記触媒層は連続な膜であることを特徴とする半導体装置の製造方法。
【０１３１】
［７］
前記ホール底部の前記触媒層の膜厚は、前記ホール外部の前記触媒層の膜厚より薄いことを特徴とする６記載の半導体装置の製造方法。
【０１３２】
［８］
前記触媒層は、ＰＶＤ（物理気相成長法）により形成されることを特徴とする７記載の半導体装置の製造方法。
【０１３３】
［９］
前記触媒層は、ＣＶＤ（化学気相成長法）により前記ホールの底部に形成した後、ＰＶＤ（物理気相成長法）により前記ホール外部の前記絶縁膜上に形成されることを特徴とする７記載の半導体装置の製造方法。
【０１３４】
［１０］
前記ホールの側面上の前記触媒層と前記コンタクトとの間にグラフェン層をさらに形成することを特徴とする６記載の半導体装置の製造方法。
【０１３５】
［１１］
前記ホール上部に位置する前記触媒層にファセットを形成し、前記ファセット下方でホールの側面に位置する前記触媒層上にグラフェン層を形成することを特徴とする６記載の半導体装置の製造方法。
【０１３６】
［１２］
前記ホール上部にグラフェン層を形成した後、前記ホール底面上にカーボンナノチューブを成長させることを特徴とする６記載の半導体装置の製造方法。
【０１３７】
［１３］
前記カーボンナノチューブ及び前記グラフェン層を形成した後、熱処理し、前記カーボンナノチューブと前記グラフェン層とを結合させることを特徴とする６記載の半導体装置の製造方法。
【０１３８】
［１４］
前記カーボンナノチューブ及び前記グラフェン層を形成した後、前記カーボンナノチューブと前記グラフェン層を接続する導電材を形成することを特徴とする６記載の半導体装置の製造方法。
【０１３９】
［１５］
前記ホールは、深さが異なる複数のホールを含み、前記カーボンナノチューブは、深さが浅いホールを基準として成長され、前記グラフェン層を形成した後、前記カーボンナノチューブと前記グラフェン層を接続する導電材を形成することを特徴とする１３記載の半導体装置の製造方法。
【符号の説明】
【０１４０】
１３…絶縁膜、１４…ビアホール、１５…下地層、１６…触媒層、１７…カーボンナノチューブ（ＣＮＴ）、１８、１８ａ、１８ｂ…グラフェン層、１９…キャップ層、３０…芯材。
【図１】
2014053433.tif 000003
【図２Ａ】
2014053433.tif 000004
【図２Ｂ】
2014053433.tif 000005
【図２Ｃ】
2014053433.tif 000006
【図２Ｄ】
2014053433.tif 000007
【図２Ｅ】
2014053433.tif 000008
【図２Ｆ】
2014053433.tif 000009
【図２Ｇ】
2014053433.tif 000010
【図３Ａ】
2014053433.tif 000011
【図３Ｂ】
2014053433.tif 000012
【図４Ａ】
2014053433.tif 000013
【図４Ｂ】
2014053433.tif 000014
【図４Ｃ】
2014053433.tif 000015
【図５Ａ】
2014053433.tif 000016
【図５Ｂ】
2014053433.tif 000017
【図５Ｃ】
2014053433.tif 000018
【図６】
2014053433.tif 000019
【図７Ａ】
2014053433.tif 000020
【図７Ｂ】
2014053433.tif 000021
【図８】
2014053433.tif 000022
【図９Ａ】
2014053433.tif 000023
【図９Ｂ】
2014053433.tif 000024
【図１０】
2014053433.tif 000025
【図１１Ａ】
2014053433.tif 000026
【図１１Ｂ】
2014053433.tif 000027
【図１２】
2014053433.tif 000028
【図１３Ａ】
2014053433.tif 000029
【図１３Ｂ】
2014053433.tif 000030
【図１４】
2014053433.tif 000031
【図１５Ａ】
2014053433.tif 000032
【図１５Ｂ】
2014053433.tif 000033
【図１５Ｃ】
2014053433.tif 000034
【図１５Ｄ】
2014053433.tif 000035
【図１５Ｅ】
2014053433.tif 000036
【図１６】
2014053433.tif 000037
【図１７Ａ】
2014053433.tif 000038
【図１７Ｂ】
2014053433.tif 000039