(57)【要約】【課題】基準電源を別途設けることなく、簡素な構成で入力電圧の大きさを判定することができる電圧判定装置を提供する。【解決手段】第１電圧出力回路は、電源電圧Ｖｄｄに対して第１比率を乗じた第１電圧Ｖ１を出力する。第２電圧出力回路は、電源電圧Ｖｄｄに対して第１比率より小さい第２比率を乗じた第２電圧Ｖ２を出力する。そして、判定回路は、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶを基準差分電圧ΔＶｓと比較し、比較結果に基づいて電源電圧Ｖｄｄの大きさを判定する。そのため、従来のように、基準電源を別途設ける必要がない。従って、簡素な構成で電源電圧Ｖｄｄの大きさを判定することができる。しかも、供給源が動作を開始し、電源電圧Ｖｄｄが定格電圧に達するまでの間も、電源電圧Ｖｄｄの大きさを正しく判定することができる。【選択図】図２
2014225739.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の大きさを判定する電圧判定装置において、
入力電圧に対して第１比率を乗じた第１電圧を出力する第１電圧出力回路（１０、２０、３０、４０）と、
入力電圧に対して前記第１比率より小さい第２比率を乗じた第２電圧を出力する第２電圧出力回路（１１、２１、３１、４１）と、
前記第１電圧出力回路及び前記第２電圧出力回路に接続され、第１電圧と第２電圧の差分電圧を基準差分電圧と比較し、比較結果に基づいて入力電圧の大きさを判定する判定回路（１２、２２、３２、４２）と、
を有することを特徴とする電圧判定装置。
【請求項２】
前記判定回路は、第１電圧と第２電圧の差分電圧が前記基準差分電圧より小さいとき、入力電圧が基準電圧より小さいと判定することを特徴とする請求項１に記載の電圧判定装置。
【請求項３】
前記基準差分電圧は、入力電圧が前記基準電圧である場合における、第１電圧と第２電圧の差分電圧であることを特徴とする請求項２に記載の電圧判定装置。
【請求項４】
前記判定回路は、前記第１電圧出力回路が接続される第１入力端子と前記第２電圧出力回路が接続される第２入力端子との間のオフセット電圧が前記基準差分電圧に設定され、第２電圧にオフセット電圧を加えた電圧と第１電圧の大小関係に応じて出力が変化するコンパレータ（１２０、２２０、３２０、４２０）を有することを特徴とする請求項２又は３に記載の電圧判定装置。
【請求項５】
前記コンパレータ（１２０、２２０、３２０）は、
電流が流入する入力端子、及び、電流が流出する出力端子がそれぞれ共通接続されるとともに、共通接続された前記入力端子が入力電圧の供給源に、共通接続された前記出力端子が電圧の基準点に接続され、一方の制御端子が前記コンパレータの前記第１入力端子を、他方の制御端子が前記コンパレータの前記第２入力端子を構成する一対のトランジスタ（１２０ａ、１２０ｂ、２２０ａ、２２０ｂ、３２０ａ、３２０ｂ）と、
入力電圧の前記供給源と、共通接続された前記入力端子の共通接続点の間に接続され、流れる電流を制限する電流制限回路（１２０ｃ、２２０ｃ、３２０ｃ）と、
共通接続された前記入力端子の前記共通接続点と、一対の前記トランジスタのうち前記コンパレータの前記第２入力端子が構成される前記トランジスタの前記入力端子の間に接続され、前記基準差分電圧に設定されたオフセット電圧を発生するオフセット電圧発生回路（１２０ｄ、２２０ｄ、３２０ｄ）と、
を有することを特徴とする請求項４に記載の電圧判定装置。
【請求項６】
前記コンパレータ（４２０）は、
電流が流入する入力端子、及び、電流が流出する出力端子がそれぞれ共通接続されるとともに、共通接続された前記入力端子が入力電圧の前記供給源に、共通接続された前記出力端子が電圧の基準点に接続され、一方の制御端子が前記コンパレータの前記第１入力端子を、他方の制御端子が前記コンパレータの前記第２入力端子を構成する一対のトランジスタ（４２０ａ、４２０ｂ）と、
共通接続された前記出力端子の共通接続点と電圧の前記基準点の間に接続され、流れる電流を制限する電流制限回路（４２０ｃ）と、
一対の前記トランジスタのうち前記コンパレータの前記第２入力端子が構成される前記トランジスタの前記出力端子と、共通接続された前記出力端子の前記共通接続点の間に接続され、前記基準差分電圧に設定されたオフセット電圧を発生するオフセット電圧発生回路（４２０ｄ）と、
を有することを特徴とする請求項４に記載の電圧判定装置。
【請求項７】
前記電流制限回路は、定電流回路（１２０ｆ、２２０ｆ、４２０ｆ）又は抵抗（３２０ｆ）であることを特徴とする請求項５又は６に記載の電圧判定装置。
【請求項８】
前記オフセット電圧発生回路は、抵抗（１２０ｇ、４２０ｇ）又はダイオード（２２０ｇ、３２０ｇ）であることを特徴とする請求項５〜７のいずれか１項に記載の電圧判定装置。
【請求項９】
前記第１電圧出力回路及び前記第２電圧出力回路は、分圧回路（１００、１１０、２００、２１０、３００、３１０、４００、４１０）であることを特徴とする請求項１〜８のいずれか１項に記載の電圧判定装置。
【請求項１０】
前記分圧回路は、直列接続された抵抗（１００ａ、１００ｂ、１１０ａ、１１０ｂ、２００ａ、２００ｂ、２１０ａ、２１０ｂ、３００ａ、３００ｂ、３１０ａ、３１０ｂ、４００ａ、４００ｂ、４１０ａ、４１０ｂ）からなることを特徴とする請求項９に記載の電圧判定装置。
【請求項１１】
前記第１電圧出力回路、前記第２電圧出力回路及び前記判定回路は、ＩＣとして一体的に構成されていることを特徴とする請求項１〜１０のいずれか１項に記載の電圧判定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧の大きさを判定する電圧判定装置に関する。
【背景技術】
【０００２】
従来、入力電圧の大きさを判定する電圧判定装置として、例えば以下に示す特許文献１に開示されている電圧比較回路がある。
【０００３】
この電圧比較回路は、入力電圧を比較基準である基準電圧と比較し、比較結果に応じた信号を出力する回路である。電圧比較回路は、分圧回路と、基準電源と、コンパレータとを備えている。分圧回路は、入力電圧を所定の分圧比で分圧する。基準電源は、比較基準となる基準電圧を出力する。コンパレータは、分圧回路によって分圧された入力電圧を、基準電源の出力する基準電圧を比較し、比較結果に応じた信号を出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１７２３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、基準電圧は、比較基準となる電圧であり、必要に応じてさまざまな値に設定される。そのため、電圧比較回路を駆動するための電源の電圧を、そのまま基準電圧として用いることができず、基準電圧を出力する基準電源を別途設けなければならない。従って、回路の構成が複雑になり、コストアップしてしまうという問題があった。また、基準電源の立ち上り時において、基準電源の出力が基準電圧に達するまでの期間は、正しい比較結果を得ることができないという問題もあった。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、基準電源を別途設けることなく、簡素な構成で入力電圧の大きさを判定することができる電圧判定装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するためになされた本発明は、入力電圧の大きさを判定する電圧判定装置において、入力電圧に対して第１比率を乗じた第１電圧を出力する第１電圧出力回路と、入力電圧に対して第１比率より小さい第２比率を乗じた第２電圧を出力する第２電圧出力回路と、第１電圧出力回路及び第２電圧出力回路に接続され、第１電圧と第２電圧の差分電圧を基準差分電圧と比較し、比較結果に基づいて入力電圧の大きさを判定する判定回路と、を有することを特徴とする。
【０００８】
この構成によれば、第１電圧及び第２電圧は、いずれも入力電圧に所定比率を乗じた電圧である。第１電圧と第２電圧の差分電圧は、入力電圧が大きくなるとそれに伴って大きくなり、入力電圧が小さくなるとそれに伴って小さくなる。そのため、第１電圧と第２電圧の差分電圧を基準差分電圧と比較し、比較結果に基づいて入力電圧の大きさを判定することができる。この場合、従来のように、基準電源を別途設ける必要がない。そのため、簡素な構成で入力電圧の大きさを判定することができる。しかも、供給源が動作を開始し、入力電圧が定格電圧に達するまでの間も、入力電圧の大きさを正しく判定することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態における電圧判定装置の回路図である。
【図２】第１実施形態における電圧判定装置の動作を説明するためのグラフである。
【図３】第１実施形態の変形形態における電圧判定装置の回路図である。
【図４】第２実施形態における電圧判定装置の回路図である。
【図５】第３実施形態における電圧判定装置の回路図である。
【図６】第４実施形態における電圧判定装置の回路図である。
【発明を実施するための形態】
【００１０】
次に、実施形態を挙げ、本発明をより詳しく説明する。
【００１１】
（第１実施形態）
まず、図１及び図２を参照して第１実施形態の電圧判定装置の構成について説明する。
【００１２】
図１に示す電圧判定装置１は、電源電圧Ｖｄｄ（入力電圧）の大きさを判定する装置である。図２に示すように、電源電圧Ｖｄｄは、供給源が動作を開始すると、時間の経過とともに徐々に上昇し定格電圧に達する。電圧判定装置１は、具体的には、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいか否かを判定する装置である。図１に示すように、電圧判定装置１は、第１電圧出力回路１０と、第２電圧出力回路１１と、判定回路１２と、出力ドライバ回路１３とを備えている。第１電圧出力回路１０、第２電圧出力回路１１、判定回路１２及び出力ドライバ回路１３はＩＣとして一体的に構成されている。
【００１３】
第１電圧出力回路１０は、電源電圧Ｖｄｄに対して第１比率を乗じた第１電圧Ｖ１を出力する回路である。第１電圧出力回路１０は分圧回路１００によって構成されている。分圧回路１００は、直列接続された抵抗１００ａ、１００ｂによって構成されている。抵抗１００ａの一端は電源電圧Ｖｄｄの供給源に、抵抗１００ｂの一端は電圧の基準点であるグランドにそれぞれ接続されている。また、抵抗１００ａ、１００ｂの直列接続点は判定回路１２に接続されている。抵抗１００ａ、１００ｂの抵抗値は、抵抗１００ａ、１００ｂの直列接続点の電圧が電源電圧Ｖｄｄに対して第１比率を乗じた第１電圧Ｖ１となるように設定されている。
【００１４】
第２電圧出力回路１１は、電源電圧Ｖｄｄに対して第１比率より小さい第２比率を乗じた第２電圧Ｖ２を出力する回路である。第２電圧出力回路１１は分圧回路１１０によって構成されている。分圧回路１１０は、直列接続された抵抗１１０ａ、１１０ｂによって構成されている。抵抗１１０ａの一端は電源電圧Ｖｄｄの供給源に、抵抗１１０ｂの一端は電圧の基準点であるグランドにそれぞれ接続されている。また、抵抗１１０ａ、１１０ｂの直列接続点は判定回路１２に接続されている。抵抗１１０ａ、１１０ｂの抵抗値は、抵抗１１０ａ、１１０ｂの直列接続点の電圧が電源電圧Ｖｄｄに対して第２比率を乗じた第２電圧Ｖ２となるように設定されている。
【００１５】
判定回路１２は、第１電圧出力回路１０及び第２電圧出力回路１１に接続され、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶを基準差分電圧ΔＶｓと比較し、比較結果に基づいて電源電圧Ｖｄｄの大きさを判定する回路である。具体的には、差分電圧ΔＶが基準差分電圧ΔＶｓより小さいとき、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいと判定する回路である。ここで、基準差分電圧ΔＶｓは、図２に示すように、電源電圧Ｖｄｄが基準電圧Ｖｓである場合における、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶである。図１に示すように、判定回路１２はコンパレータ１２０によって構成されている。
【００１６】
コンパレータ１２０は、第１電圧出力回路１０が接続される第１入力端子Ｔｉｎ１と第２電圧出力回路１１が接続される第２入力端子Ｔｉｎ２の間のオフセット電圧が基準差分電圧ΔＶｓに設定され、第２電圧Ｖ２にオフセット電圧を加えた電圧と第１電圧Ｖ１の大小関係応じて出力が変化する素子である。コンパレータ１２０は、一対のトランジスタ１２０ａ、１２０ｂと、電流制限回路１２０ｃと、オフセット電圧発生回路１２０ｄと、抵抗１２０ｅとを備えている。
【００１７】
トランジスタ１２０ａ、１２０ｂは、ＰＮＰ型バイポーラトランジスタである。トランジスタ１２０ａ、１２０ｂは、電流が流入するエミッタ（入力端子）、及び、電流が流出するコレクタ（出力端子）がそれぞれ共通接続されるとともに、共通接続されたエミッタが電源電圧Ｖｄｄの供給源に、共通接続されたコレクタがグランドにそれぞれ接続されている。そして、一方のトランジスタ１２０ａのベース（制御端子）がコンパレータ１２０の第１入力端子Ｔｉｎ１を構成し、抵抗１００ａ、１００ｂの直列接続点に接続されている。また、他方のトランジスタ１２０ｂのベース（制御端子）がコンパレータ１２０の第２入力端子Ｔｉｎ２を構成し、抵抗１１０ａ、１１０ｂの直列接続点に接続されている。
【００１８】
電流制限回路１２０ｃは、電源電圧Ｖｄｄの供給源と、トランジスタ１２０ａ、１２０ｂの共通接続されたエミッタの共通接続点の間に接続され、流れる電流を制限する回路である。具体的には、定電流回路１２０ｆである。定電流回路１２０ｆの一端は電源電圧Ｖｄｄの供給源に、他端はトランジスタ１２０ａ、１２０ｂの共通接続されたエミッタの共通接続点にそれぞれ接続されている。
【００１９】
オフセット電圧発生回路１２０ｄは、トランジスタ１２０ａ、１２０ｂの共通接続されたエミッタの共通接続点と、コンパレータ１２０の第２入力端子Ｔｉｎ２が構成されるトランジスタ１２０ｂのエミッタの間に接続され、電流が流れることでオフセット電圧を意図的に発生する回路である。具体的には、抵抗１２０ｇである。抵抗１２０ｇの抵抗値は、定電流回路１２０ｆによって規定される定電流が流れたとき、端子間電圧が基準差分電圧ΔＶｓになるように設定されている。抵抗１２０ｇの一端はトランジスタ１２０ａ、１２０ｂの共通接続されたエミッタの共通接続点に、他端はトランジスタ１２０ｂのエミッタにそれぞれ接続されている。
【００２０】
抵抗１２０ｅは、トランジスタ１２０ｂのコレクタと、トランジスタ１２０ａ、１２０ｂの共通接続されたコレクタの共通接続点の間に接続され、トランジスタ１２０ｂのコレクタ電流を電圧に変換する素子である。抵抗１２０ｅの一端はトランジスタ１２０ｂのコレクタに、他端はトランジスタ１２０ａ、１２０ｂの共通接続されたコレクタの共通接続点にそれぞれ接続されている。
【００２１】
出力ドライバ回路１３は、コンパレータ１２０の出力に基づいて他の回路を駆動するための回路である。出力ドライバ回路１３は、トランジスタ１３０と、抵抗１３１、１３２とを備えている。
【００２２】
トランジスタ１３０は、ＮＰＮ型バイポーラトランジスタである。トランジスタ１３０のコレクタは、抵抗１３１を介して電源電圧Ｖｚの供給源に、エミッタはグランドにそれぞれ接続されている。また、ベースは、トランジスタ１２０ｂのコレクタに接続されるとともに、抵抗１３２を介してグランドに接続されている。そして、トランジスタ１３０のコレクタがコンパレータ１２０の出力端子Ｔｏｕｔを構成している。
【００２３】
次に、図１及び図２を参照して第１実施形態の電圧判定装置の動作について説明する。
【００２４】
図２に示すように、電源電圧Ｖｄｄは、供給源が動作を開始すると、時間の経過とともに徐々に上昇し定格電圧に達する。
【００２５】
図１に示す第１電圧出力回路１０は、電源電圧Ｖｄｄを分圧し、電源電圧Ｖｄｄに対して第１比率を乗じた第１電圧Ｖ１を出力する。第２電圧出力回路１１は、電源電圧Ｖｄｄを分圧し、電源電圧Ｖｄｄに対して第１比率より小さい第２比率を乗じた第２電圧Ｖ２を出力する。図２に示すように、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶは、電源電圧Ｖｄｄが大きくなるとそれに伴って大きくなり、電源電圧Ｖｄｄが小さくなるとそれに伴って小さくなる。
【００２６】
図１に示すコンパレータ１２０は、オフセット電圧を意図的に発生するオフセット電圧発生回路１２０ｄを備えている。オフセット電圧発生回路１２０ｄは、オフセット電圧として基準差分電圧ΔＶｓを発生する。ここで、図２に示すように、基準差分電圧ΔＶｓは、電源電圧Ｖｄｄが基準電圧Ｖｓである場合における、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶである。
【００２７】
図１に示すコンパレータ１２０は、第２電圧Ｖ２に基準差分電圧ΔＶｓを加えた電圧が第１電圧Ｖ１より大きい（Ｖ２＋ΔＶｓ＞Ｖ１）とき、トランジスタ１２０ａがオン状態になり、トランジスタ１２０ｂがオフ状態になる。つまり、図２に示すように、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶが基準差分電圧ΔＶｓより小さい（Ｖ１−Ｖ２＝ΔＶ＜ΔＶｓ）とき、すなわち、電源電圧Ｖｄｄが基準電圧Ｖｓより小さい（Ｖｄｄ＜Ｖｓ）とき、トランジスタ１２０ａがオン状態になり、トランジスタ１２０ｂがオフ状態になる。そのため、図１に示すトランジスタ１２０ｂのコレクタ電位がグランドと同電位になる。その結果、トランジスタ１３０がオフ状態となり、図２に示すように出力ドライバ回路１３の出力端子Ｔｏｕｔが、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいことを示すハイレベルになる。
【００２８】
一方、図１に示すコンパレータ１２０は、第１電圧Ｖ１が第２電圧Ｖ２に基準差分電圧ΔＶｓを加えた電圧より大きい（Ｖ１＞Ｖ２＋ΔＶｓ）とき、トランジスタ１２０ａがオフ状態になり、トランジスタ１２０ｂがオン状態になる。つまり、図２に示すように、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶが基準差分電圧ΔＶｓより大きい（Ｖ１−Ｖ２＝ΔＶ＞ΔＶｓ）とき、すなわち、電源電圧Ｖｄｄが基準電圧Ｖｓより大きい（Ｖｄｄ＞Ｖｓ）とき、トランジスタ１２０ａがオフ状態になり、トランジスタ１２０ｂがオン状態になる。そのため、図１に示す電流制限回路１２０ｃによって制限された電流がコレクタ電流としてトランジスタ１２０ｂに流れ、抵抗１２０ｅの電圧降下によってトランジスタ１２０ｂのコレクタ電位が所定電圧になる。その結果、トランジスタ１３０がオン状態になり、図２に示すように、出力ドライバ回路１３の出力端子Ｔｏｕｔが、電源電圧Ｖｄｄが基準電圧Ｖｓより大きいことを示すローレベルになる。
【００２９】
このようにして、電圧判定装置１は、電源電圧Ｖｄｄの大きさを判定する。具体的には、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいか否かを判定する。
【００３０】
次に、第１実施形態の電圧判定装置の効果について説明する。
【００３１】
第１実施形態によれば、第１電圧出力回路１０は、電源電圧Ｖｄｄに対して第１比率を乗じた第１電圧Ｖ１を出力する。第２電圧出力回路１１は、電源電圧Ｖｄｄに対して第１比率より小さい第２比率を乗じた第２電圧Ｖ２を出力する。そして、判定回路１２は、第１電圧出力回路１０及び第２電圧出力回路１１に接続され、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶを基準差分電圧ΔＶｓと比較し、比較結果に基づいて電源電圧Ｖｄｄの大きさを判定する。第１電圧Ｖ１及び第２電圧Ｖ２は、いずれも電源電圧Ｖｄｄに所定比率を乗じた電圧である。第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶは、電源電圧Ｖｄｄが大きくなるとそれに伴って大きくなり、電源電圧Ｖｄｄが小さくなるとそれに伴って小さくなる。そのため、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶを基準差分電圧と比較し、比較結果に基づいて電源電圧Ｖｄｄの大きさを判定することができる。この場合、従来のように、基準電源を別途設ける必要がない。そのため、簡素な構成で電源電圧Ｖｄｄの大きさを判定することができる。しかも、供給源が動作を開始し、電源電圧Ｖｄｄが定格電圧に達するまでの間も、電源電圧Ｖｄｄの大きさを正しく判定することができる。
【００３２】
第１実施形態によれば、判定回路１２は、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶが基準差分電圧ΔＶｓより小さいとき、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいと判定する。前述したように、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶは、電源電圧Ｖｄｄが大きくなるとそれに伴って大きくなり、電源電圧Ｖｄｄが小さくなるとそれに伴って小さくなる。そのため、差分電圧ΔＶが基準差分電圧ΔＶｓより小さいとき、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいと判定することができる。
【００３３】
第１実施形態によれば、基準差分電圧ΔＶｓは、電源電圧Ｖｄｄが基準電圧Ｖｓである場合における、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧である。そのため、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいことを確実に判定することができる。
【００３４】
第１実施形態によれば、判定回路１２は、コンパレータ１２０を有している。コンパレータ１２０は、第１電圧出力回路１０が接続される第１入力端子Ｔｉｎ１と第２電圧出力回路１１が接続される第２入力端子Ｔｉｎ２の間のオフセット電圧が基準差分電圧ΔＶｓに設定され、第２電圧Ｖ２にオフセット電圧を加えた電圧と第１電圧Ｖ１の大小関係に応じて出力が変化する。つまり、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶと基準差分電圧ΔＶｓの大小関係に応じて出力が変化する。そのため、第１電圧Ｖ１と第２電圧Ｖ２の差分電圧ΔＶが基準差分電圧ΔＶｓより小さいか否かを確実に判定することができる。従って、電源電圧Ｖｄｄが基準電圧Ｖｓより小さいか否かを確実に判定することができる。
【００３５】
第１実施形態によれば、コンパレータ１２０は、一対のトランジスタ１２０ａ、１２０ｂと、電流制限回路１２０ｃと、オフセット電圧発生回路１２０ｄとを備えている。トランジスタ１２０ａ、１２０ｂは、電流が流入するエミッタ、及び、電流が流出するコレクタがそれぞれ共通接続されるとともに、共通接続されたエミッタが電源電圧Ｖｄｄの供給源に、共通接続されたコレクタがグランドにそれぞれ接続されている。そして、一方のトランジスタ１２０ａのベースがコンパレータ１２０の第１入力端子Ｔｉｎ１を構成し、抵抗１００ａ、１００ｂの直列接続点に接続されている。また、他方のトランジスタ１２０ｂのベースがコンパレータ１２０の第２入力端子Ｔｉｎ２を構成し、抵抗１１０ａ、１１０ｂの直列接続点に接続されている。電流制限回路１２０ｃは、電源電圧Ｖｄｄの供給源と、トランジスタ１２０ａ、１２０ｂの共通接続されたエミッタの共通接続点の間に接続され、流れる電流を制限する。オフセット電圧発生回路１２０ｄは、トランジスタ１２０ａ、１２０ｂの共通接続されたエミッタの共通接続点と、コンパレータ１２０の第２入力端子Ｔｉｎ２が構成されるトランジスタ１２０ｂのエミッタの間に接続され、電流が流れることで基準差分電圧ΔＶｓに設定されたオフセット電圧を意図的に発生する。そのため、第２電圧Ｖ２に基準差分電圧ΔＶｓを加えた電圧と第１電圧Ｖ１の大小関係に応じて出力を変化させることができる。
【００３６】
第１実施形態によれば、電流制限回路１２０ｃは定電流回路１２０ｆである。そのため、トランジスタに流れる電流を確実に制限することができる。
【００３７】
第１実施形態によれば、オフセット電圧発生回路１２０ｄは抵抗１２０ｇである。そのため、電流が流れることで基準差分電圧ΔＶｓに設定されたオフセット電圧を確実に発生させることができる。
【００３８】
第１実施形態によれば、第１電圧出力回路１０は分圧回路１００によって構成されている。第２電圧出力回路１１は分圧回路１１０によって構成されている。そのため、電源電圧Ｖｄｄに第１比率及び第２比率を乗じた電圧を確実に出力することができる。
【００３９】
第１実施形態によれば、分圧回路１００は直列接続された抵抗１００ａ、１００ｂによって構成されている。分圧回路１１０は直列接続された抵抗１１０ａ、１１０ｂによって構成されている。そのため、電源電圧Ｖｄｄを確実に分圧することができる。
【００４０】
第１実施形態によれば、第１電圧出力回路１０、第２電圧出力回路１１、判定回路１２及び出力ドライバ回路１３はＩＣとして一体的に構成されている。そのため、電圧判定装置１を小型化することができる。
【００４１】
なお、第１実施形態では、判定回路１２のトランジスタ１２０ａ、１２０ｂがＰＮＰ型バイポーラトランジスタ、出力ドライバ回路１３のトランジスタ１３０がＮＰＮ型バイポーラトランジスタである例を挙げているが、これに限られるものではない。図３に示すように、判定回路１２のトランジスタ１２０ａ、１２０ｂがＰチャネルＭＯＳＦＥＴ等の電界効果トランジスタ、出力ドライバ回路１３のトランジスタ１３０がＮチャネルＭＯＳＦＥＴ等の電界効果トランジスタであってもよい。
【００４２】
また、第１実施形態では、第１電圧出力回路１０及び第２電圧出力回路１１が分圧回路１００、１１０である例を挙げているが、これに限られるものではない。電源電圧Ｖｄｄに第１比率及び第２比率を乗じた電圧を出力できる回路であればよい。
【００４３】
（第２実施形態）
次に、第２実施形態の電圧判定装置について説明する。第２実施形態の電圧判定装置は、第１実施形態の電圧判定装置のオフセット電圧発生回路を、抵抗からダイオードに変更したものである。
【００４４】
まず、図４を参照して第２実施形態の電圧判定装置の構成について説明する。
【００４５】
図４に示すように、電圧判定装置２は、第１電圧出力回路２０と、第２電圧出力回路２１と、判定回路２２と、出力ドライバ回路２３とを備えている。
【００４６】
第１電圧出力回路２０は分圧回路２００によって構成されている。分圧回路２００は直列接続された抵抗２００ａ、２００ｂによって構成されている。第２電圧出力回路２１は分圧回路２１０によって構成されている。分圧回路２１０は直列接続された抵抗２１０ａ、２１０ｂによって構成されている。第１電圧出力回路２０及び第２電圧出力回路２１は、第１実施形態の第１電圧出力回路１０及び第２電圧出力回路１１と同一構成である。
【００４７】
判定回路２２はコンパレータ２２０によって構成されている。コンパレータ２２０は、一対のトランジスタ２２０ａ、２２０ｂと、電流制限回路２２０ｃと、オフセット電圧発生回路２２０ｄと、抵抗２２０ｅとを備えている。電流制限回路２２０ｃは定電流回路２２０ｆである。コンパレータ２２０は、オフセット電圧発生回路２２０ｄを除いて第１実施形態のコンパレータ１２０と同一構成である。
【００４８】
オフセット電圧発生回路２２０ｄはダイオード２２０ｇである。ダイオード２２０ｇの順方向電圧は基準差分電圧ΔＶｓになるように設定されている。ダイオード２２０ｇは、トランジスタ２２０ａ、２２０ｂのエミッタの共通接続点とトランジスタ２２０ｂのエミッタの間に接続されている。具体的には、ダイオード２２０ｇのアノードがトランジスタ２２０ａ、２２０ｂのエミッタの共通接続点に、カソードがトランジスタ２２０ｂのエミッタにそれぞれ接続されている。
【００４９】
出力ドライバ回路２３は、トランジスタ２３０と、抵抗２３１、２３２とを備えている。出力ドライバ回路２３は、第１実施形態の出力ドライバ回路１３と同一構成である。
【００５０】
動作については、ダイオード２２０ｇの順方向電圧によって基準差分電圧ΔＶｓに設定されたオフセット電圧を発生することを除いて第１実施形態の電圧判定装置１と同一であるため、説明を省略する。
【００５１】
次に、第２実施形態の電圧判定装置の効果について説明する。
【００５２】
第２実施形態によれば、第１実施形態と同一な構成を有することにより、その同一構成に対応した第１実施形態と同様の効果を得ることができる。
【００５３】
第２実施形態によれば、オフセット電圧発生回路２２０ｄはダイオード２２０ｇである。そのため、電流が多少変動しても基準差分電圧ΔＶｓに設定されたオフセット電圧を安定して発生することができる。
【００５４】
なお、第２実施形態では、判定回路２２のトランジスタ２２０ａ、２２０ｂがＰＮＰ型バイポーラトランジスタ、出力ドライバ回路２３のトランジスタ２３０がＮＰＮ型バイポーラトランジスタである例を挙げているが、これに限られるものではない。判定回路２２のトランジスタ２２０ａ、２２０ｂがＰチャネルＭＯＳＦＥＴ等の電界効果トランジスタ、出力ドライバ回路２３のトランジスタ２３０がＮチャネルＭＯＳＦＥＴ等の電界効果トランジスタであってもよい。
【００５５】
また、第２実施形態では、第１電圧出力回路２０及び第２電圧出力回路２１が分圧回路２００、２１０である例を挙げているが、これに限られるものではない。電源電圧Ｖｄｄに第１比率及び第２比率を乗じた電圧を出力できる回路であればよい。
【００５６】
（第３実施形態）
次に、第３実施形態の電圧判定装置について説明する。第３実施形態の電圧判定装置は、第２実施形態の電圧判定装置の電流制限回路を、定電流回路から抵抗に変更したものである。
【００５７】
まず、図５を参照して第３実施形態の電圧判定装置の構成について説明する。
【００５８】
図５に示すように、電圧判定装置３は、第１電圧出力回路３０と、第２電圧出力回路３１と、判定回路３２と、出力ドライバ回路３３とを備えている。
【００５９】
第１電圧出力回路３０は分圧回路３００によって構成されている。分圧回路３００は直列接続された抵抗３００ａ、３００ｂによって構成されている。第２電圧出力回路３１は分圧回路３１０によって構成されている。分圧回路３１０は直列接続された抵抗３１０ａ、３１０ｂによって構成されている。第１電圧出力回路３０及び第２電圧出力回路３１は、第２実施形態の第１電圧出力回路２０及び第２電圧出力回路２１と同一構成である。
【００６０】
判定回路３２はコンパレータ３２０によって構成されている。コンパレータ３２０は、一対のトランジスタ３２０ａ、３２０ｂと、電流制限回路３２０ｃと、オフセット電圧発生回路３２０ｄと、抵抗３２０ｅとを備えている。オフセット電圧発生回路３２０ｄはダイオード３２０ｇである。コンパレータ３２０は、電流制限回路３２０ｃを除いて第２実施形態のコンパレータ２２０と同一構成である。
【００６１】
電流制限回路３２０ｃは抵抗３２０ｆである。抵抗３２０ｆは、電源電圧Ｖｄｄの供給源と、トランジスタ３２０ａ、３２０ｂの共通接続されたエミッタの共通接続点の間に接続されている。具体的には、抵抗３２０ｆの一端が電源電圧Ｖｄｄの供給源に、他端がトランジスタ３２０ａ、３２０ｂの共通接続されたエミッタの共通接続点にそれぞれ接続されている。
【００６２】
出力ドライバ回路３３は、トランジスタ３３０と、抵抗３３１、３３２とを備えている。出力ドライバ回路３３は、第２実施形態の出力ドライバ回路２３と同一構成である。
【００６３】
動作については、抵抗３２０ｆによって流れる電流を制限することを除いて第２実施形態の電圧判定装置２と同一であるため、説明を省略する。
【００６４】
次に、第３実施形態の電圧判定装置の効果について説明する。
【００６５】
第３実施形態によれば、第１実施形態と同一な構成を有することにより、その同一構成に対応した第１実施形態と同様の効果を得ることができる。第２実施形態と同一な構成を有することにより、その同一構成に対応した第２実施形態と同様の効果を得ることができる。
【００６６】
第３実施形態によれば、電流制限回路３２０ｃは抵抗３２０ｆである。そのため、定電流回路に比べ電流の安定性は劣るものの、構成を簡素化することができる。
【００６７】
なお、第３実施形態では、判定回路３２のトランジスタ３２０ａ、３２０ｂがＰＮＰ型バイポーラトランジスタ、出力ドライバ回路３３のトランジスタ３３０がＮＰＮ型バイポーラトランジスタである例を挙げているが、これに限られるものではない。判定回路３２のトランジスタ３２０ａ、３２０ｂがＰチャネルＭＯＳＦＥＴ等の電界効果トランジスタ、出力ドライバ回路３３のトランジスタ３３０がＮチャネルＭＯＳＦＥＴ等の電界効果トランジスタであってもよい。
【００６８】
また、第３実施形態では、第１電圧出力回路３０及び第２電圧出力回路３１が分圧回路３００、３１０である例を挙げているが、これに限られるものではない。電源電圧Ｖｄｄに第１比率及び第２比率を乗じた電圧を出力できる回路であればよい。
【００６９】
（第４実施形態）
次に、第４実施形態の電圧判定装置について説明する。第４実施形態の電圧判定装置は、第１実施形態の電圧判定装置のコンパレータ及び出力ドライバ回路の構成を変更したものである。
【００７０】
まず、図６を参照して第４実施形態の電圧判定装置の構成について説明する。
【００７１】
図６に示すように、電圧判定装置４は、第１電圧出力回路４０と、第２電圧出力回路４１と、判定回路４２と、出力ドライバ回路４３とを備えている。
【００７２】
第１電圧出力回路４０は分圧回路４００によって構成されている。分圧回路４００は直列接続された抵抗４００ａ、４００ｂによって構成されている。第２電圧出力回路４１は分圧回路４１０によって構成されている。分圧回路４１０は直列接続された抵抗４１０ａ、４１０ｂによって構成されている。第１電圧出力回路４０及び第２電圧出力回路４１は、第１実施形態の第１電圧出力回路１０及び第２電圧出力回路１１と同一構成である。
【００７３】
判定回路４２はコンパレータ４２０によって構成されている。コンパレータ４２０は、一対のトランジスタ４２０ａ、４２０ｂと、電流制限回路４２０ｃと、オフセット電圧発生回路４２０ｄと、抵抗４２０ｅとを備えている。
【００７４】
トランジスタ４２０ａ、４２０ｂはＮＰＮ型バイポーラトランジスタである。トランジスタ４２０ａ、４２０ｂは、電流が流入するコレクタ（入力端子）、及び、電流が流出するエミッタ（出力端子）がそれぞれ共通接続されるとともに、共通接続されたコレクタが電源電圧Ｖｄｄの供給源に、共通接続されたエミッタがグランドにそれぞれ接続されている。そして、一方のトランジスタ４２０ａのベース（制御端子）がコンパレータ４２０の第１入力端子Ｔｉｎ１を構成し、抵抗４００ａ、４００ｂの直列接続点に接続されている。また、他方のトランジスタ４２０ｂのベース（制御端子）がコンパレータ４２０の第２入力端子Ｔｉｎ２を構成し、抵抗４１０ａ、４１０ｂの直列接続点に接続されている。
【００７５】
電流制限回路４２０ｃは、トランジスタ４２０ａ、４２０ｂの共通接続されたエミッタの共通接続点とグランドの間に接続され、流れる電流を制限する回路である。具体的には、定電流回路４２０ｆである。定電流回路４２０ｆの一端はトランジスタ４２０ａ、４２０ｂの共通接続されたエミッタの共通接続点に、他端はグランドにそれぞれ接続されている。
【００７６】
オフセット電圧発生回路４２０ｄは、コンパレータ４２０の第２入力端子Ｔｉｎ２が構成されるトランジスタ４２０ｂのエミッタと、トランジスタ４２０ａ、４２０ｂの共通接続されたエミッタの共通接続点の間に接続され、電流が流れることでオフセット電圧を発生する回路である。具体的には、抵抗４２０ｇである。抵抗４２０ｇの抵抗値は、定電流回路４２０ｆによって規定される定電流が流れたとき、端子間電圧が基準差分電圧ΔＶｓになるように設定されている。抵抗４２０ｇの一端はトランジスタ４２０ｂのエミッタに、他端はトランジスタ４２０ａ、４２０ｂの共通接続されたエミッタの共通接続点にそれぞれ接続されている。
【００７７】
抵抗４２０ｅは、トランジスタ４２０ａ、４２０ｂの共通接続されたコレクタの共通接続点とトランジスタ４２０ｂのコレクタの間に接続され、トランジスタ４２０ｂのコレクタ電流を電圧に変換する素子である。抵抗４２０ｅの一端はトランジスタ４２０ａ、４２０ｂの共通接続されたコレクタの共通接続点に、他端はトランジスタ４２０ｂのコレクタにそれぞれ接続されている。
【００７８】
出力ドライバ回路４３は、トランジスタ４３０と、抵抗４３１とを備えている。
【００７９】
トランジスタ４３０は、ＮＰＮ型バイポーラトランジスタである。トランジスタ４３０のコレクタは、抵抗４３１を介して電源電圧Ｖｚの供給源に、エミッタはグランドにそれぞれ接続されている。また、ベースはトランジスタ４２０ｂのコレクタに接続されている。そして、トランジスタ４３０のコレクタが出力端子Ｔｏｕｔを構成している。
【００８０】
動作については、電流制限回路４２０ｃ、オフセット電圧発生回路４２０ｄ及び抵抗４２０ｅの配置が異なるが、第１実施形態の電圧判定装置１と基本的に同一であるため、説明を省略する。
【００８１】
次に、第４実施形態の電圧判定装置の効果について説明する。
【００８２】
第４実施形態によれば、第１実施形態と同一な構成を有することにより、その同一構成に対応した第１実施形態と同様の効果を得ることができる。
【００８３】
第４実施形態によれば、コンパレータ４２０は、一対のトランジスタ４２０ａ、４２０ｂと、電流制限回路４２０ｃと、オフセット電圧発生回路４２０ｄとを備えている。トランジスタ４２０ａ、４２０ｂは、電流が流入するコレクタ、及び、電流が流出するエミッタがそれぞれ共通接続されるとともに、共通接続されたコレクタが電源電圧Ｖｄｄの供給源に、共通接続されたエミッタがグランドにそれぞれ接続されている。そして、一方のトランジスタ４２０ａのベースが第１入力端子Ｔｉｎ１を構成し、抵抗４００ａ、４００ｂの直列接続点に接続されている。また、他方のトランジスタ４２０ｂのベースが第２入力端子Ｔｉｎ２を構成し、抵抗４１０ａ、４１０ｂの直列接続点に接続されている。電流制限回路４２０ｃは、トランジスタ４２０ａ、４２０ｂの共通接続されたエミッタの共通接続点とグランドの間に接続され、流れる電流を制限する。オフセット電圧発生回路４２０ｄは、トランジスタ４２０ｂのエミッタと、トランジスタ４２０ａ、４２０ｂの共通接続されたエミッタの共通接続点の間に接続され、電流が流れることで基準差分電圧ΔＶｓに設定されたオフセット電圧を発生する。そのため、第２電圧Ｖ２に基準差分電圧ΔＶｓを加えた電圧と第１電圧Ｖ１の大小関係に応じて出力を変化させることができる。
【００８４】
なお、第４実施形態では、判定回路４２のトランジスタ４２０ａ、４２０ｂ、及び、出力ドライバ回路４３のトランジスタ４３０がＮＰＮ型バイポーラトランジスタである例を挙げているが、これに限られるものではない。判定回路４２のトランジスタ４２０ａ、４２０ｂ、及び、出力ドライバ回路４３のトランジスタ４３０は、ＮチャネルＭＯＳＦＥＴ等の電界効果トランジスタであってもよい。
【００８５】
また、第４実施形態では、第１電圧出力回路４０及び第２電圧出力回路４１が、分圧回路４００、４１０である例を挙げているが、これに限られるものではない。電源電圧Ｖｄｄに第１比率及び第２比率を乗じた電圧を出力できる回路であればよい。
【００８６】
さらに、第４実施形態では、電流制限回路４２０ｃが定電流回路４２０ｆであり、オフセット電圧発生回路４２０ｄが抵抗４２０ｇである例を挙げているが、これに限られるものではない。電流制限回路は、第３実施形態で示したように抵抗であってもよい。オフセット電圧発生回路は、第２実施形態で示したようにダイオードであってもよい。
【符号の説明】
【００８７】
１・・・電圧判定装置、１０・・・第１電圧発生回路、１００・・・分圧回路、１００ａ、１００ｂ・・・抵抗、１１・・・第２電圧出力回路、１１０・・・分圧回路、１１０ａ、１１０ｂ・・・抵抗、１２・・・判定回路、１２０・・・コンパレータ、１２０ａ、１２０ｂ・・・トランジスタ、１２０ｃ・・・電流制限回路、１２０ｆ・・・定電流回路、１２０ｄ・・・オフセット電圧発生回路、１２０ｇ・・・抵抗
【図１】
2014225739.tif 000003
【図２】
2014225739.tif 000004
【図３】
2014225739.tif 000005
【図４】
2014225739.tif 000006
【図５】
2014225739.tif 000007
【図６】
2014225739.tif 000008