(57)【要約】【課題】低コスト化、小型化が容易な半導体リレー装置を提供する。【解決手段】フォトダイオードアレイ２と並列に、出力用ＭＯＳＦＥＴ３のゲートへの電荷の充放電を制御する充放電制御回路１０が設けられている。充放電制御回路１０は、ドレイン・ソースが出力用ＭＯＳＦＥＴ３のゲート・ソースにそれぞれ接続され、ゲートがフォトダイオードアレイ２の一端に接続されたＦＥＴ１１を有する。ＦＥＴ１１のゲート・ソース間に設けられたインピーダンス要素は、抵抗器を含んでおらず、アノードがＦＥＴ１１のゲートに、カソードがＦＥＴ１１のソースに接続されたダイオード１２を含んでいる。【選択図】図１
2014053771.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードが直列に接続されてなるフォトダイオードアレイと、
前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのゲートへの電荷の充放電を制御する充放電制御回路とを備え、
前記充放電制御回路は、
前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、
ドレインおよびソースが、前記出力用ＭＯＳＦＥＴのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたＦＥＴとを備え、
前記インピーダンス要素は、抵抗器を含んでおらず、かつ、
アノードが前記ＦＥＴのゲートに接続され、カソードが前記ＦＥＴのソースに接続された、１個または直列に接続された複数の、ダイオードを含む
ことを特徴とする半導体リレー装置。
【請求項２】
請求項１記載の半導体リレー装置において、
前記ダイオードは、降伏電圧が、前記ＦＥＴのしきい値電圧よりも高い
ことを特徴とする半導体リレー装置。
【請求項３】
請求項１記載の半導体リレー装置において、
前記ダイオードは、ツェナーダイオードである
ことを特徴とする半導体リレー装置。
【請求項４】
請求項１記載の半導体リレー装置において、
前記インピーダンス要素は、
前記ダイオードと並列に設けられており、アノードが前記ＦＥＴのソースに接続され、カソードが前記ＦＥＴのゲートに接続された、１個または直列に接続された複数の、第２のダイオードを含む
ことを特徴とする半導体リレー装置。
【請求項５】
フォトダイオードが直列に接続されてなるフォトダイオードアレイと、
前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用ＭＯＳＦＥＴと、
前記出力用ＭＯＳＦＥＴのゲートへの電荷の充放電を制御する充放電制御回路とを備え、
前記充放電制御回路は、
前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、
ドレインおよびソースが、前記出力用ＭＯＳＦＥＴのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたＦＥＴとを備え、
前記インピーダンス要素は、抵抗器を含んでおらず、かつ、
アノードが前記ＦＥＴのソースに接続され、カソードが前記ＦＥＴのゲートに接続された、１個または直列に接続された複数の、ダイオードと、
前記ダイオードと並列に設けられており、ドレインおよびゲートが前記ＦＥＴのソースに接続され、ソースが前記ＦＥＴのゲートに接続された第２のＦＥＴとを含む
ことを特徴とする半導体リレー装置。
【請求項６】
請求項５記載の半導体リレー装置において、
前記第２のＦＥＴは、しきい値電圧が、前記ＦＥＴのしきい値電圧よりも高い
ことを特徴とする半導体リレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を受光して光起電力を発生するフォトダイオードアレイを備えた半導体リレー装置に関するものである。
【背景技術】
【０００２】
従来、光信号を受光して光起電力を発生するフォトダイオードアレイを、操作用の光電変換装置として用いた半導体リレー装置がある。フォトダイオードアレイは、複数のフォトダイオードを直列に接続させて形成されたものである。この半導体リレー装置では、フォトダイオードアレイは、アノードおよびカソードが出力用ＦＥＴのゲートおよびソースに接続されている。出力用ＦＥＴのゲート・ソース間には、充放電制御用のディプレッションモードのＦＥＴが設けられており、このＦＥＴのゲート・ソースは、フォトダイオードアレイと直列に設けられたバイアス電圧発生用の抵抗の両端にそれぞれ接続されている。（例えば、特許文献１の図５）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−４６１１６号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、半導体リレー装置について低コスト化、小型化が求められている。このために例えば、フォトダイオードアレイを小型化する、といった方法が考えられる。ところが、従来の半導体リレー装置では、フォトダイオードアレイが光起電力を発生させたときに、抵抗の両端に発生する電圧が充放電制御用ＦＥＴのしきい値電圧よりも高くなるように、構成する必要がある。このため、フォトダイオードアレイを小型化すると、これに伴って、発生する光電流が小さくなるため、抵抗を大型化する必要が生じる。抵抗の大型化はコストアップにつながり、好ましくない。逆に、抵抗を小型化すると、発生する光電流が大きくなるように、フォトダイオードアレイを大型化する必要が生じてしまう。
【０００５】
このような問題に鑑み、本発明は、低コスト化、小型化が容易な半導体リレー装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体リレー装置は、フォトダイオードが直列に接続されてなるフォトダイオードアレイと、前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのゲートへの電荷の充放電を制御する充放電制御回路とを備え、前記充放電制御回路は、前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、ドレインおよびソースが、前記出力用ＭＯＳＦＥＴのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたＦＥＴとを備え、前記インピーダンス要素は、抵抗器を含んでおらず、かつ、アノードが前記ＦＥＴのゲートに接続されカソードが前記ＦＥＴのソースに接続された、１個または直列に接続された複数の、ダイオードを含む。
【０００７】
そして、前記ダイオードは、降伏電圧が、前記ＦＥＴのしきい値電圧よりも高いことが好ましい。
【０００８】
また、前記ダイオードは、ツェナーダイオードであるのが好ましい。
【０００９】
また、前記インピーダンス要素は、前記ダイオードと並列に設けられており、アノードが前記ＦＥＴのソースに接続され、カソードが前記ＦＥＴのゲートに接続された、１個または直列に接続された複数の、第２のダイオードを含むのが好ましい。
【００１０】
本発明の他の態様の半導体リレー装置は、フォトダイオードが直列に接続されてなるフォトダイオードアレイと、前記フォトダイオードアレイの光起電圧がゲート・ソース間に印加され、ドレイン・ソース間がオンオフ制御される出力用ＭＯＳＦＥＴと、前記出力用ＭＯＳＦＥＴのゲートへの電荷の充放電を制御する充放電制御回路とを備え、前記充放電制御回路は、前記フォトダイオードアレイと直列に設けられたインピーダンス要素と、ドレインおよびソースが、前記出力用ＭＯＳＦＥＴのゲートおよびソースにそれぞれ接続され、ゲートが、前記インピーダンス要素と前記フォトダイオードアレイとの間に接続されたＦＥＴとを備え、前記インピーダンス要素は、抵抗器を含んでおらず、かつ、アノードが前記ＦＥＴのソースに接続され、カソードが前記ＦＥＴのゲートに接続された、１個または直列に接続された複数の、ダイオードと、前記ダイオードと並列に設けられており、ドレインおよびゲートが前記ＦＥＴのソースに接続され、ソースが前記ＦＥＴのゲートに接続された第２のＦＥＴとを含む。
【００１１】
そして、前記第２のＦＥＴは、しきい値電圧が、前記ＦＥＴのしきい値電圧よりも高いことが好ましい。
【発明の効果】
【００１２】
本発明によると、充放電制御用ＦＥＴのゲート・ソース間に設けられたインピーダンス要素が、抵抗器を含んでいないため、半導体リレー装置を小型化することが容易になる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る半導体リレー装置の構成を示す回路図である。
【図２】実施形態２に係る半導体リレー装置の構成を示す回路図である。
【図３】実施形態３に係る半導体リレー装置の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１５】
（実施形態１）
図１は実施形態１に係る半導体リレー装置の構成を示す回路図である。図１の半導体リレー装置は、入力信号に応じて光信号を出力するＬＥＤ素子によって構成された発光素子１と、発光素子１と光結合されており、発光素子１から出力された光信号を受けて光起電力を発生するフォトダイオードアレイ２と、出力用ＭＯＳＦＥＴ３と、この出力用ＭＯＳＦＥＴ３のゲート電荷の充放電を制御する充放電制御回路１０とを備えている。
【００１６】
フォトダイオードアレイ２は、複数個のフォトダイオードが直列に接続されたものである。充放電制御回路１０は、充放電制御用のディプレッション型のＭＯＳＦＥＴ１１と、このＭＯＳＦＥＴ１１のゲート・ソース間に設けられたインピーダンス要素としてのツェナーダイオード１２とを備えている。ＭＯＳＦＥＴ１１は、ドレインおよびソースが、出力用ＭＯＳＦＥＴ３のゲートおよびソースにそれぞれ接続されており、ゲートが、ツェナーダイオード１２とフォトダイオードアレイ２との間に接続されている。ツェナーダイオード１２は、アノードがＭＯＳＦＥＴ１１のゲートに接続され、カソードがＭＯＳＦＥＴ１１のソースに接続されている。このツェナーダイオード１２は、ＭＯＳＦＥＴ１１のしきい値電圧よりも高い降伏電圧を有しており、かつ、ブレークダウンしたときは、その降伏電流によって出力用ＭＯＳＦＥＴ３のゲート・ソース間容量を充電する役割を持つ。
【００１７】
フォトダイオードアレイ２のアノードは、出力用ＭＯＳＦＥＴ３のゲートと、ＭＯＳＦＥＴ１１のドレインとに接続されている。フォトダイオードアレイ２のカソードは、ＭＯＳＦＥＴ１１のゲートと、ツェナーダイオード１２のアノードとに接続されている。ＭＯＳＦＥＴ１１のソースは、ツェナーダイオード１２のカソードと、出力用ＭＯＳＦＥＴ３のソースとに接続されている。出力用ＭＯＳＦＥＴ３のドレインおよびソースが、それぞれ、半導体リレー装置の出力端子４ａ，４ｂとなっている。このような構成によって、フォトダイオードアレイ２の光起電圧が出力用ＭＯＳＦＥＴ３のゲート・ソース間に印加され、出力用ＭＯＳＦＥＴ３のドレイン・ソース間がオンオフ制御される。これにより、出力端子４ａ，４ｂ間を導通または開放させることができる。
【００１８】
図１の半導体リレー装置の動作について説明する。
【００１９】
発光素子１に入力信号が印加されると、発光素子１が発光し、フォトダイオードアレイ２はこの光信号を受けて光起電力を発生させる。このとき充放電制御回路１０では、ＭＯＳＦＥＴ１１のドレイン・ソース間が導通状態になっており、このためツェナーダイオード１２の両端に電位差が生じる。ただし、この電位差がツェナーダイオード１２の降伏電圧よりも低いときは、ツェナーダイオード１２に電流は流れない。ツェナーダイオード１２の両端に生じた電位差が、ＭＯＳＦＥＴ１１のしきい値電圧よりも大きくなると、ＭＯＳＦＥＴ１１のドレイン・ソース間が非導通状態になる。
【００２０】
ＭＯＳＦＥＴ１１のドレイン・ソース間が非導通状態になり、ツェナーダイオード１２がブレークダウンすると、フォトダイオードアレイ２の両端に発生した電圧は、出力用ＭＯＳＦＥＴ３のゲートに印加されて、出力用ＭＯＳＦＥＴ３のゲート・ソース間に電荷が充電される。やがて、ゲート・ソース間電位が出力用ＭＯＳＦＥＴ３のしきい値を超えると、出力用ＭＯＳＦＥＴ３のドレイン・ソース間、すなわち出力端子４ａ，４ｂ間が導通する。
【００２１】
発光素子１に入力信号が印加されなくなると、発光素子１の発光が止み、フォトダイオードアレイ２には光起電力が生じなくなる。すると、充放電制御回路１０では、ツェナーダイオード１２の両端、すなわちＭＯＳＦＥＴ１１のゲート・ソース間の電位差がなくなり、ＭＯＳＦＥＴ１１のドレイン・ソース間が非導通状態から導通状態に移行する。そうすると、出力用ＭＯＳＦＥＴ３のゲート・ソース間に充電されていた電荷が、ＭＯＳＦＥＴ１１を通して放電されるので、出力用ＭＯＳＦＥＴ３のゲート・ソース間電位がしきい値以下になり、出力用ＭＯＳＦＥＴ３のドレイン・ソース間、すなわち出力端子４ａ，４ｂ間が開放される。
【００２２】
図１の構成では、ＭＯＳＦＥＴ１１のオンオフ状態を制御するためのインピーダンス要素が、抵抗器を含んでおらず、ツェナーダイオード１２によって構成されている。ダイオードは一般に抵抗よりも小さな面積で形成することができるので、図１の構成によって、半導体リレー装置を小型化することが容易になる。
【００２３】
従来のように、インピーダンス要素が抵抗器によって構成されている場合は、フォトダイオードアレイ２が光起電力を発生させたときに抵抗器の両端に発生する電圧がＭＯＳＦＥＴ１１のしきい値電圧よりも高くなるように、半導体リレー装置を構成する必要がある。このため、半導体リレー装置の低コスト化を図るために、例えば、フォトダイオードアレイ２を小型化すると、発生する光電流が小さくなるため、抵抗器を大型化する必要が生じる。一方、抵抗器を小型化すると、発生する光電流が大きくなるように、フォトダイオードアレイ２を大型化する必要が生じる。
【００２４】
これに対して図１の構成では、インピーダンス要素としてツェナーダイオード１２を用いているので、半導体リレー装置の小型化が容易になる。なお、図１ではツェナーダイオード１２を１個用いる構成としているが、複数個直列に接続して用いてもよい。この場合、ツェナーダイオード１２の個数は、その降伏電圧と、ＭＯＳＦＥＴ１１のしきい値電圧とに基づいて定めればよい。
【００２５】
なお、ここでは、インピーダンス要素を構成するダイオードとして、降伏電圧が安定したツェナーダイオード１２を用いるものとしたが、これに限られるものではなく、他の種類のダイオードを用いてもかまわない。ただし、降伏電圧が安定したツェナーダイオードを用いることによって、より安定した動作が可能となる。
【００２６】
（実施形態２）
図２は実施形態２に係る半導体リレー装置の構成を示す回路図である。図２の半導体リレー装置は、基本的な構成は図１とほぼ同様である。ただし、充放電制御回路１０Ａにおいて、ＭＯＳＦＥＴ１１のゲート・ソース間に設けられたインピーダンス要素の構成が、図１と異なっている。すなわち、インピーダンス要素として、ツェナーダイオード１３と、直列に接続された複数の第２のダイオード１４とが、並列に、かつ、逆向きに、設けられている。ツェナーダイオード１３は、アノードがＭＯＳＦＥＴ１１のゲートに接続され、カソードがＭＯＳＦＥＴ１１のソースに接続されている。このツェナーダイオード１３は、図１のツェナーダイオード１２と同様に、ＭＯＳＦＥＴ１１のしきい値電圧よりも高い降伏電圧を有しており、かつ、ブレークダウンしたときは、その降伏電流によって出力用ＭＯＳＦＥＴ３のゲート・ソース間容量を充電する役割を持つ。一方、第２のダイオード１４は、アノードがＭＯＳＦＥＴ１１のソースに接続され、カソードがＭＯＳＦＥＴ１１のゲートに接続されている。
【００２７】
図２の半導体リレー装置の動作について説明する。
【００２８】
発光素子１に入力信号が印加されると、発光素子１が発光し、フォトダイオードアレイ２はこの光信号を受けて光起電力を発生させる。発生した光電流は、導通状態になっているＭＯＳＦＥＴ１１を介して第２ダイオード１４に流れる。このとき、ツェナーダイオード１３には電流は流れない。第２ダイオード１４の両端に発生する電圧がＭＯＳＦＥＴ１１のしきい値電圧を越えると、ＭＯＳＦＥＴ１１のドレイン・ソース間は非導通状態になる。
【００２９】
ＭＯＳＦＥＴ１１のドレイン・ソース間が非導通状態になると、出力用ＭＯＳＦＥＴ３のゲート・ソース間に電荷が効率良く充電されるようになる。このとき、ツェナーダイオード１３がブレークダウンしていると、充電効率がさらに良くなる。やがて、ゲート・ソース間電位が出力用ＭＯＳＦＥＴ３のしきい値を超えると、出力用ＭＯＳＦＥＴ３のドレイン・ソース間、すなわち出力端子４ａ，４ｂ間が導通する。
【００３０】
発光素子１に入力信号が印加されなくなると、発光素子１の発光が止み、フォトダイオードアレイ２には光起電力が生じなくなる。すると、充放電制御回路１０では、第２ダイオード１４の両端、すなわちＭＯＳＦＥＴ１１のゲート・ソース間の電位差がなくなり、ＭＯＳＦＥＴ１１のドレイン・ソース間が非導通状態から導通状態に移行する。そうすると、出力用ＭＯＳＦＥＴ３のゲート・ソース間に充電されていた電荷が、ＭＯＳＦＥＴ１１を通して放電されるので、出力用ＭＯＳＦＥＴ３のゲート・ソース間電位がしきい値以下になり、出力用ＭＯＳＦＥＴ３のドレイン・ソース間、すなわち出力端子４ａ，４ｂ間が開放される。
【００３１】
図２の構成では、ＭＯＳＦＥＴ１１のオンオフ状態を制御するためのインピーダンス要素が、抵抗器を含んでおらず、ツェナーダイオード１３と第２のダイオード１４とによって構成されている。したがって、半導体リレー装置を小型化することが容易になる。しかも、ツェナーダイオード１３と並列に第２のダイオード１４を設けたことによって、実施形態１と比べて、出力用ＭＯＳＦＥＴ３のゲート・ソース間容量の充電経路が増えるため、充電に要する時間が短くなり、応答時間の高速化が可能となる。
【００３２】
なお、ここでは、インピーダンス要素を構成するダイオードとして、降伏電圧が安定したツェナーダイオード１３を用いるものとしたが、これに限られるものではなく、他の種類のダイオードを用いてもかまわない。ただし、降伏電圧が安定したツェナーダイオードを用いることによって、より安定した動作が可能となる。
【００３３】
（実施形態３）
図３は実施形態３に係る半導体リレー装置の構成を示す回路図である。図３の半導体リレー装置は、基本的な構成は図１とほぼ同様である。ただし、充放電制御回路１０Ｂにおいて、ＭＯＳＦＥＴ１１のゲート・ソース間に設けられたインピーダンス要素の構成が、図１と異なっている。すなわち、インピーダンス要素として、直列に接続された複数のダイオード１５と、第２のＦＥＴ１６とが、並列に、設けられている。ダイオード１５は、アノードがＭＯＳＦＥＴ１１のソースに接続され、カソードがＭＯＳＦＥＴ１１のゲートに接続されている。第２のＦＥＴ１６は、ドレインおよびゲートが短絡されてＭＯＳＦＥＴ１１のソースに接続され、ソースがＭＯＳＦＥＴ１１のゲートに接続されている。この第２のＦＥＴ１６は、ＭＯＳＦＥＴ１１のしきい値電圧よりも高いしきい値電圧を有しており、かつ、導通したときは、そのドレイン電流によって出力用ＭＯＳＦＥＴ３のゲート・ソース間容量を充電する役割を持つ。
【００３４】
第２のＦＥＴ１６は、ドレインおよびゲートが短絡されているため、ドレイン・ソース間の電圧がしきい値電圧をこえたときにのみ、ドレイン・ソース間が導通状態になる。このため、第２のＦＥＴ１６は図２のツェナーダイオード１３と実質的に同様の動作を行うことになり、図３の回路の動作は、図２と実質的に同様である。ここでは重複する動作説明は省略する。
【００３５】
図３の構成では、ＭＯＳＦＥＴ１１のオンオフ状態を制御するためのインピーダンス要素が、抵抗器を含んでおらず、ダイオード１５と第２のＦＥＴ１６とによって構成されている。したがって、半導体リレー装置を小型化することが容易になる。しかも、出力用ＭＯＳＦＥＴ３のゲート・ソース間容量の充電経路が複数あるため、充電に要する時間が短くなり、応答時間の高速化が可能となる。
【００３６】
なお、上述の各実施形態では、充放電制御用のＦＥＴとして、デプレッション型のＭＯＳＦＥＴ１１を設けるものとしたが、これに限られるものではなく、例えば、接合型ＦＥＴ（ＪＦＥＴ）を用いてもかまわない。
【００３７】
また、上述の各実施形態では、出力用ＭＯＳＦＥＴ３が１個である構成を示したが、出力用ＭＯＳＦＥＴ３を２個並列接続して使用することも可能である。
【産業上の利用可能性】
【００３８】
本発明は、半導体リレー装置を用いる装置の低コスト化、小型化に有効である。
【符号の説明】
【００３９】
２  フォトダイオードアレイ
３  出力用ＭＯＳＦＥＴ
１０，１０Ａ，１０Ｂ  充放電制御回路
１１  ディプレッション型ＭＯＳＦＥＴ（ＦＥＴ）
１２，１３  ツェナーダイオード（ダイオード）
１４  第２のダイオード
１５  ダイオード
１６  第２のＦＥＴ
【図１】
2014053771.tif 000003
【図２】
2014053771.tif 000004
【図３】
2014053771.tif 000005