(57)【要約】      （修正有）【課題】半導体チップ同士が滑らないようにした状態で半導体チップ同士を固定することができるチップ積層体を有する半導体装置の製造方法を提供する。【解決手段】少なくとも一方の面に電極（バンプ電極２２）が配置された複数の半導体チップを、それぞれの半導体チップの電極同士が互いに対向するように積層する工程および積層された前記複数の半導体チップの側面がガイドされた状態で、前記複数の半導体チップが加圧及び加熱されて、電極同士が互いに固定される工程を含む。【選択図】図５
2014150110.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の面に電極が配置された複数の半導体チップを、それぞれの前記半導体チップの前記電極同士が互いに対向するように積層する工程と、
積層された複数の前記半導体チップの側面がガイドされた状態で、複数の前記半導体チップが加圧及び加熱されて、前記電極同士が互いに固定される工程と、を含む半導体装置の製造方法。
【請求項２】
一方の面に複数の第１の電極が配置された第１の半導体チップと、一方の面に複数の第２の電極が配置され、他方の面に複数の第３の電極が配置された第２の半導体チップとが、前記第１の電極と前記第２の電極とが対向して電気的に接続するように積層される工程と、
積層された前記第１の半導体チップ及び前記第２の半導体チップの側面がガイドされ、前記第１の半導体チップ及び前記第２の半導体チップが加圧された状態で加熱されて、前記第１の電極と前記第２の電極とが互いに固定される工程と、を含む半導体装置の製造方法。
【請求項３】
一方の面に複数の第１の電極が配置された第１の半導体チップと、一方の面に複数の第２の電極が配置され、他方の面に複数の第３の電極が配置された第２の半導体チップとが、前記第１の電極と前記第２の電極とが対向して電気的に接続するように積層される工程と、
一方の面に複数の第４の電極が配置され、他方の面に複数の第５の電極が配置された第３の半導体チップが、前記第２の半導体チップの他方の面上に、前記第４の電極が前記第２の半導体チップの前記第３の電極と対向して電気的に接続するように積層される工程と、
積層された前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップのそれぞれの側面がガイドされ、前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップとが加圧された状態で加熱されて、前記第１の電極と前記第２の電極、及び前記第３の電極と前記第４の電極が互いに固定される工程と、を含む半導体装置の製造方法。
【請求項４】
積層された前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップとのそれぞれの側面のガイドは、前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップとのそれぞれの側面の形状に応じたガイド面を有する治具によって行われることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
一方の面に配線と接続電極とが形成されている配線基板上に、一方の面に複数の第６の電極が配置され、他方の面に複数の第７の電極が配置された第４の半導体チップが、前記接続電極と前記第７の電極とが互いに対向するように積層されて、前記接続電極と前記第７の電極とが互いに固定される工程と、
前記第２の半導体チップに積層された前記第３の半導体チップが、前記第４の半導体チップの一方の面上に、前記第５の電極と前記第６の電極とが互いに対向するように積層されて、前記第５の電極と前記第６の電極とが互いに固定される工程と、を含む請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップとは、メモリチップであり、前記第４の半導体チップは、ロジックチップであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップのそれぞれの間に封止樹脂が充填される工程を含む請求項３から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記配線基板と前記第４の半導体チップとの間に封止樹脂が充填される工程を含む請求項５から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第３の半導体チップと前記第４の半導体チップとの間に接着部材が充填されていることを特徴とする請求項５から８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記積層された複数の前記半導体チップは、４つのコーナー部近傍の側面がガイドされた状態で、複数の前記半導体チップが加圧及び加熱されて、前記電極同士が互いに固定されることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣｏＣ（Ｃｈｉｐ  ｏｎ  Ｃｈｉｐ）型の半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化や高機能化に伴って、電極を有する複数の半導体チップを積層したＣｏＣ型の半導体装置が提供されている。
【０００３】
このような半導体装置の一例として、電極を有する半導体チップ同士を、互いの電極（バンプ電極）同士を接続しながら積層してチップ積層体を形成し、このチップ積層体を配線基板上に固定することで半導体装置を形成する方法が、特許文献１に開示されている。チップ積層体には、各半導体チップに熱応力による電極同士の接続部の破断や半導体チップ自体のクラックが発生しないように、積層された半導体チップ同士の間と各半導体チップの周囲を覆うようにアンダーフィル材（封止樹脂）が充填されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５１３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣｏＣ型の半導体装置においては、チップ積層体を形成する際に、各半導体チップの電極同士が半田層を介して接続されるように、複数の半導体チップが積層されている。しかしながら、積層される半導体チップの電極は略平坦な面で構成されているため、各半導体チップの電極同士を固定する際の加圧時に半導体チップの面方向に少しでも力が加わると、電極同士が半田層を介して滑り、位置ずれが引き起こされてしまう。そのため、良好に電極同士を固定できないおそれがある。特許文献１に開示された半導体装置の製造方法では、チップ積層体を形成する際に、電極同士の間の滑りを抑制できないため、加圧及び加熱することによって半田層を硬化させる工程において半導体チップ同士が半田層を介して滑り、ずれが発生しやすくなっていた。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、少なくとも一方の面に電極が配置された複数の半導体チップを、それぞれの半導体チップの電極同士が互いに対向するように積層する工程と、積層された複数の半導体チップの側面がガイドされた状態で、複数の半導体チップが加圧及び加熱されて、電極同士が互いに固定される工程と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、それぞれの半導体チップの電極同士が互いに固定される際に、各半導体チップとのそれぞれの側面がガイドされた状態で加圧及び加熱されることで、半導体チップの電極同士の滑りが抑制される。半導体チップの電極同士の滑りが抑制されることで、位置ずれせずに電気的に接続される。そのため、半導体装置内での電気的な断線等のおそれがなくなる。
【０００８】
また、半導体チップのそれぞれの側面をガイドした状態で加圧されることで、半導体チップにかかる圧力が分散しにくくなり、半導体チップに過度な圧力をかける必要がなくなる。そのため、半導体チップにクラックが発生することを抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の製造方法によって形成されたＣｏＣ型半導体装置を示す断面図である。
【図２】（ａ）〜（ｄ）は、第１から第４の半導体チップのそれぞれの構成を示す断面図である。
【図３】図２（ｃ）に示す第３の半導体チップの電極付近の拡大図である。
【図４】（ａ）〜（ｄ）は、チップ積層体を形成する工程を示す断面図である。
【図５】（ａ）は本発明の第１の実施形態である、チップ積層体をリフローする治具を示す平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図６】（ａ）は図５に示す治具に各半導体チップが収められた状態を示す平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図７】（ａ）〜（ｃ）は、本発明の第１の実施形態であるガイドを有する治具を使ってチップ積層体をリフローする工程を示す断面図である。
【図８】（ａ）は二つのガイド面を有する治具を使ってチップ積層体をリフローする工程を示す断面図である。
【図９】（ａ）〜（ｃ）は、チップ積層体の半導体チップ同士の間にアンダーフィル材を充填する工程を示す断面図である。
【図１０】（ａ）〜（ｅ）は、母基板に第４の半導体チップとチップ積層体とを搭載する工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は、チップ積層体を封止樹脂で封止し、母基板に半田ボールを設け、所定のダイシングラインで切断分離して半導体装置を形成する工程を示す断面図である。
【図１２】（ａ）〜（ｄ）は、ガイドを有する治具内で半導体チップを積層してチップ積層体を形成する工程を示す断面図である。
【図１３】（ａ）は本発明の第３の実施形態である、複数のチップ積層体をリフローする治具を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’断面図である。
【図１４】（ａ）〜（ｃ）は、第３の実施形態の治具を使ってチップ積層体をリフローする工程を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
【００１１】
（第１の実施形態）
図１は、本発明の半導体装置の製造方法によって形成されたＣｏＣ型半導体装置を示す断面図である。
【００１２】
半導体装置１は、配線基板１２の一方の面上に第４の半導体チップ１０ｄが搭載され、第４の半導体チップ１０ｄの一方の面上に一枚の第３の半導体チップ１０ｃと二枚の第２の半導体チップ１０ｂと一枚の第１の半導体チップ１０ａとが積層された構成である。第１の半導体チップ１０ａと第２の半導体チップ１０ｂと第３の半導体チップ１０ｃとは、チップ積層体１１を構成している。チップ積層体１１の各半導体チップ１０同士の隙間に第１の封止樹脂１３が充填され、配線基板１２と第４の半導体チップ１０ｄとの間に第２の封止樹脂１４が充填され、チップ積層体１１と第４の半導体チップ１０ｄとの周囲を第３の封止樹脂１５が覆っている。
【００１３】
以下に、半導体装置１の構成の詳細を説明する。
【００１４】
配線基板１２は、両面に不図示の配線が形成された矩形の絶縁基材１２ｂ（例えばガラスエポキシ基板）を有し、後述する接続パッド１７やランド１８を除いて各配線が絶縁膜１２ｃ（例えばソルダーレジスト膜）に覆われている。配線基板１２の一方の面には、第４の半導体チップ１０ｄと接続される複数の接続パッド１７（接続電極）が形成され、配線基板１２の他方の面には、外部端子となる半田ボール１９と接続される複数のランド１８が所定の間隔で格子状に形成されている。接続パッド１７とランド１８とは、絶縁基材１２ｂに形成された配線によって、電気的に接続されている。
【００１５】
図１に示すように、配線基板上には、第４の半導体チップ１０ｄが搭載されている。図２（ｄ）に示すように、第４の半導体チップ１０ｄは、ロジックチップであり、一方の面に第６のバンプ電極２２ｆ（第６の電極）を有し、回路形成層２５が形成されている他方の面に第７のバンプ電極２２ｇ（第７の電極）を有している。第６のバンプ電極２２ｆと第７のバンプ電極２２ｇとは、貫通電極２４と回路形成層２５とを介して電気的に接続している。また、第７のバンプ電極２２ｇの表面には、Ｓｎ／Ａｇの第４の半田層２３ｄが設けられており、この第４の半田層２３ｄを介して、配線基板１２の接続パッド１７と第４の半導体チップ１０ｄの第７のバンプ電極２２ｇとが対向するように電気的に接続されている。
【００１６】
チップ積層体１１は、図７（ｃ）に示すように、一枚の第１の半導体チップ１０ａと二枚の第２の半導体チップ１０ｂと一枚の第３の半導体チップ１０ｃとが積層されて構成されている。第１から第３の半導体チップ１０ａ、１０ｂ、１０ｃは、メモリチップである。各半導体チップ１０は、図２（ａ）〜（ｃ）に示すように、略四角形の平面形状を有する板状のシリコーン基材２１から構成されており、不図示のメモリ回路が設けられている回路形成層２５と、複数のバンプ電極２２を有している。各半導体チップ１０は、それぞれが有するバンプ電極２２同士が互いに対向するように電気的に接続するように積層されている。
【００１７】
図２（ａ）に示すように、第１の半導体チップ１０ａは、回路形成層２５が形成されている一方の面に第１のバンプ電極２２ａ（第１の電極）を有している。図２（ｂ）に示すように、第２の半導体チップ１０ｂは、一方の面に第２のバンプ電極２２ｂ（第２の電極）を有し、回路形成層２５が形成されている他方の面に第３のバンプ電極２２ｃ（第３の電極）を有している。第２のバンプ電極２２ｂと第３のバンプ電極２２ｃとは、貫通電極２４にて電気的に接続されている。また、第２のバンプ電極２２ｂの表面には、Ｓｎ／Ａｇの第１の半田層２３ａが設けられている。図２（ｃ）と図３に示すように、第３の半導体チップ１０ｃは、一方の面に第４のバンプ電極２２ｄ（第４の電極）を有し、回路形成層２５が形成された他方の面に保護膜２６が被覆されており、他方の面に第５のバンプ電極２２ｅ（第５の電極）を有している。第４のバンプ電極２２ｄと第５のバンプ電極２２ｅとは、貫通電極２４と電極パッド２７とを介して対向するように電気的に接続されている。また、第４のバンプ電極２２ｄの表面には、Ｓｎ／Ａｇの第２の半田層２３ｂが設けられており、第５のバンプ電極２２ｅの表面は、Ｎｉめっき層２８及びＡｕめっき層２９にて被覆され、その上にＳｎ／Ａｇの第３の半田層２３ｃが設けられている。
【００１８】
配線基板１２に搭載された第４の半導体チップ１０ｄの一方の面に、第３の半導体チップ１０ｃの第３の半田層２３ｃを介して第５のバンプ電極２２ｅと第６のバンプ電極２２ｆとが対向するように電気的に接続するように、チップ積層体１１が積層されている。
【００１９】
チップ積層体１１の、積層されている半導体チップ１０同士の間とその周囲には、第１の封止樹脂１３が充填されている。配線基板１２と第４の半導体チップ１０ｄとの間には、第２の封止樹脂１４が充填されている。チップ積層体１１と第４の半導体チップ１０との間には、接着部材１６が充填されている。配線基板１２に搭載された第４の半導体チップ１０ｄとチップ積層体１１との周囲を覆うように、第３の封止樹脂１５が形成されている。第３の封止樹脂１５は、平面的にみて、配線基板１２と同じ範囲に形成されている。
【００２０】
次に、以上に説明した構成を有する半導体装置１を製造する工程について、図４〜１１を参照して説明する。
【００２１】
まず、チップ積層体１１を形成するために、図４（ａ）に示すように、複数の吸引孔３１ａを有するボンディングステージ３１に第１の半導体チップ１０ａの他方の面が接触するように、第１の半導体チップ１０ａが配置される。配置された第１の半導体チップ１０ａは、吸引孔３１ａに発生している陰圧によってボンディングステージ３１に保持される。
【００２２】
一方で、第２の半導体チップ１０ｂが、ボンディングツール３２に、ボンディングツール３２の吸引孔３２ａに発生している陰圧によって保持され、フラックス材３４を凹部３３ａに収容しているフラックス供給ステージ３３の直上へ運ばれる。図４（ｂ）に示すように、保持された第２の半導体チップ１０ｂの第２のバンプ電極２２ｂの表面の第１の半田層２３ａにフラックス材３４が付着するように、ボンディングツール３２が第２の半導体チップ１０ｂをフラックス供給ステージ３３に近接させる。第２の半導体チップ１０ｂの少なくとも第１の半田層２３ａにフラックス材３４が付着したら、ボンディングツール３２が第２の半導体チップ１０ｂをボンディングステージ３１の直上へ移動させる。そして、図４（ｃ）に示すように、第１の半導体チップ１０ａの第１のバンプ電極２２ａと第２の半導体チップ１０ｂの第１の半田層２３ａとが電気的に接続するように、第１の半導体チップ１０ａの上に第２の半導体チップ１０ｂが積層される。尚、第１の半田層２３ａが溶融しない程度の低温環境下で第２の半導体チップ１０ｂは第１の半導体チップ１０ａ上に積層され、この時点では第１の半導体チップ１０ａと第２の半導体チップ１０ｂとは互いに仮固定された状態である。
【００２３】
本実施形態では、第２の半導体チップ１０ｂは二枚積層される。そのため、一枚目の第２の半導体チップ１０ｂと同様に、ボンディングツール３２が第２の半導体チップ１０ｂの少なくとも第１の半田層２３ａにフラックス材３４を付着させる。その後に、ボンディングツール３２が第２の半導体チップ１０ｂをボンディングステージ３１の直上へ移動させる。そして、一枚目の第２の半導体チップ１０ｂの第３のバンプ電極２２ｃと、二枚目の第２の半導体チップ１０ｂの第１の半田層２３ａとが電気的に接続するように、一枚目の第２の半導体チップ１０ｂの上に二枚目の第２の半導体チップ１０ｂが積層される。尚、第１の半田層２３ａが溶融しない程度の低温環境下で二枚目の第２の半導体チップ１０ｂは一枚目の第２の半導体チップ１０ｂ上に積層され、この時点では第２の半導体チップ１０ｂ同士は互いに仮固定された状態である。
【００２４】
最後に、第３の半導体チップ１０ｃが、吸引孔３２ａに発生している陰圧によってボンディングツール３２に保持され、フラックス材３４を凹部３３ａに収容しているフラックス供給ステージ３３の直上へ運ばれる。保持された第３の半導体チップ１０ｃの第４のバンプ電極２２ｄの表面の第２の半田層２３ｂにフラックス材３４が付着するように、ボンディングツール３２が第３の半導体チップ１０ｃをフラックス供給ステージ３３に近接させる。第３の半導体チップ１０ｃの少なくとも第２の半田層２３ｂにフラックス材３４が付着したら、ボンディングツール３２が第３の半導体チップ１０ｃをボンディングステージ３１の直上へ移動させる。そして、図４（ｄ）に示すように、第２の半導体チップ１０ｂの第３のバンプ電極２２ｃと第３の半導体チップ１０ｂの第２の半田層２３ｂとが電気的に接続するように、二枚目の第２の半導体チップ１０ｂの上に第３の半導体チップ１０ｃが積層される。尚、第２の半田層２３ｂが溶融しない程度の低温環境下で第３の半導体チップ１０ｃは第２の半導体チップ１０ｂ上に積層され、この時点では第２の半導体チップ１０ｂと第３の半導体チップ１０ｃとは互いに仮固定された状態である。
【００２５】
以上のようにして、複数の半導体チップ１０が積層されて、仮固定された状態のチップ積層体１１が形成される。
【００２６】
図５（ａ）と（ｂ）は、各半導体チップ１０同士が仮固定されて構成されたチップ積層体１１を加圧、加熱して、各半導体チップ１０のバンプ電極同士を互いに固定させる際に利用するリフロー治具５０を示している。リフロー治具５０には、ベースプレート５２に四つの位置決めブロック５１がチップ積層体１１の角部に位置するように配置されている。位置決めブロック５１は、チップ積層体１１の角部を支持するガイド部５１ａと、チップ積層体１１の角部の側面を支えるガイド面５１ｂと、チップ積層体１１の角部頂点が破損しないための逃げ部である孔部５１ｃとを有している。また、位置決めブロック５１は、チップ積層体１１を受け入れるチップ搭載部５３と一体的に繋がっており、チップ搭載部５３には、チップ積層体１１のバンプ電極２２がチップ搭載部５３と干渉しないようにバンプ逃げスペース５４が設けられている。バンプ逃げスペース５４は、平面的にみて、チップ搭載部５３の中心を通ってベースプレート５２の各辺に平行になるように形成された十字型の溝である。
【００２７】
仮固定された状態のチップ積層体１１は、各半導体チップ１０間を互いに固定させるために、図６（ａ）と（ｂ）に示すように、第３の半導体チップ１０ｃとチップ搭載部５３とが接触するようにリフロー治具５０に配置される。チップ積層体１１が配置されたリフロー治具５０の位置決めブロック５１の上面に、図７（ａ）に示すように、押圧部５５ａを有するトッププレート５５が被せられる。位置決めブロック５１の上面は、チップ積層体１１の第１の半導体チップ１０ａの他方の面より鉛直方向に１０μｍ程度高くなるように設定されている。トッププレート５５が位置決めブロック５１の上面に被せられると、その自重により押圧部５５ａがチップ積層体１１の第１の半導体チップ１０ａをチップ搭載部５３の方向に押圧する。この状態では、トッププレート５５の荷重が押圧部５５ａを介してチップ積層体１１に伝わる。
【００２８】
トッププレート５５が被せられた状態でリフロー治具５０全体が、図７（ｂ）に示すように、窒素ガス雰囲気のリフロー炉５６内に入れられて、所定の時間、リフローされる。チップ積層体１１が、トッププレート５５から加圧された状態でリフローされることで、各半導体チップ１０同士を互いに仮固定していたフラックス材３４は揮発し、それぞれの半田層２３が溶融する。この結果、図７（ｃ）に示すような、溶融した各半田層２３を介して、各半導体チップ１０のバンプ電極２２同士が互いに固定されたチップ積層体１１が形成される。
【００２９】
このように、チップ積層体１１をガイドする位置決めブロック５１をリフロー治具５０が有していることで、チップ積層体１１の各半導体チップ１０のバンプ電極２２同士を固定する際に半導体チップ１０の面方向に力が加わり難くなる。その結果として、各半導体チップ１０同士がずれて固定されてしまうおそれが抑制される。また、チップ積層体１１がガイドされることで、半導体チップ１０を加圧する力が分散しにくくなるために、チップ積層体を過度に加圧する必要がなくなる。これによって、大きな加圧によって発生する半導体チップ１０のクラックを抑えることができる。
【００３０】
また位置決めブロックを４つに分割してチップ積層体のコーナー部近傍の側面をガイドするように構成したことで、リフロー時に、バンプ電極の接続領域に窒素ガスが導入され易くなり、バンプ電極の接合部での窒素雰囲気を確保することができ、バンプ電極間を良好に接合できる。
【００３１】
さらに位置決めブロックのチップ搭載部が、チップ積層体の第３の半導体チップの表面に接触されることで、チップ積層体の加熱効率を向上できる。尚、本実施例では４つのコーナー部に位置決めブロックを配置するように構成したが、半導体チップの積層数が少なく、チップ積層体の加熱効率を考慮しなくても良い場合には、対向する２つのコーナー部に２つの位置決めブロックを配置するように構成しても良い。
【００３２】
各半導体チップ１０のバンプ電極２２同士が固定されたチップ積層体１１は、図９（ａ）に示すように、他方の面に塗布用シート４０で覆われたアンダーフィル供給ステージ３９に配置される。そして、ディスペンサ３７によってチップ積層体１１の隙間に第１の封止樹脂１３が充填される。第１の封止樹脂１３にはアンダーフィル材が用いられ、塗布用シート４０にはフッ素系シートやシリコーン系接着剤が塗布されたシート等、アンダーフィル材に対する濡れ性が小さい材料が用いられる。塗布用シート４０がアンダーフィル材に対する濡れ性が小さい材料であるため、アンダーフィル材の広がりが抑制されてフィレット幅が大きくなることがない。
【００３３】
その後、図９（ｂ）に示すように、チップ積層体１１全体が所定の温度、例えば１５０℃程度で熱処理されてアンダーフィル材が硬化し、図９（ｃ）に示すような第１の封止樹脂１３が充填されたチップ積層体１１が形成される。本実施形態では、塗布用シート４０にアンダーフィル材に対する濡れ性が小さい材料からなるシートを用いるため、アンダーフィル材の硬化時にアンダーフィル材が塗布用シート４０へ付着しにくい。
【００３４】
以上のように、チップ積層体１１の各半導体チップ１０同士の隙間にアンダーフィル材が充填されることによって、各半導体チップ１０に熱応力による貫通電極２４同士の接続部の破断や半導体チップ１０自体のクラックの発生が抑制される。
【００３５】
次に、図１０（ａ）に示すように、複数の製品形成領域３５を有する母基板１２ａが準備される。この複数の製品形成領域３５は、母基板１２ａにマトリクス状に配置された領域であり、それぞれが切断分離されて半導体装置１の配線基板１２になる。母基板１２ａには、両面に不図示の配線が形成された絶縁基材１２ｂ（例えばガラスエポキシ基板）が用いられる。
【００３６】
絶縁基材１２ｂの一方の面には、第４の半導体チップ１０ｄと接続される複数の接続パッド１７が形成され、他方の面には、外部端子となる半田ボール１９と接続される複数のランド１８が所定の間隔で、例えば格子状に形成されている。複数の接続パッド１７と複数のランド１８とは、絶縁基材１２ｂを貫通して電気的に接続されている。絶縁基材１２ｂの両面の各配線は、接続パッド１７とランド１８を除いて、ソルダーレジスト膜等の絶縁膜１２ｃによって覆われている。また、母基板１２ａの製品形成領域３５は、ダイシングライン３６によって領域を区切られている。
【００３７】
母基板１２ａの一方の面上に、図１０（ｂ）に示すように、第４の半田層２３ｄを介して接続パッド１７と第７のバンプ電極２２ｇとがフェースダウンボンディングにて互いに固定されるように、第４の半導体チップ１０ｄが搭載される。母基板１２ａに第４の半導体チップ１０ｄが搭載されたら、図１０（ｃ）に示すように、母基板１２ａと第４の半導体チップ１０ｄとの隙間に第２の封止樹脂１４（例えばアンダーフィル材）が充填される。第２の封止樹脂１４が硬化した後に、図１０（ｄ）に示すように、第４の半導体チップ１０ｄの一方の面上に絶縁性の接着部材１６、例えばＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）が塗布される。塗布された接着部材１６が硬化する前に、図１０（ｅ）に示すように、第４の半導体チップ１０ｄの一方の面上に、チップ積層体１１が積層される。このとき、第４の半導体チップ１０ｄの第６のバンプ電極２２ｆとチップ積層体１１の第３の半導体チップ１０ｃの第５のバンプ電極２２ｅとは、第３の半田層２３ｃを介して互いに固定される。尚、このようにチップ積層体１１が第４の半導体チップ１０ｄの一方の面上に積層されることで、チップ積層体１１における第１の半導体チップ１０ａが、母基板１２ａから最も離れた位置に配置される。
【００３８】
母基板１２ａに第４の半導体チップ１０ｄ及びチップ積層体１１が実装された後に、母基板１２ａは、チップ積層体１１を第３の封止樹脂１５で覆うために、不図示のトランスファモールド装置の上型と下型から成る金型にセットされる。金型の上型には複数の半導体チップ１０を一括して覆う不図示のキャビティが形成されており、このキャビティ内に第４の半導体チップ１０ｄ及びチップ積層体１１が収容される。その後、キャビティ内に加熱溶融させた封止樹脂を注入し、第４の半導体チップ１０ｄ及びチップ積層体１１が封止樹脂にキャビティ内で覆われる。封止樹脂には、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。
【００３９】
続けて、キャビティ内を封止樹脂で充填させた状態で、所定の温度（例えば１８０℃程度）で封止樹脂が硬化される。このようにして、図１１（ａ）に示すように、母基板１２ａの一方の面上に実装された第４の半導体チップ１０ｄ及びチップ積層体１１を覆う第３の封止樹脂１５が形成される。さらに、所定の温度で第３の封止樹脂１５を焼きつけることで、第３の封止樹脂１５は硬化される。本実施形態では、アンダーフィル材及び接着部材１６にて各半導体チップ１０同士の間の隙間が充填された後に第３の封止樹脂１５が形成されているため、各半導体チップ１０同士の間の隙間に存在する空気が原因のボイドの発生が抑制される。
【００４０】
母基板１２ａの一方の面に第３の封止樹脂１５が形成された後に、図１１（ｂ）に示すように、母基板１２ａの他方の面に形成されたランド１８に、半導体装置１の外部端子となる導電性の金属ボール、例えば半田ボール１９が接続される。複数の半田ボール１９は、母基板１２ａの各ランド１８の位置と一致するように形成された複数の吸着孔を備えた不図示のマウントツールによって吸着保持され、フラックス材３４を付着されて、各ランド１８上に一括して搭載される。続けて、母基板１２ａ全体をリフローすることで、各ランド１８と各半田ボール１９とが接続される。半田ボール１９がランド１８に接続されると、図１１（ｃ）に示すように、所定のダイシングライン３６に沿って母基板１２ａが切断分離されて、複数のＣｏＣ型の半導体装置１が形成される。
【００４１】
以上に説明したように、各半導体チップ１０同士が仮固定された状態のチップ積層体１１をリフロー治具５０に収容してリフローすることによって、チップ積層体１１の各半導体チップ１０同士を一括的に固定することができる。また、トッププレート５５の自重のみによって加圧された状態でチップ積層体１１がリフローされることで、適切な圧力で各半導体チップ１０同士が互いに固定されるため、チップクラックの発生が抑制され、各半導体チップ１０の反りも抑制することができる。さらには、チップ積層体１１がリフロー治具５０のガイド面５１ｂにガイドされてリフローされるため、各半導体チップ１０同士の固定時のずれが抑制される。
【００４２】
また位置決めブロックを４つに分割してチップ積層体のコーナー部をガイドするように構成したことで、リフロー時に、バンプ電極の接続領域に窒素ガスが導入され易くなり、バンプ電極の接合部での窒素雰囲気を確保でき、バンプ電極間を良好に接合することができる。
【００４３】
さらに位置決めブロックのチップ搭載部が、チップ積層体の第３の半導体チップの表面に接触されることで、チップ積層体の加熱効率を向上できる。
【００４４】
尚、本実施形態では、チップ積層体１１が四枚の半導体チップ１０から構成されているが、チップ積層体１１を構成する半導体チップ１０の数は四枚以外であってもよい。
【００４５】
また、リフロー治具５０の位置決めブロック５１には、形状の異なる半導体チップ１０が積層されたチップ積層体１１の形状に合わせて複数のガイド面が設けられていてもよい。図８（ａ）〜（ｃ）に示すチップ積層体１１は、最下層の半導体チップ１０が上層の各半導体チップ１０よりも小さい平面形状を有している。このとき、リフロー治具５０には、平面形状の大きい上層の半導体チップ１０に対応する第２のガイド面５１ｅと、第２のガイド面５１ｅの下方且つ内側に最下層の半導体チップ１０の平面形状に対応する第１のガイド面５１ｄとが設けられている。図８（ａ）〜（ｃ）は、第１のガイド面５１ｄ及び第２のガイド面５１ｅを有するリフロー治具５０に形状の異なる半導体チップ１０が積層されたチップ積層体１１が収容されて、トッププレート５５が位置決めブロック５１の上面に被せられた状態を示している。
【００４６】
（第２の実施形態）
図１２（ａ）〜（ｄ）を用いて、本発明の第２の実施形態における半導体装置のチップ積層体の製造方法を説明する。
【００４７】
チップ積層体１１は、ボンディングステージ３１上で形成せずに、リフロー治具５０内で形成されてもよい。
【００４８】
図１２（ａ）に示すように、リフロー治具５０のチップ搭載部５３に第３の半導体チップ１０ｃの他方の面が接触するように、第３の半導体チップ１０ｃがガイド面５１ｂに沿って配置される。次に、ボンディングツール３２にて一方の面を吸引保持された第２の半導体チップ１０ｂが、フラックス材３４を収容しているフラックス供給ステージ３３の直上へ運ばれる。図１２（ｂ）に示すように、保持された第２の半導体チップ１０ｂの第３のバンプ電極２２ｃにフラックス材３４が付着するように、ボンディングツール３２が第２の半導体チップ１０ｂをフラックス供給ステージ３３に近接させる。第３のバンプ電極２２ｃにフラックス材３４が付着したら、ボンディングツール３２が第２の半導体チップ１０ｂを第３の半導体チップ１０ｃが配置されているリフロー治具５０の直上へ移動させる。そして、図１２（ｃ）に示すように、第２の半導体チップ１０ｂの第３のバンプ電極２２ｃと第３の半導体チップ１０ｃの第２の半田層２３ｂとが電気的に接続するように、ガイド面５１ｂに沿って第３の半導体チップ１０ｃの上に第２の半導体チップ１０ｂが積層される。尚、第２の半田層２３ｂが溶融しない程度の低温環境下で第２の半導体チップ１０ｂは第３の半導体チップ１０ｃ上に積層され、この時点では第２の半導体チップ１０ｂと第３の半導体チップ１０ｃとは互いに仮固定された状態である。
【００４９】
本実施形態では、第２の半導体チップ１０ｂは二枚積層される。そのため、一枚目の第２の半導体チップ１０ｂと同様に、ボンディングツール３２が第２の半導体チップ１０ｂの少なくとも第１の半田層２３ａにフラックス材３４を付着させる。その後に、ボンディングツール３２が第２の半導体チップ１０ｂをリフロー治具５０の直上へ移動させる。そして、一枚目の第２の半導体チップ１０ｂの第１の半田層２３ａと、二枚目の第２の半導体チップ１０ｂの第３のバンプ電極２２ｃとが電気的に接続するように、ガイド面５１ｂに沿って一枚目の第２の半導体チップ１０ｂの上に二枚目の第２の半導体チップ１０ｂが積層される。尚、第１の半田層２３ａが溶融しない程度の低温環境下で二枚目の第２の半導体チップ１０ｂは一枚目の第２の半導体チップ１０ｂ上に積層され、この時点では第２の半導体チップ１０ｂ同士は互いに仮固定された状態である。
【００５０】
その後に、第１の半導体チップ１０ａが、ボンディングツール３２に吸引孔３２ａに発生している陰圧によって保持され、フラックス材３４を凹部３３ａに収容しているフラックス供給ステージ３３の直上へ運ばれる。保持された第１の半導体チップ１０ａの第１のバンプ電極２２ａにフラックス材３４が付着するように、ボンディングツール３２が第１の半導体チップ１０ａをフラックス供給ステージ３３に近接させる。第１の半導体チップ１０ａの第１のバンプ電極２２ａにフラックス材３４が付着したら、ボンディングツール３２が第１の半導体チップ１０ａをリフロー治具５０の直上へ移動させる。そして、図１２（ｄ）に示すように、第１の半導体チップ１０ａの第１のバンプ電極２２ａと二枚目の第２の半導体チップ１０ｂの第１の半田層２３ａとが電気的に接続するように、ガイド面５１ｂに沿って二枚目の第２の半導体チップ１０ｂの上に第１の半導体チップ１０ａが積層される。尚、第１の半田層２３ａが溶融しない程度の低温環境下で第１の半導体チップ１０ａは二枚目の第２の半導体チップ１０ｂ上に積層され、この時点では第１の半導体チップ１０ａと第２の半導体チップ１０ｂとは互いに仮固定された状態である。
【００５１】
その他の工程は、第１の実施形態と同様であるため省略する。
【００５２】
以上のように、リフロー治具５０内で各半導体チップ１０同士が仮固定されたチップ積層体１１を形成した後に、トッププレート５５を上面に被せてリフローすることで、各半導体チップ１０のバンプ電極２２同士が固定されたチップ積層体１１が形成される。このようにしてチップ積層体１１を形成することで、チップ積層体１１の製造工程を簡略化することができ、製造コストが削減される。
【００５３】
（第３の実施形態）
図１３（ａ）と（ｂ）は、複数のチップ積層体１１を一括してリフローするための、シリコンウエハからなる支持基板６４で構成されたリフロー治具５０を示す平面図と断面図である。
【００５４】
本実施形態のリフロー治具５０には、シリコンウエハからなる支持基板６４の表面にチップ積層体１１を収容する複数の開口部６１を形成する、シリコンウエハからなるガイド基板６０が設けられている。開口部６１はガイド基板６０のガイド面６３を側壁に有し、開口部６１の底面にはチップ積層体１１のバンプ電極２２が干渉しないためのバンプ逃げ溝６２が、支持基板６４を貫通するように形成されている。
【００５５】
図１４（ａ）に示すように、それぞれの開口部６１にチップ積層体１１が収容される。このとき、チップ積層体１１は第１の実施形態のようにボンディングステージ３１にて形成されてもよく、或いは第２の実施形態のようにリフロー治具５０内で形成されてもよい。図１４（ｂ）と（ｃ）に示すように、全てのチップ積層体１１を覆うようにトッププレート５５がガイド基板６０の上面に被せられた状態で、リフロー治具５０全体がリフローされる。リフロー治具５０全体が、窒素ガス雰囲気のリフロー炉内で所定の時間、リフローされると、各半導体チップ１０のバンプ電極２２同士が固定された複数のチップ積層体１１が一括で形成される。
【００５６】
尚、その他の工程は、第１の実施形態と同様であるため省略する。
【００５７】
以上のように、チップ積層体１１を収容することができる複数の開口部６１をリフロー治具５０が有することによって、複数のチップ積層体１１が一括してリフローされる。これにより、各半導体チップ１０のバンプ電極２２同士が固定されたチップ積層体１１をより多く製造することができ、半導体装置１を製造するコストが削減される。
【符号の説明】
【００５８】
１              半導体装置
１０            半導体チップ
１１            チップ積層体
１２            配線基板
１３            第１の封止樹脂
１４            第２の封止樹脂
１５            第３の封止樹脂
１６            接着部材
２２            バンプ電極
２３            半田層
５０            リフロー治具
５１            位置決めブロック
５２            ベースプレート
５３            チップ搭載部
５４            バンプ逃げスペース
５５            トッププレート
５６            リフロー炉
【図１】
2014150110.tif 000003
【図２】
2014150110.tif 000004
【図１０】
2014150110.tif 000005
【図１１】
2014150110.tif 000006
【図３】
2014150110.tif 000007
【図４】
2014150110.tif 000008
【図５】
2014150110.tif 000009
【図６】
2014150110.tif 000010
【図７】
2014150110.tif 000011
【図８】
2014150110.tif 000012
【図９】
2014150110.tif 000013
【図１２】
2014150110.tif 000014
【図１３】
2014150110.tif 000015
【図１４】
2014150110.tif 000016