(57)【要約】【課題】  磁気抵抗素子の絶縁不良を抑制する。【解決手段】  実施形態による磁気抵抗素子は、第１の磁性層１３と、第２の磁性層１５と、第１の磁性層と第２の磁性層との間に設けられた中間層１４と、第１の磁性層の中間層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ、Ｍｇ及びＴｉの中から選択された１つ以上の元素とＢとを含む第１の層１２Ａと、第１の層の第１の磁性層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを含む第２の層１２Ｂと、中間層の側壁に設けられ、第２の層に含まれるＨｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素を含む絶縁層２０と、を具備する。【選択図】図１
2014099497.tif 000002
【特許請求の範囲】
【請求項１】
第１の磁性層と、
第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた中間層と、
前記第１の磁性層の前記中間層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ、Ｍｇ及びＴｉの中から選択された１つ以上の元素とＢとを含む第１の層と、
前記第１の層の前記第１の磁性層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを含む第２の層と、
前記第２の層の前記第１の層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ、Ｍｇ、Ｔｉ、Ｔａ、Ｍｎ、Ｚｒ、Ｃａ、Ｓｒ、Ｙ、Ｂａ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｕ、Ｙｂの中から選択された１つ以上の元素とＢとを含む第３の層と、
前記中間層の側壁に設けられ、前記第２の層に含まれる前記Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを含む絶縁層と、
を具備し、
前記第２の下地層の膜厚は、前記第１の下地層の膜厚よりも厚く、
前記第１の磁性層は、記憶層である、磁気抵抗素子。
【請求項２】
第１の磁性層と、
第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた中間層と、
前記第１の磁性層の前記中間層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ、Ｍｇ及びＴｉの中から選択された１つ以上の元素とＢとを含む第１の層と、
前記第１の層の前記第１の磁性層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを含む第２の層と、
前記中間層の側壁に設けられ、前記第２の層に含まれる前記Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素を含む絶縁層と、
を具備する磁気抵抗素子。
【請求項３】
前記第２の層の前記第１の層が設けられた面と反対面に設けられ、Ｂを含む第３の層をさらに具備する、請求項２に記載の磁気抵抗素子。
【請求項４】
前記第３の層は、Ｈｆ、Ａｌ、Ｍｇ、Ｔｉ、Ｔａ、Ｍｎ、Ｚｒ、Ｃａ、Ｓｒ、Ｙ、Ｂａ、Ｌａ、Ｃｅ、Ｓｍ、Ｅｕ、Ｙｂの中から選択された１つ以上の元素をさらに含む、請求項３に記載の磁気抵抗素子。
【請求項５】
前記第２の下地層の膜厚は、前記第１の下地層の膜厚よりも厚い、請求項２乃至４のいずれか１項に記載の磁気抵抗素子。
【請求項６】
前記第１の磁性層は、記憶層である、請求項２乃至５のいずれか１項に記載の磁気抵抗素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の磁気抵抗素子を含むメモリセルを具備する磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子及び磁気メモリに関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetic Random Access Memory）の磁気抵抗素子として、ＭＴＪ(magneto tunnel junction)素子が用いられている。このＭＴＪ素子は、磁性材料やＭｇＯ等の絶縁材料等を含んでいる。このため、半導体分野で一般的に使用されるハロゲンガスを用いて、ＲＩＥ（Reactive Ion Etching）加工することが困難であった。また、ＭＴＪ素子の加工にＲＩＥを用いると、耐食性の弱さに起因したコロージョンの問題や、ＭＴＪ素子は多くのエッチングが難しい材料を含んでいるため、そもそもエッチングできないという問題が生じる。
【０００３】
この問題の対策として、ＭＴＪ素子の加工にあたり、不活性ガスのＡｒイオンを用いたミリング加工が検討されている。しかし、Ａｒイオンによるミリング加工は、物理的に原子を弾き飛ばす。このため、弾き飛ばされた原子の再付着によって、ＭＴＪ素子のトンネル障壁層にリーク電流が流れてしまう。従って、ＭＴＪ素子のミリング加工では、再堆積層による絶縁破壊が問題となり、ＭＴＪ素子をショートレスに加工することが困難であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2009−81314号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
絶縁不良を抑制することが可能な磁気抵抗素子及び磁気メモリを提供する。
【課題を解決するための手段】
【０００６】
実施形態による磁気抵抗素子は、第１の磁性層と、第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた中間層と、前記第１の磁性層の前記中間層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ、Ｍｇ及びＴｉの中から選択された１つ以上の元素とＢとを含む第１の層と、前記第１の層の前記第１の磁性層が設けられた面と反対面に設けられ、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを含む第２の層と、前記中間層の側壁に設けられ、前記第２の層に含まれる前記Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素を含む絶縁層と、を具備する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るＭＴＪ素子を示す断面図。
【図２】第１の実施形態に係る他のＭＴＪ素子を示す断面図。
【図３】第１の実施形態に係るＭＴＪ素子の製造工程を示す断面図。
【図４】第１の実施形態に関する、各種材料の酸化物を形成した際の標準自由エネルギーを示す図。
【図５】図３の工程を用いて作製したＭＴＪ素子の抵抗（Ｒ）と抵抗変化率（ＭＲ）の相関を示す図。
【図６】第２の実施形態に係るＭＴＪ素子を示す断面図。
【図７】第２の実施形態に係る他のＭＴＪ素子を示す断面図。
【図８】第３の実施形態に係るＭＲＡＭのメモリセルアレイ及びその近傍の構成を示す回路図。
【図９】第３の実施形態に係るＭＲＡＭのメモリセルを示す断面図。
【発明を実施するための形態】
【０００８】
以下、実施形態について、図面を参照して説明する。但し、図面は、模式的又は概念的なものであり、各図面の寸法及び比率等は、必ずしも現実のものと同一であるとは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための磁気抵抗素子を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。尚、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【０００９】
［１］第１の実施形態
［１−１］構成
図１及び図２を用いて、第１の実施形態に係るＭＴＪ素子（磁気抵抗素子、磁気記憶素子）１０の構成について説明する。
【００１０】
図１に示すように、ＭＴＪ素子１０は、下地層１２、記憶層１３、中間層１４、参照層１５、上部電極１６及び堆積層２０を含んで構成されている。下地層１２は、第１の下地層１２Ａと第２の下地層１２Ｂとの２層で構成されている。第１の下地層１２Ａは、記憶層１３に隣接している。第２の下地層１２Ｂは、第１の下地層１２Ａの記憶層１３と隣接する面と反対側の面に隣接している。図１のＭＴＪ素子１０では、第２の下地層１２Ｂ、第１の下地層１２Ａ、記憶層１３、中間層１４、参照層１５及び上部電極１６の順で積層されている。堆積層２０は、下地層１２、記憶層１３、中間層１４及び参照層１５の側壁に形成されている。
【００１１】
第１の下地層１２Ａは、スピンポンピング効果が小さくなる材料を用いるとよい。例えば、第１の下地層１２Ａは、Ｈｆ（ハフニウム）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）及びＴｉ（チタン）の中から選択された１つ以上の元素とＢとを含み、例えばホウ化物（例えば、ＨｆＢ、ＡｌＢ、ＭｇＢ、ＴｉＢ、ＨｆＡｌＴｉＢ、ＨｆＡｌＢ、ＨｆＭｇＢ、ＨｆＡｌＭｇＢ）などからなる。第１の下地層１２Ａに、スピンポンピング効果が小さい材料を用いることで、記憶層１３の摩擦定数が小さくなり、書き込み電流を低減することが可能になる。
【００１２】
第２の下地層１２Ｂは、中間層１４の側壁に堆積した際に酸化又は窒化し易く、かつ、酸化又は窒化すると耐破壊電圧が高い材料を用いるとよい。例えば、第２の下地層１２Ｂは、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢ（ホウ素）とを含んで形成されている。第２の下地層１２Ｂの材料として、例えば、ＨｆＢ、ＡｌＢ、ＭｇＢ、ＨｆＡｌＢ、ＨｆＭｇＢ、ＭｇＡｌＢを用いてもよい。尚、第２の下地層１２Ｂの材料として、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素を含んで形成されていれば、Ｂは必ずしも含まれていなくてもよい。
【００１３】
尚、本実施形態では、２層（第１及び第２の下地層１２Ａ、１２Ｂ）で下地層１２が形成されているため、第２の下地層１２Ｂと記憶層１３との間に第１の下地層１２Ａが存在する。この場合、第２の下地層１２Ｂは、導電性の材料であっても、中間層１４の側壁に堆積した後に絶縁体となる材料であれば、上記元素に限定されず、その他の元素を用いることも可能である。
【００１４】
第２の下地層１２Ｂの膜厚は、第１の下地層１２Ａの膜厚よりも厚いことが望ましい。ＭＴＪ素子１０のパターニングの際に、下部電極１１の表面が露出しないようにするためである。
【００１５】
堆積層２０は、第２の下地層１２Ｂに含まれる元素と同種の元素を１つ以上含んだ絶縁材料で形成されている。つまり、堆積層２０は、第２の下地層１２Ｂに含まれるＨｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素を含んだ絶縁材料や、第２の下地層１２Ｂに含まれるＨｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを含んだ絶縁材料で形成されている。堆積層２０は、第２の下地層１２Ｂを構成する材料に対して酸化又窒化はすることで絶縁化しており、第２の下地層１２Ｂを構成する材料に酸素（Ｏ）又は窒素（Ｎ）を含有した材料で構成される。堆積層２０の酸素含有絶縁材料としては、例えば、ＨｆＢＯ、ＡｌＢＯ、ＭｇＢＯ、ＨｆＡｌＢＯ、ＨｆＭｇＢＯ、ＭｇＡｌＢＯが挙げられる。堆積層２０の窒素含有絶縁材料としては、例えば、ＢＮ、ＭｇＮ、ＡｌＮ、ＡｌＢＮ、ＭｇＢＮ、ＭｇＡｌＢＮが挙げられる。
【００１６】
記憶層１３及び参照層１５は、それぞれ、強磁性材料からなる。垂直磁気異方性を有する垂直磁化型のＭＴＪ素子１０の場合、記憶層１３及び参照層１５は、膜面に垂直な方向の磁気異方性を有し、記憶層１３及び参照層１５の容易磁化方向は、膜面に対して垂直方向を向く。
【００１７】
記憶層１３には、例えば、１．０〜１．４ｎｍ程度のＣｏＦｅＢを用いてもよい。
【００１８】
参照層１５には、例えば、ＴｂＣｏＦｅ、ＣｏとＰｔを積層させた人工格子、ＦｅＰｔをＬ１０に規則化させた結晶膜等を用いてもよい。尚、参照層１５と中間層１４の間にＣｏＦｅＢを挟むことで、参照層１５の分極率を向上させ、高いＭＲ比（磁気抵抗比）を得ることが可能になる。
【００１９】
中間層１４は、非磁性材料からなり、非磁性金属、非磁性半導体、絶縁体等を用いることができる。中間層１４には、例えば、１ｎｍ程度の膜厚のＭｇＯが用いられてもよい。ＭｇＯを中間層１４として用いることで、高いＭＲ比を得ることが可能になる。
【００２０】
上部電極１６は、電極としての機能の他、ＭＴＪ素子１０をパターニングする際のマスクとしても用いられる。このため、上部電極１６としては、低電気抵抗及び耐拡散耐性に優れた材料で、かつ、耐エッチング耐性又は耐ミリング耐性に優れた材料が望まれる。上部電極１６として、例えば、Ｔａ／Ｒｕの積層膜が用いられる。
【００２１】
尚、図２に示すように、ＭＴＪ素子１０は、第２の下地層１２Ｂの下に下部電極１１を有してもよい。下部電極１１は、低電気抵抗及び耐拡散耐性に優れた材料が望まれる。下部電極１１として、例えば、Ｔａ／Ｃｕ／Ｔａの積層膜を用いてもよく、下部電極１１を低抵抗化するためにＣｕが用いられ、耐拡散耐性を向上させるためにＴａが用いられている。
【００２２】
図２に示すＭＴＪ素子１０では、第２の下地層１２Ｂの下部及び下部電極１１は、第２の下地層１２Ｂの上部、第１の下地層１２Ａ、記憶層１３、中間層１４、参照層１５及び上部電極１６よりも幅が広くなっている。堆積層２０は、第２の下地層１２Ｂの上部、第１の下地層１２Ａ、記憶層１３、中間層１４、参照層１５及び上部電極１６の側壁と第２の下地層１２Ｂの下部上に形成されている。
【００２３】
［１−２］製造方法
図３（ａ）乃至（ｃ）を用いて、第１の実施形態に係るＭＴＪ素子１０の加工プロセスの一例を説明する。尚、図３（ａ）乃至（ｃ）では、簡略化のため、第１の下地層１２Ａ及び第２の下地層１２Ｂは、それらを有する下地層１２として図示している。
【００２４】
図３（ａ）に示すように、下地層１２、記憶層１３、中間層１４、参照層１５及び上部電極１６が順に積層される。次に、ＭＴＪ素子１０を加工するために、第１のミリングが行われる。第１のミリングは、Ａｒ、Ｋｒ、Ｘｅ等の不活性ガス（本例では、Ａｒイオン）を用いたイオンミリングによって実施される。また、第１のミリングでは、入射するイオンの角度を傾斜する方向（例えば、ＭＴＪ素子１０の膜面に対して垂直な方向に対して５０°程度傾斜した方向）に調整することで、中間層１４の側壁に堆積層２０が形成されないようにする。この第１のミリングは、下地層１２（例えば、第２の下地層１２Ｂ）の上部が加工されるまで実施される。
【００２５】
次に、図３（ｂ）に示すように、Ａｒイオンの入射角度を膜面に対して垂直方向になるように変え、第２のミリングが行われる。第２のミリングでは、下地層１２がさらにミリングされる。その結果、Ａｒイオンによってミリングされた下地層１２（例えば、第２の下地層１２Ｂ）の一部が、ＭＴＪ素子１０の側壁に堆積し、堆積層２０が形成される。尚、第２のミリングにおけるイオンの入射方向は、ＭＴＪ素子１０の膜面に対して、第１のミリングにおけるイオンの入射方向より垂直な方向であることが望ましい。
【００２６】
次に、図３（ｃ）に示すように、ＭＴＪ素子１０の側壁に堆積した堆積層２０を酸化又は窒化し、絶縁化された堆積層２０が形成される。
【００２７】
ここで、堆積層２０の酸化は、例えば、大気暴露によって実施される。但し、堆積層２０の酸化は、大気暴露以外でも可能であり、真空中で酸素ガス、ラジカル酸素、プラズマ酸素又はクラスター酸素イオンに曝すことで、堆積層２０の十分な酸化は可能である。
【００２８】
また、堆積層２０の窒化は、例えば、ラジカル窒素、プラズマ窒素又はクラスター窒素イオンによって実施される。
【００２９】
尚、堆積層２０の酸化物、窒化物は、価数状態に関わりなく、絶縁性が確保されていれば良い。
【００３０】
［１−３］堆積層２０の材料
下地層１２は、（i）Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素と、（ii）Ｂとを含んでいる。堆積層２０は、第２の下地層１２Ｂを構成する（i）及び（ii）のうち、少なくとも（i）を含んだ絶縁材料で形成されることが望ましい。尚、窒化物からなる堆積層２０の場合、第２の下地層１２Ｂを構成する（i）及び（ii）のうち、少なくとも（ii）を含んだ絶縁材料で形成されてもよい。この点の詳細について、以下に述べる。
【００３１】
中間層１４の側壁に堆積した堆積層２０が導電性を有すると、中間層１４の側壁に電気が通り、ショート不良が生じる。ショート不良を防止するために、堆積層２０の抵抗率は、０．０００５Ωｃｍ２以上であることが望ましい。また、中間層１４の側壁に堆積した金属が酸化等により絶縁化していても、この絶縁層の破壊電圧耐性が中間層１４に比べて低いと、耐電圧が低下して、ＭＴＪ素子１０に対する繰り返し読み書きの絶縁耐性が劣化する。つまり、中間層１４の側壁に堆積する堆積層２０の材料は、中間層１４と同種の材料、又は、酸化した際に高い絶縁破壊耐性を有することが望ましい。中間層１４に、ＭｇＯ又はＢを含有したＭｇＯを用いると、破壊電圧は、５〜２０ＭＶ／ｃｍ程度となる。このため、堆積層２０は、酸化された状態においてＭｇＯやＭｇＢＯ、又は、酸化することで破壊電圧が５ＭＶ／ｃｍ以上となる材料を用いることが望ましく、例えば、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とＢとを組み合わせた材料を酸化させた酸化物を用いることが望ましい。
【００３２】
また、図３（ｃ）の工程で、堆積層２０を絶縁化するための酸化には、酸素ガスや、ラジカル酸素、プラズマ酸素への暴露工程が必要となる。堆積層２０の酸化プロセスにおいて、酸素強度が強すぎると、記憶層１３や参照層１５が酸化され、磁気特性が劣化してしまう。磁気特性の劣化は、熱擾乱耐性の劣化を引き起こすため、好ましくない。よって、堆積層２０を酸化させるための酸化プロセスは、磁性体を酸化させない程度の弱い酸化であっても、堆積層２０は完全に酸化できることが望まれる。つまり、記憶層１３や参照層１５に比べ、堆積層２０の方が酸化し易い材料であることが必要となる。
【００３３】
図４に示すように、各種材料（Ｍｇ、Ｈｆ、Ａｌ、Ｔｉ、Ｂ、Ｔａ、Ｗ、Ｆｅ、Ｃｏ）の酸化物を形成した場合、この酸化物の標準自由エネルギーΔＧ（ｋＪ／ｍｏｌ）は異なる。酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）は、マイナス値が大きい酸化物形成の標準自由エネルギーを有する。つまり、Ｍｇ、Ｈｆ及びＡｌは、記憶層１３や参照層１５で主に用いられるＦｅやＣｏよりも、酸素と結合し易いことが分かる。
【００３４】
よって、Ｍｇ、Ｈｆ、Ａｌを主とした材料をＭＴＪ素子１０の側壁に堆積させ、記憶層１３や参照層１５が酸化しない程度の弱い酸化、例えば酸素ガスに暴露するだけで、堆積層２０を十分に酸化させることが可能になり、堆積層２０を良好な絶縁体とすることが可能になる。
【００３５】
また、堆積層２０の絶縁化には、窒化を行ってもよい。この場合、磁性体への酸化ダメージを抑制しつつ、堆積層２０を高抵抗化することが可能になる。
【００３６】
ＢＮ、ＭｇＮ、ＡｌＮは、良好な耐電圧特性を有する絶縁体である。このため、下地層１２としてＭｇ、Ａｌ又はＢを主体とする材料を用い、ＭＴＪ素子１０のミリング加工によって中間層１４の側壁にＭｇ、Ａｌ又はＢを堆積させ、窒化させることで、絶縁不良の無いＭＴＪ素子１０を製造することが可能になる。
【００３７】
記憶層１３で用いるＦｅやＣｏは、窒素に対する反応性が酸素に比べ弱い。つまり、堆積層２０として、窒化し易い材料、かつ、窒化後に良好な絶縁体及び耐破壊電圧特性を有する材料を用いれば、記憶層１３や参照層１５の窒化による磁気特性の劣化を抑えつつ、堆積層２０の窒化による絶縁化を図ることが可能になる。
【００３８】
［１−４］効果
上記第１の実施形態によれば、ＭＴＪ素子１０の第２の下地層１２Ｂは、Ｈｆ、Ａｌ及びＭｇの中から選択された１つ以上の元素とホウ素とを含んだ材料で形成されている。そして、ＭＴＪ素子１０のミリング加工において、ＭＴＪ素子１０の側壁に、第２の下地層１２Ｂからスパッタリングされた原子の一部を堆積させる。さらに、堆積層を絶縁化することで、ＭＴＪ素子１０の側壁には、第２の下地層１２Ｂを構成する元素を含んだ絶縁物からなる堆積層２０が形成される。
【００３９】
このような堆積層２０を構成する材料において、Ｈｆ、Ａｌ又はＭｇは、記憶層１３や参照層１５の材料よりも酸化され易く、かつ、Ｈｆ、Ａｌ又はＭｇの酸化物は、絶縁破壊耐性が高い。また、堆積層２０を構成する材料において、Ｂ、Ａｌ又はＭｇは、記憶層１３や参照層１５の材料よりも窒化され易く、かつ、Ｂ、Ａｌ又はＭｇの窒化物は、絶縁破壊耐性が高い。さらに、第２の下地層１２Ｂを構成する材料としてＢが含まれることで、スピンポンピング効果を抑制でき、低電流書き込みが実現できる。よって、本実施形態によれば、絶縁不良の無いＭＴＪ素子１０を実現できる。
【００４０】
一般に、中間層１４の側壁の堆積層２０に導電性が残っていれば、ＭＴＪ素子１０の抵抗Ｒが小さくなるに従って、抵抗変化率ＭＲが小さくなってしまう。しかし、本実施形態では、図５に示すように、低い抵抗Ｒで低い抵抗変化率ＭＲとなるＭＴＪ素子１０が無く、堆積層２０の絶縁不良によるＭＲ劣化が１ビットも無いことが分かる。
【００４１】
また、本実施形態では、第１の下地層１２Ａは、Ｈｆ、Ａｌ、Ｍｇ及びＴｉの中から選択された１つ以上の元素とＢとを含む。このように、第１の下地層１２Ａにスピンポンピング効果が小さい材料を用いることで、低ダンピング化が実現し、記憶層１３の摩擦定数が小さくなり、書き込み電流を低減することが可能になる。さらに、第１の下地層１２Ａをホウ化物、例えばＨｆＢで形成した場合、第１の下地層１２Ａを窒化物で形成した場合と比べて、ＴＭＲ比が約２倍に増大する。
【００４２】
尚、下地層１２を構成する第１の下地層１２Ａと第２の下地層１２Ｂの積層順を逆にし、第２の下地層１２Ｂを記憶層１３に隣接させることも可能である。
【００４３】
［２］第２の実施形態
第２の実施形態は、下地層１２を３層化した例である。尚、第２の実施形態では、上記第１の実施形態と同様の点の説明は省略する。
【００４４】
［２−１］構成
図６及び図７を用いて、第２の実施形態に係るＭＴＪ素子１０の構成について説明する。
【００４５】
図６及び図７に示すように、第２の実施形態の下地層１２は、第１の下地層１２Ａと第２の下地層１２Ｂと第３の下地層１２Ｃとの３層で構成されている。第１の下地層１２Ａは、記憶層１３に隣接し、第２の下地層１２Ｂは、第１の下地層１２Ａと第３の下地層１２Ｃとの間に配置されている。
【００４６】
第１の下地層１２Ａ及び第２の下地層１２Ｂは、上記第１の実施形態と同様の材料で形成されている。
【００４７】
第３の下地層１２Ｃは、Ｂを含んで形成されている。第３の下地層１２Ｃは、Ｈｆ、Ａｌ、Ｍｇ、Ｔｉ、Ｔａ（タンタル）、Ｍｎ（マンガン）、Ｚｒ（ジルコニウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｙ（イットリウム）、Ｂａ（バリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｙｂ（イッテルビウム）の中から選択された１つ以上の元素とＢとを含んで形成されてもよい。例えば、第３の下地層１２Ｃは、ホウ化物（例えば、ＨｆＢ、ＡｌＢ、ＭｇＢ、ＴｉＢ、ＴａＢ、ＭｎＢ、ＺｒＢ、ＣａＢ、ＳｒＢ、ＹＢ、ＢａＢ、ＬａＢ、ＣｅＢ、ＳｍＢ、ＥｕＢ、ＹｂＢ、ＨｆＡｌＴｉＢ、ＨｆＡｌＢ、ＨｆＭｇＢ、ＨｆＡｌＭｇＢなど）で形成されている。
【００４８】
［２−２］効果
上記第２の実施形態では、上記第１の実施形態と同様の効果を得ることができるだけでなく、さらに以下のような効果も得ることができる。
【００４９】
低抵抗なＭＴＪ素子において、高いＴＭＲ比を得るためには、下地層の平坦化が欠かせない。これは、下地層に凹凸があると、結晶性の良いトンネルバリア層を形成できないからである。
【００５０】
そこで、第２の実施形態では、第２の下地層１２Ｂに隣接して、例えばホウ化物からなる第３の下地層１２Ｃを設けている。これにより、下地層１２を平坦化できるため、下地層１２上に平坦な層を形成することができる。その結果、第１の実施形態よりも、高いＴＭＲ比を得ることができる。
【００５１】
また、ボロンを含む第３の下地層１２Ｃを設けることによって、第２の下地層１２Ｂ中のボロンが、第３の下地層１２Ｃへ抜けることを抑制することができる。このため、ＭＴＪ素子１０の加工によって中間層１４の側壁に堆積された堆積層を絶縁化した場合、強い絶縁性を維持することができる。その結果、第１の実施形態よりも、記憶層１３の磁気的な熱擾乱耐性を維持させることができる。
【００５２】
さらには、第２の下地層１２Ｂ中のボロンが、第３の下地層１２Ｃへ抜けることを抑制されたことにより、記憶層１３に例えばＣｏＦeＢを用いた場合、記憶層１３のＣｏＦeＢに対しても、第２の下地層１２Ｂや第３の下地層１２Ｃへボロンが抜けるのを抑制することができる。ＣｏＦeＢ中のボロン濃度は、磁気異方性の大きさを左右する。従って、第３の下地層１２Ｃを挿入することにより、結果的に、最適に調整されたＣｏＦeＢの組成を維持することができる。その結果、膜面に垂直な方向の磁気異方性の劣化を抑制でき、第１の実施形態よりも、記憶層１３の磁気的な熱擾乱耐性を維持させることができる。
【００５３】
［３］第３の実施形態
第３の実施形態は、上記各実施形態のＭＴＪ素子１０の適用例について説明する。上記各実施形態のＭＴＪ素子１０は、磁気メモリ、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）のメモリ素子として用いられる。本実施形態では、ＳＴＴ型ＭＲＡＭ（Spin-torque transfer MRAM）が例示される。尚、上記各実施形態で述べた構成と実質的に同じ構成に関しては、同じ符号を付し、その構成の説明は省略する。
【００５４】
［３−１］回路構成
図８を用いて、第３の実施形態のＭＲＡＭのメモリセルアレイ及びその近傍の回路構成について説明する。
【００５５】
図８に示すように、メモリセルアレイＭＣＡは、複数のメモリセルＭＣを含む。複数のメモリセルＭＣは、メモリセルアレイＭＣＡ内にアレイ状に配置される。メモリセルアレイＭＣＡ内には、複数のビット線ＢＬ、ｂＢＬ及び複数のワード線ＷＬが設けられている。ビット線ＢＬ、ｂＢＬはカラム方向に延在し、ワード線ＷＬはロウ方向に延在する。２本のビット線ＢＬ、ｂＢＬは、１組のビット線対を形成している。
【００５６】
メモリセルＭＣは、ビット線ＢＬ、ｂＢＬ及びワード線ＷＬに接続されている。カラム方向に配列されている複数のメモリセルＭＣは、共通のビット線対ＢＬ、ｂＢＬに接続されている。ロウ方向に配列されている複数のメモリセルＭＣは、共通のワード線ＷＬに接続されている。
【００５７】
メモリセルＭＣは、例えば、メモリ素子としての１つのＭＴＪ素子１０と、１つの選択スイッチ２とを含む。メモリセルＭＣ内のＭＴＪ素子１０には、第１又は第２の実施形態で述べられたＭＴＪ素子１０が用いられている。
【００５８】
選択スイッチ２は、例えば、電界効果トランジスタ（Field Effect Transistor）である。以下では、選択スイッチ２としての電界効果トランジスタのことを、選択トランジスタ２と呼ぶ。
【００５９】
ＭＴＪ素子１の一端は、ビット線ＢＬに接続され、ＭＴＪ素子１０の他端は、選択トランジスタ２の電流経路の一端（ソース／ドレイン）に接続されている。選択トランジスタ２の電流経路の他端（ドレイン／ソース）は、ビット線ｂＢＬに接続されている。選択トランジスタ２の制御端子（ゲート）は、ワード線ＷＬに接続されている。
【００６０】
ワード線ＷＬの一端は、ロウ制御回路４に接続される。ロウ制御回路４は、外部からのアドレス信号に基づいて、ワード線ＷＬの活性化／非活性化を制御する。
【００６１】
ビット線ＢＬ、ｂＢＬの一端及び他端には、カラム制御回路３Ａ、３Ｂが接続される。カラム制御回路３Ａ、３Ｂは、外部からのアドレス信号に基づいて、ビット線ＢＬ、ｂＢＬの活性化／非活性化を制御する。
【００６２】
書き込み回路５Ａ、５Ｂは、カラム制御回路３Ａ、３Ｂを介して、ビット線ＢＬ、ｂＢＬの一端及び他端に接続される。書き込み回路５Ａ、５Ｂは、書き込み電流を生成するための電流源や電圧源などのソース回路、書き込み電流を吸収するためのシンク回路を、それぞれ有する。
【００６３】
ＳＴＴ型ＭＲＡＭにおいて、書き込み回路５Ａ、５Ｂは、データの書き込み時、外部から選択されたメモリセル（以下、選択セル）に対して、書き込み電流を供給する。
【００６４】
書き込み回路５Ａ、５Ｂは、ＭＴＪ素子１０に対するデータの書き込み時、選択セルに書き込まれるデータに応じて、書き込み電流をメモリセルＭＣ内のＭＴＪ素子１０に双方向に流す。即ち、ＭＴＪ素子１０に書き込むデータに応じて、ビット線ＢＬからビット線ｂＢＬに向かう書き込み電流、又は、ビット線ｂＢＬからビット線ＢＬに向かう書き込み電流が、書き込み回路５Ａ、５Ｂから出力される。
【００６５】
読み出し回路６Ａは、カラム制御回路３Ａ、３Ｂを介して、ビット線ＢＬ、ｂＢＬの一端及び他端に接続される。読み出し回路６Ａは、読み出し電流を発生する電圧源又は電流源や、読み出し信号の検知及び増幅を行うセンスアンプ、データを一時的に保持するラッチ回路などを含んでいる。読み出し回路６Ａは、ＭＴＪ素子１０に対するデータの読み出し時、選択セルに対して、読み出し電流を供給する。読み出し電流の電流値は、読み出し電流によって記録層の磁化が反転しないように、書き込み電流の電流値（磁化反転しきい値）より小さい。
【００６６】
読み出し電流が供給されたＭＴＪ素子１０の抵抗値の大きさに応じて、読み出しノードにおける電流値又は電位が異なる。この抵抗値の大きさに応じた変動量（読み出し信号、読み出し出力）に基づいて、ＭＴＪ素子１０が記憶するデータが判別される。
【００６７】
尚、図８に示される例において、読み出し回路６Ａは、カラム方向の一端側に設けられているが、２つの読み出し回路が、カラム方向の一端及び他端にそれぞれ設けられてもよい。
【００６８】
例えば、メモリセルアレイＭＣＡと同じチップ内に、ロウ／カラム制御回路、書き込み回路及び読み出し回路以外の回路（以下、周辺回路と呼ぶ）が、設けられている。例えば、バッファ回路、ステートマシン（制御回路）、又は、ＥＣＣ（Error Checking and Correcting）回路などが、周辺回路としてチップ内に設けられてもよい。
【００６９】
［３−２］断面構造
図９を用いて、第３の実施形態のＭＲＡＭのメモリセルアレイＭＣＡ内に設けられるメモリセルＭＣの構造の一例について説明する。
【００７０】
図９に示すように、メモリセルＭＣは、半導体基板３０のアクティブ領域ＡＡ内に形成される。アクティブ領域ＡＡは、半導体基板３０の素子分離領域に埋め込まれた絶縁膜３１によって、区画されている。
【００７１】
ＭＴＪ素子１０の上端は、上部電極１６を介してビット線３７（ＢＬ）に接続される。また、ＭＴＪ素子１０の下端は、下部電極１１、コンタクトプラグ３５Ｂを介して、選択トランジスタ２のソース／ドレイン拡散層３４Ｂに接続される。選択トランジスタ２のソース／ドレイン拡散層３４Ａは、コンタクトプラグ３５Ａを介してビット線３６（ｂＢＬ）に接続される。
【００７２】
ソース／ドレイン拡散層３４Ａ及びソース／ドレイン拡散層３４Ｂ間のアクティブ領域ＡＡの表面上には、ゲート絶縁膜３２を介して、ゲート電極３３が形成される。ゲート電極３３は、ロウ方向に延在し、ワード線ＷＬとして用いられる。
【００７３】
尚、ＭＴＪ素子１０は、コンタクトプラグ３５Ｂの直上に設けられているが、中間配線層を用いて、コンタクトプラグ３５Ｂの直上からずれた位置（例えば、選択トランジスタ２のゲート電極３３の上方）に配置されてもよい。
【００７４】
図９では、１つのアクティブ領域ＡＡ内に１つのメモリセルＭＣが設けられた例が示されている。しかし、２つのメモリセルＭＣが１つのビット線３６（ｂＢＬ）及びソース／ドレイン拡散層３４Ａを共有するように、２つのメモリセルＭＣがカラム方向に隣接して１つのアクティブ領域ＡＡ内に設けられてもよい。これによって、メモリセルＭＣのセルサイズが縮小される。
【００７５】
図９では、選択トランジスタ２は、プレーナ構造の電界効果トランジスタが示されているが、電界効果トランジスタの構造は、これに限定されない。例えば、ＲＣＡＴ（Recess Channel Array Transistor）やＦｉｎＦＥＴなどのように、３次元構造の電界効果トランジスタが、選択トランジスタとして用いられてもよい。ＲＣＡＴは、ゲート電極が、半導体領域内の溝（リセス）内にゲート絶縁膜を介して埋め込まれた構造を有する。ＦｉｎＦＥＴは、ゲート電極が、短冊状の半導体領域（フィン）にゲート絶縁膜を介して立体交差した構造を有する。
【００７６】
［３−３］効果
上記第３の実施形態によれば、第１又は第２の実施形態のＭＴＪ素子１０を用いてＭＲＡＭが形成されることによって、ＭＲＡＭの動作特性を向上できる。
【００７７】
［４］その他
本明細書中における「窒化物」、「酸化物」は、Ｂ、Ｎ、Ｏ、又はＣが混入してもよく、「窒素含有物」、「酸素含有物」であればよい。
【００７８】
上記各実施形態では、下地層１２に隣接する磁性層は、記憶層１３であったが、これに限定されず、記憶層１３と参照層１５の配置を入れ替えることも可能である。
【００７９】
各実施形態における堆積層２０は、下地層１２、記憶層１３、中間層１４及び参照層１５の側壁の全てに形成されることに限定されず、少なくとも中間層１４の側壁に形成されていればよい。
【００８０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８１】
１０…ＭＴＪ素子、１１…下部電極、１２、１２Ａ、１２Ｂ、１２Ｃ…下地層、１３…記憶層、１４…中間層、１５…参照層、１６…上部電極、２０…堆積層。
【図１】
2014099497.tif 000003
【図２】
2014099497.tif 000004
【図３】
2014099497.tif 000005
【図４】
2014099497.tif 000006
【図５】
2014099497.tif 000007
【図６】
2014099497.tif 000008
【図７】
2014099497.tif 000009
【図８】
2014099497.tif 000010
【図９】
2014099497.tif 000011