(57)【要約】【課題】ショットキー電極と基板との界面の電界を効果的に緩和可能なワイドギャップ半導体装置およびその製造方法を提供する。【解決手段】ワイドギャップ半導体装置１は、基板１０と、ショットキー電極４とを有している。基板１０は、ワイドギャップ半導体材料からなり、主面１０ａを有しかつ第１導電型領域１７および第２導電型領域１５を含む。ショットキー電極４は、基板１０の主面１０ａに接して配置されている。基板１０には主面１０ａと連接する側面１０ｂおよび側面１０ｂと連接する底部１０ｃを有するトレンチが形成されている。ショットキー電極４はトレンチの側面１０ｂおよび主面１０ａにおいて第１導電型領域１７と接しており、かつトレンチの底部１０ｃにおいて第２導電型領域１５と接している。トレンチの側面１０ｂは基板１０の主面１０ａに対して傾いている。【選択図】図１
2014053392.tif 000002
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体材料からなり、主面を有しかつ第１導電型領域および第２導電型領域を含む基板と、
前記基板の前記主面に接して配置されたショットキー電極とを備え、
前記基板には前記主面と連接する側面および前記側面と連接する底部を有するトレンチが形成されており、
前記ショットキー電極は前記トレンチの前記側面および前記主面において前記第１導電型領域と接しており、かつ前記トレンチの前記底部において前記第２導電型領域と接しており、
前記トレンチの前記側面は前記基板の前記主面に対して傾いている、ワイドギャップ半導体装置。
【請求項２】
前記ワイドギャップ半導体材料は炭化珪素である、請求項１に記載のワイドギャップ半導体装置。
【請求項３】
前記主面の前記側面に対する角度は５０°以上８５°以下である、請求項１または２に記載のワイドギャップ半導体装置。
【請求項４】
前記トレンチは隣合う第１のトレンチおよび第２のトレンチを含み、
前記第２導電型領域は、第１のトレンチの底部と接する第１の第２導電型領域と、第２のトレンチの底部と接する第２の第２導電型領域と、前記第１の第２導電型領域および前記第２の第２導電型領域との間に配置された第３の第２導電型領域とを含む、請求項１〜３のいずれか１項に記載のワイドギャップ半導体装置。
【請求項５】
前記基板は、前記ショットキー電極の外周部と接する第４の第２導電型領域を含む、請求項１〜４のいずれか１項に記載のワイドギャップ半導体装置。
【請求項６】
ワイドギャップ半導体材料からなり、主面を有しかつ第１導電型領域および第２導電型領域を有する基板を準備する工程と、
前記基板の前記主面に、前記主面と連接する側面と前記側面と連接する底部とを有するトレンチを形成する工程と、
前記基板の前記主面および前記側面において前記第１導電型領域と接しかつ前記底部において前記第２導電型領域と接するショットキー電極を形成する工程とを備え、
前記トレンチを形成する工程では、前記トレンチの前記側面は前記基板の前記主面に対して傾いて形成される、ワイドギャップ半導体装置の製造方法。
【請求項７】
前記トレンチを形成する工程は熱エッチングにより行われる、請求項６に記載のワイドギャップ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドギャップ半導体装置およびその製造方法に関するものであり、より特定的には、ショットキー電極と基板との界面における電界を緩和可能なワイドギャップ半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）やジャンクションバリアショットキーダイオード（ＪＢＳ：Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｓｃｈｏｔｔｋｙ  Ｄｉｏｄｅ）などの半導体装置は、基板上にショットキー電極が形成された構造を有している。ショットキーバリアダイオードは電極材料となる金属と半導体との仕事関数の差が小さいためＰＮダイオードと比較して逆電圧印加時におけるリーク電流が大きくなりやすい。そのため、リーク電流を低減するための様々な構造が提案されている。
【０００３】
たとえば特開２００１−８５７０４号公報（特許文献１）には、ショットキー電極の周縁部と接触する基板部分にｐ+ガードリング領域が形成され、基板の主表面に接してｐｎ接合が形成された炭化珪素ショットキーダイオードが開示されている。また特開２００９−１６６０３号公報（特許文献２）には、ショットキー電極と接する基板に設けられたｐ型層が同心円状に複数設けられたジャンクションバリアショットキーダイオードが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８５７０４号公報
【特許文献２】特開２００９−１６６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特開２００１−８５７０４号公報および特開２００９−１６６０３号公報に記載のショットキーダイオードにおいてショットキー電極と基板との界面の電界を十分低減することは困難であった。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、ショットキー電極と基板との界面の電界を効果的に緩和可能なワイドギャップ半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るワイドギャップ半導体装置は、基板と、ショットキー電極とを備えている。基板は、ワイドギャップ半導体材料からなり、主面を有しかつ第１導電型領域および第２導電型領域を含む。ショットキー電極は、基板の主面に接して配置されている。基板には主面と連接する側面および側面と連接する底部を有するトレンチが形成されている。ショットキー電極はトレンチの側面および主面において第１導電型領域と接しており、かつトレンチの底部において第２導電型領域と接している。トレンチの側面は基板の主面に対して傾いている。なお、ワイドギャップ半導体材料とは、シリコンよりもバンドギャップの大きい半導体材料のことを意味する。
【０００８】
本発明に係るワイドギャップ半導体装置によれば、ショットキー電極はトレンチの側面および主面において第１導電型領域と接しており、かつトレンチの底部において第２導電型領域と接している。これにより、逆方向電圧印加時における第２導電型領域と第１導電型領域との界面の電界を高くすることにより、ショットキー電極と第１導電型領域との界面における電界を緩和することができる。
【０００９】
また本発明に係るワイドギャップ半導体装置によれば、トレンチの側面は基板の主面に対して傾いている。これにより、トレンチの側面が基板の主面と平行な場合と比べて、ショットキー電極と第１導電型領域との接触面積を大きくすることができる。結果として、順方向電圧印加時における電子放出の表面利用率が高くなるので電流経路が確保できる。
【００１０】
上記に係るワイドギャップ半導体装置において好ましくは、ワイドギャップ半導体材料は炭化珪素である。これにより、高耐圧を有するワイドギャップ半導体装置が得られる。
【００１１】
上記に係るワイドギャップ半導体装置において好ましくは、主面の側面に対する角度は５０°以上８５°以下である。主面の側面に対する角度が５０°より小さい場合はショットキー電極と第１導電型領域との界面における電界緩和効果が小さくなる。主面の側面に対する角度が８５°より大きい場合は電流経路を十分に確保することができない。主面の側面に対する角度を５０°以上８５°以下とすることにより、ショットキー電極と第１導電型領域との界面における電界緩和効果を高め、かつ電流経路を十分に確保することができる。
【００１２】
上記に係るワイドギャップ半導体装置において好ましくは、トレンチは隣合う第１のトレンチおよび第２のトレンチを含む。第２導電型領域は、第１のトレンチの底部と接する第１の第２導電型領域と、第２のトレンチの底部と接する第２の第２導電型領域と、第１の第２導電型領域および第２の第２導電型領域との間に配置された第３の第２導電型領域とを含む。これにより、第１のトレンチと第２のトレンチとの間隔を狭くできない場合においても、効果的にショットキー電極と第１導電型領域との界面における電界を緩和することができる。
【００１３】
上記に係るワイドギャップ半導体装置において好ましくは、基板は、ショットキー電極の外周部と接する第４の第２導電型領域を含む。これにより、ショットキー電極の外周部における電界集中を緩和することができる。
【００１４】
本発明に係るワイドギャップ半導体装置の製造方法は以下の工程を備えている。ワイドギャップ半導体材料からなり、主面を有しかつ第１導電型領域および第２導電型領域を有する基板が準備される。基板の主面に、主面と連接する側面と側面と連接する底部とを有するトレンチが形成される。基板の主面および側面において第１導電型領域と接しかつ底部において第２導電型領域と接するショットキー電極が形成される。トレンチを形成する工程では、トレンチの側面は基板の主面に対して傾いて形成される。
【００１５】
本発明に係るワイドギャップ半導体装置の製造方法によれば、ショットキー電極はトレンチの側面および主面において第１導電型領域と接しており、かつトレンチの底部において第２導電型領域と接しているワイドギャップ半導体装置が製造される。これにより、逆方向電圧印加時における第２導電型領域の電界を高くすることにより、ショットキー電極と第１導電型領域との界面における電界を緩和することができる。
【００１６】
また本発明に係るワイドギャップ半導体装置の製造方法によれば、トレンチの側面は基板の主面に対して傾いているワイドギャップ半導体装置が製造される。これにより、トレンチの側面が基板の主面と平行な場合と比べて、ショットキー電極と第１導電型領域との接触面積を大きくすることができる。結果として、順方向電圧印加時における電子放出の表面利用率が高くなるので電流経路が確保できる。
【００１７】
上記に係るワイドギャップ半導体装置の製造方法において好ましくは、トレンチを形成する工程は熱エッチングにより行われる。これにより、トレンチの側面のダメージを除去することができる。
【発明の効果】
【００１８】
本発明によれば、ショットキー電極と基板との界面の電界を効果的に緩和可能なワイドギャップ半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係るワイドギャップ半導体装置の構造を概略的に示す断面模式図である。
【図２】図１の領域ＩＩの拡大図である。
【図３】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法を概略的に示すフロー図である。
【図４】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。
【図５】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。
【図６】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。
【図７】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。
【図８】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【図９】本発明の実施の形態１に係るワイドギャップ半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。
【図１０】本発明の実施の形態２に係るワイドギャップ半導体装置の構造を概略的に示す断面模式図である。
【図１１】本発明の実施の形態２に係るワイドギャップ半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【図１２】本発明の実施の形態２に係るワイドギャップ半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。
【発明を実施するための形態】
【００２０】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００２１】
（実施の形態１）
まず、本発明の実施の形態１に係るワイドギャップ半導体装置であるショットキーバリアダイオード１の構造について、図１を参照して説明する。図１に示すように本実施の形態のショットキーバリアダイオード１は、基板１０と、ショットキー電極４と、オーミック電極３０とを主に有している。基板１０は、ワイドギャップ半導体材料からなり、かつ主面１０ａを有している。ワイドギャップ半導体材料とは、シリコンよりもバンドギャップの大きい半導体材料のことであり、具体的には炭化珪素、窒化ガリウムおよびダイヤモンドなどが挙げられる。
【００２２】
基板１０は、ｎ+基板１１と、電界停止層１２と、ｎ型領域１７と、ＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）領域１６と、ｐ型領域１５とを有している。ｎ+基板１１には、単結晶炭化珪素からなる基板にたとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。ｎ型領域１７における窒素などの不純物濃度はたとえば１×１０16ｃｍ-3である。ｐ型領域１５におけるアルミニウムなどの不純物濃度はたとえば１×１０19ｃｍ-3程度である。
【００２３】
基板１０の主面１０ａには、複数のトレンチ２（図８参照）が形成されている。図２および図８を参照して、トレンチ２は、主面１０ａと連接する側面１０ｂおよび側面１０ｂと連接する底部１０ｃとを有する。ショットキー電極４はトレンチ２の側面１０ｂおよび主面１０ａにおいてｎ型領域１７（第１導電型領域）と接しており、かつトレンチ２の底部１０ｃにおいてｐ型領域１５（第２導電型領域）と接している。トレンチ２の側面１０ｂは基板１０の主面１０ａに対して傾いている。好ましくは主面１０ａの側面に対する角度θは９０°よりも小さい。好ましくは主面１０ａの側面に対する角度θは５０°以上８５°以下である。またパッド電極６０はトレンチ２の内部においてショットキー電極４と接触している。ｐ型領域１６ａは主面１０ａにおいてショットキー電極４および絶縁体からなる保護膜７０と接している。なお、トレンチ２は底部１０ｃが面状であっても構わないし、底部１０ｃが線状であっても構わない。底部１０ｃが線状である場合、対向する２つの側面１０ｂが底部１０ｃにおいて接し、図１の視野においてトレンチ２はＶ形状を有する。
【００２４】
図１を参照して、ＪＴＥ領域１６は、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。当該ｐ型領域の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。ＪＴＥ領域１６は、ショットキー電極４の外周部４ａと接触するｐ型領域１６ａと、当該ｐ型領域１６ａの外周側に配置され、ショットキー電極４と接触しないｐ型領域１６ｂとを含んでいる。また基板１０は、ＪＴＥ領域１６を取り囲むようにフィールドストップ領域（図示せず）を有していても構わない。フィールドストップ領域は、たとえばリン（Ｐ）などがイオン注入されたｎ+型領域である。
【００２５】
ショットキー電極４は、たとえばチタン（Ｔｉ）からなる。ショットキー電極４として、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などを用いても構わない。ショットキー電極４とｐ型領域１５との接触面積は、ショットキー電極４と基板１０との接触面積の５０％程度である。
【００２６】
図１を参照して、ショットキー電極４に接してパッド電極６０が形成されている。パッド電極６０はたとえばアルミニウムからなる。パッド電極６０、ショットキー電極４および基板１０の主面１０ａに接して保護膜７０が形成されている。また、ｎ+基板１１と接してオーミック電極３０が配置されている。オーミック電極３０はたとえばニッケルからなる。さらに、オーミック電極３０に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が配置されている。
【００２７】
次に、本発明の一実施の形態に係るワイドギャップ半導体装置であるショットキーバリアダイオードの製造方法について、図３〜図９を参照して説明する。
【００２８】
図４を参照して、まず、工程（Ｓ１０：図３）として、基板準備工程が実施される。この工程（Ｓ１０）では、たとえばポリタイプが４Ｈである単結晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、導電型がｎ型（第１導電型）のｎ+基板１１が準備される。ｎ+基板には、たとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。
【００２９】
次に、ｎ+基板１１上に電界停止層１２が形成される。電界停止層１２はｎ型を有する炭化珪素層である。電界停止層１２に含まれるリンなどの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。その後、電界停止層１２上に導電型がｎ型（第１導電型）であるｎ型領域１４がエピタキシャル成長により形成される。これにより、ワイドギャップ半導体材料からなり、第１導電型を有する基板１０が準備される。
【００３０】
次に、工程（Ｓ２０：図３）として、第１のイオン注入工程が実施される。この工程（Ｓ２０）では、図５を参照して、まず、たとえばｐ型領域１５が形成される領域に開口を有する二酸化珪素からなるマスクが基板１０上に形成される。その後、たとえばＡｌ（アルミニウム）イオンが、ｎ型領域１４内に注入されることにより、導電型がｐ型（第２導電型）であるｐ型領域１５が形成される。ｐ型領域１５の不純物濃度は、たとえば１×１０19ｃｍ-3程度である。
【００３１】
次に、工程（Ｓ３０：図３）として、エピタキシャル層形成工程が実施される。この工程（Ｓ３０）では、図６を参照して、ｐ型領域１５およびｎ型領域１４に接するようにｎ型領域１７がエピタキシャル成長により形成される。ｎ型領域１７の不純物濃度は、たとえば１×１０16ｃｍ-3程度である。以上により、ワイドギャップ半導体材料からなり、主面１０ａを有しかつｎ型領域１７（第１導電型領域）およびｐ型領域１５（第２導電型領域）を有する基板１０が準備される。
【００３２】
次に、工程（Ｓ４０：図３）として、第２のイオン注入工程が実施される。この工程（Ｓ４０）では、図７を参照して、まず、たとえばＪＴＥ領域１６が形成される領域に開口を有する二酸化珪素からなるマスクが基板１０上に形成される。その後、たとえばＡｌ（アルミニウム）イオンが、ｎ型領域１７内に注入されることにより、導電型がｐ型（第２導電型）のＪＴＥ領域１６が形成される。ＪＴＥ領域１６は複数のｐ型領域１６ａ、１６ｂを有していても構わない。ＪＴＥ領域１６の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。
【００３３】
次に、工程（Ｓ５０：図３）として、トレンチ形成工程が実施される。具体的には、基板に二酸化珪素からなるマスクを形成し、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥ（誘導結合プラズマ反応性イオンエッチング）を行うことにより、ｎ型領域１７の厚さ方向（図中の縦方向）にほぼ沿った側壁を有する凹部が形成される。次に、当該凹部に対して熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。以上により、基板１０の主面１０ａに、主面１０ａと連接する側面１０ｂと側面１０ｂと連接する底部１０ｃを有するトレンチ２が形成される（図８参照）。
【００３４】
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、トレンチ２はトレンチ２の側面１０ｂが基板１０の主面１０ａに対して傾くように形成される。主面１０ａの側面１０ｂに対する角度θ（図２参照）は好ましくは５０°以上８５°以下である。
【００３５】
次に、活性化アニール工程が実施される。具体的には、アルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で基板１０が加熱される。これにより、第１のイオン注入工程（Ｓ２０）および第２のイオン注入工程（Ｓ４０）により導入された不純物が活性化され所望のキャリアが生成する。
【００３６】
次に、工程（Ｓ６０：図３）として、ショットキー電極形成工程が実施される。具体的には、図８を参照して、基板１０の主面１０ａおよびトレンチ２の側面１０ｂおよび底部１０ｃに接するショットキー電極４が形成される。より詳細には、基板１０の主面１０ａおよび側面１０ｂにおいてｎ型領域１７と接しかつ底部１０ｃにおいてｐ型領域１５と接するショットキー電極４がされる。ショットキー電極４は、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）などの金属膜である。当該金属膜をたとえばスパッタリングなどによって形成した後、アニールが行われることによりショットキー電極４が加熱される。その後、ショットキー電極４上に接して、たとえばアルミニウムからなるパッド電極６０が形成される。
【００３７】
好ましくは、ショットキー電極４は、ショットキー電極４の外周部４ａが基板１０に形成されたｐ型領域１６ａと接するように形成される。ｐ型領域１６ａは、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入された領域である。ｐ型領域１６ａの不純物濃度は、たとえば２×１０17ｃｍ-3程度である。
【００３８】
次に、工程（Ｓ７０：図３）として、保護膜形成工程が実施される。具体的には、図９を参照して、パッド電極６０、ショットキー電極４および基板１０の主面１０Ａと接して保護膜７０が形成される。
【００３９】
次に、オーミック電極形成工程が実施される。具体的には、基板１０の主面１０Ａとは反対の面（裏面）の研削が行われ、裏面と接触してたとえばニッケルからなるオーミック電極３０が形成される。その後、オーミック電極３０と接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が形成される。これにより、図１に示すワイドギャップ半導体装置としてのショットキーバリアダイオード１が完成する。
【００４０】
なお、本実施の形態において、第１導電型をｎ型とし、かつ第２導電型をｐ型として説明したが、第１導電型がｐ型であってかつ第２導電型がｎ型であっても構わない。また、本実施の形態においては、ワイドギャップ半導体装置としてショットキーバリアダイオードを例に挙げて説明したが本発明はこれに限定されない。ワイドギャップ半導体装置はショットキー接合を有するトランジスタであってもよく、たとえばＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
【００４１】
次に、実施の形態１に係るショットキーバリアダイオード１およびその製造方法の作用効果について説明する。
【００４２】
本実施の形態に係るショットキーバリアダイオード１によれば、ショットキー電極４はトレンチ２の側面１０ｂおよび主面１０ａにおいてｎ型領域１７と接しており、かつトレンチ２の底部１０ｃにおいてｐ型領域１５と接している。これにより、逆方向電圧印加時におけるｐ型領域の電界を高くすることにより、ショットキー電極４とｎ型領域１７との界面における電界を緩和することができる。
【００４３】
また本実施の形態に係るショットキーバリアダイオード１によれば、トレンチ２の側面１０ｂは基板１０に主面１０ａに対して傾いている。これにより、トレンチ２の側面１０ｂが基板１０の主面１０ａと平行な場合と比べて、ショットキー電極４とｎ型領域１７との接触面積を大きくすることができる。結果として、順方向電圧印加時における電子放出の表面利用率が高くなるので電流経路が確保できる。
【００４４】
さらに本実施の形態に係るショットキーバリアダイオード１によれば、ワイドギャップ半導体材料は炭化珪素である。これにより、高耐圧を有するショットキーバリアダイオード１が得られる。
【００４５】
さらに本実施の形態に係るショットキーバリアダイオード１によれば、主面１０ａの側面１０ｂに対する角度は５０°以上８５°以下である。主面１０ａの側面１０ｂに対する角度が５０°より小さい場合はショットキー電極４とｎ型領域１７との界面における電界緩和効果が小さくなる。主面１０ａの側面１０ｂに対する角度が８５°より大きい場合は電流経路を十分に確保することができない。主面１０ａの側面１０ｂに対する角度を５０°以上８５°以下とすることにより、ショットキー電極４とｎ型領域１７との界面における電界緩和効果を高め、かつ電流経路を十分に確保することができる。
【００４６】
さらに本実施の形態に係るショットキーバリアダイオード１によれば、基板１０は、ショットキー電極４の外周部４ａと接するｐ型領域１６ａを含む。これにより、ショットキー電極４の外周部４ａにおける電界集中を緩和することができる。
【００４７】
本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、ショットキー電極はトレンチ２の側面１０ｂおよび主面１０ａにおいてｎ型領域１７と接しており、かつトレンチ２の底部１０ｃにおいてｐ型領域１５と接している。これにより、逆方向電圧印加時におけるｐ型領域１５の電界を高くすることにより、ショットキー電極４とｎ型領域１７との界面における電界を緩和することができる。
【００４８】
また本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、トレンチ２の側面１０ｂは基板１０の主面１０ａに対して傾いている。これにより、トレンチ２の側面１０ｂが基板１０の主面１０ａと平行な場合と比べて、ショットキー電極４とｎ型領域１７との接触面積を大きくすることができる。結果として、順方向電圧印加時における電子放出の表面利用率が高くなるので電流経路が確保できる。
【００４９】
さらに本実施の形態に係るショットキーバリアダイオード１の製造方法によれば、トレンチ２を形成する工程は熱エッチングにより行われる。これにより、トレンチ２の側面１０ｂのダメージを除去することができる。
【００５０】
（実施の形態２）
まず、本発明の実施の形態２に係るワイドギャップ半導体装置であるショットキーバリアダイオード１の構造について、図１０を参照して説明する。実施の形態２に係るショットキーバリアダイオード１は、ショットキー電極４と接している第１のｐ型領域１６ａと、ショットキー電極４と接していない第２のｐ型領域１６ｂとを有している点において実施の形態１に係るショットキーバリアダイオード１と異なっており、他の点においては実施の形態１に係るショットキーバリアダイオード１と同様である。
【００５１】
図１０および図１１を参照して、実施の形態２に係るショットキーバリアダイオード１は、隣合う第１のトレンチ２ａおよび第２のトレンチ２ｂを有している。ｐ型領域１５は、第１のトレンチ２ａの底部１０ｃと接する第１のｐ型領域１５ａ（第１の第２導電型領域）と、第２のトレンチ２ｂの底部１０ｃと接する第２のｐ型領域１５ｂ（第２の第２導電型領域）と、第１のｐ型領域１５ａと第２のｐ型領域１５ｂとの間に配置された第３のｐ型領域１５ｃ（第３の第２導電型領域）とを有している。第１のｐ型領域１５ａおよび第２のｐ型領域１５ｂの各々は、底部においてショットキー電極４と接している。第３のｐ型領域１５ｃはショットキー電極４と接していない。なお第３のｐ型領域１５ｃは、第１のｐ型領域１５ａおよび第２のｐ型領域１５ｂの中間付近に配置されている。
【００５２】
まず、本発明の実施の形態２に係るワイドギャップ半導体装置であるショットキーバリアダイオード１の製造方法について説明する。
【００５３】
実施の形態１で説明した製造方法と同様の方法を用いて図７に示す基板１０が準備される。次に、実施の形態１で説明したトレンチ形成工程（Ｓ５０）と同様の方法を用いてトレンチ２が形成される。実施の形態１では全てのｐ型領域１５の表面がトレンチ２の底部１０ｃに露出するようにトレンチ２が形成されるが、実施の形態２では、図１１に示すように、表面がトレンチの底部１０ｃに露出する第１のｐ型領域１５ａおよび第２のｐ型領域１５ｂと、表面がトレンチの底部１０ｃに露出しない第３のｐ型領域１５ｃとが形成されるようにトレンチ２が形成される。
【００５４】
次に、図１２を参照して、実施の形態１で説明したショットキー電極形成工程（Ｓ６０）と同様の方法を用いてショットキー電極４が形成される。具体的には、基板１０の主面１０ａおよび側面１０ｂにおいてｎ型領域１７と接しかつ底部１０ｃにおいてｐ型領域１５ａと接するショットキー電極４が形成される。なお、ショットキー電極４は、底部１０ｃに表面が露出しているｐ型領域１５ａ、１５ｂとは接触するが、底部１０ｃに表面が露出していないｐ型領域１５ｃとは接触しない。
【００５５】
次に、実施の形態１で説明した製造方法と同様の方法を用いて、パッド電極６０、保護膜７０、オーミック電極３０およびパッド電極４０が形成され、図１０に示すワイドギャップ半導体装置としてのショットキーバリアダイオード１が完成する。
【００５６】
本実施の形態に係るショットキーバリアダイオード１によれば、トレンチ２は隣合う第１のトレンチ２ａおよび第２のトレンチ２ｂを含む。ｐ型領域１５は、第１のトレンチ２ａの底部１０ｃと接する第１のｐ型領域１５ａと、第２のトレンチ２ｂの底部１０ｃと接する第２のｐ型領域１５ｂと、第１のｐ型領域１５ａおよび第２のｐ型領域１５ｂとの間に配置された第３のｐ型領域１５ｃとを含む。これにより、第１のトレンチ２ａと第２のトレンチ２ｂとの間隔を狭くできない場合においても、効果的にショットキー電極４とｎ型領域１７との界面における電界を緩和することができる。
【００５７】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５８】
１  ショットキーバリアダイオード、２  トレンチ、２ａ  第１のトレンチ、２ｂ  第２のトレンチ、４  ショットキー電極、４ａ  外周部、１０  基板、１０ａ  主面、１０ｂ  側面、１０ｃ  底部、１１  ｎ+基板、１２  電界停止層、１４  ｎ型領域、１５  ｐ型領域、１５ａ  第１のｐ型領域、１５ｂ  第２のｐ型領域、１５ｃ  第３のｐ型領域、１６  ＪＴＥ領域、１６ａ，１６ｂ  ｐ型領域、１７  ｎ型領域、３０  オーミック電極、４０，６０  パッド電極、７０  保護膜。
【図１】
2014053392.tif 000003
【図２】
2014053392.tif 000004
【図３】
2014053392.tif 000005
【図４】
2014053392.tif 000006
【図５】
2014053392.tif 000007
【図６】
2014053392.tif 000008
【図７】
2014053392.tif 000009
【図８】
2014053392.tif 000010
【図９】
2014053392.tif 000011
【図１０】
2014053392.tif 000012
【図１１】
2014053392.tif 000013
【図１２】
2014053392.tif 000014