(57)【要約】【課題】  暗電流の影響及び信号の転送に要する時間の増大を抑制することが可能な検出装置を提供する。【解決手段】  基板１００の上に、画素電極１２２と、不純物半導体部１２３と、半導体部１２５と、を基板１００側から順に有する変換素子を含む検出装置の製造方法は、不純物半導体部１２３となる不純物半導体膜１２３’のうち画素電極１２２となる透明導電性酸化物と接する箇所を含む第１領域における不純物の濃度が、不純物半導体膜のうち第１領域よりも後に成膜された第２領域における不純物の濃度より低くなるように、透明導電性酸化物を覆って不純物半導体膜１２３’を成膜する工程を含む。【選択図】  図３
2014225524.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
前記不純物半導体部となる不純物半導体膜のうち前記画素電極となる透明導電性酸化物と接する箇所を含む第１領域における不純物の濃度が、前記不純物半導体膜のうち前記第１領域よりも後に成膜された第２領域における不純物の濃度より低くなるように、前記透明導電性酸化物を覆って前記不純物半導体膜を成膜する工程を含む、検出装置の製造方法。
【請求項２】
前記成膜する工程は、主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で行われ、
前記第１領域を成膜する際の成膜温度が、前記第２領域を成膜する際の成膜温度より低いことを特徴とする請求項１に記載の検出装置の製造方法。
【請求項３】
前記成膜する工程は、主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で行われ、
前記第１領域を成膜する際のＣＶＤ装置のアノード電極とカソード電極の間に投入する電力が、前記第２領域を成膜する際の前記ＣＶＤ装置のアノード電極とカソード電極の間に投入する電力よりも低いことを特徴とする請求項１に記載の検出装置の製造方法。
【請求項４】
前記成膜する工程は、主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で行われ、
前記第１領域を成膜する際の前記主原料ガスの分圧が、前記第２領域を成膜する際の前記主原料ガスの分圧よりも高いことを特徴とする請求項１に記載の検出装置の製造方法。
【請求項５】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第１領域を成膜した後に第２領域を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第１領域を成膜する際の成膜温度が、前記第２領域を成膜する際の成膜温度より低いことを特徴とする検出装置の製造方法。
【請求項６】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第１領域を成膜した後に第２領域を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第１領域を成膜する際のＣＶＤ装置のアノード電極とカソード電極の間に投入する電力が、前記第２領域を成膜する際のＣＶＤ装置のアノード電極とカソード電極の間に投入する電力よりも低いことを特徴とする検出装置の製造方法。
【請求項７】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第１領域を成膜した後に第２領域を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第１領域を成膜する際の前記主原料ガスの分圧が、前記第２領域を成膜する際の前記主原料ガスの分圧よりも高いことを特徴とする検出装置の製造方法。
【請求項８】
前記透明導電性酸化物は多結晶化されており、前記ＣＶＤ装置はプラズマＣＶＤ装置であることを特徴とする請求項２から７のいずれか１項に記載の検出装置の製造方法。
【請求項９】
前記主原料ガスはＳｉＨ４を含み、前記希釈ガスはＨ２を含むことを特徴とする請求項８に記載の検出装置の製造方法。
【請求項１０】
前記変換素子は、前記半導体部と前記対向電極との間に、前記不純物半導体部とは極性が異なる他の不純物半導体部とを更に有することを特徴とする請求項１から９のいずれか１項に記載の検出装置の製造方法。
【請求項１１】
前記副原料ガスはＰＨ３を含み、前記不純物半導体部はｎ型の非晶質シリコンからなることを特徴とする請求項１０に記載の検出装置の製造方法。
【請求項１２】
前記成膜する工程は、前記透明導電性酸化物の一部に接して形成された金属部材に前記第２領域が接するように前記不純物半導体膜が成膜されることを特徴とする請求項１から１１のいずれか１項に記載の検出装置の製造方法。
【請求項１３】
前記検出装置は、前記基板と前記画素電極との間に配置されたスイッチ素子と、前記基板及び前記スイッチ素子と前記画素電極との間に配置された層間絶縁層と、を有しており、前記層間絶縁層には前記画素電極と前記スイッチ素子とを電気的に接続するためのコンタクトホールが設けられており、
基板の上に形成された前記スイッチ素子と前記基板とを覆うように前記層間絶縁層となる有機絶縁材料の層間絶縁膜を成膜する工程と、
前記層間絶縁膜の前記スイッチ素子に応じた領域にコンタクトホールを形成して前記層間絶縁層を形成する工程と、
前記層間絶縁層を覆うように無機材料からなる被覆部材及び前記画素電極を形成する工程と、
を更に含み、
前記不純物半導体膜は、前記被覆部材及び前記画素電極を覆うように成膜されることを特徴とする請求項１から１２のいずれか１項に記載の検出装置の製造方法。
【請求項１４】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
前記画素電極となる透明導電性酸化物に接して成膜された第１不純物半導体膜に、前記第１不純物半導体膜と同じ極性の第２不純物半導体膜を成膜することにより、前記透明導電性酸化物を覆って前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
第１不純物半導体膜の不純物の濃度が、前記第２不純物半導体膜の不純物の濃度より低いことを特徴とする検出装置の製造方法。
【請求項１５】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第１不純物半導体膜を成膜した後に第２不純物半導体膜を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第１不純物半導体膜を成膜する際の成膜温度が、前記第２不純物半導体膜を成膜する際の成膜温度より低いことを特徴とする検出装置の製造方法。
【請求項１６】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第１不純物半導体膜を成膜した後に第２不純物半導体膜を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第１領域を成膜する際のＣＶＤ装置のアノード電極とカソード電極の間に投入する電力が、前記第２領域を成膜する際のＣＶＤ装置のアノード電極とカソード電極の間に投入する電力よりも低いことを特徴とする検出装置の製造方法。
【請求項１７】
基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、
主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法で、前記画素電極となる透明導電性酸化物と接する箇所を含む第１不純物半導体膜を成膜した後に第２不純物半導体膜を成膜することによって、前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、
前記第１不純物半導体膜を成膜する際の前記主原料ガスの分圧が、前記第２不純物半導体膜を成膜する際の前記主原料ガスの分圧よりも高いことを特徴とする検出装置の製造方法。
【請求項１８】
請求項１から１７のいずれか１項に記載の製造方法によって製造された検出装置。
【請求項１９】
請求項１８に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
【請求項２０】
前記検出装置に向かって放射線を出射する放射線源を更に含む請求項１９に記載の検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置の製造方法、検出装置、及び、検出システムに関するものである。
【背景技術】
【０００２】
近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ（画素アレイ）を有する検出装置にも利用されている。従来の検出装置として、特許文献１には、基板の上に配置されたスイッチ素子と、スイッチ素子の上に配置されスイッチ素子と電気的に接続された変換素子と、基板及びスイッチ素子と変換素子との間に配置された層間絶縁層と、を含む検出装置が開示されている。また、特許文献１の変換素子は、スイッチ素子と電気的に接続された画素電極と、画素電極と対向して配置された対向電極と、画素電極と対向電極との間に配置された半導体部と、画素電極と半導体部との間に配置された不純物半導体部と、を有する。この画素電極は、残像低減のための光の照射の効率化等のため、多結晶化された透明導電性酸化物が用いられ、更に、特許文献１の変換素子には、半導体部と画素電極との密着性を向上させるバッファー層を設けてもよいことが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−０２６３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
多結晶化された透明導電性酸化物を用いた画素電極では、その表面に凹凸が生じるおそれがある。この凹凸により、不純物半導体部に不良が発生し、不良に起因する暗電流の影響が生じるおそれがある。特許文献１では、画素電極に非晶質の透明導電性酸化物を用いることにより、画素電極の表面の凹凸が低減されることが開示されている。しかしながら、非晶質の透明導電性酸化物を用いた画素電極は、多結晶化された透明導電性酸化物を用いた画素電極に比べて比抵抗が高くなる。それにより、変換素子で発生した電荷又はその電荷に応じた信号を、スイッチ素子を介して転送する際に必要な時間が長くなるおそれがある。そこで、本願発明では、暗電流の影響及び信号の転送に要する時間の増大を抑制することが可能な検出装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の検出装置の製造方法は、基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、前記不純物半導体部となる不純物半導体膜のうち前記画素電極となる透明導電性酸化物と接する箇所を含む第１領域における不純物の濃度が、前記不純物半導体膜のうち前記第１領域よりも後に成膜された第２領域における不純物の濃度より低くなるように、前記透明導電性酸化物を覆って前記不純物半導体膜を成膜する工程を含む。また、本発明の検出装置の製造方法は、基板の上に、画素電極と、不純物半導体部と、半導体部と、を前記基板側から順に有する変換素子を含む検出装置の製造方法であって、前記画素電極となる透明導電性酸化物に接して成膜された第１不純物半導体膜に、前記第１不純物半導体膜と同じ極性の第２不純物半導体膜を成膜することにより、前記透明導電性酸化物を覆って前記不純物半導体部となる不純物半導体膜を成膜する工程を含み、第１不純物半導体膜の不純物の濃度が、前記第２不純物半導体膜の不純物の濃度より低いことを特徴とする。
【０００６】
また、本発明の検出装置は、上記の製造方法によって検出された検出装置であり、本発明の検出システムは、前記検出装置と、前記検出装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録するための記録手段と、前記信号処理手段からの信号を表示するための表示手段と、前記信号処理手段からの信号を伝送するための伝送処理手段と、を具備する。
【発明の効果】
【０００７】
本願発明により、暗電流の影響及び信号の転送に要する時間の増大を抑制することが可能な検出装置を提供することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る検出装置の１画素あたりの平面模式図及び断面模式図である。
【図２】第１の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。
【図３】第１の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。
【図４】第１の実施形態の他の例に係る検出装置の１画素あたりの平面模式図及び断面模式図である。
【図５】第２の実施形態に係る検出装置の１画素あたりの平面模式図及び断面模式図である。
【図６】第２の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。
【図７】第３の実施形態に係る検出装置の１画素あたりの平面模式図及び断面模式図である。
【図８】第３の実施形態に係る検出装置の製造方法を説明するための断面模式図及びマスクパターンである。
【図９】本発明の検出装置を用いた放射線検出システムの概念図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本明細書では、放射性崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、放射線に含まれるものとする。
【００１０】
（第１の実施形態）
先ず、図１（ａ）及び（ｂ）を用いて第１の実施形態に係る検出装置について説明する。図１（ａ）は検出装置を構成する１画素の平面模式図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’における断面模式図である。なお、図１（ａ）では、簡便化の為、変換素子については画素電極のみを示している。
【００１１】
本発明の検出装置は、基板１００の上に画素１１が複数配置されている。１つの画素１１は、図１（ａ）及び（ｂ）に示すように、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するスイッチ素子であるＴＦＴ（薄膜トランジスタ）１３とを含む。本実施形態では、変換素子１２として非晶質シリコンのＰＩＮ型フォトダイオードを用いている。変換素子１２は、ガラス基板等の絶縁性の基板１００の上に設けられたＴＦＴ１３の上に、有機材料からなる層間絶縁層１２０を挟んで積層されて配置されている。層間絶縁層１２０は、複数のスイッチ素子である複数のＴＦＴ１３を覆うように配置されている。なお、図１（ｂ）に示すように、層間絶縁層１２０の表面は、無機材料からなる被覆部材１２１と画素電極１２２により覆われている。
【００１２】
ＴＦＴ１３は、基板１００の上に、基板側から順に配置された、制御電極１３１と、絶縁層１３２と、半導体層１３３と、半導体層１３３よりも不純物濃度の高い不純物半導体層１３４と、第１主電極１３５と、第２主電極１３６と、を含む。不純物半導体層１３４はその一部領域で第１主電極１３５及び第２主電極１３６と接しており、その一部領域と接する半導体層１３３の領域の間の領域が、ＴＦＴのチャネル領域となる。制御電極１３１は制御配線１５と電気的に接続されており、第１主電極１３５は信号配線１６と電気的に接続されており、第２主電極１３６は変換素子１２の画素電極１２２と電気的に接続されている。なお、本実施形態では第１主電極１３５と第２主電極１３６と信号配線１６とは、同じ導電層で一体的に構成されており、第１主電極１３５が信号配線１６の一部をなしている。保護層１３７はＴＦＴ１３、制御配線１５、及び信号配線１６を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層１３３及び不純物半導体層１３４を用いた逆スタガ型のＴＦＴを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のＴＦＴを用いたり、有機ＴＦＴ、酸化物ＴＦＴ等を用いたりすることができる。
【００１３】
層間絶縁層１２０は、複数のＴＦＴ１３を覆うように、基板１００と後述する変換素子１２の画素電極１２２との間に配置されており、コンタクトホールを有している。変換素子１２の画素電極１２２とＴＦＴ１３の第２主電極１３６とが、層間絶縁層１２０に設けられたコンタクトホールにおいて、電気的に接続される。
【００１４】
変換素子１２は、層間絶縁層１２０の上に、層間絶縁層側（基板側）から順に配置された、画素電極１２２と、第１導電型の不純物半導体部１２３と、半導体部１２５と、第２導電型の不純物半導体部１２６と、対向電極１２７と、を含む。画素電極１２２には、残像低減のための光の照射の効率化等のため、及び、低抵抗化のため、多結晶化された透明導電性酸化物が用いられる。残像低減のための光を照射するための光源（不図示）は、基板１００の画素１１が配置された表面と対向する表面側に備えられ得る。本実施形態では、透明導電性酸化物としてＩＴＯを用いるが、本発明はそれに限定されるものではなく、光源から出射される光に対して２０％以上の透過率を有するものであればよく、ＩＴＯの他に、ＺｎＯ、ＳｎＯ２、ＣｕＡｌＯ２等が好適に用いられる。第１導電型の不純物半導体部１２３は、第１導電型の極性を示し、半導体部１２４及び第２導電型の不純物半導体部１２６よりも第１導電型の不純物の濃度が高いものである。また、第２導電型の不純物半導体部１２６は、第２導電型の極性を示し、第１導電型の不純物半導体部１２３及び半導体部１２４よりも第２導電型の不純物の濃度が高いもので、本発明の他の不純物半導体部に相当する。第１導電型と第２導電型とは互いに異なる極性の導電型であり、本実施形態では第１導電型がｎ型、第２導電型はｐ型である。ただし、本発明はそれに限定されるものではなく、第１導電型がｐ型、第２導電型はｎ型であってもよい。変換素子１２の対向電極１２７には電極配線１４が電気的に接続される。変換素子１２の画素電極１２２は層間絶縁層１２０に設けられたコンタクトホールにおいて、ＴＦＴ１３の第２主電極１３６と電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体部１２３、半導体部１２５、第２導電型の不純物半導体部１２６を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体部１２３、半導体部１２５、第２導電型の不純物半導体部１２６を用いた、放射線を直接電荷に変換する素子も用いることができる。対向電極１２７は、画素電極１２２と対向して配置され、電極配線１４と電気的に接続される。なお、本実施形態では、層間絶縁層１２０の表面が、画素電極１２２と無機材料からなる被覆部材１２１とで覆われている。そのため、不純物半導体部１２３となる不純物半導体膜をＣＶＤ法、蒸着法、スパッタリング法等により成膜する際に、層間絶縁層１２０の表面の露出が抑制される。そのため、不純物半導体部１２３への有機材料の混入が低減できる。また、本実施形態では、不純物半導体部１２３、半導体部１２５、及び不純物半導体部１２６が、画素電極１２２とで層間絶縁層１２０の表面を覆う被覆部材１２１の上で画素ごとに分離または除去されている。その分離または除去の際、被覆部材１２１がエッチングストッパー層として働くこととなる。そのため、層間絶縁層１２０がドライエッチングのスピーシーズに晒されることなく、有機材料による変換素子への汚染を抑制することが可能となる。そして、電極配線１４、変換素子１２、及び、被覆部材１２１を覆うように、パッシベーション層１２８が設けられている。
【００１５】
次に、図２〜図３を用いて、第１の実施形態における検出装置の製造方法について説明する。特に画素電極１２２を形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図２（ａ），図２（ｃ），図３（ａ），図３（ｃ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。図２（ｂ），図２（ｄ），図３（ｂ），図３（ｄ）は、それぞれ図１（ａ）の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。
【００１６】
まず、絶縁性の基板１００の上に、ＴＦＴ１３が設けられており、ＴＦＴ１３を覆うように保護膜が成膜される。そして、ＴＦＴ１３及び保護膜を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機絶縁材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、所望のマスクを用いて、露光、現像処理により、コンタクトホールを備えた保護層１３７及び層間絶縁層１２０が形成される。次に、図２（ａ）に示す工程では、層間絶縁層１２０を覆うように、導電膜を成膜する。そして、図２（ｂ）に示すマスクを用いて導電膜をエッチングして、変換素子の画素電極１２２を形成する。なお、本実施形態では、導電膜としてＩＴＯからなる非晶質な透明導電性酸化物膜を用いており、図２（ｂ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、変換素子の画素電極１２２を形成している。更に、フッ酸系のエッチング液を用いてウエットエッチングを行い、画素電極１２２の表面酸化物の除去を行ってもよい。
【００１７】
次に、図２（ｃ）に示す工程では、層間絶縁層１２０及び画素電極１２２を覆うように、窒化シリコン膜や酸化シリコン等の無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図２（ｄ）に示すマスクを用いて絶縁膜をエッチングして、層間絶縁層１２０の表面のうち画素電極１２２で覆われていない領域を覆うように、被覆部材１２１を形成する。これにより、層間絶縁層１２０は、被覆部材１２１と画素電極１２２によって、表面が覆われることとなる。なお、本実施形態では、無機絶縁材料を用いて被覆部材１２１を形成する例を示したが、本発明はそれに限定されるものではなく、表面を覆うことができる無機膜であればよい。例えば、被覆部材１２１のうち、画素電極１２２及び不純物半導体部１２３と接する領域を無機絶縁材料で形成し、その他の領域をＩＴＯ、Ａｌ、Ｃｕ等の無機導電材料で形成してもよい。また、本実施形態では、層間絶縁層１２０のコンタクトホールにおいて、保護層１３７の段差及び層間絶縁層１２０の段差を覆うように、被覆部材１２１が形成されている。これにより、第２主電極１３６や保護層１３７が、エッチングに晒されることを抑制し、第２主電極１３６や保護層１３７を保護することが可能となる。
【００１８】
次に、図３（ａ）に示す工程では、被覆部材１２１及び画素電極１２２を覆うように、第１導電型の不純物半導体膜１２３’として、５価の元素であるリンを不純物として混入したｎ型の非晶質シリコンの膜をプラズマＣＶＤ法により成膜する。具体的には、主原料ガスとしてのＳｉＨ４と、副原料ガスとしてのＰＨ３と、希釈ガスとしてのＨ２と、を使用するプラズマＣＶＤ装置を使用する。ここで、第１導電型の不純物半導体膜１２３’の成膜時に、透明導電性酸化物の表面が還元され、透明導電性酸化物の表面に凹凸が生成され得る。この凹凸が大きくなり過ぎると、成膜される不純物半導体膜１２３’に欠陥等の不良が発生し、不良に起因する暗電流の影響が生じるおそれがある。そこで、透明導電性酸化物の表面を還元するエネルギーを抑制するように、不純物半導体膜１２３’の成膜を行う。透明導電性酸化物の表面を還元するエネルギーを抑制するように不純物半導体膜１２３’の成膜を行うと、不純物半導体膜１２３’中の不純物であるリンの濃度が低くなる。つまり、不純物半導体部１２３となる不純物半導体膜１２３’のうち透明導電性酸化物と接する箇所を含む第１領域における不純物の濃度が、透明導電性酸化物の表面の還元を抑制できるエネルギーで形成された、低いことが望ましい。ただし、そのような不純物半導体膜１２３’の成膜を不純物半導体部１２３に対して全域で行ってしまうと、不純物半導体部１２３全域で不純物の濃度が低いものとなり、ＰＩＮ型フォトダイオードの逆バイアス時の逆方向飽和電流、すなわち暗電流が増大する。また、不純物半導体部１２３の不純物の濃度が低いと、不純物半導体部１２３の比抵抗が増大してしまう。そのため、不純物半導体部１２３全域で見た際には、十分な不純物の濃度が確保されていることが望ましい。そこで、不純物半導体膜１２３’のうち第１領域よりも後に成膜された第２領域における不純物の濃度は、暗電流の増大及び比抵抗の増大を抑制できるように高いものであることが望ましい。すなわち、不純物半導体膜１２３’のうち透明導電性酸化物と接する箇所を含む第１領域における不純物の濃度が、第１領域よりも後に成膜された第２領域における不純物の濃度より低くなるように、不純物半導体膜１２３’を成膜することが望ましい。主原料ガスと、副原料ガスと、希釈ガスと、を使用するＣＶＤ法でこのような不純物半導体膜１２３’を成膜する第１の例は、第１領域を成膜する際の主原料ガスの分圧を、第２領域を成膜する際の主原料ガスの分圧よりも高くする。第２の例は、成膜温度を制御することが挙げられる。具体的には、第１領域を成膜する際の成膜温度を、第２領域を成膜する際の成膜温度より低くする。第１の例と第２の例では、不純物半導体膜の成膜レートが高まり、透明導電性酸化物が成膜中に露出している時間を短くすることができ、透明導電性酸化物の表面の還元を抑制することが可能となる。第３の例は、ＣＶＤ法で第１領域を成膜する際にＣＶＤ装置のアノード電極とカソード電極の間に投入する電力（ＲＦパワー）を、第２領域を成膜する際に投入する電力よりも低くする。なお、本実施形態では、ＣＶＤ装置としてプラズマＣＶＤ装置を用いている。第２の例と第３の例では、主原料ガスであるＳｉＨ４、副原料ガスであるＰＨ３、希釈ガスであるＨ２、又は、それらを基に生成された各種イオンを介して、透明導電性酸化物の表面に与えられるエネルギーが低くなる。それにより、透明導電性酸化物の表面の還元を抑制することが可能となる。このように不純物半導体膜１２３’を成膜する上記条件の制御を行うことにより、第１領域における不純物の濃度が低く、第１領域よりも後に成膜された第２領域における不純物の濃度が高くなるような、不純物半導体膜１２３を成膜することが可能となる。ここで、第１領域の第１導電型の不純物であるリンの濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）解析で１．０×１０２１［ａｔｏｍｓ／ｃｃ］未満が望ましい。この場合、第１領域の電気伝導度は、５．０×１０−４［（Ωｃｍ）−１］未満となり、活性化エネルギーが０．３［ｅＶ］未満となる。また、不純物の濃度と非晶質シリコン中の水素の濃度には相関があるため、第１領域の水素の濃度はＳＩＭＳ解析で１．０×１０２２［ａｔｏｍｓ／ｃｃ］以上となる。また、第２領域のリンの濃度は、ＳＩＭＳ解析で１．０×１０２１［ａｔｏｍｓ／ｃｃ］以上が望ましい。この場合、第２領域の電気伝導度は５．０×１０−４［（Ωｃｍ）−１］以上となり、第２領域の活性化エネルギーが１．０×１０２２［ｅＶ］以上となり、第２領域の水素の濃度は１．０×１０２２［ａｔｏｍｓ／ｃｃ］未満となる。第１〜３の例に挙げた条件の制御は、徐々に行われてもよく、また、ある時点で瞬時に行われてもよい。すなわち、不純物半導体膜１２３’の不純物の濃度は、徐々に変化してもよく、また、急峻に変化してもよい。急峻に変化した場合、不純物半導体膜は多層構造となり、例えば図４に示すような、第１不純物半導体層１２３ａと第２不純物半導体層１２４によって不純物半導体部が構成される。この場合、まず、画素電極１２２となる透明導電性酸化物に接して第１不純物半導体層１２３ａとなる第１不純物半導体膜を成膜する。次に、第１不純物半導体膜に、第１不純物半導体膜と同じ極性の第２不純物半導体膜を成膜することにより、透明導電性酸化物を覆って前記不純物半導体部となる不純物半導体膜が成膜されることとなる。
【００１９】
図３（ａ）に戻り、不純物半導体膜１２３’に続き、非晶質シリコン膜からなる半導体膜１２５’と、第２導電型の不純物半導体膜１２６’として３価の元素であるボロンを不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。
【００２０】
次に、不純物半導体膜１２６’を覆うように、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図３（ｂ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。
【００２１】
なお、不純物半導体膜１２３’の成膜に際して、層間絶縁層１２０が被覆部材１２１と画素電極１２２によって覆われていない場合、層間絶縁層１２０がプラズマに晒されてしまう。有機材料からなる層間絶縁層１２０がこのプラズマに晒されると、有機材料が飛散して不純物半導体膜１２３’に混入する場合がある。そこで、本実施形態では、層間絶縁層１２０を被覆部材１２１と画素電極１２２とで覆い、不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、有機材料が飛散して不純物半導体膜１２３’へ混入することを防止することができる。
【００２２】
次に、図３（ｃ）に示す工程では、不純物半導体膜１２６’及び電極配線１４を覆うように、スパッタリング法により透明導電性酸化物の膜を成膜する。次に、図３（ｄ）に示すマスクを用いて透明導電性酸化物の膜をウエットエッチングして、変換素子１２の対向電極１２７を形成する。そして、同じ図３（ｄ）に示すマスクを用いて不純物半導体膜１２６’と半導体膜１２５’と不純物半導体膜１２３’とをドライエッチングにより除去することにより、１画素ごとに変換素子１２を素子分離する。素子分離された変換素子１２には、不純物半導体部１２６、半導体部１２５、不純物半導体部１２３が形成される。このドライエッチングによる画素分離は、被覆部材１２１の上で行われる。その為、被覆部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層１２０が晒されることなく、有機材料による各層への汚染を防止することが可能となる。また、画素電極１２２は不純物半導体部１２３によって覆われた形状となる。そのため、画素電極１２２と半導体層１２４と直接接続するショットキー接続を持たない構成となる。なお、本実施形態では、対向電極１２６の材料として透明導電性酸化物を用いたが、本発明はそれに限定されるものではなく、導電膜であればよい。例えば、変換素子として放射線を直接電荷に変換する素子を用いる場合には、Ａｌ等の放射線を透過しやすい導電膜を用いることができる。そして、変換素子１２及び被覆部材１２１を覆うように、パッシベーション層１２８を形成し、図１（ｂ）に示す構成が得られる。
【００２３】
（第２の実施形態）
次に、図５（ａ）及び（ｂ）を用いて第２の実施形態に係る検出装置について説明する。図５（ａ）は検出装置を構成する１画素の平面模式図であり、図５（ｂ）は図５（ａ）のＢ−Ｂ’における断面模式図である。なお、図５（ａ）では、簡便化の為、変換素子については画素電極のみを示している。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
【００２４】
本実施形態では、図４に示す第１の実施形態の構成に加えて、画素電極１２２の表面の一部の上に、金属部材１２９が設けられている。金属部材１２９は、不純物半導体部の第２領域である、第２不純物半導体層１２４と、画素電極１２２と、に直接接するように配置されている。第１の実施形態でも説明した通り、透明導電性酸化物の表面の還元を抑制するために、不純物半導体部の第１領域である第１不純物半導体層１２３ａの不純物の濃度を低くすると、キャリアの移動度が低下し得る。そこで本実施形態では、第１領域よりも不純物濃度の高い第２領域である第２不純物半導体層１２４が、画素電極１２２に接して備えられた金属部材１２９に直接接するように、設けられている。これにより、第１不純物半導体層１２３ａによるキャリアの移動度の低下を抑制できる。また、金属部材１２９に使用される金属材料は、一般的に、不純物の濃度の高い不純物半導体層に対する密着性や、不純物半導体膜の成膜に対する耐久性が透明導電性酸化物より高いため、より特性の安定した変換素子が得られることとなる。金属部材１２９の材料としては、Ａｌ，Ｃｕ，Ｍｏ，Ｗやその合金、或いは複数の材料を積層したものを用いることができるが、本実施形態では、不純物半導体層１２４と抵抗性接続可能なＭｏを用いている。
【００２５】
次に、図６（ａ）〜（ｆ）を用いて、第２の実施形態における検出装置の製造方法について説明する。なお、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。特に、画素電極１２２を形成する工程までは図２（ａ）及び（ｂ）を用いて説明したものと、被覆部材１２１及び第１領域を形成した後の工程は図３（ａ）〜（ｄ）を用いて説明したものと、それぞれ同様であるため、それ以外の工程について説明する。なお、図６（ａ），図６（ｃ），図６（ｅ）は、それぞれ図５（ａ）のＢ−Ｂ’に対応する位置の各工程における断面模式図である。図６（ｂ），図６（ｄ），図６（ｆ）は、それぞれ図５（ａ）の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。
【００２６】
図６（ａ）に示す工程では、図２（ａ）のように形成された層間絶縁層１２０及び画素電極１２２を覆うように、第１導電型の不純物半導体膜１２３’ａとして、５価の元素であるリンを不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。不純物半導体膜１２３’ａの成膜の条件は、第１の実施形態の不純物半導体膜１２３’の第１領域又は第１不純物半導体膜１２３’と同様である。次に、同じ図６（ｂ）に示すマスクを用いて不純物半導体膜１２３’ａをドライエッチングにより除去し、第１不純物半導体層１２３ａを形成する。
【００２７】
次に、図６（ｃ）に示す工程では、層間絶縁層１２０、画素電極１２２、及び、第１不純物半導体層１２３ａを覆うように、スパッタリング法によりＭｏを含む金属膜を成膜する。そして、図６（ｄ）に示すマスクを用いて金属膜をウエットエッチングし、金属部材１２９を形成する。
【００２８】
次に、図６（ｅ）に示す工程では、層間絶縁層１２０、画素電極１２２、第１不純物半導体層１２３ａ、及び、金属部材１２９ａを覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図６（ｆ）に示すマスクを用いて絶縁膜をエッチングして、層間絶縁層１２０の表面のうち画素電極１２２で覆われていない領域を覆うように、被覆部材１２１を形成する。その後、画素電極１２２、第１不純物半導体層１２３ａ、金属部材１２９ａ、及び、被覆部材１２１を覆うように、第１導電型の不純物半導体膜１２４’として、５価の元素であるリンを不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。不純物半導体膜１２４’の成膜の条件は、第１の実施形態の不純物半導体膜１２３’の第２領域又は第２不純物半導体膜１２４’と同様である。これにより、画素電極１２２の透明導電性酸化物に接する金属部材１２９に接するように、不純物半導体層の第２領域となる不純物半導体膜１２４’が成膜される。その後、図３（ａ）〜（ｄ）を用いて説明した半導体膜１２５’を成膜する以降の工程と同様の工程を行い、図５（ｂ）に示す構成が得られる。
【００２９】
（第３の実施形態）
次に、図７（ａ）及び（ｂ）を用いて第３の実施形態に係る検出装置について説明する。図７（ａ）は検出装置を構成する１画素の平面模式図であり、図７（ｂ）は図７（ａ）のＣ−Ｃ’における断面模式図である。なお、図７（ａ）では、簡便化の為、変換素子については画素電極のみを示している。なお、第１の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
【００３０】
本実施形態では、図１（ａ）及び（ｂ）に示す第１の実施形態の半導体部１２５に替えて、半導体膜１２５’をそのまま半導体部として用いている。また、第２導電型の不純物半導体部１２７に替えて、不純物半導体膜１２６’をそのまま第２導電型の不純物半導体部として用いている。すなわち、変換素子１２の半導体部及び第２導電型の不純物半導体部が、画素毎に分離されていない構成となっている。
【００３１】
次に、図８（ａ）〜（ｆ）を用いて、第３の実施形態における検出装置の製造方法について説明する。なお、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。特に、画素電極１２２及び被覆部材１２１を形成する工程までは図２（ａ）〜（ｄ）を用いて説明したもの同様であるため、それ以外の工程について説明する。なお、図８（ａ），図８（ｃ），図８（ｅ）は、それぞれ図７（ａ）のＣ−Ｃ’に対応する位置の各工程における断面模式図である。図８（ｂ），図８（ｄ），図８（ｆ）は、それぞれ図７（ａ）の画素において、各工程で使用されるフォトマスクのマスクパターンの平面模式図である。
【００３２】
図８（ａ）に示す工程では、第１の実施形態と同様に、被覆部材１２１及び画素電極１２２を覆うように、第１導電型の不純物半導体膜１２３’として、５価の元素であるリンを不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。そして、図８（ｂ）に示すマスクを用いて不純物半導体膜１２３’をドライエッチングにより除去することにより、１画素ごとに分離された第１導電型の不純物半導体部１２３を形成する。
【００３３】
次に、図８（ｃ）に示す工程では、不純物半導体部１２３及び被覆部材１２１を覆うように、非晶質シリコン膜からなる半導体膜１２５’  をプラズマＣＶＤ法によりこの順に成膜する。続いて、第２導電型の不純物半導体膜１２６’として３価の元素であるボロンを不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次に、不純物半導体膜１２６’を覆うように、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図８（ｄ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。
【００３４】
次に、図８（ｅ）に示す工程では、不純物半導体膜１２６’及び電極配線１４を覆うように、スパッタリング法により透明導電性酸化物の膜を成膜する。次に、図３（ｄ）に示すマスクを用いて透明導電性酸化物の膜をウエットエッチングして、変換素子１２の対向電極１２７を形成する。そして、不純物半導体膜１２６’及び対向電極１２７を覆うように、パッシベーション層１２８を形成し、図７（ｂ）に示す構成が得られる。なお、本実施形態では、対向電極１２７を画素毎に分離したが、それに限定されるものではなく、対向電極１２７は画素毎に分離されていなくてもよい。
【００３５】
（応用実施形態）
次に、図９を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
【００３６】
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる各変換素子に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００３７】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【符号の説明】
【００３８】
１１  画素
１２  変換素子
１３  スイッチ素子
１４  電極配線
１５  制御配線
１６  信号配線
１００  基板
１２０  層間絶縁層
１２１  被覆部材
１２２  画素電極
１２３’  第１導電型の不純物半導体膜
１２５’  半導体膜
１２６’  第２導電型の不純物半導体膜
１２７  対向電極
【図１】
2014225524.tif 000003
【図２】
2014225524.tif 000004
【図３】
2014225524.tif 000005
【図４】
2014225524.tif 000006
【図５】
2014225524.tif 000007
【図６】
2014225524.tif 000008
【図７】
2014225524.tif 000009
【図８】
2014225524.tif 000010
【図９】
2014225524.tif 000011