(57)【要約】【課題】劣化度合いの表示可能な通信用ＳＰＤにおける小型化を図る。【解決手段】通信用ＳＰＤ１は、外線側ＳＰＤ端子ｌ１，ｌ２に雷サージが印加されると動作して雷サージ電流をアース端子Ｅへ放流する防護部２０と、前記雷サージ電流を検出してこの検出結果に応じた検出電流を出力する雷サージ検出手段３０と、前記検出電流に基づいて前記防護部２０の劣化度合いを算出する検出電流処理部４０と、前記劣化度合いを表示する表示部５０と、を備えている。サージ検出手段３０は、ＳＰＤアース線３４と、このＳＰＤアース線３４の近傍に配置され、雷サージ電流を検出して検出電流を出力する検出インダクタ３１と、を備えた小型部品である。そして、防護部２０、雷サージ検出手段３０、検出電流処理部４０、電池４３、及び表示部５０をケース１０に収容する構成にしたので、ＳＰＤ１を小型化できる。【選択図】図１
2014099276.tif 000002
【特許請求の範囲】
【請求項１】
少なくともアレスタ又はバリスタを有し、雷サージが侵入すると動作して前記雷サージを処理して機器を保護する防護部と、
外線側の通信線を前記防護部に接続するための外線側ＳＰＤ端子、機器側の通信線を前記防護部に接続するための機器側ＳＰＤ端子、及び前記防護部で処理した雷サージ電流を放流するためのアース端子と、
前記雷サージ電流を検出してこの検出結果に応じた検出電流を出力する雷サージ検出手段と、
前記検出電流を電圧に変換して検出電圧を生成し、前記検出電圧に基づいて前記防護部の動作回数を計数し、前記検出電圧の大きさ及び前記動作回数に基づいて前記防護部の劣化度合いを算出する検出電流処理部と、
前記劣化度合いを表示する表示部と、を備え、
前記防護部、前記雷サージ検出手段、及び前記検出電流処理部がケース内に収容された通信用サージ防護デバイスであって、
前記サージ検出手段は、
前記防護部と前記アース端子との間に敷設されたＳＰＤアース線と、
前記ＳＰＤアース線の近傍に配置されたコア及び巻線を有し、前記雷サージ電流を検出して前記検出電流を出力する検出インダクタと、
を備えたことを特徴とする通信用サージ防護デバイス。
【請求項２】
前記雷サージ検出手段は、
前記コアに前記巻線が巻装されることによって前記検出インダクタの外周面に形成された巻線層と、前記ＳＰＤアース線とが、点接触又は面接触するように配置されていることを特徴とする請求項１記載の通信用サージ防護デバイス。
【請求項３】
前記雷サージ検出手段は、
前記検出インダクタにおける前記巻線の中心軸である巻線軸と、前記ＳＰＤアース線とが、略直交するように配置されていることを特徴とする請求項１又は２記載の通信用サージ防護デバイス。
【請求項４】
前記コアは、フェライト又はその他の透磁率の大きい強磁性体であることを特徴とする請求項１〜３のいずれか１項に記載の通信用サージ防護デバイス。
【請求項５】
前記検出電流処理部は、
前記検出電流を電圧に変換して前記検出電圧を生成し、前記検出電圧の電圧波形を時間軸に対して引き延ばし処理を行って変形処理波形電圧を出力する波形処理部と、
前記変形処理波形電圧に基づいて前記防護部の前記動作回数を計数し、前記変形処理波形電圧の大きさ及び前記動作回数に基づき、前記防護部の前記劣化度合いを算出する演算制御部と、
を有することを特徴とする請求項１〜４のいずれか１項に記載の通信用サージ防護デバイス。
【請求項６】
前記ケースは、先端側及び後端側を有し、前記先端側にはジャック挿入部が突設され、前記後端側には把持部が設けられており、
前記ジャック挿入部には、前記外線側ＳＰＤ端子及び前記機器側ＳＰＤ端子が設けられ、
前記ケースの先端側又は前記ジャック挿入部には、前記アース端子が取り付けられ、
前記把持部には、前記劣化度合いを視認可能に表示する前記表示部が設けられていることを特徴とする請求項１〜５のいずれか１項に記載の通信用サージ防護デバイス。
【請求項７】
前記ケース内及び前記把持部内には回路基板が収容され、
前記回路基板上には、前記防護部と、前記雷サージ検出手段と、前記検出電流処理部と、前記検出電流処理部及び前記表示部に対して駆動電力を供給する電池と、前記表示部を構成する発光素子と、が搭載されていることを特徴とする請求項６記載の通信用サージ防護デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、落雷等による雷サージから設備機器を保護するための通信用のサージ防護デバイス（以下「ＳＰＤ」という。）に係り、例えば、雷サージ検出機能・劣化度合い算出機能・劣化度合い表示部を組み込みつつ小型化を実現した通信用ＳＰＤに関するものである。
【背景技術】
【０００２】
ＳＰＤは、雷サージを処理し続けることにより、或いは、経年変化により劣化していく。ＳＰＤが完全に劣化すると、保護機能が失われてしまうので、定期的にメンテナンス（状態確認や交換）を行っている。メンテナンスが容易に行えるよう、ＳＰＤには、劣化表示機能を有しているものがある。
【０００３】
例えば、特許文献１に記載されたＳＰＤでは、これが完全に劣化した場合、劣化した旨を表示する機能を有している。即ち、ＳＰＤ内に設けられたバリスタの発熱により、切り離し機構が動作すると、その動作に機構的に連動して表示部が赤色になり、劣化の状態が表示される。
【０００４】
しかし、劣化したＳＰＤは、保護機能を失っているので、劣化してからメンテナンス交換するのはベストではない。できれば、
・ＳＰＤが何回くらい動作したのか把握したり（動作回数表示）、
・ＳＰＤが完全に劣化する前に、ＳＰＤがどの程度劣化しているのか（ＳＰＤの劣化度合い）についても把握できると良い。
【０００５】
そして、メンテナンス時に、
・かなり動作したＳＰＤについては交換してしまったり、
・動作回数が少なかったとしても、大きな雷サージが数回入ったことにより、ＳＰＤの劣化が相当程度進んでいる旨の表示（いわゆる交換推奨表示）が示されたＳＰＤについては、交換推奨表示が示されている間に交換してしまいたい、つまり、劣化する前に交換してしまいたい、という要望があった。
【０００６】
このような要望により、例えば、特許文献２では、主として電源用ＳＰＤにおいて、
・動作回数表示機能を付けたり、
・例え動作回数が少なかったとしても、大きな雷サージを処理した場合には、警報表示を出すような提案がされている。
【０００７】
又、従来の電源用ＳＰＤでは、雷サージ電流検出部品として、例えば、変流器（以下「ＣＴ」という。）が使用されている。
【０００８】
図１２は、従来の電源用ＳＰＤに内蔵されるＣＴの構造を示す概略の斜視図である。
このＣＴ１００では、リング状のコア１１０に巻線１１１が巻装されており、この巻線１１１の両端の巻線端子１１１ａ及び１１１ｂが、開放されている。なお、図示しないが、巻線端子１１１ａと巻線端子１１１ｂとにより形成されている開放端には、抵抗を接続することとなる。又、リング状のコア１１０の中心孔には、ＳＰＤアース線１２０が挿通されている。
【０００９】
そして、ＳＰＤアース線１２０に雷サージ電流が流れると、巻線端子１１１ａと巻線端子１１１ｂとの間には抵抗が接続されているので、巻線端子１１１ａと巻線端子１１１ｂとの間（即ち、抵抗の両端間）に電圧が生じることとなり、この抵抗の両端間に生じる電圧値を計測することにより、ＳＰＤアース線１２０に流れた雷サージ電流の大きさを算出するようになっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−５９８８８号公報
【特許文献２】特開２０１２−１０４５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のＳＰＤでは、以下のような課題があった。
ＳＰＤにおいて、動作回数表示機能や、劣化度合い判定部をＳＰＤの本体内に組み込むとすると、ＣＴ等の雷サージ電流検出部品や、中央処理装置（以下「ＣＰＵ」という。）等の電気回路部品を内蔵させることとなる。
【００１２】
例えば、特許文献２に記載された主として電源用ＳＰＤの場合は、分電盤の中や専用のＳＰＤ盤の中に配設され、又、電源線の布設数が少ないこともあり、設置スペースが広い。そのため、ＳＰＤ自体の大きさを大きめに設計できるので、ＣＴ等の雷サージ電流検出部品や、ＣＰＵ等の電気回路部品を内蔵させることが可能である。しかし、図１２に示すように、電源用ＳＰＤのＳＰＤアース線１２０に流れる雷サージ電流は大きいため、そのＳＰＤアース線１２０が太く、リング状のコア１１０の径も大きい。そのため、従来の電源用ＳＰＤに内蔵されるＣＴ１００の外径は、例えば、４０ｍｍφ程度の大型のものも存在する。
【００１３】
これに対して、通信用ＳＰＤの場合、通信線は数十回線、数百回線敷設されるので、狭いスペースに数多くＳＰＤを配設する必要があり、ＳＰＤ自体が小型であることが要求される。つまり、通信用ＳＰＤのように設置スペースが狭いものでは、ＳＰＤ自体の大きさが小型であることが要求されるので、電源用ＳＰＤと同様のＣＴ等の雷サージ電流検出部品や、ＣＰＵ等の電気回路部品をＳＰＤ内に内蔵させることは、大型化を招くので、小型化が困難である。
【００１４】
そこで、通信用ＳＰＤに内蔵させる雷サージ電流検出部品の構造に関し、例えば、前述した従来の電源用ＳＰＤに内蔵させる雷サージ検出部品と同様の構造（即ち、図１２に示すように、リング状のコア１１０に巻線１１１を巻装し、コア１１０の中心孔にＳＰＤアース線１２０を挿通する構造）とし、この構造を単純に縮小して小型化を図るような対策が考えられる。
【００１５】
しかしながら、この構造を縮小していくと、必然的にコア１１０の中心孔の径が小さくなっていくことから、コア１１０に巻線１１１を巻装することができなくなる限界点に達してしまうと共に、中心孔にＳＰＤアース線１２０を挿通できなくなる限界点にも達してしまうという問題が生じる。このように、この対策による小型化には限界があり、要求される雷サージ電流検出部品のサイズを満たすことができず、従って、この対策を採用することができなかった。
【００１６】
本発明は、このような従来の課題を解決して、雷サージ検出機能・劣化度合い算出機能・劣化度合い表示部を組み込みつつ小型化を実現した通信用ＳＰＤを提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の通信用ＳＰＤは、少なくともアレスタ又はバリスタを有し、雷サージが侵入すると動作して前記雷サージを処理して機器を保護する防護部と、外線側の通信線を前記防護部に接続するための外線側ＳＰＤ端子、機器側の通信線を前記防護部に接続するための機器側ＳＰＤ端子、及び前記防護部で処理した雷サージ電流を放流するためのアース端子と、前記雷サージ電流を検出してこの検出結果に応じた検出電流を出力する雷サージ検出手段と、前記検出電流を電圧に変換して検出電圧を生成し、前記検出電圧に基づいて前記防護部の動作回数を計数し、前記検出電圧の大きさ及び前記動作回数に基づいて前記防護部の劣化度合いを算出する検出電流処理部と、前記劣化度合いを表示する表示部と、を備え、前記防護部、前記雷サージ検出手段、及び前記検出電流処理部がケース内に収容されている。
【００１８】
前記サージ検出手段は、前記防護部と前記アース端子との間に敷設されたＳＰＤアース線と、前記ＳＰＤアース線の近傍に配置されたコア及び巻線を有し、前記雷サージ電流を検出して前記検出電流を出力する検出インダクタと、を備えている。
【００１９】
前記雷サージ検出手段は、例えば、前記コアに前記巻線が巻装されることによって前記検出インダクタの外周面に形成された巻線層と、前記ＳＰＤアース線とが、点接触又は面接触するように配置されている。
【００２０】
又、前記雷サージ検出手段は、例えば、前記検出インダクタにおける前記巻線の中心軸である巻線軸と、前記ＳＰＤアース線とが、略直交するように配置されている。
ここで、前記コアは、例えば、フェライト又はその他の透磁率の大きい強磁性体である。
【００２１】
前記検出電流処理部は、例えば、前記検出電流を電圧に変換して前記検出電圧を生成し、前記検出電圧の電圧波形を時間軸に対して引き延ばし処理を行って変形処理波形電圧を出力する波形処理部と、前記変形処理波形電圧に基づいて前記防護部の前記動作回数を計数し、前記変形処理波形電圧の大きさ及び前記動作回数に基づき、前記防護部の前記劣化度合いを算出する演算制御部と、を有している。
【００２２】
前記ケースは、例えば、先端側及び後端側を有し、前記先端側にはジャック挿入部が突設され、前記後端側には把持部が設けられており、前記ジャック挿入部には、前記外線側ＳＰＤ端子及び前記機器側ＳＰＤ端子が設けられ、前記ケースの先端側又は前記ジャック挿入部には、前記アース端子が取り付けられ、前記把持部には、前記劣化度合いを視認可能に表示する前記表示部が設けられている。
【００２３】
又、本発明の通信用ＳＰＤでは、例えば、前記ケース内及び前記把持部内には回路基板が収容され、前記回路基板上には、前記防護部と、前記雷サージ検出手段と、前記検出電流処理部と、前記検出電流処理部及び前記表示部に対して駆動電力を供給する電池と、前記表示部を構成する発光素子と、が搭載されている。
【発明の効果】
【００２４】
本発明の通信用ＳＰＤによれば、次の（Ａ）〜（Ｃ）のような効果がある。
（Ａ）  ＳＰＤに内蔵する雷サージ検出手段の構造に関し、検出インダクタを、例えば強磁性体からなるコアと、このコアに巻装する巻線とから構成すると共に、ＳＰＤアース線を、検出インダクタの近傍に配置し（例えば、ＳＰＤアース線を、検出インダクタに巻線が巻装されることによって検出インダクタの外周面に形成された巻線層に点接触又は面接触するように配置し）、且つ、検出インダクタの巻線の中心軸である巻線軸に対して略直交する方向に配置するようにしたので、検出インダクタを、要求されるサイズまで十分に小型化することができると共に、ＳＰＤアース線に流れる雷サージ電流を効率的且つ効果的に検出することができる。
【００２５】
なお、従来の雷サージ検出手段（例えば、電源用ＳＰＤに内蔵されるＣＴ）の外径は、前述したように、４０ｍｍφ程度の大きなものであったが、本発明によれば、雷サージ検出手段の外径を５ｍｍφ程度にまで小さくすることが可能となり、その結果、雷サージ検出手段を大幅に小型化することができる。
【００２６】
（Ｂ）  前記（Ａ）のように、雷サージ検出手段を構成する検出インダクタを小型に設計できるので、防護部、雷サージ検出手段、検出電流処理部、表示部、及び電池を収容するケースも小型に設計することができる。これにより、ＳＰＤを小型化することができるので、通信線が多数敷設される狭い場所においても、ＳＰＤを多数設置することが可能である。
【００２７】
（Ｃ）  ＳＰＤが繰り返し雷サージ電圧にさらされることによる劣化を監視し、スイッチ操作に応答して、表示部により、劣化度合い（例えば、正常、交換推奨、劣化）を表示する構成にしたので、劣化度合いの進んでいるＳＰＤ（交換推奨や劣化の旨が表示されているＳＰＤ）のメンテナンスを簡単且つ的確に行うことができる。特に、表示部は、ＳＰＤをジャック等に対して挿脱する際に手で把持するための把持部に設けたので、ケースの長手方向は大きくなるが、ケースの短手方向が大きくならないので、狭いスペースに数多くＳＰＤを配設することが可能である。しかも、表示部の表示状態は、把持部の外側から目視できるので、メンテナンスの作業が容易になる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の実施例１における通信用ＳＰＤを示す構成図である。
【図２】図２は図１（ａ）のＳＰＤを左側から見た斜視図である。
【図３】図３は図１（ａ）のＳＰＤ１の内部構造を示す斜視図である。
【図４】図４は図３のＳＰＤ１の内部構造を示す正面図である。
【図５】図５は図３（ａ）及び図４中の電子部品が搭載された回路基板を示す斜視図である。
【図６】図６は図３（ｂ）及び図５（ｂ）中の雷サージ検出手段３０の構造例を示す概略の構成図である。
【図７】図７は図１（ａ）のＳＰＤ１の使用例を示す斜視図である。
【図８】図８は図７のＳＰＤ１が複数、切り分けモジュールへ挿入された状態を示す斜視図である。
【図９】図９は図７中の１つのＳＰＤ１及び１ブロックのジャック８０の構成を示す拡大図である。
【図１０】図１０は図９のＳＰＤ１をジャック８０へ挿入した状態を示す図である。
【図１１】図１１は実施例１における図１（ｄ）中の防護部２０の変形例を示す回路図である。
【図１２】図１２は従来の電源用ＳＰＤに内蔵されるＣＴの構造を示す概略の斜視図である。
【発明を実施するための形態】
【００２９】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００３０】
（実施例１の構成）
図１（ａ）〜（ｄ）は、本発明の実施例１における通信用ＳＰＤを示す構成図であり、同図（ａ）はＳＰＤの外観の斜視図、同図（ｂ）は同図（ａ）の左側面の拡大図、同図（ｃ）は同図（ａ）の右側面の拡大図、及び、同図（ｄ）はＳＰＤの回路構成図である。又、図２（ａ）、（ｂ）は、図１（ａ）のＳＰＤを左側から見た図であり、同図（ａ）は外観の斜視図、及び、同図（ｂ）は同図（ａ）中の電池カバーを開いた図である。
【００３１】
本実施例１の通信用ＳＰＤ１は、図１（ａ）〜（ｃ）、及び図２（ａ）、（ｂ）に示すように、回路部品を収容する絶縁性のケース１０を備えている。ケース１０は、略角筒形のケース本体１１を有し、このケース本体１１の先端側に、先端部断面が略十字形のジャック挿入部１２が突設され、更に、そのケース本体１１の後端側に、略角筒状の把持部１３が設けられている。把持部１３は、ＳＰＤ１を後述するジャックに対して挿脱する際にユーザが手で握る箇所である。ケース本体１１の後端部側面には、電池カバー１４が着脱自在に装着されている。
【００３２】
ケース本体１１の先端面において、ジャック挿入部１２の近傍には、溝状のアース端子挿入穴１５が形成されている。ジャック挿入部１２の略十字形箇所には、相互に絶縁された第１外線側ＳＰＤ端子ｌ１、第２外線側ＳＰＤ端子ｌ２、第１機器側ＳＰＤ端子ｔ１、及び第２機器側ＳＰＤ端子ｔ２が取り付けられている。第１外線側ＳＰＤ端子ｌ１及び第２外線側ＳＰＤ端子ｌ２は、外線側の通信線に接続される端子であり、図１（ｂ）のように左右に対向して配置されている。第１機器側ＳＰＤ端子ｔ１及び第２機器側ＳＰＤ端子ｔ２は、保護対象となる通信機器側の通信線に接続される端子であり、第１外線側ＳＰＤ端子ｌ１及び第２外線側ＳＰＤ端子ｌ２とは分離されて、図１（ｂ）のように左右に対向して配置されている。
【００３３】
ケース本体１１の後端側の把持部１３において、この把持部１３の後端面には、内部に収容された図示しない表示部を覆う劣化表示銘板１６が貼着されている。劣化表示銘板１６には、例えば、正常（緑）、交換推奨（黄）、及び劣化（赤）の文字と、この各文字の横に配置された３つの円形の表示窓と、が形成されている。ケース本体１１の後端面において、把持部１３の近傍には、ユーザが表示部の表示状態を操作するためのスイッチ（例えば、押しボタン式のスイッチ）１７が突設されている。
【００３４】
図１（ｄ）に示すように、ＳＰＤ１のケース１０内には、ＳＰＤ１の回路構成部品が収容されている。
【００３５】
ＳＰＤ１は、ジャック挿入部１２に取り付けられた第１外線側ＳＰＤ端子ｌ１、第２外線側ＳＰＤ端子ｌ２、第１機器側ＳＰＤ端子ｔ１、及び第２機器側ＳＰＤ端子ｔ２と、アース端子挿入穴１５内に取り付けられたアース端子Ｅと、を備えている。第１外線側ＳＰＤ端子ｌ１、アース端子Ｅ及び第２外線側ＳＰＤ端子ｌ２と、第１機器側ＳＰＤ端子ｔ１及び第２機器側ＳＰＤ端子ｔ２と、の間には、防護部２０が接続されている。防護部２０とアース端子Ｅとの間には、雷サージ検出手段３０が設けられている。サージ検出手段３０は、防護部２０とアース端子Ｅとの間に敷設されたＳＰＤアース線３４と、このＳＰＤアース線３４の近傍に配置された検出インダクタ３１と、により構成されている。検出インダクタ３１は、コア３２及び巻線３３を有している。巻線３３には、検出電流処理部４０が接続され、この検出電流処理部４０の出力側に、表示部５０が接続されている。
【００３６】
防護部２０は、図１（ｄ）の矢印で示すように、第１外線側ＳＰＤ端子ｌ１及び第２外線側ＳＰＤ端子ｌ２に、雷サージ電圧Ｖｓが印加されると放電（動作）して、雷サージ電流Ｉｓをアース端子Ｅへ放流する回路である。この防護部２０は、例えば、外線及び接地間の耐電圧を防護する三極管アレスタ２１と、過電流抑制用の２つのＰＴＣ（Positive  Temperature  Coefficient）サーミスタ２２，２３と、線間電圧抑制部２４と、により構成されている。ＰＴＣサーミスタ２２，２３は、温度の上昇に対して抵抗値が増大する正の温度係数を有するサーミスタであり、電流が流れると自己発熱によって抵抗値が増大し、電流が流れにくくなる電流制限機能を有している。
【００３７】
三極管アレスタ２１は、一方の電極が、接続点Ｎ１を介して第１外線側ＳＰＤ端子ｌ１に接続され、他方の電極が、接続点Ｎ２を介して第２外線側ＳＰＤ端子ｌ２に接続され、更に、中間電極が、ＳＰＤアース線３４を介してアース端子Ｅに接続されている。接続点Ｎ１は、ＰＴＣサーミスタ２２、及び接続点Ｎ３を介して、第１機器側ＳＰＤ端子ｔ１に接続されている。接続点Ｎ２は、ＰＴＣサーミスタ２３、及び接続点Ｎ４を介して、第２機器側ＳＰＤ端子ｔ２に接続されている。接続点Ｎ３と接続点Ｎ４との間には、線間電圧抑制部２４が接続されている。
【００３８】
線間電圧抑制部２４は、例えば、半導体型ダイオードである３つのＳＰダイオード２４ａ，２４ｂ，２４ｃにより構成されている。ＳＰダイ−ド２４ａは、このアノードが接続点Ｎ５に接続され、カソードが接続点Ｎ３に接続されている。接続点Ｎ５は、ＳＰダイオード２４ｂのアノード及びカソードを介して、接続点Ｎ４に接続されている。更に、接続点Ｎ５は、ＳＰダイオード２４ｃのアノード及びカソードを介して、アレスタ２１の中間電極側に接続されている。なお、ＳＰダイオード２４ａ，２４ｂ，２４ｃは、応答特性が非常に速いので、機器側への負担をより軽減できるが、高価という短所がある。このＳＰダイオード２４ａ，２４ｂ，２４ｃに代えて、ツェナーダイオード、バリスタ等の他の防護素子を用いても良い。
【００３９】
雷サージ検出手段３０は、アース端子Ｅから放流される雷サージ電流Ｉｓを検出してこの検出結果に応じた検出電流を出力するものであり、ＳＰＤアース線３４と検出インダクタ３１とにより構成されている。検出インダクタ３１は、ＳＰＤアース線３４に流れる雷サージ電流Ｉｓを検出して、この検出結果に応じた検出電流Ｉｄを図１（ｄ）中の矢印方向に出力するものであり、コア３２と、このコア３２に巻装され、検出電流Ｉｄを出力するための巻線３３と、を有している。巻線３３の一端は、検出電流処理部４０内の波形処理部４１に接続されると共に、この巻線３３の他端も、同様に検出電流処理部４０内の波形処理部４１に接続されている。
【００４０】
検出電流処理部４０は、検出インダクタ３１の巻線３３から出力される検出電流Ｉｄを電圧に変換して検出電圧を生成し、この検出電圧に基づいて防護部２０の動作回数を計数し、その検出電圧の大きさ及び動作回数に基づき、防護部２０の劣化の度合い（例えば、正常、交換推奨、劣化）を算出する回路である。この検出電流処理部４０は、例えば、検出電流Ｉｄを入力する波形処理部４１と、この出力側に接続された演算制御部４２と、により構成されている。
【００４１】
波形処理部４１は、例えば、入力される検出電流Ｉｄを電流／電圧変換回路により電圧に変換して検出電圧を生成し、この検出電圧の電圧波形を、抵抗及びコンデンサからなる時定数回路により、時間軸に対して引き延ばし処理を行って変形処理波形電圧Ｖｗを出力する回路である。演算制御部４２は、変形処理波形電圧Ｖｗに基づいて防護部２０の動作回数を計数し、その変形処理波形電圧Ｖｗの大きさ及びその動作回数に基づき、防護部２０の劣化の度合い（例えば、正常、交換推奨、劣化）を算出するものである。
【００４２】
この演算制御部４２は、例えば、変形処理波形電圧Ｖｗを入力する入力ポート４２ａと、この入力ポート４２ａに接続されたＣＰＵ４２ｂと、このＣＰＵ４２ｂに接続されたメモリ４２ｃ、データ入出力用の入出力ポート（以下「Ｉ／Ｏポート」という。）４２ｄ、及びデータ出力用の出力ポート４２ｅと、を有している。メモリ４２ｃは、電流検出処理用のプログラム、及び、ワークデータ等を記憶するものである。ＣＰＵ４２ｂは、メモリ４２ｃに記憶された電流検出処理用のプログラムに従って、検出電流処理部４０の全体をプログラム制御すると共に、演算機能を有している。
【００４３】
入力ポート４２ａには、スイッチ１７が接続されている。検出電流処理部４０には、電池（例えば、ボタン形電池）４２が接続され、更に、その検出電流処理部４０内の出力ポート４２ｅに、表示部５０が接続されている。電池４３は、検出電流処理部４０及び表示部５０に対して駆動電力を供給するものである。表示部５０は、ユーザのスイッチ１７の操作に応答して、外部から視認可能な状態で、出力ポート４２ｅから出力されるＳＰＤ１の状態（即ち、ＳＰＤ１の劣化度合いである正常、交換推奨、劣化）を表示するものであり、３つの発光素子（例えば、緑色発光ダイオード（以下「ＬＥＤ」という。）５１Ｇ、黄色ＬＥＤ５１Ｙ、及び赤色ＬＥＤ５１Ｒ）を有している。
【００４４】
これらの防護部２０、雷サージ検出手段３０、検出電流処理部４０、及び電池４３は、図１（ａ）のケース本体１１内に収容されている。表示部５０は、ケース本体１１の後端側の把持部１３内に収容されている。ＬＥＤ５１Ｇ，５１Ｙ，５１Ｒが点灯すると、この光が劣化表示銘板１６を通して外部から視認可能な構造になっている。
【００４５】
図３（ａ）、（ｂ）は、図１（ａ）のＳＰＤ１の内部構造を示す斜視図であり、同図（ａ）はＳＰＤ１の内部構造の全体を示す図、及び、同図（ｂ）は同図（ａ）中の雷サージ検出手段３０を示す拡大図である。図４は、図３のＳＰＤ１の内部構造を示す正面図である。更に、図５（ａ）、（ｂ）は、図３（ａ）及び図４中の電子部品が搭載された回路基板６０を示す斜視図であり、同図（ａ）は回路基板６０の全体を示す図、及び、同図（ｂ）は同図（ａ）中の雷サージ検出手段３０を示す拡大図である。
【００４６】
ケース１０におけるケース本体１１及び把持部１３内には、回路基板６０が取り付けられている。回路基板６０は、略長方形の板状をしており、この先端側に凹部６０ａが形成され、更に、その後端側に方形の突出部６０ｂが形成されている。凹部６０ａには、ジャック挿入部１２の後部側が挿入されて固定されている。突出部６０ｂは、把持部１３内に挿入され、この突出部６０ｂの裏面側に、表示部５０のＬＥＤ５１Ｇ，５１Ｙ，５１Ｒが固定されている。
【００４７】
回路基板６０の先端側において、凹部６０ａの近傍には、図３及び図４に示すように、略長方形の金具からなるアース端子Ｅが、回路基板６０の後端側の方向に延設され、このアース端子Ｅとケース本体１１の側面内壁との間に、アース端子挿入穴１５が形成されている。回路基板６０の先端側から中央部方向に、ＳＰダイオード２４ａ，２４ｂ，２４ｃからなる線間電圧抑制部２４、ＰＴＣサーミスタ２２，２３、及びアレスタ２１を有する防護部２０と、雷サージ検出手段３０を構成する検出インダクタ３１と、が配設されている。回路基板６０の中央部から後端側方向に、検出電流処理部４０と、電池４３に接触する電池端子６１と、スイッチ１７と、が配設されている。スイッチ１７の頭部は、ケース本体１１の後端面から突出している。ＳＰＤアース線３４は、検出インダクタ３１の近傍に敷設されている。
【００４８】
図６（ａ）〜（ｃ）は、図３（ｂ）及び図５（ｂ）中の雷サージ検出手段３０の構造例を示す概略の構成図である。この図６（ａ）〜（ｃ）には、検出インダクタ３１の構造や、この検出インダクタ３１とＳＰＤアース線３４との配置関係が示されている。
【００４９】
検出インダクタ３１は、例えば強磁性体により形成されるコア３２と、このコア３２に数十回程度巻装され、検出電流Ｉｄを出力するための巻線３３とを有している。巻線３３の両端の巻線端子３３ａ，３３ｂは、図１（ｄ）中の検出電流処理部４０内の波形処理部４１に接続されている。
【００５０】
図６（ａ）では、円柱形或いは円筒形のコア３２が、図６（ｂ）では、ドラム形のコア３２が、図６（ｃ）では、角柱形或いは角筒形のコア３２が、それぞれ示されている。一点鎖線で示されるＭＡは、巻線３３の中心軸を表す巻線軸である。そして、ＳＰＤアース線３４が、検出インダクタ３１の近傍、且つ、巻線軸ＭＡに対して直交する方向に配置されている。図６（ｃ）は、ＳＰＤアース線３４が回路基板６０の表面に導体パターンとして形成され、角柱形或いは角筒形の検出インダクタ３１がＳＰＤアース線３４の上部に載置された構造例である。
【００５１】
図６（ａ）〜（ｃ）のように、検出インダクタ３１を構成すると共に、ＳＰＤアース線３４と検出インダクタ３１とを配置して雷サージ検出手段３０を構成することにより、検出インダクタ３１が小型な形状でも、ＳＰＤアース線３４に流れる雷サージ電流Ｉｓを効率的・効果的に検出し、検出電流Ｉｄを巻線３３から出力することができるようになっている。
【００５２】
特に、ＳＰＤアース線３４の方向と、検出インダクタ３１の巻線軸ＭＡの方向と、を直交するように配置すると、最も効率的且つ効果的に雷サージ電流Ｉｓを検出することができる。しかし、両者を直交させなくても、感度は低下するものの、雷サージ電流Ｉｓを検出することは可能である。
【００５３】
又、ＳＰＤアース線３４と検出インダクタ３１とは、できるだけ近傍に配置することが好ましく、図６（ａ）、（ｂ）のように、両者が点接触するよう配置したり、或いは、図６（ｃ）のように、両者が面接触するように配置すると効果的である。前述の図３〜図５では、ＳＰＤアース線３４を、検出インダクタ３１の外周の半周程度に面接触するように配置しているが、全周に面接触するように配置しても良い。
以上のように構成されるＳＰＤ１の主たる電気的性能及び保護性能は、例えば、表１の通りである。
【００５４】
【表１】
2014099276.tif 000003
【００５５】
図７は、図１（ａ）のＳＰＤ１の使用例を示す斜視図である。更に、図８は、図７のＳＰＤ１が複数、切り分けモジュールへ挿入された状態を示す斜視図である。
【００５６】
図７に示すように、図１（ａ）のＳＰＤ１は、使用時において、例えば、図７中の矢印で示すように、切り分けモジュール７０へ挿脱自在に挿入される。切り分けモジュール７０は、ＳＰＤ１を差し込むための１ブロックのジャック８０が複数ブロック連結されて構成されている。なお、複数の切り分けモジュール７０は、これらの底部が、図示しない断面略Ｕ字形のマウントフレームに固定されることとなる。複数のＳＰＤ１が切り分けモジュール７０に挿入された状態が、図８に示されている。
【００５７】
図９（ａ）〜（ｃ）は、図７中の１つのＳＰＤ１及び１ブロックのジャック８０の構成を示す拡大図であり、同図（ａ）はＳＰＤ１をジャック８０へ挿入する際の斜視図、同図（ｂ）はＳＰＤ１をジャック８０へ挿入していない状態を示す一部省略断面図、及び、同図（ｃ）はジャック８０の結線イメージを示す図である。更に、図１０（ａ）〜（ｃ）は、図９のＳＰＤ１をジャック８０へ挿入した状態を示す図であり、同図（ａ）はＳＰＤ１をジャック８０へ挿入した状態を示す斜視図、同図（ｂ）はＳＰＤ１をジャック８０へ挿入した状態を示す一部省略断面図、及び、同図（ｃ）はジャック８０の結線イメージを示す図である。
【００５８】
図９（ａ）に示すように、１ブロックのジャック８０は、略立方体形の絶縁性のジャック本体８１を有している。ジャック本体８１の上面である平面には、通信線Ｗｌ１を挿入するための通信線挿入穴８２ｌ１、通信線Ｗｌ２を挿入するための通信線挿入穴８２ｌ２、通信線Ｗｔ１を挿入するための通信線挿入穴８２ｔ１、及び、通信線Ｗｔ２を挿入するための通信線挿入穴８２ｔ２が形成されている。４つの通信線挿入穴８２ｌ１，８２ｌ２，８２ｔ１，８２ｔ２の内部には、それぞれ、第１外線側ジャック端子Ｌ１、第２外線側ジャック端子Ｌ２、第１機器側ジャック端子Ｔ１、及び第２機器側ジャック端子Ｔ２が形成されている。通信線Ｗｌ１，Ｗｌ２，Ｗｔ１，Ｗｔ２は、例えば、専用工具を用いて通信線挿入穴８２ｌ１，８２ｌ２，８２ｔ１，８２ｔ２に挿入することにより、内部の第１外線側ジャック端子Ｌ１、第２外線側ジャック端子Ｌ２、第１機器側ジャック端子Ｔ１、及び第２機器側ジャック端子Ｔ２とそれぞれ導通するようになっている。
【００５９】
更に、ジャック本体８１の平面において、通信線挿入穴８２ｌ１，８２ｌ２の近傍には、金属片からなるアース端子Ｅ１が上方向に突設されている。このアース端子Ｅ１は、ＳＰＤ１側のアース端子穴１５に挿入されてアース端子Ｅに接続されるようになっている。
【００６０】
図９（ｂ）、（ｃ）に示すように、４つの通信線挿入穴８２ｌ１，８２ｌ２，８２ｔ１，８２ｔ２にそれぞれ挿入された４本の通信線Ｗｌ１，Ｗｌ２，Ｗｔ１，Ｗｔ２は、ジャック本体８１の内部において、第１外線側ジャック端子Ｌ１、第２外線側ジャック端子Ｌ２、第１機器側ジャック端子Ｔ１、及び第２機器側ジャック端子Ｔ２にそれぞれ接続される。ジャック８０は、ＳＰＤ１が未挿入の場合、第１外線側ジャック端子Ｌ１に接続された切り分け式の板ばね状接触片８３ｌ１と、第１機器側ジャック端子Ｔ１に接続された切り分け式の板ばね状接触片８３ｔ１とが、相互に離接可能に接触し、第１外線側ジャック端子Ｌ１と第１機器側ジャック端子Ｔ１とが導通している。同様に、ＳＰＤ１が未挿入の場合、第２外線側ジャック端子Ｌ２に接続された切り分け式の板ばね状接触片８３ｌ２と、第２機器側ジャック端子Ｔ２に接続された切り分け式の板ばね状接触片８３ｔ２とが、相互に離接可能に接触し、第２外線側ジャック端子Ｌ２と第２機器側ジャック端子Ｔ２とが導通している。
【００６１】
ＳＰＤ１のジャック挿入部１２を図９（ａ）中の矢印方向に、ジャック８０の４つの端子受け入れ穴へ挿入し、図１０（ａ）に示すように、ＳＰＤ１をジャック８０へ挿着すると、図１０（ｃ）中の矢印で示すように、ＳＰＤ１側のジャック挿入部１２により、ジャック８０側の第１外線側ジャック端子Ｌ１の接触片８３ｌ１と、第１機器側ジャック端子Ｔ１の接触片８３ｔ１と、が切り離される（即ち、切り分けられる）と共に、ジャック８０側の第２外線側ジャック端子Ｌ２の接触片８３ｌ２と、第２機器側ジャック端子Ｔ２の接触片８３ｔ２と、が切り離される（即ち、切り分けられる）。同時に、ＳＰＤ１側の第１外線側ＳＰＤ端子ｌ１、第２外線側ＳＰＤ端子ｌ２、第１機器側ＳＰＤ端子ｔ１、及び第２機器側ＳＰＤ端子ｔ２が、ジャック８０側の第１外線側ジャック端子Ｌ１、第２外線側ジャック端子Ｌ２、第１機器側ジャック端子Ｔ１、及び第２機器側ジャック端子Ｔ２にそれぞれ接続される。この際、ジャック８０側のアース端子Ｅ１は、ＳＰＤ１側のアース端子挿入穴１５に挿入されてアース端子Ｅに接続して導通する構成になっている。
【００６２】
（実施例１の動作）
例えば、図１０（ａ）〜（ｃ）に示すように、図１（ａ）のＳＰＤ１をジャック８０へ挿入すると、図１（ｄ）に示すように、ＳＰＤ１の第１外線側ＳＰＤ端子ｌ１及び第２外線側ＳＰＤ端子ｌ２が、ジャック８０を介して通信線Ｗｌ１，Ｗｌ２に接続されると共に、ＳＰＤ１の第１機器側ＳＰＤ端子ｔ１及び第２機器側ＳＰＤ端子ｔ２が、ジャック８０及び通信線Ｗｔ１，Ｗｔ２を介して通信機器側に接続される。
【００６３】
図１（ｄ）において、例えば、第１外線側ＳＰＤ端子ｌ１及び第２外線側ＳＰＤ端子ｌ２とアース端子Ｅとの間に、雷サージ電圧Ｖｓが印加された場合は、以下の（１）〜（６）のように動作する。
【００６４】
（１）  応答速度の速い線間電圧抑制部２４が動作する。
即ち、雷サージ電流Ｉｓが、第１外線側ＳＰＤ端子ｌ１→ＰＴＣサーミスタ２２→ＳＰダイオード２４ａ→ＳＰダイオード２４ｃ→ＳＰＤアース線３４→アース端子Ｅ、の経路で流れると共に、雷サージ電流Ｉｓが、第２外線側ＳＰＤ端子ｌ２→ＰＴＣサーミスタ２３→ＳＰダイオード２４ｂ→ＳＰダイオード２４ｃ→ＳＰＤアース線３４→アース端子Ｅ、の経路で流れる。
【００６５】
（２）  ＰＴＣサーミスタ２２及び２３に流れる雷サージ電流Ｉｓが増大するにつれ、ＰＴＣサーミスタ２２及び２３の電圧降下が増大し、アレスタ２１が放電する電圧にまで達する。
【００６６】
（３）  アレスタ２１が放電動作し、以降の大電流をアレスタ２１が負担処理する。即ち、雷サージ電流Ｉｓが、第１外線側ＳＰＤ端子ｌ１→アレスタ２１→ＳＰＤアース線３４→アース端子Ｅ、の経路で流れと共に、雷サージ電流Ｉｓが、第２外線側ＳＰＤ端子ｌ２→アレスタ２１→ＳＰＤアース線３４→アース端子Ｅ、の経路で流れる。これにより、第１、第２機器側ＳＰＤ端子ｔ１，ｔ２側に接続された通信機器が雷サージ電圧Ｖｓから保護される。
【００６７】
（４）  ＳＰＤアース線３４及びアース端子Ｅに流れる雷サージ電流Ｉｓは、検出インダクタ３１により検出され、この検出インダクタ３１の巻線３３から、雷サージ電流Ｉｓに対応した小さな検出電流Ｉｄが出力され、検出電流処理部４０へ入力される。
【００６８】
（５）  検出電流処理部４０において、波形処理部４１は、例えば、入力された検出電流Ｉｄを電流／電圧変換回路により電圧に変換して検出電圧を生成し、この検出電圧の電圧波形を、抵抗及びコンデンサからなる時定数回路により、時間軸に対して引き延ばし処理を行って変形処理波形電圧Ｖｗを出力し、演算制御部４２内の入力ポート４２ａを介してＣＰＵ４２ｂへ与える。ＣＰＵ４２ｂは、メモリ４２ｃに記憶された検出電流処理プログラムに従い、入力ポート４２ａを介して入力された変形処理波形電圧Ｖｗに基づいて、防護部２０の動作回数を計数すると共に、その変形処理波形電圧Ｖｗの大きさを算出し、メモリ４２ｃに記憶する。更に、ＣＰＵ４２ｂは、メモリ４２ｃに記憶された変形処理波形電圧Ｖｗの大きさ及び動作回数に基づき、防護部２０の劣化の度合い（正常、交換推奨、劣化）を算出し、その劣化度合いのデータをメモリ４２ｃに記憶する。
【００６９】
（６）  ユーザがスイッチ１７を押すと、この操作信号が、入力ポート４２ａを介してＣＰＵ４２ｂへ入力される。ＣＰＵ４２ｂは、入力された操作信号に基づき、メモリ４２ｃに記憶されたＳＰＤ１の劣化度合いのデータを読み出し、ＳＰＤ１の劣化度合いに応じ、表示部５０のＬＥＤ５１Ｇ，５１Ｙ，１５Ｒを点灯させる。ユーザがスイッチ１７を押した際の、「表示部５０（ＬＥＤ５１Ｇ，５１Ｙ，１５Ｒ）の点灯状態」と「ＳＰＤ１の状態」との関係は、例えば、表２に示す通りである。
【００７０】
【表２】
2014099276.tif 000004
【００７１】
（実施例１の効果）
本実施例１の通信用ＳＰＤ１によれば、次の（Ａ）〜（Ｃ）のような効果がある。
【００７２】
（Ａ）  ＳＰＤ１に内蔵する雷サージ検出手段３０の構造に関し、検出インダクタ３１を、例えば強磁性体からなるコア３２と、このコア３２に巻装する巻線３３とから構成すると共に、ＳＰＤアース線３４を、検出インダクタ３１の近傍に配置し（例えば、ＳＰＤアース線３４を、検出インダクタ３１に巻線３３が巻装されることによって検出インダクタ３１の外周面に形成された巻線層に点接触又は面接触するように配置し）、且つ、検出インダクタ３１の巻線３３の中心軸である巻線軸ＭＡに対して略直交する方向に配置するようにしたので、検出インダクタ３１を、要求されるサイズまで十分に小型化することができると共に、ＳＰＤアース線３４に流れる雷サージ電流Ｉｓを効率的且つ効果的に検出することができる。
【００７３】
なお、従来の雷サージ検出手段（例えば、電源用ＳＰＤに内蔵されるＣＴ１００）の外径は、前述したように４０ｍｍφ程度の大きなものであったが、本実施例１によれば、雷サージ検出手段３０の外径を５ｍｍφ程度にまで小さくすることが可能となり、よって、雷サージ検出手段３０を大幅に小型化することができる。
【００７４】
（Ｂ）  前記（Ａ）のように、雷サージ検出手段３０を構成する検出インダクタ３１を小型に設計できるので、防護部２０、雷サージ検出手段３０、検出電流処理部４０、表示部５０、及び電池４３を収容するケース１０も小型に設計することができ、従って、ＳＰＤ１を小型化することができる。よって、通信線が多数敷設される狭い場所においても、ＳＰＤ１を多数設置することが可能である。
【００７５】
（Ｃ）  ＳＰＤ１が繰り返し雷サージ電圧Ｖｓにさらされることによる劣化を監視し、スイッチ操作に応答して、表示部５０により、劣化度合い（正常、交換推奨、劣化）を表示する構成にしたので、劣化度合いの進んでいるＳＰＤ１（例えば、交換推奨や劣化の旨が表示されているＳＰＤ１）のメンテナンスを簡単且つ的確に行うことができる。特に、表示部５０は、ＳＰＤ１をジャック８０等に対して挿脱する際に手で把持するための把持部１３に設けたので、ケース１０の長手方向は大きくなるが、ケース１０の短手方向が大きくならないので、狭いスペースに数多くＳＰＤ１を配設することが可能である。しかも、表示部５０の表示状態は、把持部１３の外側から目視できるので、メンテナンスの作業が容易になる。
【００７６】
（変形例）
本発明は、上記実施例１に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）、（ｂ）のようなものがある。
【００７７】
（ａ）  図１（ｄ）において、防護部２０は、図１１に示すような他の回路構成に変更しても良い。
【００７８】
図１１は、実施例１における図１（ｄ）中の防護部２０の変形例を示す回路図であり、図１（ｄ）中の要素と共通の要素には、共通の符号が付されている。
【００７９】
この防護部２０Ａでは、図１（ｄ）中の線間電圧抑制部２４が省略され、図１（ｄ）中の１つの三極管アレスタ２１に代えて、２つの二極管アレスタ２５，２６が設けられている。第１外線側ＳＰＤ端子ｌ１とＰＴＣサーミスタ２２との接続点Ｎ１と、第２外線側ＳＰＤ端子ｌ２とＰＴＣサーミスタ２３との接続点Ｎ２と、の間には、二極管アレスタ２５、接続点Ｎ６、及び二極管アレスタ２６が直列に接続されている。接続点Ｎ６は、ＳＰＤアース線３４を介して、アース端子Ｅに接続されている。
【００８０】
例えば、第１外線側ＳＰＤ端子ｌ１及び第２外線側ＳＰＤ端子ｌ２とアース端子Ｅとの間に、雷サージ電圧Ｖｓが印加された場合、アレスタ２５及び２６が放電動作し、第１外線側ＳＰＤ端子ｌ１→アレスタ２５→ＳＰＤアース線３４→アース端子Ｅ、の経路で放電されると共に、第２外線側ＳＰＤ端子ｌ２→アレスタ２６→ＳＰＤアース線３４→アース端子Ｅ、の経路で放電される。これにより、第１、第２機器側ＳＰＤ端子ｔ１，ｔ２側に接続された通信機器が雷サージ電圧Ｖｓから保護される。
【００８１】
図１（ｄ）の防護部２０では、ＳＰダイオード２４ａ，２４ｂ，２４ｃを使用している。このＳＰダイオード２４ａ，２４ｂ，２４ｃは、応答特性が非常に速いので、通信機器側への負担をより軽減できるが、高価であるという欠点がある。これに対し、図１１の防護部２０Ａでは、ＳＰダイオード２４ａ，２４ｂ，２４ｃを使用していないので、アレスタ２５，２６が放電動作するまでの間、通信機器側への負担が掛かることになるが、通信機器の耐圧が高く、応答特性を気にしなくてよい場合には、この防護部２０Ａでも十分、雷防護機能を発揮することができる。又、この防護部２０Ａは、アレスタ２５，２６が２個なので、多少、動作にばらつきがでるが、安価であるという利点がある。
【００８２】
このような防護部２０，２０Ａは、更に、他の回路構成に変更することも可能である。又、図１（ｄ）中の検出電流処理部４０は、図示以外の回路構成に変更しても良い。
【００８３】
（ｂ）  実施例１や前記変形例のＳＰＤ１において、ケース１０の形状、回路基板６０への回路部品の実装構造等を、図示以外の形状、構造等に変更が可能である。例えば、図３及び図４に示すアース端子Ｅは、ケース本体１１のアース端子挿入穴１５内に取り付けられているが、ジャック挿入部１２に取り付けても良い。この場合には、ジャック８０の形状及び構造をそのアース端子Ｅに適合するように変形すれば良い。又、回路部品は、回路基板６０に全て搭載せずに、回路部品の一部を回路基板６０に搭載する構造にしても良い。
【符号の説明】
【００８４】
１      ＳＰＤ
１０      ケース
１１      ケース本体
１２      ジャック挿入部
１３      把持部
１７      スイッチ
２０，２０Ａ      防護部
２１，２５，２６      アレスタ
２４      線間電圧抑制部
３０      雷サージ検出手段
３１      検出インダクタ
３２      コア
３３      巻線
３４      ＳＰＤアース線
４０      検出電流処理部
４１      波形処理部
４２      演算制御部
４３      電池
５０      表示部
５１Ｇ，５１Ｙ，５１Ｒ      ＬＥＤ
【図１】
2014099276.tif 000005
【図２】
2014099276.tif 000006
【図３】
2014099276.tif 000007
【図４】
2014099276.tif 000008
【図５】
2014099276.tif 000009
【図６】
2014099276.tif 000010
【図７】
2014099276.tif 000011
【図８】
2014099276.tif 000012
【図９】
2014099276.tif 000013
【図１０】
2014099276.tif 000014
【図１１】
2014099276.tif 000015
【図１２】
2014099276.tif 000016