(57)【要約】【課題】駆動トランジスタの構造に工夫を加えることで、ブートストラップゲインの低下に伴う画質不良を軽減可能な画素構造を有する表示装置及び当該表示装置を有する電子機器を提供する。【解決手段】電気光学素子を駆動する駆動トランジスタと、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された容量素子とを含む画素回路が配置されて成る表示装置において、駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ゲート電極の周囲がソース／ドレイン電極によって覆われている画素構造とする。【選択図】  図１９
2014048486.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を駆動する駆動トランジスタと、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された容量素子とを含む画素回路が配置されて成り、
駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ゲート電極の周囲がソース／ドレイン電極によって覆われている表示装置。
【請求項２】
駆動トランジスタは、チャネル形成層の周囲もソース／ドレイン電極によって覆われている請求項１に記載の表示装置。
【請求項３】
駆動トランジスタは、半導体上に形成されている請求項１に記載の表示装置。
【請求項４】
駆動トランジスタは、導電体上に形成された絶縁体上に形成されている請求項１に記載の表示装置。
【請求項５】
画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う請求項１に記載の表示装置。
【請求項６】
画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う請求項５に記載の表示装置。
【請求項７】
電気光学素子を駆動する駆動トランジスタを含む画素回路が配置されて成る表示装置を有し、
駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ゲート電極の周囲がソース／ドレイン電極によって覆われている電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状(マトリクス状)に配置されて成る平面型(フラットパネル型)の表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いる表示装置がある。電流駆動型の電気光学素子としては、例えば、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
この有機ＥＬ表示装置に代表される平面型の表示装置は、電気光学素子の他に、書込みトランジスタ、容量素子、及び、駆動トランジスタを少なくとも有する画素（画素回路）が行列状に２次元配置された構成となっている（例えば、特許文献１参照）。
【０００４】
書込みトランジスタは、信号線を通して供給される映像信号の信号電圧をサンプリングし、画素内に書き込む。容量素子は、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続され、書込みトランジスタが書き込んだ信号電圧を保持する。駆動トランジスタは、容量素子が保持した信号電圧に応じて電気光学素子を駆動する。
【０００５】
上記の画素回路では、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に容量素子が接続されていることで、一方のソース／ドレイン電極の電位に応じてゲート電極の電位が変動するブートストラップ動作が行われる。このブートストラップ動作において、駆動トランジスタの一方のソース／ドレイン電極の電位の変動量に対するゲート電極の電位の変動量の割合（比率）がブートストラップゲインとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、駆動トランジスタや書込みトランジスタなどの画素トランジスタをガラス基板のような絶縁体上でなく、シリコンのような半導体上に形成する場合を考える。駆動トランジスタを半導体上に形成する場合、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある(その詳細については後述する)。
【０００８】
そして、ブートストラップゲインが小さくなることによって、画素回路の動作を正常に行うことが難しくなるため、表示画像の画質が悪化する。ブートストラップゲインが小さくなる現象は、駆動トランジスタなどを半導体上に形成する場合に限らず、金属などの導電体上に形成された絶縁体上に駆動トランジスタ等を形成する場合についても同様に発生する。
【０００９】
そこで、本開示は、駆動トランジスタの構造に工夫を加えることで、ブートストラップゲインの低下に伴う画質不良を軽減可能な画素構造を有する表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本開示の表示装置は、
電気光学素子を駆動する駆動トランジスタと、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された容量素子とを含む画素回路が配置されて成り、
駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ゲート電極の周囲がソース／ドレイン電極によって覆われている表示装置である。
【００１１】
本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
【００１２】
上記の構成の表示装置あるいは当該表示装置を有する電子機器において、駆動トランジスタのゲート電極の周囲がソース／ドレイン電極によって覆われていることで、駆動トランジスタのゲート電極と他層の金属との間には寄生容量が発生しない。その代わりに、駆動トランジスタのソース／ドレイン電極と他層の金属との間に寄生容量が発生することとなる。
【００１３】
ここで、ブートストラップゲインは、容量素子の容量値と、駆動トランジスタのゲート電極に付く寄生容量の容量値などによって決まる。そして、駆動トランジスタのゲート電極と他層の金属との間に寄生容量が発生しないことで、当該ゲート電極に付く寄生容量の容量値が小さくなるため、ブートストラップゲインを増加させることができる。
【発明の効果】
【００１４】
本開示によれば、駆動トランジスタの構造に工夫を加えることで、ブートストラップゲインを増加させることができるため、当該ブートストラップゲインの低下に伴う画質不良を軽減できる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】図２は、画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】図３は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミング波形図である。
【図４】図４は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】図５は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】図６は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その３）である。
【図７】図７は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その４）である。
【図８】図８は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その５）である。
【図９】図９は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その６）である。
【図１０】図１０は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その７）である。
【図１１】図１１は、本開示が適用されるアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その８）である。
【図１２】図１２は、ＴＦＴを半導体上に形成した場合についての説明図である。
【図１３】図１３は、ＴＦＴを半導体上に形成した場合のＴＦＴ特性についての説明図である。
【図１４】図１４は、駆動トランジスタ及び書込みトランジスタの寄生容量についての等価回路図である。
【図１５】図１５は、半導体上にＴＦＴを形成した場合の動作説明に供するタイミング波形図である。
【図１６】図１６は、駆動トランジスタのゲート電極に付く寄生容量の容量値を小さくする手法の一例を示す回路図である。
【図１７】図１７は、半導体基板上にＴＦＴを形成するプロセスで採られる多層配線構造を示す断面図である。
【図１８】図１８は、多層配線構造の場合に駆動トランジスタのゲート電極に付く寄生容量についての等価回路図である。
【図１９】図１９は、本開示の実施形態に係る多層配線構造の一例を示す断面図である。
【図２０】図２０は、本開示の実施形態に係る多層配線構造の場合の寄生容量についての等価回路図である。
【発明を実施するための形態】
【００１６】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。以下の説明及び各図において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．本開示が適用されるアクティブマトリクス型表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．ＴＦＴを半導体上に形成する場合について
３．実施形態に関する説明
４．変形例
５．電子機器
６．本開示の構成
【００１７】
＜１．本開示の表示装置及び電子機器、全般に関する説明＞
本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された容量素子を有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。
【００１８】
平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１９】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
【００２０】
有機ＥＬ素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００２１】
有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Personal Digital Assistant）や携帯電話機等の携帯通信機器などを例示することができる。
【００２２】
上記構成の画素回路を有する表示装置において、駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ソース／ドレイン電極によって駆動トランジスタのゲート電極の周囲を覆う構造となっている。
【００２３】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、駆動トランジスタにおいて、チャネル形成層の周囲についてもソース／ドレイン電極によって覆う構造とすることができる。
【００２４】
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、駆動トランジスタについて、シリコンなどの半導体上に形成した構成とすることができる。半導体上にトランジスタを形成した場合、トランジスタは、ゲート／ソース／ドレイン／バックゲート（ベース）の４端子となる。そして、駆動トランジスタを半導体上に形成した場合、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。
【００２５】
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、駆動トランジスタについて、金属などの導電体上に形成された絶縁体上に形成した構成とすることができる。導電体上に形成された絶縁体上にトランジスタを形成した場合、トランジスタは４端子ではなく、ゲート／ソース／ドレインの３端子となる。
【００２６】
そして、駆動トランジスタを導電体上に形成された絶縁体上に形成した場合にも、半導体上に形成した場合と同様に、絶縁体上に形成する場合に比べて、ブートストラップゲインが小さくなる傾向にある。何故なら、例えばボトムゲート構造のトランジスタを導電体基板上に絶縁体を介して形成した場合、導電体基板とゲート電極との間が全体に亘って寄生容量となってしまうからである。
【００２７】
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素回路について、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う構成とすることができる。その際、駆動トランジスタの移動度補正について、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって行う構成とすることができる。
【００２８】
＜２．本開示が適用されるアクティブマトリクス型表示装置＞
［２−１．システム構成］
図１は、本開示が適用されるアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００２９】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられる。
【００３０】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００３１】
図１に示すように、本開示の前提となる有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部（駆動部）とを有する構成となっている。駆動回路部は、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００３２】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００３３】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３４】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００３５】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００３６】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３７】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えによって、画素２０の発光／非発光（消光）の制御が行なわれる。
【００３８】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００３９】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００４０】
［２−２．画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００４１】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。
【００４２】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４３】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００４４】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００４５】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４６】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００４７】
尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００４８】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４９】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００５０】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００５１】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００５２】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００５３】
［２−３．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて、図４乃至図１１の動作説明図を参照しつつ説明する。尚、図４乃至図１１の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示し、また、有機ＥＬ素子２１の等価容量２５についても図示している。
【００５４】
図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、及び、駆動トランジスタ２２のゲート電位Ｖg、ソース電位Ｖsのそれぞれの変化を示している。
【００５５】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５６】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、図４に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５７】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図５に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。低電位Ｖiniは、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い電位である。
【００５８】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００５９】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図６に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、即ち、低電位Ｖiniにある。
【００６０】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理（動作）を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００６１】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電圧となる。
【００６２】
（閾値補正期間）
次に、時刻ｔ13で、図７に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００６３】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖｇの初期化電圧Ｖofsを基準とし、当該初期化電圧Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００６４】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００６５】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、図８に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００６６】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図９に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図１０に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングし、画素２０内に書き込む。
【００６７】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。
【００６８】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量２５の充電が開始される。
【００６９】
有機ＥＬ素子２１の等価容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００７０】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶsの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶsとなる。
【００７１】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶsは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、駆動トランジスタ２２のソース電位Ｖsの上昇分（変化量）ΔＶsは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶsは負帰還の帰還量となる。
【００７２】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶｓでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００７３】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶsの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７４】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶsの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶsは、移動度補正処理の補正量とも言える。
【００７５】
（発光期間）
次に、時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、図１１に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７６】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。すなわち、駆動トランジスタ２２のソース電位Ｖs及びゲート電位Ｖgは、保持容量２４に保持されているゲート−ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖsは、トランジスタの飽和電流Ｉdsに応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
【００７７】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２４に保持されたゲート−ソース間電圧Ｖgs、即ち、保持容量２４の両端間電圧を保持したまま、ゲート電位Ｖg及びソース電位Ｖsが変動する動作である。
【００７８】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。
【００７９】
有機ＥＬ素子２１の発光電流は、このときのゲート−ソース間電圧Ｖgsによって駆動トランジスタ２２の飽和電流Ｉdsにより規定される。このため、駆動トランジスタ２２は、各信号電圧Ｖsigにおける定電流源となる。
【００８０】
また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合に、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶsで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００８２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００８３】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００８４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００８５】
［２−４．ＴＦＴを半導体上に形成する場合について］
ここで、駆動トランジスタ２２や書込みトランジスタ２３として用いるＴＦＴをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合について考える。
【００８６】
ＴＦＴを半導体上に形成する場合、図１２に示すように、ＴＦＴは、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲート（ベース）の４端子となる。また、ソース、ゲート、ドレイン端子（電極）と基板との間には、寄生容量が存在する。
【００８７】
半導体上に形成する場合、図１３に示すように、ＴＦＴの特性は、基板電位によっても変化する。具体的には、基板電位とソース電位との差が正（基板電位＞ソース電位）であれば、ＴＦＴの閾値電圧はエンハンスメント側にシフトし、逆に、基板電位とソース電位との差が負（基板電位＜ソース電位）であれば、ＴＦＴの閾値電圧はデプレッション側にシフトする。
【００８８】
ここで、トランジスタの端子と基板との間に存在する寄生容量の効果、ソース電位と基板電位との電位差による特性変化の効果についてそれぞれ考える。
【００８９】
図１２に示す４端子のトランジスタを図２の画素回路に用いる場合、駆動トランジスタ２２のゲート電極（端子）には、図１４に示すように寄生容量が発生する。このとき、駆動トランジスタ２２のゲート電極に接続されている全容量の容量値をＣall、駆動トランジスタ２２のゲート−ソース間の容量値をＣsとすると、先述したブートストラップ動作におけるブートストラップゲインＧは、Ｇ＝Ｃs／Ｃallとなる。
【００９０】
ここで、容量値Ｃallは、駆動トランジスタ２２のゲート−ソース間容量Ｃgs_22、ゲート−ドレイン間容量Ｃgd_22、ゲート−バックゲート間容量Ｃgb_22、書込みトランジスタゲート−ドレイン間容量Ｃgd_23、ゲート−バックゲート間容量Ｃgb_23、及び、保持容量２４の総容量値である。容量値Ｃsは、駆動トランジスタ２２のゲート−ソース間容量Ｃgs_22及び保持容量２４の総容量値である。
【００９１】
ブートストラップゲインＧは、駆動トランジスタ２２のソース電位の変化（変動量）に対するゲート電位の変化（変動量）の割合（比率）を示す。つまり、ブートストラップゲインＧがＧ＝１（理想値）であれば、駆動トランジスタ２２のソース電位の変化に対してゲート電位の変化が一致することとなる。また、駆動トランジスタ２２のゲート−ソース間容量以外の容量がゲート−ソース間容量よりもかなり小さければ、有機ＥＬ素子２１の発光時に駆動トランジスタ２２のゲート−ソース間電圧Ｖgsはほぼ一定に保たれることとなる。
【００９２】
しかし、図１４に示すように、トランジスタの各端子と基板との間に寄生容量が存在する場合、駆動トランジスタ２２のゲート−ソース間容量以外の容量が、ゲート−ソース間容量よりも大きくなってしまうためにブートストラップゲインＧが小さくなる。これにより、図１５に示すように、駆動トランジスタ２２の閾値電圧Ｖthに画素間で差（差分＝ΔＶth）があった場合、発光時の駆動トランジスタ２２のゲート−ソース間電圧Ｖgsの差分（Ｇ×ΔＶth）がΔＶthよりも小さくなってしまい、ΔＶthを完全に反映できなくなる。その結果、表示画像には輝度ムラやザラつきが発生し、表示画像の画質が悪化することになる。
【００９３】
このブートストラップゲインＧを増加させるには、駆動トランジスタ２２のゲート電極に付く寄生容量の容量値を小さくすればよい。一例として、図１６に示すように、駆動トランジスタ２２のソース電極と基板とを接続する、即ち、ソース電位Ｖsと基板電位とを同電位にすることによって、駆動トランジスタ２２のゲート電極と基板との間の寄生容量を削減することが考えられる。
【００９４】
しかしながら、シリコン基板などの半導体基板上にＴＦＴを形成するプロセスでは、図１７に示すように、駆動トランジスタ２２のゲート電極２２１及びソース／ドレイン電極２２２や信号線３３を含む配線を多層化するのが一般的である。また、駆動トランジスタ２２などの回路素子に対する外部からの光の影響を軽減するために、固定電源が供給される遮光層３５が配される。しかし、多層配線構造とすると、駆動トランジスタ２２のゲート電極２２１と他層の金属（図１７の例では、信号線３３や遮光層３５）との間に寄生容量Ｃp1，Ｃp2が発生してしまう。
【００９５】
このように、半導体上にＴＦＴを形成するに当たって多層配線構造とすると、駆動トランジスタ２２のゲート電極に付く寄生容量Ｃp1，Ｃp2がブートストラップゲインＧを小さくする原因となる。図１８に、多層配線構造の場合に駆動トランジスタ２２のゲート電極に付く寄生容量についての等価回路を示す。
【００９６】
そして、上述したように、駆動トランジスタ２２の閾値電圧Ｖthに差（差分＝ΔＶth）があった場合、発光時の駆動トランジスタ２２のゲート−ソース間電圧Ｖgsの差分（Ｇ×ΔＶth）がΔＶthよりも小さくなってしまい、ΔＶthを完全に反映できなくなる。その結果、表示画像には輝度ムラやザラつきが発生してしまう。
【００９７】
上述したブートストラップゲインＧが小さくなる現象は、駆動トランジスタ２２などを半導体上に形成する場合に限らず、金属などの導電体上に形成された絶縁体上に駆動トランジスタ２２などを形成する場合についても同様に発生する。それは、前にも述べたように、例えばボトムゲート構造のＴＦＴを導電体基板上に絶縁体を介して形成した場合、４端子にはならないものの、導電体基板とゲート電極との間が全体に亘って寄生容量となるからである。
【００９８】
＜３．実施形態に関する説明＞
本開示の実施形態に係る有機ＥＬ表示装置は、駆動トランジスタ２２などを、例えば、シリコンのような半導体上、あるいは、導電体基板上に形成された絶縁体上に形成した場合に生ずる問題を解決すべく為されたものである。その問題とは、上述したように、半導体上に駆動トランジスタ２２などを形成した場合の基板電位の効果及びブートストラップゲインＧによる問題や、導電体基板上に形成された絶縁体上に駆動トランジスタ２２などを形成した場合のブートストラップゲインＧが小さくなることによる問題である。
【００９９】
当該問題を解決するために、本実施形態では、駆動トランジスタ２２のゲート電極２２１とソース／ドレイン電極２２２とが積層されて成る多層配線構造、即ち、ゲートメタル層の上にソース／ドレインメタル層が配置されて成る多層配線構造において、次のような構成を採っている。
【０１００】
すなわち、図１９に示すように、本実施形態では、ソース／ドレイン電極２２２によってゲート電極２２１の周囲を３次元的に覆う構造を採っている。より具体的には、ソース／ドレイン電極２２２に、ゲート電極２２１側に突出する筒状部２２２Aを形成し、当該筒状部２２２A及びソース／ドレイン電極２２２によってゲート電極２２１の周囲を覆う構造とする。
【０１０１】
尚、ここで言うソース／ドレイン電極２２２は、駆動トランジスタ２２の一方のソース／ドレイン電極である。多層配線構造では、駆動トランジスタ２２のチャネル形成層や他方のソース／ドレイン電極は、ゲート電極２２１や一方のソース／ドレイン電極２２２と異なる層（他の層）に形成されることになる。
【０１０２】
上述したように、多層配線構造において、ソース／ドレイン電極２２２によってゲート電極２２１の周囲を３次元的に覆う構造を採ることにより、駆動トランジスタ２２のゲート電極２２１と他層の金属、例えば、信号線３３や遮光層３５との間には寄生容量が発生しない。その代わりに、図２０に示すように、駆動トランジスタ２２のソース／ドレイン電極２２２と他層の金属、例えば、信号線３３や遮光層３５との間に寄生容量Ｃp1，Ｃp2が発生することとなる。
【０１０３】
ここで、先述したように、ブートストラップゲインＧは、保持容量２４の容量値と、駆動トランジスタ２２のゲート電極に付く寄生容量の容量値などによって決まる。そして、多層配線構造において、駆動トランジスタ２２のゲート電極２２と他層の金属との間に寄生容量が発生しないことで、当該ゲート電極２２に付く寄生容量の容量値が、ゲート電極２２１を３次元的に覆わない場合に比べて小さくなるため、ブートストラップゲインＧを増加させることができる。
【０１０４】
ブートストラップゲインＧが増加することで、駆動トランジスタ２２の閾値電圧Ｖthに画素間で差（差分＝ΔＶth）があった場合の閾値電圧Ｖthの差分ΔＶthを、閾値補正動作後のブートストラップ期間中における駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsに反映させることができる。これにより、最終的に、信号書込み終了後の発光時における駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが閾値電圧Ｖthの差分ΔＶthの影響を受けないようにすることができるため、輝度ムラやザラつきのない均一な画質を得ることができる。
【０１０５】
駆動トランジスタ２２のソース／ドレイン電極２２２と例えば信号線３３や遮光層３５との間に寄生容量Ｃp1，Ｃp2が発生することで、駆動トランジスタ２２のゲート−ソース間の容量値を大きくすることができる。そして、駆動トランジスタ２２のゲート−ソース間の容量値が大きくなることで、移動度補正動作における駆動トランジスタ２２のソース電位Ｖsの変化量ΔＶsが緩やかになるため、信号書込み時間の画素間の差によるシェーディングのような画質不良を軽減することが可能になる。
【０１０６】
＜４．変形例＞
本開示の技術は、上述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内で種々の変形、改変が可能である。すなわち、上記の実施形態では、多層配線構造において、駆動トランジスタ２２のチャネル形成層を、ゲート電極２２１や一方のソース／ドレイン電極２２２と異なる層（他の層）に形成するとしたが、これに限られるものではない。
【０１０７】
例えば、駆動トランジスタ２２のチャネル形成層を、ゲートメタル層（ゲート電極２２１が形成される層）と同層か、あるいは、ソース／ドレインメタル層（一方のソース／ドレイン電極２２２が形成される層）によって周囲が覆われる領域に配置する構造を採ることも可能である。
【０１０８】
このような構造を採ることで、駆動トランジスタ２２のチャネル形成層をソース／ドレインメタル層によって遮光できる。従って、チャネル形成層を遮光するための遮光層３５（図１９参照）を削減することが可能となるため、低コスト化を図ることができる。
【０１０９】
＜５．電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器において、その表示部（表示装置）として用いることが可能である。
【０１１０】
上述した実施形態の説明から明らかなように、本開示の表示装置は、ブートストラップゲインを増加させることができるため、輝度ムラやザラつきのような画質不良を軽減することができる、という特徴を持っている。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、高画質の画像表示を実現できることになる。
【０１１１】
本開示の表示装置を表示部に用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。特に、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯通信機器などの電子機器において、その表示部として用いて好適なものである。
【０１１２】
＜６．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
［１］電気光学素子を駆動する駆動トランジスタと、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された容量素子とを含む画素回路が配置されて成り、
駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ゲート電極の周囲がソース／ドレイン電極によって覆われている表示装置。
［２］駆動トランジスタは、チャネル形成層の周囲もソース／ドレイン電極によって覆われている上記［１］に記載の表示装置。
［３］駆動トランジスタは、半導体上に形成されている上記［１］または上記［２］に記載の表示装置。
［４］駆動トランジスタは、導電体上に形成された絶縁体上に形成されている上記［１］または上記［２］に記載の表示装置。
［５］画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う上記［１］から上記［４］のいずれかに記載の表示装置。
［６］画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う上記［５］に記載の表示装置。
［７］電気光学素子を駆動する駆動トランジスタを含む画素回路が配置されて成る表示装置を有し、
駆動トランジスタは、ゲート電極とソース／ドレイン電極とが積層されて成り、ゲート電極の周囲がソース／ドレイン電極によって覆われている電子機器。
【符号の説明】
【０１１３】
１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、３０・・・画素アレイ部、３１（３１1〜３１m）・・・走査線、３２（３２1〜３２m）・・・電源供給線、３３（３３1〜３３n）・・・信号線、３４・・・共通電源供給線、３５・・・遮光層、４０・・・書込み走査回路、５０・・・電源供給走査回路、６０・・・信号出力回路、７０・・・表示パネル
【図１】
2014048486.tif 000003
【図２】
2014048486.tif 000004
【図３】
2014048486.tif 000005
【図４】
2014048486.tif 000006
【図５】
2014048486.tif 000007
【図６】
2014048486.tif 000008
【図７】
2014048486.tif 000009
【図８】
2014048486.tif 000010
【図９】
2014048486.tif 000011
【図１０】
2014048486.tif 000012
【図１１】
2014048486.tif 000013
【図１２】
2014048486.tif 000014
【図１３】
2014048486.tif 000015
【図１４】
2014048486.tif 000016
【図１５】
2014048486.tif 000017
【図１６】
2014048486.tif 000018
【図１７】
2014048486.tif 000019
【図１８】
2014048486.tif 000020
【図１９】
2014048486.tif 000021
【図２０】
2014048486.tif 000022