(57)【要約】 【課題】  樹脂材料に囲まれたデバイスを含む半導体装置において、デバイスからの熱を効率的に逃がし、結晶中への金属拡散を抑制する。【解決手段】  半導体装置の製造方法は、第１の半導体デバイスの主面と反対側の裏面にバリア層を介して金属層を配置し、前記第１の半導体デバイス、および前記第１の半導体デバイスと異なる種類の第２の半導体デバイスを前記第１の半導体デバイスの前記裏面側から樹脂層で覆って硬化し、前記樹脂層を薄化して前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの一部を露出し、前記第１の半導体デバイスの前記金属層と前記第２の半導体デバイスの前記露出した部分に突起電極を形成し、前記突起電極を回路基板に接合する。【選択図】図２
2014086660.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体デバイスの主面と反対側の裏面にバリア層を介して金属層を配置し、
前記第１の半導体デバイス、および前記第１の半導体デバイスと異なる種類の第２の半導体デバイスを、前記第１の半導体デバイスの前記裏面側から樹脂層で覆って硬化し、
前記樹脂層を薄化して前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの一部を露出し、
前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの前記露出した部分に突起電極を形成し、
前記突起電極を回路基板に接合する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の半導体デバイスの前記裏面に、前記金属層として、前記樹脂層よりも熱伝導率の高い金属プレートを張り合わせる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の半導体デバイスの前記裏面に酸化膜を形成し、
前記シリコン酸化膜上に、高熱伝導率の金属原子が添加された導体膜を形成し、
前記金属プレートを前記導体膜上に熱圧着により張り合わせることによって、前記金属原子を前記酸化膜の界面に析出させて自己形成バリア層を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
主面および前記主面と反対側の裏面と、前記裏面にバリア層を介して配置された金属層と、前記金属層に形成された突起電極とを有する第１の半導体デバイスと、
前記第１の半導体デバイスと異なる種類の第２の半導体デバイスと、
前記第１の半導体デバイスおよび前記第２の半導体デバイスを囲む樹脂層と、
前記第１の半導体デバイスおよび前記第２の半導体デバイスが搭載される回路基板と、
を含み、
前記第１の半導体デバイスの前記主面は前記樹脂層の表面で露出し、
前記第１の半導体デバイスは、前記突起電極により前記回路基板に接合されていることを特徴とする半導体装置。
【請求項５】
前記金属層は、前記樹脂層よりも熱伝導率の高い金属プレートであり、前記金属プレートが前記バリア層を介して前記第１の半導体デバイスの裏面に張り合わせられていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の半導体デバイスの前記主面に対向して配置され、光導波路を有する第３のデバイスをさらに含むことを特徴とする請求項４又は５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法と半導体装置に関する。
【背景技術】
【０００２】
高集積化と多機能化への要望に応えて、擬似ＳｏＣ（System on Chip）技術が用いられている。擬似ＳｏＣは複数の異種デバイス（ＬＳＩチップ等）を封止樹脂によってウェハ状に再構築したものである。近年、さらなる高集積化にともない、擬似ＳｏＣのチップ間を配線層で接続する方法が採られている。この方法は、ウェハ状に並べたチップに絶縁膜を形成した後、ウェハレベルの配線工程でチップ間を接続するものである。
【０００３】
図１（Ａ）に示すように、樹脂基板１１４に埋め込まれたデバイス構造では、埋め込みチップ１２０Ａ、１２０Ｂが熱抵抗の高い樹脂層１１４に囲まれ、放熱することができない。発熱の大きなデバイスほど、熱を逃がす構造が必要になってくる。そこで、一般にヒートシンク１１６等により、埋め込みチップ１２０Ｂからの熱を放出する。しかし、表面にアクティブ面を有するデバイス１２０Ａでは、ヒートシンクがアクティブ面と干渉するため、従来の放熱構成を採ることができない。
【０００４】
たとえば、図１（Ｂ）に示すように面発光レーザ（ＶＣＳＥＬ；Vertical Cavity Surface Emitting Laser）チップ１２０Ａを用いた光モジュールの場合、ＶＣＳＥＬチップ１２０Ａの表面から、フレキシブルプリント基板（ＦＰＣ）に向けて光が出力される。光出力は温度に依存する。ＶＣＳＥＬチップ１２０Ａの動作時に樹脂１１４層に熱が溜まると、ＶＣＳＥＬチップ１２０Ａの光出力が減少する。
【０００５】
積層された樹脂層で形成される多層基板の内部に埋め込まれたＩＣチップの熱を逃がすために、埋め込まれたＩＣチップの裏面全体を、多層基板の底面に形成されたグランドパターンに接触させる構成が提案されている（たとえば、特許文献１参照）。ＩＣチップが発する熱は、グランドパターン上に形成された複数のグランド端子電極を介して、マザーボードへ伝達される。ＩＣチップの裏面の表面粗さは、グランドパターンとの密着性が良くなる範囲に設定されている。
【０００６】
しかし、半導体デバイスと直接接合した金属は、結晶構造への重金属拡散をともなう。たとえば、素子内部へ拡散した金属はキャリアリークを引き起こし、デバイス特性が劣化する。特に銅（Ｃｕ）は結晶に拡散しやすく、拡散速度も速い。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１９３４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
樹脂材料に囲まれたデバイスを含む半導体装置において、デバイスからの熱を効率的に逃がし、結晶中への金属拡散を抑制することのできる半導体装置とその製造方法を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、第１の態様として、半導体装置の製造方法を提供する。半導体装置の製造方法は、
第１の半導体デバイスの主面と反対側の裏面に、バリア層を介して金属層を配置し、
前記第１の半導体デバイス、および前記第１の半導体デバイスと異なる種類の第２の半導体デバイスを前記第１の半導体デバイスの前記裏面側から樹脂層で覆って硬化し、
前記樹脂層を薄化して前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの一部を露出し、
前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの前記露出した部分に突起電極を形成し、
前記突起電極を回路基板に接続する
工程を含む。
【００１０】
第２の態様として、半導体装置は、
主面および前記主面と反対側の裏面と、前記裏面にバリア層を介して配置された金属層と、前記金属層に形成された突起電極とを有する第１の半導体デバイスと、
前記第１の半導体デバイスと異なる種類の第２の半導体デバイスと、
前記第１の半導体デバイスおよび前記第２の半導体デバイスを囲む樹脂層と、
前記第１の半導体デバイスおよび前記第２の半導体デバイスが搭載される回路基板と、
を含み、
前記第１の半導体デバイスの前記主面は前記樹脂層の表面で露出し、
前記第１の半導体デバイスは、前記突起電極により前記回路基板に接合されている。
【発明の効果】
【００１１】
樹脂材料に囲まれたデバイスを含む半導体装置において、デバイスからの熱を効率的に逃がし、結晶中へのメタル拡散を防止することができる。
【図面の簡単な説明】
【００１２】
【図１】樹脂層に埋め込まれたマルチチップモジュールの問題点を説明するための図である。
【図２】実施形態の半導体装置の一例を示す概略図である。
【図３】実施形態の半導体装置の製造工程図である。
【図４】実施形態の半導体装置の製造工程図であって、図３（Ｄ）に引き続く工程を示す図である。
【図５】実施形態の半導体装置の製造工程図であって、図４（Ｃ）に引き続く工程を示す図である。
【図６】温度と光出力との関係を示すグラフである。
【図７】図３の示す工程の変形例を示す図である。
【発明を実施するための形態】
【００１３】
以下で、図面を参照して発明の実施形態を説明する。
【００１４】
図２は、実施形態の半導体装置１０の概略図である。半導体装置１０は、樹脂層１４中に配置されたＶＣＳＥＬチップ２０Ａを有する。ＶＣＳＥＬチップ２０Ａの主面２０ｓはアクティブ面２０ｓであり、たとえば、光導波路が形成されたフレキシブルプリント基板（ＦＰＣ）の受光面と対向する。
【００１５】
ＶＣＳＥＬチップ２０Ａのアクティブ面２０ｓと反対側の裏面には、高熱伝導率のバリア層２１を介して、高熱伝導率の金属層２３が配置されている。金属層２３は、樹脂層１４の裏面に露出し、突起電極２６を介してプリント回路基板１１に接続されている。
【００１６】
この構成により、樹脂層１４に囲まれたＶＣＳＥＬチップ２０Ａの動作時に発生する熱を、高熱伝導率のバリア層２１、高熱伝導率の金属層２３、突起電極２６を介してプリント回路基板１１側へ逃がすことができる。また、バリア層２１により、金属層２３の金属粒子がＶＣＳＥＬチップ２０Ａの半導体結晶中に拡散することを防止することができる。
【００１７】
高熱伝導率のバリア層２１は、たとえば、Ｔｉ、ＴｉＷ、Ｗ，Ｔａなどのバリアメタル層である。あるいは、Ａｇ，Ｍｎ，ＴｉＭｇなどの元素をＣｕに添加し、熱処理を加えてＣｕの周辺に偏析させた偏析層である。あるいは熱伝導率の高い金属粒子を高密度に含む接着層（シルバーグリス等）であってもよい。
【００１８】
高熱伝導率の金属層２３は、たとえばＣ，Ａｇ、Ｃｕ，Ａｕ，ＳｉＣなどであり、適切な厚さの金属プレートを用いることができる。
【００１９】
突起電極２６はバンプ電極、ポスト電極など、任意の形状を有する。
【００２０】
図２の構成は、発熱を伴う任意の半導体装置に適用することができる。樹脂層１４中に配置される半導体素子２０Ａとしては、ＶＣＳＥＬチップに限定されず、ＶＣＳＥＬ／ＰＤアレイ、ＬＳＩチップ、マイクロプロセッサ、メモリデバイス、ＭＥＭＳ、センサチップ（光センサなど）、３Ｄ−ＬＳＩなどを含む。特に、発光素子、受光素子、センサなど、表面にアクティブ面を有し、冷却装置などの放熱構造を設けることが困難なデバイスへの適用が好適である。
【００２１】
図３〜図５は、実施形態の半導体装置１０の製造工程図である。図３（Ａ）で、マルチチップモジュールを構成するデバイス２０Ａ，２０Ｂをウェハ状に配置する。デバイス２０Ａは、たとえば面発光レーザ（ＶＣＳＥＬ）であり、主面２０ｓにアクティブ面２０ｓを有する。図３（Ａ）では、主面（アクティブ面）２０ｓｈａ下側に向けられている。デバイス２０Ｂは、たとえばコントロールＩＣチップあるいはデバイスＩＣチップであり、所定の箇所に電極パッド２５を有する。便宜上、デバイス２０Ｂを「コントロールチップ２０Ｂ」と称する。
【００２２】
図３（Ｂ）で、ＶＣＳＥＬチップ２０Ａの主面２０ｓと反対側の面に、Ｔｉ膜２１を物理スパッタ法で５０ｎｍ形成する。Ｔｉ膜２１上に、物理スパッタ法でＣｕ膜２２を厚さ２００ｎｍに形成する。Ｔｉ膜２１は、バリア層として機能する。
【００２３】
図３（Ｃ）で、Ｃｕ膜２２上にＣｕプレート２３を貼り付ける。より具体的には、Ｃｕプレート２３を脱酸素雰囲気で表面をプラズマクリーニングした後、３５０℃で高温圧着する。高温圧着の仮定で、Ｃｕ膜２２はＣｕプレート２３と一体化する。Ｃｕプレート２３の厚さはたとえば２００μｍである。
【００２４】
図３（Ｄ）で、Ｃｕプレート２３を貼り合わせたＶＣＳＥＬチップ２０Ａと、コントロールチップ２０Ｂに、モールド樹脂をコートし、硬化させる。これにより、異種デバイス２０Ａ、２０Ｂを配置したモールド樹脂基板２４が得られる。モールド樹脂基板２４の厚さは一例として６００μｍである。
【００２５】
図４（Ａ）で、モールド樹脂基板２４を裏面（図３（Ｄ）の上側の面）からバックグラインディングし、Ｃｕプレート２３が露出するまで薄化する。モールド樹脂の除去厚はたとえば２００μｍである。バックグラインディングの過程で、ＶＳＣＥＬチップ２０Ａの裏面のＣｕプレート２３の一部も除去される。Ｃｕプレート２３を１００μｍ程度残して、バックグラインディングを終了する。薄化後の樹脂基板２４を、ＶＳＣＥＬチップ２０Ａとコントロールチップ２０Ｂを囲む樹脂層１４とする。
【００２６】
図４（Ｂ）で、樹脂層１４に、コントロールチップ２０Ｂの電極パッド２５に到達する孔２９を形成する。電極パッド２５は、図示しない配線層や貫通ビアに接続されている（図２参照）。
【００２７】
図４（Ｃ）で、ＶＣＳＥＬチップ２０Ｂに突起電極２６Ａを形成し、コントロールチップ２０Ｂに突起電極２６Ｂを形成する。突起電極の径はたとえば５０μｍ、ピッチは１００μｍとする。なお、図示はしないが、突起電極２６Ａ、２６Ｂの形成に先立って、必要な箇所にデバイス２０Ａと２０Ｂを電気的に接続する配線を形成してもよい。
【００２８】
図５で、ＶＣＳＥＬチップ２０Ｂの主面２０ｓを上向きにし、突起電極２６Ａ、２６Ｂを回路基板１１上の電極パッド２７に接合する。必要に応じて、コントロールチップ２０Ｂに放熱フィン、ループヒートパイプなどの放熱／冷却機構（不図示）を配置する。さらに、ＶＣＳＥＬチップ２０Ａのアクティブ面２０ｓに対向するように光導波路を有するＦＰＣ（図２参照）を配置する。
【００２９】
図３−５の方法によると、表面にアクティブ面２０ｓを有するため放熱／冷却構造を配置しにくい場合でも、高熱伝導率の金属層２３から突起電極２６Ａを介して回路基板１１側に熱を逃がすことができる。また、バリア層２１により、金属プレート２３から金属粒子がＶＣＳＥＬチップ２０Ａの結晶中に拡散することを防止できる。
【００３０】
図３（Ｂ）の工程で、Ｔｉバリア層２１に替えて、ＴｉＷ、Ｗ、Ｔａ等の薄膜をスパッタ法により形成してもよい。さらに、バリア層２１を金属膜で形成する膜とする替わりに、熱伝導率の高い金属粒子を含む樹脂ペースト（たとえば銀−樹脂ペースト）を用いてもよい。銀−樹脂ペーストを塗布する場合は、デバイス２０ＡとＣｕプレート２３との間の密着性が高くなり、放熱効果を高めるとともに、Ｃｕプレート２３のＣｕ粒子がデバイス２０Ａに拡散することを防止することができる。
【００３１】
図３（Ｃ）の工程で、Ｃｕプレート２３に替えて、Ａｇプレート、Ａｕプレート、Ａｌプレートなどを用いてもよい。また、ＣやＳｉＣのプレートを用いてもよい。
【００３２】
図４（Ｂ）の工程で、コントロールチップ２０Ｂの電極２５に到達する孔２９を樹脂層１４に形成する替わりに、あらかじめコントロールチップ２０Ｂの所定の箇所に電極ポスト（不図示）を形成しておいてもよい。この場合は、硬化した樹脂層２４を薄化してＶＣＳＥＬチップ２０ＡのＣｕプレート２３を露出する工程で、コントロールチップ２０Ｂの電極ポスト（不図示）も露出する。
【００３３】
図２の構成の半導体装置１０によると、従来の構成でＶＣＳＥＬチップ２０Ａに生じていた１００℃の発熱を、５０℃に低減することができる。
【００３４】
図６は、ＶＣＳＥＬの光出力パワーと駆動電流との関係を示す図である（出典はD. Vez et al., "10 Gbits/s VCSELs for Datacom: Devices and Applications," Proc. SPIE, vol. 4942, pp.29-43, 2002）。実施形態の半導体装置１０のＶＣＳＥＬチップ２０Ａもまた、温度特性を持っている。ＶＣＳＥＬチップ２０Ａの駆動電流量は、チップ温度が高いほど、電圧に対する電流量が低くなり、出力パワーが低減する。同じことが、ＣＯＭＳデバイスやＤＲＡＭについても当てはまる。たとえばＣＭＯＳロジック製品のジャンクションリークは１２０℃程度で起こり始め、動作保証は５０℃程度である。ＤＲＡＭのリフレッシュレートは、１２０℃では８５℃のときの２倍となり動作保証ができない。したがって、モールド樹脂層１４で囲まれた構造では、素子の自己発熱を８５以下に抑えなければならない。実施形態の構成では、表面にアクティブ面を有するデバイス２０Ａでも、デバイス裏面の金属層２３と、突起電極２６Ａにより熱を回路基板１１側に逃がすことで、１００℃の発熱を５０℃に低減することができる。同じ駆動電流を用いた場合、出力は１．３ｍＷから２．３ｍＷに増大した。また、変調回路を用いることで駆動電流を１０ｍＡから５ｍＡへ抑制することができ、システム全体の消費電力を低減することができる。
（変形例）
図７は、半導体装置の製造工程の変形例を示す。図３に示す工程に替えて、図７の工程を採用してもよい。図７の例では、バリア層２１に替えて自己形成バリアを用いる。
【００３５】
まず、図７（Ａ）で、ＶＣＳＥＬ２０Ａをチップ化する前に、ウェハ工程であらかじめ裏面にシリコン酸化膜（ＳｉＯ2膜）３１をＣＶＤ法等により形成しておく。ＣＶＤの方式は、減圧ＣＶＤ、熱ＣＶＤ、プラズマＣＶＤ、光ＣＶＤなど任意である。シリコン酸化膜３１の厚さは、たとえば１００ｎｍである。
【００３６】
次に、図７（Ｂ）で、シリコン酸化膜３１上に、物理スパッタ法により、高熱伝導率の金属原子を添加した導体膜を形成する。一例として、Ｔｉが添加されたＣｕ膜（Ｃｕ−Ｔｉ膜）３２を２００〜３００ｎｍの厚さに形成する。Ｃｕ−Ｔｉ膜３２のＴｉ添加量は、１〜３％とする。
【００３７】
次に、図７（Ｃ）で、たとえば厚さ２００μｍのＣｕプレート２３を、３５０℃で高温圧着する。図３（Ｃ）と同様に、Ｃｕプレート２３の表面は脱酸素の真空雰囲気中でプラズマクリーニングしてある。圧着時の温度と圧力で、Ｃｕ−Ｔｉ膜３２のＣｕは再結晶化し、Ｃｕプレート２３と金属接合される。他方、Ｃｕ−Ｔｉ膜３２のＴｉ原子はＣｕの粒界を拡散し、ＳｉＯ2膜３１とＣｕ−Ｔｉ膜３２の界面に偏析する。偏析したＴｉ原子はＳｉＯ2界面にてＴｉＯ2膜３５を形成し、Ｃｕの拡散バリア３５となる。
【００３８】
熱処理により原子が拡散、偏析して界面に形成されるバリア層は、「自己形成バリア」と呼ばれる。Ｃｕ中を拡散して自己形成バリアを形成する原子として、Ｔｉの外に、Ａｇ、Ｍｇ、Ｍｎ、Ａｌを用いることができる。
【００３９】
図７（Ｄ）で、Ｃｕプレート２３とＳｉＯ2膜３１の界面に自己形成バリア（Ｔｉ偏析層）３５が形成されたＶＣＳＥＬチップ２０Ａと、所定の箇所に電極パッド２５（または所定の高さの電極ポスコ）が形成されたコントロールチップ２０Ｂを、モールド樹脂でコートし、硬化させて樹脂基板２４とする。以降の工程は図４、図５と同様に、樹脂基板２４を薄化し、Ｃｕプレート２３の表面とコントロールチップ２０Ｂの電極パッド２５を露出して所定の箇所に突起電極２６Ａ，２６Ｂを形成し、樹脂基板２４を回路基板１１上にフリップチップ接合する。
【００４０】
変形例の構成、手法によっても、ＶＣＳＥＬチップ２０Ａからの熱を、Ｃｕプレート２３と突起電極２６Ａを介して回路基板１１側に逃がすことができる。また、ＳｉＯ2膜３１とＣｕプレート２３の界面に形成されるＴｉ偏析層によって、ＶＳＣＥＬチップ２０Ａの結晶中へのＣｕ拡散を防止することができる。
【００４１】
これにより、デバイスの温度上昇を防止して、動作効率を向上することができる。
【産業上の利用可能性】
【００４２】
ＬＳＩチップセット、マイクロプロセッサモジュール、マルチチップモジュール、３Ｄ−ＬＳＩなどの放熱構造に適用することができる。
【００４３】
以上の説明に対し、以下の付記を提示する。
（付記１）
第１の半導体デバイスの主面と反対側の裏面にバリア層を介して金属層を配置し、
前記第１の半導体デバイス、および前記第１の半導体デバイスと異なる種類の第２の半導体デバイスを前記第１の半導体デバイスの前記裏面側から樹脂層で覆って硬化し、
前記樹脂層を薄化して前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの一部を露出し、
前記第１の半導体デバイスの前記金属層と、前記第２の半導体デバイスの前記露出した部分に突起電極を形成し、
前記突起電極を回路基板に接続する
ことを特徴とする半導体装置の製造方法。
（付記２）
前記第１の半導体デバイスの前記裏面に、前記金属層として、前記樹脂層よりも熱伝導率の高い金属プレートを張り合わせる工程を含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記第１の半導体デバイスの前記裏面に酸化膜を形成し、
前記シリコン酸化膜上に、高熱伝導率の金属原子が添加された導体膜を形成し、
前記金属プレートを前記導体膜上に熱圧着により張り合わせることによって、前記金属原子を前記酸化膜の界面に析出させて自己形成バリア層を形成することを特徴とする付記２に記載の半導体装置の製造方法。
（付記４）
前記バリア層として、Ｔｉ，ＴｉＷ、Ｗ、Ｔａから選択されるバリアメタルを形成する工程を含むことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記５）
前記バリア層として、高熱伝導率の金属粒子を含む樹脂ペーストを塗布する工程を含むことを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記６）
前記金属層として、Ｃ、Ａｇ、Ｃｕ，Ａｕ，ＳｉＣから選択される金属を用いることを特徴とする付記１−５に記載の半導体装置の製造方法。
（付記７）
前記導体膜に添加される金属原子は、Ａｇ，Ｔｉ，Ｍｎ，Ｍｇから選択され、前記導体膜はＣｕであることを特徴とする付記３に記載の半導体装置の製造方法。
（付記８）
前記第１の半導体デバイスの前記主面と対向して、光導波路を有する第３のデバイスを配置する工程、
をさらに含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記９）
前記第２の半導体デバイスの所定の箇所に電極パッドを形成しておき、
前記薄化された前記樹脂層に、前記第２の半導体デバイスの前記電極パッドに到達する孔を形成し、前記孔に前記突起電極を形成することを特徴とする付記１に記載の半導体装置の製造方法。
（付記１０）
前記第２の半導体デバイスの所定の箇所に電極ポストを形成しておき、
前記樹脂層の薄化工程で、前記第１の半導体デバイスの前記金属層とともに、前記第２の半導体デバイスの前記電極ポストを露出させることを特徴とする付記１に記載の半導体装置の製造方法。
（付記１１）
主面および前記主面と反対側の裏面と、前記裏面にバリア層を介して配置された金属層と、前記金属層に形成された突起電極とを有する第１の半導体デバイスと、
前記第１の半導体デバイスと異なる種類の第２の半導体デバイスと、
前記第１の半導体デバイスおよび前記第２の半導体デバイスを囲む樹脂層と、
前記第１の半導体デバイスおよび前記第２の半導体デバイスが搭載される回路基板(11)と、
を含み、
前記第１の半導体デバイスの前記主面は前記樹脂層の表面で露出し、
前記第１の半導体デバイスは、前記突起電極により前記回路基板に接合されていることを特徴とする半導体装置。
（付記１２）
前記金属層は、前記樹脂層よりも熱伝導率の高い金属プレートであり、前記金属プレートが前記バリア層を介して前記第１の半導体デバイスの裏面に張り合わせられていることを特徴とする付記１１に記載の半導体装置。
（付記１３）
前記第１の半導体デバイスの前記主面に対向して配置され、光導波路を有する第３のデバイスをさらに含むことを特徴とする付記１１又は１２に記載の半導体装置。
【符号の説明】
【００４４】
１０  半導体装置
１１  回路基板
１４  樹脂層
２０Ａ  ＶＳＣＥＬチップ（第１の半導体デバイス）
２０ｓ  主面（アクティブ面）
２０Ｂ  コントロールチップ（第２の半導体デバイス）
２１  バリア層
２３  Ｃｕプレート（高熱伝導率の金属層）
２４  樹脂基板
２６Ａ、２６Ｂ  突起電極
３１  ＳｉＯ2膜（絶縁膜）
３２  Ｃｕ−Ｔｉ層（金属原子添加層）
３５  バリア層（自己形成バリア）
ＦＰＣ  光導波路を含む第３のデバイス
【図１】
2014086660.tif 000003
【図２】
2014086660.tif 000004
【図３】
2014086660.tif 000005
【図４】
2014086660.tif 000006
【図５】
2014086660.tif 000007
【図６】
2014086660.tif 000008
【図７】
2014086660.tif 000009