(57)【要約】【課題】低抵抗で低コストな配線や電極を実現可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、シリコンを含有する基板上、または、基板上に形成されシリコンを含有する導電層上に形成され、前記基板または前記導電層に達する孔を有する層間絶縁膜を備える。さらに、前記装置は、前記孔の底面と側面に形成されたバリアメタル層であって、前記側面に形成された前記バリアメタル層は少なくともモリブデンを含有し、前記底面に形成された前記バリアメタル層は少なくともモリブデンおよびシリコンを含有する、バリアメタル層を備える。さらに、前記装置は、前記孔の内部に前記バリアメタル層を介して形成されたプラグ材層を備える。【選択図】図１
2014053557.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含有する基板上、または、基板上に形成されシリコンを含有する導電層上に形成され、前記基板または前記導電層に達する孔を有する層間絶縁膜と、
前記孔の底部の前記基板内または前記導電層内に形成されたモリブデン含有層と、
前記孔の底面と側面に形成されたバリアメタル層であって、前記側面に形成された前記バリアメタル層は少なくともモリブデンを含有し、前記底面に形成された前記バリアメタル層は少なくともモリブデンおよびシリコンを含有する、バリアメタル層と、
前記孔の内部に前記バリアメタル層を介して形成されたプラグ材層とを備え、
前記バリアメタル層は、前記孔の底面と、前記孔の側面の一部とに形成されたモリブデン珪酸窒化膜を含む、半導体装置。
【請求項２】
シリコンを含有する基板上、または、基板上に形成されシリコンを含有する導電層上に形成され、前記基板または前記導電層に達する孔を有する層間絶縁膜と、
前記孔の底面と側面に形成されたバリアメタル層であって、前記側面に形成された前記バリアメタル層は少なくともモリブデンを含有し、前記底面に形成された前記バリアメタル層は少なくともモリブデンおよびシリコンを含有する、バリアメタル層と、
前記孔の内部に前記バリアメタル層を介して形成されたプラグ材層と、
を備える半導体装置。
【請求項３】
さらに、前記孔の底部の前記基板内または前記導電層内に形成されたモリブデン含有層を備える、請求項２に記載の半導体装置。
【請求項４】
前記バリアメタル層は、前記孔の底面に形成されたモリブデン珪酸窒化膜を含む、請求項２または３に記載の半導体装置。
【請求項５】
前記モリブデン珪酸窒化膜は、前記孔の底面と、前記孔の側面の一部とに形成されている、請求項４に記載の半導体装置。
【請求項６】
基板と、
前記基板上に形成され、配線または電極として機能する積層体とを備え、
前記積層体は、
前記基板上に第１の配線材または電極材として形成され、シリコンを含有する半導体層と、
前記半導体層上に形成され、モリブデンを含有するバリアメタル層と、
前記バリアメタル層上に第２の配線材または電極材として形成されたメタル層と、
を備える半導体装置。
【請求項７】
シリコンを含有する基板上、または基板上に形成されシリコンを含有する導電層上に、層間絶縁膜を形成し、
前記層間絶縁膜内に、前記基板または前記導電層に達する孔を形成し、
前記孔の底面と側面に、モリブデンを含有するバリアメタル層を形成し、
前記基板の熱処理により、前記孔の底部の前記基板内または前記導電層内にモリブデン含有層を形成し、かつ、前記基板内または前記導電層内の前記シリコンを前記孔の底面の前記バリアメタル層内に拡散させ、
前記孔の内部に、前記バリアメタル層を介してプラグ材層を形成する、
半導体装置の製造方法。
【請求項８】
前記孔の底面と側面に形成される前記バリアメタル層は、モリブデン窒化膜とモリブデン酸化膜とを含む積層膜であり、
前記モリブデン酸化膜は、前記モリブデン窒化膜の表面を４００℃以上の温度で酸化することで形成される、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記モリブデン酸化膜は、前記モリブデン含有層を形成するための前記熱処理により形成される、請求項８に記載の半導体装置の製造方法。
【請求項１０】
基板上に、第１の配線材または電極材として、シリコンを含有する半導体層を形成し、
前記半導体層上に、モリブデンを含有するバリアメタル層を形成し、
前記基板の熱処理により、前記半導体層と前記バリアメタル層との間にモリブデン含有層を形成し、かつ、前記半導体層内の前記シリコンを前記バリアメタル層内に拡散させ、
前記バリアメタル層上に、第２の配線材または電極材としてメタル層を形成し、
前記半導体層、前記モリブデン含有層、前記バリアメタル層、および前記メタル層を加工して、配線または電極として機能する積層体を形成する、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩの配線抵抗や製造コストを低減するためには、プラグ配線を、低抵抗で低コストなプラグ材やバリアメタル材で形成することが望ましい。このようなプラグ材の例としては、Ｃｕ（銅）が挙げられる。また、このようなバリアメタル材の例としては、ＷＮ（窒化タングステン）が挙げられる。後者の場合、プラグ材としてＷ（タングステン）を使用すれば、プラグ材とバリアメタル材の主成分が同一金属となるため、製造コストはさらに削減される。しかしながら、ＷＮ膜をＳｉ（シリコン）基板上に形成する場合、ＷＮよりもＳｉＮの方が安定であるため、Ｓｉ基板内にＳｉＮ膜が形成されてしまい、Ｓｉ基板とプラグ配線とのコンタクトが取れなくなるという問題がある。これは、プラグ配線以外の配線や、ゲート電極、浮遊ゲート、制御ゲートなどの電極についても同様である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−４５８７８号公報
【特許文献２】特許第２６７３６７３号公報
【特許文献３】特許第４７１２３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
低抵抗で低コストな配線や電極を実現可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、シリコンを含有する基板上、または、基板上に形成されシリコンを含有する導電層上に形成され、前記基板または前記導電層に達する孔を有する層間絶縁膜を備える。さらに、前記装置は、前記孔の底面と側面に形成されたバリアメタル層であって、前記側面に形成された前記バリアメタル層は少なくともモリブデンを含有し、前記底面に形成された前記バリアメタル層は少なくともモリブデンおよびシリコンを含有する、バリアメタル層を備える。さらに、前記装置は、前記孔の内部に前記バリアメタル層を介して形成されたプラグ材層を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の構造を示す断面図である。
【図２】第１実施形態の変形例の半導体装置の構造を示す断面図である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図(1/3)である。
【図４】第１実施形態の半導体装置の製造方法を示す断面図(2/3)である。
【図５】第１実施形態の半導体装置の製造方法を示す断面図(3/3)である。
【図６】種々のシリサイドの標準生成自由エネルギーを示したグラフである。
【図７】第１実施形態の変形例の半導体装置の構造を示す断面図である。
【図８】第１実施形態の変形例の半導体装置の構造を示す断面図である。
【図９】第２実施形態の半導体装置の構造を示す断面図である。
【図１０】第３実施形態の半導体装置の構造を示す断面図である。
【図１１】第４実施形態の半導体装置の構造を示す断面図である。
【図１２】第５実施形態の半導体装置の構造を示す断面図である。
【図１３】第５実施形態の半導体装置の製造方法を示す断面図(1/2)である。
【図１４】第５実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【図１５】第５実施形態の変形例の半導体装置の構造を示す断面図である。
【図１６】第５実施形態の変形例の半導体装置の構造を示す断面図である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１は、本実施形態の半導体装置を構成するコンタクトプラグの断面を示している。
【０００９】
図１の半導体装置は、基板１０１と、ＭｏＳｉX（モリブデンシリサイド）層１０２と、層間絶縁膜１１１、１１２と、ＭｏＳｉＯＮ膜（モリブデン珪酸窒化膜）１２１と、ＭｏＯＮ膜（モリブデン酸窒化膜）１２２と、プラグ材層１２３と、配線層１２４とを備えている。
【００１０】
基板１０１は例えば、Ｓｉ基板などの半導体基板である。図１には、基板１０１の主面に平行で、互いに垂直なＸ方向およびＹ方向と、基板１０１の主面に平行なＺ方向が示されている。なお、基板１０１は、半導体基板上に埋込絶縁膜と半導体層が順に形成されたＳＯＩ（Semiconductor On Insulator）基板でもよい。半導体層の例としては、Ｓｉ層が挙げられる。
【００１１】
層間絶縁膜１１１、１１２は、基板１０１上に順に形成されている。層間絶縁膜１１１は、基板１０１に達するよう形成されたコンタクトホールＨ1を有している。層間絶縁膜１１１、１１２は、例えばシリコン酸化膜である。
【００１２】
ＭｏＳｉX層１０２は、コンタクトホールＨ1の底部の基板１０１内に形成されている。ＭｏＳｉX層１０２は、モリブデン含有層の例である。
【００１３】
ＭｏＳｉＯＮ膜１２１は、コンタクトホールＨ1の底面に形成されている。また、ＭｏＯＮ膜１２２は、コンタクトホールＨ1の側面に形成されている。ＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２は、モリブデンを含有するバリアメタル層の例である。また、ＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２はそれぞれ、孔の底面と側面に形成されたバリアメタル層の例である。ＭｏＳｉＯＮ膜１２１は、正確にはＭｏX1ＳｉX2ＯX3ＮX4膜１２１と表記する。
【００１４】
プラグ材層１２３は、コンタクトホールＨ1の内部に、ＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２を介して形成されている。プラグ材層１２３は、例えばＭｏ層である。
【００１５】
配線層１２４は、プラグ材層１２３および層間絶縁膜１１１上に形成されている。配線層１２４は例えば、Ｃｕ層またはＡｌ（アルミニウム）層である。配線層１２４は、層間絶縁膜１１２で覆われている。
【００１６】
なお、図２に示すように、配線層１２４は、プラグ材層１２３と同じ材料で形成してもよい。図２は、第１実施形態の変形例の半導体装置の構造を示す断面図である。図２の構造には、配線工程の工程数やコストを削減できるという利点がある。
【００１７】
（１）第１実施形態の半導体装置の製造方法
次に、図３〜図５を参照し、第１実施形態の半導体装置の製造方法を説明する。
【００１８】
図３〜図５は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００１９】
まず、図３(ａ)に示すように、基板１０１上に層間絶縁膜１１１を形成し、層間絶縁膜１１１の表面をＣＭＰ（Chemical Mechanical Polishing）などにより平坦化する。
【００２０】
次に、図３(ｂ)に示すように、層間絶縁膜１１１内に、基板１０１に達するコンタクトホールＨ1を形成する。
【００２１】
次に、図３(ｃ)に示すように、ＰＶＤ（Physical Vapor Deposition）、ＣＶＤ（Chemical Vapor Deposition）、ＡＬＤ（Atomic Layer Deposition）などにより、基板１０１上の全面にＭｏＮ膜（モリブデン窒化膜）２０１を堆積する。その結果、ＭｏＮ膜２０１が、コンタクトホールＨ1の底面と側面に形成される。
【００２２】
次に、図４(ａ)に示すように、ＭｏＮ膜２０１の表面を酸化して、ＭｏＮ膜２０１の表面にＭｏＯX膜（モリブデン酸化膜）２０２を形成する。その結果、ＭｏＯX膜２０２が、コンタクトホールＨ1の底面と側面にＭｏＮ膜２０１を介して形成される。ＭｏＮ膜２０１とＭｏＯX膜２０２とを含む積層膜は、モリブデンを含有するバリアメタル層の例である。
【００２３】
なお、ＭｏＮ膜２０１の堆積処理と、ＭｏＮ膜２０１の表面の酸化処理は、同一チャンバ内で行ってもよいし、真空連続に接続された別々のチャンバ内で行ってもよい。また、これらの処理の間には、大気解放を行ってもよい。
【００２４】
ＭｏＮ膜２０１の表面の酸化処理は、ＭｏＮ膜２０１の堆積処理と同等の温度、例えば４００℃以上で、減圧または大気圧の雰囲気内で行う。以下、この酸化処理の際の熱処理を、第１の熱処理と呼ぶ。なお、ＭｏＮ膜２０１の表面の酸化処理は、プラズマを用いて行ってもよい。
【００２５】
次に、図４(ｂ)に示すように、第１の熱処理よりも高い温度、例えば５００℃以上で、基板１０１の熱処理を行う。その結果、コンタクトホールＨ1の底部の基板１０１内に、ＭｏＳｉX層１０２が形成される。一方、ＭｏＮ膜２０１とＭｏＯX膜２０２は、この熱処理により、ＭｏＯＮ膜１２２に変化し、さらには、基板１０１内のシリコンがコンタクトホールＨ1の底面のＭｏＯＮ膜１２２内に拡散する。その結果、コンタクトホールＨ1の底面と側面にはそれぞれ、ＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２が形成される。以下、この熱処理を、第２の熱処理と呼ぶ。
【００２６】
なお、第１の熱処理と第２の熱処理は、１つの熱処理に統合してもよい。この場合、この熱処理は例えば５００℃以上で行う。その結果、ＭｏＮ膜２０１の表面の酸化処理と、ＭｏＳｉX層１０２の形成処理と、ＭｏＮ膜２０１とＭｏＯX膜２０２がＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２に変化する処理が、同時に進行することとなる。このような熱処理には、熱処理を行う回数を削減できるという利点がある。
【００２７】
次に、図４(ｃ)に示すように、プラグ材層１２３の材料を、ＣＶＤにより基板１０１上の全面に堆積する。次に、図５(ａ)に示すように、この材料の表面をＣＭＰにより平坦化する。その結果、プラグ材層１２３が、コンタクトホールＨ1内に、ＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２を介して形成される。なお、コンタクトホールＨ1外に形成された余剰なＭｏＯＮ膜１２２は、図５(ａ)の平坦化の際に除去される。
【００２８】
次に、図５(ｂ)に示すように、プラグ材層１２３および層間絶縁膜１１１上に、配線層１２４を形成する。次に、図５(ｂ)に示すように、基板１０１上の全面に、配線層１２４を覆うように層間絶縁膜１１２を形成する。その後、本方法では、種々のビアプラグ、配線層、層間絶縁膜などを形成する。こうして、図１の半導体装置が製造される。
【００２９】
なお、図４(ｃ)と図５(ａ)の工程では、プラグ材層１２３の材料から、プラグ材層１２３と同時に配線層１２４も形成してもよい（図５(ｃ)）。この場合には、図２の半導体装置が製造されることとなる。なお、この場合には、図５(ｃ)に示すように、配線層１２４に相当する部分のプラグ材層１２３が、層間絶縁膜１１１上に、ＭｏＯＮ膜１２２を介して形成されることに留意されたい。
【００３０】
（２）図４(ｂ)の工程の詳細
次に、図６を参照し、図４(ｂ)の工程の詳細について説明する。具体的には、基板１０１内にＭｏＳｉX層１０２が形成される理由や、ＭｏＮ膜２０１とＭｏＯX膜２０２がＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２に変化する理由について説明する。
【００３１】
図６は、種々のシリサイドの標準生成自由エネルギーΔＧを示したグラフである。
【００３２】
図６に示す直線Ａ〜Ｅはそれぞれ、ＷＳｉ2、Ｗ5Ｓｉ3、ＭｏＳｉ2、Ｍｏ5Ｓｉ3、Ｓｉ3Ｎ4の標準生成自由エネルギーΔＧを示す。図６に示すように、ＷＳｉ2、Ｗ5Ｓｉ3のΔＧはいずれも、Ｓｉ3Ｎ4のΔＧよりも大きい。よって、Ｓｉ基板上にＷＮ膜を形成すると、ＷＮよりもＳｉＮの方が安定であるため、Ｓｉ基板内にＳｉＮ膜が形成され、Ｓｉ基板とコンタクトプラグとのコンタクトが取れなくなる。そのため、ＷＮは、Ｓｉ基板上にコンタクトプラグを形成する際のバリアメタル材としては使用することができない。
【００３３】
一方、Ｍｏ5Ｓｉ3のΔＧは、約４００℃以上において、Ｓｉ3Ｎ4のΔＧよりも小さくなる。よって、約４００℃以上でＳｉ基板上にＭｏＮ膜を形成した場合、Ｓｉ基板内にＳｉＮ膜が形成されることを回避することができる。よって、本実施形態では、ＭｏＮ膜２０１の堆積処理を４００℃以上で行う。
【００３４】
ただし、ＭｏＮはエネルギー的に不安定であることから、コンタクトプラグをＭｏＮ膜２０１とＭｏ層（プラグ材層）１２３で形成すると、ＭｏＮ膜２０１とＭｏ層１２３がすべてシリサイド化してしまう。そこで、本実施形態では、これを抑制するために、ＭｏＮ膜２０１の表面を酸化して、ＭｏＯX膜２０２を形成する。
【００３５】
その結果、ＭｏＮ膜２０１とＭｏＯX膜２０２は、ＭｏＯＮ膜１２２やＭｏＳｉＯＮ膜１２１に変化して安定化する（図４(ｂ)）。ＭｏＯＮ膜１２２とＭｏＳｉＯＮ膜１２１内のＮ原子やＯ原子は、ＭｏＮ膜２０１内のＮ原子や、ＭｏＯX膜２０２内のＯ原子に由来するものである。また、ＭｏＳｉＯＮ膜１２１内のＳｉ原子は、Ｓｉ基板１０１から拡散してきたものである。
【００３６】
一方、Ｓｉ基板１０１付近のＭｏＮ膜２０１内のＭｏ原子は、Ｓｉ基板１０１内に拡散し、ＭｏＳｉX層１０２を形成する（図４(ｂ)）。
【００３７】
よって、図４(ｂ)の工程では、基板１０１内にＭｏＳｉX層１０２が形成され、ＭｏＮ膜２０１とＭｏＯX膜２０２がＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２に変化する。
【００３８】
なお、図４(ｂ)の工程において、Ｓｉ基板１０１内のＳｉ原子は、コンタクトホールＨ1の側面のＭｏＯＮ膜１２２にまで拡散することもある。この場合、図７のような半導体装置が製造されることとなる。図７は、第１実施形態の変形例の半導体装置の構造を示す断面図である。図７では、ＭｏＳｉＯＮ膜１２１が、コンタクトホールＨ1の底面と、コンタクトホールＨ1の側面の一部とに形成されている。
【００３９】
また、図４(ｂ)の工程において、ＭｏＮ膜２０１とＭｏＯX膜２０２は、すべてＭｏＳｉＯＮ膜１２１とＭｏＯＮ膜１２２には変化せずに、一部のＭｏＯX膜２０２が残る場合がある。この場合、図８のような半導体装置が製造されることとなる。図８は、第１実施形態の変形例の半導体装置の構造を示す断面図である。図８では、ＭｏＯＮ膜１２２とプラグ材１２３層との間に、ＭｏＯX膜２０２が残っている。
【００４０】
また、図３(ｃ)および図４(ａ)の工程では、バリアメタル層として、ＭｏＮ膜２０１とＭｏＯX膜２０２とを含む積層膜を形成する代わりに、ＭｏＯＮ膜を形成してもよい。このＭｏＯＮ膜も、モリブデンを含有するバリアメタル層の例である。
【００４１】
（３）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
【００４２】
以上のように、本実施形態では、バリアメタル層１２１、１２２をＭｏＳｉＯＮ膜、ＭｏＯＮ膜とし、プラグ材層１２３をＭｏ層とする。ＭｏＳｉＯＮ膜、ＭｏＯＮ膜、Ｍｏ層はいずれも低抵抗であるため、本実施形態によれば、低抵抗なコンタクトプラグを実現することができる。また、モリブデンは比較的安価で入手可能であるため、本実施形態によれば、低コストなコンタクトプラグを実現することができる。また、バリアメタル層１２１、１２２とプラグ材層１２３はいずれもモリブデンが主成分であるため、本実施形態によれば、コンタクトプラグのコストをさらに削減することができる。
【００４３】
また、本実施形態では、コンタクトホールＨ1の底面と側面にＭｏＮ膜２０１とＭｏＯX膜２０２を順に形成し、ＭｏＮ膜２０１とＭｏＯX膜２０２からバリアメタル層１２１、１２２を形成する。よって、本実施形態によれば、基板１０１とコンタクトプラグとの間にＳｉＮ膜が形成されることを抑制することが可能となる。
【００４４】
なお、本実施形態では、プラグ材層１２３を、Ｍｏ以外の材料で形成してもよい。このような材料の例としては、比較的安価で入手可能なＣｕ、Ａｌ、Ｗなどが挙げられる。例えば、図２の構造を採用する場合には、プラグ材層１２３をＣｕやＡｌで形成することが望ましい。また、プラグ材層１２３用の材料のその他の例としては、Ｒｕ（ルテニウム）やＴａ（タンタル）などが挙げられる。なお、プラグ材層１２３は、単体金属で形成してもよいし、合金で形成してもよい。
【００４５】
また、基板１０１は、Ｓｉ基板以外の半導体基板でもよい。また、基板１０１がＳＯＩ基板の場合において、ＳＯＩ基板のＳＯＩ層は、Ｓｉ層以外の半導体層でもよい。このような半導体基板や半導体層を形成する半導体の例としては、ＳｉＧｅ（シリコンゲルマニウム）などが挙げられる。
【００４６】
（第２実施形態）
図９は、第２実施形態の半導体装置の構造を示す断面図である。図９は、本実施形態の半導体装置を構成するビアプラグの断面を示している。
【００４７】
図９の半導体装置は、図１に示す構成要素に加えて、Ｍｏ含有層３０１と、ＭｏＳｉＯＮ膜３１１と、ＭｏＯＮ膜３１２と、プラグ材層３１３と、配線層３１４と、層間絶縁膜１１３とを備えている。
【００４８】
図９に示す符号Ｈ2は、層間絶縁膜１１２内に形成されたビアホールを示す。ビアホールＨ2は、配線層１２４に達するように形成されている。配線層１２４は、例えばポリシリコン層である。配線層１２４は、本開示の導電層の例である。
【００４９】
Ｍｏ含有層３０１は、ビアホールＨ2の底部の配線層１２４内に形成されている。Ｍｏ含有層３０１は、例えばＭｏＳｉX層である。
【００５０】
ＭｏＳｉＯＮ膜３１１とＭｏＯＮ膜３１２はそれぞれ、ビアホールＨ2の底面と側面に形成されている。ＭｏＳｉＯＮ膜３１１とＭｏＯＮ膜３１２は、モリブデンを含有するバリアメタル層の例である。
【００５１】
プラグ材層３１３は、ビアホールＨ2の内部に、ＭｏＳｉＯＮ膜３１１とＭｏＯＮ膜３１２を介して形成されている。プラグ材層３１３は、例えばＭｏ層である。
【００５２】
配線層３１４は、プラグ材層３１３および層間絶縁膜１１２上に形成されている。配線層３１４は例えば、Ｃｕ層またはＡｌ層である。配線層３１４は、層間絶縁膜１１３で覆われている。
【００５３】
以上のように、図９のビアプラグは、図１のコンタクトプラグと同様の構造を有している。よって、本実施形態によれば、第１実施形態と同様に、低抵抗で低コストなビアプラグを実現することが可能となる。本実施形態の半導体装置は、第１実施形態の半導体装置と同様の製造方法により製造可能である。
【００５４】
なお、本実施形態のビアプラグは、図２のコンタクトプラグと同様の構造を有していてもよい。
【００５５】
また、本実施形態の配線層１２４は、第１実施形態の基板１０１の場合と同様に、シリコン層以外の半導体層としてもよい。また、本実施形態の配線層１２４は、メタル層と、メタル層上に形成された半導体層とを含む積層膜でもよい。
【００５６】
（第３実施形態）
図１０は、第３実施形態の半導体装置の構造を示す断面図である。図１０は、本実施形態の半導体装置を構成するコンタクトプラグ（ゲートコンタクト）の断面を示している。
【００５７】
図１０の半導体装置は、図１に示す構成要素に加えて、ゲート絶縁膜４０１、ゲート電極４０２、側壁絶縁膜４０３、およびソース／ドレイン拡散層４０４を有するＭＯＳＦＥＴと、Ｍｏ含有層４１１と、ＭｏＳｉＯＮ膜４２１と、ＭｏＯＮ膜４２２と、プラグ材層４２３と、配線層４２４とを備えている。
【００５８】
ゲート電極４０２は、基板１０１上にゲート絶縁膜４０１を介して形成されている。ゲート電極４０２は、例えばポリシリコン層である。ゲート電極４０２は、本開示の導電層の例である。側壁絶縁膜４０３は、ゲート電極４０２の側面に形成されている。ソース／ドレイン拡散層４０４は、基板１０１内に、ゲート電極４０２を挟むように形成されている。図１０のＭＯＳＦＥＴは、層間絶縁膜１１１で覆われている。
【００５９】
図１０に示す符号Ｈ3は、層間絶縁膜１１１内に形成されたコンタクトホールを示す。コンタクトホールＨ3は、ゲート電極４０２に達するように形成されている。
【００６０】
Ｍｏ含有層４１１は、コンタクトホールＨ3の底部のゲート電極４０２内に形成されている。Ｍｏ含有層４１１は、例えばＭｏＳｉX層である。
【００６１】
ＭｏＳｉＯＮ膜４２１とＭｏＯＮ膜４２２はそれぞれ、コンタクトホールＨ3の底面と側面に形成されている。ＭｏＳｉＯＮ膜４２１とＭｏＯＮ膜４２２は、モリブデンを含有するバリアメタル層の例である。
【００６２】
プラグ材層４２３は、コンタクトホールＨ3の内部に、ＭｏＳｉＯＮ膜４２１とＭｏＯＮ膜４２２を介して形成されている。プラグ材層４２３は、例えばＭｏ層である。
【００６３】
配線層４２４は、プラグ材層４２３および層間絶縁膜１１１上に形成されている。配線層４２４は例えば、Ｃｕ層またはＡｌ層である。配線層４２４は、層間絶縁膜１１２で覆われている。
【００６４】
以上のように、図１０のコンタクトプラグは、図１のコンタクトプラグと同様の構造を有している。よって、本実施形態によれば、第１実施形態と同様に、低抵抗で低コストなコンタクトプラグを実現することが可能となる。本実施形態の半導体装置は、第１実施形態の半導体装置と同様の製造方法により製造可能である。
【００６５】
なお、本実施形態のコンタクトプラグは、図２のコンタクトプラグと同様の構造を有していてもよい。
【００６６】
また、本実施形態のゲート電極４０２は、第１実施形態の基板１０１の場合と同様に、シリコン層以外の半導体層としてもよい。また、本実施形態のゲート電極４０２は、メタル層と、メタル層上に形成された半導体層とを含む積層膜でもよい。
【００６７】
（第４実施形態）
図１１は、第４実施形態の半導体装置の構造を示す断面図である。図１１は、本実施形態の半導体装置を構成するビアプラグの断面を示している。
【００６８】
図１１の配線層１２４は、図９の配線層１２４とは異なり、ポリシリコン層ではなくメタル層となっている。そのため、図１１の半導体装置の製造時には、配線層１２４からＭｏＯＮ膜３１２へのＳｉ原子の拡散が生じない。よって、図１１の半導体装置は、Ｍｏ含有層３０１とＭｏＳｉＯＮ膜３１１を有していない。本実施形態によれば、コンタクトホールＨ2の側面と底面を、ＭｏＯＮ膜３１２によるバリアメタル層で覆うことが可能となる。
【００６９】
なお、配線層１２４を形成するメタル材としては、どのような材料を使用してもよい。このメタル材の種類によっては、コンタクトホールＨ2の底部の配線層１２４内に、Ｍｏ含有層が形成される可能性がある。
【００７０】
また、配線層１２４は例えば、半導体層と、半導体層上に形成されたメタル層とを含む積層膜でもよい。
【００７１】
（第５実施形態）
図１２は、第５実施形態の半導体装置の構造を示す断面図である。図１２は、本実施形態の半導体装置を構成するＭＯＳＦＥＴの断面を示している。
【００７２】
図１２の半導体装置は、基板１０１と、層間絶縁膜１１１と、ＭＯＳＦＥＴを構成するゲート絶縁膜４０１、ゲート電極４０２、側壁絶縁膜４０３、およびソース／ドレイン拡散層４０４とを備えている。
【００７３】
ゲート電極４０２は、図１２に示すように、第１の電極材として形成された半導体層５０１と、ＭｏＳｉX層５０２と、ＭｏＳｉＯＮ膜５１１と、ＭｏＯＮ膜５１２と、第２の電極材として形成されたメタル層５１３とを備えている。ゲート電極４０２は、電極として機能する積層体の例である。
【００７４】
半導体層５０１は、基板１０１上にゲート絶縁膜４０１を介して形成されている。半導体層５０１は、例えばポリシリコン層である。本実施形態のゲート電極４０２は、第１、第２の電極材としてポリシリコン層５０１とメタル層５１３とを備えるポリメタルゲートとなっている。
【００７５】
ＭｏＳｉX層５０２は、半導体層５０１の表面に形成されている。ＭｏＳｉX層５０２は、モリブデン含有層の例である。また、ＭｏＳｉＯＮ膜５１１、ＭｏＯＮ膜５１２、およびメタル層５１３は、ＭｏＳｉX層５０２上に順に形成されている。ＭｏＳｉＯＮ膜５１１とＭｏＯＮ膜５１２は、モリブデンを含有するバリアメタル層の例である。メタル層５１３は、例えばＭｏ層である。なお、メタル層５１３の別の例としては、Ｍｏ、Ｃｕ、Ａｌ、Ｗ、Ｒｕ、Ｔａの少なくともいずれかを含有している層などが挙げられる。
【００７６】
以上のように、本実施形態では、バリアメタル層５１１、５１２をＭｏＳｉＯＮ膜、ＭｏＯＮ膜とし、メタル層５１３をＭｏ層とする。ＭｏＳｉＯＮ膜、ＭｏＯＮ膜、Ｍｏ層はいずれも低抵抗であるため、本実施形態によれば、低抵抗なゲート電極４０２を実現することができる。また、モリブデンは比較的安価で入手可能であるため、本実施形態によれば、低コストなゲート電極４０２を実現することができる。また、バリアメタル層５１１、５１２とメタル層５１３はいずれもモリブデンが主成分であるため、本実施形態によれば、ゲート電極４０２のコストをさらに削減することができる。
【００７７】
なお、本実施形態の積層体（ゲート電極４０２）の構造は、ＮＡＮＤ型メモリの浮遊ゲートや制御ゲートや、ＲｅＲＡＭやＰＣＲＡＭのクロスポイント構造の配線にも適用可能である。後者は、配線として機能する積層体の例であり、この場合の半導体層５０１とメタル層５１３はそれぞれ、第１、第２の配線材の例である。
【００７８】
（１）第５実施形態の半導体装置の製造方法
次に、図１３と図１４を参照し、第５実施形態の半導体装置の製造方法を説明する。
【００７９】
図１３と図１４は、第５実施形態の半導体装置の製造方法を示す断面図である。
【００８０】
まず、図１３(ａ)に示すように、熱酸化法またはＣＶＤにより、基板１０１上にゲート絶縁膜４０１を形成する。ゲート絶縁膜４０１は例えば、シリコン酸化膜である。次に、図１３(ａ)に示すように、ＣＶＤにより、ゲート絶縁膜４０１上に半導体層５０１を形成する。半導体層５０１は例えば、Ｐ型不純物またはＮ型不純物がドープされたポリシリコン層である。
【００８１】
次に、図１３(ａ)に示すように、ＰＶＤ、ＣＶＤ、ＡＬＤなどにより、半導体層５０１上にＭｏＮ膜６０１を堆積する。次に、図１３(ａ)に示すように、ＭｏＮ膜６０１の表面を酸化して、ＭｏＮ膜６０１の表面にＭｏＯX膜６０２を形成する。ＭｏＮ膜６０１とＭｏＯX膜６０２とを含む積層膜は、モリブデンを含有するバリアメタル層の例である。
【００８２】
ＭｏＮ膜６０１の表面の酸化処理は、ＭｏＮ膜６０１の堆積処理と同等の温度、例えば４００℃以上で行う。以下、この酸化処理の際の熱処理を、第１実施形態と同様に、第１の熱処理と呼ぶ。
【００８３】
次に、図１３(ｂ)に示すように、第１の熱処理よりも高い温度、例えば５００℃以上で、基板１０１の熱処理を行う。その結果、半導体層５０１とバリアメタル層との間に、ＭｏＳｉX層５０２が形成される。一方、ＭｏＮ膜６０１とＭｏＯX膜６０２は、この熱処理により、ＭｏＯＮ膜５１２に変化し、さらには、半導体層５０１内のシリコンがＭｏＯＮ膜５１２内に拡散する。その結果、ＭｏＳｉX層５０２とＭｏＯＮ膜５１２との間には、ＭｏＳｉＯＮ膜５１１が形成される。以下、この熱処理を、第１実施形態と同様に、第２の熱処理と呼ぶ。
【００８４】
なお、第１の熱処理と第２の熱処理は、第１実施形態と同様に、１つの熱処理に統合してもよい。
【００８５】
次に、図１３(ｃ)に示すように、ＣＶＤにより、ＭｏＯＮ膜５１２上にメタル層５１３を堆積する。次に、図１３(ｃ)に示すように、ＣＶＤにより、メタル層５１３上にマスク層６１１を堆積する。マスク層６１１は、例えばシリコン窒化膜である。
【００８６】
次に、図１４(ａ)に示すように、リソグラフィとエッチングにより、マスク層６１１のパターニングを行う。
【００８７】
次に、図１４(ｂ)に示すように、マスク層６１１を利用したエッチングより、メタル層５１３、ＭｏＯＮ膜５１２、ＭｏＳｉＯＮ膜５１１、ＭｏＳｉX層５０２、および半導体層５０１を加工する。その結果、基板１０１上にゲート絶縁膜４０１を介してゲート電極４０２が形成される。
【００８８】
次に、図１４(ｃ)に示すように、ゲート電極４０２の側面に、側壁絶縁膜４０３を形成する。次に、図１４(ｃ)に示すように、基板１０１内に、ゲート電極４０２を挟むようにソース／ドレイン拡散層４０４を形成する。
【００８９】
その後、本方法では、種々のコンタクトプラグ、ビアプラグ、配線層、層間絶縁膜などを形成する。こうして、図１２の半導体装置が製造される。
【００９０】
以上のように、本実施形態では、半導体層５０１上にＭｏＮ膜６０１とＭｏＯX膜６０２を順に形成し、ＭｏＮ膜６０１とＭｏＯX膜６０２からバリアメタル層５１１、５１２を形成する。よって、本実施形態によれば、半導体層５０１とメタル層５１３との間にＳｉＮ膜が形成されることを抑制することが可能となる。
【００９１】
なお、半導体層５０１は、シリコン層以外の半導体層としてもよい。このような半導体層５０１の例としては、シリコンゲルマニウム層などが挙げられる。
【００９２】
（２）第５実施形態の変形例の半導体装置
次に、図１５と図１６を参照し、第５実施形態の変形例の半導体装置について説明する。
【００９３】
図１５と図１６は、第５実施形態の変形例の半導体装置の構造を示す断面図である。
【００９４】
図１５(ａ)のゲート電極４０２は、ＭｏＳｉX層５０２とメタル層５１３との間に、ＭｏＳｉＮ膜（モリブデン珪窒化膜）６２１、ＭｏＮ膜６０１、およびＭｏＯX膜６０２を備えている。このようなゲート電極４０２は例えば、ＭｏＮ膜６０１、ＭｏＯX膜６０２からＭｏＯＮ膜５１２への変化が抑制される条件下で、図１３(ｂ)の第２の熱処理を行うことで形成可能である。例えば、図１３(ｂ)の第２の熱処理を４００〜５００℃で行うことで、このようなゲート電極４０２を形成することができる。なお、ＭｏＳｉＮ膜６２１は、半導体層５０１内のシリコンがＭｏＮ膜６０１内に拡散することで形成されたものである。ＭｏＳｉＮ膜６２１は、モリブデンを含有するバリアメタル層の例である。
【００９５】
図１５(ｂ)のゲート電極４０２は、ＭｏＳｉX層５０２とメタル層５１３との間に、ＭｏＳｉＮ膜６２１を備えているが、ＭｏＮ膜６０１とＭｏＯX膜６０２は備えていない。このようなゲート電極４０２は例えば、図１５(ａ)の場合と同様の条件下で第２の熱処理を行った後に、ＭｏＯX膜６０２の還元処理と、ＭｏＮ膜６０１内のモリブデンおよび窒素の脱離処理を行うことで形成可能である。図１５(ｂ)のゲート電極４０２には、図１５(ａ)のゲート電極４０２よりも抵抗を下げることができるという利点がある。
【００９６】
図１５(ｃ)のゲート電極４０２は、ＭｏＳｉX層５０２とメタル層５１３との間に、ＭｏＳｉＮ膜６２１とＭｏＮ膜６０１とを備えているが、ＭｏＯX膜６０２は備えていない。このようなゲート電極４０２は例えば、図１５(ａ)の場合と同様の条件下で第２の熱処理を行った後に、ＭｏＯX膜６０２の還元処理を行うことで形成可能である。あるいは、このようなゲート電極４０２は例えば、図１３(ｂ)の工程でＭｏＯX膜６０２を形成せず、かつ、図１３(ｂ)の第２の熱処理をメタル層５１３の形成後に行うことで形成可能である。図１５(ｃ)のゲート電極４０２には、図１５(ａ)のゲート電極４０２よりも抵抗を下げることができるという利点がある。
【００９７】
図１６は、第５実施形態をＮＡＮＤ型メモリに適用した例を示している。図１６の半導体装置は、基板１０１と、層間絶縁膜１１１と、セルトランジスタ７０１と、拡散層７０２とを備えている。
【００９８】
セルトランジスタ７０１は、基板１０１上に順に形成されたゲート絶縁膜７１１、浮遊ゲート７１２、ゲート間絶縁膜７１３、および制御ゲート７１４を備えている。また、制御ゲート７１４は、浮遊ゲート７１上にゲート間絶縁膜７１３を介して順に形成された半導体層７１４ａ、ＭｏＳｉX層７１４ｂ、ＭｏＳｉＯＮ膜７１４ｃ、ＭｏＯＮ膜７１４ｄ、およびメタル層７１４ｅを備えている。制御ゲート７１４は、電極として機能する積層体の例である。このように、第５実施形態はＮＡＮＤ型メモリにも適用可能である。
【００９９】
（３）第５実施形態の効果
最後に、第５実施形態の効果について説明する。
【０１００】
以上のように、本実施形態では、電極や配線の半導体層５０１とメタル層５１３との間に、モリブデンを含有するバリアメタル層５１１、５１２を形成する。よって、本実施形態によれば、第１〜第４実施形態と同様に、低抵抗で低コストな電極や配線を提供することが可能となる。
【０１０１】
なお、メタル層５１３は、Ｍｏ層でもＭｏ層以外でもよいが、Ｍｏ層とすることには、例えば融点が高いという利点がある。Ｍｏ層の融点は、１０００℃以上である。一般に、ＤＲＡＭやＮＡＮＤ型メモリのゲート電極や、ＲｅＲＡＭやＰＣＲＡＭのクロスポイント配線には、融点が高いことが求められるため、Ｍｏ層によるメタル層５１３は、これらの電極や配線として好適である。
【０１０２】
また、メタル層５１３を形成する際には、メタル層５１３内の結晶粒の粒径が大きくなるよう、メタル層５１３のアニール条件を調整することが望ましい。これにより、メタル層５１３の抵抗をさらに下げることが可能となる。これは、第１〜第４実施形態のプラグ材層１２３、３１３、４２３についても同様である。
【０１０３】
以上、第１から第５実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
【０１０４】
以上述べた実施形態の上位概念、中位概念、および下位概念の一部または全ては、例えば以下のような付記１〜８で表現できる。
【０１０５】
［付記１］
半導体装置は、シリコンを含有する基板上、または、基板上に形成されシリコンを含有する導電層上に形成され、前記基板または前記導電層に達する孔を有する層間絶縁膜と、前記孔の底面と側面に形成されたバリアメタル層であって、前記側面に形成された前記バリアメタル層は少なくともモリブデンを含有し、前記底面に形成された前記バリアメタル層は少なくともモリブデンおよびシリコンを含有する、バリアメタル層と、前記孔の内部に前記バリアメタル層を介して形成されたプラグ材層とを備える。
【０１０６】
［付記２］
付記１において、前記プラグ材層は、モリブデン、銅、アルミニウム、タングステン、ルテニウム、タンタルの少なくともいずれかを含有している。
【０１０７】
［付記３］
付記１または２において、前記半導体装置はさらに、前記プラグ材層および前記層間絶縁膜上に形成され、前記プラグ材層と同じ材料で形成された配線層を備える。
【０１０８】
［付記４］
半導体装置は、基板と、前記基板上に形成され、配線または電極として機能する積層体とを備え、前記積層体は、前記基板上に第１の配線材または電極材として形成され、シリコンを含有する半導体層と、前記半導体層上に形成され、モリブデンを含有するバリアメタル層と、前記バリアメタル層上に第２の配線材または電極材として形成されたメタル層とを備える。
【０１０９】
［付記５］
付記４において、前記積層体はさらに、前記半導体層と前記バリアメタル層との間にモリブデン含有層を備える。
【０１１０】
［付記６］
付記４または５において、前記バリアメタル層は、モリブデン珪酸窒化膜を含む。
【０１１１】
［付記７］
半導体装置の製造方法では、シリコンを含有する基板上、または基板上に形成されシリコンを含有する導電層上に、層間絶縁膜を形成し、前記層間絶縁膜内に、前記基板または前記導電層に達する孔を形成し、前記孔の底面と側面に、モリブデンを含有するバリアメタル層を形成し、前記基板の熱処理により、前記孔の底部の前記基板内または前記導電層内にモリブデン含有層を形成し、かつ、前記基板内または前記導電層内の前記シリコンを前記孔の底面の前記バリアメタル層内に拡散させ、前記孔の内部に、前記バリアメタル層を介してプラグ材層を形成する。
【０１１２】
［付記８］
付記７において、前記モリブデン含有層を形成するための前記熱処理では、前記基板を５００℃以上に加熱する。
【符号の説明】
【０１１３】
１０１：基板、１０２：ＭｏＳｉX層、１１１、１１２、１１３：層間絶縁膜、
１２１：ＭｏＳｉＯＮ膜、１２２：ＭｏＯＮ膜、
１２３：プラグ材層、１２４：配線層、
２０１：ＭｏＮ膜、２０２：ＭｏＯX膜、
３０１：Ｍｏ含有層、３１１：ＭｏＳｉＯＮ膜、３１２：ＭｏＯＮ膜、
３１３：プラグ材層、３１４：配線層、
４０１：ゲート絶縁膜、４０２：ゲート電極、
４０３：側壁絶縁膜、４０４：ソース／ドレイン拡散層、
４１１：Ｍｏ含有層、４２１：ＭｏＳｉＯＮ膜、４２２：ＭｏＯＮ膜、
４２３：プラグ材層、４２４：配線層、
５０１：半導体層、５０２：ＭｏＳｉX層、
５１１：ＭｏＳｉＯＮ膜、５１２：ＭｏＯＮ膜、５１３：メタル層、
６０１：ＭｏＮ膜、６０２：ＭｏＯX膜、６１１：マスク層、６２１：ＭｏＳｉＮ膜、
７０１：セルトランジスタ、７０２：拡散層、
７１１：ゲート絶縁膜、７１２：浮遊ゲート、７１３：ゲート間絶縁膜、
７１４：制御ゲート、７１４ａ：半導体層、７１４ｂ：ＭｏＳｉX層、
７１４ｃ：ＭｏＳｉＯＮ膜、７１４ｄ：ＭｏＯＮ膜、７１４ｅ：メタル層
【図１】
2014053557.tif 000003
【図２】
2014053557.tif 000004
【図３】
2014053557.tif 000005
【図４】
2014053557.tif 000006
【図５】
2014053557.tif 000007
【図６】
2014053557.tif 000008
【図７】
2014053557.tif 000009
【図８】
2014053557.tif 000010
【図９】
2014053557.tif 000011
【図１０】
2014053557.tif 000012
【図１１】
2014053557.tif 000013
【図１２】
2014053557.tif 000014
【図１３】
2014053557.tif 000015
【図１４】
2014053557.tif 000016
【図１５】
2014053557.tif 000017
【図１６】
2014053557.tif 000018