(57)【要約】【課題】画素領域と周辺回路領域とで互いに異なる構造を有する微細な素子分離を形成するために有利な方法を提供する。【解決手段】画素領域および周辺回路領域を有する固体撮像装置の製造方法は、半導体基板の上に絶縁膜を形成する工程と、前記周辺回路領域における前記絶縁膜に第１開口を形成する工程と、前記絶縁膜をマスクとして使って前記第１開口を通して前記半導体基板をエッチングすることによって前記周辺回路領域における前記半導体基板に溝を形成する工程と、前記画素領域における前記絶縁膜に第２開口を形成する工程と、前記溝および前記第２開口の中に絶縁体を形成する工程と、を含む。【選択図】図１
2014053434.tif 000002
【特許請求の範囲】
【請求項１】
画素領域および周辺回路領域を有する固体撮像装置の製造方法であって、
半導体基板の上に絶縁膜を形成する工程と、
前記周辺回路領域における前記絶縁膜に第１開口を形成する工程と、
前記絶縁膜をマスクとして使って前記第１開口を通して前記半導体基板をエッチングすることによって前記周辺回路領域における前記半導体基板に溝を形成する工程と、
前記画素領域における前記絶縁膜に第２開口を形成する工程と、
前記溝および前記第２開口の中に絶縁体を形成する工程と、を含む、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記溝を形成する工程において前記絶縁膜が薄くなり、
前記第２開口を形成する工程は、前記溝を形成する工程の後に実施される、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記絶縁膜を形成する工程の前に前記半導体基板の上に酸化膜が形成され、前記絶縁膜を形成する工程では、前記酸化膜の上に前記絶縁膜を形成し、
前記溝を形成する工程では、前記第１開口を通して前記酸化膜をエッチングした後に前記半導体基板をエッチングする、
ことを特徴とする請求項１又は２に記載の固体撮像装置の製造方法。
【請求項４】
前記第２開口を形成する工程では、前記酸化膜が露出するように前記絶縁膜に前記第２開口を形成する、
ことを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項５】
前記第２開口を形成する工程では、前記絶縁膜を貫通して前記酸化膜の所定深さに至るように前記絶縁膜に前記第２開口を形成する、
ことを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項６】
前記絶縁膜を形成する工程では、前記溝の深さの１／２以上の厚さを有するように前記絶縁膜を形成する、
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項７】
前記溝を形成する工程において、前記絶縁膜の厚さは、前記溝を形成する工程の実施前における厚さの４／５以下まで薄くなる、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置の製造方法。
【請求項８】
前記画素領域における前記半導体基板に前記第２開口を通してイオンを注入してチャネルストップ領域を形成する工程を更に含む、
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
ビデオカメラやデジタルスチルカメラ等のカメラに搭載される固体撮像装置として、ＣＣＤセンサやＣＭＯＳセンサなどの固体撮像装置が用いられている。近年、画素数の増加やチップサイズの縮小のために、固体撮像装置における画素サイズが小さくなってきている。画素サイズの縮小に伴って、素子分離方法は、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法からＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法に代わってきている。
【０００３】
ＳＴＩ法では、トレンチ近傍におけるシリコン基板とシリコン酸化膜との界面やその近傍に存在する欠陥に起因する画像信号ノイズが問題となっていた。この改善策として、画素領域と周辺回路領域とでＳＴＩ構造を異ならせる技術がある。特許文献１には、画素部に配置されたＳＴＩ構造の素子分離部の埋め込み深さが周辺回路部に配置されたＳＴＩ構造の素子分離部の埋め込み深さよりも浅い固体撮像装置の製造方法が開示されている。特許文献１に記載された製造方法では、まず、レジストマスクの開口を通して周辺回路部の絶縁膜をエッチングすることによって周辺回路のＳＴＩのための溝を形成する。次いで、該レジストマスクを除去した後に新たにレジストマスクを形成し、当該新たなレジストマスクの開口を通して画素部の絶縁膜をエッチングすることによって回路部のＳＴＩのための溝を形成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２７２５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された製造方法では、周辺回路部のＳＴＩのための溝が完成した後に当該溝を形成するためのレジストマスクが除去される。このことから明らかなように、特許文献１に記載された製造方法では、周辺回路部のＳＴＩのための溝を形成するためのレジストマスクの厚さは、エッチングによって当該溝の形成が完了した後に該レジストマスクが残るように決定されている。よって、周辺回路部および画素部の微細化が進むと、レジストマスクのアスペクト比（高さ／幅）が大きくなり、レジストマスクが倒壊し易くなる。レジストマスクを薄くすることによってアスペクト比を小さくすることによって倒壊を防ぐことはできるが、この場合、溝の形成のためのエッチングの途中でレジスト膜が消失しうる。
【０００６】
本発明は、本発明者による上記の課題認識を契機としてなされたものであり、画素領域と周辺回路領域とで互いに異なる構造を有する微細な素子分離を形成するために有利な方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の１つの側面は、画素領域および周辺回路領域を有する固体撮像装置の製造方法に係り、前記製造方法は、半導体基板の上に絶縁膜を形成する工程と、前記周辺回路領域における前記絶縁膜に第１開口を形成する工程と、前記絶縁膜をマスクとして使って前記第１開口を通して前記半導体基板をエッチングすることによって前記周辺回路領域における前記半導体基板に溝を形成する工程と、前記画素領域における前記絶縁膜に第２開口を形成する工程と、前記溝および前記第２開口の中に絶縁体を形成する工程と、を含む。
【発明の効果】
【０００８】
本発明によれば、画素領域と周辺回路領域とで互いに異なる構造を有する微細な素子分離を形成するために有利な方法が提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る製造方法によって製造されうる固体撮像装置の断面図。
【図２】固体撮像装置の製造方法を例示的に説明する断面図。
【図３】固体撮像装置の製造方法を例示的に説明する断面図。
【図４】固体撮像装置の製造方法を例示的に説明する断面図。
【図５】固体撮像装置の製造方法を例示的に説明する断面図。
【図６】固体撮像装置の製造方法を例示的に説明する断面図。
【図７】固体撮像装置の製造方法を例示的に説明する断面図。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら本発明に係る固体撮像装置の製造方法をその実施形態を通じて説明する。
【００１１】
図１は、本発明に係る製造方法によって製造されうる固体撮像装置３００の断面図である。ここで、図１では、説明の簡単化のために、コンタクト、配線層、カラーフィルター、マイクロレンズなどの構成要素は、省略されている。固体撮像装置３００は、画素領域１００と周辺回路領域２００とを含む。固体撮像装置３００は、例えば、第１導電型の半導体基板ＳＢに形成される。画素領域１００は、例えば半導体基板ＳＢに形成された第２導電型のウェル３０５に形成される。ここで、第１導電型はＮ型であり、第２導電型はＰ型であるが、これとは逆に第１導電型はＰ型であり、第２導電型はＮ型であってもよい。
【００１２】
画素領域１００は、光電変換素子（例えば、フォトダイオード）１０８と、転送ゲート３０３と、フローティングディフュージョン３０２、リセットトランジスタ３０４、不図示の増幅トランジスタを含みうる。リセットトランジスタ３０４は、フローティングディフュージョン３０２の電位をリセットする。光電変換素子１０８は、例えば、第１導電型の半導体領域を含む。光電変換素子１０８は、それに入射した光を光電変換し、該光電変換によって発生した電荷を蓄積する。転送ゲート３０３は、光電変換素子１０８に蓄積された電荷をフローティングディフュージョン３０２に転送するチャネルを光電変換素子１０８とフローティングディフュージョン３０２との間に形成する。フローティングディフュージョン３０２の電位は、光電変換素子１０８から前記チャネルを通して電荷が転送されてくることによって変化する。増幅トランジスタは、フローティングディフュージョン３０２の電位に応じた信号を列信号線に出力する。このようにして、光電変換素子１０８から信号が読み出される。ここで、光電変換素子１０８又はその近傍に、エッチングダメージ、金属不純物、結晶格子ひずみ、結晶欠陥等が存在すると、暗電流が発生しうる。暗電流は、その画素から読み出される信号におけるノイズを増加させうる。
【００１３】
画素領域１００は、素子（光電変換素子１０８、および、リセットトランジスタ３０４などのトランジスタ）を相互に分離する素子分離３０１を有する。素子分離３０１は、絶縁体１０５と、第１チャネルストップ領域１０３と、第２チャネルストップ領域１０４とを含む。絶縁体１０５は、画素領域１００における半導体基板ＳＢを覆う平坦な酸化膜２０１の上に配置されている。第２チャネルストップ領域１０４は、絶縁体１０５が配置された領域における酸化膜２０１の下に、酸化膜２０１に接触するように配置されている。第１チャネルストップ領域１０３は、第２チャネルストップ領域１０４の下に、第２チャネルストップ領域１０４に接触するように配置されている。
【００１４】
ここで、第１チャネルストップ領域１０３および第２チャネルストップ領域１０４は、互いに異なる注入工程で形成されうるが、これに代えて、１回の注入工程で１つのチャネルストップ領域が形成されてもよい。あるいは、３段以上のチャネルストップ領域が絶縁体１０５の下に酸化膜２０１を介して形成されてもよい。第１チャネルストップ領域１０３および第２チャネルストップ領域１０４の導電型は、第２導電型である。絶縁体１０５と第２チャネルストップ領域１０４との間における酸化膜２０１は、素子分離３０１の一部として理解されてもよい。
【００１５】
絶縁体１０５は、その下端が半導体基板ＳＢの中に位置するように形成されてもよい。この場合、絶縁体１０５が配置される領域における酸化膜２０１は除去される。絶縁体１０５の下端が半導体基板ＳＢの中に位置するように絶縁体１０５が形成される場合、半導体基板ＳＢの中における絶縁体１０５の深さは、素子分離３０１がそれに要求される素子分離機能を失わない範囲で浅い方がよい。半導体基板ＳＢの中における絶縁体１０５の深さを浅くすることは、エッチングダメージ、金属不純物、結晶格子のひずみ、結晶欠陥等に起因する暗電流が発生を抑えるために有効である。
【００１６】
画素領域１００には、複数の行および複数の列を構成するように複数の画素が配置されうる。各画素は、光電変換素子１０８および転送ゲート３０３を含みうる。フローティングディフュージョン３０２、リセットトランジスタ３０４および増幅トランジスタ（不図示）は、個々の画素に対して設けられてもよいし、複数の画素によって共有されてもよい。
【００１７】
周辺回路領域２００は、画素領域１００の外側に位置する。周辺回路領域２００は、例えば、行選択回路（例えば、垂直走査回路）、読み出し回路、列選択回路（例えば、水平走査回路）および出力部を含みうる。行選択回路は、画素領域１００に形成された画素アレイにおける行を選択する。読み出し回路は、画素アレイから複数の列信号線に出力されるそれぞれの信号を読み出す。列選択回路は、読み出し回路によって読み出された信号を選択する。出力部は、列選択回路によって選択された信号を増幅して出力する。
【００１８】
周辺回路領域２００は、複数のトランジスタ４０１および素子分離２１９を含む。図１においては、簡単化のために、１つのトランジスタ４０１と１つの素子分離２１９が示されている。素子分離２１９は、ＳＴＩ構造を有する。素子分離２１９は、例えば、半導体基板ＳＢに形成された溝に充填された絶縁体２０９を含む。素子分離３０１は、半導体基板ＳＢと絶縁体２０９との間に配置された絶縁膜２０６を含んでもよい。
【００１９】
近年、例えば、種々の読み出しモードをサポートするために、周辺回路領域２００に配置される周辺回路の規模が増大する傾向にあり、素子（トランジスタ）を微細化することが求められている。素子分離３０１は、半導体基板ＳＢに溝を形成し該溝に絶縁体２０９を充填することによって形成されるので、微細化に有利である。より具体的には、半導体基板ＳＢに溝を形成し該溝に絶縁体２０９を充填して形成される素子分離２１９は、設計上の素子分離の寸法と実際に形成される素子分離の寸法との差を殆どなくすことができるので、微細化に有利である。また、半導体基板ＳＢに溝を形成し該溝に絶縁体２０９を充填して形成される素子分離２１９は、素子間の電気的分離に要求される絶縁特性を満たすために有利である。
【００２０】
以下、図２〜図７を参照しながら固体撮像装置３００の製造方法を例示的に説明する。図２〜図７では、説明を簡単にするために、加工前の部材と加工後の部材に同一の符号を付している。図２（ａ）に示す工程では、半導体基板ＳＢの表面上に化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、以下ＣＶＤ）法等によって絶縁膜２０２を形成する。ここで、絶縁膜２０２は、マスク（以下、ハードマスク）を形成するための層であり、画素領域１００および周辺回路領域２００の双方に形成される。絶縁膜２０２は、半導体基板ＳＢの表面を酸化させて酸化膜（パッド酸化膜（シリコン酸化膜））２０１を形成した後に、酸化膜２０１の上に形成されてもよい。一例において、酸化膜２０１は、その厚さが１５ｎｍであり、絶縁膜２０２は、シリコン窒化膜であり、その厚さが１７０ｎｍである。絶縁膜２０２の厚さは、素子分離２１９を形成するために半導体基板ＳＢに形成される後述の溝２０５（図３（ｂ））の深さＤの１／２以上であることが好ましい。以下、酸化膜２０１が存在するものとして説明するが、酸化膜２０１は必須ではない。
【００２１】
図２（ｂ）に示す工程では、周辺回路領域２００における素子分離２１９を形成すべき領域の絶縁膜２０２および酸化膜２０１に第１開口ＯＰ１を形成する。具体的には、絶縁膜２０２の上にレジスト膜を形成し、フォトリソグラフィー工程によって該レジスト膜をパターニングすることによってレジストパターン２０３を形成する。そして、レジストパターン２０３をエッチングマスクとして使って絶縁膜２０２および酸化膜２０１を異方性ドライエッチすることによって絶縁膜２０２および酸化膜２０１に第１開口ＯＰ１を形成する。この際に、半導体基板ＳＢの表面も第１開口ＯＰ１を通してエッチングされて、浅い溝２０４が形成されうる。溝２０４の深さは、例えば、４０ｎｍ程度でありうる。第１開口ＯＰ１が形成された絶縁膜２０２は、ハードマスクとして使用される。
【００２２】
図３（ａ）に示す工程では、レジストパターン２０３を除去する。図３（ｂ）に示す工程では、第１開口ＯＰ１を有する絶縁膜２０２をハードマスクとして使って絶縁膜２０２の第１開口ＯＰ１を通して半導体基板ＳＢをエッチングすることによって半導体基板ＳＢの周辺回路領域２００に溝２０５を形成する。半導体基板ＳＢに形成される溝２０５の深さＤは、例えば３００ｎｍ程度でありうる。半導体基板ＳＢに溝２０５が形成される際に絶縁膜２０２もエッチングされて、絶縁膜２０２の厚さは、例えば１２０ｎｍ程度になりうる（初期の厚さが１７０ｎｍである場合）。
【００２３】
図４（ａ）に示す工程では、画素領域１００における素子分離３０１を形成すべき領域の絶縁膜２０２に第２開口ＯＰ２を形成する。具体的には、絶縁膜２０２の上にレジスト膜を形成し、フォトリソグラフィー工程によって該レジスト膜をパターニングすることによってレジストパターン１０１を形成する。そして、レジストパターン１０１をエッチングマスクとして使って絶縁膜２０２を異方性ドライエッチングすることによって絶縁膜２０２に第２開口ＯＰ２を形成する。第２開口ＯＰ２は、酸化膜２０１が露出するように形成される。あるいは、絶縁膜２０２を貫通して酸化膜２０１の所定深さに至るように（即ち、酸化膜２０１に溝が形成されるように）エッチングがなされてもよい。更には、半導体基板ＳＢに溝が形成されるようにエッチングがなされてもよい。
【００２４】
ここで、絶縁膜２０２に第２開口ＯＰ２を形成する際に、絶縁膜２０２の厚さが初期の厚さ（即ち、図２（ａ）に示す工程において絶縁膜２０２が形成された直後の絶縁膜２０２の厚さ）であると、それに応じてレジストパターン１０１を厚くする必要がある。レジストパターン１０１が厚いと、それに応じてエッチング時間が長くなる。レジストパターン１０１が厚く、エッチング時間が長くなると、レジストパターン１０１から発生するデポ成分の影響で、第２開口ＯＰ２の側面が順テーパー形状になってしまい、微細化を進めることが困難になりうる。そこで、絶縁膜２０２に第２開口ＯＰ２を形成する際における絶縁膜２０２の厚さは、初期の厚さの４／５以下であることが好ましい。この実施形態では、半導体基板ＳＢに溝２０４を形成するために半導体基板ＳＢをエッチングする工程において、ハードマスクとしての絶縁膜２０２がエッチングされてその厚さが薄くなる。ここで、半導体基板ＳＢに溝２０４を形成する工程において、ハードマスクとしての絶縁膜２０２の厚さは、当該工程の実施前の厚さの４／５以下まで薄くなることが好ましい。
【００２５】
図４（ｂ）に示す工程では、絶縁膜２０２に形成された第２開口ＯＰ２を通して、半導体基板ＳＢに第２導電型の形成用のイオン（第２導電型がｐ型である場合は、例えばボロンイオン）を注入して第１チャネルストップ領域１０３を形成する。具体的には、レジストパターン１０１を残したままで第２開口ＯＰ２を通して半導体基板ＳＢにイオンが注入されうる。レジストパターン１０１は、半導体基板ＳＢにおける第２開口ＯＰ２の下方以外の領域にはイオンが注入されない厚さを有する。
【００２６】
図５（ａ）に示す工程では、レジストパターン１０１を除去し、周辺回路領域２００の溝２０５の側面および底面に絶縁膜２０６を形成する。具体的には、酸化性ガス雰囲気中での熱酸化により、溝２０５の側面および底面に絶縁膜（シリコン酸化膜）２０６を形成することができる。形成される絶縁膜２０６の厚さは、例えば３５ｎｍ程度でありうる。ここでは、絶縁膜２０６と絶縁膜２０１とは一体の絶縁膜として示している。
【００２７】
図５（ｂ）に示す工程では、半導体基板ＳＢに形成された第２導電型の第１チャネルストップ領域１０３の真上に第２導電型の第２チャネルストップ領域１０４を形成する。具体的には、画素領域１００を露出させる一方で周辺回路領域２００を覆ったレジストパターン２０７をフォトリソグラフィー工程によって形成し、第１チャネルストップ領域１０３の真上に第２導電型の形成用のイオンを注入する。これによって、第２チャネルストップ領域１０４を形成することができる。ここで、第２導電型がｐ型である場合は、第２導電型の形成用のイオンは、例えばボロンイオンでありうる。レジストパターン２０７は、周辺回路領域２００における半導体基板ＳＢにはイオンが注入されない厚さを有する。画素領域１００における絶縁膜２０２は、半導体基板ＳＢにおける第１チャネルストップ領域１０３の真上以外の領域にはイオンが注入されない厚さを有する。
【００２８】
図６に示す工程では、絶縁膜２０２を覆うように第２絶縁膜２０８を形成する。第２絶縁膜２０８は、例えば、高密度プラズマＣＶＤ法により形成されるシリコン酸化膜でありうる。第２絶縁膜２０８は、画素領域１００の絶縁膜２０２に形成された第２開口ＯＰ２、周辺回路領域２００の絶縁膜２０２に形成された第１開口ＯＰ１および周辺回路領域２００の半導体基板ＳＢに形成された溝２０５を埋めるように形成される。
【００２９】
図７（ａ）に示す工程では、第２絶縁膜２０８のうち絶縁膜２０２の上面よりも上に存在する部分を除去し、第２絶縁膜２０８のうち第２開口ＯＰ２、第１開口ＯＰ１および溝２０５の中に配置された部分を残す。これにより、画素領域１００の絶縁膜２０２の第２開口ＯＰ２の中に絶縁体１０５が形成され、周辺回路領域２００の絶縁膜２０２の第１開口ＯＰ１および周辺回路領域２００の半導体基板ＳＢの溝２０５の中に絶縁体２０９が形成される。
【００３０】
第２絶縁膜２０８のうち絶縁膜２０２の上面よりも上に存在する部分を除去する処理は、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｃｈｉｎｇ、以下ＣＭＰ）によってなされうる。この際に、絶縁膜２０２は、ＣＭＰにおける研磨停止層として機能し、ＣＭＰ後における絶縁膜２０２の厚さは、例えば７０ｎｍ程度でありうる。
【００３１】
図７（ｂ）に示す工程では、絶縁膜２０２を除去する。具体的には、絶縁膜２０２がシリコン窒化膜であり、第２絶縁膜２０８（絶縁体１０５、２０９）がシリコン酸化物である場合、シリコン酸化物のエッチングレートが十分に低い熱燐酸を用いて絶縁膜２０２が除去されうる。
【００３２】
以上の処理を経て、絶縁体１０５、第１チャネルストップ領域１０３および第２チャネルストップ領域１０４で構成される素子分離３０１と、半導体基板ＳＢに形成された溝に埋め込まれた絶縁体２０９で構成される素子分離２１９とが形成される。
【００３３】
以降の工程では、図１に示されるように、画素領域１００には、第２導電型のウェル３０５が形成された後に光電変換素子１０８、転送ゲート３０３、フローティングディフュージョン３０２、リセットトランジスタ３０４等が形成される。また、周辺回路領域２００には、トランジスタ４０１が形成される。
【００３４】
以上のように、絶縁膜のマスク（ハードマスク）をエッチングマスクとして使用して周辺回路領域の素子分離のための溝を形成することにより、レジストマスクをエッチングマスクとする場合における背景技術の欄で説明したような問題を解決することができる。また、前記ハードマスクは前記溝の形成時に薄くなるので、その後に、画素領域の素子分離を形成するために画素領域における前記ハードマスクをパターニングすることが容易になる。これにより、画素領域の素子分離の加工精度を高めることができる。これは、画素領域の素子の微細化に寄与する。また、画素領域の素子分離を構成する絶縁体を半導体基板の上に配置すること、又は、画素領域の素子分離を周辺回路領域の素子分離を構成する絶縁体よりも浅い位置に配置すること、によって、画素から読み出される信号におけるノイズを低減することができる。
【図１】
2014053434.tif 000003
【図２】
2014053434.tif 000004
【図３】
2014053434.tif 000005
【図４】
2014053434.tif 000006
【図５】
2014053434.tif 000007
【図６】
2014053434.tif 000008
【図７】
2014053434.tif 000009