(57)【要約】【課題】  ケーブルが正しい接続ポートに接続されているか否かを表示すること。【解決手段】  ケーブルに接続可能な複数のポートと、複数のポートに対応して配置される複数の点灯部と、複数のポートの中から、ケーブルに接続されるポートを接続ポートとして選択し、選択した接続ポートとケーブルを介して通信対象と通信を行い、接続ポートに対応した点灯部を通信対象との通信結果に従って制御する点灯制御部と、を有し、点灯制御部は、接続ポートに対応した点灯部の点灯形態を通信対象との通信結果が正常か否かに応じて制御する。【選択図】図１
2014064220.tif 000002
【特許請求の範囲】
【請求項１】
データ伝送路を構成するケーブルに接続され、前記ケーブルを伝送するデータを中継するネットワーク装置であって、
前記ケーブルに接続可能な複数のポートと、前記複数のポートに対応して配置される複数の点灯部と、前記複数のポートのうち前記ケーブルに接続されるポートを接続ポートとして管理するための管理情報を格納する記憶部と、前記管理情報を参照して、前記複数のポートの中から前記接続ポートを選択し、当該選択した接続ポートと前記ケーブルを介して通信対象と通信を行い、前記接続ポートに対応した点灯部を前記通信対象との通信結果に従って制御する点灯制御部と、を有し、
前記点灯制御部は、
前記接続ポートに対応した点灯部の点灯形態を前記通信対象との通信結果が正常か否かに応じて制御することを特徴とするネットワーク装置。
【請求項２】
請求項１に記載のネットワーク装置であって、
前記記憶部は、
前記点灯制御部に着脱自在に接続される不揮発性記憶媒体で構成されることを特徴とするネットワーク装置。
【請求項３】
請求項２に記載のネットワーク装置であって、
前記点灯制御部は、
前記接続ポートを管理するための前記管理情報を第１のスタック管理制御情報として前記不揮発性記憶媒体に保持し、前記通信対象との通信で得られた管理情報であって、前記通信対象に配置されて前記ケーブルに接続可能な接続ポートを管理するための管理情報を第２のスタック管理制御情報として前記不揮発性記憶媒体に保持し、前記保持した第１のスタック管理制御情報と前記保持した第２のスタック管理制御情報とを比較することを特徴とするネットワーク装置。
【請求項４】
請求項１又は２に記載のネットワーク装置であって、
前記点灯制御部は、
前記ケーブルを介して通信対象と通信を行う前に、前記接続ポートに対応した点灯部の点灯状態を変化させることを特徴とするネットワーク装置。
【請求項５】
データ伝送路を構成するケーブルに接続され、前記ケーブルを伝送するデータを中継するネットワーク装置であって、
前記ケーブルに接続可能な複数のポートと、コマンドを入力するコマンド入力部と、情報を表示する表示部と、前記コマンド入力部から入力されたコマンドを解析し、当該解析結果を前記表示部に表示させる表示制御部と、を有し、
前記表示制御部は、
前記複数のポートのうち前記ケーブルに接続される接続ポートと、当該接続ポートの接続先となる通信対象との通信が、前記入力されたコマンドで指定された場合、前記コマンドで指定された接続ポートと前記ケーブルを介して前記通信対象と通信を行い、前記通信対象との通信結果が正常か否かを判定し、当該判定結果を前記表示部に表示させることを特徴とするネットワーク装置。
【請求項６】
請求項５に記載のネットワーク装置であって、
前記表示制御部は、
前記コマンド入力部から入力されたコマンドが、前記ケーブルに接続される接続ポートを特定するコマンドである場合、前記接続ポートに付与された接続ポート番号を前記表示部に表示させることを特徴とするネットワーク装置。
【請求項７】
データ伝送路を構成するケーブルに接続され、前記ケーブルを伝送するデータを中継する複数のスイッチを有するネットワークシステムであって、
前記各スイッチは、
前記ケーブルに接続可能な複数のポートと、前記複数のポートに対応して配置される複数の点灯部と、前記複数のポートのうち前記ケーブルに接続されるポートを接続ポートとして管理するための管理情報を格納する記憶部と、前記管理情報を参照して、前記複数のポートの中から前記接続ポートを選択し、当該選択した接続ポートと前記ケーブルを介して通信対象と通信を行い、前記接続ポートに対応した点灯部を前記通信対象との通信結果に従って制御する点灯制御部と、を有し、
前記複数のスイッチのうち第１のスイッチの点灯制御部は、
前記通信対象を第２のスイッチする場合、前記第２のスイッチと通信を行ってリンクアップが検出されたことを条件に、前記第１のスイッチの記憶部に格納された管理情報を前記ケーブルを介して前記第２のスイッチに送信し、
前記第２のスイッチの点灯制御部は、
前記第１のスイッチから、前記第１のスイッチの記憶部に格納された管理情報を受信したことを条件に、前記第２のスイッチの記憶部に格納された管理情報を前記ケーブルを介して前記第１のスイッチに送信し、
前記第１のスイッチの点灯制御部は、
前記第２のスイッチから、前記第２のスイッチの記憶部に格納された管理情報を受信したことを条件に、前記受信した管理情報と前記第１のスイッチの記憶部に格納された管理情報とを比較して、前記第１のスイッチを管理し、
前記接続ポートに対応した点灯部の点灯形態を前記第２のスイッチとの通信結果が正常か否かに応じて制御することを特徴とするネットワークシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ伝送路を伝送するデータを中継するネットワーク装置及びネットワークシステムに関する。
【背景技術】
【０００２】
インターネットなどの通信ネットワークでは、通信ネットワーク上を伝送するデータを中継するために、中継装置が用いられる。ネットワーク間のデータを中継する中継装置においては、高速・大容量通信に対応するために、複数の物理ポートを論理的に１本に束ねる構成が採用されている。この際、複数の物理ポートのうちいずれかの物理ポートが接続ポートとして選択され、選択された接続ポートがデータ伝送用ケーブルに接続される。このため、中継装置にケーブルを接続するに際しては、正しい接続ポートにケーブルを接続する必要がある。即ち、ケーブルが誤った接続ポートに接続されると、データ伝送に支障を来たすことになる。このため、中継装置にケーブルを接続するに際して、ケーブルの接続前においても、正しい接続先を視覚的に分かりやすく指示する技術が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１０９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された技術では、ケーブルを接続すべき接続ポートとそれ以外の接続ポートとを区別して点灯部を点灯させているので、ケーブルの接続前においても、正しい接続先を視覚的に分かりやすく指示することができる。
【０００５】
しかし、特許文献１に記載された技術では、各中継装置に接続ポートの他に、管理ポートを配置し、各管理ポート間を管理ポート用ケーブルを介して接続し、管理端末から一方の中継装置に接続情報を入力し、入力された接続情報を一方の中継装置から管理ポート用ケーブルを介して他方の中継装置に転送し、各中継装置に同一の接続情報を保持させた後、一方の中継装置の接続ポートと他方の中継装置の接続ポートとを中継用ケーブルを介して接続する構成が採用されている。このため、管理端末がない環境、あるいは管理ポート用ケーブルを構築できない環境では、接続ポート用ケーブルが正しい接続ポートに接続されているか否かを指示することができない。
【０００６】
本発明は、前記従来技術の課題に鑑みて為されたものであり、その目的は、ケーブルが正しい接続ポートに接続されているか否かを表示することができるネットワーク装置及びネットワークシステムを提供することにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明は、データ伝送路を構成するケーブルに接続可能な複数のポートと、前記複数のポートに対応して配置される複数の点灯部と、前記複数のポートの中から、前記ケーブルに接続されるポートを接続ポートとして選択し、当該選択した接続ポートと前記ケーブルを介して通信対象と通信を行い、前記接続ポートに対応した点灯部を前記通信対象との通信結果に従って制御する点灯制御部と、を有し、前記点灯制御部は、前記接続ポートに対応した点灯部の点灯形態を前記通信対象との通信結果が正常か否かに応じて制御することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ケーブルが正しい接続ポートに接続されているか否かを表示することができる。
【図面の簡単な説明】
【０００９】
【図１】ネットワークシステムの全体構成図である。
【図２】＃２のスイッチのブロック構成図である。
【図３】＃１のスイッチのスタック管理制御情報の構成図である。
【図４】LED管理テーブルの構成図である。
【図５】ポート状態管理テーブルの構成図である。
【図６】スイッチ間でスタック管理制御情報を交換するときの処理を説明するためのシーケンス図である。
【図７】スイッチ間でマスタ・バックアップスイッチを選出するときの処理を説明するためのフローチャートである。
【図８】スイッチ間でマスタ・バックアップスイッチを選出するときの処理を説明するためのフローチャートである。
【図９】LED制御部の構成図である。
【図１０】モードレジスタ情報の構成図である。
【図１１】LED設定レジスタ情報の構成図である。
【図１２】レジスタ管理テーブルの構成図である。
【図１３】＃２のスイッチで障害が発生したときの処理を説明するためのシーケンス図である。
【図１４】＃２のスイッチのスタックポート接続処理を説明するためのフローチャートである。
【図１５】＃２のスイッチのスタックポート接続処理を説明するためのフローチャートである。
【図１６】第２実施例におけるスイッチの構成図である。
【図１７】スタックポート管理制御関連コマンド一覧情報の構成図である。
【図１８】スタックポート接続関連表示一覧情報の構成図である。
【図１９】スイッチ間でスタック管理制御情報を交換するときの処理を説明するためのシーケンス図である。
【図２０】スイッチ間でスタック管理制御情報を交換するときの処理を説明するためのシーケンス図である。
【図２１】＃１のスイッチのスタックポート接続処理を説明するためのフローチャートである。
【図２２】＃１のスイッチのスタックポート接続処理を説明するためのフローチャートである。
【図２３】＃１のスイッチのスタックポート接続処理を説明するためのフローチャートである。
【図２４】＃２のスイッチのスタックポート接続処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００１０】
（第１実施例）
以下、本発明の一実施例を図面に基づいて説明する。図１は、ネットワークシステムの構成図である。図１において、ネットワークシステム１０は、スタック１２を有し、スタック１２には、＃１のスイッチ１４と、＃２のスイッチ１６が収納され、スイッチ１４とスイッチ１６が、スタックリンク１８を介して接続される。各スイッチ１４、１６は、複数のポート（物理ポート）、例えば、＃１〜＃１６のポート２０を有するコンピュータ装置であって、ネットワーク装置あるいは中継装置として構成される。
【００１１】
スイッチ１４、１６のポート２０のうちいずれかのポート２０は、スタックリンク１８に接続される接続ポートとして管理される。例えば、スイッチ１４の複数のポート２０のうち、＃１のポート２０と＃８のポート２０が、スタックリンク１８に接続される場合、＃１、＃８のポート２０が接続ポートとして管理される。同様に、スイッチ１６の複数のポート２０のうち、＃１のポート２０と、＃９のポート２０が、スタックリンク１８に接続される場合、＃１のポートと＃９のポート２０が接続ポートとして管理される。スタックリンク１８は、スイッチ１４とスイッチ１８とを結ぶデータ伝送路あるいはケーブルとして構成される。
【００１２】
また、スイッチ１４のいずれかのポート２０には、＃１の情報処理装置３０、＃２の情報処理装置３２がそれぞれケーブル３４、３６を介して接続される。スイッチ１６のいずれかのポート２０には、＃３の情報処理装置３８、＃４の情報処理装置４０がそれぞれケーブル４２、４４を介して接続される。
【００１３】
図２は、スイッチのブロック構成図である。図２において、スイッチ１４、１６は、CPU（Central  Processing  Unit）５０と、揮発性記憶媒体５２と、取り外し可能な不揮発性記憶媒体５４と、CPUバス５６と、バス制御部５８と、システムバス６０と、スイッチ制御部６２と、＃１、＃２の物理制御部６４と、＃１〜＃１６のLED（light  Emitting  Diode）制御部６６と、＃１〜＃１６のポート２０と、＃１〜＃１６のLED６８と、コマンド入力部７０と、表示部７２から構成される。
【００１４】
CPU５０は、スイッチ１４またはスイッチ１６の全体を統括制御する制御部として機能する。この際、CPU５０は、何れかのポート２０を介して、通信対象（スイッチ１４の場合、スイッチ１６）と通信を行い、この通信結果を基に、各LED制御部６６と共に各LED６８の点灯形態を制御する点灯制御部として機能する。
【００１５】
揮発性記憶媒体５２は、CPU５０が実行する処理プログラムなどを格納する記憶部として構成される。不揮発性記憶媒体５４は、システムバス６０に着脱自在に接続され、取り外し可能な不揮発性記憶媒体であって、スタック管理制御情報やコンフィグレーション情報などを格納する記憶部として構成される。不揮発性記憶媒体５４には、スタック管理制御情報１００と、コンフィグレーション情報１１０と、スイッチ選出処理プログラム１２０と、ポート接続処理プログラム１３０、１４０、１５０が格納される。スタック管理制御情報１００は、スイッチ１４、１６ごとに構成される。コンフィグレーション情報１１０は、スタック１２全体の構成に関する情報として構成される。なお、不揮発性記憶媒体５４としては、例えば、フラッシュメモリ、光ディスク、ハードディスクドライブ、磁気テープ、強誘電体メモリ、抵抗変化型メモリ、磁気抵抗RAM（Random  Access  Memory）、PROM（Programmable  Read  Only  Memory）等を用いることができる。
【００１６】
CPUバス５６は、CPU５０と、揮発性記憶媒体５２と、バス制御部５８を互いに接続するためのデータ伝送路として構成される。システムバス６０は、不揮発性記憶媒体５４と、バス制御部５８と、スイッチ制御部６２と、＃１、＃２の物理制御部６４と、＃１〜＃１６のLED制御部６６と、コマンド入力部７０と、表示部７２を互いに接続するためのデータ伝送路として構成される。
【００１７】
この際、バス制御部５８は、システムバス６０を伝送するデータの調停を実行すると共に、CPU５０や各部からのアクセスを制御する。
【００１８】
スイッチ制御部６２は、システムバス６０と＃１、＃２の物理制御部６４に接続され、各物理制御部６４が、各ポート２０を介して送受信するパケットのレイヤ２、レイヤ３の制御を実行する。各物理制御部６４は、各ポート２０を介して送受信するパケットのレイヤ１の制御を実行するとともに、各ポート２０に接続されるスタックリンク１８の状態を監視する。
【００１９】
＃１〜＃１６のLED制御部６６は、＃１〜＃１６のポート２０にそれぞれ配置されたLED６８の点灯をCPU５０からの制御信号に従って制御する。
【００２０】
＃１〜＃１６のLED６８は、LED制御部６６からの制御信号を基に緑色で点灯または点滅したり、橙色で点灯または点滅したりすることができる。
【００２１】
図３は、＃１、＃２スイッチのスタック管理制御情報の構成図である。図３において、＃１、＃２スイッチ１４、１６で管理されるスタック管理制御情報１００は、＃１スイッチ１４の情報を管理するための第１のスタック管理制御情報１００Aと、＃２スイッチの情報を管理するための第２のスタック管理制御情報１００Bから構成される。＃１のスイッチ１４のスタック管理制御情報１００Aは、項目１０２Aと、設定値１０４Aから構成される。項目１０２Aには、項目に関する情報として、「スイッチ番号」、「マスタ選出優先度」、「装置MACアドレス」、「スタックポート番号」が格納される。設定値１０４Aには、各項目に対応した設定値に関する情報が格納される。例えば、スイッチ１４のスイッチ番号が「１」である場合、スイッチ番号に対応した設定値１０４Aには、「１」が格納される。スイッチ１４がマスタスイッチである場合、「マスタ選出優先度」に対応した設定値１０４Aには、「１」が最優先を示す情報として格納される。
【００２２】
また、「装置MACアドレス」に対応した設定値１１２Aには、スイッチ１４を特定するアドレスとして、「A」が格納される。スイッチ１４のポート２０のうち＃１、＃８のポート２０がスタックリンク１８に接続される場合、「スタックポート番号」に対応した設定値１０４Aには、「１，８」が格納される。
【００２３】
＃２のスイッチ１６のスタック管理制御情報１００Bは、項目１０２Bと、設定値１０４Bから構成される。項目１０２Bには、項目に関する情報として、「スイッチ番号」、「マスタ選出優先度」、「装置MACアドレス」、「スタックポート番号」が格納される。設定値１０４Bには、各項目に対応した設定値に関する情報が格納される。例えば、スイッチ１６のスイッチ番号が「２」である場合、スイッチ番号に対応した設定値１０４Bには、「２」が格納される。スイッチ１６がバックアップスイッチである場合、「マスタ選出優先度」に対応した設定値１０４Bには、マスタスイッチよりも優先度の低い値として、「５」が格納される。
【００２４】
また、「装置MACアドレス」に対応した設定値１１２Bには、スイッチ１６を特定するアドレスとして、「B」が格納される。スイッチ１６のポート２０のうち＃１、＃９のポート２０がスタックリンク１８に接続される場合、「スタックポート番号」に対応した設定値１０４Bには、「１，９」が格納される。
【００２５】
図４は、LED管理テーブルの構成図である。図４において、LED管理テーブル２００は、物理制御部６４とLED制御部６６で管理されるテーブルであって、状態２０２と、内容２０４から構成される。状態２０２のエントリには、通常モードに対応した状態を示す情報として、「緑点灯」、「緑点滅」、「橙点灯」、「消灯」が格納され、スタックポート設定モードに対応した状態を示す情報として、「橙点滅（１秒間隔）」、「緑と橙の交互点灯」、「緑点滅（０．２５秒間隔）」が格納される。
【００２６】
内容２０４の各エントリには、状態２０２に対応した情報が格納される。例えば、「緑点灯」に対応して、「リンク確立」の情報が格納され、「緑点滅」に対応して、「リンク確立およびフレーム送受信中」の情報が格納され、「橙点灯」に対応して、「回線障害検出」の情報が格納され、「消灯」に対応して、「未接続または閉塞中」の情報が格納される。
【００２７】
また「橙点滅」に対応して、「スタックポート明示」の情報が格納され、「緑と橙の交互点灯」に対応して、「スタック管理制御情報交換中」の情報が格納され、「橙点滅」に対応して、「スタックポート接続エラー」の情報が格納される。
【００２８】
図５は、ポート状態管理テーブルの構成図である。図５において、ポート状態管理テーブル２５０は、各物理制御部６４の監視結果をCPU５０で管理するためのテーブルであって、ポート番号２５２と、状態２５４から構成される。ポート番号２５２の各エントリには、＃１〜＃１６のポート２０に対応した番号として、「１」〜「１６」が格納される。状態２５４のエントリには、各ポート２０の状態に関する情報が格納される。例えば、＃１のポート２００の状態がリンクダウンからリンク確立に変化した場合、「リンクダウンからリンク確立」の情報が格納される。
【００２９】
図６は、スイッチ間でスタック管理制御情報を交換するときの処理を説明するためのシーケンス図である。図６において、＃１のスイッチ１４におけるCPU５０は、電源スイッチがオンになったことを条件に、スイッチ選出処理プログラム１２０を起動し、不揮発性記憶媒体１４からスタック管理制御情報１００Aを読み出し、読み出したスタック管理制御情報１００Aをスタックリンク１８を介して＃２のスイッチ１６に送信する（A１１）。この際、スイッチ１６に電源が投入されていない場合には、スイッチ１６は無応答となる（A１２）。
【００３０】
この後、スイッチ１６の電源が投入された場合、スイッチ１６のCPU５０は、スイッチ１４から送信されたスタック管理制御情報１００Aを受信し（A１１）、受信したスタック管理制御情報１００Aを不揮発性記憶媒体５４に格納し、スタック管理制御情報１００Aでスタック管理制御情報１００を更新し、その後、スタックリンク１８を介して、スタック管理情報制御情報１００Aを受信した旨を応答する（A１４）。
【００３１】
この後、スイッチ１６のCPU５０は、不揮発性記憶媒体５４からスイッチ１６のスタック管理制御情報１００Bを読み出し、読み出したスタック管理制御情報１００Bをスタックリンク１８を介してスイッチ１４に送信する（A１５）。この際、スイッチ１６のCPU５０は、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報と、スタック管理制御情報１００Bに記録された情報とを比較し、スイッチ１６が、スイッチ１４よりも優先度の低いスイッチとして設定されている場合、スイッチ１６をバックアップスイッチとして管理する。
【００３２】
一方、スイッチ１４のCPU５０は、スイッチ１６から送信されたスタック管理制御情報１００Bを不揮発性記憶媒体５４に格納し、スタック管理制御情報１００Bでスタック管理制御情報１００を更新し、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報と、スタック管理制御情報１００Bに記録された情報とを比較し、スイッチ１４が、スイッチ１６よりも優先度の高いスイッチとして設定されている場合、スイッチ１４をマスタスイッチとして管理し、スタック管理制御情報１００Bを受信した旨をスタックリンク１８を介してスイッチ１６に応答する（A１６）。
【００３３】
図７および図８は、スイッチ間でスタック管理制御情報を交換し、マスタ・バックアップスイッチを選出する処理を説明するためのフローチャートである。この処理は、スイッチ１４のCPU５０がスイッチ選出処理プログラム１２０を起動することによって開始される。
【００３４】
スイッチ１４のCPU５０は、不揮発性記憶媒体５４からスタック管理制御情報１００Aを読み込み（S１１）、スタックポート（＃１、＃８のポート２０）からスタックリンク１８を介して、スイッチ１６にスタック管理制御情報１００Aを送信する（S１２）。
【００３５】
次に、CPU５０は、図３のスタック管理制御情報１００を参照して、スタックポートから、他の装置のスタック管理制御情報、例えば、スイッチ１６のスタック管理制御情報１００Bを受信したか否かを判定し（S１３）、ステップS１３で否定の判定結果を得た場合には、スタックポートから、スタック管理制御情報１００Aに対する受信応答を受け取ったか否かを判定する（S１４）。
【００３６】
CPU５０は、ステップS１４で否定の判定結果を得た場合、ステップS１２に戻り、ステップS１２〜S１４の処理を繰り返し、ステップS１４で肯定の判定結果を得た場合には、受信したスタック管理制御情報１００Bで更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報とスタック管理制御情報１００Bに記録された情報とを比較し、スイッチ１４の優先度（マスタ選出優先度）が、スイッチ１６の優先度よりも高いか否かを判定する（S１５）。
【００３７】
ステップS１５で肯定の判定結果を得た場合、CPU５０は、スイッチ１４をマスタスイッチに設定し（S１６）、一方、ステップS１５で否定の判定結果を得た場合には、スイッチ１４をバックアップスイッチに設定し（S１７）、スタックポートから、スタック管理制御情報１００Aをスタックリンク１８を介してスイッチ１６に送信する（S１８）。
【００３８】
次に、CPU５０は、スタックポートから、スイッチ１６のスタック管理制御情報１００Bを受信したか否かを判定し（S１９）、ステップS１９で否定の判定結果を得た場合には、ステップS１８〜S１９の処理を繰り返し、ステップS１９で肯定の判定結果を得た場合には、受信したスタック管理制御情報１００Bを不揮発性記憶媒体５４に保存すると共に、スタック管理制御情報１００Bでスタック管理制御情報１００を更新し（S２０）、このルーチンでの処理を終了する。
【００３９】
一方、ステップS１３で肯定の判定結果を得た場合、CPU５０は、受信したスタック管理制御情報１００Bを不揮発性記憶媒体５４に保存すると共に、スタック管理制御情報１００Bでスタック管理制御情報１００を更新し（S２１）、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報と、スタック管理制御情報１００Bに記録された情報とを比較し、スイッチ１４の優先度が、スイッチ１６の優先度よりも高いか否かを判定する（図１０のS２２）。
【００４０】
次に、CPU５０は、ステップS２２で肯定の判定結果を得た場合、スイッチ１４をマスタスイッチに設定し（S２３）、ステップS２２で否定の判定結果を得た場合には、スイッチ１４をバックアップスイッチに設定し（S２４）、スタックポートから、送信したスタック管理制御情報１００Aに対する受信応答を受け取ったか否かを判定する（S２５）。
【００４１】
次に、CPU５０は、ステップS２５で否定の判定結果を得た場合には、スタックポートから、スタック管理制御情報１００Aをスタックリンク１８を介してスイッチ１６に送信し（S２６）、ステップS２５の処理に戻る。一方、ステップS２５で肯定の判定結果を得た場合、CPU５０は、このルーチンでの処理を終了する。
【００４２】
図９は、LED制御部のブロック構成図である。図９において、＃１〜＃１６のLED制御部６６は、モードレジスタ８０と、LED設定レジスタ８２と、LED制御信号生成選択部８４から構成され、モードレジスタ８０とLED設定レジスタ８２がシステムバス６０に接続され、LED制御信号生成選択部８４が、モードレジスタ８０とLED設定レジスタ８２に接続されるとともに、物理制御部６４とLED６８に接続される。
【００４３】
モードレジスタ８０は、CPU５０から通常モードが設定された場合、通常モードを示す信号「０」をLED制御信号生成選択部８４に出力し、CPU５０からスタックポート設定モードが設定された場合には、スタックポート設定モードを示す信号「１」をLED制御信号生成選択部８４に出力する。LED設定レジスタ８２は、スタックポート設定モードに対応した設定値として３種類の設定値を保持する。LED制御信号生成選択部８４は、モードレジスタ８０に通常モードを示す設定値が保持されている場合、物理制御部６４からの信号をそのままLED６８に出力し、モードレジスタ８０に、スタックポート設定モードを示す設定値が保持されている場合には、LED設定レジスタ８２に保持されている設定値に応じた信号をLED６８に出力する。
【００４４】
図１０は、モードレジスタ情報の構成図である。図１０において、モードレジスタ情報３００は、モードレジスタ８０を管理するために、各LED制御部６６に保持される情報であって、設定値３０２と、内容３０４から構成される。
【００４５】
設定値３０２には、２種類の値、例えば、「０」が初期値として格納され、「１」が、初期値以外の値として格納される。
【００４６】
内容３０４には、設定値「０」に対応して、「通常モード」の情報が格納され、設定値「１」に対応して、「スタックポート設定モード」の情報が格納される。
【００４７】
図１１は、LED設定レジスタ情報の構成図である。図１１において、LED設定レジスタ情報３５０は、LED設定レジスタ８２を管理するために、各LED制御部６６に保持される情報であって、設定値３５２と、内容３５４から構成される。
【００４８】
設定値３５２には、３種類の値として、例えば、「０」が初期値として格納され、「１」、「２」が、初期値以外の値として格納される。
【００４９】
内容３５４には、設定値「０」に対応して、「スタックポート明示」の情報が格納され、設定値「１」に対応して、「スタックポート管理制御情報交換中」の情報が格納され、設定値「２」に対応して、「スタックポート接続エラー」の情報が格納される。
【００５０】
図１２は、レジスタ管理テーブルの構成図である。図１２において、レジスタ管理テーブル４００は、モードレジスタ８０とLED設定レジスタ８２の情報を基にLED制御信号生成選択部８４を管理するためのテーブルであって、モードレジスタ値４０２と、LED設定レジスタ値４０４と、LEDへの出力信号４０６から構成される。
【００５１】
モードレジスタ値４０２のエントリには、モードレジスタ情報３００に記録された設定値３０２の情報（「０」、「１」）が格納される。
【００５２】
LED設定レジスタ値４０４には、モードレジスタ値４０２が「０」の場合には、「―」が、設定値無しの情報として格納され、モードレジスタ値４０２が「１」の場合には、LED設定レジスタ情報３５０の設定値３５２に記録された情報（「０」、「１」、「２」）が格納される。
【００５３】
LEDへの出力信号４０６には、LED設定レジスタ値４０４に設定値が記録されていない場合には、「物理制御部からの入力信号をそのまま出力」の情報が格納される。LED設定レジスタ値４０４が「０」の場合には、「橙点滅信号を出力（１秒間隔）」の情報が格納され、LED設定レジスタ値４０４が「１」の場合には、「緑点灯と橙点灯の信号を交互に出力」の情報が格納され、LED設定レジスタ値４０４が「２」の場合には、「橙点滅信号（０．２５秒間隔）を出力」の情報が格納される。
【００５４】
ここで、スイッチ間でスタック管理制御情報の授受が行われた場合の状態の遷移を図１を用いて説明する。図１における、まず、スイッチ１４とスイッチ１６との間で、スタック管理制御情報１００の交換が行われる。具体的には、スイッチ１４が、スタック管理制御情報１００Aをスイッチ１６に送信し、スイッチ１６は、スタック管理制御情報１００Bをスイッチ１４に送信する。その後、スイッチ１４がマスタスイッチとして管理され、スイッチ１６がバックアップスイッチとして管理され、スイッチ１４および１６は、稼働する。
【００５５】
つぎに、稼動中の＃２のスイッチに障害が発生した場合、図１を用いて、ネットワークシステムの状態の遷移を説明する。＃２のスイッチ１６が、バックアップスイッチとして管理され、スイッチ１４とスイッチ１６との間でデータの授受が行われている過程で、稼動中のスイッチ１６に障害が発生した場合、スイッチ１６を別のスイッチ装置に交換する作業が行われる。
【００５６】
そして、図１における＃２のスイッチ１６に障害が発生した場合、＃２のスイッチ１６の代わりに、＃２のスイッチ６と同一構成のスイッチとして、＃３のスイッチ（図示せず）が交換された場合に説明する。この際、障害が発生したスイッチ１６から不揮発性記憶媒体５４が取り外され、別のスイッチ装置である＃３のスイッチに、取り外した不揮発性記憶媒体５４が装着される。
【００５７】
図１３は、上述した＃２のスイッチに障害が発生したときの処理を説明するためのシーケンス図である。図１３において、スイッチ１６に障害が発生した場合、スイッチ１６の電源がオフとなり、装置を交換するための作業が行われる。この際、スイッチ１４のCPU５０は、リンクダウンを検出し、ポート状態管理テーブル２５０を更新する（A２１）。
【００５８】
スイッチ１６が、＃３のスイッチ９０に交換され、スイッチ９０にスイッチ１６の不揮発性記憶媒体５４が装着されたことを条件に、スイッチ９０の電源がオンになると、スイッチ９０のCPU５０は、不揮発性記憶媒体５４からスタック管理制御情報１００Bを読み込み、レジスタ管理テーブル４００を参照して、＃１、＃９のポート２０に対応したLED６８を１秒間隔で緑点滅するための処理を実行し、タイマを設定する。
【００５９】
この後、作業員が、＃１、＃９のポート２０に、スタックリンク１８以外のケーブルを誤って接続した場合、リンクアップとなるが、スイッチ９０のCPU５０は、誤接続を検出し、タイマアウトを判定する。この際、スイッチ９０のCPU５０は、レジスタ管理テーブル４００を参照して、＃１、＃９のポート２０に対応したLED６８を、０．２５秒間隔で橙点滅させるための処理を実行する。これにより、作業員には、接続エラーが指示されることになり、作業員によってケーブルを抜去する作業が行われる。
【００６０】
この後、スイッチ９０のCPU５０は、レジスタ管理テーブル４００を参照して、＃１、＃９のポート２０に対応したLED６８を、１秒間隔で橙点滅させるための処理を実行するとともに、タイマを設定する。
【００６１】
この後、＃１、＃９のポート２０に、スタックリンク１８となるケーブルが接続された場合、スイッチ９０のCPU５０はリンクアップを検出する。この場合、スイッチ１４のCPU５０もリンクアップを検出する（A２２）。
【００６２】
スイッチ１４のCPU５０がリンクアップを検出した場合、スイッチ１４のCPU５０は、リンクアップを検出した旨の受信応答をスタックリンク１８を介してスイッチ９０に送信する（A２３）。
【００６３】
この後、スイッチ９０のCPU５０は、レジスタ管理テーブル４００を参照して、＃１、＃９のポート２０に対応したLED６８を、緑と橙で交互に点灯させる処理を実行するとともに、スタックリンク１８を介してスイッチ１４に対して受信応答を送信する（A２４）。
【００６４】
次に、スイッチ９０のCPU５０は、不揮発性記憶媒体５４に記憶されたスタック管理制御情報１００Bを参照し、スイッチ９０をバックアップスイッチに設定するとともに、スタック管理制御情報１００Bをスタックリンク１８を介してスイッチ１４に送信する（A１５）。
【００６５】
スタック管理制御情報１００Bを受信したスイッチ１４のCPU５０は、スタック管理制御情報１００Bでスタック管理制御情報１００を更新すると共に、スタック管理制御情報１００Bを受信した旨の受信応答をスタックリンク１８を介してスイッチ９０に送信する（A１６）。
【００６６】
図１４および図１５は、新規スイッチのスタックポート接続処理を説明するためのフローチャートである。この処理は、＃２のスイッチ１６の代わりに用いられる新規スイッチ９０のCPU５０が、ポート接続処理プログラム１３０を起動することによって開始される。
【００６７】
スイッチ９０のCPU５０は、不揮発性記憶媒体５４からスタック管理制御情報１００Bを読み込み（S３１）、スタック管理制御情報１００Bに記録された情報のうちスタックポート番号（＃１、＃９）を読み出し（S３２）、＃１のポート２０と＃９のポート２０のLED設定レジスタ８２に対して「０」を設定し（S３３）、＃１のポート２０と＃９のポート２０のモードレジスタ８０に対して「１」を設定し、LED設定レジスタ情報３５０を更新する（S３４）。
【００６８】
CPU５０は、＃１、＃９のポート２０はリンクアップしたか否かを判定し（S３５）、各ポート２０がリンクアップするまでこの処理を継続し、５秒間のタイマを設定する（S３６）。
【００６９】
次に、CPU５０は、＃１、＃９のポート２０から、他の装置のスタック管理制御情報、例えば、スイッチ１４のスタック管理制御情報１００Aを受信したか否かを判定し（S３７）、ステップS３７で否定の判定結果を得た場合は、タイムアウトか否かを判定する（S３８）。
【００７０】
ステップS３８で否定の判定結果を得た場合、CPU５０は、ステップS３７の処理に戻り、ステップS３７〜S３８の処理を繰り返し、ステップS３８で肯定の判定結果を得た場合には、即ち、スタック管理制御情報１００Aが受信されず、＃１、＃９のポート２０に正しいケーブルが接続されていない場合、タイマを停止し（S３９）、＃１、＃９のポート２０に対応したLED設定レジスタ８０に対して「２」を設定し、LED設定レジスタ情報３５０を更新する（S４０）。
【００７１】
次に、CPU５０は、＃１、＃９のポート２０はリンクダウンしたか否かを判定し（S４１）、＃１、＃９のポート２０がリンクダウンするまで、即ち、誤ったケーブルが抜去されるまで、この処理を継続し、ステップS４１で肯定の判定結果を得た場合には、ステップS３３の処理に戻り、ステップS３３〜S４１の処理を繰り返す。
【００７２】
一方、ステップS３７で肯定の判定結果を得た場合、CPU５０は、＃１、＃９のポート２０に対して正しいケーブルが接続されたとして、タイマを停止し（図２０のS４２）、＃１、＃９のポート２０に対応したLED設定レジスタ８２に対して「１」を設定し、LED設定レジスタ情報３５０を更新し（S４３）、＃１、＃９のポート２０から、スタックリンク１８を介してスイッチ１４に対して、スタック管理制御情報１００Aを受信した旨の受信応答を送信し、受信したスタック管理制御情報１００Aでスタック管理制御情報１００を更新する（S４４）。
【００７３】
次に、CPU５０は、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報と、スタック管理制御情報１００Bに記録された情報のうちマスタ選出優先度を比較し、スイッチ９０の優先度が、スイッチ１４の優先度よりも高いか否かを判定し（S４５）、ステップS４５で肯定の判定結果を得た場合には、スイッチ９０をマスタスイッチに設定し（S４６）、ステップS４５で否定の判定結果を得た場合には、スイッチ９０をバックアップスイッチに設定する（S４７）。
【００７４】
次に、CPU５０は、＃１、＃９のポート２０を介してスタック管理制御情報１００Bをスイッチ１４に送信し（S４８）、スイッチ１４から、スタック管理制御情報１００Bを受信した旨の受信応答を受信したか否かを判定する（S４９）。
【００７５】
次に、CPU５０は、ステップS４９で否定の判定結果を得た場合には、ステップS４９の処理を繰り返し、ステップS４９で肯定の判定結果を得た場合には、＃１、＃９のポート２０に対応するモードレジスタ８０に対して「０」を設定し、レジスタ情報３００を更新し（S５０）、このルーチンでの処理を終了する。
【００７６】
本実施例において、スイッチ１６がスイッチ９０に交換された際に、スイッチ９０のCPU５０は、複数のポート２０の中から、スタックリンク（ケーブル）１８に接続されるポート（＃１、＃９のポート２０）をスタックポート（接続ポート）として選択し、選択した接続ポート（＃１、＃９のポート２０）とスタックリンク（ケーブル）１８を介して、通信対象となるスイッチ１４と通信を行い、接続ポート（＃１、＃９のポート２０）に対応したLED（点灯部）６８の点灯形態を、スイッチ１４との通信結果が正常か否かに応じて制御する。
【００７７】
この際、CPU５０は、スタックポート（接続ポート）を明示するために、＃１、＃９のポート２０に対応したLED６８を１秒間隔で橙点滅させ、その後、スイッチ１４とスタック管理制御情報の授受ができない場合には、ケーブルが誤ってポートに接続されたとして、＃１、＃９のポート２０に対応したLED６８を０．２５秒間隔で橙点滅させ、一方、スイッチ１４とスタック管理制御情報の授受が実行された場合には、＃１、＃９のポート２０に対応したLED６８を緑と橙で交互に点灯させる。このため、作業者は、＃１、＃９のポート２０に対応したLED６８の点灯形態を判別することで、ケーブルが正しいスタックポート（接続ポート）に接続されているか否かを把握することがきる。
【００７８】
本実施例によれば、ケーブルが正しいスタックポート（接続ポート）に接続されているか否かを表示することができる。
【００７９】
また、スイッチ１６をスイッチ９０に交換する場合、スイッチ１６から、不揮発性記憶媒体５４を取り出して、スイッチ９０に装着し、スイッチ９０のCPU５０が、スイッチ９０に装着された不揮発性記憶媒体５４から、スタック管理制御情報１００Bを読み出すことで、スイッチ９０を、スイッチ１６と同一のスイッチとして用いることができる。
【００８０】
さらに、CPU５０は、通信対象となるスイッチ９０と通信を行う前に、＃１、＃９のポート２０に対応したLED６８の点灯状態を変化させるために、橙点滅させる。このため、スイッチ１６をスイッチ９０に交換する場合、スタックポート（接続ポート）を明示するために、＃１、＃９のポート２０に対応したLED６８が１秒間隔で橙点滅されるので、作業員は、＃１、＃９のポート２０に対応したLED６８を見ながら、ケーブルを接続する作業を行うことができ、作業効率を高めることができる。
【００８１】
（第２実施例）
図１６は、第２実施例におけるネットワークシステムに用いられるスイッチのブロック構成図である。本実施例におけるスイッチ１４、１６は、第１実施例におけるスイッチ１４、１６の中からLED制御部６６を取り除いたものであり、他の構成は第１実施例と同様である。なお、本実施例におけるスイッチ１４，１６としては、第１実施例と同一のスイッチを用いることもできる。
【００８２】
この際、CPU５０は、コマンド入力部７０から入力されたコマンドを解析し、解析結果を表示部７２に表示させる表示制御部として機能する。
【００８３】
図１７は、スタックポート管理制御関連コマンド一覧情報の構成図である。図１７において、スタックポート管理制御関連コマンド一覧情報５００は、コマンド入力部７０から入力されたコマンドを解析し、解析結果を表示部７２に表示するための情報を管理する情報であって、コマンド５０２と、内容５０４と、表示５０６から構成される。
【００８４】
コマンド５０２には、コマンド入力部７０から入力されるコマンドを特定する情報として、「０１」〜「９９」が格納される。内容５０４には、コマンド「０１」に対応した情報として、「自装置スタックポート番号表示」の情報が格納され、コマンド「０２」に対応した情報として、「他装置スタックポート番号表示」の情報が格納され、コマンド「０３」に対応した情報として、「スタックポート接続状態」の情報が格納される。また、コマンド「９９」に対応した情報として、「モード終了」の情報が格納される。
【００８５】
表示５０６には、コマンド「０１」に対応した情報として、スイッチ番号を特定するための情報であるswと、スタックポートを特定する情報であるspが格納される。この際、例えば、自装置として、＃１のスイッチ１４を特定する場合には、swに対応して、「１」が格納され、自装置のスタックポートとして、＃１、＃８のポート２０を特定する場合には、spに対応して、「１，８」が格納される。また、他装置として、＃２のスイッチ１６を特定する場合には、swに対応して、「２」が格納され、他装置のスタックポートとして、＃１、＃９のポート２０を特定する場合には、spに対応して、「１，９」が格納される。
【００８６】
コマンド「０３」に対応する情報として、表示５０６には、例えば、スタックポート接続モードを示す情報として、「sp  CON  MODE」の情報が格納される。
【００８７】
コマンド「９９」に対応する情報として、「normal  MODE」から「消灯」を示す情報が格納される。
【００８８】
図１８は、スタックポート接続関連表示一覧情報の構成図である。図１８において、スタックポート接続関連表示一覧情報５５０は、スタックポートの状態を表示部７２に表示するための情報であって、状態５５２と、表示５５４から構成される。
【００８９】
状態５５２には、スタックポートが接続モードであることを示す情報として、「スタックポート接続モード」の情報が格納され、スタックポートの接続エラーを示す情報として、「スタックポート接続エラー」が格納され、スタックポートの接続が完了した旨を示す情報として、「スタックポート接続完了」が格納される。
【００９０】
表示５５４には、スタックポート接続モードにおける表示情報として、「sp  CON  MODE」が格納され、スタックポート接続エラーを表示するための情報として、「sp  CON  ERROR」が格納され、スタックポートの接続完了を示す表示情報として、「sp  CON  complete」が格納される。
【００９１】
図１９と図２０は、スイッチ間でスタック管理制御情報の交換が行われるときの処理を説明するためのシーケンス図である。この処理は、スイッチ１４におけるCPU５０と、スイッチ９０におけるCPU５０が、スイッチ選出処理プログラム１２０を実行することによって開始される。
【００９２】
スイッチ１６で障害が発生した場合、スイッチ１６の電源がオフとなり、スイッチ１４のCPU５０によってリンクダウンが検出されると（A２１）、CPU５０は、ポート状態管理テーブル２５０を更新する。この後、スイッチ１６がスイッチ９０と交換されると、スイッチ９０の電源がオンとなる。この際、スイッチ９０のCPU５０は、不揮発性記憶媒体５４からスタック管理制御情報１００Bの読み込みを行う。
【００９３】
一方、スイッチ１４のコマンド入力部７０から、コマンドとして、例えば、「０１」が入力された場合、スイッチ１４のCPU５０は、不揮発性記憶媒体５４からスタック管理制御情報１００Aを読み込むとともに、スタックポート管理制御関連コマンド一覧情報５００を参照し、表示部７２に、スイッチ番号として「１」表示させ、スタックポートとして「１，８」を表示させる。
【００９４】
次に、コマンド入力部７０からコマンドとして、「０２」が入力された場合、CPU５０は、不揮発性記憶媒体５４から、他装置のスタック管理制御情報として、スタック管理制御情報１００Bを読み込むとともに、スタックポート管理制御関連コマンド一覧情報５００を参照し、スイッチ番号として、「２」を表示部７２に表示させるとともに、スタックポートとして、「１，９」を表示部７２に表示させる。
【００９５】
次に、コマンド入力部７０からコマンドとして、「０３」が入力された場合、CPU５０は、スタックポート管理制御関連コマンド一覧情報５００を参照し、表示部７２に、スタックポート接続状態として、「sp  CON  MODE」を表示させる。
【００９６】
この後、スイッチ１４のスタックポートとなるポート、即ち、＃１、＃８のポート２０に、誤ってスイッチ９０のスタックポート以外のケーブルが接続された状態でリンクアップされた場合、スイッチ１４のCPU５０は、スタック管理制御情報１００Aを５秒間隔でスタックリンク１８を介して送信する（A１１）。この場合、各スタックポート管理制御情報１００Aは廃棄されることになる。
【００９７】
この後、１分が経過した場合、スイッチ１４のCPU５０はタイムアウトと判定し、スタックポート接続関連表示一覧情報５５０を参照して、表示部７２に、スタックポート接続エラーとして、「sp  CON  ERROE」を表示させる。
【００９８】
この後、作業員によって、誤ったケーブルを抜去する作業が行われると、CPU５０は、リンクダウンを検出し、ポート状態管理テーブル２５０を更新する。
【００９９】
次に、スイッチ１４のCPU５０は、スタックポート接続関連表示一覧情報５５０を参照して、スタックポート接続モードとして、表示部７２に、「sp  CON  MODE」を表示させる。この後、スイッチ１４の複数のポート２０のうち、スタックポートとなる＃１、＃８のポート２０に、スイッチ９０の複数のポートのうち、スタックポートとなる＃１、＃９のポート２０がスタックリンク１８を介して接続された場合、各スイッチ１４、９０のCPU５０は、リンクアップを検出する（図２０参照）。
【０１００】
次に、スイッチ１４のCPU５０は、スタック管理制御情報１００Aをスタックリンク１８を介してスイッチ９０に送信する（A３４）。スイッチ９０のCPU５０は、受信したスタック管理制御情報１００Aを不揮発性記憶媒体５４に格納するとともに、受信したスタック管理制御情報１００Aでスタック管理制御情報１００を更新し、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報とスタック管理制御情報１００Bに記録された情報とを比較し、スイッチ９０をバックアップスイッチに設定し、受信応答をスタックリンク１８を介してスイッチ１４に送信する（A１４）。続いて、スイッチ９０のCPU５０は、スタック管理制御情報１００Bをスタックリンク１８を介してスイッチ１４に送信する（A１５）。
【０１０１】
スイッチ１４のCPU５０は、受信したスタック管理制御情報１００Bを不揮発性記憶媒体５４に格納し、受信したスタック管理制御情報１００Bでスタック管理制御情報１００を更新し、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報と、スタック管理制御情報１００Bに記録された情報とを比較し、スイッチ１４をマスタスイッチに設定し、スタックポート接続関連表示一覧情報５５０を参照して、スタックポートの接続が完了した旨を表示するために、表示部７２に、「sp  CON  complete」を表示させる。
【０１０２】
次に、コマンド入力部７０からコマンドとして、「９９」が入力された場合、スイッチ１４のCPU５０は、スタックポート管理制御関連コマンド一覧情報５００を参照し、モード終了を表示するために、表示部７２に、「normal  MODE」を表示させ、その後、表示部７２を消灯状態とする。
【０１０３】
図２１と図２２及び図２３は、＃１のスイッチのスタックポート接続処理を説明するためのフローチャートである。この処理は、主に、＃１のスイッチ１４のCPU５０が、ポート接続処理プログラム１４０を起動することによって開始される。スイッチ１４のCPU５０は、コマンド入力部７０からコマンドが入力されたか否かを判定し（S６１）、コマンド入力部７０からコマンドが入力されるまでこの処理を継続し、コマンド入力部７０からコマンドが入力された場合、入力されたコマンドはどのコマンドかを判定する（S６２）。
【０１０４】
CPU５０は、入力されたコマンドが、例えば、「０１」であると判定した場合、不揮発性記憶媒体５４からスタック管理制御情報１００Aを読み込み（S６３）、スタックポート管理制御関連コマンド一覧情報５００を参照し、表示部７２に、スイッチ１４のスタックポート番号（＃１、＃８のポート２０の番号）を表示させ（S６４）、このルーチンでの処理を終了する。
【０１０５】
一方、入力されたコマンドが、「０２」であると判定した場合、CPU５０は、不揮発性記憶媒体５４から、スタック管理制御情報１００Bを読み込み（S６５）、スタックポート管理制御関連コマンド一覧情報５００を参照し、表示部７２に、他装置のスタックポート番号（スイッチ９０における＃１、＃９のポート２０の番号）を表示させ（S６６）、このルーチンでの処理を終了する。
【０１０６】
また、CPU５０は、入力されたコマンドが、「０３」である場合には、スタックポート管理制御関連コマンド一覧情報５００を参照し、ステップS６９の処理に移行し（図２２参照）、入力されたコマンドが、「９９」である場合には、スタックポート管理制御関連コマンド一覧情報５００を参照し、モード終了を表示するために、表示部７２に、「normal  MODE」を表示させ（S６７）、その後、表示部７２への出力を停止し（S６８）、このルーチンでの処理を終了する。
【０１０７】
一方、ステップS６９（図２２参照）において、CPU５０は、スタックポート接続関連表示一覧情報５５０を参照して、表示部７２に、「sp  CON  MODE」を表示させ、その後、＃１、＃８のポート２０はリンクアップしたか否かを判定する（S７０）。
【０１０８】
CPU５０は、ステップS７０では、＃１、＃８のポート２０がリンクアップするまでこの処理を継続し、リンクアップした場合には、１分のタイマを設定し（S７１）、続いて、５秒のタイマを設定し、各タイマを起動させる（S７２）。
【０１０９】
次に、CPU５０は、＃１、＃８のポート２０から、スタック管理制御情報１００Aをスイッチ９０に送信し（S７３）、＃１、＃８のポート２０から、スタック管理制御情報１００Aの送信に対する応答（スイッチ９０からの応答）を受信したか否かを判定する（S７４）。
【０１１０】
ステップS７４で否定の判定結果を得た場合、CPU５０は、＃１のタイマがタイムアウトしたか否かを判定し（S７５）、ステップS７５で否定の判定結果を得た場合には、＃２のタイマがタイムアウトしたか否かを判定する（S７６）。
【０１１１】
ステップS７６で否定の判定結果を得た場合には、ステップS７４の処理に戻り、ステップS７４〜S７６の処理を繰り返し、ステップS７６で肯定の判定結果を得た場合には、＃２のタイマを停止し（S７７）、ステップS７２の処理に戻り、ステップS７２〜S７６の処理を繰り返す。
【０１１２】
ステップS７５で肯定の判定結果を得た場合、即ち、ステップS７４で、スイッチ１６からの応答を受信できず、接続先が誤っていると判定した場合には、CPU５０は、＃１のタイマを停止し（S７８）、スタックポート接続関連表示一覧情報５５０を参照して、表示部７２に、スタックポートの接続エラーとして、「sp  CON  ERROR」を表示させ（S７９）、＃１、＃８のポート２０はリンクダウンしたか否かを判定する（S８０）。
【０１１３】
CPU５０は、＃１、＃８のポート２０がリンクダウンするまでステップS８０の処理を継続し、作業員によって、誤ったケーブルが抜去され、＃１、＃８のポート２０がリンクダウンしたと判定した場合には、ポート接続管理テーブル２５０を更新し、ステップS６９の処理に戻り、ステップS６９〜S８０の処理を繰り返す。
【０１１４】
一方、ステップS７４で肯定の判定結果を得た場合、即ち、スイッチ９０から、スタック管理制御情報１００Aを受信した旨の応答を受信した場合には、＃１、＃２のタイマを停止し（S８１）、＃１、＃８のポート２０から、他装置のスタック管理制御情報１００として、スタック管理制御情報１００Bを受信したか否かを判定する（図２３のS８２）。
【０１１５】
CPU５０は、ステップS８２において、スタック管理制御情報１００Bを受信するまでステップS８２の処理を繰り返し、スタック管理制御情報１００Bを受信した場合には、受信したスタック管理制御情報１００Bでスタック管理制御情報１００を更新し、更新されてスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報とスタック管理制御情報１００Bに記録された情報とを比較し、スイッチ１４の優先度（マスタ選出優先度）が、スイッチ９０の優先度よりも高いか否かを判定する（S８３）。
【０１１６】
ステップS８３で肯定の判定結果を得た場合、CPU５０は、スイッチ１４をマスタスイッチに設定し（S８４）、ステップS８３で否定の判定結果を得た場合には、スイッチ１４をバックアップスイッチに設定し（S８５）、＃１、＃８のポート２０から、スタック管理制御情報１００Bを受信した旨の応答をスタックリンク１８を介してスイッチ９０に送信し（S８６）、スタックポート接続関連表示一覧情報５５０を参照して、表示部７２に、スタックポート接続が完了した旨を表示するために、「sp  CON  complete」を表示させ（S８７）、このルーチンでの処理を終了する。
【０１１７】
図２４は、＃２のスイッチにおけるスタックポート接続処理を説明するためのフローチャートである。この処理は、スイッチ９０におけるCPU５０が、ポート接続処理プログラム１５０を起動することによって開始される。スイッチ９０のCPU５０は、自装置のスタック管理制御情報１００として、スタックポート管理制御情報１００Bを不揮発性記憶媒体５４から読み込み（S９１）、＃１、＃９のポート２０はリンクアップしたか否かを判定する（S９２）。
【０１１８】
CPU５０は、＃１、＃９のポート２０がリンクアップするまでステップS９２の処理を実行し、＃１、＃９のポート２０がリンクアップした場合、＃１、＃９のポート２０から、他装置のスタック管理制御情報１００として、スタック管理制御情報１００Aを受信したか否かを判定する（S９３）。
【０１１９】
CPU５０は、スイッチ１４からスタック管理制御情報１００Aを受信するまでステップS９３の処理を継続し、スタック管理制御情報１００Aを受信した場合、受信したスタック管理制御情報１００Aでスタック管理制御情報１００を更新し、＃１、＃９のポート２０から、スタック管理制御情報１００Aを受信した旨の受信応答をスイッチ１４に送信する（S９４）。
【０１２０】
次に、CPU５０は、更新されたスタック管理制御情報１００を参照して、スタック管理制御情報１００Aに記録された情報と、スタック管理制御情報１００Bに記録された情報とを比較し、スイッチ９０の優先度が、スイッチ１４の優先度よりも高いか否かを判定し（S９５）、ステップS９５で肯定の判定結果を得た場合、スイッチ９０をマスタスイッチに設定し(S９６)、ステップS９５で否定の判定結果を得た場合には、スイッチ９０をバックアップスイッチに設定する（S９７）。
【０１２１】
次に、CPU５０は、＃１、＃９のポート２０から、自装置のスタック管理制御情報１００として、スタック管理制御情報１００Bをスタックリンク１８を介してスイッチ１４に送信し（S９８）、＃１、＃９のポート２０から、スタックポート管理制御情報１００Bを受信した旨の受信応答を受信したか否かを判定する（S９９）。
【０１２２】
CPU５０は、スイッチ１４から受信応答を受信するまで、ステップS９９の処理を継続し、スイッチ１４から受信応答を受信したことを条件に、このルーチンでの処理を終了する。
【０１２３】
本実施例において、CPU５０は、コマンド入力部７０から入力されたコマンドをスタックポート管理制御関連コマンド一覧情報５００に従って解析し、解析結果をスタックポート管理制御関連コマンド一覧情報５００とスタックポート接続関連表示一覧情報５５０に従って表示部７２に表示させる表示制御部として機能し、コマンド入力部７０から、コマンドとして「０１」が入力された場合、自装置のスタックポート（接続ポート）番号を表示部７２に表示させ、コマンドとして「０２」が入力された場合、他装置のスタックポート（接続ポート）番号を表示部７２に表示させ、コマンドとして「０３」が入力された場合、スタックポート状態を表示部７２に表示させる。
【０１２４】
スタックポート状態を表示部７２に表示させる場合、CPU５０は、通信対象との通信結果を、エラー（「sp  CON  ERROR」）又は正常（「sp  CON  complete」）で表示部７２に表示させる。
【０１２５】
即ち、CPU５０は、複数のポート２０のうち、スタックリンク（ケーブル）１８に接続されるスタックポート（接続ポート）と、スタックポートの接続先となる通信対象（スイッチ１４の場合、スイッチ１６）との通信が、コマンド入力部７０から入力されたコマンド（「０３」）で指定された場合、コマンドで指定されたスタックポート（接続ポート）とスタックリンク（ケーブル）１８を介して通信対象と通信を行い、通信対象との通信結果が正常か否かを判定し、当該判定結果を表示部７２に表示させる表示制御部として機能する。このため、作業者は、表示部７２に表示された情報を判別することで、ケーブルが正しいスタックポート（接続ポート）に接続されているか否かを把握することがきる。
【０１２６】
言い換えれば、作業員は、複数のポート２０のうち、スタックリンク（ケーブル）１８に接続されるスタックポート（接続ポート）と、スタックポートの接続先となる通信対象（スイッチ１４の場合、スイッチ１６）との通信を、コマンドで指定するだけで、ケーブルが正しいスタックポート（接続ポート）に接続されているか否かを表示部７２に表示させることができる。
【０１２７】
本実施例によれば、不揮発性記憶媒体５４にスタック管理制御情報１００が格納されていなくても、コマンド入力部７０からコマンドを入力することで、ケーブルが正しいスタックポート（接続ポート）に接続されているか否かを表示部７２に表示させることができる。
【０１２８】
また、コマンド入力部７０に、コマンドとして、「０１」が入力された場合、表示部７２には、自装置の番号と、自装置のスタックポート番号が表示され、コマンド入力部７０に、コマンドとして、「０２」が入力された場合、表示部７２には、他装置の番号と、他装置のスタックポート番号が表示されるので、作業員は、コマンド入力部７０にコマンドを入力した後、表示部７２に表示される情報を確認しながら、ケーブルを各スイッチ１４、１６に接続する作業を行うことができ、作業効率を高めることができる。
【０１２９】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能である。各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１３０】
また、上記の各構成、機能等は、それらの一部又は全部を、例えば、集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid  State  Drive）等の記録装置、または、ＩＣ（Integrated  Circuit）カード、ＳＤ（Secure  Digital）メモリカード、ＤＶＤ（Digital  Versatile  Disc）等の記録媒体に記録して置くことができる。
【符号の説明】
【０１３１】
１０  ネットワークシステム、１２  スタック、１４、１６  スイッチ、１８  スタックリンク、５０  CPU、５２  揮発性記憶媒体、５４  不揮発性記憶媒体、５８  バス制御部、６２  スイッチ制御部、６４  物理制御部、６６  LED制御部、６８  LED、７０  コマンド入力部、７２  表示部、２０  ポート。
【図１】
2014064220.tif 000003
【図２】
2014064220.tif 000004
【図３】
2014064220.tif 000005
【図４】
2014064220.tif 000006
【図５】
2014064220.tif 000007
【図６】
2014064220.tif 000008
【図７】
2014064220.tif 000009
【図８】
2014064220.tif 000010
【図９】
2014064220.tif 000011
【図１０】
2014064220.tif 000012
【図１１】
2014064220.tif 000013
【図１２】
2014064220.tif 000014
【図１３】
2014064220.tif 000015
【図１４】
2014064220.tif 000016
【図１５】
2014064220.tif 000017
【図１６】
2014064220.tif 000018
【図１７】
2014064220.tif 000019
【図１８】
2014064220.tif 000020
【図１９】
2014064220.tif 000021
【図２０】
2014064220.tif 000022
【図２１】
2014064220.tif 000023
【図２２】
2014064220.tif 000024
【図２３】
2014064220.tif 000025
【図２４】
2014064220.tif 000026