(57)【要約】【課題】自己整合型の薄膜ＴＦＴを作製する場合に、不要な寄生容量を削減しつつ、有機ＥＬ発光部の明るさを一定に保持する容量を確保するとともに、画素密度の向上および製造の簡便化を図り得る薄膜トランジスタの製造方法および薄膜デバイスを提供する。【解決手段】有機ＥＬ発光部に流れる電流を駆動制御する駆動用ＴＦＴであって、基板１上にゲート電極膜２、ゲート絶縁膜３および酸化物半導体層（ＩＧＺＯ膜４）を、この順に積層し、ボトムゲート構造の薄膜トランジスタ素子構造を形成し、基板１側からＩＧＺＯ膜４に向けて所定の光を照射せしめて、基板１側から見たときに、その視線上においてゲート電極膜２と重ならないＩＧＺＯ膜４の領域を低抵抗化し、この後、前記視線上において、ソース電極膜７ａがゲート電極膜２と互いに重なるように、かつドレイン電極膜７ｂがゲート電極膜２と互いに重ならないように形成する。【選択図】図１
2014086705.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ発光部に流れる電流を駆動制御する薄膜トランジスタを製造する方法であって、
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層して、ボトムゲート構造の薄膜トランジスタ素子構造を形成し、
続いて、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、
この後、前記視線上において、ソース電極膜が前記ゲート電極膜と互いに重なるように、かつドレイン電極膜が前記ゲート電極膜と互いに重ならないように形成することを特徴する薄膜トランジスタの製造方法。
【請求項２】
前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記所定の光が前記エキシマレーザであるとき、前記エキシマレーザの１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記所定の光が前記エキシマレーザであるとき、前記エキシマレーザのパルス幅が、1〜1000nsecであることを特徴とする請求項１〜３のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項５】
前記所定の光が前記エキシマレーザであるとき、前記エキシマレーザの波長が、400nm以下の範囲におけるいずれかの波長を含むことを特徴とする請求項１〜４のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項６】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項７】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光のパルス幅が、0.001〜100msecであることを特徴とする請求項１、２および６のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項８】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の波長が、200〜1500nmの範囲におけるいずれかの波長を含むことを特徴とする請求項１、２、６および７のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項９】
前記酸化物半導体は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１〜８のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項１〜９のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記薄膜トランジスタは、アクティブマトリクス型有機ＥＬディスプレイに搭載される有機ＥＬ発光部に流れる電流を駆動制御する駆動用ＴＦＴであることを特徴とする請求項１〜１０のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１２】
自発光する有機ＥＬ発光部と、請求項１〜１０のうちいずれか１項に記載の薄膜トランジスタの製造方法を用いて製造された、前記有機ＥＬ発光部を駆動制御する駆動用トランジスタと、この駆動用トランジスタをスイッチングするスイッチング用トランジスタとを備えてなることを特徴する薄膜デバイス。
【請求項１３】
前記スイッチング用トランジスタは、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層されて、ボトムゲート構造の薄膜トランジスタ素子構造に形成されるとともに、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域が低抵抗化されてなり、
前記基板側から見たときに、その視線上において、ソース電極膜およびドレイン電極膜が前記ゲート電極膜と互いに重ならないように形成されてなることを特徴する請求項１２記載の薄膜デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタの製造方法およびこの方法を用いて製造された薄膜デバイスに関し、詳しくは、アクティブマトリクス型有機ＥＬディスプレイにおいて、有機ＥＬ発光部に流す電流を制御する駆動用ＴＦＴおよびその製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造の薄膜トランジスタの製造方法およびこの方法を用いて製造された薄膜デバイスに関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動用素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
【０００３】
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイや有機ＥＬディスプレイの駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。
【０００４】
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能となる。
【０００５】
一方、ＴＦＴの上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、従来よりもチャネル長を短く形成できる自己整合型のＴＦＴが注目されており、このような酸化物半導体をチャネルに用いた自己整合型ＴＦＴの製造技術の確立が急務となっている（非特許文献1を参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】”A Novel Self-Aligned Top-GateOxide TFT for AM-OLED displays”, Narihiro Morosawa, Yoshihiro Ohshima, MitsuoMorooka, Toshiaki Arai, and Tatsuya Sasaoka, SID 11 DIGEST, 479 (2011) .
【発明の概要】
【発明が解決しようとする課題】
【０００７】
通常有機ＥＬディスプレイの画素内には、図４に示すように、有機ＥＬ発光部(以下OLEDとも称する)１１３に電流を流すための駆動用ＴＦＴ(以下Dr-TFTとも称する)１１４のゲート電極１１０とソース電極１１１との間に保持容量としてのコンデンサ(Cs)１２０が挿入される。これは、１フィールドの期間に亘り駆動用ＴＦＴ１１４に一定の電流を流し続けるためにゲート電極１１０とソース電極１１１との間に一定の電圧を印加しておくためのものであり、この容量(Cgs(Dr))がなければ１フィールドの期間に亘って、OLED１１３を一定の明るさで点灯させることができなくなる。
【０００８】
一般的なフォトリソグラフィ法によりこれらの画素回路を作成する際には、図５に示すように、ゲート電極膜１０２とソース電極膜１０７ａの間、およびゲート電極膜１０２とドレイン電極膜１０７ｂの間で上下方向にオーバーラップ領域が生じ、これが寄生容量となる。このため、画素回路の駆動用ＴＦＴ１１４やスイッチング用ＴＦＴ（以下、Sw-TFTとも称する）１１６のソース(S)とゲート(G)１１０、１２４の間、およびドレイン(D)とゲート(G)１１０、１２４の間には、図４に示すような寄生容量Cgs（Dr）、Cgd（Dr）、Cgs（Sw）、Cgd（Sw）がそれぞれ発生する。
【０００９】
ところで、上述した自己整合型のＴＦＴを作製する場合には、図５に示すように、ソース電極膜１０７aとゲート電極膜１０２との重なり、およびドレイン電極膜１０７ｂとゲート電極膜１０２との重なりが共になくなるような構成をとるようにして、画素回路のDr-TFT１１４やSw-TFT１１６における、ソース電極膜１０７aとゲート電極膜１０２との間、およびドレイン電極膜１０７ｂとゲート電極膜１０２との間の寄生容量を大幅に低減することが可能となる。
【００１０】
しかし、上述したように駆動用ＴＦＴ１１４のゲート電極１１０とソース電極１１１の間にはOLED１１３の明るさを一定に保持する容量が必要となり、画素内に別構造にてコンデンサCsを作り込む必要があるため、画素密度を上げることが困難となり、製造工程も煩雑なものとなっていた。
【００１１】
本発明は、上記事情に鑑みなされたものであり、ボトムゲート構造をもつ自己整合型の薄膜ＴＦＴを作製する場合に、不要な寄生容量を削減しつつ、有機ＥＬ発光部の明るさを一定に保持する容量を確保するとともに、画素密度の向上および製造の簡易化を図り得る薄膜トランジスタの製造方法および薄膜デバイスを提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
本発明に係る薄膜トランジスタの製造方法は、有機ＥＬ発光部に流れる電流を駆動制御する薄膜トランジスタを製造する方法であって、
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層して、ボトムゲート構造の薄膜トランジスタ素子構造を形成し、
続いて、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、
この後、前記視線上において、ソース電極膜が前記ゲート電極膜と互いに重なるように、かつドレイン電極膜が前記ゲート電極膜と互いに重ならないように形成することを特徴とするものである。
【００１３】
なお、各画素内における、駆動用ＴＦＴ以外のＴＦＴ（例えばスイッチング素子）に対しては、ソース電極膜・ドレイン電極膜ともにゲート電極膜とは上下方向に重ならないように形成することが好ましい。
【００１４】
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光（連続光）のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極膜を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００１５】
本発明の好ましい態様としては、前記所定の光を前記エキシマレーザ光としたとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることが好ましく、１パルスあたりの幅（発光時間）が、例えば、1〜1000nsecであることが好ましく、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことが好ましい。
【００１６】
また、本発明の他の好ましい態様としては、前記所定の光を前記フラッシュランプとしたとき、前記フラッシュランプの１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることが好ましく、１パルスあたりの幅（発光時間）が、例えば、0.001〜100msecであることが好ましく、波長が、200〜1500nmの範囲内における波長を含むことが好ましい。
【００１７】
ここで、上記パルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも１/２の強度を保持している時間をいうものとする。
【００１８】
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことが好ましい。
【００１９】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
【００２０】
また、前記薄膜トランジスタは、アクティブマトリクス型有機ＥＬディスプレイに搭載される有機ＥＬ発光部に流れる電流を駆動制御する駆動用ＴＦＴとすることが効果的である。
【００２１】
本発明の薄膜デバイスは、
自発光する有機ＥＬ発光部と、上述したいずれかの薄膜トランジスタの製造方法を用いて製造された、前記有機ＥＬ発光部を駆動制御する駆動用トランジスタと、この駆動用トランジスタをスイッチングするスイッチング用トランジスタとを備えてなることを特徴するものである。
【００２２】
この場合において、前記スイッチング用トランジスタは、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層されて、ボトムゲート構造の薄膜トランジスタ素子構造に形成されるとともに、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域が低抵抗化されてなり、
前記基板側から見たときに、その視線上において、ソース電極膜およびドレイン電極膜が前記ゲート電極膜と互いに重ならないように形成されてなることが好ましい。
【発明の効果】
【００２３】
本発明に係る薄膜トランジスタの製造方法によれば、ボトムゲート構造をもつ自己整合型の薄膜トランジスタ素子構造を形成し、この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめるとともに、ソース電極とゲート電極が上下方向に重なるように構成している。すなわち、本発明方法に係る薄膜トランジスタの素子構造は、該基板側から該酸化物半導体層に向けて所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。この後、ソース・ドレイン電極を形成する工程において、ソース電極膜が前記ゲート電極膜と互いに重なるように、かつドレイン電極膜が前記ゲート電極膜と互いに重ならないように形成する。
【００２４】
ソース電極膜が前記ゲート電極膜と上下方向に互いに重なるように形成することによって、寄生容量(Cgs(Dr))が発生するので、この容量Cgs(Dr)を画素回路の保持容量として使用することができ、画素内に別途コンデンサ構造を形成する必要がない(図4)。
【００２５】
その一方、ドレイン電極膜とゲート電極膜が上下方向に重ならないように形成されているため、不要な寄生容量は発生せず、画素回路として良好な動作を行うことが可能となる。これにより保持容量の配置面積を削減することができ、画素内のＴＦＴの配置面積を広く取ることができ、画素回路の設計が容易になる。また、OLEDをＴＦＴと同一平面上に形成する構成の場合には、OLEDの面積を大きくとることもでき、開口率を増大させることができる。
【００２６】
また、本発明の薄膜デバイスによれば、有機ＥＬ発光部と、この有機ＥＬ発光部を駆動制御するDr-TFT、およびこのDr-TFTのスイッチングを行うSw-TFTとを備えているので、薄膜デバイスの画素密度の向上および製造の簡便化を図ることができる。
【００２７】
さらに、この薄膜デバイスにおいて、上記保持容量が必要とされない上記Sw-TFTにおいて、ゲート電極膜とソース・ドレイン電極膜とが上下方向にオーバーラップしない構成とすることにより、薄膜トランジスタ全体として、画素密度の向上および製造における煩雑さの回避を、さらに図ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係る薄膜トランジスタ（Dr-TFT）の製造方法を示す工程図である。
【図２】本発明の実施形態に係る薄膜デバイス（画素回路）を模式的に示す構成図である。
【図３】本発明の実施形態に係る薄膜デバイスのスイッチングＴＦＴ（Sw-TFT）の製造方法を示す工程図である。
【図４】従来技術に係る薄膜デバイス（画素回路）を模式的に示す構成図である。
【図５】従来技術に係る薄膜トランジスタ（Dr-TFT）の製造方法を示す工程図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態に係る薄膜トランジスタの製造方法およびこの方法を用いて製造された薄膜デバイス、より具体的には、駆動用ＴＦＴ（Dr-TFT）の製造方法および有機ＥＬ素子（画素回路）を図面を用いて説明する。なお、本実施形態に係る薄膜トランジスタの製造方法は、アクティブマトリクス型有機ＥＬディスプレイに搭載される有機ＥＬ発光部に流れる電流を駆動制御するDr-TFTの製造方法であり、また、本実施形態に係る薄膜デバイスは、アクティブマトリクス型有機ＥＬディスプレイに搭載される有機ＥＬ発光部と、上記製造方法を用いて製造された、前記有機ＥＬ発光部を駆動制御する駆動用ＴＦＴと、この駆動用ＴＦＴと電気的に接続されたスイッチング用ＴＦＴとを備えた有機ＥＬ素子である。
【００３０】
図１は本実施形態に係る薄膜トランジスタ（駆動用ＴＦＴ（Dr-TFT））の製造方法の各工程を順に示すものである。
【００３１】
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜２を形成する。
【００３２】
次に、ゲート電極膜２上（一部はガラス基板１上）に、プラズマＣＶＤ法を用いて、酸化ケイ素(SiO2)によるゲート絶縁膜３を200nmの厚さに形成する。
【００３３】
次に、ゲート絶縁膜３上にInGaZnO膜（以下、単にIGZO膜と称する：酸化物半導体層）４を50nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜４はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す（図１（ａ））。
【００３４】
次に、上述したように積層された素子構造体において、図１（ｂ）に示すように、基板側からIGZO膜４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）を照射する。エキシマレーザ光の一部はゲート電極膜２によって反射、吸収されるため、ゲート電極膜２上のIGZO領域にはエキシマレーザ光が照射されない。一方、ゲート電極膜２が下部にないIGZO領域（ソース・ドレイン領域に相当）にはエキシマレーザ光が照射される。エキシマレーザ光が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザ光が照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜４´）となる（図１（ｃ））。これにより、ドレイン電流の低下を抑制することができる。
【００３５】
ここで、上記エキシマレーザ光１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記エキシマレーザ光１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板１の収縮や反り、あるいは基板１からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、エキシマレーザ光１パルスあたりのエネルギー密度（照射強度）は、1〜1000mJ/cm2であることが好ましい。
【００３６】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
【００３７】
さらに、エキシマレーザ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
【００３８】
なお、上記エキシマレーザ光はIGZO膜４における吸収率が高くなる波長を含むことが好ましい。
【００３９】
また、エキシマレーザとしては、XeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザを用いることも可能である。
【００４０】
また、上記照射光は、酸化物半導体層には作用するが、基板１等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザ光やフラッシュ光等のパルス光を選択することが好ましい。
【００４１】
次に、Moをスパッタリングすることで、室温環境下でソース電極膜７ａおよびドレイン電極膜７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜７ａおよびドレイン電極膜７ｂをパターニングする（図１（ｄ））。このパターニングにおいては、ソース電極膜７ａがゲート電極膜２と上下方向にオーバーラップするように形成される。
【００４２】
これにより、ソース電極膜７ａとゲート電極膜２との間に寄生容量をもたせる構成とすることが可能となる。なお、このオーバーラップする長さ（オーバーラップ長）としては、要求される寄生容量に応じて決定する。
【００４３】
一方、ドレイン電極膜７ｂはゲート電極膜２と上下方向にオーバーラップしないように形成される。
これにより、ドレイン電極膜７ｂとゲート電極膜２との間に寄生容量が発生せず、不要な寄生容量の発生を抑制することができる。
【００４４】
なお、このオーバーラップする長さ（オーバーラップ長）としては、要求される寄生容量に応じて決定する。
【００４５】
また、本実施形態に係る薄膜デバイスは、図２に示すように、有機ＥＬ発光部（OLED）１３と、このOLED１３に流れる電流を駆動制御する駆動用ＴＦＴ（Dr-TFT）１４およびこのDr-TFTをスイッチングするスイッチング用ＴＦＴ（Sw-TFT）１６により構成される。
【００４６】
以下、図２に示す画素構成例により、この画素におけるOLED１３が発光する仕組みを簡単に説明する。
【００４７】
すなわち、Sw-TFT１６にゲート信号が入力されると、このゲート電極２４のゲート電圧が変化し、Sw-TFT１６のソース（S）とドレイン（D）間が導通状態となり、Dr-TFT１４のゲート電極１０にゲート信号が入力される。このゲート電極１０に入力されたゲート信号によって、ゲート電圧が変化し、Dr-TFT１４のソース（S）とドレイン（D）間が導通状態となる。これにより、ドレイン電極１２（Vdd）の電位が有機ＥＬ発光部（OLED）１３に印加され、有機ＥＬ発光部（OLED）１３が発光する。
【００４８】
ところで、上記発光部（OLED）１３に所定の期間（１フィールドの期間）に亘って一定の電流を流し続けるためには、Dr-TFT１４のソース（S）とゲート（G）間に一定の電圧（固定）を印加する必要があり、このためこのソース（S）とゲート（G）間に所定の容量をもたせる必要がある。しかし、画素内に別構造にてコンデンサCsを作り込むようにすると、画素密度を上げることが困難となり、製造工程も煩雑なものとなってしまう。そこで、本実施形態においては、図１に示すように、ソース電極膜７ａとゲート電極膜２とを所定距離だけオーバーラップするようにして、Dr-TFT１４のソース（S）とゲート（G）間のみに所定の大きさの寄生容量Cgs（Dr）が発生するようにしている。
【００４９】
一方、不要な寄生容量はできるだけ発生させないことが好ましいので、図１に示すように、ドレイン電極膜７ｂとゲート電極膜２とは互いにオーバーラップさせないようにしてDr-TFT１４のドレイン・ゲート間に寄生容量Cgd（Dr）を発生させないようにしている。
【００５０】
また、スイッチング用ＴＦＴ（Sw-TFT）１６においては、Dr-TFT１４とは異なり、電圧を保持する要請がないので、ソース電極膜７aとゲート電極膜２、およびドレイン電極膜７ｂとゲート電極膜２を、上下方向に互いにオーバーラップさせないようにして、ソース（S）とゲート（G）間、およびドレイン（D）とゲート（G）間の何れにおいても、寄生容量Cgs（Sw）、Cgd（Sw）を発生させないようにしている。これにより、不要な寄生容量は発生せず、画素回路として良好な動作を行うことが可能となる。
【００５１】
図３は、本実施形態に係る薄膜デバイスのうち上述したSw-TFT１６の製造工程を順に示すものである。このSw-TFT１６の製造工程は、図１に示すDr-TFT１４の製造工程と、（ａ）〜（ｃ）までは同様であるから、（ａ）〜（ｃ）の説明は省略し、以下、互いに相違する（ｄ）の工程のみについて説明する。なお、図１の部材と対応する部材については、対応する図１の部材の符番に５０を加えたものを図３の部材に付すものとする。
【００５２】
図３（ｄ）に示すように、Moをスパッタリングすることで、室温環境下でソース電極膜５７ａおよびドレイン電極膜５７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜５７ａおよびドレイン電極膜５７ｂを以下に示すようにパターニングする。これらの電極膜５７ａ、５７ｂ上にフォトレジストをスピンコートによって展開させた後、100℃程度の加熱処理を施す。露光装置を用いてソース・ドレイン電極形状を含むフォトリソマスクを介してフォトレジストを露光する。ガラス基板５１を現像液に浸すことによって、感光されたフォトレジスト領域が現像剥離され、フォトレジストがソース・ドレイン領域の形状にパターニングされる。ドライエッチング装置によってドライエッチング処理を施すとフォトレジストに覆われていないMo領域がエッチングされる。エッチング工程はドライエッチングに限られることはなく、ウエットエッチングを用いてもよい。フォトレジストを剥離することでソース・ドレイン領域５６ａ、５６ｂのパターニングが完了する。
【００５３】
このパターニングにおいては、ソース電極膜５７ａとゲート電極膜５２とが上下方向にオーバーラップするように、かつドレイン電極膜５７ｂとゲート電極膜５２とが上下方向にオーバーラップしないように形成される。これによりチャネル長は図３（ｄ）に示すようにゲート電極膜２の幅と同じ値に形成されることになる。
【００５４】
本発明の薄膜トランジスタの製造方法および薄膜デバイスにおいては、上記実施形態のものに限られるものではなく、その他の種々の態様の変更が可能である。
【００５５】
上記実施形態においては、各画素回路を、OLED１３と基本的な2つのTFTによって構成しているが、例えば、ばらつき補正回路などを各画素回路に組み込み、１つの画素回路を３つ以上のTFTにより構成することも可能であり、その場合にも、Dr-TFT１４のソース電極膜７ａとゲート電極膜２間にオーバーラップ領域が発生するように、かつDr-TFT１４のドレイン電極膜７ｂとゲート電極膜２間にオーバーラップ領域が発生しないように、作製することにより、本発明の効果を奏することができる。
【００５６】
また、上記実施形態方法においては、酸化ケイ素(SiO2)によりゲート絶縁膜を形成しているが、これに限られるものではなく、種々の酸化物等の材料を用いることができるが、好ましくは、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ）に対して、より透過率が高い材料を選択する。
【００５７】
また、上記実施形態方法においては、酸化物半導体層としてIGZO膜を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか１元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜を構成するIGZOの組成比をI:G:Z:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。
【００５８】
また、上記実施形態方法においては、酸化物半導体層としてのIGZO膜を非晶質により形成しているが、ZnO膜等の多結晶酸化物半導体層により形成してもよい。
【００５９】
また、酸化物半導体層としてもIGZO膜をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
【００６０】
また、上記実施形態においては、照射光としてエキシマレーザ光を用いているが、これに替えてフラッシュランプ光を用いても同様の効果が得られる。ここで、フラッシュランプとは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００６１】
この場合、基本的な積層構造は図１に示すものと変わらないが、例えば、ゲート絶縁膜３の膜厚を250nmとし、IGZO膜４の膜厚を30nmとする。
【００６２】
また、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、例えば0.01〜500J/cm2とすることが好ましく、１パルスあたりの幅（発光時間）についても、例えば、0.001〜100msecに設定することが好ましく、さらに、フラッシュランプ光の波長は、例えば200〜1500nmの範囲内における波長を含むことが好ましい。
【符号の説明】
【００６３】
１、５１、１０１      ガラス基板（基板）
２、１０、２４、５２、１０２      ゲート電極膜（ゲート電極）
３、５３、１０３      ゲート絶縁膜
４、５４      ＩＧＺＯ膜
４´、５４´      低抵抗ＩＧＺＯ膜
４ａ、５４ａ´      チャネル領域（ＩＧＺＯ膜）
６ａ、５６ａ      ソース領域
６ｂ、５６ｂ      ドレイン領域
７ａ、５７ａ、１０７ａ、１１      ソース電極膜（ソース電極）
７ｂ、５７ｂ、１０７ｂ、１２      ドレイン電極膜（ドレイン電極）
１３      有機ＥＬ発光部（OLED）
１４      駆動用ＴＦＴ（Dr-TFT）
１５      駆動用ＴＦＴのソース・ゲート間の寄生容量Cgs（Dr）
１６      スイッチング用ＴＦＴ（Sw-TFT）
Ｇ      ゲート
Ｓ      ソース
Ｄ      ドレイン
【図２】
2014086705.tif 000003
【図４】
2014086705.tif 000004
【図１】
2014086705.tif 000005
【図３】
2014086705.tif 000006
【図５】
2014086705.tif 000007