(57)【要約】【課題】  小型化が可能となる電子素子搭載用基板および電子装置を提供する。【解決手段】  本発明の電子素子搭載用基板は、絶縁基体２と、絶縁基体２に設けられた複数のビア導体５とを有し、複数のビア導体５のそれぞれは、第１の導体部５ａと該第１の導体部５ａに接続されており第１の導体部５ａよりも狭い幅を有している第２の導体部５ｂとを含んでおり、複数のビア導体５は、隣り合うビア導体５において、第１の導体部５ａと第２の導体部５ｂとが同じ高さ位置に並ぶように配置されており、隣り合うビア導体５の第２の導体部５ｂ同士の一部が同じ高さ位置に並んでいるとともに、第２の導体部５ｂ同士の一部の間隔が隣り合うビア導体５の第１の導体部５ａと第２の導体部５ｂとの間隔より大きい。【選択図】  図２
2014150107.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基体と、
前記絶縁基体に設けられた複数のビア導体とを有し、
前記複数のビア導体のそれぞれは、第１の導体部と該第１の導体部に接続されており前記第１の導体部よりも狭い幅を有している第２の導体部とを含んでおり、
前記複数のビア導体は、隣り合うビア導体において、前記第１の導体部と前記第２の導体部とが同じ高さ位置に並ぶように配置されており、
前記隣り合うビア導体の前記第２の導体部の一部同士が同じ高さ位置に並んでいるとともに、前記第２の導体部の一部同士の間隔が前記隣り合うビア導体の前記第１の導体部と前記第２の導体部との間隔より大きいことを特徴とする電子素子搭載用基板。
【請求項２】
前記複数のビア導体は、隣り合うビア導体において、前記第１の導体部同士が異なる高さ位置に配置されていることを特徴とする請求項１記載の電子素子搭載用基板。
【請求項３】
平面透視において、前記複数のビア導体は、前記第１の導体部の中心と前記第２の導体部の中心とが異なる位置となるように配置されていることを特徴とする請求項１記載の電子素子搭載用基板。
【請求項４】
請求項１に記載の電子素子搭載用基板と、
該電子素子搭載用基板に実装されており、前記複数のビア導体に電気的に接続された電子素子とを備えていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＣＣＤ（Charge  Coupled  Device）型またはＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）型等の撮像素子、ＬＥＤ（Light  Emitting  Diode
）等の発光素子が搭載される電子素子搭載用基板および電子装置に関するものである。
【背景技術】
【０００２】
従来から、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子を絶縁基体に搭載した電子装置が知られている。このような電子装置として、枠部を有している絶縁基体と、枠部の内側もしくは枠部の下面に実装された電子素子とを有しているものが知られている（例えば、特許文献１を参照）。絶縁基体の上面には電極パッドが配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2006−201427号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子装置の小型化に伴い、電子素子搭載用基板の絶縁基体が小さくなってきており、それに伴い隣接するビア導体同士の間隔が狭くなってきている。そのため、例えば電子素子の実装時、または電子素子の動作時に発生する熱等により、電子素子搭載用基板が変形し、隣接するビア導体同士の間にクラックが発生しやすいものとなる。
【課題を解決するための手段】
【０００５】
本発明の一つの態様による電子素子搭載用基板は、絶縁基体と、絶縁基体に設けられた複数のビア導体とを有し、複数のビア導体のそれぞれは、第１の導体部と第１の導体部に接続されており第１の導体部よりも狭い幅を有している第２の導体部とを含んでいる。複数のビア導体は、隣り合うビア導体において、第１の導体部と第２の導体部とが同じ高さ位置に並ぶように配置されており、隣り合うビア導体の第２の導体部同士の一部が同じ高さ位置に並んでいるとともに、貫通第２の導体部同士の一部の間隔が隣り合うビア導体の第１の導体部と第２の導体部との間隔より大きい。
【０００６】
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板と、電子素子搭載用基板に実装された電子素子とを有している。
【発明の効果】
【０００７】
本実施形態の電子素子搭載用基板は、絶縁基体に設けられた複数のビア導体を有しており、ビア導体は第１の導体部と第１の導体部に接続されており第１の導体部よりも狭い幅を有している第２の導体部から形成されている。ビア導体は隣り合うビア導体において、第１の導体部と第２の導体部とが同じ高さ位置に並ぶように配置されており、ビア導体の第２の導体部同士の一部が同じ高さ位置に並んでいるとともに、第２の導体部同士の一部の間隔が隣り合うビア導体の第１の導体部と第２の導体部との間隔より大きい。これらによって、絶縁基体において、隣り合うビア導体同士のピッチが狭くなっても、隣り合うビア導体同士の間隔を十分に確保することができ、例えば電子素子の実装時、または電子素子の動作時に発生する熱等により、電子素子搭載用基板が変形した場合においても、隣接するビア導体の間にクラックが発生することを抑制することが可能となる。
【０００８】
本発明の他の態様によれば、電子装置は、上記構成の電子素子搭載用基板を有していることによって、信頼性を保ったまま小型化が可能となるものである。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は本発明の実施形態における電子装置を示す平面透視図であり、（ｂ）は図１（ａ）に示された電子装置のＡ−Ａ線における縦断面を示している。
【図２】（ａ）は本発明の実施形態における電子素子搭載用基板を示す平面透視図であり、（ｂ）は図２（ａ）に示された電子素子搭載用基板のＡ−Ａ線における縦断面図を示している。
【図３】は本発明の実施形態における電子素子搭載用基板の縦断面図の変形例を示している。
【図４】は本発明の実施形態における電子素子搭載用基板の縦断面図の変形例を示している。
【図５】は本発明の実施形態における電子素子搭載用基板の縦断面図の変形例を示している。
【図６】は本発明の実施形態における電子素子搭載用基板の縦断面図の変形例を示している。
【図７】は本発明の実施形態における電子素子搭載用基板の縦断面図の変形例を示している。
【図８】（ａ）は本発明の実施形態における電子素子搭載用基板の変形例を示す平面透視図であり、（ｂ）は図８（ａ）に示された電子素子搭載用基板のＡ−Ａ線における縦断面図を示している。
【図９】（ａ）は本発明の他の実施形態における電子装置を示す平面透視図であり、（ｂ）は図９（ａ）に示された電子装置のＡ−Ａ線における縦断面図を示している。
【発明を実施するための形態】
【００１０】
以下、本発明の例示的な実施形態について図面を参照して説明する。
【００１１】
図１に示されているように、本実施形態における電子装置は、電子素子搭載用基板１と、電子素子搭載用基板１に実装された電子素子１１を有している。
【００１２】
本実施形態における電子素子搭載用基板１は、枠部２ａを有する絶縁基体２と、枠部２ａの上面に設けられた複数の電極パッド３と、枠部２ａに設けられた第１の導体部５ａおよび第１の導体部５ａの幅より狭い幅をもつ第２の導体部５ｂを有しているビア導体５と、絶縁基体２に設けられた配線導体６とを有している。
【００１３】
絶縁基体２は、例えば枠部２ａおよび基部２ｂを有し、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックス、またはエポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，ポリエステル樹脂または四フッ化エチレン樹脂を始めとするフッ素系樹脂等の樹脂（プラスティックス）から成る略四角形の絶縁層を複数上下に積層して形成されている。
【００１４】
複数の電極パッド３は、絶縁基体２の枠部２ａの上面に設けられており、図１に示される例では、ボンディングワイヤ１１ａ等により電子素子１１の各電極にそれぞれ電気的に接続されている。電極パッド３は、絶縁基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等のメタライズから成る。
【００１５】
また、電極パッド３は、絶縁基体２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ）
，アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）またはチタン（Ｔｉ）およびそれらの合金等の金属材料から成る。
【００１６】
本実施形態の電子素子搭載用基板１は、絶縁基体２の枠部２ａの内壁面または内部に、複数の電極パッド３のそれぞれに電気的に接続された複数のビア導体５を有している。ビア導体５は、第１の導体部５ａと第１の導体部５ａの上端または下端に接続されて、第１の導体部５ａよりも狭い幅を有している第２の導体部５ｂとを含んでいる。隣り合うビア導体５同士の第１の導体部５ａと第２の導体部５ｂとは同じ高さ位置に並ぶように配置されており、隣り合うビア導体５の第２の導体部５ｂの一部Ｂ同士が同じ高さ位置にならんでいる。また、第２の導体部５ｂの一部Ｂ同士の間隔が隣り合うビア導体５の第１の導体部５ａと第２の導体部５ｂとの間隔より大きくなるように設けられている。このように、ビア導体５を幅の違う第１の導体部５ａと第２の導体部５ｂとで形成し、隣り合うビア導体５同士の間隔を広げることにより、例えば、電子素子搭載用基板１が小型化し、絶縁基体２の枠部２ａが小型化したとしても隣り合うビア導体５の間にクラックが入ることを抑制することが可能となる。
【００１７】
なお、ビア導体５は、絶縁基体２が電気絶縁性セラミックスから成る場合は、電極パッド３と同様のメタライズから成る。また、ビア導体５は、絶縁基体２が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデン，チタンおよびそれらの合金等の金属材料から成る。
【００１８】
図１に示された例では、電子素子搭載用基板１に電子素子１１が実装されている例である。電子素子１１は、絶縁基体２の枠部２ａおよび基部２ｂから形成される凹部に収納されており、枠部２ａの上面に設けられている複数の電極パッド３とボンディングワイヤ１１ａを介して実装されている電子装置である。このように、本発明の電子素子搭載用基板１に電子素子１１を実装していることで、電子装置を小型化した場合においても、実装時や電子装置作動時の熱によるクラックが発生しにくいものとなる。そのため、より信頼性の高い電子装置とすることが可能となる。
【００１９】
図２に示された例では、複数のビア導体５は、隣り合うビア導体５において、第１の導体部５ａ同士が異なる高さ位置に配置されている。このことにより、第２の導体部５ｂより広い幅を有している第１の導体部５ａ同士が同じ高さ位置で隣り合うことはなく、隣り合うビア導体５同士がより離間するものとなり、ビア導体５の間にクラックが発生することを効果的に抑制することが可能となる。
【００２０】
また、隣り合うビア導体５の第１の導体部５ａの高さの差は、40μｍ〜100μｍ程度設
けておくと、より良好に抑制することが可能となる。
【００２１】
また、隣り合うビア導体のいずれか一方、あるいは両方の幅を小さくする場合と比較して、隣り合うビア導体５のいずれか一方、あるいは両方の電気抵抗値が小さくなったり、ビア導体５が枠体２から脱落することを抑制することができる。また、第２の導体部５ｂの大きさは、平面視で第１の導体部５ａの大きさの20%〜80%程度にしておくことが好ましい。
【００２２】
ビア導体５は絶縁基体２の枠部２ａの内壁面に露出していると、電極パッド３や配線導体６と同様に、露出する表面に酸化防止のためのＮｉやＡｕ等のめっき層を被着させて、ビア導体５の電気抵抗値を下げることができるので好ましい。また、ビア導体５が、枠部２の内壁面側に偏倚して配置させて、枠部２ａ内にビア導体５が占める割合を小さくすることができるので、絶縁基体２内に設けられる配線導体６の設計を容易とすることができ、電子素子搭載用基板の小型化、高密度配線化を図ることができる。また、平面視におい
て、ビア導体５が、枠部２の内壁面側に偏倚して配置させているので、電極パッド３のボンディングワイヤ１１ａとの接続領域をビア導体５よりも枠体２の外壁面側に広く形成することができ、電極パッド３とボンディングワイヤ１１ａとを良好に接続することが可能となる。
【００２３】
また、絶縁基体２において、例えば枠部２ａおよび基部２ｂに、ビア導体５に電気的に接続され、基部２ｂの下面に導出された配線導体６が設けられている。配線導体６は、ビア導体５に電気的に接続された内部配線と、枠部２ａおよび基部２ｂを厚み方向に貫通しており、内部配線に電気的に接続された貫通導体と、基部２ｂの下面に設けられており、貫通導体に電気的に接続された外部端子とを含んでいる。これにより、電極パッド３がビア導体５および配線導体６を介して外部回路２１に電気的に接続される。なお、配線導体６は、絶縁基体２が電気絶縁性セラミックスから成る場合は、電極パッド３と同様のメタライズから成る。また、配線導体６は、上述の構成においては絶縁基体２の下面に導出されるように設けられているが、例えば絶縁基体２の側面または上面に導出されるように設けられていてもよい。
【００２４】
配線導体６は絶縁基体２が電気絶縁性セラミックスから成る場合は、電極パッド３と同様のメタライズから成る。また、配線導体６は、絶縁基体２が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデン，チタンおよびそれらの合金等の金属材料から成る。
【００２５】
図３に示された例では、第１の導体部５ａが絶縁基体２の枠部２ａの高さ方向の中央Ｎを跨がないように形成されている。このことにより、隣り合うビア導体５の一方の第１の導体部５ａのみを大きくする場合と比較し、隣り合うビア導体５の体積の差が大きくなることを抑制するので、それぞれのビア導体５の電気抵抗値の差が大きくなることを抑制することができる。
【００２６】
図４に示された例では、絶縁基体２の枠部２ａを形成する絶縁層４が枠部２ａの高さ方向の中央Ｎで線対称となっている。また、隣り合うビア導体５同士は反転したら同じ形状となるように設けられている。このことにより、枠部２ａの上面と下面とで、ビア導体５を形成するメタライズの量を同等にすることで、電子素子を実装する時の熱や電子素子が動作した際発生した熱による熱収縮および熱膨張を枠部２ａの上面側と下面側とで同等にすることができ、枠部２ａの一部だけの変形を低減させて、クラックの発生をより低減することができる。さらにそれぞれのビア導体５の電気抵抗値を同等にすることも容易となる。なお、絶縁基体２が電気絶縁性セラミックスから形成される場合、枠部２ａの上面側と下面側とでビア導体５を形成するメタライズの量を同等にすることで、製造工程時の枠部２ａの変形を低減することが可能となる。
【００２７】
図５に示された例では、第２の導体部５ｂに設けられており、隣接する第１の導体部５ａと第２の導体部５ｂとの接続箇所と同じ高さに設けられ、厚み方向に接続しているビア導体５同士を良好に接続するために設けられているランド６ａを有しており、ランド６ａは縦断面視において第１の導体部５ａの幅より狭くなっている。このことにより、第１の導体部５ａと第２の導体部５ｂとの間隔を広くするために第２の導体部５ｂを細いものにしたとしても、ランド６ａにより第２の導体部５ｂ同士の電気的接続を良好にするとともに、第１の導体部５ａと第２の導体部５ｂとの間で短絡が発生することを抑制することができる。ランド６ａは、電極パッド３と同様の材料および方法から形成される。
【００２８】
図６に示された例では、第２の導体５ｂが第１の導体５ａから離れるに従って、幅が広くなっている。また、第２の導体部５ｂの最も広い幅は第１の導体部５ａの幅よりも小さい。このことにより、クラックの発生の起点となりやすい第２の導体部５ｂと接続してい
る側の第１導体部５ａの角部と隣り合うビア導体５の第２の導体部５ｂとの距離を広くすることができる。また、第２の導電部５ｂと電極パッド３とが接続される際、接合部分の第２の導電部５ｂが広くなるため、電極パッド３とビア導体５との接続を良好に行うことができる。また、第１の導体部５ａも同様に第２の導体５ｂから離れる従って、幅が広くなっていてもかまわない。
【００２９】
図７に示された例では、ビア導体５の左端の第１の導体部５ａの中心が第２の導体部５ｂの中心からずれて配置されている。第１の導体部５ａと第２の導体部５ｂとは偏心して配置してもよい。このことによって、例えば、ビア導体５が信号回路の役割を持っていた際、第１の導体部５ａの幅の範囲内にて第２の導体部５ｂと隣り合うビア導体５との間の距離を変更することができ、インピーダンスの整合を容易に行うことができる。
【００３０】
図８に示された例では、ビア導体５は、枠部２ａの内部に設けられている。また、隣接するビア導体５の一方のビア導体５は枠部２ａの上面と下面側とに第１の導体部５ａを有しており、他方のビア導体５は枠部２ａの中間部分に第１の導体部５ａを有している。このような形状でビア導体５を設け、一方のビア導体５の第１の導体部５ａの体積の総和と他方のビア導体５の第１の導体部５ａの体積とを等しくすることにより、隣り合うビア導体５同士の間隔を広くし、クラックの発生を抑制するとともに隣り合うビア導体５同士の電気抵抗値を同等にすることが容易となる。
【００３１】
図９に示された例では、枠部２ａの上面に電子素子１１がフリップチップ実装され、電子素子１１が実装された電子装置は外部回路２１に電子素子と同じ面高さで接合されている。電子素子１１の各電極は金バンプ、はんだ等の接続端子１１ｂにより電極パッド３に電気的に接続され、電子装置と外部回路２１とははんだ等の導電性の接合材２２で接合されている。電子素子１１が例えばＣＣＤ型撮像素子またはＣＭＯＳ型撮像素子の場合、電子装置の上方からの光が電子素子１１で受像される。また、電子素子１１をフリップチップ実装した部位にいわゆるアンダーフィルとして例えばエポキシ樹脂等の樹脂からなる接合材２２を用いて、電気的接続をより確実なものとしてもよい。なお、電子素子１１の各電極と複数の電極パッド３との電気的な接続や電子装置と外部回路２１との電気的な接続に、上述の金バンプまたははんだ等の接続端子１１ｂやはんだ等の接合材２２を用いる代わりに導電性樹脂（異方性導電樹脂等）から成る接続部材を用いてもよい。このような本実施形態の電子素子搭載用基板１を用いた電子装置は、電子素子を実装する際や、製品を使用した際に発生する熱などによるクラックの発生を抑制できる信頼性の高い電子装置となる。また、基部２ｂを有しない枠部２ａの電子素子搭載用基板１を外部回路２１等に接続しているため、薄型化を図ることができる。
【００３２】
次に、本実施形態の電子素子搭載用基板１の製造方法について説明する。
【００３３】
絶縁基体２は、例えば酸化アルミニウム（Ａｌ２Ｏ３）質焼結体等の電気絶縁性セラミックスからなり、例えば枠部２ａおよび基部２ｂを有している。この絶縁基体２は、主成分が酸化アルミニウム（Ａｌ２Ｏ３）である酸化アルミニウム質焼結体から成る場合、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
【００３４】
このセラミックグリーンシートを用いて、以下の（１）〜（６）の工程により電子素子搭載用パッケージ１が作製される。
【００３５】
（１）枠部２ａの上面となる部位に形成される電極パッド３、枠部２ａに第１の導体部５ａと第２の導体部５ｂと配線導体６とをそれぞれ形成するための金属ペーストをセラミックグリーンシートに印刷塗布する工程と、枠部２ａおよび基部２ｂの所定の部位に配線導体６をそれぞれ形成するための金属ペーストをセラミックグリーンシートに印刷塗布する工程。
【００３６】
（２）枠部２ａの各絶縁層となるセラミックグリーンシートを積層して第１の導体部５ａの金属ペーストと第２の導体部５ｂの金属ペーストとが互いに重なるようにしてビア導体５となる金属ペーストを有する積層体を形成する工程。
【００３７】
図３に示された例のように、枠部２ａは、３層以上の絶縁層からなるものであってもよく、積層体は絶縁層の層数に合せて積層されて形成される。
【００３８】
（３）ビア導体５が露出するようにして形成するための枠部２ａの内壁面となる部位の打ち抜き金型を用いた打ち抜きまたはレーザー加工工程。
【００３９】
（４）枠部２ａとなるセラミックグリーンシートを積層した積層体と基部２ｂとなるセラミックグリーンシートとを積層してセラミックグリーンシート積層体を作製する工程。
【００４０】
なお、基部２ｂは、複数枚のセラミックグリーンシートを積層した積層体であっても構わない。
【００４１】
（５）このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、各基部２ｂと各枠部２ａの内壁面に露出したビア導体５および電極パッド３ならびに配線導体６を有する絶縁基体２が複数配列された多数個取り基板を得る工程。
【００４２】
（６）焼成して得られた多数個取り基板に電子素子搭載用基板１の外縁となる箇所に沿って分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により電子素子搭載用基板１の外縁となる箇所に沿って切断する工程。
【００４３】
なお、分割溝は、焼成後にスライシング装置により多数個取り基板の厚みより小さく切り込むことによって形成することができるが、多数個取り基板用の生成形体にカッター刃を押し当てたり、スライシング装置により生成形体の厚みより小さく切り込んだりすることによって形成してもよい。
【００４４】
上述の（１）の工程において、電極パッド３および配線導体６は、絶縁基体２用のセラミックグリーンシートに金属ペーストスクリーン印刷法等によって所定形状で印刷して、絶縁基体２用のセラミックグリーンシートと同時に焼成することによって、複数の絶縁基体２のそれぞれの所定位置に形成される。配線導体６のうち、セラミックグリーンシートを厚み方向に貫通する貫通配線導体は、金属ペーストを印刷することによってセラミックグリーンシートに形成した貫通孔を充填しておけばよい。このような金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
【００４５】
また、枠部２ａに露出したビア導体５は、ビア導体５用の金属ペーストをスクリーン印刷法等によって印刷することによってセラミックグリーンシートに形成した貫通孔を充填した後の、上述の（３）の工程の打ち抜きまたはレーザー加工時に、ビア導体５が露出するように枠部２ａ用の貫通孔を形成して、セラミックグリーンシートと同時に焼成するこ
とによって形成される。上述の金属ペースト、電極パッド３に用いた金属ペーストと同様の方法により作製され、絶縁基体２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
【００４６】
また、上述の（３）の工程において、枠部２ａを含んでいる絶縁基体２を形成するには、上述の打ち抜きまたはレーザー加工時に、絶縁基体２用のセラミックグリーンシートのいくつかに、枠部２ａ用の貫通孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよい。
【００４７】
なお、絶縁基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって成形することによって形成することができる。また、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合は、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって形成することができる。
【００４８】
また、電極パッド３および配線導体６は、絶縁基体２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）またはチタン（Ｔｉ）およびそれらの合金等の金属材料から成る。例えば、ガラスエポキシ樹脂から成る樹脂シート上に配線導体の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。また、金属箔または金属柱を樹脂から成る絶縁基体に一体化させたり、絶縁基体２にスパッタリング法，蒸着法等またはめっき法等を用いて被着させたりして形成される。
【００４９】
また、ビア導体５および配線導体６の一部である貫通導体は、絶縁基体２が樹脂から成る場合には、銅，金，アルミニウム，ニッケル，クロム，モリブデン，チタンおよびそれらの合金等の金属材料から成る。例えば、ガラスエポキシ樹脂から成る樹脂シート上に配線導体６の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。樹脂シートを厚み方向に貫通するビア導体５は、金属ペーストの印刷またはめっき法によって樹脂シートに形成した貫通孔の内面に形成するか、貫通孔を充填して形成すればよい。また、金属箔または金属柱を樹脂から成る絶縁基体に一体化させたり、絶縁基体２にスパッタリング法，蒸着法等またはめっき法等を用いて被着させたりして形成される。
【００５０】
また、電極パッド３、ビア導体５、配線導体６を保護して酸化防止をするために、電極パッド３、ビア導体５、配線導体６の露出した表面に、厚さ０．５〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
【００５１】
このようにして形成された電子素子搭載用基板１に、電子素子１１が枠部２ａの内側もしくは、下面に電子素子１１を実装した電子装置を半田等の導電性の接合材２２を介して外部回路２１に搭載することで、電子素子１１が電極パッド３、ビア導体５、配線導体６を介して外部回路２１に電気的に接続される。電子素子１１は例えば、ＣＣＤ型撮像素子またはＣＭＯＳ型撮像素子、半導体素子、ＬＥＤ等の発光素子等である。なお、電子素子１１の各電極は、ボンディングワイヤ１１ａまたは金バンプ、はんだ等の接続端子１１ｂ等により電子素子搭載用パッケージ１の電極パッド３に電気的に接続されている。
【００５２】
本実施形態の電子素子搭載用基板１は、絶縁基体２に設けられた複数のビア導体５を有しており、ビア導体５は第１の導体部５ａと第１の導体部５ａに接続されており第１の導体部５ａよりも狭い幅を有している第２の導体部５ｂから形成される。ビア導体５は隣り
合うビア導体５において、第１の導体部５ａと第２の導体部５ｂとが同じ高さ位置に並ぶように配置されており、ビア導体５の第２の導体部５ｂの一部Ｂ同士が同じ高さ位置に並んでいるとともに、第２の導体部５ｂの一部Ｂ同士の間隔が隣り合うビア導体５の第１の導体部５ａと第２の導体部５ｂとの間隔より大きいことを特徴としている。これにより、電子素子搭載用基板１が小型化し、例えば、隣り合うビア導体５同士の間隔が狭くなったとしても、実装時や電子素子１１が作動時に発生する熱により、隣接するビア導体の間にクラックが発生することを抑制することが可能となる。
【００５３】
本発明の他の態様によれば、電子装置は上記構成の電子素子搭載用基板１を有していることによって、信頼性を保ったまま小型化が可能となるものである。
【符号の説明】
【００５４】
１・・・・電子素子搭載用基板
２・・・・絶縁基体
２ａ・・・枠部
２ｂ・・・基部
３・・・・電極パッド
４・・・・絶縁層
５・・・・ビア導体
５ａ・・・第１の導体部
５ｂ・・・第２の導体部
６・・・・配線導体
６ａ・・・ランド
１１・・・電子素子
１１ａ・・ボンディングワイヤ
１１ｂ・・接続端子
１２・・・電子部品
２１・・・外部回路
２２・・・接合材
【図１】
2014150107.tif 000003
【図２】
2014150107.tif 000004
【図３】
2014150107.tif 000005
【図４】
2014150107.tif 000006
【図５】
2014150107.tif 000007
【図６】
2014150107.tif 000008
【図７】
2014150107.tif 000009
【図８】
2014150107.tif 000010
【図９】
2014150107.tif 000011