(57)【要約】【課題】コンパクトなサイズで広帯域の周波数の高周波ノイズを除去する電源回路及び電源モジュールを提供する。【解決手段】多層プリント基板５は、複数の配線層を有する。グランド４は、帯状領域４１を有し、多層プリント基板５の内部又は表面に配置される。電源線１は、電気が流れる第１方向と直交する第２方向の長さが帯状領域４１の幅よりも長い板状であり、配線層のいずれかに配置される。ランドパターン２は、板状の導電体であり、電源線１が配置された配線層よりもグランド４側の配線層に、電源線１の面と平行に配置される。ビア３は、ランドパターン２とグランド４の帯状領域４１とを接続する導電体である。【選択図】図１
2014053501.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線層を有する多層プリント基板と、
前記多層プリント基板の内部又は表面に配置された、帯状領域を有するグランドと、
前記配線層のいずれかに配置され、電気が流れる第１方向と直交する第２方向の長さが前記帯状領域の幅よりも長い板状の電源線と、
前記電源線が配置された前記配線層よりも前記グランド側の前記配線層に、前記電源線の面と平行に配置された板状の導電体であるランドパターンと、
前記ランドパターンと前記グランドの前記帯状領域とを接続する導電体であるビアと
を備えたことを特徴とする電源回路。
【請求項２】
前記ランドパターンの前記第２方向の長さと前記電源線の前記第２方向の長さが等しいことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記ランドパターンは、前記第１方向の長さが前記電源線の第１方向の長さよりも短いことを特徴とする請求項１又は請求項２に記載の電源回路。
【請求項４】
前記ランドパターンは、前記電源線の前記第１方向に複数並んで配置されていることを特徴とする請求項１〜３のいずれか一つに記載の電源回路。
【請求項５】
前記ランドパターンは、それぞれ前記第１方向の長さが異なることを特徴とする請求項４に記載の電源回路。
【請求項６】
前記グランドは、前記電源線と対向する位置に前記帯状領域を複数有し、
前記ランドパターンは、前記電源線よりも小さい面積を有し、前記帯状領域と前記電源線とに挟まれる位置に複数配置されている
ことを特徴とする請求項１に記載の電源回路。
【請求項７】
複数並ぶ前記ランドパターンのうち両端の前記ランドパターンは、前記電源線の端部近傍に配置されていることを特徴とする請求項４〜６のいずれか一つに記載の電源回路。
【請求項８】
前記電源線と導電体で接続され、前記電源線と前記ランドパターンとの間の前記配線層に、前記電源線と平行に配置された板状の導電体である第１板状部材と、
前記ランドパターンと導電体で接続され、前記電源線と前記第１板状部材との間の前記配線層に、前記電源線と平行に配置された板状の導電体である第２板状部材と
をさらに備えたことを特徴とする請求項１〜７のいずれか一つに記載の電源回路。
【請求項９】
前記電源線と前記ランドパターンとの間の複数の異なる前記配線層に、前記電源線と平行に配置され、前記第１板状部材と前記電源線との間で導電体により直列に接続された複数の板状の導電体である第３板状部材と、
複数の前記第１板状部材及び前記第３板状部材の間の各前記配線層に、前記電源線と平行に配置され、前記第２板状部材と前記ランドパターンとの間で導電体により直列に接続された複数の板状の導電体である第４板状部材と
を備えたことを特徴とする請求項８に記載の電源回路。
【請求項１０】
前記ビアは、一つの前記ランドパターンに対して一つ配置されていることを特徴とする請求項１〜９のいずれか一つに記載の電源回路。
【請求項１１】
複数の配線層を有する多層プリント基板と、
前記多層プリント基板の一方の面に配置された電子回路と、
前記多層プリント基板の内部又は他方の面に配置された、帯状領域を有するグランドと、
前記他方の面に配置された、前記電子回路に電気を供給する電源部と、
前記電源部と前記電源回路とを接続するように前記配線層のいずれかに配置され、電気が流れる第１方向と直交する第２方向の長さが前記帯状領域の幅よりも長い板状の電源線と、
前記電源線が配置された前記配線層よりも前記グランド側の前記配線層に、前記電源線の面と平行に配置された板状の導電体であるランドパターンと、
前記ランドパターンと前記グランドの前記帯状領域とを接続する導電体であるビアと
を備えたことを特徴とする電源モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び電源モジュールに関する。
【背景技術】
【０００２】
携帯電話機などにおいて、Printed  Circuit  Board（ＰＣＢ）上には、ＣＰＵ（Central  Processing  Unit）や電源から送られる電圧を整える電源ＩＣ（Integrated  Circuit）などの各種ＩＣが複数搭載されている。そして、電源ＩＣから他のＩＣに対して電源線が延びており、電源ＩＣは、電源線を介して他のＩＣに電源を供給している。
【０００３】
電源線は、複数のＩＣに接続されているため、ＩＣから出力された高周波ノイズが電源線を介して他のＩＣに送られるおそれがある。このように、高周波ノイズが他のＩＣに入力されると、ＩＣの性能劣化が引き起こされることが考えられる。そこで、他のＩＣからのノイズを除去すると共に自己から他のＩＣへのノイズを除去するために、電源ＩＣから各ＩＣに電力を供給する電源線にＳＭＴ（Surface  Mount  Device）チップコンデンサなどのノイズを除去するためのコンデンサを有する電源回路が搭載されている。ノイズを除去することは、ノイズを減衰させると表現される場合もある。ノイズを除去するためのコンデンサは、バイパスコンデンサと呼ばれたり、単にパスコンと呼ばれたりしている。そして、コンデンサの容量により除去できる周波数が異なるため、高周波ノイズを除去する場合には、除去したい周波数に合わせて異なるコンデンサを複数実装する。
【０００４】
ここで、近年ＩＣの集積度が高くなってきており、ＩＣ端子はＢＧＡ（Ball  Grid  Array）になっている。そのため、コンデンサは、ＩＣの電源端子から離れた場所に配置されることになる。このように、ＩＣの電源端子から離れた場所にコンデンサを実装した場合、電源線による寄生インダクタが増加し、ノイズの除去が困難になってしまう。また、表層にコンデンサを実装すると、コンデンサ自体が外部ノイズの影響を受けてしまい、さらにノイズの除去が困難となる。
【０００５】
一方で、携帯電話などにおいては、持ち運びなどの観点から小型化が求められている。小型化を図るためには、ＰＣＢ上から一つでも多くのコンデンサを取り除くことが好ましい。
【０００６】
このようなことから、オープンスタブパターンをＩＣの近傍に実装して高周波ノイズを除去する従来技術が提案されている（例えば、特許文献１参照）。
【０００７】
なお、帯域阻止フィルタとして、誘電体を覆うグランドに接続するスルーホールをマイクロストリップラインの近傍に設けた従来技術がある（例えば、特許文献２参照）。また、一定の周波数範囲の信号を減衰させるために、誘電基板の中に、誘電基板を覆うグランドに繋がるビアホールに接続されたパッチ導体をマイクロストリップラインと並行して並べて配置する従来技術がある（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−０１０１８３号公報
【特許文献２】特開２００１−１１１３０３号公報
【特許文献３】特開２００４−２８２６９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、オープンスタブパターンを用いた従来技術では、広帯域の周波数の高周波ノイズを除去するには複数本の長さが異なるオープンスタブを配置するため、コンパクトなサイズで広帯域の周波数の高周波ノイズを除去することは困難である。
【００１０】
また、スルーホールをマイクロストリップラインの近傍に設けた従来技術や、ビアホールに接続されたパッチ導体をマイクロストリップラインと並行して並べて配置する従来技術を電源回路に応用することが考えられる。しかし、いずれの技術も、広いグランドにインダクタ成分を有するビアを配置するため、インダクタが並列に並んでしまい、インダクタ成分が小さくなってしまう。そのため、数百ＭＨｚ〜数百ＧＨｚといった帯域の高周波ノイズを、広帯域で除去することは困難であった。
【００１１】
開示の技術は、上記に鑑みてなされたものであって、コンパクトなサイズで広帯域の周波数の高周波ノイズを除去する電源回路及び電源モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本願の開示する電源回路及び電源モジュールは、一つの態様において、以下のものを備える。多層プリント基板は、複数の配線層を有する。グランドは、帯状領域を有し、前記多層プリント基板の内部又は表面に配置される。電源線は、電気が流れる第１方向と直交する第２方向の長さが前記帯状領域の幅よりも長い板状であり、前記配線層のいずれかに配置される。ランドパターンは、板状の導電体であり、前記電源線が配置された前記配線層よりも前記グランド側の前記配線層に、前記電源線の面と平行に配置される。ビアは、前記ランドパターンと前記グランドの前記帯状領域とを接続する導電体である。
【発明の効果】
【００１３】
本願の開示する電源回路及び電源モジュールの一つの態様によれば、コンパクトなサイズで広帯域の周波数の高周波ノイズを除去することができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施例１に係る電源回路の斜視図である。
【図２】図２は、実施例１に係る電源装置を説明するための平面図である。
【図３】図３は、グランドの平面図である。
【図４】図４は、図２のＡ−Ａ断面図である。
【図５】図５は、実施例１に係る電源回路のランドパターン部分の拡大図である。
【図６】図６は、実施例１に係る電源回路の回路構成の概略を表す回路図である。
【図７】図７は、実施例１に係る電源回路を用いた場合のノイズ除去の効果を説明するための図である。
【図８】図８は、帯状領域の幅を変化させた場合の除去できるノイズの周波数帯の変化を説明するための図である。
【図９】図９は、実施例２に係る電源回路を説明するための平面図である。
【図１０】図１０は、図９のＢ−Ｂ断面図である。
【図１１】図１１は、実施例３に係る電源回路のランドパターン部分の拡大図である。
【図１２】図１２は、実施例３に係る電源回路の回路構成の概略を表す回路図である。
【図１３】図１３は、実施例４に係る電源回路のランドパターン部分の拡大図である。
【発明を実施するための形態】
【００１５】
以下に、本願の開示する電源回路及び電源モジュールの実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する電源回路及び電源モジュールが限定されるものではない。
【実施例１】
【００１６】
図１は、実施例１に係る電源回路の斜視図である。図２は、実施例１に係る電源装置を説明するための平面図である。図３は、グランドの平面図である。図４は、図２のＡ−Ａ断面図である。図５は、実施例１に係る電源回路のランドパターン部分の拡大図である。図６は、実施例１に係る電源回路の回路構成の概略を表す回路図である。
【００１７】
図１〜４を参照して、本実施例に係る電源回路及び電源モジュールの構成を説明する。図１に示すように、本実施例に係る電源回路は、電源線１、ランドパターン２、ビア３、グランド４及び多層プリント基板５を有している。
【００１８】
多層プリント基板５は、複数の配線層を有するプリント基板である。
【００１９】
本実施例に係る電源モジュールは、多層プリント基板５上にＩＣ６及びＩＣ７が配置されている。ＩＣ６及びＩＣ７は、電子回路、電源ＩＣ及びコネクタのいずれであってもよい。
【００２０】
グランド４は、多層プリント基板５の一方の面に配置されている。図２及び図３において斜線で表される部分がグランド４を表している。そして、グランド４は、図３に示すように、長方形の開口部４２及び４３を有している。開口部４２及び４３によって、グランド４には、幅の細い帯状領域４１が形成されている。ここで、本実施例では、開口部４２及び４３を長方形としたが、帯状領域４１が形成できれば、開口部４２及び４３は、どのような形をしていてもよい。そして、本実施例では、図２に示すように、帯状領域４１の短手方向の幅は、後述する電源線１の短手方向の幅よりも細く形成されている。
【００２１】
電源線１は、多層プリント基板５の内部に配置され、ＩＣ６とＩＣ７とを接続する。例えば、図４に示すように、電源線１は、ＩＣ６の端子に設けられたバンプ８１に一端が接続され、ＩＣ７の端子に設けられたバンプ８２に他端が接続されている。電源線１は、電源ＩＣから他の電子回路へ電気を供給する。ここで、図１及び２では、説明の都合上、１本の電源線１しか記載していないが、実際には、電源線１は、電源ＩＣを起点として複数の電子回路へ延びるように分岐した形状を有していてもよい。また、電源線１は、板状の形状を有している。例えば、電源線１の断面は、幅１ｍｍで厚さが０．１ｍｍなどであり、この場合、１（Ａ）の電流を流すことができる。以下では、電源線１の短手方向、すなわち電気が流れる方向と直交する方向を単に「短手方向」といい、電源線１の長手方向、すなわち電気が流れる方向を単に「長手方向」という。この長手方向が、「第１方向」の一例にあたり、短手方向が、「第２方向」の一例にあたる。
【００２２】
ランドパターン２は、板状の形状を有している。実施例１では、ランドパターン２の短手方向の長さは、図２に示すように、電源線１の短手方向の長さと一致している。ここで、本実施例では、電源線１とランドパターン２とで形成されるコンデンサの容量をなるべく大きくするためにランドパターン２の短手方向の長さを電源線１の短手方向の長さと同じにしている。また、ランドパターン２の短手方向の長さを電源線１の短手方向の長さよりも長くしてもコンデンサの容量はほとんど変わらないので、回路をコンパクトにするために本実施例ではランドパターン２の短手方向の長さを電源線１の短手方向の長さと同じにしている。ただし、コンデンサの容量は変わらないので、回路のコンパクト化を考慮しなければ、ランドパターン２の短手方向の長さを電源線１の短手方向の長さよりも長くしてもよい。
【００２３】
さらに、本実施例のランドパターン２は、長手方向の長さが電源線１より短く形成されている。そして、ランドパターン２は、電源線１に平行になるように、多層プリント基板５の配線層における電源線１が配置されている配線層とグランド４との間の配線層に配置されている。さらに、図１、２及び４に示すように、電源線１と帯状領域４１に挟まれる位置に一列に並ぶように、複数のランドパターン２が配置されている。
【００２４】
さらに、本実施例では、並んでいるランドパターン２のうち、両端のランドパターン２は、図２及び図４に示すように、ＩＣ６及びＩＣ７と電源線１との接続している点の直下に配置されている。
【００２５】
各ランドパターン２とグランド４の帯状領域４１とを接続するようにビア３が設けられている。ビア３は、ランドパターン２と帯状領域４１とを電気的に接続する導電体であればよく、例えば、スルーホールビアでもビルドアップビアでもよい。
【００２６】
次に、図５を参照して、各部の回路としての機能を説明する。図５には、説明の都合上、実際の構成ともに回路構成が記載してある。
【００２７】
電源線１とランドパターン２とは導電体で直接接続されておらず、微小の隙間を有する。これにより、電源線１とランドパターン２とはコンデンサ１０１を形成する。コンデンサ１０１の容量は電源線１とランドパターン２との対向している面積に依存する。具体的には、対向する面積が大きいほどコンデンサ１０１の容量は大きくなる。ここで、電源線１は、使用する電流や電圧の大きさによって決定される。そのため、コンデンサ１０１の容量は、ランドパターン２の大きさによって決まる。本実施例では、上述したように、ランドパターン２の短手方向の長さと電源線１の短手方向の長さとを等しくしている。すなわち、電源線１の短手方向の長さはコンデンサ１０１の容量が最大になるようになっている。ここで、コンデンサ１０１の容量が大きいほど容量リアクタンスが小さくなるので、ノイズ除去率が増す。すなわち、コンデンサ１０１の容量が大きいほど、多くのノイズを除去することができる。ただし、除去するノイズの周波数はコンデンサ１０１と後述するインダクタとの積により決まる。そして、電源線は一般的には、短手方向の長さが長手方向の長さに比べて非常に短い。そこで、本実施例では、電源線１の長手方向にランドパターン２を並べる構成としている。すなわち、本実施例では、ランドパターン２において、電源線１の長手方向の長さは自由度が大きいが、電源線１の短手方向の長さの自由度は小さい。そこで、本実施例では、ランドパターン２の短手方向の長さをコンデンサ１０１の容量がなるべく大きくなるようにとり、周波数は電源線１の長手方向の長さによって調整している。すなわち、ランドパターン２の短手方向の長さは、除去したいノイズの周波数に応じて決定することが好ましい。
【００２８】
また、上述したように本実施例に係る電源回路では、並んでいるランドパターン２の両端のランドパターン２は、ＩＣ６及びＩＣ７と電源線１との接続している点の直下に配置されている。これにより、ＩＣ６又はＩＣ７から出力されたノイズは、電源線１に入ってから直ぐに直下のランドパターン２で形成されるコンデンサ１０１により除去される。そのため、ノイズが電源線１の中を長い距離進むことを回避でき、ノイズの除去を容易に行うことができる。このように、並んでいるランドパターン２のうちの両端のランドパターン２は、ＩＣ６及びＩＣ７と電源線１との接続している点の近傍に配置されることが好ましく、ＩＣ６及びＩＣ７と電源線１との接続している点の直下に配置されることがより好ましい。
【００２９】
ビア３は、インダクタ１０２の機能を有している。さらに、グランド４の帯状領域４１は、細い線となっているのでインダクタ性を有するので、インダクタ１０３の機能を有している。ビア３及びグランド４、インダクタ１０２とインダクタ１０３が直列に並んでいることになる。
【００３０】
ここで、インダクタ成分とキャパシタ成分とを乗算した値（ＬＣ）が大きくなるほど低い周波数帯のノイズを除去することができる。そして、本実施例では、インダクタ１０２とインダクタ１０３とは直列に並んでいるためインダクタンスを大きくすることができる。これにより、数百ＭＨｚ〜数百ＧＨｚといった帯域の高周波のノイズの中での低い周波数帯のノイズを除去することができるようになる。これに対して、従来のようにグランドが単なる一枚板の場合、インダクタ成分を有さない。そのため、一枚板のグランドに複数のランドパターン２をビア３で接続した場合、ビア３で形成される各インダクタ１０２は並列に接続されていることになり、インダクタを大きくすることができない。その結果、一枚板のグランドに複数のランドパターン２をビア３で接続した場合、低い周波数帯のノイズを除去することが困難である。このように、本実施例に係る電源回路は、グランド４に帯状領域４１を設けることで、一枚板のグランドに複数のランドパターン２をビア３で接続した場合と異なり、低い周波数帯のノイズを除去することができる。
【００３１】
そして、図５で示した各部による回路としての機能で、本実施例に係る電源回路を表すと図６のようになる。  
【００３２】
本実施例に係る電源回路は、コンデンサ１０１が並列に複数並び、その各コンデンサ１０１に対してインダクタ１０２と複数のインダクタ１０３とが直列に接続されていることになる。例えば、ランドパターン２が９つ並んでいる場合、コンデンサ１０１が９つ並んでいることになる。そして、各コンデンサ１０１には、インダクタ１０２が接続され、そのインダクタ１０２は、直列に並ぶインダクタ１０３の間に接続される。
【００３３】
この場合、電源線１のノイズが送られてくる側に最も近いコンデンサ１０１から離れるにつれ、各コンデンサ１０１までのインダクタ１０３の数が増えていく。例えば、図６の紙面に向かって左側から右側に向けてノイズが流れる場合、最も左のコンデンサ１０１には、インダクタ１０２と１つのインダクタ１０３が直列に接続されている。そして、左から２番目のコンデンサ１０１には、インダクタ１０２と２つのインダクタ１０３とが直列に接続されている。このようにして、接続されるインダクタ１０３は右に進むにしたがい増えていき、最も右のコンデンサ１０１には、インダクタ１０２と９つのインダクタ１０３が直列に接続されることになる。
【００３４】
このように、各コンデンサ１０１に接続されるインダクタ１０３の個数が異なる。そのため、キャパシタ成分とインダクタ成分の積（ＬＣ）は、各コンデンサ１０１において異なる値になる。これにより、各コンデンサ１０１において除去できるノイズの周波数が異なることになり、電源回路全体として広い帯域の周波数のノイズを除去することができる。
【００３５】
図７は、実施例１に係る電源回路を用いた場合のノイズ除去の効果を説明するための図である。図７の縦軸は雑音レベルを表している。また、図７の横軸は周波数を表している。雑音レベルが−１０ｄＢ以下になれば、ノイズが十分に除去できていると考えられる。
【００３６】
図７のグラフ２０１はノイズ除去を行わない場合の周波数帯における雑音レベルを表すグラフである。そして、グラフ２０２は、本実施例に係る電源回路を用いた場合の各周波数帯における雑音レベルを表すグラフである。
【００３７】
グラフ２０１では、雑音レベルが−１０ｄＢ以下になることはない。これに対して、グラフ２０２では、およそ０．５ＧＨｚの周波数以上の周波数帯域では雑音レベルが−１０ｄＢ以下になっており、ノイズが十分に除去できているといえる。すなわち、図７から分かるように、本実施例に係る電源回路を用いれば広帯域に亘りノイズを除去することができる。
【００３８】
さらに、グランド４の帯状領域４１の短手方向の幅を短くする、すなわち、帯状領域４１を細くすると、帯状領域４１によるインダクタ成分が大きくなる。つまり、帯状領域４１を細くすることで各コンデンサ１０１における除去するノイズの周波数帯を大きくずらすことができる。この結果、帯状領域４１を細くすることで、本実施例に係る除去するノイズの周波数帯をより広くすることができる。
【００３９】
図８は、帯状領域の幅を変化させた場合の除去できるノイズの周波数帯の変化を説明するための図である。図８の縦軸は雑音レベルを表している。また、図８の横軸は周波数を表している。上述したように、雑音レベルが−１０ｄＢ以下になれば、ノイズが十分に除去できていると考えられるので、ここでも雑音レベル−１０ｄＢをノイズ除去の基準として考える。
【００４０】
グラフ３１０は、帯状領域４１の幅を電源線１と同じ幅にした場合の各周波数における雑音レベルを表すグラフである。グラフ３２０は、帯状領域４１の幅を電源線１の幅の３／４にした場合の各周波数における雑音レベルを表すグラフである。グラフ３３０は、帯状領域４１の幅を電源線１の幅の１／２にした場合の各周波数における雑音レベルを表すグラフである。グラフ３４０は、帯状領域４１の幅を電源線１の幅の１／４にした場合の各周波数における雑音レベルを表すグラフである。グラフ３５０は、帯状領域４１の幅を電源線１の幅の１／５にした場合の各周波数における雑音レベルを表すグラフである。
【００４１】
帯状領域４１の幅を電源線１と同じ幅にした場合、グラフ３１０に示すように、ノイズを除去できる周波数帯は周波数帯３１１となる。帯状領域４１の幅を電源線１の幅の３／４にした場合、グラフ３２０に示すように、ノイズを除去できる周波数帯は周波数帯３２１となる。周波数帯３２１は、周波数帯３１１と比べて若干長くなってはいるがそれほど大きな差は無い。帯状領域４１の幅を電源線１の幅の１／２にした場合、グラフ３３０に示すように、ノイズを除去できる周波数帯は周波数帯３３１となる。周波数帯３３１は、周波数帯３１１や３２１の倍程度の広い帯域を有している。帯状領域４１の幅を電源線１の幅の１／４にした場合、グラフ３４０に示すように、ノイズを除去できる周波数帯は周波数帯３４１となる。周波数帯３４１は、周波数帯３３１に比べてさらに広い帯域となっている。帯状領域４１の幅を電源線１の幅の１／５にした場合、グラフ３５０に示すように、ノイズを除去できる周波数帯は周波数帯３５１となる。周波数帯域３５１は、このグラフの範囲では収まりきらない帯域となっている。このように、帯状領域４１を細くすることで、よりノイズを除去できる周波数帯を広くすることができる。
【００４２】
以上に説明したように、本実施例に係る電源回路は、グランドの中に帯状の細い領域を設けて、そこにビアでランドパターンを複数接続している。これにより、各ランドパターンと電源線とで形成されるコンデンサに、複数の異なる数のインダクタを直列に接続した構成とすることができる。これは、例えば、多段のローパスフィルタを接続している構成といえる。この結果、本実施例に係る電源回路は、数百ＭＨｚ〜数百ＧＨｚといった帯域の高周波ノイズを広帯域で除去することができる。
【００４３】
また、コンデンサをプリント基板の中に配置することで、コンデンサに対する外部からのノイズの影響を軽減することができる。また、コンデンサやインダクタをプリント基板の中に配置するため、電源回路の規模をコンパクトにすることができる。
【００４４】
さらに、ＩＣの近傍にコンデンサを配置することができるので、ノイズが電源線の長い距離を通過することを回避でき、ノイズの除去を容易に行うことができる。
【００４５】
（変形例）
ここで、実施例１に係る電源回路の変形例について説明する。実施例１では、複数のランドパターンを用いて、複数のコンデンサを形成したが、本変形例では１つの大きなランドパターンを用いる。
【００４６】
この変形例では、ランドパターン２は、電源線１と短手方向の幅が同じ長さである。さらに、ランドパターン２は、電源線１の長手方向の長さと同じ長さを有する。
【００４７】
そして、ランドパターン２は、１つのビア３で帯状領域４１と接続されている。
【００４８】
このように、電源線と同じ大きさのランドパターンを用いることで、コンデンサの容量を最大にすることができる。これにより、低い周波数のノイズを大量に除去することができる。
【実施例２】
【００４９】
次に、実施例２に係る電源回路について説明する。本実施例に係る電源回路は、各ランドパターンの大きさが異なることが実施例１と異なるものである。
【００５０】
図９は、実施例２に係る電源回路を説明するための平面図である。図１０は、図９のＢ−Ｂ断面図である。
【００５１】
本実施例に係る電源回路のランドパターン２は、図９及び図１０に示すように、紙面に向かって右に進むにしたがい長手方向の長さが長くなっている。また、ランドパターン２の短手方向の長さは、コンデンサの容量を最大にするように電源線１の短手方向の長さと同じ長さになっている。
【００５２】
ここで、本実施例では、説明し易いように、図９及び図１０の紙面に向かって右に行くにしたがい徐々に長手方向の長さが長くなるようにランドパターン２を並べているが、各ランドパターン２の並べ方はこれに限らない。例えば、左に行くにしたがい徐々に長手方向の長さが長くなるように、ランドパターン２を並べても良い。また、徐々に長さを変化させずに、長さの異なるランドパターン２を、ランダムに並べてもよい。
【００５３】
ランドパターン２の長手方向の長さが長くなると、電源線１とランドパターン２とで形成されるコンデンサの容量が大きくなっていく。すなわち、インダクタ成分とキャパシタ成分との積が大きくなる。これにより、より低い周波数のノイズを除去することができる。
【００５４】
本実施例では、図９及び図１０の左端のランドパターン２及び電源線１で形成されるコンデンサの容量が小さく、また、帯状領域４１の長さが短いためインダクタンスも小さい。その右隣のランドパターン２及び電源線１で形成されるコンデンサは、左端のランドパターン２に比べて、コンデンサの容量が大きくまた帯状領域４１の長さも長くインダクタンスも大きい。このように、紙面に向かって右に進むにしたがい、ランドパターン２及び電源線１で形成されるコンデンサの容量は大きくなり、且つ、そこまでの帯状領域４１の長さも長くなりインダクタンスも大きくなる。この結果、紙面に向かって右にいくにしたがっての各ランドパターン２に対応するキャパシタ成分とインダクタ成分の積（ＬＣ）の増加率は、実施例１に比べて大きい。そのため、各ランドパターン２と電源線１によって形成される各コンデンサにより除去されるノイズの周波数帯が、実施例１の場合よりも大きくずれることになり、より広い周波数帯のノイズを除去することができる。
【００５５】
また、コンデンサの容量が大きくなることにより、より多くのノイズを除去することができる。
【００５６】
以上に説明したように、本実施例に係る電源回路は、大きさの異なるランドパターンを一列に並べている。これにより、実施例１の場合よりも、より広い周波数帯のノイズを除去することができる。
【実施例３】
【００５７】
次に、実施例３に係る電源回路について説明する。本実施例に係る電源回路は、電源線とランドパターンとで形成されるコンデンサを厚み方向に複数層にしたことが実施例１と異なるものである。
【００５８】
図１１は、実施例３に係る電源回路のランドパターン部分の拡大図である。図１１では、説明の都合上、実際の構成ともに回路構成が記載してある。
【００５９】
図１１に示すように、本実施例に係る電源線１には、ビアにより導電体の板状部材１１及び板状部材１２が直列に繋がっている。板状部材１１及び板状部材１２は、電源線１と平行に配置されている。さらに、電源線１、板状部材１１及び板状部材１２は、重なるように配置されている。
【００６０】
また、本実施例に係るランドパターン２は、導電体である板状部材２１及び２２を有している。板状部材２１及び２２は、電源線１に平行に配置されている。さらに、板状部材２１は、電源線１と板状部材１１との間に、電源線１と板状部材１１と重なり合うように配置されている。また、板状部材２２は、板状部材１１と板状部材１２との間に、板状部材１１と板状部材１２と重なり合うように配置されている。また、ランドパターン２は、板状部材１２と帯状領域４１との間に、板状部材１２と重なり合うように配置されている。
【００６１】
電源線１と板状部材２１によりコンデンサ１１１が形成される。板状部材２１と板状部材１１によりコンデンサ１１２が形成される。板状部材１１と板状部材２２によりコンデンサ１１３が形成される。板状部材２２と板状部材１２によりコンデンサ１１４が形成される。板状部材１２とランドパターン２によりコンデンサ１１５が形成される。さらに、板状部材２１と板状部材２２を接続するビアによりインダクタ１２１が形成され、板状部材２２とランドパターン２とを接続するビアによりインダクタ１２２が形成され、ランドパターン２と帯状領域４１とを接続するビアによりインダクタ１２３が形成される。
【００６２】
図１２は、実施例３に係る電源回路の回路構成の概略を表す回路図である。コンデンサ１１１〜１１５は、並列に並んでいる。そして、帯状領域４１によるインダクタ１０３とインダクタ１２３とを加えたインダクタ成分が、コンデンサ１１５におけるインダクタ成分となる。また、帯状領域４１によるインダクタ１０３とインダクタ１２２及び１２３とを加えたインダクタ成分が、コンデンサ１１３及び１１４におけるインダクタ成分となる。また、帯状領域４１によるインダクタ１０３とインダクタ１２１〜１２３とを加えたインダクタ成分が、コンデンサ１１１及び１１２におけるインダクタ成分となる。
【００６３】
このように、電源線１並びにそれに繋がる板状部材１１及び１２とランドパターン２並びにそれに繋がる板状部材２１及び２２のように、電源線とランドパターンとの重なり合いを多層にすることで、同じ面積におけるコンデンサの容量を大きくすることができる。例えば、図１１のように、板状の部材を６枚重ね合わせた場合には、５つのコンデンサが形成されることになり、同じ大きさのランドパターンを１枚配置した場合に比べて５倍のコンデンサの容量を確保することができる。
【００６４】
以上に説明したように、本実施例に係る電源回路は電源線とランドパターンとの重なり合いを多層にしている。これにより、多層プリント基板を上から見た場合の同じ面積の領域により容量の大きいコンデンサを配置することができる。そのため、より電源回路をコンパクトにすることができる。
【実施例４】
【００６５】
次に、実施例４に係る電源回路について説明する。本実施例に係る電源回路は、電源線とランドパターンとで形成されるコンデンサを、短手方向にも並べて配置したことが実施例１と異なるものである。
【００６６】
図１３は、実施例４に係る電源回路のランドパターン部分の拡大図である。図１３では、説明の都合上、実際の構成ともに回路構成が記載してある。
【００６７】
本実施例に係る電源線１は、実施例１の電源線に比べて短手方向の長さが長い電源線である。そのため、電源線１の短手方向に、ランドパターン２を複数並べることができる。
【００６８】
グランド４の帯状領域４１は、横に３つの帯状領域を並べ、横の帯状領域に重なるように縦に３つの帯状領域を並べて、４つの四角形を有する形状にしたものである。ここで、本実施例では、横に並ぶ３つの帯状領域の中間の縦方向を接続するように帯状領域を渡しているが、各ランドパターン２におけるインダクタ成分によっては、この帯状領域は設けなくてもよい。
【００６９】
ランドパターン２は、本実施例では、電源線１の短手方向に３つ並び、電源線１の長手方向に２つ並んでいる。
【００７０】
そして、各ランドパターン２は、ビア３によって帯状領域４１に接続されている。具体的には、帯状領域４１の横方向の領域の１列ずつに２つのランドパターン２が配置されている。
【００７１】
この場合も、電源線１とランドパターン２によって、コンデンサ１０１が形成される。また、ビア３によってインダクタ１０２が形成される。さらに、帯状領域４１によってインダクタ１０３が形成される。
【００７２】
本実施例においても、各ランドパターン２と電源線１が形成するコンデンサ１０１に対応するインダクタ成分はそれぞれ異なる。そのため、各ランドパターン２に対応するコンデンサ１０１によって除去されるノイズの周波数帯域は異なり、全体で広い周波数帯域のノイズを除去することができる。本実施例に係る電源回路は、各ランドパターン２に対応するインダクタ成分は異なるが、それ以外は、実施例１における電源回路と同等の回路構成となっている。
【００７３】
以上に説明したように、本実施例に係る電源回路は、短手方向及び長手方向にランドパターンを並べた構成である。これにより、長手方向の長さが短い場合でもランドパターンを並べることができる。
【００７４】
また、本実施例では、帯状の辺を有する四角が四つ組み合わさった帯状領域を形成したが、帯状領域の形はこれに限らない。帯状領域はインダクタ性の細い線になっていればどのような形状でもよい。また、ランドパターン２の配置方法も、短手方向及び長手方向に整列せずに不規則に並んでいてもよい。
【００７５】
さらに、ランドパターン２は、ランドパターン２と電源線１とで形成されるコンデンサにおいて適切な容量が確保できれば、どのような形状をしていてもよい。さらに、ランドパターン２が長方形の場合にも、電源線１と短手方向及び長手方向の方向が一致していなくても良い。
【符号の説明】
【００７６】
１  電源線
２  ランドパターン
３  ビア
４  グランド
５  多層プリント基板
６，７  ＩＣ
４１  帯状領域
８１，８２  バンプ
１０１  コンデンサ
１０２  インダクタ
１０３  インダクタ
【図１】
2014053501.tif 000003
【図２】
2014053501.tif 000004
【図３】
2014053501.tif 000005
【図４】
2014053501.tif 000006
【図５】
2014053501.tif 000007
【図６】
2014053501.tif 000008
【図７】
2014053501.tif 000009
【図８】
2014053501.tif 000010
【図９】
2014053501.tif 000011
【図１０】
2014053501.tif 000012
【図１１】
2014053501.tif 000013
【図１２】
2014053501.tif 000014
【図１３】
2014053501.tif 000015