(57)【要約】【課題】製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を提供する。【解決手段】液晶表示装置は、信号線Ｓと、画素電極と、半導体層を有した薄膜トランジスタと、を有したアレイ基板と、共通電極を有した対向基板と、液晶層と、ＨＶ反転駆動を行う信号線駆動回路と、を備える。信号線駆動回路は、１水平走査期間毎に、信号線Ｓに映像信号を与える前に、正極性の映像信号と負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を信号線Ｓに与える。【選択図】図１１
2014048652.tif 000002
【特許請求の範囲】
【請求項１】
信号線と、画素電極と、前記信号線に電気的に接続されたソース領域及び前記画素電極に電気的に接続されたドレイン領域を含んだ半導体層を有した薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記信号線に電気的に接続され前記信号線に正極性及び負極性の映像信号を与えＨＶ反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、１水平走査期間毎に、前記信号線に前記映像信号を与える前に、前記正極性の映像信号と前記負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を前記信号線に与える液晶表示装置。
【請求項２】
前記プリチャージ信号の持つ電圧レベルは、前記正極性の映像信号の最も高い電圧値から前記負極性の映像信号の最も深い電圧値の範囲内である請求項１に記載の液晶表示装置。
【請求項３】
前記プリチャージ信号の持つ電圧レベルは、前記正極性の映像信号の最も高い電圧値、及び前記負極性の映像信号の最も深い電圧値の何れか一方である請求項２に記載の液晶表示装置。
【請求項４】
ノーマリーブラックモードを採る液晶表示装置であって、
前記プリチャージ信号の持つ電圧レベルは、白表示用の前記映像信号の電圧値である請求項１に記載の液晶表示装置。
【請求項５】
前記画素電極は、長軸を有した主画素電極を有し、
前記共通電極は、前記長軸に直交した方向に前記主画素電極を挟んで位置し前記長軸に沿った方向に延出した一対の主共通電極を有する、請求項１に記載の液晶表示装置。
【請求項６】
前記画素電極は、前記主画素電極に接続され前記長軸に直交した方向に延出した副画素電極をさらに有している請求項５に記載の液晶表示装置。
【請求項７】
前記主画素電極及び副画素電極は、互いに交差し十字状に形成されている請求項６に記載の液晶表示装置。
【請求項８】
第１乃至第３信号線と、第１乃至第３画素電極と、前記第１信号線に電気的に接続されたソース領域及び前記第１画素電極に電気的に接続されたドレイン領域を含んだ第１半導体層を有した第１薄膜トランジスタと、前記第２信号線に電気的に接続されたソース領域及び前記第２画素電極に電気的に接続されたドレイン領域を含んだ第２半導体層を有した第２薄膜トランジスタと、前記第３信号線に電気的に接続されたソース領域及び前記第３画素電極に電気的に接続されたドレイン領域を含んだ第３半導体層を有した第３薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記第１乃至第３画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記第１乃至第３信号線に電気的に接続され、前記第１信号線に正極性及び負極性の第１映像信号を与え、前記第２信号線に正極性及び負極性の第２映像信号を与え、前記第３信号線に正極性及び負極性の第３映像信号を与え、ＨＶ反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、１水平走査期間毎に、
前記第１乃至第３信号線に前記第１乃至第３映像信号を与える前に、前記正極性の第１乃至第３映像信号と前記負極性の第１乃至第３映像信号との中間の電圧値とは異なる電圧レベルを持つ同一極性のプリチャージ信号を前記第１乃至第３信号線に同時に与え、
前記プリチャージ信号を与えた後、前記第１信号線に前記第１映像信号を与え、
前記第１信号線に前記第１映像信号を与えた後、前記第２信号線に前記第２映像信号を与え、
前記第２信号線に前記第２映像信号を与えた後、前記第３信号線に前記第３映像信号を与える液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
一般に、画像表示装置として、液晶表示装置が用いられている。液晶表示装置は、薄型、軽量、低消費電力の特徴を活かして、携帯電話、スマートフォン、ＰＤＡ（パーソナル・デジタル・アシスタント）、パーソナルコンピュータ用のディスプレイ等に利用されている。液晶表示装置は、アレイ基板と、アレイ基板に対向配置された対向基板と、アレイ基板及び対向基板間に挟持された液晶層とを備えている。アレイ基板には、複数の走査線、複数の信号線、複数の補助容量線、画素スイッチング用の複数のＴＦＴ（薄膜トランジスタ）や複数の補助容量素子等が形成されている。
【０００３】
液晶表示装置において、容量結合駆動（ＣＣ駆動）が提案されている。ＣＣ駆動では、補助容量線の電位を変化させ、補助容量素子を通して画素電極に重畳電圧を与える。上記ＣＣ駆動を採用することにより、信号線に与える映像信号の振幅（電圧値）を低減することができる。
【０００４】
また、液晶表示装置において、ドット反転駆動が提案されている。上記ドット反転駆動を採用することにより、横クロストークの発生を低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記ドット反転駆動を採用した場合、縦クロストークが発生し易いと言う課題がある。このため、縦クロストークの発生を低減することができる技術が求められている。しかも、製造コストの高騰及び開口率の低下を招くこと無しに上記課題を解決することができる技術が求められている。
【０００７】
この発明は以上の点に鑑みなされたもので、その目的は、製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
一実施形態に係る液晶表示装置は、
信号線と、画素電極と、前記信号線に電気的に接続されたソース領域及び前記画素電極に電気的に接続されたドレイン領域を含んだ半導体層を有した薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記信号線に電気的に接続され前記信号線に正極性及び負極性の映像信号を与えＨＶ反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、１水平走査期間毎に、前記信号線に前記映像信号を与える前に、前記正極性の映像信号と前記負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を前記信号線に与える。
【０００９】
また、一実施形態に係る液晶表示装置は、
第１乃至第３信号線と、第１乃至第３画素電極と、前記第１信号線に電気的に接続されたソース領域及び前記第１画素電極に電気的に接続されたドレイン領域を含んだ第１半導体層を有した第１薄膜トランジスタと、前記第２信号線に電気的に接続されたソース領域及び前記第２画素電極に電気的に接続されたドレイン領域を含んだ第２半導体層を有した第２薄膜トランジスタと、前記第３信号線に電気的に接続されたソース領域及び前記第３画素電極に電気的に接続されたドレイン領域を含んだ第３半導体層を有した第３薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記第１乃至第３画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記第１乃至第３信号線に電気的に接続され、前記第１信号線に正極性及び負極性の第１映像信号を与え、前記第２信号線に正極性及び負極性の第２映像信号を与え、前記第３信号線に正極性及び負極性の第３映像信号を与え、ＨＶ反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、１水平走査期間毎に、
前記第１乃至第３信号線に前記第１乃至第３映像信号を与える前に、前記正極性の第１乃至第３映像信号と前記負極性の第１乃至第３映像信号との中間の電圧値とは異なる電圧レベルを持つ同一極性のプリチャージ信号を前記第１乃至第３信号線に同時に与え、
前記プリチャージ信号を与えた後、前記第１信号線に前記第１映像信号を与え、
前記第１信号線に前記第１映像信号を与えた後、前記第２信号線に前記第２映像信号を与え、
前記第２信号線に前記第２映像信号を与えた後、前記第３信号線に前記第３映像信号を与える。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態に係る液晶表示装置の構成及び回路を概略的に示す図である。
【図２】図２は、図１に示したアレイ基板の概略構成を示す平面図である。
【図３】図３は、図２に示した画素を示す等価回路図である。
【図４】図４は、図１に示した液晶表示パネルを対向基板側から見たときの一画素の構造例を概略的に示す平面図である。
【図５】図５は、図４に示した液晶表示パネルをＶ−Ｖ線で切断したときの断面構造を概略的に示す断面図である。
【図６】図６は、図４に示した液晶表示パネルにおける画素電極と共通電極との間に形成される電界、及び、この電界による液晶分子のダイレクタと透過率との関係を説明するための図である。
【図７】図７は、上記アレイ基板の表示領域の外側を示す拡大平面図であり、切替え回路を示す回路図である。
【図８】図８は、上記実施形態に係る液晶表示装置に関する図であり、１水平走査期間における信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢを示すタイミングチャートである。
【図９】図９は、上記実施形態に係る液晶表示装置に関する図であり、１水平走査期間における制御信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３を示すタイミングチャートである。
【図１０】図１０は、比較例の液晶表示装置に関する図であり、１水平走査期間における信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢを示すタイミングチャートである。
【図１１】図１１は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動を説明する概略図である。
【図１２】図１２は、上記実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置の縦クロストーク率をグラフで示した図である。
【図１３】図１３は、上記実施形態に係る液晶表示装置におけるＢＬ輝度に対する縦クロストーク率の変化をグラフで示した図である。
【図１４】図１４は、上記比較例の液晶表示装置におけるＢＬ輝度に対する縦クロストーク率の変化をグラフで示した図である。
【図１５】図１５は、上記他の比較例の液晶表示装置におけるＢＬ輝度に対する縦クロストーク率の変化をグラフで示した図である。
【図１６】図１６は、上記実施形態において導入したクロストーク率の定義を説明するための図である。
【図１７】図１７は、上記実施形態において導入したクロストーク率の定義を説明するための他の図である。
【図１８】図１８は、他の比較例の液晶表示装置の縦クロストーク測定画面において、測定個所Ａの画素電極の電圧レベルの変化をグラフで示す図である。
【図１９】図１９は、他の比較例の液晶表示装置の参照画面において、測定個所Ａの画素電極の電圧レベルの変化をグラフで示す図である。
【図２０】図２０は、本実施形態に係る液晶表示装置の縦クロストーク測定画面において、測定個所Ａの画素電極の電圧レベルの変化をグラフで示す図である。
【図２１】図２１は、本実施形態に係る液晶表示装置の参照画面において、測定個所Ａの画素電極の電圧レベルの変化をグラフで示す図である。
【図２２】図２２は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動の変形例を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。
【図２３】図２３は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動の他の変形例を説明する概略図であり、プリチャージ信号の極性の他の変形例を示す図である。
【図２４】図２４は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動の他の変形例を説明する概略図であり、プリチャージ信号の極性の他の変形例を示す図である。
【図２５】図２５は、上記実施形態に係る液晶表示装置の変形例の採る１Ｈ１Ｖ反転駆動を説明する概略図である。
【図２６】図２６は、上記実施形態に係る液晶表示装置の変形例の採る１Ｈ１Ｖ反転駆動を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。
【図２７】図２７は、図４に示した画素の構造例の変形例を示す図であり、液晶表示パネルを対向基板側から見たときの一画素の他の構造例を概略的に示す平面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。図１は、一実施形態に係る液晶表示装置の構成及び回路を概略的に示す図である。図２は、図１に示したアレイ基板ＡＲの概略構成を示す平面図である。図３は、図２に示した画素ＰＸを示す等価回路図である。
【００１２】
図１乃至図３に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに所定の隙間を置いて対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲ及び対向基板ＣＴ間に挟持された液晶層ＬＱと、を備えている。その他、液晶表示装置は、映像信号出力部としての信号線駆動回路９０と、制御部１００と、ＦＰＣ（flexible printed circuit）１１０とを備えている。液晶表示パネルＬＰＮは、画像を表示する表示領域Ｒ１を備えている。
【００１３】
表示領域Ｒ１は、アレイ基板ＡＲ、対向基板ＣＴ及び液晶層ＬＱに重なっている。表示領域Ｒ１において、アレイ基板ＡＲ及び対向基板ＣＴ間には、複数の画素ＰＸが位置している。複数の画素ＰＸは、列方向Ｙ及び行方向Ｘにマトリクス状に設けられ、ｍ×ｎ個配置されている（但し、ｍ及びｎは正の整数である）。
【００１４】
表示領域Ｒ１の外側の非表示領域Ｒ２において、アレイ基板ＡＲ側には、切替え回路１３、走査線駆動回路３１及びアウタリードボンディング（outer lead bonding）のパッド群（以下、ＯＬＢパッド群と称する）ｐＧｒが形成されている。
【００１５】
液晶表示パネルＬＰＮは、表示領域Ｒ１において、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）などを備えている。走査線Ｇ及び補助容量線Ｃは、例えば、行方向Ｘに沿って略直線的に延出している。これらの走査線Ｇ及び補助容量線Ｃは、行方向Ｘに交差する列方向Ｙに沿って交互に並列配置されている。ここでは、行方向Ｘと列方向Ｙとは互いに略直交している。
【００１６】
信号線Ｓは、走査線Ｇ及び補助容量線Ｃと交差している。信号線Ｓは、列方向Ｙに沿って略直線的に延出している。なお、走査線Ｇ、補助容量線Ｃ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。走査線Ｇ、補助容量線Ｃ及び信号線Ｓは、表示領域Ｒ１の外側に引き出されている。
【００１７】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量ＣＳは、例えば補助容量線Ｃと、補助容量線Ｃに絶縁膜を介して対向配置された画素電極ＰＥとの間に形成されている。この場合、補助容量線Ｃ及び画素電極ＰＥが補助容量素子を形成している。
【００１８】
又は、保持容量ＣＳは、補助容量線Ｃと、補助容量線Ｃに絶縁膜を介して対向配置され画素電極ＰＥに接続された図示しない補助容量電極との間に形成されている。この場合、補助容量線Ｃ及び補助容量電極が補助容量素子を形成している。
【００１９】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、行方向Ｘと列方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。
【００２０】
スイッチング素子ＳＷは、例えば、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、走査線Ｇ及び信号線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型ＴＦＴあるいはボトムゲート型ＴＦＴのいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００２１】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００２２】
アレイ基板ＡＲは、共通電極ＣＥに電圧（コモン電圧）を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、非表示領域Ｒ２に形成されている。共通電極ＣＥは、表示領域Ｒ１の外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。
【００２３】
図４は、図１に示した液晶表示パネルＬＰＮを対向基板ＣＴ側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００２４】
図４に示すように、画素ＰＸは、破線で示したように、行方向Ｘに沿った長さが列方向Ｙに沿った長さよりも短い長方形状である。この実施形態において、画素ＰＸは、列方向に平行な長軸を有している。但し、画素ＰＸは、この実施形態に限定されるものではなく、列方向又は行方向に平行な長軸を有していればよい。
【００２５】
走査線Ｇ１及び走査線Ｇ２は、行方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接する走査線Ｇ１と走査線Ｇ２との間に配置され、行方向Ｘに沿って延出している。補助容量線Ｃ１の幅は、例えば１５．５μｍである。信号線Ｓ１及び信号線Ｓ２は、列方向Ｙに沿って延出している。画素電極ＰＥは、隣接する信号線Ｓ１と信号線Ｓ２との間に配置されている。また、この画素電極ＰＥは、走査線Ｇ１と走査線Ｇ２との間に位置している。
【００２６】
図示した例では、画素ＰＸにおいて、信号線Ｓ１は左側端部に配置され、信号線Ｓ２は右側端部に配置されている。厳密には、信号線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、信号線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、走査線Ｇ１は上側端部に配置され、走査線Ｇ２は下側端部に配置されている。厳密には、走査線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、走査線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。
【００２７】
スイッチング素子ＳＷは、図示した例では、走査線Ｇ１及び信号線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、走査線Ｇ１と信号線Ｓ１の交点に設けられ、そのドレイン配線は信号線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、信号線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、信号線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２８】
複数の画素電極ＰＥは、行方向Ｘ及び列方向Ｙに間隔を置いて並べられている。複数の画素電極ＰＥは、それぞれ画素ＰＸの長軸に沿った方向に延出した主画素電極ＰＡを含んでいる。この実施形態において、主画素電極ＰＡは、列方向Ｙに沿って延出して形成されている。
【００２９】
また、この実施形態において、画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを含んでいる。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで列方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、行方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。
【００３０】
このような画素電極ＰＥは、信号線Ｓ１と信号線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。信号線Ｓ１と画素電極ＰＥとの行方向Ｘに沿った間隔は、信号線Ｓ２と画素電極ＰＥとの行方向Ｘに沿った間隔と略同等である。
【００３１】
共通電極ＣＥは、対向基板ＣＴ側に形成された複数の主共通電極ＣＡを含んでいる。一対の主共通電極ＣＡは、画素ＰＸの長軸に直交した方向に主画素電極ＰＡを挟んで位置し画素ＰＸの長軸に沿った方向に延出している。
【００３２】
この実施形態において、複数の主共通電極ＣＡは、Ｘ−Ｙ平面内において、行方向Ｘに間隔を置いて並べられ、行方向Ｘに複数の主画素電極ＰＡを挟み、それぞれ主画素電極ＰＡと略平行な列方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、信号線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、帯状に形成され、行方向Ｘに沿って略同一の幅を有する。
【００３３】
図示した例では、主共通電極ＣＡは、行方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬは信号線Ｓ１と対向し、主共通電極ＣＡＲは信号線Ｓ２と対向している。
【００３４】
画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。
【００３５】
画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、行方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。
【００３６】
すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、一対の主共通電極（主共通電極ＣＡＬ及び主共通電極ＣＡＲ）は、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、行方向Ｘに沿ってこの順に配置されている。
【００３７】
これらの画素電極ＰＥと共通電極ＣＥとの行方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの行方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの行方向Ｘに沿った間隔と略同等である。
【００３８】
図５は、図４に示した液晶表示パネルＬＰＮをＶ−Ｖ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。  
図５に示すように、液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライトユニット４が配置されている。バックライトユニット４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３９】
アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。信号線Ｓは、第１層間絶縁膜１１の上に形成され、第２層間絶縁膜１２によって覆われている。なお、図示しない走査線や補助容量線は、例えば、第１絶縁基板１０と第１層間絶縁膜１１の間に配置されている。画素電極ＰＥは、第２層間絶縁膜１２の上に形成されている。この画素電極ＰＥは、隣接する信号線Ｓのそれぞれの直上の位置よりもそれらの内側に位置している。
【００４０】
第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、表示領域Ｒ１の略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第２層間絶縁膜１２の上にも配置されている。この実施形態において、第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。  
なお、アレイ基板ＡＲは、さらに、共通電極ＣＥの一部を備えていても良い。
【００４１】
対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。
【００４２】
ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、信号線Ｓ、走査線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、列方向Ｙに沿って延出した部分のみが図示されているが、行方向Ｘに沿って延出した部分を備えていてもよい。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。
【００４３】
カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。行方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。
【００４４】
赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。この実施形態において、ｊ列の画素ＰＸは赤色画素であり、ｊ＋１列の画素ＰＸは緑色画素であり、ｊ＋２列の画素ＰＸは青色画素である。
【００４５】
オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。
【００４６】
共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。この共通電極ＣＥと画素電極ＰＥとの垂直方向Ｚに沿った間隔は略一定である。垂直方向Ｚとは、行方向Ｘ及び列方向Ｙに直交する方向、あるいは、液晶表示パネルＬＰＮの法線方向である。
【００４７】
第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、表示領域Ｒ１の略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥ及びオーバーコート層ＯＣなどを覆っている。この実施形態において、第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。
【００４８】
これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビングや光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、列方向Ｙと略平行であって、同じ向きである。
【００４９】
この実施形態において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、それぞれ付近の液晶分子を列方向Ｙに初期配向させることができる。
【００５０】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、表示領域Ｒ１の外側のシール材ＳＢによって貼り合わせられている。
【００５１】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、正の誘電率異方性を有し、すなわちｐ型液晶で形成されている。
【００５２】
また、主画素電極ＰＡと主共通電極ＣＡとの行方向Ｘの間隔は、液晶層ＬＱの厚み（セルギャップ）よりも大きく、主画素電極ＰＡと主共通電極ＣＡとの間隔は、液晶層ＬＱの厚み（セルギャップ）の２倍以上の大きさを持つ。
【００５３】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライトユニット４と対向する側に位置しており、バックライトユニット４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。
【００５４】
対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。
【００５５】
第１偏光軸ＡＸ１と、第２偏光軸ＡＸ２とは、例えば、直交する位置関係にあるため、第１偏光板ＰＬ１及び第２偏光板ＰＬ２はクロスニコル配置されている。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が列方向Ｙと平行である場合、一方の偏光板の偏光軸は、列方向Ｙと平行、あるいは、行方向Ｘと平行である。
【００５６】
図４において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（列方向Ｙ）に対して直交する（つまり、行方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、列方向Ｙと平行となる）ように配置されている。
【００５７】
また、図４において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（列方向Ｙ）に対して直交する（つまり、行方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、列方向Ｙと平行となる）ように配置されている。
【００５８】
次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。  
図４及び図５に示すように、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。
【００５９】
なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。
【００６０】
ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに列方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図４に破線で示したように、その長軸が列方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、列方向Ｙと平行（あるいは、列方向Ｙに対して０°）である。
【００６１】
図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。
【００６２】
ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
【００６３】
なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。
【００６４】
バックライトユニット４からのバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。
【００６５】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。
【００６６】
図４に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、列方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、列方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。
【００６７】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥを境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。
【００６８】
このようなＯＮ時には、バックライトユニット４から液晶表示パネルＬＰＮに入射したバックライトは、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライトは、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００６９】
図６は、図４に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。
【００７０】
図６に示すように、ＯＦＦ状態では、液晶分子ＬＭは、列方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。
【００７１】
図示した例では、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。
【００７２】
なお、信号線Ｓ１の直上に位置する主共通電極ＣＡＬ及び信号線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの行方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくは信号線Ｓ１と信号線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。
【００７３】
次に、ＯＬＢパッド群ｐＧｒ、切替え回路１３、信号線駆動回路９０及び走査線駆動回路３１について説明する。なお、これらは、表示領域Ｒ１の外側に配置されている。ＯＬＢパッド群ｐＧｒ、切替え回路１３及び走査線駆動回路３１などを形成する際、画素ＰＸ等の形成時に同一材料を用いて同時に形成することができる。
【００７４】
図２に示すように、ＯＬＢパッド群ｐＧｒは、アレイ基板ＡＲ（第１絶縁基板１０）の周縁に沿って列状に配置された複数のパッドで形成されている。共通電極ＣＥは間接的にパッドに接続され、パッドを介して定電圧であるコモン電圧が共通電極ＣＥに印加される。
【００７５】
図７は、アレイ基板ＡＲの表示領域Ｒ１の外側を示す拡大平面図であり、切替え回路１３を示す回路図である。  
図１、図２及び図７に示すように、切替え回路１３は、複数の切替え素子群５５を有し、切替え素子群５５はそれぞれ複数の切替え素子５６を有している。この実施形態において、切替え素子群５５はそれぞれ３つの切替え素子５６を有している。切替え回路１３は、１／３マルチプレクサ回路である。この実施形態では、切替え素子５６は、例えばｎチャネル型のＴＦＴで形成されている。
【００７６】
切替え回路１３は、複数の信号線Ｓに接続されている。また、切替え回路１３は、接続配線５７を介して信号線駆動回路９０に接続されている。ここでは、接続配線５７の本数は、信号線Ｓの本数の１／３である。
【００７７】
信号線駆動回路９０の出力（接続配線５７）１つ当たり３本の信号線Ｓを時分割駆動するよう、切替え素子５６は、制御信号ＡＳＷ１、ＡＳＷ２、ＡＳＷ３により、オン／オフが切替えられる。これら制御信号ＡＳＷ１乃至ＡＳＷ３は、制御部１００から、図示しない複数のパッド及びこれらのパッドに接続された複数の制御配線５８を介して切替え素子５６にそれぞれ与えられる。そして、制御部１００は、１水平走査期間（１Ｈ）に、切替え素子５６にオン（ハイレベル）の制御信号ＡＳＷ１乃至ＡＳＷ３を与え、行方向Ｘに並んだ画素ＰＸに所望の映像信号を書き込むものである。
【００７８】
なお、上記切替え回路１３は一例を示すものである。切替え回路１３は種々変形可能である。信号線Ｓの選択数は３に限定されるものではない。
【００７９】
信号線駆動回路９０は、ＩＣ（集積回路）で構成され、第１絶縁基板１０上に実装（ＣＯＧ実装）されている。上述したことから分かるように、信号線駆動回路９０は、間接的に複数の信号線Ｓに接続されている。信号線駆動回路９０は複数のパッドにも接続されている。信号線駆動回路９０は、複数のパッドを介して与えられる映像信号を切替え回路１３に伝達する。
【００８０】
図８は、本実施形態に係る液晶表示装置に関する図であり、１水平走査期間（１Ｈ）における信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢを示すタイミングチャートである。図１０は、比較例に係る液晶表示装置に関する図であり、１水平走査期間における信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢを示すタイミングチャートである。
【００８１】
図１０に示すように、比較例に係る液晶表示装置において、１水平走査期間に、書き込み期間ＰＲ、ＰＧ、ＰＢが設けられている。書き込み期間ＰＲは、赤表示用の画素ＰＸが接続された信号線Ｓに映像信号を与える期間である。書き込み期間ＰＧは、緑表示用の画素ＰＸが接続された信号線Ｓに映像信号を与える期間である。書き込み期間ＰＢは、青表示用の画素ＰＸが接続された信号線Ｓに映像信号を与える期間である。
【００８２】
信号ＡＳＷＲは、書き込み期間ＰＲに赤表示用の画素ＰＸに与えられる映像信号として機能している。信号ＡＳＷＧは、書き込み期間ＰＧに緑表示用の画素ＰＸに与えられる映像信号として機能している。信号ＡＳＷＢは、書き込み期間ＰＢに緑表示用の画素ＰＸに与えられる映像信号として機能している。
【００８３】
図８に示すように、本実施形態に係る液晶表示装置において、１水平走査期間に、書き込み期間ＰＲ、ＰＧ、ＰＢが設けられ、さらに上記書き込み期間の前にプリチャージ期間ＰＰが設けられている。上記比較例に比べて書き込み期間ＰＲ、ＰＧ、ＰＢを短くすることにより、プリチャージ期間ＰＰを確保している。
【００８４】
信号ＡＳＷＲは、プリチャージ期間ＰＰにプリチャージ信号として機能し、書き込み期間ＰＲに赤表示用の画素ＰＸに与えられる映像信号として機能している。信号ＡＳＷＧは、プリチャージ期間ＰＰにプリチャージ信号として機能し、書き込み期間ＰＧに緑表示用の画素ＰＸに与えられる映像信号として機能している。信号ＡＳＷＢは、プリチャージ期間ＰＰにプリチャージ信号として機能し、書き込み期間ＰＢに青表示用の画素ＰＸに与えられる映像信号として機能している。
【００８５】
図７、図８及び図９に示すように、すなわち、プリチャージ期間ＰＰに、ハイレベルの制御信号ＡＳＷ１乃至ＡＳＷ３を制御配線５８に同時に与え、切替え素子５６をオン状態に同時に切替える。これにより、信号線駆動回路９０は、信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢ（プリチャージ信号）を全ての信号線Ｓに与える。なお、プリチャージ期間ＰＰの直後、制御信号ＡＳＷ１乃至ＡＳＷ３は、ローレベルに切替えられる。
【００８６】
次いで、書き込み期間ＰＲに、制御信号ＡＳＷ１、ＡＳＷ２はローレベルのままであるが制御信号ＡＳＷ３はハイレベルに切替えられる。これにより、信号線駆動回路９０は、制御信号ＡＳＷ３によりオン状態に切替えられた複数の切替え素子５６に接続された複数の信号線Ｓに信号ＡＳＷＲ（映像信号）を与える。なお、書き込み期間ＰＲの直後、制御信号ＡＳＷ３はローレベルに切替えられる。
【００８７】
続いて、書き込み期間ＰＧに、制御信号ＡＳＷ１、ＡＳＷ３はローレベルのままであるが制御信号ＡＳＷ２はハイレベルに切替えられる。これにより、信号線駆動回路９０は、制御信号ＡＳＷ２によりオン状態に切替えられた複数の切替え素子５６に接続された複数の信号線Ｓに信号ＡＳＷＧ（映像信号）を与える。なお、書き込み期間ＰＧの直後、制御信号ＡＳＷ２はローレベルに切替えられる。
【００８８】
その後、書き込み期間ＰＢに、制御信号ＡＳＷ２、ＡＳＷ３はローレベルのままであるが制御信号ＡＳＷ１はハイレベルに切替えられる。これにより、信号線駆動回路９０は、制御信号ＡＳＷ１によりオン状態に切替えられた複数の切替え素子５６に接続された複数の信号線Ｓに信号ＡＳＷＢ（映像信号）を与える。なお、書き込み期間ＰＢの直後、制御信号ＡＳＷ１はローレベルに切替えられる。
【００８９】
上記のように、信号線駆動回路９０は、信号線Ｓに映像信号を与える前のプリチャージ期間ＰＰに、プリチャージ信号を信号線Ｓに与えている。信号線駆動回路９０は、１水平走査期間毎にプリチャージ期間ＰＰを設けている。
【００９０】
ここで、本実施形態において、液晶表示装置はノーマリーブラックモードを採っている。共通電極ＣＥは、共通電圧Ｖｃｏｍが与えられることにより、定電位に設定されている。例えば、共通電極ＣＥは、接地電位又は接地電位付近の電位に設定することができる。映像信号の電圧値は、共通電圧Ｖｃｏｍを基準に正極性、負極性の電圧が設定されている。この実施形態において、正極性の映像信号の電圧値は０．２乃至４．６Ｖであり、負極性の映像信号の電圧値は−０．２乃至−４．６Ｖである。
【００９１】
図１１は、本実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動を説明する概略図である。図１１に示すように、信号線駆動回路９０はＨＶ反転駆動を行う。この実施形態において、信号線駆動回路９０は２Ｈ１Ｖ反転駆動を行う。なお、信号線駆動回路９０は３Ｈ１Ｖ反転駆動や４Ｈ１Ｖ反転駆動を行ってもよい。２Ｈ１Ｖ反転駆動において、複数の画素電極ＰＥの極性を、行方向Ｘに１列単位で反転させ、列方向Ｙに２行単位で反転させる。ＨＶ反転駆動を採用することにより、各行書き込み時に正負極性が混在することになり、例えば信号線Ｓから共通電極ＣＥへのカップリングが正負極性で相殺されるため、横クロストークが改善されるという利点がある。なお、図１１において、任意の１フレーム期間における複数の画素電極ＰＥの極性を＋又は−で示している。連続する２フレーム期間における複数の画素電極ＰＥの極性は反転する。
【００９２】
ここで、プリチャージ信号について説明する。  
プリチャージ信号は、正極性の映像信号と負極性の映像信号との中間（センター）の電圧値とは異なる電圧レベルを持っていればよい。好ましくは、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値（４．６Ｖ、白電圧）から、負極性の映像信号の最も深い電圧値（−４．６Ｖ、白電圧）の範囲内である。なお、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値（４．６Ｖ）及び負極性の映像信号の最も深い電圧値（−４．６Ｖ）の何れか一方であればよい。
【００９３】
この実施形態において、プリチャージ信号の電圧値は４．６Ｖ及び−４．６Ｖである。なお、図１１において、プリチャージ信号の極性を（＋）、（−）で示している。上記のように、液晶表示装置はノーマリーブラックモードを採るため、プリチャージ信号の持つ電圧レベルは、白表示用の映像信号の電圧値である。また、この実施形態において、４行単位でバランスが取れるようにプリチャージ信号の極性を決定している。
【００９４】
ここで、正極性の映像信号の電圧値が最も高いとは、｜（正極性の映像信号の電圧値−共通電圧Ｖｃｏｍ｜が最も大きいことを表す。このため、｜（正極性の映像信号の電圧値−共通電圧Ｖｃｏｍ｜が小さくなることを、正極性の映像信号の電圧値が低くなると言うことができる。
【００９５】
また、負極性の映像信号の電圧値が最も深いとは、｜（共通電圧Ｖｃｏｍ−負極性の映像信号の電圧値｜が最も大きいことを表す。このため、｜（共通電圧Ｖｃｏｍ−負極性の映像信号の電圧値｜が小さくなることを、負極性の映像信号の電圧値が浅くなると言うことができる。
【００９６】
ここで、図１１において、複数の画素ＰＸ（画素電極ＰＥ）のうち、ｊ列の４ｋ−３行目の画素ＰＸを第１画素、ｊ列の４ｋ−２行目の画素ＰＸを第２画素、ｊ列の４ｋ−１行目の画素ＰＸを第３画素、ｊ列の４ｋ行目の画素ＰＸを第４画素とする。ｊ、ｋは自然数である。
【００９７】
次いで、第１乃至第４画素の駆動例として、任意の１フレーム期間における、信号線駆動回路９０の動作について説明する。信号線駆動回路９０は、切替え回路１３とともに画素を駆動する。
【００９８】
信号線駆動回路９０は、４ｋ−３行目の１水平走査期間に、ｊ列目の信号線Ｓｊ（Ｓ）に、正極性のプリチャージ信号を与える。その後、信号線駆動回路９０は、正極性の映像信号を信号線Ｓｊに与え、そして第１画素に与える。
【００９９】
信号線駆動回路９０は、４ｋ−２行目の１水平走査期間に、ｊ列目の信号線Ｓｊに、負極性のプリチャージ信号を与える。その後、信号線駆動回路９０は、正極性の映像信号を信号線Ｓｊに与え、そして第２画素に与える。
【０１００】
信号線駆動回路９０は、４ｋ−１行目の１水平走査期間に、ｊ列目の信号線Ｓｊに、正極性のプリチャージ信号を与える。その後、信号線駆動回路９０は、負極性の映像信号を信号線Ｓｊに与え、そして第３画素に与える。
【０１０１】
信号線駆動回路９０は、４ｋ行目の１水平走査期間に、ｊ列目の信号線Ｓｊに、負極性のプリチャージ信号を与える。その後、信号線駆動回路９０は、負極性の映像信号を信号線Ｓｊに与え、そして第４画素に与える。
【０１０２】
ここで、図１１において、複数の画素ＰＸ（画素電極ＰＥ）のうち、ｊ＋１列の４ｋ−３行目の画素ＰＸを第５画素、ｊ＋２列の４ｋ−３行目の画素ＰＸを第６画素とする。  
次いで、第１、第５及び第６画素の駆動例として、４ｋ−３行目の１水平走査期間における、信号線駆動回路９０の動作について説明する。信号線駆動回路９０は、切替え回路１３とともに画素第１、第５及び第６画素ＰＸを以下のように駆動する。
【０１０３】
４ｋ−３行目の１水平走査期間において、第１乃至第３信号線Ｓｊ、Ｓｊ＋１、Ｓｊ＋２に第１乃至第３映像信号を与える前に、ハイレベルの制御信号ＡＳＷ１乃至ＡＳＷ３を制御配線５８に同時に与え、切替え素子５６をオン状態に同時に切替える。これにより、信号線駆動回路９０は、信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢ（プリチャージ信号）を第１乃至第３信号線Ｓｊ、Ｓｊ＋１、Ｓｊ＋２に与える。すなわち、同一極性のプリチャージ信号を第１乃至第３信号線Ｓｊ、Ｓｊ＋１、Ｓｊ＋２に同時に与える。
【０１０４】
プリチャージ信号を与えた後、書き込み期間ＰＲに、制御信号ＡＳＷ１、ＡＳＷ２はローレベルであるが制御信号ＡＳＷ３はハイレベルに切替えられる。これにより、信号線駆動回路９０は、制御信号ＡＳＷ３によりオン状態に切替えられた切替え素子５６に接続された信号線Ｓｊに信号ＡＳＷＲ（第１映像信号）を与える。
【０１０５】
第１信号線Ｓｊに第１映像信号を与えた後、書き込み期間ＰＧに、制御信号ＡＳＷ１、ＡＳＷ３はローレベルであるが制御信号ＡＳＷ２はハイレベルに切替えられる。これにより、信号線駆動回路９０は、制御信号ＡＳＷ２によりオン状態に切替えられた切替え素子５６に接続された信号線Ｓｊ＋１に信号ＡＳＷＧ（第２映像信号）を与える。
【０１０６】
第２信号線Ｓｊ＋１に第２映像信号を与えた後、書き込み期間ＰＢに、制御信号ＡＳＷ２、ＡＳＷ３はローレベルであるが制御信号ＡＳＷ１はハイレベルに切替えられる。これにより、信号線駆動回路９０は、制御信号ＡＳＷ１によりオン状態に切替えられた切替え素子５６に接続された信号線Ｓｊ＋２に信号ＡＳＷＢ（第３映像信号）を与える。
【０１０７】
次に、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置の縦クロストーク率について説明する。図１２は、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置の縦クロストーク率（％）をグラフで示した図である。ここで、縦クロストーク率を求める際、中間調輝度を白表示の約２．７％とした。なお、クロストーク率の算出方法については後述する。
【０１０８】
本実施形態に係る液晶表示装置は、１水平走査期間にプリチャージ期間ＰＰを設け、信号線Ｓにプリチャージ信号を与えている。プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値（４．６Ｖ）及び負極性の映像信号の最も深い電圧値（−４．６Ｖ）である。比較例の液晶表示装置は、１水平走査期間にプリチャージ期間を設け、信号線Ｓにプリチャージ信号を与えている。プリチャージ信号の持つ電圧レベルは、映像信号の中間の電圧値であり、０Ｖ（ＧＮＤ）である。他の比較例の液晶表示装置は、プリチャージ期間を設けておらず、信号線Ｓにプリチャージ信号を与えるように構成されていない。
【０１０９】
図１２に示すように、本実施形態に係る液晶表示装置の縦クロストーク率は０．３％であった。比較例の液晶表示装置の縦クロストーク率は１．６％であった。他の比較例の液晶表示装置の縦クロストーク率は１．５％であった。
【０１１０】
上記のことから、１水平走査期間にプリチャージ期間ＰＰを設け、電圧レベルが正極性の映像信号の最も高い電圧値（４．６Ｖ）及び負極性の映像信号の最も深い電圧値（−４．６Ｖ）であるプリチャージ信号を信号線Ｓに与えることにより、縦クロストークの発生を低減できることが分かる。
【０１１１】
次に、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置におけるＢＬ輝度に対するクロストーク率について説明する。ここで、ＢＬ輝度は、バックライトユニット４が液晶表示パネルＬＰＮに出射するバックライトの輝度レベルを示している。
【０１１２】
図１３は、本実施形態に係る液晶表示装置におけるＢＬ輝度に対する縦クロストーク率の変化をグラフで示した図である。図１４は、比較例の液晶表示装置におけるＢＬ輝度に対する縦クロストーク率の変化をグラフで示した図である。図１５は、他の比較例の液晶表示装置におけるＢＬ輝度に対する縦クロストーク率の変化をグラフで示した図である。
【０１１３】
図１３に示すように、本実施形態に係る液晶表示装置の縦クロストーク率は、ＢＬ輝度によらず０．５％以下であり、良好な値であることが分かる。これは、上記プリチャージ信号を信号線Ｓに与えることで、スイッチング素子ＳＷ（半導体層）に生じるリーク電流による悪影響が低減されるためである。
【０１１４】
なお、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置は、半導体層（スイッチング素子ＳＷ）とバックライトユニット４との間に遮光層を設ける構成ではないため、半導体層にバックライトが照射されることにより、半導体層にリーク電流が生じるものである。
【０１１５】
図１４に示すように、比較例の液晶表示装置の縦クロストーク率は、ＢＬ輝度が高い程増加することが分かる。これは、ＢＬ輝度が高い程、スイッチング素子ＳＷの半導体層に生じるリーク電流が増大するためである。図１５に示すように、他の比較例の液晶表示装置の縦クロストーク率は、ＢＬ輝度が高い程増加し、図１４と同等の結果になることが分かる。
【０１１６】
次に、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置におけるＢＬ輝度に対するクロストーク率について説明する。また、上記クロストーク率の検証の手法及び結果について説明する。なお、正極性フレーム、負極性フレーム、液晶に印加する電圧を平均化している。
【０１１７】
図１６は、クロストーク率の定義を説明するための図であり、縦クロストーク測定画面を示す図である。図１７は、クロストーク率の定義を説明するための他の図であり、参照画面を示す図である。
【０１１８】
図１６に示すように、縦クロストーク測定画面において、図示した測定個所Ａの画素電極ＰＥの電圧レベルを測定する。測定する際、矢印の方向に走査する。図１７に示すように、参照画面において、図示した測定個所Ａ（図１６と同一個所）の画素電極ＰＥの電圧レベルを測定する。測定する際、矢印の方向に走査する。
【０１１９】
図１８は、他の比較例の液晶表示装置の縦クロストーク測定画面において、測定個所Ａの画素電極ＰＥの電圧レベルの変化をグラフで示す図である。図１９は、他の比較例の液晶表示装置の参照画面において、測定個所Ａの画素電極ＰＥの電圧レベルの変化をグラフで示す図である。ここで、画素電極ＰＥの電圧レベルは、｜画素電極ＰＥの電圧値−共通電圧Ｖｃｏｍ｜を示している。
【０１２０】
図１８に示すように、中間調書込み期間（中間調表示期間）では、一定の傾きで画素リークが生じることから電圧ロスが大きくなる。すなわち、スイッチング素子ＳＷに生じるリーク電流の悪影響により、画素電極ＰＥの電圧レベルが下がる割合が増大する。なお、正極性の画素ＰＸにおいては画素電極ＰＥの電圧レベルが低下する割合が増大する。負極性の画素ＰＸにおいては画素電極ＰＥの電圧レベルが浅くなる割合が増大する。言い換えると、｜画素電極ＰＥの電圧値−共通電圧Ｖｃｏｍ｜が小さくなる。
【０１２１】
白書込み期間（白表示期間）では、傾きが緩やかになることから電圧ロスが小さくなる。すなわち、スイッチング素子ＳＷに生じるリーク電流の悪影響があっても、画素電極ＰＥの電圧レベルが下がる割合が減少する。  
ここで、図１８の斜線で示す面積をＳｃ１とする。期間Ｐａは、１垂直走査期間（１フレーム期間）に相当する期間である。
【０１２２】
図１９に示すように、参照画面の測定個所Ａの画素ＰＸには中間調表示用の映像信号の書込みのみとなる。このため、中間調書込み期間（期間Ｐａ）では、一定の傾きで画素リークが生じることから電圧ロスが大きくなる。すなわち、画素電極ＰＥの電圧レベルが下がる割合が増大する。  
ここで、図１９の斜線で示す面積をＳｃ２とする。
【０１２３】
上記の場合、クロストーク率を以下の式で定義することができる。
【０１２４】
クロストーク率＝（Ｓｃ１−Ｓｃ２）／Ｓｃ２×１００
他の比較例の液晶表示装置では、Ｓｃ１＞Ｓｃ２であるため、クロストーク率が高くなることが分かる。すなわち、他の比較例の液晶表示装置では、参照画面の輝度レベルに比べ、縦クロストーク測定画面の輝度レベルが高くなるため、クロストークが顕在化する。
【０１２５】
図２０は、本実施形態に係る液晶表示装置の縦クロストーク測定画面において、測定個所Ａの画素電極ＰＥの電圧レベルの変化をグラフで示す図である。図２１は、本実施形態に係る液晶表示装置の参照画面において、測定個所Ａの画素電極ＰＥの電圧レベルの変化をグラフで示す図である。
【０１２６】
図２０に示すように、中間調書込み期間（中間調表示期間）では、上記プリチャージ信号を信号線Ｓに与えることによる効果（プリチャージ効果）が得られる。画素電極ＰＥの電圧レベルの傾きが緩やかになることから電圧ロスが小さくなる。すなわち、スイッチング素子ＳＷに生じるリーク電流の悪影響があっても、画素電極ＰＥの電圧レベルが下がる割合が減少する。  
ここで、図２０の斜線で示す面積をＳｅ１とする。
【０１２７】
図２１に示すように、参照画面の測定個所Ａの画素ＰＸには中間調表示用の映像信号の書込みのみとなる。ここでも、上記プリチャージ効果が得られるため、画素電極ＰＥの電圧レベルの傾きが緩やかになり、電圧ロスが小さくなる。すなわち、スイッチング素子ＳＷに生じるリーク電流の悪影響があっても、画素電極ＰＥの電圧レベルが下がる割合が減少する。  
ここで、図２１の斜線で示す面積をＳｅ２とする。
【０１２８】
上記の場合、クロストーク率を以下の式で定義することができる。
【０１２９】
クロストーク率＝（Ｓｅ１−Ｓｅ２）／Ｓｅ２×１００
本実施形態に係る液晶表示装置では、Ｓｅ１≒Ｓｅ２であるため、クロストーク率がほぼ０．０％になることが分かる。すなわち、本実施形態に係る液晶表示装置では、プリチャージ信号の持つ電圧レベルを映像信号の最も高い電圧値（４．６Ｖ）及び負極性の映像信号の最も深い電圧値（−４．６Ｖ）としたことにより、縦クロストーク測定画面と、参照画面の２画面間の輝度差が小さくなるため、クロストークが見えなくなる。
【０１３０】
上記のように構成された一実施形態に係る液晶表示装置は、アレイ基板ＡＲと、対向基板ＣＴと、液晶層ＬＱと、信号線駆動回路９０と、を備えている。アレイ基板ＡＲは、信号線Ｓと、画素電極ＰＥと、スイッチング素子ＳＷとを有している。スイッチング素子ＳＷは、信号線Ｓに電気的に接続されたソース領域及び画素電極ＰＥに電気的に接続されたドレイン領域を含んだ半導体層を有したＴＦＴである。
【０１３１】
対向基板ＣＴは、定電位に設定される共通電極ＣＥを有し、アレイ基板ＡＲに隙間を置いて対向配置されている。液晶層ＬＱは、アレイ基板ＡＲ及び対向基板ＣＴ間に挟持され、画素電極ＰＥと共通電極ＣＥとの間に形成される電界が作用される。信号線駆動回路９０は、信号線Ｓに電気的に接続され、信号線Ｓに正極性及び負極性の映像信号を与え、２Ｈ１Ｖ反転駆動を行う。
【０１３２】
信号線駆動回路９０は、１水平走査期間（１Ｈ）毎に、信号線Ｓに映像信号を与える前に、プリチャージ信号を信号線Ｓに与える。プリチャージ信号は、正極性の映像信号と負極性の映像信号との中間の電圧値とは異なる電圧レベルを持っている。この実施形態において、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値（４．６Ｖ）及び負極性の映像信号の最も深い電圧値（−４．６Ｖ）である。
【０１３３】
上記のように、プリチャージ信号を信号線Ｓに与えることにより、半導体層（スイッチング素子ＳＷ）にバックライトが照射されるように構成された液晶表示装置であっても、縦クロストークの発生を低減することができる。すなわち、半導体層に生じるリーク電流を低減させるため、半導体層（スイッチング素子ＳＷ）とバックライトユニット４との間に遮光層を設ける必要がないため、製造コストの高騰を抑制することができる。
【０１３４】
また、補助容量線Ｃ１の幅を大きくするなどし、画素ＰＸの保持容量ＣＳを大きくしなくとも、縦クロストークの発生を低減することができる。このため、開口率の低下を抑制することができる。
【０１３５】
また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、図６に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
【０１３６】
また、本実施形態によれば、図６に示したように、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１３７】
また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
【０１３８】
また、本実施形態によれば、主共通電極ＣＡは、それぞれ信号線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれ信号線Ｓ１及び信号線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲが信号線Ｓ１及び信号線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。
【０１３９】
また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれ信号線Ｓ１及び信号線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。また、上記液晶表示装置は、高速応答性に優れ、上述したように配向安定性にも特化したものである。
【０１４０】
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
【０１４１】
なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界（斜め電界）はほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。  
上記のことから、製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を得ることができる。
【０１４２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１４３】
例えば、プリチャージ信号の極性は、上記実施形態に限定されるものではなく、種々変形可能である。  
図２２は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動の変形例を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。図２２に示すように、信号線駆動回路９０は、４ｋ−３行目の１水平走査期間に信号線Ｓに正極性のプリチャージ信号を与え、４ｋ−２行目の１水平走査期間に信号線Ｓに負極性のプリチャージ信号を与え、４ｋ−１行目の１水平走査期間に信号線Ｓに負極性のプリチャージ信号を与え、４ｋ行目の１水平走査期間に信号線Ｓに正極性のプリチャージ信号を与えてもよい。
【０１４４】
図２３は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動の他の変形例を説明する概略図であり、プリチャージ信号の極性の他の変形例を示す図である。図２３に示すように、信号線駆動回路９０は、１水平走査期間毎に信号線Ｓに正極性のプリチャージ信号のみを与えてもよい。
【０１４５】
図２４は、上記実施形態に係る液晶表示装置の採る２Ｈ１Ｖ反転駆動の他の変形例を説明する概略図であり、プリチャージ信号の極性の他の変形例を示す図である。図２４に示すように、信号線駆動回路９０は、１水平走査期間毎に信号線Ｓに負極性のプリチャージ信号のみを与えてもよい。
【０１４６】
上述したように、ＨＶ反転駆動は、２Ｈ１Ｖ反転駆動に限らず種々変形可能であり、例えば１Ｈ１Ｖ反転駆動であってもよい。  
図２５は、上記実施形態に係る液晶表示装置の変形例の採る１Ｈ１Ｖ反転駆動を説明する概略図である。図２５に示すように、信号線駆動回路９０は１Ｈ１Ｖ反転駆動を行う。１Ｈ１Ｖ反転駆動において、複数の画素電極ＰＥの極性を、行方向Ｘに１列単位で反転させ、列方向Ｙに１行単位で反転させる。
【０１４７】
信号線駆動回路９０は、４ｋ−３行目の１水平走査期間に信号線Ｓに正極性のプリチャージ信号を与え、４ｋ−２行目の１水平走査期間に信号線Ｓに正極性のプリチャージ信号を与え、４ｋ−１行目の１水平走査期間に信号線Ｓに負極性のプリチャージ信号を与え、４ｋ行目の１水平走査期間に信号線Ｓに負極性のプリチャージ信号を与えてもよい。
【０１４８】
図２６は、上記実施形態に係る液晶表示装置の変形例の採る１Ｈ１Ｖ反転駆動を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。図２６に示すように、例えば、プリチャージ信号の極性は、図２５に示した例に限定されるものではなく、種々変形可能である。例えば、信号線駆動回路９０は、４ｋ−３行目の１水平走査期間に信号線Ｓに正極性のプリチャージ信号を与え、４ｋ−２行目の１水平走査期間に信号線Ｓに負極性のプリチャージ信号を与え、４ｋ−１行目の１水平走査期間に信号線Ｓに負極性のプリチャージ信号を与え、４ｋ行目の１水平走査期間に信号線Ｓに正極性のプリチャージ信号を与えてもよい。
【０１４９】
上述した実施形態では、液晶分子ＬＭの初期配向方向が列方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図４に示したように、列方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、列方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、列方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。
【０１５０】
また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、負の誘電率異方性を有し、すなわちｎ型液晶で形成されていてもよい。この場合、少なくとも画素電極ＰＥが、行方向Ｘに延出して形成された副画素電極を有することにより、電界によって極角及び方位角の両方を規定でき、液晶分子の配向規制力を強くすることができるため、プーリングの発生を抑えることができる。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ｎ型液晶の場合、上記角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。
【０１５１】
画素ＰＸの構造は、図４に示した例に限定されるものではなく種々変形可能である。  
図２７は、図４に示した画素ＰＸの構造例の変形例を示す図であり、液晶表示パネルＬＰＮを対向基板ＣＴ側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。
【０１５２】
図２７に示すように、この構造例は、図４に示した構造例と比較して、画素電極ＰＥが十字状に形成された点、及び、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。
【０１５３】
すなわち、画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及び副画素電極ＰＦを備えている。主画素電極ＰＡは、列方向Ｙに長手方向を持ち、副画素電極ＰＦから画素ＰＸの上側端部付近及び下側端部付近まで列方向Ｙに沿って直線的に延出している。副画素電極ＰＦは、行方向Ｘに沿って延出している。この副画素電極ＰＦは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子と電気的に接続されている。図示した例では、副画素電極ＰＦが画素ＰＸの略中央に設けられ、画素電極ＰＥは十字状に形成されている。
【０１５４】
共通電極ＣＥは、上記した主共通電極ＣＡの他に、列方向Ｙに副画素電極ＰＦを挟んで位置し行方向Ｘに延出して形成された一対の副共通電極ＣＢを有している。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されている。副共通電極ＣＢは、走査線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは行方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、走査線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、走査線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。
【０１５５】
画素電極ＰＥと共通電極ＣＥとの位置関係に着目すると、主画素電極ＰＡと主共通電極ＣＡとは行方向Ｘに沿って交互に配置され、副画素電極ＰＦと副共通電極ＣＢとは列方向Ｙに沿って交互に配置されている。すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の主画素電極ＰＡが位置し、行方向Ｘに沿って主共通電極ＣＡＬ、主画素電極ＰＡ、及び主共通電極ＣＡＲの順に並んでいる。また、隣接する副共通電極ＣＢＢ及び副共通電極ＣＢＵの間には、１本の副画素電極ＰＦが位置し、列方向Ｙに沿って副共通電極ＣＢＢ、副画素電極ＰＦ、及び、副共通電極ＣＢＵの順に並んでいる。液晶層ＬＱはｐ型液晶で形成されている。
【０１５６】
このような構造例によれば、ＯＦＦ時において列方向Ｙに初期配向していた液晶分子ＬＭは、ＯＮ時に画素電極ＰＥと共通電極ＣＥとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。画素電極ＰＥと主共通電極ＣＡＬ及び副共通電極ＣＢＢとで囲まれた領域内の液晶分子ＬＭは、列方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲ及び副共通電極ＣＢＢとで囲まれた領域内の液晶分子ＬＭは、列方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＬ及び副共通電極ＣＢＵとで囲まれた領域内の液晶分子ＬＭは、列方向Ｙに対して反時計回りに回転し、図中の左上を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲ及び副共通電極ＣＢＵとで囲まれた領域内の液晶分子ＬＭは、列方向Ｙに対して時計回りに回転し、図中の右上を向くように配向する。
【０１５７】
このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、図４に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となり、また、図４に示した例よりも液晶分子の配向規制力を強くすることができる。  
また、図２７に示した画素ＰＸの構成では、液晶層ＬＱをｎ型液晶で形成してもよく、この場合も、十分に強い液晶分子の配向規制力を得ることができる。
【０１５８】
共通電極ＣＥは、さらに電極を備えていてもよい。例えば、図４及び図５に示す画素ＰＸを例に説明すると、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいは信号線Ｓと対向する）第２主共通電極（シールド電極）を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、信号線Ｓからの不所望な電界をシールドすることが可能である。
【０１５９】
また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ走査線Ｇや補助容量線Ｃと対向する副共通電極（シールド電極）を備えていても良い。この副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような副共通電極を設けたことにより、走査線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
【０１６０】
上記の例では、ＩＰＳ（In-Plane Switching）モードとは異なる手法にて横電界モードあるいは斜め電界モードを採る液晶表示装置について説明したが、液晶表示装置の表示モードは上記の例に限定されるものではなく種々変形可能である。例えば、液晶表示装置は、ＶＭＷ（Versatile Mobile Window）モード、ＦＦＳ（Fringe Field Switching）モード、ＴＮ（Twisted Nematic）モードを採用することも可能であり、この場合も上述した効果を得ることができる。
【０１６１】
液晶表示装置はノーマリーホワイトモードを採っていても上述した効果を得ることができる。この場合、プリチャージ信号の持つ電圧レベルは、黒表示用の映像信号の電圧値である。
【０１６２】
プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値より高くとも、負極性の映像信号の最も深い電圧値より深くとも、縦クロストークの発生を低減することができる。また、縦クロストークの発生を低減する効果が上述した実施形態ほど得られない恐れがあるが、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値より低くとも、負極性の映像信号の最も深い電圧値より浅くとも、縦クロストークの発生を低減することができる。
【符号の説明】
【０１６３】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、Ｇ…走査線、Ｃ…補助容量線、Ｓ…信号線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＰＡ…主画素電極、ＰＦ…副画素電極、ＣＴ…対向基板、ＣＥ…共通電極、ＣＡ，ＣＡＬ，ＣＡＲ…主共通電極、ＬＱ…液晶層、ＡＰ…開口部、４…バックライトユニット、１３…切替え回路、３１…走査線駆動回路、５６…切替え素子、９０…信号線駆動回路、ＰＰ…プリチャージ期間、ＰＲ，ＰＧ，ＰＢ…書き込み期間。
【図１】
2014048652.tif 000003
【図２】
2014048652.tif 000004
【図３】
2014048652.tif 000005
【図４】
2014048652.tif 000006
【図５】
2014048652.tif 000007
【図６】
2014048652.tif 000008
【図７】
2014048652.tif 000009
【図８】
2014048652.tif 000010
【図９】
2014048652.tif 000011
【図１０】
2014048652.tif 000012
【図１１】
2014048652.tif 000013
【図１２】
2014048652.tif 000014
【図１３】
2014048652.tif 000015
【図１４】
2014048652.tif 000016
【図１５】
2014048652.tif 000017
【図１６】
2014048652.tif 000018
【図１７】
2014048652.tif 000019
【図１８】
2014048652.tif 000020
【図１９】
2014048652.tif 000021
【図２０】
2014048652.tif 000022
【図２１】
2014048652.tif 000023
【図２２】
2014048652.tif 000024
【図２３】
2014048652.tif 000025
【図２４】
2014048652.tif 000026
【図２５】
2014048652.tif 000027
【図２６】
2014048652.tif 000028
【図２７】
2014048652.tif 000029