(57)【要約】【課題】スイッチ電圧の検出時間が短くても確実に過電流を検出する。【解決手段】ローサイド検出方式の過電流保護部１９を有するスイッチング電源装置において、過電流保護部１９は、下側スイッチ電圧ＳＷＬと閾値電圧ＶｔｈＬとを比較して過電流検出信号Ｓ３を生成する過電流検出コンパレータ１９１と、過電流検出信号Ｓ３をラッチして最小オフ時間延長信号Ｓａを生成するラッチ部（１９２及び１９Ａ）と、最小オフ時間延長信号Ｓａに応じて最小オフ時間ＭＩＮＯＦＦを延長する最小オフ時間延長部１９Ｘと、を含む。【選択図】図６
2014150675.tif 000002
【特許請求の範囲】
【請求項１】
上側スイッチをオンして下側スイッチをオフする固定長のオン時間と、前記上側スイッチをオフして前記下側スイッチをオンする可変長のオフ時間と、を交互に切り替えることにより、入力電圧を降圧して出力電圧を生成するスイッチング制御部と；
前記オフ時間中に前記上側スイッチと前記下側スイッチとの接続ノードで得られる下側スイッチ電圧が閾値電圧を下回っているときには、前記下側スイッチ電圧が前記閾値電圧を上回るまで前記オフ時間を延長する過電流保護部と；
を有し、
前記過電流保護部は、
前記オフ時間中に前記下側スイッチ電圧と前記閾値電圧とを比較して過電流検出信号を生成する過電流検出コンパレータと、
前記過電流検出信号をラッチして最小オフ時間延長信号を生成するラッチ部と、
前記最小オフ時間延長信号に応じて最小オフ時間を延長する最小オフ時間延長部と、
を含むことを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング制御部は、
前記出力電圧を分圧して帰還電圧を生成する帰還電圧生成部と、
所定の基準電圧を生成する基準電圧生成部と、
前記帰還電圧と前記基準電圧とを比較してオン信号を生成するメインコンパレータと、
所定のオン時間をカウントしてオフ信号を生成するオン時間設定部と、
前記オン信号と前記オフ信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、
前記フリップフロップの出力信号に応じて前記上側スイッチと前記下側スイッチのオン／オフ制御を行うドライバと、
を含むことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記オン時間中に前記帰還電圧が前記基準電圧を下回っているときには、前記帰還電圧が前記基準電圧を上回るか、或いは、所定の最大オン時間が経過するまでの間、前記オン時間を延長するオン時間延長部をさらに有することを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記過電流保護部は、過電流の検出結果に応じて次周期における前記オン時間延長部の有効／無効を決定することを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記過電流保護部は、前記オン信号が出力低下時の論理レベルであり、前記最小オフ時間延長信号が過電流検出時の論理レベルであり、かつ、前記過電流検出信号が過電流未検出時の論理レベルである状態が所定時間に亘って継続したときに、前記オン時間延長部の無効を解除するタイマ部をさらに含むことを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記スイッチング制御部は、前記基準電圧にリップル成分を注入するリップルインジェクション部をさらに含むことを特徴とする請求項１〜請求項５のいずれか一項に記載のスイッチング電源装置。
【請求項７】
受信信号から所望チャンネルの放送信号を選局するチューナ部と、
前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、
前記映像信号を映像として出力する表示部と、
前記音声信号を音声として出力するスピーカ部と、
ユーザ操作を受け付ける操作部と、
外部入力信号を受け付けるインタフェイス部と、
上記各部の動作を統括的に制御する制御部と、
上記各部に電力供給を行う電源部と、
を有し、
前記電源部は、請求項１〜請求項６のいずれか一項に記載のスイッチング電源装置を含むことを特徴とするテレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
図１２は、スイッチング電源装置の一従来例を示す図である。従来のスイッチング電源装置において、外付け部品（センス抵抗など）を用いることなく過電流保護を行う構成としては、上側スイッチ（出力トランジスタ）のオン時間中に得られる上側スイッチ電圧ＳＷＨ（スイッチ電圧ＳＷのハイレベル（＝ＩＮ−ＩＯＵＴ×ＲｏｎＨ））と閾値電圧ＶｔｈＨとを比較する構成（ハイサイド検出方式）、ないしは、下側スイッチ（同期整流トランジスタ）のオン時間中に得られる下側スイッチ電圧ＳＷＬ（スイッチ電圧ＳＷのローレベル（＝ＧＮＤ−ＩＯＵＴ×ＲｏｎＬ））と閾値電圧ＶｔｈＬとを比較する構成（ローサイド検出方式）が考えられる。
【０００３】
ハイサイド検出方式では、上側スイッチのオン時間中に流れるインダクタ電流ＩＬが閾値よりも大きくなった時点で、遅滞なく上側スイッチをオフすることにより、上側スイッチのオン時間が短縮される。これにより、インダクタ電流ＩＬの山値（極大値）が閾値に制限される。
【０００４】
一方、ローサイド検出方式では、下側スイッチのオン時間中に流れるインダクタ電流ＩＬが閾値よりも大きい場合、インダクタ電流ＩＬが閾値よりも小さくなるまで、下側スイッチのオン時間（上側スイッチのオフ時間）が延長される。これにより、インダクタ電流ＩＬの谷値（極小値）が閾値に合わせ込まれる。
【０００５】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１８７８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上側スイッチのオン時間中に過電流を検出するハイサイド検出方式は、上側スイッチのオン時間が短い低デューティアプリケーションに適用しにくく、逆に、下側スイッチのオン時間中に過電流を検出するローサイド検出方式は、下側スイッチのオン時間が短い高デューティアプリケーションに適用しにくいという問題があった。また、スイッチング駆動を高周波化する場合には、過電流検出用のコンパレータ等も高速化する必要があるので、消費電流が増えるという問題もあった。
【０００８】
本発明は、本願の発明者により見出された上記の問題点に鑑み、スイッチ電圧の検出時間が短くても確実に過電流を検出することのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係るスイッチング電源装置は、上側スイッチをオンして下側スイッチをオフする固定長のオン時間と、前記上側スイッチをオフして前記下側スイッチをオンする可変長のオフ時間と、を交互に切り替えることにより、入力電圧を降圧して出力電圧を生成するスイッチング制御部と；前記オフ時間中に前記上側スイッチと前記下側スイッチとの接続ノードで得られる下側スイッチ電圧が閾値電圧を下回っているときには、前記下側スイッチ電圧が前記閾値電圧を上回るまで前記オフ時間を延長する過電流保護部と；を有し、前記過電流保護部は、前記オフ時間中に前記下側スイッチ電圧と前記閾値電圧とを比較して過電流検出信号を生成する過電流検出コンパレータと、前記過電流検出信号をラッチして最小オフ時間延長信号を生成するラッチ部と、前記最小オフ時間延長信号に応じて最小オフ時間を延長する最小オフ時間延長部と、を含む構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記出力電圧を分圧して帰還電圧を生成する帰還電圧生成部と、所定の基準電圧を生成する基準電圧生成部と、前記帰還電圧と前記基準電圧とを比較してオン信号を生成するメインコンパレータと、所定のオン時間をカウントしてオフ信号を生成するオン時間設定部と、前記オン信号と前記オフ信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、前記フリップフロップの出力信号に応じて前記上側スイッチと前記下側スイッチのオン／オフ制御を行うドライバと、を含む構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成るスイッチング電源装置は、前記オン時間中に前記帰還電圧が前記基準電圧を下回っているときには、前記帰還電圧が前記基準電圧を上回るか、或いは、所定の最大オン時間が経過するまでの間、前記オン時間を延長するオン時間延長部をさらに有する構成（第３の構成）にするとよい。
【００１２】
また、上記第３の構成から成るスイッチング電源装置において、前記過電流保護部は、過電流の検出結果に応じて次周期における前記オン時間延長部の有効／無効を決定する構成（第４の構成）にするとよい。
【００１３】
また、上記第４の構成から成るスイッチング電源装置において、前記過電流保護部は、前記オン信号が出力低下時の論理レベルであり、前記最小オフ時間延長信号が過電流検出時の論理レベルであり、かつ、前記過電流検出信号が過電流未検出時の論理レベルである状態が所定時間に亘って継続したときに、前記オン時間延長部の無効を解除するタイマ部をさらに含む構成（第５の構成）にするとよい。
【００１４】
また、上記第１〜第５いずれかの構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記基準電圧にリップル成分を注入するリップルインジェクション部をさらに含む構成（第６の構成）にするとよい。
【００１５】
また、本発明に係るテレビは、受信信号から所望チャンネルの放送信号を選局するチューナ部と、前記チューナで選局された放送信号から映像信号と音声信号を生成するデコーダ部と、前記映像信号を映像として出力する表示部と、前記音声信号を音声として出力するスピーカ部と、ユーザ操作を受け付ける操作部と、外部入力信号を受け付けるインタフェイス部と、上記各部の動作を統括的に制御する制御部と、上記各部に電力供給を行う電源部と、を有し、前記電源部は、上記第１〜第６いずれかの構成から成るスイッチング電源装置を含む構成（第７の構成）とされている。
【発明の効果】
【００１６】
本発明によれば、スイッチ電圧の検出時間が短くても確実に過電流を検出することのできるスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】スイッチング電源装置の全体構成を示す図
【図２】過電流保護部１９の第１構成例を示す図
【図３】過電流保護部１９の一動作例を示すタイムチャート
【図４】最小オフ時間ＭＩＮＯＦＦと回路遅延時間Ｔｄ１及びＴｄ２との相関図
【図５】第１構成例における過電流検出動作の不具合を示すタイムチャート
【図６】過電流保護部１９の第２構成例を示す図
【図７】第２構成例における過電流検出動作の改善例を示すタイムチャート
【図８】過電流保護部１９の第３構成例を示す図
【図９】第３構成例におけるＯＣＰタイマ解除動作の一例を示すタイムチャート
【図１０】スイッチング電源装置１を搭載したテレビの一構成例を示すブロック図
【図１１Ａ】スイッチング電源装置１を搭載したテレビの正面図
【図１１Ｂ】スイッチング電源装置１を搭載したテレビの側面図
【図１１Ｃ】スイッチング電源装置１を搭載したテレビの背面図
【図１２】スイッチング電源装置の一従来例を示す図
【発明を実施するための形態】
【００１８】
＜全体構成＞
図１は、スイッチング電源装置の全体構成を示すブロック図である。本構成例のスイッチング電源装置１は、非線形制御方式（ここではボトム検出オン時間固定方式）により入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１、抵抗Ｒ１及びＲ２）とを有する。
【００１９】
半導体装置１０は、外部との電気的な接続を確立するために外部端子Ｔ１〜Ｔ３を有する。半導体装置１０の外部において、外部端子（入力電圧端子）Ｔ１は、入力電圧ＩＮの印加端に接続されている。外部端子（スイッチ電圧端子）Ｔ２は、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子（帰還端子）Ｔ３に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢを出力する帰還電圧生成部として機能する。外部端子（出力電圧端子）Ｔ４は、出力電圧ＯＵＴの印加端に接続されている。
【００２０】
半導体装置１０は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、ドライバ１３と、ＲＳフリップフロップ１４と、オン時間設定部１５と、メインコンパレータ１６と、基準電圧生成部１７と、リップルインジェクション部１８と、過電流保護部１９を集積化したモノリシック半導体集積回路装置（いわゆるスイッチング電源ＩＣ）である。
【００２１】
トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される上側スイッチ（出力トランジスタ）である。接続関係について具体的に述べると、トランジスタ１１のドレインは、外部端子Ｔ１に接続されている。トランジスタ１１のソースは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。
【００２２】
トランジスタ１２は、外部端子Ｔ２と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される下側スイッチ（同期整流トランジスタ）である。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ２に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。
【００２３】
ドライバ１３は、ＲＳフリップフロップ１４の出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、トランジスタ１１及び１２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１及び１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ時間が設けられている場合）も含む。
【００２４】
ＲＳフリップフロップ１４は、メインコンパレータ１６から入力されるセット信号Ｓの立上がりエッジで出力信号Ｑをハイレベルにセットし、オン時間設定部１５から入力されるリセット信号Ｒの立上がりエッジで出力信号Ｑをローレベルにリセットする。
【００２５】
オン時間設定部１５は、ＲＳフリップフロップ１４の反転出力信号ＱＢがローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号Ｒにハイレベルのトリガパルスを発生させる。
【００２６】
メインコンパレータ１６は、外部端子Ｔ３（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、基準電圧生成部１７からリップルインジェクション部１８を介して非反転入力端（＋）に入力されるリップル注入済みの基準電圧ＲＥＦ２とを比較してセット信号Ｓを出力する。帰還電圧ＦＢが基準電圧ＲＥＦ２よりも高ければセット信号Ｓはローレベルとなり、帰還電圧ＦＢが基準電圧ＲＥＦ２よりも低ければセット信号Ｓはハイレベルとなる。
【００２７】
基準電圧生成部１７は、バンドギャップ回路などを用いて、入力電圧ＩＮや周囲温度の変動に依存しない一定の基準電圧ＲＥＦを生成する。
【００２８】
リップルインジェクション部１８は、スイッチ電圧ＳＷ（またはゲート信号Ｇ１）を用いて生成したリップル成分を基準電圧ＲＥＦに注入し、リップル注入済みの基準電圧ＲＥＦ２をメインコンパレータ１６の非反転入力端（＋）に出力する。このようなリップルインジェクション技術を導入すれば、出力電圧ＯＵＴ（延いては帰還電圧ＦＢ）のリップル成分がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、キャパシタＣ１としてＥＳＲ［equivalent series resistance］の小さい積層セラミックコンデンサなどを用いることが可能となる。なお、出力電圧ＯＵＴのリップル成分が十分大きい場合には、リップルインジェクション部１８を省略して、基準電圧生成部１７からメインコンパレータ１６に基準電圧ＲＥＦを直接供給することも可能である。
【００２９】
過電流保護部１９は、トランジスタ１１がオフされてトランジスタ１２がオンされているときに外部端子Ｔ２で得られる下側スイッチ電圧ＳＷＬ（スイッチ電圧ＳＷのローレベル（＝ＧＮＤ−ＩＯＵＴ×ＲｏｎＬ））が閾値電圧ＶｔｈＬを下回っているときには、下側スイッチ電圧ＳＷＬが閾値電圧ＶｔｈＬを上回るまで、トランジスタ１１がオフされてトランジスタ１２がオンされた状態を継続させる。このようなローサイド検出方式による過電流保護動作により、インダクタ電流ＩＬの谷値（極小値）を閾値電流Ｉｔｈに固定することができるので、出力電流ＩＯＵＴの上昇を抑制することが可能となる。過電流保護部１９の構成及び動作については、後ほど詳細に説明する。
【００３０】
なお、上記したドライバ１３、ＲＳフリップフロップ１４、オン時間設定部１５、メインコンパレータ１６、基準電圧生成部１７、及び、リップルインジェクション部１８は、帰還電圧ＦＢと基準電圧ＲＥＦとの比較結果に応じて、固定長のオン時間Ｔｏｎ（＝トランジスタ１１をオンしてトランジスタ１２をオフする第１フェイズ）と、可変長のオフ時間Ｔｏｆｆ（＝トランジスタ１１をオフしてトランジスタ１２をオンする第２フェイズ）とを交互に切り替えることにより、入力電圧ＩＮを降圧して出力電圧ＯＵＴを生成するスイッチング制御部として機能する。
【００３１】
＜過電流保護部（第１構成例）＞
図２は、過電流保護部１９の第１構成例を示す図である。第１構成例の過電流保護部１９は、過電流検出コンパレータ１９１と、ＲＳフリップフロップ１９２と、ＮＡＮＤゲート１９３と、ＡＮＤゲート１９４及び１９５と、オン時間延長部１９６と、ＩＮＶゲート１９７及び１９８と、を含む。
【００３２】
過電流検出コンパレータ１９１は、反転入力端（−）に印加される下側スイッチ電圧ＳＷＬと、非反転入力端（＋）に印加される閾値電圧ＶｔｈＬ（＜ＧＮＤ）とを比較して、過電流検出信号Ｓ３を生成する。過電流検出信号Ｓ３は、下側スイッチ電圧ＳＷＬが閾値電圧ＶｔｈＬよりも高いときにローレベル（過電流未検出時の論理レベル）となり、下側スイッチ電圧ＳＷＬが閾値電圧ＶｔｈＬよりも低いときにハイレベル（過電流検出時の論理レベル）となる。
【００３３】
ＲＳフリップフロップ１９２は、セット端（Ｓ）に入力される反転マスク信号Ｓ２Ｂの立上がりエッジで出力端（Ｑ）から出力されるオン時間延長無効信号Ｓ６をハイレベルにセットし、リセット端（Ｒ）に入力される反転ＮＡＮＤ信号Ｓ４Ｂの立上がりエッジでオン時間延長無効信号Ｓ６をローレベルにリセットする。
【００３４】
ＮＡＮＤゲート１９３は、過電流検出信号Ｓ３とマスク信号Ｓ２との否定論理積演算により、ＮＡＮＤ信号Ｓ４（＝マスク処理済みの過電流検出信号）を生成する。マスク信号Ｓ２がハイレベルであるときには、過電流検出信号Ｓ３の論理反転信号がＮＡＮＤ信号Ｓ４として出力される。一方、マスク信号Ｓ２がローレベルであるときには、過電流検出信号Ｓ３に依ることなくＮＡＮＤ信号Ｓ４がハイレベルとなる。なお、マスク信号Ｓ２は、トランジスタ１１がオフされてから所定のマスク時間Ｔｍａｓｋに亘ってローレベルとされる。マスク時間Ｔｍａｓｋは、例えば、デッドタイムＤＴ（＝トランジスタ１１とトランジスタ１２の同時オフ時間）と、最小オフ時間ＭＩＮＯＦＦ（＝オフ時間Ｔｏｆｆの最小値）との合算値に設定すればよい。
【００３５】
ＡＮＤゲート１９４は、オン信号Ｓ１（＝メインコンパレータ１６の出力信号）と、マスク信号Ｓ２と、ＮＡＮＤ信号Ｓ４との論理積演算により、ＲＳフリップフロップ１４のセット信号Ｓ５を生成する。マスク信号Ｓ２とＮＡＮＤ信号Ｓ４がいずれもハイレベルであるときには、オン信号Ｓ１がそのままセット信号Ｓ５として出力される。一方、マスク信号Ｓ２とＮＡＮＤ信号Ｓ４の少なくとも一方がローレベルであるときには、オン信号Ｓ１に依ることなくセット信号Ｓ５がローレベルとなる。
【００３６】
ＡＮＤゲート１９５は、オン信号Ｓ１とオン時間延長無効信号Ｓ６との論理積演算により、オン時間延長信号Ｓ８を生成する。オン時間延長無効信号Ｓ６がハイレベルであるときには、オン信号Ｓ１がそのままオン時間延長信号Ｓ８として出力される。一方、オン時間延長無効信号Ｓ６がローレベルであるときには、オン信号Ｓ１に依ることなくオン時間延長信号Ｓ８がローレベルとなる。
【００３７】
オン時間延長部１９６は、オン時間Ｔｏｎ中に帰還電圧ＦＢが基準電圧ＲＥＦ２を下回っているときには、帰還電圧ＦＢが基準電圧ＲＥＦ２を上回るか、或いは、所定の最大オン時間ＭＡＸＯＮ（＝Ｔｏｎ＋αｍａｘ）が経過するまでの間、オン時間Ｔｏｎを延長するようにリセット信号Ｓ９を生成する。
【００３８】
より具体的に述べると、オン時間延長部１９６は、オフ信号Ｓ７（＝オン時間設定部１５の出力信号）とオン時間延長信号Ｓ８に応じて、ＲＳフリップフロップ１４のリセット信号Ｓ９を生成する。オン時間延長信号Ｓ８がローレベルであるときには、オフ信号Ｓ７がそのままリセット信号Ｓ９として出力される。一方、オン時間延長信号Ｓ８がハイレベルであるときには、オフ信号Ｓ７にハイレベルのトリガパルスが発生してもリセット信号Ｓ９がローレベルに維持される。ただし、オフ信号Ｓ７の立上がりエッジから所定の最大延長時間αｍａｘが経過した時点で、オン時間延長信号Ｓ８がローレベルに立ち下がっていない場合には、オン時間延長信号Ｓ８に依ることなくリセット信号Ｓ９にハイレベルのトリガパルスが生成される。
【００３９】
なお、図２では、過電流検出時のオン時間延長無効機能を説明する便宜上、オン時間延長部１９６を過電流保護部１９の構成要素として描写したが、オン時間延長部１９６は、負荷急変時の意図しない出力低下を抑制するための回路部であり、必ずしも過電流保護部１９に必須の構成要素ではない。
【００４０】
ＩＮＶゲート１９７は、ＮＡＮＤ信号Ｓ４を論理反転させて反転ＮＡＮＤ信号Ｓ４Ｂを生成する。
【００４１】
ＩＮＶゲート１９８は、マスク信号Ｓ２を論理反転させて反転マスク信号Ｓ２Ｂを生成する。
【００４２】
図３は、過電流保護部１９の一動作例を示すタイムチャートであり、上から順番に、帰還電圧ＦＢ、インダクタ電流ＩＬ、各種信号Ｓ１〜Ｓ９、及び、スイッチ電圧ＳＷが描写されている。
【００４３】
まず、時刻ｔ１〜ｔ５を参照しつつ、過電流未検出状態（ＩＬ＜Ｉｔｈ、Ｓ３＝Ｌ、Ｓ４＝Ｈ、Ｓ６＝Ｈ）での通常動作について説明する。時刻ｔ１において、帰還電圧ＦＢが基準電圧ＲＥＦ２（図３では、図示の便宜上、一定電圧として描写）まで低下すると、オン信号Ｓ１（延いてはセット信号Ｓ５）がハイレベルに立ち上がり、ＲＳフリップフロップ１４の出力信号Ｑがハイレベルにセットされる。従って、トランジスタ１１がオンされて、トランジスタ１２がオフされるので、スイッチ電圧ＳＷがハイレベル（≒入力電圧ＩＮ）となり、帰還電圧ＦＢが上昇に転ずる。
【００４４】
その後、固定長のオン時間Ｔｏｎが経過すると、時刻ｔ２において、オフ信号Ｓ７（延いてはリセット信号Ｓ９）がハイレベルに立ち上がり、ＲＳフリップフロップ１４の出力信号Ｑがローレベルにリセットされる。従って、トランジスタ１１がオフされて、トランジスタ１２がオンされるので、スイッチ電圧ＳＷがローレベル（≒接地電圧ＧＮＤ）となり、帰還電圧ＦＢが再び下降に転ずる。また、続く時刻ｔ３において、帰還電圧ＦＢが基準電圧ＲＥＦ２まで低下すると、時刻ｔ１と同様に、スイッチ電圧ＳＷがハイレベルとなり、帰還電圧ＦＢが上昇に転ずる。なお、時刻ｔ２〜ｔ３のオフ時間Ｔｏｆｆは、入出力電圧差や負荷の重さ（帰還電圧ＦＢの低下度合い）に応じた可変長となる。
【００４５】
以降の時刻ｔ３〜ｔ５においても、時刻ｔ１〜ｔ３と同様の通常動作が繰り返されることにより、入力電圧ＩＮから出力電圧ＯＵＴの生成動作が継続される。
【００４６】
次に、時刻ｔ５〜ｔ１０を参照しつつ、過電流未検出状態（ＩＬ＜Ｉｔｈ、Ｓ３＝Ｌ、Ｓ４＝Ｈ、Ｓ６＝Ｈ）でのオン時間延長動作について説明する。時刻ｔ５において、出力電流ＩＯＵＴ（延いてはインダクタ電流ＩＬ）が急激に増大し、帰還電圧ＦＢが基準電圧ＲＥＦ２を大きく下回ると、スイッチ電圧ＳＷがハイレベルとされて帰還電圧ＦＢが上昇に転じた後も、オン信号Ｓ１がローレベルに立ち下がらない状態となる。
【００４７】
過電流未検出状態では、上記のオン信号Ｓ１がオン時間延長信号Ｓ８としてオン時間延長部１９６に入力されている。従って、オフ信号Ｓ７がハイレベルに立ち上がる時刻ｔ６において、オン信号Ｓ１がハイレベルに維持されていた場合には、オフ信号Ｓ７がオン時間延長信号Ｓ８でマスクされる形となり、リセット信号Ｓ９がオフ信号Ｓ７に依ることなくローレベルに維持される。その結果、時刻ｔ６以降も、オン信号Ｓ１（延いてはオン時間延長信号Ｓ８）がローレベルに立ち下がるまで、オン時間Ｔｏｎが延長された状態（Ｔｏｎ＋α）となるので、スイッチ電圧ＳＷがハイレベルに維持されて、帰還電圧ＦＢが上昇し続ける。
【００４８】
その後、時刻ｔ７において、帰還電圧ＦＢが基準電圧ＲＥＦ２よりも高くなると、オン信号Ｓ１（延いてはオン時間延長信号Ｓ８）がローレベルに立ち下がるので、リセット信号Ｓ９にハイレベルのトリガパルスが生成される。その結果、スイッチ電圧ＳＷがローレベルに立ち下げられて、上記一連のオン時間延長動作が完了される。
【００４９】
このようなオン時間延長動作により、スイッチング駆動のオンデューティ（一周期に占めるオン時間の割合）を通常時よりも高めることができるので、負荷急変時の意図しない出力低下を抑制することが可能となる。
【００５０】
なお、時刻ｔ７以降、帰還電圧ＦＢは再び下降に転じ、時刻ｔ８において基準電圧ＲＥＦ２まで低下する。ただし、この時点で帰還電圧ＦＢが基準電圧ＲＥＦ２を大きく下回ることはないので、オン信号Ｓ１は一旦ハイレベルに立ち上がった後、速やかにローレベルに立ち下がる。その結果、時刻ｔ８〜ｔ１０では、先述の時刻ｔ１〜ｔ３（または時刻ｔ３〜ｔ５）と同じく、オン時間延長動作を伴わない通常の出力動作が行われる。
【００５１】
次に、時刻ｔ１０〜ｔ２０を参照しつつ、過電流検出時の保護動作について説明する。時刻ｔ１０において、出力地絡（出力電圧ＯＵＴの印加端が接地端またはこれに準じる低電位端にショートした状態）が生じると、帰還電圧ＦＢが接地電圧ＧＮＤまで低下し、オン信号Ｓ１がハイレベルに固定される。
【００５２】
時刻ｔ１０〜ｔ１２では、出力地絡に起因するオン信号Ｓ１（延いてはオン時間延長信号Ｓ８）のハイレベル固定に伴い、オン時間Ｔｏｎがその最大値である最大オン時間ＭＡＸＯＮ（＝Ｔｏｎ＋αｍａｘ）まで延長されている。これは、出力地絡直前のオフ時間Ｔｏｆｆ（時刻ｔ９〜ｔ１０）に過電流が未検出（Ｓ３＝Ｌ）であり、オン時間延長無効信号Ｓ６がハイレベルに維持されているためである。このような出力地絡時のオン時間延長動作は、過電流を助長する結果となるので、速やかに無効とすることが望ましい。
【００５３】
時刻ｔ１２において、ＲＳフリップフロップ１４のリセット信号Ｓ９にハイレベルのトリガパルスが生成されると、ＲＳフリップフロップ１４の出力信号Ｑがローレベルにリセットされる。従って、トランジスタ１１がオフされて、トランジスタ１２がオンされるので、スイッチ電圧ＳＷがローレベルとなり、インダクタ電流ＩＬが減少に転じる。
【００５４】
このとき、閾値電流Ｉｔｈを上回るインダクタ電流ＩＬが流れている場合には、過電流検出信号Ｓ３がハイレベルに立ち上がる。ただし、時刻ｔ１２〜ｔ１３（ＤＴ＋ＭＩＮＯＦＦ）には、マスク信号Ｓ２がローレベルとされるので、ＮＡＮＤ信号Ｓ４は、過電流検出信号Ｓ３に依らずハイレベルに維持される。また、マスク信号Ｓ２がローレベルであるときには、オン信号Ｓ１がマスク信号Ｓ２によってマスクされるので、ＲＳフリップフロップ１４のセット信号Ｓ５がローレベルとなる。
【００５５】
その後、時刻ｔ１３において、マスク信号Ｓ２がハイレベルに立ち上がると、過電流検出信号Ｓ３のマスクが解除されるので、ＮＡＮＤ信号Ｓ４がローレベルに立ち下がる。なお、ＮＡＮＤ信号Ｓ４がローレベルであるときには、オン信号Ｓ１がＮＡＮＤ信号Ｓ４によってマスクされるので、ＲＳフリップフロップ１４のセット信号Ｓ５は、引き続きローレベルに維持される。その結果、オン信号Ｓ１がハイレベルに張り付いた状態でも、オフ時間Ｔｏｆｆは、過電流検出信号Ｓ３がローレベルに立ち下がるまで延長されるので、インダクタ電流ＩＬが減少し続ける。
【００５６】
また、時刻ｔ１３において、ＮＡＮＤ信号Ｓ４がローレベルに立ち下がると、ＲＳフリップフロップ１９２のリセット端（Ｒ）に入力される反転ＮＡＮＤ信号Ｓ４Ｂがハイレベルに立ち上がるので、オン時間延長無効信号Ｓ６がローレベルにリセットされる。
【００５７】
時刻ｔ１４において、インダクタ電流ＩＬが閾値電流Ｉｔｈまで低下し、過電流検出信号Ｓ３がローレベルに立ち下がると、ＮＡＮＤ信号Ｓ４がハイレベルに立ち上がり、オン信号Ｓ１のマスクが解除される。従って、ＲＳフリップフロップ１４のセット信号Ｓ５がハイレベルに立ち上がり、ＲＳフリップフロップ１４の出力信号Ｑがハイレベルにセットされる。その結果、トランジスタ１１がオンされてトランジスタ１２がオフされるので、スイッチ電圧ＳＷがハイレベルとなり、インダクタ電流ＩＬが増大に転じる。
【００５８】
その後、固定長のオン時間Ｔｏｎが経過すると、時刻ｔ１５において、オフ信号Ｓ７にハイレベルのトリガパルスが生成される。この時点では、オン時間延長無効信号Ｓ６がローレベルにラッチされているので、オン時間延長信号Ｓ８もローレベルとなる。従って、オン時間延長部１９６では、オフ信号Ｓ７がそのままＲＳフリップフロップ１４のリセット信号Ｓ９として出力されるので、ＲＳフリップフロップ１４の出力信号Ｑがローレベルにリセットされる。その結果、トランジスタ１１がオフされて、トランジスタ１２がオンされるので、スイッチ電圧ＳＷがローレベルとなり、インダクタ電流ＩＬが再び減少に転じる。このように、出力地絡の発生以降、ローサイド検出方式の過電流保護部１９では、インダクタ電流ＩＬの谷値（極小値）が閾値電流Ｉｔｈに合わせ込まれる。
【００５９】
また、前周期で過電流が検出されていた場合には、次周期におけるオン時間延長動作が無効とされるので、不要なオン時間延長動作による過電流の助長を速やかに解消することが可能となる。
【００６０】
なお、時刻ｔ１５において、ＲＳフリップフロップ１４のリセット信号Ｓ９にハイレベルのトリガパルスが生成された後に、マスク信号Ｓ２がローレベルに立ち下げられると、ＲＳフリップフロップ１９２のセット端（Ｓ）に入力される反転マスク信号Ｓ２Ｂがハイレベルに立ち上がるので、オン時間延長無効信号Ｓ６がハイレベルにセットされる。従って、時刻ｔ１５以降においても、前周期における過電流の検出結果に応じて次周期におけるオン時間延長部１９６の有効／無効がその都度決定される。
【００６１】
＜過電流保護部（第２構成例）＞
図４は、最小オフ時間ＭＩＮＯＦＦと回路遅延時間Ｔｄ１及びＴｄ２の相関図である。先出の第１構成例では、過電流検出コンパレータ１９１の回路遅延を考慮せずに、過電流保護部１９の動作説明を行ったが、現実の過電流検出コンパレータ１９１には、不可避的な回路遅延が生じる。具体的に述べると、下側スイッチ電圧ＳＷＬが閾値電圧ＶｔｈＬを下回ってから過電流検出信号Ｓ３がハイレベルに立ち上がるまでには回路遅延時間Ｔｄ１が生じ、下側スイッチ電圧ＳＷＬが閾値電圧ＶｔｈＬを上回ってから過電流検出信号Ｓ３がローレベルに立ち下がるまでには回路遅延時間Ｔｄ２が生じる。
【００６２】
ところで、先出の第１構成例は、過電流検出信号Ｓ３がハイレベルである間、オフ時間Ｔｏｆｆを延長する構成とされていた。そのため、過電流検出信号Ｓ３がハイレベルに立ち上がるよりも先に、最小オフ時間ＭＩＮＯＦＦが経過してしまうと、オフ時間Ｔｏｆｆの延長が間に合わなくなり、過電流保護が効かなくなるという問題があった。すなわち、第１構成例の過電流保護部１９を有効に機能させるためには、Ｔｄ１＜ＭＩＮＯＦＦという関係が成り立つように、最小オフ時間ＭＩＮＯＦＦを設定しなければならなかった。
【００６３】
しかしながら、スイッチング電源装置１を高デューティアプリケーション（例えば、ＩＮ＝５．４Ｖ、ＯＵＴ＝５Ｖ）に適用する場合には、最小オフ時間ＭＩＮＯＦＦを非常に短い値（例えば１５０ｎｓ）に設定しなければならないので、Ｔｄ１＜ＭＩＮＯＦＦという関係を維持することが困難であった。
【００６４】
図５は、第１構成例における過電流検出動作の不具合を示すタイムチャートであり、上から順番に、スイッチ電圧ＳＷ、インダクタ電流ＩＬ、及び、過電流検出信号Ｓ３が描写されている。
【００６５】
時刻ｔ２１〜ｔ２２では、最小オフ時間ＭＩＮＯＦＦの経過前に過電流検出信号Ｓ３がハイレベルに立ち上がり、過電流保護動作が正常に機能した結果、インダクタ電流ＩＬが閾値電流Ｉｔｈを下回るまでオフ時間Ｔｏｆｆが延長される様子が描写されている。
【００６６】
時刻ｔ２２〜ｔ２３では、前周期で過電流が検出された結果、オン時間延長動作が無効とされ、オン時間Ｔｏｎが固定長に設定される様子が描写されている。従って、時刻ｔ２２〜ｔ２３では、インダクタ電流ＩＬがさほど増大することなく減少に転じている。
【００６７】
時刻ｔ２３〜ｔ２４では、過電流検出信号Ｓ３がハイレベルに立ち上がる前に最小オフ時間ＭＩＮＯＦＦが経過してしまった結果、過電流保護動作が正常に機能せず、オフ時間Ｔｏｆｆの延長が間に合わなかった様子が描写されている。
【００６８】
時刻ｔ２４〜ｔ２５では、前周期で過電流が検出されなかった結果、オン時間延長動作が無効とされず、オン時間Ｔｏｎが最大オン時間ＭＡＸＯＮまで延長される様子が描写されている。従って、時刻ｔ２４〜ｔ２５では、インダクタ電流ＩＬが閾値電流Ｉｔｈを大きく上回るレベルまで増大している。
【００６９】
時刻ｔ２５以降においても、時刻ｔ２１〜ｔ２５と同様の挙動が繰り返される。なお、図５では、２周期に１回、過電流を正しく検出することができているが、これは何ら保証された動作ではなく、インダクタ電流ＩＬがいくら大きくなっても、Ｔｄ１＞ＭＩＮＯＦＦである限り、過電流の未検出状態が継続する場合は十分にあり得る。このような過電流の未検出状態が続くと、最大オン時間ＭＡＸＯＮと最小オフ時間ＭＩＮＯＦＦが交互に繰り返されることになるので、インダクタ電流ＩＬが際限なく増大してしまい、素子の破壊や発煙・発火などの重大な不具合を招くおそれがあった。
【００７０】
なお、過電流検出コンパレータ１９１の駆動電流を増大すれば、回路遅延時間Ｔｄ１及びＴｄ２を短縮することは可能である。しかしながら、このような対策は、過電流検出コンパレータ１９１の低消費電力化と逆行する形になるので、最善の策とは言えなかった。
【００７１】
図６は、過電流保護部１９の第２構成例を示す図である。第２構成例の過電流保護部１９は、先に説明した第１構成例の改良型であり、Ｄフリップフロップ１９Ａと、ＡＮＤゲート１９Ｂと、ＮＯＲゲート１９Ｃと、最小オフ時間延長部１９Ｘを追加した点に特徴を有する。そこで、第１構成例と同様の部分については、図２と同一の符号を付すことで重複した説明は割愛し、以下では第２構成例の特徴部分についてのみ重点的な説明を行う。
【００７２】
Ｄフリップフロップ１９Ａは、クロック端に入力される反転マスク信号Ｓ２Ｂの立上がりエッジで、データ端（Ｄ）に入力されるオン時間延長無効信号Ｓ６をラッチし、反転出力端（ＱＢ）から最小オフ時間延長信号Ｓａ（オン時間延長無効信号Ｓ６の反転ラッチ信号）を出力する。
【００７３】
なお、先出のＲＳフリップフロップ１９２と、第２構成例で追加されたＤフリップフロップ１９Ａは、過電流検出信号Ｓ３をラッチして最小オフ時間延長信号Ｓａを生成するラッチ部として機能する。
【００７４】
ＡＮＤゲート１９Ｂは、第１入力端（反転形式）に入力されるオン信号Ｓ１と、第２入力端（反転形式）に入力されるマスク信号Ｓ２との論理積演算により、ＡＮＤ信号Ｓｂを生成し、これをＲＳフリップフロップ１９２のセット端（Ｓ）に出力する。つまり、ＲＳフリップフロップ１９２のセット端（Ｓ）には、反転マスク信号Ｓ２Ｂに代えてＡＮＤ信号Ｓｂが入力されている。なお、ＡＮＤ信号Ｓｂは、オン信号Ｓ１とマスク信号Ｓ２の双方がローレベルである場合にハイレベルとなり、その余の場合にローレベルとなる。
【００７５】
ＮＯＲゲート１９Ｃは、第１入力端（反転形式）に入力されるオン時間延長無効信号Ｓ６と、第２入力端に入力される最小オフ時間延長信号Ｓａとの否定論理和演算により、ＮＯＲ信号Ｓｃを生成し、これをＡＮＤゲート１９５に出力する。つまり、ＡＮＤゲート１９５には、オン時間延長無効信号Ｓ６に代えてＮＯＲ信号Ｓｃが入力されている。なお、ＮＯＲ信号Ｓｃは、オン時間延長無効信号Ｓ６がハイレベルであって最小オフ時間延長信号Ｓａがローレベルである場合にハイレベルとなり、その余の場合にローレベルとなる。
【００７６】
最小オフ時間延長部１９Ｘは、最小オフ時間延長信号Ｓａに応じて最小オフ時間ＭＩＮＯＦＦを延長するようにドライバ１３を制御する。具体的に述べると、最小オフ時間延長信号Ｓａがローレベルであるときには、最小オフ時間ＭＩＮＯＦＦが通常時の長さ（ＭＩＮＯＦＦ１：例えば１５０ｎｓ）に設定される一方、最小オフ時間延長信号Ｓａがハイレベルであるときには、最小オフ時間ＭＩＮＯＦＦが延長時の長さ（ＭＩＮＯＦＦ２：例えば３００ｎｓ）に設定される。
【００７７】
図７は、第２構成例における過電流検出動作の改善例を示すタイムチャートであり、上から順番に、インダクタ電流ＩＬ、スイッチ電圧ＳＷ、オン時間延長無効信号Ｓ６、最小オフ時間延長信号Ｓａ、マスク信号Ｓ２、及び、過電流検出信号Ｓ３が描写されている。
【００７８】
図７の例では、最大オン時間ＭＡＸＯＮ中にインダクタ電流ＩＬが閾値電流Ｉｔｈを上回った後、最小オフ時間ＭＩＮＯＦＦ１の経過後に過電流検出信号Ｓ３がハイレベルに立ち上がっており、その立上りエッジでオン時間延長無効信号Ｓ６がローレベルにリセットされている（白抜き矢印Ｘを参照）。なお、出力地絡に起因してオン信号Ｓ１がハイレベルに張り付いている間、ＡＮＤ信号Ｓｂがローレベルに維持されるので、オン時間延長無効信号Ｓ６がマスク信号Ｓ２の立下りエッジでハイレベルにセットされることはない。その結果、次周期のオン時間延長動作が無効となり、オン時間Ｔｏｎが固定長に設定されるので、不要なオン時間延長動作による過電流の助長を速やかに解消することができる。
【００７９】
また、図７の例では、続くマスク信号Ｓ２の立下りエッジで最小オフ時間延長信号Ｓａがハイレベルにラッチされている（白抜き矢印Ｙを参照）。その結果、オフ時間Ｔｏｆｆの最小値がＭＩＮＯＦＦ１からＭＩＮＯＦＦ２に延長されるので、過電流検出信号Ｓ３の立ち上がりが最小オフ時間ＭＩＮＯＦＦ２の経過前に間に合うようになる。従って、オフ時間Ｔｏｆｆは、過電流検出信号Ｓ３がローレベルに立ち下がるまで延長されるので、インダクタ電流ＩＬを閾値電流Ｉｔｈまで引き下げることが可能となる。
【００８０】
上記したように、第２構成例の過電流保護部１９は、過電流検出信号Ｓ３がハイレベルに立ち上がったときにはこれがローレベルに立ち下がるまでオフ時間Ｔｏｆｆを継続させるという従来の過電流保護動作に加え、過電流検出信号Ｓ３のラッチ出力を用いてオン時間延長動作の無効化と最小オフ時間の延長を行う構成とされている。このような構成であれば、過電流保護部１９を有効に機能させるための条件として、（Ｔｄ２−Ｔｄ１）＞０という関係を満足すれば足りるようになる。従って、下側スイッチ電圧ＳＷＬの検出時間（オフ時間Ｔｏｆｆ）が短い高デューティアプリケーションへの適用に際しても、適切な過電流保護を行うことが可能となり、延いては、高デューティアプリケーションから低デューティアプリケーションまで、幅広い用途において適切な過電流保護を実現することが可能となる。また、スイッチング駆動の高周波化に対しても、技術ハードルがなくなる。
【００８１】
＜過電流保護部（第３構成例）＞
ところで、先出の第２構成例では、過電流が検出されてオン時間延長動作が無効になると、その後に過電流が解消された場合であっても、帰還電圧ＦＢが基準電圧ＲＥＦ２を上回るレベルに復帰してオン信号Ｓ１がローレベルに立ち下がるまで、オン時間延長動作の無効が解除されることはない。
【００８２】
しかしながら、例えば入出力電圧差が小さい高デューティアプリケーションでは、オン時間延長動作が無効になっていると、固定長のオン時間Ｔｏｎ中における出力電圧ＯＵＴの上昇量が小さ過ぎて、帰還電圧ＦＢが基準電圧ＲＥＦ２を上回るレベルまで復帰せず、いつまで経ってもオン時間延長動作の無効を解除することができない状態（いわゆるデッドロックモード）に陥るおそれがあった。
【００８３】
図８は、過電流保護部１９の第３構成例を示す図である。第２構成例の過電流保護部１９は、先に説明した第２構成例の改良型であり、タイマ部１９Ｄと、ＯＲゲート１９Ｅとを追加した点に特徴を有する。そこで、第２構成例と同様の部分については、図６と同一の符号を付すことで重複した説明は割愛し、以下では第３構成例の特徴部分についてのみ重点的な説明を行う。
【００８４】
タイマ部１９Ｄは、クロック信号（不図示）のパルス数をカウントし、そのカウント値が所定値（例えば１６パルス）に達した時点でタイマ信号Ｓｄにハイレベルのトリガパルスを生成する。タイマ部１９Ｄのカウント値は、最小オフ時間延長信号Ｓａの立上りエッジ、または、反転ＮＡＮＤ信号Ｓ４Ｂの立上りエッジでゼロ値にリセットされる。
【００８５】
つまり、タイマ部１９Ｄは、オン信号Ｓ１がハイレベル（出力低下時の論理レベル）であり、最小オフ時間延長信号Ｓａがハイレベル（過電流検出時の論理レベル）であり、かつ、過電流検出信号Ｓ３がローレベル（過電流未検出時の論理レベル）である状態が所定時間Ｔｘに亘って継続したときに、オン時間延長部１９６の無効を解除するためのタイマ信号Ｓｄを生成する。
【００８６】
ＯＲゲート１９Ｅは、ＡＮＤ信号Ｓｂとタイマ信号Ｓｄとの論理和演算により、ＯＲ信号Ｓｅを生成し、これをＲＳフリップフロップ１９２のセット端（Ｓ）に出力する。つまり、ＲＳフリップフロップ１９２のセット端（Ｓ）には、ＡＮＤ信号Ｓｂに代えてＯＲ信号Ｓｅが入力されている。ＯＲ信号Ｓｅは、ＡＮＤ信号Ｓｂとタイマ信号Ｓｄの少なくとも一方がハイレベルである場合にハイレベルとなり、その余の場合にローレベルとなる。
【００８７】
図９は、第３構成例におけるＯＣＰタイマ解除動作の一例を示すタイムチャートであって、上から順に、インダクタ電流ＩＬ、スイッチ電圧ＳＷ、出力電圧ＯＵＴ、オン信号Ｓ１、過電流検出信号Ｓ３、タイマ信号Ｓｄ、オン時間延長無効信号Ｓ６、及び、最小オフ時間延長信号Ｓａが描写されている。
【００８８】
図９に示したように、出力電圧ＯＵＴが目標値Ｖｔａｒｇｅｔを下回っており（Ｓ１＝Ｈ）、ＯＣＰラッチが掛かっており（Ｓａ＝Ｈ）、かつ、ＯＣＰが検出されていない状態（Ｓ３＝Ｌ）が所定時間Ｔｘに亘って継続した場合、タイマ信号Ｓｄにハイレベルのトリガパルスが生成されるので、ＯＣＰラッチが解除（Ｓ６＝Ｌ→Ｈ）される。従って、オン時間延長動作が強制的に有効とされるので、この時点で出力地絡等の異常が解消されていれば、出力電圧ＯＵＴを目標値Ｖｔａｒｇｅｔまで復帰させることが可能となる。一方、出力地絡等の異常が解消されていなければ、過電流検出信号Ｓ３が再びハイレベルに立ち上がるので、過電流保護と出力復帰を繰り返すヒカップ動作が行われる。
【００８９】
＜テレビへの適用＞
図１０は、先述のスイッチング電源装置１を搭載したテレビの一構成例を示すブロック図である。また、図１１Ａ〜図１１Ｃは、それぞれ、先述のスイッチング電源装置１を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＡは、チューナ部Ａ１と、デコーダ部Ａ２と、表示部Ａ３と、スピーカ部Ａ４と、操作部Ａ５と、インタフェイス部Ａ６と、制御部Ａ７と、電源部Ａ８と、を有する。
【００９０】
チューナ部Ａ１は、テレビＡに外部接続されるアンテナＡ０で受信された受信信号から所望チャンネルの放送信号を選局する。
【００９１】
デコーダ部Ａ２は、チューナＡ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ａ２は、インタフェイス部Ａ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
【００９２】
表示部Ａ３は、デコーダ部Ａ２で生成された映像信号を映像として出力する。
【００９３】
スピーカ部Ａ４は、デコーダ部Ａ２で生成された音声信号を音声として出力する。
【００９４】
操作部Ａ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ａ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
【００９５】
インタフェイス部Ａ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
【００９６】
制御部Ａ７は、上記各部Ａ１〜Ａ６の動作を統括的に制御する。制御部Ａ７としては、ＣＰＵ［central processing unit］などを用いることができる。
【００９７】
電源部Ａ８は、上記各部Ａ１〜Ａ７に電力供給を行う。電源部Ａ８としては、先述のスイッチング電源装置１を好適に用いることができる。
【００９８】
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００９９】
本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、ＢＤレコーダ／プレーヤ、セットトップボックスなど、種々の電子機器に搭載される電源として利用することが可能である。
【符号の説明】
【０１００】
１    スイッチング電源装置
１０    半導体装置（スイッチング電源ＩＣ）
１１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３    ドライバ
１４    ＲＳフリップフロップ
１５    オン時間設定部
１６    メインコンパレータ
１７    基準電圧生成部
１８    リップルインジェクション部
１９    過電流保護部
１９１    過電流検出コンパレータ
１９２    ＲＳフリップフロップ
１９３    ＮＡＮＤゲート
１９４、１９５    ＡＮＤゲート
１９６    オン時間延長部
１９７、１９８    ＩＮＶゲート
１９Ａ    Ｄフリップフロップ
１９Ｂ    ＡＮＤゲート
１９Ｃ    ＮＯＲゲート
１９Ｄ    タイマ部
１９Ｅ    ＯＲゲート
１９Ｘ    最小オフ時間延長部
Ｌ１    インダクタ
Ｒ１、Ｒ２    抵抗
Ｃ１    キャパシタ
Ｔ１〜Ｔ３    外部端子
Ａ    テレビ
Ａ０    アンテナ
Ａ１    チューナ部
Ａ２    デコーダ部
Ａ３    表示部
Ａ４    スピーカ部
Ａ５    操作部
Ａ６    インタフェイス部
Ａ７    制御部
Ａ８    電源部
【図１】
2014150675.tif 000003
【図２】
2014150675.tif 000004
【図３】
2014150675.tif 000005
【図４】
2014150675.tif 000006
【図５】
2014150675.tif 000007
【図６】
2014150675.tif 000008
【図７】
2014150675.tif 000009
【図８】
2014150675.tif 000010
【図９】
2014150675.tif 000011
【図１０】
2014150675.tif 000012
【図１１Ａ】
2014150675.tif 000013
【図１１Ｂ】
2014150675.tif 000014
【図１１Ｃ】
2014150675.tif 000015
【図１２】
2014150675.tif 000016