(57)【要約】【課題】可動電極が上下に動作しにくかったり、可動電極の動作の遅延が生じたりすることを抑制する。【解決手段】インダクタ装置ＩＤは、絶縁層ＩＮＳＬ１、インダクタＩＮＤ、固定電極ＦＥＬ、及び可動電極ＭＥＬを備えている。インダクタＩＮＤは、絶縁層ＩＮＳＬ１上に形成されている。固定電極ＦＥＬは、平面視でインダクタＩＮＤと重ならない位置に設けられている。可動電極ＭＥＬは、平面視でインダクタＩＮＤ及び固定電極ＦＥＬと重なっており、かつ、インダクタＩＮＤ及び固定電極ＦＥＬから離れている。そして可動電極ＭＥＬは第１開口ＯＰ１を有している。【選択図】図１
2014150152.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上に形成されたインダクタと、
平面視で前記インダクタと重ならない位置に設けられた固定電極と、
平面視で前記インダクタ及び前記固定電極と重なっており、かつ前記インダクタ及び前記固定電極と離れており、第１開口を有する可動電極と、
を備えるインダクタ装置。
【請求項２】
請求項１に記載のインダクタ装置において、
平面視において、前記第１開口は、前記インダクタと同心の円又は多角形の縁に沿って形成されているインダクタ装置。
【請求項３】
請求項２に記載のインダクタ装置において、
平面視において前記第１開口は多重に形成されているインダクタ装置。
【請求項４】
請求項２に記載のインダクタ装置において、
前記可動電極は、前記インダクタの中心と重なる第２開口を有しているインダクタ装置。
【請求項５】
基板と、
前記基板上に形成された半導体素子と、
前記基板上及び前記半導体素子上に形成された多層配線層と、
前記多層配線層のいずれかの配線層に形成されたインダクタと、
前記多層配線層のいずれかの配線層に形成され、平面視で前記インダクタと重なっていない固定電極と、
前記多層配線層の上方に位置し、平面視で前記インダクタ及び前記固定電極と重なっており、第１開口を有する可動電極と、
を備える半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記多層配線層に形成された電極パッドを備え、
前記インダクタ及び前記固定電極は、前記電極パッドと同一層に形成されている半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
平面視において、前記第１開口は、前記インダクタと同心の円又は多角形の縁に沿って形成されている半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
平面視において前記第１開口は多重に形成されている半導体装置。
【請求項９】
請求項７に記載の半導体装置において、
前記可動電極は、前記インダクタの中心と重なる第２開口を有している半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ装置及び半導体装置に関し、例えばインダクタンス値が可変なインダクタ装置及び半導体装置に適用可能な技術である。
【背景技術】
【０００２】
インダクタはアナログ回路、例えば無線通信回路を構成する上で重要な素子である。近年は、複数の周波数帯に対応する無線通信回路が望まれている。このような無線通信回路を実現するためには、インダクタのインダクタンス値を可変にすることが望まれる。これに対して、例えば非特許文献１には、インダクタの上方に配置した導体板を上下方向に移動させることにより、インダクタのインダクタンス値を変えることができる、と記載されている。
【０００３】
また特許文献１には、以下の技術が記載されている。まず。基板上に絶縁層を形成し、この絶縁層上にインダクタ及び固定電極を形成する。そしてインダクタ及び固定電極を覆うように、可動電極を配置する。可動電極の端部は、基板に向けて折り曲げられ、基板に固定されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２０４１３９号公報
【非特許文献】
【０００５】
【非特許文献１】岡田健一他２名、"MEMS可変インダクタを用いたリコンフィギュラブルRF回路技術"、電子情報通信学会、信学技報ED2005-116 OME2005-42
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の技術において、インダクタのインダクタンス値は、可動電極とインダクタの距離によって定まる。このため、可動電極とインダクタの距離は高い精度で制御される必要がある。しかし、導体板のように板形状である場合、空気抵抗によりアクチュエータで上下に動作しにくかったり、動作の遅延が生じたりする。これらの動作不良や遅延により可変インダクタの制御に関して不具合がおき回路特性が劣化する。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、可動電極は、平面視でインダクタ及び固定電極と重なっている。そして可動電極は、第１開口を有している。
【発明の効果】
【０００８】
前記一実施の形態によれば、可動電極が上下に動作しにくかったり、可動電極の動作の遅延が生じたりすることを抑制できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係るインダクタ装置の構成を示す断面図である。
【図２】インダクタ装置の平面図である。
【図３】第１開口の平面レイアウトを説明するための図である。
【図４】インダクタ装置の製造方法の一例を説明する図である。
【図５】インダクタ装置の製造方法の一例を説明する図である。
【図６】図３の変形例を示す平面図である。
【図７】図３の変形例を示す平面図である。
【図８】第２の実施形態に係るインダクタ装置の構成を示す平面図である。
【図９】第２の実施形態に係るインダクタ装置の構成を示す平面図である。
【図１０】第２の実施形態に係るインダクタ装置の構成を示す平面図である。
【図１１】第３の実施形態に係る半導体装置の構成を示す断面図である。
【図１２】半導体装置が有する回路の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係るインダクタ装置ＩＤの構成を示す断面図である。図２は、インダクタ装置ＩＤの平面図である。なお、図２において、インダクタ装置ＩＤの構成の一部は、説明のため破断されている。また図１は、図２のＡ−Ａ´断面に対応している。本実施形態に係るインダクタ装置ＩＤは、絶縁層ＩＮＳＬ１、インダクタＩＮＤ、固定電極ＦＥＬ、及び可動電極ＭＥＬを備えている。インダクタＩＮＤは、絶縁層ＩＮＳＬ１上に形成されている。固定電極ＦＥＬは、平面視でインダクタＩＮＤと重ならない位置に設けられている。可動電極ＭＥＬは、平面視でインダクタＩＮＤ及び固定電極ＦＥＬと重なっており、かつ、インダクタＩＮＤ及び固定電極ＦＥＬから離れている。そして可動電極ＭＥＬは第１開口ＯＰ１を有している。このため、可動電極ＭＥＬを動かすときに、可動電極ＭＥＬに加わる空気抵抗は小さくなる。従って、可動電極が上下に動作しにくかったり、可動電極の動作の遅延が生じたりすることを抑制できる。以下、詳細に説明する。
【００１２】
まず、図１を用いてインダクタ装置ＩＤの構成を説明する。基板ＳＵＢは、例えばシリコンなどの半導体基板である。ただし基板ＳＵＢはガラスや樹脂などの絶縁性の基板であってもよい。この場合、絶縁層ＩＮＳＬ１は不要となる。すなわち基板ＳＵＢが絶縁層ＩＮＳＬ１の代替となる。
【００１３】
絶縁層ＩＮＳＬ１は、例えば酸化シリコン膜であるが、窒化シリコン膜など他の絶縁膜であってもよい。絶縁層ＩＮＳＬ１は、例えば熱酸化法によって形成されているが、堆積法又は塗布法によって形成されていても良い。
【００１４】
インダクタＩＮＤ及び固定電極ＦＥＬは、いずれも絶縁層ＩＮＳＬ１上に形成されている。インダクタＩＮＤ及び固定電極ＦＥＬは、同一工程で形成されているため、互いに同一の材料、例えばＣｕ又はＡｌによって形成されている。
【００１５】
インダクタＩＮＤの一部（ただし中心を除く）は、絶縁層ＩＮＳＬ２で覆われている。絶縁層ＩＮＳＬ２は、例えば窒化シリコン膜又は酸化シリコン膜であり、ＣＶＤ法などの堆積法又は塗布法によって形成されている。絶縁層ＩＮＳＬ２の上には、配線ＩＮＣ１が形成されている。配線ＩＮＣ１の一端は、インダクタＩＮＤの中心に接続しており、配線ＩＮＣ１の他端は平面視でインダクタＩＮＤの外に位置している。すなわちインダクタＩＮＤの中心は、配線ＩＮＣ１によってインダクタＩＮＤの外に引き出されている。配線ＩＮＣ１は、例えばＣｕ又はＡｌによって形成されている。
【００１６】
インダクタＩＮＤ、固定電極ＦＥＬ、絶縁層ＩＮＳＬ２、及び配線ＩＮＣ１は、絶縁層ＩＮＳＬ３によって覆われている。絶縁層ＩＮＳＬ３は、例えば窒化シリコン膜又は酸化シリコン膜である。
【００１７】
可動電極ＭＥＬは、金属膜などの導体膜によって形成されている。可動電極ＭＥＬを構成する材料は、例えばＣｕ、Ｎｉ、又はＡｌであるが、他の材料であっても良い。可動電極ＭＥＬの断面形状は、略台形の底辺を除いた形状となっている。言い換えると、可動電極ＭＥＬは、導体板のうち互いに対向する両端を、基板ＳＵＢに向けて折り曲げ、かつその両端を基板ＳＵＢに固定した形状を有している。なお、可動電極ＭＥＬの両端の少なくとも一方は、可動電極ＭＥＬに駆動信号（電圧）を印加するための接続部ＣＮＣとなっている。そして、可動電極ＭＥＬは、駆動信号が印加されていない状態では絶縁層ＩＮＳＬ３から離れている。
【００１８】
また、上記したように、可動電極ＭＥＬには第１開口ＯＰ１が形成されている。第１開口ＯＰ１の平面レイアウトについては後述する。
【００１９】
次に、図２を用いてインダクタ装置ＩＤの構成を説明する。本図に示す例において、固定電極ＦＥＬは絶縁層ＩＮＳＬ１上に複数設けられている。複数の固定電極ＦＥＬは、平面視で可動電極ＭＥＬの中心を基準に線対称又は点対称な位置に配置されているのが好ましい。このようにすると、固定電極ＦＥＬと可動電極ＭＥＬとの間に生じる力は、可動電極ＭＥＬに対して均等に近い状態で加わる。
【００２０】
また、絶縁層ＩＮＳＬ１上には電極ＥＬ１，ＥＬ２，ＥＬ３，ＥＬ４が設けられている。電極ＥＬ１，ＥＬ２，ＥＬ３，ＥＬ４は、各種の信号をインダクタ装置ＩＤに接続するための端子であり、いずれも平面視でインダクタＩＮＤ、固定電極ＦＥＬ、及び接続部ＣＮＣよりも基板ＳＵＢの縁の近くに位置している。そして電極ＥＬ１はインダクタＩＮＤの外周側の端部に接続しており、電極ＥＬ２は配線ＩＮＣ１を介してインダクタＩＮＤの中心側の端部に接続している。電極ＥＬ３は接続部ＣＮＣに接続しており、電極ＥＬ４は固定電極ＦＥＬに接続している。
【００２１】
なお、電極ＥＬ１，ＥＬ４、及びこれらに接続する配線は、例えばインダクタＩＮＤ及び固定電極ＦＥＬと同一工程で形成されている。電極ＥＬ３及びこれに接続する配線は、例えば可動電極ＭＥＬと同一工程で形成されている。また電極ＥＬ２及び配線ＩＮＣ１は、上記した工程とは異なる工程で形成されている。
【００２２】
図３は、第１開口ＯＰ１の平面レイアウトを説明するための図である。第１開口ＯＰ１は、可動電極ＭＥＬに設けられている。本図に示す例では、第１開口ＯＰ１は、インダクタＩＮＤと重なる位置に設けられている。詳細には、第１開口ＯＰ１は、インダクタＩＮＤと同心の多角形（好ましくは正多角形：本図に示す例では正方形）の縁に沿って設けられている。ただし、この多角形の縁の一部は第１開口ＯＰ１になっておらず、第１開口ＯＰ１の内側の領域を指示するための支持部ＢＮＤになっている。具体的には、支持部ＢＮＤは多角形の各辺の中心に設けられている。
【００２３】
また本図に示す例では、第１開口ＯＰ１は多重に設けられている。各周の第１開口ＯＰ１が形成する多角形は、互いに相似（本図に示す例では正方形又は長方形などの四角形）であってもよいし、少なくとも一つは他と異なる形状であっても良い。
【００２４】
次に、図４及び図５を用いて、インダクタ装置ＩＤの製造方法の一例を説明する。
【００２５】
まず、図４（ａ）に示すように、基板ＳＵＢの上に絶縁層ＩＮＳＬ１を形成する。上記したように、絶縁層ＩＮＳＬ１は、例えば熱酸化法、堆積法、又は塗布法によって形成される。次いで、絶縁層ＩＮＳＬ１上に導電膜を形成する。この導電膜は、例えばＣＶＤ法、スパッタリング法、蒸着法、又は塗布法によって形成される。次いで、この導電膜上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして導電膜をエッチングする。これにより、絶縁層ＩＮＳＬ１上には、インダクタＩＮＤ、固定電極ＦＥＬ、電極ＥＬ１，ＥＬ４、インダクタＩＮＤと電極ＥＬ１を接続する配線、及び固定電極ＦＥＬと電極ＥＬ４を接続する配線が形成される。その後、レジストパターンを除去する。
【００２６】
次に図４（ｂ）に示すように、絶縁層ＩＮＳＬ１上、インダクタＩＮＤ、固定電極ＦＥＬ、電極ＥＬ１，ＥＬ４、及び各配線上に、絶縁層ＩＮＳＬ２を形成する。絶縁層ＩＮＳＬ２は、例えば堆積法、又は塗布法によって形成される。次いで、絶縁層ＩＮＳＬ２上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁層ＩＮＳＬ２のうち不要な部分を除去する。その後、レジストパターンを除去する。次いで、配線ＩＮＣ１及び電極ＥＬ２を形成する。配線ＩＮＣ１及び電極ＥＬ２は、例えばマスクを使った蒸着法により、所望のパターンに形成される。ただし、レジストパターンを用いたエッチング法により、所望のパターンに形成されても良い。
【００２７】
次に図４（ｃ）に示すように、絶縁層ＩＮＳＬ１上、インダクタＩＮＤ、固定電極ＦＥＬ、電極ＥＬ１，ＥＬ２，ＥＬ４、及び各配線上に、絶縁層ＩＮＳＬ３を形成する。絶縁層ＩＮＳＬ２は、例えば堆積法、又は塗布法によって形成される。次いで、絶縁層ＩＮＳＬ２上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして絶縁層ＩＮＳＬ２のうち不要な部分、例えば接続部ＣＮＣが形成されるべき部分、及び電極ＥＬ１，ＥＬ２，ＥＬ４上の部分を除去する。その後、レジストパターンを除去する。
【００２８】
次に図５（ａ）に示すように、平面視でインダクタＩＮＤ及び固定電極ＦＥＬと重なる領域の上に、犠牲絶縁膜ＳＩＮＳを形成する。犠牲絶縁膜ＳＩＮＳは、絶縁層ＩＮＳＬ１及び絶縁層ＩＮＳＬ３とエッチング選択比が取れる材料により形成される。次いで、犠牲絶縁膜ＳＩＮＳのうち不要な部分、接続部ＣＮＣが形成されるべき部分を除去する。
【００２９】
次いで図５（ｂ）に示すように、犠牲絶縁膜ＳＩＮＳ上及び絶縁層ＩＮＳＬ１の上に導電膜を形成する。次いで、この導電膜の上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして導電膜を選択的に除去する。これにより、可動電極ＭＥＬ、接続部ＣＮＣ、電極ＥＬ３、及び接続部ＣＮＣと電極ＥＬ３を接続する配線が形成される。
【００３０】
その後、レジストパターンを除去し、さらに犠牲絶縁膜ＳＩＮＳをウェットエッチング法を用いて除去する。このようにして、インダクタ装置ＩＤは形成される。
【００３１】
次に、本実施形態の効果について説明する。本実施形態によれば、可動電極ＭＥＬは、平面視でインダクタＩＮＤと重なっている。このため、インダクタＩＮＤに電流を流したとき、可動電極ＭＥＬに渦電流が発生する。従って、インダクタＩＮＤと可動電極ＭＥＬの距離意よって、インダクタＩＮＤのインダクタンス値は変化する。そして、電極ＥＬ３と電極ＥＬ４の間に電圧を印加することにより、インダクタＩＮＤと可動電極ＭＥＬの距離は変化する。従って、電極ＥＬ３と電極ＥＬ４の間に適切な電圧を印加することにより、インダクタＩＮＤのインダクタンス値を所望する値に設定することができる。
【００３２】
また、可動電極ＭＥＬには第１開口ＯＰ１が形成されているため、可動電極ＭＥＬを動かすときに、可動電極ＭＥＬに加わる空気抵抗は小さくなる。従って、可動電極ＭＥＬが上下に動作しにくかったり、可動電極ＭＥＬの動作の遅延が生じたりすることを抑制できる。
【００３３】
また、第１開口ＯＰ１は、インダクタＩＮＤと同心の多角形の縁に沿って設けられている。このため、可動電極ＭＥＬに発生する渦電流が第１開口ＯＰ１に妨げられることを抑制できる。従って、第１開口ＯＰ１を形成しても可動電極ＭＥＬによるインダクタンス値の調整能力は低下しにくい。
【００３４】
また、第１開口ＯＰ１は多重に設けられている。従って、可動電極ＭＥＬを動かすときに、可動電極ＭＥＬに加わる空気抵抗はさらに小さくなる。
【００３５】
なお、第１開口ＯＰ１の平面レイアウトは、本図に示す例に限定されない。例えば図６に示すように、第１開口ＯＰ１は正八角形の縁に沿って設けられていてもよい。また図７に示すように、円周に沿って設けられていても良い。
【００３６】
（第２の実施形態）
図８，９，１０は、第２の実施形態に係るインダクタ装置ＩＤの構成を示す平面図である。本実施形態に係るインダクタ装置ＩＤは、第２開口ＯＰ２を有している点を除いて、第１の実施形態に係るインダクタ装置ＩＤと同様の構成である。第２開口ＯＰ２は、第１開口ＯＰ１と同じタイミングで形成されており、平面視でインダクタＩＮＤの中心と重なっている。
【００３７】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第２開口ＯＰ２を設けているため、可動電極ＭＥＬが動くときに可動電極ＭＥＬに加わる抵抗をさらに小さくすることができる。また、第２開口ＯＰ２はインダクタＩＮＤの中心と重なっているため、第２開口ＯＰ２を形成しても、可動電極ＭＥＬに渦電流が生じにくくなることを抑制できる。
【００３８】
（第３の実施形態）
図１１は、第３の実施形態に係る半導体装置ＳＤの構成を示す断面図である。本実施形態に係る半導体装置ＳＤは、基板ＳＵＢ、トランジスタＴｒ（半導体素子）、多層配線層ＭＩＮＣ、インダクタＩＮＤ、固定電極ＦＥＬ、及び可動電極ＭＥＬを備えている。基板ＳＵＢは半導体基板である。トランジスタＴｒは基板ＳＵＢに形成されている。インダクタＩＮＤ、固定電極ＦＥＬ、及び可動電極ＭＥＬの相対位置、及び可動電極ＭＥＬに形成された開口（第１開口ＯＰ１、第２開口ＯＰ２）のレイアウトについては、第１の実施形態又は第２の実施形態に示したインダクタ装置ＩＤと同様である。
【００３９】
本実施形態において、固定電極ＦＥＬは多層配線層ＭＩＮＣのいずれかの配線層を用いて形成されており、インダクタＩＮＤも多層配線層ＭＩＮＣのいずれかの配線層に形成されている。本図に示す例では、固定電極ＦＥＬ及びインダクタＩＮＤは、いずれも同一の配線層、具体的には最上層の配線層に形成されている。この最上層の配線層には、電極パッドＥＬＰも形成されている。そして固定電極ＦＥＬ及びインダクタＩＮＤは、保護絶縁膜ＰＩＮＣによって被覆されている。保護絶縁膜ＰＩＮＣは、例えば窒化シリコン膜、酸窒化シリコン膜、又は酸化シリコン膜と窒化シリコン膜を積層した積層膜である。また、配線ＩＮＣ１も、多層配線層ＭＩＮＣのいずれかの配線層を用いて形成されている。本図に示す例では、配線ＩＮＣ１は、インダクタＩＮＤよりも下の配線層に位置しており、ビアＶＡを介してインダクタＩＮＤの中心側の端部に接続している。
【００４０】
半導体装置ＳＤは、可動電極ＭＥＬの動きを制御する制御回路ＣＮＴ（後述）を有している。この回路は、トランジスタＴｒを用いて形成されている。そして可動電極ＭＥＬ及び固定電極ＦＥＬは、多層配線層ＭＩＮＣを介して制御回路ＣＮＴに接続している。
【００４１】
また、可動電極ＭＥＬの接続部ＣＮＣは、導体ＭＴＬを介していずれかの電極パッドＥＬＰに接続されている。本図に示す例では、可動電極ＭＥＬの両端それぞれの接続部ＣＮＣは、いずれも導体ＭＴＬを介して電極パッドＥＬＰに接続されている。導体ＭＴＬは、例えば銅であり、保護絶縁膜ＰＩＮＣに形成された開口内に位置している。
【００４２】
本実施形態に係る半導体装置ＳＤの製造方法は、以下の通りである。まず、基板ＳＵＢに素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００４３】
次いで、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にトランジスタＴｒが形成される。なお、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗が形成される場合もある。
【００４４】
次いで、素子分離膜上及びトランジスタＴｒ上に、多層配線層ＭＩＮＣを形成する。このとき、電極パッドＥＬＰ、固定電極ＦＥＬ、及びインダクタＩＮＤも形成される。次いで、多層配線層ＭＩＮＣ上に、保護絶縁膜ＰＩＮＣを形成する。保護絶縁膜ＰＩＮＣには、電極パッドＥＬＰに位置する開口が形成される。
【００４５】
次いで、保護絶縁膜ＰＩＮＣ上に、可動電極ＭＥＬ及び導体ＭＴＬを形成する。可動電極ＭＥＬは、保護絶縁膜ＰＩＮＣ上に、第１の実施形態に示した犠牲絶縁膜ＳＩＮＳを形成することにより、形成される。
【００４６】
図１２は、半導体装置ＳＤが有する回路の一例を示す図である。本図に示す例において、インダクタＩＮＤは通信回路ＡＮＧの一部となっている。通信回路ＡＮＧは、アンテナＡＴＮに接続している。アンテナＡＴＮは、半導体装置ＳＤの外部に設けられている。そして、インダクタＩＮＤのインダクタンス値を変えることにより、通信回路ＡＮＧの通信周波数は変更される。
【００４７】
本実施形態によっても、第１又は第２の実施形態と同様の効果を得ることができる。また、インダクタＩＮＤ、インダクタＩＮＤを含む回路、固定電極ＦＥＬ、可動電極ＭＥＬ、及び制御回路ＣＮＴを一つの基板ＳＵＢを用いて形成することができる。
【００４８】
また、固定電極ＦＥＬ及びインダクタＩＮＤは、いずれも電極パッドＥＬＰが形成された配線層に形成されている。従って、固定電極ＦＥＬ及びインダクタＩＮＤと、可動電極ＭＥＬの距離を近づけることができる。
【００４９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５０】
ＡＮＧ 通信回路
ＡＴＮ アンテナ
ＢＮＤ 支持部
ＣＮＣ 接続部
ＣＮＴ 制御回路
ＥＬ１ 電極
ＥＬ２ 電極
ＥＬ３ 電極
ＥＬ４ 電極
ＥＬＰ 電極パッド
ＦＥＬ 固定電極
ＩＤ インダクタ装置
ＩＮＣ１ 配線
ＩＮＤ インダクタ
ＩＮＳＬ１ 絶縁層
ＩＮＳＬ２ 絶縁層
ＩＮＳＬ３ 絶縁層
ＭＥＬ 可動電極
ＭＩＮＣ 多層配線層
ＭＴＬ 導体
ＯＰ１ 第１開口
ＯＰ２ 第２開口
ＰＩＮＣ 保護絶縁膜
ＳＤ 半導体装置
ＳＩＮＳ 犠牲絶縁膜
ＳＵＢ 基板
Ｔｒ トランジスタ
ＶＡ ビア
【図１】
2014150152.tif 000003
【図２】
2014150152.tif 000004
【図３】
2014150152.tif 000005
【図４】
2014150152.tif 000006
【図５】
2014150152.tif 000007
【図６】
2014150152.tif 000008
【図７】
2014150152.tif 000009
【図８】
2014150152.tif 000010
【図９】
2014150152.tif 000011
【図１０】
2014150152.tif 000012
【図１１】
2014150152.tif 000013
【図１２】
2014150152.tif 000014