(57)【要約】【課題】基板効果の影響を受け難い構成、構造を有する発光素子を提供する。【解決手段】発光素子１は、発光部、及び、発光部を駆動するための駆動回路を備え、駆動回路は、少なくとも、ｐチャネル型の電界効果トランジスタから成る駆動トランジスタＴＲDrv、画像信号書込みトランジスタＴＲSig及び発光制御トランジスタＴＲEL_C、並びに、（Ｄ）容量部Ｃ1から構成されており、駆動トランジスタＴＲDrv、画像信号書込みトランジスタＴＲSig、及び、発光制御トランジスタＴＲEL_Cは、それぞれ、ｐ型シリコン半導体基板１０に形成されたｎ型ウエル内に設けられており、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域２４と、駆動トランジスタＴＲDrvが形成されたｎ型ウエル１１とは、電気的に接続されている。【選択図】  図１
2014098779.tif 000002
【特許請求の範囲】
【請求項１】
発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
駆動回路は、少なくとも、
（Ａ）ｐチャネル型の電界効果トランジスタから成る駆動トランジスタ、
（Ｂ）ｐチャネル型の電界効果トランジスタから成る画像信号書込みトランジスタ、
（Ｃ）ｐチャネル型の電界効果トランジスタから成る発光制御トランジスタ、並びに、
（Ｄ）容量部、
から構成されており、
駆動トランジスタ、画像信号書込みトランジスタ、及び、発光制御トランジスタは、それぞれ、ｐ型シリコン半導体基板に形成されたｎ型ウエル内に設けられており、
駆動トランジスタの一方のソース／ドレイン領域と、駆動トランジスタが形成されたｎ型ウエルとは、電気的に接続されている発光素子。
【請求項２】
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続されており、
（Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
画像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいて、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ｃ−２）ゲート電極は、発光制御線に接続されており、
容量部の一端は、第２電流供給線に接続されている請求項１に記載の発光素子。
【請求項３】
第２容量部を更に備え、
容量部の一端は、第２容量部を介して第２電流供給線に接続されており、且つ、駆動トランジスタの一方のソース／ドレイン領域及び発光制御トランジスタの他方のソース／ドレイン領域に接続されている請求項２に記載の発光素子。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載の発光素子が、複数、２次元マトリクス状に配列されて成る表示装置。
【請求項５】
請求項４に記載の表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、発光素子、係る発光素子を備えた表示装置、及び、係り表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス素子（以下、単に、『有機ＥＬ素子』と略称する場合がある）を用いた有機エレクトロルミネッセンス表示装置（以下、単に、『有機ＥＬ表示装置』と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するものと考えられており、実用化に向けての開発、商品化が鋭意進められている。
【０００３】
有機ＥＬ表示装置は、発光部ＥＬ、及び、発光部ＥＬを駆動するための駆動回路を備えた発光素子を、複数、有する。例えば、３つのトランジスタ及び２つの容量部から構成された駆動回路を備えた発光素子の等価回路図を図１４に示す（例えば、特開２００８−２８７１４１参照）。ここで、駆動回路は、サンプリングトランジスタＴｒ1、ドライブトランジスタＴｒ2、スイッチングトランジスタＴｒ3、保持容量Ｃs、及び、補助容量Ｃsubから構成されている。これらのトランジスタはｐチャネル型である。駆動回路は、第１走査線ＷＳ、第２走査線ＤＳ及び信号線ＳＬに接続されている。そして、このような構成を有する有機ＥＬ表示装置にあっては、電源電圧を固定電源化することができ、有機ＥＬ表示装置の狭額縁化、長寿命化を達成することができる。また、ｐチャネル型トランジスタを使用することで、ｎチャネル型トランジスタを用いた駆動回路に比べて、トランジスタの特性バラツキが小さい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２８７１４１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特開２００８−２８７１４１に開示された技術において、駆動回路は薄膜トランジスタ（ＴＦＴトランジスタ）から構成されている。ここで、その代わりに、シリコン半導体基板に設けられた電界効果トランジスタ（ＦＥＴ）から駆動回路を構成する場合、基板効果（ソース領域Ｓとシリコン半導体基板との間の電位差によってトランジスタの閾値電圧が変化する現象）の影響を考慮しなくてはならない。ｐチャネル型のＭＯＳトランジスタにおける基板効果による閾値電圧変動後の閾値電圧Ｖ’thは、以下の式（１）で近似することができる。
【０００６】
Ｖ’th≒Ｖth（０）−γ（Ｖsb）1/2      （１）
【０００７】
ここで、
Ｖsb      ：ソース領域とシリコン半導体基板との間の電圧
Ｖth（０）：ソース領域とシリコン半導体基板との間の電圧が０ボルトのときの閾値電圧
γ        ：シリコン半導体基板のドーピングに依存する定数
である。
【０００８】
通常、ｐチャネル型のＭＯＳトランジスタにおいては、シリコン半導体基板に形成されたｎ型ウエルを共通の基板電位とする。基板電位は駆動回路で使用される最も高い電位に固定されている。ドライブトランジスタＴｒ2のソース領域Ｓの電位が一定である場合には、ソース領域Ｓとシリコン半導体基板（具体的には、ｎ型ウエル）との間の電圧Ｖsbも一定なので、基板効果は発生しない。然るに、特開２００８−２８７１４１に開示されているように、ドライブトランジスタＴｒ2の閾値電圧補正処理を行うと、閾値電圧補正期間と発光期間とでドライブトランジスタＴｒ2のソース領域Ｓの電位が異なるために、Ｖsbが変動し、発光部ＥＬの発光状態に対して基板効果の影響が生じる。
【０００９】
図５の画素回路の動作を表したタイミングチャートを用いて、以下、基板効果の影響を説明する。尚、図５において、「ＤＴＬ」を「ＳＬ」と読み替え、「ＳＣＬ」を「ＷＳ」と読み替え、「ＣＬEL_C」を「ＤＳ」と読み替える。また、ドライブトランジスタＴｒ2のソース領域Ｓの電位を「ソース電位（Ｓ）」で表し、ゲート電極の電位を「ゲート電位（Ｇ）」で表している。また、これらのトランジスタＴｒ1，Ｔｒ3をｐチャネル型トランジスタとしたので、これらのトランジスタは、第１走査線ＷＳ及び第２走査線ＤＳ及び信号線ＳＬにおける信号がローレベル（Ｌ）のときオン状態となり、ハイレベル（Ｈ）のときオフ状態となる。
【００１０】
図５中、時刻Ｔ4から時刻Ｔ5の間の閾値電圧補正期間においては、ドライブトランジスタＴｒ2のゲート電位（Ｇ）を基準電圧Ｖofsとして、ドライブトランジスタＴｒ2のソース領域Ｓを放電させる。このとき、ドライブトランジスタＴｒ2のソース電位（Ｓ）は、ドライブトランジスタＴｒ2がカットオフする電位まで低下する。理想的（基板効果が発生しない場合）には、ドライブトランジスタＴｒ2がカットオフするときのソース電位（Ｓ）は、
Ｖofs＋Ｖth（０）
である。然るに、実際には、基板効果が発生するので、ソース電位（Ｓ）の低下に伴い、以下の式（１）に示す通り閾値電圧のエンハンス化が進行し、ドライブトランジスタＴｒ2がカットオフした時点でのソース電位（Ｓ）は、
Ｖofs＋Ｖth（０）＋ΔＶth    （１）
となっている。ΔＶthは、基板効果による閾値電圧の変動分である。その後、時刻Ｔ8で発光動作に入るとき、スイッチングトランジスタＴｒ3がオン状態となり、ドライブトランジスタＴｒ2のソース電位（Ｓ）は電源電圧ＶCCまで上昇するが、この時のドライブトランジスタＴｒ2の閾値電圧は、Ｖsb＝０ボルトであるので、式（１）におけるΔＶthの値はゼロとなる。
【００１１】
以上に説明した動作をトランジスタの飽和電流式で表現すると、以下のとおりとなる。尚、２つのドライブトランジスタＴｒ2を想定し、これら２つのドライブトランジスタＴｒ2の閾値電圧Ｖth（０）のそれぞれを、Ｖth-1（０），Ｖth-2（０）、［但し、Ｖth-1（０）＜Ｖth-2］とする。また、閾値電圧補正のためにドライブトランジスタＴｒ2のゲート電極に印加される電圧であるゲート電位（Ｇ）をＶofsとする。
【００１２】
ここで、時刻Ｔ4において、スイッチングトランジスタＴｒ3をオフ状態にすると、ドライブトランジスタＴｒ2のソース領域Ｓが放電する結果、ソース電位（Ｓ）が低下し、ドライブトランジスタＴｒ2がカットオフする。そして、閾値電圧補正処理終了時点での２つのドライブトランジスタＴｒ2のソース電位（Ｓ）は、基板効果が無い場合、それぞれ、以下の式（２−１）、式（２−２）のとおりとなる。また、このときのゲート電極とソース領域Ｓとの間の電位差Ｖgs-1，Ｖgs-2は、式（２−１）、式（２−２）から、それぞれ、以下の式（３−１）、式（３−２）で表すことができる。
【００１３】
Ｖs-1 ＝Ｖoff＋Ｖth-1（０）    （２−１）
Ｖs-2 ＝Ｖoff＋Ｖth-2（０）    （２−２）
Ｖgs-1＝Ｖth-1（０）           （３−１）
Ｖgs-2＝Ｖth-2（０）           （３−２）
【００１４】
そして、この状態のまま発光動作に入ったとすると、発光部ＥＬへのドライブトランジスタＴｒ2のドレイン電流Ｉdsは、以下の式（４−１）、式（４−２）のとおりとなるが、式（３−１）、式（３−２）から、結局、ゼロとなり、閾値電圧のバラツキ、即ち、Ｖth-1（０）、Ｖth-2（０）のバラツキが補正（キャンセル）される。尚、「μ」は、ドライブトランジスタＴｒ2の実効的な移動度である。
【００１５】
Ｉds-1＝ｋ・μ・［Ｖgs-1−Ｖth-1（０）］2    （４−１）
Ｉds-2＝ｋ・μ・［Ｖgs-2−Ｖth-2（０）］2    （４−１）
【００１６】
ここで、
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
としたとき、
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
である。
【００１７】
一方、基板効果が発生する場合、閾値電圧補正処理の際に、基板効果の影響を受けるので、閾値電圧補正処理終了時点でのソース電位（Ｓ）は、以下の式（２−１’）、式（２−２’）で表わされる。
【００１８】
Ｖs-1’＝Ｖoff＋Ｖth-1（０）＋ΔＶth-1    （２−１’）
Ｖs-2’＝Ｖoff＋Ｖth-2（０）＋ΔＶth-2    （２−２’）
【００１９】
ここで、ΔＶth-1，ΔＶth-2は、それぞれ、基板効果による閾値電圧の変動分である。このときのＶgs-1，Ｖgs-2は、式（２−１’）、式（２−２’）から、それぞれ、以下の式（３−１’）、式（３−２’）で表わすことができる。
【００２０】
Ｖgs-1＝Ｖth-1（０）＋ΔＶth-1            （３−１’）
Ｖgs-2＝Ｖth-2（０）＋ΔＶth-2            （３−２’）
【００２１】
そして、この状態のまま発光動作に入ったとすると、発光部ＥＬへのドライブトランジスタＴｒ2のドレイン電流Ｉdsは、以下の式（４−１’）、式（４−２’）のとおりとなり、式（４−１）、式（４−２）とは異なり、ゼロとはならず、閾値電圧のバラツキが補正（キャンセル）されない。
【００２２】
Ｉds-1＝ｋ・μ・［Ｖgs-1−Ｖth-1（０）］2
＝ｋ・μ・［ΔＶth-1］2             （４−１’）
Ｉds-2＝ｋ・μ・［Ｖgs-2−Ｖth-2（０）］2
＝ｋ・μ・［ΔＶth-2］2             （４−２’）
【００２３】
ΔＩds＝Ｉds-1−Ｉds-2
＝ｋ・μ・｛［ΔＶth-1］2−［ΔＶth-2］2｝
【００２４】
即ち、閾値電圧補正処理を行っても、基板効果により、ΔＩds分だけ、ドレイン電流Ｉdsにバラツキが残る。そして、以上の結果として、画素毎の輝度バラツキが顕在化し、画面ユニフォーミティが損なわれるといった問題がある。
【００２５】
従って、本開示の目的は、基板効果の影響を受け難い構成、構造を有する発光素子、係る発光素子を備えた表示装置、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００２６】
上記の目的を達成するための本開示の発光素子は、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
駆動回路は、少なくとも、
（Ａ）ｐチャネル型の電界効果トランジスタから成る駆動トランジスタ、
（Ｂ）ｐチャネル型の電界効果トランジスタから成る画像信号書込みトランジスタ、
（Ｃ）ｐチャネル型の電界効果トランジスタから成る発光制御トランジスタ、並びに、
（Ｄ）容量部、
から構成されており、
駆動トランジスタ、画像信号書込みトランジスタ、及び、発光制御トランジスタは、それぞれ、ｐ型シリコン半導体基板に形成されたｎ型ウエル内に設けられており、
駆動トランジスタの一方のソース／ドレイン領域と、駆動トランジスタが形成されたｎ型ウエルとは、電気的に接続されている。
【００２７】
上記の目的を達成するための本開示の表示装置は、本開示の発光素子が、複数、２次元マトリクス状に配列されて成る。また、上記の目的を達成するための本開示の電子機器は、本開示の表示装置を備えている。
【発明の効果】
【００２８】
本開示の発光素子、本開示の表示装置を構成する発光素子、本開示の電子機器を構成する発光素子（以下、これらの発光素子を総称して、『本開示の発光素子等』と呼ぶ）にあっては、駆動トランジスタの一方のソース／ドレイン領域と駆動トランジスタが形成されたｎ型ウエルとは電気的に接続されている。それ故、駆動トランジスタの一方のソース／ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、ｎ型ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、基板効果（バックゲート効果あるいは基板バイアス効果とも呼ばれる）の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置あるいは電子機器の消費電力の増加を招くこともない。
【図面の簡単な説明】
【００２９】
【図１】図１は、実施例１の表示装置あるいは電子機器に備えられた表示装置における駆動回路を備えた発光素子の模式的な一部断面図である。
【図２】図２Ａ及び図２Ｂは、それぞれ、実施例１及び実施例２の表示装置あるいは電子機器に備えられた表示装置における駆動回路を構成する駆動トランジスタ及び画像信号書込みトランジスタの部分を抽出した模式的な一部断面図である。
【図３】図３は、実施例１の３Ｔｒ／２Ｃ駆動回路の等価回路図である。
【図４】図４は、実施例１の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図５】図５は、実施例１における駆動回路の動作を説明するためのタイミングチャートを模式的に示す図である。
【図６】図６Ａ、図６Ｂ、図６Ｃ及び図６Ｄは、実施例１における駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図７】図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ及び図７Ｅは、図６Ｄに引き続き、実施例１における駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８は、実施例３の４Ｔｒ／２Ｃ駆動回路の等価回路図である。
【図９】図９は、実施例３における駆動回路の動作を説明するためのタイミングチャートを模式的に示す図である。
【図１０】図１０Ａ、図１０Ｂ、図１０Ｃ及び図１０Ｄは、実施例３における駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１１】図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄは、図１０Ｄに引き続き、実施例１における駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１２】図１２Ａ、図１２Ｂ及び図１２Ｃは、図１１Ｄに引き続き、実施例１における駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３は、３Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１４】図１４は、従来の３つのトランジスタ及び２つの容量部から構成された駆動回路を備えた発光素子の等価回路図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の発光素子、本開示の表示装置、本開示の電子機器、全般に関する説明
２．実施例１（本開示の発光素子、本開示の表示装置及び本開示の電子機器。３Ｔｒ／２Ｃ駆動回路）
３．実施例２（実施例１の変形）
４．実施例３（実施例１あるいは実施例２の変形。４Ｔｒ／２Ｃ駆動回路）、その他
【００３１】
［本開示の発光素子、本開示の表示装置、本開示の電子機器、全般に関する説明］
本開示の発光素子等にあっては、駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続されており、
（Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
画像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいて、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ｃ−２）ゲート電極は、発光制御線に接続されており、
容量部の一端は、第２電流供給線に接続されている形態とすることができる。
【００３２】
そして、係る本開示の発光素子等の好ましい形態において、
第２容量部を更に備え、
容量部の一端は、第２容量部を介して第２電流供給線に接続されており、且つ、駆動トランジスタの一方のソース／ドレイン領域及び発光制御トランジスタの他方のソース／ドレイン領域に接続されている形態とすることができる。
【００３３】
以上に説明した好ましい形態を含む本開示の発光素子等において、便宜上、駆動トランジスタが形成されているｎ型ウエルを『第１ウエル』、画像信号書込みトランジスタが形成されているｎ型ウエルを『第２ウエル』、発光制御トランジスタが形成されているｎ型ウエルを『第３ウエル』と呼ぶ。ここで、画像信号書込みトランジスタは第２ウエル内に形成されているが、この第２ウエルは、全ての発光素子において同じ電位とされる形態とすることが好ましい。また、電流供給線を、以下、便宜上、『第１電流供給線』と呼び、電流供給部を、以下、便宜上、『第１電流供給部』と呼ぶ場合がある。
【００３４】
本開示の表示装置あるいは電子機器に備えられた表示装置において、第１電流供給線は第１電流供給部に接続されており、第２電流供給線は第２電流供給部に接続されており、データ線は画像信号出力回路に接続されており、走査線は走査回路に接続されており、発光制御線は発光制御トランジスタ制御回路に接続されている。これらの第１電流供給部、画像信号出力回路、走査回路、発光制御トランジスタ制御回路、あるいは又、第２電流供給部は、通常、表示装置に含まれる。第１電流供給線と第２電流供給線とを共通化し、第１電流供給部と第２電流供給部を１つの電流供給部から構成することもできる。
【００３５】
駆動回路は、少なくとも、３つのトランジスタと１つの容量部から成るが、具体的には、
（Ａ）３つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び発光制御トランジスタ）と１つの容量部から成る駆動回路（『３Ｔｒ／１Ｃ駆動回路』と呼ぶ）
（Ｂ）３つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び発光制御トランジスタ）と２つの容量部から成る駆動回路（『３Ｔｒ／２Ｃ駆動回路』と呼ぶ）
（Ｃ）４つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ、発光制御トランジスタ及び第２発光制御トランジスタ）と２つの容量部から成る駆動回路（『４Ｔｒ／２Ｃ駆動回路』と呼ぶ）
等から構成することができるし、４Ｔｒ／１Ｃ駆動回路、５Ｔｒ／２Ｃ駆動回路、５Ｔｒ／１Ｃ駆動回路等にも適用可能である。また、発光部は、具体的には、有機エレクトロルミネッセンス発光部（有機ＥＬ発光部）から構成することができる。駆動トランジスタの一方のソース／ドレイン領域と第１ウエルとは電気的に接続されているが、具体的には、例えば、第１ウエルの表面領域にｎ型を有する接続領域を設け、接続領域と駆動トランジスタの一方のソース／ドレイン領域とを接触させ、あるいは又、導電材料層を介して接続すればよいし、あるいは又、接続領域と駆動トランジスタの一方のソース／ドレイン領域とを、コンタクトホール及び配線等を介して電気的に接続すればよい。
【００３６】
本開示の表示装置あるいは電子機器に備えられた表示装置は、所謂モノクロ表示の構成であってもよいし、１つの画素が複数の副画素から構成されている構成、具体的には、１つの画素が、赤色発光副画素、緑色発光副画素及び青色発光副画素の３つの副画素から構成されている形態とすることもできる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３７】
本開示の表示装置あるいは電子機器に備えられた表示装置において、第１電流供給部、第２電流供給部、画像信号出力回路、走査回路、発光制御トランジスタ制御回路等の各種の回路、第１電流供給線、第２電流供給線、データ線、走査線、発光制御線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。具体的には、例えば有機ＥＬ発光部から構成された発光部は、例えば、第１電極（例えば、アノード電極）、有機材料層（例えば、正孔輸送層、発光層及び電子輸送層が積層された構造を有する）、並びに、第２電極（例えば、カソード電極）等から構成することができる。駆動回路を構成する容量部や第２容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタはシリコン半導体基板に形成され、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタの上方に形成されている。容量部や第２容量部も、通常、層間絶縁層を介して、駆動回路を構成するトランジスタの上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部を構成する第１電極に、例えば、コンタクトホールを介して接続されている。
【実施例１】
【００３８】
実施例１は、本開示の発光素子、表示装置及び電子機器、具体的には、有機ＥＬ表示装置、及び、有機ＥＬ表示装置を備えた電子機器に関する。以下、各実施例における表示装置あるいは電子機器に備えられた表示装置を総称して、単に、『実施例の表示装置』と呼ぶ場合がある。実施例１の表示装置における駆動回路を備えた発光素子の模式的な一部断面図を図１に示し、駆動回路を構成する駆動トランジスタ及び画像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図２Ａに示す。また、実施例１の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、３つのトランジスタＴＲDrv，ＴＲSig，ＴＲEL_Cと２つの容量部Ｃ1，Ｃ2から成る駆動回路（３Ｔｒ／２Ｃ駆動回路）とした例）を図３に示し、表示装置を構成する回路の概念図を図４に示す。尚、図１に示す模式的な一部断面図は、図面の簡素化を図るために、異なる垂直仮想平面で表示装置を切断したときの断面図が混在している。
【００３９】
実施例１の表示装置は、実施例１の発光素子１が、複数、２次元マトリクス状に配列されて成る表示装置である。そして、発光素子１のそれぞれは、発光部（具体的には、有機ＥＬ発光部）ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えている。表示装置は、Ｎ×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素）から構成されている。また、実施例１の電子機器は、実施例１の表示装置を備えている。
【００４０】
ここで、実施例の表示装置は、図４に回路の概念図を示すように、
（ａ）第１電流供給部１０１、
（ｂ）第２電流供給部１０２、
（ｃ）走査回路１０３、
（ｄ）発光制御トランジスタ制御回路１０４、及び、
（ｅ）画像信号出力回路１０５、
を備えており、更には、
（ｆ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１、
（ｇ）第１電流供給部１０１に接続され、第１の方向に延びるＭ本の電流供給線（第１電流供給線ＣＳＬ1）、
（ｈ）第２電流供給部１０２に接続され、第１の方向に延びるＭ本の第２電流供給線ＣＳＬ2、
（ｉ）走査回路１０３に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（ｊ）発光制御トランジスタ制御回路１０４に接続され、第１の方向に延びるＭ本の発光制御線ＣＬEL_C、並びに、
（ｋ）画像信号出力回路１０５に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図４においては、図面の簡素化のため、第１電流供給線ＣＳＬ1及び第２電流供給線ＣＳＬ2を纏めて１本で表している。また、図４においては、３×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。第１電流供給部１０１、第２電流供給部１０２、走査回路１０３、発光制御トランジスタ制御回路１０４は、第１電流供給線ＣＳＬ1、第２電流供給線ＣＳＬ2、走査線ＳＣＬ、発光制御線ＣＬEL_Cの一端に配されていてもよいし、両端に配されていてもよい。
【００４１】
そして、実施例１の発光素子１における駆動回路は、少なくとも、
（Ａ）ｐチャネル型の電界効果トランジスタから成る駆動トランジスタＴＲDrv、
（Ｂ）ｐチャネル型の電界効果トランジスタから成る画像信号書込みトランジスタＴＲSig、
（Ｃ）ｐチャネル型の電界効果トランジスタから成る発光制御トランジスタＴＲEL_C、並びに、
（Ｄ）容量部（以下、便宜上、『第１容量部Ｃ1』と呼ぶ）、
から構成されている。駆動トランジスタＴＲDrv、画像信号書込みトランジスタＴＲSig、及び、発光制御トランジスタＴＲEL_Cは、それぞれ、ｐ型シリコン半導体基板１０に形成されたｎ型ウエル内に設けられている。即ち、これらのトランジスタは、上述したとおり、ｐチャネル型ＭＯＳＦＥＴから成る。駆動トランジスタＴＲDrvは第１ウエル１１内に設けられており、画像信号書込みトランジスタＴＲSigは第２ウエル１２内に設けられており、発光制御トランジスタＴＲEL_Cは第３ウエル（図示せず）に設けられている。
【００４２】
そして、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域２３と、駆動トランジスタＴＲDrvが形成されたｎ型ウエル（第１ウエル１１）とは、電気的に接続されている。具体的には、図１、図２Ａに示すように、第１ウエル１１の表面領域に、ｎ+を有する接続領域２５が設けられている。そして、接続領域２５と駆動トランジスタＴＲDrvの一方のソース／ドレイン領域２３とは、コンタクトホール７０及び配線等（具体的には、第１容量部Ｃ1の一方の電極４１）を介して電気的に接続されている。
【００４３】
第１容量部Ｃ1（図１には、円で囲んだ部分で示す）は、一方の電極（一端）４１、他方の電極（他端）４２、及び、これらの電極４１，４２に挟まれた誘電体層（絶縁層）４３から構成されている。
【００４４】
第２ウエル１２は、全ての発光素子１において同じ電位とされている。具体的には、第２ウエル１２は、シリコン半導体基板１０を介して所定の電位（基板電位であり、例えば、駆動回路で使用される最も高い電位）とされている。第３ウエルも、シリコン半導体基板１０を介して所定の電位（基板電位であり、例えば、駆動回路で使用される最も高い電位）とされている。各発光素子１を構成する駆動トランジスタＴＲDrv、画像信号書込みトランジスタＴＲSig、発光制御トランジスタＴＲEL_Cは、素子分離領域１４によって囲まれている。
【００４５】
そして、実施例１の発光素子１にあっては、図３に示すように、駆動トランジスタＴＲDrvにおいて、
（Ａ−１）一方のソース／ドレイン領域２３は、発光制御トランジスタＴＲEL_Cの他方のソース／ドレイン領域３７に接続されており、
（Ａ−２）他方のソース／ドレイン領域２４は、発光部ＥＬＰに接続されており、
（Ａ−３）ゲート電極２１は、画像信号書込みトランジスタＴＲSigの他方のソース／ドレイン領域３４に接続され、且つ、第１容量部Ｃ1の他端４２に接続されており、第１ノードＮＤ1を構成する。
【００４６】
また、画像信号書込みトランジスタＴＲSigにおいて、
（Ｂ−１）一方のソース／ドレイン領域３３は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極３１は、走査線ＳＣＬに接続されており、
発光制御トランジスタＴＲEL_Cにおいて、
（Ｃ−１）一方のソース／ドレイン領域３６は、第１電流供給線ＣＳＬ1に接続されており、
（Ｃ−２）ゲート電極３５は、発光制御線ＣＬEL_Cに接続されており、
第１容量部Ｃ1の一端４１は、第２電流供給線ＣＳＬ2に接続されている。
【００４７】
更には、実施例１の発光素子１は第２容量部Ｃ2を備えており、
第１容量部Ｃ1の一端４１は、第２容量部Ｃ2を介して第２電流供給線ＣＳＬ2に接続されており、且つ、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域２３及び発光制御トランジスタＴＲEL_Cの他方のソース／ドレイン領域３７に接続されている。即ち、第２容量部Ｃ2の一端は第２電流供給線ＣＳＬ2に接続されており、第２容量部Ｃ2の他端は第１容量部Ｃ1の一端４１等に接続されている。
【００４８】
データ線ＤＴＬには、画像信号出力回路１０５から、画像信号（駆動信号あるいは輝度信号）ＶSig及び所定の基準電位Ｖofsが、切り換えられ、供給される。また、第１電流供給線ＣＳＬ1には、第１電流供給部１０１から固定電圧ＶCCが供給され、同様に、第２電流供給線ＣＳＬ2には、第２電流供給部１０２から固定電圧ＶCCが供給される。更には、走査線ＳＣＬには、走査回路１０３から、順次、走査信号が供給される。発光制御線ＣＬEL_Cには、発光制御トランジスタ制御回路１０４から、順次、発光制御信号が供給される。
【００４９】
図１に示すように、駆動トランジスタＴＲDrvにおいて、一方のソース／ドレイン領域２３（実施例にあっては、具体的には、発光部ＥＬＰの発光時、ソース領域２３として機能するソース／ドレイン領域。以下においても同様）は、コンタクトホール７０を介して第１容量部Ｃ1の一方の電極４１に接続されており、更には、発光制御トランジスタＴＲEL_Cの他方のソース／ドレイン領域３７（図１には図示せず）に接続されている。また、他方のソース／ドレイン領域２４（実施例にあっては、具体的には、発光部ＥＬＰの発光時、ドレイン領域２４として機能するソース／ドレイン領域。以下においても同様）は、別のコンタクトホール及びコンタクトパッド７１を介して発光部（有機ＥＬ発光部）ＥＬＰの第１電極５１に接続されている。ゲート電極２１は、更に別のコンタクトホール及びコンタクトパッド７２を介して第１容量部Ｃ1の他方の電極４２に接続されており、第１ノードＮＤ1を構成し、更に、画像信号書込みトランジスタＴＲSigの他方のソース／ドレイン領域３４（実施例にあっては、具体的には、画像信号の書き込み時、ドレイン領域３４として機能するソース／ドレイン領域。以下においても同様）に接続されている。
【００５０】
更には、図１に示すように、画像信号書込みトランジスタＴＲSigにおいて、一方のソース／ドレイン領域３３（実施例にあっては、具体的には、画像信号の書き込み時、ソース領域３３として機能するソース／ドレイン領域。以下においても同様）は、コンタクトホール及びコンタクトパッド７３、データ線ＤＴＬを介して画像信号出力回路１０５に接続されている。ゲート電極３１は、別のコンタクトホール及びコンタクトパッド７４、走査線ＳＣＬを介して走査回路１０３に接続されている。
【００５１】
図１において、尚、参照番号１４は素子分離領域を示し、参照番号２２，３２はゲート絶縁層を示す。コンタクトホール及びコンタクトパッド７１，７２，７３，７４は、第１の方向に延びる走査線ＳＣＬや第１電流供給線ＣＳＬ1等と短絡しないように設けられており、図１には、この状態が図示されている。
【００５２】
あるいは又、云い換えれば、実施例１の表示装置は、それぞれが、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子１を、複数、有し、
駆動回路は、少なくとも、
発光部ＥＬＰ、
容量部Ｃ1、
ｐチャネル型のＭＯＳＦＥＴから成り、容量部Ｃ1に保持された画像信号（駆動信号あるいは輝度信号）ＶSigに基づき、発光部ＥＬＰを駆動する駆動トランジスタＴＲDrv、
ｐチャネル型のＭＯＳＦＥＴから成り、画像信号ＶSigを容量部Ｃ1に保持させる画像信号書込みトランジスタＴＲSig、及び、
ｐチャネル型のＭＯＳＦＥＴから成り、発光部ＥＬＰの発光状態の制御を行う発光制御トランジスタＴＲEL_C、
から構成されており、
駆動トランジスタＴＲDrvは、ｐ型シリコン半導体基板１０に形成されたｎ型の第１ウエル１１内に形成されており、
画像信号書込みトランジスタＴＲSigは、ｐ型シリコン半導体基板１０に形成されたｎ型の第２ウエル１２内に形成されており、
発光制御トランジスタＴＲEL_Cは、ｐ型シリコン半導体基板１０に形成されたｎ型の第３ウエル内に形成されており、
駆動トランジスタＴＲDrvの一方のソース／ドレイン領域２３と第１ウエル１１とは電気的に接続されている。
【００５３】
シリコン半導体基板１０に設けられた駆動トランジスタＴＲDrv、画像信号書込みトランジスタＴＲSig、及び、発光制御トランジスタＴＲEL_C（図１には図示せず）は、層間絶縁層６１によって覆われている。そして、層間絶縁層６１上に、第１容量部Ｃ1の一方の電極４１及び誘電体層（絶縁層）４３が形成されており、誘電体層（絶縁層）４３の上に第１容量部Ｃ1の他方の電極４２が形成されている。また、誘電体層（絶縁層）４３及び第１容量部Ｃ1の他方の電極４２の上に層間絶縁層６２が形成され、層間絶縁層６２の上に走査線ＳＣＬが形成されている。更には、層間絶縁層６２及び走査線ＳＣＬの上に層間絶縁層６３が形成され、層間絶縁層６３の上にデータ線ＤＴＬが形成されている。また、層間絶縁層６３及びデータ線ＤＴＬの上に層間絶縁層６４が形成され、層間絶縁層６４の上に第１電流供給線ＣＳＬ1、第２電流供給線ＣＳＬ2（図１には図示せず）及び発光制御線ＣＬEL_C（図１には図示せず）が形成されている。更には、層間絶縁層６４、第１電流供給線ＣＳＬ1、第２電流供給線ＣＳＬ2及び発光制御線ＣＬEL_Cの上に層間絶縁層６５が形成され、層間絶縁層６５の上に、発光部ＥＬＰを構成する第１電極５１が形成されている。また、層間絶縁層６５及び第１電極５１の上に、第１電極５１が底部に露出した開口部を有する層間絶縁層６６が形成され、層間絶縁層６６及び第１電極５１の上に、発光部ＥＬＰを構成する正孔輸送層、発光層、電子輸送層（これらの積層構造体である有機材料層５２）、第２電極５３が形成され、第２電極５３上に絶縁層６７が形成されている。絶縁層６７の上には、図示しない接着層を介してガラス板（図示せず）が接着されている。場合によっては、有機材料層５２及び第２電極５３のパターニングは不要である。走査線ＳＣＬ、データ線ＤＴＬ、第１電流供給線ＣＳＬ1、第２電流供給線ＣＳＬ2、発光制御線ＣＬEL_Cの積層順は、上記の積層順に限定されるものではなく、本質的に任意である。第２電極５３は接地ラインに接続されており、接地ラインには所定のカソード電圧Ｖcathが供給される。尚、図３において、符号ＣELは、発光部ＥＬＰの寄生容量を表す。
【００５４】
以上に説明した発光素子１の製造は、周知の方法に基づき行うことができるし、発光素子１の製造に用いる各種の材料も周知の材料とすることができる。
【００５５】
そして、データ線ＤＴＬが基準電位Ｖofsのとき、走査回路１０３は、走査線ＳＣＬに走査信号を出力して、駆動トランジスタＴＲDrvの閾値電圧Ｖthの補正処理（閾値電圧補正処理）を行う。更に、データ線ＤＴＬが画像信号ＶSigのとき、走査回路１０３は、走査線ＳＣＬに走査信号を出力して、画像信号ＶSigを第１容量部Ｃ1に書き込む画像信号書込み処理を行うと共に、駆動トランジスタＴＲDrvの移動度μのバラツキを補正する移動度補正処理を行う。発光制御トランジスタ制御回路１０４は、画像信号ＶSigが第１容量部Ｃ1に書き込まれた後、発光制御線ＣＬEL_Cに発光制御信号を出力して、発光部ＥＬＰの発光動作を行う。
【００５６】
以下、タイミングチャートである図５、駆動回路の動作を模式的に示す図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄ及び図７Ｅを参照して、実施例１の発光素子１の動作説明を行うが、時刻Ｔ1から時刻Ｔ9までを１フィールドとしている。尚、タイミングチャートは、時間軸Ｔに沿って、走査線ＳＣＬ及び発光制御線ＣＬEL_Cに送出される走査信号及び発光制御信号の波形を表しているし、駆動トランジスタＴＲDrvのゲート電極２１の電位［ゲート電位（Ｇ）］の変化及びソース領域２３の電位［ソース電位（Ｓ）］の変化も表している。更には、データ線ＤＴＬに送出される画像信号ＶSig、基準電位Ｖofsの波形も表している。画像信号においては、１水平走査期間（１Ｈ期間）内で、画像信号ＶSigと基準電位Ｖofsが交互に切り換わる。画像信号書込みトランジスタＴＲSig及び発光制御トランジスタＴＲEL_Cをｐチャネル型ＭＯＳＦＥＴとしたので、これらのトランジスタは、走査信号及び発光制御信号がローレベル（Ｌ）のときオン状態となり、ハイレベル（Ｈ）のときオフ状態となる。
【００５７】
各画素を構成する発光素子は、線順次駆動される。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列されたＮ個の画素（３×Ｎ個の副画素）のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について画像信号を書き込む処理は、全ての画素について同時に画像信号を書き込む処理（同時書込み処理）であってもよいし、各画素毎に順次画像信号を書き込む処理（順次書込み処理）であってもよい。いずれの書き込み処理とするかは、発光素子や駆動回路の構成に応じて適宜選択すればよい。場合によっては、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧補正処理、画像信号書込み処理、移動度補正処理）を行ってもよい。尚、画像信号書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、発光素子や駆動回路の種類によっては、閾値電圧補正処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。そして、以上の各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や発光素子、駆動回路の構成等に応じて、適宜設定することができる。
【００５８】
［時刻Ｔ1以前］
１フィールドが始まる時刻Ｔ1よりも以前では、画像信号書込みトランジスタＴＲSigがオフ状態にある一方、発光制御トランジスタＴＲEL_Cはオン状態である。従って、駆動トランジスタＴＲDrvは、オン状態の発光制御トランジスタＴＲEL_Cを介して第１電流供給部１０１に接続されているので、駆動トランジスタＴＲDrvのゲート電極／ソース領域間の電位差Ｖgs（以下、単に『電位差Ｖgs』と呼ぶ場合がある）に応じてドレイン電流Ｉ’dsが発光部ＥＬＰに供給されている。従って、時刻Ｔ1以前の段階では、発光部ＥＬＰは発光状態にある（図６Ａ参照）。
【００５９】
［時刻Ｔ1］
時刻Ｔ1において、発光制御線ＣＬEL_Cの電位がローレベルからハイレベルに切り換えられる（図６Ｂ参照）。これにより、発光制御トランジスタＴＲEL_Cがオフ状態となり、駆動トランジスタＴＲDrvが第１電流供給部１０１から切り離されるので、発光部ＥＬＰは非発光状態となる。
【００６０】
［時刻Ｔ2］
続いて時刻Ｔ2に進むと、発光制御線ＣＬEL_Cの電位がハイレベルからローレベルに切り換えられる（図６Ｃ参照）。これにより、発光制御トランジスタＴＲEL_Cがオン状態となる。その結果、駆動トランジスタＴＲDrvのソース電位（Ｓ）が電位ＶCCまで引き上げられる。そして、これに連動して、駆動トランジスタＴＲDrvのゲート電位（Ｇ）も上方にシフトする。
【００６１】
［時刻Ｔ3］
時刻Ｔ3にあっては、データ線ＤＴＬは基準電位Ｖofsにある。そして、走査線ＳＣＬの電位がローレベルに切り換わり、画像信号書込みトランジスタＴＲSigがオン状態となる（図６Ｄ参照）。その結果、駆動トランジスタＴＲDrvのゲート電位（Ｇ）は基準電位Ｖofsとなる。この段階で、駆動トランジスタＴＲDrvにおける電位差Ｖgsは（ＶCC−Ｖofs）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthよりも充分に大きいので、駆動トランジスタＴＲDrvはオン状態に置かれる。尚、（ＶCC−Ｖofs）＞｜Ｖth｜を満足するように、基準電圧Ｖofsの値を設定する。この状態では、発光部ＥＬＰに不要な電流が流れてしまうので、これを防ぐため、時刻Ｔ3から時刻Ｔ4までの期間を出来る限り短くすることが好ましいし、｜Ｖofs｜の値を、｜Ｖofs｜の値よりも若干大きい値に設定することが好ましい。時刻Ｔ2から時刻Ｔ3を越えた期間が、閾値電圧補正のための準備期間であり、駆動トランジスタＴＲDrvのソース領域２３及びゲート電極２１のそれぞれの電位を、ＶCC及びＶofsにリセットしている。
【００６２】
［時刻Ｔ4］
時刻Ｔ4では、発光制御線ＣＬEL_Cの電位がハイレベルとなり、発光制御トランジスタＴＲEL_Cがオフ状態となる。一方、画像信号書込みトランジスタＴＲSigはオン状態のままである（図７Ａ参照）。その結果、第１容量部Ｃ1や第２容量部Ｃ2に蓄えられていた電荷が駆動トランジスタＴＲDrv、発光部ＥＬＰを経由して放電される。そして、駆動トランジスタＴＲDrvのゲート電位（Ｇ）をＶofsに固定したまま、駆動トランジスタＴＲDrvが第１電流供給部１０１から切り離されるので、駆動トランジスタＴＲDrvのソース電位（Ｓ）が低下していく。やがて、駆動トランジスタＴＲDrvがカットオフした時点で、即ち、ソース電位（Ｓ）が（Ｖofs＋｜Ｖth｜）に達した時点で、駆動トランジスタＴＲDrvには電流が流れなくなる。駆動トランジスタＴＲDrvがカットオフしたとき、ソース領域２３とゲート電極２１との間には、丁度、駆動トランジスタＴＲDrvの閾値電圧Ｖth相当の電位差が生じる。この電位差は、駆動トランジスタＴＲDrvのソース領域２３とゲート電極２１との間に接続された第１容量部Ｃ1に保持される。
【００６３】
［時刻Ｔ5］
時刻Ｔ5では、走査線ＳＣＬの電位がハイレベルとなり、画像信号書込みトランジスタＴＲSigがオフ状態となる（図７Ｂ参照）。駆動トランジスタＴＲDrvのゲート電極２１がデータ線ＤＴＬから切り離され、閾値電圧補正処理が完了する。以上のように、時刻Ｔ4から時刻Ｔ5までの期間が、閾値電圧補正処理のための期間である。
【００６４】
［時刻Ｔ6］
時刻Ｔ6では、走査線ＳＣＬの電位がローレベルとなり、画像信号書込みトランジスタＴＲSigがオン状態となる（図７Ｃ参照）。このとき、データ線ＤＴＬの電位は、基準電位Ｖofsから画像信号ＶSigに切り換わっている。よって、駆動トランジスタＴＲDrvのゲート電位（Ｇ）はＶSigとなる。そして、第１容量部Ｃ1と第２容量部Ｃ2の容量比で決まるカップリングに基づき、駆動トランジスタＴＲDrvにおける電位差Ｖgsは、以下の式（Ａ）に示す値となる。ここで、「ＣS」は第１容量部Ｃ1の容量値を示し、「Ｃsub」は第２容量部Ｃ2の容量値を示す。
【００６５】
Ｖgs  ＝｜Ｖth｜＋Ｖgs’      （Ａ）
但し、
Ｖgs’＝（Ｖofs−ＶSig）｛Ｃsub／（ＣS＋Ｃsub）｝
【００６６】
［時刻Ｔ7］
続いて、時刻Ｔ7では、走査線ＳＣＬの電位がハイレベルとなり、画像信号書込みトランジスタＴＲSigがオフ状態となり、画像信号ＶSigの書き込み処理が完了する。即ち、画像信号書込みトランジスタＴＲSigがオン状態である短い時刻Ｔ6から時刻Ｔ7の期間で、駆動トランジスタＴＲDrvのゲート電位（Ｇ）を画像信号ＶSigとする画像信号の書き込み処理を行っている。これにより、駆動トランジスタＴＲDrvにおける電位差Ｖgsは、（Ｖth＋ＶSig）となる。但し、この値は、Ｖofsを０ボルトとしたときの値である。
【００６７】
時刻Ｔ6から時刻Ｔ7までの画像信号書込み期間では、同時に、駆動トランジスタＴＲDrvの移動度μに対する補正も行われている。この移動度補正分が、タイミングチャートでは、ΔＶで表されている。即ち、画像信号書込み期間では、駆動トランジスタＴＲDrvのゲート電位（Ｇ）がＶSigとされるが、このとき、同時に、駆動トランジスタＴＲDrvを経由して電流が流れるので、ソース電位（Ｓ）もΔＶだけ変化する。従って、駆動トランジスタＴＲDrvにおける電位差Ｖgsは、正確には、（ＶSig＋Ｖth−ΔＶ）となる。この変化分ΔＶは、丁度、駆動トランジスタＴＲDrvの移動度μのバラツキを打ち消す方向に作用する。即ち、駆動トランジスタＴＲDrvの移動度μが比較的大きい場合、このΔＶも大きくなり、電位差Ｖgsが、その分、小さくなるので、移動度μの影響を抑えることができる。逆に、移動度μが小さい駆動トランジスタＴＲDrvにあっては、ΔＶが小さいため、電位差Ｖgsはそれほど小さくならない。よって、移動度μの大小に依存して電位差Ｖgsが変化し、移動度μのバラツキを平均化している。尚、移動度補正の時間（ｔ）は数マイクロ秒と非常に短い時間である。移動度補正後の電流値Ｉdsは、以下の式（Ｂ）のとおりとなる。
【００６８】
Ｉds  ＝ｋ・μ［Ｖgs’／｛１＋（Ｖgs’・ｋ・μ・ｔ／（ＣS＋Ｃsub））｝    （Ｂ）
【００６９】
［時刻Ｔ8］
時刻Ｔ8では、発光制御線ＣＬEL_Cの電位がローレベルになり、発光制御トランジスタＴＲEL_Cがオン状態となる。その結果、駆動トランジスタＴＲDrvのソース領域２３が第１電流供給部１０１に接続されるので、駆動トランジスタＴＲDrvに電流が流れ始め、発光部ＥＬＰが発光を始める。このとき、ブートストラップ効果により、駆動トランジスタＴＲDrvのゲート電位（Ｇ）も上昇するため、第１容量部Ｃ1に保持された電位差Ｖgsは、（ＶSig＋Ｖth−ΔＶ）の値を維持する。
【００７０】
このときのドレイン電流Ｉdsと電位差Ｖgsとの関係は、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域２３と第１ウエル１１とが電気的に接続されているが故に、前述した基板効果による閾値電圧の変動分が無くなり、前述した式（４−１）、式（４−２）のとおりとなり、結局、閾値電圧のバラツキが補正（キャンセル）される。即ち、発光部ＥＬＰに供給されるドレイン電流Ｉdsは駆動トランジスタＴＲDrvの閾値電圧Ｖthに依存せず、基本的に、画像信号ＶSigによって決まる。換言すると、発光部ＥＬＰは画像信号ＶSigに応じた輝度で発光する。
【００７１】
［時刻Ｔ9］
最後に時刻Ｔ9に至ると、発光制御線ＣＬEL_Cの電位がハイレベルとなって、発光制御トランジスタＴＲEL_Cがオフ状態となり、発光が終了すると共に、１フィールドが完了する。その後、次のフィールドに移って、再び、閾値電圧補正処理、画像信号書込み処理、移動度補正処理及び発光動作が繰り返される。
【００７２】
以上のとおり、実施例１の表示装置にあっては、駆動回路を構成する駆動トランジスタの一方のソース／ドレイン領域と第１ウエルとは電気的に接続されているが故に、駆動トランジスタの一方のソース／ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第１ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、基板効果の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置の消費電力の増加を招くこともない。また、駆動トランジスタの一方のソース／ドレイン領域と第１ウエルとは電気的に接続されているが故に、発光部ＥＬＰに劣化が生じた場合、発光部ＥＬＰのＩ−Ｖ特性が劣化するので、第１電極の電位をより高くした場合であっても、何らの問題も生じない。加えて、駆動トランジスタＴＲDrvに印加される電圧振幅は、最大でも（ＶCC−Ｖcath）程度、具体的には、１０ボルト前後であり、駆動トランジスタＴＲDrvの耐圧に対して十分にマージンを確保することができる。
【実施例２】
【００７３】
実施例２は、実施例１の変形である。実施例２の表示装置における駆動回路を構成する駆動トランジスタＴＲDrv及び画像信号書込みトランジスタＴＲSigの部分を抽出した模式的な一部断面図を図２Ｂに示す。実施例２にあっては、実施例１と同様に、第１ウエル１１の表面領域にｎ+型の導電型を有する接続領域２５を設ける。ここで、実施例１と相違する点は、接続領域２５及びソース領域２３の表面に導電材料層２６（具体的には、金属シリサイド層）を形成する点にあり、これによって、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域（ソース領域２３）と第１ウエル１１とを確実に電気的に接続することができる。
【００７４】
導電材料層２６の形成は、具体的には、サリサイド（ＳＡＬＩＣＩＤＥ＝Self-ALIgned SiliCIDE）プロセスに基づき行うことができる。即ち、駆動トランジスタＴＲDrvのゲート絶縁層２２の形成、ゲート電極２１の形成、イオン注入に基づくソース／ドレイン領域２３，２４の形成、イオン注入に基づく接続領域２５の形成、ゲートサイドウオール２８，３８の形成を実行した後、全面に金属層（例えばコバルト層）を形成する。そして、熱処理を施すことで、シリコン半導体基板１０におけるシリコン原子と金属層における金属原子を反応させ、金属シリサイド層を形成することで、導電材料層２６を形成する。尚、このとき、ゲート電極２１の頂面にも金属シリサイド層を形成してもよい。その後、シリコン原子と未反応の金属層を除去し、更に、金属シリサイド層をアニール処理することで金属シリサイド層を安定化させる。こうして、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域（ソース領域２３）と第１ウエル１１とを確実に電気的に接続する導電材料層２６を得ることができる。
【実施例３】
【００７５】
実施例３は、実施例１あるいは実施例２の変形である。実施例３の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、４つのトランジスタＴＲDrv，ＴＲSig，ＴＲEL_C，ＴＲEL_C_2と２つの容量部Ｃ1，Ｃ2から成る駆動回路（４Ｔｒ／２Ｃ駆動回路）とした例）を図８に示す。尚、実施例３における駆動回路は、第２発光制御トランジスタＴＲEL_C_2を備えている点を除き、実施例１あるいは実施例２における駆動回路と同様の構成、構造を有する。ここで、第２発光制御トランジスタＴＲEL_C_2のゲート電極は、第２発光制御線ＣＬEL_C_2に接続されており、一方のソース／ドレイン領域は、駆動トランジスタＴＲDrvの他方のソース／ドレイン領域（ドレイン領域２４）に接続されており、他方のソース／ドレイン領域は電位ＶSSとされている。第２発光制御線ＣＬEL_C_2は、発光制御トランジスタ制御回路１０４に接続されている。
【００７６】
以下、タイミングチャートである図９、駆動回路の動作を模式的に示す図１０Ａ、図１０Ｂ、図１０Ｃ、図１０Ｄ、図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄ、図１２Ａ、図１２Ｂ及び図１２Ｃを参照して、実施例３の発光素子の動作説明を行う。
【００７７】
［時刻ｔ1以前］
１フィールドが始まる時刻ｔ1よりも以前では、画像信号書込みトランジスタＴＲSig及び第２発光制御トランジスタＴＲEL_C_2がオフ状態にある一方、発光制御トランジスタＴＲEL_Cはオン状態である。従って、駆動トランジスタＴＲDrvは、オン状態の発光制御トランジスタＴＲEL_Cを介して第１電流供給部１０１に接続されているので、駆動トランジスタＴＲDrvの電位差Ｖgsに応じてドレイン電流Ｉ’dsが発光部ＥＬＰに供給されている。従って、時刻ｔ1以前の段階では、発光部ＥＬＰは発光状態にある（図１０Ａ参照）。
【００７８】
［時刻ｔ1］
時刻ｔ1において、発光制御線ＣＬEL_Cの電位がローレベルからハイレベルに切り換えられる（図１０Ｂ参照）。これにより、発光制御トランジスタＴＲEL_Cがオフ状態となり、駆動トランジスタＴＲDrvが第１電流供給部１０１から切り離されるので、発光部ＥＬＰは非発光状態となる。
【００７９】
［時刻ｔ2］
続いて時刻ｔ2に進むと、第２発光制御線ＣＬEL_C_2の電位がハイレベルからローレベルに切り換えられる（図１０Ｃ参照）。これにより、第２発光制御トランジスタＴＲEL_C_2がオン状態となる。その結果、発光部ＥＬＰの第１電極（アノード電極）５１の電位はＶSSとなる。
【００８０】
［時刻ｔ3］
その後の時刻ｔ3において、データ線ＤＴＬの電位がＶofsとされる。
【００８１】
［時刻ｔ4］
続く時刻ｔ4にあっては、発光制御線ＣＬEL_Cの電位がハイレベルからローレベルに切り換えられる（図１０Ｄ参照）。その結果、駆動トランジスタＴＲDrvの電位差Ｖgsに応じた電流が駆動トランジスタＴＲDrvを流れる。但し、第２発光制御トランジスタＴＲEL_C_2がオン状態となっているので、発光部ＥＬＰのアノード電位は電位ＶSSのままである。ここで、電位ＶSSは、ＶSS＜ＶEL＋Ｖcathの条件を満足するように設定されている。従って、発光部ＥＬＰには逆バイアスが加わり、発光部ＥＬＰは非発光状態のままである。そして、駆動トランジスタＴＲDrvを流れる電流は、第２発光制御トランジスタＴＲEL_C_2へとを流れる。
【００８２】
［時刻ｔ5］
その後の時刻ｔ5にあっては、走査線ＳＣＬの電位がローレベルに切り換わり、画像信号書込みトランジスタＴＲSigがオン状態となる（図１１Ａ参照）。その結果、駆動トランジスタＴＲDrvのゲート電位（Ｇ）は基準電位Ｖofsとなる。また、ソース電位（Ｓ）は電位ＶCC、ドレイン領域の電位は電位ＶSSである。この段階で、駆動トランジスタＴＲDrvにおける電位差Ｖgsは（ＶCC−Ｖofs）となり、駆動トランジスタＴＲDrvの閾値電圧Ｖthよりも充分に大きいので、駆動トランジスタＴＲDrvはオン状態に置かれる。尚、実施例１と同様に、（ＶCC−Ｖofs）＞｜Ｖth｜を満足するように、基準電圧Ｖofsの値を設定する。
【００８３】
［時刻ｔ6］
その後の時刻ｔ6にあっては、発光制御線ＣＬEL_Cの電位がローレベルからハイレベルに切り換えられる（図１１Ｂ参照）。その結果、発光制御トランジスタＴＲEL_Cがオフ状態となる。このとき、第１容量部Ｃ1から、駆動トランジスタＴＲDrvを経由して第２発光制御トランジスタＴＲEL_C_2へと電流が流れる。尚、画像信号書込みトランジスタＴＲSigはオン状態のままである。そして、駆動トランジスタＴＲDrvのゲート電位（Ｇ）をＶofsに固定したまま、駆動トランジスタＴＲDrvが第１電流供給部１０１から切り離されるので、駆動トランジスタＴＲDrvのソース電位（Ｓ）が低下していく。やがて、駆動トランジスタＴＲDrvがカットオフした時点で、即ち、ソース電位（Ｓ）が（Ｖofs＋｜Ｖth｜）に達した時点で、駆動トランジスタＴＲDrvには電流が流れなくなる。駆動トランジスタＴＲDrvがカットオフしたとき、ソース領域とゲート電極との間には、丁度、駆動トランジスタＴＲDrvの閾値電圧Ｖth相当の電位差が生じる。この電位差は、駆動トランジスタＴＲDrvのソース領域とゲート電極との間に接続された第１容量部Ｃ1に保持される。
【００８４】
［時刻ｔ7］
続く時刻ｔ7では、走査線ＳＣＬの電位がハイレベルとなり、画像信号書込みトランジスタＴＲSigがオフ状態となる（図１１Ｃ参照）。駆動トランジスタＴＲDrvのゲート電極がデータ線ＤＴＬから切り離され、閾値電圧補正処理が完了する。以上のように、時刻ｔ6から時刻ｔ7までの期間が、閾値電圧補正処理のための期間である。この期間においては、第１容量部Ｃ1から、駆動トランジスタＴＲDrvを経由して第２発光制御トランジスタＴＲEL_C_2へと電流が流れる。これにより、駆動トランジスタＴＲDrvのソース電位（Ｓ）は、時間の経過と共に下降する。
【００８５】
［時刻ｔ8］
続く時刻ｔ7では、データ線ＤＴＬの電位が、基準電位Ｖofsから画像信号ＶSigに切り換えられる。
【００８６】
［時刻ｔ9］
続く時刻ｔ9では、走査線ＳＣＬの電位がローレベルとなり、画像信号書込みトランジスタＴＲSigがオン状態となる（図１１Ｄ参照）。その結果、駆動トランジスタＴＲDrvのゲート電位（Ｇ）はＶSigとなり、駆動トランジスタＴＲDrvの閾値電圧Ｖthよりも大きくなる。それ故、第１容量部Ｃ1から、駆動トランジスタＴＲDrvを経由して第２発光制御トランジスタＴＲEL_C_2へと電流が流れる。これにより、駆動トランジスタＴＲDrvのソース電位（Ｓ）は、時間の経過と共に下降する。
【００８７】
［時刻ｔ10］
続く時刻ｔ10では、走査線ＳＣＬの電位がハイレベルとなり、画像信号書込みトランジスタＴＲSigがオフ状態となり、画像信号ＶSigの書き込み処理が完了する（図１２Ａ）。即ち、画像信号書込みトランジスタＴＲSigがオン状態である時刻ｔ9から時刻ｔ10の期間で、駆動トランジスタＴＲDrvのゲート電位（Ｇ）を画像信号ＶSigとする画像信号書込み処理を行っている。これにより、駆動トランジスタＴＲDrvにおける電位差Ｖgsは、（Ｖth＋ＶSig）となる。但し、この値は、Ｖofsを０ボルトとしたときの値である。
【００８８】
時刻ｔ9から時刻ｔ10までの画像信号書込み期間では、同時に、駆動トランジスタＴＲDrvの移動度μに対する補正も行われている。即ち、画像信号書込み期間では、駆動トランジスタＴＲDrvのゲート電位（Ｇ）がＶSigとされるが、このとき、同時に、駆動トランジスタＴＲDrvを経由して電流が流れるので、ソース電位（Ｓ）もΔＶだけ変化する。従って、駆動トランジスタＴＲDrvにおける電位差Ｖgsは、正確には、（ＶSig＋Ｖth−ΔＶ）となる。この変化分ΔＶは、丁度、駆動トランジスタＴＲDrvの移動度μのバラツキを打ち消す方向に作用する。即ち、駆動トランジスタＴＲDrvの移動度μが比較的大きい場合、このΔＶも大きくなり、電位差Ｖgsが、その分、小さくなるので、移動度μの影響を抑えることができる。逆に、移動度μが小さい駆動トランジスタＴＲDrvにあっては、ΔＶが小さいため、電位差Ｖgsはそれほど小さくならない。よって、移動度μの大小に依存して電位差Ｖgsが変化し、移動度μのバラツキを平均化している。尚、移動度補正の時間（ｔ）は数マイクロ秒と非常に短い時間である。移動度補正後の電流値Ｉdsは、前記の式（Ｂ）のとおりとなる。
【００８９】
［時刻ｔ11］
続く時刻ｔ11では、第２発光制御線ＣＬEL_C_2の電位がハイレベルになり、第２発光制御トランジスタＴＲEL_C_2がオフ状態となる（図１２Ｂ参照）。
【００９０】
［時刻ｔ12］
続く時刻ｔ12では、発光制御線ＣＬEL_Cの電位がローレベルになり、発光制御トランジスタＴＲEL_Cがオン状態となる（図１２Ｃ参照）。その結果、駆動トランジスタＴＲDrvのソース領域が第１電流供給部１０１に接続されるので、駆動トランジスタＴＲDrvに電流が流れ始め、発光部ＥＬＰが発光を始める。このとき、ブートストラップ効果により、駆動トランジスタＴＲDrvのゲート電位（Ｇ）も上昇するため、第１容量部Ｃ1に保持された電位差Ｖgsは、（ＶSig＋Ｖth−ΔＶ）の値を維持する。
【００９１】
このときのドレイン電流Ｉdsと電位差Ｖgsとの関係は、駆動トランジスタＴＲDrvの一方のソース／ドレイン領域と第１ウエルとが電気的に接続されているが故に、前述した基板効果による閾値電圧の変動分が無くなり、前述した式（４−１）、式（４−２）のとおりとなり、結局、閾値電圧のバラツキが補正（キャンセル）される。即ち、発光部ＥＬＰに供給されるドレイン電流Ｉdsは駆動トランジスタＴＲDrvの閾値電圧Ｖthに依存せず、基本的に、画像信号ＶSigによって決まる。換言すると、発光部ＥＬＰは画像信号ＶSigに応じた輝度で発光する。その後、発光制御線ＣＬEL_Cの電位がハイレベルとなって、発光制御トランジスタＴＲEL_Cがオフ状態となり、発光が終了すると共に、１フィールドが完了する。そして、次のフィールドに移って、再び、閾値電圧補正処理、画像信号書込み処理、移動度補正処理及び発光動作が繰り返される。
【００９２】
以上、本開示の表示装置及び電子機器を好ましい実施例に基づき説明したが、本開示の表示装置及び電子機器は、これらの実施例に限定するものではない。実施例において説明した表示装置や駆動回路の構成、構造は例示であり、適宜、変更することができるし、駆動方法も例示であり、適宜、変更することができる。
【００９３】
例えば、図１３に等価回路図を示すように、３つのトランジスタ（駆動トランジスタ、画像信号書込みトランジスタ及び発光制御トランジスタ）と１つの容量部から駆動回路を構成することもできる。尚、この駆動回路の動作の詳細については、特開２０１１−２０９４３４に記載されている。ここで、容量部Ｃ1の一端は、発光制御線ＣＬEL_Cに、直接、接続されている。また、発光制御線ＣＬEL_Cには、発光制御トランジスタ制御回路１０４から、画像信号ＶSigの書き込み処理時及び駆動トランジスタＴＲDrvにドレイン電流Ｉdsを流すときには高電位ＶH（一定値）が印加され、それ以外のときには低電位ＶL（一定値）が印加される。発光部ＥＬＰの閾値電圧をＶth-ELとしたとき、
ＶH≧Ｖth-EL＋Ｖcath
ＶL＜Ｖth-EL＋Ｖcath
とされている。
【００９４】
実施例においては、各種トランジスタをｐチャネル型として説明したが、場合によっては、駆動トランジスタ以外のトランジスタをｎチャネル型のトランジスタから構成してもよい。また、本開示の表示装置は、例えば、テレビジョン受像機やデジタルカメラを構成するモニター装置、ビデオカメラを構成するモニター装置、パーソナルコンピュータを構成するモニター装置、ＰＤＡ（携帯情報端末，Personal Digital Assistant）、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書における各種表示部、電子ビューファインダー（Electronic View Finder，ＥＶＦ）や頭部装着型ディスプレイ（Head Mounted Display，ＨＭＤ）に適用することができる。即ち、本開示の電子機器として、テレビジョン受像機やデジタルカメラ、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書、電子ビューファインダーや頭部装着型ディスプレイを挙げることができ、これらの電子機器に本開示の表示装置が備えられている。実施例においては、表示部を、専ら、有機エレクトロルミネッセンス発光部から構成されているとして説明したが、発光部は、その他、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部から構成することもできる。
【００９５】
尚、本開示は、以下のような構成を取ることもできる。
「１］《発光素子》
発光部、及び、発光部を駆動するための駆動回路を備えた発光素子であって、
駆動回路は、少なくとも、
（Ａ）ｐチャネル型の電界効果トランジスタから成る駆動トランジスタ、
（Ｂ）ｐチャネル型の電界効果トランジスタから成る画像信号書込みトランジスタ、
（Ｃ）ｐチャネル型の電界効果トランジスタから成る発光制御トランジスタ、並びに、
（Ｄ）容量部、
から構成されており、
駆動トランジスタ、画像信号書込みトランジスタ、及び、発光制御トランジスタは、それぞれ、ｐ型シリコン半導体基板に形成されたｎ型ウエル内に設けられており、
駆動トランジスタの一方のソース／ドレイン領域と、駆動トランジスタが形成されたｎ型ウエルとは、電気的に接続されている発光素子。
［２］駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、発光制御トランジスタの他方のソース／ドレイン領域に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続されており、
（Ａ−３）ゲート電極は、画像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
画像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
発光制御トランジスタにおいて、
（Ｃ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ｃ−２）ゲート電極は、発光制御線に接続されており、
容量部の一端は、第２電流供給線に接続されている［１］に記載の発光素子。
［３］第２容量部を更に備え、
容量部の一端は、第２容量部を介して第２電流供給線に接続されており、且つ、駆動トランジスタの一方のソース／ドレイン領域及び発光制御トランジスタの他方のソース／ドレイン領域に接続されている［２］に記載の発光素子。
［４］《表示装置》
［１］乃至［３］のいずれか１項に記載の発光素子が、複数、２次元マトリクス状に配列されて成る表示装置。
［５］《電子機器》
［４］に記載の表示装置を備えた電子機器。
【符号の説明】
【００９６】
１・・・発光素子、１０・・・半導体基板、１１・・・第１ウエル、１２・・・第２ウエル、１３・・・素子分離領域、２１・・・駆動トランジスタのゲート電極、２２・・・駆動トランジスタのゲート絶縁層、２３・・・駆動トランジスタの一方のソース／ドレイン領域、２４・・・駆動トランジスタの他方のソース／ドレイン領域、２５・・・接続領域、２６・・・導電材料層、２８，３８・・・ゲートサイドウオール、３１・・・画像信号書込みトランジスタのゲート電極、３２・・・画像信号書込みトランジスタのゲート絶縁層、３３・・・画像信号書込みトランジスタの一方のソース／ドレイン領域、３４・・・画像信号書込みトランジスタの他方のソース／ドレイン領域、３５・・・発光制御トランジスタのゲート電極、３６・・・発光制御トランジスタの一方のソース／ドレイン領域、３７・・・発光制御トランジスタの他方のソース／ドレイン領域、４１・・・容量部を構成する一方の電極、４２・・・容量部を構成する他方の電極、４３・・・容量部を構成する誘電体層（絶縁層）、５１・・・発光部の第１電極、５２・・・有機材料層、５３・・・発光部の第２電極、６１，６２，６３，６４，６５，６６，６７・・・絶縁層あるいは層間絶縁層、７０・・・コンタクトホール、７１，７２，７３，７４・・・コンタクトホール及びコンタクトパッド、１０１・・・第１電流供給部、１０２・・・第２電流供給部、１０３・・・走査回路、１０４・・・発光制御トランジスタ制御回路、１０５・・・画像信号出力回路、ＴＲDrv・・・駆動トランジスタ、ＴＲSig・・・画像信号書込みトランジスタ、ＴＲEL_C・・・発光制御トランジスタ、ＴＲEL_C_2・・・第２発光制御トランジスタ、Ｃ1・・・容量部（第１容量部、コンデンサ部、保持容量）、Ｃ2・・・第２容量部（補助容量部）、ＥＬＰ・・・発光部（有機エレクトロルミネッセンス発光部）、ＣEL・・・発光部の寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＣＳＬ1・・・第１電流供給線、ＣＳＬ2・・・第２電流供給線、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御線、ＣＬEL_C_2・・・第２発光制御線
【図１】
2014098779.tif 000003
【図２】
2014098779.tif 000004
【図３】
2014098779.tif 000005
【図４】
2014098779.tif 000006
【図５】
2014098779.tif 000007
【図６】
2014098779.tif 000008
【図７】
2014098779.tif 000009
【図８】
2014098779.tif 000010
【図９】
2014098779.tif 000011
【図１０】
2014098779.tif 000012
【図１１】
2014098779.tif 000013
【図１２】
2014098779.tif 000014
【図１３】
2014098779.tif 000015
【図１４】
2014098779.tif 000016