(57)【要約】【課題】基板の表面に良好な絶縁膜を的確に形成することが可能な半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、被処理基板（１０、１１、１２）の表面にテルペン類を含む第１の液体を供給する工程と、第１の液体が供給された被処理基板の表面にシリコン含有化合物を含む第２の液体を供給して、第１の液体を第２の液体で置き換える工程とを備える。【選択図】図３
2014150134.tif 000002
【特許請求の範囲】
【請求項１】
被処理基板の表面にテルペン類を含む第１の液体を供給する工程と、
前記第１の液体を供給する工程に続いて、前記第１の液体が供給された被処理基板の表面にシリコン含有化合物を含む第２の液体を供給して、第１の液体を第２の液体で置き換える工程と、
を備え、
前記テルペン類は、α−ピネン、β−ピネン、ｐ−メンタン、ｄ−リモネン、ジペンテン、又は１，８−シネオールを含み、
前記シリコン含有化合物は、ポリシラザン又はポリシロキサンを含み、
前記被処理基板の表面には溝が形成され、前記溝は前記第１の液体で埋められている
ことを特徴とする半導体装置の製造方法。
【請求項２】
被処理基板の表面にテルペン類を含む第１の液体を供給する工程と、
前記第１の液体を供給する工程に続いて、前記第１の液体が供給された被処理基板の表面にシリコン含有化合物を含む第２の液体を供給して、第１の液体を第２の液体で置き換える工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記テルペン類は、α−ピネン、β−ピネン、ｐ−メンタン、ｄ−リモネン、ジペンテン、又は１，８−シネオールを含む
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン含有化合物は、ポリシラザン又はポリシロキサンを含む
ことを特徴とする請求項２、または、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記被処理基板の表面には溝が形成され、
前記溝は前記第１の液体で埋められている
ことを特徴とする請求項２乃至４のいずれかに記載半導体装置の製造方法。
【請求項６】
被処理基板を支持する支持部と、
前記支持部によって支持された被処理基板の表面にテルペン類を含む第１の液体を供給する第１の液体供給部と、
前記第１の液体が供給された被処理基板の表面にシリコン含有化合物を含む第２の液体を供給する第２の液体供給部と、
を備え、
前記第１の液体と前記第２の液体を被処理基板に供給するように構成されている
ことを特徴とする半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法及び半導体装置の製造装置に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、基板の表面に絶縁膜を的確に形成することが重要になってきている。例えば、微細な溝内に良好な絶縁膜を形成すること等が重要となってきている。
【０００３】
しかしながら、半導体装置の微細化が進むにしたがって、基板の表面に良好な絶縁膜を的確に形成することは難しくなってきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４６２１６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
基板の表面に良好な絶縁膜を的確に形成することが可能な半導体装置の製造方法及び半導体装置の製造装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置の製造方法は、被処理基板の表面にテルペン類を含む第１の液体を供給する工程と、前記第１の液体が供給された被処理基板の表面にシリコン含有化合物を含む第２の液体を供給して、第１の液体を第２の液体で置き換える工程と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図２】第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図３】第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図４】第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図５】第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図６】第１の実施形態に係る半導体装置の製造装置の構成を模式的に示した図の一例である。
【図７】第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図８】第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図９】第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１０】第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１１】第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１２】第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１３】第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１４】第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１５】第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１６】第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１７】第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１８】第３の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図１９】第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図２０】第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図２１】第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【図２２】第４の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図の一例である。
【発明を実施するための形態】
【０００８】
以下、実施形態を、図面を参照して説明する。
【０００９】
（実施形態１）
図１〜図５を参照して、第１の実施形態に係る半導体装置の製造方法の一例を説明する。本実施形態は、ＳＴＩ（shallow trench isolation）用の素子分離溝内に絶縁膜を形成する方法に関するものである。
【００１０】
まず、図１に示す工程を行う。本工程では、まず、半導体基板（シリコン基板）１０の表面に、厚さ１０ｎｍ程度のシリコン酸化膜１１を熱酸化によって形成する。続いて、ＣＭＰ（chemical mechanical polishing）のストッパー膜１２として、厚さ２００ｎｍ程度のシリコン窒化膜を、例えば、減圧ＣＶＤ（chemical vapor deposition）法によって形成する。膜厚は適宜変更することができ、例えばストッパー膜１２の厚さは１００〜３００ｎｍ程度とする。
【００１１】
次に、フォトリソグラフィ及びドライエッチングを用いて、ストッパー膜１２、シリコン酸化膜１１及び半導体基板１０に、ＳＴＩ用の素子分離溝１３を形成する。素子分離溝１３の幅及び深さは適宜変更可能であり、例えば、幅は１５ｎｍ〜１０μｍ程度、深さは２００〜５００ｎｍ程度である。
【００１２】
次に、図２に示す工程を行う。本工程では、図１の工程で得られた被処理基板の表面に、テルペン類を含む第１の液体として、例えば、α−ピネン液を供給し、被処理基板の表面をα−ピネン液で濡らす。具体的には、被処理基板の中央にα−ピネン液を滴下し、スピンコーティングを行う。スピンコーティングの回転速度は１０００〜３０００ｒｐｍとし、回転時間は０．１〜１秒程度とする。α−ピネン液の滴下量は、例えば３ｍｌ程度とする。これにより、図２に示すように、被処理基板の表面はα−ピネン液層１４によって覆われ、素子分離溝１３はα−ピネン液層１４によって埋められる。なお、素子分離溝１３の全体がα−ピネン液層１４によって完全に埋められなくてもよい。
【００１３】
次に、図３に示す工程を行う。本工程では、α−ピネン液が供給された被処理基板の表面に、例えば、ポリシラザン溶液（シリコン含有化合物を含む第２の液体）を供給して、α−ピネン液をポリシラザン溶液で置き換える。具体的には、α−ピネン液が供給された被処理基板の中央にポリシラザン溶液を滴下し、スピンコーティングを行う。ポリシラザン溶液の溶媒には、例えば、キシレンやジ−ｎ−ブチルエーテルを用いる。ポリシラザン溶液の供給はα-ピネン液が乾燥する前に行うことが好ましい。ここで、被処理基板の表面に供給されたα−ピネン液が全て乾燥する前にポリシラザン溶液の供給をおこなうため、α−ピネン液を供給する工程の後に続いてポリシラザン溶液の供給する工程を行うことが好ましい。スピンコーティングの回転速度は、例えば、１０００〜２５００ｒｐｍとし、ポリシラザン溶液の滴下量は例えば１〜２ｍｌ程度とする。被処理基板の表面にポリシラザン溶液を供給することで、α−ピネン液はしだいにポリシラザン溶液に置き換えられ、最終的にはα−ピネン液はほぼ全てポリシラザン溶液に置き換えられる。その後、所望の膜厚が得られるような回転速度で、約１５秒程度、被処理基板の回転を継続する。上述したような工程により、被処理基板の表面はポリシラザンを含む塗布膜（ポリシラザン塗布膜１５）によって覆われ、素子分離溝１３はポリシラザン塗布膜１５によって埋められる。
【００１４】
さらに、半導体基板１０の裏面のバックリンス、及びエッジカットなどを行う。その後、例えば、１５０℃で３分程度のベーキングを行い、ポリシラザン塗布膜１５中の溶剤を蒸発させる。このようにして、ＰＨＰＳ膜（ペルヒドロポリシラザン膜）が得られる。
【００１５】
次に、図４に示す工程を行う。本工程では、水蒸気を含む酸化雰囲気中で酸化処理を行い、ＰＨＰＳ膜をシリコン酸化膜に変換する。すなわち、酸化処理によりＰＨＰＳ膜中のＳｉ−Ｎ結合の窒素（Ｎ）が酸素（Ｏ）に置換され、シリコン酸化膜が得られる。酸化処理の温度は、２３０℃〜９００℃とすることが好ましい。２３０℃よりも低い温度で酸化処理を行った場合には、ポーラスなシリコン酸化膜が形成されてしまう。９００℃よりも高い温度で酸化処理を行った場合には、素子分離溝１３の側面が厚く酸化されてしまう。酸化処理時間は、酸化雰囲気及び酸化温度を安定させるために、５分以上であることが好ましい。また、素子分離溝１３の側面が厚く酸化されてしまうことを防止するために、酸化処理時間は、６０分以下であることが好ましい。この酸化処理により、図４に示すように、被処理基板の表面はシリコン酸化膜１６によって覆われ、素子分離溝１３はシリコン酸化膜１６によって埋められる。
【００１６】
次に、図５に示す工程を行う。本工程では、ＣＭＰ等によってストッパー膜（シリコン窒化膜）１２上のシリコン酸化膜１６を除去し、素子分離溝１３内にシリコン酸化膜１６を残す。その後、７００〜１１００℃程度の不活性ガス雰囲気中で熱処理を行い、シリコン酸化膜１６を緻密化する。７００℃よりも低い温度では、シリコン酸化膜１６を十分に緻密化することが困難である。１１００℃よりも高い温度では、予めイオン注入によって形成されたチャネル層の深さが深くなりすぎてしまう。熱処理時間は、１秒〜１２０分程度とする。なお、この熱処理は、ＣＭＰ処理の前に行ってもよい。
【００１７】
以上のようにして、図５に示すようなＳＴＩ型の素子分離絶縁膜が形成される。その後、所定の工程を経ることで半導体装置（半導体集積回路装置）が完成する。
【００１８】
α−ピネンは、被処理基板の表面に対する濡れ性に優れている。また、α−ピネンは、ポリシラザン溶液と容易に混ざり合うことができる。すなわち、ポリシラザンはα−ピネンに容易に溶解し、ポリシラザン溶液の溶媒（キシレンやジ−ｎ−ブチルエーテル等）はα−ピネンと容易に混ざり合う。また、α−ピネンの蒸気圧は、２３℃において３〜５．２ｈＰａ程度と低い。また、粘性は、α−ピネンの方がポリシラザン溶液よりも低い。したがって、ポリシラザン溶液を塗布する前に予めα−ピネン液を被処理基板の表面に供給しておくことにより、α−ピネン液をポリシラザン溶液に容易に置き換えることができ、微細な素子分離溝をポリシラザン塗布膜で確実に埋めることができる。また、ポリシラザン塗布膜中に含まれる気泡の量も大幅に低減することができる。その結果、欠陥の少ない均一な膜密度を有する良質のシリコン酸化膜を素子分離溝内に形成することが可能である。また、α−ピネンを予め供給しておくことにより、少量のポリシラザン溶液で良好なポリシラザン塗布膜を形成することができる。すなわち、幅の狭い素子分離溝１３を効率的にポリシラザン塗布膜で埋めることができる。その結果、ポリシラザンの使用量を低減させることができ、半導体装置の製造コストを削減することが可能である。
【００１９】
また、α−ピネンは、植物由来の天然材料であるため、人体への影響が少ない。また、植物由来の天然材料を使用することで、二酸化炭素排出量の低減にも寄与することが可能である。
【００２０】
図６は、本実施形態に係る半導体装置の製造装置の構成を模式的に示した図の一例である。
【００２１】
図６に示すように、被処理基板１００は支持部１０１によって支持される（保持される）。支持部１０１には回転軸１０２が接続されており、駆動部（モータ）１０３によって回転軸１０２を回転させることで、支持部１０１に支持された被処理基板１００が回転する。支持部１０１の上方には、第１の液体供給部１０４及び第２の液体供給部１０５が配置される。第１の液体供給部１０４は、支持部１０１によって支持された被処理基板１００の表面にα−ピネン液（第１の液体）を供給するものであり、第２の液体供給部１０５は、α−ピネン液が供給された被処理基板１００の表面にポリシラザン溶液（第２の液体）を供給するものである。第１の液体供給部１０４および第２の液体供給部１０５は、液体を基板１００に供給するためのノズルＮＺが付属している。それぞれのノズルＮＺはアームＡＭで支持されている。各液体を基板１００に供給する際には、アームＡＭが基板１００の中央部に移動してから液体が供給できるような移動機構１０７を有している。支持部１０１での被処理基板１００の支持制御、駆動部１０３での駆動制御（回転制御）、第１の液体供給部１０４での第１の液体供給制御とアームの移動制御、及び第２の液体供給部１０５での第２の液体供給制御とアームの移動制御といった装置全体の制御（シーケンス制御）は、制御部１０６によって行われる。
【００２２】
本装置を用いることで、α−ピネン液及びポリシラザン溶液を連続的に被処理基板に供給することができる。その結果、α−ピネン液をポリシラザン溶液で素早く置き換えることができる。
【００２３】
（実施形態２）
図７〜図１２を参照して、第２の実施形態に係る半導体装置の製造方法の一例を説明する。本実施形態は、ＮＡＮＤ型不揮発性メモリの製造工程に、第１の実施形態で示したような絶縁膜の形成方法を適用したものである。なお、第１の実施形態で説明した事項についての説明は省略する。また、α−ピネン液及びポリシラザン溶液の供給装置には、第１の実施形態の図６に示した装置を用いることが可能である。
【００２４】
まず、図７に示す工程を行う。本工程では、まず、半導体基板（シリコン基板）２０の表面に、ゲート絶縁膜（トンネル絶縁膜）２１としてシリコン酸化膜（厚さ８ｎｍ以下）を熱酸化によって形成する。続いて、ゲート絶縁膜２１上に、フローティングゲート電極膜２２としてポリシリコン膜（厚さ１００ｎｍ程度）を形成する。フローティングゲート電極膜２２には、ＷＳｉ膜やＣｏＳｉ膜を用いることも可能である。この場合の膜厚は、１００〜２００ｎｍ程度である。続いて、フローティングゲート電極膜２２上に、ＣＭＰのストッパー膜２３として、厚さ２００ｎｍ程度のシリコン窒化膜を、減圧ＣＶＤ法によって形成する。ストッパー膜２３には、ポリシリコン膜（厚さ１００〜２００ｎｍ程度）を用いることも可能である。
【００２５】
次に、フォトリソグラフィ及びドライエッチングを用いて、ストッパー膜２３、フローティングゲート電極膜２２、ゲート絶縁膜２１及び半導体基板２０に、ＳＴＩ用の素子分離溝２４を形成する。素子分離溝２４の幅及び深さは適宜変更可能であり、例えば、幅は１５ｎｍ〜１０μｍ程度、深さは２００〜５００ｎｍ程度である。
【００２６】
次に、図８に示す工程を行う。本工程では、図７の工程で得られた被処理基板の表面に、例えば、α−ピネン液を供給し、被処理基板の表面をα−ピネン液で濡らす。具体的な方法や条件は、第１の実施形態と同様である。これにより、被処理基板の表面はα−ピネン液層２５によって覆われ、素子分離溝２４はα−ピネン液層２５によって埋められる。
【００２７】
次に、図９に示す工程を行う。本工程では、α−ピネン液が供給された被処理基板の表面にポリシラザン溶液を供給して、α−ピネン液をポリシラザン溶液で置き換える。具体的な方法や条件は、第１の実施形態と同様である。これにより、第１の実施形態と同様に、α−ピネン液はしだいにポリシラザン溶液に置き換えられる。その結果、第１の実施形態と同様に、ポリシラザン塗布膜２６が得られる。具体的には、被処理基板の表面はポリシラザン塗布膜２６によって覆われ、素子分離溝２４はポリシラザン塗布膜２６によって埋められる。さらに、半導体基板２０の裏面のバックリンス、及びエッジカットを行う。その後、第１の実施形態と同様にしてベーキングを行い、ポリシラザン塗布膜２６中の溶剤を蒸発させる。このようにして、ＰＨＰＳ膜が得られる。
【００２８】
次に、図１０に示す工程を行う。本工程では、水蒸気を含む酸化雰囲気中で酸化処理を行い、ＰＨＰＳ膜をシリコン酸化膜に変換する。具体的な酸化処理の方法や条件は第１の実施形態と同様である。この酸化処理により、図１０に示すように、被処理基板の表面はシリコン酸化膜２７によって覆われ、素子分離溝２４はシリコン酸化膜２７によって埋められる。
【００２９】
次に、図１１に示す工程を行う。本工程では、ＣＭＰ等によってストッパー膜（シリコン窒化膜）２３上のシリコン酸化膜２７を除去し、素子分離溝２４内にシリコン酸化膜２７を残す。その後、７００〜１１００℃程度の不活性ガス雰囲気中で熱処理を行い、シリコン酸化膜２７を緻密化する。熱処理時間は、１秒〜１２０分程度とする。
【００３０】
次に、図１２に示す工程を行う。本工程では、例えば、リン酸溶液を用いたエッチングによってストッパー膜２３を除去する。続いて、例えば、希フッ酸溶液を用いたエッチングにより、シリコン酸化膜２７の上部分を除去する。これにより、フローティングゲート電極膜２２の上部分を１００ｎｍ程度露出させる。素子分離溝２４内には良質のシリコン酸化膜２７が形成されているため、制御性よく均一にシリコン酸化膜２７をエッチングすることが可能である。
【００３１】
次に、シリコン酸化膜（素子分離絶縁膜）２７の上面及びフローティングゲート電極膜２２の露出表面に、電極間絶縁膜２８を形成する。電極間絶縁膜２８には、例えば、ＣＶＤ法によって形成された、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜（総膜厚２０ｎｍ程度）が用いられる。さらに、電極間絶縁膜２８上にコントロールゲート電極膜２９を形成する。コントロールゲート電極膜２９には、例えば、ＣＶＤ法によって形成された、ポリシリコン膜／タングステン膜の積層膜（総膜厚５０ｎｍ程度）が用いられる。
【００３２】
その後、所定の工程を経ることで半導体装置（ＮＡＮＤ型不揮発性メモリ装置）が完成する。
【００３３】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。すなわち、ポリシラザン溶液を塗布する前に予めα−ピネン液を被処理基板の表面に供給しておくことにより、少量のポリシラザン溶液を用いて、欠陥の少ない良質のシリコン酸化膜を素子分離溝内に形成することが可能である。
【００３４】
（実施形態３）
図１３〜図１８を参照して、第３の実施形態に係る半導体装置の製造方法の一例を説明する。本実施形態は、金属配線の形成工程前に絶縁膜を形成するＰＭＤ（Pre-Metal Dielectric）の製造工程に、第１の実施形態で示したような絶縁膜の形成方法を適用したものである。なお、第１の実施形態で説明した事項についての説明は省略する。また、α−ピネン液及びポリシラザン溶液の供給装置には、第１実施形態の図６に示した装置を用いることが可能である。
【００３５】
まず、図１３に示す工程を行う。本工程では、まず、ゲート電極３１、ゲート絶縁膜（図示せず）、及びソース／ドレインとなる不純物拡散層３２を有するＭＯＳトランジスタを、半導体基板（シリコン基板）３０上に形成する。続いて、ＭＯＳトランジスタが形成された半導体基板上に、層間絶縁膜３３を形成する。
【００３６】
次に、図１４に示す工程を行う。本工程では、図１３の工程で得られた被処理基板の表面、すなわち層間絶縁膜３３の表面に、例えば、α−ピネン液を供給し、被処理基板の表面をα−ピネン液で濡らす。具体的な方法や条件は、第１の実施形態と同様である。これにより、被処理基板の表面、すなわち層間絶縁膜３３の表面はα−ピネン液層３４によって覆われる。
【００３７】
次に、図１５に示す工程を行う。本工程では、α−ピネン液が供給された被処理基板の表面にポリシラザン溶液を供給して、α−ピネン液をポリシラザン溶液で置き換える。具体的な方法や条件は、第１の実施形態と同様である。これにより、第１の実施形態と同様に、α−ピネン液はしだいにポリシラザン溶液に置き換えられる。その結果、第１の実施形態と同様に、ポリシラザン塗布膜３５が得られる。具体的には、被処理基板の表面、すなわち層間絶縁膜３３の表面は、ポリシラザン塗布膜３５によって覆われる。さらに、半導体基板３０の裏面のバックリンス、及びエッジカットを行う。その後、第１の実施形態と同様にしてベーキングを行い、ポリシラザン塗布膜３５中の溶剤を蒸発させる。このようにして、ＰＨＰＳ膜が得られる。
【００３８】
次に、図１６に示す工程を行う。本工程では、水蒸気を含む酸化雰囲気中で酸化処理を行い、ＰＨＰＳ膜をシリコン酸化膜に変換する。具体的な酸化処理の方法や条件は第１の実施形態と同様である。この酸化処理により、図１６に示すように、被処理基板の表面、すなわち層間絶縁膜３３の表面は、シリコン酸化膜３６によって覆われる。なお、この酸化処理は、ゲート電極３１を酸化させない程度の温度、例えば６００℃以下の温度で行うことが好ましい。酸化処理の後に、不活性ガス雰囲気中でアニールを行ってもよい。酸化処理（或いは不活性ガス雰囲気中でのアニール処理）の後に、シリコン酸化膜３６を平坦化するためにＣＭＰを行ってもよい。なお、適切な平坦性が得られるようにポリシラザン溶液を調整しておくことで、ＣＭＰによる平坦化処理を省略することも可能である。
【００３９】
次に、シリコン酸化膜３６上に、エッチングストッパー膜としてシリコン窒化膜３７を形成する。例えば、ＣＶＤ法によって厚さ２００ｎｍ程度のシリコン窒化膜３７を形成する。
【００４０】
次に、図１７に示す工程を行う。本工程では、例えば、フォトリソグラフィ及びＲＩＥ（reactive ion etching）を用いて、シリコン窒化膜３７、シリコン酸化膜３６及び層間絶縁膜３３にコンタクトホールを形成する。
【００４１】
次に、図１８に示す工程を行う。本工程では、コンタクトホール内及びシリコン窒化膜３７上に金属配線３８を形成する。さらに、全面に層間絶縁膜３９を形成する。
【００４２】
その後、所定の工程を経ることで半導体装置が完成する。
【００４３】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。すなわち、ポリシラザン溶液を塗布する前に予めα−ピネン液を被処理基板の表面に供給しておくことにより、少量のポリシラザン溶液を用いて、良質の絶縁膜（シリコン酸化膜）を形成することが可能である。
【００４４】
（実施形態４）
図１９〜図２２を参照して、第４の実施形態に係る半導体装置の製造方法の一例を説明する。本実施形態は、金属配線の形成工程と金属配線の形成工程との間に絶縁膜を形成するＩＭＤ（Inter-Metal Dielectric）の製造工程に、第１の実施形態で示したような絶縁膜の形成方法を適用したものである。なお、第１の実施形態で説明した事項についての説明は省略する。また、α−ピネン液及びポリシラザン溶液の供給装置には、第１の実施形態の図６に示した装置を用いることが可能である。
【００４５】
まず、図１９に示す工程を行う。本工程では、まず、半導体基板（図示せず）上に形成された絶縁膜４１内に金属配線（例えば、Ｗ配線）４２を形成する。続いて、絶縁膜４１及び金属配線４２上にシリコン窒化膜４３を形成する。
【００４６】
次に、上記のようにして得られた被処理基板の表面、すなわちシリコン窒化膜４３の表面に、例えば、α−ピネン液を供給し、被処理基板の表面をα−ピネン液で濡らす。具体的な方法や条件は、第１の実施形態と同様である。これにより、被処理基板の表面、すなわちシリコン窒化膜４３の表面はα−ピネン液層４４によって覆われる。
【００４７】
次に、図２０に示す工程を行う。本工程では、α−ピネン液が供給された被処理基板の表面にポリシラザン溶液を供給して、α−ピネン液をポリシラザン溶液で置き換える。具体的な方法や条件は、第１の実施形態と同様である。これにより、第１の実施形態と同様に、α−ピネン液はしだいにポリシラザン溶液に置き換えられる。その結果、第１の実施形態と同様に、ポリシラザン塗布膜４５が得られる。具体的には、被処理基板の表面、すなわちシリコン窒化膜４３の表面は、ポリシラザン塗布膜４５によって覆われる。さらに、バックリンス及びエッジカットを行う。その後、第１の実施形態と同様にしてベーキングを行い、ポリシラザン塗布膜４５中の溶剤を蒸発させる。このようにして、ＰＨＰＳ膜が得られる。
【００４８】
次に、図２１に示す工程を行う。本工程では、水蒸気を含む酸化雰囲気中で酸化処理を行い、ＰＨＰＳ膜をシリコン酸化膜に変換する。具体的な酸化処理の方法や条件は第１の実施形態と同様である。この酸化処理により、図２１に示すように、被処理基板の表面、すなわちシリコン窒化膜４３の表面は、シリコン酸化膜４６によって覆われる。なお、この酸化処理は、配線４２に影響を及ぼさない程度の温度で行うことが好ましい。さらに、フォトリソグラフィ及びＲＩＥを用いて、シリコン酸化膜４６及びシリコン窒化４３にコンタクトホールを形成し、金属配線４２を露出させる。
【００４９】
次に、図２２に示す工程を行う。本工程では、図２１の工程で形成されたコンタクトホール内に金属配線（例えば、Ａｌ配線）４７を形成する。これにより、金属配線４２に金属配線４７が接続される。
【００５０】
その後、所定の工程を経ることで半導体装置が完成する。
【００５１】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。すなわち、ポリシラザン溶液を塗布する前に予めα−ピネン液を被処理基板の表面に供給しておくことにより、少量のポリシラザン溶液を用いて、良質の絶縁膜（シリコン酸化膜）を形成することが可能である。
【００５２】
以上、第１〜第４の実施形態について説明したが、第１〜第４の実施形態は以下のような変更が可能である。
【００５３】
上述した第１〜第４の実施形態では、テルペン類を含む第１の液体としてα−ピネンを用いたが、テルペン類として、α−ピネンの他に、β−ピネン、ｐ−メンタン、ｄ−リモネン、ジペンテン、又は１，８−シネオールを用いてもよい。これらのテルペン類を用いた場合にも、上述した第１〜第４の実施形態と同様の効果が得られる。なお、特にα−ピネンを用いた場合には、エッジカットがしやすいという利点がある。
【００５４】
また、上述した第１〜第４の実施形態では、ポリシラザンとして、シリコン（Ｓｉ）、水素（Ｈ）及び窒素（Ｎ）だけで構成されたＰＨＰＳを用いたが、ＰＨＰＳの水素をメトキシ基（ＣＨ3Ｏ）等の官能基で置換したポリシラザンを用いてもよい。この場合にも、上述した第１〜第４の実施形態と同様の効果が得られる。
【００５５】
また、シリコン含有化合物として、ポリシラザンの代わりにポリシロキサンを用いてもよい。ポリシロキサンを用いた場合には、溶剤として、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）、或いは低分子シロキサン等を用いることが可能である。ポリシロキサンを用いた場合にも、上述した第１〜第４の実施形態と同様の効果が得られる。
【００５６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１０…半導体基板      １１…シリコン酸化膜      １２…ストッパー膜
１３…素子分離溝      １４…α−ピネン液層      １５…ポリシラザン塗布膜
１６…シリコン酸化膜
２０…半導体基板      ２１…ゲート絶縁膜
２２…フローティングゲート電極膜      ２３…ストッパー膜
２４…素子分離溝      ２５…α−ピネン液層      ２６…ポリシラザン塗布膜
２７…シリコン酸化膜      ２８…電極間絶縁膜
２９…コントロールゲート電極膜
３０…半導体基板      ３１…ゲート電極      ３２…不純物拡散層
３３…層間絶縁膜      ３４…α−ピネン液層      ３５…ポリシラザン塗布膜
３６…シリコン酸化膜      ３７…シリコン窒化膜
３８…金属配線      ３９…層間絶縁膜
４１…絶縁膜      ４２…金属配線      ４３…シリコン窒化膜
４４…α−ピネン液層      ４５…ポリシラザン塗布膜      ４６…シリコン酸化膜
４７…金属配線
１００…被処理基板      １０１…支持部      １０２…回転軸
１０３…駆動部      １０４…第１の液体供給部
１０５…第２の液体供給部      １０６…制御部
【図１】
2014150134.tif 000003
【図２】
2014150134.tif 000004
【図３】
2014150134.tif 000005
【図４】
2014150134.tif 000006
【図５】
2014150134.tif 000007
【図６】
2014150134.tif 000008
【図７】
2014150134.tif 000009
【図８】
2014150134.tif 000010
【図９】
2014150134.tif 000011
【図１０】
2014150134.tif 000012
【図１１】
2014150134.tif 000013
【図１２】
2014150134.tif 000014
【図１３】
2014150134.tif 000015
【図１４】
2014150134.tif 000016
【図１５】
2014150134.tif 000017
【図１６】
2014150134.tif 000018
【図１７】
2014150134.tif 000019
【図１８】
2014150134.tif 000020
【図１９】
2014150134.tif 000021
【図２０】
2014150134.tif 000022
【図２１】
2014150134.tif 000023
【図２２】
2014150134.tif 000024