(57)【要約】      （修正有）【課題】アナログ入力変換回路の健全性確認処理における演算処理負担を軽減化し、余裕時間内で実施する補助機能の演算時間を確保する。【解決手段】合成回路８はアナログ入力変換回路２から複数のアナログ信号を取り込み、これらを合成した合成アナログ信号をＡ／Ｄ変換回路３へ出力する。演算処理回路４は、Ａ／Ｄ変換回路３からのディジタル信号を入力とし所定の演算処理を行うことで動作判定する。また、演算処理回路４は、合成アナログ信号に対応したディジタル信号２６に基づいて、アナログ入力変換回路２の健全性を確認する処理を行う。このため、演算処理回路４におけるディジタル信号の合成処理は不要であり、合成アナログ信号に対応するディジタル信号２６の大小を判定するだけでアナログ入力変換回路２の故障の有無を判断する。【選択図】図１
2014150689.tif 000002
【特許請求の範囲】
【請求項１】
電力系統から入力される電気量を所定の大きさに変換する入力変成器と、
前記入力変成器の二次側信号を入力して所定のアナログ信号に変換するアナログ入力変換回路と、
前記アナログ信号を所定のディジタル信号に変換するＡ／Ｄ変換回路と、
前記ディジタル信号を入力とし、所定の演算処理を行う演算処理回路を有するディジタル型保護継電器において、
前記アナログ入力変換回路はアナログ信号を複数出力するように構成し、
前記アナログ入力変換回路から複数の前記アナログ信号を取り込み、これらを合成した合成アナログ信号を前記Ａ／Ｄ変換回路へ出力する合成回路を設け、
前記Ａ／Ｄ変換回路は前記合成アナログ信号をディジタル信号に変換して前記演算処理回路に出力するように構成し、
前記演算処理回路は、予め設定された閾値を基準として前記合成アナログ信号に対応したディジタル信号の大きさを判定することにより前記アナログ入力変換回路の健全性を確認するように構成したことを特徴とするディジタル型保護継電器。
【請求項２】
前記合成回路にて合成される複数の前記アナログ信号は、三相交流の各相電気量及び零相電気量であることを特徴とする請求項１に記載のディジタル型保護継電器。
【請求項３】
前記合成回路にて合成された前記アナログ信号の判定回路を具備したことを特徴とする請求項１又は２に記載のディジタル型保護継電器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アナログ入力変換回路の健全性確認機能を備えたディジタル型保護継電器に関するものである。
【背景技術】
【０００２】
一般に、ディジタル型保護継電器では、アナログ入力変換回路を用いて変成器二次側のアナログ信号を所定レベルに変換する。そして、ディジタル型保護継電器はＡ／Ｄ変換回路にてアナログ信号をディジタル信号に変換し、演算処理回路がディジタル信号を用いて所定の演算処理を行うことで動作判定する。このようなディジタル型保護継電器では、電力系統から入力される電気量（電圧又は電流）の大きさあるいは位相条件によって系統事故を検出する。
【０００３】
ディジタル型保護継電器に含まれる構成要素のうち、変成器二次側のアナログ信号を取り込むアナログ入力変換回路は、ディジタル型保護継電器が系統事故を正常に検出するために特に重要な回路である。それ故、ディジタル型保護継電器の信頼度向上を図るべく、アナログ入力変換回路の健全性を確認する技術が、従来から提案されている（例えば、非特許文献１及び非特許文献２）。
【０００４】
アナログ入力変換回路の健全性は、零相電気量のソフト合成や高調波抽出処理等を行うことによって確認される。これらの演算処理は演算処理回路でディジタル変換された電気量を用いて行っている。演算処理回路がアナログ入力変換回路の健全性を確認するタイミングとしては、所定の演算周期から、系統事故検出のための演算処理に要する時間を差し引いた余裕時間を活用している。このため、演算処理回路において、アナログ入力変換回路の健全性確認が、系統事故検出のための演算処理に影響を及ぼすことはない。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】電気協同研究  第４１巻第４号  Ｐ６２、Ｐ６３、Ｐ６５、Ｐ６６
【非特許文献２】電気協同研究  第５０巻第１号  Ｐ９６〜Ｐ９９
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、アナログ入力変換回路の健全性確認は演算処理回路が行っている。そのため、演算処理回路の処理能力によっては、一般に行われる健全性確認処理を採用することが困難な場合がある。特に、演算処理回路の性能を変えることなく系統事故検出のための演算処理を複雑化及び高度化した場合、あるいはコスト合理化のために演算処理回路の性能を削減した場合などである。そこで従来から、演算処理回路で行われる、アナログ入力変換回路の健全性確認のための演算処理負担を、軽くすることが望まれていた。
【０００７】
また、演算処理回路においてアナログ入力変換回路の健全性確認は、演算周期から系統事故検出のための演算時間を差し引いた余裕時間に行っているが、この余裕時間には、アナログ入力変換回路の健全性確認だけではなく、ディジタル型保護継電器の補助機能の演算処理を行うことがある。
【０００８】
例えば、ディジタル型保護継電器のＬＣＤパネルへの制御処理等の補助機能は余裕時間を活用して行われる。近年、ヒューマンインターフェース機能の高性能化などが進んでおり、余裕時間に行われる補助機能の演算処理が増える傾向にある。したがって、余裕時間が逼迫されることが多く、補助機能の演算時間を確保することが難しくなっていた。
【０００９】
本発明の実施形態は、以上の課題を解消するために提案されたものであり、その目的は、アナログ入力変換回路の健全性確認処理における演算処理負担を軽減化し、余裕時間内で実施する補助機能の演算時間を確保することができるディジタル型保護継電器を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の実施形態は、次のような構成要素（１）〜（８）を有している。
（１）電力系統から入力される電気量を所定の大きさに変換する入力変成器と、
（２）前記入力変成器の二次側信号を入力して所定のアナログ信号に変換するアナログ入力変換回路と、
（３）前記アナログ信号を所定のディジタル信号に変換するＡ／Ｄ変換回路と、
（４）前記ディジタル信号を入力とし、所定の演算処理を行う演算処理回路を有するディジタル型保護継電器において、
（５）前記アナログ入力変換回路はアナログ信号を複数出力するように構成し、
（６）前記アナログ入力変換回路から複数の前記アナログ信号を取り込み、これらを合成した合成アナログ信号を前記Ａ／Ｄ変換回路へ出力する合成回路を設け、
（７）前記Ａ／Ｄ変換回路は前記合成アナログ信号をディジタル信号に変換して前記演算処理回路に出力するように構成し、
（８）前記演算処理回路は、予め設定された閾値を基準として前記合成アナログ信号に対応したディジタル信号の大きさを判定することにより前記アナログ入力変換回路の健全性を確認するように構成したことを特徴としている。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態のブロック図。
【図２】本発明の第１の実施形態の要部回路図。
【図３】本発明の第１の実施形態の合成回路の回路図。
【図４】本発明の第２の実施形態の回路図。
【図５】本発明の第２の実施形態の合成回路の回路図。
【図６】本発明の第３の実施形態のブロック図。
【発明を実施するための形態】
【００１２】
（第１実施形態）
（構成）
以下、図１〜図３を用いて本発明に係る第１実施形態を説明する。図１は第１実施形態の構成を示すブロック図、図２は第１実施形態における入力変成器からＡ／Ｄ変換回路までの回路図、図３は第１実施形態における合成回路の回路図である。
【００１３】
まず、ディジタル型保護継電器の全体構成について説明する。図１に示すように、第１実施形態のディジタル型保護継電器には、入力変成器１、アナログ入力変換回路２、Ａ／Ｄ変換回路３、演算処理回路４、リレー出力回路５、出力接点６、電源回路７が設けられている。また、第１実施形態の構成上の特徴としてアナログ入力変換回路２とＡ／Ｄ変換回路３との間に合成回路８が設けられている。合成回路８はアナログ入力変換回路２及びＡ／Ｄ変換回路３に接続されている。
【００１４】
入力変成器１は、電力系統から入力される電気量を所定の大きさに変換してアナログ入力変換回路２に出力する。なお、電力系統から入力される電気量は、ディジタル型保護継電器から見た場合、電力系統から入力される電流及び電圧のどちらについても同様に説明できる。
【００１５】
アナログ入力変換回路２は、入力変成器１の二次側信号を入力し、所定のアナログ信号に変換して、Ａ／Ｄ変換回路３に出力する。Ａ／Ｄ変換回路３は、アナログ入力変換回路２からアナログ信号を入力し、アナログ信号を所定のディジタル信号に変換する。演算処理回路４は、Ａ／Ｄ変換回路３からのディジタル信号を入力とし所定の演算処理を行うことで動作判定する。また、演算処理回路４は、Ａ／Ｄ変換回路３からのディジタル信号のうち、後述する合成アナログ信号に対応したディジタル信号に基づいて、アナログ入力変換回路２の健全性を確認する処理を行うようになっている。
【００１６】
リレー出力回路５は、演算処理回路４の演算処理結果を受けて外部に接点出力を出す。出力接点６は、リレー出力回路５の結果を受けて、出力接点６の接点を開閉し、ディジタル型保護継電器の外部へディジタル型保護継電器の情報を伝える。電源回路７は、電源入力よりディジタル型保護継電器内部の電源電圧として安定化された電圧を各回路に供給する。
【００１７】
次に図２を用いて、アナログ入力変換回路２及びＡ／Ｄ変換回路３について説明する。図２に示すように、アナログ入力変換回路２は、２次負荷抵抗９、アナログ前置フィルタ部１０から構成されている。アナログ前置フィルタ部１０は二重化してアナログ前置フィルタ１０ａ、１０ｂからなり、２つのアナログ信号を出力するようになっている。すなわち、アナログ前置フィルタ１０ａ、１０ｂはそれぞれ、所定のアナログ信号２４ａ、２４ｂを、合成回路８及びＡ／Ｄ変換回路３に出力する。合成回路８はアナログ信号２４ａ、２４ｂを合成したアナログ信号（以下、合成アナログ信号と呼ぶ）２５を生成し、これをＡ／Ｄ変換回路３に出力する。
【００１８】
図２に示すように、Ａ／Ｄ変換回路３は、サンプルホールド回路１１やマルチプレクサ回路１２及びＡ／Ｄ変換器１３から構成される。Ａ／Ｄ変換回路３はアナログ前置フィルタ１０ａ、１０ｂから出力されるアナログ信号２４ａ、２４ｂ及び合成回路８から出力される合成アナログ信号２５を入力して所定のディジタル信号２６に変換し、このディジタル信号２６を演算処理回路４へ出力する。
【００１９】
次に図３を用いて、合成回路８について説明する。図３に示すように、合成回路８はオペアンプ１４及び抵抗１５〜１８から構成される。オペアンプ１４はユニポーラ型あるいはバイポーラ型のどちらでも構わないが、本実施形態ではバイポーラ型オペアンプを用いている。
【００２０】
（作用）
合成回路８にはフィルタ１出力電圧及びフィルタ２出力電圧として、各々アナログ前置フィルタ１０ａ、１０ｂからの出力電圧が入力される。これらの電圧は合成回路８にて合成される。合成回路８から出力される電圧は、次の式（１）で示される。
【数１】
2014150689.tif 000003
Ｖ１：アナログ前置フィルタ１０ａ出力電圧
Ｖ２：アナログ前置フィルタ１０ｂ出力電圧
ＶＯ：合成回路８の出力電圧
Ｚ１：抵抗１５の抵抗値
Ｚ２：抵抗１６の抵抗値
Ｚ３：抵抗１７の抵抗値
Ｚ４：抵抗１８の抵抗値
【００２１】
ここで、４つの抵抗１５〜１８の抵抗値が全て同一となるように、つまりＺ１＝Ｚ２＝Ｚ３＝Ｚ４となるように抵抗値を選定すると、式（１）は式（２）のように変形することができる。
【数２】
2014150689.tif 000004
【００２２】
上記式（２）は、アナログ入力変換回路２のアナログ前置フィルタ１０ａ、１０ｂが健全であれば、Ｖ２＝Ｖ１となって、合成回路８の出力に電圧が発生しないことを表す。また、アナログ前置フィルタ１０ａあるいは１０ｂのいずれかに故障があれば、Ｖ２≠Ｖ１となって、合成回路８の出力に電圧が発生することになる。
【００２３】
このような合成回路８からの電圧信号の有無が合成アナログ信号２５となり、これをＡ／Ｄ変換回路３が取り込んでディジタル信号化し、ディジタル信号２６を演算処理回路４に送る。演算処理回路４は合成アナログ信号２５に対応したディジタル信号２６の大きさを判定してアナログ入力変換回路２の故障の有無などを判断して健全性を確認する。
【００２４】
（効果）
上述した第１実施形態の効果は次の通りである。第１実施形態では、演算処理回路４におけるディジタル信号の合成処理は不要であり、合成アナログ信号２５に対応するディジタル信号２６の大小を判定するだけで、アナログ入力変換回路２の故障の有無を判断することができる。
【００２５】
したがって、演算処理回路４では、極めて軽い演算処理負担だけで、アナログ入力変換回路２の健全性確認のための演算処理を実施することができる。その結果、系統事故を検出する演算処理を複雑化及び高度化した場合でも演算処理回路４の性能を変えずにこれに対応することができる。また、演算処理回路４の性能を削減したとしても、演算処理回路４によってアナログ入力変換回路２の健全性確認を確実に行うことができる。
【００２６】
また、演算処理負担の軽減化に伴い、演算処理時間が短縮化するため、アナログ入力変換回路２の健全性確認を余裕時間で行うにせよ、余裕時間を圧迫することがない。したがって、補助機能を実現する演算処理を、余裕時間において十分に確保することができる。これにより、補助機能を充実させることができ、ディジタル型保護継電器の高性能化を進めることが可能である。
【００２７】
（第２実施形態）
（構成）
図４、図５を用いて本発明に係る第２実施形態を説明する。図４は第２実施形態における入力変成器からＡ／Ｄ変換回路までの回路図、図５は第２実施形態における合成回路の回路図である。第２実施形態の基本的な構成は、図１に示した第１実施形態の構成と同様である。そのため、同一の構成部材に関しては、第１実施形態と同一符号を付して説明は省略する。
【００２８】
第２実施形態の構成上の特徴は、合成回路８にて三相交流の各相電気量及び零相電気量といった４つのアナログ信号が合成される点にある。図４に示すように、第２実施形態のディジタル型保護継電器では、入力変成器１の入力する電気量が、三相交流のＡ相、Ｂ相、Ｃ相の極性と零相の極性が１８０度異なっている。
【００２９】
零相分は、対称座標法より電力系統から取り込むＡ相、Ｂ相、Ｃ相の各相分を用いて、式（３）及び式（４）のように示される。
【数３】
2014150689.tif 000005
【数４】
2014150689.tif 000006
Ｉａ１：変成器１次側Ａ相電流
Ｉｂ１：変成器１次側Ｂ相電流
Ｉｃ１：変成器１次側Ｃ相電流
Ｉ０１：変成器１次側零相電流
Ｖａ１：変成器１次側Ａ相電圧
Ｖｂ１：変成器１次側Ｂ相電圧
Ｖｃ１：変成器１次側Ｃ相電圧
Ｖ０１：変成器１次側零相電圧
【００３０】
電流の場合は残留回路で、電圧の場合はブロークンデルタ回路で、零相分が取り込まれ、ディジタル型保護継電器の零相回路には、３Ｉ０あるいは３Ｖ０が導入される。この場合、電流あるいは電圧のどちらでも原理的に説明が可能なため、以降は例としてディジタル型保護継電器へ電流が取り込まれた場合で説明する。
【００３１】
ここで、ディジタル型保護継電器の零相回路は、１８０度反転しているため、ディジタル型保護継電器の内部へ３Ｉ０が導入され、ディジタル型保護継電器内部では、Ａ相、Ｂ相、Ｃ相の各相電流および零相電流は、式（５）〜式（８）のように電圧変換される。
【００３２】
【数５】
2014150689.tif 000007
【数６】
2014150689.tif 000008
【００３３】
【数７】
2014150689.tif 000009
【数８】
2014150689.tif 000010
Ｖａ２：Ａ相フィルタ入力電圧
Ｖｂ２：Ｂ相フィルタ入力電圧
Ｖｃ２：Ｃ相フィルタ入力電圧
Ｖ０２：零相フィルタ入力電圧
ｎ１  ：変成器１次巻線の巻回数
ｎ２  ：変成器２次巻線の巻回数
ｒ  ：２次負荷抵抗９の抵抗値
【００３４】
図４に示すように、アナログ入力変換回路２は、２次負荷抵抗９と、４つのアナログ前置フィルタ１０ｃ〜１０ｆからなるアナログ前置フィルタ部１０Ａとから構成されている。４つのアナログ前置フィルタ１０ｃ〜１０ｆはＡ相、Ｂ相、Ｃ相の各相分と零相分に対応している。図５に示すように、合成回路８はバイポーラ型のオペアンプ１４及び抵抗１９〜２３から構成されている。なお、図５に示す符号２７はサミングポイントである。
【００３５】
（作用）
アナログ入力変換回路２は各相の所定のアナログ信号２４ｃ〜２４ｆを、合成回路８へ出力すると共に、Ａ／Ｄ変換回路３に出力する。合成回路８はＡ相、Ｂ相、Ｃ相の各相分と零相分のアナログ信号２４ｃ〜２４ｆを合成して合成アナログ信号２５を生成し、これをＡ／Ｄ変換回路３に出力する。
【００３６】
アナログ入力変換回路２においてアナログ前置フィルタ部１０Ａの出力ゲインが１とすると、合成回路８は、上記式（５）〜式（８）で示される電圧が各々印加され、サミングポイント２７（図５に図示）における電流は、式（９）で示される。
【数９】
2014150689.tif 000011
【００３７】
Ｉｓ＝−Ｉｆであり、合成回路８の出力電圧は、式（１０）で示される。
【数１０】
2014150689.tif 000012
Ｖｏ：合成回路８出力電圧
Ｉｆ：合成回路８出力電圧を決定する電流
Ｉｓ：サミングポイントにおける電流
Ｚ１：抵抗１９の抵抗値
Ｚ２：抵抗２０の抵抗値
Ｚ３：抵抗２１の抵抗値
Ｚ４：抵抗２２の抵抗値
Ｚ５：抵抗２３の抵抗値
【００３８】
図４に示すように、Ａ／Ｄ変換回路３は、アナログ入力変換回路２及び合成回路８から出力されるアナログ信号２４ｃ〜２４ｆ及び合成アナログ信号２５を入力して、所定のディジタル信号２６に変換し、演算処理回路４へと出力する。演算処理回路４はディジタル信号２６を取り込み、所定の演算処理を実施する。
【００３９】
上記の式（５）〜（９）より、入力変成器１及びアナログ入力変換回路２が健全であれば、Ｉｓ＝−Ｉｆ＝０であり、前記式（１０）から明らかなように合成回路８の出力には電圧は発生しない。しかし、入力変成器１の２次側あるいはアナログ入力変換回路２のいずれかに故障がある場合、Ｉｓ＝−Ｉｆ≠０となり、｜Ｖ０｜＞０となることから、合成回路８の出力に電圧が生じることになる。
【００４０】
このような合成回路８からの電圧信号の有無が合成アナログ信号２５となり、これをＡ／Ｄ変換回路３が取り込んでディジタル信号化し、ディジタル信号２６を演算処理回路４に送る。演算処理回路４は合成アナログ信号２５に対応したディジタル信号２６の大きさを判定してアナログ入力変換回路２の故障の有無などを判断して健全性を確認する。
【００４１】
（効果）
上述した第２実施形態の効果は次の通りである。第２実施形態では、零相分の算出する演算処理や、高調波抽出演算処理等を行う必要がない。したがって、第２実施形態によれば、上記第１実施形態と同様、合成アナログ信号２５に対応するディジタル信号２６の大小を判定するだけで、アナログ入力変換回路２の故障の有無を判断することができる。
【００４２】
これにより、演算処理回路４における演算処理負担を軽減化することができ、系統事故を検出する演算処理の複雑化及び高度化や、演算処理回路４の性能削減にも対応可能である。また、演算処理負担の軽減化に伴い、演算処理時間が短縮化するため、余裕時間内で実施する補助機能の演算時間を確保することができる。したがって、補助機能を充実させ、ディジタル型保護継電器の高性能化に寄与することができる。
【００４３】
（第３実施形態）
（構成）
図６を用いて本発明に係る第３実施形態を説明する。図６は第３実施形態の構成を示すブロック図を示す。第３実施形態のディジタル型保護継電器では、合成回路８には判定回路２８が接続されており、合成回路８から出力されるアナログ信号が、Ａ／Ｄ変換回路３に代えて判定回路２８に入力される。判定回路２８はウィンドウコンパレータ回路で構成される。
【００４４】
判定回路２８は、入力されたアナログ信号を１ｂｉｔのディジタル信号２９へ変換し、このディジタル信号２９は演算処理回路４に取り込まれ、所定の判定を実施する。なお、上述を除くディジタル型保護継電器の構成は、第１実施形態あるいは第２実施形態の構成と同様である。
【００４５】
（作用）
合成回路８から出力される電圧は、ディジタル保護継電器内部のアナログ入力変換回路２が故障した場合に発生する。合成回路８から出力される電圧及びハードウェア誤差分εに相当する電圧をウィンドウコンパレータ回路で構成された判定回路２８に入力し、合成回路８から出力される電圧が誤差範囲内であれば、Ｈレベルを出力し、誤差範囲外であればＬレベルを出力する。
【００４６】
このように判定回路２８から出力された１ｂｉｔのディジタル信号２９を一般的に演算処理回路４として使用されるＣＰＵやプログラマブルロジックデバイス等の入力ポートで読み込み、アナログ入力変換回路２の健全性確認を行う。この後段にハードウェアによる遅延タイマを挿入し、一過性ノイズ等による誤検出を防止することもできる。
【００４７】
（効果）
第３実施形態によれば、上記第１及び第２の実施形態の持つ効果に加えて、次の効果がある。すなわち、演算処理回路４における判定処理をより簡素化することができ、演算時間をいっそう短縮化することが可能である。したがって、余裕時間内で実施する補助機能を充実させることができ、高性能化を進めることができる。
【００４８】
（他の実施形態）
なお、上記の実施形態は、本明細書において一例として提示したものであって、発明の範囲を限定することを意図するものではない。すなわち、その他の様々な形態で実施されることが可能であり、発明の範囲を逸脱しない範囲で、種々の省略や置き換え、変更を行うことが可能である。これらの実施形態やその変形例は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【００４９】
例えば、上述した第１実施形態では２つのアナログ量の合成結果が零になる場合で説明したが、扱うアナログ量の数によらずディジタル型保護継電器の内部で扱うアナログ量の合成結果が予め設定された閾値に収まるようにすれば、原理的に適用可能である。
【００５０】
第２実施形態では、Ａ相、Ｂ相、Ｃ相の各相電流及び零相電流を電圧変換し演算処理するための入力変成器１、２次負荷抵抗９及びアナログ前置フィルタ部１０が同一である場合を示したが、それらが異なる場合であっても、合成回路８を構成するＺ１、Ｚ２、Ｚ３、Ｚ４の値を調整することで、アナログ入力変換回路２の異常がある場合に｜Ｖ０｜＞０となり、合成回路８の出力に電圧が生じることになる。なお、Ｚ５は合成回路８の出力電圧を決定することができ、ディジタル型保護継電器が許容する範囲で、Ｚ５の値を選定することが可能である。
【００５１】
また上記の実施形態では、電力系統に接続される主変成器、主変成器からディジタル型保護継電器までを接続する配線、入力変成器１やアナログ入力変換回路２、アナログ前置フィルタ部１０等、ディジタル型保護継電器内外にわたり、ハードウェア誤差が無いものとして扱っているが、演算処理回路４には、演算処理に必要なデータを格納するメモリ回路を具備し、ハードウェア誤差分εを予めディジタル型保護継電器内のメモリ回路に記憶させ、合成回路８から出力される電圧Ｖｏがハードウェア誤差分εを超過した場合に、アナログ入力変換回路２の異常を検出させても良い。
【００５２】
例えば、第１の実施形態では、系統からのある一つの電気量を２つのフィルタ回路に入力して加算する手法を採用しているが、この場合の誤差要因はリレー内部の誤差要因のみである。具体的には、フィルタ回路自体の誤差や合成回路自体の誤差、量子化誤差などがある。フィルタ回路や合成回路といった回路自体の誤差としては、回路を構成する抵抗の誤差分やオペアンプの出力誤差、コンデンサの誤差分などが含まれる。これらの誤差の具体的な数値は、選定部品の精度に依存する。例えば、アナログ回路に使用する抵抗は０．５％品を用いる場合が多い。また、オペアンプであればオフセットの誤差分が代表的である。
【００５３】
第２の実施形態では、系統からの三相交流の各相電気量及び零相電気量を各々に対応するフィルタ回路に入力してそれぞれを加算する手法を採用しているが、この場合は、上記第１の実施形態における誤差要因に加えて、系統側の誤差要因が考えられる。系統側の誤差要因は、具体的には、変成器の等級などに依存する計器用変流器や計器用変圧器の誤差、線路インピーダンスの誤差などがある。
【符号の説明】
【００５４】
１…入力変成器
２…アナログ入力変換回路
３…Ａ／Ｄ変換回路
４…演算処理回路
５…リレー出力回路
６…出力接点
７…電源回路
８…合成回路
９…２次負荷抵抗
１０、１０Ａ…アナログ前置フィルタ部
１０ａ〜１０ｆ…アナログ前置フィルタ
１１…サンプリングホールド回路
１２…マルチプレクサ回路
１３…Ａ／Ｄ変換器
１４…オペアンプ
１５〜２３…抵抗
２４ａ〜２４ｆ…アナログ信号
２５…合成アナログ信号
２６…ディジタル信号
２７…サミングポイント
２８…判定回路
２９…１ｂｉｔのディジタル信号
【図１】
2014150689.tif 000013
【図２】
2014150689.tif 000014
【図３】
2014150689.tif 000015
【図４】
2014150689.tif 000016
【図５】
2014150689.tif 000017
【図６】
2014150689.tif 000018