(57)【要約】  【課題】  半導体素子の電気特性を良好に検査することが可能な半導体素子検査装置を提供することを目的とする。  【解決手段】  半導体素子検査装置１は、上面に検査対象の半導体素子を実装する半導体素子実装領域を有する基板２と、基板２に設けられた交流信号入力コネクタ３と、基板２に設けられた直流信号入力コネクタ４と、基板２上に設けられ、交流信号入力コネクタ３に電気的に直列接続された容量素子５と、基板２上に設けられ、直流信号入力コネクタ４に電気的に直列接続されたインダクタ素子６と、基板２上に設けられて容量素子５およびインダクタ素子６の両方に電気的に並列接続された、半導体素子実装領域Ｒに実装される半導体素子の一端電極に直列接続される配線導体７とを備えている。【選択図】図１
2014106214.tif 000002
【特許請求の範囲】
【請求項１】
上面に検査対象の半導体素子を実装する半導体素子実装領域を有する基板と、
前記基板に設けられた交流信号入力コネクタと、
前記基板に設けられた直流信号入力コネクタと、
前記基板上に設けられ、前記交流信号入力コネクタに電気的に直列接続された容量素子と、
前記基板上に設けられ、前記直流信号入力コネクタに電気的に直列接続されたインダクタ素子と、
前記基板上に設けられて前記容量素子および前記インダクタ素子の両方に電気的に並列接続された、前記半導体素子実装領域に実装される前記半導体素子の一端電極に直列接続される配線導体とを備えた半導体素子検査装置。
【請求項２】
請求項１に記載の半導体素子検査装置であって、
前記基板の上面から側面にかけて切り欠かれた凹部が設けられており、
前記半導体素子実装領域が前記凹部内に設けられていることを特徴とする半導体素子検査装置。
【請求項３】
請求項１または請求項２に記載の半導体素子検査装置であって、
前記インダクタ素子は複数設けられて電気的に直列接続されてなるユニットを構成しており、前記ユニットの一端が前記直流信号入力コネクタに電気的に接続され、且つ前記ユニットの他端が前記配線導体に電気的に接続されていることを特徴とする半導体素子検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の電気特性を検査する半導体素子検査装置に関する。
【背景技術】
【０００２】
従来から、光通信や高速信号処理の分野等で使用される、半導体レーザダイオードまたはフォトダイオード等の半導体素子が知られている。このような半導体素子は、一般的に、電気特性等の良品検査が行なわれた後に、世の中に出回っている。また、半導体素子の電気特性については、特殊な検査装置を用いて行なわれている。検査装置としては、バイアスティーと言われる、交流信号と直流信号を同時に印加することができるものである（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１７４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、これまでバイアスティーは、バイアスティーに別途検査コードを装着し、検査コードの先端に設けられた端子を半導体素子の電極に当接させることで、半導体素子の電気特性を検査していた。バイアスティーを利用する検査員にとっては、検査コードを手に持って操作しなければならず、使い勝手がよくなかった。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、半導体素子の電気特性を良好に検査することが可能な半導体素子検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る半導体素子検査装置は、上面に検査対象の半導体素子を実装する半導体素子実装領域を有する基板と、前記基板に設けられた交流信号入力コネクタと、前記基板に設けられた直流信号入力コネクタと、前記基板上に設けられ、前記交流信号入力コネクタに電気的に直列接続された容量素子と、前記基板上に設けられ、前記直流信号入力コネクタに電気的に直列接続されたインダクタ素子と、前記基板上に設けられて前記容量素子および前記インダクタ素子の両方に電気的に並列接続された、前記半導体素子実装領域に実装される前記半導体素子の一端電極に直列接続される配線導体とを備えている。
【発明の効果】
【０００７】
本発明は、半導体素子の電気特性を良好に検査することが可能な半導体素子検査装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の一実施形態に係る半導体素子検査装置の上部を示した概観斜視図である。
【図２】図２は、本発明の一実施形態に係る半導体素子検査装置の下部を示した概観斜視図である。
【図３】図３は、本発明の一実施形態に係る半導体素子検査装置の上部を示した平面図である。
【図４】図４は、本発明の一実施形態に係る半導体素子検査装置の下部を示した平面図である。
【図５】図５は、本発明の一実施形態に係る半導体素子検査装置の側面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態に係る半導体素子検査装置について、図面を参照しながら説明する。
【００１０】
＜半導体素子検査装置の構成＞
図１から図５は、本発明の一実施形態に係る半導体素子検査装置１である。なお、図５の側面図は、半導体素子検査装置の半導体素子実装領域が設けられた側面から見たものである。半導体素子検査装置１は、例えば、ＩＣ、ＬＳＩ、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子を実装して、半導体素子の電気特性を検査するものである。半導体素子検査装置１は、外部からの電気信号を半導体素子に流して、半導体素子が所望する電気特性を有しているか検査することができる。
【００１１】
半導体素子検査装置１は、上面に検査対象の半導体素子を実装する実装領域Ｒを有する基板２と、基板２に設けられた交流信号入力コネクタ３と、基板２に設けられた直流信号入力コネクタ４と、基板２上に設けられ、交流信号入力コネクタ３に電気的に直列接続された容量素子５と、基板２上に設けられ、直流信号入力コネクタ４に電気的に直列接続されたインダクタ素子６と、基板２上に設けられて容量素子５およびインダクタ素子６の両方に電気的に並列接続された、半導体素子実装領域Ｒに実装される半導体素子の一端電極に直列接続される配線導体７とを備えている。
【００１２】
基板２は、半導体素子を実装することが可能な板状体である。基板２は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等の絶縁層を複数層積層したセラミック基板、或いは有機基板である。また、基板２上には、半導体素子を搭載する実装領域Ｒが形成されている。
【００１３】
基板２は、矩形状の板状体であって、平面視して、一辺の長さが例えば１００ｍｍ以上５００ｍｍ以下に設定されている。また、基板２は、上下方向の厚みが例えば１ｍｍ以上５ｍｍ以下であって、交流信号入力コネクタ３および直流信号入力コネクタ４を取り付けることができる大きさの厚みを有している。
【００１４】
基板２の上面から基板２の側面にかけて切り欠かれた凹部Ｐが設けられている。そして、凹部Ｐ内に半導体素子実装領域Ｒが設けられる。凹部Ｐは、基板２の四辺のうち一辺に位置している。残り三辺のうち二辺に、交流信号入力コネクタ３と直流信号入力コネクタ４がそれぞれ設けられる。交流信号入力コネクタ３と直流信号入力コネクタ４は、四辺のうち隣り合う二辺にそれぞれ設けられる。そして、凹部Ｐは、交流信号入力コネクタ３または直流信号入力コネクタ４のどちらかと隣り合う一辺に設けられる。なお、本実施形態に係る半導体素子検査装置１では、凹部Ｐが直流信号入力コネクタ４と隣り合う一辺に設けられている。凹部Ｐが、直流信号入力コネクタ４と隣り合う一辺に設けられることで、貫通孔Ｔに螺子やボルトを通して、半導体素子検査装置１を外部の部材に固定する際に、基板２が挿入される直流信号入力コネクタ４の挿入部の下側平坦部が外部の部材に押し当てられ、直流信号入力コネクタ４は凹部Ｐが設けられる一辺の保持部材として機能する。その結果、凹部Ｐは、上下方向の移動や変形が抑制される。また、交流信号入力コネクタ３に対向する一辺に凹部Ｐが設けられ、配線導体７が交流信号入力コネクタ３から凹部Ｐまでの直線上に設けられる。その結果、配線導体７における伝送損失や反射損失、高周波信号による共振を抑制しながら、半導体素子が所望する電気特性を有しているか正確に検査することができる。
【００１５】
半導体素子実装領域Ｒに実装される半導体素子は、具体的にはＬＤ素子である。ＬＤ素子は、信号用の信号端子とグランド用のグランド端子を有している。そして、ＬＤ素子は、半導体素子実装領域Ｒに、半田または樹脂等の接合部材を介して固定される。そして、ＬＤ素子の信号端子がワイヤを介して配線導体７と電気的に接続される。さらに、ＬＤ素子のグランド端子がワイヤを介して基板２上のグランド層１１と電気的に接続される。このようにして、ＬＤ素子に配線導体７を介して電気信号を流して、ＬＤ素子の各種電気特性を検査することができる。なお、基板２上には、グランド層１１を所定パターンにメタライズパターンで形成することができる。半導体素子実装領域Ｒに実装された半導体素子は、接合部材を熱によって溶かすことで、半導体素子を半導体実装領域Ｒから取り外すことができる。
【００１６】
凹部Ｐは、基板２の上面から基板２の側面にかけて切り欠いた形状である。凹部Ｐは、基板２の外縁から基板２の中央に向かって、例えば２０ｍｍ以上５０ｍｍ以下の大きさである。凹部Ｐの上下方向の大きさは、例えば０．５ｍｍ以上２．５ｍｍ以下である。また、凹部Ｐの基板２の外縁に沿った長さは、例えば７５ｍｍ以上３５０ｍｍ以下の大きさである。
【００１７】
基板２には、上下方向に貫通した貫通孔Ｔが設けられている。貫通孔Ｔは、貫通孔Ｔに螺子やボルトを通して、半導体素子検査装置１を外部の部材に固定するものである。貫通孔Ｔは、基板２の四隅のうち対角に設けられている。貫通孔Ｔは、交流信号入力コネクタ３と直流信号入力コネクタ４の間の基板２の角に設けられている。貫通孔Ｔが基板２の対角に設けられることで、基板２の一辺に沿った二つの角に貫通孔を設ける場合に比べて、基板２を外部の部材に固定する際に、基板２が破壊されるのを抑制することができる。また、基板２を外部の部材に押さえつけようとする、螺子やボルトによる力が対角から基板２に一様に分散されることにより、螺子やボルトによる力が一部に偏ることによって生じる基板２の変形が抑制される。その結果、基板２の変形に伴って生じる配線導体７の伝送特性の変動が有効に抑制される。さらに、交流信号入力コネクタ３が設けられた一辺と直流信号入力コネクタ４が設けられた一辺の繋がった角に貫通孔Ｔを設けることで、基板２が挿入される交流信号入力コネクタ３および直流信号入力コネクタ４の挿入部の下側平坦部は、螺子やボルトによる力で外部の部材に強固に押し当てられる。その結果、交流信号入力コネクタ３および直流信号入力コネクタ４に外部の同軸端子を接続する際に生じる、交流信号入力コネクタ３および直流信号入力コネクタ４の位置ズレや変動が抑制される。その結果、交流号入力コネクタ３および直流信号入力コネクタ４と外部の同軸端子との接合性が向上する。
【００１８】
交流信号入力コネクタ３および直流信号入力コネクタ４は、同軸コネクタである。交流信号入力コネクタ３および直流信号入力コネクタ４は、同軸端子を接続するためのものであって、外部の同軸端子を接続して、外部と電気的に接続することができる。交流信号入力コネクタ３は、交流信号を入力することができる。直流信号入力コネクタ４は、直流信号を入力することができる。交流信号入力コネクタ３および直流信号入力コネクタ４のそれぞれは、同軸芯線と、同軸芯線が中心に設けられた円柱状の筒状体と、筒状体を保持する固定部材を有している。そして、固定部材が基板２に接続されている。また、交流信号入力コネクタ３と直流信号入力コネクタ４は、基板２に設けられた配線導体７を介して半導体素子実装領域Ｒにかけて電気的に並列に設けられている。そして、半導体素子実装領域Ｒに実装される半導体素子が、交流信号入力コネクタ３および直流信号入力コネクタ４の両方と電気的に並列に接続され、両方からの電気信号が入力される。なお、配線導体７は、電気信号が伝送されるモリブデンまたはマンガン等の金属を含む金属ペーストを焼結して成る。
【００１９】
筒状体は、同軸端子を嵌めることができ、同軸芯線と同軸端子とを電気的に接続するものである。筒状体は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金からなり、金型や切削にて加工することで作製することができる。筒状体は、円筒状であって、平面視したときの一辺の長さが例えば３ｍｍ以上１０ｍｍ以下に設定されている。また、筒状体は、内径が例えば２ｍｍ以上６ｍｍ以下に設定されている。
【００２０】
同軸芯線は、筒状体で囲まれる領域から基板２上の端部に形成された配線導体７上にまで延在している。同軸芯線は、基板２上の配線導体７と同じ高さ位置に設定されている。そして、同軸芯線と配線導体７とが電気的に接続され、同軸芯線と半導体素子とが電気的に接続される。なお、同軸芯線は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金等の導電性材料からなる。
【００２１】
基板２の下面の縁であって、交流信号入力コネクタ３および直流信号入力コネクタ４との間には、金属板１０が挟まれている。金属板１０は、基板２の下面の縁に設けることで、交流信号入力コネクタ３または直流信号入力コネクタ４を強固に接続することができる。金属板１０は、半田などの接合部材を介して基板２の下面に接合されている。なお、金属板１０は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金からなり、金型や切削にて加工することで作製することができる。金属板１０は、上下方向の厚みが３ｍｍ以上１０ｍｍ以下に設定されている。金属板１０は、平面視したときの一辺の長さが、例えば５０ｍｍ以上２５０ｍｍ以下に設定されている。
【００２２】
容量素子５は、基板２の上面に設けられている。容量素子５は、電気的に直列に交流信号入力コネクタ３と半導体素子実装領域Ｒの間に設けられている。容量素子５は、直流信号入力コネクタ４から入力された直流信号について、交流信号入力コネクタ３に流れようとする直流成分をカットするものである。容量素子５は、例えば７０ｋＨｚ以上４０ＧＨｚ以下の交流信号を通し、直流信号をカットするものである。容量素子５は、基板２の上面に対して、例えば半田またはろう材等の接合部材を介して接合される。
【００２３】
インダクタ素子６は、基板２の上面に設けられている。インダクタ素子６は、電気的に直列に、直流信号入力コネクタ４と半導体素子実装領域Ｒの間に設けられている。インダクタ素子６は、交流信号入力コネクタ３から入力された交流信号について、直流信号入力コネクタ４に流れようとする交流成分をカットすることができる。また、インダクタ素子６は、第１インダクタ素子６ａと、第２インダクタ素子６ｂを有している。インダクタ素子６は、複数設けられており、それぞれが電気的に直列接続されてなるユニットである。そして、ユニットの一端が直流信号入力コネクタ４に電気的に接続され、且つユニットの他端が配線導体７に電気的に接続されている。
【００２４】
第１インダクタ素子６ａは、第２インダクタ素子６ｂと比べて、低周波成分をカットするものである。また、第２インダクタ素子６ｂは、第１インダクタ素子６ａに比べて、高周波成分をカットするものである。第１インダクタ素子６ａは、例えば７０ｋＨｚ以上１００ＭＨｚ以下の周波数をカットするものである。第２インダクタ素子６ｂは、例えば１０ＭＨｚ以上４０ＧＨｚ以下の周波数をカットするものである。なお、第１インダクタ素子６ａおよび第２インダクタ素子６ｂは、基板２の上面に対して、例えば半田またはろう材等の接合部材を介して接合される。
【００２５】
ここで、交流信号入力コネクタ３と直接接続された配線導体７について説明する。配線導体７は、交流信号入力コネクタ３から半導体素子実装領域Ｒに向かって直線上に設けられている。そして、交流信号入力コネクタ３と半導体素子実装領域Ｒとの間に容量素子５が電気的に直列に設けられている。
【００２６】
また、直流信号入力コネクタ４と直接接続された配線導体７について説明する。配線導体７は、直流信号入力コネクタ４から基板２上の中央領域に位置する第１インダクタ素子６ａの一端を電気的に接続している。そして、第１インダクタ素子６ａの他端が基板２を貫通する第１ビア導体８を介して基板２の下面にまで引き回される。さらに、基板２の下面に引き回された配線導体７は、基板２の外縁にまで引き回される。そして、基板２の外縁に位置する第２ビア導体９を介して基板２の上面にまで引き回される。第２ビア導体９は、第２インダクタ素子６ｂの一端と接続され、第２インダクタ素子６ｂの他端が容量素子５と半導体素子実装領域Ｒとの間に接続されている。
【００２７】
第１インダクタ素子６ａは、交流信号入力コネクタ３から直流信号入力コネクタ４に向かって伝わる低周波成分をカットすることができ、直流信号入力コネクタ４に交流信号の低周波成分が入力されるのを抑制することができる。また、第２インダクタ素子６ｂは、交流信号入力コネクタ３から直流信号入力コネクタ４に向かって伝わる高周波成分をカットすることができ、直流信号入力コネクタ４に交流信号の高周波成分が入力されるのを抑制することができる。第１インダクタ素子６ａは、直流信号入力コネクタ４に対して、直接電気的に接続されている。また、第２インダクタ素子６ｂは、容量素子５と半導体素子実装領域Ｒとの間に対して、直接電気的に接続されている。容量素子５と半導体素子実装領域Ｒの間から第２インダクタ素子６ｂの他端を介して、第２インダクタ素子６ｂ、第１インダクタ素子６ａ、直流信号入力コネクタ４の順に電気的に接続されることにより、交流信号入力コネクタ３から半導体素子実装領域Ｒに高周波信号が伝送する際に、高エネルギーとなる高周波信号の高周波成分が、低周波成分をカットする第１インダクタ素子６ａに直接入力されることが抑制される。その結果、高周波信号の高周波成分が、第１インダクタ素子６ａに直接入力されることによって生じる、第１インダクタ素子６ａの破損の虞が抑制される。
【００２８】
また、第２インダクタ素子６ｂの他端は、容量素子５が直接実装された配線導体７上に半田等の接合部材を介して直接固定されている。仮に、基板２上に第２インダクタ素子６ｂを固定するためのバンプを設けて、そのバンプに第２インダクタ素子６ｂを実装した場合は、バンプと信号線路として機能する配線導体７との距離が短くなるため、バンプが配線導体７に電気的悪影響を与えやすくなる。そこで、第２インダクタ素子６ｂの他端を直接、配線導体７上に接続している。
【００２９】
本実施形態に係る半導体素子検査装置１は、基板２に交流信号入力コネクタ３および直流信号入力コネクタ４を設けるとともに、基板２上に交流信号入力コネクタ３と電気的に直列された容量素子５および直流信号入力コネクタ４と電気的に接続されたインダクタ素子６を設ける。さらに、基板２の端部に、容量素子５およびインダクタ素子６の両方と電気的に並列接続された半導体素子実装領域Ｒとを備えている。半導体素子実装領域Ｒには、電気特性を検査する半導体素子を固定し、交流信号入力コネクタ３から交流信号を入力する。また、直流信号入力コネクタ４から直流信号を入力する。さらに、交流信号入力コネクタ３から交流信号を入力するとともに、直流信号入力コネクタ４から直流信号を入力する。その結果、半導体素子に対して、直流信号を加えながら交流信号を加えて、所望する電圧を加えることができる。そして、半導体素子が各種の電気信号に対してどのように動作するのか検査することができる。
【００３０】
半導体素子検査装置１は、交流信号および直流信号を同時に加えるため、容量素子５が直流信号入力コネクタ４から交流信号入力コネクタ３に流れようとする直流信号をカットすることができ、半導体素子実装領域Ｒに直流信号を流すことができる。さらに、インダクタ素子６が、交流信号入力コネクタ３から直流信号入力コネクタ４に流れようとする交流信号をカットすることができ、半導体素子実装領域Ｒに交流信号を流すことができる。
【００３１】
半導体素子実装領域Ｒが、交流信号入力コネクタ３および直流信号入力コネクタ４と同じ基板２に設けられていることで、交流信号入力コネクタ３または直流信号入力コネクタ４との間の配線導体７の長さを短く設定することができ、配線導体７内を通る電流のロスを低減することができ、配線導体７内の電流ロスの影響を受けにくい状態で半導体素子の電気特性を検査することができるとともに、高周波信号の伝送特性の変動に伴って生じる交流信号の劣化を抑制できる。
【００３２】
半導体素子実装領域Ｒに半導体素子を直接実装することができるため、半導体素子と半導体素子実装領域Ｒとの間に別途半導体素子を測定するための機材を設ける必要がなく、半導体素子検査装置１を小型化することができ、さらには半導体素子検査装置１の持ち運びも便利になる。
【００３３】
また、半導体素子実装領域Ｒは、基板２の端部に設けられた切欠き状の凹部Ｐに設けられることで、半導体素子を凹部Ｐに位置決めして設けやすくすることができる。具体的には、半導体素子を凹部Ｐの内側面に当接するように配置することができ、それに合わせて配線導体と半導体素子とを電気的に接続しやすくすることができる。
【００３４】
なお、半導体素子検査装置１は、交流信号入力コネクタ３、直流信号入力コネクタ４、第１インダクタ素子６ａと、第２インダクタ素子６ｂ、半導体素子実装領域Ｒが基板２の各辺や中央部にそれぞれ配置されることにより、半導体素子検査装置１を小型化することができる。
【００３５】
また、交流信号入力コネクタ３や直流信号入力コネクタ４は、基板２が挿入される挿入部と基板２の下面との間に金属板１０を設け、半田などの接合材を介して基板２に接合されてもよい。その結果、交流信号入力コネクタ３や直流信号入力コネクタ４は、基板２との接合強度が向上する。さらに、交流信号入力コネクタ３や直流信号入力コネクタ４が設けられる基板２の一辺の剛性が向上する。その結果、交流信号入力コネクタ３や直流信号入力コネクタ４に外部の同軸端子を接続する際に、交流信号入力コネクタ３や直流信号入力コネクタ４に加えられる力によって交流信号入力コネクタ３や直流信号入力コネクタ４が基板２から外れたり、基板２の一辺が変形したりすることが抑制される。
【００３６】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３７】
＜半導体素子検査装置の製造方法＞
ここで、図１に示す半導体素子検査装置１の製造方法について説明する。まず、基板２を準備する。基板２は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。
【００３８】
また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、基板２となるセラミックグリーンシートに配線導体７となるメタライズパターン、交流信号入力コネクタ３および直流信号入力コネクタ４を接合するためのメタライズパターンを、それぞれ所定パターンで印刷し、複数のセラミックグリーンシートを積層することで、基板２を準備することができる。
【００３９】
次に、交流信号入力コネクタ３および直流信号入力コネクタ４を基板２に半田等の接合部材を介して固定する。さらに、容量素子５、第１インダクタ素子６ａおよび第２インダ
クタ素子６ｂについても、半田等の接合部材を介して所定箇所に固定する。このようにして、半導体素子検査装置１を作成することができる。
【符号の説明】
【００４０】
１  半導体素子検査装置
２  基板
３  交流信号入力コネクタ
４  直流信号入力コネクタ
５  容量素子
６  インダクタ素子
７  配線導体
８  第１ビア導体
９  第２ビア導体
１０  金属板
１１  グランド層
Ｒ  半導体素子実装領域
Ｐ  凹部
Ｔ  貫通孔
【図１】
2014106214.tif 000003
【図２】
2014106214.tif 000004
【図３】
2014106214.tif 000005
【図４】
2014106214.tif 000006
【図５】
2014106214.tif 000007