(57)【要約】【課題】サンプリングトランジスタを制御する制御パルスの波形の鈍りの画質への影響を小さくすることが可能な表示装置及び当該表示装置を有する電子機器を提供する。【解決手段】本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子を有する画素回路が配置されて成る。そして、画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する。【選択図】  図２
2014048485.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置。
【請求項２】
時間調整回路は、第１容量素子との容量分配によって映像信号の書込み時間を調整する請求項１に記載の表示装置。
【請求項３】
時間調整回路は、
信号線に一方のソース／ドレイン電極が接続された第１サンプリングトランジスタ、
第１サンプリングトランジスタの他方のソース／ドレイン電極と駆動トランジスタのゲート電極との間に接続された第２容量素子、及び、
信号線と駆動トランジスタのゲート電極との間に接続された第２サンプリングトランジスタから成る請求項２に記載の表示装置。
【請求項４】
時間調整回路は、第１サンプリングトランジスタを導通状態とし、第２サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う請求項３に記載の表示装置。
【請求項５】
時間調整回路は、映像信号を書き込む際に、信号線と駆動トランジスタのゲート電極との間に第２容量素子を介在させ、第１容量素子と第２容量素子との容量分配によって映像信号の書込み時間を調整する請求項４に記載の表示装置。
【請求項６】
画素回路は、信号線に映像信号が供給された後、第１サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する請求項３に記載の表示装置。
【請求項７】
画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う請求項１に記載の表示装置。
【請求項８】
画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う請求項７に記載の表示装置。
【請求項９】
電気光学素子と、
電気光学素子を駆動する駆動トランジスタと、
駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子と、
信号線に一方のソース／ドレイン電極が接続された第１サンプリングトランジスタと、
第１サンプリングトランジスタの他方のソース／ドレイン電極と駆動トランジスタのゲート電極との間に接続された第２容量素子と、
信号線と駆動トランジスタのゲート電極との間に接続された第２サンプリングトランジスタとを有する画素回路が配置されて成る表示装置。
【請求項１０】
電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子を有する画素回路が配置されて成る表示装置を有し、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関し、特に、平面型（フラットパネル型）の表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
平面型（フラットパネル型）の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いる表示装置がある。電流駆動型の電気光学素子としては、例えば、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
この有機ＥＬ表示装置に代表される平面型の表示装置は、電気光学素子の他に、サンプリングトランジスタ、容量素子、及び、駆動トランジスタを少なくとも有する画素（画素回路）が行列状に２次元配置された構成となっている（例えば、特許文献１参照）。
【０００４】
サンプリングトランジスタは、画素行毎に配線される制御線（走査線）を通して与えられる制御パルス（走査信号）によって駆動されることで、信号線を通して供給される映像信号の信号電圧をサンプリングし、画素内に書き込む。容量素子は、サンプリングトランジスタが書き込んだ信号電圧を保持する。駆動トランジスタは、容量素子が保持した信号電圧に応じて電気光学素子を駆動する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した表示装置において、一般的に、高精細化、高輝度化が進むと、画素の開口面積の低下や、全体的な容量の低下に伴って、書込みトランジスタによる信号電圧の書込み時間が短くなる傾向にある。一方、サンプリングトランジスタを制御（駆動）する制御パルス（走査パルス／走査信号）は、当該制御パルスを伝送する制御線（走査線）の配線抵抗や配線容量などに起因する伝搬遅延の影響などによって波形に鈍りが生じる。
【０００７】
そして、制御パルスの波形が鈍ると、サンプリングトランジスタによる信号電圧の書込み時間に影響が及ぶ。すなわち、制御パルスの波形が鈍ることで、制御パルスの波形が急峻な場合に比べて信号電圧の書込み時間が短くなり、その時間差が無視できなくなってしまう。具体的には、書込み時間に対する制御パルスの波形の鈍りの影響が大きくなると、シェーディングといった画質不良の原因となる。
【０００８】
そこで、本開示は、サンプリングトランジスタを制御する制御パルスの波形の鈍りの画質への影響を小さくすることが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するための本開示の表示装置は、
電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置である。本開示の表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
【００１０】
上記の構成の表示装置あるいは当該表示装置を有する電子機器において、画素回路に時間調整回路を設けることで、当該時間調整回路の作用によって映像信号を書き込む際の書込み時間を調整することが可能となる。これにより、映像信号をサンプリングするサンプリングトランジスタの制御パルスの波形が鈍ることによって映像信号の書込み時間が短くなったとしても、当該書込み時間を制御パルスの波形が急峻なときの本来の時間長に戻すべく調整することができる。
【発明の効果】
【００１１】
本開示によれば、映像信号をサンプリングするサンプリングトランジスタの制御パルスの波形の鈍りに起因して映像信号の書込み時間が短くなったとしても当該書込み時間を調整できるため、制御パルスの波形の鈍りの画質への影響を小さくすることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本開示の実施形態に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】図２は、画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】図３は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミング波形図である。
【図４】図４は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図５】図５は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図６】図６は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その３）である。
【図７】図７は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その４）である。
【図８】図８は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その５）である。
【図９】図９は、実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作の動作説明図（その６）である。
【図１０】図１０は、第１容量素子と有機ＥＬ素子の等価容量の充電時の駆動トランジスタのソース電位Ｖsの変化を示す図である。
【図１１】図１１は、駆動トランジスタの移動度μが大きいときと小さいときの駆動トランジスタのソース電位Ｖsの変化を示す図である。
【図１２】図１２は、実施形態の変形例に係るタイミング関係を示すタイミング波形図である。
【発明を実施するための形態】
【００１３】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．実施形態に係るアクティブマトリクス型表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．実施形態の作用、効果
３．変形例
４．電子機器
５．本開示の構成
【００１４】
＜１．本開示の表示装置及び電子機器、全般に関する説明＞
本開示の表示装置は、電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子を有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。
【００１５】
平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１６】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
【００１７】
有機ＥＬ素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１８】
有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Personal Digital Assistant）や携帯電話機等の携帯通信機器などを例示することができる。
【００１９】
上記構成の画素回路を有する表示装置において、当該画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する。画素回路が時間調整回路を有することで、当該時間調整回路の作用によって映像信号を書き込む際の書込み時間を調整することが可能となる。これにより、映像信号をサンプリングするサンプリングトランジスタの制御パルスの波形が鈍ることによって映像信号の書込み時間が短くなったとしても、当該書込み時間を制御パルスの波形が急峻なときの本来の時間長に戻すべく調整することができる。
【００２０】
上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、時間調整回路について、第１容量素子との容量分配によって映像信号の書込み時間を調整する構成とすることができる。具体的には、時間調整回路について、信号線に一方のソース／ドレイン電極が接続された第１サンプリングトランジスタ、第１サンプリングトランジスタの他方のソース／ドレイン電極と駆動トランジスタのゲート電極との間に接続された第２容量素子、及び、信号線と駆動トランジスタのゲート電極との間に接続された第２サンプリングトランジスタから成る構成とすることができる。
【００２１】
上記の構成の時間調整回路において、第１サンプリングトランジスタを導通状態とし、第２サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う構成とすることができる。この映像信号の書込みの際に、信号線と駆動トランジスタのゲート電極との間に第２容量素子を介在させ、第１容量素子と第２容量素子との容量分配によって映像信号の書込み時間を調整する構成とすることができる。
【００２２】
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素回路について、信号線に映像信号が供給された後、第１サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する構成とすることができる。
【００２３】
また、上述した好ましい構成を含む本開示の表示装置及び電子機器にあっては、画素回路について、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う構成とすることができる。その際、駆動トランジスタの移動度補正について、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって行う構成とすることができる。
【００２４】
＜２．実施形態に係るアクティブマトリクス型表示装置＞
［２−１．システム構成］
図１は、本開示の実施形態に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００２５】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いることができる。
【００２６】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。
【００２７】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、発光素子を含む複数の画素（画素回路）２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部（駆動部）とを有する構成となっている。駆動回路部は、第１書込み走査部４０、第２書込み走査部５０、電源供給走査部６０、及び、信号出力部７０等から成り、表示パネル８０となる基板上に搭載されている。
【００２８】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は、複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００２９】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３０】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って第１走査線３１1〜３１m、第２走査線３２1〜３２m、及び、電源供給線３３1〜３３mが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３４1〜３４nが画素列毎に配線されている。
【００３１】
第１走査線３１1〜３１mは、第１書込み走査部４０の対応する行の出力端にそれぞれ接続されている。第２走査線３２1〜３２mは、第２書込み走査部５０の対応する行の出力端にそれぞれ接続されている。電源供給線３３1〜３３mは、電源供給走査部６０の対応する行の出力端にそれぞれ接続されている。信号線３４1〜３４nは、信号出力部７０の対応する列の出力端にそれぞれ接続されている。
【００３２】
第１、第２書込み走査部４０，５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。これら書込み走査部４０，５０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際して、第１、第２走査線３１（３１1〜３１m），３２（３２1〜３２m）に対して第１、第２書込み走査信号ＷＳA（ＷＳA1〜ＷＳAm），ＷＳB（ＷＳB1〜ＷＳBm）を順次供給する。これにより、画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３３】
電源供給走査部６０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査部６０は、書込み走査回路４０，５０による線順次走査に同期して、第１電源電位Ｖccと当該第１電源電位Ｖccよりも低い第２電源電位Ｖssとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３３（３３1〜３３m）に供給する。後述するように、電源電位ＤＳのＶcc／Ｖssの切替えにより、画素２０の発光／非発光（消光）の制御が行なわれる。
【００３４】
信号出力部７０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電位Ｖofsとを選択的に出力する。ここで、基準電位Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００３５】
信号出力部７０から出力される信号電圧Ｖsig／基準電位Ｖofsは、信号線３４（３４1〜３４n）を介して画素アレイ部３０の各画素２０に対して、第１、第２書込み走査回路４０，５０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部７０は、映像信号の信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３６】
［２−２．画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００３７】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３５にカソード電極が接続されている。
【００３８】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、第１容量素子２３、第１サンプリングトランジスタ２４、第２容量素子２５、及び、第２サンプリングトランジスタ２６から成る構成となっている。駆動トランジスタ２２及び第１、第２サンプリングトランジスタ２４，２６としてＮチャネル型のＴＦＴを用いることができる。但し、ここで例示した、駆動トランジスタ２２及び駆動トランジスタ２２及びサンプリングトランジスタ２４，２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３９】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３３（３３1〜３３m）に接続されている。第１容量素子２３は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００４０】
第１サンプリングトランジスタ２４は、一方の電極が信号線３４（３４1〜３４n）に接続されている。また、第１サンプリングトランジスタ２４のゲート電極は、第１走査線３１（３１1〜３１m）に接続されている。第２容量素子２５は、一方の電極が第１サンプリングトランジスタ２４の他方の電極に接続され、他方の電極が駆動トランジスタ２２のゲート電極に接続されている。
【００４１】
第２サンプリングトランジスタ２６は、一方の電極が信号線３４（３４1〜３４n）に接続され、他方の電極が駆動トランジスタ２２のゲート電極に接続されている。また、第２サンプリングトランジスタ２６のゲート電極は、第２走査線３２（３２1〜３２m）に接続されている。
【００４２】
ここで、駆動トランジスタ２２及び第１、第２サンプリングトランジスタ２４，２６において、一方の電極とは一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４３】
尚、有機ＥＬ素子２１の駆動回路としては、２つの容量素子（２３，２５）を有する回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う容量素子を必要に応じて設ける回路構成を採ることも可能である。
【００４４】
上記の構成の画素（画素回路）２０において、第１サンプリングトランジスタ２４、第２容量素子２５、及び、第２サンプリングトランジスタ２６は、映像信号の信号電圧Ｖsigを画素内に書き込むとともに、当該信号電圧Ｖsigの書込み時間を調整可能な時間調整回路２７を構成している。この時間調整回路２７は、第１容量素子２３との容量分配によって信号電圧Ｖsigの書込み時間を調整することができる。
【００４５】
具体的には、時間調整回路２７は、第１サンプリングトランジスタ２４を導通状態とし、第２サンプリングトランジスタ２６を非導通状態とすることによって、駆動トランジスタ２２に電流を流しながら映像信号の信号電圧Ｖsigの書込みを行う。この信号電圧Ｖsigの書込みの際に、時間調整回路２７は、信号線３４と駆動トランジスタ２２のゲート電極との間に第２容量素子２５を介在させ、第１容量素子２３と第２容量素子２５との容量分配によって信号電圧Ｖsigの書込み時間を調整する。
【００４６】
第１、第２サンプリングトランジスタ２４，２６は、信号線３４を通して信号出力部７０から適宜供給される基準電位Ｖofsについてもサンプリングし、画素内に書き込む。画素内に書き込まれた映像信号の信号電圧Ｖsig／基準電位Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに第１容量素子２３に保持される。
【００４７】
駆動トランジスタ２２は、電源供給線３３（３３1〜３３m）の電源電位ＤＳが第１電源電位Ｖccにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３３から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、第１容量素子２３に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４８】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccから第２電源電位Ｖssに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４９】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００５０】
電源供給走査部６０から電源供給線３３を通して選択的に供給される第１，第２電源電位Ｖcc，Ｖssのうち、第１電源電位Ｖccは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖccは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖccは、基準電位Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００５１】
［２−３．基本的な回路動作］
続いて、上記の構成の本実施形態に係る有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて、図４乃至図９の動作説明図を参照しつつ説明する。尚、図４乃至図９の動作説明図では、図面の簡略化のために、第１、第２サンプリングトランジスタ２４，２６をスイッチのシンボルで図示している。
【００５２】
図３のタイミング波形図には、第１走査線３１の電位ＷＳA、第２走査線３２の電位ＷＳB、電源供給線３３の電位（電源電位）ＤＳ、信号線３４の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。また、第１サンプリングトランジスタ２４と第２容量素子２５との接続ノードをノードＡとするとき、当該ノードＡの電位ＶAの変化についても示している。
【００５３】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ1以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３３の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccにあり、また、図４に示すように、第１、第２サンプリングトランジスタ２４，２６が非導通（オフ）状態にある。
【００５４】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３３から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５５】
有機ＥＬ素子２１に流れる電流Ｉdsは、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じて次式（１）で示される電流値となる。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2      ・・・（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量、Ｖthは駆動トランジスタ２２の閾値電圧である。
【００５６】
時刻ｔ1になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、電源供給線３３の電位（電源電位）ＤＳが高電位Ｖccから、信号線３４の基準電位Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖssに切り替わる。
【００５７】
このとき、駆動トランジスタ２２は線形領域で動作する。ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３５の電位（カソード電位）をＶcathとする。このとき、低電位ＶssをＶss＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖssにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアスによって消光状態となる。このとき、電流は、図５に破線の矢印で示すように、第１容量素子２３→駆動トランジスタ２２のソース電極→ドレイン電極→電源供給線３３の経路で流れる。
【００５８】
次に、時刻ｔ2で第１、第２走査線３１，３２の電位ＷＳA，ＷＳBが低電位側から高電位側に遷移することで、図６に示すように、第１、第２サンプリングトランジスタ２４，２６が導通（オン）状態となる。このとき、信号出力回路７０から信号線３４に対して基準電位Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖg及びノードＡの電位ＶAが基準電位Ｖofsとなる。
【００５９】
そして、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは、Ｖofs−Ｖssという値となる。このゲート−ソース間電圧Ｖgs、即ち、Ｖofs−Ｖssが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正動作を行うことができないために、Ｖofs−Ｖss＞Ｖthとなる電位関係に設定する必要がある。
【００６０】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電位Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖssに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電位Ｖofs及び低電位Ｖssが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００６１】
（閾値補正期間）
次に、第１、第２サンプリングトランジスタ２４，２６が導通した状態において、時刻ｔ3で、電源供給線３３の電位ＤＳが低電位Ｖssから高電位Ｖccに切り替わる。これにより、図７に一点鎖線の矢印で示すように、電源供給線３３→駆動トランジスタ２２のドレイン電極→ソース電極→第１容量素子２３の経路で流れる。
【００６２】
ここで、有機ＥＬ素子２１の等価回路は、図７に示すように、ダイオードＤと容量Ｃelで表される。従って、有機ＥＬ素子２１の両端電圧Ｖelが、Ｖel≦Ｖthel＋Ｖcath（有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりもかなり小さい）である限り、駆動トランジスタ２２に流れる電流は第１容量素子２３と有機ＥＬ素子２１の等価容量Ｃelを充電されるために使われる。
【００６３】
このとき、有機ＥＬ素子２１の両端電圧Ｖelは閾値補正時間に対して図１０に示すように上昇してゆく。そして、一定時間が経過した後、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは駆動トランジスタ２２の閾値電圧Ｖthに収束する、即ち、Ｖthという値となる。このとき、Ｖel＝Ｖofs−Ｖth≦Ｖthel＋Ｖcathである必要がある。時刻ｔ4で第２走査線３２の電位ＷＳBが高電位側から低電位側に遷移することで、第２サンプリングトランジスタ２６が非導通状態となり、閾値補正動作が終了する。
【００６４】
（信号書込み＆移動度補正期間）
次に、第１サンプリングトランジスタ２４が導通状態のまま、時刻ｔ5で信号出力部７０からの信号線３４に対する信号の出力が、基準電位Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。これにより、第１サンプリングトランジスタ２４を通してノードＡに映像信号の信号電圧Ｖsigが書き込まれる。映像信号の信号電圧Ｖsigは階調に応じた電圧となっている。
【００６５】
このとき、図８に示すように、ノードＡの電位ＶAの変化が第２容量素子２５を通じて駆動トランジスタ２２のゲート電極に入力される。ここで、駆動トランジスタ２２のゲート電位Ｖgは、ノードＡの電位ＶAの変化によって基準電位ＶofsからΔＶだけ増加する。そして、駆動トランジスタ２２には電源供給線３３から電流が流れるため、駆動トランジスタ２２のソース電位Ｖsは時間の経過と共に上昇してゆく。
【００６６】
また、駆動トランジスタ２２のゲート電極が信号線３４に対して電気的に接続されていないために、ソース電位Ｖsの上昇に伴ってゲート電位Ｖgも上昇する。このとき、駆動トランジスタ２２のソース電位Ｖsが有機ＥＬ素子２１の閾値電圧Ｖthelとカソード電圧Ｖcathの和を超えなければ（有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりもかなり小さければ）、駆動トランジスタ２２に流れる電流は、有機ＥＬ素子２１の等価容量Ｃelと第１、第２容量素子２３，２５を充電するのに使用される。
【００６７】
このとき、駆動トランジスタ２２の閾値補正動作は完了しているため、駆動トランジスタ２２に流れる電流は駆動トランジスタ２２の移動度μを反映したものとなる。具体的には、図１１に示すように、移動度μが大きいものは、このときの電流量が大きく、ソース電位Ｖsの上昇も早い。逆に移動度μが小さいと電流量が小さく、ソース電位Ｖsの上昇は遅くなる。
【００６８】
これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは移動度μを反映し、一定時間が経過した後に完全に移動度μを補正する値となる。すなわち、画素２０内への映像信号の信号電圧Ｖsigの書込みと、駆動トランジスタ２２の移動度μの補正とが並行して行われる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００６９】
ここで、映像信号の信号電圧Ｖsigに対する第１容量素子２３の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶsの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶsとなる。
【００７０】
すなわち、駆動トランジスタ２２のソース電位Ｖsの上昇分ΔＶsは、第１容量素子２３に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、即ち、第１容量素子２３の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖsの上昇分ΔＶsは、第１容量素子２３に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶsは負帰還の帰還量となる。
【００７１】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶsでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００７２】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶsの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７３】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶsの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶsは、移動度補正処理の補正量とも言える。
【００７４】
（現表示フレームの発光期間）
次に、時刻ｔ6で第１走査線３１の電位ＷＳAが高電位側から低電位側に遷移することにより、図９に示すように、第１サンプリングトランジスタ２４が非導通状態となる。これにより、信号書込み及び移動度補正の各処理が終了し、現表示フレームの発光期間に入る。
【００７５】
第２サンプリングトランジスタ２６が非導通状態にあることによって、駆動トランジスタ２２のゲート電極は、信号線３４から電気的に切り離されるためにフローティング状態になる。駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に第１容量素子２３が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。
【００７６】
すなわち、駆動トランジスタ２２のソース電位Ｖs及びゲート電位gは、第１容量素子２３に保持されているゲート−ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖsは、トランジスタの飽和電流Ｉdsに応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
【００７７】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、第１容量素子２３に保持されたゲート−ソース間電圧Ｖgs、即ち、第１容量素子２３の両端間電圧を保持したまま、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsが変動する動作である。
【００７８】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。
【００７９】
有機ＥＬ素子２１の発光電流は、このときのゲート−ソース間電圧Ｖgsによって駆動トランジスタ２２の飽和電流Ｉdsにより規定される。このため、駆動トランジスタ２２は、各信号電圧Ｖsigにおける定電流源となる。
【００８０】
また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、第１容量素子２３のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ２２のゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶsで一定に保持される。
【００８２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、映像信号の信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ5−ｔ6の期間において並行して実行される。
【００８３】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００８４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００８５】
［２−４．実施形態の作用、効果］
ところで、電流駆動型の電気光学素子である有機ＥＬ素子２１を含む画素２０が行列状に配置されてなる有機ＥＬ表示装置１０においては、有機ＥＬ素子２１の発光時間が長くなると、当該有機ＥＬ素子２１のＩ−Ｖ特性が経時劣化してしまう。すると、駆動トランジスタ２２と有機ＥＬ素子２１の動作点が変動してしまうため、駆動トランジスタ２２のゲート電極に同じ電圧を印加したとしても駆動トランジスタ２２のソース電位sが変化する。これにより、駆動トランジスタ２２のソース−ゲート間電圧Ｖgsが変化するために、有機ＥＬ素子２１の発光輝度が変化することになる。
【００８６】
これに対して、上記の構成の本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置１０では、第１保持素子２３によるブートストラップ動作によって駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが一定値に保たれるために、有機ＥＬ素子２１に流れる電流は変化しない。従って、有機ＥＬ素子２１のＩ−Ｖ特性が劣化したとしても、一定のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ続けるために、有機ＥＬ素子２１の発光輝度が変化することはない（有機ＥＬ素子２１の特性変動に対する補償機能）。
【００８７】
また、本実施形態に係る有機ＥＬ表示装置１０は、画素２０内に設けられた時間調整回路２７の作用によって映像信号の信号電圧Ｖsigを書き込む際の書込み時間を調整することが可能である。これにより、第１書込み走査信号ＷＳAの波形が鈍ることによって信号電圧Ｖsigの書込み時間が短くなったとしても、その書込み時間を当該波形が急峻なときの本来の時間長に戻すべく調整できるため、第１書込み走査信号ＷＳAの波形の鈍りの画質への影響を小さくすることができる。
【００８８】
ところで、先述したように、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理は、映像信号の信号電圧Ｖsigの書込み期間において信号電圧Ｖsigの書込み処理と並行して行われる。すなわち、映像信号の信号電圧Ｖsigの書込み時間は、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正時間ということでもある。
【００８９】
従って、第１走査線３１（３１1〜３１m）の配線抵抗や配線容量などに起因する伝搬遅延の影響などによって第１書込み走査信号ＷＳAの波形が鈍ると、移動度補正時間が最適な補正時間よりも短くなる。その結果、シェーディングといった画質不良を招くことになる。
【００９０】
ここで、移動度補正の最適な補正時間ｔは、
ｔ＝Ｃ／（ｋμＶsig）                                  ・・・（２）
なる式で与えられる。この式（２）において、定数ｋはｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。また、Ｃは移動度補正を行うときに放電されるノードの容量であり、図２の回路例では有機ＥＬ素子２１の等価容量Ｃel、第１容量素子２３の容量、及び、第２容量素子２５の容量の合成容量となる。
【００９１】
この第１書込み走査信号ＷＳAの波形が鈍ることによって移動度補正時間が最適な補正時間ｔから短くなることに対しても、本実施形態に係る有機ＥＬ表示装置１０では、次のようにして移動度補正時間を延ばすことができる。すなわち、本実施形態に係る有機ＥＬ表示装置１０にあっては、時間調整回路２７の作用により、特許文献１に記載の従来技術のように、駆動トランジスタのゲート電極を信号線の電位に固定した状態で移動度補正を行わない。
【００９２】
従って、駆動トランジスタ２２のゲート電位Ｖgもソース電位Ｖsによって変化するために、同一時間で考えると、駆動トランジスタ２２ゲート−ソース間電圧Ｖgsの減少量は、特許文献１に記載の従来技術と比較して小さくなる。そのため、移動度補正時間を延ばすことが可能となる。その結果、シェーディングのような画質不良の対策を行うことができる。
【００９３】
因みに、本実施形態の構成を採らないで、移動度補正時間が短くなることによる問題点を解決するには、画素アレイ部３０の周辺回路のバッファサイズ、具体的には、第１書込み走査部４０のバッファサイズを大きくする必要がある。しかし、周辺回路のバッファサイズを大きくすると、表示パネル８０の狭額縁化、ひいては、有機ＥＬ表示装置１０の小型化の妨げとなる。
【００９４】
これに対して、本実施形態に係る有機ＥＬ表示装置１０によれば、第１サンプリングトランジスタ２４を駆動する第１書込み走査信号ＷＳAの波形の鈍りの影響を小さくすることが可能であるため、表示パネル８０の狭額縁化、ひいては、有機ＥＬ表示装置１０の小型化に寄与できる。
【００９５】
また、前にも述べたように、一般的に、高精細化、高輝度化が進むと、画素の開口面積の低下や、全体的な容量の低下に伴って、映像信号の信号電圧Ｖsigの書込み時間が短くなる傾向にある。これに対しても、信号電圧Ｖsigの書込み時間を調整できることで、表示装置の高精細化、高輝度化に寄与できることになる。
【００９６】
＜３．変形例＞
以上、好ましい実施形態について説明したが、本開示の技術は上記の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、変更が可能である。
【００９７】
例えば、上記の実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本開示の技術はこの適用例に限られるものではない。具体的には、本開示の技術は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【００９８】
また、上記の実施形態では、図３のタイミング波形図から明らかなように、第１サンプリングトランジスタ２４が導通状態にあるときに、信号線３４に映像信号の信号電圧Ｖsigが供給されるタイミングｔ5で、信号書込み＆移動度補正の処理期間に入る構成を採っている。
【００９９】
これに対して、図１２のタイミング波形図に示すように、閾値補正動作の終了時に第１、第２サンプリングトランジスタ２４，２６を共に非導通状態にし、信号線３４に映像信号の信号電圧Ｖsigが供給された後に、第１サンプリングトランジスタ２４を導通状態にする構成を採ることも可能である。この場合、第１サンプリングトランジスタ２４が導通状態になるタイミングｔ5´で、信号書込み＆移動度補正の処理期間に入ることになる。
【０１００】
かかる構成を採ることで、第１サンプリングトランジスタ２４の導通・非導通のタイミングだけで信号書込み＆移動度補正の時間が決まるため、信号電圧Ｖsigの供給タイミングと期間の開始が決まる上記の実施形態に比べて、時間のバラツキを小さく抑えることができる利点がある。
【０１０１】
＜４．電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることが可能である。
【０１０２】
先述した実施形態の説明から明らかなように、本開示の表示装置は、映像信号をサンプリングして画素内に書き込むサンプリングトランジスタの制御パルスの波形の鈍りの画質への影響を小さくすることができる、という特徴を持っている。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、高画質の画像表示を実現できることになる。
【０１０３】
本開示の表示装置を表示部に用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、ゲーム機器、ノート型パーソナルコンピュータなどを例示することができる。特に、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯通信機器などの電子機器において、その表示部として用いて好適なものである。
【０１０４】
＜５．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
［１］電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子を有する画素回路が配置されて成り、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する表示装置。
［２］時間調整回路は、第１容量素子との容量分配によって映像信号の書込み時間を調整する上記［１］に記載の表示装置。
［３］時間調整回路は、
信号線に一方のソース／ドレイン電極が接続された第１サンプリングトランジスタ、
第１サンプリングトランジスタの他方のソース／ドレイン電極と駆動トランジスタのゲート電極との間に接続された第２容量素子、及び、
信号線と駆動トランジスタのゲート電極との間に接続された第２サンプリングトランジスタから成る上記［２］に記載の表示装置。
［４］時間調整回路は、第１サンプリングトランジスタを導通状態とし、第２サンプリングトランジスタを非導通状態とすることによって、駆動トランジスタに電流を流しながら映像信号の書込みを行う上記［３］に記載の表示装置。
［５］時間調整回路は、映像信号を書き込む際に、信号線と駆動トランジスタのゲート電極との間に第２容量素子を介在させ、第１容量素子と第２容量素子との容量分配によって映像信号の書込み時間を調整する上記［４］に記載の表示装置。
［６］画素回路は、信号線に映像信号が供給された後、第１サンプリングトランジスタが導通状態になるタイミングで映像信号の書込みを開始する上記［３］に記載の表示装置。
［７］画素回路は、駆動トランジスタに電流を流しながら、映像信号の書込みと駆動トランジスタの移動度補正とを行う上記［１］から上記［６］のいずれかに記載の表示装置。
［８］画素回路は、駆動トランジスタに流れる電流に応じた補正量で駆動トランジスタのゲート−ソース間の電位差に負帰還をかけることによって駆動トランジスタの移動度補正を行う上記［７］に記載の表示装置。
［９］電気光学素子と、
電気光学素子を駆動する駆動トランジスタと、
駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子と、
信号線に一方のソース／ドレイン電極が接続された第１サンプリングトランジスタと、
第１サンプリングトランジスタの他方のソース／ドレイン電極と駆動トランジスタのゲート電極との間に接続された第２容量素子と、
信号線と駆動トランジスタのゲート電極との間に接続された第２サンプリングトランジスタとを有する画素回路が配置されて成る表示装置。
［１０］電気光学素子、電気光学素子を駆動する駆動トランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された第１容量素子を有する画素回路が配置されて成る表示装置を有し、
画素回路は、映像信号を書き込むとともに、映像信号の書込み時間を調整可能な時間調整回路を有する電子機器。
【符号の説明】
【０１０５】
１０・・・有機ＥＬ表示装置、２０・・・画素（画素回路）、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・第１容量素子、２４・・・第１サンプリングトランジスタ、２５・・・第２容量素子、２６・・・第２サンプリングトランジスタ、２７・・・時間調整回路、３０・・・画素アレイ部、３１（３１1〜３１m）・・・第１走査線、３２（３２1〜３２m）・・・第２走査線、３３（３３1〜３３m）・・・電源供給線、３４（３４1〜３４n）・・・信号線、３５・・・共通電源供給線、４０・・・第１書込み走査部、５０・・・第２書込み走査部、６０・・・電源供給走査部、７０・・・信号出力部、８０・・・表示パネル
【図１】
2014048485.tif 000003
【図２】
2014048485.tif 000004
【図３】
2014048485.tif 000005
【図４】
2014048485.tif 000006
【図５】
2014048485.tif 000007
【図６】
2014048485.tif 000008
【図７】
2014048485.tif 000009
【図８】
2014048485.tif 000010
【図９】
2014048485.tif 000011
【図１０】
2014048485.tif 000012
【図１１】
2014048485.tif 000013
【図１２】
2014048485.tif 000014