(57)【要約】【課題】内部電極の各端部が露出した部品本体の端面にたとえば銅のめっきを施すことによって、外部端子電極のためのめっき層を形成した後、外部端子電極の密着強度および耐湿性を向上させるため、１０００℃以上の温度で熱処理を施すと、めっき層の一部に溶融が生じ、めっき層の固着力が低下することがある。【解決手段】めっき層１０，１１の表面積率（＝三次元面積／二次元面積）を１．０１以上とする。これによって、めっき層１０，１１が形成された部品本体２を１０００℃以上の温度で熱処理する工程において、めっき層１０，１１と部品本体との固着力を保ちながら、めっき層の熱処理による溶融をほぼ完全に防ぐことができたことの確認とすることができる。また、めっき層１０，１１の表面積率が高いまま保たれるため、さらにその上のめっき層１２，１３との密着力も高めることができる。【選択図】図１
2014099646.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層をもって構成される積層構造を有し、内部電極が内部に形成され、かつ前記内部電極の一部が露出している、部品本体と、
前記内部電極と電気的に接続され、かつ前記部品本体の外表面上に形成される、外部端子電極と
を備え、
前記外部端子電極は、前記部品本体における前記内部電極の露出面上に形成されためっき層を備え、前記めっき層のタッピングＡＦＭで評価した表面積率が１．０１以上である、
積層型セラミック電子部品。
【請求項２】
前記めっき層と前記内部電極との境界部分には、前記めっき層に含まれる金属成分および前記内部電極に含まれる金属成分の双方が検出され得る相互拡散領域が形成されていて、前記相互拡散領域は、前記めっき層側および前記内部電極側の双方にまで延びるように形成され、前記内部電極側においては、前記部品本体における前記内部電極の露出面から２μｍ以上離れた位置まで達している、請求項１に記載の積層型セラミック電子部品。
【請求項３】
前記めっき層は銅を主成分とする、請求項１または２に記載の積層型セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層型セラミック電子部品に関するもので、特に、外部端子電極が内部電極と電気的に接続されるようにして直接めっきにより形成された積層型セラミック電子部品に関するものである。
【背景技術】
【０００２】
図３に示すように、積層セラミックコンデンサに代表される積層型セラミック電子部品１０１は、一般に、たとえば誘電体セラミックからなる積層された複数のセラミック層１０２と、セラミック層１０２間の界面に沿って形成された複数の層状の内部電極１０３および１０４とを含む、積層構造の部品本体１０５を備えている。部品本体１０５の一方および他方端面１０６および１０７には、それぞれ、複数の内部電極１０３および複数の内部電極１０４の各端部が露出していて、これら内部電極１０３の各端部および内部電極１０４の各端部を、それぞれ、互いに電気的に接続するように、外部端子電極１０８および１０９が形成されている。
【０００３】
外部端子電極１０８および１０９の形成にあたっては、一般に、金属成分とガラス成分とを含む金属ペーストを部品本体１０５の端面１０６および１０７上に塗布し、次いで焼き付けることにより、ペースト電極層１１０がまず形成される。次に、ペースト電極層１１０上に、たとえばニッケルを主成分とする第１のめっき層１１１が形成され、さらにその上に、たとえば錫または金を主成分とする第２のめっき層１１２が形成される。すなわち、外部端子電極１０８および１０９の各々は、ペースト電極層１１０、第１のめっき層１１１および第２のめっき層１１２の３層構造より構成される。
【０００４】
外部端子電極１０８および１０９に対しては、積層型セラミック電子部品１０１がはんだを用いて基板に実装される際に、はんだとのぬれ性が良好であることが求められる。同時に、外部端子電極１０８に対しては、互いに電気的に絶縁された状態にある複数の内部電極１０３を互いに電気的に接続し、かつ、外部端子電極１０９に対しては、互いに電気的に絶縁された状態にある複数の内部電極１０４を互いに電気的に接続する役割が求められる。はんだぬれ性の確保の役割は、上述した第２のめっき層１１２が果たしており、内部電極１０３および１０４相互の電気的接続の役割は、ペースト電極層１１０が果たしている。第１のめっき層１１１は、はんだ接合時のはんだ喰われを防止する役割を果たしている。
【０００５】
しかし、ペースト電極層１１０は、その厚みが数十μｍ〜数百μｍと大きい。したがって、この積層型セラミック電子部品１０１の寸法を一定の規格値に収めるためには、このペースト電極層１１０の体積を確保する必要が生じる分、不所望にも、静電容量確保のための実効体積を減少させる必要が生じる。一方、めっき層１１１および１１２はその厚みが数μｍ程度であるため、仮に第１のめっき層１１１および第２のめっき層１１２のみで外部端子電極１０８および１０９を構成できれば、静電容量確保のための実効体積をより多く確保することができる。
【０００６】
たとえば国際公開第２００８／０５９６６６号パンフレット（特許文献１）には、外部端子電極となるめっき層を部品本体の端面上に直接形成することが記載されている。さらに、特許文献１では、めっき層を形成した後、熱処理を行なうことによって、内部電極とめっき層との境界部分に相互拡散領域を形成することも記載されている。
【０００７】
よって、この先行技術を適用すると、相互拡散領域においては、金属の体積膨張が起こるため、セラミック層と内部電極および外部端子電極の各々との界面に存在し得る隙間を効果的に埋めることができ、その後に実施されることのあるめっき処理でのめっき液や他の水分が部品本体中に浸入することを有利に防止し得る。
【０００８】
また、この先行技術を適用すると、部品本体において、内部電極を介在させて積層されるセラミック層を構成するセラミックとめっき層との界面での固着力の向上も期待される。そして、この固着力向上を求める場合には、めっき層を構成する金属の共晶温度である１０００℃以上の温度で熱処理することが望ましいと考えられる。たとえば銅めっき層が形成される場合には、銅の共晶温度に近い１０００℃以上の温度で熱処理することが望ましいと考えられる。
【０００９】
しかし、１０００℃以上の温度での熱処理を行なうと、銅の一部に溶融が生じるという問題に遭遇することがある。その結果、当該積層型セラミック電子部品を回路基板にはんだを用いて実装する際、回路基板に対する固着力が低下するおそれがある。
【００１０】
また、銅めっき層の上に、ニッケルなどのめっき層を形成する場合、銅めっき層との密着力が若干低下するおそれもある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】国際公開第２００８／０５９６６６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１２】
この発明の目的は、上記のような問題点を解決し得る積層型セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１３】
この発明は、複数のセラミック層をもって構成される積層構造を有し、内部電極が内部に形成され、かつ内部電極の一部が露出している、部品本体と、内部電極と電気的に接続され、かつ部品本体の外表面上に形成される、外部端子電極とを備え、外部端子電極は、部品本体における内部電極の露出面上に形成されためっき層を備える、積層型セラミック電子部品に向けられる。この発明に係る積層型セラミック電子部品は、上記めっき層のタッピングＡＦＭで評価した表面積率が１．０１以上であることを特徴としている。なお、このような表面積率を有するめっき層は、複数のめっき層が積層状に形成される場合には、部品本体上に形成される最も下地となるめっき層のことである。
【００１４】
上記表面積率は、表面積率＝三次元面積／二次元面積で表わされるものである。ここで、二次元面積は、測定領域の面積であり、三次元面積は、測定領域の奥行き（言い換えると、凹凸）を加味した表面積のことである。よって、表面積率が１であるということは、表面粗さのない完全な平面の状態にあることを指し、他方、表面積率が大きくなるほど、表面の凹凸が激しくなる。
【発明の効果】
【００１５】
この発明によれば、めっき層の表面積率が１．０１以上と高く保たれるので、これをもって、めっき層と部品本体との固着力を保ちながら、めっき層の熱処理による溶融をほぼ完全に防ぐことができたことの確認とすることができる。また、めっき層の表面積率が高いまま保たれるため、さらにその上のめっき層との密着力も高めることができる。
【００１６】
この発明において、めっき層の主成分を銅とすると、銅は、本来、セラミックに対して良好な固着性を示す金属であるので、めっき層と部品本体との固着力をより高めることができる。
【００１７】
この発明において、めっき層と内部電極との境界部分に、めっき層に含まれる金属成分および内部電極に含まれる金属成分の双方が検出され得る相互拡散領域が形成されていて、この相互拡散領域が、めっき層側および内部電極側の双方にまで延びるように形成され、内部電極側においては、部品本体における内部電極の露出面から２μｍ以上離れた位置まで達していると、固着力向上のために、前述したように、めっき層が形成された部品本体を１０００℃以上の温度で熱処理する効果が十分に発揮されていることの確認とすることができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の一実施形態による積層型セラミック電子部品１を示す断面図である。
【図２】図１に示した積層型セラミック電子部品１の製造過程の途中であって、外部端子電極を形成するため、第１のめっき層１０を部品本体２上に形成し、次いで、熱処理を施した後の部品本体２の一部を示す拡大断面図である。
【図３】従来の積層型セラミック電子部品１０１の断面図である。
【発明を実施するための形態】
【００１９】
図１および図２を参照して、この発明の一実施形態による積層型セラミック電子部品１について説明する。
【００２０】
積層型セラミック電子部品１は、積層構造の部品本体２を備えている。部品本体２は、その内部に複数の内部電極３および４を形成している。より詳細には、部品本体２は、積層された複数のセラミック層５と、セラミック層５間の界面に沿って形成された複数の層状の内部電極３および４とを備えている。内部電極３および４は、たとえば、ニッケルを主成分としている。
【００２１】
積層型セラミック電子部品１が積層セラミックコンデンサを構成するとき、セラミック層５は、誘電体セラミックから構成される。なお、積層型セラミック電子部品１は、その他、インダクタ、サーミスタ、圧電部品などを構成するものであってもよい。したがって、積層型セラミック電子部品１の機能に応じて、セラミック層５は、誘電体セラミックの他、磁性体セラミック、半導体セラミック、圧電体セラミックなどから構成されてもよい。
【００２２】
部品本体２の一方および他方端面６および７には、それぞれ、複数の内部電極３および複数の内部電極４の各端部が露出していて、これら内部電極３の各端部および内部電極４の各端部を、それぞれ、互いに電気的に接続するように、外部端子電極８および９が形成されている。
【００２３】
なお、図示した積層型セラミック電子部品１は、２個の外部端子電極８および９を備える２端子型のものであるが、この発明は多端子型の積層型セラミック電子部品にも適用することができる。
【００２４】
外部端子電極８および９の各々は、部品本体２における内部電極３および４の露出面、すなわち端面６および７上に直接めっきにより形成された第１のめっき層１０および１１と、その上に形成される第２のめっき層１２および１３とをそれぞれ備えている。
【００２５】
第１のめっき層１０および１１は、それぞれ、複数の内部電極３および４を互いに電気的に接続するためのものであり、好ましくは、銅を主成分としている。他方、第２のめっき層１２および１３は、積層型セラミック電子部品１の実装性を向上させ、または付与するためのものであり、それぞれ、たとえばニッケルを主成分とするめっき層からなるはんだバリア層１４および１５と、はんだぬれ性を付与するためにはんだバリア層１４および１５上に形成される、たとえば錫または金を主成分とするめっき層からなるはんだぬれ性付与層１６および１７とを備えている。なお、上述した錫を主成分とするめっきは、たとえばＳｎ−Ｐｂはんだめっきをも含む。また、ニッケルを主成分とするめっきは、無電解めっきによるＮｉ−Ｐめっきをも含む。
【００２６】
上述したように、第１のめっき層１０および１１は、めっき処理時のつきまわり性が良好な銅を主成分としていると、めっき処理の能率化を図れ、かつ外部端子電極８および９の固着力を高めることができる。
【００２７】
第１のめっき層１０および１１ならびに第２のめっき層１２および１３を形成するためのめっき方法は、還元剤を用いて金属イオンを析出させる無電解めっき法であっても、あるいは、通電処理を行なう電解めっき法であってもよい。
【００２８】
次に、図１に示した積層型セラミック電子部品１の製造方法、特に、外部端子電極８および９の形成方法について説明する。
【００２９】
まず、周知の方法により、部品本体２が作製される。次に、外部端子電極８および９が、内部電極３および４と電気的に接続されるように、部品本体２の端面６および７上に形成される。
【００３０】
この外部端子電極８および９の形成にあたっては、まず、部品本体２の端面６および７上に、第１のめっき層１０および１１が形成される。めっき前の部品本体２においては、一方の端面６に露出している複数の内部電極３相互、ならびに他方の端面７に露出している複数の内部電極４相互が、電気的に絶縁された状態になっている。第１のめっき層１０および１１を形成するため、まず、内部電極３および４の各々の露出部分に対し、めっき液中の金属イオンを析出させる。そして、このめっき析出物をさらに成長させ、隣り合う内部電極３の各露出部および隣り合う内部電極４の各露出部のそれぞれにおけるめっき析出物を物理的に接続した状態とする。このようにして、均質で緻密な第１のめっき層１０および１１が形成される。
【００３１】
この実施形態では、積層型セラミック電子部品１の部品本体２は、上述した１対の端面６および７に加えて、互いに対向する１対の主面１９および２０、ならびに互いに対向する１対の側面（図１では図示されない。）を有する、実質的に直方体形状をなしている。そして、上述した第１のめっき層１０および１１は、それぞれ、１対の端面６および７上に形成されるとともに、その端縁が端面６および７に隣接する１対の主面１９および２０上ならびに１対の側面上に位置するように形成される。
【００３２】
上述したように、その端縁が１対の主面１９および２０上ならびに１対の側面上にまで達するように、第１のめっき層１０および１１を能率的に形成することを可能にするため、図示しないが、部品本体２の主面１９および２０の端面６および７に隣接する端部上ならびに／または部品本体２の外層部に、ダミー導体が形成されてもよい。このようなダミー導体は、電気的特性の発現に実質的に寄与するものではないが、第１のめっき層１０および１１の形成のための金属イオンの析出をもたらし、かつめっき成長を促進するように作用する。
【００３３】
上述しためっき工程の前に、端面６および７での内部電極３および４の露出を十分なものとするため、部品本体２の端面６および７に研磨処理を施しておくことが好ましい。この場合、内部電極３および４の各露出端が、端面６および７から突出する程度にまで研磨処理を施せば、各露出端が面方向に広がるため、めっき成長に要するエネルギーを低減することができる。
【００３４】
次に、上記のように第１のめっき層１０および１１が形成された部品本体２が熱処理される。熱処理温度としては、１０００℃以上の温度が採用される。この熱処理後の状態が図２に示されている。図２では、内部電極３と第１のめっき層１０とが図示されている。図２では図示されない内部電極４および第１のめっき層１１側の構成は、図２に示した内部電極３および第１のめっき層１０側の構成と実質的に同様であるので、その説明を省略する。
【００３５】
図２を参照して、内部電極３と第１のめっき層１０との間で相互拡散領域２５が形成される。この相互拡散領域２５は、内部電極３と第１のめっき層１０との境界から２μｍ以上の長さＬの領域に存在していることが好ましい。言い換えると、上記長さＬが２μｍ以上となるような条件で熱処理を施すことが好ましい。相互拡散領域２５においては、金属の体積膨張が起こるため、セラミック層５と内部電極３および第１のめっき層１０の各々との界面に存在し得る隙間を有利に埋めることができ、その結果、部品本体２の内部への水分の浸入を防止する効果が奏される。
【００３６】
また、上述した熱処理が、第１のめっき層１０および１１を構成する金属の共晶温度である１０００℃以上の温度で実施されるので、部品本体２において、内部電極３および４を介在させて積層されるセラミック層５を構成するセラミックと第１のめっき層１０および１１との界面での固着力を向上させることもできる。このことから、熱処理にあたっては、１０００℃以上のトップ温度でキープする工程が実施される。
【００３７】
しかし、１０００℃以上の温度での熱処理を行なうと、銅を主成分とする第１のめっき層１０および１１を構成する金属の一部に溶融が生じるおそれがある。その結果、当該積層型セラミック電子部品１を回路基板（図示せず。）にはんだを用いて実装する際、回路基板に対する固着力が低下するおそれがある。また、第１のめっき層１０および１１の上に形成される第２のめっき層１２および１３の、第１のめっき層１０および１１に対する密着力が若干低下するおそれもある。
【００３８】
そこで、上記１０００℃以上の温度での熱処理工程において、室温から１０００℃以上のトップ温度までの平均昇温速度が１００℃／分以上とされ、トップ温度でのキープ時間が１分間とされる。これによって、第１のめっき層１０および１１と部品本体２との固着力を保ちながら、第１のめっき層１０および１１を構成する金属の溶融をほぼ完全に防ぐことができる。よって、後述する実験例からわかるように、第１のめっき層１０および１１の表面積率を１．０１以上と高いまま保つことができ、そのため、以下に説明する第２のめっき層１２および１３との密着力も大きくすることができる。
【００３９】
次に、第２のめっき層１２および１３が形成される。第２のめっき層１２および１３は、第１のめっき層１０および１１が形成された後であるので、通常の方法にて容易に形成されることができる。なぜなら、第２のめっき層１２および１３を形成しようとする段階では、めっきすべき場所が導電性を有する連続的な面となっているためである。
【００４０】
この実施形態では、第２のめっき層１２および１３を形成するため、たとえばニッケルからなるはんだバリア層１４および１５の形成工程、および、たとえば錫または金からなるはんだぬれ性付与層１６および１７の形成工程が順次実施される。
【００４１】
以下、この発明の範囲を決定するため、およびこの発明による効果を確認するために実施した実験例について説明する。
【００４２】
試料となる積層型セラミック電子部品の部品本体として、長さ０．９４ｍｍ、幅０．４７ｍｍおよび高さ０．４７ｍｍの積層セラミックコンデンサ用部品本体であって、セラミック層がチタン酸バリウム系誘電体セラミックからなり、内部電極がニッケルを主成分とするものを用意した。この部品本体において、セラミック層の積層数は２２０層であり、セラミック層の各厚みは１．５μｍであった。また、完成品としての積層セラミックコンデンサは、静電容量が２．２μＦ、定格電圧が６．３Ｖである設計のものであった。
【００４３】
次に、上記部品本体５００個を、容積３００ミリリットルの水平回転バレル中に投入し、それに加えて、直径０．７ｍｍのメディアを１００ミリリットル投入した。そして、回転バレルを、ｐＨを８.７に調整した浴温２５℃の銅めっき浴に浸漬させ、バレル周速２．６ｍ／分にて回転させながら、電流密度０.５Ａ／ｄｍ２にて通電して、内部電極の露出する部品本体の端面に、直接、膜厚約１μｍの銅めっき層を形成した。なお、上記銅めっき浴は、１４ｇ／リットルのピロリン酸銅、１２０ｇ／リットルのピロリン酸、および１０ｇ／リットルの蓚酸カリウムを含むものであった。
【００４４】
次に、上述のように銅めっき層が形成された部品本体を、酸素濃度１００ｐｐｍの雰囲気下で、表１に示すような昇温速度にて、室温から１０６５℃のトップ温度まで昇温し、このトップ温度で１分間キープした。
【００４５】
【表１】
2014099646.tif 000003
【００４６】
表１において、試料１〜９が昇温速度１００℃／分以上であり、試料１０〜１３が昇温速度１００℃／分未満である。
【００４７】
以上のようにして得られた各試料に係る積層セラミックコンデンサについて、表面積率および固着力を評価した。
【００４８】
表面積率（S ratio）については、ＳＩＩナノテクノロジー製装置「ＳＰＡ４００」を用い、タッピングＡＦＭに従って評価し、測定領域における三次元面積／二次元面積の比を表面積率とした。測定視野は、試料に係る積層セラミックコンデンサの幅方向寸法と厚み方向寸法とによって規定される断面の中央部近辺における５０μｍ×５０μｍの領域とした。
【００４９】
固着力については、試料に係る積層セラミックコンデンサに対して、せん断破壊を生じさせる荷重を加えて評価した。すなわち、各試料に係る積層セラミックコンデンサをはんだ付けにより基板に実装し、加重速度０．５ｍｍ／秒にて、破壊が生じるまで両外部端子電極に平行に荷重を加え、破壊が生じたときの破壊モード（破壊箇所）を観察した。
【００５０】
以上の結果が表２に示されている。
【００５１】
【表２】
2014099646.tif 000004
【００５２】
昇温速度が１００℃／分以上である試料１〜９では、部品本体と銅めっき層との界面で破壊が生じず、破壊箇所が部品本体にあり、部品本体に対する銅めっき層の固着力を十分に確保することができた。これは、銅めっき層において、適度な共晶状態を保持することができたためであると推測される。また、試料１〜９では、１．０１以上の表面積率を保つことができた。これは、銅めっき層の溶融が極力防がれたためであると推測される。
【００５３】
他方、昇温速度が１００℃／分未満である試料１０〜１３では、部品本体と銅めっき層との界面で破壊が生じ、部品本体に対する銅めっき層の固着力が劣っていた。また、試料１０〜１３では、表面積率が１．０１未満と１に近い値となった。これらは、共晶温度付近でキープされる時間が長くなり、銅めっき層の溶融が進行したためであると推測される。
【００５４】
さらに、上述の熱処理によって生じた内部電極と銅めっき層との境界部分での相互拡散の状態を確認するため、この発明の範囲内の試料１〜９について、ＷＤＸのマッピング分析を行い、金属元素の２次元的な拡散状態を分析した。この分析において、装置として、日本電子製「ＪＸＡ８５００Ｆ」を用い、加速電圧を１５ｋＶとし、照射電流を５０ｎＡとし、走査型電子顕微鏡（ＳＥＭ）の倍率を５０００倍とし、積算時間を４０ｍｓとし、ＮｉおよびＣｕの検出特性Ｘ線とし、Ｋα特性Ｘ線の１次線を用いた。このようにして分析された拡散状態から、相互拡散領域が、銅めっき層側および内部電極側の双方にまで延びるように形成され、内部電極側においては、部品本体における内部電極の露出面から２μｍ以上離れた位置まで達していることが確認された。
【００５５】
なお、以上の実験例では、めっき層を構成する金属として、銅を用いたが、銅と他の金属とからなる合金であっても、１０００℃以上の共晶温度を有するものであれば、同様の結果が得られることを確認している。
【符号の説明】
【００５６】
１  積層型セラミック電子部品
２  部品本体
３，４  内部電極
５  セラミック層
６，７  端面
８，９  外部端子電極
１０，１１  第１のめっき層
１２，１３  第２のめっき層
２５  相互拡散領域
【図１】
2014099646.tif 000005
【図２】
2014099646.tif 000006
【図３】
2014099646.tif 000007