(57)【要約】【課題】耐圧のばらつきおよびスイッチング特性のばらつきを低減するとともに、製造コストを低減することができる半導体装置を提供すること。【解決手段】ｎ-ドリフト層１の一方の主面側にｐアノード層２が形成され、他方の主面側にｎ+カソード層３が形成されている。ｐアノード層２の表面には、アノード電極４が形成されている。ｎ+カソード層３の表面には、カソード電極５が形成されている。ｎ-ドリフト層１の内部には、ウエハのバルクの不純物濃度よりも高く、かつｎ+カソード層３およびｐアノード層２よりも低いネットドーピング濃度を有するｎ型のブロードバッファ領域６が形成されている。ここで、ｎ-ドリフト層１の比抵抗ρ0が定格電圧Ｖ0に対して０．１２Ｖ0≦ρ0≦０．２５Ｖ0を満たす。また、ブロードバッファ領域６のネットドーピング濃度の総量は４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下である。【選択図】図１
2014099643.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、
前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、
前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、
を備え、
前記第１半導体層の比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して、
０．１２Ｖ0≦ρ0
を満たし、
前記第１半導体層はシリコンであり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
【請求項２】
第１導電型のドリフト層と、
前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、
前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、
前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、
前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、
前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、
前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、
を備え、
前記ドリフト層の比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して、
０．１２Ｖ0≦ρ0
を満たし、
前記ドリフト層はシリコンであり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
【請求項３】
第１導電型の第１半導体層と、
前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、
前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、
前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
を備え、
前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
前記第１半導体層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記第１半導体層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、
４α（γ／η）／［（２−α）（２＋α）］＜α
を満たし、
前記第１半導体層はシリコンであり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
【請求項４】
第１導電型のドリフト層と、
前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、
前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、
前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、
前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、
前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、
前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
を備え、
前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
前記ドリフト層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記ドリフト層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、
４α（γ／η）／［（２−α）（２＋α）］＜α
を満たし、
前記ドリフト層はシリコンであり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
【請求項５】
第１導電型の第１半導体層と、
前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、
前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、
前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
を備え、
前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
前記ブロードバッファ層は水素誘起ドナーにより形成され、
前記第３半導体層に含まれる不純物がリンであり、
前記第１半導体層はシリコンであり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
【請求項６】
第１導電型のドリフト層と、
前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、
前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、
前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、
前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、
前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、
前記ドリフト層と前記コレクタ層との間に設けられ、他方の主面側で該コレクタ層に隣接する、該コレクタ層よりも不純物濃度の低い第１導電型のフィールドストップ層と、
前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層および前記コレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、
を備え、
前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、
前記ブロードバッファ層は水素誘起ドナーにより形成され、
前記フィールドストップ層に含まれる不純物がリンであり、
前記ドリフト層はシリコンであり、
前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする半導体装置。
【請求項７】
前記複数のブロードバッファ層の不純物濃度分布の幅は、他方の主面側から一方の主面側に向かって広くなることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
隣り合う前記ブロードバッファ層において、それぞれの不純物濃度が前記極大値となる位置の間隔は、他方の主面側から一方の主面側に向かって広くなることを特徴とする請求項５または６に記載の半導体装置。
【請求項９】
耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記第３半導体層から離間することを特徴とする請求項１，３，５のいずれか一つに記載の半導体装置。
【請求項１０】
耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記コレクタ層から離間することを特徴とする請求項２，４，６のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高速・低損失であるだけでなく、ソフトリカバリー特性をも兼ね備えたダイオードまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置に関する。
【背景技術】
【０００２】
電力用半導体装置の用途は、高効率で省電力なコンバータ・インバータ等の電力変換装置であり、回転モータやサーボモータの制御に不可欠である。このような電力制御装置は、低損失で省電力であり、また高速、高効率であり、さらに環境に優しい、すなわち周囲に対して悪影響を及ぼさないという特性が要求されている。このような電力制御装置の低損失、高効率化への要求に対して、この装置に用いられるダイオードの改良案として、ブロードバッファ構造を有するダイオードが提案されている。ブロードバッファ構造とは、ｎ-ドリフト層の不純物濃度分布が、ブロードバッファ領域の中間付近にピーク（極大値）を有し、かつアノードおよびカソード方向に向かって傾きをもって減少する領域を含むブロードバッファ領域を有する構造のことである。
【０００３】
このブロードバッファ構造を備えるダイオードでは、従来のエミッタ注入効率を下げるとともに、ライフタイム分布の制御技術では困難であるような高速動作（例えば、キャリア周波数：５ｋＨｚ以上）でのソフトリカバリー特性および発振抑制効果を実現することができる。
【０００４】
ブロードバッファ構造のダイオードを作製する方法として、水素誘起ドナーを用いる方法が提案されている。ＦＺ（フローティングゾーン）バルクウエハにプロトン（水素イオン、Ｈ+）を照射して、通常のｎ型ドーピング元素（リン、砒素）のイオン注入法では困難な程度の、ｎ-ドリフト層の深い距離にまでプロトンＨ+を到達させて格子欠陥を形成し、熱処理を行う。このプロトン照射と熱処理によって、ウエハ内部のプロトンＨ+の飛程Ｒｐの近傍で、プロトンＨ+を含む複合的な格子欠陥（Ｄｅｆｅｃｔ  ｃｏｍｐｌｅｘ）によるドナー（水素誘起ドナー、水素関連ドナーなどと呼ばれる）を形成する方法である（例えば、下記特許文献１（段落００２０、００２１）および下記特許文献２（要約）参照）。さらに、ウエハ内に酸素を導入し、水素誘起ドナーに対してさらに酸素を複合させることにより、高濃度のブロードバッファ領域を形成する方法についても提案されている（例えば、下記特許文献３（段落００１１）参照）。
【０００５】
シリコン（Ｓｉ）のパワー半導体では、経済的観点からエピタキシャルウエハよりも低コストのＦＺウエハを使用してＩＧＢＴやダイオードを製造する方法が既に一般的になっている。また、シリコンウエハに中性子線を照射してシリコンを安定同位元素であるリン（Ｐ）に核変換することにより、ウエハ内に不純物としてのリンを形成する方法が、ウエハ（以下、中性子照射ウエハとする）内に不純物を均一に分布することができるという観点で優れていることが知られている。中性子照射ウエハの比抵抗ばらつきは、直径６インチウエハで±８％程度である。
【０００６】
中性子照射ウエハを形成する方法として、プロトンＨ+の照射と熱処理によりプロトンＨ+をドナー化して、中性子照射前のウエハより高濃度のドナーをｎベース領域（ｎ-ドリフト層）に導入する方法が提案されている（例えば、下記特許文献４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−３１８４１２号公報
【特許文献２】国際公開第２００７／０５５３５２パンフレット
【特許文献３】特開２００７−２６６２３３号公報
【特許文献４】特開２００８−９１８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、原料ガス中に混入された不純物元素をイオン注入や熱拡散によってウエハに導入（ガスドープ）した従来のＦＺウエハの場合、中性子照射ウエハよりも比抵抗のばらつきが大きく、６インチウエハで±１２％程度となる。このような比抵抗の大きなばらつきは、耐圧のばらつきに直接影響する。このため、さらなる耐圧ばらつきの低減を検討する必要がある。半導体装置の耐圧ＶB（Ｖ）は、ノンパンチスルー構造の半導体装置の場合、次の（１）式で表すことができる。
【０００９】
ＶB＝Ｗ2／（０．２９ρ0）  ・・・（１）
【００１０】
ここで、Ｗは空乏層幅（μｍ）、ρ0はシリコンウエハの比抵抗（バルク比抵抗）である。上記（１）式では、例えば、ガスドープしたＦＺウエハを用いて作製されたノンパンチスルー構造の半導体装置において、比抵抗ρ0が±１２％ばらつくと、耐圧ＶBも１２％ばらつくことを示している。さらに、耐圧だけでなく、スイッチング特性も同程度ばらつく。スイッチング特性が１２％以上ばらつくことはデバイスの動作保証の上で問題となるレベルである。スイッチング特性のばらつきを１２％以下に抑える一つの方法は、比抵抗のばらつきを±１２％より低くすることである。そのためには、例えば、前述のように比抵抗のばらつきが±１２％より小さい中性子照射により比抵抗が制御された中性子照射ウエハを用いることが有効である。
【００１１】
しかしながら、中性子照射によってバルク比抵抗を調整する場合、原子炉が必要となるが、原子炉を保有するには莫大な費用がかかる。このため、一半導体製造企業が保有することは経済的に現実的ではない。したがって、原子炉を保有する外部機関への依頼が必要となるが、そのような外部機関は海外含めて数箇所しかない。パワー半導体は車載用や産業用はじめ需要が増加しており、とてもこれらの外部機関のみでは処理することが困難になってきている。また、その処理コストも高いことから、中性子照射による方法以外の方法で、半導体装置の耐圧のばらつきや、スイッチング特性のばらつきを、確実にしかも安価に低減または解消する方法を見つけ出すことが望まれている。
【００１２】
中性子照射ウエハを用いずに、ガスドープしたＦＺウエハを用いて半導体装置を作製する場合、ウエハの直径が６インチ以上に大きくなればなるほどウエハの比抵抗のばらつきも大きくなる方向にあるので、上述した比抵抗のばらつきを±１２％よりも小さくすることは技術的にいっそう困難である。また、ＣＺ（チョクラルスキー）ウエハを用いて半導体装置を作製する場合、そもそも均一で、かつ高い比抵抗を有するｎ型ウエハを製造することが難しい。このため、ＣＺウエハを用いて、比抵抗のばらつきを±１２％よりも小さくすることは難しい。したがって、ＦＺウエハの比抵抗ばらつきが、前述のように、たとえ±１２％程度またはそれ以上存在していても、耐圧ばらつきへの影響の少ない新たなデバイス構造を有する半導体装置およびその製造方法が望まれる。
【００１３】
耐圧のばらつきを解消する方法については、上述した特許文献３の記載のように、プロトンをイオン注入にて導入し、５００℃の熱処理でｎ-ドリフト層全体に拡散させて、その不純物濃度を制御する方法が知られている。しかしながら、実際には、水素関連ドナーは５５０℃以上でほぼ消滅するというデータが得られていることから、ｎ-ドリフト層全体のような広い範囲にわたって不純物濃度を制御することは難しく、特に、高耐圧の半導体装置に必要な低濃度のｎ-ドリフト層内における不純物濃度を制御することは極めて難しい。このため、高耐圧の半導体装置を作製するに際し、上述した特許文献３を適用したとしても、耐圧のばらつきを低減する効果を奏することは難しい。
【００１４】
この発明は、上述した従来技術による問題点を解消するため、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができる半導体装置を提供することを目的とする。また、製造コストを低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、を備え、前記第１半導体層の比抵抗ρ0（Ωｃｍ）は定格電圧Ｖ0（Ｖ）に対して、０．１２Ｖ0≦ρ0を満たし、前記第１半導体層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
【００１６】
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型のドリフト層と、前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型のブロードバッファ層と、を備え、前記ドリフト層の比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して、０．１２Ｖ0≦ρ0を満たし、前記ドリフト層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
【００１７】
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記第１半導体層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記第１半導体層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、４α（γ／η）／［（２−α）（２＋α）］＜αを満たし、前記第１半導体層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
【００１８】
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型のドリフト層と、前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層およびコレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記ドリフト層の厚さに対して前記複数のブロードバッファ層が占める厚さの合計値の割合γと、耐圧と同じ値の逆電圧の印加に応じた電界強度の前記複数のブロードバッファ層における目減り分の合計値が臨界電界強度に対して占める割合ηと、前記ドリフト層となる基板のドナー濃度の規格値に対する測定値のずれの割合αが、４α（γ／η）／［（２−α）（２＋α）］＜αを満たし、前記ドリフト層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
【００１９】
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型の第１半導体層と、前記第１半導体層の一方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第２導電型の第２半導体層と、前記第１半導体層の他方の主面側に設けられた、該第１半導体層よりも不純物濃度の高い第１導電型の第３半導体層と、前記第１半導体層の内部に設けられた、該第１半導体層よりも不純物濃度が高く、極大値が前記第２半導体層および前記第３半導体層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記ブロードバッファ層は水素誘起ドナーにより形成され、前記第３半導体層に含まれる不純物がリンであり、前記第１半導体層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
【００２０】
また、上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、第１導電型のドリフト層と、前記ドリフト層の一方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のベース層と、前記ドリフト層の一方の主面側に、前記ベース層と接して設けられた、該ベース層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ドリフト層、前記ベース層および前記エミッタ層に接する絶縁膜と、前記絶縁膜を介して、前記ドリフト層、前記ベース層および前記エミッタ層と隣り合うゲート電極と、前記ドリフト層の他方の主面側に設けられた、該ドリフト層よりも不純物濃度の高い第２導電型のコレクタ層と、前記ドリフト層と前記コレクタ層との間に設けられ、他方の主面側で該コレクタ層に隣接する、該コレクタ層よりも不純物濃度の低い第１導電型のフィールドストップ層と、前記ドリフト層の内部に設けられた、該ドリフト層よりも不純物濃度が高く、極大値が前記ベース層および前記コレクタ層よりも低く、かつ該極大値をピークとし、深さ方向に高低差をもつ山型の不純物濃度分布を有する第１導電型の複数のブロードバッファ層と、を備え、前記複数のブロードバッファ層は、他方の主面から異なる深さに配置されており、前記ブロードバッファ層は水素誘起ドナーにより形成され、前記フィールドストップ層に含まれる不純物がリンであり、前記ドリフト層はシリコンであり、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。
【００２１】
また、本発明にかかる半導体装置は、上述した発明において、前記複数のブロードバッファ層の不純物濃度分布の幅は、他方の主面側から一方の主面側に向かって広くなることを特徴とする。
【００２２】
また、本発明にかかる半導体装置は、上述した発明において、隣り合う前記ブロードバッファ層において、それぞれの不純物濃度が前記極大値となる位置の間隔は、他方の主面側から一方の主面側に向かって広くなることを特徴とする。
【００２３】
また、本発明にかかる半導体装置は、上述した発明において、耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記第３半導体層から離間することを特徴とする。
【００２４】
また、本発明にかかる半導体装置は、上述した発明において、耐圧と同じ値の逆電圧の印加に応じて一方の主面側から広がる空乏層端は、前記コレクタ層から離間することを特徴とする。
【００２５】
上述した本発明よれば、比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して０．１２Ｖ0≦ρ0を満たす第１半導体層（ドリフト層）に、ブロードバッファ層を設けている。これにより、第１半導体層の比抵抗のばらつきが±１２％程度あったとしても、半導体装置の耐圧が、第１半導体層の比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、第１半導体層の比抵抗のばらつきに応じて変化する範囲も小さくすることができる。
【００２６】
また、ドリフト層の内部にブロードバッファ層を複数個形成することで、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。
【００２７】
また、上記第１半導体層の一方の主面側に、第２半導体層（アノード・ベース層）を形成した後、第１半導体層の一方の主面側または他方の主面側から、第２半導体層または後の工程で形成される第３半導体層（カソード・コレクタ層）より深い箇所に達する飛程距離で水素イオンを照射し、３００℃以上５５０℃以下の熱処理を行う。これにより、第１半導体層（ドリフト層）の内部に、上述した条件のブロードバッファ層を形成することができる。このとき、第１半導体層の比抵抗ρ0（Ωｃｍ）は定格電圧Ｖ0（Ｖ）に対して上記条件を満たす。これにより、第１半導体層の比抵抗のばらつきが±１２％程度あったとしても、半導体装置の耐圧が、第１半導体層の比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、第１半導体層の比抵抗のばらつきに応じて変化する範囲も小さくすることができる。
【００２８】
また、第２の形成工程において、基板に水素イオンを照射した際の、ブロードバッファ層内での電子および正孔の移動度の低下を抑えることができる。
【００２９】
上述した発明では、ＦＺウエハを用いてブロードバッファ構造の半導体装置を安価に製造することができる。
【発明の効果】
【００３０】
本発明によれば、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができるという効果を奏する。また、製造コストを低減することができるという効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】図１は、実施の形態１にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。
【図２】図２は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。
【図３】図３は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。
【図４】図４は、バルク比抵抗と半導体装置の耐圧との関係について示す特性図である。
【図５】図５は、バルク比抵抗と半導体装置の耐圧ばらつき幅との関係を示す特性図である。
【図６】図６は、従来の半導体装置の構成、ネットドーピング濃度分布を示す図である。
【図７】図７は、実施の形態２にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。
【図８】図８は、実施の形態３にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。
【図９】図９は、実施の形態３にかかる半導体装置の製造プロセスを示す図である。
【図１０】図１０は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。
【図１１】図１１は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。
【図１２】図１２は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。
【図１３】図１３は、実施の形態４にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。
【図１４】図１４は、ドリフト層のネットドーピング濃度分布および逆電圧を印加したときの内部の電界強度分布の関係を示す特性図である。
【発明を実施するための形態】
【００３２】
以下、本発明にかかる半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。以下の説明では、前記の一導電型をｎ型、他導電型をｐ型とするが、逆の極性でも得られる効果は同じである。
【００３３】
（実施の形態１）
シリコンウエハのｎ-ドリフト層の不純物濃度を制御するために、シリコンウエハにプロトンイオン（Ｈ+）を照射して、ｎ-ドリフト層中にブロードバッファ構造を形成したダイオードおよびその製造方法について説明する。
【００３４】
図１は、実施の形態１にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。図１において半導体装置の断面図（紙面上側）に示すように、実施の形態１にかかるダイオードは、ｎ型の半導体基板（ウエハ）に形成されている。ウエハのバルクの比抵抗はρ0（Ωｃｍ）である。このウエハの一方の主面側に、ｐアノード層２が形成されている。また、ウエハの他方の主面側には、ｎ+カソード層３が形成されている。ｐアノード層２（第２半導体層）とｎ+カソード層３（第３半導体層）とに挟まれる半導体基板の部分（第１半導体層）がｎ-ドリフト層１である。ｐアノード層２の表面にはアノード電極４が形成されている。ｎ+カソード層３の表面には、カソード電極５が形成されている。
【００３５】
また、図１において、アノード電極４からの距離−ネットドーピング濃度（ｌｏｇ）の特性図に示すように（紙面下側）、ｎ-ドリフト層１のネットドーピング濃度は、ｎ-ドリフト層１のほぼ中間付近にピークを有し、ｐアノード層２およびｎ+カソード層３に向かって、傾きをもって減少している、山型でｎ-ドリフト層１よりも濃度の高いマウンド状の領域が形成されている。このｎ型のマウンド状の領域を、ブロードバッファ領域６と呼ぶ。ブロードバッファ領域６の不純物濃度分布の極大値は、ｎ+カソード層３およびｐアノード層２の不純物濃度よりも低い。すなわち、ブロードバッファ領域６は、ｎ-ドリフト層１の内部に設けられた、ウエハのバルクの不純物濃度よりも高く、かつｎ+カソード層３およびｐアノード層２よりも低いネットドーピング濃度を有する領域である。
【００３６】
このダイオードの構成に関して、本発明にかかる重要な点は、半導体基板（ウエハ）のバルクの比抵抗ρ0（Ωｃｍ）が、このダイオードの定格電圧Ｖ0（Ｖ）に対して、次の（２）式を満たすこと、およびブロードバッファ領域６の実効ドーズ量（同層におけるネットドーピング濃度の総量）が、４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下の範囲にあること、の２点である。
【００３７】
０．１２Ｖ0≦ρ0≦０．２５Ｖ0  ・・・（２）
【００３８】
図２，３は、実施の形態１にかかる半導体装置の製造プロセスを示す図である。ブロードバッファ領域６は、ウエハの一方の主面側にｐアノード層２とアノード電極４を備えたウエハへの、アノード電極側からのプロトンＨ+１１（図２（ｃ）、図３（ｃ）参照）の照射と熱処理によって形成することができる。以下、実施の形態１にかかる半導体装置の製造プロセスについて、図２、図３を参照して詳細に説明する。ここでは、一例として、図１に例示した寸法およびネットドーピング濃度のダイオード（定格電圧：Ｖ0＝１２００Ｖ、定格電流：１５０Ａ）を製造する場合について説明する。
【００３９】
図２（ａ）〜図２（ｇ）では、ダイオードの主要な製造工程を順に示す。まず、ウエハ（半導体基板）として、比抵抗が１４４Ωｃｍ〜３００Ωｃｍ、例えば、１５０Ωｃｍ（リン濃度２．０×１０13ａｔｏｍｓ／ｃｍ3）で、厚さ５００μｍ程度のＦＺウエハ１０を用意する。このＦＺウエハ１０を第１半導体層とする。以下、ＦＺウエハ１０自体の不純物濃度をバルク濃度、その比抵抗をバルク比抵抗と、それぞれ呼ぶことにする（図２（ａ））。なお、比抵抗ρ（Ωｃｍ）とドナー濃度Ｎ（ａｔｏｍｓ／ｃｍ3）の関係は、比抵抗が１Ωｃｍよりも高い場合において、ρ＝４．５９６×１０15／Ｎと表される。
【００４０】
次いで、標準的なダイオードの製造プロセスによって、ＦＺウエハ１０の一方の主面側に、第２半導体層となるｐアノード層２、図示しないガードリングを含む周辺耐圧構造部、絶縁膜１２およびアノード電極４をそれぞれ形成する。ｐアノード層２の不純物濃度は、例えば、５×１０16ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、３μｍである。また、アノード電極４の材料は、例えば、シリコン濃度が１ｗｔ％程度のアルミニウムシリコン（ＡｌＳｉ）などのアルミニウム合金（以下、Ａｌ−Ｓｉ（１％）とする）である（図２（ｂ））。
【００４１】
次いで、アノード電極４側の表面から、サイクロトロンにより加速されたプロトンＨ+１１を照射する。その際、サイクロトロンの加速電圧は、例えば、７．９ＭｅＶであり、プロトンＨ+１１のドーズ量は、例えば、２．０×１０12ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバー（図示せず）を用い、アルミアブソーバーの厚さを調節してアルミアブソーバーを介してＦＺウエハ１０にプロトンＨ+１１を照射することで、プロトンＨ+１１の飛程がＦＺウエハ１０表面から６０μｍとなるようにする。図２（ｃ）において、プロトンＨ+１１の照射によりＦＺウエハ内に生じた結晶欠陥１３を×印で示す（図２（ｃ））。
【００４２】
次いで、例えば、３５０℃で１時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、結晶欠陥１３を回復させる。それによって、ウエハ表面から６０μｍの深さのところを中心としてその前後に２０μｍ程度拡がるｎ型の高濃度領域が形成される。この高濃度領域が、ブロードバッファ領域６（二本の破線内）である（図２（ｄ））。
【００４３】
次いで、ＦＺウエハ１０の他方の主面側（ＦＺウエハ１０裏面）の研削およびウェットエッチング３０を行い、ＦＺウエハ１０を所要の厚さにする。この段階でのＦＺウエハ１０の厚さは、定格電圧Ｖ0＝１２００Ｖの場合、典型的には１００μｍ〜１６０μｍである。実施の形態１では、この段階でのＦＺウエハ１０の厚さを１２０μｍとする（図２（ｅ））。
【００４４】
次いで、ＦＺウエハ１０の、研削およびウェットエッチング３０が行われた面（裏面）に対してリン等のｎ型不純物をイオン注入する。その際の加速電圧は、例えば、５０ｋｅＶであり、ドーズ量は、例えば、１×１０15ａｔｏｍｓ／ｃｍ2（不純物濃度；１×１０19ａｔｏｍｓ／ｃｍ3）である（図２（ｆ））。次いで、そのイオン注入面に対して、ＹＡＧ第２高調波レーザ等のレーザ光を例えばダブルパルス法にて照射する。このレーザ照射によって、その前にイオン注入されたリン等のｎ型不純物が電気的に活性化して、ｎ+カソード層３となる第３半導体層が形成される（図２（ｇ））。
【００４５】
ここで、ダブルパルス法とは、レーザ光の照射エリアごとに、複数のレーザ照射装置から所定の遅延時間だけ照射タイミングをずらして複数のパルスレーザを連続的に照射する方法である。ダブルパルス法については、特開２００５−２２３３０１号公報に詳述されている。ダブルパルス法によりレーザ光を照射する際のエネルギー密度は、レーザ光の照射エリアごとに、合計で例えば、３Ｊ／ｃｍ2である。また、ダブルパルスの遅延時間は、例えば、３００ｎｓｅｃである。
【００４６】
最後に、ｎ+カソード層３の表面にアルミニウム、チタン、ニッケルおよび金の順で金属を成膜し、ｎ+カソード層３の表面にオーミック接触するカソード電極５を形成し、ダイオードが完成する。ＦＺウエハ１０の、ｐアノード層２とｎ+カソード層３の間の半導体基板部分はｎ-ドリフト層１となる。図２（ｇ）の紙面右側に示す特性図（ｇ−１）は、（ｇ）に示すダイオードの断面図に対応するネットドーピング濃度のプロファイルである。
【００４７】
また、前述のダイオードの製造プロセスを始める前に、次の製造工程を追加することが好ましい。まず、図示しないが、図２（ａ）のＦＺウエハ１０にリンガラスを塗布し、１３００℃で１０時間のドライブインによってリンと酸素をウエハ両面から拡散させて導入する。その後、ウエハの一方の主面のリン拡散層を削り落とした後にミラー研磨をする。これにより、ウエハの他方の主面（例えば、裏面）のみに、酸素を１３００℃での固溶度に相当する１×１０18ａｔｏｍｓ／ｃｍ3まで導入され、かつウエハの濃度よりも高不純物濃度のリン拡散層（表層濃度１×１０20ａｔｏｍｓ／ｃｍ3、深さ８０μｍ程度）が存在するウエハを形成する。ついで、このウエハを用いて前述のダイオードの製造プロセス（図２（ｂ）以降の処理）を行う。上記工程を追加することが好適である理由は、上述した特許文献３に開示されているように、ウエハの裏面に形成され、ウエハの濃度よりも高不純物濃度のリン拡散層が重金属等の不純物のゲッタリング層として作用し、かつアノード層表面からブロードバッファ領域のネットドーピング濃度のピーク（以下、ピーク濃度とする）までの間（すなわち、プロトンＨ+の飛程Ｒｐ距離）の酸素濃度を高くすることでプロトンＨ+１１の照射によるブロードバッファ領域内での電子および正孔の移動度の低下を抑えることができるからである。
【００４８】
また、多結晶シリコンを原料とするＦＺウエハのように、元来、含有酸素濃度が低いウエハを用いる場合、酸素を含む雰囲気での１０００℃以上の高温のドライブイン工程や、熱酸化工程を行ってもよい。その理由は、これらの熱処理によって、酸素がシリコン基板に侵入して拡散され、ウエハ内の酸素濃度を高くすることができるからである。この場合の酸素は、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０17ａｔｏｍｓ／ｃｍ3以下の濃度で分布し、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）測定でも検出可能な程度の高い不純物濃度とすることができ、前述のブロードバッファ領域内での電子および正孔の移動度の低下を抑制する効果と同様の効果を得ることができる。酸素濃度は１３００℃以上の熱処理により、１×１０18ａｔｏｍｓ／ｃｍ3以上にすることもできるが、この値を超えると、酸素析出物や酸素誘起欠陥が生じることがあるので、１×１０18ａｔｏｍｓ／ｃｍ3以下が望ましい。すなわち、アノード層表面からブロードバッファ領域ピーク濃度までの間（すなわち、プロトンＨ+の飛程Ｒｐ距離）の酸素濃度を１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下とすることが望ましい。
【００４９】
さらに、ウエハへのプロトンＨ+を照射することにより水素をウエハへ導入させる際に形成される空孔を含む複合欠陥は、導入された酸素によるドナーとともに、半導体デバイスの主電流の流れる活性部だけでなく周辺耐圧構造部にも形成され、周辺耐圧構造部の直下にもｎ型でウエハの濃度よりも高不純物濃度のリン拡散層が形成される。その結果、ウエハの比抵抗が高くなり、かつ、周辺耐圧構造部の直下の不純物濃度が高くなるので、ｐｎ主接合に対する逆バイアス時に拡がる空乏層の等電位線密度が高くなる。これにより、周辺耐圧構造部表面の絶縁膜を介して受ける外部電荷による耐圧への影響を小さくすることができる。また、周辺耐圧構造部の直下における欠陥密度が増加することにより、この近傍のライフタイムが小さくなるので、導通時および逆回復時における活性部と周辺耐圧構造部の境界への電流または残留キャリアの集中を回避することができる。
【００５０】
なお、照射する荷電粒子（イオン）でｎ型のドナーを示すものに、前述した水素（Ｈ+）イオン以外にも、リチウムイオン（Ｌｉ+）や酸素イオン（Ｏ-）があるが、これらの場合は質量が水素イオンよりも重くなり、同じ照射エネルギーでは十分広い飛程を得ることができない。よって、ウエハの表面から６０μｍ程度の深さにイオン注入を行う必要がある場合には、水素イオン（Ｈ+）が最も好ましい。
【００５１】
図４は、バルク比抵抗と半導体装置の耐圧との関係について示す特性図である。また、図６は、従来の半導体装置の構成、ネットドーピング濃度分布を示す図である。図４には、本発明にかかるブロードバッファ領域６をｎ-ドリフト層１中に有するダイオード（図１の要部断面図に示すダイオード、以下、実施例とする）と、比較として、従来のブロードバッファ領域をｎ-ドリフト層中に有するダイオード（第１の従来例）と、ブロードバッファ領域を有さない従来の平坦なドーピング濃度分布（図４中では平坦濃度分布と記載）のｎ-ドリフト層１を備えるダイオード（図６の要部断面図に示すダイオード（以下、第２の従来例とする）を示す。ｎ-ドリフト層１の厚さを１２０μｍとする（以降、図１に示すように、ｎ-ドリフト層１の厚さは厳密には１２０μｍからｐアノード層２とｎ+カソード層３の厚さを差し引いた１１６．５μｍであるが、便宜上１２０μｍと表記する）。
【００５２】
ブロードバッファ領域６をｎ-ドリフト層１中に有するダイオード（実施例および第１の従来例）については、ブロードバッファ領域６の実効ドーズ量を種々変更し、１．０×１０11ａｔｏｍｓ／ｃｍ2、２．５×１０11ａｔｏｍｓ／ｃｍ2、４．０×１０11ａｔｏｍｓ／ｃｍ2、４．８×１０11ａｔｏｍｓ／ｃｍ2、５．０×１０11ａｔｏｍｓ／ｃｍ2、５．２×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６．０×１０11ａｔｏｍｓ／ｃｍ2の場合の、それぞれウエハ（基板）の比抵抗（横軸）に対する半導体装置の耐圧の変化を示す。実施例は、ブロードバッファ領域６の実効ドーズ量４．８×１０11ａｔｏｍｓ／ｃｍ2以上のものである。一方、ｎ-ドリフト層１中に平坦ドーピング濃度分布を有する従来のダイオード（第２の従来例）については、ｎ-ドリフト層１の厚さが１２０μｍのときに比抵抗を変化させたときの耐圧値を従来の平坦濃度分布という名称を付けたプロット線で表示している。
【００５３】
まず、従来の平坦ドーピング濃度分布についてみると、ｎ-ドリフト層の厚さが一定の条件（１２０μｍ）では、比抵抗が増加すると耐圧は上昇し、一定値に収束することを示している。一般的にデバイスを設計する場合、ｎ-ドリフト層の厚さと比抵抗は、耐圧、導通時の損失およびスイッチング特性のバランスを考慮して選択される。例えば、ｎ-ドリフト層の厚さは定格電圧Ｖ0（Ｖ）に対して０．１Ｖ0（μｍ）程度の値が選択される。また、定格電圧Ｖ0（Ｖ）と基板の典型的な比抵抗ρ0（Ωｃｍ）は経験的に、次の（３）式で表される。
【００５４】
ρ0＝０．０４５Ｖ0  ・・・（３）
【００５５】
例えば、定格電圧Ｖ0＝６００Ｖでは２７Ωｃｍ、Ｖ0＝１２００Ｖでは５４Ωｃｍ、Ｖ0＝１７００Ｖでは７７Ωｃｍ、Ｖ0＝３３００Ｖでは１４９Ωｃｍ、Ｖ0＝４５００Ｖでは２０３Ωｃｍ、Ｖ0＝６５００Ｖでは２９３Ωｃｍ程度である。さらに、動作上の余裕度を考慮し、特に１７００Ｖ以上の高定格電圧では、これらよりも１．５倍ほど高めの設定にすることもある。一方でスイッチング時の跳ね上がり電圧を抑制するために、前記の値よりも８０％の値に低くすることもある。
【００５６】
そこで、定格電圧Ｖ0＝１２００Ｖでは、製造したデバイスの示す実耐圧が定格電圧の２０％程度のマージンを見込んだ高い実耐圧になるようにするため、例えば、定格電圧Ｖ0＝１２００Ｖの実耐圧を１４００Ｖと設定する。このとき、図４から、平坦濃度分布と表示された従来のダイオードでは、実耐圧が１４００Ｖとなる基板の比抵抗は４６Ωｃｍとなる。同様に、図４からブロードバッファ領域の実効ドーズ量が１×１０11ａｔｏｍｓ／ｃｍ2、２．５×１０11ａｔｏｍｓ／ｃｍ2、４×１０11ａｔｏｍｓ／ｃｍ2、４．８×１０11ａｔｏｍｓ／ｃｍ2、５．０×１０11ａｔｏｍｓ／ｃｍ2、５．２×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６×１０11ａｔｏｍｓ／ｃｍ2と表示されたダイオードの実耐圧が１４００Ｖとなる比抵抗はそれぞれ５５Ωｃｍ、６８Ωｃｍ、１００Ωｃｍ、１４４Ωｃｍ、１５０Ωｃｍ、１６０Ωｃｍ、２００Ωｃｍ、２５０Ωｃｍとなる。
【００５７】
図４に示すように、半導体装置の耐圧のばらつきの範囲は、ウエハの比抵抗に応じて、比抵抗のばらつきの範囲（以下、比抵抗ばらつき範囲とする）が強く反映されている。つまり、ウエハの比抵抗が仮にある幅（以下、比抵抗ばらつき幅とする）を持ってばらつく時、比抵抗ばらつき幅は半導体装置の耐圧のばらつきの幅（以下、耐圧ばらつき幅とする）に直結する。第２の従来例の場合、例えば、耐圧が１４００Ｖとなる比抵抗は４６Ωｃｍである。この比抵抗値４６Ωｃｍを含む前後の３０Ωｃｍ〜８０Ωｃｍ程度の範囲では、耐圧値は大きく変化している。例えば比抵抗のばらつきが４６Ωｃｍ±１２％（およそ４１Ωｃｍ〜５２Ωｃｍ）とすると、この比抵抗ばらつき範囲に対応する耐圧のばらつきの範囲（以下、耐圧ばらつき範囲とする）は１２９０Ｖ〜１４８０Ｖ程度となる。つまり、この耐圧ばらつき範囲は、中心値１３８５Ｖに対して約１３．７％の耐圧ばらつき幅に相当する。耐圧ばらつき幅は、市場の要求するもっと小さい値、例えば、５％以下が要求される。このため、市場の要求する耐圧ばらつき幅を満たすには、比抵抗ばらつき幅をさらに小さくしなければならない。しかし、現状の高比抵抗（例えば、２０Ωｃｍ以上）ＦＺウエハの比抵抗ばらつき幅は、前述のように、ガスドープで±１２％（ばらつき幅で２４％）以下、中性子照射ウエハで±８％（ばらつき幅で１６％）以下がウエハメーカーの保証範囲であり、中性子照射ウエハでさえ、耐圧ばらつき幅の許容をはるかに超えている。
【００５８】
また、第１の従来例（従来のブロードバッファ構造を有するダイオード）で、実効ドーズ量が２．５×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードの場合、図４（図中Ａ参照）に示すように１４００Ｖ（定格電圧Ｖ0＝１２００Ｖ）を示す比抵抗は約６８Ωｃｍである。この比抵抗が±１２％ばらつくとすると、比抵抗ばらつき範囲は約６０Ωｃｍ〜７６Ωｃｍとなる。図４から、比抵抗ばらつき範囲６０Ωｃｍ〜７６Ωｃｍに対応する耐圧ばらつき範囲は１３２０Ｖ〜１４６０Ｖとなる。この耐圧ばらつき範囲は中心値１３９０Ｖに対して約１０．１％の耐圧ばらつき幅に相当する。第１の従来例の耐圧ばらつき幅１３．７％よりも小さくなるものの、市場の要求する耐圧ばらつき幅５％より大きいので、まだ十分ではない。同様に４．０×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードの場合、図４から１４００Ｖ（定格電圧Ｖ0＝１２００Ｖ）を示す比抵抗は約１００Ωｃｍである。その比抵抗のばらつき±１２％に対応する耐圧ばらつき範囲は１３４０Ｖ〜１４３０Ｖとなり、耐圧ばらつき幅は約６．５％であるため、まだ、市場の要求する耐圧ばらつき幅５％以下を満たすことができない。
【００５９】
一方、実施例（本発明にかかるブロードバッファ構造を有するダイオード）で、ブロードバッファ領域の実効ドーズ量が４．８×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードの場合、図４（図中Ｂ参照）から１４００Ｖの耐圧を示す比抵抗は１４４Ωｃｍとなる。この比抵抗が１２％ばらつくと、比抵抗ばらつき範囲は１２６．７Ωｃｍ〜１６１．３Ωｃｍとなる。これに対応する耐圧ばらつき範囲は１３６３Ｖ〜１４２５Ｖとなる。つまり、耐圧ばらつき幅は中心値１３９４Ｖに対して４．４％となる。また、実効ドーズ量が５．０×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６．０×１０11ａｔｏｍｓ／ｃｍ2のブロードバッファダイオードでは、同様に図４から、耐圧１４００Ｖに対応する比抵抗はそれぞれ１５０Ωｃｍ、２００Ωｃｍ、２５０Ωｃｍとなる。これらの比抵抗が１２％ばらつくと、それぞれ比抵抗ばらつき範囲は１３２Ωｃｍ〜１６８Ωｃｍ、１７６Ωｃｍ〜１１４Ωｃｍ、２２０Ωｃｍ〜２８０Ωｃｍとなる。これらの比抵抗ばらつき範囲に対応する耐圧ばらつき範囲は順に１３７１Ｖ〜１４３１Ｖ、１３７８Ｖ〜１４２２Ｖ、１３８０Ｖ〜１４１５Ｖである。つまり、耐圧ばらつき幅は、それぞれ順に中心値１４０１Ｖに対して４．３％、中心値１４００Ｖに対して３．１％、中心値１３９７Ｖに対して２．５％となる。したがって、耐圧ばらつき幅は２％強〜４％強まで低減される。このため、実施例のいずれにおいても、市場の要求する耐圧ばらつき幅５％以下を満たすことがわかる。
【００６０】
図５は、バルク比抵抗と半導体装置の耐圧ばらつき幅との関係を示す特性図である。図４に示すバルク比抵抗と半導体装置の耐圧ばらつき幅（％）との関係について、図５にまとめた。つまり、図４を参照して説明したように、あるバルク比抵抗の値に対して実耐圧が１４００Ｖとなるようなブロードバッファ領域の実効ドーズ量を選定し、それぞれのバルク比抵抗が１２％ばらついたとしたときの耐圧ばらつき範囲から求めた耐圧ばらつき幅（％）を縦軸にプロット（横軸はバルク比抵抗（Ωｃｍ））した。
【００６１】
バルク比抵抗が４６Ωｃｍでブロードバッファ領域を有しない従来のダイオード（第２の従来例）の場合、耐圧ばらつき幅が１３．７％と大きく、とても市場の要求する耐圧ばらつき幅を満たさない。また、ドリフト層にブロードバッファ領域を備えていても（第１の従来例）、バルク比抵抗が同５５Ωｃｍ、６８Ωｃｍ、１００Ωｃｍと小さい場合、それぞれ耐圧ばらつき幅は約１１．５％、約１０．１％、約６．５％であるので、５．０％より大きく、市場の要求する耐圧ばらつき幅を満たさないため、本発明には含まれない。またさらに、ドリフト層にブロードバッファ領域を備えていても、実効ドーズ量が高すぎると、たとえば、１．０×１０12ａｔｏｍｓ／ｃｍ2を超えると、１４００Ｖに達するバルクの比抵抗が３００Ωｃｍを超えるようになり、本発明には含まれないようになる。その理由については後述する。
【００６２】
これに対して、ブロードバッファ領域をドリフト層に有する本発明にかかるダイオード（実施例）では、バルク比抵抗１４４Ωｃｍでは耐圧ばらつき幅が４．４％、同１５０Ωｃｍでは４．３％、同１６０Ωｃｍでは４．０％、同２００Ωｃｍでは３．１％、同２５０Ωｃｍでは２．５％と、半導体装置の耐圧ばらつき幅を市場の要求する耐圧ばらつき幅５．０％以下に低減することができることが分かる。このバルク比抵抗１４４Ωｃｍ、１５０Ωｃｍ、１６０Ωｃｍ、２００Ωｃｍ、２５０Ωｃｍの、図４から対応するブロードバッファ領域の実効ドーズ量は、それぞれ４．８×１０11ａｔｏｍｓ／ｃｍ2、５．０×１０11ａｔｏｍｓ／ｃｍ2、５．２×１０11ａｔｏｍｓ／ｃｍ2、５．７×１０11ａｔｏｍｓ／ｃｍ2、６．０×１０11ａｔｏｍｓ／ｃｍ2である。このため、図４を見る限り、本発明にかかるブロードバッファ領域の実効ドーズ量は４．８×１０11ａｔｏｍｓ／ｃｍ2以上６．０×１０11ａｔｏｍｓ／ｃｍ2以下となる。さらに、ブロードバッファ領域の実効ドーズ量を１．０×１０12ａｔｏｍｓ／ｃｍ2まで高くしても、耐圧ばらつき幅はさらに低減し、バルク比抵抗は３００Ωｃｍ以下であることを確認した。
【００６３】
つまり、本発明にかかる半導体装置では、実効ドーズ量を４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下のブロードバッファ構造とすることで、耐圧ばらつき幅がブロードバッファ領域を有しない従来のダイオードに比べて、１／３以下にまで減少することができることがわかる。より好ましくは、実効ドーズ量が５．０×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下、さらに好ましくは５．２×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下のブロードバッファ構造とすることで、半導体装置の耐圧ばらつき幅を確実に４％以下にすることができる。
【００６４】
さらに特筆すべきは、バルク比抵抗が１４４Ωｃｍ以上では、半導体装置の耐圧ばらつき幅はバルク比抵抗に依存しないことである。耐圧ばらつき幅には、他にもｎ-ドリフト層の厚さ、あるいはブロードバッファ領域形成による実効ドーズ量といったパラメータのばらつきも当然含まれる。しかしながら、ドリフト層の厚さのばらつきは、ウエハのバックグラインドとエッチングの組合せで３％以下、実効ドーズ量制御はプロトンＨ+の注入とアニールの温度制御により１％以下にすることができる。耐圧ばらつき幅を決める要因のうち、最大の要因は比抵抗ばらつき幅であるので、耐圧ばらつき幅を低減させることによる効果は大きいことがわかる。
【００６５】
本発明では、定格電圧Ｖ0＝１２００Ｖ以外についても、同様に耐圧ばらつき幅の低減をすることができる。その理由は、ドリフト層全体にわたるドーピング濃度の総量（ドーズ量）が、定格電圧によらずほぼ一定の値（１．２×１０12ａｔｏｍｓ／ｃｍ2程度かそれ以下）になるからである。前述の定格電圧Ｖ0＝１２００Ｖでは、耐圧ばらつき幅が市場の要求する耐圧ばらつき幅５％以下となるのはバルク比抵抗１４４Ωｃｍ以上であり、この数値１４４は、定格電圧の数値１２００の１２％程度（≒１４４／１２００×１００％）に相当する。また、図５に示すように、バルク比抵抗が、定格電圧の数値１２００の１２．５％に相当する１５０Ωｃｍ以上であれば、耐圧ばらつき幅はさらに縮小する。さらに、ウエハバルク比抵抗が、定格電圧の数値１２００の１３．３％に相当する１６０Ωｃｍ以上であれば、耐圧ばらつき幅は４％以下となり、確実に市場の要求する耐圧ばらつき幅５％以下となる。同様に定格電圧Ｖ0＝６００Ｖでは、０．１２Ｖ0＝０．１２×６００＝７２となり、バルク比抵抗を７２Ωｃｍとする。従って、バルク比抵抗７２Ωｃｍ以上で耐圧ばらつき幅が５％以下となる。以下同様に、定格電圧Ｖ0＝１７００Ｖではバルクの比抵抗２０４Ωｃｍ以上、定格電圧Ｖ0＝３３００Ｖでは、バルクの比抵抗３９６Ωｃｍ以上、定格電圧Ｖ0＝４５００Ｖではバルクの比抵抗５４０Ωｃｍ以上で、それぞれ耐圧ばらつき幅が５％以下に低減することを確認した。よって、本発明の半導体装置にかかるバルク比抵抗、すなわち、半導体基板の比抵抗ρ0は、次の（４）式を満たすことが必要な要件となる。
【００６６】
ρ0≧０．１２Ｖ0  ・・・（４）
【００６７】
より好ましくは、比抵抗ρ0は０．１２５Ｖ0以上、さらに好ましくは０．１３３Ｖ0以上とすると、より確実に耐圧ばらつき幅を５％以下とすることができる。
【００６８】
一方、比抵抗ρ0を必要以上に高くすると、一般にスイッチング時のキャリアの枯渇が促進され、スイッチング波形が発振し易くなるという問題が生じる。例えば、定格電圧Ｖ0＝１２００Ｖの場合、バルク比抵抗が３００Ωｃｍを超えると、ドリフト層に本発明にかかるブロードバッファ領域を有するブロードバッファ構造のダイオードであっても、逆回復時のキャリアの枯渇による発振現象が確認された。さらに、バルク比抵抗が極めて高くなると、このような発振現象は、他の定格電圧の場合にも共通に見られることが分かった。この現象は、ｎ-ドリフト層全体にわたるドーピング濃度の総量（ドーズ量）が重要な要素となる。それは、逆回復時に伸長する空間電荷領域の伸び具合が、ポアソンの式に従いドーピング濃度の総量（ドーズ量）に依存するためであり、その結果、掃き出されるキャリアの総量もドーピング濃度の総量によって決まるからである。よって、定格電圧Ｖ0＝１２００Ｖに対しては、３００Ωｃｍを超え、他の定格電圧についてもＶ0＝６００Ｖでは１５０Ωｃｍを超え、Ｖ0＝１７００Ｖでは４２５Ωｃｍを超え、Ｖ0＝３３００Ｖでは８２５Ωｃｍを超え、Ｖ0＝４５００Ｖでは１１２５Ωｃｍを超える場合に同様の発振現象が確認された。以上の定格電圧Ｖ0とバルク比抵抗ρ0との間には、ρ0≦０．２５Ｖ0という関係式が成り立つ。従って、バルク比抵抗ρ0は、次の（５）式を満たすことが必要な要件となる。
【００６９】
ρ0≦０．２５Ｖ0  ・・・（５）
【００７０】
本発明にかかるブロードバッファ構造で重要なのは、ブロードバッファ領域が、ｎ-ドリフト層の一部分に形成され、基板濃度（バルクの不純物濃度）かそれ以下のネットドーピング濃度の部分と接していることである。このことにより、バルク濃度と独立に耐圧を決定することができ、その結果、耐圧ばらつき幅を低減できる。仮に、ブロードバッファ領域がｎ-ドリフト層全体にわたり分布する構造である場合、不純物濃度の制御と耐圧はイオン注入とドライブのみに依存することになる。その結果、定格電圧が変わり、特に高耐圧になると、ｎ-ドリフト層内の１００μｍ以上の広い範囲に水素誘起ドナーを分布させ、かつその不純物濃度を低くしなければならない。ｎ-ドリフト層をこのような濃度分布にすることは、現状では物理的に極めて困難である。
【００７１】
これに対して本発明は、主な定格電圧Ｖ0はバルク比抵抗ρ0に基づいて決定することができる。実耐圧は、バルクのネットドーピング濃度（つまり比抵抗）に水素誘起ドナーの不純物濃度を可算することで決めている。したがって、本発明は、半導体装置の耐圧によらず適用でき、かつ、比較的、誤差の小さい水素関連ドナーの実効ドーズ量で、比抵抗ばらつき幅による耐圧ばらつき幅への影響を緩和することができる。これにより、耐圧ばらつき幅の小さいダイオードを極めて容易に製造することが可能になる。
【００７２】
また、以上説明した図２（ｃ）では、プロトンＨ+１１を表面側（アノード電極側）から照射したが、図３（ｃ）に示すように、プロトンＨ+１１を裏面側（カソード電極側）から照射してもよい。図３に示す製造方法の、それ以外の工程は、図２に示す製造方法と同様である。つまり、図２と図３の相違は、（ｃ）の工程である。
【００７３】
以上、説明したように、実施の形態１にかかる半導体装置によれば、バルク比抵抗ρ0（Ωｃｍ）が定格電圧Ｖ0（Ｖ）に対して上記（２）式を満たす基板からなるｎ-ドリフト層１に、ブロードバッファ領域６を設けている。ブロードバッファ領域６のネットドーピング濃度の総量が上記範囲内にある。これにより、バルク比抵抗のばらつきが±１２％程度あったとしても、ダイオードの耐圧が、バルク比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、バルク比抵抗のばらつきに応じて変化する範囲も小さくすることができる。したがって、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができる。
【００７４】
また、実施の形態１にかかる半導体装置の製造方法によれば、ＦＺウエハ１０（ｎ-ドリフト層１）の一方の主面側にｐアノード層２を形成した後、ＦＺウエハ１０のおもて面または裏面から、ｐアノード層２または後の工程で形成されるｎ+カソード層３より深い箇所に達する飛程距離でプロトンＨ+１１を照射し、３００℃以上５５０℃以下の熱処理を行う。これにより、ｎ-ドリフト層１の内部に、上述した条件のブロードバッファ領域６を形成することができる。このとき、ＦＺウエハ１０の比抵抗（バルク比抵抗）ρ0は定格電圧Ｖ0に対して上記条件を満たす。これにより、ＦＺウエハ１０の比抵抗のばらつきが±１２％程度あったとしても、半導体装置の耐圧が、ＦＺウエハ１０の比抵抗のばらつきに応じて変化する範囲を小さくすることができる。また、半導体装置のスイッチング特性が、ＦＺウエハ１０の比抵抗のばらつきに応じて変化する範囲も小さくすることができる。したがって、耐圧のばらつきおよびスイッチング特性のばらつきを低減することができる。
【００７５】
また、ブロードバッファ領域６を形成するためのプロトンＨ+１１を照射する前に、ＦＺウエハ１０に上記条件で酸素を導入する。これにより、ウエハにプロトンＨ+１１を照射した際の、ブロードバッファ領域６内での電子および正孔の移動度の低下を抑えることができる。
【００７６】
また、ＦＺウエハ１０を用いてブロードバッファ構造のダイオードを安価に製造することができる。これにより、製造コストを低減することができる。
【００７７】
（実施の形態２）
図７は、実施の形態２にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。実施の形態１におけるブロードバッファ領域６を、ｎ-ドリフト層１中に複数備えてもよい。
【００７８】
実施の形態２では、図７に示すように、ブロードバッファ領域６が複数個（図７では３個）形成されている。このようにブロードバッファ領域６を複数個設けることにより、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。複数個形成するときも、定格電圧Ｖ0＝１２００Ｖならばバルク比抵抗を１４４Ωｃｍ以上とすることが好ましいことは、実施の形態１と同様である。さらに、ブロードバッファ領域６を複数作る場合は、ブロードバッファ領域を１つ形成するよりも、その数に応じてより高不純物濃度のブロードバッファ領域が形成され易くなるので、スイッチング時もしくは電源電圧保持時の空間電荷領域における電界強度の減少が１個の場合よりも大きくなりやすい。しかし、その結果、半導体装置の耐圧が低くなることもあるので、バルク比抵抗はさらに高くすることがよく、目安としては０．１５Ｖ0以上であることがより好ましい。上限は、前述の０．２５Ｖ0であることは同じである。それ以外の構成は、実施の形態１と同様である。
【００７９】
次に、複数個のブロードバッファ領域の形成に特有の作用効果を説明する。図１４は、ドリフト層のネットドーピング濃度分布および逆電圧を印加したときの内部の電界強度分布の関係を示す特性図である。従来の平坦な濃度分布のドリフト層を持つダイオードと、ドリフト層に複数個のブロードバッファ領域をもつ本発明のダイオードにおいて、ドリフト層のネットドーピング濃度分布と、逆電圧を印加したときの内部の電界強度分布を対応させた図である。図１４（ａ）および（ｂ）は、従来の平坦分布のダイオードの場合について、耐圧と同じ値の逆電圧が印加されて電界強度の最大値が、アバランシェ降伏を生じる臨界電界強度ＥC（約２．５×１０5Ｖ／ｃｍ）となったときの電界強度分布図（（ａ））と、ドナー濃度分布（（ｂ））である。図１４の（ｃ）および（ｄ）は、複数個のブロードバッファ領域を持つ本発明のダイオードの場合について、耐圧と同じ値の逆電圧が印加されて電界強度の最大値が臨界電界強度ＥCとなったときの電界強度分布図（（ｃ））と、ドナー濃度分布（（ｄ））である。両方のダイオードについて、ＦＺバルクウエハのドナー濃度の規格値をＮ0とし、実際のＦＺバルクウエハのドナー濃度の測定値が、（１＋α）Ｎ0（あるいは（１−α）Ｎ0、α＞０）であったとする。あるいは、一連の素子形成プロセスを処理するときに、同時に流動する単位としてのＦＺバルクウエハ処理枚数（例えば５０枚）における、ＦＺバルクウエハのドナー濃度の測定値の標準偏差が、（１＋α）Ｎ0（あるいは（１−α）Ｎ0、α＞０）であったとしてもよい。つまり、ドナー濃度のばらつきの割合が±α（α＞０）であるとする。
【００８０】
ここで、ウエハのドナー濃度の測定方法は、公知の広がり抵抗測定法、Ｃ−Ｖ法などを用いる。また、図１４（ａ）および（ｃ）では、説明を簡略化するために、耐圧と同程度の電圧が印加されたときに空乏層がｎ型カソード層に到達しない、いわゆるノンパンチスルー型について示しているが、同じく空乏層がｎ型カソード層に達するパンチスルー型であっても、以下の議論は同様に成り立つ。
【００８１】
従来のダイオードについて、ｐｎ接合からの深さｘ0にて電界強度Ｅが０となる境界条件の下でポアソンの式を解くと、ドナー濃度がＮ0のときの電圧値（耐圧値）φ0は、φ0＝−（１／２）ｘ0ＥCとなる。バルクドナー濃度が（１±α）Ｎ0だけばらついたときの耐圧値の最大値および最小値φ±は、境界条件としてそれぞれ位置ｘ±にて電界強度が０になるとすると、φ±＝φ0／（１±α／２）となり、その結果、耐圧値のばらつきの割合△φ／φ0は、４α／｛（２−α）（２＋α）｝となる（ここで△φ＝φ-−φ+）。
【００８２】
一方、複数個のブロードバッファ領域を持つ本発明のダイオードの場合は、厳密にポアソンの式を解くのは解が複雑になるので、ここでは簡便な方法にて、電圧値のばらつきの割合△φ／φ0を求める。まず、図１４（ｄ）に示すように、バルクのドナー濃度Ｎ0に対して、β倍の濃度とＷ0の幅を持つブロードバッファ領域が、ｎ個形成されているとする。ここで、ブロードバッファ領域の不純物濃度は理想的な分布であり、ばらつきが無いものとする。また、βは１よりも大きい値とする。図１４（ｃ）において、それぞれのブロードバッファ領域の電界強度の勾配の大きさはβ倍だけ大きくなるので、バルク部分（濃度Ｎ0）よりも大きな電界強度の減少分△Ｅが発生する。この電界強度の『目減り』がｎ回続くとすると、ドリフト層全体の幅Ｗｄに対して電界強度の『目減り』が生じていていない部分、つまりブロードバッファ領域ではないバルク部分の総長の割合γは、γ＝（Ｗd−ｎＷ0）／Ｗdとなる。ｎ≧２、０＜Ｗ0＜Ｗdなので、γは０以上１以下となる。一方、同じく電界強度の最大値ＥCに対して、ｎ回分だけ目減りした電界強度△Ｅの割合ηは、η＝Σi△Ｅi／ＥC＝ｑβＮ0ｎＷ0／（ＥCε0εSi）となる。ここでｑは電荷素量、ε0は真空の誘電率、εSiはシリコンの比誘電率である。ηは０以上１以下である。つまり、複数個のブロードバッファ領域を持つ場合の電圧値のばらつきの割合は、平坦な従来型ダイオードのばらつきの割合から、バルク濃度のばらつきが影響しないブロードバッファ領域の寄与と、ブロードバッファ領域において電界強度が『目減り』した部分の寄与を、取り除いた値になるとする。この仮定に基づき、前記の電圧値のばらつきの割合△φ／φ0は、平坦な従来型ダイオードの同割合に因子（γ／η）を掛けた値になるので、△φ／φ0＝４α（γ／η）／｛（２−α）（２＋α）｝となる。ここで、αは０％より大きく１２％以下であるとすると、この範囲では４α／｛（２−α）（２＋α）｝≒αと近似することができ、△φ／φ0≒α（γ／η）となる。ブロードバッファ領域の総数ｎが増加するほど、γは小さくなるので、電圧値のばらつき幅△φ／φ0は小さくなる。また、電界強度の『目減り』の割合ηは、ブロードバッファ領域の濃度のバルク濃度Ｎ0よりも大きくなる（つまりβが大きくなる）程、あるいはブロードバッファ領域の個数ｎが増加するほど、大きくなる。また、ブロードバッファ領域の幅Ｗ0についても、値を広げるとηは大きくなる。よって、濃度が高く幅の広いブロードバッファ領域を数多く形成するほど、理論的には、電圧（耐圧）のばらつき割合△φ／φ0は小さくなる。
【００８３】
例えば、規格値がＮ0＝２×１０13ａｔｏｍｓ／ｃｍ3のＦＺバルクウエハに対して、Ｎ0のばらつきの割合αが１２％とし、形成したブロードバッファ領域の個数ｎを３つ、幅Ｗ0を６μｍ、Ｎ0に対するブロードバッファ領域の濃度の倍数βを１０とする。このとき、ηは２．１９、γは０．８５となるので、耐圧のばらつき割合△φ／φ0は０．０４７（４．７％）となり、αよりも十分小さくすることができ、かつ市場の要求する耐圧ばらつき幅５％も満たすことができる。したがって、複数個のブロードバッファ領域を形成するにあたって、以下の式（６）の条件を満たすように形成すると、耐圧値のばらつき割合△φ／φ0はＦＺバルクウエハのばらつき割合よりも小さくすることができるので好ましい。
【００８４】
４α（γ／η）／｛（２−α）（２＋α）｝＜α  ・・・（６）
【００８５】
さらに、４α（γ／η）／｛（２−α）（２＋α）｝≦０．０５を満たすように複数のブロードバッファ領域を形成すると、確実に耐圧値のばらつき割合△φ／φ0は、確実にＦＺバルクウエハのばらつき割合よりも小さくすることができるので、なお好ましい。
【００８６】
なお、上記の考察はあくまでも理想的なものである。例えばβ（バルク濃度Ｎ0に対するブロードバッファ領域の濃度の倍数）を大きくしすぎたり、ｎ（ブロードバッファ領域の個数）を増やしすぎたりすると、電界強度の『目減り』の総量が大きくなり、十分な耐圧を得ることができなくなる。また、βが１に十分近い程度の値しかなければ、電界強度の『目減り』△Ｅがバルクにおける電界強度の減少分と大差なくなり、ブロードバッファ領域の効果そのものが小さくなり、耐圧ばらつきの抑制につながらない。よってβ、Ｗ0、ｎについて、耐圧とそのばらつき具合、および逆回復発振抑制の効果を踏まえて決める必要がある。一方、各ブロードバッファ領域の形状は、プロトン照射によりガウス分布に近くなる。また、ガウス分布の広がり具合を示す半値幅は上記のＷ0に相当し、プロトンの加速エネルギーに依存する。このプロトン照射によりブロードバッファ領域を形成する場合、上記の考察は、例えばドナー濃度について、ある一つのブロードバッファ領域にわたり積分した値を半値幅で平均化したものと考える。言い換えると、電界強度の『目減り』△Ｅは、ブロードバッファ領域の積分値の総量（実効ドーズ量）により決まるので、個々の形状の相違（矩形かガウス分布か）には、大きく因らない。よって、β、Ｗ0、ｎの選択は、実際には各ブロードバッファ領域の積分濃度の総量を決めることとなる。また、前述の式（６）は、定格電圧に因らずに成り立つ。その理由は、定格電圧に応じて決定するバルクウエハの濃度に対して、臨界電界強度Ｅcが依存する度合いは弱く、およそ一定値と考えてよいことと、さらに電界強度の『目減り』△Ｅは、個々のブロードバッファ領域の濃度やバルクウエハの濃度ではなく、これらの濃度の積分値（総量、あるいは実効ドーズ量）に依存するから、である。
【００８７】
ブロードバッファ領域６（図７）の実効ドーズ量は、その複数個の合計が実施の形態１に示すように４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下であればよい。本実施の形態２の場合、図７に示したような３つのブロードバッファ領域６のピーク濃度と半値幅とにした場合、積分濃度はアノード電極４に近いほうから順に、４×１０11ａｔｏｍｓ／ｃｍ2（ピーク濃度が２×１０14ａｔｏｍｓ／ｃｍ3で半値幅が２０μｍ），３×１０11ａｔｏｍｓ／ｃｍ2（ピーク濃度が３×１０14ａｔｏｍｓ／ｃｍ3で半値幅が１０μｍ），２×１０11ａｔｏｍｓ／ｃｍ2（ピーク濃度が４×１０14ａｔｏｍｓ／ｃｍ3で半値幅が５μｍ）となり、合計９×１０11ａｔｏｍｓ／ｃｍ2となる。
【００８８】
また、ブロードバッファ領域６の個数は、上記実効ドーズ量を満たすように２個以上で、かつ最大で５個程度が好ましい。一方で、３３００Ｖ以上の定格電圧の場合、ドリフト領域の総厚は３００μｍ以上となり、厚さに十分余裕があるので、必要に応じてブロードバッファ領域を５個以上作ってもよい。また、上記したように、耐圧のばらつき割合は、ブロードバッファ領域の積分濃度の総量が一定であれば、個々のブロードバッファ領域の形状や位置を変えてもそれほど変化はしない。そこで、例えば最もアノード電極に近いブロードバッファ領域のアノード電極からの深さを、Ｗd／２よりも深くして、ｐｎ接合近傍のドリフト層の低不純物濃度（高抵抗）の領域を確保する。こうすることで、逆回復時とか、宇宙線の侵入時におけるｐｎ接合近傍の電界強度の増加を抑えることができる。あるいは、ドリフト層のちょうど中間となる位置からカソード電極側に近い側のブロードバッファ領域の個数が、前記中間となる位置からアノード電極に近い側のブロードバッファ領域個数（０個も含む）よりも多くしても、同様の効果が得られるので好ましい。
【００８９】
また、ブロードバッファ領域６を複数個形成する場合も、それぞれのブロードバッファ領域６を形成するために、プロトンを表面から照射してもよいし、裏面から照射してもよい。好適には、ダイオードの場合、少なくとも最もアノード層に近いブロードバッファ領域６は、ｐアノード層２の表面から照射して、プロトンの通過領域および停止領域のキャリアライフタイム値をバルクよりも低くすることが望ましい。
【００９０】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、ｎ-ドリフト層１の内部にブロードバッファ領域６を複数個形成することで、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。
【００９１】
（実施の形態３）
図８は、実施の形態３にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。実施の形態１，２にかかる半導体装置の構成をＩＧＢＴに適用してもよい。
【００９２】
図８において半導体装置の断面図（紙面上側）示すように、実施の形態３にかかるＩＧＢＴは、ｎ型の半導体基板（ウエハ）のおもて面（第１の主面）側に、ｐベース層２２が形成されている。ウエハの裏面（第２の主面）側には、ｐコレクタ層２８が形成されている。ｐベース層２２とｐコレクタ層２８の間の半導体基板の部分が、ｎ-ドリフト層２１となる。バルク比抵抗ρ0（Ωｃｍ）は、実施の形態１と同様である。つまり、バルク比抵抗は、上記（２）式あるいは前記のさらに好ましい範囲にある。ｐベース層２２の表面には、エミッタ電極２４が形成されている。ｐコレクタ層２８の表面には、コレクタ電極２５が形成されている。ウエハのおもて面側には、ｐベース層２２を貫通し、ｎ-ドリフト層２１に達するトレンチが形成され、その内壁にゲート絶縁膜３１が形成されている。トレンチの内部には、このゲート絶縁膜３１を介してゲート電極２７が埋め込まれている。ｐベース層２２内には、ｎエミッタ層２９が形成されている。エミッタ電極２４は、ｐベース層２２およびｎエミッタ層２９を電気的に接続する。また、エミッタ電極２４は、ゲート絶縁膜３１およびゲート電極２７上に形成された層間絶縁膜３２によりゲート電極２７から絶縁されている。
【００９３】
また、図８において、エミッタ電極２４からの距離−ネットドーピング濃度（ｌｏｇ）の特性図に示すように（紙面下側）、ｎ-ドリフト層２１のネットドーピング濃度は、ｎ-ドリフト層２１のほぼ中間付近にピークを有し、ｐベース層２２およびｐコレクタ層２８に向かって、傾きをもって減少している。すなわち、ｎ-ドリフト層２１の内部には、ｎ-ドリフト層２１の不純物濃度より高く、かつ前記ｐベース層２２およびｐコレクタ層２８よりもネットドーピング濃度の低いｎ型のブロードバッファ領域２６が形成されている。ブロードバッファ領域２６の実効ドーズ量（同層におけるネットドーピング濃度の総量）は、４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下かあるいは前記のさらに好ましい範囲にあるのは、実施例１のダイオードと同じである。このブロードバッファ領域２６は、ｐベース層２２とエミッタ電極２４を備えたウエハへの、コレクタ電極２５側からのプロトンＨ+１１の照射と熱処理によって形成することができる。図８では、トレンチゲート構造ＩＧＢＴを示しているが、プレーナーゲート構造ＩＧＢＴを用いてもよい。
【００９４】
ＩＧＢＴは、裏面側にｐコレクタ層２８が形成されるため、裏面側から少数キャリアが注入される。そのため、ターンオフ時は、注入された少数キャリアが電荷中性領域を通って空間電荷領域に達するのを止める必要がある。また、アバランシェ破壊を抑制するためにも、空乏化していない電荷中性領域は、例えば耐圧に相当する電圧が印加されたときに、裏面側から５〜２０μｍ程度となるように確保するのが望ましい。そのため、ブロードバッファ領域２６のネットドーピング濃度分布のピークを、ｎ-ドリフト層２１の中心の深さからコレクタ電極２５側に設けることで、空乏層を確実に止めて、上記の電荷中性領域を確保するのが望ましい。
【００９５】
次に、実施の形態３にかかるＩＧＢＴの製造プロセスについて詳細に説明する。図９は、実施の形態３にかかる半導体装置の製造プロセスを示す図である。また、図１０〜１２は、実施の形態３にかかる半導体装置の製造プロセスの別の一例を示す図である。ここでは、一例として、図８に例示した寸法およびネットドーピング濃度のＩＧＢＴ（定格電圧：Ｖ0＝１２００Ｖ、定格電流：１５０Ａ）を製造する場合について説明する。
【００９６】
図９（ａ）〜（ｉ）にしたがって、実施の形態３にかかるＩＧＢＴの製造方法の一例について順に説明する。まず、ウエハ（半導体基板）として、バルク比抵抗が１４４Ωｃｍ〜３００Ωｃｍ、例えば、１５０Ωｃｍ（リン濃度２．０×１０13ａｔｏｍｓ／ｃｍ3）で、厚さ５００μｍ程度のＦＺウエハ１０を用意する。このＦＺウエハ１０を第１半導体層とする（図９（ａ））。このＦＺウエハ１０は、実施の形態１に示すように事前に室温程度（例えば２０℃）の固溶度よりも高濃度の酸素をドライブインにて拡散させて導入してもよい。
【００９７】
ついで、標準的なＩＧＢＴの製造プロセスによって、ＦＺウエハ１０の一方の主面側に、ｐベース層２２、図示しないガードリングを含む周辺耐圧構造部、トレンチ、トレンチ内にゲート絶縁膜３１、ゲート電極２７、ｎエミッタ層２９、層間絶縁膜３２をそれぞれ形成する（図９（ｂ））。ｐベース層２２の不純物濃度は、例えば、２×１０17ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、３μｍである。ｎエミッタ層２９の不純物濃度は、１×１０20ａｔｏｍｓ／ｃｍ3であり、その接合深さは表面から、例えば、０．５μｍである。また、ゲート電極２７の材料は、例えば、ポリシリコンを用いてもよい。
【００９８】
次いで、ＦＺウエハ１０の他方の主面側（後にコレクタ電極２５を形成する側）の表面から、サイクロトロンにより加速されたプロトンＨ+１１を照射する（図９（ｃ））。その際、サイクロトロンの加速電圧は、例えば、７．９ＭｅＶであり、プロトンＨ+１１のドーズ量は、１．０×１０14ａｔｏｍｓ／ｃｍ2である。また、アルミアブソーバーを用い、その厚さを調整して、シリコン基板表面から９０μｍとなるようにする。ＦＺウエハ１０の厚さが例えば５００μｍの場合は、プロトンＨ+１１の飛程が４１０μｍになるよう調整する。この飛程は、静電加速器を用いて、加速電圧にて飛程調整を実施しても良く、この場合の加速電圧は７．５ＭｅＶである。図９（ｃ）において、プロトンＨ+１１の照射によりＦＺウエハ１０内に生じた結晶欠陥１３を×印で示す。
【００９９】
次いで、例えば、５００℃で５時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、結晶欠陥１３を回復させる。それにより、ウエハ裏面から３０μｍの深さのところを中心としてその前後にｎ型の高濃度領域が形成される。この高濃度領域によって、所望のブロードバッファ領域２６が形成される（図９（ｄ））。
【０１００】
次いで、ｎエミッタ層２９に接するエミッタ電極２４を形成する。また、ガードリングを含む周辺耐圧構造部に保護膜（不図示）を形成する（図９（ｅ））。エミッタ電極２４は、例えばＡｌ−Ｓｉ（１％）であり、保護膜は、例えば、ポリイミドや窒化シリコン（ＳｉＮ）膜である。
【０１０１】
次いで、ＦＺウエハ１０裏面の研削およびウェットエッチング３０を行い、ＦＺウエハ１０を所要の厚さにする（図９（ｆ））。この段階でＦＺウエハ１０の厚さは、定格電圧Ｖ0＝１２００Ｖの場合、典型的には、１００μｍ〜１６０μｍである。実施の形態３（図９）では、この段階でのＦＺウエハ１０の厚さを１２０μｍとする。
【０１０２】
次いで、ＦＺウエハ１０の、前述の研削およびウェットエッチング３０が行われたＦＺウエハ面（裏面）からｎフィールドストップ層２３となるプロトンＨ+あるいはリン+１５等のｎ型不純物を照射する。活性化後（後述）の不純物濃度は、例えば、２×１０16ａｔｏｍｓ／ｃｍ3となるようなドーズ量を設定する（図９（ｇ））。次いで、ｐコレクタ層２８となるボロン+１４等のｐ型不純物をイオン注入する（図９（ｈ））。その際の加速電圧は、例えば、５０ｋｅＶであり、活性化後の不純物濃度が３×１０17ａｔｏｍｓ／ｃｍ3となるようなドーズ量とする。ここで、ｎフィールドストップ層２３の実効ドーズ量は、ブロードバッファ領域２６を含めて、前記の実効ドーズ量条件を満たすような範囲とする。
【０１０３】
次いで、そのイオン注入面に対して、レーザーアニールによる電気的な活性化を行いｐコレクタ層２８が形成される。活性化は、レーザーアニールに代えて、炉アニールとしてもよい。炉アニールとした場合、例えば、４５０℃で５時間の熱処理を窒素雰囲気で行い（水素を含んでいても構わない）、活性化を行う。
【０１０４】
最後に、ｐコレクタ層２８の表面に、例えば、Ａｌ−Ｓｉ（１％）、チタン、ニッケルおよび金の順で金属を成膜し、ｐコレクタ層２８の表面にオーミック接触するコレクタ電極２５を形成し、ＩＧＢＴが完成する（図９（ｉ））。
【０１０５】
次に、実施の形態３についての変形例を示す。図１０（ａ）〜（ｈ）に従い、図９に示すＩＧＢＴの製造方法（以下、製造方法その１とする）の変形例（以下、製造方法その２とする）について説明する。図９に示す製造方法その１との相違点は、プロトンＨ+１１の照射（図９（ｃ）参照）を、エミッタ電極２４および保護膜を形成し、ＦＺウエハ１０の裏面の研削およびウェットエッチング３０の後に実施する点である。図１０に示す製造方法その２は、エミッタ電極２４および周辺耐圧構造部の保護膜の耐熱温度がプロトンＨ+を照射した後の熱処理温度よりも高い場合に有効である。
【０１０６】
具体的には、ＦＺウエハ１０の用意から素子表面構造であるＭＯＳゲートと周辺耐圧構造部の形成までは、図９の（ａ）、（ｂ）と同じである。次いで、さらにエミッタ電極２４およびポリイミド等の図示しない保護膜を形成する（図１０（ｂ））。次いで、ＦＺウエハ１０裏面の研削およびウェットエッチング３０を行い、ＦＺウエハ１０を所要の厚さにする（図１０（ｃ））。その後、プロトンＨ+１１をウエハの裏面側から照射し（図１０（ｄ））、熱処理を行う（図１０（ｅ））。プロトンＨ+の照射のとき、照射の加速器による加速電圧上限値の範囲でプロトンＨ+１１の飛程を調整する。例えば静電加速器では、裏面からの飛程を３０μｍとする場合、加速エネルギーは１．５ＭｅＶである。あるいはサイクロトロン型加速器を用いて、前述したアルミアブソーバーにより飛程を調整してもよい。図１０（ｆ）以降の工程は、製造方法その１の図９（ｇ）以降と同じである。以上の製造方法その２のようにＩＧＢＴを形成すると、ＦＺウエハ１０を薄くした後の工程数を少なくすることができ、薄いウエハのハンドリングに起因するウエハの割れといった不良を軽減することができる。
【０１０７】
図１１（ａ）〜（ｉ）に従い、図９に示す製造方法その１の変形例（以下、製造方法その３とする）について説明する。図９に示す製造方法その１との相違点は、図９における裏面の研削およびウェットエッチング３０と（図９（ｆ））およびエミッタ電極２４の形成工程（図９（ｅ））を入れ替えて実施する点である（それぞれ図１１（ｅ）および図１１（ｆ）参照）。その他の工程は図９に示す製造方法その１と同様である。プロトンＨ+１１の照射後の熱処理温度がエミッタ電極２４の耐熱温度よりも高い場合は、図１１に示す製造方法その３を用いて、実施の形態３にかかるＩＧＢＴを作製するのがよい。
【０１０８】
図１２（ａ）〜（ｇ）に従い、図１０に示す製造方法その２の変形例（以下、製造方法その４とする）について説明する。図１０に示す製造方法その２との相違点は、図１０（ｆ）に示したｐコレクタ層２８に隣接するｎフィールドストップ層の導入工程（ウエハへのリンもしくはプロトンＨ+の導入）を省き、空乏層をブロードバッファ領域２６にて止めて、ｐコレクタ層に到達しない構成を有するＩＧＢＴを作製する点である。このようにすると、ホールの注入効率は、ほぼウエハ裏面のｐコレクタ層２８の濃度および導入深さの調整のみで行うことができる。その他の工程は図１０に示す製造方法その２と同様である。
【０１０９】
また、実施の形態３では、トレンチゲート構造のＩＧＢＴについて説明したが、プレーナーゲート構造のＩＧＢＴに適用してもよい。
【０１１０】
以上、説明したように、実施の形態３によれば、ＩＧＢＴにおいても、実施の形態１と同様の効果を得ることができる。
【０１１１】
（実施の形態４）
図１３では、実施の形態４にかかる半導体装置の構成、ネットドーピング濃度分布を示す図である。実施の形態３におけるブロードバッファ領域２６を、ｎ-ドリフト層２１中に複数備えていてもよい。
【０１１２】
実施の形態４では、図１３に示すように、ブロードバッファ領域２６が複数個（図１３では３個）形成されている。このようにブロードバッファ領域２６を複数個設けることにより、スイッチング時の空間電荷領域の拡がり方をより細かく制御することができる。複数個形成するときも、定格電圧Ｖ0＝１２００Ｖならばバルク比抵抗を１４４Ωｃｍ以上とすることが好ましいことは、実施の形態１と同様である。さらに、ブロードバッファ領域２６を複数作る場合は、ブロードバッファ領域を１つ形成するよりも、その数に応じてより高不純物濃度のブロードバッファ領域が形成され易くなるので、スイッチング時もしくは電源電圧保持時の空間電荷領域における電界強度の減少が１個の場合よりも大きくなりやすい。しかし、その結果、半導体装置の耐圧が低くなることもあるので、バルク比抵抗はさらに高くすることがよく、目安としては０．１５Ｖ0以上であることがより好ましい。上限は、前述の０．２５Ｖ0であることは同じである。それ以外の構成は、実施の形態３と同様である。
【０１１３】
ブロードバッファ領域２６の実効ドーズ量は、その複数個の合計が、実施の形態１に示すように４．８×１０11ａｔｏｍｓ／ｃｍ2以上１．０×１０12ａｔｏｍｓ／ｃｍ2以下であればよい。本実施の形態４の場合、図１３に示したような３つのブロードバッファ領域２６のピーク濃度と半値幅とにした場合、エミッタ電極２４に近いほうから順に、ピーク濃度が４×１０14ａｔｏｍｓ／ｃｍ3で半値幅が１０μｍ、ピーク濃度が１．５×１０15ａｔｏｍｓ／ｃｍ3で半値幅が５μｍ、ピーク濃度が３．５×１０15ａｔｏｍｓ／ｃｍ3で半値幅が３μｍである。それぞれのブロードバッファ領域２６の積分濃度は、エミッタ電極２４に近いほうから順に、２×１０11ａｔｏｍｓ／ｃｍ2，３×１０11ａｔｏｍｓ／ｃｍ2，４×１０11ａｔｏｍｓ／ｃｍ2となり、合計８×１０11ａｔｏｍｓ／ｃｍ2となる。さらにｎフィールドストップ層２３がおよそ１．０×１０12ａｔｏｍｓ／ｃｍ2となるようにして、ｎ型層（ｎ-ドリフト層２１、ブロードバッファ領域２６、ｎフィールドストップ層２３）の実効ドーズ量（積分濃度）の総計は１．８×１０12ａｔｏｍｓ／ｃｍ2となる。
【０１１４】
ＩＧＢＴの場合、ゲートがオン状態でのＩＶ出力波形にスナップバック現象（微小電流にて伝導度変調が起きずにコレクタ−エミッタ電極間の電圧降下が一旦大きく増加したあとに、伝導度変調が生じて急激に電圧降下が減少し電流が流れるという負性抵抗を示す現象のこと）を起こさないように設計する必要がある。このため、上記３つのｎ型層の積分濃度の総計は、２．０×１０12ａｔｏｍｓ／ｃｍ2を超えないようにするとよい。一方、オフ状態の空乏層はｐコレクタ層２８に達しないようにしなければならない。このため、上記３つのｎ型層の積分濃度の総計は、１．２×１０12ａｔｏｍｓ／ｃｍ2より大きくしなければならない。よって、上記３つのｎ型層の積分濃度の総計は、１．２×１０12ａｔｏｍｓ／ｃｍ2以上、２．０×１０12ａｔｏｍｓ／ｃｍ2以下とすればよい。また、ｐコレクタ層２８に接するｎフィールドストップ層２３のみで上記積分濃度の範囲を満たしてもよい。この場合、リンを導入することでｎフィールドストップ層２３を形成してもよいし、プロトンＨ+を導入することでｎフィールドストップ層２３を形成してもよい。上記３つのｎ型層全体で上記積分濃度の範囲を満たす場合、ゲートがオンのときにｐコレクタ層から少数キャリアのホールがスムーズに注入され、かつ耐圧も安定的に得られるようになる。
【０１１５】
ＩＧＢＴの場合でも、複数個のブロードバッファ領域を設けることにより奏する作用効果は、実施の形態２に示すダイオードにおける作用効果と基本的には同様である。つまり、複数個のブロードバッファ領域を形成するにあたって、ＦＺバルクウエハのドナー濃度のばらつきの割合が±α（α＞０）で、ブロードバッファ領域ではないバルク部分の総長の割合をγとし、臨界電界強度ＥCに対して、ブロードバッファ領域にてｎ回分だけ目減りした電界強度△Ｅの割合をηとしたときに、４α（γ／η）／｛（２−α）（２＋α）｝＜αの条件を満たすように形成することが好ましい。一方で、実施の形態３に示すように、ＩＧＢＴでは裏面側にｐコレクタ層２８が形成されるため、裏面側から少数キャリアが注入されるので、空乏化していない電荷中性領域を裏面側から５〜２０μｍは確保することが望ましい。そのため、ブロードバッファ領域２６のネットドーピング濃度分布のピークを、ｎ-ドリフト層２１の中心の深さからコレクタ電極２５側に設けることで、空乏層を確実に止めて、上記の中性領域を確保するのが望ましい。つまり、複数個のブロードバッファ領域２６を、ドリフト層中間よりもコレクタ電極寄りの領域に多く形成すれば、電界強度の『目減り』△Ｅ（図１４（ｃ）参照）を同領域にて形成することが可能となるので、好ましい。具体的には、ドリフト層のちょうど中間となる位置からコレクタ電極側に近い側のブロードバッファ領域の個数が、前記中間となる位置からエミッタ電極に近い側のブロードバッファ領域個数（０個も含む）よりも多ければよい。
【０１１６】
また、実施の形態４では、ブロードバッファ領域２６を複数個形成する場合、ＦＺウエハ１０の裏面側（ｐコレクタ層２８の形成側）からプロトンＨ+を照射するのが好ましい。その理由は、ウエハの表面から照射するとゲート酸化膜とシリコンの界面に結晶欠陥が形成されてしまうため、ゲート電圧の特性に影響を与える可能性があるからである。また、捕獲準位がｐベース層２２の近傍にも残留すると、オン状態でのキャリア分布が変化し、オン電圧とターンオフ損失のトレードオフ特性が悪化する可能性もあるからである。
【０１１７】
以上、説明したように、実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。
【０１１８】
なお、上記のｎ型フィールドストップ層は、実施の形態３，４のＩＧＢＴのみで説明したが、実施例１，２のダイオードに適用することも可能である。つまり、ｎ+カソード層３とｎ-ドリフト層１の間にて、ｎ+カソード層３よりも低い不純物濃度でかつ同層に隣接するように、ｎフィールドストップ層をリンの注入若しくはプロトンＨ+を照射して形成すればよい。
【０１１９】
以上から、本発明によれば、耐圧ばらつき幅が小さく、ターンオフ損失を従来品よりも大きく低減し、かつソフトなスイッチング特性を有するダイオードまたはＩＧＢＴを、いっそう精密に制御して実現できる。よって、電気的損失の低い、環境問題を考慮したＩＧＢＴモジュールやＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）の提供が可能となる。さらに、上記のような特性を有するＩＧＢＴモジュールを用いたＰＷＭインバータ等の電力変換装置において、過電圧破壊やＥＭＩの発生を抑え、発熱損失の少ない電力変換装置とすることが可能である。電力変換装置は、例えば、以下のものがある。コンバータ−インバータ回路は、効率良く誘導電動機やサーボモータ等を制御することが可能で、産業や電鉄等で広く用いられる。力率改善回路（ＰＦＣ回路）は、ＡＣ入力電流を正弦波状に制御して波形改善をはかる回路であり、スイッチング電源に用いられる。さらに本発明のＩＧＢＴのチップ端面にｐ型の分離層を形成し、逆阻止型ＩＧＢＴとすれば、マトリクスコンバータにも使用可能である。マトリクスコンバータは、ＤＣリンクコンデンサが不要なので、エレベータ等、コンパクトな変換装置が必要な用途に活用できる。この逆阻止型ＩＧＢＴに本発明を適用するとき、ｎフィールドストップ層を前述の実施の形態３の濃度（例えば、２×１０16ａｔｏｍｓ／ｃｍ3）よりも低い不純物濃度とするかあるいは省き、一つまたは複数のブロードバッファ領域の濃度を調整することで、順方向阻止状態の空乏層がｐコレクタ層に達しないようにする。このような構造とすることで、逆方向阻止状態にてｐコレクタ層とドリフト層のｐｎ接合から空乏層が広がるときに、前記ｐｎ接合の電界強度の集中を抑えて、逆方向耐圧も順方向耐圧と同じオーダーに維持することが可能である。
【産業上の利用可能性】
【０１２０】
以上のように、本発明にかかる半導体装置は、コンバータやインバータなどの電力変換装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【０１２１】
１，２１  ｎ-ドリフト層
２  ｐアノード層
３  ｎ+カソード層
４  アノード電極
５  カソード電極
６，２６  ブロードバッファ領域
１０  ＦＺウエハ
１１  プロトンＨ+
１２  絶縁膜
１３  結晶欠陥
１４  ボロン+
１５  リン+
２２  ｐベース層
２３  ｎフィールドストップ層
２４  エミッタ電極
２５  コレクタ電極
２７  ゲート電極
２８  ｐコレクタ層
２９  ｎエミッタ層
３０  研削およびウェットエッチング
３１  ゲート絶縁膜
３２  層間絶縁膜
【図１】
2014099643.tif 000003
【図２】
2014099643.tif 000004
【図３】
2014099643.tif 000005
【図４】
2014099643.tif 000006
【図５】
2014099643.tif 000007
【図６】
2014099643.tif 000008
【図７】
2014099643.tif 000009
【図８】
2014099643.tif 000010
【図９】
2014099643.tif 000011
【図１０】
2014099643.tif 000012
【図１１】
2014099643.tif 000013
【図１２】
2014099643.tif 000014
【図１３】
2014099643.tif 000015
【図１４】
2014099643.tif 000016