(57)【要約】【課題】処理対象物表面に形成された凹部の上面開口幅が狭くても、凹部内に隙間無くＣｕを埋め込むことができるＣｕ層形成方法及び半導体装置の製造方法を提供する。【解決手段】処理対象物を表面に凹部１６が形成されたものとし、この凹部１６の内面を含む処理対象物表面にＣｕ層１９を形成する工程と、このＣｕ層１９をリフローにより流動させて凹部１６内にＣｕを埋め込む工程とを含み、リフローによりＣｕ層１９を流動させたとき、Ｃｕの流動体１９ａとの接触面積を増加させて、このＣｕの流動体１９ａの流動を促進する金属製の流動促進層１８を処理対象物表面に形成する工程を更に含む。【選択図】図１
2014086537.tif 000002
【特許請求の範囲】
【請求項１】
処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物表面にＣｕ層を形成する工程と、このＣｕ層をリフローにより流動させて凹部内にＣｕを埋め込む工程とを含み、
リフローによりＣｕ層を流動させたとき、Ｃｕの流動体との接触面積を増加させて、このＣｕの流動体の流動を促進する金属製の流動促進層を処理対象物表面に形成する工程を更に含むことを特徴とするＣｕ層形成方法。
【請求項２】
前記流動促進層はＣｏ層であることを特徴とする請求項１記載のＣｕ層形成方法。
【請求項３】
前記リフロー時の処理対象物の温度を１００℃〜４００℃の範囲とすることを特徴とする請求項１または２記載のＣｕ層形成方法。
【請求項４】
請求項１〜３のいずれか１項記載のＣｕ層形成方法を利用した半導体装置の製造方法であって、
前記処理対象物をその一方の面側に絶縁膜を有する半導体基板とし、凹部を前記絶縁膜に形成された溝部または孔部とし、この半導体基板を真空中で加熱する脱ガス工程と、
前記溝部または孔部の内面にバリア層を形成するバリア層形成工程と、
このバリア層が形成されたものに対し、上記Ｃｕ層形成方法を実施することを特徴とする半導体装置の製造方法。
【請求項５】
前記バリア層はＴａ，Ｔｉ，Ｗ，Ｖ，Ｎｂのうち少なくとも一種を含む材料で構成されることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｕ層形成方法及び半導体装置の製造方法に関し、より詳しくは、半導体基板の一方の面に形成された微細な溝部（トレンチ）にＣｕを埋め込み、Ｃｕ配線層を形成するためのものに関する。
【背景技術】
【０００２】
近年では、融点が高く、しかも、耐マイグレーション性に優れる等の理由から、半導体装置の配線材料として、Ｃｕ（銅）が注目されている。従来、シリコンウエハ等の半導体基板の一方の面に有する絶縁膜に溝部（トレンチ）を形成し、この溝部内面（内壁面）にＴａ，Ｔｉまたはこれらの窒化物のバリア層を形成した後、当該溝部内にスパッタリング法にてＣｕを埋め込み、その後、溝部から上方にはみ出した余分なＣｕを除去してＣｕ配線層を得る方法が例えば特許文献１で知られている。このものでは、溝部内に隙間無くＣｕを埋め込むことが困難であるという課題がある。つまり、スパッタリング法でＣｕ層を形成すると、溝部内までＣｕが堆積せずに空洞（ボイド）が生じたまま、溝部の上側の開口端付近だけにＣｕが堆積してしまう（所謂、オーバーハング）。
【０００３】
他方、バリア層で覆われた溝部内面を覆うようにスパッタリング法にてＣｕを付着、堆積させてＣｕ層を形成し、リフローによりこのＣｕ層を流動させて溝部内をＣｕで埋め込み、Ｃｕ配線層を得る方法が知られている（例えば、特許文献２参照）。この方法では、溝部内に効果的にＣｕを埋め込むことができる。然し、近年の半導体デバイスの更なる高集積化に伴い、溝部の開口幅が狭くなってくると（例えば、１８ｎｍ）、スパッタリング法で従来と同等の膜厚でＣｕ層を形成すると、溝部の上部開口がＣｕ層で閉塞される（所謂、ピンチオフ）。このようなピンチオフの状態で、上記従来例と同様にリフローによりＣｕ層を流動させると、溝部内に空洞が残ることが判明した。このため、Ｃｕ層で溝部の上部開口が閉塞しないように、薄い膜厚でＣｕ層を形成することが考えられるが、これでは、溝部内を埋め込むために必要な量のＣｕが得られず、リフロー後に溝部の上部開口付近に隙間が生じてしまう。このため、溝部の開口幅が狭くなっても、溝部内に隙間無くＣｕを埋め込むことができる方法の開発が望まれている。
【０００４】
そこで、本願発明者らは、鋭意研究した結果、以下のことを知見するに至った。即ち、Ｃｕ層の形成に先立って流動促進層で溝部内を覆っておけば、たとえピンチオフの状態からＣｕ層をリフローしても、Ｃｕ層の溝部内への流動性が高められて、溝部内にＣｕを隙間無く埋め込むことができるとの知見を得た。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特公平６−１０３６８１号公報
【特許文献２】特開２００８−７１８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、以上の点に鑑み、処理対象物表面に形成された凹部の上面開口幅が狭くても、凹部内に隙間無くＣｕを埋め込むことができるＣｕ層形成方法及び半導体装置の製造方法を提供することをその課題とするものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のＣｕ層形成方法は、処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物表面にＣｕ層を形成する工程と、このＣｕ層をリフローにより流動させて凹部内にＣｕを埋め込む工程とを含み、リフローによりＣｕ層を流動させたとき、Ｃｕの流動体との接触面積を増加させて、このＣｕの流動体の流動を促進する金属製の流動促進層を処理対象物表面に形成する工程を更に含むことを特徴とする。尚、本発明において、処理対象物には、凹部内面を含む処理対象物表面にバリア層が形成されたものを含むものとする。
【０００８】
本発明によれば、Ｃｕ層の形成に先立って処理対象物表面に流動促進層を形成したため、凹部の上面開口幅が狭くても、リフローにより凹部内にＣｕを流動させることができ、凹部内に隙間無くＣｕを埋め込むことができる。尚、本発明では、ピンチオフの状態からリフローさせても、Ｃｕ層を凹部内に流動させることができる。
【０００９】
本発明者らは、流動促進層としてＣｏ層を形成し、リフローを行うことにより、上面開口幅の狭い凹部内に隙間無くＣｕを確実に埋め込めることを確認した。
【００１０】
本発明において、前記リフロー時の処理対象物の温度を１００℃〜４００℃の範囲とすれば、Ｃｕを凹部の隅々まで空洞を生じることなく確実に行き渡らせることが確認された。
【００１１】
また、上記課題を解決するために、上記Ｃｕ層形成方法を利用した本発明の半導体装置の製造方法は、前記処理対象物をその一方の面側に絶縁膜を有する半導体基板とし、凹部を前記絶縁膜に形成された溝部または孔部とし、この半導体基板を真空中で加熱する脱ガス工程と、前記溝部または孔部の内面にバリア層を形成するバリア層形成工程と、このバリア層が形成されたものに対し、上記Ｃｕ層形成方法を実施することを特徴とする。
【００１２】
これによれば、溝部または孔部の上面開口幅が狭くても、溝部または孔部内に隙間無くＣｕを埋め込むことができるため、導電性に優れた微細な配線を持つ半導体装置を得ることができる。この場合、バリア層は、Ｔａ，Ｔｉ，Ｗ，Ｖ，Ｎｂのうち少なくとも一種を含む材料で構成されるものとすればよい。
【図面の簡単な説明】
【００１３】
【図１】（ａ）〜（ｅ）は、本発明のＣｕ層形成方法を実施してＣｕ配線層が形成される半導体装置の製造方法を示す拡大断面図。
【図２】本発明の半導体装置の製造方法を実施する真空処理装置の構成を模式的に説明する図。
【図３】（ａ）〜（ｃ）は、流動促進層を形成せずにＣｕ配線層が形成される半導体装置の製造方法を示す拡大断面図。
【図４】（ａ）〜（ｃ）は実験結果を示すＳＥＭ像及びＳＴＥＭ像。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、処理対象物を、シリコンウエハ等の半導体基板（以下「基板」という）であってその表面に形成した絶縁膜中に凹部たる溝部（トレンチ）を形成したものとし、この溝部内にＣｕ配線層を形成する場合を例に、本発明の実施形態のＣｕ層形成方法及びこれを利用した半導体装置の製造方法を説明する。
【００１５】
図１を参照して、Ｓは、本発明の実施形態の製造方法を実施してＣｕ層が埋め込み形成される半導体装置である。半導体装置Ｓは、トランジスタ等の素子が形成されたシリコンウエハからなる基板１１の素子形成面側に、例えばＳｉＯ２からなる層間絶縁膜１２を形成した後、基板１１に達する接続孔１３が形成され、接続孔１３内に、例えばタングステンからなる配線層１４が埋め込み形成される。その後、層間絶縁膜１２上に、例えばＳｉＯ２からなる他の層間絶縁膜１５が形成される。そして、層間絶縁膜１５上に図示省略のレジストパターンが形成され、このレジストパターンをマスクとし、ドライエッチングにより層間絶縁膜１５に、配線用の溝部１６が形成される（図１（ａ）参照）。
【００１６】
ここで、溝部１６は、その上面開口幅Ｗが例えば１０ｎｍ〜５０ｎｍ程度になるように形成され、その深さＤが、例えば２０ｎｍ〜２００ｎｍ程度になるように形成されたものである。そして、このような溝部１６の内部に、例えば半導体素子の配線材料となる導電体たるＣｕが埋め込み形成される。以下に、Ｃｕ層形成方法を具体的に説明する。
【００１７】
図２を参照して、２は、Ｃｕ層形成方法を実施する真空処理装置を示している。真空処理装置２は、中央の搬送室２１を備え、搬送室２１には、上記基板１１を搬送する搬送ロボットＲが設置されている。搬送ロボットＲは、回転及び上下動自在な回転軸２２ａと、回転軸２２ａの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム２２ｂと、両ロボットアーム２２ｂの先端に取り付けた、基板１１を支持するロボットハンド２２ｃとを備えている。
【００１８】
搬送室２１の周囲前側（図２中、下側）には、２つのロードロック室Ｌ１，Ｌ２が左右対称に設けられている。そして、ロードロック室Ｌ１，Ｌ２を起点として反時計まわりに、脱ガス処理を行う第１の真空処理室Ｆ１と、水素プラズマを用いたクリーニング処理を行う第２の真空処理室Ｆ２と、バリア層の形成を行う第３の真空処理室Ｆ３と、金属膜の形成を行う第４の真空処理室Ｆ４と、Ｃｕシード層（以下「Ｃｕ層」という）の形成を行う第５の真空処理室Ｆ５と、リフローを行う第６の真空処理室Ｆ６とが配置されている。これら各ロードロック室Ｌ１，Ｌ２及び各真空処理室Ｆ１〜Ｆ６には、搬送ロボットＲによりゲートバルブＧＶを介して基板１１が搬入、搬出される。
【００１９】
第１の真空処理室Ｆ１としては、特に図示して説明しないが、基板１１を保持するステージと、基板を所定温度に加熱する赤外線ランプ等を備えたものが利用され、第２の真空処理室Ｆ２としては、例えば誘導結合型のプラズマを発生させる機構を備えるものが利用され、これらは、公知のものであるため、ここでは、詳細な説明を省略する。バリア層の形成及びＣｕ層の形成（第３及び第５の真空処理室Ｆ３，Ｆ５）には、公知の構造のマグネトロンスパッタリング装置が利用でき、また、流動促進層の形成（第４の真空処理室Ｆ４）には、公知の構造のＣＶＤ装置が利用でき、これらもまた公知のものであるため、ここでは、成膜条件を含め、詳細な説明を省略する。また、第６の真空処理室Ｆ６としては、基板１１を保持するステージと、このステージに内蔵される、基板１１を所定温度（例えば、１００℃〜４００℃）に加熱する抵抗加熱式ヒータ等の加熱手段とを備えたものが利用され、これも公知のものであるため、ここでは、詳細な説明を省略する。なお、バリア層の形成及びＣｕシード層の形成に用いられる装置は上記に限定されるものではなく、蒸着装置やＣＶＤ装置を用いることもできる。また、リフロー装置の加熱手段は上記に限定されるものではなく、他の公知のものを利用できる。また、第２の真空処理室Ｆ２と第３の真空処理室Ｆ３との間に、基板１１が載置されるステージに冷媒循環機構が内蔵され、熱交換により基板１１を冷却する真空処理室を設けてもよい。
【００２０】
以下に、図１及び図２を再び参照して、本実施形態のＣｕ層形成方法及びこれを利用した半導体装置の製造方法を具体的に説明する。以下では、基板１１は、上記の如く、半導体装置Ｓとして層間絶縁膜１５中に配線用の溝部１６が形成されたものとし、基板１１は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットＲにより一方のロードロック室Ｌ１から第１の真空処理室Ｆ１に未処理の基板１１を搬送し、第１の真空処理室Ｆ１で脱ガス処理を施す。この場合、脱ガス処理では、基板を１００℃〜３００℃に所定時間（１ｍｉｎ）加熱保持する。そして、脱ガス処理済みの基板１１を第２の真空処理室Ｆ２に搬送し、水素プラズマでクリーニング処理を施す。
【００２１】
クリーニング後、第３の真空処理室Ｆ３に基板１１を搬送し、溝部１６の内面をその全体に亘って覆うように、スパッタリング法によりバリア層（バリアメタル）１７を形成する（図１（ｂ）参照）。バリア層１７は、例えば、Ｔａ（タンタル）、Ｔａ窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）、Ｔｉ窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）窒化物、Ｗ珪化物、Ｗ炭化物、Ｖ（バナジウム）酸化物、Ｎｂ（ニオブ）酸化物などから構成される。バリア層１７をＴａで構成する場合、その厚みが１ｎｍ〜７ｎｍ程度、好ましくは、１ｎｍになるように形成される。尚、クリーニング済みの基板１１を他の真空処理室（図示せず）に搬送し、基板１１を１００℃以下の温度まで冷却した後、第３真空処理室Ｆ３に搬送してもよい。
【００２２】
バリア層１７が形成されると、第４の真空処理室Ｆ４にバリア層１７形成済みの基板１１を搬送し、バリア層１７の表面に、ＣＶＤ法により流動促進層１８を形成する（図１（ｂ）参照）。流動促進層１８は、後述するリフローによりＣｕ層を流動させたときに、Ｃｕの流動体との接触面積を増加させて、Ｃｕの流動体の流動を促進するものである。流動促進層１８は、例えば、Ｃｏ層であり、その厚みが１ｎｍ〜５ｎｍ程度、好ましくは、１．５ｎｍになるように形成される。このように、本実施形態で形成するＣｏ層は、バリア層や密着層とは機能が相違する。
【００２３】
流動促進層１８が形成されると、第５の真空処理室Ｆ５に流動促進層１８形成済みの基板１１を搬送し、流動促進層１８の表面に、スパッタリング法によりＣｕ層１９を形成する（図１（ｃ）参照）。このとき、Ｃｕ層１９の厚みは、溝部１６内を埋め込むために必要なＣｕ量に応じて適宜設定されるが、溝部１６の上面開口幅Ｗが狭いと、図１（ｃ）に示すように溝部１６の上部開口がＣｕ層１９で閉塞される場合がある（ピンチオフ）。尚、スパッタリングによる成膜中、基板１１を、室温以下の温度、好ましくは−２０℃に保持することにより、膜中のグレインサイズが小さいＣｕ層を形成することができ、また、凝集を抑制することができるという利点がある。
【００２４】
Ｃｕ層１９が形成されると、第６の真空処理室Ｆ６にＣｕ層形成済みの基板１１を搬送し、第６の真空処理室Ｆ６でリフローを施す。リフロー時の基板１１の温度は、１００〜４００℃の範囲、好ましくは３５０℃に設定される。１００℃より低い温度ではＣｕの流動が起きず、また、４００℃より高い温度では、凝集の発生や製品（素子）へのダメージが生じる。基板１１が上記温度に加熱されると、Ｃｕの流動体１９ａとなる。なお、Ｃｕの流動体１９ａとは、Ｃｕ原子の複数が金属結合した状態で拡散する粒子をいう。また、昇温速度は、２０℃／ｓｅｃ〜４０℃／ｓｅｃの範囲、好ましくは４０℃／ｓｅｃに設定される。
【００２５】
ここで、発明者らは次の実験を行った。即ち、上面開口幅Ｗが１８ｎｍ、深さＤが６０ｎｍの溝部１６の内面を厚み２．５ｎｍのＴａからなるバリア層１７で覆った後、スパッタリング法によりＣｕ層１９を２５ｎｍの厚みで形成した。このとき、ピンチオフがあり、溝部１６内に空洞が元からあった（図３（ａ）参照）。このようなピンチオフの状態で、上記従来例の如く、３５０℃の温度で５ｍｉｎリフローを行った。リフロー後のもののＳＥＭ（走査型電子顕微鏡）像から、溝部１６中にボイドが残っていることが確認された（図４（ａ）参照）。これは、上記温度でリフローすると、バリア層１７たるＴａと接するＣｕの流動体に凝縮するように表面張力が働く（つまり、流動体１９ａとの濡れ角θが９０°より大きくなる）ことに起因して（図３（ｂ）参照）、元からある空洞Ｖを埋めることができないと考えた（図３（ｃ）参照）。尚、図３（ｂ）は、図３（ａ）の丸で囲む部分のリフロー時の状態を拡大して示している。
【００２６】
そこで、発明者らは、鋭意研究を重ね、Ｃｕと接する溝部１６内面（例えば、バリア層１７表面）に所定の金属層１８、即ち、Ｃｕの流動体１９ａの流動を促進する流動促進層を予め形成しておき、この金属層１８が、上記温度でリフローしたとき、Ｃｕの流動体１９ａとの濡れ角θが９０°以下になるように（図１（ｄ）参照）、言い換えると、流動するＣｕの流動体１９ａとの接触面積を増加させるように作用する機能を持っていれば、上記温度でリフローしても、元からある空洞を埋めることができることを知見し、上記の如く、Ｃｏ層１８を形成して実験を行ったところ、図４（ｂ）及び（Ｃ）のＳＴＥＭ（走査透過型電子顕微鏡）像から、元からある空洞を埋めることができることが確認された。この場合、図４（ｂ）及び（ｃ）に夫々示す如く、溝部１６の上面開口幅Ｗが１８ｎｍ、１４ｎｍと狭くても、各溝部１６内に隙間無くＣｕが埋め込まれていることが確認された。このような流動促進層１８として、Ｃｏ層のほか、例えばＲｕ層も機能するものと考えられる。尚、図１（ｄ）は、図１（ｃ）の丸で囲む部分のリフロー時の状態を拡大して示している。
【００２７】
以上説明したように、Ｃｕ層１９の形成に先立って溝部１６内面を流動促進層１８で覆うことにより、リフロー時に溝部１６内へのＣｕの流動層１９ａの流動が促進され、溝部１６の上面開口幅Ｗが狭くても、溝部１６内に隙間無く導電材料たるＣｕを埋め込み形成できる（図１（ｅ）参照）。その結果、局所的な断線部分のない高精度なＣｕ配線層２０が得られ、導電性に優れた配線を持つ半導体装置Ｓとなる。
【００２８】
以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態では、半導体基板に形成した溝部にＣｕを埋め込み形成するものを例に説明したが、他の用途にも本発明は適用できる。例えば、半導体基板に形成した細径の孔部にＣｕを埋め込む場合にも本発明を適用でき、この場合も同様に、孔部（ホール）内に隙間無くＣｕを埋め込み形成できる。
【００２９】
また、上記実施形態では、流動促進層１８たるＣｏ層の形成をＣＶＤ法で行うものを例に説明したが、これに限定されるものではなく、蒸着法やＰＶＤ法等の他の方法を用いることができる。また、上記実施形態では、脱ガス処理後でバリア層１７形成前に水素プラズマによるクリーニング処理を行っているが、クリーニング処理を行なうことなく、脱ガス処理後にバリア層１７を形成してもよい。
【符号の説明】
【００３０】
Ｓ…半導体装置、１１…基板（処理対象物）、１６…溝部（トレンチ：凹部）、１７…バリア層（バリアメタル）、１８…流動促進層、１９…Ｃｕ層、１９ａ…Ｃｕの流動体、２０…Ｃｕ配線層。
【図１】
2014086537.tif 000003
【図２】
2014086537.tif 000004
【図３】
2014086537.tif 000005
【図４】
2014086537.tif 000006