(57)【要約】【課題】書き込み動作時ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ）単位セルのアンチヒューズを正常に絶縁破壊させて読み出し動作時にデータのセンシングマージンを改善させることで、誤動作を防止し、ＯＴＰ単位セルの読み出し動作の信頼性を改善させることができる不揮発性メモリ装置の書き込み方法を提供する。【解決手段】ＯＴＰ単位セルを備えた不揮発性メモリ装置の書き込み方法であって、書き込み動作時、複数の周期を有するパルス形態の書き込み電圧を印加する不揮発性メモリ装置の書き込み方法を提供する。【選択図】図４
2014099243.tif 000002
【特許請求の範囲】
【請求項１】
ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ）単位セルを備えた不揮発性メ
モリ装置の書き込み方法であって、
書き込み動作時、複数の周期を有するパルス形態の書き込み電圧を印加し、
前記周期それぞれは第１区間と、前記第１区間で印加される電圧より低い電圧の大きさ
を有する電圧が印加される第２区間からなることを特徴とする不揮発性メモリ装置の書き
込み方法。
【請求項２】
前記周期の各々が、互いに同じ期間を有することを特徴とする請求項１に記載の不揮発
性メモリ装置の書き込み方法。
【請求項３】
前記書き込み電圧の振幅が、前記周期ごとに同じであることを特徴とする  請求項２に
記載の不揮発性メモリ装置の書き込み方法。
【請求項４】
前記書き込み電圧の振幅が、前記周期ごとに相異なることを特徴とする請求項２に記載
の不揮発性メモリ装置の書き込み方法。
【請求項５】
前記書き込み電圧の振幅は、前記周期が増加するほど大きくなることを特徴とする請求
項４に記載の不揮発性メモリ装置の書き込み方法。
【請求項６】
前記書き込み電圧の振幅は、前記周期が増加するほど小さくなることを特徴とする請求
項４に記載の不揮発性メモリ装置の書き込み方法。
【請求項７】
前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど増加し、前
記設定された周期からは前記周期が増加するほど小さくなることを特徴とする請求項４に
記載の不揮発性メモリ装置の書き込み方法。
【請求項８】
前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど小さくなり
、前記設定された周期からは前記周期が増加するほど大きくなることを特徴とする請求項
４に記載の不揮発性メモリ装置の書き込み方法。
【請求項９】
前記周期の各々が、第１期間と、前記第１期間で印加される電圧よりも低い電圧の大き
さを有する電圧が印加される第２期間とからなることを特徴とする請求項２に記載の不揮
発性メモリ装置の書き込み方法。
【請求項１０】
前記第１期間が、前記第２期間よりも長いことを特徴とする請求項９に記載の不揮発性
メモリ装置の書き込み方法。
【請求項１１】
前記第２期間が、前記第１期間の１／２〜１／１０であることを特徴とする請求項９に
記載の不揮発性メモリ装置の書き込み方法。
【請求項１２】
前記第１期間には高電圧が印加され、前記第２期間には接地電圧または負電圧が印加さ
れることを特徴とする請求項９に記載の不揮発性メモリ装置の書き込み方法。
【請求項１３】
前記周期の各々が、相異なる期間を有することを特徴とする請求項１に記載の不揮発性
メモリ装置の書き込み方法。
【請求項１４】
前記周期の期間は、前記周期が増加するほど大きくなることを特徴とする請求項１３に
記載の不揮発性メモリ装置の書き込み方法。
【請求項１５】
前記書き込み電圧の振幅が、前記周期ごとに同じであることを特徴とする請求項１３に
記載の不揮発性メモリ装置の書き込み方法。
【請求項１６】
前記書き込み電圧の振幅が、前記周期ごとに相異なることを特徴とする請求項１３に記
載の不揮発性メモリ装置の書き込み方法。
【請求項１７】
前記書き込み電圧の振幅は、前記周期が増加するほど大きくなることを特徴とする請求
項１６に記載の不揮発性メモリ装置の書き込み方法。
【請求項１８】
前記書き込み電圧の振幅は、前記周期が増加するほど小さくなることを特徴とする請求
項１６に記載の不揮発性メモリ装置の書き込み方法。
【請求項１９】
前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど大きくなり
、前記設定された周期からは前記周期が増加するほど小さくなることを特徴とする請求項
１６に記載の不揮発性メモリ装置の書き込み方法。
【請求項２０】
前記書き込み電圧の振幅は、設定された周期までは前記周期が増加するほど小さくなり
、前記設定された周期からは前記周期が増加するほど大きくなることを特徴とする請求項
１６に記載の不揮発性メモリ装置の書き込み方法。
【請求項２１】
前記周期の各々が、第１期間と、前記第１期間で印加される電圧よりも低い電圧の大き
さを有する電圧が印加される第２期間とからなることを特徴とする請求項１３に記載の不
揮発性メモリ装置の書き込み方法。
【請求項２２】
前記第１期間が、前記第２期間よりも長いことを特徴とする請求項２１に記載の不揮発
性メモリ装置の書き込み方法。
【請求項２３】
前記第２期間が、前記第１期間の１／２〜１／１０であることを特徴とする請求項２１
に記載の不揮発性メモリ装置の書き込み方法。
【請求項２４】
前記第１期間には高電圧が印加され、前記第２期間には接地電圧または負電圧が印加さ
れることを特徴とする請求項２１に記載の不揮発性メモリ装置の書き込み方法。
【請求項２５】
書き込み動作及び検証動作を１周期で実施し、前記検証動作の結果に応じて前記周期を
繰り返し実施することを特徴とする請求項１に記載の不揮発性メモリ装置の書き込み方法
。
【請求項２６】
前記検証動作が、
前記ＯＴＰ単位セルに対して読み出し動作を実施するステップと、
前記読み出し動作時に前記ＯＴＰ単位セルから検出されたデータと基準値とを比較する
ステップと、
を含むことを特徴とする請求項２５に記載の不揮発性メモリ装置の書き込み方法。
【請求項２７】
前記検証動作の結果に応じて前記周期を繰り返し実施するステップは、前記データと前
記基準値とが同じでない場合に実施することを特徴とする請求項２６に記載の不揮発性メ
モリ装置の書き込み方法。
【請求項２８】
前記検証動作の結果に応じて前記周期を繰り返し実施するステップは、前記データと前
記基準値とが同一になるまで実施することを特徴とする請求項２６に記載の不揮発性メモ
リ装置の書き込み方法。
【請求項２９】
前記振幅が、前記周期が増加するほど同じ比率で大きくなることを特徴とする請求項５
に記載の不揮発性メモリ装置の書き込み方法。
【請求項３０】
前記振幅が、前記周期が増加するほど相異なる比率で大きくなることを特徴とする請求
項５に記載の不揮発性メモリ装置の書き込み方法。
【請求項３１】
前記書き込み動作時間が、前記周期が増加するほど同じ比率で大きくなることを特徴と
する請求項１７に記載の不揮発性メモリ装置の書き込み方法。
【請求項３２】
前記書き込み動作時間が、前記周期が増加するほど相異なる比率で大きくなることを特
徴とする請求項１７に記載の不揮発性メモリ装置の書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置の駆動方法に関し、特に、不揮発性メモリ装置の駆動方法
、詳細にはワンタイムプログラマブル（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ、
以下、ＯＴＰと称する）単位セルを備えた不揮発性メモリ装置の書き込み方法に関する。
【背景技術】
【０００２】
ＯＴＰ単位セルは、Ｄ−ＲＡＭ、ＥＥＰＲＯＭ、ＦＬＡＳＨのような揮発性または不揮
発性メモリ装置内に形成され、メモリリペア（ｒｅｐａｉｒ）を用途として使用されてい
る。また、アナログチップ（ａｎａｌｏｇ  ｃｈｉｐ）とデジタルチップ（ｄｉｇｉｔａ
ｌ  ｃｈｉｐ）とが混合された混合信号チップ（ｍｉｘｅｄ−ｓｉｇｎａｌ  ｃｈｉｐ）
においては、内部動作電圧及び周波数トリミング（ｔｒｉｍｍｉｎｇ）を目的として使用
されている。
【０００３】
一般的に、ＯＴＰ単位セルは、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）（以下、ＭＯＳト
ランジスタと称する）からなるアンチヒューズと、１つまたは複数のＭＯＳトランジスタ
とを備えている。このようなＯＴＰ単位セルは、各メモリチップ内で単一またはアレイ（
ａｒｒａｙ）状で形成され、リペアまたはトリミングに使用されている。
【０００４】
図１は、一般的なＯＴＰ単位セルを説明するために示した等価回路図である。
【０００５】
同図に示すように、一般的なＯＴＰ単位セルは、書き込み電圧が入力される入力端Ａと
ノードＢとの間に接続されたアンチヒューズＡＮＴ＿ＦＳと、ノードＢとビットラインＢ
Ｌ（読み出し動作時データが出力される端）との間に直列接続されたｎ−チャネルを有す
るトランジスタＮＭ１、ＮＭ２からなる。
【０００６】
図２は、一般的な不揮発性メモリ装置のメモリセルアレイを示した図である。
【０００７】
同図に示すように、一般的な不揮発性メモリ装置のメモリセルアレイは、マトリックス
形態（ｍａｔｒｉｘ  ｔｙｐｅ）に配列された複数の単位セルＵＣを備える。このとき、
単位セルＵＣは、図１に示したように、互いに直列接続されたｎ−チャネルを有するトラ
ンジスタＮＭ１、ＮＭ２と、このＮＭ１、ＮＭ２と直列接続された１つのアンチヒューズ
ＡＮＴ＿ＦＳとを備えている。
【０００８】
また、一般的な不揮発性メモリ装置のメモリセルアレイは、単位セルＵＣの第２トラン
ジスタＮＭ２を選択するための複数のワードラインＷＬ０〜ＷＬｎ（ここで、ｎは自然数
）を備える。また、第１トランジスタＮＭ１のドレインでデータをセンシングし、検知部
（図示せず）に伝達する複数のビットラインＢＬ０〜ＢＬｍ（ここで、ｍは自然数）を備
える。また、第１トランジスタＮＭ１のゲートにバイアス電圧を供給し、第１トランジス
タＮＭ１の動作を制御するための複数の制御ラインＣＬ０〜ＣＬｎを備える。
【０００９】
以下、従来技術に係る不揮発性メモリ装置の書き込み及び読み出し動作に対して説明す
る。
【００１０】
図３は、従来技術に係る不揮発性メモリ装置の書き込み動作時の動作波形図である。
【００１１】
【表１】
2014099243.tif 000003
【００１２】
＜書き込み動作＞
表１及び図２に示すように、書き込み動作期間ＴＰＧＭにおいて、入力端Ａには高電圧
ＶＰＰが印加される。また、制御ラインＣＬ０〜ＣＬｎには、バイアス電圧として電源電
圧ＶＤＤに相応する論理レベルＨ（以下、論理ハイと称する）状態の第１制御信号が入力
される。また、ワードラインＷＬ０〜ＷＬｎのうち、選択ワードラインには論理ハイＨ、
非選択ワードラインには接地電圧ＶＳＳに相応する論理レベルＬ（以下、論理ローと称す
る）状態の第２制御信号が入力される。また、ビットラインＢＬ０〜ＢＬｍには、接地電
圧ＶＳＳが印加される。
【００１３】
選択セル（書き込み動作時、アンチヒューズのゲート絶縁膜が絶縁破壊されたセル）の
場合、第１制御信号及び第２制御信号によって、第１トランジスタＮＭ１及び第２トラン
ジスタＮＭ２はターンオンされ、選択ビットラインとノードＢとの間は電気的に接続され
、これによってノードＢには接地電圧ＶＳＳがかかる。これによって、ＭＯＳトランジス
タからなるアンチヒューズＡＮＴ＿ＦＳのゲートと基板との間には高い電界が形成され、
ゲートと基板との間に形成されたゲート絶縁膜が破壊される。したがって、アンチヒュー
ズＡＮＴ＿ＦＳのゲートと基板とは電気的に短絡する。
【００１４】
＜読み出し動作＞
書き込み動作が完了した後、入力端Ａには電源電圧ＶＤＤが印加され、制御ラインＣＬ
０〜ＣＬｎには論理ハイＨ状態の第１制御信号が入力される。また、ワードラインＷＬ０
〜ＷＬｎのうち、選択ワードラインには論理ハイＨ、非選択ワードラインには論理ローＬ
状態の第２制御信号が入力される。また、ビットラインＢＬ０〜ＢＬｍは、検知部（図示
せず）と接続される。これによって、入力端Ａ、アンチヒューズＡＮＴ＿ＦＳ、第１トラ
ンジスタＮＭ１及び第２トランジスタＮＭ２、ビットラインにつながる電流経路（ｃｕｒ
ｒｅｎｔ  ｐａｔｈ）が形成される。したがって、ビットラインには入力端Ａに印加され
る電源電圧ＶＤＤが伝達されて検出されるようになる。
【００１５】
しかし、従来技術に係る不揮発性メモリ装置の書き込み動作には次のような問題が発生
する。
【００１６】
図３に示すように、従来技術に係る不揮発性メモリ装置の書き込み動作では、書き込み
動作期間ＴＰＧＭにおいて、書き込み電圧を一定の大きさで持続的に印加し、アンチヒュ
ーズＡＮＴ＿ＦＳのゲート絶縁膜を絶縁破壊させる静的応力（ｓｔａｔｉｃ  ｓｔｒｅｓ
ｓ）の方式で実行している。このような静的応力方式では、アンチヒューズＡＮＴ＿ＦＳ
のゲート絶縁膜の界面に電子が捕獲（ｔｒａｐ）され、書き込み動作時に電場（ｅｌｅｃ
ｔｒｉｃ  ｆｉｅｌｄ）が減少してしまう。これによって、書き込み動作時、電場がアン
チヒューズのゲート絶縁膜に十分に加えられないため、ゲート絶縁膜の絶縁破壊が正常に
行なわれない。これによって、読み出し動作時データのセンシングマージン（ｓｅｎｓｉ
ｎｇ  ｍａｒｇｉｎ）が低下して誤動作が発生することにより、ＯＴＰ単位セルの読み出
し動作の信頼性が低下してしまう問題が発生する。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、従来技術に係る問題点を解決するために提案されたものであって、その目的
は、書き込み動作時、単位セルのアンチヒューズを正常に絶縁破壊させ、読み出し動作時
にデータのセンシングマージンを改善させることで、これにより誤動作を防止し、ＯＴＰ
単位セルの読み出し動作の信頼性を改善させることができる不揮発性メモリ装置の書き込
み方法を提供することにある。
【課題を解決するための手段】
【００１８】
前記した目的を達成するための一側面による本発明は、ＯＴＰ単位セルを備えた不揮発
性メモリ装置の書き込み方法であって、書き込み動作時、複数の周期を有するパルス形態
の書き込み電圧を印加し、前記周期それぞれは第１区間と、前記第１区間で印加される電
圧より低い電圧の大きさを有する電圧が印加される第２区間からなることを特徴とする。
【００１９】
前述した目的を達成するための他の側面による本発明は、ＯＴＰ単位セルを備えた不揮
発性メモリ装置の書き込み方法であって、前記ＯＴＰ単位セルの書き込み動作期間におい
て書き込み動作及び検証動作を一周期にして実施するものの、前記検証動作の結果に応じ
て前記周期を繰り返し実施する不揮発性メモリ装置の書き込み方法を提供する。
【００２０】
また、前述した目的を達成するための更なる側面による本発明は、ＯＴＰ単位セルを備
えた不揮発性メモリ装置の書き込み方法であって、前記ＯＴＰ単位セルに対してプリライ
ト動作を実施するステップと、前記プリライト動作が完了した前記ＯＴＰ単位セルに対し
て検証動作を実施するステップと、前記検証動作の結果に応じてポスト（ＰＯＳＴ）書き
込み動作を実施するステップと、を含む不揮発性メモリ装置の書き込み方法を提供する。
【００２１】
また、前述した目的を達成するための更なる側面による本発明は、ＯＴＰ単位セルを備
えた不揮発性メモリ装置の書き込み方法であって、設定された書き込み動作時間において
前記ＯＴＰ単位セルに対して書き込み動作を実施するステップと、前記ＯＴＰ単位セルか
らデータを検出するステップと、検出されたデータと基準値とを比較するステップと、前
記検出されたデータと前記基準値が異なる場合、前記書き込み動作時間を増加させるステ
ップと、前記書き込み動作時間と設定された制限値とを比較し、前記書き込み動作時間が
前記制限値よりも小さい場合、前記書き込み動作時間の増加分だけ前記ＯＴＰ単位セルに
対して書き込み動作を実施するステップと、を含む不揮発性メモリ装置の書き込み方法を
提供する。
【００２２】
また、前述した目的を達成するための更なる側面による本発明は、ＯＴＰ単位セルを備
えた不揮発性メモリ装置の書き込み方法であって、設定された書き込み電圧で前記ＯＴＰ
単位セルに対して書き込み動作を実施するステップと、前記ＯＴＰ単位セルからデータを
検出するステップと、検出されたデータと基準値とを比較するステップと、前記検出され
たデータと前記基準値とが異なる場合、前記書き込み電圧の振幅を増加させるステップと
、前記書き込み電圧と設定された制限値とを比較し、前記書き込み電圧の振幅が前記制限
値よりも小さい場合、前記書き込み電圧で前記ＯＴＰ単位セルに対して書き込み動作を実
施するステップと、を含む不揮発性メモリ装置の書き込み方法を提供する。
【発明の効果】
【００２３】
本発明によると、次のような効果が得られる。
【００２４】
第１に、本発明によると、不揮発性メモリ装置の書き込み動作時、周波数が加えられた
パルス形態（ｐｕｌｓｅ  ｔｙｐｅ）の書き込み電圧を印加する方式で書き込み動作を行
なうことによって、書き込み動作時に単位セル内のアンチヒューズのゲート絶縁膜の界面
に捕獲され、電場を減少させる電子をゲート絶縁膜の界面から除去して電場の減少を最小
化することで誤動作を防止し、これを介してＯＴＰ単位セルの読み出し動作の信頼性を改
善させることができる。
【００２５】
第２に、本発明によると、書き込み動作期間において書き込み動作及び検証動作を繰り
返し実施し、検証動作が通過されない場合のみ書き込み電圧の振幅または書き込み動作時
間を増加させて書き込み動作を実施することにより、初期の書き込み動作時には比較的に
低い書き込み電圧で実施することによって、単位セルに加えられたストレス（ｓｔｒｅｓ
ｓ）を最小化することができる。
【００２６】
第３に、本発明によると、書き込み動作期間において、書き込み動作及び検証動作を繰
り返し実施するものの、以前の周期の検証動作時に通過された単位セルは、次の周期の書
き込み動作が行なわれないようにし、検証動作時に通過されなかった単位セルに対しての
み次の書き込み動作で書き込み電圧の振幅または書き込み動作時間を増加させて実施する
ことによって、複数の単位セルに対して書き込み動作（マルチビット（ｍｕｌｔｉ−ｂｉ
ｔ）書き込み動作）を実施する場合、各単位セルの特性の不均一性に起因した単位セルの
抵抗値の不均一性を最小化することができる。
【００２７】
補足すると、複数の単位セルに対して書き込み動作を実施する場合、同じ書き込み電圧
及び書き込み動作時間にも単位セルの特性上、アンチヒューズのゲート絶縁膜の絶縁破壊
の特性が異なり得る。この場合、書き込み動作後、メモリセルアレイ内で単位セルの抵抗
値の均一性を確保することができない。したがって、書き込み動作期間において、反復的
に書き込み動作及び検証動作を実施するものの、初期書き込み動作時は低い書き込み電圧
で実施し、周期が繰り返されるほど書き込み電圧の振幅及び書き込み動作時間を増加させ
て書き込み動作を実施することで、メモリセルアレイ内の複数の単位セルに対して均一な
抵抗値を有することができる。
【００２８】
第４に、本発明によると、書き込み動作時、パルス形態の書き込み電圧を印加する方式
で書き込み動作を実施することにより、単位セルのアンチヒューズのゲート絶縁膜の界面
に捕獲されて電場を減少させる電子を、ゲート絶縁膜の界面から除去して電場の減少を最
小化し、これによって誤動作が防止しＯＴＰ単位セルの読み出し動作の信頼性を改善させ
得る。
【図面の簡単な説明】
【００２９】
【図１】一般的なＯＴＰ単位セルを示した等価回路図である。
【図２】一般的なＯＴＰ単位セルを備えた不揮発性メモリ装置のメモリセルアレイを    示した図である。
【図３】従来技術に係る不揮発性メモリ装置の書き込み方法を説明するために示した    波形図である。
【図４】本発明の実施形態１に係る不揮発性メモリ装置の書き込み方法を説明するた    めに示した波形図である。
【図５】本発明の実施形態２に係る不揮発性メモリ装置の書き込み方法を説明するた    めに示した波形図である。
【図６】本発明の実施形態３に係る不揮発性メモリ装置の書き込み方法を説明するた    めに示した波形図である。
【図７】本発明の実施形態４に係る不揮発性メモリ装置の書き込み方法を説明するた    めに示した波形図である。
【図８】本発明の実施形態５に係る不揮発性メモリ装置の書き込み方法を説明するた    めに示した波形図である。
【図９】本発明の実施形態６に係る不揮発性メモリ装置の書き込み方法を説明するた    めに示した波形図である。
【図１０】本発明の実施形態７に係る不揮発性メモリ装置の書き込み方法を説明する    ために示したフローチャートである。
【図１１】本発明の実施形態７に係る不揮発性メモリ装置の書き込み方法を説明する    ために示した波形図である。
【図１２】本発明の実施形態８に係る不揮発性メモリ装置の書き込み方法を説明する    ために示したフローチャートである。
【図１３】本発明の実施形態８に係る不揮発性メモリ装置の書き込み方法を説明する    ために示した波形図である。
【図１４】本発明の実施形態９に係る不揮発性メモリ装置の書き込み方法を説明する    ために示したフローチャートである。
【図１５】本発明の実施形態９に係る不揮発性メモリ装置の書き込み方法を説明する    ために示した波形図である。
【図１６】本発明の実施形態１０に係る不揮発性メモリ装置の書き込み方法を説明す    るために示したフローチャートである。
【図１７】本発明の実施形態１０に係る不揮発性メモリ装置の書き込み方法を説明す    るために示した波形図である。
【発明を実施するための形態】
【００３０】
以下、本発明が属する技術分野における通常の知識を有する者が本発明の技術的な思想
を容易に実施できる程度に詳説するために、本発明の最も好ましい実施形態を添付した図
面を参照して説明する。また、各実施形態を説明するにあたって、図２に示された不揮発
性メモリ装置のメモリセルアレイ構造を例にあげて説明する。しかし、本発明の技術的な
思想がこれに限定されるのではない。また、明細書全体にわたって記載された「期間」は
、波形図においてＸ軸に該当するものであって、時間を意味する。また、各実施形態にお
いて書き込み動作時に書き込み電圧以外の他のバイアス条件（ワードライン電圧、ビット
ライン電圧、制御信号など）は、一般的な方法と同じである。
【００３１】
図４は、本発明の実施形態１に係る不揮発性メモリ装置の書き込み方法を説明するため
に示した波形図である。
【００３２】
同図に示すように、本発明の実施形態１に係る不揮発性メモリ装置の書き込み方法は、
書き込み動作期間ＴＰＧＭにおいて複数の周期Ｃ１〜Ｃ４を有するパルス形態の書き込み
電圧（Ａ参照）を印加する。このとき、書き込み電圧は、周期Ｃ１〜Ｃ４ごとに同じ振幅
Ｖを有する。
【００３３】
周期Ｃ１〜Ｃ４の各々は、互いに同じ期間を有する。また、周期Ｃ１〜Ｃ４の各々は、
パルスのオン期間Ｔ１（以下、第１期間と称する）と、第１期間Ｔ１に印加される電圧の
大きさとは異なる電圧の大きさを有する電圧が印加されるパルスのオフ期間Ｔ２（以下、
第２期間と称する）とからなる。好ましくは、第２期間Ｔ２には、第１期間Ｔ１で印加さ
れる電圧よりも低い電圧の大きさを有する電圧が印加される。さらに好ましくは、第１期
間Ｔ１には高電圧ＶＰＰが印加され、第２期間Ｔ２には接地電圧（または、負電圧）が印
加される。また、第１期間Ｔ１は、第２期間Ｔ２よりも長い期間を有する。好ましくは、
第２期間Ｔ２は、第１期間Ｔ１の１／２〜１／１０（Ｔ１の１／１０以上１／２以下）の
期間を有する。
【００３４】
図４と結びつけて、本発明の実施形態１に係る書き込み方法を説明すると次の通りであ
る。
【００３５】
まず、各周期Ｃ１〜Ｃ４の第１期間Ｔ１では、単位セルＵＣに高電圧ＶＰＰを印加し、
アンチヒューズＡＮＴ＿ＦＳのゲート絶縁膜を絶縁破壊する。第２期間Ｔ２では、単位セ
ルＵＣに印加される高電圧ＶＰＰを遮断し、アンチヒューズＡＮＴ＿ＦＳの一端（Ａ端と
接続された端）に接地電圧または負電圧を印加させる。これを介して、第１期間Ｔ１にお
いて、アンチヒューズＡＮＴ＿ＦＳのゲート絶縁膜の界面に捕獲された電子を取り除く。
【００３６】
図５は、本発明の実施形態２に係る不揮発性メモリ装置の書き込み方法を説明するため
に示した波形図である。
【００３７】
同図に示すように、本発明の実施形態２に係る不揮発性メモリ装置の書き込み方法は、
実施形態１と同様に、書き込み動作期間ＴＰＧＭにおいて複数の周期Ｃ１〜Ｃ４を有する
パルス形態の書き込み電圧（Ａ参照）を印加する。ただ、書き込み電圧は、実施形態１の
ように周期Ｃ１〜Ｃ４ごとに同じ振幅Ｖを有するのではなく、相異なる振幅Ｖ１〜Ｖ４を
有する。このとき、書き込み電圧の振幅は、１周期目から、周期Ｃ１〜Ｃ４が増加するほ
ど大きくなる。すなわち、「Ｃ１→Ｃ２→Ｃ３→Ｃ４」に行くほど振幅はさらに大きくな
る。書き込み電圧の振幅は、周期の進行と共に（後の周期ほど）大きくなるともいえる。
さらに換言すると、書き込み電圧の振幅は、印加した周期の数（周期数）が増加するほど
大きくなる。ここで、各周期Ｃ１〜Ｃ４間の振幅の差は同じか、そうでない場合もあり得
る。
【００３８】
図６は、本発明の実施形態３に係る不揮発性メモリ装置の書き込み方法を説明するため
に示した波形図である。
【００３９】
同図に示すように、本発明の実施形態３に係る不揮発性メモリ装置の書き込み方法は、
実施形態２のように、書き込み電圧の振幅は、周期Ｃ１〜Ｃ４（周期数）が増加するほど
大きくなるのではなく、周期Ｃ１〜Ｃ４（周期数）が増加するほど小さくなる。すなわち
、「Ｃ１→Ｃ２→Ｃ３→Ｃ４」に行くほど振幅はさらに小さくなる。このとき、各周期Ｃ
１〜Ｃ４の振幅の差は同じか、そうでない場合もあり得る。
【００４０】
図７は、本発明の実施形態４に係る不揮発性メモリ装置の書き込み方法を説明するため
に示した波形図である。
【００４１】
同図に示すように、本発明の実施形態４に係る不揮発性メモリ装置の書き込み方法は、
実施形態１と同様に、書き込み動作期間ＴＰＧＭにおいて周期Ｃ１〜Ｃ４ごとに同じ振幅
を有しつつ、複数の周期Ｃ１〜Ｃ４を有するパルス形態の書き込み電圧（Ａ参照）を印加
する。ただ、周期Ｃ１〜Ｃ４の期間は、実施形態１のように、互いに各周期ごとに同じで
はなく、周期Ｃ１〜Ｃ４ごとに相異なる。このとき、各周期Ｃ１〜Ｃ４の期間は、周期Ｃ
１〜Ｃ４（周期数）が増加するほど大きくなる。すなわち、「Ｃ１→Ｃ２→Ｃ３→Ｃ４」
に行くほど長い期間を有する。このとき、各周期Ｃ１〜Ｃ４の期間の長さの差は同じか、
そうでない場合もあり得る。
【００４２】
図８は、本発明の実施形態５に係る不揮発性メモリ装置の書き込み方法を説明するため
に示した波形図である。
【００４３】
同図に示すように、本発明の実施形態５に係る不揮発性メモリ装置の書き込み方法は、
実施形態１と実施形態３とを組み合わせた実施形態であって、予め設定された周期、例え
ば、全体の周期の１／２周期に該当する「Ｃ３」（全書き込み動作期間の半分経過時に該
当する周期）を中心に、書き込み電圧の振幅は、周期（周期数）が増加するほど大きくな
り、「Ｃ３」からは周期（周期数）が増加するほど小さくなる。このとき、各周期Ｃ１〜
Ｃ５の振幅の差は同じか、そうでない場合もあり得る。
【００４４】
図９は、本発明の実施形態６に係る不揮発性メモリ装置の書き込み方法を説明するため
に示した波形図である。
【００４５】
同図に示すように、本発明の実施形態６に係る不揮発性メモリ装置の書き込み方法は、
実施形態５と反対の場合であって、設定された周期、例えば、全体の周期の１／２周期に
該当する「Ｃ３」（全書き込み動作期間の半分経過時に該当する周期）を中心に、書き込
み電圧の振幅は、周期（周期数）が増加するほど減少し、「Ｃ３」からは周期（周期数）
が増加するほど増加する。このとき、各周期Ｃ１〜Ｃ５の振幅の差は同じか、そうでない
場合もあり得る。
【００４６】
図１０は、本発明の実施形態７に係る不揮発性メモリ装置の書き込み方法を説明するた
めに示したフローチャートであり、図１１は、図２に示された各信号の動作波形図である
。
【００４７】
図１０及び図１１に示すように、本発明の実施形態７に係る不揮発性メモリ装置の書き
込み方法は、ＯＴＰ単位セルＵＣの書き込み動作期間ＴＰＧＭにおいて書き込み動作ＴＰ
（Ｓ４０）、検証動作ＴＶ（Ｓ４１、Ｓ４２）を一周期（ｃｙｃｌｅ）にして実施したが
、検証動作ＴＶの結果に応じて周期を繰り返し実施する。つまり、本書き込み方法は、検
証動作ＴＶの結果に応じて周期を繰り返し実施するステップを含む。
【００４８】
書き込み動作期間ＴＰＧＭは、複数の周期Ｃ１〜Ｃ４を含む。各周期Ｃ１〜Ｃ４は、書
き込み動作ＴＰ及び検証動作ＴＶを含む。このとき、一定の振幅Ｖを有する書き込み電圧
Ａは、書き込み動作ＴＰ時にのみアンチヒューズＡＮＴ＿ＦＳ（図２参照）へ印加され、
検証動作ＴＶ時には印加されない。例えば、検証動作ＴＶ時の書き込み電圧Ａは、接地電
圧０Ｖとなる。
【００４９】
検証動作ＴＶは、書き込み動作ＴＰが完了したＯＴＰ単位セルＵＣに対して読み出し動
作を実施するステップと、読み出し動作時にＯＴＰ単位セルＵＣから検出されたデータと
基準値とを比較するステップとを含む。このとき、読み出し動作は、前述したＯＴＰ単位
セル読み出し動作と同じ方法で実施することができる。また、検出されたデータと基準値
とを比較するステップは、ビットラインＢＬ０〜ＢＬｍ（図２参照）及び各々接続された
検知部（図示せず）、例えば、センスアンプを介して検出されたＯＴＰ単位セルＵＣのデ
ータとあらかじめ設定された基準値とを比較器（図示せず）を介して比較する。
【００５０】
検証動作ＴＶの結果、ＯＴＰ単位セルＵＣのデータと基準値とが同じでない場合、次回
の周期を繰り返し実施する。例えば、「Ｃ１」の検証動作ＴＶにおいて、ＯＴＰ単位セル
ＵＣのデータと基準値とが同じでない場合は、次の周期である「Ｃ２」を実施する。かか
る動作は、ＯＴＰ単位セルＵＣのデータと前記基準値とが同一になるまで繰り返し実施す
る。
【００５１】
周期Ｃ１〜Ｃ４各々の書き込み動作ＴＰは、同じ振幅Ｖを有する書き込み電圧Ａによっ
て実施する。図示していないが、各周期Ｃ１〜Ｃ４ごとに相異なる振幅を有する書き込み
電圧で実施することもできる。このとき、振幅は、周期Ｃ１〜Ｃ４が増加（Ｃ１→Ｃ４）
するほど大きくなることもあり得る。また、振幅は周期Ｃ１〜Ｃ４が増加（Ｃ１→Ｃ４）
するほど同一または相異なる比率で大きくなることもあり得る。例えば、「Ｃ２」におい
て「Ｃ１」よりも０．５Ｖ高ければ、「Ｃ３」においては「Ｃ２」よりも０．５Ｖ高い。
【００５２】
周期Ｃ１〜Ｃ４各々の書き込み動作ＴＰは、同じ書き込み動作時間で実施する。図示し
ていないが、各周期Ｃ１〜Ｃ４ごとに相異なる書き込み動作時間で実施することもできる
。このとき、書き込み動作時間は、周期Ｃ１〜Ｃ４が増加（Ｃ１→Ｃ４）するほど大きく
なることもあり得る。また、書き込み動作時間は、周期Ｃ１〜Ｃ４が増加（Ｃ１→Ｃ４）
するほど同一または相異なる比率で増加することもあり得る。例えば、「Ｃ２」において
「Ｃ１」よりも０．５秒増加すれば、「Ｃ３」においては「Ｃ２」よりも０．５秒増加す
る。
【００５３】
図示していないが、周期Ｃ１〜Ｃ４各々の書き込み動作ＴＰ時に使用される書き込み電
圧は、パルス形態で印加され得る。ここで、パルス形態の書き込み電圧とは、相異なる振
幅を有する電圧が一定の周期で繰り返して入力される形態を意味する。
【００５４】
図１２は、本発明の実施形態８に係る不揮発性メモリ装置の書き込み方法を説明するた
めに示したフローチャートであり、図１３は、図２に示された各信号の動作波形図である
。
【００５５】
図１２及び図１３に示すように、本発明の実施形態８に係る不揮発性メモリ装置の書き
込み方法は、実施形態７に係る書き込み方法のように書き込み動作（Ｓ６０）及び検証動
作（Ｓ６１、Ｓ６２）を含む。このとき、書き込み動作（Ｓ６０）及び検証動作（Ｓ６１
、Ｓ６２）は、実施形態７と同じ方法で進行されるため、それに対する詳説は省略する。
【００５６】
本発明の実施形態８に係る書き込み方法では、検証動作Ｓ６１、Ｓ６２において検証が
通過できなかった場合、書き込み動作時間をΔｔだけ増加させる（Ｓ６３）。例えば、周
期「Ｃ１」の検証動作において検証が通過されなかった場合、周期「Ｃ２」の書き込み動
作時には書き込み動作時間を「Ｃ１」よりもΔｔだけ増加させて実施するか、増加分のΔ
ｔだけ追加で実施する。より詳細には、周期「Ｃ１」の書き込み動作時の書き込み動作時
間が５秒であり、Δｔが０．５秒の場合、「Ｃ２」の書き込み動作は５．５秒間実施する
か、増加した分の０．５秒間だけさらに実施する。
【００５７】
ところが、書き込み動作時間は、従来技術において言及したように、アンチヒューズの
絶縁破壊と密接な関係があるため、無制限に増加させることはできない。書き込み動作時
間を増加させるほど、アンチヒューズの絶縁破壊の特性が比例的に改善されるのではない
ためである。ある程度までは書き込み動作時間の増加によってアンチヒューズの絶縁破壊
の特性は改善されるものの、ある瞬間からは飽和状態に入って、それ以上改善されない。
【００５８】
したがって、本発明の実施形態８に係る書き込み方法では、書き込み動作時間をΔｔだ
け増加させてから、増加した書き込み動作時間とあらかじめ設定された制限値とを比較す
る（Ｓ６４）。増加した書き込み動作時間が設定された制限値よりも小さいか、同じであ
る場合、改めて書き込み動作（Ｓ６５）（次の周期に該当）を実施し（Ｓ６０）、そうで
はない場合は、該当のＯＴＰ単位セルを不良処理する。このとき、制限値は、書き込み電
圧の大きさ（電位）、及びアンチヒューズＡＮＴ＿ＦＳのゲート絶縁膜の絶縁破壊の特性
（ゲートの面積と厚さ、ゲート絶縁膜の物質）を考慮して適切に選択できる。
【００５９】
図１４は、本発明の実施形態９に係る不揮発性メモリ装置の書き込み方法を説明するた
めに示したフローチャートであり、図１５は、図２に示された各信号の動作波形図である
。
【００６０】
図１４及び図１５に示すように、本発明の実施形態９に係る不揮発性メモリ装置の書き
込み方法は、実施形態７に係る書き込み方法のように書き込み動作（Ｓ８０）及び検証動
作（Ｓ８１、Ｓ８２）を含む。このとき、書き込み動作Ｓ８０及び検証動作Ｓ８１、Ｓ８
２は、実施形態７と同じ方法で進行するため、それに対する詳説は省略する。
【００６１】
本発明の実施形態９に係る書き込み方法では、検証動作Ｓ８１、Ｓ８２において検証が
通過されなかった場合、書き込み電圧の振幅をΔＶだけ増加させるＳ８３。例えば、周期
「Ｃ１」の検証動作において検証が通過されなかった場合、周期「Ｃ２」の書き込み動作
時には書き込み電圧を「Ｃ１」よりもΔＶだけ増加させて実施する。詳細には、周期「Ｃ
１」の書き込み動作時の書き込み電圧が５Ｖであり、ΔＶが０．５Ｖの場合、「Ｃ２」の
書き込み動作は５．５Ｖの書き込み電圧で実施する。
【００６２】
その後、書き込み電圧をΔＶだけ増加させてから、増加した書き込み電圧とあらかじめ
設定された制限値とを比較する（Ｓ８４）。増加した書き込み電圧が制限値よりも小さい
か同じ場合、改めて書き込み動作（Ｓ８０）（次回の周期に該当）を実施し、そうでない
場合は該当セルを不良処理する（Ｓ８５）。このとき、制限値は、アンチヒューズＡＮＴ
＿ＦＳのゲート絶縁膜の絶縁破壊の特性（ゲートの面積と厚さ、ゲート絶縁膜物質）を考
慮して適切に選択できる。
【００６３】
図１６は、本発明の実施形態１０に係る不揮発性メモリ装置の書き込み方法を説明する
ために示したフローチャートであり、図１７は、図２に示された各信号の動作波形図であ
る。
【００６４】
図１６及び図１７に示すように、まず、書き込み動作期間ＴＰＧＭ内で該当のＯＴＰ単
位セルＵＣに対して、プリライト動作ＴＰＲＥを実施する（Ｓ１００）。このとき、プリ
ライト動作ＴＰＲＥは、１つまたは複数のＯＴＰ単位セル（１−ビット／複数−ビット）
に対して選択的に実施できる。また、プリライト動作ＴＰＲＥは、パルス形態の書き込み
電圧を利用して実施できる。
【００６５】
その後、プリライト動作ＴＰＲＥが完了したＯＴＰ単位セルＵＣに対し、検証動作ＴＶ
を実施する（Ｓ１０１、Ｓ１０２）。このとき、検証動作ＴＶは実施形態７の検証動作と
同じ方法で実施する。
【００６６】
その後、検証動作ＴＶの結果、ＯＴＰ単位セルＵＣのデータとあらかじめ設定された基
準値とが同じでない場合、ポスト（ＰＯＳＴ）書き込み動作ＴＰＯＳを実施する（Ｓ１０
３）。例えば、ＯＴＰ単位セルＵＣのデータが基準値よりも小さい場合はポスト書き込み
動作ＴＰＯＳを実施する。
【００６７】
このとき、ポスト書き込み動作ＴＰＯＳは、プリライト動作ＴＰＲＥと同じ振幅を有す
る書き込み電圧を利用して実施したり、相異なる振幅を有する書き込み電圧（図示せず）
で実施できる。相異なる振幅を有する書き込み電圧を使用する場合、ポスト書き込み動作
ＴＰＯＳは、プリライト動作ＴＰＲＥにおいてより高い振幅を有する書き込み電圧を使用
して実施できる。また、ポスト書き込み動作ＴＰＯＳは、プリライト動作ＴＰＲＥと同様
に複数の周期を有するパルス形態の書き込み電圧（図示せず）を利用して実施できる。
【００６８】
また、ポスト書き込み動作ＴＰＯＳは、プリライト動作ＴＰＲＥと同じ書き込み動作時
間において実施できる。また、ポスト書き込み動作ＴＰＯＳとプリライト動作ＴＰＲＥと
は相異なる書き込み動作時間（図示せず）において実施できる。相異なる書き込み動作時
間で実施する場合、ポスト書き込み動作ＴＰＯＳは、プリライト動作ＴＰＲＥにおいてよ
りも長い時間実施できる。
【００６９】
以上で説明したように、本発明の技術的な思想は、好ましい実施形態で具体的に記述さ
れたが、これは説明のためのものであり、その制限のためのものではないことを注意しな
ければならない。また、実施形態４のように、各周期ごとに期間を相違にした他の実施形
態と、各周期ごとに振幅を相違にした他の実施形態、例えば実施形態４と実施形態２、実
施形態４と実施形態３、実施形態４と実施形態５、実施形態４と実施形態６の組合せなど
が可能である。その他にも、この技術分野の通常の専門家ならば、実施形態１ないし１０
の組合せを介して本発明の技術思想の範囲内で多様な実施形態が可能であることが理解で
きるであろう。
【図１】
2014099243.tif 000004
【図２】
2014099243.tif 000005
【図３】
2014099243.tif 000006
【図４】
2014099243.tif 000007
【図５】
2014099243.tif 000008
【図６】
2014099243.tif 000009
【図７】
2014099243.tif 000010
【図８】
2014099243.tif 000011
【図９】
2014099243.tif 000012
【図１０】
2014099243.tif 000013
【図１１】
2014099243.tif 000014
【図１２】
2014099243.tif 000015
【図１３】
2014099243.tif 000016
【図１４】
2014099243.tif 000017
【図１５】
2014099243.tif 000018
【図１６】
2014099243.tif 000019
【図１７】
2014099243.tif 000020
【手続補正書】
【提出日】平成26年3月5日(2014.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
ＯＴＰ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ）単位セルを備えた不揮発性メモリ装置の書き込み方法であって、
書き込み動作時、前記ＯＴＰ単位セルに備えられたアンチヒューズを正常に絶縁破壊するために、前記書き込み動作時、複数の周期を有するパルス形態の書き込み電圧を印加し、
前記周期それぞれは第１区間と、前記第１区間で印加される電圧より低い電圧の大きさを有する電圧が印加される第２区間からなることを特徴とする不揮発性メモリ装置の書き込み方法。