(57)【要約】【課題】フリップチップ実装時の基板の反りを抑制することにより、良好な接続を実現できるチップ型電子部品、及びその接続構造体を提供する。【解決手段】チップ型電子部品１では、基板２の実装面２ａにおいて、バンプ電極４，５が配列されていない領域に、Ｈｂ＞Ｈｐ≧（１／３）Ｈｂを満たす厚さのパッシベーション膜６が形成されている。したがって、接続構造体３０では、バンプ電極４，５が配列されている領域と配列されていない領域との間の異方導電性接着剤の体積差を抑えることができ、フリップチップ実装をする際の異方導電性接着剤の硬化収縮量の差による基板２の反りを抑制することができる。基板２の反りを抑制できることで、基板２の長辺に沿って配列されるバンプ電極４，５が電極２２から剥離することを回避でき、良好な接続状態を維持できる。【選択図】図２
2014053597.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の一面側に配列されたバンプ電極と、前記基板の前記一面側に前記バンプ電極の配列方向に沿って形成されたパッシベーション膜と、を備えたチップ型電子部品であって、
前記パッシベーション膜の厚さＨｐと前記バンプ電極の厚さＨｂとが、Ｈｂ＞Ｈｐ≧（１／３）Ｈｂを満たすことを特徴とするチップ型電子部品。
【請求項２】
前記パッシベーション膜は、前記バンプ電極の列間に延在していることを特徴とする請求項１記載のチップ型電子部品。
【請求項３】
前記パッシベーション膜の厚さＨｐは３μｍ以上であることを特徴とする請求項１又は２記載のチップ型電子部品。
【請求項４】
前記チップ型電子部品は、前記バンプ電極を含まない厚さが０．３ｍｍ以下であることを特徴とする請求項１から３のいずれか一項記載のチップ型電子部品。
【請求項５】
請求項１から４のいずれか一項記載のチップ型電子部品の前記バンプ電極を、異方導電性接着剤の硬化物を介して回路基板の電極に接続したことを特徴とする接続構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品及び接続構造体に関する。
【背景技術】
【０００２】
電子機器の小型化・薄型化に伴い、チップ型電子部品の高密度実装技術の確立が要求されている。従来のチップの実装方法としては、例えばリードフレームを用いた方法がある。この従来の方法は、リードフレーム上のチップをワイヤで回路基板に接続して樹脂封止を行うものであるが、ワイヤのスペースを確保する関係上、実装密度を向上させるのが困難であった。
【０００３】
そこで、近年では、チップ型電子部品を高密度実装できる技術としてフリップチップ実装が注目されてきている。この方法は、チップ側のバンプ電極と回路基板側の電極とを異方導電性接着剤等を用いて接続するものである。例えば特許文献１に記載の方法では、バンプ電極と回路基板上の電極とを異方導電性接着剤で接続するに際し、接続部に予め超音波を印加し、金属を溶融させて接続性を担保している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５１７８９
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述したようなフリップチップ実装方法には、チップ側のバンプ電極と回路基板側の電極との間に異方導電性接着剤を配置した後、異方導電性接着剤に光や熱を加えて硬化する工程が含まれる場合がある。この工程においては、異方導電性接着剤の硬化収縮が生じるが、チップにおいてバンプ電極が形成されている領域と形成されていない領域では異方導電性接着剤の厚さが異なるため、硬化収縮量に差異が生じることがある。このため、硬化収縮量が大きい領域、すなわち、バンプ電極が形成されていない領域にむかってチップの基板に反りが生じてしまうおそれがある。このような問題は、基板が薄い場合に特に顕著となりやすく、基板に反りが生じるとチップ型電子部品と回路基板との接続不良の発生が問題となる。
【０００６】
本発明は、上記課題の解決のためになされたものであり、フリップチップ実装時の基板の反りを抑制することにより良好な接続を実現できるチップ型電子部品、及びその接続構造体を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るチップ型電子部品は、基板と、基板の一面側に配列されたバンプ電極と、基板の上記一面側にバンプ電極の配列方向に沿って形成されたパッシベーション膜と、を備えたチップ型電子部品であって、パッシベーション膜の厚さＨｐとバンプ電極の厚さＨｂとが、Ｈｂ＞Ｈｐ≧（１／３）Ｈｂを満たすことを特徴としている。
【０００８】
このチップ型電子部品では、バンプ電極が配列されていない領域において、上記関係を満たす厚さのパッシベーション膜が形成されている。このパッシベーション膜により、チップ型電子部品をフリップチップ実装する際に、バンプ電極が配列されている領域と配列されていない領域との間の異方導電性接着剤の体積の差を小さくすることが可能となり、異方導電性接着剤の硬化収縮量の差による基板の反りを抑制できる。また、実装時にパッシベーション膜が異物によって損傷することも抑制できる。これにより、良好な接続を実現できる。
【０００９】
また、パッシベーション膜は、バンプ電極の列間に延在していることが好ましい。この場合、異方導電性接着剤の硬化収縮量の差による基板の反りを一層抑制できる。
【００１０】
また、パッシベーション膜の厚さは、３μm以上であることが好ましい。この場合、異物が入り込む空間が減少し、異物の侵入を防止することができる。したがって、異物によるパッシベーション膜の損傷が抑制され、パッシベーション膜の保護膜としての機能を維持することができる。
【００１１】
また、チップ型電子部品は、バンプ電極を含まない厚さが０．３ｍｍ以下であることが好ましい。０．３ｍｍ以下の薄型のチップ型電子部品では、異方導電性接着剤の硬化収縮による基板の反りが顕著に発生しやすい。したがって、パッシベーション膜の厚さとバンプ電極の厚さとを上記関係とすることで、薄型のチップ型電子部品においても基板の反りを効果的に抑制できる。
【００１２】
また、本発明に係る接続構造体は、上記のチップ型電子部品のバンプ電極を、異方導電性接着剤の硬化物を介して回路基板の電極に接続したことを特徴としている。
【００１３】
この接続構造体では、チップ型電子部品において、パッシベーション膜の厚さとバンプ電極の厚さとが上記関係を満たしている。したがって、チップ型電子部品をフリップチップ実装する際に、バンプ電極が配列されている領域と配列されていない領域との間の異方導電性接着剤の体積の差を小さくすることが可能となり、異方導電性接着剤の硬化収縮量の差による基板の反りを抑制できる。また、実装時にパッシベーション膜が異物によって損傷することも抑制できる。これにより良好な接続を実現できる。
【発明の効果】
【００１４】
本発明によれば、フリップチップ実装時の基板の反りを抑制することにより、良好な接続を実現できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るチップ型電子部品を示す模式的平面図である。
【図２】図１におけるＩＩ−ＩＩ線模式的断面図である。
【図３】本発明の一実施形態に係る接続構造体を示す模式的断面図である。
【図４】比較例に係る接続構造体を示す模式的断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら本発明に係るチップ型電子部品及び接続構造体の好適な実施形態について詳細に説明する。
【００１７】
図１は、本発明の一実施形態に係るチップ型電子部品１を示す模式的平面図である。また、図２は、図１におけるＩＩ−ＩＩ線模式的断面図である。図１及び図２に示すように、チップ型電子部品１は、基板２と、バンプ電極４，５と、パッシベーション膜６とを備えている。このチップ型電子部品１は、例えばタッチパネル等の電子機器に適用されるＩＣチップ或いは回路基板であり、後述する回路基板２０に接続されて接続構造体３０を形成する。
【００１８】
基板２は、例えば長方形状をなす半導体基板である。基板２の厚さは、例えば０．１〜１．１ｍｍ程度となっている。半導体としては、特に制限はなく、シリコン、ゲルマニウムなどの元素半導体、ガリウムヒ素、インジウムリンなどの化合物半導体といった各種半導体を用いることができる。基板２の一面側は、回路基板２０に対する実装面２ａとなっており、バンプ電極４，５及びパッシベーション膜６が配列されている。なお、基板２の形状は、長方形状に限られず、正方形状や台形状等であってもよい。
【００１９】
バンプ電極４，５は、基板２の実装面２ａに設けられた接続端子（不図示）上に形成されている。バンプ電極４は、基板２の一方の長辺に沿って千鳥状に配列されている。また、バンプ電極５は、基板２の他方の長辺に沿って一列に配列されている。パッシベーション膜６は、バンプ電極４とバンプ電極５との間の領域において、バンプ電極４，５の配列方向に沿って扁平な直方体形状に形成されている。
【００２０】
接続端子は、基板２が回路基板である場合には、配線導体と同時にパターン形成してもよく、銅箔等の金属箔において不要な部分をエッチング除去して形成してもよい。また、絶縁基板の上に接続端子の形状に合わせて無電解めっきで形成してもよい。一方、接続端子は、基板２が半導体基板である場合には、例えばアルミニウムによって構成される。この場合、接続端子の表面に、ニッケル、金、プラチナ等による貴金属めっきを行ってもよい。
【００２１】
バンプ電極４，５は、回路基板２０との接続に用いられる電極であり、例えばニッケルや金のバンプ、或いははんだボールによって形成されている。バンプ電極４，５は、はんだバンプ、銅バンプ、銅ピラー先端にはんだ又はスズ層が形成された構造のバンプ、金バンプ等によって形成してもよい。また、微細接続化への対応から、銅バンプや銅ピラー先端にはんだまたはスズ層が形成された構造のバンプを用いてもよい。なお、バンプ電極４，５の数、位置については、用途、使用目的に応じて適宜選択することができる。バンプ電極４，５の断面形状も、適宜選択可能である。
【００２２】
バンプ電極４，５の形成方法としては、エッチングやめっき等の汎用の方法を用いることができる。例えばバンプ電極４，５の形成箇所以外の導体部分を厚さ方向にハーフエッチングして突起部分を形成し、更に薄くなった導体部分の回路部分を残しつつ、他の部分をエッチング除去することによってバンプ電極４，５を形成することができる。また、基板２の実装面２ａ上に回路を形成した後に、接続端子の箇所だけめっきによって厚くする方法によりバンプ電極４，５を形成してもよい。
【００２３】
バンプ電極４，５の厚さＨｂは、特に制限はないが、例えば９〜１８μｍとなっている。なお、バンプ電極４，５の厚さＨｂは、上記のバンプ形成方法において調節することが可能であり、その厚さＨｂは、既存の膜厚測定装置を用いて測定することができる。また、バンプ電極４，５が配列された領域外にダミーバンプ（不図示）を更に形成してもよい。上記領域にダミーバンプを形成すると、チップ型電子部品１を実装する回路基板２０に対してチップ型電子部品１の姿勢を平行にした状態でフリップチップ実装し易くなる。これにより、実装の作業性を向上できる。
【００２４】
一方、パッシベーション膜６は、外部からの水分、酸素等の侵入を防止する保護膜であり、例えば窒化ケイ素、酸化ケイ素などを用いて、ＣＶＤ法、蒸着法、スパッタ法といった既知の製膜法によって形成されている。本実施形態では、パッシベーション膜６は、基板２のバンプ電極４，５間に長尺状に形成されているが、パッシベーション膜６は長尺形状に限られず、矩形のパッシベーション膜をバンプ電極４，５間に点在させるようにしてもよい。また、パッシベーション膜６は、バンプ電極４，５の配列位置によっては、バンプ電極４，５間ではなく、バンプ電極４，５よりも外側の領域に配置してもよい。
【００２５】
このパッシベーション膜６の厚さＨｐは、バンプ電極４，５の厚さＨｂに対して、Ｈｂ＞Ｈｐ≧（１／３）Ｈｂを満たしている。また、パッシベーション膜６の厚さＨｐは、例えばＨｂが９μｍのときは３μｍ以上、Ｈｂが１２μｍ以上のときは４μｍ以上、Ｈｂが１８μｍのときは６μｍ以上となっている。さらに、基板２との関係において、パッシベーション膜６の厚さＨｐは、バンプ電極４，５の厚さを除いたチップ型電子部品１の厚さが０．３ｍｍ以下となるように決定される。すなわち、パッシベーション膜６の厚さと基板２の厚さとの合計が０．３ｍｍ以下となるように決定される。この場合、基板２の厚さは０．３ｍｍ未満となるように設定される。なお、パッシベーション膜６の厚さＨｐは、上記のパッシベーション膜形成方法において調節することが可能であり、その厚さＨｐは、既存の膜厚測定装置を用いて測定することができる。
【００２６】
続いて、上述したチップ型電子部品１を用いた接続構造体について説明する。
【００２７】
図３は、本発明の一実施形態に係る接続構造体を示す模式的断面図である。同図に示すように、接続構造体３０は、異方導電性接着剤の硬化物１０を介してチップ型電子部品１と回路基板２０とをフリップチップ接続してなる構造体である。
【００２８】
回路基板２０は、例えば表面に電極２２を有するガラス基板２４である。ガラス基板２４としては、例えばコーニングガラス、ソーダガラス等を用いることができる。ガラス基板２４の形状としては、長方形を想定しているが、チップ型電子部品１の形状合わせて、正方形、台形等、適宜選択することができる。回路基板２０は、ガラス基板に限られず、通常の回路基板、フレキシブルプリント配線板、半導体チップ等を用いてもよい。回路基板の場合、ガラスエポキシ、ポリイミド、ポリエステル、セラミックなどの絶縁基板表面に形成された銅などの金属層の不要な箇所をエッチング除去して配線パターンを形成したもの、絶縁基板表面に銅めっきなどによって配線パターンを形成したもの、絶縁基板表面に導電性物質を印刷して配線パターンを形成したものなどを用いることができる。
【００２９】
電極２２は、チップ型電子部品１が備えるバンプ電極４，５の位置に対応させてガラス基板２４上に形成されている。電極２２としては、例えば酸化インジウム錫（ＩＴＯ）からなる透明電極用いることができる。透明電極としては、酸化インジウム亜鉛（ＩＺＯ）などを用いてもよい。透明電極の形成方法としては、スパッタリング法、エレクトロンビーム法等の公知の方法を用いることができる。また、電極２２として、アルミニウム、クロム、銀等からなる電極をガラス基板２４上に形成してもよい。
【００３０】
異方導電性接着剤は、熱または光により硬化する樹脂組成物１２と、導電性粒子１４とを含有する。樹脂組成物１２を構成する樹脂としては、例えば熱可塑性樹脂、熱硬化性樹脂、熱可塑性樹脂及び熱硬化性樹脂の混合系、光硬化性樹脂が用いられる。熱可塑性樹脂としては、スチレン樹脂系、ポリエステル樹脂系があり、熱硬化性樹脂としては、エポキシ樹脂系、シリコーン樹脂系が知られている。熱可塑性樹脂、熱硬化性樹脂を用いる場合は、通常、加熱加圧を必要とする。熱可塑性樹脂では樹脂を流動させ被着体との密着力を得るため、また熱硬化性樹脂では更に樹脂の硬化反応を行うためである。また、光硬化性樹脂を用いる場合は、低温での接続が求められる場合に有用である。光硬化性樹脂は、硬化に加熱を要しないことから、チップ型電子部品１とガラス基板２４との熱膨張係数の差に起因するチップ型電子部品１の反りが抑制されるので好ましい。
【００３１】
導電性粒子１４としては、例えばＡｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｐｄ、はんだ等の金属粒子、カーボン粒子が用いられる。また、導電性粒子１４は、Ｎｉ、Ｃｕ等の遷移金属類の表面をＡｕ、Ｐｄ等の貴金属類で被覆したものであってもよい。また、ガラス、セラミック、プラスチック等の非導電性粒子の表面を導電性物質で被覆する等の方法により、非導電性粒子表面に導通層を形成し、さらに最外層を貴金属類で構成したものや、熱溶融金属粒子を用いる場合、加熱加圧により変形性を有するので、接続時に電極との接触面積が増加し、信頼性を向上できる。
【００３２】
接続構造体３０は、以下の方法により得ることができる。すなわち、接続構造体３０は、チップ型電子部品１側のバンプ電極４，５と回路基板２０側の電極２２とを位置合わせし、バンプ電極４，５と電極２２との間に異方導電性接着剤を介在させた状態で、チップ型電子部品１と回路基板２０とを加圧しながら熱または光により異方導電性接着剤を硬化させ、異方導電性接着剤の硬化物１０とすることによって形成される。
【００３３】
このとき、チップ型電子部品１では、上述したように、基板２の実装面２ａにおいて、バンプ電極４，５が配列されていない領域に、Ｈｂ＞Ｈｐ≧（１／３）Ｈｂを満たす厚さのパッシベーション膜６が形成されている。また、パッシベーション膜６の厚さは、３μｍ以上となっている。したがって、接続構造体３０では、バンプ電極４，５が配列されている領域と配列されていない領域との間の異方導電性接着剤の体積差を抑えることができ、フリップチップ実装をする際の異方導電性接着剤の硬化収縮量の差による基板２の反りを抑制することができる。基板２の反りを抑制できることで、基板２の長辺に沿って配列されるバンプ電極４，５が電極２２から剥離することを回避でき、良好な接続状態を維持できる。なお、接続状態については、例えばバンプ電極４，５と電極２２との間の接続抵抗を測定することにより評価することができる。
【００３４】
また、チップ型電子部品１では、バンプ電極４，５間に異物が入り込みにくいため、実装時にパッシベーション膜６が異物によって損傷することも抑制できる。これにより、より確実に良好な接続を実現できる。このような薄型のチップ型電子部品１であっても、上記関係を満たす厚さのパッシベーション膜６をバンプ電極４，５間に設けることにより、基板２の反りを十分に抑制することができる。
【００３５】
図４は、比較例に係る接続構造体を示す模式的断面図である。同図に示すように、比較例に係る接続構造体１００は、バンプ電極４，５間にパッシベーション膜６を形成していない（或いはＨｐ＜（１／３）Ｈｂとなるパッシベーション膜が形成される）点で本実施形態に係る接続構造体３０と異なっている。この接続構造体１００では、接続構造体３０と比較して、バンプ電極４，５が配列されている領域と配列されていない領域とで、異方導電性接着剤の体積差が大きくなる。
【００３６】
したがって、接続構造体１００では、フリップチップ実装の際、バンプ電極４，５が配列されていない領域における異方導電性接着剤の硬化収縮量が、バンプ電極４，５が配列されている領域に比べ大きくなり、例えば回路基板２０側に向かって凸となるように基板２の反りが発生する。このため、バンプ電極４，５と電極２２とが乖離して接続不良が生じるおそれがある。したがって、本実施形態のように、Ｈｂ＞Ｈｐ≧（１／３）Ｈｂを満たす厚さのパッシベーション膜６を形成することが、基板の反りによる接続不良を抑える観点から有用である。
【符号の説明】
【００３７】
１…チップ型電子部品、２…基板、４，５…バンプ電極、６…パッシベーション膜、１０…異方導電性接着剤の硬化物、２０…回路基板、２２…電極、３０…接続構造体。
【図１】
2014053597.tif 000003
【図２】
2014053597.tif 000004
【図３】
2014053597.tif 000005
【図４】
2014053597.tif 000006