(57)【要約】【課題】チップサイズシュリンクと安定した書き換え特性とを両立できる半導体不揮発性メモリを提供する。【解決手段】半導体基板１０の表面に間隔をおいて設けられたソース側トンネルドレイン領域１２及びドレイン側トンネルドレイン領域１１と、ソース側トンネルドレイン領域１２とドレイン側トンネルドレイン領域１１との間で、ドレイン側トンネルドレイン領域１１と重なるよう設けられたセカンドトンネルドレイン領域１５と、セカンドトンネルドレイン領域１５の上に位置してセカンドトンネルドレイン領域１５のイオン注入用マスクとして機能するトンネル窓１４を有するフローティングゲート絶縁膜１３とを備える半導体不揮発性メモリとする。【選択図】図３
2014150241.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面に、間隔をおいて設けられたソース領域及びドレイン側トンネルドレイン領域と、
前記半導体基板の表面に、前記ソース領域と前記ドレイン側トンネルドレイン領域との間で、前記ドレイン側トンネルドレイン領域と重なるよう設けられたセカンドトンネルドレイン領域と、
前記セカンドトンネルドレイン領域の上に位置して前記セカンドトンネルドレイン領域を自己整合的に定めているトンネル窓を有する、前記半導体基板の上に設けられたフローティングゲート絶縁膜と、
前記トンネル窓において露出する前記半導体基板の上に設けられたトンネル絶縁膜と、
前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられたフローティングゲートと、
前記フローティングゲートの上に設けられたコントロールゲート絶縁膜と、
前記コントロールゲート絶縁膜の上に設けられたコントロールゲートと、
を備えることを特徴とする半導体不揮発性メモリ。
【請求項２】
前記トンネル窓の一部が、平面上、前記ドレイン側トンネルドレイン領域と重なっていることを特徴とする請求項１記載の半導体不揮発性メモリ。
【請求項３】
前記トンネル窓の全部が、平面上、前記ドレイン側トンネルドレイン領域と重なっておることを特徴とする請求項１記載の半導体不揮発性メモリ。
【請求項４】
前記セカンドトンネルドレイン領域の不純物濃度は前記ドレイン側トンネルドレイン領域の不純物濃度よりも高いことを特徴とする請求項１乃至３のいずれか１項に記載の半導体不揮発性メモリ。
【請求項５】
半導体基板と、
前記半導体基板の表面に、間隔をおいて設けられたソース領域及びドレイン領域と、
前記ドレイン領域と前記ソース領域の間に設けられた、前記ドレイン領域と直接に接して重なりを有するセカンドトンネルドレイン領域と、
前記セカンドトンネルドレイン領域の上に位置して前記セカンドトンネルドレイン領域を自己整合的に定めているトンネル窓を有する、前記半導体基板の上に設けられたフローティングゲート絶縁膜と、
前記トンネル窓において露出する前記半導体基板の上に設けられたトンネル絶縁膜と、
前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられたフローティングゲートと、
前記フローティングゲートの上に設けられたコントロールゲート絶縁膜と、
前記コントロールゲート絶縁膜の上に設けられたコントロールゲートと、
を備え、
前記ソース領域および前記ドレイン領域は、共に前記フローティングゲートに対し、自己整合的に設けられていることを特徴とする半導体不揮発性メモリ。
【請求項６】
半導体基板を用意する工程と、
用意された前記半導体基板の表面にドレイン側トンネルドレイン領域を形成する工程と、
前記ドレイン側トンネルドレイン領域の表面および前記半導体基板の表面にフローティングゲート絶縁膜を形成する工程と、
前記フローティングゲート絶縁膜のうち、前記ドレイン側トンネルドレイン領域と前記半導体基板のチャネル領域との境目の上に位置している部分に、前記境目が露出するようにトンネル窓を形成する工程と、
前記トンネル窓をマスクとして不純物を導入し、前記トンネル窓の下の前記半導体基板の表面にセカンドトンネルドレイン領域を形成する工程と、
前記セカンドトンネルドレイン領域の表面にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜および前記チャネル領域の上の前記フローティングゲート絶縁膜の上にフローティングゲートを設ける工程と、
前記フローティングゲートの周囲にコントロールゲート絶縁膜を形成する工程と、
前記コントロールゲート絶縁膜を介して、前記フローティングゲートの上にコントロールゲートを設ける工程と、
前記コントロールゲートをマスクとして、前記コントロールゲートの両側にドレイン領域およびソース領域を形成する工程と、
を有する半導体不揮発性メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的書き換え可能な半導体不揮発性メモリに関する。
【背景技術】
【０００２】
従来の半導体不揮発性メモリについて図５を用いて説明する。図５は従来の半導体不揮発性メモリの製造工程別断面図である。ここで、図中左半分は、マスク合わせの基準になるアライメントキーが配置されるアライメントキー領域を示す。図中右半分は、半導体不揮発性メモリが配置されるメモリ領域を示す。
【０００３】
まず、図５の（Ａ）に示すように、半導体基板３１の上に酸化膜３２が形成され、その後、酸化膜３２の上に窒化膜３３が形成される。次に、図５の（Ｂ）に示すように、リソグラフィー法及びエッチング法により、酸化膜３２及び窒化膜３３はパターニングされ、所望の形状となる。次に、図５の（Ｃ）に示すように、パターニングされた窒化膜３３をマスクとして、半導体基板３１を熱酸化し、ＬＯＣＯＳ（Local  Oxidation  of  Silicon）酸化膜３４が形成される。次に、図５の（Ｄ）に示すように、窒化膜３３が除去される。このとき、アライメントキー領域では、酸化膜３２とＬＯＣＯＳ３４との段差を利用するアライメントキーが形成される。また、メモリ領域では、半導体不揮発性メモリにおけるフローティングゲートの下のアクティブ領域が形成される。なお、酸化膜３２はＬＯＣＯＳ酸化膜３４の形成後に、新たに、形成されることもある。
【０００４】
次に、図５の（Ｅ）に示すように、アライメントキーを用いたマスク合わせの後、半導体不揮発性メモリのドレイン領域３５が半導体基板３１の表面に形成される。次に、図５の（Ｆ）に示すように、アライメントキーを用いたマスク合わせの後、半導体不揮発性メモリのトンネル窓３６が酸化膜３２に形成される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４０６５４号公報（図３〜図４）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術では、ドレイン領域３５及びトンネル窓３６はそれぞれアライメントキーを用いて位置が決定され形成されるので、ドレイン領域３５とトンネル窓３６との配置関係はアライメントキーを介する間接的な関係である。そのため、ドレイン領域３５とトンネル窓３６とのアライメントずれが発生する可能性がある。
【０００７】
ここで、半導体不揮発性メモリのチップサイズを縮めるには、ドレイン領域３５の平面的な面積を小さく形成することにより、チップサイズをシュリンクする。すると、トンネル窓３６に対するドレイン領域３５の食み出し量３７が少なくなるので、前述のアライメントずれにより、トンネル窓３６がドレイン領域３５から外れてしまう危険性が高くなる。トンネル窓３６の一部でもドレイン領域３５から外れると、フローティングゲートへの電荷の注入量やフローティングゲートからの電荷の引き抜き量が変わり、半導体不揮発性メモリの書き換え特性が不安定になってしまう。
【０００８】
本発明は、上記課題に鑑みてなされ、チップサイズのシュリンク（縮小）と安定した書き換え特性とが両立できる半導体不揮発性メモリを提供する。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、半導体基板の表面に、間隔をおいて設けられるソース領域及びドレイン側トンネルドレイン領域と、前記半導体基板の表面に、前記ソース領域と前記ドレイン側トンネルドレイン領域との間で、前記ドレイン側トンネルドレイン領域と重なるよう設けられるセカンドトンネルドレイン領域と、前記セカンドトンネルドレイン領域の上に位置して前記セカンドトンネルドレイン領域のイオン注入用マスクとして機能するトンネル窓を有し、前記半導体基板の上に設けられるフローティングゲート絶縁膜と、前記トンネル窓で露出する前記半導体基板の上に設けられるトンネル絶縁膜と、前記フローティングゲート絶縁膜及び前記トンネル絶縁膜の上に設けられるフローティングゲートと、前記フローティングゲートの上に設けられるコントロールゲート絶縁膜と、前記コントロールゲート絶縁膜の上に設けられるコントロールゲートと、を備えることを特徴とする半導体不揮発性メモリとする。
【発明の効果】
【００１０】
本発明によれば、アライメントずれにより、トンネル窓の一部もしくは全部がドレイン側トンネルドレイン領域から外れても、トンネル窓がセカンドトンネルドレイン領域のイオン注入用マスクとして機能するので、トンネル窓とセカンドトンネルドレイン領域とのアライメントずれは発生せず（セルフアラインあるいは自己整合的と言う）、トンネル窓はセカンドトンネルドレイン領域から外れない。
【００１１】
つまり、チップサイズのシュリンクのためにトンネル窓に対するドレイン側トンネルドレイン領域の食み出し量が少なく形成されても、トンネル窓はセカンドトンネルドレイン領域から外れることはないため、半導体不揮発性メモリの書き換特性が不安定になることはない。
【００１２】
よって、半導体不揮発性メモリは、チップサイズシュリンクおよび安定した書き換え特性と両立できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施例に係る半導体不揮発性メモリの製造工程別断面図である。
【図２】第１の実施例に係る半導体不揮発性メモリの製造工程別断面図である。
【図３】第１の実施例に係る半導体不揮発性メモリの製造工程別断面図である。
【図４】第１の実施例に係る半導体不揮発性メモリの断面図である。
【図５】従来の半導体不揮発性メモリの製造工程別断面図である。
【図６】第２の実施例に係る半導体不揮発性メモリの断面図である。
【図７】第３の実施例に係る半導体不揮発性メモリの断面図である。
【図８】第４の実施例に係る半導体不揮発性メモリの断面図である。
【図９】第５の実施例に係る半導体不揮発性メモリの断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る半導体不揮発性メモリの実施形態について、図面を参照して説明する。図１〜３は、第１の実施例に係る半導体不揮発性メモリの製造工程別断面図である。
【００１５】
まず、図１の（Ａ）に示すように、Ｐ型の半導体基板１０を用意する。続いて、図１の（Ｂ）に示すように、フォトリソグラフィ法及びイオン注入により、半導体基板１０の表面に、半導体不揮発性メモリのチャネル領域を挟む位置に、ドレイン側トンネルドレイン領域１１及びソース側トンネルドレイン領域１２を形成する。そして、図１の（Ｃ）に示すように、熱酸化あるいはＣＶＤ（Chemical Vapor Deposition）法により、半導体基板１０の上にフローティングゲート絶縁膜１３を成膜する。
【００１６】
次に、図２の（Ｄ）に示すように、フォトリソグラフィ法及びエッチングにより、フローティングゲート絶縁膜１３の一部を除去し、トンネル窓１４をフローティングゲート絶縁膜１３に形成する。この時、ドレイン側トンネルドレイン領域１１と半導体基板１０のチャネル領域との境目が、トンネル窓１４から露出している。こうしておいて、図２の（Ｅ）に示すように、トンネル窓１４をマスクとするイオン注入により、セカンドトンネルドレイン領域１５をセルフアラインとなるようトンネル窓１４の下の半導体基板１０の表面に形成する。この時、セカンドトンネルドレイン領域１５とドレイン側トンネルドレイン領域１１とは、重なっている。セカンドトンネルドレイン領域１５は、ドレイン側トンネルドレイン領域１１に比べ、高い不純物濃度を有するように形成することが好ましい。こうすることで、セカンドトンネルドレイン領域１５とドレイン側トンネルドレイン領域１１との重なり方がばらついても、セカンドトンネルドレイン領域１５の不純物濃度が支配的となり、電荷注入時のトンネル絶縁膜直下のセカンドトンネルドレイン領域に形成される空乏層の幅が均一となり、セカンドトンネルドレイン領域１５上のトンネル窓１４に形成されるトンネル絶縁膜を介して流れるトンネル電流のばらつきを抑えることが可能となる。この結果メモリセル間のばらつきを抑えることが可能となる。この後、図２の（Ｆ）に示すように、熱酸化やＣＶＤ法により、トンネル絶縁膜１６をトンネル窓１４で露出する半導体基板１０の上に成膜する。
【００１７】
さらに、図３の（Ｇ）に示すように、トンネル絶縁膜１６およびフローティングゲート絶縁膜１３を覆うフローティングゲート１７を設け、続いてフローティングゲート１７の周囲にコントロールゲート絶縁膜１８を設け、さらにコントロールゲート絶縁膜１８を介してフローティングゲート１７の上に重なるコントロールゲート１９を順次設ける。そして、図３の（Ｈ）に示すように、コントロールゲート１９をマスクとするイオン注入により、コントロールゲート１９のチャネル領域を挟む両側にドレイン領域２０及びソース領域２１を半導体基板１０の表面にそれぞれ形成する。
【００１８】
このように、半導体不揮発性メモリにおいて、図３の（Ｈ）に示すように、ソース領域２１及びドレイン領域２０は、半導体基板１０の表面に、間隔をおいて配置され、ソース側トンネルドレイン領域１２及びドレイン側トンネルドレイン領域１１は、半導体基板１０の表面に、間隔をおいて設けられる。ソース側トンネルドレイン領域１２及びドレイン側トンネルドレイン領域１１は、それぞれソース領域２１及びドレイン領域２０のチャネル領域側に接する。ソース側トンネルドレイン領域１２及びソース領域２１の両方が、半導体不揮発性メモリのソース領域となっている。セカンドトンネルドレイン領域１５は、半導体基板１０の表面であって、ドレイン側トンネルドレイン領域１１のチャネル領域側に、ドレイン側トンネルドレイン領域１１と少なくとも一部が重なるよう設けられる。フローティングゲート絶縁膜１３は、セカンドトンネルドレイン領域１５の上に位置しており、セカンドトンネルドレイン領域１５のイオン注入用マスクとして機能するトンネル窓１４を有し、半導体基板１０の上に設けられる。トンネル絶縁膜１６は、トンネル窓１４で露出する半導体基板１０の上に設けられる。フローティングゲート１７は、フローティングゲート絶縁膜１３及びトンネル絶縁膜１６の上に設けられる。コントロールゲート絶縁膜１８は、フローティングゲート１７の上に設けられる。コントロールゲート１９は、コントロールゲート絶縁膜１８の上に設けられる。
【００１９】
ここで、コントロールゲート１９の電圧とドレイン領域２０の電圧との電圧差が、例えば、約１５ボルトになるように制御する。すると、コントロールゲート１９と容量結合するフローティングゲート１７とセカンドトンネルドレイン領域１５との間で、トンネル電流が流れる。このトンネル電流により、トンネル窓１４のトンネル絶縁膜１６を介し、電荷がフローティングゲート１７へ注入される書き込み、および電荷がフローティングゲート１７から引き抜かれる消去を行うことになる。こうしてフローティングゲート１７の電荷量が変化すると、フローティングゲート１７は半導体不揮発性メモリのチャネル領域の上に存在し、その電位を決定するので、見かけ上チャネル領域のコンダクタンスが変化し、半導体不揮発性メモリの閾値電圧が変化することになる。
【００２０】
フローティングゲート１７は、その周囲から電気的に絶縁されているので、その内部に電荷を長時間に渡って蓄えることができる。つまり、半導体不揮発性メモリの閾値電圧は、長時間に渡って維持される。従って、半導体不揮発性メモリは、閾値電圧（の大小）を情報として不揮発性で記憶することができる。
【００２１】
なお、上記の説明では、トンネル窓１４の一部が、平面上、ドレイン側トンネルドレイン領域１１と重なっていた。しかし、図４に示すように、トンネル窓１４の全部が、平面上、ドレイン側トンネルドレイン領域１１ａと重なっても良い。
【００２２】
上記の記載において、ドレイン側トンネルドレイン領域１１は、トンネル電流に寄与することにより、その名を付した。一方、ソース側トンネルドレイン領域１２は、トンネル電流には寄与しないが、ドレイン側トンネルドレイン領域１１と同じイオン注入用マスクを用いて形成されることにより、その名を付している。なお、本発明は、ドレイン側トンネルドレイン領域１１とソース側トンネルドレイン領域１２とが同じイオン注入用マスクを用いて形成される半導体不揮発性メモリに、限定されるものではない。
【００２３】
また、実施例では半導体不揮発性メモリのソース領域はソース側トンネルドレイン領域１２及びソース領域２１の両方から構成されているが、ソース領域２１を適宜省くことが可能である。この場合ソース側トンネルドレイン領域１２に配線接続のためのコンタクト領域を直接設ければ良く、実施は容易である。
【００２４】
他方ソース側トンネルドレイン領域１２を省くことも可能であるが、若干の工夫が必要であり、第２の実施例として以下で説明する。
【００２５】
図６は第２の実施例であり、ひとつの拡散領域によりソース領域２３が形成された半導体不揮発メモリを示している。本実施例ではソース領域２３はドレイン領域２０と同時に形成する。このためにはフローティングゲート１７の端に接するようにソース領域２３を形成する必要がある。本実施例ではフローティングデートとコントロールゲートを重ねて一度にエッチングすることで、ソース側にフローティングデートとコントロールゲートの垂直な断面が出るようにしている。このようにしておけば、ソース領域２３をフローティングデートおよびコントロールゲートにセルフアラインに形成することが可能となる。こうすることでチャネル長に沿う方向の半導体不揮発メモリの長さを縮めることが可能となり、セルの面積を少なくできるという効果を有する。その他の部分については図３の（Ｈ）と同じ構成を有している。
【００２６】
図７は第３の実施例であり、コントロールゲート１９がフローティングゲート１７をドレイン側とソース側の両方で覆う形状になっているが、フローティングゲート１７とセルフアラインにソース領域２２が形成された半導体不揮発メモリを示している。この形状とするにはソース領域２２はドレイン側トンネルドレイン領域１１とは同時に形成することはできず、フローティングゲート１７を形成した後で、ソース領域２２を個別に形成する必要がある。こうすることで、第１の実施例においてはソース側トンネルドレイン領域１２とフローティングゲート電極１７とが確実に重なるように位置ずれを見込む必要が生じるが、本実施例においてはフローティングゲート１７とセルフアラインにソース領域２２が形成されるので、位置ずれを見込む必要は生じない。その他の部分については図３の（Ｈ）と同じ構成を有している。
【００２７】
図８は第４の実施例であり、ソース領域２３だけでなくドレイン領域２０もフローティングゲート１７およびコントロールゲート１９の端に接してセルフアラインに形成された半導体不揮発メモリを示している。本実施例においては、トンネル絶縁膜１６を形成するためのトンネル窓１４の淵となるドレイン側のフローティングゲート１７のチャネル長方向の長さＬFGDを許される範囲で十分に小さくすることで、ドレイン領域２０とセカンドトンネルドレイン領域１５とを接近させることが可能となる。しかし、フローティングゲートのドレイン側の端部がひさし状にせり出しているので、通常はドレイン領域２０とセカンドトンネルドレイン領域１５とは直接に接触しない。そこで、ドレイン側トンネルドレイン領域１１をドレイン領域２０とセカンドトンネルドレイン領域１５とが確実につながるように配置してある。このような構成とすることで、チャネル長に沿う方向の半導体不揮発メモリの長さをさらに縮めることが可能となり、セルの面積を少なくできるという効果を奏する。
【００２８】
一方、ドレイン領域２０あるいはセカンドトンネルドレイン領域１５を形成する際の不純物をイオン注入により拡散する場合の条件によっては、ドレイン領域２０とセカンドトンネルドレイン領域１５とは直接に接触し、重なりを有することでドレイン側トンネルドレイン領域１１を省くことが可能となる。この状態を示したのが図９である。
【００２９】
図９は第５の実施例であり、図８に示した第４の実施例と比べると、ドレイン領域２０とセカンドトンネルドレイン領域１５とが直接に接しており、重なりを有しているので、ドレイン側トンネルドレイン領域１１を有していない。ドレイン側トンネルドレイン領域１１を有していなくても、ドレイン領域２０とセカンドトンネルドレイン領域１５とを直接に接触させるための方法として、例えば、これらの不純物領域を形成する際のイオン注入において注入時の仰角を小さくした斜めイオン注入を用いることが可能である。斜めイオン注入では半導体基板の表面に沿う横方向の拡散長が大きくなるので、ドレイン領域２０とセカンドトンネルドレイン領域１５とを直接に接触させることが可能となる。このような構造とすることで、半導体不揮発メモリのチャネル長方向の大きさを一層縮小することが可能となり、高集積の不揮発性メモリを含む半導体装置を構成する場合に有利となる。その他の部分に関しては図８に示した第４の実施例と同じ構成としてある。
【符号の説明】
【００３０】
１０  半導体基板
１１  ドレイン側トンネルドレイン領域
１２  ソース側トンネルドレイン領域
１３  フローティングゲート絶縁膜
１４  トンネル窓
１５  セカンドトンネルドレイン領域
１６  トンネル絶縁膜
１７  フローティングゲート
１８  コントロールゲート絶縁膜
１９  コントロールゲート
２０  ドレイン領域
２１、２２、２３  ソース領域
【図１】
2014150241.tif 000003
【図２】
2014150241.tif 000004
【図３】
2014150241.tif 000005
【図４】
2014150241.tif 000006
【図５】
2014150241.tif 000007
【図６】
2014150241.tif 000008
【図７】
2014150241.tif 000009
【図８】
2014150241.tif 000010
【図９】
2014150241.tif 000011