(57)【要約】【課題】トランジスタの微細化を達成し、電界緩和がなされた、酸化物半導体を用いた半導体装置を提供することを課題の一とする。【解決手段】ゲート電極の線幅を微細化し、ソース電極層とドレイン電極層の間隔を短縮する。ゲート電極をマスクとして自己整合的に希ガスを添加し、チャネル形成領域に接する低抵抗領域を酸化物半導体層に設けることができるため、ゲート電極の幅、即ちゲート配線の線幅を小さく加工しても位置精度よく低抵抗領域を設けることができ、トランジスタの微細化を実現できる。【選択図】図１
2014225684.tif 000002
【特許請求の範囲】
【請求項１】
基板上に酸化物半導体膜を形成する工程と、
前記酸化物半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜上に、前記酸化物半導体膜と重なるようにゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記酸化物半導体膜の一部に自己整合的にＨｅを添加する工程と、を有し、
前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを有することを特徴とする半導体装置の作製方法。
【請求項２】
請求項１において、
前記酸化物半導体層は、実質的に真性な半導体領域を有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は２において、
前記ゲート電極は、１μｍ未満の幅を有する領域を含むことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタで構成された回路を有する半導体装置およびその作製方法に関する。例え
ば、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や
、パワーデバイスや、メモリを部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いトランジスタを構成する技術が注目されている。トランジスタはＩＣや電気光学装置の
ような電子デバイスに広く応用されている。
【０００４】
また、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用す
る技術が注目されている。例えば酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用い
る技術が特許文献１および特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トランジスタの動作の高速化、トランジスタを有する半導体装置の低消費電力化や低製造
コスト化などを達成するためには、トランジスタの微細化は必須である。
【０００７】
そこで、開示する発明の一態様は、良好な電気特性を維持しつつ、微細化を達成した、酸
化物半導体を用いた半導体装置を提供することを課題の一とする。
【０００８】
トランジスタを微細化すると、トランジスタそのものが有する寄生容量を減らせるため、
高速駆動が可能となる。
【０００９】
トランジスタの微細化に伴い、回路の集積化、または高速化が行われると、トランジスタ
にかかる電界も増大することになる。トランジスタにおいては、特にドレイン端に電界が
集中しやすく、電界緩和のなされたトランジスタ構造とすることが好ましい。
【００１０】
そこで、開示する発明の一態様は、微細化を達成し、電界緩和がなされた、酸化物半導体
を用いた半導体装置を提供することも課題の一とする。
【００１１】
トランジスタを用いたアクティブマトリクス型の表示装置において、単位面積当たりの画
素数を多くすることで表示画像を高品質なものとすることが望まれているが、画像表示領
域を占める配線や電極等の比率が高まってしまい、開口率が低下してしまう。
【００１２】
そこで、開示する発明の一態様は、トランジスタを微細化することにより、単位面積当た
りの開口率を向上でき、より明るい画像表示を可能とすることも課題の一とする。
【００１３】
また、パワーデバイスを作製するにあたり、電界緩和がなされたデバイス構造を実現する
ことのできる半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１４】
トランジスタがオフ状態での電流はリーク電流と呼ばれ、半導体装置の全ての回路に関わ
るため、消費電力の増大の要因となる。そこで、酸化物半導体層を用いてトランジスタを
作製し、半導体装置の低消費電力化を実現する。また、酸化物半導体層を用いたトランジ
スタのリーク電流は少ないため、表示装置において、画素にトランジスタとともに設けら
れていた画素容量部も小さく設計でき、開口率を向上させた明るい画像表示が可能な装置
を実現できる。
【００１５】
トランジスタを微細化するために、ゲート電極の線幅を微細化し、ソース電極層とドレイ
ン電極層の間隔（基板の厚さ方向の断面におけるソース電極層とドレイン電極層の距離）
を短縮することによって、トランジスタの高速駆動を実現する。酸化物半導体層には、ゲ
ート電極とゲート絶縁層を介して重なるチャネル形成領域に接して低抵抗領域（ｎ−領域
とも呼ぶ）を設けることによって、ドレイン端への電界集中を緩和する構造とする。
【００１６】
酸化物半導体層の低抵抗領域は、酸化物半導体層に希ガス元素（Ａｒ、Ｘｅ、Ｋｒ、Ｎｅ
、Ｈｅ）を添加することで形成する。希ガス元素の添加は、イオン注入装置、イオンドー
ピング装置、プラズマ処理装置、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐ
ｌａｓｍａ）型エッチング装置などを用いて行う。なお、ＩＣＰ型エッチング装置は、誘
導結合プラズマを用いたエッチング装置である。コイルのインダクタンスを低下させるた
めにコイルを分割したマルチスパイラル方式のＩＣＰエッチング装置や、くし形コイルを
円状の平板に配置したスポーク形のＩＣＰエッチング装置を用いることができる。また、
ＩＣＰ型エッチング装置に限定されず、ＲＩＥエッチング装置、例えば、平行平板型エッ
チング装置、ＥＣＲエッチング装置、マグネトロン型エッチング装置を用いることができ
る。
【００１７】
本明細書で開示する本発明の一態様は、絶縁表面上に酸化物半導体層と、酸化物半導体層
上にゲート絶縁層と、ゲート絶縁層上にゲート電極とを有し、酸化物半導体層は、ゲート
絶縁層を介してゲート電極と重なるチャネル形成領域と、該チャネル形成領域と接してチ
ャネル形成領域よりも高濃度の希ガスを含む低抵抗領域を有する半導体装置である。
【００１８】
上記構成とすることでソース電極層からドレイン電極層に流れる電流経路は、少なくとも
ソース電極層、ソース電極層と接する酸化物半導体層の領域、チャネル形成領域、低抵抗
領域、ドレイン電極層と接する酸化物半導体層の領域、ドレイン電極層となり、ドレイン
端への電界集中を緩和する構造となる。
【００１９】
上記構成は、上記課題の少なくとも一つを解決する。
【００２０】
例えば、ｉ型化または実質的にｉ型化された酸化物半導体をチャネル領域に用いたトラン
ジスタを用いてパワーデバイスを作製すると、酸化物半導体のうち、ゲート電極及びドレ
イン電極層の両方と重なっていない領域は、流れる電流は限りなく低くなる。ドレイン電
極層に印加する電圧が高くなると、トンネル効果などに起因するゲートリークが問題とな
る。そこで、ゲート電極と重なっていない領域に希ガスを添加し、ドリフト層となる低抵
抗領域（ｎ−領域）を形成することができる。低抵抗領域（ｎ−領域）を設けることによ
って、電界緩和がなされたデバイス構造を実現する。
【００２１】
なお、トランジスタは、回路の動作条件等によってソースとドレインが変わることがある
。例えば、液晶表示装置の画素電極と接続されるトランジスタにおいては、液晶材料の劣
化を防ぐため、一定周期で電圧の極性を反転させる反転駆動を行っていることにより、ソ
ースとドレインが変わる。
【００２２】
そこで、さらに低抵抗領域の形成と同じ工程でチャネル形成領域を挟むように２つ目の低
抵抗領域を形成してもよく、チャネル形成領域と接してチャネル形成領域よりも高濃度の
希ガスを含む第２の低抵抗領域を有し、該第２の低抵抗領域と低抵抗領域の間にチャネル
形成領域が挟まれる構造とする。この場合、ソース電極層からドレイン電極層に流れる電
流経路は、少なくともソース電極層、ソース電極層と接する酸化物半導体層の領域、第２
の低抵抗領域、チャネル形成領域、低抵抗領域、ドレイン電極層と接する酸化物半導体層
の領域、ドレイン電極層となり、動作条件等によってソースとドレインが変わったとして
もドレイン端への電界集中を緩和する構造とすることができる。
【００２３】
また、上記構成を得るための作製方法も本発明の一つであり、その構成は、絶縁表面上に
酸化物半導体層を形成し、酸化物半導体層上に一部接するソース電極層及びドレイン電極
層を形成し、酸化物半導体層、ソース電極層、及びドレイン電極層上に接する絶縁層を形
成し、絶縁層上に前記酸化物半導体層と重なるゲート電極を形成し、ゲート電極、ソース
電極層、及びドレイン電極層をマスクとして自己整合的に前記絶縁層を介して前記酸化物
半導体層の一部に希ガスを添加することを特徴とする半導体装置の作製方法である。
【００２４】
また、酸化物半導体層の形成よりも前にソース電極層及びドレイン電極層を形成する作製
方法としてもよく、その構成は、絶縁表面上にソース電極層及びドレイン電極層を形成し
、ソース電極層及びドレイン電極層上に一部接する酸化物半導体層を形成し、酸化物半導
体層、ソース電極層、及びドレイン電極層上に接する絶縁層を形成し、絶縁層上に酸化物
半導体層と重なるゲート電極を形成し、ゲート電極をマスクとして自己整合的に絶縁層を
介して酸化物半導体層の一部に希ガスを添加することを特徴とする半導体装置の作製方法
である。
【００２５】
また、希ガスを添加する前に酸化物半導体層を露出させる作製方法としてもよく、その構
成は、絶縁表面上に酸化物半導体層を形成し、酸化物半導体層上に一部接するソース電極
層及びドレイン電極層を形成し、酸化物半導体層、ソース電極層、及びドレイン電極層上
に接する絶縁層を形成し、絶縁層上に酸化物半導体層と重なるゲート電極を形成し、絶縁
層を選択的にエッチングして酸化物半導体層の一部を露出させ、露出している酸化物半導
体層の一部に希ガスを添加することを特徴とする半導体装置の作製方法である。
【００２６】
なお、酸化物半導体層の一部を露出させて希ガスを添加する場合には、プラズマ処理装置
、ＩＣＰ型エッチング装置などを用いるプラズマ処理によって酸化物半導体層の露出表面
から５ｎｍ程度の領域に対してチャネル形成領域よりも高濃度の希ガスを添加することが
できる。
【００２７】
ゲート電極と酸化物半導体層の間に設けられる絶縁層は、ゲート絶縁層として機能し、酸
化物半導体層と接する。さらに酸化物半導体層は、下地絶縁層と接する構造とすることに
よって、酸化物半導体層をゲート絶縁層と、下地絶縁層とで挟むことができる。なお、下
地絶縁層はスパッタ法で形成することが好ましい。下地絶縁層をスパッタ法で形成するこ
とにより、酸化物半導体層及びゲート絶縁層もスパッタ法で形成することができるため、
同じスパッタ装置を用いて作製することができる。
【００２８】
酸化物半導体層に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−
Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いること
ができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚ
ｎ）を有する酸化物、という意味であり、その化学量論比はとくに問わない。また、Ｉｎ
とＧａとＺｎ以外の元素を含んでもよい。
【００２９】
酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる場合は、希ガスを添
加する前に４００℃以上の加熱処理を行ってもよい。４００℃以上基板の歪み点未満の加
熱処理により、酸化物半導体に含まれる水素濃度が十分に低減されて高純度化された酸化
物半導体層を用いることによりトランジスタのオフ電流を下げることができる。
【００３０】
酸化物半導体層は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主
成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とし、又
は真性型としたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水
等の不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近
づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）を真性フェル
ミ準位（Ｅｉ）と同じレベルにまですることができる。
【００３１】
例えば、チャネル幅（Ｗ）が１×１０４μｍでチャネル長が３μｍのトランジスタであ
っても、室温において、オフ電流が１０−１３Ａ以下であり、Ｓ値が０．１Ｖ／ｄｅｃａ
ｄｅ（ゲート絶縁層膜厚１００ｎｍ）であることが可能である。さらにトランジスタは、
チャネル幅（ｗ）１μｍあたりの電流値が１００ａＡ／μｍ以下、好ましくは１０ｚＡ／
μｍ（ゼプトアンペア）以下、更に好ましくは１ｚＡ／μｍ以下とすることが好ましい。
【００３２】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、トランジスタの動作を良好なものとすることができる。また、高純度化され
た酸化物半導体層を有するトランジスタは、光劣化によるトランジスタ特性の変動も少な
い。
【００３３】
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分
、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、且つ、不
純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である
酸素を供給することにより高純度化及び電気的にｉ型（真性）化された酸化物半導体であ
る。
【００３４】
４００℃以上基板の歪み点未満の加熱処理により酸化物半導体に含まれる水素濃度を十分
に低減して高純度化された酸化物半導体層に対して、ゲート電極をマスクとして自己整合
的に希ガス、代表的にはアルゴンを添加する。酸化物半導体層は、スパッタ成膜時にアル
ゴンガスを用いるため、成膜直後の膜中にアルゴンを微量に含む。成膜時に混入したアル
ゴンは、微量であり、真空下での４５０℃の熱処理を行ってもほとんど放出されず、ＴＤ
Ｓによってもほとんど検出されない。ゲート電極形成後にアルゴンを添加すれば、ゲート
電極と重なりアルゴンが添加されていないチャネル形成領域と、アルゴンが添加された低
抵抗領域とはアルゴンの濃度差を有する。
【００３５】
ゲート電極をマスクとして自己整合的に希ガスを添加し、チャネル形成領域に接する低抵
抗領域を酸化物半導体層に設けることができるため、ゲート電極の幅、即ちゲート配線の
線幅を小さく加工しても位置精度よく低抵抗領域を設けることができ、トランジスタの微
細化を実現できる。
【発明の効果】
【００３６】
本発明により、ゲート配線の線幅が１μｍよりも小さい線幅、例えば０．２５μｍや、０
．１３μｍの線幅のゲート配線を有するトランジスタを実現することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一態様を示す断面図である。
【図２】本発明の一態様を示す断面図である。
【図３】本発明の一態様を示す断面図である。
【図４】本発明の一態様を示す断面図である。
【図５】本発明の一態様を示す断面図である。
【図６】本発明の一態様を示す断面図である。
【図７】本発明の一態様を示す上面図及び断面図である。
【図８】本発明の一態様を示す回路図である。
【図９】本発明の一態様を示す回路図である。
【図１０】電子機器の一例を示す図。
【図１１】プラズマ照射時間と抵抗の関係を示すグラフである。
【発明を実施するための形態】
【００３８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００３９】
（実施の形態１）
本実施の形態では、絶縁層を介して希ガスを自己整合的に添加した低抵抗領域を有するト
ランジスタの作製例の一つを以下に説明する。
【００４０】
以下、図１（Ａ）乃至（Ｃ）を用い、基板１０１上にトランジスタ１１０を作製する工程
を説明する。図１（Ｃ）に示すトランジスタ１１０は、トップゲート構造のトランジスタ
である。
【００４１】
まず、絶縁表面を有する基板１０１上に下地絶縁層１０２を形成する。下地絶縁層１０２
は、基板１０１からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シ
リコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜に
よる積層構造により形成することができる。本実施の形態では、絶縁表面を有する基板１
０１としてガラス基板を用い、ガラス基板に接する下地絶縁層１０２として、酸化シリコ
ンをターゲット材とするスパッタ法により、膜厚１００ｎｍの酸化シリコン膜を形成する
。
【００４２】
また、メモリなどの集積回路を形成する場合には、絶縁表面を有する基板１０１としてシ
リコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウ
ムなどの化合物半導体基板、ＳＯＩ基板を用いてもよく、下地絶縁層１０２を形成する前
に予め作製されたトランジスタを有するＳＯＩ基板を用いることが好ましい。
【００４３】
次いで、酸化物半導体膜を形成し、第１のフォトリソグラフィ工程により、酸化物半導体
層１０３を形成する。この段階での断面図が図１（Ａ）に相当する。本実施の形態では、
酸化物半導体膜として膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。酸化物半導体膜
をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、
例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲッ
トを用いてもよい。
【００４４】
次いで、酸化物半導体層に加熱処理を行う。この加熱処理によって酸化物半導体層の脱水
化または脱水素化を行うことができる。加熱処理の温度は、４００℃以上７５０℃以下、
または４００℃以上基板の歪み点未満とする。本実施の形態では、ＲＴＡ（Ｒａｐｉｄ  
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用い、窒素雰囲気下で６５０℃、６分の加熱処理
を行った後、大気に触れることなく、加熱処理装置の一つである電気炉に基板を導入し、
酸化物半導体層に対して乾燥空気雰囲気下４５０℃において１時間の加熱処理を行った後
、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。
【００４５】
次いで、スパッタ法により導電膜を形成した後、第２のフォトリソグラフィ工程により、
ソース電極層１０４ｂ及びドレイン電極層１０４ａを形成する。導電膜としては、例えば
、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を成分とする金属膜、また
は上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等を
用いることができる。本実施の形態では導電膜として１５０ｎｍのＴｉ膜を用いる。
【００４６】
次いで、ソース電極層１０４ｂまたはドレイン電極層１０４ａを覆い、且つ、酸化物半導
体層と一部接するゲート絶縁層１０５を形成する。ゲート絶縁層１０５は、窒化シリコン
膜、酸化ハフニウム膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜
から選ばれた一又は複数の膜による積層構造により形成することができる。本実施の形態
ではゲート絶縁層１０５としてスパッタ法による１００ｎｍの酸化シリコン膜を用いる。
【００４７】
次いで、ゲート絶縁層１０５上に、導電膜を形成する。導電膜としては、例えば、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を成分とする金属膜、または上述し
た元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等を用いるこ
とができる。導電膜を形成した後、第３のフォトリソグラフィ工程により、ゲート電極１
０６を形成する。本実施の形態では導電膜として１５０ｎｍのＷ膜を用いる。この段階で
の断面図が図１（Ｂ）に相当する。
【００４８】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。ゲート電極１０６の幅によって後に形成されるトラン
ジスタのチャネル長が決定される。なお、チャネル長が２５ｎｍ未満の露光を行う場合に
は、数ｎｍ〜数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏ
ｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う
。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラ
ンジスタのチャネル長を１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の
動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ること
ができる。
【００４９】
次いで、図１（Ｃ）に示すようにゲート電極１０６、ソース電極層１０４ｂ、及びドレイ
ン電極層１０４ａをマスクとして希ガスの添加を行い、自己整合的に第１の低抵抗領域１
０７ｄ、及び第２の低抵抗領域１０７ｅを形成する。本実施の形態では、イオンドーピン
グ装置を用いてアルゴンを条件（加速電圧１０ｋｅＶ、ドーズ量２×１０１５／ｃｍ２）
で添加する。なお、アルゴンの添加工程によるゲート電極１０６へのダメージを低減する
ために、ゲート電極形成時のレジストマスクをゲート電極上に残したままアルゴンの添加
を行ってもよく、その場合にはアルゴンの添加後にゲート電極上のレジストマスクの除去
を行う。
【００５０】
以上の工程で、ゲート絶縁層１０５を介してゲート電極１０６と重なるチャネル形成領域
１０７ｃを有し、チャネル長が１０ｎｍ以上１０００ｎｍ以下であるトランジスタ１１０
を作製できる。また、チャネル長が１０ｎｍ以上１０００ｎｍ以下のチャネル形成領域１
０７ｃに接して第１の低抵抗領域１０７ｄ及び第２の低抵抗領域１０７ｅが設けられ、ド
レイン端への電界集中が緩和されたトランジスタ１１０を作製できる。
【００５１】
なお、トランジスタ１１０のドレイン電極層１０４ａと接して重なる酸化物半導体層の第
１領域１０７ａは、チャネル形成領域１０７ｃと同程度のアルゴン濃度を有する。また、
ソース電極層１０４ｂと接して重なる酸化物半導体層の第２領域１０７ｂも、チャネル形
成領域１０７ｃと同程度のアルゴン濃度を有する。
【００５２】
また、図１（Ｃ）では、酸化物半導体層に２つの低抵抗領域、即ち第１の低抵抗領域１０
７ｄ、及び第２の低抵抗領域１０７ｅを設ける例を示したが特に限定されない。図２に図
１（Ｃ）とはゲート電極の形成位置が異なり、一つの低抵抗領域１１７ｄを有するトラン
ジスタ１２０の断面構造例を示す。
【００５３】
なお、ゲート電極の形成位置が異なる以外は、図１（Ｃ）に示すトランジスタ１１０と同
じ作製方法でトランジスタ１２０を作製することができるため、ここでは作製方法の説明
を省略し、図２においては図１と同じ箇所には同じ符号を用いる。
【００５４】
図２に示すトランジスタ１２０は、ゲート電極１１６がソース電極層１０４ｂとゲート絶
縁層１０５を介して一部重なる位置に形成されている例である。従って、第３のフォトリ
ソグラフィ工程での露光マスクを変更することによって、同一基板上にトランジスタ１１
０とトランジスタ１２０を工程の増加なく作製することもできる。
【００５５】
アルゴンの添加により低抵抗領域１１７ｄがチャネル形成領域１１７ｃに隣接して設けら
れており、チャネル形成領域１１７ｃよりも高濃度にアルゴンを含んでいる。チャネル形
成領域１１７ｃに接して低抵抗領域１１７ｄが設けられ、ドレイン端への電界集中が緩和
された構造をトランジスタ１２０は有している。なお、チャネル形成領域１１７ｃは、ゲ
ート絶縁層１０５を介してゲート電極１１６と重なる酸化物半導体層の一部であり、ドレ
イン電極層１０４ａと接して重なる酸化物半導体層の第１領域１１７ａと同程度のアルゴ
ン濃度を有する。
【００５６】
回路の動作条件等によってソースとドレインが変わるトランジスタには、トランジスタ１
１０の構造を用い、回路の動作条件等によってソースとドレインが変わらないトランジス
タにはトランジスタ１２０の構造を用い、適宜、実施者が回路に合わせて作製すればよい
。
【００５７】
例えば、回路の動作条件等によってソースとドレインが変わらないパワーデバイスを作製
する場合には、トランジスタ１２０の構造を用いる。
【００５８】
トランジスタ１２０の低抵抗領域１１７ｄはドリフト層と呼ぶことができ、希ガス、代表
的にはアルゴンを添加して所望のドナー密度とすることが望ましい。
【００５９】
ドレイン耐圧と活性層の最大許容電界強度から、ドリフト層のドナー密度を最適化する手
順を以下に示す。
【００６０】
パワーＭＯＳの一般的な使い方では、オフ時にドレイン−ソース間に高電圧がかかる。つ
まり、要求仕様として保証すべきドレイン−ソース間電圧Ｖｍｉｎがある。また、材料に
よって最大許容電界強度Ｅｂｒｅａｋが決まる。ここで、ドナー密度Ｎｄのドリフト層に
ドレイン電圧Ｖｄｓを印加することを考える。形成される空乏層幅をＷとすると、ポアソ
ンの式より、式（１）という関係式が成り立つ（ただし、チャネル長方向のドリフト層長
さはＷ以上と仮定）。
【００６１】
【数１】
2014225684.tif 000003
【００６２】
従って、Ｅｍａｘ＝Ｅｂｒｅａｋに達するときのＶｄｓがこのデバイスでのドレイン−ソ
ース間耐圧Ｖｂｒｅａｋを表すことになりうる。勿論、Ｖｍｉｎ＜Ｖｂｒｅａｋである必
要がある。なお、ＶｂｒｅａｋとＶｍｉｎの大小関係を式（２）に示す。
【００６３】
【数２】
2014225684.tif 000004
【００６４】
つまり、ドリフト層のドナー密度は以下の式（３）を満たす必要がある。
【００６５】
【数３】
2014225684.tif 000005
【００６６】
一方で、ドリフト層のドナー密度はオン抵抗にも影響する。パワーＭＯＳの一般的な使い
方では、オン時にＶｄｓ≒０なので、このときのドリフト層のキャリア密度ｎはＮｄにほ
ぼ等しい。従って、オン時のドリフト層の抵抗Ｒは以下の式（４）と表現できる（ただし
、ドリフト層長さはＷに等しいと仮定）。
【００６７】
【数４】
2014225684.tif 000006
【００６８】
式（１）、（４）より、ドナー密度が高いほど低抵抗になるので、結局のところ、ドリフ
ト層のドナー密度は式（３）を満たす範囲内でできるだけ高くすべきである。このように
、ドナー密度が決まれば、以下の手順によって、ドリフト層長さを決定できる。
【００６９】
まず、オフ状態において、長さｄのドリフト層にドレイン電圧Ｖｄｓが印加されている際
に、（ａ）形成される空乏層幅ＷがＷ＜ｄの場合と、（ｂ）空乏層がドリフト層全域に渡
って伸びきる場合を考える。ドレイン電圧Ｖｄｓとドリフト層の長さｄを同一にして比較
したとき、後者（ｂ）の方が活性層中の最大電界強度Ｅｍａｘが大きくなる、と考えられ
る。
【００７０】
Ｅｍａｘが上限を超えないようにドレイン電圧Ｖｄｓを加減した場合、前者（ａ）の方が
印加しうるＶｄｓの最大値が大きくなる、といえる。このことからドリフト層の長さｄが
満たすべき条件式が求まる。前者（ａ）の範囲では式（１）が成り立つので、ドレイン耐
圧Ｖｍｉｎと前段階で決めたドナー密度Ｎｄを用いて表すと、以下の式（５）と表現でき
る。
【００７１】
【数５】
2014225684.tif 000007
【００７２】
一方で、オン抵抗のことを考えると、ドリフト層の長さｄは短い方が望ましいので、結局
のところ、ドリフト層の長さｄは、式（５）を満たす範囲内でできるだけ短くすべき（つ
まりｄ≒Ｗで式（４）が近似で成り立つ）、といえる。
【００７３】
ドリフト層の長さｄは、ゲート電極１１６と、ドレイン電極層１０４ａの形成位置によっ
て決まる。よって、ドリフト層のドナー密度は、酸化物半導体の材料と、アルゴンの添加
量によって調節し、そのドナー密度に基づいてマスク設計を行い、ドリフト層の長さｄを
決定することが好ましい。
【００７４】
（実施の形態２）
本実施の形態では、実施の形態１と一部工程の異なるトランジスタ２１０の作製例を以下
に示す。以下、図３（Ａ）乃至（Ｃ）を用い、基板２０１上にトランジスタ２１０を作製
する工程を説明する。
【００７５】
まず、実施の形態１と同様に、絶縁表面を有する基板２０１上に下地絶縁層２０２を形成
する。
【００７６】
次いで、スパッタ法により導電膜を形成した後、第１のフォトリソグラフィ工程により、
ソース電極層２０４ｂまたはドレイン電極層２０４ａを形成する。導電膜としては、例え
ば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を成分とする金属膜、ま
たは上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等
を用いることができる。本実施の形態では導電膜として１５０ｎｍのＷ膜を用いる。
【００７７】
次いで、ソース電極層２０４ｂまたはドレイン電極層２０４ａ上に接する酸化物半導体膜
を形成し、第２のフォトリソグラフィ工程により、酸化物半導体層２０３を形成する。こ
の段階での断面図が図３（Ａ）に相当する。本実施の形態では、酸化物半導体膜として膜
厚１００ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。酸化物半導体膜をスパッタリング法で
作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜
を成膜する。
【００７８】
次いで、酸化物半導体層に加熱処理を行う。この加熱処理によって酸化物半導体層の脱水
化または脱水素化を行うことができる。加熱処理の温度は、４００℃以上７５０℃以下、
または４００℃以上基板の歪み点未満とする。ただし、ソース電極層２０４ｂまたはドレ
イン電極層２０４ａに用いる材料が耐えうる加熱処理とする。本実施の形態では、ＲＴＡ
装置を用い、窒素雰囲気下で６５０℃、６分の加熱処理を行った後、大気に触れることな
く、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して乾燥空気
雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の
再混入を防ぎ、酸化物半導体層を得る。本実施の形態では、ソース電極層２０４ｂまたは
ドレイン電極層２０４ａとしてＷ膜を用いているため、上記加熱処理に耐えうる。
【００７９】
次いで、酸化物半導体層を覆い、且つ、ソース電極層２０４ｂまたはドレイン電極層２０
４ａと一部接するゲート絶縁層２０５を形成する。ゲート絶縁層２０５は、窒化シリコン
膜、酸化シリコン膜、酸化ハフニウム膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜
から選ばれた一又は複数の膜による積層構造により形成することができる。本実施の形態
ではゲート絶縁層２０５としてスパッタ法による１００ｎｍの酸化シリコン膜を用いる。
【００８０】
次いで、ゲート絶縁層２０５上に、導電膜を形成する。導電膜としては、例えば、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を成分とする金属膜、または上述し
た元素の窒化物を成分とする合金膜か、上述した元素を組み合わせた合金膜等を用いるこ
とができる。導電膜を形成した後、第３のフォトリソグラフィ工程により、ゲート電極２
０６を形成する。本実施の形態では導電膜として２００ｎｍのＴｉ膜を用いる。この段階
での断面図が図３（Ｂ）に相当する。
【００８１】
次いで、図３（Ｃ）に示すようにゲート電極２０６をマスクとして希ガスの添加を行い、
自己整合的に第１の低抵抗領域２０７ａ、及び第２の低抵抗領域２０７ｂを形成する。本
実施の形態では、イオン注入装置を用いてアルゴンをイオン注入する。なお、アルゴンの
イオン注入工程によるゲート電極２０６へのダメージを低減するために、ゲート電極形成
時のレジストマスクをゲート電極上に残したままアルゴンのイオン注入を行ってもよく、
その場合にはアルゴンのイオン注入後にゲート電極上のレジストマスクの除去を行う。
【００８２】
以上の工程で、ゲート絶縁層２０５を介してゲート電極２０６と重なるチャネル形成領域
２０７ｃを有し、チャネル形成領域２０７ｃに接して第１の低抵抗領域２０７ａ、及び第
２の低抵抗領域２０７ｂが設けられ、ドレイン端への電界集中が緩和されたトランジスタ
２１０を作製できる。
【００８３】
また、図３（Ｃ）に示すトランジスタ２１０の構造に特に限定されず、例えば図４に示す
トランジスタ２２０の断面構造としてもよい。
【００８４】
図４に示すトランジスタ２２０は、ドレイン電極層２０４ａの下に第１の導電層２１４ａ
を有し、ソース電極層２０４ｂの下に第２の導電層２１４ｂを有している。そして、第１
の導電層２１４ａは、ドレイン電極層２０４ａの端面からチャネル長方向に伸長した領域
を有しており、第２の導電層２１４ｂは、ソース電極層２０４ｂの端面からチャネル長方
向に伸長した領域を有している。
【００８５】
図４に示すトランジスタ２２０は、ソース電極層２０４ｂの下またはドレイン電極層２０
４ａの下に導電層（第１の導電層２１４ａまたは第２の導電層２１４ｂ）が形成されてい
る以外は、図３（Ｃ）に示すトランジスタ２１０と同じ作製方法でトランジスタ２２０を
作製することができるため、ここでは作製方法の詳細な説明を省略し、図４においては図
３と同じ箇所には同じ符号を用いる。
【００８６】
第１の導電層２１４ａ及び第２の導電層２１４ｂは、ソース電極層２０４ｂ及びドレイン
電極層２０４ａを形成する前に形成することが好ましく、第１の導電層２１４ａ及び第２
の導電層２１４ｂは、同一の導電膜をパターニングすることで形成する。第１の導電層２
１４ａ及び第２の導電層２１４ｂの膜厚は、３ｎｍ以上３０ｎｍ以下、好ましくは５ｎｍ
以上１５ｎｍ以下とする。ただし、第１の導電層２１４ａ及び第２の導電層２１４ｂは、
ソース電極層２０４ｂ及びドレイン電極層２０４ａとエッチング選択比が確保される金属
材料を用いる。このような金属材料としては、例えば、窒化モリブデン、窒化チタン、酸
化インジウム酸化スズ合金等が挙げられる。
【００８７】
また、第１の導電層２１４ａにおける、ドレイン電極層２０４ａの端面よりチャネル長方
向に伸長した領域は、他の領域（ドレイン電極層２０４ａと第１の導電層２１４ａの積層
でなる領域）と比較して電極の厚さが小さい。つまり、電荷の流れに垂直な断面の面積が
小さくなっている。抵抗は断面積に反比例するから、第１の導電層２１４ａにおける、ド
レイン電極層２０４ａの端面よりチャネル長方向に伸長した領域は、他の領域と比較して
抵抗が高い、高抵抗領域（ＨＲＲ：Ｈｉｇｈ−Ｒｅｓｉｓｔａｎｃｅ  Ｒｅｇｉｏｎ）で
あるということができる。第２の導電層２１４ｂについても同様のことがいえる。
【００８８】
トランジスタ２２０は、金属からなる高抵抗領域を設けることによって、ソース電極層２
０４ｂとドレイン電極層２０４ａの間の電界を緩和することができる。
【００８９】
また、図５に図３（Ｃ）とはゲート電極の形成位置が異なり、２つの低抵抗領域２１７ａ
、２１７ｂを有するトランジスタ２００の断面構造例を示す。
【００９０】
なお、ゲート電極の形成位置が異なる以外は、図３（Ｃ）に示すトランジスタ２１０と同
じ作製方法でトランジスタ２００を作製することができるため、ここでは作製方法の説明
を省略し、図５においては図３と同じ箇所には同じ符号を用いる。
【００９１】
図５に示すトランジスタ２００は、ゲート電極２１６がソース電極層２０４ｂとゲート絶
縁層２０５を介して一部重なる位置に形成されている例である。従って、第３のフォトリ
ソグラフィ工程での露光マスクを変更することによって、同一基板上にトランジスタ２１
０とトランジスタ２００を工程の増加なく作製することもできる。
【００９２】
アルゴンの添加により低抵抗領域２１７ａがチャネル形成領域２１７ｃに隣接して設けら
れており、チャネル形成領域２１７ｃよりも高濃度にアルゴンを含んでいる。チャネル形
成領域２１７ｃに接して低抵抗領域２１７ａが設けられ、ドレイン端への電界集中が緩和
された構造をトランジスタ２００は有している。なお、チャネル形成領域２１７ｃは、ゲ
ート絶縁層２０５を介してゲート電極２１６と重なる酸化物半導体層の一部である。また
、ソース電極層２０４ｂと重なる低抵抗領域２１７ｂは、特に設けなくともよいが、自己
整合的にアルゴンを添加するプロセスとすると低抵抗領域２１７ａと同時に形成される。
【００９３】
回路の動作条件等によってソースとドレインが変わるトランジスタには、トランジスタ２
１０の構造を用い、回路の動作条件等によってソースとドレインが変わらないトランジス
タにはトランジスタ２００の構造を用い、適宜、実施者が回路に合わせて作製すればよい
。
【００９４】
例えば、回路の動作条件等によってソースとドレインが変わらないパワーデバイスを作製
する場合には、トランジスタ２００の構造を用いる。
【００９５】
トランジスタ２００の低抵抗領域２１７ａはドリフト層と呼ぶことができ、希ガス、代表
的にはアルゴンを添加して所望のドナー密度とすることが望ましい。また、チャネル長方
向のドリフト層の長さｄは、実施の形態１に示した手順によって決定すればよい。
【００９６】
なお、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【００９７】
（実施の形態３）
本実施の形態では、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体層を部分的に露出させ、ＩＣＰエッ
チング装置を用いて露出した領域にアルゴンガスを用いたプラズマ処理を行ってトランジ
スタを作製する一例を示す。
【００９８】
本実施の形態は、実施の形態１と一部工程及び材料の異なるトランジスタ１３０の作製例
を以下に示す。以下、図６（Ａ）乃至（Ｄ）を用い、基板１０１上にトランジスタ１３０
を作製する工程を説明する。なお、図６においては図１と同じ箇所には同じ符号を用いる
。
【００９９】
まず、実施の形態１と同様に、絶縁表面を有する基板１０１上に下地絶縁層１０２を形成
する。
【０１００】
次いで、酸化物半導体膜を形成し、第１のフォトリソグラフィ工程により、酸化物半導体
層１２３を形成する。この段階での断面図が図６（Ａ）に相当する。本実施の形態では、
酸化物半導体膜として膜厚５０ｎｍのＩｎ−Ｚｎ−Ｏ膜を用いる。酸化物半導体膜をスパ
ッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３
：ＺｎＯ＝１：２［ｍｏｌ数比］の酸化物ターゲットを用い、Ｉｎ−Ｚｎ−Ｏ膜を成膜す
る。
【０１０１】
次いで、酸化物半導体層に加熱処理を行う。加熱処理の温度は、２００℃以上６００℃以
下とする。本実施の形態では、電気炉を用い、乾燥空気雰囲気下で２００℃、１時間の加
熱処理を行う。
【０１０２】
次いで、実施の形態１と同様に、スパッタ法により導電膜を形成した後、第２のフォトリ
ソグラフィ工程により、ソース電極層１０４ｂまたはドレイン電極層１０４ａを形成する
。本実施の形態では導電膜として１５０ｎｍのＴｉ膜を用いる。
【０１０３】
次いで、必要があれば、ソース電極層１０４ｂまたはドレイン電極層１０４ａを形成した
後、露出しているＩｎ−Ｚｎ−Ｏ膜に対してＮ２Ｏプラズマ処理を行ってもよい。
【０１０４】
次いで、実施の形態１と同様に、ソース電極層１０４ｂまたはドレイン電極層１０４ａを
覆い、且つ、酸化物半導体層と一部接するゲート絶縁層１０５を形成する。本実施の形態
ではゲート絶縁層１０５としてスパッタ法による１００ｎｍの酸化シリコン膜を用いる。
【０１０５】
次いで、本実施の形態において２回目の加熱処理となる、窒素雰囲気下で２００℃以上３
５０℃以下の加熱を行う。本実施の形態では、２００℃、１時間の加熱処理を行う。
【０１０６】
次いで、ゲート絶縁層１０５上に、導電膜を形成する。導電膜を形成した後、第３のフォ
トリソグラフィ工程により、ゲート電極１０６を形成する。本実施の形態では導電膜とし
て１５０ｎｍのＷ膜を用いる。この段階での断面図が図６（Ｂ）に相当する。
【０１０７】
次いで、図６（Ｃ）に示すようにゲート電極１０６を覆う絶縁層１２８を形成する。本実
施の形態では絶縁層１２８としてスパッタ法による１００ｎｍの酸化シリコン膜を用いる
。
【０１０８】
次いで、第４のフォトリソグラフィ工程により、絶縁層１２８及びゲート絶縁層１０５を
選択的に除去して、酸化物半導体層の一部を露出させる開口を形成する。
【０１０９】
次いで、図６（Ｄ）に示すようにゲート電極１０６、ソース電極層１０４ｂ、及びドレイ
ン電極層１０４ａをマスクとしてＩＣＰエッチング装置を用いた希ガスのプラズマ処理を
行い、自己整合的に第１の低抵抗領域１２７ａ、及び第２の低抵抗領域１２７ｂを形成す
る。本実施の形態ではアルゴンガスを用いたプラズマ処理を行うため、露呈している酸化
物半導体層の表面から５ｎｍまでの範囲の領域にアルゴンが添加される。従って、第１の
低抵抗領域１２７ａ、及び第２の低抵抗領域１２７ｂは酸化物半導体層の表面近傍に形成
される。
【０１１０】
以上の工程で、ゲート絶縁層１０５を介してゲート電極１０６と重なるチャネル形成領域
を有し、チャネル形成領域に接して第１の低抵抗領域１２７ａ及び第２の低抵抗領域１２
７ｂが設けられ、ドレイン端への電界集中が緩和されたトランジスタ１３０を作製できる
。
【０１１１】
（実施の形態４）
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図７を用いて説
明する。図７は、トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基
板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの
平面図であり、図７（Ｂ）は、図７（Ａ）または図７（Ｃ）のＭ−Ｎにおける断面図に相
当する。
【０１１２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１１３】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図７（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ｃ）は、ＴＡＢ方
法により信号線駆動回路４００３を実装する例である。
【０１１４】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７（Ｂ）では、画素部４００２に含まれるトランジス
タ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示してい
る。トランジスタ４０１１は、下地絶縁層４０４１上に設けられ、酸化物半導体層と、酸
化物半導体層を覆うゲート絶縁層４０２０と、ゲート絶縁層４０２０上にゲート電極を有
している。トランジスタ４０１０、４０１１上には保護絶縁層４０４２、絶縁層４０２１
が設けられている。
【０１１５】
駆動回路用のトランジスタ４０１１及び画素用のトランジスタ４０１０は、実施の形態１
で示したゲート電極をマスクとして酸化物半導体層に希ガスを添加して自己整合的に形成
された２つの低抵抗領域を有するトランジスタ１１０を適用することができる。また、駆
動回路用のトランジスタ４０１１及び画素用のトランジスタ４０１０としては、実施の形
態２で示したトランジスタ２１０、２２０も用いることができる。また、駆動回路用のト
ランジスタ４０１１として実施の形態１で示したトランジスタ１２０も用いることができ
る。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジス
タである。
【０１１６】
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１１７】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラス
や、セラミックスなどを用いることができる。
【０１１８】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。
共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１
と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５
に含有させる。
【０１１９】
また、配向膜を用いないブルー相を示す液晶を用いてもよく、その場合には横電界方式と
するため、図７に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層
と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１２０】
なお、透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０１２１】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
【０１２２】
トランジスタ４０１１、４０１０上には、ゲート電極に接して保護絶縁層４０４２が形成
されている。保護絶縁層４０４２は実施の形態３で示した絶縁膜１２８と同様な材料及び
方法で形成すればよい。また、トランジスタの表面凹凸を低減するために、保護絶縁層４
０４２を平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっている。
【０１２３】
また、平坦化絶縁膜として機能する絶縁層４０２１としては、ポリイミド、アクリル、ベ
ンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成して
もよい。
【０１２４】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）を用いることができ、これらの塗布法での成膜の際にドクター
ナイフ、ロールコーター、カーテンコーター、ナイフコーター等も使用することができる
。
【０１２５】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【０１２６】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１２７】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びド
レイン電極と同じ導電膜で形成されている。
【０１２８】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０１２９】
また図７においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。
【０１３０】
（実施の形態５）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図８を参
照して説明する。ここでは、記憶装置の一例について説明する。なお、回路図においては
、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せて付す
場合がある。
【０１３１】
図８（Ａ−１）に示す半導体装置において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジ
スタ３００のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）と
トランジスタ３００のドレイン電極層とは、電気的に接続されている。また、第３の配線
（３ｒｄ  Ｌｉｎｅ）とトランジスタ３１０のソース電極層またはドレイン電極層の一方
とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ３１０のゲ
ート電極とは、電気的に接続されている。そして、トランジスタ３００のゲート電極と、
トランジスタ３１０のソース電極層またはドレイン電極層の他方は、容量素子３２０の電
極の一方と電気的に接続され、第５の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子３２０の電
極の他方は電気的に接続されている。
【０１３２】
トランジスタ３１０には、実施の形態１乃至３のいずれか一の酸化物半導体を用いたトラ
ンジスタが適用される。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さい
。このため、トランジスタ３１０をオフ状態とすることで、トランジスタ３００のゲート
電極の電位を極めて長時間にわたって保持することが可能である。そして、容量素子３２
０を有することにより、トランジスタ３００のゲート電極に与えられた電荷の保持が容易
になり、また、保持された情報の読み出しが容易になる。
【０１３３】
なお、トランジスタ３００については特に限定されない。情報の読み出し速度を向上させ
るという観点からは、例えば、単結晶シリコンウェハを用いたトランジスタや、ＳＯＩ基
板を用いたトランジスタなど、スイッチング速度の高いトランジスタを適用するのが好適
である。
【０１３４】
また、図８（Ｂ）に示すように、容量素子３２０を設けない構成とすることも可能である
。
【０１３５】
図８（Ａ−１）に示す半導体装置では、トランジスタ３００のゲート電極の電位が保持可
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
【０１３６】
はじめに、情報の書き込み動作および保持動作について説明する。まず、第４の配線の電
位を、トランジスタ３１０がオン状態となる電位にして、トランジスタ３１０をオン状態
とする。これにより、第３の配線の電位が、トランジスタ３００のゲート電極、および容
量素子３２０に与えられる。すなわち、トランジスタ３００のゲート電極には、所定の電
荷が与えられる（書き込み動作）。ここでは、異なる二つの電位を与える電荷（以下、低
電位を与える電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与え
られるものとする。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記
憶容量を向上させても良い。その後、第４の配線の電位を、トランジスタ３１０がオフ状
態となる電位にして、トランジスタ３１０をオフ状態とすることにより、トランジスタ３
００のゲート電極に与えられた電荷が保持される（保持動作）。
【０１３７】
トランジスタ３１０のオフ電流は極めて小さいため、トランジスタ３００のゲート電極の
電荷は長時間にわたって保持される。
【０１３８】
次に、情報の読み出し動作について説明する。第１の配線に所定の電位（定電位）を与え
た状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３００の
ゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トラ
ンジスタ３００をｎチャネル型とすると、トランジスタ３００のゲート電極にＱＨが与え
られている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３００のゲート電極にＱ
Ｌが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで
、見かけのしきい値電圧とは、トランジスタ３００を「オン状態」とするために必要な第
５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ
＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ３００のゲート電極に与えられた
電荷を判別できる。例えば、書き込みにおいて、ＱＨが与えられていた場合には、第５の
配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「オン状態」となる
。ＱＬが与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても
、トランジスタ３００は「オフ状態」のままである。このため、第２の配線の電位を見る
ことで、保持されている情報を読み出すことができる。
【０１３９】
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さない場合には、読み出しの対象ではないメモリセルの第
５の配線に対して、ゲート電極の状態にかかわらずトランジスタ３００が「オフ状態」と
なるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を与えればよい。または、ゲート電
極の状態にかかわらずトランジスタ３００が「オン状態」となるような電位、つまり、Ｖ
ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１４０】
次に、情報の書き換え動作について説明する。情報の書き換えは、上記情報の書き込みお
よび保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ３１０がオン状
態となる電位にして、トランジスタ３１０をオン状態とする。これにより、第３の配線の
電位（新たな情報に係る電位）が、トランジスタ３００のゲート電極および容量素子３２
０に与えられる。その後、第４の配線の電位を、トランジスタ３１０がオフ状態となる電
位にして、トランジスタ３１０をオフ状態とすることにより、トランジスタ３００のゲー
ト電極は、新たな情報に係る電荷が与えられた状態となる。
【０１４１】
このように、半導体装置は、再度の情報の書き込みによって直接的に情報を書き換えるこ
とが可能である。このためフラッシュメモリなどにおいて必要とされる高電圧を用いての
フローティングゲートからの電荷の引き抜きが不要であり、消去動作に起因する動作速度
の低下を抑制することができる。つまり、半導体装置の高速動作が実現される。
【０１４２】
なお、トランジスタ３１０のソース電極層またはドレイン電極層は、トランジスタ３００
のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフ
ローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。この
ため、図中、トランジスタ３１０のソース電極層またはドレイン電極層とトランジスタ３
００のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場合が
ある。トランジスタ３１０がオフの場合、当該フローティングゲート部ＦＧは絶縁体中に
埋設されたと見ることができ、フローティングゲート部ＦＧには電荷が保持される。酸化
物半導体を用いたトランジスタ３１０のオフ電流は、シリコン半導体などで形成されるト
ランジスタの１０万分の１以下であるため、トランジスタ３１０のリークによる、フロー
ティングゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、酸
化物半導体を用いたトランジスタ３１０により、電力の供給が無くても情報の保持が可能
な不揮発性の記憶装置を実現することが可能である。
【０１４３】
例えば、トランジスタ３１０の室温でのオフ電流が１０ｚＡ（なお、１ｚＡは１×１０−
２１Ａ）以下であり、容量素子３２０の容量値が１０ｆＦ程度である場合には、少なくと
も１０４秒以上のデータ保持が可能である。なお、当該保持時間が、トランジスタ特性や
容量値によって変動することはいうまでもない。
【０１４４】
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲ
ート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とされ
ていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解
消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味する
ものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去
の際に必要であった高電圧も不要である。
【０１４５】
図８（Ａ−１）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素
が抵抗および容量を含むものとして、図８（Ａ−２）のように考えることが可能である。
つまり、図８（Ａ−２）では、トランジスタ３００および容量素子３２０が、それぞれ、
抵抗および容量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、それぞ
れ、容量素子３２０の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子３２０を構成
する絶縁層による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トランジスタ
３００の抵抗値および容量値であり、抵抗値Ｒ２はトランジスタ３００がオン状態の時の
ゲート絶縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と、
ソース電極層またはドレイン電極層との間に形成される容量、及び、ゲート電極とチャネ
ル形成領域との間に形成される容量）の容量値に相当する。
【０１４６】
トランジスタ３１０がオフ状態にある場合のソース電極層とドレイン電極層の間の抵抗値
（実効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ３１０のゲートリークが十分に小
さい条件において、Ｒ１の値がＲＯＳの値以上、且つ、Ｒ２の値がＲＯＳの値以上を満た
す場合には、電荷の保持期間（情報の保持期間ということもできる）は、主としてトラン
ジスタ３１０のオフ電流によって決定されることになる。
【０１４７】
当該条件を満たさない場合には、トランジスタ３１０のオフ電流が十分に小さくとも、保
持期間を十分に確保することが困難になる。トランジスタ３１０のオフ電流以外のリーク
電流（例えば、ソース電極層とゲート電極の間において生じるリーク電流等）が大きいた
めである。このことから、本実施の形態において開示する半導体装置は、上述の関係を満
たすものであることが望ましいといえる。
【０１４８】
一方で、Ｃ１とＣ２の大小関係は、Ｃ１の値はＣ２の値以上である関係を満たすことが望
ましい。Ｃ１を大きくすることで、第５の配線によってフローティングゲート部ＦＧの電
位を制御する際（例えば、読み出しの際）に、第５の配線の電位の変動を低く抑えること
ができるためである。
【０１４９】
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、
Ｒ１およびＲ２は、トランジスタ３００のゲート絶縁層や容量素子３２０の絶縁層によっ
て制御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の材料や厚
さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
【０１５０】
以上示したように、半導体装置は、オフ状態でのソースとドレイン間のリーク電流（オフ
電流）が少ない書き込み用トランジスタ、該書き込み用トランジスタと異なる半導体材料
を用いた読み出し用トランジスタ及び容量素子を含む不揮発性のメモリセルを有している
。
【０１５１】
書き込み用トランジスタのオフ電流は、使用時の温度（例えば、２５℃）で１００ｚＡ以
下、好ましくは１０ｚＡ以下、さらに好ましくは、１ｚＡ以下である。通常のシリコン半
導体では、上述のように低いオフ電流を得ることは困難であるが、酸化物半導体を適切な
条件で加工して得られたトランジスタにおいては達成しうる。このため、書き込み用トラ
ンジスタとして、酸化物半導体層を用いたトランジスタを用いることが好ましい。
【０１５２】
メモリセルへの情報の書き込みは、書き込み用トランジスタをオン状態とすることにより
、書き込み用トランジスタのソース電極層またはドレイン電極層の一方と、容量素子の電
極の一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたフローティン
グゲート部ＦＧに電位を供給し、その後、書き込み用トランジスタをオフ状態とすること
により、フローティングゲート部ＦＧに所定量の電荷を保持させることで行う。ここで、
書き込み用トランジスタのオフ電流は極めて小さいため、フローティングゲート部ＦＧに
供給された電荷は長時間にわたって保持される。オフ電流が例えば実質的に０であれば、
従来のＤＲＡＭで必要とされたリフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低く（例えば、一ヶ月乃至一年に一度程度）することが可能となり、
半導体装置の消費電力を十分に低減することができる。
【０１５３】
また、メモリセルへの再度の情報の書き込みによって直接的に情報を書き換えることが可
能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、
消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速
動作が実現される。また、従来のフローティングゲート型トランジスタで書き込みや消去
の際に必要とされた高い電圧を必要としないため、半導体装置の消費電力をさらに低減す
ることができる。本実施の形態に係るメモリセルに印加される電圧（メモリセルの各端子
に同時に印加される電位の最大のものと最小のものの差）の最大値は、２段階（１ビット
）の情報を書き込む場合、一つのメモリセルにおいて、５Ｖ以下、好ましくは３Ｖ以下で
ある。
【０１５４】
半導体装置に配置されるメモリセルは、書き込み用トランジスタと、読み出し用トランジ
スタと、容量素子とを少なくとも含んでいればよく、また、容量素子の面積は小さくても
動作可能である。
【０１５５】
メモリセルにおいては、書き込み用トランジスタのスイッチング動作により情報の書き込
みがなされるため、書き換え耐性が極めて高い。例えば、メモリセルは、１×１０９回（
１０億回）以上の書き込み後であっても、電流−電圧特性に劣化が見られない。
【０１５６】
実施の形態１乃至３のいずれか一に示した酸化物半導体を用いたトランジスタは、微細化
を達成することができる。そして、このようなトランジスタを用いることにより、上述の
ような優れた記憶装置を、高度に集積化することができる。
【０１５７】
記憶装置を集積化する一例を図９（Ａ）及び図９（Ｂ）に示す。図９（Ａ）および図９（
Ｂ）は、図８（Ａ−１）に示す半導体装置（以下、メモリセル４００とも記載する。）を
複数用いて形成される半導体装置の回路図である。図９（Ａ）は、メモリセル４００が直
列に接続された、いわゆるＮＡＮＤ型の半導体装置の回路図であり、図９（Ｂ）は、メモ
リセル４００が並列に接続された、いわゆるＮＯＲ型の半導体装置の回路図である。
【０１５８】
図９（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、複数本
の第２信号線Ｓ２、複数本のワード線ＷＬ、複数のメモリセル４００を有する。図９（Ａ
）では、ソース線ＳＬおよびビット線ＢＬを１本ずつ有する構成となっているが、これに
限られることなく、ソース線ＳＬおよびビット線ＢＬを複数本有する構成としてもよい。
【０１５９】
各メモリセル４００において、トランジスタ３００のゲート電極と、トランジスタ３１０
のソース電極層またはドレイン電極層の一方と、容量素子３２０の電極の一方とは、電気
的に接続されている。また、第１信号線Ｓ１とトランジスタ３１０のソース電極層または
ドレイン電極層の他方とは、電気的に接続され、第２信号線Ｓ２と、トランジスタ３１０
のゲート電極とは、電気的に接続されている。そして、ワード線ＷＬと、容量素子３２０
の電極の他方は電気的に接続されている。
【０１６０】
また、メモリセル４００が有するトランジスタ３００のソース電極層は、隣接するメモリ
セル４００のトランジスタ３００のドレイン電極層と電気的に接続され、メモリセル４０
０が有するトランジスタ３００のドレイン電極層は、隣接するメモリセル４００のトラン
ジスタ３００のソース電極層と電気的に接続される。ただし、直列に接続された複数のメ
モリセルのうち、一方の端に設けられたメモリセル４００が有するトランジスタ３００の
ドレイン電極層は、ビット線と電気的に接続される。また、直列に接続された複数のメモ
リセルのうち、他方の端に設けられたメモリセル４００が有するトランジスタ３００のソ
ース電極層は、ソース線と電気的に接続される。
【０１６１】
図９（Ａ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。書
き込み動作は次のように行われる。書き込みを行う行の第２の信号線Ｓ２にトランジスタ
３１０がオン状態となる電位を与え、書き込みを行う行のトランジスタ３１０をオン状態
にする。これにより、指定した行のトランジスタ３００のゲート電極に第１の信号線Ｓ１
の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指定した
行のメモリセルにデータを書き込むことができる。
【０１６２】
また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬ
に、トランジスタ３００のゲート電極に与えられた電荷によらず、トランジスタ３００が
オン状態となるような電位を与え、読み出しを行う行以外のトランジスタ３００をオン状
態とする。それから、読み出しを行う行のワード線ＷＬに、トランジスタ３００のゲート
電極が有する電荷によって、トランジスタ３００のオン状態またはオフ状態が選択される
ような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線
ＢＬに接続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線
ＳＬ−ビット線ＢＬ間の複数のトランジスタ３００は、読み出しを行う行を除いてオン状
態となっているため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスは、読み出しを行
う行のトランジスタ３００の状態（オン状態またはオフ状態）によって決定される。読み
出しを行う行のトランジスタ３００のゲート電極が有する電荷によって、トランジスタの
コンダクタンスは異なるから、それに応じて、ビット線ＢＬの電位は異なる値をとること
になる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセ
ルから情報を読み出すことができる。
【０１６３】
図９（Ｂ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、第２信
号線Ｓ２、およびワード線ＷＬをそれぞれ複数本有し、複数のメモリセル４００を有する
。各トランジスタ３００のゲート電極と、トランジスタ３１０のソース電極層またはドレ
イン電極層の一方と、容量素子３２０の電極の一方とは、電気的に接続されている。また
、ソース線ＳＬとトランジスタ３００のソース電極層とは、電気的に接続され、ビット線
ＢＬとトランジスタ３００のドレイン電極層とは、電気的に接続されている。また、第１
信号線Ｓ１とトランジスタ３１０のソース電極層またはドレイン電極層の他方とは、電気
的に接続され、第２信号線Ｓ２と、トランジスタ３１０のゲート電極とは、電気的に接続
されている。そして、ワード線ＷＬと、容量素子３２０の電極の他方は電気的に接続され
ている。
【０１６４】
図９（Ｂ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。書
き込み動作は、上述の図９（Ａ）に示す半導体装置と同様の方法で行われる。読み出し動
作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬに、トランジスタ
３００のゲート電極に与えられた電荷によらず、トランジスタ３００がオフ状態となるよ
うな電位を与え、読み出しを行う行以外のトランジスタ３００をオフ状態とする。それか
ら、読み出しを行う行のワード線ＷＬに、トランジスタ３００のゲート電極が有する電荷
によって、トランジスタ３００のオン状態またはオフ状態が選択されるような電位（読み
出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＢＬに接続されて
いる読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビット線Ｂ
Ｌ間のコンダクタンスは、読み出しを行う行のトランジスタ３００の状態（オン状態また
はオフ状態）によって決定される。つまり、読み出しを行う行のトランジスタ３００のゲ
ート電極が有する電荷によって、ビット線ＢＬの電位は異なる値をとることになる。ビッ
ト線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情報を
読み出すことができる。
【０１６５】
なお、上記においては、各メモリセル４００に保持させる情報量を１ビットとしたが、本
実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ３００のゲート電極
に与える電位を３種類以上用意して、各メモリセル４００が保持する情報量を増加させて
も良い。例えば、トランジスタ３００のゲート電極にあたえる電位を４種類とする場合に
は、各メモリセルに２ビットの情報を保持させることができる。
【０１６６】
次に、図９に示す半導体装置などに用いることができる読み出し回路の一例について説明
する。
【０１６７】
メモリセルは、格納されるデータに応じて、異なる抵抗値を示す。具体的には、選択した
メモリセル４００のトランジスタ３００がオン状態の場合には低抵抗状態となり、選択し
たメモリセル４００のトランジスタ３００がオフ状態の場合には高抵抗状態となる。
【０１６８】
トランジスタとセンスアンプ回路を有する読み出し回路を用いることで、メモリセルから
データを読み出すことができる。また、読み出し回路は、プリチャージ回路を有しても良
い。
【０１６９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【０１７０】
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０１７１】
本実施の形態では、実施の形態１乃至３のいずれか一で述べられたドレイン端への電界集
中を緩和する構造を備えたトランジスタを搭載した電子機器の例について図１０を用いて
説明する。
【０１７２】
図１０（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパー
ソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード
３００４などによって構成されている。なお、実施の形態１に示す微細化が可能なトラン
ジスタを有し、トランジスタの占める面積が縮小され、開口率の高い表示装置をノート型
のパーソナルコンピュータは有している。また、実施の形態５に示す記憶装置をノート型
のパーソナルコンピュータに備えてもよい。
【０１７３】
図１０（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（
ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と
、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２
２がある。なお、実施の形態１に示す微細化が可能なトランジスタを有し、トランジスタ
の占める面積が縮小され、開口率の高い表示装置を携帯情報端末は有している。また、実
施の形態５に示す記憶装置を携帯情報端末に備えてもよい。
【０１７４】
図１０（Ｃ）は実施の形態２に示すドレイン端への電界集中を緩和する構造を備えたト
ランジスタを有し、信頼性の高い電子ペーパーを一部品として実装して作製した電子書籍
である。図１０（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
【０１７５】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１０（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１０（Ｃ）では表示部２７０７）に画像を表示することができる。
【０１７６】
また、図１０（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成
としてもよい。
【０１７７】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０１７８】
図１０（Ｄ）は、実施の形態１に示す微細化が可能なトランジスタを有し、トランジス
タの占める面積が縮小され、開口率の高い表示装置を一部品として実装して作製した携帯
電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０
１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインテ
ィングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えて
いる。また、筐体２８０１には、携帯型情報端末の充電を行う太陽電池セル２８１０、外
部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵
されている。
【０１７９】
また、表示パネル２８０２はタッチパネルを備えており、図１０（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。昇圧回路に
実施の形態２に示すドレイン端への電界集中を緩和する構造を備えたトランジスタを用い
て信頼性の向上を図ることができる。
【０１８０】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話
、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、
図１０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
【０１８１】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。記録媒体として、実施の形態５に示す半導体装置を用いることができる。実施の形態
５によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極め
て長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０１８２】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
【０１８３】
図１０（Ｅ）は実施の形態１に示す微細化が可能なトランジスタを有し、トランジスタ
の占める面積が縮小され、開口率の高い表示装置を一部品として実装して作製したデジタ
ルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ
３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
【０１８４】
本実施の形態は、実施の形態１乃至５のいずれか一と自由に組み合わせることができる。
【実施例１】
【０１８５】
以下の実験を行い、アルゴンガスを用いたプラズマ処理によって酸化物半導体層が低抵抗
化することを確認した。
【０１８６】
ガラス基板上に膜厚５０ｎｍのＩｎ−Ｚｎ−Ｏ膜を成膜した。成膜条件は、Ｉｎ２Ｏ３：
ＺｎＯ＝１：２［ｍｏｌ数比］の酸化物ターゲット（直径４インチ）を用い、アルゴンガ
ス流量１０．５ｓｃｃｍ、酸素流量４．５ｓｃｃｍ、基板温度３００℃、電力１００Ｗと
した。
【０１８７】
また、成膜後、Ｉｎ−Ｚｎ−Ｏ膜に対して、アルゴンガス流量１００ｓｃｃｍを流して１
．５Ｐａの圧力でコイル型の電極に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入して
プラズマを生成してアルゴンガスを用いたプラズマ処理を行った。なお、基板温度は７０
℃とし、基板側（試料ステージ）にも８０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、
実質的に負の自己バイアス電圧を印加する。
【０１８８】
Ｉｎ−Ｚｎ−Ｏ膜の成膜直後の抵抗率は、約２．９６Ω・ｃｍであったが、アルゴンプラ
ズマを２０秒照射することにより、抵抗率が約０．０１Ω・ｃｍにまで低抵抗化すること
が確認できた。また、４０秒、６０秒、８０秒、１００秒とプラズマ照射時間を長くした
が、全て約０．０１Ω・ｃｍの抵抗率となった。
【０１８９】
これらの実験結果を図１１に示す。図１１において、縦軸は抵抗率、横軸はアルゴンプラ
ズマ照射時間である。なお、Ｉｎ−Ｚｎ−Ｏ膜の成膜直後の抵抗率は、約２．９６Ω・ｃ
ｍであり、図１１のグラフには図示していない。
【符号の説明】
【０１９０】
１０１：基板
１０２：下地絶縁層
１０３：酸化物半導体層
１０４ａ：ドレイン電極層
１０４ｂ：ソース電極層
１０５：ゲート絶縁層
１０６：ゲート電極
１０７ａ：第１領域
１０７ｂ：第２領域
１０７ｃ：チャネル形成領域
１０７ｄ：第１の低抵抗領域
１０７ｅ：第２の低抵抗領域
１１０：トランジスタ
１１６：ゲート電極
１１７ｄ：低抵抗領域
１２０：トランジスタ
１２３：酸化物半導体層
１２７ａ：第１の低抵抗領域
１２７ｂ：第２の低抵抗領域
１２８：絶縁層
１３０：トランジスタ
２００    トランジスタ
２０１：基板
２０２：下地絶縁層
２０３：酸化物半導体層
２０４ａ：ドレイン電極層
２０４ｂ：ソース電極層
２０５：ゲート絶縁層
２０６：ゲート電極
２０７ａ：第１の低抵抗領域
２０７ｂ：第２の低抵抗領域
２０７ｃ：チャネル形成領域
２１０：トランジスタ
２１４ａ：第１の導電層
２１４ｂ：第２の導電層
２１７ａ    低抵抗領域
２１７ｂ    低抵抗領域
２１７ｃ    チャネル形成領域
２２０：トランジスタ
３００    トランジスタ
３１０    トランジスタ
３２０    容量素子
４００    メモリセル
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
２８００    筐体
２８０１    筐体
２８０２    表示パネル
２８０３    スピーカー
２８０４    マイクロフォン
２８０５    操作キー
２８０６    ポインティングデバイス
２８０７    カメラ用レンズ
２８０８    外部接続端子
２８１０    太陽電池セル
２８１１    外部メモリスロット
３００１    本体
３００２    筐体
３００３    表示部
３００４    キーボード
３０２１    本体
３０２２    スタイラス
３０２３    表示部
３０２４    操作ボタン
３０２５    外部インターフェイス
３０５１    本体
３０５３    接眼部
３０５４    操作スイッチ
３０５５    表示部（Ｂ）
３０５６    バッテリー
３０５７    表示部（Ａ）
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    ゲート絶縁層
４０２１    絶縁層
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４０４１    下地絶縁層
４０４２    保護絶縁層
【図１】
2014225684.tif 000008
【図２】
2014225684.tif 000009
【図３】
2014225684.tif 000010
【図４】
2014225684.tif 000011
【図５】
2014225684.tif 000012
【図６】
2014225684.tif 000013
【図７】
2014225684.tif 000014
【図８】
2014225684.tif 000015
【図９】
2014225684.tif 000016
【図１０】
2014225684.tif 000017
【図１１】
2014225684.tif 000018