(57)【要約】      （修正有）【課題】薄膜トランジスタを形成する工程と光電変換層を形成する工程を平行して行うことにより工程数の増加を抑え、スループットの高い半導体装置の作製方法を提供する。【解決手段】第１の基板１０１上に薄膜トランジスタ１０２を形成し、第２の基板１０８上に光電変換素子１１２を形成し、薄膜トランジスタ１０２と光電変換素子１１２とが内側になるように相対した第１の基板１０１と第２の基板１０８との間に導電性粒子１１８を狭持させることで、薄膜トランジスタと光電変換素子を電気的に接続させて半導体装置を作製する。【選択図】図１
2014064024.tif 000002
【特許請求の範囲】
【請求項１】
基板上の剥離層と、前記剥離層上の絶縁膜と、前記絶縁膜上のトランジスタと、を用意し、
剥離しようとする領域の一部分に外部から圧力を加える処理を行うことで、前記剥離層と前記絶縁膜との密着性を低下させた後、前記剥離層から前記トランジスタを剥離することを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板上の剥離層と、前記剥離層上の絶縁膜と、前記絶縁膜上のトランジスタと、を用意する第１の工程と、
第２の基板上に光電変換素子を形成する第２の工程と、
前記トランジスタと前記光電変換素子とが内側になるように相対させた前記第１の基板と前記第２の基板との間に接着剤を挟持させる第３の工程と、
剥離しようとする領域の一部分に外部から圧力を加える処理を行うことで、前記剥離層と前記絶縁膜との密着性を低下させた後、前記剥離層から前記トランジスタを剥離する第４の工程と、
前記トランジスタを第３の基板に貼り合わせる第５の工程と、を有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記圧力を加える処理を行うことで、前記絶縁膜と前記剥離層との界面の一部分、または前記剥離層の一部分に損傷を与えることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１または請求項２において、
前記圧力を加える処理は、スクライバー装置によって行うことを特徴とする半導体装置の作製方法。
【請求項５】
第１の基板上の剥離層と、前記剥離層上の絶縁膜と、前記絶縁膜上のトランジスタと、を用意する第１の工程と、
第２の基板上に光電変換素子を形成する第２の工程と、
前記トランジスタと前記光電変換素子とが内側になるように相対させた前記第１の基板と前記第２の基板との間に接着剤を挟持させる第３の工程と、
前記剥離層と前記絶縁膜との密着性を部分的に低下させた後、前記剥離層から前記トランジスタを剥離する第４の工程と、
前記トランジスタを第３の基板に貼り合わせる第５の工程と、を有し、
前記トランジスタは半導体膜を有し、
前記第３の基板上には遮光性を有する膜が配置されており、前記遮光性を有する膜が前記半導体膜と重なる領域を有することを特徴とする半導体装置の作製方法。
【請求項６】
第１の基板上の剥離層と、前記剥離層上の絶縁膜と、前記絶縁膜上のトランジスタと、を用意する第１の工程と、
第２の基板上に光電変換素子を形成する第２の工程と、
前記トランジスタと前記光電変換素子とが内側になるように相対させた前記第１の基板と前記第２の基板との間に接着剤を挟持させることで、前記トランジスタと前記光電変換素子とを電気的に接続させる第３の工程と、
前記剥離層と前記絶縁膜との密着性を部分的に低下させた後、前記剥離層から前記トランジスタを剥離する第４の工程と、
前記トランジスタを第３の基板に貼り合わせる第５の工程と、を有することを特徴とする半導体装置の作製方法。
【請求項７】
基板上の剥離層と、前記剥離層上の絶縁膜と、前記絶縁膜上のトランジスタと、を用意し、
前記絶縁膜は、前記剥離層の表面を酸化させて酸化物膜を形成するように形成され、
前記剥離層と前記絶縁膜との密着性を部分的に低下させた後、前記剥離層から前記トランジスタを剥離することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、
前記剥離層の表面に前記酸化物膜を形成した後、加熱処理を行うことによって前記酸化物膜の結晶性を変化させることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。特に光センサを搭載した半導体装置
に関する。
【背景技術】
【０００２】
光センサは、光のセンシングによりスイッチのオン、オフを制御したり、携帯電話等の
バックライトの照度を制御したりするのに使用される。さらには、ファクシミリ、複写機
、ビデオカメラ、デジタルスチルカメラ等で、映像もしくは画像を電気信号に変換するた
めのセンサとして広い分野で使用されている。
【０００３】
光センサは、光電変換層に光が照射されることで光電荷が発生し、電流となり、照射さ
れた光の光量に応じた出力をすることで、光を電気信号に変換する。各光電変換層におけ
るわずかな光電荷の差を信号として表すことが困難な場合は、光電荷を増幅する回路（以
下、増幅回路と示す。）を用いて、そのわずかな差が明確になるよう出力信号を増幅する
必要がある。
【０００４】
増幅回路を備えた光センサを作製する場合は、図１１（Ａ）及び（Ｂ）に示すように、
まず基板１１０１上に増幅回路を構成する素子として薄膜トランジスタ１１０２を形成す
る。その次に、薄膜トランジスタのソース電極またはドレイン電極と接続するように、光
電変換素子１１０６のカソード電極１１０３を積層する。その後、カソード電極１１０３
上にシリコン層１１０４、アノード電極１１０５を形成し、光センサを形成するのが一般
的である（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２６５２８３号公報  （第１３図参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来は、図１１のように、基板１１０１上に薄膜トランジスタ１１０２を形成後、光電
変換素子１１０６を形成することで、増幅回路を構成する素子（以下、単に「増幅素子」
とも言う）を備える光センサを作製していた。従って、光センサを完成させるまでに時間
がかかり、スループットが悪かった。
【０００７】
加えて、薄膜トランジスタ１１０２の上に積層させて光電変換素子１１０６を形成する
ため、光電変換素子１１０６は薄膜トランジスタの凹凸の影響を受ける。従って薄膜トラ
ンジスタの凹凸がない部分に光電変換素子を設けようとすると受光面積が減少してしまい
、光の検出能力が低下するという問題があった。そこで、光の検出能力を高めることが求
められていた。
【０００８】
また、増幅回路を薄膜トランジスタで形成する場合は、基板に制約があった。例えばシ
リコンを用いて半導体膜を形成する場合、シリコンの結晶化や活性化のために、比較的高
い温度、例えば５００℃以上の加熱工程が必要とされる。このため、基板は耐熱性を持つ
ガラス基板や石英基板に限定される。従って、光センサの部品容積、及び重量が増大して
しまうという問題が生じていた。
【０００９】
また、ガラス基板や石英基板には可撓性がないため、曲面に光センサを実装できず、光
センサは平坦な部分にしか設置できなかった。
【００１０】
以上より、本発明は、第１として、半導体装置の作製工程の短縮化や光検出能力の増大
を課題とする。第２として、所望の基板上に作製された半導体装置及びその作製方法、薄
型で軽量な半導体装置を実現することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の特徴の一つは、第１の基板上に薄膜トランジスタを形成し、第２の基板上に光
電変換素子を形成する。そして、第１の基板と第２の基板で薄膜トランジスタと光電変換
素子を挟むようにして、薄膜トランジスタと光電変換素子の電気的接続をとることで、光
センサを有する半導体装置を作製する。また、第１の基板上の薄膜トランジスタは、光電
変換素子の出力を増幅する回路を構成することを特徴とする。
【００１２】
さらに、上記のように薄膜トランジスタと光電変換素子の電気的接続をした後に、光電
変換素子と薄膜トランジスタが第２の基板に保持された状態で、薄膜トランジスタより第
１の基板を剥離する。
【００１３】
第１の基板を剥離した状態で半導体装置を被実装体に実装しても良い。若しくは、新た
に第３の基板として樹脂基板やプリント基板等の可撓性基板を、第１の基板が剥離された
半導体装置に貼り合わせてから、半導体装置を被実装体に実装しても良い。
【００１４】
上記第１の基板として、耐熱性を有する基板、代表的には、ガラス基板や石英基板等を
用いると、増幅回路の薄膜トランジスタを高温で作製できるため、電気特性の良い薄膜ト
ランジスタを得ることができる。しかし、耐熱性がないプラスチック基板又は有機樹脂部
材からなる基板であっても、増幅回路として機能する薄膜トランジスタが作製できるので
あれば、第１の基板としてプラスチック基板又は有機樹脂部材からなる基板を用いても問
題ない。
【００１５】
上記第２の基板の材料としては、ガラス、石英、プラスチック又は有機樹脂部材がある
。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレ
ート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイ
ド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニ
レンオキサイド、ポリサルフォン、ポリイミド、またはポリフタールアミドからなるプラ
スチック基板が挙げられる。また、有機樹脂で形成される部材、代表的にはＩＣチップが
封止されたパッケージの表面を基板とすることも可能である。また、第２の基板の表面は
平面である必要はなく、凹凸面又は曲面であってもよい。
【００１６】
本発明で作製される半導体装置は、増幅回路を構成する素子が形成される第１の基板側
からの光をセンシングしても良いし、光電変換素子が形成される第２の基板側からの光を
センシングしても良い。但し第１の基板側からの光を受光する場合は、第１の基板を透光
性にすることはもちろんのこと、光電変換層に到達するまでに光が通過する層は透光性の
高い材料で形成する必要がある。また、第２の基板側から光を受光する場合は、第２の基
板及びカソード電極を透光性の高い材料で形成する。
【００１７】
本発明における光電変換素子は、フォトダイオードとして、アノード電極とカソード電
極の間に光電変換層を挟んだショットキー型、ＰＩＮ型もしくはＰＮ型のダイオード、ま
たはアバランシェダイオード等を用いることができる。
【００１８】
本発明により作製される半導体装置は、光センサ、光電変換素子又は太陽電池素子を有
する。本発明において、半導体装置とは、非晶質半導体膜を活性層に有する半導体素子又
は結晶質半導体膜を活性層に有する半導体素子を含む半導体装置であって、具体的には、
光センサ素子、光電変換装置、太陽電池等を有する半導体装置である。
【発明の効果】
【００１９】
本発明は、薄膜トランジスタを第１の基板上に形成している一方で、光電変換素子を第
２の基板上に形成し、これら第１の基板及び第２の基板を対向させ、それら基板の間にあ
る薄膜トランジスタと光電変換素子との電気的接続をとることで光センサを有する半導体
装置を作製する。そのため、従来のように薄膜トランジスタが形成されるのを待って、光
電変換素子を形成しなくとも良いので、作製時間の短縮化を図ることが可能となる。
【００２０】
また、薄膜トランジスタと光電変換素子との電気的接続をとった後に基板を剥離できる
ため、より軽量で薄い半導体装置が得られる。基板を剥離した後にプラスチック基板等の
可撓性基板を貼り合わせれば、耐衝撃性が向上し、曲げ、ねじれにも耐えうる可撓性を有
する半導体装置が実現できる。可撓性を有する半導体装置は、実装されるものを選ばない
ため、凹凸面や曲面への実装が可能となる。
【００２１】
本発明の半導体装置は、薄膜トランジスタと光電変換素子をそれぞれ独立に形成した後
に、それらを電気的に接続して作製される。従って、薄膜トランジスタに起因する凹凸や
その他設計上の制限を受けずに光電変換素子を形成できるため、受光面積の広い光電変換
素子を増幅回路上に設けることができる。よって、光の検出能力が高い半導体装置を実現
することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１を示す図。
【図２】本発明の実施の形態２を示す図。
【図３】本発明の実施例１を示す図。
【図４】本発明の実施例２を示す図。
【図５】本発明の実施例３を示す図。
【図６】本発明の実施例４を示す図。
【図７】本発明の実施例５を示す図。
【図８】本発明の実施例６を示す図。
【図９】本発明の半導体装置の実装方法を示す図。
【図１０】本発明の半導体装置を携帯電話に搭載した図。
【図１１】本発明の従来例を示す図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
【００２４】
一方の基板には光電変換素子、他方の基板には増幅回路を構成する素子を形成し、光電
変換素子と増幅素子を電気的に接続させる形態を図１を用いて説明する。
【００２５】
まず、図１（Ａ）の第１の基板１０１上に増幅素子又は増幅回路を形成する。ここでは
増幅素子の代表例として薄膜トランジスタ１０２を形成する。図１（Ａ）ではトップゲイ
ト型薄膜トランジスタを用いて説明するが、ボトムゲイト型薄膜トランジスタを用いても
良い。
【００２６】
薄膜トランジスタ１０２は、半導体層１０３、ゲート絶縁膜１０４、ゲート電極１０５
、層間絶縁膜１０６、ソース電極またはドレイン電極１０７で構成されている。
【００２７】
また、図１（Ｂ）に示すように、第１の基板とは別に、第２の基板１０８上には、カソ
ード電極１０９、シリコン層１１０、アノード電極１１１で構成される光電変換素子１１
２を形成する。しかし、光電変換素子の構成は本形態に限られず、光を信号として出力す
る機能を有すればどのような構成であっても良い。
【００２８】
次に、薄膜トランジスタと光電変換素子とが内側になるよう第１の基板と第２の基板と
を対向させて、薄膜トランジスタと光電変換素子とを電気的に接続させる。この電気的接
続は、光電変換素子の出力を薄膜トランジスタで増幅させるために行うものである。電気
的な接続方法としては、薄膜トランジスタと光電変換素子の間に導電性材料を挟持させる
。また、接着剤の機能を有する導電性材料を用いれば、電気的に薄膜トランジスタと光電
変換素子を接続させると同時に、基板同士の貼り合わせも行うことができる。具体的な接
続方法として、ここでは２つの方法を下記に示す。
【００２９】
一つは、導電性を有する接着剤を用いた接続方法である。図１（Ｃ）にこの方法で作製
した半導体装置を示す。導電性を有する接着剤は、一般的に導電性粒子が分散された樹脂
材料であり、これは膜厚方向にしか電気的接続をとらず、面方向の電気的接続はとらない
という性質を有する。導電性を有する接着剤として異方性導電接着剤があり、具体的には
異方性導電フィルムまたは異方性導電ペーストがある。本形態では異方性導電ペーストを
用いる。薄膜トランジスタ１０２に異方性導電ペースト１１３を塗布した後に、光電変換
素子１１２と薄膜トランジスタ１０２が内側になるように、第１の基板１０１と第２の基
板１０８を貼り合わせる。勿論、異方性導電ペースト１１３を光電変換素子１１２に塗布
してから、第２の基板１０８と第１の基板１０１を貼り合わせても良い。
【００３０】
異方性導電ペースト１１３で貼り合わせた場合は、アノード電極１１１とソース電極ま
たはドレイン電極１０７のみを導電性粒子１１８により電気的に接続させることができる
とともに、第１の基板と第２の基板とを接着させることができる。以上の工程により、光
センサを有する半導体装置を作製できる。
【００３１】
もう一つの方法としては、金属層を用いた接続方法で、その一例として、図１（Ｄ）の
ように半田１１５を用いる方法がある。半田の場合は、半田と合金を作ることのできる金
属、つまり半田と濡れ性のある金属（以下、濡れ性金属と言う）を介して、薄膜トランジ
スタと光電変換素子を接続させる。従って、薄膜トランジスタ１０２では、ソース電極ま
たはドレイン電極１０７を濡れ性金属を用いて形成するか、ソース電極またはドレイン電
極１０７の表面に濡れ性金属膜を形成する。また、光電変換素子では、絶縁膜１１７を形
成し、絶縁膜１１７に形成したコンタクトホールに電極１１４を濡れ性金属を用いて形成
する。
【００３２】
その他、アノード電極１１１を濡れ性金属で形成したり、アノード電極１１１の表面の
みを濡れ性金属で形成したりして、電極１１４を形成せずにアノード電極１１１と半田を
直接接続する方法もある。
【００３３】
そして、ソース電極またはドレイン電極１０７と電極１１４を半田リフロー処理等で半
田付けすることで、薄膜トランジスタと光電変換素子とを電気的に接続させる。次に、封
止材１１６を用いて半田１１５以外の部分を封止して、第１の基板と第２の基板とを接着
させる。半田リフロー処理は２５０度程度の温度をかけて行うため、第１の基板及び第２
の基板としては、この温度に耐えうる耐熱性があるものでなければならない。例えば、ガ
ラス基板や石英基板、耐熱性プラスチック基板が好ましい。
【００３４】
上述した２つの方法では、薄膜トランジスタと光電変換素子との間に、導電性と接着機
能を有する材料を挟持させて、第１の基板と第２の基板とを貼り合わせた。しかし、薄膜
トランジスタと光電変換素子との間に挟持されるものは、必ずしも導電性と接着機能を有
する必要はなく、少なくとも導電性を有すれば良い。導電性のみを有する材料を挟持する
場合は、半導体装置の側面に接着剤を塗布する等の何らかの手段を用いて、両基板を貼り
合わせると良い。
【００３５】
以上のように、第１の基板上には増幅素子または増幅回路を構成する薄膜トランジスタ
を形成し、第２の基板上には光電変換素子を形成する。これにより、薄膜トランジスタを
形成する工程と光電変換素子を形成する工程の２つの工程を独立に平行して行うことがで
きる。従って、本発明は短時間で効率よく半導体装置を作製することができる。
【００３６】
また、薄膜トランジスタが形成された時点または光電変換素子が形成された時点で、各
素子の性能を確認し、確認した上で両素子を電気的に接続させ半導体装置を完成させるこ
とができる。従って、欠陥品が作製される割合を抑えることができ、歩留まりを改善する
ことができる。
【００３７】
また、光電変換素子を薄膜トランジスタとは別に形成できるため、薄膜トランジスタに
よる凹凸等の設計上の制限を受けずに受光面を広くとることができる。よって、光電変換
素子の光の検出能力を高めることが可能となる。
（実施の形態２）
【００３８】
本形態では、実施の形態１で作製した半導体装置から第１の基板を剥離する方法を、図
２を用いて説明する。図２において、図１と同一の部分は同じ符号を付し、説明を省略す
る。
【００３９】
まず、第１の基板１０１上に図１（Ａ）で説明した薄膜トランジスタ１０２を形成する
前に、第１の基板上に剥離層２０１を形成する。そして、剥離層２０１上に薄膜トランジ
スタ１０２を形成する。
【００４０】
このようにして形成した薄膜トランジスタを有する第１の基板と、図１（Ｂ）の光電変
換素子を有する第２の基板を、導電性を有する接着剤を用いて貼り合わせる。ここでは異
方性導電ペーストを用いるが、図１（Ｄ）のように半田で貼り合わせても構わない。
【００４１】
貼り合わせて、第２の基板１０８に光電変換素子と薄膜トランジスタが保持された図２
（Ｂ）の状態になったら、次は、第１の基板１０１を薄膜トランジスタ１０２より剥離す
る。図２（Ｃ）では、剥離層と半導体層との界面で剥離されているが、これに限らず、剥
離層と第１の基板との界面で剥離されても良いし、剥離層自身が２つに分かれても良い。
剥離方法としては、ドライエッチングやウエットエッチングや、又は引っ張り応力を加え
る等の一般的な方法を用いればよい。
【００４２】
この第１の基板が剥離された図２（Ｃ）の状態で、薄膜トランジスタ１０２を備えた光
電変換素子を実装したい対象物に直接実装しても良い。または、図２（Ｄ）のように、さ
らに第３の基板２０３を接着剤２０２を介して、薄膜トランジスタ１０２に貼り合わせて
も良い。このとき、第３の基板側からの光を受光する場合は、第３の基板２０３及び接着
剤２０２は透光性が高いものを用いる。
【００４３】
この剥離工程により第１の基板を半導体装置から剥離できるので、軽く薄い半導体装置
を提供できる。さらには第３の基板として樹脂基板等を用いれば、可撓性を有し且つ軽量
で薄い半導体装置を提供できる。第３の基板を可撓性基板とすると、可撓性のないガラス
基板や石英基板に形成された半導体装置よりも被実装体に対する実装強度を増すことがで
きる。
【００４４】
また、第２の基板１０８とカソード電極１０９の間に剥離層を設けて、第２の基板を剥
離しても良い。さらに、剥離後、接着剤を用いて第４の基板をカソード電極１０９上に貼
り合わせても良い。このとき、第４の基板側からの光を受光する場合は、受光する光を透
過させるために、接着剤及び第４の基板は透光性が高いものを用いる。
【００４５】
第１の基板、第２の基板ともに剥離をすれば、より薄くて軽い半導体装置を提供できる
。
【００４６】
一般に、基板を剥離して、新たな基板を貼り合わせる技術を転置技術と呼ぶ。転置をす
る場合は、基板を剥離している間、光電変換素子や薄膜トランジスタを支持しておく支持
基板が必要である。しかし本発明では、わざわざ支持基板を用意しなくとも、第１の基板
または第２の基板を支持基板として活用することができる。よって、新たな基板を用意す
ることなく基板の転置ができ、プラスチック基板や有機樹脂部材上に増幅回路を構成する
薄膜トランジスタを有する半導体装置を効率よく作製できる。
【実施例１】
【００４７】
本実施例では、実施の形態１で示した異方性導電ペーストを用いて光電変換素子と増幅
素子を電気的に接続させる工程を、より具体的に図３を用いて説明する。
【００４８】
まず、ガラス基板（第１の基板３０１）上に素子を形成する。このガラス基板上に下地
絶縁膜３０２の一層目となる酸化膜、ここではスパッタ法で酸化シリコン膜（膜厚１５０
ｎｍ〜２００ｎｍ）を形成する。
【００４９】
次いで、ＰＣＶＤ法で下地絶縁膜３０２の２層目となる酸化窒化シリコン膜（膜厚１０
０ｎｍ）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（
膜厚５４ｎｍ）を形成する。なお、酸化窒化シリコン膜は、ガラス基板からのアルカリ金
属などの不純物拡散を防止するブロッキング層である。
【００５０】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法
、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とす
る薄膜トランジスタ（以下、ＴＦＴとも標記する）を用いた素子を形成する。ここでは、
触媒金属を用いた結晶化方法を用いてポリシリコン膜を得る。具体的には、重量換算で１
０ｐｐｍのニッケルを含む酢酸塩溶液をスピナーでアモルファスシリコン膜に塗布する。
なお、塗布に代えてスパッタ法でニッケル元素をアモルファスシリコン膜全面に散布する
方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（
ここではポリシリコン膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶
化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。
【００５１】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去する。その後、
結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長
３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００ｎ
ｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。ここで
は、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザー光を用い、当該レーザー光
を光学系にてエネルギー密度１００〜５００ｍＪ／ｃｍ2に集光し、９０〜９５％のオー
バーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し
周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ2でレーザー光の照射を大気中で行な
った。なお、大気中、または酸素雰囲気中で行うため、レーザー光の照射により半導体膜
表面に酸化膜が形成される。なお、ここではパルスレーザーを用いた例を示したが、連続
発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るた
めには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用す
るのが好ましい。代表的には、Ｎｄ：ＹＶＯ4レーザー（基本波１０６４ｎｍ）の第２高
調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザー
を用いる場合には、連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子
により出力１０Ｗの高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素
子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて
矩形状または楕円形状のレーザ光に成形して、被処理体である半導体膜に照射する。この
ときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０Ｍ
Ｗ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対
して相対的に半導体膜を移動させて照射すればよい。
【００５２】
次いで、上記レーザー光の照射により形成された酸化膜上に、オゾン水で酸化膜表面を
１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は
、結晶化させるために添加したニッケルを膜中から除去するために形成する。ここではオ
ゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する
半導体膜の表面を酸化する方法、酸素プラズマ処理により結晶構造を有する半導体膜の表
面を酸化する方法、プラズマＣＶＤ法、スパッタ法、蒸着法などで１〜１０ｎｍ程度の酸
化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の
照射により形成された酸化膜を除去してもよい。
【００５３】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非
晶質シリコン膜を膜厚１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここ
では、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを
含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質シリコン
膜を形成する場合は、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を
１：９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を
０．０８７Ｗ／ｃｍ2とし、成膜温度を３５０℃とする。
【００５４】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶
構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用
いてもよい。
【００５５】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン
元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去
する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【００５６】
なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア層の形成、ゲッタ
リングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア
層の除去などの工程は不要である。
【００５７】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面
にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマ
スクを形成し、所望の形状にエッチング処理して島状に分離された半導体層３０３を形成
する。半導体層３０３を形成した後、レジストからなるマスクを除去する。
【００５８】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ボロンま
たはリン）のドーピングを行う。ここでは、Ｂ2Ｈ6をプラズマ励起し、質量分離しないで
半導体層３０３にボロンを注入する。
【００５９】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗
浄した後、ゲート絶縁膜３０４となる珪素を主成分とする絶縁膜を形成する。ここでは、
プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、
Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００６０】
次いで、ゲート絶縁膜３０４上に金属膜を形成した後、第２のフォトマスクを用いてパ
ターニングを行い、ゲート電極３０５、接続配線３０６、接続配線３０７、接続配線３０
８を形成する。次いで、活性層へのドーピングを行ってソース領域またはドレイン領域の
形成を行う。
【００６１】
次いで、ＣＶＤ法により酸化シリコン膜からなる第１の層間絶縁膜（図示しない）を５
０ｎｍ形成した後、それぞれの半導体層に添加された不純物元素を活性化処理する工程を
行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）
、或いはＹＡＧレーザーまたはエキシマレーザーを照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【００６２】
次いで、水素を含む窒化酸化シリコン膜からなる第２の層間絶縁膜３０９を形成して熱
処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を
行う。この工程は第１の層間絶縁膜に含まれる水素により半導体層のダングリングボンド
を終端する工程である。ゲート絶縁膜３０４の存在に関係なく半導体層３０３を水素化す
ることができる。
【００６３】
次いで、第２の層間絶縁膜３０９上に有機絶縁物材料から成る第３の層間絶縁膜３１０
を形成する。ここでは膜厚０．８μｍのアクリル樹脂膜を形成する。
【００６４】
次いで、第３の層間絶縁膜３１０上にスパッタ法で膜厚２５０ｎｍ〜３５０ｎｍの無機
絶縁膜から成る第４の層間絶縁膜３１１を形成する。
【００６５】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１〜４の層
間絶縁膜及びゲート絶縁膜３０４を選択的にエッチングしてコンタクトホールを形成する
。そして、レジストからなるマスクを除去する。
【００６６】
次いで、金属膜を積層した後、第４のフォトマスクを用いてレジストからなるマスクを
形成し、選択的に金属積層膜をエッチングして、配線３１２、配線３１３、配線３１４、
薄膜トランジスタのソース電極またはドレイン電極３１５を形成する。そして、レジスト
からなるマスクを除去する。なお、金属積層膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５
０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層積層とする。
【００６７】
以上の工程で、ポリシリコン膜を活性層とするトップゲート型のＴＦＴ３０、３１が作
製でき、図３（Ａ）に示す構造が得られる。
【００６８】
次に、図３（Ｂ）に示す光電変換素子を形成する方法を下記に説明する。
【００６９】
第２の基板３２１であるフィルム基板に、金属膜、ここでは膜厚１００ｎｍの透明導電
膜を成膜してカソード電極３２２を形成する。
【００７０】
次に、光電変換層としてｐ型半導体層と、ｉ型（真性）半導体層と、ｎ型半導体層を順
次積層する。
【００７１】
ｐ型半導体層として、ＰＣＶＤ法を用い、電極間隔３６ｍｍ、成膜圧力２６６Ｐａ、Ｒ
Ｆパワー７００Ｗとし、ＳｉＨ4（流量４ｓｃｃｍ）と、Ｂ2Ｈ6（流量２０ｓｃｃｍ）と
、Ｈ2（流量７７３ｓｃｃｍ）とを原料ガスとして膜厚５０ｎｍのｐ型微結晶シリコン膜
を成膜する。もしくはｐ型アモルファスシリコン膜でも良い。
【００７２】
また、ｉ型（真性）半導体層としてＰＣＶＤ法を用い、電極間隔３６ｍｍ、成膜圧力１
３３Ｐａ、ＲＦパワー５０Ｗ〜８８Ｗとし、ＳｉＨ4（流量１００ｓｃｃｍ）と、Ｈ2（流
量１０００ｓｃｃｍ）とを原料ガスとして膜厚６００ｎｍのｉ型アモルファスシリコン膜
を成膜する。
【００７３】
また、ｎ型半導体層として、ＰＣＶＤ法を用い、電極間隔３３ｍｍ、成膜圧力１３３Ｐ
ａ、ＲＦパワー３００Ｗとし、ＳｉＨ4（流量５ｓｃｃｍ）と、ＰＨ3（流量５ｓｃｃｍ）
と、Ｈ2（流量４７３ｓｃｃｍ）とを原料ガスとして膜厚７０ｎｍのｎ型微結晶シリコン
膜を成膜する。もしくはｎ型アモルファスシリコン膜でも良い。
【００７４】
次に、ＹＡＧレーザーによるスクライブで、ｐ型微結晶シリコン膜、ｉ型アモルファス
シリコン膜及びｎ型微結晶シリコン膜の積層膜を選択的に除去する。これは、後に形成す
るカソード電極と接続する電極が、光電変換層のｎ型半導体層と接さないようにするため
である。
【００７５】
以上により、光電変換層３２３ｎ、３２３ｉ、３２３ｐを形成する。
【００７６】
次いで、光電変換層を覆うように絶縁膜３２４を成膜する。ここでは絶縁膜３２４とし
てアクリル樹脂膜を形成する。そして、第５のフォトマスクを用いたレジストからなるマ
スクを絶縁膜３２４上に形成し、選択的に絶縁膜３２４をエッチングまたはＹＡＧレーザ
ーによるスクライブをして、アノード電極とカソード電極に接続する配線のためのコンタ
クトホールをそれぞれ形成する。特に、カソード電極に接続する配線のためのコンタクト
ホールは、前の工程により上記ｐ型微結晶シリコン膜、ｉ型アモルファスシリコン膜及び
ｎ型微結晶シリコン膜の積層膜を一部除去した部分に形成される。
【００７７】
そして、絶縁膜３２４上に金属膜を積層した後、第６のフォトマスクを用いたレジスト
からなるマスクを用いて選択的に金属積層膜をエッチングして、アノード電極３２５、カ
ソード電極と接続する端子電極３２６を形成する。
【００７８】
以上の工程で、第２の基板３２１上に形成された光電変換素子であるフォトダイオード
３２３が形成でき、図３（Ｂ）に示す構造が得られる。
【００７９】
次に、図３（Ａ）の第１の基板３０１と図３（Ｂ）の第２の基板３２１を、異方性導電
ペースト３３１を用いて貼り合わせる。このときに基板の位置合わせをして貼り合わせる
のが好ましい。例えば、予め第１の基板と第２の基板にそれぞれアライメントマーカーを
付けておき、それらマーカーが一致したところで貼り合わせる。位置合わせをした状態で
両基板を圧着することで、導電性粒子３３２により、端子電極３２６と配線３１３とが電
気的に接続し、アノード電極３２５と配線３１２とが電気的に接続する。以上の工程によ
り、光センサの機能を持つ半導体装置が作製される。
【００８０】
本実施例で作製した光センサを有する半導体装置について説明する。
【００８１】
図３（Ｃ）の光センサは、増幅回路を介さずに直接フォトダイオード３２３に入射する
光を受光する。つまり、第２の基板側からの光を受光する。従って、第２の基板３２１及
びカソード電極３２２は透光性の高い材料で形成される。また、増幅回路を介して第１の
基板側からの光を受光するようにしても良い。そのときは、第１の基板及びその他光が透
過する層は、透光性の高い材料で形成する。
【００８２】
なお、基本的にはＴＦＴ３０及び３１の半導体層３０３に光が照射されることによるリ
ーク電流の増加は、その光が高エネルギーでない限り問題はない。また、第２の基板側か
らの光を受光する場合は、ゲート電極３０５や、ソース電極またはドレイン電極３１５に
よって半導体層への光は遮光される。仮に半導体層３０３を遮光したい場合は、絶縁膜３
２４や第４の層間絶縁膜３１１、第３の層間絶縁膜３１０、第２の層間絶縁膜３０９の少
なくとも一つに遮光性を持たせて、半導体層３０３への光の入射を防いでも良い。また、
絶縁膜３２４または第３の層間絶縁膜３１０の樹脂膜に、黒色顔料またはカーボンを分散
させて遮光性を持たせても良い。さらに、貼り合わせ時に用いる導電性を有する接着剤、
ここでは異方性導電ペーストに遮光機能を持たせても良い。
【００８３】
図３（Ｃ）の半導体装置の受光方向とは逆の方向、つまり第１の基板側からの光を受光
する場合は、半導体層に入射する光を遮光するため、半導体層の下に遮光膜を設けると良
い。
【００８４】
また、接続配線３０６は配線３１２に接続しており、増幅回路のＴＦＴ３０のチャネル
形成領域にも延在しゲート電極にもなっている。一方で、異方性導電ペースト３３１中の
導電性粒子３３２を介してアノード電極３２５とも接続している。
【００８５】
また、接続配線３０７は配線３１３と接続し、配線３１３は、異方性導電ペースト３３
１中の導電性粒子３３２を介して、カソード電極３２２と接続する端子電極３２６と接続
する。つまり、接続配線３０７はカソード電極３２２と電気的に接続する。一方で、接続
配線３０７はＴＦＴ３１のソース電極またはドレイン電極３１５と接続している。
【００８６】
図３（Ｄ）に、図３（Ｃ）で示した２端子の光センサの等価回路図を示す。ＰＩＮ型の
フォトダイオード３２３の出力値を増幅するために、増幅回路は、ＴＦＴ３０、３１を含
むカレントミラー回路で構成されている。図３（Ｃ）では２個のＴＦＴを図示しているが
、実際には出力値を５倍とするためにＴＦＴ３０（チャネルサイズＬ／Ｗ＝８μｍ／５０
μｍ）を２個並列接続し、ＴＦＴ３１（チャネルサイズＬ／Ｗ＝８μｍ／５０μｍ）を１
０個並列接続して設けることもできる。ここでは、１００倍とするためにＴＦＴ３０を１
個、ＴＦＴ３１を１００個並列接続して設ける。
【００８７】
図３（Ｄ）に示した回路を構成しているＴＦＴはＮ型ＴＦＴであるが、Ｐ型ＴＦＴを用
いても良い。
【００８８】
図３（Ｄ）の光センサは、配線３１３及び配線３１４を介して実装され、外部と接続す
る。配線３１４は外部電源ＧＮＤに接続され、配線３１３は出力端子へ接続されている。
さらに、出力値を増幅させるために増幅回路は、ｎチャネル型ＴＦＴまたはｐチャネル型
ＴＦＴを適宜組み合わせた演算増幅器（オペアンプ）で構成してもよく、その場合は５端
子となる。また、オペアンプで増幅回路を構成し、レベルシフタを用いることによって、
電源数を削減して４端子とすることもできる。
【００８９】
また、ｎチャネル型のＴＦＴ３０、３１はシングルゲート構造のトップゲート型ＴＦＴ
の例を示しているが、ダブルゲート構造としてバラツキを低減させてもよい。また、オフ
電流値を低減するため、ｎチャネル型のＴＦＴ３０、３１を低濃度ドレイン（ＬＤＤ：Ｌ
ｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造としてもよい。このＬＤＤ構造はチャネル
形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との
間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼
んでいる。ＬＤＤ構造はドレイン近傍の電界を緩和してホットキャリア注入による劣化を
防ぐ効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ｎチャネル
型ＴＦＴ３０、３１をＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ
）構造としてもよい。ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた
構造であるＧＯＬＤ構造は、ＬＤＤ構造よりもさらにドレイン近傍の電界を緩和してホッ
トキャリア注入による劣化を防ぐ効果がある。このようなＧＯＬＤ構造とすることで、ド
レイン近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効で
ある。
【００９０】
本実施例は、光電変換層のｉ型半導体層としてアモルファスシリコンを用いているため
、光センサとしては好ましい。それは、アモルファスシリコンを用いる光センサは、可視
光領域の波長の中央である５８０〜６００ｎｍ近傍において感度が最も高く、人間の視感
度に近似したセンシング特性を有するからである。
【００９１】
特に、ダイオード型光センサは、応答速度が速く、光の明暗によるダイナミックレンジ
が大きいという利点がある。しかし、光電荷による電流が小さいため光電荷を増幅する素
子が必要になるが、本実施例の光センサはポリシリコンを用いたＴＦＴを増幅素子として
有するため、電気特性が高く高速応答可能な光センサが実現できる。つまり、光電変換層
をアモルファスシリコンで形成し、増幅素子をポリシリコンＴＦＴで形成する本実施例の
光センサは、微弱な電流をも検出するので有効である。
【００９２】
なお、上述した理由により、本実施例においては、増幅回路を構成する薄膜トランジス
タの活性層をアモルファスシリコン膜を結晶化して得たが、始めから結晶性半導体膜を活
性層として形成しても良い。また、光電変換素子の出力を増幅する機能さえあれば、活性
層は、微結晶半導体膜や非晶質半導体膜でもよく、その場合は、耐熱温度の低いプラスチ
ック基板や有機樹脂部材からなる基板を第１の基板として用いることができる。
【００９３】
本実施例は自由に実施の形態１及び２と組み合わせることができる。
【実施例２】
【００９４】
本実施例においては、実施の形態１で示した半田による接続方法をより具体的に図４を
用いて説明する。図４において、図３と同じ部分には同じ符号を付し、説明を省略する。
【００９５】
本実施例も、実施例１で示した図３（Ａ）のように第１の基板上に増幅回路を形成し、
図３（Ｂ）のように第２の基板上に光電変換素子を形成することは同様である。
【００９６】
但し、半田で光電変換素子と薄膜トランジスタとを貼り合わせる場合は、半田リフロー
処理（処理温度２５０度程度）のために加熱するので、第１の基板及び第２の基板として
、半田リフロー処理に耐えうる耐熱性を持つ基板でなければならない。ここでは、第１の
基板４０１及び第２の基板４０２として、共にガラス基板を用いる。
【００９７】
また、配線３１２、配線３１３、アノード電極３２５、端子電極３２６は、半田と合金
を作ることのできる金属、つまり半田と濡れ性のある金属で形成する必要がある。具体的
にはニッケル、銅、金または銀等の金属で形成する。若しくは、配線３１２、配線３１３
、アノード電極３２５、端子電極３２６の半田と接する表面部分のみに、ニッケル、銅、
金、銀等の金属膜を形成する。
【００９８】
そして、図４で示すように、増幅回路及びフォトダイオードである光電変換素子が内側
になるよう、第１の基板と第２の基板とを対向させる。このときも、実施例１と同様、両
基板の位置合わせを行い、半田４０３によって、アノード電極３２５と配線３１２を接続
させ、端子電極３２６と配線３１３とを接続させる。
【００９９】
半田を付けた後、封止材４０４によって、光電変換素子と増幅回路との間を封止する。
封止材４０４としては、有機絶縁物材料からなる封止樹脂を用い、封止すべき空間に流し
込む。ここでは、アクリル樹脂膜を用いる。
【０１００】
本実施例で作製する半導体装置は、実施例１と同様、増幅回路を介さずに直接フォトダ
イオードへ入射する光を受光する。従って、第２の基板及びカソード電極は透光性の高い
ものが好ましい。また、ＴＦＴの半導体層への光照射によるリーク電流の増加を防ぐため
に、実施例１で述べた遮光方法に加え、封止材４０４に遮光性を持たせても良い。なお、
第１の基板側からの光を受光しても良い。
【０１０１】
本実施例は、自由に実施の形態１、２、及び実施例１と組み合わせることができる。
【実施例３】
【０１０２】
本実施例では、実施の形態２で示した第１の基板と第２の基板とを貼り合わせて作製し
た光センサから、さらに少なくとも一方の基板を剥離し、光センサを転置する方法を、よ
り具体的に図５を用いて説明する。特に物理的な手段で基板を剥離する方法について述べ
る。なお、本実施例は剥離層を形成する以外は、実施例１で述べたものと同じ方法で増幅
回路や光電変換素子を形成する。よって、図５において、図３と同じ部分には同じ符号を
付し、説明を省略する。
【０１０３】
まず、図５（Ａ）のガラス基板（第１の基板５０１）上に増幅回路を構成する薄膜トラ
ンジスタを形成する。第１の基板５０１上に、剥離層として、スパッタ法で金属膜５０２
、ここではタングステン膜を膜応力が小さい成膜条件であるＡｒ流量１００ｓｃｃｍ、成
膜圧力２Ｐａ、成膜パワー４ｋＷ、基板温度２００℃、膜厚１０ｎｍ〜２００ｎｍ、好ま
しくは５０ｎｍ〜７５ｎｍで形成する。さらに大気にふれることなく、金属膜５０２上に
下地絶縁膜５０３の一層目となる酸化物膜、ここではスパッタ法で酸化シリコン膜（膜厚
１５０ｎｍ〜２００ｎｍ）を積層形成する。酸化物膜の膜厚は、金属膜の膜厚の２倍以上
とすることが望ましい。
【０１０４】
なお、金属膜５０２と下地絶縁膜５０３の積層形成の際、金属膜５０２と酸化シリコン
膜との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が２ｎｍ〜５ｎｍ程度
形成され、この酸化金属膜も剥離層の一部となる。後の工程で第１の基板を剥離する際、
酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸
化タングステン膜とタングステン膜との界面で分離が生じる。なお、タングステン膜に代
えて、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉ
ｒから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からな
る単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タン
グステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いるこ
とができる。
【０１０５】
なお、金属膜５０２や下地絶縁膜一層目の成膜は、スパッタ法により基板端面にも成膜
されるため、基板端面に成膜されたタングステン膜と酸化タングステン膜と酸化シリコン
膜とをＳＦ6ガスとＨｅガスを用いたドライエッチング、およびＯ2アッシングなどで選択
的に除去することが好ましい。この工程は、アモルファスシリコン膜を成膜した後に行う
。
【０１０６】
次いで、ＰＣＶＤ法で下地絶縁膜５０３の２層目となる酸化窒化シリコン膜（膜厚１０
０ｎｍ）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（
膜厚５４ｎｍ）を積層形成する。なお、酸化窒化シリコン膜は、ガラス基板からのアルカ
リ金属などの不純物拡散を防止するブロッキング層である。
【０１０７】
２層目の酸化窒化シリコン膜の成膜後、水素を含むアモルファスシリコン膜を成膜し結
晶化させる。具体的なアモルファスシリコン膜の形成方法、結晶化方法は、実施例１と同
様である。
【０１０８】
アモルファスシリコン膜の結晶化をさせるために、４１０℃以上の熱処理を行うと、金
属膜５０２と酸化シリコン膜との間のアモルファス状態の酸化金属膜が結晶化し、結晶構
造を有する酸化金属膜が得られる。従って、この４１０℃以上の熱処理が終了した段階で
、比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）
を加えることによって、酸化タングステン膜中、または酸化タングステン膜と酸化シリコ
ン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離を生じさせる
ことができる。なお、結晶構造を有する酸化金属膜が得られる温度の熱処理を行うと酸化
金属膜の組成が変化するとともに、酸化金属膜の膜厚は若干薄くなる。また、結晶構造を
有する酸化タングステン膜は複数の結晶構造（ＷＯ2、ＷＯ3、ＷＯX（２＜Ｘ＜３））を
有しており、熱処理によってＷＯ3は、ＷＯ2またはＷＯXに組成変化する。
【０１０９】
その後、実施例１と同様に半導体層３０３、ゲート絶縁膜３０４、ゲート電極３０５と
積層し、第１の基板５０１上に増幅回路を形成する。
【０１１０】
以上のように形成した第１の基板５０１と、図３（Ｂ）で示す光電変換素子が形成され
た第２の基板３２１を異方性導電ペーストを用いて接着し、図５（Ｂ）の状態を得る。こ
こでは異方性導電ペーストで基板同士を貼り合わせる方法を用いたが、実施例２の図４で
示したように、金属層である半田と封止樹脂を用いて貼り合わせた方法でも良い。また、
光電変換素子と薄膜トランジスタで挟持されるものは、光電変換素子が形成された第２の
基板３２１と薄膜トランジスタが形成された第１の基板５０１とを電気的に接続させるの
みで、接着機能は有さなくても良い。この場合は、半導体装置の側面に接着剤等を塗布し
て両基板を接着させれば良い。
【０１１１】
次いで、第１の基板の剥離を行いやすくするために、金属膜５０２と酸化金属膜との密
着性、或いは酸化金属膜と下地絶縁膜５０３との密着性を部分的に低下させる処理を行う
。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って酸化金属膜
にレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外
部から局所的に圧力を加えて酸化金属膜の層内または界面の一部分に損傷を与える処理で
ある。具体的にはダイヤモンドペンなどの硬い針を垂直に押しつけて荷重をかけて動かせ
ばよい。好ましくは、スクライバー装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、
圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるよう
な部分、即ち、きっかけをつくることが重要であり、密着性を選択的（部分的）に低下さ
せる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
【０１１２】
次いで、上記処理により密着性が部分的に低下した領域から剥離し、金属膜５０２が設
けられている第１の基板５０１を物理的手段により引き剥がす。比較的小さな力（例えば
、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる
。こうして、下地絶縁膜５０３を第１の基板５０１から分離することができる。剥離の状
態を図５（Ｃ）に示す。
【０１１３】
次いで、接着剤５０４によりフィルム基板である第３の基板５０５と下地絶縁膜５０３
（及び被剥離層）とを接着する（図５（Ｄ））。接着剤５０４としては、熱硬化型接着剤
、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種接着剤が挙げられる
。
【０１１４】
以上より、フィルム基板である第３の基板５０５に転置したＴＦＴからなる増幅回路を
備える光センサを用意することができる。
【０１１５】
本実施例では、第１の基板を剥離した後に光センサを転置する方法について述べたが、
第２の基板３２１とカソード電極３２２の間に本実施例の剥離層を設け、第２の基板を剥
離した後に光センサを転置しても良い。もしくは第１の基板と第２の基板ともに剥離した
後に光センサを転置しても良い。
【０１１６】
増幅回路を電気特性（代表的には電界効果移動度）の高いＴＦＴで形成しようとすると
、ガラス基板や石英基板等の耐熱温度の高い基板を用いる必要がでてくる。しかし、本実
施例を用いれば、ガラス基板等の上に形成された増幅回路をそのままフィルム基板やプラ
スチック基板、樹脂部材からなる基板等の耐熱温度の低い基板上に転置することができる
。これにより、軽量で薄く、可撓性のある光センサを作製することができる。さらに、耐
衝撃性が向上し、曲げ、ねじれなどにも耐えうる光センサを実現できる。また、フィルム
基板やプラスチック基板、樹脂部材からなる基板上にある光センサは可撓性があるため、
実装される場所を選ばず、さらに実装強度が向上する。
【０１１７】
光電変換素子をアモルファスシリコン膜や微結晶シリコン膜で形成する場合、第２の基
板としては耐熱性の低い基板から高い基板まで制約無く使うことができる。しかし、増幅
回路を電気特性のよいＴＦＴで形成しようとすると、第１の基板を耐熱の高いガラス基板
や石英基板等を用いる必要がある。このような場合、本実施例に基づいて、上部に増幅回
路が形成される第１の基板を剥離し、フィルム基板やプラスチック基板である第３の基板
を転置すれば、一対のフィルム基板や一対のプラスチック基板に挟持された光センサを得
ることができる。
【０１１８】
また、半田リフロー処理で第１の基板と第２の基板を貼り合わせる場合、半田リフロー
処理温度に起因する基板の制約も出てくる。具体的には、半田リフロー処理は２５０度程
度で行われるため、アモルファスシリコン膜の光電変換素子が形成される第２の基板も、
ある程度の耐熱性が必要になってくる。
【０１１９】
従って、半田で貼り合わせて作製された光センサで、第１の基板や第２の基板ともにガ
ラス基板や石英基板の場合、本実施例を適用することで、片方もしくは両方を剥離し、よ
り軽くて薄い基板に光センサを転置することができ、軽量で可撓性のある光センサを作製
することができる。
【０１２０】
本実施例は、自由に、実施の形態１、実施の形態２、実施例１及び実施例２と組み合わ
せることができる。
【実施例４】
【０１２１】
本実施例では、実施例３の剥離方法とは別の方法で剥離する方法を図６により説明する
。特に化学的方法によって剥離する。なお、本実施例は剥離層を形成する以外は、実施例
１で述べたものと同じ方法で増幅回路や光電変換素子を形成する。よって、図６において
、図３と同じ部分には同じ符号を付し、説明を省略する。
【０１２２】
まず、ガラス基板（第１の基板６０１）上に増幅回路を構成する薄膜トランジスタを形
成する。第１の基板６０１上に剥離層６０２を形成する。
【０１２３】
剥離層６０２としては、珪素を有すればよく、その構造は、非晶質半導体、非晶質状態
と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半
導体のいずれでもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒
を観察することができる微結晶半導体が含まれる。これらの剥離層は、スパッタリング法
、又はプラズマＣＶＤ法等によって形成することができる。また剥離層は、３０ｎｍ〜１
μｍの膜厚とすればよく、剥離層の成膜装置が３０ｎｍ未満の膜を形成できるのであれば
、３０ｎｍ未満の膜厚とすることも可能である。
【０１２４】
また剥離層には、リンやボロン等の元素を添加してもよい。さらに加熱等により当該元
素を活性化させてもよい。元素を剥離層に添加することにより、剥離層の反応速度、つま
りエッチングレートを改善することができる。
【０１２５】
本実施例では、剥離層６０２に３０ｎｍ〜１μｍ、好ましくは３０ｎｍ〜５０ｎｍの膜
厚を有するＳＡＳを用いるが、上述したその他の材料を用いても構わない。
【０１２６】
また、半導体層がエッチングされないために、剥離層６０２上に形成される下地絶縁膜
６０３は、酸化珪素（ＳｉＯx）、窒化珪素（ＳｉＮX）、酸化窒化珪素（ＳｉＯXＮy）（
ｘ＞ｙ）、窒化酸化珪素（ＳｉＮXＯy）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、
又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有するとよい。これは第１
の基板６０１の剥離時に用いるエッチングガスに対し、剥離層との十分な選択比がとれる
ためである。
【０１２７】
そのため、下地絶縁膜は、積層構造を有してもよい。本実施例の下地絶縁膜６０３は酸
化珪素膜、酸化窒化珪素膜、酸化珪素膜の３層構造を用いる。第１の基板等からの不純物
拡散を考慮すると、下地絶縁膜として酸化窒化珪素膜を用いるのが好ましいが、酸化窒化
珪素膜は剥離層、及び半導体層との密着性が低い。そこで、剥離層、半導体層、及び酸化
窒化珪素膜との密着性の高い酸化珪素膜により、酸化窒化珪素膜を挟持するようにする。
【０１２８】
下地絶縁膜６０３形成以降から、第１の基板上に増幅回路や配線を形成するまでは、実
施例１と同一工程であるので、ここでは説明を省略する。
【０１２９】
次に、フィルム基板である第２の基板３２１上に光電変換素子を形成する方法を図６（
Ｂ）を用いて説明する。第２の基板３２１上に、カソード電極３２２、光電変換層として
ｐ型半導体層と、ｉ型（真性）半導体層と、ｎ型半導体層を順次積層するのは実施例１と
同様である。
【０１３０】
次に、光電変換層が全て成膜された後、フォトマスクを用いて形成されたレジストから
なるマスクを用いて、アモルファスシリコン膜及び微結晶シリコン膜の積層膜を選択的に
エッチングして光電変換層６０４ｎ、６０４ｉ、６０４ｐを形成する。このときに、次工
程で形成される絶縁膜によって光電変換層が三方向覆われるようにエッチングする。これ
は、後の第１の基板の剥離工程において、光電変換層とエッチング剤が反応して光電変換
層も一緒にエッチングされるのを防ぐためである。
【０１３１】
次いで、光電変換層を覆うように絶縁膜６０５を成膜した後、絶縁膜中にコンタクトホ
ールを形成し、さらにアノード電極３２５及びカソード電極３２２と接続する端子電極３
２６を形成する。
【０１３２】
以上の工程で、第２の基板３２１上に形成された光電変換素子であるフォトダイオード
６０４が作製でき、図６（Ｂ）に示す構造が得られる。
【０１３３】
次に、第１の基板６０１と第２の基板３２１とを、実施例１のように異方性導電ペース
トにより貼り合わせて図６（Ｃ）の構成を得る。異方性導電ペースト３３１により貼り合
わせたが、第２の基板３２１を半田リフロー処理に耐えうる耐熱性を有した基板にすれば
、実施例２のような半田による貼り合わせでも良いことはもちろんである。
【０１３４】
図６（Ｃ）の状態から、剥離層６０２を除去する。図６（Ｄ）に示すように、剥離層６
０２を除去するエッチング剤６０６を導入する。エッチング剤としては、フッ化ハロゲン
を含む気体又は液体を使用することができる。例えばフッ化ハロゲンとしてＣｌＦ3（三
フッ化塩素）を使用することができる。なお、ＣｌＦ3は、塩素を２００℃以上でフッ素
と反応させることにより、Ｃｌ2（ｇ）＋３Ｆ2（ｇ）→２ＣｌＦ3（ｇ）の過程を経て生
成することができる。またＣｌＦ3は、反応空間の温度によっては液体の場合もあり（沸
点１１．７５℃）、その際にはフッ化ハロゲンを含む液体を用いてウェットエッチングを
採用することもできる。その他のフッ化ハロゲンを含む気体として、ＣｌＦ3等に窒素を
混合したガスを用いてもよい。
【０１３５】
また、剥離層６０２をエッチングし、且つ下地絶縁膜６０３をエッチングしないような
エッチング剤であれば、ＣｌＦ3に限定されるものでなく、またフッ化ハロゲンに限定さ
れるものでもない。例えば、ＣＦ4、ＳＦ6、ＮＦ3、Ｆ2等のフッ素を含む気体をプラズマ
化して用いることもできる。その他のエッチング剤として、テトラメチルアンモニウムハ
イドロオキサイド（ＴＭＡＨ）のような強アルカリ溶液を用いてもよい。
【０１３６】
さらに、ＣｌＦ3等のフッ化ハロゲンを含む気体によって化学的に除去する場合、選択
的にエッチングされる材料を剥離層として用い、エッチングされない材料を下地膜として
用いるという条件に従うならば、剥離層及び下地絶縁膜の組み合わせは、上記材料に限定
されるものではない。
【０１３７】
本実施例では、減圧ＣＶＤ装置を用い、エッチング剤：ＣｌＦ3（三フッ化塩素）ガス
、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で剥離
層を除去することができるが、この条件に限定されるものではない。
【０１３８】
さらに減圧ＣＶＤ装置の側面には加熱手段、例えばヒータを設けてもよい。加熱手段に
より処理温度を１００℃〜３００℃とすると剥離層とエッチング剤の反応速度を高めるこ
とができる。その結果、エッチング剤の使用量を少なくすることができ、処理時間を短縮
することもできる。
【０１３９】
このようなエッチング剤の導入により、剥離層を徐々に後退させて、除去することがで
きる。
【０１４０】
エッチング剤の導入時、半導体層３０３や、フォトダイオード６０４の光電変換層がエ
ッチングされないようにエッチング剤、ガス流量、温度等を設定する。本実施例で用いる
ＣｌＦ3は、珪素を選択的にエッチングする特性があるため、剥離層を選択的に除去する
ことができる。さらに半導体層３０３及び光電変換層がエッチングされないように、下地
絶縁膜や光電変換層を覆う絶縁膜には酸素、又は窒素を有する絶縁膜を用いると好ましい
。これら剥離層と、下地絶縁膜及び光電変換層を覆う絶縁膜との、エッチング剤に対する
反応速度に差があるため、つまりエッチング剤の選択比が高いため、増幅回路や光電変換
層を保護しつつ、剥離層を容易に除去することができる。本実施例では、半導体層３０３
の上下に設けられた下地絶縁膜及びゲート絶縁膜により、半導体層がエッチング剤と反応
することを防止できる。
【０１４１】
その後、第１の基板６０１を剥離する。次いで図６（Ｅ）に示すように、接着剤６０７
を用いて、第２の基板に支持されたフォトダイオードと増幅回路を第３の基板６０８へ接
着することができる。第３の基板６０８は、可撓性を有するフレキシブル基板が好ましい
。フレキシブル基板には、ポリエチレン−テレフタレート（ＰＥＴ）、ポリエチレンナフ
タレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）に代表されるプラスチックや、ア
クリル、ポリイミド等の可撓性を有する合成樹脂からなる基板を用いることができる。
【０１４２】
接着剤６０７としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤等の接着
剤又は両面テープ等を用いることができる。
【０１４３】
フレキシブル基板へ移し替える結果、光センサを有する半導体装置の柔軟性が向上し、
破壊強度を高めることができる。またガラス基板である第１の基板上に形成された光セン
サと比べて、軽量化、薄型化を達成でき、可撓性を高めることができる。
【０１４４】
本実施例は、自由に、実施の形態１、実施の形態２、実施例１〜３と組み合わせること
ができる。
【実施例５】
【０１４５】
本実施例では、第１の基板上に複数の増幅回路を形成し、第２の基板上に複数の光電変
換素子を形成し、これら第１の基板及び第２の基板を貼り合わせる。貼り合わせ後、各光
センサにカットして、複数の光センサを有する半導体装置を得る方法を説明する。
【０１４６】
第１の基板上に増幅素子または実施例１の図３（Ａ）で示したような増幅回路を、マト
リクス状に複数形成する。一方で、第２の基板上にも、光電変換素子をマトリクス状に複
数形成する。そして、これら第１の基板と第２の基板を、実施の形態１、２、実施例１ま
たは実施例２で述べた貼り合わせ方法で、貼り合わせることにより、本発明の半導体装置
８０２がマトリクス状に複数作製される。図７（Ａ）は第２の基板８０３は図示せず、第
１の基板８０１と半導体装置８０２のみを図示している。そして、基板を破線で示す線に
合わせてレーザーやダイサー等で切ることで、一度に光センサ機能を有する半導体装置を
複数作製することができる。
【０１４７】
また、本実施例で貼り合わせた後、実施例４のように第１の基板を剥離する場合は、第
１の基板８０１に対して剥離層８０４を選択的に形成すると良い。このようにすると、剥
離にかかる時間が短縮される。さらに基板の一部に剥離層に到達する孔８０５を形成する
と良い。これにより、その孔８０５を通してエッチングガス８０６が侵入し剥離層と反応
するので、反応が速く進行し、エッチング時間をさらに短縮することが可能となる。図７
（Ｂ）では第２の基板８０３に孔を開けているが、第１の基板に開けても構わない。また
、基板に孔を開ける場合は、半導体装置８０２同士の間に開けるのが好ましい。
【０１４８】
本実施例は、自由に、実施の形態１、実施の形態２、実施例１〜４と組み合わせること
ができる。
【実施例６】
【０１４９】
本発明で作製した半導体装置をアクティブ型のイメージセンサに適用した場合を説明す
る。
【０１５０】
図８は、図３（Ｄ）で示した２端子の光センサの等価回路を３×３で配列した場合の等
価回路図である。図８を用いて駆動方法を示す。
【０１５１】
シフトレジスタＳＲ１はゲート信号線ｇ１−ｇ３と接続されている。シフトレジスタＳ
Ｒ１はゲート信号線を一本ずつ選択する。まず、ゲート信号線ｇ１が選択されると、ｇ１
に接続されている転送用トランジスタＴ１１−Ｔ１３がオンする。これにより、増幅回路
Ｘ１１−Ｘ１３で増幅されたダイオードＳＳ１１−ＳＳ１３の信号が、転送用トランジス
タＴ１１−Ｔ１３を通して信号配線Ｓ１−Ｓ３に出力される。シフトレジスタＳＲ２は転
送スイッチＭ１−Ｍ３にそれぞれ接続し、Ｍ１−Ｍ３を一つずつ選択していく。Ｍ１がシ
フトレジスタＳＲ２によって選択されたとき、Ｓ１の信号がバッファアンプ（Ａｍｐ）で
増幅されＶｏｕｔに出力される。その後、次々と、転送スイッチＭ２、Ｍ３が選択され、
Ｓ２、Ｓ３の信号が増幅され出力される。
【０１５２】
次は、シフトレジスタＳＲ１によりゲート信号線ｇ２が選択され、という手順を繰り返
して、各画素、即ちダイオードの信号を読み出していく。
【０１５３】
イメージセンサを作製する場合は、光センサの他にシフトレジスタＳＲ１やＳＲ２等の
周辺回路、及び電荷転送用トランジスタを作製する。これらの周辺回路や電荷転送用トラ
ンジスタは、増幅回路のＴＦＴを作製するのと同時に基板上に作製すると良い。その後、
光電変換素子が形成された基板と、周辺回路、電荷転送用トランジスタ及び増幅回路が形
成された基板とを貼り合わせてイメージセンサを作製する。
【０１５４】
また、電荷転送用トランジスタと増幅回路は同一基板上に作製して、周辺回路は別に接
続させても良い。
【０１５５】
本実施例で作製したイメージセンサは、プラスチック基板上に複数の光センサからなる
半導体装置とすることも可能となる。基板を剥離する場合は、図７（Ｂ）で示したように
、剥離層を選択的に形成したり、剥離層に達する孔を形成したりすると、剥離にかかる時
間が短縮され有効である。
【０１５６】
本実施例により形成される半導体装置は、アモルファスシリコン及び微結晶シリコンで
形成されたダイオードとポリシリコンで形成されたＴＦＴの増幅素子からなる光センサを
複数有する構成を取ることができる。従って、光電変換層（受光層）の面積が狭くても、
即ち小型でも微弱な光を検出可能であり、高感度かつ高精細である。また、プラスチック
基板上に形成されているため、従来のものと比べて軽量で薄型化が可能である。また、シ
フトレジスタ等の駆動回路又は電源線との接続に異方導電性フィルムを用いると、プリン
ト配線基板上に設置されたＩＣチップ、駆動回路、電源回路等を構成するパッケージ等の
上に設置することができ、光電変換装置の受光面積を拡大すると共に、プリント配線基板
の面積を縮小することが可能となる。
【０１５７】
本実施例ではアクティブセンサについて述べたが、本発明で作製した光センサを有する
半導体装置をパッシブセンサに適用できることはもちろんである。
【０１５８】
本実施例は、実施の形態１、実施の形態２、実施例１〜５と自由に組み合わせることが
できる。
【実施例７】
【０１５９】
本実施例では、本発明で作製した半導体装置を実装した一例を図９を用いて説明する。
実施例１の図３で示した半導体装置を実装する例を示す。よって、図３と同一の部分には
同じ符号を付し、説明を省略する。
【０１６０】
図９は、本発明で作製した半導体装置を被実装体、ここではプリント配線基板１００１
に実装している。プリント配線基板１００１には、電極１００２及び１００３が形成され
る。また、半導体装置の配線３１３及び３１４と接続する電極１００４及び１００５も形
成する。そして電極１００２と電極１００５、電極１００３と電極１００４を半田１００
９により接続して実装する。この構成の場合、基板１００７が可撓性基板であると、実装
強度が非常に高くなり好ましい。
【０１６１】
また、半導体装置は側面が封止材１００６で封止されている。光電変換素子と薄膜トラ
ンジスタの間に挟持される導電膜等が接着機能を有さない場合は、この封止材１００６に
接着機能を持たせれば、基板同士を貼り合わせることができる。
【０１６２】
本実施例では、プリント配線基板１００１に基板１００７が半田により接着され、実装
されている。従って、光電変換素子は基板１００８を通過する光を受光する。しかし、実
装される形は本実施例に限られず、半導体装置を１８０度回転させ、基板１００８を半田
によりプリント配線基板１００１に接着し、基板１００７を通過した光を受光しても良い
。また、半田で実装しなくとも、導電性を有する接着剤を用いて実装しても良い。このと
きは、導電性を有する接着剤を用いて実装すると同時に半導体装置の側面の封止を行うと
良い。
【実施例８】
【０１６３】
本実施例では、本発明を適用して携帯電話を完成させた一例を図１０に示す。本体１２
０６、音声出力部１２０２、音声入力部１２０５、表示部１２０３、操作スイッチ１２０
４、アンテナ１２０１、半導体装置１２０７などにより構成されている。本発明の半導体
装置１２０７を表示部１２０３の近くに備えることで、携帯電話使用中の周囲の明るさを
測定することができ、その測定値により、携帯電話のバックライトの照度を適切に制御す
ることができる。これにより、消費電力の少ない携帯電話を実現できる。
【０１６４】
本発明の半導体装置１２０７は薄くて軽いため、携帯電話の筐体内に実装しても他の部
品の邪魔にならず、また、携帯電話の総重量をほとんど増加させない。
【符号の説明】
【０１６５】
３０  ＴＦＴ
３１  ＴＦＴ
１０１  第１の基板
１０２  薄膜トランジスタ
１０３  半導体層
１０４  ゲート絶縁膜
１０５  ゲート電極
１０６  層間絶縁膜
１０７  ソース電極またはドレイン電極
１０８  第２の基板
１０９  カソード電極
１１０  シリコン層
１１１  アノード電極
１１２  光電変換素子
１１３  異方性導電ペースト
１１４  電極
１１５  半田
１１６  封止材
１１７  絶縁膜
１１８  導電性粒子
２０１  剥離層
２０２  接着剤
２０３  第３の基板
３０１  第１の基板
３０２  下地絶縁膜
３０３  半導体層
３０４  ゲート絶縁膜
３０５  ゲート電極
３０６  接続配線
３０７  接続配線
３０８  接続配線
３０９  第２の層間絶縁膜
３１０  第３の層間絶縁膜
３１１  第４の層間絶縁膜
３１２  配線
３１３  配線
３１４  配線
３１５  ソース電極またはドレイン電極
３２１  第２の基板
３２２  カソード電極
３２３  フォトダイオード
３２４  絶縁膜
３２５  アノード電極
３２６  端子電極
３３１  異方性導電ペースト
３３２  導電性粒子
４０１  第１の基板
４０２  第２の基板
４０３  半田
４０４  封止材
５０１  第１の基板
５０２  金属膜
５０３  下地絶縁膜
５０４  接着剤
５０５  第３の基板
６０１  第１の基板
６０２  剥離層
６０３  下地絶縁膜
６０４  フォトダイオード
６０５  絶縁膜
６０６  エッチング剤
６０７  接着剤
６０８  第３の基板
８０１  第１の基板
８０２  半導体装置
８０３  第２の基板
８０４  剥離層
８０５  孔
８０６  エッチングガス
１００１  プリント配線基板
１００２  電極
１００３  電極
１００４  電極
１００５  電極
１００６  封止材
１００７  基板
１００８  基板
１００９  半田
１１０１  基板
１１０２  薄膜トランジスタ
１１０３  カソード電極
１１０４  シリコン層
１１０５  アノード電極
１１０６  光電変換素子
１２０２  音声出力部
１２０２  音声出力部
１２０３  表示部
１２０４  操作スイッチ
１２０５  音声入力部
１２０６  本体
１２０７  半導体装置
３２３ｎ  光電変換層
６０４ｎ  光電変換層
【図１】
2014064024.tif 000003
【図２】
2014064024.tif 000004
【図３】
2014064024.tif 000005
【図４】
2014064024.tif 000006
【図５】
2014064024.tif 000007
【図６】
2014064024.tif 000008
【図７】
2014064024.tif 000009
【図８】
2014064024.tif 000010
【図９】
2014064024.tif 000011
【図１０】
2014064024.tif 000012
【図１１】
2014064024.tif 000013