(57)【要約】      （修正有）【課題】高温動作可能、かつノーマリーオフ型ワイドギャップ半導体デバイスを提供する。【解決手段】ノーマリーオン型のワイドギャップ半導体パワーデバイスに関して、ノーマリーオフ型ワイドギャップ半導体ＭＯＳＦＥＴをカスコード接合することで高温環境下でも動作を可能としたパワーデバイス及びその製造方法である。【選択図】図２
2014150200.tif 000002
【特許請求の範囲】
【請求項１】
ノーマリーオン型のワイドギャップ半導体デバイス素子とノーマリーオフ型のワイドギャップ半導体ＭＯＳＦＥＴとをカスコード接続することを基本構造とした高温環境下でも動作可能なワイドギャップ半導体デバイスである。
【請求項２】
ワイドギャップ半導体が少なくとも２層以上成膜あるいは貼り合わされた請求項１記載のワイドギャップ半導体デバイスである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はノーマリーオン型のワイドギャップ半導体パワーデバイスに関して、ワイドギャップ半導体材料からなるＭＯＳ−ＦＥＴを接合することにより高温環境下でも動作可能としたパワーデバイス及びその製造方法に関する。
【背景技術】
【０００２】
地球温暖化対策が急務となっており電力削減や環境負荷の低減が求められる中、低炭素社会の実現に向けて省エネの切り札としてパワーデバイスが注目を集めている。特に、ＳｉＣ（シリコンカーバイド）やＧａＮ（窒化ガリウム）に大きな期待が寄せられており既にＳｉＣ半導体デバイスやＧａＮ半導体デバイスは、サーバー電源やエアコンおよびモータなどの産業機器向けインバータなどに次々と採用され始めている。将来的には、ＺｎＯ（酸化亜鉛）、ＡｌＮ（窒化アルミニューム）、ＭｇＯ（酸化マグネシューム）やダイヤモンド基板などの開発も進んでいる。
【０００３】
しかしながら、ＳｉＣ−ＪＦＥＴ（接合型電界効果トランジスタ）やＧａＮ−ＨＥＭＴ（高電子移動度トランジスタ）構造のデバイスでは、一般的にノーマリーオン型であるため信頼性の要求される車載搭載用デバイスとしては適用され難いという問題がある。例えば、ＧａＮ−ＨＥＭＴ構造に関しては、ＧａＮとＡｌＧａＮ界面に於いてピエゾ効果と窒化物半導体の自発分極によりチャネル領域に多数の電子が存在するため一般的なデバイス構造ではゲート電圧をオフにしてもゲート直下のチャネル領域に電子が存在するために電流が流れノーマリーオンとなる。
【０００４】
この問題を解決する手法として、米国のInternational Rectifier社（ＩＲ社）やEfficient  Power Conversion社（ＥＰＣ社）などは高耐圧ノーマリーオン型のGaN−HEMT構造の素子にノーマリーオフ型の低耐圧Ｓｉ−ＭＯＳＦＥＴをカスコード接続することにより間接的なノーマリーオフ型のパワーデバイスを量産販売している。
【０００５】
一方、ＧａＮ−ＨＥＭＴデバイスを直接ノーマリーオフ型構造にするためにゲート直下の電子供給層であるＡｌＧａＮ層内部にゲート部分を掘り込む構造（ゲートリセス構造）が用いられる事が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＩＲ社やＥＰＣ社でのＳｉ−ＭＯＳＦＥＴを適用する方法では、家電・産業機器用モータのインバータや車載搭載用デバイスとしては動作環境が１５０℃を超えるためにＳｉ−ＭＯＳＦＥＴでは信頼性の低下を招くばかりか動作不良を引き起こすことになる。
【０００７】
上記カスコード接続したデバイスを高温下で精度よく動作させるためには、Ｓｉ−ＭＯＳＦＥＴ部に冷却装置など装備させる必要がありモジュールの大型化を招く。また、Ｓｉ−ＭＯＳＦＥＴ部を動作温度の低い場所に設置する方法もあるが配線長の引き回しによりノイズや信号遅延などが生じるために電力変換効率の低下を招く。
【０００８】
一方、ＧａＮ−ＨＥＭＴの単独ノーマリーオフ型構造では、ゲート直下の電子供給層であるＡｌＧａＮ層厚さにより閾値電圧が大きく変化するためにＡｌＧａＮ層のエッチング深さの厳しい制御やエッチングダメージ除去、絶縁ゲート堆積膜の均一性や平坦性制御が難しいという問題があり安定品質の観点から量産性に乏しい。
【発明の概要】
【０００９】
本発明の目的は、ノーマリーオン型のワイドギャップ半導体パワーデバイスに関して、間接的ではあるがノーマリーオフ型を可能とし高温環境下に於いても動作可能なデバイスを提供、かつ安定量産ができる製造方法を提供することにある。
【００１０】
上記課題を解決するため鋭意検討した結果、ノーマリーオン型のワイドギャップ半導体デバイス素子とノーマリーオフ型のワイドギャップ半導体であるＭＯＳＦＥＴとをカスコード接続することにより高温環境下でも安定したデバイス特性を示し、更にゲート直下のＡｌＧａＮ薄膜をリセス構造にする必要がないため安定量産に適することを見出し、本発明を完成させるに到った。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明は、ノーマリーオン型のワイドギャップ半導体素子とノーマリーオフ型のワイドギャップ半導体であるＭＯＳＦＥＴ素子をカスコード接続することを基本構造とした高温環境下でも動作可能なワイドギャップ半導体デバイスである。
【００１２】
請求項１に記載の発明によれば、ＧａＮ−ＨＥＭＴ、ＳｉＣ−ＪＦＥＴなど構造上ノーマリーオン型になるワイドギャップ半導体デバイス素子に対してノーマリーオフ型になるワイドギャップ半導体ＭＯＳＦＥＴ素子を接続することによりパワーデバイス素子が故障しても見かけ上カスコード接続されたデバイスには電流が流れない構造ができる。これにより高温環境下でも精度よく安定に動作するデバイスを提供できる。更には、本基本構造に高温動作することが可能なコイル、ダイオード、抵抗やコンデンサーなど組み入れても良い。
【００１３】
更には、パワー素子のゲートに対するドライバーＩＣに低インピーダンスのノーマリーオフ型ワイドギャップ半導体ＭＯＳＦＥＴを組み込むことにより制御回路や保護回路も高温具に設置が可能となりモジュール自体を小型化することが可能となる。
【００１４】
請求項２に記載の発明は、ノーマリーオン型のワイドギャップ半導体デバイス素子とノーマリーオフ型のワイドギャップ半導体ＭＯＳＦＥＴを同一下地基板上に作製するための方法としてワイドギャップ半導体が少なくとも２層以上成膜あるいは貼り合わせる請求項１記載のワイドギャップ半導体デバイスおよび製造方法である。
【００１５】
請求項２の発明によれば、例えば単結晶シリコン基板上に３Ｃ構造を有するＳｉＣ膜を成長させた後に、更にＧａＮ膜を成長させる。必要に応じてＧａＮ膜の一部を除去して３Ｃ−ＳｉＣ膜を露出させることによりＧａＮ膜上にはパワーデバイス素子であるノーマリーオン型のＧａＮ−ＨＥＭＴデバイスを形成する。一方、露出された３Ｃ−ＳｉＣ膜上にはＭＯＳＦＥＴを作製してこれら素子をカスコード接続することによりノーマリーオフ型ＧａＮ−ＨＥＭＴデバイスが得られる。３Ｃ−ＳｉＣＭＯＳＦＥＴの場合には、界面での電子移動度が４Ｈ−ＳｉＣより優れているためＮチャンネルを利用することによりスイッチング特性が向上するばかりでなく安定したゲート絶縁膜品質を維持でき、更にシリコンプロセスと殆ど同じであるために量産性にも優れている。
【００１６】
貼り合わせ方法の一例として、シリコン基板上に成長させた３Ｃ−ＳｉＣ層内に水素イオン注入を行い、支持基板用として準備した多結晶ＳｉＣ基板と３Ｃ−ＳｉＣ表面を接合させる。その後、熱処理を施すことによりシリコン基板上の３Ｃ−ＳｉＣ層部が剥離し多結晶ＳｉＣ表面に接合される。更に、３Ｃ−ＳｉＣ剥離面を研磨した後に、更に３Ｃ−ＳｉＣ膜を成長させると低欠陥密度の３Ｃ−ＳｉＣ膜が出来る、ＧａＮ膜を成長させる。あるいはサファイア基板上に成長したＧａＮ膜に上記同様に水素イオンを注入して３Ｃ−ＳｉＣ膜面に貼り合わせても良い。この手法によれば、下地基板が単結晶シリコン基板以外でもワイドギャップ半導体膜を堆積させることが可能であるためシリコン基板より熱伝導度の良い材料を利用できる。
【００１７】
異種材料での成膜や貼り合わせ基板の作製は、熱膨張係数の違いにより基板面内応力が増加するため膜自体にクラックやワレが生じる問題があり、特に基板口径が大きくなると本課題は深刻になる。この対策として複雑なバッファー層を成長させるなどして膜自体の応力低減化を図っているが生産性低下やコスト高になっている。この課題を解決するために、例えばシリコン基板上の３Ｃ−Ｓｉ膜成長前に素子分離領域となるスクライブライン上に予め溝掘りを施した後に３Ｃ−ＳｉＣ成長を成長させると表面領域部と溝部での成膜厚み差が生じるために基板全面に応力が生じても厚みの薄い溝掘り底部エッジ付近でクラックが発生しやすくなるため表面上のクラックを抑制できる。尚、本手法は、基板表面の溝掘りに限定するのではなく第一層目のワイドギャップ半導体形成以降に適用しても良い。更には、溝掘り加工でなく基板表面上で成膜が分離しやすいように事前にストライプ形状の膜などを形成することも可能である。
【００１８】
本事例では、同一シリコン基板上に３Ｃ−ＳｉＣ膜を成長あるいは貼り合わせた基板上のＧａＮ成膜に限定しているが、半導体デバイスとして作製可能なワイドギャップ半導体膜全てが対象となる。
【発明の効果】
【００１９】
このように、本発明によるワイドギャップ半導体デバイス及びその製造方法によれば、高温動作下でも安定してノーマリーオフを実現でき、かつワイドギャップ半導体膜自体を高品質に作製する事が可能となる。
【実施例】
【００２０】
［比較例１］
直径５０ｍｍ、厚み４００μｍの結晶方位（１１１）面のｐ型ＣＺシリコン基板を準備した。このサンプルに対して表面にｐ型の３Ｃ−ＳｉＣ膜を３μｍ成長させた。その後、コロイダルシリカを用いて表面研磨を行った。更に、ＧａＮ膜を３μｍ、ＡｌＧａＮ膜を１５０ｎｍ成長させた後に同様に研磨を施した。その後、ノーマリーオン型のパワーデバイス素子であるＧａＮ−ＨＥＭＴ素子を作製した。（サンプル１）
【００２１】
［比較例２］
比較例１と同じシリコン基板を用いて表面にｐ型の３Ｃ−ＳｉＣ膜を３μｍ成長させた。その後、コロイダルシリカを用いて表面研磨を行った。更に、ＧａＮ膜を３μｍ、ＡｌＧａＮ膜を１５０ｎｍ成長させた後に同様に研磨を施した。その後、必要に応じてＧａＮ膜と３Ｃ−ＳｉＣ膜をドライエッチングしシリコン基板表面を露出させた。ＧａＮ膜を残した領域にはノーマリーオン型のパワーデバイス素子であるＧａＮ−ＨＥＭＴ素子を作製した。一方、シリコン基板表面にはｎチャンネルのＭＯＳＦＥＴを作製した。これら素子は図１に示すようにカスコード接続を行った。（サンプル２）
【００２２】
［実施例１］
比較例１と同じシリコン基板を用いて表面にｐ型の３Ｃ−ＳｉＣ膜を３μｍ成長させた後にコロイダルシリカを用いて表面研磨を行った。次に、ＧａＮ膜を３μｍ、ＡｌＧａＮ膜を１５０ｎｍ成長させノーマリーオン型のパワーデバイス素子であるＧａＮ−ＨＥＭＴ素子を作製した。同様に比較例２と同じシリコン基板を用いてｐ型の３Ｃ−ＳｉＣ膜を３μｍ成長させ、更にｎチャンネルのＭＯＳＦＥＴを作製した。これら素子は図２に示すように比較例２と同じカスコード接続を行った。（サンプル３）
【００２３】
［実施例２］
比較例１と同じシリコン基板を用いて表面にｐ型の３Ｃ−ＳｉＣ膜を３μｍ成長させた。その後、コロイダルシリカを用いて表面研磨を行った。そのサンプルに対して、ＧａＮ膜を３μｍ、ＡｌＧａＮ膜を１５０ｎｍ成長させた後に同様の研磨を施した。その後、必要に応じてＧａＮ膜をドライエッチングし３Ｃ−ＳｉＣ表面を露出させた。ＧａＮ膜を残した領域にはノーマリーオン型のパワーデバイス素子であるＧａＮ−ＨＥＭＴ素子を作製した。一方、３Ｃ−ＳｉＣ表面にはｎチャンネルのＭＯＳＦＥＴを作製した。これら素子は図２に示すように比較例２と同じカスコード接続を行った。（サンプル４）
【００２４】
［実施例３］
比較例１と同じシリコン基板を複数用いて２つのグループに分けた。１グループ目は、市販のまま表面に３Ｃ−ＳｉＣ膜を６μｍ成長させた。２グループ目は、シリコン基板の表面にチップ寸法５ｍｍ角、スクライブライン１００μｍのパターンを形成した後にスクライブライン状のみをシリコン表面を基準として約２０μｍ深さエッチングして溝掘りを行った。その後、サンプル上に３Ｃ−ＳｉＣ膜を６μｍ成長させた。
【００２５】
［評価１］
高温プローバを用いて比較例にて作製したサンプル１と２および実施例にて作製したサンプル３と４を用いて２５０℃の温度環境下で評価を行った。評価手法としては、サンプル１はＧａＮ−ＨＥＭＴのゲートをオフした状態、サンプル２からサンプル４はＧａＮ−ＨＥＭＴのゲート及びＭＯＳＦＥＴのゲートをオフさせた時のＧａＮ−ＨＥＭＴから流れる電流をモニタリングした。結果、サンプル１とサンプル２では出力電流を確認できたがサンプル３と４では確認できなかった。
【００２６】
［評価２］
実施例３で得られたサンプルに対して、暗室にて高輝度ランプを用いて基板表面クラックを調査した。結果、スクライブラインなしの基板には外周部から中央部に向かってクラックが１０~１５ｍｍ程の長さで多発していたがスクライブライン有りのサンプルには外周部に５ｍｍ以下のクラックが発生しているのみであった。すなわち、クラックフリーの良品チップ数は、スクライブライン加工する事により大幅に歩留りが改善した。
【図面の簡単な説明】
【００２７】
【図１】比較例２に係るカスコード接続されたノーマリーオフ型ワイドギャップ半導体の回路図である。
【図２】実施例１、２に係るカスコード接続されたノーマリーオフ型ワイドギャップ半導体の回路図である。
【図１】
2014150200.tif 000003
【図２】
2014150200.tif 000004