(57)【要約】【課題】  実装面積を小さくすることが可能な端子電極を備えた電子部品を提供する。【解決手段】  電子部品の一側面は、実装面と複数の側面とを有する素体を備えた電子部品であって、実装面および複数の側面のうち一つの側面に形成された第一の端子電極と、実装面および複数の側面のうち他の側面に形成された第二の端子電極とを備え、実装面に形成された部分である第一および第二の端子電極の実装部分の表面上に金属膜を備え、側面に形成された部分である第一および第二の端子電極の側面部分の表面の少なくとも一部が酸化膜で覆われている。【選択図】図３
2014053598.tif 000002
【特許請求の範囲】
【請求項１】
実装面と複数の側面とを有する素体を備えた電子部品であって、
前記実装面および前記複数の側面のうち一つの側面に形成された第一の端子電極と、前記実装面および前記複数の側面のうち他の側面に形成された第二の端子電極とを備え、
前記実装面に形成された部分である前記第一および第二の端子電極の実装部分の表面上に金属膜を備え、
前記側面に形成された部分である前記第一および第二の端子電極の側面部分の表面の少なくとも一部が酸化膜で覆われていることを特徴とする、電子部品。
【請求項２】
前記酸化膜は前記金属膜の主成分と異なる元素を主成分とすることを特徴とする請求項１に記載の電子部品。
【請求項３】
前記金属膜はＳｎまたはＳｎ合金を主成分として含むことを特徴とする請求項１に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端子電極を備える電子部品に関する。
【背景技術】
【０００２】
電子部品には、搭載する電子デバイスの高性能化及び小型化に伴って、より一層の小型化が求められている。さらに、その小型化された電子部品は、リフロー工程（電子部品を予めはんだペーストを塗布した基板上に載せ、連続炉ではんだ接合を一括して行う工程）で、より高密度にはんだでプリント配線基板などに実装され電子デバイス等に用いることが求められている。
【０００３】
一般的な電子部品がプリント配線基板１０に実装された断面の模式図を図１に示す。ここでの電子部品１は、素子本体２（以下、素体２）内に、内部電極層３がセラミック層４を介して重なり合うように配置されている。素体２の内部電極層３が露出した面を覆うように、端子電極７の下地電極層５が形成されている。下地電極層５は、その外表面にＮｉめっき層６ａと、さらにその外表面にＳｎめっき層６ｂの二層からなるめっき層６が形成されている。
【０００４】
さらに、電子部品１は、はんだ８を介してプリント配線基板１０上のパッド９に接合されている。はんだ８は、リフロー工程の熱処理によりＳｎめっき層６ｂを伝いめっき層６の表面に濡れ上がり、Ｓｎめっき層６ｂと金属間化合物を形成することにより、基板上のパッド９と接合する。
【０００５】
一方、高密度にはんだでプリント回路基板などに実装するために、電子部品の端子電極には、ＬＧＡ（ＬａｎｄＧｒｉｄ Ａｒｒａｙ）タイプが採用されていることがある。一般的な電子部品の端子電極にＬＧＡが採用されている電子部品の断面の模式図を図２に示す。
【０００６】
図２に示す電子部品１１は、複数のセラミック層１３と複数の内部電極層１２のパターンがそれぞれ交互に積層され、その内部電極層１２は一層おきにずらし、そのずらした部分で積層方向に貫通するように設けられたそれぞれのスルーホール電極１４で接続されている。また、これらのスルーホール電極１４の端部には、外部接続用電極１５が端子電極として形成されており、電子部品１１の１つの面で基板等に接続できるように配置されている。このようなＬＧＡタイプの端子電極を備える電子部品１１は、例えば、特許文献１などに提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−０４５２０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、電子部品１では、端子電極７が素体２の下面（プリント配線基板１０に向かい合う面。以下、実装面と称す。）および実装面に接する素体２の側面に形成されており、はんだによる接合時にはんだが素体２の実装面の表面上に形成された端子電極７の実装部分の表面のみならず端子電極７の実装部分に対してほぼ垂直方向に延びる側面部分の表面に濡れて上るため、プリント配線基板１０上の実装面積を小さくすることは難しい。また、電子部品間の距離が極めて小さい場合、端子電極７の側面部分同士の接触によるショートが生じる可能性があり、実装面積の低減には限界があった。
【０００９】
一方、電子部品１１では、端子電極部分を下面のみに外部接続用電極１５として形成することが可能となるため、実装面積を小さくすることは容易である。しかし電子部品１１の形成の際に、スルーホールの穿設やスルーホールへの導電ペーストの充填等の複雑な工程を必要としており、セラミック層１３や内部電極層１２のさらなる薄層化や多層化を狙うことは難しい。また、スルーホール電極１４の存在のために有効電極面積は従来の電子部品１よりも小さくなるため、大容量の電子部品を作製することは難しい。このため、これらの電子部品の小型化の要求と共に進む基板への実装面積の低減には限界があり、小型化した電子部品の容量を減らすことなく実装面積を小さくすることが求められている。
【００１０】
本発明は、上記事情に鑑みてなされたものであり実装面積を小さくすることが可能な端子電極を備える電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子部品の一側面は、実装面と複数の側面とを有する素体を備えた電子部品であって、実装面および複数の側面のうち一つの側面に形成された第一の端子電極と、実装面および複数の側面のうち他の側面に形成された第二の端子電極とを備え、実装面に形成された部分である第一および第二の端子電極の実装部分の表面上に金属膜を備え、側面に形成された部分である第一および第二の端子電極の側面部分の表面の少なくとも一部が酸化膜で覆われている。
【００１２】
これによって実装面積を小さくすることが可能な端子電極を備える電子部品を得ることができる。
【００１３】
さらに、酸化膜は金属膜の主成分と異なる元素を主成分とすることを特徴とする。
【００１４】
これによって、リフロー工程での端子電極の側面部分の表面へのはんだ上りをより一層抑制することができ、より実装面積を小さくすることが可能な端子電極を有する電子部品を得ることができる。
【００１５】
さらに、金属膜はＳｎまたはＳｎ合金を主成分として含むことを特徴とする。
【００１６】
これによって、基板のパッドの種類によらず基板との接合が良好な電子部品を得ることができる。
【発明の効果】
【００１７】
本発明によれば、実装面積が小さい電子部品を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】従来の電子部品の実装時における形態を模式的に示す断面図である。
【図２】従来のスルーホールタイプ電子部品を模式的に示す断面図である。
【図３】本実施形態１の電子部品を模式的に示す断面図である。
【図４】本実施形態１の電子部品の斜視図である。
【図５】本実施形態２の電子部品を模式的に示す断面図である。
【図６】本実施形態３の電子部品を模式的に示す断面図である。
【図７】端面へのはんだ上りを評価する際の説明図である。
【発明を実施するための形態】
【００１９】
本発明に係る実施形態の電子部品は、特に限定されないが、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装型電子部品が例示される。
【００２０】
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。また、特に断らない限り、上下左右等の位置関係は、図面の位置関係に基づくものとする。
【００２１】
本実施形態１では、図３に示される電子部品２１を例示して説明する。図３に示すように、電子部品２１は、セラミック層２４と内部電極層２３とが交互に積層された素体２２を備えている。素体２２は、図示しない基板回路に対向する面である実装面２２ａと、４つの側面２２ｂ、２２ｃ（符号２２ｃは後述の図４参照）とを有している。内部電極層２３は、各端部が素体２２の対向する一対の側面２２ｂに交互に露出するように積層してある。その一対の側面２２ｂを含む素体２２の両端部には、素体２２の内部で交互に配置された内部電極層２３と各々導通する一対の端子電極２５が形成してある。一対の端子電極２５は、素体２２の両端部を覆うように形成され、内部電極層２３の露出部に接続されて電気回路を構成する。つまり、電子部品２１は、素体２２の実装面および複数の側面（すなわち、４つの側面）のうち一つの側面に形成された第一の端子電極２５と、素体２２の実装面および複数の側面のうち他の側面に形成された第二の端子電極２５と、素体２２の実装面に形成され第一および第二の端子電極の部分に金属層２７（本発明の金属膜に相当）を備えている。以下の説明では、適宜、端子電極２５のうち、素体２２の実装面２２ａ上に形成された部分を実装部分２５ａ、素体２２の側面２２ｂ、２２ｃ上に形成された部分を側面部分２５ｂと称す。ここで、端子電極２５の側面とは、端子電極２５の実装部分の表面に対してほぼ垂直方向に位置する側面部分の表面を示す。
【００２２】
なお、内部電極層が無い素体に端子電極２５を形成した場合の端子電極２５の側面とは、端子電極２５の実装部分２５ａの表面に対してほぼ垂直方向に延びる側面部分２５ｂの表面であり、かつ他の向かい合う面にも他の端子電極２５の側面を有する。
【００２３】
本実施形態１に係る電子部品２１において、端子電極２５は、その表面に酸化膜２６と金属層２７を備えている。より詳細には、電子部品２１の端子電極２５の実装部分２５ａの表面だけが金属層２７により覆われ、端子電極２５の、金属層２７により覆われている部分を除く部分の表面（側面部分２５ｂの表面）が酸化膜２６によって全体的に覆われている。
【００２４】
本実施形態１に係る電子部品２１の素体２２の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常外形はほぼ直方体形状とし、寸法は縦（０．２〜５．６ｍｍ）×横（０．１〜５．０ｍｍ）×高さ（０．１〜１．９ｍｍ）程度とすることができる。特に、寸法は縦０．４ｍｍ以下×横０．２ｍｍ以下×高さ０．２ｍｍ以下の小型の形状である場合には、基板へのはんだによる実装時の接合不具合の低減等の効果も得ることが出来る。
【００２５】
本実施形態１に係る端子電極２５の厚さは用途等に応じて適宜決定すればよいが、通常、１〜５０μｍ程度であることが好ましい。
【００２６】
電子部品２１の基板へのはんだによる実装時のはんだ上りを抑制する観点では、少なくとも電子部品２１の長手方向で対向する端子電極２５の側面部分２５ｂの表面上に酸化膜２６を備えていればよい。言い換えると、電子部品２１の端子電極２５で実装部分２５ａの表面に対して垂直方向に位置する少なくとも一対の平面である側面部分２５ｂの表面で、その側面部分２５ｂの表面間の距離が最も長い面に酸化膜２６を備えることである。これは、はんだによる実装時に、はんだが端子電極２５の側面部分の表面に沿って上るのを抑制することにより、実装面積を小さくする効果が得られるためである。さらに酸化膜２６が端子電極２５の側面部分２５ｂの表面を覆うため、電子部品間の距離が極めて小さくても、端子電極２５の側面部分同士の接触によるショートを抑制することが可能となる。
【００２７】
さらに、端子電極２５の金属層２７が覆っている部分を除く部分の表面を酸化膜２６で覆う、つまり、酸化膜２６は、端子電極２５の側面部分２５ｂの表面を覆っていることが好ましい。これにより、電子部品２１の基板への実装時において、実装部分２５ａの表面以外の端子電極２５の表面にはんだが濡れずはんだ上りが生じないため、実装面積の低減が可能となる。さらに、この酸化膜２６によって、端子電極２５は、使用環境下においての腐食等の劣化等が生じにくい効果もありより好ましい。
【００２８】
本実施形態１では、端子電極２５の金属層２７を内部電極層２３と平行した面に設けているが、電子部品２１の実装面上つまり電子部品２１を基板回路へ実装する際の電子部品２１と接続する基板回路に対向する面上であればよく、素体２２の内部電極層２３の配置に影響されない。
【００２９】
電子部品２１は、この金属層２７とはんだを介し基板と接合することで、実装面積の小さい基板実装部品を得ることができる。このため、電子部品２１を基板に実装する際に、金属層２７を設けた面の把握を容易にするために、電子部品２１の実装面を識別可能な構成とすることが好ましい。これは、素体２２に何らかのマークを設けることでも良く、電子部品２１の形状を非対称とする等して識別することでもよい。
【００３０】
電子部品２１は、基板面へ実装し基板上の回路とはんだを介し接合する。このため、金属層２７は、基板の実装面と接合させるための電子部品２１の１つの面上に形成される一組の端子電極２５の同一面に設けることで、実装基板面上で、電子部品２１の実装面積をさらに小さく、実装密度を高くすることが出来る。
【００３１】
このときの端子電極２５の材料には、特に限定されないが、通常、ＡｇやＣｕ、Ｎｉさらにそれらの合金から構成されるものが好ましい。これらの中でも、内部電極層２３を卑金属で構成することができるＣｕやＮｉ、又はそれらの合金を含む材料を用いることが好ましく、接続性の観点、さらには端子電極２５の表面を酸化することで酸化膜２６を設けることができるＣｕやＮｉで構成されることが特に好ましい。
【００３２】
酸化膜２６は、強制酸化により形成されたものが好ましい。酸化膜２６は、Ｘ線回折分析等によって判別可能な酸化物ピークが検出されるものであり、酸化膜２６が絶縁性を有することが好ましいことから１０ｎｍ以上の厚みを有することが好ましい。さらに、内部電極層２３との電気的接合を維持するために１μｍ以下の厚みであることが好ましい。
【００３３】
酸化膜２６に含まれる金属は特に限定されないが、例えば、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ及びＮｉから選ばれる少なくとも一つを含有する金属またはこれらの合金を含有することが好ましい。これにより、金属層２７の形成の際に酸化膜２６が還元されて金属膜となる反応を抑制することが可能となるため、実装基板上において電子部品２１が他の電子部品と接触した際に生じるショートを抑制することが可能となる。そして、内部電極層２３の電気的接合の観点から、ＣｕやＮｉを含有する金属またはこれらの合金であることがより好ましい。
【００３４】
さらに、酸化膜２６は、金属層２７の主成分と異なる元素を主成分とすることが好ましい。特に、酸化膜２６に含有される金属が金属層２７の主成分の金属よりもはんだの濡れ広がり速度が小さい場合、端子電極２５の側面部分２５ｂの表面へのはんだの濡れ広がりを効果的に抑制することが可能となる。なお、ここでいう主成分とは割合が最も多い元素を示す。
【００３５】
金属層２７に含まれる金属には、特に限定されないが、例えば、Ｃｕ、Ｓｎ、Ａｕから選ばれる少なくとも一つを含有する金属またはこれらの合金を含有することが好ましい。これにより実装する際において基板のパッドとの接合がより良好となる。
【００３６】
さらに、金属層２７はＳｎまたはＳｎ合金を主成分として含有することが好ましい。さらには、金属層２７の元素の主成分はＳｎであることがより好ましい。ＳｎまたはＳｎ合金層の形成は、めっき法もしくは溶融はんだ法により形成することが好ましい。その厚さは用途等に応じて適宜決定すればよいが、通常、０．５〜１０μｍ程度であることが好ましい。なお、ここでいう主成分とは割合が最も多いものを示す。
【００３７】
端子電極２５とはんだに含まれる金属間での合金相形成により、端子電極２５の表面にはんだが濡れ、端子電極２５の側面部分２５ｂの表面へのはんだ上りが生じる。しかし、端子電極２５に含まれる金属の種類によって、はんだとの合金相の形成温度や反応速度が異なる。特に、金属の種類がＳｎとその他金属では大きく異なり、端子電極２５が側面部分２５ｂの成分としてＳｎを含有しないその他金属の場合、端子電極２５の側面部分２５ｂの表面へのはんだ上り速度はＳｎを含有している場合と比べると非常に遅い。
【００３８】
さらに、その他金属の酸化物が端子電極２５の側面部分２５ｂの表面に存在する場合、端子電極２５の側面部分２５ｂの表面にはんだ上りが生じにくいため、実装面積の小さい端子電極２５を備える電子部品２１を得ることが出来る。
【００３９】
一方、前記酸化物がＳｎを含む場合のはんだとの合金形成速度は、はんだと金属Ｓｎ及びＳｎ合金との合金形成速度よりも遅くなるが、端子電極２５の側面部分２５ｂの表面へのはんだ上りは生じてしまい、より実装面積の小さい端子電極を備える電子部品２１を得ることが難しくなる傾向にある。
【００４０】
実施形態１の電子部品２１の製造方法は、
（ｉ）複数のセラミックグリーンシート（セラミック層２４）と、隣接するセラミックグリーンシートの間に埋設された電極層（内部電極層２３）と、を有するグリーン積層体を形成、切断、焼成し、素体２２を形成する第１工程と、
（ｉｉ）得られた素体２２の実装面２２ａおよび複数の側面２２ｂ、２２ｃのうち一つの側面２２ｂに第一の端子電極２５と、実装面２２ａおよび複数の側面２２ｂ、２２ｃのうち他の側面２２ｂに第二の端子電極２５とを形成する、端子電極２５を形成する第２工程と、
（ｉｉｉ）実装面２２ａに形成された部分である第一および第二の端子電極２５の実装部分２５ａを除く、少なくとも側面２２ｂ、２２ｃに形成された部分である第一および第二の端子電極２５の側面部分２５ｂの表面上に酸化膜２６を設ける第３工程と、
（ｉｖ）第一および第二の端子電極２５の実装部分２５ａの表面上に金属層２７を形成する第４工程と、を有する。以下、各工程の詳細を説明する。
【００４１】
第１工程は、素体２２の準備工程である。ここでの素体２２には、特に限定されないが、例えば、チタン酸バリウムを主成分として用いることができる。
【００４２】
次に、所望の各種電極パターンが形成されたセラミックグリーンシートを所定の順序で重ねる。また、電極パターンが形成されていないセラミックグリーンシートを適宜挿入して重ねてもよい。このようにして、複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された電極層と、を有するグリーン積層体を得ることができる。
【００４３】
上記グリーン積層体を所定のサイズに切断し、得たグリーンチップに脱バインダ処理、焼成及びアニールを行なった後、例えばバレル研磨やサンドブラストなどにより内部電極層２３の端部が露出する面（側面２２ｂ。以下、素体２２の端面とも称す。）の研磨を施し、素体２２を得る。
【００４４】
第２工程は、素体２２の端面に一対の端子電極２５を形成する工程である。端子電極２５の形成方法は特に限定されず、塗布電極焼付による形成や電解及び無電解めっき法により形成することができる。例えば、素体２２の端面に端子電極２５としてＣｕの端子電極を形成することができる。
【００４５】
このとき、例えば、塗布電極焼付による形成を行う場合、外部電極用ペーストを印刷または塗布して焼成し、端子電極２５を形成する。外部電極の焼成条件は、例えば、加湿したＮ２とＨ２との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。
【００４６】
第３工程は、端子電極２５の表面に酸化膜２６を設ける、つまり端子電極２５の一部を酸化膜２６で覆う工程である。図４は、実施形態１の電子部品２１の斜視図である。電子部品２１の素体２２の側面２２ｂと平行な端子電極２５の側面部分２５ｂの面（長手方向において対向する面）をＴａ、実装部分２５ａの表面に接する面のうち側面部分２５ｂの面Ｔａを除く面（短手方向において対向する面）をＴｂ、基板への実装を意図する面をＴｃおよびその基板への実装を意図する面Ｔｃと対面にある面をＴｄに分類したとき、金属層２７や酸化膜２６を設ける面について図４を用いて説明する。
【００４７】
金属層２７は、電子部品２１の１つの同一面上にあればよく、少なくとも端子電極２５の面Ｔａが酸化膜２６に覆われていれば良い。これによって、電子部品２１の長手方向の実装面積が小さくなり、高密度の実装が可能となる。さらに、好ましくは、端子電極２５の面Ｔａと面Ｔｂが酸化膜２６に覆われていることが好ましい。これによって、電子部品２１の短手方向の実装時のはんだ上りをもさらに抑制することができ、電子部品２１の短手方向の実装面積も小さくすることができる。本実施形態１では、図３に示すように面Ｔｃのみに金属層２７を設け、端子電極２５の面Ｔａ、Ｔｂ、Ｔｄは、酸化膜２６によって覆われている。
【００４８】
第３工程において、端子電極２５の表面に酸化膜２６を設ける方法は特に限定されない。例えば、酸化物ターゲットを用いたスパッタ法や酸化物を有する塗料等を直接塗布する方法を用いることが出来る。
【００４９】
さらに、端子電極２５の表面を酸化させる方法を用いることもできる。この酸化させる方法は特に限定されず、大気中や高酸素濃度雰囲気での加熱、または化学的に表面を処理することにより行うことができる。例えば、大気中において２００℃以上で２〜７時間熱処理することにより酸化膜２６を形成することができる。
【００５０】
第４工程は、端子電極２５へ金属層２７を形成する工程である。このときの金属層２７は、ＳｎまたはＳｎ合金層であることがはんだとの接合性の観点で好ましい。端子電極２５へのＳｎまたはＳｎ合金層の形成は、めっき法もしくは溶融はんだ法により形成することが好ましい。
【００５１】
なお、第３工程と第４工程は、実施する順番は特に限定されず、逆にしても得ることができる。その場合は、第４工程で金属層２７を形成した後、金属層２７をマスクし第３工程を実施し、端子電極２５の表面に酸化膜２６を設けることが出来る。
【００５２】
次に、本発明に係る実施形態２の電子部品について説明する。電子部品３１を図５にその断面の模式図を示す。電子部品３１の端子電極３５は、２つの層３５Ａ、３５Ｂによって構成されている点で、実施形態１の端子電極２５と異なる。すなわち、実施形態２の端子電極３５は、素体３２の実装面３２ａおよび側面３２ｂに形成された、実施形態１の端子電極２５と同様の下地電極層３５Ａと、その下地電極層３５Ａの表面上に形成された表面層３５Ｂとを備えており、さらにその端子電極３５の表面上に酸化膜３６と金属層３７を備えている。端子電極３５は、図５に示すように電子部品３１の端子電極３５の側面部分３５ｂの表面が酸化膜３６で覆われている。更に詳細には、電子部品３１の端子電極３５の実装部分３５ａの表面だけが金属層３７により覆われ、それ以外が酸化膜３６によって覆われている。このとき、表面層３５Ｂには、特に限定されないがＣｕやＮｉの元素を主成分とし構成することができる。表面層３５Ｂの一部を酸化し酸化膜３６とする観点から、ＣｕおよびＮｉを用いることが好ましい。
【００５３】
さらに、端子電極３５の表面に酸化膜３６を設ける点では、実施形態２のように、端子電極３５の下地電極層３５Ａの主成分と異なる元素を主成分とする表面層３５Ｂを酸化することで酸化膜３６を設けることが、端子電極３５の導通を安定的に確保できる点でより好ましい。
【００５４】
このときの表面層３５Ｂの形成方法は特に限定されないが、実施形態１の製造方法で（ｉｉ）の第２の工程の後に、（ｖ）表面層３５Ｂの形成工程として第５の工程を設ける。このときの第５の工程は、例えばスパッタ法や蒸着法、めっき法などを用いることができる。
【００５５】
このときの表面層３５Ｂには、端子電極３５の下地電極層３５ＡがＣｕを含む組成で構成された場合に、電子部品３１をはんだにより基板へ実装するときの、端子電極３５の下地電極層３５Ａのはんだ喰われを抑制する観点で、ＮｉまたはＮｉ合金を含む組成の層として設けることがより好ましい。ＮｉまたはＮｉ合金層の形成は、めっき法もしくは蒸着法により形成することが好ましい。その厚さは用途等に応じて適宜決定すればよいが、通常、０．５〜１０μｍ程度であることが好ましい。
【００５６】
次に、本発明に係る実施形態３の電子部品について説明する。電子部品４１を図６にその断面の模式図を示す。実施形態２の電子部品３１と、金属層として金属層４７を設ける位置が違うだけで他は同等である。すなわち、電子部品４１の端子電極４５は、素体４２の実装面４２ａおよび側面４２ｂに形成された、実施形態１の端子電極２５と同様の下地電極層４５Ａと、その下地電極層４５Ａの表面上に形成された表面層４５Ｂとを備えており、さらにその端子電極４５の表面上に酸化膜４６と金属層４７を備えている。
【００５７】
金属層４７は、基板へ実装する面である面Ｔｃと面Ｔｄのみに設け、他の端子電極４５の面Ｔａ、面Ｔｂは、酸化膜４６によって覆われている。これによって、基板への実装面を２つ選ぶことができ、実装時の工程負荷を小さくすることができる。
【００５８】
このようにして製造された本発明の実施形態１〜３の電子部品は、はんだ等によりプリント基板上などに実装され、各種電子機器等に使用することができる。
【実施例】
【００５９】
以下、本発明の実施形態を実施例に基づき、図面を参照しつつ詳細に説明する。
【００６０】
（実施例１、２）
まず、０４０２Ｍ形状の素体を準備し、素体の端面に外部電極用Ｃｕペーストを塗布して焼成し、一対の端子電極を形成した。外部電極の焼成条件は、加湿したＮ２とＨ２との混合ガス中で７００℃にて１０分間とした。
【００６１】
得られた素体の一対の端子電極の実装部分の表面のすべてを覆うようにマスキングを施し、熱風乾燥機に入れ、大気中にて熱処理を行い、マスキングした面を除く端子電極の表面を酸化し酸化膜を形成した。
【００６２】
得られた素体の洗浄をアルコールを用いて行い、チオ尿素を添加したＳｎめっき液（浴温７０℃）内に１０分間浸漬して置換めっきを行い、金属層として１μｍ厚みのＳｎ無電解めっき膜を酸化膜以外の端子電極の表面に形成して、実施例１のサンプルを得た。つまり、実施形態１と同様に電子部品の端子電極の実装部分の表面だけが金属層により覆われ、金属層に覆われている部分を除く端子電極の表面が酸化膜で覆われている実施例１のサンプルを得た。
【００６３】
サンプルの評価は、後述する手法を用いて行った。
【００６４】
（金属層の付着性評価）
得られた電子部品の端子電極の表面の金属層付着性評価方法としては、電子部品の端子電極の金属層を形成した面を実体顕微鏡で観察し、金属膜が被覆されている面積率が９５％以上のものをはんだの濡れ性が十分良好として「Ａ」とした。また、金属膜が被覆されている面積率が９５％未満のものをはんだの濡れ性の観点で不十分として「Ｂ」とした。
【００６５】
（端子電極の側面部分へのはんだ上り性評価）
端子電極の側面部分へのはんだ上りの評価の説明には、電子部品と基板の接合部の断面の観察模式図の図７を用いて示す。
【００６６】
形状が０．４ｍｍ×０．２ｍｍ（０４０２Ｍ）の電子部品を実装するパッド５７を形成した、はんだ上り評価用基板５９を準備した。前記はんだ上り評価用基板５９のパッド５７に、ペーストはんだを印刷した。実装装置を用いて各実施例及び各比較例により作製した０４０２Ｍの電子部品５１をはんだ上り評価用基板５９に載置した。電子部品５１が実装された前記はんだ上り評価用基板５９をリフロー炉に入れて加熱し、電子部品５１の下地電極層５５Ａと表面層５５Ｂとで構成された端子電極５５と、基板のパッド５７とを接合し、はんだ上り評価用サンプルを得た。得られたはんだ上り評価用サンプルを用いてはんだ上り性の評価を行った。
【００６７】
端子電極５５に対して溶融したはんだの濡れ性が高い場合、前記はんだは電子部品５１の端子電極５５の側面部分５５ｂの表面に上りやすくなる。このため、はんだ接合部Ｆのはんだ上り高さｈｆが大きい程、はんだの基板上に広がる面積が大きくなり、基板上での実装面積が大きくなってしまう。
【００６８】
溶融したはんだのはんだ上りは、電子部品５１の端子電極５５とはんだ上り評価用基板５９のパッド５７とをはんだで接合した際におけるはんだ接合部Ｆの高さ（はんだ上り高さ）ｈｆで評価した。はんだ上り高さｈｆは、電子部品５１の端子電極５５のはんだ上り評価用基板５９に対向する表面から端子電極５５の側面部分５５ｂの表面（はんだ上り評価用基板５９に対して垂直方向にある面）のはんだ接合部Ｆとの境界（はんだ上り端部）までの距離である。
【００６９】
はんだ上り性評価は、はんだ上り高さｈｆが電子部品５１の端子電極５５の曲率半径Ｒよりも小さいものを良好として「Ａ」とした。また、はんだ上り高さｈｆが電子部品５１の端子電極５５の曲率半径Ｒよりも大きいものを不良として「Ｂ」とした。また、実装できなかったものは評価不能として「Ｃ」とした。なお、はんだ上り高さｈｆは電子部品５１の長手方向（電子部品５１の端子電極５５の方向）の端子電極の面Ｔａの断面観察により計測した。
【００７０】
ここで用いるはんだは、市販のはんだを用いることができ、リフロー炉での加熱条件は、該はんだに合わせ調整することができる。ここでは、Ｓｎ９６．５重量％、Ａｇ重量３％、Ｃｕ重量０．５％の組成の鉛フリーはんだ（千住金属工業株式会社製、品名：Ｍ７０５）を用い、リフロー炉での加熱をトップ温度２６０℃、２４０℃以上が３０ｓとなる条件で実施した。
【００７１】
（実装面積評価）
得られた電子部品の実装面積の評価方法としては、基板上に実装した際の実装面積が前記電子部品の面積０．４×０．２ｍｍ２以下のものを良好として「Ａ」、実装面積が０．４×０．２ｍｍ２よりも大きいものを不良として「Ｂ」とし、および実装できなかったものは、評価不能として「Ｃ」とした。
【００７２】
（判定）
金属層の付着性評価、端子電極の長手方向の面Ｔａへのはんだ上り性評価、実装面積評価のうち、すべての評価において「Ａ」であったサンプルを良好として「Ａ」とした。また、短手方向の面Ｔｂへのはんだ上りが生じたために実装面積評価のみ「Ｂ」であったサンプルは「Ｂ」とした。端子電極の長手方向の面Ｔａへのはんだ上り性評価、実装面積評価のうち、いずれも「Ｂ」もしくは「Ｃ」であったサンプルを不良として「Ｃ」とした。
【００７３】
次に、電解めっき法により表面層としてＮｉ被膜層を形成して得た素体の一対の端子電極の実装部分の表面を除く端子電極の表面を酸化し酸化膜を形成した。その後、金属層として１μｍ厚みのＳｎ無電解めっき膜を酸化膜以外の表面層のＮｉ皮膜層の上に形成して、実施例２のサンプルを得た。つまり、実施形態２と同様のサンプルを得た。
【００７４】
前記実施例１および２のサンプルの評価結果を表１に併せて示す。表１では、実施形態１の電子部品の斜視図で示す面位置と同様の位置説明で、電子部品の端子電極表面の金属層と酸化膜の位置について示した。さらに、端子電極の表面のうち酸化膜を設けた面をＯｘｉｄｅ、金属層を設けた面をＭｅｔａｌと表記した。
【００７５】
【表１】
2014053598.tif 000003
【００７６】
表１より、次の結果が確認できた。本実施例においては、電子部品の端子電極の表面層の有無によるサンプルの評価を行った。実施例１および２に示すサンプルはいずれも端子電極の面Ｔａおよび面Ｔｂは酸化しており、面Ｔａおよび面Ｔｂへのはんだ上りは生じず、端子電極として実装面積の小さい良好な構造体であることが分かった。
【００７７】
（実施例２〜４、比較例１〜３）
端子電極の酸化膜を設ける面を表２に示すように実施例２とは変えた以外は、実施例２と同様にして実施例３〜４や比較例１〜３のサンプルを作製した。結果を表２に併せて示す。実施例３のサンプルは実施例２（実施形態２）の電子部品３１と、金属層３７を設ける位置が異なるだけで他は同等である。つまり、実施形態３と同様のサンプルを得た。
【００７８】
【表２】
2014053598.tif 000004
【００７９】
表２より、次の結果が確認できた。本実施例においては、電子部品の端子電極の酸化面の違いによるサンプルの評価を行った。実施例２および３に示すサンプルは端子電極の面Ｔａおよび面Ｔｂは酸化しており、面Ｔａおよび面Ｔｂへのはんだ上りは生じず、端子電極として実装面積の小さい良好な構造体であることが分かった。
【００８０】
また、実施例４に示すサンプルは、端子電極の面Ｔａが酸化されているため、面Ｔａへのはんだ上りは生じなかったが、面Ｔｂへのはんだ上りは生じた。そのため、実装面積が０．４×０．２ｍｍ２よりも大きくなったが、面Ｔａと面Ｔｂの双方にはんだ上りが生じる従来の電子部品よりも実装面積は小さい構造体であったため、「Ｂ」と判定した。
【００８１】
一方、比較例１〜２に示すサンプルは、端子電極の面Ｔａが酸化されてないため面Ｔａへのはんだ上りが生じてしまった。比較例３に示すサンプルは端子電極の全面において酸化が生じていないため、実装部分の表面にＳｎ層は形成されるが、面Ｔａ及び面Ｔｂへのはんだ上りを抑制することは出来ない従来の電子部品であり、実装面積が大きい構造体となった。
【００８２】
（実施例５、比較例４）
端子電極の酸化膜に含まれる金属の種類を実施例２と変えた以外は、実施例２と同様にして実施例５および比較例４のサンプルを作製した。その結果を表３に示す。
【００８３】
【表３】
2014053598.tif 000005
【００８４】
表３より、次の結果が確認できた。本実施例においては、電子部品の端子電極の酸化膜に含まれる金属の種類の違いによるサンプルの評価を行った。実施例２および５は端子電極の面Ｔａおよび面Ｔｂが酸化しており、面Ｔａ及び面Ｔｂへのはんだ上りは生じず、実装面積の小さい端子電極として良好な構造体であった。
【００８５】
一方、比較例４に示すサンプルは、実施例２および５と同様に面Ｔａおよび面Ｔｂの表面は酸化膜で覆われている。しかし、金属Ｓｎ膜と比べて速度は遅くなるが酸化Ｓｎ膜に対するはんだの濡れは生じるため、面Ｔａおよび面Ｔｂへのはんだ上りが生じてしまう。そのため、実装面積の小さい端子電極を得ることができなかった。
【００８６】
（比較例５〜６）
端子電極の酸化膜に含まれる金属の種類を変え、かつ端子電極の全ての面に酸化膜を設けるため端子電極を酸化した以外は実施例２と同様に比較例５と比較例６のサンプルを作製した。なお、比較例６のサンプルは表面層がＳｎを含有するため、Ｓｎ層の形成は行わなかった。結果を表４に示す。
【００８７】
【表４】
2014053598.tif 000006
【００８８】
表４より、次の結果が確認できた。本実施例においては、電子部品の端子電極の酸化膜に含まれる金属の種類を変え、端子電極の全ての面を酸化させたサンプルの評価を行った。比較例５に示すサンプルは実装部分の表面にＳｎ層は形成されず、基板に実装することが出来なかった。一方、比較例６に示すサンプルの実装部分の表面はＳｎＯ２層で覆われているもののはんだは濡れるため実装することは出来たが、面Ｔａおよび面Ｔｂのはんだ上りも生じてしまった。そのため、いずれのサンプルも実装面積が小さいサンプルを得ることができなかった。
【００８９】
（実施例６）
端子電極を全面酸化させた後、実装部分の表面のみを研磨により酸化膜を除去した以外は、実施例２と同様に作製し実施例６のサンプルを得た。その結果を表５に示す。
【００９０】
【表５】
2014053598.tif 000007
【００９１】
表５より、次の結果が確認できた。本実施例６においては、電子部品の全面を酸化させた後、実装部分の表面の酸化膜を研磨紙を用いて除去したサンプルの評価を行った。実施例に示すサンプルはいずれの評価結果も良好であり、実装面積の小さい端子電極として良好な構造体であった。
【００９２】
（実施例７）
端子電極のいずれの面も酸化させずに、ＮｉＯのターゲットを用いて実装部分の表面以外の表面に酸化膜を形成した以外は、実施例２と同様にサンプルを作製し実施例７のサンプルを得た。結果を表６に示す。
【００９３】
【表６】
2014053598.tif 000008
【００９４】
表６より、次の結果が確認できた。本実施例においては、電子部品の端子電極は酸化させずに、ＮｉＯのターゲットを用いて実装部分の表面以外の表面に酸化膜を形成したサンプルの評価を行った。実施例７に示すサンプルはいずれの評価結果も良好であり、実装面積の小さい端子電極として良好な構造体であった。
【００９５】
実施例１〜７によって得られた電子部品を電子部品の長手方向の部品間隔を狭めて実装し、部品同士のショート等の不具合が生じず、実装面積を小さくすることができた。
【００９６】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
【００９７】
例えば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装型電子部品が例示される。
【産業上の利用可能性】
【００９８】
本発明によれば、電子部品の実装面積を小さくできるため、高密度化が要求される電子回路モジュール等の基板への電子部品の実装に活用することができる。
【符号の説明】
【００９９】
１・・・電子部品、２・・・素子本体（素体）、３・・・内部電極層、４・・・セラミック層、５・・・下地電極層、６・・・めっき層、６ａ・・・Ｎｉめっき層、６ｂ・・・Ｓｎめっき層、７・・・端子電極、８・・・はんだ、９・・・基板上のパッド、１０・・・プリント配線基板、１１・・・電子部品、１２・・・内部電極層、１３・・・セラミック層、１４・・・スルーホール電極、１５・・・外部接続用電極、２１、３１、４１・・・電子部品、２２、３２、４２・・・素子本体（素体）、２２ａ、３２ａ、４２ａ・・・実装面、２２ｂ、２２ｃ、３２ｂ、４２ｂ・・・側面、２３、３３、４３・・・内部電極層、２４、３４、４４・・・セラミック層、２５、３５、４５・・・端子電極、２５ａ、３５ａ、４５ａ・・・実装部分、２５ｂ、３５ｂ、４５ｂ・・・側面部分、３５Ａ、４５Ａ、５５Ａ・・・下地電極層、３５Ｂ、４５Ｂ、５５Ｂ・・・表面層、２６、３６、４６・・・酸化膜、２７、３７、４７・・・金属層（金属膜）、Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ・・・面、５１・・・０４０２サイズ電子部品、５２・・・素子本体（素体）、５３・・・内部電極層、５４・・・セラミック層、５５・・・端子電極、５６・・・酸化膜、５７・・・接合パッド、５９・・・基板、Ｒ・・・端子電極の曲率半径、Ｆ・・・はんだ接合部、ｈｆ・・・Ｆの高さ（はんだ上り高さ）
【図１】
2014053598.tif 000009
【図２】
2014053598.tif 000010
【図３】
2014053598.tif 000011
【図４】
2014053598.tif 000012
【図５】
2014053598.tif 000013
【図６】
2014053598.tif 000014
【図７】
2014053598.tif 000015