(57)【要約】【課題】電源配線における各内部回路毎の電圧降下を均一にし、各内部回路に供給される電源電圧を均一にする。【解決手段】半導体集積回路内に構成された複数の内部回路のそれぞれに外部から電源を供給する電源配線を備えた半導体集積回路の電源配線構造において、電源配線は、電源配線の一端を順次分岐して得られる複数の給電点を備え、前記給電点のそれぞれを内部回路である負荷への給電点とし、前記電源配線の他端を半導体集積回路の受電点とするとともに、前記受電点と給電点間には電力を消費する回路を接続しない。【選択図】図１
2014053570.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路内に構成された複数の内部回路のそれぞれに外部から電源を供給する電源配線を備えた半導体集積回路の電源配線構造において、
電源配線は、電源配線の一端を順次分岐して得られる複数の給電点を備え、
前記給電点のそれぞれを内部回路である負荷への給電点とし、前記電源配線の他端を半導体集積回路の受電点とするとともに、前記受電点と給電点間には電力を消費する回路を接続しないことを特徴とする半導体集積回路の電源配線構造。
【請求項２】
請求項１記載の電源配線構造において、
前記受電点から各給電点までの配線抵抗は等しいことを特徴とする半導体集積回路の電源配線構造。
【請求項３】
請求項１記載の半導体集積回路の電源配線構造において、
前記内部回路の負荷容量はほぼ等しいことを特徴とする半導体集積回路の電源配線構造。
【請求項４】
半導体集積回路内に構成された複数の内部回路のそれぞれに外部から電源を供給する電源配線を備えた半導体集積回路の電源配線構造において、
電源配線は、４個の端点のそれぞれを前記内部回路のうち隣接する４個の内部回路の給電点に接続し、中点を外部電源からの給電点とするＨ字型構造と、該Ｈ字型構造の中点に電源を供給する給電構造を有し、
前記Ｈ字型構造の端点のみに負荷として働く回路を接続したことを特徴とする半導体集積回路の電源配線構造。
【請求項５】
半導体集積回路内に構成された複数の内部回路のそれぞれに外部から電源を供給する電源配線を備えた半導体集積回路の電源配線構造において、
電源配線は、４個の端点のそれぞれを前記内部回路のうち隣接する４個の内部回路の給電点に接続し、中点を外部電源からの給電点とするＨ字型構造の配線を複数備え、
さらに該複数のＨ字型構造の配線の中点に電源を供給するＨ字型の給電線を有し、
前記Ｈ字型構造の端点のみに負荷として働く回路を接続したことを特徴とする半導体集積回路の電源配線構造。
【請求項６】
請求項１記載の半導体集積回路の電源配線構造において、電源配線は電源側配線とグランド側配線とを備え、電源側配線とグランド側配線との間に内部回路を駆動するクロック配線を配置したことを特徴とする半導体集積回路の電源配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源配線構造にかかり、特に半導体集積回路に電力を供給する電源配線構造に関する。
【背景技術】
【０００２】
近年、半導体集積回路においては高集積化が進展し、これに伴い半導体集積回路の消費電力は増加傾向にある。このため、半導体集積回路を構成する内部回路に電力を安定供給するための電源配線のレイアウト構築は難しくなってきた。
【０００３】
一般的に、半導体集積回路内に配置される電源配線は、安定した電力供給あるいは配線作業の効率性を重視して、リング構造あるいは多層配線プロセスを用いたメッシュ構造が基本となっている（特許文献１，２参照）。
【０００４】
図７は、前述した一般的な半導体集積回路における電源配線構造を示す図である。図７において、１は半導体集積回路、Ｖ１１〜Ｖ２２は外部からの半導体集積回路への給電点を示す。また、２，３，４はリング状の電源配線であり、５は格子状の電源配線を示し、矢印は給電電流の経路を示す。
【０００５】
負荷となるスタンダードセル(standard cell) あるいはマクロセル(macrocell） 等の内部回路（負荷回路）は、例えば、半導体集積回路内部に配置された格子状の電源配線の下に配置される。図示しない外部の給電部から給電された電力は、まず周回のリング状の電源配線２，３，４に伝わり、さらに格子状の電源配線５を経由して前記内部回路に伝わる。
【０００６】
リング状の電源配線２，３，４は、各給電点Ｖ１１〜Ｖ２２を低抵抗で接続する。このため、給電点間に供給電力に差がある場合においても、供給電力の差により生じる前記内部回路に対する給電電圧のばらつきを低減することができる。
【０００７】
また、格子状の配線５は、近接する内部回路間に消費電力の差がある場合おいても、内部回路を互いに接続するので、消費電力の差による給電点電圧のばらつきを低減することができる。
【０００８】
なお、電源配線に割り当てることのできる配線数には制限があり、また配線には抵抗が必ずあることから、各給電点毎に供給電力に差があり、近接する内部回路間に消費電力の差がある場合には、内部回路間の給電電圧のばらつきをある程度低減することはできても、完全に無くすことはできない。また、配線抵抗は距離に比例して大きくなるため、比較的遠い距離間に配置された内部回路間における電圧のばらつきを低減することは困難である。  また、仮に各内部回路当たりの消費電力値が等しい場合であっても、電源配線は、通常、配線の中途に電力を消費する負荷が接続される。このため、電源配線はその外周部から中心部に向かって、次第に電圧が降下し、外周部と中心部では一定の電圧差が発生する。
【０００９】
この電位差（電圧降下）は結果として、回路の動作タイミングに影響を与え、ときとして回路の正常動作を妨げることがある。通常は電源配線を補強することによって、回路が正常に動作する範囲まで、電圧降下を低減する対策がとられるが、電源を補強をするということは、電源配線を新たに増やすことであり、これは信号配線に割り当てることのできるチャネル数を不足させる要因となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−１５０２５号公報
【特許文献２】特開２０１０−１８６８２３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
前記従来技術によれば、内部回路間の距離が比較的近い場合、内部回路間における給電電圧のばらつきは低減することはできる。しかし、内部回路間の距離が比較的遠い場合、内部回路間における給電電圧のばらつきを低減することは困難である。
【００１２】
図８は、一般的な半導体集積回路における電源配線の内部回路への給電点と各給電点毎の給電電圧の関係を示す図である。ここで横軸は電源配線への給電点からの距離を示し、縦軸は電圧値を示しており、Ｃｌ、Ｃ２、ＣＸは内部回路への給電点を示している。この図は電源配線への給電点から、距離が遠くなるに比例して電源配線での電圧降下大きくなることを示している。
【００１３】
各内部回路に対する給電電圧の目標値をＶＡ１〜ＶＸｌとした電源配線を設計する場合、この電源配線から給電される電圧はＶＡｌ〜ＶＸ１の間にあることになる
すなわち、従来の設計手法では、内部回路は、電圧降下が起こりうる範囲の電圧（電源電圧がＶＡｌ〜ＶＸ１）で、その動作が保証されていることが必要であり、内部回路の設計工数が大きくなる。
【００１４】
本発明は、これらの問題点に鑑みてなされたもので、内部回路の給電点電圧を均一化することのできる電源配線構造を提供するものである。
【課題を解決するための手段】
【００１５】
本発明は上記課題を解決するため、次のような手段を採用した。
【００１６】
半導体集積回路内に構成された複数の内部回路のそれぞれに外部から電源を供給する電源配線を備えた半導体集積回路の電源配線構造において、電源配線は、電源配線の一端を順次分岐して得られる複数の給電点を備え、前記給電点のそれぞれを内部回路である負荷への給電点とし、前記電源配線の他端を半導体集積回路の受電点とするとともに、前記受電点と給電点間には電力を消費する回路を接続しない。
【発明の効果】
【００１７】
本発明は、以上の構成を備えるため、内部回路の給電点電圧を均一化することができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施形態を説明する図である。
【図２】給電領域を説明する図である。
【図３】電源配線の交点部を拡大して示す図である。
【図４】給電領域の分割を８×８に拡張した例を示す図である。
【図５】第２の実施形態を示す図である。
【図６】半導体集積回路における給電点と給電点毎の給電電圧の関係を示す図である。
【図７】一般的な半導体集積回路における電源配線構造を示す図である。
【図８】一般的な半導体集積回路における給電点と各給電点毎の給電電圧の関係を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態を添付図面を参照しながら説明する。
【００２０】
（実施形態１） 
図１は本発明の第１の実施形態を説明する図であり、図１において、１は半導体集積回路、Ｖ１１〜Ｖ２２は半導体集積回路１が外部から受電する際の受電点であり、半導体集積回路１の外周に複数個配置され、これらの受電点は相互に低抵抗で接続されている。また、受電点Ｖ１１〜Ｖ２２は一旦，点Ａにおいて統合されている。
【００２１】
また、半導体集積回路１の電源配線はＨ字型の配線構造を有している、すなわち、前記点Ａにおいて一旦、統合された電源配線は半導体集積回路１の中心点である点Ｂにおいて２分岐され、２分岐された配線のそれぞれは、点Ｃおよび点Ｄにおいてそれぞれ２分岐される。さらに、点ＣおよびＤで２分岐された配線は、点Ｅ，Ｆ，Ｇ，Ｈにおいてそれぞれ２分岐される。さらに、点Ｅ，Ｆ，Ｇ，Ｈにおいてそれぞれ２分岐された配線は、点Ｉ，Ｊ，Ｋ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐで２分岐され、分岐端はそれぞれ内部回路への給電点Ｖ３１〜Ｖ４６に接続される。
【００２２】
図１において、Ｒ０は半導体集積回路１の給電領域であり、図４の例では給電領域Ｒ０は領域Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２に４等分され、それぞれの給電領域には、前述のように電源配線を順次２分岐することにより生成された、Ｈ字型の配線構造が多段階に形成されている。
【００２３】
すなわち、電源配線は、Ｈ字型の４個の端点のそれぞれを、内部回路のうち隣接する４個の内部回路の給電点（例えばＶ３１，Ｖ３２，Ｖ３５，Ｖ３６）に接続し、Ｈ字型の中点Ｅを外部電源からの給電点とするＨ字型構造を単位構造として備えている。
【００２４】
Ｍｌｌ，Ｍ１２は、半導体集積回路１の外周部に設けた受電点Ｖｌｌ〜Ｖ２２と、内部に設けた電源配線構造の中心点Ａ，Ｂを接続する電源配線構造であり、これにより外部からの給電は一旦点Ａで統合された後、電源配線構造を介して各内部回路に給電される。
【００２５】
Ｍ２１，Ｍ２２は前記中心点Ｂで２分割された配線であり、これらの配線は点Ｃおよび点Ｄにおいてそれぞれ２分割される。
【００２６】
なお、４等分された各領域に配置されるＨ字型の電源配線構造の末端には、内部回路の給電点が接続され、前記中心点Ｂから、各給電点（例えばＶ３１〜Ｖ４６）に至る距離（配線距離）は等しい。
【００２７】
この結果、図１においてＶ３１〜Ｖ４６で示すＨ字型の分岐の末端は、図２で示すように、給電領域全体を１６等分した領域Ａｌｌ〜Ａ２６のそれぞれに配置された内部回路に等しい配線距離で給電していることになる。
【００２８】
また、本実施形態においては、負荷回路として機能する回路は前記内部回路以外は接続されない。このため、Ｖ３１〜Ｖ４６で示すＨ字型の分岐の末端には、一定の電源電圧を供給することができる。
【００２９】
なお、Ｈ字型の電源配線は、Ｈ字型を構成する配線の方向（縦方向・横方向）毎に使用する配線層が異なり、また，配線の方向で異なる配線層を使用するため、交差する配線は、同一配線層には形成されない。
【００３０】
図３は、電源配線Ｍｌｌ，Ｍ１２の交点部を拡大して示す図である。図３において、Ｍ３１，Ｍ３２は電源側配線、Ｍ３３，Ｍ３４はグランド側配線を示しており、電源側配線Ｍ３１とＭ３３，グランド側配線Ｍ３２とＭ３４はそれぞれ同じ配線層に形成されている。このように、全ての電源配線は、常に電源側配線とグランド側配線のペアで構成する。
【００３１】
Ｔｌｌ、Ｔ１２は、ビアであり、交差する配線層にそれぞれ含まれる電源側配線同士とおよびグランド側配線同士を接続する。
【００３２】
図４は、図１に示すＨ字型電源配線構造において、給電領域の分割を８×８に拡張した例を示す図である。このように、本実施形態によればＨ字型電源配線構造の電源供給領域は、Ｎ＝２の倍数とすると、Ｎ＊Ｎ領域に分割可能である。また、前記分割数に合わせてＨ字型の枝を分岐することにより、収容する内部回路の数を拡張することが可能である。
【００３３】
（実施形態２）
図５は、第２の実施形態を示す図であり、電源配線構造における分岐の末端に当たるＨ字型構造の例を示したものである。
【００３４】
一般的に、半導体集積回路においてクロック信号の伝送、分配には、クロックスキューを低減する目的で、Ｈ字型の配線構造が用いられる。本実施形態は、クロックのＨ字型配線構造に、Ｈ字型構造の電源配線を組み合わせたものである。
【００３５】
図５において、Ｍ４１，Ｍ４２，Ｍ４３，Ｍ４４は電源側配線、Ｍ５１，Ｍ５２，Ｍ５３Ｍ５４はグランド側配線、Ｍ６１，Ｍ６２，Ｍ６３，Ｍ６４はクロック配線を示している。電源側配線Ｍ４１，グランド側配線Ｍ５１，クロック配線Ｍ６１は、それぞれ上位の分岐に接続されている。なお、ビアＴ２１，Ｔ２２，Ｔ２３，Ｔ２４，Ｔ２５，Ｔ２６は異なる配線層の同電位配線同士を貫通して接続する。また、Ｄｌｌ，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６，Ｄ１７は、クロック信号のドライバをである。このように、Ｈ字型の電源配線を構成する電源側配線およびグランド側配線の間にクロック配線を挟むように配置することができる。
【００３６】
このように、Ｈ字型クロック配線を、Ｈ字型の電源配線構造で挟むことにより、他の信号配線とクロック配線との間で発生するカップリングノイズの影響を抑制することが可能である。
【００３７】
以上説明したように、本発明の実施形態によれば、外部からの給電は一旦、半導体集積回路の中心点に統合した後、内部回路（負荷回路）に給電される。また、中心点から内部回路（負荷回路）に至る経路には電力を消費する回路は接続されない。
【００３８】
このため、各内部回路（単位領域当たりの負荷）に給電する電源経路の距離（抵抗）を等しくすることができ、各内部回路毎の中心点電位に対する電圧降下を均一にすること、すなわち各内部回路の電源電圧を均一にすることができる。
【００３９】
図６は，本発明の実施形態における電源配線の内部回路への給電点と各給電点毎の給電電圧の関係を示す図である。ここで横軸は電源配線への給電点からの距離を示し、縦軸は電圧値を示しており、Ｃｌ、Ｃ２、ＣＸは内部回路への給電点を示している。図６に示すように、電源配線上にある給電点の電源電圧は全て均一な値（ＶＸ２）となるため、内部回路は，この値（ＶＸ２）でのみ動作が保証されておればよい。
【００４０】
本発明は、以上の構成を備えるため、内部回路の給電点電圧を均一化することができる。このため、内部回路は前記均一化された電圧でのみ動作が保証できればよい。すなわち、内部回路の動作保証範囲を抑えることができるため、半導体集積回路(内部回路および電源配線）の設計あるいは製作を容易に行うことができる。
【００４１】
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【００４２】
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
【符号の説明】
【００４３】
Ｖｌｌ〜Ｖ２２・・・外部からの受電点
Ｖ３１〜Ｖ４６・・・内部回路への給電点
Ｍｌｌ〜Ｍ５４・・・電源配線
Ｍ６１〜Ｍ６４・・・クロック配線
Ｔｌｌ〜Ｔ２６・・・ビア
Ａｌｌ〜Ａ２６・・・給電領域
Ｄｌｌ〜Ｄ１６・・・クロックドライバ
Ｃｌ，Ｃ２，ＣＸ・・・内部回路の給電点
ＶＡｌ，ＶＸ１，ＶＸ２・・・内部回路の給電点の電圧
【図１】
2014053570.tif 000003
【図２】
2014053570.tif 000004
【図６】
2014053570.tif 000005
【図７】
2014053570.tif 000006
【図８】
2014053570.tif 000007
【図３】
2014053570.tif 000008
【図４】
2014053570.tif 000009
【図５】
2014053570.tif 000010