(57)【要約】【課題】電子走行層における２次元電子ガスを高いキャリア密度と高い移動度に維持するとともに、装置の耐圧を向上すること。【解決手段】所定の基体上に形成されたアンドープＧａＮ層からなる電子走行層１１の上層または上方に、少なくとも２種類の異なるＡｌ組成ｘのＡｌxＧａ1-xＮ層１２−１〜１２−ｎ（０＜ｘ≦１、ｎ：自然数）を４層以上積層した超格子構造の電子供給層１２を設ける。各ＡｌxＧａ1-xＮ層１２−１〜１２−ｎは、電子供給層１２の内部に２次元電子ガスが生じない膜厚に形成する。電子供給層１２の上層にＡｌzＧａ1-zＮ層からなるフィールドプレート層１４を積層しても良く、この場合、電子供給層１２の最上層のＡｌyＧａ1-yＮ層１２ａをエッチングストップ層とする。電子供給層１２の最下層をＡｌＮ層としても良い。【選択図】図１
2014086706.tif 000002
【特許請求の範囲】
【請求項１】
基体と、
前記基体上に形成されたＩＩＩ族窒化物半導体層とを備え、
前記ＩＩＩ族窒化物半導体層は、電子走行層と、該電子走行層上に形成された互いに組成の異なる少なくとも２種類のＡｌxＧａ1-xＮ層（０＜ｘ≦１）を複数層積層されて構成された電子供給層とを有する
ことを特徴とする半導体装置。
【請求項２】
前記電子供給層が前記ＡｌxＧａ1-xＮ層を４層以上積層して構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層のいずれの膜厚も、０．５ｎｍ以上臨界膜厚以下であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層のいずれの膜厚も、前記電子供給層中に２次元電子ガスが発生しない膜厚であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層のいずれの膜厚も、１０ｎｍ以下であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記電子供給層の膜厚が、１０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記電子供給層における平均Ａｌ組成が、１０％以上７０％以下であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記電子供給層における平均Ａｌ組成が、２０％以上５０％以下であることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記電子供給層における平均Ａｌ組成が、２０％以上３５％以下であることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層は、いずれも、０＜ｘ≦０．４、または、０．６≦ｘ≦１を満たすことを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層は、いずれも、０＜ｘ≦０．３５、または、０．７≦ｘ≦１を満たすことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記電子供給層は、Ａｌ組成が互いに異なる２種類の前記ＡｌxＧａ1-xＮ層が交互に積層されて構成されていることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記電子供給層は、Ａｌx1Ｇａ１-x1Ｎ（０＜ｘ１≦０．４）と、Ａｌx2Ｇａ１-x2Ｎ（０．６≦ｘ２≦１）とが交互に積層されて構成されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記電子供給層は、Ａｌx1Ｇａ１-x1Ｎ（０＜ｘ１≦０．３５）と、Ａｌx2Ｇａ１-x2Ｎ（０．７≦ｘ２≦１）とが交互に積層されて構成されていることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記電子供給層の上層にＧａＮ層からなるフィールドプレート層が設けられていることを特徴とする請求項１〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層の最上層の膜厚が１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層の最上層が、０＜ｘ≦０．３５を満たすことを特徴とする請求項１５または１６に記載の半導体装置。
【請求項１８】
前記電子供給層を構成する複数層の前記ＡｌxＧａ1-xＮ層の最下層が、ＡｌＮ層であることを特徴とする請求項１〜１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記最下層の膜厚が、０．５ｎｍ以上１．５ｎｍ以下であることを特徴とする請求項１８に記載の半導体装置。
【請求項２０】
請求項１〜１９のいずれか１項に記載の半導体装置における前記ＩＩＩ族窒化物半導体層上に、ショットキー電極とオーミック電極とを備えたことを特徴とするショットキーバリアダイオード。
【請求項２１】
請求項１〜１９のいずれか１項に記載の半導体装置における前記ＩＩＩ族窒化物半導体層上にソース電極、ゲート電極、およびドレイン電極を備えたことを特徴とする電界効果トランジスタ。
【請求項２２】
請求項１〜１９のいずれか１項に記載の半導体装置における前記ＩＩＩ族窒化物半導体層上に、ソース電極と、ゲート絶縁膜を介して形成されたゲート電極と、ドレイン電極とを備えたことを特徴とするＭＩＳ型電界効果トランジスタ。
【請求項２３】
請求項１〜１９のいずれか１項に記載の半導体装置における前記ＩＩＩ族窒化物半導体層上にソース電極と、前記ＩＩＩ族窒化物半導体層表面から少なくとも前記電子走行層に至るリセス部を有し、前記リセス部上に形成された絶縁膜を介して形成されたゲート電極と、ドレイン電極とを備えたことを特徴とするＭＯＳ型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子走行層および電子供給層を有する半導体装置、ショットキーバリアダイオード、電界効果トランジスタ、ＭＩＳ型電界効果トランジスタ、およびＭＯＳ型電界効果トランジスタに関する。
【背景技術】
【０００２】
従来、特許文献１〜５に記載された技術が知られている。特許文献１には、ｐ型ＡｌＧａＮ／ＧａＮ超格子層をｎｐｎ型ヘテロ接合バイポーラトランジスタ（ｎｐｎＨＢＴ）に利用した構成が記載されている。また、特許文献２には、ＡｌＧａＮ／ＧａＮ超格子バリア層をヘテロ接合電界効果トランジスタ（Heterojunction  Field  Effect  Transistor：ＨＦＥＴ）に設けた構成によって、２次元電子ガス（2  Dimensional  Electron  Gas：２ＤＥＧ）の発生によって抵抗を低減する方法が記載されている。さらに、特許文献３には、ＡｌＧａＮからなる超格子層を有する縦型のＭＩＳ（Metal  Insulator  Semiconductor）型の電界効果トランジスタ（ＭＩＳ型ＦＥＴ）が記載されている。
【０００３】
また、特許文献４，５および非特許文献１には、ＡｌＮ／ＧａＮ擬似混晶をバリア層に用いることにより従来のＡｌＧａＮ混晶のバリア層に比べて、キャリア濃度と移動度を増加させる効果を有する、窒化物半導体材料を用いたＨＥＭＴが記載されている。
【０００４】
また、特許文献６には、２次元電子ガスを形成するために多層構造を採用し、ゲート−ドレイン耐圧を向上させ、コンタクト抵抗が低減された半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５８２５８号公報
【特許文献２】特開２００８−２７０７９４号公報
【特許文献３】特許第４９９３６７３号公報
【特許文献４】特許第３７３３４２０号公報
【特許文献５】特許第４５１７０７７号公報
【特許文献６】特許第４１８６０３２号公報
【非特許文献】
【０００６】
【非特許文献１】ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ  ＬＥＴＴＥＲＳ  ９０、２４２１１２  （２００７）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
さて、本発明者は、従来の半導体装置における特性の課題である、低オン抵抗化、低リーク電流、および高耐圧化のために、障壁層（バリア層）としてＡｌＧａＮ混晶とＡｌＮ／ＧａＮ擬似混晶を採用した。図７Ａおよび図７Ｂはそれぞれ、半導体装置における積層構造を示す断面図である。
【０００８】
すなわち、図７Ａに示すように、従来、ショットキーバリアダイオード（ＳＢＤ）やＨＥＭＴなどの半導体装置の積層構造１００においては、Ｓｉ基板１０１上に、バッファ層１０２、アンドープＧａＮ層からなる電子走行層１０３、電子供給層としてのＡｌ0.25Ｇａ0.75Ｎ層１０４が順次形成されている。なお、Ａｌ0.25Ｇａ0.75Ｎ層１０４上には、さらにＧａＮフィールドプレート層（図７Ａ中、図示せず）が形成されることもある。
【０００９】
これに対して、図７Ｂに示すように、電子供給層を、Ａｌ0.25Ｇａ0.75Ｎ層１０４の代わりに、窒化アルミニウム（ＡｌＮ）層１０５ａと窒化ガリウム（ＧａＮ）層１０５ｂとを交互に順次積層させて、いわゆるＡｌＮ／ＧａＮ超格子層１０５として擬似混晶構造を実現する構成とする。この構成によれば、格子緩和させることなく擬似混晶の平均Ａｌ組成の増加と電子供給層の膜厚増加が容易であるため、２次元電子ガスのキャリア密度を容易に増加できるという効果が得られ、さらに同一Ａｌ組成のＡｌＧａＮ混晶と比較して電子供給層の伝導帯端が量子効果により持ち上がるため基体方向に寄り散乱因子が減少することにより移動度が高くできる効果を有する。
【００１０】
具体的には、図８Ａに示すように、半導体装置におけるショットキーリークの抑制のために、Ａｌ0.25Ｇａ0.75Ｎ層１０４上にさらにＧａＮフィールドプレート層（ＧａＮ−ＦＰ層）１０６を設けた従来構造の場合、２次元電子ガスのキャリア密度が８×１０12ｃｍ-2であった。これに対し、図８Ｂに示すように、本発明者が案出した、電子供給層をＡｌＮ／ＧａＮ超格子層１０５とした擬似混晶構造にし、その上層にショットキーリークの抑制のためのＧａＮ−ＦＰ層１０６を設けた場合、２次元電子ガスのキャリア密度を１．３×１０13ｃｍ-2にでき、従来構造に比して２次元電子ガスのキャリア密度を約１．５倍に増加させることが可能となった。
【００１１】
ここで、本発明者は、半導体装置の耐性を測定するために、図８Ａおよび図８Ｂに示す積層構造を有するショットキーバリアダイオードなどの半導体装置を製造して、これらの耐圧を計測した。すなわち、図８Ｂに示す擬似混晶構造におけるＡｌＮ／ＧａＮ超格子層からなる電子供給層１０５のＡｌの平均組成（平均Ａｌ組成）を、図８Ａに示す従来構造におけるＡｌ0.25Ｇａ0.75Ｎ層からなる電子供給層１０４のＡｌ組成と同一にした。そして、これらの半導体装置におけるリーク電流の印加電圧依存性を測定した。図９は、その測定結果を示すグラフである。
【００１２】
図９から、半導体装置における耐圧が、図８Ａに示すような従来構造の場合に６００Ｖ以上であるのに対し、図８Ｂに示す擬似混晶構造においては１２０Ｖ程度であり、大幅に低下していることがわかる。これにより本発明者は、半導体装置の電子供給層を超格子層として擬似混晶構造にすると半導体装置の耐圧が低下するという問題が生じることを知見した。したがって、２次元電子ガスのキャリア密度と移動度を増加させつつ高耐圧の半導体装置を製造するためには、擬似混晶構造を有する半導体装置の耐圧を向上させる必要があった。
【００１３】
そこで、本発明者が実験および検討を行ったところ、半導体素子におけるＡｌxＧａ1-xＮ層（０≦ｘ≦１）における絶縁破壊電界強度のＡｌ組成依存性は、材料の性質から図２になる。図２からＡｌ組成ｘが０．２（２０％）の場合には、約５ＭＶ／ｃｍであることがわかる。同様に、Ａｌ組成ｘが０（０％）の場合のＧａＮ層においては、絶縁破壊電界強度は３．３ＭＶ／ｃｍであるのに対し、Ａｌ組成ｘが１（１００％）の場合のＡｌＮ層においては、絶縁破壊電界強度は１２ＭＶ／ｃｍであることがわかる。これによって本発明者は、ＡｌＮ／ＧａＮ超格子層における耐圧の低下の原因が、ＡｌＮ／ＧａＮ超格子層中のＧａＮ層の絶縁破壊電界強度の低さに起因するということを知見するに至った。
【００１４】
本発明は、上記に鑑みてなされたものであって、その目的は、電子走行層における２次元電子ガスにおいて高いキャリア密度と高い移動度を維持するとともに耐圧が向上した半導体装置、ショットキーバリアダイオード、電界効果トランジスタ、ＭＩＳ型電界効果トランジスタ、およびＭＯＳ型電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、上記目的を達成するために、本発明に係る半導体装置は、基体と、基体上に形成されたＩＩＩ族窒化物半導体層とを備え、ＩＩＩ族窒化物半導体層は、電子走行層と、該電子走行層上に形成された互いに組成の異なる少なくとも２種類のＡｌxＧａ1-xＮ層（０＜ｘ≦１）を複数層積層されて構成された電子供給層とを有することを特徴とする。
【００１６】
本発明に係る半導体装置は、電子供給層がＡｌxＧａ1-xＮ層を４層以上積層して構成されていることを特徴とする。
【００１７】
本発明に係る半導体装置は、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層のいずれの膜厚も、０．５ｎｍ以上臨界膜厚以下であることを特徴とする。
【００１８】
本発明に係る半導体装置は、上記の発明において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層のいずれの膜厚も、電子供給層中に２次元電子ガスが発生しない膜厚であることを特徴とする。この構成において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層のいずれの膜厚も、１０ｎｍ以下であることを特徴とする。
【００１９】
本発明に係る半導体装置は、上記の発明において、電子供給層の膜厚が、１０ｎｍ以上１００ｎｍ以下であることを特徴とする。
【００２０】
本発明に係る半導体装置は、上記の発明において、電子供給層における平均Ａｌ組成が、１０％以上７０％以下であることを特徴とする。
【００２１】
本発明に係る半導体装置は、上記の発明において、電子供給層における平均Ａｌ組成が、２０％以上５０％以下であることを特徴とする。
【００２２】
本発明に係る半導体装置は、上記の発明において、電子供給層における平均Ａｌ組成が、２０％以上３５％以下であることを特徴とする。
【００２３】
本発明に係る半導体装置は、上記の発明において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層は、いずれも、０＜ｘ≦０．４、または、０．６≦ｘ≦１を満たすことを特徴とする。この構成において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層は、いずれも、０＜ｘ≦０．３５、または、０．７≦ｘ≦１を満たすことを特徴とする。
【００２４】
本発明に係る半導体装置は、上記の発明において、電子供給層は、Ａｌの組成が互いに異なる２種類のＡｌxＧａ1-xＮ層が交互に積層されて構成されていることを特徴とする。この構成において、電子供給層は、Ａｌx1Ｇａ１-x1Ｎ（０＜ｘ１≦０．４）と、Ａｌx2Ｇａ１-x2Ｎ（０．６≦ｘ２≦１）とが交互に積層されて構成されていることを特徴とする。さらに、この構成において、電子供給層は、Ａｌx1Ｇａ1-x1Ｎ（０＜ｘ１≦０．３５）と、Ａｌx2Ｇａ１-x2Ｎ（０．７≦ｘ２≦１）とが交互に積層されて構成されていることを特徴とする。
【００２５】
本発明に係る半導体装置は、上記の発明において、電子供給層の上層にＧａＮ層からなるフィールドプレート層が設けられていることを特徴とする。この構成において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層の最上層の膜厚が１ｎｍ以上１０ｎｍ以下であることを特徴とする。さらに、これらの構成において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層の最上層が、０＜ｘ≦０．３５を満たすことを特徴とする。
【００２６】
本発明に係る半導体装置は、上記の発明において、電子供給層を構成する複数層のＡｌxＧａ1-xＮ層の最下層が、ＡｌＮ層であることを特徴とする。この構成において、最下層の膜厚が、０．５ｎｍ以上１．５ｎｍ以下であることを特徴とする。
【００２７】
本発明に係るショットキーバリアダイオードは、上記の発明による半導体装置におけるＩＩＩ族窒化物半導体層上に、ショットキー電極とオーミック電極とを備えたことを特徴とする。
【００２８】
本発明に係る電界効果トランジスタは、上記の発明による半導体装置におけるＩＩＩ族窒化物半導体層上にソース電極、ゲート電極、およびドレイン電極を備えたことを特徴とする。
【００２９】
本発明に係るＭＩＳ型電界効果トランジスタは、上記の発明による半導体装置におけるＩＩＩ族窒化物半導体層上にソース電極と、ゲート絶縁膜を介して形成されたゲート電極と、ドレイン電極とを備えたことを特徴とする。
【００３０】
本発明に係るＭＯＳ型電界効果トランジスタは、上記の発明による半導体装置におけるＩＩＩ族窒化物半導体層上にソース電極と、ＩＩＩ族窒化物半導体層表面から、少なくとも電子走行層に至るリセス部を有し、リセス部上に形成された絶縁膜を介して形成されたゲート電極と、ドレイン電極とを備えたことを特徴とする。
【発明の効果】
【００３１】
本発明に係る半導体装置、ショットキーバリアダイオード、電界効果トランジスタ、ＭＩＳ型電界効果トランジスタ、およびＭＯＳ型電界効果トランジスタによれば、電子走行層における電子供給層側に生じる２次元電子ガスのキャリア密度を高濃度に維持するとともに、装置の耐圧を飛躍的に向上させることが可能となる。
【図面の簡単な説明】
【００３２】
【図１】図１は、本実施形態における電子供給層の構造を示す断面図である。
【図２】図２は、ＡｌxＧａ1-xＮ層における絶縁破壊電界強度のＡｌ組成依存性を示すグラフである。
【図３Ａ】図３Ａは、本実施形態によるＡｌＧａＮ／ＡｌＧａＮ超格子層の各層構造の第１構造例を説明するための略線図である。
【図３Ｂ】図３Ｂは、本実施形態によるＡｌＧａＮ／ＡｌＧａＮ超格子層の各層構造の第２構造例を説明するための略線図である。
【図３Ｃ】図３Ｃは、本実施形態によるＡｌＧａＮ／ＡｌＧａＮ超格子層の各層構造の第３構造例を説明するための略線図である。
【図３Ｄ】図３Ｄは、本実施形態によるＡｌＧａＮ／ＡｌＧａＮ超格子層の各層構造の第４構造例を説明するための略線図である。
【図３Ｅ】図３Ｅは、本実施形態によるＡｌＧａＮ／ＡｌＧａＮ超格子層の各層構造の第５構造例を説明するための略線図である。
【図３Ｆ】図３Ｆは、本実施形態によるＡｌＧａＮ／ＡｌＧａＮ超格子層の各層構造の第６構造例を説明するための略線図である。
【図４Ａ】図４Ａは、第１の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層を電子供給層としたＳＢＤの構造を示す断面図である。
【図４Ｂ】図４Ｂは、第２の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層を電子供給層としたＨＥＭＴの構造を示す断面図である。
【図４Ｃ】図４Ｃは、第３の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層を電子供給層としたＭＯＳＦＥＴの構造を示す断面図である。
【図４Ｄ】図４Ｄは、第４の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層を電子供給層としたＧａＮ−ＦＰ層を有するＳＢＤの構造を示す断面図である。
【図４Ｅ】図４Ｅは、第５の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層を電子供給層としたＧａＮ−ＦＰ層を有するＨＥＭＴの構造を示す断面図である。
【図４Ｆ】図４Ｆは、第６の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層を電子供給層としたＭＩＳＦＥＴを示す断面図である。
【図４Ｇ】図４Ｇは、第７の実施例によるＡｌＧａＮ／ＡｌＧａＮ超格子層からなる電子供給層の下層にＡｌＮスペーサー層を設けたＳＢＤの構造を示す断面図である。
【図５Ａ】図５Ａは、第８の実施例による電子供給層の上層にエッチングストップ層を設けたＧａＮ−ＦＰ層を有するＳＢＤの構造例を示す断面図である。
【図５Ｂ】図５Ｂは、第９の実施例による電子供給層の上層にエッチングストップ層を設けたＧａＮ−ＦＰ層を有するＨＥＭＴの構造例を示す断面図である。
【図６】図６は、本発明の一実施形態による耐圧の向上の効果を説明するためのＳＢＤにおける耐圧のキャリア密度依存性を示すグラフである。
【図７Ａ】図７Ａは、従来技術による半導体装置における基本積層構造を示す断面図である。
【図７Ｂ】図７Ｂは、本発明者が案出した電子供給層の構造を示す断面図である。
【図８Ａ】図８Ａは、図７Ａに示す従来構造の半導体装置におけるＧａＮフィールドプレート構造を有する場合の基本構造を示す断面図である。
【図８Ｂ】図８Ｂは、図７Ｂに示す本発明者の案出した擬似混晶構造の電子供給層を有する半導体装置がＧａＮフィールドプレート構造を有する場合の基本構造を示す断面図である。
【図９】図９は、図８Ａおよび図８Ｂに示す構造を有する半導体装置における耐圧を測定するためのリーク電流の印加電圧依存性を示すグラフである。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態について図面を参照しつつ説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００３４】
本発明の実施形態を説明する前に、本発明者が上述した課題を解決すべく行った実験および鋭意検討について、その概要を説明する。
【００３５】
まず、本発明者は、種々実験および検討を行い、図８Ｂに示す擬似混晶構造の電子供給層を有する半導体装置において耐圧が低い原因が、電圧印加時にＧａＮ‐ＦＰ端部直下のバリア層であるＡｌＮ／ＧａＮ超格子層に電界が集中し、その中のＧａＮ層の破壊電界強度が低いことによると知見した。
【００３６】
そこで、本発明者はさらに鋭意検討を行い、電子供給層を擬似混晶構造とする場合に、ＧａＮ層にＡｌを追加することで耐圧を向上させることを想起した。すなわち電子供給層を、ＡｌＮ／ＧａＮ擬似混晶層に代えて、少なくとも２種類の異なる組成のＡｌxＧａ1-xＮ層（０＜ｘ≦１）を積層させたＡｌxＧａ1-xＮ超格子層とすることを想起するに至った。これにより、２次元電子ガス（２ＤＥＧ）のキャリア密度を高濃度に維持しつつ、電子供給層を構成する超格子層の絶縁破壊電界強度を高くして半導体装置の耐圧を向上させることができる。以下に説明する実施形態は、以上の鋭意検討に基づいて案出されたものである。
【００３７】
図１は、本発明の実施形態による半導体装置における電子供給層近傍の構成を示す断面図である。すなわち、この実施形態による半導体装置１０においては、所定の基体（図１中、図示せず）上に、ＩＩＩ族窒化物半導体層としての電子走行層１１および電子供給層１２が設けられている。電子走行層１１は、例えばアンドープＧａＮ層からなり、この電子走行層１１の上層または上方に電子供給層１２が設けられている。
【００３８】
この電子供給層１２は、少なくとも２種類の互いに異なるＡｌ組成ｘのＡｌxＧａ1-xＮ層１２−１〜１２−ｎ（ｎ：自然数）が積層されたＡｌＧａＮ／ＡｌＧａＮ超格子層から構成される。そして、この実施形態による電子供給層１２を構成するそれぞれのＡｌxＧａ1-xＮ層１２−１〜１２−ｎのＡｌ組成ｘは、Ａｌを含む必要があることから、０＜ｘ≦１を満たす。また、電子供給層１２は半導体装置の設計に応じて４層以上のＡｌxＧａ1-xＮ層１２−１〜１２−ｎから構成され、各ＡｌxＧａ1-xＮ層１２−１〜１２−ｎはいずれも、少なくともその内部、すなわち電子供給層中に２次元電子ガスが生じない膜厚に形成される。
【００３９】
また、各ＡｌxＧａ1-xＮ層１２−１〜１２−ｎからなる電子供給層１２の平均Ａｌ組成Ｘは、（１）式により算出される。なお、Ｘは平均Ａｌ組成、ｘiはＡｌxＧａ1-xＮ層１２−ｉ（ｉ：１，２，…，ｎ）のＡｌ組成、ｄiはＡｌxＧａ1-xＮ層１２−ｉの膜厚である。
【数１】
2014086706.tif 000003
【００４０】
そして、この実施形態において電子供給層１２の平均Ａｌ組成Ｘは、０＜Ｘ≦１を前提として、シート抵抗を低くすることを考慮すると、１０％以上７０％以下（０．１≦Ｘ≦０．７）が好ましい。また、ＡｌxＧａ1-xＮ超格子バリア層におけるシート抵抗の観点から、電子供給層１２の平均Ａｌ組成Ｘは、２０％以上５０％以下（０．２≦Ｘ≦０．５）がより好ましい。ひずみに対して自由に積層できる格子緩和の観点から、電子供給層１２の平均Ａｌ組成Ｘは、２０％以上３５％以下がさらに好ましい。
【００４１】
さらに、（１）式の分母に相当する電子供給層１２の膜厚は、２次元電子ガス（２ＤＥＧ）のキャリア密度を増加させることを考慮すると、１０ｎｍ以上にするのが好ましく、ミスフィット転位が生じない臨界膜厚以下とし、オーミックコンタクトの限界を考慮すると、１００ｎｍ以下にするのが好ましい。
【００４２】
また、電子供給層１２を構成する各ＡｌxＧａ1-xＮ層１２−ｉの膜厚ｄｉとしては、層状になる最低膜厚である２原子層以上、具体的には例えば０．５ｎｍ以上とするのが好ましい。また、各ＡｌxＧａ1-xＮ層１２−ｉの膜厚ｄｉは、ミスフィット転位を生じさせないためには臨界膜厚以下にするのが好ましい。ＡｌxＧａ1-xＮ層の臨界膜厚は、具体的にはＧａＮ層に対して、Ａｌ組成ｘが０．７の場合に１０ｎｍ程度、Ａｌ組成ｘが０．１の場合に１００ｎｍ程度である。なお、臨界膜厚は、積層構造で隣接する層に応じて異なる膜厚になることから、必ずしもこれらの膜厚に限定されない。そして、上述の条件に基づいて、各ＡｌxＧａ1-xＮ層１２−１〜１２−ｎのＡｌ組成ｘおよび膜厚は、半導体装置の設計に応じて適宜最適な値に算出される。
【００４３】
また、電気供給層１２の超格子構造を構成する各ＡｌxＧａ1-xＮ層１２−１〜１２−ｎのうち、Ａｌ組成が比較的小さいＡｌxＧａ1-xＮ層１２−ｉのＡｌ組成ｘは、０＜ｘ≦０．３５とし、Ａｌ組成が比較的大きいＡｌxＧａ1-xＮ層１２−ｉのＡｌ組成ｘは、０．７≦ｘ≦１とするのが好ましい。これは、これらのＡｌＧａＮ層を例えば有機金属気相成長（ＭＯＣＶＤ）法によって結晶成長させる際に、気相比と固相比とが等しくなって結晶品質が極めて高い結晶を得ることができるためである。
【００４４】
また、電子供給層１２は、Ａｌ組成ｘが互いに異なる２種類のＡｌxＧａ1-xＮ層のみから構成するのも好ましい。すなわち、互いに異なるＡｌ組成ｘ１，ｘ２の２種類のＡｌxＧａ1-xＮ層を、膜厚ｄ１のＡｌx1Ｇａ1-x1Ｎ層と膜厚ｄ２のＡｌx2Ｇａ1-x2Ｎ層とを一対の組とし、これらを積層して電子供給層１２を構成する場合、平均Ａｌ組成Ｘは以下の（２）式から算出できる。
【数２】
2014086706.tif 000004
【００４５】
そして、この実施形態においては、ＡｌxＧａ1-xＮ層をｎ層積層させると、Ａｌx1Ｇａ1-x1Ｎ／Ａｌx2Ｇａ1-x2Ｎ層がｎ／２対の組で積層されて、Ａｌx1Ｇａ1-x1Ｎ／Ａｌx2Ｇａ1-x2Ｎ超格子層からなる電子供給層１２が構成される。そして、これらのＡｌ組成ｘについても、上述したＡｌＧａＮ／ＡｌＧａＮ超格子層と同様の利点から、各ＡｌxＧａ1-xＮ層１２−１〜１２−ｎのうち、Ａｌ組成が比較的小さいＡｌx1Ｇａ1-x1Ｎ層のＡｌ組成ｘ１は、０＜ｘ１≦０．３５とし、Ａｌ組成が比較的大きいＡｌx2Ｇａ1-x2Ｎ層１２−ｉのＡｌ組成ｘ２は、０．７≦ｘ２≦１とするのが好ましい。
【００４６】
また、以上のように構成された電子供給層１２の最上層は、半導体装置１０の構造に応じて、Ａｌ組成ｘが比較的小さいＡｌxＧａ1-xＮ層１２ａからなるエッチングストップ層として用いることが可能である。この最上層のＡｌxＧａ1-xＮ層１２ａは、さらに上層に形成される、例えば後述するフィールドプレート層などのエッチング時に、電子供給層１２がオーバーエッチングされないためのエッチングストップ層として機能する。そのため、電子供給層１２の最上層のＡｌxＧａ1-xＮ層１２ａの膜厚は、その膜厚を１ｎｍ以上にするのが好ましい。また、ＡｌxＧａ1-xＮ層１２ａをＡｌＧａＮ超格子層の電子供給層１２とするには、その膜厚は１０ｎｍ以下が好ましい。さらに、エッチングストップ層としてエッチング時に最表層に露出した場合に酸化が問題にならないためには、そのＡｌ組成ｘを０．３５以下にするのが好ましい。すなわち、電子供給層１２の最上層のＡｌxＧａ1-xＮ層のＡｌ組成は、０＜ｘ≦０．３５を満たすのが好ましい。
【００４７】
また、半導体装置１０の構造に応じて、電子供給層１２の上層には、例えば膜厚が１０〜２００ｎｍでＡｌ組成ｚのＡｌzＧａ1-zＮ層（０≦ｚ≦１）からなるフィールドプレート層（ＦＰ層）１４が設けられる。
【００４８】
（構造例）
次に、以上のような複数のＡｌxＧａ1-xＮ層を、少なくとも２種類のＡｌ組成ｘ、かつ種々の膜厚で積層させて電子供給層１２を構成した場合のＡｌxＧａ1-xＮ超格子層の構造例について説明する。図３Ａ，図３Ｂ，図３Ｃ，図３Ｄ，図３Ｅ，および図３Ｆはそれぞれ、電子供給層１２を構成する各ＡｌxＧａ1-xＮ層における、Ａｌ組成ｘ（縦軸）と積層方向に沿った膜厚ｄ（横軸）との関係を示すグラフである。なお、グラフの左側が半導体装置１０の表面側、右側が電子走行層１１側であり、Ａｌ組成ｘ２が比較的大きいＡｌx2Ｇａ1-x2Ｎ層をＡｌ組成ｘが上限となる層とし、Ａｌ組成ｘ２に比して小さいＡｌ組成ｘ１のＡｌx1Ｇａ1-x1Ｎ層をＡｌ組成ｘが下限となる層とする。ここで、Ａｌ組成ｘ１，ｘ２は、０＜ｘ１＜ｘ２≦１であるが、好適には結晶成長が難しいＡｌ組成０．４＜ｘ１，ｘ２＜０．６を除く０＜ｘ１≦０．４、０．６≦ｘ２＜１、より好適には原料の供給気相比とＡｌＧａＮ層の固相比とが１：１に近い状態で成長可能で結晶品質を向上可能な０＜ｘ１≦０．３５、０．７≦ｘ２＜１である。また、図３Ａ〜図３Ｆにおいて平均Ａｌ組成Ｘを一点鎖線で示し、平均Ａｌ組成Ｘは半導体装置の設計に応じて適宜設定される。
【００４９】
（第１の構造例）
図３Ａに示すように、第１の構造例による電子供給層１２は、半導体装置１０の表面側から電子走行層１１側に向かって、膜厚が比較的大きくＡｌ組成ｘ１のＡｌx1Ｇａ1-x1Ｎ層と膜厚が比較的小さくＡｌ組成ｘ２のＡｌx2Ｇａ1-x2Ｎ層とを一対の組として交互に設けた、ＡｌxＧａ1-xＮ超格子層を有する。これにより電子供給層１２の膜厚方向に沿った平均Ａｌ組成Ｘは、ほぼ一定になる。
【００５０】
（第２の構造例）
また、図３Ｂに示すように、第２の構造例による電子供給層１２は、半導体装置１０の表面側から電子走行層１１側に向かって、Ａｌ組成ｘ１のＡｌx1Ｇａ1-x1Ｎ層と、Ａｌ組成ｘがＡｌ組成ｘ１に比して大きいＡｌxＧａ1-xＮ層とを複数層交互に設けた、ＡｌxＧａ1-xＮ超格子層からなる。ここで、電子供給層１２においては、Ａｌ組成ｘがＡｌ組成ｘ１に比して大きい複数層のＡｌxＧａ1-xＮ層が、そのＡｌ組成ｘを複数として上限のＡｌ組成ｘ２まで増加させつつ膜厚が徐々に減少される。これにより電子供給層１２の膜厚方向に沿った平均Ａｌ組成Ｘは、ほぼ一定になる。
【００５１】
（第３の構造例）
また、図３Ｃに示すように、第３の構造例による電子供給層１２は、半導体装置１０の表面側から電子走行層１１側に向かって複数種類のＡｌxＧａ1-xＮ層を積層して設けた、ＡｌxＧａ1-xＮ超格子層からなる。複数種類のＡｌxＧａ1-xＮ層は、Ａｌ組成ｘを、ｘ１とｘ２との間で、Ａｌ組成ｘが隣接するＡｌxＧａ1-xＮ層に比して小さいＡｌxＧａ1-xＮ層は減少させつつ、Ａｌ組成ｘが隣接するＡｌxＧａ1-xＮ層に比して大きいＡｌxＧａ1-xＮ層は増加させ、互いにほぼ等しい膜厚で交互に積層して設けられる。これにより電子供給層１２の膜厚方向に沿った平均Ａｌ組成Ｘは、ほぼ一定になる。
【００５２】
これらの第２および第３の構造例は換言すると、平均Ａｌ組成Ｘが一定で、かつ隣接する２つのＡｌxＧａ1-xＮ層のＡｌ組成ｘの差が、半導体装置１０の表面側に向かって低くなっている。これにより、電子走行層１１における２次元電子ガスの所望キャリア密度を減少させることなく、表面酸化の抑制、およびコンタクト抵抗の低減を実現でき、表面モフォロジーを良好にできる。
【００５３】
（第４の構造例）
また、図３Ｄに示すように、第４の構造例による電子供給層１２は、半導体装置１０の表面側から電子走行層１１側に向かって、下限のＡｌ組成ｘ１のＡｌx1Ｇａ1-x1Ｎ層と、Ａｌ組成ｘがＡｌ組成ｘ１に比して大きいＡｌxＧａ1-xＮ層とを交互に設けた、ＡｌxＧａ1-xＮ超格子層からなる。ここで、Ａｌ組成ｘがＡｌ組成ｘ１に比して大きいＡｌxＧａ1-xＮ層は、Ａｌ組成ｘを上限のｘ２まで徐々に増加させつつ、それぞれの膜厚を互いに変えずに、Ａｌx1Ｇａ1-x1Ｎ層と交互に積層して設けられる。この場合、半導体装置１０の表面側から電子走行層１１側に向かって平均Ａｌ組成Ｘを順次算出すると、平均Ａｌ組成Ｘは電子走行層１１側になるに従って徐々に増加する。
【００５４】
この第４の構造例は換言すると、ＡｌxＧａ1-xＮ層の平均Ａｌ組成Ｘが、電子供給層１２における電子走行層１１側の界面で大きく、半導体装置の表面に向かって低くなっている。これにより、電子走行層１１における２次元電子ガスの所望キャリア密度を減少させることなく、表面酸化の抑制、およびコンタクト抵抗の低減を実現でき、表面モフォロジーを良好にできる。
【００５５】
（第５の構造例）
また、図３Ｅに示すように、第５の構造例による電子供給層１２は、半導体装置１０の表面側から電子走行層１１側に向かって複数種類のＡｌxＧａ1-xＮ層を積層して設けた、ＡｌxＧａ1-xＮ超格子層からなる。複数種類のＡｌxＧａ1-xＮ層は、Ａｌ組成ｘを、ｘ１とｘ２との間で、Ａｌ組成ｘが隣接するＡｌxＧａ1-xＮ層に比して小さいＡｌxＧａ1-xＮ層は増加させつつ、Ａｌ組成ｘが隣接するＡｌxＧａ1-xＮ層に比して大きいＡｌxＧａ1-xＮ層は減少させ、互いにほぼ等しい膜厚で交互に積層して設けられる。これにより電子供給層１２の膜厚方向に沿った平均Ａｌ組成Ｘは、ほぼ一定になる。
【００５６】
（第６の構造例）
また、図３Ｆに示すように、第６の構造例による電子供給層１２は、半導体装置１０の表面側から電子走行層１１側に向かって、下限のＡｌ組成ｘ１のＡｌx1Ｇａ1-x1Ｎ層とＡｌ組成ｘがＡｌ組成ｘ１に比して大きいＡｌxＧａ1-xＮ層とを交互に設けた、超格子層からなる擬似混晶構造を有する。ここで、Ａｌ組成ｘ１に比して大きいＡｌ組成ｘのＡｌxＧａ1-xＮ層は、Ａｌ組成ｘを上限のｘ２から徐々に減少させつつ、それぞれの膜厚を互いに変えずに、Ａｌx1Ｇａ1-x1Ｎ層と交互に積層して設けられる。この場合、半導体装置１０の表面側から電子走行層１１側に向かって平均Ａｌ組成Ｘを順次算出すると、平均Ａｌ組成Ｘは電子走行層１１側になるに従って徐々に減少する。
【００５７】
（実施例）
次に、以上のように構成された本発明の実施形態による電子供給層を有する半導体装置の実施例について説明する。
【００５８】
（第１の実施例）
図４Ａは、第１の実施例によるショットキーバリアダイオード（ＳＢＤ）の一例を示す断面図である。図４Ａに示すように、この第１の実施例によるＳＢＤ２０においては、基体２１上に、電子走行層２２、および電子供給層２３が順次積層されている。このＳＢＤ２０は、電子供給層２３上に選択的にショットキー電極としてのアノード電極２４Ａと、オーミック電極としてのカソード電極２４Ｃが設けられて構成されている。
【００５９】
基体２１は、例えばシリコン（Ｓｉ）基板、ガリウム砒素（ＧａＡｓ）基板、ガリウムリン（ＧａＰ）基板、ＧａＮ基板、ＡｌＮ基板、炭化ケイ素（ＳｉＣ）基板、炭素（Ｃ）基板、またはサファイア基板などの基板上に、例えばＧａＮ層やＡｌＮ層などからなるバッファ層などの、半導体装置の構成に要する種々の層が設けられて構成されている。電子走行層２２および電子供給層２３はそれぞれ、上述した実施形態による電子走行層１１およびＡｌxＧａ1-xＮ層１２ａを除いた電子供給層１２と同様の構成を有する。以上により、第１の実施例によるＳＢＤ２０が構成されている。
【００６０】
（第２の実施例）
図４Ｂは、第２の実施例によるＨＥＭＴの一例を示す断面図である。図４Ｂに示すように、この第２の実施例によるＨＥＭＴ３０においては、基体３１上に、電子走行層３２および電子供給層３３が順次積層され、電子供給層３３上に選択的に、ソース電極３４Ｓ、ゲート電極３４Ｇ、およびドレイン電極３４Ｄが設けられている。ソース電極３４Ｓおよびドレイン電極３４Ｄは、電子供給層３３の上に形成されるオーミック電極として機能し、ゲート電極３４Ｇは、電子供給層３３の上に形成されるショットキー電極として機能する。基体３１は、ＨＥＭＴ３０の構成に必要な従来公知の基板および各種の層が設けられ、基体２１と同様の構成を有する。電子走行層３２および電子供給層３３はそれぞれ、上述した実施形態による電子走行層１１およびＡｌxＧａ1-xＮ層１２ａを除いた電子供給層１２と同様の構成を有する。以上により、第２の実施例によるＨＥＭＴ３０が構成されている。
【００６１】
（第３の実施例）
図４Ｃは、第３の実施例によるＭＯＳＦＥＴの一例を示す断面図である。図４Ｃに示すように、この第３の実施例によるＭＯＳＦＥＴ４０においては、基体４１上に、電子走行層４２および電子供給層４３が順次積層され、電子供給層４３上に選択的にソース電極４４Ｓおよびドレイン電極４４Ｄが設けられている。また、ソース電極４４Ｓとドレイン電極４４Ｄとの間における、電子供給層４３および電子走行層４２の選択的にエッチング除去された部分に、ゲート酸化膜４５を介してゲート電極４４Ｇが形成されている。基体４１はＭＯＳＦＥＴ４０の構成に必要な従来公知の基板および各種の層が設けられ、基体２１と同様の構成を有する。電子走行層４２および電子供給層４３はそれぞれ、上述した実施形態による電子走行層１１およびＡｌxＧａ1-xＮ層１２ａを除いた電子供給層１２と同様の構成を有する。以上により、第３の実施例によるＭＯＳＦＥＴ４０が構成されている。
【００６２】
（第４の実施例）
図４Ｄは、第４の実施例によるＧａＮ−ＦＰ層を備えたＳＢＤの一例を示す断面図である。図４Ｄに示すように、この第４の実施例によるＳＢＤ５０においては、第１の実施例と同様に、基体５１上に、電子走行層５２および電子供給層５３が順次積層されている。また、電子供給層５３上には選択的にオーミック電極としてのカソード電極５４Ｃが設けられている。また、電子供給層５３上には、選択的にＧａＮ−ＦＰ層５５が設けられているとともに、カソード電極５４ＣおよびＧａＮ−ＦＰ層５５のそれぞれの一部を覆うように絶縁膜５６が設けられている。さらに、ショットキー電極としてのアノード電極５４Ａが、電子供給層５３に接続しつつＧａＮ−ＦＰ層５５および絶縁膜５６上に乗り上げたフィールドプレート構造を有して設けられている。基体５１は、第１の実施例における基体２１と同様の構成を有する。電子走行層５２および電子供給層５３はそれぞれ、上述した実施形態による電子走行層１１およびＡｌxＧａ1-xＮ層１２ａを除いた電子供給層１２と同様の構成を有する。以上により、第４の実施例によるＳＢＤ５０が構成されている。
【００６３】
（第５の実施例）
図４Ｅは、第５の実施例によるＧａＮ−ＦＰ層を備えたＨＥＭＴの一例を示す断面図である。図４Ｅに示すように、この第５の実施例によるＨＥＭＴ６０においては、第２の実施例と同様に、基体６１上に、電子走行層６２および電子供給層６３が順次積層されている。電子供給層６３上には、選択的にソース電極６４Ｓおよびドレイン電極６４Ｄが設けられている。ソース電極６４Ｓとドレイン電極６４Ｄとの間には、部分的にＧａＮ−ＦＰ層６５が設けられ、ソース電極６４Ｓ、ドレイン電極６４Ｄ、およびＧａＮ−ＦＰ層６５のそれぞれの一部を覆うように、絶縁膜６６が設けられている。さらに、ショットキー電極としてのゲート電極６４Ｇが、電子供給層６３に接続しつつ、ＧａＮ−ＦＰ層６５および絶縁膜６６上に乗り上げたフィールドプレート構造を有して設けられている。ソース電極６４Ｓおよびドレイン電極６４Ｄは、電子供給層６３上に形成されるオーミック電極として機能し、ゲート電極６４Ｇは、電子供給層６３上のショットキー電極として機能する。基体６１は、第２の実施例における基体３１と同様の構成を有する。電子走行層６２および電子供給層６３はそれぞれ、上述した実施形態による電子走行層１１およびＡｌxＧａ1-xＮ層１２ａを除いた電子供給層１２と同様の構成を有する。以上により、第５の実施例によるＨＥＭＴ６０が構成されている。
【００６４】
（第６の実施例）
図４Ｆは、第６の実施例によるＭＩＳ（Metal  Insulator  Semiconductor）ＦＥＴの一例を示す断面図である。図４Ｆに示すように、この第６の実施例によるＭＩＳＦＥＴ７０においては、基体７１上に、電子走行層７２および電子供給層７３が順次積層され、電子供給層７３上に選択的にソース電極７４Ｓおよびドレイン電極７４Ｄが設けられている。また、ソース電極７４Ｓとドレイン電極７４Ｄとの間における、電子供給層７３上に、ゲート絶縁膜７５を介してゲート電極７４Ｇが形成されている。基体７１は、ＭＩＳＦＥＴ７０の構成に必要な従来公知の基板および各種の層が設けられ、第３の実施例の基体４１と同様の構成を有する。電子走行層７２および電子供給層７３はそれぞれ、上述した実施形態による電子走行層１１およびＡｌxＧａ1-xＮ層１２ａを除いた電子供給層１２と同様の構成を有する。以上により、第６の実施例によるＭＩＳＦＥＴ７０が構成されている。
【００６５】
（第７の実施例）
図４Ｇは、第７の実施例によるＳＢＤの一例を示す断面図である。図４Ｇに示すように、この第７の実施例によるＳＢＤ２０は、第１の実施例によるＳＢＤ２０に対して、電子供給層２３の最下層を、例えば膜厚が０．５ｎｍ以上１．５ｎｍ以下のスペーサー層としてのＡｌＮ層２３ａとする。その他の構成は、第１の実施例と同様なので、説明を省略する。
【００６６】
（第８の実施例）
図５Ａは、第８の実施例によるエッチングストップ層およびＦＰ層を備えたＳＢＤの一例を示す断面図である。図５Ａに示すように、この第８の実施例によるＳＢＤ８０においては、基体８１上に、電子走行層８２、および最上層にエッチングストップ層としてのＡｌyＧａ1-yＮ層８３ａが設けられた電子供給層８３が順次積層されている。基体８１は、上述した基体２１と同様の構成を有する。電子走行層８２および電子供給層８３はそれぞれ、上述した実施形態による電子走行層１１および電子供給層１２と同様の構成を有する。
【００６７】
また、エッチングストップ層としてのＡｌyＧａ1-yＮ層８３ａのＡｌ組成ｙは、電子供給層の平均Ａｌ組成Ｘに対して±１０％以内、すなわち、
０＜Ｘ−０．１≦ｙ≦Ｘ＋０．１≦１……（３）
とするのが好ましい。また、エッチングストップ層を構成するＡｌyＧａ1-yＮ層８３ａにおいて、電子供給層の平均Ａｌ組成Ｘ以下、すなわち、
０＜ｙ≦Ｘ≦１……（４）
になるように形成してもよい。さらに、ＡｌyＧａ1-yＮ層８３ａのＡｌ組成ｙおよび膜厚はそれぞれ、２次元電子ガスが発生しないＡｌ組成ｙや膜厚とするのが好ましく、Ａｌ組成ｙが３５％以下（０＜ｙ≦０．３５）である場合には、膜厚は１０ｎｍ以下にするのが好ましい。
【００６８】
また、この第８の実施例によるＳＢＤ８０において、ＡｌyＧａ1-yＮ層８３ａ上には選択的にオーミック電極としてのカソード電極８５Ｃが設けられている。また、ＡｌyＧａ1-yＮ層８３ａ上には、アノード電極の形成領域を含む不要な部分が選択的にエッチング除去されたフィールドプレート層（ＦＰ層）８６が設けられている。ＦＰ層８６は、ＡｌzＧａ1-zＮ層（０≦ｚ≦１）からなり、例えば、Ａｌ組成ｚがＡｌyＧａ1-yＮ層８３ａのＡｌ組成ｙより小さく（０≦ｚ＜ｙ≦１）、Ａｌ組成ｚが０の場合にはＧａＮ−ＦＰ層となる。また、ＡｌzＧａ1-zＮ層からの不要な部分の選択的なエッチング除去は、例えば塩素系ガスを用いたドライエッチング法により行われる。
【００６９】
ＡｌyＧａ1-yＮ層８３ａ上には、カソード電極８５ＣおよびＦＰ層８６のそれぞれの一部を覆うように絶縁膜８７が設けられている。さらにショットキー電極としてのアノード電極８５Ａが、ＡｌyＧａ1-yＮ層８３ａに接続しつつ、ＦＰ層８６および絶縁膜８７上に乗り上げたフィールドプレート構造を有して設けられている。アノード電極８５Ａは、例えばニッケル（Ｎｉ）と金（Ａｕ）とを積層させたＮｉ／Ａｕ膜からなる。以上により、第８の実施例によるＳＢＤ８０が構成されている。
【００７０】
（第９の実施例）
図５Ｂは、第９の実施例によるエッチングストップ層およびＦＰ層を備えたＨＥＭＴの一例を示す断面図である。図５Ｂに示すように、この第９の実施例によるＨＥＭＴ９０においては、基体９１上に、電子走行層９２、および最上層にエッチングストップ層としてのＡｌyＧａ1-yＮ層９３ａが設けられた電子供給層９３が順次積層されている。基体９１は、第２の実施例による基体３１と同様の構成を有する。電子走行層９２および電子供給層９３はそれぞれ、上述した実施形態による電子走行層１１および電子供給層１２と同様の構成を有する。ＡｌyＧａ1-yＮ層９３ａは、上述した第８の実施例によるＡｌyＧａ1-yＮ層８３ａと同様の構成を有する。
【００７１】
ＡｌyＧａ1-yＮ層９３ａ上には、選択的にソース電極９５Ｓおよびドレイン電極９５Ｄが設けられている。ソース電極９５Ｓおよびドレイン電極９５Ｄは、ＡｌyＧａ1-yＮ層９３ａ上に形成されるオーミック電極として機能する。また、ソース電極９５Ｓとドレイン電極９５Ｄとの間のＡｌyＧａ1-yＮ層９３ａ上には、ゲート電極の形成領域を含む不要な領域が選択的にエッチング除去されたＡｌzＧａ1-zＮ層（０≦ｚ≦１）からなるＦＰ層９６が設けられている。ＦＰ層９６は、ＡｌzＧａ1-zＮ層（０≦ｚ≦１）からなり、例えば、Ａｌ組成ｚがＡｌyＧａ1-yＮ層９３ａのＡｌ組成ｙより小さく（０≦ｚ＜ｙ≦１）、Ａｌ組成ｚが０の場合にはＧａＮ−ＦＰ層となる。また、ＡｌzＧａ1-zＮ層からの不要な部分の選択的なエッチング除去は、例えば塩素系ガスを用いたドライエッチング法により行われる。
【００７２】
また、ＡｌyＧａ1-yＮ層９３ａ上には、ソース電極９５Ｓ、ドレイン電極９５Ｄ、およびＦＰ層９６のそれぞれの一部を覆うように、絶縁膜９７が設けられている。そして、ＡｌyＧａ1-yＮ層９３ａに接続しつつＦＰ層９６および絶縁膜９７上に乗り上げたフィールドプレート構造のゲート電極９５Ｇが設けられている。ゲート電極９５Ｇは、ＡｌyＧａ1-yＮ層９３ａ上のショットキー電極として機能し、例えばＮｉ／Ａｕ膜からなる。以上により、第９の実施例によるＨＥＭＴ９０が構成されている。
【００７３】
（第１の実験例）
次に、本発明の実施形態によるＡｌxＧａ1-xＮ超格子層からなる電子供給層を備えた半導体装置における耐圧の向上について、従来のＡｌＮ／ＧａＮ超格子層からなる電子供給層を備えた半導体装置の耐圧と比較して説明する。図６は、本発明の第８の実施例によるエッチングストップ層およびＦＰ層を備えたＳＢＤ８０と同様の半導体装置において、電子供給層を、ＡｌxＧａ1-xＮ超格子層から構成した場合と、２通りのＡｌＮ／ＧａＮ擬似混晶層から構成した場合とにおける耐圧のキャリア密度依存性を示すグラフである。
【００７４】
図６から、膜厚が０．５ｎｍのＡｌＮ層と膜厚が１．５ｎｍのＧａＮ層とを一対の組として１２組積層させて膜厚が２４ｎｍの電子供給層を構成した場合、キャリア密度が１．３×１０13ｃｍ-2と高濃度になるのに対し、耐圧が１２０Ｖ程度であることがわかる。また、膜厚が０．５ｎｍのＡｌＮ層と膜厚が２．０ｎｍのＧａＮ層とを一対の組として８組積層させて膜厚が２０ｎｍの電子供給層を構成した場合、キャリア密度は１．０×１０13ｃｍ-2と高濃度であるが、耐圧は６００Ｖ程度であることがわかる。これに対し、本発明の構成を採用して、膜厚が６．２ｎｍでＡｌ組成ｘが０．２のＡｌ0.2Ｇａ0.8Ｎ層と膜厚が０．５ｎｍでＡｌ組成ｘが０．８のＡｌ0.8Ｇａ0.2Ｎ層とを一対の組として３組積層させて膜厚が２０．１ｎｍの電子供給層を構成した場合、キャリア密度が１．３×１０13ｃｍ-2と高濃度に維持されているにもかかわらず、耐圧が１０００Ｖ程度と大幅に向上していることがわかる。
【００７５】
（第２の実験例）
また、表１，表２，表３，表４はそれぞれ、互いに異なるＡｌ組成ｘ１，ｘ２の２種類のＡｌxＧａ1-xＮ層を、膜厚ｄ１のＡｌx1Ｇａ1-x1Ｎ層と膜厚ｄ２のＡｌx2Ｇａ1-x2Ｎ層とを一対の組とし、これらを複数積層して電子供給層１２を構成した場合における、平均Ａｌ組成Ｘを０．２、０．２５、０．３５、０．５とした場合の破壊電界強度（耐圧）を示す第２の実験例の表である。ペア数は一対の組の数であり、供給層厚は電子供給層１２の膜厚である。例えば、表２による平均Ａｌ組成Ｘが０．２５の場合には積層ペア数３に対してはｘ１＝０．２に対してｘ２＝０．９を選択することにより、より高い絶縁破壊電界を得ることができる。また、平均Ａｌ組成Ｘに対してペアの中でＡｌ組成が低いほうのＡｌ組成を平均Ａｌ組成Ｘ以上にすることはできないため、平均Ａｌ組成Ｘが０．２５（２５％）に対して電子供給層の総膜厚を２０ｎｍ程度の好適な範囲にするにはペアの中の高い方のＡｌ組成は０．９程度が好適になる。
【００７６】
【表１】
2014086706.tif 000005
【表２】
2014086706.tif 000006
【表３】
2014086706.tif 000007
【表４】
2014086706.tif 000008
【００７７】
以上の表１〜表４から、従来のＧａＮ層における絶縁破壊電界が３．３ＭＶ／ｃｍであったのに比して、破壊電界強度が向上していることがわかる。これにより、破壊電界強度の向上が半導体装置における耐圧を著しく向上させることができる。
【００７８】
以上説明した本発明の実施形態によれば、半導体装置の電子供給層を少なくとも２種類の互いに異なるＡｌ組成ｘであるＡｌxＧａ1-xＮ層を複数層積層させていることにより、電子供給層の下層に設けられる電子走行層の電子供給層との界面側に、２次元電子ガスを高濃度に発生させ、高い移動度も得ることができるとともに、電子供給層を有する半導体装置を高耐圧化することが可能となる。
【００７９】
なお、半導体装置の電子供給層を構成する複数層のＡｌxＧａ1-xＮ層が、２種類以上の層厚に設定されてもよい。このとき、ＡｌxＧａ1-xＮ層は、０＜ｘ≦０．４、または、０．６≦ｘ≦１を満たすことが好ましく、さらに、０＜ｘ≦０．３５、または、０．７≦ｘ≦１を満たすことがより好適である。
【００８０】
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の実施形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。また、上述の実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
【００８１】
上述の第８および第９の実施例においては、電子供給層の上層にエッチングストップ層を設ける構成について説明しているが、電子供給層の最上層をＡｌの組成ｘが比較的小さいＡｌＧａＮ層とし、この最上層のＡｌＧａＮ層をエッチングストップ層として用いることも可能である。
【００８２】
また、上述の第１〜第６の構造例以外にも、半導体装置における所望の特性に基づいた構造設計に応じて、電子供給層に本発明の範囲に属する種々の擬似混晶構造を採用することが可能である。
【符号の説明】
【００８３】
１０  半導体装置
１１，２２，３２，４２，５２，６２，７２，８２，９２  電子走行層
１２，２３，３３，４３，５３，６３，７３，８３，９３  電子供給層
１２−１，…，１２−ｉ，…，１２−ｎ，１２ａ  ＡｌxＧａ1-xＮ層
１４，８６，９６  フィールドプレート層（ＦＰ層）
２０，５０，８０  ＳＢＤ
２１，３１，４１，５１，６１，７１，８１，９１  基体
２３ａ  ＡｌＮ層
２４Ａ，５４Ａ，８５Ａ  アノード電極
２４Ｃ，５４Ｃ，８５Ｃ  カソード電極
３０，６０，９０  ＨＥＭＴ
３４Ｓ，４４Ｓ，６４Ｓ，７４Ｓ，９５Ｓ  ソース電極
３４Ｇ，４４Ｇ，６４Ｇ，７４Ｇ，９５Ｇ  ゲート電極
３４Ｄ，４４Ｄ，６４Ｄ，７４Ｄ，９５Ｄ  ドレイン電極
４５  ゲート酸化膜
５５，６５  ＧａＮ−ＦＰ層
５６，６６，８７，９７  絶縁膜
７５  ゲート絶縁膜
８３ａ，９３ａ  ＡｌyＧａ1-yＮ層
【図１】
2014086706.tif 000009
【図２】
2014086706.tif 000010
【図３Ａ】
2014086706.tif 000011
【図３Ｂ】
2014086706.tif 000012
【図３Ｃ】
2014086706.tif 000013
【図３Ｄ】
2014086706.tif 000014
【図３Ｅ】
2014086706.tif 000015
【図３Ｆ】
2014086706.tif 000016
【図４Ａ】
2014086706.tif 000017
【図４Ｂ】
2014086706.tif 000018
【図４Ｃ】
2014086706.tif 000019
【図４Ｄ】
2014086706.tif 000020
【図４Ｅ】
2014086706.tif 000021
【図４Ｆ】
2014086706.tif 000022
【図４Ｇ】
2014086706.tif 000023
【図５Ａ】
2014086706.tif 000024
【図５Ｂ】
2014086706.tif 000025
【図６】
2014086706.tif 000026
【図７Ａ】
2014086706.tif 000027
【図７Ｂ】
2014086706.tif 000028
【図８Ａ】
2014086706.tif 000029
【図８Ｂ】
2014086706.tif 000030
【図９】
2014086706.tif 000031