(57)【要約】【課題】  入力電圧が変化しても精度の高い軽負荷状態の検出が行え、それによって安定してＰＦＣ回路の動作を停止させることができるスイッチング電源装置を提供する。【解決手段】  力率改善回路（２０）と絶縁型ＤＣ−ＤＣコンバータ（３０）と、を有するスイッチング電源装置において、ＤＣ−ＤＣコンバータの制御回路（３６）は、トランスの一次側コイルの電流をオンオフするスイッチング素子に流れる電流を検出する電流検出部と、電流検出部からの検出電圧に基づいて負荷状態を判定する負荷状態判定部とを備え、負荷電流が減少する従いスイッチング周波数を徐々に低下させる制御を行うように構成され、負荷状態判定部はスイッチング素子の制御信号がオフさせる方向に変化するタイミングで、電流検出部の検出電圧を取り込んで負荷状態に応じて力率改善回路の動作を停止させるか否か判定するようにした。【選択図】  図９
2014099948.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチング素子をオンオフ制御して入力電圧を変換した直流電圧を生成する力率改善回路と、電力変換用トランスおよび該トランスの一次側コイルと直列に接続された第２スイッチング素子を有し前記第２スイッチング素子をオンオフ制御して前記力率改善回路で生成された直流電圧を変換した直流電圧を出力する絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置であって、
前記ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出回路と、前記出力電圧検出回路からの検出電圧に応じて前記第２スイッチング素子をオンオフ制御する制御信号を生成する電源制御回路とを備え、
前記電源制御回路は、
前記一次側コイルに流れる電流を検出する電流検出部と、前記電流検出部の検出電圧に基づいて負荷状態を判定する負荷状態判定部とを備え、
前記一次側コイルに流れる電流が所定の軽負荷状態検出閾値よりも低い場合は前記力率改善回路の動作を停止させ、高い場合は前記力率改善回路を動作させる信号を出力することを特徴とするスイッチング電源装置。
【請求項２】
前記電源制御回路は、所定の負荷電流値以下では負荷電流が減少する従いスイッチング周波数を徐々に低下させる制御を行うように構成され、
前記負荷状態判定部は、前記第２スイッチング素子の制御信号が該第２スイッチング素子をオフさせる方向に変化するタイミングで、前記電流検出部の検出電圧を取り込んで負荷状態を判定し、軽負荷状態と判定した場合に前記力率改善回路の動作を停止させる信号を出力することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記電源制御回路の前記制御信号の出力端子と前記第２スイッチング素子の制御端子との間に抵抗素子が接続され、該抵抗素子の抵抗値は、前記電源制御回路の前記制御信号を生成する回路の遅延時間と、前記制御信号が変化してから前記第２スイッチング素子がオフするまでの遅延時間とが同一となるように設定されていることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記電流検出部は、前記第２スイッチング素子と直列に接続された電流−電圧変換素子を備え、
前記電源制御回路は、前記電流−電圧変換素子により変換された電圧が入力される外部端子と、前記第２スイッチング素子のオフ期間に前記外部端子から外部へ電流を流す電流出力回路とを備え、
前記負荷状態判定部は、
前記制御信号が前記第２スイッチング素子をオフさせる方向に変化するタイミングで前記外部端子の電圧を取り込んで保持する第１サンプルホールド回路と、
前記制御信号が前記第２スイッチング素子のオフ期間中に前記外部端子の電圧を取り込んで保持する第２サンプルホールド回路と、
前記第１サンプルホールド回路に取り込まれた電圧と前記第２サンプルホールド回路に取り込まれた電圧とを比較する電圧比較回路と、
を備え、前記電圧比較回路の出力に応じて前記力率改善回路の動作を停止させる信号を生成し出力することを特徴とする請求項３に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御方式の直流電源装置に関し、特にＰＦＣ回路（力率改善回路）および絶縁型ＤＣ−ＤＣコンバータを備えたスイッチング電源装置におけるＰＦＣ回路のオンオフ制御に利用して好適な技術に関する。
【背景技術】
【０００２】
電子機器が発生する高調波電流を規制するため、電源装置においても高調波規制対策が必要である。そのため、スイッチング制御方式の直流電源装置においては、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された脈流電圧を受けて高調波歪みを低減し安定した直流電圧を生成するＰＦＣ回路（力率改善回路）と、電力変換用トランスを有しＰＦＣ回路で生成された直流電圧を降圧して所望の電位の直流電圧に変換する絶縁型ＤＣ−ＤＣコンバータなどで構成した電源装置が提供されている。
上記絶縁型のＤＣ−ＤＣコンバータとしては、例えば電力変換用トランスの一次側コイルと直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式、擬似共振制御方式等でオン、オフ駆動して一次側コイルに流れる電流を制御し、二次側コイルに誘起される電圧を一定に維持するようにしたスイッチング電源装置があり、小容量の電源装置ではフライバック方式のＤＣ−ＤＣコンバータが一般的である。
【０００３】
図１０に、ＰＦＣ回路（力率改善回路）とフライバック方式のＤＣ−ＤＣコンバータとからなる従来の一般的なスイッチング電源装置の回路例を示す。
この電源装置は、ダイオード・ブリッジ回路からなる整流回路１０と、この整流回路１０の出力側に接続されたＰＦＣ回路２０と、このＰＦＣ回路２０の出力側に接続されたＤＣ−ＤＣコンバータ３０とから構成されている。ＰＦＣ回路２０は、整流回路１０の出力端子に接続されたチョークコイル２１と、整流回路１０の出力端子と接地点との間に前記チョークコイル２１と直列に接続されたスイッチング素子２２および電流センス抵抗２３と、整流回路１０の出力端子とＰＦＣ回路２０の出力端子との間にチョークコイル２１と直列に接続されたダイオード２４と、該ダイオード２４のカソード端子と接地点との間に接続された平滑コンデンサ２５と、前記スイッチング素子２２をオンオフ駆動するＰＦＣ制御回路２６などから構成されている。
【０００４】
ＰＦＣ制御回路２６には、センス抵抗２３によってスイッチング素子２２に流れる電流を電流−電圧変換した電圧とＰＦＣ回路２０の出力電圧（平滑コンデンサ２５の充電電圧）が供給されており、ＰＦＣ制御回路２６は、スイッチング素子２２に流れる電流が交流電圧の正弦波と同位相になり、且つ平滑コンデンサ２５の充電電圧が一定になるようにスイッチング素子２２を所定の周波数でスイッチング（オン／オフ）させ、整流回路１０からの電圧を昇圧して直流電圧に変換する。
【０００５】
ＤＣ−ＤＣコンバータ３０は、電力変換用のトランス３１と、該トランス３１の一次側コイルＮｐと直列に接続されたスイッチング素子３２と、トランス３１の二次側コイルＮｓと直列に接続されたダイオード３４と、該ダイオード３４のカソード端子と接地点との間に接続された平滑コンデンサ３５と、前記スイッチング素子３２をオンオフ駆動するフライバックコンバータ制御回路（以下、ＦＢ制御回路）３６と、出力電圧を検出する出力電圧検出回路３７などから構成されている。
【０００６】
ＦＢ制御回路（電源制御回路）３６には出力電圧検出回路３７からの検出電圧がフィードバックされており、ＦＢ制御回路３６は、出力電圧が一定になるようにスイッチング素子３２をオンオフ動作させる。
ところで、ＰＦＣ回路（力率改善回路）とＤＣ−ＤＣコンバータとからなるスイッチング電源装置においては、スタンバイ状態のような負荷電流が少ない軽負荷状態でＰＦＣ回路が動作していると無駄な消費電力が多くなるため、負荷電流が所定の電流値以下である軽負荷状態になったことを検出してＰＦＣ回路の動作を停止させるＰＦＣオンオフ制御機能を設けることが行われている（例えば特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３７４１０３５号公報
【特許文献２】特許第４２２９０６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載されている発明は、軽負荷状態を検出するために複数の基準期間発生回路と切換え回路や比較回路などからなる負荷状態判定回路を設け、ＦＢ制御回路（電源制御回路）から出力されるスイッチング素子の制御信号のオン期間と基準期間発生回路からの信号とを比較して負荷状態を判定しているため、回路規模が大きくなるという課題がある。
また、特許文献２に記載されている発明は、軽負荷状態と重負荷状態が交互に現れると出力電圧が低下するという課題を解決するための発明であり、ＦＢ制御回路（電源制御回路）から出力されるスイッチング素子の制御信号のデューティ比に基づいて負荷状態の軽／重を示す検出信号を出力するようにしており、本願発明とは課題および解決手段が異なる。
【０００９】
一方、図１０に示すようなフライバック方式のＤＣ−ＤＣコンバータを備えた電源装置における軽負荷状態の検出方法として、負荷電流の大小に応じて変化するＦＢ制御回路３６のフィードバック端子電圧を監視して検出する方法がある。これは、フィードバック端子電圧は一次側コイルのピーク電流Ｉｐと比例関係にあるとともに、電源装置が電流不連続モードで動作をしている場合、トランスの一次側のピーク電流は、原理上図１１（Ａ）に示すように、入力電圧の大小に拘わらず一定であるため、負荷が変化しなければフィードバック端子電圧も一定となることを利用したものである。
なお、一次側コイルの電流Ｉは、コンバータの直流入力電圧をＶｉｎ、一次側コイルのインダクタンスをＬｐ、時間をｔとおくと、次式
Ｉ＝（Ｖｉｎ／Ｌｐ）×ｔ    ……（式１）
で表わされるので、スイッチング素子がオンされている間は電流Ｉが１次関数的に増大し、図１１（Ａ）のような鋸歯状の波形となる。
【００１０】
しかしながら、前記フィードバック端子電圧は、スイッチング素子３２のオンオフ制御信号を生成するコンパレータなどＦＢ制御回路３６に内蔵されている回路の動作遅延時間、および電源装置のメインスイッチング素子３２であるＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）のオフ遅延時間の影響により、負荷が一定であったとしてもコンバータの入力電圧が高くなるほど低くなる。これは、スイッチング素子３２に流れる電流は鋸歯状に変化し、入力電圧が高いほど傾きが急で入力電圧が低いほど傾きが緩やかになるとともに、ＦＢ制御回路３６によってピーク電流値Ｉｐが一定となるようにオン時間が制御されるため、上記遅延時間があると、該遅延時間は入力電圧の大小に拘わらず一定（＝Ｔｄ）であるので、図３に示すように、入力電圧が高いほど電流検出端子電圧ＶCS’が低くなり、入力電圧が低いほど電流検出端子電圧ＶCS’が高くなるためである（フィードバック端子電圧と電流検出端子電圧ＶCS'とは比例関係にある）。  
【００１１】
その結果、フィードバック端子電圧の電位を一定の判定レベル（軽負荷状態検出閾値）で判定する場合には、負荷が軽いあるいは負荷が重いと判定する時の負荷電流値が入力電圧の大小によって変わってしまい、精度の高い軽負荷状態の検出が行えないという課題があることが明らかになった。
なお、フィードバック端子電圧を監視して軽負荷状態の検出を行う代わりに、後述のように、一次側コイルの電流を監視して軽負荷状態の検出を行うこと考えられるが、その場合にも同様な課題がある。この課題およびその解決方法については、後に実施例の中で詳しく説明する。
【００１２】
また、海外には１００Ｖや１１０Ｖ，２２０Ｖ，２３０Ｖなど多様な交流電源が存在するため、入力交流電圧が例えば８５Ｖ〜２７６Ｖのような比較的広い範囲の電圧に対して動作可能であるように構成されるワールドワイド入力仕様のＡＣ−ＤＣアダプタのような電源装置にあっては、使用地域で入力電圧が大きく変わるので上記課題は特に問題となる。
本発明は、上記のような事情に鑑みなされたもので、入力電圧が変化しても精度の高い軽負荷状態の検出が行え、それによって安定してＰＦＣ回路（力率改善回路）の動作を停止させることができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため本発明は、  第１スイッチング素子をオンオフ制御して入力電圧を変換した直流電圧を生成する力率改善回路と、電力変換用トランスおよび該トランスの一次側コイルと直列に接続された第２スイッチング素子を有し前記第２スイッチング素子をオンオフ制御して前記力率改善回路で生成された直流電圧を変換した直流電圧を出力する絶縁型ＤＣ−ＤＣコンバータと、を有するスイッチング電源装置において、
前記ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出回路と、前記出力電圧検出回路からの検出電圧に応じて前記第２スイッチング素子をオンオフ制御する制御信号を生成する電源制御回路とを備え、
前記電源制御回路は、
前記一次側コイルに流れる電流を検出する電流検出部と、前記電流検出部の検出電圧に基づいて負荷状態を判定する負荷状態判定部とを備え、
前記一次側コイルに流れる電流が所定の軽負荷状態検出閾値よりも低い場合は前記力率改善回路の動作を停止させ、高い場合は前記力率改善回路を動作させる信号を出力するように構成した。
【００１４】
上記した手段によれば、ＤＣ−ＤＣコンバータの電源制御回路は第２スイッチング素子に流れる電流を検出する電流検出部と負荷状態判定部とを備え、負荷状態判定部は電流検出部の検出電圧に基づいて負荷状態を判定するので、入力電圧が変化することで一次側コイルのピーク電流が変化しても精度の高い軽負荷状態の検出が行え、それによって安定して力率改善回路の動作を停止させることができる。
【００１５】
また、望ましくは、前記電源制御回路は、所定の負荷電流値以下では負荷電流が減少する従いスイッチング周波数を徐々に低下させる制御を行うように構成され、
前記負荷状態判定部は、前記第２スイッチング素子の制御信号が該第２スイッチング素子をオフさせる方向に変化するタイミングで、前記電流検出部の検出電圧を取り込んで負荷状態を判定し、軽負荷状態と判定した場合に前記力率改善回路の動作を停止させる信号を出力するように構成する。
【００１６】
上記のように、電源制御回路は、所定の負荷電流値以下では負荷電流が減少する従いスイッチング周波数を徐々に低下させる制御を行うので、入力電圧が上昇することによってフィードバック端子電圧が低下し、その一方で１次側コイルのピーク電流は、フィードバック端子電圧が低下することに応じて周波数が低下することによって、逆に増大するため、電流検出電圧がスレッシホールドに達してから第２スイッチング素子の制御信号がオフレベルに変化するまでの内部回路による遅延時間（Ｔd1）と、出力端子の制御信号がオフレベルに変化してから外付けＭＯＳトランジスタが実際にオフするまでの遅延時間（Ｔd2）とがほぼ同じ（Ｔd1≒Ｔd2）であるという前提の下に、負荷状態判定部が、第２スイッチング素子の制御信号が該第２スイッチング素子をオフさせる方向に変化するタイミングで、電流検出部の検出電圧を取り込むことによって精度の高い軽負荷状態の検出が行える。
【００１７】
さらに、望ましくは、前記電源制御回路の前記制御信号の出力端子と前記第２スイッチング素子の制御端子との間に抵抗素子が接続され、該抵抗素子の抵抗値は、前記電源制御回路の前記制御信号を生成する回路の遅延時間と、前記制御信号が変化してから前記第２スイッチング素子がオフするまでの遅延時間とが同一となるように設定する。
これにより、負荷状態判定部が負荷状態検出のために電流検出部の検出電圧を取り込むタイミングを容易に最適化することができる。
【００１８】
さらに、望ましくは、前記電流検出部は、前記第２スイッチング素子と直列に接続された電流−電圧変換素子を備え、
前記電源制御回路は、前記電流−電圧変換素子により変換された電圧が入力される外部端子と、前記第２スイッチング素子のオフ期間に前記外部端子から外部へ電流を流す電流出力回路とを備え、
前記負荷状態判定部は、
前記制御信号が前記第２スイッチング素子をオフさせる方向に変化するタイミングで前記外部端子の電圧を取り込んで保持する第１サンプルホールド回路と、
前記制御信号が前記第２スイッチング素子のオフ期間中に前記外部端子の電圧を取り込んで保持する第２サンプルホールド回路と、
前記第１サンプルホールド回路に取り込まれた電圧と前記第２サンプルホールド回路に取り込まれた電圧とを比較する電圧比較回路と、を備え、前記電圧比較回路の出力に応じて前記力率改善回路の動作を停止させる信号を生成し出力するようにする。
これにより、軽負荷状態の判定のための基準となる比較電圧を簡単な回路で生成することができるとともに、製造ばらつきによる電圧比較回路の出力すなわち判定結果への影響を少なくすることができる。また、軽負荷状態の判定レベルを容易に調整することができる。
【発明の効果】
【００１９】
本発明によれば、ＰＦＣ回路（力率改善回路）および電力変換用トランスを有する絶縁型ＤＣ−ＤＣコンバータを備えたスイッチング電源装置において、入力電圧が変化しても精度の高い軽負荷状態の検出が行え、それによって安定してＰＦＣ回路の動作を停止させることができるという効果がある。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る高調波抑制機能を有するスイッチング電源装置の一実施形態を示す回路構成図である。
【図２】実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータおけるフィードバック電圧とスイッチング周波数との関係を示す図である。
【図３】実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータの一次側コイルに流れる電流の検出端子電圧波形（入力電圧大と入力電圧小）を示す図である。
【図４】（Ａ）は実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータにおける入力電圧Ｖｉｎと軽負荷状態検出時のフィードバック端子電圧ＶDETとの関係を示す図、（Ｂ）は同じく入力電圧Ｖｉｎと軽負荷状態検出時の負荷電流ＩoDETとの関係を示す図である。
【図５】実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータにおけるトランスの一次側コイルに流れる電流（入力電圧大と入力電圧小）を示す波形図である。
【図６】実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータにおける制御回路のフィードバック端子電圧（入力電圧大と入力電圧小）ＶFBを示す波形である。
【図７】（Ａ）は実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータの一次側コイル電流の検出端子電圧波形（入力電圧大と入力電圧小）とスレッシホールド電圧ＶCSとの関係を示す図、（Ｂ）は同じく一次側コイル電流の検出端子電圧波形とスレッシホールド電圧ＶCSとの関係および遅延時間Ｔｄの内訳を示す図である。
【図８】実施形態のスイッチング電源装置のＤＣ−ＤＣコンバータの一次側コイルに流れる電流と該電流の検出端子電圧およびＩＣ出力電圧（スイッチング素子のオンオフ駆動信号）との関係を示すタイミング図である。
【図９】図１のスイッチング電源装置におけるトランスの一次側コイルに流れる電流を制御する制御回路（フライバックコンバータ制御用ＩＣ）の実施例を示すブロック図である。
【図１０】ＰＦＣ回路（力率改善回路）とフライバック方式のＤＣ−ＤＣコンバータとからなる従来の一般的なスイッチング電源装置の回路例を示す回路構成図である。
【図１１】（Ａ）は従来のスイッチング電源装置のＤＣ−ＤＣコンバータの一次側コイルに流れる原理上の電流波形（入力電圧大と入力電圧小）を示す波形図、（Ｂ）は実際の回路におけるＤＣ−ＤＣコンバータの一次側コイルの電流波形（入力電圧大と入力電圧小）を示す波形図である。
【発明を実施するための形態】
【００２１】
以下、図面を用いて本発明の実施形態について説明する。  図１に、ＰＦＣ回路（力率改善回路）とフライバック方式のＤＣ−ＤＣコンバータとからなる本発明に係る高調波抑制機能を有するスイッチング電源装置の一実施形態の回路構成を示す。
この実施形態の電源装置は、交流電源から供給される交流入力ＡＣｉｎを整流するダイオード・ブリッジ回路からなる整流回路１０と、この整流回路１０の出力側に接続されたＰＦＣ回路（力率改善回路）２０と、このＰＦＣ回路２０の出力側に接続されたＤＣ−ＤＣコンバータ３０とから構成されている。
【００２２】
ＰＦＣ回路（力率改善回路）２０は、整流回路１０の出力端子に接続されたチョークコイル２１と、整流回路１０の出力端子と接地点との間に前記チョークコイル２１と直列に接続されたスイッチング素子２２および電流センス抵抗２３と、整流回路１０の出力端子とＰＦＣ回路２０の出力端子との間にチョークコイル２１と直列に接続されたダイオード２４と、該ダイオード２４のカソード端子と接地点との間に接続された平滑コンデンサ２５と、前記スイッチング素子２２をオンオフ駆動するＰＦＣ制御回路２６などから構成されている。スイッチング素子２２には、ここではＮチャネル形のＭＯＳＦＥＴ（以下、ＭＯＳトランジスタ）が使用されている。また、ＰＦＣ制御回路２６は半導体集積回路として構成されている。
【００２３】
上記ＰＦＣ制御回路２６には、センス抵抗２３によってスイッチング素子２２に流れる電流を電流−電圧変換した電圧とＰＦＣ回路２０の出力電圧（平滑コンデンサ２５の充電電圧）が供給されており、ＰＦＣ制御回路２６は、スイッチング素子２２に流れる電流が交流電圧の正弦波と同位相になり、且つ平滑コンデンサ２５の充電電圧が一定になるようにスイッチング素子２２を所定の周波数でスイッチング（オン／オフ）させ、整流回路１０からの電圧を昇圧して直流電圧に変換する。すなわち、スイッチング素子２２のオン期間にチョークコイル２１に電流が流し込まれてエネルギーが蓄積され、オフ期間にチョークコイル２１に蓄えられたエネルギーが開放されることでダイオード２４に順方向の電流が流れて平滑コンデンサ２５に充電される。
【００２４】
一方、ＤＣ−ＤＣコンバータ３０は、電力変換用のフライバックトランス３１と、該トランス３１の一次側コイルＮｐと直列に接続されたスイッチング素子３２および電流検出用のセンス抵抗３３と、トランス３１の二次側コイルＮｓと直列に接続されたダイオード３４と、該ダイオード３４のカソード端子と接地点との間に接続された平滑コンデンサ３５と、前記スイッチング素子３２をオンオフ駆動するＦＢ制御回路（フライバックコンバータ制御回路）３６と、ＤＣ−ＤＣコンバータ３０の出力電圧Ｖｏを検出する出力電圧検出回路３７などから構成されている。また、トランス３１には補助巻線Ｎｂが設けられ、補助巻線Ｎｂに誘起された交流電流をダイオードＤ０により整流しコンデンサＣ０によって平滑することで、ＦＢ制御回路３６の動作用電源電圧を発生するように構成されている。
上記出力電圧検出回路３７の検出電圧（ＶFB）はホトカプラ３８を介してＦＢ制御回路３６のフィードバック端子に入力される。ＦＢ制御回路３６は、出力電圧検出回路３７からの検出電圧（フィードバック電圧ＶFB）に基づいて、出力電圧が一定になるようにスイッチング素子３２をオンオフ動作させる。スイッチング素子３２には、ここではＮチャネルＭＯＳトランジスタが使用されている。また、ＦＢ制御回路３６は半導体集積回路として構成されている。
【００２５】
さらに、ＦＢ制御回路３６には電流検出端子が設けられ、該電流検出端子に、一次側コイルの電流が流れる前記センス抵抗３３により電流−電圧変換された電圧が入力されており、ＦＢ制御回路３６は、電流検出電圧に基づいて負荷４０の状態を判定する。そして、ＦＢ制御回路３６は、負荷状態の判定結果に基づいて軽負荷状態ではＰＦＣ回路２０の動作を停止させるＰＦＣオンオフ制御機能すなわちＰＦＣオンオフ信号on/offを生成し出力する回路を備える。具体的には、負荷の消費電力が高調波規制対象電力以下になると軽負荷状態と判定して、ＰＦＣ回路の動作を停止させるように構成されている。負荷が高調波規制対象電力以下であれば、高調波が発生しても問題がなく、ＰＦＣ回路の動作を停止させることで消費電力を低減することできるという利点がある。
【００２６】
さらに、この実施形態では、ＦＢ制御回路３６の制御信号出力端子とスイッチング素子３２の制御端子（ゲート端子）との間に抵抗素子３９が接続され、スイッチング素子３２のオンオフ駆動信号は抵抗素子３９を介してスイッチング素子３２のゲート端子に供給されるように構成されている。後述のように、抵抗素子３９の抵抗値を調整することでスイッチング素子３２のオンオフの際の遅延時間を調整することができる。
また、ＦＢ制御回路３６は、図２に示すように、全域にわたってＰＷＭ（パルス幅変調）方式で出力電圧を制御しつつ、負荷電流Ｉｏがある程度少なくなると負荷電流が減少するに従い発振回路の周波数すなわち一次側のスイッチング周波数を徐々に低下させる制御を行うように構成されている。なお、図２の横軸の負荷電流Ｉｏはフィードバック電圧ＶFBに置き換えることができる。
【００２７】
次に、本実施形態のＦＢ制御回路３６によるＰＦＣオンオフ制御機能について説明する。
前述したように、本実施形態のＦＢ制御回路３６は半導体集積回路（ＩＣ）として構成され、該ＩＣには電流検出端子が設けられ、該電流検出端子に、一次側のコイル電流が電流検出用抵抗３３に流れることにより電流−電圧変換された電圧が入力される。一次側のコイル電流は、前述した式（１）のように、時間の経過に対して１次関数的に上昇するため、スイッチング素子３２がオンされている期間中は、電流検出端子の電圧も図３に示すように１次関数的に上昇する。なお、図３は周波数が負荷電流によって変化しない場合のものである。
この電流検出端子の電圧が、フィードバック端子電圧とＦＢ制御回路３６に内蔵されているアンプの増幅率等によって決まるスレッシホールド電圧に到達すると、ＦＢ制御回路３６内のコンパレータの出力が反転して、スイッチング素子３２をオンオフ駆動するゲート制御信号がオフ方向へ変化する。それによって、スイッチング素子３２がオフして一次側コイル電流はゼロになる。
【００２８】
しかし、前述したようにコンパレータ等の内部回路の動作遅延時間やスイッチング素子３２のオフ遅延時間の影響により、電流検出端子の電圧を監視するスレッシホールド電圧と電流検出電圧のピークとの間にはズレが生じる。この時、コンバータ３０の入力電圧の値に拘わらず前記遅延時間が一定であるのに対し、前記電流検出端子電圧の時間に対する上昇率（傾き）は、コンバータ３０の入力電圧の値と比例関係にあり、入力電圧の値が大きいほどその上昇率（傾き）は大きくなる。
ここで、コンバータ３０の一次側コイルのピーク電流及び電流検出端子のピーク電圧は、動作原理上、入力電圧の値のいかんに拘わらず一定でなければならないから、軽負荷状態検出フィードバック端子電圧（軽負荷状態検出閾値電圧）ＶDETは、図４（Ａ）に示すように、コンバータ３０の入力電圧Ｖｉｎの上昇と共に低下する。その結果、軽負荷状態を検出する負荷電流値も影響を受け、軽負荷状態検出負荷電流（軽負荷状態検出閾値）ＩoDETは、図４（Ｂ）に示すように入力電圧Ｖｉｎの上昇と共に増大してしまい、それによって精度の高い軽負荷状態の検出が行えなくなる。
【００２９】
さらに、最近では電源回路の軽負荷時の電力変換効率改善の為に、本実施形態の電源装置と同様、図２に示すように負荷電流Ｉｏの減少と共にスイッチング周波数ｆを低減する機能を有した電源制御ＩＣが提案されているが、かかる機能を設けた電源回路においては、入力電圧の変化と共に一次側ピーク電流、電流検出端子のピーク電圧、フィードバック端子電圧のいずれもが変化する。そして、入力電圧の上昇と共に一次側ピーク電流および電流検出端子のピーク電圧は増大し（図５）、逆にフィードバック端子電圧は低下する（図６）。従って、この場合も電源回路の入力電圧の上昇と共に、軽負荷状態を検出する負荷電流も増大するという問題を抱えることとなる。なお、図６において、ＶＦＢ（＊）は、理想状態でのフィードバック端子電圧である。
【００３０】
ここで、負荷電流の減少と共にスイッチング周波数を低減する機能を有した電源回路において、入力電圧の上昇に伴って一次側ピーク電流が増大するのは以下の理由による。すなわち、スイッチング周波数を低減させる制御は、通常、フィードバック端子電圧を検出することにより行うが、負荷が軽くなってスイッチング周波数が低下されると、ピーク電流が一定のままであるとこの周波数の低下により二次側への電力供給が不足することになるので、フィードバック端子電圧が低下してピーク電流が増大し、供給電力を一定に保つ方向に作用するためである。
しかし、上記のように負荷に応じてスイッチング周波数を変化させる制御を行う場合に、一定の判定値で軽負荷状態を判定すると、スイッチング周波数が変化されてフィードバック端子電圧が変化した際に軽負荷状態を検出する時のレベルも変化してしまうこととなる。
【００３１】
これに対し、本実施形態の電源装置においては、以下のようにして上記課題を解決している。
すなわち、本実施形態の電源装置は、コンバータ３０に、上述したような軽負荷時周波数低減機能を持たせて、入力電圧の変化に伴ってフィードバック端子電圧と一次側コイルのピーク電流の双方が変化する事象を利用している。
図７（Ａ）は、軽負荷時周波数低減機能を持つＦＢ制御回路（以下、単にＩＣと称する）における、低入力電圧時と高入力電圧時の電流検出端子電圧の波形を示したものである。いずれの場合も電流検出端子がフィードバック端子電圧とＩＣ内蔵のアンプの増幅率等によって決まるスレッシホールド電圧ＶCS'1、ＶCS'2に達した時点から同一の遅延時間Ｔｄ経過後にピークレベルＶcsp1、Ｖcsp2に達している。この時、ＶCS'1、ＶCS'2はフィードバック端子電圧との間に、またＶcsp1、Ｖcsp2は一次側ピーク電流との間に比例関係があり、前者は入力電圧の上昇と共に低下し、後者は入力電圧の上昇と共に上昇する。これは、フィードバック端子電圧の低下に伴ってスイッチング周波数が低下し、それによる二次側への電力供給の減少を補償する為に一次側ピーク電流が増大することによるものである。なお、図７（Ａ）におけるＶcsiは、遅延時間Ｔｄが０の場合における、入力電圧に対する依存性のない、理想状態での電流検出端子のピーク電圧レベルである。
【００３２】
ここで、遅延時間Ｔｄは、実際には図７（Ｂ）のように、ＩＣの内部回路による遅延時間、すなわち一次側コイル電流が規定値に達したことをＩＣが検出してから、スイッチング素子３２としての外付けＭＯＳトランジスタのゲート端子（ＩＣ出力端子）の制御信号がオフレベルに変化するまでの遅延時間（Ｔd1）と、ＩＣの出力端子の制御信号がオフレベルに変化してから外付けＭＯＳトランジスタが実際にオフするまでの遅延時間（Ｔd2）とに分けることができる。この時、前記両遅延時間がほぼ同等すなわちＴd1＝Ｔd2であるならば、ＩＣの出力がオフになった時点での一次側コイル電流及び電流検出端子電圧は、入力電圧の変化に対しての依存性がなく、ほぼ一定値に保たれることになる。
したがって、この時の電流検出端子電圧を取り込んで所定の判定レベル（軽負荷状態検出閾値）と比較して判定すれば、入力電圧に関わりなく、常にほぼ一定の負荷電流値でＰＦＣ回路２０をオンオフさせることが出来るようになる。
【００３３】
図８は、上記実施形態におけるＦＢ制御回路３６の外付けＭＯＳトランジスタ３２をオンオフ駆動するための出力端子電圧（ＩＣ出力電圧；ゲート制御信号）と、電流検出端子電圧との関係を表したタイミング図である。
ＦＢ制御回路３６の出力端子電圧がハイレベルになって外付けのＭＯＳトランジスタ（３２）が導通すると、一次側電流が時間の経過に伴って１次関数的に増大する。この時の一次側電流の増加率は入力電圧に比例し、入力電圧が高いほど大きくなる。ＦＢ制御回路３６の電流検出端子電圧は前記一次側電流と比例関係にあり、同様に１次関数的に上昇する。そして、該電圧がオフ検出レベルＶCS'1、ＶCS'2に達するとＦＢ制御回路３６内部の電流検出用のコンパレータの出力が反転して、遅延時間Ｔd1経過後にＦＢ制御回路３６の出力端子電圧がロウレベルになる。そして、その時点から遅延時間Ｔｄ2経過後に外付けＭＯＳトランジスタ（３２）がオフする。その時の電流検出端子電圧はＶcsp1、Ｖcsp2である。
【００３４】
ここで、前記遅延時間のない理想的な状態での電流検出端子電圧のピーク値をＶcsiとすれば、ＶCS'1、ＶCS'2はＶcsiを基準にマイナス方向に移動する。またＶcsp1、Ｖcsp2はＶcsiを基準にプラス方向に移動する。したがって、前記遅延時間Ｔd1、Ｔd2がほぼ等しければ、ＦＢ制御回路３６の出力端子がロウレベルになる時点での電流検出端子電圧は、Ｖcsiにほぼ一致する。既述のように、Ｖcsiは前記遅延時間のない理想的な状態での電流検出端子のピーク電圧であり、入力電圧の変化に対する依存性がない。
従って、本実施形態の電源装置のコンバータ３０においては、前記遅延時間Ｔd1とＴd2がほぼ等しいという条件のもとに、ＦＢ制御回路３６の出力端子電圧がロウレベルになる時点での電流検出端子電圧を検出すれば、入力電圧が変化してもほぼ一定の負荷電流でＰＦＣ回路２０をオンオフさせることが出来ることが分かる。
【００３５】
なお、本実施形態では、ＦＢ制御回路３６の外付けＭＯＳトランジスタ（３２）をオンオフ駆動する信号の出力端子とＭＯＳトランジスタ（３２）のゲート端子との間に抵抗素子３９を設けているので、この抵抗素子３９の抵抗値を適宜設定することによって、容易にＴd1＝Ｔd2の条件を満足させることができる。また、抵抗素子３９を設ける代わりに、ＭＯＳトランジスタ（３２）のオンオフ制御信号を生成あるいは伝達する回路に遅延手段を設けたり、外付けＭＯＳトランジスタ（３２）のサイズすなわち寄生容量を調整することで、Ｔd1＝Ｔd2の条件を満たすようにしても良い。
【００３６】
図９には、図１の実施形態の電源装置におけるＤＣ−ＤＣコンバータ３０を構成するＦＢ制御回路３６の実施例が示されている。
この実施例のＦＢ制御回路３６は、ホトカプラ３８を介して供給されるフィードバック電圧ＶFBが入力される外部端子（フィードバック端子）ＦＢに接続されたレベルシフト回路６１と、センス抵抗３３によって検出された電流検出電圧が入力される外部端子（電流検出端子）ＣＳに接続されたレベルシフト回路６２と、レベルシフト回路６１と６２によりレベルシフトされた電圧同士を比較する第１コンパレータ６３と、レベルシフト回路６２によりレベルシフトされた電圧と基準電圧Ｖrefとを比較する第２コンパレータ６４と、コンパレータ６３と６４の出力の論理和をとるＯＲゲート回路６５を備える。第２コンパレータ６４は、負荷電流が一定以上に増大するとスイッチング素子３２をオフさせるいわゆる過電流保護の働きも有する。
【００３７】
また、ＦＢ制御回路３６は、スイッチング素子３２をＰＷＭ（パルス幅変調）制御するための基準となる発振信号を生成する発振回路６６と、該発振回路６６の出力の立ち上がり（もしくは立ち下がり）に応じてパルス信号を生成するワンショットパルス生成回路６７と、該ワンショットパルス生成回路６７により生成されたパルス信号をセット端子に受け上記ＯＲゲート回路６５の出力をリセット端子に受けてスイッチング素子３２のオンオフ制御信号ＰＷＭを生成するＲＳフリップフロップ６８と、該フリップフロップ６８の出力信号に基づいてスイッチング素子３２のゲート駆動信号を生成し外部端子ＧＡＴＥより出力するドライバ回路６９を備える。
【００３８】
この実施例のＦＢ制御回路３６においては、コンパレータ６３と６４の出力のうち早く立ち上がった方のタイミングで、フリップフロップ６８がリセットされ、スイッチング素子３２のゲート駆動信号がロウレベルに変化してスイッチング素子３２がオフされる。また、コンパレータ６３と６４のうちコンパレータ６３がいわゆるＰＷＭコンパレータとして動作し、コンパレータ６４は負荷がある程度重くなってフィードバック電圧ＶFBが高くなるとその出力がコンパレータ６３の出力よりも早く変化してフリップフロップ６８をリセットさせ、スイッチング素子３２をオフさせることでオンオフ制御パルスのパルス幅を変化させる。なお、レベルシフト回路６１および６２もしくはその前段には、増幅用のアンプが設けられる。
【００３９】
さらに、この実施例のＦＢ制御回路３６においては、発振回路６６として周波数可変型の発振回路が使用され、外部端子ＦＢに入力されるフィードバック電圧ＶFBが発振回路６６に供給されており、負荷電流Ｉｏがある程度少なくなると負荷電流が減少するに従い発振回路の発振周波数すなわち一次側のスイッチング周波数を徐々に低下させる制御を行うように構成されている。
すなわち、ＦＢ制御回路３６は、図２に示すように、全域にわたってＰＷＭ（パルス幅変調）方式で出力電圧を制御しつつ、負荷電流Ｉｏがある程度少なくなると負荷電流が減少するに従い発振回路の周波数すなわち一次側のスイッチング周波数を徐々に低下させる制御を行うように構成されている。なお、図２の横軸の負荷電流Ｉｏはフィードバック電圧ＶFBに置き換えることができる。
【００４０】
この実施形態のコンバータ３０は、一次側コイルのピーク電流が入力電圧の値のいかんに拘わらず一定となるようにフィードバック制御を行うので、入力電圧が高くなる（あるいはスイッチング周波数が低くなる）ほどフィードバック電圧ＶFBが下がり、電流検出端子ＣＳの電圧を監視するコンパレータ６３のスレッシホールドは、入力電圧が高くなる（あるいはスイッチング周波数が低くなる）ほど下がることとなる。その結果、図９のＦＢ制御回路３６においては、入力電圧の大小（あるいはスイッチング周波数の大小）に対して、図７に示すようなスレッシホールドＶCS'1、ＶCS'2が実現される。なお、コンパレータ６４の基準電圧Ｖref1を、入力電圧が高くなる（あるいはスイッチング周波数が低くなる）ほど低くするような回路を設けても良い。
【００４１】
さらに、図９の実施例のＦＢ制御回路３６は、上記ドライバ回路６９の出力信号（ゲート駆動信号）を監視してハイレベルからロウレベルに変化するタイミングを検出するオフタイミング検出回路７１ａおよびスイッチング素子３２のオフの期間を検出するオフ期間検出回路７１ｂと、検出されたオフタイミングで上記外部端子（電流検出端子）ＣＳに入力されている電圧を取り込む第１サンプリング回路７２ａおよびオフ期間中に上記外部端子（電流検出端子）ＣＳに入力されている電圧を取り込む第２サンプリング回路７２ｂと、サンプリング回路７２ａおよび７２ｂに取り込まれた電圧を比較するコンパレータ７３と、該コンパレータ７３の出力信号をＰＦＣ制御回路２６のオンオフ制御信号on/offとして外部端子ＰＦＣより出力するバッファなどからなる出力回路７４を備える。
なお、スイッチング素子３２のオフの期間中には、後に説明するように電流源７５により、ＣＳ端子、抵抗Ｒ１、センス抵抗３３を介して接地点へ電流が流されてサンプリング回路７２ｂに取り込む電圧が生成される。また、本実施例のＦＢ制御回路３６は、出力電圧検出回路３７からの検出電圧に応じて、電流検出部（センス抵抗３３）からの検出電圧に基づく第２スイッチング素子３２のオフタイミングを検出するためのスレッシホールドが、ゲーオフ遅延時間の影響によって入力電圧が高くなると自動的に低くなるように動作する。
【００４２】
また、図９の実施例のＦＢ制御回路３６では、センス抵抗３３で電流−電圧変換された電圧が抵抗Ｒ１を介して電流検出端子ＣＳに入力されている。抵抗Ｒ１は、後述のように、軽負荷状態の判定レベルを調整可能にするために設けられている。また、電流検出端子ＣＳと接地点との間には容量Ｃ１が接続されており、抵抗Ｒ１と容量Ｃ１とは１種のロウパスフィルタとして機能し、電流検出電圧に乗るノイズを減らすことができる。
さらに、この実施例のＦＢ制御回路３６には、５Ｖのような内部電圧を生成する内部電源７５と電流検出端子ＣＳとの間に接続されたＭＯＳトランジスタ７６が設けられている。このＭＯＳトランジスタ７６は、上記ドライバ回路６９の出力を反転するインバータ７７の出力によって、ドライバ回路６９の出力がロウレベルの期間（スイッチング素子３２のオフ期間）にオン状態にされ、スイッチング素子３２のソース電流に代えて、検出端子ＣＳより抵抗Ｒ１を介してセンス抵抗３３に電流を流して所定の電位（判定レベル）を発生させるようにしている。
【００４３】
本実施形態のコンバータ３０は、通常の負荷状態においてはスイッチング素子３２のオフタイミングの電流検出電圧の方がオフ期間の電流検出端子の電圧よりも高いが、所定の負荷以下の軽負荷状態になるとスイッチング素子３２のオフタイミングの電流検出電圧の方がオフ期間の電流検出端子の電圧よりも低くなるように、ＭＯＳトランジスタ７６を介して電流源７５より、電流検出端子ＣＳ、抵抗Ｒ１、センス抵抗３３を介して接地点へ流す電流が設定され、サンプリング回路７２ｂはオフ期間中に抵抗Ｒ１の両端子間に発生するオフセット電圧を取り込むようにしている。
そのため、コンパレータ７３の出力は、負荷が軽くなってサンプリング回路７２ａによりオフタイミングでサンプリングされた電流検出端子電圧が、サンプリング回路７２ｂによりスイッチング素子３２のオフ期間にサンプリングされた電流検出端子のオフセット電圧（判定レベル）よりも低くなった時点でハイレベルからロウレベルに変化する。そして、これに応じて出力回路７４から出力されるオンオフ制御信号on/offがハイレベルからロウレベルに変化するので、軽負荷状態を検出したときにＰＦＣ制御回路２６の動作を停止させることができる。
【００４４】
また、図９の実施例のように、スイッチング素子３２のオフの期間中にセンス抵抗３３に電流を流す回路（７５〜７７）とサンプリング回路７２ｂを設けることにより、軽負荷状態の判定のための基準となる比較電圧を簡単な回路で生成することができるとともに、コンパレータ７３の非反転入力端子側の回路と反転入力端子側の回路を同一形式の回路（実施例では共にサンプリング回路）とすることができ、それによってサンプリング回路の製造ばらつきによるコンパレータ７３の出力への影響を少なくすることができる。つまり、コンパレータ７３の入力側回路の一方のみがサンプリング回路の場合、サンプリング回路の製造ばらつきによってコンパレータ７３の出力の変化点がずれるおそれがあるが、コンパレータ７３の２つの入力側回路が同一形式の回路であれば、一方の回路に製造ばらつきが発生すると他方の回路も同じようにばらつくことになるので、ばらつきによる入力信号のずれは非反転入力端子側と反転入力端子側とで同じになり、それによってコンパレータ７３の出力への影響を少なくすることができる。
【００４５】
さらに、電流検出端子ＣＳとセンス抵抗３３との間に抵抗Ｒ１を接続しその抵抗値を適宜設定することにより、軽負荷状態の判定レベルを調整することができる。また、抵抗Ｒ１を設けずに、電流源７５の電流値を適宜設定することにより、軽負荷状態の判定レベルを調整することも可能である。
なお、図示しないが、ＦＢ制御回路３６には、ＡＣ電源が投入された後、補助電源（Ｄ０，Ｃ０）からの電源が充分に供給されるまでの間に、内部回路を適切に動作させるためのスタートアップ回路を設けるようにすると良い。
【００４６】
また、図９の実施例のＦＢ制御回路３６では、オフタイミング検出回路７１ａおよび第１サンプリング回路７２ａの他に、オフ期間検出回路７１ｂと第２サンプリング回路７２ｂ、電流源７５およびＭＯＳトランジスタ７６を設け、サンプリング回路７２ａと７２ｂにそれぞれ取り込まれた電圧をコンパレータ７３により比較するようにしているが、オフ期間検出回路７１ｂと第２サンプリング回路７２ｂ、電流源７５およびＭＯＳトランジスタ７６の代わりに基準電圧源を設けて、オフタイミングでサンプリング回路７２ａに取り込まれた電圧と所定の基準電圧とをコンパレータ７３により比較して、軽負荷状態であるか否か判定するように構成しても良い。その場合、電流検出端子ＣＳに接続されている抵抗Ｒ１と容量Ｃ１を省略して、センス抵抗３３によって電流−電圧変換された電圧を電流検出端子ＣＳへ直接入力するように構成しても良い。
【００４７】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態においては、ＦＢ制御回路３６がＰＷＭ方式で出力電圧を一定に制御するように構成されているものに適用した場合について説明したが、トランスの一次側コイルに電流を流すスイッチング素子３２をオフさせることで、二次側コイルに流れる電流（図７に示すように一次側コイルの電流とは逆に徐々に減少する）がゼロになったことを検出して、一次側のスイッチング素子３２をオンさせるいわゆる擬似共振方式で出力電圧を一定に制御するように構成されているものに適用してもよい。
なお、擬似共振方式のコンバータで負荷が小さくなるほどスイッチング周波数を下げる制御は、例えば一次側コイルの電流がゼロになった時点からある遅延時間後にスイッチング素子３２をオンさせることで実現することができる。
また、本発明は、ＦＢ制御回路３６が、制御範囲全域にわたってＰＦＭ（パルス周波数変調）方式で出力電圧を一定に制御するように構成されているものに適用することができる。
【符号の説明】
【００４８】
１０  整流回路
２０  ＰＦＣ回路（力率改善回路）
２２  第１スイッチング素子
２６  ＰＦＣ制御回路
３０  ＤＣ−ＤＣコンバータ
３１  電力変換用のトランス
３２  第２スイッチング素子
３３  電流検出用のセンス抵抗（電流−電圧変換素子）
３６  フライバックコンバータ制御回路（ＦＢ制御回路，電源制御回路）
３７  出力電圧検出回路
３９  遅延時間調整用の抵抗素子
【図１】
2014099948.tif 000003
【図２】
2014099948.tif 000004
【図３】
2014099948.tif 000005
【図４】
2014099948.tif 000006
【図５】
2014099948.tif 000007
【図６】
2014099948.tif 000008
【図７】
2014099948.tif 000009
【図８】
2014099948.tif 000010
【図９】
2014099948.tif 000011
【図１０】
2014099948.tif 000012
【図１１】
2014099948.tif 000013