(57)【要約】【課題】モデルパラメータ抽出のための電気特性の測定において、ウェハ内の最適な半導体素子を選別することにより測定時間を短縮する。【解決手段】電気特性測定装置１は、ウェハ上に形成された各半導体素子に対して、複数の主要パラメータを抽出するための電気特性の測定を行ない、同一設計値の半導体素子ごとに、抽出した各主要パラメータの平均値、中央値、または期待値のいずれかを指標値として、最も指標値に近いほうから順位付けを行なうように構成されている。さらに、この電気特性測定装置１は、主要パラメータごとの順位を総合することによって、同一設計値の半導体素子のうちで最も高順位の半導体素子を選別し、選別された半導体素子に対して、モデルパラメータを抽出するための電気特性の測定を行なうように構成されている。【選択図】図２
2014150170.tif 000002
【特許請求の範囲】
【請求項１】
回路シミュレーション用のモデルパラメータを抽出するために電気特性の測定を行なう装置であって、
測定対象のウェハ上には、同一設計値を有する半導体素子が複数形成され、
前記ウェハ上の各半導体素子と接続するためのプローバと、
前記プローバによって接続された半導体素子の電気特性を測定する測定器と、
前記プローバおよび前記測定器を制御する制御部とを備え、
前記制御部は、
前記ウェハ上に形成された各半導体素子に対して、前記測定器を用いて複数の主要パラメータを抽出するための電気特性の測定を行ない、
同一設計値の半導体素子ごとに、抽出した各主要パラメータの平均値、中央値、または期待値のいずれかを指標値として、最も前記指標値に近いほうから順位付けを行ない、
主要パラメータごとの順位を総合することによって、同一設計値の半導体素子のうちで最も高順位の半導体素子を選別し、
選別された半導体素子に対して、前記測定器を用いてモデルパラメータを抽出するための電気特性の測定を行なうように構成されている、電気特性測定装置。
【請求項２】
前記半導体素子は、ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタであり、
前記複数の主要パラメータは、ＭＯＳトランジスタの閾値電圧およびドレイン飽和電流を含む、請求項１に記載の電気特性測定装置。
【請求項３】
前記制御部は、各主要パラメータごとの順位を加算することによって、最も高順位の半導体素子を特定する、請求項１に記載の電気特性測定装置。
【請求項４】
前記制御部は、各主要パラメータを抽出するための電気特性の測定条件を、モデルパラメータを抽出するための電気特性の測定条件に基づいて定める、請求項１に記載の電気特性測定装置。
【請求項５】
回路シミュレーション用のモデルパラメータを抽出するために電気特性の測定を行なう方法であって、
測定対象のウェハ上には、同一設計値を有する半導体素子が複数形成され、
電気特性測定方法は、前記ウェハ上の各半導体素子と接続するためのプローバと、前記プローバによって接続された半導体素子の電気特性を測定する測定器とを制御する制御部によって実行され、
前記ウェハ上に形成された各半導体素子に対して、前記測定器を用いて複数の主要パラメータを抽出するための電気特性の測定を行なうステップと、
同一設計値の半導体素子ごとに、抽出した各主要パラメータの平均値、中央値、または期待値のいずれかを指標値として、最も前記指標値に近いほうから順位付けを行なうステップと、
主要パラメータごとの順位を総合することによって、同一設計値の半導体素子のうちで最も高順位の半導体素子を選別するステップと、
選別された半導体素子に対して、前記測定器を用いてモデルパラメータを抽出するための電気特性の測定を行なうステップとを備えた電気特性測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気特性を測定する装置および方法に関し、たとえば、回路シミュレーション用のモデルパラメータを抽出する際の電気特性の測定に好適に用いられるものである。
【背景技術】
【０００２】
ＳＰＩＣＥ（Simulation  Program  with  Integrated  Circuit  Emphasis）などの回路シミュレーションでは、実際のトランジスタの特性が多数のパラメータを用いてモデル化されている。トランジスタモデルに用いられるパラメータの値は、ＴＥＧ（Test  Element  Group）を用いて実測された電気特性から抽出される。
【０００３】
近年、半導体素子の微細化に伴って、トランジスタの活性領域間の分離技術として広く使われるＳＴＩ（Shallow  Trench  Isolation）起因による機械的ストレス効果など従来考慮されなった特性が顕在化するようになったため、より高精度のトランジスタモデルが開発されている。この結果、抽出すべきパラメータの数が増大したばかりでなく、この高精度モデルに最適のＴＥＧを作製して測定を行なう必要があるため、パラメータ抽出のための電気特性の測定時間が増大している。
【０００４】
なお、この発明に関連する先行技術文献として特開２０１１−２９４０４号公報（特許文献１）がある。この文献に記載の半導体集積回路評価方法では、評価セルアレイ中で被評価トランジスタの閾値電圧が５σ（σは標準偏差）以内からはずれたものを選別し、選別したトランジスタの電気特性が測定される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２９４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体素子の微細化に伴って、半導体ウェハ面内での素子特性のばらつきの問題も顕在化している。特性ばらつきを考慮するために、ウェハ内に形成された同一設計のトランジスタの全てについてモデルパラメータ抽出用の電気特性の測定を行うのは、測定時間がかかりすぎて現実的ではない。一方、モデルパラメータの抽出のためにウェハ内で代表的なトランジスタを選別する手法は確立していない。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による電気特性測定装置は、ウェハ上に形成された各半導体素子に対して、複数の主要パラメータを抽出するための電気特性の測定を行ない、同一設計値の半導体素子ごとに、抽出した各主要パラメータの平均値、中央値、または期待値のいずれかを指標値として、最も指標値に近いほうから順位付けを行なうように構成されている。さらに、この電気特性測定装置は、主要パラメータごとの順位を総合することによって、同一設計値の半導体素子のうちで最も高順位の半導体素子を選別し、選別された半導体素子に対して、モデルパラメータを抽出するための電気特性の測定を行なうように構成されている。
【発明の効果】
【０００９】
上記の一実施の形態によれば、ウェハ内の最適な半導体素子を選別することができ、選別した半導体素子を用いることによって、モデルパラメータ抽出のための電気特性の測定を比較的短時間で行なうことができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態による電気特性測定装置のハードウェア構成を概略的に示すブロック図である。
【図２】図１の電気特性測定装置の機能的構成を示すブロック図である。
【図３】モデルパラメータの抽出に用いられるトランジスタのＤＣ特性の一例を示す図である。
【図４】主要パラメータを抽出するための電気特性測定について説明するための図である。
【図５】トランジスタを選別するための指標について説明するための図である。
【図６】トランジスタの選別方法について説明するための図である。
【図７】図２の電気特性測定装置による測定手順を示すフローチャートである。
【図８】図７のステップＳ１０５の詳細な手順の一例を示すフローチャートである。
【図９】図７のステップＳ１３０の詳細な手順の一例を示すフローチャートである。
【図１０】図７のステップＳ１３５の詳細な手順の一例を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。
【００１２】
［電気特性測定装置のハードウェア構成］
図１は、一実施の形態による電気特性測定装置のハードウェア構成を概略的に示すブロック図である。図１を参照して、電気特性測定装置１は、半導体ウェハ上に形成されたＴＥＧを利用して主要パラメータ（ＥＴデータ：Electric  Test  Dataとも称する）抽出のために電気特性の測定を行なう。この実施の形態では、半導体ウェハ上には複数のチップが形成され、チップごとにモデルパラメータ抽出のためのＴＥＧが形成されているとする。各ＴＥＧには、ゲート酸化膜厚および不純物濃度などの製造条件の設計値およびトランジスタサイズ（チャネル長およびチャネル幅）の設計値を異ならせて複数のＭＯＳ（Metal  Oxide  Semiconductor）トランジスタが形成されている。各チップに含まれる同一設計値のＭＯＳトランジスタの電気特性をチップごとに測定することによって、ウェハ内でのトランジスタ特性のばらつきを検出することができる。
【００１３】
具体的に、電気特性測定装置１は、プローバ１０と、温度コントローラ２０と、測定器３０と、コンピュータ４０とを含む。プローバ１０のステージ上には測定対象の半導体ウェハ５が載置される。プローバ１０は、半導体ウェハ５に形成されたＴＥＧと測定器３０とを、プローブを介して電気的に接続する。温度コントローラ２０は、プローバ１０の制御に従ってステージに載置された半導体ウェハ５の温度を制御する。測定器３０は、プローバ１０を介して接続されたトランジスタなどＴＥＧパターンの電気特性を測定する。
【００１４】
コンピュータ４０は、プログラムに従って動作し、プローバ１０および測定器３０の動作を制御する。コンピュータ４０は、ＣＰＵ（Central  Processing  Unit）５０と、メモリ６０と、入力部７１と、出力部７３とを含む。コンピュータ４０には、入力部７１を介して外部から電気測定に関する情報７２（測定時の温度条件、各半導体素子（トランジスタ）の位置、および電気測定条件など）が入力される。電気測定の測定結果は、出力部７３を介して外部メモリ７４に出力される。
【００１５】
［電気特性測定装置の機能的構成］
図２は、図１の電気特性測定装置の機能的構成を示すブロック図である。電気特性測定装置１は、図１のＣＰＵ５０の機能として、測定機器制御部５１と、電気測定制御部５２と、選別用測定条件生成部５３と、主要パラメータ抽出部５４と、統計処理部５５とを含む。これらの機能は、図１のＣＰＵ５０において電気特性測定用のプログラムが実行されることによって実現される。
【００１６】
さらに、電気特性測定装置１は、図１のメモリ６０の機能として、温度条件記憶部６１と、位置情報記憶部６２と、詳細測定条件記憶部６３と、選別用測定条件記憶部６４と、選別情報記憶部６７と、詳細測定データ記憶部６５と、選別用測定データ記憶部６６とを含む。以下これらの各機能ブロックの動作について説明する。
【００１７】
１．測定情報の記憶
温度条件記憶部６１は、電気特性測定時の半導体ウェハの設定温度に関する情報を記憶する。位置情報記憶部６２は、半導体ウェハ上の各ＴＥＧに形成されたトランジスタなどの位置情報を記憶する。詳細測定条件記憶部６３は、モデルパラメータを抽出するために行なう電気特性の測定時に測定対象のＴＥＧパターンに供給される電圧値および／または電流値に関する情報を記憶する。
【００１８】
２．プローバおよび測定器の制御
測定機器制御部５１は、温度条件記憶部６１に記憶されている温度条件および位置情報記憶部６２に記憶されている位置情報に基づいてプローバ１０を制御する。これによって、測定対象のトランジスタなどのＴＥＧパターンと測定器３０とがプローブを介して接続されるとともに、測定時のウェハ温度が所定の値に設定される。モデルパラメータ抽出のために行なう電気特性の測定の際には、半導体ウェハの温度は、たとえば、マイナス数十度（摂氏）からプラス百数十度（摂氏）の間の複数の温度に設定される。
【００１９】
電気測定制御部５２は、詳細測定条件記憶部６３に記憶されている測定条件に基づいて測定器３０を制御することによって、電気特性の測定時にトランジスタなどのＴＥＧパターンの所定の端子に直流または交流の電流または電圧が供給され、所定の端子の電流または電圧が検出される。
【００２０】
３．トランジスタを選別するための測定条件の生成
上記のモデルパラメータを抽出するための測定は、半導体ウェハ内で選別された代表素子（代表トランジスタ）について行なわれる。この代表素子を選別するためにモデルパラメータの抽出に先立って、複数の主要パラメータの抽出が行なわれる。主要パラメータは、２個以上定められ、たとえば、ＭＯＳトランジスタの選別の場合には閾値電圧およびドレイン飽和電流を含む。
【００２１】
選別用測定条件生成部５３は、複数の主要パラメータを抽出する際の電気特性の測定条件（選別用測定条件）を、詳細測定条件記憶部６３に記憶された測定条件に基づいて生成する。生成された選別用測定条件は、選別用測定条件記憶部６４に記憶される。以下、選別用測定条件の生成について図面を参照して具体的に説明する。
【００２２】
図３は、モデルパラメータの抽出に用いられるトランジスタのＤＣ特性の一例を示す図である。図３（Ａ）は、種々の基板電位Ｖｂについて測定された、ドレイン電流Ｉｄとゲート電位Ｖｇとの関係を示す図である。ゲート電位Ｖｇは、最小値Ｖｍｉｎから電源電位Ｖｃｃまでの範囲をスイープさせる。図３（Ｂ）は、種々のゲート電位について測定された、ドレイン電流Ｉｄとドレイン電位Ｖｄとの関係を示す図である。ドレイン電位Ｖｄは、最小値Ｖｍｉｎから電源電位Ｖｃｃまでの範囲をスイープさせる。なお、測定対象のトランジスタの耐圧に応じて適切な電源電位Ｖｃｃの値が、詳細測定条件記憶部６３に予め記憶されている。
【００２３】
図４は、主要パラメータを抽出するための電気特性測定について説明するための図である。図４（Ａ）は、主要パラメータとして閾値電圧の抽出する際の電気測定の測定条件について説明するための図である。図３（Ａ）に示したドレイン電流Ｉｄ−ゲート電位Ｖｇ特性の測定条件のうち、基板電位Ｖｂとして０Ｖが選択され、ゲート電位Ｖｇのスイープ範囲の最大値として本説明では１Ｖが選択され、これらが選別用測定条件として用いられる。
【００２４】
図４（Ｂ）は、主要パラメータとしてドレイン飽和電圧を抽出する際の電機特性の測定条件について説明するための図である。図３（Ｂ）に示したドレイン電流Ｉｄ−ドレイン電位Ｖｄ特定の測定条件のうち、ゲート電位Ｖｇとして電源電位Ｖｃｃが選択され、ドレイン電位Ｖｄとして電源電位Ｖｃｃが選択され、これらが選別用測定条件として用いられる。
【００２５】
４．電気測定結果の記憶
再び図２を参照して、選別用測定データ記憶部６６は、主要パラメータの抽出のために簡易的に測定した電気特性の測定結果を記憶する。詳細測定データ記憶部６５は、選別された代表素子について全モデルパラメータを抽出するために詳細に測定した電気特性の測定結果を記憶する。
【００２６】
５．代表的なトランジスタの選別
主要パラメータ抽出部５４は、選別用測定データ記憶部６６に記憶された測定データに基づいて、主要パラメータ（たとえば、閾値電圧およびドレイン飽和電流）を抽出する。抽出された主要パラメータは、選別情報記憶部６７に記憶される。統計処理部５５は、選別情報記憶部６７に記憶された主要パラメータに対して統計処理を行なうことによって、モデルパラメータ抽出の対象となる代表的な特性を有するトランジスタを選別する。以下、代表トランジスタの選別方法について図面を参照して具体的に説明する。
【００２７】
図５は、トランジスタを選別するための指標について説明するための図である。図５には、同一設計値を有するトランジスタについて抽出された主要パラメータ（図５の場合、閾値電圧Ｖｔｈおよびドレイン飽和電流Ｉｄｍａｘ）のウェハ内での分布が示されている。図５の横軸は閾値電圧Ｖｔｈを示し、図５の縦軸はドレイン飽和電流Ｉｄｍａｘを示す。
【００２８】
代表トランジスタは、主要パラメータの中央値、平均値、または期待値（設計値から期待される値）のいずれかの指標に基づいて選別される。たとえば、中央値を指標とした場合には、図５において閾値電圧Ｖｔｈの中央値とドレイン飽和電流Ｉｄｍａｘの中央値との交点に最も近いデータを有するトランジスタ８１が代表トランジスタとして選別される。平均値を指標とした場合には、図５において閾値電圧Ｖｔｈの平均値とドレイン飽和電流Ｉｄｍａｘの平均値との交点に最も近いデータを有するトランジスタ８２が代表トランジスタとして選別される。期待値を指標とした場合には、図５において閾値電圧Ｖｔｈの期待値とドレイン飽和電流Ｉｄｍａｘの期待値との交点に最も近いデータを有するトランジスタ８３が代表トランジスタとして選別される。
【００２９】
図６は、トランジスタの選別方法について説明するための図である。図６の表に示すように、ＴＥＧパターンとして形成されたトランジスタＡ，Ｂ，Ｃは、互いに異なるデバイスサイズ（チャネル長Ｌ、チャネル幅Ｗ）を有する。各チップごとにトランジスタＡ，Ｂ，Ｃがそれぞれ形成されている。各トランジスタの位置情報は、ウェハ内の原点座標を基準にして、原点座標に対する相対座標が位置情報として図２の位置情報記憶部６２に記憶されている。
【００３０】
図６にはさらに、トランジスタＡ，Ｂ，Ｃの各々について、チップ（Ｎｏ．１，２，３）ごとに抽出された主要パラメータの値が表形式で示されている。なお、実際には、半導体ウェハ内には数十個のチップが形成されているが、図６では簡単のためにウェハは３チップだけで構成されているとする。主要パラメータの値を示す領域の下側には、トランジスタＡ，Ｂ，Ｃごとに算出された主要パラメータの中央値と、各チップの主要パラメータの値と算出された中央値との差が示されている。これらの演算処理は、図２の統計処理部５５によって実行される。
【００３１】
さらに、統計処理部５５は、トランジスタＡ，Ｂ，Ｃの各々について、算出された中央値との差に基づいて順位付けを行なう。図６の場合には、最も中央値との差の小さいチップに最高得点５が与えられ、次に中央値との差の小さいチップに得点４が与えられ、その次に中央値との差の小さいチップに得点３が与えられている。なお、ウェハ内に数十個のチップが設けられている場合には、中央値との差が小さい順に上位から５〜１０個に対してのみ順位付けを行なえば十分である。
【００３２】
統計処理部５５は、トランジスタＡ，Ｂ，Ｃの各々について、主要パラメータ（閾値電圧Ｖｔｈ、ドレイン飽和電流Ｉｄｍａｘ）ごとの得点を加算することによって総合点を算出し、総合点の最も大きい（総合的な順位が最も高い）チップを決定する。図６の場合には、トランジスタＡ，Ｂ，Ｃごとに選別されたチップが星印で示されている。具体的には、トランジスタＡとしてチップ１が選別され、トランジスタＢとしてチップ２が選別され、トランジスタＣとしてチップ１が選別されている。
【００３３】
［電気特性測定方法の詳細手順］
以下、これまでの説明を総括してモデルパラメータ抽出のための電気特性の測定手順について説明する。
【００３４】
１．初期設定
図７は、図２の電気特性測定装置による測定手順を示すフローチャートである。図２、図７を参照して、まず、ＣＰＵ５０は、測定情報（温度条件、各素子の位置、および電気測定条件）の入力を受けて、各測定情報を対応の記憶部（温度条件記憶部６１、位置情報記憶部６２、および詳細測定条件記憶部６３）に格納する（ステップＳ１００）。
【００３５】
次に、ＣＰＵ５０は、詳細測定条件記憶部６３に格納されているモデルパラメータ抽出用の詳細な電気特性の測定条件から、代表的な素子を選別するため（すなわち、複数の主要パラメータを抽出するため）の簡易測定に用いられる測定条件を生成し、選別用測定条件記憶部６４に格納する（ステップＳ１０５）。
【００３６】
図８は、図７のステップＳ１０５の詳細な手順の一例を示すフローチャートである。図８では、主要パラメータとして閾値電圧Ｖｔｈおよびドレイン飽和電流Ｉｄｍａｘを抽出する際の測定条件を生成する手順が示されている。
【００３７】
図２、図８を参照して、ＣＰＵ５０は、詳細測定条件記憶部６３に格納されているドレイン電流Ｉｄ−ゲート電位Ｖｇ特性の測定条件と、ドレイン電流Ｉｄ−ドレイン電位Ｖｄの測定条件とを読み出す（ステップＳ２００）。
【００３８】
次にＣＰＵ５０は、読み出したＩｄ−Ｖｇ特性の詳細測定条件のうち、ゲート電位Ｖｇの値および基板電位Ｖｂの値を素子選別用の値に変更する（ステップＳ２０５）。具体的には、ＣＰＵ５０は、ゲート電位Ｖｇをスイープする範囲の最大値を１Ｖに設定し、基板電位Ｖｂを０Ｖに設定する（ステップＳ２０５）。
【００３９】
次にＣＰＵ５０は、読み出したＩｄ−Ｖｄ特性の詳細測定条件のうち、ドレイン電位Ｖｄおよびゲート電位Ｖｇの値を素子選別用の値に変更する（ステップＳ２１０）。具体的には、ＣＰＵ５０は、ドレイン電位Ｖｄおよびゲート電位Ｖｇの値を電源電位Ｖｃｃに設定する（ステップＳ２１０）。ＣＰＵ５０は、変更後の測定条件を選別用測定条件記憶部６４に格納する（ステップＳ２１５）。
【００４０】
２．素子選別用の測定データの取得
再び図２、図７を参照して、次にＣＰＵ５０は、ウェハ上に形成された各トランジスタに対して、複数の主要パラメータ（閾値電圧およびドレイン飽和電流）を抽出するために測定器３０を用いて電気特性の測定を行なう（ステップＳ１１０〜Ｓ１２５）。
【００４１】
具体的に、まずＣＰＵ５０は、プローバ１０を制御することによって、ウェハ温度を室温に設定し、測定対象のトランジスタと測定器３０とがプローブを介して接続されるようにする（ステップＳ１１０）。さらにＣＰＵ５０は、素子選別用の測定条件で測定対象の半導体素子を測定するように測定器３０を設定する（ステップＳ１１０）。ＣＰＵ５０は、指令したとおりにプローバ１０および測定器３０が設定されたことを確認すると（ステップＳ１１５でＹＥＳ）、電気測定を実行し、測定結果を選別用測定データ記憶部６６に格納する（ステップＳ１２０）。以上の各ステップは、全トランジスタの測定が完了するまで（ステップＳ１２５でＹＥＳとなるまで）繰り返される。
【００４２】
３．主要パラメータの抽出
次にＣＰＵ５０は、測定結果に基づいて各トランジスタの主要パラメータ（閾値電圧およびドレイン飽和電流）を抽出し、抽出した主要パラメータを選別情報記憶部６７に格納する（ステップＳ１３０）。
【００４３】
図９は、図７のステップＳ１３０の詳細な手順の一例を示すフローチャートである。図９では、主要パラメータとして閾値電圧Ｖｔｈおよびドレイン飽和電流Ｉｄｍａｘを抽出する手順が示されている。
【００４４】
図２、図９を参照して、まずＣＰＵ５０は、選別用測定データ記憶部６６から測定データ（Ｉｄ−Ｖｇ特性およびＩｄ−Ｖｄ特性）を読み出す（ステップＳ３００）。次にＣＰＵ５０は、ドレイン電流Ｉｄ−ゲート電位Ｖｇ特性から閾値電圧Ｖｔｈを算出し、算出した閾値電圧Ｖｔｈを選別情報記憶部６７に格納する（ステップＳ３０５）。ＣＰＵ５０は、さらに、ドレイン電流Ｉｄ−ドレイン電位Ｖｄ特性からドレイン飽和電流Ｉｄｍａｘを算出し、算出したドレイン飽和電流Ｉｄｍａｘを選別情報記憶部６７に格納する（ステップＳ３１０）。以上の処理は、ウェハ内に設けられた全ＴＥＧの全トランジスタについて完了するまで（ステップＳ３１５およびＳ３２０でＹＥＳとなるまで）繰り返される。
【００４５】
４．トランジスタの選別
再び図２、図７を参照して、次にＣＰＵ５０は、同一設計値のトランジスタごとに、抽出された各主要パラメータ（閾値電圧Ｖｔｈおよびドレイン飽和電流Ｉｄｍａｘ）に基づいて統計処理により代表素子を選別し、選別結果を選別情報記憶部６７に格納する（ステップＳ１３５）。
【００４６】
図１０は、図７のステップＳ１３５の詳細な手順の一例を示すフローチャートである。図１０では、代表素子を選別するための指標値として中央値を用いた場合の例が示されている。
【００４７】
図２、図１０を参照して、まずＣＰＵ５０は、選別情報記憶部６７から、同一設計値のトランジスタごとに閾値電圧Ｖｔｈを読み出して（ステップＳ４００）、閾値電圧Ｖｔｈの中央値を算出し、算出した中央値を選別情報記憶部６７に格納する（ステップＳ４０５）。さらにＣＰＵ５０は、同一設計値とのトランジスタごとに各閾値電圧Ｖｔｈと中央値との差を算出し、算出した差の値を選別情報記憶部６７に格納する（ステップＳ４１０）。ＣＰＵ５０は、同一設計値のトランジスタごとに、算出した閾値電圧Ｖｔｈの差の小さい順に（最も中央値に近いほうから）各トランジスタを順位付けし、順位付けした結果を選別情報記憶部６７に格納する（ステップＳ４１５）。以上の各ステップをウェハ内の全トランジスタについて完了するまで（ステップＳ４２０でＹＥＳとなるまで）繰り返す。
【００４８】
次にＣＰＵ５０は、選別情報記憶部６７から、同一設計値のトランジスタごとにドレイン飽和電流Ｉｄｍａｘを読み出し（ステップＳ４２５）、ドレイン飽和電流Ｉｄｍａｘの中央値を算出し、算出した中央値を選別情報記憶部６７に格納する（ステップＳ４３０）。さらにＣＰＵ５０は、同一設計値とのトランジスタごとに各ドレイン飽和電流Ｉｄｍａｘと中央値との差を算出し、算出した差を選別情報記憶部６７に格納する（ステップＳ４３５）。ＣＰＵ５０は、同一設計値のトランジスタごとに、算出したドレイン飽和電流Ｉｄｍａｘの差の小さい順に（最も中央値に近いほうから）各トランジスタを順位付けし、順位付けした結果を選別情報記憶部６７に格納する（ステップＳ４４０）。以上の各ステップをウェハ内の全トランジスタについて完了するまで（ステップＳ４４５でＹＥＳとなるまで）繰り返す。
【００４９】
次にＣＰＵ５０は、同一設計値のトランジスタごとに、各主要パラメータ（閾値電圧Ｖｔｈおよびドレイン飽和電流Ｉｄｍａｘ）についての得点を加算することによって合計得点を算出し、算出した合計得点を選別情報記憶部６７に格納する（ステップＳ４５０）。これによって各主要パラメータについての順位を総合した総合順位が決定される。ＣＰＵ５０は、同一設計値のトランジスタごとに、最高得点の素子を代表素子（代表トランジスタ）として選別し、選別結果を選別情報記憶部６７に格納する（ステップＳ４５５）。
【００５０】
５．詳細データの測定
再び図２、図７を参照して、ＣＰＵ５０は、選別された代表トランジスタに対して、測定器３０を用いて全てのモデルパラメータを抽出するために詳細な電気特性の測定を行なう（ステップＳ１４０〜Ｓ１６５）。
【００５１】
具体的には、まずＣＰＵ５０は、プローバ１０を制御することによって、ウェハ温度を所定温度に設定し、測定対象の代表トランジスタと測定器３０とがプローブを介して接続されるようにする（ステップＳ１４０）。さらにＣＰＵ５０は、詳細データの測定条件で測定対象の代表トランジスタが測定されるように測定器３０を制御する（ステップＳ１４０）。ＣＰＵ５０は、指令したとおりにプローバ１０および測定器３０が設定されていることを確認すると（ステップＳ１４５でＹＥＳ）、電気測定を実行し、測定結果を詳細測定データ記憶部６５に格納する（ステップＳ１５０）。以上の各ステップは、全代表トランジスタについての測定が全温度条件について完了するまで（ステップＳ１５５およびＳ１６０でＹＥＳとなるまで）繰り返される。測定が完了すると、ＣＰＵ５０は、詳細測定データを所定のフォーマットで外部メモリ７４に出力する（ステップＳ１６５）。
【００５２】
［効果］
上記の実施の形態によれば、電気特性測定装置は、ウェハ内の全素子について素子選別用に（主要パラメータの抽出用に）簡易な電気特性の測定を行ない、選別された各代表素子についてモデルパラメータの抽出用に詳細な電気特性の測定を行なう。このため比較的短時間でモデルパラメータの抽出を行なうことができる。さらに、得られた詳細データは、複数の主要パラメータの統計処理に基づくものであるので、モデルパラメータの抽出のために最適なものになっている。
【００５３】
なお、モデルパラメータを抽出するための詳細な電気特性の測定をウェハ内の全素子について行なうことは現実的でない。たとえば、電源電位１．２Ｖのトランジスタ用のＴＥＧの場合、１個のトランジスタで約５００ポイントの測定が必要である。１チップに約６００個のトランジスタ、１ウェハに約８０チップ存在するとし、１ポイントの測定に３０ｍｓを要し、４温度で測定したとすると、３０ｍｓ×５００ポイント×６００個×８０チップ×４温度の計算によって、約３３．３日かかることになる。モデルパラメータ抽出では容量ＴＥＧなどトランジスタ以外のＴＥＧの測定データも必要であり、それらの測定を含めてモデルパラメータ抽出用の測定データを得るためには、１ヶ月以上の期間がかかってしまう。
【００５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００５５】
１  電気特性測定装置、５  半導体ウェハ、１０  プローバ、２０  温度コントローラ、３０  測定器、４０  コンピュータ、５０  ＣＰＵ、５１  測定機器制御部、５２  電気測定制御部、５３  選別用測定条件生成部、５４  主要パラメータ抽出部、５５  統計処理部、６０  メモリ、６１  温度条件記憶部、６２  位置情報記憶部、６３  詳細測定条件記憶部、６４  選別用測定条件記憶部、６５  詳細測定データ記憶部、６６  選別用測定データ記憶部、６７  選別情報記憶部、７１  入力部、７２  測定情報、７３  出力部、７４  外部メモリ、Ｉｄｍａｘ  ドレイン飽和電流、Ｖｔｈ  閾値電圧。
【図１】
2014150170.tif 000003
【図２】
2014150170.tif 000004
【図３】
2014150170.tif 000005
【図４】
2014150170.tif 000006
【図５】
2014150170.tif 000007
【図６】
2014150170.tif 000008
【図７】
2014150170.tif 000009
【図８】
2014150170.tif 000010
【図９】
2014150170.tif 000011
【図１０】
2014150170.tif 000012