(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置１は、金属板６および金属板６とは電気的に分離された金属板７を有している。金属板６には、トランジスタ素子が形成された半導体チップ４が搭載されている。また、金属板７には、ダイオード素子が形成された半導体チップ５が搭載されている。また、半導体装置１は、半導体チップ４または半導体チップ５と電気的に接続される複数のリード３を含むリード群を有し、金属板６、７は複数のリード３が配列されるＸ方向に沿って並べて配置されている。ここで、金属板６における半導体チップ４の周辺領域の面積を、金属板７における半導体チップ５の周辺領域の面積よりも大きくする。【選択図】図６
2014086536.tif 000002
【特許請求の範囲】
【請求項１】
第１電極パッドと第２電極パッドとが形成された第１表面と、前記第１表面の反対側に位置し、第３電極が形成された第１裏面、とを有し、前記第１および第２電極パッドと前記第３電極とに電気的に接続されたトランジスタ素子を含む第１半導体チップと、
第４電極パッドが形成された第２表面と、前記第２表面の反対側に位置し、第５電極が形成された第２裏面と、を有し、前記第４電極パッドと前記第５電極とに電気的に接続されたダイオード素子を含む第２半導体チップと、
前記第１半導体チップが搭載され、前記第１半導体チップの前記第３電極と電気的に接続された第１チップ搭載部を有する第１金属板と、
前記第２半導体チップが搭載され、前記第２半導体チップの前記第５電極と電気的に接続された第２チップ搭載部を有する第２金属板と、
前記第１半導体チップに電気的に接続されたリードと、前記第２半導体チップに電気的に接続されたリードと、を含むリード群と、
前記第１および第２半導体チップ、および複数の前記リードそれぞれの一部を封止する封止体と、を有し、
前記第１および第２金属板は、それぞれ電気的に分離され、且つそれぞれ第１方向に沿って隣り合って、配置され、
前記リード群は、前記第１方向とは直交する第２方向に沿って、前記第１金属板と前記第２金属板とに対向するように配置され、且つそれぞれのリードは前記第１方向に沿って配置され、
平面視において、前記第１金属板の前記第１チップ搭載部を含む部分の前記第１方向における幅は、前記第２金属板の前記第２チップ搭載部を含む部分の前記第１方向における幅より大きい半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１金属板の前記第１チップ搭載部を含む部分の前記第１方向および前記第１金属板の厚さ方向における断面積は、前記第２金属板の前記第２チップ搭載部を含む部分の前記第１方向および前記第２金属板の厚さ方向における断面積より大きい半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１金属板は、前記第１チップ搭載部を備えた第１上面を有し、
前記第２金属板は、前記第２チップ搭載部を備えた第２上面を有し、
前記第１金属板の前記第１上面の面積は、前記第２金属板の前記第２上面の面積より大きい半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１金属板の体積は、前記第２金属板の体積より大きい半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記リード群は、前記第１半導体チップの前記第１電極パッドと電気的に接続された第１リード、前記第１半導体チップの前記第２電極パッドと電気的に接続された第２リード、および前記第１半導体チップの前記第３電極と前記第２半導体チップの前記第４電極パッドとに電気的に接続された第３リードを含む半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
複数の前記リードは、前記第１方向と直交する前記第２方向に沿って前記封止体から突出している半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
前記第１リードは、第１金属導体を介して前記第１半導体チップの前記第１電極パッドと電気的に接続され、
前記第２リードは、第２金属導体を介して前記第１半導体チップの前記第２電極パッドと電気的に接続され、
前記第３リードは、前記第１金属板と一体で形成され、第３金属導体を介して前記第２半導体チップの前記第４電極パッドと電気的に接続されている半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第１および第３金属導体の導通経路の断面積は、前記第２金属導体の導通経路の断面積よりも大きい半導体装置。
【請求項９】
請求項７に記載の半導体装置において、
平面視において、前記第２方向における前記第１電極パッドの中心位置は、前記第２電極パッドの中心位置よりも前記リード群に近い半導体装置。
【請求項１０】
請求項５に記載の半導体装置において、
前記第１半導体チップは、絶縁ゲートバイポーラトランジスタ素子を含み、
前記第１電極パッドは、前記絶縁ゲートバイポーラトランジスタ素子のエミッタ電極と電気的に接続され、
前記第２電極パッドは、前記絶縁ゲートバイポーラトランジスタ素子のゲート電極と電気的に接続され、
前記第３電極は、前記絶縁ゲートバイポーラトランジスタ素子のゲート電極であって、
前記第４電極パッドは、前記ダイオード素子のアノード電極と電気的に接続され、
前記第５電極は、前記ダイオード素子のカソード電極である半導体装置。
【請求項１１】
請求項３に記載の半導体装置において、
前記第１半導体チップの前記第１表面の面積は、前記第２半導体チップの前記第２表面の面積よりも大きい半導体装置。
【請求項１２】
請求項１に記載の半導体装置において、
前記第１金属板には、前記第１金属板の厚さ方向に前記第１金属板を貫通する貫通孔が形成され、前記貫通孔は、前記複数のリード群が対向する前記第１金属板の辺よりもその反対側の辺に近くなるように形成されている半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記貫通孔は、前記第１金属板から前記第２金属板にかけて形成されており、且つ前記第２金属板の厚さ方向に前記第２金属板を貫通するように形成されている半導体装置。
【請求項１４】
請求項１に記載の半導体装置において、
前記第１および第２金属板との間には隙間が設けられており、平面視において、前記隙間の前記第１方向における幅は、前記第２金属板の前記第２チップ搭載部を含む部分の前記第１方向における幅より小さく、前記隙間内には前記封止体の一部が配置されている半導体装置。
【請求項１５】
エミッタ電極パッドとゲート電極パッドとが形成された第１表面と、前記第１表面の反対側に位置し、コレクタ電極が形成された第１裏面、とを有し、前記エミッタおよびゲート電極パッドと前記コレクタ電極とに電気的に接続された絶縁ゲートバイポーラトランジスタ素子を含む第１半導体チップと、
アノード電極パッドが形成された第２表面と、前記第２表面の反対側に位置し、カソード電極が形成された第２裏面と、を有し、前記アノード電極パッドと前記カソード電極とに電気的に接続されたダイオード素子を含む第２半導体チップと、
前記第１半導体チップが搭載され、前記第１半導体チップの前記コレクタ電極と電気的に接続された第１チップ搭載部を有する第１金属板と、
前記第２半導体チップが搭載され、前記第２半導体チップの前記カソード電極と電気的に接続された第２チップ搭載部を有する第２金属板と、
前記第１半導体チップの前記エミッタ電極パッドと電気的に接続されたエミッタリード、前記第１半導体チップの前記ゲート電極パッドと電気的に接続されたゲートリード、および前記第１金属板と前記第２半導体チップの前記アノード電極パッドとに電気的に接続されたアノード−コレクタリードを含むリード群と、
前記第１半導体チップの前記エミッタ電極パッドと前記エミッタリードとに電気的に接続された第１金属導体と、
前記第１半導体チップの前記ゲート電極パッドと前記ゲートリードとに電気的に接続された第２金属導体と、
前記第２半導体チップの前記アノード電極パッドと前記アノード−コレクタリードとに電気的に接続された第３金属導体と、
前記第１および第２半導体チップ、前記リード群を構成する複数のリードそれぞれの一部、および前記第１、第２および第３金属導体を封止する封止体と、を有し、
前記第１および第２金属板は、それぞれ電気的に分離され、且つそれぞれ第１方向に沿って、隣り合って配置され、
前記リード群は、前記第１方向とは直交する第２方向に沿って、前記第１金属板と前記第２金属板とに対向するように配置され、且つそれぞれのリードは前記第１方向に沿って配置され、
平面視において、前記第１金属板の前記第１チップ搭載部を含む部分の前記第１方向における幅は、前記第２金属板の前記第２チップ搭載部を含む部分の前記第１方向における幅より大きい半導体装置。
【請求項１６】
（ａ）第１金属板、第２金属板、およびリード群を有するリードフレームを準備する工程と、
（ｂ）第１電極パッドと第２電極パッドとが形成された第１表面と、前記第１表面の反対側に位置し、第３電極が形成された第１裏面、とを有し、前記第１および第２電極パッドと前記第３電極とに電気的に接続されたトランジスタ素子を含む第１半導体チップを前記第１金属板の第１チップ搭載部上に搭載し、前記第１金属板と前記第１半導体チップの前記第３電極とを電気的に接続する工程と、
（ｃ）第４電極パッドが形成された第２表面と、前記第２表面の反対側に位置し、第５電極が形成された第２裏面と、を有し、前記第４電極パッドと前記第５電極とに電気的に接続されたダイオード素子を含む第２半導体チップを前記第２金属板の第２チップ搭載部上に搭載し、前記第２金属板と前記第２半導体チップの前記第５電極とを電気的に接続する工程と、
（ｄ）前記第１半導体チップを前記リード群の内の一部のリードに電気的に接続し、前記第２半導体チップを前記リード群の内の一部のリードに電気的に接続する工程と、
（ｅ）前記第１および第２半導体チップ、および前記リード群の一部を封止樹脂により封止し、封止体を形成する工程と、
（ｆ）前記第１および第２金属板と、前記リード群と、を前記リードフレームの支持部から切り離す工程と、を有し、
前記第１および第２金属板は、それぞれ電気的に分離され、且つそれぞれ第１方向に沿って隣接して配置され、
前記リード群は、前記第１方向とは直交する第２方向に沿って、前記第１金属板と前記第２金属板とに対向するように配置され、且つそれぞれのリードは前記第１方向に沿って配置され、
平面視において、前記第１金属板の前記第１チップ搭載部を含む部分の前記第１方向における幅は、前記第２金属板の前記第２チップ搭載部を含む部分の前記第１方向における幅より大きい半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記第１半導体チップの前記第１電極パッドと第１リードとを第１金属導体を介して電気的に接続する工程と、
（ｄ２）前記第１半導体チップの前記第２電極パッドと第２リードとを第２金属導体を介して電気的に接続する工程と、
（ｄ３）前記第２半導体チップの前記第４電極パッドと前記第１金属板に電気的に接続された第３リードとを第３金属導体を介して電気的に接続する工程と、を有する半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法において、
前記第１金属導体の導通経路の断面積は、前記第２金属導体の導通経路の断面積以上である半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
前記（ｄ２）工程は、前記（ｄ１）工程の後に行う半導体装置の製造方法。
【請求項２０】
請求項１６に記載の半導体装置の製造方法において、
前記第１および第２金属板との間には隙間が設けられており、平面視において、前記隙間の前記第１方向における幅は、前記第２金属板の前記第２チップ搭載部を含む部分の前記第１方向における幅より小さく、前記（ｅ）工程は、前記隙間内に前記封止体の一部が配置されるように前記封止体を形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造技術に関し、例えば、電力回路に組み込まれる半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００８−１７７１７９号公報（特許文献１）には、トランジスタが形成された半導体チップとダイオードが形成された半導体チップを、複数の金属ベース板に分けて搭載し、複数の半導体チップを、金属ベース板およびワイヤを介して電気的に接続した半導体モジュールが記載されている。
【０００３】
また、特開２０１０−１７７６１９号公報（特許文献２）には、ＩＧＢＴ（チップ）とダイオード（チップ）を同じリードフレームに搭載し、ＩＧＢＴ（チップ）とダイオード（チップ）の間にスリットが形成された半導体装置が記載されている。
【０００４】
また、特開２００８−１６５１５号公報（特許文献３）には、ＩＧＢＴ（チップ）とダイオード（チップ）をＣｕ配線板に接合し、Ｃｕ配線板のチップ接合面とは反対側の面に冷却用のグリーンシートを貼り付けた構造が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１７７１７９号公報
【特許文献２】特開２０１０−１７７６１９号公報
【特許文献３】特開２００８−１６５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本願発明者は、例えば電源回路に組み込まれる半導体装置の性能を向上させる技術を検討している。この一環として、トランジスタが形成された半導体チップと、上記トランジスタとスイッチング動作させるダイオードが形成された半導体チップを、一つのパッケージ内に内蔵する技術について検討した。この結果、半導体装置の信頼性向上の点で課題があることを見出した。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置は、トランジスタが形成された第１半導体チップが搭載される第１金属板の、上記第１半導体チップの周辺領域を、ダイオードが形成された第２半導体チップが搭載される第２金属板の、上記第２半導体チップの周辺領域よりも大きくするものである。
【発明の効果】
【０００９】
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態の半導体装置が組み込まれた電力変換装置の回路構成を示す説明図である。
【図２】実施の形態の半導体装置の外観を示す平面図である。
【図３】図２に示す半導体装置の放熱板取り付け面側を示す平面図である。
【図４】図２に示す半導体装置の側面図である。
【図５】図４に示す半導体装置に放熱板を取り付け、図１に示す電力変換装置の実装基板に実装した状態を示す側面図である。
【図６】図２に示す封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【図７】図６のＡ−Ａ線に沿った拡大断面図である。
【図８】図６のＢ−Ｂ線に沿った拡大断面図である。
【図９】図６のＣ−Ｃ線に沿った拡大断面図である。
【図１０】図１に示すトランジスタ素子が形成された半導体チップの素子構造例を示す拡大断面図である。
【図１１】図１に示すダイオード素子が形成された半導体チップの素子構造例を示す拡大断面図である。
【図１２】図６に示す半導体チップ、導電性接着材およびワイヤを取り除いて金属板の平面形状を示す拡大平面図である。
【図１３】図１２に対する検討例を示す拡大平面図である。
【図１４】図１２に対する他の検討例を示す拡大平面図である。
【図１５】図１２に対する変形例を示す拡大平面図である。
【図１６】図１２〜図１５に示す金属板の放熱特性について、本願発明者が評価を行った結果を示す説明図である。
【図１７】図１〜図１２を用いて説明した半導体装置の製造工程の概要を示す説明図である。
【図１８】図１７に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。
【図１９】図１８に示すデバイス領域１個分の拡大平面図である。
【図２０】図１９に示す金属板のチップ搭載部に半導体チップを搭載した状態を示す拡大平面図である。
【図２１】図２０のＡ−Ａ線に沿った拡大断面図である。
【図２２】図２０に示す半導体チップとリードとを、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。
【図２３】図２２のＡ−Ａ線に沿った断面図である。
【図２４】図２２のＢ−Ｂ線に沿った断面図である。
【図２５】図２２に示すデバイス領域には複数の半導体チップを封止する封止体を形成した状態を示す拡大平面図である。
【図２６】図２５に示す封止体を形成したリードフレーム全体の平面図である。
【図２７】図２５のＡ−Ａ線に沿った拡大断面において、成形金型内にリードフレームのデバイス領域が配置された状態を示す拡大断面図である。
【図２８】図２６に示すタイバーを切断した状態を示す平面図である。
【図２９】図２８に示すリードフレームを個片化した状態を示す平面図である。
【図３０】図２に対する変形例である半導体装置の外観を示す平面図である。
【図３１】図３０に示す半導体装置の放熱板取り付け面側を示す平面図である。
【図３２】図３０に示す半導体装置の拡大断面図である。
【図３３】図１に示す力率改善回路の変形例を示す回路ブロック図である。
【図３４】図３３に示す力率改善回路に組み込まれた半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【図３５】図３４のＡ−Ａ線に沿った拡大断面図である。
【図３６】図６に対する変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【図３７】図６に対する他の変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【図３８】図６に対する他の変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【図３９】図３８のＡ−Ａ線に沿った拡大断面図である。
【図４０】図３８に対する変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【図４１】図４０のＡ−Ａ線に沿った拡大断面図である。
【発明を実施するための形態】
【００１１】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１２】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１３】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１４】
また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。
【００１５】
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面を上面、上面とは反対側に位置する面を下面として記載する。
【００１６】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１７】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１８】
（実施の形態）
本実施の形態では、電力回路に組み込まれる半導体装置の一例として、電力変換回路に組み込まれる、ＰＦＣ（Power Factor Correction；力率改善）回路用のトランジスタおよびダイオードを備える半導体装置を例に挙げて説明する。詳しくは、本実施の形態で説明する電力変換回路は、入力電力を三相交流電力に変換し、負荷（例えば三相モータ）側に供給する。
【００１９】
＜電力変換装置＞
図１は、本実施の形態の半導体装置が組み込まれた電力変換装置の回路構成を示す説明図である。図１に示す電力変換装置１０は、交流入力部ＡＣ１から入力された電力を整流した後で、インバータ（インバータ回路）１１で三相交流電力に変換して、負荷１２に出力する電力変換回路を有している。電力変換装置１０に接続される負荷１２は、例えば、冷蔵庫や空調装置など、家庭用電気器具に組み込まれる電動機（モータ）、あるいは、産業用の電動機などが挙げられる。このように電力変換装置１０は、大電力を消費する負荷１２に接続されるので、例えば、１Ａ（アンペア）以上（例えば数十アンペア）で、６００Ｖ（ボルト）程度の大電力を供給することができる回路部品で構成されている。
【００２０】
例えば、電力変換装置１０には、数十アンペアの大電流が流れるので、回路の配線抵抗や寄生インダクタンスが大きい場合には、電動機の起動時や停止時の逆方向誘起電圧によって素子が破壊してしまうことを抑制する必要がある。また例えば、大電流が流れる複数の素子を一つのパッケージ内に内蔵させる場合、数百ボルトの高電圧が印加された場合でも、素子間を確実に絶縁する必要がある。
【００２１】
図１に示すインバータ１１では、対を成す２個のスイッチング素子（スイッチングトランジスタ）Ｓ１を相毎に直列に接続し、三相交流電力を出力する。図１に示す例では、インバータ１１のスイッチング素子Ｓ１として、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）を用いている。電源回路に組み込まれるスイッチング素子としては、ＩＧＢＴの他に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いることができる。しかし、上記したように電動機の駆動用電力を供給する電力変換装置１０の場合、例えば、６００Ｖ程度の高耐圧が要求される。このため高耐圧化した時に、オン抵抗による発熱を抑制し易い点で、ＩＧＢＴの方が特に好ましい。
【００２２】
また、インバータ１１には、制御装置ＭＣＵが接続される。制御装置ＭＣＵは、例えばＰＷＭ（Pulse Width Modulation）回路によって構成されている。このＰＷＭ回路は、指令信号と三角波の振幅とを比較してＰＷＭ信号（制御信号）を出力する。また、制御装置ＭＣＵには、負荷１２のモニタリングデータ（例えば回転数や温度など）が伝送され、制御装置ＭＣＵでは、モニタリングデータに基づいて、ＰＷＭ信号を出力する。
【００２３】
制御装置ＭＣＵから出力されたＰＷＭ信号は、インバータ１１の制御回路部１１ａに入力される。制御回路部１１ａには、例えば、入力された制御信号に応じて複数のスイッチング素子Ｓ１のゲート電極の電位を制御して駆動する駆動回路が形成されている。インバータ１１は、制御装置ＭＣＵから出力される制御信号によって、負荷１２の回転速度や出力トルクを調整している。
【００２４】
また、電力変換装置１０の交流入力部ＡＣ１とインバータ１１の間には、整流回路ＲＣ１、力率改善回路１３、および平滑コンデンサＰＣが接続されている。交流入力部ＡＣ１に入力された電力は、図示しないフィルタ回路でノイズ成分が取り除かれた後、整流回路ＲＣ１で整流される。整流回路ＲＣ１で直流波形に変換され、出力された電力は、力率改善回路１３を経由して平滑コンデンサＰＣを含む平滑回路で平らな波形に変換され、インバータ１１に供給される。
【００２５】
平滑コンデンサＰＣは、第１電源電位Ｖｃｃと第２電源電位ＧＮＤの間に配置されている。言い換えれば、第１電源電位Ｖｃｃを供給する第１電源端子と、第２電源電位（基準電位）ＧＮＤを供給する第２電源端子にそれぞれ接続されている。図１に示す例では、第２電源電位ＧＮＤは接地電位（０ボルト）になっている。ただし、変形例としては、第１電源電位Ｖｃｃよりも低い電位を第２電源電位として用いることもできる。
【００２６】
また、図１に示す例では、力率改善回路１３は、入力電圧よりも高い電圧を出力する、昇圧型のＰＦＣ回路になっている。力率改善回路１３は、昇圧コイルとしてのインダクタ（コイル）Ｌ１、およびスイッチング素子としてのトランジスタ素子Ｔ１およびダイオード素子Ｄ１を備えている。
【００２７】
ダイオード素子Ｄ１とトランジスタ素子Ｔ１は、第１電源電位Ｖｃｃが供給されるリード（端子、Ｖｃｃ端子）ＶＬ１と、第２電源電位ＧＮＤが供給されるリード（端子、ＧＮＤ端子）ＶＬ２の間に直列に接続されている。詳しくは、ダイオード素子Ｄ１のカソード電極Ｋ１がリードＶＬ１と電気的に接続されている。また、トランジスタ素子Ｔ１のエミッタ電極Ｅ１がリードＶＬ２と電気的に接続されている。
【００２８】
また、ダイオード素子Ｄ１とトランジスタ素子Ｔ１の間には、インダクタＬ１に接続されるリード（端子、ＣＯＭ端子、アノード−コレクタリード）ＣＬが接続されている。詳しくは、リードＣＬは、ダイオード素子Ｄ１のアノード電極Ａ１とトランジスタ素子Ｔ１のコレクタ電極Ｃ１の間に電気的に接続されている。
【００２９】
また、トランジスタ素子Ｔ１のゲート電極Ｇ１には、スイッチング動作用の駆動電位を供給する制御装置１３ａが接続されている。詳しくは、制御装置１３ａからの制御信号を供給する出力信号線が、トランジスタ素子Ｔ１のゲート電極Ｇ１に接続されるリード（端子、ゲート端子）ＧＬと電気的に接続されている。
【００３０】
整流回路ＲＣ１の出力電流は、インダクタＬ１を通じてダイオード素子Ｄ１、またはトランジスタ素子Ｔ１に流れる。トランジスタ素子Ｔ１がオフ状態の時は、整流回路ＲＣ１の出力電流はダイオード素子Ｄ１を流れて平滑コンデンサＰＣが充電される。また、トランジスタ素子Ｔ１がオン状態の時は、整流回路ＲＣ１の出力電流はトランジスタ素子Ｔ１を流れ、ダイオード素子Ｄ１は逆バイアスされる。そして、インバータ１１には、平滑コンデンサＰＣから平滑化された電流が供給される。
【００３１】
つまり、トランジスタ素子のオン−オフ動作（スイッチング動作）に応じて、電流がダイオード素子Ｄ１またはトランジスタ素子Ｔ１を流れる。このスイッチング動作により、インバータ１１に供給される電力を平滑化することができる。言い換えれば、ダイオード素子Ｄ１とトランジスタ素子Ｔ１は、相補的に（交互に）動作することで、インバータ１１に供給される電力を平滑化する、平滑化回路を構成する。
【００３２】
図１に示す電力変換装置１０の小型化を図る場合、電力変換装置を構成する複数の部品を一つのパッケージ内に内蔵させる方法が考えられる。また、電子部品の製造効率を向上させる観点からは、電子部品の汎用性を向上させて同じ製品を量産することが好ましい。そこで、本願発明者は、インダクタＬ１や平滑コンデンサＰＣなど、負荷１２側の要求電力に応じて変更する必要がある電子部品を除いて、ダイオード素子Ｄ１とトランジスタ素子Ｔ１を一つのパッケージ内にまとめた半導体装置１を電力変換装置１０に組み込む構成について詳細な検討を行った。
【００３３】
＜半導体装置＞
図２は、本実施の形態の半導体装置の外観を示す平面図である。また、図３は、図２に示す半導体装置の放熱板取り付け面側を示す平面図である。また、図４は、図２に示す半導体装置の側面図である。また、図５は、図４に示す半導体装置に放熱板を取り付け、図１に示す電力変換装置の実装基板に実装した状態を示す側面図である。また、図６は、図２に示す封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。また、図７は、図６のＡ−Ａ線に沿った拡大断面図である。また、図８は、図６のＢ−Ｂ線に沿った拡大断面図である。また、図９は図６のＣ−Ｃ線に沿った拡大断面図である。また、図１０は、図１に示すトランジスタ素子が形成された半導体チップの素子構造例を示す拡大断面図である。また、図１１は、図１に示すダイオード素子が形成された半導体チップの素子構造例を示す拡大断面図である。
【００３４】
なお、図７および図８では、図６に示すリードＶＬ１およびリードＣＬの側面視における形状を示すため、図７にリードＣＬの輪郭を、図８にリードＶＬ１の輪郭を、それぞれ点線を付して示している。
【００３５】
図２に示すように半導体装置１は、樹脂から成る封止体２と、封止体２から露出する複数の外部端子である複数のリード３（リード群）を有する半導体パッケージである。封止体２は、例えば、シリコンフィラーを含浸させたエポキシ樹脂からなり、リード３は、例えば、Ｃｕ（銅）、またはＡｌ（アルミニウム）、またはＦｅ−Ｎｉ（鉄−ニッケル）合金等から成る。また、リード３の表面には、例えば、錫−鉛めっき、Ｐｂフリーめっきである純錫めっき、錫−ビスマスめっき等の半田めっき膜が施されている。
【００３６】
図４に示すように、封止体２は、側面視において、上面（第１面、主面）２ａと、上面２ａの反対側に位置する下面（第２面、主面、放熱部材取り付け面）２ｂと、を有している。
【００３７】
また、図２および図３に示すように、封止体２は平面視において、Ｘ方向に沿って延びている辺（側面）２ｈ１と、Ｘ方向と直交するＹ方向に沿って延びており辺（側面）２ｈ１と交差する辺２ｈ２と、Ｙ方向に沿って延びており辺（側面）２ｈ２と対向する辺２ｈ３と、Ｘ方向に沿って延びており辺２ｈ１と対向する辺（側面）２ｈ４と、を備えている。
【００３８】
また、封止体２から露出する複数のリード３で構成されるリード群は、図２〜図５に示すように、封止体２の有する各辺のうちの一辺（辺２ｈ１）に沿って配置される。言い換えれば、半導体装置１の外部端子である複数のリード３は、封止体２の辺２ｈ１側に集約して配置されている。半導体装置１は、例えば図５に示すように、実装基板（マザーボード）２０に棒状に延びる複数のリード３が挿入され、例えば半田などの接合材２１を介して実装基板に固定される。言い換えれば、封止体２の辺２ｈ１側の側面が半導体装置１の実装面になっている。したがって、複数のリード３を実装面側に位置する辺２ｈ１に集約配置することで、実装基板２０と複数のリード３を容易に電気的に接続することができる。
【００３９】
また、封止体２には、図２に示す上面２ａと図３に示す下面２ｂのうち、一方の面から他方の面に向かって厚さ方向に貫通する、貫通孔２ｔｈが形成されている。図５に示すように、貫通孔２ｔｈは、半導体装置１と放熱部材２２を固定するための孔である。半導体装置１の放熱部材搭載面に放熱部材２２を取り付ける場合は、封止体２に設けられた貫通孔２ｔｈに締結部材２３を挿入して封止体２と放熱部材２２を締結固定する。図５では、一対のボルト２３ａとナット２３ｂから成る締結部材２３により、ねじ止め固定する例を示している。
【００４０】
半導体装置１は、上記したように、辺２ｈ１側に複数の外部端子（リード３）を集約配置する。そして、複数のリード３と電気的に接続される各種内蔵部品は、リード３の近くに配置する方が、配線抵抗を低減する観点から好ましい。一方、図５に示す放熱部材２２を固定するための貫通孔２ｔｈの位置は、封止体２の上面２ａと下面２ｂの間を貫通できる位置であれば良い。したがって、図２に示すように、平面視において、貫通孔２ｔｈは、複数のリード３が設けられた辺２ｈ１よりも辺２ｈ４に近い位置に配置することが好ましい。これにより、辺２ｈ１の近傍に、各種内蔵部品を配置するスペースを確保することができる。
【００４１】
また、図２および図３に示すように、複数のリード３で構成されるリード群は、封止体２の辺２ｈ１に配置されている。また、複数のリード３のそれぞれは、Ｘ方向に沿って配置され、且つ、Ｘ方向と直交するＹ方向に沿って延びている。言い換えれば、複数のリード３はＸ方向に沿って並べて配置され、且つ、複数のリード３のそれぞれは、Ｘ方向と直交するＹ方向に沿って封止体２から突出している。
【００４２】
これら複数のリード３には、図１に示す第１電源電位Ｖｃｃが供給されるリード（端子、Ｖｃｃ端子）ＶＬ１と、第２電源電位ＧＮＤが供給されるリード（端子ＧＮＤ端子）ＶＬ２が含まれる。また、複数のリード３にはトランジスタ素子Ｔ１のゲート電極Ｇ１に接続されるリード（端子、ゲート端子）ＧＬが含まれる。また、複数のリード３には、ダイオード素子Ｄ１とトランジスタ素子Ｔ１の間に配置され、インダクタＬ１に接続されるリード（端子、ＣＯＭ端子）ＣＬが含まれる。
【００４３】
上記複数のリード３は、図６に示す半導体装置の内蔵部品と電気的に接続されている。ただし、図２および図３に示す例では、複数のリード３には、図１に示す回路とは電気的に接続されていないリードＮＣが含まれる。
【００４４】
図６に示すように、半導体装置１は、封止体２の内部に半導体チップ（トランジスタチップ）４、半導体チップ（ダイオードチップ）５、半導体チップ４が搭載される金属板６、および半導体チップ５が搭載される金属板７を有している。金属板６と金属板７は、互いに電気的に分離された状態で、チップ搭載面側が封止体２に封止されている。
【００４５】
図９に示すように、半導体チップ４は、エミッタ電極パッド４ｅｐとゲート電極パッド２ｇｐが形成された表面４ａと、表面４ａの反対側に位置し、且つ、コレクタ電極４ｃｐが形成された裏面４ｂとを有している。図１に示すように、半導体チップ４にはトランジスタ素子Ｔ１が形成され、このトランジスタ素子Ｔ１は、図９に示す半導体チップ４のエミッタ電極パッド４ｅｐ、ゲート電極パッド４ｇｐ、およびコレクタ電極４ｃｐと電気的に接続されている。エミッタ電極パッド４ｅｐおよびゲート電極パッド４ｇｐは、例えばアルミニウム（Ａｌ）合金で構成されている。図６に示すように、エミッタ電極パッド４ｅｐは、トランジスタ素子のオン抵抗を低減するために、ゲート電極パッド４ｇｐよりも広い面積で形成されている。
【００４６】
図１に示すトランジスタ素子Ｔ１は、例えば図１０に示すようなＩＧＢＴ素子（絶縁ゲートバイポーラトランジスタ素子）である。図１０では、トレンチゲート構造を有するｎチャネル型ＩＧＢＴの素子構造を例示している。
【００４７】
図１０に示す、ｐ＋型シリコン基板３０上には、ｎ＋型バッファー層３１およびｎ−型エピタキシャル層３２が形成されており、ｎ−型エピタキシャル層３２の表面には、ｐ＋型拡散層３３およびｎ＋型拡散層３４が形成されている。また、ｎ＋型拡散層３４の一部には、ｎ＋型拡散層３４およびｐ＋型拡散層３３を貫通してｎ−型エピタキシャル層３２に達する溝が形成されており、この溝の内部には、酸化シリコン膜からなるゲート絶縁膜３５および多結晶シリコン膜からなるゲート電極Ｇ１が形成されている。
【００４８】
ｐ＋型シリコン基板３０、ｎ＋型バッファー層３１、ｎ−型エピタキシャル層３２およびｐ＋型拡散層３３は、ＩＧＢＴのｐｎｐトランジスタ部を構成し、ｐ＋型拡散層３３、ｎ＋型拡散層３４、ゲート絶縁膜３５およびゲート電極Ｇ１は、ＩＧＢＴのＭＯＳＦＥＴ部を構成している。ｐ＋型シリコン基板３０の裏面にはコレクタ電極Ｃ１が形成されており、ｐ＋型拡散層３３、ｎ＋型拡散層３４のそれぞれの上部にはエミッタ電極Ｅ１が形成されている。
【００４９】
エミッタ電極Ｅ１の上部には、ｐ＋型シリコン基板３０の最表面を覆う表面保護膜３６が形成されている。エミッタ電極Ｅ１は、Ａｌ（アルミニウム）合金膜からなり、表面保護膜３６は、例えばポリイミド樹脂膜からなる。エミッタ電極Ｅ１のうち、表面保護膜３６で覆われていない領域、すなわち半導体チップ４の表面４ａに露出した領域は、上記したエミッタ電極パッド４ｅｐを構成している。また、図示は省略するが、ゲート電極Ｇ１には、エミッタ電極Ｅ１と同層のＡｌ合金膜からなるゲート引き出し電極が接続されている。ゲート引き出し電極のうち、表面保護膜３６で覆われていない領域、すなわち半導体チップ４の表面４ａに露出した領域は、上記したゲート電極パッド４ｇｐを構成している。また、半導体チップ４の裏面４ｂに形成されたコレクタ電極Ｃ１は、半導体チップ４の裏面４ｂ全体を覆うように形成され、上記したコレクタ電極４ｃｐを構成する。
【００５０】
半導体チップ４は、実装面となる裏面４ｂに、コレクタ電極４ｃｐが形成されており、裏面４ｂの反対側に位置する表面４ａにエミッタ電極パッド４ｅｐが形成されている。つまり、半導体チップ４は厚さ方向に沿って電流が流れる素子構造を有している。
【００５１】
また、図９に示すように、半導体チップ５は、アノード電極パッド５ａｐが形成された表面５ａと、表面５ａの反対側に位置し、且つ、カソード電極５ｋｐが形成された裏面５ｂとを有している。図１に示すように、半導体チップ５にはダイオード素子Ｄ１が形成され、このダイオード素子Ｄ１は、図９に示す半導体チップ５のアノード電極パッド５ａｐおよびカソード電極５ｋｐと電気的に接続されている。
【００５２】
図１に示すダイオード素子Ｄ１は、例えば図１１に示すようなＩＧＢＴ素子（絶縁ゲートバイポーラトランジスタ素子）である。図１１では、ＦＲＤ（Fast Recovery Diode）と呼ばれるダイオードの素子構造を例示している。
【００５３】
図１１に示す、ｎ＋型シリコン基板４０上には、ｎ−型エピタキシャル層４１が形成されており、ｎ−型エピタキシャル層４１の表面には、ｐ＋型拡散層４２が形成されている。また、ｐ＋型拡散層４２の表面にはアノード電極Ａ１が形成されており、ｎ＋型シリコン基板４０の裏面にはカソード電極Ｋ１が形成されている。
【００５４】
アノード電極Ａ１の上部には、ｎ＋型シリコン基板４０の最表面を覆う表面保護膜４３が形成されている。アノード電極Ａ１は、アルミニウム合金膜からなり、表面保護膜４３は、例えばポリイミド樹脂膜からなる。アノード電極Ａ１のうち、表面保護膜４３で覆われていない領域、すなわち半導体チップ５の表面５ａに露出した領域は、上記したアノード電極パッド５ａｐを構成している。また、半導体チップ５の裏面５ｂに形成されたカソード電極Ｋ１は、半導体チップ５の裏面５ｂ全体を覆うように形成され、上記したカソード電極５ｋｐを構成する。アノード電極パッド５ａｐおよびカソード電極５ｋｐは、例えば、Ａｕ（金）膜から成る。
【００５５】
半導体チップ５は、実装面となる裏面５ｂに、カソード電極５ｋｐが形成されており、裏面５ｂの反対側に位置する表面５ａにアノード電極パッド５ａｐが形成されている。つまり、半導体チップ５は厚さ方向に沿って電流が流れる素子構造を有している。
【００５６】
また、図６に示すように、半導体チップ４および半導体チップ５は、平面視において、それぞれ四角形を成す。図６に示す例では、半導体チップ４は長辺が約７ｍｍ、短辺が約４ｍｍ程度の長方形を成す。また、半導体チップ５は長辺が約４ｍｍ、短辺が約２ｍｍ程度の長方形を成す。また、半導体チップ４、５の厚さは、例えば、それぞれ０．０５ｍｍ〜０．５ｍｍ程度である。
【００５７】
また、図６に示すように、半導体チップ４および半導体チップ５それぞれは、互いに電気的に分離された金属板６および金属板７に搭載されている。図７に示すように、半導体チップ４は、裏面４ｂが金属板６の上面６ａと対向した状態で導電性接着材８Ｃを介して金属板６のチップ搭載部６ｃｂ上に搭載されている。導電性接着材８Ｃは、半導体チップ４の裏面４ｂに形成されたコレクタ電極４ｃｐと金属板６とを電気的に接続し、かつ、金属板６のチップ搭載部６ｃｂ上に半導体チップ４を固定するダイボンド材８である。導電性接着材８Ｃには、例えば、Ｐｂ−Ｓｎ−Ａｇ半田、Ｓｎ−Ｓｂ半田などの半田材、または、Ａｇペーストのような樹脂中に多数の導電性粒子（金属粒子）を混合させた導電性樹脂材を用いることができる。
【００５８】
また、図８に示すように、半導体チップ５は、裏面５ｂが金属板７の上面７ａと対向した状態でダイボンド材（導電性接着材）８を介して金属板７のチップ搭載部７ｃｂ上に搭載されている。導電性接着材８Ｋは、半導体チップ５の裏面５ｂに形成されたカソード電極５ｋｐと金属板７とを電気的に接続し、かつ、金属板７のチップ搭載部７ｃｂ上に半導体チップ５を固定するダイボンド材８である。導電性接着材８Ｋには、導電性接着材８Ｃと同様に、例えば、Ｐｂ−Ｓｎ−Ａｇ半田、Ｓｎ−Ｓｂ半田などの半田材、または、Ａｇペーストのような樹脂中に多数の導電性粒子（金属粒子）を混合させた導電性樹脂材を用いることができる。
【００５９】
また、図６および図９に示すように、金属板６と金属板７は、Ｘ方向に沿って、互いに隣り合って配置され、金属板６の辺６ｈ３と金属板７の辺７ｈ３の間には、Ｙ方向に沿って隙間ＧＳＰが配置されている。金属板６および金属板７の間に隙間ＧＳＰを設けることにより金属板６、７を電気的に分離することができる。また、図９に示すように、隙間ＧＳＰ内に、封止体２の一部を配置する（埋め込む）ことにより、金属板６と金属板７を確実に絶縁することができる。
【００６０】
そして、金属板６と金属板７とを電気的に分離することにより、図１に示すように、ダイオード素子Ｄ１のカソード電極Ｋ１とトランジスタ素子Ｔ１のエミッタ電極Ｅ１とに異なる電位を供給し、かつ、ダイオード素子Ｄ１のアノード電極Ａ１とトランジスタ素子Ｔ１のコレクタ電極Ｃ１とに同じ電位を供給することができる。
【００６１】
また、図６に示すように、金属板６は、Ｘ方向に沿って延びる辺（側面）６ｈ１と、Ｘ方向に直交するＹ方向に沿って延びる辺（側面）６ｈ２と、辺６ｈ２と対向し、辺６ｈ２よりも内側（金属板７側）に配置される辺（側面）６ｈ３と、辺６ｈ１と対向する辺（側面）６ｈ４を有している。辺６ｈ２および辺６ｈ３は、それぞれ辺６ｈ１と交差する。
【００６２】
また、金属板７は、Ｘ方向に沿って延びる辺（側面）７ｈ１と、Ｘ方向に直交するＹ方向に沿って延びる辺（側面）７ｈ２と、辺７ｈ１と対向し、辺７ｈ２よりも内側（金属板６側）に配置される辺（側面）７ｈ３と、辺７ｈ１と対向する辺（側面）７ｈ４を有している。辺７ｈ２および辺７ｈ３は、それぞれ辺７ｈ１と交差する。
【００６３】
また、複数のリード３から成るリード群は、Ｙ方向に沿って、金属板６と金属板７とに対向するように配置されている。言い換えれば複数のリード３のそれぞれは、金属板６の辺６ｈ１、または金属板７の辺７ｈ１に沿って、辺６ｈ１または辺７ｈ１側に並べて配置されている。
【００６４】
ここで、Ｘ方向において、金属板６のチップ搭載部６ｃｂは辺６ｈ２と辺６ｈ３の間に配置されている。また、金属板７のチップ搭載部７ｃｂは辺７ｈ２と辺７ｈ３の間に配置されている。
【００６５】
また、Ｙ方向において、金属板６のチップ搭載部６ｃｂは、辺６ｈ４よりも辺６ｈ１に近い側に配置される。言い換えれば、半導体チップ４は、平面視において、金属板６の辺６ｈ４よりも辺６ｈ１に近い位置に配置される。また、金属板７のチップ搭載部７ｃｂは、辺７ｈ４よりも辺７ｈ１に近い側に配置される。言い換えれば、半導体チップ５は、平面視において、金属板７の辺７ｈ４よりも辺７ｈ１に近い位置に配置される。
【００６６】
つまり、半導体装置１では、外部端子である複数のリード３、および複数のリード３と電気的に接続される半導体チップ４、５が、金属板６の辺６ｈ１または金属板７の辺７ｈ１が配置されるサイドに集約して配置されている。言い換えれば、半導体装置１では、外部端子である複数のリード３、および複数のリード３と電気的に接続される半導体チップ４、５が、封止体２の辺２ｈ１側に集約して配置されている。
【００６７】
このように、半導体装置１が備える電気回路を構成する部品を、封止体２の一つの辺側に集約して配置することにより、各部品を電気的に接続するための距離を短くすることができるので、導通経路のインピーダンス成分を低減できる。
【００６８】
また、金属板６および金属板７を、Ｘ方向に沿って隣り合って配置することにより、半導体チップ４および半導体チップ５を、それぞれリード群に近づけて配置することができる。
【００６９】
また、図７および図８に示すように、側面視（断面視）において、金属板６、７は、それぞれ封止体２の下面２ｂ側に配置されている。一方、側面視において、リード３と金属板６、７とは異なる位置に配置されている。複数のリード３は、それぞれ金属板６、７よりも上面２ａ側に配置されている。言い換えれば、複数のリード３のそれぞれは、側面視において、封止体２の上面２ａと下面２ｂの間に配置され、かつ、金属板６、７よりも上面２ａ側に配置されている。
【００７０】
図７に示すように、複数のリード３のうち、金属板６と一体に形成されるリードＣＬには曲げ加工が施され、リードＶＬ２のワイヤ接続面３Ｂａと同じ高さに持ち上げられている。また、図８に示すように、複数のリード３のうち、金属板７と一体に形成されるリードＶＬ１には曲げ加工が施され、リードＣＬのワイヤ接続面３Ｂａと同じ高さに持ち上げられている。また、図示は省略したが、複数のリード３のうち、図６に示すリードＧＬおよびリードＮＣも、それぞれ他のリード３と同じ高さ（金属板６、７よりも上面２ａ側）に配置されている。
【００７１】
上記のように、側面視において、複数のリード３と、金属板６、７を異なる高さに配置することで、平面視における複数のリード３と金属板６、７の距離を近づけても、金属板６、７と、複数のリード３の短絡を防止または抑制できる。この結果、平面視における複数のリード３と金属板６、７の距離を近づけることができるので、複数のリード３それぞれのボンディング領域と、半導体チップ４、５の電極パッドの距離を近づけることができる。つまり、半導体チップ４、５と複数のリード３を電気的に接続する導通経路の距離を短くすることができるので、導通経路のインピーダンス成分を低減できる。
【００７２】
また、金属板６、７は、例えば、ＣｕまたはＦｅ−Ｎｉ合金からなる金属ベース板であり、放熱用ヘッダとしての機能を備えている。図２〜図６に示す例では、金属板６、７のそれぞれの一部は、封止体２の一側面（辺２ｈ４側の側面）から外部に突出している。また、図３に示すように、金属板６、７のそれぞれの下面６ｂ、７ｂは、封止体２の下面２ｂから露出している。金属板６、７およびリード３の厚さは、例えば０．６ｍｍ程度である。このように、放熱用ヘッダとして機能する金属板６、７の一部を封止体２から露出させることにより、金属板６、７によるほう熱効率を向上させることができる。
【００７３】
また、図５に示すように、金属板６、７の下面６ｂ、７ｂのそれぞれを放熱部材２２に固定することにより、金属板６、７の放熱性能をさらに向上させることができる。ただし、高熱効率向上の観点から、放熱部材２２は、例えばアルミニウムなどの金属部材により構成することが好ましい。この場合、金属板６、７同士が放熱部材２２を介して電気的に接続されることを防止する必要がある。したがって、半導体装置１と放熱部材２２との間に、例えば、ゴムなどからなる絶縁板２４を介在させ、金属板６と金属板７を絶縁することが好ましい。
【００７４】
図５に示す放熱部材２２を固定するため、図６に示すように封止体２には貫通孔２ｔｈが形成されている。また、貫通孔２ｔｈを封止体２の厚さ方向に貫通させるため、金属板６または金属板７の少なくとも一方を厚さ方向に貫通する貫通孔６ｔｈが形成されている。図６に示す例では、貫通孔２ｔｈは、金属板６および金属板７を跨ぐ位置に配置されている。このため、貫通孔６ｔｈは、金属板６および金属板７を跨ぐように形成されている。言い換えれば、貫通孔６ｔｈは、金属板６から金属板７にかけて形成されている。
【００７５】
また、図６に示すように、半導体チップ４、５と複数のリード３とは、電気的に接続され、図１に示す電気回路を構成する。図６に示す例では、半導体チップ４、５と複数のリード３とは、複数のワイヤ（金属導体、導電性部材）９または、導電性接着材８Ｃ、８Ｋを介して電気的に接続されている。複数のワイヤ９は、例えばアルミニウム（Ａｌ）製、銅（Ｃｕ）製、あるいは金（Ａｕ）製のワイヤを用いることができる。
【００７６】
図６および図７に示すように、半導体チップ４の表面４ａに形成されたエミッタ電極パッド４ｅｐは、ワイヤ９Ｅを介して、第２電源電位ＧＮＤが供給されるリードＶＬ２と電気的に接続されている。図６および図７に示す例では、ワイヤ９Ｅの一端部（第１ボンド部）がエミッタ電極パッド４ｅｐに接続され、ワイヤ９Ｅの他端部（第２ボンド部）は、エミッタ電極パッドｅｐよりも高い位置（封止体２の上面２ａに近い位置）に配置されたリードＶＬ２のワイヤ接続面（接続面）３Ｂａに接続されている。
【００７７】
また、図６に示すように半導体チップ４の表面４ａに形成されたゲート電極パッド４ｇｐは、ワイヤ９Ｇを介して、図１に示す制御装置１３ａから出力信号が供給されるリードＧＬと電気的に接続されている。図６に示す例では、ワイヤ９Ｇの一端部（第１ボンド部）がゲート電極パッド４ｇｐに接続され、ワイヤ９Ｇの他端部（第２ボンド部）は、ゲート電極パッドｇｐよりも高い位置に配置されたリードＧＬのワイヤ接続面（接続面）３Ｂａに接続されている。
【００７８】
また、図７に点線を付して示すように、半導体チップ４の裏面４ｂに形成されたコレクタ電極４ｃｐは、導電性接着材８Ｃを介して、金属板６と一体に形成されたリードＣＬと電気的に接続されている。また、上記したように、リードＣＬには曲げ加工が施され、リードＶＬ２のワイヤ接続面３Ｂａと同じ高さに持ち上げられている。
【００７９】
また、図６および図８に示すように、リードＣＬには、半導体チップ５の表面５ａに形成されたアノード電極パッド５ａｐと電気的に接続されるワイヤ９Ａが接続されている。図６および図８に示す例では、ワイヤ９Ａの一端部（第１ボンド部）がアノード電極パッド５ａｐに接続され、ワイヤ９Ａの他端部（第２ボンド部）は、アノード電極パッド５ａｐよりも高い位置（封止体２の上面２ａに近い位置）に配置されたリードＣＬのワイヤ接続面（接続面）３Ｂａに接続されている。つまり、リードＣＬを介して半導体チップ４のコレクタ電極４ｃｐ（図７参照）と半導体チップ５のアノード電極パッド５ａｐとは、電気的に接続され、同じ電位が供給される。
【００８０】
また、図８に点線を付して示すように、半導体チップ５の裏面５ｂに形成されたカソード電極５ｋｐは、導電性接着材８Ｋを介して、金属板７と一体に形成されたリードＶＬ１と電気的に接続されている。また、上記したように、リードＶＬ１には曲げ加工が施され、リードＣＬのワイヤ接続面３Ｂａと同じ高さに持ち上げられている。
【００８１】
上記の通り、半導体チップ４、５と複数のリード３とを、電気的に接続することにより、図１に示すような力率改善回路１３を構成することができる。すなわち、ダイオード素子Ｄ１とトランジスタ素子Ｔ１は、第１電源電位Ｖｃｃが供給されるリードＶＬ１と、第２電源電位ＧＮＤが供給されるリードＶＬ２の間に直列に接続されている。詳しくは、ダイオード素子Ｄ１のカソード電極Ｋ１がリードＶＬ１と電気的に接続されている。また、トランジスタ素子Ｔ１のエミッタ電極Ｅ１がリードＶＬ２と電気的に接続されている。また、インダクタＬ１に接続されるリードＣＬは、ダイオード素子Ｄ１のアノード電極Ａ１とトランジスタ素子Ｔ１のコレクタ電極Ｃ１の間に電気的に接続されている。また、トランジスタ素子Ｔ１のゲート電極Ｇ１は、制御装置１３ａからの制御信号が出力されるリードＧＬと電気的に接続されている。
【００８２】
また、図６に示す例では、ワイヤ９Ｅおよびワイヤ９Ａの太さ（線径）は、ワイヤ９Ｇの太さ（線径）以上である。言い換えれば、ワイヤ９Ｅおよびワイヤ９Ａの導通経路の断面積は、ワイヤ９Ｇの導通経路の断面積以上である。ワイヤ９Ｅおよびワイヤ９Ａの線径（直径）は、例えば２００〜５００μｍであり、ワイヤ９Ｇの線径（直径）は、例えば１２５〜３００μｍである。
【００８３】
ワイヤ９Ｅおよびワイヤ９Ａは、図１に示す第１電源電位Ｖｃｃが供給されるリードＶＬ１と、第２電源電位ＧＮＤが供給されるリードＶＬ２の間に接続される。このため、スイッチ回路の大電流が流れる導通経路である。一方、ワイヤ９Ｇは、スイッチ回路をオンオフ制御する制御信号が流れる導通経路である。したがって、相対的にワイヤ９Ｇよりも大きな電流が流れるワイヤ９Ｅおよびワイヤ９Ａの太さをワイヤ９Ｇよりも太くした方が、ワイヤ９Ｅおよびワイヤ９Ａの太さが同じ場合よりもワイヤ９Ｅおよびワイヤ９Ａの抵抗値をより低減できる。また、ワイヤ９Ｅおよびワイヤ９Ａの抵抗値を低減することにより、ワイヤ９Ｅ、９Ａにおける発熱量を低減できる。また、ワイヤ９Ｅの抵抗値を低減することにより、スイッチング回路のオン抵抗（図１に示すトランジスタ素子Ｔ１をオン状態にした時の抵抗）を低減することができる。
【００８４】
＜半導体装置の放熱特性＞
次に、図１〜図９に示す半導体装置１の放熱特性について説明する。図１２は、図６に示す半導体チップ、導電性接着材およびワイヤを取り除いて金属板の平面形状を示す拡大平面図である。また、図１３および図１４は、図１２に対する検討例を示す拡大平面図である。また、図１５は、図１２に対する変形例を示す拡大平面図である。また、図１６は、図１２〜図１５に示す金属板の放熱特性について、本願発明者が評価を行った結果を示す説明図である。図１６に示す金属板の評価では、図１２〜図１５に示す半導体装置をそれぞれ５個作成し、図１に示す力率改善回路１３に組み込んで、電力を供給した時の各半導体装置１、１Ｋ１、１Ｋ２、１Ｈ１の温度上昇を測定し、平均値を算出することにより評価している。また、図１６に示す温度上昇度の欄には、図１に示す力率改善回路１３に電力を供給した時の単位電力量当たりの温度上昇量［℃／Ｗ］を示している。また、図１６に示す改善率の欄には、図１３に示す半導体装置１Ｋ１を基準として、半導体装置１Ｋ１の温度上昇度の改善率（温度上昇度を低減した割合）を示している。
【００８５】
本実施の形態のように、電力回路に組み込まれる半導体装置では、パッケージ内を流れる電流値が大きくなるため、信頼性向上の観点から、放熱性を向上させることが好ましい。特に、スイッチング回路に相当するトランジスタ素子Ｔ１（図１参照）は、パッケージの放熱性を向上させて、半導体チップ内の温度上昇を抑制することにより、誤作動を抑制し、安定的にスイッチング動作させることができる。
【００８６】
ここで、本実施の形態のように電気的に分離された金属板６および金属板７のそれぞれに、半導体チップ４、５を搭載する場合、図１３に示す半導体装置１Ｋ１のように、隙間ＧＳＰを基準線として線対称な平面形状となるように、金属板６、７を形成する実施態様が考えられる。図１３に示す半導体装置１Ｋ１は、金属板６、７が、隙間ＧＳＰを基準線として線対称な平面形状になっている点で図１２に示す半導体装置１と相違する。言い換えれば、図１２に示す半導体装置１は、平面視において、金属板６のチップ搭載部６ｃｂを含む部分のＸ方向における幅６ｃｂＷは、金属板７のチップ搭載部７ｃｂを含む部分のＸ方向における幅７ｃｂＷより大きい。一方、図１３に示す半導体装置１Ｋ１は、幅６ｃｂＷと幅７ｃｂＷが同じ値になっている点で図１２に示す半導体装置１と相違する。上記相違点以外の点は、図１２に示す半導体装置１と同様なので、重複する説明は省略する。
【００８７】
図１に示す半導体チップ４および半導体チップ５の駆動時（電力供給時）における発熱量が同じ場合には、図１３に示す半導体装置１Ｋ１のように金属板６、７を線対称形状にすることで、金属板６、７からの放熱量を最大化することができる。
【００８８】
ところが、本願発明者の検討によれば、少なくとも、図１に示す力率改善回路１３の場合、駆動時（電力供給時）における半導体チップ４の発熱量は、半導体チップ５の発熱量よりも大きくなっていることが判った。つまり、図１３に示す半導体装置１Ｋ１のように金属板６、７を線対称形状にすると、半導体チップ４の発熱量に対して金属板６の放熱性能が不足する場合があることが判った。
【００８９】
そこで、本願発明者は、相対的に発熱量が大きい半導体チップ４が搭載される金属板６の平面積を大きくすることにより、金属板６の放熱性能を向上させる構成として、図１４に示す半導体装置１Ｋ２の構成を検討した。図１４に示す半導体装置１Ｋ２は、金属板６のチップ搭載部６ｃｂよりも辺６ｈ４側に位置する領域６ｆｒ（貫通孔６ｔｈが配置される領域）におけるＸ方向の幅６ｆｒＷが幅６ｃｂＷの２倍以上になっている点で図１３に示す半導体装置１Ｋ１と相違する。図１４に示す半導体装置１Ｋ２は、金属板６の平面積が金属板７の平面積よりも２倍以上、大きくなっている。金属板６の放熱性能は、金属板６の熱容量を大きくすることにより、向上すると考えられる。したがって、図１４に示す実施態様は、金属板６全体の平面積を大きくすることにより、金属板６の熱容量を向上させて放熱性能の向上を図った構成である。上記相違点以外の点は、図１３に示す半導体装置１Ｋ１と同様なので、重複する説明は省略する。
【００９０】
金属板６の放熱性能を向上させる時、金属板６の平面積を大きくする事が、最も大きな要因であれば、図１４に示す半導体装置１Ｋ２のように、金属板６の平面積を金属板７の平面積に対して２倍以上にすることで、放熱性能を大幅に向上させられることが予想された。
【００９１】
ところが、図１６に示すように、半導体装置１Ｋ２の場合、温度上昇度の値が半導体装置１Ｋ１とほぼ同じであることが判った。本願発明者は、この半導体装置１Ｋ２についての評価結果について、金属板６の辺６ｈ４側の領域６ｆｒの面積を大きくしても、チップ搭載部６ｃｂから領域６ｆｒまでの距離が遠い場合、半導体チップ４（図６参照）で発生した熱を放出し難しい、と考えた。つまり、半導体チップ４で発生する熱を効率よく放熱するためには、半導体チップ４が搭載されたチップ搭載部６ｃｂの周辺部分における金属板６の熱容量を大きくする必要があると考えた。
【００９２】
上記の検討結果から、本願発明者は、図１２に示す構成について検討した。図１２に示す半導体装置１では、半導体チップ４（図６参照）が搭載されるチップ搭載部６ｃｂの周辺領域の面積を、半導体チップ５（図６参照）が搭載されるチップ搭載部７ｃｂの周辺領域の面積よりも大きくしている。詳しくは、図１２に示す半導体装置１は、平面視において、金属板６のチップ搭載部６ｃｂを含む部分のＸ方向における幅６ｃｂＷは、金属板７のチップ搭載部７ｃｂを含む部分のＸ方向における幅７ｃｂＷより大きい。一例を挙げると、幅６ｃｂＷが８．０ｍｍ程度で、幅７ｃｂＷが５ｍｍ程度である。言い換えれば、半導体装置１では、金属板６のチップ搭載部６ｃｂを含んだ領域（部分）の面積が金属板７のチップ搭載部７ｃｂを含んだ領域の面積よりも大きい。半導体装置１では、幅６ｃｂＷを幅７ｃｂＷよりも大きくすることで、チップ搭載部６ｃｂを含んだ部分の面積を大きくして、当該部分の熱容量を向上させる構成である。
【００９３】
図１６に示すように、図１２に示す半導体装置１は図１３に示す半導体装置１Ｋ１と比較して７．７％程度、放熱性能を向上させられることが判った。また、図１２に示す半導体装置１が有する金属板６全体の平面積は、図１４に示す半導体装置１Ｋ２が有する金属板６全体の平面積よりも小さい。しかし、図１２に示す半導体装置１は図１４に示す半導体装置１Ｋ２と比較して８％以上、放熱性能を向上させられることが判った。つまり、半導体チップ４（図６参照）を熱源とする熱を放熱する性能を向上させる観点からは、金属板６全体の平面積の大きさ（熱容量の大きさ）よりも、チップ搭載部６ｃｂを含む領域（部分）の平面積の大きさ（熱容量の大きさ）の方が、影響が大きいことが実験的に確認された。
【００９４】
ただし、図１５に示す半導体装置１Ｈ１は、金属板６の幅６ｃｂＷが金属板７の幅７ｃｂＷよりも大きく、かつ、金属板６の幅６ｆｒＷが金属板７の幅７ｆｒＷよりも大きい。なお、金属板７の幅７ｆｒＷは、Ｘ方向に沿って、領域６ｆｒと並んで配置される金属板７の領域７ｆｒにおける、金属板７のＸ方向の長さとして定義される。つまり、図１５に示す半導体装置１Ｈ１は、半導体チップ４（図６参照）が搭載されるチップ搭載部６ｃｂ周辺の金属板６の平面積が、チップ搭載部７ｃｂ周辺の金属板７の平面積よりも大きく、かつ、金属板６全体の平面積を図１２に示す半導体装置１よりもさらに大きくしている。
【００９５】
図１６に示すように、半導体装置１Ｈ１は、半導体装置１よりもさらに、温度上昇度を低減することができることが判った。言い換えれば、図１５に示す半導体装置１Ｈ１は図１２に示す半導体装置１と比較して０．８％程度、放熱性能を向上させられることが判った。つまり、半導体チップ４（図６参照）を熱源とする熱を放熱する性能を向上させる観点からは、金属板６全体の平面積の大きさも影響を与えることが実験的に確認された。
【００９６】
また、上記した評価結果から、チップ搭載部６ｃｂを含む部分の金属板６の熱容量を向上させれば、放熱性能を向上させられることが判った。金属板６の熱容量は、金属板６の厚さ方向の断面積を大きくすることによっても、向上させることができる。したがって、図９に示すように、金属板６のチップ搭載部６ｃｂを含む部分のＸ方向および金属板６の厚さ方向（Ｚ方向）における断面積を、金属板７のチップ搭載部７ｃｂを含む部分のＸ方向および金属板７の厚さ方向（Ｚ方向）における断面積より大きくすることで、熱容量をさらに大きくすることができる。図９に示す例では、金属板６と金属板７は同じ厚さとなっているので、幅６ｃｂＷを幅７ｃｂＷよりも大きくすれば、金属板６のチップ搭載部６ｃｂを含む部分の断面積を、金属板７のチップ搭載部７ｃｂを含む部分の断面積よりも大きくすることができる。
【００９７】
また、図示は省略するが、金属板６の厚さを金属板７の厚さよりも厚くすれば、金属板６のチップ搭載部６ｃｂを含む部分の断面積を、金属板７のチップ搭載部７ｃｂを含む部分の断面積よりも、さらに大きくすることができる。
【００９８】
また、図１５に示す半導体装置１Ｈ１の評価結果から、金属板６全体の平面積（上面６ａの面積）を、金属板７全体の平面積（上面７ａの面積）よりも大きくすることで、放熱性能をさらに向上させることができる。また、この時、金属板６と金属板７の厚さを例えば同じにすれば、金属板６の体積を金属板７の体積よりも大きくすることができる。この結果、金属板６の熱容量を大きくして放熱性能を向上させることができる。図１２に示す半導体装置１および図１５に示す半導体装置１Ｈ１は、いずれも金属板６の体積が、金属板７の体積よりも大きくなっている。また、図示は省略するが、金属板６の厚さを金属板７の厚さよりも厚くすれば、金属板６の体積を、金属板７の体積よりもさらに大きくすることができる。
【００９９】
＜半導体装置の製造方法＞
次に、図１〜図１２を用いて説明した半導体装置１の製造工程について説明する。半導体装置１は、図１７に示すフローに沿って製造される。図１７は、図１〜図１２を用いて説明した半導体装置の製造工程の概要を示す説明図である。各工程の詳細については、図１８〜図２９を用いて、以下に説明する。
【０１００】
＜リードフレーム準備工程＞
まず、図１７に示すリードフレーム準備工程では、図１８〜図２０に示すリードフレームＬＦ１を準備する。図１８は、図１７に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。また、図１９は図１８に示すデバイス領域１個分の拡大平面図である。なお、図１９に示すリードフレームの断面図は、図７〜図９に示す断面図において、封止体２、半導体チップ４、５、ダイボンド材８、およびワイヤ９を取り除いた状態と同様なので、図示は省略し、必要に応じて図７〜図９を参照して説明する。
【０１０１】
図１８に示すように、本工程で準備するリードフレームＬＦ１は、支持部（フレーム部）ＬＦ１ｂに接続された複数（図１８では４個）のデバイス領域ＬＦ１ａを備えている。複数のデバイス領域ＬＦ１ａは、それぞれ、図６に示す半導体装置１の１個分に相当する。また、支持部ＬＦ１ｂは、図１７に示す個片化工程までの間、デバイス領域ＬＦ１ａに形成された各部材を支持する。このように、複数のデバイス領域ＬＦ１ａを備えるリードフレームＬＦ１を用いることで、複数の半導体装置１を一括して製造することができるので、製造効率を向上させることができる。
【０１０２】
また、重複する説明は省略するが、各デバイス領域ＬＦ１ａには、図２〜図１２を用いて説明した金属板６、７および複数のリード３が形成されている。複数のリード３のそれぞれは、Ｙ方向に沿って延び、金属板６、７と反対側の端部が、支持部ＬＦ１ｂに接続されている（図１８参照）。図１８に示すように、金属板６、７はリード３を介して支持部ＬＦ１ｂに支持されている。また、金属板６、７と支持部ＬＦ１ｂの間には、複数のリード３を連結するタイバーＬＦ１ｃが設けられている。図１８に示す例では、タイバーＬＦ１ｃは支持部ＬＦ１ｂよりも金属板６、７に近い位置に、タイバーＬＦ１ｃが配置されている。
【０１０３】
また、図１９に示すように、本工程の段階では金属板６と金属板７は連結され、一体構造になっている。上記したように、金属板６と金属板７は、最終的には電気的に分離されるが、製造段階では、金属板６、７の一部を連結しておくことが好ましい。金属板６、７を一体化させることで、金属板６と金属板７は、相互に支持強度を補強しあう関係になる。このため、製造工程中に金属板６、７が予期しない方向に変形し難くなるので、製造し易くなる。
【０１０４】
また、金属板６と金属板７とを連結する連結部（第１連結部）ＬＦ１ｄは、金属板６の辺６ｈ４および金属板７の辺７ｈ４に連なって配置される。言い換えれば、連結部ＬＦ１ｄは、図１８に示す支持部ＬＦ１ｂから最も遠い位置に配置される。このように支持部ＬＦ１ｂから遠い位置に連結部ＬＦ１ｄを設け、金属板６と金属板７とを一体化させることで、金属板６、７の支持強度を向上させることができる。
【０１０５】
また、図１８に示す隣り合うデバイス領域ＬＦ１ａの間には、デバイス領域ＬＦ１ａ間を連結する連結部（第２連結部）ＬＦ１ｅ（図１９参照）が設けられ、隣り合うデバイス領域ＬＦ１ａ同士が連結されている。このように、製造段階において、隣り合うデバイス領域ＬＦ１ａを連結することにより各デバイス領域ＬＦ１ａに形成された金属板６および金属板７の強度をさらに向上させることができる。
【０１０６】
また、上記した連結部ＬＦ１ｄと同様に、連結部ＬＦ１ｅは、金属板６の辺６ｈ４および金属板７の辺７ｈ４に連なって配置される。言い換えれば、連結部ＬＦ１ｅは、図１８に示す支持部ＬＦ１ｂから最も遠い位置に配置される。このように支持部ＬＦ１ｂから遠い位置に連結部ＬＦ１ｅを設け、隣り合うデバイス領域ＬＦ１ａを連結することで、金属板６、７の支持強度を向上させることができる。
【０１０７】
また、図１９に示すように、本工程で準備するリードフレームＬＦ１のデバイス領域ＬＦ１ａには、金属板６、７を厚さ方向に貫通する貫通孔６ｔｈ、および金属板６と金属板７との間に配置された隙間ＧＳＰが既に形成されている。また、複数のリード３のうち、金属板６と一体に形成されているリードＣＬ、および金属板７と一体に形成されているリードＶＬ１は、金属板６、７との連結部にそれぞれ曲げ加工が施され、例えば、図７や図８において、点線を付して示すような折り曲げ部が形成されている。
【０１０８】
本工程で準備するリードフレームＬＦ１の上記以外の特徴は、図５〜図１６を用いて説明した通りなので、重複する説明は省略する。
【０１０９】
＜半導体チップ搭載工程＞
次に、図１７に示す半導体チップ搭載工程では、図２０および図２１に示すように、金属板６に半導体チップ４を、金属板７に半導体チップ５を、それぞれ搭載する。図２０は、図１９に示す金属板のチップ搭載部に半導体チップを搭載した状態を示す拡大平面図、図２１は図２０のＡ−Ａ線に沿った拡大断面図である。
【０１１０】
本工程では、まず、金属板６のチップ搭載部６ｃｂ上に半導体チップ４を搭載するためのダイボンド材である導電性接着材８Ｃを配置する。また、金属板７のチップ搭載部７ｃｂ上に半導体チップ５を搭載するためのダイボンド材である導電性接着材８Ｋを配置する。
【０１１１】
導電性接着材８Ｃ、８Ｋは、それぞれ、Ｐｂ−Ｓｎ−Ａｇ半田、Ｓｎ−Ｓｂ半田などの半田材、または、Ａｇペーストのような樹脂中に多数の導電性粒子（金属粒子）を混合させた導電性樹脂材である。導電性接着材８Ｃ、８Ｋとして半田材を用いる場合には、例えばＰｂ−Ｓｎ−Ａｇ半田、Ｓｎ−Ｓｂ半田などの半田成分と、金属板６、７のチップ搭載面を活性化させるフラックス成分を含む半田ペーストを、チップ搭載部６ｃｂ、７ｃｂ上にそれぞれ配置（塗布）する。また、導電性接着材８Ｃ、８Ｋとして導電性樹脂材を用いる場合には、ペースト状の樹脂中に多数の導電性粒子が混合された導電粒子ペースト（例えば、Ａｇペースト）を、配置（塗布）する。
【０１１２】
次に、金属板６のチップ搭載部６ｃｂ（導電性接着材８Ｃ）上に、半導体チップ４を配置して金属板６に向かって半導体チップ４を押し付ける。この時、図２１に示すように、半導体チップ４の裏面４ｂと、金属板６の上面６ａとを互いに対向させた状態で半導体チップ４を押し付ける。これにより、半導体チップ４の裏面４ｂに形成されたコレクタ電極４ｃｐは、導電性接着材８Ｃを介して金属板６と電気的に接続される。一方、半導体チップ４の表面４ａに形成されたエミッタ電極パッド４ｅｐとゲート電極パッド４ｇｐは、金属板６とは反対側を向くように配置される。
【０１１３】
また、金属板７のチップ搭載部７ｃｂ（導電性接着材８Ｋ）上に、半導体チップ５を配置して金属板７に向かって半導体チップ５を押し付ける。この時、図２１に示すように、半導体チップ５の裏面５ｂと、金属板７の上面７ａとを互いに対向させた状態で半導体チップ５を押し付ける。これにより、半導体チップ５の裏面５ｂに形成されたカソード電極５ｋｐは、導電性接着材８Ｋを介して金属板７と電気的に接続される。一方、半導体チップ５の表面５ａに形成されたアノード電極パッド５ａｐは、金属板７とは反対側を向くように配置される。
【０１１４】
次に、導電性接着材８Ｃ、８Ｋを硬化させて、半導体チップ４を金属板６のチップ搭載部６ｃｂに、半導体チップ５を金属板７のチップ搭載部７ｃｂに、それぞれ固定する。ここで、導電性接着材８Ｃ、８Ｋとして半田材を用いる場合には、導電性接着材８Ｃ、８Ｋが溶融する温度まで加熱して（リフロー処理と呼ぶ）、導電性接着材８Ｃ、８Ｋと金属板６、７の接合界面に、合金層を形成させる。その後、導電性接着材８Ｃ、８Ｋを冷却して、半導体チップ４、５を金属板６、７に固定する。このように、導電性接着材８Ｃ、８Ｋと金属板６、７の接合界面に合金層を形成することにより、金属板６、７と導電性接着材８Ｃ、８Ｋとの接合強度を向上させることができる。また、導電性接着材８Ｃ、８Ｋと金属板６、７の接合界面に合金層を形成することにより、金属板６、７と導電性接着材８Ｃ、８Ｋとの接合界面における抵抗を低減することができる。また、導電性接着材８Ｃ、８Ｋとして半田材を用いる場合には、フラックス成分の残渣が接合部周辺に残留する場合があるので、リフロー処理の後、洗浄工程を行って、このフラックス残渣等を取り除くことが好ましい。
【０１１５】
また、導電性接着材８Ｃ、８Ｋとして導電性樹脂材を用いる場合には、導電性接着材８Ｃ、８Ｋに含まれる熱硬化性樹脂の硬化温度まで加熱して（キュアベーク処理と呼ぶ）、導電性接着材８Ｃ、８Ｋを硬化させる。これにより、半導体チップ４、５は金属板６、７に固定される。導電性樹脂材の場合には、上記したフラックス残渣などの残留物は発生し難いので、上記した洗浄工程を省略することができる。
【０１１６】
上記した半導体チップ搭載工程の一連の手順のうち、導電性接着材８Ｃ、８Ｋを配置する順序、および半導体チップ４、５を押し付ける順序は、特に限定されない。一方、導電性接着材８Ｃ、８Ｋを硬化させて、半導体チップ４を金属板６のチップ搭載部６ｃｂに、半導体チップ５を金属板７のチップ搭載部７ｃｂに、それぞれ固定する工程は、一括して行うことが好ましい。
【０１１７】
本工程により、図２０に示すように半導体チップ４のコレクタ電極４ｃｐ（図２１参照）とリードＣＬとは、導電性接着材８Ｃおよび金属板６を介して電気的に接続される。また、半導体チップ５のカソード電極５ｋｐ（図２１参照）とリードＶＬ１とは、導電性接着材８Ｋおよび金属板７を介して電気的に接続される。
【０１１８】
＜ワイヤボンディング工程＞
次に、図１７に示すワイヤボンディング工程では、図２２に示すように、半導体チップ４の表面４ａ側の電極パッドと複数のリード３の一部、および半導体チップ５の表面５ａ側の電極パッドと複数のリード３の他の一部を電気的に接続する。図２２は、図２０に示す半導体チップとリードとを、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。また、図２３は図２２のＡ−Ａ線に沿った断面図、図２４は図２２のＢ−Ｂ線に沿った断面図である。なお、図２２に示すワイヤ９Ａに沿った断面構造は、図２３に示す断面構造と同様であり、また、上記した図８に断面構造を示しているので、図示は省略し、必要に応じて図８や図２３を参照して説明する。
【０１１９】
図２２に示すように本工程では、半導体チップ４の表面４ａに形成されたエミッタ電極パッド４ｅｐと複数のリード３のうちのリードＶＬ２とを、ワイヤ９Ｅを介して電気的に接続する。また、半導体チップ４の表面４ａに形成されたゲート電極パッド４ｇｐと複数のリード３のうちのリードＧＬとを、ワイヤ９Ｇを介して電気的に接続する。また、半導体チップ５の表面５ａに形成されたアノード電極パッド５ａｐと複数のリード３のうちのリードＣＬとを、ワイヤ９Ａを介して電気的に接続する。これにより、半導体チップ４の裏面４ｂ（図２３参照）に形成されたコレクタ電極４ｃｐ（図２３参照）と半導体チップ５の表面５ａに形成されたアノード電極パッド５ａｐは、リードＣＬを介して電気的に接続される。
【０１２０】
本工程では、図２３および図２４に模式的に示すように、ボンディングツールＢＴ１、ＢＴ２を用いてワイヤボンディングを行う。図２２〜図２４に示す例では、まず半導体チップ４、５の電極パッド側にボンディングツールＢＴ１、ＢＴ２の先端から露出するワイヤ９の端部を接合する。つまり、図２２に示すエミッタ電極パッド４ｅｐ、ゲート電極パッド４ｇｐ、およびアノード電極パッド５ａｐが、それぞれ第１ボンド側の端子となる。ワイヤ９の接合方式は、ワイヤ９の先端部およびワイヤ９が接合される被接合部を加熱して熱圧着により接合する熱圧着方式、接合時にボンディングツールＢＴ１、ＢＴ２から超音波を印加して超音波のエネルギーにより接合界面に金属結合を形成させる超音波方式、あるいは上記熱圧着方式と超音波方式を併用する方式を用いることができる。ワイヤ９との接合強度を向上させる観点からは、上記熱圧着方式と超音波方式を併用する方式が特に好ましい。
【０１２１】
次に、図２３および図２４に模式的に示すように、半導体チップ４の電極パッド側からリード３のワイヤ接続面３Ｂａに向かって、ループ形状を描きながらボンディングツールＢＴ１、ＢＴ２を移動させる。この時、ボンディングツールＢＴ１、ＢＴ２からは、ワイヤ９が順次繰り出される。
【０１２２】
次に、図２３および図２４に模式的に示すように、リード３のワイヤ接続面３ＢａにボンディングツールＢＴ１、ＢＴ２の先端を押し付け、上記した熱圧着方式、超音波方式、あるいは上記熱圧着方式と超音波方式を併用する方式で接合する。そして余分なワイヤ９を切断することにより、図２２〜図２４に示すワイヤ９Ｅ、９Ｇ、９Ａが形成される。
【０１２３】
ここで、上記したように、スイッチ回路の大電流が流れる導通経路であるワイヤ９Ｅ、９Ａのワイヤ太さ（断面積）は、制御信号が流れる導通経路であるワイヤ９Ｇのワイヤ太さ（断面積）以上であって、ワイヤ９Ｅ、９Ａのワイヤ太さ（断面積）が、ワイヤ９Ｇのワイヤ太さ（断面積）よりも太い（大きい）方がより好ましい。ワイヤ９Ｅ、９Ａのそれぞれをワイヤ９Ｇよりも太くすることで、ワイヤ９Ｅ、９Ａの導通経路の断面積をワイヤ９Ｇの導通経路の断面積よりも大きくして、抵抗値を低減できる。
【０１２４】
このため、図２３と図２４を比較して判るように、ゲート電極パッド４ｇｐとリードＧＬを電気的に接続する工程では、エミッタ電極パッド４ｅｐとリードＶＬ２を電気的に接続する工程よりも細いワイヤ９を接合する。
【０１２５】
ワイヤボンディング工程においては、細いワイヤ９を接合する時よりも太いワイヤ９を接合する時の方が、接合時に、大きなエネルギーを加える必要がある。例えば、図２４に示すボンディングツールＢＴ２よりも図２３に示すボンディングツールＢＴ１の方が印加される超音波のエネルギーが大きい。また、太いワイヤ９を接合した接合部よりも細いワイヤ９を接合した接合部の方が、相対的に接合強度が低い。つまり、図２４に示すゲート電極パッド４ｇｐとワイヤ９Ｇとの接合部は、図２３に示すエミッタ電極パッド４ｅｐとのワイヤ９Ｅとの接合部よりも、接合強度が低い。
【０１２６】
したがって、エミッタ電極パッド４ｅｐを接合する際のエネルギーの影響により、ワイヤ９Ｇが外れてしまうことを防止する観点からは、ワイヤ９Ｅを接合した後で、ワイヤ９Ｇを接合することが好ましい。また、ワイヤ９Ｅ、ワイヤ９Ａを接合した後で、ワイヤ９Ｇを接合することが特に好ましい。
【０１２７】
なお、後述する変形例において、図２２に示すワイヤ９Ｅおよびワイヤ９Ａを、金属リボンや金属クリップなどに置き換えた実施態様について説明するが、９Ｅおよびワイヤ９Ａを、金属リボンや金属クリップなどに置き換えた場合でも同様である。金属リボンにより半導体チップとリードを接合する場合には、図示しないボンディングツールから超音波を印加することにより接合界面に金属結合を形成する。したがって、ワイヤ９Ｇが外れてしまうことを防止する観点からは、金属リボンを接合した後で、ワイヤ９Ｇを接合することが好ましい。また、金属クリップにより半導体チップとリードを接合する場合には、半導体チップの電極パッドと金属クリップとを、半田材を介して電気的に接続する。したがって、接合後にフレックス成分の残渣を除去するために洗浄工程が必要になる。したがって、洗浄工程によるワイヤ９Ｇの汚染を防止する観点からは、洗浄工程の後で、ワイヤ９Ｇを形成することが好ましい。
【０１２８】
＜封止工程＞
次に、図１７に示す封止工程では、図２２に示す半導体チップ４、５、および複数のリード３それぞれの一部を樹脂（封止樹脂）により封止し、図２５に示す封止体２を形成する。図２５は、図２２に示すデバイス領域には複数の半導体チップを封止する封止体を形成した状態を示す拡大平面図である。また、図２６は、図２５に示す封止体を形成したリードフレーム全体の平面図である。また、図２７は、図２５のＡ−Ａ線に沿った拡大断面において、成形金型内にリードフレームのデバイス領域が配置された状態を示す拡大断面図である。
【０１２９】
本実施の形態では、図２６に示すように、複数のデバイス領域ＬＦ１ａのそれぞれに封止体２を形成し、図２２に示す半導体チップ４、５、ワイヤ９Ｅ、９Ａ、９Ｇおよび複数のリード３それぞれの一部分を樹脂（封止樹脂）により封止する。図２５に示すように、封止体２は、例えば、シリコンフィラーを含浸させたエポキシ樹脂から成り、上面２ａおよび上面２ａの周囲を囲む辺２ｈ１、２ｈ２、２ｈ３、および辺２ｈ４を有している。
【０１３０】
また、本工程では、例えば、図２７に示すように上型（第１金型）ＭＴ１と、下型（第２金型）ＭＴ２を備える成形金型ＭＴを用いて、所謂トランスファモールド方式により封止体２を形成する。
【０１３１】
図２７に示す例では、図２２に示すデバイス領域ＬＦ１ａに形成された金属板６、７、半導体チップ４、５、複数のワイヤ９、および複数のリード３それぞれの一部が上型ＭＴ１に形成されたキャビティＭＴｃ内に位置するようにリードフレームＬＦ１を配置する。そして、上型ＭＴ１と下型ＭＴ２でクランプする（挟み込む）。詳しくは、リード３の上面と下面、および図２５に示す金属板６、７の辺６ｈ４、７ｈ４側の一部をクランプする。この状態で、軟化（可塑化）させた熱硬化性樹脂（絶縁樹脂）を、成形金型ＭＴのキャビティＭＴｃに圧入すると、絶縁樹脂はキャビティＭＴｃと下型ＭＴ２で形成された空間内に供給され、キャビティＭＴｃの形状に倣って成形される。
【０１３２】
この時、金属板６の下面６ｂを下型ＭＴ２と密着させれば、図２７に示すように金属板６の下面６ｂは封止体２から露出する。また、図８に示す金属板７の下面７ｂを図２７に示す下型ＭＴ２と密着させれば、図８に示すように金属板７の下面７ｂは、封止体２から露出する。また、上記したように、図２５に示す金属板６、７の辺６ｈ４、７ｈ４側の一部に図２７に示す上型ＭＴ１を押し付ければ、図２５に示すように、金属板６、７の辺６ｈ４、７ｈ４側の一部が封止体２から露出する。
【０１３３】
また、図２７に示すように貫通孔２ｔｈを形成する領域に、柱状部材ＭＴｈを配置しておけば、貫通孔２ｔｈを形成することができる。
【０１３４】
ここで、トランスファモールド方式では、封止用の樹脂に圧力を加えてキャビティＭＴｃ内に供給するので、樹脂の供給圧力により金属板６、７などが変形することを抑制する観点からは、金属板６、７をそれぞれ成形金型ＭＴでクランプして押さえておくことが好ましい。
【０１３５】
したがって、上記した図１４に示す半導体装置１Ｋ２のように金属板６の辺６ｈ４と金属板７の辺７ｈ４が、Ｘ方向に沿って並んで配置されていない場合には、金属板７をクランプすることができないこととなる。したがって、封止工程において安定的に樹脂を供給する観点からは、図１２に示す半導体装置１や図１３に示す半導体装置１Ｋ１、あるいは図１５に示す半導体装置１Ｈ１のように、金属板６の辺６ｈ４と金属板７の辺７ｈ４が、Ｘ方向に沿って並んで配置されていることが好ましい。
【０１３６】
また、本工程では、図９に示すように、金属板６と金属板７の間に設けられた隙間ＧＳＰに封止用の樹脂を配置する。隙間ＧＳＰのＸ方向の幅は、図９に示すように幅６ｃｂＷおよび幅７ｃｂＷよりも狭くなっている。一例を挙げると、幅６ｃｂＷが８．０ｍｍ程度で、幅７ｃｂＷが５ｍｍ程度である。隙間ＧＳＰのＸ方向の幅を狭くすることによりパッケージサイズを小型化することができる。一例を挙げると、隙間ＧＳＰは１．０ｍｍ程度である。一方、隙間ＧＳＰを狭くすると、金属板６と金属板７との間に例えば６００ボルトの高電圧が印加された時に、絶縁性を確保する必要がある。また、放熱性能設計を容易にするため、金属板６と金属板７の間での熱交換は小さくすることが好ましい。
【０１３７】
本実施の形態のようにトランスファモールド方式により封止体を形成する場合、樹脂の供給圧力や、供給方向を調節できるので、隙間ＧＳＰの幅が狭い場合でも、確実に樹脂を配置することができる。この結果、金属板６と金属板７との間で高い絶縁耐性を確保することができる。また、金属板６と金属板７との間での熱交換を低減することができる。
【０１３８】
＜タイバー切断工程＞
次に、図１７に示すタイバー切断工程では、図２８に示すように複数のリード３のそれぞれを連結するタイバーＬＦ１ｃを切断する。図２８は、図２６に示すタイバーを切断した状態を示す平面図である。なお図２８では、タイバーＬＦ１ｃの切断箇所を判り易くするため、タイバーＬＦ１ｃの被切断領域を点線で示している。
【０１３９】
＜めっき工程＞
次に、図１７に示すめっき工程では、図２８に示す複数のリード３の露出面に、半田材との濡れ性を向上させるための金属膜をめっき法により形成する。本工程では、例えば、リードフレームＬＦ１を図示しないめっき溶液に浸し、封止体２から露出したリード３それぞれの露出部分の表面に、金属膜を形成する。めっき法より形成する金属膜は、例えば、錫−鉛めっき、Ｐｂフリーめっきである純錫めっき、錫−ビスマスめっき等の半田めっき膜を例示することができる。
【０１４０】
＜個片化工程＞
次に、図１７に示す個片化工程では、図２９に示すように、複数のデバイス領域ＬＦ１ａのそれぞれをリードフレームＬＦ１の支持部ＬＦ１ｂから切り離し、個片に分割する。図２９は、図２８に示すリードフレームを個片化した状態を示す平面図である。
【０１４１】
本工程では、図２９に示すように、複数のリード３の一部を切断し、各デバイス領域ＬＦ１ａをリードフレームの支持部から分離する。これにより複数のリード３のそれぞれは、電気的に分離される。図２９に示す例ではＹ方向に沿って延びる複数のリード３において、封止体２よりもリードフレームＬＦ１の支持部ＬＦ１ｂに近い位置で切断する。また、本工程では、図２５に示す金属板６と金属板７を連結する連結部ＬＦ１ｄ、および隣り合うデバイス領域ＬＦ１ａ間を連結する連結部ＬＦ１ｅをそれぞれ切断する。これにより、金属板６と金属板７は電気的に分離される。本工程での切断方法は特に限定されず、例えば、切断金型を用いたプレス加工により切断することができる。
【０１４２】
以上の各工程により、図１〜図１２を用いて説明した半導体装置１が得られる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。
【０１４３】
（変形例）
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４４】
＜変形例１＞
例えば上記実施の形態では、金属板６、７の一部が封止体２から露出するタイプの半導体パッケージについて説明したが、変形例として、図３０〜図３２に示す半導体装置１Ｈ２のように、金属板６、７全体が封止体２によって封止されている構造に適用することができる。
【０１４５】
図３０は、図２に対する変形例である半導体装置の外観を示す平面図である。また、図３１は、図３０に示す半導体装置の放熱板取り付け面側を示す平面図である。また、図３２は、図３０に示す半導体装置の拡大断面図である。
【０１４６】
図３０〜図３２に示す半導体装置１Ｈ２は、金属板６および金属板７の全体が封止体２により覆われている点で図２〜図１２に示す半導体装置１と相違する。また、半導体装置１Ｈ２が有する金属板６および金属板７は、図３２に示すように、辺６ｈ１、７ｈ１よりも辺６ｈ４、７ｈ４に近い位置に折り曲げ部ＴＷが形成されている点で、図２〜図１２に示す半導体装置１と相違する。
【０１４７】
詳しくは、半導体装置１Ｈ２が有する金属板６、７は、下面６ｂ、７ｂの全体、および上面６ａ、７ａのうち、辺６ｈ１、７ｈ１から折り曲げ部ＴＷまでの領域の上面６ａ１、７ａ１は、上記実施の形態で説明したトランスファモールド方式により形成された樹脂２ｔにより封止されている。一方、上面６ａ、７ａのうち、辺６ｈ４、７ｈ４から折り曲げ部ＴＷまでの領域の上面６ａ２、７ａ２は、液状の樹脂を滴下した後で加熱硬化させる、所謂、ポッティング方式により形成された樹脂２ｐにより封止されている。上記のような封止方式にすることで、封止工程において、金属板６、７の上面６ａ２、７ａ２を成形金型で押さえた状態で封止体２（樹脂２ｔ）を形成することができる。
【０１４８】
上記のように金属板６、７の全体を覆うように封止体２を形成した構造は、実装基板に実装し、放熱部材を取り付ける場合、金属板６、７のそれぞれの下面６ｂ、７ｂが封止体２により覆われ、絶縁されているので、図５で説明した絶縁板２４を不要とすることができる。一方、金属板６、７の放熱性能の観点からは、図２〜図１２を用いて説明した半導体装置１のように、金属板６、７の一部を露出させる構成の方が好ましい。
【０１４９】
したがって、半導体装置１Ｈ２のように、金属板６、７の全体を覆う封止体２を形成する場合には、半導体チップ４を搭載したチップ搭載部６ｃｂ周辺における金属板６の熱容量大きくして、放熱特性を向上させる効果が特に重要になると言える。
【０１５０】
上記した相違点を除き、半導体装置１Ｈ２と半導体装置１は同様なので、重複する説明は省略する。
【０１５１】
＜変形例２＞
また、上記実施の形態では、理解し易くするため、回路構成を単純化して説明したが、電力回路に組み込まれる回路として、種々の変形例を適用することができる。例えば、図３３に示す半導体装置１Ｈ３のようにダイオード素子Ｄ２をさらに追加した変形例に適用することができる。
【０１５２】
図３３は、図１に示す力率改善回路の変形例を示す回路ブロック図である。また、図３４は図３３に示す力率改善回路に組み込まれた半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。また、図３５は図３４のＡ−Ａ線に沿った拡大断面図である。
【０１５３】
図３３に示す力率改善回路１３Ｈ１は、第１電源電位Ｖｃｃを供給する第１電源端子と、第２電源電位（基準電位）ＧＮＤを供給する第２電源端子の間に、ダイオード素子Ｄ２が形成されている点で図１に示す力率改善回路１３と相違する。ダイオード素子Ｄ２は、トランジスタ素子Ｔ１のスイッチがオフになっている時に、負荷１２（図１参照）側からの逆電流からトランジスタ素子Ｔ１を保護する、保護回路を構成する。
【０１５４】
このため、ダイオード素子Ｄ２はトランジスタ素子Ｔ１のエミッタ電極Ｅ１とコレクタ電極Ｃ１の間に、並列に接続される。詳しくは、ダイオード素子Ｄ２のアノード電極Ａ２は、トランジスタ素子Ｔ１のエミッタ電極Ｅ１に接続され、アノード電極Ａ２とエミッタ電極Ｅ１には同じ電位（図３３では、第２電源電位ＧＮＤ）が供給される。また、ダイオード素子Ｄ２のカソード電極Ｋ２は、トランジスタ素子Ｔ１のコレクタ電極Ｃ１に接続され、カソード電極Ｋ２とコレクタ電極Ｃ１には同じ電位が供給される。
【０１５５】
また、図３３に対する変形例として、ダイオード素子Ｄ２は、トランジスタ素子Ｔ１が形成された半導体チップ４に形成することもできるが、図３３に示す例では、ダイオード素子Ｄ２は、トランジスタ素子Ｔ１が形成された半導体チップ４とは別の半導体チップ５０に形成されている。
【０１５６】
図３５に示すように、半導体装置１Ｈ３が有する半導体チップ５０は、アノード電極パッド５０ａｐが形成された表面５０ａ、および、表面５０ａの反対側に位置し、且つカソード電極５０ｋｐが形成された裏面５０ｂを有している。また、図３４および図３５に示すように、半導体チップ５０は、金属板６に設けられたチップ搭載部６ｃｂ２に、導電性接着材８Ｋ２を介して搭載される。半導体チップ５０は、裏面５０ｂが金属板６の上面６ａと対向するように、導電性接着材８Ｋ２を介してチップ搭載部６ｃｂ２に搭載される。導電性接着材８Ｋ２は、上記実施の形態で説明した導電性接着材８Ｃ、８Ｋと同じ導電性部材なので、カソード電極５０ｋｐは導電性接着材８Ｋ２を介して金属板６と電気的に接続される。なお、半導体チップ５０の素子構造は、図１１を用いて説明した半導体チップ５と同じ構造を適用することができるので、重複する説明は省略する。
【０１５７】
上記したように、保護回路を構成するダイオード素子Ｄ２を、保護対象であるトランジスタ素子Ｔ１が形成された半導体チップ４とは別に形成することにより、半導体チップ４の平面積を小型化できる。一方、図示は省略するが、ダイオード素子Ｄ２を、トランジスタ素子Ｔ１が形成された半導体チップ４に形成する場合には、一つのパッケージ内に内蔵させる部品数を低減できるので、パッケージサイズを小型化できる。
【０１５８】
また、上記の通り、ダイオード素子Ｄ２はトランジスタ素子Ｔ１と並列に接続するので、図３４に示すように、半導体チップ５０は、半導体チップ４が搭載された金属板６に搭載する。言い換えれば、図３５に示すように半導体チップ４の裏面４ｂに形成されたコレクタ電極４ｃｐと、半導体チップ５０の裏面５０ｂに形成されたカソード電極５０ｋｐとを、ダイボンド材（導電性接着材）８、および金属板６を介して電気的に接続する。
【０１５９】
上記のように、図３３に示すダイオード素子Ｄ１が形成された半導体チップ５と図３３に示すダイオード素子Ｄ２が形成された半導体チップ５０は、トランジスタ素子Ｔ１との電気的な接続関係が異なる。また、ダイオード素子Ｄ２は、上記の通り保護回路を構成する半導体素子なので、ダイオード素子Ｄ１やトランジスタ素子Ｔ１と比較して、駆動時の発熱量が非常に小さい。したがって、図３４および図３５に示すように、金属板６に、半導体チップ４に加えて半導体チップ５０を搭載した場合でも、上記実施の形態で説明したように、半導体チップ４と半導体チップ５の発熱量の関係に着目して、金属板６と金属板７の放熱性能を設計することができる。言い換えれば、金属板６に、半導体チップ４に加えて半導体チップ５０を搭載した場合でも、図３４に示すように平面視において、金属板６のチップ搭載部６ｃｂを含む部分のＸ方向における幅６ｃｂＷを、金属板７のチップ搭載部７ｃｂを含む部分のＸ方向における幅７ｃｂＷより大きくすることで、放熱性能を向上させることができる。
【０１６０】
また、図３４および図３５に示すように、金属板６に複数の半導体チップ４、５０を搭載する場合、スイッチング回路の大電流の電流経路になる半導体チップ４を複数のリード３の近くに配置することが好ましい。図３４の例では、半導体チップ４は、複数のリード３を含むリード群と半導体チップ５０の間に配置されている。言い換えれば、半導体チップ４を搭載するチップ搭載部６ｃｂは、リード群と対向する辺６ｈ１とチップ搭載部６ｃｂ２の間に配置されている。このように、半導体チップ４を半導体チップ５０よりもリード３（特にリードＶＬ２）の近くに配置することで、エミッタ電極パッド４ｅｐとリードＶＬ２とを電気的に接続する導通経路（図３４ではワイヤ９Ｅ）の経路距離を短くできるので、抵抗値を低減できる。この結果、トランジスタ素子Ｔ１（図３３参照）のオン抵抗を低減することができる。
【０１６１】
また、半導体チップ４を半導体チップ５０よりもリード３（特にリードＧＬ）の近くに配置することで、ゲート電極パッド４ｇｐとリードＧＬとを電気的に接続する導通経路（図３４ではワイヤ９Ｇ）の経路距離を短くできるので抵抗値を低減できる。そして、ワイヤ９Ｇの抵抗値を低減することにより、スイッチングスピードを向上させることができる。
【０１６２】
また、図３４および図３５に示す例では、半導体チップ５０のアノード電極パッド５０ａｐ、半導体チップ４のエミッタ電極パッド４ｅｐ、およびリードＶＬ２を１本のワイヤ９Ｅにより電気的に接続している。これにより、半導体チップ５０のアノード電極パッド５０ａｐと、半導体チップ４のエミッタ電極パッド４ｅｐとの導通経路距離を短くすることができる。ただし、図３４に対する変形例としては、半導体チップ５０のアノード電極パッド５０ａｐと、半導体チップ４のエミッタ電極パッド４ｅｐとを、それぞれ別のワイヤ９を介してリードＶＬ２に接続する方法もある。
【０１６３】
上記した相違点を除き、半導体装置１Ｈ３と半導体装置１は同様なので、重複する説明は省略する。
【０１６４】
＜変形例３＞
また、上記実施の形態では、図６に示すように、半導体チップ４のエミッタ電極パッド４ｅｐとゲート電極パッド４ｇｐがＸ方向に沿って並べて配置する実施態様について説明した。この場合、エミッタ電極パッド４ｅｐの中心位置からリード群（特にリードＶＬ２）までの距離は、ゲート電極パッド４ｇｐの中心位置からリード群（特にリードＧＬ）までの距離とほぼ同じである。このため、ワイヤ９Ｅの長さはワイヤ９Ｇの長さとほぼ同じになる。
【０１６５】
しかし、変形例として図３６に示す半導体装置１Ｈ４に示すように、半導体チップ４のエミッタ電極パッド４ｅｐとゲート電極パッド４ｇｐがＹ方向に沿って並べて配置する実施態様に適用することができる。図３６は、図６に対する変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【０１６６】
図３６に示す半導体装置１Ｈ４では、半導体チップ４のエミッタ電極パッド４ｅｐとゲート電極パッド４ｇｐがＹ方向に沿って並べて配置されている。ここで、半導体チップ４のエミッタ電極パッド４ｅｐの中心位置からリード群（特にリードＶＬ２）までの距離は、ゲート電極パッド４ｇｐの中心位置からリード群（特にリードＧＬ）までの距離よりも短い。言い換えれば、Ｙ方向において、エミッタ電極パッド４ｅｐの中心位置は、ゲート電極パッド４ｇｐよりもリード群（特にリードＶＬ２）に近くなっている。
【０１６７】
このように、エミッタ電極パッド４ｅｐをゲート電極パッド４ｇｐよりもリード３（特にリードＶＬ２）の近くに配置することで、エミッタ電極パッド４ｅｐとリードＶＬ２とを電気的に接続する導通経路（図３６ではワイヤ９Ｅ）の経路距離を短くできるので、抵抗値を低減できる。この結果、トランジスタ素子Ｔ１（図１参照）のオン抵抗を低減することができる。
【０１６８】
＜変形例４＞
また、図３６に示す半導体装置１Ｈ４とは別の変形例として図３７に示す半導体装置１Ｈ５に示すように、半導体チップ４のエミッタ電極パッド４ｅｐとゲート電極パッド４ｇｐがＹ方向に沿って並べて配置する実施態様に適用することができる。図３７は、図６に対する他の変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。
【０１６９】
図３７に示す半導体装置１Ｈ５では、半導体チップ４のエミッタ電極パッド４ｅｐとゲート電極パッド４ｇｐがＹ方向に沿って並べて配置されている。ここで、半導体装置１Ｈ５では、半導体チップ４のゲート電極パッド４ｇｐの中心位置からリード群（特にリードＧＬ）までの距離は、エミッタ電極パッド４ｅｐの中心位置からリード群（特にリードＶＬ２）までの距離よりも短い。言い換えれば、Ｙ方向において、ゲート電極パッド４ｇｐの中心位置は、エミッタ電極パッド４ｅｐよりもリード群（特にリードＧＬ）に近くなっている。
【０１７０】
このように、ゲート電極パッド４ｇｐをエミッタ電極パッド４ｅｐよりもリード３（特にリードＧＬ）の近くに配置することで、ゲート電極パッド４ｇｐとリードＧＬとを電気的に接続する導通経路（図３７ではワイヤ９Ｇ）の経路距離を短くできるので抵抗値を低減できる。そして、ワイヤ９Ｇの抵抗値を低減することにより、スイッチングスピードを向上させることができる。
【０１７１】
＜変形例５＞
また、上記実施の形態および変形例１〜変形例４では、半導体チップ４のエミッタ電極パッド４ｅｐとリードＶＬ２を電気的に接続する金属導体（導電性部材）として、ワイヤ９Ｅを用いる実施態様について説明した。しかし、スイッチング回路の大電流が流れる導通経路の断面積をさらに大きくする変形例として、図３８に示す半導体装置１Ｈ６のように、金属クリップ（金属導体、金属板）５１を用いることができる。
【０１７２】
図３８は、図６に対する他の変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。また図３９は、図３８のＡ−Ａ線に沿った拡大断面図である。
【０１７３】
図３８および図３９に示す半導体装置１Ｈ６は、半導体チップ４のエミッタ電極パッド４ｅｐとリードＶＬ２とが、金属クリップ（金属導体、金属板）５１を介して電気的に接続されている点で、図６に示す半導体装置１と相違する。
【０１７４】
金属クリップ５１は、例えば銅（Ｃｕ）から成る金属板であって、半導体チップ４のエミッタ電極パッド４ｅｐと接続されるチップ接続部５１Ｃｂ、リードＶＬ２と接続されるリード接続部５１Ｌｂ、およびチップ接続部５１Ｃｂとリード接続部５１Ｌｂとの間に位置する中間部５１Ｔｂを有している。図３９に示すように、チップ接続部５１Ｃｂとリード接続部５１Ｌｂは、それぞれ被接続部に向かって突出する突出部を有している。この突出部は、金属クリップ５１を半導体チップ４およびリードＶＬ２上に搭載する前に予め形成しておく。
【０１７５】
また、チップ接続部５１Ｃｂは導電性接着材５２を介してエミッタ電極パッド４ｅｐと電気的に接続されている。リード接続部５１Ｌｂは導電性接着材５２を介してリードＶＬ２のワイヤ接続面（図３５の場合はクリップ接続面と読み替える）３Ｂａと電気的に接続されている。導電性接着材５２は、ダイボンド材８と同様に、例えば、Ｐｂ−Ｓｎ−Ａｇ半田、Ｓｎ−Ｓｂ半田などの半田材、または、Ａｇペーストのような樹脂中に多数の導電性粒子（金属粒子）を混合させた導電性樹脂材を用いることができる。
【０１７６】
半導体装置１Ｈ６のように、半導体チップ４のエミッタ電極パッド４ｅｐとリードＶＬ２とが、金属クリップ（金属導体、金属板）５１を介して電気的に接続されている場合、上記実施の形態で説明した半導体装置１よりもさらに導通経路の断面積を大きくすることができる。そして、エミッタ電極パッド４ｅｐとリードＶＬ２とを電気的に接続する導通経路（金属クリップ５１）の断面積を大きくすることで、抵抗値を低減できる。この結果、トランジスタ素子Ｔ１（図１参照）のオン抵抗を低減することができる。
【０１７７】
なお、図３８および図３９に示す半導体装置１Ｈ６の製造方法では、上記実施の形態で説明したワイヤボンディング工程において、金属クリップ５１を形成する。また、導電性接着材５２として半田材を用いる場合には、金属クリップ５１を形成した後、洗浄工程を行う。したがって、ワイヤ９Ａおよびワイヤ９Ｇを形成する前に、金属クリップ５１を形成する工程、および洗浄工程を行うことが好ましい。
【０１７８】
また図示は省略するが、半導体装置１Ｈ６に対する更なる変形例として、図３８に示す半導体チップ５のアノード電極パッド５ａｐとリードＣＬを電気的に接続するワイヤ９Ａを、金属クリップ５１に置き換えても良い。
【０１７９】
上記した相違点を除き、半導体装置１Ｈ６と半導体装置１は同様なので、重複する説明は省略する。
【０１８０】
＜変形例６＞
また、上記した変形例５に対する更なる変形例として、図４０に示す半導体装置１Ｈ７のように、金属リボン（金属導体、金属帯）５３を用いて、半導体チップ４のエミッタ電極パッド４ｅｐとリードＶＬ２を電気的に接続することができる。
【０１８１】
図４０は、図３８に対する変形例である半導体装置の封止体を透視した状態で、半導体装置の内部構造を示す透視拡大平面図である。また図４１は、図４０のＡ−Ａ線に沿った拡大断面図である。
【０１８２】
図４０および図４１に示す半導体装置１Ｈ７は、半導体チップ４のエミッタ電極パッド４ｅｐとリードＶＬ２とが、金属リボン（金属導体、金属帯）５３を介して電気的に接続されている点で、図６に示す半導体装置１と相違する。
【０１８３】
金属リボン５３は、帯状（リボン状）に形成された金属板であって、例えばアルミニウムから成る。また金属リボン５３は、半導体チップ４のエミッタ電極パッド４ｅｐと接続されるチップ接続部５３Ｃｂ、リードＶＬ２と接続されるリード接続部５３Ｌｂ、およびチップ接続部５３Ｃｂとリード接続部５３Ｌｂとの間に位置する中間部５３Ｔｂを有している点で図３８に示す金属クリップ５１と同様である。
【０１８４】
また、図４０および図４１に示す金属リボン５３は、図３８および図３９に示す金属クリップ５１とは相違する点がいくつか存在する。それらについて、以下に説明する。
【０１８５】
金属リボン５３の形成方法（リボンボンディング方式）では、図示しない金属帯を保持するリール（保持部）から金属帯を順次繰り出し、成形しながら被接合部（半導体チップの電極パッドやリードの接続面）に金属帯を接合する。つまり、成形しながら被接合部に接合する点で予め成形された金属クリップ５１とは相違する。
【０１８６】
また、金属リボン５３を被接合部に接合する際には、図示しないボンディングツール（接合治具）に超音波を印加することにより、金属リボン５３と被接合部の金属部材の接合界面に、金属結合を形成して接合する。このように、金属リボン５３は、超音波を印加することにより被接合部と電気的な接続を成すため、金属リボン５３と被接合部との間に導電性接着材を必要としない。そのため、半導体装置を構成する材料が少なくなること、導電性接合材を供給する工程等が少なくなること等の理由により、半導体装置の組立コストを低減することができる。
【０１８７】
しかしながら、導電性接合材を使用する金属クリップ５１にも、大きなメリットは有る。図３９に示すように、金属クリップ５１と被接合部とを電気的に接続する導電性接着材５２に例えば半田材を用いた場合、その接続部の強度は図４１に示す金属リボン５３の超音波を印加して形成された接合部の接続強度に比べて高い。このことは、半導体装置の信頼性を向上する上で有効である。まとめると、コスト低減を重視する場合には金属リボン５３、信頼性確保を重視する場合には金属クリップ５１を採用するとよいと言える。
【０１８８】
＜変形例７＞
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
【０１８９】
その他、上記実施の形態に記載された内容の一部を以下に記載する。
【０１９０】
第１電極パッドと第２電極パッドとが形成された第１表面と、前記第１表面の反対側に位置し、第３電極が形成された第１裏面、とを有し、前記第１および第２電極パッドと前記第３電極とに電気的に接続されたトランジスタ素子を含む第１半導体チップと、
第４電極パッドが形成された第２表面と、前記第２表面の反対側に位置し、第５電極が形成された第２裏面と、を有し、前記第４電極パッドと前記第５電極とに電気的に接続されたダイオード素子を含む第２半導体チップと、
第１方向に延びた第１辺と、前記第１方向とは直交する第２方向に伸び、前記第１辺と交差する第２辺と、前記第２方向に伸び、前記第２辺と対向し、さらに前記第１辺と交差し、前記第２辺よりも内側に位置する第３辺と、前記第１半導体チップが搭載され、前記第１半導体チップの前記第３電極と電気的に接続され、さらに平面視において、前記第２および第３辺とに挟まれるように配置された第１チップ搭載部と、を有する第１金属板と、
前記第１方向に延びた第４辺と、前記第２方向に伸び、前記第４辺と交差する第５辺と、前記第２方向に伸び、前記第５辺と対向し、さらに前記第４辺と交差し、前記第５辺よりも内側に位置する第６辺と、前記第２半導体チップが搭載され、前記第２半導体チップの前記第５電極と電気的に接続され、さらに平面視において、前記第５および第６辺とに挟まれるように配置された第２チップ搭載部と、を有する第２金属板と、
前記第１半導体チップに電気的に接続されたリードと、前記第２半導体チップに電気的に接続されたリードと、を含む複数のリード群と、
前記第１および第２半導体チップ、および前記複数のリードの一部を封止する封止体と、を有し、
前記第１および第２金属板は、それぞれ電気的に分離され、且つ前記第１金属板の前記第３辺と前記第２金属板の前記第６辺とが対向するように隣接して配置され、
前記複数のリード群は、前記第２方向に沿って、前記第１金属板の前記第１辺と前記第２金属板の前記第４辺とに対向するように配置され、且つそれぞれのリードは前記第１方向に沿って配置され、
平面視において、前記第１金属板の前記第１チップ搭載部を挟んだ前記第２辺から前記第３辺までの前記第１方向における距離は、前記第２金属板の前記第２チップ搭載部を挟んだ前記第５辺から前記第６辺までの前記第１方向における距離より大きい半導体装置。
【符号の説明】
【０１９１】
１、１Ｈ１、１Ｈ２、１Ｈ３、１Ｈ４、１Ｈ５、１Ｈ６、１Ｈ７、１Ｋ１、１Ｋ２  半導体装置
２  封止体
２ａ  上面（第１面、主面）
２ｂ  下面（第２面、主面、放熱部材取り付け面）
２ｇｐ  ゲート電極パッド
２ｈ１、２ｈ２、２ｈ３、２ｈ４  辺（側面）
２ｐ、２ｔ  樹脂
２ｔｈ  貫通孔
３  リード（端子）
３Ｂａ  ワイヤ接続面（接続面、クリップ接続面）
４  半導体チップ（トランジスタチップ）
４ａ  表面
４ｂ  裏面
４ｃｐ  コレクタ電極
４ｅｐ  エミッタ電極パッド
４ｇｐ  ゲート電極パッド
５  半導体チップ（ダイオードチップ）
５ａ  表面
５ａｐ  アノード電極パッド
５ｂ  裏面
５ｋｐ  カソード電極
６、７  金属板
６ａ  上面
６ａ、７ａ、６ａ１、７ａ１、６ａ２、７ａ２  上面
６ｂ、７ｂ  下面
６ｃｂ、７ｃｂ、６ｃｂ２  チップ搭載部
６ｃｂＷ、７ｃｂＷ  幅
６ｆｒ、７ｆｒ  領域
６ｆｒＷ、７ｆｒＷ  幅
６ｈ１、６ｈ２、６ｈ３、６ｈ４、７ｈ１、７ｈ２、７ｈ３、７ｈ４  辺（側面）
６ｔｈ  貫通孔
８  ダイボンド材（導電性接着材）
８Ｃ、８Ｋ、８Ｋ２  導電性接着材
９、９Ｅ、９Ａ、９Ｇ  ワイヤ（金属導体、導電性部材）
１０  電力変換装置（電力変換回路）
１１  インバータ（インバータ回路）
１１ａ  制御回路部
１２  負荷
１３、１３Ｈ１  力率改善回路
１３ａ  制御装置
２０  実装基板（マザーボード）
２１  接合材
２２  放熱部材
２３  締結部材
２３ａ  ボルト
２３ｂ  ナット
２４  絶縁板
３０  シリコン基板
３１  バッファー層
３２  エピタキシャル層
３３  拡散層
３４  拡散層
３５  ゲート絶縁膜
３６  表面保護膜
４０  シリコン基板
４１  エピタキシャル層
４２  拡散層
４３  表面保護膜
５０  半導体チップ
５０ａ  表面
５０ａｐ  アノード電極パッド
５０ｂ  裏面
５０ｋｐ  カソード電極
５１  金属クリップ（金属導体、金属板）
５１Ｃｂ  チップ接続部
５１Ｌｂ  リード接続部
５１Ｔｂ  中間部
５２  導電性接着材
５３  金属リボン（金属導体、金属帯）
５３Ｃｂ  チップ接続部
５３Ｌｂ  リード接続部
５３Ｔｂ  中間部
Ａ１、Ａ２  アノード電極
ＡＣ１  交流入力部
ＢＴ１、ＢＴ２  ボンディングツール
Ｃ１  コレクタ電極
ＣＬ  リード（端子、ＣＯＭ端子、アノード−コレクタリード）
Ｄ１、Ｄ２  ダイオード素子
Ｅ１  エミッタ電極
ｅｐ  エミッタ電極パッド
Ｇ１  ゲート電極
ＧＬ  リード（端子、ゲート端子）
ＧＮＤ  第２電源電位（基準電位）
ｇｐ  ゲート電極パッド
ＧＳＰ  隙間
Ｋ１、Ｋ２  カソード電極
Ｌ１  インダクタ（コイル）
ＬＦ１  リードフレーム
ＬＦ１ａ  デバイス領域
ＬＦ１ｂ  支持部（フレーム部）
ＬＦ１ｃ  タイバー
ＬＦ１ｄ  連結部（第１連結部）
ＬＦ１ｅ  連結部（第２連結部）
ＭＣＵ  制御装置
ＭＴ  成形金型
ＭＴ１  上型（第１金型）
ＭＴ２  下型（第２金型）
ＭＴｃ  キャビティ
ＭＴｈ  柱状部材
ＮＣ  リード
ＰＣ  平滑コンデンサ
ＲＣ１  整流回路
Ｓ１  スイッチング素子（スイッチングトランジスタ）
Ｔ１  トランジスタ素子
ＴＷ  折り曲げ部
Ｖｃｃ  第１電源電位
ＶＬ１  リード（端子、Ｖｃｃ端子）
ＶＬ２  リード（端子、ＧＮＤ端子）
【図１】
2014086536.tif 000003
【図２】
2014086536.tif 000004
【図３】
2014086536.tif 000005
【図４】
2014086536.tif 000006
【図５】
2014086536.tif 000007
【図６】
2014086536.tif 000008
【図７】
2014086536.tif 000009
【図８】
2014086536.tif 000010
【図９】
2014086536.tif 000011
【図１０】
2014086536.tif 000012
【図１１】
2014086536.tif 000013
【図１２】
2014086536.tif 000014
【図１３】
2014086536.tif 000015
【図１４】
2014086536.tif 000016
【図１５】
2014086536.tif 000017
【図１６】
2014086536.tif 000018
【図１７】
2014086536.tif 000019
【図１８】
2014086536.tif 000020
【図１９】
2014086536.tif 000021
【図２０】
2014086536.tif 000022
【図２１】
2014086536.tif 000023
【図２２】
2014086536.tif 000024
【図２３】
2014086536.tif 000025
【図２４】
2014086536.tif 000026
【図２５】
2014086536.tif 000027
【図２６】
2014086536.tif 000028
【図２７】
2014086536.tif 000029
【図２８】
2014086536.tif 000030
【図２９】
2014086536.tif 000031
【図３０】
2014086536.tif 000032
【図３１】
2014086536.tif 000033
【図３２】
2014086536.tif 000034
【図３３】
2014086536.tif 000035
【図３４】
2014086536.tif 000036
【図３５】
2014086536.tif 000037
【図３６】
2014086536.tif 000038
【図３７】
2014086536.tif 000039
【図３８】
2014086536.tif 000040
【図３９】
2014086536.tif 000041
【図４０】
2014086536.tif 000042
【図４１】
2014086536.tif 000043