(57)【要約】【課題】耐圧性が高い半導体装置を提供する。【解決手段】スイッチング素子１０と、第１電極端子４０と、第２電極端子５０と、制御配線２１とを備え、スイッチング素子１０が封止樹脂６０により封止された半導体装置１であって、スイッチング素子１０の第１周縁領域の少なくとも一部には、第１絶縁シート２０が設けられ、スイッチング素子１０の第２周縁領域の少なくとも一部には、第２絶縁シート３０が設けられている。更に、互いに対応付けられた第１周縁領域の分割領域と第２周縁領域の分割領域のペアの夫々において、少なくとも一方には第１絶縁シート２０若しくは第２絶縁シート３０が設けられている。【選択図】図１
2014086657.tif 000002
【特許請求の範囲】
【請求項１】
第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、
前記第１電極に接続する第１電極端子と、
前記第２電極に接続する第２電極端子と、
前記制御電極に接続する制御配線とを備え、
前記スイッチング素子が封止樹脂により封止された半導体装置であって、
前記第１主面の周縁を含む領域である第１周縁領域の少なくとも一部を覆うように第１絶縁部が設けられ、
前記第２主面の周縁を含む領域である第２周縁領域の少なくとも一部を覆うように第２絶縁部が設けられ、
互いに対応付けられた前記第１周縁領域の分割領域と前記第２周縁領域の分割領域のペアの夫々において、少なくとも一方の分割領域には前記第１絶縁部若しくは前記第２絶縁部が設けられている
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記制御配線は前記第１絶縁部に形成されている
ことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第１絶縁部には、前記第１電極に対応する位置に第１貫通孔が設けられ、
前記第１貫通孔を通じて前記第１電極と前記第１電極端子とが接続する
ことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１貫通孔の孔面積は、前記第１電極の面積よりも大きい
ことを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置において、
前記第２絶縁部には、前記第２電極に対応する位置に第２貫通孔が設けられ、
前記第２貫通孔を通じて前記第２電極と前記第２電極端子とが接続する
ことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２貫通孔の孔面積は、前記第２電極の面積よりも大きい
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を備える半導体装置に関する。
【背景技術】
【０００２】
電力制御用の半導体装置は、スイッチング素子と、２本の電極端子と、スイッチング素子を制御するための制御配線とを備えている。スイッチング素子は、封止樹脂により封止されている。第１の電極端子は、スイッチング素子の第１の電極に接続している。第２の電極端子は、スイッチング素子の第２の電極に接続している。半導体装置は、第１の電極端子から第２の電極端子に流れる大電流をスイッチング素子により制御する（特許文献１参照）。
【０００３】
電力制御用のスイッチング素子には高耐圧特性が要求されている。
この種のスイッチング素子としては、シリコン（Ｓｉ）系のＩＧＢＴ（Insulated Gate Bipolar Transistor）が主に採用される。近年、シリコンに比べて高耐圧・低損失が可能なワイドバンドギャップ半導体材料（例えば、炭化珪素若しくは窒化ガリウム）により形成されたＳｉＣ系のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＧａＮ系のＭＯＳＦＥＴ等が開発されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１７４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電力制御用の半導体装置では、第１の電極端子と第２の電極端子との間の電位差が数十Ｖ〜数百Ｖと大きい。このため、従来の半導体装置では、第１の電極端子と第２の電極端子との間で放電（以下、「内部放電」という。）が発生しないように、第１の電極端子と第２の電極端子との間の間隔を大きくする。これにより半導体装置の耐圧性を確保している。しかし、半導体装置の小型化の要求により、第１の電極端子と第２の電極端子との間の距離が小さくなる傾向にあり、半導体装置の耐圧性の低下が問題となっている。
【０００６】
本発明はこのような課題を解決するためになされたものであり、その目的は、耐圧性が高い半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
（１）課題を解決するための半導体装置は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第１電極に接続する第１電極端子と、前記第２電極に接続する第２電極端子と、前記制御電極に接続する制御配線とを備え、前記スイッチング素子が封止樹脂により封止された半導体装置であって、前記第１主面の周縁を含む領域である第１周縁領域の少なくとも一部を覆うように第１絶縁部が設けられ、前記第２主面の周縁を含む領域である第２周縁領域の少なくとも一部を覆うように第２絶縁部が設けられ、互いに対応付けられた前記第１周縁領域の分割領域と前記第２周縁領域の分割領域のペアの夫々において、少なくとも一方の分割領域には前記第１絶縁部若しくは前記第２絶縁部が設けられている、というものである。
【０００８】
電源制御用の半導体装置の一種として、スイッチング素子が封止樹脂により封止されているものがある。封止樹脂は、第１電極端子と第２絶縁端子との間を絶縁する。
半導体装置の製造において樹脂充填のとき、封止樹脂が十分に入り込まず、半導体装置の内部に空間（以下、内部空間という。）が形成されることがある。例えば、スイッチング素子の第１主面と第１電極端子との間には隙間があるため、スイッチング素子の第１主面の周縁に内部空間が形成される。また、同様に、スイッチング素子の第２主面の周縁に内部空間が形成される。このような内部空間は内部放電を発生させるおそれがあり、半導体装置の耐圧性の低下させる。
【０００９】
上記半導体装置では、第１周縁領域の少なくとも一部に第１絶縁部を設けている。また、第２主面の周縁を含む領域である第２周縁領域の少なくとも一部に第２絶縁部を設けている。この構成によれば、従来の半導体装置に比べて、スイッチング素子の第１主面と第１電極端子との間、または第２主面と第２電極端子との間に形成される隙間が少なくなるため、半導体装置の製造工程において内部空間が形成されにくくなる。
【００１０】
更に、上記半導体装置では、互いに対応付けられた第１周縁領域の分割領域と第２周縁領域の分割領域のペアの夫々において、少なくとも一方には第１絶縁部若しくは第２絶縁部を設けている。この構成によれば、スイッチング素子の周縁領域において、互いに対向するところに内部空間Ｖが形成することに起因して生じる内部放電を抑制することができる。
【００１１】
（２）上記半導体装置において、前記制御配線は前記第１絶縁部に形成されていることが好ましい。
制御配線を第１絶縁部とは別材として構成することも可能である。これに対して、上記半導体装置では、制御配線を設ける部材と第１絶縁部とを別個の部品とするのではなく、第１絶縁部に制御配線を形成して、１つの部品とする。これにより、半導体装置の部品点数を少なくすることができる。
【００１２】
（３）上記の半導体装置において、前記第１絶縁部には、前記第１電極に対応する位置に第１貫通孔が設けられ、前記第１貫通孔を通じて前記第１電極と前記第１電極端子とが接続することが好ましい。
【００１３】
この構成によれば、スイッチング素子の第１電極と第１電極端子とを接続するときに用いられる半田等の接続材の広がりが第１貫通孔で規制されるため、スイッチング素子の第１電極と第１電極端子とを良好な状態で接続することができる。
【００１４】
（４）上記の半導体装置において、前記第１貫通孔の孔面積は、前記第１電極の面積よりも大きいことが好ましい。
この構成によれば、第１電極の大きさに対して半田等の接続材の量が過剰であった場合において、過剰の接続材が第１貫通孔から漏れることが抑制される。このため、接続材が過剰であった場合において、第１電極と他の電極（第１電極以外の電極）とが接続材を介して接続するといった不良の発生を抑制することができる。
【００１５】
（５）上記の半導体装置において、前記第２絶縁部には、前記第２電極に対応する位置に第２貫通孔が設けられ、前記第２貫通孔を通じて前記第２電極と前記第２電極端子とが接続することが好ましい。
【００１６】
この構成によれば、スイッチング素子の第２電極と第２電極端子とを接続するときに用いられる半田等の接続材の広がりが第２貫通孔で規制されるため、スイッチング素子の第２電極と第２電極端子とを良好な状態で接続することができる。
【００１７】
（６）上記の半導体装置において、前記第２貫通孔の孔面積は、前記第２電極の面積よりも大きいことが好ましい。この構成によれば、第２電極の大きさに対して半田等の接続材の量が過剰であった場合において、過剰の接続材が第２貫通孔から漏れることが抑制される。
【発明の効果】
【００１８】
本半導体装置では、互いに対応付けられた第１周縁領域の分割領域と第２周縁領域の分割領域のペアの夫々において、少なくとも一方の分割領域には第１絶縁部若しくは第２絶縁部を設けている。この構成により、スイッチング素子の周縁領域において、互いに対向するところに内部空間Ｖが形成することに起因して生じる内部放電を抑制することができる。従って、半導体装置の耐圧性を高くすることができる。
【図面の簡単な説明】
【００１９】
【図１】実施形態に係る半導体装置の断面図。
【図２】図１のＡ−Ａ線に沿う断面図。
【図３】図１のＢ−Ｂ線に沿う断面図。
【図４】スイッチング素子と第１絶縁シートとの関係を示す模式図。
【図５】スイッチング素子の第１主面において第１絶縁シートが覆う被覆部を示す図。
【図６】スイッチング素子の第２主面において第２絶縁シートが覆う被覆部を示す図。
【図７】第１絶縁シートの被覆部と第２絶縁シートの被覆部との関係を示す図。
【図８】第１絶縁シートの変形例を示す図。
【図９】第２絶縁シートの変形例を示す図。
【図１０】スイッチング素子の第１主面において、変形例に係る第１絶縁シートが覆う被覆部を示す図。
【図１１】スイッチング素子の第２主面において、変形例に係る第２絶縁シートが覆う被覆部を示す図。
【図１２】変形例において、第１絶縁シートによる被覆部と第２絶縁シートによる被覆部との関係を示す図。
【図１３】図１０に係る半導体装置のＣ−Ｃ線に沿う断面図。
【図１４】図１０に係る半導体装置のＤ−Ｄ線に沿う断面図。
【図１５】比較対象の半導体装置の断面図。
【図１６】第１絶縁シートの変形例を示す図。
【発明を実施するための形態】
【００２０】
図１を参照して、半導体装置の一実施形態について説明する。以下に説明する半導体装置１は、モータを制御するインバータ回路等に用いられる。
半導体装置１は、スイッチング素子１０と、第１電極端子４０と、第２電極端子５０と、制御配線２１を含む第１絶縁シート２０（第１絶縁部を構成するもの）と、第２絶縁シート３０（第２絶縁部を構成するもの）とを備えている。スイッチング素子１０は封止樹脂６０により封止されている。封止樹脂６０としては、例えば、酸化ケイ素等のフィラ含有のエポキシ樹脂、ＰＰＳ樹脂（ポリフェニレンサルファイド樹脂）等が用いられる。
【００２１】
スイッチング素子１０は、ＳｉＣのｎ型ＭＯＳＦＥＴにより形成されている。スイッチング素子１０の厚さは、２００μｍ〜３００μｍである。
スイッチング素子１０の第１主面１１には、ソース電極１４（第１電極）と、ゲート電極１５（制御電極）と、４つのモニタ電極（以下、それぞれを第１モニタ電極１６〜第４モニタ電極１９という。図４参照。）が形成されている。スイッチング素子１０の第２主面１２にはドレイン電極１３（第２電極）が形成されている。なお、本実施形態では、第２主面１２の全面がドレイン電極１３として機能する。
【００２２】
第１モニタ電極１６は、温度モニタ用としてスイッチング素子１０内に形成された温度特性モニタ用ダイオードのアノードに接続されている。
第２モニタ電極１７は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第１モニタ電極１６と第２モニタ電極１７との間の電位差に基づいてスイッチング素子１０の温度が推定される。
【００２３】
第３モニタ電極１８は、スイッチング素子１０内のドレイン層に接続されている。第３モニタ電極１８はドレイン電流検出用の電極であり、第３モニタ電極１８からドレイン電流の一部が出力される。例えば、ドレイン電流の１／１００００が出力される。
【００２４】
第４モニタ電極１９は、スイッチング素子１０内のソース層に接続されている。なお、スイッチング素子１０のゲート電極１５に入力される信号は、ソース層の電位すなわち第４モニタ電極１９の電位を基準にして形成される。
【００２５】
ソース電極１４の大きさは、ゲート電極１５および第１〜第４モニタ電極１６〜１９の大きさよりも大きい。ゲート電極１５および第１〜第４モニタ電極１６〜１９は、第１主面１１の端側に一列に配置されている。第１〜第４モニタ電極１６〜１９は、略同じ大きさに形成されている。
【００２６】
第１電極端子４０について説明する。
第１電極端子４０は、スイッチング素子１０のソース電極１４に接続する端子である。
第１電極端子４０の第１面４１には、スイッチング素子１０のソース電極１４が半田７０で接続されている。また、第１電極端子４０の第１面４１には、第１絶縁シート２０が接着している。
【００２７】
第１電極端子４０の第２面４２、すなわちスイッチング素子１０に接続する面と反対側の面には、絶縁シート４３が貼り付けられている。絶縁シート４３は、ポリイミド樹脂により形成されている。また、絶縁シート４３の外面には金属シート４４が貼り付けられている。金属シート４４の外面は外部に露出する。すなわち、第１電極端子４０の第１面４１側が封止樹脂６０により封止される一方、第１電極端子４０の第２面４２側の金属シート４４が外部に露出する。絶縁シート４３と金属シート４４との積層体は、銅張ポリイミド積層シートを用いて形成されている。なお、半導体装置１の使用上において、半導体装置１の冷却が必要な場合には、この金属シート４４にヒートシンク等の冷却装置が取り付けられる。
【００２８】
第１電極端子４０の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により第１電極端子４０が形成される。なお、軽量化のために、アルミニウム材を採用してもよい。第１電極端子４０の断面積の大きさは、第１電極端子４０の材質、第１電極端子４０に流す電流量により設定される。第１電極端子４０の厚さは、５００μｍ〜５０００μｍに設定されている。
【００２９】
第２電極端子５０について説明する。
第２電極端子５０は、スイッチング素子１０のドレイン電極１３に接続する端子である。第２電極端子５０の第１面５１には、スイッチング素子１０のドレイン電極１３が半田７０で接続されている。第２電極端子５０の第１面５１には、第２絶縁シート３０が接着している。
【００３０】
第２電極端子５０の第２面５２、すなわちスイッチング素子１０に接続する面と反対側の面には、絶縁シート５３が貼り付けられている。また、絶縁シート５３には金属シート５４が貼り付けられている。第２電極端子５０の第１面５１側は樹脂で封止され、第２電極端子５０の第２面５２側の金属シート５４は外部に露出している。第２電極端子５０の材質及び寸法については、第１電極端子４０と同様である。また、絶縁シート５３と金属シート５４との積層体についても、その用途は、絶縁シート４３と金属シート４４との積層体と同様である。
【００３１】
図２を参照して、第１絶縁シート２０について説明する。
なお、図２は、第１電極端子４０の上に配置されている第１絶縁シート２０を模式的に示した図である。２点鎖線は、スイッチング素子１０の第１主面１１の配置を示す。
【００３２】
第１絶縁シート２０は、フレキシブルプリント基板により形成されている。具体的には第１絶縁シート２０は５本の制御配線２１と、制御配線２１の一面を覆う第１ポリイミド層２０ｅと、制御配線２１の他面を覆う第２ポリイミド層２０ｆとを備えている。制御配線２１は、銅材により形成されている。なお、第１絶縁シート２０の厚さは、５０μｍ〜１００μｍである。
【００３３】
第１絶縁シート２０は、第１電極端子４０に固定される固定部２０ａと、５本の制御配線２１を外部に引き出すリード部２０ｂとにより区分される。固定部２０ａは、熱圧着により第１電極端子４０に接着している。固定部２０ａには第１貫通孔２７が形成されている。第１貫通孔２７は、スイッチング素子１０のソース電極１４と略同じ形状に形成されている。
【００３４】
リード部２０ｂは、封止樹脂６０の外側に引き出されている。
リード部２０ｂの一端部には、第１ポリイミド層２０ｅの一部が除去された部分すなわち開口部２０ｄが形成されている。開口部２０ｄには５個の端子２２〜２６が形成されている。各端子２２〜２６は制御配線２１の先端部に形成されている。
【００３５】
５個の端子２２〜２６は、ゲート端子２２と４個のモニタ端子２３〜２６とにより構成されている。
ゲート端子２２はゲート電極１５に接続されている。第１モニタ端子２３は第１モニタ電極１６に接続されている。第２モニタ端子２４は第２モニタ電極１７に接続されている。第３モニタ端子２５は第３モニタ電極１８に接続されている。第４モニタ端子２６は第４モニタ電極１９に接続されている。なお、５個の端子２２〜２６の夫々は、当該端子に対応する電極に半田７０で接続されている。
【００３６】
図３を参照して、第２絶縁シート３０について説明する。
なお、図３は、第２電極端子５０の上に配置されている第２絶縁シート３０を模式的に示した図である。２点鎖線は、スイッチング素子１０の第２主面１２の配置を示す。
【００３７】
第２絶縁シート３０は、熱圧着により第２電極端子５０に接着している。第２絶縁シート３０は、第１ポリイミド層３０ｅと、金属箔３０ｇと、第２ポリイミド層３０ｆの積層ポリイミドシートにより形成されている。第２絶縁シート３０の厚さは５０μｍ〜１００μｍである。第２絶縁シート３０には第２貫通孔３１が形成されている。第２貫通孔３１は、スイッチング素子１０のドレイン電極１３よりも一回り小さい形に形成されている。
【００３８】
図４を参照して、各端子２２〜２６と第１貫通孔２７との配置関係を説明する。
第１貫通孔２７はスイッチング素子１０のソース電極１４に対応するように配置されている。ゲート端子２２はスイッチング素子１０のゲート電極１５に対応するように配置されている。第１モニタ端子２３はスイッチング素子１０の第１モニタ電極１６に対応するように配置されている。第２モニタ端子２４はスイッチング素子１０の第２モニタ電極１７に対応するように配置されている。第３モニタ端子２５はスイッチング素子１０の第３モニタ電極１８に対応するように配置されている。第４モニタ端子２６はスイッチング素子１０の第４モニタ電極１９に対応するように配置されている。すなわち、各端子２２〜２６と第１貫通孔２７との配置関係は、スイッチング素子１０の各電極１５〜１９（ソース電極１４を除く。）とソース電極１４との配置関係と一致する。
【００３９】
図５〜図７を参照して、スイッチング素子１０に対する第１絶縁シート２０及び第２絶縁シート３０の一被覆態様について説明する。
まず、図５を参照して、スイッチング素子１０に対する第１絶縁シート２０の被覆態様について説明する。図５は、スイッチング素子１０の第１主面１１において、第１絶縁シート２０が被覆する領域を示す。破線による斜線部がこの被覆領域を示す。
【００４０】
第１絶縁シート２０の第１貫通孔２７の孔面積は、スイッチング素子１０のソース電極１４の面積と略同じ大きさであり、スイッチング素子１０の第１主面１１よりも小さい。また、この第１貫通孔２７は、第１絶縁シート２０における第１主面１１に対応する領域内に形成されている（図２参照）。すなわち、第１絶縁シート２０は、スイッチング素子１０の第１主面１１の周縁を含む領域である第１周縁領域１１ａを覆っている。
【００４１】
次に、図６を参照して、スイッチング素子１０に対する第２絶縁シート３０の被覆態様について説明する。図６は、スイッチング素子１０の第２主面１２において、第２絶縁シート３０が被覆する領域を示す。破線による斜線部が、この被覆領域を示す。
【００４２】
第２絶縁シート３０の第２貫通孔３１の面積は、スイッチング素子１０の第２主面１２よりも小さい。また、この第２貫通孔３１は、第２絶縁シート３０における第２主面１２に対応する領域内に形成されている（図３参照）。すなわち、第２絶縁シート３０は、スイッチング素子１０の第２主面１２の周縁を含む領域である第２周縁領域１２ａを覆っている。
【００４３】
図７は、スイッチング素子１０の第１主面１１において第１絶縁シート２０に覆われた部分と、スイッチング素子１０の第２主面１２において第２絶縁シート３０に覆われた部分との関係を模式的に示した図である。具体的には、図７は、第１周縁領域１１ａと第２周縁領域１２ａとを互いに対応付けして夫々を複数の領域に分割したものにおいて、互いに対応付けられた第１周縁領域１１ａの分割領域と第２周縁領域１２ａの分割領域の各ペアにおける絶縁シート２０，３０の被覆状態の関係を示している。なお、図７では、第１周縁領域１１ａの分割領域と第２周縁領域１２ａの分割領域の対応関係を矢印で示している。なお、分割領域とは周縁領域１１ａ，１２ａを複数個の小領域に区画したときの一つの領域を示す。
【００４４】
図７に示すように、互いに対応付けられた第１周縁領域１１ａの分割領域と第２周縁領域１２ａの分割領域とのペアにおいて、第１周縁領域１１ａの分割領域にも、第２周縁領域１２ａにも、絶縁シート２０，３０が設けられている。
【００４５】
図８〜図１４を参照して、スイッチング素子１０に対する第１絶縁シート２０及び第２絶縁シート３０の被覆態様の変形例について説明する。
この変形例では、上記の第１絶縁シート２０及び第２絶縁シート３０に対して次の変更を加えたものとなっている。すなわち、上記図５〜図７に示す構成においては、第１絶縁シート２０の第１貫通孔２７を、第１絶縁シート２０におけるスイッチング素子１０の第１主面１１に対応する領域内に形成する。また、第２絶縁シート３０の第２貫通孔３１を、第２絶縁シート３０におけるスイッチング素子１０の第２主面１２に対応する領域内に形成する。
【００４６】
これに対して、図８に示すように、本変形例では、第１絶縁シート２０の第１貫通孔２７を、当該第１貫通孔２７の一部が第１絶縁シート２０におけるスイッチング素子１０の第１主面１１に対応する領域から外側に出るように形成する。
【００４７】
また、図９に示すように、第２絶縁シート３０の第２貫通孔３１を、当該第２貫通孔３１の一部が第２絶縁シート３０におけるスイッチング素子１０の第２主面１２に対応する領域から外側に出るように形成する。
【００４８】
図１０は、スイッチング素子１０の第１主面１１において、第１絶縁シート２０が被覆する領域を示す。破線の斜線部がこの被覆領域を示す。すなわち、第１絶縁シート２０は、スイッチング素子１０の第１主面１１の周縁を含む領域である第１周縁領域１１ａ（図５参照）の所定の部分１１ｂを覆う。
【００４９】
図１１は、スイッチング素子１０の第２主面１２において、第２絶縁シート３０が被覆する領域を示す。破線の斜線部が、この被覆領域を示す。すなわち、第２絶縁シート３０は、スイッチング素子１０の第２主面１２の周縁を含む領域である第２周縁領域１２ａ（図６参照）の所定の部分１２ｂを覆っている。
【００５０】
図１２は、スイッチング素子１０の第１主面１１において第１絶縁シート２０に覆われた部分１１ｂと、スイッチング素子１０の第２主面１２において第２絶縁シート３０に覆われた部分１２ｂとの関係を模式的に示した図である。
【００５１】
第１絶縁シート２０及び第２絶縁シート３０の変形例では、図１２に示すように、互いに対応付けられた第１周縁領域１１ａ（図５参照）の分割領域と第２周縁領域１２ａ（図６参照）の分割領域とのペアにおいて、少なくとも一方の分割領域には第１絶縁シート２０若しくは第２絶縁シート３０が設けられている。
【００５２】
図１３は、スイッチング素子１０の被覆態様の変形例に係る半導体装置１のＣ−Ｃ線（図１０）に沿う断面を模式的に示した図である。図１３に示すように、スイッチング素子１０の第１主面１１のうち前部分１１ｆ及び後部分１１ｇは第１絶縁シート２０により覆われている。スイッチング素子１０の第２主面１２のうち前部分１２ｆ及び後部分１２ｇは第２絶縁シート３０により覆われていない。
【００５３】
図１４は、スイッチング素子１０の被覆態様の変形例に係る半導体装置１のＤ−Ｄ線（図１０）に沿う断面を模式的に示した図である。図１４に示すように、スイッチング素子１０の第１主面１１のうち右部分１１ｒ及び左部分１１ｓは第１絶縁シート２０により覆われていない。スイッチング素子１０の第２主面１２のうち右部分１２ｒ及び左部分１２ｓは第２絶縁シート３０により覆われている。
【００５４】
図１２〜図１４に示すように、この変形例では、互いに対応付けられた第１周縁領域１１ａの分割領域と第２周縁領域１２ａの分割領域とのペアにおいて、少なくとも一方の分割領域は、第１絶縁シート２０または第２絶縁シート３０により覆われている。
【００５５】
図１５を参照して、スイッチング素子１０に対する第１絶縁シート２０及び第２絶縁シート３０の被覆態様による作用を説明する。
図１５は、本実施形態に係る半導体装置１の比較対象である半導体装置１００の断面図を示す。以下、比較対象の半導体装置１００について簡単に説明する。
【００５６】
第１絶縁シート２０の第１貫通孔２７の大きさがスイッチング素子１０のソース電極１４よりも大きいとき、すなわち、スイッチング素子１０の第１周縁領域１１ａの一部が第１絶縁シート２０により被覆されていない場合、半導体装置１の内部に内部空間Ｖが形成されることがある。すなわち、半導体装置１の製造において、スイッチング素子１０の第１主面１１と第１電極端子４０の第１面４１（接続面）との間に封止樹脂６０が十分に入り込まず、スイッチング素子１０の第１主面１１と第１電極端子４０の第１面４１との間に内部空間Ｖが形成される。
【００５７】
このような内部空間Ｖが、スイッチング素子１０の第１周縁領域１１ａ及び第２周縁領域１２ａのそれぞれにおいて互いに対向するところに形成されるとき（図１５参照）、第１電極端子４０と第２電極端子５０との間の絶縁性が低下し、内部放電（図１５の矢印）が生じる可能性が高くなる。
【００５８】
そこで、本実施形態に係る半導体装置１では、図１〜図７及び図８〜図１４に示すように、互いに対応付けられた第１周縁領域１１ａの分割領域と第２周縁領域１２ａの分割領域のペアの夫々において、少なくとも一方に第１絶縁シート２０若しくは第２絶縁シート３０を設ける。このため、スイッチング素子１０の周縁領域において、互いに対向するところに内部空間Ｖが形成されることが抑制される。すなわち、スイッチング素子１０の周縁領域において、互いに対向するところに内部空間Ｖが存在することに起因して生じる内部放電が抑制される。
【００５９】
上記実施形態によれば次の効果が得られる。
（１）本実施形態では、第１周縁領域１１ａの少なくとも一部に第１絶縁シート２０を設け、かつ第２周縁領域１２ａの少なくとも一部に第２絶縁シート３０を設けている。この構成によれば、従来の半導体装置１００に比べて、スイッチング素子１０の第１主面１１と第１電極端子４０との間、または第２主面１２と第２電極端子５０との間に形成される隙間が少なくなるため、半導体装置１の製造工程において内部空間Ｖが形成されにくくなる。
【００６０】
更に、互いに対応付けられた第１周縁領域１１ａの分割領域と第２周縁領域１２ａの分割領域のペアの夫々において、少なくとも一方には第１絶縁シート２０若しくは第２絶縁シート３０を設けている。この構成によれば、スイッチング素子１０の周縁領域１１ａ，１２ａにおいて、互いに対向するところに内部空間Ｖが形成することに起因して生じる内部放電を抑制することができる。
【００６１】
すなわち、半導体装置１は、内部空間Ｖが形成されにくい構造、及び、仮に内部空間Ｖが形成されたとしても、スイッチング素子１０の周縁領域１１ａ，１２ａにおいて、互いに対向するところに内部空間Ｖが形成されにくい構造を有する。これにより、内部放電の発生を抑制することができる。従って、本実施形態に係る半導体装置１は、従来の半導体装置１００に比べて耐圧性が高くなる。
【００６２】
また、本実施形態では、スイッチング素子１０の第１主面１１と第１電極端子４０の第１面４１との間に第１絶縁シート２０を介在させている。このため、第１主面１１と第１電極端子４０との間の半田接合部の厚さは第１絶縁シート２０の厚さ以上となる。第１絶縁シート２０を介さない半田接合構造では、半田接合部の厚さにばらつきが生じるため、半田接合部の厚さを所定値以上に管理することは困難であったが、スイッチング素子１０の第１主面１１と第１電極端子４０の第１面４１との間に第１絶縁シート２０を介在させる構成により、半田接合部の厚さを所定値以上に管理することが容易になる。
【００６３】
また、スイッチング素子１０の第１主面１１と第１電極端子４０の第１面４１との間に第１絶縁シート２０を介在させるといった構成により半田７０の厚さを第１絶縁シート２０の厚さ以上に確保することができる。そして、これにより、第１絶縁シート２０を介さない半田接合構造に比べて、半田７０による応力緩衝作用を一定以上（半田厚さに相当する値）とすることができる。なお、第１絶縁シート２０を介さない半田接合構造では、半田接合部の厚さにばらつきが生じるため、半田７０による応力緩衝作用を一定以上確保することができない場合がある。
【００６４】
また、同様に、スイッチング素子１０の第２主面１２と第２電極端子５０の第１面５１との間に第２絶縁シート３０を介在させているため、上記と同様の効果がある。すなわち、この構成により、第２主面１２と第２電極端子５０との間の半田接合部の厚さを第２絶縁シート３０の厚さ以上に確保することができる。また、この構成により、第２主面１２と第２電極端子５０との間の半田接合部の厚さを容易に管理することができる。更に、第２絶縁シート３０を介さない半田接合構造に比べて、半田７０による応力緩衝作用を一定以上とすることができるといった効果がある。
【００６５】
（２）本実施形態では、制御配線２１を第１絶縁シート２０に形成する。
制御配線２１を第１絶縁シート２０とは別部材として構成することも可能である。これに対して、本実施形態では、制御配線２１を設ける部材と第１絶縁シート２０とを別個の部品とするのではなく、第１絶縁シート２０に制御配線２１を形成して、１つの部品とする。これにより、半導体装置１の部品点数を少なくすることができる。
【００６６】
（３）本実施形態では、第１絶縁シート２０において、ソース電極１４（第１電極）に対応する位置に第１貫通孔２７を設けている。そして、第１貫通孔２７を通じてソース電極１４と第１電極端子４０とを接続する。この構成によれば、スイッチング素子１０のソース電極１４と第１電極端子４０とを接続するときに用いられる半田７０の広がりが第１貫通孔２７で規制されている。このため、スイッチング素子１０のソース電極１４と第１電極端子４０とを良好な状態で接続することができる。
【００６７】
（４）第１貫通孔２７の孔面積を、図８に示すように、ソース電極１４の面積よりも大きくしてもよい。
この構成によれば、ソース電極１４の大きさに対して半田７０の量が過剰であった場合において、過剰の半田７０が第１貫通孔２７から漏れることが抑制される。このため、半田７０が過剰であった場合に、ソース電極１４と他の電極（ソース電極１４以外の電極１５〜１９）とが半田７０を介して接続するといった半田不良の発生を抑制することができる。
【００６８】
なお、本実施形態では、第１貫通孔２７を、第１絶縁シート２０におけるスイッチング素子１０の第１主面１１に対応する領域から外側に出るように形成するが、図１６に示すように構成してもよい。
【００６９】
図１６は、第１絶縁シート２０の変形例を示す。
この変形例では、第１貫通孔２７の外形を、ソース電極１４に対応する矩形部２７ａに突出部２７ｂを設けた形状にする。すなわち、第１貫通孔２７の孔面積をスイッチング素子１０のソース電極１４よりも大きくするが、第１貫通孔２７を、第１絶縁シート２０におけるスイッチング素子１０の第１主面１１に対応する領域内（２点鎖線内）に形成する。この構成の場合でも、半田不良の発生を抑制することができる。
【００７０】
（５）本実施形態では、第２絶縁シート３０において、ドレイン電極１３に対応する位置に第２貫通孔３１を設けている。そして、第２貫通孔３１を通じてドレイン電極１３と第２電極端子５０とを接続する。この構成によれば、スイッチング素子１０のドレイン電極１３と第２電極端子５０とを接続するときに用いられる半田７０の広がりが第２貫通孔３１で規制されるため、スイッチング素子１０のドレイン電極１３と第２電極端子５０とを良好な状態で接続することができる。
【００７１】
（６）本実施形態では、第２貫通孔３１の孔面積をドレイン電極１３の面積よりも大きくする。この構成によれば、ドレイン電極１３の大きさに対して半田等の接続材の量が過剰であった場合において、過剰の接続材が第２貫通孔３１から漏れることが抑制される。
【００７２】
（その他の実施形態）
なお、課題を解決するための手段の実施態様は上記に示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
【００７３】
・上記実施形態では、第１電極端子４０と第２電極端子５０との間の絶縁性を高くするために第１絶縁シート２０を第１電極端子４０に接着し、かつ第２絶縁シート３０を第２電極端子５０に接着している。これに対して、第１絶縁シート２０及び第２絶縁シート３０の代えて、第１電極端子４０及び第２電極端子５０のそれぞれに絶縁層を形成してもよい。例えば、第１電極端子４０において第１周縁領域１１ａに対応する部分に、ポリイミド樹脂等の絶縁樹脂層（第１絶縁部を構成するもの）を形成する。また、第２電極端子５０において第２周縁領域１２ａに対応する部分に、ポリイミド樹脂等の絶縁樹脂層（第２絶縁部を構成するもの）を形成する。この場合においても、上記（１）に準じた効果を奏する。
【００７４】
・上記実施形態では、第１電極端子４０の第２面４２および第２電極端子５０の第２面５２に貼り付けている絶縁シート４３、５３として、ポリイミド樹脂により形成したシートを用いているが、絶縁シート４３、５３の材料はこれに限定されない。例えば、絶縁シート４３、５３の材料として、エポキシ樹脂、ＰＰＳ樹脂、ＰＥＴ樹脂（ポリエチレンテレフタレート樹脂）、ＰＥＥＫ樹脂（ポリエーテルエーテルケトン樹脂）、シリコーン樹脂、フッ素樹脂、液晶ポリマー、これら樹脂に絶縁性フィラを含有した樹脂を用いることができる。また、セラミックス基板を用いることもできる。セラミックス基板としては、例えばＳｉＮ、ＡｌＮ、Ａｌ２Ｏ３、ＳｉＣ、ＳｉＯ２等を用いることができる。
【００７５】
・上記実施形態では、第１絶縁シート２０としてフレキシブルプリント基板を用いているが、所謂フラットケーブルを用いることもできる。この構成の場合においても、少なくとも上記（１）と同様の効果が得られる。
【００７６】
・上記実施形態では、スイッチング素子１０としてＳｉＣ−ＭＯＳＦＥＴを用いているが、スイッチング素子１０の種類は限定されない。すなわち、スイッチング素子１０の他の例としては、例えば、ＧａＮ等のＩＩＩ族窒化物材料を用いたＭＯＳＦＥＴ、Ｓｉ−ＩＧＢＴ（ｎチャンネルＩＧＢＴ）、ＳｉＣ−ＩＧＢＴ等が挙げられる。
【符号の説明】
【００７７】
１…半導体装置、１０…スイッチング素子、１１…第１主面、１１ａ…第１周縁領域、１１ｂ…部分、１１ｆ…前部分、１１ｇ…後部分、１１ｒ…右部分、１１ｓ…左部分、１２…第２主面、１２ａ…第２周縁領域、１２ｂ…部分、１２ｆ…前部分、１２ｇ…後部分、１２ｒ…右部分、１２ｓ…左部分、１３…ドレイン電極、１４…ソース電極、１５…ゲート電極、１６…第１モニタ電極、１７…第２モニタ電極、１８…第３モニタ電極、１９…第４モニタ電極、２０…第１絶縁シート、２０ａ…固定部、２０ｂ…リード部、２０ｄ…開口部、２０ｅ…第１ポリイミド層、２０ｆ…第２ポリイミド層、２１…制御配線、２２…ゲート端子、２３…第１モニタ端子、２４…第２モニタ端子、２５…第３モニタ端子、２６…第４モニタ端子、２７…第１貫通孔、２７ａ…矩形部、２７ｂ…突出部、３０…第２絶縁シート、３０ｅ…第１ポリイミド層、３０ｆ…第２ポリイミド層、３０ｇ…金属箔、３１…第２貫通孔、４０…第１電極端子、４１…第１面、４２…第２面、４３…絶縁シート、４４…金属シート、５０…第２電極端子、５１…第１面、５２…第２面、５３…絶縁シート、５４…金属シート、６０…封止樹脂、７０…半田、１００…半導体装置。
【図１】
2014086657.tif 000003
【図２】
2014086657.tif 000004
【図３】
2014086657.tif 000005
【図４】
2014086657.tif 000006
【図５】
2014086657.tif 000007
【図６】
2014086657.tif 000008
【図７】
2014086657.tif 000009
【図８】
2014086657.tif 000010
【図９】
2014086657.tif 000011
【図１０】
2014086657.tif 000012
【図１１】
2014086657.tif 000013
【図１２】
2014086657.tif 000014
【図１３】
2014086657.tif 000015
【図１４】
2014086657.tif 000016
【図１５】
2014086657.tif 000017
【図１６】
2014086657.tif 000018