(57)【要約】【課題】通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができるスイッチング電源装置を提供する。【解決手段】交流電圧を整流する整流回路と、整流回路で整流した交流電圧を平滑する電解コンデンサと、電解コンデンサによって平滑された電圧が印加されるトランスと、トランスＴに接続されたスイッチング素子と、スイッチング素子をオンオフ動作させる制御回路Ｚ１とを備え、制御回路Ｚ１は、スイッチング素子の動作が開始されるまでの起動時に電解コンデンサの電圧を制御回路Ｚ１のＶｃｃ端子に供給する起動回路Ｚ１０と、Ｖｃｃ端子に接続され、交流電源が切断された後に生じる電解コンデンサの再起電圧を起動回路Ｚ１０経由で放電する放電回路Ｚ１４とを具備している。【選択図】図２
2014064391.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から入力された交流電圧を整流する整流回路と、当該整流回路で整流した前記交流電圧を平滑する電解コンデンサと、１次巻線に前記電解コンデンサによって平滑された電圧が印加されるトランスと、当該トランスの１次巻線に接続されたスイッチング素子と、当該スイッチング素子をオンオフ動作させる制御回路と、前記スイッチング素子のオンオフ動作によって前記トランスの２次巻線に誘起されるパルス電圧を整流平滑する２次側整流平滑回路とを備えたスイッチング電源装置であって、
前記制御回路は、前記スイッチング素子の動作が開始されるまでの起動時に前記電解コンデンサの電圧を前記制御回路の電源端子に供給する起動回路と、
前記電源端子に接続され、前記交流電源が切断された後に生じる前記電解コンデンサの再起電圧を前記起動回路経由で放電する放電回路とを具備することを特徴とするスイッチング電源装置。
【請求項２】
前記放電回路は、前記スイッチング素子の動作が停止されると、前記電源端子のインピーダンスを低下させる切り換え回路を具備することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記制御回路は、前記電源端子の電圧と基準電圧との比較によって前記放電回路の前記切り換え回路を切り換える比較回路を具備し、
前記放電回路は、前記切り換え回路によって前記電源端子のインピーダンスが低下された状態で、前記電源端子の電圧を前記比較回路の動作電圧以上に維持する電源維持回路を具備することを特徴とする請求項１又は２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作によって出力電圧制御を行うスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置において、交流電源の整流平滑等に用いられる電解コンデンサは、充電された電圧を放電した後に、端子間をハイインピーダンスで放置すると、端子間電圧が徐々に戻る再起現象が生じる（特許文献１参照）。例えばＬＣＤ−ＴＶ等でＡＣコンセントを抜くと、電解コンデンサの電圧が放電されて動作が停止されるが、その後、再起現象によって、ＡＣコンセントを抜いているにも関わらず、電解コンデンサに再起電圧が生じる。すると、この再起電圧により、電源が一瞬だけ動作し、すぐにオフする場合がある。これにより、電源ＯＮ用のＬＥＤが一瞬ついたり、トランスが音鳴りしたりする。また、２次側マイコンが誤動作する場合もあり、ユーザに誤解を与えてしまう。
【０００３】
そこで従来では、図４に示すように、整流回路ＤＢとで交流電源ＡＣの整流平滑回路を構成する電解コンデンサＣ１の端子間に高抵抗Ｒ２０を接続して、電解コンデンサＣ１に生じる再起電圧を放電させていた。また、制御回路Ｚ２０に電源電圧を供給する電解コンデンサＣ３の端子間に高抵抗を接続することも行われていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１１９８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、交流電源の整流後の平滑に用いられる電解コンデンサＣ１の端子間に高抵抗Ｒ２０を接続しなければならないため、部品点数が増加してしまうと共に、高抵抗Ｒ２０による放電は、通常動作時にも行われるため、通常動作時の消費電力が増加してしまうという問題点があった。
【０００６】
本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のスイッチング電源装置は、交流電源から入力された交流電圧を整流する整流回路と、当該整流回路で整流した前記交流電圧を平滑する電解コンデンサと、１次巻線に前記電解コンデンサによって平滑された電圧が印加されるトランスと、当該トランスの１次巻線に接続されたスイッチング素子と、当該スイッチング素子をオンオフ動作させる制御回路と、前記スイッチング素子のオンオフ動作によって前記トランスの２次巻線に誘起されるパルス電圧を整流平滑する２次側整流平滑回路とを備えたスイッチング電源装置であって、前記制御回路は、前記スイッチング素子の動作が開始されるまでの起動時に前記電解コンデンサの電圧を前記制御回路の電源端子に供給する起動回路と、前記電源端子に接続され、前記交流電源が切断された後に生じる前記電解コンデンサの再起電圧を前記起動回路経由で放電する放電回路とを具備することを特徴とする。
さらに、本発明のスイッチング電源装置において、前記放電回路は、前記スイッチング素子の動作が停止されると、前記電源端子のインピーダンスを低下させる切り換え回路を具備するようにしても良い。
さらに、本発明のスイッチング電源装置において、前記制御回路は、前記電源端子の電圧と基準電圧との比較によって前記放電回路の前記切り換え回路を切り換える比較回路を具備し、前記放電回路は、前記切り換え回路によって前記電源端子のインピーダンスが低下された状態で、前記電源端子の電圧を前記比較回路の動作電圧以上に維持する電源維持回路を具備するようにしても良い。
【発明の効果】
【０００８】
本発明によれば、放電回路は、起動回路経由で電解コンデンサの再起電圧を放電するように構成されているため、通常動作時には、放電回路によって電解コンデンサの電圧が放電されることがない。従って、通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るスイッチング電源装置の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示す制御回路の回路構成を示す回路構成図である。
【図３】図２の各部の信号波形及び動作波形を示す波形図である。
【図４】従来のスイッチング電源装置の回路構成を示す回路構成図である。
【発明を実施するための形態】
【００１０】
本実施の形態のスイッチング電源装置は、図１を参照すると、整流回路ＤＢと、電解コンデンサＣ１、Ｃ２、Ｃ３と、スイッチング素子Ｑ１と、トランスＴと、整流ダイオードＤ１、Ｄ２と、抵抗Ｒ１、Ｒ２と、コンデンサＣ４、Ｃ５と、制御回路Ｚ１と、スナバ回路Ｚ２と、フィードバック回路Ｚ３とを備えている。
【００１１】
ダイオードがブリッジ構成された整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には交流電源ＡＣが接続され、交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、電解コンデンサＣ１が接続されている。これにより、交流電源ＡＣを整流回路ＤＢと電解コンデンサＣ１とで整流平滑した直流電源が得られる。
【００１２】
電解コンデンサＣ１の正極端子と負極端子との間には、トランスＴの一次巻線Ｐ１とスイッチング素子Ｑ１と抵抗Ｒ１とが直列に接続されている。スイッチング素子Ｑ１は、Ｎ型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなり、スイッチング素子Ｑ１のドレイン端子はトランスＴの一次巻線Ｐ１が接続されていると共に、スイッチング素子Ｑ１のソース端子に抵抗Ｒ１が接続され、スイッチング素子Ｑ１のゲート端子は、制御回路Ｚ１のドライブ出力（ＤＲＩＶＥ）端子に接続されている。また、電解コンデンサＣ１の正極端子は、制御回路Ｚ１の起動電圧入力（ＳＴＡＲＴ）端子に接続され、電解コンデンサＣ１の負極端子は、制御回路Ｚ１の接地（ＧＮＤ）端子に接続されている。
【００１３】
制御回路Ｚ１は、スイッチング素子Ｑ１を発振（オンオフ）動作させるスイッチング制御を行うための回路であり、交流電源ＡＣを整流回路ＤＢと電解コンデンサＣ１により整流平滑した直流電源は、トランスＴの１次巻線Ｐ１を介して接続されたスイッチング素子Ｑ１のオンオフ動作により、オフ期間にトランスＴの２次巻線Ｓ１に出力される。トランスＴの２次側巻き線Ｓ１の両端子間には、整流ダイオードＤ１を介して電解コンデンサＣ２が接続され、トランスＴの２次側巻き線Ｓ１に誘起されるパルス電圧は、整流ダイオードＤ１と電解コンデンサＣ２とからなる２次側整流平滑回路により整流平滑され、正極出力端子ＯＵＴ＋とグランド出力端子ＯＵＴ−との間に接続される図示しない負荷に直流の出力電圧として供給される。なお、正極出力端子ＯＵＴ＋に接続されているラインが電源ラインとなり、グランド出力端子ＯＵＴ−が接続されたラインがＧＮＤラインとなる。なお、１次側の電解コンデンサＣ１の負極端子と２次側のＧＮＤラインとの間は、コモンモードノイズを低減させるためのコンデンサＣ４が接続されている。
【００１４】
トランスＴの補助巻線Ｐ２の両端子間には、整流ダイオードＤ２と抵抗Ｒ２とを介して電解コンデンサＣ３が接続され、整流ダイオードＤ２と電解コンデンサＣ３との接続点が制御回路Ｚ１の制御回路電源電圧入力（Ｖｃｃ）端子に接続されている。これにより、補助巻線Ｐ２に発生した電圧は、整流ダイオードＤ２と電解コンデンサＣ３とで整流平滑された後に、制御回路Ｚ１のＶｃｃ端子に供給され、制御回路Ｚ１用の制御回路電源として用いられる。
【００１５】
スナバ回路Ｚ２は、トランスＴの一次巻線Ｐ１間に接続され、スイッチング素子Ｑ１の遮断時に生じる過渡的な高電圧を吸収する保護回路である。スナバ回路Ｚ２は、ダイオードＤ３と、コンデンサＣ６と、抵抗Ｒ３とで構成されている。ダイオードＤ３のアノードは、スイッチング素子Ｑ１のドレイン端子とトランスＴの一次巻線Ｐ１との接続点に接続されている。また、コンデンサＣ６及び抵抗Ｒ３は、ダイオードＤ３のカソードと、電解コンデンサＣ１の正極端子とトランスＴの一次巻線Ｐ１との接続点との間に並列に接続されている。
【００１６】
フィードバック回路Ｚ３は、フォトカプラＰＣと、エラーアンプＥＡと、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７と、コンデンサＣ７とで構成されている。電源ラインとＧＮＤラインとの間には、抵抗Ｒ４と、フォトカプラＰＣの発光側素子（発光ダイオード）と、エラーアンプＥＡとが直列に接続され、抵抗Ｒ５が直列に接続された抵抗Ｒ４及びフォトカプラＰＣの発光側素子（発光ダイオード）と並列に接続されている。また、電源ラインとＧＮＤラインとの間には、分圧用の抵抗Ｒ６と、抵抗Ｒ７とが直列に接続され、抵抗Ｒ６と抵抗Ｒ７との接続点がエラーアンプＥＡの制御端子ａに接続されている。さらに、抵抗Ｒ６と抵抗Ｒ７との接続点と、フォトカプラＰＣの発光側素子（発光ダイオード）とエラーアンプＥＡとの接続点との間には、コンデンサＣ７が接続されている。これにより、正極出力端子ＯＵＴ＋とグランド出力端子ＯＵＴ−との間に出力される出力電圧は、抵抗Ｒ６、Ｒ７により分圧され、分圧された出力電圧がエラーアンプＥＡの制御端子ａに入力される。分圧された出力電圧は、エラーアンプＥＡに内蔵される図示しない基準電圧と比較され、その差分がフィードバック信号として、２次側のフォトカプラＰＣの発光側素子（発光ダイオード）から、１次側のフォトカプラＰＣの受光側素子（受光トランジスタ）にフィードバックされる。
【００１７】
フォトカプラＰＣの受光側素子（受光トランジスタ）は、制御回路Ｚ１のフィードバック信号入力（ＦＢ）端子と電解コンデンサＣ１の負極端子との間に、コンデンサＣ５と並列に接続されており、フィードバック信号は、制御回路Ｚ１のＦＢ端子に入力される。また、スイッチング素子Ｑ１のソース端子と、抵抗Ｒ１との接続点が制御回路Ｚ１の過電流検出（ＯＣＰ）端子に接続されており、スイッチング素子Ｑ１を流れるドレイン電流が抵抗Ｒ１によって電圧信号として検出され、検出された電圧信号が制御回路Ｚ１のＯＣＰ端子に入力される。
【００１８】
制御回路Ｚ１は、図２を参照すると、起動回路Ｚ１０と、低電圧誤動作防止（ＵＶＬＯ）回路ＣＯＭＰ１と、定電圧回路Ｚ１１と、Ｎ型のＭＯＳＦＥＴからなるスイッチ素子Ｑ２と、ツェナーダイオード列ＺＤ１と、定電圧制御回路ＣＯＭＰ２と、過電流制限回路ＣＯＭＰ３と、オア回路ＯＲ１と、発振回路Ｚ１２と、フリップフロップＦＦ１と、アンド回路ＡＮＤ１と、ドライブ回路Ｚ１３と、可変電圧ＶＲと、基準電圧Ｖｒｅｆと、抵抗Ｒ８と、放電回路Ｚ１４とを備えている。
【００１９】
起動回路Ｚ１０は、電解コンデンサＣ１の正極端子に接続されているＳＴＡＲＴ端子と、電解コンデンサＣ３の正極端子に接続されているＶｃｃ端子との間に接続され、起動時にＶｃｃ端子に接続されている電解コンデンサＣ３に対して定電流を供給する定電流回路である。起動回路Ｚ１０は、Ｎ型のＭＯＳＦＥＴからなるスイッチ素子Ｑ３と、ＮＰＮ型のトランジスタＴＲ１と、抵抗Ｒ９、Ｒ１０と、ダイオードＤ４とで構成されている。ＳＴＡＲＴ端子とＶｃｃ端子との間にスイッチ素子Ｑ３と抵抗Ｒ９とダイオードＤ４とが直列に接続されていると共に、ＳＴＡＲＴ端子とスイッチ素子Ｑ３のゲート端子との間に抵抗Ｒ１０が接続されている。抵抗Ｒ１０は、高抵抗のバイアス抵抗である。また、トランジスタＴＲ１は、コレクタ端子がスイッチ素子Ｑ３のゲート端子に、ベース端子がスイッチ素子Ｑ３のソース端子に、エミッタ端子が抵抗Ｒ９とダイオードＤ４との接続点にそれぞれ接続されている。これにより、スイッチ素子Ｑ３がオンされている状態では、トランジスタＴＲ１にベース電流が流れ、定電流がＶｃｃ端子に接続されている電解コンデンサＣ３に供給される。
【００２０】
ＵＶＬＯ回路ＣＯＭＰ１は、電解コンデンサＣ３（Ｖｃｃ端子）の電圧Ｖｃｃと、可変電圧ＶＲとを比較する比較回路である。ＵＶＬＯ回路ＣＯＭＰ１は、非反転入力端子がＶｃｃ端子に、反転入力端子が可変電圧ＶＲにそれぞれ接続され、ＵＶＬＯ回路ＣＯＭＰ１の出力端子から出力される出力信号は、電圧Ｖｃｃが可変電圧ＶＲを超えるとＨｉレベルに、電圧Ｖｃｃが可変電圧ＶＲを以下になるとＬｏｗレベルになる。ＵＶＬＯ回路ＣＯＭＰ１からの出力信号は、可変電圧ＶＲに入力され、可変電圧ＶＲは、ＵＶＬＯ回路ＣＯＭＰ１からの出力信号がＬｏｗレベルの場合に、第１の基準電圧Ｖａ（例えば、１５Ｖ）に、ＵＶＬＯ回路ＣＯＭＰ１からの出力信号がＨｉレベルの場合に、第１の基準電圧Ｖａよりも低い第２の基準電圧Ｖｂ（例えば、１０Ｖ）にそれぞれ設定される。これにより、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、ヒステリス特性を有し、電圧Ｖｃｃが第１の基準電圧Ｖａを超えると、Ｈｉレベルに、電圧Ｖｃｃが第２の基準電圧Ｖｂ以下になると、Ｌｏｗレベルになる。
【００２１】
また、ＵＶＬＯ回路ＣＯＭＰ１の出力端子は、定電圧回路Ｚ１１に接続されている。定電圧回路Ｚ１１は、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＨｉレベルの場合に動作し、制御回路Ｚ１の各部が動作するための電源電圧をそれぞれ供給する。すなわち、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、制御回路Ｚ１のオンオフを制御する信号であり、制御回路Ｚ１の定常動作時（スイッチング動作のオン時）には、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、Ｈｉレベルとなる。従って、可変電圧ＶＲの第１の基準電圧Ｖａは、制御回路Ｚ１の動作開始電圧であり、可変電圧ＶＲの第２の基準電圧Ｖｂは、制御回路Ｚ１の動作停止電圧である。
【００２２】
また、ＵＶＬＯ回路ＣＯＭＰ１の出力端子は、スイッチ素子Ｑ２のゲート端子に接続されている。スイッチ素子Ｑ２のソース端子は、ＧＮＤ端子に接続されたＧＮＤラインに、スイッチ素子Ｑ２のドレイン端子は、起動回路Ｚ１０におけるスイッチ素子Ｑ３のゲート端子にそれぞれ接続され、スイッチ素子Ｑ２のソース端子とドレイン端子との間には、ツェナーダイオード列ＺＤ１が接続されている。スイッチ素子Ｑ２は、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＨｉレベルの場合にオンされ、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＬｏｗレベルの場合にオフされる。スイッチ素子Ｑ２がオンされると、スイッチ素子Ｑ３のゲート端子がＧＮＤラインに接地されて、スイッチ素子Ｑ３がオフされ、起動回路Ｚ１０が停止、すなわち、Ｖｃｃ端子に接続されている電解コンデンサＣ３への定電流の供給が停止される。一方、スイッチ素子Ｑ２がオフされると、スイッチ素子Ｑ３のゲート端子に抵抗Ｒ１０を介して電圧が印加されてスイッチ素子Ｑ３がオンされ、抵抗Ｒ９に流れる電流をトランジスタＴＲ１のベース・エミッタ間で検出することで、スイッチ素子Ｑ３のゲート電圧が抵抗Ｒ９に一定電流が流れるように起動回路Ｚ１０が動作開始する。すなわち、Ｖｃｃ端子に接続されている電解コンデンサＣ３への定電流の供給が開始される。
【００２３】
定電圧制御回路ＣＯＭＰ２は、ＦＢ端子の電圧ＶＦＢと、ＯＣＰ端子の電圧ＶＯＣＰとを比較する比較回路である。定電圧制御回路ＣＯＭＰ２は、非反転入力端子がＯＣＰ端子に、反転入力端子がＦＢ端子にそれぞれ接続され、定電圧制御回路ＣＯＭＰ２の出力端子から出力される出力信号は、電圧ＶＯＣＰが電圧ＶＦＢを超えるとＨｉレベルに、電圧ＶＯＣＰが電圧ＶＦＢ以下になるとＬｏｗレベルになる。
【００２４】
過電流制限回路ＣＯＭＰ３は、基準電圧Ｖｒｅｆと、ＯＣＰ端子の電圧ＶＯＣＰとを比較する比較回路である。過電流制限回路ＣＯＭＰ３は、非反転入力端子がＯＣＰ端子に、反転入力端子が基準電圧Ｖｒｅｆにそれぞれ接続され、過電流制限回路ＣＯＭＰ３の出力端子から出力される出力信号は、電圧ＶＯＣＰが基準電圧Ｖｒｅｆを超えるとＨｉレベルに、電圧ＶＯＣＰが基準電圧Ｖｒｅｆ以下になるとＬｏｗレベルになる。
【００２５】
定電圧制御回路ＣＯＭＰ２の出力端子と、過電流制限回路ＣＯＭＰ３の出力端子とは、オア回路ＯＲ１の入力端子にそれぞれ接続され、オア回路ＯＲ１の出力端子は、フリップフロップＦＦ１のリセット（Ｒ）端子に接続されている。また、フリップフロップＦＦ１のセット（Ｓ）端子は、発振回路Ｚ１２が接続され、フリップフロップＦＦ１の出力（Ｑ）端子は、アンド回路ＡＮＤ１の入力端子に接続されている。さらに、アンド回路ＡＮＤ１の他の入力端子は、ＵＶＬＯ回路ＣＯＭＰ１の出力端子に接続されている。これにより、ＵＶＬＯ回路ＣＯＭＰ１の出力がＨｉレベルで、且つフリップフロップＦＦ１がセットされてＱ端子の出力信号がHｉレベルである場合に、アンド回路ＡＮＤ１の出力信号がＨｉレベルとなり、ドライブ回路Ｚ１３を介してスイッチング素子Ｑ１がオンされることになる。
【００２６】
放電回路Ｚ１４は、電解コンデンサＣ３の正極端子と接続されているＶｃｃ端子とＧＮＤ端子との間に接続され、電解コンデンサＣ１の再起電圧を起動回路Ｚ１０経由で放電する。放電回路Ｚ１４は、Ｎ型のＭＯＳＦＥＴからなるスイッチ素子Ｑ４と、ＮＰＮ型のトランジスタＴＲ２と、抵抗Ｒ１１、Ｒ１２と、ツェナーダイオードＺＤ２とで構成されている。Ｖｃｃ端子とＧＮＤ端子との間には、抵抗Ｒ１１とスイッチ素子Ｑ４とが直列に接続されていると共に、抵抗Ｒ１２とツェナーダイオードＺＤ２とＮＰＮ型のトランジスタＴＲ２とが直列に接続されている。すなわち、スイッチ素子Ｑ４のドレイン端子が抵抗Ｒ１１を介してＶｃｃ端子に、スイッチ素子Ｑ４のソース端子がＧＮＤ端子にそれぞれ接続されている。また、トランジスタＴＲ２のコレクタ端子がツェナーダイオードＺＤ２のアノードに、ツェナーダイオードＺＤ２のカソードが抵抗Ｒ１２を介してＶｃｃ端子にそれぞれ接続され、トランジスタＴＲ２のエミッタ端子がＧＮＤ端子に接続されている。そして、スイッチ素子Ｑ４のゲート端子は、ＵＶＬＯ回路ＣＯＭＰ１の出力端子に接続されていると共に、トランジスタＴＲ２のベース端子は、スイッチ素子Ｑ４のドレイン端子に接続されている。
【００２７】
制御回路Ｚ１の定常動作時では、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、Ｈｉレベルとなるため、スイッチ素子Ｑ４はオンされた状態となっている。スイッチ素子Ｑ４がオン状態では、トランジスタＴＲ２のベース端子がＧＮＤ端子に接地され、トランジスタＴＲ２がオフされた状態となる。トランジスタＴＲ２がオフの状態では、Ｖｃｃ端子は、抵抗Ｒ１１を介してＧＮＤ端子に接続された状態となる。抵抗Ｒ１１は、５ＭΩ等の高インピーダンスに設定されている。一方、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＬｏｗレベルになると、スイッチ素子Ｑ４はオフされる。スイッチ素子Ｑ４がオフされると、トランジスタＴＲ２のベース端子が流れるため、トランジスタＴＲ２がオンされる。そして、トランジスタＴＲ２がオンの状態では、Ｖｃｃ端子は、抵抗Ｒ１２と、ツェナーダイオードＺＤ２とを介してＧＮＤ端子に接続された状態となる。抵抗Ｒ１２は、抵抗Ｒ１１に比べて、６８ｋΩ等の低インピーダンスに設定されている。このように、放電回路Ｚ１４は、ＵＶＬＯ回路ＣＯＭＰ１の出力信号、すなわちスイッチング動作のオンオフに応じて、Ｖｃｃ端子のインピーダンスをスイッチング動作のオン時よりもスイッチング動作のオフ時で低下させる回路であり、スイッチ素子Ｑ４は、スイッチング動作のオフ時にＶｃｃ端子のインピーダンスを低下させる切り換え回路として機能する。
【００２８】
図３は、図２に示す制御回路Ｚ１の各部の信号を示すタイミングチャートであり、（ａ）は電解コンデンサＣ１の電圧、（ｂ）は電解コンデンサＣ３の電圧Ｖｃｃ、（ｃ）はＵＶＬＯ回路ＣＯＭＰ１の出力信号、（ｄ）は制御回路Ｚ１のＤＲＩＶＥ端子からの出力信号、（ｅ）はスイッチ素子Ｑ２のオンオフ状態、（ｆ）はスイッチ素子Ｑ３のオンオフ状態、（ｇ）はスイッチ素子Ｑ４のオンオフ状態、（ｇ）はトランジスタＴＲ２のオンオフ状態をそれぞれ示している。
【００２９】
時刻ｔ１において、整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２に交流電源ＡＣが接続されると、図３（ａ）に示すように、電解コンデンサＣ１の電圧が上昇する。電解コンデンサＣ１の電圧が上昇すると、スイッチ素子Ｑ２がオフであるため、起動回路Ｚ１０におけるスイッチ素子Ｑ３のゲート端子の電圧も上昇する。スイッチ素子Ｑ３のゲート端子の電圧が上昇し、しきい値電圧を超えると、図３（ｆ）に示すように、スイッチ素子Ｑ３がオン状態となる。これにより、起動回路Ｚ１０は、定電流回路としての動作を開始し、起動回路Ｚ１０から電解コンデンサＣ３に定電流が供給され、図３（ｂ）に示すように、電解コンデンサＣ３の電圧Ｖｃｃが上昇していく。
【００３０】
なお、時刻ｔ１で電解コンデンサＣ３の電圧Ｖｃｃが上昇し始めると、放電回路Ｚ１４におけるトランジスタＴＲ２のベース電流も流れ始め、トランジスタＴＲ２がオン状態となる。これにより、放電回路Ｚ１４は、低インピーダンスに切り換えられることになるが、起動回路Ｚ１０から十分な起動電流（定電流）が供給されるため、トランジスタＴＲ２がオン状態となっても、図３（ｂ）に示すように、電解コンデンサＣ３の電圧Ｖｃｃが上昇していく。
【００３１】
時刻ｔ２で、電解コンデンサＣ３の電圧Ｖｃｃが制御回路Ｚ１の動作開始電圧である基準電圧Ｖａを超えると、図３（ｃ）に示すように、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、Ｈｉレベルになって、図３（ｄ）に示すように、スイッチング動作がオンされる。
【００３２】
また、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＨｉレベルになると、図３（ｅ）に示すように、スイッチ素子Ｑ２がオンされ、スイッチ素子Ｑ３のゲート端子が接地されるため、図３（ｆ）に示すように、スイッチ素子Ｑ３がオフ状態になる。これにより、起動回路Ｚ１０の定電流回路としての動作を停止され、以降定常動作時において、電解コンデンサＣ３には、補助巻線Ｐ２に発生した電圧が供給される。
【００３３】
さらに、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＨｉレベルになると、図３（ｇ）に示すように、放電回路Ｚ１４におけるスイッチ素子Ｑ４がオンされ、トランジスタＴＲ２のベース電流が流れなくなるため、図３（ｈ）に示すように、トランジスタＴＲ２がオフされる。これにより、放電回路Ｚ１４は、定常動作時に影響を与えない高インピーダンスに切り換えられる。
【００３４】
次に、時刻ｔ３で、交流電源ＡＣが切断されると、図３（ａ）に示すように、電解コンデンサＣ１の電圧が低下していくと共に、補助巻線Ｐ２から電解コンデンサＣ３に電圧が供給されなくなるため、図３（ｂ）に示すように、電解コンデンサＣ３の電圧Ｖｃｃが低下していく。
【００３５】
時刻ｔ４で、電解コンデンサＣ３の電圧Ｖｃｃが制御回路Ｚ１の動作停止電圧である基準電圧Ｖｂになると、図３（ｃ）に示すように、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、Ｌｏｗレベルになって、図３（ｄ）に示すように、スイッチング動作がオフされる。
【００３６】
また、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＬｏｗレベルになると、図３（ｅ）に示すように、スイッチ素子Ｑ２がオフされる。スイッチ素子Ｑ２がオフの状態で、図３（ａ）に示すように、再起現象により電解コンデンサＣ１に再起電圧が生じると、電解コンデンサＣ１の再起電圧によって起動回路Ｚ１０におけるスイッチ素子Ｑ３のゲート端子の電圧も上昇する。スイッチ素子Ｑ３のゲート端子の電圧が上昇し、しきい値電圧を超えると、図３（ｆ）に示すように、スイッチ素子Ｑ３がオン状態となる。これにより、電解コンデンサＣ１での再起現象によって生じた再起電圧が、起動回路Ｚ１０によってＶｃｃ端子に供給されることになる。なお、通常動作時の電解コンデンサＣ１の電圧が３２０Ｖであるとすると、通常動作時に起動回路Ｚ１０からＶｃｃ端子に供給される定電流は、２．５ｍＡ程度になる。これに対し、電解コンデンサＣ１の再起電圧は、通常動作時の電圧に比べて低いため、電解コンデンサＣ１の再起電圧によって起動回路Ｚ１０からＶｃｃ端子に供給される電流は、数μＡ〜数１００μＡ程度と小さくなる。
【００３７】
さらに、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＬｏｗレベルになると、図３（ｇ）に示すように、放電回路Ｚ１４におけるスイッチ素子Ｑ４がオフされ、トランジスタＴＲ２のベース電流が流れる。すると、図３（ｈ）に示すように、トランジスタＴＲ２がオンされ、放電回路Ｚ１４は、低インピーダンスに切り換えられる。これにより、電解コンデンサＣ１の再起電圧によって起動回路Ｚ１０からＶｃｃ端子に供給される電流は、放電回路Ｚ１４（低インピーダンスの抵抗Ｒ１２）によって放電され、電圧Ｖｃｃが制御回路Ｚ１の動作開始電圧である基準電圧Ｖａまで上昇することが防止されている。
【００３８】
放電回路Ｚ１４において、ツェナーダイオードＺＤ２は、放電回路Ｚ１４の動作時にＶｃｃ端子の電圧Ｖｃｃを維持する電圧維持（クランプ）回路として機能する。ツェナーダイオードＺＤ２のツェナー電圧は、ＵＶＬＯ回路ＣＯＭＰ１の動作電圧よりも高く設定されている。これにより、電圧Ｖｃｃは、放電回路Ｚ１４（抵抗Ｒ１２）によって放電されても、電解コンデンサＣ１の再起現象が続いている間（数秒〜数千秒）、ＵＶＬＯ回路ＣＯＭＰ１の動作電圧よりも高く維持される。また、ＵＶＬＯ回路ＣＯＭＰ１には、電圧Ｖｃｃが動作電圧として直接供給されている。これにより、電解コンデンサＣ１の再起現象が続いている間（数秒〜数千秒）は、ＵＶＬＯ回路ＣＯＭＰ１の出力信号が不定になることなく、Ｌｏｗレベルが維持されることになる。また、ツェナーダイオードＺＤ２のツェナー電圧は、少なくともＵＶＬＯ回路ＣＯＭＰ１の第１の基準電圧Ｖａ（制御回路Ｚ１の動作開始電圧）よりも低く設定されている。なお、十分な放電効果を得るためには、ツェナーダイオードＺＤ２のツェナー電圧を、ＵＶＬＯ回路ＣＯＭＰ１の第２の基準電圧Ｖｂ（制御回路Ｚ１の動作停止電圧）よりも低く設定すると良い。
【００３９】
以上説明したように、本実施の形態によれば、交流電源ＡＣから入力された交流電圧を整流する整流回路ＤＢと、当該整流回路ＤＢで整流した交流電圧を平滑する電解コンデンサＣ１と、１次巻線Ｐ１に電解コンデンサＣ１によって平滑された電圧が印加されるトランスＴと、トランスＴの１次巻線Ｐ１に接続されたスイッチング素子Ｑ１と、スイッチング素子Ｑ１をオンオフ動作させる制御回路Ｚ１と、スイッチング素子Ｑ１をオンオフ動作によってトランスＴの２次巻線Ｓ１に誘起されるパルス電圧を整流平滑する２次側整流平滑回路（整流ダイオードＤ１、電解コンデンサＣ２）とを備え、制御回路Ｚ１は、スイッチング素子Ｑ１の動作が開始されるまでの起動時に電解コンデンサＣ１の電圧を制御回路Ｚ１のＶｃｃ端子に供給する起動回路Ｚ１０と、Ｖｃｃ端子に接続され、交流電源ＡＣが切断された後に生じる電解コンデンサＣ１の再起電圧を起動回路Ｚ１０経由で放電する放電回路Ｚ１４とを具備している。この構成により、スイッチング素子Ｑ１の動作時（定常動作時）には、起動回路Ｚ１０の動作が停止するため、放電回路Ｚ１４によって電解コンデンサＣ１の電圧が放電されることはない。従って、通常動作時の消費電力を増加させることなく、交流電源の整流後の平滑に用いられる電解コンデンサの再起電圧を放電させることができる。なお、交流電源ＡＣの切断時に電解コンデンサＣ１の電圧は、必ず０Vまで落ちるとは限らず、中途半端に残った電解コンデンサＣ１の電圧も、放電回路Ｚ１４によって速やかに放電させることができる。また、電解コンデンサＣ１の再起電圧を放電するための放電回路Ｚ１４（抵抗）を、制御回路Ｚ１内に取り込むことができ、部品点数を減らすことができる。さらに、制御回路Ｚ１内に取り込んだ放電回路Ｚ１４は、基本的に抵抗、トランジスタ、ＭＯＳＦＥＴで構成され、特に集積化が難しい素子ではないため、制御回路Ｚ１チップコストの上昇も抑える事ができる。
【００４０】
さらに、本実施の形態によれば、放電回路Ｚ１４は、スイッチング素子Ｑ１の動作が停止されると、Ｖｃｃ端子のインピーダンスを低下させる切り換え回路（スイッチ素子Ｑ４）を具備している。この構成により、電解コンデンサＣ１の再起電圧を素早く確実に放電させることができると共に、定常動作時の消費電力を抑制することができる。
【００４１】
さらに、本実施の形態によれば、制御回路Ｚ１は、電圧Ｖｃｃと基準電圧（第１の基準電圧Ｖａ、第２の基準電圧Ｖｂ）との比較によって放電回路Ｚ１４の切り換え回路（スイッチ素子Ｑ４）を切り換えるＵＶＬＯ回路ＣＯＭＰ１を具備し、放電回路Ｚ１４は、切り換え回路（スイッチ素子Ｑ４）によってＶｃｃ端子のインピーダンスが低下された状態で、電圧ＶｃｃをＵＶＬＯ回路ＣＯＭＰ１の動作電圧以上に維持する電源維持回路（ツェナーダイオードＺＤ２）を具備している。この構成により、電解コンデンサＣ１の再起現象が続いている間（数秒〜数千秒）は、切り換え回路（スイッチ素子Ｑ４）を制御するＵＶＬＯ回路ＣＯＭＰ１の出力信号が不定になることなく、Ｌｏｗレベルが維持される。
【００４２】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。例えば、本実施の形態の整流回路ＤＢと電解コンデンサＣ１とからなる整流平滑回路に加えて、力率改善（ＰＦＣ）回路を備えるようにしても良い。また、ダイオードがブリッジ構成された整流回路ＤＢに換えて、半波整流回路、両波整流回路、両波倍電圧整流回路等を用いても良い。また、本実施の形態では、図１に示すようにフライバック型トランスを用いた例について説明したが、フォワード型トランスやハーフブリッジ型トランスを用いても良い。また、出力電圧を２次側からフィードバック信号で制御する回路例を示しているが、1次側の補助巻線電圧で間接的に制御する方式に用いても良い。
【符号の説明】
【００４３】
ＡＣ  交流電源
ＡＮＤ１  アンド回路
Ｃ１、Ｃ２、Ｃ３  電解コンデンサ
Ｃ４、Ｃ５、Ｃ６、Ｃ７  コンデンサ
ＣＯＭＰ１  低電圧誤動作防止（ＵＶＬＯ）回路
ＣＯＭＰ２  定電圧制御回路
ＣＯＭＰ３  過電流制限回路
Ｄ１、Ｄ２  整流ダイオード  
Ｄ３、Ｄ４  ダイオード
ＤＢ  整流回路
ＥＡ  エラーアンプ
ＦＦ１  フリップフロップ
ＯＲ１  オア回路
ＰＣ  フォトカプラ
Ｑ１  スイッチング素子
Ｑ２、Ｑ３、Ｑ４  スイッチ素子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、Ｒ１２  抵抗
Ｔ  トランス
ＴＲ１、ＴＲ２  トランジスタ
ＶＲ  可変電圧
Ｖｒｅｆ  基準電圧
Ｚ１  制御回路
Ｚ２  スナバ回路
Ｚ３  フィードバック回路
Ｚ１０  起動回路
Ｚ１１  定電圧回路
Ｚ１２  発振回路
Ｚ１３  ドライブ回路
Ｚ１４  放電回路
ＺＤ１  ツェナーダイオード列
ＺＤ２  ツェナーダイオード
【図１】
2014064391.tif 000003
【図２】
2014064391.tif 000004
【図３】
2014064391.tif 000005
【図４】
2014064391.tif 000006