(57)【要約】【課題】  複数のチップ部品を実装基板に垂直に実装する際に、高い接合強度を確保する。【解決手段】      チップ基板４の端部まで延伸された電極６を有する複数のチップ部品１がスペーサ２を介して積層され、チップ積層体３を形成している。各電極６はチップ積層体３の一側面上に配列し、電極６の表面上にはスペーサが存在しない空間が形成されている。【選択図】      図１
2014150138.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップ部品がスペーサを介して積層されたチップ積層体において、前記チップ部品が一端部に電極を有し、前記電極が前記チップ積層体の一側面に配列し、前記一側面には前記スペーサの存在しない空間が形成されていることを特徴とするチップ積層体。
【請求項２】
前記電極の周囲が絶縁膜で覆われていることを特徴とする請求項１に記載のチップ部品モジュール。
【請求項３】
前記電極の表面に粗面化面が形成されていることを特徴とする請求項１または請求項２いずれか一項に記載のチップ部品モジュール。
【請求項４】
前記電極の表面に前記電極とは別の金属層が形成されていることを特徴とする請求項１乃至請求項３いずれか一項に記載のチップ部品モジュール。
【請求項５】
前記チップ部品が半導体集積回路であることを特徴とする請求項１乃至請求項４いずれか一項に記載のチップ部品モジュール。
【請求項６】
複数のチップ部品がスペーサを介して積層されたチップ積層体と電極パッドの形成された配線基板とが接合されたチップ部品モジュールにおいて、前記チップ部品が一端部まで延伸された電極を有し、前記電極が前記チップ積層体の一側面に配列し、前記電極の上部には前記スペーサの存在しない空間が形成され、前記一側面が前記実装基板に対向され、前記電極と前記電極パッドとがハンダによって接合されていることを特徴とするチップ部品モジュール。
【請求項７】
前記電極と前記電極パッドが接合された接合部周囲の空間に樹脂が充填されていることを特徴とする請求項６記載のチップ部品モジュール。
【請求項８】
前記配線基板がＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）基板であり、前記チップ部品および前記スペーサの周囲が樹脂で覆われていることを特徴とする請求項６または請求項７に記載のチップ部品モジュール。
【請求項９】
一端部まで延伸された第１の電極を有する第１のチップ部品の上に前記第１の電極部を除いてスペーサを積層する工程と、前記スペーサ上に一端部まで延伸された第２の電極を有する第２のチップ部品を前記第１の電極と前記第２の電極とが一側面上に配列するように積層する工程とを有することを特徴とするチップ積層体の製造方法。
【請求項１０】
請求項１に記載のチップ積層体と電極パッドが形成された配線基板との接合方法であって、前記電極パッド上にハンダを載置する工程と、前記チップ積層体の前記電極が配列した前記チップ積層体の一側面を前記配線基板に対向させる工程と、前記電極パッド上に前記電極を載置する工程と、前記ハンダをリフローする工程とを有することを特徴とするチップ部品モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチップ部品積層体と、チップ部品モジュールと、それらの製造方法に関する。
【背景技術】
【０００２】
電子機器の高性能化や小型化の進展に伴い、電子部品の高集積化、実装の高密度化が強く求められている。この要求に応えるため種々の方法が提案されている。
【０００３】
特許文献１には、複数の平板状チップ部品を、平板をなす面同士で貼り合わせ、立てた状態で実装する方法が開示されている。
【０００４】
特許文献２には半導体チップを、その平面部と実装基板とを垂直に、すなわち半導体チップを立てた状態で実装する技術が開示されている。図１３（ａ）はこの技術による半導体チップを示す断面図である。半導体チップ１０１は、基板１０２に所定の機能が作りこまれ、基板１０２上には外部接続用の電極１０３が形成されている。電極１０３上には厚い導電体１０４が形成され半導体チップ１０１の端部まで延伸している。導電体１０４上には封止樹脂層１０５が形成されている。図示していないが、半導体チップ１０１は、複数の半導体チップ１０１が作りこまれたウェハをダイシング（切断）することによって作製される。図１３（ｂ）に示すように、この切断面（側面）で導電体１０４は外部に露出している。
【０００５】
この半導体チップ１０１の実装基板１０６への実装は、半導体チップ１０１の側面に露出した導電体１０４と、実装基板１０６に設けられたパッド１０７とをハンダ１０８等により接続して行われる。この構成では、半導体チップ１０１を立てた状態で実装するため、寝かせて（平面部を用いて）実装する場合に比べて、大幅に実装面積を縮小できる。
【０００６】
また図１４（ａ）に示すように半導体チップ１０１を積層して接着し、図１４（ｂ）のように半導体チップ１０１の側面を実装基板１０６に対向させて実装することにより、さらに集積度を上げることが可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−２０９８９２号公報
【特許文献２】特開平７−４５６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の技術には、実装基板上の部品レイアウトが部品の形状に依存してしまいうことが問題であった。その結果、全体の集積度を高めることが困難になっていた。
【０００９】
また特許文献２の技術では、導電体材料が多く必要となること、および導電体を形成、パターンニングするための工程が増えることが問題であった。導電体材料を多く必要とする原因は、ハンダ接合が導電体層の断面で行わることにあった。断面積を確保するためには、導電体層を極めて厚くしなければならなかったからである。
【００１０】
本発明は、上記の問題点に鑑みて成されたものであり、実装面積が小さく、かつ接合強度の高いチップ実装構造および方法を提供する。また材料や工程を増やすことなくこれを実現するものである。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために本発明では、一辺の端部に電極が形成された平板状の複数のチップ部品と、それぞれの前記チップ部品の間に前記電極の形成された領域を除いて挟持されたスペーサと、複数の電極パッドを有する配線基板とからなり、前記電極が前記電極パッドの配列と対応するように一平面上に配列され、前記チップ部品の平面部が前記配線基板の実装面と略垂直に配置され、前記電極と前記電極パッドとがハンダにより接続されたチップ部品モジュールを構成している。
【発明の効果】
【００１２】
本発明によれば、高密度に実装された信頼性の高いチップ部品モジュールが得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明第１の実施形態を示す断面図である。
【図２】本発明第１の実施形態のチップ積層体と実装基板との関係を示す斜視図である。
【図３】本発明第１のチップ積層体の実装基板への実装状体を示す斜視図である。
【図４】本発明第１の実施形態の製造方法を示す断面図である。
【図５】本発明第２の実施の形態に用いるチップ部品の電極の一例を示す平面図である。
【図６】本発明第２の実施の形態に用いるチップ部品の電極の一例を示す断面図である。
【図７】本発明第２の実施の形態に用いるチップ部品の電極の別の例を示す断面図である。
【図８】本発明第３の実施の形態を示す断面図である。
【図９】本発明第３の実施の形態の製造方法を示す断面図である。
【図１０】本発明第４の実施の形態を示す断面図である。
【図１１】本発明第５の実施の形態を示す断面図である。
【図１２】本発明第６の実施の形態を示す断面図である。
【図１３】特許文献２の技術を示す断面図である。
【図１４】特許文献２の技術の一実施形態を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を用いながら本発明について詳細に説明する。
（第１の実施の形態）
図１は本発明第１の実施の形態を示す断面図である。複数の平板形状を有するチップ部品１がスペーサ２を介して積層され、チップ積層体３を形成している。
【００１５】
チップ部品１は、チップ基板４と、電気的な機能を有する機能部（図示せず）と、配線５と、配線５に接続された外部接続用の電極６を有する。電極６はチップ基板４の端部まで延伸されている。配線５の上には絶縁性の保護膜７が設けられている。電極６上には保護膜７は設けられておらず、電極６の表面は外部に露出している。
【００１６】
スペーサ２は板状体であり、隣り合うチップ部品１同士の間隔を規定する。またスペーサ２は電極６の近傍には存在せず、電極６の周囲には空間が形成されている。なおスペーサ２の材質は、チップ部品１同士の間隔が温度によって変化しないように、温度による体積変化が小さいものであることが望ましい。
【００１７】
チップ積層体３はチップ部品１とスペーサ２とを例えば接着層８によって接着して形成する。チップ積層体３は電極６を介して外部と電気的に接続される。
【００１８】
本実施の形態は、チップ部品１を高密度に実装基板に実装する場合に特に好適である。図２は、この全体像を模式的に表した斜視図である。実装基板９上には配線１０が設けられ、配線１０に接続する外部接続用のパッド１１が設けられている。チップ積層体３においては、接着層８を含めたスペーサ２の厚さ、すなわち隣接するチップ部品１間の間隔は実装基板上に設けられた接続用パッドのレイアウトにしたがって決められる。図２の場合では、隣接するチップ部品１間の間隔ａ、ｂを、パッドの間隔ａ、ｂと一致させるようにスペーサ２の厚さが設定されている。このようして各電極６の位置と、パッド９の位置を対応させる。
【００１９】
チップ積層体３の実装においては、各電極６と対応するパッド１１の位置合わせを行った上でハンダ１２を用いて接合を行う。図３はこの状態を模式的に示す斜視図である。
【００２０】
次に、チップ積層体３の製造方法について説明する。図４（ａ）〜（ｅ）はチップ積層体３の製造方法を示す断面図である。（ａ）まずチップ部品１を用意する。（ｂ）次に電極６を含む領域以外のチップ部品表面に接着層８を形成する。接着層の形成には、スクリーン印刷、各種のダイコーティングなどを用いることができる。（ｃ）次に接着層８に対してスペーサ２を接着する。このとき電極６の上にはスペーサ２が存在しないようにする。またスペーサ２の材質は、隣接するチップ部品１間で電気的な干渉が生じないように、絶縁体であり、かつ誘電率の低いものが望ましい。また後工程で加わる熱や環境温度の変化に対して体積変化の小さいものが望ましい。これらの条件を満たす板状の樹脂、ガラスなどを用いることができる。（ｄ）次にスペーサ２上に接着層８を形成する。接着層８は（ｂ）と同じものでも良いが、違うものであっても良い。（ｅ）次に、接着層８に対して第２のチップ部品１’を接着する。このときチップ部品１と第２のチップ部品１’の電極６側の端部が同一平面状に並ぶように位置合わせする。次に前記（ａ）から（ｅ）の工程を繰り返し、所望の数のチップ部品１を積層して、チップ積層体３が完成する。なおスペーサ２に接着性のある材料、例えばポリオレフィン系接着性樹脂、ポリアミド系接着性樹脂などを用いれば、接着層８を省略することも可能である。
（第２の実施の形態）
図５は本実施の形態にかかる電極６近傍の構成を示す平面図である。また図６および図７は図５Ａ−Ａ’における断面図である。図５に示すように電極６の周囲はチップ端部を除き保護膜７に覆われている。電極６はハンダ接続に適するように、ハンダ濡れ性の高いものであることが望ましい。ハンダ濡れ性を確保する手段としては、まず表面の酸化膜除去および清浄度の確保が挙げられるが、積極的に表面を改質する方法もある。図６は電極表面を粗面化し粗面化面１３を形成した例を示している。粗面化により表面積が増大し濡れ性が向上する。粗面化の手段としては、サンドブラスト、プラズマ処理、化学処理などがある。図７は電極６の表面に濡れ性の良い金属層１４を形成した例である。積層する金属としてはＡｕ、Ａｇ、Ｎｉ、Ｓｎおよびこれらの合金などが好適であり、メッキや蒸着などによって形成できる。一般には表面積を大きくするために無光沢メッキが有効だと言われている。
（第３の実施の形態）
本実施の形態は、チップ積層体３を実装基板９に実装したチップ部品モジュールである。本実施の形態ではハンダ１２がパッド１１および電極６上に広がるため、実装基板９とチップ部品１との接触面積が小さいにも関わらず強い接合強度が得られる。図８は、この様子を示す断面図である。各パッド１１の上に電極６が位置合わせされ、ハンダ１２によって接続されている。ハンダ１２は電極６およびパッド１１の表面に沿って広がっているため強い接合強度が得られる。このとき実施の形態２のようにハンダ濡れ性向上策を施しておくことが好ましい。
【００２１】
次に具体例としてチップ部品１が半導体集積回路である場合について説明する。この場合、チップ基板４はシリコンやガリウム砒素などである。その厚さは数百ｕｍで、標準的な３００ｍｍシリコンウェハでは７７５ｕｍである。またチップの面積は数十から数百ｍｍ２程度である。電極６は金属の膜であり、蒸着やめっきなどによって形成される。このため電極６の厚さはチップ基板に比べて非常に薄く、例えば数ｕｍ以下である。このように電極６の膜厚は非常に薄いため、その断面は非常に小さい。このため断面だけでハンダ接合することは事実上不可能である。そこで特許文献２では厚い導電体を付加しているが、このようにすると多くの導電性体材料が必要になり、また導電体を成膜、パターニングする工程が必要になる。一方本実施の形態では、このような余分な材料の消費や新たな工程を必要とすることなく、信頼性の高い接合を形成できる。
【００２２】
またチップを平面で実装した場合は１つのチップで数十ｍｍ２の面積を必要とするのに対し、本実施の形態では、例えばスペーサ２の厚さを数百ｕｍとした場合は、同じ面積に１０個程度のチップを実装することができる。したがって、本実施の形態は半導体集積回路に特に適しているといえる。なお、本実施の形態の効果は、チップ部品１の機能には左右されない。このため、他の電子部品、例えば抵抗器、コンデンサ、光学素子、センサーなどに対しても同様に適用することが可能である。
【００２３】
次にチップ積層体３と実装基板９の接合方法について説明する。図９（ａ）〜（ｄ）は、この接合方法を示す断面図である。（ａ）まずパッド１１と配線（図示せず）の形成された実装基板９を用意する。（ｂ）次にパッド１１上にスクリーン印刷等によってペースト状のハンダ１２を塗布する。（ｃ）次にハンダ１２の上に対応する電極６を位置合わせして、チップ積層体３を載置する。（ｄ）次に全体を加熱しハンダ１２をリフローする。ハンダ１２は溶融すると濡れ性によって電極６の表面を覆うように広がる。全体を冷却してハンダ１２が固化することによって接合が完了する。以上のようにして、チップ部品１の高密度かつ信頼性の高い実装が実現される。
（第４の実施の形態）
図１０は本発明第４の実施の形態を示す断面図である。本実施の形態では電極６とパッド９の接合部周囲に形成された空間にアンダーフィル１５を充填している。アンダーフィル１５の材料としては、半導体パッケージ用に種々のものが開発されており、適宜用いることができる。もっとも代表的なものは一液性エポキシ樹脂系材料である。アンダーフィル１５に求められる性質としては、注入時の流動性、硬化時の低体積変化、不透湿性などがある。アンダーフィル１５を設けることにより、機械的、化学的な影響を緩和でき、より信頼性の高い実装が実現される。
（第５の実施の形態）
図１１は本発明第３の実施の形態を示す断面図である。本実施の形態ではチップ積層体３を実装した実装基板９をモールド１６で封止している。モールド１６には外部接続用のリード１７が設けられている。チップ積層体３とリード１７との電気的な接続は、例えばワイヤー１８を用いたワイヤボンディングによって行われる。このような封止構造を取ることにより、パッケージとしての信頼性が高まり、また取り扱いも容易になる。
（第６の実施の形態）
図１２は本発明第４の実施の形態を示す断面図である。本実施の形態では実装基板にＢＧＡ基板１９（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を用いている。第１の実施の形態と同様な方法で、チップ積層体３の電極はＢＧＡ基板１９のハンダボール２０と電気的に接続される。またチップ積層体３の周囲にはモールド１６が形成され、チップ積層体３を封止している。ＢＧＡ基板１９を用いることにより、パッケージ全体をよりコンパクトにできる。
【符号の説明】
【００２４】
１    チップ部品
２    スペーサ
３    チップ積層体
４    チップ基板
５    配線
６    電極
７    保護膜
８    接着層
９    実装基板
１０    配線
１１    パッド
１２    ハンダ
１３    粗面化面
１４    金属層
１５    アンダーフィル
１６    モールド
１７    リード
１８    ワイヤー
１９    ＢＧＡ基板
２０    ハンダボール
１０１    半導体チップ
１０２    基板
１０３    電極
１０４    導電体
１０５    封止樹脂層
１０６    実装基板
１０７    パッド
１０８    ハンダ
【図１】
2014150138.tif 000003
【図２】
2014150138.tif 000004
【図３】
2014150138.tif 000005
【図４】
2014150138.tif 000006
【図５】
2014150138.tif 000007
【図６】
2014150138.tif 000008
【図７】
2014150138.tif 000009
【図８】
2014150138.tif 000010
【図９】
2014150138.tif 000011
【図１０】
2014150138.tif 000012
【図１１】
2014150138.tif 000013
【図１２】
2014150138.tif 000014
【図１３】
2014150138.tif 000015
【図１４】
2014150138.tif 000016