(57)【要約】【課題】従来、複数の半導体製品ウェハをＬＰＣＶＤ装置を用いてバッチで成膜処理する場合、製品ウェハ以外のベアーウェハ（ダミーウェハ）処理が必要となり、パラメータを決めるための条件出しが必要であるため製品ウェハの生産量、生産効率（スループット）が低下する。【解決手段】半導体装置の製造方法は、過去の成膜処理における実データを用いた成膜条件や品種、工程の違いを反映するパラメータを含む成膜プロセスモデルを用いて、異なる品種または異なる工程の複数の製品ウェハを一括して成膜処理するものである。【選択図】  図１７
2014099437.tif 000002
【特許請求の範囲】
【請求項１】
成膜条件や品種、工程の違いを反映するパラメータを含み、異なる品種又は異なる工程に亘って成膜レートと成膜時間の関係を定式化した成膜プロセスモデルを用いて、半導体から成る製品ウェハの一括成膜処理後の膜厚の計測結果と前記一括成膜処理時の成膜時間をもとに成膜レートの算出と、目標となる成膜値を考慮した成膜時間の算出を行い、前記算出された成膜時間を基に次の一括成膜処理される半導体から成る製品ウェハの成膜時間を調節して異なる品種又は異なる工程の半導体から成る製品ウェハを一括して成膜処理する半導体装置の製造方法。
【請求項２】
前記成膜プロセスモデルを用いた成膜レートの算出と成膜時間の算出を行うための製品ウェハの一括成膜処理を第１の成膜処理とし、前記算出された成膜レート、成膜時間に基づく異なる品種又は異なる工程の製品ウェハの一括成膜処理を第２の成膜処理とし、前記第１の成膜処理は前記第２の成膜処理の直前の処理又はそれ以前の処理である請求項１記載の半導体装置の製造方法。
【請求項３】
前記成膜プロセスモデルは、成膜レートを状態量、成膜時間を操作量、膜厚を制御量とし、成膜条件に応じた係数、切片と、製品ウェハの表面積に応じた係数とをパラメータとして備え、膜厚は成膜レートと成膜時間の積に関して１次式となるものである請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１の成膜処理は異なる品種又は異なる工程の複数の製品ウェハが複数ロットで一括成膜処理される第１の成膜処理であり、前記成膜プロセスモデルを用いた成膜レート、成膜時間の算出は、前記複数ロットの各ロット中の製品ウェハのデータで計算した成膜レートを平均して第１の成膜処理での成膜レートとし、また前記複数ロットの各ロット中の製品ウェハのデータで計算した成膜時間を平均して第１の成膜処理での成膜時間とし、前記成膜プロセスモデルにより算出された第１の成膜処理の成膜レート、成膜時間を基に第２の成膜処理の成膜時間を調節する請求項２記載の半導体装置の製造方法。
【請求項５】
成膜プロセスモデルのパラメータは、すでに処理した異なる品種又は異なる工程の成膜時間と膜厚それぞれの実際の値を用い、成膜条件に応じた切片は最小二乗法により求め、また製品ウェハの表面積に応じた係数は品種、工程別に平均値を算出し、代表とした品種、工程に対する比率により求める請求項３に記載の半導体装置の製造方法。
【請求項６】
ＬＰＣＶＤ装置により複数の成膜条件で、表面積が異なる複数の製品ウェハをバッチ式で成膜処理する半導体装置の製造方法であって、
装置の状態に依存した成膜レートを状態量、成膜時間を操作量、膜厚を制御量とし、成膜条件に応じた係数、切片と、製品ウェハの表面積に応じた係数とをパラメータとして備え、膜厚は成膜レートと成膜時間の積に関して１次式となる成膜プロセスモデルに基づき、
成膜開始前には、処理条件と製品ウェハ表面積に対応した成膜プロセスモデルのパラメータ、成膜レート、そして所要の目標膜厚を用いて成膜時間を算出して、ＬＰＣＶＤ装置での成膜処理の実施を行い、
成膜処理後は膜厚計測装置による膜厚計測を行い、処理条件と表面積に対応したパラメータと、前記計測された膜厚、成膜時間の実値を用いて成膜レートを算出して、プロセスを制御する半導体装置の製造方法。
【請求項７】
成膜開始前には、複数の各製品ウェハについて、処理条件に対応したパラメータと、複数の各製品ウェハのウェハ表面積に対応したパラメータと、成膜レート、そして所要の目標膜厚を用いて成膜時間を算出し、各製品ウェハの成膜時間の平均値を、成膜処理の成膜時間として算出し、
成膜処理の実施と、成膜処理後の膜厚計測装置による膜厚計測を行い、複数の各製品ウェハについて、処理条件に対応したパラメータと、各製品ウェハのウェハ表面積に対応したパラメータと、前記膜厚計測された膜厚、成膜時間の実値を用いて成膜レートを算出して、各製品ウェハの成膜レートの平均値を成膜レートとして算出して、プロセスを制御する請求項６に記載の半導体装置の製造方法。
【請求項８】
各成膜条件に応じた切片は、過去に処理した、成膜条件は同じで、膜厚の異なる、また製品ウェハ表面積も異なる、異なる品種又は異なる工程の複数の製品ウェハの膜厚と成膜時間の実値を用いて、最小二乗法、もしくは重回帰分析により算出し、更に成膜条件に応じた係数と前記製品ウェハ表面積に応じた係数は、過去に処理した異なる品種又は異なる工程の複数の製品ウェハの膜厚と成膜時間の実値及び成膜条件に応じた切片を用いて、成膜条件に応じた係数と製品ウェハ表面積に応じた係数と成膜レートとの積に当る量を算出する第１のステップと、
全成膜条件、全製品ウェハ表面積に亘って異なる品種又は異なる工程の複数の製品ウェハの中で代表とする複数の製品ウェハの成膜条件に応じた係数を１として、また製品ウェハ表面積に応じた係数を１とする第２のステップと、
第２のステップにおける代表とする複数の製品ウェハについて、第１のステップで求めた成膜条件に応じた係数と製品ウェハ表面積に応じた係数と成膜レートとの積に当る量を成膜レートとして、成膜レートの複数の製品ウェハ間の平均を代表とする成膜レートとして算出する第３のステップと、
各成膜条件に応じた係数は、成膜条件が同じである全製品ウェハ表面積に亘って代表とする複数の製品ウェハについて、第１のステップで求めた成膜条件に応じた係数と製品ウェハ表面積に応じた係数と成膜レートの積に当る量を、第３のステップで求めた代表とする成膜レートで除して、複数の製品ウェハ間で平均をとって算出する第４のステップと、
複数の製品ウェハ表面積に応じた係数は、同一品種又は同一工程の複数の製品ウェハについて、第１のステップで求めた成膜条件に応じた係数と製品ウェハ表面積に応じた係数と成膜レートとの積に当る量を、第４のステップで求めた成膜条件に応じた係数で除して、さらに第３のステップで求めた代表とする成膜レートで除して、複数の製品ウェハ間で平均を取って算出する第５のステップと、を経て求める請求項６に記載の半導体装置の製造方法。
【請求項９】
成膜プロセスモデルのパラメータを求めるには、パラメータが既知の品種、既知の工程のバッチ処理とパラメータ未知の品種、未知の工程のバッチ処理の連続処理を一つのサンプルとし、サンプル毎にパラメータ未知品種、未知工程の製品ウェハの表面積に応じた係数を算出する請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記製品ウェハ表面積に応じた係数を求めるためには、過去又は先に処理した異なる品種又は異なる工程の複数の製品ウェハの膜厚と成膜時間の実値、および処理来歴を取得し、製品ウェハ表面積の異なる、異なる品種又は異なる工程の複数の製品ウェハの連続した２つのバッチ処理を連続処理サンプルとし、
該連続処理サンプルの１つのバッチ処理Ａの製品ウェハの、成膜条件に応じた係数、切片と製品ウェハ表面積に応じた係数は定まっており、連続処理サンプルのもう１つのバッチ処理Ｂの製品の成膜条件に応じた係数、切片は定まっており、バッチ処理Ａの製品ウェハの膜厚と成膜時間の実値、成膜条件に応じた係数、切片と製品ウェハ表面積に応じた係数より成膜レートを算出する第１のステップと、
バッチ処理Ｂの製品ウェハの膜厚と成膜時間の実値、成膜条件に応じた係数、切片と、第１のステップで算出した成膜レートより、製品ウェハ表面積に応じた係数を算出する第２のステップと、
を経て製品ウェハ表面積に応じた係数を求める請求項６に記載の半導体装置の製造方法。
【請求項１１】
製品ウェハ表面積に応じた係数を求めるためには、ＬＰＣＶＤ装置における、過去に処理した複数の製品ウェハの膜厚と成膜時間の実値、及び処理来歴を取得し、ウェハ表面積の異なる製品ウェハの連続した２つのバッチ処理を連続処理サンプルとし、連続処理サンプルの１つのバッチ処理Ａでは１種類以上のウェハ表面積の製品ウェハが成膜されており、これらの全製品ウェハの、成膜条件に応じた係数、切片とウェハ表面積に応じた係数は定まっており、
連続処理サンプルのもう１つのバッチ処理Ｂでは１種類以上のウェハ表面積の製品ウェハが成膜されており、膜厚と成膜時間が取得されている製品ウェハの枚数はＮＢ枚であり、このうちＮＢＫ枚のウェハの成膜条件に応じた係数、切片とウェハ表面積に応じた係数は定まっており、ＮＢＵ枚のウェハの成膜条件に応じた係数、切片が定まっており、
バッチ処理Ａにおける各製品ウェハについて、膜厚と成膜時間の実値、成膜条件に応じた係数、切片、ウェハ表面積に応じた係数を用いて成膜レートを算出して、平均を算出する第１のステップと、
バッチ処理Ｂにおける、ウェハ表面積に応じた係数が定まっている各製品ウェハについて、膜厚と成膜時間の実値、成膜条件に応じた係数、切片、ウェハ表面積に応じた係数を用いて成膜レートを算出する第２のステップと、
バッチ処理Ａの各製品ウェハの成膜レート平均値とバッチ処理Ｂの各製品ウェハの成膜レート平均値は等しいと仮定して、第１のステップで求めた成膜レート平均値にＮＢを掛けて、第２のステップで求めたＮＢＫ枚の全製品ウェハの成膜レートを引いて、ＮＢＵで除することでウェハ表面積に応じた係数が定まっていないとしているバッチ処理ＢのＮＢＵ枚の各製品ウェハの成膜レートを算出する第３のステップと、
バッチ処理ＢのＮＢＵ枚の各製品ウェハについて、膜厚と成膜時間の実値、成膜条件に応じた係数、切片と、第３のステップで算出した成膜レートを用いて、ウェハ表面積に応じた係数を算出する第４のステップと、を経て製品ウェハ表面積に応じた係数を求める請求項６に記載の半導体装置の製造方法。
【請求項１２】
ＬＰＣＶＤ装置において表面積の異なる複数の製品ウェハを連続でバッチ処理したときの累積膜厚に対する、特定の製品ウェハの成膜レートの関係が累積膜厚成膜レートモデルとして定式化されており、該累積膜厚成膜レートモデルのパラメータも定まっており、成膜開始前には、前記ＬＰＣＶＤ装置における累積の膜厚を用いて、累積膜厚成膜レートモデルにより前記特定の製品ウェハの成膜レートを算出する第１のステップと、
前記特定の製品ウェハの成膜レートを、前記特定の製品ウェハの成膜プロセスモデルの成膜条件に応じた係数とウェハ表面積に応じた係数で除して、装置の状態に依存した成膜レートを算出する第２のステップと、
成膜処理の対象となる製品ウェハの、成膜プロセスモデルのパラメータと、第２のステップで算出した成膜レート、および所要の目標膜厚を用いて成膜時間を算出する第３のステップとを経て、前記成膜時間をＬＰＣＶＤ装置に指示して成膜処理の対象となる製品ウェハに成膜処理を施す請求項６に記載の半導体装置の製造方法。
【請求項１３】
ＬＰＣＶＤ装置において異なる品種又は異なる工程の複数の製品ウェハを連続でバッチ処理したときの累積膜厚に対する、特定の品種又は特定の工程の製品ウェハの成膜レートの関係が累積膜厚成膜レートモデルとして定式化されており、累積膜厚成膜レートモデルのパラメータも定まっており、前記特定の品種又は特定の工程の製品ウェハの成膜プロセスモデルのパラメータは定まっており、前記特定の品種又は特定の工程の製品ウェハ以外の異なる品種又は異なる工程の製品ウェハの成膜プロセスモデルの成膜条件に応じた係数、切片は定まっており、
前記特定の品種又は特定の工程の製品ウェハ以外の異なる品種又は異なる工程の製品ウェハの、成膜プロセスモデルのウェハ表面積に応じた係数を求めるためには、ＬＰＣＶＤ装置における、過去に成膜処理した複数の異なる品種又は異なる工程の製品ウェハの膜厚と成膜時間、累積膜厚の実値を取得する第１のステップと、
各成膜処理において、累積膜厚の実値を用いて、累積膜厚成膜レートモデルにより前記特定の品種又は特定の工程の製品ウェハの成膜レートを算出する第２のステップと、
前記特定の品種又は特定の工程の製品ウェハの成膜プロセスモデルの成膜条件に応じた係数とウェハ表面積に応じた係数で、第２のステップで算出した成膜レートを除して、装置の状態に依存した成膜レートを算出する第３のステップと、
各成膜処理において、成膜した異なる品種又は異なる工程の製品ウェハに応じた成膜プロセスモデルの処理条件に応じた係数と切片、第１のステップで取得した膜厚と成膜時間の実値、第３のステップで算出した成膜レートを用いて、成膜プロセスモデルによりウェハ表面積に応じた係数を算出する第４のステップとを経て、成膜プロセスモデルのウェハ表面積に応じた係数を求める請求項６に記載の半導体装置の製造方法。
【請求項１４】
製品ウェハ表面積に応じた係数を求めるためには、ＬＰＣＶＤ装置での処理順の成膜処理の処理来歴を取得する第１のステップと、今回成膜処理した製品ウェハと、前回成膜処理した製品ウェハはウェハ表面積が異なる製品ウェハであること、及びバッチ処理Ａの製品ウェハの成膜条件に応じた係数、切片とウェハ表面積に応じた係数は定まっており、またもう１つのバッチ処理Ｂの製品ウェハの成膜条件に応じた係数、切片は定まっていること、という条件を判定する第２のステップと、
第２のステップにおいて条件が満足した場合には、前記バッチ処理Ａのウェハの膜厚と成膜時間の実値、成膜条件に応じた係数、切片とウェハ表面積に応じた係数より成膜レートを算出する第３のステップと、
前記バッチ処理Ｂの製品ウェハの膜厚と成膜時間の実値、成膜条件に応じた係数、切片と、第３のステップで算出した成膜レートより、製品ウェハ表面積に応じた係数を算出する第４のステップと、
を経てウェハ表面積に応じた係数を求める請求項６に記載の半導体装置の製造方法。
【請求項１５】
ＬＰＣＶＤ装置での処理順の成膜処理の処理来歴を取得する第１のステップと、
今回成膜のバッチ処理と前回成膜のバッチ処理の、連続した２つのバッチ処理において、１つのバッチ処理Ａでは１種類以上のウェハ表面積の製品ウェハが成膜されており、これら全製品ウェハ種類、成膜条件に応じた係数、切片と製品ウェハ表面積に応じた係数は定まっており、またもう１つのバッチ処理Ｂでは１種類以上のウェハ表面積の製品ウェハが成膜されており、膜厚と成膜時間が取得されている製品ウェハの枚数はＮＢ枚であり、このうちＮＢＫ枚の製品ウェハの成膜条件に応じた係数、切片とウェハ表面積に応じた係数は定まっており、ＮＢＵ枚の製品ウェハの成膜条件に応じた係数、切片が定まっていること、という条件を判定する第２のステップと、
第２のステップにおいて条件が満足した場合には、バッチ処理Ａにおける各製品ウェハについて、膜厚と成膜時間の実値、成膜条件に応じた係数、切片、ウェハ表面積に応じた係数を用いて成膜レートを算出して、平均を算出する第３のステップと、
バッチ処理Ｂにおける、ウェハ表面積に応じた係数が定まっている各製品ウェハについて、膜厚と成膜時間の実値、成膜条件に応じた係数、切片、ウェハ表面積に応じた係数を用いて成膜レートを算出する第４のステップと、
バッチ処理Ａの各製品ウェハの成膜レート平均値とバッチ処理Ｂの各製品ウェハの成膜レート平均値は等しいと仮定して、第３のステップで求めた成膜レート平均値にＮＢを掛けて、第４のステップで求めたＮＢＫ枚の全製品ウェハの成膜レートを引いて、ＮＢＵで除すことでウェハ表面積に応じた係数が定まっていないとしているバッチ処理ＢのＮＢＵ枚の各製品ウェハの成膜レートを算出する第５のステップと、
バッチ処理ＢのＮＢＵ枚の各製品ウェハについて、膜厚と成膜時間の実値、成膜条件に応じた係数、切片と、第５のステップで算出した成膜レートを用いて、ウェハ表面積に応じた係数を算出する第６のステップと、
を経てウェハ表面積に応じた係数を求める請求項６に記載の半導体装置の製造方法。
【請求項１６】
過去にウェハ表面積が同一となる製品ウェハが成膜処理されていない場合には、成膜処理の事前に、製品ウェハ表面積に応じた係数を1と設定する請求項６に記載の半導体装置の製造方法。
【請求項１７】
ＬＰＣＶＤ装置は複数の製品ウェハを成膜処理するために複数のスロットを備えており、製品ウェハの膜厚計測においては、製品ウェハ面内の複数の計測位置で膜厚を計測しており、
成膜プロセスモデルにはスロットの別、計測位置の別に、スロット、計測位置に応じた係数が備えられており、この係数は成膜レートと成膜時間の積の項の係数であり、またこの係数は値が定まっており、
成膜処理後に計測された膜厚の実値に基づき算出される成膜レートは、バッチ処理を代表する一つの値の代表成膜レートであり、製品ウェハの表面積で決まる複数のウェハ種類は、ウェハ種類毎に成膜プロセスモデルのパラメータがそれぞれ一つの代表パラメータとして定まっており、またウェハ種類毎に成膜後の膜厚の目標値、上限値、下限値より構成される管理値が定まっており、
成膜開始前には、成膜プロセスモデルの代表パラメータ、代表成膜レート、そして所要の目標膜厚を用いて成膜時間を算出する第１のステップと、
ウェハ種類別、および各スロットと各計測位置についての、スロット別、計測位置別の成膜プロセスモデルのパラメータと、代表成膜レート、第１のステップで算出した成膜時間を用いて、成膜プロセスモデルで成膜後の膜厚の予測値を算出する第２のステップと、
第２のステップで算出した膜厚予測値と管理値との誤差を評価する第３のステップと、
を経てから成膜処理を開始する請求項６に記載の半導体装置の製造方法。
【請求項１８】
前記各ウェハ種類毎に、過去にバッチ処理された際の成膜時間の実値と、製品ウェハとバッチ処理の対応関係情報と、各製品ウェハに対するウェハ面内計測位置別の成膜後膜厚の実値と、製品ウェハが処理されたＬＰＣＶＤ装置のスロットとの対応関係情報とを取得する第１のステップと、
第１のステップにおいて、各バッチ処理で代表とする代表成膜後膜厚を取得するか、もしくは算出して定める第２のステップと、
ウェハ種類を代表する成膜プロセスモデルの代表パラメータと、第１のステップで取得した成膜時間の実値、第２のステップで定めた代表成膜後膜膜厚を用いて、成膜プロセスモデルでバッチ処理における代表成膜レートを算出する第３のステップと、
各バッチ処理で成膜処理した製品ウェハについて、スロット、計測位置の別に、第１のステップで取得した成膜時間と成膜後膜厚の実値と、第３のステップで算出した代表成膜レート、ウェハ種類で決まる成膜プロセスモデルの代表パラメータを用いて、スロット、計測位置に応じた係数を算出する第４のステップと、
を経てスロット、計測位置に応じた係数を求める請求項１７に記載の半導体装置の製造方法。
【請求項１９】
成膜後膜厚の予測値と管理値との誤差を評価する第３のステップの後に、第４のステップでは、第３のステップで評価した誤差の量に応じて、成膜量を加減するように成膜時間を調整する第４のステップとを経て成膜処理開始前に成膜時間を決定する請求項１７に記載の半導体装置の製造方法。
【請求項２０】
誤差の量とは、管理値の目標値と膜厚予測値の差である請求項１７記載の半導体装置の製造方法。
【請求項２１】
誤差の量とは、管理値上限値から膜厚予測値の最大値を引いた差Ａと、管理値下限値から膜厚予測値の最小値を引いた差Ｂとの、差Ａと差Ｂの和を２で割った量ＡＢである請求項１７記載の半導体装置の製造方法。
【請求項２２】
バッチ処理毎のバラツキσの値は定まっており、誤差の評価は工程能力指数CpもしくはCpkの値を評価し、工程能力指数が最大となるように成膜時間を調整する請求項１７記載の半導体装置の製造方法。
【請求項２３】
多種類の成膜条件で、多種類の表面凹凸形状付きウェハのバッチ処理を行うＬＰＣＶＤ装置における、特定の１種類の成膜条件での、１種類の表面凹凸形状付きウェハであるウェハ種類のバッチ処理を行なう半導体装置の製造方法であって、
ＬＰＣＶＤ装置において連続でバッチ処理したときの、累積の膜厚に対する、特定のウェハ種類の成膜レートの関係が、累積膜厚成膜レートモデルとして定式化されており、累積膜厚成膜レートモデルのパラメータも定まっており、
成膜開始前には、該当ＬＰＣＶＤ装置における累積の膜厚を用いて、累積膜厚成膜レートモデルにより成膜レートを算出し、所要の目標膜厚を用いて成膜時間を算出して、成膜処理後の膜厚の計測の後において、該当ＬＰＣＶＤ装置における累積膜厚に今回成膜処理での膜厚を加算して、プロセスを制御する半導体装置の製造方法。
【請求項２４】
累積膜厚成膜レートモデルとは、累積膜厚に関する多項式であって、累積膜厚成膜レートモデルのパラメータとは項の係数、および切片であって、
累積膜厚成膜レートモデルのパラメータは、過去に処理した特定のウェハ種類の成膜処理での膜厚と成膜時間、および処理前の累積膜厚を収集する第１のステップと、第１のステップで収集した膜厚を成膜時間で除して成膜レートを算出する第２のステップと、第１のステップで収集した累積膜厚と、第２のステップで算出した成膜レートを用いて、最小二乗法、もしくは重回帰分析によりパラメータを算出する第３のステップとを経て求める請求項２３記載の半導体装置の製造方法。
【請求項２５】
累積膜厚成膜レートモデルは、累積膜厚に関し３次の線形多項式である請求項２４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば複数の半導体ウェハを一括して成膜処理する半導体装置の製造方法に適用して有効な技術である。
【背景技術】
【０００２】
半導体集積回路（ＩＣ、ＬＳＩ）の多くは、円盤型のシリコン（Ｓｉ）基板ウェハに、酸化膜やポリシリコン膜を堆積し、回路パターンをホトリソグラフィーによりマスクし、エッチングにより形状を形成し、また回路内に電位を設定するためにイオン注入し、これらの工程を繰り返し適用することでウェハ上に製作される。化学気相蒸着法ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）は、半導体集積回路のような微細な形状を対象としても薄膜を堆積できるので、半導体装置の薄膜形成に一般的に利用されている。
【０００３】
ＣＶＤは大きくプラズマＣＶＤと熱ＣＶＤに大別できる。プラズマＣＶＤは熱ＣＶＤよりも低い温度で、また多くの種類の材料を堆積できるため多くの半導体製造の工程で利用される。一方で熱ＣＶＤはプラズマダメージが無く、特に大規模の半導体集積回路の製造においては、精度良い形状が必要とされる半導体素子（トランジスタ）のゲート形成に関し、高純度で被覆良く成膜できる減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ−Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）が適用されている。対象となる膜種類はポリシリコン膜、酸化膜（ＳｉＯ２）、窒化膜（ＳｉＮ）である。半導体集積回路の製品ウェハ（以下、「製品ウェハ」という）の製造工程は、ゲート電極の成膜、半導体素子のチャンネル長を調整するためのゲート側壁の成膜などであり、複数の製造工程にＬＰＣＶＤは適用されている。
【０００４】
プラズマＣＶＤ装置は炉（チャンバ）に１枚のウェハを装填して処理を行う構造となっている。製品ウェハの製作ではロット内の各ウェハを順次成膜する。ロットとは、生産における物流と生産数量調整の便を図る、数枚から数十枚のウェハを一まとめにした単位である。プラズマＣＶＤ装置のように、一度に１枚のウェハを処理する方式を枚葉式と呼ぶ。
【０００５】
一方、ＬＰＣＶＤ装置は一度に数枚から数十枚、装置によっては百枚以上のウェハを装填して処理を行う構造となっている。このように多くのウェハを一括して処理を行う方式をバッチ式と呼ぶ。ＬＰＣＶＤ装置であっても枚葉式とすることは可能であるが、スループット（単位時間当たりのウェハ処理数量）の観点ではバッチ式が有利であるため、広く利用されている。
【０００６】
ＬＰＣＶＤ装置での製品ウェハの繰り返しのバッチ処理では、１ロット、同一品種・工程の複数ロット、異なる品種・工程混在した複数ロットのバッチ処理が、バッチの処理間では成膜条件を変える場合も含めて、メンテナンスまたはクリーニング後に繰り返して処理が実施されることになる。この繰り返しにおいて成膜レートは経時的に変動する。成膜条件・品種・工程の変化および経時変動による成膜レートに対して、成膜後の膜厚が管理値の目標値となるように成膜時間を調整する必要がある。成膜時間を調整する方法として、次のようなＲｕｎ−ｔｏ−Ｒｕｎ制御（ＡＰＣ（Ａｄｖａｎｃｅｄ  Ｐｒｏｃｅｓｓ  Ｃｏｎｔｒｏｌ）方式が提案されている。
【０００７】
半導体装置の製造において用いられるＬＰＣＶＤ装置による成膜処理の方法に関して以下のような技術が提案されている。
【０００８】
（１）特許文献１
成膜処理中の装置パラメータより、装置固有の成膜レート（装置状態のみに起因する成膜レート）を求め、この成膜レートをウェハ表面の成膜総面積を表現するパラメータにより製品ウェハの成膜レートに変換し、この変換された成膜レートから目標とする膜厚になるように成膜時間を算出する方法である。装置パラメータは、熱伝対計測温度、ヒータパワー、ガス流量、ガス圧力などの統計値である。装置固有の成膜レートは、製品ウェハと別にバッチ処理したベアー（ダミー）ウェハの成膜レートを係数として含むものである。
【０００９】
（２）特許文献２
半導体ウェハの成膜処理などの熱処理を行うに当たりスロット間均一性、及びウェハ面内均一性を良くするように複数のヒータの温度を調節する方法及び熱処理装置。
【００１０】
（３）非特許文献１
半導体製造において、処理後のウェハ計測結果を用いて、ＬＰＣＶＤ装置でのデポレートに相当する状態量の経時変動を補償して、デポ時間といった操作量を次回の半導体製造装置処理において調整することで、膜厚といった制御量、もしくは出力を制御するＲｕｎ−ｔｏ−Ｒｕｎ制御法を示している。
【００１１】
（４）非特許文献２
ＬＰＣＶＤ装置での処理に関し、スロット間均一性を良くするように複数のヒータの温度を調整して、さらにデポレートの変化より目標の膜厚となるようにデポ時間を調整する方法が示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１０−１６１０６号公報
【特許文献２】特開２００９−２６０２６１号公報
【非特許文献】
【００１３】
【非特許文献１】Ｊａｍｅｓ  Ｍｏｙｎｅ，Ｅｎｒｉｑｕｅ  ｄｅｌ  Ｃａｓｔｉｌｌｏ，Ａｒｎｏｎ  Ｍａｘ  Ｈｕｒｗｉｔｚ，Ｒｕｎ−ｔｏ−Ｒｕｎ  Ｃｏｎｔｒｏｌ  ｉｎ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｎｕｆａｃｔｕｒｉｎｇ，ＣＲＣ  Ｐｒｅｓｓ，２００１
【非特許文献２】Ｎｉｔａｌ  Ｓ．Ｐａｔｅｌ，Ａｍｉｔ  Ｒａｊａｄｈｙａｋｓｈａ，Ｊａｍｅｓ  Ｄ．Ｂｏｏｎｅ，Ｓｕｐｅｒｖｉｓｏｒｙ  Ｃｏｎｔｒｏｌ  ｏｆ  ＬＰＣＶＤ  Ｓｉｌｉｃｏｎ  Ｎｉｔｒｉｄｅ，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｎｕｆａｃｔｕｒｉｎｇ，Ｖｏｌ．１８，Ｎｏ．４，２００５，ｐｐ．５８４−５９１
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１に係る減圧ＣＶＤ装置において、装置固有の成膜レートは、製品ウェハと別にバッチ処理した製品ウェハとは別のベアーウェハ（ダミーウェハ）の成膜レートを係数として含む予測式により求められるものである。
【００１５】
ベアーウェハの成膜レートを装置パラメータから決めるためには、ベアーウェハの膜厚を計測しなければならないため、このパラメータを決めるための条件出しが必要である。
【００１６】
条件出しのための特別な処理、すなわち製品ウェハ以外のベアーウェハ処理が必要となるため製品ウェハの生産量、生産効率（スループット）が低下する。
【００１７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
一実施の形態による半導体装置の製造方法は、過去の成膜処理における実データを用いた成膜条件を反映するパラメータを含むモデルを用いて、複数の製品ウェハを一括して成膜処理するものである。
【発明の効果】
【００１９】
前記一実施形態によれば、モデルのパラメータ決定は、製品ウェハ以外の特別な処理、すなわちダミーウェハのみを対象とした成膜処理を行なう必要がないため製品ウェハの生産量（生産スループット）の低下を防ぐことができる。
【図面の簡単な説明】
【００２０】
【図１】ＬＰＣＶＤ装置の一例を示す構成図である。
【図２】成膜処理の制御システムとその機能の構成の例を示した構成図である。
【図３】異なるゲートパターンを持つ２種類の製品のウェハ断面図である。
【図４】パターンのないウェハ表面への成膜での成膜レートの違いの例を示す断面図（Ａ）と、異なる成膜条件の成膜過程の例を示す図（Ｂ）である。
【図５】品種、工程が異なる２つの成膜における成膜過程の例を示す図である。
【図６】成膜プロセスモデルに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法のブロック線図である。
【図７】成膜レートの経時変動の２つの例を示した図である。
【図８】表面積効果係数をガスクリーニング区間の平均値で求める概要を説明するための図である。
【図９】表面積効果係数をガスクリーニング区間の平均値で求めた際の問題点を説明するための図である。
【図１０】表面積効果係数を連続する２つのバッチ処理の実値から求める概要を説明するための図である。
【図１１】表面積効果係数をバッチ処理における品種・工程の異なる各ロットの実値から求める概要を説明するための図である。
【図１２】表面積効果係数を、実際の生産中に、自動的に決定する方法のフローチャートである。
【図１３】累積膜厚モデルに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法のブロック線図である。
【図１４】ウェハ面内の計測位置の例を示した図である。
【図１５】成膜レートの面内分布の例を示した図である。
【図１６】炉体内のスロットにおける膜厚のウェハ面内分布の例を示した図である。
【図１７】半導体装置の製造方法を示す工程フロー図である。
【発明を実施するための形態】
【００２１】
図１７は半導体装置の製造方法を示す工程フロー図である。
実施の形態の製造方法は、成膜レートと成膜時間の関係をモデルとして定式化したモデル式であるモデルを用いてバッチ式で成膜処理するものである。同図からわかるように、製品ウェハが供給され（ステップＳ１７１）、バッチ式の成膜装置で成膜処理される（ステップＳ１７２）。成膜後膜厚が膜厚計測器で計測される（ステップＳ１７３）。そして、その膜厚と成膜処理時の成膜条件とモデル１７０６とを用いて次にバッチ処理する製品ウェハの成膜条件を調整する（ステップＳ１７４）。より詳しく説明すると、この製品ウェハの膜厚計測結果と、成膜処理時の成膜時間より、モデル１７０６を用いて成膜レートが算出され（ステップＳ１７４１）、次の複数の製品ウェハのバッチ処理すなわち一括成膜処理の開始前に、次の複数の製品ウェハの目標となる成膜値を考慮した成膜時間がモデル１７０６により算出される（ステップＳ１７４２）。そしてこの算出された成膜時間を基に次の複数の製品ウェハのバッチ処理の成膜時間を調節する。そして、この調整された成膜時間を基に次の複数の製品ウェハをバッチ式で成膜処理を行なう。
【００２２】
モデル１７０６は、成膜条件とパラメータとを備え、成膜された膜の膜厚計測結果と成膜処理時の成膜時間より成膜レートを算出でき、さらに、算出した成膜レートと目標の膜厚より成膜時間を算出できる式である。さらにモデル１７０６のパラメータは先の成膜処理における実データを用いるものである。また、先の成膜処理は、直前に処理したものに限られるものではなく過去の成膜処理における実データを用いてもよい。
【００２３】
モデルのパラメータは、先の成膜処理すなわち直前の成膜処理や過去の成膜処理の実データを用いるものであるため、製品ウェハ以外のウェハに特別な処理を行なう必要がなく製品ウェハの生産量（生産スループット）の低下を防ぐことができる。
【００２４】
例えば、上記モデルとして、異なる品種または異なる工程に亘って成膜レートと成膜時間の関係をモデルとして定式化したモデル式である成膜プロセスモデル（ＤＰＭ：Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓ  Ｍｏｄｅｌ）を用いた場合について説明する。異なる品種又は異なる工程の製品ウェハが供給され（ステップＳ１７１）、バッチ式の成膜装置で成膜処理される（ステップＳ１７２）。成膜後膜厚が膜厚計測器で計測される（ステップＳ１７３）。そして、その膜厚と成膜処理時の成膜条件と成膜プロセスモデル（ＤＰＭ）とを用いて次にバッチ処理する製品ウェハの成膜条件を調整する（ステップＳ１７４）。より詳しく説明すると、この製品ウェハの膜厚計測結果と、成膜処理時の成膜時間より、成膜プロセスモデル（ＤＰＭ）を用いて成膜レートが算出され（ステップＳ１７４１）、異なる品種又は異なる工程の次の複数の製品ウェハのバッチ処理すなわち一括成膜処理の開始前に、次の複数の製品ウェハの目標となる成膜値を考慮した成膜時間が成膜プロセスモデル（ＤＰＭ）により算出される（ステップＳ１７４２）。そしてこの算出された成膜時間を基に異なる品種又は異なる工程の次の複数の製品ウェハのバッチ処理の成膜時間を調節する。そして、この調整された成膜時間を基に次の複数の製品ウェハをバッチ式で成膜処理を行なう。
【００２５】
成膜プロセスモデル（ＤＰＭ）は、成膜条件と、製品ウェハ表面積による品種間、工程間での違いを反映するパラメータとを備え、成膜された膜の膜厚計測結果と成膜処理時の成膜時間より成膜レートを算出でき、さらに、前記算出した成膜レートと目標の膜厚より成膜時間を算出できる式である。さらに成膜プロセスモデル（ＤＰＭ）のパラメータは先の成膜処理における実データを用いるものである。また、先の成膜処理は、直前に処理したものに限られるものではなく過去の成膜処理における実データを用いてもよい。
【００２６】
実施形態の一例によれば、成膜プロセスモデル（ＤＰＭ）を用いれば複数の製品ウェハに対して、目標の成膜値が得られる成膜時間を算出できるため、
異なる品種または異なる工程の複数の製品ウェハを一括してすなわちバッチ式で成膜処理することができる。従って、例えば異なる世代の製品ウェハや多品種または多工程の製品ウェハを同時に一括して、または同一装置で一括して成膜処理することができる。
【００２７】
また、成膜プロセスモデルのパラメータは、先の成膜処理すなわち直前の成膜処理や過去の成膜処理の実データを用いるものであるため、製品ウェハ以外のウェハに特別な処理を行なう必要がなく製品ウェハの生産量（生産スループット）の低下を防ぐことができる。
また、この制御方法では、特許文献１のような、設定する成膜条件、膜厚計測結果以外に、装置パラメータといった、装置処理の際に装置をモニタするシステムの必要がない。
【００２８】
実施の形態の半導体装置の製造方法は、バッチ式の成膜処理を行う熱ＣＶＤに用いると有益である。半導体装置の製造においては、精度良い形状が必要とされる半導体素子（トランジスタ）のゲート形成に関し、高純度で被覆良く成膜できるＬＰＣＶＤが適用されている。対象となる膜種類はポリシリコン膜、酸化膜（ＳｉＯ２）、窒化膜（ＳｉＮ）である。半導体装置の製造工程は、ゲート電極の成膜、半導体素子のチャンネル長を調整するためのゲート側壁の成膜などであり、複数の製造工程にＬＰＣＶＤは適用されている。したがって、実施の形態の半導体装置の製造方法は、ＬＰＣＶＤに適用して特に有益である。なお、本明細書においては、製造工程を単に「工程」ということもある。
【００２９】
実施形態によれば、次のような半導体装置の製造に用いると有益である。
（１）ＭＰＵ／ＣＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｅｒ  Ｕｎｉｔ／Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）
（２）ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、
（３）フラッシュメモリ
（４）マイコン（ＭＣＵ；Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ）
（５）ＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ；多種類の機能を一つのチップにまとめた多機能混載チップ）
このうちマイコンやＳｏＣは顧客や実装対象の電子機器製品に応じて様々な機能が要求され、その製品種類（品種）は膨大となるため本実施の形態を適用して特に有益である。
【００３０】
≪実施の形態の詳細≫
以下、図面を参照しながら、実施の形態について詳細に説明する。
【００３１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。ただし、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除く。
【００３２】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、実質的にその形状等に近似または類似するもの等を含むものとする。ただし、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除く。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００３３】
なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００３４】
１．ＬＰＣＶＤ装置
図１はＬＰＣＶＤ装置の一例を示す構成図である。
【００３５】
ＬＰＣＶＤ装置１０１は一度に複数枚の例えば百枚以上の半導体ウェハを装填して処理を行うことができる構造となっている。ＬＰＣＶＤ装置１０１は、炉１０２と、炉１０２内に収納されるボート１０３と、炉１０２を囲むヒータ１０５、１０６，１０７，１０８とを有する。さらに、ボート１０３の下にはヒータ１０９が設けられている。ボート１０３内には複数のスロット１０４があり、複数のスロット１０４それぞれに製品ウェハ１２２が装填される、すなわち各スロット上に製品ウェハ１２２が収納されるため、複数枚の例えば百枚以上の製品ウェハ１２２が炉１０２内に収納される。
【００３６】
また、この収納は、同一品種の複数の製品ウェハ１２２を一まとめとしたロットという単位で行われる。１ロットには、例えば２５枚のウェハが入っている。ＬＰＣＶＤ装置１０１ではバッチ処理で成膜処理を行う。１ロット単位の２５枚で処理を行うこともできるが、複数のロットをまとめて一括成膜処理することもできる。すなわち、複数のロットの各製品ウェハ１２２をボート１０３の複数のスロット１０４に装填して一括で成膜処理する。
【００３７】
さらに、ガスを供給するためのガス供給系１１０がＬＰＣＶＤ装置１０１の下方に設けられ、ＬＰＣＶＤ装置１０１の上方には排気系１１１が設けられている。したがって、成膜のためのガス材料はガス供給系１１０より炉１０２内に供給され、反応済みのガスは排気系１１１より排気される。また炉１０２内部は所定の圧力に保っている。成膜の反応に応じて炉１０２内の温度を一定に保つため、各部に配置された複数のヒータ（ヒータ１０５、１０６、１０７、１０８、１０９）を用いて加熱する。
【００３８】
ＬＰＣＶＤ装置１０１およびその制御系は、次のような機能および特徴を有する。
（１）複数の製品ウェハを装填できる炉体を備えており、炉体には異なる品種または異なる工程の複数のロットの製品ウェハを装填して一度に成膜処理することができる。なお、本明細書では、炉体を単に「炉」ということもある。
（２）成膜時間を調整することにより膜厚（成膜量）を制御するので、装置に成膜時間を設定し、装置は設定された成膜時間で成膜処理を実施できる。
（３）成膜レートを推定するためには膜厚を計測しなければならない。そこで制御系は膜厚計測器を備えており、異なる品種または異なる工程のウェハの成膜後膜厚を計測できるものである。なお、本明細書では、膜厚計測器を「膜厚計測装置」ともいう。
（４）成膜レートを算出して、次回バッチ処理の際に成膜時間を調整するための、計算を行うための記憶装置を含む計算機システムを備えている。
（５）ネットワークでデータを授受できるか、またはマニュアルでもデータを取得および設定できるものである。
【００３９】
なお、上記（３）の膜厚計測器は、ＬＰＣＶＤ装置１０１およびその制御系とは別に設けるようにしてもよい。この場合は、上記（５）の機能によりデータの授受を行えるようになっていればよい。
【００４０】
２．成膜時間の調整
ＬＰＣＶＤはガス材料を熱により化学変化させて所望の膜をウェハ表面に堆積する処理である。バッチ処理の度に炉体内の状態は経時的に変動するためデポレートが変化する。デポレートは、成膜レートまたは成膜速度ともいい、単位時間当たりの成膜量である。この経時的な変動とは、例えば、（イ）成膜処理を繰り返すことでウェハ表面上だけでなくボートにも膜が堆積されること、（ロ）メンテナンスまたはクリーニングでボート表面の堆積膜を除去すること、（ハ）ボートなどの部品を交換することによって発生する。また経時的な変動には各バッチ処理でのランダムなバラツキも含まれる。
【００４１】
メンテナンスまたはクリーニングを行うことで成膜レートが変化するため、この変化が製品ウェハの成膜で許容されるかを、装置の品質管理（ＱＣ）として実施することがある。この装置のＱＣでは珪素（Ｓｉ）ウェハ基板、もしくは珪素ウェハ基板に酸化膜（ＳｉＯ２）を堆積しただけの平坦なブランケットウェハに成膜を行い、膜厚を計測することで成膜レートを求めることができる。成膜レートが管理基準を満たしていれば製品ウェハを処理することができる。この装置のＱＣで用いるウェハをダミーウェハという。
【００４２】
成膜レートが変化する要因は、成膜条件自体の違いもある。各製造工程において要求される膜質が異なるため、供給するガスの種類や供給量、各ヒータの温度、圧力といった成膜条件が異なる。また半導体集積回路の製品の世代間でも、テクノロジーの導入以外の理由でも、例えばプロセスフロー（製造の手順、一連の複数の製造工程の流れ）の変更に伴って、成膜条件が変わる。成膜条件が変われば成膜レートは変化する。一つの装置で各種の成膜条件でバッチ処理するので、バッチ処理間で成膜レートが変化することとなる。
【００４３】
さらに半導体集積回路は製品の種類に応じてチップ内の回路パターン、チップサイズが異なる。すなわちウェハ表面で凹凸を含めて面積が変わることとなる。ＬＰＣＶＤではウェハ表面の全面に成膜されるので表面の面積が変わると、ウェハ表面へのガスの供給量に応じて成膜レートが変わることとなる。
【００４４】
図３は２種類の製品のウェハ断面図である。同図（Ａ）は第１製品ウェハの断面図を、同図（Ｂ）は第２製品ウェハの断面図を示している。第１製品ウェ
ハ３０１は、基板３０４の上にゲート３０２が形成され、その上に膜３０３が形成されている。第２製品ウェハ３０２は、基板３１４の上にゲート３１２が形成され、その上に膜３１３が形成されている。図３に示すように、第１製品ウェハ３０１のゲート３０２の間隔は、第２製品ウェハ３１１のゲート３１２の間隔よりも広い。したがって、ウェハの表面積は第２製品ウェハの方が広い。第１製品ウェハ３０１と第２製品ウェハ３１１とで、総量で同じ量の膜が堆積されていても、膜厚は第２製品ウェハの方が薄くなる。膜厚を製品の表面積に応じて目標値に成膜したければ、装置の成膜レートの変動に応じてのみならず、成膜条件と製品種類毎の表面積に応じても成膜時間を調整しなければならない。製品種類（品種）と表面状態が決まれば、成膜レートまたは成膜量は決まるとする。表面状態とは、ゲート膜堆積、サイドウォール膜堆積、またハードマスクなど半導体集積回路の製造過程の層（レイヤー）に応じた工程で決まるとする。すなわち、先に述べたような経時的な変動や各バッチ処理でのランダムなバラツキが無ければ、品種および工程が同一なら成膜レートは一定であるとする。表面積に応じた成膜レートまたは成膜量の違いを表面積効果と呼ぶ。
【００４５】
ＬＰＣＶＤ装置１０１ではバッチ処理で成膜処理を行う。１ロットの２５枚で処理を行うこともできるが、複数のロットをまとめて成膜処理することもできる。製品ウェハの成膜処理では、品種・工程毎に、所定の膜厚となるように成膜することが必要である。成膜後膜厚は管理値、すなわち上限値と下限値の間に収まっていれば良い。また目標とする所定の膜厚は、管理値の目標値である。異なる品種・工程であっても、製造工程や製品世代で決まる成膜条件が同じであることもあり、また管理値が同じであることもある。成膜前のウェハの表面状態の違い、すなわち表面積の差が、品種間で小さい場合には成膜レートの差も小さい。成膜条件が同じであり、管理値が広い（上限値と下限値の差、幅が広い）ならば同じ成膜時間でも管理値に収まることとなるので、同一のバッチ処理で、同時に異なる品種・工程の複数のロットを成膜処理することができる。
【００４６】
ＬＰＣＶＤ装置１０１での製品ウェハの繰り返しのバッチ処理では、１ロット、同一品種・工程の複数ロット、または異なる品種・工程混在した複数ロットのバッチ処理が、バッチの処理間では成膜条件を変える場合も含めて、メンテナンスまたはクリーニング後に繰り返して処理が実施されることになる。この繰り返しにおいて成膜レートは経時的に変動する。成膜条件・品種・工程の変化および経時変動による成膜レートに対して、成膜後の膜厚が管理値の目標値となるように成膜時間を調整する必要がある。成膜時間の調整は次のように行う。
【００４７】
複数の製品ウェハはＬＰＣＶＤ装置１０１で成膜処理され、成膜後膜厚が膜厚計測器で計測される。製品ウェハの膜厚計測結果と、成膜処理時の成膜時間より、成膜レートが推定される。製品ウェハのバッチ処理開始前に、目標となる成膜値を考慮した成膜時間が算出される。
【００４８】
異なる品種及び異なる工程に亘って成膜レートと成膜時間の関係を定式化した成膜プロセスモデル（ＤＰＭ）を用いる。ＤＰＭは、成膜条件と、ウェハ表面積の品種および工程間の違いを反映するパラメータとを備え、成膜した膜の膜厚の計測結果と成膜処理時の成膜時間より成膜レートを算出でき、さらに算出（推定）した成膜レートと目標の膜厚より成膜時間を算出できる式である。前記パラメータの値は成膜処理の事前に決まっていなければならない。前記パラメータ値の決定においては、直前の成膜処理又は過去の成膜処理における実データのみを用いる。このようなモデルを用いて、異なる品種または異なる工程のバッチ処理の度に、成膜レートの算出、成膜時間の算出を行う。
【００４９】
更に、メンテナンスまたはクリーニング後の、繰り返しでのバッチ処理の累積により成膜レートは経時変動する。この経時変動は膜をウェハに堆積する際に、炉体の内壁などに膜が堆積してしまうことに依存すると仮定するならば、繰り返しのバッチ処理による累積の膜厚（成膜量）で成膜レートが経時変動することとなる。
【００５０】
この考え方に基づき、成膜レートは累積膜厚の関数としてモデル化できる。このモデル式を累積膜厚成膜レート経時変動モデル、累積膜厚モデルまたはＡＤＴ（Ａｃｃｕｍｕｌａｔｅｄ  Ｄｅｐｏｓｉｔｅｄ  Ｔｈｉｃｋｎｅｓｓ）モデルと呼ぶ。この式によれば、処理時の成膜レートを算出して推定できるため、目標の膜厚を得るための成膜時間を算出できる。
【００５１】
成膜条件と、異なる品種又は異なる工程と、に応じた成膜時間の調整には、累積膜厚モデル（ＡＤＴモデル）の成膜レートを装置基準の成膜レートとしておき、前記した成膜プロセスモデル（ＤＰＭ）を用いて成膜時間を算出するようにしてもよい。
【００５２】
製品ウェハ生産における、バッチ処理の実データ（以下、「実値」という。）を用いて、成膜プロセスモデルまたは累積膜厚モデルのパラメータを求めるためには、モデルに含まれるパラメータが一つであるならば、１回のバッチ処理を１サンプルとして実値をモデル式に代入して、バッチ処理数分の平均を取ればよい。例えば、モデル式を式（１）で表現する。
【００５３】
【数１】
2014099437.tif 000003
【００５４】
ここでＨは膜厚、ｔは成膜時間、ＲＥＱは成膜レートであり、ａはパラメータである。膜厚・成膜時間・成膜レートの実値によりパラメータ（ａ）を求める。成膜レート（ＲＥＱ）は、特定の成膜条件・品種・工程の成膜レートとする。例えばa=1とすれば式（１）より成膜レートが得られる。今、ある成膜条件・品種・工程のモデルのパラメータをa１とする。
【００５５】
前記特定の成膜条件・品種・工程とは異なる成膜条件・品種・工程の製品ウェハの連続バッチ処理に着目する。これらの２つのバッチ処理において、１つの（特定の）成膜条件・品種・工程のパラメータ（a１）は既知であり、もう一方の（異なる）パラメータをa2とし、a2は未知であるとする。これらの２つのバッチ処理は連続処理であるので、成膜レートは変動していないと仮定すると、パラメータ（a2）は式（２）で求めることができる。このように連続したバッチ処理に着目すれば条件出しをする必要なくパラメータ（a2）を決めることが出来る。
【００５６】
【数２】
2014099437.tif 000004
【００５７】
式（２）において、添え字の１、２はそれぞれのバッチ処理のデータであることを意味する。
【００５８】
成膜条件と、品種・工程で決まる表面積効果との２つの効果をモデルとするには、例えば式（３）のように２つのパラメータで表現する。
【００５９】
【数３】
2014099437.tif 000005
【００６０】
式（３）において、添え字のＳＡＥは表面積効果（Ｓｕｒｆａｃｅ  Ａｒｅａ  Ｅｆｆｅｃｔ）を意味し、添え字のＲＧは成膜条件を意味する。装置の処理条件の設定値の組合せはレシピと呼ばれており、一群の共通の成膜条件であることを表現するためにレシピグループ（Ｒｅｃｉｐｅ  Ｇｒｏｕｐ）の略号としている。
【００６１】
パラメータの値を決めるためには、共通の成膜条件の複数の品種・工程の処理の実値より、ａＳＡＥ＝１とした上でａＲＧを求め、品種・工程個別にａＳＡＥを算出すればよい。
【００６２】
パラメータを含む項が和の線形の式表現である場合、実値を用いて最小二乗法によりパラメータを算出できる。パラメータを含む項が非線形の式表現であっても非線形最適化計算によればパラメータを算出できる。
【００６３】
なお、パラメータを決めるためには製品ウェハの成膜処理結果が必要である。初めて成膜処理を行う成膜条件・品種・工程の製品ウェハに対してはパラメータを決定できない。特に成膜条件自体が新規の場合には条件確認のための実験を通してパラメータを決める必要がある。但し、品種や工程が新規である場合には、例えば目標の膜厚値が同じ品種・工程の製品ウェハのパラメータを利用して成膜時間を決めることはできる。また式（３）によれば、最低でも１枚の製品ウェハの成膜処理を行えば、ａＳＡＥを決定できる。
【００６４】
ＡＤＴモデルも、繰り返しのバッチ処理での累積膜厚と特定の成膜条件・品種・工程の製品ウェハの成膜レートとの実値データが存在すればモデル係数を推定できるため、例えば珪素基板といったダミーウェハを用いた条件出しは不要となる。
【００６５】
炉体内の各スロットに装填された製品ウェハ面内の計測位置の膜厚を予測するためには、モデル式のパラメータをスロット、および製品ウェハ面内の計測位置の別に求めておけば良い。成膜時間を決めてモデルに代入することで膜厚の予測値を求めることができる。成膜時間を調整し、膜厚の予測値を評価することで、所要の膜厚の炉体内のスロット間、ウェハ面内計測位置となるように成膜時間を決めることができる。
【００６６】
バッチ処理において、炉体内の複数のスロットに異なる品種・工程の製品ウェハを装填するとした場合、各ウェハでの膜厚の目標値を満たす成膜時間を求めた上で、成膜時間を平均して、バッチ処理での成膜時間とすればよい。その成膜時間で膜厚を予測し、管理値に収まっていればよい。また、異なる品種・工程の各ウェハの膜厚予測結果で、各品種・工程において管理値に収まるかを判定すれば、同時にバッチ処理してよいかを判断でき、それに基づきバッチ処理を行なう。
【００６７】
３．成膜処理の制御系
図２により、ＬＰＣＶＤ装置による膜厚のＲｕｎ−ｔｏ−Ｒｕｎ制御法の内容について説明する。図２は成膜処理の制御システムの構成を示す構成図である。
【００６８】
制御システム２４０のハードウェアは、ウェハの処理を直接に行うＬＰＣＶＤ装置１０１と、膜厚計測装置２３０と、これらとデータの授受を行い、また制御のための計算処理を行うための計算機と、成膜プロセスモデル等を格納する記憶装置と、ネットワークに接続される通信装置とにより構成されている。
【００６９】
ＬＰＣＶＤ装置コントローラ２０３は、ＬＰＣＶＤ装置１０１に搭載されていて、装置を動作させるための計算などを行う計算機、記憶装置およびデータ授受のための通信装置も備えている。
【００７０】
膜厚計測装置コントローラ２０４は、膜厚計測装置２３０に搭載されていて、膜厚計測装置２３０を制御するための計算などを行う計算機および記憶装置等を備えている。
【００７１】
Ｒｕｎ−ｔｏ−Ｒｕｎ制御システム２００、ＤＰＭ設定システム２１０、ＡＤＴ設定システム２２０、製造処理指示システム２０１、およびデータ集計システム２０２は、それぞれ計算の機能の纏まり（プログラム）を示している。図２では黒線で結合しているが、実態としては一つの計算機でのプログラムによる処理であっても良い。Ｒｕｎ−ｔｏ−Ｒｕｎ制御システム２００は、Ｒｕｎ−ｔｏ−Ｒｕｎ制御のための計算を実行する。ＤＰＭ（成膜プロセスモデル）設定システム２１０は、モデルのパラメータを求めるためのものである。製造処理指示システム２０１は、計算した成膜時間を装置に指令するためのものである。データ集計システム２０２は、処理来歴や膜厚などの実値をデータベースに格納するためのものである。なお、本明細書において、「計算機」とは、中央処理装置（ＣＰＵ）と、ＣＰＵが実行するプログラムを格納するメモリと、計算結果等のデータを一時的に格納するメモリとを有するものであり、１つの半導体装置または複数の半導体装置で構成されている。
【００７２】
またデータベースについても、ＤＰＭを格納する記憶装置２０６、ＡＤＴモデルを格納する記憶装置２０７、バッチ処理実値データを格納する記憶装置２０５と、格納対象に応じて３つに分けているが、実態としては一つのデータベース（記憶装置）であってもよい。これらの記憶装置は、磁気メモリであるHD（Hard Disk）や半導体メモリであるフラッシュメモリ等で構成される。
【００７３】
本Ｒｕｎ−ｔｏ−Ｒｕｎ制御では、ＬＰＣＶＤ装置１０１に成膜時間を指示して、各種の品種・工程の製品ウェハに成膜処理を行う。また成膜後には、膜厚計測装置２３０で膜厚を計測する。成膜処理や膜厚計測したロット・ウェハ等の処理来歴、設定した成膜条件・成膜時間、および膜厚データは、データ集計システム２０２によりバッチ処理実値データのデータベース２０５に格納される。
【００７４】
ＬＰＣＶＤ装置１０１での、バッチ処理による成膜処理のＲｕｎ−ｔｏ−Ｒｕｎ制御法では、メンテナンス・ガスクリーニング後の繰り返しでの製品ウェハ成膜処理の毎に、処理前に成膜時間を算出し、処理を実施し、処理後に膜厚を計測し、その計測結果より成膜レートを算出し推定する。
【００７５】
以降で制御実施のための機能を説明する。システムは計算機がプログラムを実行することにより実施される。処理に関する文の主語は、特に主語が明示されていないならば、計算機である。
【００７６】
処理開始時には、Ｒｕｎ−ｔｏ−Ｒｕｎ制御システム２００では、バッチ処理の対象となるロットの製造条件・品種・工程の情報をバッチ処理対象ロット情報取得機能２００１により取得する。対象とする製造条件・品種・工程に応じたモデルパラメータをモデルパラメータ取得機能２００３により取得する。
【００７７】
モデルには成膜プロセスモデル（ＤＰＭ）と累積膜厚モデル（ＡＤＴモデル）の２種類があり、成膜時間算出に用いるモデルに応じたパラメータを取得する。成膜処理の対象ロットの品種・工程について膜厚目標値を膜厚管理値取得機能２００４により取得する。また登録成膜レート取得機能２００８により、前回膜厚計測の結果で求めた成膜レートの登録値を取得する。メンテナンス・ガスクリーニングの直後では予め登録されている値または別途求めた値を取得する。
そしてＤＰＭ成膜時間算出機能２００９により、モデルパラメータ、膜厚目標値、および成膜レートを用いて成膜時間を算出する。累積膜厚モデル（ＡＤＴモデル）を利用する場合には、さらに、これまでのバッチ処理の際の累積の膜厚をバッチ処理対象ロット情報取得機能２００１により取得する。
【００７８】
そしてＡＤＴ成膜レート推定・成膜時間算出機能２０１０により、累積膜厚モデル（ＡＤＴモデル）で成膜条件・品種・工程に対応した成膜レートを求め、膜厚目標値より成膜時間を算出する。
【００７９】
算出された成膜時間は製造処理指示システム２０１に送信する。さらに成膜時間はＬＰＣＶＤ装置コントローラ２０３に送られてから、ＬＰＣＶＤ装置１０１は成膜処理を開始する。
【００８０】
ＬＰＣＶＤ装置１０１でバッチ処理する。処理の成膜条件といった設定値の実値や処理した品種・工程の情報を、ＬＰＣＶＤ装置コントローラ２０３がデータ集計システム２０２に送り、バッチ処理実値データのデータベース２０５に格納する。バッチ処理された各ロット内の製品ウェハの膜厚を、膜厚計測装置２３０が計測する。膜厚計測結果を、膜厚計測装置コントローラ２０４がデータ集計システム２０２に送信して、バッチ処理実値データのデータベース２０５に格納する。
【００８１】
一方で、膜厚が計測された後で、Ｒｕｎ−ｔｏ−Ｒｕｎ制御システム２００では、成膜レートの登録値を更新する。成膜レートの更新には成膜プロセスモデル（ＤＰＭ）のみを用いる。まずバッチ処理で処理された各ロットの成膜時間・膜厚の実値を、バッチ毎処理実値データ取得機能２００２により取得する。モデルパラメータ取得機能２００３によりモデルパラメータを取得して、モデルパラメータと成膜時間の実値と膜厚の実値とを用いてＤＰＭ成膜レート算出機能２００５により成膜レートを算出する。
【００８２】
実値を用いて算出した成膜レートには、実値に含まれるバラツキ（ノイズ）が混入する。このため異常値除外機能２００６により異常の有無を判断し、またＦＢコントローラ２００７により時系列での成膜レートの変動を推定し、成膜レートの登録値の更新を行う。異常があると判定された場合には登録値を更新しない。
【００８３】
本Ｒｕｎ−ｔｏ−Ｒｕｎ制御法では、成膜プロセスモデル（ＤＰＭ）および累積膜厚モデル（ＡＤＴモデル）のいずれか一方または両方を用いて計算を実施する。このためにはモデルのパラメータが定まっていなければならない。そのために次に説明する設定システムで処理を行う。
【００８４】
なお、成膜プロセスモデル（ＤＰＭ）および累積膜厚モデル（ＡＤＴモデル）のいずれか一方しか用いない場合は、用いない方のモデルのデータベース、設定システムおよびＲｕｎ−ｔｏ−Ｒｕｎ制御システム２００のうち必要のないものを設けなくてもよい。
【００８５】
ＤＰＭ設定システム２１０では、過去バッチ処理実値データ取得機能２１０１により成膜条件・品種・工程別に、過去にバッチ処理されたロットの成膜時間・膜厚の実値データを取得する。そして成膜条件別・表面積効果別パラメータ集計機能２１０２により成膜プロセスモデル（ＤＰＭ）パラメータを算出し、パラメータを成膜条件・品種・工程別に成膜プロセスモデル（ＤＰＭ）のデータベース２０６に登録する。
【００８６】
ＡＤＴ設定システム２２０では、過去バッチ処理実値データ取得機能２２０１により、成膜条件・品種・工程別に、過去にバッチ処理されたロットの成膜時間・膜厚の実値データを取得すると共に、メンテナンス・ガスクリーニングの処理来歴を含め全てのバッチ処理での膜厚の実値データを取得する。ガスクリーニング後累積膜厚算出機能２２０２により、メンテナンス・ガスクリーニング後の累積膜厚を全バッチ処理の膜厚の実値データより求める。そして累積膜厚と、成膜時間および膜厚の実値とより求めた成膜レートを用いて、累積膜厚経時変動モデルパラメータ算出機能２２０３によりモデルパラメータを算出し、パラメータを成膜条件・品種・工程別に累積膜厚モデル（ＡＤＴモデル）のデータベース２０７に登録する。
【００８７】
成膜プロセスモデル（ＤＰＭ）のパラメータは、式（２）に示したように、連続処理した２つのバッチ処理で成膜レートが等しいと仮定すれば、１つのバッチ処理でのロットの品種・工程のパラメータが既知で、もう一つではパラメータが未知ならば、未知のパラメータを決定することが出来る。すなわちＲｕｎ−ｔｏ−Ｒｕｎ制御における膜厚計測後に、そのバッチ処理と一回前のバッチ処理とで、品種・工程の未知と既知との組合せが成立すれば、Ｒｕｎ−ｔｏ−Ｒｕｎ制御における膜厚計測の実施の度に逐次的にパラメータを決定できる。
【００８８】
Ｒｕｎ−ｔｏ−Ｒｕｎ制御システム２００では、バッチ毎処理実値データ取得機能２００２により、連続する２バッチ処理のロットの成膜条件・品種・工程の情報と、成膜時間・膜厚の実値とを取得する。モデルパラメータ取得機能２００３により既知の成膜条件・品種・工程のパラメータを取得する。そして逐次ＤＰＭパラメータ算出機能２０１１により、未知の成膜条件・品種・工程のパラメータを算出し、成膜プロセスモデル（ＤＰＭ）のデータベース２０６に登録する。
【００８９】
炉体内の各スロットの、製品ウェハ面内の各計測位置の膜厚を予測して、成膜時間を調節するためには、Ｒｕｎ−ｔｏ−Ｒｕｎ制御システム２００では、まずバッチ処理対象ロット情報取得機能２００１によりバッチ処理対象のロットの成膜条件・品種・工程情報を取得する。モデルパラメータ取得機能２００３でパラメータを取得する。このパラメータは炉体内のスロット、およびウェハ面内計測位置の別に定まっている。
【００９０】
また膜厚管理値取得機能２００４により、膜厚管理値（上限値、下限値、目標値）を取得する。先に説明した処理開始前の成膜時間算出と同様に成膜時間を算出し、膜厚予測機能２０１２により各スロットにおけるウェハ面内計測位置の膜厚を予測する。成膜時間調整機能２０１３により、膜厚予測値と管理値との誤差を評価して成膜時間を調節する。
【００９１】
以上が実施の形態における、制御のためのモデルの設定システムを含む、成膜処理の制御システムの機能の例である。
【００９２】
４．ＤＰＭに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法
成膜プロセスモデル（ＤＰＭ）とＤＰＭに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法について以下説明する。
【００９３】
（１）ＤＰＭの表現式
図４はパターンのないウェハ表面への成膜における成膜レートの違いの例を示す断面図（Ａ）と、異なる成膜条件の成膜過程の例を示す図（Ｂ）である。まず成膜プロセスモデル（ＤＰＭ）の定式化の例について示す。成膜プロセスモデルとは、成膜条件の違いと、品種・工程で決まるウェハ表面積の違いとをモデルパラメータとして備え、膜厚（成膜量）と成膜時間と成膜レートとの関係を表現できる式である。成膜条件の違いにより、ウェハ表面のパターンの有無に関わらず、成膜中の成膜レートは変化する。
【００９４】
図４（Ａ）にパターンの無いウェハ表面の、成膜による膜断面を示す。表面にパターンの無いウェハ４０１は基板４０２に膜４０３を堆積したのみである。しかし、膜堆積中には、基板（例えば、珪素（Ｓｉ））４０２表面に、例えば窒化膜（ＳｉＮ）の成膜を開始した段階で、窒化膜が乗っていくところ（同図の符号４１１の領域）では成膜レートは変化し、以降、窒化膜が堆積されていく過程（同図の符号４１２の領域）で成膜レートは一定となる。
【００９５】
この現象に基づく処理時間に対する膜厚の関係を成膜過程とし、特に異なる成膜条件間での成膜過程の違いを、図４（Ｂ）のグラフに示す。横軸が成膜時間（ｔ）、縦軸が膜厚（成膜量）（Ｈ）である。２つの成膜条件（ＲＧ（Ｒｅｃｉｐｅ  Ｇｒｏｕｐ）#１、ＲＧ#２）について図中に示している。今基準とする成膜レートの傾きをＲEQとして、基準成膜レートによる成膜過程は点線４３１である。第１成膜条件（ＲＧ#１）について成膜過程を説明する。まず成膜開始の段階で成膜レートに変化があるので、成膜レート一定の直線の成膜の進みになるまでにオフセット（ｂRG（ＲＧ#１））があることになる。そこでこのオフセット（ｂRG（ＲＧ#１））を反映した成膜過程を破線４３２で表現できる。さらに第１成膜条件（ＲＧ#１）の成膜レートは基準としている成膜レートと異なっており、成膜レートに対する第１成膜条件（ＲＧ#１）の成膜レートの比率をａＲＧ（ＲＧ#１）とすれば、第１成膜条件（ＲＧ#１）の成膜過程は直線４３３となる。すなわち次式（４）を得る。
【００９６】
【数４】
2014099437.tif 000006
【００９７】
この直線４３３は、同一の第１成膜条件（ＲＧ#１）に属する、異なる品種・工程の膜厚と成膜時間との実値があれば、重回帰分析（最小二乗法）により求まる。６つの品種・工程の実値は、同図（Ｂ）のグラフ中のプロット４４１、４４２、４４３、４４４、４４５、４４６で示される。品種・工程が異なれば、成膜時間は様々であり成膜量も異なるので、直線は安定して求まる。
【００９８】
第２成膜条件（ＲＧ＃２）についても、成膜レートの変化および成膜レート一定の関係は存在するが、それらの大きさは成膜条件ＲＧ#１とは異なる。また、ａRG(ＲＧ#２)、bRG（ＲＧ#２）も存在し、成膜過程は直線４３５となる。
【００９９】
次に品種・工程が異なることで、ウェハ表面積が異なることの成膜レートの効果の定式化について示す。ウェハ表面積の違いの例は図３の第１製品ウェハ３０１、第２製品ウェハ３１１に示しており、またこれらは第１成膜条件（ＲＧ#1）で処理されるとする。これらの成膜過程は図５に示される。図５は品種・工程が異なる２つの成膜における成膜過程の例を示す図である。第１成膜条件（ＲＧ#1）の成膜過程は直線４３２である。また第１製品ウェハ３０１の実値はプロット４４６、第２製品ウェハ３１１の実値はプロット４４５である。第１製品ウェハ３０１および第２製品ウェハ３１１ともにウェハ間での成膜膜厚のバラツキは小さく、また成膜レートの経時変動は成膜レートの値に対して小さいとして、ウェハ毎で膜厚・成膜時間の実値にバラツキがあっても、それぞれプロット４４６、４４５の近傍にばらつくと仮定した。第１製品ウェハ３０１の成膜過程は、第１成膜条件（ＲＧ#1）の成膜過程に比率（aSAE（Ａ））を掛け、また第２製品ウェハ３１１では比率（aSAE（Ｂ））を掛ければ、それぞれ直線５０１、５０２となる。
【０１００】
すなわち第１製品ウェハ３０１の成膜過程はＨ=aSAE（Ａ）aRG（ＲＧ#1）REQt+bRG（ＲＧ#1）となり、第１成膜条件（ＲＧ#1）、第１製品ウェハ３０１のインデクスを省いて、一般的に成膜条件・品種・工程の違いを表す成膜プロセスモデルは次式（５）で定式化できる。
【０１０１】
【数５】
2014099437.tif 000007
【０１０２】
式（５）において、aSAEが品種・工程で異なるウェハ表面積効果についてのモデルパラメータ（表面積効果係数）、aRGが成膜条件での成膜過程の傾きを表す係数であるモデルパラメータ(レシピグループ係数)、bRGがオフセットを表す切片であるモデルパラメータである（レシピグループ切片）。aSAEを求めるためには、第１製品ウェハ３０１を例とするならbRG（RG#1）とプロット４４６より直線５０１を求め、その傾きをaRG（ＲＧ#1）REQで除せば、aSAE（Ａ）となる。
【０１０３】
以上がＤＰＭの表現式の例である。
【０１０４】
（２）ＤＰＭに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法
次に、成膜プロセスモデル（ＤＰＭ）に基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法の例を示す。図６は成膜プロセスモデルに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法のブロック線図である。まず図６に示すブロック線図により、のＲｕｎ−ｔｏ−Ｒｕｎ制御法の動作の一例を説明する。ブロック線図中の角を丸めた四角囲みが、装置における実際の処理で、白抜きの矢印はウェハ・ロットの流れを表す。四角囲みは演算された変数・パラメータ、または演算子自体も表している。矢印はデータの流れであるが、これにより演算の順序も決まる。四角囲みと矢印でＲｕｎ−ｔｏ−Ｒｕｎ制御システムの計算が表現されており、ＦＢコントローラ６４１はこれ自体がまとまった計算を行うサブシステムであるので、四角で囲まれている。
【０１０５】
成膜処理６０１の開始前に、処理対象のロットの成膜条件（ＲＧ#）、品種（prd（product））、工程（step#）が定まるので、ＲＧ#、prd&step#（prdとstep#を併せたもの）をＬＰＣＶＤ装置コントローラ２０３はＲｕｎ−ｔｏ−Ｒｕｎ制御システムに通知する。膜厚目標値（TTGT）６１２、モデルパラメータ（aSAE、aRG、bRG）６１３、ＦＢコントローラ６４１で計算処理された成膜レート（REQ）６１４を取得し、成膜時間（t）６１５を計算する。成膜時間をＬＰＣＶＤ装置コントーラ２０３に通知することで、成膜処理６０１を開始する。
【０１０６】
成膜処理６０１を行い、膜厚計測６０２を実施する。膜厚計測装置コントローラ２０４は膜厚（Tpost）をＲｕｎ−ｔｏ−Ｒｕｎ制御システムに通知する。まず成膜時間（t）６１５、膜厚（Tpost）の実値およびモデルパラメータ（aSAE、aRG、bRG）６１３により、直接に成膜レート（REQ）６２２を計算する。制御系としては、次回のバッチ処理のために成膜レートを計算するので、各データは遅延演算子（z-1）６３１、６３２、６３３を通過する。計算した成膜レート（REQ）６２２には、成膜処理６０１や膜厚計測６０２で発生したノイズにより、バラツキが混入するので、ＦＢコントローラ６４１を用いることで経時変動を求める。
【０１０７】
図６には一例としてＥＷＭＡ（Ｅｘｐｏｎｅｎｔｉａｌｌｙ−Ｗｅｉｇｈｔｅｄ  Ｍｏｖｉｎｇ  Ａｖｅｒａｇｅ）コントローラ（フィルタとも呼ぶ）のブロック線図を示している。パラメータは重み係数（λ）６４２である。この重みを掛け合わせて、前回に推定した成膜レート（REQ）６１４と足し合わせて、新しい成膜レート（REQ）６１４とする。式（５）を成膜プロセスモデル（ＤＰＭ）とした、複数の異なる品種・工程のロットよりなるバッチ処理における、成膜時間の算出と成膜レート算出（推定）の例を示す。
【０１０８】
まず成膜時間の計算方法である。成膜時間はバッチ処理に対して調整される。また一回のバッチ処理では成膜条件は同一である。ロットは品種・工程で異なる。成膜レートはバッチ処理に対して推定されるので、バッチ処理に対して一つの値である。式（６）によりロット毎に成膜時間を算出する。
【０１０９】
【数６】
2014099437.tif 000008
【０１１０】
式（６）で、batch#はバッチ処理の繰り返しについてのインデクス、lot#はバッチ処理で処理する各ロットについてのインデクスである。膜厚目標値（HTGT）、表面積効果係数（aSAE）の引数（prd&step#|lot#）における縦棒“｜”は、左側の値を条件として、それを満たす右側の値を取る、という条件を意味している。この場合はロットの番号（lot#）の品種・工程を指すインデクスは（prd&step#）であることを意味する。成膜レート（REQ）の上に配置しているハット“∧”は、推定値であることを意味する。このロット間平均をバッチでの処理時間とする。
【０１１１】
【数７】
2014099437.tif 000009
【０１１２】
式（７）で、右辺はデータ（ｔ（batch#））をインデクスlot#に亘って平均を取る演算である。
【０１１３】
膜厚計測後の成膜レート推定処理においても、まずは式（８）によりロット毎に成膜レートを算出する。
【０１１４】
【数８】
2014099437.tif 000010
【０１１５】
式（８）で各変数の右上添え字のアスタリスク“＊”は実際の値（以下、「実値」という。）であることを意味する。このロット間平均をバッチでの成膜レートとする。
【０１１６】
【数９】
2014099437.tif 000011
【０１１７】
ＦＢコントローラ６４１をＥＷＭＡとするならば、求めた成膜レート実値と、前回推定した成膜レートとを用いて、次回以降の処理開始前における成膜時間算出のために新たな成膜レートを式（１０）により算出して推定する。
【０１１８】
【数１０】
2014099437.tif 000012
【０１１９】
ＦＢコントローラ６４１はＥＷＭＡに限定されるものではなく、成膜レートの経時変動の特性に合わせて選定してよい。例えば、ドリフト（傾き、ランプ）の傾向が、ランダムなバラツキ（白色雑音）の大きさよりも強い経時変動の場合、式（１１）、（１２）、（１３）に示すｄＥＷＭＡ（ｄｏｕｂｌｅ  ＥＷＭＡ）を採用すれば変化への追従性を上げて、膜厚の制御結果を向上できる。成膜レート（REQ）の上に配置しているハット“∧”は、推定値であることを意味する。
【０１２０】
【数１１】
2014099437.tif 000013
【０１２１】
【数１２】
2014099437.tif 000014
【０１２２】
【数１３】
2014099437.tif 000015
【０１２３】
式（１１）、（１２）、（１３）において、成膜レート（REQ）の上のチルダ“〜”は変動の平均推定量、右上のダッシュ“´”は変動の微分推定量を意味する。λ1、λ2はｄＥＷＭＡの重み係数である。
【０１２４】
式（９）で算出した成膜レートには膜厚計測結果のバラツキが入る。このバ
ラツキには成膜処理で発生したバラツキ、膜厚計測装置２３０で発生したバラツキが入る。常時発生するバラツキについてはＦＢコントローラ６４１を用いて値を推定すれば良い。しかしそれでは対応できない異常も起こりうる。例えば、プロセス処理で利用するガス材料などの異常、製品ウェハそのものに起因する割れといった異常である。またパラメータ（aSAE、aRG、bRG）６１３のデータベースへの登録間違いも起こりうる。このような場合においては、成膜レートを推定しない。よって次回の成膜時間を適正に算出できる。
【０１２５】
異常を判定するためには、例えば閾値をE %として、式（１４）が満たされない場合に異常な成膜レートであると判定し、成膜レートの推定を取りやめて、式（１５）で成膜レートを更新すればよい。
【０１２６】
【数１４】
2014099437.tif 000016
【０１２７】
【数１５】
2014099437.tif 000017
【０１２８】
もしくは異常と判定したならば、異常が発生したことを、例えば計算機の画面などで作業者に通知し、対策を促すことも考えられる。
【０１２９】
式（１５）に示すように、製品ウェハのバッチ処理の連続で、成膜レートを推定していくことは出来るが、ガスクリーニングの直後のバッチ処理では成膜レートを初期値として与えなければ成膜時間を計算できない。
【０１３０】
固定の値を、例えば過去のガスクリーニング直後のバッチ処理における成膜レートの平均値を設定することも考えられる。しかしガスクリーニングを行う毎の、ガスクリーニング区間の間で成膜レートが変化していくことも考えられえる。
【０１３１】
図７に、成膜レートの経時変動の例を２種類のグラフで示す。同図（Ａ）、（Ｂ）両者とも横軸がバッチ処理順で、縦軸が装置成膜レート（REQ）である。同図（Ａ）では、ガスクリーニング（１）、ガスクリーニング（２）、ガスクリーニング（３、が行われた以降のバッチ連続処理で、折れ線７０７、７０８、７０９のように、成膜レートは低下する。同図（Ｂ）では、ガスクリーニング（１）、ガスクリーニング（２）、ガスクリーニング（３）以降のバッチ連続処理で、折れ線７１７、７１８、７１９のように上昇した後に低下する傾向となる。
【０１３２】
今、同図（Ａ）（Ｂ）におけるガスクリーニング（１）、ガスクリーニング（２）、ガスクリーニング（３）の直後のバッチ処理における成膜レート７２１、７２２、７２３、７３１、７３２、７３３に着目する。ガスクリーニングを行うことで、前回のガスクリーニング直後の成膜レート付近に、成膜レートは復帰しているが、ガスクリーニング間で徐々に低下していく傾向がある。このような経時変動を想定する場合には、計算機はＦＢコントローラ６４１を利用して、ガスクリーニング直後の成膜レートを推定すれば良い。式（９）でバッチ処理での成膜レートを求め、式（１６）によりクリーニング直後の成膜レートとし、式（１７）でガスクリーニング直後の成膜レートを推定する。
【０１３３】
【数１６】
2014099437.tif 000018
【０１３４】
【数１７】
2014099437.tif 000019
【０１３５】
ここでclean#はガスクリーニングについてのインデクスである。成膜レート（REQ）、ＥＷＭＡ重み係数（λ）の左上添え字のＣｌはガスクリーニングを意味する。
【０１３６】
次回のガスクリーニング終了時に、初回のバッチ処理のために、式（１８）に示すように、計算機は成膜レート推定値を設定する。
【０１３７】
【数１８】
2014099437.tif 000020
【０１３８】
以上が式（５）をＤＰＭとした、成膜時間の算出と成膜レート推定の例である。また、以上がＤＰＭに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法の例である。
【０１３９】
５．ＤＰＭパラメータの決定方法
式（５）の成膜プロセスモデル（ＤＰＭ）のパラメータ（aRG、bRG、aSAE）の決定法についての例を示す。
【０１４０】
これらのパラメータは過去の製品ウェハの処理結果での、膜厚（成膜量）と成膜時間との実値を用いて算出する。
【０１４１】
（１）集計法
まず、過去の複数の実値よりパラメータ（aRG、bRG、aSAE）を求める方法を説明する。この方法を集計法とここでは呼ぶ。表面積効果係数（aSAE）は品種・工程毎に定まり、一方レシピグループ係数（aRG）、レシピグループ切片（bRG）は複数の品種・工程を含む、成膜条件毎に定まる。表面積効果係数（aSAE）を算出するためには、レシピグループ係数（aRG）とレシピグループ切片（bRG）をまず算出する。
【０１４２】
同一成膜条件の、複数のバッチ処理における膜厚と成膜時間との実値より、レシピグループ係数（aRG）、レシピグループ切片（bRG）を求めるためには、この段階で異なる品種・工程の違いを反映する必要はないため、aSAE=1として、式（１９）のモデルを仮定する。
【０１４３】
【数１９】
2014099437.tif 000021
【０１４４】
過去の実値は膜厚（成膜量）（H）と成膜時間（t）である。成膜レート（REQ）は不明であるので、重回帰分析（最小二乗法）を用いても、aRGとREQは決められない。そこでまずatmp=aRGREQとおいてa=[atmp bRG]Tを求める。計算に用いる実値のサンプル数はnsampleであるとする。
【０１４５】
【数２０】
2014099437.tif 000022
【０１４６】
ここでtは列に成膜時間と1を配置して、行方向に実値サンプルを並べたnsample行2列の行列である。Hは膜厚の実値サンプルを並べたベクトルである。aRGを決めるためには、例えばREQ=1などと成膜レートを管理しやすくしてatmpよりaRGを算出するか、もしくは複数の処理条件のうち、例えば一番サンプル数が多く、代表的と判断できる処理条件のaRGを1とおいて、REQ=atmpとし、他の成膜条件のaRGを算出してやればよい。
【０１４７】
次に表面積効果係数（aSAE）を算出する。atmpを用いれば、式（５）は式（２１）で表現される。
【０１４８】
【数２１】
2014099437.tif 000023
【０１４９】
atmp、bRGは求まっているので、式（２１）により１サンプルでaSAEを算出できる。品種・工程で複数のサンプルがあるならば、サンプル間でaSAEの平均を取る。この計算の意味を、図８を用いて説明する。図８は表面積効果係数をガスクリーニング区間の平均値で求める概要を説明するための図である。グラフの横軸は１ガスクリーニング区間バッチ処理、縦軸は膜厚を成膜時間で直接に割った成膜レートである。破線８１１はaSAE=１とした成膜条件での成膜レートであり、破線８１２は最小二乗法により求めたatmpであるので破線８１１の平均の値となる。黒のプロットで示した第１の品種・工程の成膜レート８２１には経時変動が含まれて計算されるが、第１の品種・工程の成膜レートの平均を取った平均成膜レート８２２と破線８１２との比率によりaSAE（Ａ）が決まる。白のプロットで示した第２の品種・工程の成膜レート８３１に基づいて第２の品種・工程の平均成膜レート８３２を求めることによって、同様にaSAE（Ｂ）が決まる。
【０１５０】
各品種・工程でサンプル数が少ない場合には、平均値で決めたaSAEには、大きな誤差が含まれる懸念がある。図９を用いて、これを説明する。図９は表面積効果係数をガスクリーニング区間の平均値で求めた際の問題点を説明するための図である。黒のプロットは第１の品種・工程の成膜レート８２１、白のプロットは第３の品種・工程の成膜レート８４１である。第１の品種・工程と第３の品種・工程はaSAEが同じであると仮定し、よって同一の成膜レート経時変動となる。第３の品種・工程の成膜レートのサンプルはグラフの右側にあるように２点のみであり、この平均をとった平均成膜レート８４２は第１の品種・工程の平均成膜レート８２２から離れ、第３の品種・工程のaSAE（Ｃ）の誤差は大きくなってしまう。
【０１５１】
以上が集計法の内容である。
【０１５２】
（２）連続処理換算法
この誤差を小さくするためには、時系列において近傍で処理された品種・工程のバッチ処理の結果を用いて推定した成膜レートを用いて、他の品種・工程のサンプルの表面積効果係数（aSAE）を求めればよい。図１０を用いて、この方法の意味を説明する。図１０は表面積効果係数を連続する２つのバッチ処理の実値から求める概要を説明するための図である。今、第１の品種・工程の表面積効果係数は誤差が小さい値で確定しているとする。第１の品種・工程のサンプル１００２のバッチ処理と第３の品種・工程のサンプル１０１１のバッチ処理は連続して処理されている。第１の品種・工程のサンプル１００２の膜厚と成膜時間との実値を用いて、式（５）より成膜レートを算出できる。この成膜レートと、第３の品種・工程のサンプル１０１１の膜厚と成膜時間の実値を用いれば、同じく式（５）よりaSAEを算出できる。このaSAEに混入する誤差は、膜厚のランダムのバラツキと、成膜レートの経時変動である。第３の品種・工程のサンプル１０１１においては、経時変動の誤差１０３２はほとんど無いので、サンプルの誤差１０２１はランダムのバラツキの誤差のみとなる。例えば第１の品種・工程のサンプル１００１との連続処理であったならば、経時変動の誤差１０３１も入ることになるが、誤差要因はランダムバラツキ分と連続処理での成膜レート経時変動分だけになり、誤差を小さく限定することができる。
【０１５３】
連続処理換算法の基本的な考え方は、連続した２つの処理において、成膜レート、すなわち装置の状態は変化しないとすることで、モデルパラメータが既知の処理の結果より、未知のモデルパラメータを求めることである。ＬＰＣＶＤ装置でのバッチ処理では、複数の種類の品種・工程（すなわち異なる品種又は異なる工程）の複数のロットを処理する。ひとつのバッチ処理において、既知と未知の品種・工程のロットが混在することも考えられる。この点についても、計算処理に工夫が必要となる。
【０１５４】
図１０では２つの品種・工程でのバッチ処理における、表面積効果係数aSAEの求め方の概要を示したが、実際のバッチ処理では１つのバッチ処理で複数の品種・工程のロットの処理を行う。この複数の品種・工程（すなわち異なる品種又は異なる工程）のロットを処理する場合の例として、図１１に３つの品種・工程の３ロットのバッチ処理と２つの品種・工程の２ロットのバッチ処理でのaSAEの求め方の概要を示す。横軸はバッチの処理順（バッチ）、縦軸は成膜レートである。品種・工程a、b、cは成膜プロセスモデルのパラメータが既知であるとし、品種・工程xはパラメータが未知であるとする。ここで既知とは、表面積効果係数が真値からの差が小さい値で決まっている状態とする。なお真値とは限りなく多くのサンプルより求めた平均値であるとしている。また未知とは、いまだ値が計算されていないか、もしくは少ないサンプル数で集計法により決まっている状態とする。バッチＡは品種・工程a、b、cの３つのロットＡａ、Ａｂ、Ａｃより構成されており、既知バッチである。ロットＸは品種・工程a、xの２ロットＸａ、Ｘｘより構成されており、未知バッチである。ロットＸｘの成膜レートを白丸で示しているが、パラメータは未知であるため、実際にはこの成膜レートは不明である。このロットＸｘの不明な成膜レートを決めてやれば、品種・工程xの表面積効果係数を算出できる。そのために連続する２つのバッチ処理で、各バッチの成膜レートの平均が等しいとする。既知バッチＡの成膜レートの平均値と未知バッチＸの成膜レートの平均値が等しいとしているので、既知ロットＸａの成膜レートから未知ロットＸｘの成膜レートを求めることができる。この条件は次式である。
【０１５５】
【数２２】
2014099437.tif 000024
【０１５６】
ロットＸｘの成膜レートは式（２２）を解けばよい。ロットＡａ，Ａｂ，Ａｃ，Ｘａの成膜レートは、膜厚（成膜量）と成膜時間との実値と、既知のモデルパラメータとを用いて式（５）を解けばよい。成膜レートが決まれば、同じく式（５）より表面積効果係数（aSAE）が計算できる。なお、成膜レートは製品ウェハ毎に求めることができるが、ここではロットの単位で成膜レートを算出することとして記載している。このためにはロットで複数の製品ウェハの膜厚を計測しているなら、これらの平均値をロットの膜厚とすればよい。逆に、ロットの単位ではなく製品ウェハ毎に成膜レートを求めたとしても、計算方法は同様である。
【０１５７】
既知バッチとは、バッチ内のすべてのロットの品種・工程で、表面積効果係数が決定されているバッチである。未知バッチとは、バッチ内の最低でもひとつのロットの品種・工程で、表面積効果係数が決定していないバッチである。
【０１５８】
任意のロット数の、連続した2バッチ処理のサンプル（連続処理サンプル）における、計算方法を明示する。未知バッチの未知の品種・工程のロットの成膜レートは次式で計算される。
【０１５９】
【数２３】
2014099437.tif 000025
【０１６０】
ここで、成膜レート（REQ）の右上添え字Refは既知バッチを意味する。Subは未知バッチを意味し、Sub,unknownは未知バッチ中の未知の品種・工程、Sub,knownは未知バッチ中の既知の品種・工程を意味する。Nはバッチ内のロット数であり、右下添え字のSub,known、Sub,unkownの意味は同様である。またNSub=NSub,known+NSub,unknownである。
【０１６１】
未知バッチの未知の品種・工程の表面積効果係数は次式で計算される。
【０１６２】
【数２４】
2014099437.tif 000026
【０１６３】
以上の、表面積効果係数を求める方法を、連続処理換算法と呼ぶ。
【０１６４】
（３）計算機の処理
以上の集計法と連続処理換算法の計算機の処理を述べる。
【０１６５】
（ａ）集計法
（Ｓｔｅｐ１）過去に成膜処理したロットの膜厚と成膜時間との実値を、成膜条件・品種・工程の情報とともに取得する。
【０１６６】
（Ｓｔｅｐ２）同一の成膜条件のロットの実値より、レシピグループ係数と成膜レートとの積（aRGREQ）と、成膜条件のレシピグループ切片（bRG）とを重回帰分析（最小二乗法）で計算する。
【０１６７】
（Ｓｔｅｐ３）最も品種・工程の多い成膜条件の成膜条件のレシピグループ係数（aRG）を１とおき、成膜レート（REQ）を定めて、他の成膜条件のレシピグループ係数（aRG）を算出する。
【０１６８】
（Ｓｔｅｐ４）品種・工程の別のロットの実値と、REQ、aRGおよびbRGとより表面積効果係数（aSAE）をロット毎に算出して平均値を算出する。
【０１６９】
（ｂ）連続処理換算法
予め品種・工程別に表面積効果係数が既知か未知かを判別して（未知／既知指定）、データベース（ＤＢ）に登録しておき、上記Ｓｔｅｐ１においてバッチ処理来歴情報と品種・工程別の未知／既知指定も併せて取得する。その後上記Ｓｔｅｐ１とＳｔｅｐ３を行う。上記Ｓｔｅｐ４において未知バッチと既知バッチの連続バッチ処理の組である連続処理サンプルを検索して、未知品種・工程のaSAEを算出する。表面積効果係数の未知／既知指定は、品種・工程別に取得したサンプル数により判別できる。以上が計算機の処理内容である。
【０１７０】
以上が式（５）のＤＰＭのパラメータ（aRG、bRG、aSAE）の決定法の例である。
【０１７１】
以上、連続する２つのバッチ処理の実際の処理結果を用いて、そのバッチ処理を構成するロットの内の、一部の品種・工程のロットの表面積効果係数（aSAE）を算出する、連続処理換算法を示した。これは連続する２つのバッチ処理において、ひとつのバッチ処理が既知バッチ、もうひとつのバッチ処理が未知バッチである場合に、未知バッチの内の表面積効果係数が未知である品種又は工程の表面積効果係数を算出する方法である。
【０１７２】
６．逐次連続処理換算法
上記５では、Ｒｕｎ−ｔｏ−Ｒｕｎ制御を実施する以前に、事前に成膜プロセスモデル（ＤＰＭ）のパラメータを求める方法について述べた。しかし連続処理換算法ならば、実際に成膜処理と膜厚計測処理を繰り返し実施しているときに、連続処理サンプルを判定することで表面積効果係数（aSAE）を決定できる。サンプル数が少ない品種や工程の表面積効果係数を求められることが連続処理換算法の利点であるが、さらに実際の生産中に、自動的にパラメータを決定できるならば、技術者または作業者がマニュアルでパラメータを決めてシステムに登録する処理が削減できる利点がある。
【０１７３】
表面積効果係数（aSAE）の計算内容は前記しており、また計算は式（２３）、（２４）を利用すればよい。上記５では、Ｒｕｎ−ｔｏ−Ｒｕｎ制御法を適用する前の、事前のパラメータ決定について述べている。そこで、実際のバッチ処理と膜厚計測処理を繰り返す生産中に、自動的にパラメータを決定する方法の例を、以下に述べる。
【０１７４】
逐次連続処理換算法によるＤＰＭパラメータをオンラインで更新する例を説明する。図１２は表面積効果係数を、実際の生産中に、自動的に決定する方法のフローチャートである。
【０１７５】
先ず図１２に示すフローチャートを用いて説明する。図１２のフローチャートでは、ステップ１２０１から１２１３のループで、ガスクリーニング実施（メンテナンス実施を含む）（ステップ１２０２）以降の、ガスクリーニング以降のバッチ処理の繰り返しのフローを示している。太線の角を丸めた四角の囲みは、装置自体（物体）の実際の動作（装置の処理）を意味しており、細線四角囲み、ループ、および条件分岐は計算機の処理（システムの処理）である。
【０１７６】
まず自動的にパラメータを決定するためには、計算機は事前に既知と未知の品種や工程を指定する（ステップ１２０１）。例えば、これまでに表面積効果係数の算出に用いたサンプルの数が５件より少ないならば、未知品種・未知工程とすると指定する。この処理については技術者または作業者など人がマニュアルで指定してもよい。ガスクリーニング実施（メンテナンス実施を含む）（ステップ１２０２）以降、ガスクリーニング以降のバッチ処理繰り返しを行う（ステップ１２０３）。
【０１７７】
なお、本パラメータ決定法は、連続処理換算法を利用しているので、連続処理サンプルを用いて計算を行う。繰り返し処理においては、処理を行ったばかりのバッチ処理を今回のバッチ処理とするならば、前回のバッチ処理も併せて、連続処理サンプルの判定を行うことになる。
【０１７８】
バッチ処理繰り返し（ステップ１２０３）においては、まず成膜処理装置（ＬＰＣＶＤ装置）は成膜処理を実施し、処理来歴とデポ時間とをデータベースに格納する（ステップ１２０４）。そして膜厚計測装置は膜厚計測処理を実施し、膜厚計測結果をデータベースに格納する（ステップ１２０５）。
【０１７９】
そして計算機は、前回バッチ処理と今回バッチ処理の、来歴情報（ロットの品種・工程）を取得し（ステップ１２０６）、連続処理サンプルか否かを判定する（ステップ１２０７）。連続処理サンプルであるとの判定は、ひとつのバッチが未知バッチ、もうひとつのバッチが既知バッチであることである。ステップ１２０７の判定結果がＹｅｓであるならば、計算機は連続処理サンプルの各ロットの成膜時間・膜厚の実値と、各品種の成膜条件係数・成膜条件切片と、既知品種・既知工程の表面積効果係数とを取得する（ステップ１２１０）。未知品種・未知工程の表面積効果係数を算出する（ステップ１２１１）。そして未知品種・工程の表面積効果係数を更新（データベース登録）する（ステップ１２１２）。ステップ１２０７の判定結果がＮｏであるならば、計算機はこれらの処理ステップ１２１０、１２１１、１２１２をスキップする。
【０１８０】
最後に今回バッチ処理を前回バッチ処理として更新し（ステップ１２１３）、次のループに入る（ステップ１２０４に移る）。なお、ガスクリーニングまたはメンテナンスを実施する場合（ステップ１２１４での判定がＹｅｓの場合）はステップ１２０３から抜け出してステップ１２０２に移る。
【０１８１】
以上が図１２を用いた、自動的にパラメータを決定する方法の例の説明である。この、実際の生産中における、自動的なパラメータ決定方法を、逐次連続処理換算法と呼ぶ。図１２におけるステップ１２１１の計算は、式（２３）、（２４）の計算である。ステップ１２１２の計算は、ステップ１２１１の計算結果には膜厚と成膜時間との実値にばらつきが混入するなど、誤差が混入することを防止するための処理である。計算内容は、例えば式（１０）、（１１）、（１２）、（１３）に示した、ＥＷＭＡ、ｄＥＷＭＡのようなＦＢコントローラである。もしくは移動平均（ＭＡ（Ｍｏｖｉｎｇ  Ａｖｅｒａｇｅ））、自己回帰移動平均（ＡＲＭＡ（Ａｕｔｏ−Ｒｅｇｒｅｓｓｉｖｅ  Ｍｏｖｉｎｇ  Ａｖｅｒａｇｅ））などの時系列フィルタ、またはＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタ、カルマンフィルタ、モンテカルロフィルタといったフィルタであってもよい。実際に計算された結果を評価することで、計算方法は決まる。
【０１８２】
以上が自動的なパラメータ決定方法の例である。
【０１８３】
７．ＡＤＴに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法
累積膜厚モデル（ＡＤＴモデル）と、累積膜厚モデル（ＡＤＴモデル）に基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法についての例を以下説明する。
【０１８４】
まず累積膜厚モデル（ＡＤＴモデル）の定式化の例について示す。累積膜厚モデル（ＡＤＴモデル）は、ガスクリーニング後の連続バッチ処理における、膜厚の累積量と、成膜レートとの関係式である。成膜レートの経時変動は、製品ウェハの成膜処理の度に、炉体内のボートや側壁に膜が堆積し、炉体内の状態が変化していくためである。炉体内の構造物の物質は石英部品がよく利用されている。これは成膜される膜の物質、たとえば窒化膜（ＳｉＮ）とは異なる。そのためガスクリーニング直後での炉体内の状態の経時変動と、成膜処理を繰り返していくことでガス材料が継続的に堆積され続けていく時の炉体内の状態の経時変動では、状態の変化の仕方が異なる。図７（Ａ）に経時連動の例を示したように、成膜レート（REQ）の経時変動７０７、７０８、７０９はガスクリーニング後に低下し、徐々に低下の程度（傾き）が小さくなる。図７（Ｂ）に示す成膜レート（REQ）の経時変動７１７、７１８、７１９はガスクリーニング後の２、３バッチ処理で上昇し、以降で徐々に低下する。図７（Ａ）（Ｂ）のいずれにおいても、ガスクリーニング区間毎で経時変動のパターンは類似している。そこでこのパターンを定式化すれば、バッチ処理での膜厚の累積で成膜レートが推定できる。
【０１８５】
ガスクリーニング区間での成膜レートの経時変動パターンは、ガスクリーニング後の数バッチ分の変化と、それ以降の変化との、２段階の変化と想定すれば、３次式で表現できる。すなわち、累積膜厚モデル（ＡＤＴモデル）は次式となる。
【０１８６】
【数２５】
2014099437.tif 000027
【０１８７】
ここで、累積膜厚モデル（ＡＤＴモデル）のパラメータはa、b、c、dであり、添え字accは累積（ａｃｃｕｍｕｌａｔｅｄ）を意味する。本モデルには品種・工程で異なる表面積効果を導入していないので、同一の品種・工程の、成膜条件が同じバッチ処理の成膜レートを推定するものである。そこで成膜レート（RQC）には、製品ウェハの品質管理（ＱＣ（Ｑｕａｌｉｔｙ  Ｃｏｎｔｒｏｌ））に基づいているとし、添え字にＱＣを付けた。
【０１８８】
式（２５）の累積膜厚モデル（ＡＤＴモデル）は、パラメータに関して線形の式である。パラメータは、バッチ処理での膜厚（成膜量）を成膜時間で序した成膜レートと、バッチ処理開始時の炉体で成膜処理を行ってきた累積膜厚との実値を用いて、重回帰分析（最小二乗法）により算出できる。累積膜厚は、バッチの処理毎に、バッチ内の各ロットの膜厚計測結果の平均値を求めて加算を繰り返すか、またはバッチ処理での膜厚目標値の加算を繰り替えして、算出する。以上が累積膜厚モデル（ＡＤＴモデル）の例である。
【０１８９】
累積膜厚モデル（ＡＤＴモデル）に基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法の例を示す。図１３は累積膜厚モデルに基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法のブロック線図である。図１３に示すブロック線図により、Ｒｕｎ−ｔｏ−Ｒｕｎ制御法の動作の一例を説明する。ブロック線図の各要素は図６に示したブロック線図とほぼ同様である。
【０１９０】
成膜処理１３０１の開始前に、処理対象のロットの品種・工程の情報（prd&step#）をＬＰＣＶＤ装置コントローラ２０３はＲｕｎ−ｔｏ−Ｒｕｎ制御システムに通知する。まず累積膜厚（Hacc）１３１４を取得し、品種・工程（prd&step#）に応じたモデルパラメータ（aacc、bacc、cacc、dacc）１３１３を持つ累積膜厚モデル（ＡＤＴモデル）により成膜レート（RQC）１３１５を算出する。そして膜厚目標値（TTGT）１３１２を成膜レート（RQC）１３１５で除すことで成膜時間（t）１３１６を算出する。成膜時間を装置に通知することで、成膜処理１３０１を開始する。
【０１９１】
成膜処理を行った後に、膜厚計測１３０２を実施する。膜厚計測装置コントローラ２０４は膜厚（Tpost）をＲｕｎ−ｔｏ−Ｒｕｎ制御システムに通知する。システムは、この膜厚（Tpost）を累積膜厚（Hacc）１３１４に加算する。この加算では次回のバッチ処理のための処理であるため、遅延演算子（z-1）１３３１を通過する。
【０１９２】
このＲｕｎ−ｔｏ−Ｒｕｎ制御法を式で示す。成膜時間算出に際しては、まず式（２６）により成膜レートを算出する。
【０１９３】
【数２６】
2014099437.tif 000028
【０１９４】
そして式（２７）により成膜時間を算出する。
【０１９５】
【数２７】
2014099437.tif 000029
【０１９６】
膜厚計測の後に、式（２８）により累積膜厚を更新する。
【０１９７】
【数２８】
2014099437.tif 000030
【０１９８】
ガスクリーニングを実施した際に、この累積膜厚（Hacc）はゼロに設定される。
【０１９９】
膜厚（Tpost）はバッチ処理に対して定まる。実際にはロット中の製品ウェハを計測した結果であるので、例えば複数の製品ウェハの膜厚を計測したならば、それらの膜厚の平均値をバッチ処理での膜厚とすればよい。
【０２００】
さらに、品種・工程別の成膜レート算出、および成膜時間算出として処理を説明したが、成膜条件が同じで、パラメータや膜厚目標値が同じ、または同じと見なせる異なる品種・工程であるならば、それらの品種・工程の複数のロットを一回のバッチ処理で成膜処理してもよい。
【０２０１】
以上が、累積膜厚モデル（式（２５））を用いた、Ｒｕｎ−ｔｏ−Ｒｕｎ制御
法の例である。
【０２０２】
８．ＡＤＴとＤＰＭとの併用に基づくＲｕｎ−ｔｏ−Ｒｕｎ制御法
累積膜厚モデル（ＡＤＴモデル）を用いた制御を、成膜プロセスモデル（ＤＰＭ）と併用することで、品種・工程別に対応した制御とすることもできる。つまり特定の、限定された品種・工程で累積膜厚モデル（ＡＤＴモデル）を定めておき、この累積膜厚モデル（ＡＤＴモデル）で成膜レートを算出し、他の品種・工程の成膜時間は成膜プロセスモデル（ＤＰＭ）を利用して算出することである。成膜レート（RQC）は特定の品種・工程の成膜レートである。そこでRQC=aSAEaRGREQとおく。今、品種・工程Ａの累積膜厚モデル（ＡＤＴモデル）が定まっている、すなわちモデルパラメータが決まっているとする。そして品種・工程Ａ、Ｂの成膜プロセスモデル（ＤＰＭ）が定まっているとする。品種・工程Ｂの成膜時間は次式で算出できる。
【０２０３】
【数２９】
2014099437.tif 000031
【０２０４】
逆に、特定の品種・工程の累積膜厚モデル（ＡＤＴモデル）と成膜プロセスモデル（ＤＰＭ）が定まっていれば、それ以外の品種・工程の成膜プロセスモデル（ＤＰＭ）の表面積効果係数（aSAE）を次式により算出できる。
【０２０５】
【数３０】
2014099437.tif 000032
【０２０６】
これらの計算において、特定の品種・工程の成膜レート（RQC）を成膜レート（REQ）と置いてしまえば、計算は簡便になる。この品種・工程の成膜プロセスモデル（ＤＰＭ）のパラメータをaSAE=aRG=1、bRG=0としてしまうことである。
【０２０７】
以上が、累積膜厚モデル（ＡＤＴモデル）と成膜プロセスモデル（ＤＰＭ）を併用した、Ｒｕｎ−ｔｏ−Ｒｕｎ制御法の例である。
【０２０８】
９．バッチ内の成膜量予測とそれによる時間調整
バッチ内各スロット、ウェハ面内計測位置の成膜量予測とそれによる時間調整に関し、以下説明する。
【０２０９】
ＬＰＣＶＤ装置１０１でのバッチ処理においては、炉体内の複数のロットの、複数の製品ウェハを対象に、装置は一括で成膜を行う。この際、スロットが異なれば成膜レートは異なり、また製品ウェハ面内各一での成膜レートも異なる。さらには、成膜条件や、品種・工程で決まる表面積効果によっても、スロット間およびウェハ面内の成膜レートの分布は異なり得る。製品ウェハの成膜処理では、結果が管理値の上限値、下限値の範囲に収まっており、また目標値からの誤差は小さいほどよい。このためには、炉体内の各スロットの製品ウェハでの膜厚（成膜量）を評価し、各製品ウェハで管理値からの誤差を小さくするよう、成膜時間を調整する。
【０２１０】
図１４に、ウェハ面内の計測位置の例を、また図１５に炉体内の３つのスロットにおける成膜レートの面内分布の例を示す。ここでウェハは珪素基板、もしくはブランケットウェハ（珪素基板に単一材種の膜を堆積したウェハ）といった任意の計測位置を計測できるウェハである。図１４に示すように、黒点が計測位置であり、ウェハの中心で１点、ウェハの中心から半径の約１／３の外側で８点、ウェハの中心から半径の約２／３の外側で１６点、ウェハの外周付近で２４点、合計４９点で計測を行っている。なお、図１４に示すようにウェハの直径は約３００ｍｍである。図１５の面内分布は半径に対する成膜レートを示している。図１５の縦軸の成膜レート（Ａ．Ｕ．）のＡ．Ｕ．は任意単位系（Ａｒｂｉｔｒａｒｙ  Ｕｎｉｔ）であることを意味する。図１５の破線で示される成膜レート面内分布１５０４は炉体内のボートの下部のスロット（boat slot#1）における成膜レートである。実線で示される成膜レート面内分布１５０５は炉体内のボートの中央部のスロット（boat slot#25）における成膜レートである。また点線で示される成膜レート面内分布１５０６は上部のスロット（boat slot#50）における成膜レートである。図１５では、全スロット数が５０の例を示している。ボートの下部のスロットでは外周側で成膜レートが高く、ボート上部のスロットでは外周側で成膜レートが小さい。また図１５によればボート下部のスロットの方が成膜レートは大きい。ヒータの配置、ガス材料の流し方といった炉体の構造により、スロット間、ウェハ面内で成膜レートは分布を持つ。すなわち成膜レートはスロット間とウェハ面内で分布を持つ。
【０２１１】
成膜条件が変わることで、成膜レート面内分布が変化する。1例としては、ヒータはウェハの外周部（外側）に配置されているので、温度が高い処理条件であれば、外周部のほうがより高温であり、化学反応が早くなることを挙げられる。製品ウェハにおいても、品種・工程が異なれば、スロット位置、ウェハ面内の計測位置でも成膜レート面内分布が変化する。ゲートパターンが密であり表面積が多い場合、段差の側壁に堆積される量が増える。ガス材料の流れが外周から内周に向かっているならば、外周でガス材料が消費され、内周に到達するガス材料は減る。これによってウェハ面内で、品種・工程で成膜レートが変化することとなる。
【０２１２】
これらの面内分布の変化は、式（５）で表現される成膜プロセスモデル（ＤＰＭ）のパラメータと変数に反映できる。スロット別、ウェハ面内の計測位置別にパラメータと変数が決まるとすることである。
【０２１３】
【数３１】
2014099437.tif 000033
【０２１４】
ここでslot#はスロット位置についてのインデクス、site#はウェハ面内の計測位置についてのインデクスである。表面積効果係数（aSAE）は品種・工程の他に、スロット位置、ウェハ面内計測位置の別に値が定まる。また成膜条件係数（aRG）、成膜条件切片（bRG）は成膜条件のほかに、スロット位置、ウェハ面内計測位置の別に値が定まる。
【０２１５】
式（３１）の成膜プロセスモデル（ＤＰＭ）のパラメータは、膜厚計測した膜厚データがスロット位置、ウェハ面内計測位置の別となっていれば、実施の形態４と実施の形態５で示した方法で決定できる。なぜなら式（３１）の左辺の膜厚（成膜量）Hがスロット位置、ウェハ面内計測位置毎に用意できるからである。
【０２１６】
Ｒｕｎ−ｔｏ−Ｒｕｎ制御法においては、バッチ処理開始前にまず成膜時間を算出する際には、計算機は式（６）でスロット別、計測位置別に成膜時間を算出し、平均値を算出してバッチ処理での成膜時間とする。ロット毎にスロット位置と、ウェハ面内計測位置とについて成膜プロセスモデル（ＤＰＭ）パラメータと成膜レート（REQ）の平均値を算出し、式（６）の成膜時間を算出すればよい。
【０２１７】
膜厚計測後に成膜レートを算出する際には、計算機は式（８）でスロット位置、ウェハ面内計測位置の別に成膜レートを算出する。成膜レート推定についても同様にスロット位置、ウェハ面内計測位置の別に計算すればよい。
【０２１８】
成膜プロセスモデル（ＤＰＭ）のパラメータと、成膜レートとがスロット位置、ウェハ面内計測位置の別となっていれば、成膜時間をそれぞれのスロット位置、ウェハ面内計測位置の別に、膜厚の管理値の目標値となるように求めて、平均とすることで、目標値からの誤差を最小とする成膜時間を得ることができる。半導体チップの違いによって品種・工程別にウェハ面内計測位置が異なることが想定されるが、成膜レートを、例えば半径に対する関数、もしくは２次元座標に対する関数としてモデル化し、製品ウェハの計測位置での成膜レートを求めればよい。関数は連続曲線、曲面であっても、折れ線やメッシュのように不連続であってもよい。
【０２１９】
バッチ処理開始前に成膜時間を算出したならば、その成膜時間を式（３１）に代入することで、各スロット、ウェハ面内各計測位置における膜厚（成膜量）を予測できる。すなわち、成膜後のスロット間、ウェハ面内に亘る成膜量分布が予めわかることになる。特にバッチ処理での全ての製品ウェハに亘っての、膜厚の最大値と最小値がわかる。
【０２２０】
各品種・工程の成膜処理における膜厚は、目標値、上限値、下限値よりなる管理値で管理されている。製品ウェハを膜厚計測し、上限値と下限値の範囲を膜厚が逸脱すると、この製品ウェハは不良と判断される。バッチ処理の連続の成膜レート経時変動には、ドリフトのほかに、信号的に言えば白色雑音のようなランダムなバラツキが混入する。上限値と膜厚の最大値との差、または最小値と下限値との差が小さいと、管理値から膜厚が逸脱する可能性が増える。図１６に膜厚のスロット間、ウェハ面内分布の状態を示す。ウェハは全２５枚で、３種類の品種、工程をバッチ処理する例である。管理値上限値（ＵＬＣ）と膜厚最大値１６０６との差を上側マージン１６０８、また膜厚最小値１６０５と管理値下限値（ＬＣＬ）との差を下側マージン１６０７と呼ぶ。管理値逸脱に対する余裕を意味するためマージンとした。管理値逸脱を防止するためには、膜厚の予測値の最大値１６０６と最小値１６０５が、それぞれ上限値（ＵＬＣ）と下限値（ＬＣＬ）から離れるように、成膜時間を調整する。すなわち上側マージンと下側マージンが等しくなるように、図１６の例では膜厚をシフト量１６０９分だけ厚めにして上側マージン１６１１、下側マージン１６１０が等しくなるように、成膜時間を調整する。なお、バッチ処理毎の成膜レートのランダムなバラツキについては、過去に実施したバッチ処理における成膜レートをスロット、ウェハ面内計測位置の個別に集計計算することで、標準偏差として定量化できる。
【０２２１】
このための成膜時間調整の計算方法を、以下に２つ示す。
【０２２２】
（１）繰り返し法
ひとつは、成膜時間を式（６）、（７）で求めた後、細かい時間刻みΔtで-nminからnmaxの範囲で整数i#を振って、成膜時間をt(batch#)+Δt×i#とした上で、全スロット、全計測位置の膜厚を、式（３１）で求める。そして管理値上限値と全半導体製品ウェハの膜厚最大値との差（上側マージン）、下限値と最小値との差(下側マージン)が等しくなる条件を満たす時間t(batch#)+Δt×i#bestを定めるというものである。時間刻みを離散的にとっているため、上側マージンと下側マージンは等しく計算できる場合は限定的となる。そこで上側マージンと下側マージンの差が最小となることを基準として、成膜時間を決めればよい。この計算法を今、繰り返し法と呼ぶ。
【０２２３】
繰り返し法は、成膜時間を決めるための繰り返し回数は-nmin、-nmin+1、・・・、-１、０、１、・・・、nmax-1、nmaxと、nmin+1+nmax回となってしまうため、また１回の繰り返しにおいてスロット数×ウェハ面内計測位置数の膜厚予測計算をしなければならないため、計算コストが高い。スロット数を１００、ウェハ面内計測位置数を１０、nmin=nmax=５０００とするならば、膜厚予測値の算出回数はおよそ１０7回となってしまう。ただし、式（３１）のパラメータ、成膜レートはスロット、および計測位置に依存するため、成膜時間を調整すればスロット間、ウェハ面内分布は変化する。繰り返し法はこの分布の変化を反映して成膜時間を決定できる。
【０２２４】
（２）シフト法
もうひとつは、図１６で示したシフト１６０９の量を求めて、成膜時間の調整量（ΔtAB）を算出することである。シフト量１６０９については次の方程式が成立する。
【０２２５】
【数３２】
2014099437.tif 000034
【０２２６】
ここでMはマージンでありMAは上側マージン、MBは下側マージンである。Δはシフト量である。方程式（３２）を変形すれば、ΔB=(MA-MB)/2を得る。
【０２２７】
式（３２）のaSAE、aRG、REQ、bRGをスロットとウェハ面内計測位置に亘って平均を取り、式（３２）の成膜量Hをシフトとおけば、成膜時間調整量tABは次式で計算できる。
【０２２８】
【数３３】
2014099437.tif 000035
【０２２９】
求める成膜時間はt(batch#)+ΔtABとなる。この計算方法を、シフト法と呼ぶ。シフト法は、繰り返し法と比較して計算量が少なくてすむ利点がある。しかし決定した成膜時間t(batch#)+ΔtABによる膜厚予測値で、上側マージンと下側マージンが等しくなる場合は、例えば各スロット、ウェハ面内各計測位置でパラメータと成膜レートが等しい場合といったように、限定的となる。
【０２３０】
以上が、ＬＰＣＶＤ装置での成膜のバッチ処理を行う際に、複数品種・工程の、複数の製品ウェハの膜厚予測値において、管理値上限値と最大値との差、最小値と下限値との差を等しくするための、成膜時間調整の計算方法の説明である。これは、バッチ処理結果の全膜厚を、管理値の中央部分に制御することで、管理値逸脱を防止する効果がある。
【０２３１】
本実施の形態による成膜処理によれば、バッチ処理の度に、成膜後の膜厚が管理値の目標値となるように成膜時間を調節することができるため、成膜条件の異なる又は同一の、異なる品種又は異なる工程の複数の半導体製品ウェハの成膜後膜厚のバッチ間バラツキを低減することができる。
【０２３２】
本実施の形態によれば、ＬＰＣＶＤ装置でのバッチ処理による成膜において、様々な成膜条件・品種・工程の製品ウェハに対して、成膜後膜厚が管理値の目標値となるように、成膜時間を調節してバッチ処理できる。成膜後の膜厚計測結果より成膜レートを算出して推定することで装置の経時変動を補償するよう、成膜時間を調整できる。
【０２３３】
製品ウェハの成膜を制御するために、成膜プロセスモデルまたは累積膜厚モデルを用いる。これらのモデルのパラメータを求めるために、製品ウェハのバッチ処理の実値だけを集計して平均値によりパラメータを算出するか、または連続するバッチ処理の実値を用いてパラメータを算出する。これにより、珪素基板といったダミーウェハを用いた条件出しを不要とすることができる。
【０２３４】
さらに、製品ウェハ以外のダミーウェハ処理のために生産効率（スループット）が低下してしまうという問題も解決できる。
【０２３５】
一回のバッチ処理の炉体内各スロットに異なる品種・工程の製品ウェハを装填しても、目標となる膜厚の管理値を満たすように、成膜時間を決めることができる。また、同時にバッチ処理してよい品種・工程の組合せであるかの判断もできる。
【０２３６】
炉体内の各スロットのウェハ面内の計測位置に対してモデル式と、そのパラメータとを定めておけば、成膜時間を決めることで、各スロットのウェハ面内の計測位置の膜厚を予測できる。予測の結果を管理値に対して評価すれば、より良い評価結果となるように成膜時間を調整できる。
【０２３７】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２３８】
例えば、本実施の形態ではＬＰＣＶＤ装置での成膜のバッチ処理について説明したが、それらに限定されるものではなく、常圧ＣＶＤ装置での成膜のバッチ処理や熱酸化処理等にも用いることができる。
【符号の説明】
【０２３９】
１０１：ＬＰＣＶＤ装置
１０２：炉
１０３：ボート
１０４：スロット
１０５，１０６，１０７，１０８，１０９：ヒータ
１１０：ガス供給系
１１１：排気系
１２１：ロット
１２２：ウェハ
２３０：膜厚計測装置
２４０：制御システム
Ｓ１７１，Ｓ１７２，Ｓ１７３，Ｓ１７４：ステップ
Ｓ１７４１，Ｓ１７４２：ステップ
１７０６：モデル
【図１】
2014099437.tif 000036
【図２】
2014099437.tif 000037
【図３】
2014099437.tif 000038
【図４】
2014099437.tif 000039
【図５】
2014099437.tif 000040
【図６】
2014099437.tif 000041
【図７】
2014099437.tif 000042
【図８】
2014099437.tif 000043
【図９】
2014099437.tif 000044
【図１０】
2014099437.tif 000045
【図１１】
2014099437.tif 000046
【図１２】
2014099437.tif 000047
【図１３】
2014099437.tif 000048
【図１４】
2014099437.tif 000049
【図１５】
2014099437.tif 000050
【図１６】
2014099437.tif 000051
【図１７】
2014099437.tif 000052