(57)【要約】【課題】感温素子の消費電力を軽減させることができるスイッチング電源装置を提供する。【解決手段】スイッチング素子をオンオフ動作させる制御回路Ｚ１と、温度を検出するサーミスタと、サーミスタの検出結果に基づいて異常発熱を検出すると、スイッチング素子Ｑ１のオンオフ動作を停止させる過熱保護回路Ｚ１４と、２次側の出力電圧に応じてスイッチング素子Ｑ１のオンオフ動作を間欠動作させる省電力回路（バーストコンパレータＣＯＭＰ２、アンド回路ＡＮＤ１）を具備し、過熱保護回路Ｚ１４は、省電力回路によるスイッチング素子Ｑ１のオンオフ動作の間欠動作に同期させ、スイッチング素子Ｑ１のオンオフ動作の停止時には、サーミスタＴＨによる温度の検出動作を停止させる。【選択図】図２
2014064392.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線に入力電圧が印加されるトランスと、当該トランスの１次巻線に接続されたスイッチング素子と、当該スイッチング素子をオンオフ動作させる制御回路と、前記スイッチング素子のオンオフ動作によって前記トランスの２次巻線に誘起されるパルス電圧を整流平滑し、出力電圧として負荷に出力する２次側整流平滑回路とを備えたスイッチング電源装置であって、
温度を検出する感温素子と、
当該感温素子の検出結果に基づいて異常発熱を検出すると、前記スイッチング素子のオンオフ動作を停止させる過熱保護回路と、
２次側の前記負荷に応じて前記スイッチング素子のオンオフ動作を間欠動作させる省電力回路とを具備し、
前記過熱保護回路は、前記省電力回路による前記スイッチング素子のオンオフ動作の間欠動作に同期させ、前記スイッチング素子のオンオフ動作の停止時には、前記感温素子による温度の検出動作を停止させることを特徴とするスイッチング電源装置。
【請求項２】
前記過熱保護回路は、前記省電力回路による前記スイッチング素子のオンオフ動作の間欠動作に同期させ、前記スイッチング素子のオンオフ動作の停止時には、前記感温素子への電力供給を遮断させるスイッチ素子を具備することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記感温素子は、温度変化に応じて抵抗値を変化させるサーミスタであり、
前記過熱保護回路は、前記サーミスタの抵抗値に基づいて異常発熱を検出することを特徴とする請求項１又は２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作によって出力電圧制御を行うスイッチング電源装置に関し、特に温度を検出する感温素子を用いた過熱保護回路を有するスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置、密閉されたアダプタ用途では、感温素子としてサーミスタ(thermistor)を用いた過熱保護回路が設けられている。サーミスタは、温度変化に対して抵抗値が変わる素子であり、過熱保護回路は、サーミスタの抵抗値に基づいて異常発熱を検出し、スイッチング動作を停止させる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−７６８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、感温素子によって温度を検出するためには、感温素子に電力を供給する必要がある。例えば、サーミスタにおける抵抗値の変化を検出するためには、サーミスタに電力を供給する必要がある。従って、従来技術では、感温素子によって温度を検出するために消費電力が発生してしまい、特に、負荷オープン時の無負荷消費電力の軽減が重要であるアダプタでは、この感温素子への電力供給が消費電力軽減の妨げになってしまうという問題点があった。
【０００５】
本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、感温素子の消費電力を軽減させることができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明のスイッチング電源装置は、１次巻線に入力電圧が印加されるトランスと、当該トランスの１次巻線に接続されたスイッチング素子と、当該スイッチング素子をオンオフ動作させる制御回路と、前記スイッチング素子のオンオフ動作によって前記トランスの２次巻線に誘起されるパルス電圧を整流平滑し、出力電圧として負荷に出力する２次側整流平滑回路とを備えたスイッチング電源装置であって、温度を検出する感温素子と、当該感温素子の検出結果に基づいて異常発熱を検出すると、前記スイッチング素子のオンオフ動作を停止させる過熱保護回路と、２次側の前記負荷に応じて前記スイッチング素子のオンオフ動作を間欠動作させる省電力回路とを具備し、前記過熱保護回路は、前記省電力回路による前記スイッチング素子のオンオフ動作の間欠動作に同期させ、前記スイッチング素子のオンオフ動作の停止時には、前記感温素子による温度の検出動作を停止させることを特徴とする。
さらに、本発明のスイッチング電源装置において、前記過熱保護回路は、前記省電力回路による前記スイッチング素子のオンオフ動作の間欠動作に同期させ、前記スイッチング素子のオンオフ動作の停止時には、前記感温素子への電力供給を遮断させるスイッチ素子を具備するようにしても良い。
さらに、本発明のスイッチング電源装置において、前記感温素子は、温度変化に応じて抵抗値を変化させるサーミスタであり、前記過熱保護回路は、前記サーミスタの抵抗値に基づいて異常発熱を検出するようにしても良い。
【発明の効果】
【０００７】
本発明によれば、無負荷状態もしくは軽負荷状態では、大部分の期間で感温素子の検出動作を停止させることができるため、感温素子の消費電力を軽減させることができる
という効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明に係るスイッチング電源装置の実施の形態の回路構成を示す回路構成図である。
【図２】図１に示す制御回路の回路構成を示す回路構成図である。
【図３】定格負荷状態及び過負荷状態における図２の各部の信号波形及び動作波形を示す波形図である。
【図４】無負荷状態もしくは軽負荷状態における図２の各部の信号波形及び動作波形を示す波形図である。
【図５】本発明に係るスイッチング電源装置の実施の形態の応用例を示す回路構成図である。
【発明を実施するための形態】
【０００９】
本実施の形態のスイッチング電源装置は、図１を参照すると、整流回路ＤＢと、電解コンデンサＣ１、Ｃ２、Ｃ３と、スイッチング素子Ｑ１と、トランスＴと、整流ダイオードＤ１、Ｄ２と、抵抗Ｒ１、Ｒ２と、コンデンサＣ４、Ｃ５と、制御回路Ｚ１と、スナバ回路Ｚ２と、フィードバック回路Ｚ３とを備えている。
【００１０】
制御回路Ｚ１のラッチ（Ｌａｔｃｈ）端子と接地（ＧＮＤ）端子との間には、サーミスタＴＨが接続されており、制御回路Ｚ１には、サーミスタＴＨを用いた過熱保護回路が内蔵されている。なお、本実施の形態では、サーミスタＴＨとして、温度上昇により抵抗値が上昇するＰＴＣ（Positive Temperature Coefficient）を用いた。温度上昇により抵抗値が減少するＮＴＣ（negative temperature coefficient）サーミスタや、所定の温度を超えると急激に抵抗値が減少するＣＴＲ（critical temperature resistor）サーミスタを用いるようにしても良い。
【００１１】
ダイオードがブリッジ構成された整流回路ＤＢの交流入力端子ＡＣｉｎ１、ＡＣｉｎ２には交流電源ＡＣが接続され、交流電源ＡＣから入力された交流電圧が全波整流されて整流回路ＤＢから出力される。整流回路ＤＢの整流出力正極端子と整流出力負極端子との間には、電解コンデンサＣ１が接続されている。これにより、交流電源ＡＣを整流回路ＤＢと電解コンデンサＣ１とで整流平滑した直流電源が得られる。
【００１２】
電解コンデンサＣ１の正極端子と負極端子との間には、トランスＴの一次巻線Ｐ１とスイッチング素子Ｑ１と抵抗Ｒ１とが直列に接続されている。これにより、整流平滑された直流電源が入力電圧としてトランスＴの一次巻線Ｐ１に印加される。スイッチング素子Ｑ１は、Ｎ型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなり、スイッチング素子Ｑ１のドレイン端子はトランスＴの一次巻線Ｐ１が接続されていると共に、スイッチング素子Ｑ１のソース端子に抵抗Ｒ１が接続され、スイッチング素子Ｑ１のゲート端子は、制御回路Ｚ１のドライブ出力（ＤＲＩＶＥ）端子に接続されている。また、電解コンデンサＣ１の正極端子は、制御回路Ｚ１の起動電圧入力（ＳＴＡＲＴ）端子に接続され、電解コンデンサＣ１の負極端子は、制御回路Ｚ１のＧＮＤ端子に接続されている。
【００１３】
制御回路Ｚ１は、スイッチング素子Ｑ１を発振（オンオフ）動作させるスイッチング制御を行うための回路であり、交流電源ＡＣを整流回路ＤＢと電解コンデンサＣ１により整流平滑した直流電源（入力電圧）は、トランスＴの１次巻線Ｐ１を介して接続されたスイッチング素子Ｑ１のオンオフ動作により、オフ期間にトランスＴの２次巻線Ｓ１に出力される。トランスＴの２次側巻き線Ｓ１の両端子間には、整流ダイオードＤ１を介して電解コンデンサＣ２が接続され、トランスＴの２次側巻き線Ｓ１に誘起されるパルス電圧は、整流ダイオードＤ１と電解コンデンサＣ２とからなる２次側整流平滑回路により整流平滑され、正極出力端子ＯＵＴ＋とグランド出力端子ＯＵＴ−との間に接続される図示しない負荷に直流の出力電圧として供給される。なお、正極出力端子ＯＵＴ＋に接続されているラインが電源ラインとなり、グランド出力端子ＯＵＴ−が接続されたラインがＧＮＤラインとなる。なお、１次側の電解コンデンサＣ１の負極端子と２次側のＧＮＤラインとの間は、コモンモードノイズを低減させるためのコンデンサＣ４が接続されている。
【００１４】
トランスＴの補助巻線Ｐ２の両端子間には、整流ダイオードＤ２と抵抗Ｒ２とを介して電解コンデンサＣ３が接続され、整流ダイオードＤ２と電解コンデンサＣ３との接続点が制御回路Ｚ１の制御回路電源電圧入力（Ｖｃｃ）端子に接続されている。これにより、補助巻線Ｐ２に発生した電圧は、整流ダイオードＤ２と電解コンデンサＣ３とで整流平滑された後に、制御回路Ｚ１のＶｃｃ端子に供給され、制御回路Ｚ１用の制御回路電源として用いられる。
【００１５】
スナバ回路Ｚ２は、トランスＴの一次巻線Ｐ１間に接続され、スイッチング素子Ｑ１の遮断時に生じる過渡的な高電圧を吸収する保護回路である。スナバ回路Ｚ２は、ダイオードＤ３と、コンデンサＣ５と、抵抗Ｒ３とで構成されている。ダイオードＤ３のアノードは、スイッチング素子Ｑ１のドレイン端子とトランスＴの一次巻線Ｐ１との接続点に接続されている。また、コンデンサＣ５及び抵抗Ｒ３は、ダイオードＤ３のカソードと、電解コンデンサＣ１の正極端子とトランスＴの一次巻線Ｐ１との接続点との間に並列に接続されている。
【００１６】
フィードバック回路Ｚ３は、フォトカプラＰＣと、エラーアンプＥＡと、抵抗Ｒ４、Ｒ５、Ｒ６、Ｒ７と、コンデンサＣ６とで構成されている。電源ラインとＧＮＤラインとの間には、抵抗Ｒ４と、フォトカプラＰＣの発光側素子（発光ダイオード）と、エラーアンプＥＡとが直列に接続され、抵抗Ｒ５が直列に接続された抵抗Ｒ４及びフォトカプラＰＣの発光側素子（発光ダイオード）と並列に接続されている。また、電源ラインとＧＮＤラインとの間には、分圧用の抵抗Ｒ６と、抵抗Ｒ７とが直列に接続され、抵抗Ｒ６と抵抗Ｒ７との接続点がエラーアンプＥＡの制御端子ａに接続されている。さらに、抵抗Ｒ６と抵抗Ｒ７との接続点と、フォトカプラＰＣの発光側素子（発光ダイオード）とエラーアンプＥＡとの接続点との間には、コンデンサＣ６が接続されている。これにより、正極出力端子ＯＵＴ＋とグランド出力端子ＯＵＴ−との間に出力される出力電圧は、抵抗Ｒ６、Ｒ７により分圧され、分圧された出力電圧がエラーアンプＥＡの制御端子ａに入力される。分圧された出力電圧は、エラーアンプＥＡに内蔵される図示しない基準電圧と比較され、その差分がフィードバック信号として、２次側のフォトカプラＰＣの発光側素子（発光ダイオード）から、１次側のフォトカプラＰＣの受光側素子（受光トランジスタ）にフィードバックされる。
【００１７】
フォトカプラＰＣの受光側素子（受光トランジスタ）は、制御回路Ｚ１のフィードバック信号入力（ＦＢ）端子と電解コンデンサＣ１の負極端子との間に、コンデンサＣ５と並列に接続されており、フィードバック信号は、制御回路Ｚ１のＦＢ端子に入力される。また、スイッチング素子Ｑ１のソース端子と、抵抗Ｒ１との接続点が制御回路Ｚ１の過電流検出（ＯＣＰ）端子に接続されており、スイッチング素子Ｑ１を流れるドレイン電流が抵抗Ｒ１によって電圧信号として検出され、検出された電圧信号が制御回路Ｚ１のＯＣＰ端子に入力される。
【００１８】
制御回路Ｚ１は、図２を参照すると、起動回路Ｚ１０と、低電圧誤動作防止（ＵＶＬＯ）回路ＣＯＭＰ１と、定電圧回路Ｚ１１と、バーストコンパレータＣＯＭＰ２と、発振制御用コンパレータＣＯＭＰ３と、発振回路Ｚ１２と、フリップフロップＦＦ１と、アンド回路ＡＮＤ１と、ドライブ回路Ｚ１３と、可変電圧ＶＲと、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２と、抵抗Ｒ８と、過熱保護回路Ｚ１４とを備えている。
【００１９】
起動回路Ｚ１０は、電解コンデンサＣ１の正極端子に接続されているＳＴＡＲＴ端子と、電解コンデンサＣ３の正極端子に接続されているＶｃｃ端子との間に接続され、起動時に動作し、Ｖｃｃ端子に接続されている電解コンデンサＣ３に対して定電流を供給する定電流回路である。
【００２０】
ＵＶＬＯ回路ＣＯＭＰ１は、電解コンデンサＣ３（Ｖｃｃ端子）の電圧Ｖｃｃと、可変電圧ＶＲとを比較する比較回路である。ＵＶＬＯ回路ＣＯＭＰ１は、非反転入力端子がＶｃｃ端子に、反転入力端子が可変電圧ＶＲにそれぞれ接続され、ＵＶＬＯ回路ＣＯＭＰ１の出力端子から出力される出力信号は、電圧Ｖｃｃが可変電圧ＶＲを超えるとＨｉレベルに、電圧Ｖｃｃが可変電圧ＶＲを以下になるとＬｏｗレベルになる。ＵＶＬＯ回路ＣＯＭＰ１からの出力信号は、可変電圧ＶＲに入力され、可変電圧ＶＲは、ＵＶＬＯ回路ＣＯＭＰ１からの出力信号がＬｏｗレベルの場合に、第１の基準電圧Ｖａ（例えば、１５Ｖ）に、ＵＶＬＯ回路ＣＯＭＰ１からの出力信号がＨｉレベルの場合に、第１の基準電圧Ｖａよりも低い第２の基準電圧Ｖｂ（例えば、１０Ｖ）にそれぞれ設定される。これにより、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、ヒステリス特性を有し、電圧Ｖｃｃが第１の基準電圧Ｖａを超えると、Ｈｉレベルに、電圧Ｖｃｃが第２の基準電圧Ｖｂ以下になると、Ｌｏｗレベルになる。
【００２１】
また、ＵＶＬＯ回路ＣＯＭＰ１の出力端子は、定電圧回路Ｚ１１に接続されている。定電圧回路Ｚ１１は、ＵＶＬＯ回路ＣＯＭＰ１の出力信号がＨｉレベルの場合に動作し、制御回路Ｚ１の各部が動作するための電源電圧をそれぞれ供給する。すなわち、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、制御回路Ｚ１のオンオフを制御する信号であり、制御回路Ｚ１の定常動作時（スイッチング動作時）には、ＵＶＬＯ回路ＣＯＭＰ１の出力信号は、Ｈｉレベルとなる。従って、可変電圧ＶＲの第１の基準電圧Ｖａは、制御回路Ｚ１の動作開始電圧であり、可変電圧ＶＲの第２の基準電圧Ｖｂは、制御回路Ｚ１の動作停止電圧である。
【００２２】
また、ＵＶＬＯ回路ＣＯＭＰ１の出力端子は、起動回路Ｚ１０に接続されている。起動回路Ｚ１０は、ＵＶＬＯ回路ＣＯＭＰ１からの出力信号がＬｏｗレベルの場合に動作し、ＵＶＬＯ回路ＣＯＭＰ１からの出力信号がＨｉレベルになると動作を停止させる。すなわち、起動回路Ｚ１０は、起動時において、Ｖｃｃ端子の電圧Ｖｃｃが第１の基準電圧Ｖａを超えるまで動作し、電圧Ｖｃｃが第１の基準電圧Ｖａに到達すると動作を停止させる。
【００２３】
バーストコンパレータＣＯＭＰ２は、ＦＢ端子の電圧ＶＦＢと、基準電圧Ｖｒｅｆ１とを比較する比較回路である。バーストコンパレータＣＯＭＰ２は、非反転入力端子がＦＢ端子に、反転入力端子が基準電圧Ｖｒｅｆ１にそれぞれ接続され、バーストコンパレータＣＯＭＰ２の出力端子から出力される出力信号は、電圧ＶＦＢが基準電圧Ｖｒｅｆ１を超えるとＨｉレベルに、電圧ＶＦＢが基準電圧Ｖｒｅｆ１以下になるとＬｏｗレベルになる。なお、ＦＢ端子の電圧ＶＦＢは、抵抗Ｒ８と、ＦＢ端子に接続されているフォトカプラＰＣの受光側素子（受光トランジスタ）によって基準電圧Ｖｒｅｆ２を分圧した値となる。
【００２４】
発振制御用コンパレータＣＯＭＰ３は、ＯＣＰ端子の電圧ＶＯＣＰと、ＦＢ端子の電圧ＶＦＢとを比較する比較回路である。発振制御用コンパレータＣＯＭＰ３は、非反転入力端子がオフセット電圧を介してＯＣＰ端子に、反転入力端子がＦＢ端子にそれぞれ接続され、発振制御用コンパレータＣＯＭＰ３の出力端子から出力される出力信号は、電圧ＶＯＣＰが電圧ＶＦＢを超えるとＨｉレベルに、電圧ＶＯＣＰが電圧ＶＦＢ以下になるとＬｏｗレベルになる。
【００２５】
バーストコンパレータＣＯＭＰ２の出力端子は、発振回路Ｚ１２と、アンド回路ＡＮＤ１の入力端子とに接続され、発振回路Ｚ１２は、バーストコンパレータＣＯＭＰ２からの出力信号がＨｉレベルの場合に動作する。また、発振制御用コンパレータＣＯＭＰ３の出力端子は、フリップフロップＦＦ１のリセット（Ｒ）端子に接続され、フリップフロップＦＦ１のセット（Ｓ）端子には、発振回路Ｚ１２が接続されている。さらに、フリップフロップＦＦ１の出力（Ｑ）端子は、アンド回路ＡＮＤ１の入力端子に接続されている。これにより、バーストコンパレータＣＯＭＰ２の出力信号がＨｉレベルで、且つフリップフロップＦＦ１が発振回路Ｚ１２によってセットされてＱ端子の出力信号がＨｉレベルである場合に、アンド回路ＡＮＤ１の出力信号がＨｉレベルとなり、ドライブ回路Ｚ１３を介してスイッチング素子Ｑ１がオンされることになる。そして、フリップフロップＦＦ１が発振制御用コンパレータＣＯＭＰ３からの出力信号によってリセットされてＱ端子の出力信号がＬｏｗレベルになると、アンド回路ＡＮＤ１の出力信号がＬｏｗレベルとなり、スイッチング素子Ｑ１がオフされる。これにより、スイッチング素子Ｑ１のオフオフ動作が行われる。また、バーストコンパレータＣＯＭＰ２の出力信号がＬｏｗレベルになった場合にも、アンド回路ＡＮＤ１の出力信号がＬｏｗレベルとなり、スイッチング素子Ｑ１がオフされ、スイッチング素子Ｑ１のオンオフ動作が停止される。すなわち、バーストコンパレータＣＯＭＰ２とアンド回路ＡＮＤ１とは、２次側の出力電圧（ＦＢ端子の電圧）に応じてスイッチング素子Ｑ１のオンオフ動作を間欠動作させる省電力回路として機能する。
【００２６】
過熱保護回路Ｚ１４は、スイッチ素子Ｑ２と、抵抗Ｒ９と、反転回路Ｚ１５と、ラッチコンパレータＣＯＭＰ４と、基準電圧Ｖｒｅｆ３と、フリップフロップＦＦ２と、初期化回路Ｚ１６とを備えている。
【００２７】
スイッチ素子Ｑ２は、Ｐ型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、制御回路Ｚ１の基準電圧Ｖｒｅf４とＬａｔｃｈ端子との間に、スイッチ素子Ｑ２と抵抗Ｒ９とが直列に接続されている。また、スイッチ素子Ｑ２のゲート端子には、反転回路Ｚ１５を介してバーストコンパレータＣＯＭＰ２の出力端子が接続されており、スイッチ素子Ｑ２は、バーストコンパレータＣＯＭＰ２の出力信号がＨｉレベルの場合にオンされ、バーストコンパレータＣＯＭＰ２の出力信号がＬｏｗレベルになるとオフされる。スイッチ素子Ｑ２のオフにより、Ｌａｔｃｈ端子に接続されているサーミスタＴＨをバイアスする抵抗Ｒ９がオープンになる。
【００２８】
ラッチコンパレータＣＯＭＰ４は、Ｌａｔｃｈ端子の電圧ＶＬａｔｃｈと、基準電圧Ｖｒｅｆ３とを比較する比較回路である。ラッチコンパレータＣＯＭＰ４は、非反転入力端子がＬａｔｃｈ端子に、反転入力端子が基準電圧Ｖｒｅｆ３にそれぞれ接続され、バーストコンパレータＣＯＭＰ２の出力端子から出力される出力信号は、電圧ＶＬａｔｃｈが基準電圧Ｖｒｅｆ３を超えるとＨｉレベルに、電圧ＶＬａｔｃｈが基準電圧Ｖｒｅｆ３以下になるとＬｏｗレベルになる。バーストコンパレータＣＯＭＰ２の出力端子は、フリップフロップＦＦ２のセット（Ｓ）端子に接続され、フリップフロップＦＦ２の反転出力（Ｑ−）端子は、アンド回路ＡＮＤ１の入力端子に接続されている。また、フリップフロップＦＦ２のリセット（Ｒ）端子には、初期化回路Ｚ１６が接続されている。
【００２９】
図３は、定格負荷状態及び過負荷状態における図２に示す制御回路Ｚ１の各部の信号を示すタイミングチャートであり、（ａ）はバーストコンパレータＣＯＭＰ２の出力信号、（ｂ）はＤＲＩＶＥ端子からの出力信号は、（ｃ）はＬａｔｃｈ端子の電圧ＶＬａｔｃｈ、（ｄ）はフリップフロップＦＦ２の出力信号Ｑ−をそれぞれ示している。
【００３０】
定格負荷状態では、図３（ａ）に示すように、バーストコンパレータＣＯＭＰ２の出力信号はＨｉレベルであり、図３（ｂ）に示すように、通常のスイッチング（発振）動作が行われる。また、バーストコンパレータＣＯＭＰ２の出力信号がＨｉレベルであるため、過熱保護回路Ｚ１４のスイッチ素子Ｑ２はオン状態となり、Ｌａｔｃｈ端子の電圧ＶＬａｔｃｈは、制御回路Ｚ１の基準電圧Ｖｒｅf４を、抵抗Ｒ９とＬａｔｃｈ端子に接続されているサーミスタＴＨとで分圧した値となる。
【００３１】
時刻ｔ１で過負荷状態になり、例えばスイッチング素子Ｑ１等の温度発熱源が異常発熱した場合には、サーミスタＴＨの抵抗値が上昇し、図３（ｃ）に示すように、Ｌａｔｃｈ端子の電圧ＶＬａｔｃｈが上昇する。そして、時刻ｔ２でＬａｔｃｈ端子の電圧ＶＬａｔｃｈが基準電圧Ｖｒｅｆ３を超えると、ラッチコンパレータＣＯＭＰ４の出力信号は、Ｈｉレベルに反転され、フリップフロップＦＦ２がセットされる。フリップフロップＦＦ２がセットされると、図３（ｄ）に示すように、フリップフロップＦＦ２の出力信号Ｑ−は、Ｌｏｗレベルに反転され、アンド回路ＡＮＤ１が遮断され、図３（ｂ）に示すように、スイッチング（発振）動作が停止される。このように過熱保護回路Ｚ１４が機能してスイッチング（発振）動作を停止させることで、更なる異常発熱や発煙発火等を防ぐことができる。
【００３２】
図４は、無負荷状態もしくは軽負荷状態における図２に示す制御回路Ｚ１の各部の信号を示すタイミングチャートであり、（ａ）はバーストコンパレータＣＯＭＰ２の出力信号、（ｂ）はＤＲＩＶＥ端子からの出力信号は、（ｃ）はＬａｔｃｈ端子の電圧ＶＬａｔｃｈ、（ｄ）はフリップフロップＦＦ２の出力信号Ｑ−をそれぞれ示している。
【００３３】
無負荷状態もしくは軽負荷状態には、２次側での消費電力がほとんどないため、バーストコンパレータＣＯＭＰ２の出力信号は、図４（ａ）に示すように、間欠的にＨｉレベルになり、図４（ｂ）に示すように、通常のスイッチング（発振）動作が間欠的に行われる。例えば、無負荷状態の場合には、バーストコンパレータＣＯＭＰ２の出力信号がＨｉレベルでスイッチング（発振）動作が行われる期間は、０．０１〜１０％に過ぎず、その他のバーストコンパレータＣＯＭＰ２の出力信号がＬｏｗレベルでスイッチング（発振）動作が停止されている期間に比べて極端に短くなる。
【００３４】
バーストコンパレータＣＯＭＰ２の出力信号がＬｏｗレベルの場合には、過熱保護回路Ｚ１４のスイッチ素子Ｑ２はオフ状態となる。これにより、サーミスタＴＨをバイアスする抵抗Ｒ９がオープンになり、サーミスタＴＨによって電力が消費されることがない。すなわち、本実施の形態では、スイッチング（発振）動作が行われる期間にのみサーミスタＴＨを機能させ、スイッチング（発振）動作が行われない期間では、サーミスタＴＨへの電力供給を遮断させている。なお、無負荷状態もしくは軽負荷状態では、過熱検知の必要がないため、サーミスタＴＨへの電力供給を遮断させても問題が生じることはない。これにより、例えば、無負荷状態の場合には、バーストコンパレータＣＯＭＰ２の出力信号がＬｏｗレベルでスイッチング（発振）動作が行われない、９０〜９９．９９％の期間で、サーミスタＴＨへの電力供給を遮断させることができ、サーミスタＴＨの消費電力を大幅に減らすことができる。
【００３５】
以上説明したように、本実施の形態によれば、１次巻線Ｐ１に入力電圧が印加されるトランスＴと、トランスＴの１次巻線Ｐ１に接続されたスイッチング素子Ｑ１と、スイッチング素子Ｑ１をオンオフ動作させる制御回路Ｚ１と、スイッチング素子Ｑ１のオンオフ動作によってトランスＴの２次巻線Ｓ１に誘起されるパルス電圧を整流平滑し、出力電圧として負荷に出力する２次側整流平滑回路（整流ダイオードＤ１、電解コンデンサＣ２）とを備え、温度を検出する感温素子（サーミスタＴＨ）と、感温素子（サーミスタＴＨ）の検出結果に基づいて異常発熱を検出すると、スイッチング素子Ｑ１のオンオフ動作を停止させる過熱保護回路Ｚ１４と、２次側の負荷に応じてスイッチング素子Ｑ１のオンオフ動作を間欠動作させる省電力回路（バーストコンパレータＣＯＭＰ２、アンド回路ＡＮＤ１）を具備し、過熱保護回路Ｚ１４は、省電力回路によるスイッチング素子Ｑ１のオンオフ動作の間欠動作に同期させ、スイッチング素子Ｑ１のオンオフ動作の停止時には、感温素子（サーミスタＴＨ）による温度の検出動作を停止させるように構成されている。この構成により、無負荷状態もしくは軽負荷状態では、大部分の期間で感温素子（サーミスタＴＨ）の検出動作を停止させることができ、スタンバイ時の消費電力を大幅に削減することができる。特に、アダプタ用途の場合には、出力端子がオープンになる場合があり、出力端子がオープンになると間欠動作のオフ期間が伸びて、感温素子（サーミスタＴＨ）の検出動作を停止させる期間が長くなるため、スイッチング電源装置全体の無負荷時の消費電力を大幅に減少させることができる。
【００３６】
さらに、本実施の形態によれば、過熱保護回路Ｚ１４は、省電力回路によるスイッチング素子Ｑ１のオンオフ動作の間欠動作に同期させ、スイッチング素子Ｑ１のオンオフ動作の停止時には、感温素子（サーミスタＴＨ）への電力供給を遮断させるスイッチ素子Ｑ２を備えている。この構成により、省電力回路の出力信号に応じてオンオフされるスイッチ素子Ｑ２を設けるだけで、感温素子（サーミスタＴＨ）への電力供給を遮断させることができる。
【００３７】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。例えば、本実施の形態では、図に示すようにフライバック型トランスを用いた例について説明したが、フォワード型トランスやハーフブリッジ型トランスを用いても良い。また、本実施の形態では、２次側出力にエラーアンプ、抵抗、フォトカプラによる電圧検出回路を設けており、いわゆる２次側検出（ＳＳＲ; Secondary-Side Regulated）の例を示したが、図５に示すように、出力電圧を１次側の補助巻線電圧で間接的に制御する方式、いわゆる１次側検出（ＰＳＲ; Primary-Side Regulated）を用いてもよい。ＰＳＲは、トランスＴの補助巻線Ｐ２に発生するフライバック電圧を監視することで間接的に２次側出力電圧を制御する方式であり、補助巻線Ｐ２に発生するフライバック電圧（抵抗Ｒ１０とＲ１１との分圧）をＦＢ端子に入力して省電力回路を動作させるようにしても良い。
【符号の説明】
【００３８】
ＡＣ  交流電源
ＡＮＤ１  アンド回路
Ｃ１、Ｃ２、Ｃ３  電解コンデンサ
Ｃ４、Ｃ５、Ｃ６  コンデンサ
ＣＯＭＰ１  低電圧誤動作防止（ＵＶＬＯ）回路
ＣＯＭＰ２  バーストコンパレータ
ＣＯＭＰ３  発振制御用コンパレータ
ＣＯＭＰ４  ラッチコンパレータ
Ｄ１、Ｄ２  整流ダイオード
Ｄ３  ダイオード
ＤＢ  整流回路
ＥＡ  エラーアンプ
ＦＦ１、ＦＦ２  フリップフロップ
ＰＣ  フォトカプラ
Ｑ１  スイッチング素子
Ｑ２  スイッチ素子
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１  抵抗
Ｔ  トランス
ＶＲ  可変電圧
Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３、Ｖｒｅｆ４  基準電圧
Ｚ１  制御回路
Ｚ２  スナバ回路
Ｚ３  フィードバック回路
Ｚ１０  起動回路
Ｚ１１  定電圧回路
Ｚ１２  発振回路
Ｚ１３  ドライブ回路
Ｚ１４  過熱保護回路
Ｚ１５  反転回路
Ｚ１６  初期化回路
【図１】
2014064392.tif 000003
【図２】
2014064392.tif 000004
【図３】
2014064392.tif 000005
【図４】
2014064392.tif 000006
【図５】
2014064392.tif 000007