(57)【要約】【課題】２つの映像ソースの画像の同時表示が可能な映像表示システムにおいて、２つの映像ソースのデータを混合した１つの映像信号の生成に要するメモリ容量を低減する。【解決手段】信号分離回路１１１は、映像信号Ｖ１をテレビ映像信号Ｖｔｖと同期信号（水平同期信号ＨＳ１，垂直同期信号ＶＳ１）とに分離する。テレビ映像信号Ｖｔｖのデータは、１Ｈメモリ回路１１２に書き込まれる。水平同期信号遅延回路１１３は水平同期信号ＨＳ１を遅延させ、垂直同期信号遅延回路１１４は垂直同期信号ＶＳ１を遅延させる。ＤＳＰ１２０は、遅延後の水平同期信号ＨＳ２，垂直同期信号ＶＳ２に基づいてネット映像信号Ｖｎｅｔを出力する。ネット映像信号Ｖｎｅｔのデータは、１Ｈメモリ回路１１２に書き込まれる。信号重畳回路１１５は、１Ｈメモリ回路１１２に書き込まれているデータを読み出して、それを映像信号Ｖ２として表示装置に与える。【選択図】図１
2014085473.tif 000002
【特許請求の範囲】
【請求項１】
１つだけの表示用信号に基づいて映像表示を行う構成の表示装置において主映像と副映像とからなる映像が表示されるよう、前記表示装置に与えるための前記表示用信号を生成する映像処理装置であって、
入力映像信号を前記主映像に対応する第１の映像信号と同期信号とに分離してそれらを出力する信号分離部と、
前記信号分離部から出力される同期信号を遅延させる同期信号遅延部と、
副映像に対応する第２の映像信号を遅延した同期信号に基づいて出力する第２の映像信号出力部と、
前記信号分離部から出力される前記第１の映像信号のデータと前記第２の映像信号出力部から出力される前記第２の映像信号のデータとを格納するための第１の記憶部と、
前記第１の記憶部に格納されているデータを読み出して前記表示用信号として出力する表示用信号出力部と
を備えることを特徴とする、映像処理装置。
【請求項２】
前記同期信号は、水平同期信号と垂直同期信号とからなり、
前記同期信号遅延部は、
ドットクロック信号を用いて前記水平同期信号を１水平走査期間以内の期間だけ遅延させ、
遅延した水平同期信号を用いて前記垂直同期信号を遅延させることを特徴とする、請求項１に記載の映像処理装置。
【請求項３】
前記第２の映像信号出力部は、
１フレーム分の前記第２の映像信号のデータを格納するための第２の記憶部を有し、
前記第２の映像信号を外部から受け取って前記第２の記憶部に格納し、
遅延した同期信号に基づいて、前記第２の記憶部に格納されているデータを読み出して前記第２の映像信号として出力し、
前記副映像の解像度は、前記主映像の解像度よりも低いことを特徴とする、請求項１に記載の映像処理装置。
【請求項４】
前記表示用信号出力部から出力される表示用信号には同期信号が含まれていることを特徴とする、請求項１に記載の映像処理装置。
【請求項５】
１つだけの表示用信号に基づいて映像表示を行う構成の表示装置において主映像と副映像とからなる映像が表示されるよう、前記表示装置に与えるための前記表示用信号を生成する映像処理方法であって、
入力映像信号を前記主映像に対応する第１の映像信号と同期信号とに分離してそれらを出力する信号分離ステップと、
前記信号分離ステップで出力された同期信号を遅延させる同期信号遅延ステップと、
副映像に対応する第２の映像信号を遅延した同期信号に基づいて出力する第２の映像信号出力ステップと、
前記信号分離ステップで出力された前記第１の映像信号のデータと前記第２の映像信号出力ステップで出力された前記第２の映像信号のデータとを予め設けられた第１の記憶部に格納する第１の格納ステップと、
前記第１の記憶部に格納されているデータを読み出して前記表示用信号として出力する表示用信号出力ステップと
を含むことを特徴とする、映像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの映像ソースに基づく画像（２つの画像）を同時に表示することができる表示装置、及びその映像信号を生成する映像処理装置、映像処理方法に関する。
【背景技術】
【０００２】
近年、２つの映像ソースに基づく画像（２つの画像）を同時に表示可能な映像表示システムが普及しつつある。そのような映像表示システムの構成要素であるテレビジョン装置には、放送用の映像処理回路として、必要とされる一連の機能（システム）を１つのチップに集積した集積回路であるＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）９００が設けられている（図１４参照）。ＳｏＣ９００にはＣＰＵが内蔵されていて、ＳｏＣは内蔵ＣＰＵを用いてネット映像（インターネットによって取得したデータに基づいて生成される映像）を生成することができる。しかしながら、ＳｏＣ９００においてテレビ放送用の処理が行われている時には、ＳｏＣ９００の外付けメモリ９０１はテレビ映像の処理のために使用されている。このため、ＳｏＣ９００においてテレビ放送用の処理が行われている時には、ユーザが充分に満足できる程度のネット映像を内蔵ＣＰＵを用いて生成することができない。そこで、テレビ映像とともに充分なネット映像を表示装置に表示するためのネット映像専用のＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）９２０が用いられることが多い。
【０００３】
なお、本件発明に関連して、以下の先行技術文献が知られている。特開２００９−２９０３９５号公報には、テレビ放送とＷｅｂコンテンツとをそれぞれ適切な表示装置および表示面積で並行して視聴できるようにすることを目的とする無線通信システムの発明が開示されている。また、特開２００７−３００３８２号公報および特開２００４−２７２３７１号公報にも、テレビ映像とテレビ映像以外の映像とを表示する装置に関する発明が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２９０３９５号公報
【特許文献２】特開２００７−３００３８２号公報
【特許文献３】特開２００４−２７２３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、ネット映像専用のＤＳＰ９２０が用いられる構成においては、ＳｏＣ９００でテレビ映像の生成が行われ、ＤＳＰ９２０でネット映像の生成が行われる。これに関し、ＳｏＣ９００では放送局から送られる同期信号のタイミングでテレビ映像が生成されるが、ＤＳＰ９２０は独自の同期タイミングで動作する。このため、テレビ映像の生成とネット映像の生成との間にタイミングのずれが生じる。従って、２つの映像ソースのデータを取り込んで１つの映像信号を表示装置のタイミングコントローラ（「ＴＣＯＮ」と呼ばれている）９３０に与えるシステムにおいては、２つの映像ソースのデータを混合して１つの映像信号を生成するミキシング回路（以下、「ＭＩＸ回路」という。）９１０に、１フレーム分のメモリ（フレームメモリ）が設けられる。そして、各映像ソース用に割り当てられたメモリ領域にそれぞれのデータが書き込まれた後に、１つの同期タイミングでメモリからのデータの読み出しが行われる。ところで、ＦＨＤ（Ｆｕｌｌ  Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）のテレビ映像の場合、１フレーム分のメモリ容量は約６２Ｍｂｉｔ（＝１０８０（縦）×１９２０（横）×３（ＲＧＢ）×１０ｂｉｔ）である。このような容量のメモリをＭＩＸ回路９１０に搭載すると高コストとなる。そこで、図１４に示すようにＭＩＸ回路９１０が外付けメモリ９１１を使用する構成が採用される。しかし、当該構成においても外付けメモリ自体のコストや外付けメモリを制御する為の回路コストなどが必要であり比較的高コストとなるので、コストの低減が求められている。
【０００６】
そこで本発明は、２つの映像ソースに基づく画像（２つの画像）を同時に表示することができる映像表示システムにおいて、２つの映像ソースのデータを混合して１つの映像信号を生成するために必要なメモリの容量を低減することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、１つだけの表示用信号に基づいて映像表示を行う構成の表示装置において主映像と副映像とからなる映像が表示されるよう、前記表示装置に与えるための前記表示用信号を生成する映像処理装置であって、
入力映像信号を前記主映像に対応する第１の映像信号と同期信号とに分離してそれらを出力する信号分離部と、
前記信号分離部から出力される同期信号を遅延させる同期信号遅延部と、
副映像に対応する第２の映像信号を遅延した同期信号に基づいて出力する第２の映像信号出力部と、
前記信号分離部から出力される前記第１の映像信号のデータと前記第２の映像信号出力部から出力される前記第２の映像信号のデータとを格納するための第１の記憶部と、
前記第１の記憶部に格納されているデータを読み出して前記表示用信号として出力する表示用信号出力部と
を備えることを特徴とする。
【０００８】
第２の発明は、第１の発明において、
前記同期信号は、水平同期信号と垂直同期信号とからなり、
前記同期信号遅延部は、
ドットクロック信号を用いて前記水平同期信号を１水平走査期間以内の期間だけ遅延させ、
遅延した水平同期信号を用いて前記垂直同期信号を遅延させることを特徴とする。
【０００９】
第３の発明は、第１の発明において、
前記第２の映像信号出力部は、
１フレーム分の前記第２の映像信号のデータを格納するための第２の記憶部を有し、
前記第２の映像信号を外部から受け取って前記第２の記憶部に格納し、
遅延した同期信号に基づいて、前記第２の記憶部に格納されているデータを読み出して前記第２の映像信号として出力し、
前記副映像の解像度は、前記主映像の解像度よりも低いことを特徴とする。
【００１０】
第４の発明は、第１の発明において、
前記表示用信号出力部から出力される表示用信号には同期信号が含まれていることを特徴とする。
【００１１】
第５の発明は、１つだけの表示用信号に基づいて映像表示を行う構成の表示装置において主映像と副映像とからなる映像が表示されるよう、前記表示装置に与えるための前記表示用信号を生成する映像処理方法であって、
入力映像信号を前記主映像に対応する第１の映像信号と同期信号とに分離してそれらを出力する信号分離ステップと、
前記信号分離ステップで出力された同期信号を遅延させる同期信号遅延ステップと、
副映像に対応する第２の映像信号を遅延した同期信号に基づいて出力する第２の映像信号出力ステップと、
前記信号分離ステップで出力された前記第１の映像信号のデータと前記第２の映像信号出力ステップで出力された前記第２の映像信号のデータとを予め設けられた第１の記憶部に格納する第１の格納ステップと、
前記第１の記憶部に格納されているデータを読み出して前記表示用信号として出力する表示用信号出力ステップと
を含むことを特徴とする。
【発明の効果】
【００１２】
上記第１の発明によれば、主映像と副映像とを同時に表示することが可能な表示装置を有する映像表示システムにおいて、表示用信号（主映像のデータと副映像のデータとを１つにまとめた合成信号）を生成する映像処理装置では、信号分離部によって主映像に対応する第１の映像信号を含む入力映像信号から同期信号が抽出され、同期信号遅延部によって同期信号を遅延させる処理が行われる。そして、第２の映像信号出力部において、遅延後の同期信号に基づいて、副映像に対応する第２の映像信号が出力される。このため、信号分離部からの第１の映像信号の出力と第２の映像信号出力部からの第２の映像信号の出力との間でタイミングのずれが生じることを防止することができる。以上より、２つの映像ソースに基づく画像（２つの画像）を同時に表示することができる映像表示システムにおいて、２つの映像ソースのデータを混合した１つの表示用信号を生成するために要するメモリ容量を従来よりも小さくすることが可能となる。
【００１３】
上記第２の発明によれば、比較的少ない容量のメモリを備えるだけで、水平同期信号および垂直同期信号を遅延させることが可能となる。
【００１４】
上記第３の発明によれば、表示用信号（主映像のデータと副映像のデータとを１つにまとめた合成信号）を生成するために、第２の映像信号出力部に設けられたメモリ（第２の記憶部）に副映像の１フレーム分のデータが保持される。これに対して、従来の構成によれば、表示用信号を生成するために、少なくとも主映像の１フレーム分のデータが映像処理装置内に保持されていた。ここで、上記第３の発明によれば、副映像の解像度は主映像の解像度よりも低いので、従来と比較して必要なメモリ容量が低減される。
【００１５】
上記第４の発明によれば、主映像と副映像とを同時に表示することが可能であって同期信号を含む表示用信号に基づいて動作する表示装置を有する映像表示システムにおいて、上記第１の発明と同様の効果が得られる。
【００１６】
上記第５の発明によれば、上記第１の発明と同様の効果を映像表示方法において奏することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る映像表示システムの要部の構成を示すブロック図である。
【図２】上記第１の実施形態における映像表示システムの全体構成を示すブロック図である。
【図３】上記第１の実施形態において、液晶ディスプレイの一構成例を示すブロック図である。
【図４】上記第１の実施形態において、水平同期信号遅延回路における水平同期信号の遅延および垂直同期信号遅延回路における垂直同期信号の遅延について説明するための図である。
【図５】上記第１の実施形態において、ＤＳＰにおける水平同期信号および垂直同期信号の遅延について説明するための図である。
【図６】上記第１の実施形態において、同期信号の遅延時間の調整について説明するための図である。
【図７】上記第１の実施形態において、水平同期信号遅延回路および垂直同期信号遅延回路における同期信号の遅延時間の調整について説明するためのタイミングチャートである。
【図８】上記第１の実施形態における効果について説明するための図である。
【図９】上記第１の実施形態における効果について説明するための図である。
【図１０】本発明の第２の実施形態に係る映像表示システムの全体構成を示すブロック図である。
【図１１】上記第２の実施形態に係る映像表示システムの要部の構成を示すブロック図である。
【図１２】上記第２の実施形態における効果について説明するための図である。
【図１３】変形例における映像表示システムの全体構成を示すブロック図である。
【図１４】従来例における映像表示システムの全体構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照しつつ本発明の実施形態について説明する。
【００１９】
＜１．第１の実施形態＞
＜１．１  全体構成および動作概要＞
図２は、本発明の第１の実施形態に係る映像表示システムの全体構成を示すブロック図である。この映像表示システムは、液晶テレビジョン１０とＳＴＢ（セットトップボックス）２０とリモコン３０とによって構成されている。また、この映像表示システムは、携帯情報端末（典型的には、「スマートフォン」と呼ばれる携帯電話）４０と無線でのデータのやりとりが可能となっている。ＳＴＢ２０は、チューナとしての機能を有しており、ケーブルテレビ放送，地上波テレビ放送，衛生放送などの放送信号を受信して、当該放送信号を液晶テレビジョン１０で処理可能な形式の信号（例えば、ＣＶＢＳ（Ｃｏｍｐｏｓｉｔｅ  Ｖｉｄｅｏ，Ｂｌａｎｋｉｎｇ，ａｎｄ  Ｓｙｎｃ）信号，ＨＤＭＩ（Ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）信号）に変換する。リモコン３０は、液晶テレビジョン１０の動作を制御する。液晶テレビジョン１０は、リモコン３０による操作に応じて、液晶ディスプレイ１４０に画像を表示する。なお、液晶ディスプレイ１４０は、１つの映像ソースに基づく画像を表示するものであるが、液晶テレビジョン１０は２つの映像ソース基づく２つの画像を表示することができる。本実施形態においては、主映像としてテレビ映像が表示され、副映像としてネット映像が表示される。
【００２０】
液晶テレビジョン１０には、ＳｏＣ１００と、ＳｏＣ１００の外付けメモリ１０１と、ＭＩＸ回路１１０と、ＤＳＰ１２０と、タイミングコントローラ１３０と、液晶ディスプレイ１４０とが含まれている。ＳｏＣ１００は、ＳＴＢ２０から送られる信号（ＣＶＢＳ信号，ＨＤＭＩ信号など）を受け取り、外付けメモリ１０１を用いてテレビ映像を生成する。ＳｏＣ１００からＭＩＸ回路１１０には、テレビ映像信号，水平同期信号，垂直同期信号，およびドットクロックを含む映像信号Ｖ１が送られる。映像信号Ｖ１の伝送方式としては典型的にはＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ）が採用される。ＭＩＸ回路１１０は、映像信号（入力映像信号）Ｖ１に含まれる同期信号（水平同期信号および垂直同期信号）を遅延させ、遅延後の同期信号ＳＳ１をＤＳＰ１２０に与える。そして、ＭＩＸ回路１１０は、ＤＳＰ１２０から与えられるネット映像信号Ｖｎｅｔおよび同期信号ＳＳ２を受け取り、テレビ映像信号とネット映像信号とを１つにまとめた信号（以下、「合成信号」という。）と同期信号とを含む映像信号（表示用信号）Ｖ２をタイミングコントローラ１３０に与える。その際、ＭＩＸ回路１１０は、リモコン３０からの指示に従い、テレビ映像の表示位置・表示サイズおよびネット映像の表示位置・表示サイズの設定を行う。映像信号Ｖ２の伝送方式としては典型的にはＬＶＤＳやＶ―ｂｙ―Ｏｎｅ信号規格が採用される。ＤＳＰ１２０は、リモコン３０からの指示に従い、携帯情報端末４０を介してインターネットへアクセスし、所望のデータを取得する。そして、ＤＳＰ１２０は、ＭＩＸ回路１１０から与えられた同期信号ＳＳ１に基づいてネット映像を生成し、ネット映像信号Ｖｎｅｔと同期信号ＳＳ２とをＭＩＸ回路１１０に与える。タイミングコントローラ（ＴＣＯＮ）１３０は、ＭＩＸ回路１１０から与えられた映像信号Ｖ２を受け取り、デジタル映像信号ＤＶと液晶ディスプレイ１４０の駆動回路の動作を制御するための制御信号Ｓｃｔｌとを生成する。そして、タイミングコントローラ１３０は、デジタル映像信号ＤＶと制御信号Ｓｃｔｌとを液晶ディスプレイ１４０に与える。なお、ＭＩＸ回路１１０の動作およびＤＳＰ１２０の動作についての詳しい説明は後述する。
【００２１】
図３は、液晶ディスプレイ１４０の一構成例を示すブロック図である。この液晶ディスプレイ１４０には、表示部１４１とソースドライバ（映像信号線駆動回路）１４２とゲートドライバ（走査信号線駆動回路）１４３とが含まれている。この液晶ディスプレイ１４０には、制御信号Ｓｃｔｌとして、ソースドライバ１４２の動作を制御するためのソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，およびラッチストローブ信号ＬＳと、ゲートドライバ１４３の動作を制御するためのゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫとが与えられる。
【００２２】
図３に関し、表示部１４１には、複数本のソースバスライン（映像信号線）ＳＬと複数本のゲートバスライン（走査信号線）ＧＬとが配設されている。ソースバスラインＳＬとゲートバスラインＧＬとの各交差点に対応して、画素を形成する画素形成部が設けられている。すなわち、表示部１４１には、複数個の画素形成部が含まれている。上記複数個の画素形成部はマトリクス状に配置されて画素アレイを構成している。各画素形成部には、対応する交差点を通過するゲートバスラインＧＬにゲート端子が接続されると共に当該交差点を通過するソースバスラインＳＬにソース端子が接続されたスイッチング素子であるＴＦＴ８０と、そのＴＦＴ８０のドレイン端子に接続された画素電極８１と、上記複数個の画素形成部に共通的に設けられた共通電極８４および補助容量電極８５と、画素電極８１と共通電極８４とによって形成される液晶容量８２と、画素電極８１と補助容量電極８５とによって形成される補助容量８３とが含まれている。液晶容量８２と補助容量８３とによって画素容量が構成されている。なお、図３における表示部１４１内には、１つの画素形成部に対応する構成要素のみを示している。
【００２３】
ソースドライバ１４２は、タイミングコントローラ１３０から送られるデジタル映像信号ＤＶ，ソーススタートパルス信号ＳＳＰ，ソースクロック信号ＳＣＫ，およびラッチストローブ信号ＬＳを受け取り、各ソースバスラインＳＬに駆動用映像信号を印加する。このとき、ソースドライバ１４２では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各ソースバスラインＳＬに印加すべき電圧を示すデジタル映像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル映像信号ＤＶがアナログ電圧に変換される。その変換されたアナログ電圧は、駆動用映像信号として全てのソースバスラインＳＬに一斉に印加される。ゲートドライバ１４３は、タイミングコントローラ１３０から送られるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬへの印加を１垂直走査期間を周期として繰り返す。
【００２４】
以上のようにして、各ソースバスラインＳＬに駆動用映像信号が印加され、各ゲートバスラインＧＬに走査信号が印加されることにより、デジタル映像信号ＤＶに基づく映像が表示部１４１に表示される。
【００２５】
＜１．２  要部の構成＞
図１は、本実施形態に係る映像表示システムの要部の構成を示すブロック図である。なお、図１に示す構成要素（ＭＩＸ回路１１０およびＤＳＰ１２０）によって、主映像（本実施形態においては「テレビ映像」）と副映像（本実施形態においては「ネット映像」）とからなる映像を表示装置（本実施形態においては「液晶ディスプレイ１４０」）に与えるための表示用信号（本実施形態においては「映像信号Ｖ２」）を生成する映像処理装置が実現されている。
【００２６】
図１に示すように、ＭＩＸ回路１１０には、信号分離回路１１１と１Ｈメモリ回路１１２と水平同期信号遅延回路１１３と垂直同期信号遅延回路１１４と信号重畳回路１１５とが含まれている。信号分離回路１１１は、映像信号Ｖ１を受け取って、それをテレビ映像信号Ｖｔｖと同期信号（水平同期信号ＨＳ１および垂直同期信号ＶＳ１）とに分離する。そして、信号分離回路１１１は、テレビ映像信号Ｖｔｖに基づくデータを１Ｈメモリ回路１１２のテレビ映像用のメモリ領域に書き込み、水平同期信号ＨＳ１を水平同期信号遅延回路１１３に与え、垂直同期信号ＶＳ１を垂直同期信号遅延回路１１４に与える。
【００２７】
水平同期信号遅延回路１１３は、信号分離回路１１１から与えられる水平同期信号ＨＳ１を、ドットクロックＣＬＫを用いて遅延させる。なお、遅延後の水平同期信号を符号ＨＳ２で表す。遅延時間については、１水平走査期間以内の時間とされる。更に詳しくは、ＤＳＰ１２０で生成されたネット映像信号Ｖｎｅｔに基づくデータが好適なタイミングで１Ｈメモリ回路１１２に書き込まれるように遅延時間が調整される。図４に示す例では、水平同期信号ＨＳ２は、水平同期信号ＨＳ１に対して時間ｔ１だけ遅延している。遅延後の水平同期信号ＨＳ２は、垂直同期信号遅延回路１１４とＤＳＰ１２０とに与えられる。
【００２８】
垂直同期信号遅延回路１１４は、信号分離回路１１１から与えられる垂直同期信号ＶＳ１を水平同期信号ＨＳ２を用いて遅延させる。なお、遅延後の垂直同期信号を符号ＶＳ２で表す。遅延時間については、後述する垂直同期信号ＶＳ３（ＤＳＰ１２０から出力される垂直同期信号）が垂直同期信号ＶＳ１に対して１水平走査期間以内の時間だけ遅延するように調整される。これについての詳しい説明は後述する。図４に示す例では、垂直同期信号ＶＳ２は、垂直同期信号ＶＳ１に対して時間ｔ２だけ遅延している。遅延後の垂直同期信号ＶＳ２はＤＳＰ１２０に与えられる。
【００２９】
ＤＳＰ１２０は、水平同期信号ＨＳ２および垂直同期信号ＶＳ２に基づいて、携帯情報端末４０から送られたデータ（携帯情報端末４０がインターネットによって取得したデータ）Ｄｎｅｔに基づくネット映像を生成する。その際、ＤＳＰ１２０の性能やＤＳＰ１２０で実行されるプログラムの内容に応じて、例えば図５に示すように同期信号（水平同期信号ＨＳ２および垂直同期信号ＶＳ２）に遅延が生じる。なお、その遅延後の水平同期信号，垂直同期信号をそれぞれ符号ＨＳ３，ＶＳ３で表す。ＤＳＰ１２０は、ネット映像信号Ｖｎｅｔに基づくデータを１Ｈメモリ回路１１２のネット映像用のメモリ領域に書き込み、水平同期信号ＨＳ３および垂直同期信号ＶＳ３信号重畳回路１１５に与える。なお、ＤＳＰ１２０におけるフレーム周波数，垂直ライン数は、ＳｏＣ１００におけるフレーム周波数，垂直ライン数と等しくなるように設定される。
【００３０】
信号重畳回路１１５は、信号分離回路１１１から送られる水平同期信号ＨＳ１および垂直同期信号ＶＳ１とＤＳＰ１２０から送られる水平同期信号ＨＳ３および垂直同期信号ＶＳ３とを受け取り、タイミング制御信号Ｓｔを１Ｈメモリ回路１１２に与えることによって、合成映像（テレビ映像とネット映像とを１つのフレームで表した映像）を構成する各画素データを１Ｈメモリ回路１１２から読み出す。そして、信号重畳回路１１５は、１Ｈメモリ回路１１２から読み出したデータに基づく合成信号と同期信号とを含む映像信号Ｖ２をタイミングコントローラ１３０に与える。
【００３１】
なお、上述した同期信号ＳＳ１は水平同期信号ＨＳ２と垂直同期信号ＶＳ２とで構成され、上述した同期信号ＳＳ２は水平同期信号ＨＳ３と垂直同期信号ＶＳ３とで構成される（図２参照）。また、本実施形態においては、信号分離回路１１１によって信号分離部が実現され、水平同期信号遅延回路１１３と垂直同期信号遅延回路１１４とによって同期信号遅延部が実現され、ＤＳＰ１２０によって第２の映像信号出力部が実現され、１Ｈメモリ回路１１２によって第１の記憶部が実現され、信号重畳回路１１５によって表示用信号出力部が実現され、テレビ映像信号Ｖｔｖによって第１の映像信号が実現され、ネット映像信号Ｖｎｅｔによって第２の映像信号が実現されている。
【００３２】
ところで、一般的なＨＤＴＶ（高精細テレビ）の場合、画素数は「１０８０（縦）×１９２０（横）」となっている。同期のための期間を含めると、１水平走査期間は２２００ドットに相当し、１垂直走査期間は１１２５×２２００ドットに相当する。ここで、水平同期信号は２値であり、上述したように水平同期信号遅延回路１１３における水平同期信号の遅延時間は１水平走査期間以内の時間とされる。従って、水平同期信号ＨＳ１をドットクロックＣＬＫを用いて遅延させるために必要なメモリ（水平同期信号遅延回路１１３）の容量は最大２２００ビットとなる。また、仮に垂直同期信号ＶＳ１をドットクロックＣＬＫを用いて遅延させる構成を採用すると、垂直同期信号は２値であるので、垂直同期信号ＶＳ１を遅延させるために必要なメモリ（垂直同期信号遅延回路１１４）の容量は１１２５×２２００ビットとなる。これに対して、本実施形態においては、垂直同期信号ＶＳ１を水平同期信号ＨＳ２を用いて遅延させる構成を採用している。従って、垂直同期信号ＶＳ１を遅延させるために必要なメモリ（垂直同期信号遅延回路１１４）の容量は最大１１２５ビットとなる。
【００３３】
＜１．３  同期信号の遅延時間の調整＞
次に、本実施形態において同期信号の遅延時間がどのように調整されるかについて説明する。なお、ここでは、説明の便宜上、液晶ディスプレイ１４０の表示部１４１に関し、「水平方向には画素が１６個あって、１画素目から１２画素目まではテレビ映像用の画素であり、１３画素目から１６画素目まではネット映像用の画素である」と仮定する（図６参照）。
【００３４】
図７は、水平同期信号遅延回路１１３および垂直同期信号遅延回路１１４における同期信号の遅延時間の調整について説明するためのタイミングチャートである。図７において、ＨＳ１は信号分離回路１１１から出力される水平同期信号の波形を表し、ＶＳ１は信号分離回路１１１から出力される垂直同期信号の波形を表し、Ｖｔｖはテレビ映像信号に基づく各画素のデータが１Ｈメモリ回路１１２に書き込まれるタイミングを表し、ＨＳ３はＤＳＰ１２０から出力される水平同期信号の波形を表し、ＶＳ３はＤＳＰ１２０から出力される垂直同期信号の波形を表し、Ｖｎｅｔはネット映像信号に基づく各画素データがＤＳＰ１２０で生成されるタイミングを表し、Ｖｍｉｘは合成映像の各画素のデータが１Ｈメモリ回路１１２から読み出されるタイミングを表している。
【００３５】
テレビ映像信号Ｖｔｖとネット映像信号Ｖｎｅｔとを１つにまとめた合成信号に基づいてテレビ映像とネット映像とを正常に表示部１４１に表示させるためには、図７のＶｍｉｘで示すように、各ラインのテレビ映像のデータと当該各ラインのネット映像のデータとが一連の映像データとして１Ｈメモリ回路１１２から読み出されなければならない。これを実現するためには、図７に示す例では、合成映像の１３画素目のデータが１Ｈメモリ回路１１２から読み出されるまでにネット映像の１画素目のデータの１Ｈメモリ回路１１２への書き込みが終了していなければならない。また、合成映像の１６画素目のデータが１Ｈメモリ回路１１２から読み出されるまでにネット映像の４画素目のデータの１Ｈメモリ回路１１２への書き込みが終了していなければならない。ここで、垂直同期信号ＨＳ１による同期タイミングと垂直同期信号ＨＳ３による同期タイミングとの差が１水平走査期間以内であれば、テレビ映像のデータについての１Ｈメモリ回路１１２への書き込み可能なタイミングとネット映像のデータについての１Ｈメモリ回路１１２への書き込み可能なタイミングとの差が１水平走査期間以内となる。そうすると、図７のＶｍｉｘで示すように、テレビ映像のデータとネット映像のデータとを一連の映像データとして１Ｈメモリ回路１１２から読み出して、それをタイミングコントローラ１３０に与えることが可能となる。本実施形態においては、このようにテレビ映像のデータとネット映像のデータとを一連の映像データとして１Ｈメモリ回路１１２から読み出すことができるように、水平同期信号遅延回路１１３において水平同期信号ＨＳ１から水平同期信号ＨＳ２への遅延時間が調整され、垂直同期信号遅延回路１１４において垂直同期信号ＶＳ１から垂直同期信号ＶＳ２への遅延時間が調整される。
【００３６】
ところで、上述したように、水平同期信号ＨＳ２から水平同期信号ＨＳ３への遅延時間の大きさや垂直同期信号ＶＳ２から垂直同期信号ＶＳ３への遅延時間の大きさは、ＤＳＰ１２０の性能やＤＳＰ１２０で実行されるプログラムの内容に依存する。そこで、水平同期信号遅延回路１１３および垂直同期信号遅延回路１１４における遅延時間の調整は機種毎に行われる。
【００３７】
例えば、ある機種において、垂直同期信号についてのＤＳＰ１２０での遅延時間（垂直同期信号ＶＳ２から垂直同期信号ＶＳ３への遅延時間）が１０Ｈ（１０水平走査期間）であると仮定する。このとき、１垂直走査期間が１１２５Ｈであれば、垂直同期信号ＶＳ１に対して垂直同期信号ＶＳ２を（１１２５−１０）Ｈ遅延させると、垂直同期信号ＶＳ１による同期タイミングと垂直同期信号ＶＳ３による同期タイミングとの差が１水平走査期間以内となる。すなわち、１垂直走査期間がｍＨ（ｍは自然数）であって、ＤＳＰ１２０での垂直同期信号の遅延時間がｎＨ（ｎは自然数）である場合、垂直同期信号遅延回路１１４では、垂直同期信号ＶＳ２が垂直同期信号ＶＳ１に対して（ｍ−ｎ）Ｈだけ遅延するように調整が行われる。
【００３８】
水平同期信号遅延回路１１３では、水平同期信号についてのＤＳＰ１２０での遅延時間（水平同期信号ＨＳ２から水平同期信号ＨＳ３への遅延時間）を考慮して、所望のタイミングでネット映像信号Ｖｎｅｔに基づくデータが１Ｈメモリ回路１１２に書き込まれるように、水平同期信号ＨＳ１から水平同期信号ＨＳ２への遅延時間が調整される。
【００３９】
以上のように、水平同期信号遅延回路１１３では水平同期信号ＨＳ１から水平同期信号ＨＳ２への遅延時間の調整が行われ、垂直同期信号遅延回路１１４では垂直同期信号ＶＳ１から垂直同期信号ＶＳ２への遅延時間の調整が行われる。
【００４０】
＜１．４  効果＞
本実施形態によれば、テレビ映像とネット映像とを同時に表示することが可能な液晶テレビジョン１０において、テレビ映像信号Ｖｔｖとネット映像信号Ｖｎｅｔとの合成信号を生成するＭＩＸ回路１１０では、テレビ映像信号Ｖｔｖを含む入力映像信号から同期信号（水平同期信号ＨＳ１および垂直同期信号ＶＳ１）が抽出され、遅延回路（水平同期信号遅延回路１１３および垂直同期信号遅延回路１１４）によって同期信号を遅延させる処理が行われる。そして、遅延後の同期信号（水平同期信号ＨＳ２および垂直同期信号ＶＳ２）に基づいて、ネット映像信号Ｖｎｅｔが生成される。このとき、テレビ映像信号Ｖｔｖとネット映像信号Ｖｎｅｔとの間での同期タイミングのずれが１水平走査期間以内となる。このため、フレームメモリを用いることなくラインメモリ（１Ｈメモリ回路１１２）を用いるだけで、テレビ映像信号Ｖｔｖとネット映像信号Ｖｎｅｔとを１つの映像信号とした合成信号を生成することが可能となる。これに対して、従来の構成によれば、少なくともテレビ映像のデータを保持できる容量のメモリをＭＩＸ回路に搭載する必要があった。以上より、本実施形態によれば、テレビ映像とネット映像とを同時に表示することが可能な液晶テレビジョン１０において、ＭＩＸ回路に搭載する必要のあるメモリの容量を従来よりも小さくすることが可能となる。その結果、コストが低減される。
【００４１】
また、例えば、アスペクト比が「４：３」であるＳＤ（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ）放送の映像をアスペクト比が「１６：９」であるＨＤＴＶ用の表示装置で拡大表示する場合、映像表示部分のアスペクト比は「１２：９」となる。このとき、図８に示すように、表示部の左右の領域に黒表示部分が生じてしまう。そこで、図９で示すようにアスペクト比「４：９」の領域にネット映像の表示が可能な構成にすると、テレビ映像の表示を妨げることなくネット映像を表示することができる。本実施形態においては、このような構成の液晶ディスプレイを備えた映像表示システムを従来と比較して少ないメモリ容量で実現することが可能となる。
【００４２】
＜２．第２の実施形態＞
＜２．１  全体構成および動作概要＞
図１０は、本発明の第２の実施形態に係る映像表示システムの全体構成を示すブロック図である。本実施形態においても、液晶ディスプレイ１４０は、１つの映像ソースに基づく画像を表示するものであるが、液晶テレビジョン１０は２つの映像ソース基づく２つの画像を同時に表示することができ、主映像としてテレビ映像を表示し、副映像としてネット映像を表示する。なお、副映像の解像度は主映像の解像度よりも低くされる。
【００４３】
以下、上記第１の実施形態（図２参照）と異なる点についてのみ説明する。本実施形態においては、上記第１の実施形態とは異なり、ＳｏＣ１００が液晶テレビジョン１０の外部に設けられている。ＳｏＣ１００で生成された映像信号Ｖ１は、ＳｏＣ１００内のＴＸ回路（送信回路）１０２から液晶テレビジョン１０内のＲＸ回路（受信回路）１５０へと送られる。その映像信号Ｖ１は、ＲＸ回路１５０からＭＩＸ回路１１０へと送られる。
【００４４】
また、本実施形態においては、ＭＩＸ回路１１０に与えられるネット映像信号Ｖｎｅｔが携帯情報端末４０で生成される構成となっている。すなわち、ＤＳＰ１２０内のＲＸ回路１２１が携帯情報端末４０から送られるネット映像信号Ｖｎｅｔを受け取り、ＤＳＰ１２０は当該ネット映像信号Ｖｎｅｔと同期信号ＳＳ２とをＭＩＸ回路１１０に与える。なお、携帯情報端末４０はコントローラ５０によって制御される。
【００４５】
＜２．２  要部の構成＞
図１１は、本実施形態に係る映像表示システムの要部の構成を示すブロック図である。ＭＩＸ回路１１０については、上記第１の実施形態と同様の構成となっている。本実施形態においては、ＤＳＰ１２０は、ＲＸ回路１２１とプロセッサ１２２とメモリ１２３とによって構成されている。なお、メモリ１２３によって第２の記憶部が実現されている。
【００４６】
ＲＸ回路１２１は、携帯情報端末４０から送られるネット映像信号Ｖｎｅｔを受け取り、それをプロセッサ１２２に転送する。プロセッサ１２２は、ＲＸ回路１２１から受け取ったネット映像信号Ｖｎｅｔに基づくデータを一時的にメモリ１２３に格納する。そして、プロセッサ１２２は、水平同期信号ＨＳ２および垂直同期信号ＶＳ２に基づいて、メモリ１２３に格納されているデータを読み出して、それをネット映像信号Ｖｎｅｔとして１Ｈメモリ回路１１２に与える。そのネット映像信号Ｖｎｅｔに基づくデータは１Ｈメモリ回路１１２のネット映像用のメモリ領域に書き込まれる。また、プロセッサ１２２は、水平同期信号ＨＳ３および垂直同期信号ＶＳ３信号重畳回路１１５に与える。
【００４７】
＜２．３  同期信号の遅延時間の調整＞
本実施形態においては、上記第１の実施形態と同様にして、水平同期信号遅延回路１１３で水平同期信号ＨＳ１から水平同期信号ＨＳ２への遅延時間の調整が行われ、垂直同期信号遅延回路１１４で垂直同期信号ＶＳ１から垂直同期信号ＶＳ２への遅延時間の調整が行われる。
【００４８】
＜２．４  効果＞
図１２は、パネルのタイプ別の１フレーム分のデータを保持するために必要なメモリ容量を示す図である。本実施形態においては、副映像の解像度は主映像の解像度よりも低くされる。従って、例えば、主映像として「ＦＨＤ，カラー」のテレビ映像が表示され、副映像として「ＶＧＡ，カラー」のネット映像が表示される。この場合、ＤＳＰ１２０内のメモリ１２３には、「ＶＧＡ，カラー」の１フレーム分のデータが格納される必要がある。すなわち、ＤＳＰ１２０に設けられるメモリ１２３に必要な容量は約７．４Ｍｂｉｔである。ところで、従来の構成によれば、主映像として「ＦＨＤ，カラー」のテレビ映像を表示する場合、テレビ映像のデータを保持するために、ＭＩＸ回路に約６２Ｍｂｉｔの容量のメモリを備える必要がある。以上のように、本実施形態によれば、テレビ映像とネット映像とを同時に表示することが可能な液晶テレビジョン１０において、合成映像を生成するために必要となるメモリ容量を従来よりも小さくすることが可能となる。その結果、コストが低減される。
【００４９】
＜３．変形例＞
上記第１の実施形態および上記第２の実施形態においては、液晶テレビジョン１０からのインターネットへのアクセスは無線によって行われていた。しかしながら、本発明はこれに限定されない。液晶テレビジョン１０と携帯情報端末４０との間をＵＳＢ接続にしてインターネットにアクセスするようにしても良いし、ルータ６０を介したＬＡＮ接続によってインターネットにアクセスするようにしても良い（図１３参照）。
【００５０】
＜４．付記＞
本発明に係る映像処理装置および映像処理方法として、以下に記す構成が考えられる。
【００５１】
（付記１）
１つだけの表示用信号に基づいて映像表示を行う構成の表示装置において主映像と副映像とからなる映像が表示されるよう、前記表示装置に与えるための前記表示用信号を生成する映像処理装置であって、
入力映像信号を前記主映像に対応する第１の映像信号と同期信号とに分離してそれらを出力する信号分離部と、
前記信号分離部から出力される同期信号を遅延させる同期信号遅延部と、
副映像に対応する第２の映像信号を遅延した同期信号に基づいて出力する第２の映像信号出力部と、
前記信号分離部から出力される前記第１の映像信号のデータと前記第２の映像信号出力部から出力される前記第２の映像信号のデータとを格納するための第１の記憶部と、
前記第１の記憶部に格納されているデータを読み出して前記表示用信号として出力する表示用信号出力部と
を備えることを特徴とする、映像処理装置。
【００５２】
このような構成によれば、主映像と副映像とを同時に表示することが可能な表示装置を有する映像表示システムにおいて、表示用信号（主映像のデータと副映像のデータとを１つにまとめた合成信号）を生成する映像処理装置では、信号分離部によって主映像に対応する第１の映像信号を含む入力映像信号から同期信号が抽出され、同期信号遅延部によって同期信号を遅延させる処理が行われる。そして、第２の映像信号出力部において、遅延後の同期信号に基づいて、副映像に対応する第２の映像信号が出力される。このため、信号分離部からの第１の映像信号の出力と第２の映像信号出力部からの第２の映像信号の出力との間でタイミングのずれが生じることを防止することができる。以上より、２つの映像ソースに基づく画像（２つの画像）を同時に表示することができる映像表示システムにおいて、２つの映像ソースのデータを混合した１つの表示用信号を生成するために要するメモリ容量を従来よりも小さくすることが可能となる。
【００５３】
（付記２）
前記第１の記憶部は、前記表示装置における１ライン分だけのデータを格納することができる記憶領域を有していることを特徴とする、付記１に記載の映像処理装置。
【００５４】
このような構成によれば、表示用信号（主映像のデータと副映像のデータとを１つにまとめた合成信号）を生成するために映像処理装置に設けられていたメモリの容量が、従来と比較して大幅に低減される。
【００５５】
（付記３）
前記同期信号は、水平同期信号と垂直同期信号とからなり、
前記同期信号遅延部は、
ドットクロック信号を用いて前記水平同期信号を１水平走査期間以内の期間だけ遅延させ、
遅延した水平同期信号を用いて前記垂直同期信号を遅延させることを特徴とする、付記１に記載の映像処理装置。
【００５６】
このような構成によれば、比較的少ない容量のメモリを備えるだけで、水平同期信号および垂直同期信号を遅延させることが可能となる。
【００５７】
（付記４）
前記同期信号遅延部は、１垂直走査期間がｍ水平走査期間であって（ｍは自然数）かつ前記第２の映像信号出力部において垂直同期信号がｎ水平走査期間遅延する場合（ｎは自然数）、前記信号分離部から出力される垂直同期信号を（ｍ−ｎ）水平走査期間遅延させることを特徴とする、付記３に記載の映像処理装置。
【００５８】
このような構成によれば、第２の映像信号出力部における垂直同期信号の遅延時間に応じて、同期信号遅延部が垂直同期信号を遅延させる。これにより、信号分離部からの第１の映像信号の出力と第２の映像信号出力部からの第２の映像信号の出力との間での同期タイミングのずれが１水平走査期間以内となる。このため、フレームメモリ（１フレーム分のメモリ）を用いることなくラインメモリ（１ライン分のメモリ）を用いるだけで、表示用信号（主映像のデータと副映像のデータとを１つにまとめた合成信号）を生成することが可能となる。以上より、２つの映像ソースに基づく画像（２つの画像）を同時に表示することができる映像表示システムにおいて、２つの映像ソースのデータを混合した１つの表示用信号を生成するために要するメモリ容量が従来よりも大幅に低減される。
【００５９】
（付記５）
前記第２の映像信号出力部は、
１フレーム分の前記第２の映像信号のデータを格納するための第２の記憶部を有し、
前記第２の映像信号を外部から受け取って前記第２の記憶部に格納し、
遅延した同期信号に基づいて、前記第２の記憶部に格納されているデータを読み出して前記第２の映像信号として出力し、
前記副映像の解像度は、前記主映像の解像度よりも低いことを特徴とする、付記１に記載の映像処理装置。
【００６０】
このような構成によれば、表示用信号（主映像のデータと副映像のデータとを１つにまとめた合成信号）を生成するために、第２の映像信号出力部に設けられたメモリ（第２の記憶部）に副映像の１フレーム分のデータが保持される。これに対して、従来の構成によれば、表示用信号を生成するために、少なくとも主映像の１フレーム分のデータが映像処理装置内に保持されていた。ここで、上記第３の発明によれば、副映像の解像度は主映像の解像度よりも低いので、従来と比較して必要なメモリ容量が低減される。
【００６１】
（付記６）
前記表示用信号出力部から出力される表示用信号には同期信号が含まれていることを特徴とする、付記１に記載の映像処理装置。
【００６２】
このような構成によれば、主映像と副映像とを同時に表示することが可能であって同期信号を含む表示用信号に基づいて動作する表示装置を有する映像表示システムにおいて、付記１に記載の構成と同様の効果が得られる。
【００６３】
（付記７）
前記主映像は、テレビ放送の映像であって、
前記副映像は、インターネットを介して取得したデータに基づく映像であることを特徴とする、付記１に記載の映像処理装置。
【００６４】
このような構成によれば、テレビ映像とネット映像（インターネットによって取得したデータに基づいて生成される映像）とを同時に表示することが可能な表示装置を有する映像表示システムにおいて、付記１に記載の構成で得られる効果が特に得られる。
【００６５】
（付記８）
１つだけの表示用信号に基づいて映像表示を行う構成の表示装置において主映像と副映像とからなる映像が表示されるよう、前記表示装置に与えるための前記表示用信号を生成する映像処理方法であって、
入力映像信号を前記主映像に対応する第１の映像信号と同期信号とに分離してそれらを出力する信号分離ステップと、
前記信号分離ステップで出力された同期信号を遅延させる同期信号遅延ステップと、
副映像に対応する第２の映像信号を遅延した同期信号に基づいて出力する第２の映像信号出力ステップと、
前記信号分離ステップで出力された前記第１の映像信号のデータと前記第２の映像信号出力ステップで出力された前記第２の映像信号のデータとを予め設けられた第１の記憶部に格納する第１の格納ステップと、
前記第１の記憶部に格納されているデータを読み出して前記表示用信号として出力する表示用信号出力ステップと
を含むことを特徴とする、映像処理方法。
【００６６】
このような構成によれば、付記１に記載の構成と同様の効果を映像表示方法において奏することができる。
【符号の説明】
【００６７】
１０…液晶テレビジョン
２０…ＳＴＢ（セットトップボックス）
３０…リモコン
４０…携帯情報端末
１００…ＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）
１１０…ＭＩＸ回路
１１１…信号分離回路
１１２…１Ｈメモリ回路
１１３…水平同期信号遅延回路
１１４…垂直同期信号遅延回路
１１５…信号重畳回路
１２０…ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）
１３０…タイミングコントローラ
１４０…液晶ディスプレイ
ＨＳ１，ＨＳ２，ＨＳ３…水平同期信号
ＶＳ１，ＶＳ２，ＶＳ３…垂直同期信号
Ｖ１，Ｖ２…映像信号
Ｖｔｖ…テレビ映像信号
Ｖｎｅｔ…ネット映像信号
【図１】
2014085473.tif 000003
【図２】
2014085473.tif 000004
【図３】
2014085473.tif 000005
【図４】
2014085473.tif 000006
【図５】
2014085473.tif 000007
【図６】
2014085473.tif 000008
【図７】
2014085473.tif 000009
【図８】
2014085473.tif 000010
【図９】
2014085473.tif 000011
【図１０】
2014085473.tif 000012
【図１１】
2014085473.tif 000013
【図１２】
2014085473.tif 000014
【図１３】
2014085473.tif 000015
【図１４】
2014085473.tif 000016