(57)【要約】【課題】線形性が高く帯域の広い可変利得差動増幅器を提供する。【解決手段】可変利得差動増幅器は、反転入力端子ＩＮＮと非反転入力端子ＩＮＰに入力される差動信号を増幅して反転出力端子ＯＵＴＮと非反転出力端子ＯＵＴＰに出力する第１の差動対Ｑ１，Ｑ２からなる差動増幅回路と、入力に所定のバイアス電圧が与えられ、差動出力が反転出力端子ＯＵＴＮと非反転出力端子ＯＵＴＰに接続された第２の差動対Ｑ３，Ｑ４からなる電流分配回路と、第１の差動対Ｑ１，Ｑ２を流れる電流の値Ｉ１と第２の差動対Ｑ３，Ｑ４を流れる電流の値Ｉ２との和Ｉ１＋Ｉ２を一定に保ちつつ、外部からの制御電圧に応じて電流値Ｉ１と電流値Ｉ２の配分を調整する電流調整手段Ａとを備える。【選択図】  図１
2014086833.tif 000002
【特許請求の範囲】
【請求項１】
反転入力端子と非反転入力端子に入力される差動信号を増幅して反転出力端子と非反転出力端子に出力する第１の差動対からなる差動増幅回路と、
入力に所定のバイアス電圧が与えられ、差動出力が前記反転出力端子と前記非反転出力端子に接続された第２の差動対からなる電流分配回路と、
前記第１の差動対を流れる電流の値Ｉ１と前記第２の差動対を流れる電流の値Ｉ２との和Ｉ１＋Ｉ２を一定に保ちつつ、外部からの制御電圧に応じて電流値Ｉ１と電流値Ｉ２の配分を調整する電流調整手段とを備えることを特徴とする可変利得差動増幅器。
【請求項２】
反転入力端子と非反転入力端子に入力される差動信号を増幅して反転出力端子と非反転出力端子に出力する第１の差動対からなる差動増幅回路と、
入力に所定のバイアス電圧が与えられ、差動出力が前記反転出力端子と前記非反転出力端子に接続された第２の差動対からなる電流分配回路と、
前記第１の差動対を構成する２つのトランジスタのうち前記反転出力端子に接続されたトランジスタを流れる電流の値Ｉ３と前記第１の差動対を構成する２つのトランジスタのうち前記非反転出力端子に接続されたトランジスタを流れる電流の値Ｉ４と前記第２の差動対を構成する２つのトランジスタのうち前記反転出力端子に接続されたトランジスタを流れる電流の値Ｉ５と前記第２の差動対を構成する２つのトランジスタのうち前記非反転出力端子に接続されたトランジスタを流れる電流の値Ｉ６とがＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たすように構成され、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６を一定に保つと同時に電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５を一定に保ちつつ、外部からの制御電圧に応じて電流値Ｉ３と電流値Ｉ６の配分、および電流値Ｉ４と電流値Ｉ５の配分を調整する電流調整手段とを備えることを特徴とする可変利得差動増幅器。
【請求項３】
請求項１記載の可変利得差動増幅器において、
前記第１の差動対は、
ベースが前記非反転入力端子に接続され、コレクタが前記反転出力端子に接続された第１のトランジスタと、
ベースが前記反転入力端子に接続され、コレクタが前記非反転出力端子に接続された第２のトランジスタとから構成され、
さらに、前記差動増幅回路は、
一端が第１の電源端子に接続され他端が前記反転出力端子に接続された第１の負荷抵抗と、
一端が前記第１の電源端子に接続され他端が前記非反転出力端子に接続された第２の負荷抵抗と、
一端が前記第１のトランジスタのエミッタに接続され他端が第１の電流源端子に接続された第１のエミッタ帰還抵抗と、
一端が前記第２のトランジスタのエミッタに接続され他端が前記第１の電流源端子に接続された第２のエミッタ帰還抵抗とを備え、
前記第２の差動対は、
ベースがバイアス電圧端子に接続され、コレクタが前記反転出力端子に接続された第３のトランジスタと、
ベースが前記バイアス電圧端子に接続され、コレクタが前記非反転出力端子に接続された第４のトランジスタとから構成され、
さらに、前記電流分配回路は、
一端が前記第３のトランジスタのエミッタに接続され他端が第２の電流源端子に接続された第３のエミッタ帰還抵抗と、
一端が前記第４のトランジスタのエミッタに接続され他端が前記第２の電流源端子に接続された第４のエミッタ帰還抵抗とを備え、
前記電流調整手段は、前記第１の電流源端子および前記第２の電流源端子と第２の電源端子との間に設けられることを特徴とする可変利得差動増幅器。
【請求項４】
請求項２記載の可変利得差動増幅器において、
前記第１の差動対は、
ベースが前記非反転入力端子に接続され、コレクタが前記反転出力端子に接続され、エミッタが第１の電流源端子に接続された第１のトランジスタと、
ベースが前記反転入力端子に接続され、コレクタが前記非反転出力端子に接続され、エミッタが第２の電流源端子に接続された第２のトランジスタとから構成され、
さらに、前記差動増幅回路は、
一端が第１の電源端子に接続され他端が前記反転出力端子に接続された第１の負荷抵抗と、
一端が前記第１の電源端子に接続され他端が前記非反転出力端子に接続された第２の負荷抵抗と、
一端が前記第１の電流源端子に接続され他端が前記第２の電流源端子に接続された第１のエミッタ帰還抵抗とを備え、
前記第２の差動対は、
ベースがバイアス電圧端子に接続され、コレクタが前記反転出力端子に接続され、エミッタが第３の電流源端子に接続された第３のトランジスタと、
ベースが前記バイアス電圧端子に接続され、コレクタが前記非反転出力端子に接続され、エミッタが第４の電流源端子に接続された第４のトランジスタとから構成され、
さらに、前記電流分配回路は、
一端が前記第３の電流源端子に接続され他端が前記第４の電流源端子に接続された第２のエミッタ帰還抵抗を備え、
前記電流調整手段は、前記第１、第２、第３、第４の電流源端子と第２の電源端子との間に設けられることを特徴とする可変利得差動増幅器。
【請求項５】
請求項２記載の可変利得差動増幅器において、
前記第１の差動対は、
ベースが前記非反転入力端子に接続され、コレクタが前記反転出力端子に接続された第１のトランジスタと、
ベースが前記反転入力端子に接続され、コレクタが前記非反転出力端子に接続された第２のトランジスタとから構成され、
さらに、前記差動増幅回路は、
一端が第１の電源端子に接続され他端が前記反転出力端子に接続された第１の負荷抵抗と、
一端が前記第１の電源端子に接続され他端が前記非反転出力端子に接続された第２の負荷抵抗と、
一端が前記第１のトランジスタのエミッタに接続され他端が第１の電流源端子に接続された第１のエミッタ帰還抵抗と、
一端が前記第２のトランジスタのエミッタに接続され他端が第２の電流源端子に接続された第２のエミッタ帰還抵抗と、
一端が前記第１の電流源端子に接続され他端が前記第２の電流源端子に接続された第３のエミッタ帰還抵抗とを備え、
前記第２の差動対は、
ベースがバイアス電圧端子に接続され、コレクタが前記反転出力端子に接続された第３のトランジスタと、
ベースが前記バイアス電圧端子に接続され、コレクタが前記非反転出力端子に接続された第４のトランジスタとから構成され、
さらに、前記電流分配回路は、
一端が前記第３のトランジスタのエミッタに接続され他端が第３の電流源端子に接続された第４のエミッタ帰還抵抗と、
一端が前記第４のトランジスタのエミッタに接続され他端が第４の電流源端子に接続された第５のエミッタ帰還抵抗と、
一端が前記第３の電流源端子に接続され他端が前記第４の電流源端子に接続された第６のエミッタ帰還抵抗とを備え、
前記電流調整手段は、前記第１、第２、第３、第４の電流源端子と第２の電源端子との間に設けられることを特徴とする可変利得差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、線形性が高く、かつ、信号入力範囲の大きな可変利得差動増幅器の構成技術に関するものである。
【背景技術】
【０００２】
図１１は非特許文献１に記載されている従来の線形差動増幅器の構成を示す回路図である。この線形差動増幅器は、トランジスタＱ１１，Ｑ１２と、負荷抵抗ＲＬ１１，ＲＬ１２と、電流源手段Ｉ０とから構成されている。図１１におけるＩＮＰは非反転入力端子、ＩＮＮは反転入力端子、ＯＵＴＰは非反転出力端子、ＯＵＴＮは反転出力端子、ＶＣＣは第１の電源端子、ＶＥＥは第２の電源端子である。
【０００３】
非反転入力端子ＩＮＰの電圧ＶＩＮＰ，反転入力端子ＩＮＮの電圧ＶＩＮＮ，非反転出力端子ＯＵＴＰの電圧ＶＯＵＴＰ，および反転出力端子ＯＵＴＮの電圧ＶＯＵＴＮにより、差動入力電圧Ｖｉｄ＝ＶＩＮＰ−ＶＩＮＮ，差動出力電圧Ｖｏｄ＝ＶＯＵＴＰ−ＶＯＵＴＮを定義する。非特許文献１によれば、図１１の線形差動増幅器の差動入力電圧Ｖｉｄと差動出力電圧Ｖｏｄとの関係は、次式のようになる。
【０００４】
【数１】
2014086833.tif 000003
【０００５】
式（１）におけるαはベース接地電流増幅率、ＶＴは電圧の次元を持つ定数でＶＴ＝ｋＴ／ｎｑ（ｋはボルツマン定数、Ｔは絶対温度、ｎは理想係数、ｑは電気素量）、ＲＣＣは負荷抵抗ＲＬ１１，ＲＬ１２の抵抗値である。Ｖｉｄ〜０の場合には、式（２）のように近似できることを利用すると、式（１）は式（３）のようになる。
【０００６】
【数２】
2014086833.tif 000004
【０００７】
【数３】
2014086833.tif 000005
【０００８】
式（３）より、電圧利得はα・Ｉ０・ＲＣＣ／２ＶＴと求められる。つまり、図１１に示した線形差動増幅器は、電流Ｉ０の値を変化させることによって利得を変更することのできる可変利得差動増幅器となっている。しかし、この可変利得差動増幅器は、利得を変更するために電流Ｉ０の値を変化させると、反転出力端子ＯＵＴＮと非反転出力端子ＯＵＴＰの電圧の平均値で定義される出力端子のバイアス電圧が変化してしまうという問題点があった。
【０００９】
この問題点を改善するために、図１２に示すような差動増幅器が提案されている（非特許文献２参照）。この差動増幅器は、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４と、負荷抵抗ＲＬ１１，ＲＬ１２と、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２，ＲＥ１３，ＲＥ１４と、電流調整手段Ｃとから構成されている。この構成では、ＲＬ１１＝ＲＬ１２、ＲＥ１１＝ＲＥ１２≪ＲＥ１３＝ＲＥ１４となるように抵抗値が設定されており、トランジスタＱ１１とＱ１２、トランジスタＱ１３とＱ１４にはそれぞれ同一特性のトランジスタを用いる。
【００１０】
電流調整手段Ｃは、第１の電流源端子Ｓ１１を流れる電流の値Ｉ１１と第２の電流源端子Ｓ１２を流れる電流の値Ｉ１２との和Ｉ１１＋Ｉ１２を一定に保ちつつ、外部からの制御電圧に応じて電流値Ｉ１１と電流値Ｉ１２の配分を調整する。
【００１１】
トランジスタＱ１１，Ｑ１２と負荷抵抗ＲＬ１１，ＲＬ１２とエミッタ帰還抵抗ＲＥ１１，ＲＥ１２とは、第１の差動増幅回路を構成しており、反転入力端子ＩＮＮおよび非反転入力端子ＩＮＰに入力される電圧の差分を増幅して、この増幅の結果得られた差動信号を反転出力端子ＯＵＴＮおよび非反転出力端子ＯＵＴＰに出力する。
【００１２】
また、トランジスタＱ１３，Ｑ１４と負荷抵抗ＲＬ１１，ＲＬ１２とエミッタ帰還抵抗ＲＥ１３，ＲＥ１４とは、第２の差動増幅回路を構成しており、第１の差動増幅回路と同様に、反転入力端子ＩＮＮおよび非反転入力端子ＩＮＰに入力される電圧の差分を増幅して、この増幅の結果得られた差動信号を反転出力端子ＯＵＴＮおよび非反転出力端子ＯＵＴＰに出力する。
【００１３】
電流調整手段Ｃの機能によりＩ１２＝０に設定された場合には、第２の差動増幅回路は機能せず、差動入力端子ＩＮＮ，ＩＮＰから入力された信号が第１の差動増幅回路によって増幅されて差動出力端子ＯＵＴＮ，ＯＵＴＰに出力される。エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の抵抗値をＲＥＥ１１とし、Ｉ１１＋Ｉ１２＝Ｉ１０とすると、Ｖｉｄ〜０の場合のＶｉｄとＶｏｄとの関係は式（３）を変形して式（４）のようにかける。
【００１４】
【数４】
2014086833.tif 000006
【００１５】
式（４）より、Ｉ１２＝０に設定された場合の電圧利得はα・Ｉ１０・ＲＣＣ／（２ＶＴ＋Ｉ１０・ＲＥＥ１１）と求められる。逆に、電流調整手段Ｃの機能によりＩ１１＝０に設定された場合には、第１の差動増幅回路は機能せず、差動入力端子ＩＮＮ，ＩＮＰから入力された信号が第２の差動増幅回路によって増幅されて差動出力端子ＯＵＴＮ，ＯＵＴＰに出力される。エミッタ帰還抵抗ＲＥ１３，ＲＥ１４の抵抗値をＲＥＥ１２とすると、Ｖｉｄ〜０の場合のＶｉｄとＶｏｄとの関係は式（４）と同様に式（５）のようにかける。
【００１６】
【数５】
2014086833.tif 000007
【００１７】
式（５）より、Ｉ１１＝０に設定された場合の電圧利得はα・Ｉ１０・ＲＣＣ／（２ＶＴ＋Ｉ１０・ＲＥＥ１２）と求められる。ＲＥ１１＝ＲＥ１２＝ＲＥＥ１１≪ＲＥ１３＝ＲＥ１４＝ＲＥＥ１２なる関係があるため、Ｉ１１＝０の場合の増幅率はＩ１２＝０の場合の増幅率と比べて小さくなる。
【００１８】
一般に、Ｉ１１≠０、Ｉ１２≠０の場合には、第１の差動増幅回路と第２の差動増幅回路に共通に接続されている負荷抵抗ＲＬ１１，ＲＬ１２において、第１の差動増幅回路を流れる電流と第２の差動増幅回路を流れる電流が加算されるため、第１の差動増幅回路の利得と第２の差動増幅回路の利得も合成され、Ｉ１２＝０の状態とＩ１１＝０の状態との中間の利得が得られる。この結果、利得可変機能が実現される。
【００１９】
図１２に示した回路構成の場合、電流調整手段Ｃにより、電流値Ｉ１１＋Ｉ１２を一定に保ったままで電流値Ｉ１１と電流値Ｉ１２の配分のみが調整されるため、負荷抵抗ＲＬ１１，ＲＬ１２を流れる同相電流値は一定に保たれる。このため、図１２の回路構成によれば、図１１の差動増幅器で問題であった、出力端子のバイアス電圧が変化してしまうという欠点を解決することができる。
【先行技術文献】
【非特許文献】
【００２０】
【非特許文献１】Ｐ．Ｒ．グレイ，Ｒ．Ｇ．メイヤー著，永田穣監訳，“超ＬＳＩのためのアナログ集積回路設計技術（上）”，培風館，p.181-184，19990
【非特許文献２】Mamoru Ohara，et al.，“High Gain Equalizing Amplifier Integrated Circuits for a Gigabit Optical Repeater”，IEEE Journal of Solid-State Circuits，vol.SC-20，No.3，pp.703-707，1985
【発明の概要】
【発明が解決しようとする課題】
【００２１】
図１１に示した可変利得差動増幅器では、前述したように、出力端子のバイアス電圧が変化してしまうという問題点があったが、それ以外にも、線形動作する入力範囲が狭いという問題点があった。その理由は、トランジスタ特性を表すパラメタであるＶＴの値が数十ｍＶと、回路で取り扱われる信号の振幅電圧に比べて比較的小さいために、比較的低い入力範囲でも差動増幅器の出力電圧が飽和してしまうためである。
【００２２】
一方、図１２に示した可変利得差動増幅器では、出力端子のバイアス電圧が変化してしまうという問題点は解決されたが、線形動作する入力範囲が狭いという問題点は解決されていない。図１２の回路構成において線形動作をする入力範囲を拡大するためには、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の値を大きくする必要があるが、その場合、エミッタ帰還抵抗ＲＥ１３，ＲＥ１４の値は更に大きくする必要がある。このＲＥ１１，ＲＥ１２の値とＲＥ１３，ＲＥ１４の値との差は、可変利得差動増幅器のダイナミックレンジという重要なパラメタに反映される。
【００２３】
一般に高速集積回路上において、抵抗のような要素部品には実用的なサイズの上限があり、抵抗値が数ｋΩに限られている。エミッタ帰還抵抗ＲＥ１３，ＲＥ１４の値はこのサイズ上限の制約を受けるので、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の値もエミッタ帰還抵抗ＲＥ１３，ＲＥ１４との関係により制約を受ける。更に回路に要求されるダイナミックレンジを確保する必要があるので、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の値を簡単に増加することはできない。
【００２４】
例えば、第１の差動増幅回路の線形動作をする入力範囲を拡大するためには、２ＶＴ≪Ｉ１０・ＲＥＥ１１とする必要がある。この場合、線形動作をする入力範囲は、Ｉ１０・ＲＥＥ１１程度となる。同様に、第２の差動増幅回路の線形動作をする入力範囲を拡大するためには、２ＶＴ≪Ｉ１０・ＲＥＥ１２とする必要がある。この場合、線形動作をする入力範囲は、Ｉ１０・ＲＥＥ１２程度となる。前述したように、ＲＥＥ１１≪ＲＥＥ１２なる関係があるため、可変利得差動増幅器全体で線形動作できる入力範囲は、より狭い範囲であるＩ１０・ＲＥＥ１１に制限される。一方、可変利得差動増幅器の最大電圧利得は、Ｉ１２＝０に設定された場合の電圧利得に等しく、α・Ｉ１０・ＲＣＣ／（２ＶＴ＋Ｉ１０・ＲＥＥ１１）〜α・ＲＣＣ／ＲＥＥ１１となる。同様に最小電圧利得は、Ｉ１１＝０に設定された場合の電圧利得に等しく、α・Ｉ１０・ＲＣＣ／（２ＶＴ＋Ｉ１０・ＲＥＥ１２）〜α・ＲＣＣ／ＲＥＥ１２となる。この可変利得増幅器のダイナミックレンジは、最大電圧利得と最小電圧利得との比に等しく、ＲＥＥ１２／ＲＥＥ１１程度となる。従って、大きなダイナミックレンジを得るためには、ＲＥＥ１２を大きくするか、ＲＥＥ１１を小さくする必要があるが、ＲＥＥ１２を大きくしようとすると、前述した高速集積回路上の抵抗値上限の制約を受け、ＲＥＥ１１を小さくしようとすると、可変利得差動増幅器全体で線形動作ができる入力範囲が狭くなり、大きな入力振幅が許容できなくなる。
【００２５】
図１３は、回路シミュレーションによって求めた、図１２に示した可変利得差動増幅器のダイナミックレンジと、動作の線形性の指標となる全高調波歪（total harmonic distortion：ＴＨＤ）のＲＥＥ１１に対する依存性を示したグラフである。Ｉ１０は４ｍＡとし、ＲＥＥ１２はバイアス設計やレイアウト設計からの制約から５００Ωとした。また、全高調波歪を計算する際の入力信号波形は、差動入力振幅Ｖｉｄ＝４００ｍＶｐｐｄの１ＧＨｚ正弦波とした。例えば、差動出力の全高調波歪を２％以下に抑圧するためには、ＲＥＥ１１を４０Ω以上にする必要があり、その場合のダイナミックレンジは１８ｄＢ以下しか得られないことが分かる。
【００２６】
本発明は、上記課題を解決するためになされたもので、線形性が高く帯域の広い可変利得差動増幅器を提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明の可変利得差動増幅器は、反転入力端子と非反転入力端子に入力される差動信号を増幅して反転出力端子と非反転出力端子に出力する第１の差動対からなる差動増幅回路と、入力に所定のバイアス電圧が与えられ、差動出力が前記反転出力端子と前記非反転出力端子に接続された第２の差動対からなる電流分配回路と、前記第１の差動対を流れる電流の値Ｉ１と前記第２の差動対を流れる電流の値Ｉ２との和Ｉ１＋Ｉ２を一定に保ちつつ、外部からの制御電圧に応じて電流値Ｉ１と電流値Ｉ２の配分を調整する電流調整手段とを備えることを特徴とするものである。
【００２８】
また、本発明の可変利得差動増幅器は、反転入力端子と非反転入力端子に入力される差動信号を増幅して反転出力端子と非反転出力端子に出力する第１の差動対からなる差動増幅回路と、入力に所定のバイアス電圧が与えられ、差動出力が前記反転出力端子と前記非反転出力端子に接続された第２の差動対からなる電流分配回路と、前記第１の差動対を構成する２つのトランジスタのうち前記反転出力端子に接続されたトランジスタを流れる電流の値Ｉ３と前記第１の差動対を構成する２つのトランジスタのうち前記非反転出力端子に接続されたトランジスタを流れる電流の値Ｉ４と前記第２の差動対を構成する２つのトランジスタのうち前記反転出力端子に接続されたトランジスタを流れる電流の値Ｉ５と前記第２の差動対を構成する２つのトランジスタのうち前記非反転出力端子に接続されたトランジスタを流れる電流の値Ｉ６とがＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たすように構成され、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６を一定に保つと同時に電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５を一定に保ちつつ、外部からの制御電圧に応じて電流値Ｉ３と電流値Ｉ６の配分、および電流値Ｉ４と電流値Ｉ５の配分を調整する電流調整手段とを備えることを特徴とするものである。
【００２９】
また、本発明の可変利得差動増幅器の１構成例において、前記第１の差動対は、ベースが前記非反転入力端子に接続され、コレクタが前記反転出力端子に接続された第１のトランジスタと、ベースが前記反転入力端子に接続され、コレクタが前記非反転出力端子に接続された第２のトランジスタとから構成され、さらに、前記差動増幅回路は、一端が第１の電源端子に接続され他端が前記反転出力端子に接続された第１の負荷抵抗と、一端が前記第１の電源端子に接続され他端が前記非反転出力端子に接続された第２の負荷抵抗と、一端が前記第１のトランジスタのエミッタに接続され他端が第１の電流源端子に接続された第１のエミッタ帰還抵抗と、一端が前記第２のトランジスタのエミッタに接続され他端が前記第１の電流源端子に接続された第２のエミッタ帰還抵抗とを備え、前記第２の差動対は、ベースがバイアス電圧端子に接続され、コレクタが前記反転出力端子に接続された第３のトランジスタと、ベースが前記バイアス電圧端子に接続され、コレクタが前記非反転出力端子に接続された第４のトランジスタとから構成され、さらに、前記電流分配回路は、一端が前記第３のトランジスタのエミッタに接続され他端が第２の電流源端子に接続された第３のエミッタ帰還抵抗と、一端が前記第４のトランジスタのエミッタに接続され他端が前記第２の電流源端子に接続された第４のエミッタ帰還抵抗とを備え、前記電流調整手段は、前記第１の電流源端子および前記第２の電流源端子と第２の電源端子との間に設けられることを特徴とするものである。
【００３０】
また、本発明の可変利得差動増幅器の１構成例において、前記第１の差動対は、ベースが前記非反転入力端子に接続され、コレクタが前記反転出力端子に接続され、エミッタが第１の電流源端子に接続された第１のトランジスタと、ベースが前記反転入力端子に接続され、コレクタが前記非反転出力端子に接続され、エミッタが第２の電流源端子に接続された第２のトランジスタとから構成され、さらに、前記差動増幅回路は、一端が第１の電源端子に接続され他端が前記反転出力端子に接続された第１の負荷抵抗と、一端が前記第１の電源端子に接続され他端が前記非反転出力端子に接続された第２の負荷抵抗と、一端が前記第１の電流源端子に接続され他端が前記第２の電流源端子に接続された第１のエミッタ帰還抵抗とを備え、前記第２の差動対は、ベースがバイアス電圧端子に接続され、コレクタが前記反転出力端子に接続され、エミッタが第３の電流源端子に接続された第３のトランジスタと、ベースが前記バイアス電圧端子に接続され、コレクタが前記非反転出力端子に接続され、エミッタが第４の電流源端子に接続された第４のトランジスタとから構成され、さらに、前記電流分配回路は、一端が前記第３の電流源端子に接続され他端が前記第４の電流源端子に接続された第２のエミッタ帰還抵抗を備え、前記電流調整手段は、前記第１、第２、第３、第４の電流源端子と第２の電源端子との間に設けられることを特徴とするものである。
【００３１】
また、本発明の可変利得差動増幅器の１構成例において、前記第１の差動対は、ベースが前記非反転入力端子に接続され、コレクタが前記反転出力端子に接続された第１のトランジスタと、ベースが前記反転入力端子に接続され、コレクタが前記非反転出力端子に接続された第２のトランジスタとから構成され、さらに、前記差動増幅回路は、一端が第１の電源端子に接続され他端が前記反転出力端子に接続された第１の負荷抵抗と、一端が前記第１の電源端子に接続され他端が前記非反転出力端子に接続された第２の負荷抵抗と、一端が前記第１のトランジスタのエミッタに接続され他端が第１の電流源端子に接続された第１のエミッタ帰還抵抗と、一端が前記第２のトランジスタのエミッタに接続され他端が第２の電流源端子に接続された第２のエミッタ帰還抵抗と、一端が前記第１の電流源端子に接続され他端が前記第２の電流源端子に接続された第３のエミッタ帰還抵抗とを備え、前記第２の差動対は、ベースがバイアス電圧端子に接続され、コレクタが前記反転出力端子に接続された第３のトランジスタと、ベースが前記バイアス電圧端子に接続され、コレクタが前記非反転出力端子に接続された第４のトランジスタとから構成され、さらに、前記電流分配回路は、一端が前記第３のトランジスタのエミッタに接続され他端が第３の電流源端子に接続された第４のエミッタ帰還抵抗と、一端が前記第４のトランジスタのエミッタに接続され他端が第４の電流源端子に接続された第５のエミッタ帰還抵抗と、一端が前記第３の電流源端子に接続され他端が前記第４の電流源端子に接続された第６のエミッタ帰還抵抗とを備え、前記電流調整手段は、前記第１、第２、第３、第４の電流源端子と第２の電源端子との間に設けられることを特徴とするものである。
【発明の効果】
【００３２】
本発明によれば、第１の差動対からなる差動増幅回路と、第２の差動対からなる電流分配回路と、第１の差動対を流れる電流の値Ｉ１と第２の差動対を流れる電流の値Ｉ２との和Ｉ１＋Ｉ２を一定に保ちつつ、制御電圧に応じて電流値Ｉ１と電流値Ｉ２の配分を調整する電流調整手段とを設けることにより、可変利得差動増幅器のダイナミックレンジを損なうことなく、比較的大きな入力に対しても可変利得差動増幅器の線形性を確保することが可能となり、従来の可変利得差動増幅器と比較して線形動作する入力範囲を広くとることができる。
【００３３】
また、本発明によれば、第１の差動対からなる差動増幅回路と、第２の差動対からなる電流分配回路と、第１の差動対を構成する２つのトランジスタのうち反転出力端子に接続されたトランジスタを流れる電流の値Ｉ３と第１の差動対を構成する２つのトランジスタのうち非反転出力端子に接続されたトランジスタを流れる電流の値Ｉ４と第２の差動対を構成する２つのトランジスタのうち反転出力端子に接続されたトランジスタを流れる電流の値Ｉ５と第２の差動対を構成する２つのトランジスタのうち非反転出力端子に接続されたトランジスタを流れる電流の値Ｉ６とがＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たすように構成され、Ｉ３＋Ｉ６を一定に保つと同時にＩ４＋Ｉ５を一定に保ちつつ、制御電圧に応じて電流値Ｉ３と電流値Ｉ６の配分および電流値Ｉ４と電流値Ｉ５の配分を調整する電流調整手段とを設けることにより、可変利得差動増幅器のダイナミックレンジを損なうことなく、比較的大きな入力に対しても可変利得差動増幅器の線形性を確保することが可能となり、従来の可変利得差動増幅器と比較して線形動作する入力範囲を広くとることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施の形態に係る可変利得差動増幅器の構成を示す回路図である。
【図２】本発明の第１の実施の形態に係る電流調整手段の構成例を示す回路図である。
【図３】本発明の第１の実施の形態に係る電流調整手段の別の構成例を示す回路図である。
【図４】本発明の第１の実施の形態に係る電流調整手段の別の構成例を示す回路図である。
【図５】本発明の第１の実施の形態に係る可変利得差動増幅器の全高調波歪特性である。
【図６】本発明の第２の実施の形態に係る可変利得差動増幅器の構成を示す回路図である。
【図７】本発明の第２の実施の形態に係る電流調整手段の構成例を示す回路図である。
【図８】本発明の第２の実施の形態に係る電流調整手段の別の構成例を示す回路図である。
【図９】本発明の第２の実施の形態に係る電流調整手段の別の構成例を示す回路図である。
【図１０】本発明の第３の実施の形態に係る可変利得差動増幅器の構成を示す回路図である。
【図１１】従来の可変利得差動増幅器の構成例を示す回路図である。
【図１２】従来の可変利得差動増幅器の別の構成例を示す回路図である。
【図１３】図１２の可変利得差動増幅器のダイナミックレンジと全高調波歪特性を示す図である。
【発明を実施するための形態】
【００３５】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１の実施の形態に係る可変利得差動増幅器の構成を示す回路図である。本実施の形態の可変利得差動増幅器は、ベースが非反転入力端子ＩＮＰに接続され、コレクタが反転出力端子ＯＵＴＮに接続されたトランジスタＱ１と、ベースが反転入力端子ＩＮＮに接続され、コレクタが非反転出力端子ＯＵＴＰに接続されたトランジスタＱ２と、ベースがバイアス電圧端子ＶＢＢに接続され、コレクタが反転出力端子ＯＵＴＮに接続されたトランジスタＱ３と、ベースがバイアス電圧端子ＶＢＢに接続され、コレクタが非反転出力端子ＯＵＴＰに接続されたトランジスタＱ４と、一端が第１の電源端子ＶＣＣに接続され他端が反転出力端子ＯＵＴＮに接続された負荷抵抗ＲＬ１と、一端が第１の電源端子ＶＣＣに接続され他端が非反転出力端子ＯＵＴＰに接続された負荷抵抗ＲＬ２と、一端がトランジスタＱ１のエミッタに接続され他端が第１の電流源端子Ｓ１に接続されたエミッタ帰還抵抗ＲＥ１と、一端がトランジスタＱ２のエミッタに接続され他端が第１の電流源端子Ｓ１に接続されたエミッタ帰還抵抗ＲＥ２と、一端がトランジスタＱ３のエミッタに接続され他端が第２の電流源端子Ｓ２に接続されたエミッタ帰還抵抗ＲＥ３と、一端がトランジスタＱ４のエミッタに接続され他端が第２の電流源端子Ｓ２に接続されたエミッタ帰還抵抗ＲＥ４と、第１の電流源端子Ｓ１および第２の電流源端子Ｓ２と第２の電源端子ＶＥＥとの間に設けられた電流調整手段Ａとから構成されている。
【００３６】
トランジスタＱ１とＱ２は第１の差動対を構成し、トランジスタＱ３とＱ４は第２の差動対を構成している。
本実施の形態では、ＲＬ１＝ＲＬ２、ＲＥ１＝ＲＥ２、ＲＥ３＝ＲＥ４となるように抵抗値が設定されており、トランジスタＱ１とＱ２、トランジスタＱ３とＱ４にはそれぞれ同一特性のトランジスタを用いる。
【００３７】
電流調整手段Ａは、第１の電流源端子Ｓ１を流れる電流の値Ｉ１と第２の電流源端子Ｓ２を流れる電流の値Ｉ２との和Ｉ１＋Ｉ２を一定に保ちつつ、外部から電流制御端子（不図示）に入力される制御電圧に応じて電流値Ｉ１と電流値Ｉ２の配分を調整する。
【００３８】
トランジスタＱ１，Ｑ２と負荷抵抗ＲＬ１，ＲＬ２とエミッタ帰還抵抗ＲＥ１，ＲＥ２とは、差動増幅回路を構成しており、反転入力端子ＩＮＮおよび非反転入力端子ＩＮＰに入力される電圧の差分を増幅して、この増幅の結果得られた差動信号を反転出力端子ＯＵＴＮおよび非反転出力端子ＯＵＴＰに出力する。
【００３９】
一方、トランジスタＱ３，Ｑ４とエミッタ帰還抵抗ＲＥ３，ＲＥ４とは、電流分配回路を構成している。トランジスタＱ３とトランジスタＱ４のベース電圧が共通となっているため、第２の電流源端子Ｓ２を介して流れる電流は、負荷抵抗ＲＬ１と負荷抵抗ＲＬ２に均等に分配される。
【００４０】
差動増幅回路を構成するトランジスタＱ１，Ｑ２と電流分配回路を構成するトランジスタＱ３，Ｑ４とは、同等のベース電圧条件で動作することが好ましい。したがって、バイアス電圧端子ＶＢＢには、反転入力端子ＩＮＮと非反転入力端子ＩＮＰの電圧の平均値で定義されるバイアス電圧と略同一のバイアス電圧を加えることが好ましい。
また、電流分配回路のエミッタ帰還抵抗ＲＥ３，ＲＥ４の抵抗値ＲＥＥ１は、２ＶＴ≪（Ｉ１＋Ｉ２）・ＲＥＥ１となるように選ぶことが好ましく、特に（Ｉ１＋Ｉ２）・ＲＥＥ１が２ＶＴの３倍以上とするとよい。こうすることにより、負荷抵抗ＲＬ１と負荷抵抗ＲＬ２に分配される電流が、トランジスタＱ３，Ｑ４の特性ばらつきによる影響を受けにくくなり、電流分配回路によって分配された電流の均一性が向上する。
【００４１】
図２〜図４は電流調整手段Ａの構成例を示す回路図である。図２に示す電流調整手段Ａは、ベースが非反転電流制御端子ＣＴＬＰに接続され、コレクタが第１の電流源端子Ｓ１に接続されたトランジスタＱＳ１と、ベースが反転電流制御端子ＣＴＬＮに接続され、コレクタが第２の電流源端子Ｓ２に接続されたトランジスタＱＳ２と、一端がトランジスタＱＳ１のエミッタに接続されたエミッタ帰還抵抗ＲＳ１と、一端がトランジスタＱＳ２のエミッタに接続されたエミッタ帰還抵抗ＲＳ２と、一端がエミッタ帰還抵抗ＲＳ１，ＲＳ２の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ０とから構成されている。
【００４２】
図３に示す電流調整手段Ａは、トランジスタＱＳ１，ＱＳ２と、一端がトランジスタＱＳ１のエミッタに接続され、他端がトランジスタＱＳ２のエミッタに接続されたエミッタ帰還抵抗ＲＳ３と、一端がトランジスタＱＳ１のエミッタに接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ１と、一端がトランジスタＱＳ２のエミッタに接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ２とから構成されている。
【００４３】
図４に示す電流調整手段Ａは、トランジスタＱＳ１，ＱＳ２と、エミッタ帰還抵抗ＲＳ１，ＲＳ２と、一端がエミッタ帰還抵抗ＲＳ１の他端に接続され、他端がエミッタ帰還抵抗ＲＳ２の他端に接続されたエミッタ帰還抵抗ＲＳ４と、一端がエミッタ帰還抵抗ＲＳ１の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ１と、一端がエミッタ帰還抵抗ＲＳ２の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ２とから構成されている。
【００４４】
図２〜図４のいずれの構成においても、トランジスタＱＳ１とＱＳ２には同一特性のトランジスタを用いている。図２の固定電流源ＩＳ０は一定の電流を流す。図２、図４におけるエミッタ帰還抵抗ＲＳ１，ＲＳ２の値はＲＳ１＝ＲＳ２となるように設定される。図３、図４における固定電流源ＩＳ１，ＩＳ２の電流値はＩＳ１＝ＩＳ２＝ＩＳ０／２となるように設定される。
【００４５】
図２〜図４のいずれの構成においても、非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力する制御電圧の差を変化させることによって、第１の電流源端子Ｓ１を流れる電流の値Ｉ１と第２の電流源端子Ｓ２を流れる電流の値Ｉ２との和Ｉ１＋Ｉ２を一定に保ちつつ、電流値Ｉ１と電流値Ｉ２の配分を調整することができる。
【００４６】
例えば図２に示した回路構成では、非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力される制御電圧の差が変化すると、電流値Ｉ１と電流値Ｉ２の配分が変化するが、トランジスタＱＳ１，ＱＳ２のエミッタがエミッタ帰還抵抗ＲＳ１，ＲＳ２を介して共通の固定電流源ＩＳ０に接続されているため、電流値Ｉ１と電流値Ｉ２との和Ｉ１＋Ｉ２が一定に維持される。
【００４７】
図３に示した回路構成では、固定電流源ＩＳ１，ＩＳ２の電流値がＩＳ１＝ＩＳ２を満たした状態で一定となっている。非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力される制御電圧の差が変化すると、トランジスタＱＳ１のエミッタとトランジスタＱＳ２のエミッタとの間に接続されたエミッタ帰還抵抗ＲＳ３に電流が流れ、固定電流源ＩＳ１，ＩＳ２が供給する電流の一方を減算し他方に加算されて、電流値Ｉ１と電流値Ｉ２の配分が変化する。しかし、電流値Ｉ１と電流値Ｉ２との和Ｉ１＋Ｉ２はＩ１＋Ｉ２＝ＩＳ１＋ＩＳ２を満たすため、Ｉ１＋Ｉ２は一定に維持される。
図４に示した回路構成は、図２と図３を組み合わせた構成である。
【００４８】
本実施の形態の回路構成においては、トランジスタＱ３，Ｑ４とエミッタ帰還抵抗ＲＥ３，ＲＥ４とは差動増幅回路を構成しておらず、単なる電流分配回路となっているため、ＲＥ１＝ＲＥ２≪ＲＥ３＝ＲＥ４としなければならない制約がない。したがって、本実施の形態では、エミッタ帰還抵抗ＲＥ１，ＲＥ２の値を大きく設定することが可能となり、可変利得差動増幅器のダイナミックレンジを損なうことなく、比較的大きな入力に対しても可変利得差動増幅器の線形性を確保することが可能となり、図１１、図１２に示した回路構成と比較して線形動作する入力範囲を広くとることができる。図１２に示した回路構成では、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の抵抗値ＲＥＥ１１と、エミッタ帰還抵抗ＲＥ１３，ＲＥ１４の抵抗値ＲＥＥ１２によって、ダイナミックレンジがＲＥＥ１２／ＲＥＥ１１程度に制約されてしまうため、１８ｄＢ程度しか得られなかったものが、本実施の形態の回路構成においては、原理上はエミッタ帰還抵抗によるダイナミックレンジの制約がなくなり、実デバイスの特性を考慮しても、３０ｄＢ程度以上のダイナミックレンジを確保することができる。
【００４９】
図５は、回路シミュレーションによって求めた、本実施の形態の可変利得差動増幅器の全高調波歪特性である。図５におけるＤ１は本実施の形態の可変利得差動増幅器の全高調波歪特性を示し、Ｄ１１は図１１の可変利得差動増幅器の全高調波歪特性を示し、Ｄ１２は図１２の可変利得差動増幅器の全高調波歪特性を示している。ＲＥ３，ＲＥ４の抵抗値は１００Ω、Ｉ１＋Ｉ２＝４ｍＡとし、１ＧＨｚ正弦波を差動入力して求めた。差動入力振幅１Ｖｐｐｄの大入力振幅でも全高調波歪が３％以下と大変良好な特性を示している。一方、図１１に示した従来の可変利得差動増幅器（Ｉ０＝４ｍＡと設定）では、差動入力振幅が０．１５Ｖｐｐｄを超えると、全高調波歪が３％を超過してしまう。また、図１２に示した従来の可変利得差動増幅器（ＲＥＥ１１＝５０Ω、ＲＥＥ１２＝５００Ω、Ｉ１０＝４ｍＡと設定）では、差動入力振幅が０．４Ｖｐｐｄ以下の範囲では良好な特性を示しているが、０．４Ｖｐｐｄを超えると急速に悪化する。加えて、図１３を参照すると分かるようにダイナミックレンジは１７ｄＢ以下に制約を受ける。
更に、本発明によれば、ＲＥ１１＝ＲＥ１２＝ＲＥ１３＝ＲＥ１４という条件を選択することも可能となり、このような場合には素子を製造する場合に同一の形状を有する抵抗体とすることができ、製造ばらつきの影響をどの素子も同様に、かつ同程度に受けることになるため、回路全体として製造ばらつきの影響を受けにくい構造設計とすることができる。
【００５０】
なお、図３に示した回路構成では、トランジスタＱＳ１，ＱＳ２と直列に接続されるエミッタ帰還抵抗ＲＳ１，ＲＳ２がなく、エミッタ帰還抵抗ＲＳ１，ＲＳ２による電圧降下が発生しないので、図２、図４に示した回路構成と比べてトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に第１の電源端子ＶＣＣと第２の電源端子ＶＥＥとの間の電源電圧をより効果的に加えることができる。
【００５１】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図６は、本発明の第２の実施の形態に係る可変利得差動増幅器の構成を示す回路図である。本実施の形態の可変利得差動増幅器は、ベースが非反転入力端子ＩＮＰに接続され、コレクタが反転出力端子ＯＵＴＮに接続され、エミッタが第１の電流源端子Ｓ３に接続されたトランジスタＱ１と、ベースが反転入力端子ＩＮＮに接続され、コレクタが非反転出力端子ＯＵＴＰに接続され、エミッタが第２の電流源端子Ｓ４に接続されたトランジスタＱ２と、ベースがバイアス電圧端子ＶＢＢに接続され、コレクタが反転出力端子ＯＵＴＮに接続され、エミッタが第３の電流源端子Ｓ５に接続されたトランジスタＱ３と、ベースがバイアス電圧端子ＶＢＢに接続され、コレクタが非反転出力端子ＯＵＴＰに接続され、エミッタが第４の電流源端子Ｓ６に接続されたトランジスタＱ４と、一端が第１の電源端子ＶＣＣに接続され他端が反転出力端子ＯＵＴＮに接続された負荷抵抗ＲＬ１と、一端が第１の電源端子ＶＣＣに接続され他端が非反転出力端子ＯＵＴＰに接続された負荷抵抗ＲＬ２と、一端が第１の電流源端子Ｓ３に接続され他端が第２の電流源端子Ｓ４に接続されたエミッタ帰還抵抗ＲＥ５と、一端が第３の電流源端子Ｓ５に接続され他端が第４の電流源端子Ｓ６に接続されたエミッタ帰還抵抗ＲＥ６と、第１、第２、第３、第４の電流源端子Ｓ３，Ｓ４，Ｓ５，Ｓ６と第２の電源端子ＶＥＥとの間に設けられた電流調整手段Ｂとから構成されている。
【００５２】
本実施の形態では、ＲＬ１＝ＲＬ２となるように抵抗値が設定されており、トランジスタＱ１とＱ２、トランジスタＱ３とＱ４にはそれぞれ同一特性のトランジスタを用いる。
電流調整手段Ｂは、第１の電流源端子Ｓ３を流れる電流の値Ｉ３と第２の電流源端子Ｓ４を流れる電流の値Ｉ４と第３の電流源端子Ｓ５を流れる電流の値Ｉ５と第４の電流源端子Ｓ６を流れる電流の値Ｉ６とがＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たすように構成され、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６を一定に保つと同時に電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５を一定に保ちつつ、外部から電流制御端子（不図示）に入力される制御電圧に応じて電流値Ｉ３と電流値Ｉ６の配分、および電流値Ｉ４と電流値Ｉ５の配分を調整する。
【００５３】
トランジスタＱ１，Ｑ２と負荷抵抗ＲＬ１，ＲＬ２とエミッタ帰還抵抗ＲＥ５とは、差動増幅回路を構成しており、反転入力端子ＩＮＮおよび非反転入力端子ＩＮＰに入力される電圧の差分を増幅して、この増幅の結果得られた差動信号を反転出力端子ＯＵＴＮおよび非反転出力端子ＯＵＴＰに出力する。
【００５４】
一方、トランジスタＱ３，Ｑ４とエミッタ帰還抵抗ＲＥ６とは、電流分配回路を構成している。トランジスタＱ３とトランジスタＱ４のベース電圧が共通となっているため、第３の電流源端子Ｓ５および第４の電流源端子Ｓ６を介して流れる電流は、負荷抵抗ＲＬ１と負荷抵抗ＲＬ２に均等に分配される。第１の実施の形態で説明したとおり、バイアス電圧端子ＶＢＢには、反転入力端子ＩＮＮと非反転入力端子ＩＮＰの電圧の平均値で定義されるバイアス電圧と略同一のバイアス電圧を加えることが好ましい。
また、電流分配回路のエミッタ帰還抵抗ＲＥ６の抵抗値ＲＥＥ２は、２ＶＴ≪（Ｉ３＋Ｉ６）・ＲＥＥ２となるように選ぶことが好ましく、特に（Ｉ３＋Ｉ６）・ＲＥＥ２が２ＶＴの３倍以上とするとよい。こうすることにより、負荷抵抗ＲＬ１と負荷抵抗ＲＬ２に分配される電流が、トランジスタＱ３，Ｑ４の特性ばらつきによる影響を受けにくくなり、電流分配回路によって分配された電流の均一性が向上する。
【００５５】
図７〜図９は電流調整手段Ｂの構成例を示す回路図である。図７に示す電流調整手段Ｂは、ベースが非反転電流制御端子ＣＴＬＰに接続され、コレクタが第１の電流源端子Ｓ３に接続されたトランジスタＱＳ３と、ベースが非反転電流制御端子ＣＴＬＰに接続され、コレクタが第２の電流源端子Ｓ４に接続されたトランジスタＱＳ４と、ベースが反転電流制御端子ＣＴＬＮに接続され、コレクタが第３の電流源端子Ｓ５に接続されたトランジスタＱＳ５と、ベースが反転電流制御端子ＣＴＬＮに接続され、コレクタが第４の電流源端子Ｓ６に接続されたトランジスタＱＳ６と、一端がトランジスタＱＳ３のエミッタに接続されたエミッタ帰還抵抗ＲＳ５と、一端がトランジスタＱＳ４のエミッタに接続されたエミッタ帰還抵抗ＲＳ６と、一端がトランジスタＱＳ５のエミッタに接続されたエミッタ帰還抵抗ＲＳ７と、一端がトランジスタＱＳ６のエミッタに接続されたエミッタ帰還抵抗ＲＳ８と、一端がエミッタ帰還抵抗ＲＳ５，ＲＳ８の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ３と、一端がエミッタ帰還抵抗ＲＳ６，ＲＳ７の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ４とから構成されている。
【００５６】
図８に示す電流調整手段Ｂは、トランジスタＱＳ３，ＱＳ４，ＱＳ５，ＱＳ６と、一端がトランジスタＱＳ４のエミッタに接続され他端がトランジスタＱＳ５のエミッタに接続されたエミッタ帰還抵抗ＲＳ９と、一端がトランジスタＱＳ３のエミッタに接続され他端がトランジスタＱＳ６のエミッタに接続されたエミッタ帰還抵抗ＲＳ１０と、一端がトランジスタＱＳ３のエミッタに接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ５と、一端がトランジスタＱＳ４のエミッタに接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ６と、一端がトランジスタＱＳ５のエミッタに接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ７と、一端がトランジスタＱＳ６のエミッタに接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ８とから構成されている。
【００５７】
図９に示す電流調整手段Ｂは、トランジスタＱＳ３，ＱＳ４，ＱＳ５，ＱＳ６と、エミッタ帰還抵抗ＲＳ５，ＲＳ６，ＲＳ７，ＲＳ８と、一端がエミッタ帰還抵抗ＲＳ６の他端に接続され他端がエミッタ帰還抵抗ＲＳ７の他端に接続されたエミッタ帰還抵抗ＲＳ１１と、一端がエミッタ帰還抵抗ＲＳ５の他端に接続され他端がエミッタ帰還抵抗ＲＳ８の他端に接続されたエミッタ帰還抵抗ＲＳ１２と、一端がエミッタ帰還抵抗ＲＳ５の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ５と、一端がエミッタ帰還抵抗ＲＳ６の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ６と、一端がエミッタ帰還抵抗ＲＳ７の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ７と、一端がエミッタ帰還抵抗ＲＳ８の他端に接続され、他端が第２の電源端子ＶＥＥに接続された固定電流源ＩＳ８とから構成されている。
【００５８】
図７〜図９のいずれの構成においても、トランジスタＱＳ３とＱＳ４、トランジスタＱＳ５とＱＳ６にはそれぞれ同一特性のトランジスタを用いている。図７、図９におけるエミッタ帰還抵抗ＲＳ５，ＲＳ８の値はＲＳ５＝ＲＳ８となるように設定され、エミッタ帰還抵抗ＲＳ６，ＲＳ７の値はＲＳ６＝ＲＳ７となるように設定される。図７における固定電流源ＩＳ３，ＩＳ４の電流値はＩＳ３＝ＩＳ４となるように設定される。図８、図９における固定電流源ＩＳ５，ＩＳ６，ＩＳ７，ＩＳ８の電流値はＩＳ５＝ＩＳ６＝ＩＳ７＝ＩＳ８＝ＩＳ３／２＝ＩＳ４／２となるように設定される。
【００５９】
図７に示した電流調整手段Ｂは図２に示した電流調整手段Ａを２つ組み合わせた回路構成となっており、図８に示した電流調整手段Ｂは図３に示した電流調整手段Ａを２つ組み合わせた回路構成となっており、図９に示した電流調整手段Ｂは図４に示した電流調整手段Ａを２つ組み合わせた回路構成となっている。
【００６０】
図７に示した回路構成では、トランジスタＱＳ３，ＱＳ４が同一特性のトランジスタであり、トランジスタＱＳ５，ＱＳ６が同一特性のトランジスタであり、トランジスタＱＳ３，ＱＳ４のベースが共通の非反転電流制御端子ＣＴＬＰに接続され、トランジスタＱＳ５，ＱＳ６のベースが共通の反転電流制御端子ＣＴＬＮに接続され、ＩＳ３＝ＩＳ４であることから、第１の電流源端子Ｓ３を流れる電流の値Ｉ３と第２の電流源端子Ｓ４を流れる電流の値Ｉ４と第３の電流源端子Ｓ５を流れる電流の値Ｉ５と第４の電流源端子Ｓ６を流れる電流の値Ｉ６とがＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たす。
【００６１】
同様に、図８、図９に示した回路構成では、トランジスタＱＳ３，ＱＳ４が同一特性のトランジスタであり、トランジスタＱＳ５，ＱＳ６が同一特性のトランジスタであり、トランジスタＱＳ３，ＱＳ４のベースが共通の非反転電流制御端子ＣＴＬＰに接続され、トランジスタＱＳ５，ＱＳ６のベースが共通の反転電流制御端子ＣＴＬＮに接続され、ＩＳ５＝ＩＳ６＝ＩＳ７＝ＩＳ８であることから、電流値Ｉ３，Ｉ４，Ｉ５，Ｉ６がＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たす。
【００６２】
図７〜図９のいずれの構成においても、非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力する制御電圧の差を変化させることによって、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６を一定に保つと同時に電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５を一定に保ちつつ、電流値Ｉ３と電流値Ｉ６の配分、および電流値Ｉ４と電流値Ｉ５の配分を調整することができる。
【００６３】
例えば図７に示した回路構成では、非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力される制御電圧の差が変化すると、電流値Ｉ３と電流値Ｉ６の配分が変化するが、トランジスタＱＳ３，ＱＳ６のエミッタがエミッタ帰還抵抗ＲＳ５，ＲＳ８を介して共通の固定電流源ＩＳ３に接続されているため、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６が一定に維持される。また、非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力される制御電圧の差が変化すると、電流値Ｉ４と電流値Ｉ５の配分が変化するが、トランジスタＱＳ４，ＱＳ５のエミッタがエミッタ帰還抵抗ＲＳ６，ＲＳ７を介して共通の固定電流源ＩＳ４に接続されているため、電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５が一定に維持される。
【００６４】
図８に示した回路構成では、固定電流源ＩＳ５，ＩＳ８の電流値がＩＳ５＝ＩＳ８を満たした状態で一定となっている。非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力される制御電圧の差が変化すると、トランジスタＱＳ３のエミッタとトランジスタＱＳ６のエミッタとの間に接続されたエミッタ帰還抵抗ＲＳ１０に電流が流れ、固定電流源ＩＳ５，ＩＳ８が供給する電流の一方を減算し他方に加算されて、電流値Ｉ３と電流値Ｉ６の配分が変化する。しかし、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６はＩ３＋Ｉ６＝ＩＳ５＋ＩＳ８を満たすため、Ｉ３＋Ｉ６は一定に維持される。また、固定電流源ＩＳ６，ＩＳ７の電流値はＩＳ６＝ＩＳ７を満たした状態で一定となっているが、非反転電流制御端子ＣＴＬＰと反転電流制御端子ＣＴＬＮに入力される制御電圧の差が変化すると、トランジスタＱＳ４のエミッタとトランジスタＱＳ５のエミッタとの間に接続されたエミッタ帰還抵抗ＲＳ９に電流が流れ、固定電流源ＩＳ６，ＩＳ７が供給する電流の一方を減算し他方に加算されて、電流値Ｉ４と電流値Ｉ５の配分が変化する。しかし、電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５はＩ４＋Ｉ５＝ＩＳ６＋ＩＳ７を満たすため、Ｉ４＋Ｉ５は一定に維持される。
図９に示した回路構成は、図７と図８を組み合わせた構成である。
【００６５】
本実施形態の回路構成においても、トランジスタＱ３，Ｑ４とエミッタ帰還抵抗ＲＥ６とは差動増幅回路を構成しておらず、単なる電流分配回路となっているため、ＲＥ５≪ＲＥ６としなければならない制約がない。したがって、本実施の形態では、エミッタ帰還抵抗ＲＥ５の値を大きく設定することが可能となり、可変利得差動増幅器のダイナミックレンジを損なうことなく、比較的大きな入力に対しても可変利得差動増幅器の線形性を確保することが可能となり、図１１、図１２に示した回路構成と比較して線形動作する入力範囲を広くとることができる。図１２に示した回路構成では、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の抵抗値ＲＥＥ１１と、エミッタ帰還抵抗ＲＥ１３，ＲＥ１４の抵抗値ＲＥＥ１２によって、ダイナミックレンジがＲＥＥ１２／ＲＥＥ１１程度に制約されてしまうため、１８ｄＢ程度しか得られなかったものが、本実施の形態の回路構成においては、原理上はエミッタ帰還抵抗によるダイナミックレンジの制約がなくなり、実デバイスの特性を考慮しても、３０ｄＢ程度以上のダイナミックレンジを確保することができる。
【００６６】
また、本実施の形態では、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と直列に接続されるエミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４がなく、エミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４による電圧降下が発生しないので、第１の実施の形態と比べてトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に第１の電源端子ＶＣＣと第２の電源端子ＶＥＥとの間の電源電圧をより効果的に加えることができる。
【００６７】
同様に、図８に示した回路構成では、トランジスタＱＳ３，ＱＳ４，ＱＳ５，ＱＳ６と直列に接続されるエミッタ帰還抵抗ＲＳ５，ＲＳ６，ＲＳ７，ＲＳ８がなく、エミッタ帰還抵抗ＲＳ５，ＲＳ６，ＲＳ７，ＲＳ８による電圧降下が発生しないので、図７、図９に示した回路構成と比べてトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に第１の電源端子ＶＣＣと第２の電源端子ＶＥＥとの間の電源電圧をより効果的に加えることができる。
【００６８】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図１０は、本発明の第３の実施の形態に係る可変利得差動増幅器の構成を示す回路図である。本実施の形態の可変利得差動増幅器は、ベースが非反転入力端子ＩＮＰに接続され、コレクタが反転出力端子ＯＵＴＮに接続されたトランジスタＱ１と、ベースが反転入力端子ＩＮＮに接続され、コレクタが非反転出力端子ＯＵＴＰに接続されたトランジスタＱ２と、ベースがバイアス電圧端子ＶＢＢに接続され、コレクタが反転出力端子ＯＵＴＮに接続されたトランジスタＱ３と、ベースがバイアス電圧端子ＶＢＢに接続され、コレクタが非反転出力端子ＯＵＴＰに接続されたトランジスタＱ４と、一端が第１の電源端子ＶＣＣに接続され他端が反転出力端子ＯＵＴＮに接続された負荷抵抗ＲＬ１と、一端が第１の電源端子ＶＣＣに接続され他端が非反転出力端子ＯＵＴＰに接続された負荷抵抗ＲＬ２と、一端がトランジスタＱ１のエミッタに接続され他端が第１の電流源端子Ｓ３に接続されたエミッタ帰還抵抗ＲＥ１と、一端がトランジスタＱ２のエミッタに接続され他端が第２の電流源端子Ｓ４に接続されたエミッタ帰還抵抗ＲＥ２と、一端がトランジスタＱ３のエミッタに接続され他端が第３の電流源端子Ｓ５に接続されたエミッタ帰還抵抗ＲＥ３と、一端がトランジスタＱ４のエミッタに接続され他端が第４の電流源端子Ｓ６に接続されたエミッタ帰還抵抗ＲＥ４と、一端が第１の電流源端子Ｓ３に接続され他端が第２の電流源端子Ｓ４に接続されたエミッタ帰還抵抗ＲＥ７と、一端が第３の電流源端子Ｓ５に接続され他端が第４の電流源端子Ｓ６に接続されたエミッタ帰還抵抗ＲＥ８と、第１、第２、第３、第４の電流源端子Ｓ３，Ｓ４，Ｓ５，Ｓ６と第２の電源端子ＶＥＥとの間に設けられた電流調整手段Ｂとから構成されている。
【００６９】
本実施の形態では、ＲＬ１＝ＲＬ２、ＲＥ１＝ＲＥ２、ＲＥ３＝ＲＥ４となるように抵抗値が設定されており、トランジスタＱ１とＱ２、トランジスタＱ３とＱ４にはそれぞれ同一特性のトランジスタを用いる。
【００７０】
電流調整手段Ｂは、第２の実施の形態において用いた回路構成と全く同じであり、第１の電流源端子Ｓ３を流れる電流の値Ｉ３と第２の電流源端子Ｓ４を流れる電流の値Ｉ４と第３の電流源端子Ｓ５を流れる電流の値Ｉ５と第４の電流源端子Ｓ６を流れる電流の値Ｉ６とがＩ３＝Ｉ４、Ｉ５＝Ｉ６を満たすように構成され、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６を一定に保つと同時に電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５を一定に保ちつつ、外部から電流制御端子に入力される制御電圧に応じて電流値Ｉ３と電流値Ｉ６の配分、および電流値Ｉ４と電流値Ｉ５の配分を調整する。
【００７１】
トランジスタＱ１，Ｑ２と負荷抵抗ＲＬ１，ＲＬ２とエミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ７とは、差動増幅回路を構成しており、反転入力端子ＩＮＮおよび非反転入力端子ＩＮＰに入力される電圧の差分を増幅して、この増幅の結果得られた差動信号を反転出力端子ＯＵＴＮおよび非反転出力端子ＯＵＴＰに出力する。
【００７２】
一方、トランジスタＱ３，Ｑ４とエミッタ帰還抵抗ＲＥ３，ＲＥ４，ＲＥ８とは、電流分配回路を構成している。トランジスタＱ３とトランジスタＱ４のベース電圧が共通となっているため、第３の電流源端子Ｓ５および第４の電流源端子Ｓ６を介して流れる電流は、負荷抵抗ＲＬ１と負荷抵抗ＲＬ２に均等に分配される。第１の実施の形態で説明したとおり、バイアス電圧端子ＶＢＢには、反転入力端子ＩＮＮと非反転入力端子ＩＮＰの電圧の平均値で定義されるバイアス電圧と略同一のバイアス電圧を加えることが好ましい。
また、電流分配回路のエミッタ帰還抵抗ＲＥ３，ＲＥ４，ＲＥ８の合成抵抗値ＲＥＥ３は、２ＶＴ≪（Ｉ３＋Ｉ６）・ＲＥＥ３となるように選ぶことが好ましく、特に（Ｉ３＋Ｉ６）・ＲＥＥ３が２ＶＴの３倍以上とするとよい。こうすることにより、負荷抵抗ＲＬ１と負荷抵抗ＲＬ２に分配される電流が、トランジスタＱ３，Ｑ４の特性ばらつきによる影響を受けにくくなり、電流分配回路によって分配された電流の均一性が向上する。
【００７３】
本実施の形態の回路構成においても、トランジスタＱ３，Ｑ４とエミッタ帰還抵抗ＲＥ３，ＲＥ４，ＲＥ８とは差動増幅回路を構成しておらず、単なる電流分配回路となっているため、ＲＥ１＋ＲＥ２＋ＲＥ７≪ＲＥ３＋ＲＥ４＋ＲＥ８としなければならない制約がない。したがって、本実施の形態では、エミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ７の値を大きく設定することが可能となり、可変利得差動増幅器のダイナミックレンジを損なうことなく、比較的大きな入力に対しても可変利得差動増幅器の線形性を確保することが可能となり、図１１、図１２に示した回路構成と比較して線形動作する入力範囲を広くとることができる。図１２に示した回路構成では、エミッタ帰還抵抗ＲＥ１１，ＲＥ１２の抵抗値ＲＥＥ１１と、エミッタ帰還抵抗ＲＥ１３，ＲＥ１４の抵抗値ＲＥＥ１２によって、ダイナミックレンジがＲＥＥ１２／ＲＥＥ１１程度に制約されてしまうため、１８ｄＢ程度しか得られなかったものが、本実施の形態の回路構成においては、原理上はエミッタ帰還抵抗によるダイナミックレンジの制約がなくなり、実デバイスの特性を考慮しても、３０ｄＢ程度以上のダイナミックレンジを確保することができる。
更に、本発明によれば、ＲＥ１１＝ＲＥ１２＝ＲＥ１３＝ＲＥ１４という条件を選択することも可能となり、このような場合には素子を製造する場合に同一の形状を有する抵抗体とすることができ、製造ばらつきの影響をどの素子も同様に、かつ同程度に受けることになるため、回路全体として製造ばらつきの影響を受けにくい構造設計とすることができる。
【００７４】
図１の回路構成では、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４にエミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４が直列に接続されるため、エミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４による電圧降下が発生する。このため、高い電源電圧のもとに耐圧の低いトランジスタを用いて回路を構成する場合に適した回路構成となっている。
一方、図６の回路構成では、前述したように、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と直列に接続されるエミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４がなく、エミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４による電圧降下が発生しないので、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に第１の電源端子ＶＣＣと第２の電源端子ＶＥＥとの間の電源電圧をより効果的に加えることができる。このため、低い電源電圧動作が要求される場合に適した回路構成となっている。
【００７５】
更に、図１０の回路構成は、図１の回路構成と図６の回路構成とを組み合わせた中間的な回路構成となっており、エミッタ帰還抵抗ＲＥ１，ＲＥ２，ＲＥ３，ＲＥ４，ＲＥ７，ＲＥ８の組み合わせにより、与えられた電源電圧のもとでトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に加わる電圧を微調整することが可能な、より設計自由度の高い回路構成となっている。
【００７６】
なお、電流調整手段Ｂの第１の電流源端子Ｓ３を流れる電流の値Ｉ３と第２の電流源端子Ｓ４を流れる電流の値Ｉ４と第３の電流源端子Ｓ５を流れる電流の値Ｉ５と第４の電流源端子Ｓ６を流れる電流の値Ｉ６とは、Ｉ３＝Ｉ４、Ｉ５＝Ｉ６を満たすとともに、電流値Ｉ３と電流値Ｉ６との和Ｉ３＋Ｉ６が一定に保たれ、同時に電流値Ｉ４と電流値Ｉ５との和Ｉ４＋Ｉ５も一定に保たれる。従って、電流値Ｉ３と電流値Ｉ５との和Ｉ３＋Ｉ５も一定に保たれており、同時に電流値Ｉ４と電流値Ｉ６との和Ｉ４＋Ｉ６も一定に保たれている。このため、図７〜図９に示した回路構成では、第１の差動対からなる差動増幅回路と電流調整手段Ｂとの間の第１の電流源端子Ｓ３と第２の電流源端子Ｓ４の接続を入れ替えても全く同一の効果が得られる。同様に、第２の差動対からなる電流分配回路と電流調整手段Ｂとの間の第３の電流源端子Ｓ５と第４の電流源端子Ｓ６の接続を入れ替えても同一の効果が得られる。
【００７７】
また、トランジスタＱ３とトランジスタＱ４のベースが接続されているバイアス電圧端子ＶＢＢには、公知の電圧発生回路を用いて生成した一定の電圧が印加される。前述したように、バイアス電圧端子ＶＢＢには、反転入力端子ＩＮＮと非反転入力端子ＩＮＰの電圧のバイアス電圧と略同一のバイアス電圧を加えることが好ましい。このバイアス電圧端子ＶＢＢを、反転入力端子ＩＮＮと非反転入力端子ＩＮＰの電圧のバイアス電圧に比べて著しく大きく設定すると、トランジスタＱ３とトランジスタＱ４のコレクタ−ベース間電圧が小さくなり、コレクタ−ベース間容量が増大する。その結果、トランジスタＱ１、トランジスタＱ２によって充電するべき容量値が増大するため、差動増幅回路の帯域が大きく減少する。逆に、バイアス電圧端子ＶＢＢを、反転入力端子ＩＮＮと非反転入力端子ＩＮＰの電圧のバイアス電圧に比べて著しく小さく設定すると、差動増幅回路の帯域には悪影響は生じないが、トランジスタＱ３とトランジスタＱ４のコレクタ−エミッタ間電圧が大きくなって耐圧の問題が発生したり、図１の回路構成における第２の電流源端子Ｓ２、図６および図１０の回路構成における第３の電流源端子Ｓ５および第４の電流源端子Ｓ６の電位が低下し、電流源端子の出力抵抗が低下する。
【産業上の利用可能性】
【００７８】
本発明は、可変利得差動増幅器に適用することができる。
【符号の説明】
【００７９】
Ｑ１〜Ｑ４，ＱＳ１〜ＱＳ６…トランジスタ、ＲＬ１，ＲＬ２…負荷抵抗、ＲＥ１〜ＲＥ８，ＲＳ１〜ＲＳ１２…エミッタ帰還抵抗、Ａ，Ｂ…電流調整手段、ＩＳ０〜ＩＳ８…固定電流源、ＩＮＰ…非反転入力端子、ＩＮＮ…反転入力端子、ＯＵＴＰ…非反転出力端子、ＯＵＴＮ…反転出力端子、ＶＣＣ，ＶＥＥ…電源端子、ＶＢＢ…バイアス電圧端子、Ｓ１〜Ｓ６…電流源端子、ＣＴＬＰ…非反転電流制御端子、ＣＴＬＮ…反転電流制御端子。
【図１】
2014086833.tif 000008
【図２】
2014086833.tif 000009
【図３】
2014086833.tif 000010
【図４】
2014086833.tif 000011
【図５】
2014086833.tif 000012
【図６】
2014086833.tif 000013
【図７】
2014086833.tif 000014
【図８】
2014086833.tif 000015
【図９】
2014086833.tif 000016
【図１０】
2014086833.tif 000017
【図１１】
2014086833.tif 000018
【図１２】
2014086833.tif 000019
【図１３】
2014086833.tif 000020