(57)【要約】【課題】移動度が良好であり、ストレス耐性にも優れると共に、ウェットエッチング特性も良好な酸化物半導体層を有する薄膜トランジスタを提供すること。【解決手段】基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および保護膜をこの順序で有する薄膜トランジスタであって、前記酸化物半導体層は、第１の酸化物半導体層（ＩＧＺＴＯ）と、第２の酸化物半導体層（ＩＺＴＯ）と、を有する積層体であり、前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記保護膜との間に形成されており、且つ前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、Ｉｎ：２５％以下（０％を含まない）、Ｇａ：５％以上、Ｚｎ：３５〜６５％、およびＳｎ：８〜３０％である。【選択図】図３
2014013891.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
前記酸化物半導体層は、
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、
Ｉｎ、Ｚｎ、Ｓｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であり、
前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記保護膜との間に形成されており、且つ
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、
Ｉｎ：２５％以下（０％を含まない）、
Ｇａ：５％以上、
Ｚｎ：３５〜６５％、および
Ｓｎ：８〜３０％
であることを特徴とする薄膜トランジスタ。
【請求項２】
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、
Ｉｎ：２０％以下（０％を含まない）、
Ｇａ：１５％以上、５０％未満、
Ｚｎ：３５〜６５％、および
Ｓｎ：８〜３０％
である請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１の酸化物半導体層のソース−ドレイン電極用ウェットエッチング液に対するエッチングレートは、前記ソース−ドレイン電極のエッチングレートの１／２以下である請求項１または２に記載の薄膜トランジスタ。
【請求項４】
基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、エッチストッパー層、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
前記酸化物半導体層は、
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、
Ｉｎ、Ｚｎ、Ｓｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であると共に、
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、
Ｉｎ：２５％以下（０％を含まない）、
Ｇａ：８．０％以上、
Ｚｎ：３０．０〜６５％、および
Ｓｎ：５〜３０％
であることを特徴とする薄膜トランジスタ。
【請求項５】
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、
Ｉｎ：２０％以下（０％を含まない）、
Ｇａ：１５％以上、５０％未満、
Ｚｎ：３５〜６５％、および
Ｓｎ：８〜３０％
である請求項４に記載の薄膜トランジスタ。
【請求項６】
前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記エッチストッパー層との間に形成されている請求項４または５に記載の薄膜トランジスタ。
【請求項７】
前記第２の酸化物半導体層の厚さが０．５ｎｍ以上である請求項１〜６のいずれかに記載の薄膜トランジスタ。
【請求項８】
請求項１〜７のいずれかに記載の薄膜トランジスタを備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタ（ＴＦＴ）に関するものである。
【背景技術】
【０００２】
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ−Ｓｉ）に比べて高いキャリア移動度（電界効果移動度とも呼ばれる。以下、単に「移動度」と呼ぶ場合がある。）を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
【０００３】
酸化物半導体を薄膜トランジスタの半導体層として用いる場合、キャリア濃度（移動度）が高いだけでなく、ＴＦＴのスイッチング特性（トランジスタ特性、ＴＦＴ特性）に優れていることが要求される。すなわち、（１）オン電流（ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流）が高く、（２）オフ電流（ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流）が低く、（３）Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ  Ｓｗｉｎｇ、サブスレッショルド  スィング、ドレイン電流を１桁あげるのに必要なゲート電圧）が低く、（４）しきい値（ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧であり、しきい値電圧とも呼ばれる）が時間的に変化せず安定であり（基板面内で均一であることを意味する）、且つ、（５）移動度が高いこと、などが要求される。
【０００４】
このような特性を有する酸化物半導体として、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、以下「ＩＧＺＯ」と呼ぶ場合がある。）が汎用されている（特許文献１、非特許文献１、非特許文献２）。
【０００５】
またＩＧＺＯより高い移動度を持つ材料として、インジウム、亜鉛、錫、および酸素からなるアモルファス酸化物半導体（Ｉｎ−Ｚｎ−Ｓｎ−Ｏ、以下「ＩＺＴＯ」と呼ぶ場合がある。）が用いられている（特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４５６８８２８号公報
【特許文献２】特開２００８−２４３９２８号公報
【非特許文献】
【０００７】
【非特許文献１】固体物理、ＶＯＬ４４、Ｐ６２１（２００９）
【非特許文献２】Ｎａｔｕｒｅ、ＶＯＬ４３２、Ｐ４８８（２００４）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記酸化物半導体層を用いた薄膜トランジスタは、更に電圧印加や光照射などのストレスに対する耐性（ストレス印加前後のしきい値電圧の変化量が少ないこと）に優れていることが要求される。例えば、ゲート電極に電圧を印加し続けたときや、光吸収が始まる青色帯を照射し続けたときに、薄膜トランジスタのゲート絶縁膜と半導体層界面にチャージがトラップされ、半導体層内部の電荷の変化から、しきい値電圧が負側へ大幅に変化（シフト）し、これにより、ＴＦＴのスイッチング特性が変化することが指摘されている。また液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がＴＦＴに照射されるが、この光がＴＦＴにストレスを与えて画像ムラや特性劣化の原因となる。実際に薄膜トランジスタを使用する際、光照射や電圧印加によるストレスによりスイッチング特性が変化すると、表示装置自体の信頼性低下を招く。
【０００９】
また、有機ＥＬディスプレイにおいても同様に、発光層からの漏れ光が半導体層に照射され、しきい値電圧などの値がばらつくという問題が生じる。
【００１０】
このように特にしきい値電圧のシフトは、ＴＦＴを備えた液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招くため、ストレス耐性の向上が強く切望されている。
【００１１】
更に酸化物半導体層と、その上にソース−ドレイン電極を備えた薄膜トランジスタ基板を作製する際、上記酸化物半導体層がウェットエッチング液などの薬液に対して高い特性（ウェットエッチング特性）を有することも要求される。具体的には、ＴＦＴ作製時の各工程において、使用されるウェットエッチング液の種類も異なるため、上記酸化物半導体層には、以下の二つの特性が要求される。
【００１２】
（ア）酸化物半導体層は、酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有すること
すなわち、酸化物半導体層を加工する際に用いられるシュウ酸などの有機酸系ウェットエッチング液により、上記酸化物半導体層が適切な速度でエッチングされ、残渣なくパターニングできることが要求される。
【００１３】
（イ）酸化物半導体層は、ソース−ドレイン電極用ウェットエッチング液に対して不溶性であること
すなわち、酸化物半導体層の上に成膜されるソース−ドレイン電極用配線膜を加工する際に用いられるウェットエッチング液（例えばリン酸、硝酸、酢酸などを含む無機酸）により、ソース−ドレイン電極は適切な速度でエッチングされるが、上記酸化物半導体層の表面（バックチャネル）側が上記ウェットエッチング液によって削れたり、ダメージが入ってＴＦＴ特性やストレス耐性が低下しないようにすることが要求される。
【００１４】
ウェットエッチング液によるエッチングの程度（エッチング速度）は、ウェットエッチング液の種類によっても相違するが、前述したＩＺＴＯは、シュウ酸などのウェットエッチング液に対して優れた可溶性を有する［すなわち、上記（ア）の酸化物半導体層加工時のウェットエッチング性に優れる］が、無機酸系ウェットエッチング液に対する可溶性も高く、無機酸系ウェットエッチング液によって極めて容易にエッチングされてしまう。そのため、ソース−ドレイン電極のウェットエッチング液による加工時に、ＩＺＴＯ膜が消失してＴＦＴの作製が困難であったり、ＴＦＴ特性などが低下するという問題がある［すなわち、上記（イ）のソース−ドレイン電極加工時のウェットエッチング耐性に劣る］。このような問題を解決するため、ソース−ドレイン電極用エッチング液として、ＩＺＴＯをエッチングしない薬液（ＮＨ４ＦとＨ２Ｏ２の混合液）を用いることも検討されているが、上記薬液の寿命は短く、不安定であるため、量産性に劣る。
【００１５】
上述した（イ）のソース−ドレイン電極のウェットエッチングに伴うＴＦＴ特性などの低下は、特に、図１に示すようなエッチストッパー層を有しないバックチャネルエッチ（ＢＣＥ）構造のＴＦＴで見られる。
【００１６】
すなわち、酸化物半導体を用いたボトムゲート薄膜トランジスタの構造は、図１に示す、エッチストッパー層を有しないバックチャネルエッチ型（ＢＣＥ型）と、図２に示す、エッチストッパー層８を有するエッチストップ型（ＥＳＬ型）の２種類に大別される。
【００１７】
図２におけるエッチストッパー層８は、ソース−ドレイン電極５にエッチングを施す際に酸化物半導体層４がダメージを受けてトランジスタ特性が低下するのを防止する目的で形成されるものである。図２によれば、ソース−ドレイン電極加工時に酸化物半導体層表面へのダメージが少ないため、良好なＴＦＴ特性が得られ易い。上記エッチストッパー層としては、一般的にＳｉＯ2などの絶縁膜が用いられる。
【００１８】
これに対し、図１では、エッチストッパー層を有しないため、工程数を簡略化でき、生産性に優れている。すなわち、製造方法によってはエッチングの際にエッチストッパー層を設けなくても酸化物半導体層４にダメージを与えないこともあり、例えばリフトオフ法によってソース−ドレイン電極５を加工する場合は酸化物半導体層４へのダメージがないためエッチストッパー層は不要であり、その場合は、図１のＢＣＥ型が用いられる。或いは、エッチストッパー層なしでも良好なＴＦＴ特性を発揮し得るように開発された特別なウェットエッチング液を用いる場合、図１のＢＣＥ型を用いることができる。
【００１９】
上述したように薄膜トランジスタの作製コスト低減や工程簡略化の観点からは、エッチストッパー層を有しない図１のＢＣＥ型の使用が推奨されるが、前述したウェットエッチング時の問題が強く懸念される。勿論、図２のＥＳＬ型においても、ウェットエッチング液の種類によっては、上記問題が生じる恐れがある。
【００２０】
本発明は上記事情に鑑みてなされたものであり、その目的は、エッチストッパー層を有しないＢＣＥ型の薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、光やバイアスストレスなどに対してしきい値電圧の変化量が小さくストレス耐性に優れると共に、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性を有し、（イ）ソース−ドレイン電極をパターニングする際に用いられるウェットエッチング液に対して優れた耐性を有する半導体層用酸化物を備えた薄膜トランジスタを提供することにある。
【００２１】
またエッチストッパー層を有するＥＳＬ型の薄膜トランジスタにおいても、高い電界効果移動度を維持しつつ、ストレス耐性に優れると共に、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性を有する半導体層用酸化物を備えた薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決することのできた本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、Ｉｎ、Ｚｎ、Ｓｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であり、前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記保護膜との間に形成されており、且つ前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、Ｉｎ：２５％以下（０％を含まない）、Ｇａ：５％以上、Ｚｎ：３５〜６５％、およびＳｎ：８〜３０％であることであることに要旨を有する。
【００２３】
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、Ｉｎ：２０％以下（０％を含まない）、Ｇａ：１５％以上、５０％未満、Ｚｎ：３５〜６５％、およびＳｎ：８〜３０％であることが好ましい。
【００２４】
前記第１の酸化物半導体層のソース−ドレイン電極用ウェットエッチング液に対するエッチングレートは、前記ソース−ドレイン電極のエッチングレートの１／２以下であることが望ましい。
【００２５】
また本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、エッチストッパー層、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、Ｉｎ、Ｚｎ、Ｓｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であると共に、前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、Ｉｎ：２５％以下（０％を含まない）、Ｇａ：８．０％以上、Ｚｎ：３０．０〜６５％、およびＳｎ：５〜３０％であることに要旨を有する。
【００２６】
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、Ｉｎ：２０％以下（０％を含まない）、Ｇａ：１５％以上、５０％未満、Ｚｎ：３５〜６５％、およびＳｎ：８〜３０％であることが好ましい。
【００２７】
また前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記エッチストッパー層との間に形成されていることが望ましい。
【００２８】
更に第２の酸化物半導体層の厚さが０．５ｎｍ以上であることも望ましい。
【００２９】
本発明には上記薄膜トランジスタを備えた表示装置も含まれる。
【発明の効果】
【００３０】
本発明によれば、エッチストッパー層を有しないＢＣＥ型の薄膜トランジスタにおいて、移動度が高く、薄膜トランジスタのスイッチング特性およびストレス耐性（光照射および負バイアス印加前後のしきい値電圧のシフト量が少ないこと）に優れると共に、優れたウェットエッチング特性、すなわち、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性を有し（優れたウェットエッチング性）、（イ）ソース−ドレイン電極用ウェットエッチング液に対しては優れた耐性（優れたウェットエッチング耐性）を有する半導体層用酸化物を備えた薄膜トランジスタを提供することができた。
【００３１】
またエッチストッパー層を有するＥＳＬ型の薄膜トランジスタにおいても、移動度が高く、薄膜トランジスタのスイッチング特性およびストレス耐性（光照射および負バイアス印加前後のしきい値電圧のシフト量が少ないこと）に優れると共に、優れたウェットエッチング特性、すなわち、（ア）酸化物半導体加工用ウェットエッチング液に対しては優れた可溶性（優れたウェットエッチング性）を有する半導体層用酸化物を備えた薄膜トランジスタを提供することができた。
【図面の簡単な説明】
【００３２】
【図１】図１は、従来の酸化物半導体層（単層）を備えた薄膜トランジスタ（ＢＣＥ型）を説明するための概略断面図である。
【図２】図２は、従来の酸化物半導体層（単層）を備えた薄膜トランジスタ（ＥＳＬ型）を説明するための概略断面図である。
【図３】図３は、本発明に用いられる酸化物半導体層として第２の酸化物半導体層（基板側からみて下側）と第１の酸化物半導体層の積層体（基板側からみて上側）を備えた薄膜トランジスタ（ＢＣＥ型）を説明するための概略断面図である。
【図４】図４は、本発明に用いられる酸化物半導体層として第２の酸化物半導体層（基板側からみて下側）と第１の酸化物半導体層の積層体（基板側からみて上側）を備えた薄膜トランジスタ（ＥＳＬ型）を説明するための概略断面図である。
【図５】図５は、本発明に用いられる酸化物半導体層として第２の酸化物半導体層（基板側からみて上側）と第１の酸化物半導体層の積層体（基板側からみて下側）を備えた薄膜トランジスタ（ＥＳＬ型）を説明するための概略断面図である。
【発明を実施するための形態】
【００３３】
本発明者らは、ＩＺＴＯ（「第２の酸化物半導体層」と表記する場合がある。）と、所定の組成からなるＩｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯ（以下、「ＩＧＺＴＯ」と表記する場合がある。）から構成される酸化物（以下、「第１の酸化物半導体層」と表記する場合がある。）を積層させて酸化物半導体層を構成すれば、所期の目的が達成されることを見出し、本発明を完成した。
【００３４】
本明細書において「ストレス耐性に優れた」とは、後記する実施例に記載の方法で、試料に白色光を照射しながら、ゲート電極に負バイアスを印加し続けるストレス印加試験を２時間行ったとき、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量ΔＶｔｈ（絶対値）がＩＺＴＯ単層のΔＶｔｈ以下のものを意味する。
【００３５】
本明細書において「ウェットエッチング特性に優れた」とは、エッチストッパー層を有しないＢＣＥ型の場合は、下記（ア）ウェットエッチング性に優れること、及び（イ）ウェットエッチング耐性に優れることを満足することであり、エッチストッパー層を有するＥＳＬ型の場合は、下記（ア）ウェットエッチング性に優れることを満足することである。尚、以下では、ウェットエッチング性とウェットエッチング耐性を「ウェットエッチング特性」と総称する場合がある。
【００３６】
（ア）酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有すること（ウェットエッチング性に優れる）。すなわち、酸化物半導体層を加工する際に用いられるシュウ酸などの有機酸系ウェットエッチング液により、本発明の積層構造を有する酸化物半導体層の第１、第２の酸化物半導体層がほぼ同程度（０．１〜４倍）のエッチングレートでエッチングされ、残渣なくパターニングできることを意味する。
【００３７】
（イ）ソース−ドレイン電極をウェットエッチング液でパターニングしたとき、ソース−ドレイン電極はエッチングされるが、酸化物半導体層は上記ウェットエッチング液に対して不溶性であることを意味する（ウェットエッチング耐性に優れる）。本明細書では、測定の簡便化のため、後記する実施例に示すように、基板に酸化物半導体層を成膜し、ソース−ドレイン電極用ウェットエッチング液でパターニングしたときのエッチング速度を測定しており、このときの第１の酸化物半導体層のエッチング速度がソース−ドレイン電極のエッチング速度の１／２以下であれば、ソース−ドレイン電極用ウェットエッチング液に対してウェットエッチング耐性に優れていると評価する。上記範囲のエッチング速度を有するものは、酸化物半導体層が上記ウェットエッチング液によってエッチングされ難いため、酸化物半導体層の表面（バックチャネル）側が上記ウェットエッチング液によって削れたり、ダメージが入ってＴＦＴ特性やストレス耐性が低下しない。
【００３８】
以下、本発明に至った経緯を説明しつつ、本発明について詳述する。
【００３９】
上記したようにＩＺＴＯは移動度が高い酸化物半導体層として汎用されている。特にＩＺＴＯはＩＧＺＯよりも高い移動度を有する材料であるが、ストレス耐性がＩＧＺＯよりも低く、安定性が低下する可能性があるため、ディスプレイの大型化、高速駆動化に対応したより高いストレス耐性が求められている。
【００４０】
そこで本発明者らは、酸化物半導体層として有用なＩＺＴＯのストレス耐性を向上させるため、種々検討を重ねてきた。
【００４１】
その結果、ＩＺＴＯをＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯ2などの絶縁体で構成されている保護膜（ＢＣＥ型の場合）、或いはエッチストッパー層（ＥＳＬ型の場合）（以下、これらをまとめて「酸化物系絶縁体」ということがある。）に接触させる構造とした場合、ＩＺＴＯと酸化物系絶縁体との界面は、異種材料の接触に起因して、該界面に酸素欠陥による捕獲準位が形成されやすいことがわかった。
【００４２】
そこで本発明では、ＩＺＴＯからなる第２の酸化物半導体層と、酸化物系絶縁体との間にＩＧＺＴＯからなる第１の酸化物半導体層を介在させ、酸化物半導体層を第１、第２の酸化物半導体層の積層構造とした。
【００４３】
すなわち、本発明では、酸化物系絶縁体と第２の酸化物半導体層との間に、第２の酸化物半導体層の保護層として第１の酸化物半導体層を設けた。そのため、第２の酸化物半導体層が、酸化物系絶縁体と直接接触しなくなり、上記酸素欠損に起因する捕獲準位の形成を抑制できる。
【００４４】
なお、第１の酸化物半導体層と第２の酸化物半導体層はＧａの有無の点で構成元素は厳密には異なるが、Ｇａを除く元素は重複しているため、第１の酸化物半導体層の構成元素の比率を適切に制御することによって、第１の酸化物半導体層と第２の酸化物半導体層との接触界面での捕獲準位の形成を抑制できる。その結果、第２の酸化物半導体層の界面構造が安定化し、高移動度を維持しつつ、ストレス耐性が向上すると考えられる。
【００４５】
また第１の酸化物半導体層は、酸化物系絶縁体との界面で酸素欠損を生じにくいだけでなく、酸化物半導体層全体の移動度は第２の酸化物半導体層で十分に確保できるため、酸化物半導体層全体の移動度等のＴＦＴ特性をほとんど低減させることはない。
【００４６】
更に本発明では、上記積層構造によって酸化物半導体層のウェットエッチング特性を改善できた。すなわち、ＢＣＥ型、ＥＳＬ型共に（ア）本発明の酸化物半導体層は、酸化物半導体加工用ウェットエッチング液に対して優れた可溶性を有する（ウェットエッチング性に優れる）。酸化物半導体層を積層構造とすると、金属の種類や含有量の相違に起因して配線パターンを形成する際に、第１層と第２層とでサイドエッチング量が異なり所望の形状にパターニングできなくなるなどの問題が生じる。しかしながら本発明では、第１の酸化物半導体層と第２の酸化物半導体層の成分組成、及び組成比を適切に制御することによって、第１の酸化物半導体層と第２の酸化物半導体層のエッチングレートを同等にすることができる。
【００４７】
またＢＣＥ型の場合、（イ）本発明の第１の酸化物半導体層は、ソース−ドレイン電極用ウェットエッチング液に対して不溶性が高い（ウェットエッチング耐性に優れる）。本発明の第１の酸化物半導体層は、無機酸系ウェットエッチング液によってエッチングされ難いため、酸化物半導体層の表面（バックチャネル）側が上記ウェットエッチング液によって削れたり、ダメージが入ってＴＦＴ特性やストレス耐性が低下されない。
【００４８】
第１の酸化物半導体層を構成する各金属元素（Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ）の含有量（第１の酸化物半導体層中に含まれる全金属元素に対する割合（酸素を除く）、以下同じ）は第２の酸化物半導体層の種類や組成比、移動度、キャリア密度、ウェットエッチング特性などを考慮して決定すればよい。
【００４９】
Ｉｎ：ＢＣＥ型、ＥＳＬ型共に２５％以下（０％を含まない）
Ｉｎは、酸化物半導体層の抵抗低減に有効な元素である。このような効果を有効に発現させるためには、ＢＣＥ型、ＥＳＬ型のいずれの場合も、好ましくは１％以上、より好ましくは３％以上、更に好ましくは５％以上である。一方、Ｉｎ含有量が多すぎるとストレス耐性が低下することがあるため、第２の酸化物半導体層がいずれの場合もＩｎ含有量は、２５％以下、好ましくは２３％以下、より好ましくは２０％以下である。
【００５０】
Ｇａ：エッチストッパー層を有しないＢＣＥ型の場合は５％以上、エッチストッパー層を有するＥＳＬ型の場合は８．０％以上
Ｇａは、酸素欠損の発生を抑制し、ストレス耐性向上に有効な元素である。このような効果を有効に発現させるには、エッチストッパー層を有しないＢＣＥ型の場合、Ｇａ含有量を５％以上、好ましくは１０％以上、より好ましくは１５％以上とする。一方、エッチストッパー層を有するＥＳＬ型の場合、Ｇａ含有量を８．０％以上、好ましくは１０％以上、より好ましくは１２％以上、更に好ましくは１５％以上とする。Ｇａ含有量が多すぎると、第１の酸化物半導体層を形成するためのスパッタリングターゲット自体が高抵抗化する。この高Ｇａスパッタリングターゲットを用いて成膜を行うと、正常にＤＣ放電（直流放電）ができなくなる場合がある。よってＧａ含有量は５０％未満とすることが好ましい。また第１の酸化物半導体層において、電子の電導パスを担っているＩｎやＳｎの含有量が相対的に低下し、結果的に移動度が低下することがある。したがってＧａ含有量は、より好ましくは４０％以下、更に好ましくは３０％以下、より更に好ましくは２０％以下である。
【００５１】
Ｚｎ：エッチストッパー層を有しないＢＣＥ型の場合は３５〜６５％、エッチストッパー層を有するＥＳＬ型の場合は３０．０〜６５％
Ｚｎは、ウェットエッチングレートに影響を及ぼす元素であり、Ｚｎが少なすぎると酸化物半導体加工用ウェットエッチング液を用いた場合のウェットエッチング性が悪くなる。またＺｎが少なすぎるとアモルファス構造が不安定となり、ＴＦＴがスイッチング動作しなくなることがある。したがってＢＣＥ型の場合、Ｚｎ含有量は３５％以上、好ましくは４０％以上、より好ましくは４５％以上である。またＥＳＬ型の場合、Ｚｎ含有量は３０．０％以上、好ましくは３５％以上、より好ましくは４０％以上である。Ｚｎ含有量が多すぎると、酸化物半導体加工用ウェットエッチング液に対するウェットエッチングレートが早くなりすぎて、所望のパターン形状とすることが困難となる。また酸化物半導体層が結晶化したり、ＩｎやＳｎなどの含有量が相対的に減少してストレス耐性が悪化することがある。したがってＺｎ含有量は６５％以下、好ましくは６０％以下である。
【００５２】
Ｓｎ：エッチストッパー層を有しないＢＣＥ型の場合は８〜３０％、エッチストッパー層を有するＥＳＬ型の場合は５〜３０％
Ｓｎは、移動度向上、ウェットエッチング耐性向上に有効な元素である。Ｓｎ含有量が少なすぎると移動度が悪化したり、ウェットエッチング速度が増加して、ソース−ドレイン電極をウェットエッチングする際、酸化物半導体層を構成する薄膜の膜厚減少や表面へのダメージ増加を招くため、ＴＦＴ特性の低下をもたらす。また酸化物半導体加工用ウェットエッチング液に対するウェットエッチング性が悪くなることもある。したがって、ＢＣＥ型の場合、Ｓｎ含有量は８％以上、好ましくは１０％以上、より好ましくは１２％以上である。またＥＳＬ型の場合、Ｓｎ含有量は５％以上、好ましくは８％以上、より好ましくは１０％以上である。Ｓｎ含有量が多すぎると、ストレス耐性が低下すると共に、酸化物半導体加工用ウェットエッチング液に対するウェットエッチングレートが低下する（ウェットエッチング性が低下する）ことがある。特に酸化物半導体加工用ウェットエッチング液として汎用されるシュウ酸等の有機酸に不溶となり、酸化物半導体層の加工ができなくなる。したがってエッチストッパー層を有しないＢＣＥ型の場合、Ｓｎ含有量は３０％以下、好ましくは２８％以下、より好ましくは２５％以下とする。一方、エッチストッパー層を有するＥＳＬ型の場合、Ｓｎ含有量は３０％以下、好ましくは２５％以下、より好ましくは２３％以下、更に好ましくは２０％以下である。
【００５３】
ＢＣＥ型、ＥＳＬ型共に第１の酸化物半導体層の好ましい組成としては、上記各金属元素のバランスを考慮し、所望とする特性が有効に発揮されるよう、適切な範囲を設定することが好ましい。
【００５４】
本発明の第２の酸化物半導体層を構成する金属元素（Ｉｎ、Ｚｎ、Ｓｎ）の各金属間の比率は、これら金属を含む酸化物がアモルファス相を有し、且つ、半導体特性を示す範囲であれば特に限定されない。もっとも上記したように添加する金属元素の含有量（原子％）によっては、移動度やウェットエッチング特性に悪影響を及ぼすため、適宜調整することが望ましい。例えばウェットエッチング時のエッチングレートは第１の酸化物半導体層と第２の酸化物半導体層とでほぼ同程度とすることが望ましいため、エッチングレート比がほぼ同程度(エッチングレート比で０．１〜４倍)となるように成分組成を調整すればよい。
【００５５】
本発明の第２の酸化物半導体層の厚さは、ＢＣＥ型、ＥＳＬ型共に、特に限定されないが、第２の酸化物半導体層が薄すぎると、基板面内の特性（移動度、Ｓ値、ＶｔｈなどのＴＦＴ特性）にばらつきが生じる恐れがある。よって、特性のばらつきを十分に抑える観点からは、第２の酸化物半導体層の厚さを０．５ｎｍ以上、より好ましくは５ｎｍ以上、更に好ましくは１０ｎｍ以上とすることが望ましい。一方、厚すぎると酸化物半導体層の加工性が悪くなったり、成膜やエッチングに時間を要して生産コストが増加することがあるため、好ましくは１００ｎｍ以下、より好ましく５０ｎｍ以下とすることが望ましい。また、第２の酸化物半導体層の厚さを、第１の酸化物半導体層の厚さと同等以下とする場合には、更に３０ｎｍ以下、より更には２０ｎｍ以下、特には１０ｎｍ以下とすることもできる。
【００５６】
また第１の酸化物半導体層の厚さもＢＣＥ型、ＥＳＬ型共に特に限定されないが、第１の酸化物半導体層の厚さが薄すぎると上記第１の酸化物半導体層を形成した効果が十分に発揮されないことがあるため、好ましくは２０ｎｍ以上、より好ましくは３０ｎｍ以上とすることが望ましい。一方、厚すぎると移動度が低下する恐れがあるため、好ましくは５０ｎｍ以下、より好ましくは４０ｎｍ以下とすることが望ましい。
【００５７】
第２の酸化物半導体層と第１の酸化物半導体層との合計の膜厚は、ＢＣＥ型、ＥＳＬ型共に、上記範囲内で適宜組み合わせればよいが、酸化物半導体層全体の膜厚が厚くなりすぎると生産コストが増加したり、薄膜トランジスタの薄型化を阻害することになるため、好ましくは１００ｎｍ以下、より好ましくは５０ｎｍ以下である。合計膜厚の下限は上記各酸化物半導体層の効果を発揮しうる程度の膜厚を採用すればよい。
【００５８】
次に本発明の第１の酸化物半導体層（ＩＧＺＴＯ）と第２の酸化物半導体層（ＩＺＴＯ）の積層構造の好ましい実施態様について説明する。
【００５９】
まず、従来例では図１（エッチストッパー層なし：ＢＣＥ型）、図２（エッチストッパー層有り：ＥＳＬ型）に示すようにＩＺＴＯからなる第２の酸化物半導体層４（単層）で構成されており、第２の酸化物半導体層４が保護膜６（図１）、又はエッチストッパー層８（図２）、及びゲート絶縁膜３と直接接触する構成であった。
【００６０】
図３は本発明のＢＣＥ型の好ましい実施態様の一例である。第２の酸化物半導体層４（ＩＺＴＯ）は保護膜６との界面で酸素欠損による捕獲準位を形成しやすいため、第１の酸化物半導体層４Ａ（ＩＧＺＴＯ）を第２の酸化物半導体層４（ＩＺＴＯ）と保護膜６との間に形成することによって、酸素欠損による問題やソース−ドレイン電極用ウェットエッチング液から第２の酸化物半導体層を保護することもできる。
【００６１】
図示例では、第１の酸化物半導体層４Ａが保護膜６と直接接触するように構成されているが、第１の酸化物半導体層４Ａと保護膜６との間に他の層を介在させることもできる。
【００６２】
図４は本発明のＥＳＬ型の好ましい実施態様の他の一例である。第１の酸化物半導体層４Ａは、第２の酸化物半導体層４とエッチストッパー層８との間に形成されている。図示例では、第１の酸化物半導体層４Ａがエッチストッパー層８と直接接触するように構成されているが、第１の酸化物半導体層４Ａとエッチストッパー層８との間に他の層を介在させることもできる。第２の酸化物半導体層４（ＩＺＴＯ）はエッチストッパー層８との界面で酸素欠損による捕獲準位を形成しやすいため、第１の酸化物半導体層４Ａ（ＩＧＺＴＯ）を第２の酸化物半導体層４（ＩＺＴＯ）とエッチストッパー層８との間に形成することによって、このような問題を解消できる。また第２の酸化物半導体層４は移動度が高いため、エッチストッパー層８側ではなく、電流が多く流れるゲート絶縁膜３側に配置することで、高移動度を実現できる。
【００６３】
図５は本発明のＥＳＬ型の好ましい他の実施態様の一例である（第１、第２の酸化物半導体層の積層順序が図４と逆の構成）。第１の酸化物半導体層４Ａは、第２の酸化物半導体層４とゲート絶縁膜３との間に形成されている。図示例では第１の酸化物半導体層４Ａがゲート絶縁膜３と直接接触するように構成されているが、上記同様、間に他の層を介在させることもできる。第１と第２の酸化物半導体層の積層構造を上記第１の積層構造（図４）と逆にしても、第２の酸化物半導体層と第１の酸化物半導体層との界面での酸素欠損等を抑制できる。また移動度に影響を及ぼすＧａを含まない第２の酸化物半導体層（ＩＺＴＯ）であれば、第２の酸化物半導体層をエッチストッパー層側に配置しても高移動度を実現できる。
【００６４】
ＥＳＬ構造の場合、ゲート絶縁膜３とエッチストッパー層８の少なくともいずれか一方（好ましくは後記するようにエッチストッパー層）と第２の酸化物半導体層４との間に第１の酸化物半導体層４Ａを設けることで、ストレス耐性向上効果を得ることができる。
【００６５】
次に本発明の酸化物半導体層の製造方法について説明する。
【００６６】
上記ＩＺＴＯからなる第２の酸化物半導体層とＩＧＺＴＯからなる第１の酸化物半導体層は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある。）を用いて成膜することが好ましい。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できる。また、塗布法などの化学的成膜法によって酸化物を形成しても良い。
【００６７】
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のスパッタリングターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の薄膜を形成できる。具体的には第２の酸化物半導体層を成膜するターゲットとして、Ｉｎ、Ｚｎ、及びＳｎから構成される酸化物ターゲット（ＩＺＴＯターゲット）を使用できる。
【００６８】
また第１の酸化物半導体層を成膜するターゲットとして、Ｉｎ、Ｇａ、Ｚｎ、及びＳｎから構成される酸化物ターゲット（ＩＧＺＴＯターゲット）を使用することができる。
【００６９】
あるいは、組成の異なる二つのターゲットを同時放電するコスパッタ法（Ｃｏ−Ｓｐｕｔｔｅｒ法）を用いても成膜しても良い。または上記元素の少なくとも２種以上を含む混合物の酸化物ターゲットを用いることもできる。
【００７０】
上記ターゲットは、例えば粉末焼結法によって製造することができる。
【００７１】
第２の酸化物半導体層と第１の酸化物半導体層をスパッタリング法で成膜する場合、真空状態を保ったまま連続的に成膜することが望ましい。第２の酸化物半導体層と第１の酸化物半導体層を成膜する際に大気中に暴露すると、空気中の水分や有機成分が薄膜表面に付着し、コンタミ（品質不良）の原因となるからである。
【００７２】
上記ターゲットを用いてスパッタリング法で成膜する場合、スパッタリング成膜時に薄膜中から離脱する酸素を補間し、酸化物半導体層の密度をできるだけ高くする（好ましくは６．０ｇ／ｃｍ3以上）ためには、成膜時のガス圧、酸素添加量（酸素の分圧）、スパッタリングターゲットへの投入パワー、基板温度、Ｔ−Ｓ間距離（スパッタリングターゲットと基板との距離）などを適切に制御することが好ましい。
【００７３】
具体的には、例えば、下記スパッタリング条件で成膜することが好ましい。
【００７４】
上記ターゲットを用いてスパッタリングするに当たっては、基板温度をおおむね、室温〜２００℃程度に制御し、酸素添加量を適切に制御して行うことが好ましい。
【００７５】
酸素添加量は、半導体として動作を示すよう、スパッタリング装置の構成やターゲット組成などに応じて適切に制御すればよいが、おおむね半導体キャリア濃度が１０15〜１０16ｃｍ-3となるように酸素量を添加することが好ましい。
【００７６】
またスパッタリング成膜時のガス圧、スパッタリングターゲットへの投入パワー、Ｔ−Ｓ間距離（スパッタリングターゲットと基板との距離）などを適切に制御して、酸化物半導体層の密度を調整することが好ましい。例えば成膜時の全ガス圧は、スパッタ原子同士の散乱が抑制されるため低いほどよく、緻密（高密度）な膜を成膜できる。好ましいガス圧はおおむね１〜３ｍＴｏｒｒの範囲内であることが好ましい。また投入パワーも高いほどよく、おおむね２００Ｗ以上に設定することが推奨される。
【００７７】
また酸化物半導体層の密度は、成膜後の熱処理条件によっても影響を受けるため、成膜後の熱処理条件も適切に制御することが好ましい。成膜後の熱処理は、例えば大気雰囲気下または水蒸気雰囲気下にて、おおむね２５０〜４００℃で１０分〜３時間程度行うことが好ましい。このような熱処理は例えばＴＦＴの製造過程における熱履歴においても制御することが可能である。例えばプレアニール処理（酸化膜半導体層をウェットエッチングした後のパターニング後の熱処理）を行うことによって密度を高めることができる。
【００７８】
本発明には、上記酸化物をＴＦＴの半導体層（酸化物半導体層）として備えたＴＦＴも包含される。該ＴＦＴは、上記酸化物半導体層が第２の酸化物半導体層と第１の酸化物半導体層の積層構造を備えていればよく、ゲート絶縁膜を含めて他の構成については特に限定されない。例えば基板上に、ゲート電極、ゲート絶縁膜、上記酸化物半導体層、ソース電極、ドレイン電極（ソース電極とドレイン電極はまとめて、ソース−ドレイン電極ということがある）、及び保護膜（ＢＣＥ型）、エッチストッパー層を設ける場合は、更にエッチストッパー層（ＥＳＬ型）を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。なお保護膜は、図においても示されるようにソース−ドレイン電極の上側に形成されるが、ゲート絶縁膜、上記酸化物半導体層、ソース−ドレイン電極を保護する趣旨で形成されるものである。
【００７９】
以下、図３を参照しながら、エッチストッパー層を有しないＢＣＥ型ＴＦＴの製造方法の実施形態を説明する。図３および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図３には、ボトムゲート型構造のＴＦＴを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴであっても良い。
【００８０】
図３では、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に第２の酸化物半導体層４が形成されている。第２の酸化物半導体層４上には第１の酸化物半導体層４Ａが形成され、更にその上にはソース−ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜（図示せず）がドレイン電極５に電気的に接続されている。
【００８１】
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極として、電気抵抗率の低いＡｌやＣｕの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）、シリコン酸窒化膜（ＳｉＯＮ）などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
【００８２】
次いで酸化物半導体層（基板側から順に第２の酸化物半導体層４、第１の酸化物半導体層４Ａ）を形成する。第２の酸化物半導体層４もＩＺＴＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。同様に第１の酸化物半導体層４Ａは、第１の酸化物半導体層４Ａを構成するＩＧＺＴＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。
【００８３】
第２の酸化物半導体層４、第１の酸化物半導体層４Ａを順次、真空一環で連続成膜するのが好ましい。この際、第１の酸化物半導体を上記した組成を満たすように制御すると、スパッタリングレートが向上すると共にウェットエッチング特性も向上する。
【００８４】
酸化物半導体層をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニール条件としては、例えば、温度：約２５０〜４００℃、時間：約１０分〜１時間などが挙げられる。
【００８５】
プレアニールの後、ソース−ドレイン電極５を形成する。ソース−ドレイン電極５の種類は特に限定されず、汎用されているもの用いることができる。例えばゲート電極と同様ＭｏやＡｌ、Ｃｕなどの金属または合金を用いても良い。
【００８６】
ソース−ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行なって電極を形成することができる。
【００８７】
次に、酸化物半導体層４Ａ、ソース−ドレイン電極５の上に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。保護膜６はＳｉＯ2やＳｉＯＮ、ＳｉＮなどが用いられる。また、スパッタリング法を用いて保護膜６を形成しても良い。酸化物半導体層４Ａの表面は、ＣＶＤによるプラズマダメージによって容易に導通化してしまうため（おそらく第１の酸化物半導体表面に生成される酸素欠損が電子ドナーとなるためと推察される。）、保護膜６の成膜前にＮ2Ｏプラズマ照射を行ってもよい。Ｎ2Ｏプラズマの照射条件は、例えば下記文献に記載の条件を採用すればよい。
Ｊ．Ｐａｒｋら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，１９９３，０５３５０５（２００８）
【００８８】
次に、常法に基づき、コンタクトホール７を介して透明導電膜をドレイン電極５に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース−ドレイン電極で例示したものを用いることができる。
【００８９】
以下、図４を参照しながら、エッチストッパー層を有するＥＳＬ型ＴＦＴの製造方法の実施形態を説明する。図４および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図４には、ボトムゲート型構造のＴＦＴを示しているがこれに限定されず、酸化物半導体層の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型のＴＦＴであっても良い。トップゲート型ＴＦＴにおいても、第２の酸化物半導体層とエッチストッパー層との間に第１の酸化物半導体層を介在させればよい。
【００９０】
図４では、基板１上にゲート電極２およびゲート絶縁膜３が形成され、その上に第２の酸化物半導体層４が形成されている。第２の酸化物半導体層４上には第１の酸化物半導体層４Ａが形成され、更にその上にはエッチストッパー層８、ソース−ドレイン電極５が形成され、その上に保護膜（絶縁膜）６が形成され、コンタクトホール７を介して透明導電膜（図示せず）がドレイン電極５に電気的に接続されている。
【００９１】
基板１上にゲート電極２およびゲート絶縁膜３を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極として、電気抵抗率の低いＡｌやＣｕの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン窒化膜（ＳｉＮ）、シリコン酸化膜（ＳｉＯ2）、シリコン酸窒化膜（ＳｉＯＮ）などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
【００９２】
次いで酸化物半導体層（基板側から順に第２の酸化物半導体層４、第１の酸化物半導体層４Ａ）を形成する。第２の酸化物半導体層４もＩＺＴＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。同様に第１の酸化物半導体層４Ａは、第１の酸化物半導体層４Ａを構成するＩＧＺＴＯターゲットを用いたＤＣスパッタリング法またはＲＦスパッタリング法により成膜することができる。
【００９３】
第２の酸化物半導体層４、第１の酸化物半導体層４Ａを順次、真空一環で連続成膜するのが好ましい。この際、第１の酸化物半導体層を上記した組成を満たすように制御すると、スパッタリングレートが向上すると共にウェットエッチング特性も向上する。
【００９４】
酸化物半導体層をウェットエッチングした後、パターニングする。パターニングの直後に、酸化物半導体層の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニール条件としては、例えば、温度：約２５０〜４００℃、時間：約１０分〜１時間などが挙げられる。
【００９５】
プレアニールの後、エッチストッパー層８を形成する。エッチストッパー層８は一般的にＳｉＯ2などの絶縁膜が用いられる。エッチストッパー層８を形成せずに、ソース−ドレイン電極５を形成すると、ソース−ドレイン電極５にエッチングを施す際に酸化物半導体層がダメージを受けてトランジスタ特性が低下する恐れがある。エッチストッパー層８の種類は特に限定されず、汎用されているものを用いればよく、例えば保護膜と同様、ＳｉＯ2などで形成すればよい。
【００９６】
ソース−ドレイン電極５の種類は特に限定されず、汎用されているもの用いることができる。例えばゲート電極と同様ＭｏやＡｌ、Ｃｕなどの金属または合金を用いても良い。電極の形成はスパッタリング法が広く用いられる。
【００９７】
ソース−ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行なって電極を形成することができる。
【００９８】
次に、酸化物半導体層４Ａ、ソース−ドレイン電極５の上に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。保護膜６はＳｉＯ2やＳｉＯＮ、ＳｉＮなどが用いられる。また、スパッタリング法を用いて保護膜６を形成しても良い。
【００９９】
次に、常法に基づき、コンタクトホール７を介して透明導電膜をドレイン電極５に電気的に接続する。透明導電膜およびドレイン電極の種類は特に限定されず、通常用いられるものを使用することができる。ドレイン電極としては、例えば前述したソース−ドレイン電極で例示したものを用いることができる。
【実施例】
【０１００】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【０１０１】
実施例１（ＢＣＥ型）
（ストレス耐性の評価）
酸化物半導体層を有するＴＦＴ（図１、３）を作製し、ストレス耐性を評価した。
【０１０２】
まず、ガラス基板１（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍにて成膜した。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜時のガス圧：１３３Ｐａ、成膜温度：３２０℃にて成膜した。
【０１０３】
次に、表１に示す組成および構造の酸化物半導体層を、酸化物半導体層の組成に応じた組成を有する酸化物スパッタリングターゲットを用いて下記条件のスパッタリング法によって所定の膜厚で成膜した。
【０１０４】
具体的には表１中、Ｎｏ．１（従来例）は図１の構成例であり、上記酸化物半導体層４としてアモルファスＩＺＴＯの酸化物半導体層（Ｉｎ：Ｚｎ：Ｓｎ（原子％比）＝２０：５６．７：２３．３、単層）をゲート絶縁膜３の上に成膜した（第１の酸化物半導体層４Ａは成膜していない）。
【０１０５】
Ｎｏ．２は図３の構成例であり、ゲート絶縁膜３上に第２の酸化物半導体層４（ＩＺＴＯ：原子％比はＮｏ．１と同じ）を成膜してから、第１の酸化物半導体層４Ａ（Ｉｎ：Ｇａ：Ｚｎ：Ｓｎ（原子％比）＝２１．１：１６．７：５３．３：８．９）を成膜した。
【０１０６】
酸化物半導体層を構成する第２の酸化物半導体層４と第１の酸化物半導体層４Ａの成膜は途中でチャンバーを大気開放せず、連続的に成膜を行った。
【０１０７】
このようにして得られた酸化物半導体層中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。第１、第２の酸化物半導体層の金属元素の含有量は、成膜に用いた酸化物スパッタリングターゲット中の金属元素の含有量と組成比は同じであった。
【０１０８】
第２の酸化物半導体層４、第１の酸化物半導体層４Ａの成膜はいずれもＤＣスパッタリング法を用いて成膜した。スパッタリングに使用した装置は（株）アルバック社製「ＣＳ−２００」であり、スパッタリング条件は以下のとおりである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）×１００＝４％
成膜パワー密度：２．５５Ｗ／ｃｍ2
【０１０９】
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学社製「ＩＴＯ−０７Ｎ」を使用した。この際、第１と第２の酸化物半導体層の間にウェットエッチングレート差による顕著な段差はなく、ＴＦＴデバイスとして酸化物半導体層が適正にウェットエッチングできたことを確認した。
【０１１０】
酸化物半導体層をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気雰囲気にて３５０℃で１時間行なった。
【０１１１】
次に、純Ｍｏを使用し、リフトオフ法によりソース−ドレイン電極５を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｍｏ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース−ドレイン電極用Ｍｏ薄膜の成膜条件は上記ゲート電極と同じとした。その後、フォトリソグラフィ、およびウェットエッチングによりパターニングした。ウェットエッチング液には、ナガセケムテックス社製「ＡＣ１０１」を用いた。具体的には混酸エッチャント（ＡＣ１０１：純水＝１：０．７５）を用いて液温を室温に維持しながらパターニングを確実に行い、且つソース−ドレイン電極の短絡を防ぐために、膜厚に対して２０％相当のオーバーエッチングを行った。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２５μｍとした。
【０１１２】
このようにしてソース−ドレイン電極５を形成した後、その上に、酸化物半導体層を保護する保護膜６を形成した。保護膜６として、ＳｉＯ2（膜厚１００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚３５０ｎｍ）を用いた。上記ＳｉＯ2およびＳｉＮの形成は、サムコ社製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2膜、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
【０１１３】
次にフォトリソグラフィ、およびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成した。
【０１１４】
このようにして得られた各ＴＦＴについて、以下のようにして光照射と負バイアスストレス印加後のストレス耐性を評価した。
【０１１５】
本実施例では、ゲート電極に負バイアスをかけながら光（白色光）を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
波長：４００ｎｍ
照度（ＴＦＴに照射される光の強度）：０．１μＷ／ｃｍ2
光源：ＯＰＴＯＳＵＰＰＬＹ社製ＬＥＤ（ＮＤフィルターによって光量を調整）
ストレス印加時間：２時間
【０１１６】
本実施例では、２時間のストレス印加におけるしきい値電圧の変動値をしきい値電圧シフト量ΔＶｔｈとし、ＴＦＴ特性におけるストレス耐性の指標とした。実施例１ではΔＶｔｈ（絶対値）が１２．２５Ｖ以下（Ｎｏ．１のΔＶｔｈ以下の値）の場合を合格（判定：○）とした。
【０１１７】
【表１】
2014013891.tif 000003
【０１１８】
Ｎｏ．１は従来例（図１）であり、ストレス印加開始後、しきい値電圧は負側に大きくシフトしており、２時間経過後のしきい値電圧の変化量（ΔＶｔｈ）は、１２．２５Ｖであった。一方、Ｎｏ．２（図３）ではストレス印加時間２時間経過後のしきい値電圧の変化量はＮｏ．１の値を下回っており、従来例と比べて良好なストレス耐性を示した。
【０１１９】
実施例２（ＢＣＥ型）
（ウェットエッチング特性の評価）
ウェットエッチング特性を評価するために酸化物半導体層を積層構造とせずに、第１、第２の酸化物半導体層、純Ｍｏ膜の夫々について、酸化物半導体加工用エッチング液またはソース−ドレイン電極用エッチング液を用いたときのエッチングレートを測定した。そして、酸化物半導体加工用エッチング液に対するウェットエッチング性（第１の酸化物半導体層と第２の酸化物半導体層とのエッチングレート差）、ソース−ドレイン電極用エッチング液に対するウェットエッチング耐性（第１の酸化物半導体層と純Ｍｏ膜とのエッチングレート差）を評価した。
【０１２０】
本発明の積層構造に用いる第１の酸化物半導体層について、以下のようにして試料を作製し、ウェットエッチング特性を評価した。
【０１２１】
実施例１と同様にしてガラス基板にゲート電極（Ｍｏ）、ゲート絶縁膜（ＳｉＯ2）を順次成膜した。次にＩｎ2Ｏ3、Ｇａ2Ｏ3、ＺｎＯ、およびＳｎＯ2の４つのターゲットを基板の周囲に配置し、静止している基板に第１の酸化物半導体層（膜厚４０ｎｍ）を上記実施例１の第１の酸化物半導体層のスパッタリング条件と同じ条件のスパッタリング法で成膜した。
【０１２２】
このような成膜方法によれば、ＩＧＺＴＯの組成比を基板上の位置によって変えることができる。すなわち、ターゲットから遠ざかるにしたがって膜中のターゲット構成元素の比率が低下する。例えばＳｎＯ2ターゲットに近い位置では、組成はＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝１３．９：９．６：５５．８：２０．７となるが（表２のＮｏ．９）、基板中央ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝５．６：３９．８：３８．９：１５．７となる（Ｎｏ．６）。またＺｎＯターゲットに近い位置ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝６．０：１５．０：７３．０：６．０となる（Ｎｏ．５）。
【０１２３】
なお、このような成膜方法は従来から最適な組成比を調べる手法として確立されている。
【０１２４】
また第２の酸化物半導体層に相当するＩＺＴＯ（Ｉｎ：Ｚｎ：Ｓｎ（原子％比）＝２０：５６．７：２３．３）、上記ソース−ドレイン電極に相当する純Ｍｏ膜も同様にして試料を夫々作製し（成膜条件は夫々実施例１と同じ）、各ウェットエッチング液に対するウェットエッチング特性を調べた。
【０１２５】
上記各試料のウェットエッチング特性は、（ア）酸化物半導体加工用ウェットエッチング液［関東化学社製「ＩＴＯ−０７Ｎ」、液温：室温］中に、上記試料を浸漬してエッチングを行った。エッチング前後の酸化物半導体層の膜厚の変化（削れ量）を測定し、エッチング時間との関係に基づき、エッチング速度を算出した。
【０１２６】
また（イ）ソース−ドレイン電極用ウェットエッチング液［ナガセケムテックス社製「ＡＣ１０１」と純水の混酸エッチャント（ＡＣ１０１：純水＝１：０．７５）、液温：室温］中に、上記試料を浸漬してエッチングを行い、同様にしてエッチング速度を算出した。
【０１２７】
なお、酸化物半導体加工用ウェットエッチング液に対する第２半導体層に相当するＩＺＴＯ膜のエッチングレートは４９ｎｍ／分であった。またソース−ドレイン電極用ウェットエッチング液に対するソース−ドレイン電極に相当する純Ｍｏ膜のエッチングレートは３００ｎｍ／分であった。
【０１２８】
第１の酸化物半導体層に相当するＩＧＺＴＯ膜と第２の酸化物半導体層に相当するＩＺＴＯ膜のエッチングレート比が０．１〜４倍の場合、（ア）酸化物半導体加工用ウェットエッチング液に対するウェットエッチング性が良好（○）と評価し、上記エッチングレート比が上記範囲外の場合を不良（×）と評価した。
【０１２９】
また第１の酸化物半導体層のエッチングレートが純Ｍｏ膜のエッチングレートに対して１／２以下であれば、（イ）ソース−ドレイン電極用ウェットエッチング液に対するウェットエッチング耐性が良好（○）と評価し、１／２超の場合を上記ウェットエッチング耐性が不良（×）と評価した。
【０１３０】
（ストレス耐性の評価）
更に、表２の各試料の組成比を有するターゲットを用い、第１の酸化物半導体層を成膜した以外は、上記実施例１の製造方法に基づいてＴＦＴ（図３：ＢＣＥ型）を作製して、上記実施例１と同じ基準でストレス耐性を試験した。なお、実施例２では、しきい値電圧の変化が８．０Ｖ以下の場合をストレス耐性が良好と評価した。
【０１３１】
（総合評価）
上記ウェットエッチング特性、及びストレス耐性の結果に基づいて下記基準で判定した。
【０１３２】
○：ストレス耐性  ΔＶｔｈ≦８．０Ｖ、且つ
ウェットエッチング特性
（ア）酸化物半導体層用エッチング液：○評価
（イ）ソース−ドレイン電極用ウェットエッチング液：○評価
×：上記○評価以外
なお、前記「ΔＶｔｈ≦８．０Ｖ」は、第２の酸化物半導体層単層の場合と比べてストレス耐性が良好と評価できる基準である。
【０１３３】
【表２】
2014013891.tif 000004
【０１３４】
Ｎｏ．２、３、６〜１０は、本発明の第１の酸化物半導体層に含まれる成分組成を規定の範囲内で制御した例であり、優れたストレス耐性とエッチング特性を有していた。
【０１３５】
Ｎｏ．１は、Ｚｎ、及びＳｎの含有量が少ない例である。Ｚｎ含有量が少ないＮｏ．１では、ＩＺＴＯに対してはエッチング速度が遅かったため、酸化物半導体加工用ウェットエッチング液に対するウェットエッチング性が悪かった。またＳｎが少なかったため、ソース−ドレイン電極用ウェットエッチング液に対して第１の酸化物半導体層が溶出してしまった。
【０１３６】
Ｎｏ．４は、Ｓｎ含有量が少ない例である。Ｎｏ．１と同じく、Ｓｎが少なかったため、ソース−ドレイン電極用ウェットエッチング液に対して第１の酸化物半導体層が溶出してしまった。
【０１３７】
Ｎｏ．５は、第１の酸化物半導体層のＺｎ含有量が多く、Ｓｎが少ない例である。Ｚｎ含有量が多いため、ＩＺＴＯよりも第１の酸化物半導体層のエッチング速度が速かった。またＳｎが少なかったため、ソース−ドレイン電極用ウェットエッチング液に対して第１の酸化物半導体層が溶出してしまった。
【０１３８】
実施例３（ＥＳＬ型）
酸化物半導体層を有するＴＦＴ（図２、図４、図５）を作製し、ストレス耐性を評価した。
【０１３９】
まず、ガラス基板１（コーニング社製イーグルＸＧ、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタ法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍにて成膜した。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー：１００Ｗ、成膜時のガス圧：１３３Ｐａ、成膜温度：３２０℃にて成膜した。
【０１４０】
次に、表３に示す組成および構造の酸化物半導体層を、酸化物半導体層の組成に応じた組成を有する酸化物スパッタリングターゲットを用いて下記条件のスパッタリング法によって所定の膜厚で成膜した。
【０１４１】
具体的には表３中、Ｎｏ．１（従来例）は図２の構成例であり、上記酸化物半導体層４としてアモルファスＩＺＴＯの酸化物半導体層（Ｉｎ：Ｚｎ：Ｓｎ（原子％比）＝２０：５６．７：２３．３、単層）をゲート絶縁膜３の上に成膜した（第１の酸化物半導体層４Ａは成膜していない）。
【０１４２】
Ｎｏ．２〜５は図４の構成例であり、ゲート絶縁膜３上に第２の酸化物半導体層４（ＩＺＴＯ：原子％比はＮｏ．１と同じ）を成膜してから、第１の酸化物半導体層４Ａ（原子％比Ｉｎ：Ｇａ：Ｚｎ：Ｓｎ＝２１．１：１６．７：５３．３：８．９）を成膜した。
【０１４３】
Ｎｏ．６は図５の構成例であり、ゲート絶縁膜３上に第１の酸化物半導体層４Ａ（ＩＧＺＴＯ：原子％比はＮｏ．２〜５と同じ）を成膜してから、第２の酸化物半導体層４（原子％比はＮｏ．１と同じ）を成膜した。
【０１４４】
Ｎｏ．７（従来例）は図２の構成例であり、上記酸化物半導体層４として、上記Ｎｏ．１と成分組成の異なるアモルファスＩＺＴＯの酸化物半導体層（原子％比Ｉｎ：Ｚｎ：Ｓｎ＝３０：４９．６：２０．４，単層）をゲート絶縁膜３の上に成膜した（第１の酸化物半導体層４Ａは成膜していない）。
【０１４５】
更にＮｏ．８〜１９は図４の構成例であり、ゲート絶縁膜３上に第２の酸化物半導体層４（ＩＺＴＯ：原子％比はＮｏ．７と同じ）を成膜してから、表３に示す成分組成の第１の酸化物半導体層４Ａを成膜した。
【０１４６】
Ｎｏ．２〜６および８〜１９の酸化物半導体層を構成する第２の酸化物半導体層４と第１の酸化物半導体層４Ａの成膜は途中でチャンバーを大気開放せず、連続的に成膜を行った。またこのようにして得られた酸化物半導体層中の金属元素の各含有量は、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によって分析した。第１、第２の酸化物半導体層の金属元素の含有量は、成膜に用いた酸化物スパッタリングターゲット中の金属元素の含有量と組成比が同じであった。
【０１４７】
第２の酸化物半導体層４、第１の酸化物半導体層４Ａの成膜はいずれもＤＣスパッタリング法を用いて成膜した。スパッタリングに使用した装置は（株）アルバック社製「ＣＳ−２００」であり、スパッタリング条件は以下の通りである。
基板温度：室温
ガス圧：１ｍＴｏｒｒ
酸素分圧：Ｏ2／（Ａｒ＋Ｏ2）×１００＝４％
成膜パワー密度：２．５５Ｗ／ｃｍ2
【０１４８】
上記のようにして酸化物半導体層を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチャント液としては、関東化学社製「ＩＴＯ−０７Ｎ」を使用した。この際、第１と第２の酸化物半導体層の間にウェットエッチングレート差による顕著な段差はなく、ＴＦＴデバイスとして酸化物半導体層が適正にウェットエッチングできたことを確認した。
【０１４９】
酸化物半導体層をパターニングした後、膜質を向上させるためプレアニール処理を行った。プレアニールは、大気雰囲気にて３５０℃で１時間行なった。
【０１５０】
次にエッチストッパー層８として、プラズマＣＶＤ法を用いてチャネル層（酸化物半導体層）上にシリコン酸化膜（ＳｉＯ2）を１００ｎｍ成膜した。具体的には、基板温度：２００℃、成膜パワー：１００Ｗ、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガスにて成膜した。なお、エッチストッパー層８は、ゲート絶縁膜と同じ装置を用いて成膜した。
【０１５１】
次に、純Ｍｏを使用し、リフトオフ法によりソース−ドレイン電極５を形成した。具体的にはフォトレジストを用いてパターニングを行った後、Ｍｏ薄膜をＤＣスパッタリング法により成膜（膜厚は１００ｎｍ）した。ソース−ドレイン電極用Ｍｏ薄膜の成膜条件は上記ゲート電極と同じとした。次いで、アセトン液中で超音波洗浄器にかけて不要なフォトレジストを除去し、ＴＦＴのチャネル長を１０μｍ、チャネル幅を２５μｍとした。
【０１５２】
このようにしてソース−ドレイン電極５を形成した後、その上に、保護膜６を形成した。保護膜６として、ＳｉＯ2（膜厚１００ｎｍ）とＳｉＮ（膜厚１５０ｎｍ）の積層膜（合計膜厚３５０ｎｍ）を形成した。上記ＳｉＯ2およびＳｉＮの形成は、サムコ社製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法を用いて行なった。本実施例では、Ｎ2Ｏガスによってプラズマ処理を行った後、ＳｉＯ2膜、およびＳｉＮ膜を順次形成した。ＳｉＯ2膜の形成にはＮ2ＯおよびＳｉＨ4の混合ガスを用い、ＳｉＮ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜パワーを１００Ｗ、成膜温度を１５０℃とした。
【０１５３】
次にフォトリソグラフィ、およびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成した。
【０１５４】
このようにして得られた各ＴＦＴについて、以下のようにして光照射と負バイアスストレス印加後のストレス耐性を評価した。
【０１５５】
本実施例では、ゲート電極に負バイアスをかけながら光（白色光）を照射するストレス印加試験を行った。ストレス印加条件は以下のとおりである。光の波長としては、酸化物半導体のバンドギャップに近く、トランジスタ特性が変動し易い４００ｎｍ程度を選択した。
ゲート電圧：−２０Ｖ
基板温度：６０℃
光ストレス
波長：４００ｎｍ
照度（ＴＦＴに照射される光の強度）：０．１μＷ／ｃｍ2
光源：ＯＰＴＯＳＵＰＰＬＹ社製ＬＥＤ（ＮＤフィルターによって光量を調整）
ストレス印加時間：２時間
【０１５６】
本実施例では、２時間のストレス印加におけるしきい値電圧の変動値をしきい値電圧シフト量ΔＶｔｈとし、ＴＦＴ特性におけるストレス耐性の指標とした。そしてＮｏ．２〜６では、ΔＶｔｈ（絶対値）が４．００Ｖ以下（Ｎｏ．１のΔＶｔｈ以下の値）のものを合格（判定：○）とし、上記ΔＶｔｈが４．００超のものを不合格（判定：×）とした。また、Ｎｏ．８〜１９では、ΔＶｔｈ（絶対値）が５．５０Ｖ以下（Ｎｏ．７のΔＶｔｈ以下の値）のものを合格（判定：○）とし、上記ΔＶｔｈが５．５０Ｖ超のものを不合格（判定：×）とした。
【０１５７】
【表３】
2014013891.tif 000005
【０１５８】
Ｎｏ．１は従来例（図２）であり、ストレス印加開始後、しきい値電圧は負側に大きくシフトしており、２時間経過後のしきい値電圧の変化量（ΔＶｔｈ）は、４．００Ｖであった。一方、Ｎｏ．２〜５（図４）、及びＮｏ．６（図５）ではストレス印加時間２時間経過後のしきい値電圧の変化量はＮｏ．１の値を下回っており、従来例と比べて良好なストレス耐性を示した。
【０１５９】
またＮｏ．７〜１９は、Ｎｏ．１〜６の第２の酸化物半導体層（Ｉｎが２０％）よりも、Ｉｎ含有量の高いＩｎを３０％含むＩＺＴＯを、第２の酸化物半導体層に用いた例である。Ｎｏ．７は従来例（図２）であり、ストレス印加開始後、しきい値電圧は負側に大きくシフトしており、２時間経過後のしきい値電圧の変化量（ΔＶｔｈ）は、５．５０Ｖであった。これに対し、第１の酸化物半導体層と第２の酸化物半導体層を積層させると、上記Ｎｏ．７よりもΔＶｔｈは小さくなる、即ち、ストレス耐性が向上する傾向にあることがわかる。
【０１６０】
なお、第１の酸化物半導体組成だけで作成した薄膜トランジスタのストレス耐性（ΔＶｔｈ）は、Ｇａを１５％以上添加することで改善されるが、この第１の酸化物半導体層に、第２の酸化物半導体層を積層させると、ストレス耐性は、第２の酸化物半導体の影響を受けて変化する。
【０１６１】
Ｎｏ．８〜１９の結果から、第２の酸化物半導体層として、Ｎｏ．１〜６の第２の酸化物半導体層よりもＩｎ含有量の多いＩｎ３０％のＩＺＴＯを積層させる場合、第１の酸化物半導体層の組成において、Ｇａ量を３３％以上に高めると、ΔＶｔｈが小さくなりやすい、即ち、より優れたストレス耐性が得られやすいことがわかる。
【０１６２】
また、Ｎｏ．１とＮｏ．７（いずれも第２の酸化物半導体層を単層として形成）の比較や、第１の酸化物半導体層の組成・膜厚が類似のＮｏ．３〜５（第２の酸化物半導体層がＩｎを２０％含むＩＺＴＯ）とＮｏ．１７〜１９（第２の酸化物半導体層がＩｎを３０％含むＩＺＴＯ）の比較から、第２の酸化物半導体の組成がよりＩｎリッチ（３０％）である場合（上記Ｎｏ．７や、上記Ｎｏ．１７〜１９）、ΔＶｔｈが大きくなる傾向があることがわかる。
【０１６３】
更にＮｏ．８〜１９の結果から、第２の酸化物半導体の組成がよりＩｎリッチである場合、第１の酸化物半導体の膜厚が第２の酸化物半導体の膜厚と同等以上である方が、ΔＶｔｈは小さくなる傾向にあることがわかる。
【０１６４】
これらの結果から、第２の酸化物半導体としてＩｎリッチのＩＺＴＯを用いる場合、第１の酸化物半導体層のＧａ含有量は３３％以上（前述の通り、正常な成膜を考慮してＧａ含有量の上限は５０ａｔ％未満が好ましい）、かつ、第１の酸化物半導体の膜厚は第２の酸化物半導体の膜厚と同等以上が好ましいことがわかる。
【０１６５】
実施例４（ＥＳＬ型）
（ウェットエッチング特性の評価）
ウェットエッチング特性を評価するために酸化物半導体層を積層構造とせずに、第１、第２の酸化物半導体層について夫々のエッチングレートを測定し、酸化物半導体加工用エッチング液に対するウェットエッチング性（第１の酸化物半導体層と第２の酸化物半導体層とのエッチングレート差）を評価した。
【０１６６】
本発明の積層構造に用いる第１半導体層について、以下のようにして試料を作製し、ウェットエッチング特性を評価した。
【０１６７】
実施例３と同様にしてガラス基板にゲート電極（Ｍｏ）、ゲート絶縁膜（ＳｉＯ2）を順次成膜した。次にＩｎ2Ｏ3、Ｇａ2Ｏ3、ＺｎＯ、およびＳｎＯ2の４つのターゲットを基板の周囲に配置し、静止している基板に第１の酸化物半導体層（膜厚４０ｎｍ）を上記実施例３の第１の酸化物半導体層のスパッタリング条件と同じ条件のスパッタリング法で成膜した。
【０１６８】
このような成膜方法によれば、ＩＧＺＴＯの組成比を基板上の位置によって変えることができる。すなわち、ターゲットから遠ざかるにしたがって膜中のターゲット構成元素の比率が低下する。例えばＳｎＯ2ターゲットに近い位置では、組成はＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝３．６：５２．７：２９．７：１４．０となるが（表４のＮｏ．１）、基板中央ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝５．０：３５．３：４９．１：１０．６となる（Ｎｏ．１０）。またＺｎＯターゲットに近い位置ではＩｎ：Ｇａ：Ｚｎ：Ｓｎ＝１０．６：１３．０：６０．８：１５．５となる（Ｎｏ．１５）。
【０１６９】
なお、このような成膜方法は従来から最適な組成比を調べる手法として確立されている。
【０１７０】
また第２の酸化物半導体層に相当するＩＺＴＯ（Ｉｎ：Ｚｎ：Ｓｎ（原子％比）＝２０：５６．７：２３．３）を基板上に作製し（成膜条件は実施例３の第２の酸化物半導体層と同じ）、上記Ｎｏ．１〜１６と同様にしてウェットエッチング特性を調べた。
【０１７１】
上記各試料のウェットエッチング特性は、（ア）酸化物半導体加工用ウェットエッチング液［関東化学社製「ＩＴＯ−０７Ｎ」、液温：室温］中に、上記試料を浸漬してエッチングを行った。エッチング前後の酸化物半導体層の膜厚の変化（削れ量）を測定し、エッチング時間との関係に基づき、エッチング速度を算出した。
【０１７２】
なお、酸化物半導体加工用ウェットエッチング液に対する第２半導体層に相当するＩＺＴＯ膜のエッチングレートは４９ｎｍ／分であった。
【０１７３】
第１の酸化物半導体層に相当するＩＧＺＴＯ膜（Ｎｏ．１〜１６）と第２の酸化物半導体層に相当するＩＺＴＯ膜のエッチングレート比が０．１〜４倍の場合、（ア）酸化物半導体加工用ウェットエッチング液に対するウェットエッチング性が良好（○）と評価し、上記エッチングレート比が上記範囲外の場合を不良（×）と評価した。
【０１７４】
（ストレス耐性の評価）
更に、表４の各試料の組成比を有するターゲットを用いて第１の酸化物半導体層を成膜した以外は、上記実施例３の製造方法に基づいてＴＦＴ（図４：ＥＳＬ構造の場合型）を作製して、上記実施例３と同じ基準でストレス耐性を評価した。なお、しきい値電圧の変化が４．０Ｖ以下の場合をストレス耐性が良好と評価した。
【０１７５】
（総合評価）
上記ウェットエッチング特性、及びストレス耐性の結果に基づいて下記基準で評価した。
○：ストレス耐性  ΔＶｔｈ≦４．０Ｖ、且つ
ウェットエッチング特性  ○評価
×：上記○評価以外
なお、前記「ΔＶｔｈ≦４．０Ｖ」は、第２の酸化物半導体層単層の場合と比べてストレス耐性が良好と評価できる基準である。
【０１７６】
【表４】
2014013891.tif 000006
【０１７７】
Ｎｏ．２、３、５〜１２、１４、１５は本発明の第１の酸化物半導体層に含まれる成分組成を規定の範囲内で制御した例であり、優れたストレス耐性とウェットエッチング特性を有していた。
【０１７８】
Ｎｏ．１は、Ｚｎ含有量が少ない例である。Ｚｎ含有量が少ないＮｏ．１では、エッチング速度が遅かったため、ウェットエッチング特性が悪かった。
【０１７９】
Ｎｏ．１３は、Ｚｎ含有量が多い例であり、ＩＺＴＯからなる第２の酸化物半導体層よりも、第１の酸化物半導体層のエッチングレートが速すぎたため、サイドエッチングが大きくなり、所望の形状にパターニングできなかった。
【０１８０】
Ｎｏ．１６は、第１の酸化物半導体層に含まれるＧａ含有量が規定を下回る例であり、ＩＺＴＯからなる第２の酸化物半導体層とのエッチングレート比は良好であったが、ストレス耐性が不十分であった。
【符号の説明】
【０１８１】
１  基板
２  ゲート電極
３  ゲート絶縁膜
４  第２の酸化物半導体層
４Ａ  第１の酸化物半導体層
５  ソース−ドレイン電極
６  保護膜（絶縁膜）
７  コンタクトホール
８  エッチストッパー層
【図１】
2014013891.tif 000007
【図２】
2014013891.tif 000008
【図３】
2014013891.tif 000009
【図４】
2014013891.tif 000010
【図５】
2014013891.tif 000011
【手続補正書】
【提出日】平成25年9月27日(2013.9.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
前記酸化物半導体層は、
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、
Ｉｎ、Ｚｎ、Ｓｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であり、
前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記保護膜との間に形成されており、且つ
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、
Ｉｎ：２５％以下（０％を含まない）、
Ｇａ：５％以上、
Ｚｎ：３５〜６５％、および
Ｓｎ：８〜３０％
であることを特徴とする薄膜トランジスタ。
【請求項２】
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、
Ｉｎ：２０％以下（０％を含まない）、
Ｇａ：１５％以上、５０％未満、
Ｚｎ：３５〜６５％、および
Ｓｎ：８〜３０％
である請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１の酸化物半導体層のソース−ドレイン電極用ウェットエッチング液に対するエッチングレートは、前記ソース−ドレイン電極のエッチングレートの１／２以下である請求項１または２に記載の薄膜トランジスタ。
【請求項４】
基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、エッチストッパー層、ソース−ドレイン電極、および前記ソース−ドレイン電極を保護する保護膜をこの順序で有する薄膜トランジスタであって、
前記酸化物半導体層は、
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、およびＯから構成される第１の酸化物半導体層と、
Ｉｎ、Ｚｎ、Ｓｎ、およびＯから構成される第２の酸化物半導体層と、を有する積層体であると共に、
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量（原子％、以下同じ）は、
Ｉｎ：２５％以下（０％を含まない）、
Ｇａ：８．０％以上、５０％未満（但し、３０％以下を除く）、
Ｚｎ：３０．０〜６５％、および
Ｓｎ：５〜３０％
であることを特徴とする薄膜トランジスタ。
【請求項５】
前記第１の酸化物半導体層中、酸素を除く全金属元素に対する各金属元素の含有量は、
Ｉｎ：２０％以下（０％を含まない）、
Ｇａ：１５％以上、５０％未満（但し、３０％以下を除く）、
Ｚｎ：３５〜６５％、および
Ｓｎ：８〜３０％
である請求項４に記載の薄膜トランジスタ。
【請求項６】
前記第２の酸化物半導体層は、前記ゲート絶縁膜の上に形成されていると共に、
前記第１の酸化物半導体層は、前記第２の酸化物半導体層と前記エッチストッパー層との間に形成されている請求項４または５に記載の薄膜トランジスタ。
【請求項７】
前記第２の酸化物半導体層の厚さが０．５ｎｍ以上である請求項１〜６のいずれかに記載の薄膜トランジスタ。
【請求項８】
請求項１〜７のいずれかに記載の薄膜トランジスタを備えた表示装置。