(57)【要約】【課題】トライアックのデューティ比が小さい場合でも、発光素子の適正な調光を行うことができ、電流の変動による発光素子のちらつきを抑制した発光素子の制御回路を提供する。【解決手段】制御回路１００Ａは、トライアック１０、整流回路１１、基準電圧発生回路１２０、比較器１３、ＲＳフリップフロップ１４、スイッチング素子１５、電流検出用の抵抗Ｒ０、絶縁トランス１６を含んで構成される。基準電圧発生回路１２０は、整流電圧Ｖｒｃを分圧した第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路１２Ａ、整流電圧Ｖｒｃの振幅に依存しない一定の振幅を有する第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電圧発生回路１２Ｂ、及び第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２の大きい方を基準電圧Ｖｒｅｆとして出力する基準電圧選択回路１２Ｃを含んで構成される。【選択図】図１
2014013822.tif 000002
【特許請求の範囲】
【請求項１】
発光素子の制御回路であって、
調光器を介して導通角が制御された交流電圧を全波整流する整流回路と、
スイッチング素子と、
基準電圧を発生する基準電圧発生回路と、
前記整流回路によって整流された整流電圧を受けて前記発光素子に流れる電流に応じた比較電圧と前記基準電圧とを比較する第１の比較器と、
トリガパルスに応じてセットされ、前記第１の比較器の比較結果に応じてリセットされる出力電圧を出力し、当該出力電圧に応じて前記スイッチング素子のスイッチングを制御する順序回路と、を備え、
前記基準電圧発生回路は、前記整流電圧を分圧してなる第１の基準電圧を生成する第１の基準電圧発生回路と、前記整流電圧の振幅に依存しない一定の振幅を有する第２の基準電圧を前記調光器の導通期間内に発生する第２の基準電圧発生回路と、前記第１の基準電圧と前記第２の基準電圧の大きい方を前記基準電圧として出力する基準電圧選択回路と、を備えることを特徴とする発光素子の制御回路。
【請求項２】
前記第２の基準電圧発生回路は、前記整流電圧を分圧した電圧と所定電圧とを比較する第２の比較器を有し、前記調光器の導通期間に対応したデューティ比検出信号を出力するデューティ比検出回路と、
前記デューティ比検出信号を所定の遅延時間だけ遅延する遅延回路と、
前記調光器の導通期間の開始から前記遅延時間内に前記第２の基準電圧を発生するゲート回路と、を備えることを特徴とする請求項２に記載の発光素子の制御回路。
【請求項３】
前記基準電圧選択回路は、前記第１の基準電圧と前記第２の基準電圧を比較する第３の比較器と、前記第１の基準電圧が入力された第１のトランスファゲートと、前記第２の基準電圧が入力された第２のトランスファゲートと、を備え、前記第３の比較器による比較結果に応じて、第１のトランスファゲートと第２のトランスファゲートのいずれかを導通させるように構成されたことを特徴とする請求項１又は２に記載の発光素子の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の制御を行う制御回路に関する。
【背景技術】
【０００２】
近年、省エネルギー等の観点から白熱電球に代わって発光ダイオード（ＬＥＤ）が照明用の発光素子として普及しつつある。
【０００３】
図４は、トライアック（ＴＲＩＡＣ）により調光を可能にした発光素子の制御回路２００の回路図である。制御回路２００は、トライアック１０、整流回路１１、基準電圧発生回路１２、比較器１３、ＲＳフリップフロップ１４、スイッチング素子１５、電流検出用の抵抗Ｒ０、絶縁トランス１６を含んで構成されている。
【０００４】
絶縁トランス１６の一次側コイルの一端は、整流回路１１に接続され、二次側コイルの両端にＬＥＤ１７が接続される。この場合、抵抗Ｒ０には絶縁トランス４０の一次側コイルとスイッチング素子１５を介して電流Ｉ１が流れ、ＬＥＤ１７には一次側コイルに流れる電流Ｉ１に応じた電流Ｉ２が流れるようになっている。
【０００５】
外部から入力される交流電圧Ｖａｃ（例えば、周波数６０Ｈｚ）は、トライアック１０により導通角が制御される。すなわち、トライアック１０のオン期間（導通期間）は、交流電圧Ｖａｃは整流回路１１に供給され、トライアック１０のオフ期間は交流電圧Ｖａｃの整流回路１１への供給は遮断される。トライアック１０により導通角が制御された交流電圧Ｖａｃは整流回路１１により全波整流される。全波整流された整流電圧Ｖｒｃは、トライアック１０のオフ期間は接地電圧（０Ｖ）であり、トライアック１０のオン期間は交流電圧Ｖａｃの波形を反映した正電圧になる。
【０００６】
この場合、トライアック１０のデューティ比Ｄが定義される。全波整流された整流電圧Ｖｒｃの半周期Ｔ／２におけるトライアック１０のオフ時間をｔ１とすると、オン時間はＴ／２−ｔ１となる。デューティ比Ｄは、以下の数式（１）によって定義される。
【０００７】
Ｄ＝（Ｔ／２−ｔ１）／Ｔ／２    ・・・（１）
つまり、デューティ比Ｄは、トライアック１０がオンし、整流電圧Ｖｒｃが立ち上がっている期間の比率を表わしている。デューティ比Ｄが小さいということは、トライアック１０のオフ時間ｔ１が長いこと、つまり、トライアック１０の出力が低いことを意味する。
【０００８】
全波整流された整流電圧Ｖｒｃは、絶縁トランス１６の一次側コイルに供給される。
一次側コイルと接地の間には、スイッチング素子１５及び電流検出用の抵抗Ｒ０が直列に接続される。抵抗Ｒ０の端子電圧は比較電圧Ｖｃｍｐとして比較器１３の非反転入力端子（＋）に入力される。
【０００９】
基準電圧発生回路１２は、整流回路１１の出力端子と接地の間に抵抗Ｒ１，Ｒ２を直列接続してなり、整流回路１１で全波整流され整流電圧Ｖｒｃを分圧して基準電圧Ｖｒｅｆを発生する。基準電圧Ｖｒｅｆは、比較器１３の反転入力端子（−）に入力される。
【００１０】
比較器１３は、比較電圧Ｖｃｍｐと基準電圧Ｖｒｅｆとを比較する。比較器１３の比較出力電圧Ｖｃｏｕｔは、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより大きい場合にＨレベル、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより小さい場合にＬレベルになる。比較出力電圧Ｖｃｏｕｔは、ＲＳフリップフロップ１４のリセット端子Ｒに入力される。
【００１１】
ＲＳフリップフロップ１４のセット端子Ｓには、一定周波数のトリガパルスＶｔｒが入力される。ＲＳフリップフロップ１４は、その出力端子Ｑからフリップフロップ出力電圧Ｖｆｏｕｔを出力する。このフリップフロップ出力電圧Ｖｆｏｕｔは、Ｎチャネル型ＭＯＳトランジスタで構成されたスイッチング素子１５のゲートに印加される。
【００１２】
図５に示すように、ＲＳフリップフロップ１４は、トリガパルスＶｔｒに応じてセットされ、比較器１３の比較出力電圧Ｖｃｏｕｔに応じてリセットされる。ＲＳフリップフロップ１４がトリガパルスＶｔｒに応じてセットされると、フリップフロップ出力電圧ＶｆｏｕｔはＨレベルになりスイッチング素子１５はオンする。すると、絶縁トランス１６の一次側コイル、スイッチング素子１５及び抵抗Ｒ０を介して電流Ｉ１が流れる。
【００１３】
抵抗Ｒ０に電流Ｉ１が流れる結果、抵抗Ｒ０の端子電圧である比較電圧Ｖｃｍｐが接地電圧から上昇する。そして、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより大きくなると、比較出力電圧ＶｃｏｕｔはＨレベルになり、ＲＳフリップフロップ１４はリセットされる。この場合、一次側コイルの電流変動はその両端の電位差に比例するために、スイッチング素子１５がオンしてから比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより大きくなるまでには一定の時間を要する。
【００１４】
ＲＳフリップフロップ１４がリセットされると、フリップフロップ出力電圧ＶｆｏｕｔはＬレベルになりスイッチング素子１５はオフする。これにより、スイッチング素子１５を流れる電流Ｉ１は遮断される。絶縁トランス１６の一次側コイルの電流Ｉ１が遮断されると、絶縁トランス１６の二次側コイルには電流Ｉ１に応じた電流Ｉ２が流れ、二次側へ電力転送されて、ＬＥＤ１７は点灯する。スイッチング素子１５がオフすると、抵抗Ｒ０に電流が流れなくなるので、比較電圧Ｖｃｍｐは低下する。そして、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより小さくなると、比較器１３の比較出力電圧ＶｃｏｕｔはＬレベルに戻る。このようにして、制御回路２００は、トライアック１０のデューティ比Ｄに応じて、ＬＥＤ１７に流れる電流を制御し、ＬＥＤ１７の発光強度を制御することができる。
【００１５】
なお、この種の発光素子の制御回路は、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０１０−２４５４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従来の制御回路２００は、以下に説明する２つの問題点を有していた。
【００１８】
（１）第１の問題点
図６は、従来の制御回路２００の整流電圧Ｖｒｃ、基準電圧Ｖｒｅｆ、電流Ｉ１，Ｉ２の波形図である。この場合、交流電圧Ｖａｃの周波数は６０Ｈｚ、トリガパルスＶｔｒの周波数は７０ＫＨｚに設定されている。
【００１９】
図示のように、トライアック１０のデューティ比Ｄが小さい場合（つまり、トライアック１０の出力が小さい場合）、整流電圧Ｖｒｃ、基準電圧Ｖｒｅｆの振幅は小さくなる。そのため、電流Ｉ１，電流Ｉ２、並びにトライアック１０に流れる電流が低下し、ＬＥＤ１７の適正な調光ができなくなるという問題があった。一般にトライアック１０を適正に動作させるためには、トライアック１０にある一定以上の保持電流を流す必要があるからである。従来の制御回路２００では、トライアック１０の出力が小さい時にトライアック１０に流れる電流が保持電流よりも小さくなり、トライアック１０が適正に動作せず、調光機能が正常に働かなくなる。
【００２０】
（２）第２の問題点
図７に示すように、交流電圧Ｖａｃの中心電圧の変動や、トライアック１０の導通特性の非対称性がある場合、整流電圧Ｖｒｃの振幅レベルが半周期（Ｔ／２）毎に変動する。そのため、電流Ｉ１，Ｉ２も半周期毎に変動し、ＬＥＤ１７のちらつきが発生するという問題があった。ＬＥＤ１７のちらつきは、トライアック１０のデューティ比Ｄが小さい場合に顕著になる。
【課題を解決するための手段】
【００２１】
本発明は、発光素子の制御回路であって、調光器を介して導通角が制御された交流
電圧を全波整流する整流回路と、スイッチング素子と、基準電圧を発生する基準電圧
発生回路と、前記整流回路によって整流された整流電圧を受けて前記発光素子に流れ
る電流に応じた比較電圧と前記基準電圧とを比較する第１の比較器と、トリガパルス
に応じてセットされ、前記第１の比較器の比較結果に応じてリセットされる出力電圧
を出力し、当該出力電圧に応じて前記スイッチング素子のスイッチングを制御する順
序回路と、を備え、前記基準電圧発生回路は、前記整流電圧を分圧してなる第１の基
準電圧信号を生成する第１の基準電圧発生回路と、前記整流電圧の振幅に依存しない
一定の振幅を有する第２の基準電圧を前記調光器の導通期間内に発生する第２の基準
電圧発生回路と、前記第１の基準電圧と前記第２の基準電圧の大きい方を前記基準電
圧として出力する基準電圧選択回路と、を備えることを特徴とする。
【発明の効果】
【００２２】
本発明の発光素子の制御回路によれば、調光器（トライアック）のデューティ比Ｄが小さい場合でも、発光素子の適正な調光を行うことができる。また、電流の変動による発光素子のちらつきを抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態における発光素子の制御回路の回路図である。
【図２】本発明の第１の実施形態における発光素子の制御回路の基準電圧等の波形図である。
【図３】本発明の第２の実施形態における発光素子の制御回路の回路図である。
【図４】従来の発光素子の制御回路の回路図である。
【図５】従来の発光素子の制御回路の動作タイミング図である。
【図６】従来の発光素子の制御回路の第１の問題点を説明する波形図である。
【図７】従来の発光素子の制御回路の第２の問題点を説明する波形図である。
【発明を実施するための形態】
【００２４】
＜＜第１の実施形態＞＞
図１は、本発明の第１の実施形態における発光素子の制御回路１００Ａの回路図である。同図において、従来例（図４）と同一の構成要素については同一の符号を付してある。
【００２５】
制御回路１００Ａは、トライアック１０、整流回路１１、基準電圧発生回路１２０、比較器１３、ＲＳフリップフロップ１４、スイッチング素子１５、電流検出用の抵抗Ｒ０、絶縁トランス１６を含んで構成されている。
【００２６】
制御回路１００Ａは、図４の従来の制御回路２００と比較すると、基準電圧Ｖｒｅｆを発生する基準電圧発生回路１２０の構成が異なっている。基準電圧発生回路１２０は、整流電圧Ｖｒｃを分圧した第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路１２Ａ、整流電圧Ｖｒｃの振幅に依存しない一定の振幅を有する第２の基準電圧Ｖｒｅｆ２をトライアック１０の導通期間内に発生する第２の基準電圧発生回路１２Ｂ、及び第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２の大きい方を基準電圧Ｖｒｅｆとして出力する基準電圧選択回路１２Ｃを含んで構成される。
【００２７】
これにより、図２に示すように、トライアック１０のデューティ比Ｄが小さくなることで第１の基準電圧Ｖｒｅｆ１の振幅が小さくなったとしても、第１の基準電圧Ｖｒｅｆ１より大きな一定の振幅を有する第２の基準電圧Ｖｒｅｆ２が基準電圧Ｖｒｅｆとして選択される。その結果、絶縁トランス１６の一次側コイルに流れる電流Ｉ１及び二次側コイルに流れる電流Ｉ２のピーク値は一定値に保持され、トライアック１０の電流を保持することができ、ＬＥＤ１７の適正な調光を行うことができる。
【００２８】
また、整流電圧Ｖｒｃの振幅レベルが半周期（Ｔ／２）毎に変動する場合でも、同様に、第１の基準電圧Ｖｒｅｆ１より大きな一定の振幅を有する第２の基準電圧Ｖｒｅｆ２が基準電圧Ｖｒｅｆとして選択される結果、基準電圧Ｖｒｅｆの変動が抑制される。その結果、ＬＥＤ１６のちらつきが抑制される。
【００２９】
具体的には、第１の基準電圧発生回路１２Ａは、整流電圧Ｖｒｃが出力される出力端子と接地の間に直列接続された第１の抵抗Ｒ１及び第２の抵抗Ｒ２により構成される。第１の基準電圧Ｖｒｅｆ１は、第１の抵抗Ｒ１と第２の抵抗Ｒ２との接続ノードから出力される。
【００３０】
第２の基準電圧発生回路１２Ｂは、整流電圧Ｖｒｃが出力される出力端子と接地の間に直列接続された第３の抵抗Ｒ３及び第４の抵抗Ｒ４からなり、第３の抵抗Ｒ３と第４の抵抗Ｒ４との接続ノードから分圧電圧を出力する分圧回路１８と、この分圧電圧と所定の直流電圧Ｖｄｃとを比較する比較器１９を有し、トライアック１０の導通期間に対応したデューティ比検出信号Ｖ１を出力するデューティ比検出回路と、このデューティ比検出信号Ｖ１を所定の遅延時間だけ遅延して遅延信号Ｖ２を出力する遅延回路２０と、トライアック１０の導通期間の開始から遅延回路２０で設定された遅延時間内に第２の基準電圧Ｖｒｅｆ２を発生するゲート回路を含んで構成される。
【００３１】
ゲート回路は、デューティ比検出信号Ｖ１と遅延信号Ｖ２とが入力されたＮＡＮＤ回路２１と、ＮＡＮＤ回路２１の出力信号とデューティ比検出信号Ｖ１が入力されたＡＮＤ回路２２からなり、ＡＮＤ回路２２から第２の基準電圧Ｖｒｅｆ２が出力される。
【００３２】
すなわち、図２に示すように、整流電圧Ｖｒｃは、トライアック１０のオン期間に交流電圧Ｖａｃの波形を反映して立ち上がる。デューティ比検出回路１９はトライアック１０のオン期間にＨレベルになるデューティ比検出信号Ｖ１を出力する。この場合、トライアック１０のオン期間を適切に検出するために、直流電圧Ｖｄｃは接地電圧（０Ｖ）よりやや高い電圧、例えば０．１Ｖであることが好ましい。
【００３３】
第２の基準電圧Ｖｒｅｆ２は、デューティ比検出信号Ｖ１の立ち上がりに同期してＨレベルに立ち上がり、前記遅延時間に相当するパルス幅を有する電圧パルスである。このパルス幅は、デューティ比検出信号Ｖ１より短く設定される。
【００３４】
基準電圧選択回路１２Ｃは、第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２を比較する比較器２３と、第１の基準電圧Ｖｒｅｆ１が入力されたＮチャネル型ＭＯＳトランジスタからなる第１のトランスファゲートＴＧ１と、第２の基準電圧Ｖｒｅｆ２が入力されたＮチャネル型ＭＯＳトランジスタからなる第２のトランスファゲートＴＧ２、インバータ２４を含んで構成される。
【００３５】
第１のトランスファゲートＴＧ１のゲートには比較器２３の出力信号がインバータ２４を介して印加され、第２のトランスファゲートＴＧ２のゲートには比較器２３の出力信号が直接印加される。第１及び第２のトランスファゲートＴＧ１，ＴＧ２の出力端子は共通接続されている。
【００３６】
第２の基準電圧Ｖｒｅｆ２が第１の基準電圧Ｖｒｅｆ１より大きい場合、比較器２３の出力信号はＨレベルであり、第２のトランスファゲートＴＧ２はオンし、第１のトランスファゲートＴＧ１はオフする。これにより、第２の基準電圧Ｖｒｅｆ２が出力される。
【００３７】
逆に、第２の基準電圧Ｖｒｅｆ２が第１の基準電圧Ｖｒｅｆ１より小さい場合、比較器２３の出力信号はＬレベルであり、第２のトランスファゲートＴＧ２はオフし、第１のトランスファゲートＴＧ１はオンする。これにより、第１の基準電圧Ｖｒｅｆ１が出力される。したがって、基準電圧選択回路１２Ｃは、第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２の大きい方を基準電圧Ｖｒｅｆとして選択的に出力する。
【００３８】
その他の構成は、従来の制御回路２００と同様である。比較器１３は、抵抗Ｒ０の端子電圧である比較電圧Ｖｃｍｐと、基準電圧発生回路１２０により発生された基準電圧Ｖｒｅｆとを比較する。比較器１３の比較出力電圧Ｖｃｏｕｔは、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより大きい場合にＨレベル、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより小さい場合にＬレベルになる。比較器１３の比較出力電圧Ｖｃｏｕｔは、ＲＳフリップフロップ１４のリセット端子Ｒに入力される。
【００３９】
ＲＳフリップフロップ１４のセット端子Ｓには、一定周期のトリガパルスＶｔｒが入力される。交流電圧Ｖａｃの周波数を例えば、６０Ｈｚ〜１２０Ｈｚとすると、トリガパルスＶｔｒの周波数は、それより十分に高い５０ＫＨｚ〜１００ＫＨｚであることが適当である。
【００４０】
ＲＳフリップフロップ１４は、その出力端子Ｑからフリップフロップ出力電圧Ｖｆｏｕｔを出力する。このフリップフロップ出力電圧Ｖｆｏｕｔは、Ｎチャネル型ＭＯＳトランジスタで構成されたスイッチング素子１５のゲートに印加される。
【００４１】
図５に示すように、ＲＳフリップフロップ１４は、トリガパルスＶｔｒに応じてセットされ、比較器１３の比較出力電圧Ｖｃｏｕｔに応じてリセットされる。ＲＳフリップフロップ１４がトリガパルスＶｔｒに応じてセットされると、フリップフロップ出力電圧ＶｆｏｕｔはＨレベルになりスイッチング素子１５はオンする。すると、絶縁トランス１６の一次側コイル、スイッチング素子１５及び抵抗Ｒ０を介して電流Ｉ１が流れる。
【００４２】
抵抗Ｒ０に電流Ｉ１が流れる結果、抵抗Ｒ０の端子電圧である比較電圧Ｖｃｍｐが接地電圧から上昇する。そして、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより大きくなると、比較出力電圧ＶｃｏｕｔはＨレベルになり、ＲＳフリップフロップ１４はリセットされる。この場合、一次側コイルの電流変動はその両端の電位差に比例するために、スイッチング素子１５がオンしてから比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより大きくなるまでには一定の時間を要する。
【００４３】
ＲＳフリップフロップ１４がリセットされると、フリップフロップ出力電圧ＶｆｏｕｔはＬレベルになりスイッチング素子１５はオフする。これにより、スイッチング素子１５を流れる電流Ｉ１は遮断される。絶縁トランス１６の一次側コイルの電流Ｉ１が遮断されると、絶縁トランス１６の二次側コイルには電流Ｉ１に応じた電流Ｉ２が流れ、二次側へ電力転送されて、ＬＥＤ１７は点灯する。
【００４４】
スイッチング素子１５がオフすると、抵抗Ｒ０に電流が流れなくなるので、比較電圧Ｖｃｍｐは低下する。そして、比較電圧Ｖｃｍｐが基準電圧Ｖｒｅｆより小さくなると、比較器１３の比較出力電圧ＶｃｏｕｔはＬレベルに戻る。このようにして、制御回路２００は、トライアック１０のデューティ比Ｄに応じて、ＬＥＤ１７に流れる電流を制御し、ＬＥＤ１７の発光強度を制御することができる。
【００４５】
そして、制御回路１００Ａによれば、図２に示すように、トライアック１０のデューティ比Ｄが小さくなる（つまりトライアック１０の出力が小さくなる）ことで、整流電圧Ｖｒｃの振幅が小さくなり、それに伴って、第１の基準電圧Ｖｒｅｆ１の振幅が小さくなったとしても、第１の基準電圧Ｖｒｅｆ１より大きな一定の振幅を有する第２の基準電圧Ｖｒｅｆ２が基準電圧Ｖｒｅｆとして選択される。
【００４６】
その結果、絶縁トランス１６の一次側コイルに流れる電流Ｉ１及び二次側コイルに流れる電流Ｉ２のピーク値は一定値に保持され、トライアック１０の電流を保持することができ、ＬＥＤ１７の適正な調光を行うことができる。
【００４７】
この場合、第２の基準電圧Ｖｒｅｆ２のパルス幅は遅延回路２０の遅延時間で制御される。図２の例では、トライアック１０の導通期間の開始（整流電圧Ｖｒｃの立ち上がり）から遅延時間内に第２の基準電圧Ｖｒｅｆ２が選択され、その後、第１の基準電圧Ｖｒｅｆ１が選択される。
【００４８】
また、整流電圧Ｖｒｃの振幅レベルが半周期（Ｔ／２）毎に変動する場合でも、同様に、第１の基準電圧Ｖｒｅｆ１より大きな一定の振幅を有する第２の基準電圧Ｖｒｅｆ２が基準電圧Ｖｒｅｆとして選択される結果、基準電圧Ｖｒｅｆの変動が抑制される。その結果、ＬＥＤ１６のちらつきが抑制される。
【００４９】
＜＜第２の実施形態＞＞
図３は、本発明の第２の実施形態における発光素子の制御回路１００Ｂの回路図である。同図において、第１の実施形態（図１）と同一の構成要素については同一の符号を付して説明を省略する。
【００５０】
第１の実施形態は絶縁トランス１６を用いているのに対し、本実施形態は絶縁トランス１６を用いない非絶縁型である。
【００５１】
全波整流された整流電圧Ｖｒｃは、ＬＥＤ１７のアノードに駆動電圧として供給される。ＬＥＤ１７のカソードは、チョークコイル２５、スイッチング素子１５及び抵抗Ｒ０を介して接地される。また、スイッチング素子１５がオフになった際に、チョークコイル２５に蓄えられたエネルギーをＬＥＤ１７へ回生させる回生ダイオード２６がＬＥＤ１７及びチョークコイル２５に並列に接続されている。
【００５２】
本実施形態においても、第１の実施形態と同じ基準電圧発生回路１２０が用いられ、同様の効果を得ることができる。すなわち、トライアック１０のデューティ比Ｄが小さくなることで、第１の基準電圧Ｖｒｅｆ１の振幅が小さくなったとしても、第１の基準電圧Ｖｒｅｆ１より大きな一定の振幅を有する第２の基準電圧Ｖｒｅｆ２が基準電圧Ｖｒｅｆとして選択される。その結果、絶縁トランス１６の一次側コイルに流れる電流Ｉ１及び二次側コイルに流れる電流Ｉ２のピーク値は一定値に保持され、トライアック１０の電流を保持することができ、ＬＥＤ１７の適正な調光を行うことができる。
【００５３】
また、整流電圧Ｖｒｃの振幅レベルが半周期（Ｔ／２）毎に変動する場合でも、同様に、第１の基準電圧Ｖｒｅｆ１より大きな一定の振幅を有する第２の基準電圧Ｖｒｅｆ２が基準電圧Ｖｒｅｆとして選択される結果、基準電圧Ｖｒｅｆの変動が抑制される。その結果、ＬＥＤ１７に流れる電流Ｉ１は半周期毎に一定になり、ＬＥＤ１６のちらつきが抑制される。
【符号の説明】
【００５４】
１０  トライアック
１１  整流回路
１２Ａ  第１の基準電圧発生回路
１２Ｂ  第２の基準電圧発生回路
１２Ｃ  基準電圧選択回路
１３    比較器
１４  ＲＳフリップフロップ
１５  スイッチング素子
１６  絶縁トランス
１７  ＬＥＤ
１８  分圧回路
１９  比較器
２０  遅延回路
２５  チョークコイル
２６  回生ダイオード
１２０  基準電圧発生回路
【図１】
2014013822.tif 000003
【図２】
2014013822.tif 000004
【図３】
2014013822.tif 000005
【図４】
2014013822.tif 000006
【図５】
2014013822.tif 000007
【図６】
2014013822.tif 000008
【図７】
2014013822.tif 000009