(57)【要約】【課題】酸化物半導体を用いたトランジスタに、高い電界効果移動度を付与する。また、該トランジスタを用いた信頼性の高い半導体装置を提供する。【解決手段】ゲート電極層上にゲート絶縁層を介して酸化物半導体層が積層された構造を有するトランジスタにおいて、トランジスタの主な電流経路（チャネル）として機能するインジウム亜鉛酸化物層と絶縁層との間に、界面安定化のためのバッファ層として機能する酸化物半導体層を設ける構成とする。チャネルとして機能するインジウム亜鉛酸化物層は、結晶部を含む。バッファ層として機能する酸化物半導体層には、インジウム及び亜鉛を含み、且つ、インジウム亜鉛酸化物層より大きいエネルギーギャップを有する酸化物半導体を用いる。【選択図】図１
2014033194.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極層と、
前記ゲート電極層上のゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲート電極層と重畳する酸化物半導体積層と、
前記酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、
前記酸化物半導体積層は、ゲート絶縁層と接する第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層と、を含み、
前記第１の酸化物半導体層は、インジウム及び亜鉛を構成元素として含有し、且つ、前記第２の酸化物半導体層より大きいエネルギーギャップを有し、
前記第２の酸化物半導体層として、結晶部を含むインジウム亜鉛酸化物層を含む半導体装置。
【請求項２】
ゲート電極層と、
前記ゲート電極層上のゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲート電極層と重畳する酸化物半導体積層と、
前記酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、
前記酸化物半導体積層は、ゲート絶縁層と接する第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層と、前記第２の酸化物半導体層上の第３の酸化物半導体層と、を含み、
前記第１の酸化物半導体層及び前記第３の酸化物半導体層は、インジウム及び亜鉛を構成元素として含有し、且つ、前記第２の酸化物半導体層より大きいエネルギーギャップを有し、
前記第２の酸化物半導体層として、結晶部を含むインジウム亜鉛酸化物層を含む半導体装置。
【請求項３】
請求項２において、
前記第２の酸化物半導体層はその組成において、前記第３の酸化物半導体層よりも多くのインジウムを含有する半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第２の酸化物半導体層はその組成において、前記第１の酸化物半導体層よりも多くのインジウムを含有する半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記第１の酸化物半導体層は、ガリウム、マグネシウム、スズ、ハフニウム、アルミニウム、ジルコニウム、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウムから選択された一又は複数の金属元素を含有する半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、
前記第１の酸化物半導体層は、前記ゲート絶縁層の構成元素を不純物として含む半導体装置。
【請求項７】
請求項１乃至６のいずれか一において、
前記インジウム亜鉛酸化物層に含まれる前記結晶部は、ｃ軸が、前記インジウム亜鉛酸化物層の被形成面の法線ベクトル又は前記インジウム亜鉛酸化物層の表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、前記ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列してなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書等で開示する発明は、半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、画像表示装置、半導体回路及び電子機器は、全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、酸化物半導体として、酸化亜鉛、又は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
【０００５】
また、非特許文献１には、酸化物半導体を積層させた構造を含むトランジスタが開示されている。しかしながら、非特許文献１の構成は、チャネルとして機能する酸化物半導体が酸化シリコン膜と接するため、酸化シリコン膜の構成元素であるシリコンがチャネルに不純物として混入してしまう恐れがある。チャネルに混入した不純物は、トランジスタの電気特性を低下させる要因となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【非特許文献】
【０００７】
【非特許文献１】Ａｒｏｋｉａ  Ｎａｔｈａｎ  ｅｔ  ａｌ．，  ”Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  ＴＦＴｓ：Ｐｒｏｇｒｅｓｓ  ａｎｄ  Ｉｓｓｕｅｓ”，  ＳＩＤ  ２０１２  Ｄｉｇｅｓｔ  ｐ．１−４
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一態様は、酸化物半導体を用いた半導体装置に高い電界効果移動度を付与することを課題の一とする。
【０００９】
また、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性の変動を抑制し、信頼性の高い半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
酸化物半導体を用いたトランジスタは、酸化物半導体層と、該酸化物半導体層に接する絶縁層との界面状態により電気特性が左右される。例えば、酸化物半導体層と、該酸化物半導体層に接する絶縁層との界面におけるキャリアの界面散乱は、トランジスタの電界効果移動度を低下させる原因となる。また、該界面にトラップ準位（界面準位ともよぶ）が存在すると、トランジスタの電気特性（例えば、しきい値電圧、サブスレッショルド係数（Ｓ値）又は、電界効果移動度）の変動の原因となる。
【００１１】
そこで、本発明の一態様は、ゲート電極層上にゲート絶縁層を介して酸化物半導体層が積層された構造を有するトランジスタにおいて、トランジスタの主な電流経路（チャネル）として機能するインジウム亜鉛酸化物層と絶縁層との間に、界面安定化のためのバッファ層として機能する酸化物半導体層を設ける構成とする。チャネルとして機能するインジウム亜鉛酸化物層は、結晶部を含む。バッファ層として機能する酸化物半導体層には、インジウム及び亜鉛を含み、且つ、インジウム亜鉛酸化物層より大きいエネルギーギャップを有する酸化物半導体を用いる。具体的には、インジウムと、亜鉛と、酸化物半導体層の電気特性を安定化するためのスタビライザーと、を構成元素として含有する酸化物半導体を用いる。
【００１２】
当該構成とすることで、チャネルを酸化物半導体積層に接する絶縁層界面から遠ざけ、埋め込みチャネル構造を形成することができる。より具体的には、例えば以下の構成とすることができる。
【００１３】
本発明の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ゲート絶縁層と接する第１の酸化物半導体層と、第１の酸化物半導体層上の第２の酸化物半導体層と、を含み、第１の酸化物半導体層は、インジウム及び亜鉛を構成元素として含有し、且つ、第２の酸化物半導体層より大きいエネルギーギャップを有し、第２の酸化物半導体層として、結晶部を含むインジウム亜鉛酸化物層を含む半導体装置である。
【００１４】
また、本発明の他の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ゲート絶縁層と接する第１の酸化物半導体層と、第１の酸化物半導体層上の第２の酸化物半導体層と、第２の酸化物半導体層上の第３の酸化物半導体層と、を含み、第１の酸化物半導体層及び第３の酸化物半導体層は、インジウム及び亜鉛を構成元素として含有し、且つ、第２の酸化物半導体層より大きいエネルギーギャップを有し、第２の酸化物半導体層として、結晶部を含むインジウム亜鉛酸化物層を含む半導体装置である。
【００１５】
上記の半導体装置において、第２の酸化物半導体層はその組成において、第３の酸化物半導体層よりも多くのインジウムを含有することが好ましい。
【００１６】
また、上記の半導体装置において、第２の酸化物半導体層はその組成において、第１の酸化物半導体層よりも多くのインジウムを含有することが好ましい。
【００１７】
また、上記の半導体装置において、第１の酸化物半導体層又は第３の酸化物半導体層の少なくとも一は、ガリウム、マグネシウム、スズ、ハフニウム、アルミニウム、ジルコニウム、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウムから選択された一又は複数の金属元素を含有することが好ましい。
【００１８】
また、上記の半導体装置において、第１の酸化物半導体層は、ゲート絶縁層の構成元素を不純物として含むことがある。
【００１９】
また、上記の半導体装置において、インジウム亜鉛酸化物層に含まれる結晶部は、ｃ軸が、インジウム亜鉛酸化物層の被形成面の法線ベクトル又はインジウム亜鉛酸化物層の表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列してなることが好ましい。
【００２０】
本発明の一態様に係る構成の効果は、以下のように説明することができる。但し、以下はあくまでも一考察に過ぎないことを付記する。
【００２１】
本発明の一態様のトランジスタは、ゲート絶縁層と接する第１の酸化物半導体層と、トランジスタの電流経路（チャネル）となる第２の酸化物半導体層である、結晶部を含むインジウム亜鉛酸化物層とを少なくとも含んで構成される。ここで、第１の酸化物半導体層は、ゲート絶縁層の構成元素がチャネルまで拡散することを抑制するためのバッファ層として機能する。第１の酸化物半導体層を設けることで、第１の酸化物半導体層と第２の酸化物半導体層との界面、及び、第２の酸化物半導体層中への該構成元素の拡散を抑制することができる。
【００２２】
また、第２の酸化物半導体層として、結晶部を含むインジウム亜鉛酸化物層を適用し、第１の酸化物半導体層は、インジウム及び亜鉛に加えて、スタビライザーとしてインジウム及び亜鉛とは異なる金属元素を含有する酸化物半導体層とする。酸化物半導体層を構成する金属酸化物において、インジウムの組成の割合が大きいほど、電界効果移動度の高い金属酸化物となり、他の金属元素に対するスタビライザー（例えば、ガリウム）の割合が大きいほど、エネルギーギャップの大きい金属酸化物となる。本発明の一態様においては、第２の酸化物半導体層をインジウム亜鉛酸化物層とし、第１の酸化物半導体層としてスタビライザーを含有する酸化物半導体層を適用するため、第１の酸化物半導体層のエネルギーギャップ（バンドギャップ）を第２の酸化物半導体層のエネルギーギャップよりも大きくすることができる。
【００２３】
このとき、第２の酸化物半導体層であるインジウム亜鉛酸化物層の伝導帯下端のエネルギーレベルは、第１の酸化物半導体層の伝導帯下端のエネルギーレベルよりも低くなるため、当該２層の間に伝導帯下端のエネルギー差が生じる。酸化物半導体積層においてこのような伝導帯下端のエネルギー差が存在すると、キャリアが第１の酸化物半導体層を移動せずに、第２の酸化物半導体層を流れる。すなわち、キャリアがゲート絶縁層から離れた領域を流れる構造（いわゆる埋め込みチャネル構造）となるため、ゲート絶縁層側界面でのトラップ準位の影響を低減することができる。よって、トランジスタの光劣化（例えば、光負バイアス劣化）を低減することができ、信頼性の高いトランジスタを得ることができる。
【００２４】
また、インジウムの組成の割合が大きいインジウム亜鉛酸化物層をチャネルとして用いるため、トランジスタに高い電界効果移動度を付与することができる。
【００２５】
第１の酸化物半導体層として適用可能な酸化物半導体としては、ＩｎａＭ１ｂＺｎｃＯｘ（ａは０以上２以下の実数、ｂは０より大きく５以下の実数、ｃは０以上５以下の実数、ｘは任意の実数）で表記される材料を用いることができる。Ｍ１としては、トランジスタの電気特性を安定化させるためのスタビライザーとしてＧａ、Ｍｇ、Ｈｆ、Ａｌ、Ｓｎ、Ｚｒ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選択された一又は複数の金属元素を含む。
【００２６】
また、本発明の一態様のトランジスタは、上述の第１の酸化物半導体層及び第２の酸化物半導体層に加えて、第２の酸化物半導体層上に設けられ、ソース電極層及びドレイン電極層に接する第３の酸化物半導体層を含んで構成されることがより好ましい。第３の酸化物半導体層は、ソース電極層及びドレイン電極層の構成元素がチャネルまで拡散することを抑制するためのバッファ層として機能することができる。
【００２７】
また、第３の酸化物半導体層は、第１の酸化物半導体層と同様に、インジウム及び亜鉛とは異なる金属元素をスタビライザーとして含有する酸化物半導体層を適用する。よって、第３の酸化物半導体層は、第２の酸化物半導体層より大きいエネルギーギャップを有する。換言すると、第２の酸化物半導体層であるインジウム亜鉛酸化物層と、第３の酸化物半導体層との間に伝導帯下端のエネルギー差を形成することが可能となるため、キャリアは、第３の酸化物半導体層を移動せずに、第２の酸化物半導体層を流れる。従って、第３の酸化物半導体層を設けることでバックチャネル側にソース電極層及びドレイン電極層を構成する金属元素の拡散等に起因するトラップ準位が存在する場合であっても、該トラップ準位の影響を低減し、トランジスタの電気特性を安定化させることができる。
【００２８】
第３の酸化物半導体層として適用可能な酸化物半導体としては、ＩｎｄＭ３ｅＺｎｆＯｘ（ｄは０以上２以下の実数、ｅは０より大きく５以下の実数、ｆは０以上５以下の実数、ｘは任意の実数）で表記される材料を用いることができる。Ｍ３としては、トランジスタの電気特性を安定化させるためのスタビライザーとしてＧａ、Ｍｇ、Ｈｆ、Ａｌ、Ｓｎ、Ｚｒ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選択された一又は複数の金属元素を含む。
【００２９】
なお、バッファ層として機能する第１の酸化物半導体層及び第３の酸化物半導体層により大きなエネルギーギャップを付与するために、第１の酸化物半導体層及び第３の酸化物半導体層は、第２の酸化物半導体層として適用するインジウム亜鉛酸化物層よりも少ない組成でインジウムを含有することが好ましく、インジウムの組成がスタビライザーの組成以下であることがより好ましい。
【００３０】
以下に、半導体装置に適用可能な酸化物半導体層の構造について説明する。
【００３１】
酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化物半導体層、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【００３２】
非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体層である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体層が典型である。
【００３３】
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも欠陥準位密度が低いという特徴がある。
【００３４】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体層よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【００３５】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００３６】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【００３７】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００３８】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【００３９】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００４０】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００４１】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【００４２】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【００４３】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【００４４】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【００４５】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００４６】
なお、本発明の一態様において、半導体装置に含まれる第１乃至第３酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【００４７】
本発明の一態様において、トランジスタのチャネルとして機能する第２の酸化物半導体層には、結晶部を含む酸化物半導体層を用いる。特に第２の酸化物半導体層としてＣＡＡＣ−ＯＳ膜を適用することが好ましい。
【発明の効果】
【００４８】
本発明の一態様により、酸化物半導体を含むトランジスタにおいて、電気特性の変動を抑制することができ、信頼性の高い半導体装置を提供することが可能となる。
【００４９】
また、本発明の一態様により、酸化物半導体を含むトランジスタにおいて、高い電界効果移動度を実現することが可能となる。
【図面の簡単な説明】
【００５０】
【図１】半導体装置の一態様を示す平面図及び断面図。
【図２】半導体装置の一態様を示す平面図及び断面図。
【図３】半導体装置の作製方法の一例を示す図。
【図４】半導体装置の一態様を説明する図。
【図５】半導体装置の一態様を説明する図。
【図６】半導体装置の一態様を説明する図。
【図７】半導体装置の一態様を説明する図。
【図８】電子機器を示す図。
【図９】電子機器を示す図。
【図１０】半導体装置の一態様を示す断面図。
【図１１】半導体装置の一態様を説明する図。
【図１２】半導体装置の製造に適用可能な成膜装置を説明する図。
【図１３】実施例で作製した試料のＴＥＭ像。
【図１４】実施例で作製した試料のＸＲＤスペクトルの測定結果。
【図１５】実施例で作製した試料のＸＲＤスペクトルの測定結果。
【発明を実施するための形態】
【００５１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００５２】
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００５３】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００５４】
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるものであり、その工程順又は積層順を示すものではない。また、明細書等において発明を特定するための事項として固有の名称を示すものではない。
【００５５】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００５６】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００５７】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１、図２、図３、及び図１０を参照して説明する。
【００５８】
〈半導体装置の構成例１〉
図１にトランジスタ３１０の構成例を示す。図１（Ａ）は、トランジスタ３１０の平面図であり、図１（Ｂ）は、図１（Ａ）中の鎖線Ｘ１−Ｙ１における断面図であり、図１（Ｃ）は、図１（Ａ）中の鎖線Ｖ１−Ｗ１における断面図である。
【００５９】
トランジスタ３１０は、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４上に接し、ゲート電極層４０２と重畳する酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。なお、ソース電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１２をトランジスタ３１０の構成要素に含めてもよい。トランジスタ３１０のチャネル長は、例えば１μｍ以上とすることができる。
【００６０】
本実施の形態において、ゲート絶縁層４０４は、ゲート電極層４０２と接するゲート絶縁層４０４ａと、ゲート絶縁層４０４ａ上に設けられ、酸化物半導体積層４０８と接するゲート絶縁層４０４ｂの積層構造とする。また、絶縁層４１２は、ソース電極層４１０ａ及びドレイン電極層４１０ｂと接する絶縁層４１２ａと、絶縁層４１２ａ上の絶縁層４１２ｂの積層構造とする。
【００６１】
また、トランジスタ３１０において酸化物半導体積層４０８は、ゲート絶縁層４０４に接する第１の酸化物半導体層４０８ａと、第１の酸化物半導体層４０８ａ上に接する第２の酸化物半導体層４０８ｂと、を含む。
【００６２】
本発明の一態様に係るトランジスタでは、チャネルとして機能する第２の酸化物半導体層４０８ｂにインジウム亜鉛酸化物層を用いる。上述したように、インジウムの組成の割合が大きいほど、電界効果移動度の高い金属酸化物となるため、インジウム亜鉛酸化物を用いて第２の酸化物半導体層４０８ｂを形成することで、トランジスタ３１０に高い電界効果移動度を付与することができる。また、金属酸化物中に組成として亜鉛を含む場合、形成される酸化物半導体層を比較的容易にＣＡＡＣ−ＯＳ膜とすることができるため好ましい。
【００６３】
第１の酸化物半導体層４０８ａとしては、第２の酸化物半導体層４０８ｂであるインジウム亜鉛酸化物層の伝導帯下端のエネルギーレベルが、第１の酸化物半導体層４０８ａの伝導帯下端のエネルギーレベルよりも低く、伝導帯下端にエネルギー差が生じるように、スタビライザーを含有する酸化物半導体層を用いる。上述したように、他の金属元素（ここでは、インジウム及び亜鉛）に対するスタビライザーの割合が大きいほど、エネルギーギャップの大きい金属酸化物となる。従って、第１の酸化物半導体層４０８ａがスタビライザーを含有することで、スタビライザーを含有しない第２の酸化物半導体層４０８ｂと比較してエネルギーギャップを大きくすることができ、伝導帯下端のエネルギーレベル差を形成することが可能となる。
【００６４】
チャネルとして機能する第２の酸化物半導体層４０８ｂと、第１の酸化物半導体層４０８ａとの間に伝導帯下端のエネルギー差を有することで、キャリアが酸化物半導体積層４０８と接するゲート絶縁層４０４から離れた領域を流れる構造（埋め込みチャネル構造）とすることができる。
【００６５】
第２の酸化物半導体層４０８ｂを埋め込みチャネルとすることで、キャリアの界面散乱が低減され、高い電界効果移動度を実現することができる。
【００６６】
また、第１の酸化物半導体層４０８ａを設けて、チャネルとゲート絶縁層との界面でのキャリアの捕獲を抑制することで、トランジスタの光劣化（例えば、光負バイアス劣化）を低減することができ、信頼性の高いトランジスタを得ることができる。
【００６７】
第１の酸化物半導体層４０８ａに含まれるスタビライザーとしては、ガリウム、マグネシウム、スズ、ハフニウム、アルミニウム、ジルコニウム、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウムから選択された一又は複数の金属元素を適用することができる。
【００６８】
なお、一般的に、酸化物半導体層は、スパッタリング法を用いて成膜されることが多い。一方で、酸化物半導体層のスパッタリングの際にイオン化された希ガス元素（例えば、アルゴン）や、スパッタリングターゲット表面からはじき飛ばされた元素が、ゲート絶縁層などの酸化物半導体層の被形成面となる膜の構成元素をはじき飛ばしてしまうことがある。このようにして被形成面となる膜からはじき飛ばされた元素は、酸化物半導体層に不純物元素として取り込まれてしまい、特に酸化物半導体層の被形成面近傍には、不純物元素が高い濃度で取り込まれる恐れがある。又、不純物元素が酸化物半導体層の被形成面近傍に残存すると、当該酸化物半導体層が高抵抗化してしまい、トランジスタの電気特性の低下の要因となる。
【００６９】
しかしながら、トランジスタ３１０においては、チャネルが形成される第２の酸化物半導体層４０８ｂと、ゲート絶縁層４０４との間に第１の酸化物半導体層４０８ａを有することで、ゲート絶縁層４０４の構成元素がチャネルまで拡散することを抑制することができる。すなわち、第１の酸化物半導体層４０８ａは、ゲート絶縁層４０４の構成元素（例えば、シリコン）を不純物として含む場合がある。第１の酸化物半導体層４０８ａを含むことで、トランジスタ３１０の電気特性をより安定化することができ、信頼性の高い半導体装置を提供することができる。
【００７０】
なお、第１の酸化物半導体層４０８ａが不純物としてシリコンを含有する場合、第１の酸化物半導体層４０８ａのエネルギーギャップはより大きくなる。
【００７１】
チャネル側界面のトラップ準位の影響を低減し、トランジスタの電気特性を安定化させる第１の酸化物半導体層４０８ａの膜厚は、３ｎｍ以上２０ｎｍ以下とすることが好ましく、５ｎｍ以上１０ｎｍ以下とすることがより好ましい。第１の酸化物半導体層４０８ａを上述の膜厚で設けることで、第１の酸化物半導体層４０８ａが、ゲート絶縁層４０４の構成元素を不純物として含有する場合であっても、該不純物がチャネルとして機能する第２の酸化物半導体層４０８ｂへと達することを抑制することができる。また、チャネルとして機能する第２の酸化物半導体層４０８ｂの膜厚は、１０ｎｍ以上４０ｎｍ以下とすることが好ましく、１５ｎｍ以上３０ｎｍ以下とすることがより好ましい。
【００７２】
〈半導体装置の構成例２〉
図２に、図１とは異なる本実施の形態のトランジスタ３２０の構成例を示す。図２（Ａ）は、トランジスタ３２０の平面図であり、図２（Ｂ）は、図２（Ａ）中の鎖線Ｘ２−Ｙ２における断面図であり、図２（Ｃ）は、図２（Ａ）中の鎖線Ｖ２−Ｗ２における断面図である。
【００７３】
図２に示すトランジスタ３２０は、図１のトランジスタ３１０と同様に、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４と接し、ゲート電極層４０２と重畳する酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１２をトランジスタ３２０の構成要素としてもよい。
【００７４】
トランジスタ３２０は、第２の酸化物半導体層４０８ｂとソース電極層４１０ａ及びドレイン電極層４１０ｂとの間に、第３の酸化物半導体層４０８ｃを有する点において、トランジスタ３１０と相違する。すなわち、トランジスタ３２０では、酸化物半導体積層４０８が、第１の酸化物半導体層４０８ａ、第２の酸化物半導体層４０８ｂ及び第３の酸化物半導体層４０８ｃの積層構造を含んで構成される。
【００７５】
なお、トランジスタ３２０において、第３の酸化物半導体層４０８ｃ以外の構成は、トランジスタ３１０と同様であり、トランジスタ３１０についての説明を参酌することができる。
【００７６】
第３の酸化物半導体層４０８ｃとしては、インジウム及び亜鉛に加えて、酸化物半導体層の電気特性を安定化するためのスタビライザーを含有する酸化物半導体層を用いる。第３の酸化物半導体層４０８ｃがスタビライザーを含有することで、スタビライザーを含有しない第２の酸化物半導体層４０８ｂと比較してエネルギーギャップを大きくすることができ、当該２層の間に伝導帯下端のエネルギーレベル差を形成することが可能となる。より具体的には、第２の酸化物半導体層４０８ｂであるインジウム亜鉛酸化物層の伝導帯下端のエネルギーレベルを、第３の酸化物半導体層４０８ｃの伝導帯下端のエネルギーレベルよりも低くすることができる。このとき、キャリアは、第３の酸化物半導体層４０８ｃを移動せずに、第２の酸化物半導体層４０８ｂを流れる。
【００７７】
第３の酸化物半導体層４０８ｃを第２の酸化物半導体層４０８ｂのバックチャネル側に設けることで、該バックチャネル側界面におけるトラップ準位の影響を低減することができる。例えば、第３の酸化物半導体層４０８ｃはソース電極層４１０ａ及びドレイン電極層４１０ｂの構成元素が第２の酸化物半導体層４０８ｂへと拡散することを防止することができる。この場合、第３の酸化物半導体層４０８ｃは、ソース電極層４１０ａ及びドレイン電極層４１０ｂの構成元素（例えば、銅）を不純物として含む。
【００７８】
第３の酸化物半導体層４０８ｃを設けることで、トランジスタのチャネルにおいてトラップ準位が形成されることを抑制することができるため、トラップ準位に起因するＳ値の増大の抑制、及び／又は、しきい値電圧の制御を可能とすることができる。第３の酸化物半導体層４０８ｃによってしきい値電圧を制御することで、ノーマリオフのトランジスタを実現することができる。
【００７９】
第３の酸化物半導体層４０８ｃの膜厚は、１０ｎｍ以上４０ｎｍ以下とすることが好ましく、１５ｎｍ以上３０ｎｍ以下とすることがより好ましい。
【００８０】
なお、本発明の一態様のトランジスタに含まれる酸化物半導体積層において、第１の酸化物半導体層及び第３の酸化物半導体層には、非晶質構造、結晶構造のいずれの酸化物半導体層を適用してもよい。但し、チャネルとして機能する第２の酸化物半導体層としては、結晶部を含む酸化物半導体層を適用するものとし、ＣＡＡＣ−ＯＳ膜を適用することがより好ましい。第２の酸化物半導体層４０８ｂをＣＡＡＣ−ＯＳ膜とすることで、該第２の酸化物半導体層４０８ｂ中に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ  ｏｆ  ｓｔａｔｅ）を減少させることが可能となる。
【００８１】
また、第２の酸化物半導体層４０８ｂをＣＡＡＣ−ＯＳ膜として、第２の酸化物半導体層４０８ｂ上に接して形成される第３の酸化物半導体層４０８ｃもＣＡＡＣ−ＯＳ膜とする場合、第２の酸化物半導体層４０８ｂから第３の酸化物半導体層４０８ｃへ結晶が連続的に形成されることが好ましい。第３の酸化物半導体層４０８ｃの結晶と第２の酸化物半導体層４０８ｂの結晶が連続すると、２層の界面にＤＯＳが生じにくいためである。
【００８２】
バックチャネル側に設けられる第３の酸化物半導体層４０８ｃが非晶質酸化物半導体であると、ソース電極層４１０ａ及びドレイン電極層４１０ｂ形成時のエッチング処理により酸素欠損が生じ、ｎ型化されやすい。よって、第３の酸化物半導体層４０８ｃに結晶部を含む酸化物半導体を適用することは好ましい。
【００８３】
なお、ゲート絶縁層４０４と接する第１の酸化物半導体層４０８ａは、ゲート絶縁層４０４の構成元素を不純物として含有することで、結晶性が低下する場合もある。ここで、第１の酸化物半導体層４０８ａの膜厚を３ｎｍ以上２０ｎｍ以下、好ましくは、５ｎｍ以上１０ｎｍ以下とすることで、該不純物によって第１の酸化物半導体層４０８ａの一部の結晶性が低下した場合であっても、第２の酸化物半導体層４０８ｂへの影響を低減することができ、第２の酸化物半導体層４０８ｂを第１の酸化物半導体層４０８ａの界面からＣＡＡＣ−ＯＳ膜とすることが可能となる。
【００８４】
〈半導体装置の作製方法〉
以下、図３を用いてトランジスタ３２０の作製方法の一例を示す。
【００８５】
まず、絶縁表面を有する基板４００上に、ゲート電極層４０２（これと同じ層で形成される配線を含む）を形成する。
【００８６】
絶縁表面を有する基板４００に使用することができる基板に大きな制約はないが、少なくとも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板４００として用いてもよい。また、基板４００上に下地絶縁層を形成してもよい。
【００８７】
ゲート電極層４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０２としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。ゲート電極層４０２は単層構造としてもよいし、積層構造としてもよい。ゲート電極層４０２はテーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
【００８８】
また、ゲート電極層４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
【００８９】
または、ゲート電極層４０２の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極層４０２を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノーマリオフのスイッチングトランジスタを実現できる。
【００９０】
次いで、ゲート電極層４０２を覆うようにゲート電極層４０２上にゲート絶縁層４０４を形成する（図３（Ａ）参照）。ゲート絶縁層４０４としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用いる。
【００９１】
なお、ゲート絶縁層４０４において、後に形成される第１の酸化物半導体層４０８ａと接する領域（本実施の形態においては、ゲート絶縁層４０４ｂ）は、酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。ゲート絶縁層４０４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁層４０４を形成すればよい。又は、成膜後のゲート絶縁層４０４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
【００９２】
本実施の形態では、ゲート絶縁層４０４ａとして窒化シリコン膜を形成し、ゲート絶縁層４０４ｂとして酸化シリコン膜を形成する。
【００９３】
次いで、ゲート絶縁層４０４上に、酸化物半導体積層４０８を構成する酸化物半導体膜４０７ａ、酸化物半導体膜４０７ｂ及び酸化物半導体膜４０７ｃを順に成膜する（図３（Ｂ）参照）。
【００９４】
第１の酸化物半導体層４０８ａとなる酸化物半導体膜４０７ａ及び第３の酸化物半導体層４０８ｃとなる酸化物半導体膜４０７ｃとしては、スタビライザーを含有する酸化物半導体膜を形成する。酸化物半導体膜４０７ａ及び／または酸化物半導体膜４０７ｃを構成する酸化物半導体として、例えば、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００９５】
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００９６】
また、第２の酸化物半導体層４０８ｂとなる酸化物半導体膜４０７ｂとしては、インジウム亜鉛酸化物膜を形成する。
【００９７】
なお、トランジスタ３２０に含まれる第２の酸化物半導体層４０８ｂには、結晶部を含む酸化物半導体層を適用する。但し、成膜後の酸化物半導体膜４０７ｂに熱処理を加えることで、結晶性を向上させた第２の酸化物半導体層４０８ｂとしてもよい。結晶性を向上させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。当該熱処理は、作製工程における他の熱処理と兼ねることも可能である。また、当該熱処理には、レーザ照射装置を用いてもよい。
【００９８】
各酸化物半導体膜の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
【００９９】
酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、スパッタリング装置の成膜室内に供給する雰囲気ガスとして、水素、水、水酸基又は水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、及び希ガスと酸素との混合ガスを適宜用いる。
【０１００】
また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
【０１０１】
また、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃをスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
【０１０２】
なお、基板４００を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板４００を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶部を含む酸化物半導体膜を形成することができる。
【０１０３】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０１０４】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１０５】
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【０１０６】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０１０７】
なお、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃは、大気開放せずに連続的に成膜することが好ましい。酸化物半導体膜の成膜を大気開放せずに連続的に行うことで、酸化物半導体膜表面への水素又は水素化合物の付着（例えば、吸着水など）を防止することができるため、不純物の混入を抑制することができる。同様に、ゲート絶縁層４０４と酸化物半導体膜４０７ａとは大気開放せずに連続的に成膜することが好ましい。
【０１０８】
また、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃに対して、膜中に含まれる過剰な水素（水や水酸基を含む）を除去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。この熱処理によって、ｎ型の導電性を付与する不純物である水素を除去することができる。
【０１０９】
なお、脱水化又は脱水素化のための熱処理は、酸化物半導体膜の成膜後であればトランジスタの作製工程においてどのタイミングで行ってもよい。例えば、酸化物半導体膜を島状に加工した後に行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。熱処理には、レーザ照射装置を適用してもよい。
【０１１０】
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１１】
また、熱処理で酸化物半導体膜を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又は一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及びｉ型（真性）化することができる。
【０１１２】
また、脱水化又は脱水素化処理によって酸素が同時に脱離して減少してしまうおそれがあるため、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
【０１１３】
脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体膜を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
【０１１４】
酸素を導入する場合、酸化物半導体膜（又は酸化物半導体層）に直接導入してもよいし、後に形成される絶縁層を通過して酸化物半導体層へ導入してもよい。酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。また、酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。
【０１１５】
例えば、イオン注入法で酸素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１１６】
酸化物半導体膜への酸素の供給は、酸化物半導体膜の成膜後であれば、そのタイミングは特に限定されない。また、酸素の導入は複数回行ってもよい。
【０１１７】
酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを順次積層する工程を大気に触れることなく連続的に行う場合、図１２に上面図を示す製造装置を用いればよい。
【０１１８】
図１２に示す製造装置は、枚葉式マルチチャンバー設備であり、３つのスパッタ装置１０ａ、１０ｂ、１０ｃや、被処理基板を収容するカセットポート１４を３つ有する基板供給室１１や、ロードロック室１２ａ、１２ｂや、搬送室１３や、基板加熱室１５などを有している。なお、基板供給室１１及び搬送室１３には、被処理基板を搬送するための搬送ロボットがそれぞれ配置されている。スパッタ装置１０ａ、１０ｂ、１０ｃ、搬送室１３、及び基板加熱室１５は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図１２の製造装置を用いた作製工程の手順の一例は、まず、基板供給室１１から被処理基板を搬送し、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室１３を経てスパッタ装置１０ｃに被処理基板を移動させ、スパッタ装置１０ｃ内で酸化物半導体膜４０７ａを成膜する。そして、大気に触れることなく、搬送室１３を経てスパッタ装置１０ａに被処理基板を移動させ、スパッタ装置１０ａ内で酸化物半導体膜４０７ｂを成膜する。そして、大気に触れることなく、搬送室１３を経てスパッタ装置１０ｂに被処理基板を移動させ、スパッタ装置１０ｂ内で酸化物半導体膜４０７ｃを成膜する。必要であれば、大気に触れることなく、搬送室１３を経て基板加熱室１５に被処理基板を移動させ、加熱処理を行う。このように、図１２の製造装置を用いることによって大気に触れることなく、作製プロセスを進めることができる。また、図１２の製造装置のスパッタ装置は、スパッタリングターゲットを変更することで大気に触れることのないプロセスを実現できる。
【０１１９】
次いで、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを、フォトリソグラフィ法を用いたエッチング処理によって島状の第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃに加工して、酸化物半導体積層４０８を形成する（図３（Ｃ）参照）。
【０１２０】
なお、本実施の形態においては、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを一度のエッチング処理によって島状に加工することで、酸化物半導体積層４０８に含まれる各酸化物半導体層の端部は一致する。なお、本明細書等において、一致とは、概略一致も含むものとする。例えば、同じマスクを用いてエッチングした積層構造の層Ａの端部と層Ｂの端部とは一致しているとみなす。
【０１２１】
次いで、酸化物半導体積層４０８上に導電膜を形成し、これを加工してソース電極層４１０ａ及びドレイン電極層４１０ｂ（これと同じ層で形成される配線を含む）を形成する。
【０１２２】
ソース電極層４１０ａ及びドレイン電極層４１０ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１２３】
また、ソース電極層４１０ａ及びドレイン電極層４１０ｂとして窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜等の金属窒化物膜を用いることができる。これらの膜は、酸化物半導体積層４０８と同じ構成元素を含むため、酸化物半導体積層４０８との界面を安定化させることができる。
【０１２４】
次いで、ソース電極層４１０ａ、ドレイン電極層４１０ｂ及び露出した酸化物半導体積層４０８を覆うように、絶縁層４１２を形成する（図３（Ｄ）参照）。
【０１２５】
絶縁層４１２としてはプラズマＣＶＤ法、スパッタリング法により形成することができ、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜等を単層で、又は積層して用いることができる。但し、酸化物半導体積層４０８と接する絶縁層４１２（本実施の形態においては、絶縁層４１２ａ）として、酸化物絶縁層を形成すると、該酸化物絶縁層によって酸化物半導体積層４０８へ酸素を供給することが可能となるため、好ましい。
【０１２６】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。上記条件として成膜することで、酸素が拡散する酸化物絶縁層を形成することができる。
【０１２７】
また、該酸素が拡散する酸化物絶縁層を成膜後、大気開放せずにプラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２６Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。当該条件にて成膜することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、成膜される酸化シリコン膜又は酸化窒化シリコン膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論比を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁層を形成することができる。
【０１２８】
本実施の形態においては、絶縁層４１２ａとして、上述の酸素が拡散する酸化シリコン膜及び加熱により酸素の一部が脱離する酸化シリコン膜を形成し、絶縁層４１２ｂとして、窒化シリコン膜を形成する。
【０１２９】
本実施の形態の構成は、酸化物半導体積層４０８と接する絶縁層（ゲート絶縁層４０４ｂ及び絶縁層４１２ａ）として酸化物絶縁層（具体的には酸化シリコン膜）を含む。よって、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃに酸素を供給することが可能となり、該酸化物半導体層の酸素欠損を補填することができる。また、酸化物絶縁層に接して酸化物半導体積層４０８の外側に設けられた絶縁層（ゲート絶縁層４０４ａ及び絶縁層４１２ｂ）として、窒化シリコン膜を含む。窒化シリコン膜は、水素又は水素を含む化合物（水など）が酸化物半導体積層４０８へと侵入することを抑制するブロッキング膜として機能することができる。よって、このような積層構造を有するトランジスタの信頼性を向上させることができる。
【０１３０】
絶縁層４１２を形成後、熱処理を行ってもよい。該熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
【０１３１】
以上によって、本実施の形態のトランジスタ３２０を形成することができる。
【０１３２】
〈半導体装置の構成例３〉
図１０（Ａ）に、トランジスタ３３０の構成例を示す。図１０（Ａ）に示すトランジスタ３３０は、図２のトランジスタ３２０と同様に、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４と接し、ゲート電極層４０２と重畳し、第１の酸化物半導体層４０８ａ、第２の酸化物半導体層４０８ｂ及び第３の酸化物半導体層４０８ｃを含む酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１２をトランジスタ３３０の構成要素としてもよい。
【０１３３】
トランジスタ３３０は、酸化物半導体積層４０８に含まれる第３の酸化物半導体層４０８ｃが、第１の酸化物半導体層４０８ａの側面及び第２の酸化物半導体層４０８ｂの側面を覆って設けられる点において、トランジスタ３２０と相違する。トランジスタ３３０において、第３の酸化物半導体層４０８ｃの周縁部は、ゲート絶縁層４０４と接する。
【０１３４】
なお、トランジスタ３３０において、酸化物半導体積層４０８以外の構成は、トランジスタ３２０と同様であり、トランジスタ３２０についての説明を参酌することができる。
【０１３５】
トランジスタ３３０に含まれる酸化物半導体積層４０８の作製方法は、まず、図３（Ｂ）で示した工程と同様に酸化物半導体膜４０７ａ及び酸化物半導体膜４０７ｂを成膜し、該酸化物半導体膜４０７ａ及び酸化物半導体膜４０７ｂを、フォトリソグラフィ法を用いたエッチング処理によって島状に加工して、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂを形成する。その後、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂを覆うように酸化物半導体膜４０７ｃを形成し、酸化物半導体膜４０７ｃを、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂの加工に用いたマスクとは別のマスクを用いて島状に加工することで、第３の酸化物半導体層４０８ｃを形成する。以上によって、トランジスタ３３０に含まれる酸化物半導体積層４０８を形成することができる。
【０１３６】
図１０（Ａ）に示す酸化物半導体積層４０８では、チャネルとして機能する第２の酸化物半導体層４０８ｂの側面が、第３の酸化物半導体層４０８ｃで覆われることで、ソース電極層４１０ａ及びドレイン電極層４１０ｂと接しない構成とすることができる。このような構成とすることで、トランジスタのソース電極層４１０ａ及びドレイン電極層４１０ｂのリーク電流の発生を低減することができる。
【０１３７】
〈半導体装置の構成例４〉
図１０（Ｂ）に、トランジスタ３４０の構成例を示す。図１０（Ｂ）に示すトランジスタ３４０は、図１０（Ａ）のトランジスタ３３０の変形例であり、酸化物半導体積層４０８に含まれる第３の酸化物半導体層４０８ｃが、第２の酸化物半導体層４０８ｂの側面及び上面を覆って設けられ、且つ、第１の酸化物半導体層４０８ａと第３の酸化物半導体層４０８ｃの端部が一致する構成である。トランジスタ３４０において、第３の酸化物半導体層４０８ｃの周縁部は、第１の酸化物半導体層４０８ａの上面と接する。
【０１３８】
なお、トランジスタ３４０において、酸化物半導体積層４０８以外の構成は、トランジスタ３３０と同様であり、トランジスタ３３０についての説明を参酌することができる。
【０１３９】
トランジスタ３４０に含まれる酸化物半導体積層４０８の作製方法は、まず、図３（Ｂ）で示した工程と同様に酸化物半導体膜４０７ａ及び酸化物半導体膜４０７ｂを成膜した後、酸化物半導体膜４０７ｂを、フォトリソグラフィ法を用いたエッチング処理によって島状の第２の酸化物半導体層４０８ｂに加工する。その後、第２の酸化物半導体層４０８ｂを覆うように酸化物半導体膜４０７ａ上に酸化物半導体膜４０７ｃを形成し、酸化物半導体膜４０７ａ及び酸化物半導体膜４０７ｃを、第２の酸化物半導体層４０８ｂの加工に用いたマスクとは別のマスクを用いて島状に加工することで、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃを形成する。以上によって、トランジスタ３４０に含まれる酸化物半導体積層４０８を形成することができる。
【０１４０】
図１０（Ｂ）に示すトランジスタ３４０の構成とすることで、トランジスタ３３０と同様にトランジスタのソース電極層４１０ａ及びドレイン電極層４１０ｂのリーク電流の発生を低減することができる。また、トランジスタ３４０では、第３の酸化物半導体層４０８ｃが第２の酸化物半導体層４０８ｂの膜厚分の段差を覆う構成であり、第１の酸化物半導体層４０８ａと第２の酸化物半導体層４０８ｂ双方の膜厚分の段差を覆うトランジスタ３３０と比較して、第２の酸化物半導体層４０８ｂの端部における被覆性を向上させることができる。
【０１４１】
〈半導体装置の構成例５〉
図１０（Ｃ）に、トランジスタ３５０の構成例を示す。図１０（Ｃ）に示すトランジスタ３５０は、図１０（Ａ）のトランジスタ３３０の変形例であり、酸化物半導体積層４０８に含まれる第３の酸化物半導体層４０８ｃが、第２の酸化物半導体層４０８ｂの側面及び上面を覆って設けられ、且つ、第３の酸化物半導体層４０８ｃの端部が第１の酸化物半導体層４０８ａ上に位置する構成である。
【０１４２】
なお、トランジスタ３５０において、酸化物半導体積層４０８以外の構成は、トランジスタ３３０と同様であり、トランジスタ３３０についての説明を参酌することができる。
【０１４３】
トランジスタ３５０に含まれる酸化物半導体積層４０８の作製方法は、まず、図３（Ｂ）で示した工程と同様に酸化物半導体膜４０７ａを成膜した後、酸化物半導体膜４０７ａを、フォトリソグラフィ法を用いたエッチング処理によって島状の第１の酸化物半導体層４０８ａに加工する。その後、第１の酸化物半導体層４０８ａを覆うように酸化物半導体膜４０７ｂを形成し、該酸化物半導体膜４０７ｂを、第１の酸化物半導体層４０８ａの加工に用いたマスクとは別のマスクを用いて島状に加工することで、第２の酸化物半導体層４０８ｂを形成する。そして、島状の第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂを覆うように酸化物半導体膜４０７ｃを形成し、該酸化物半導体膜４０７ｃを、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂの加工に用いたマスクとは別のマスクを用いて島状に加工することで、第３の酸化物半導体層４０８ｃを形成する。以上によって、トランジスタ３５０に含まれる酸化物半導体積層４０８を形成することができる。
【０１４４】
図１０（Ｃ）に示すトランジスタ３５０の構成とすることで、トランジスタ３４０と同様にトランジスタのソース電極層４１０ａ及びドレイン電極層４１０ｂのリーク電流の発生を低減し、且つ、第２の酸化物半導体層４０８ｂの端部における被覆性を向上させることができる。また、第３の酸化物半導体層４０８ｃの端部が第１の酸化物半導体層４０８ａ上に位置することで、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃとの端部に段差が形成され、ソース電極層４１０ａ及びドレイン電極層４１０ｂとなる導電層の被覆性を向上させることができる。
【０１４５】
〈半導体装置の構成例６〉
図１０（Ｄ）に、トランジスタ３６０の構成例を示す。図１０（Ｄ）に示すトランジスタ３６０は、図１０（Ａ）のトランジスタ３３０の変形例であり、酸化物半導体積層４０８に含まれる第３の酸化物半導体層４０８ｃが、第２の酸化物半導体層４０８ｂの側面及び上面と、第１の酸化物半導体層４０８ａの側面及び上面の一部を覆って設けられた構成である。
【０１４６】
なお、トランジスタ３６０において、酸化物半導体積層４０８以外の構成は、トランジスタ３３０と同様であり、トランジスタ３３０についての説明を参酌することができる。
【０１４７】
トランジスタ３６０に含まれる酸化物半導体積層４０８は、トランジスタ３５０と同様に、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを、それぞれ異なるマスクを用いて島状に加工することで形成される。但し、トランジスタ３６０においては、第１の酸化物半導体層４０８ａの上面形状は、第２の酸化物半導体層４０８ｂの上面形状よりも大きく、第３の酸化物半導体層４０８ｃの上面形状は、第１の酸化物半導体層４０８ａの上面形状よりも大きい。
【０１４８】
図１０（Ｄ）に示すトランジスタ３６０の構成とすることで、トランジスタ３４０と同様にトランジスタのソース電極層４１０ａ及びドレイン電極層４１０ｂのリーク電流の発生を低減し、且つ、第２の酸化物半導体層４０８ｂの端部における被覆性を向上させることができる。また、第３の酸化物半導体層４０８ｃによって、第１の酸化物半導体層４０８ａの側面を保護することができる。
【０１４９】
なお、図１、図２及び図１０に示すトランジスタは、それぞれ一部が異なる構成であるが、本発明の一態様は特に限定されず、様々な組み合わせが可能である。
【０１５０】
本実施の形態で示すトランジスタは、トランジスタの電流経路（チャネル）として機能する第２の酸化物半導体層４０８ｂである結晶部を含むインジウム亜鉛酸化物層を挟んで、スタビライザーを含み、大きなエネルギーギャップを有する第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃを含む。これによって、チャネルを酸化物半導体積層４０８に接する絶縁層界面から遠ざけ、埋め込みチャネル構造を形成することができ、トランジスタの電界効果移動度を向上させることができる。
【０１５１】
また、チャネルとして機能する第２の酸化物半導体層４０８ｂの界面におけるトラップ準位の形成を抑制し、信頼性の高いトランジスタとすることができる。
【０１５２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１５３】
（実施の形態２）
実施の形態１に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１５４】
図４（Ａ）において、基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図４（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
【０１５５】
図４（Ｂ）及び図４（Ｃ）において、基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。図４（Ｂ）及び図４（Ｃ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図４（Ｂ）及び図４（Ｃ）においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１５６】
また図４（Ｂ）及び図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
【０１５７】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１５８】
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。すなわち、本明細書中における表示装置とは、画像表示装置、もしくは光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１５９】
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１に示したトランジスタを適用することができる。
【０１６０】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インク表示装置（電子ペーパー）など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１６１】
半導体装置の一形態について、図４及び図５を用いて説明する。図５（Ａ）及び図５（Ｂ）は、図４（Ｂ）のＭ−Ｎにおける断面図に相当する。図５では表示素子として液晶素子を用いた液晶表示装置の例を示す。
【０１６２】
液晶表示装置は、縦電界方式、又は、横電界方式を適用することができる。図５（Ａ）では、縦電界方式を採用する例を示し、図５（Ｂ）では、横電界方式の一例として、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードを採用する例を示す。
【０１６３】
但し、表示パネルは、画素部４００２に設けられたトランジスタ４０１０が表示素子と電気的に接続して構成され、該表示素子としては表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【０１６４】
図４及び図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ｂが有する端子と異方性導電層４０１９を介して、電気的に接続されている。
【０１６５】
接続端子電極４０１５は、第１の電極層４０３４と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電層で形成されている。
【０１６６】
また基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図５では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図５では、トランジスタ４０１０、４０１１上には絶縁層４０３２ａ、４０３２ｂが設けられている。
【０１６７】
また、図５（Ｂ）では、絶縁層４０３２ｂ上に平坦化絶縁層４０４０が設けられ、第１の電極層４０３４と第２の電極層４０３１との間に絶縁層４０４２が設けられている。
【０１６８】
トランジスタ４０１０、４０１１としては、実施の形態１に示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ３２０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、ボトムゲート構造のトランジスタである。
【０１６９】
トランジスタ４０１０、４０１１は、ゲート絶縁層４０２０ａ、４０２０ｂの積層構造を含む。また、図５（Ａ）においては、トランジスタ４０１０、４０１１のゲート絶縁層４０２０ａ、４０２０ｂと、トランジスタ４０１０、４０１１上に設けられた絶縁層４０３２ａ、４０３２ｂとは、端子電極４０１６端部を覆うように、シール材４００５下に延在している。図５（Ｂ）においては、ゲート絶縁層４０２０ａと、絶縁層４０３２ｂとが、端子電極４０１６端部を覆うように、シール材４００５下に延在しており、絶縁層４０３２ｂは、ゲート絶縁層４０２０ｂ及び絶縁層４０３２ａの側面を覆っている。
【０１７０】
トランジスタ４０１０、４０１１は、電流経路（チャネル）として機能し、結晶部を含む第２の酸化物半導体層としてインジウム亜鉛酸化物層を含み、該第２の酸化物半導体層を挟んで、スタビライザーを含有する第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ４０１０、４０１１は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。また、バックチャネル側に形成されうる界面準位の影響が低減されるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）が低減された信頼性の高いトランジスタである。
【０１７１】
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位が、例えばフローティング状態であってもよい。
【０１７２】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
【０１７３】
図５において、液晶素子４０１３は、第１の電極層４０３４、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３８、４０３３が設けられている。
【０１７４】
図５（Ａ）では、第２の電極層４０３１は基板４００６側に設けられ、第１の電極層４０３４と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。また、図５（Ｂ）では、液晶層４００８の下方に開口パターンを有する第２の電極層４０３１を有し、絶縁層４０４２を介して第２の電極層４０３１のさらに下方に、平板状の第１の電極層４０３４を有する。図５（Ｂ）において開口パターンを有する第２の電極層４０３１は、屈曲部や枝分かれした櫛歯状を含む形状である。第１の電極層４０３４及び第２の電極層４０３１はその電極間に電界を発生させるため、同形状で重ならない配置とする。なお、平坦化絶縁層４０４０上に接して平板状の第２の電極層４０３１を形成し、絶縁層４０４２を介して第２の電極層４０３１上に、画素電極として機能し、開口パターンを有する第１の電極層４０３４を有する構成としてもよい。
【０１７５】
第１の電極層４０３４、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０１７６】
また、第１の電極層４０３４、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【０１７７】
また、第１の電極層４０３４、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
【０１７８】
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【０１７９】
また、図５（Ｂ）に一例を示すような横電界方式を採用する場合、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３４及び第２の電極層４０３１とは接する構造となる。
【０１８０】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
【０１８１】
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
【０１８２】
また、本明細書に開示する酸化物半導体層を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。
【０１８３】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０１８４】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【０１８５】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。
【０１８６】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【０１８７】
図６（Ａ）（Ｂ）、及び図１１に表示素子として発光素子を用いた表示装置の例を示す。
【０１８８】
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｓ１−Ｔ１、Ｓ２−Ｔ２、及びＳ３−Ｔ３で切断した断面が図６（Ｂ）に相当する。また、図１１は、図６（Ａ）の一点鎖線Ｓ４−Ｔ４で切断した断面図に相当する。なお、図６（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
【０１８９】
図６に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図６は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
【０１９０】
トランジスタ５１０としては、実施の形態１に示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ３２０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、ボトムゲート構造のトランジスタである。
【０１９１】
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁層５０１、５０２、スタビライザーを含有する第１の酸化物半導体層５１２ａ、結晶部を含むインジウム亜鉛酸化物層でなる第２の酸化物半導体層５１２ｂ及びスタビライザーを含有する第３の酸化物半導体層５１２ｃを含む酸化物半導体積層５１２、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。また、トランジスタ５１０上には絶縁層５２５が形成されている。
【０１９２】
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁層５０１、５０２、スタビライザーを含有する第１の酸化物半導体層５２２ａ、結晶部を含むインジウム亜鉛酸化物層でなる第２の酸化物半導体層５２２ｂ、スタビライザーを含有する第３の酸化物半導体層５２２ｃを含む酸化物半導体積層５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁層５０１、５０２及び酸化物半導体積層５２２を挟む構成とすることで容量を形成する。
【０１９３】
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁層５０１、５０２を介して交差する。
【０１９４】
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅膜を用いる。よって、ゲート電極層はチタン膜と銅膜との積層構造となる。
【０１９５】
トランジスタ５１０は、電流経路（チャネル）として機能し、結晶部を含む第２の酸化物半導体層としてインジウム亜鉛酸化物層を含み、該第２の酸化物半導体層を挟んで、スタビライザーを含有する第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ５１０は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。また、バックチャネル側に形成されうる界面準位の影響が低減されるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）が低減された信頼性の高いトランジスタである。
【０１９６】
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁層５０４が形成され、層間絶縁層５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁層５０４及びカラーフィルタ層５０５上には平坦化絶縁層として機能する絶縁層５０６が設けられている。
【０１９７】
絶縁層５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁層５０６及び層間絶縁層５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａが接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
【０１９８】
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。
【０１９９】
隔壁５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。
【０２００】
電界発光層５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【０２０１】
発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層５４３及び隔壁５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２０２】
また、発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０２０３】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２０４】
また、表示装置として、電子インクを駆動させる電子ペーパー（電気泳動表示装置又は電気泳動ディスプレイとも呼ばれる）を提供することも可能である。
【０２０５】
また、平坦化絶縁層として機能する絶縁層５０６は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ−ｋ材料）を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層５０６を形成してもよい。
【０２０６】
第１の電極層５４１、第２の電極層５４３としては、図５に示す表示装置の第１の電極層４０３４、第２の電極層４０３１と同様の材料を適用することができる。
【０２０７】
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電層を用いる場合は、反射性を有する導電層を積層するとよい。
【０２０８】
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２０９】
以上のように実施の形態１で示したトランジスタを適用することで、様々な機能を有する表示装置を提供することができる。
【０２１０】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２１１】
（実施の形態３）
実施の形態１に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
【０２１２】
図７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図７（Ａ）はフォトセンサの等価回路であり、図７（Ｂ）はフォトセンサの一部を示す断面図である。
【０２１３】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
【０２１４】
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。図７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ３２０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、ボトムゲート構造のトランジスタである。
【０２１５】
図７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（素子基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
【０２１６】
トランジスタ６４０上には絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に形成された電極層６４１ｂと、電極層６４１ｂ上に順に積層された第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃと、層間絶縁層６３４上に設けられ、第１乃至第３の半導体膜を介して電極層６４１ｂと電気的に接続する電極層６４２と、電極層６４１ｂと同じ層に設けられ、電極層６４２と電気的に接続する電極層６４１ａと、を有している。
【０２１７】
電極層６４１ｂは、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
【０２１８】
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
【０２１９】
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
【０２２０】
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
【０２２１】
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
【０２２２】
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
【０２２３】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電層を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
【０２２４】
トランジスタ６４０は、電流経路（チャネル）として機能し、結晶部を含む第２の酸化物半導体層としてインジウム亜鉛酸化物層を含み、該第２の酸化物半導体層を挟んで、スタビライザーを含有する第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ６４０は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。また、バックチャネル側に形成されうる界面準位の影響が低減されるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）が低減された信頼性の高いトランジスタである。
【０２２５】
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。
【０２２６】
フォトダイオード６０２に入射する光６２２を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
【０２２７】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２２８】
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図８に示す。
【０２２９】
図８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０２３０】
上記実施の形態のいずれかで示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
【０２３１】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
【０２３２】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０２３３】
図８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
【０２３４】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０２３５】
図８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２３６】
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
【０２３７】
図８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
【０２３８】
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であり、コンピュータに高い信頼性を付与することができる。
【０２３９】
図９（Ａ）及び図９（Ｂ）は２つ折り可能なタブレット型端末である。図９（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
【０２４０】
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
【０２４１】
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
【０２４２】
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
【０２４３】
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
【０２４４】
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
【０２４５】
また、図９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
【０２４６】
図９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
【０２４７】
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【０２４８】
また、この他にも図９（Ａ）及び図９（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
【０２４９】
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行うことができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【０２５０】
また、図９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図９（Ｃ）にブロック図を示し説明する。図９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図９（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
【０２５１】
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
【０２５２】
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
【０２５３】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例】
【０２５４】
本実施例では、上記実施の形態で示したトランジスタのチャネルとして適用可能なインジウム亜鉛酸化物膜の結晶状態の評価結果を示す。
【０２５５】
本実施例の試料として、５種類の試料を作製した。試料の作製方法を以下に示す。
【０２５６】
〈実施例試料Ａ１〉
石英基板上に、スパッタリング法により、膜厚１００ｎｍのインジウム亜鉛酸化物膜を形成した。
【０２５７】
インジウム亜鉛酸化物膜の成膜条件は、組成がＩｎ：Ｚｎ＝２：１（モル比  Ｉｎ２Ｏ３：Ｚｎ＝１：１）のスパッタリングターゲットを用い、酸素（流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２５８】
〈実施例試料Ａ２〉
石英基板上に、スパッタリング法により、膜厚１００ｎｍのインジウム亜鉛酸化物膜を形成した。
【０２５９】
インジウム亜鉛酸化物膜の成膜条件は、組成がＩｎ：Ｚｎ＝２：１（モル比  Ｉｎ２Ｏ３：Ｚｎ＝１：１）のスパッタリングターゲットを用い、アルゴン及び酸素（アルゴン流量１０．５ｓｃｃｍ：酸素流量４．５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２６０】
〈実施例試料Ｂ１〉
石英基板上に、スパッタリング法により、膜厚３００ｎｍの酸化シリコン膜を形成後、酸化シリコン膜上に、スパッタリング法により、膜厚１００ｎｍのインジウム亜鉛酸化物膜を形成した。
【０２６１】
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、圧力０．４Ｐａ、ＲＦ電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２６２】
また、インジウム亜鉛酸化物膜の成膜条件は、組成としてＩｎ：Ｚｎ＝２：１（モル比  Ｉｎ２Ｏ３：Ｚｎ＝１：１）のスパッタリングターゲットを用い、酸素（流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２６３】
〈実施例試料Ｃ１〉
石英基板上に、ＣＶＤ法により、膜厚３００ｎｍの酸化窒化シリコン膜を形成後、酸化窒化シリコン膜上に、スパッタリング法により、膜厚１００ｎｍのインジウム亜鉛酸化物膜を形成した。
【０２６４】
インジウム亜鉛酸化物膜の成膜条件は、組成がＩｎ：Ｚｎ＝２：１（モル比  Ｉｎ２Ｏ３：Ｚｎ＝１：１）のスパッタリングターゲットを用い、酸素（流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２６５】
〈実施例試料Ｃ２〉
石英基板上に、ＣＶＤ法により、膜厚３００ｎｍの酸化窒化シリコン膜を形成後、酸化窒化シリコン膜上に、スパッタリング法により、膜厚１００ｎｍのインジウム亜鉛酸化物膜を形成した。
【０２６６】
インジウム亜鉛酸化物膜の成膜条件は、組成がＩｎ：Ｚｎ＝２：１（モル比  Ｉｎ２Ｏ３：Ｚｎ＝１：１）のスパッタリングターゲットを用い、アルゴン及び酸素（アルゴン流量１０．５ｓｃｃｍ：酸素流量４．５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２６７】
以上の工程で得られた実施例試料Ａ１、Ａ２、Ｂ１、Ｃ１及びＣ２の端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジー製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、インジウム亜鉛酸化物膜の断面観察を行った。図１３（Ａ）乃至図１３（Ｅ）に実施例試料Ａ１、Ａ２、Ｂ１、Ｃ１及びＣ２のＴＥＭ像（倍率８００万倍）を順に示す。
【０２６８】
また、実施例試料Ａ１、Ａ２、Ｂ１、Ｃ１及びＣ２のインジウム亜鉛酸化物膜のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）測定を行った。実施例試料Ａ１、Ｂ１、及びＣ１についてｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を図１４に示す。また、実施例試料Ａ２及びＣ２についてｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を図１５に示す。
【０２６９】
図１４及び図１５において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ  ＡＸＳ社製Ｘ線回折装置Ｄ−８  ＡＤＶＡＮＣＥを用いた。
【０２７０】
図１３（Ａ）乃至図１３（Ｅ）より、本実施例において作製した実施例試料はいずれも層状に配列した結晶部が確認された。また、図１４及び図１５に示すようにＸＲＤスペクトルにおいて、いずれの実施例試料も、２θ＝３１°近傍に、インジウム亜鉛酸化物結晶の（００９）面における回折に起因するピークが見られた。よって、本実施例において作製した実施例試料は、表面に概略垂直なｃ軸配向を有するＣＡＡＣ−ＯＳ膜であることが示された。
【０２７１】
以上のような、表面に概略垂直なｃ軸配向を有する結晶部を含む酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）を設けたトランジスタは、可視光や紫外光の照射によるトランジスタの電気的特性変化を抑制することができる。従って、信頼性の高い半導体装置を提供することができる。
【符号の説明】
【０２７２】
１０ａ    スパッタ装置
１０ｂ    スパッタ装置
１０ｃ    スパッタ装置
１１    基板供給室
１２ａ    ロードロック室
１２ｂ    ロードロック室
１３    搬送室
１４    カセットポート
１５    基板加熱室
３１０    トランジスタ
３２０    トランジスタ
３３０    トランジスタ
３４０    トランジスタ
３５０    トランジスタ
３６０    トランジスタ
４００    基板
４０２    ゲート電極層
４０４    ゲート絶縁層
４０４ａ    ゲート絶縁層
４０４ｂ    ゲート絶縁層
４０７ａ    酸化物半導体膜
４０７ｂ    酸化物半導体膜
４０７ｃ    酸化物半導体膜
４０８    酸化物半導体積層
４０８ａ    酸化物半導体層
４０８ｂ    酸化物半導体層
４０８ｃ    酸化物半導体層
４１０ａ    ソース電極層
４１０ｂ    ドレイン電極層
４１２    絶縁層
４１２ａ    絶縁層
４１２ｂ    絶縁層
５００    基板
５０１    ゲート絶縁層
５０２    ゲート絶縁層
５０４    層間絶縁層
５０５    カラーフィルタ層
５０６    絶縁層
５０７    隔壁
５１０    トランジスタ
５１１ａ    ゲート電極層
５１１ｂ    ゲート電極層
５１２    酸化物半導体積層
５１２ａ    酸化物半導体層
５１２ｂ    酸化物半導体層
５１２ｃ    酸化物半導体層
５１３ａ    導電層
５１３ｂ    導電層
５２０    容量素子
５２１ａ    導電層
５２１ｂ    導電層
５２２    酸化物半導体積層
５２２ａ    酸化物半導体層
５２２ｂ    酸化物半導体層
５２２ｃ    酸化物半導体層
５２３    導電層
５２５    絶縁層
５３０    配線層交差部
５３３    導電層
５４０    発光素子
５４１    電極層
５４２    電界発光層
５４３    電極層
６０１    基板
６０２    フォトダイオード
６０６ａ    半導体膜
６０６ｂ    半導体膜
６０６ｃ    半導体膜
６０８    接着層
６１３    基板
６２２    光
６３２    絶縁層
６３３    層間絶縁層
６３４    層間絶縁層
６４０    トランジスタ
６４１ａ    電極層
６４１ｂ    電極層
６４２    電極層
６４３    導電層
６４５    導電層
６５６    トランジスタ
６５８    フォトダイオードリセット信号線
６５９    ゲート信号線
６７１    フォトセンサ出力信号線
６７２    フォトセンサ基準信号線
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電層
４０２０ａ    ゲート絶縁層
４０２０ｂ    ゲート絶縁層
４０３１    電極層
４０３２ａ    絶縁層
４０３２ｂ    絶縁層
４０３３    絶縁層
４０３４    電極層
４０３５    スペーサ
４０３８    絶縁層
４０４０    平坦化絶縁層
４０４２    絶縁層
９０００    テーブル
９００１    筐体
９００２    脚部
９００３    表示部
９００４    表示ボタン
９００５    電源コード
９０３３    具
９０３４    スイッチ
９０３５    電源スイッチ
９０３６    スイッチ
９０３８    操作スイッチ
９１００    テレビジョン装置
９１０１    筐体
９１０３    表示部
９１０５    スタンド
９１０７    表示部
９１０９    操作キー
９１１０    リモコン操作機
９２０１    本体
９２０２    筐体
９２０３    表示部
９２０４    キーボード
９２０５    外部接続ポート
９２０６    ポインティングデバイス
９６３０    筐体
９６３１    表示部
９６３１ａ    表示部
９６３１ｂ    表示部
９６３２ａ    領域
９６３２ｂ    領域
９６３３    太陽電池
９６３４    充放電制御回路
９６３５    バッテリー
９６３６    ＤＣＤＣコンバータ
９６３７    コンバータ
９６３８    操作キー
９６３９    ボタン
【図１】
2014033194.tif 000003
【図２】
2014033194.tif 000004
【図３】
2014033194.tif 000005
【図４】
2014033194.tif 000006
【図５】
2014033194.tif 000007
【図６】
2014033194.tif 000008
【図７】
2014033194.tif 000009
【図８】
2014033194.tif 000010
【図９】
2014033194.tif 000011
【図１０】
2014033194.tif 000012
【図１１】
2014033194.tif 000013
【図１２】
2014033194.tif 000014
【図１４】
2014033194.tif 000015
【図１５】
2014033194.tif 000016
【図１３】
2014033194.tif 000017