(57)【要約】【課題】抵抗値の調整を容易に行うことができるチップサーミスタを提供すること。【解決手段】  チップサーミスタ２１は、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物を主成分とするセラミックスからなるサーミスタ部２７と、Ａｇ−ＰｄとＭｎ，Ｎｉ及びＣｏの各金属酸化物との複合材料からなり且つサーミスタ部２７を挟むようにその両側に配置される一対のコンポジット部２９，２９と、一対のコンポジット部２９，２９それぞれに接続される外部電極２５，２５とを備えている。このように、一対のコンポジット部２９，２９をバルク電極として用いているため、チップサーミスタ２１の抵抗値を調整するのに、サーミスタ部２７における抵抗を主として考慮すればよく、外部電極２５，２５間の距離等をあまり考慮する必要がなくなる。【選択図】図８
2014033241.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化物を主成分とするセラミックスからなるサーミスタ部と、
金属及び金属酸化物を含む複合材料からなり且つ前記サーミスタ部を挟み込むように配置される一対のコンポジット部と、
前記サーミスタ部と前記一対のコンポジット部とを含んで構成される略直方体形状の素体の長手方向の両端に形成されて、前記一対のコンポジット部それぞれに接続される外部電極と、を備え、
前記外部電極は、前記素体の一部を構成する前記コンポジット部に直接めっきされることにより形成されていることを特徴とするチップサーミスタ。
【請求項２】
前記外部電極は、前記コンポジット部に直接接続されていることを特徴とする請求項１に記載のチップサーミスタ。
【請求項３】
前記外部電極は、前記サーミスタ部の端部の一部表面を覆うことを特徴とする請求項１又は２に記載のチップサーミスタ。
【請求項４】
前記サーミスタ部は、その表面が外部に露出していることを特徴とする請求項１〜３の何れか一項に記載のチップサーミスタ。
【請求項５】
金属酸化物を主成分とするセラミックスからなるサーミスタ部を準備する工程と、
金属及び金属酸化物を含む複合材料からなるコンポジット部を準備する工程と、
前記コンポジット部の間に前記サーミスタ部が挟まれるように前記サーミスタ部及び前記コンポジット部を積層して積層体を得る工程と、
前記積層体を切断して、複数の素体を取得する工程と、
前記サーミスタ部及び前記コンポジット部の積層方向が対向方向となるように前記素体の両端に外部電極を形成する工程と、を備え、
前記外部電極を形成する工程では、前記素体の一部を構成する前記コンポジット部に直接めっきすることにより、前記外部電極を形成することを特徴とするチップサーミスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップサーミスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
Ｍｎ，Ｃｏ，Ｎｉの金属酸化物などを主成分とするサーミスタ素体の両端部に外部電極を形成したチップサーミスタが従来から知られている（例えば、特許文献１参照）。このようなチップサーミスタでは、サーミスタ素体の固有抵抗とその両端に形成された外部電極間の距離とによってチップサーミスタ全体の抵抗値が決定されるようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１１６７０４号公報
【特許文献２】特開２００９−５９７５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、このような構成のチップサーミスタでは、サーミスタ素体の固有抵抗や外部電極間の距離及びその形状といった複数の要素に応じてチップサーミスタ全体の抵抗値が変化してしまうため、所望の抵抗値を得ようとした場合、複数の要素を考慮しなければならず、チップサーミスタの抵抗値を所望の値に調整することが難しい場合があった。特に、チップサーミスタが０４０２（長さ０．４ｍｍ×高さ０．２ｍｍ×幅０．２ｍｍ）といった極小サイズとなると、外部電極間の距離等を所望の値に制御することが困難となり、チップサーミスタの抵抗値を所望の値に調整することが更に難しくなるといった問題があった。
【０００５】
本発明は、抵抗値の調整を容易に行うことができるチップサーミスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係るチップサーミスタは、金属酸化物を主成分とするセラミックスからなるサーミスタ部と、金属及び金属酸化物を含む複合材料からなり且つサーミスタ部を挟み込むように配置される一対のコンポジット部と、サーミスタ部と一対のコンポジット部とを含んで構成される略直方体形状の素体の長手方向の両端に形成されて、一対のコンポジット部それぞれに接続される外部電極と、を備えている。
【０００７】
本発明に係るチップサーミスタでは、一対のコンポジット部がサーミスタ部を挟むように配置され、この一対のコンポジット部に外部電極が接続される構成となっている。このため、チップサーミスタの抵抗値を調整するのに、サーミスタ部における抵抗を主として考慮すればよく、例えば外部電極間の距離やその形状等をあまり考慮する必要がなくなる。従って、このチップサーミスタによれば、抵抗値の調整を容易に行うことができる。また、略直方体形状の素体の長手方向にコンポジット部がサーミスタ部を挟む構成となっているため、サーミスタ部の厚みの設計幅を比較的広い範囲とすることができ、この点でも抵抗値の調整を容易に行うことができる。
【０００８】
また、本発明に係るチップサーミスタでは、一対のコンポジット部がサーミスタ部を挟むように配置され、この一対のコンポジット部に外部電極が接続される構成となっている（例えば図２参照）。このため、サーミスタ素体に直接外部電極が接続される従来の構成（特許文献１の図２等参照）に比べ、同一のチップサイズにおいて、低抵抗化を図ることもできる。また、サーミスタ部の厚み等を調整することで抵抗値を変えることができるので、抵抗値の調整範囲を広くすることができる。
【０００９】
また、本発明に係るチップサーミスタでは、サーミスタ部と外部電極との間にコンポジット部が配置されており、このコンポジット部が金属及び金属酸化物を含む複合材料により形成されている。このため、チップサーミスタにおける熱を、コンポジット部を介して容易に放熱することができ、放熱性に優れたチップサーミスタを得ることができる。特に、サーミスタは元々、熱によって抵抗値が変わる特性を有しているため、放熱性が優れていることで、熱応答性が向上し、より正確な検出が可能となる。また、放熱性に優れたチップサーミスタであることから、チップサーミスタの定格電力を大きくすることもでき、様々な分野で使用されるチップサーミスタに適用できる。
【００１０】
本発明に係るチップサーミスタにおいて、外部電極それぞれは、素体の長手方向における各端面を覆うように形成されていてもよい。この場合、外部電極と素体の一部を構成するコンポジット部との接続をより堅固なものにすることができる。
【００１１】
本発明に係るチップサーミスタにおいて、外部電極それぞれは、素体の長手方向に伸びる少なくとも一の側面上において互いに対向するように形成されていてもよい。この場合、外部電極と素体の一部を構成するコンポジット部との接続を更に堅固なものにすることができる。また、素体の側面に外部電極が形成されることから、チップサーミスタを基板等の表面に容易に実装することができる。
【００１２】
本発明に係るチップサーミスタにおいて、サーミスタ部は、一対のコンポジット部の対向方向が積層方向となるように層状に形成されていてもよい。この場合、サーミスタ部の厚さ（コンポジット部の対向方向における厚さ）をサーミスタ層の積層数によって調整することができ、これにより、サーミスタ部の厚さと比例関係にあるチップサーミスタの抵抗値を容易に調整することができる。また、サーミスタ層の積層数でチップサーミスタの抵抗値を調整することになるので、各チップサーミスタにおける抵抗値のバラツキを容易に抑えることができ、特に、極小サイズのチップサーミスタの場合において、そのバラツキを顕著に抑制することができる。つまり、本構成によれば、検出精度のよい極小サイズのチップサーミスタを容易に得ることができる。
【００１３】
本発明に係るチップサーミスタにおいて、一対のコンポジット部それぞれは、一対のコンポジット部の対向方向が積層方向となるように層状に形成されていてもよい。この場合、各コンポジット部の長さ（コンポジット部の対向方向における長さ）をコンポジット層の積層数によって容易に調整することができる。特に、サーミスタ部及びコンポジット部の両方を層状に形成するようにした場合、チップサーミスタ全体の長さ等を容易に調整することができ、極小サイズのチップサーミスタの場合であっても、寸法精度のよいチップサーミスタを容易に得ることができる。
【００１４】
本発明に係るチップサーミスタにおいて、サーミスタ部は、その両側において、一対のコンポジット部と略全面で接続していてもよい。この場合、サーミスタ部とコンポジット部とが確実に結合される。
【００１５】
本発明に係るチップサーミスタにおいて、サーミスタ部は、負特性を有するサーミスタ素子から構成されており、一対のコンポジット部の対向方向におけるサーミスタ部の厚みが素体の長手方向の長さの０．０１倍〜０．８倍の間の何れかの長さであってもよい。この場合、ＮＴＣ（Negative Temperature Coefficient）サーミスタとしての抵抗値をより低めに設定することができる。なお、低抵抗化の観点からは、サーミスタ部の厚みが素体の長手方向の長さの０．１倍以下であることが好ましい。
【００１６】
本発明に係るチップサーミスタにおいて、複合材料は、金属酸化物中に金属が分散又は金属中に金属酸化物が分散している材料であってもよい。また、一対のコンポジット部それぞれにおいて、複合材料中の金属によって、外部電極とサーミスタ部との間に導通路が形成されているようにしてもよい。
【００１７】
本発明に係るチップサーミスタにおいて、素体の外表面のうち少なくともサーミスタ部にかかる領域に絶縁層が形成されていてもよい。この場合、チップサーミスタの抵抗値に対する外部電極間の距離等の影響をより取り除くことができる。また、外部電極が電気めっきにより形成されていてもよい。
【００１８】
本発明に係るチップサーミスタにおいて、外部電極は、素体の一部を構成するコンポジット部に直接めっきされることにより形成されていてもよい。この場合、外部電極の一部を為す一の電極層の印刷及び焼き付けといった工程が不要となり、焼き付けによるチップサーミスタへの熱の影響を低減させることができる。また、外部電極の一部を為す一の電極層が不要となるため、チップサーミスタの更なる小型化を図ることが可能となる。また、めっきが素子形状に沿って被覆されることになるため、チップサーミスタの外形の平坦度を向上させることができ、これにより、電子部品連の収納部内において、チップサーミスタの転がり等を抑止して、チップサーミスタの基板等への実装不良を低減することが可能となる。
【００１９】
本発明に係るチップサーミスタにおいて、外部電極は、素体の一部を構成するコンポジット部の外表面の略全面を覆うように形成されていてもよい。この場合、コンポジット部の厚みがそのまま外部電極の幅となるため、両外部電極における幅寸法のバラツキを抑えることができる。その結果、外部電極の幅寸法のバラツキによる、はんだ溶融時間の差が一因となって起こる実装時のチップ立ちといった現象を低減させることが可能となる。
【００２０】
本発明に係るチップサーミスタにおいて、外部電極は、素体の一部を構成するサーミスタ部を覆わないように形成されていてもよい。この場合、サーミスタ部の厚みが薄くても、抵抗への影響を低減することができる。
【００２１】
また、上記課題を解決するため、本発明に係るチップサーミスタの製造方法は、金属酸化物を主成分とするセラミックスからなるサーミスタ層を準備する工程と、金属及び金属酸化物を含む複合材料からなるコンポジット層を準備する工程と、コンポジット層の間に所定数のサーミスタ層が挟まれるようにサーミスタ層及びコンポジット層を積層して積層体を得る工程と、積層体を切断して、複数の素体を取得する工程と、サーミスタ層及びコンポジット層の積層方向が対向方向となるように素体の両端に外部電極を形成する工程と、を備えている。
【００２２】
本発明に係るチップサーミスタの製造方法では、金属酸化物を主成分とするセラミックスからなるサーミスタ層と金属及び金属酸化物を含む複合材料からなるコンポジット層とを準備し、コンポジット層の間に所定数のサーミスタ層が挟まれるようにサーミスタ層及びコンポジット層を積層等して、チップサーミスタを製造している。この場合、製造されるチップサーミスタの抵抗値を調整するのに、サーミスタ層の積層数を主として考慮すればよく、例えば外部電極間の距離等をあまり考慮する必要がなくなる。従って、このチップサーミスタの製造方法によれば、チップサーミスタの抵抗値の調整を容易に行ってチップサーミスタを製造することができる。
【００２３】
また、本発明に係るチップサーミスタの製造方法では、サーミスタ層の積層数でチップサーミスタの抵抗値を調整することができるので、抵抗値のバラツキを抑えてチップサーミスタを製造することができ、特に、極小サイズのチップサーミスタの場合にバラツキを抑制して製造することができる。また、サーミスタ層及びコンポジット層を積層してチップサーミスタを製造しているため、チップサーミスタ全体の長さ等も容易に調整することができ、極小サイズのチップサーミスタを製造する場合であっても、寸法精度のよいチップサーミスタを容易に製造することが可能である。
【発明の効果】
【００２４】
本発明によれば、抵抗値の調整を容易に行うことができるチップサーミスタ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】第１実施形態に係るチップサーミスタを示す斜視図である。
【図２】図１におけるＩＩ−ＩＩ線断面図である。
【図３】サーミスタ部及びコンポジット部の積層状態を示す模式的断面図である。
【図４】コンポジット部内における導通路を示す模式的断面図である。
【図５】図１に示したチップサーミスタの製造工程を示すフローチャートである。
【図６】チップサーミスタの製造工程において、積層体を切断した状態を示す斜視図である。
【図７】第２実施形態に係るチップサーミスタを示す斜視図である。
【図８】図７におけるＶＩＩＩ−ＶＩＩＩ線断面図である。
【図９】チップサーミスタの変形例を示す斜視図である。
【図１０】チップサーミスタの別の変形例を示す斜視図である。
【発明を実施するための形態】
【００２６】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２７】
［第１実施形態］
チップサーミスタ１は、ＮＴＣサーミスタであり、図１に示されるように、略直方体形状の素体３と、素体３の長手方向の両端に形成された一対の外部電極５，５とを備えている。このチップサーミスタ１は、例えば、図示Ｙ方向における長さが０．４ｍｍ、Ｚ方向における高さが０．２ｍｍ、Ｘ方向における幅が０．２ｍｍといった極小サイズ（いわゆる０４０２）のサーミスタである。
【００２８】
素体３は、サーミスタ部７と、一対のコンポジット部９とを含むように構成されている。素体３は、外表面として、互いに対向し且つ正方形状の端面３ａ，３ｂと、端面３ａ，３ｂに直交する４つの側面３ｃ〜３ｆとを有している。４つの側面３ｃ〜３ｆは、端面３ａ，３ｂ間を連結するように伸びている。端面３ａ，３ｂは、矩形形状であってもよい。
【００２９】
サーミスタ部７は、図１及び図２に示されるように、素体３の略中央部に位置する直方体形状の部分であり、負特性を有するサーミスタ素子から構成される。サーミスタ部７は、図３に示されるように、所定のＢ定数を有する複数のサーミスタ層７ａを図示Ｙ方向（コンポジット部９の対向方向）に積層した層状の部分として形成される。本実施形態では、複数のサーミスタ層７ａを積層してサーミスタ部７の厚みが例えば１００μｍとなるようにしており、サーミスタ部７の厚みが素体３の長手方向（Ｙ方向）の長さである４００μｍの０．２５倍（２５％）となっている。
【００３０】
サーミスタ部７を構成するサーミスタ層７ａは、例えば主成分としてＭｎ，Ｎｉ及びＣｏの各金属酸化物を含んだセラミックスから形成される。サーミスタ層７ａは、主成分であるＭｎ，Ｎｉ及びＣｏの各金属酸化物の他に、特性の調整のために、Ｆｅ，Ｃｕ，Ａｌ，Ｚｒなどを副成分として含んでいてもよい。また、サーミスタ部７は、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物に代えて、Ｍｎ及びＮｉの各金属酸化物やＭｎ及びＣｏの各金属酸化物から形成されていてもよい。
【００３１】
コンポジット部９は、図１及び図２に示されるように、素体３の中央部から両端部側に寄った箇所に位置する略直方体形状の部分であり、サーミスタ部７をその間に挟むようにサーミスタ部７の両側に配置されている。コンポジット部９は、図３に示されるように、Ａｇ−Ｐｄ（金属）と、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物とを含む複合材料からなる複数のコンポジット層９ａを図示Ｙ方向に積層した層状の部分として形成される。サーミスタ部７を間に挟んで互いに対向する各コンポジット部９は、同数のコンポジット層９ａを積層して形成されているため、同じ厚みを有する。なお、コンポジット部９を構成する金属酸化物と同様の材料によって形成されているサーミスタ部７は、その両側において、各コンポジット部９と略全面で接続されるようになっており、しかも、両者が同様の金属酸化物を含むように形成されていることから、サーミスタ部７とコンポジット部９との境界面における接続強度は強固となっている。
【００３２】
また、コンポジット部９を構成する複合材料において、Ａｇ−Ｐｄは、上述した金属酸化物中に分散された状態となっており、図４に示されるように、Ａｇ−Ｐｄによって、外部電極５とサーミスタ部７との間を繋ぐ導通路９ｂが形成されるようになっている。図４では説明を容易にするため、一つの導通路９ｂのみを示しているが、各コンポジット部９には、多数の導通路９ｂが形成されるようになっている。コンポジット部９は、含有金属として、Ａｇ−Ｐｄに代えて、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ等の何れかを含むようにしてもよい。また、コンポジット部９は、金属酸化物として、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物に代えて、Ｍｎ及びＮｉの各金属酸化物やＭｎ及びＣｏの各金属酸化物から形成されていてもよい。
【００３３】
素体３の側面３ｃ〜３ｆには、図２に示されるように、絶縁層１１が形成されている（他の図では省略）。絶縁層１１は、例えばＳｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３などから構成される。また、絶縁層１１は、少なくともサーミスタ部７の露出面を覆うように形成され、これにより、外部電極５とサーミスタ部７とが直接接続されてしまうことが防止される。チップサーミスタ１において、この絶縁層１１を形成しなくてもよい。
【００３４】
一対の外部電極５，５は、素体３の各端面３ａ，３ｂを覆うように多層に形成されている。外部電極５は、素体３のコンポジット部９に直接接続され且つＡｇ等を主成分とした導電性粉末及びガラスフリットを含む第一電極層５ａと、第一電極層５ａを覆うように形成され且つＮｉを主成分とする第二電極層５ｂと、第二電極層５ｂを覆うように形成され且つＳｎを主成分とする第三電極層５ｃとを含む。
【００３５】
次に、チップサーミスタ１の製造方法について図５を参照しながら説明する。
【００３６】
まず、公知の方法により、サーミスタ層７ａの主成分であるＭｎ，Ｎｉ及びＣｏの各金属酸化物と、副成分であるＦｅ，Ｃｕ，Ａｌ，Ｚｒ等とを所定の割合で混合してサーミスタ材料を調整する。そして、このサーミスタ材料に有機バインダ等を添加してスラリーＰ１を得る（ステップＳ０１）。同様に、コンポジット層９ａを構成する複合材料に含まれるＡｇ−Ｐｄと、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物とを所定の割合で混合してコンポジット材料を調整する。そして、このコンポジット材料に、有機バインダ等を添加してスラリーＰ２を得る（ステップＳ０１）。
【００３７】
次に、作成した各スラリーＰ１，Ｐ２をフィルム上に塗布して、サーミスタ層７ａに対応するグリーンシートと、コンポジット層９ａに対応するグリーンシートとをそれぞれ形成する（ステップＳ０２）。その後、コンポジット層９ａに対応するグリーンシートの間にサーミスタ層７ａに対応するグリーンシートが所定数、挟まれるように、サーミスタ層７ａ及びコンポジット層９ａに対応する各グリーンシートを積層する（図６参照）。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させ、グリーンシート積層体を形成する（ステップＳ０３）。このグリーンシート積層体を乾燥させた後、図６に示されるように、ダイシングソー等により、チップ単位に切断し、複数のグリーン体３０（焼成前の素体３）を得る（ステップＳ０４）。
【００３８】
その後、複数のグリーン体３０に１８０℃〜４００℃の温度で０．５時間〜２４時間程度の加熱処理を実施し、脱バインダ処理を行う。脱バインダ処理の後、空気又は酸素の雰囲気下において８００℃以上の温度でグリーン体３０を加熱し、サーミスタ部７とコンポジット部９とを一体焼成する（ステップＳ０５）。これにより、素体３が形成される。なお、焼成後、必要に応じてバレル研磨を行ってもよい。その後、素体３の側面３ｃ〜３ｆを覆うように、スパッタ等により、ＳｉＯ２等からなる絶縁層１１を素体３の外表面に形成する（ステップＳ０６）。
【００３９】
次に、Ａｇ，Ｃｕ又はＮｉを主成分とした金属粉末及びガラスフリットに有機バインダ及び有機溶剤を混合した導電性ペーストを用意する。そして、この導電性ペーストを、素体３の両端面３ａ，３ｂを覆うように転写法により塗布し、焼き付けることによって第一電極層５ａを形成する。続いて、第一電極層５ａを覆うように、Ｎｉめっき及びＳｎめっき等の電気めっき処理を行って第二及び第三電極層５ｂ，５ｃを形成する。これにより、サーミスタ層７ａ及びコンポジット層９ａの積層方向が対向方向となるように、素体３の両端に外部電極５が形成され（ステップＳ０７）、チップサーミスタ１が完成する。
【００４０】
以上のように、本実施形態に係るチップサーミスタ１では、図２に示されるように、一対のコンポジット部９，９がサーミスタ部７を挟むようにその両側に配置され、この一対のコンポジット部９，９に外部電極５，５が接続される構成となっている。つまり、一対のコンポジット部９，９をバルク電極として用いている。このため、チップサーミスタ１の抵抗値を調整するのに、サーミスタ部７における抵抗を主として考慮すればよく、例えば外部電極５，５間の距離やその形状等をあまり考慮する必要がなくなる。従って、このチップサーミスタ１によれば、抵抗値の調整を容易に行うことができる。
【００４１】
また、チップサーミスタ１では、上述した構成により、サーミスタ素体に直接外部電極が接続される従来の構成（特許文献１の図２等参照）に比べ、同一のチップサイズにおいて、低抵抗化を図ることもできる。さらに、サーミスタ部７の厚み等を調整することで抵抗値を変えることができるので、抵抗値の調整範囲を広くすることもできる。
【００４２】
また、チップサーミスタ１では、サーミスタ部７と外部電極５，５との間にコンポジット部９，９が配置されており、このコンポジット部９，９が金属及び金属酸化物の複合材料により形成されている。このため、チップサーミスタ１における熱を、コンポジット部９，９を介して容易に放熱することができ、放熱性に優れたチップサーミスタ１を得ることができる。特に、サーミスタは元々、熱によって抵抗値が変わる特性を有しているため、放熱性が優れていることで、熱応答性が向上し、より正確な検出が可能なチップサーミスタ１とすることができる。また、放熱性に優れたチップサーミスタ１であることから、チップサーミスタの定格電力を大きくすることもでき、様々な分野で使用されるチップサーミスタに適用することが可能である。
【００４３】
チップサーミスタ１において、サーミスタ部７は、一対のコンポジット部９，９の対向方向が積層方向となるように層状に形成されている。このため、サーミスタ部７の厚さ（コンポジット部９，９の対向方向における厚さ）をサーミスタ層７ａの積層数によって調整することができ、これにより、サーミスタ部７の厚さと比例関係にあるチップサーミスタ１の抵抗値を容易に調整することができる。また、サーミスタ層７ａの積層数でチップサーミスタ１の抵抗値を調整することになるので、チップサーミスタ１の抵抗値のバラツキを容易に抑えることができ、特に、極小サイズのチップサーミスタ１の場合にバラツキを顕著に抑制することができる。言い換えると、本実施形態における構成によれば、検出精度のよい極小サイズのチップサーミスタ１を容易に得ることができる。
【００４４】
チップサーミスタ１において、一対のコンポジット部９，９それぞれは、一対のコンポジット部９，９の対向方向が積層方向となるように層状に形成されている。このため、各コンポジット部９，９の長さ（コンポジット部９，９の対向方向における長さ）を積層数によって容易に調整することができる。特に、チップサーミスタ１では、サーミスタ部７及びコンポジット部９，９の両方を層状に形成しているため、チップサーミスタ１全体の長さ等を容易に調整することができ、チップサーミスタ１のように、極小サイズ（０４０２）のチップサーミスタであっても、寸法精度のよいチップサーミスタを容易に得ることができる。
【００４５】
チップサーミスタ１において、サーミスタ部７は、その両側において、一対のコンポジット部９，９と略全面で接続されている。このように広い領域において両者が接続されているため、サーミスタ部７とコンポジット部９，９とが確実に結合される。しかも、本実施形態では、サーミスタ部７とコンポジット部９とが同種の金属酸化物を含んで構成されているため、両者の結合を一層、強固にすることができる。
【００４６】
チップサーミスタ１において、サーミスタ部７及び一対のコンポジット部９，９によって略直方体形状の素体３が形成されており、この素体３の、サーミスタ部７にかかる領域を含む側面３ｃ〜３ｆに絶縁層１１が形成されている。この絶縁層１１により、外部電極５がサーミスタ部７に直接接続されないようになり、チップサーミスタ１の抵抗値に対する外部電極５，５間の距離等の影響をより取り除くことができる。
【００４７】
チップサーミスタ１において、外部電極５，５は、素体３の長手方向における各端面３ａ，３ｂを覆うように形成されている。このため、外部電極５，５と素体３の一部を構成するコンポジット部９，９との接続をより堅固なものにすることができる。
【００４８】
チップサーミスタ１において、外部電極５，５は、素体３の長手方向に伸びる側面３ｃ〜３ｆ上において互いに対向するように形成されている。このため、外部電極５，５と素体３の一部を構成するコンポジット部９，９との接続を更に堅固なものにすることができる。また、素体３の側面３ｄ（実装面）にも外部電極５，５が形成されることから、チップサーミスタ１を基板等の表面に容易に実装することができる。
【００４９】
チップサーミスタ１において、外部電極５，５は、素体３の一部を構成するサーミスタ部７を覆わないように形成されている。この場合、サーミスタ部７の厚みが薄くても、抵抗への影響を低減することができる。
【００５０】
［第２実施形態］
次に、第２実施形態に係るチップサーミスタ２１について説明する。チップサーミスタ２１は、第１実施形態と同様、ＮＴＣサーミスタであり、図７に示されるように、略直方体形状の素体２３と、素体２３の長手方向の両端に形成された一対の外部電極２５，２５とを備えている。チップサーミスタ２１は、例えば、図示Ｙ方向における長さが０．４ｍｍ、Ｚ方向における高さが０．２ｍｍ、Ｘ方向における幅が０．２ｍｍといった極小サイズ（いわゆる０４０２）のサーミスタである。以下、第１実施形態と相違する点を中心として、第２実施形態を説明する。
【００５１】
素体２３は、図８に示されるように、サーミスタ部２７と、一対のコンポジット部２９とを含むように構成されている。素体２３は、その外表面として、互いに対向し且つ正方形状の端面２３ａ，２３ｂと、端面２３ａ，２３ｂに直交する４つの側面２３ｃ〜２３ｆとを有している。
【００５２】
サーミスタ部２７は、図７及び図８に示されるように、素体２３の長手方向の略中央部に位置する直方体形状の部分であり、負特性を有するサーミスタ素子から構成される。サーミスタ部２７は、第１実施形態と同様、所定のＢ定数を有する複数のサーミスタ層７ａを図示Ｙ方向（コンポジット部２９の対向方向）に積層した層状の部分として形成される。本実施形態では、複数のサーミスタ層７ａを積層してサーミスタ部２７の厚みが例えば２００μｍとなるようにしており、サーミスタ部２７の厚みが素体２３の長手方向（Ｙ方向）の長さである４００μｍの０．５倍（５０％）となっている。
【００５３】
コンポジット部２９は、図８に示されるように、素体２３の中央部から両端部側に寄った箇所に位置する略直方体形状の部分であり、サーミスタ部２７をその間に挟むようにサーミスタ部２７の両側に配置されている。コンポジット部２９は、第１実施形態と同様、Ａｇ−Ｐｄ（金属）と、Ｍｎ，Ｎｉ及びＣｏの各金属酸化物とを含む複合材料からなる複数のコンポジット層９ａを、図示Ｙ方向に積層した層状の部分として形成される。サーミスタ部２７を間に挟んで互いに対向する各コンポジット部２９は、同数のコンポジット層９ａを積層して形成されているため、同じ厚みを有する。
【００５４】
一対の外部電極２５，２５は、素体２３の各端面２３ａ，２３ｂを含むコンポジット部２９，２９の外表面の略全面を覆うようにそれぞれ形成されている。外部電極２５は、素体２３の一部を構成するコンポジット部２９に直接めっきされることにより形成されており、コンポジット部２９に直接接続され且つＮｉを主成分とする第二電極層２５ｂと、第二電極層２５ｂを覆うように形成され且つＳｎを主成分とする第三電極層２５ｃとを含んで構成される。本実施形態では、第１実施形態と異なり、外部電極２５が、導電性ペースト等から形成される第一電極層を含んでいない。コンポジット部２９の略全面を覆うように形成される外部電極２５の長手方向（Ｙ方向）における厚みは１００μｍであり、基板等の表面実装が可能（基板ランド等にはんだで接着可能）な程度の厚みとなっている。
【００５５】
このような構成を備えたチップサーミスタ２１は、第１実施形態と略同様の製造方法によって製造することができる。但し、第２実施形態では、第１実施形態と異なり、絶縁層１１を形成しないため、図５に示すステップＳ０６を行わない。また、外部電極の形成ステップＳ０７において、第一電極層を形成せずに、第二電極層２５ｂを形成するＮｉをコンポジット部２９に直接めっきし、その上に、第三電極層２５ｃを形成するＳｎをめっきする。これにより、二層構造の外部電極２５，２５を備えたチップサーミスタ２１を得る。
【００５６】
以上のように、本実施形態に係るチップサーミスタ２１では、図８に示されるように、一対のコンポジット部２９，２９がサーミスタ部２７を挟むようにその両側に配置され、この一対のコンポジット部２９，２９に外部電極２５，２５が接続される構成となっている。つまり、一対のコンポジット部２９，２９をバルク電極として用いている。このため、チップサーミスタ２１の抵抗値を調整するのに、サーミスタ部２７における抵抗を主として考慮すればよく、抵抗値の調整を容易に行うことができ、抵抗値のバラツキを抑えたチップサーミスタを得ることができる。
【００５７】
ここで、チップサーミスタ２１の上述した作用効果を、従来のチップサーミスタと比較した対比試験に基づいて説明する。この対比試験では、チップサーミスタ２１のＣＶ値と、一般的なコンデンサ構造からなり一対の内部電極の重なり部で抵抗値を得る従来タイプのチップサーミスタ（内部電極積層構造タイプ）のＣＶ値とを、以下のように大きさが異なる４種類のチップ形状毎に対比する試験を行った。
・対比試験に用いたチップ形状
１）１６０８（長さが１．６ｍｍ、高さ及び幅が０．８ｍｍ）
２）１００５（長さが１．０ｍｍ、高さ及び幅が０．５ｍｍ）
３）０６０３（長さが０．６ｍｍ、高さ及び幅が０．３ｍｍ）
４）０４０２（長さが０．４ｍｍ、高さ及び幅が０．２ｍｍ）
【００５８】
この対比試験に用いたＣＶ値は、２５℃における素子抵抗値のバラツキの大きさを示す指標であり、以下の式（１）で表される。なお、本対比試験では、各サンプル数Ｎを３０個とした。
ＣＶ値＝（標準偏差／抵抗の平均値）×１００％  ・・・（１）
【００５９】
上述した対比試験の結果を以下の表１に示す。
【表１】
2014033241.tif 000003
【００６０】
表１に示すとおり、チップサーミスタ２１によれば、４種類のチップ形状のいずれにおいても、従来のチップ部品よりもＣＶ値を低くすることができた。つまり、チップサーミスタ２１によれば、抵抗値のバラツキを抑えることができる。特に、チップサーミスタ２１では、チップ形状がより小型（例えば０６０３や０４０２）になると、従来品に比べてＣＶ値が顕著に小さくなる傾向が見られた。これは、従来品のように内部電極を重ねる構造のものでは、チップ形状が小さくなるにつれて、内部電極を印刷する時の印刷バラツキや積層する時の積層バラツキが発生して、抵抗値に与える影響が大きくなるのに対し、第２実施形態に示したチップサーミスタ２１によれば、このようなバラツキによる影響を少なくすることができるためであると考えられる。
【００６１】
また、チップサーミスタ２１では、上述した作用効果に加え、第１実施形態と同様、低抵抗化を図ることや、抵抗値の調整範囲を広くすることもできる。また、チップサーミスタ２１における熱を、コンポジット部２９，２９を介して容易に放熱することができ、放熱性に優れたチップサーミスタ２１を得ることができる。特に、サーミスタは元々、熱によって抵抗値が変わる特性を有しているため、チップサーミスタ２１では、放熱性が優れていることで、熱応答性が向上し、より正確な検出が可能となる。
【００６２】
また、チップサーミスタ２１では、外部電極２５，２５が、コンポジット部２９，２９に直接めっきされることにより形成されている。このため、導電ペースト等からなる第一電極層の印刷及び焼き付けといった工程が不要となり、焼き付けによるチップサーミスタへの熱の影響を低減させることができる。また、このように第一電極層が不要となるため、チップサーミスタの更なる小型化を図ることが可能となる。また、めっきが素体２３の形状に沿って被覆されることになるため、チップサーミスタ２１の外形の平坦度を向上させることができ、これにより、電子部品連の収納部内において、チップサーミスタ２１の転がり等を抑止して、チップサーミスタ２１の基板等への実装不良を低減することが可能となる。
【００６３】
また、チップサーミスタ２１では、外部電極２５，２５が、コンポジット部２９の外表面の略全面を覆うように形成されている、このため、コンポジット部２９，２９の厚みがそのまま外部電極２５，２５の幅となり、両外部電極２５，２５における幅寸法のバラツキを抑えることができる。その結果、外部電極２５，２５の幅寸法のバラツキによる、はんだ溶融時間の差が一因となって起こり得る実装時のチップ立ちといった現象を低減させることが可能となる。本実施形態では、外部電極２５，２５がコンポジット部２９の外表面の略全面を覆うように形成しているため、場合によっては外部電極２５，２５が伸びてサーミスタ部２７の端部の一部表面を覆ってしまう場合もあるが、このような場合であっても外部電極２５，２５を構成するめっきはサーミスタ部２７に完全には密着していないので、チップサーミスタ２１の抵抗値にはあまり影響しない。
【００６４】
以上、本発明の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第１実施形態では、サーミスタ部７の厚みが１００μｍである場合について説明し、第２実施形態では、サーミスタ部２７の厚みが２００μｍである場合について説明したが、チップサーミスタの低抵抗化を更に図るため、図９に示されるように、サーミスタ部７の厚みを４０μｍとして、サーミスタ部７の厚みが素体３の長手方向（Ｙ方向）の長さである４００μｍの０．１倍（１０％）であるチップサーミスタ１ａとしてもよい。チップサーミスタの低抵抗化の観点からは、サーミスタ部７の厚みが素体３の長手方向の長さの０．１倍以下であることがより好ましいが、上述した構成及びサーミスタ層７ａを積層する製造方法によれば、このような厚みのサーミスタ部７も容易に形成することができる。但し、本発明に係るチップサーミスタは、上述した製造方法による製造に限定されるわけでなく、他の製造方法で製造してももちろんよい。
【００６５】
また、チップサーミスタの低抵抗化を更に図るため、図１０に示されるように、サーミスタ部７の厚みを１０μｍとして、サーミスタ部７の厚みが素体３の長手方向（Ｙ方向）の長さである４００μｍの０．０２５倍（２．５％）であるチップサーミスタ１ｂとしてもよい。一方、サーミスタ部７，２７の厚みを逆に増やして３００μｍや３２０μｍとし、サーミスタ部７，２７の厚みが素体３，２３の長手方向の長さである４００μｍの０．７５倍（７５％）〜０．８倍（８０％）といった値にしてもよい。このように、所望の抵抗値等を得るために、サーミスタ部７の厚みを素体３の長手方向の長さの０．０２５倍〜０．８倍の間の何れかの長さにしてもよいが、サーミスタ部７，２７の厚みはこの範囲に限定されるわけではなく、例えば０．０１倍〜０．８倍の間の何れかの長さを適宜、選択して適用することが可能である。
【００６６】
また、上記実施形態では、チップサーミスタ１として、ＮＴＣサーミスタを例にとって説明したが、本発明は、これに限定されるわけではなく、ＰＴＣ（Positive Temperature Coefficient）サーミスタなど他のチップサーミスタに適用してももちろんよい。
【符号の説明】
【００６７】
１，１ａ，１ｂ，２１…チップサーミスタ、３，２３…素体、５，２５…外部電極、７，２７…サーミスタ部、７ａ…サーミスタ層、９，２９…コンポジット部、９ａ…コンポジット層、９ｂ…導通路、１１…絶縁層。
【図１】
2014033241.tif 000004
【図２】
2014033241.tif 000005
【図３】
2014033241.tif 000006
【図４】
2014033241.tif 000007
【図５】
2014033241.tif 000008
【図６】
2014033241.tif 000009
【図７】
2014033241.tif 000010
【図８】
2014033241.tif 000011
【図９】
2014033241.tif 000012
【図１０】
2014033241.tif 000013