(57)【要約】      （修正有）【課題】フリンジフィールドスイッチング（ＦＦＳ）モードの液晶表示装置において、生産性を向上させるために薄膜トランジスタ（ＴＦＴ）と画素電極とを同レイヤーに形成することがある。この場合、ＴＦＴを被覆する画素電極の断線や、パターン不良による短絡不良、エッチング残渣等によるＴＦＴのオフ時のリーク特性の悪化を防止する。【解決手段】表示装置は、ソース・ドレイン電極配線層の側面に絶縁膜からなるサイドウォールを形成するものである。これにより、画素電極の断線、短絡不良、オフ時のリーク特性劣化を防止できる。また、さらにソース配線上にも絶縁膜を形成するものである。これにより、ソース配線と共通電極との容量を低減でき、表示の高速応答性に寄与する。【選択図】図３
2014002250.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを有する第１の基板と、前記第１の基板と対向配置された第２の基板との間に液晶が挟持された液晶表示装置であって、
前記第１の基板は、
前記薄膜トランジスタを構成するゲート電極とソース電極とドレイン電極と、
前記ゲート電極と接続するゲート配線と、
前記ゲート電極と前記ゲート配線上に形成される第１の絶縁膜と、
前記第１の絶縁膜上に前記ゲート配線と直交するようにして形成されて、前記ソース電極と接続するソース配線と、
前記第１の絶縁膜上に形成された前記ドレイン電極上に一部重なるようにして形成された画素電極と、
前記画素電極を覆う第２の絶縁膜と、
前記第２の絶縁膜上に形成され、前記画素電極との間でフリンジ電界を発生させるスリットを有する対向電極と、
前記ソース配線と前記ソース電極と前記ドレイン電極との側壁に形成されて第３の絶縁膜からなるサイドウォールと、
を有し、
前記画素電極の少なくとも一部が前記ドレイン電極と前記ドレイン電極の側壁に形成された前記サイドウォール上に直接重なるように形成されていることを特徴とする
液晶表示装置。
【請求項２】
前記ソース配線上に前記第３の絶縁膜を形成したことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
第１の基板上に、ゲート電極と前記ゲート電極と接続するゲート配線を形成する工程と、
前記ゲート電極と前記ゲート配線とを覆うようにして第１の絶縁膜を形成する工程と、
前記ゲート配線と交差するようにして前記第１の絶縁膜上にソース配線と、前記ソース配線と接続するソース電極と、ドレイン電極を形成する工程と、
前記ドレイン電極上に一部重なるようにして画素電極を形成する工程と、
前記画素電極を覆うようにして第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記画素電極との間でフリンジ電界を発生させるスリットを有する対向電極を形成する工程と、
を有する液晶表示装置の製造方法であって、
前記ソース配線と前記ソース電極と前記ドレイン電極との側壁に第３の絶縁膜からなるサイドウォールを形成する工程を有し、
前記画素電極を形成する工程において、前記画素電極の少なくとも一部が前記ドレイン電極と前記ドレイン電極の側壁に形成された前記サイドウォール上に直接重なるように前記画素電極を形成することを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置に関し、特に詳しくはフリンジフィールドスイッチングモードの液晶表示装置に用いられる薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置に関する。
【背景技術】
【０００２】
近年、画素の開口率向上やコスト削減のためマスク枚数や導電層間の絶縁分離層間膜を削減した構造が開発されてきている。特に高画質対応としてフリンジフィールドスイッチング（Fringe Field Switching：以下ＦＦＳと称する）モードの液晶表示装置は、対向する基板間に狭持された液晶にフリンジ電界を印加して表示を行う表示方式である。
【０００３】
ＦＦＳモードの液晶表示装置では、ＴＦＴ基板側に画素電極と対向電極とを透明導電膜により絶縁膜を介して積層に形成しているため、インプレーンスイッチング（In-Plane Switching：ＩＰＳ）モードより高い開口率及び透過率を得ることができるが、画素電極と対向電極とを同時に形成することができないため、ＴＦＴアレイ基板の製造工程のコストが増大する。
【０００４】
それに対し、薄膜トランジスタのドレイン電極と直接重なるように画素電極を形成し、層間絶縁膜を介してその画素電極との間でフリンジ電界を発生させうる対向電極を形成する製法が知られている。これにより、フォトマスク枚数を増加させることなく、画素電極の開口率を下げる要因となるコンタクトホールの形成工程を不要とすることができる。（特許文献１、２）
【０００５】
しかしながら、このような構成でＦＦＳモードの液晶表示装置を作成した場合、薄膜トランジスタのドレイン電極の上に画素電極を重なるように形成することになるため、画素電極が被覆するドレイン電極パターン端部の側壁の形状により、当該画素電極の被覆性が悪化して画素電極の断線が生じてしまう。ここで透過率を上げるために画素電極を薄膜化すると、画素電極の断線はさらに発生しやすくなり表示不良が多発することになる。
【０００６】
ここで特に上記のような金属配線の断線の対策として、以下の２件の先行技術がある。導電層であるソース・ドレイン電極及び配線を単に層間絶縁膜で覆った場合に金属配線の段差部からの薬液等のしみこみにより生じる配線の断線を低減するために、ソース・ドレイン電極等にサイドウォール形成を行って上層に形成される絶縁膜や画素電極の被膜性向上や断線を回避する配線基板とその製造方法並びに表示装置が提示されている。(特許文献３)
【０００７】
導電層であるソース・ドレイン電極及び配線に庇状の部分がある場合、単に層間絶縁膜で覆った場合は庇状の部分に対応する箇所の導電層が損傷してしまうという問題点があり、それを防ぐために、塗布型絶縁膜により配線側壁を埋め込み導電層の損傷を防ぐことができる配線基板とその製造方法並びに表示装置が提示されている。(特許文献４)。
【０００８】
すなわち、下層の配線や電極を覆う層間膜・パッシベーション膜を介して形成される上層の配線や電極の被膜性を改善することが可能な表示装置や、下層の配線や電極の表面形状に起因して生じる上層の配線や電極の損傷を防ぐことが可能な表示装置が提示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１０−１９１４１０号公報
【特許文献２】米国公開公報２００８／０３０３０２４Ａ１
【特許文献３】特開平４−１９５１２２号公報
【特許文献４】特開２００７−１１６０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、薄膜トランジスタのドレイン電極と直接重なるように画素電極を形成した液晶表示装置で生じる画素電極の断線を解決することは困難である。また、このようなＦＦＳモードの画素電極は同層のソース配線に囲まれた画素エリア内に形成されるため、画素電極を形成する際のエッチング残渣やパターン異常により同層のソース配線と短絡することがある。この短絡がソース配線と画素電極との間で生じると、ソース配線の信号が薄膜トランジスタを介すことなく画素電極に伝わって表示不良を引き起こすため、歩留低下の要因となる。
【００１１】
また、薄膜トランジスタのソース・ドレイン電極としては、下層のオーミックコンタクト層との密着性とオーミックコンタクト層への拡散を抑制する必要から合金またはその積層膜で構成するが、いわゆるバックチャネル型のＴＦＴのチャネル領域を形成するためにオーミックコンタクト層であるｎ型シリコン層をドライエッチング除去する際に、その合金組成や積層形態によりソース・ドレイン電極の電極材とチャネルエッチガス成分が反応して、チャネル上に導電性の反応生成物が残留することがある。この残留物が導電性を有すると、トランジスタのソースとドレイン間に電流のリークパスが生じることになり、オフ時のリーク特性に悪影響を及ぼすため、表示特性の不良を引き起こしてしまう。
【００１２】
本発明では、配線・電極の配置や材料を変更することなくＴＦＴアレイ基板の電極の断線や短絡による歩留低下を防止すると同時に、トランジスタのリーク特性の悪化を防止することができるアレイ基板を有するＦＦＳ型の液晶表示装置とその製造方法を提示することを目的とする。
【課題を解決するための手段】
【００１３】
本発明にかかる液晶表示装置は、薄膜トランジスタを有する第１の基板と、前記第１の基板と対向配置された第２の基板との間に液晶が挟持された液晶表示装置であって、前記第１の基板上において、前記薄膜トランジスタのソース電極と接続するソース配線とソース電極、ドレイン電極の各々配線・電極側壁に絶縁膜からなるサイドウォールが形成されており、少なくとも一部が前記薄膜トランジスタのドレイン電極とドレイン電極側壁に形成されたサイドウォール上に直接重なるよう形成された画素電極と、前記画素電極を覆う層間絶縁膜と、前記層間絶縁膜上に形成され、前記画素電極との間でフリンジ電界を発生させるスリットを有する対向電極と、を備えるものである。
【発明の効果】
【００１４】
本発明によれば、ＦＦＳモードの液晶表示装置において、チャネル間への金属汚染等によるリーク特性の劣化による表示不良や、ソース配線と画素電極間のショートや、ドレイン電極端部での画素電極の断線による歩留低下を防止できる。
【図面の簡単な説明】
【００１５】
【図１】液晶表示装置に用いられるＴＦＴアレイ基板の構成を示す正面図である。
【図２】実施形態１に係る液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示した平面図である。
【図３】実施形態１に係る液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示した断面図である。
【図４】実施形態２に係る液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示した平面図である。
【図５】実施形態２に係る液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示した断面図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
始めに、図１を用いて、本実施の形態に係る液晶表示装置について説明する。図１は、本実施の形態に係る液晶表示装置に用いられる薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）アレイ基板の構成を示す正面図である。本実施の形態に係る液晶表示装置は、ＴＦＴアレイ基板に画素電極と対向電極とが形成されたＦＦＳモードの液晶表示装置である。この液晶表示装置の全体構成について以下に述べる。
【００１７】
本実施の形態に係る液晶表示装置は、基板１０を有している。基板１０は、例えば、ＴＦＴアレイ基板等のアレイ基板である。基板１０には、表示領域４１と表示領域４１を囲むように設けられた額縁領域４２とが設けられている。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は平行に設けられている。同様に、複数のソース配線４４は平行に設けられている。ゲート配線４３とソース配線４４とは、互いに交差するように形成されている。隣接するゲート配線４３とソース配線４４とで囲まれた領域が画素４７となる。従って、基板１０では、画素４７がマトリクス状に配列される。
【００１８】
基板１０の額縁領域４２には、走査信号駆動回路４５と表示信号駆動回路４６とが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、基板１０の端部で、走査信号駆動回路４５に接続される。ソース配線４４も同様に、表示領域４１から額縁領域４２まで延設され、基板１０の端部で、表示信号駆動回路４６と接続される。走査信号駆動回路４５の近傍には、外部配線４８が接続されている。また、表示信号駆動回路４６の近傍には、外部配線４９が接続されている。外部配線４８、４９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。
【００１９】
外部配線４８、４９を介して走査信号駆動回路４５、及び表示信号駆動回路４６に外部からの各種信号が供給される。走査信号駆動回路４５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。表示信号駆動回路４６は外部からの制御信号や、表示データに基づいて表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧を各画素４７に供給することができる。
【００２０】
画素４７内には、少なくとも１つのＴＦＴ５０が形成されている。ＴＦＴ５０はソース配線４４とゲート配線４３の交差点近傍に配置される。例えば、このＴＦＴ５０が画素電極に表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオンする。これにより、ソース配線４４から、ＴＦＴ５０のドレイン電極に接続された画素電極に表示電圧が印加される。さらに、画素電極は、スリットを有する共通電極（対向電極）と絶縁膜を介して対向配置されている。画素電極と対向電極との間には、表示電圧に応じたフリンジ電界が生じる。なお、基板１０の表面には、配向膜（図示せず）が形成されている。画素４７の詳細な構成については、後述する。
【００２１】
更に、基板１０には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、及び配向膜等が形成されている。基板１０と対向基板との間には液晶層が狭持される。即ち、基板１０と対向基板との間には液晶が導入されている。更に、基板１０と対向基板との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００２２】
画素電極と対向電極との間のフリンジ電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００２３】
偏光状態によって、対向基板側の偏光板を通過する光量は変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
【００２４】
続いて、本実施の形態に係る液晶表示装置の画素構成について、図２及び図３を用いて説明する。図２は、本実施の形態に係る液晶表示装置で用いられるＴＦＴアレイ基板の画素構成を示した平面図である。図３は、本実施の形態に係る液晶表示装置で用いられるＴＦＴアレイ基板の画素構成を示した断面図である。図２は、ＴＦＴアレイ基板の画素４７の１つを示している。図３（Ａ）は、図２中で示すIIIＡ−IIIＡ部における断面図であり、図３（Ｂ）は、図２のIIIＢ−IIIＢ部における断面図である。ここでは、チャネルエッチ型のＴＦＴ５０が形成されている場合について例示的に説明をする。
【００２５】
図２及び図３において、ガラス等の透明な絶縁性の基板１０上に、その一部がゲート電極１を構成するゲート配線４３が形成されている。ゲート配線４３は、基板１０上において一方向に直線的に延在するように配設されている。ゲート電極１及びゲート配線４３は、例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜によって形成されている。
【００２６】
ゲート電極１及びゲート配線４３を覆うように、第１の絶縁膜であるゲート絶縁膜１１が設けられている。ゲート絶縁膜１１は、窒化シリコン、酸化シリコン等の絶縁膜により形成されている。そして、ＴＦＴ５０の形成領域では、ゲート絶縁膜１１を介してゲート電極１の対面に半導体層２が設けられている。ここでは、半導体層２はゲート配線４３と重なるようゲート絶縁膜１１の上に形成され、この半導体層２と重複する領域のゲート配線４３がゲート電極１となる。半導体層２は、例えば、非晶質シリコン、多結晶ポリシリコン等により形成されている。
【００２７】
また、半導体層２上の両端に、導電性不純物がドーピングされたオーミックコンタクト膜３がそれぞれ形成されている。オーミックコンタクト膜３に対応する半導体層２の領域は、ソース・ドレイン領域となる。具体的には、図３（ａ）中の左側のオーミックコンタクト膜３に対応する半導体層２の領域がソース領域となる。そして、図３（ａ）中の右側のオーミックコンタクト膜３に対応する半導体層２の領域がドレイン領域となる。このように、半導体層２の両端にはソース・ドレイン領域が形成されている。そして、半導体層２のソース・ドレイン領域に挟まれた領域がチャネル領域となる。半導体層２のチャネル領域上には、オーミックコンタクト膜３は形成されていない。オーミックコンタクト膜３は、例えば、リン（Ｐ）等の不純物が高濃度にドーピングされた、ｎ型非晶質シリコンやｎ型多結晶シリコンなどにより形成されている。
【００２８】
オーミックコンタクト膜３の上に、ソース電極４及びドレイン電極５が形成されている。具体的には、ソース領域側のオーミックコンタクト膜３上に、ソース電極４と前記ソース電極４の側壁に第３の絶縁膜からなるサイドウォール９が形成されている。そして、ドレイン領域側のオーミックコンタクト膜３の上に、ドレイン電極５と前記ドレイン電極５の側壁に第３の絶縁膜からなるサイドウォール９が形成されている。このように、チャネルエッチ型のＴＦＴ５０が構成されている。そして、ソース電極４とソース電極側壁のサイドウォール９及びドレイン電極５とドレイン電極側壁のサイドウォール９は、半導体層２のチャネル領域の外側へ延在するように形成されている。すなわち、ソース電極４、ドレイン電極５、サイドウォール９は、オーミックコンタクト膜３と同様、半導体層２のチャネル領域上には形成されない。
【００２９】
ソース電極４とソース電極側壁のサイドウォール９は、半導体層２のチャネル領域の外側へ延在し、ソース配線４４と繋がっている。ソース配線４４はその側壁にサイドウォール９が形成されている。ソース配線４４及びサイドウォール９はゲート絶縁膜１１上に形成され、基板１０上においてゲート配線４３と交差する方向に直線的に延在するように配設されている。
【００３０】
したがって、ソース電極４とソース電極側壁のサイドウォール９は、ゲート配線４３との交差部において分岐してからゲート配線４３に沿って延在し、ソース電極４はソース電極側壁に絶縁膜からなるサイドウォール９が形成されている。
【００３１】
ドレイン電極５とドレイン電極の側壁に形成されるサイドウォール９は、半導体層２のチャネル領域の外側へ延在している。ドレイン電極５はドレイン側壁のサイドウォール９を介して画素電極６がドレイン電極５の上層部と電気的に接続している。すなわち、ドレイン電極５とドレイン電極側壁のサイドウォール９は、ＴＦＴ５０の外側の画素４７に延在する部分を有している。すなわち、この延在部において、ドレイン電極５と画素電極６とが電気的に接続する。
【００３２】
ソース電極４、ドレイン電極５、及びソース配線４４は、例えばＣｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜によって形成されている。ソース配線４４の側壁のサイドウォール９及びソース電極４の側壁のサイドウォール９並びにドレイン電極５側壁のサイドウォール９は窒化シリコン、酸化シリコン等の無機絶縁膜等の単膜もしくは積層膜によって形成されている。
【００３３】
ここで、本実施の形態では、画素電極６は、その一部がドレイン電極５の延在部の端面の側壁に形成されたサイドウォール９の上層部を介して前記ドレイン電極５の上層部に直接重なるように形成されて、ドレイン電極５と電気的に接続している。画素電極６は、ドレイン電極５の延在部上からサイドウォール９を介して画素４７内へと延在して形成されている。
【００３４】
具体的には、図２及び図３に示すように、画素電極６はソース配線４４と前記ソース配線４４の側壁に形成されたサイドウォール９及びゲート配線４３重複しないよう離間して設けられ、ソース配線４４と前記ソース配線の側壁に形成されたサイドウォール９とゲート配線４３とに囲まれた領域のうちＴＦＴ５０を除く略全面に形成されている。画素電極６は、ＩＴＯ等の透明導電膜によって形成されている。
【００３５】
ソース配線４４の側壁がサイドウォール９で被膜されているため、層間絶縁膜を形成しないでソース配線４４で囲まれた画素４７に画素電極を形成しても、ソース配線４４の側壁はサイドウォール９で画素電極６と絶縁分離されている。すなわち、本実施の形態の画素電極６は、画素４７内の画素電極６の形状異常や加工時の残渣等が発生しても、画素電極６とソース配線４４はソース配線側壁のサイドウォール９により絶縁分離されており、層間絶縁膜がなく画素電極６とソース配線４４が同層であっても電気的に短絡することはない。また画素電極６をソース配線近傍まで拡大して、画素の開口エリアを拡大してもソース配線４４の側壁は絶縁膜で保護されているため、歩留を考慮して画素電極６とソース配線間４４の距離をとる必要は無く、ソース配線との電界を考慮したのみの画素電極６の配置が可能となり、画素の開口率向上が可能となる。
【００３６】
またＴＦＴ５０から画素４７へ延在して形成されたドレイン電極５で、画素４７内にあるドレイン電極５の端部の側壁にサイドウォール９があることにより、画素電極６をドレイン電極５上部に重畳させた場合、ドレイン電極５端部のテーパー形状や、透過率向上のため画素電極６の膜厚を薄くしても、画素電極６の被膜性が改善し画素電極６が断線することがない、ドレイン電極構造が可能である。
【００３７】
さらには、ソース電極４及びドレイン電極５をＡｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ等の材料で合金膜や、またはこれらの積層膜で形成し、チャネル間の前記ソース電極４及びドレイン電極５端部にサイドウォールがない場合、チャネルエッチ実施時に電極材とエッチャント(フッ素等)と反応した導電性の残渣がチャネル間に形成され、それらによりチャネル間のソース電極４・ドレイン電極５間でオフリークが発生するため、ＴＦＴ特性不良となり液晶の表示特性が劣化する。チャネル領域両端のソース電極４及びドレイン電極５の側壁にサイドウォール９が形成されることで、チャネル形成時のエッチングによるソース電極４及びドレイン電極５から生成してくる導電性生成物によるチャネル間への残渣の拡散がサイドウォール９により保護が可能である。
【００３８】
ソース電極４、ドレイン電極５、ソース配線４４、とそれらの側壁に形成されたサイドウォール９及び画素電極６を覆うように、第２の絶縁膜である層間絶縁膜１２が設けられている。層間絶縁膜１２は、窒化シリコン、酸化シリコン等の絶縁膜により形成されている。そして、本実施の形態では、層間絶縁膜１２の上に対向電極８が形成されている。対向電極８は、層間絶縁膜１２を介して画素電極６の対面に配設され、画素電極６との間にフリンジ電界を発生させるためのスリットが設けられている。このスリットは、図２に示すように、ソース配線４４と略並行に複数設けられている。スリットは、例えばゲート配線４３と交差する方向に直線状に設けられている。対向電極８は、ＩＴＯ等の透明導電膜によって形成されている。
【００３９】
また、対向電極８は、ソース配線４４を覆うように形成されている。具体的には、図２及び図３（Ｂ）に示すように、層間絶縁膜１２を介してソース配線４４の対面には、ソース配線４４より幅の広い対向電極８が配設されている。対向電極８は、画素部のソース配線４４の大部分を覆っている。すなわち、ソース配線４４のうち、ゲート配線４３と交差する部分を除く領域の大部分が、対向電極８と重なり合う。このような構成により、ソース配線４４から発生する電界が対向電極８によって遮られるため、液晶まで及ばず、液晶の配向状態の変化を低減することができる。従って、ソース配線４４が発生する電界による光漏れが大幅に抑制されるため、対向基板側には、ソース配線４４を覆うように広い範囲でブラックマトリクスを形成する必要がない。よって、ソース配線４４近傍の非透過領域を小さくすることができ、開口率が向上する。
【００４０】
続いて、本実施の形態における液晶表示装置の製造方法について説明する。まず初めに、ガラス等の透明な絶縁性の基板１０上全面に、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜を成膜する。例えば、スパッタ法や蒸着法などを用いて基板１０全面に成膜する。その後、レジストを塗布して、塗布したレジストをフォトマスク上から露光し、レジストを感光させる。次に、感光させたレジストを現像して、レジストをパターニングする。以後、これら一連の工程を写真製版と呼ぶ。その後、このレジストパターンをマスクとしてエッチングし、フォトレジストパターンを除去する。以後、このような工程を微細加工技術と呼ぶ。これにより、ゲート電極１及びゲート配線４３がパターニングされる。
【００４１】
次に、ゲート電極１及びゲート配線４３を覆うように、ゲート絶縁膜１１となる第１の絶縁膜、半導体層２となる材料、及びオーミックコンタクト膜３となる材料をこの順に成膜する。例えば、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどを用いて、これらを基板１０全面に成膜する。ゲート絶縁膜１１として、窒化シリコン、酸化シリコン等を用いることができる。なお、ゲート絶縁膜１１は、ピンホール等の膜欠陥発生による短絡を防止するため、複数回に分けて成膜することが好ましい。
【００４２】
半導体層２となる材料には、非晶質シリコン、多結晶ポリシリコンなどを用いることができる。また、オーミックコンタクト膜３となる材料には、リン（Ｐ）等の不純物を高濃度に添加したｎ型非晶質シリコンやｎ型多結晶シリコンなどを用いることができる。その後、写真製版及び微細加工技術により、半導体層２となる膜、及びオーミックコンタクト膜３となる膜を、ゲート電極１上に島状にパターニングする。
【００４３】
次に、本実施の形態では、これらを覆うように、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜を成膜する。例えば、スパッタ法や蒸着法など用いて成膜する。その後、写真製版及び微細加工技術によりパターニングして、ソース電極４、ドレイン電極５、及びソース配線４４を形成する。
【００４４】
次に、ソース電極４、ドレイン電極５、及びソース配線４４を覆うように、サイドウォール９となる第３の絶縁膜を、例えば、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどを用いて、成膜する。サイドウォール９として、窒化シリコン、酸化シリコン等の無機絶縁膜を単膜もしくは積層膜として用いることができる。その後、写真製版をすること無く、ＣＦ４、ＣＨＦ３、Ａｒガス等組成の異方性の高いドライエッチングにより窒化シリコン、酸化シリコン膜をエッチしてソース電極４、ドレイン電極５、及びソース配線４４の側壁に、画素電極６の断線やショート及び、チャネル間のリークを改善するための絶縁膜からなるサイドウォール９を形成する。
【００４５】
続いて、ソース電極４、ドレイン電極５、ソース配線４４、及びサイドウォール９を覆うように、ＩＴＯ等の透明導電膜をスパッタ法等により基板１０全面に成膜する。そして、写真製版及び微細加工技術により、この透明導電膜をパターニングする。これにより、一部がドレイン電極５上に直接重畳する画素電極６が形成される。
【００４６】
上記により、画素４７内に形成された画素電極６は、ソース配線４４の側壁がサイドウォール９で絶縁保護されているため、画素電極６とソース配線４４が接触して画素の点灯不良が発生しない。また、画素４７内部のドレイン電極５の端部の側壁はサイドウォールにより電極テーパー形状が改善するため、透過率を上げるため画素電極６の膜厚を薄くしても断線等が発生しない。
【００４７】
次に、ソース電極４と及びドレイン電極５とそれら電極側壁のサイドウォール９をマスクとして、オーミックコンタクト膜３となる膜をエッチングする。すなわち、島状にパターニングされたオーミックコンタクト膜３のうち、ソース電極４又はドレイン電極５とそれら電極側壁のサイドウォール９に覆われずに露出した部分をエッチングにより除去する。これにより、ソース電極４とドレイン電極５との間にチャネル領域が設けられた半導体層２及びオーミックコンタクト膜３が形成される。なお、上記説明では、画素電極６形成後に、オーミックコンタクト膜のエッチングを行ったが、上記サイドウォール９形成後に連続してオーミックコンタクト層をエッチングする処置を行ってもよい。
【００４８】
オーミックコンタクト層エッチ時にソース電極４、ドレイン電極５に対してサイドウォール９を側壁に形成しておくことで、オーミックコンタクトエッチ時のソース電極４、ドレイン電極５からチャネルエッチによる導電性の残渣が発生しないため、オフリーク特性が悪化することがないトランジスタの形成が可能となる。サイドウォール９の形成工程により、表示特性劣化や、電気的短絡・断線による歩留低下を防止する薄膜トランジスタの形成が一括で可能である。
【００４９】
続いて、ソース電極４、ドレイン電極５、ソース配線４４、サイドウォール９及び画素電極６を覆うように、層間絶縁膜１２となる第２の絶縁膜を成膜する。例えば、層間絶縁膜１２として窒化シリコン、酸化シリコン等の無機絶縁膜を、ＣＶＤ法などを用いて基板１０全面に成膜する。これにより、半導体層２のチャネル領域が層間絶縁膜１２に覆われる。なお、額縁領域４２では、走査信号駆動回路４５又は表示信号駆動回路４６と接続するための端子（不図示）がゲート配線４３又はソース配線４４と同じ層によって形成される。そのため、層間絶縁膜１２を成膜した後に、写真製版及び微細加工技術により、これら端子に到達するコンタクトホールを層間絶縁膜１２及びゲート絶縁膜１１に形成する。
【００５０】
次に、層間絶縁膜１２の上に、ＩＴＯ等の透明導電膜をスパッタ法等により基板１０全面に成膜する。そして、写真製版及び微細加工技術により、この透明導電膜をパターニングする。これにより、層間絶縁膜１２を介して画素電極６の対面に、スリットを有する対向電極８が形成される。また、対向電極８は、ソース配線４４の大部分とゲート配線４３の少なくとも一部とを覆い、隣接する画素の対向電極８と繋がって形成される。なお、額縁領域４２では、コンタクトホールを介してゲート端子と接続するゲート端子パッドが、対向電極８と同じ透明導電膜によって形成される。同様に、コンタクトホールを介してソース端子と接続するソース端子パッドが対向電極８と同じ透明導電膜によって形成される。以上の工程を経て、本実施の形態のＴＦＴアレイ基板が完成する。
【００５１】
このように作製したＴＦＴアレイ基板の上に、その後のセル工程において配向膜を形成する。また、別途作製された対向基板の上に配向膜を同様に形成する。そして、この配向膜に対して、液晶との接触面に一方向にミクロな傷をつける配向処理（ラビング処理）を施す。次に、シール材を塗布して、ＴＦＴアレイ基板と対向基板とを貼り合せる。ＴＦＴアレイ基板と対向基板とを貼り合わせた後、真空注入法等を用い、液晶注入口から液晶を注入する。そして、液晶注入口を封止する。このようにして形成した液晶セルの両面に偏光板を貼り付けて、駆動回路を接続した後、バックライトユニットを取り付ける。このようにして、本実施の形態の液晶表示装置が完成する。
実施の形態２．
【００５２】
本実施の形態に係る液晶表示装置の画素構成について、図４及び図５を用いて説明する。図４は、実施の形態２に係る液晶表示装置に用いられるＴＦＴアレイ基板の一画素を示した平面図である。図５は、実施の形態２に係る液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示した断面図である。図５（Ａ）は図４中で示すＶＡ−ＶＡ部における断面図であり、図５(Ｂ)は図４のＶＢ−ＶＢ部における断面図であり、図５（Ｃ）は図４のＶＣ−ＶＣ部における断面図である。
【００５３】
図５（Ａ）においては、ソース電極４とドレイン電極５とが半導体層３上で対向する領域の構造を示しているが、この領域については実施の形態１と同様の構造なので詳しい説明は省略する。一方、ソース配線４４の断面図である図５（Ｂ）と、ソース配線４４とソース電極４とが一体としてつながっている領域の断面図である図５（Ｃ）においては、実施の形態１と異なる構造が形成されている。
【００５４】
まず、図５（Ｂ）において、ソース配線４４の側壁には実施の形態１と同様にサイドウォール９が形成されている。そして、実施の形態１とは異なり、ソース配線４４の上層にはソース配線上絶縁膜１３が形成されている。つまり、ソース配線４４と対向電極８間に設けられる絶縁膜は、層間絶縁膜１２に加えてソース配線上絶縁膜１３も合わさったものとなる。
【００５５】
次に、図５（Ｃ）に示すように、ソース電極４とソース配線４４とがつながる領域でもソース配線４４の側壁にサイドウォール９が形成されているのに加え、ソース配線４４上にソース配線上絶縁膜１３が形成されている。ここで、ソース配線４４上には絶縁膜を形成するのに対し、ソース電極４上には絶縁膜を形成していないことに注意されたい。
【００５６】
本実施の形態２では、ソース配線４４の側壁にサイドウォール９として形成する絶縁膜が、ソース配線上絶縁膜１３としてソース配線４４の上層にも設けられていることを特徴としている。それ以外の構成については実施の形態１と同様であるため、説明を省略する。
【００５７】
本実施の形態２の構造を言い換えると、サイドウォール９を形成する第３の絶縁膜がソース配線４４と層間絶縁膜１２との間に配設されている。すなわち、サイドウォール９を形成する絶縁膜であるソース配線上絶縁膜１３によりソース配線４４が覆われており、隣接する画素電極６間においてソース配線４４に沿って延在している。なお、サイドウォール９やソース配線上絶縁膜１３は、窒化シリコン、酸化シリコン等の無機絶縁膜を単膜もしくは積層膜として用いることができる。
【００５８】
このような構成のＴＦＴアレイ基板の製造方法について説明する。実施の形態１でサイドウォール９となる第３の絶縁膜を成膜する工程までは同一なので説明を省略する。実施の形態１ではその後、写真製版をすること無く異方性の高いドライエッチングを行うが、本実施の形態２においては少なくともソース配線４４上をレジストが覆うような写真製版を行う。写真製版を実施した後に、実施の形態１と同様に、ＣＦ４、ＣＨＦ３、Ａｒガス等を用いて行う異方性の高いドライエッチングにより窒化シリコン、酸化シリコン膜をエッチングして、その後フォトレジストを除去する。これにより、実施の形態１と同様にソース配線４４の側壁にサイドウォール９が形成されるとともに、ソース配線４４の上部にソース配線上絶縁膜１３が形成される。一方、ソース電極４、ドレイン電極５の場合はその側壁にのみサイドウォール９が形成される。ここで、サイドウォール９の形成後に連続してオーミックコンタクト層をエッチングする処置を行ってもよい。
【００５９】
続いて、ソース電極４、ドレイン電極５、ソース配線４４、サイドウォール９、ソース配線上絶縁膜１３を覆うように、ＩＴＯ等の透明導電膜をスパッタ法等により基板１０全面に成膜する。これ以降については実施の形態１と同様なので説明を省略する。なお、前述した製造方法に従えば、ソース配線上絶縁膜１３はサイドウォール９と同じく第３の絶縁膜からなるが、サイドウォール９とは別に異なる材料や厚みでソース配線上絶縁膜１３を形成してもかまわない。
【００６０】
以上のように、本実施の形態２ではソース配線４４の側壁だけでなく、ソース配線４４の上部も絶縁膜で覆うように形成されている。すなわち、ソース配線４４と対向電極８間に設けられる絶縁膜は、サイドウォール９の絶縁膜と層間絶縁膜１２となり層間膜厚が厚くなる。従って対向電極８とソース配線４４間の容量成分がさらに低減するため、液晶の配向状態の変化をさらに低減することができる。
【００６１】
なお、本発明の方法以外にたとえば、層間絶縁膜１２の下層に絶縁膜をもう１層形成する方法が考えられるが、その方法だと画素電極と対向電極との間の容量を低下させてしまう。本実施の形態２ではそのような不具合を起こすことなく、ソース配線と共通電極との容量を低下させることができる。
【符号の説明】
【００６２】
１  ゲート電極、  ２  半導体層、  ３  オーミックコンタクト膜、
４  ソース電極、  ５  ドレイン電極、  ６  画素電極、  ８  対向電極、
９  サイドウォール、  １０  基板、  １１  ゲート絶縁膜、  １２  層間絶縁膜、
１３  ソース配線上絶縁膜、
４１  表示領域、  ４２  額縁領域、  ４３  ゲート配線、
４４  ソース配線、４５  走査信号駆動回路、  ４６  表示信号駆動回路、
４７  画素、  ４８、４９  外部配線、  ５０  ＴＦＴ
【図１】
2014002250.tif 000003
【図３】
2014002250.tif 000004
【図５】
2014002250.tif 000005
【図２】
2014002250.tif 000006
【図４】
2014002250.tif 000007