(57)【要約】【課題】終端部の耐圧が高く、製造が容易な半導体装置及びその製造方法並びに半導体装置形成用基材を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、シリコンウェーハにガラス板を陽極接合する工程と、前記ガラス板に複数の開口部を形成する工程と、前記開口部の内部において、前記シリコンウェーハ上にシリコン層をエピタキシャル成長させる工程と、前記シリコン層に素子を形成する工程と、前記シリコン層を通過しないダイシングラインに沿って前記シリコンウェーハ及び前記ガラス板を切断することにより、前記シリコン層毎に個片化する工程と、を備える。【選択図】図１
2014033070.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハにガラス板を陽極接合する工程と、
前記ガラス板に複数の開口部を形成する工程と、
前記開口部の内部において、前記シリコンウェーハ上にシリコン層をエピタキシャル成長させる工程と、
前記シリコン層に素子を形成する工程と、
前記シリコン層を通過しないダイシングラインに沿って前記シリコンウェーハ及び前記ガラス板を切断することにより、前記シリコン層毎に個片化する工程と、
を備えた半導体装置の製造方法。
【請求項２】
半導体ウェーハ上における相互に離隔した複数の第１領域に半導体層を形成する工程と、
前記半導体層に素子を形成する工程と、
前記半導体ウェーハ上における前記第１領域を除く第２領域に、無機材料からなる絶縁板を接合する工程と、
前記第２領域のみを通過するダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記半導体層毎に個片化する工程と、
を備えた半導体装置の製造方法。
【請求項３】
半導体ウェーハに無機材料からなる絶縁板を接合する工程と、
前記絶縁板に複数の開口部を形成する工程と、
前記開口部の内部に半導体層を形成する工程と、
前記半導体層に素子を形成する工程と、
前記半導体層を通過しないダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記半導体層毎に個片化する工程と、
を備えた半導体装置の製造方法。
【請求項４】
半導体ウェーハ、前記半導体ウェーハに接合され複数の開口部が形成され無機材料からなる絶縁板、及び、前記開口部の内部に配置された半導体層を含む基材の前記半導体層に素子を形成する工程と、
前記半導体層を通過しないダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記基材を前記半導体層毎に個片化する工程と、
を備えた半導体装置の製造方法。
【請求項５】
前記半導体ウェーハはシリコンウェーハであり、
前記絶縁板はガラス板であり、
前記絶縁板を前記半導体ウェーハに陽極接合により接合する請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記半導体層は、前記半導体ウェーハ上にエピタキシャル成長させることにより形成する請求項２〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
半導体ウェーハと、
前記半導体ウェーハに接合され、複数の開口部が形成され、無機材料からなる絶縁板と、
前記開口部の内部に配置された半導体層と、
を備えた半導体装置形成用基材。
【請求項８】
前記半導体ウェーハはシリコンウェーハであり、
前記絶縁板はガラス板である請求項７記載の半導体装置形成用基材。
【請求項９】
前記半導体層は、前記半導体ウェーハに接している請求項７または８に記載の半導体装置形成用基材。
【請求項１０】
半導体基板と、
前記半導体基板上の中央領域に設けられた半導体層と、
前記半導体基板上の周辺領域に前記半導体層を囲むように配置され、前記半導体基板に接合され、無機材料からなる絶縁板と、
を備えた半導体装置。
【請求項１１】
前記半導体基板はシリコン基板であり、
前記絶縁板はガラス板である請求項１０記載の半導体装置。
【請求項１２】
前記半導体層は、前記半導体基板に接している請求項１０または１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法並びに半導体装置形成用基材に関する。
【背景技術】
【０００２】
電力用半導体装置には高い耐圧が必要とされ、終端部にも高い耐圧が要求されている。従来は、半導体ウェーハにトレンチを形成し、このトレンチ内に絶縁材料を塗布して絶縁部材を形成することにより、終端部に要求される耐圧を実現してきた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４４０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、終端部の耐圧が高く、製造が容易な半導体装置及びその製造方法並びに半導体装置形成用基材を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置の製造方法は、半導体ウェーハ上における相互に離隔した複数の第１領域に半導体層を形成する工程と、前記半導体層に素子を形成する工程と、前記半導体ウェーハ上における前記第１領域を除く第２領域に、無機材料からなる絶縁板を接合する工程と、前記第２領域のみを通過するダイシングラインに沿って前記半導体ウェーハ及び前記絶縁板を切断することにより、前記半導体層毎に個片化する工程と、を備える。
【０００６】
実施形態に係る半導体装置形成用基材は、半導体ウェーハと、前記半導体ウェーハに接合され、複数の開口部が形成され、無機材料からなる絶縁板と、前記開口部の内部に配置された半導体層と、を備える。
【０００７】
実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の中央領域に設けられた半導体層と、前記半導体基板上の周辺領域に前記半導体層を囲むように配置され、前記半導体基板に接合され、無機材料からなる絶縁板と、を備える。
【図面の簡単な説明】
【０００８】
【図１】（ａ）〜（ｆ）は、実施形態に係る半導体装置の製造方法を例示する工程断面図である。
【図２】実施形態に係る半導体装置形成用基材を例示する平面図である。
【図３】実施形態に係る半導体装置の製造方法を例示する工程平面図である。
【図４】（ａ）は本実施形態に係る半導体装置を例示する平面図であり、（ｂ）はその断面図である。
【図５】（ａ）〜（ｆ）は、比較例に係る半導体装置の製造方法を例示する工程断面図である。
【図６】（ａ）及び（ｂ）は、比較例に係る半導体装置の製造方法を例示する工程平面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、本発明の実施形態について説明する。
図１（ａ）〜（ｆ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図であり、
図２は、本実施形態に係る半導体装置形成用基材を例示する平面図であり、
図３は、本実施形態に係る半導体装置の製造方法を例示する工程平面図であり、
図４（ａ）は本実施形態に係る半導体装置を例示する平面図であり、（ｂ）はその断面図である。
本実施形態に係る半導体装置の製造方法は、半導体装置形成用基材を作製するプロセスと、この半導体装置形成用基材に素子を形成し個片化するプロセスに分けられる。
【００１０】
先ず、本実施形態に係る半導体装置の製造方法の前半部分、すなわち、半導体装置形成用基材を作製するプロセスについて説明する。
図１（ａ）に示すように、シリコンウェーハ１１及びガラス板１２を用意する。シリコンウェーハ１１は、例えば、導電形がｎ＋形のウェーハとする。ガラス板１２の形状は円板状であり、その直径はシリコンウェーハ１１の直径と同程度であり、その厚さは例えば３０〜５０μｍ（ミクロン）である。
【００１１】
次に、陽極接合法により、ガラス板１２をシリコンウェーハ１１の上面に接合し、貼り合わせる。すなわち、ガラス板１２をシリコンウェーハ１１に接触させた状態で、数百ボルト程度の電圧を印加しながら、数百度程度に加熱する。これにより、ガラス板１２中のイオンが接合界面に移動し、シリコンウェーハ１１中のシリコン原子と共有結合する。この結果、ガラス板１２がシリコンウェーハ１１に強固に接合される。
【００１２】
次に、図１（ｂ）に示すように、ガラス板１２上にレジスト膜を成膜し、パターニングすることにより、レジストパターン１３を形成する。レジストパターン１３には、相互に離隔し、マトリクス状に配列された複数の開口部１３ａを形成する。各開口部１３ａのサイズはチップサイズよりもやや小さなサイズとし、その形状は例えば矩形とする。
【００１３】
次に、レジストパターン１３をマスクとしてエッチングを施し、ガラス板１２を選択的に除去する。このエッチングは、例えば、エッチング液としてＢＨＦ（buffered hydrofluoric acid：バッファードフッ酸）を用いたウェットエッチング、又は、エッチングガスとして三フッ化メタンガス（ＣＨＦ３）を用いたドライエッチングによって行う。これにより、ガラス板１２に複数の開口部１２ａが形成される。開口部１２ａ内においては、シリコンウェーハ１１の上面が露出する。
次に、図１（ｃ）に示すように、レジストパターン１３を除去する。
【００１４】
次に、図１（ｄ）に示すように、シリコンウェーハ１１の上面上における各開口部１２ａの内部に、シリコンウェーハ１１の上面を起点としてシリコン層１４をエピタキシャル成長させる。このとき、シリコン層１４の上面の高さは、ガラス基板１２の上面の高さと同程度とする。また、シリコン層１４の導電形は、例えば、ｎ−形とする。これにより、本実施形態に係る半導体装置形成用基材２０（以下、単に「基材２０」ともいう）が作製される。
【００１５】
図１（ｄ）及び図２に示すように、基材２０においては、シリコンウェーハ１１、ガラス板１２及びシリコン層１４が設けられている。ガラス板１２はシリコンウェーハ１１に陽極接合法によって接合されており、マトリクス状に配列された複数の開口部１２ａが形成されている。ガラス基板１２の厚さは例えば３０〜５０μｍである。シリコン層１４は、ガラス基板１２の各開口部１２ａの内部に配置されており、シリコンウェーハ１１の上面からエピタキシャル成長したものである。シリコン層１４の下面はシリコンウェーハ１１に接しており、上面はガラス基板１２の上面とほぼ同じ高さにある。例えば、シリコンウェーハ１１の導電形はｎ＋形であり、シリコン層１４の導電形はｎ−形である。
【００１６】
次に、本実施形態に係る半導体装置の製造方法の後半部分、すなわち、半導体装置形成用基材に素子を形成し個片化するプロセスについて説明する。
図１（ｅ）に示すように、基材２０の各シリコン層１４及びその上方に、素子２１を形成する。素子２１は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）であり、ＭＯＳＦＥＴに接続されたメタル配線等も含まれる。なお、各図においては、図示の便宜上、素子２１を矩形のブロックとして表現する。
【００１７】
次に、図１（ｆ）及び図３に示すように、基材２０にシリコン層１４を通過しないようにダイシングライン２２を設定する。すなわち、ダイシングライン２２は、シリコンウェーハ１１及びガラス板１２からなる積層体内を通過する。また、ダイシングライン２２によって囲まれる領域には、各１つのシリコン層１４が含まれるようにする。次に、ダイシングライン２２に沿って、シリコンウェーハ１１及びガラス板１２を切断することにより、素子２１が形成された基材２０を、シリコン層１４毎に個片化する。これにより、本実施形態に係る半導体装置３０が形成される。このとき、シリコンウェーハ１１は複数枚のシリコン基板３１に切り分けられ、ガラス板１２は複数枚の枠状のガラス板３２に切り分けられる。
【００１８】
図４（ａ）及び（ｂ）に示すように、このようにして製造された半導体装置３０においては、シリコン基板３１が設けられている。シリコン基板３１の形状は矩形の板状であり、その導電形はｎ＋形である。シリコン基板３１上の中央領域には、１つのシリコン層１４が設けられている。シリコン基板３１上の周辺領域には、シリコン層１４を囲むように、枠状のガラス板３２が設けられている。ガラス板３２の厚さは例えば３０〜５０μｍであり、幅も例えば３０〜５０μｍである。ガラス板３２はシリコン基板３１に陽極接合されている。シリコン層１４及びその上方には、素子２１が形成されている。上述の如く、シリコン層１４はシリコン基板３１からエピタキシャル成長されており、その導電形はｎ−形である。半導体装置３０は、例えば、電力用のディスクリートチップである。
【００１９】
次に、本実施形態の効果について説明する。
本実施形態においては、図４（ａ）及び（ｂ）に示すように、半導体装置３０において、シリコン基板３１上の周辺領域に、厚さが３０〜５０μｍ、幅が３０〜５０μｍのガラス板３２が設けられている。これにより、半導体装置３０の終端部がガラスにより形成されるため、高い耐圧を実現することができる。
【００２０】
ガラス板３２の厚さ及び幅を３０μｍ以上とすることにより、高い耐圧を実現することができる。また、ガラス板３２の厚さ及び幅を５０μｍ以下とすることにより、シリコン基板３１とガラス板３２との間の熱膨張率の違いにより、ガラス板３２がシリコン基板３１から剥離することを効果的に防止できる。このため、ガラス板３２の厚さ及び幅は、３０〜５０μｍとすることが好ましい。
【００２１】
また、本実施形態においては、図１（ａ）に示す工程において、シリコンウェーハ１１にガラス板１２を陽極接合法により貼り合わせているため、終端部の耐圧を確保するための厚い絶縁部材を、容易に且つ低コストで形成することができる。また、元々板状の形状の絶縁部材（ガラス板１２）をシリコンウェーハ１１に接合するため、シリコンウェーハ１１上に絶縁材料を堆積させて絶縁部材を形成する場合のように、カバレッジ（埋込性）が問題となることがない。
【００２２】
更に、半導体装置３０の終端構造をガラス板３２によって構成することにより、耐熱性を高めることができる。これにより、素子２１を形成する際に高温プロセスを用いることが可能となり、工程の自由度が増大する。
【００２３】
更にまた、本実施形態においては、図１（ｄ）に示す工程において、ガラス板１２の開口部１２ａ内にシリコン層１４を形成し、その上面の高さをガラス板１２の上面の高さとほぼ同じとしている。これにより、基材２０の上面がほぼ平坦になり、一般的なウェーハと同様な取り扱いが可能となる。この結果、基材２０に対して通常のウェーハＭＯＳ工程を適用することにより、ディスクリートチップを容易に製造することができる。
【００２４】
次に、比較例について説明する。
図５（ａ）〜（ｆ）は、本比較例に係る半導体装置の製造方法を例示する工程断面図であり、
図６（ａ）及び（ｂ）は、本比較例に係る半導体装置の製造方法を例示する工程平面図である。
【００２５】
先ず、図５（ａ）に示すように、シリコンウェーハ６１を準備する。
次に、図５（ｂ）及び図６（ａ）に示すように、シリコンウェーハ６１及びその上方にＭＯＳＦＥＴ等の素子６２を形成する。素子６２には、メタル配線も含まれる。
次に、図５（ｃ）に示すように、素子６２が形成された領域を覆うように、チップサイズのレジストパターン６３を形成する。レジストパターン６３の各部分の形状は矩形とし、レジストパターン６３の各部分間には、格子状の開口部６３ａを形成する。
次に、図５（ｄ）に示すように、レジストパターン６３をマスクとしてＲＩＥ（reactive ion etching：反応性イオンエッチング）を施すことにより、シリコンウェーハ６１の上面にトレンチ６４を形成する。トレンチ６４の幅は５０μｍとし、深さも５０μｍとする。
【００２６】
次に、図５（ｅ）及び図６（ｂ）に示すように、レジストパターン６３を除去する。
次に、図５（ｆ）に示すように、スピンコート法により、例えばポリイミド等の樹脂材料からなる絶縁膜６５を全面に成膜する。このとき、トレンチ６４の内部にも絶縁膜６５を埋め込む。
次に、トレンチ６４内を通過し、素子６２を通過しないように設定されたダイシングライン６６に沿って、シリコンウェーハ６１及び絶縁膜６５を切断し、素子６２毎に個片化する。これにより、本比較例に係る半導体装置が製造される。この半導体装置においては、絶縁膜６５が終端構造を構成する。
【００２７】
本比較例においては、深さが５０μｍのトレンチ６４の内部を絶縁膜６５によって埋め込む必要がある。このため、絶縁膜６５の成膜方法として、ＣＶＤ（chemical vapor deposition：化学気相成長）等の気相成膜法は採用できず、スピンコート法等の塗布法を用いる必要がある。従って、絶縁膜６５の材料は塗布法によって成膜可能な材料、例えば、ポリイミド等の樹脂材料に限定される。また、絶縁膜６５は、素子６２に含まれるメタル配線の形成後に成膜されるため、硬化温度が低い材料に限定される。これらの制約により、絶縁膜６５は耐熱性が低い膜となる。この結果、半導体装置を製造する際の工程の自由度が低下する。例えば、ポリイミドの耐熱温度は３５０℃程度であるが、素子６２を形成するためのアニール温度は９００〜１０００℃程度とする必要があるため、素子６２を形成した後でないと、絶縁膜６５を形成することができない。
【００２８】
また、塗布型の樹脂材料といえども、深さが５０μｍのトレンチ６４を埋め込むことは容易ではなく、カバレッジを確保するために、複数回の塗布工程が必要となる場合もある。これにより、半導体装置の製造コストが増加してしまう。また、樹脂材料からなる絶縁膜６５を５０μｍ程度まで厚く形成すると、樹脂材料の熱硬化処理時の熱収縮により、絶縁膜６５にクラックが生じてしまう場合がある。
【００２９】
これに対して、前述の実施形態によれば、シリコンウェーハ１１にガラス板１２を貼り合わせることにより、強固で耐熱性が高く所望の厚さの絶縁部材を、容易に低コストで形成することができる。また、ガラス板１２に開口部１２ａを形成し、その内部にシリコン層１４を形成して基材２０を作製することにより、この基材２０を通常のシリコンウェーハと同様に扱うことができる。このとき、ガラス板１２は耐熱性が高いため、シリコンウェーハ１１にガラス板１２を貼り合わせた後、シリコン層１４に素子２１を形成することができる。その後、上述の如くダイシングすることにより、外周部分にガラス板３２が設けられた半導体装置３０を製造することができる。
【００３０】
なお、前述の実施形態においては、終端構造を構成する絶縁板としてガラス板を用いる例を示したが、これには限定されず、例えば、サファイア板等の無機材料からなる絶縁板であればよい。これにより、耐熱性が高い終端構造を実現することができる。また、前述の実施形態においては、半導体基板としてシリコン基板を用いる例を示したが、これには限定されず、ＧａＮ基板又はＳｉＣ基板等であってもよい。更に、前述の実施形態においては、半導体装置が電力用のディスクリートチップである例を示したが、これには限定されず、他の半導体装置であってもよく、ＭＥＭＳ（Micro Electro Mechanical Systems）又はセンサー等の微細構造体であってもよい。
【００３１】
更にまた、前述の実施形態においては、シリコンウェーハ１１にガラス板１２を接合した後、シリコン層１４を形成し、素子２１を形成する例を示したが、ガラス板１２をシリコンウェーハ１１に接合するタイミングは任意である。例えば、シリコンウェーハ上における相互に離隔した複数の素子領域にシリコン層を形成し、このシリコン層に素子を形成した後、シリコンウェーハ上における素子領域を除く素子間領域に、予め開口部が形成されたガラス板を接合してもよい。このとき、ガラス板はシリコンウェーハの素子間領域を覆い、ガラス板の開口部がシリコンウェーハの素子領域に位置するようにする。その後、素子間領域のみを通過するダイシングラインを設定し、このダイシングラインに沿ってシリコンウェーハ及びガラス板を切断することにより、シリコン層毎に個片化する。
【００３２】
以上説明した実施形態によれば、終端部の耐圧が高く、製造が容易な半導体装置及びその製造方法並びに半導体装置形成用基材を提供するを実現することができる。
【００３３】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【００３４】
１１：シリコンウェーハ、１２：ガラス板、１２ａ：開口部、１３：レジストパターン、１３ａ：開口部、１４：シリコン層、２０：半導体装置形成用基材、２１：素子、２２：ダイシングライン、３０：半導体装置、３１：シリコン基板、３２：ガラス板、６１：シリコンウェーハ、６２：素子、６３：レジストパターン、６３ａ：開口部、６４：トレンチ、６５：絶縁膜、６６：ダイシングライン
【図１】
2014033070.tif 000003
【図２】
2014033070.tif 000004
【図３】
2014033070.tif 000005
【図４】
2014033070.tif 000006
【図５】
2014033070.tif 000007
【図６】
2014033070.tif 000008