(57)【要約】      （修正有）【課題】半導体チップに含まれる突起電極のショートを起こり難くした半導体チップ、半導体装置、および半導体装置の製造方法を提供する。【解決手段】半導体チップ４ａは、集積回路１０ａが形成された半導体基板１２ａと半導体基板１２ａの第１の面に配置された半硬化状態の樹脂層８ａと集積回路１０ａに接続され樹脂層８ａを貫通する突起電極１６ａとを有し、突起電極１６ａは平面視において内側に位置する中央部２４ａと平面視において中央部２４ａを囲み前記第１の面からの高さが中央部２４ａより低い外周部２６ａとを有し、中央部２４ａと樹脂層８ａの間には外周部２６ａによって溝３２ａが形成されている。【選択図】図６
2014033067.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された半導体基板と、
前記半導体基板の第１の面に配置された半硬化状態の樹脂層と、
前記集積回路に接続され前記樹脂層を貫通する突起電極とを有し、
前記突起電極は、平面視において内側に位置する中央部と、平面視において前記中央部を囲み前記第１の面からの高さが前記中央部より低い外周部とを有し、
前記中央部と前記樹脂層の間に、前記外周部によって溝が形成された
半導体チップ。
【請求項２】
請求項１の半導体チップにおいて、
前記外周部は、前記中央部とは異なる材料で形成されていることを
特徴とする半導体チップ。
【請求項３】
集積回路が形成された半導体基板と、
前記半導体基板の第１の面に配置された半硬化状態の樹脂層と、
前記樹脂層を貫通し、平面視において内側に位置する中央部と平面視において前記中央部を囲む外周部とを有する突起電極とを有し、
前記外周部の第１の材料と前記中央部の第２の材料は加熱処理により反応して、反応前の第１の材料の体積と反応前の第２の材料の体積の合計より小さい体積を有する生成物に変化することを
特徴とする半導体チップ。
【請求項４】
第１の集積回路が形成された第１の半導体基板と、前記第１の半導体基板の第１の面に配置され前記第１の集積回路に接続された第１の突起電極とを有する半導体チップと、
基板と、前記基板の第２の面に配置され前記第１の突起電極に熱圧着された第２の突起電極とを有するチップ搭載基板と、
前記半導体チップと前記チップ搭載基板の間に配置された樹脂層とを有し、
前記第１の突起電極は、平面視において内側に位置する第１の中央部と、平面視において前記第１の中央部を囲み前記第１の面からの高さが前記第１の中央部より低い第１の外周部とを有し、
前記第２の突起電極は、平面視において内側に位置する第２の中央部と、平面視において前記第２の中央部を囲み前記第２の面からの高さが前記中央部より低い第２の外周部とを有する
半導体装置。
【請求項５】
第１の集積回路が形成された第１の半導体基板と、前記第１の半導体基板の第１の面に配置された半硬化状態の第１の樹脂層と、前記第１の集積回路に接続され前記第１の樹脂層を貫通し平面視において内側に位置する第１の中央部と平面視において前記第１の中央部を囲み前記第１の面からの高さが前記第１の中央部より低い第１の外周部とを有する第１の突起電極とを備え、前記第１の外周部によって前記第１の中央部と前記第１の樹脂層の間に溝が形成された半導体チップを、
基板と、前記基板の第２の面に配置された半硬化状態の第２の樹脂層と、前記第２の樹脂層を貫通し平面視において内側に位置する第２の中央部と平面視において前記第２の中央部を囲み前記第２の面からの高さが前記第２の中央部より低い第２の外周部とを有する第２の突起電極とを備え、前記第２の外周部によって前記第２の中央部と前記第２の樹脂層の間に溝が形成されたチップ搭載基板に、
前記第１の突起電極と前記第２の突起電極が接するように重ねる第１の工程と、
前記第１の突起電極と前記第２の突起電極を熱圧着するとともに、前記第１の樹脂層と前記第２の樹脂層を熱硬化させる第２の工程とを有する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ、半導体装置、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
CoC(Chip on Chip)技術は、半導体素子を積層することで半導体装置の集積度を高くする技術である。CoC(Chip on Chip)技術では、例えば２つの半導体素子がはんだバンプにより接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−５４３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
CoC(Chip on Chip)技術による半導体装置の集積度は、はんだバンプのサイズを小さくするとともに、はんだバンプのピッチを狭くすることで高くなる。
【０００５】
はんだバンプのピッチが狭くなると、はんだバンプを溶融した際に、はんだバンプ同士が接触してショートしやすくなる。同様の問題は、はんだバンプにより半導体素子を回路基板に接続する際にも起きる。
【課題を解決するための手段】
【０００６】
上記の問題を解決するために、本装置の一観点によれば、集積回路が形成された半導体基板と前記半導体基板の第１の面に配置された半硬化状態の樹脂層と前記集積回路に接続され前記樹脂層を貫通する突起電極とを有し、前記突起電極は平面視において内側に位置する中央部と平面視において前記中央部を囲み前記第１の面からの高さが前記中央部より低い外周部とを有し、前記中央部と前記樹脂層の間に前記外周部によって溝が形成された半導体チップが提供される。
【発明の効果】
【０００７】
開示の装置によれば、半導体チップの突起電極のショートが起こり難くなる。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態１の半導体装置の部分断面図である。
【図２】図２は、半導体チップの裏面の部分拡大図である。
【図３】図３は、半導体装置の製造方法を説明する工程断面図である。
【図４】図４は、半導体装置の製造方法を説明する工程断面図である。
【図５】図５は、半導体チップの裏面の部分平面図である。
【図６】図６は、図５のVI-VI線に沿った断面図である。
【図７】図７は、チップ搭載基板の部分断面図である。
【図８】図８は、第１の突起電極と第２の突起電極の熱圧着を説明する図である。
【図９】図９は、第１の樹脂層と第２の樹脂層を流動化させた時の問題を説明する図である。
【図１０】図１０は、樹脂層が流動化した後に突起電極の表面を撮影した顕微鏡写真である。
【図１１】図１１は、半導体チップの製造方法を説明する工程断面図である。
【図１２】図１２は、半導体チップの製造方法を説明する工程断面図である。
【図１３】図１３は、突起電極における高周波信号の伝搬経路を説明する図である。
【図１４】図１４は、実施の形態２の半導体装置の製造方法を説明する工程断面図である。
【図１５】図１５は、実施の形態２の半導体装置の製造方法を説明する工程断面図である。
【図１６】図１６は、半導体チップの部分断面図である。
【図１７】図１７は、チップ搭載基板の部分断面図である。
【図１８】図１８は、実施の形態３の半導体装置の部分断面図である。
【発明を実施するための形態】
【０００９】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１０】
（実施の形態１）
（１）構  造
図１は、実施の形態１の半導体装置２の部分断面図である。
【００１１】
図１に示すように半導体装置２は、半導体チップ（半導体素子）４と、チップ搭載基板６と、樹脂層８とを有する。
【００１２】
―半導体チップ―
半導体チップ４は、図１に示すように、第１の集積回路１０ａが形成された第１の半導体基板１２ａと、第１の半導体基板１２ａの第１の面１４ａに配置された第１の突起電極１６ａとを有する。第１の突起電極１６ａは、第１の集積回路１０ａに接続されている。
【００１３】
第１の集積回路１０ａは例えば、第１の半導体基板１２ａに形成されたトランジスタ等の第１のデバイス１８ａと、第１のデバイス１８ａの上に配置された第１の多層配線層２０ａとを有する。第１の多層配線層２０ａは、層間絶縁膜(図示せず)と層間絶縁膜に形成された配線（図示せず）とを有する。第１の多層配線層２０ａはさらに、表面に配置された第１の電極パッド２２ａを有する。
【００１４】
図２は、半導体チップ４の裏面の部分拡大図である。第１の突起電極１６ａは、図１及び２に示すように、平面視において内側に位置する第１の中央部２４ａを有する。第１の突起電極１６ａはさらに、平面視において第１の中央部２４ａを囲み第１の面１４ａからの高さが第１の中央部２４ａより低い第１の外周部２６ａとを有する。
【００１５】
図１及び２に示す例では、第１の電極パッド２２ａの上に後述する第１のシード層２８ａが配置されている。第１の突起電極１６ａは、第１のシード層２８ａを介して第１の電極パッド２２ａに接続されている。
【００１６】
―チップ搭載基板―
実施の形態１のチップ搭載基板６は、半導体チップである。
【００１７】
チップ搭載基板６の平面図は、図２に示す半導体チップ４の平面図と略同じである。第１の半導体基板１２ａ（図２参照）の位置には、チップ搭載基板６の第２の半導体基板１２ｂが配置される。第１の突起電極１６ａ（図２参照）の位置には、チップ搭載基板６の第２の突起電極１６ｂが配置される。第１の中央部２４ａ（図２参照）の位置には、第２の突起電極１６ｂの第２の中央部２４ｂが配置される。第１の外周部２６ａ（図２参照）の位置には、第２の突起電極１６ｂの第２の外周部２６ｂが配置される。
【００１８】
チップ搭載基板６は、図１に示すように、第２の集積回路１０ｂが形成された第２の半導体基板（基板）１２ｂと、第２の半導体基板１２ｂの第２の面１４ｂに配置され第１の突起電極１６ａに熱圧着された第２の突起電極１６ｂとを有する。第２の突起電極１６ｂは、第２の集積回路１０ｂに接続されている。
【００１９】
第２の集積回路１０ｂは例えば、第２の半導体基板１２ｂに形成されたトランジスタ等の第２のデバイス１８ｂと、第２のデバイス１８ｂの上に配置された第２の多層配線層２０ｂとを有する。第２の多層配線層２０ｂは、層間絶縁膜(図示せず)と層間絶縁膜に形成された配線（図示せず）とを有する。第２の多層配線層２０ｂはさらに、表面に配置された第２の電極パッド２２ｂを有する。
【００２０】
第２の突起電極１６ｂは、平面視において内側に位置する第２の中央部２４ｂと、平面視において第２の中央部２４ｂを囲み第２の面１４ｂからの高さが第２の中央部２４ｂより低い第２の外周部２６ｂとを有する。
【００２１】
図１に示す例では、第２の電極パッド２２ｂの上に第２のシード層２８ｂが配置されている。第２の突起電極１６ｂは、第２のシード層２８ｂを介して第２の電極パッド２２ｂに接続されている。
【００２２】
第１の突起電極１６ａおよび第２の突起電極１６ｂのサイズが小さくなると、第１の突起電極１６ａおよび第２の突起電極１６ｂを流れる電流の密度が高くなる。その結果、第１の突起電極１６ａおよび第２の突起電極１６ｂは、エレクトロマイグレーションにより断線し易くなる。
【００２３】
しかし、第１の中央部２４ａおよび第２の中央部２４ｂを例えばエレクトロマイグレーションを起こし難い銅で形成することで、断線を抑制することができる。一方、半導体チップが半田バンプにより接続された半導体装置では、端子に印加する電流を下げるなどの対応でしか抑制することは困難となる。
【００２４】
―樹脂層―
樹脂層３０は、半導体チップ４とチップ搭載基板６の間に配置されたアンダーフィル層（アンダーフィルが硬化した層）である。
【００２５】
図１に示す例では、第１の突起電極１６ａの第１の外周部２６ａと第２の突起電極１６ｂの第２の外周部２６ｂの間に、ボイド３０が形成されている。ボイド３０は小さいほど、好ましい。最も好ましいくは、ボイド３０は形成されない。
【００２６】
（２）製造方法
図３及び４は、半導体装置２の製造方法を説明する工程断面図である。
【００２７】
（i）半導体チップおよびチップ搭載基板の準備
まず半導体チップ４ａおよびチップ搭載基板６ａを準備する。
【００２８】
半導体チップ４ａ（図３参照）は、図１の半導体チップ４に対応している。チップ搭載基板６ａ（図３参照）は、図１のチップ搭載基板６に対応している。
【００２９】
―半導体チップの構造―
図５は、半導体チップ４ａの裏面の部分平面図である。図６は、図５のVI-VI線に沿った断面図である。
【００３０】
半導体チップ４ａは、図６に示すように、第１の集積回路１０ａが形成された第１の半導体基板１２ａと、第１の半導体基板１２ａの第１の面１４ａに配置された半硬化状態の第１の樹脂層８ａと、第１の突起電極１６ａとを有する。
【００３１】
半硬化状態とは、熱硬化性樹脂の硬化中間状態のことである。この状態の樹脂は中程度に硬化しているが、加熱されると流動化する。第１の樹脂層８ａは、例えばエポキシ樹脂に熱硬化剤やフィラー等が混合された樹脂である。
【００３２】
第１の突起電極１６ａは、図６に示すように、第１の集積回路１０ａに接続され、第１の樹脂層８ａを貫通する。さらに第１の突起電極１６ａは、図５及び６に示すように、平面視において内側に位置する第１の中央部２４ａと平面視において第１の中央部２４ａを囲み第１の面１４ａからの高さが第１の中央部２４ａより低い第１の外周部２６ａを有する。
【００３３】
第１の突起電極１６ａの第１の中央部２４ａと第１の樹脂層８ａの間には、図６に示すように、第１の中央部２４ａと第１の樹脂層８ａと第１の外周部２６ａとによって溝３２ａが形成されている。
【００３４】
第１の外周部２６ａは例えば、第１の中央部２４ａとは異なる材料で形成される。第１の中央部２４ａは、例えば銅（Ｃｕ）で形成される。第１の外周部２６ａは、例えばニッケル（Ｎｉ）または錫（Ｓｎ）で形成される。
【００３５】
第１の外周部２６ａの厚さは、例えば第１の中央部２４ａの半径の５％以上５０％以下が好ましい。さらに好ましくは、第１の外周部２６ａの厚さは、第１の中央部２４ａの半径の１０％以上３０％以下である。
【００３６】
５％以下では、後述する突起電極間への樹脂侵入の抑制効果が不十分である。一方５０％以上では、第１の外周部２６ａと第２の外周部２６ｂの間に形成されるボイド３０（図１参照）が大きくなり過ぎる。
【００３７】
―チップ搭載基板の構造―
チップ搭載基板６ａは、例えば半導体チップである。図７は、チップ搭載基板６ａの部分断面図である。
【００３８】
チップ搭載基板６ａの平面図は、図５に示す半導体チップ４ａの平面図と略同じである。第１の樹脂層８ａ（図５参照）の位置には、チップ搭載基板６ａの第２の樹脂層８ｂが配置される。第１の突起電極１６ａ（図５参照）の位置には、チップ搭載基板６ａの第２の突起電極１６ｂが配置される。第１の中央部２４ａ（図５参照）の位置には、第２の突起電極１６ｂの第２の中央部２４ｂが配置される。第１の外周部２６ａ（図５参照）の位置には、第２の突起電極１６ｂの第２の外周部２６ｂが配置される。
【００３９】
チップ搭載基板６ａは、図７に示すように、第２の集積回路１０ｂが形成された第２の半導体基板１２ｂと、第２の半導体基板１２ｂの第２の面１４ｂに配置された半硬化状態の第２の樹脂層８ｂと、第２の突起電極１６ｂとを有する。第２の樹脂層８ｂは、例えばエポキシ樹脂に熱硬化剤やフィラー等が混合された樹脂である。
【００４０】
第２の突起電極１６ｂは、図７に示すように、第２の集積回路１０ｂに接続され、第２の樹脂層８ｂを貫通する。第２の突起電極１６ｂはさらに、平面視において内側に位置する第２の中央部２４ｂと、平面視において第２の中央部２４ｂを囲み第２の面１４ｂからの高さが第２の中央部２４ｂより低い第２の外周部２６ｂとを有する。
【００４１】
第２の突起電極１６ｂの第２の中央部２４ｂと第２の樹脂層８ｂの間には、図７に示すように、第２の中央部２４ｂと第２の樹脂層８ｂと第２の外周部２６ｂとによって溝３２ｂが形成されている。
【００４２】
第２の外周部２６ｂは例えば、第２の中央部２４ｂとは異なる材料で形成される。第２の中央部２４ｂは、例えば銅で形成される。第２の外周部２６ｂは、例えばニッケルまたは錫で形成される。
【００４３】
第２の外周部２６ｂの厚さは、例えば第２の中央部２４ｂの半径の５％以上５０％以下が好ましい。さらに好ましくは、第２の外周部２６ｂの厚さは、第２の中央部２４ｂの半径の１０％以上３０％以下である。
【００４４】
（ii）重ね合わせ工程（図３）
図３に示すように、半導体チップ４ａをチップ搭載基板６ａに、第１の突起電極１６ａの第１の中央部２４ａと第２の突起電極１６ｂの第２の中央部２４ｂが接するように重ねる。
【００４５】
具体的には例えば、実装ヘッド（図示せず）に半導体チップ４ａを真空吸着させ、この実装ヘッドにより半導体チップ４ａをチップ搭載基板６ａの上に載置する。
【００４６】
（iii）熱圧着および熱硬化工程（図４）
次に図４に示すように、第１の突起電極１６ａと第２の突起電極１６ｂを熱圧着するとともに、第１の樹脂層８ａと第２の樹脂層８ｂを加熱して流動化させその後熱硬化させる。
【００４７】
具体的には例えば、上記「重ね合わせ工程」の後、半導体チップ４ａを吸着した実装ヘッドに圧力をかけて半導体チップ４ａをチップ搭載基板６ａに押し当てながら実装ヘッドを加熱して、半導体チップ４ａとチップ搭載基板６ａを加熱する。
【００４８】
すると、第１の突起電極１６ａの第１の中央部２４ａと第２の突起電極１６ｂの第２の中央部２４ｂが熱圧着される。半導体チップ４ａおよびチップ搭載基板６ａの加熱温度は、第１の中央部２４ａおよび第２の中央部２４ｂの融点より低い適当な温度である。
【００４９】
熱圧着時の加熱処理により、第１の樹脂層８ａと第２の樹脂層８ｂは流動化し一体化する。一体化した第１の樹脂層８ａと第２の樹脂層８ｂはその後熱硬化し、樹脂層８（図１参照）になる。
【００５０】
実施の形態１の加熱温度は第１の突起電極１６ａと第２の突起電極１６ｂが熱圧着（接合）するとともに、第１の樹脂層８ａと第２の樹脂層８ｂが流動化しその後熱硬化する温度である（実施の形態２及び３においても、同様）。半導体チップ４ａおよびチップ搭載基板６ａの加熱温度は、例えば２４０℃程度である。加熱時間は、例えば３０分程度である。
【００５１】
熱圧着は、複数の部材をそれぞれの融点より低い温度に加熱しながら当該部材が密着するように圧力を加えることで、複数の部材を接合する方法である。したがって第１の突起電極１６ａの間隔が狭くなっても、突起電極の接合時に第１の突起電極１６ａが溶けてショートし易くなることはない。第２の突起電極１６ｂについても、同様である。
【００５２】
一方、第１の突起電極１６ａと第２の突起電極１６ｂがはんだバンプで形成される半導体装置では、はんだバンプのピッチが狭くなるにしたがって、突起電極の接合時に第１の突起電極１６ａと第２の突起電極１６ｂが溶融してショートし易くなる。
【００５３】
―熱圧着のメカニズム―
図８は、第１の突起電極１６ａと第２の突起電極１６ｂの熱圧着を説明する図である。図８（ａ）は、熱圧着前の第１の突起電極１６ａと熱圧着前の第２の突起電極１６ｂとの接触面近傍の断面図である。
【００５４】
熱圧着前、第１の突起電極１６ａの第１の中央部２４ａは、第２の突起電極１６ｂの第２の中央部２４ｂに接してはいるが、接合はしていない。図８（ａ）ではこのような状態を表現するため、第１の中央部２４ａと第２の中央部２４ｂの間に隙間が設けられている。
【００５５】
図８（ａ）に示すように、第１の中央部２４ａおよび第２の中央部２４ｂそれぞれは、結晶粒子３４ａ,３４ｂを多数有している。この状態で第１の中央部２４ａおよび第２の中央部２４ｂを、それぞれの融点以下の温度で加熱しながら第１の中央部２４ａと第２の中央部２４ｂが密着するように圧力を加える。
【００５６】
すると第１の中央部２４ａおよび第２の中央部２４ｂの間で構成元素が固相拡散して、図８（ｂ）に示すように、第１の中央部２４ａと第２の中央部２４ｂの境界面３６を跨ぐ大きな結晶粒子３８が形成される。この境界面３６を跨ぐ結晶粒子の形成により、第１の中央部２４ａと第２の中央部２４ｂが接合される。
【００５７】
―樹脂層の流動化および熱硬化―
半導体チップとチップ搭載基板の間の隙間が十分に広ければ、半導体チップとチップ搭載基板の間の隙間にアンダーフィル（液状硬化性樹脂）は容易に注入される。しかし半導体チップとチップ搭載基板の間の隙間が狭い場合（例えば、１０〜３０μｍ）、半導体チップとチップ搭載基板の間の隙間にアンダーフィルを注入することは困難である。
【００５８】
実施の形態１では、半導体チップ４ａ（図６参照）に配置された第１の樹脂層８ａとチップ搭載基板６ａ（図７参照）に配置された第２の樹脂層８ｂを流動化させて一体化しその後硬化させることで、樹脂層８（図１参照）を形成する。したがって実施の形態１によれば、半導体チップ４とチップ搭載基板６の間の隙間が狭い場合でも、半導体チップ４とチップ搭載基板６の間の隙間にアンダーフィル層（樹脂層）が容易に形成される。
【００５９】
図９は、第１の樹脂層８ａと第２の樹脂層８ｂを流動化させた時の問題を説明する図である。図９の半導体装置１０２は、半導体チップ１０４の表面に配置された突起電極１１６ａとチップ搭載基板１０６の表面に配置された突起電極１１６ｂを熱圧着して形成される。
【００６０】
熱圧着前の半導体チップ１０４の表面および熱圧着前のチップ搭載基板１０６の表面には、それぞれ半硬化性の樹脂層が配置される。熱圧着前の突起電極１１６ａ,１１６ｂの断面は、矩形である。
【００６１】
例えばエポキシ樹脂から形成される半硬化状態の樹脂層は、１００℃以上（例えば、１２０〜１３０℃以上）に加熱されると流動する。一方、例えば銅製の突起電極は、半硬化状態の樹脂層が流動化する温度より高い温度（２００℃以上）で熱圧着される。
【００６２】
したがって突起電極１１６ａ,１１６ｂを加熱すると、まず半硬化性の樹脂層が流動化し、その後突起電極１１６ａ,１１６ｂが熱圧着される。
【００６３】
その結果、図９に示すように、流動化した樹脂層が熱圧着（接合）前に突起電極１１６ａ,１１６ｂの間の隙間に侵入し、そのまま硬化する。すると突起電極１１６ａと突起電極１１６ｂの熱圧着が妨げられ、突起電極１１６ａと突起電極１１６ｂの導通が不良になる。
【００６４】
実施の形態１では、第１の突起電極１６ａ（図６参照）の第１の中央部２４ａと第１の樹脂層８ａの間に溝３２ａが設けられている。また第２の突起電極１６ｂ（図７参照）の第２の中央部２４ｂと第２の樹脂層８ｂの間に溝３２ｂが設けられている。これらの溝３２ａ,３２ｂにより、第１の突起電極１６ａと第２の突起電極１６ｂの間への流動化した樹脂層の侵入が抑制される。その結果、図１に示すように第１の突起電極１６ａと第２の突起電極１６ｂが密着し、第１の突起電極１６ａと第２の突起電極１６ｂの導通が良好になる。
【００６５】
具体的には例えば、半導体チップとチップ搭載基板を２４０℃で加熱しながら５kgfの圧力を加えて熱圧着した場合、図９の半導体装置１０２では１０の装置うち６つの装置が導通不良になる。一方、図１の半導体装置２では１０の装置全ての導通が良好になる。試験対象の半導体チップの１辺は５ｍｍであり、一辺あたりバンプ数は４００個である。
【００６６】
図１０は、樹脂層が流動化した後に突起電極の表面を撮影した顕微鏡写真である。図１０（ａ）は、図９の半導体装置１０２における突起電極表面の顕微鏡写真である。図１０（ｂ）は、実施の形態１の半導体装置２における突起電極表面の顕微鏡写真である。図１０（ａ）及び（ｂ）は、流動化した樹脂層が完全に硬化する前に加熱を止めて撮影された。
【００６７】
突起電極１１６ａ,１１６ｂの断面が矩形の半導体装置１０２では、図１０（ａ）に示すように、流動化した樹脂層１０８が突起電極１１６ａ,１１６ｂの間に侵入する。一方、実施の形態１の半導体装置２では、図１０（ｂ）に示すように、第１の突起電極１６ａと第２の突起電極１６ｂの間に樹脂は侵入しない。
【００６８】
（３）半導体チップの製造方法
図１１及び図１２は、半導体チップ４ａ（図６参照）の製造方法を説明する工程断面図である。
【００６９】
―メッキシード層の形成工程―
図１１（ａ）に示すように、第１の電極パッド２２ａを有する複数の集積回路（図示せず）が形成された半導体ウエハ４０（例えば、Ｓｉ基板）の表面に、例えばスパッタ法でメッキシード層４２を堆積する。メッキシード層４２は、例えば厚さ５０〜１００ｎｍのTi/Cu膜である。
【００７０】
―第１のメッキ工程―
図１１（ｂ）に示すようにメッキシード層４２の上に、第１の電極パッド２２ａの上方に開口部が設けられたフォトレジスト膜４４を形成する。次にフォトレジスト膜４４の開口部の内に、電解メッキにより第１のメッキ層４６を形成する。
【００７１】
第１のメッキ層４６の材料は、例えばＣｕである。第１のメッキ層４６の直径および高さは、例えば１０〜３０μｍである。第１のメッキ層４６のピッチは、例えば２０〜６０μｍである。
【００７２】
―メッキシード層のエッチング工程―
メッキ終了後、フォトレジスト膜４４を剥離する。その後メッキシード層４２を、図１１（ｃ）に示すように、ウエットエッチングにより除去する。この時残されるメッキシード層４２が、第１のシード層２８ａ（図６参照）である。
【００７３】
―第２のメッキ工程―
図１１（ｄ）に示すように、第１のメッキ層４６を覆う第２のメッキ層４８を、例えば無電解メッキにより形成する。
【００７４】
第２のメッキ層４８は、第１のメッキ層４６の材料（例えば、Ｃｕ）とは異なる材料（例えば、Ｎｉ）により形成される。
【００７５】
―樹脂の塗布―
図１２（ａ）に示すように、第１のメッキ層４６と第２のメッキ層４８が形成された半導体ウエハ４０の表面にアンダーフィル（液状の樹脂）５０を塗布する。アンダーフィル５０は、例えばエポキシ樹脂に熱硬化剤や溶剤を混合した樹脂である。アンダーフィル５０は、Ｓｉ粒子等のフィラーを含んでもよい。
【００７６】
その後、例えば８０〜１２０℃でアンダーフィル５０を加熱する。加熱時間は、例えば３０分程度である。すると、アンダーフィル０は半硬化する。
【００７７】
―切削工程―
図１２（ｂ）に示すように、第１のメッキ層４６と第２のメッキ層４８と半硬化状態の樹脂とをダイヤモンドバイトにより切削して、平坦な面を形成する。
【００７８】
この切削により第１のメッキ層４６は、第１の突起電極１６ａの第１の中央部２４ａ（図６参照）になる。半硬化状態の樹脂は、第１の樹脂層８ａ（図６参照）になる。
【００７９】
―溝の形成工程―
次に切削された第２のメッキ層４８を選択的にエッチングして、図１２（ｃ）に示すように、第１の樹脂層８ａと第１の中央部２４ａの間に例えば深さ２〜１０μｍの溝３２ａを形成する。エッチングされた第２のメッキ層４８は、第１の突起電極１６ａの第１の外周部２６ａ（図６参照）になる。
【００８０】
第１のメッキ層４６の材料がＣｕで第２のメッキ層４８の材料がＮｉの場合、エッチング液は、例えば過酸化水素タイプのエッチング液である。
【００８１】
最後に、半導体ウエハ４０を個々のチップに分割する。
【００８２】
チップ搭載基板６ａ（図７参照）の製造方法は、図１１及び１２を参照して説明した半導体チップの製造方法と略同じである。
【００８３】
（４）高周波信号の経路
図１３は、突起電極における高周波信号の伝搬経路を説明する図である。
【００８４】
第１の突起電極１６ａを伝搬する信号のうち第１の外周部２６ａを伝搬する部分は、信号の周波数が高くなると表皮効果により大きくなる。第２の突起電極１６ｂを伝搬する信号についても、同様である。
【００８５】
半導体装置２における第１の突起電極１６ａと第２の突起電極１６ｂの接合面３６の近傍では、第１の外周部２６ａおよび第２の外周部２６ｂは除去されている。
【００８６】
したがって図１３に示すように、第１の突起電極１６ａおよび第２の突起電極１６ｂを伝搬する高周波信号は、接合面３６の近傍では第１の中央部２４ａおよび第２の中央部２４ｂを通る。
【００８７】
第１の中央部２４ａおよび第２の中央部２４ｂを形成する材料（例えば、Ｃｕ）の導電率が第１の外周部２６ａおよび第２の外周部２６ｂを形成する材料（例えば、Ｎｉ）の導電率より高い場合、高周波信号のこの様な経路５２は好ましい。接合面３６の近傍では、第１の外周部２６ａおよび第２の外周部２６ｂの抵抗が高くなる。しかし上記経路５２によれば、接合面３６の近傍で高周波信号は導電率の高い第１の中央部２４ａおよび第２の中央部２４ｂを通る。したがって、高周波信号の損失は低くなる。
【００８８】
以上の例では、突起電極の中央部はＣｕで形成されている。しかし突起電極の中央部はＣｕ以外の導電材料（例えば、Ｗ）で形成されてもよい。
【００８９】
また以上の例では、突起電極の外周部はＮｉで形成されている。しかし突起電極の外周部はＮｉ以外の材料（例えば、Ｓｎ）で形成されてもよい。外周部が錫（Ｓｎ）で形成されると、実施の形態２で説明する体積減少も得られる。
【００９０】
また以上の例では、突起電極の外周部と中央部は異なる材料で形成されている。しかし突起電極の外周部と中央部は、同じ材料で形成されてもよい。その場合例えば、フォトリソグラフィ技術とエッチングにより、突起電極の中央部と半硬化状態の樹脂層の間に溝が形成される。
【００９１】
（実施の形態２）
実施の形態２の半導体装置は、実施の形態１の半導体装置２に類似している。したがって実施の形態１と共通する部分については、説明を省略または簡単にする。
【００９２】
（１）構造
実施の形態２の半導体装置の構造は、実施の形態１の半導体装置２の構造と略同じである。ただし突起電極の外周部は、突起電極の中央部の周りに設けられた材料が中央部と反応して、中央部より低くなったものである。
【００９３】
（２）製造方法
図１４及び１５は、実施の形態２の半導体装置の製造方法を説明する工程断面図である。
【００９４】
（i）半導体チップおよびチップ搭載基板の準備
まず半導体チップ４ｂおよびチップ搭載基板６ｂを準備する。
【００９５】
―半導体チップ―
図１６は、半導体チップ４ｂの部分断面図である。
【００９６】
半導体チップ４ｂの平面図は、図５に示す半導体チップ４ａの平面図と略同じである。
【００９７】
第１の突起電極１６ａの位置には、半導体チップ４ｂの第３の突起電極１６ｃが配置される。第１の中央部２４ａの位置には、第３の突起電極１６ｃの第３の中央部２４ｃが配置される。第１の外周部２６ａの位置には、第３の突起電極１６ｃの第３の外周部２６ｃが配置される。
【００９８】
半導体チップ４ｂは、図１６に示すように、第１の集積回路１０ａが形成された第１の半導体基板１２ａと、第１の半導体基板１２ａの第１の面１４ａに配置された半硬化状態の第１の樹脂層８ａと、第３の突起電極１６ｃとを有する。
【００９９】
第３の突起電極１６ｃは、図１６に示すように、第１の集積回路１０ａに接続され第１の樹脂層８ａを貫通する。さらに第３の突起電極１６ｃは、平面視において内側に位置する第３の中央部２４ｃと平面視において第３の中央部２４ｃを囲む第３の外周部２６ｃを有する。
【０１００】
第３の外周部２６ｃの第１の材料（例えば、錫）と第３の中央部２４ｃの第２の材料（例えば、銅）は加熱処理により反応して、反応前の第１の材料の体積と反応前の第２の材料の体積の合計より小さい体積を有する生成物（例えば、錫と銅の合金）に変化する。上記加熱処理は、第３の突起電極１６ｃを他の電極（具体的には、第４の突起電極１６ｄ）に熱圧着する際の加熱処理である。
【０１０１】
なお第１の材料は、第２の材料とは異なる材料である。第１の材料と第２の材料は、例えば金属である。生成物は、例えば合金である。
【０１０２】
―チップ搭載基板―
実施の形態２のチップ搭載基板６ｂは、半導体チップである。図１７は、チップ搭載基板６ｂの部分断面図である。
【０１０３】
チップ搭載基板６ｂの平面図は、図５に示す半導体チップ４ｂの平面図と略同じである。第１の突起電極１６ａの位置には、チップ搭載基板６ｂの第４の突起電極１６ｄが配置される。第１の中央部２４ａの位置には、第４の突起電極１６ｄの第４の中央部２４ｄが配置される。第１の外周部２６ａの位置には、第４の突起電極１６ｄの第４の外周部２６ｄが配置される。
【０１０４】
チップ搭載基板６ｂは、図１７に示すように、第２の集積回路１０ｂが形成された第２の半導体基板１２ｂと、第２の半導体基板１２ｂの第２の面１４ｂに配置された半硬化状態の第２の樹脂層８ｂと、第４の突起電極１６ｄとを有する。
【０１０５】
第４の突起電極１６ｄは、図１７に示すように、第２の集積回路１０ｂに接続され第２の樹脂層８ｂを貫通する。さらに第４の突起電極１６ｄは、平面視において内側に位置する第４の中央部２４ｄと平面視において第４の中央部２４ｄを囲む第４の外周部２６ｄを有する。
【０１０６】
第４の外周部２６ｄの第３の材料と第４の中央部２４ｄの第４の材料（第３の材料とは異なる材料）は、加熱処理により反応して反応前の第３の材料の体積と反応前の第４の材料の体積の合計より小さい体積を有する生成物に変化する。
【０１０７】
第３の材料と第４の材料は、例えば金属である。生成物は、例えば合金である。上記加熱処理は、第４の突起電極１６ｄを他の電極（具体的には、第３の突起電極１６ｃ）に熱圧着する際の加熱処理である。
【０１０８】
（ii）重ね合わせ工程（図１４）
図１４に示すように、半導体チップ４ｂをチップ搭載基板６ｂに、実装ヘッド（図示せず）により第３の突起電極１６ｃと第４の突起電極１６ｄが接するように重ねる。
【０１０９】
（iii）熱圧着および熱硬化工程（図１５）
次に図１５に示すように、第３の突起電極１６ｃと第４の突起電極１６ｄを熱圧着するとともに、第１の樹脂層８ａと第２の樹脂層８ｂを加熱して流動化しその後熱硬化させる。
【０１１０】
具体的には例えば、上記「重ね合わせ工程」の後、半導体チップ４ｂを吸着した実装ヘッドに圧力をかけて半導体チップ４ｂをチップ搭載基板６ｂに押し当てながら、実装ヘッドを加熱して第３の突起電極１６ｃと第４の突起電極１６ｄをそれぞれの融点より低い適当な温度に加熱する。
【０１１１】
すると、第３の突起電極１６ｃの第３の中央部２４ｃと第４の突起電極１６ｄの第４の中央部２４ｄが熱圧着される。さらに、第１の樹脂層８ａと第２の樹脂層８ｂが加熱されて流動化し一体化する。
【０１１２】
この時、第３の突起電極１６ｃの第３の外周部２６ｃは第３の中央部２４ｃと反応して、第１の面１４ａからの高さが第３の中央部２４ｃより低くなる。さらに第４の突起電極１６ｄの第４の外周部２６ｄは第４の中央部２４ｄと反応して、第２の面１４ｂからの高さが第４の中央部２４ｄより低くなる。
【０１１３】
その結果、低くなった第３の外周部２６ｃと低くなった第４の外周部２６ｄの間に空間が形成される。この空間により、第３の中央部２４ｃと第４の中央部２４ｄへの流動化した樹脂層の侵入が妨げられる。
【０１１４】
したがって第３の突起電極１６ｃと第４の突起電極１６ｄが密着し、第３の突起電極１６ｃと第４の突起電極１６ｄの導通が良くなる。
【０１１５】
ＳｎとＣｕは２２１℃以上で反応して、反応前のＳｎの体積と反応前のＣｕの体積の合計より小さい体積を有する生成物に変化する。したがって第３の外周部２６ｃおよび第４の外周部２６ｄは例えばＳｎで形成され、第３の中央部２４ｃおよび第４の中央部２４ｄは例えばＣｕで形成される。熱圧着は、ＳｎとＣｕの反応温度（Snの融点232℃）より高い温度（例えば、２４０℃）で行われる。
【０１１６】
第３の外周部２６ｃと第４の外周部２６ｄを錫とビスマスの合金（ＳｎＢｉ）で形成し、第３の中央部２４ｃと第４の中央部２４ｄをＣｕで形成してもよい。ＳｎＢｉは低温（１３９℃）で融解し、Ｃｕと反応する。したがって、樹脂層の流動化と略同時に樹脂層の侵入を抑制する空間が形成され、突起電極間への樹脂の侵入が抑制される。
【０１１７】
（３）半導体チップおよびチップ搭載基板の製造方法
半導体チップ４ｂの製造方法は、実施の形態１の半導体チップ４ａの製造方法と略同じである。ただし実施の形態１で説明した「溝の形成工程」は行われない。チップ搭載基板６ｂの製造方法も同様である。
【０１１８】
（実施の形態３）
実施の形態３の半導体装置は、実施の形態１の半導体装置に類似している。したがって実施の形態１と共通する部分については、説明を省略または簡単にする。
【０１１９】
（１）構造
図１８は、実施の形態３の半導体装置２ａの部分断面図である。
【０１２０】
実施の形態３の半導体装置２ａの構造は、図１を参照して説明した実施の形態１の半導体装置２の構造と略同じである。
【０１２１】
ただし実施の形態３のチップ搭載基板６ｃは半導体基板１２ｂ（図１参照）の代わりに、配線５４が形成された回路基板５６を有している。チップ搭載基板６ｃの第２の突起電極１６ｂは回路基板５６の表面に配置され、その配線５４に接続されている。
【０１２２】
回路基板５６は例えば、ベース基板５８とビルドアップ層６０とを有するビルドアップ基板である。回路基板５６は、ベース基板５８の裏側に別のビルドアップ層を有してもよい。
【０１２３】
配線５４は例えば、ビルドアップ層６０に配置された配線５４ａ（ビアを含む）とベース基板５８に配置された配線５４ｂとを有している。ビルドアップ層６０の表面には、第３の電極パッド２２ｃが配置されている。
【０１２４】
図１８に示す例では、第３の電極パッド２２ｃの上に第３のシード層２８ｃが配置されている。第２の突起電極１６ｂは、第３のシード層２８ｃを介して第３の電極パッド２２ｃに接続されている。
【０１２５】
回路基板５６は、インターポーザ、パッケージ基板、およびプリント基板のいずれであってもよい。
【０１２６】
（２）製造方法
半導体装置２ａの製造方法は、図４乃至７を参照して説明した、実施の形態１の半導体層２の製造方法と略同じである。
【０１２７】
ただし実施の形態３で使用するチップ搭載基板は、第２の半導体基板１２ｂ（図７参照）の代わりに、配線５４が形成された回路基板５６を有している。
【０１２８】
以上のように半導体装置２ａの製造方法は、実施の形態１の半導体装置２の製造方法と略同じである。したがって実施の形態３によれば、実施の形態１と同様、突起電極間のショートが抑制されるとともに、突起電極の接合部の導通が良くなる。
【０１２９】
以上の例では突起電極は、集積回路上に配置される。しかし突起電極は、集積回路から見て半導体基板の反対側に配置されてもよい。
【０１３０】
以上の実施の形態１〜３に関し、更に以下の付記を開示する。
【０１３１】
（付記１）
集積回路が形成された半導体基板と、
前記半導体基板の第１の面に配置された半硬化状態の樹脂層と、
前記集積回路に接続され前記樹脂層を貫通する突起電極とを有し、
前記突起電極は、平面視において内側に位置する中央部と、平面視において前記中央部を囲み前記第１の面からの高さが前記中央部より低い外周部とを有し、
前記中央部と前記樹脂層の間に、前記外周部によって溝が形成された
半導体チップ。      
【０１３２】
（付記２）
付記１の半導体チップにおいて、
前記外周部は、前記中央部とは異なる材料で形成されていることを
特徴とする半導体チップ。
【０１３３】
（付記３）
付記１又は２に記載の半導体チップにおいて、
前記中央部は、銅で形成され、
前記外周部は、ニッケルまたは錫で形成されている
ことを特徴とする半導体チップ。
【０１３４】
（付記４）
集積回路が形成された半導体基板と、
前記半導体基板の第１の面に配置された半硬化状態の樹脂層と、
前記樹脂層を貫通し、平面視において内側に位置する中央部と平面視において前記中央部を囲む外周部とを有する突起電極とを有し、
前記外周部の第１の材料と前記中央部の第２の材料は加熱処理により反応して、反応前の第１の材料の体積と反応前の第２の材料の体積の合計より小さい体積を有する生成物に変化することを
特徴とする半導体チップ。
【０１３５】
（付記５）
付記４に記載の半導体チップにおいて、
前記中央部は銅であり、
前記外周部は、錫または錫とビスマスを含む合金であることを
特徴とする半導体チップ。
【０１３６】
(付記６)
第１の集積回路が形成された第１の半導体基板と、前記第１の半導体基板の第１の面に配置され前記第１の集積回路に接続された第１の突起電極とを有する半導体チップと、
基板と、前記基板の第２の面に配置され前記第１の突起電極に熱圧着された第２の突起電極とを有するチップ搭載基板と、
前記半導体チップと前記チップ搭載基板の間に配置された樹脂層とを有し、
前記第１の突起電極は、平面視において内側に位置する第１の中央部と、平面視において前記第１の中央部を囲み前記第１の面からの高さが前記第１の中央部より低い第１の外周部とを有し、
前記第２の突起電極は、平面視において内側に位置する第２の中央部と、平面視において前記第２の中央部を囲み前記第２の面からの高さが前記中央部より低い第２の外周部とを有する
半導体装置。      
【０１３７】
(付記７)
付記６に記載の半導体装置において、
前記基板は、前記第２の突起電極に接続された第２の集積回路を有する第２の半導体基板または前記第２の突起電極に接続された配線を有する回路基板であることを
特徴とする半導体装置。
【０１３８】
(付記８)
第１の集積回路が形成された第１の半導体基板と、前記第１の半導体基板の第１の面に配置された半硬化状態の第１の樹脂層と、前記第１の集積回路に接続され前記第１の樹脂層を貫通し平面視において内側に位置する第１の中央部と平面視において前記第１の中央部を囲み前記第１の面からの高さが前記第１の中央部より低い第１の外周部とを有する第１の突起電極とを備え、前記第１の外周部によって前記第１の中央部と前記第１の樹脂層の間に溝が形成された半導体チップを、
基板と、前記基板の第２の面に配置された半硬化状態の第２の樹脂層と、前記第２の樹脂層を貫通し平面視において内側に位置する第２の中央部と平面視において前記第２の中央部を囲み前記第２の面からの高さが前記第２の中央部より低い第２の外周部とを有する第２の突起電極とを備え、前記第２の外周部によって前記第２の中央部と前記第２の樹脂層の間に溝が形成されたチップ搭載基板に、
前記第１の突起電極と前記第２の突起電極が接するように重ねる第１の工程と、
前記第１の突起電極と前記第２の突起電極を熱圧着するとともに、前記第１の樹脂層と前記第２の樹脂層を熱硬化させる第２の工程とを有する
半導体装置の製造方法。
【０１３９】
(付記９)
付記８に記載の半導体装置の製造方法において、
前記基板は、前記第２の突起電極に接続された第２の集積回路を有する第２の半導体基板または前記第２の突起電極に接続された配線を有する回路基板であることを
特徴とする半導体装置の製造方法。
【符号の説明】
【０１４０】
２・・・半導体装置
４・・・半導体チップ
６・・・チップ搭載基板
８・・・樹脂層
１０ａ, １０ｂ・・・第１の集積回路、第２の集積回路
１２ａ，１２ｂ・・・第１の半導体基板、第２の半導体基板
１４ａ,１４ｂ・・・第１の面、第２の面
１６ａ,１６ｂ・・・第１の突起電極、第２の突起電極
２４ａ,２４ｂ・・・第１の中央部、第２の中央部
２６ａ，２６ｂ・・・第１の外周部、第２の外周部
３２ａ, ３２ｂ・・・溝
５４・・・配線
５６・・・回路基板
【図１】
2014033067.tif 000003
【図２】
2014033067.tif 000004
【図３】
2014033067.tif 000005
【図４】
2014033067.tif 000006
【図５】
2014033067.tif 000007
【図６】
2014033067.tif 000008
【図７】
2014033067.tif 000009
【図８】
2014033067.tif 000010
【図９】
2014033067.tif 000011
【図１１】
2014033067.tif 000012
【図１２】
2014033067.tif 000013
【図１３】
2014033067.tif 000014
【図１４】
2014033067.tif 000015
【図１５】
2014033067.tif 000016
【図１６】
2014033067.tif 000017
【図１７】
2014033067.tif 000018
【図１８】
2014033067.tif 000019
【図１０】
2014033067.tif 000020