(57)【要約】【課題】簡易な回路構成により、電源供給が停止された場合にキャパシターから負荷回路に電力を供給可能な電源供給回路、制御装置、及び印刷装置を提供する。【解決手段】電圧の異なるＶＣＣ及びＶＤＤから電源の供給を受けてＲＴＣ＿ＩＣ３３に電力を供給する電源供給回路３１であって、ダイオード６７を介してＶＣＣに接続された電気二重層キャパシター６９と、ＶＤＤとＲＴＣ＿ＩＣ３３とを接続する電源ライン７１と、ＶＣＣ、ＶＤＤの供給が停止した場合に電気二重層キャパシター６９を電源ライン７１に接続するＦＥＴ７３と、を備え、ダイオード６７はカソードに電気二重層キャパシター６９の正極が接続される一方、アノードにＶＣＣが接続され、ＦＥＴ７３のゲートがダイオード６７のアノードに接続され、ソースが電気二重層キャパシター６９の正極に接続され、ドレインが電源ライン７１に接続されている。【選択図】図３
2014168316.tif 000002
【特許請求の範囲】
【請求項１】
電圧の異なる少なくとも２つの電源から電源の供給を受けて負荷回路に電力を供給する電源供給回路であって、
ダイオードを介して第１の電源に接続された電荷蓄積部材と、
第２の電源と前記負荷回路とを接続する電源ラインと、
前記第１及び第２の電源の供給が停止した場合に前記電荷蓄積部材を前記電源ラインに接続するｐチャネル型のＦＥＴと、を備え、
前記ダイオードはカソードに前記電荷蓄積部材の正極が接続される一方、アノードに前記第１の電源が接続され、
前記ＦＥＴのゲートが前記ダイオードのアノードに接続され、ソースが前記電荷蓄積部材の正極に接続され、ドレインが前記電源ラインに接続されたこと、
を特徴とする電源供給回路。
【請求項２】
前記電源ラインとアースの間に接続されたキャパシターを備えること、
を特徴とする請求項１記載の電源供給回路。
【請求項３】
前記キャパシターは、前記第２の電源がオンのとき前記第２の電源により充電され、
前記第２の電源の供給がオフのとき前記電源ラインに電源を供給し、
前記第１及び第２の電源がオフであり、かつ前記ＦＥＴがオンのとき、前記電荷蓄積部材の電力により充電されること、
を特徴とする請求項１または請求項２記載の電源供給回路。
【請求項４】
前記第１及び前記第２の電源は、一つの電源から生成されて前記電源供給回路に供給されること、
を特徴とする請求項１から３のいずれかに記載の電源供給回路。
【請求項５】
前記電荷蓄積部材は電気二重層キャパシターにより構成され、
前記第２の電源は前記第１の電源をもとに生成され、前記第１の電源より低電圧の電源であること、
を特徴とする請求項１から４のいずれかに記載の電源供給回路。
【請求項６】
ひとつの電源から生成される電圧の異なる少なくとも２つの電源から電源の供給を受けて、負荷回路に電力を供給する電源供給回路と、前記負荷回路と通信可能に接続された制御手段とを有し、
前記電源供給回路は、ダイオードを介して第１の電源に接続された電荷蓄積部材と、第２の電源と前記負荷回路とを接続する電源ラインと、前記第１及び第２の電源の供給が停止した場合に前記電荷蓄積部材を前記電源ラインに接続するｐチャネル型のＦＥＴと、を備え、前記ダイオードはカソードに前記電荷蓄積部材の正極が接続される一方、アノードに前記第１の電源が接続され、前記ＦＥＴのゲートが前記ダイオードのアノードに接続され、ソースが前記電荷蓄積部材の正極に接続され、ドレインが前記電源ラインに接続され、
前記制御手段は、前記第２の電源に接続されて前記第２の電源により動作すること、
を特徴とする制御装置。
【請求項７】
請求項６記載の制御装置と、
前記第１の電源を生成する電源回路に電力を供給する主電源から電力の供給を受けて、前記制御手段の制御に従って動作する駆動手段と、
前記主電源から電力の供給を受けて、前記制御手段の制御に従ってインクを吐出する印刷ヘッドと、を有すること、
を特徴とする印刷装置。
【請求項８】
前記印刷ヘッドのノズルをクリーニングするクリーニング機構を備え、
前記負荷回路の少なくとも一つは計時回路であり、
前記制御装置が備える前記制御手段は、前記計時回路の出力に基づいて前記クリーニング機構を制御し、前記印刷ヘッドのクリーニングを行うこと、
を特徴とする請求項７記載の印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷回路に電力を供給する電源供給回路、この電源供給回路を備えた制御装置、及び、印刷装置に関する。
【背景技術】
【０００２】
従来、リアルタイムクロック等の負荷回路を備えた機器において、キャパシターを用いて、電源がオフの間も負荷回路に電力を供給するバックアップ機能を備えたものが知られている（例えば、特許文献１参照）。特許文献１記載の構成では、システム電源に基づいて動作する負荷回路としてＲＴＣに対し、システム電源がオフになると電源をキャパシターに切り替えて、キャパシターからＲＴＣに電源を供給して、ＲＴＣによる計時を継続する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２３３３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の構成では、より長時間、キャパシターから電源を供給できるようにするため、システム電源よりも高い電圧でキャパシターに充電する。このため、電圧が異なるシステム電源とキャパシターとを切り替えてＲＴＣに接続しなければならず、特許文献１の構成では各電圧に対応する電源ラインを設け、各電源ラインを切り替えてＲＴＣに接続するために複数のＦＥＴ（電界効果トランジスター）を備えていた。このように、バックアップの電源としてキャパシターを有効に利用する場合には、複雑な回路構成が要求されていた。
本発明は、上述した事情を鑑みてなされたものであり、簡易な回路構成により、電源供給が停止された場合にキャパシターから負荷回路に電力を供給可能な電源供給回路、この電源供給回路を備えた制御装置、及び、印刷装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は、電圧の異なる少なくとも２つの電源から電源の供給を受けて負荷回路に電力を供給する電源供給回路であって、ダイオードを介して第１の電源に接続された電荷蓄積部材と、第２の電源と前記負荷回路とを接続する電源ラインと、前記第１及び第２の電源の供給が停止した場合に前記電荷蓄積部材を前記電源ラインに接続するｐチャネル型のＦＥＴと、を備え、前記ダイオードはカソードに前記電荷蓄積部材の正極が接続される一方、アノードに前記第１の電源が接続され、前記ＦＥＴのゲートが前記ダイオードのアノードに接続され、ソースが前記電荷蓄積部材の正極に接続され、ドレインが前記電源ラインに接続されたこと、を特徴とする。
本発明によれば、第１の電源により充電される電荷蓄積部材によって、第１及び第２の電源の供給が停止した場合に負荷回路に電力を供給することができる。この電荷蓄積部材は、電源ラインを介して負荷回路に供給される第２の電源の電圧とは異なる電圧により充電されるため、例えば、より高電圧で充電することによって長時間、負荷回路に電力を供給できる。そして、本発明の電源供給回路は、第１及び第２の電源の供給が停止した際に第１の電源に接続されたＦＥＴが電荷蓄積部材を電源ラインに接続するので、簡易な回路構成によって実現可能である。
【０００６】
また、本発明は、上記電源供給回路であって、前記電源ラインとアースの間に接続されたキャパシターを備えることを特徴とする。
本発明によれば、電源ラインに接続されたキャパシターを第２の電源により充電し、第１及び第２の電源が停止された場合にはキャパシターから負荷回路に電力が供給される。従って、例えば電荷蓄積部材が負荷回路に接続されるタイミングと第１及び第２の電源がオフになるタイミングとが一致しなくても、負荷回路を継続して動作させることができる。
【０００７】
また、本発明は、上記電源供給回路であって、前記キャパシターは、前記第２の電源がオンのとき前記第２の電源により充電され、前記第２の電源の供給がオフのとき前記電源ラインに電源を供給し、前記第１及び第２の電源がオフであり、かつ前記ＦＥＴがオンのとき、前記電荷蓄積部材の電力により充電されること、を特徴とする。
本発明によれば、第１及び第２の電源が停止されたときに負荷回路に電力を供給するキャパシターが、第２の電源ラインがオンになっている間に充電され、電荷蓄積部材が負荷回路の電源ラインに接続された場合も充電がなされる。このため、電源供給回路が特別な動作を行わなくても充電できるので、必要に応じて速やかに負荷回路に電力を供給できる。
【０００８】
また、本発明は、上記電源供給回路であって、前記第１及び前記第２の電源は、一つの電源から生成されて前記電源供給回路に供給されること、を特徴とする。
本発明によれば、第１及び第２の電源がともに停止される構成において、簡易な構成で電荷蓄積部材の電圧を負荷回路に供給できる。
【０００９】
また、本発明は、上記電源供給回路であって、前記電荷蓄積部材は電気二重層キャパシターにより構成され、前記第２の電源は前記第１の電源をもとに生成され、前記第１の電源より低電圧の電源であること、を特徴とする。
本発明によれば、電荷蓄積部材を構成する電気二重層キャパシターが、負荷回路に供給される電圧より高い第１の電源の電圧で充電されるので、負荷回路が低電圧で動作する低消費電力型のものであっても、電気二重層キャパシターをより高い電圧で充電できる。これにより、電気二重層キャパシターにより多くの電荷を蓄積できるので、より長い時間、電気二重層キャパシターの電圧を負荷回路に供給できる。
【００１０】
上記目的を達成するために、本発明の制御装置は、ひとつの電源から生成される電圧の異なる少なくとも２つの電源から電源の供給を受けて、負荷回路に電力を供給する電源供給回路と、前記負荷回路と通信可能に接続された制御手段とを有し、前記電源供給回路は、ダイオードを介して第１の電源に接続された電荷蓄積部材と、第２の電源と前記負荷回路とを接続する電源ラインと、前記第１及び第２の電源の供給が停止した場合に前記電荷蓄積部材を前記電源ラインに接続するｐチャネル型のＦＥＴと、を備え、前記ダイオードはカソードに前記電荷蓄積部材の正極が接続される一方、アノードに前記第１の電源が接続され、前記ＦＥＴのゲートが前記ダイオードのアノードに接続され、ソースが前記電荷蓄積部材の正極に接続され、ドレインが前記電源ラインに接続され、前記制御手段は、前記第２の電源に接続されて前記第２の電源により動作すること、を特徴とする。
本発明によれば、第１の電源により充電される電荷蓄積部材によって、第１及び第２の電源の供給が停止した場合に負荷回路に電力を供給することができる。この電荷蓄積部材は、電源ラインを介して負荷回路に供給される第２の電源の電圧とは異なる電圧により充電されるため、例えば、より高電圧で充電することによって長時間、負荷回路に電力を供給できる。そして、本発明の電源供給回路は、第１及び第２の電源の供給が停止した際に第１の電源に接続されたＦＥＴが電荷蓄積部材を電源ラインに接続するので、簡易な回路構成によって実現可能である。
【００１１】
上記目的を達成するために、本発明の印刷装置は、上記の制御装置と、前記第１の電源を生成する電源回路に電力を供給する主電源から電力の供給を受けて、前記制御手段の制御に従って動作する駆動手段と、前記主電源から電力の供給を受けて、前記制御手段の制御に従ってインクを吐出する印刷ヘッドと、を有すること、を特徴とする。
本発明によれば、電源供給がオフにされている間も負荷回路を動作させることが可能な制御装置により、印刷装置を制御することができる。そして、この制御装置が備える電源供給回路は、第１の電源により充電される電荷蓄積部材によって、第１及び第２の電源の供給が停止した場合に負荷回路に電力を供給することができる。この電荷蓄積部材は、電源ラインを介して負荷回路に供給される第２の電源の電圧とは異なる電圧により充電されるため、例えば、より高電圧で充電することによって長時間、負荷回路に電力を供給できる。そして、本発明の電源供給回路は、第１及び第２の電源の供給が停止した際に第１の電源に接続されたＦＥＴが電荷蓄積部材を電源ラインに接続するので、簡易な回路構成によって実現可能である。
【００１２】
また、本発明は、上記印刷装置であって、前記印刷ヘッドのノズルをクリーニングするクリーニング機構を備え、前記負荷回路の少なくとも一つは計時回路であり、前記制御装置が備える前記制御手段は、前記計時回路の出力に基づいて前記クリーニング機構を制御し、前記印刷ヘッドのクリーニングを行うこと、を特徴とする。
本発明によれば、印刷装置の電源がオフにされている間においても、長期間、計時を継続し、電源がオフにされている時間の経過に応じて、適切にクリーニングを実行できる。
【発明の効果】
【００１３】
本発明によれば、電荷蓄積部材によって、第１及び第２の電源の供給が停止した場合に負荷回路に電力を供給することができる電源供給回路を、簡易な回路構成によって実現可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る電源供給回路を採用したプリンターのブロック図である。
【図２】第１電源部及び第２電源部の構成を示す図である。
【図３】制御装置の回路構成を説明する図である。
【図４】プリンターの電源が投入された場合の電源供給回路の動作を示す図である。
【図５】プリンターの電源がオフにされた場合の電源供給回路の動作を示す図である。
【図６】プリンターの電源が再投入された場合の電源供給回路の動作を示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態について説明する。
図１は本発明の実施形態に係る電源供給回路を採用したプリンター１のブロック図である。
プリンター１（印刷装置）は、カット紙等の印刷媒体にインクを吐出して画像を印刷するインクジェットプリンターとして構成される。プリンター１は、商用電源３に接続され、商用電源３から供給される交流電圧を直流電圧に変換し、プリンター１の主電源となる電圧ＶＨを出力するＡＣ／ＤＣ変換器５を備えている。また、プリンター１は、ＡＣ／ＤＣ変換器５が出力する電圧ＶＨから、より低い直流電圧ＶＣＣを生成する第１電源部７と、第１電源部が出力する直流電圧ＶＣＣをもとに、さらに低い直流電圧ＶＤＤを生成する第２電源部９とを備えている。これらＡＣ／ＤＣ変換器５、第１電源部７、及び第２電源部９によって出力される電圧ＶＨ、電圧ＶＣＣ、電圧ＶＤＤは、プリンター１の各部を動作させる電源として供給される。
【００１６】
プリンター１の入力端子１１には、プリンター１の主電源スイッチであるスイッチ１３が配設され、このスイッチ１３にＡＣ／ＤＣ変換器５が接続されている。スイッチ１３は、プリンター１を使用するオペレーターが操作する。例えば、オペレーターはプリンター１を使用して印刷する際や、始業時にスイッチ１３を投入し、使用後にスイッチ１３をオフにする。
ＡＣ／ＤＣ変換器５の出力端５Ａには第１電源部７が接続され、第１電源部７の出力端には第２電源部９が接続されている。スイッチ１３がオンにされると、ＡＣ／ＤＣ変換器５が電圧ＶＨを生成して出力し、この電圧ＶＨに基づいて第１電源部７が電圧ＶＣＣを生成して出力し、この電圧ＶＣＣに基づいて第２電源部９が電圧ＶＤＤを生成して出力する構成となっている。
【００１７】
プリンター１は、駆動手段としてのモーター１４、印刷ヘッド１５、及びクリーニング機構１７を有している。モーター１４は、プリンター１の印刷媒体であるカット紙等を搬送する搬送モーターや、印刷ヘッド１５を走査させるキャリッジを動かすキャリッジ駆動モーター等のモーターである。また、印刷ヘッド１５は印刷媒体に対してインクを吐出するノズル、及び、ノズルからインクを噴射するピエゾ素子等のインク吐出機構を備えている。また、クリーニング機構は、印刷ヘッド１５のノズルの詰まり等を解消するクリーニングを行うメカニズムであり、ノズル形成面を掻き取るブレード、ノズルからインクを吸い出すポンプ、ノズル形成面を封止するキャップ、キャップを移動させるキャップ移動機構等を備えている。これらの各駆動手段には、いずれもＡＣ／ＤＣ変換器５が生成する電圧ＶＨが供給され、この電圧ＶＨに基づいて動作する。
上記の各駆動手段は、プリンター１全体を制御するＣＰＵ２５（制御手段）に、制御信号線２５Ａを介して接続されている。ＣＰＵ２５は、制御信号線２５Ａを介して各駆動手段を動作させる。例えば、ＣＰＵ２５は、プリンター１のスイッチ１３がオフにされている時間を計時し、この時間が予め設定されたしきい値を超えた場合には、スイッチ１３が再びオンにされたときにクリーニング機構１７を動作させて、印刷ヘッド１５のクリーニングを実行する。
【００１８】
また、プリンター１は、ＣＰＵ２５の制御に従って、プリンター１の動作状態を表すように点灯したり点滅したりするインジケーター２３を備えている。インジケーター２３は、ＬＥＤ等を備え、第１電源部７の出力端に接続されて、電圧ＶＣＣ及び電圧ＶＤＤを電源として点灯する。
プリンター１は、プリンター１を中枢的に制御する制御装置３４を備えている。制御装置３４は、上述したＣＰＵ２５の他、図示しないＲＯＭ、不揮発性メモリー、ＲＡＭ等を備えている。ＣＰＵ２５は、第２電源部９が生成する電圧ＶＤＤに基づいて動作する。
ＣＰＵ２５には、現在時刻を計時するＲＴＣ＿ＩＣ（Real Time Clock IC）３３を有する計時回路３２が、バス２５Ｂを介して接続されている。制御装置３４は、計時回路３２に電源を供給する電源供給回路３１を有する。電源供給回路３１は、第１電源部７の出力端及び第２電源部９の出力端の各々に接続されていて、電圧ＶＣＣと電圧ＶＤＤの両方を供給できる。ＲＴＣ＿ＩＣ３３の動作電圧範囲は、ＶＣＣ（３．３Ｖ）〜ＶＤＤ（５Ｖ）を含んでおり、ＶＣＣとＶＤＤのいずれによっても動作させることが可能であり、本実施形態では後述するように電源供給回路３１により効率的な電源供給を実行する。
【００１９】
このように、プリンター１は、ＡＣ／ＤＣ変換器５が生成する電圧ＶＨを電源として動作するモーター１４、印刷ヘッド１５、及びクリーニング機構１７を備えている。また、プリンター１は、第１電源部７が生成する電圧ＶＣＣを電源として動作するインジケーター２３と、第２電源部９が生成する電圧ＶＤＤを電源として動作するＣＰＵ２５とを備えている。つまり、プリンター１は商用電源３から３種類の直流電圧を生成して動作し、電圧ＶＨ、ＶＣＣ、ＶＤＤは、例えば、４２Ｖ、５Ｖ、３．３Ｖである。
【００２０】
図２は第１電源部７及び第２電源部９の構成を示す図である。図２（Ａ）は第１電源部７の構成を示し、図２（Ｂ）は第２電源部９の構成を示す。
図２（Ａ）に示すように、第１電源部７はスイッチング素子を内蔵した降圧型のスイッチングレギュレーターＩＣであるスイッチングＩＣ３５と、入力キャパシター３６と、出力側回路３７とを備える。
スイッチングＩＣ３５の入力端子３９はＡＣ／ＤＣ変換器５の出力端に接続され、電圧ＶＨが入力される。
入力端子３９は入力キャパシター３６を介して接地されている。また、スイッチングＩＣ３５は、ＳＷ（スイッチング）出力端子４１と、ＦＢ（フィードバック）端子４３と、ＧＮＤ端子４５とを備えている。出力側回路３７は、インダクターインダクター４７、出力キャパシター４９、整流ダイオード５１、及び抵抗５３、５５等を備えている。
出力側回路３７においては、インダクター４７の一端がＳＷ出力端子４１に接続され、インダクター４７の他端は第１電源部７の出力端７Ｂに接続されるとともに、抵抗５３、５５を介して接地される。出力端７Ｂは出力キャパシター４９を介して、スイッチングＩＣ３５のＧＮＤ端子４５とともに接地されている。
また、インダクター４７の一端とスイッチングＩＣ３５のＧＮＤ端子４５との間には整流ダイオード５１が接続されている。
第１電源部７は、スイッチングＩＣ３５により、分圧抵抗として機能する抵抗５３、５５の比で決まる電圧に応じて、入力電圧ＶＨを降圧させた電圧ＶＣＣを、出力側回路３７の出力端７Ｂから出力する。
【００２１】
図２（Ｂ）に示す第２電源部９は、スイッチング素子を内蔵した降圧型のスイッチングレギュレーターＩＣであるスイッチングＩＣ１３５と、入力キャパシター１３６と、出力側回路１３７とを備える。
スイッチングＩＣ１３５の入力端子１３９は第１電源部７の出力端に接続され、電圧ＶＣＣが入力される。
入力端子１３９は入力キャパシター１３６を介して接地されている。また、スイッチングＩＣ１３５は、ＳＷ（スイッチング）出力端子１４１と、ＦＢ（フィードバック）端子１４３と、ＧＮＤ端子１４５とを備えている。出力側回路１３７は、インダクター１４７、出力キャパシター１４９、整流ダイオード１５１、及び抵抗１５３、１５５等を備えている。
出力側回路１３７においては、インダクター１４７の一端がＳＷ出力端子１４１に接続され、インダクター１４７の他端は第２電源部９の出力端９Ｂに接続されるとともに、抵抗１５３、１５５を介して接地される。出力端９Ｂは出力キャパシター１４９を介して、スイッチングＩＣ１３５のＧＮＤ端子１４５とともに接地されている。
また、インダクター１４７の一端とスイッチングＩＣ１３５のＧＮＤ端子１４５との間には整流ダイオード１５１が接続されている。
第２電源部９は、スイッチングＩＣ１３５により、分圧抵抗として機能する抵抗１５３、１５５の比で決まる電圧に応じて、入力電圧ＶＣＣを降圧させた電圧ＶＤＤを、出力側回路１３７の出力端９Ｂから出力する。
【００２２】
図３は、電源供給回路３１の回路構成を説明する図である。
電源供給回路３１は、ダイオード６７及び抵抗７０を介して第１電源部７の出力端７Ｂに接続される電気二重層キャパシター６９（電荷蓄積部材）を備えている。
また、電源供給回路３１は、第２電源部９の出力端９ＢとＲＴＣ＿ＩＣ３３の電源端子７４との間を接続する電源ライン７１を備えている。電源端子７４はＲＴＣ＿ＩＣ３３を駆動する電圧が入力される端子である。また、電源供給回路３１は、電気二重層キャパシター６９と電源ライン７１との間に配置されるＦＥＴ７３、電源ライン７１に接続されるキャパシター７５、及び、第２電源部９と電源ライン７１との間に接続されるダイオード７６等を備えている。
【００２３】
ダイオード６７は、アノード側に出力端７Ｂが接続され、カソード側に電気二重層キャパシター６９の正極が保護抵抗７０を介して接続され、電気二重層キャパシター６９の負極は接地されている。このダイオード６７により、後述するように電気二重層キャパシター６９が放電する際に第１電源部７側への電流を遮断する。
Ｐチャネル型のＦＥＴ７３は、ソース（Ｓ）が電気二重層キャパシター６９の正極に抵抗７０を介して接続され、ゲート（Ｇ）はダイオード６７のアノードに接続されている。即ち、ダイオード６７のアノード−カソード間の電圧がＦＥＴ７３のゲート−ソース間に印加される。また、ＦＥＴ７３のドレイン（Ｄ）は、ＲＴＣ＿ＩＣ３３に繋がる電源ライン７１に接続されている。
【００２４】
ＲＴＣ＿ＩＣ３３の電源端子７４は、ダイオード７６を介して第２電源部９の出力端９Ｂに接続され、ＲＴＣ＿ＩＣ３３には電圧ＶＤＤが供給される。また、電源ライン７１には、一端を接地（アース）されたキャパシター７５が接続される。
ＲＴＣ＿ＩＣ３３には、水晶振動子８５、水晶振動子８５に流れ込む電流を制限する制限抵抗８７、及び発振周波数を調整する一対のキャパシター８９等を有する発振回路８３が接続されている。この発振回路８３とＲＴＣ＿ＩＣ３３とが、計時回路３２を構成する。
ＲＴＣ＿ＩＣ３３の電源端子７４に電圧が印加されている間、ＲＴＣ＿ＩＣ３３は発振回路８３を駆動し、発振回路８３の発振周波数に基づいて計時を実行する。
また、ＲＴＣ＿ＩＣ３３は、ＣＰＵ２５にバス２５Ｂを介して接続され、ＣＰＵ２５からバス２５Ｂを介して制御信号が入力されると、この制御信号への応答として計時している時刻データをＣＰＵ２５に出力する。
【００２５】
図４〜図６は、電源供給回路３１の動作を示し、電源供給回路３１の各部における電圧を示す図表である。図４は、電気二重層キャパシター６９が未充電の状態でプリンター１の電源が投入された場合の電源供給回路３１の動作を示し、図５はプリンター１の電源がオフにされた場合の電源供給回路３１の動作を示し、図６はプリンター１の電源が再投入された場合の電源供給回路３１の動作を示す。図４〜図６中、縦軸は電圧、横軸は時間の経過であり、図中（Ａ）は第１電源部７の出力電圧ＶＣＣを示し、（Ｂ）は第２電源部９の出力電圧ＶＤＤを示し、（Ｃ）は電気二重層キャパシター６９の正極側の電位を示し、（Ｄ）はＲＴＣ＿ＩＣ３３の電源端子７４への供給電圧（ＲＴＣ＿ＩＣ３３の入力電圧）を示す。
以下、図３及び図４〜図６を参照して、電源供給回路３１の動作について説明する。
【００２６】
図４の時刻ｔ１でスイッチ１３（図１）がオンになると、ＡＣ／ＤＣ変換器５（図１）が電圧ＶＨの出力を開始し、第１電源部７の出力電圧ＶＣＣ（Ａ）が期間Ｔ１において立ち上がる。また、第２電源部９は、電圧ＶＣＣが立ち上がるにつれて電圧ＶＤＤの出力を開始するので、期間Ｔ１の経過後に、電圧ＶＣＣに遅れて出力電圧ＶＤＤ（Ｂ）が期間Ｔ２で立ち上がる。
電源供給回路３１においては、電圧ＶＣＣの立ち上がりとともにダイオード６７に順方向電圧がかかる。このため、ＦＥＴ７３のゲート−ソース間にはダイオード６７の電圧降下に対応した電位差が生じ、しきい値電圧を超えることはない。このため、ＦＥＴ７３はオフに維持される。
【００２７】
電圧ＶＣＣが立ち上がると、電源供給回路３１の入力端からダイオード６７と保護抵抗７０を介して電気二重層キャパシター６９に至る経路Ｐ１（図３）に電流が流れるので、電気二重層キャパシター６９の充電が開始され、電気二重層キャパシター６９の電圧（Ｃ）が上昇する。
また、図３に示すように、ＦＥＴ７３にはドレインからソースに流れる方向を順方向とする寄生ダイオードが生じる。このため、電圧ＶＣＣがダイオード７６、寄生ダイオード９３、保護抵抗７０を介して電気二重層キャパシター６９に至る経路Ｐ２に、電流が流れることも考えられる。しかし、経路Ｐ１におけるダイオード６７のカソードの電位が、経路Ｐ２における寄生ダイオード９３のカソードの電位より高いので、電気二重層キャパシター６９は、主に経路Ｐ１を流れる電流によって充電される。
【００２８】
その後、電圧ＶＤＤが立ち上がると、ＲＴＣ＿ＩＣ３３の入力電圧（Ｄ）が動作電圧に達して、ＲＴＣ＿ＩＣ３３が計時を開始する。また、ＣＰＵ２５への供給電圧が動作電圧に達して、ＣＰＵ２５は所定の初期化動作を行った後、ＲＴＣ＿ＩＣ３３を含むプリンター１の各部を制御する。ＣＰＵ２５とＲＴＣ＿ＩＣ３３とはともに、電圧ＶＤＤにより駆動されるので、バス２５Ｂの電位も電圧ＶＤＤに対応した電位となる。
また、電気二重層キャパシター６９の充電開始から、電気二重層キャパシター６９の電圧（Ｃ）は徐々に上昇する。そして、例えば電圧ＶＤＤの立ち上がりから所定の期間Ｔ３が経過したところで、電気二重層キャパシター６９の電圧（Ｃ）は電圧ＶＤＤと同じ電圧ＶＲまで充電される。ここで、電気二重層キャパシター６９は電圧ＶＤＤより高電圧のＶＣＣで充電されているので、電気二重層キャパシター６９の電圧は電圧ＶＲを超えて、満充電時の電圧ＶＣＡまで上昇する。
【００２９】
ここで、スイッチ１３がオフにされると、各部の電圧は図５に示すように変化する。
すなわち、時刻ｔ２でスイッチ１３がオフにされると、ＡＣ／ＤＣ変換器５の出力電圧ＶＨの低下に伴い、第１電源部７の出力電圧ＶＣＣ（Ａ）が低下する。そして、電圧ＶＣＣがおよそ電圧ＶＤＤのレベルまで低下した所定のタイミングで、第２電源部９の出力電圧ＶＤＤ（Ｂ）も低下しはじめる。電圧ＶＣＣ（Ａ）及び電圧ＶＤＤ（Ｂ）は、最終的に接地基準電位近傍まで低下する。
電源供給回路３１においては、第１電源部７の電圧ＶＣＣの低下によりダイオード６７のアノードは、電気二重層キャパシター６９の充電電圧が印加されるダイオード６７のカソードよりもが低電位となる。そして、ＦＥＴ７３のゲート−ソース間の電圧がゲート閾値電圧を超えて、時刻ｔ３でＦＥＴ７３がオンする。
これにより、電気二重層キャパシター６９に充電されていた電力が、抵抗７０及びＦＥＴ７３を通る経路Ｐ４を介して、ＲＴＣ＿ＩＣ３３の電源端子７４に供給される。電気二重層キャパシター６９は上記のように電圧ＶＣＣで充電されるため、経路Ｐ４を介して供給される電圧は、電圧ＶＤＤより高い。従って、電源端子７４の電圧（Ｃ）は、時刻ｔ３から所定時間が経過した時刻ｔ４で、電圧ＶＤＤより高くなる。上述のように、ＲＴＣ＿ＩＣ３３の動作電圧範囲は電圧ＶＤＤ及び電圧ＶＣＣを含む範囲であるため、ＲＴＣ＿ＩＣ３３は問題なく計時を継続できる。
【００３０】
ところで、電圧ＶＤＤの低下が速く（例えば、図５の（Ｂ´））、ＦＥＴ７３がオンになるタイミングとの間に時間差がある場合、ＲＴＣ＿ＩＣ３３の電源端子７４の電圧が低下してしまうことが考えられる。しかしながら、電源端子７４にはキャパシター７５が接続されていて、このキャパシター７５はスイッチ１３がオンの間に、図３の経路Ｐ３を通る電流により、電圧ＶＤＤで充電されている。このため、電源端子７４にはキャパシター７５から電力が供給されるので、電源端子７４の電圧（Ｄ）はＲＴＣ＿ＩＣ３３の動作電圧範囲を下回らない程度に維持できる。また、キャパシター７５はＶＤＤにダイオード７６を介して接続されているので、キャパシター７５から第２電源部９側に電流が流れる懸念はない。
そして、ＦＥＴ７３がオンになって電気二重層キャパシター６９から電源端子７４に電流が流れると、この電流の一部はキャパシター７５に流れ、キャパシター７５が充電される。ここで、キャパシター７５は電気二重層キャパシター６９の電圧で充電されるため、スイッチ１３がオンの間よりも高い電圧で充電されることになる。
この動作により、電気二重層キャパシター６９の放電によってＲＴＣ＿ＩＣ３３が動作を継続する。電気二重層キャパシター６９は一般に大容量であり、しかも、より高電圧のＶＣＣで充電されるので、ＲＴＣ＿ＩＣ３３の消費電力に比べて大きな電力を蓄積できる。従って、スイッチ１３がオフの間、長期間にわたってＲＴＣ＿ＩＣ３３を駆動できる。
【００３１】
そして、電気二重層キャパシター６９の電力が消耗してＲＴＣ＿ＩＣ３３が停止する前にスイッチ１３が再投入されると、各部の電圧は図６に示すように変化する。
時刻ｔ５でスイッチ１３がオンにされると、ＡＣ／ＤＣ変換器５の出力電圧ＶＨが上昇し、第１電源部７の出力電圧ＶＣＣ（Ａ）が期間Ｔ６で立ち上がる。また、第２電源部９は、電圧ＶＣＣが立ち上がるにつれて電圧ＶＤＤの出力を開始するので、期間Ｔ１の経過後に、電圧ＶＣＣに遅れて出力電圧ＶＤＤ（Ｂ）が期間Ｔ５で立ち上がる。
電源供給回路３１においては、電圧ＶＣＣの立ち上がりとともにダイオード６７に順方向電圧がかかり、ＦＥＴ７３のゲート−ソース間の電位差がゲート閾値電圧を下回るようになる。このため、例えば時刻ｔ６においてＦＥＴ７３はオフに切り替わり、図３の経路Ｐ４を通じた電源端子７４への電力供給が停止する。
【００３２】
ＦＥＴ７３がオフになることで、電源端子７４の電圧（Ｄ）は図６に示すように低下するが、電圧ＶＤＤが立ち上がっていれば、電源端子７４に電圧ＶＤＤが供給されることにより、ＲＴＣ＿ＩＣ３３は計時を継続できる。
さらに、ＦＥＴ７３が時刻ｔ６でオフになると、キャパシター７５から電源端子７４に電流が流れる。キャパシター７５は、図５に示したように、ＦＥＴ７３がオンの間に電気二重層キャパシター６９により充電されている。このため、キャパシター７５の電圧は電圧ＶＤＤより高い。従って、時刻ｔ５からは、キャパシター７５が電源端子７４へ電力を供給し、このキャパシター７５の放電が進んで電源端子７４の電位が電圧ＶＤＤまで低下すると、ＲＴＣ＿ＩＣ３３はＶＤＤにより動作する。このとき、キャパシター７５は、第２電源部９が出力する電圧ＶＤＤにより充電されるため、例えば図５に示したようにスイッチ１３がオフになっても、またＲＴＣ＿ＩＣ３３は動作を継続する。さらに、電気二重層キャパシター６９は第１電源部７の出力電圧ＶＣＣにより充電されるので、再びスイッチ１３がオフになってもＲＴＣ＿ＩＣ３３に電源供給できる。
【００３３】
ここで、ＲＴＣ＿ＩＣ３３に対してキャパシター７５が電力を供給している間（時刻ｔ５−ｔ６間）は、ＣＰＵ２５に電圧ＶＤＤが供給されて動作を開始しているので、ＣＰＵ２５の動作電圧よりＲＴＣ＿ＩＣ３３の動作電圧が高い状態となる。この状態ではバス２５Ｂの電位が、ＲＴＣ＿ＩＣ３３の動作電圧の影響でＣＰＵ２５の許容電圧範囲よりも高電位となっていて、ＣＰＵ２５とＲＴＣ＿ＩＣ３３とが制御信号を送受信できなくなる可能性もある。しかしながら、通常、ＣＰＵ２５は起動直後に初期化動作等を実行するので、ＣＰＵ２５がＲＴＣ＿ＩＣ３３と通信を実行するタイミングはより遅い。また、ＣＰＵ２５が、ＲＴＣ＿ＩＣ３３の動作電圧が低下する程度の所定時間（例えば、数秒）待機するように、ＣＰＵ２５の初期化プログラムを設定しておくことで、この懸念は容易に解消する。
【００３４】
このように、プリンター１は、電源供給回路３１が備える電気二重層キャパシター６９、及び、キャパシター７５に蓄積した電力によりＲＴＣ＿ＩＣ３３に電源を供給することができるので、スイッチ１３がオフの間もＲＴＣ＿ＩＣ３３による計時を継続できる。
印刷ヘッド１５のノズルは長時間に亘ってプリンター１が停止している間にインクの乾燥等によって詰まりを生じやすくなる。そこで、ＣＰＵ２５は、スイッチ１３がオフの時間を計時回路３２によって計時し、プリンター１の停止時間が所定時間を経過した場合、次にスイッチ１３がオンにされたときに、ノズルのクリーニングをクリーニング機構１７に行わせる。従って、ＲＴＣ＿ＩＣ３３の計時を長期間にわたって行うことで、印刷ヘッド１５のノズルの詰まりを確実に防止できる。
【００３５】
このように、実施形態に係る電源供給回路３１は、ダイオード６７を介して第１電源部７に接続された電気二重層キャパシター６９と、第２電源部９に計時回路３２を接続する電源ライン７１とを備え、第１電源部７及び第２電源部９からの電源の供給が停止した場合には、電気二重層キャパシター６９を電源ライン７１に接続するＦＥＴ７３を備えている。ダイオード６７のカソードが電気二重層キャパシター６９の正極に接続され、アノードが第１電源部７に接続されている。また、ＦＥＴ７３のゲートがダイオード６７のアノードに接続され、ソースが電気二重層キャパシター６９の正極に接続され、ドレインが電源ライン７１に接続されている。この構成によれば、第１電源部７及び第２電源部９からの電源の供給が停止した場合には、第１電源部７に接続されたＦＥＴ７３が電気二重層キャパシター６９を電源ライン７１に接続するようになっている。これにより、電気二重層キャパシター６９の電圧を計時回路３２に供給する構成を、簡易な構成で実現できる。
【００３６】
また、電源ライン７１にキャパシター７５が接続されている。これにより、各電圧生成回路からの電圧の供給が停止されてから、ＦＥＴ７３がオンに切り替わって電気二重層キャパシター６９から計時回路３２への電源の供給が開始されるまでの間に、キャパシター７５の電源が計時回路３２に供給される。さらに、ＦＥＴ７３がオフになってか第２電源部９が電圧（電源）を供給するまでの間にも、キャパシター７５の電圧が計時回路３２に供給される。従って、計時回路３２の動作が停止されることを確実に防止され、プリンター１の停止及び起動にかかわらず、計時回路３２を動作させることができる。
【００３７】
また、キャパシター７５は、第２電源部９により充電され、第２電源部９の供給が停止してからＦＥＴ７３がオンになるまでの間に電源ライン７１に電源を供給可能である。さらに、キャパシター７５は、ＦＥＴ７３がオンの状態で電気二重層キャパシター６９の電力により充電される。
この構成によれば、計時回路３２に電源が供給されている間は、キャパシター７５への充電がなされる。このため、キャパシター７５の電圧が、計時回路３２の動作電圧の下限を下回ることが防止され、キャパシター７５は、確実に計時回路３２に電圧を供給できる。
【００３８】
また、電圧が異なる２つの電源である第１電源部７及び第２電源部９は、一つの主電源として機能するＡＣ／ＤＣ変換器５の出力から生成されている。
この構成によれば、第１電源部７及び第２電源部９がともに停止される構成において、簡易な構成で電気二重層キャパシター６９の電圧を計時回路３２に供給できる。
【００３９】
また、第２電源部９が出力する電圧（電源）は、第１電源部７が出力する電圧をもとに生成され、第２電源部９の電圧より低電圧である。
この構成によれば、計時回路３２の動作電圧より高い電圧で電気二重層キャパシター６９が充電されるので、計時回路３２が低電圧で動作する低消費電力型のものであっても、電気二重層キャパシター６９をより高い電圧で充電できる。これにより、より長い時間、電気二重層キャパシター６９の電圧を計時回路３２に供給できる。
【００４０】
また、この実施の形態に係る制御装置３４は、第２電源部９に接続されるとともに、計時回路３２と通信可能に接続されたＣＰＵ２５とを有している。
この構成によれば、ＣＰＵ２５と計時回路３２とが、同じ大きさの電圧を供給されて動作するので、ＣＰＵ２５と計時回路３２との間で、安定して通信を行うことができる。
【００４１】
また、プリンター１は、第１電源部７に電力を供給するＡＣ／ＤＣ変換器５に接続され、ＣＰＵ２５の制御に従って動作するモーター１４と、ＣＰＵ２５の制御に従ってインクを吐出する印刷ヘッド１５とを有すること、を特徴とする。
この構成によれば、モーター１４の停止と駆動を、ＡＣ／ＤＣ変換器５による電源供給の停止と起動に連動させることができ、また、印刷ヘッド１５を計時回路３２の出力を鑑みて制御することができる。
【００４２】
また、印刷ヘッド１５のノズルをクリーニングするクリーニング機構１７を備え、ＣＰＵ２５は、計時回路３２の出力に基づいてクリーニング機構１７を制御し、印刷ヘッド１５のクリーニングを行っている。
この構成によれば、計時回路３２が、ＡＣ／ＤＣ変換器５の停止時間、言い換えれば、プリンター１の停止時間を計時可能であるので、ＣＰＵ２５は、プリンター１の停止時間に基づいて、ノズルのクリーニングをクリーニング機構１７に行わせることができる。
【００４３】
なお、上記実施形態は本発明を適用した好ましい一態様を例示したものであり、本発明はこれに限定されない。例えば、負荷回路の一例として計時回路３２を挙げて説明したが、計時回路３２に限らず、ＣＰＵ等の演算処理回路であってもよく、動作電圧範囲に第１電源部及び第２電源部の供給電圧を含む装置（ＩＣを含む）であれば、負荷回路として本発明を適用できる。また、上記実施形態では電荷蓄積部材の一例として電気二重層キャパシターを用いた例について説明したが、電解キャパシターを含む各種キャパシターや二次電池等を用いることも可能である。その他の細部構成についても、任意に変更可能であることは勿論である。
【符号の説明】
【００４４】
１…プリンター（印刷装置）、７…第１電源部（第１の電源）、９…第２電源部（第２の電源）、１５…印刷ヘッド、１７…クリーニング機構、２５…ＣＰＵ（制御手段）、３１…電源供給回路、３２…計時回路（負荷回路）、３４…制御装置、６７…ダイオード、６９…電気二重層キャパシター（電荷蓄積部材）、７１…電源ライン、７３…ＦＥＴ。
【図１】
2014168316.tif 000003
【図２】
2014168316.tif 000004
【図３】
2014168316.tif 000005
【図４】
2014168316.tif 000006
【図５】
2014168316.tif 000007
【図６】
2014168316.tif 000008