(57)【要約】【課題】高効率であってかつＥＭＩノイズを低減可能な力率改善回路を備え、かつ、低廉かつ簡易な回路構成によりリアクトル電流がゼロとなる時点を検出することが可能な電源装置を提供する。【解決手段】電源装置１０は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３からなる第１の直列回路と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４からなる第２の直列回路と、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点と第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点との間に接続されたリアクトルＬ１と、第１の抵抗素子Ｒ１からなる電流検出部Ｒ１とを備え、電流検出部Ｒ１で検出される第１の電流に応じた第１のゼロ電流検出信号Ｖｚｄ１に基づいて第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御して、所望の直流電圧を負荷回路２に供給する。【選択図】図１
2014079055.tif 000002
【特許請求の範囲】
【請求項１】
第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３、Ｑ３）とからなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４、Ｑ４）とからなり、前記第１の直列回路に並列接続される第２の直列回路と、前記第１及び第２の直列回路と負荷回路とに並列接続される平滑コンデンサ（Ｃ１）と、一端が前記第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点に接続され、他端が前記第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点に接続されるリアクトル（Ｌ１）と、を含む力率改善回路と、
前記交流電源（Ｖａｃ）の交流電圧および前記負荷回路に出力される出力電圧を入力するとともに、少なくとも前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のスイッチング動作を制御する制御回路部と、を備えており、
前記交流電源（Ｖａｃ）は、その一端が前記第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３、Ｑ３）との接続点に接続され、他端が、前記第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４、Ｑ４）との接続点に接続されているとともに、
前記交流電源（Ｖａｃ）の正負の極性を検出する交流極性検出部と、
前記第３の整流素子（Ｄ３、Ｑ３）と前記第４の整流素子（Ｄ４、Ｑ４）の接続点とグランドとの間に流れる第１の電流を検出するか、または、前記第３の整流素子（Ｄ３、Ｑ３）に流れる第２の電流及び前記第４の整流素子（Ｄ４、Ｑ４）に流れる第３の電流を検出する電流検出部と、をさらに備え、
前記制御回路部は、前記電流検出部から前記第１の電流に応じて出力される第１のゼロ電流検出信号か、または、前記電流検出部から前記第２及び第３の電流のそれぞれに応じて出力される第２及び第３のゼロ電流検出信号に基づいて前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を制御して、所望の直流電圧を前記負荷回路に供給する電源装置。
【請求項２】
前記交流電源（Ｖａｃ）の正の半周期及び負の半周期は、前記交流極性検出部から出力される交流極性検出信号に基づいて判別されることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記電流検出部は、前記第３の整流素子（Ｄ３、Ｑ３）と前記第４の整流素子（Ｄ４、Ｑ４）の接続点とグランドとの間に配置されて、前記第１の電流を検出する第１の抵抗素子（Ｒ１、Ｒ４）を含むことを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記電流検出部は、前記第３の整流素子（Ｄ３、Ｑ３）の前記第１のスイッチング素子（Ｑ１）と接続される一端とは反対側の一端とグランドとの間に配置されて、前記第２の電流を検出する第２の抵抗素子（Ｒ２）と、前記第４の整流素子（Ｄ４、Ｑ４）の前記第２のスイッチング素子（Ｑ２）と接続される一端とは反対側の一端とグランドとの間に配置されて、前記第３の電流を検出する第３の抵抗素子（Ｒ３）と、を含むことを特徴とする請求項１または２に記載の電源装置。
【請求項５】
前記制御回路部は、前記電流検出部から出力される前記第２のゼロ電流検出信号と前記第３のゼロ電流検出信号とを、前記交流電源（Ｖａｃ）の正の半周期と負の半周期に応じて交互に検出することを特徴とする請求項４に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路機能を有する電源装置に関し、特に、電源装置が備えるブリッジレス力率改善回路の臨界モード動作に関する。
【背景技術】
【０００２】
従来、負荷に対して電力を供給するために、入力される交流電源の交流電圧を整流後、所望の交流または直流電圧に変換して負荷に供給する電源装置が広く用いられている。このような電源装置には、その力率を改善し、また、装置から発生するＥＭＩノイズを低減するために、力率改善回路を設けることが要求される。そのため、電源装置の一般的な構成では、その入力段に、ダイオードブリッジからなる整流回路と、昇圧コンバータ回路からなる力率改善回路が実装される。
【０００３】
近年、電源装置において、昇圧動作による力率改善機能と整流機能を兼備することにより前段のダイオードブリッジを不要とした、所謂ブリッジレス力率改善回路も提案されている（例えば、特許文献１参照）。この力率改善回路は、電源装置の入力段を簡易な回路により構成し、かつ、ダイオードの導通損失を低減することが可能な点で、整流回路と力率改善回路とを個別に設けた構成よりも有利なものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１５２０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、力率改善回路の動作モードとして、臨界モードがある。臨界モードでは、主スイッチング素子のオフ期間中にリアクトル電流がゼロとなる時点を検出し、その検出の直後に主スイッチング素子がオンとなるように、主スイッチング素子のオン・オフが制御される。したがって、力率改善回路を臨界モードで動作させるためには、リアクトル電流がゼロとなる時点を検出する必要があり、そのための電流検出技術として、特許文献１に記載の力率改善回路のように、従来、カレントトランスまたは電流検出用の抵抗を用いるのが一般的である。
【０００６】
しかしながら、例えばカレントトランスを用いた電流検出技術は、必要な検出精度を確保するためにリセット回路等の追加の回路が必要となり、回路構成及びその制御が複雑化するという問題がある。これに対して、リアクトル電流の経路に電流検出用の抵抗を接続した場合には、低廉かつ簡易な回路により電流検出回路を構成可能である。
しかしながら、特許文献１に記載された力率改善回路には、交流電源の出力端のうちリアクトルに接続される側が、力率改善回路のグランドに対してフローティングとなるとなるため、ＥＭＩノイズが増大するという問題があった。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、高効率であってかつＥＭＩノイズを低減可能な力率改善回路を備え、かつ、低廉かつ簡易な回路構成によりリアクトル電流がゼロとなる時点を検出することが可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。
【０００９】
（１）第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３、Ｑ３）とからなる第１の直列回路と、第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４、Ｑ４）とからなり、前記第１の直列回路に並列接続される第２の直列回路と、前記第１及び第２の直列回路と負荷回路とに並列接続される平滑コンデンサ（Ｃ１）と、一端が前記第１の整流素子（Ｄ１）と第１のスイッチング素子（Ｑ１）の接続点に接続され、他端が前記第２の整流素子（Ｄ２）と第２のスイッチング素子（Ｑ２）の接続点に接続されるリアクトル（Ｌ１）と、を含む力率改善回路と、
前記交流電源（Ｖａｃ）の交流電圧および前記負荷回路に出力される出力電圧を入力するとともに、少なくとも前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）のスイッチング動作を制御する制御回路部と、を備えており、
前記交流電源（Ｖａｃ）は、その一端が前記第１のスイッチング素子（Ｑ１）と第３の整流素子（Ｄ３、Ｑ３）との接続点に接続され、他端が、前記第２のスイッチング素子（Ｑ２）と第４の整流素子（Ｄ４、Ｑ４）との接続点に接続されているとともに、
前記交流電源（Ｖａｃ）の正負の極性を検出する交流極性検出部と、
前記第３の整流素子（Ｄ３、Ｑ３）と前記第４の整流素子（Ｄ４、Ｑ４）の接続点とグランドとの間に流れる第１の電流を検出するか、または、前記第３の整流素子（Ｄ３、Ｑ３）に流れる第２の電流及び前記第４の整流素子（Ｄ４、Ｑ４）に流れる第３の電流を検出する電流検出部と、をさらに備え、
前記制御回路部は、前記電流検出部から前記第１の電流に応じて出力される第１のゼロ電流検出信号か、または、前記電流検出部から前記第２及び第３の電流のそれぞれに応じて出力される第２及び第３のゼロ電流検出信号に基づいて前記第１及び第２のスイッチング素子（Ｑ１、Ｑ２）を制御して、所望の直流電圧を前記負荷回路に供給する電源装置（請求項１）。
【００１０】
（２）（１）項に記載の電源装置において、前記交流電源（Ｖａｃ）の正の半周期及び負の半周期は、前記交流極性検出部から出力される交流極性検出信号に基づいて判別されることを特徴とする電源装置（請求項２）。
【００１１】
（３）（１）または（２）項に記載の電源装置において、前記電流検出部は、前記第３の整流素子（Ｄ３、Ｑ３）と前記第４の整流素子（Ｄ４、Ｑ４）の接続点とグランドとの間に配置されて、前記第１の電流を検出する第１の抵抗素子（Ｒ１、Ｒ４）を含むことを特徴とする電源装置（請求項３）。
【００１２】
（４）（１）または（２）項に記載の電源装置において、前記電流検出部は、前記第３の整流素子（Ｄ３、Ｑ３）の前記第１のスイッチング素子（Ｑ１）と接続される一端とは反対側の一端とグランドとの間に配置されて、前記第２の電流を検出する第２の抵抗素子（Ｒ２）と、前記第４の整流素子（Ｄ４、Ｑ４）の前記第２のスイッチング素子（Ｑ２）と接続される一端とは反対側の一端とグランドとの間に配置されて、前記第３の電流を検出する第３の抵抗素子（Ｒ３）と、を含むことを特徴とする電源装置（請求項４）。
【００１３】
（５）（４）項に記載の電源装置において、前記制御回路部は、前記電流検出部から出力される前記第２のゼロ電流検出信号と前記第３のゼロ電流検出信号とを、前記交流電源（Ｖａｃ）の正の半周期と負の半周期に応じて交互に検出することを特徴とする電源装置（請求項５）。
【発明の効果】
【００１４】
本発明に係る力率改善回路は、以上のように構成したため、高効率であってかつＥＭＩノイズを低減可能な力率改善回路を備え、かつ、低廉かつ簡易な回路構成によりリアクトル電流がゼロとなる時点を検出することが可能な電源装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態における電源装置を示す回路構成図である。
【図２】図１に示す電源装置の要部の動作を示す波形図である。
【図３】図２のＡ部を拡大して示す波形図である。
【図４】本発明の第２の実施形態における電源装置を示す回路構成図である。
【図５】図４に示す電源装置の要部の動作を示す波形図である。
【図６】図５のＢ部を拡大して示す波形図である。
【図７】本発明の第３の実施形態における電源装置を示す回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を添付図面に基づいて説明する。
図１は、本発明の第１の実施形態における電源装置１０を示す回路構成図である。
電源装置１０は、力率改善回路１を備えており、この力率改善回路１は、交流電源Ｖａｃの交流電圧を整流、昇圧、及び力率改善し、負荷回路２に印加する機能を担うものである。負荷回路２は、典型的には、ＤＣ−ＤＣコンバータ回路またはＤＣ−ＡＣコンバータ回路から構成され、力率改善回路１は、全体としてＡＣ−ＤＣコンバータまたはＡＣ−ＡＣコンバータをなす電源装置１０の入力段を構成する。但し、本発明は、負荷回路２の具体的構成によって限定されるものではなく、任意の適切な回路とすることができる。
【００１７】
力率改善回路１は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３からなる第１の直列回路（必要な場合、符号「Ｄ１−Ｑ１−Ｄ３」を付す）と、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４からなる第２の直列回路（必要な場合、符号Ｄ２−Ｑ２−Ｄ４を付す）とを備えている。
【００１８】
力率改善回路１では、第１〜第４の整流素子Ｄ１〜Ｄ４としてダイオードが用いられ、第１及び第２のスイッチング素子Ｑ１、Ｑ２としてＭＯＳ−ＦＥＴが用いられており、第１の直列回路は、第１の整流素子Ｄ１のアノード端子と第１のスイッチング素子Ｑ１のドレイン端子とを接続し、さらに、第１のスイッチング素子Ｑ１のソース端子と第３の整流素子Ｄ３のカソード端子を接続してなり、第２の直列回路は、第２の整流素子Ｄ２のアノード端子と第２のスイッチング素子Ｑ２のドレイン端子とを接続し、さらに、第２のスイッチング素子Ｑ２のソース端子と第４の整流素子Ｄ４のカソード端子を接続してなる。
【００１９】
第１の直列回路と第２の直列回路は、第１及び第２の整流素子Ｄ１、Ｄ２のカソード端子同士を接続し、また、第３及び第４の整流素子Ｄ３、Ｄ４のアノード端子同士を接続して、互いに並列に接続されている。さらに、第１及び第２の整流素子Ｄ１、Ｄ２のカソード端子同士の接続点には、平滑コンデンサＣ１の一端が接続され、また、第３及び第４の整流素子Ｄ３、Ｄ４のアノード端子同士の接続点には、第１の抵抗素子Ｒ１を介して平滑コンデンサＣ１の他端が接続されており、このように、平滑コンデンサＣ１は、第１の直列回路及び第２の直列回路と並列に接続される。そして、平滑コンデンサＣ１と並列に負荷回路２が接続される。
【００２０】
また、力率改善回路１は、リアクトルＬ１を備えており、リアクトルＬ１の一端は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１の接続点に接続され、他端は、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２の接続点に接続される。電源装置１０において、交流電源Ｖａｃの一端Ｌ（以下、Ｌ側の端子ともいう）は、第１のスイッチング素子Ｑ１と第３の整流素子Ｄ３との接続点に接続され、他端Ｎ（以下、Ｎ側の端子ともいう）は、第２のスイッチング素子Ｑ２と第４の整流素子Ｄ４との接続点に接続されている。
【００２１】
そして、電源装置１０では、第３、第４の整流素子Ｄ３、Ｄ４のアノード端子同士の接続点と、平滑コンデンサＣ１の、第１、第２の整流素子Ｄ１、Ｄ２のカソード端子同士の接続点と接続される一端とは反対側の一端との間に、第１の抵抗素子Ｒ１が接続されており、平滑コンデンサＣ１の第１の抵抗素子Ｒ１に接続される一端が、力率改善回路１の出力電圧のグランド（以下、単にグランドともいう）を構成するものである。言い換えれば、第１の抵抗素子Ｒ１は、第３の整流素子Ｄ３と第４の整流素子Ｄ４の接続点とグランドとの間に配置されており、電源装置１０では、この第１の抵抗素子Ｒ１が、後述する第１の電流を検出する電流検出部を構成する（以下、電流検出部にも同一の符号Ｒ１を付す）。
【００２２】
電源装置１０は、さらに、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作（オン・オフ動作）を制御する駆動制御回路（制御回路部の一例）３を備えている。駆動制御回路３には、力率改善回路１から負荷回路２に出力される出力電圧Ｖｏが入力され、この出力電圧Ｖｏに応じて第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作を制御することにより、力率改善回路１の所望の出力電圧を達成する。また、駆動制御回路３には、交流電源Ｖａｃの交流電圧が、Ｌ側の端子電圧Ｖｉ３とＮ側の端子電圧Ｖｉ４として入力され、さらに、電流検出部Ｒ１から後述する第１のゼロ電流検出信号Ｖｚｄ１が入力されており、これによって、駆動制御回路３は、第１及び第２のスイッチング素子Ｑ１、Ｑ２に対する適正な駆動信号（この場合、ゲート駆動電圧Ｓ１、Ｓ２）を生成する。
【００２３】
ここで、本発明では、交流電源Ｖａｃの極性について、交流電源Ｖａｃの両端Ｌ、ＮのうちＬ側の端子電圧がＮ側の端子電圧よりも高電圧となる半周期間の極性を正極性といい、Ｎ側の端子電圧がＬ側の端子電圧よりも高電圧となる半周期間の極性を負極性というものとする。そして、電源装置１０は、交流電源Ｖａｃの正負の極性を判別するためのＡＣ極性検出回路（交流極性検出部の一例）４を備えており、ＡＣ極性検出回路４には、交流電源Ｖａｃの交流電圧が入力され、駆動制御回路３には、交流電源Ｖａｃの極性を示すＡＣ極性信号（交流極性検出信号の一例）Ｖｉ１、Ｖｉ２が入力されている。
【００２４】
以上のように構成された電源装置１０が備える力率改善回路１は、駆動制御回路３から出力されるスイッチング素子の駆動信号Ｓ１、Ｓ２に従って、第１及び第２のスイッチング素子Ｑ１、Ｑ２をスイッチング動作させることにより、第１及び第２のスイッチング素子Ｑ１、Ｑ２を共有するブリッジレス整流回路と昇圧回路とが一体化された力率改善回路として機能するものである。
【００２５】
以下、図１とともに図２、３を参照して、電源装置１０の第１の制御方法における動作について説明する。尚、第１の制御方法は、以下に説明するように交流電源Ｖａｃの全周期にわたって第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を同期してスイッチング動作させるものであるため、少なくともそのスイッチング動作のために、駆動制御回路３において交流電源Ｖａｃの極性の正負を判別する必要はない。したがって、電源装置１０を第１の制御方法で動作させる場合には、図１に示す回路構成からＡＣ極性検出回路４を削除することができる。
【００２６】
図２に示す各波形は、（ａ）が、交流電源Ｖａｃの両端間電圧を、その中性点を基準として示した波形、（ｂ）が、リアクトルＬ１に流れるリアクトル電流ＩＬ１、（ｃ）が、ＡＣ極性信号Ｖｉ１、（ｄ）が、ＡＣ極性信号Ｖｉ２、そして、（ｅ）は、後述する第１のゼロ電流検出電圧Ｖｚｄ１である。
また、図３は、図２のＡ部を拡大して示した図である。
【００２７】
尚、図２（ａ）に記載された符号「＋」、「−」は、それぞれ交流電源Ｖａｃが正極性である半周期（正の半周期）、交流電源Ｖａｃが負極性である半周期（負の半周期）を示している。また、図２（ｂ）において、リアクトル電流ＩＬ１は、第１の整流素子Ｄ１と第１のスイッチング素子Ｑ１との接続点側の一端から、第２の整流素子Ｄ２と第２のスイッチング素子Ｑ２との接続点側の一端へ向かって流れる方向を正方向として示されており、図２（ｃ）、（ｄ）、（ｅ）において、各電圧は、グランドの電位を基準として、各電圧の正負が示されている。また、図２（ｅ）の波形は、説明の便宜のため、全体が塗潰された領域として示されている。したがって、この波形は、塗潰された領域の上辺及び下辺が、それぞれ第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン・オフ動作の、１周期毎の最大値及び最小値の包絡線を示すものである。図２（ｂ）には、リアクトル電流ＩＬ１について、臨界モードでのリアクトル電流ＩＬ１の振動波形が、その包絡線とともに模式的に示されている。
【００２８】
ここで、図２に示す例では、ＡＣ極性検出回路４から駆動制御回路３に入力される第１のＡＣ極性信号Ｖｉ１は、交流電源Ｖａｃの両端間電圧を半波整流した波形に相当し、第２のＡＣ極性信号Ｖｉ２は、極性が反転された交流電源Ｖａｃの両端間電圧を半波整流した波形に相当する。駆動制御回路３は、このＡＣ極性信号Ｖｉ１、Ｖｉ２に基づいて、交流電源Ｖａｃの正負の極性を判別する判別部（図示は省略する）を有している。
但し、本発明において、ＡＣ極性検出回路４及びＡＣ極性信号Ｖｉ１、Ｖｉ２は、駆動制御回路３で交流電源Ｖａｃの極性の正負を判別可能な限り、任意の適切な回路及び信号とすることが可能であり、駆動制御回路３は、信号に応じた適切な判別部を有するものである。例えば、ＡＣ極性信号は、交流電源Ｖａｃの極性の正及び負に応じてハイレベル及びローレベルとなる１出力の信号であってもよい。
【００２９】
電源装置１０は、ＡＣ極性検出回路４により交流電源Ｖａｃの正負の極性を判別し、かつ、電流検出部Ｒ１によりリアクトル電流ＩＬ１を検出することにより、次のように臨界モードでの動作を実現するものである。
【００３０】
まず、交流電源Ｖａｃの負の半周期では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされると、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２のソース−ドレイン間、リアクトルＬ１、第１のスイッチング素子Ｑ１のソース−ドレイン間を経て、交流電源ＶａｃのＬ側の端子に至る入力電流の電流経路が形成され、リアクトルＬ１に流れる負方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される。この期間は、図３（ｂ）に符号ｃで示す期間に相当し、以下、この期間をリアクトルＬ１の充電期間（または、単に充電期間）ともいう。
【００３１】
次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされると、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２の寄生ダイオード、リアクトルＬ１、第１の整流素子Ｄ１を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する。この期間は、図３（ｂ）に符号ｄで示す期間に相当し、以下、この期間をリアクトルＬ１の放電期間（または、単に放電期間）ともいう。電源装置１０において、この電流経路の交流電源ＶａｃのＬ側端子へのリターンパスは第３の整流素子Ｄ３を通じて提供される。
【００３２】
次に、交流電源Ｖａｃの正の半周期では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされると、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１のソース−ドレイン間、リアクトルＬ１、第２のスイッチング素子Ｑ２のソース−ドレイン間を経て、交流電源ＶａｃのＮ側の端子に至る入力電流の電流経路が形成され、リアクトルＬ１に流れる正方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される（以下、負の半周期と同様に、この期間をリアクトルＬ１の充電期間または単に充電期間ともいう）。
【００３３】
次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされると、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１の寄生ダイオード、リアクトルＬ１、第２の整流素子Ｄ２を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する（以下、負の半周期と同様に、この期間をリアクトルＬ１の放電期間または単に放電期間ともいう）。電源装置１０において、この電流経路の交流電源ＶａｃのＮ側端子へのリターンパスは、第４の整流素子Ｄ４を通じて提供される。
【００３４】
この際、正及び負の半周期の放電期間において、平滑コンデンサＣ１のグランド側の一端から、第１の抵抗素子Ｒ１を通じて、第３及び第４の整流素子Ｄ３、Ｄ４のアノード端子同士の接続点へと流れるリターン電流が、電流検出部Ｒ１で検出される第１の電流である。
【００３５】
電流検出部Ｒ１は、第１の抵抗素子Ｒ１の第３の整流素子Ｄ３と接続する側の一端を出力端とするように構成され、この出力端の電圧が、第１のゼロ電流検出信号Ｖｚｄ１として駆動制御回路３に出力される。第１のゼロ電流検出信号Ｖｚｄ１は、図３（ｅ）に示すように、リアクトルＬ１の充電期間には、第１の電流が流れないためグランド電位となり、リアクトルＬ１の放電期間には、第１の電流に応じた負電圧となって、第１の電流の減少とともに、この負電圧の絶対値も減少する。
【００３６】
そして、駆動制御回路３は、この第１のゼロ電流検出信号Ｖｚｄ１がゼロとなる（したがって、対応する第１の電流がゼロとなる）時点を検出するゼロ電流検出部（図示は省略する）を備えており、これによって、第１の電流、ひいてはリアクトル電流ＩＬ１がゼロとなる時点を検出するものである（以下、この検出を単にゼロ電流検出ともいう）。
【００３７】
駆動制御回路３は、このようなゼロ電流検出の直後に第１及び第２のスイッチング素子Ｑ１、Ｑ２をターンオンさせ、所定の充電期間の経過後、再び第１及び第２のスイッチング素子Ｑ１、Ｑ２をターンオフさせるように構成されており、交流電源Ｖａｃの正及び負の半周期において、第１及び第２のスイッチング素子Ｑ１、Ｑ２のこのようなオン・オフ動作を繰り返すことにより、力率改善回路１を臨界モードで動作させつつ、所望の直流電圧を負荷回路２に供給する。
【００３８】
尚、電源装置１０において、駆動制御回路３は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２として、第１及び第２のスイッチング素子Ｑ１、Ｑ２の仕様に基づく所定のゲート−ソース間電圧に対して、それぞれ入力される交流電源Ｖａｃの端子電圧Ｖｉ３、Ｖｉ４を重畳して出力するように構成されている。
【００３９】
これは、電源装置１０では、例えば、交流電源Ｖａｃの正の半周期において、交流電源ＶａｃのＮ側の端子は、第４の整流素子Ｄ４を通じて力率改善回路１の出力グランドに接地されており、駆動制御回路３に入力される交流電源ＶａｃのＮ側の端子電圧Ｖｉ４はグランド電位に保持され、高電圧であるＬ側の端子電圧Ｖｉ３は、力率改善回路１の出力グランドを基準とする交流電源Ｖａｃの両端間電圧となるためである。
【００４０】
この場合、第１及び第２のスイッチング素子Ｑ１、Ｑ２の仕様に基づく所定のゲート−ソース間電圧に対して、それぞれ入力される交流電源Ｖａｃの端子電圧Ｖｉ３、Ｖｉ４を重畳して出力することによって、ソース端子が交流電源Ｖａｃの高電圧側の端子Ｌに接続されている第１のスイッチング素子Ｑ１には、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ１が出力され、ソース端子が低電圧側の端子Ｎに接続されている第２のスイッチング素子Ｑ２には、所定のゲート−ソース間電圧がゲート駆動電圧Ｓ２としてそのまま出力されることになる。電源装置１０では、これによって、第１及び第２のスイッチング素子Ｑ１、Ｑ２の両方に対して、スイッチング動作のために適切なレベルのゲート駆動電圧Ｓ１、Ｓ２が供給するものである。
【００４１】
同様に、交流電源ＶａｃのＮ側の端子が第４の整流素子Ｄ４を通じて力率改善回路１の出力グランドに接地されている負の半周期においても、第１及び第２のスイッチング素子Ｑ１、Ｑ２の仕様に基づく所定のゲート−ソース間電圧に対して、それぞれ入力される交流電源Ｖａｃの端子電圧Ｖｉ３、Ｖｉ４を重畳して出力することによって、ソース端子が交流電源Ｖａｃの高電圧側の端子Ｎに接続されている第２のスイッチング素子Ｑ２、及び、ソース端子が低電圧側の端子Ｌに接続されている第１のスイッチング素子Ｑ１の両方に対して、スイッチング動作のために適切なレベルのゲート駆動電圧Ｓ１、Ｓ２が供給される。
【００４２】
以上のように構成された電源装置１０では、交流電源Ｖａｃが力率改善回路１の出力電圧のグランドからフローティングとならない構成としたことにより、従来の電源装置と比較して、ＥＭＩノイズを低減することが可能となる。
【００４３】
加えて、電源装置１０は、ブリッジレス力率改善回路である力率改善回路１において、第１の抵抗素子Ｒ１から構成される電流検出部Ｒ１を用いた低廉かつ簡易な回路構成によりゼロ電流検出を実施し、臨界モードの駆動制御を実現することが可能となる。
【００４４】
ここで、上述した電源装置１０の動作では、交流電源Ｖａｃの正負いずれの半周期においても、第１及び第２のスイッチング素子Ｑ１、Ｑ２は同期してオン・オフ動作するものとした。但し、電源装置１０において、駆動制御回路３は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のうち、交流電源Ｖａｃの高電圧側の端子に接続している方のスイッチング素子がオン状態を持続し、他方のスイッチング素子がスイッチング動作するように、第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御するものであってもよい（以下、この制御方法を第２の制御方法ともいう）。
【００４５】
具体的には、駆動制御回路３は、その判別部において、ＡＣ極性検出回路４から入力される第１及び第２のＡＣ極性信号Ｖｉ１、Ｖｉ２により交流電源Ｖａｃの極性を判別し、その判別に基づいて、交流電源Ｖａｃの正の半周期では、交流電源Ｖａｃの高電圧側の端子Ｌに接続されている第１のスイッチング素子Ｑ１に対して、常時、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ１を出力することによって、第１のスイッチング素子Ｑ１をオン状態に保持し、一方、第２のスイッチング素子Ｑ２に対しては、所定のゲート駆動電圧Ｓ２を出力することによって、第１の制御方法と同様のスイッチング動作を実施する。
【００４６】
これによって、第２のスイッチング素子Ｑ２がターンオフされた放電期間においても、第１のスイッチング素子Ｑ１の寄生ダイオードではなく、そのソース−ドレイン間を通じて電流経路が形成される。
【００４７】
同様に、駆動制御回路３は、上記判別部による交流電源Ｖａｃの極性の判別に基づき、交流電源Ｖａｃの負の半周期では、交流電源Ｖａｃの高電圧側の端子Ｎに接続されている第２のスイッチング素子Ｑ２に対して、常時、所定のゲート−ソース間電圧に対して交流電源Ｖａｃの両端間電圧が正電圧として重畳されたゲート駆動電圧Ｓ２を出力することによって、第２のスイッチング素子Ｑ２をオン状態に保持し、一方、第１のスイッチング素子Ｑ１に対しては、所定のゲート駆動電圧Ｓ１を出力することによって、第１の制御方法と同様のスイッチング動作を実施する。
【００４８】
これによって、第１のスイッチング素子Ｑ１がターンオフされた放電期間においても、第２のスイッチング素子Ｑ２の寄生ダイオードではなく、そのソース−ドレイン間を通じて電流経路が形成される。
【００４９】
すなわち、この第２の制御方法によれば、第１及び第２のスイッチング素子Ｑ１、Ｑ２の寄生ダイオードに電流が流れないため、電力損失を低減して効率を向上させ、かつ、第１及び第２のスイッチング素子Ｑ１、Ｑ２の温度上昇を防ぐことが可能となる。
【００５０】
尚、電源装置１０が備える駆動制御回路３は、好ましくは、マイクロコンピュータシステムにより構成され、上述したゼロ電流検出部、及び、同システムに信号処理を行う判別部が存在する場合には、判別部による信号処理は、デジタル演算により実施されるものである。但し、駆動制御回路３は、これらの信号処理の一部または全部を、アナログ回路により実施するものであってもよい。
【００５１】
次に、図４〜図７を参照して、本発明の他の実施形態について説明する。但し、以下の各実施形態の説明では、先行して説明された実施形態のいずれかと対比した上で、共通する部分の説明は適宜省略し、主としてその相違点について説明する。
【００５２】
図４は、本発明の第２の実施形態における電源装置２０を示す回路構成図であり、図５は、電源装置２０の要部の動作を示す波形図、図６は、図５のＢ部を拡大して示す波形図である。
【００５３】
電源装置２０は、次の点で、図１に示す電源装置１０と相違する。すなわち、電源装置２０は、第３の整流素子Ｄ３のアノード端子に一端が接続され、他端が平滑コンデンサＣ１のグランド側の一端に接続された第２の抵抗素子Ｒ２と、第４の整流素子Ｄ４のアノード端子に一端が接続され、他端が平滑コンデンサＣ１のグランド側の一端に接続された第３の抵抗素子Ｒ３とを有しており、第１の直列回路Ｄ１−Ｑ１−Ｄ３と第２の直列回路Ｄ２−Ｑ２−Ｄ４とは、第１及び第２の整流素子Ｄ１、Ｄ２のカソード端子同士を接続するとともに、第２の抵抗素子Ｒ２と第３の抵抗素子Ｒ３の、それぞれ平滑コンデンサＣ１のグランド側の一端に接続されている一端同士を接続することにより、互いに並列に接続されている。
【００５４】
電源装置２０では、このように、第３の整流素子Ｄ３のアノード端子とグランドとの間に配置された第２の抵抗素子Ｒ２と、第４の整流素子Ｄ４のアノード端子とグランドとの間に配置された第３の抵抗素子Ｒ３とから電流検出部（以後、符号Ｒ２−Ｒ３を付す）が構成されるものである。
【００５５】
そして、交流電源Ｖａｃの負の半周期おいて、リアクトルＬ１の放電期間の電流経路の交流電源ＶａｃのＬ側端子へのリターンパスは、第２の抵抗素子Ｒ２及び第３の整流素子Ｄ３を通じて提供され、この際、平滑コンデンサＣ１のグランド側の一端から、第２の抵抗素子Ｒ２を経て、第３の整流素子Ｄ３を流れるリターン電流が、電流検出部Ｒ２−Ｒ３で検出される第２の電流である。
【００５６】
同様に、交流電源Ｖａｃの正の半周期おいて、リアクトルＬ１の放電期間の電流経路の交流電源ＶａｃのＮ側端子へのリターンパスは、第３の抵抗素子Ｒ３及び第４の整流素子Ｄ４を通じて提供され、この際、平滑コンデンサＣ１のグランド側の一端から、第３の抵抗素子Ｒ３を経て、第４の整流素子Ｄ４を流れるリターン電流が、電流検出部Ｒ２−Ｒ３で検出される第３の電流である。
【００５７】
電流検出部Ｒ２−Ｒ３は、第２の抵抗素子Ｒ２の第３の整流素子Ｄ３と接続する側の一端と、第３の抵抗素子Ｒ３の第４の整流素子Ｄ４と接続する側の一端とを出力端とするように構成され、これらの出力端の電圧が、それぞれ第２のゼロ電流検出信号Ｖｚｄ２及び第３のゼロ電流検出信号Ｖｚｄ３として駆動制御回路３に出力される。
【００５８】
そして、第２のゼロ電流検出信号Ｖｚｄ２は、交流電源Ｖａｃの正の半周期間（図５（ｆ）参照）、及び、交流電源の負の半周期におけるリアクトルＬ１の充電期間（図６（ｆ）参照）には、第２の電流が流れないためグランド電位となり、交流電源の負の半周期におけるリアクトルＬ１の放電期間には、第２の電流に応じた負電圧となって、第２の電流の減少とともに、この負電圧の絶対値も減少する。
【００５９】
また、第３のゼロ電流検出信号Ｖｚｄ３は、交流電源Ｖａｃの負の半周期間（図５（ｅ）参照）、及び、交流電源の正の半周期におけるリアクトルＬ１の充電期間（図示は省略する）には、第２の電流が流れないためグランド電位となり、交流電源の正の半周期におけるリアクトルＬ１の放電期間には、第３の電流に応じた負電圧となって、第３の電流の減少とともに、この負電圧の絶対値も減少する。
【００６０】
電源装置２０は、その駆動制御回路３が、次のように、この第２及び第３のゼロ電流検出信号Ｖｚｄ２、Ｖｚｄ３がゼロとなる（したがって、それぞれ対応する第２及び第３の電流がゼロとなる）時点を検出するゼロ電流検出部（図示は省略する）を備えている点でも、電源装置１０と相違するものである。すなわち、電源装置２０の駆動制御回路３は、その判別部において、ＡＣ極性検出回路４から入力される第１及び第２のＡＣ極性信号Ｖｉ２、Ｖｉ３により交流電源Ｖａｃの極性を判別し、その判別に基づいて、交流電源Ｖａｃの負の半周期では、第２のゼロ電流検出信号Ｖｚｄ２を用いて第２の電流がゼロとなる時点を検出し、交流電源Ｖａｃの正の半周期では、第３のゼロ電流検出信号Ｖｚｄ３を用いて第３の電流がゼロとなる時点を検出することにより、リアクトル電流ＩＬ１のゼロ電流検出を実施するように構成されている。
【００６１】
電源装置２０では、以上のように、電流検出部Ｒ２−Ｒ３用いるとともに、駆動制御回路３が、電流検出部Ｒ２−Ｒ３から出力される第２のゼロ電流検出信号Ｖｚｄ２と第３のゼロ電流検出信号Ｖｚｄ３とを、交流電源Ｖａｃの正の半周期と負の半周期に応じて交互に検出することによって、力率改善回路１ａを臨界モードで動作させつつ、所望の直流電圧を負荷回路２に供給するものである。電源装置２０は、これによって、電源装置１０と同様の効果を奏する。尚、電源装置２０においても、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作の制御方法として、上記第１の制御方法及び第２の制御方法の両方が適用できることは言うまでもない。
【００６２】
次に、図７を参照して、本発明の第３の実施形態における電源装置３０を説明する。図７は、電源装置３０を示す回路構成図である。
電源装置３０は、図１に示す電源装置１０の構成に対して、第１の直列回路の構成要素である第３の整流素子Ｑ３が、ダイオードではなく、第１及び第２のスイッチング素子Ｑ１、Ｑ２と同様のＭＯＳ−ＦＥＴから構成され、第２の直列回路の構成要素である第４の整流素子Ｑ４が、ダイオードではなく、第１及び第２のスイッチング素子Ｑ１、Ｑ２と同様のＭＯＳ−ＦＥＴから構成された力率改善回路１ｂを備えている点で相違するものである。
【００６３】
具体的には、電源装置３０において、第１の直列回路Ｄ１−Ｑ１−Ｑ３の第１のスイッチング素子Ｑ１のソース端子は、第３の整流素子Ｑ３のドレイン端子に接続され、第２の直列回路Ｄ２−Ｑ２−Ｑ４の第２のスイッチング素子Ｑ２のソース端子は、第４の整流素子Ｑ４のドレイン端子に接続されており、第１の直列回路Ｄ１−Ｑ１−Ｑ３と第２の直列回路Ｄ２−Ｑ２−Ｑ４とは、第１及び第２の整流素子Ｄ１、Ｄ２のカソード端子同士を接続し、また、第３及び第４の整流素子Ｑ３、Ｑ４のソース端子同士を接続して、互いに並列に接続されている。
【００６４】
そして、電源装置３０において、その駆動制御回路３は、第３及び第４の整流素子Ｑ３、Ｑ４をスイッチング動作させるゲート駆動電圧Ｓ３、Ｓ４を出力し、そのスイッチング動作により、第３及び第４の整流素子Ｑ３、Ｑ４における整流動作を、いわゆる同期整流によって制御するように構成されている（このスイッチング動作の詳細については、後述する）。本発明において、「第３の整流素子」及び「第４の整流素子」という用語は、このように、ＭＯＳ−ＦＥＴ等のスイッチング素子を、そのスイッチング動作により同期整流を実施するために用いる場合を含めていうものとする。
【００６５】
次に、電源装置３０の第３の制御方法における動作について説明する。この第３の制御方法は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作に関して上述した第１の制御方法と同様の制御方法である。
【００６６】
第３の制御方法は、駆動制御回路３が、第３及び第４の整流素子Ｑ３、Ｑ４を、第３及び第４の整流素子Ｑ３、Ｑ４のうち交流電源Ｖａｃの高電圧側の端子に接続している方の整流素子がオフ状態を持続し、他方の整流素子がスイッチング動作するように制御するものである。
【００６７】
具体的には、交流電源Ｖａｃの正の半周期では、交流電源Ｖａｃの高電圧側の端子Ｌに接続されている第３の整流素子Ｑ３に対するゲート駆動電圧Ｓ３はローレベルに保持され、第３の整流素子Ｑ３はオフ状態に維持される。一方、第４の整流素子Ｑ４に対しては、駆動制御回路３から、第１及び第２のスイッチング素子Ｑ１、Ｑ２に対するゲート駆動電圧Ｓ１、Ｓ２とは相補的なパルス電圧であるゲート駆動電圧Ｓ４が出力され、これによって、第４の整流素子Ｑ４は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作と相補的なスイッチング動作を実行する。
【００６８】
したがって、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされている間（第３及び第４の整流素子Ｑ３、Ｑ４はターンオフ）には、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１のソース−ドレイン間、リアクトルＬ１、第２のスイッチング素子Ｑ２のソース−ドレイン間を経て、交流電源ＶａｃのＮ側の端子に至る入力電流の電流経路が形成され、リアクトルＬ１に流れる正方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される（リアクトルＬ１の充電期間）。
【００６９】
次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされ、かつ、第４の整流素子Ｑ４がターンオンされると、交流電源ＶａｃのＬ側の端子から、第１のスイッチング素子Ｑ１の寄生ダイオード、リアクトルＬ１、第２の整流素子Ｄ２を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する（リアクトルＬ１の放電期間）。そして、電源装置３０において、この電流経路の交流電源ＶａｃのＮ側端子へのリターンパスは、ターンオンされている第４の整流素子Ｑ４のソース−ドレイン間を通じて提供される。
【００７０】
また、交流電源Ｖａｃの負の半周期では、交流電源Ｖａｃの高電圧側の端子Ｎに接続されている第４の整流素子Ｑ４に対するゲート駆動電圧Ｓ４はローレベルに保持され、第４の整流素子Ｑ４はオフ状態に維持される。一方、第３の整流素子Ｑ３に対しては、駆動制御回路３から、第１及び第２のスイッチング素子Ｑ１、Ｑ２に対するゲート駆動電圧Ｓ１、Ｓ２とは相補的なパルス電圧であるゲート駆動電圧Ｓ３が出力され、これによって、第３の整流素子Ｑ３は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作と相補的なスイッチング動作を実行する。
【００７１】
したがって、第１及び第２のスイッチング素子Ｑ１、Ｑ２のゲート駆動電圧Ｓ１、Ｓ２がハイレベルとなり、これらのスイッチング素子がターンオンされている間（第３及び第４の整流素子Ｑ３、Ｑ４はターンオフ）には、交流電源ＶａｃのＮ側の端子から、第２のスイッチング素子Ｑ２のソース−ドレイン間、リアクトルＬ１、第１のスイッチング素子Ｑ１のソース−ドレイン間を経て、交流電源ＶａｃのＬ側の端子に至る入力電流の電流経路が形成され、リアクトルＬ１に流れる負方向のリアクトル電流ＩＬ１が次第に増大するとともに、リアクトルＬ１にその電流値に応じたエネルギーが蓄積される（リアクトルＬ１の充電期間）。
【００７２】
次いで、第１及び第２のスイッチング素子Ｑ１、Ｑ２がターンオフされ、かつ、第３の整流素子Ｑ３がターンオンされると、交流電源ＶａｃのＮ側の端子から、第１のスイッチング素子Ｑ１の寄生ダイオード、リアクトルＬ１、第１の整流素子Ｄ１を通じて、平滑コンデンサＣ１を充電するように入力電流が流れる電流経路が形成され、第１及び第２のスイッチング素子Ｑ１、Ｑ２のオン期間にリアクトルＬ１に蓄積されたエネルギーが平滑コンデンサＣ１に移送される。この間に、リアクトル電流ＩＬ１は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のターンオフ直前の値をピーク値として、次第に減少する（リアクトルＬ１の放電期間）。そして、電源装置３０において、この電流経路の交流電源ＶａｃのＬ側端子へのリターンパスは、ターンオンされている第３の整流素子Ｑ３のソース−ドレイン間を通じて提供される。
【００７３】
この際、正及び負の半周期の放電期間において、平滑コンデンサＣ１のグランド側の一端から、第１の抵抗素子Ｒ４を通じて、第３及び第４の整流素子Ｑ３、Ｑ４のソース端子同士の接続点へと流れるリターン電流が、電流検出部Ｒ４で検出される第１の電流であり、駆動制御回路３は、この電流検出部Ｒ４から第１の電流に応じて出力される第１のゼロ電流検出信号Ｖｚｄ４を用いて、ゼロ電流検出を実施することは、図１に示す電源装置１０と同様である。
【００７４】
以上のように、電源装置３０を第３の制御方法に従って動作させた場合、電源装置１０を第１の制御方法に従って動作させた場合と同等の作用効果を奏することに加えて、放電期間における上記各電流経路において、ダイオードから構成される第３及び第４の整流素子Ｄ３、Ｄ４ではなく、スイッチング素子から構成される第３及び第４の整流素子Ｑ３、Ｑ４のソース−ドレイン間に電流が流れるため、電力損失を低減して効率を向上させることが可能となる。
【００７５】
さらに、本実施形態における電源装置３０は、第４の制御方法に従って動作させるものであってもよい。第４の制御方法は、第１及び第２のスイッチング素子Ｑ１、Ｑ２のスイッチング動作に関して上述した第２の制御方法と同様の制御方法である。
【００７６】
第４の制御方法は、交流電源Ｖａｃが正極性となる半周期間では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のうち、第１のスイッチング素子Ｑ１をオン状態に保持し、第２のスイッチング素子Ｑ２のみがスイッチング動作し、交流電源Ｖａｃが負極性となる半周期間では、第１及び第２のスイッチング素子Ｑ１、Ｑ２のうち、第２のスイッチング素子Ｑ２をオン状態に保持し、第１のスイッチング素子Ｑ１のみがスイッチング動作することに応じて、交流電源Ｖａｃが正極性となる半周期間では、第４の整流素子Ｑ４は第２のスイッチング素子Ｑ２のスイッチング動作と相補的にスイッチング動作し、交流電源Ｖａｃが負極性となる半周期間では、第３の整流素子Ｑ３は第１のスイッチング素子Ｑ１のスイッチング動作と相補的にスイッチング動作する点を除いて、上述した第３の制御方法と同様のものである。
【００７７】
電源装置３０を第４の制御方法に従って動作させた場合、第３の制御方法に従って動作させた場合と同等の作用効果を奏することに加えて、放電期間における上記各電流経路において、第１及び第２のスイッチング素子Ｑ１、Ｑ２の寄生ダイオードに電流が流れないため、電力損失を低減して効率を向上させ、かつ、第１及び第２のスイッチング素子Ｑ１、Ｑ２の温度上昇を防ぐことが可能となる。
【００７８】
以上、本発明を好ましい実施形態を用いて説明してきたが、本発明に係る電源装置は、上述した実施形態に限定されるものではない。
例えば、上述した実施形態では、電源装置１０、２０、３０の第１及び第２のスイッチング素子Ｑ１、Ｑ２、及び、電源装置３０において第３及び第４の整流素子Ｑ３、Ｑ４として機能する各スイッチング素子は、ＭＯＳ−ＦＥＴから構成されるものとしたが、これらのスイッチング素子として、ＩＧＢＴなどの任意の適切なスイッチング素子を用いることができる。
【００７９】
また、本発明は、図４に示す電源装置２０の構成に対して、ダイオードから構成される第３及び第４の整流素子Ｄ３、Ｄ４を、図７に示す電源装置３０と同様に、ＭＯＳ−ＦＥＴ等のスイッチング素子から構成されて同期整流動作を実施する第３及び第４の整流素子Ｑ３、Ｑ４で置き換えた力率改善回路を備える電源装置を含むものである。
【符号の説明】
【００８０】
１，１ａ，１ｂ：力率改善回路、２：負荷回路、３：駆動制御回路（制御回路部の一例）、４：ＡＣ極性検出回路（交流極性検出部の一例）、１０，２０，３０：電源装置、Ｃ１:平滑コンデンサ、Ｄ１：第１の整流素子、Ｄ２：第２の整流素子、Ｄ３，Ｑ３：第３の整流素子、Ｄ４，Ｑ４：第４の整流素子、Ｌ１：リアクトル、Ｑ１:第１のスイッチング素子、Ｑ２:第２のスイッチング素子、Ｒ１，Ｒ４：第１の抵抗素子（電流検出部）、Ｒ２：第２の抵抗素子、Ｒ３：第３の抵抗素子、Ｒ２−Ｒ３：電流検出部
【図１】
2014079055.tif 000003
【図２】
2014079055.tif 000004
【図３】
2014079055.tif 000005
【図４】
2014079055.tif 000006
【図５】
2014079055.tif 000007
【図６】
2014079055.tif 000008
【図７】
2014079055.tif 000009