(57)【要約】【課題】デューティ比の安定した矩形波を生成する。【解決手段】半導体装置（１）は、入力信号（ＶＩＮ１）に応じて閾値電圧の情報を更新するための処理を行う閾値電圧調整部（１００）と、閾値電圧の情報に基づいて選択された閾値電圧と入力信号をアナログコンパレータによって比較することにより矩形波（ＤＯＵＴ１）を生成する信号生成部（１０２）と、閾値電圧調整部による前記処理の実行と停止を制御する制御部（１０１）を有する。閾値電圧調整部は、入力信号の最大ピーク値の検出に応じてそのときの入力信号のデジタルデータを第１記憶部（１１５）に格納し、入力信号の最小ピーク値の検出に応じてそのときの入力信号のデジタルデータを第２記憶部（１１６）に格納する。閾値電圧調整部は、前記格納したデジタルデータに基づいて前記入力信号の中間値を算出し、その算出結果によって前記閾値電圧の情報を更新する。【選択図】図２
2014168143.tif 000002
【特許請求の範囲】
【請求項１】
閾値電圧の情報に基づいて閾値電圧が選択可能にされ、入力信号と前記閾値電圧をアナログコンパレータ回路によって比較することにより矩形波を生成する信号生成部と、
前記入力信号に基づいて前記閾値電圧の情報を更新するための処理を行う閾値電圧調整部と、
前記閾値電圧調整部による前記処理の実行と停止を制御する制御部と、を有し、
前記閾値電圧調整部は、
所定のサンプリングレートで前記入力信号をデジタルデータに変換するＡ／Ｄ変換部と、
第１記憶部及び第２記憶部と、
前記入力信号の最大ピーク値の検出に応じて、そのときの前記Ａ／Ｄ変換器によるデジタルデータを前記第１記憶部に格納し、前記入力信号の最小ピーク値の検出に応じて、そのときの前記Ａ／Ｄ変換器によるデジタルデータを前記第２記憶部に格納するピーク検出部と、
前記第１記憶部及び前記第２記憶部に格納されたデータに基づいて、前記最大ピーク値と前記最小ピーク値との中間値を算出する演算部と、
前記閾値電圧の情報を格納するための第３記憶部と、を含み、
前記第３記憶部に格納された前記閾値電圧の情報は、前記演算部による前記中間値の算出結果に基づいて更新され、
前記信号生成部は、前記第３記憶部に格納された前記閾値電圧の情報に基づいて、前記閾値電圧を選択する半導体装置。
【請求項２】
プログラム処理を実行するデータ処理制御部を更に有し、
前記制御部は、前記データ処理制御部からの指示に応じて、前記閾値電圧調整部による前記処理の実行と停止を制御する請求項１に記載の半導体装置。
【請求項３】
前記第３記憶部は、書き換え可能な不揮発性の記憶領域を含んで構成され、
前記閾値電圧調整部は、前記データ処理制御部のリセット期間に動作可能にされ、
前記制御部は、前記データ処理制御部のリセット信号が有効にされたら、前記閾値電圧調整部による前記処理を実行させる請求項２に記載の半導体装置。
【請求項４】
前記制御部は、前記データ処理制御部によってアクセス可能にされる第４記憶部及び第５記憶部を含み、
前記閾値電圧調整部は、前記第４記憶部の設定値に応じて活性・非活性が制御され、
前記演算部は、前記第５記憶部の設定値に応じて、前記演算処理の実行及び停止が制御可能にされる請求項２に記載の半導体装置。
【請求項５】
前記演算部は、前記ピーク検出部による前記最大ピーク値の検出に応じて、前記演算処理の実行が可能にされる請求項３に記載の半導体装置。
【請求項６】
前記演算部は、前記ピーク検出部による前記最小ピーク値の検出に応じて、前記演算処理の実行が可能にされる請求項５に記載の半導体装置。
【請求項７】
前記閾値電圧調整部は、前記演算部に対して前記演算処理の実行及び停止の指示を行う演算指示部を更に含み、
前記演算指示部は、前記第５記憶部の設定値に基づいて前記指示を行うことと、前記ピーク検出部による前記最大ピーク値及び前記最小ピーク値の検出に基づいて前記指示を行うことが、切り替え可能にされる請求項４に記載の半導体装置。
【請求項８】
前記第３記憶部は、揮発性の記憶領域と書き換え可能な不揮発性の記憶領域とを含んで構成され、
前記制御部は、前記データ処理制御部のリセット信号が有効にされたら、前記閾値電圧調整部による前記更新を実行させ、
前記演算部は、前記データ処理制御部のリセット期間に算出した前記中間値の算出結果を前記不揮発性の記憶領域に格納し、それ以外の期間に算出した前記中間値の算出結果を前記揮発性の記憶領域に格納し、
前記信号生成部は、前記揮発性の記憶領域又は前記不揮発性の記憶領域の何れか一方の設定値に基づいて前記閾値電圧を選択する請求項２に記載の半導体装置。
【請求項９】
前記第３記憶部は、前記演算部による前記中間値の算出結果を格納するための第１記憶領域と、前記矩形波のデューティ比を調整するオフセット値を格納するための第２記憶領域と、前記第１記憶領域の設定値と前記２記憶領域の設定値とを加算した値を格納するための第３記憶領域とを含み、
前記信号生成部は、前記第３記憶領域に格納された値を前記閾値電圧の情報として、前記閾値電圧を選択する請求項２に記載の半導体装置。
【請求項１０】
プログラムを実行する中央処理装置と、
前記中央処理装置に利用されるメモリと、
複数の周辺回路モジュールと、を有するマイクロコントローラであって、
前記複数の周辺回路モジュールのうち少なくとも１つは、入力信号を閾値電圧と比較するためのコンパレータ部であって、
前記コンパレータ部は、前記入力信号の信号レベルを検出し、検出結果に基づいて前記閾値電圧を変更する処理の実行と停止が前記中央処理装置によって制御可能にされる、マイクロコントローラ。
【請求項１１】
前記コンパレータ部は、前記中央処理装置のリセット期間に、前記閾値電圧を変更する処理の実行が可能にされる請求項１０に記載のマイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びマイクロコントローラに関し、特に、アナログコンパレータを備える半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来から、アナログコンパレータを用いてアナログ形式の周期信号から矩形波（パルス）を生成する方法が知られている。例えば、アナログコンパレータの一方の入力端子に閾値となる固定の基準電圧を入力し、他方の入力端子に周期信号を入力することによって、比較結果としての矩形波を生成する。アナログコンパレータによって周期信号から矩形波を生成する従来技術として、例えば、特許文献１乃至３に開示がある。
【０００３】
特許文献１、２に開示された技術は、アナログコンパレータの一方の入力端子に供給されるアナログ信号の上限値と下限値をピークホールド回路によってピークホールドし、ピークホールドした電圧を、ＯＰアンプを含む加算回路によって加算し、その加算電圧をアナログコンパレータの他方の入力端子に供給するものである。これにより、アナログコンパレータの基準電圧を変化させ、アナログコンパレータから出力される矩形波のデューティ比の安定化を図っている。
【０００４】
また、特許文献３に開示された回路は、アナログコンパレータの一方の入力端子に供給されるアナログ信号をデジタル信号に変換するとともに、そのデジタル信号の最大値と最小値を検出し、その検出結果に基づいて最大値と最小値の間の中間値を算出する。そして、算出された中間値をアナログ電圧に変換してアナログコンパレータの他方の入力端子に供給する。この回路では、Ａ／Ｄ変換器によってアナログ信号をデジタルデータに所定の周期で変換し、そのデジタルデータを最大値検出部に順次入力する。そして、最大値検出部が、最初に入力された２個のデータを比較して大きい方のデータを残しておき、次に入力されたデータと残されたデータとを比較して大きい方のデータを残しておく、というような動作を繰り返すことによって、入力されたアナログ信号の最大値を検出する。最小値検出部の動作原理も同様である。このような回路により、アナログコンパレータの基準電圧を変化させることで、アナログコンパレータから出力される矩形波のデューティ比の安定化を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−７３９５号公報
【特許文献２】特開昭６１−２５８５２４号公報
【特許文献３】特開平４−１２６４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、マイクロコントローラ（以下、マイコンと称する。）には、ＣＰＵ等のプログラム処理装置やメモリに加えて、アナログコンパレータやＡ／Ｄ変換回路等の周辺回路が内蔵されている。本発明者は、マイコンを用いた新たな制御システムとして、マイコンに内蔵されたアナログコンパレータを用いてセンサ等のアナログ信号源から出力された周期信号からデューティ比の安定した矩形波を生成し、その矩形波をモータ等の制御に用いることを検討した。その結果、以下のような問題があることがわかった。例えば、アナログ信号源とマイコンとの間の信号配線に存在する寄生抵抗や寄生容量、寄生インダクタ等の影響でグラウンドレベルが浮いたりすると、アナログ信号源から出力された信号がマイコンに到達したときに、その信号レベルが想定した信号レベルからずれることにより、矩形波のデューティ比が目標値（例えば５０％）と一致しない虞がある。すなわち、マイコンを搭載する配線基板の配線設計によっては、デューティ比の安定した矩形波を得ることができない可能性がある。
【０００７】
このような問題が発生した場合の対処方法として、例えば、マイコンが搭載される配線基板のチューニングや、アナログコンパレータの基準電圧（閾値電圧）の変更等が考えられる。しかしながら、配線基板のチューニングを行うとすれば、配線基板の設計の見直しが必要となる。また、アナログコンパレータの基準電圧の変更を行うとすれば、マイコンのプログラムの変更等が多大な調整作業が必要となるため、開発コストの増大を招く。その他の対応策として、上記特許文献１乃至３に記載の回路を適用することも考えられる。しかしながら、上記特許文献１、２に記載の回路では、ピークホールド回路や加算回路等のアナログ回路が必要となり回路規模が増大する上、所望の特性を得るためには、それらのアナログ回路のチューニングが不可欠であり、多大な調整作業が必要となる。また、様々な制御システムに用いられるマイコンの汎用性を考慮すると、矩形波を生成するための回路においても柔軟な制御を可能にすることが望ましいが、上記特許文献３では、そのようなことは考慮されていない。
【０００８】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１０】
すなわち、本半導体装置は、入力信号に応じて閾値電圧の情報を更新するための処理を行う閾値電圧調整部と、閾値電圧の情報に基づいて選択された閾値電圧と入力信号をアナログコンパレータによって比較することにより矩形波を生成する信号生成部と、閾値電圧調整部による前記処理の実行と停止を制御する制御部を有する。閾値電圧調整部は、入力信号の最大ピーク値の検出に応じてそのときの入力信号のデジタルデータを第１記憶部に格納し、入力信号の最小ピーク値の検出に応じてそのときの入力信号のデジタルデータを第２記憶部に格納する。閾値電圧調整部は、前記格納したデジタルデータに基づいて前記入力信号の中間値を算出し、その算出結果によって前記閾値電圧の情報を更新する。
【発明の効果】
【００１１】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、本半導体装置によれば、デューティ比の安定した矩形波を生成することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係るマイコンを適用した制御システムを例示する図である。
【図２】実施の形態１に係るコンパレータ部の内部構成を例示する図である。
【図３】実施の形態１に係る閾値電圧を変更する処理の流れを例示するフロー図である。
【図４】実施の形態１に係る閾値電圧を変更する処理のタイミングチャートを例示する図である。
【図５】実施の形態２に係るコンパレータ部の内部構成を例示する図である。
【図６】実施の形態２に係る閾値電圧を変更する処理の流れを例示するフロー図である。
【図７】実施の形態２に係る閾値電圧を変更する処理のタイミングチャートを例示する図である。
【図８】実施の形態３に係るコンパレータ部の内部構成を例示する図である。
【図９】実施の形態４に係るコンパレータ部の内部構成を例示する図である。
【図１０】実施の形態４に係る閾値電圧を変更する処理の流れを例示するフロー図である。
【図１１】実施の形態４に係る閾値電圧を変更する処理のタイミングチャートを例示する図である。
【発明を実施するための形態】
【００１４】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１５】
〔１〕（デューティ比の自動調整が可能な半導体装置）
本願の代表的な実施の形態に係る半導体装置（１、４、５、６）は、閾値電圧の情報に基づいて閾値電圧（ＶＴＨ）が選択可能にされ、入力信号（ＶＩＮ１、ＶＩＮ２）と前記閾値電圧とをアナログコンパレータ回路（１２１）によって比較することにより矩形波（ＤＯＵＴ１、ＤＯＵＴ２）を生成する信号生成部（１０２）を有する。本半導体装置は更に、前記入力信号に基づいて前記閾値電圧の情報を更新するための処理を行う閾値電圧調整部（１００、２００、３００、４００）と、前記閾値電圧調整部による前記処理の実行と停止を制御する制御部（１０１、２０１）と、を有する。前記閾値電圧調整部は、所定のサンプリングレートで前記入力信号をデジタルデータに変換するＡ／Ｄ変換部（１１０）と、第１記憶部（１１５）及び第２記憶部（１１６）と、を含む。前記閾値電圧調整部は、更に、前記入力信号の最大ピーク値の検出に応じてそのときの前記Ａ／Ｄ変換器によるデジタルデータを前記第１記憶部に格納し、前記入力信号の最小ピーク値の検出に応じてそのときの前記Ａ／Ｄ変換器によるデジタルデータを前記第２記憶部に格納するピーク検出部（１０３）を含む。前記閾値電圧調整部は、更に、前記第１記憶部及び前記第２記憶部に格納されたデータに基づいて、前記最大ピーク値と前記最小ピーク値との中間値を算出する演算部（１１９）と、前記閾値電圧の情報を格納するための第３記憶部（１２０、２２０、４１３）を含む。前記第３記憶部に格納された前記閾値電圧の情報は、前記演算部による前記中間値の算出結果に基づいて更新される。前記信号生成部は、前記第３記憶部に格納された前記閾値電圧の情報に基づいて、前記閾値電圧を選択する。
【００１６】
これによれば、本半導体装置は、入力信号の最大値及び最小値の検出結果に基づいて前記中間値を算出し、その算出結果に基づいて前記閾値電圧の情報を更新するので、前記入力信号の信号レベルが想定した信号レベルよりもずれたとしても、デューティ比５０％の矩形波を安定して生成することができる。また、本半導体装置を搭載する配線基板の設計変更や閾値電圧の調整のためのプログラム変更等を行う必要がないから、開発コストを抑えることができる。また、本半導体装置において、閾値電圧調整部による前記閾値電圧の情報の更新の可否は制御部によって制御可能にされる。これによれば、例えば閾値電圧の調整が必要な場合のみ前記閾値電圧の情報の更新を行うような制御が可能となり、システムに応じた柔軟な制御が可能となる。また、ピーク検出部は、入力信号の最大ピーク値及び最小ピーク値が検出されたことをトリガとして、Ａ／Ｄ変換部のデジタルデータを第１記憶部及び第２記憶部に格納する構成であるから、前述の特許文献３のように、Ａ／Ｄ変換結果を順次比較して最大値又は最小値を見つけるような処理は不要であり、簡易な回路構成によって実現することができる。
【００１７】
〔２〕（ＣＰＵによる演算制御）
項１の半導体装置は、プログラム処理を実行するデータ処理制御部（１３）を更に有する。前記制御部は、前記データ処理制御部からの指示に応じて、前記閾値電圧調整部による前記処理の実行と停止を制御する。
【００１８】
これによれば、前記閾値電圧の情報の更新を行うタイミングをプログラムによって決定することが可能となり、システムに応じた柔軟な制御が容易となる。
【００１９】
〔３〕（リセット期間に演算処理）
項２の半導体装置（４、５、６）において、前記第３記憶部は、書き換え可能な不揮発性の記憶領域（２２０）を含んで構成される。前記閾値電圧調整部（２００、３００、４００）は、前記データ処理制御部のリセット期間に動作可能にされる。前記制御部は、前記データ処理制御部のリセット信号が有効にされたら、前記閾値電圧調整部による前記処理を実行させる。
【００２０】
これによれば、データ処理制御部からの指示によらず、閾値電圧を変更する処理の実行と停止を制御することができるから、データ処理制御部の処理負担を抑えつつ閾値電圧を調整することが可能となる。また、データ処理制御部のリセット期間に算出された閾値電圧の情報は不揮発性の記憶領域に格納されるので、上記リセット期間にその値がリセットされることはない。
【００２１】
〔４〕（レジスタ設定により演算処理を実行）
項２又は３の半導体装置において、前記制御部（１０１、３０１）は、前記データ処理制御部によってアクセス可能にされる第４記憶部（１０１２）及び第５記憶部（１０１３）を含む。前記閾値電圧調整部は、前記第４記憶部の設定値に応じて活性・非活性が制御される。前記演算部は、前記第５記憶部の設定値に応じて、前記演算処理の実行及び停止が制御可能にされる。
【００２２】
これによれば、前記データ処理制御部によって閾値電圧の情報を更新する処理を制御することが容易となる。
【００２３】
〔５〕（最大ピーク検出に応じて演算実行）
項３の半導体装置において、前記演算部は、前記ピーク検出部による前記最大ピーク値の検出に応じて、前記演算処理の実行が可能にされる。
【００２４】
これによれば、前記ピーク検出部によって入力信号の最大ピーク値が検出される度に、前記閾値電圧の情報を更新することが可能となる。また、前記演算処理を実行するタイミングを前記制御部によって指示する必要がないから、前記制御部による前記閾値電圧調整部の制御が容易となる。
【００２５】
〔６〕（最小ピーク検出に応じて演算実行）
項３又は５の半導体装置において、前記演算部は、前記ピーク検出部による前記最小ピーク値の検出に応じて、前記演算処理の実行が可能にされる。
【００２６】
これによれば、前記ピーク検出部によって入力信号の最小ピーク値が検出される度に、前記閾値電圧の情報を更新することが可能となる。また、項５と同様に、前記制御部による前記閾値電圧調整部の制御が容易となる。
【００２７】
〔７〕（演算開始のトリガの切り替え）
項４の半導体装置において、前記閾値電圧調整部は、前記演算部に対して前記演算処理の実行及び停止の指示を行う演算指示部（１０４）を更に含む。前記演算指示部は、前記第５記憶部の設定値に基づいて前記指示を行うことと、前記ピーク検出部による前記最大ピーク値及び前記最小ピーク値の検出に基づいて前記指示を行うことが、切り替え可能にされる。
【００２８】
これによれば、閾値電圧を調整するための制御の自由度が向上し、システムに応じたより柔軟な制御が可能となる。
【００２９】
〔８〕（不揮発性／揮発性の記憶領域の一方に演算結果を格納）
項２乃至７の何れかの半導体装置（５）において、前記第３記憶部は、揮発性の記憶領域（１２０）と書き換え可能な不揮発性の記憶領域（２２０）とを含んで構成される。前記制御部（４００）は、前記データ処理制御部のリセット信号（ＲＳＴ）が有効にされたら、前記閾値電圧調整部による前記更新を実行させる。前記演算部は、前記データ処理制御部のリセット期間に算出した前記中間値の算出結果を前記不揮発性の記憶領域に格納し、それ以外の期間に算出した前記中間値の算出結果を前記揮発性の記憶領域に格納する。前記信号生成部は、前記揮発性の記憶領域又は前記不揮発性の記憶領域の何れか一方の設定値に基づいて前記閾値電圧を選択する。
【００３０】
これによれば、前記データ処理制御部からの制御によらず、閾値電圧の情報を更新することができる。また、必要に応じて、データ処理制御部のプログラム処理により、所望のタイミングで閾値電圧の情報の更新を行うことも可能となり、閾値電圧の調整の自由度が向上する。したがって、システムに応じたより柔軟な制御が可能となる。
【００３１】
〔９〕（オフセットレジスタによるデューティ比の変更）
項２乃至７の何れかの半導体装置（６）において、前記第３記憶部は、前記演算部による前記中間値の算出結果を格納するための第１記憶領域（１２０、２２０）と、前記矩形波のデューティ比を調整するオフセット値を格納するための第２記憶領域（４１１）と、前記第１記憶領域の設定値と前記２記憶領域の設定値とを加算した値を格納するための第３記憶領域（４１３）とを含む。前記信号生成部は、前記第３記憶領域に格納された値を前記閾値電圧の情報として、前記閾値電圧を選択する。
【００３２】
これによれば、矩形波のデューティ比を５０％に設定することだけでなく、所望のデューティ比に変更することが可能となる。
【００３３】
〔１０〕（マイクロコントローラ）
本願の代表的な実施の形態に係るマイクロコントローラ（１、５、６）は、プログラムを実行する中央処理装置（１３）と、前記中央処理装置に利用されるメモリ（１１、１２）と、複数の周辺回路モジュール（１０＿１、１０＿２、１５、１６）と、を有するマイクロコントローラである。前記複数の周辺回路モジュールのうち少なくとも１つは、入力信号（ＶＩＮ１、ＶＩＮ２）を閾値電圧（ＶＴＨ）と比較するためのコンパレータ部（１０＿１、１０＿２、３０、４０）であって、前記コンパレータ部は、前記入力信号の信号レベルを検出し、検出結果に基づいて前記閾値電圧を変更する処理の実行と停止が前記中央処理装置によって制御可能にされる。
【００３４】
これによれば、本マイクロコントローラにおける前記コンパレータ部は、入力信号の信号レベルによらず、デューティ比の安定した矩形波を生成することができる。また、項１と同様に、マイクロコントローラを搭載する配線基板の設計変更や閾値電圧の調整のためのプログラム変更等を行う必要がないから、開発コストを抑えることができる。また、本マイクロコントローラにおいて、閾値電圧を変更する処理の実行と停止は前記中央処理装置によってプログラマブルに制御可能にされるので、マイクロコントローラを適用するシステムに応じた柔軟な制御を実現することが可能となる。
【００３５】
〔１１〕（ＣＰＵのリセット期間に演算を実行）
項１０のマイクロコントローラ（５．６）において、前記コンパレータ部（３０、４０）は、前記中央処理装置のリセット期間に、前記閾値電圧を変更する処理の実行が可能にされる。
【００３６】
これによれば、前記中央処理装置の処理負担を抑えつつ、閾値電圧の調整が可能となる。
【００３７】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３８】
≪実施の形態１≫
図１に、本実施の形態に係るマイクロコントローラを適用した制御システムを例示する。同図に示される制御システム３は、例えばモータ等の駆動装置２をマイクロコントローラ（マイコン）１によって制御するものである。具体的には、制御システム３は、マイコン１に内蔵されたアナログコンパレータを用いて、センサ等のアナログ信号源から出力された周期信号からデューティ比の安定した矩形波を生成し、その矩形波によって駆動装置２を制御する。
【００３９】
マイコン１は、特に制限されないが、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成されている。例えば、マイコン１は、ＲＯＭ１１、ＲＡＭ１２、中央処理装置１３、バスステートコントローラ（ＢＳＣ）１４、内部バス１７、複数の周辺回路モジュール（ＩＰ１〜ＩＰｎ（ｎは２以上の整数））、及び複数の外部端子を含んで構成される。なお、図１には前記複数の外部端子として代表的に、端子ＩＮ１、ＩＮ２、端子ＲＥＦＩＮ、及び端子ＯＵＴ１、ＯＵＴ２が例示されるが、これらに限定されるものではない。
【００４０】
中央処理装置１３は、ＲＯＭ１１等に予め格納されたプログラムにしたがって各種の演算処理を実行するとともに、マイコン１の内部に設けられた各機能部の統括的な制御を行う。ＲＡＭ１２は、中央処理装置１３による演算処理において演算結果やプログラム等が一時的に格納される。ＣＰＵ１３やＲＡＭ１２、バスステートコントローラ１４、周辺回路モジュールＩＰ＿１〜ＩＰ＿ｎ等は、内部バス１７を介して共通に接続され、内部バス１７を介したデータの送受信はバスステートコントローラ１４によって制御される。
【００４１】
周辺回路モジュール（ＩＰ１〜ＩＰｎ）は、特に制限されないが、ＣＰＵ１３の代わりにデータ転送を行うＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）や、ＣＰＵ１３の代わりに各種演算処理を行うアクセラレータ、メモリカード用のホストインタフェース等のほかに、入力信号を閾値電圧と比較して比較結果を出力するコンパレータ部が含まれる。同図では、代表的に、周辺回路モジュール１０＿１、１０＿２、１５、及び１６が図示され、周辺回路モジュール１０＿１、１０＿２は上述のコンパレータ部であるとする。以下、本実施の形態では、コンパレータ部１０＿１、１０＿２（総称する場合は、コンパレータ部１０と表記する。）について具体的に説明し、その他の周辺回路モジュールについては、その詳細な説明を省略する。
【００４２】
コンパレータ部１０＿１は、外部から端子ＩＮ１に供給された入力信号ＶＩＮ１を閾値電圧ＶＴＨと比較し、比較結果を出力する。端子ＩＮ１に供給される入力信号ＶＩＮ１は、例えば、所定の周期で信号レベルが変化するアナログの周期信号である。特に制限されないが、入力信号ＶＩＮは、例えば図示されないセンサ等から出力される。このような入力信号ＶＩＮ１がコンパレータ部１０＿２に入力され、閾値電圧ＶＴＨと比較されることにより、その比較結果は矩形波（デジタル信号）ＤＯＵＴ１となる。特に制限されないが、コンパレータ部１０＿１によって生成された矩形波ＤＯＵＴ１は端子ＯＵＴ１を介して駆動装置２に供給され、モータの回転制御等に利用される。コンパレータ部１０＿２も、コンパレータ部１０＿１と同様に、外部から端子ＩＮ２に供給された入力信号ＶＩＮ２を閾値電圧と比較し、比較結果を端子ＯＵＴ２を介して駆動装置２に供給する。コンパレータ部１０＿１、１０＿２は、上述の比較機能に加えて、入力信号の信号レベルを検出し、検出結果に基づいて閾値電圧ＶＴＨを変更する機能を備える。
【００４３】
以下、コンパレータ部１０について更に詳述する。なお、コンパレータ部１０＿１とコンパレータ部１０＿２は同一の構成とされるため、代表してコンパレータ部１０＿１について具体的に説明する。
【００４４】
図１に示されるように、コンパレータ部１０＿１は、閾値電圧調整部１００と、制御部１０１と、信号生成部１０２とを含んで構成される。信号生成部１０２は、閾値電圧の情報に基づいて閾値電圧ＶＴＨが切り替え可能にされ、入力信号ＶＩＮ１と閾値電圧ＶＴＨをアナログコンパレータ回路によって比較することにより、矩形波ＤＯＵＴ１を生成する。
【００４５】
閾値電圧調整部１００は、入力信号ＶＩＮ１に応じて前記閾値電圧の情報を更新するための処理を行う。制御部１０１は、閾値電圧調整部１００による前記閾値電圧の情報を更新するための処理の実行と停止を制御する。以下、これらの機能部について図２を用いて更に詳細に説明する。
【００４６】
図２は、コンパレータ部１０＿１の内部構成を例示する図である。なお、同図には、マイコン１の内部に存在する機能部のうち、コンパレータ部１０＿１の説明に必要な機能部のみが図示される。
【００４７】
信号生成部１０２は、例えば、アナログコンパレータ１２１、選択回路１２２、１２３、内部電源回路１２４、及び抵抗ラダー回路１２５を含んで構成される。内部電源回路１２４は、マイコン１に供給された電源電圧に基づいて、マイコン１の内部回路に供給する内部電源電圧を生成する。内部電源回路１２４は、例えばレギュレータ回路を含んで構成される。抵抗ラダー回路１２５は、内部電源回路１２４によって生成された内部電源電圧を抵抗分圧することにより、複数の基準電圧を生成する。選択回路１２３は、閾値電圧調整部１００に設定された閾値電圧の情報に基づいて、抵抗ラダー回路１２５によって生成された複数の基準電圧から１つの電圧を選択して出力する。ここで、閾値電圧の情報とは、アナログコンパレータ１２１の一方の入力端子に供給される閾値電圧ＶＴＨの大きさを指示する情報である。
【００４８】
アナログコンパレータ１２１は、２つの入力端子を有し、２つの入力端子に供給された電圧を比較し、比較結果を矩形波ＤＯＵＴ１として出力する。アナログコンパレータ１２１において、一方の入力端子（例えば正極端子（＋））には入力信号ＶＩＮ１が供給され、他方の入力端子（例えば負極端子（−））には閾値電圧ＶＴＨが入力される。アナログコンパレータ１２１の閾値電圧ＶＴＨとして、例えば、内部回路によって生成された基準電圧と、外部端子から供給された外部基準電圧とが選択可能にされる。具体的には、選択回路１２２が、選択回路１２３から出力された基準電圧と、端子ＲＥＦＩＮの電圧とを入力し、何れか一方の電圧を選択してアナログコンパレータ１２１の入力端子（例えば負極端子）に供給する。特に制限されないが、選択回路１２２が内部の基準電圧と外部からの基準電圧のどちらを選択するかは、例えば、中央処理装置１３によるレジスタの設定や、図示されない外部端子からの選択信号の入力等によって決定される。なお、以下の説明では、選択回路１２２は、選択回路１２３から供給された基準電圧（抵抗ラダー回路１２５から供給された電圧）を選択するように設定されているものする。
【００４９】
閾値電圧調整部１００は、Ａ／Ｄ変換部（Ａ／Ｄ）１１０、ピーク検出部１０３、上限値レジスタ（ＵＶＲ：Ｕｐｐｅｒ  ｖａｌｕｅ  ｒｅｇｉｓｔｅｒ）１１５、下限値レジスタ（ＬＶＲ：Ｌｏｗｅｒ  ｖａｌｕｅ  ｒｅｇｉｓｔｅｒ）１１６、演算指示部１０４、演算部１１９、及び演算結果格納レジスタ１２０を含んで構成される。
【００５０】
Ａ／Ｄ変換部１１０は、所定のサンプリングレートで入力信号ＶＩＮをデジタルデータに変換する。特に制限されないが、Ａ／Ｄ変換部１１０は、８ビットのＡ／Ｄ変換回路であり、０Ｖから５．１２Ｖまでのアナログ信号をデジタルデータに変換可能であって、その分解能は０．０２Ｖである。
【００５１】
ピーク検出部１０３は、最大のピーク値（上限値）を検出するための第１検出回路（ＤＩＦ＿ＣＡＬ（ＭＡＸ））１１１と、最小のピーク値（下限値）を検出するための第２検出回路（ＤＩＦ＿ＣＡＬ（ＭＩＮ））１１２と、論理回路１１３、１１４とを含む。第１検出回路１１１は、入力信号ＶＩＮ１を監視し、入力信号ＶＩＮ１の信号レベルが最大（上限値）となったことを検出したら、検出結果を出力する。第２検出回路１１２は、入力信号ＶＩＮ１を監視し、入力信号ＶＩＮ１の信号レベルが最小（下限値）となったことを検出したら、検出結果を出力する。特に制限されないが、第１検出回路１１１及び第２検出回路１１２は、微分回路によって構成される。論理回路１１３は、第１検出回路１１１による入力信号ＶＩＮ１の上限値の検出に応じて、そのときのＡ／Ｄ変換部１１０によるデジタルデータを上限値レジスタ１１５に格納する。論理回路１１４は、第２検出回路１１２による入力信号ＶＩＮ１の下限値の検出に応じて、そのときのＡ／Ｄ変換部１１０によるデジタルデータを下限値レジスタ１１６に格納する。このように、ピーク検出部１０３は、入力信号ＶＩＮ１の上限値及び下限値が検出されたことをトリガとして、Ａ／Ｄ変換部１１０のデジタルデータを上限値レジスタ１１５及び下限値レジスタ１１６に格納する構成であるから、前述の特許文献３のように、Ａ／Ｄ変換結果を順次比較して最大値又は最小値を見つけるような処理は不要であり、簡易な回路構成によって実現することができる。
【００５２】
演算部１１９は、上限値レジスタ１１５及び下限値レジスタ１１６の設定値に基づいて、入力信号ＶＩＮ１の中間レベルの値を算出する。具体的に、演算部１１９は、上限値レジスタ１１５に設定された入力信号ＶＩＮ１の上限値と、下限値レジスタ１１６に設定された入力信号ＶＩＮ１の下限値とを加算し、その加算値に“１／２”を乗算することにより、入力信号ＶＩＮ１の中間値を算出し、算出結果を演算結果格納レジスタ１２０に格納する。
【００５３】
演算結果格納レジスタ１２０は、揮発性の記憶領域を含んで構成され、例えばレジスタである。演算結果格納レジスタ１２０には、閾値電圧の情報が設定される。例えば、上限値が２．６２Ｖ、下限値が０Ｖの入力信号ＶＩＮ１が入力されることを想定した場合、閾値電圧ＶＴＨとして“１．３１Ｖ”を指示する情報を、閾値電圧の情報の初期値として演算結果格納レジスタ１２０に予め格納しておく。特に制限されないが、閾値電圧の情報の初期値は、例えば、パワーオンリセット解除後等において中央処理装置１３によって設定される。リセット解除後に演算部１１９によって入力信号の中間値が算出されると、その初期値が前記中間値の算出結果によって上書きされ、閾値電圧の情報が更新される。その後は、演算部１１９が前記中間値を算出する毎に、その前に算出された前記中間値が上書きされることにより、演算結果格納レジスタ１２０に設定された閾値電圧の情報が随時更新される。
【００５４】
演算結果格納レジスタ１２０に設定された閾値電圧の情報は、信号生成部１０２における選択回路１２３に供給される。選択回路１２３は、演算結果格納レジスタ１２０に設定された閾値電圧の情報に基づいて基準電圧を選択し、選択した基準電圧を閾値電圧ＶＴＨとして選択回路１２２を介してアナログコンパレータ１２１に供給する。
【００５５】
演算部１１９による演算の実行と停止は、演算指示部１０４から出力される制御信号ＣＳＴによって制御される。例えば、演算部１１９は、制御信号ＣＳＴの立ち上がりエッジに応答して演算を実行する。演算指示部１０４は、第１検出回路１１１による上限値の検出及び第２検出回路１１２による下限値の検出、又は、制御部１０１から出力されたスタート信号ＳＴに応じて、制御信号ＣＳＴを生成する。例えば、演算指示部１０４は、論理回路１１７及び選択回路１１８を含んで構成される。論理回路１１７は、例えば論理和回路であり、第１検出回路１１１と第２検出回路１１２の何れか一方が上限値又は下限値を検出したら、出力信号を有効（例えばハイレベル）にする。選択回路１１８は、論理回路１１７の出力信号と、制御部１０１から出力されたスタート信号ＳＴの何れか一方を選択し、制御信号ＣＳＴとして出力する。選択回路１１８がどちらの信号を選択するかは、例えば、制御部１０１から出力される選択信号ＳＬによって決定される。
【００５６】
制御部１０１は、閾値電圧調整部１００の動作を制御するための各種制御信号を生成する。制御部１０１は、例えば、中央処理装置１３によってアクセス可能にされる起動レジスタ群を含んで構成され、起動レジスタ群の各レジスタに設定された値に応じて、各種制御信号を出力する。起動レジスタ群は、例えば、イネーブルレジスタ（ＥＮＢＬ）１０１２、選択レジスタ（ＳＬＣＴ）１０１１、及び演算開始レジスタ（ＳＴＲＴ）１０１３を含む。
【００５７】
イネーブルレジスタ１０１２は、中央処理装置１３によって、閾値電圧調整部１００の活性化／非活性化を指示する値が設定される。制御部１０１は、イネーブルレジスタ１０１２の設定値に応じてイネーブル信号ＥＮの有効／無効を切り替えることにより、閾値電圧調整部１００の活性化／非活性化を制御する。例えば、イネーブルレジスタ１０１２に“１”が設定されたら、イネーブル信号ＥＮが有効（例えばハイレベル）にされ、Ａ／Ｄ変換部１１０、ピーク検出部１０３、及び演算部１１９等が動作可能にされる。他方、イネーブルレジスタ１０１２に“０”が設定されたら、イネーブル信号ＥＮが無効（例えばローレベル）にされ、Ａ／Ｄ変換部１１０、ピーク検出部１０３、及び演算部１１９等が動作停止状態にされる。
【００５８】
演算開始レジスタ１０１３は、中央処理装置１３によって、演算部１１９による演算の実行又は停止を指示する値が設定される。制御部１０１は、演算開始レジスタ１０１３の設定値に応じてスタート信号の有効／無効を切り替えることにより、演算部１１９に対し、演算の実行又は停止を指示する。例えば、演算開始レジスタ１０１３に“０”が設定されている場合には、スタート信号ＳＴを無効（例えばローレベル）にすることにより演算の停止を指示し、“１”が設定されている場合には、スタート信号ＳＴを有効（ハイレベル）にすることにより、演算の開始を指示する。
【００５９】
選択レジスタ１０１１は、中央処理装置１３によって、演算部１１９による演算の開始トリガとする信号を指示する値が設定される。制御部１０１は、選択レジスタ１０１１の設定値に応じて、選択信号ＳＬの有効／無効を切り替える。例えば、制御部１０１は、選択レジスタ１０１１に“０”が設定されている場合には、選択信号ＳＬを無効（ローレベル）にすることにより、スタート信号ＳＴに基づいて制御信号ＣＳＴを生成するように演算指示部１０４に指示する。他方、選択レジスタ１０１１に“１”が設定されている場合には、制御部１０１は、選択信号ＳＬを有効（ハイレベル）にすることにより、第１検出回路１１１による上限値の検出及び第２検出回路１１２による下限値の検出に基づいて制御信号ＣＳＴを生成するように演算指示部１０４に指示する。
【００６０】
次に、閾値電圧調整部１００による閾値電圧の変更するための処理について、図３及び図４を用いて詳細に説明する。
【００６１】
図３は、実施の形態１に係る閾値電圧を変更する処理の流れを例示するフロー図である。
【００６２】
先ず、中央処理装置１３が制御部１０１における起動レジスタ群を設定する（Ｓ１０１）。例えば、中央処理装置１３がイネーブルレジスタ１０１２に“１”を設定することにより、イネーブル信号ＥＮが有効にされ、Ａ／Ｄ変換部１１０やピーク検出部１０３等の各機能部の動作が可能にされる。また、中央処理装置１３が選択レジスタ１０１１に“０”を設定することにより、選択信号ＳＬがローレベルにされ、演算指示部１０４はスタート信号ＳＴに応じた演算の指示が可能となる。その後、端子ＩＮ１に入力信号ＶＩＮ１として周期信号が入力される（Ｓ１０２）。Ａ／Ｄ変換部１１０は、所定のサンプリングレートで入力信号ＶＩＮをデジタルデータに変換する（Ｓ１０３）。第１検出回路１１１は、入力信号ＶＩＮ１の信号レベルが上限値となったことを検出したら、検出結果を出力する（Ｓ１０４）。論理回路１１３は、第１検出回路１１１による検出結果に応じて、そのときの上記デジタルデータを上限値レジスタ１１５に格納する（Ｓ１０５）。第２検出回路１１２は、入力信号ＶＩＮ１の信号レベルが下限値となったことを検出したら、検出結果を出力する（Ｓ１０６）。論理回路１１４は、第２検出回路１１２による検出結果に応じて、そのときの上記デジタルデータを下限値レジスタ１１６に格納する（Ｓ１０７）。その後、中央処理装置１３が演算開始レジスタ１０１３に“１”を設定することにより、スタート信号ＳＴがハイレベルにされる（Ｓ１０８）。これにより、演算指示部１０４は、制御信号ＣＳＴをハイレベルにし、演算部１１９に対して演算の実行を指示する。演算部１１９は、制御信号ＣＳＴがハイレベルにされたことを受けて、入力信号ＶＩＮ１の中間値を算出する（Ｓ１０９）。入力信号ＶＩＮ１の中間値の算出方法は上記と同様である。そして、演算部１１９は、算出した入力信号ＶＩＮ１の中間値を演算結果格納レジスタ１２０に格納する（Ｓ１１０）。信号生成部１０２は、演算結果格納レジスタ１２０に設定された前記中間値の算出結果（閾値電圧の情報）に基づいて閾値電圧を選択する（Ｓ１１１）。これにより、デューティ５０％の矩形波ＤＯＵＴ１が生成される。
【００６３】
図４は、実施の形態１に係る閾値電圧を変更する処理のタイミングチャートを例示する図である。同図では、入力信号ＶＩＮ１として、上限値が２．６２Ｖ、下限値が０Ｖの周期信号が供給されることを想定し、閾値電圧ＶＴＨ＝１．３１Ｖを指示する閾値電圧の情報が、初期値として演算結果格納レジスタ１２０に格納されている場合を例に説明する。
【００６４】
先ず、時刻ｔ００において、例えば、中央処理装置１３がイネーブルレジスタ１０１２に“１”を設定することにより、イネーブル信号ＥＮが有効にされ、Ａ／Ｄ変換部１１０やピーク検出部１０３等が動作を開始する。なお、図示はしないが、このとき中央処理装置１３は、イネーブルレジスタ１０１２の設定とともに選択レジスタ１０１１に“０”を設定する。これにより、演算指示部１０４はスタート信号ＳＴに応じた演算開始の指示が可能となる。
【００６５】
次に時刻ｔ０１において、例えば、第１検出回路１１１によって入力信号ＶＩＮ１の上限値が検出されると、そのときのＡ／Ｄ変換部１１０によるデジタルデータが上限値レジスタ（ＵＶＲ）１１５に格納される。例えば、このときの入力信号ＶＩＮ１の上限値が３．８６Ｖであったとすると、“３．８６Ｖ”を表すデジタルデータが上限値レジスタ１１５に設定される。次に時刻ｔ０２において、例えば、第２検出回路１１２によって入力信号ＶＩＮ１の下限値が検出されると、そのときのＡ／Ｄ変換部１１０によるデジタルデータが下限値レジスタ（ＬＶＲ）１１６に格納される。例えば、このときの入力信号ＶＩＮ１の下限値が１．２４Ｖであったとすると、“１．２４Ｖ”を表すデジタルデータが下限値レジスタ１１６に設定される。
【００６６】
その後、時刻ｔ０３において、中央処理装置１３が演算開始レジスタ１０１３に“１”を設定することにより、スタート信号ＳＴがハイレベルにされる。これにより、制御信号ＣＳＴがハイレベルとなり、演算部１１９は入力信号ＶＩＮ１の中間値を算出する。例えば、演算部１１９は、上限値レジスタ１１５に設定された値（＝３．８６）と下限値レジスタ１１６に設定された値（＝１．２４Ｖ）とに基づいて、“（３．８６＋１．２４）／２”を演算することにより、入力信号ＶＩＮ１の中間値（≒２．５６Ｖ）を算出する。そして、時刻ｔ０４において入力信号ＶＩＮ１の中間値の算出結果が演算結果格納レジスタ１２０に格納されることにより、閾値電圧の情報が更新される。これにより、信号生成部１０２は、閾値電圧ＶＴＨを２．５６Ｖに変更し、その閾値電圧を用いて比較動作を行う。その後、時刻ｔ０５において中央処理装置１３がイネーブルレジスタ１０１２に“０”を設定することにより、イネーブル信号ＥＮが無効にされ、Ａ／Ｄ変換部１１０やピーク検出部１０３等の動作が停止する。以上のような処理手順で閾値電圧が変更されることにより、入力信号ＶＩＮ１が想定した信号レベルからずれていた場合であっても、デューティ比５０％の矩形波ＤＯＵＴ１を生成することができる。
【００６７】
以上、実施の形態１に係るマイコン１によれば、入力信号ＶＩＮの上限値及び下限値の検出結果に基づいて入力信号ＶＩＮ１の中間値を算出し、その算出結果に基づいて閾値電圧の情報を更新するので、入力信号ＶＩＮ１の信号レベルが想定した信号レベルからずれたとしても、デューティ比５０％の矩形波を安定して生成することができる。また、これによれば、入力信号ＶＩＮ１の信号レベルが想定した信号レベルからずれた場合であっても、従来のようにマイコン１を搭載する配線基板の設計変更や閾値電圧の調整のためのプログラム変更等を行う必要はないから、開発コストを抑えることができる。また、マイコン１において、閾値電圧の情報の更新の可否は制御部１０１によって制御可能にされるので、例えば閾値電圧の調整が必要な場合のみ閾値電圧の情報の更新を行うような制御が可能となり、システムに応じた柔軟な制御が可能となる。特に、本マイコンのように、中央処理装置１３によるレジスタ設定によって制御部１０１の制御を可能にすることで、閾値電圧の情報の更新を行うタイミングをプログラムによって決定することが可能となり、システムに応じた柔軟な制御が容易となる。
【００６８】
また、本マイコンは、入力信号ＶＩＮ１の中間値を算出するための演算の開始トリガを、入力信号ＶＩＮ１の上限値の検出及び下限値の検出と、中央処理装置１３によるレジスタ設定との間で切り替えることが可能である。これにより、閾値電圧ＶＴＨを調整するための制御の自由度が更に向上し、システムに応じたより柔軟な制御が可能となる。
【００６９】
≪実施の形態２≫
実施の形態１では、中央処理装置１３によるレジスタ設定に応じて閾値電圧の情報の更新が可能にされる構成を例示したが、実施の形態２では、中央処理装置１３のリセット期間に、閾値電圧の情報の更新が可能にされる構成を例示する。
【００７０】
図５は、実施の形態２に係るコンパレータ部の内部構成を例示する図である。
【００７１】
同図に示されるマイコン４は、実施の形態１に係るマイコン１におけるコンパレータ部１０の代わりにコンパレータ部２０を備える。その他の機能部はマイコン１と同様である。同図において、マイコン１と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００７２】
コンパレータ部２０は、閾値電圧調整部２００、制御部２０１、及び信号生成部２０２を含む。制御部２０１は、リセット信号ＲＳＴに応じて、閾値電圧調整部２００による閾値電圧を変更するための処理を制御する。リセット信号ＲＳＴは、中央処理装置１３をリセットするための信号であり、例えば、パワーオンリセット時のリセット信号や、図示されない外部端子からマイコン４に供給された外部リセット信号等である。例えば、マイコン４のパワーオンリセット時にリセット信号ＲＳＴが有効にされると、制御部２０１はイネーブル信号ＥＮを有効（例えばハイレベル）にし、リセット信号ＲＳＴが解除（無効）されたら、イネーブル信号ＥＮを無効（例えばローレベル）にする。
【００７３】
閾値電圧調整部２００は、イネーブル信号ＥＮによって、閾値電圧を変更するための処理の実行と停止が制御される。例えばイネーブル信号ＥＮが有効（ハイレベル）にされると、Ａ／Ｄ変換部１１０やピーク検出部１０３、演算部１１９等が動作可能にされる。上限値レジスタ１１５及び下限値レジスタ１１６は、例えば、リセット信号ＲＳＴが有効にされてから所定の期間だけリセットされ、その後は書き込み可能にされる。上記所定の期間は、例えば、中央処理装置１３のリセット期間よりも短い期間とされる。演算指示部２０４は、論理回路１１７を含んで構成される。論理回路１１７は、例えば論理和回路であり、第１検出回路１１１と第２検出回路１１２の何れか一方が上限値又は下限値を検出したら、制御信号ＣＳＴを有効（例えばハイレベル）にする。不揮発性メモリ（ＲＣＲＭ）２２０は、書き換え可能な不揮発性の記憶領域を含んで構成され、例えばフラッシュメモリである。不揮発性メモリ２２０には、閾値電圧の情報が設定される。例えば、不揮発性メモリ２２０には、予め初期値が格納される。リセット期間に演算部１１９によって入力信号ＶＩＮ１の中間値が算出されると、その初期値が前記算出値によって上書きされることにより、不揮発性メモリ２２０に格納された閾値電圧の情報が更新される。その後は、演算部１１９が前記中間値を算出する毎に、その前に算出された前記中間値が上書きされることにより、不揮発性メモリ２２０に設定された閾値電圧の情報が随時更新される。
【００７４】
信号生成部２０２は、イネーブル信号ＥＮ＿ＣＭＰによって、活性・非活性が制御される。それ以外は信号生成部１０２と同様である。イネーブル信号ＥＮ＿ＣＭＰは、少なくともリセット信号ＲＳＴが有効にされている期間は無効にされる。なお、イネーブル信号ＥＮ＿ＣＭＰは、制御部１０１から供給されて良いし、中央処理装置１３やその他の回路ブロックから供給されても良く、特に制限されない。信号生成部２０２における選択回路１２３は、イネーブル信号ＥＮ＿ＣＭＰが有効にされたら、不揮発性メモリ２２０に設定された閾値電圧の情報に基づいて基準電圧を選択し、選択した基準電圧を閾値電圧ＶＴＨとして選択回路１２２を介してアナログコンパレータ１２１に供給する。
【００７５】
図６は、実施の形態２に係る閾値電圧を変更する処理の流れを例示するフロー図である。
【００７６】
先ず、例えばマイコン４に電源が投入された後、リセット信号ＲＳＴが有効にされると、制御部２０１はイネーブル信号ＥＮを有効（ハイレベル）にする（Ｓ２０１）。その後、リセット信号ＲＳＴが有効にされている期間に、端子ＩＮ１に入力信号ＶＩＮ１として周期信号が入力される（Ｓ１０２）。Ａ／Ｄ変換部１１０は、所定のサンプリングレートで入力信号ＶＩＮをデジタルデータに変換する（Ｓ１０３）。第１検出回路１１１は、入力信号ＶＩＮ１の信号レベルが上限値となったことを検出したら、検出結果を出力する（Ｓ１０４）。論理回路１１３は、第１検出回路１１１による検出結果に応じて、そのときの上記デジタルデータを上限値レジスタ１１５に格納する（Ｓ１０５）。第２検出回路１１２は、入力信号ＶＩＮ１の信号レベルが下限値となったことを検出したら、検出結果を出力する（Ｓ１０６）。論理回路１１４は、第２検出回路１１２による検出結果に応じて、そのときの上記デジタルデータを下限値レジスタ１１６に格納する（Ｓ１０７）。演算指示部２０４が、第１検出回路１１１による上限値の検出及び第２検出回路１１２の下限値の検出に応じて制御信号ＣＳＴを有効にする。これにより、演算部１１９は入力信号ＶＩＮ１の中間値を算出する（Ｓ２０８）。前記中間値の算出方法は実施の形態１と同様である。そして、演算部１１９は、算出した入力信号ＶＩＮ１の中間値を不揮発性メモリ２２０に格納する（Ｓ２０９）。その後、リセット信号ＲＳＴが解除にされる（Ｓ２１０）。信号生成部２０２は、不揮発性メモリ２２０に設定された前記中間値の算出結果（閾値電圧の情報）に基づいて閾値電圧ＶＴＨを決定する（Ｓ２１１）。これにより、デューティ５０％の矩形波ＤＯＵＴ１が生成される。
【００７７】
図７は、実施の形態２に係る閾値電圧を変更する処理のタイミングチャートを例示する図である。同図では、入力信号ＶＩＮ１として、上限値が２．６２Ｖ、下限値が０Ｖの周期信号が供給されることを想定し、閾値電圧ＶＴＨ＝１．３１Ｖを指示する閾値電圧の情報が、初期値として不揮発性メモリ２２０に格納されている場合を例に説明する。
【００７８】
先ず、時刻ｔ１０において、例えば、リセット信号ＲＳＴが有効にされることにより、イネーブル信号ＥＮが有効にされ、Ａ／Ｄ変換部１１０やピーク検出部１０３等が動作を開始する。次に時刻ｔ１１において、第１検出回路１１１によって入力信号ＶＩＮ１の上限値が検出されると、そのときのＡ／Ｄ変換部１１０によるデジタルデータが上限値レジスタ（ＵＶＲ）１１５に格納される。例えば、このときの入力信号ＶＩＮ１の上限値が３．８６Ｖであったとすると、“３．８６Ｖ”を表すデジタルデータが上限値レジスタ１１５に設定される。また、第１検出回路１１１による入力信号ＶＩＮ１の上限値の検出に応じて制御信号ＣＳＴが有効にされる。これにより、演算部１１９が入力信号ＶＩＮ１の中間値の算出を行い、その算出結果を不揮発性メモリ２２０に格納する。なお、このタイミングにおいては、演算部１１９が演算を行わないようにしても良い。例えば、上限値レジスタ１１５及び下限値レジスタ１１６のリセット解除後にそれらの設定値が更新されるまでは、演算部１１９が演算を実行しないように構成しても良い。
【００７９】
次に時刻ｔ１２において、例えば、第２検出回路１１２によって入力信号ＶＩＮ１の下限値が検出されると、そのときのＡ／Ｄ変換部１１０によるデジタルデータが下限値レジスタ（ＬＶＲ）１１６に格納される。例えば、このときの入力信号ＶＩＮ１の下限値が１．２４Ｖであったとすると、“１．２４Ｖ”を表すデジタルデータが下限値レジスタ１１６に設定される。また、第２検出回路１１２による入力信号ＶＩＮ１の下限値の検出に応じて制御信号ＣＳＴが有効にされ、演算部１１９が入力信号ＶＩＮ１の中間値の算出を行い、算出結果を不揮発性メモリ２２０に格納する。例えば、演算部１１９は、上限値レジスタ１１５に設定された値（＝３．８６）と下限値レジスタ１１６に設定された値（＝１．２４Ｖ）とに基づいて、“（３．８６＋１．２４）／２”を演算することにより、入力信号ＶＩＮ１の中間値（≒２．５６Ｖ）を算出する。そして、時刻ｔ１３において、算出された入力信号ＶＩＮ１の中間値が不揮発性メモリ２２０に格納されることにより閾値電圧の情報が更新され、閾値電圧ＶＴＨが２．５６Ｖに変更される。その後、時刻ｔ１４においてリセット信号ＲＳＴが無効（ローレベル）にされると、イネーブル信号ＥＮが無効にされ、Ａ／Ｄ変換部１１０やピーク検出部１０３等の動作が停止する。そして、時刻ｔ１５において、イネーブル信号ＥＮ＿ＣＭＰが有効にされると、信号生成部２０２が動作可能となる。これにより、信号生成部２０２は、不揮発性メモリ２２０の設定値に応じて閾値電圧ＶＴＨを決定し、その閾値電圧を用いて比較動作を開始する。これにより、デューティ比５０％の矩形波ＤＯＵＴ１が生成される。
【００８０】
以上、実施の形態２に係るマイコン４によれば、実施の形態１に係るマイコン１と同様に、入力信号ＶＩＮ１の信号レベルが想定した信号レベルからずれたとしても、デューティ比５０％の矩形波を安定して生成することができる。また、同様に、従来のようにマイコン４を搭載する配線基板の設計変更や閾値電圧の調整のためのプログラム変更等を行う必要がないから、開発コストを抑えることができる。また、マイコン４は、中央処理装置１３からの指示によらず、閾値電圧ＶＴＨを変更する処理の実行と停止を制御することができるから、中央処理装置１３の処理負担を抑えつつ閾値電圧ＶＴＨを調整することが可能となる。また、中央処理装置１３のリセット期間に算出された閾値電圧の情報は不揮発性メモリ２２０に格納されるので、リセット期間にリセットされることはない。
【００８１】
≪実施の形態３≫
実施の形態１では、中央処理装置１３によるレジスタ設定に応じて閾値電圧の情報の更新が可能にされる構成を例示したが、実施の形態３では、中央処理装置１３によるレジスタ設定に加えて、中央処理装置１３のリセット期間においても、閾値電圧の情報の更新が可能にされる構成を例示する。
【００８２】
図８は、実施の形態３に係るコンパレータ部の内部構成を例示する図である。
【００８３】
同図に示されるマイコン５は、実施の形態１に係るマイコン１におけるコンパレータ部１０の代わりにコンパレータ部３０を備える。その他の機能部はマイコン１と同様である。同図において、マイコン１、４と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００８４】
コンパレータ部３０は、閾値電圧調整部３００、制御部３０１、及び信号生成部２０２を含む。
【００８５】
制御部３０１は、制御部１０１と同様にレジスタ群（１０１１、１０１２、１０１３）を有し、中央処理装置１３によるレジスタ設定に応じて各種制御信号（ＥＮ、ＳＴ、ＳＬ）を生成する。レジスタ設定に基づく各種制御信号の生成方法は制御部１０１と同様である。制御部３０１は、更に、リセット信号ＲＳＴに応じて、各種制御信号（ＥＮ、ＳＴ、ＳＬ）を生成する。例えば、リセット信号ＲＳＴが有効にされたら、イネーブル信号ＥＮを有効（ハイレベル）にするとともに、選択信号ＳＬを有効（ハイレベル）にする。これにより、閾値電圧調整部３００は活性状態にされ、第１検出回路１１１による上限値の検出及び第２検出回路１１２の下限値の検出に応じて、入力信号ＶＩＮ１の中間値の算出と閾値電圧の情報の更新が可能にされる。また、リセット信号ＲＳＴが無効にされたら、イネーブル信号ＥＮを無効（ローレベル）にする。このとき、選択信号ＳＬを有効（ハイレベル）／無効（ローレベル）にするかは、特に制限されない。例えば、中央処理装置１３によるレジスタ設定によって任意に切り替え可能である。
【００８６】
閾値電圧調整部３００は、リセット信号ＲＳＴが有効にされている期間は、実施の形態２に係る閾値電圧調整部２００と同様の処理手順で入力信号ＶＩＮ１の中間値を算出し、リセット信号ＲＳＴが無効にされている期間は、実施の形態１に係る閾値電圧調整部１００と同様の処理手順で入力信号ＶＩＮ１の中間値を算出する。入力信号ＶＩＮ１の中間値の算出結果の格納先は、その中間値がリセット期間に算出されたか否かによって相異される。例えば、演算部１１９は、リセット信号ＲＳＴが有効にされている期間は、入力信号ＶＩＮ１の中間値の算出結果を不揮発性メモリ２２０に格納し、リセット信号ＲＳＴが無効にされている期間（中央処理装置１３からの指示に基づいて演算を実行した場合）は、入力信号ＶＩＮ１の中間値の算出結果を演算結果格納レジスタ１２０に格納する。そして、選択回路３１３が、演算結果格納レジスタ１２０の設定値と不揮発性メモリ２２０の設定値の何れか一方を選択して、閾値電圧の情報として信号生成部２０２に出力する。選択回路３１３がどちらの設定値を出力するかは、特に制限されず、必要に応じて切り替えることが可能とされる。例えば、初期設定として、選択回路３１３が不揮発性メモリ２２０の設定値を出力するようにしておき、その後、中央処理装置１３からの指示に基づいて入力信号ＶＩＮ１の中間値を算出したら、演算結果格納レジスタ１２０の設定値を出力するように切り替える。選択回路３１３による設定値の選択は、例えば中央処理装置１３や制御部１０１からの指示に応じて切り替えることができる。
【００８７】
信号生成部２０２における選択回路１２３は、選択回路３１３から出力された閾値電圧の情報に基づいて基準電圧を選択し、選択した基準電圧を閾値電圧ＶＴＨとして選択回路１２２を介してアナログコンパレータ１２１に供給する。
【００８８】
以上、実施の形態３に係るマイコン５によれば、実施の形態１に係るマイコン１と同様に、入力信号ＶＩＮ１の信号レベルが想定した信号レベルからずれたとしても、デューティ比５０％の矩形波を安定して生成することができる。また、同様に、従来のようにマイコン１を搭載する配線基板の設計変更や閾値電圧の調整のためのプログラム変更等を行う必要がないから、開発コストを抑えることができる。
また、マイコン５は、中央処理装置１３によるレジスタ設定に加えて中央処理装置１３のリセット期間にも閾値電圧の情報の更新が可能にされる。これにより、実施の形態２に係るマイコン４と同様に中央処理装置１３の処理負担を抑えつつ閾値電圧を調整することもできるし、中央処理装置１３によるプログラム処理により、所望のタイミングで閾値電圧の情報の更新を行うことも可能となり、閾値電圧を調整するための制御の自由度が更に向上する。これにより、システムに応じたより柔軟な制御が可能となる。
【００８９】
≪実施の形態４≫
実施の形態１乃至３では、入力信号ＶＩＮ１（ＶＩＮ２）からデューティ比５０％の矩形波ＤＯＵＴ１（ＤＯＵＴ２）を生成する構成を例示したが、実施の形態４では、矩形波のデューティ比を調整可能にする構成を例示する。
【００９０】
図９は、実施の形態４に係るコンパレータ部の内部構成を例示する図である。
【００９１】
同図に示されるマイコン６は、実施の形態１に係るマイコン１におけるコンパレータ部１０の代わりにコンパレータ部４０を備える。その他の機能部はマイコン１と同様である。同図において、マイコン１、４、及び５と同様の構成要素には同一の符号を付して、その詳細な説明を省略する。
【００９２】
コンパレータ部４０は、実施の形態３のコンパレータ部３０と、閾値電圧調整部３００の代わりに閾値電圧調整部４００を備える点で相違する。閾値電圧調整部４００において、入力信号ＶＩＮ１の中間値を算出して演算結果格納レジスタ１２０又は不揮発性メモリ２２０に格納し、選択回路３１３によって何れか一方の設定値を選択するまでの処理方法は、実施の形態３の閾値電圧調整部３００と同様である。
【００９３】
閾値電圧調整部４００は、デューティ比を調整するためのオフセットレジスタ（ＲＯＲ）４１１を更に有する。オフセットレジスタ４１１は、例えば中央処理装置１３によってオフセット値が設定される。オフセット値とは、デューティ比５０％を基準値としたときにデューティ比を基準値からどの程度ずらすかを指示する値である。オフセット値ＶＯＦＦは、例えば、下記の（式１）によって決定される。ここで、ＤＴは目標とするデューティ比、Ｖｏｆｆは目標とするデューティ比に対応するオフセット値、Ｖｍａｘは入力信号ＶＩＮ１の上限値、Ｖｍｉｄは入力信号ＶＩＮ１の中間値である。
【００９４】
【数１】
2014168143.tif 000003
【００９５】
例えば、デューティ比４５％の矩形波ＤＯＵＴ１を生成する場合、上限値Ｖｍａｘが３．８６Ｖ、中間値Ｖｍｉｄが２．５６Ｖであったとすると、オフセット値Ｖｏｆｆは“０．１２Ｖ”となり、この値をオフセットレジスタ４１１に設定する。演算部４１２は、選択回路３１３から出力された設定値とオフセットレジスタ４１１に設定されたオフセット値とを加算し、加算結果を閾値電圧の情報として出力レジスタ（ＲＯＲ）４１３に格納する。上記例の場合、“２．６８（＝２．５６＋０．１２）”を出力レジスタ４１３に格納する。信号生成部２０２における選択回路１２３は、出力レジスタ４１３の設定値に基づいて基準電圧を選択し、選択した基準電圧を閾値電圧ＶＴＨとして選択回路１２２を介してアナログコンパレータ１２１に供給する。
【００９６】
図１０は、実施の形態４に係る閾値電圧を変更する処理の流れを例示するフロー図である。同図には、中央処理装置１３のリセット期間に閾値電圧の情報を更新し、その後、デューティ比４５％の矩形波ＤＯＵＴ１を生成する場合の処理フローが例示される。
【００９７】
先ず、例えばマイコン４に電源が投入された後、リセット信号ＲＳＴが有効にされると、制御部３０１はイネーブル信号ＥＮを有効（ハイレベル）にする（Ｓ２０１）。その後、入力信号ＶＩＮ１の中間値が算出されてリセット信号ＲＳＴが解除までの処理（Ｓ１０２〜Ｓ１０７、Ｓ２０８〜Ｓ２１０）は、実施の形態２に係る処理フロー（図６）と同様である。
【００９８】
ステップＳ２１０においてリセット信号ＲＳＴが解除されると、中央処理装置１３はオフセットレジスタ４１１にオフセット値を設定する（Ｓ３１１）。演算部４１２は、選択回路３１３から出力された設定値とオフセットレジスタ４１１に設定されたオフセット値とを加算する（Ｓ３１２）。加算結果は出力レジスタ４１３に格納される（Ｓ３１３）。信号生成部２０２は、出力レジスタ４１３の設定値に基づいて閾値電圧ＶＴＨを選択する。これにより、デューティ４５％の矩形波ＤＯＵＴ１が生成される。
【００９９】
図１１は、実施の形態４に係る閾値電圧を変更する処理のタイミングチャートを例示する図である。同図では、入力信号ＶＩＮ１として、上限値が２．６２Ｖ、下限値が０Ｖの周期信号が供給されることを想定し、閾値電圧ＶＴＨ＝１．３１Ｖを指示する閾値電圧の情報が、初期値として不揮発性メモリ２２０に格納されている場合を例に説明する。
【０１００】
先ず、時刻ｔ１０において、例えば、リセット信号ＲＳＴが有効にされることにより、イネーブル信号ＥＮが有効にされ、Ａ／Ｄ変換部１１０やピーク検出部１０３等が動作を開始する。その後、時刻ｔ１４においてリセット信号ＲＳＴが無効にされるまでの処理は、前述した実施の形態２のタイミングチャート（図７）と同様である。
【０１０１】
その後、時刻ｔ２５において、中央処理装置１３がオフセットレジスタ４１１にオフセット値（０．１２Ｖ）を設定する。時刻ｔ２６において、演算部４１２は、選択回路３１３から出力された設定値（２．５６Ｖ）とオフセットレジスタ４１１に設定されたオフセット値（０．１２Ｖ）とを加算し、加算結果（２．６８Ｖ）を閾値電圧の情報として出力レジスタ４１３に格納する。その後、時刻ｔ２７においてイネーブル信号ＥＮ＿ＣＭＰが有効（ハイレベル）にされ、信号生成部２０２が動作可能にされると、信号生成部２０２は、出力レジスタ４１３の設定値に応じて閾値電圧を選択する。これにより、デューティ比４５％の矩形波ＤＯＵＴ１が生成される。
【０１０２】
以上、実施の形態４に係るマイコン６によれば、実施の形態１に係るマイコン１と同様に、入力信号ＶＩＮ１の信号レベルが想定した信号レベルからずれたとしても、デューティ比５０％の矩形波を安定して生成することができる。また、同様に、従来のようにマイコン１を搭載する配線基板の設計変更や閾値電圧の調整のためのプログラム変更等を行う必要がないから、開発コストを抑えることができる。
【０１０３】
また、マイコン６によれば、矩形波のデューティ比を５０％に設定することだけでなく、所望のデューティ比に変更することが可能となる。これにより、入力信号ＶＩＮ１の信号レベルが想定した信号レベルからずれたとしても、所望のデューティ比の矩形波を安定して生成することが可能となる。
【０１０４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０５】
例えば、実施の形態２乃至４において、閾値電圧の情報がリセットにより初期化されないようにするために不揮発性メモリ２２０を用いる構成を例示したが、上限値及び下限値レジスタ１１５、１１６を書き換え可能な不揮発性メモリで構成し、且つ入力信号の中間値の算出結果を格納する記憶部として不揮発性メモリ２２０の代わりに揮発性の記憶部（レジスタ）とする構成としても良い。この場合、演算部１１９は、例えばリセット解除に応答して演算を実行し、その結果を上記揮発性の記憶部（レジスタ）に格納すればよい。
【０１０６】
また、実施の形態４では、実施の形態３に係るマイコン５の構成をベースとし、それに矩形波のデューティ比を調整可能にする構成を追加した場合を例示したが、それに限定されない。例えば、実施の形態１のマイコン１や実施の形態２のマイコン４に、オフセットレジスタ４１１、演算部４１２、及び出力レジスタ４１３等の機能部を追加することで、デューティ比の調整を可能にすることができる。
【０１０７】
また、上記の説明では、コンパレータ部１０、２０、３０、４０をマイクロコントローラの周辺回路モジュールとして搭載した場合を例示したが、他の半導体装置（アナログＩＣやＲＦＩＣ等）に搭載することも可能である。
【符号の説明】
【０１０８】
１  マイコン
２  駆動装置
３  制御システム
ＩＮ１、ＩＮ２、ＯＵＴ１、ＯＵＴ２、ＲＥＦＩＮ  端子
１１  ＲＯＭ
１２  ＲＡＭ
１３  中央処理装置
１４  バスステートコントローラ
１５、１６  周辺回路モジュール
１７  内部バス
１０＿１、１０＿２、１０  コンパレータ部
ＶＩＮ１、ＶＩＮ２  入力信号
ＤＯＵＴ１、ＤＯＵＴ２  矩形波
１００  閾値電圧調整部
１０１  制御部
１０２  信号生成部
１０１１  選択レジスタ（ＳＬＣＴ）
１０１２  イネーブルレジスタ（ＥＮＢＬ）
１０１３  演算開始レジスタ（ＳＴＲＴ）
ＥＮ  イネーブル信号
ＳＬ  選択信号
ＳＴ  スタート信号
ＣＳＴ  制御信号
１１０  Ａ／Ｄ変換部（Ａ／Ｄ）
１０３  ピーク検出部
１０４  演算指示部
１１１  第１検出回路（ＤＩＦ＿ＣＡＬ（ＭＡＸ））
１１２  第２検出回路（ＤＩＦ＿ＣＡＬ（ＭＩＮ））
１１３、１１４、１１７  論理回路
１１５  上限値レジスタ（ＵＶＲ）
１１６  下限値レジスタ（ＬＶＲ）
１１９  演算部
１２０  演算結果格納レジスタ
ＣＳＴ  制御信号
１２１  アナログコンパレータ
１２２、１２３  選択回路
１２４  内部電源装置
１２５  抵抗ラダー回路
４、５、６  マイコン
２０、３０、４０  コンパレータ部
２０２  信号生成部
ＥＮ＿ＣＭＰ  イネーブル信号
２０１、３０１  制御部
ＲＳＴ  リセット信号
２００、３００  閾値電圧調整部
２０４  演算指示部
２２０  不揮発性メモリ
３１３  選択回路
４１１  オフセットレジスタ（ＲＯＲ）
４１２  演算部
４１３  出力レジスタ（ＲＶＲ）
【図１】
2014168143.tif 000004
【図２】
2014168143.tif 000005
【図３】
2014168143.tif 000006
【図４】
2014168143.tif 000007
【図５】
2014168143.tif 000008
【図６】
2014168143.tif 000009
【図７】
2014168143.tif 000010
【図８】
2014168143.tif 000011
【図９】
2014168143.tif 000012
【図１０】
2014168143.tif 000013
【図１１】
2014168143.tif 000014