(57)【要約】【課題】接触判定精度の低下を防止することのできる表示装置及び表示装置の駆動方法を提供する。【解決手段】マトリクス状に配置された表示画素ＰＸと容量結合の強弱を検出するセンサ回路１２とを有する表示装置であって、行方向に配列したそれぞれの前記センサ回路と接続して検出信号を保持する複数の読み出し線ＲＯＬと、並列に接続される前記複数の読み出し線を順に選択して前記検出信号を出力する複数の変換回路ＯＣＴと、複数の前記変換回路を並行して動作させて、隣接する前記読み出し線からの検出信号を出力するタイミングが所定時間内となるように複数の前記変換回路を制御する制御部ＴＣＯＮとを備える表示装置である。【選択図】図１
2014002594.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された表示画素と容量結合の強弱を検出するセンサ回路とを有する表示装置において、
行方向に配列したそれぞれの前記センサ回路と接続して検出信号を保持する複数の読み出し線と、
並列に接続される前記複数の読み出し線を順に選択して前記検出信号を出力する複数の変換回路と、
複数の前記変換回路を並行して動作させて、隣接する前記読み出し線からの検出信号を出力するタイミングが所定時間内となるように複数の前記変換回路を制御する制御部と、
を備える表示装置。
【請求項２】
複数の前記変換回路は、
前記読み出し線を昇順に選択する少なくとも一つの第１の変換回路と前記読み出し線を降順に選択する少なくとも一つの第２の変換回路とを有する、
請求項１に記載の表示装置。
【請求項３】
前記センサ回路は、
前記表示画素が配置される複数行ごとに設けられ、
前記表示画素が配置される複数列ごとに設けられる、
請求項１又は２に記載の表示装置。
【請求項４】
前記センサ回路は、
縦方向と横方向とがそれぞれ所定数の表示画素で構成されるブロックごとに一つ設けられる、
請求項３に記載の表示装置。
【請求項５】
前記ブロックのサイズは、縦方向と横方向とがそれぞれ略３ｍｍである、
請求項４に記載の表示装置。
【請求項６】
前記制御部は、
表示期間において前記ブロック内の表示画素に表示させ、検知期間において前記ブロック内のセンサ回路からの検出信号を出力させる、動作を繰り返して、一画面の表示と検出信号の出力を実行する
請求項３乃至５のうちいずれか１項に記載の表示装置。
【請求項７】
前記表示期間が前記検知期間の略３倍である
請求項６に記載の表示装置。
【請求項８】
前記制御部は、
前記複数の読み出し線を間引いて選択するように変換回路を制御する、
請求項３乃至５のうちいずれか１項に記載の表示装置。
【請求項９】
前記検出信号から前記表示装置の表示面への接触の有無を判定する判定回路を更に有し、
前記制御部は、所定期間接触がないと判断したときは前記複数の読み出し線を間引いて選択するように変換回路を制御する、
請求項３乃至５のうちいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネルで指の接触を検知する技術として、種々の方式が提案されている。
【０００３】
抵抗膜を用いて位置を検出する方式のタッチパネルは、一般には、抵抗膜を貼り付けた板を表示部に重複配置して構成されている。表示画面上の位置と、実際に触れている抵抗膜からの位置情報とを組み合わせて処理することで、画面上のボタンに接触したなどを検知することができる。この抵抗膜を用いる方式は、比較的精細度の低い表示装置に適用されている。
【０００４】
静電容量の変化を用いて位置を検出する方式のタッチパネルは、透明導電膜など、容量を形成する薄膜を配した基板を、前記、抵抗膜方式と同様に配置して構成されている。この静電容量の変化を用いる方式は、より精細度の高い表示装置に対応できる方式として、小型の表示装置類に多く適用されている。
【０００５】
一方、接触検知機能を表示装置に内蔵する提案も数多くなされている。たとえば、表示装置への接触による変形を静電容量の変化で検出する方法（特許文献１）、光センサを表示装置に内蔵して接触検知する方法（特許文献２）などが提示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−４０２８９号公報
【特許文献２】特開２０１０−２７２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで接触検知装置を内蔵する表示装置では、高精度の位置検出が実現できる反面、多数の検出信号を処理する必要がある。一方、検出信号を処理する信号処理回路を実装するためのスペースは限られている。そのため、検出信号を取り出すための信号線を複数セットにして、並直列変換（パラレル−シリアル変換：パラシリ変換）して、信号処理回路に入力することが一般的である。信号処理回路は、入力される信号を逐次処理する。
【０００８】
表示装置表面への接触判定は、誘電体である指と表示装置に内蔵した静電容量の検知電極との間の容量変化を検出信号の変化として検出することで行われる。しかしながら、検知電極の電位を信号線に読み出した後、処理するまでの時間に差があると、その間の外乱、リークなどによって検出信号が変化し、接触判定精度が低下する可能性があった。
【０００９】
本願発明は係る事情に鑑みてなされたものであって、接触判定精度の低下を防止することのできる表示装置及び表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様による表示装置は、マトリクス状に配置された表示画素と容量結合の強弱を検出するセンサ回路とを有する表示装置であって、行方向に配列したそれぞれの前記センサ回路と接続して検出信号を保持する複数の読み出し線と、並列に接続される前記複数の読み出し線を順に選択して前記検出信号を出力する複数の変換回路と、複数の前記変換回路を並行して動作させて、隣接する前記読み出し線からの検出信号を出力するタイミングが所定時間内となるように複数の前記変換回路を制御する制御部とを備える。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態の表示装置の構成を示す概略の平面図。
【図２】本実施の形態におけるセンサ回路の等価回路を示す図。
【図３】本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャート。
【図４】本実施形態に係る表示装置の基本回路ブロックを示す図。
【図５】本実施形態に係る表示装置のセンサ回路ブロックを示す図。
【図６】本実施形態に係る表示装置の表示部と出力回路部との構成を示す図。
【図７】本実施形態に係る表示装置のパラシリ変換回路の構成を示す図。
【図８】本実施形態に係る表示装置のパラシリ変換回路の動作を説明するためのタイミングチャート。
【図９】本実施形態に係る表示装置の表示期間と検知期間の配分を示す図。
【図１０】本実施形態に係る表示装置のパラシリ変換回路の構成を示す図。
【図１１】本実施形態に係る表示装置のパラシリ変換回路の構成を示す図。
【図１２】本実施形態に係る表示装置のパラシリ変換回路の構成を示す図。
【図１３】本実施形態に係る表示装置のパラシリ変換回路の動作を説明するためのタイミングチャート。
【図１４】本実施形態に係る表示装置のパラシリ変換回路の動作を説明するためのタイミングチャート。
【図１５】本実施形態に係る表示装置のパラシリ変換回路の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態に係る表示装置および表示装置の駆動方法について、図面を参照して説明する。
【００１３】
図１は、本実施の形態の表示装置の構成を示す概略の平面図である。  
本実施形態に係る表示装置１は、液晶表示パネルＰＮＬ、及び回路基板６０を備えている。液晶表示パネルＰＮＬの端部には、フレキシブル基板ＦＣ１、ＦＣ２の一端が電気的に接続されている。フレキシブル基板ＦＣ１、ＦＣ２の他端には回路基板６０が電気的に接続されている。
【００１４】
液晶表示パネルＰＮＬは、マトリクス状に配置された複数の画素からなる表示部ＤＹＰと、表示部ＤＹＰの周囲に配置された走査線駆動回路ＹＤと信号線駆動回路ＸＤと、を備えている。そして、回路基板６０は、表示装置の表示動作を制御すると共に、液晶表示パネルＰＮＬに設けられたセンサ回路（後述する）を制御する。即ち、回路基板６０は、外部信号源ＳＳから取得した映像信号を液晶表示パネルＰＮＬに出力する。また回路基板６０は、センサ回路を動作させる信号を供給するとともに、センサ回路から取得した出力信号を制御部６５へ出力する。
【００１５】
続いて、図１に示す表示装置について詳細に説明する。
【００１６】
液晶表示パネルＰＮＬは、一対の電極基板であるアレイ基板および対向基板間に液晶層ＬＱを挟持した構造である。アレイ基板に設けられた画素電極ＰＥおよび対向基板に設けられた共通電極ＣＥから液晶層ＬＱに印加される液晶駆動電圧により液晶表示パネルＰＮＬの透過率が制御される。
【００１７】
アレイ基板では、複数の画素電極ＰＥが透明絶縁基板（不図示）上において略マトリクス状に配置される。また、複数のゲート線ＧＬが複数の画素電極ＰＥの行に沿って配置され、複数の信号線ＳＬが複数の画素電極ＰＥの列に沿って配置される。
【００１８】
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ（Indium Tin Oxide）等の透明電極材料からなり、画素電極ＰＥおよび共通電極ＣＥは液晶層ＬＱの一部である画素領域と共に液晶画素ＰＸを構成する。
【００１９】
ゲート線ＧＬおよび信号線ＳＬの交差位置近傍には、複数の画素スイッチＳＷＰが配置される。各画素スイッチＳＷＰは、例えば薄膜トランジスタ（ＴＦＴ : Thin Film Transistor）であって、ゲートがゲート線ＧＬに接続され、ソース−ドレインパスが信号線ＳＬおよび画素電極ＰＥ間に接続され、対応ゲート線ＧＬを介して駆動されたときに対応信号線ＳＬおよび対応画素電極ＰＥ間で導通する。
【００２０】
更に、アレイ基板には、センサ回路１２が設けられ、このセンサ回路１２を駆動するためのカップリングパルス線ＣＰＬ、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧが、複数の画素電極ＰＥの行に沿って配置される。  
なお、本実施形態では、信号線ＳＬは、センサ回路１２を駆動する信号を供給するプリチャージ線ＰＲＬ、および、読み出し線ＲＯＬとしても用いられる。この詳細の動作については後述する。
【００２１】
走査線駆動回路ＹＤは、複数のゲート線ＧＬに画素スイッチＳＷＰをオンする（ソース−ドレインパスを導通させる）ためのゲート電圧を供給して、ゲート線ＧＬを順次駆動する。また、走査線駆動回路ＹＤは、複数のカップリングパルス線ＣＰＬ、複数のプリチャージゲート線ＰＧおよび複数の読み出しゲート線ＲＧを所定のタイミングで駆動して、センサ回路１２を駆動させる。
【００２２】
信号線駆動回路ＸＤは、ソース−ドレインパスが導通した画素スイッチＳＷＰを介して、信号線ＳＬから画素電極ＰＥへ映像信号を供給する。
【００２３】
回路基板６０は、出力回路部ＯＣＴ、入力回路部ＩＣＴ、Ｄ／Ａ変換部ＤＡＣ、Ａ／Ｄ変換部ＡＤＣ、インタフェース部Ｉ／Ｆ、及びタイミングコントローラＴＣＯＮを備えている。
【００２４】
タイミングコントローラＴＣＯＮは、回路基板６０に搭載される各部の動作、走査線駆動回路ＹＤ、信号線駆動回路ＸＤ、共通電極駆動回路及びセンサ回路１２の動作を制御する。
【００２５】
外部信号源ＳＳからインタフェース部Ｉ／Ｆを介して取り込まれたデジタル映像信号は、Ｄ／Ａ変換部ＤＡＣによってアナログ信号に変換され、所定のタイミングで入力回路部ＩＣＴにより信号線ＳＬに出力される。
【００２６】
センサ回路１２からの出力信号は、出力回路部ＯＣＴにより所定のタイミングでＡ／Ｄ変換部ＡＤＣへ供給され、デジタル信号に変換されて、インタフェース部Ｉ／Ｆに供給される。インタフェース部Ｉ／Ｆは、受信したデジタル信号を制御部６５へ出力する。制御部６５は、受信したデジタル信号により座標計算を行なって、指先やペン先等が接触した座標位置を検出する。
【００２７】
図２は、本実施の形態におけるセンサ回路１２の等価回路を示す図である。  
センサ回路１２は、検知電極１２Ｅ、プリチャージ線ＰＲＬ、読み出し線ＲＯＬ、プリチャージゲート線ＰＧ、カップリングパルス線ＣＰＬ、読み出しゲート線ＲＧ、プリチャージスイッチＳＷＡ、カップリング容量Ｃ１、増幅用スイッチＳＷＢ、および、読み出し用スイッチＳＷＣを備えている。
【００２８】
検知電極１２Ｅは、接触体の有無による検知容量の変化を検出する。プリチャージ線ＰＲＬは、検知電極１２Ｅにプリチャージ電圧を供給する。読み出し線ＲＯＬは、検知電極１２Ｅの電圧を取り出す。プリチャージゲート線ＰＧ、カップリングパルス線ＣＰＬ、読み出しゲート線ＲＧは、センサ回路１２の動作を駆動するための信号を供給する。
【００２９】
プリチャージスイッチＳＷＡは、プリチャージ電圧を検知電極１２Ｅへ書き込み、かつ保持するためのスイッチである。カップリング容量Ｃ１は、検知電極１２Ｅに検知容量の変化による電圧差を生じさせる。増幅用スイッチＳＷＢは、検知電極１２Ｅに生じた電圧差を増幅するためのスイッチである。読み出し用スイッチＳＷＣは、増幅された電圧差を読み出し線ＲＯＬへ出力し、かつ保持するためのスイッチである。
【００３０】
プリチャージ線ＰＲＬ、および、読み出し線ＲＯＬは信号線ＳＬと共通の配線を用いている。なお、センサ回路１２は複数の画素ＰＸに対して１つ配置されるため、信号線ＳＬの一部が共用されることになる。
【００３１】
プリチャージスイッチＳＷＡは例えばｐ型の薄膜トランジスタであって、ゲート電極がプリチャージゲート線ＰＧと電気的に接続され（あるいは一体に構成され）、ソース電極がプリチャージ線ＰＲＬと電気的に接続され（あるいは一体に構成され）、ドレイン電極が検知電極１２Ｅと電気的に接続され（あるいは一体に構成され）ている。
【００３２】
増幅用スイッチＳＷＢは例えばｐ型の薄膜トランジスタであって、ゲート電極が検知電極１２Ｅと電気的に接続され（あるいは一体に構成され）、ソース電極がカップリングパルス線ＣＰＬと電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し用スイッチＳＷＣのソース電極と電気的に接続され（あるいは一体に構成され）ている。
【００３３】
読み出し用スイッチＳＷＣは例えばｐ型の薄膜トランジスタであって、ゲート電極が読み出しゲート線ＲＧと電気的に接続され（あるいは一体に構成され）、ソース電極が増幅用スイッチＳＷＢのドレイン電極と電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し線ＲＯＬと電気的に接続され（あるいは一体に構成され）ている。
【００３４】
図３は、本実施形態に係る表示装置１の駆動方法の一例を説明するためのタイミングチャートである。
【００３５】
プリチャージゲート線駆動波形（プリチャージゲート信号波形）は、プリチャージゲート線ＰＧに印加され、プリチャージ用スイッチＳＷＡのゲ−ト電極端子に入力される。この結果、プリチャージパルスがオンレベル（ローレベル）のタイミングでプリチャージ線ＰＲＬからプリチャージ電圧Ｖｐｒｃがプリチャージ用スイッチＳＷＡを通じて検知電極１２Ｅに書き込まれる。
【００３６】
カップリングパルス線駆動波形は、カップリングパルス線ＣＰＬに印加され、カップリング容量Ｃ１を介して接触体の有無により検知電極１２Ｅの電位を変動させる。検知電極電位波形は検知電極１２Ｅの電位変動を示したものであり、検知電極電位(指なし)と、検知電極電位(指あり)との間に電圧差を生じさせることができる。
【００３７】
増幅用スイッチＳＷＢのゲート−ソース（ＧＳ）間電圧波形は検知電極１２Ｅで生じた電圧差が増幅用スイッチＳＷＢの動作点の差に反映されることを示している。ゲート−ソース（ＧＳ）間電圧(指なし)とゲート−ソース（ＧＳ）間電圧(指あり)とで電圧差が生じる。読み出しゲート線駆動波形は、読み出しゲート線ＲＧに印加され、読み出し用スイッチＳＷＣのゲ−ト電極端子に入力される。
【００３８】
この結果、読み出しゲート線ＲＧに印加されたパルスがオンレベルのタイミングでカップリングパルスの変動後の電位が増幅用スイッチＳＷＢ、および読み出し用スイッチＳＷＣを介して読み出し線ＲＯＬに出力される。読出し線ＲＯＬに出力される電圧波形はこの電圧変動を示したものであり、出力電圧(指あり)と出力電圧(指なし)との間には電圧差が生じる。
【００３９】
センサ回路１２を駆動する場合、まず、タイミングコントローラＴＣＯＮは走査線駆動回路ＹＤを制御して、プリチャージゲート線ＰＧに印加する電圧をロー（Ｌ）レベルにしてプリチャージスイッチＳＷＡをオンさせる。タイミングコントローラＴＣＯＮは信号線駆動回路ＸＤを制御してプリチャージ線ＰＲＬにプリチャージ電圧を印加して、スイッチＳＷＡを介して検知電極１２Ｅにプリチャージ電圧を印加する。
【００４０】
次に、タイミングコントローラＴＣＯＮは、プリチャージスイッチＳＷＡをオフさせた後、走査線駆動回路ＹＤを制御して、カップリングパルス線ＣＰＬをハイ（Ｈ）レベルとする。カップリングパルスがローレベルからハイレベルへ変化すると、カップリング容量Ｃ１により検知電極１２Ｅの電位に電圧が重畳される。このとき、検知電極１２Ｅに重畳される電圧の大きさは、検知電極１２Ｅと接触体との間の容量によって異なる。
【００４１】
例えば、検知電極１２Ｅの上方の対向基板２０に指やペン先等が接触している場合には、検知電極１２Ｅと指との間に容量が生じる。検知電極１２Ｅの上方において指先やペン先等が接触している場合には、指先やペン先等が無い場合と比較して検知電極１２Ｅに重畳される電圧の大きさが小さくなる。
【００４２】
検知電極１２Ｅの電位に応じて、増幅用スイッチＳＷＢのオン抵抗が異なる。本実施形態では、検知電極１２Ｅの上方において指先やペン先等が接触している場合には増幅用スイッチＳＷＢのオン抵抗が低下し、検知電極１２Ｅの上方において指先やペン先等が接触していない場合には増幅用スイッチＳＷＢのオン抵抗が比較的高くなる。
【００４３】
次に、タイミングコントローラＴＣＯＮは走査線駆動回路ＹＤを制御して、読み出しゲート線ＲＧの電圧をローレベルとして読み出し用スイッチＳＷＣをオンさせる。検知電極１２Ｅの上方において指先やペン先等が接触している場合には、読み出し用スイッチＳＷＣがオンすると、増幅用スイッチＳＷＢおよび読み出し用スイッチＳＷＣを介してカップリングパルスが読み出し線ＲＯＬへ供給される方向に働く。
【００４４】
したがって、指先やペン先等が接触している場合には、読み出し線ＲＯＬの電位がカップリングパルス電位に向かって変化する。指先やペン先等が接触していない場合には、指先やペン先等が接触している場合よりも読み出し線ＲＯＬの電位の変化が小さくなる。
【００４５】
そこで、読み出しゲート線ＲＧがオンしてからの出力期間Ｔｒｅａｄ経過時での出力電圧(指あり)と出力電圧(指なし)との出力電圧差を検出することにより指先やペン先等が接触している位置を検出することが可能となる。
【００４６】
図４は、本実施形態に係る表示装置１の基本回路ブロックを示す図である。基本回路ブロックは、１画素に相当するＲＧＢ画素と１つのセンサ回路とで構成される。なお、ＲＧＢ画素のそれぞれの構成要素の参照符号には−Ｒ、−Ｇ，−Ｂを付して識別している。この基本回路ブロックを「回路ブロックＡ」と呼ぶ。
【００４７】
図４の回路ブロックＡでは、ＲＧＢ画素の間にセンサ回路が設けられているが、これは一例であり、図１に示すようにＲＧＢ画素の行と行との間のＢＭ（Black Matrix）に相当する部分にセンサ回路を設けても良い。また、図４の回路ブロックＡは、読み出し線ＲＯＬ、及びプリチャージ線ＰＲＬを専用で設けているが、図２に示すように、ＲＧＢ画素のいずれかの信号線ＳＬを切替スイッチを介して共用するようにしても良い。
【００４８】
なお、図４の「回路ブロックＡ」からセンサ回路およびセンサ回路を駆動する信号線を除いた回路ブロック、即ち、通常の画素を表すＲＧＢ画素で構成される回路ブロックを「回路ブロックＢ」と呼ぶ。
【００４９】
図５は、本実施形態に係る表示装置１のセンサ回路ブロックを示す図である。センサ回路ブロックは、複数画素×複数画素で構成され、１つの回路ブロックＡと複数の回路ブロックＢとを含んでいる。このセンサ回路ブロックを「回路ブロックＣ」と呼ぶ。図５に示す回路ブロックＣでは、１個の回路ブロックＡと１５個の回路ブロックＢとで構成されている。即ち、１６個×１６個（＝２６５個）のＲＧＢ画素に対して１つのセンサ回路が配置されている。
【００５０】
なお、図５に示すセンサ回路ブロック（回路ブロックＣ）は概念図であり詳細の構成については記載していないが、回路ブロックＡにのみ使用される配線、例えば、センサ回路用の信号線などは、回路ブロックＢを横切って、回路ブロックＣの外に接続されることは言うまでもない。また、センサ回路（回路ブロックＡ）が配置される位置も図５に示す位置に限られない。回路ブロックＡが配置される位置によって、検知精度が低下したり、局所的な表示不良の原因ともなり得るので、１６個×１６個のＲＧＢ画素を単位とする回路ブロックＣごとに回路ブロックＡの配置位置を変更して、全体として不具合の無いように配置される。
【００５１】
また、回路ブロックＡ、Ｂ、Ｃの構成、サイズは液晶表示パネルＰＮＬの用途、表示部ＤＹＰのサイズにより異なることができる。本実施の形態では、回路ブロックＣとして２ｍｍ×２ｍｍ〜４ｍｍ×４ｍｍ（略３ｍｍ×３ｍｍ）のサイズを設定している。この範囲のサイズであれば、指による接触を少なくとも一個のブロックＣによって検出することができる。
【００５２】
図６は、本実施形態に係る表示装置１の表示部ＤＹＰと出力回路部ＯＣＴとの構成を示す図である。表示部ＤＹＰは、５０×３０個の回路ブロックＣを備えている。即ち。表示部ＤＹＰは、８００×４８０×ＲＧＢ画素の表示画面を構成する。
【００５３】
表示部ＤＹＰのサイズが、例えば、７型相当である場合、８００×４８０画素で構成されるＲＧＢ画素の一つのサイズは概略１９０μｍ□となるので、回路ブロックＣは概略３ｍｍ□（０．１９ｍｍ×１６≒３ｍｍ）である。なお、指などの被検出物のサイズが３ｍｍ□以下の場合、被検出物が一つの回路ブロックＣ内にある場合には、当該被検出物は、回路ブロックＣの中央にあるとして検出される。従って、被検出物が隣接する回路ブロックＣにまたがって位置移動する場合には、その動きを検出することは可能である。しかし、被検出物が回路ブロックＣ内で移動していることは原理的に検出不能である。回路ブロックＣのサイズを決定する際には、被検出物のサイズのみでなく、このような移動の検出についても考慮する必要がある。本実施の形態では、タッチパネル用途として、主として指の腹部分で、画面に表示された画像やボタン操作する場合を考慮して、回路ブロックＣのサイズを略３ｍｍ□と決定している。
【００５４】
図６に示す表示部ＤＹＰでは、縦に並んだ３０個の回路ブロックＣの読み出し線ＲＯＬは一つの信号線として共通に使用されるため、画面全体では、横方法に５０本の読み出し線ＲＯＬが並列に配置される。
【００５５】
なお、センサ回路用の信号線（読み出しゲート線ＲＧ、カップリングパルス線ＣＰＬ、プリチャージゲート線ＰＧ）に供給される検知信号は、走査線駆動回路ＹＤから供給される。そして、画面を走査して画像を表示する場合と同様に、検知信号も回路ブロックＣを単位として画面を走査して信号を検出する方式を採用する。従って、１フレーム期間中に画面表示と静電容量検知が１回ずつ実施される。
【００５６】
なお、上述の回路では、画像表示用制御信号と検知制御用信号とを走査線駆動回路ＹＤから供給すると説明したが、それぞれ別の駆動回路として構成しても良い。即ち、表示用の制御信号を１行ごとに制御するための縦方向のドライバ回路（走査線駆動回路ＹＤ）と、センサ用の制御信号をセンサ配置行ごと（この場合、画素１６行おきに配置）に制御する縦方向のドライバ回路（センサ用Ｙドライバ）とをそれぞれ液晶表示パネルＰＮＬの左右辺に配置しても良い。
【００５７】
図６において、検知信号を外部回路（制御部６５）へ接続する出力回路部ＯＣＴには、４系統のパラシリ変換回路ＰＳＣ１〜ＰＳＣ４が配置されている。即ち、５０本の読み出し線ＲＯＬ１〜ＲＯＬ５０からの信号は、出力回路部ＯＣＴによって４本の検出信号線ＤＳＩＧ１〜ＤＳＩＧ４に出力される。
【００５８】
パラシリ変換回路は、複数本の並列（パラレル）で入力される読み出し線ＲＯＬの信号を、１本の検出信号線ＤＳＩＧに直列（シリーズ）の信号として出力するように変換する回路である。図６では、入力１２ｃｈを出力１ｃｈに変換するパラシリ変換回路と、入力１３ｃｈを出力１ｃｈに変換するパラシリ変換回路とが組み合わされて構成されている。図の左から、入力チャンネル数がそれぞれ１２ｃｈ、１３ｃｈ、１３ｃｈ、１２ｃｈのパラシリ変換回路ＰＳＣ１〜ＰＳＣ４が配置されている。
【００５９】
各パラシリ変換回路からは、所定のタイミングで１ｃｈ分の検出信号（容量信号）が順に出力される。即ち、パラシリ変換回路は最初の読み出し線ＲＯＬを選択して検出信号線ＤＳＩＧに出力し、以降は所定のサンプリング時間で、順に読み出し線ＲＯＬを選択して検出信号線ＤＳＩＧに出力する。従って、１２本目ないし１３本目の読み出し線ＲＯＬを選択するまでに、一定の時間が経過することになる。一方、読み出し線ＲＯＬには、検知電極から読み出された信号が保持される。そのため、保持される期間中にリークや外乱による変動が生じた場合、検知したレベルが変化してしまう。
【００６０】
このような不具合に対応するため、本実施の形態では、パラシリ変換回路の読み出し線ＲＯＬの選択順を以下のように設定する。
【００６１】
まず、パラシリ変換回路ＰＳＣ１が最初に読み出す信号線を、読み出し線ＲＯＬ１２とし、降順に読み出し線ＲＯＬ１へと選択する。また、パラシリ変換回路ＰＳＣ２の最初に読み出す信号線を、読み出し線ＲＯＬ１３とし、昇順に読み出し線ＲＯＬ２５へと選択する。パラシリ変換回路ＰＳＣ３の最初に読み出す信号線を、読み出し線ＲＯＬ３８とし、降順に読み出し線ＲＯＬ２６へと選択する。パラシリ変換回路ＰＳＣ４の最初に読み出す信号線を、読み出し線ＲＯＬ３９とし、昇順に読み出し線ＲＯＬ５０へと選択していく。
【００６２】
パラシリ変換回路ＰＳＣ１〜ＰＳＣ４の選択を同時に開始すると、隣接する読み出し線ＲＯＬ１２と１３、ＲＯＬ３８と３９を同タイミングで開始位置として選択することができる。そして、隣接する読み出し線ＲＯＬ２５と２６を同タイミングで最後に選択することができる。従って、この方式によれば、隣接信号間で、検知から選択までの時間に大きな差は生じない。
【００６３】
また、選択順を上述の方向とは逆方向にすることもできる。パラシリ変換回路ＰＳＣ２は、読み出し線ＲＯＬ２５を最初に選択する。パラシリ変換回路ＰＳＣ３は、読み出し線ＲＯＬ２６を最初に選択する。パラシリ変換回路ＰＳＣ１は、読み出し線ＲＯＬ１を最初に選択する。パラシリ変換回路ＰＳＣ４は、読み出し線ＲＯＬ５０を最初に選択する。
【００６４】
この場合、先頭で選択される隣接する読み出し線ＲＯＬ２５とＲＯＬ２６が同時に選択される。また、最後に選択される隣接する読み出し線ＲＯＬ１２とＲＯＬ１３、ＲＯＬ３８とＲＯＬ３９は１タイミング（１サンプリング時間）ずれるだけであるので、他の隣接する信号線とほぼ同等の条件であり、問題は無い。
【００６５】
なお、パラシリ変換回路ＰＳＣ１の最後に選択される読み出し線ＲＯＬ１２とパラシリ変換回路ＰＳＣ２の最後に選択される読み出し線ＲＯＬ１３、パラシリ変換回路ＰＳＣ３の最後に選択される読み出し線ＲＯＬ３８とパラシリ変換回路ＰＳＣ４の最後に選択される読み出し線ＲＯＬ３９が同時に選択されるように回路設計することもできる。この内容については、後述する。
【００６６】
図７は、本実施形態に係る表示装置１のパラシリ変換回路ＰＳＣ１の構成を示す図である。
【００６７】
図７に示す構成では、１２本の読み出し線ＲＯＬ１〜１２を４つずつ３個のグループに分割する。選択ＳＷ２−１〜３がグループを選択するための制御信号である。選択ＳＷ１−１〜４がグループ内の個々の読み出し線ＲＯＬを選択するための制御信号である。そして、各読み出し線ＲＯＬ１〜１２と検出信号線ＤＳＩＧ１との間には、グループ選択用の選択ＳＷ２−１〜３と、個々の読み出し線ＲＯＬの選択用の選択ＳＷ１−１〜４との２個の選択スイッチが配置される。２個の選択スイッチがＯＮになった読み出し線ＲＯＬ１〜１２が検出信号線ＤＳＩＧ１と接続される。
【００６８】
なお、選択ＳＷ２−４は、パラシリ変換回路ＰＳＣ２、３で用いられる制御信号であり、詳細については後述する。
【００６９】
図８は、本実施形態に係る表示装置１のパラシリ変換回路の動作を説明するためのタイミングチャートである。
【００７０】
このタイミングチャートは、一つの回路ブロックＣ内に設けられたセンサ行（Ｎ行目）が選択された場合の動作を示す。図中のロジック信号のＨレベルは１２〜１３Ｖ、Ｌレベルは−６〜−５Ｖとできる。なお、図には説明のためパルスを拡大している記載している部分があるため、縦軸や横軸は正確では無い。
【００７１】
まず、回路ブロックＣにはプリチャージゲート信号ＰＧ、カップリングパルス信号ＣＰＬ、読み出しスイッチゲート信号ＲＧが入力される。これらの駆動信号によって読み出し線ＲＯＬに検知信号が読み出される。この検知信号を読み出す動作は図２、図３を参照して説明しているため、再度の説明は省略する。
【００７２】
なお、読み出し線ＲＯＬへの書込み時間は、検知電極１２Ｅから増幅用スイッチＳＷＢ、読み出し用スイッチＳＷＣを介して読み出し線ＲＯＬに達する時定数によって設定する。読み出し線ＲＯＬへの書込み時間は、両ＴＦＴの抵抗（〜１００ｋΩ）や寄生容量（〜５０ｐＦ）および読み出し線ＲＯＬの抵抗（〜２ｋΩ）と寄生容量（〜１００ｐＦ）で決まる時定数に対し、１／２から２倍程度の時間に設定するのが良く、３倍を超えると電源電圧の飽和レベルに近づき、Ｖ１とＶ２の差が読み取れなくなるおそれがある。
【００７３】
また、読み出し線ＲＯＬの初期電位は、画像信号のセンター付近の電圧やコモン電位近傍の電圧あるいは信号処理回路で必要とする電圧に、図示しない切替スイッチを用いて、所定のタイミングで初期化すると良い。たとえば、仮に７Ｖに初期化とすると、読み出しゲート信号ＲＧのＯＮ期間経過後、概略９Ｖ程度にまで変化できる。
【００７４】
次にパラシリ変換回路ＰＳＣ１の動作を説明する。まず、選択ＳＷ２−３と選択ＳＷ１−４とを動作させることにより読み出し線ＲＯＬ１２の出力が、検出信号線ＤＳＩＧ１から出力される。続いて、選択ＳＷ１−３、１−２、１−１を順次オンすることにより、それぞれ読み出し線ＲＯＬ１１、１０、９の出力が、検出信号線ＤＳＩＧ１から出力される。その後、同様に選択ＳＷ２−２と選択ＳＷ１−４〜ＳＷ１−１とを動作させることによりそれぞれ読み出し線ＲＯＬ８、７、６、５の出力が、検出信号線ＤＳＩＧ１から出力される。そして、選択ＳＷ２−１と選択ＳＷ１−４〜ＳＷ１−１とを動作させることによりそれぞれ読み出し線ＲＯＬ４、３、２、１の出力が、検出信号線ＤＳＩＧ１から出力される。
【００７５】
パラシリ変換回路ＰＳＣ２〜４についても、上述のパラシリ変換回路ＰＳＣ１の動作と同様にして読み出し線ＲＯＬの出力が検出信号線ＤＳＩＧ２〜４に出力される。
【００７６】
なお、選択ＳＷ２−４はパラシリ変換回路ＰＳＣ１、４では使用されていないが、パラシリ変換回路ＰＳＣ２、３では使用される。パラシリ変換回路ＰＳＣ２、３では選択ＳＷ２−４と選択ＳＷ１−４とを動作させることにより読み出し線ＲＯＬ２５、２６の出力が、検出信号線ＤＳＩＧ２、３から出力される。
【００７７】
ここで、パラシリ変換回路ＰＳＣを駆動する選択ＳＷ１−１〜１−４、選択ＳＷ２−１〜２−３はタイミングコントローラＴＣＯＮから出力される。回路構成から判るように、選択ＳＷ１−１〜１−４、選択ＳＷ２−１〜２−３の動作する順序を制御することで、パラシリ変換回路ＰＳＣから出力される静電信号出力の順序を制御することが可能である。なお、選択ＳＷ１−１〜１−４、選択ＳＷ２−１〜２−３は、全パラシリ変換回路ＰＳＣ１〜４に共有される必要は無く、それぞれのパラシリ変換回路ＰＳＣ１〜４で個別に設けられていても良い。
【００７８】
表示部ＤＹＰにおける画像表示→センサの検知→検知信号の読み出しの一連の動作は、表示部ＤＹＰの回路ブロックＣごとに実施され、一つの回路ブロックＣについて動作が実行された後、次の回路ブロックＣについて動作が実行される。本実施の形態では、一つの回路ブロックＣについて１６行分の表示→検知動作が実行される。
【００７９】
図９は、本実施形態に係る表示装置１の表示期間と検知期間の配分を示す図である。本実施の形態では、１６行置きにセンサを配置しているため、１６水平期間（Ｈ）を１セットとして考える。
【００８０】
センサが設けられていない場合には、１６Ｈで回路ブロックＣの表示が行われる。しかし、センサが設けられている場合は、この１６Ｈの時間内で回路ブロックＣでの表示〜検知までの一連の動作をする必要がある。図９には、表示時間を１／２として表示と検知を８Ｈずつ同期間とするケース、あるいは、表示時間を３／４として表示期間を１２Ｈとし液晶動作に余裕を持たせ、検知を４Ｈで実施するケースを示している。
【００８１】
ここで、検知期間はセンサから信号を読み出すだけではなく、パラシリ変換回路ＰＳＣを用いて外部に検知信号（静電信号）を順次出力する処理を実行する時間も含んでいる。従って、所定以上の時間が必要となる。一方、表示期間を短くすると、液晶駆動上のマージンが減少し不具合を生じやすくなるため、検知期間が長くならないように設定する必要がある。このように、表示期間と検知期間とをどのように配分するかは設計によって決定される内容である。本実施の形態では、表示期間１２Ｈ、検知期間４Ｈの場合、表示上の問題なく設計することができる。このとき、検知期間は、略１２７μｓｅｃとなる。
【００８２】
図１０は、本実施形態に係る表示装置１のパラシリ変換回路ＰＳＣ２の構成を示す図である。パラシリ変換回路２は、読み出し線ＲＯＬ１３〜２５の１３本の信号線を順次切り替えて検出信号線ＤＳＩＧ２に出力する。パラシリ変換回路１同様、４本でグループ化し、４番目のグループは１本のみとなる。
【００８３】
図１１は、本実施形態に係る表示装置１のパラシリ変換回路ＰＳＣ３の構成を示す図である。パラシリ変換回路３は、図１０と同様の回路であるが制御信号の入力の仕方が異なる。パラシリ変換回路３は、読み出し線ＲＯＬ３８〜２６の１３本を順次切り替えて検出信号線ＤＳＩＧ３に順に出力する。
【００８４】
図１２は、本実施形態に係る表示装置１のパラシリ変換回路ＰＳＣ４の構成を示す図である。パラシリ変換回路４は、図７と同様の回路であるが制御信号の入力の仕方が異なる。パラシリ変換回路４は、読み出し線ＲＯＬ３９〜５０の１２本を順次切り替えて検出信号線ＤＳＩＧ４に順に出力する。
【００８５】
図１３は、本実施形態に係る表示装置１のパラシリ変換回路の動作を説明するためのタイミングチャートである。このタイミングチャートには、パラシリ変換回路ＰＳＣ１〜４を図８に示す変換方向と逆方向に動作させた場合の信号を記載している。
【００８６】
続いて、パラシリ変換動作のバリエーションについて説明する。
【００８７】
図１４は、本実施形態に係る表示装置１のパラシリ変換回路の動作を説明するためのタイミングチャートである。このタイミングチャートには、パラシリ変換回路ＰＳＣ１〜４を図８に示す変換方向に一つおきに読み出し線ＲＯＬを間引いて動作させた場合の信号を記載している。
【００８８】
図１５は、本実施形態に係る表示装置１のパラシリ変換回路の動作を説明するためのタイミングチャートである。このタイミングチャートには、パラシリ変換回路ＰＳＣ１〜４を図１４に示す読み出し線ＲＯＬとは異なる読み出し線ＲＯＬを間引いて動作させた場合の信号を記載している。
【００８９】
図１４、１５を組み合わせて、読み出す読み出し線ＲＯＬを各行で固定して縦ストライプ状に検出しても良いし、行ごとに図１４、１５を入れ換えて、格子状に検出しても良い。
【００９０】
上述のバリエーションの方法によれは、検出の処理数を低減することができるので、回路の消費電力を低減させることができる。
【００９１】
この応用例として、システムの省電力モードやＣＰＵの待ち時間帯など、一定期間、接触が無いと判断したときは、上記のように読み出し線ＲＯＬを間引いて処理数を低減しておき、接触を検知したら、通常どおりの検出信号数を処理するようにできる。
【００９２】
なお、本実施の形態では、パラシリ変換回路１〜４につき、それぞれ読み出し線ＲＯＬを１２本、１３本、１３本、１２本の割付をしたが、これに限定されず、１３本、１２本、１２本、１３本としても良いし、パラシリ変換回路を２系統としたり、さらに細分化したりしても良い。このような設計は、位置分解能と読み出し信号数、周辺回路の規模などを勘案して設定できる。
【００９３】
なお、上述の実施の形態では、回路ブロックを設けて、そのブロックにセンサ回路を備えたが、一般にセンサ回路を、表示画素が配置される複数行ごとに設け、表示画素が配置される複数列ごとに設ける構成とすることができる。
【００９４】
[本実施の形態のバリエーション]  
上述の実施の形態は、種々のバリエーションの形態として構成することができる。
【００９５】
（１）上述の実施の形態においては、センサ動作は、各センサ・表示動作繰り返し単位の後半に行われたが、各センサ・表示動作繰り返し単位の前半に実行しても良い。
【００９６】
（２）上述の実施の形態においては、アクティブ型のセンサ回路を有するタッチパネルについて説明したが、アクティブ型のセンサ回路は上述の構成に限られない。またパッシブ型のセンサ回路を有するタッチパネルについても同様に適用することができる。
【００９７】
（３）上記実施形態に係る表示装置１は、ＴＮ(Twisted Nematic)モード、ＩＰＳモード、ＯＣＢ(Optically Compensated Bend)モード等の表示モードを採用する液晶表示装置であってもよい。
【００９８】
（４）上記実施形態に係る表示装置は、カラー表示タイプ、白黒表示タイプの表示装置にも適用可能である。
【００９９】
（５）センサ回路１２は、読み出し用スイッチＳＷＣおよび読み出しゲート線ＲＧを省略してもよい。その場合には、増幅用スイッチＳＷＢのドレイン電極と読み出し線ＲＯＬとが電気的に接続される。
【０１００】
（６）カップリングパルスはゲート線ＧＬから供給しなくても良く、例えば信号線ＳＬと並行した配線を追加してカップリングパルス線としても良い。
【０１０１】
（７）なお、タイミングコントローラＴＣＯＮは、回路基板６０に設けられる態様に限られず、外部に設けられても良く、ＴＦＴ基板上に設けられても良い。
【０１０２】
（８）増幅用スイッチＳＷＢは、実施の形態に限られず増幅器（アンプ）を用いて構成しても良い。
【０１０３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０４】
ＰＮＬ…液晶表示パネル、ＤＹＰ…表示部、ＹＤ…走査線駆動回路、ＸＤ…信号線駆動回路、ＬＱ…液晶層、ＰＥ…画素電極、ＣＥ…共通電極、ＧＬ…ゲート線、ＳＬ…信号線、ＰＸ…液晶画素、ＣＰＬ…カップリングパルス線、ＰＧ…プリチャージゲート線、ＲＧ…読み出しゲート線、ＰＲＬ…プリチャージ線、ＲＯＬ…読み出し線、ＯＣＴ…出力回路部、ＴＣＯＮ…タイミングコントローラ、ＳＷＡ…プリチャージスイッチ、ＳＷＢ…増幅用スイッチ、ＳＷＣ…読み出し用スイッチ、ＳＷＰ…画素スイッチ、Ａ…回路ブロック、Ｂ…回路ブロック、Ｃ…回路ブロック、ＤＳＩＧ…検出信号線、ＰＳＣ…パラシリ変換回路。
【図１】
2014002594.tif 000003
【図２】
2014002594.tif 000004
【図３】
2014002594.tif 000005
【図４】
2014002594.tif 000006
【図５】
2014002594.tif 000007
【図６】
2014002594.tif 000008
【図７】
2014002594.tif 000009
【図８】
2014002594.tif 000010
【図９】
2014002594.tif 000011
【図１０】
2014002594.tif 000012
【図１１】
2014002594.tif 000013
【図１２】
2014002594.tif 000014
【図１３】
2014002594.tif 000015
【図１４】
2014002594.tif 000016
【図１５】
2014002594.tif 000017