(57)【要約】【課題】回路規模が比較的小さく、動作電圧および基準電圧を低く設定でき、基準電圧の温度依存性を低減する。【解決手段】基準電流生成回路５、６はそれぞれ正の温度係数を持つ基準電流Ｉ１、Ｉ２を生成し、出力トランジスタＴ１１は負の温度係数を持つ順方向電圧を生成するので、基準電圧Ｖoutの温度に対する一次成分（直線成分）の傾きをゼロにできる。基準電流Ｉ１、Ｉ２の二次成分（温度係数の温度変化率）が互いに正負逆になる場合、電流合成回路７は、基準電流Ｉ１、Ｉ２をそれぞれ所定の割合で合成して出力抵抗Ｒ３と出力トランジスタＴ１１との直列回路に流す。これにより、出力抵抗Ｒ３の電圧Ｖ１と出力トランジスタＴ１１の電圧Ｖ２との間で二次成分を相殺することができる。【選択図】図１
2014013546.tif 000002
【特許請求の範囲】
【請求項１】
第１基準電流を生成する第１基準電流生成回路（５、６２）と、
第２基準電流を生成する第２基準電流生成回路（６、６３）と、
前記第１基準電流と前記第２基準電流をそれぞれ所定の割合で合成して出力する電流合成回路（７、３２、４２、５２）と、
前記電流合成回路と直列に接続された出力抵抗（Ｒ３）と、
前記出力抵抗と直列に接続され、ＰＮ接合の順方向電圧を持つ出力半導体素子（Ｔ１１、Ｔ１６）とを備え、
前記第１基準電流生成回路は、ベース・コレクタ間が接続され、エミッタが第１電源線（３）に接続された第１トランジスタ（Ｔ１）と、前記第１トランジスタとベース同士が接続された第２トランジスタ（Ｔ２）と、前記第２トランジスタのエミッタと前記第１電源線との間に接続された第１抵抗（Ｒ１）とを備え、前記第１トランジスタのエミッタ電流と前記第２トランジスタのエミッタ電流を一定比に制御したときに流れる電流を前記第１基準電流とし、
前記第２基準電流生成回路は、ベース・コレクタ間が接続され、エミッタが第２電源線（２）に接続された第３トランジスタ（Ｔ５）と、前記第３トランジスタとベース同士が接続された第４トランジスタ（Ｔ６）と、前記第２電源線と前記第４トランジスタのエミッタとの間に接続された第２抵抗（Ｒ２）とを備え、前記第３トランジスタのエミッタ電流と前記第４トランジスタのエミッタ電流を一定比に制御したときに流れる電流を前記第２基準電流とし、
前記出力抵抗の電圧と前記出力半導体素子の電圧とを加えた基準電圧を出力することを特徴とする基準電圧出力回路。
【請求項２】
前記第１基準電流と前記第２基準電流は、温度係数の温度変化率が互いに正負逆になる特性を有していることを特徴とする請求項１記載の基準電圧出力回路。
【請求項３】
前記出力半導体素子は、ベース・コレクタ間が接続されたＮＰＮ形トランジスタ（Ｔ１１）とＰＮＰ形トランジスタ（Ｔ１６）との直列回路により構成されていることを特徴とする請求項１または２記載の基準電圧出力回路。
【請求項４】
前記直列回路を構成するＮＰＮ形トランジスタとＰＮＰ形トランジスタのベース・エミッタ間電圧の温度係数の温度変化率が互いに正負逆になる特性を有していることを特徴とする請求項３記載の基準電圧出力回路。
【請求項５】
抵抗（Ｒ６）とＰＮ接合の順方向電圧を持つ半導体素子（Ｔ１８）との直列回路に前記第１基準電流を所定の割合で流したときに当該直列回路に生じる第１モニタ電圧を出力する第１モニタ回路（２２、３３、４３）と、
抵抗（Ｒ７）とＰＮ接合の順方向電圧を持つ半導体素子（Ｔ２０）との直列回路に前記第２基準電流を所定の割合で流したときに当該直列回路に生じる第２モニタ電圧を出力する第２モニタ回路（２３、３３、４３）とを備えていることを特徴とする請求項１ないし４の何れかに記載の基準電圧出力回路。
【請求項６】
前記電流合成回路（３２、４２）は、前記第１基準電流と前記第２基準電流の一方のみを選択して所定の割合で出力可能に構成され、
前記第１、第２モニタ回路（３３、４３）は、前記第１基準電流および前記第２基準電流の何れか一方のみを選択している前記電流合成回路と前記出力抵抗と前記出力半導体素子との直列回路により構成されていることを特徴とする請求項５記載の基準電圧出力回路。
【請求項７】
前記第１抵抗と前記第２抵抗がトリミング可能に構成されていることを特徴とする請求項５または６記載の基準電圧出力回路。
【請求項８】
前記電流合成回路（４２）は、前記第１基準電流と前記第２基準電流の各合成割合を変更可能に構成されていることを特徴とする請求項５または６記載の基準電圧出力回路。
【請求項９】
前記出力抵抗がトリミング可能に構成されていることを特徴とする請求項７または８記載の基準電圧出力回路。
【請求項１０】
前記各抵抗は、互いに等しい温度特性を有していることを特徴とする請求項１ないし９の何れかに記載の基準電圧出力回路。
【請求項１１】
前記各抵抗は、ＣｒＳｉで形成されることを特徴とする請求項１０記載の基準電圧出力回路。
【請求項１２】
請求項７記載の基準電圧出力回路の調整方法であって、
前記第１モニタ回路から出力される第１モニタ電圧の温度に対する一次成分の傾きがゼロになるように前記第１抵抗の大きさをトリミングし、
前記第２モニタ回路から出力される第２モニタ電圧の温度に対する一次成分の傾きがゼロになるように前記第２抵抗の大きさをトリミングすることを特徴とする基準電圧出力回路の調整方法。
【請求項１３】
請求項８記載の基準電圧出力回路の調整方法であって、
前記第１モニタ回路から出力される第１モニタ電圧の温度に対する一次成分の傾きがゼロになるように前記第１基準電流の合成割合を調整し、
前記第２モニタ回路から出力される第２モニタ電圧の温度に対する一次成分の傾きがゼロになるように前記第２基準電流の合成割合を調整することを特徴とする基準電圧出力回路の調整方法。
【請求項１４】
請求項９記載の基準電圧出力回路の調整方法であって、
前記第１モニタ回路から出力される第１モニタ電圧の温度係数の温度変化率と前記第２モニタ回路から出力される第２モニタ電圧の温度係数の温度変化率の大きさが等しく且つ符号が逆の関係になるように、前記第１、第２抵抗の大きさをトリミングしまたは前記第１、第２基準電流の合成割合を調整し、
その後、前記基準電圧の温度に対する一次成分の傾きがゼロになるように前記出力抵抗をトリミングすることを特徴とする基準電圧出力回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンドギャップ回路による基準電圧出力回路およびその調整方法に関する。
【背景技術】
【０００２】
バンドギャップ回路による基準電圧出力回路は、ＰＮ接合の順方向電圧Ｖｆと熱電圧ＶＴとを重み付け加算することにより、温度係数が小さい基準電圧を生成することができる。しかし、基準電圧の温度に対する一次成分（直線成分）の傾きはゼロになっても、基準電圧出力回路を構成するデバイスの種類（例えばＮＰＮ形、ＰＮＰ形）に応じて、温度に対する二次成分（二次曲線成分）が残存する。すなわち、基準電圧は、温度変化に対し完全に一定ではなく、上に凸の温度依存性または下に凸の温度依存性を有している。
【０００３】
これに対し、特許文献１に開示された基準電圧出力回路は、上に凸の温度依存性を持つ第１基準電圧を生成する第１バンドギャップ回路と、下に凸の温度依存性を持つ第２基準電圧を生成する第２バンドギャップ回路とを直列に積み上げた構成を備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１７０４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した従来の基準電圧出力回路は、１対１の電圧比で第１、第２基準電圧を加算して合成電圧の温度依存性を低減するものである。しかし、この構成では回路規模が２倍になり、動作電圧（回路を動作させるために必要な電源電圧）および出力電圧も２倍になる。また、上に凸の温度依存性を持つ回路と下に凸の温度依存性を持つ回路を２段に積み上げても、２つの回路の温度依存性が互いに相殺し合う関係を持っていない場合には、合成電圧に温度依存性が残る。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、回路規模が比較的小さく、動作電圧および基準電圧を低く設定でき、基準電圧の温度依存性を低減できる基準電圧出力回路およびその調整方法を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載した基準電圧出力回路は、第１基準電流を生成する第１基準電流生成回路と、第２基準電流を生成する第２基準電流生成回路と、第１基準電流と第２基準電流をそれぞれ所定の割合で合成して出力する電流合成回路と、電流合成回路と直列に接続された出力抵抗と、出力抵抗と直列に接続され、ＰＮ接合の順方向電圧を持つ出力半導体素子とを備えている。この基準電圧出力回路は、出力抵抗の電圧と出力半導体素子の電圧とを加えた基準電圧を出力する。
【０００８】
第１基準電流生成回路は、ベース・コレクタ間が接続され、エミッタが第１電源線に接続された第１トランジスタと、第１トランジスタとベース同士が接続された第２トランジスタと、第２トランジスタのエミッタと第１電源線との間に接続された第１抵抗とを備え、第１トランジスタのエミッタ電流と第２トランジスタのエミッタ電流を一定比に制御したときに流れる電流を第１基準電流として出力する。
【０００９】
第２基準電流生成回路は、ベース・コレクタ間が接続され、エミッタが第２電源線に接続された第３トランジスタと、第３トランジスタとベース同士が接続された第４トランジスタと、第２電源線と第４トランジスタのエミッタとの間に接続された第２抵抗とを備え、第３トランジスタのエミッタ電流と第４トランジスタのエミッタ電流を一定比に制御したときに流れる電流を第２基準電流として出力する。
【００１０】
この構成において、第１基準電流と第２基準電流は、温度上昇に対して電流値が単調に増加する正の温度係数を有している。これら第１基準電流と第２基準電流は所定の割合で合成されて出力抵抗に流れるので、出力抵抗の電圧も正の温度係数を有する。一方、ＰＮ接合の順方向電圧を持つ出力半導体素子は、温度上昇に対して電流値が単調に減少する負の温度係数を持つ。その結果、出力される基準電圧の温度に対する一次成分の傾きをゼロ（基準電圧の利用回路で許容されるゼロに近い値を含む。以下同様。）にすることができる。
【００１１】
また、第１基準電流と第２基準電流と出力半導体素子の電圧のうち少なくとも１つが上に凸の温度依存性（温度係数の温度変化率が負）を持ち、少なくとも１つが下に凸の温度依存性（温度係数の温度変化率が正）を持てば、電流合成回路の合成割合、第１抵抗の値、第２抵抗の値、出力抵抗の値などを適切に設定することにより、基準電圧の温度に対する二次成分も打ち消すことができる。二次成分を打ち消すための具体的な構成例は以下の通りである。
【００１２】
第１、第２基準電流生成回路は、第１、第２電源線に対して互いに対称的な接続態様を持っているので、第１基準電流と第２基準電流に、温度係数の温度変化率が互いに正負逆になる特性を持たせることができる（請求項２）。また、出力半導体素子を、ベース・コレクタ間が接続されたＮＰＮ形トランジスタとＰＮＰ形トランジスタとの直列回路により構成してもよい（請求項３）。この場合、ＮＰＮ形トランジスタとＰＮＰ形トランジスタのベース・エミッタ間電圧に、温度係数の温度変化率が互いに正負逆になる特性を持たせることができる（請求項４）。
【００１３】
電流合成を用いたこれらの手段によれば、従来構成よりも回路規模が小さくなる。また、回路を積み上げる構成ではないので、動作電圧および出力する基準電圧を比較的低く設定できる。さらに、互いに温度依存性（温度係数の温度変化率）が異なる第１基準電流と第２基準電流の合成割合を適切に設定することにより、温度に対する二次成分を打ち消すことができ、温度依存性の小さい高精度の基準電圧を出力することができる。
【００１４】
請求項５に記載した基準電圧出力回路は、抵抗とＰＮ接合の順方向電圧を持つ半導体素子との直列回路に第１基準電流を所定の割合で流したときに当該直列回路に生じる第１モニタ電圧を出力する第１モニタ回路と、抵抗とＰＮ接合の順方向電圧を持つ半導体素子との直列回路に第２基準電流を所定の割合で流したときに当該直列回路に生じる第２モニタ電圧を出力する第２モニタ回路とを備えている。この構成によれば、調整工程でモニタ電圧を参照することにより基準電圧の調整が容易になる。
【００１５】
この構成の１つとして、電流合成回路は、第１基準電流と第２基準電流の一方のみを選択して所定の割合で出力可能に構成され、第１、第２モニタ回路は、第１基準電流および第２基準電流の何れか一方のみを選択している電流合成回路と出力抵抗と出力半導体素子との直列回路により構成されている（請求項６）。この構成によれば、電流合成回路と出力抵抗と出力半導体素子の直列回路を第１モニタ回路および第２モニタ回路として用いることができるので、モニタ機能を付加した場合における回路規模の増大を抑えることができる。
【００１６】
請求項７に記載した基準電圧出力回路は、第１抵抗と第２抵抗がトリミング可能に構成されている。この場合、第１モニタ回路から出力される第１モニタ電圧の温度に対する一次成分の傾きがゼロになるように第１抵抗の大きさをトリミングし、第２モニタ回路から出力される第２モニタ電圧の温度に対する一次成分の傾きがゼロになるように第２抵抗の大きさをトリミングすればよい（請求項１２）。このようにモニタ電圧ごとに独立して調整すれば、基準電圧の温度に対する一次成分の傾きもゼロになる。その結果、基準電圧だけをモニタしながら調整する場合に比べて、基準電圧の調整が容易になる。
【００１７】
請求項８に記載した基準電圧出力回路は、第１基準電流と第２基準電流の各合成割合を変更可能に構成されている。この場合、第１モニタ回路から出力される第１モニタ電圧の温度に対する一次成分の傾きがゼロになるように第１基準電流の合成割合を調整し、第２モニタ回路から出力される第２モニタ電圧の温度に対する一次成分の傾きがゼロになるように第２基準電流の合成割合を調整すればよい（請求項１３）。このように第１基準電流と第２基準電流を出力抵抗と出力半導体素子に交互に流しながら調整すれば、基準電圧の温度に対する一次成分の傾きもゼロになる。その結果、基準電圧だけをモニタしながら調整する場合に比べて、基準電圧の調整が容易になる。
【００１８】
請求項９に記載した基準電圧出力回路は、さらに出力抵抗がトリミング可能に構成されている。この場合、第１モニタ回路から出力される第１モニタ電圧の温度係数の温度変化率と第２モニタ回路から出力される第２モニタ電圧の温度係数の温度変化率の大きさが等しく且つ符号が逆の関係になるように、第１、第２抵抗の大きさをトリミングしまたは第１、第２基準電流の合成割合を調整し、その後、基準電圧の温度に対する一次成分の傾きがゼロになるように出力抵抗をトリミングすればよい（請求項１４）。この調整方法によれば調整の自由度が高まるので、第１基準電流の温度係数の温度変化率の大きさと第２基準電流の温度係数の温度変化率の大きさとが互いに異なる場合でも、基準電圧の温度に対する一次成分の傾きおよび二次成分がともに低減するように容易に調整できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態を示す基準電圧出力回路の構成図
【図２】一般的なバンドギャップ回路の構成図（１）
【図３】一般的なバンドギャップ回路の構成図（２）
【図４】図２に示すバンドギャップ回路の温度特性を示す図
【図５】図３に示すバンドギャップ回路の温度特性を示す図
【図６】図１に示す基準電圧出力回路の温度特性を示す図
【図７】本発明の第２の実施形態を示す図１相当図
【図８】本発明の第３の実施形態を示す図１相当図
【図９】第１の調整方法を示す温度特性図
【図１０】第２の調整方法を示す温度特性図
【図１１】本発明の第４の実施形態を示す図１相当図
【図１２】本発明の第５の実施形態を示す図１相当図
【図１３】本発明の第６の実施形態を示す図１相当図
【図１４】本発明の第７の実施形態を示す図１相当図
【発明を実施するための形態】
【００２０】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図６を参照しながら説明する。図１に示す基準電圧出力回路１は、バンドギャップ回路の構成を備えており、第２電源線２と第１電源線３との間に電源電圧Ｖccが与えられると、出力端子４から温度依存性が極めて小さい基準電圧Ｖoutを出力する。基準電圧出力回路１は、第１基準電流生成回路５、第２基準電流生成回路６、電流合成回路７、出力抵抗Ｒ３および出力トランジスタＴ１１（出力半導体素子に相当）を備えている。
【００２１】
基準電流生成回路５は、ベース同士が接続された第１トランジスタＴ１と第２トランジスタＴ２を備えている。トランジスタＴ１のベース・コレクタ間は接続されており、エミッタは電源線３に接続されている。トランジスタＴ２のエミッタと電源線３との間には第１抵抗Ｒ１が接続されている。異なるエミッタ電流を流してベース・エミッタ間の差電圧ΔＶBEを発生させるため、トランジスタＴ１、Ｔ２のエミッタ面積比は１：ｍ（ｍは２以上の整数）に設定されている。トランジスタＴ１、Ｔ２に流れるコレクタ電流比を１：１に制御するため、電源線２とトランジスタＴ１、Ｔ２との間にトランジスタＴ３、Ｔ４からなるカレントミラー回路が設けられている。ベース電流を無視すればトランジスタＴ１〜Ｔ４に流れる電流は全て等しく、この電流が第１基準電流Ｉ１となる。
【００２２】
基準電流生成回路６は、ベース同士が接続された第３トランジスタＴ５と第４トランジスタＴ６を備えている。トランジスタＴ５のベース・コレクタ間は接続されており、エミッタは電源線２に接続されている。電源線２とトランジスタＴ６のエミッタとの間には第２抵抗Ｒ２が接続されている。トランジスタＴ５、Ｔ６のエミッタ面積比は１：ｎ（ｎは２以上の整数）に設定されている。トランジスタＴ５、Ｔ６に流れるコレクタ電流比を１：１に制御するため、トランジスタＴ５、Ｔ６と電源線３との間にトランジスタＴ７、Ｔ８からなるカレントミラー回路が設けられている。ベース電流を無視すればトランジスタＴ５〜Ｔ８に流れる電流は全て等しく、この電流が第２基準電流Ｉ２となる。
【００２３】
電流合成回路７、出力抵抗Ｒ３および出力トランジスタＴ１１は、電源線２、３間に直列に接続されている。電流合成回路７は、トランジスタＴ４とともにカレントミラー回路（ミラー比は１：ａ）を構成するトランジスタＴ９と、トランジスタＴ５とともにカレントミラー回路（ミラー比は１：ｂ）を構成するトランジスタＴ１０との並列回路である。トランジスタＴ９とＴ１０のエミッタ面積比はａ：ｂであり、電流合成回路７は（１）式に示す合成した電流Ｉ３を出力する。
Ｉ３＝ａ・Ｉ１＋ｂ・Ｉ２  …（１）
【００２４】
この電流Ｉ３は、出力抵抗Ｒ３とベース・コレクタ間が接続された出力トランジスタＴ１１の直列回路に流れる。出力抵抗Ｒ３の電圧をＶ１、出力トランジスタＴ１１のＰＮ接合の順方向電圧をＶ２とすると、基準電圧Ｖoutは（２）式に示すようになる。
Ｖout＝Ｖ１＋Ｖ２＝Ｉ３・Ｒ３＋Ｖ２  …（２）
なお、抵抗Ｒ１〜Ｒ３は、互いに等しい温度特性を有するように、同種の抵抗例えばＣｒＳｉにより形成されている。
【００２５】
次に、本実施形態の作用について図２ないし図６も参照しながら説明する。基準電流生成回路５に流れる基準電流Ｉ１および基準電流生成回路６に流れる基準電流Ｉ２は、それぞれ（３）式および（４）式で表すことができる。熱電圧ＶＴは、絶対温度Ｔ、電子の電荷ｑ、ボルツマン定数ｋにより（５）式のようになる。
Ｉ１＝ΔＶBE1／Ｒ１＝（１／Ｒ１）・ＶＴ・ｌｎ（ｍ）  …（３）
Ｉ２＝ΔＶBE2／Ｒ２＝（１／Ｒ２）・ＶＴ・ｌｎ（ｎ）  …（４）
ＶＴ＝ｋ・Ｔ／ｑ  …（５）
【００２６】
（１）式〜（４）式によれば、基準電圧Ｖoutは（６）式に示すようになる。
Ｖout＝（（ａ／Ｒ１）・ＶＴ・ｌｎ（ｍ）
＋（ｂ／Ｒ２）・ＶＴ・ｌｎ（ｎ））・Ｒ３＋Ｖ２  …（６）
【００２７】
この（６）式の技術的意義を明らかにするため、まずは図２、図３に示す一般的なバンドギャップ回路８、９の温度特性について説明する。バンドギャップ回路８、９も、それぞれ基準電流生成回路５、６を備えて構成されている。バンドギャップ回路８は、トランジスタＴ４とともにカレントミラー回路を構成するトランジスタＴ１２を介して、出力抵抗Ｒ４とベース・コレクタ間が接続された出力トランジスタＴ１３の直列回路に基準電流Ｉ１を流す。バンドギャップ回路９は、トランジスタＴ５とともにカレントミラー回路を構成するトランジスタＴ１４を介して、出力抵抗Ｒ５とベース・コレクタ間が接続された出力トランジスタＴ１５の直列回路に基準電流Ｉ２を流す。
【００２８】
図４、図５は、それぞれバンドギャップ回路８、９の温度特性を示している。実線は実際の温度特性を表し、破線はその一次成分（直線成分）を表している。基準電流Ｉ１、Ｉ２は、（３）式、（４）式から明らかなように、温度上昇に対し単調に増加する温度特性（正の温度係数）を有している。出力抵抗Ｒ４の電圧Ｖ１も同様の温度特性を有している。一方、出力トランジスタＴ１３、Ｔ１５の電圧Ｖ２は、温度上昇に対し単調に減少する温度特性（負の温度係数）を有している。従って、電圧Ｖ１と電圧Ｖ２の重み付けを適切に設定すれば、基準電圧Ｖo1、Ｖo2の温度に対する一次成分（直線成分）の傾きをゼロにすることができる。
【００２９】
しかし、実際の基準電流Ｉ１、Ｉ２は、温度に対する一次成分（以下、単に一次成分と言う）のみならず二次成分（二次曲線成分）も有している。この温度に対する二次成分（以下、単に二次成分と言う）は、温度係数の温度変化率すなわち温度による２階微分値である。バンドギャップ回路８では、基準電流Ｉ１、電圧Ｖ１、電圧Ｖ２が何れも上に凸の温度依存性（温度係数の温度変化率が負）を持っているので、基準電圧Ｖo1にも上に凸となる二次成分が残存している。一方、バンドギャップ回路９では、基準電流Ｉ２、電圧Ｖ１、電圧Ｖ２が何れも下に凸の温度依存性（温度係数の温度変化率が正）を持っているので、基準電圧Ｖo2にも下に凸となる二次成分が残存している。
【００３０】
基準電流生成回路５、６は、互いに異なる形式（ＮＰＮ形、ＰＮＰ形）のトランジスタを使用し、電源線２、３に対して互いに対称的な接続態様を持っているので、同一プロセスで製造すると、基準電流Ｉ１と基準電流Ｉ２は互いに正負逆になる二次成分を持つ傾向がある。そこで、本実施形態の基準電圧出力回路１は、互いに正負逆の二次成分を持つ基準電流Ｉ１、Ｉ２を合成して出力抵抗Ｒ３に流すことにより、出力抵抗Ｒ３の電圧Ｖ１と出力トランジスタＴ１１の電圧Ｖ２との間で二次成分を相殺することができる。
【００３１】
図６は、基準電圧出力回路１の温度特性を示している。実線と破線の意味は図４、図５と同様である。基準電圧Ｖoutの一次成分の傾きをゼロにするため、電圧Ｖ１と電圧Ｖ２の一次成分の傾き（平均温度係数）は、互いに絶対値が等しく且つ正負逆の符号を持っている。さらに、基準電圧Ｖoutの二次成分をゼロにするため、電圧Ｖ１と電圧Ｖ２の各二次成分（温度係数の温度変化率）は、互いに絶対値が等しく且つ正負逆の符号を持っている。
【００３２】
基準電流Ｉ１、Ｉ２および出力トランジスタＴ１１の温度特性を設計上正確に把握できれば、基準電圧Ｖoutの二次成分がゼロになるように、電流合成回路７による基準電流Ｉ１、Ｉ２の合成割合（ミラー比１：ａ、ミラー比１：ｂ、エミッタ面積比ａ：ｂ）または抵抗Ｒ１、Ｒ２の抵抗値を決定することができる。また、基準電圧Ｖoutの一次成分の傾きがゼロになるように、抵抗Ｒ１、Ｒ２の抵抗値または出力抵抗Ｒ３の抵抗値を決定することができる。
【００３３】
しかし、実際には素子のばらつきが存在するため、高精度で安定した基準電圧Ｖoutを得るには、製造後の調整工程において調整作業が必要になる。このような調整を行うための基準電圧出力回路１の調整要素としては、例えば以下のものがある。
［１］トランジスタＴ４とＴ９のミラー比（１：ａ）
［２］トランジスタＴ５とＴ１０のミラー比（１：ｂ）
［３］抵抗Ｒ１の抵抗値
［４］抵抗Ｒ２の抵抗値
［５］出力抵抗Ｒ３の抵抗値
［６］トランジスタＴ９とＴ１０のエミッタ面積比（ａ：ｂ）
【００３４】
（６）式によれば、トランジスタＴ４とＴ９のミラー比（１：ａ）を高めることと抵抗Ｒ１の抵抗値を下げることは、何れも電圧Ｖ１において上に凸の二次成分を強める調整作用を持つ。同様に、トランジスタＴ５とＴ１０のミラー比（１：ｂ）を高めることと抵抗Ｒ２の抵抗値を下げることは、何れも電圧Ｖ１において下に凸の二次成分を強める調整作用を持つ。
【００３５】
また、出力抵抗Ｒ３の抵抗値を上げること、ミラー比（１：ａ）と（１：ｂ）を同じ比率で高めること、および抵抗Ｒ１、Ｒ２の抵抗値を同じ比率で下げることは、何れも電圧Ｖ１を高める作用、すなわち電圧Ｖ１における一次成分の傾きを増やすとともに二次成分を強める調整作用を持つ。トランジスタＴ９とＴ１０のエミッタ面積比（ａ：ｂ）は、ミラー比（１：ａ）と（１：ｂ）に応じて定まるので、当該ミラー比と同様の調整作用を持つことになる。
【００３６】
これらの考察および実際の調整の容易さを考慮すると、簡易な調整を行うために必要な調整要素は、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値の２つである。この場合、抵抗Ｒ１、Ｒ２をトリミング可能に構成する。他の調整要素は必ずしも必要ではなく、例えばエミッタ面積比ａ：ｂは１：１であっても調整可能である。
【００３７】
基準電圧出力回路１の調整は、基準電圧Ｖoutをモニタし、基準電圧Ｖoutが上に凸の温度依存性を有しているときには、抵抗Ｒ１の抵抗値を上げるようにトリミングする。逆に基準電圧Ｖoutが下に凸の温度依存性を有しているときには、抵抗Ｒ２の抵抗値を上げるようにトリミングする。これにより、基準電圧Ｖoutの二次成分をゼロにすることができる。
【００３８】
ただし、抵抗Ｒ１、Ｒ２の抵抗値を上げると、電流Ｉ３（＝Ｉ１＋Ｉ２）が減少して電圧Ｖ１が小さくなるので、基準電圧Ｖoutの一次成分の傾きが減少する。これに対しては、調整前に基準電圧Ｖoutの一次成分が正の傾きを持つようにばらつき等も考慮して回路定数を定め、二次成分の調整をしながら同時に一次成分の調整を行えばよい。例えば、二次成分がゼロになっても一次成分が正の傾きを持っている場合には、二次成分がゼロを保持するように抵抗Ｒ１、Ｒ２の抵抗値を同じ比率で上げることにより、一次成分の傾きをゼロに調整することができる。なお、後述するように出力抵抗Ｒ３もトリミング可能に構成すれば、出力抵抗Ｒ３の抵抗値をトリミングすることにより基準電圧Ｖoutの一次成分の傾きをゼロに調整できる。
【００３９】
以上説明したように、本実施形態の基準電圧出力回路１は、基準電流生成回路５、６で生成された基準電流Ｉ１、Ｉ２を電流合成回路７で合成し、その合成電流Ｉ３を出力抵抗Ｒ３と出力トランジスタＴ１１に流して基準電圧Ｖoutを生成する。この構成によれば、基準電流Ｉ１、Ｉ２が持つ固有の二次特性をそれぞれ所定の割合で電流Ｉ３に反映させることができるので、基準電圧Ｖoutの温度に対する一次成分の傾きをゼロにするとともに、二次成分をゼロまたはゼロに近付けることができる。
【００４０】
基準電流生成回路５、６は、互いに異なる形式（ＮＰＮ形、ＰＮＰ形）および接続態様を有しているので、基準電流Ｉ１、Ｉ２の温度に対する二次成分（温度係数の温度変化率）は互いに正負逆になり易い。従って、基準電流Ｉ１、Ｉ２の合成割合を適切に設定すれば、一次成分のみならず二次成分も含めて温度依存性が極めて小さい高精度の基準電圧Ｖoutを生成することができる。
【００４１】
また、仮に基準電流Ｉ１、Ｉ２の二次成分が同じ温度依存性（上に凸または下に凸）を有していたとしても、両者の二次成分の大きさが相違し、出力トランジスタＴ１１の電圧Ｖ２が異なる特性（下に凸または上に凸）を有していれば、抵抗Ｒ１、Ｒ２をトリミングして基準電圧Ｖoutの一次成分と二次成分を調整することができる。
【００４２】
上述した基準電圧出力回路１は、バンドギャップ回路８、９をそのまま積み上げて基準電圧を加算する構成ではなく、電源電圧Ｖccの下で基準電流Ｉ１、Ｉ２を並列的に合成する構成である。このため、回路規模が比較的小さくなり、回路動作に必要な電源電圧Ｖccおよび基準電圧Ｖoutも図２、図３に示すバンドギャップ回路８、９とほぼ同レベルにすることができる。
【００４３】
（第２の実施形態）
第２の実施形態について図７を参照しながら説明する。基準電圧出力回路１１は、図１に示した基準電圧出力回路１に対しＮＰＮ形の出力トランジスタＴ１１と直列にＰＮＰ形の出力トランジスタＴ１６を加えた点において相違する。出力トランジスタＴ１１とＴ１６は接合形式が異なるので、同一プロセスで製造すると、コレクタ・エミッタ間電圧は互いに正負逆の二次成分を持つ傾向がある。その結果、電圧Ｖ２が有する二次成分が低減するので、基準電圧Ｖoutの温度依存性、特には二次成分がより小さくなる。
【００４４】
（第３の実施形態）
第３の実施形態について図８ないし図１０を参照しながら説明する。基準電圧出力回路２１は、図７に示した基準電圧出力回路１１に対し第１モニタ回路２２と第２モニタ回路２３を加え、調整を容易にした点において相違する。基準電圧出力回路２１の調整要素は、抵抗Ｒ１、Ｒ２の各抵抗値と、必要に応じて出力抵抗Ｒ３の抵抗値である。これらの抵抗Ｒ１〜Ｒ３はトリミング可能に構成されている。
【００４５】
モニタ回路２２は、トランジスタＴ４とともにカレントミラー回路を構成するトランジスタＴ１７と抵抗Ｒ６とベース・コレクタ間が接続されたＮＰＮ形トランジスタＴ１８の直列回路から構成されている。モニタ端子２４は、抵抗Ｒ６の電圧とトランジスタＴ１８のＰＮ接合の順方向電圧Ｖf1を加えた第１モニタ電圧Ｖm1を出力する。
【００４６】
同様に、モニタ回路２３は、トランジスタＴ５とともにカレントミラー回路を構成するトランジスタＴ１９と抵抗Ｒ７とベース・コレクタ間が接続されたＰＮＰ形トランジスタＴ２０の直列回路から構成されている。モニタ端子２５は、抵抗Ｒ７の電圧とトランジスタＴ２０のＰＮ接合の順方向電圧Ｖf2を加えた第２モニタ電圧Ｖm2を出力する。
【００４７】
これらのモニタ電圧Ｖm1、Ｖm2は、それぞれ（７）式、（８）式で表すことができる。
Ｖm1＝Ｉ１・Ｒ６＋Ｖf1  …（７）
Ｖm2＝Ｉ２・Ｒ７＋Ｖf2  …（８）
出力端子４から出力される基準電圧Ｖoutは（９）式のようになる。
Ｖout＝（ａ・Ｉ１＋ｂ・Ｉ２）・Ｒ３＋Ｖf1＋Ｖf2  …（９）
【００４８】
これら（７）式〜（９）式から分かるように、基準電圧Ｖoutは、モニタ電圧Ｖm1、Ｖm2を重ね合わせた電圧に近くなる。特にＲ６＝ａ・Ｒ３、Ｒ７＝ｂ・Ｒ３に設定すれば、Ｖout＝Ｖm1＋Ｖm2という線形関係が成立する。従って、基準電圧出力回路２１に対し、モニタ電圧Ｖm1に基づいて基準電流生成回路５の抵抗Ｒ１をトリミングし、モニタ電圧Ｖm2に基づいて基準電流生成回路６の抵抗Ｒ２をトリミングすることで、基準電圧Ｖoutを調整することが可能になる。さらに、必要に応じて、基準電圧Ｖoutに基づいて出力抵抗Ｒ３をトリミングしてもよい。以下に、２通りの調整方法を説明する。
【００４９】
（調整方法１）
モニタ電圧Ｖm1、Ｖm2の二次成分の符号が正負逆で大きさが等しい場合には、図９（ａ）、（ｂ）に示すようにモニタ電圧Ｖm1、Ｖm2の一次成分（直線成分）の傾きがそれぞれゼロになるように抵抗Ｒ１、Ｒ２をトリミングする。抵抗Ｒ１、Ｒ２の調整は、上述したように基準電流Ｉ１、Ｉ２の合成割合を調整することと等価である。その結果、図９（ｃ）に示すようにモニタ電圧Ｖm1、Ｖm2を重ね合わせた関係にある基準電圧Ｖoutの一次成分の傾きがゼロになるとともに、基準電流Ｉ１、Ｉ２および出力トランジスタＴ１１、Ｔ１６の二次成分が相殺されて基準電圧Ｖoutの二次成分もゼロになる。
【００５０】
（調整方法２）
モニタ電圧Ｖm1、Ｖm2の二次成分の符号が正負逆で大きさが異なる場合には、図１０（ａ）、（ｂ）に示すようにモニタ電圧Ｖm1、Ｖm2の二次成分（曲線成分）の大きさが等しくなるように抵抗Ｒ１、Ｒ２をトリミングする。その結果、図１０（ｃ）に示すように基準電圧Ｖoutの二次成分はゼロになるが、一次成分の傾きが残存する場合がある。この場合には、出力抵抗Ｒ３をトリミングして図１０（ｄ）に示すように基準電圧Ｖoutの一次成分の傾きをゼロにする。
【００５１】
本実施形態によれば、モニタ回路２２、２３を備え、基準電流Ｉ１、Ｉ２ごとに抵抗Ｒ１、Ｒ２すなわち電流合成割合を独立して調整するので、基準電圧Ｖoutだけをモニタしながら調整する場合に比べて調整作業が容易になる。また、抵抗Ｒ１、Ｒ２に加え出力抵抗Ｒ３もトリミング可能に構成すれば、基準電流Ｉ１、Ｉ２の二次成分の大きさが相違する場合でも、基準電圧Ｖoutの温度に対する一次成分の傾きおよび二次成分がともにゼロになるように容易に調整できる。
【００５２】
（第４の実施形態）
第４の実施形態について図１１を参照しながら説明する。基準電圧出力回路３１は、図７に示した基準電圧出力回路１１の電流合成回路７を電流合成回路３２に置き換えた構成を備えている。電流合成回路３２は、基準電流Ｉ１と基準電流Ｉ２の一方のみを選択して出力可能なように、トランジスタＴ９、Ｔ１０と直列にそれぞれスイッチＳＷ１、ＳＷ２を備えている。スイッチＳＷ１、ＳＷ２は、両者ともオンの状態および一方のみがオンの状態に切り替えられる。基準電流Ｉ１、Ｉ２の一方のみを選択している電流合成回路３２と出力抵抗Ｒ３と出力トランジスタＴ１１、Ｔ１６との直列回路は、モニタ回路３３として用いられる。
【００５３】
基準電圧出力回路３１に対しても、第３の実施形態で説明した調整方法１、２を実行できる。何れの調整方法でも、基準電流Ｉ１の合成割合を調整するために抵抗Ｒ１をトリミングするときには、スイッチＳＷ１をオン、スイッチＳＷ２をオフにする。基準電流Ｉ２の合成割合を調整するために抵抗Ｒ２をトリミングするときには、スイッチＳＷ１をオフ、スイッチＳＷ２をオンにする。調整方法２で出力抵抗Ｒ３をトリミングするときおよび調整が終了した後は、スイッチＳＷ１、ＳＷ２をオンする。
【００５４】
本実施形態によれば、電流合成回路３２と出力抵抗Ｒ３と出力トランジスタＴ１１、Ｔ１６との直列回路を第１モニタ回路および第２モニタ回路として用いるので、モニタ機能を付加した場合における回路規模の増大を抑えることができる。
【００５５】
（第５の実施形態）
第５の実施形態について図１２を参照しながら説明する。基準電圧出力回路４１は、図７に示した基準電圧出力回路１１の電流合成回路７を電流合成回路４２に置き換えた構成を備えている。電流合成回路４２は、トランジスタＴ９としてエミッタが共通に接続された複数のトランジスタＴ9a、…、Ｔ9mを備えており、各トランジスタＴ9a、…、Ｔ9mと直列にスイッチＳＷ1a、…、ＳＷ1mを備えている。同様に、トランジスタＴ１０としてエミッタが共通に接続された複数のトランジスタＴ10a、…、Ｔ10nを備えており、各トランジスタＴ10a、…、Ｔ10nと直列にスイッチＳＷ2a、…、ＳＷ2nを備えている。第４の実施形態と同様に、電流合成回路４２と出力抵抗Ｒ３と出力トランジスタＴ１１、Ｔ１６との直列回路は、モニタ回路４３としても用いられる。
【００５６】
基準電圧出力回路４１に対しても、第３の実施形態で説明した調整方法１、２を実行できる。何れの調整方法でも、基準電流Ｉ１の合成割合を調整するときには、スイッチＳＷ2a、…、ＳＷ2nを全てオフに切り替え、スイッチＳＷ1a、…、ＳＷ1mのうちオンする数を変更することによりトランジスタＴ４とトランジスタＴ９とのミラー比１：ａを調整する。同様に、基準電流Ｉ２の合成割合を調整するときには、スイッチＳＷ1a、…、ＳＷ1mを全てオフに切り替え、スイッチＳＷ2a、…、ＳＷ2nのうちオンする数を変更することによりトランジスタＴ５とトランジスタＴ１０とのミラー比１：ｂを調整する。この調整は、トランジスタＴ９とＴ１０のエミッタ面積比ａ：ｂを調整することと等価である。調整後の各スイッチのオンオフ状態は、記憶素子などに保持しておけばよい。
【００５７】
本実施形態によれば、基準電流Ｉ１、Ｉ２の合成割合を直接変更できるので、抵抗Ｒ１、Ｒ２のトリミングが不要になる。また、電流合成回路４２と出力抵抗Ｒ３と出力トランジスタＴ１１、Ｔ１６との直列回路を第１モニタ回路および第２モニタ回路として用いるので、モニタ機能を付加した場合における回路規模の増大を抑えることができる。
【００５８】
（第６の実施形態）
図１３に示す基準電圧出力回路５１は、図７に示した基準電圧出力回路１１と実質的に同じ回路である。電源線２、３間には、トランジスタＴ１６、Ｔ１１、出力抵抗Ｒ３および電流合成回路５２が直列に接続されている。電流合成回路５２は、トランジスタＴ１とともにカレントミラー回路（ミラー比は１：ａ）を構成するトランジスタＴ２１と、トランジスタＴ８とともにカレントミラー回路（ミラー比は１：ｂ）を構成するトランジスタＴ２２との並列回路である。基準電圧出力回路５１は、電源線２を基準として−（Ｖ１＋Ｖ２）の基準電圧Ｖoutを出力する。本実施形態によっても第２の実施形態と同様の作用および効果が得られる。
【００５９】
（第７の実施形態）
第７の実施形態について図１４を参照しながら説明する。基準電圧出力回路６１は、第１基準電流生成回路６２、第２基準電流生成回路６３、電流合成回路７、出力抵抗Ｒ３、出力トランジスタＴ１１その他カレントミラー回路を備えている。
【００６０】
基準電流生成回路６２は、基準電流生成回路５（図１参照）と同様に接続された第１トランジスタＴ１、第２トランジスタＴ２および第１抵抗Ｒ１を備えている。トランジスタＴ１、Ｔ２のエミッタ面積比は１：１に設定されている。オペアンプ６４の非反転入力端子、反転入力端子は、それぞれトランジスタＴ１、Ｔ２のコレクタに接続されている。オペアンプ６４の出力端子とトランジスタＴ１、Ｔ２のコレクタとの間には、互いに異なる抵抗値を持つ抵抗Ｒ８、Ｒ９が接続されている。トランジスタＴ１、Ｔ２に異なるエミッタ電流が流れ、ベース・エミッタ間の差電圧ΔＶBEが発生する。トランジスタＴ１に流れる電流が第１基準電流Ｉ１となる。
【００６１】
基準電流生成回路６３は、基準電流生成回路６（図１参照）と同様に接続された第３トランジスタＴ５、第４トランジスタＴ６および第２抵抗Ｒ２を備えている。トランジスタＴ５、Ｔ６のエミッタ面積比は１：１に設定されている。オペアンプ６５の非反転入力端子、反転入力端子は、それぞれトランジスタＴ５、Ｔ６のコレクタに接続されている。オペアンプ６５の出力端子とトランジスタＴ３、Ｔ４のコレクタとの間には、互いに異なる抵抗値を持つ抵抗Ｒ１０、Ｒ１１が接続されている。トランジスタＴ３、Ｔ４に異なるエミッタ電流が流れ、ベース・エミッタ間の差電圧ΔＶBEが発生する。トランジスタＴ５に流れる電流が第２基準電流Ｉ２となる。
【００６２】
基準電流Ｉ１は、トランジスタＴ２３、Ｔ２４を介して電流合成回路７に入力される。基準電流Ｉ２は、トランジスタＴ２５、Ｔ２６、Ｔ２７、Ｔ２８を介して電流合成回路７に入力される。本実施形態によっても、第１の実施形態と同様の作用および効果が得られる。
【００６３】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００６４】
上記各実施形態では、基準電流Ｉ１およびＮＰＮ形トランジスタＴ１１、Ｔ１３の電圧Ｖ２が上に凸の温度依存性を有しており、基準電流Ｉ２およびＰＮＰ形トランジスタＴ１５、Ｔ１６の電圧Ｖ２が下に凸の温度依存性を有しているとして説明したが、逆の温度依存性を有していても同様の作用となる。
【００６５】
ＮＰＮ形トランジスタおよび／またはＰＮＰ形トランジスタを１段または２段以上に積み上げて出力半導体素子を構成することにより、基準電圧Ｖoutの温度依存性を調整することができる。第３、第４、第５の各実施形態において、出力トランジスタＴ１１またはＴ１６を省略してもよい。
【００６６】
各実施形態および各変形例において、基準電流Ｉ１、Ｉ２の二次成分（温度係数の温度変化率）の符号が同じであっても、その大きさが相違し、電圧Ｖ２の二次成分と異なる符号を有していれば、基準電圧Ｖoutの一次成分の傾きと二次成分がともにゼロになるように調整することができる。
【００６７】
第５の実施形態においても、抵抗Ｒ１、Ｒ２をトリミング可能に構成してもよい。
第６の実施形態においても、第３ないし第５の実施形態と同様にしてモニタ回路を加えてもよい。
【００６８】
第７の実施形態においても、上述した第２ないし第６の実施形態および変形例と同様の構成が可能である。
抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ６、Ｒ７が互いに等しい温度特性を有していれば、抵抗Ｒ１と抵抗Ｒ３、Ｒ６との間および抵抗Ｒ２と抵抗Ｒ３、Ｒ７との間で温度依存性を相殺することができる。抵抗はＣｒＳｉに限られない。
【符号の説明】
【００６９】
図面中、１、１１、２１、３１、４１、５１、６１は基準電圧出力回路、２は第２電源線、３は第１電源線、５、６２は第１基準電流生成回路、６、６３は第２基準電流生成回路、７、３２、４２、５２は電流合成回路、２２は第１モニタ回路、２３は第２モニタ回路、３３、４３は第１、第２モニタ回路、Ｔ１は第１トランジスタ、Ｔ２は第２トランジスタ、Ｔ５は第３トランジスタ、Ｔ６は第４トランジスタ、Ｔ１１、Ｔ１６はトランジスタ（出力半導体素子）、Ｒ１は第１抵抗、Ｒ２は第２抵抗、Ｒ３は出力抵抗である。
【図１】
2014013546.tif 000003
【図２】
2014013546.tif 000004
【図３】
2014013546.tif 000005
【図４】
2014013546.tif 000006
【図５】
2014013546.tif 000007
【図６】
2014013546.tif 000008
【図７】
2014013546.tif 000009
【図８】
2014013546.tif 000010
【図９】
2014013546.tif 000011
【図１０】
2014013546.tif 000012
【図１１】
2014013546.tif 000013
【図１２】
2014013546.tif 000014
【図１３】
2014013546.tif 000015
【図１４】
2014013546.tif 000016