(57)【要約】      （修正有）【課題】制御信号線のショートの有無を検出可能な演算処理装置を提供する。【解決手段】データ信号線１５１、及び、制御信号線１５２を介して、外部装置２００とシリアル通信する演算処理装置であって、データ信号、及び、該データ信号を送受信するための制御信号を外部装置とシリアル通信する通信部１０と、該通信部が受信したデータ信号を転送する転送部３０と、該転送部によって転送されたデータ信号、及び、第１所定時間（ｔ１）の間にデータ信号が転送される転送回数（Ｃ１）を格納する格納部４０と、１回転送が行われる度に、格納部に格納された転送回数がデクリメントされた第１転送残り回数（Ｃ２）、及び、格納部に格納された転送回数を比較し、両者が一致する場合に、制御信号線に不具合が生じていると判定する判定部５０と、を有する。【選択図】図２
2014033267.tif 000002
【特許請求の範囲】
【請求項１】
データ信号線（１５１）、及び、制御信号線（１５２）を介して、外部装置（２００）とシリアル通信する演算処理装置であって、
データ信号、及び、該データ信号を送受信するための制御信号を、前記データ信号線、及び、前記制御信号線を介して前記外部装置とシリアル通信する通信部（１０）と、
該通信部が受信したデータ信号を転送する転送部（３０）と、
該転送部によって転送されたデータ信号、及び、第１所定時間（ｔ１）の間に前記データ信号が転送される転送回数（Ｃ１）を格納する格納部（４０）と、
１回転送が行われる度に、前記格納部に格納された転送回数がデクリメントされた第１転送残り回数（Ｃ２）、及び、前記格納部に格納された転送回数を比較し、両者が一致する場合に、前記制御信号線に不具合が生じていると判定する判定部（５０）と、を有することを特徴とする演算処理装置。
【請求項２】
前記第１転送残り回数は、前記データ信号の転送開始から、前記第１所定時間よりも短い第２所定時間（ｔ２）後の転送残り回数であることを特徴とする請求項１に記載の演算処理装置。
【請求項３】
前記データ信号の転送は、前記第１所定時間の間に行われるように設定されており、
前記判定部は、前記データ信号の転送開始から、前記第１所定時間よりも長い第３所定時間（ｔ３）後における第２転送残り回数（Ｃ３）が、前記格納部に格納された転送回数よりも少ない値であり、且つ、０ではない場合、前記転送部に転送遅れが生じていると判定することを特徴とする請求項１又は請求項２に記載の演算処理装置。
【請求項４】
前記判定部は、前記第１転送残り回数、及び、前記格納部に格納された転送回数が一致する場合に、前記制御信号の電圧レベルを検出することを特徴とする請求項１〜３いずれか１項に記載の演算処理装置。
【請求項５】
前記制御信号として、チップセレクト信号、ハンドシェイク信号、クロック信号があり、
前記判定部は、前記ハンドシェイク信号、及び、前記クロック信号それぞれの電圧レベルが一定か否かを検出し、前記チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルか否かを検出することを特徴とする請求項４に記載の演算処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ信号線、及び、制御信号線を介して、外部装置とシリアル通信する演算処理装置に関するものである。
【背景技術】
【０００２】
従来、例えば特許文献１に示されるように、シリアル通信線のショート検出方法が提案されている。この方法は、外部記憶装置から、シリアル通信線にて、所定のビット数のデータを演算処理装置に取り込むシステムに適用される。データを転送する信号線（以下、データ信号線と示す）にショートが発生していれば、転送されるデータは全て０または全て１となる。そこで、特許文献１に記載のシリアル通信線のショート検出方法では、転送されるデータを、全て０または全て１とならないデータ構成とすることで、データ信号線でのショートの有無を判定している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２０３２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に示される演算処理装置と外部記憶装置とは、チップセレクト信号線、クロック信号線、データ書き込み信号線、及び、データ読み込み信号線を介して、電気的に接続されている。このデータ書き込み信号線、及び、データ読み込み信号線が、上記したデータ信号線に相当し、特許文献１では、転送されるデータに０と１を付加している。
【０００５】
上記したように、データ信号線にショートが発生していれば、転送されるデータが全て０または全て１となる。しかしながら、転送されるデータに０と１を付加し、転送されたデータが全て０または全て１であるか否かを判定すれば、データ信号線にショートが発生しているか否かを判定することができる。
【０００６】
以上、示したように、転送されるデータに０と１を付加することで、データ信号線のショートの有無が判定される。しかしながら、シリアル通信の制御信号に相当する、チップセレクト信号、クロック信号に、０と１を付加することはできない。そのため、特許文献１に記載の方法では、制御信号線である、チップセレクト信号線とクロック信号線のショートの有無を判定することができなかった。
【０００７】
そこで、本発明は上記問題点に鑑み、制御信号線のショートの有無を検出可能な演算処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記した目的を達成するために、本発明は、データ信号線（１５１）、及び、制御信号線（１５２）を介して、外部装置（２００）とシリアル通信する演算処理装置であって、データ信号、及び、該データ信号を送受信するための制御信号を、データ信号線、及び、制御信号線を介して外部装置とシリアル通信する通信部（１０）と、該通信部が受信したデータ信号を転送する転送部（３０）と、該転送部によって転送されたデータ信号、及び、第１所定時間（ｔ１）の間にデータ信号が転送される転送回数（Ｃ１）を格納する格納部（４０）と、１回転送が行われる度に、格納部に格納された転送回数がデクリメントされた第１転送残り回数（Ｃ２）、及び、格納部に格納された転送回数を比較し、両者が一致する場合に、制御信号線に不具合が生じていると判定する判定部（５０）と、を有することを特徴とする。
【０００９】
制御信号を送受信する制御信号線（１５２）に不具合が生じていなければ、外部装置（２００）と演算処理装置（１００）との間でシリアル通信が正常に行われ、転送部（３０）による格納部（４０）へのデータ信号の転送が正常に行われる。そのため、第１転送残り回数（Ｃ２）は、格納部（４０）に格納された転送回数（Ｃ１）よりも少なくなり、両者は一致しなくなる。
【００１０】
しかしながら、制御信号を送受信する制御信号線（１５２）に不具合が生じた場合、外部装置（２００）と演算処理装置（１００）との間でシリアル通信が行われず、転送部（３０）による格納部（４０）へのデータ信号の転送が行われない。そのため、第１転送残り回数（Ｃ２）は変動せず、第１転送残り回数（Ｃ２）が転送回数（Ｃ１）に一致する。
【００１１】
このように、第１転送残り回数（Ｃ２）と転送回数（Ｃ１）とが一致するか否かを判定することで、制御信号線（１５２）に不具合が生じているか否か、すなわち、制御信号線（１５２）にショートなどの不具合が生じているか否かを検出することができる。
【００１２】
ちなみに、上記した制御信号としては、チップセレクト信号（ＣＳ信号）、ハンドシェイク信号、クロック信号（ＣＬＫ信号）がある。例えば、チップセレクト信号が、シリアル通信時にＬｏレベルに設定される場合において、チップセレクト信号を送信する制御信号線（１５５）がショートして、Ｈｉレベルに固定されると、シリアル通信が行われなくなる。また、ハンドシェイク信号を送信する制御信号線（１５７）がショートしていると、データの送受信要求が行われなくなり、シリアル通信が行われなくなる。最後に、クロック信号を送信する制御信号線（１５６）がショートしていると、ハンドシェイク信号が一定レベルに固定され、やはり、シリアル通信が行われなくなる。
【００１３】
なお、通信部（１０）や転送部（３０）に不具合が生じた場合、転送部（３０）による格納部（４０）へのデータ信号の転送が行われない。そのため、第１転送残り回数（Ｃ２）は変動せず、第１転送残り回数（Ｃ２）と転送回数（Ｃ１）が一致する。したがって、第１転送残り回数（Ｃ２）と転送回数（Ｃ１）とが一致した場合、通信部（１０）や転送部（３０）に不具合が生じているか否か、すなわち、通信部（１０）の転送制御回路が故障して通信部（１０）が機能しないことや、転送部（３０）のコントロールレジスタ（３３）が固着して転送部（３０）が機能しないなどのマイコン（１００）で不具合が生じているか否かも検出することができる。
【００１４】
更に本発明は、第１転送残り回数は、データ信号の転送開始から、第１所定時間よりも短い第２所定時間（ｔ２）後の転送残り回数である構成が好適である。
【００１５】
これによれば、第１転送残り回数が、テータ信号の転送開始から第１所定時間後の転送残り回数である構成と比べて、制御信号線（１５２）の不具合判定を早めに行うことができる。
【００１６】
また、本発明では、データ信号の転送は、第１所定時間の間に行われるように設定されており、判定部は、第１所定時間よりも長い第３所定時間（ｔ３）後における第２転送残り回数（Ｃ３）が、格納部に格納された転送回数よりも少ない値であり、且つ、０ではない場合、転送部に転送遅れが生じていると判定する構成が好ましい。
【００１７】
転送遅れが生じていない場合、第３所定時間（ｔ３）後における第２転送残り回数（Ｃ３）は、０になることが期待される。しかしながら、第３所定時間（ｔ３）後における第２転送残り回数（Ｃ３）が、格納部（４０）に格納された転送回数（Ｃ１）よりも少ない値であり、且つ、０ではない場合、転送は行われているが、全ての転送が終了していないこととなる。したがって、転送遅れが生じていると判定される。
【００１８】
なお、本発明において、判定部は、第１転送残り回数、及び、格納部に格納された転送回数が一致した場合、制御信号の電圧レベルを検出する構成が良い。上記したように、制御信号として、チップセレクト信号、ハンドシェイク信号、クロック信号がある。判定部は、ハンドシェイク信号、及び、クロック信号それぞれの電圧レベルが一定か否かを検出し、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルか否かを検出する。
【００１９】
ハンドシェイク信号やクロック信号の電圧レベルが一定であれば、これらの信号を送信する制御信号線（１５６，１５７）に不具合が生じていると判定できる。また、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルと異なるのであれば、この制御信号線（１５５）に不具合が生じていると判定できる。また、これらとは異なり、ハンドシェイク信号やクロック信号の電圧レベルが一定ではなく、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルと同一の場合、通信部（１０）や転送部（３０）に不具合が生じていると判定できる。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態に係るマイコンの概略構成を示すブロック図である。
【図２】図１に示すマイコンの主要部分を示すブロック図である。
【図３】シリアル通信と転送を説明するためのタイミングチャートである。
【図４】転送残り回数を説明するためのタイミングチャートである。
【図５】ＤＭＡＣの設定を説明するためのフローチャートである。
【図６】不具合判定を説明するためのフローチャートである。
【図７】シリアル通信と転送の変形例を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００２１】
以下、本発明に記載の演算処理装置を、エンジンＥＣＵのマイコンに適用した場合の実施形態を図に基づいて説明する。
（第１実施形態）
図１〜図７に基づいて、本実施形態に係るマイコン１００を説明する。図１に示すように、マイコン１００は、エンジンＥＣＵ３００の一部を構成するものである。エンジンＥＣＵ３００は、マイコン１００の他にＡＳＩＣ２００を有し、マイコン１００とＡＳＩＣ２００とはシリアル通信線１５０を介して互いに電気的に接続されている。ＡＳＩＣ２００には、ノックセンサ４００が電気的に接続されており、ノックセンサ４００の出力信号がＡＳＩＣ２００に入力される。ノックセンサ４００の出力信号はアナログ信号であり、ＡＳＣＩ２００にてデジタル信号にＡＤ変換される。このＡＤ変換されたノックセンサ４００の出力信号が、シリアル通信線１５０を介して、マイコン１００に入力される。マイコン１００は、ノックセンサ４００の出力信号に基づいてノック判定し、エンジン（図示略）の点火時期を制御する。
【００２２】
以下、マイコン１００とＡＳＩＣ２００の概略構成、及び、両者を接続するシリアル通信線１５０を説明した後に、マイコン１００の要部１０〜５０の詳しい説明と、マイコン１００とＡＳＩＣ２００とのシリアル通信、及び、マイコン１００内でのデータの転送を説明する。そして最後に、制御信号線１５２のショートなどの不具合を検出する原理と、マイコン１００の作用効果を説明する。
【００２３】
マイコン１００は、図１に示すように、ＣＳＩ１０、デジタルフィルタ２０、ＤＭＡＣ３０、ＲＡＭ４０、ＣＰＵ５０、ＡＤＣ６０、ＣＡＮ７０、タイマ８０、及び、ポート９０を有する。これら、各要素１０〜９０は、バスライン９１を介して互いに電気的に接続されている。
【００２４】
ＣＳＩ１０は、シリアル・インターフェースであり、ＡＳＩＣ２００とシリアル通信するためのものである。デジタルフィルタ２０は、ＡＳＣＩ２００によってデジタル変換されたノックセンサ４００の出力信号（以下、デジタルセンサ信号と示す）に含まれるノイズを除去するものである。ＤＭＡＣ３０は、ダイレクト・メモリ・アクセス・コントローラーであり、デジタルフィルタ２０によってノイズが除去されたデジタルセンサ信号をＲＡＭ４０に転送するものである。ＲＡＭ４０は、ＤＭＡＣ３０によって送られてきたデジタルセンサ信号を格納するものであり、ＣＰＵ５０は、ＲＡＭ４０に格納されたデジタルセンサ信号に基づいてノック判定し、エンジンの点火時期を制御するものである。ＡＤＣ６０は、アナログデジタル変換回路であり、ＣＡＮ７０は、車両内に構築された車載ネットワークを介して、エンジンＥＣＵ３００と他のＥＣＵとの間で、データ通信を行うためのものである。そして、タイマ８０は、時間計測を行うものであり、ポート９０は、外部とデータを入出力するためのインターフェースである。
【００２５】
ＡＳＩＣ２００は、図１に示すように、入出力回路１１０、ＡＤＣ１２０、及び、ＣＳＩ１３０を有する。入出力回路１１０は、ノックセンサ４００の出力信号（以下、アナログセンサ信号と示す）を受信するものであり、ＡＤＣ１２０は、アナログセンサ信号をＡＤ変換するものである。そして、ＣＳＩ１３０は、マイコン１００とシリアル通信するためのものである。なお、ＡＳＩＣ２００は、特許請求の範囲に記載の外部装置に相当する。
【００２６】
シリアル通信線１５０は、ＣＳＩ１０，１３０間でシリアル通信するための信号線であり、データ信号線１５１、及び、制御信号線１５２を有する。データ信号線１５１は、データ送信線１５３、及び、データ受信線１５４を有し、制御信号線１５２は、チップセレクト信号線１５５、クロック信号線１５６、及び、ハンドシェイク信号線１５７を有する。マイコン１００からＡＳＩＣ２００への信号の送信は、信号線１５３，１５５，１５６を介して行われ、ＡＳＩＣ２００からマイコン１００への信号の送信は、信号線１５４，１５７を介して行われる。
【００２７】
具体的に言えば、マイコン１００のデータが、データ送信線１５３を介してＡＳＩＣ２００へ送信され、ＡＳＩＣ２００のデータ（デジタルセンサ信号）が、データ受信線１５４を介してマイコン１００へ送信される。そして、ＡＳＩＣ２００の内部回路を初期化して通信可能状態とするチップセレクト信号が、チップセレクト信号線１５５を介してＡＳＩＣ２００へ送信され、ＣＳＩ１０，１３０間でのシリアル通信を同期するためのクロック信号が、クロック信号線１５６を介してＡＳＩＣ２００へ送信される。また、ＣＳＩ１０，１３０間でのデータの送受信を同期するためのハンドシェイク信号が、ハンドシェイク信号線１５７を介してマイコン１００へ送信される。
【００２８】
次に、マイコン１００の要部１０〜５０を図２に基づいて説明する。ちなみに、ＣＳＩ１０が、特許請求の範囲に記載の通信部に相当し、ＤＭＡＣ３０が、特許請求の範囲に記載の転送部に相当する。また、ＲＡＭ４０が、特許請求の範囲に記載の格納部に相当し、ＣＰＵ５０が、特許請求の範囲に記載の判定部に相当する。
【００２９】
ＣＳＩ１０は、送信レジスタ１１、受信レジスタ１２、シフトレジスタ１３、及び、転送制御回路１４を有する。シフトレジスタ１３に、データ信号線１５１（データ送信線１５３、データ受信線１５４）が接続され、転送制御回路１４に、制御信号線１５２（チップセレクト信号線１５５、クロック信号線１５６、ハンドシェイク信号線１５７）が接続されている。
【００３０】
送信レジスタ１１に、後述する送信コマンドが入力され、シフトレジスタ１３から順次ＣＰＵ５０の信号がデータ送信線１５３に出力される。また、デジタルセンサ信号はシフトレジスタ１３に取り込まれ、このデジタルセンサ信号は順次受信レジスタ１２に格納される。シフトレジスタ１３における、ＣＰＵ５０の信号のデータ送信線１５３への送信、及び、デジタルセンサ信号の受信レジスタ１２（バスライン９１）への送信は、転送制御回路１４によって制御される。転送制御回路１４は、上記したクロック信号、ハンドシェイク信号、及び、送信コマンドに基づいて、シフトレジスタ１３のデータの送信を制御する。
【００３１】
デジタルフィルタ２０は、ＣＳＩ１０から転送されたＡＳＩＣ２００の信号（デジタルセンサ信号）に含まれるノイズを除去するものである。デジタルフィルタ２０を通したデジタルセンサ信号が、ＲＡＭ４０に格納される。
【００３２】
ＤＭＡＣ３０は、転送元と転送先のアドレスを設定するアドレスレジスタ３１と、第１所定時間ｔ１の間に連続して転送する回数（転送回数Ｃ１）を設定するカウントレジスタ３２と、転送モードを設定するコントロールレジスタ３３と、を有する。アドレスレジスタ３１では、転送元としてＲＡＭ４０の送信データ領域が設定され、転送先としてＣＳＩ１０の送信レジスタ１１が設定されている。また、転送元として受信レジスタ１２が設定され、転送先としてＲＡＭ４０の受信データ領域が設定されている。カウントレジスタ３２では、転送が一回行われる度に転送回数Ｃ１がデクリメントされた第１転送残り回数Ｃ２が設定される。そのため、転送が正常に行われると、カウントレジスタ３２には、転送回数Ｃ１よりも回数の減った第１転送残り回数Ｃ２が設定される。コントロールレジスタ３３は、上記した転送モードとして、転送データサイズを２バイト、転送要因をハンドシェイク信号入力時に設定されている。この構成により、ハンドシェイク信号が、ＤＭＡＣ３０に入力されると、ＲＡＭ４０に記憶された送信コマンドが送信レジスタ１１に記憶されるとともに、デジタルフィルタ２０を通したデジタルセンサ信号が、バスライン９１を介してＲＡＭ４０に転送される。
【００３３】
ＲＡＭ４０は、送信コマンドを記憶し、デジタルフィルタ２０を通したデジタルセンサ信号（以下、受信データと示す）を記憶するものである。送信コマンドは、ＲＡＭ４０における送信データ領域に格納され、受信データは、ＲＡＭ４０における受信データ領域に格納される。送信コマンドとして、第１送信コマンドから第ｎコマンドまでが送信データ領域に格納され、受信データとして、第１受信データから第ｎ受信データまでが受信データ領域に格納される。送信データ領域及び受信データ領域それぞれには、第１〜第ｎアドレスが設けられており、ｋを１以上ｎ以下の整数とすると、第ｋ送信コマンドが、送信データ領域における第ｋアドレスに格納され、第ｋ受信データが、受信データ領域における第ｋアドレスに格納される。ｎは、２以上の整数であり、転送回数に等しい値である。
【００３４】
ちなみに、第ｋ送信データが送信レジスタ１１に転送されると、アドレスレジスタ３１の転送元アドレスがインクリメントされ、次の転送では、第ｋ＋１送信データが送信レジスタへと転送される。また、受信データ領域における第ｋアドレスに受信データが格納されると、アドレスレジスタ３１の転送先アドレスがインクリメントされ、次の転送では、受信データ領域における第ｋ＋１アドレスに受信データが格納される。
【００３５】
ＣＰＵ５０は、マイコン１００の制御回路である。ＣＰＵ５０の動作は多岐にわたるので、以下に示すマイコン１００とＡＳＩＣ２００とのシリアル通信、及び、マイコン１００内でのデータの転送にて説明する。
【００３６】
図３に示すように、ＣＰＵ５０は、シリアル通信を開始する際、チップセレクト信号の電圧レベルを、ＨｉレベルからＬｏレベルへと変化させ、ＡＳＩＣ２００の内部回路を初期化する。これによって、ＡＳＩＣ２００を通信可能状態にする。その後、ＣＰＵ５０は、クロック信号線１５６を介してクロック信号をＡＳＩＣ２００に出力するとともに、データ送信線１５３を介してデータ（図３に示す送信信号）を出力する。これに対して、ＡＳＩＣ２００は、入力されるクロック信号に同期して、デジタルセンサ信号（図３に示す受信信号）を、データ受信線１５４を介してマイコン１００に出力する。
【００３７】
ＣＰＵ５０は、最初のデータ出力後、一旦データ出力を停止して、ＡＳＩＣ２００側が次のデータ送信が可能となるのを待つ。ＡＳＩＣ２００は、送信可能状態になると、ハンドシェイク信号線１５７を介して、Ｈｉレベルのハンドシェイク信号を送信する。これにより、マイコン１００に次のデータ送信要求を行う。マイコン１００は、Ｈｉレベルのハンドシェイク信号が入力されると、次のデータの送信を開始し、ハンドシェイク信号がＨｉレベルからＬｏレベルに変化するまで、データの送受信が行われる。以後、Ｈｉレベルのハンドシェイク信号が入力される毎に、データの送受信が行われる。以上が、マイコン１００とＡＳＩＣ２００との間で行われるシリアル通信である。
【００３８】
次に、マイコン１００内でのデータの転送を説明する。マイコン１００内では、デジタルフィルタ２０とＤＭＡＣ３０の設定により、２回デジタルセンサ信号を受信し、その２回受信したデジタルセンサ信号をデジタルフィルタ２０に通す。そして、２つのデジタルフィルタ２０を通したデジタルセンサ信号（デジタルフィルタ結果）を積算した後、それを、受信データとしてＲＡＭ４０に転送する。この転送が行われると、ＤＭＡＣ３０に設定された転送回数Ｃ１がデクリメントされ、第１転送残り回数Ｃ２が転送回数Ｃ１よりも少ない値となる。以後、マイコン１００内では、ｎ回の転送を行い、全ての転送が終了すると、チップセレクト信号の電圧レベルをＨｉレベルに変化させて、ＡＳＩＣ２００とのシリアル通信を終了する。このように、本実施形態では、２回デジタルセンサ信号を受信した後、１回ＲＡＭ４０への転送が行われる。したがって、１回デジタルセンサ信号を受信しただけでは、ＲＡＭ４０への転送は行われない。
【００３９】
次に、制御信号線１５２のショートなどの不具合を検出する原理を図４に基づいて説明する。図４に示すＴＤＣとは、トップ・デッド・センターであり、エンジンの気筒の点火タイミングを示している。ノックセンサ４００の出力信号（アナログセンサ信号）は、このＴＤＣを起点として、ＡＳＩＣ２００に出力される。ゲートは、受信データを演算する期間（デジタルフィルタ処理期間）を示しており、ゲートが開になっている間、デジタルセンサ信号のデジタルフィルタ処理が行われ、受信データがＲＡＭ４０に格納される。このゲートが開になっている期間が、カウントレジスタ３２に設定される第１所定時間ｔ１に相当する。
【００４０】
本実施形態では、ゲートが閉から開になるタイミングにて、受信データをＲＡＭ４０に転送する処理が開始される。この転送開始処理は、図５に示すチャートに基づいて実施される。すなわち、ステップＳ１０にて、ゲートが開状態になっている期間（第１所定時間ｔ１）での転送回数Ｃ１を、ＲＡＭ４０に記憶する。次いで、ステップＳ２０にて、ＤＭＡＣ３０を構成する各レジスタ３１〜３３を設定する。その後、ステップＳ３０にて、データ転送を開始する。
【００４１】
制御信号線１５２が正常な場合、デジタルフィルタ２０にデジタルセンサ信号が次々に入力され、受信データがＲＡＭ４０に順次格納される。そして、ＤＭＡＣ３０に設定された転送回数Ｃ１も順次デクリメントされ、第１転送残り回数Ｃ２が少なくなっていく。そして、ゲートが開状態になっている期間（第１所定時間ｔ１）が過ぎると、第１転送残り回数Ｃ２がゼロになる。
【００４２】
これとは異なり、制御信号線１５２にショートなどの不具合が生じている場合、デジタルフィルタ２０にデジタルセンサ信号が入力されず、受信データがＲＡＭ４０に格納されなくなる。そのため、ＤＭＡＣ３０に設定された転送回数Ｃ１もデクリメントされず、第１転送残り回数Ｃ２が同じ値をとり続ける。すなわち、第１転送残り回数Ｃ２と転送回数Ｃ１とが一致する。
【００４３】
具体的に言えば、チップセレクト信号線１５５がショートして、Ｈｉレベルに固定されると、シリアル通信が行われなくなる。また、ハンドシェイク信号線１５７がショートしていると、データの送受信要求が行われなくなり、シリアル通信が行われなくなる。最後に、クロック信号線１５６がショートしていると、ハンドシェイク信号が一定レベルに固定され、やはり、シリアル通信が行われなくなる。このように、制御信号線１５５〜１５７のいずれにショートが発生した場合においても、シリアル通信が行われなくなる。そのため、デジタルフィルタ２０にデジタルセンサ信号が入力されず、受信データがＲＡＭ４０に格納されなくなる。この結果、転送回数Ｃ１もデクリメントされず、第１転送残り回数Ｃ２が転送回数Ｃ１のままとなる。
【００４４】
そこで、ＣＰＵ５０は、図６に示す不具合判定を行う。すなわち、ＣＰＵ５０は、シリアル通信開始後、ステップＳ４０にて、第１転送残り回数Ｃ２をＤＭＡＣ３０から読み出してＲＡＭ４０に記憶し、ステップＳ５０にて、第１転送残り回数Ｃ２と転送回数Ｃ１を比較して、両者が一致するか否かを判定する。両者が一致する場合、ステップＳ６０に移行し、両者が異なる場合、ステップＳ９０に移行する。ちなみに、上記した第１転送残り回数Ｃ２は、転送開始から、第１所定時間ｔ１よりも短い第２所定時間ｔ２後の転送残り回数である。より詳しく言えば、この第２所定時間ｔ２は、図４に示すように、１回転送が行われる時間よりも長い時間を有する時間でもある。
【００４５】
ステップＳ６０に移行すると、ＣＰＵ５０は、ハンドシェイク信号、及び、クロック信号それぞれの電圧レベルが一定か否かを検出し、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベル（Ｌｏレベル）か否かを検出する。ハンドシェイク信号やクロック信号の電圧レベルが一定であれば、これらの信号を送信する制御信号線１５６，１５７に不具合が生じていると判定され、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルと異なるのであれば、チップセレクト信号線１５５に不具合が生じていると判定し（ステップＳ７０）、不具合判定を終了する。これとは異なり、ハンドシェイク信号やクロック信号の電圧レベルが一定ではなく、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルと同一の場合、ＣＰＵ５０は、ＣＳＩ１０やＤＭＡＣ３０に不具合が生じていると判定し（ステップＳ８０）、不具合判定を終了する。
【００４６】
これに対して、ＣＰＵ５０は、ステップＳ９０に移行すると、データ信号の転送開始から、第１所定時間ｔ１よりも長い第３所定時間ｔ３後における第２転送残り回数Ｃ３を読み出してＲＡＭ４０に記憶し、ステップＳ１００にて、第２転送残り回数Ｃ３が０より大きいか否かを判定する。第２転送残り回数Ｃ３が、転送回数Ｃ１よりも少ない値であり、０でない場合、ＣＰＵ５０は、転送に遅れが生じていると判定し（ステップＳ１１０）、不具合判定を終了する。これとは異なり、第２転送残り回数Ｃ３が０の場合、シリアル通信、及び、データの転送は正常に行われていると判定し（ステップＳ１２０）、不具合判定を終了する。ちなみに、より詳しく言えば、第３所定時間ｔ３は、図４に示すように、ゲートの開期間よりも長く、ゲートの開閉期間（ゲートが開状態から一度閉状態になり、再び開状態になるまでの期間）よりも短い時間である。
【００４７】
次に、本実施形態に係るマイコン１００の作用効果を説明する。制御信号線１５２に不具合が生じていなければ、ＡＳＩＣ２００とマイコン１００との間でシリアル通信が正常に行われ、ＤＭＡＣ３０によるＲＡＭ４０への受信データの転送が正常に行われる。そのため、第１転送残り回数Ｃ２は、ＲＡＭ４０に格納された転送回数Ｃ１よりも少なくなり、両者は一致しなくなる。
【００４８】
しかしながら、制御信号線１５２に不具合が生じた場合、ＡＳＩＣ２００とマイコン１００との間でシリアル通信が行われず、ＤＭＡＣ３０によるＲＡＭ４０への受信データの転送が行われない。そのため、第１転送残り回数Ｃ２は変動せず、第１転送残り回数Ｃ２が転送回数Ｃ１に一致する。
【００４９】
このように、第１転送残り回数Ｃ２と転送回数Ｃ１とが一致するか否かを判定することで、制御信号線１５２に不具合が生じているか否か、すなわち、制御信号線１５２にショートなどの不具合が生じているか否かを検出することができる。
【００５０】
なお、ＤＭＡＣ３０に不具合が生じた場合、ＤＭＡＣ３０によるＲＡＭ４０への受信データの転送は行われない。そのため、第１転送残り回数Ｃ２は変動せず、第１転送残り回数Ｃ２と転送回数Ｃ１が一致する。したがって、第１転送残り回数Ｃ２と転送回数Ｃ１とが一致した場合、ＣＳＩ１０やＤＭＡＣ３０に不具合が生じているか否かも検出することができる。
【００５１】
第１転送残り回数Ｃ２は、転送開始から、第１所定時間ｔ１よりも短く、且つ、少なくとも１回転送される時間長さを有する第２所定時間ｔ２後の転送残り回数となっている。これによれば、第１転送残り回数Ｃ２が、第１所定時間ｔ１後の転送残り回数である構成と比べて、制御信号線１５２の不具合判定を早めに行うことができる。
【００５２】
ＣＰＵ５０は、データ信号の転送開始から、第１所定時間ｔ１よりも長い第３所定時間ｔ３後における第２転送残り回数Ｃ３が０より大きいか否かを判定する。転送遅れが生じていない場合、第３所定時間ｔ３後における第２転送残り回数Ｃ３は、０になることが期待される。しかしながら、第３所定時間ｔ３後における第２転送残り回数Ｃ３が、転送回数Ｃ１よりも少ない値であり、且つ、０ではない場合、転送は行われているが、全ての転送が終了していないこととなる。したがって、転送遅れが生じていると判定される。
【００５３】
ＣＰＵ５０は、第１転送残り回数Ｃ２が転送回数Ｃ１と一致した場合、ハンドシェイク信号、及び、クロック信号それぞれの電圧レベルが一定か否かを検出し、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルか否かを検出する。ハンドシェイク信号やクロック信号の電圧レベルが一定であれば、これらの信号を送信する制御信号線１５６，１５７に不具合が生じていると判定され、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルと異なるのであれば、チップセレクト信号線１５５に不具合が生じていると判定される。これらとは異なり、ハンドシェイク信号やクロック信号の電圧レベルが一定ではなく、チップセレクト信号の電圧レベルが、シリアル通信時の電圧レベルと同一の場合、ＣＳＩ１０やＤＭＡＣ３０に不具合が生じていると判定される。
【００５４】
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００５５】
本実施形態では、デジタルフィルタ２０を通したデジタルセンサ信号（受信データ）が、ＲＡＭ４０に転送される例を示した。しかしながら、デジタルフィルタ２０をマイコン１００が有さない場合、図７に示すように、ＡＳＩＣ２００から入力されたデジタルセンサ信号が、受信データとしてＲＡＭ４０に転送される構成を採用することもできる。この場合、チップセレクト信号線１５５、及び、クロック信号線１５６のいずれか一方にショートが生じた場合、シリアル通信が行われない。そのため、第１転送残り回数Ｃ２と転送回数Ｃ１とが一致する。また、ハンドシェイク信号線１５７に不具合が生じている場合、１度だけ、シリアル通信は行われる。しかしながら、ＤＭＡＣ３０において、転送要因がハンドシェイク信号入力時に設定されているので、転送は行われない。そのため、第１転送残り回数Ｃ２と転送回数Ｃ１とが一致する。このように、制御信号線１５５〜１５７のいずかに不具合が生じている場合においても、転送は行われず、第１転送残り回数Ｃ２と転送回数Ｃ１とが一致する。
【００５６】
本実施形態では、第１転送残り回数Ｃ２が、転送開始から、第１所定時間ｔ１よりも短く、且つ、少なくとも１回転送される時間長さを有する第２所定時間ｔ２後の転送残り回数である例を示した。しかしながら、第１転送残り回数Ｃ２が、第１所定時間ｔ１後の転送残り回数である構成を採用することもできる。
【００５７】
本実施形態では、本発明に係る演算処理装置が、エンジンＥＣＵのマイコンに適用された例を示した。しかしながら、本発明に係る演算処理装置の適用としては、上記例に限定されない。
【符号の説明】
【００５８】
１０・・・ＣＳＩ
３０・・・ＤＭＡＣ
４０・・・ＲＡＭ
５０・・・ＣＰＵ
１００・・・マイコン
１５１・・・データ信号線
１５２・・・制御信号線
２００・・・ＡＳＩＣ
【図１】
2014033267.tif 000003
【図２】
2014033267.tif 000004
【図３】
2014033267.tif 000005
【図４】
2014033267.tif 000006
【図５】
2014033267.tif 000007
【図６】
2014033267.tif 000008
【図７】
2014033267.tif 000009