(57)【要約】【課題】パソロジカル信号の発生の抑制に伴う伝送帯域の増加を抑えることができるとともに、入力された基本ストリームに含まれている全ての信号を伝送することができるようにする。【解決手段】３１ビット単位のワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成してから、スクランブラ１４が、６４Ｂ／６６Ｂ符号化部１３により３２ビット単位のワードから生成された６６ビット単位のワードのうち、同期ヘッダを除く６４ビット単位のワードにスクランブルをかけるようにする。【選択図】図１
2014168152.tif 000002
【特許請求の範囲】
【請求項１】
複数のチャンネルの基本ストリームを並び直して３１ビット単位のワードを複数生成する多重化部と、
上記多重化部により生成された３１ビット単位のワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成する第１の符号化部と、
上記第１の符号化部により生成された３２ビット単位のワードを２個ずつ連結して６４ビット単位のワードを生成してから、６４ビット単位のワードに２ビットの同期ヘッダを付加して６６ビット単位のワードを複数生成する第２の符号化部と、
上記第２の符号化部により生成された６６ビット単位のワードのうち、上記同期ヘッダを除く６４ビット単位のワードをスクランブルし、スクランブル後のワードに上記同期ヘッダを付加して６６ビット単位のスクランブルデータを複数生成するスクランブラと、
上記スクランブラにより生成された複数のスクランブルデータを並列直列変換してシリアルデータを出力するシリアライザと、
上記シリアライザから出力されたシリアルデータを電気信号から光信号に変換して、上記光信号を光ファイバに送出する光送出部と
を備えた信号送信装置。
【請求項２】
第１の符号化部は、多重化部により生成された３１ビット単位のワードに対するパリティ符号を生成し、上記パリティ符号を冗長ビットとして上記ワードに付加することを特徴とする請求項１記載の信号送信装置。
【請求項３】
第１の符号化部は、多重化部により生成された３１ビット単位のワードに対するハミング符号又は誤り訂正符号を生成し、上記ハミング符号又は上記誤り訂正符号を冗長ビットとして上記ワードに付加することを特徴とする請求項１記載の信号送信装置。
【請求項４】
スクランブラは、
第２の符号化部により生成された６６ビット単位のワードのうち、同期ヘッダを除く６４ビット単位のワードを２つに分割する分割部と、
上記分割部により分割された一方のワードに対する自己相関スクランブル演算を実施する第１のスクランブル演算部と、
上記分割部により分割された他方のワードに付加されている冗長ビットを反転する冗長ビット反転部と、
上記冗長ビット反転部により冗長ビットが反転されたワードに対する自己相関スクランブル演算を実施する第２のスクランブル演算部と、
上記第１のスクランブル演算部の演算結果又は上記第２のスクランブル演算部の演算結果を選択して、その選択した演算結果を出力する演算結果選択部と、
上記演算結果選択部から続けて出力される２個の演算結果を連結する合成部と、
上記合成部の連結結果に上記同期ヘッダを付加して６６ビット単位のスクランブルデータを生成する遅延処理部と
から構成されていることを特徴とする請求項１記載の信号送信装置。
【請求項５】
光ファイバにより伝送された光信号を電気信号に変換する光受信部と、
上記光受信部により変換された電気信号であるシリアルデータを直列並列変換して、複数のパラレルデータであるスクランブルデータを出力するデシリアライザと、
上記デシリアライザから出力されたスクランブルデータのうち、２ビットの同期ヘッダを除くデータ部分のスクランブルを解除し、スクランブル解除後のデータ部分に上記同期ヘッダを付加して６６ビット単位のワードを複数生成するデスクランブラと、
上記デスクランブラにより生成された６６ビット単位のワードから上記同期ヘッダを除去し、同期ヘッダ除去後のワードを２分割して３２ビット単位のワードを複数生成する第１の復号部と、
上記第１の復号部により生成された３２ビット単位のワードから１ビットの冗長ビットを除去して、３１ビット単位のワードを複数生成する第２の復号部と、
上記第２の復号部により生成された３１ビット単位の複数のワードを並び直して複数のチャンネルの基本ストリームを出力する分離部と
を備えた信号受信装置。
【請求項６】
光信号を光ファイバに送出する信号送信装置と、上記光ファイバにより伝送された光信号を受信する信号受信装置とから構成されている信号伝送システムにおいて、
上記信号送信装置は、複数のチャンネルの基本ストリームを並び直して３１ビット単位のワードを複数生成する多重化部と、上記多重化部により生成された３１ビット単位のワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成する第１の符号化部と、上記第１の符号化部により生成された３２ビット単位のワードを２個ずつ連結して６４ビット単位のワードを生成してから、６４ビット単位のワードに２ビットの同期ヘッダを付加して６６ビット単位のワードを複数生成する第２の符号化部と、上記第２の符号化部により生成された６６ビット単位のワードのうち、上記同期ヘッダを除く６４ビット単位のワードをスクランブルし、スクランブル後のワードに上記同期ヘッダを付加して６６ビット単位のスクランブルデータを複数生成するスクランブラと、上記スクランブラにより生成された複数のスクランブルデータを並列直列変換してシリアルデータを出力するシリアライザと、上記シリアライザから出力されたシリアルデータを電気信号から光信号に変換して、上記光信号を上記光ファイバに送出する光送出部とを備え、
上記信号受信装置は、上記光ファイバにより伝送された光信号を電気信号に変換する光受信部と、上記光受信部により変換された電気信号であるシリアルデータを直列並列変換して、複数のパラレルデータであるスクランブルデータを出力するデシリアライザと、上記デシリアライザから出力されたスクランブルデータのうち、２ビットの同期ヘッダを除くデータ部分のスクランブルを解除し、スクランブル解除後のデータ部分に上記同期ヘッダを付加して６６ビット単位のワードを複数生成するデスクランブラと、上記デスクランブラにより生成された６６ビット単位のワードから上記同期ヘッダを除去し、同期ヘッダ除去後のワードを２分割して３２ビット単位のワードを複数生成する第１の復号部と、上記第１の復号部により生成された３２ビット単位のワードから１ビットの冗長ビットを除去して、３１ビット単位のワードを複数生成する第２の復号部と、上記第２の復号部により生成された３１ビット単位の複数のワードを並び直して複数のチャンネルの基本ストリームを出力する分離部とを備えている
ことを特徴とする信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、複数のチャンネルのデジタル映像信号を光信号に変換して光ファイバに送出する信号送信装置と、光ファイバにより伝送された光信号を受信して複数のチャンネルのデジタル映像信号に変換する信号受信装置と、その信号送信装置と信号受信装置から構成されている信号伝送システムとに関するものである。
【背景技術】
【０００２】
例えば、以下の特許文献１に開示されている信号送信装置では、８チャンネルのデジタル映像信号であるＨＤ−ＳＤＩ信号（ＨＤ−ＳＤＩ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｓｅｒｉａｌ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）規格で定められている信号）を１０．６９２Ｇｂ／ｓのシリアル信号に多重して伝送する際、各チャンネルの信号期間と水平ブランキング期間（ＨＡＮＣ）を分離して、奇数チャンネル（ＣＨ１, ＣＨ３, ＣＨ５, ＣＨ７）の信号期間に対しては自己同期スクランブルをかける処理を実施している。
一方、偶数チャンネル（ＣＨ２, ＣＨ４, ＣＨ６, ＣＨ８）の信号期間に関しては４０ビット中の３２ビットを抜き出して８Ｂ／１０Ｂ符号化し、チャンネル１の水平ブランキング期間に対しても８Ｂ／１０Ｂ符号化する処理を実施している。
そして、これらの処理結果を１０．６９２Ｇｂ／ｓの信号に多重して伝送しているが、これらの処理を実施することで、パソロジカル信号の発生を抑制している。
【０００３】
ここで、パソロジカル信号は、シリアルデジタル信号において、同一シンボルが長い期間連続する信号列や、シンボル間の偏りが大きい信号列を意味するものである。
以下の非特許文献１には、同一シンボルが長い期間連続する信号列として、“１”が２０個連続してから、“０”が２０個連続するパターンを繰り返すものが開示されている。
また、シンボル間の偏りが大きい信号列として、“１”が１個、“０”が１９個連続するパターンを繰り返すものが開示されている。
これらのパソロジカル信号が発生すると、受信側において、クロックの再生時にジッタが混入したり、信号波形に歪が生じたりするため、データ誤りが発生する原因となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−９９１８９号公報（段落番号［０００６］）
【非特許文献】
【０００５】
【非特許文献１】SMPTE RP198-1998 、Bit-Serial Digital Checkfield for Use in High-Definition Interfaces
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の信号送信装置は以上のように構成されているので、偶数チャンネルの信号期間などで８Ｂ／１０Ｂ符号化をかけることで、パソロジカル信号の発生を抑制している。しかし、８Ｂ／１０Ｂ符号化をかけることで、この信号期間の伝送帯域が元の信号帯域よりも２５％増加するため、元のＨＤ−ＳＤＩ信号に含まれている第１チャンネル以外のチャンネルの水平ブランキング期間の信号や、偶数チャンネルの４０ビット中の８ビットを削除してから多重する構成をとることで、伝送帯域の増加を抑えている。したがって、これらの削除される信号の中には、必要な信号を含めることができない課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、パソロジカル信号の発生の抑制に伴う伝送帯域の増加を抑えることができるとともに、入力された基本ストリームに含まれている全ての信号を伝送することができる信号送信装置及び信号伝送システムを得ることを目的とする。
また、この発明は、上記の信号送信装置に適用可能な信号受信装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る信号送信装置は、複数のチャンネルの基本ストリームを並び直して３１ビット単位のワードを複数生成する多重化部と、多重化部により生成された３１ビット単位のワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成する第１の符号化部と、第１の符号化部により生成された３２ビット単位のワードを２個ずつ連結して６４ビット単位のワードを生成してから、６４ビット単位のワードに２ビットの同期ヘッダを付加して６６ビット単位のワードを複数生成する第２の符号化部と、第２の符号化部により生成された６６ビット単位のワードのうち、その同期ヘッダを除く６４ビット単位のワードをスクランブルし、スクランブル後のワードに上記同期ヘッダを付加して６６ビット単位のスクランブルデータを複数生成するスクランブラと、スクランブラにより生成された複数のスクランブルデータを並列直列変換してシリアルデータを出力するシリアライザと、シリアライザから出力されたシリアルデータを電気信号から光信号に変換して、その光信号を光ファイバに送出する光送出部とを備えたものである。
【発明の効果】
【０００９】
この発明によれば、第１の符号化部が、多重化部により生成された３１ビット単位のワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成してから、スクランブラが、３２ビット単位のワードから生成された６６ビット単位のワードのうち、同期ヘッダを除く６４ビット単位のワードをスクランブルし、スクランブル後のワードに同期ヘッダを付加して６６ビット単位のスクランブルデータを複数生成するように構成したので、パソロジカル信号の発生の抑制に伴う伝送帯域の増加を抑えることができるとともに、入力された基本ストリームに含まれている全ての信号を伝送することができる効果がある。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１による信号伝送システムを示す構成図である。
【図２】この発明の実施の形態１による信号送信装置１の多重化部１１を示す構成図である。
【図３】この発明の実施の形態１による信号送信装置１の３１Ｂ／３２Ｂ符号化部１２及び６４Ｂ／６６Ｂ符号化部１３を示す構成図である。
【図４】この発明の実施の形態１による信号送信装置１のスクランブラ１４を示す構成図である。
【図５】この発明の実施の形態１による信号受信装置３のデスクランブラ２３を示す構成図である。
【図６】この発明の実施の形態１による信号受信装置３の６６Ｂ／６４Ｂ復号部２４及び３２Ｂ／３１Ｂ復号部２５を示す構成図である。
【図７】この発明の実施の形態１による信号受信装置３の分離部２６を示す構成図である。
【図８】ＳＭＰＴＥ ＳＴ２９２−２００９で規定されている１０ビットのパラレル信号フォーマットのライン構造を示す説明図である。
【図９】チャンネル多重部３２により生成された１０ビット単位の複数のワードの列を示す説明図である。
【図１０】ブロック変換部３３により変換された３１ビット単位の複数のワードの列を示す説明図である。
【図１１】３１Ｂ／３２Ｂ符号化部１２及び６４Ｂ／６６Ｂ符号化部１３によるデータ変換を示す説明図である。
【図１２】スクランブル演算部５１による自己相関スクランブル演算を示す説明図である。
【図１３】デスクランブル演算部６１による自己相関デスクランブル演算を示す説明図である。
【図１４】この発明の実施の形態２による信号送信装置１のスクランブラ１４を示す構成図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１はこの発明の実施の形態１による信号伝送システムを示す構成図である。
図１において、信号送信装置１は最大１６チャンネルのデジタル映像信号である１０ビット単位のベーシックストリーム（基本ストリーム）を光信号に変換して光ファイバ２に送出する装置である。
信号受信装置３は信号送信装置１から送出されて光ファイバ２により伝送された光信号を受信して、最大１６チャンネルのベーシックストリームに変換する装置である。
【００１２】
信号送信装置１の多重化部１１は最大１６チャンネルの１０ビット単位のベーシックストリームをパラレル入力し、それらのベーシックストリームを並び直して３１ビット単位のワードを複数生成し、３１ビット単位の複数のワードをパラレル出力する処理を実施する。
３１Ｂ／３２Ｂ符号化部１２は多重化部１１により生成された３１ビット単位の複数のワードをパラレル入力し、それらのワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成し、３２ビット単位の複数のワードをパラレル出力する処理を実施する。なお、３１Ｂ／３２Ｂ符号化部１２は第１の符号化部を構成している。
【００１３】
６４Ｂ／６６Ｂ符号化部１３は３１Ｂ／３２Ｂ符号化部１２により生成された３２ビット単位の複数のワードをパラレル入力し、３２ビット単位のワードを２個ずつ連結して６４ビット単位のワードを生成してから、６４ビット単位のワードに２ビットの同期ヘッダを付加して６６ビット単位のワードを複数生成し、６６ビット単位の複数のワードをパラレル出力する処理を実施する。なお、６４Ｂ／６６Ｂ符号化部１３は第２の符号化部を構成している。
スクランブラ１４は６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位の複数のワードをパラレル入力し、それらの６６ビット単位のワードのうち、２ビットの同期ヘッダを除く６４ビット単位のワードをスクランブルし、スクランブル後のワードに上記同期ヘッダを付加して６６ビット単位のスクランブルデータを複数生成し、６６ビット単位の複数のスクランブルデータをパラレル出力する処理を実施する。
【００１４】
シリアライザ１５はスクランブラ１４により生成された６６ビット単位の複数のスクランブルデータを並列直列変換してシリアルデータを出力する処理を実施する。
光送出部１６はシリアライザ１５から出力されたシリアルデータを電気信号から光信号に変換して、その光信号を光ファイバ２に送出する電光変換器である。
【００１５】
信号受信装置３の光受信部２１は信号送信装置１から送出されて光ファイバ２により伝送された光信号を受信して、その光信号を電気信号に変換する光電変換器である。
デシリアライザ２２は光受信部２１により変換された電気信号であるシリアルデータを直列並列変換して、６６ビット単位の同期をとり、複数のパラレルデータである６６ビット単位のスクランブルデータをパラレル出力する処理を実施する。
【００１６】
デスクランブラ２３はデシリアライザ２２から出力された６６ビット単位の複数のスクランブルデータをパラレル入力し、それらの６６ビット単位のスクランブルデータのうち、２ビットの同期ヘッダを除くデータ部分のスクランブルを解除し、スクランブル解除後のデータ部分に上記同期ヘッダを付加して６６ビット単位のワードを複数生成し、６６ビット単位の複数のワードをパラレル出力する処理を実施する。
６６Ｂ／６４Ｂ復号部２４はデスクランブラ２３により生成された６６ビット単位の複数のワードをパラレル入力し、それらの６６ビット単位のワードから２ビットの同期ヘッダを除去し、同期ヘッダ除去後のワードを２分割して３２ビット単位のワードを複数生成し、３２ビット単位の複数のワードをパラレル出力する処理を実施する。なお、６６Ｂ／６４Ｂ復号部２４は第１の復号部を構成している。
【００１７】
３２Ｂ／３１Ｂ復号部２５は６６Ｂ／６４Ｂ復号部２４により生成された３２ビット単位の複数のワードをパラレル入力し、それらの３２ビット単位のワードから１ビットの冗長ビットを除去して、３１ビット単位のワードを複数生成し、３１ビット単位の複数のワードをパラレル出力する処理を実施する。なお、３２Ｂ／３１Ｂ復号部２５は第２の復号部を構成している。
分離部２６は３２Ｂ／３１Ｂ復号部２５により生成された３１ビット単位の複数のワードをパラレル入力し、それらの３１ビット単位のワードを並び直して最大１６チャンネルのベーシックストリームを生成し、それらのベーシックストリームをパラレル出力する処理を実施する。
【００１８】
図１の例では、信号送信装置１の構成要素である多重化部１１、３１Ｂ／３２Ｂ符号化部１２、６４Ｂ／６６Ｂ符号化部１３、スクランブラ１４、シリアライザ１５及び光送出部１６のそれぞれが専用のハードウェア（例えば、ＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなど）で構成されているものを想定しているが、信号送信装置１がコンピュータで構成されていてもよい。
信号送信装置１がコンピュータで構成されている場合、多重化部１１、３１Ｂ／３２Ｂ符号化部１２、６４Ｂ／６６Ｂ符号化部１３、スクランブラ１４、シリアライザ１５及び光送出部１６の処理内容を記述しているプログラムをコンピュータのメモリに格納し、当該コンピュータのＣＰＵが当該メモリに格納されているプログラムを実行するようにすればよい。
【００１９】
図１の例では、信号受信装置３の構成要素である光受信部２１、デシリアライザ２２、デスクランブラ２３、６６Ｂ／６４Ｂ復号部２４、３２Ｂ／３１Ｂ復号部２５及び分離部２６のそれぞれが専用のハードウェア（例えば、ＣＰＵを実装している半導体集積回路、あるいは、ワンチップマイコンなど）で構成されているものを想定しているが、信号受信装置３がコンピュータで構成されていてもよい。
信号受信装置３がコンピュータで構成されている場合、光受信部２１、デシリアライザ２２、デスクランブラ２３、６６Ｂ／６４Ｂ復号部２４、３２Ｂ／３１Ｂ復号部２５及び分離部２６の処理内容を記述しているプログラムをコンピュータのメモリに格納し、当該コンピュータのＣＰＵが当該メモリに格納されているプログラムを実行するようにすればよい。
【００２０】
図２はこの発明の実施の形態１による信号送信装置１の多重化部１１を示す構成図である。
図２において、ＦＩＦＯ３１−１〜３１−１６は１０ビット単位のベーシックストリームを一時的に格納するメモリである。
チャンネル多重部３２はＦＩＦＯ３１−１〜３１−１６からチャンネル番号が若い順に各チャンネルのベーシックストリームを読み出して、それらのベーシックストリームを並び直して１０ビット単位のワードを複数生成する処理を実施する。
ブロック変換部３３はチャンネル多重部３２により複数生成された１０ビット単位のワードを３１ビット単位のワードに変換する処理を実施する。なお、３１ビット単位の先頭のワードの前には３１ビット単位の２つのブロックを挿入し、末尾のワードの後ろには一定数のスタッフィングデータを挿入する処理を実施する。
【００２１】
図３はこの発明の実施の形態１による信号送信装置１の３１Ｂ／３２Ｂ符号化部１２及び６４Ｂ／６６Ｂ符号化部１３を示す構成図である。
冗長ビット生成部４１は多重化部１１のブロック変換部３３により変換された３１ビット単位のワードに対するパリティ演算を実施することで、１ビットのパリティ符号を生成する処理を実施する。
ビット付加部４２は冗長ビット生成部４１により生成された１ビットのパリティ符号を３１ビット単位のワードのＬＳＢに加えることで、３２ビット単位のワードを生成する処理を実施する。
【００２２】
ブロック変換部４３は３１Ｂ／３２Ｂ符号化部１２により生成された３２ビット単位の複数のワードをパラレル入力し、３２ビット単位のワードを２個ずつ連結して６４ビット単位のワードを生成する処理を実施する。また、パラレル入力した３２ビット単位のワードが先頭の２ブロック及び末尾以降のスタッフィングデータであれば、６４Ｂ／６６Ｂの規則にしたがってペイロードを変換する処理を実施する。
同期ヘッダ挿入部４４は２ビットの同期ヘッダをブロック変換部４３により生成された６４ビット単位のワードのＬＳＢに加えることで、６６ビット単位のワードを生成する処理を実施する。
【００２３】
図４はこの発明の実施の形態１による信号送信装置１のスクランブラ１４を示す構成図である。
図４において、スクランブル演算部５１は６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位のワードのうち、２ビットの同期ヘッダを除く６４ビット単位のワードに対する自己相関スクランブル演算を実施して、そのワードにスクランブルをかける。
遅延処理部５２はスクランブル演算部５１の演算時間だけ２ビットの同期ヘッダを保持したのち、その同期ヘッダをスクランブル後のワードに付加することで、６６ビット単位のスクランブルデータを生成する処理を実施する。
【００２４】
図５はこの発明の実施の形態１による信号受信装置３のデスクランブラ２３を示す構成図である。
図５において、デスクランブル演算部６１はデシリアライザ２２から出力された６６ビット単位のスクランブルデータのうち、２ビットの同期ヘッダを除くデータ部分に対する自己相関デスクランブル演算を実施して、そのデータ部分のスクランブルを解除する。
遅延処理部６２はデスクランブル演算部６１の演算時間だけ２ビットの同期ヘッダを保持したのち、その同期ヘッダをスクランブル解除後のデータ部分に付加することで、６６ビット単位のワードを生成する処理を実施する。
【００２５】
図６はこの発明の実施の形態１による信号受信装置３の６６Ｂ／６４Ｂ復号部２４及び３２Ｂ／３１Ｂ復号部２５を示す構成図である。
図６において、同期ヘッダ除去部７１はデスクランブラ２３により生成された６６ビット単位のワードから２ビットの同期ヘッダを除去する処理を実施する。
ブロック変換部７２は同期ヘッダ除去部７１により同期ヘッダが除去されたワードを２分割して３２ビット単位のワードを生成する処理を実施する。
冗長ビット除去部７３はブロック変換部７２により生成された３２ビット単位のワードから１ビットの冗長ビットを除去して、３１ビット単位のワードを生成する処理を実施する。
【００２６】
図７はこの発明の実施の形態１による信号受信装置３の分離部２６を示す構成図である。
図７において、ブロック変換部８１は３２Ｂ／３１Ｂ復号部２５により複数生成された３１ビット単位のワードを１０ビット単位のワードに変換する処理を実施する。なお、３１ビット単位のワードを１０ビット単位のワードに変換する際、多重化部１１のブロック変換部３３に挿入された先頭の２つのブロックに相当するデータを除去するとともに、末尾のスタッフィングデータに相当するデータを除去する処理を実施する。
チャンネル分離部８２はブロック変換部８１により変換された１０ビット単位の複数のワードを並び直して最大１６チャンネルの１０ビット単位のベーシックストリームを生成する処理を実施する。
ＦＩＦＯ８３−１〜８３−１６はチャンネル分離部８２により生成された１０ビット単位のベーシックストリームを一時的に格納するメモリである。
【００２７】
次に動作について説明する。
図１の信号送信装置１は、例えば、カメラのセンサなどによって取り込まれた映像データや、レコーダ等に蓄積されている映像データのベースバンド信号を、光ファイバ２経由で信号受信装置３に送信するための装置であり、例えば、４ｋや８ｋなどと言われる解像度をサポートする。
信号送信装置１に入力される映像データは、例えば、ＳＭＰＴＥ  ＳＴ２９２−２００９で規定される１０ビットのパラレル信号フォーマットであるベーシックストリームに分割されて入力されるものとする。
ベーシックストリームは、１．４８５Ｇｂ／ｓ、あるいは、１．４８５／１００１Ｇｂ／ｓの伝送帯域を有し、図１の信号送信装置１は、最大１６チャンネルのベーシックストリームを多重して伝送することが可能である。
【００２８】
最初に、信号送信装置１の処理内容を説明する。
多重化部１１は、最大１６チャンネルの１０ビット単位のベーシックストリームをパラレル入力する。
図８はＳＭＰＴＥ ＳＴ２９２−２００９で規定されている１０ビットのパラレル信号フォーマットのライン構造を示す説明図である。
各ラインの先頭には、図８に示すように、ＥＡＶと呼ばれるタイミング信号が存在し、画像フォーマットに依存したワード数で構成されている。例えば、１９２０画素×１０８０ライン×３０フレーム／秒の画像フォーマットの場合のワード数は４４００である。
多重化部１１に入力された各チャンネルのベーシックストリームは、一旦、ＦＩＦＯ３１−１〜３１−１６に格納される。
【００２９】
多重化部１１のチャンネル多重部３２は、ＦＩＦＯ３１−１→ＦＩＦＯ３１−２→・・・→ＦＩＦＯ３１−１６の順番で、当該ＦＩＦＯ３１から当該チャンネルのベーシックストリームを読み出し、それらのベーシックストリームを並び直して１０ビット単位のワードを複数生成する。
図９はチャンネル多重部３２により生成された１０ビット単位の複数のワードの列を示す説明図である。
【００３０】
多重化部１１のブロック変換部３３は、チャンネル多重部３２が１０ビット単位のワードを複数生成すると、１０ビット単位の複数のワードのうち、先頭のワード（ＣＨ１のワード）のＭＳＢの後ろに次のワード（ＣＨ２のワード）のＬＳＢを順次繋げることで、１０ビット単位のワードを３１ビット単位のワードに変換する。
図１０はブロック変換部３３により変換された３１ビット単位の複数のワードの列を示す説明図である。
なお、ブロック変換部３３は、６４Ｂ／６６Ｂの先頭フレームを形成するために、３１ビット単位の先頭のワードの前には３１ビット単位の２つのブロックを挿入し、ベーシックストリームのビットレート（１．４８５ＧＨｚ）と、伝送レート（２５．７９８５ＧＨｚ）との整合を図るため、末尾のワードの後ろには一定数のスタッフィングデータを挿入する。
【００３１】
３１Ｂ／３２Ｂ符号化部１２は、多重化部１１により生成された３１ビット単位の複数のワードをパラレル入力する。
３１Ｂ／３２Ｂ符号化部１２の冗長ビット生成部４１は、３１ビット単位のワード毎に、当該ワードに対するパリティ演算を実施することで、１ビットのパリティ符号を生成し、そのパリティ符号をビット付加部４２に出力する。
３１Ｂ／３２Ｂ符号化部１２の冗長ビット生成部４１は、３１ビット単位のワード毎に、冗長ビット生成部４１から出力された１ビットのパリティ符号を当該ワードのＬＳＢに加えることで、３２ビット単位のワードを生成する。
【００３２】
６４Ｂ／６６Ｂ符号化部１３は、３１Ｂ／３２Ｂ符号化部１２により生成された３２ビット単位の複数のワードをパラレル入力する。
６４Ｂ／６６Ｂ符号化部１３のブロック変換部４３は、３２ビット単位のワードを２個ずつ連結して６４ビット単位のワードを生成する。
このとき、パラレル入力した３２ビット単位のワードが先頭の２ブロック及び末尾以降のブロック（スタッフィングデータ）であれば、６４Ｂ／６６Ｂの規則にしたがってペイロードを変換する。
６４Ｂ／６６Ｂ符号化部１３の同期ヘッダ挿入部４４は、ブロック変換部４３が６４ビット単位のワードを生成すると、２ビットの同期ヘッダを６４ビット単位のワードのＬＳＢに加えることで、６６ビット単位のワードを生成する。
【００３３】
このとき、先頭の２ブロック及び末尾以降のブロックには、同期ヘッダとして、２ビットのシンボル“１０”が割り当てられ、それ以外のブロック（６４ビット単位のワード）には、同期ヘッダとして、シンボル“０１”が割り当てられる。
図１１は３１Ｂ／３２Ｂ符号化部１２及び６４Ｂ／６６Ｂ符号化部１３によるデータ変換を示す説明図である。
図１１では、３１ビットブロックの先頭に１ビットの冗長ビットが挿入され、６４ビットブロックの先頭に２ビットの同期ヘッダが挿入されることが示されている。
【００３４】
スクランブラ１４は、６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位の複数のワードをパラレル入力する。
スクランブラ１４のスクランブル演算部５１は、６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位のワードのうち、２ビットの同期ヘッダを除く６４ビット単位のワードに対する自己相関スクランブル演算を実施することで、６４ビット単位のワードにスクランブルをかける。
ここで、図１２はスクランブル演算部５１による自己相関スクランブル演算を示す説明図である。
【００３５】
図１２に示す自己相関スクランブル演算は、ＳＭＰＴＥ  ＳＴ２９２−２００９で用いられている演算と同一である。
その演算の生成多項式は、Ｇ１（Ｘ）＝Ｘ９＋Ｘ４＋１, Ｇ２（Ｘ）＝Ｘ＋１であり、２つの演算をカスケードに繋いだ構成になっている。
６４ビット単位のワードはシリアルデータとして、順番に初段のシフトレジスタに入力されて、特定のビット同士での排他的論理和が行われる。そして、クロックに同期して、９段のシフトレジスタに順次送られ、続いてＮＲＺの演算が施されて出力される。シフトレジスタの初期値は任意の値である。
スクランブラ１４の遅延処理部５２は、スクランブル演算部５１の演算時間だけ２ビットの同期ヘッダを保持したのち、その同期ヘッダをスクランブル後のワードに付加することで、６６ビット単位のスクランブルデータを生成する。
【００３６】
シリアライザ１５は、スクランブラにより生成された６６ビット単位の複数のスクランブルデータをパラレル入力すると、複数のスクランブルデータをシリアルデータに変換して、そのシリアルデータを光送出部１６に出力する。
光送出部１６は、シリアライザ１５からシリアルデータを受けると、そのシリアルデータを電気信号から光信号に変換して、その光信号を光ファイバ２に送出する。
これにより、光信号が光ファイバ２経由で信号受信装置３に伝送される。
【００３７】
次に、信号受信装置３の処理内容を説明する。
信号受信装置３は、信号送信装置１と逆の処理を行うことで、ベーシックストリームを再生する。
光受信部２１は、信号送信装置１から送出されて光ファイバ２により伝送された光信号を受信して、その光信号を電気信号に変換し、その電気信号であるシリアルデータをデシリアライザ２２に出力する。
デシリアライザ２２は、光受信部２１からシリアルデータを受けると、６６ビット単位の同期をとり、そのシリアルデータを複数のパラレルデータ（６６ビット単位のスクランブルデータ）に変換し、複数のスクランブルデータをパラレル出力する。
【００３８】
デスクランブラ２３は、デシリアライザ２２から出力された６６ビット単位の複数のスクランブルデータをパラレル入力する。
デスクランブラ２３のデスクランブル演算部６１は、デシリアライザ２２から出力された６６ビット単位のスクランブルデータのうち、２ビットの同期ヘッダを除くデータ部分に対する自己相関デスクランブル演算を実施することで、そのデータ部分にかけられているスクランブルを解除する。
ここで、図１３はデスクランブル演算部６１による自己相関デスクランブル演算を示す説明図である。
デスクランブル演算部６１による自己相関デスクランブル演算は、スクランブル演算部５１による自己相関スクランブル演算に対応する逆の演算である。
デスクランブラ２３の遅延処理部６２は、デスクランブル演算部６１の演算時間だけ２ビットの同期ヘッダを保持したのち、その同期ヘッダをスクランブル解除後のデータ部分に付加することで、６６ビット単位のワードを生成する。
【００３９】
６６Ｂ／６４Ｂ復号部２４は、デスクランブラ２３により生成された６６ビット単位の複数のワードをパラレル入力する。
６６Ｂ／６４Ｂ復号部２４の同期ヘッダ除去部７１は、デスクランブラ２３により生成された６６ビット単位のワードから２ビットの同期ヘッダを除去し、同期ヘッダ除去後の６４ビット単位のワードをブロック変換部７２に出力する。
６６Ｂ／６４Ｂ復号部２４のブロック変換部７２は、同期ヘッダ除去部７１から６４ビット単位のワードを受けると、そのワードを２分割して３２ビット単位のワードを生成する。
【００４０】
３２Ｂ／３１Ｂ復号部２５は、６６Ｂ／６４Ｂ復号部２４により生成された３２ビット単位の複数のワードをパラレル入力する。
３２Ｂ／３１Ｂ復号部２５の冗長ビット除去部７３は、６６Ｂ／６４Ｂ復号部２４により生成された３２ビット単位のワードから１ビットの冗長ビットを除去して、３１ビット単位のワードを生成する。
【００４１】
分離部２６は、３２Ｂ／３１Ｂ復号部２５により生成された３１ビット単位の複数のワードをパラレル入力する。
分離部２６のブロック変換部８１は、多重化部１１のブロック変換部３３と逆の処理を実施することで、３１ビット単位のワードを１０ビット単位のワードに変換する（図１０の状態から図９の状態に変換する）。なお、３１ビット単位のワードを１０ビット単位のワードに変換する際、多重化部１１のブロック変換部３３に挿入された先頭の２つのブロックに相当するデータを除去するとともに、末尾のスタッフィングデータに相当するデータを除去する。
分離部２６のチャンネル分離部８２は、多重化部１１のチャンネル多重部３２と逆の処理を実施することで、ブロック変換部８１により変換された１０ビット単位の複数のワードを並び直して最大１６チャンネルの１０ビット単位のベーシックストリームを生成し、各チャンネルのベーシックストリームを一時的にＦＩＦＯ８３−１〜８３−１６に格納する。
ＦＩＦＯ８３−１〜８３−１６に格納された最大１６チャンネルの１０ビット単位のベーシックストリームは、外部にパラレル出力される。
【００４２】
以上で明らかなように、この実施の形態１によれば、３１Ｂ／３２Ｂ符号化部１２が、多重化部１１により生成された３１ビット単位のワードに１ビットの冗長ビットを付加して、３２ビット単位のワードを複数生成してから、スクランブラ１４が、６４Ｂ／６６Ｂ符号化部１３により３２ビット単位のワードから生成された６６ビット単位のワードのうち、同期ヘッダを除く６４ビット単位のワードをスクランブルし、スクランブル後のワードに同期ヘッダを付加して６６ビット単位のスクランブルデータを複数生成するように構成したので、パソロジカル信号の発生の抑制に伴う伝送帯域の増加を抑えることができるとともに、入力されたベーシックストリームに含まれている全ての信号を伝送することができる効果を奏する。
【００４３】
即ち、１０ビット単位のベーシックストリームを３２ビット単位のワードに変換してから、パソロジカル信号の発生条件が既知である生成多項式を有するスクランブラ１４に適用するようにしているので、パソロジカル信号の発生確率を下げることができる。また、３１Ｂ／３２Ｂ符号化におけるデータ量の増加は３％程度に抑えられており、８Ｂ／１０Ｂ符号化を適用した場合の２５％増加と比較すると、軽微な増加にとどまっている。
また、３１Ｂ／３２Ｂ変換後のワードは３２ビット長になるため、６４Ｂ／６６Ｂ変換を行うことで、６４Ｂ／６６Ｂのブロック同期の手法によりブロック同期を実現することができる。
【００４４】
実施の形態２．
図１４はこの発明の実施の形態２による信号送信装置１のスクランブラ１４を示す構成図である。
図１４において、分割部９１は６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位のワードのうち、同期ヘッダを除く６４ビット単位のワードを２つに分割する処理を実施する。
スクランブル演算部９２は分割部９１により分割された一方のワード（３２ビット単位のワード）に対する自己相関スクランブル演算を実施する。なお、スクランブル演算部９２は第１のスクランブル演算部を構成している。
【００４５】
冗長ビット反転部９３は分割部９１により分割された他方のワード（３２ビット単位のワード）に付加されている１ビットの冗長ビットを反転する処理を実施する。
スクランブル演算部９４は冗長ビット反転部９３により冗長ビットが反転されたワードに対する自己相関スクランブル演算を実施する。なお、スクランブル演算部９４は第２のスクランブル演算部を構成している。
【００４６】
演算結果選択部９５はスクランブル演算部９２の演算結果とスクランブル演算部９４の演算結果を比較し、ＤＣバランスが５０％に近い方の演算結果を選択して、その選択した演算結果を出力する処理を実施する。
合成部９６は演算結果選択部９５から続けて出力される２個の演算結果を連結する処理を実施する。
遅延処理部９７は６６ビット単位のワードが分割部９１に入力されてから、合成部９６から連結結果（６４ビット単位のスクランブルデータ）が出力されるまでの時間だけ２ビットの同期ヘッダを保持したのち、その同期ヘッダを合成部９６の連結結果に付加することで、６６ビット単位のスクランブルデータを生成する処理を実施する。
【００４７】
次に動作について説明する。
信号送信装置１のスクランブラ１４以外は、上記実施の形態１と同様であるため、ここでは、スクランブラ１４の処理内容だけを説明する。
スクランブラ１４は、６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位の複数のワードをパラレル入力する。
スクランブラ１４の分割部９１は、６４Ｂ／６６Ｂ符号化部１３により生成された６６ビット単位のワードのうち、同期ヘッダを除く６４ビット単位のワードを２つに分割し、一方のワード（３２ビット単位のワード）をスクランブル演算部９２に出力し、他方のワード（３２ビット単位のワード）を冗長ビット反転部９３に出力する。
【００４８】
スクランブル演算部９２は、分割部９１から一方のワード（３２ビット単位のワード）を受けると、そのワードに対する自己相関スクランブル演算を実施することで、３２ビット単位のワードにスクランブルをかける。
冗長ビット反転部９３は、分割部９１から他方のワード（３２ビット単位のワード）を受けると、そのワードに付加されている１ビットの冗長ビットを反転し、冗長ビット反転後のワードをスクランブル演算部９４に出力する。
スクランブル演算部９４は、冗長ビット反転部９３から冗長ビット反転後のワードを受けると、そのワードに対する自己相関スクランブル演算を実施することで、３２ビット単位のワードにスクランブルをかける。
スクランブル演算部９２，９４によるスクランブル演算は、ワードのビット数が異なるが、図４のスクランブル演算部５１と同様の演算を想定している。
【００４９】
演算結果選択部９５は、スクランブル演算部９２，９４から演算結果を受けると、双方の演算結果及び過去に出力したデータに基づいてＤＣバランスを比較して、ＤＣバランスが５０％に近い方の演算結果を選択し、その選択した演算結果を合成部９６に出力する。
合成部９６は、演算結果選択部９５から続けて出力される２個の演算結果を連結し、その連結結果（６４ビット単位のスクランブルデータ）を出力する。
遅延処理部９７は、６６ビット単位のワードが分割部９１に入力されてから、合成部９６から連結結果が出力されるまでの時間だけ２ビットの同期ヘッダを保持したのち、その同期ヘッダを合成部９６の連結結果に付加することで、６６ビット単位のスクランブルデータを生成する。
【００５０】
この実施の形態２によれば、冗長ビットを適応的に切り替えることができるため、出現シンボルの発生比率を均等に近づけることができる効果を奏する。
【００５１】
上記実施の形態１，２では、３１Ｂ／３２Ｂ符号化部１２の冗長ビット生成部４１が冗長ビットとしてパリティ符号を生成するものを示したが、これに限るものではなく、例えば、３１ビット単位のワードに対するハミング符号又は誤り訂正符号を生成し、そのハミング符号又は誤り訂正符号を冗長ビットとして、３１ビット単位のワードに付加するようにしてもよく、上記実施の形態１，２と同様の効果を奏することができる。
【００５２】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００５３】
１  信号送信装置、２  光ファイバ、３  信号受信装置、１１  多重化部、１２  ３１Ｂ／３２Ｂ符号化部（第１の符号化部）、１３  ６４Ｂ／６６Ｂ符号化部（第２の符号化部）、１４  スクランブラ、１５  シリアライザ、１６  光送出部、２１  光受信部、２２  デシリアライザ、２３  デスクランブラ、２４  ６６Ｂ／６４Ｂ復号部（第１の復号部）、２５  ３２Ｂ／３１Ｂ復号部（第２の復号部）、２６  分離部、３１−１〜３１−１６  ＦＩＦＯ、３２  チャンネル多重部、３３  ブロック変換部、４１  冗長ビット生成部、４２  ビット付加部、４３  ブロック変換部、４４  同期ヘッダ挿入部、５１  スクランブル演算部、５２  遅延処理部、６１  デスクランブル演算部、６２  遅延処理部、７１  同期ヘッダ除去部、７２  ブロック変換部、７３  冗長ビット除去部、８１  ブロック変換部、８２  チャンネル分離部、８３−１〜８３−１６  ＦＩＦＯ、９１  分割部、９２  スクランブル演算部（第１のスクランブル演算部）、９３  冗長ビット反転部、９４  スクランブル演算部（第２のスクランブル演算部）、９５  演算結果選択部、９６  合成部、９７  遅延処理部。
【図１】
2014168152.tif 000003
【図２】
2014168152.tif 000004
【図３】
2014168152.tif 000005
【図４】
2014168152.tif 000006
【図５】
2014168152.tif 000007
【図６】
2014168152.tif 000008
【図７】
2014168152.tif 000009
【図８】
2014168152.tif 000010
【図９】
2014168152.tif 000011
【図１０】
2014168152.tif 000012
【図１１】
2014168152.tif 000013
【図１２】
2014168152.tif 000014
【図１３】
2014168152.tif 000015
【図１４】
2014168152.tif 000016