(57)【要約】【課題】直列接続スイッチの制御方法において、直列接続スイッチにおける損失のアンバランスを抑制すると共に、回路の小型化，コストの低減を図る。【解決手段】複数の半導体スイッチング素子Ｓ１，Ｓ２を直列接続することによって構成される直列接続スイッチＳＡの制御回路において、直列接続スイッチＳＡの両端子Ｘ，Ｙ間における電圧ＶX-Yが、１つの半導体スイッチング素子の定格電圧以下の時は、１つの半導体スイッチング素子Ｓ１（またはＳ２）で遮断・導通動作を行うと共に、遮断する半導体スイッチング素子を切り換える。また、直列接続スイッチＳＡの両端子間における電圧が１つの半導体スイッチング素子の定格電圧以上の時は、複数の半導体スイッチング素子Ｓ１，Ｓ２で遮断動作を行う。【選択図】図１
2014079097.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を直列接続することによって構成される直列接続スイッチの制御回路において、
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、１つの半導体スイッチング素子で遮断・導通動作を行うと共に、遮断する半導体スイッチング素子を切り換え、
直列接続スイッチの両端子間における電圧が１つの半導体スイッチング素子の定格電圧以上の時は、複数の半導体スイッチング素子で遮断動作を行うことを特徴とする直列接続スイッチの制御方法。
【請求項２】
前記直列接続スイッチは５レベル電力変換回路に用いられ、５レベル電力変換回路の基本波電圧指令の極性と、その極性時における直列接続スイッチの両端子間電圧に基づいて、遮断・導通動作を行う半導体スイッチング素子の数を決定することを特徴とする請求項１記載の直列接続スイッチの制御方法。
【請求項３】
前記基本波電圧指令の極性が切り換わることにより、遮断・導通動作を行う半導体スイッチング素子が１つから複数に切り換わる直前に、直列接続スイッチ内の半導体スイッチング素子を同期してスイッチングを行うことを特徴とする請求項２記載の直列接続スイッチの制御方法。
【請求項４】
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子をスイッチング毎に切り換えることを特徴とする請求項１〜３記載の直列接続スイッチの制御方法。
【請求項５】
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子を、一定回数毎に切り換えることを特徴とする請求項１〜３記載の直列接続スイッチの制御方法。
【請求項６】
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子を、一定期間毎に切り換えることを特徴とする請求項１〜３記載の直列接続スイッチの制御方法。
【請求項７】
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、半導体スイッチング素子の損失を測定または予測し、遮断する半導体スイッチング素子の損失が均等になるように切り換えることを特徴とする請求項１〜３記載の直列接続スイッチの制御方法。
【請求項８】
直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時、
遮断の定常時は、複数の半導体スイッチング素子で遮断することを特徴とする請求項１〜３記載の直列接続スイッチの制御方法。
【請求項９】
半導体スイッチング素子の定格電圧よりも低い電圧にクランプする補助回路を半導体スイッチング素子に接続することを特徴とする請求項１〜９記載の直列接続スイッチの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子を２個以上直列に接続し、見かけ上の半導体スイッチング素子の耐圧を高くした直列接続スイッチに係り、特に、この直列接続スイッチの制御方法に関する。
【背景技術】
【０００２】
半導体電力変換装置を高電圧化する場合、半導体スイッチング素子の耐圧によって出力電圧が制限される。半導体スイッチング素子の耐圧には物理的な限界があり、例えば、ＩＧＢＴにおいては現在市販されている素子の限度が６５００Ｖ程度である。しかし、系統電圧にはより高い電圧が存在すること、半導体電力変換装置の効率を改善するため変圧器を使用せずに直接スイッチング動作をさせたいこと、などの理由により高耐圧の半導体スイッチング素子が求められている。
【０００３】
半導体電力変換装置を高電圧化させるため、半導体スイッチング素子を２個以上直列に接続し同期制御させることにより、半導体スイッチング素子の見かけ上の耐圧を高める技術が従来から知られている。
【０００４】
図８は、半導体スイッチング素子を複数直列接続して１つのスイッチを構成した直列接続スイッチ２と、その直列接続スイッチ２の制御回路１と、を示すブロック図である。図８に示すように、制御回路１では、基準ゲート信号Ｇ0をゲート信号Ｇ1，Ｇ2に分割し、ゲートドライブ回路３ａ，３ｂにより半導体スイッチング素子ＳＷ1，ＳＷ2を同期してスイッチング制御する。このように、半導体スイッチング素子ＳＷ1，ＳＷ2を直列接続し、同期制御することで、各半導体スイッチング素子ＳＷ1，ＳＷ2に電圧が分担され、素子耐圧の不足を補うことができる。また、スイッチング損失を低下させられる場合がある。 
【０００５】
また、種々の５レベル電力変換回路が提案されている。例えば、図９は、特許文献１（ｆｉｇ４）に開示されている５レベル電力変換回路の一例を示す回路構成図である。図９に示す５レベル電力変換回路は、５レベル（２Ｅ，Ｅ，０，−Ｅ，−２Ｅ）の電圧出力が可能である。直列接続スイッチＳＡは、２つの半導体スイッチング素子Ｓ１，Ｓ２を直列接続して構成され、この半導体スイッチング素子Ｓ１，Ｓ２は同期制御される。同様に、直列接続スイッチＳＢは半導体スイッチング素子Ｓ７，Ｓ８，直列接続スイッチＳＣはＳ９，Ｓ１０，直列接続スイッチＳＤは半導体スイッチング素子Ｓ１１，Ｓ１２を直列接続して構成している。
【０００６】
この半導体スイッチング素子Ｓ１，Ｓ２，Ｓ７〜Ｓ１２を直列接続する理由は、他の半導体スイッチング素子Ｓ３〜Ｓ６のそれぞれにかかる電圧（Ｅ）に比べて、直列接続スイッチＳＡ，ＳＢ，ＳＣ，ＳＤにかかる最大電圧は２倍（２Ｅ）となり、同じ耐圧の半導体スイッチング素子を利用して構成すると、半導体スイッチング素子１つでは耐電圧が不足するためである。すなわち、通常、電源電圧Ｅに対して、半導体スイッチング素子の定格電圧はある程度マージンを取ったものが利用される。マージンを考慮して、半導体スイッチング素子にかかる最大電圧が実際の利用電圧よりも高い場合、複数の半導体スイッチング素子を直列に接続する。また、付随する効果として、コス トやスイッチングロスの低減が見込める場合もある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】欧州特許第１０５１７９９号明細書
【特許文献２】特開平７−６７３２０号公報
【特許文献３】特開２００１−２３５４６６号公報
【特許文献４】特開２０００−２６２０８号公報
【特許文献５】特許４３６９４２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
直列接続した半導体スイッチング素子は動作を同期させる必要があるが、素子の特性，ゲートドライバの特性，信号遅延のバラツキ，主回路その他に発生する浮遊容量，寄生インダクタンスなどに起因して、直列接続した半導体スイッチング素子の動作が完全には同期しない。そのため、図１０に示すように電圧ＶCE1，ＶCE2（半導体スイッチング素子Ｓ１，Ｓ２のコレクタ−エミッタ間電圧）のアンバランスや、損失ＰOFF1，ＰOFF2，ＰON1，ＰON2のアンバランスが発生する。
【０００９】
半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2のアンバランスにより、半導体スイッチング素子に対して耐圧を超える電圧がかかり、半導体スイッチング素子が破壊に至る可能性がある。また、損失のアンバランスによっては、特定の半導体スイッチング素子の寿命が縮む恐れがある。
【００１０】
上記の問題に対して、以下のように種々の方式が提案されている。
・半導体スイッチング素子にスナバ回路など電圧アンバランスを抑制する付属回路を追加する方式（特許文献２参照）
・半導体スイッチング素子それぞれのゲートとコレクタ（ドレイン）間に定電圧素子を接続し、過電圧時にその定電圧素子を介してゲートに電流を供給することによってゲートを制御して素子電圧をクランプする方式（特許文献３参照）
・半導体スイッチング素子それぞれの電圧を検出し、その電圧に基づいてそれぞれのゲート信号またはゲート電圧を制御することにより、過電圧の抑制や、スイッチングのタイミングを調整することで電圧のアンバランスを抑制する方式（特許文献４参照)。
【００１１】
これらの方式はいずれも、半導体スイッチング素子とそのゲートドライブ回路に対して、電圧・電流検出回路や受動素子で構成されるバランス均衡回路など付属の回路が必要になり、またゲートドライブ回路の信号制御に高速な演算を加える必要が生じる。そのため、回路の大型化，コストの上昇等の問題が生じる。
【００１２】
図１１は、５レベル電力変換回路の他例を示す回路構成図である。図１１に示す回路構成の場合、直列接続スイッチにかかる電圧は、図９に示す５レベル電力変換回路と異なる。
【００１３】
図９に示す５レベル電力変換回路では、直列接続スイッチＳＡ，ＳＢ，ＳＣ，ＳＤにかかる電圧が常に２Ｅとなるため、２Ｅの電圧をスイッチングすることになる。一方、図１１に示す５レベル電力変換回路では、直列接続スイッチＳＡ，ＳＢにかかる電圧はＥまたは２Ｅとなり、かつ、ＰＷＭ制御を行うと、スイッチングが必要な期間（オン，オフの変化が行われる期間）では、常にＥの電圧がかかることが分かっている。
【００１４】
このような回路においても、従来の図８に示すように半導体スイッチング素子の同期制御を行うと、電圧のアンバランスや損失のアンバランスが生じるため、従来と同様の直列接続スイッチング制御および制御回路や補助回路が必要となる。
【００１５】
以上示したように、直列接続スイッチにおける損失のアンバランスを抑制すると共に、回路の小型化，コストの低減を図った直列接続スイッチの制御方法を提供することが課題となる。
【課題を解決するための手段】
【００１６】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、  複数の半導体スイッチング素子を直列接続することによって構成される直列接続スイッチの制御回路において、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、１つの半導体スイッチング素子で遮断・導通動作を行うと共に、遮断する半導体スイッチング素子を切り換え、直列接続スイッチの両端子間における電圧が１つの半導体スイッチング素子の定格電圧以上の時は、複数の半導体スイッチング素子で遮断動作を行うことを特徴とする。
【００１７】
また、その一態様は、前記直列接続スイッチは５レベル電力変換回路に用いられ、５レベル電力変換回路の基本波電圧指令の極性と、その極性時における直列接続スイッチの両端子間電圧に基づいて、遮断・導通動作を行う半導体スイッチング素子の数を決定することを特徴とする。
【００１８】
さらに、その一態様は、前記基本波電圧指令の極性が切り換わることにより、遮断・導通動作を行う半導体スイッチング素子が１つから複数に切り換わる直前に、直列接続スイッチ内の半導体スイッチング素子を同期してスイッチングを行うことを特徴とする。
【００１９】
また、その一態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子をスイッチング毎に切り換えることを特徴とする。
【００２０】
また、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子を、一定回数毎に切り換えることを特徴とする。
【００２１】
さらに、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、遮断する半導体スイッチング素子を、一定期間毎に切り換えることを特徴とする。
【００２２】
また、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時は、半導体スイッチング素子の損失を測定または予測し、遮断する半導体スイッチング素子の損失が均等になるように切り換えることを特徴とする。
【００２３】
さらに、その別の態様は、直列接続スイッチの両端子間における電圧が、１つの半導体スイッチング素子の定格電圧以下の時、遮断の定常時は、複数の半導体スイッチング素子で遮断することを特徴とする。
【００２４】
また、その別の態様は、半導体スイッチング素子の定格電圧よりも低い電圧にクランプする補助回路を半導体スイッチング素子に接続することを特徴とする。
【発明の効果】
【００２５】
本発明によれば、直列接続スイッチの制御方法において、直列接続スイッチにおける損失のアンバランスを抑制すると共に、回路の小型化，コストの低減を図ることが可能となる。
【図面の簡単な説明】
【００２６】
【図１】実施形態１における直列接続スイッチの制御回路を示すブロック図である。
【図２】実施形態１におけるゲート信号制御部の処理ステップを示すフローチャートである。
【図３】実施形態１における半導体スイッチング素子Ｓ１，Ｓ２の動作を示すグラフである。
【図４】実施形態２におけるゲート信号制御部の処理ステップを示すフローチャートである。
【図５】実施形態３における直列接続スイッチの制御回路を示すブロック図である。
【図６】実施形態３における半導体スイッチング素子Ｓ１，Ｓ２の動作を示すグラフである。
【図７】実施形態３における半導体スイッチング素子Ｓ１，Ｓ２の動作を示すグラフである。
【図８】従来における直列接続スイッチの制御回路を示すブロック図である。
【図９】５レベル電力変換回路の一例を示す回路図である。
【図１０】直列接続スイッチにおける半導体スイッチング素子Ｓ１，Ｓ２の動作を示すグラフである。
【図１１】５レベル電力変換回路の他例を示す回路図である。
【発明を実施するための形態】
【００２７】
以下、実施形態１〜３における直列接続スイッチの制御方法を図面に基づいて説明する。
【００２８】
［実施形態１］
まず、図１１に示す５レベル電力変換回路の動作〈モード１〜７〉を簡単に説明する。なお、図１１において、半導体スイッチング素子Ｓ４，Ｓ５の共通接続点を出力端子Ａとし、コンデンサＣ３とＣ４との中性点を出力端子Ｂとする。
【００２９】
〈モード１〉
半導体スイッチング素子Ｓ５〜Ｓ８，Ｓ１０が各々ＯＦＦ，半導体スイッチング素子Ｓ１〜Ｓ４，Ｓ９が各々ＯＮとなり、電流Ｉは出力端子Ｂ→Ｃ３→Ｓ１→Ｓ２→Ｓ３→Ｓ４→出力端子Ａの経路で流れ、出力端子Ａ，Ｂ間の電圧は２Ｅとなる。
【００３０】
〈モード２〉
半導体スイッチング素子Ｓ３，Ｓ６〜Ｓ８，Ｓ１０が各々ＯＦＦ、半導体スイッチング素子Ｓ１，Ｓ２，Ｓ４，Ｓ５，Ｓ９が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｃ３→Ｓ１→Ｓ２→Ｃ１→Ｄ１→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧はＥとなる。
【００３１】
〈モード３〉
半導体スイッチング素子Ｓ１，Ｓ２，Ｓ５〜Ｓ８が各々ＯＦＦ、半導体スイッチング素子Ｓ３，Ｓ４，Ｓ９，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｓ９→Ｓ１０→Ｃ１→Ｓ３→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧はＥとなる。
【００３２】
〈モード４〉
半導体スイッチング素子Ｓ１〜Ｓ３，Ｓ６〜Ｓ８が各々ＯＦＦ、半導体スイッチング素子Ｓ４，Ｓ５，Ｓ９，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｓ９→Ｓ１０→Ｄ１→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は０となる。
【００３３】
〈モード５〉
半導体スイッチング素子Ｓ１〜Ｓ４，Ｓ７，Ｓ８が各々ＯＦＦとなり、半導体スイッチング素子Ｓ５，Ｓ６，Ｓ９，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｓ９→Ｓ１０→Ｃ２→Ｓ６→Ｓ５→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は−Ｅとなる。
【００３４】
〈モード６〉
半導体スイッチング素子Ｓ１〜Ｓ３，Ｓ６，Ｓ９が各々ＯＦＦ、半導体スイッチング素子Ｓ４，Ｓ５，Ｓ７，Ｓ８，Ｓ１０が各々ＯＮとなり、電流Ｉは、出力端子Ｂ→Ｃ４→Ｓ８→Ｓ７→Ｃ２→Ｄ１→Ｓ４→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は−Ｅとなる。
【００３５】
〈モード７〉
半導体スイッチング素子Ｓ１〜Ｓ４，Ｓ９が各々ＯＦＦ、半導体スイッチング素子Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ１０が各々ＯＮとなり、電流Ｉは出力端子Ｂ→Ｃ４→Ｓ８→Ｓ７→Ｓ６→Ｓ５→出力端子Ａの経路で流れる。出力端子Ａ，Ｂ間の電圧は−２Ｅとなる。
【００３６】
このように、図１１に示す５レベル電力変換回路では、直列接続スイッチＳＡ，ＳＢにかかる電圧は、Ｅまたは２Ｅとなり、また、ＰＷＭ制御を行う期間では、常にＥの電圧がかかることがわかっている。
【００３７】
次に、図１に基づいて、本実施形態１における直列接続スイッチの制御回路を説明する。 
【００３８】
図１に示す半導体スイッチング素子Ｓ１，Ｓ２は、図１１に示す５レベル電力変換回路における直列接続スイッチＳＡの半導体スイッチング素子Ｓ１，Ｓ２または直列接続スイッチＳＢの半導体スイッチング素子Ｓ７，Ｓ８に対応している。
【００３９】
図１に示すように、制御対象となる半導体スイッチング素子Ｓ１，Ｓ２は直列に接続され、この半導体スイッチング素子Ｓ１，Ｓ２により、見かけ上１つの直列接続スイッチＳＡを構成している。制御回路１１は、ゲート信号制御部１２と、ゲートドライブ回路１３ａ，１３ｂと、を備える。
【００４０】
ゲート信号制御部１２に、基準ゲート信号Ｇ0と電圧指令極性（５レベル電力変換回路の基本波電圧指令の極性）Ｖｒｅｆｐｏの信号を入力する。ここで、基準ゲート信号Ｇ0は、半導体スイッチング素子Ｓ１，Ｓ２を直列に接続することによって構成した見かけ上１つの直列スイッチＳＡをＯＮ／ＯＦＦ制御するための制御信号（ゲート信号）である。ゲート信号制御部１２からは、制御されたゲート信号Ｇ1，Ｇ2が、それぞれのゲートドライブ回路１３ａ，１３ｂに向けて出力される。ゲートドライブ回路１３ａ，１３ｂは、直列接続スイッチＳＡを構成する半導体スイッチング素子Ｓ１，Ｓ２を駆動する。
【００４１】
次に、ゲート信号制御部１１の制御について説明する。図２は、ゲート信号制御部１２の処理ステップを示すフローチャートである。図２に示すフローチャートは図１１に示す直列接続スイッチＳＡを制御する場合を示している。
【００４２】
Ｓ１：まず、基準ゲート信号Ｇ0がＯＮかＯＦＦかを判定する。基準ゲート信号Ｇ0がＯＮの時はＳ２へ移行し、ＯＦＦの時は、Ｓ３へ移行する。
【００４３】
Ｓ２：基準ゲート信号Ｇ0がオンの時は、直列接続スイッチＳＡを導通させるため、半導体スイッチング素子Ｓ１，Ｓ２のゲート信 号Ｇ1，Ｇ2をＯＮにする。
【００４４】
Ｓ３：基準ゲート信号Ｇ0がＯＦＦの時は、直列接続スイッチＳＡを遮断する。ここで、電圧指令極性Ｖｒｅｆｐｏが正か負かを判定する。電圧指令極性Ｖｒｅｆｐｏが負の場合はＳ４へ移行し、正の場合はＳ５へ移行する。
【００４５】
Ｓ４：電圧指令極性Ｖｒｅｆｐｏが負の場合は、半導体スイッチング素子Ｓ１，Ｓ２のゲート信号Ｇ１，Ｇ２を ＯＦＦにして、 ２つの半導体スイッチング素子Ｓ１，Ｓ２で遮断する。
【００４６】
Ｓ５：電圧指令極性Ｖｒｅｆｐｏが正の場合は、ゲート信号Ｇ１またはＧ２どちらか１つをＯＦＦにし、もう１つのゲート信号はＯＮにすることで片側の半導体ス イッチング素子で遮断する。
【００４７】
片側の半導体スイッチング素子（Ｓ１またはＳ２）で遮断する場合、ＯＦＦする半導体スイッチング素子の選択方法は以下のように、いくつか考えられる。
１．毎回、ＯＦＦにする半導体スイッチング素子を切り換え、交互にＯＦＦする。
２．一定回数毎にＯＦＦする半導体スイッチング素子を切り換える。
３．一定期間ごとにＯＦＦする半導体スイッチング素子を切り換える。
４．損失を測定または予測し、損失が均等になるようにＯＦＦする半導体スイッチング素子を切り換える。
【００４８】
なお、図２に示すフローチャートは、上記１の場合を示しており、Ｓ５で前回ＯＦＦした半導体スイッチング素子がＳ１，Ｓ２のどちらかを判定し、半導体スイッチング素子Ｓ２がＯＦＦの場合は、Ｓ６へ移行して半導体スイッチング素子Ｓ１をＯＦＦし、半導体スイッチング素子Ｓ１がＯＦＦの場合は、Ｓ７へ移行して半導体スイッチング素子Ｓ２をＯＦＦする。
【００４９】
次に、上記制御を利用した場合における直列接続スイッチＳＡ（半導体スイッチング素子Ｓ１，Ｓ２）の動作を図３に基づいて説明する。
【００５０】
図１１に示す５レベル電力変換回路では、電圧指令極性Ｖｒｅｆｐｏが正の区間は、半導体スイッチング素子を遮断する場合にかかる電圧ＶX-Y（図１の端子Ｘ−Ｙ間に掛かる電圧指令）はＥであるため、一つの半導体スイッチング素子でも遮断が可能である。従って、基準ゲート信号Ｇ0がＯＦＦかつ電圧指令極性Ｖｒｅｆｐｏが正の区間は、半導体スイッチング素子Ｓ１，Ｓ２を用いて交互に遮断を行う。
【００５１】
一方、電圧指令極性Ｖｒｅｆｐｏが負の期間は、直列接続スイッチＳＡ は導通することは無く、常に遮断期間である。また、遮断時にかかる電圧ＶX-Yは、Ｅまたは２Ｅになる可能性がある。そのため、電圧指令極性Ｖｒｅｆｐｏが負の場合は半導体スイッチング素子Ｓ１，Ｓ２の両方をＯＦＦする。
【００５２】
また、一般的なＰＷＭ変調を行った場合、通常、電圧指令極性Ｖｒｅｆｐｏが変わった瞬間に直列接続スイッチＳＡにかかる電圧ＶX-YはＥとなる。そのため、半導体スイッチング素子Ｓ１，Ｓ２を両方ＯＦＦすると、両者に漏れ電流が流れ、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2は、そのバランスに従った電圧に徐々に近づいていき、半導体スイッチング素子Ｓ１，Ｓ２の特性が等しいとすると、各半導体スイッチング素子Ｓ１，Ｓ２のそれぞれにかかる電圧ＶCE1，ＶCE2はＥ／２に近づいていく。その後、電圧ＶX-Yが２Ｅに変化すると、半導体スイッチング素子Ｓ１，Ｓ２にかかる電圧ＶCE1，ＶCE2はＥに近づいていく。
【００５３】
図３では、電圧指令極性Ｖｒｅｆｐｏが変化してから、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2が均衡した後に、図１１に示す５レベル電力変換回路における他の半導体スイッチング素子の状態が変化することによって直列接続スイッチＳＡの電圧ＶX-Yにおける２Ｅへの変化が起きているが、実際には、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥ／２に均衡しないうちに５レベル電力変換回路における他の半導体スイッチング素子の状態に変化が起こる場合がある。そのような場合は、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥを超えてしまう可能性がある。また、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥ／ ２に均衡していても、直列接続スイッチＳＡの電圧ＶX-Yが２Ｅへ変化する際にバランスが崩れ、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がＥを超えてしまうことがある。このような場合の対策としては、その半導体スイッチング素子の定格電圧にクランプして過電圧から保護する補助回路（アクティブゲートコントロール回路やスナバ回路）を半導体スイッチング素子に接続する方法がある。
【００５４】
図１〜３では、図１１に示す直列接続スイッチＳＡの制御について示したが、直列接続スイッチＳＢについても同様に制御可能である。ただし、直列接続スイッチＳＢは電圧指令極性Ｖｒｅｆｐｏが負の時、スイッチングが発生し、正の時は常に遮断状態となるため、図２に示すフローチャートのＳ３における電圧指令極性Ｖｒｅｆｐｏの正負の判断が逆になる。
【００５５】
以上示したように、本実施形態１における直列接続スイッチの制御回路によれば、従来の過電圧クランプによる直列制御方式と比較して、半導体スイッチング素子Ｓ１，Ｓ２における損失の均等化を図ることが可能となる。
【００５６】
また、タイミング制御などの従来の損失均等化方式と比較して、高速な制御回路が不要となるため、制御回路の小型化，低コスト化を図ることが可能である。
【００５７】
さらに、直列同期スイッチングのための補助回路（検出回路やスナバ回路アクティブゲートコントロール回路など）を省略することや、規模を小さくすることが可能となる。
【００５８】
また、従来の制御では複数の半導体スイッチング素子を同期スイッチングするため、半導体スイッチング素子それぞれに設けられている全てのゲートドライブ回路がスイッチングする度に動作し、スイッチングの度に全てのドライブ回路で損失が発生していた。それに対し、本実施形態１では、複数の半導体スイッチング素子のうち、必要な数の半導体スイッチング素子だけがＯＮ／ＯＦＦ動作をする。そのため、従来の制御と比較して駆動するドライブ回路の数が減少し、ゲートドライブ回路の消費エネルギーを低減することが可能となる。
【００５９】
［実施形態２］
次に、実施形態２における直列接続スイッチＳＡ，ＳＢの制御方法を説明する。実施形態２も、実施形態１と同様に、図１１に示す５レベル電力変換回路の直列接続スイッチＳＡ，ＳＢを、図１に示す制御回路を用いて制御を行う。
【００６０】
基本的には実施形態１と同様であるが、本実施形態２では、電圧指令極性Ｖｒｅｆｐｏが正から負へ切り換わる直前のスイッチ導通状態から遮断への切り換え時には、半導体スイッチング素子Ｓ１，Ｓ２を同期してＯＦＦにスイッチングする。
【００６１】
また、実施形態１と同様に、直列接続スイッチＳＢ（Ｓ７，Ｓ８）の場合は、電圧指令極性Ｖｒｅｆｐｏの判定が図２の場合の反対となる。
【００６２】
以下、電圧指令極性Ｖｒｅｆｐｏが切り換わる直前の判定方法の一例を、図４に示すフローチャートに基づいて説明する。
【００６３】
Ｓ１〜Ｓ４：実施形態１におけるＳ１〜Ｓ４と同様である。
【００６４】
Ｓ８〜Ｓ１０：電圧指令が０±ΔＶ（ΔＶは予め定められた値）の範囲外の時は、図２のＳ５〜Ｓ７と同様に、Ｓ８で前回ＯＦＦした半導体スイッチング素子がどちらかを判定し、半導体スイッチング素子Ｓ２がＯＦＦの場合は、Ｓ９へ移行して半導体スイッチング素子Ｓ１をＯＦＦし、半導体スイッチング素子Ｓ１がＯＦＦの場合は、Ｓ１０へ移行して半導体スイッチング素子Ｓ２をＯＦＦする。電圧指令極性Ｖｒｅｆｐｏが０±ΔＶの範囲に入った場合は、Ｓ１１へ移行する。
【００６５】
Ｓ１１：電圧指令極性Ｖｒｅｆｐｏが０±ΔＶの範囲に入った時、半導体スイッチング素子Ｓ１，Ｓ２を同期してスイッチングを行う。ここで、電圧指令極性Ｖｒｅｆｐｏが切り換わった場合、電圧指令値にオフセットを加えて、直列接続スイッチＳＡ，ＳＢが次にスイッチングするまでは電圧指令極性Ｖｒｅｆｐｏが切り換わらないようにし、半導体スイッチング素子Ｓ１，Ｓ２が同期してスイッチングを行った後は、オフセットをなくす。
【００６６】
このオフセットによる出力電圧ひずみを抑制する方法としては、５レベル電力変換回路が単相の場合、加えたオフセットによって発生した誤差電圧を電圧指令から計算し、次回のスイッチング時にそれを補償するように電圧指令を制御する方法が挙げられる。また、５レベル電力変換回路が三相の場合は、三相すべてに同じオフセットを加えられる場合は三相すべてにオフセットを加えることで，出力線間電圧ひずみは抑制できる。
【００６７】
以上示したように、本実施形態２における直列接続スイッチの制御方法によれば、実施形態１と同様の作用効果を奏する。また、電圧指令極性Ｖｒｅｆｐｏが正から負に変わった際、実施形態１では必ず半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2がアンバランス状態になるが、半導体スイッチング素子Ｓ１，Ｓ２を同期してスイッチングすることにより、半導体スイッチング素子Ｓ１，Ｓ２の電圧ＶCE1，ＶCE2のアンバランス量を小さくすることが可能となる。これにより、クランプ回路などの補助回路の小型化・簡素化を図ることが可能となる。
【００６８】
［実施形態３］
実施形態３における直列接続スイッチＳＡ，ＳＢの制御方法は、実施形態１，２と基本的に同様であるが、１つの半導体スイッチング素子で導通，遮断の処理を行う際に、不測の事態によって各半導体スイッチング素子Ｓ１，Ｓ２にＥを超える高電圧がかかってしまった場合、半導体スイッチング素子を保護しやすくする方式である。
【００６９】
図５は、本実施形態３における制御回路１１の構成を示すブロック図である。ゲートドライブ回路１３ａ，１３ｂ，直列接続スイッチＳＡについては、実施形態１（図１）と同様であるため図示は省略する。
【００７０】
図５に示すように、本実施形態３におけるゲート信号制御部１２では、実施形態１，２と同様に電圧指令極性Ｖｒｅｆｐｏに従ってゲート信号Ｇ１，Ｇ２を制御する。
【００７１】
まず、基準ゲート信号Ｇ0を遅延回路１４ａに入力し、基準ゲート信号Ｇ0を遅延時間ｔD1だけ遅らせた遅延ゲート信号ＧD1を作成する。また、遅延ゲート信号ＧD1を遅延回路１４ｂに入力し、遅延ゲート信号ＧD1を遅延時間ｔD2だけ遅らせた遅延ゲート信号ＧD2を作成する。また、遅延ゲート信号ＧD2は遅延ゲート信号ＧD1を遅延回路１４ｂに入力することにより生成したが、基準ゲート信号Ｇ0を遅延回路１４ｂに入力して生成するようにしてもよい。
【００７２】
直列接続スイッチＳＡにおける電圧指令極性Ｖｒｅｆｐｏが正の時、半導体スイッチング素子Ｓ１，Ｓ２はそれぞれ一つの半導体スイッチング素子で遮断，導通のスイッチングを行う。本実施形態３における制御において、半導体スイッチング素子Ｓ１で遮断を行う場合の例を図６，図７に示す。
【００７３】
まず、図６について説明する。ゲート信号制御回路１２では、ゲート信号Ｇ１は、遅延ゲート信号ＧD1をそのまま出力する。ゲート信号Ｇ２は遅延ゲート信号ＧD2の立ち下がりで立ち下げ、基準ゲート信号Ｇ0の立ち上がりで立ち上げる。
【００７４】
これにより、直列接続スイッチＳＡにおける遮断，導通は、半導体スイッチング素子Ｓ１だけで行いながら、遮断の定常状態では，２つの半導体スイッチング素子Ｓ１，Ｓ２でＯＦＦすることができる。
【００７５】
次に、図７について説明する。図７では、ゲート信号制御回路１２において、ゲート信号Ｇ1は、遅延ゲート信号ＧD1の立ち下がりで立ち下げ、基準ゲート信号Ｇ0の立ち上がりで立ち上げる。ゲート信号Ｇ2は、遅延ゲート信号ＧD2の立ち下がりで立ち下げ、遅延ゲート信号ＧD1の立ち上がりで立ち上げる。
【００７６】
これにより、直列接続スイッチＳＡにおける遮断は半導体スイッチング素子Ｓ１，導通は半導体スイッチング素子Ｓ２で行うように制御し、実施形態１と同様に、遮断の定常状態では、２つの半導体スイッチング素子Ｓ１，Ｓ２で遮断することができる。
【００７７】
以上示したように、本実施形態３における直列接続スイッチの制御装置によれば、 直列接続スイッチＳＡ，ＳＢにおける遮断の定常状態の時に、万が一、直列接続スイッチＳＡ，ＳＢにＥを超える電圧がかかっても、２つの半導体スイッチング素子Ｓ１，Ｓ２でその電圧上昇を分担するため、半導体スイッチング素子Ｓ１，Ｓ２が過電圧になることを抑制することが可能となる。
【００７８】
また、特許文献４のように、半導体スイッチング素子Ｓ１，Ｓ２の過電圧をフィードバックしてゲートに電流を注入し、半導体スイッチング素子Ｓ１，Ｓ２の過電圧保護を行う回路を設置していた場合、片方の半導体スイッチング素子Ｓ１またはＳ２だけで保護を行うと、その半導体スイッチング素子は大電圧・大電流を流すことになり、大きな損失が発生するため、破損する恐れがある。
【００７９】
さらに、本実施形態３における制御を用いることにより、急速に２つの半導体スイッチング素子で電圧を分担するようになるため、過電圧保護機能がすぐに終了し、破壊の可能性が低下する。
【００８０】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００８１】
例えば、本願発明において、直列接続スイッチＳＡ，ＳＢにおける半導体スイッチング素子の直列数は２つに限定したものではなく、当然ながら３つ以上の時も同様に適用可能である。また、半導体スイッチング素子が３つ以上の時は同時にターンオフする半導体スイッチング素子数は１より多くても良い。
【符号の説明】
【００８２】
Ｓ１，Ｓ２…半導体スイッチング素子
ＳＡ，ＳＢ…直列接続スイッチ
ＶX-Y…直列接続スイッチの両端子間における電圧
Ｖｒｅｆｐｏ…電圧指令極性（５レベル電力変換回路の基本波電圧指令の極性）
【図１】
2014079097.tif 000003
【図２】
2014079097.tif 000004
【図３】
2014079097.tif 000005
【図４】
2014079097.tif 000006
【図５】
2014079097.tif 000007
【図６】
2014079097.tif 000008
【図７】
2014079097.tif 000009
【図８】
2014079097.tif 000010
【図９】
2014079097.tif 000011
【図１０】
2014079097.tif 000012
【図１１】
2014079097.tif 000013