(57)【要約】【課題】過大な突入電流による影響を軽減させることができる力率改善回路を提供する。【解決手段】ＭＯＳＦＥＴ１とダイオードＤ１の直列回路と、ＭＯＳＦＥＴ２とダイオードＤ２の直列回路とを並列接続してなる整流ブリッジ回路１０と、整流ブリッジ回路１０の入力と交流入力端子４ａ、４ｂとの間に接続されたリアクトルＬ１、Ｌ２と、整流ブリッジ回路１０の出力間に接続された平滑コンデンサＣと、入力が交流入力端子４ａ、４ｂに、出力が平滑コンデンサＣにそれぞれ接続されたバイパス用整流ブリッジ回路２０と、オン／オフによりバイパス用整流ブリッジ回路２０の導通／非導通を制御するトライアック６と、交流入力端子４ａ、４ｂに入力される入力電圧Ｖｉに基づいてトライアック６をオン／オフ制御し、復電時にバイパス用整流ブリッジ回路２０を導通させる電圧検出回路８とを備えている。【選択図】図１
2014079141.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子と整流素子の直列回路が並列して接続されている整流ブリッジ回路と、当該整流ブリッジ回路の入力と交流入力端子との間に接続されたリアクトルと、前記整流ブリッジ回路の出力間に接続された平滑コンデンサとを備えた力率改善回路であって、
入力が前記交流入力端子に、出力が前記平滑コンデンサにそれぞれ接続されたバイパス用整流ブリッジ回路と、
オン／オフにより前記バイパス用整流ブリッジ回路の導通／非導通を制御する導通制御素子と、
前記交流入力端子に入力される入力電圧に基づいて前記導通制御素子をオン／オフ制御し、復電時に前記バイパス用整流ブリッジ回路を導通させる電圧検出回路とを具備することを特徴とする力率改善回路。
【請求項２】
前記導通制御素子は、前記整流ブリッジ回路を構成する前記スイッチ素子よりも高い絶対最大定格電流値を有していることを特徴とする請求項１記載の力率改善回路。
【請求項３】
前記導通制御素子は、トライアックであることを特徴とする請求項１又は２記載の力率改善回路。
【請求項４】
前記導通制御素子を前記バイパス用整流ブリッジ回路の整流素子として用いたことを特徴とする請求項１乃至３のいずれかに記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流入力を直流に変換する際の力率を改善する力率改善回路に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴとダイオードとに整流ブリッジ回路としての機能を持たせた力率改善回路が提案されている（例えば、特許文献１参照）。この力率改善回路は、図４を参照すると、スイッチング素子であるＭＯＳＦＥＴ１とダイオードＤ１の直列回路と、スイッチ素子であるＭＯＳＦＥＴ２とダイオードＤ２の直列回路とを並列接続してなる整流ブリッジ回路１０が形成されている。整流ブリッジ回路１０の一方の入力、すなわちＭＯＳＦＥＴ１のドレインとダイオードＤ１のアノードとの点が、リアクトルＬ１と突入電流防止回路３とを介して交流入力端子４ａに接続されている。また、整流ブリッジ回路１０の他方の入力、すなわちＭＯＳＦＥＴ２のドレインとダイオードＤ２のアノードとの点がリアクトルＬ２を介して他方の交流入力端子４ｂに接続されている。整流ブリッジ回路１０の整流出力正極端子、すなわちダイオードＤ１のカソードとダイオードＤ２のカソードとの接続点は直流出力端子Ｖｏ＋に、整流ブリッジ回路１０の整流出力負極端子、すなわちＭＯＳＦＥＴ１のソースとＭＯＳＦＥＴ２のソースとの接続点は直流出力端子Ｖｏ−にそれぞれ接続され、直流出力端子Ｖｏ＋と直流出力端子Ｖｏ−との間には、平滑コンデンサＣが介在されている。
【０００３】
突入電流防止回路３は、起動時や停電後の復電時に流れる突入電流を削減するための回路であり、抵抗Ｒ１とリレーＲＬ１との並列回路で構成されている。起動時や停電後の復電時には、リレーＲＬ１がスイッチオフすることで、抵抗Ｒ１によって抑制された電流で平滑コンデンサＣを充電し、平滑コンデンサＣがある程度充電された後に、リレーＲＬ１がスイッチオンして通常稼働状態に移行させる。
【０００４】
図５は、交流入力の瞬時停電が生じた際の図４に示す力率改善回路の各部の信号を示すタイミングチャートであり、（ａ）は入力電圧Ｖｉ、（ｂ）は平滑コンデンサＣの電圧、（ｃ）はリレーＲＬ１のオンオフ状態、（ｄ）は入力電流Ｉｉをそれぞれ示している。
通常稼働状態の時刻ｔ１で交流電源ＡＣの瞬時停電が生じると、力率改善回路は、入力エネルギーがなくなるために、平滑コンデンサＣへ昇圧エネルギーを供給できなくなる。平滑コンデンサＣの電荷は後段の回路に供給され続けるため、平滑コンデンサＣの電圧は下がり続ける。一般的な電源回路では、入力瞬時停電保持規定というものが設けられており、交流入力が瞬時停電した際でも、ある程度の時間、出力を保持できるようになっている。しかしながら、平滑コンデンサＣの電圧が下がりすぎると、出力を保持できなくなるため、出力が規定精度を割る前の時刻ｔ２でリレーＲＬ１等をリセットして動作を停止させる。なお、通常稼働状態にて瞬時停電からリレーＲＬ１がリセットされてスイッチオフされるまでの保持時間Ｔ０は出力保持規定によって定まっている。そして、時刻ｔ３で再び交流電源が復電されると、リレーＲＬ１がスイッチオフされているため、抵抗Ｒ１によって抑制された電流で平滑コンデンサＣが充電され、平滑コンデンサＣがある程度充電された時刻ｔ４でリレーＲＬ１がスイッチオンして通常稼働状態に移行に移行される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−５１５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術では、リレーＲＬ１がスイッチオフする直前に交流電源が復電すると、電流抑制用の抵抗Ｒ１が機能しないため、過大な突入電流を流してしまうという問題点があった。
【０００７】
図６は、リレーＲＬ１がスイッチオフする直前に交流電源が復電した際の図４に示す力率改善回路の各部の信号を示すタイミングチャートであり、（ａ）は入力電圧Ｖｉ、（ｂ）は平滑コンデンサＣの電圧、（ｃ）はリレーＲＬ１のオンオフ状態、（ｄ）は入力電流Ｉｉをそれぞれ示している。
通常稼働状態の時刻ｔ１で交流電源ＡＣの瞬時停電が生じた後、保持時間Ｔ０経過直前の時刻ｔ５で復電されると、平滑コンデンサＣの電圧が下がり、且つリレーＲＬ１がスイッチオンの状態であるため、過大な突入電流を流してしまう。突入電流は、交流入力端子４ａ−リレーＲＬ１−リアクトルＬ１−ダイオードＤ１−平滑コンデンサＣ−ＭＯＳＦＥＴ２−リアクトルＬ２−交流入力端子４ｂ、もしくは交流入力端子４ｂ−リアクトルＬ２−ダイオードＤ２−平滑コンデンサＣ−ＭＯＳＦＥＴ１−リアクトルＬ１−リレーＲＬ１−交流入力端子４ａの第１の経路で流れる。従って、ＭＯＳＦＥＴ１、２の絶対最大定格により保障される最大電流を超え、ＭＯＳＦＥＴ１、２の破壊を招きやすい。過大な突入電流は、特に交流入力の位相９０度、２７０度及びその近辺で入力復帰したときに生じやすい。
【０００８】
本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、突入電流防止回路が機能しない状態で発生した過大な突入電流による影響を軽減させることができる力率改善回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の力率改善回路は、スイッチ素子と整流素子の直列回路が並列して接続されている整流ブリッジ回路と、当該整流ブリッジ回路の入力と交流入力端子との間に接続されたリアクトルと、前記整流ブリッジ回路の出力間に接続された平滑コンデンサとを備えた力率改善回路であって、入力が前記交流入力端子に、出力が前記平滑コンデンサにそれぞれ接続されたバイパス用整流ブリッジ回路と、オン／オフにより前記バイパス用整流ブリッジ回路の導通／非導通を制御する導通制御素子と、前記交流入力端子に入力される入力電圧に基づいて前記導通制御素子をオン／オフ制御し、復電時に前記バイパス用整流ブリッジ回路を導通させる電圧検出回路とを具備することを特徴とする。
さらに、本発明の力率改善回路において、前記導通制御素子は、前記整流ブリッジ回路を構成する前記スイッチ素子よりも高い絶対最大定格電流値を有していても良い。
さらに、本発明の力率改善回路において、前記導通制御素子は、トライアックであっても良い。
さらに、本発明の力率改善回路において、前記導通制御素子を前記バイパス用整流ブリッジ回路の整流素子として用いても良い。
【発明の効果】
【００１０】
本発明によれば、突入電流防止回路が機能しない状態で過大な突入電流が発生しても、過大な突入電流の大半をバイパス用整流ブリッジ回路に流すことができるため、過大な突入電流による影響を軽減させることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る力率改善回路の第１の実施の形態の回路構成を示す回路構成図である。
【図２】図１の各部の信号波形及び動作波形を示す波形図である。
【図３】本発明に係る力率改善回路の第２の実施の形態の回路構成を示す回路構成図である。
【図４】従来の力率改善回路の回路構成を示す回路構成図である。
【図５】図４の各部の信号波形及び動作波形を示す波形図である。
【図６】図４の各部の信号波形及び動作波形を示す波形図である。
【発明を実施するための形態】
【００１２】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
（第１の実施の形態）
第１の実施の形態の力率改善回路は、図１を参照すると、図４に示す従来の力率改善回路の構成に加え、ダイオードＤ１０、Ｄ１１、Ｄ１２、Ｄ１３と、トライアック（双方向サイリスタ）６と、抵抗Ｒ２と、トランジスタ７と、電源電圧Ｖｓｓと、電圧検出回路８とを備えている。
【００１３】
ダイオードＤ１０、Ｄ１１の直列回路と、ダイオードＤ１２、Ｄ１３の直列回路とを並列接続してなるバイパス用整流ブリッジ回路２０が形成されている。このバイパス用整流ブリッジ回路２０が、過大な突入電流を流すバイパス回路として機能する。バイパス用整流ブリッジ回路２０の一方の入力、すなわちダイオードＤ１０のアノードとダイオードＤ１１のカソードとの接続点が、リアクトルＬ１と突入電流防止回路３との接続点に接続され、他方の入力、すなわちダイオードＤ１２のアノードとダイオードＤ１３のカソードとの接続点が、リアクトルＬ２が接続されている交流入力端子４ｂに接続されている。
【００１４】
また、バイパス用整流ブリッジ回路２０の整流出力正極端子、すなわちダイオードＤ１０のカソードとダイオードＤ１２のカソードとの接続点は直流出力端子Ｖｏ＋に、バイパス用整流ブリッジ回路２０の整流出力負極端子、すなわちダイオードＤ１１のアノードとダイオードＤ１３のアノードとの接続点はトライアック６を介して直流出力端子Ｖｏ−にそれぞれ接続されている。
【００１５】
トライアック６は、オン／オフによりバイパス用整流ブリッジ回路２０の導通／非導通を制御する導通制御素子であり、トライアック６のゲート端子には、直流出力端子Ｖｏ−との間に、抵抗Ｒ２とトランジスタ７と電源電圧Ｖｓｓとが直列に接続されている。これにより、トライアック６は、トランジスタ７のオン／オフにより、負電圧をゲート電圧とする第３象限トリガにてオン／オフされる。
【００１６】
電圧検出回路８は、入力電圧Ｖｉを検出すると共に、平滑コンデンサＣの電圧を検出し、この検出結果に応じてトランジスタ７をオン／オフする。電圧検出回路８は、入力電圧Ｖｉを検出することで、瞬時停電を検知すると、トランジスタ７をオンさせて、トライアック６を負電圧で第３象限トリガにてオンさせ、バイパス用整流ブリッジ回路２０を導通させる。
【００１７】
図２は、リレーＲＬ１がスイッチオフする直前に交流電源が復電した際の図１に示す力率改善回路の各部の信号を示すタイミングチャートであり、（ａ）は入力電圧Ｖｉ、（ｂ）は第２の経路の電流、（ｃ）は第１の経路の電流、（ｄ）は平滑コンデンサＣの電圧をそれぞれ示している。なお、図２では、過大な突入電流が発生している際の信号波形が時間軸を拡大して示されている。
【００１８】
交流電源ＡＣの瞬時停電が生じると、電圧検出回路８によってトランジスタ７がオンされ、トライアック６が負電圧で第３象限トリガにてオンされる。これにより、交流入力端子４ａ−リレーＲＬ１−リアクトルＬ１−ダイオードＤ１−平滑コンデンサＣ−ＭＯＳＦＥＴ２−リアクトルＬ２−交流入力端子４ｂ、もしくは交流入力端子４ｂ−リアクトルＬ２−ダイオードＤ２−平滑コンデンサＣ−ＭＯＳＦＥＴ１−リアクトルＬ１−リレーＲＬ１−交流入力端子４ａの第１の経路以外に、突入電流が流れる経路として、交流入力端子４ａ−リレーＲＬ１−ダイオードＤ１０−平滑コンデンサＣ−トライアック６−ダイオードＤ１３−交流入力端子４ｂ、もしくは交流入力端子４ｂ−ダイオードＤ１２−平滑コンデンサＣ−トライアック６−ダイオードＤ１１−リレーＲＬ１−交流入力端子４ａの第２の経路が形成される。
【００１９】
従って、図６に示すように、保持時間Ｔ０経過直前の時刻ｔ５で再び交流電源が復電されると、過大な突入電流が流れることになるが、この過大な突入電流は、第１の経路と第２の経路とに分散されて流れることになる。第１の経路には、リアクトルＬ１、リアクトルＬ２があるために、急峻な電圧が印可されても、電圧に対して遅れて電流が変化する。そのため、図２に示すように、過大な突入電流の大半が第２の経路に流れ、平滑コンデンサＣを充電する。図２（ｃ）に示す一点鎖線は、第２の経路がない場合に第１の経路に流れる突入電流を示している。このように、第２の経路がない場合には、第１の経路、すなわちＭＯＳＦＥＴ１、２に過大な突入電流が流れていたが、第２の経路を導通させることによって、過大な突入電流の大半が第２の経路を流れることが分かる。
【００２０】
なお、一般に昇圧回路においてスイッチ素子として使用される半導体は、ＦＥＴやＩＧＢＴであるのに対し、第２の経路を形成するトライアック６は、ＦＥＴやＩＧＢＴに比べて非常に高い絶対最大定格電流値を有している。また、昇圧回路に使用されるダイオードＤ１、Ｄ２は、ファストリカバリダイオード（ＦＲＤ）等を用いる必要があるのに対し、バイパス用整流ブリッジ回路２０を構成するダイオードＤ１０、Ｄ１１、Ｄ１２、Ｄ１３は、ＦＲＤに比べて非常に高い絶対最大定格電流値を有している一般整流用ダイオードを使用することができる。従って、第２の経路は、過大な突入電流のバイパスに適している。
【００２１】
電圧検出回路８は、過大な突入電流が流れ終わると、トランジスタ７をオフさせて、トライアック６をオフさせる。このトランジスタ７をオフさせるタイミングの検出は、平滑コンデンサＣの電圧に基づいて行われる。すなわち、電圧検出回路８は、平滑コンデンサＣの電圧を検出しており、平滑コンデンサＣの電圧が所定の値を超えると、トランジスタ７をオフさせて、トライアック６をオフさせる。なお、入力電圧Ｖｉの復電を検出した後、予め設定された所定時間後にトランジスタ７をオフさせるようにしても良い。
【００２２】
なお、第１の実施の形態において、瞬時停電を検知すると、バイパス用整流ブリッジ回路２０が導通されるように構成したが、復電時にバイパス用整流ブリッジ回路２０が導通されていれば良い。また、交流電源ＡＣの瞬時停電が生じた後、保持時間Ｔ０経過後に復電した場合には、突入電流防止回路３が機能するため、必ずしもバイパス用整流ブリッジ回路２０を導通させる必要はない。
【００２３】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図３を参照して具体的に説明する。
第２の実施の形態の力率改善回路は、図３を参照すると、過大な突入電流を流すバイパス回路として機能するバイパス用整流ブリッジ回路２０ａとして、ダイオードＤ１０とトライアック６ａの直列回路と、ダイオードＤ１２とトライアック６の直列回路とが並列接続されている。すなわち、バイパス用整流ブリッジ回路２０ａを構成する整流素子として、トライアック６、６ａが用いられている。なお、トライアック６ａのゲート端子には、直流出力端子Ｖｏ−との間に、抵抗Ｒ３とトランジスタ７ａと電源電圧Ｖｓｓとが直列に接続され、トライアック６ａは、トランジスタ７ａのオン／オフにより、負電圧をゲート電圧とする第３象限トリガにてオン／オフされる。
【００２４】
電圧検出回路８ａは、入力周波数をモニタすることで、どちらの相で再投入されても良いように予測することで、入力電圧Ｖｉの復電時にどちらの相で再投入されたかを判断し、再投入された相に応じてトランジスタ７、７ａのいずれかをオンさせる。すなわち、交流入力端子４ａ側が正極で入力電圧Ｖｉが復電時された場合には、電圧検出回路８ａは、トランジスタ７をオンさせて、トライアック６を負電圧で第３象限トリガにてオンさせる。これにより、交流入力端子４ａ−リレーＲＬ１−ダイオードＤ１０−平滑コンデンサＣ−トライアック６−交流入力端子４ｂの第２の経路が形成される。交流入力端子４ｂ側が正極で入力電圧Ｖｉが復電時された場合には、電圧検出回路８ａは、トランジスタ７ａをオンさせて、トライアック６ａを負電圧で第３象限トリガにてオンさせる。これにより、交流入力端子４ｂ−ダイオードＤ１２−平滑コンデンサＣ−トライアック６ａ−リレーＲＬ１−交流入力端子４ａの第２の経路が形成される。
【００２５】
第２の実施の形態によれば、トライアック６、６ａのいずれかをオンさせる制御が必要になって多少煩雑になるが、バイパス用整流ブリッジ回路２０ａを構成する整流素子としてトライアック６、６ａを使用することで、第２の経路のインピーダンスを下げることになり、第２の経路により大きな電流を流すことができる。
【００２６】
以上説明したように、本実施の形態は、ＭＯＳＦＥＴ１とダイオードＤ１の直列回路と、スイッチ素子であるＭＯＳＦＥＴ２とダイオードＤ２の直列回路とを並列接続してなる整流ブリッジ回路１０と、整流ブリッジ回路１０の入力と交流入力端子４ａ、４ｂとの間に接続されたリアクトルＬ１、Ｌ２と、整流ブリッジ回路１０の出力間に接続された平滑コンデンサＣとを備え、入力が交流入力端子４ａ、４ｂに、出力が平滑コンデンサＣにそれぞれ接続されたバイパス用整流ブリッジ回路２０と、オン／オフによりバイパス用整流ブリッジ回路２０の導通／非導通を制御するトライアック６（導通制御素子）と、交流入力端子４ａ、４ｂに入力される入力電圧Ｖｉに基づいてトライアック６を制御し、復電時にバイパス用整流ブリッジ回路２０を導通させる電圧検出回路８とを具備している。この構成より、突入電流防止回路が機能しない状態で過大な突入電流が発生ししても、過大な突入電流の大半をバイパス用整流ブリッジ回路に流し、ＭＯＳＦＥＴ１、２、ダイオードＤ１、Ｄ２を過大な突入電流から守ることができるため、過大な突入電流による影響を軽減させることができる。
【００２７】
さらに、本実施の形態によれば、トライアック６（導通制御素子）は、整流ブリッジ回路１０を構成するＭＯＳＦＥＴ１、２よりも高い絶対最大定格電流値を有しているため、バイパス用整流ブリッジ回路２０に大きな電流を流すことができる。
【００２８】
さらに、本実施の形態によれば、トライアック６（導通制御素子）をバイパス用整流ブリッジ回路２０の整流素子として用いることにより、バイパス用整流ブリッジ回路２０ａにより大きな電流を流すことができる。
【００２９】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００３０】
１、２  ＭＯＳＦＥＴ
３  突入電流防止回路
４ａ、４ｂ  交流入力端子
６、６ａ  トライアック（導通制御素子）
７、７ａ  トランジスタ
８、８ａ  電圧検出回路
１０  整流ブリッジ回路
２０、２０ａ  バイパス用整流ブリッジ回路
ＡＣ  交流電源
Ｃ  平滑コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４  ダイオード
Ｌ１、Ｌ２  リアクトル
Ｒ１、Ｒ２、Ｒ３  抵抗
ＲＬ１  リレー
Ｖｏ＋、Ｖｏ−  直流出力端子
【図１】
2014079141.tif 000003
【図２】
2014079141.tif 000004
【図３】
2014079141.tif 000005
【図４】
2014079141.tif 000006
【図５】
2014079141.tif 000007
【図６】
2014079141.tif 000008