(57)【要約】      （修正有）【課題】交流電源事情が悪く、交流電圧の正負の比が１：１でない環境でも正確な負荷の電力デューティ制御が可能な記録装置を提供する。【解決手段】装置各部に電力を供給する、トライアックを備えた電源部を制御する電源制御部を備えた記録装置において、電源制御部は、ゼロクロス間隔時間ラッチ回路とトライアックオン出力タイミング設定回路とを交流電源の正負別々に対応させて制御回路内に備え、それら各々の回路を交流電源のゼロクロスタイミングで交互に切り替えて、負荷の電力デューティ制御を行う。【選択図】図３
2014002617.tif 000002
【特許請求の範囲】
【請求項１】
装置各部に電力を供給する、トライアックを備えた電源部を制御する電源制御部を備えた記録装置であって、
前記電源制御部は、
交流電圧の正負が入れ替わる時点を示すゼロクロス信号を入力し、該入力されたゼロクロス信号に基づいて、前記交流電圧が負から正に逆転する時点から次に正から負に逆転する時点までの第１の間隔と、前記交流電圧が正から負に逆転する時点から次に負から正に逆転する時点までの第２の間隔とを計測する計測回路と、
前記ゼロクロス信号に基づいて、前記交流電圧が正である時間と負である時間とを示すトグル信号を出力するトグル出力回路と、
前記第１の間隔を示す信号をラッチする第１のラッチ回路と、
前記第２の間隔を示す信号をラッチする第２のラッチ回路と、
前記記録装置を駆動するために必要な電力に応じて算出された前記トライアックのデューティ値と前記第１の間隔と前記ゼロクロス信号とから前記トライアックをオンするまでの第１の時間と、前記デューティ値と前記第２の間隔と前記ゼロクロス信号から前記トライアックをオンするまでの第２の時間を算出する算出回路と、
前記第１の時間を設定する第１の設定回路と、
前記第２の時間を設定する第２の設定回路と、
前記第１の設定回路に設定された第１の時間、或いは、前記第２の設定回路に設定された第２の時間を出力し、該出力された時間のタイミングで前記トライアックの動作をオンさせる出力回路とを有することを特徴とする記録装置。
【請求項２】
前記トグル信号が真である場合には、前記第１のラッチ回路に前記第１の間隔を示す信号をラッチさせ、前記トグル信号が偽である場合には、前記第２のラッチ回路に前記第２の間隔を示す信号をラッチさせるように、出力先を切り替える出力先切替回路と、
前記トグル信号が真である場合には、前記第１の設定回路に設定された前記第１の時間を入力し、前記トグル信号が偽である場合には、前記第２の設定回路に設定された前記第２の時間を入力して、前記出力回路に出力するように、入力先を切り替える入力先切替回路とをさらに有することを特徴とする請求項１に記載の記録装置。
【請求項３】
前記出力先切替回路と前記入力先切替回路とはそれぞれ、前記ゼロクロス信号が示す交流電圧の正負が入れ替わる時点で、前記切替を行うことを特徴とする請求項１又は２に記載の記録装置。
【請求項４】
前記電源部は、交流電源に接続されることを特徴とする請求項１乃至３のいずれか１項に記載の記録装置。
【請求項５】
前記電源部から電力を供給され動作するインクジェット記録ヘッドを有することを特徴とする請求項１乃至４のいずれか１項に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録装置であって、特に、交流電源をオンオフするトライアックとそのトライアックを直流電源回路で制御する記録装置に関する。
【背景技術】
【０００２】
従来の電源制御回路は、例えば、特許公報１に開示のような構成のものがある。
【０００３】
図５は交流電源をオンオフするトライアックと、そのトライアックを直流電源回路で制御する従来の構成の例を示す図である。
【０００４】
図５において、フォトトライアック制御ＬＥＤ２１の電流を所定の値に調整するために電流制限抵抗２０が接続される。即ち、電流制限抵抗２０の一端は直流正電源ＤＣ＿ＶＣＣ（以後、ＤＣ＿ＶＣＣ）に接続され、他端は後述するフォトトライアック制御ＬＥＤ２１にそれぞれ接続される。フォトトライアック制御ＬＥＤ２１は後述するフォトトライアックをオンオフさせるために発光する。フォトトライアック制御ＬＥＤ２１のアノードは電流制限抵抗２０に接続され、そのカソードは後述するトランジスタ２３にそれぞれ接続される。
【０００５】
トランジスタ２３はフォトトライアック制御ＬＥＤ２１をオンオフする働きをする。そのコレクタはフォトトライアック制御ＬＥＤ２１に接続され、そのエミッタが直流負電源ＤＣ＿ＧＮＤ（以後、ＤＣ＿ＧＮＤ）に接続され、そのベースが後述する制御回路から出力されるトライアックオン信号の接続点２４にそれぞれ接続される。
【０００６】
フォトトライアック２５は、制限抵抗２６、及び後述するトライアックのゲート端子にそれぞれ接続される。そして、フォトトライアック制御ＬＥＤ２１から光を受けるとほぼ短絡状態となり、フォトトライアック制御ＬＥＤ２１から光を受けていない状態で、素子に流れる電流が所定値以下になるとその後ほぼ開放状態となる性質を持つ。フォトトライアック２５がほぼ短絡状態のときは制限抵抗２６各々の抵抗の両端に電位差が生じ、ほぼ開放状態のときは制限抵抗２６各々の抵抗の両端には電位差を生じない。
【０００７】
トライアック２７の一端Ｔ１は交流電源２９の一端ＩｎＬ１に接続され、他端Ｔ２が交流負荷２Ｂの一端ＯｕｔＬ１に接続され、ゲート端子がフォトトライアック２５の一端にそれぞれ接続される。トライアック２７は、そのゲート端子に所定のゲート電流が流れるとほぼ短絡状態となり、ゲートに流れるゲート電流が所定の電流値以下の状態で、Ｔ１−Ｔ２間の電流が所定値以下になるとその後ほぼ開放状態となる性質を持つ。
【０００８】
交流電源２９の一端ＩｎＬ１はトライアック２７のＴ１に接続され、他端Ｌ２が後述の交流負荷２Ｂの一端にそれぞれ接続される。交流負荷２Ｂの一端が交流電源２９の他端Ｌ２に接続され、他端がトライアック２７のＴ２にそれぞれ接続される。
【０００９】
後述する制御回路のゼロクロス端子との接続点２Ｄでは、フォトトランジスタ２Ｆがほぼ短絡状態になると、その電圧はほぼＤＣ＿ＧＮＤ電圧となり、フォトトランジスタ２Ｆがほぼ開放状態になるとほぼＤＣ＿ＶＣＣ電圧となる。プルアップ抵抗２Ｅは、その一端がＤＣ＿ＶＣＣに接続され、他端がフォトトランジスタ２Ｆに接続されている。プルアップ抵抗２Ｅは、フォトトランジスタ２Ｆがほぼ開放状態となったときにゼロクロス端子との接続点２Ｄの電位をＤＣ＿ＶＣＣに引き上げる働きをする。
【００１０】
フォトトランジスタ２Ｆの一端はプルアップ抵抗２Ｅに接続され、その他端がＤＣ＿ＧＮＤにそれぞれ接続されている。フォトトランジスタ２Ｆは、フォトトランジスタ制御ＬＥＤ２Ｇから光を受けるとほぼ短絡状態となり、フォトトランジスタ制御ＬＥＤ２Ｇから光を受けていない状態ではほぼ開放状態となる性質を持つ。
【００１１】
フォトトランジスタ制御ＬＥＤ２Ｇは、相互に逆向きに接続された２個のＬＥＤ２Ｇ１、２Ｇ２から構成され、その一端が後述の電流制限抵抗２Ｈに接続され、他端が交流電源２９の一端にそれぞれ接続される。これらＬＥＤは、その両端に所定の電位差が発生すると、その向きに関わらず光を発しフォトトランジスタ２Ｆをオンオフする働きをする。電流制限抵抗２Ｈはフォトトランジスタ制御ＬＥＤ２Ｇ１、２Ｇ２の電流を所定の値に調整する役目を果たし、その一端はフォトトランジスタ制御ＬＥＤ２Ｇに接続され、他端が交流電源２９の他端にそれぞれ接続されている。
【００１２】
図６は、図５の制御回路の構成例を示すブロック図である。
【００１３】
図６において、ゼロクロス入力信号はゼロクロス端子３０を経て接続点２Ｄから入力され、ゼロクロス入力信号はゼロクロス間隔時間計測回路３１およびトライアックオン出力回路３５にそれぞれ入力される。ゼロクロス間隔時間計測回路３１はゼロクロス入力信号を入力し、その出力はゼロクロス間隔時間ラッチ回路３２にそれぞれ接続され、ゼロクロス入力信号の信号間隔時間を後段に伝える動作をする。ゼロクロス間隔時間ラッチ回路３２の入力はゼロクロス間隔時間計測回路３１の出力に接続され、ゼロクロス間隔時間計測回路３１からの出力を所定のタイミングでラッチする。
【００１４】
トライアックオン出力タイミング設定回路３３はその出力をトライアックオン出力回路３５に接続し、ゼロクロス入力信号からトライアックオン出力信号を出力するまでの遅延時間を設定する。トライアックオン出力回路３５の入力は、ゼロクロス入力信号とトライアックオン出力タイミング設定回路３３の出力であり、トライアックオン出力タイミング設定回路３３の設定時間後にゼロクロス入力信号からトライアック出力信号を発生する。そして、トライアックオン出力回路３５の出力端子３６よりトライアックオン出力信号を接続点２４に出力する。
【００１５】
図７は、図５〜図６に示した交流電源をオンオフするトライアックと、そのトライアックを直流電源回路を用いた制御波形電圧の時間変化の例を示す図である。
【００１６】
図７において、４０は交流電源２９の一端Ｌ２の電位を０Ｖ（以後、一端Ｌ２の電位をＡＣ＿ＧＮＤと表記する）としたときの交流電源２９の他端ＩｎＬ１の電位と時間の関係を示す波形である。また、４１はＤＣ＿ＧＮＤの電位を０Ｖとしたときのゼロクロス信号の接続点２Ｄにおける電位と時間との関係を示す波形である。さらに、４２はＤＣ＿ＧＮＤの電位を０Ｖとしたときの接続点２４におけるトライアックオン信号の電位と時間との関係を示す波形であり、４３はＡＣ＿ＧＮＤを０Ｖとしたときの交流負荷２Ｂの片端ＯｕｔＬ１の電位と時間の関係を示す波形である。
【００１７】
制御波形電圧の時間変化を示す波形４０に示すように交流電源２９のＩｎＬ１は、時間とともに電位が変化し、正電圧、負電圧を所定の周期で繰り返す。ゼロクロス信号の波形４１は交流電源２９のＩｎＬ１の電位が０Ｖ近傍ではフォトトランジスタ制御ＬＥＤ２Ｇに電流が流れない。このため、フォトトランジスタ２Ｇがほぼ開放状態になり、プルアップ抵抗２ＥによりほぼＤＣ＿ＶＣＣに電位が引き上げられる。一方、交流電源２９のＩｎＬ１の電位が０Ｖ近傍以外ではフォトトランジスタ制御ＬＥＤ２Ｇに電流が流れ、フォトトランジスタ２Ｇがほぼ短絡状態になり、ほぼＤＣ＿ＧＮＤの電位となる。
【００１８】
その結果、図７に示すように、交流電源２９のＩｎＬ１の電位が０Ｖ近傍でほぼＤＣ＿ＶＣＣになるパルス状の波形となる。この信号はゼロクロス間隔時間計測回路３１に接続されており、所定のタイミングでゼロクロス間隔時間ラッチ回路３２にラッチされ、ゼロクロス間隔時間ラッチ回路３２の値を見ることで交流電源２９ＩｎＬ１の正負電位反転間隔を知ることができる。
【００１９】
ファームウェア等の制御シーケンサは交流負荷２Ｂに必要な電力量に応じた電力を供給するための交流負荷２Ｂを駆動するデューティ値を算出する。そして、そのデューティ値とゼロクロス間隔時間時間とからゼロクロス信号の信号波形４１からトライアック２７をオンするまでの時間を算出し、その値をトライアックオン出力タイミング設定回路３３に設定する。この例では交流負荷２Ｂを駆動する交流負荷２Ｂのデューティ値は５０％であるものとする。ゼロクロス信号の信号波形４１からトライアック２７をオンするまでの時間を設定されたトライアックオン出力タイミング設定回路３３は、その出力をトライアックオン出力回路３５に伝える。トライアックオン出力回路３５は通常、ＤＣ＿ＧＮＤとほぼ同電位の信号を出力しており、ゼロクロス信号の信号波形４１からトライアックオン出力タイミング設定回路３３の設定時間後にＤＣ＿ＶＣＣとほぼ同電位の電位を所定時間出力する。
【００２０】
トランジスタ２３はトライアックオン出力回路３５の出力がほぼＤＣ＿ＶＣＣの時はベースエミッタ間に電流が流れコレクタエミッタ間がほぼ短絡状態となる。一方、トライアックオン出力回路３５の出力がほぼＤＣ＿ＧＮＤの時はそのベースエミッタ間電流が流れないためコレクタエミッタ間がほぼ開放状態となる。フォトトライアック制御ＬＥＤ２１は、トランジスタ２３がほぼ短絡状態のときはフォトトライアック制御ＬＥＤ２１をオンオフするトランジスタ２３を介して電流が流れるため発光する。一方、フォトトライアック制御ＬＥＤ２１はトランジスタ２３がほぼ開放状態のときは電流が流れないため消灯する。
【００２１】
フォトトライアック２５はフォトトライアック制御ＬＥＤ２１から光を受けるとほぼ短絡状態となる。このため、制限抵抗（検出抵抗）２６各々の抵抗の両端に電位差を生じる。トライアック２７は制限抵抗（検出抵抗）２６各々の抵抗の両端に電位差が生じると、そのゲート端子に電流が流れるためオンし、ほぼ短絡状態となる。トライアックオン出力回路３５は所定時間後にＤＣ＿ＧＮＤとほぼ同電位を出力するため、同様の原理でフォトトライアック制御ＬＥＤ２１は消灯する。そして、フォトトライアック２５はフォトトライアック制御ＬＥＤ２１から光を受けない状態で、且つ、トライアック２７がほぼ短絡状態のためフォトトライアック２５の両端に電位差が発生せずオフしほぼ開放状態となる。トライアック２７は、ゲート端子に所定のゲート電流が流れるとほぼ短絡状態となり、ゲート電流が所定の電流値以下の状態で、Ｔ１−Ｔ２間に流れる電流が所定値以下になるとその後ほぼ開放状態となる性質を持つ。このため、制限抵抗（検出抵抗）２６が電位差を持つとゲート端子にゲート電流が流れほぼ短絡状態となる。一方、制限抵抗（検出抵抗）２６が電位差を持たない場合はゲート電流が流れないため、Ｔ１−Ｔ２間に流れる電流が所定値以下になるとその後ほぼ開放状態となる。
【００２２】
その結果、図７に示すように、ＯｕｔＬ１の電圧波形は４３の様になり、交流負荷２Ｂは交流電源２９の５０％の電力で駆動される。
【００２３】
以上説明したように、従来より、交流負荷を所定のデューティ値で駆動する制御が行われている。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特公平５−５５８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかしながら、図６に示すような従来の構成では、以下のような問題がある。これについて、図８に示す制御信号の時間変化を参照しながら説明する。
【００２６】
図８において、５０は交流電源２９の一端Ｌ２の電位を０Ｖ（以後、Ｌ２の電位をＡＣ＿ＧＮＤと表記）としたときの交流電源２９の他端ＩｎＬ１の電位と時間の関係を示す波形である。ここで、図７に示す信号波形の例では、交流電源２９の正デューティはほぼ５０％であったのに対し、図８に示す例では正デューティが負デューティよりも少ない例となっている。交流電源事情が悪い場合、このように正負の比が１：１でない環境も存在する。
【００２７】
また、５１はＤＣ＿ＧＮＤの電位を０Ｖとしたときのゼロクロス信号が入力される接続点２Ｄにおける電位と時間との関係を示す波形である。さらに、５２はＤＣ＿ＧＮＤの電位を０Ｖとしたときの接続点２４におけるトライアックオン信号の電位と時間との関係を示す波形、５３はＡＣ＿ＧＮＤを０Ｖとしたときの交流負荷２Ｂの一端ＯｕｔＬ１の電位と時間の関係を示す波形である。
【００２８】
信号波形５０に示すように交流電源２９のＩｎＬ１は時間とともに電位が変化し、正電圧、負電圧を所定の周期で繰り返す。ゼロクロス信号の信号波形５１は交流電源２９のＩｎＬ１の電位が０Ｖ近傍ではフォトトランジスタ制御ＬＥＤ２Ｇに電流が流れないため、フォトトランジスタ２Ｇがほぼ開放状態になり、プルアップ抵抗２ＥによってほぼＤＣ＿ＶＣＣに電位が引き上げられる。一方、交流電源２９のＩｎＬ１の電位が０Ｖ近傍以外ではフォトトランジスタ制御ＬＥＤ２Ｇに電流が流れ、フォトトランジスタ２Ｇがほぼ短絡状態になり、ほぼＤＣ＿ＧＮＤの電位となる。その結果、図８に示すように交流電源２９のＩｎＬ１の電位が０Ｖ近傍でほぼＤＣ＿ＶＣＣになるパルス状の波形となる。
【００２９】
このようなパルス波形をもつゼロクロス信号はゼロクロス間隔時間計測回路３１に入力され、所定のタイミングでゼロクロス間隔時間ラッチ回路３２にラッチされる。そして、ゼロクロス間隔時間ラッチ回路３２からの出力信号を調べることで交流電源２９ＩｎＬ１の正負電位反転間隔を知ることができる。
【００３０】
ファームウェア等の制御シーケンサは交流負荷２Ｂに必要な電力量に応じた電力を供給するための交流負荷２Ｂを駆動するデューティ値を算出する。そして、そのデューティ値とゼロクロス間隔時間時間とからゼロクロス信号のパルス状の信号波形５１からトライアック２７をオンするまでの時間を算出し、その値をトライアックオン出力タイミング設定回路３３に設定する。
【００３１】
この例では、交流負荷２Ｂを駆動する交流負荷２Ｂのデューティ値は５０％であるとしている。また、図８の例ではファームウェア等の制御シーケンサは図示するＴ０をゼロクロス間隔時間として読み込んだものとし、トライアックオン出力タイミング設定回路３３にはその５０％であるＴ０／２を設定したものとする。
【００３２】
ゼロクロスパルス信号５１からトライアック２７をオンするまでの時間を設定されたトライアックオン出力タイミング設定回路３３は、その出力をトライアックオン出力回路３５に伝える。トライアックオン出力回路３５は通常、ＤＣ＿ＧＮＤとほぼ同電位を出力しており、ゼロクロスパルス信号５１からトライアックオン出力タイミング設定回路３３の設定時間後にＤＣ＿ＶＣＣとほぼ同電位の電位を所定時間出力する。
【００３３】
トランジスタ２３はトライアックオン出力回路３５の出力がほぼＤＣ＿ＶＣＣの時はベースエミッタ間に電流が流れコレクタエミッタ間がほぼ短絡状態となる。一方、トライアックオン出力回路３５の出力がほぼＤＣ＿ＧＮＤの時はベースエミッタ間電流が流れないため、コレクタエミッタ間がほぼ開放状態となる。フォトトライアック制御ＬＥＤ２１はトランジスタ２３がほぼ短絡状態のときは、トランジスタ２３を介して電流が流れるため発光する。これに対して、フォトトライアック制御ＬＥＤ２１はトランジスタ２３がほぼ開放状態のときは電流が流れ無いため消灯する。
【００３４】
フォトトライアック２５はフォトトライアック制御ＬＥＤ２１から光を受けるとほぼ短絡状態となり、そのため、制限抵抗（検出抵抗）２６各々の両端に電位差を生じる。制限抵抗（検出抵抗）２６各々の両端に電位差が生じると、トライアック２７はゲート端子に電流が流れるためオンし、ほぼ短絡状態となる。トライアックオン出力回路３５は所定時間後にＤＣ＿ＧＮＤとほぼ同電位を出力するため、同様の原理でフォトトライアック制御ＬＥＤ２１は消灯する。このため、フォトトライアック２５はフォトトライアック制御ＬＥＤ２１から光を受けない状態となり、且つトライアック２７がほぼ短絡状態のためフォトトライアック２５の両端に電位差が発生せず、オフしほぼ開放状態となる。
【００３５】
トライアック２７は、ゲート端子に所定のゲート電流が流れるとほぼ短絡状態となり、そのゲート電流が所定の電流値以下の状態で、Ｔ１−Ｔ２間の電流が所定値以下になるとその後ほぼ開放状態となる性質を持つ。このため、制限抵抗（検出抵抗）２６が電位差を持つと、ゲート電流がながれほぼ短絡状態となり、制限抵抗（検出抵抗）２６が電位差を持たない場合はゲート電流が流れないため、Ｔ１−Ｔ２間電流が所定値以下になるとその後ほぼ開放状態となる。その結果、図５のＯｕｔＬ１の電圧波形は図８の信号波形５３の様になる。
【００３６】
さて、ファームウェア等の制御シーケンサは５０％の電力で交流負荷２Ｂを駆動したつもりであるのに対し、実際の波形は図８に示すよう負電圧時の駆動デューティが大きく５０％を超える波形となってしまっている。これは、ファームウェア等の制御シーケンサが図８に示す正電圧側のゼロクロス間隔時間であるＴ０をゼロクロス間隔時間として読み込んだことが原因となっている。
【００３７】
このように、従来の技術では、交流電源の正負の比が１：１でない環境では正確な負荷の電力デューティ制御ができないといった問題がある。
【００３８】
本発明は上記従来例に鑑みてなされたもので、交流電源事情が悪く、交流電圧の正負の比が１：１でない環境でも正確な負荷の電力デューティ制御が可能な記録装置を提供することを目的とする。
【課題を解決するための手段】
【００３９】
上記目的を達成するために本発明の記録装置は次のような構成からなる。
【００４０】
即ち、装置各部に電力を供給する、トライアックを備えた電源部を制御する電源制御部を備えた記録装置であって、前記電源制御部は、交流電圧の正負が入れ替わる時点を示すゼロクロス信号を入力し、該入力されたゼロクロス信号に基づいて、前記交流電圧が負から正に逆転する時点から次に正から負に逆転する時点までの第１の間隔と、前記交流電圧が正から負に逆転する時点から次に負から正に逆転する時点までの第２の間隔とを計測する計測回路と、前記ゼロクロス信号に基づいて、前記交流電圧が正である時間と負である時間とを示すトグル信号を出力するトグル出力回路と、前記第１の間隔を示す信号をラッチする第１のラッチ回路と、前記第２の間隔を示す信号をラッチする第２のラッチ回路と、前記記録装置を駆動するために必要な電力に応じて算出された前記トライアックのデューティ値と前記第１の間隔と前記ゼロクロス信号とから前記トライアックをオンするまでの第１の時間と、前記デューティ値と前記第２の間隔と前記ゼロクロス信号から前記トライアックをオンするまでの第２の時間を算出する算出回路と、前記第１の時間を設定する第１の設定回路と、前記第２の時間を設定する第２の設定回路と、前記第１の設定回路に設定された第１の時間、或いは、前記第２の設定回路に設定された第２の時間を出力し、該出力された時間のタイミングで前記トライアックの動作をオンさせる出力回路とを有することを特徴とする。
【発明の効果】
【００４１】
従って本発明によれば、交流電圧の正負それぞれに対応させた第１と第２ラッチ回路と第１と第２の設定回路を備え、各々回路を交流電圧の正負に応じて交互に切り替えて、負荷の電力デューティ制御を行うことができる。従って、交流電圧の正負の比が１：１でない環境であっても正確な負荷の電力デューティ制御が可能となるという効果がある。
【図面の簡単な説明】
【００４２】
【図１】本発明の代表的な実施例であるインクジェット記録装置の構成を示す概観斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】電力供給装置に含まれる制御回路の構成を示すブロック図である。
【図４】図３に示した制御回路を用いた制御波形電圧の時間変化の例を示す図である。
【図５】交流電源をオンオフするトライアックと、そのトライアックを直流電源回路で制御する従来の構成の例を示す図である。
【図６】図５の制御回路の従来の構成例を示すブロック図である。
【図７】図５〜図６に示した交流電源をオンオフするトライアックと、そのトライアックを直流電源回路を用いた制御波形電圧の時間変化の例を示す図である。
【図８】交流電源の正負の比が１：１でない場合における直流電源回路を用いた制御波形電圧の時間変化の例を示す図である。
【発明を実施するための形態】
【００４３】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。ただし、この実施例に記載されている構成要素の相対配置等は、特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００４４】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００４５】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００４６】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００４７】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００４８】
＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００４９】
図１に示すように、インクジェット記録装置（以下、記録装置）はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッド）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００５０】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００５１】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００５２】
この実施例の記録ヘッド３は、熱エネルギを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００５３】
また、図１に示す例では、記録ヘッド３とインクカートリッジ６とが分離している構成であるが、記録ヘッドとインクカートリッジとが一体となったヘッドカートリッジを用いても良い。
【００５４】
＜インクジェット記録装置の制御構成（図２）＞
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００５５】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ここで、ＲＯＭ６０２は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。
【００５６】
また、図２において、６１０は画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。この画像データは、例えば、ラスタ形式で入力される。
【００５７】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。
【００５８】
６３０は装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。
【００５９】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。また、６４４はコントローラ６００から転送される記録データや制御信号に基づいて記録ヘッドを駆動するヘッドドライバである。
【００６０】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出用のヒータ）を駆動するためのデータを転送する。
【００６１】
そして、電力供給装置１００がコントローラ６００に対して電力を供給する。また、電力供給装置１００は各ドライバ、各モータ、記録ヘッド、センサ群、スイッチ群、また、各機構部など装置各部の動作に必要な電力を供給することができる。
【００６２】
図３は電力供給装置（電源部）１００に含まれる制御回路（電源制御部）の構成を示すブロック図である。なお、図６において既に説明した構成要素には同じ参照番号を付している。また、この実施例では図３に示す制御回路以外の構成は、図５に示した電源制御回路の構成を流用するものとし、その構成要素に言及する場合には、図５に示された参照番号を用いて言及する。
【００６３】
図３に示すように、ゼロクロス端子３０との接続点２Ｄからゼロクロス信号が入力され、ゼロクロス信号はゼロクロス間隔時間計測回路３１とトグル出力回路３１Ａとトライアックオン出力回路３５に入力される。
【００６４】
トグル出力回路３１Ａの入力部はゼロクロス端子３０に接続され、その出力は出力先切替回路３１Ｂと入力先切替回路３１Ｃにそれぞれ接続され、トグル出力回路３１Ａは入力されたゼロクロス信号のパルスごとに真偽を交互に反転させる。即ち、交流電圧が正を示している期間は真を示し、交流電圧が負を示している期間は偽を示すトグル信号を出力し、その真と偽とはゼロクロス信号のパルスごとに入れ替わる。ゼロクロス間隔時間計測回路３１の入力部はゼロクロス端子３０に接続され、その出力は入力先切替回路３１Ｃにそれぞれ接続され、ゼロクロス入力信号の信号間隔時間を後段に伝える。この信号間隔時間には交流電圧が負から正に逆転する時点から次に正から負に逆転する時点までの第１の間隔と、その交流電源が第１の間隔に続いて正から負に逆転する時点から次に負から正に逆転する時点までの第２の間隔とを含む。
【００６５】
出力先切替回路３１Ｂの入力部はゼロクロス間隔時間計測回路３１とトグル出力回路３１Ａに夫々接続され、その出力部はゼロクロス間隔時間ラッチ回路（第１のラッチ回路）３２とゼロクロス間隔時間ラッチ回路（第２のラッチ回路）３２Ａに夫々接続される。そして、出力先切替回路３１Ｂはトグル出力回路３１Ａの真偽に応じてゼロクロス間隔時間ラッチ回路３２とゼロクロス間隔時間ラッチ回路３２Ａのどちらか片方にゼロクロス間隔時間計測回路３１からの出力をラッチさせる信号を出力する。
【００６６】
ここで、トグル出力回路３１Ａはゼロクロス信号のパルスごとに真偽を交互に反転させるため、ゼロクロス信号のパルスごとにゼロクロス間隔時間ラッチ回路３２とゼロクロス間隔時間ラッチ回路３２Ａには交互にゼロクロス間隔時間がラッチされる。この実施例でが、トグル出力回路３１Ａが真のとき第１の間隔がゼロクロス間隔時間ラッチ回路３２にラッチされ、トグル出力回路３１Ａが偽のとき第２の間隔がゼロクロス間隔時間ラッチ回路３２Ａにラッチされるものとする。
【００６７】
入力先切替回路３１Ｃの入力部はトグル出力回路３１Ａとトライアックオン出力タイミング設定回路（第１の設定回路）３３とトライアックオン出力タイミング設定回路（第２の設定回路）３３Ａにそれぞれ接続されている。また、その出力部はライアックオン出力回路３５に接続され、トグル出力回路３１Ａの真偽に応じてトライアックオン出力タイミング設定回路３３とトライアックオン出力タイミング設定回路３３Ａどちらか片方の入力をトライアックオン出力回路３５に出力する。
【００６８】
上述のように、トグル出力回路３１Ａはゼロクロス信号のパルス毎に真偽を交互に反転させる。このため、ゼロクロス信号のパルス毎にトライアックオン出力タイミング設定回路３３とトライアックオン出力タイミング設定回路３３Ａからの出力が交互にトライアックオン出力回路３５に出力される。この実施例では、トグル出力回路３１Ａが真のときトライアックオン出力タイミング設定回路３３からの出力が選択され、トグル出力回路３１Ａが偽のときトライアックオン出力タイミング設定回路３３Ａからの出力が選択される。
【００６９】
トライアックオン出力回路３５の入力部は、ゼロクロス端子３０と入力先切り替え回路３１Ｃの出力に接続される。そして、トライアックオン出力回路３５は、入力先切替回路３１Ｃの出力の設定時間後にゼロクロス信号からトライアック出力信号を発生し、これを出力端子３６を経て、トライアックオン信号を接続点２４に出力する。
【００７０】
図４は、図３に示した制御回路を用いた制御波形電圧の時間変化の例を示す図である。
【００７１】
図４において、６０は交流電源２９の一端Ｌ２の電位を０Ｖ（以後、片端Ｌ２の電位をＡＣ＿ＧＮＤと表記）としたときの交流電源２９の他端ＩｎＬ１の電位と時間の関係を示す波形である。信号波形６０に示すように、交流電源２９のＩｎＬ１は時間とともに電位が変化し、正電圧、負電圧を所定の周期で繰り返す。ここで、図７の例では交流電源２９の正デューティはほぼ５０％であったのに対し、図４の例では正デューティが負デューティよりも少ない例となっている。
【００７２】
交流電源事情が悪い場合このように正負の比が１：１でない環境も存在する。
【００７３】
また、図４において、６１はＤＣ＿ＧＮＤの電位を０Ｖとしたときのゼロクロス信号の電位と時間との関係を示す波形であり、６４は図の縦軸の上方向を真、縦軸の下方向を偽としたときのトグル信号の真偽と時間との関係を示す波形である。さらに、６３はＡＣ＿ＧＮＤを０Ｖとしたときの交流負荷２Ｂの一端ＯｕｔＬ１の電位と時間の関係を示す波形である。
【００７４】
ゼロクロス信号の信号波形６１は交流電源２９のＩｎＬ１の電位が０Ｖ近傍ではフォトトランジスタ制御ＬＥＤ２Ｇに電流が流れないため、フォトトランジスタ２Ｆがほぼ開放状態になり、プルアップ抵抗２ＥによってほぼＤＣ＿ＶＣＣに電位が引き上げられる。一方、交流電源２９のＩｎＬ１の電位が０Ｖ近傍以外ではフォトトランジスタ制御ＬＥＤ２Ｇに電流が流れ、フォトトランジスタ２Ｆがほぼ短絡状態になり、ほぼＤＣ＿ＧＮＤの電位となる。その結果、ゼロクロス信号の信号波形６１は図４に示すように交流電源２９のＩｎＬ１の電位が０Ｖ近傍でほぼＤＣ＿ＶＣＣになるパルス状の波形となる。
【００７５】
このようなパルス波形をもつゼロクロス信号はゼロクロス間隔時間計測回路３１に入力され、所定のタイミングでゼロクロス間隔時間ラッチ回路３２とゼロクロス間隔時間ラッチ回路３２Ａで第１の間隔と第２の間隔を示す信号がラッチされる。一方、この実施例では、トグル信号が真のときゼロクロス間隔時間ラッチ回路３２に第１の間隔を示す信号がラッチされ、トグル信号が偽のときゼロクロス間隔時間ラッチ回路３２Ａに第２の間隔を示す信号がラッチされる。このため、図４の第１の間隔に対応する時間Ｔ０がゼロクロス間隔時間ラッチ回路３２Ａに、第２の間隔に対応する時間Ｔ１がゼロクロス間隔時間ラッチ回路３２Ａにそれぞれラッチされる。
【００７６】
ゼロクロス間隔時間ラッチ回路３２と３２Ａにラッチされた時間の値を調べることで交流電源２９ＩｎＬ１の正負電位反転間隔を知ることができる。制御シーケンサは交流負荷２Ｂに必要な電力量に応じた電力を供給するための交流負荷２Ｂを駆動するデューティ値を算出し、そのデューティ値とゼロクロス間隔時間時間とからゼロクロス信号からトライアック２７をオンするまでの時間を算出する。このようにして、ゼロクロス間隔時間ラッチ回路３２にラッチされた第１の間隔から計算された時間（第１の時間）をトライアックオン出力タイミング設定回路３３に設定する。一方、ゼロクロス間隔時間ラッチ回路３２Ａにタッチされた第２の間隔から計算された時間（第２の時間）をトライアックオン出力タイミング設定回路３３Ａに設定する。この例では、交流負荷２Ｂを駆動する交流負荷２Ｂのデューティ値は５０％であるものとする。
【００７７】
なお、制御シーケンサはこの実施例ではファームウェア等で実装され、この制御シーケンサが上記算出を行う算出回路を構成する。
【００７８】
また、図４の例では、制御シーケンサは、Ｔ０、Ｔ１をゼロクロス間隔時間として読み込んだものとする。そして、トライアックオン出力タイミング設定回路３３にはその５０％であるＴ０／２を設定し、トライアックオン出力タイミング設定回路３３Ａにはその５０％であるＴ１／２を設定したものとする。
【００７９】
ゼロクロス信号の信号波形６１からトライアック２７をオンするまでの時間を設定されたトライアックオン出力タイミング設定回路３３とトライアックオン出力タイミング設定回路３３Ａは、その出力を入力先切替回路３１Ｃに伝える。さらに、入力先切替回路３１Ｃはトグル信号が真のときトライアックオン出力タイミング設定回路３３Ａからの出力（第１の時間）を選択し、トグル信号が偽のときトライアックオン出力タイミング設定回路３３Ａからの出力（第２の時間）を選択する。
【００８０】
さらに図４において、６２はＤＣ＿ＧＮＤの電位を０Ｖとしたときのトライアックオン信号の電位と時間との関係を示す波形である。この実施例では、トグル出力回路３１Ａからのトグル信号が真のときはゼロクロス信号を示す信号波形６１からトライアックオン出力タイミング設定回路３３の設定時間後にＤＣ＿ＶＣＣとほぼ同電位の電位を所定時間出力する。一方、トグル出力回路３１Ａからのトグル信号が偽のときはゼロクロスを示す信号波形６１からトライアックオン出力タイミング設定回路３３Ａの設定時間後にＤＣ＿ＶＣＣとほぼ同電位の電位を所定時間出力する。
【００８１】
図４において、６３はＡＣ＿ＧＮＤを０Ｖとしたときの交流負荷２Ｂの一端ＯｕｔＬ１の電位と時間の関係を示す波形である。トランジスタ２３は、トライアックオン出力回路３５の出力がほぼＤＣ＿ＶＣＣの時はベースエミッタ間電流が流れコレクタエミッタ間がほぼ短絡状態となる。これに対して、トランジスタ２３は、トライアックオン出力回路３５の出力がほぼＤＣ＿ＧＮＤの時はベースエミッタ間電流が流れないためコレクタエミッタ間がほぼ開放状態となる。
【００８２】
フォトトライアック制御ＬＥＤ２１は、トランジスタ２３がほぼ短絡状態のときは、トランジスタ２３を介して電流が流れるため発光する。これに対して、フォトトライアック制御ＬＥＤ２１はトランジスタ２３がほぼ開放状態のときは電流が流れないため消灯する。また、フォトトライアック２５はフォトトライアック制御ＬＥＤ２１から受光するとほぼ短絡状態となり、そのため、制限抵抗（検出抵抗）２６各々の両端に電位差を生じる。この電位差により、トライアック２７はゲート端子に電流が流れるためオンし、ほぼ短絡状態となる。トライアックオン出力回路３５は所定時間後にＤＣ＿ＧＮＤとほぼ同電位を出力するため、同様の原理でフォトトライアック制御ＬＥＤ２１は消灯する。このため、フォトトライアック２５はフォトトライアック制御ＬＥＤ２１から受光しない状態で、且つトライアック２７がほぼ短絡状態のためフォトトライアック２５の両端に電位差が発生せずオフしほぼ開放状態となる。
【００８３】
トライアック２７は、ゲート端子に所定のゲート電流が流れるとほぼ短絡状態となり、ゲート電流が所定の電流値以下の状態で、Ｔ１−Ｔ２間電流が所定値以下になるとその後ほぼ開放状態となる性質を持つ。このため、制限抵抗（検出抵抗）２６が電位差を持つとゲート電流がながれほぼ短絡状態となり、制限抵抗（検出抵抗）２６が電位差を持たない場合はゲート電流が流れないため、Ｔ１−Ｔ２間に流れる電流が所定値以下になるとその後ほぼ開放状態となる。その結果、図５のＯｕｔＬ１の電圧波形は信号波形６３の様になる。
【００８４】
このように、この実施例では、信号波形６０が示唆するように、交流電源の正負の比が１：１でない環境であるにも係らず、トグル信号の真偽でＴ０／２とＴ１／２の２つの設定時間後にトライアックオン出力回路３５がほぼ短絡される。従って、交流電源の正負いずれの状態を用いてもほぼ５０％のデューティで交流負荷２Ｂが駆動される。
【００８５】
以上説明した実施例に従えば、交流電源の正負の比が１：１でない環境であっても正確な負荷の電力デューティ制御が可能となる。
【図１】
2014002617.tif 000003
【図２】
2014002617.tif 000004
【図３】
2014002617.tif 000005
【図４】
2014002617.tif 000006
【図５】
2014002617.tif 000007
【図６】
2014002617.tif 000008
【図７】
2014002617.tif 000009
【図８】
2014002617.tif 000010