(57)【要約】【課題】簡易かつ高効率の絶縁型電力変換回路を実現する。【解決手段】電力変換回路は、変換される電力の入力側に設けられる第１のコンデンサと、第１のコンデンサに１次側の回路が接続される第１の変圧器と、第１の変圧器の１次側の導電路を遮断するスイッチング回路とを備える。そして、スイッチング回路は、スイッチング素子とダイオードとをそれぞれ有する４つのリンクを有し、第１の変圧器の１次側の回路に通じる第１の節点から分岐する並列回路を形成する。また、４つのリンクのうちの第１のリンクと第２のリンクは、第１の節点から分岐し、第３のリンクは第１のリンクに直列に接続され、第４のリンクは、第２のリンクに直列接続され、第３のリンクと第４のリンクが前記第１のコンデンサに通じる第２の節点で合流する。さらに、第１のリンクと第３のリンクとの間の接続点と、第２のリンクと第４のリンクとの接続点との間に、第２のコンデンサが設けられる。【選択図】図１
2014033556.tif 000002
【特許請求の範囲】
【請求項１】
変換される電力の入力側に設けられる第１のコンデンサと、
前記第１のコンデンサに１次側の回路が接続される第１の変圧器と、
前記第１の変圧器の１次側の導電路を遮断するスイッチング回路と、を備え、
前記スイッチング回路は、スイッチング素子とダイオードとをそれぞれ有する４つのリンクを有し、前記第１の変圧器の１次側の回路に通じる第１の節点から分岐する並列回路を形成し、
前記４つのリンクのうちの第１のリンクと第２のリンクは、前記第１の節点から分岐し、第３のリンクは前記第１のリンクに直列に接続され、第４のリンクは、前記第２のリンクに直列接続され、前記第３のリンクと第４のリンクが前記第１のコンデンサに通じる第２の節点で合流し、
前記第１のリンクと第３のリンクとの間の接続点と、前記第２のリンクと第４のリンクとの接続点との間に、第２のコンデンサが設けられた絶縁型電力変換回路。
【請求項２】
前記第２の節点と前記第１のコンデンサとの間に第２の変圧器をさらに備え、第１の変圧器の２次側電力の位相と前記第２の変圧器の２次側電力の位相とは、逆相となっている請求項１に記載の絶縁型電力変換回路。
【請求項３】
前記第２のリンクのスイッチング素子と第３のリンクのスイッチング素子とを遮断する期間であって、その期間の少なくとも一部で前記第１のリンクのスイッチング素子と第４のリンクのスイッチング素子とを導通させる期間を含む第１制御期間と、前記第１のリンクのスイッチング素子と第４のリンクのスイッチング素子とを遮断する期間であって、その期間の少なくとも一部で前記第２のリンクのスイッチング素子と第３のリンクのスイッチング素子とを導通させる第２制御期間とを交互に繰り返えす制御回路をさらに備える請求項１または２に記載の絶縁型電力変換回路。
【請求項４】
前記変換される電力は交流電力であり、
入力電圧の正のサイクルにおいては、第２のリンクのスイッチング素子と第３のリンクのスイッチング素子とを通じて前記一次側の導電路に前記第２のコンデンサを放電する電流が流れるときに、前記第１の変圧器の二次側の導電路に電流が流れ、第２のリンクのスイッチング素子と第３のリンクのスイッチング素子とを通じて前記一次側の導電路に前記第２のコンデンサを充電する電流流れるときに、前記第２の変圧器の二次側の導電路に電流が流れ、
入力電圧の負のサイクルにおいては、第１のリンクのスイッチング素子と第４のリンクのスイッチング素子とを通じて前記一次側の導電路に前記第２のコンデンサを放電する電流が流れるときに、前記第２の変圧器の二次側の導電路に電流が流れ、前記一次側の導電路に前記第２のコンデンサを充電する電流が流れるときに、前記第１の変圧器の二次側の導電路に電流が流れる、請求項３に記載の絶縁型電力変換回路。
【請求項５】
前記第１制御期間と前記第２制御期間との切替時に、前記制御回路によって導通される、前記それぞれのスイッチング素子においては、当該スイッチング素子加わる電圧と当該スイッチング素子を流れる電流の少なくとも一方は、許容限度値以下に抑制されている請求項３または４に記載の絶縁型電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型電力変換回路に関する。
【背景技術】
【０００２】
従来から、様々な電気回路において、絶縁型電力変換回路が用いられてきた。図１に、従来の絶縁型電力変換回路３００を例示する。絶縁型電力変換回路３００は、交流電源３０１に接続されるフィルタ回路３０２と、整流回路３０３と、突入抑制回路３０４と、力率改善（Power Factor Correction、以下ＰＦＣ）用電圧変換回路３０５と、スイッチン
グ回路３０６と、トランス３０７と、整流回路３０８とを有する。また、ＰＦＣ用電圧変換回路３０５では、スイッチング素子３０５Ａが整流回路３０３によって整流された直流の電力をスイッチングすることで、インダクタンス３０５Ｂと電解コンデンサ３０５Ｄの作用によって昇圧する。そして、ダイオード３０５Ｃおよび電解コンデンサ３０５Ｄが昇圧された交流電力を整流する。
【０００３】
スイッチング回路３０６は、整流された電力を再度交流に変換し、トランス３０７を通じて絶縁型電力変換回路３００の二次側に伝達する。絶縁型電力変換回路３００の二次側では、整流回路３０８が交流電力を整流して直流電力に変換し、負荷側に供給する。従来の絶縁型電力変換回路３００は、ＰＦＣ用電力変換回路３０５と、スイッチング回路３０６との２カ所において、スイッチング素子を有していた。このような構成は、２コンバータ方式と呼ばれていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２７６３４１号公報
【特許文献２】特開２００１−３２０８７８号公報
【特許文献３】特開平０９−１６３７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、従来、絶縁型電力変換回路で、力率改善を実現する回路として、２コンバータ方式の電力変換回路が用いられていた。しかし、２コンバータ方式の回路は、構成が複雑で、部品点数が多く、小型化しにくく、電力損失も大きい等の様々な問題がある。そこで、本発明の課題は、１コンバータ方式で高効率・力率・零クロススイッチングの絶縁型電力変換回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一側面は、以下の電力変換回路によって例示される。すなわち、電力変換回路は、変換される電力の入力側に設けられる第１のコンデンサと、第１のコンデンサに１次側の回路が接続される第１の変圧器と、第１の変圧器の１次側の導電路を遮断するスイッチング回路とを備える。第１の変圧器は、内蔵漏れインダクタンスを含む変圧器、または外付けのインダクタンスを追加した変圧器が望ましい。そして、スイッチング回路は、スイッチング素子とダイオードとをそれぞれ有する４つのリンクを有し、第１の変圧器の１次側の回路に通じる第１の節点から分岐する並列回路を形成する。また、４つのリンクのうちの第１のリンクと第２のリンクは、第１の節点から分岐し、第３のリンクは第１のリンクに直列に接続され、第４のリンクは、第２のリンクに直列接続され、第３のリンクと第４のリンクが前記第１のコンデンサに通じる第２の節点で合流する。さらに、第１のリンクと第３のリンクとの間の接続点と、第２のリンクと第４のリンクとの接続点との間に、
第２のコンデンサが設けられる。
【発明の効果】
【０００７】
本発明によれば、１コンバータ方式で高効率・力率・零クロススイッチングの絶縁型電力変換回路を実現できる。
【図面の簡単な説明】
【０００８】
【図１】絶縁型電力変換回路を例示する図である。
【図２】実施例１に係る変換回路の構成を例示する図である。
【図３】制御回路の動作を例示する図である。
【図４】スイッチング素子Ｑ２、Ｑ３がオンのときの電流の流れを例示する図である。
【図５】コンデンサＣ３放電完了時の電流の経路を例示する図である。
【図６】スイッチング素子Ｑ２、Ｑ３がオフのときの電流の流れを例示する図である。
【図７】スイッチング素子Ｑ１、Ｑ４がオンのときの電流の経路を例示する図である。
【図８】変換回路各部の電流および電圧波形を例示する図である。
【図９】制御回路のスイッチングの特徴を例示する図である。
【図１０】比較例１に係るスイッチングの制御方式を例示する図である。
【図１１】実施例２に係る変換回路を例示する図である。
【図１２】実施例３に係る変換回路を例示する図である。
【図１３】実施例４に係る変換回路を例示する図である。
【図１４】実施例５に係る変換回路を例示する図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して一実施形態に係る絶縁型電力変換回路（以下、単にセントラルコンバータと呼ぶ）について説明する。
【実施例１】
【００１０】
以下、図面を参照して、実施例１に係るセントラルコンバータ１００について説明する。
＜セントラルコンバータ１００の構成＞
図２は、セントラルコンバータ１００の構成を例示する。セントラルコンバータ１００は、交流電源１０１からの電力を直流電力に変換し、負荷ＲＬに供給する。セントラルコンバータ１００は、交流電源１０１に接続されるフィルタ回路１０２と、スイッチング回路１０６と、トランスＴ１、Ｔ２と、整流回路１０８と、制御回路１０９とを有する。なお、トランスＴ１，Ｔ２は、それぞれ漏れインダクタンス含むトランスが望ましい。ただし、トランスＴ１，Ｔ２としては、漏れインダクタンスがない密結合のトランスに外付けのインダクタンスを追加したものでもよい。また、漏れインダクタンスが少ない、１次側と２次側との結合が強いトランスに外付けのインダクタンスを追加したものでもよい。以下の実施例１では、図２のように、トランスＴ１の１次側に漏れインダクタンスＬｒ１、２次側に漏れインダクタンスＬｒ２が内蔵されている。また、トランスＴ２の１次側に漏れインダクタンスＬｒ３、２次側に漏れインダクタンスＬｒ４が内蔵されている。
【００１１】
交流電源１０１は、例えば、商用交流電源である。ただし、交流電源１０１が、商用交流電源に限定される訳でない。フィルタ回路１０２は、実施例１では、インダクタンスＬ１、Ｌ２、コンデンサＣ１、インダクタンスＬ３、Ｌ４、コンデンサＣ２を直並列に組み合わせ回路である。ただし、セントラルコンバータ１００が図２の構成に限定される訳ではない。
【００１２】
図２において、フィルタ回路１０２は、インダクタンスＬ１、Ｌ２、コンデンサＣ１、インダクタンスＬ３、Ｌ４、コンデンサＣ２の組み合わせによって定められる遮断周波数を有するローパスフィルタとなっている。コンデンサＣ２は、この遮断周波数より高い周波数が遮断された電力をトランスＴ１、Ｔ２の１次側の回路に供給する。
【００１３】
また、コンデンサＣ２は、例えば１次側の漏れインダクタンスＬｒ１とともに、共振回路を形成し、スイッチング回路１０６の零クロススイッチングに寄与する。コンデンサＣ２が第１のコンデンサの一例である。図２では、コンデンサＣ２の上側端子がトランスＴ１に接続され、コンデンサＣ２の下側端子がトランスＴ２に接続される。
【００１４】
トランスＴ１は、巻線比ｎ１：ｎ２で、１次側の回路の電圧を２次側の回路に伝達する。また、トランスＴ１は、１次側の漏れインダクタンスＬｒ１、２次側の漏れインダクタンスＬｒ２を有する。また、図２では、トランスＴ１の１次側と２次側との結合に寄与する１次側励磁インダクタンスＬｔ１が例示されている。トランスＴ１が第１の変圧器の一例である。
【００１５】
トランスＴ２は、巻線比ｎ３：ｎ４で、１次側の回路の電圧を２次側の回路に伝達する。また、トランスＴ２は、１次側の漏れインダクタンスＬｒ３、２次側の漏れインダクタンスＬｒ４を有する。また、図２では、トランスＴ２の１次側と２次側との結合に寄与する１次側励磁インダクタンスＬｔ３が例示されている。トランスＴ２が第２の変圧器の一例である。
【００１６】
また、トランスＴ１と、トランスＴ２とは、１次側回路の位相に対する２次側回路の位相が相互に逆となっている。例えば、トランスＴ１の１次側回路と２次側回路とが同相の場合、トランスＴ２の１次側回路と２次側回路とが逆相となるように接続される。
【００１７】
スイッチング回路１０６は、トランスＴ１の１次側につながる節点Ｐ１とトランスＴ２の１次側につながる節点Ｐ２との間に設けられている。節点Ｐ２は、トランスＴ２を通じてコンデンサＣ２の一方の端子（図２でＣ２の下側の端子）に接続される。節点Ｐ１が第１の節点の一例であり、節点Ｐ２が第２の節点の一例である。なお、変形例で後述するように、トランスＴ２を省略する場合には、節点Ｐ２は、コンデンサＣ２の下側端子に接続される。
【００１８】
スイッチング回路１０６は、スイッチング素子と、例えば寄生ダイオードとをそれぞれ有する４つのリンクＬＮ１−ＬＮ４を有する。リンクＬＮｉ（ｉ＝１−４）は、スイッチング素子ＱｉとダイオードＤｑｉを並列にした構造を有する。スイッチング回路１０６は、トランスＴ１の１次側の回路に通じる節点Ｐ１から分岐する並列回路Ｌ１、Ｌ３と、Ｌ２、Ｌ４を形成する。４つのリンクのうちのリンクＬＮ１とリンクＬＮ２は、節点Ｐ１から分岐し、リンクＬＮ３はリンクＬＮ１に直列に接続される。また、リンクＬＮ４は、リンクＬＮ２に直列接続される。さらに、リンクＬＮ３とリンクＬＮ４が節点２で合流する。
【００１９】
リンクＬＮ１とリンクＬＮ３との接続点Ｐ３と、リンクＬＮ２とリンクＬＮ４との接続点Ｐ４との間に、コンデンサＣ３が設けられている。コンデンサＣ３は、第２のコンデンサの一例である。
【００２０】
また、リンクＬＮ１のダイオードＤｑ１は、節点Ｐ１から接続点Ｐ３に向かって順方向となる。一方、リンクＬＮ２のダイオードＤｑ２は、節続点Ｐ４から節点Ｐ１に向かって順方向となる。リンクＬＮ３のダイオードＤｑ３は、節点Ｐ２から接続点Ｐ３に向かって
順方向となる。リンクＬＮ４のダイオードＤｑ４は、節続点Ｐ４から節点Ｐ２に向かって順方向となる。リンクＬＮ１、ＬＮ２、ＬＮ３、およびＬＮ４は、それぞれ第１のリンク、第２のリンク、第３のリンク、および第４のリンクの一例である。
【００２１】
リンクＬＮ１−ＬＮ４のスイッチング素子は、ＭＯＳ（Metal-Oxide-Semiconductor Field-Effect）トランジスタでもよいし、バイポーラトランジスタでもよい。スイッチング素子がＭＯＳトランジスタの場合には、スイッチングはゲート電圧の制御で実行される。また、スイッチング素子がバイポーラトランジスタの場合には、スイッチングは、例えば、ベース電流の制御で実行される。また、スイッチング素子がＭＯＳトランジスタの場合には、スイッチング素子の電圧、電流は、ソース・ドレイン間の電圧、電流をいう。また、また、スイッチング素子がバイポーラトランジスタの場合には、スイッチング素子の電圧、電流は、エミッタ・コレクタ間の電圧、電流をいう。
【００２２】
リンクＬＮ１−ＬＮ４のスイッチング素子Ｑ１−Ｑ４がＭＯＳトランジスタの場合には、ダイオードＤｑ１−Ｄｑ４としては、ＭＯＳトランジスタの寄生ダイオードを用いることができる。一方、リンクＬＮ１−ＬＮ４のスイッチング素子Ｑ１−Ｑ４がバイポーラトランジスタの場合には、ダイオードＤｑ１−Ｄｑ４として、バイポーラトランジスタに並列にダイオードを内蔵させるか、または、外付けすればよい。したがって、ダイオードＤｑ１−Ｄｑ４として制限がある訳ではなく、例えば、スイッチング素子の寄生ダイオード、スイッチング素子内蔵のダイオード、外付けダイオードのいずれであってもよい。
【００２３】
入力電圧の正のサイクルにおいてトランスＴ１、スイッチング回路１０６、ダイオードＤ１は、フォーワッド・コンバータを形成する。すなわち、スイッチング回路１０６によって、トランスＴ１の１次側回路に電圧が加わると２次側の誘導起電力によって、ダイオードＤ１に電流が流れる。
【００２４】
一方、トランスＴ２、スイッチング回路１０６、ダイオードＤ２は、フライバック・コンバータを形成する。すなわち、スイッチング回路１０６によって、トランスＴ２に電圧が加わっても２次側の誘導起電力は、ダイオードＤ２の逆方向に加わり、電流は流れない。そして、スイッチング回路１０６によって、トランスＴ２の１次側回路が遮断されると、コアに蓄積されたエネルギによって、逆方向、すなわち、ダイオードＤ２の順方向に電流が流れる。
【００２５】
より具体的には、トランスＴ１の２次側回路およびダイオードＤ１には、トランスＴ１の１次側でスイッチング回路１０６のスイッチング素子Ｑ２、Ｑ３がオンのときに電流が流れ、トランスＴ２の２次側回路およびダイオードＤ２には、トランスＴ２の１次側でスイッチング回路１０６のスイッチング素子Ｑ２、Ｑ３がオフのときに電流が流れる。したがって、トランスＴ１、Ｔ２の２次側回路は、直列に接続された１次側回路のオンとオフの両方の位相で継続して電流を負荷ＲＬに供給可能となっている。コンデンサＣ４は、ダイオードＤ１、Ｄ２から電力の高周波成分（リップル）を除去する。
【００２６】
制御回路１０９は、負荷ＲＬに供給される出力電圧を所定の目標値に制御するため、パルス幅変調（ＰＷＭ）を行う。図３に、制御回路１０９の動作を例示する。制御回路１０９は、例えば、コンパレータ１０９Ａと、非反転増幅器１０９Ｂと、反転増幅器１０９Ｃとを含む。コンパレータ１０９Ａの一方の入力端子には、負荷ＲＬに加わる出力電圧ＶＯＵＴを分圧した電圧が入力される。また、コンパレータ１０９Ａの他方の入力端子には、三角波が連続した、のこぎり波が入力される。したがって、コンパレータ１０９Ａの出力信号は、矩形波となる。矩形波は、非反転増幅器１０９Ｂで増幅され、スイッチング素子Ｑ１、Ｑ４の制御端子に加えられる。また、矩形波は、反転増幅器１０９Ｃで増幅され、スイッチング素子Ｑ２、Ｑ３の制御端子に加えられる。ここで、制御端子とは、例えば、
ＭＯＳトランジスタのゲート、バイポーラトランジスタのベース等をいう。ただし、非反転増幅器１０９Ｂの出力がスイッチング素子Ｑ２、Ｑ３の制御端子に加えられ、反転増幅器１０９Ｃの出力がスイッチング素子Ｑ１、Ｑ４の制御端子に加えられる構成でも構わない。
【００２７】
図３の制御回路１０９は、コンデンサＣ３が空になったこととの同期をとっていない。この場合、コンデンサＣ３にコンデンサ電圧（電荷）が残った状態で、スイッチング素子Ｑ１−Ｑ４のスイッチングが実行される可能性もある。つまり、スイッチング素子Ｑ１−Ｑ４は、制御回路１０９からのパルスにしたがって、コンデンサＣ３の充・放電を繰り返す。このため、放電時間が短ければコンデンサ電圧が残る可能性が高まる。コンデンサ電圧が残った状態でのスイッチングは、不完全な零クロススイッチングとなる。そこで、制御回路１０９のパルスの周期に応じて、十分に放電可能な電荷量となるように、コンデンサＣ３の容量を選択すればよい。
【００２８】
そこで、例えば、スイッチング回路１０６のスイッチング素子Ｑ１、Ｑ４がオンのとき、Ｑ２、Ｑ３がオフとなる。スイッチング素子Ｑ１、Ｑ４がオン（Ｑ２、Ｑ３がオフ）の期間が第１制御期間の一例である。また、スイッチング素子Ｑ１、Ｑ４がオフのとき、Ｑ２、Ｑ３がオンとなる。スイッチング素子Ｑ２、Ｑ３がオン（Ｑ１、Ｑ４がオフ）の期間が第２制御期間の一例である。
【００２９】
ただし、スイッチング素子Ｑ１、Ｑ４がオフになると同時に、スイッチング素子Ｑ２、Ｑ３がオンとならなくてもよい。すなわち、スイッチング素子Ｑ１、Ｑ４がオフになった後、所定期間おいてスイッチング素子Ｑ２、Ｑ３がオンになってもよい。このような制御は、スイッチング素子Ｑ２、Ｑ３についてデューティ比が５０％以下の場合に相当する。また、スイッチング素子Ｑ２、Ｑ３がオフとなった後所定期間おいてＱ１、Ｑ４がオンとなってもよい。このような制御は、スイッチング素子Ｑ１、Ｑ４についてデューティ比が５０％以下の場合に相当する。
【００３０】
なお、出力電圧ＶＯＵＴが低下すると、出力電圧を分圧した電圧よりも三角波が優位となる期間が増加し、コンパレータ１０９Ａからの矩形波の幅が広がり、デューティ比が増加する。逆に、出力電圧ＶＯＵＴが上昇すると、出力電圧を分圧した電圧が三角波よりも優位となる期間が増加し、コンパレータ１０９Ａからの矩形波の幅が狭くなり、デューティ比が低下する。
【００３１】
＜スイッチング回路１０６の動作＞
以下、まず、図４−８により、交流電源１０１からの入力電圧が正のサイン波サイクルの場合のセントラルコンバータ１００の動作例を説明する。そして、次に、負のサイン波サイクルにおいても、動作は、同様であることを説明する。なお、以下の説明では、簡略化ため、素子名を省略し、例えば、単に、Ｑ１−Ｑ４、Ｃ２、Ｃ３、Ｔ１、Ｔ２、Ｄｑ１−Ｄｑ４を素子名として用いる場合がある。
【００３２】
図４は、スイッチング素子Ｑ２、Ｑ３がオンのときの電流の流れを例示する。また、図８に、各部の電流と電圧を例示する。図８は、回路シミュレーションの結果である。図７、図８によって後述するように、コンデンサＣ３が充電された状態でスイッチング素子Ｑ２、Ｑ３がオンとなる。
【００３３】
交流電源１０１からの入力電圧が正のサイン波サイクルのとき、Ｑ２、Ｑ３オン時にコンデンサＣ２、漏れインダクタンスＬｒ１、１次側励磁インダクタンスＬｔ１を通じ、さらに、漏れインダクタンスＬｒ３、１次側励磁Ｌｔ３を通じて電流が流れる。Ｑ２、Ｑ３オン時には、コンデンサＣ２、漏れインダクタンスＬｒ１、Ｌｒ３、励磁インダクタンス
Ｌｔ１、Ｌｔ３は、共振回路を形成する。この共振回路の共振特性により、Ｑ２、Ｑ３オン時の電流の立ち上がりは、緩やかとなり、零スイッチングが実現される。
【００３４】
このとき、トランスＴ１の巻線ｎ１−ｎ２を経由して、トランスＴ１は、２次側回路へ電力を供給する。また、このとき、スイッチング素子Ｑ２、コンデンサＣ３、スイッチング素子Ｑ３、トランスＴ２を経由して電流が流れ、トランスＴ１は、２次側回路へ電力を供給する（図８の区間ＴＭ１参照）。
【００３５】
コンデンサＣ３の充電は、スイッチング素子Ｑ１、ダイオードＤｑ１によってなされたもので、スイッチング素子Ｑ２による電流は、コンデンサＣ３を放電させる方向に作用する。
【００３６】
スイッチング素子Ｑ２、Ｑ３によって、コンデンサＣ３の放電が進行すると、最終的には、コンデンサＣ３の電圧は０（電荷量０）となる（図８の区間ＴＭ２参照）。図５に、コンデンサＣ３放電完了時の電流の経路を例示する。コンデンサＣ３の電圧が０になると、交流電源１０１の正のサイクルでの電流は、トランスＴ１を通り、スイッチング素子Ｑ２の他、ダイオードＤｑ１、およびスイッチング素子Ｑ３を通じて流れる。さらに、この電流は、トランスＴ２を通じて、コンデンサＣ２、および交流電源１０１に戻る。このとき、オフとなっているスイッチング素子Ｑ１には、ダイオードＤｑ１の順方向の電圧降下が加わる。同様に、オフとなっているスイッチング素子Ｑ４には、ダイオードＤｑ４の順方向の電圧降下が加わる。（図８の区間ＴＭ２参照）。
【００３７】
コンデンサＣ３の容量をスイッチング素子Ｑ１−Ｑ４のスイッチング時間に対して、適正値に選択すると、制御回路１０９（図３参照）は、コンデンサＣ３が放電した後に、Ｑ２、Ｑ３をオフすることができる（図８の区間ＴＭ２参照）。
【００３８】
図６に、スイッチング素子Ｑ２、Ｑ３がオフのときの電流の経路を示す。Ｑ２、Ｑ３がオフした後、トランスＴ１、Ｔ２の励磁エネルギはダイオードＤｑ１を通じＣ３に蓄電される。その場合、トランスＴ１の漏れインダクタンスＬｒ１と共振用として作用するコンデンサＣ３によりＱ２電圧の傾斜が緩やかになり、Ｑ２オフ時の零クロススイッチングが可能となる（図８のＳＦ１参照）。なお、スイッチング素子Ｑ２、Ｑ３オフ時に漏れインダクタンスＬｒ１、Ｌｒ３に加わる電圧を入力電圧とＣ３の電圧（ＶＣ３×ｎ１／ｎ２）とを加えた高い電圧値にしていることがこの回路の特長である。通常の昇圧回路が構成される。この構成より交流入力電圧がコンデンサ電圧よりも低いときでも、Ｌ３、Ｌ４、Ｌｒ１、Ｌｒ３にエネルギを蓄えることができる。言い換えれば入力電流を流すことができ、入力力率の改善が可能となる。
【００３９】
その後、制御回路１０９は、スイッチング素子Ｑ１、Ｑ４をオンにする（図８の区間ＴＭ３参照）。コンデンサＣ３に蓄えられるエネルギはＱ１，Ｑ４が導通することによって継続して増加可能となっている。図７に、スイッチング素子Ｑ１、Ｑ４がオンのときの電流の経路を例示する。スイッチング素子Ｑ２、Ｑ３オフの直後にインダクタンスＬ３、Ｌｒ１（トランスの漏れインダクタンスも含む）に蓄えられていたエネルギはコンデンサＣ３に移行し、スイッチング素子Ｑ１、Ｑ４オン時にＴ２の巻線ｎ３−ｎ４を通して出力側へ移行される。
【００４０】
以上のように、トランスＴ１の漏れインダクタンスＬｒ１、トランスＴ２の漏れインダクタンスＬｒ３と、コンデンサＣ２との作用によって、所定の時定数でコンデンサＣ３への充電が実現される。すなわち、コンデンサＣ３の電圧（電荷）が０の状態で、制御回路１０９がスイッチング素子Ｑ１、Ｑ４をオンした場合に、コンデンサＣ３への充電は、上記時定数にしたがったものとなる。充電開始時に、スイッチング素子Ｑ２、Ｑ３はオフす
る。Ｑ２、Ｑ３のソース・ドレイン間電圧（エミッタ・コレクタ間電圧）は、コンデンサＣ３の電圧とほぼ一致する。このため、スイッチング素子Ｑ２、Ｑ３がオフするときの立ち上がり電圧が零から徐々に立ち上がることにより電流の遮断が速くても重なりがなく零クロススイッチングとなる。（図８のＳＦ１、Ｓ２）。したがって、スイッチング素子Ｑ２、Ｑ３のオフに伴うノイズの発生、あるいは無駄なエネルギ消費は抑制される。
【００４１】
また、その後、コンデンサＣ３への充電が進行し、充電電圧の増加が緩やかとなり、充電電流が０に近づいたときに、制御回路１０９は、スイッチング素子Ｑ１、Ｑ４をオフする（図８のＳＦ５、ＳＦ６参照）。そして、図４に示したように、制御回路１０９は、スイッチング素子Ｑ２、Ｑ３をオンする。その際、電流が急激に流れようとするがＬｒ1・
Ｌｔ1インダクタンスにより電流の立ち上がりが制限され、電圧の立ち上がりは急峻でも
ＯＮ時も零クロススイッチングが可能となる。つまり、図４で述べたように、Ｑ２、Ｑ３オン時には、コンデンサＣ２、漏れインダクタンスＬｒ１、Ｌｒ３、励磁インダクタンスＬｔ１、Ｌｔ３は、共振回路を形成する。この共振回路の共振特性により、Ｑ２、Ｑ３オン時の電流の立ち上がりは、緩やかとなり、零スイッチングが実現される。
【００４２】
このとき、コンデンサＣ３には、オンされたスイッチング素子Ｑ２、Ｑ３によって、スイッチング素子Ｑ１、Ｑ４による電圧とは逆の極性の電圧がコンデンサＣ３に加わる。その結果、トランスＴ１、Ｔ２には、コンデンサＣ２の電圧と、コンデンサＣ３の電圧が直列に加わり、昇圧が実現される。
【００４３】
Ｑ１、Ｑ４のオフによって、漏れインダクタンスＬｒ１、Ｌｒ３に蓄積された電磁エネルギによって、漏れインダクタンスＬｒ１、Ｌｒ３を流れる電流が維持される方向に起電力が発生する。そして、オンされたスイッチング素子Ｑ２、Ｑ３によって、コンデンサＣ３は、徐々に放電し、コンデンサＣ３の両端の電圧は低下する。また、コンデンサＣ３には、漏れインダクタンスＬｒ１、Ｌｒ３、励磁インダクタンスＬｔ１、Ｌｔ３とコンデンサＣ２で定まる時定数で放電電流が流れる。したがって、スイッチング素子Ｑ２、Ｑ３のオンによる電流は零クロススイッチングとなり（図８のＳＦ３、ＳＦ４）、スイッチング素子Ｑ２、Ｑ３のオンに伴う、ノイズの発生、および無駄なエネルギ消費は抑制される。
【００４４】
そして、コンデンサＣ３が放電し、コンデンサＣ３の電荷が０（両端の電圧が０）に近づく。コンデンサＣ３の立ち下がり電圧は零クロススイッチングとなる（図８のＳＦ７）。さらに、コンデンサＣ３の電荷が０（両端の電圧が０）になると、図５のように、電流は、Ｄｑ１をバイパスする。このバイパス電流が流れ始めるとき、Ｑ１−Ｑ４の電圧はほぼ０であり、零クロススイッチングとなる（図８のＳＦ８、ＳＦ９）。
【００４５】
コンデンサＣ３の電荷が０（両端の電圧が０）に近づいた後、再び、制御回路１０９がＱ２、Ｑ３をオフし、さらに、スイッチング素子Ｑ１、Ｑ４をオンする。以上のように、セントラルコンバータ１００は、零クロススイッチングと昇圧を繰り返す。
【００４６】
２次側回路への電力転送については正のサイン波サイクル状態では、トランスＴ１がフォワード方式、つまり、１次側回路がオンのとき２次側回路がオンとなる方式となっている。一方、トランスＴ２は、フライバック方式、つまり、１次側回路がオンのとき２次側回路がオフとなる方式となっている。したがって、実施例１のセントラルコンバータ１００は、１次側回路のオン、オフの両方の区間で２次側回路の出力を摂り出すことにより２次側においては連続した電流となり、２次側のリップル低減及び整流ダイオードの損失を低減する。
【００４７】
出力側、すなわちトランスＴ１、Ｔ２の２次側回路は、インダクタンスが電流経路に直列に入るチョークインプットでも、コンデンサが電流経路に並列に入るコンデンサインプ
ットでも可能である。また、２次側を半波整流としてもよい。
【００４８】
以上のように、セントラルコンバータ１００は、交流電源１０１の入力電圧が正のサイクルでは、（１）コンデンサＣ２−トランスＴ１−スイッチング素子Ｑ２は、シングルエンドコンバータを構成する。（２）コンデンサＣ２−ダイオードＤｑ４−トランスＴ２はバックコンバータを構成する。さらに、（３）ダイオードＤｑ１−コンデンサＣ３およびスイッチング素子Ｑ４−トランスＴ２の回路が、インダクタンスＬ３、スイッチング素子Ｑ１、コンデンサＣ３とで昇圧コンバータを構成する。以上のように、正のサイクルでは、セントラルコンバータ１００は、（１）〜（３）の３つの複合回路コンバータとなっている。コンデンサＣ３については、容量を適正値に選択することによって、制御回路１０９のＰＷＭのオン／オフのサイクル毎に充電、放電が繰り返され、自己消弧型素子オフ時は、零クロススイッチングが可能である。
【００４９】
また、例えば、漏れインダクタンスＬｒ１，Ｌｒ３は、トランスＴ１の漏れインダクタンスをトランスＴ１の結合を弱め、漏れ磁束を増加させることにより形成可能である。この場合、トランスＴ１と漏れインダクタンスＬｒ１、Ｌｒ３とは一体化が可能となる。ただし、トランスＴ１が密結合で、漏れインダクタンスＬｒ１、Ｌｒ３を有しない場合、漏れインダクタンスＬｒ１、Ｌｒ３と同等のインダクタンスを外付けしてもよい。トランスＴ２についても、トランスＴ１と同様である。
【００５０】
図８に、図２−７の回路の各部の電流、電圧波形を示す。図８で、Ｑ１−Ｑ４電流およびＣ３電流は、点線で示している。すでに、述べたように、コンデンサＣ３が十分に充電された状態で、スイッチング素子Ｑ２、Ｑ３がオンとなり、コンデンサＣ３の電圧が徐々に低下する（区間ＴＭ１）。区間ＴＭ１では、スイッチング素子Ｑ１、Ｑ４がオフであるため、スイッチング素子Ｑ２、Ｑ３の電圧降下を無視すると、コンデンサＣ３の電圧がスイッチング素子Ｑ１、Ｑ４に加わる。
【００５１】
コンデンサＣ３の放電終了後、コンデンサＣ３の電圧は、０となる。すると、トランスＴ１からの入力電流は、スイッチング素子Ｑ２の他、ダイオードＤｑ１にも流れる。したがって、コンデンサＣ３の電圧と電流が０の間、スイッチング素子Ｑ１には、ダイオードＤｑ１による順方向の電圧降下が加わる（区間ＴＭ２）。
【００５２】
そして、スイッチング素子Ｑ２，Ｑ３のオフによって、ダイオードＤｑ１、Ｄｑ４を通じて、コンデンサＣ３の充電が開始する（区間ＴＭ３）。その後、スイッチング素子Ｑ１、Ｑ４がオンした後も、コンデンサＣ３の充電が継続する。そして、コンデンサＣ３の充電が進行すると、徐々に、コンデンサＣ３の電流は低下し、電圧は飽和する。
【００５３】
セントラルコンバータ１００では、スイッチング素子Ｑ２，Ｑ３のオンによって、トランスＴ１の２次側回路に電流が流れる。したがって、フォーワッド・コンバータが構成される。また、スイッチング素子Ｑ２，Ｑ３がオフすることによって、トランスＴ２の２次巻線がON/OFFに構成されていることによりOFF時のエネルギが二次側に電流が流れる。し
たがって、フライバック・コンバータが構成される。
【００５４】
以上は、交流電源１０１が正のサイクルでの零クロススイッチング、および昇圧動作を説明した。一方、負のサイクルでは、スイッチング素子Ｑ１、Ｑ４とＱ２、Ｑ３との間で波形が、正のサイクルとは入れ替わる。しかしながら、零クロススイッチングと昇圧の動作は、図４−７と同様である。また、２次側への電力転送については負のサイン波サイクルにおいては、トランスＴ２がフォワード方式に、トランスＴ１がフライバック方式に構成される。
【００５５】
すなわち、Ｑ４、Ｑ１オン時にコンデンサＣ２、漏れインダクタンスＬｒ３、１次側励磁インダクタンスＬｔ３を通じ、さらに、Ｌｒ１、Ｌｔ１を通して電流が流れる。Ｑ４、Ｑ１オン時には、コンデンサＣ２、漏れインダクタンスＬｒ１、Ｌｒ３、励磁インダクタンスＬｔ１、Ｌｔ３は、共振回路を形成する。この共振回路の共振特性により、Ｑ４、Ｑ１オン時の電流の立ち上がりは、緩やかとなり、零スイッチングが実現される。
【００５６】
このとき、トランスＴ２の巻線ｎ３を経由して、トランスＴ２は、出力側へ電力を供給する。また、このとき、スイッチング素子Ｑ４、コンデンサＣ３、スイッチング素子Ｑ１、Ｔ１を経由して、電流が流れ、トランスＴ２は、２次側回路へ電力を供給する。
【００５７】
スイッチング素子Ｑ４がオフした後、トランスの励磁エネルギはダイオードＤｑ３を通じＣ３に蓄電される。その場合、トランスＴ２の漏れインダクタンスＬｒ３とコンデンサＣ３によりＱ４電圧の傾斜が緩やかとなり、Ｑ４オフ時の零クロススイッチングが可能となる（図８のＳＦ１に示すＱ２の電圧と同様）。Ｃ３に蓄えられるエネルギはＱ２、Ｑ３が導通することによって継続して増加可能となっている。Ｑ４、Ｑ１オフの直後にインダクタンスＬ４、Ｌｒ３に蓄えられていたエネルギはＣ３に移行し、Ｑ３、Ｑ２オン時にＴ１の巻線ｎ１−ｎ２を通して出力側へ移行される。
【００５８】
なお、Ｑ４、Ｑ１オフ時に漏れインダクタンスＬｒ３、Ｌｒ１に加わる電圧を入力電圧とＣ３の電圧（ＶＣ３×ｎ１／ｎ２）を加えた高い電圧値にしていることがこの回路の特長である。通常の昇圧回路が構成される。したがって、交流入力電圧がコンデンサ電圧よりも低いときもＬ３、Ｌ４、Ｌｒ３にエネルギを蓄えることができる。言い換えれば入力電流を流すことができ、入力力率の改善が可能となる。
【００５９】
以上のように、セントラルコンバータ１００は、交流電源１０１の入力電圧が負のサイクルでは、（１）コンデンサＣ２−トランスＴ２−スイッチング素子Ｑ４はフォワード・コンバータを構成し、（２）コンデンサＣ２−ダイオードＤｑ２−トランスＴ１はフライバック・コンバータを構成する。さらに、（３）ダイオードＤｑ３−コンデンサＣ３およびスイッチング素子Ｑ２−Ｔ１の回路がインダクタンスＬｒ３・Ｌｒ１、スイッチング素子Ｑ３、コンデンサＣ３とで昇圧コンバータを構成する。以上のように、負のサイクルでは、セントラルコンバータ１００は、正のサイクル同様（１）〜（３）の３つの複合回路コンバータとなっている。コンデンサＣ３については、容量を適正値に選択することによって、制御回路１０９のＰＷＭのオン／オフのサイクル毎に充電、放電が繰り返され、自己消弧型素子オフ時は、零クロススイッチングが可能である。
【００６０】
図４−７の電流の流れの通り、スイッチングの周波数に対して、Ｑ２、Ｑ３とＱ１、Ｑ４がオン／オフを繰り返す際に充電、放電が毎サイクルごとに行われる。したがって、コンデンサＣ３の容量を適正値に選択することによって、スイッチングの電圧が零から立ち上がること、つまり電圧のソフトスタート、零クロススイッチングが可能になっている。
【００６１】
また、セントラルコンバータ１００の零クロススイッチング、高力率化のため、インダクタンスＬ３、コンデンサＣ２、漏れインダクタンスＬｒ１、ダイオードＤｑ１、コンデンサＣ３が有効である。また、一つのＰＷＭスイッチング制御だけにて昇圧を行い、ＤＵＴＹ制御することで高力率化が可能な回路となっている。
【００６２】
＜スイッチングの制御方式＞
図８に、制御回路１０９のスイッチングの特徴を例示する。制御回路１０９は、負荷ＲＬに加わる出力電圧と、目標値との差分に応じたデューティ比で、スイッチング素子Ｑ１、Ｑ４：オン、Ｑ２、Ｑ３：オフの第１制御期間と、スイッチング素子Ｑ１、Ｑ４：オフ、Ｑ２、Ｑ３：オンの第２制御期間とを交互に繰り返す。したがって、交流電源１０１の
正のサイクルか、負のサイクルかに依存することなく、上記第１制御期間と、第２制御期間を繰り返す。
【００６３】
そのため、セントラルコンバータ１００は、交流電源１０１からの電圧が、正のサイクルにあるか、負のサイクルにあるかを判定する必要がない。すなわち、セントラルコンバータ１００では、交流電源１０１からの電圧の位相を判定する回路、センサ等は、不要である。
【００６４】
＜比較例１＞
図１０に、比較例１に係るスイッチングの制御方式を例示する。この制御方式では、交流電源１０１からの電圧が正のサイクルにあるか、負のサイクルにあるかに応じて、制御される素子が異なる。図１０の例では、交流電源１０１からの電圧の正のサイクルにおいて、スイッチング回路１０６の構成要素のうち、スイッチング素子Ｑ２、Ｑ３がオン、オフされる。一方、この正のサイクルで、スイッチング素子Ｑ１、Ｑ４は遮断したままである。このような制御によって、スイッチング素子Ｑ２、Ｑ３がオンのとき、トランスＴ１、ダイオードＤ１は、フォワード・コンバータとして動作する。また、スイッチング素子Ｑ２、Ｑ３がオフのとき、トランスＴ２、ダイオードＤ２は、フライバック・コンバータとして動作する。逆に、交流電源１０１からの電圧の負のサイクルにおいては、スイッチング素子Ｑ１、Ｑ４がオン、オフされる。一方、この負のサイクルで、スイッチング素子Ｑ２、Ｑ３は遮断したままである。
【００６５】
このような制御を実現するため、図９の制御方式では、交流電源１０１からの電圧が正のサイクルか、負のサイクルかを判別するための回路、センサ等が必要となり、回路構成が複雑となる。
【００６６】
＜効果＞
以上述べたように、実施例１に係るセントラルコンバータ１００では、コンデンサＣ２は、フィルタ回路１０２の遮断周波数より高い周波数が遮断された交流電力をトランスＴ１、Ｔ２の１次側の回路に供給する。遮断周波数を適切に選択することで、インダクタンスＬ１、Ｌ２、コンデンサＣ１によって、外来サージが抑制され、交流電源１０１からのノイズが抑制される。また、インダクタンスＬ３，Ｌ４は内部からの高周波リップル電流成分の除去用の役目を果たす。なお、零クロススイッチング、すなわち、零クロススイッチングが保証される場合には、Ｌ１，Ｌ２，Ｃ１は削除してもよい。
【００６７】
また、スイッチング素子Ｑ２、Ｑ３がオンの期間（Ｑ１、Ｑ４がオフの期間）では、フォワードモードでの電力が負荷ＲＬに供給され、スイッチング素子Ｑ１、Ｑ４がオンの期間（Ｑ２、Ｑ３がオフの期間）では、フライバックモードでの電力が負荷ＲＬに供給される。したがって、スイッチ素子Ｑ１−Ｑ４のスイッチング動作によらず、ほぼ、途切れることなく、直流電力が負荷ＲＬに供給される。なお、交流電源１０１からの入力電圧の負のサイクルでは、スイッチング素子Ｑ２、Ｑ３とＱ１、Ｑ４とで動作が入れ替わるが、処理は同様である。
【００６８】
制御回路１０９は、交流電源１０１の極性によらず、スイッチ素子Ｑ１、Ｑ４の組みと、Ｑ２、Ｑ３の組みを交互にオンオフすることで、上記零クロススイッチングと、フォワード・コンバータおよびフライバック・コンバータを交互に実現する。また、実施例１の制御回路１０９は、ワンコンバータ構成のスイッチング素子を制御すればよいため、回路構成が簡易となる。また、１コンバータ構成の場合、２コンバータ構成のように、２つスイッチングによるノイズが干渉する。あるいは共鳴しあい誤動作するという問題が低減される。
【００６９】
また、スイッチング素子の電圧が０から離れた電圧でスイッチングが実行されるハードスイッチングでは、ノイズが大きくなり、消費電力も増加する。しかし、上記セントラルコンバータ１００では、コンデンサＣ３の容量を適正値に選択することで、零クロススイッチング、あるいは、零クロススイッチングに近い動作が可能となる。したがって、スイッチング時のノイズを低減でき、ON/OFF時のクロスロスがなくなることによって消費電力を抑制できる。
【００７０】
また、実施例１の回路では、図１に示した電解コンデンサ３０５Ｄを用いないため、突入抑制回路３０４が不要となる。また、実施例２では、スイッチング素子Ｑ１−Ｑ４は、零クロススイッチングとなるため、スナバ回路等が不要となる。このため、実施例１のセントラルコンバータ１００は、従来の回路（図１等）と比較して、回路構成が簡易となる。したがって、実施例１のセントラルコンバータ１００では、部品点数が削減される。
【００７１】
さらに、実施例１のセントラルコンバータ１００は、図２のように、フォーワッド・コンバータとフライバック・コンバータを組み合わせているためセンタタップ方式に比較してトランスの偏磁・磁束の飽和が起き難い。
【００７２】
さらにまた、実施例１のセントラルコンバータ１００は、例えば、図１示した従来の回路の１次側入力ブリッジダイオードの整流回路３０３等の整流用ダイオードを要しないので、電力損失が低減される。
【００７３】
以上のように、セントラルコンバータ１００は、高効率、高力率、小型化、低コスト化、低ノイズ化が実現できる。また、上記のように、制御回路１０９は、交流電源１０１の正負のサイクルの検出等、入力電圧の位相による同期制御が不要である。
【００７４】
＜変形例＞
上記実施例１では、セントラルコンバータ１００の入力側には、交流電源１０１が接続されていた。そして、交流電源１０１の電力はフィルタ回路１０２を経由して、トランスＴ１、スイッチング回路１０６およびトランスＴ２を含む回路に入力される。ただし、セントラルコンバータ１００の構成は、上記実施例１の構成に限定される訳ではない。例えば、交流電源１０１に代えて、直流電源を用いてもよい。入力側に直流電源を接続する場合には、セントラルコンバータ１００は、ＤＣＤＣ（直流直流）変換回路として動作する。入力側に直流電源を接続する場合には、フィルタ回路１０２は、図２、図３よりも簡易な構成としてもよい。
【００７５】
また、上記実施例１では、トランスＴ１、Ｔ２によって、フォーワッド・コンバータとフライバック・コンバータを組み合わせた構成を有する。しかし、実施例１のセントラルコンバータ１００が、Ｔ１、Ｔ２の組み合わせに限定される訳ではない。例えば、セントラルコンバータ１００のうち、トランスＴ２を省略して、フライバック・コンバータを省略してもよい。この場合、トランスＴ１とダイオードＤ１によるフォワード・コンバータによって、絶縁型電力変換回路が実現される。この場合には、図２の節点Ｐ２は、コンデンサＣ２の下側端子に接続される。
【００７６】
また、例えば、セントラルコンバータ１００のうち、トランスＴ１を省略して、フォーワッド・コンバータを省略してもよい。この場合、トランスＴ２とダイオードＤ２によるフライバック・コンバータによって、絶縁型電力変換回路が実現される。このように、フォーワッド・コンバータ、フライバック・コンバータの一方を省略した場合に、電力変換の効率、あるいは、負荷ＲＬに供給可能な電力は低下する可能性がある。しかしながら、部品点数をさらに削減した場合等、種々の理由によって、フォーワッド・コンバータ、フライバック・コンバータの一方を省略してもよい。
【実施例２】
【００７７】
図１１に、実施例２に係るセントラルコンバータ１００Ａを例示する。実施例２では、実施例１に示したセントラルコンバータ１００のより具体的な構成を例示する。したがって、実施例２のセントラルコンバータ１００Ａにおいて、実施例１のセントラルコンバータ１００と同一の構成要素については、同一の符号を付してその説明を省略する。
【００７８】
実施例２のセントラルコンバータ１００Ａでは、整流回路１０８Ａにおいて、ダイオードＤ１に直列にインダクタンスＬ５が設けられ、ダイオードＤ２に直列にインダクタンスＬ６が設けられている。したがって、セントラルコンバータ１００Ａでは、インダクタンスＬ５、Ｌ６とコンデンサＣ４とがローパスフィルタを構成し、実施例１のセントラルコンバータ１００よりもリップルの少ない直流電力の供給が可能となる。また、二次側にインダクタンスを有することにより一次側のリーケージインダクタンスを減らすことが可能となる。一次側電圧が低く、二次側電圧が高い場合にインダクタンスの損失を抑えることができ、有効となる。
【実施例３】
【００７９】
図１２に、実施例３に係るセントラルコンバータ１００Ｂを例示する。実施例３では、実施例１に示したセントラルコンバータ１００において、トランスＴ１、Ｔ２の２次側回路がセンタタップで整流回路に接続される。セントラルコンバータ１００Ｂの他の構成および作用は実施例１、２の場合と同様である。そこで、実施例３において、実施例１、２と同一の構成要素については、同一の符号を付してその説明を省略する。
【００８０】
図１２の回路では、正のサイクルにおいてはスイッチング素子Ｑ２、Ｑ３がオン、Ｑ１、Ｑ４がオフのとき、トランスＴ１とダイオードＤ１がフォワード・コンバータとして作用する。また、このとき、トランスＴ２とダイオードＤ４がフォワード・コンバータとして作用する。
【００８１】
一方、スイッチング素子Ｑ２、Ｑ３がオフ、Ｑ１、Ｑ４がオンのとき、トランスＴ２とダイオードＤ３がフライバック・コンバータとして作用する。また、このとき、トランスＴ１とダイオードＤ２がフライバック・コンバータとして作用する。なお、負のサイクルにおいては動作が逆となり、Ｄ２、Ｄ３がフォワード・コンバータとして動作Ｄ１、Ｄ４がフライバック・コンバータとして動作する。
【００８２】
したがって、図１２の回路では、トランスＴ１、Ｔ２の２次側回路に、それぞれフォワード・コンバータとして作用する回路と、フライバック・コンバータとして作用する回路を並列に設けることが可能となる。例えば、ダイオードＤ１−Ｄ４の定格電流が目標値に対して十分でない場合でも、例えば、ダイオードＤ１とＤ４との組み合わせ、およびダイオードＤ３とＤ２との組み合わせによって、出力電流を目標値の範囲に設計可能となる。また、図１２の回路は、トランスＴ１、Ｔ２の２次側回路に、インダクタンスＬ５を有している。２次側にインダクタンスＬ５を有することによりダイオードの電流が平均値化されるため、平均電流が減り、電流がより継続するのが特徴となる。
【実施例４】
【００８３】
図１３に、実施例４に係るセントラルコンバータ１００Ｃを例示する。実施例４では、実施例１に示したセントラルコンバータ１００を応用し、スイッチング回路１０６およびスイッチング回路１０６に接続されるトランス、整流回路を並列に接続する構成を例示する。セントラルコンバータ１００Ｃの他の構成および作用は実施例１−３の場合と同様である。そこで、実施例３において、実施例１−３と同一の構成要素については、同一の符号を付してその説明を省略する。
【００８４】
セントラルコンバータ１００Ｃは、フィルタ１０２に対して、並列にスイッチング回路１０６Ａと、１０６Ｂを接続している。さらに、変換回路１０６Ａには、フォワード・コンバータとして、トランスＴ１およびダイオードＤ１が接続され、フライバック・コンバータしてＴ２およびダイオードＤ２が接続される。このようにして、トランスＴ１、Ｔ２、ダイオードＤ１、Ｄ２は、実施例１のセントラルコンバータ１００と同様に、整流回路１０８Ａとして機能する。
【００８５】
一方、さらに、変換回路１０６Ｂには、フォワード・コンバータとして、トランスＴ３およびダイオードＤ３が接続され、フライバック・コンバータしてＴ４およびダイオードＤ４が接続される。このようにして、トランスＴ３、Ｔ４、ダイオードＤ３、Ｄ４は、整流回路１０８Ｂとして機能する。
【００８６】
セントラルコンバータ１００Ｃでは、整流回路１０８Ａ、１０８Ｂが並列にコンデンサＣ５を介して負荷ＲＬに並列に接続される。したがって、セントラルコンバータ１００Ｃは、セントラルコンバータ１００に対して、２倍の電力を負荷ＲＬに供給可能となる。例えば、交流電源１０１および整流回路１０８の電流容量が十分にあり、一方、変換回路１０６Ａ、１０６Ｂ、トランスＴ１−Ｔ４、ダイオードＤ１−Ｄ４のいずれかに十分な電流容量がない場合に、セントラルコンバータ１００Ｃは、変換電力の増加に効果を発揮する。
【実施例５】
【００８７】
図１４に、実施例５に係るセントラルコンバータ１００Ｄを例示する。実施例４では、実施例１に示したセントラルコンバータ１００を応用し、スイッチング回路１０６およびスイッチング回路１０６に接続されるトランス、整流回路を多段に接続する構成を例示する。この場合の多段とは、実施例４での２つの整流回路１０８Ａ、１０Ｂの並列接続に対して、直列接続をいう。この多段接続をカスケード接続ともいう。セントラルコンバータ１００Ｄの他の構成および作用は実施例１−４の場合と同様である。そこで、実施例３において、実施例１−４と同一の構成要素については、同一の符号を付してその説明を省略する。
【００８８】
セントラルコンバータ１００Ｄは、第１の系統の回路であるスイッチング回路１０６Ａ、トランスＴ１、Ｔ２と、第２の系統の回路であるスイッチング回路１０６Ｂ、トランスＴ３、Ｔ４と、を有する。第１の系統の回路と、第２の系統の回路とは、フィルタ回路１０２に対して、トランスＴ１−Ｔ４の１次側で直列に接続される。すなわち、フィルタ回路１０２のコンデンサ１０２から供給される電流は、第１の系統の回路と第２の系統の回路を直列に通り、フィルタ回路１０２に戻る。
【００８９】
トランスＴ１−Ｔ４の２次側の回路は、整流回路１０８Ａと１０８Ｂとが、直列に、コンデンサＣ７および負荷ＲＬに接続される。整流回路１０８Ａと１０８Ｂのそれぞれ動作は、実施例４の並列接続の場合と同様である。
【００９０】
上述のように、セントラルコンバータ１００Ｄでは、整流回路１０８Ａ、１０８ＢがコンデンサＣ５を介して負荷ＲＬに直列に接続される。したがって、セントラルコンバータ１００Ｄは、セントラルコンバータ１００に対して、２倍の電圧を負荷に供給可能となる。例えば、交流電源１０１および整流回路１０８の電力容量が十分にあり、一方、変換回路１０６Ａ、１０６Ｂによる昇圧が十分でない場合、トランスＴ１−Ｔ４の１次側と２次側の巻線比による変圧性能が十分でない場合、あるいはダイオードＤ１−Ｄ４の耐圧が十分でない場合等に、セントラルコンバータ１００Ｄの構成は効果を発揮する。すなわち、実施例１のセントラルコンバータ１００の２次側昇圧性能が十分でない場合でも、セント
ラルコンバータ１００Ｄは、変換後の直流電圧の増加に効果を発揮する。
【符号の説明】
【００９１】
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ  変換回路
１０１、３０１  交流電源
１０２、３０２、４０２  フィルタ回路
１０６、１０６Ａ、１０６Ｂ、３０６  スイッチング回路
１０８、１０８Ａ、１０８Ｂ、３０８  整流回路
１０９  制御回路
Ｄｑ１−Ｄｑ４  ダイオード
Ｌｒ１−Ｌｒ８  漏れインダクタンス
Ｌｔ１−Ｌｔ４  励磁インダクタンス
Ｔ１−Ｔ４  トランス
Ｑ１−Ｑ８  スイッチング素子
【図１】
2014033556.tif 000003
【図２】
2014033556.tif 000004
【図３】
2014033556.tif 000005
【図４】
2014033556.tif 000006
【図５】
2014033556.tif 000007
【図６】
2014033556.tif 000008
【図７】
2014033556.tif 000009
【図８】
2014033556.tif 000010
【図９】
2014033556.tif 000011
【図１０】
2014033556.tif 000012
【図１１】
2014033556.tif 000013
【図１２】
2014033556.tif 000014
【図１３】
2014033556.tif 000015
【図１４】
2014033556.tif 000016