(57)【要約】【課題】降圧モード時にデューティを０％に設定することができ、降圧モードと昇圧モードとを連続的に切り替えることができるスイッチング電源の制御回路を提供する。【解決手段】スイッチング電源１の制御回路３は、出力電圧Ｖｏと基準電圧Ｖｒの差電圧に応じて決定される時定数に基づいて電圧値が変化して、互いに位相の異なる複数の基準信号Ｖｃ１，Ｖｃ２を生成する信号生成回路３１，３２と、基準信号Ｖｃ１，Ｖｃ２と基準電圧Ｖｃとを比較する比較器４０とを有する。また、制御回路３は、比較器４０の出力信号Ｓａと所定周期のクロック信号ＣＫとに基づいて、昇圧モード及び降圧モードのいずれか一方を選択する選択信号ＳＳを生成する切替制御回路６０を有する。そして、制御回路３は、選択信号ＳＳと出力信号Ｓａとクロック信号ＣＫとに基づいて、スイッチ回路ＳＷ１〜ＳＷ４をスイッチング制御する。【選択図】図１
2014079052.tif 000002
【特許請求の範囲】
【請求項１】
所定周期のクロック信号に基づいて複数のスイッチ回路をスイッチング制御するスイッチング電源の制御回路において、
出力電圧に応じた帰還電圧と第１基準電圧の差電圧に応じて決定される時定数に基づいて信号レベルが変化して、互いに位相の異なる複数の第１基準信号と、第２基準信号とを比較する比較器と、
前記比較器の出力信号と前記クロック信号とに基づいて、昇圧モード及び降圧モードのいずれか一方を選択する選択信号を生成する切替制御回路と、を有し、
前記選択信号と前記出力信号とに基づいて、前記複数のスイッチ回路をスイッチング制御することを特徴とするスイッチング電源の制御回路。
【請求項２】
前記切替制御回路は、
前記複数の第１基準信号の信号レベルを異なる位相で変化させ始めるとともに、前記クロック信号のＮ（Ｎは２以上の自然数）周期ごとに各前記第１基準信号の信号レベルを変化させ始める第１制御信号を生成し、前記第１基準信号が前記第２基準信号に達して第１レベルの前記出力信号が生成される度に、前記複数の第１基準信号を所定の順序で初期化する第２制御信号を生成する第１回路と、
前記複数の第１基準信号のうち一の第１基準信号を選択しているときに、前記第１レベルの前記出力信号が生成されたときに前記所定の順序で前記一の第１基準信号の次の第１基準信号を選択し、該次の第１基準信号を前記第２基準信号と比較させる第３制御信号を生成する第２回路と、
前記第１基準信号の信号レベルが変化し始めるタイミングと、前記第１レベルの前記出力信号が生成されるタイミングと、前記クロック信号の周期との関係に基づいて前記選択信号を生成する第３回路と、
を有することを特徴とする請求項１に記載のスイッチング電源の制御回路。
【請求項３】
前記複数の第１基準信号は、前記クロック信号の１周期ずつ位相がずれたＮ個の第１基準信号であり、
前記第３回路は、所定の前記第１基準信号の信号レベルが変化し始めるタイミングから前記クロック信号の（Ｎ−１）周期が経過する前に、前記所定の第１基準信号の信号レベルが前記第２基準信号に達したか否かに応じて前記選択信号を生成することを特徴とする請求項２に記載のスイッチング電源の制御回路。
【請求項４】
前記複数の第１基準信号は、互いに位相が前記クロック信号の１周期ずれた２個の第１基準信号であって、前記クロック信号の第１レベルから第２レベルへの遷移をトリガとして信号レベルが変化し始める信号であり、
前記第３回路は、所定の前記第１基準信号の信号レベル変化のトリガとなる前記クロック信号の遷移から前記クロック信号の１周期が経過する前に、前記所定の第１基準信号の信号レベルが前記第２基準信号に達したときに、前記昇圧モードを選択する前記選択信号を生成する一方、前記信号レベル変化のトリガとなる前記クロック信号の遷移から前記クロック信号の１周期以上経過した後に、前記所定の第１基準信号の信号レベルが前記第２基準信号に達したときに、前記降圧モードを選択する前記選択信号を生成することを特徴とする請求項２に記載のスイッチング電源の制御回路。
【請求項５】
前記帰還電圧と前記第１基準電圧との差電圧を第１電流に変換する電圧電流変換回路と、
前記第１電流に応じた充電電流に応じて充電される容量素子と、前記容量素子に並列に接続され、前記第１制御信号及び前記第２制御信号によりスイッチング制御されるスイッチとを有し、前記複数の第１基準信号をそれぞれ生成する複数の信号生成回路と、
を有することを特徴とする請求項２〜４のいずれか１つに記載のスイッチング電源の制御回路。
【請求項６】
前記電圧電流変換回路は、
前記出力電圧と、前記スイッチング電源の入力電圧とに依存して電流値が変化する第２電流を生成する電流源と、
前記第２電流が供給され、前記帰還電圧と前記第１基準電圧との比較結果に応じて前記第２電流を分流した前記第１電流を生成する差動対と、
を有することを特徴とする請求項５に記載のスイッチング電源の制御回路。
【請求項７】
複数のスイッチ回路を有する昇降圧型の出力部と、所定周期のクロック信号に基づいて前記複数のスイッチ回路をスイッチング制御する制御回路とを有するスイッチング電源において、
前記制御回路は、
出力電圧に応じた帰還電圧と第１基準電圧の差電圧に応じて決定される時定数に基づいて信号レベルが変化して、互いに位相の異なる複数の第１基準信号と、第２基準信号とを比較する比較器と、
前記比較器の出力信号と前記クロック信号とに基づいて、昇圧モード及び降圧モードのいずれか一方を選択する選択信号を生成する切替制御回路と、を有し、
前記選択信号と前記出力信号とに基づいて、前記複数のスイッチ回路をスイッチング制御することを特徴とするスイッチング電源。
【請求項８】
所定周期のクロック信号に基づいて複数のスイッチ回路をスイッチング制御するスイッチング電源の制御方法において、
出力電圧に応じた帰還電圧と第１基準電圧の差電圧に応じて決定される時定数に基づいて信号レベルが変化して、互いに位相の異なる複数の第１基準信号と、第２基準信号とを比較し、
前記第１基準信号と前記第２基準信号の比較結果と前記クロック信号とに基づいて、昇圧モード及び降圧モードのいずれか一方を選択する選択信号を生成し、
前記選択信号と前記比較結果とに基づいて、前記複数のスイッチ回路をスイッチング制御することを特徴とするスイッチング電源の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の制御回路、スイッチング電源及びスイッチング電源の制御方法に関するものである。
【背景技術】
【０００２】
従来、直流入力電圧の供給に基づいて定電圧を出力する電源回路として、半導体のスイッチング素子を用いたスイッチング電源が電子機器に広く利用されている（例えば、特許文献１参照）。そして、バッテリ等により動作する電子機器には、入力電圧（バッテリ電圧）に依存せず一定の出力電圧が得られる昇降圧型のスイッチング電源が用いられている。
【０００３】
図１３は、従来の昇降圧型のスイッチング電源、具体的には、いわゆるＨブリッジ昇降圧型のＤＣ−ＤＣコンバータの出力部を示している。この出力部は、４つのスイッチ回路ＳＷ１１〜ＳＷ１４と、コイルＬ１１とを有している。コイルＬ１１の第１端子にはスイッチ回路ＳＷ１１を介して入力電圧Ｖｉｎが供給され、コイルＬ１１の第１端子にはスイッチ回路ＳＷ１２を介してグランドＧＮＤが接続されている。また、コイルＬ１１の第２端子にはスイッチ回路ＳＷ１３を介してグランドＧＮＤが接続され、コイルＬ１１の第２端子にはスイッチ回路ＳＷ１４を介して出力端子Ｐｏに接続されている。この出力端子Ｐｏから出力電圧Ｖｏｕｔが出力される。
【０００４】
このような出力部を含むスイッチング電源は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差に応じて、昇降圧モード、昇圧モード及び降圧モードの３つのモードを切り替えて出力電圧Ｖｏを生成する。すなわち、上記スイッチング電源は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとが略等しいときに昇降圧モードで動作し、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも低いときに昇圧モードで動作し、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高いときに降圧モードで動作する。
【０００５】
昇降圧モードでは、４つのスイッチ回路ＳＷ１１〜ＳＷ１４をスイッチング制御してステート１〜ステート３に順次制御する。まず、ステート１では、スイッチ回路ＳＷ１１，ＳＷ１３がオンされ、スイッチ回路ＳＷ１２，ＳＷ１４がオフされて電流Ｉ１１が流れ、コイルＬ１１にエネルギーが蓄積される。続いて、ステート２では、スイッチ回路ＳＷ１２，ＳＷ１４がオンされ、スイッチ回路ＳＷ１１，ＳＷ１３がオフされて電流Ｉ１２が流れ、コイルＬ１１に蓄積されたエネルギーが出力端子Ｐｏに向けて放出される。次いで、ステート３では、スイッチ回路ＳＷ１１，ＳＷ１４がオンされ、スイッチ回路ＳＷ１２，ＳＷ１３がオフされて電流Ｉ１３が流れ、入力側からのエネルギーが出力端子Ｐｏに供給される。そして、昇降圧モードでは、これらステート１〜ステート３（スイッチ回路ＳＷ１１〜ＳＷ１４）のデューティを制御することにより昇降圧動作が行われ、出力電圧Ｖｏｕｔが所望の一定電圧に維持される。
【０００６】
昇圧モードでは、スイッチ回路ＳＷ１１がオン固定、スイッチ回路ＳＷ１２がオフ固定され、１クロックサイクル内においてスイッチ回路ＳＷ１３，ＳＷ１４が交互にオンされる。これにより、昇圧モードでは、ステート１とステート３とが交互に繰り返され、電流Ｉ１１，Ｉ１３が交互に流れて出力電圧Ｖｏｕｔが昇圧される。
【０００７】
降圧モードでは、スイッチ回路ＳＷ１４がオン固定、スイッチ回路ＳＷ１３がオフ固定され、１クロックサイクル内においてスイッチ回路ＳＷ１１，ＳＷ１２が交互にオンされる。これにより、降圧モードでは、ステート２とステート３とが交互に繰り返され、電流Ｉ１２，Ｉ１３が交互に流れて出力電圧Ｖｏｕｔが降圧される。
【０００８】
このような昇降圧モード、昇圧モード及び降圧モードの３つのモードを切り替えて制御することにより、昇降圧の切り替え点が無く、連続的に昇降圧を行うことができる。
しかしながら、昇降圧モードでは、１クロックサイクル内において４つのスイッチ回路ＳＷ１１〜ＳＷ１４が全てスイッチング制御されるため、電力効率が悪いという問題がある。
【０００９】
そこで、昇圧モードと降圧モードとの間に昇降圧モードを介することなく、昇圧モードから降圧モードへ、あるいは降圧モードから昇圧モードへ連続的に（シームレスに）動作モードを切り替える制御方式が提案されている（例えば、特許文献２参照）。例えば、入力電圧と出力電圧との電位差に応じてパルス幅が変化する制御信号がクロック信号に同期して生成され、その制御信号とＰＷＭ比較器の出力信号との位相差を利用して昇圧モードと降圧モードとが連続的に切り替えられる。すなわち、入力電圧が出力電圧に近づくに連れて、上記制御信号のパルス幅の変化によって、降圧モードではステート２の時間が極小となるように制御され、昇圧モードではステート１の時間が極小となるように制御される。そして、入力電圧が出力電圧と等しくなると、ステート１，２の時間が０に制御され、ステート３のみで動作するように制御される。このような制御により、昇降圧モードを介することなく、昇圧モードと降圧モードとを連続的に切り替えることができるため、電力効率を向上させることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−１０５４４３号公報
【特許文献２】特開２０１０−１５８１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記制御方式では、制御信号がクロック信号に同期して生成されているため、例えば降圧モード時に無負荷状態が生じた場合であっても、制御信号とクロック信号との間にステート３の状態が発生してしまう。すなわち、無負荷状態のときに、スイッチ回路ＳＷ１１のオンデューティを０％にすることができないため、出力電圧の制御ができなくなり、出力電圧が不安定な状態になるという問題がある。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、所定周期のクロック信号に基づいて複数のスイッチ回路をスイッチング制御するスイッチング電源の制御回路において、出力電圧に応じた帰還電圧と第１基準電圧の差電圧に応じて決定される時定数に基づいて信号レベルが変化して、互いに位相の異なる複数の第１基準信号と、第２基準信号とを比較する比較器と、前記比較器の出力信号と前記クロック信号とに基づいて、昇圧モード及び降圧モードのいずれか一方を選択する選択信号を生成する切替制御回路と、を有し、前記選択信号と前記出力信号とに基づいて、前記複数のスイッチ回路をスイッチング制御する。
【発明の効果】
【００１３】
本発明の一観点によれば、降圧モード時にデューティを０％に設定することができ、降圧モードと昇圧モードとを連続的に切り替えることができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態のスイッチング電源を示すブロック回路図。
【図２】第１実施形態の駆動回路の内部構成例を示す回路図。
【図３】第１実施形態の切替制御回路内の信号生成回路の内部構成例を示すブロック図。
【図４】出力部の動作説明図。
【図５】出力部の動作説明図。
【図６】出力部の動作説明図。
【図７】第１実施形態のスイッチング電源の動作を示すタイミングチャート。
【図８】第２実施形態のスイッチング電源を示すブロック回路図。
【図９】第２実施形態の駆動回路の内部構成例を示す回路図。
【図１０】第２実施形態のスイッチング電源の動作を示すタイミングチャート。
【図１１】変形例のスイッチング電源を示すブロック回路図。
【図１２】変形例の電流源の内部構成例を示す回路図。
【図１３】従来のスイッチング電源の動作を示す説明図。
【発明を実施するための形態】
【００１５】
（第１実施形態）
以下、第１実施形態を図１〜図７に従って説明する。
図１に示すように、昇降圧型のスイッチング電源１は、出力部２と、その出力部２を制御する制御回路３とを有している。
【００１６】
出力部２は、４つの第１〜第４スイッチ回路ＳＷ１〜ＳＷ４と、コイルＬ１と、コンデンサＣ１とを有する昇降圧型の出力部である。例えば、第１スイッチ回路ＳＷ１はＰチャネルＭＯＳトランジスタであり、第３スイッチ回路ＳＷ３はＮチャネルＭＯＳトランジスタである。また、第２スイッチ回路ＳＷ２は低電位電源（ここでは、グランドＧＮＤ）側をアノードとするダイオードとして常時動作し、第４スイッチ回路ＳＷ４は出力電圧Ｖｏを出力する出力端子Ｐｏ側をカソードとするダイオードとして常時動作する。
【００１７】
第１スイッチ回路ＳＷ１の第１端子（例えば、ソース端子）は、外部の電源Ｅ１０で生成される入力電圧Ｖｉが供給される入力端子Ｐｉに接続されている。第１スイッチ回路ＳＷ１の第２端子（例えば、ドレイン端子）は第２スイッチ回路ＳＷ２のカソードに接続されている。第１スイッチ回路ＳＷ１と第２スイッチ回路ＳＷ２との間のノードＮ１はコイルＬ１の第１端子に接続されている。コイルＬ１の第２端子は第３スイッチ回路ＳＷ３の第１端子（例えば、ドレイン端子）に接続され、その第３スイッチ回路ＳＷ３の第２端子（例えば、ソース端子）はグランドＧＮＤに接続されている。これらコイルＬ１と第３スイッチ回路ＳＷ３との間のノードＮ２は第４スイッチ回路ＳＷ４のアノードに接続され、その第４スイッチ回路ＳＷ４のカソードは出力端子Ｐｏに接続されている。この出力端子ＰｏはコンデンサＣ１の第１端子に接続され、そのコンデンサＣ１の第２端子はグランドＧＮＤに接続されている。
【００１８】
第１スイッチ回路ＳＷ１の制御端子（例えば、ゲート端子）には、制御回路３から制御信号ＤＲ１が供給される。第３スイッチ回路ＳＷ３の制御端子（例えば、ゲート端子）には、制御回路３から制御信号ＤＲ３が供給される。第１スイッチ回路ＳＷ１及び第３スイッチ回路ＳＷ３は、制御信号ＤＲ１，ＤＲ３にそれぞれ応答してオン・オフする。そして、第４スイッチ回路ＳＷ４を介して出力端子Ｐｏから出力電圧Ｖｏ及び出力電流Ｉｏが出力される。
【００１９】
次に、制御回路３の内部構成例について説明する。
制御回路３は、差動対回路１０と、充電電流生成回路２０と、充電回路３０と、スイッチ回路ＳＷと、比較器４０と、発振器４１と、駆動回路５０と、切替制御回路６０とを有している。
【００２０】
差動対回路１０は、電流値固定の電流Ｉ１を供給する電流源１１と、ＰチャネルＭＯＳトランジスタＴＰ１とＰチャネルＭＯＳトランジスタＴＰ２とを含む差動対１２とを有している。トランジスタＴＰ１とトランジスタＴＰ２とは同一の電流能力を有する。
【００２１】
電流源１１は、その第１端子が入力端子Ｐｉに接続され、第２端子がトランジスタＴＰ１の第１端子（例えば、ソース端子）及びトランジスタＴＰ２の第１端子（例えば、ソース端子）に接続されている。トランジスタＴＰ１の第２端子（例えば、ドレイン端子）はグランドＧＮＤに接続されている。このトランジスタＴＰ１の制御端子（例えば、ゲート端子）には、基準電源Ｅ１にて生成される基準電圧Ｖｒが供給される。トランジスタＴＰ２の第２端子（例えば、ドレイン端子）は、充電電流生成回路２０内のＮチャネルＭＯＳトランジスタＴＮ１を介してグランドＧＮＤに接続されている。このトランジスタＴＰ２の制御端子（例えば、ゲート端子）には、上記出力電圧Ｖｏが供給される。
【００２２】
差動対回路１０では、基準電圧Ｖｒと出力電圧Ｖｏとが等しい状態（以下、「バランス状態」ともいう。）のとき、トランジスタＴＰ１とトランジスタＴＰ２とに分流される電流が等しくなる。すなわち、バランス状態のときには、トランジスタＴＰ１が流す分流電流とトランジスタＴＰ２が流す分流電流Ｉ２とは共に電流Ｉ１の１／２になる。
【００２３】
また、出力電圧Ｖｏが基準電圧Ｖｒよりも高い場合には、分流電流Ｉ２は上記バランス状態のときと比べて減少する。出力電圧Ｖｏが高いほど分流電流Ｉ２は減少し、最小で０Ａまで減少する。すなわち、バランス状態から出力電圧Ｖｏが上昇すると、差動対回路１０によって分流される分流電流Ｉ２は、出力電圧Ｖｏの上昇に伴って電流Ｉ１の１／２から０Ａまで減少する。
【００２４】
一方、出力電圧Ｖｏが基準電圧Ｖｒよりも低い場合には、分流電流Ｉ２は上記バランス状態のときと比べて増加する。出力電圧Ｖｏが低いほど分流電流Ｉ２は増加し、最大で電流Ｉ１まで増加する。すなわち、バランス状態から出力電圧Ｖｏが低下すると、差動対回路１０によって分流される分流電流Ｉ２は、出力電圧Ｖｏの低下に伴って電流Ｉ１の１／２から電流Ｉ１まで増加する。
【００２５】
このように、差動対回路１０では、出力電圧Ｖｏと基準電圧Ｖｒとの比較結果に応じて、出力電圧Ｖｏが低いほど電流値が大きくなる分流電流Ｉ２が生成される。換言すると、差動対回路１０は、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧を分流電流Ｉ２に変換する電圧電流変換回路として機能する。
【００２６】
充電電流生成回路２０は、複数のカレントミラー回路２１，２２を有している。これらカレントミラー回路２１，２２は、入力側のＮチャネルＭＯＳトランジスタＴＮ１を共通に有している。このトランジスタＴＮ１の第１端子（例えば、ドレイン端子）は、上記トランジスタＴＰ２の第２端子に接続されるとともに、同トランジスタＴＮ１の制御端子（例えば、ゲート端子）に接続されている。トランジスタＴＮ１の第２端子（例えば、ソース端子）はグランドＧＮＤに接続されている。また、トランジスタＴＮ１の制御端子は、出力側のＮチャネルＭＯＳトランジスタＴＮ２，ＴＮ３の制御端子に共通に接続されている。これらトランジスタＴＮ２，ＴＮ３の第１端子（例えば、ソース端子）は各々、グランドＧＮＤに接続されている。
【００２７】
トランジスタＴＮ１は、トランジスタＴＮ２と共にカレントミラー回路２１として機能し、トランジスタＴＮ３と共にカレントミラー回路２２として機能する。本実施形態では、出力側のトランジスタＴＮ２，ＴＮ３は、入力側のトランジスタＴＮ１の電気的特性と同一値の電気的特性を持つ。したがって、出力側のトランジスタＴＮ２，ＴＮ３は、入力側のトランジスタＴＮ１に流れる分流電流Ｉ２と同一の電流値を持つ充電電流Ｉｃ１，Ｉｃ２をそれぞれ流す。すなわち、トランジスタＴＮ２，ＴＮ３は、出力電圧Ｖｏと基準電圧Ｖｒとの比較結果に応じた電流値を持つ充電電流Ｉｃ１，Ｉｃ２をそれぞれ生成する。
【００２８】
充電回路３０は、コンデンサＣｐ１と、スイッチＳ１と、コンデンサＣｐ２と、スイッチＳ２とを有している。ここで、コンデンサＣｐ１とコンデンサＣｐ２とは同一の容量値を有している。ここで、コンデンサＣｐ１とスイッチＳ１と上記カレントミラー回路２１とは、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧に応じて決定される時定数で電圧値が変化する基準信号Ｖｃ１を生成する信号生成回路３１に含まれる。また、コンデンサＣｐ２とスイッチＳ２と上記カレントミラー回路２２とは、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧に応じて決定される時定数で電圧値が変化し、上記基準信号Ｖｃ１と位相が異なる基準信号Ｖｃ２を生成する信号生成回路３２に含まれる。
【００２９】
コンデンサＣｐ１は、その第１端子が入力端子Ｐｉに接続され、第２端子が上記トランジスタＴＮ２の第２端子（例えば、ドレイン端子）に接続されている。スイッチＳ１は、その第１端子が入力端子Ｐｉに接続され、第２端子が上記トランジスタＴＮ２の第２端子に接続されている。すなわち、コンデンサＣｐ１とスイッチＳ１とは並列に接続されている。これらコンデンサＣｐ１及びスイッチＳ１とカレントミラー回路２１との間のノードＮ１１はスイッチ回路ＳＷの第１端子ａ１に接続されている。また、スイッチＳ１の制御端子には、切替制御回路６０から制御信号ＳＣ１が供給される。このスイッチＳ１は、制御信号ＳＣ１に応答してオン・オフ制御される。
【００３０】
例えば、Ｌレベル（低電位電源電圧レベル。例えば、グランドレベル）の制御信号ＳＣ１に応答してスイッチＳ１がオフすると、トランジスタＴＮ２が流す充電電流Ｉｃ１によってコンデンサＣｐ１が充電される。このため、スイッチＳ１がオフしている期間では、コンデンサＣｐ１の容量値と充電電流Ｉｃ１の電流値とに基づく時定数によって、上記基準信号Ｖｃ１（ノードＮ１１の電圧）の電圧値が徐々に低下する。一方、Ｈレベル（高電位電源電圧レベル。例えば、入力電圧Ｖｉレベル）の制御信号ＳＣ１に応答してスイッチＳ１がオンすると、コンデンサＣｐ１の両端子が短絡され、コンデンサＣｐ１に蓄えられた電荷が放電されるため、基準信号Ｖｃ１が入力電圧Ｖｉレベルに初期化（リセット）される。
【００３１】
コンデンサＣｐ２は、その第１端子が入力端子Ｐｉに接続され、第２端子が上記トランジスタＴＮ３の第２端子（例えば、ドレイン端子）に接続されている。スイッチＳ２は、その第１端子が入力端子Ｐｉに接続され、第２端子が上記トランジスタＴＮ３の第２端子に接続されている。すなわち、コンデンサＣｐ２とスイッチＳ２とは並列に接続されている。これらコンデンサＣｐ２及びスイッチＳ２とカレントミラー回路２２との間のノードＮ１２はスイッチ回路ＳＷの第２端子ａ２に接続されている。また、スイッチＳ２の制御端子には、上記制御信号ＳＣ１と周期が同一で、且つ制御信号ＳＣ１と位相が異なる制御信号ＳＣ２が切替制御回路６０から供給される。このスイッチＳ２は、制御信号ＳＣ２に応答してオン・オフ制御される。
【００３２】
例えば、Ｌレベルの制御信号ＳＣ２に応答してスイッチＳ２がオフすると、トランジスタＴＮ３が流す充電電流Ｉｃ２によってコンデンサＣｐ２が充電される。このため、スイッチＳ２がオフしている期間では、コンデンサＣｐ２の容量値と充電電流Ｉｃ２の電流値とに基づく時定数によって、上記基準信号Ｖｃ２（ノードＮ１２の電圧）の電圧値が徐々に低下する。ここで、コンデンサＣｐ１，Ｃｐ２が同一の容量値に設定され、充電電流Ｉｃ１，Ｉｃ２が同一の電流値に設定されているため、同時刻における信号生成回路３１，３２の時定数とは同一の値になる。一方、Ｈレベルの制御信号ＳＣ２に応答してスイッチＳ２がオンすると、コンデンサＣｐ２の両端子が短絡され、コンデンサＣｐ２に蓄えられた電荷が放電されるため、基準信号Ｖｃ２が入力電圧Ｖｉレベルに初期化（リセット）される。
【００３３】
これらコンデンサＣｐ１，Ｃｐ２は、クロック信号ＣＫのＮ周期（ここでは、２周期）毎に初期化のために放電された上で充電が開始される。また、互いに位相の異なる制御信号ＳＣ１，ＳＣ２によってコンデンサＣｐ１，Ｃｐ２の充電が開始される、具体的にはコンデンサＣｐ１，Ｃｐ２は互いに位相がクロック信号ＣＫの１周期分ずれて充電が開始される。このため、基準信号Ｖｃ１，Ｖｃ２は、互いに位相がクロック信号ＣＫの１周期分だけずれている。
【００３４】
このような信号生成回路３１，３２では、充電電流Ｉｃ１，Ｉｃ２が大きいほど時定数が短くなる。このため、上記差動対回路１０及び充電電流生成回路２０は、出力電圧Ｖｏと基準電圧Ｖｒとの比較結果に応じて、出力電圧Ｖｏが低くなるに連れて信号生成回路３１，３２の時定数が短くなるように（充電電流Ｉｃ１，Ｉｃ２が大きくなるように）電圧電流変換する回路とも言える。
【００３５】
スイッチ回路ＳＷは、ノードＮ１１に接続された第１端子ａ１と、ノードＮ１２に接続された第２端子ａ２と、共通端子ｃ１とを有している。このスイッチ回路ＳＷの共通端子ｃ１は、比較器４０の反転入力端子に接続されている。このスイッチ回路ＳＷは、切替制御回路６０から供給される制御信号ＳＧ１に応答して、共通端子ｃ１と第１端子ａ１又は第２端子ａ２との接続が切り替えられる。例えば、スイッチ回路ＳＷは、Ｈレベルの制御信号ＳＧ１に応答して、共通端子ｃ１と第１端子ａ１とを接続する。すると、信号生成回路３１が比較器４０の反転入力端子に接続され、基準信号Ｖｃ１が比較器４０の反転入力端子に供給される。一方、スイッチ回路ＳＷは、Ｌレベルの制御信号ＳＧ１に応答して、共通端子ｃ１と第２端子ａ２とを接続する。すると、信号生成回路３２が比較器４０の反転入力端子に接続され、基準信号Ｖｃ２が比較器４０の反転入力端子に供給される。なお、スイッチ回路ＳＷは、第１端子ａ１又は第２端子ａ２と共通端子ｃ１との接続を切り替える際、一旦、比較器４０と、ノードＮ１１，Ｎ１２（基準信号Ｖｃ１，Ｖｃ２）とを開放状態とする、ブレイク・ビフォー・メイク動作を行う。これにより、スイッチ回路ＳＷにおける接続の切り替えの際に、基準信号Ｖｃ１及び基準信号Ｖｃ２のショートにより生じる基準信号Ｖｃ１及び基準信号Ｖｃ２の電圧値の変化を抑制することができる。
【００３６】
比較器４０の非反転入力端子には、基準電源Ｅ２にて生成される基準電圧Ｖｃが供給される。この基準電圧Ｖｃは、例えば入力電圧Ｖｉから所定の電圧値を減じた電圧である。
比較器４０は、反転入力端子に供給される基準信号Ｖｃ１，Ｖｃ２と基準電圧Ｖｃとの比較結果に応じた出力信号Ｓａを生成する。例えば、比較器４０は、反転入力端子に供給される電圧（基準信号Ｖｃ１又は基準信号Ｖｃ２）が基準電圧Ｖｃよりも高い場合に、Ｌレベルの出力信号Ｓａを生成する。一方、比較器４０は、反転入力端子に供給される電圧（基準信号Ｖｃ１又は基準信号Ｖｃ２）が基準電圧Ｖｃよりも低い場合に、Ｈレベルの出力信号Ｓａを生成する。この出力信号Ｓａは、駆動回路５０及び切替制御回路６０に供給される。
【００３７】
発振器４１は、所定の周期を持つクロック信号ＣＫを生成する。このクロック信号ＣＫは、駆動回路５０及び切替制御回路６０に供給される。
駆動回路５０には、昇圧モード及び降圧モードのいずれか一方のスイッチング電源１の動作モードを選択するための選択信号ＳＳが切替制御回路６０から供給される。この駆動回路５０は、比較器４０の出力信号Ｓａとクロック信号ＣＫと選択信号ＳＳとに基づいて、第１スイッチ回路ＳＷ１をオン・オフ制御する制御信号ＤＲ１と、第３スイッチ回路ＳＷ３をオン・オフ制御する制御信号ＤＲ３とを生成する。
【００３８】
図２に示すように、駆動回路５０は、２つのＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）５１，５２を有している。各ＲＳ−ＦＦ回路５１，５２のセット端子Ｓには、比較器４０から出力信号Ｓａが供給される。また、各ＲＳ−ＦＦ回路５１，５２のリセット端子Ｒには、発振器４１からクロック信号ＣＫが供給される。これらＲＳ−ＦＦ回路５１，５２は、上記選択信号ＳＳによって選択された一方のＲＳ−ＦＦ回路のみが、上記出力信号Ｓａ及びクロック信号ＣＫに応答して動作する。
【００３９】
例えば、降圧モードが選択されたことを示すＬレベルの選択信号ＳＳに応答して、ＲＳ−ＦＦ回路５１，５２のうちＲＳ−ＦＦ回路５１のみが動作する。すなわち、Ｌレベルの選択信号ＳＳが入力されているときのＲＳ−ＦＦ回路５１は、出力信号Ｓａの立ち上がりエッジに応答して反転出力端子ＸＱからＬレベルの制御信号ＤＲ１を出力し、クロック信号ＣＫの立ち上がりエッジに応答してＨレベルの制御信号ＤＲ１を出力する。この場合のＲＳ−ＦＦ回路５２は、Ｌレベルの選択信号ＳＳに応答してリセット状態に維持され、Ｌレベル固定の制御信号ＤＲ３を出力端子Ｑから出力する。なお、第１スイッチ回路ＳＷ１は、Ｌレベルの制御信号ＤＲ１に応答してオンし、Ｈレベルの制御信号ＤＲ１に応答してオフする。また、第３スイッチ回路ＳＷ３は、Ｌレベルの制御信号ＤＲ３に応答してオフし、Ｈレベルの制御信号ＤＲ３に応答してオンする。
【００４０】
一方、昇圧モードが選択されたことを示すＨレベルの選択信号ＳＳに応答して、ＲＳ−ＦＦ回路５１，５２のうちＲＳ−ＦＦ回路５２のみが動作する。すなわち、Ｈレベルの選択信号ＳＳが入力されているときのＲＳ−ＦＦ回路５２は、出力信号Ｓａの立ち上がりエッジに応答して出力端子ＱからＨレベルの制御信号ＤＲ３を出力し、クロック信号ＣＫの立ち上がりエッジに応答して出力端子ＱからＬレベルの制御信号ＤＲ３を出力する。なお、この場合のＲＳ−ＦＦ回路５１は、Ｈレベルの選択信号ＳＳに応答してセット状態に維持され、Ｌレベル固定の制御信号ＤＲ１を出力する。
【００４１】
図１に示した切替制御回路６０は、分周器６１と、信号生成回路６２とを有している。分周器６１は、上記クロック信号ＣＫを分周（ここでは、２分周）した分周信号ＣＫａを生成する。すなわち、分周器６１は、クロック信号ＣＫの立ち上がりエッジを検出する毎に、信号レベルがＨレベルとＬレベルとで交互に切り替わる分周信号ＣＫａを生成する。
【００４２】
信号生成回路６２には、比較器４０の出力信号Ｓａと、クロック信号ＣＫと、分周信号ＣＫａとが供給される。信号生成回路６２は、クロック信号ＣＫと出力信号Ｓａとの位相関係に基づいて、上記選択信号ＳＳを生成する。また、信号生成回路６２は、分周信号ＣＫａ及び選択信号ＳＳに基づいて、スイッチ回路ＳＷの接続切替を制御する制御信号ＳＧ１を生成する。さらに、信号生成回路６２は、クロック信号ＣＫ、出力信号Ｓａ及び制御信号ＳＧ１に基づいて、スイッチＳ１，Ｓ２をそれぞれオン・オフ制御する制御信号ＳＣ１，ＳＣ２を生成する。
【００４３】
次に、信号生成回路６２の内部構成例を説明する。
図３に示すように、信号生成回路６２は、検出回路６３と、モード切替回路６４と、スイッチ選択回路６５と、スイッチ切替回路６６と、第１充放電制御回路６７と、第２充放電制御回路６８と、オア回路６９，７０とを有している。
【００４４】
検出回路６３には、出力信号Ｓａとクロック信号ＣＫとが入力される。検出回路６３は、コンデンサＣｐ１，Ｃｐ２の充電開始のトリガとなるクロック信号ＣＫの立ち上がりエッジの発生タイミングと、出力信号Ｓａの立ち上がりエッジの発生タイミングと、クロック信号ＣＫの周期との関係に基づいて、選択信号ＳＳａを生成する。例えば、検出回路６３は、コンデンサＣｐ１，Ｃｐ２の一方のコンデンサの充電開始のトリガとなるクロック信号ＣＫの立ち上がりエッジからクロック信号ＣＫの１周期以上の時間が経過した後に、上記一方のコンデンサの端子電圧が基準電圧Ｖｃに達して出力信号Ｓａの立ち上がりエッジが発生した場合に、Ｌレベルの選択信号ＳＳａを生成する。また、検出回路６３は、上記トリガとなるクロック信号ＣＫの立ち上がりエッジからクロック信号ＣＫの１周期分の時間が経過する前に、上記一方のコンデンサの端子電圧が基準電圧Ｖｃに達して出力信号Ｓａの立ち上がりエッジが発生した場合に、Ｈレベルの選択信号ＳＳａを生成する。
【００４５】
モード切替回路６４は、Ｌレベルの選択信号ＳＳａが入力された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｌレベルの選択信号ＳＳを生成する。また、モード切替回路６４は、Ｈレベルの選択信号ＳＳａが入力された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｈレベルの選択信号ＳＳを生成する。
【００４６】
スイッチ選択回路６５は、分周信号ＣＫａと選択信号ＳＳａとに基づいて、スイッチ回路ＳＷの共通端子ｃ１の接続先（第１端子ａ１又は第２端子ａ２）を選択するためのスイッチ選択信号ＳＧａを生成する。例えば、スイッチ選択回路６５は、Ｌレベルの選択信号ＳＳａが入力されているときには、分周信号ＣＫａを論理反転してスイッチ選択信号ＳＧａを生成する。具体的には、Ｌレベルの選択信号ＳＳａが入力されているときのスイッチ選択回路６５は、第１端子ａ１を選択することを示すＬレベルの分周信号ＣＫａに応答して、第２端子ａ２を選択するためのＨレベルのスイッチ選択信号ＳＧａを生成する。また、Ｌレベルの選択信号ＳＳａが入力されているときのスイッチ選択回路６５は、第２端子ａ２を選択することを示すＨレベルの分周信号ＣＫａに応答して、第１端子ａ１を選択するためのＬレベルのスイッチ選択信号ＳＧａを生成する。一方、スイッチ選択回路６５は、Ｈレベルの選択信号ＳＳａが入力されているときには、分周信号ＣＫａと同等の信号レベルを有するスイッチ選択信号ＳＧａを生成する。具体的には、Ｈレベルの選択信号ＳＳａが入力されているときのスイッチ選択回路６５は、Ｌレベルの分周信号ＣＫａに応答してＬレベルのスイッチ選択信号ＳＧａを生成し、Ｈレベルの分周信号ＣＫａに応答してＨレベルのスイッチ選択信号ＳＧａを生成する。
【００４７】
スイッチ切替回路６６は、スイッチ選択信号ＳＧａ及び上記制御信号ＳＣ１，ＳＣ２に基づいて、スイッチ回路ＳＷの共通端子ｃ１の接続先（第１端子ａ１又は第２端子ａ２）を切替制御する制御信号ＳＧ１を生成する。例えば、スイッチ切替回路６６は、制御信号ＳＣ１又は制御信号ＳＣ２の立ち上がりエッジに応答して、その時に入力されるスイッチ選択信号ＳＧａと同等の信号レベルを有する制御信号ＳＧ１を生成する。ここで、Ｈレベルの制御信号ＳＣ１，ＳＣ２に応答して充電回路３０（図１参照）内のスイッチＳ１，Ｓ２がそれぞれオンされ、コンデンサＣｐ１，Ｃｐ２の放電が開始される。このため、スイッチ切替回路６６は、コンデンサＣｐ１，Ｃｐ２の放電開始に応答して、その時に入力されるスイッチ選択信号ＳＧａと同等の信号レベルを有する制御信号ＳＧ１を生成するとも言える。
【００４８】
第１充放電制御回路６７は、クロック信号ＣＫ及び分周信号ＣＫａに基づいて、コンデンサＣｐ１の充放電を制御する制御信号Ｓｄ１１と、コンデンサＣｐ２の充放電を制御する制御信号Ｓｄ１２とを生成する。例えば、第１充放電制御回路６７は、第１端子ａ１を選択することを指令するＨレベルの分周信号ＣＫａが入力されているときには、クロック信号ＣＫの立ち上がりエッジに応答して、コンデンサＣｐ１の放電を指令するＨレベルの制御信号Ｓｄ１１を生成する。また、第１充放電制御回路６７は、第２端子ａ２を選択することを指令するＬレベルの分周信号ＣＫａが入力されているときには、クロック信号ＣＫの立ち上がりエッジに応答して、コンデンサＣｐ２の放電を指令するＨレベルの制御信号Ｓｄ１２を生成する。このように、第１充放電制御回路６７は、クロック信号ＣＫの立ち上がりエッジに応答して、そのクロック信号ＣＫが立ち上がる際に分周信号ＣＫａによって選択された第１端子ａ１又は第２端子ａ２に接続されるスイッチＳ１又はスイッチＳ２をオンするためのＨレベルの制御信号Ｓｄ１１，Ｓｄ１２を生成する。
【００４９】
第２充放電制御回路６８は、クロック信号ＣＫ、出力信号Ｓａ及びスイッチ選択信号ＳＧａに基づいて、コンデンサＣｐ１の充放電を制御する制御信号Ｓｄ２１を生成するとともに、コンデンサＣｐ２の充放電を制御する制御信号Ｓｄ２２を生成する。例えば、第２充放電制御回路６８は、第１端子ａ１を選択することを指令するＨレベルのスイッチ選択信号ＳＧａが入力されているときには、出力信号Ｓａの立ち上がりエッジに応答して、コンデンサＣｐ１の放電を指令するＨレベルの制御信号Ｓｄ２１を生成する。また、第２充放電制御回路６８は、第２端子ａ２を選択することを指令するＬレベルのスイッチ選択信号ＳＧａが入力されているときには、出力信号Ｓａの立ち上がりエッジに応答して、コンデンサＣｐ２の放電を指令するＨレベルの制御信号Ｓｄ２２を生成する。このように、第２充放電制御回路６８は、出力信号Ｓａの立ち上がりエッジに応答して、その出力信号Ｓａが立ち上がる際にスイッチ選択信号ＳＧａによって選択された第１端子ａ１又は第２端子ａ２に接続されるスイッチＳ１又はスイッチＳ２をオンするためのＨレベルの制御信号Ｓｄ２１，Ｓｄ２２を生成する。
【００５０】
一方、第１充放電制御回路６７及び第２充放電制御回路６８は、クロック信号ＣＫの立ち上がりエッジを検出する毎に、スイッチＳ１，Ｓ２を所定の順序でオフする、つまりコンデンサＣｐ１，Ｃｐ２の充電（放電停止）を指令するＬレベルの制御信号Ｓｄ１１，Ｓｄ１２，Ｓｄ２１，Ｓｄ２２を生成する。具体的には、第１及び第２充放電制御回路６７，６８は、クロック信号ＣＫの立ち上がりエッジを検出する毎に、スイッチＳ１→スイッチＳ２→スイッチＳ１→スイッチＳ２という順序でスイッチＳ１，Ｓ２をオフするＬレベルの制御信号Ｓｄ１１，Ｓｄ１２，Ｓｄ２１，Ｓｄ２２を生成する。このため、コンデンサＣｐ１，Ｃｐ２は、クロック信号ＣＫの２周期毎に充電が開始される。その充電開始タイミングについて詳述すると、第１及び第２充放電制御回路６７，６８は、クロック信号ＣＫの立ち上がりエッジをトリガとし、その立ち上がりエッジから所定時間Ｔ１（図７参照）が経過すると、コンデンサＣｐ１，Ｃｐ２の充電開始を指令するＬレベルの制御信号Ｓｄ１１，Ｓｄ１２，Ｓｄ２１，Ｓｄ２２を生成する。ここで、所定時間Ｔ１は、コンデンサＣｐ１，Ｃｐ２を完全に放電するのに十分な時間であって、クロック信号ＣＫの１周期の時間よりも十分に短い時間に設定されている。
【００５１】
オア回路６９は、制御信号Ｓｄ１１と制御信号Ｓｄ２１とを論理和演算した結果を持つ上記制御信号ＳＣ１を生成する。すなわち、オア回路６９は、クロック信号ＣＫ又は出力信号Ｓａの早い方の立ち上がりエッジに応答して、コンデンサＣｐ１の放電開始を指令する、つまりスイッチＳ１をオンするＨレベルの制御信号ＳＣ１を生成する。
【００５２】
オア回路７０は、制御信号Ｓｄ１２と制御信号Ｓｄ２２とを論理和演算した結果を持つ上記制御信号ＳＣ２を生成する。すなわち、オア回路７０は、クロック信号ＣＫ又は出力信号Ｓａの早い方の立ち上がりエッジに応答して、コンデンサＣｐ２の放電開始を指令する、つまりスイッチＳ２をオンするＨレベルの制御信号ＳＣ２を生成する。
【００５３】
このように、第１充放電制御回路６７、第２充放電制御回路６８及びオア回路６９，７０は、コンデンサＣｐ１，Ｃｐ２の充電を異なる位相で開始させるとともに、クロック信号ＣＫの２周期毎にコンデンサＣｐ１，Ｃｐ２の充電を開始させるためのＬレベルの制御信号ＳＣ１，ＳＣ２を生成する。また、第１充放電制御回路６７、第２充放電制御回路６８及びオア回路６９，７０は、出力信号Ｓａの立ち上がりエッジ又はクロック信号ＣＫの立ち上がりエッジに応答して、コンデンサＣｐ１，Ｃｐ２を所定の順序で順に放電させるＨレベルの制御信号ＳＣ１，ＳＣ２を生成する。
【００５４】
以上説明した制御回路３の全体構成をまとめると、以下のように説明することができる。制御回路３は、差動対回路１０とコンデンサＣｐ１，Ｃｐ２とを有し、差動対１２をバイアスする電流Ｉ１が分流されて出力される充電電流Ｉｃ１，Ｉｃ２によりコンデンサＣｐ１，Ｃｐ２をそれぞれ充電して第１及び第３スイッチ回路ＳＷ１，ＳＷ３のスイッチングタイミングを制御する回路である。すなわち、制御回路３は、いわゆる電圧パルス幅変換方式で第１及び第３スイッチ回路ＳＷ１，ＳＷ３をスイッチング制御する回路である。具体的には、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧に応じた充電電流Ｉｃ１，Ｉｃ２によりコンデンサＣｐ１，Ｃｐ２をそれぞれ充電し、コンデンサＣｐ１，Ｃｐ２の端子電圧（基準電圧Ｖｃ１，Ｖｃ２）が上記充電により基準電圧Ｖｃに達したときに、Ｈレベルの出力信号Ｓａを生成して第１及び第３スイッチ回路ＳＷ１，ＳＷ３をスイッチングする。ここで、コンデンサＣｐ１，Ｃｐ２の充電開始から出力信号Ｓａの立ち上がりエッジ発生までの時間は、基準信号Ｖｃ１，Ｖｃ２の低下速度によって変化する。この基準信号Ｖｃ１，Ｖｃ２の低下速度は、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧に応じて生成された充電電流Ｉｃ１，Ｉｃ２（つまり、信号生成回路３１，３２の時定数）によって決定される。このため、制御回路３は、基準電圧Ｖｒと出力電圧Ｖｏとの差電圧に応じて、その差電圧が０に近づくように、第１及び第３スイッチ回路ＳＷ１，ＳＷ３のスイッチングタイミングを制御する回路であると言える。
【００５５】
また、制御回路３は、２相の電圧パルス幅変換系（信号生成回路３１，３２）を交互に使用し、つまり信号生成回路３１，３２で生成された基準信号Ｖｃ１，Ｖｃ２を交互に基準電圧Ｖｃと比較し、その比較結果である出力信号Ｓａとクロック信号ＣＫとに基づいて第１及び第３スイッチ回路ＳＷ１，ＳＷ３をスイッチング制御する回路である。さらに、制御回路３は、コンデンサＣｐ１，Ｃｐ２のうち一方のコンデンサの充電開始タイミングからクロック信号ＣＫの１周期分の時間が経過する前までに、上記一方のコンデンサの端子電圧が基準電圧Ｖｃに達するか否かに応じて、降圧モード又は昇圧モードに切り替える選択信号ＳＳを生成する回路である。
【００５６】
本実施形態において、第１スイッチ回路ＳＷ１及び第３スイッチ回路ＳＷ３は複数のスイッチ回路の一例、出力電圧Ｖｏは帰還電圧の一例、基準電圧Ｖｒは第１基準電圧の一例、基準信号Ｖｃ１，Ｖｃ２は第１基準信号の一例、基準電圧Ｖｃは第２基準信号の一例である。また、第１及び第２充放電制御回路６７，６８及びオア回路６９，７０は第１回路の一例、スイッチ選択回路６５及びスイッチ切替回路６６は第２回路の一例、検出回路６３及びモード切替回路６４は第３回路の一例、制御信号ＳＣ１，ＳＣ２は第１制御信号及び第２制御信号の一例、制御信号ＳＧ１は第３制御信号の一例である。また、差動対回路１０は電圧電流変換回路の一例、コンデンサＣｐ１，Ｃｐ２は容量素子の一例、スイッチＳ１，Ｓ２はスイッチの一例、信号生成回路３１，３２は信号生成回路の一例、分流電流Ｉ２は第１電流の一例である。
【００５７】
次に、上記出力部２の動作を説明する。
上述したように、出力部２内の第１スイッチ回路ＳＷ１及び第３スイッチ回路ＳＷ３は、制御回路３から供給される制御信号ＤＲ１，ＤＲ３によってそれぞれオン・オフ制御される。
【００５８】
図４に示すように、第１スイッチ回路ＳＷ１及び第３スイッチ回路ＳＷ３が共にオンされると、コイルＬ１の第１端子（ノードＮ１）が入力端子Ｐｉに接続され、コイルＬ１の第２端子（ノードＮ２）がグランドＧＮＤに接続される。この状態をステート１とする。このステート１では、入力端子ＰｉからコイルＬ１を通じてグランドＧＮＤに向かって電流Ｉ１１（破線矢印参照）が流れ、コイルＬ１にエネルギーが蓄積される。
【００５９】
図５に示すように、第１スイッチ回路ＳＷ１及び第３スイッチ回路ＳＷ３が共にオフされると、コイルＬ１の第１端子が第２スイッチ回路ＳＷ２を通じてグランドＧＮＤに接続され、コイルＬ１の第２端子が第４スイッチ回路ＳＷ４を通じて出力端子Ｐｏに接続される。この状態をステート２とする。このステート２では、グランドＧＮＤに接続から第２スイッチ回路ＳＷ２、コイルＬ１及び第４スイッチ回路ＳＷ４を通じて出力端子Ｐｏに向かって電流Ｉ１２（破線矢印参照）が流れ、コイルＬ１に蓄積されたエネルギーが出力端子Ｐｏに向けて放出される。
【００６０】
図６に示すように、第１スイッチ回路ＳＷ１がオンされ、第３スイッチ回路ＳＷ３がオフされると、コイルＬ１の第１端子が第１スイッチ回路ＳＷ１を通じて入力端子Ｐｉに接続され、コイルＬ１の第２端子が第４スイッチ回路ＳＷ４を通じて出力端子Ｐｏに接続される。この状態をステート３とする。このステート３では、入力端子ＰｉからコイルＬ１及び第４スイッチ回路ＳＷ４を通じて出力端子Ｐｏに向かって電流Ｉ１３（破線矢印参照）が流れる。
【００６１】
昇圧モードが選択された場合の出力部２では、上記クロック信号ＣＫの１周期内においてステート１及びステート３の少なくとも一方のステートの状態になる。また、降圧モードが選択された場合の出力部２では、クロック信号ＣＫの１周期内においてステート２及びステート３の少なくとも一方のステートの状態になる。
【００６２】
次に、スイッチング電源１全体の動作を図７に従って説明する。なお、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
図７に示す時刻ｔ１では、切替制御回路６０の信号生成回路６２からＬレベルの選択信号ＳＳが出力され、降圧モードが選択されている。このとき、Ｌレベルの選択信号ＳＳに応答してＲＳ−ＦＦ回路５１，５２のうちＲＳ−ＦＦ回路５１のみが動作する。なお、ＲＳ−ＦＦ回路５２は、上記Ｌレベルの選択信号ＳＳによってリセット状態に維持され、Ｌレベル固定の制御信号ＤＲ３を出力する。このＬレベルの制御信号ＤＲ３に応答して、第３スイッチ回路ＳＷ３がオフされる。このため、降圧モードでは、第３スイッチ回路ＳＷ３は常にオフ状態である。そして、このような降圧モードにおいて、出力電圧Ｖｏが基準電圧Ｖｒに比して高い場合の動作をはじめに説明する。
【００６３】
上記時刻ｔ１において、クロック信号ＣＫがＬレベルからＨレベルに遷移すると、そのクロック信号ＣＫの立ち上がりエッジに応答してＲＳ−ＦＦ回路５１からＨレベルの制御信号ＤＲ１が出力される。本例の制御信号ＤＲ１は、クロック信号ＣＫの前の周期（クロックサイクル）、つまり時刻ｔ１以前からＨレベルに維持されている。このＨレベルの制御信号ＤＲ１に応答して第１スイッチ回路ＳＷ１がオフされるため、出力部２はステート２の状態（図５参照）となる。また、クロック信号ＣＫの立ち上がりエッジに応答して、分周信号ＣＫａの信号レベルがＨレベルからＬレベルに切り替えられ、制御信号ＳＣ１の信号レベルがＬレベルからＨレベルに切り替えられる。この制御信号ＳＣ１の立ち上がりエッジに応答して、時刻ｔ１におけるスイッチ選択信号ＳＧａの信号レベルと同じ信号レベル（ここでは、Ｌレベル）の制御信号ＳＧ１が生成される。このＬレベルの制御信号ＳＧ１によってスイッチ回路ＳＷの第２端子ａ２と共通端子ｃ１とが接続される。これにより、信号生成回路３２が比較器４０の反転入力端子に接続され、比較器４０で基準信号Ｖｃ２と基準電圧Ｖｃとが比較される。一方、上記Ｈレベルの制御信号ＳＣ１に応答してスイッチＳ１がオンされ、コンデンサＣｐ１の放電が開始される。また、上記時刻ｔ１において、選択信号ＳＳａがＬレベルであるため、スイッチ選択回路６５は、Ｌレベルの分周信号ＣＫａを論理反転してＨレベルのスイッチ選択信号ＳＧａを生成する。
【００６４】
なお、図７において、分周信号ＣＫａの波形図内の「ａ１」、「ａ２」は、次のクロック信号ＣＫの立ち上がりエッジに応答して放電が開始されるコンデンサＣｐ１，Ｃｐ２と接続されたスイッチ回路ＳＷの端子（つまり、第１端子ａ１又は第２端子ａ２）を示している。また、スイッチ選択信号ＳＧａの波形図内の「ａ１」、「ａ２」は、そのスイッチ選択信号ＳＧａによって選択されるスイッチ回路ＳＷの端子を示している。具体的には、スイッチ選択信号ＳＧａの波形図内の「ａ１」、「ａ２」は、次の制御信号ＳＣ１，ＳＣ２の立ち上がりエッジに応答して、制御信号ＳＧ１によって共通端子ｃ１と接続されるスイッチ回路ＳＷの端子を示している。さらに、制御信号ＳＧ１の波形図内の「ａ１」、「ａ２」は、その制御信号ＳＧ１によって選択されているスイッチ回路ＳＷの端子を示している。
【００６５】
制御信号ＳＧ１がＬレベルのとき（つまり、比較器４０で基準信号Ｖｃ２と基準電圧Ｖｃとが比較されているとき）に、上記クロック信号ＣＫの立ち上がりエッジ（時刻ｔ１）から所定時間Ｔ１が経過すると、制御信号ＳＣ１の信号レベルがＬレベルに遷移される。このＬレベルの制御信号ＳＣ１に応答して信号生成回路３１内のスイッチＳ１がオフされ、充電電流Ｉｃ１によってコンデンサＣｐ１の充電が開始される。このコンデンサＣｐ１の充電に伴って基準信号Ｖｃ１の電圧値は時間の経過と共に低下する。このとき、出力電圧Ｖｏが基準電圧Ｖｒに比して高いため、充電電流Ｉｃ１が小さく、充電電流Ｉｃ１及びコンデンサＣｐ１の容量値等によって決定される時定数が長くなる。換言すると、出力電圧Ｖｏが高い場合には、充電電流Ｉｃ１が小さくなり、基準信号Ｖｃ１の電圧値の単位時間当たりの低下度合（変化度合）が小さくなる。この場合には、基準信号Ｖｃ１の周期、つまりコンデンサＣｐ１の放電開始から次のコンデンサＣｐ１の放電開始までの期間が長くなる。なお、本クロックサイクル（時刻ｔ１〜ｔ２参照）では、上記所定時間Ｔ１がコンデンサＣｐ１の放電期間になり、それ以降の期間がコンデンサＣｐ１の充電開始からの初期段階となるためコンデンサＣｐ１の初期充電期間となる。
【００６６】
コンデンサＣｐ１の初期充電期間経過後、クロック信号ＣＫの立ち上がりエッジに応答して次のクロックサイクルが開始される（時刻ｔ２参照）。このクロック信号ＣＫの立ち上がりエッジに応答して、分周信号ＣＫａがＨレベルに遷移し、制御信号ＳＣ２がＨレベルに遷移する。すると、制御信号ＳＣ２の立ち上がりエッジに応答して、時刻ｔ２におけるスイッチ選択信号ＳＧａの信号レベルと同じ信号レベル（ここでは、Ｈレベル）の制御信号ＳＧ１が生成される。このＨレベルの制御信号ＳＧ１に応答してスイッチ回路ＳＷの第１端子ａ１と共通端子ｃ１とが接続される。これにより、信号生成回路３１が比較器４０の反転入力端子に接続され、比較器４０で基準信号Ｖｃ１と基準電圧Ｖｃとが比較される。このとき、基準信号Ｖｃ１の電圧値が基準電圧Ｖｃの電圧値よりも低くなると、比較器４０からＨレベルの出力信号Ｓａが出力される。但し、ここでは、次のクロック信号ＣＫの立ち上がりエッジ（時刻ｔ３参照）の前までに、Ｈレベルの出力信号Ｓａが出力されない。このため、本クロックサイクルの全期間（時刻ｔ２〜ｔ３）において、制御信号ＤＲ１がＨレベルに維持され、第１スイッチ回路ＳＷ１がオフ状態に維持される。すなわち、本クロックサイクルでは、全期間において出力部２がステート２に維持され、第１スイッチ回路ＳＷ１のオンデューティが０％になる。なお、本クロックサイクルは、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間となる。
【００６７】
次に、クロック信号ＣＫの立ち上がりエッジに応答して次のクロックサイクルが開始されると（時刻ｔ３参照）、その立ち上がりエッジに応答して所定時間Ｔ１だけＨレベルとなる制御信号ＳＣ１が生成される。このＨレベルの制御信号ＳＣ１に応答してスイッチＳ１がオンされ、コンデンサＣｐ１が所定時間Ｔ１だけ放電される。これにより、基準信号Ｖｃ１が入力電圧Ｖｉレベルに初期化（リセット）される。その後、制御信号ＳＣ１がＬレベルに遷移すると、そのＬレベルの制御信号ＳＣ１に応答してコンデンサＣｐ１の充電が開始される。すなわち、上述した基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が終了すると、コンデンサＣｐ１の放電期間とコンデンサＣｐ１の初期充電期間とが順に開始される。
【００６８】
一方、上記時刻ｔ２では、クロック信号ＣＫの立ち上がりエッジに応答して、所定時間Ｔ１だけＨレベルとなる制御信号ＳＣ２が生成される。具体的には、制御信号ＳＧ１がＨレベルのとき（つまり、比較器４０で基準信号Ｖｃ１と基準電圧Ｖｃとが比較されているとき）に、クロック信号ＣＫの立ち上がりエッジに応答してＨレベルの制御信号ＳＣ２が生成される。このＨレベルの制御信号ＳＣ２に応答して信号生成回路３２内のスイッチＳ２がオンされ、コンデンサＣｐ２が所定時間Ｔ１だけ放電される。これにより、基準信号Ｖｃ２が入力電圧Ｖｉレベルに初期化される。続いて、上記所定時間Ｔ１が経過すると、制御信号ＳＣ２がＬレベルに遷移し、そのＬレベルの制御信号ＳＣ２に応答して上記スイッチＳ２がオフされ、充電電流Ｉｃ２によるコンデンサＣｐ２の充電が開始される。このコンデンサＣｐ２の充電に伴って基準信号Ｖｃ２の電圧値が時間の経過と共に低下する。このとき、時刻ｔ１の時よりも出力電圧Ｖｏが基準電圧Ｖｒに近づいているため、充電電流Ｉｃ２は、時刻ｔ１における充電電流Ｉｃ１よりも増加している。このため、充電電流Ｉｃ２及びコンデンサＣｐ２の容量値等によって決定される時定数（つまり、基準信号Ｖｃ２の周期）が短くなる。換言すると、出力電圧Ｖｏが低下して基準電圧Ｖｒに近づくと、充電電流Ｉｃ２（充電電流Ｉｃ１）が増加し、基準信号Ｖｃ２（基準信号Ｖｃ１）の電圧値の単位時間当たりの低下度合（変化度合）が大きくなる。この場合には、基準信号Ｖｃ２の周期、つまりコンデンサＣｐ２の放電開始から次のコンデンサＣｐ２の放電開始までの期間が短くなる。なお、本クロックサイクル（時刻ｔ２〜ｔ３参照）では、上記所定時間Ｔ１がコンデンサＣｐ２の放電期間となり、それ以降の期間がコンデンサＣｐ２の充電開始からの初期段階となるためコンデンサＣｐ２の初期充電期間となる。
【００６９】
コンデンサＣｐ２の初期充電期間経過後、クロック信号ＣＫの立ち上がりエッジに応答して次のクロックサイクルが開始される（時刻ｔ３参照）。このクロック信号ＣＫの立ち上がりエッジに応答して、分周信号ＣＫａがＬレベルに遷移する。また、上述したように時刻ｔ２〜ｔ３のクロックサイクルでは出力信号Ｓａの立ち上がりエッジが発生しないため、上記クロック信号ＣＫの立ち上がりエッジに応答して制御信号ＳＣ１がＨレベルに遷移する。すると、制御信号ＳＣ１の立ち上がりエッジに応答してＬレベルの制御信号ＳＧ１が生成され、そのＬレベルの制御信号ＳＧ１に応答してスイッチ回路ＳＷの第２端子ａ２と共通端子ｃ１とが接続される。これにより、比較器４０において、基準信号Ｖｃ２と基準電圧Ｖｃとが比較される。すなわち、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間が開始される。
【００７０】
続いて、基準信号Ｖｃ２の電圧値が基準電圧Ｖｃの電圧値よりも低くなると（時刻ｔ４参照）、比較器４０からＨレベルの出力信号Ｓａが出力される。この出力信号Ｓａの立ち上がりエッジに応答して、ＲＳ−ＦＦ回路５１からＬレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオンされ、出力部２がステート３の状態（図６参照）となる。すなわち、降圧モードにおけるデューティ制御、つまり第１スイッチ回路ＳＷ１のオンデューティの制御が行われる。また、上記時刻ｔ４では、制御信号ＳＧ１がＬレベルであるため、上記出力信号Ｓａの立ち上がりエッジに応答して制御信号ＳＣ２の信号レベルがＬレベルからＨレベルに遷移される。このＨレベルの制御信号ＳＣ２に応答してスイッチＳ２がオンされ、コンデンサＣｐ２が放電される。また、上記制御信号ＳＣ２の立ち上がりエッジに応答して、時刻ｔ４におけるスイッチ選択信号ＳＧａの信号レベルと同じ信号レベル（ここでは、Ｈレベル）の制御信号ＳＧ１が生成される。この制御信号ＳＧ１に応答して、スイッチ回路ＳＷの第１端子ａ１と共通端子ｃ１とが接続される。
【００７１】
その後、次のクロック信号ＣＫの立ち上がりエッジに応答して次のクロックサイクルが開始される（時刻ｔ５）。このとき、クロック信号ＣＫの立ち上がりエッジに応答してＲＳ−ＦＦ回路５１がリセットされ、そのＲＳ−ＦＦ回路５１からＨレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオフされ、出力部２がステート２の状態（図５参照）となる。このように、時刻ｔ３〜ｔ５のクロックサイクルでは、第１スイッチ回路ＳＷ１がオン・オフ制御され、出力部２がステート２とステート３とに順に切り替えられる。詳述すると、降圧モードでは、クロック信号ＣＫの立ち上がりエッジから出力信号Ｓａの立ち上がりエッジまでの期間（時刻ｔ３〜ｔ４参照）、第１スイッチ回路ＳＷ１をオフさせるＨレベルの制御信号ＤＲ１（降圧パルス）が生成され、出力部２がステート２の状態となる。また、降圧モードでは、出力信号Ｓａの立ち上がりエッジから次のクロック信号ＣＫの立ち上がりエッジまでの期間（時刻ｔ４〜ｔ５）、第１スイッチ回路ＳＷ１をオンさせるＬレベルの制御信号ＤＲ１が生成され、出力部２がステート３の状態となる。なお、上記時刻ｔ３〜ｔ５のクロックサイクルにおいて、時刻ｔ３〜ｔ４までの期間は、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間となる。また、時刻ｔ４では、コンデンサＣｐ２の放電期間が開始されるとともに、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が開始される。
【００７２】
次に、クロック信号ＣＫの立ち上がりエッジに応答して次のクロックサイクルが開始されると（時刻ｔ５参照）、そのクロック信号ＣＫの立ち上がりエッジから所定時間Ｔ１経過後に制御信号ＳＣ２がＨレベルからＬレベルに遷移する。このＬレベルの制御信号ＳＣ２に応答してコンデンサＣｐ２の充電が開始される。すなわち、時刻ｔ４から開始されたコンデンサＣｐ２の放電期間が終了すると、コンデンサＣｐ２の初期充電期間が開始される。
【００７３】
このように降圧モードでは、クロック信号ＣＫの立ち上がりエッジが発生する度に、コンデンサＣｐ１，Ｃｐ２の充電が交互に開始される。この一方のコンデンサの充電開始時には、他方のコンデンサの端子電圧が比較器４０の反転入力端子に供給されている。その後、上記他方のコンデンサの放電が開始されると、上記一方のコンデンサの端子電圧が比較器４０の反転入力端子に供給され始める、つまり基準電圧Ｖｃの比較対象が上記他方のコンデンサの端子電圧から上記一方のコンデンサの端子電圧に切り替えられる。すなわち、コンデンサＣｐ１，Ｃｐ２の放電が開始される度に、基準電圧Ｖｃの比較対象が基準信号Ｖｃ２と基準信号Ｖｃ１との間で交互に切り替えられる。換言すると、コンデンサＣｐ１の放電期間と、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間とが同時に開始され、コンデンサＣｐ２の放電期間と、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間とが同時に開始される。
【００７４】
降圧モードにおける各コンデンサＣｐ１，Ｃｐ２への充放電動作は、放電期間におけるコンデンサＣｐ１，Ｃｐ２の放電動作と、初期充電期間におけるコンデンサＣｐ１，Ｃｐ２の充電動作と、比較期間におけるコンデンサＣｐ１，Ｃｐ２の充電動作とが順に実行される。そして、各コンデンサＣｐ１，Ｃｐ２への一連の充放電動作は２クロックサイクル毎に繰り返し実行される。このような一連の充放電動作では、コンデンサＣｐ１，Ｃｐ２への充電動作を最大で約２クロックサイクル（具体的には、２クロックサイクルから所定時間Ｔを除いた期間）の間、継続して行うことができる（時刻ｔ１〜ｔ３におけるコンデンサＣｐ１への充放電動作参照）。これにより、コンデンサＣｐ１，Ｃｐ２の充電に必要となる充電電流Ｉｃ１，Ｉｃ２を、コンデンサＣｐ１，Ｃｐ２への充電動作を１クロックサイクルで行う場合に比べて半分程度に減らすことができる。したがって、信号生成回路３１，３２の時定数を、コンデンサＣｐ１，Ｃｐ２への充電動作を１クロックサイクルで行う場合に比べて長くすることができ、変換利得を高くすることができる。
【００７５】
以上のような降圧モードでスイッチング電源１が動作している場合に、入力電圧Ｖｉの変化に伴って出力電圧Ｖｏの電圧値が低下すると、第１スイッチ回路ＳＷ１のオンデューティが大きくなる。すなわち、出力電圧Ｖｏが低くなるほど、１つのクロックサイクルにおいて、第１スイッチ回路ＳＷ１のオン期間（ステート３の状態）が長くなり、第１スイッチ回路ＳＷ１のオフ期間（ステート２の状態）が短くなる。詳述すると、出力電圧Ｖｏが基準電圧Ｖｒよりも低い場合には、出力電圧Ｖｏが低くなるほど（出力電圧Ｖｏと基準電圧Ｖｒとの差電圧が大きくなるほど）、分流電流Ｉ２が増加し、充電電流Ｉｃ１，Ｉｃ２が増加する。すると、基準信号Ｖｃ１，Ｖｃ２の単位時間当たりの低下度合（変化度合）が大きくなり、信号生成回路３１，３２の時定数が短くなる。これにより、コンデンサＣｐ１，Ｃｐ２の一方のコンデンサの充電開始のトリガとなるクロック信号ＣＫの立ち上がりエッジから、上記一方のコンデンサの端子電圧が基準電圧Ｖｃに達するまで（出力信号Ｓａの立ち上がりエッジが発生するまで）の時間Ｔａが短くなる。そして、この時間Ｔａがクロック信号ＣＫの１周期の時間に近づくほど、上記トリガとなる立ち上がりエッジの次のクロック信号ＣＫの立ち上がりエッジで開始されるクロックサイクルに入って短時間でＨレベルの出力信号Ｓａが出力されることになる。これにより、各クロックサイクルにおいて、第１スイッチ回路ＳＷ１のオン期間が長くなり、第１スイッチ回路ＳＷ１のオンデューティが大きくなる。
【００７６】
さらに、出力電圧Ｖｏの電圧値が低下し、上記時間Ｔａがクロック信号ＣＫの１周期の時間よりも短くなると、降圧モードから昇圧モードに切り替えられる。以下に、スイッチング電源１のモード切替時の動作について説明する。
【００７７】
上述したように基準信号Ｖｃ２における時間Ｔａがクロック信号ＣＫの１周期の時間に近づくと、コンデンサＣｐ１の充電開始のトリガとなるクロック信号ＣＫの立ち上がりエッジ（時刻ｔ６参照）から短時間経過後に、基準信号Ｖｃ２が基準電圧Ｖｃよりも低くなる（時刻ｔ７参照）。すると、比較器４０からＨレベルの出力信号Ｓａが出力され、その出力信号Ｓａの立ち上がりエッジに応答して、第１スイッチ回路ＳＷ１をオンさせるＬレベルの制御信号ＤＲ１が生成される。このため、出力部２は、本クロックサイクルの開始後から短時間（時刻ｔ６〜ｔ７）だけステート２の状態となり、その後ステート３の状態になる。また、上記出力信号Ｓａの立ち上がりエッジに応答して、コンデンサＣｐ２の放電を開始するＨレベルの制御信号ＳＣ２が生成される。この制御信号ＳＣ２の立ち上がりエッジに応答してＨレベルの制御信号ＳＧ１が生成され、そのＨレベルの制御信号ＳＧ１に応答して比較器４０の共通端子ｃ１と第１端子ａ１とが接続される。これにより、比較器４０において、基準信号Ｖｃ１と基準電圧Ｖｃとが比較される。但し、時刻ｔ７では、コンデンサＣｐ１の放電期間が実行されているため、基準信号Ｖｃ１が入力電圧Ｖｉレベルとなっている。すなわち、この場合には、コンデンサＣｐ１の初期充電期間が開始される前に、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が開始される。
【００７８】
上記時刻ｔ６におけるクロック信号ＣＫの立ち上がりエッジから所定時間Ｔ１が経過すると、コンデンサＣｐ１の放電期間が終了し、コンデンサＣｐ１の充電が開始される。その後、本クロックサイクル（時刻ｔ６〜ｔ９）において、基準信号Ｖｃ１が基準電圧Ｖｃよりも低くなると（時刻ｔ８参照）、比較器４０からＨレベルの出力信号Ｓａが出力され、制御信号ＤＲ１の信号レベルがＬレベルに維持される。このため、出力部２は、ステート３の状態に維持される。このように、コンデンサＣｐ１の充電を開始したクロックサイクルにおいて、基準信号Ｖｃ１と基準電圧Ｖｃとの比較によってＨレベルの出力信号Ｓａが生成されると、降圧モードから昇圧モードに切り替えるためのＨレベルの選択信号ＳＳａが生成される。換言すると、出力電圧Ｖｏの低下に伴って上記時間Ｔａがクロック信号ＣＫの１周期の時間よりも短くなると、Ｈレベルの選択信号ＳＳａが生成される。なお、降圧モードにおける第１スイッチ回路ＳＷ１のオンデューティが１００％になった時点で、Ｈレベルの選択信号ＳＳａを生成するようにしてもよい。
【００７９】
その後、Ｈレベルの選択信号ＳＳａが生成された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｈレベルの選択信号ＳＳが生成され（時刻ｔ９参照）、動作モードが降圧モードから昇圧モードに切り替えられる。このように、出力信号Ｓａとクロック信号ＣＫとの位相関係に応じて生成された選択信号ＳＳによって、降圧モードから昇圧モードに連続的に切り替えられる。
【００８０】
ここで、Ｈレベルの選択信号ＳＳａが生成されてからＨレベルの選択信号ＳＳが生成されるまでの期間（時刻ｔ８〜ｔ９）では、頻繁な動作モードの切り替えを防止するために、Ｈレベルの制御信号ＤＲ３（昇圧パルス）及びＨレベルの制御信号ＤＲ１（降圧パルス）を生成しないようにしている。すなわち、上記期間では、例えばＲＳ−ＦＦ回路５１をセット状態に維持し、ＲＳ−ＦＦ回路５２をリセット状態に維持するようにしている。
【００８１】
なお、降圧モードから昇圧モードへの切り替え時（時刻ｔ８）においては、Ｌレベルの分周信号ＣＫａ及びＨレベルの選択信号ＳＳａに応答して、Ｌレベルのスイッチ選択信号ＳＧａが生成される。そして、このＬレベルのスイッチ選択信号ＳＧａ及び制御信号ＳＣ１の立ち上がりエッジに応答して、Ｌレベルの制御信号ＳＧ１が生成される。
【００８２】
次に、昇圧モードにおけるスイッチング電源１の動作について説明する。ここでは、出力電圧Ｖｏの低下に伴って降圧モードから昇圧モードに切り替えられ、その昇圧モードで積極的に出力電圧Ｖｏを上昇させる動作について説明する。
【００８３】
昇圧モードでは、Ｈレベルの選択信号ＳＳに応答してＲＳ−ＦＦ回路５１，５２のうちＲＳ−ＦＦ回路５２のみが動作する。なお、ＲＳ−ＦＦ回路５１は、上記Ｈレベルの選択信号ＳＳによってセット状態に維持されるため、Ｌレベル固定の制御信号ＤＲ１を出力する。このＬレベルの制御信号ＤＲ１に応答して、第１スイッチ回路ＳＷ１がオンされる。このため、昇圧モードでは、第１スイッチ回路ＳＷ１は常にオン状態になる。
【００８４】
上記時刻ｔ９におけるクロック信号ＣＫの立ち上がりエッジに応答して、ＲＳ−ＦＦ回路５２でＬレベルの制御信号ＤＲ３が生成されるため、制御信号ＤＲ３の信号レベルがＬレベルに維持され、第３スイッチ回路ＳＷ３がオフ状態に維持される。これにより、出力部２は、ステート３の状態に維持される。このように、降圧モードから昇圧モードへの切り替え時（時刻ｔ９）に、制御信号ＤＲ１，ＤＲ３の信号レベルが変化せず、出力部２の接続状態（ステート）が変化しない。すなわち、降圧モードから昇圧モードへの切り替え前後において、制御信号ＤＲ１，ＤＲ３の信号レベルが共にＬレベルに維持され、出力部２がステート３の状態に維持される。このため、降圧モードから昇圧モードへの切り替えがシームレスに行われ、その切り替え時においても出力電圧Ｖｏの制御が安定して行われる。
【００８５】
また、上記時刻ｔ９におけるクロック信号ＣＫの立ち上がりエッジに応答して、コンデンサＣｐ２の放電期間と初期充電期間（充電期間）とが順に開始される。但し、時刻ｔ９から開始される本クロックサイクルでは、上記時刻ｔ８で生成されたＬレベルの制御信号ＳＧ１に応答して、スイッチ回路ＳＷの第２端子ａ２と共通端子ｃ１とが接続されている。このため、上記コンデンサＣｐ２の放電期間と充電期間とは、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間と同時に実行される。
【００８６】
そして、上記時刻ｔ９におけるクロック信号ＣＫの立ち上がりエッジから所定時間Ｔ１経過後にコンデンサＣｐ２の充電が開始されると、基準信号Ｖｃ２が徐々に低下する。クロック信号ＣＫの次の立ち上がりエッジの前に、基準信号Ｖｃ２が基準電圧Ｖｃよりも低くなってＨレベルの出力信号Ｓａが生成されると（時刻ｔ１０参照）、Ｈレベルの制御信号ＤＲ３が第３スイッチ回路ＳＷ３に出力される。これにより、第３スイッチ回路ＳＷ３がオンされ、出力部２がステート１の状態（図４参照）となる。すなわち、昇圧モードにおけるデューティ制御、つまり第３スイッチ回路ＳＷ３のオンデューティの制御が行われる。また、上記時刻ｔ１０では、制御信号ＳＧ１がＬレベルであるため、上記出力信号Ｓａの立ち上がりエッジに応答して制御信号ＳＣ２がＨレベルに遷移される。このＨレベルの制御信号ＳＣ２に応答してスイッチＳ２がオンされ、コンデンサＣｐ２の放電が開始される。また、上記制御信号ＳＣ２の立ち上がりエッジに応答して、時刻ｔ１０におけるスイッチ選択信号ＳＧａの信号レベルと同じ信号レベル（ここでは、Ｈレベル）の制御信号ＳＧ１が生成される。このＨレベルの制御信号ＳＧ１に応答して、スイッチ回路ＳＷの第１端子ａ１と共通端子ｃ１とが接続される。このように、時刻ｔ１０において、コンデンサＣｐ２の放電期間が開始されるとともに、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が開始される。なお、昇圧モードでは、分周信号ＣＫａの信号レベルと同じ信号レベルのスイッチ選択信号ＳＧａが生成されている。
【００８７】
その後、次のクロック信号ＣＫの立ち上がりエッジに応答して次のクロックサイクルが開始される（時刻ｔ１１）。このとき、クロック信号ＣＫの立ち上がりエッジに応答してＲＳ−ＦＦ回路５２がリセットされ、そのＲＳ−ＦＦ回路５２からＬレベルの制御信号ＤＲ３が第３スイッチ回路ＳＷ３に出力される。これにより、第３スイッチ回路ＳＷ３がオフされ、出力部２がステート３の状態（図６参照）となる。このように、時刻ｔ９〜ｔ１１のクロックサイクルでは、第３スイッチ回路ＳＷ３がオン・オフ制御され、出力部２がステート３の状態又はステート１の状態に切り替えられて動作する。詳述すると、昇圧モードでは、クロック信号ＣＫの立ち上がりエッジから出力信号Ｓａの立ち上がりエッジまでの期間（時刻ｔ９〜ｔ１０参照）、第３スイッチ回路ＳＷ３をオフさせるＬレベルの制御信号ＤＲ３が生成され、出力部２がステート３の状態となる。また、昇圧モードでは、出力信号Ｓａの立ち上がりエッジから次のクロック信号ＣＫの立ち上がりエッジまでの期間（時刻ｔ１０〜ｔ１１参照）、第３スイッチ回路ＳＷ３をオンさせるＨレベルの制御信号ＤＲ３（昇圧パルス）が生成され、出力部２がステート１の状態となる。
【００８８】
次に、上記時刻ｔ１１におけるクロック信号ＣＫの立ち上がりエッジから所定時間Ｔ１が経過すると、コンデンサＣｐ１の放電期間が終了されるとともに、コンデンサＣｐ１の充電期間が開始される。但し、上記時刻ｔ１０から、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が開始されているため、その比較期間とコンデンサＣｐ１の放電期間及び充電期間とが同時に実行される。
【００８９】
このように、昇圧モードの場合には、コンデンサＣｐ１の充電期間の全期間と、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間とが同時に実行され、コンデンサＣｐ２の充電期間の全期間と、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間とが同時に実行される。すなわち、昇圧モードでは、コンデンサＣｐ１の充電を開始したクロックサイクルにおいて基準信号Ｖｃ１と基準電圧Ｖｃとが比較されるとともに、コンデンサＣｐ２の充電を開始したクロックサイクルにおいて基準信号Ｖｃ２と基準電圧Ｖｃとが比較される。
【００９０】
次に、以上のような昇圧モードでスイッチング電源１が動作し、出力電圧Ｖｏの電圧値が上昇した場合について説明する。出力電圧Ｖｏの電圧値が高くなると、第３スイッチ回路ＳＷ３のオンデューティが小さくなる。すなわち、出力電圧Ｖｏが高くなるほど、１つのクロックサイクルにおいて、第３スイッチ回路ＳＷ３のオフ期間（ステート３の状態）が長くなり、第３スイッチ回路ＳＷ３のオン期間（ステート１の状態）が短くなる。詳述すると、出力電圧Ｖｏが基準電圧Ｖｒよりも低い場合には、出力電圧Ｖｏが高くなるほど（出力電圧Ｖｏと基準電圧Ｖｒとの差電圧が小さくなるほど）、分流電流Ｉ２が減少し、充電電流Ｉｃ１，Ｉｃ２が減少する。すると、基準信号Ｖｃ１．Ｖｃ２の単位時間当たりの低下度合（変化度合）が小さくなり、信号生成回路３１，３２の時定数が長くなる。これにより、コンデンサＣｐ１，Ｃｐ２の充電開始のトリガとなるクロック信号ＣＫの立ち上がりエッジから基準信号Ｖｃ１，Ｖｃ２が基準電圧Ｖｃに達するまでの時間Ｔａ、つまり昇圧モードにおける第３スイッチ回路ＳＷ３のオフ期間が長くなる。
【００９１】
やがて、出力電圧Ｖｏの電圧値が更に上昇し、上記時間Ｔａがクロック信号ＣＫの１周期の時間よりも長くなると、昇圧モードから降圧モードに切り替えられる（時刻ｔ１２〜ｔ１３参照）。以下に、スイッチング電源１のモード切替時の動作について説明する。
【００９２】
上述したように基準信号Ｖｃ１における時間Ｔａがクロック信号ＣＫの１周期の時間よりも長くなると、コンデンサＣｐ１の充電を開始するクロックサイクル（時刻ｔ１２〜ｔ１３）において、Ｈレベルの出力信号Ｓａが生成されなくなる。このため、本クロックサイクルの全期間（時刻ｔ１２〜ｔ１３）において、制御信号ＤＲ３がＬレベルに維持され、第３スイッチ回路ＳＷ３がオフ状態に維持される。すなわち、本クロックサイクルでは、全期間において出力部２がステート３に維持され、第３スイッチ回路ＳＷ３のオンデューティが０％になる。
【００９３】
その後、次のクロックサイクルが開始されると、つまりＨレベルの出力信号Ｓａが生成される前に次のクロック信号ＣＫの立ち上がりエッジが検出されると（時刻ｔ１３）、選択信号ＳＳａの信号レベルがＨレベルからＬレベルに切り替えられる。換言すると、出力電圧Ｖｏの上昇に伴って上記時間Ｔａがクロック信号ＣＫの１周期の時間よりも長くなると、Ｌレベルの選択信号ＳＳａが生成される。その後、Ｌレベルの選択信号ＳＳａが生成された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｌレベルの選択信号ＳＳが生成され（時刻ｔ１５参照）、動作モードが昇圧モードから降圧モードに切り替えられる。このように、出力信号Ｓａとクロック信号ＣＫとの位相関係に応じて生成された選択信号ＳＳによって、動作モードが昇圧モードから降圧モードに連続的に切り替えられる。この動作モードの切り替えによって、ＲＳ−ＦＦ回路５２からはＬレベル固定の制御信号ＤＲ３が出力される。
【００９４】
ここで、Ｌレベルの選択信号ＳＳａが生成されてからＬレベルの選択信号ＳＳが生成されるまでの期間（時刻ｔ１３〜ｔ１５）では、頻繁な動作モードの切り替えを防止するために、Ｈレベルの制御信号ＤＲ３（昇圧パルス）及びＨレベルの制御信号ＤＲ１（降圧パルス）を生成しないようにしている。すなわち、上記期間では、例えばＲＳ−ＦＦ回路５１をセット状態に維持し、ＲＳ−ＦＦ回路５２をリセット状態に維持するようにしている。このため、本クロックサイクルでは、出力信号Ｓａの立ち上がりエッジが発生しても（時刻ｔ１４）、制御信号ＤＲ１の信号レベルがＬレベルに維持され、第１スイッチ回路ＳＷ１がオン状態に維持され、出力部２がステート３の状態に維持される。このように、昇圧モードから降圧モードへの切り替え時（時刻ｔ１３〜ｔ１５）に、制御信号ＤＲ１，ＤＲ３の信号レベルが変化せず、出力部２がステート３の状態に維持される。このため、昇圧モードから降圧モードへの切り替えがシームレスに行われ、その切り替え時においても出力電圧Ｖｏの制御が安定して行われる。
【００９５】
そして、次のクロックサイクル（時刻ｔ１５から開始されるクロックサイクル）からスイッチング電源１が上述した降圧モードで動作される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
【００９６】
（１）出力電圧Ｖｏと基準電圧Ｖｒとの差電圧に応じて決定される信号生成回路３１，３２の時定数に基づいて電圧値が変化し、それぞれ位相が異なる複数の基準信号Ｖｃ１，Ｖｃ２と基準電圧Ｖｃとを比較する比較器４０を設けるようにした。また、比較器４０の出力信号Ｓａとクロック信号ＣＫとの位相関係に基づいて、昇圧モード及び降圧モードのいずれか一方を選択する選択信号ＳＳを生成する切替制御回路６０を設けるようにした。さらに、選択信号ＳＳと出力信号Ｓａとクロック信号ＣＫとに基づいて、第１及び第３スイッチ回路ＳＷ１，ＳＷ３をスイッチング制御するようにした。このような構成によれば、出力信号Ｓａとクロック信号ＣＫとの位相関係に応じて生成された選択信号ＳＳによって、降圧モードから昇圧モードへ、又は昇圧モードから降圧モードへ連続的に切り替えることができる。さらに、第１及び第３スイッチ回路ＳＷ１，ＳＷ３のスイッチングタイミングを制御する出力信号Ｓａとクロック信号ＣＫとから選択信号ＳＳを生成するため、動作モードを切り替えるために新たな信号（例えば、従来技術の制御信号）を生成する必要がない。このため、上記制御信号を使用することによる不具合（デューティの制限や出力電圧の制御が不安定となるといった問題）の発生を抑制することができる。具体的には、降圧モードにおいて、第１スイッチ回路ＳＷ１のオンデューティを０％にすることができるため、降圧モード時に無負荷状態になっても出力電圧Ｖｏの制御を安定して行うことができる。
【００９７】
（２）降圧モードから昇圧モードに切り替えるとき、及び昇圧モードから降圧モードに切り替えるときに、出力部２をステート３の状態に維持するようにした。これにより、降圧モードから昇圧モードへ、及び昇圧モードから降圧モードへの切り替えがシームレスに行われ、それら切り替え時においても出力電圧Ｖｏの制御を安定して行うことができる。
【００９８】
（３）制御回路３では、いわゆる電圧パルス幅変換方式を採用した。この電圧パルス幅変換方式は、高周波動作に適しているため、降圧モードから昇圧モードへ、又は昇圧モードから降圧モードへの動作モードの切り替えも高速に行うことができる。
【００９９】
（４）制御回路３では、２相の電圧パルス幅変換系、具体的には信号生成回路３１を含む電圧パルス幅変換系と信号生成回路３２を含む電圧パルス幅変換系とを交互に使用する方式を採用した。これにより、降圧モードでは、コンデンサＣｐ１，Ｃｐ２への充電動作を最大で約２クロックサイクル（具体的には、２クロックサイクルから所定時間Ｔを除いた期間）の間、継続して行うことができる。したがって、信号生成回路３１，３２の時定数を、コンデンサＣｐ１，Ｃｐ２への充電動作を１クロックサイクルで行う場合に比べて長くすることができ、変換利得を高くすることができる。
【０１００】
（５）Ｌレベルの選択信号ＳＳａが生成されてからＬレベルの選択信号ＳＳが生成されるまでの期間、及びＨレベルの選択信号ＳＳａが生成されてからＨレベルの選択信号ＳＳが生成されるまでの期間、Ｈレベルの制御信号ＤＲ１，ＤＲ３が生成されないようにした。これにより、頻繁に動作モードが切り替えられることを抑制することができる。
【０１０１】
（第２実施形態）
以下、第２実施形態を図８〜図１０に従って説明する。先の図１〜図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【０１０２】
上記第１実施形態の制御回路３では、２相の電圧パルス幅変換系を交互に使用して第１及び第３スイッチ回路ＳＷ１，ＳＷ３をスイッチング制御するようにした。これに対し、本実施形態のスイッチング電源１Ａの制御回路３Ａでは、２相の電圧パルス幅変換系を３相の電圧パルス幅変換系に拡張し、それら３相の電圧パルス幅変換系を順番に使用して第１及び第３スイッチ回路ＳＷ１，ＳＷ３をスイッチング制御するようにした。
【０１０３】
図８に示すように、制御回路３Ａは、差動対回路１０Ａと、充電電流生成回路２０Ａと、充電回路３０Ａと、スイッチ回路ＳＷａと、比較器４０と、駆動回路５０Ａと、切替制御回路６０Ａとを有している。
【０１０４】
差動対回路１０Ａでは、トランジスタＴＰ１，ＴＰ２のゲート端子に入力される信号が、スイッチング電源１の差動対回路１０とは逆の関係になっている。すなわち、トランジスタＴＰ１のゲート端子に出力電圧Ｖｏが入力され、トランジスタＴＰ２のゲート端子には基準電圧Ｖｒが入力される。これにより、分流電流Ｉ２の大小関係がスイッチング電源１とは逆の関係になる。例えば、出力電圧Ｖｏが基準電圧Ｖｒよりも高い場合には、分流電流Ｉ２は出力電圧Ｖｏが基準電圧Ｖｒと等しい場合（バランス状態）のときの分流電流Ｉ２と比べて増加する。一方、出力電圧Ｖｏが基準電圧Ｖｒよりも低い場合には、分流電流Ｉ２は上記バランス状態のときの分流電流Ｉ２と比べて減少する。このように、差動対回路１０Ａでは、出力電圧Ｖｏと基準電圧Ｖｒとの比較結果に応じて、出力電圧Ｖｏが低いほど電流値が小さくなる分流電流Ｉ２が生成される。換言すると、差動対回路１０Ａは、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧を分流電流Ｉ２に変換する電圧電流変換回路として機能する。
【０１０５】
充電電流生成回路２０Ａは、複数のカレントミラー回路２１，２２，２３を有している。これらカレントミラー回路２１，２２，２３は、入力側のＮチャネルＭＯＳトランジスタＴＮ１を共通に有している。このトランジスタＴＮ１のゲート端子は、出力側のＮチャネルＭＯＳトランジスタＴＮ２，ＴＮ３，ＴＮ４のゲート端子に共通に接続されている。これらトランジスタＴＮ２，ＴＮ３，ＴＮ４の第１端子（例えば、ソース端子）は各々、グランドＧＮＤに接続されている。
【０１０６】
トランジスタＴＮ１は、トランジスタＴＮ２と共にカレントミラー回路２１として機能し、トランジスタＴＮ３と共にカレントミラー回路２２として機能し、トランジスタＴＮ４と共にカレントミラー回路２３として機能する。本実施形態では、出力側のトランジスタＴＮ２，ＴＮ３，ＴＮ４は、入力側のトランジスタＴＮ１の電気的特性と同一値の電気的特性を持つ。したがって、出力側のトランジスタＴＮ２，ＴＮ３，ＴＮ４は、入力側のトランジスタＴＮ１に流れる分流電流Ｉ２と同一の電流値を持つ充電電流Ｉｃ１，Ｉｃ２，Ｉｃ３をそれぞれ流す。
【０１０７】
充電回路３０Ａは、コンデンサＣｐ１と、スイッチＳ１と、コンデンサＣｐ２と、スイッチＳ２と、コンデンサＣｐ３と、スイッチＳ３とを有している。すなわち、充電回路３０Ａは、充電回路３０にコンデンサＣｐ３とスイッチＳ３とを追加した回路である。コンデンサＣｐ１とコンデンサＣｐ２とコンデンサＣｐ３とは同一の容量値を有している。これらコンデンサＣｐ３とスイッチＳ３と上記カレントミラー回路２３とは、出力電圧Ｖｏと基準電圧Ｖｒとの差電圧に応じて決定される時定数で電圧値が変化し、上記基準信号Ｖｃ１，Ｖｃ２と位相が異なる基準信号Ｖｃ３を生成する信号生成回路３２に含まれる。
【０１０８】
コンデンサＣｐ３は、その第１端子が入力端子Ｐｉに接続され、第２端子が上記トランジスタＴＮ４の第２端子（例えば、ドレイン端子）に接続されている。スイッチＳ３は、その第１端子が入力端子Ｐｉに接続され、第２端子が上記トランジスタＴＮ４の第２端子に接続されている。すなわち、コンデンサＣｐ３とスイッチＳ３とは並列に接続されている。これらコンデンサＣｐ３及びスイッチＳ３とトランジスタＴＮ４との間のノードＮ１３はスイッチ回路ＳＷａの第３端子ａ３に接続されている。また、スイッチＳ３の制御端子には、切替制御回路６０Ａから制御信号ＳＣ３が供給される。このスイッチＳ３は、制御信号ＳＣ３に応答してオン・オフ制御される。例えば、Ｌレベルの制御信号ＳＣ３に応答してスイッチＳ１がオフすると、トランジスタＴＮ４が流す充電電流Ｉｃ３によってコンデンサＣｐ３が充電される。このため、スイッチＳ３がオフしている期間では、コンデンサＣｐ３の容量値と充電電流Ｉｃ３の電流値とに応じて決定される時定数によって、基準信号Ｖｃ３（ノードＮ１３の電圧）が徐々に低下する。一方、Ｈレベルの制御信号ＳＣ３に応答してスイッチＳ３がオンすると、コンデンサＣｐ３の両端子が短絡され、コンデンサＣｐ３に蓄えられた電荷が放電されるため、基準信号Ｖｃ３が入力電圧Ｖｉレベルに初期化される。
【０１０９】
コンデンサＣｐ１〜Ｃｐ３は、クロック信号ＣＫの３周期毎に初期化のために放電された上で充電が開始される。また、それぞれ位相の異なる制御信号ＳＣ１〜ＳＣ３によってコンデンサＣｐ１〜Ｃｐ３の充電が開始される、具体的にはコンデンサＣｐ１〜Ｃｐ３はクロック信号ＣＫの１周期分ずつ位相がずれて充電が開始される。このため、基準信号Ｖｃ１，Ｖｃ２，Ｖｃ３は、クロック信号ＣＫの１周期分ずつ位相がずれている。
【０１１０】
このような信号生成回路３１〜３３では、充電電流Ｉｃ１〜Ｉｃ３が小さいほど時定数が長くなる。このため、上記差動対回路１０Ａ及び充電電流生成回路２０Ａは、出力電圧Ｖｏと基準電圧Ｖｒとの比較結果に応じて、出力電圧Ｖｏが低くなるに連れて信号生成回路３１〜３３の時定数が長くなるように（充電電流Ｉｃ１，Ｉｃ２が小さくなるように）電圧電流変換する回路とも言える。
【０１１１】
スイッチ回路ＳＷａは、ノードＮ１１と接続された第１端子ａ１と、ノードＮ１２と接続された第２端子ａ２と、ノードＮ１３と接続された第３端子ａ３と、共通端子ｃ１とを有している。このスイッチ回路ＳＷａは、切替制御回路６０Ａから供給される制御信号ＳＧ２に応答して、共通端子ｃ１と、第１端子ａ１又は第２端子ａ２又は第３端子ａ３との接続が切り替えられる。なお、スイッチ回路ＳＷａは、第１端子ａ１又は第２端子ａ２又は第３端子ａ３と共通端子ｃ１との接続を切り替える際、一旦、比較器４０と、基準信号Ｖｃ１，Ｖｃ２，Ｖｃ３とを開放状態とする、ブレイク・ビフォー・メイク動作を行う。これにより、スイッチ回路ＳＷａにおける接続の切り替えの際に、基準信号Ｖｃ１，Ｖｃ２，Ｖｃ３のショートにより生じる基準信号Ｖｃ１，Ｖｃ２，Ｖｃ３の電圧値の変化を抑制することができる。
【０１１２】
駆動回路５０Ａには、切替制御回路６０Ａから昇圧モード又は降圧モードを選択するための選択信号ＳＳが供給される。この駆動回路５０Ａは、比較器４０の出力信号Ｓａとクロック信号ＣＫと選択信号ＳＳとに基づいて、第１スイッチ回路ＳＷ１をオン・オフ制御する制御信号ＤＲ１と、第３スイッチ回路ＳＷ３をオン・オフ制御する制御信号ＤＲ３とを生成する。
【０１１３】
図９に示すように、駆動回路５０Ａは、２つのＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）５１Ａ，５２Ａを有している。この駆動回路５０Ａでは、ＲＳ−ＦＦ回路５１Ａ，５２Ａのセット端子Ｓ及びリセット端子Ｒへの接続関係が、ＲＳ−ＦＦ回路５１，５２とは逆の関係になっている点のみが上記駆動回路５０と異なっている。すなわち、各ＲＳ−ＦＦ回路５１Ａ，５２Ａのセット端子Ｓにはクロック信号ＣＫが供給され、各ＲＳ−ＦＦ回路５１Ａ，５２Ａのリセット端子には出力信号Ｓａが供給される。
【０１１４】
図８に示すように、切替制御回路６０Ａは、分周器６１と、信号生成回路６２Ａとを有している。分周器６１は、上記クロック信号ＣＫを分周（ここでは、３分周）した分周信号ＣＫａを生成する。
【０１１５】
信号生成回路６２Ａには、比較器４０の出力信号Ｓａと、クロック信号ＣＫと、分周信号ＣＫａとが供給される。この信号生成回路６２Ａは、図示は省略するが、図３に示した信号生成回路６２と略同様の構成を有している。
【０１１６】
信号生成回路６２Ａは、基準信号の電圧値が低下し始めるタイミングと、出力信号Ｓａの立ち上がりエッジの発生タイミングと、クロック信号ＣＫの周期との関係に基づいて、降圧モード及び昇圧モードのいずれか一方の動作モードを選択する選択信号ＳＳを生成する。具体的には、基準信号Ｖｃ１〜Ｖｃ３のうち一の基準信号の電圧値の低下開始タイミングからクロック信号ＣＫの２周期が経過する前までに、上記一の基準信号が基準電圧Ｖｃに達するか否かに応じて、降圧モード又は昇圧モードを選択する選択信号ＳＳａ（図１０参照）を生成する。例えば、信号生成回路６２Ａは、コンデンサＣｐ１〜Ｃｐ３のうち一のコンデンサの充電開始からクロック信号ＣＫの２周期よりも短い期間に、上記一のコンデンサの端子電圧が基準電圧Ｖｃに達した場合には、降圧モードを選択するＬレベルの選択信号ＳＳａを生成する。また、信号生成回路６２Ａは、上記一のコンデンサの充電開始からクロック信号ＣＫの２周期以上の時間が経過した後に、上記一のコンデンサの端子電圧が基準電圧Ｖｃに達した場合には、昇圧モードを選択するＨレベルの選択信号ＳＳａを生成する。さらに、信号生成回路６２Ａは、Ｌレベルの選択信号ＳＳａが入力された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｌレベルの選択信号ＳＳを生成し、Ｈレベルの選択信号ＳＳａが入力された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｈレベルの選択信号ＳＳを生成する。
【０１１７】
また、信号生成回路６２Ａは、分周信号ＣＫａ及び出力信号Ｓａに応答して、スイッチ回路ＳＷａの共通端子ｃ１と第１端子ａ１、第２端子ａ２又は第３端子ａ３との接続を切替制御する制御信号ＳＧ２を生成する。例えば、信号生成回路６２Ａは、出力信号Ｓａの立ち上がりエッジを検出する毎に、共通端子ｃ１と接続される端子を所定の順序（例えば、分周信号ＣＫａで規定される順序）で切り替えるための制御信号ＳＧ２を生成する。具体的には、信号生成回路６２Ａは、出力信号Ｓａの立ち上がりエッジを検出する毎に、共通端子ｃ１に接続する端子を、第１端子ａ１→第２端子ａ２→第３端子ａ３→第１端子ａ１→第２端子ａ２→第３端子ａ３という順序で切り替えるための制御信号ＳＧ２を生成する。
【０１１８】
さらに、信号生成回路６２Ａは、分周信号ＣＫａ及びクロック信号ＣＫに応答して、スイッチＳ１，Ｓ２，Ｓ３をそれぞれオフ制御する制御信号ＳＣ１，ＳＣ２，ＳＣ３を生成する。例えば、信号生成回路６２Ａは、クロック信号ＣＫの立ち上がりエッジを検出する毎に、スイッチＳ１〜Ｓ３を所定の順序（例えば、分周信号ＣＫａで規定される順序）でオフするための制御信号ＳＣ１〜ＳＣ３を生成する。具体的には、信号生成回路６２Ａは、クロック信号ＣＫの立ち上がりエッジを検出する毎に、スイッチＳ１→スイッチＳ２→スイッチＳ３→スイッチＳ１→スイッチＳ２→スイッチＳ３という順序でスイッチＳ１〜Ｓ３をオフするための制御信号ＳＣ１〜ＳＣ３を生成する。
【０１１９】
また、信号生成回路６２Ａは、出力信号Ｓａ及び制御信号ＳＧ２に応答して、スイッチＳ１，Ｓ２，Ｓ３をそれぞれオン制御する制御信号ＳＣ１，ＳＣ２，ＳＣ３を生成する。例えば、信号生成回路６２Ａは、出力信号Ｓａの立ち上がりエッジを検出する毎に、制御信号ＳＧ２で選択されている信号生成回路３１〜３３内のスイッチＳ１〜Ｓ３をオンするための制御信号ＳＣ１〜ＳＣ３を生成する。例えば、信号生成回路６２Ａは、第１端子ａ１（信号生成回路３１）を選択するための制御信号ＳＧ２が生成されているときに、出力信号Ｓａの立ち上がりエッジを検出すると、スイッチＳ１をオンするための制御信号ＳＣ１を生成する。
【０１２０】
本実施形態において、基準信号Ｖｃ１，Ｖｃ２，Ｖｃ３は第１基準信号の一例、信号生成回路６２Ａは第１回路、第２回路及び第３回路の一例、制御信号ＳＣ１，ＳＣ２，ＳＣ３は第１制御信号及び第２制御信号の一例、制御信号ＳＧ２は第３制御信号の一例である。また、差動対回路１０Ａは電圧電流変換回路の一例、コンデンサＣｐ１，Ｃｐ２，Ｃｐ３は容量素子の一例、スイッチＳ１，Ｓ２，Ｓ３はスイッチの一例、信号生成回路３１，３２，３３は信号生成回路の一例である。
【０１２１】
次に、スイッチング電源１Ａの動作を図１０に従って説明する。なお、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。また、同図において、制御信号ＳＧ２の波形図内の「ａ１」、「ａ２」、「ａ３」は、その制御信号ＳＧ２によって選択されているスイッチ回路ＳＷａの端子を示している。
【０１２２】
図１０に示す時刻ｔ２１では、切替制御回路６０Ａの信号生成回路６２ＡからＬレベルの選択信号ＳＳが出力され、降圧モードが選択されている。このとき、Ｌレベルの選択信号ＳＳに応答してＲＳ−ＦＦ回路５１Ａ，５２ＡのうちＲＳ−ＦＦ回路５１Ａのみが動作し、ＲＳ−ＦＦ回路５２Ａがリセット状態に維持される。このため、降圧モードでは、第３スイッチ回路ＳＷ３は常にオフ状態である。以下に、このような降圧モードにおけるスイッチング電源１Ａの動作を説明する。
【０１２３】
上記時刻ｔ２１において、クロック信号ＣＫの立ち上がりエッジに応答して、信号生成回路６２ＡからＬレベルの制御信号ＳＣ１が出力される。このＬレベルの制御信号ＳＣ１に応答して信号生成回路３１内のスイッチＳ１がオフされ、充電電流Ｉｃ１によってコンデンサＣｐ１の充電が開始される。このコンデンサＣｐ１の充電に伴って基準信号Ｖｃ１の電圧値が時間の経過と共に低下する。このクロックサイクルはコンデンサＣｐ１の充電開始からの初期段階であり、このクロックサイクルはコンデンサＣｐ１の初期充電期間となる。このコンデンサＣｐ１の初期充電期間において、出力信号Ｓａの立ち上がりエッジが発生すると（時刻ｔ２２参照）、その立ち上がりエッジに応答してスイッチ回路ＳＷａの第１端子ａ１と共通端子ｃ１とを接続する制御信号ＳＧ２が生成される。これにより、比較器４０において、基準信号Ｖｃ１と基準電圧Ｖｃとの比較が開始される。すなわち、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が開始される。
【０１２４】
次に、クロック信号ＣＫの立ち上がりエッジに応答して、次のクロックサイクルが開始されると（時刻ｔ２３）、ＲＳ−ＦＦ回路５１ＡからＬレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオンされ、出力部２がステート３の状態（図６参照）となる。続いて、基準信号Ｖｃ１の電圧値が基準電圧Ｖｃの電圧値よりも低くなると（時刻ｔ２４参照）、比較器４０からＨレベルの出力信号Ｓａが出力される。この出力信号Ｓａの立ち上がりエッジに応答して、ＲＳ−ＦＦ回路５１ＡからＨレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオフされ、出力部２がステート２の状態（図５参照）となる。すなわち、降圧モードにおけるデューティ制御、つまり第１スイッチ回路ＳＷ１のオンデューティの制御が行われる。また、上記出力信号Ｓａの立ち上がりエッジに応答して、制御信号ＳＣ１がＨレベルに遷移される。このＨレベルの制御信号ＳＣ１に応答してスイッチＳ１がオンされ、コンデンサＣｐ１の放電が開始される。さらに、上記出力信号Ｓａの立ち上がりエッジに応答して、スイッチ回路ＳＷａの第２端子ａ２と共通端子ｃ１とを接続する制御信号ＳＧ２が生成される。これにより、基準信号Ｖｃ１と基準電圧Ｖｃとを比較する比較期間が終了し、コンデンサＣｐ１を放電する放電期間が開始されるとともに、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間が開始される。
【０１２５】
その後、次のクロック信号ＣＫの立ち上がりエッジに応答して、ＲＳ−ＦＦ回路５１ＡからＬレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される（時刻ｔ２５参照）。これにより、第１スイッチ回路ＳＷ１がオンされ、出力部２がステート３の状態（図６参照）となる。このように、時刻ｔ２３〜ｔ２５のクロックサイクルでは、第１スイッチ回路ＳＷ１がオン・オフ制御され、出力部２がステート３とステート２とに順に切り替えられる。詳述すると、降圧モードでは、クロック信号ＣＫの立ち上がりエッジから出力信号Ｓａの立ち上がりエッジまでの期間（時刻ｔ２３〜ｔ２４参照）、第１スイッチ回路ＳＷ１をオンさせるＬレベルの制御信号ＤＲ１が生成され、出力部２がステート３の状態となる。また、降圧モードでは、出力信号Ｓａの立ち上がりエッジから次のクロック信号ＣＫの立ち上がりエッジまでの期間（時刻ｔ２４〜ｔ２５参照）、第１スイッチ回路ＳＷ１をオフさせるＨレベルの制御信号ＤＲ１（降圧パルス）が生成され、出力部２がステート２の状態となる。
【０１２６】
そして、コンデンサＣｐ１の上記充電開始期間の開始時刻から３クロックサイクルが終了すると、コンデンサＣｐ１の初期充電期間が再度開始される。すなわち、時刻ｔ２１におけるクロック信号ＣＫの立ち上がりエッジの発生後にクロック信号ＣＫの立ち上がりエッジが３回発生すると（時刻ｔ２７参照）、制御信号ＳＣ１がＬレベルに遷移されコンデンサＣｐ１の充電が再度開始される。
【０１２７】
一方、上記時刻ｔ２３〜ｔ２５のクロックサイクルでは、時刻ｔ２３のクロック信号ＣＫの立ち上がりエッジに応答して、制御信号ＳＣ２がＨレベルからＬレベルに遷移する。このＬレベルの制御信号ＳＣ２に応答して信号生成回路３２内のスイッチＳ２がオフされ、充電電流Ｉｃ２によってコンデンサＣｐ２の充電が開始される。このコンデンサＣｐ２の充電に伴って基準信号Ｖｃ２の電圧値が時間の経過と共に低下する。このクロックサイクルはコンデンサＣｐ２の充電開始からの初期段階であり、このクロックサイクルはコンデンサＣｐ２の初期充電期間となる。このコンデンサＣｐ２の初期充電期間において、出力信号Ｓａの立ち上がりエッジが発生すると（時刻ｔ２４参照）、その立ち上がりエッジに応答してスイッチ回路ＳＷａの第２端子ａ２と共通端子ｃ１とを接続する制御信号ＳＧ２が生成される。これにより、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間が開始される。
【０１２８】
次に、クロック信号ＣＫの立ち上がりエッジに応答して、次のクロックサイクルが開始されると（時刻ｔ２５）、Ｌレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオンされ、出力部２がステート３の状態（図６参照）となる。続いて、基準信号Ｖｃ２の電圧値が基準電圧Ｖｃの電圧値よりも低くなると（時刻ｔ２６参照）、出力信号Ｓａの信号レベルがＬレベルからＨレベルに遷移される。この出力信号Ｓａの立ち上がりエッジに応答して、Ｈレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオフされ、出力部２がステート２の状態（図５参照）となる。また、上記出力信号Ｓａの立ち上がりエッジに応答して、制御信号ＳＣ２がＨレベルに遷移される。このＨレベルの制御信号ＳＣ２に応答してスイッチＳ２がオンされ、コンデンサＣｐ２の放電が開始される。さらに、上記出力信号Ｓａの立ち上がりエッジに応答して、スイッチ回路ＳＷａの第３端子ａ３と共通端子ｃ１とを接続する制御信号ＳＧ２が生成される。これにより、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間が終了し、コンデンサＣｐ２を放電する放電期間が開始されるとともに、基準信号Ｖｃ３と基準電圧Ｖｃとを比較する比較期間が開始される。
【０１２９】
その後、次のクロック信号ＣＫの立ち上がりエッジに応答して、Ｌレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される（時刻ｔ２７参照）。これにより、第１スイッチ回路ＳＷ１がオンされ、出力部２がステート３の状態（図６参照）となる。そして、コンデンサＣｐ２の上記充電開始期間の開始時刻（つまり、時刻ｔ２３におけるクロック信号ＣＫの立ち上がりエッジ）から３クロックサイクルが終了すると、制御信号ＳＣ２がＬレベルに遷移されコンデンサＣｐ２の初期充電期間が再度開始される。
【０１３０】
このような降圧モードでスイッチング電源１Ａが動作している場合に、入力電圧Ｖｉの変化に伴って出力電圧Ｖｏの電圧値が低下すると、第１スイッチ回路ＳＷ１のオンデューティが大きくなる。すなわち、出力電圧Ｖｏが低くなるほど、１つのクロックサイクルにおいて、第１スイッチ回路ＳＷ１のオン期間（ステート３の状態）が長くなり、第１スイッチ回路ＳＷ１のオフ期間（ステート２の状態）が短くなる。詳述すると、出力電圧Ｖｏが基準電圧Ｖｒよりも低い場合には、出力電圧Ｖｏが低くなるほど（出力電圧Ｖｏと基準電圧Ｖｒとの差電圧が大きくなるほど）、分流電流Ｉ２が減少し、充電電流Ｉｃ１，Ｉｃ２が減少する。すると、基準信号Ｖｃ１，Ｖｃ２の単位時間当たりの低下度合（変化度合）が小さくなり、信号生成回路３１〜３３の時定数が長くなる。これにより、コンデンサＣｐ１〜Ｃｐ３の一のコンデンサの充電開始から、上記一のコンデンサの端子電圧が基準電圧Ｖｃに達するまで（出力信号Ｓａの立ち上がりエッジが発生するまで）の時間Ｔａが短くなる。そして、この時間Ｔａがクロック信号ＣＫの２周期の時間に近づくほど、各クロックサイクルにおける出力信号Ｓａの立ち上がりエッジの発生タイミングが遅くなる。これにより、各クロックサイクルにおいて、第１スイッチ回路ＳＷ１のオン期間が長くなり、第１スイッチ回路ＳＷ１のオンデューティが大きくなる。
【０１３１】
さらに、出力電圧Ｖｏの電圧値が低下し、上記時間Ｔａがクロック信号ＣＫの２周期以上の時間になると、降圧モードから昇圧モードに切り替えられる。以下に、スイッチング電源１Ａのモード切替時の動作について説明する。
【０１３２】
上記時刻ｔ２５〜ｔ２７のクロックサイクルでは、時刻ｔ２５のクロック信号ＣＫの立ち上がりエッジに応答して、制御信号ＳＣ３がＨレベルからＬレベルに遷移する。このＬレベルの制御信号ＳＣ３に応答して信号生成回路３３内のスイッチＳ３がオフされ、充電電流Ｉｃ３によってコンデンサＣｐ３の充電が開始される。このコンデンサＣｐ３の充電に伴って基準信号Ｖｃ３の電圧値が時間の経過と共に低下する。このクロックサイクルはコンデンサＣｐ３の充電開始からの初期段階であり、このクロックサイクルはコンデンサＣｐ３の初期充電期間となる。このコンデンサＣｐ３の初期充電期間において、出力信号Ｓａの立ち上がりエッジが発生すると（時刻ｔ２６参照）、その立ち上がりエッジに応答してスイッチ回路ＳＷａの第３端子ａ３と共通端子ｃ１とを接続する制御信号ＳＧ２が生成される。これにより、基準信号Ｖｃ３と基準電圧Ｖｃとを比較する比較期間が開始される。
【０１３３】
次に、クロック信号ＣＫの立ち上がりエッジに応答して、次のクロックサイクルが開始されると（時刻ｔ２７参照）、Ｌレベルの制御信号ＤＲ１が第１スイッチ回路ＳＷ１に出力される。これにより、第１スイッチ回路ＳＷ１がオンされ、出力部２がステート３の状態（図６参照）となる。このとき、本クロックサイクル（時刻ｔ２５〜ｔ２８）において出力信号Ｓａの立ち上がりエッジが発生しない。このため、本クロックサイクルでは、全期間において第１スイッチ回路ＳＷ１がオン状態（出力部２がステート２の状態）に維持され、第１スイッチ回路ＳＷ１のオンデューティが１００％になる。そして、次のクロックサイクルの開始を指令するクロック信号ＣＫの立ち上がりエッジの発生後（あるいは同時刻）に出力信号Ｓａの立ち上がりエッジが発生する（時刻ｔ２８参照）。すなわち、コンデンサＣｐ３の充電開始（時刻ｔ２５）から、クロック信号ＣＫの２回目の立ち上がりエッジ（時刻ｔ２８）から３回目の立ち上がりエッジ（時刻ｔ２９）までの期間に、基準信号Ｖｃ３が基準電圧Ｖｃに達する。換言すると、コンデンサＣｐ３の充電開始から、そのコンデンサＣｐ３の端子電圧（基準信号Ｖｃ３）が基準電圧Ｖｃに達するまでの時間Ｔａが、クロック信号ＣＫの２周期の時間よりも長くなる。すると、信号生成回路６２ＡでＨレベルの選択信号ＳＳａが生成される。その後、Ｈレベルの選択信号ＳＳａが生成された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｈレベルの選択信号ＳＳが生成され（時刻ｔ２９参照）、動作モードが降圧モードから昇圧モードに切り替えられる。このように、出力信号Ｓａとクロック信号ＣＫとの位相関係に応じて生成された選択信号ＳＳによって、降圧モードから昇圧モードに連続的に切り替えられる。
【０１３４】
ここで、Ｈレベルの選択信号ＳＳａが生成されてからＨレベルの選択信号ＳＳが生成されるまでの期間（時刻ｔ２８〜ｔ２９）では、頻繁な動作モードの切り替えを防止するために、Ｈレベルの制御信号ＤＲ３（昇圧パルス）及びＨレベルの制御信号ＤＲ１（降圧パルス）を生成しないようにしている。すなわち、上記期間では、例えばＲＳ−ＦＦ回路５１Ａをセット状態に維持し、ＲＳ−ＦＦ回路５２Ａをリセット状態に維持するようにしている。このため、選択信号ＳＳａがＬレベルからＨレベルに遷移する前後において、制御信号ＤＲ１，ＤＲ３の信号レベルが共にＬレベルに維持され、出力部２がステート３の状態に維持される。
【０１３５】
次に、昇圧モードにおけるスイッチング電源１Ａの動作について説明する。ここでは、出力電圧Ｖｏの低下に伴って降圧モードから昇圧モードに切り替えられ、その昇圧モードで積極的に出力電圧Ｖｏを上昇させる動作について説明する。
【０１３６】
昇圧モードでは、Ｈレベルの選択信号ＳＳに応答してＲＳ−ＦＦ回路５１Ａ，５２ＡのうちＲＳ−ＦＦ回路５２Ａのみが動作し、ＲＳ−ＦＦ回路５１Ａがセット状態に維持される。このため、昇圧モードでは、第１スイッチ回路ＳＷ１は常にオン状態になる。
【０１３７】
上記時刻ｔ２８における出力信号Ｓａの立ち上がりエッジに応答して、コンデンサＣｐ３の放電期間が開始されるとともに、時刻ｔ２７から充電の開始されたコンデンサＣｐ１の端子電圧（基準信号Ｖｃ１）と基準電圧Ｖｃとを比較する比較期間が開始される。続いて、次のクロック信号ＣＫの立ち上がりエッジに応答して、昇圧モード切替後のクロックサイクルが開始される（時刻ｔ２９）。このとき、時刻ｔ２９におけるクロック信号ＣＫの立ち上がりエッジに応答してＲＳ−ＦＦ回路５２Ａがセットされ、そのＲＳ−ＦＦ回路５２ＡからＨレベルの制御信号ＤＲ３（昇圧パルス）が第３スイッチ回路ＳＷ３に出力される。これにより、第３スイッチ回路ＳＷ３がオンされ、出力部２がステート１（図４参照）の状態となる。次いで、このクロックサイクルにおいて、基準信号Ｖｃ１が基準電圧Ｖｃよりも低くなってＨレベルの出力信号Ｓａが生成されると（時刻ｔ３０参照）、Ｌレベルの制御信号ＤＲ３が第３スイッチ回路ＳＷ３に出力される。これにより、第３スイッチ回路ＳＷ３がオフされ、出力部２がステート３の状態となる。すなわち、昇圧モードにおけるデューティ制御、つまり第３スイッチ回路ＳＷ３のオンデューティの制御が行われる。なお、上記時刻ｔ３０における出力信号Ｓａの立ち上がりエッジに応答して、コンデンサＣｐ１の放電期間が開始されるとともに、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間が開始される。
【０１３８】
その後、次のクロック信号ＣＫの立ち上がりエッジに応答して、ＲＳ−ＦＦ回路５２ＡからＨレベルの制御信号ＤＲ３が第３スイッチ回路ＳＷ３に出力される。これにより、第３スイッチ回路ＳＷ３がオフされ、出力部２がステート３の状態（図６参照）となる。このように、時刻ｔ２９〜ｔ３１のクロックサイクルでは、第３スイッチ回路ＳＷ３がオン・オフ制御され、出力部２がステート１の状態又はステート３の状態に切り替えられて動作する。詳述すると、昇圧モードでは、クロック信号ＣＫの立ち上がりエッジから出力信号Ｓａの立ち上がりエッジまでの期間（時刻ｔ２９〜ｔ３０参照）、第３スイッチ回路ＳＷ３をオンさせるＨレベルの制御信号ＤＲ３（昇圧パルス）が生成され、出力部２がステート１の状態となる。また、昇圧モードでは、出力信号Ｓａの立ち上がりエッジから次のクロック信号ＣＫの立ち上がりエッジまでの期間（時刻ｔ３０〜ｔ３１参照）、第３スイッチ回路ＳＷ３をオフさせるＬレベルの制御信号ＤＲ３が生成され、出力部２がステート３の状態となる。
【０１３９】
このような昇圧モードでスイッチング電源１Ａが動作し、出力電圧Ｖｏの電圧値が上昇し、上記時間Ｔａがクロック信号ＣＫの２周期の時間よりも短くなると、昇圧モードから降圧モードに切り替えられる（時刻ｔ３１〜ｔ３４参照）。詳述すると、時刻ｔ３１から開始されるクロックサイクルでは、基準信号Ｖｃ２と基準電圧Ｖｃとを比較する比較期間において、出力信号Ｓａの立ち上がりエッジに応答してＬレベルの制御信号ＤＲ３が生成される。このため、出力部２は、本クロックサイクルの開始後から所定時間（時刻ｔ３１〜ｔ３２）だけステート１の状態となり、その後ステート３の状態になる。また、上記出力信号Ｓａの立ち上がりエッジに応答して、コンデンサＣｐ２の放電期間が開始されるとともに、時刻ｔ２９から充電の開始されたコンデンサＣｐ３の端子電圧（基準信号Ｖｃ３）と基準電圧Ｖｃとを比較する比較期間が開始される。その後、本クロックサイクル（時刻ｔ３１〜ｔ３４）において、基準信号Ｖｃ３が基準電圧Ｖｃよりも低くなると（時刻ｔ３３）、出力信号Ｓａの立ち上がりエッジが発生する。すなわち、コンデンサＣｐ３の充電開始（時刻ｔ２９）から、クロック信号ＣＫの２回目の立ち上がりエッジが発生する前に、基準信号Ｖｃ３が基準電圧Ｖｃに達する。換言すると、コンデンサＣｐ３の充電開始から、そのコンデンサＣｐ３の端子電圧（基準信号Ｖｃ３）が基準電圧Ｖｃに達するまでの時間Ｔａが、クロック信号ＣＫの２周期の時間よりも短くなる。すると、信号生成回路６２ＡでＬレベルの選択信号ＳＳａが生成される（時刻ｔ３３）。その後、Ｌレベルの選択信号ＳＳａが生成された後の最初のクロック信号ＣＫの立ち上がりエッジに応答して、Ｌレベルの選択信号ＳＳが生成され（時刻ｔ３４）、動作モードが昇圧モードから降圧モードに切り替えられる。このように、出力信号Ｓａとクロック信号ＣＫとの位相関係に応じて生成された選択信号ＳＳによって、昇圧モードから降圧モードに連続的に切り替えられる。
【０１４０】
ここで、Ｌレベルの選択信号ＳＳａが生成されてからＬレベルの選択信号ＳＳが生成されるまでの期間（時刻ｔ３３〜ｔ３４）では、頻繁な動作モードの切り替えを防止するために、Ｈレベルの制御信号ＤＲ３（昇圧パルス）及びＨレベルの制御信号ＤＲ１（降圧パルス）を生成しないようにしている。すなわち、上記期間では、例えばＲＳ−ＦＦ回路５１Ａをセット状態に維持し、ＲＳ−ＦＦ回路５２Ａをリセット状態に維持するようにしている。このため、選択信号ＳＳａがＬレベルからＨレベルに遷移する前後において、制御信号ＤＲ１，ＤＲ３の信号レベルが共にＬレベルに維持され、出力部２がステート３の状態に維持される。
【０１４１】
そして、次のクロックサイクル（時刻ｔ３４から開始されるクロックサイクル）からスイッチング電源１Ａが上述した降圧モードで動作される。
このように、出力信号Ｓａの立ち上がりエッジが発生する度に、共通端子ｃ１と接続される端子が、第１端子ａ１（時刻ｔ２２参照）→第２端子ａ２（時刻ｔ２４参照）→第３端子ａ３（時刻ｔ２６参照）→第１端子ａ１（時刻ｔ２８参照）→第２端子（時刻ｔ３０参照）という順序で切り替えられる。このため、信号生成回路３１〜３３が、信号生成回路３１（コンデンサＣｐ１）→信号生成回路３２（コンデンサＣｐ２）→信号生成回路３３（コンデンサＣｐ３）→信号生成回路３１→信号生成回路３２という順序で比較器４０の反転入力端子に接続される。比較器４０に接続されたｎ番目の信号生成回路（例えば、信号生成回路３１）で生成された基準信号Ｖｃｎ（例えば、基準信号Ｖｃ１）が基準電圧Ｖｃに達すると、ｎ番目の信号生成回路内のコンデンサ（例えば、コンデンサＣｐ１）の放電が開始され、ｎ＋１番目の信号生成回路（例えば、信号生成回路３２）が比較器４０に接続される。ここで、ｎ＝３のときには、ｎ＋１＝１とする。すなわち、３番目の信号生成回路３３が比較器４０に接続されているときに、基準信号Ｖｃ３が基準電圧Ｖｃに達すると、１番目の信号生成回路３１が比較器４０に接続される。そして、コンデンサＣｐ１〜Ｃｐ３は、３クロックサイクル毎に放電が停止され、充電が開始される。すなわち、コンデンサＣｐ１〜Ｃｐ３は、クロック信号ＣＫの立ち上がりエッジが発生する度に、コンデンサＣｐ１（時刻ｔ２１参照）→コンデンサＣｐ２（時刻ｔ２３参照）→コンデンサＣｐ３（時刻ｔ２５参照）→コンデンサＣｐ１（時刻ｔ２７参照）→コンデンサＣｐ２（時刻ｔ２８参照）という順序で充電が開始される。
【０１４２】
ここで、ｎ番目の信号生成回路内のコンデンサの充電開始から２クロックサイクル経過する前に（クロック信号ＣＫの立ち上がりエッジが２回発生する前に）、上記基準信号Ｖｃｎが基準電圧Ｖｃに達すると、スイッチング電源１Ａが降圧モードで動作する。この降圧モードでは、上記コンデンサの充電開始の後に発生する最初のクロック信号ＣＫの立ち上がりエッジから出力信号Ｓａの立ち上がりエッジまでの期間をステート３とし、次のクロック信号ＣＫの立ち上がりエッジまでの期間をステート２としている。なお、本実施形態では、上記コンデンサの充電開始から、その充電開始後に最初に発生するクロック信号ＣＫの立ち上がりエッジまでの期間においては、上記基準信号Ｖｃｎと基準電圧Ｖｃとの比較結果をデューティ制御に利用しないようにしている。但し、上記期間において、基準信号Ｖｃｎが基準電圧Ｖｃに達して出力信号Ｓａの立ち上がりエッジが発生した場合には、その次のクロックサイクルの全期間をステート２の状態に維持するようにしている。これにより、降圧モードにおいて第１スイッチ回路ＳＷ１のオンデューティを０％に設定することができる。
【０１４３】
降圧モードにおける各コンデンサＣｐ１〜Ｃｐ３への充電動作は、最大で、充電が開始されるクロックサイクル（初期充電期間）から連続する２クロックサイクルの間、継続して行われる。これにより、信号生成回路３１〜３３の時定数を、コンデンサＣｐ１〜Ｃｐ３への充電動作を１クロックサイクルで行う場合に比べて長くすることができ、変換利得を高くすることができる。
【０１４４】
また、上記ｎ番目の信号生成回路内のコンデンサの充電開始から２クロックサイクル以上経過した後に、上記基準信号Ｖｃｎが基準電圧Ｖｃに達すると、スイッチング電源１Ａが昇圧モードで動作する。この昇圧モードでは、上記コンデンサの充電開始の後に発生する最初のクロック信号ＣＫの立ち上がりエッジから出力信号Ｓａの立ち上がりエッジまでの期間をステート１とし、次のクロック信号ＣＫの立ち上がりエッジまでの期間をステート３としている。
【０１４５】
昇圧モードにおけるコンデンサＣｐ１〜Ｃｐ３への充電動作は、最大で、充電が開始されるクロックサイクル（初期充電期間）から連続する３クロックサイクルの間、継続して行われる。これにより、コンデンサＣｐ１〜Ｃｐ３の充電に必要となる充電電流Ｉｃ１〜Ｉｃ３を、コンデンサＣｐ１〜Ｃｐ３への充電動作を１クロックサイクルで行う場合に比べて大幅に減らすことができる。したがって、信号生成回路３１〜３３の時定数を、コンデンサＣｐ１〜Ｃｐ３への充電動作を１クロックサイクルで行う場合に比べて長くすることができ、変換利得を大幅に向上させることができる。
【０１４６】
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏する。
（６）制御回路３では、３相の電圧パルス幅変換系、具体的には信号生成回路３１を含む電圧パルス幅変換系と、信号生成回路３２を含む電圧パルス幅変換系と、信号生成回路３３を含む電圧パルス幅変換系とを順番に使用する方式を採用した。これにより、降圧モードでは、コンデンサＣｐ１〜Ｃｐ３の充電動作を最大で２クロックサイクルの間継続して行うことができ、昇圧モードでは、コンデンサＣｐ１〜Ｃｐ３の充電動作を最大で３クロックサイクルの間継続して行うことができる。したがって、降圧モード及び昇圧モードの双方のモードにおいて、信号生成回路３１〜３３の時定数を、コンデンサＣｐ１〜Ｃｐ３への充電動作を１クロックサイクルで行う場合に比べて長くすることができ、変換利得を高くすることができる。
【０１４７】
（７）クロック信号ＣＫの立ち上がりエッジに応答して直ちにコンデンサＣｐ１〜Ｃｐ３の充電を開始するようにした。また、コンデンサＣｐ１〜Ｃｐ３のうち一のコンデンサの充電開始後に発生する次のクロックサイクルから、上記一のコンデンサの端子電圧と基準電圧Ｖｃとの比較結果によるデューティ制御を行うようにした。これにより、降圧モード及び昇圧モードの双方のモードにおいて、各クロックサイクルの全期間をデューティ制御に利用することができる。すなわち、降圧モードにおいて第１スイッチ回路ＳＷ１のオンデューティを０％〜１００％に設定することができ、昇圧モードにおいて第３スイッチ回路ＳＷ３のオンデューティを０％〜１００％に設定することができる。
【０１４８】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１１に示したスイッチング電源１Ｂのように、出力電圧Ｖｏと入力電圧Ｖｉとを比較した比較結果に基づいて、選択信号ＳＳの信号レベルを強制的にＬレベルに設定する比較器８０を設けるようにしてもよい。詳述すると、比較器８０の非反転入力端子には出力電圧Ｖｏが供給され、比較器８０の反転入力端子には入力電圧Ｖｉが供給される。この比較器８０は、出力電圧Ｖｏが入力電圧Ｖｉよりも低いときに、Ｌレベルの制御信号ＳＧ３を信号生成回路６２Ａに出力する。このＬレベルの制御信号ＳＧ３に応答して、信号生成回路６２Ａは、出力信号Ｓａとクロック信号ＣＫとの位相関係に関わらず、Ｌレベルの選択信号ＳＳを生成する。これにより、スイッチング電源１Ａが降圧モードで動作される。すなわち、比較器８０は、出力電圧Ｖｏが入力電圧Ｖｉよりも低いときに、スイッチング電源１Ａを強制的に降圧モードで動作させるための回路である。これによって、出力電圧Ｖｏが入力電圧Ｖｉよりも低いときに、出力電圧Ｖｏが基準電圧Ｖｒよりも低い場合であっても降圧モードで動作させることができるため、急激な電圧上昇による出力電圧Ｖｏのオーバーシュート等の発生を抑制することができる。また、例えばスイッチング電源１Ｂの起動時における昇圧モードによる動作を禁止し、スイッチング電源１Ｂを降圧モードで動作させることができる。
【０１４９】
・上記各実施形態では、選択信号ＳＳａの信号レベルの変化（Ｌレベル→Ｈレベル、又はＨレベル→Ｌレベル）から次のクロック信号ＣＫの立ち上がりエッジまでの期間に、Ｈレベルの制御信号ＤＲ１（降圧パルス）及びＨレベルの制御信号ＤＲ３（昇圧パルス）を生成しないようにした。これに限らず、例えば選択信号ＳＳａの信号レベルの遷移に応答して動作モード（昇圧モード→降圧モード、又は降圧モード→昇圧モード）を切り替えるようにしてもよい。
【０１５０】
・上記第１実施形態において、差動対回路１０を差動対回路１０Ａに置き換え、駆動回路５０を駆動回路５０Ａに置き換えるようにしてもよい。
・上記第２実施形態において、差動対回路１０Ａを差動対回路１０に置き換え、駆動回路５０Ａを駆動回路５０に置き換えるようにしてもよい。
【０１５１】
・上記第１実施形態では、コンデンサＣｐ１，Ｃｐ２の一方のコンデンサの充電開始のトリガとなるクロック信号ＣＫの立ち上がりエッジから上記一方のコンデンサの端子電圧が基準電圧Ｖｃに達するまでの時間Ｔａがクロック信号ＣＫの１周期以上の時間である場合に、降圧モードを選択する選択信号ＳＳを生成するようにした。また、上記第１実施形態では、上記時間Ｔａがクロック信号ＣＫの１周期の時間よりも短い場合に、昇圧モードを選択する選択信号ＳＳを生成するようにした。これに限らず、例えば上記時間Ｔａがクロック信号ＣＫの１周期以上の時間である場合に昇圧モードを選択し、上記時間Ｔａがクロック信号ＣＫの１周期よりも短い時間である場合に降圧モードを選択する選択信号ＳＳを生成するようにしてもよい。この場合には、信号生成回路３１，３２の時定数を決定する充電電流Ｉｃ１，Ｉｃ２の元となる電流Ｉ１が有限であるため、昇圧モードにおけるデューティを１００％（無限大の昇圧比）にすることができない。但し、この昇圧モードにおける１００％のデューティは、無限昇圧であるため、実用上必要とはならない。このため、このようなデューティの制限は、実用上問題とならない。
【０１５２】
・上記第２実施形態では、コンデンサＣｐ１〜Ｃｐ３のうち一のコンデンサの充電開始から上記一のコンデンサの端子電圧が基準電圧Ｖｃに達するまでの時間Ｔａがクロック信号ＣＫの２周期以上の時間である場合に、昇圧モードを選択する選択信号ＳＳを生成するようにした。また、上記第２実施形態では、上記時間Ｔａがクロック信号ＣＫの２周期の時間よりも短い場合に、降圧モードを選択する選択信号ＳＳを生成するようにした。これに限らず、例えば上記時間Ｔａがクロック信号ＣＫの２周期以上の時間で場合に降圧モードを選択し、上記時間Ｔａがクロック信号ＣＫの２周期よりも短い時間である場合に昇圧モードを選択する選択信号ＳＳを生成するようにしてもよい。
【０１５３】
・上記各実施形態では、差動対１２に電流値固定の電流Ｉ１を供給するようにしたが、これに限らず、例えば出力電圧Ｖｏと入力電圧Ｖｉとに依存して電流値の変化する電流Ｉ１を差動対１２に供給するようにしてもよい。すなわち、出力電圧Ｖｏ及び入力電圧Ｖｉの変化に対するデューティ変化（つまり、信号生成回路３１，３２，３３の時定数変化）に合わせて電流値が変化する電流Ｉ１を差動対１２に供給するようにしてもよい。このような電流Ｉ１を生成する電流源の一例を以下に説明する。
【０１５４】
図１２に示すように、電流源１１Ａは、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と、基準電源Ｅ１１と、オペアンプ１３と、電源Ｅ１２と、ＮチャネルＭＯＳトランジスタＴＮ１１，ＴＮ１２と、カレントミラー回路１４とを有している。
【０１５５】
抵抗Ｒ１は、その第１端子が入力端子Ｐｉに接続され、第２端子が抵抗Ｒ２の第１端子に接続されている。抵抗Ｒ２の第２端子は、所定電圧値の基準電圧Ｖｒｅｆを生成する基準電源Ｅ１１を介してグランドＧＮＤに接続されている。これら抵抗Ｒ１，Ｒ２間の接続点は、オペアンプ１３の非反転入力端子に接続されている。このオペアンプ１３の非反転入力端子に供給される電圧Ｖ１の電圧値は、以下の式で表わすことができる。
【０１５６】
【数１】
2014079052.tif 000003
オペアンプ１３の反転入力端子には、抵抗Ｒ３の第１端子が接続されている。この抵抗Ｒ３の第２端子は、出力電圧Ｖｏに応じた帰還電圧ＶＦＢを生成する電源Ｅ１２を介してグランドＧＮＤに接続されている。ここで、帰還電圧ＶＦＢは、例えば出力電圧Ｖｏを所定の分圧比で分圧した電圧であるため、
【０１５７】
【数２】
2014079052.tif 000004
と表わすことができる。なお、上記式２におけるαは、上記分圧比に応じた所定の係数である。
【０１５８】
オペアンプ１３の出力端子は、ＮチャネルＭＯＳトランジスタＴＮ１１のゲート端子に接続されるとともに、ＮチャネルＭＯＳトランジスタＴＮ１２のゲート端子に接続されている。トランジスタＴＮ１１のドレイン端子は入力端子Ｐｉに接続され、トランジスタＴＮ１１のソース端子は抵抗Ｒ４を介してオペアンプ１３の反転入力端子に接続されている。また、トランジスタＴＮ１１のソース端子は、抵抗Ｒ５を介してグランドＧＮＤに接続されている。
【０１５９】
トランジスタＴＮ１２のソース端子は、抵抗Ｒ６を介してグランドＧＮＤに接続されている。また、トランジスタＴＮ１２のドレイン端子は、カレントミラー回路１４に接続されている。ここで、トランジスタＴＮ１２のソース電圧Ｖ２は、トランジスタＴＮ１１のソース電圧と略同電位に設定されている。すなわち、トランジスタＴＮ１２のソース電圧Ｖ２とトランジスタＴＮ１１のソース電圧とが略同電位なるように、抵抗Ｒ５，Ｒ６の抵抗値やトランジスタＴＮ１１，ＴＮ１２の素子サイズ等が設定されている。そして、このトランジスタＴＮ１２のソース電圧Ｖ２の電圧値は、以下の式で表わすことができる。
【０１６０】
【数３】
2014079052.tif 000005
この式３に上記式１及び上記式２を代入すると、
【０１６１】
【数４】
2014079052.tif 000006
となる。ここで、上記式４における基準電圧Ｖｒｅｆの係数をａとし、出力電圧Ｖｏの係数をｂとし、入力電圧Ｖｉの係数と出力電圧Ｖｏの係数ｂとの絶対値が等しいと仮定すると、上記式４は、
【０１６２】
【数５】
2014079052.tif 000007
と表わすことができる。そして、抵抗Ｒ６に流れる電流Ｉ１ａは、以下の式で表わすことができる。
【０１６３】
【数６】
2014079052.tif 000008
この式６及び上記式５から明らかなように、入力電圧Ｖｉの係数と出力電圧Ｖｏの係数ｂとの絶対値が等しいと仮定すると、電流Ｉ１ａは、入力電圧Ｖｉと出力電圧Ｖｏとが等しい電圧であるときに、一定の電流値となる電流である。
【０１６４】
カレントミラー回路１４は、入力側のＰチャネルＭＯＳトランジスタＴＰ１１と、出力側のＰチャネルＭＯＳトランジスタＴＰ１２とを有している。トランジスタＴＰ１１のドレイン端子は、上記トランジスタＴＮ１２のドレイン端子に接続されるとともに、同トランジスタＴＰ１１のゲート端子に接続されている。トランジスタＴＰ１１のソース端子は入力端子Ｐｉに接続されている。また、トランジスタＴＰ１１のゲート端子は、出力側のトランジスタＴＰ１２のゲート端子に接続されている。トランジスタＴＰ１２のソース端子は入力端子Ｐｉに接続され、トランジスタＴＰ１２のドレイン端子は差動対１２内のトランジスタＴＰ１，ＴＰ２（図１や図８参照）のソース端子に接続されている。本変形例では、出力側のトランジスタＴＰ１２は、入力側のトランジスタＴＰ１１の２倍の素子サイズを有する。このため、トランジスタＴＰ１２は、トランジスタＴＰ１１に流れる電流Ｉ１ａの２倍の電流値を有する上記電流Ｉ１を差動対１２に供給する。したがって、電流Ｉ１は、
【０１６５】
【数７】
2014079052.tif 000009
と表わすことができる。以上説明した電流源１１Ａによって、出力電圧Ｖｏ及び入力電圧Ｖｉの変化に対するデューティ変化（つまり、信号生成回路３１，３２，３３の時定数変化）に合わせて電流値が変化する電流Ｉ１を生成することができる。ここで、例えば分流電流Ｉ２（充電電流Ｉｃ１〜Ｉｃ３）の電流値が電流Ｉ１の１／２となるときが差動対回路１０，１０Ａの利得が最も高くなるため、上記デューティ変化に合わせて上記バランス状態のときに充電電流Ｉｃ１〜Ｉｃ３の電流値が電流Ｉ１の１／２となるように電流Ｉ１の電流値が設定される。電流Ｉ１の電流値の設定は、抵抗Ｒ１〜Ｒ６の抵抗値等によって設定されるが、その設定の一例を以下に説明する。ここでは、図８に示したスイッチング電源１Ａに上記電流源１１Ａを適用した場合の設定例を説明する。
【０１６６】
クロック信号ＣＫの周波数を２０ＭＨｚとし、コンデンサＣｐ１〜Ｃｐ３の容量値を２ｐＦとし、基準電圧Ｖｃを１Ｖとしたときに、Ｖｏ＝１．２×Ｖｉとする昇圧動作とＶｏ＝０．７×Ｖｉとする降圧動作とで目標電流を生成する場合について説明する。なお、スイッチング電源１Ａでは、信号生成回路３１〜３３の時定数が１〜３クロックサイクルで変化する。
【０１６７】
まず、昇圧モードにおいて、入力電圧Ｖｉの１．２倍の出力電圧Ｖｏを生成する時の昇圧デューティＤｕｐは、第３スイッチ回路ＳＷ３のオン時間をＴｏｎ（ｕｐ）、第３スイッチ回路ＳＷ３のオフ時間をＴｏｆｆ（ｕｐ）とすると、
【０１６８】
【数８】
2014079052.tif 000010
となる。但し、信号生成回路３１〜３３の時定数は、昇圧モードでは２クロックサイクルが加算されるため、上記オン時間Ｔｏｎ（ｕｐ）は、クロック信号ＣＫの１周期の時間をｔｃｋとすると、
【０１６９】
【数９】
2014079052.tif 000011
となる。この昇圧モードにおける充電電流Ｉｃ１〜Ｉｃ３の目標電流Ｉｃｎ（ｕｐ）は、コンデンサＣｐ１〜Ｃｐ３の容量値をＣとすると、
【０１７０】
【数１０】
2014079052.tif 000012
と求めることができる。
【０１７１】
一方、降圧モードにおいて、入力電圧Ｖｉの０．７倍の出力電圧Ｖｏを生成する時の降圧デューティＤｄｏｗｎは、第１スイッチ回路ＳＷ１のオン時間をＴｏｎ（ｄｏｗｎ）、第１スイッチ回路ＳＷ１のオフ時間をＴｏｆｆ（ｄｏｗｎ）とすると、
【０１７２】
【数１１】
2014079052.tif 000013
となる。但し、信号生成回路３１〜３３の時定数は、降圧モードでは１クロックサイクルが加算されるため、上記オン時間Ｔｏｎ（ｄｏｗｎ）は、
【０１７３】
【数１２】
2014079052.tif 000014
となる。この降圧モードにおける充電電流Ｉｃ１〜Ｉｃ３の目標電流Ｉｃｎ（ｄｏｗｎ）は、
【０１７４】
【数１３】
2014079052.tif 000015
と求めることができる。
【０１７５】
また、入力電圧Ｖｉと出力電圧Ｖｏとが等しいときの充電電流Ｉｃ１〜Ｉｃ３の目標電流Ｉｃｎは２０μＡとなる。
以上のことから、例えば入力電圧Ｖｉが３Ｖである場合には、昇圧モード時の出力電圧Ｖｏ（ｕｐ）及び目標電流Ｉｃｎ（ｕｐ）はそれぞれ３．６Ｖ、１８．４６μＡとなり、降圧モード時の出力電圧Ｖｏ（ｄｏｗｎ）及び目標電流Ｉｃｎ（ｄｏｗｎ）はそれぞれ２．１Ｖ、２３．５３μＡとなる。このような目標電流の電流変化は時定数が２クロックサイクルからの比較的小さな変動であるため、例えばＶｉ＝Ｖｏで一定電流となる上記式７で表現される電流Ｉ１によって上記電流変化に対応することができる。このとき、充電電流Ｉｃ１〜Ｉｃ３の目標電流Ｉｃｎは、電流Ｉ１の１／２の電流値であるため、
【０１７６】
【数１４】
2014079052.tif 000016
と表すこともできる。
【０１７７】
次に、上記算出した第１スイッチ回路ＳＷ１のオン時間Ｔｏｎ（ｄｏｗｎ）、第３スイッチ回路ＳＷ３のオン時間Ｔｏｎ（ｕｐ）及び目標電流Ｉｃｎ（ｕｐ），Ｉｃｎ（ｄｏｗｎ）に基づいて、上記式１４における係数ａ，ｂを算出する。
【０１７８】
まず、係数ｂを求めるために、抵抗Ｒ６の抵抗値を１００ｋΩとし、基準電圧Ｖｒｅｆを１ＶとしたときのＩｃｎ（ｄｏｗｎ）−Ｉｃｎ（ｕｐ）を計算すると、
【０１７９】
【数１５】
2014079052.tif 000017
係数ｂを求めることができる。さらに、上記式１３に示した目標電流Ｉｃｎ（ｄｏｗｎ）の場合に上記係数ｂの値を代入して、
【０１８０】
【数１６】
2014079052.tif 000018
係数ａを求めることができる。そして、電流源１１Ａにおいて、係数ａ，ｂが上記算出した値となるように抵抗Ｒ１〜Ｒ５の抵抗値や係数αを設定することにより、入力電圧Ｖｉ及び出力電圧Ｖｏの変化に伴うデューティ変化に合わせて電流値が変化する電流Ｉ１を生成することができる。すなわち、Ｖｏ＝１．２×Ｖｉとする昇圧動作時には電流Ｉ１の電流値が３６．９２（＝１８．４６×２）μＡとなり、その電流Ｉ１の１／２の電流値が上記目標電流Ｉｃｎ（ｕｐ）の電流値となる。また、Ｖｏ＝０．７×Ｖｉとする降圧動作時には電流Ｉ１の電流値が４７．０６（＝２３．５３×２）μＡとなり、その電流Ｉ１の１／２の電流値が上記目標電流Ｉｃｎ（ｄｏｗｎ）の電流値となる。このように、Ｖｏ＝１．２×Ｖｉとする昇圧動作やＶｏ＝０．７×Ｖｉとする降圧動作の場合であっても、目標電流Ｉｃｎ（ｕｐ），Ｉｃｎ（ｄｏｗｎ）となる充電電流Ｉｃ１〜Ｉｃ３を生成することができる。したがって、降圧動作時及び昇圧動作時の双方において差動対回路１０，１０Ａの利得を向上させることができる。
【０１８１】
ところで、デューティに依存して電流値の変化する電流を生成する際には、Ｖｏ／Ｖｉ依存又はＶｉ／Ｖｏ依存の電流を生成することが一般的に行われるが、この場合には、時定数に対して大きな曲がりを持つ特性が要求されることになる。このため、近似回路の設計が困難で、さらに目標電流に対する誤差も大きくなってしまう。これに対し、本変形例では、時定数に対して１クロックサイクルから２クロックサイクル分の一定の遅延が加算されるため、時定数に対して要求される特性の曲がりが小さくなり、目標電流に対して精度の高い電流源の設計を容易に行うことができる。なお、本変形例における電流Ｉ１は第２電流の一例である。
【０１８２】
・上記第２実施形態において、各コンデンサＣｐ１〜Ｃｐ３の充電を開始するクロックサイクルの開始時刻から所定時間だけコンデンサＣｐ１〜Ｃｐ３を放電する放電期間を設けるようにしてもよい。
【０１８３】
・上記各実施形態では、充電電流Ｉｃ１〜Ｉｃ３によるコンデンサＣｐ１〜Ｃｐ３の充電によって基準信号Ｖｃ１〜Ｖｃ３の電圧値を低下させるようにした。これに限らず、例えば充電電流Ｉｃ１〜Ｉｃ３によるコンデンサＣｐ１〜Ｃｐ３の充電によって基準信号Ｖｃ１〜Ｖｃ３の電圧値を上昇させるようにしてもよい。この場合には、例えばコンデンサＣｐ１〜Ｃｐ３の放電によって基準信号Ｖｃ１〜Ｖｃ３をグランドＧＮＤレベルにリセットする。また、基準信号Ｖｃ１〜Ｖｃ３をスイッチ回路ＳＷ，ＳＷａを通じて比較器４０の非反転入力端子に供給し、比較器４０の反転入力端子に基準電圧Ｖｃを供給する。なお、このときの基準電圧Ｖｃは、例えばグランド電位から所定の電圧値を加算した電圧になる。
【０１８４】
・上記各実施形態では、出力電圧Ｖｏそのものを帰還電圧として基準電圧Ｖｒと比較するようにした。これに限らず、例えば出力電圧Ｖｏを所定の抵抗で分圧した分圧電圧を帰還電圧とし、その帰還電圧と基準電圧Ｖｒとを差動対回路１０，１０Ａで比較するようにしてもよい。
【０１８５】
・上記各実施形態では、第１スイッチ回路ＳＷ１の一例としてＰチャネルＭＯＳトランジスタを開示したが、ＮチャネルＭＯＳトランジスタを用いてもよい。また、第３スイッチ回路ＳＷ３の一例としてＮチャネルＭＯＳトランジスタを開示したが、ＰチャネルＭＯＳトランジスタを用いてもよい。あるいは、第１スイッチ回路ＳＷ１及び第３スイッチ回路ＳＷ３としてバイポーラトランジスタを用いてもよいし、複数のトランジスタを含むスイッチ回路を用いてもよい。
【０１８６】
・上記各実施形態における基準電圧Ｖｒ，Ｖｃを制御回路３，３Ａの外部で生成するようにしてもよい。すなわち、基準電源Ｅ１，Ｅ２を制御回路３，３Ａの外部に設けるようにしてもよい。
【０１８７】
・上記各実施形態における第１〜第４スイッチ回路ＳＷ１〜ＳＷ４を制御回路３，３Ａに含めるようにしてもよい。また、出力部２を制御回路３，３Ａに含めるようにしてもよい。
【符号の説明】
【０１８８】
１，１Ａ，１Ｂ  スイッチング電源
２  出力部
３，３Ａ  制御回路
１０，１０Ａ  差動対回路（電圧電流変換回路）
１１，１１Ａ  電流源
１２  差動対
２０，２０Ａ  充電電流生成回路
３０，３０Ａ  充電回路
３１，３２，３３  信号生成回路
Ｃｐ１，Ｃｐ２，Ｃｐ３  コンデンサ（容量素子）
Ｓ１，Ｓ２，Ｓ３  スイッチ
４０  比較器
５０，５０Ａ  駆動回路
６０，６０Ａ  切替制御回路
６２，６２Ａ  信号生成回路（第１回路、第２回路及び第３回路）
６３  検出回路
６４  モード切替回路
６５  スイッチ選択回路
６６  スイッチ切替回路
６７  第１充放電制御回路
６８  第２充放電制御回路
６９，７０  オア回路
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４  スイッチ回路
ＣＫ  クロック信号
Ｓａ  出力信号
ＳＳ  選択信号
ＳＣ１，ＳＣ２  制御信号（第１制御信号及び第２制御信号）
ＳＧ１，ＳＧ２  制御信号（第３制御信号）
Ｖｒ  基準電圧（第１基準電圧）
Ｖｃ１，Ｖｃ２，Ｖｃ３  基準信号（第１基準信号）
Ｖｃ  基準電圧（第２基準信号）
【図１】
2014079052.tif 000019
【図２】
2014079052.tif 000020
【図３】
2014079052.tif 000021
【図４】
2014079052.tif 000022
【図５】
2014079052.tif 000023
【図６】
2014079052.tif 000024
【図７】
2014079052.tif 000025
【図８】
2014079052.tif 000026
【図９】
2014079052.tif 000027
【図１０】
2014079052.tif 000028
【図１１】
2014079052.tif 000029
【図１２】
2014079052.tif 000030
【図１３】
2014079052.tif 000031