(57)【要約】【課題】半導体スイッチ素子を複数個直列接続して構成した電力変換回路においては、１個の素子が短絡故障すると、雪崩的に素子が破壊し、大規模な装置破壊へと拡大する。【解決手段】半導体スイッチ素子を２個以上直列に接続したアームを直列接続した上下アーム回路を備えた電力変換回路のゲート駆動回路の正側電源の正電位側と半導体スイッチ素子のコレクタなどの正電極側との間に、ダイオードと抵抗とを含む直列回路を設け、半導体スイッチへのオンオフ指令信号がオフ指令入力時において、前記ダイオードと抵抗とを含む直列回路に流れる電流によって、前記ゲート駆動回路に接続されている半導体スイッチ素子の短絡故障判定を行い、この信号によりシステムを停止させる。【選択図】図１
2014079037.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、ダイオードを逆並列接続した半導体スイッチ素子を２個以上直列に接続したアームを直列接続した上下アーム回路と、を備え、前記直流電源と前記上下アーム回路とは並列接続された、直流から交流、もしくは交流から直流に変換する電力変換回路における前記半導体スイッチ素子を駆動するゲート駆動回路において、前記ゲート駆動回路の正側電源の正電位側と前記半導体スイッチ素子の正電極側との間に、ダイオードと抵抗とを含む直列回路を設け、前記半導体スイッチへのオンオフ指令信号がオフ指令入力時において、前記ダイオードと抵抗とを含む直列回路に流れる電流によって、前記ゲート駆動回路に接続されている半導体スイッチ素子の短絡故障判定を行うことを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項２】
請求項１に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、前記上下アームの対向する他アームが短絡故障した場合に流れる前記直流電源の電源短絡電流を検知する回路を設けることを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項３】
請求項１又は２に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、半導体スイッチ素子へのオンオフ指令信号がオン指令入力時においては、前記ダイオードと抵抗とを含む直列回路のダイオードには電流を流さないバイパス回路を設けることを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項４】
請求項１又は２に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、前記抵抗とダイオードとを含む直列回路は、抵抗とダイオードとツェナーダイオードとを含んだ直列回路とすることを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項５】
請求項１又は２に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、前記ダイオードと抵抗とを含む直列回路に流れる電流経路上にフォトカプラーの１次側端子を直列に接続し、前記ダイオードと抵抗と前記フォトカプラーとの直列回路に電流が流れることで前記フォトカプラーの２次側に前記半導体スイッチ素子が短絡故障状態であることを伝達する機能を設けることを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項６】
請求項５に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、前記上下アームの一方の半導体スイッチ素子の短絡故障検出用のフォトカプラーと、他方のアームの半導体スイッチ素子が短絡故障した際のアーム短絡電流を検知したことをフォトカプラーの２次側に伝達するフォトカプラーと、を兼用することを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項７】
請求項６に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、フォトカプラーの２次側において、半導体スイッチ素子へのオン又はオフのスイッチ指令によって、前記上下アームの一方の自アームの半導体スイッチ素子が短絡故障しているか、他方のアームの半導体スイッチ素子が短絡故障しているかを判別する回路を設けることを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項８】
請求項５、６、７のいずれか１項に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、フォトカプラーの２次側に信号を伝達する手段としてフォトカプラーの代わりに光ファイバー、トランスなどの絶縁器を使用することを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【請求項９】
請求項７に記載の半導体スイッチ素子の故障検知回路を有したゲート駆動回路において、フォトカプラーの２次側において、半導体スイッチ素子へのオフのスイッチ指令によって、自アームの半導体スイッチ素子が短絡故障しているかを判定するにあたり、デッドタイム期間中は判定動作させないマスク回路を設けることを特徴とする半導体スイッチ素子の故障検知回路を有したゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高圧の電力変換回路などに適用される直列接続されたパワー半導体スイッチ素子のゲート駆動回路方式に関し、特に半導体スイッチ素子の短絡故障をゲート駆動回路部の電子回路で検出する回路技術に関する。
【背景技術】
【０００２】
図７に直流から交流に変換する電力変換回路である、２レベルインバータの回路例を示す。１が直流電源で、正側電位をＰ、負側電位をＮとしている。一般に本直流電源を交流電源システムより構成する場合は、図示していない整流器と大容量のコンデンサなどによって構成することが可能である。
【０００３】
回路構成は、直流電源１の正極Ｐと負極Ｎとの間にＵ相用上下アーム、Ｖ相用上下アーム及びＷ相用上下アームを並列接続した三相インバータ回路で、各相の交流出力Ｕ、Ｖ、Ｗには負荷として交流電動機１１が接続される。各相の回路構成は同じであるので、Ｕ相について説明する。半導体スイッチ素子としてＩＧＢＴを使用した例である。２〜５が上アームを構成するダイオードが逆並列接続されたＩＧＢＴで、６〜９が下アームを構成するダイオードが逆並列接続されたＩＧＢＴであり、各々４個直列接続される。本回路構成でアーム毎に半導体スイッチ素子を多直列している理由は、半導体スイッチ素子の耐圧に対して直流電源１の電圧が高いため、耐圧を持たせるためである。本回路で各アームを４直列としているのは一例で、一般には直流電源１の電圧値と使用する半導体スイッチ素子の耐圧によって最適な直列数を決定する。
【０００４】
一般に、本システム（２レベルインバータ）に適用する半導体スイッチ素子の耐圧（ＶＣＥＳ）は、下式を目安に決定される。
Ｅｄ＝ＶＣＥＳ×ｎ／２
ここで、ｎは１アームにおける素子の直列数、ＶＣＥＳは半導体スイッチ素子のコレクタ・エミッタ間の耐圧である。
【０００５】
また１２〜１９が各ＩＧＢＴを駆動するためのゲート駆動回路で、図示していない制御回路からの信号によって駆動される。２０〜２７が各ＩＧＢＴのコレクタ・エミッタ間に接続される抵抗で、本抵抗はＩＧＢＴオフ時において、直列接続されているＩＧＢＴ（例えばＩＧＢＴ２〜５）に印加される電圧の均等化を目的に接続されている。
【０００６】
図８がゲート駆動回路図で、制御回路２８からのゲート駆動信号２９を、上アーム側のゲート駆動回路３０と、下アーム側のゲート駆動回路３１に入力する。その際、上アーム側と下アーム側は反転信号とする必要があるため、インバータゲート３２を接続し、さらに上アーム側ＩＧＢＴ（２〜５）と下アーム側ＩＧＢＴ（６〜９）が同時にオンすることを防止するためのデッドタイム回路（オン信号の立ち上がりを遅延する回路）３３、３４をそれぞれ接続する。ここで、弱電側と強電側を絶縁するため、各ゲート駆動回路にはフォトカプラーを用いている。
【０００７】
図９にゲート駆動回路の詳細図を示す。３５は信号絶縁を目的としたフォトカプラー、３６、３７は信号増幅用のトランジスタ、３８は本トランジスタ用のベース抵抗、３９はＩＧＢＴのスイッチングのスピードを調整するためのゲート抵抗、４０、４１は駆動回路用の正負電源である。
【０００８】
一般に他アームのＩＧＢＴが短絡故障した場合、正常なＩＧＢＴがオンすると、図１０に示すように電源短絡状態となる（説明上一般的な２レベルの回路で説明しているが、多レベル回路や、ＩＧＢＴを直列接続していても原理的には同じである）。この時、正常なＩＧＢＴにも過大な電流が流れ、コレクタ・エミッタ間の電圧には電源電圧相当が印加される。このような現象の検知回路として、ＩＧＢＴのコレクタにはダイオード４２を接続し、本ＩＧＢＴのオン指令に伴い抵抗４３を介してダイオード４２に電流を流す。すなわち通常時は、ＩＧＢＴオン時のコレクタ・エミッタ間電圧は数Ｖ程度しか発生しないため、点Ｂの電位も数ボルト程度となる。一方短絡電流が流れると、ＩＧＢＴＳ１のコレクタ・エミッタ間電圧は数１００Ｖとなり、ダイオード４２はオフし、点Ｂの電位はゲート駆動回路の正側電源４０の電圧値に上昇しようとするが、ツェナーダイオード４５の電圧にクランプされる。その結果、ツェナーダイオード４５が導通し、トランジスタ４６がオンとなり、ＩＧＢＴのゲート電位はＩＧＢＴＳ１のエミッタ電位となり強制オフとすることができる。
【０００９】
またフォトカプラー４７の１次側ダイオード（フォトダイオード）には、トランジスタ４６のオンに伴い抵抗４８を介して電流が流れ、フォトカプラー４７の２次側（フォトトランジスタ側）にアーム短絡故障した情報を伝達することができる。ここで、抵抗４３とコンデンサ４４の直列回路はオン信号の立上り時にＩＧＢＴＳ１がオンしてコレクタ・エミッタ間電圧が数ボルトに低下するまではトランジスタ４６をオンさせないようにするためのタイマー回路である。
【００１０】
上下各アーム毎にＩＧＢＴを直列接続したインバータの従来回路例は、特許文献１に、また他アームの短絡故障検知を行うゲート駆動回路の従来例は、特許文献２の図６などに示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１１８７２８号公報
【特許文献２】特開２０１０−２８８４１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
一般に図７に示すようなアーム毎にＩＧＢＴを多直列接続したシステムでは、スイッチング時において、直列素子間のスイッチングのタイミングのずれによって、電圧の分担は完全には均等とならない。
【００１３】
通常この不均等現象を考慮して耐圧設計や、ＩＧＢＴの耐圧や直列数を決定するが、運転中に設計値を逸脱したような電圧や電流条件となった場合、ＩＧＢＴは破壊するおそれがある。
【００１４】
直列接続された複数個の中の１素子が短絡破壊すると、他の健全な素子で電圧分担を担う必要があるため、１素子あたりに印加される電圧が高くなり、雪崩現象的にその他の直列素子も耐圧破壊を起こし、最終的にはアーム全体で破壊することとなる。アーム全体が短絡破壊された状態で、図１１に示すように上下の対向アーム（この例では下アーム）側にオン信号が入力されると直流電源短絡状態となり、破線で示す過大な短絡電流によって大規模な破壊が起こる可能性がある。
【００１５】
また特許文献１に直列接続半導体スイッチ素子の故障検知回路例があるが、この方式の場合、ＩＧＢＴと並列に電力用の抵抗を接続する必要があり、さらにＩＧＢＴオフ時において、抵抗に流れる電流もしくは両端電圧を検出する回路が必要となるため、装置の大型化やコストアップ要因となる課題がある。
【００１６】
従って、本発明の課題は、電力変換回路の主回路部に部品を追加することなく、ゲート駆動回路に電子回路を追加するだけで、半導体スイッチ素子の短絡故障を検知することが可能な半導体スイッチ素子の故障検知回路を有したゲート駆動回路を提供し、装置の小型、低価格を実現することである。
【課題を解決するための手段】
【００１７】
上述の課題を解決するために、第1の発明においては、直流電源と、ダイオードを逆並列接続した半導体スイッチ素子を２個以上直列に接続したアームを直列接続した上下アーム回路と、を備え、前記直流電源と前記上下アーム回路とは並列接続された、直流から交流、もしくは交流から直流に変換する電力変換回路における前記半導体スイッチ素子を駆動するゲート駆動回路において、前記ゲート駆動回路の正側電源の正電位側と前記半導体スイッチ素子の正電極側（ＩＧＢＴの場合はコレクタ、ＭＯＳＦＥＴの場合はドレイン）との間に、ダイオードと抵抗とを含む直列回路を設け、前記半導体スイッチへのオンオフ指令信号がオフ指令入力時において、前記ダイオードと抵抗とを含む直列回路に流れる電流によって、前記ゲート駆動回路に接続されている半導体スイッチ素子の短絡故障判定を行う。
【００１８】
第２の発明においては、第１の発明に、さらに前記上下アームの対向する他アームの半導体スイッチ素子が短絡故障した場合に流れる前記直流電源の電源短絡電流を検知する回路を設ける。
【００１９】
第３の発明においては、第１の発明に、さらに半導体スイッチ素子へのオンオフ指令信号がオン指令入力時においては、前記ダイオードと抵抗とを含む直列回路のダイオードには電流を流さないバイパス回路を設ける。
【００２０】
第４の発明においては、第１の発明又は第２の発明における前記抵抗とダイオードとを含む直列回路は、前記抵抗とダイオードに加え、新たにツェナーダイオードを含んだ直列回路とする。
【００２１】
第５の発明においては、第１又は第２の発明における前記ダイオードと抵抗とを含む直列回路に流れる電流経路上にフォトカプラーの１次側端子を直列に接続し、前記ダイオードと抵抗と前記フォトカプラーとの直列回路に電流が流れることで前記フォトカプラーの２次側に前記半導体スイッチ素子が短絡故障状態であることを伝達する機能を設ける。
【００２２】
第６の発明においては、第５の発明における前記上下アームの一方の半導体スイッチ素子の短絡故障検出用のフォトカプラーと、他方のアームの半導体スイッチ素子が短絡故障した際のアーム短絡電流を検知したことをフォトカプラーの２次側に伝達するフォトカプラーと、を兼用する。
【００２３】
第７の発明においては、第６の発明におけるフォトカプラーの２次側において、半導体スイッチ素子へのオン又はオフのスイッチ指令によって、前記上下アームの一方の自アームの半導体スイッチ素子が短絡故障しているか、他方のアームの半導体スイッチ素子が短絡故障しているかを判別する回路を設ける。
【００２４】
第８の発明においては、第５、第６、第７のいずれかの発明におけるフォトカプラーの２次側に信号を伝達する手段としてフォトカプラーの代わりに光ファイバー、トランスなどの絶縁器を使用する。
【００２５】
第９の発明においては、第７の発明におけるフォトカプラーの２次側において、半導体スイッチ素子へのオフのスイッチ指令によって、自アームの半導体スイッチ素子が短絡故障しているかを判定するにあたり、デッドタイム期間中は判定回路を動作させないマスク回路を設ける。
【発明の効果】
【００２６】
本発明では、半導体スイッチ素子を２個以上直列に接続したアームを直列接続した上下アーム回路を備えた電力変換回路のゲート駆動回路の正側電源の正電位側と半導体スイッチ素子のコレクタなどの正電極側との間に、ダイオードと抵抗とを含む直列回路を設け、半導体スイッチへのオンオフ指令信号がオフ指令入力時において、前記ダイオードと抵抗とを含む直列回路に流れる電流によって、前記ゲート駆動回路に接続されている半導体スイッチ素子の短絡故障判定を行うようにしている。
【００２７】
この結果、電力変換回路の主回路部に部品を追加することなく、半導体スイッチ素子の短絡故障を検知し、システムを安全に停止することができ、装置の小型化と低価格化が可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施例を示すゲート駆動回路図例である。
【図２】本発明の第１の実施例の第１の動作を示す回路図例である。
【図３】本発明の第１の実施例の第２の動作を示す回路図例である。
【図４】本発明の第１の実施例の第２の動作を示す回路図例である。
【図５】本発明の第１の実施例の第４の動作を示す回路図例である。
【図６】本発明の第２の実施例を示す駆動回路図例である。
【図７】多直列接続素子で構成した２レベルインバータ回路図例である。
【図８】従来のゲート駆動回路図例である。
【図９】過電流保護回路を備えた従来のゲート駆動回路図例である。
【図１０】直流電源短絡を説明するための概念図である。
【図１１】多直列接続素子で構成した２レベルインバータ回路での電源短絡図である。
【発明を実施するための形態】
【００２９】
本発明は、ＩＧＢＴの耐圧設計において、１素子のみ短絡破壊しても直列数がある程度多く、また静的なオフ状態であれば、耐圧に余裕がある分（素子の耐圧はスイッチング時の過渡現象や上記の電圧アンバランスを考慮して決定しているため）、破壊していないＩＧＢＴで耐圧を持たせることが可能である場合を想定しており、１素子が短絡破壊したことを検知して、破壊が広範囲に拡大することを防止するための保護回路技術である。
【００３０】
本発明の要点は、半導体スイッチ素子を２個以上直列に接続したアームを直列接続した上下アーム回路を備えた電力変換回路のゲート駆動回路の正側電源の正電位側と半導体スイッチ素子の正電極側（ＩＧＢＴの場合コレクタ、ＭＯＳＦＥＴの場合ドレイン）との間に、ダイオードと抵抗とを含む直列回路を設け、半導体スイッチへのオンオフ指令信号がオフ指令入力時において、前記ダイオードと抵抗とを含む直列回路に流れる電流によって、前記ゲート駆動回路に接続されている半導体スイッチ素子の短絡故障判定を行うようにしている点である。
【実施例１】
【００３１】
図１に、本発明の第１の実施例を示す。図９の従来回路例に対し、オフ指令時におけるＩＧＢＴの短絡故障状態を検知するための抵抗５０、ツェナーダイオード５１、ダイオード５２を接続した構成である。ここで、図８、図9に記載の従来のゲート駆動回路例で記載されている信号増幅用のトランジスタ３６と３７は説明上省略して記載しているが、接続していても構わない。
【００３２】
またオン指令時において、ツェナーダイオード５１とダイオード５２に電流を流さないようにするためのバイパス回路として、抵抗５０とフォトカプラー４７の１次側ダイオードとの接続点とＩＧＢＴＳ１のエミッタ電位との間に抵抗５３とトランジスタ５４との直列回路を接続している。抵抗６７、６９、７０、７２、ダイオード６８、コンデンサ７１は、オン信号の立上り時には急速にトランジスタ５４をオンさせ、立下り時には時間遅れを持たせてトランジスタ５４をオフさせるためのベース駆動回路である。すなわち、フォトカプラー３５にオフ指令が入力されても、ＩＧＢＴが実際にオフするまでにはある程度の時間を要するため、その期間はトランジスタ５４がオフすることによって図５に示すような電流６６が流れる状態とならないようにしている。
【００３３】
図２に図１の回路における通常状態でのオン指令時の動作例を示す。フォトカプラー３５の出力がハイレベル（Ｈ）となることで、ＩＧＢＴＳ１のゲートに電流５５が供給されてＩＧＢＴＳ１はオンする。同時にトランジスタ５４のベースには抵抗６７とダイオード６８を介して電流５６が供給され、トランジスタ５４はオンする。トランジスタ５４がオンすると正側電源４０から抵抗５０と抵抗５３を介した電流５７が流れる。この時、抵抗５０と抵抗５３の接続点Ａは、正側電源４０の電圧を抵抗５０と５３で分圧した値となり、この電圧をツェナーダイオード５１のツェナー電圧よりも低い値に設計すればフォトカプラー４７の１次側のダイオードに電流が流れることはない。またＩＧＢＴのオンに伴って抵抗４３とダイオード５８と４２を介した電流５９が、従来例と同様に流れる。
【００３４】
図３に図１の回路において上下アームの対向する他アームのＩＧＢＴが短絡故障した場合の動作例を示す。この時、従来例と同様にＩＧＢＴには数１００Ｖ以上の電圧が印加されるため、図２に示す電流５９は流れず、ツェナーダイオード４５とトランジスタ４６のベースを通る経路に電流６０が流れ、トランジスタ４６がオンする。この結果、今までＩＧＢＴＳ１のゲートに流れていた電流はダイオード４９とトランジスタ４６を通る経路の電流６１となり、ＩＧＢＴのゲートはエミッタ電位となり、強制的にオフとなる。またトランジスタ４６のオンに伴い、正側電源４０から抵抗５０、フォトカプラー４７の１次側ダイオード、ダイオード６２、抵抗６３を介した電流６４が流れ、フォトカプラー４７の２次側に故障情報を伝達することが可能となる。
【００３５】
図４に図１に示す回路における通常状態でのオフ指令時の動作例を示す。フォトカプラー３５の出力がローレベル（Ｌ）となることで、ＩＧＢＴＳ１のゲート・エミッタ間は逆バイアス状態となり、電流６５が流れＩＧＢＴＳ１がオフする。
【００３６】
図５に図１に示す回路において自アームのＩＧＢＴＳ１が短絡故障している場合の動作例を示す。この時、オフ指令が入力しているにも関わらず、ＩＧＢＴＳ１には電圧が印加されていない状態（略０Ｖ）となる。この場合、正側電源４０から抵抗５０、フォトカプラー４７の1次側ダイオード、ツェナーダイオード５１、ダイオード５２、ダイオード４２を介した電流６６が流れ、フォトカプラー４７の２次側に故障情報を伝達することが可能となる。また、２次側に故障情報を伝達する手段としては、フォトカプラー４７に代えて、光ファイバー、パルストランスなどを適用することができる。
【実施例２】
【００３７】
図６に第２の実施例を示す。半導体スイッチ素子へのオン又はオフのスイッチ指令により、上下アームの一方の自アームの半導体スイッチ素子が短絡故障しているか、他方のアームの半導体スイッチ素子が短絡故障しているかを判別する回路方式である。フォトカプラー３５の１次側及びフォトカプラー４７の２次側回路例を示す。フォトカプラー４７の出力（本回路の場合、フォトトランジスタがオンするロー（Ｌ）出力で故障と判定）と、デッドタイム回路３３出力のＩＧＢＴへの指令信号７２（ハイ（Ｈ）でＩＧＢＴオンとする）に応じて、他アームの短絡状態か自アームの短絡状態かを、論理回路７３、７４によって判別する。制御回路２８からの信号２９にデッドタイム付加回路３３でデッドタイムを付加した信号７２とフォトカプラー４７の二次側信号とを論理回路７３に入力することにより他アームの短絡故障を判定する。
【００３８】
即ち、他アームにオフ信号が入力されている時に自アームにオン信号を入力した時フォトカプラー４７の1次側ダイオードに電流が流れ、２次側のフォトトランジスタがオンした時は他アームの短絡故障と判定する。また、制御回路２８からの信号２９にデッドタイム付加回路３３でデッドタイムを付加した信号７２とフォトカプラー４７の二次側信号をデッドタイム期間中のマスク回路７５を介した信号とを論理回路７４に入力することにより自アームの短絡故障を判定する。即ち、他アームにオン信号が入力されている時に自アームにオフ信号を入力した時、フォトカプラー４７の1次側ダイオードに電流が流れ、２次側のフォトトランジスタがオンした時は自アームの短絡故障と判定する。ここで上下アームの両方のＩＧＢＴにオフ信号が入力されているデッドタイム期間中にＩＧＢＴと逆並列接続されたダイオードに電流が流れている場合は、オフ指令が入力されているにも関わらずＩＧＢＴＳ１のコレクタ・エミッタ間電圧はゼロ電圧近辺となるため、図５に示す動作によってフォトカプラー４７から短絡故障信号が出力される。論理回路７４の前段にデッドタイム期間中のマスク回路７５を挿入することで、デッドタイム期間中に自アームが短絡故障であると誤判定することを防止する。
【００３９】
尚、本実施例は直列接続されているＩＧＢＴの中の１個のＩＧＢＴのゲート駆動回路例について示したが、直列接続されているその他のＩＧＢＴのゲート駆動回路にも同様の回路を接続した構成とする必要がある。
また、本実施例は２レベルのインバータ回路の例で示したが、半導体スイッチ素子や直流電源を多直列接続する３レベル以上のマルチレベル変換回路にも適用できる。
また、半導体スイッチ素子として、ＩＧＢＴ以外のＭＯＳＦＥＴなどの電圧駆動素子でも同様に適用可能である。
また、本実施例では、ゲート駆動回路電源を正負の２電源方式（４０と４１）としているが、単電源方式でも同様に実現可能である。
【産業上の利用可能性】
【００４０】
本発明は、１アームに半導体スイッチ素子を複数個直列接続した変換回路における素子の短絡故障を検出する制御回路技術であり、高圧電動機駆動装置、系統連系用電力変換装置、瞬停補償装置などへの適用が可能である。
【符号の説明】
【００４１】
１・・・直流電源          １１・・・交流電動機
２〜９、Ｑｕ、Ｑｄ、Ｑ１〜Ｑ４、Ｓ１、Ｓ２・・・ＩＧＢＴ
１２〜１９、３０、３１、ＧＤＵ、ＧＤＵａ、ＧＤＵｂ・・・ゲート駆動回路
２８・・・制御回路          ３３、３４・・・デッドタイム回路
２０〜２７・・・分圧抵抗          ７３、７４・・・論理ゲート
７５・・・マスク回路          ３７・・・トランジスタ
３８、３９、３９ａ、３９ｂ、４３、４８、５０、５３、６３・・・抵抗
６７、６９、７０、７２、７７、７８・・・抵抗
３２、７６・・・インバータゲート          ３６、４６、５４・・・トランジスタ
４２、４５、４９、５２、５８、６２、６８・・・ダイオード
４０、４１・・・駆動回路用電源          ４４、７１・・・コンデンサ
４５、５１・・・ツェナーダイオード
３５、４７・・・フォトカプラー
【図１】
2014079037.tif 000003
【図２】
2014079037.tif 000004
【図３】
2014079037.tif 000005
【図４】
2014079037.tif 000006
【図５】
2014079037.tif 000007
【図６】
2014079037.tif 000008
【図７】
2014079037.tif 000009
【図８】
2014079037.tif 000010
【図９】
2014079037.tif 000011
【図１０】
2014079037.tif 000012
【図１１】
2014079037.tif 000013