(57)【要約】  【課題】サーボ制御部に専用の補正データ用メモリを配置することなく、繰り返し制御用のメモリ容量の増大をはかるとともに、実装面積とコストの削減が可能なサーボモータ制御システムを提供する。  【解決手段】サーボ制御用の周辺制御ＬＳＩ３２は全ての補正データを保存するには不十分であるが、ある時点で必要な補正データを保存するためには十分な内蔵メモリ（メモリ３４）を備えている。一方、数値制御装置１０のメインメモリ（メモリ２１）は、全ての補正データを保存するために十分な容量を持つ。そこで、補正データを数値制御装置１０のメインメモリ（数値制御部１１に備わったメモリ２１）に保存しておき、そこから補間周期毎に補正のために必要最小限のデータをサーボ制御部１２に備わった周辺制御ＬＳＩ３４に内蔵されるメモリ３４に転送する。サーボ制御用のプロセッサ３０は、メモリ３４に転送されたデータを用いて繰り返し制御を行う。【選択図】図１
2014219866.tif 000002
【特許請求の範囲】
【請求項１】
サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、
前記サーボ制御プロセッサが参照可能な第１のメモリと、
前記数値制御プロセッサが参照可能な第２のメモリと、
前記第２のメモリから前記第１のメモリにデータを転送するメモリ転送手段と、
前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、
を有し、
前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第２のメモリから前記第１のメモリにデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システム。
【請求項２】
サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、
前記サーボ制御プロセッサが参照可能な第１のメモリと、
前記数値制御プロセッサが参照可能な第２のメモリと、
前記第１のメモリと前記第２のメモリとの間でデータを転送するメモリ転送手段と、
前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、
を有し、
前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第１のメモリと前記第２のメモリの間でデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システム。
【請求項３】
前記サーボ制御プロセッサは前記第１のメモリにデータの読み込みおよび書き込みを行い、前記メモリ転送手段は前記第１のメモリに前記サーボ制御プロセッサが書き込んだデータを前記第２のメモリに転送することを特徴とする請求項２に記載のサーボモータ制御システム。
【請求項４】
前記サーボ制御プロセッサが繰り返し制御を実行し、前記第１のメモリに繰り返し制御のための補正データが保存されていることを特徴とする請求項１〜３の何れか１つに記載のサーボモータ制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーボモータ制御システムに関する。
【背景技術】
【０００２】
マシニングセンタ等の工作機械において、繰り返し指令に対して高速かつ高精度な追従性を実現する方法として、繰り返し制御がある。繰り返し制御では、繰り返し指令されるパターンにおける形状の位置に対応して補正データを記憶しておき、位置に対応して位置偏差を補正することにより、速度変動があっても位置偏差を小さくできる。この補正データが大きいほど長時間の繰り返し制御が可能であるが、従来は、制御を実行するサーボ制御プロセッサの周辺にメモリを実装して、これにあてていた。
【０００３】
数値制御装置では、特許文献１に図示されているように、数値制御部、サーボモータ制御部等の各機能ブロックがあり、相互にバス接続される構成になっている。図６はこのような数値制御装置の構成例である。数値制御装置１０は、数値制御部１１、モータ制御部１２、アンプインタフェース部１３を備えている。前述の各機能ブロック（数値制御部１１、モータ制御部１２）には、各々の制御における処理を実行するプロセッサ（２０，３０）、メモリ（メモリ２１，メモリ３１）、および機能ブロックを接続する内部バス１４とプロセッサとの間のブリッジとなる周辺制御ＬＳＩ（２２，３２）等が実装されている。また、アンプインタフェース部１３は周辺制御ＬＳＩ４２を備えており、内部バス１４を介して数値制御部１１とモータ制御部１２と接続されている。モータ駆動用アンプ１８は、シリアルサーボバス１９を介してアンプインタフェース部１３と接続され、モータ制御部１２からの指令に基づいてモータを駆動する。
【０００４】
また、特許文献２に示されているように、工作機械において、繰り返し指令に対して高速かつ高精度な追従性を実現する方法として、繰り返し制御がある。繰り返し制御では、補正データを保存するためのメモリが必要となる。従来このメモリとして、サーボ制御プロセッサの周辺に専用のメモリ（図６のメモリ３１を参照）を実装していた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−６９００４号公報
【特許文献２】特許第４９８０４５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
繰り返し制御では、繰り返しを実行する時間分の補正データを保持する必要があるため、メモリを大きくすることで、繰り返し制御を実行可能な時間を長くすることができるようになる。しかし、サーボ制御プロセッサの周辺に実装できるメモリにはコストやスペースの制約から限りがあり、このメモリ容量の少なさが繰り返しを実行できる時間の制約になっていた。  
そこで、本発明の目的は、上記従来技術の問題点に鑑み、サーボ制御部に専用の補正データ用メモリを配置することなく、繰り返し制御用のメモリ容量の増大をはかるとともに、実装面積とコストの削減が可能なサーボモータ制御システムを提供することである。
【課題を解決するための手段】
【０００７】
本願の請求項１に係る発明は、サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、前記サーボ制御プロセッサが参照可能な第１のメモリと、前記数値制御プロセッサが参照可能な第２のメモリと、前記第２のメモリから前記第１のメモリにデータを転送するメモリ転送手段と、前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、を有し、前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第２のメモリから前記第１のメモリにデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システムである。
【０００８】
請求項２に係る発明は、サーボモータを制御するための指令を作成し、サーボ制御プロセッサへ出力する数値制御プロセッサと、該出力された指令に基づいてサーボモータを制御するサーボ制御プロセッサを有するサーボモータ制御シスムテムにおいて、前記サーボ制御プロセッサが参照可能な第１のメモリと、前記数値制御プロセッサが参照可能な第２のメモリと、前記第１のメモリと前記第２のメモリとの間でデータを転送するメモリ転送手段と、前記メモリ転送手段にメモリ転送のタイミングを通知するタイミング通知手段と、を有し、前記タイミング通知手段が前記メモリ転送手段にメモリ転送を指示すると、前記メモリ転送手段は前記第１のメモリと前記第２のメモリの間でデータの転送を行い、前記サーボ制御プロセッサが前記第２のメモリから前記第１のメモリに転送されたデータを使ってサーボモータを制御することを特徴とするサーボモータ制御システムである。
【０００９】
請求項３に係る発明は、前記サーボ制御プロセッサは前記第１のメモリにデータの読み込みおよび書き込みを行い、前記メモリ転送手段は前記第１のメモリに前記サーボ制御プロセッサが書き込んだデータを前記第２のメモリに転送することを特徴とする請求項２に記載のサーボモータ制御システムである。  
請求項４に係る発明は、前記サーボ制御プロセッサが繰り返し制御を実行し、前記第１のメモリに繰り返し制御のための補正データが保存されていることを特徴とする請求項１〜３の何れか１つに記載のサーボモータ制御システムである。
【発明の効果】
【００１０】
本発明により、サーボ制御部に専用の補正データ用メモリを配置することなく、繰り返し制御用のメモリ容量を増大でき、実装面積とコストの削減が可能なサーボモータ制御システムを提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係るサーボ制御システムを説明する概略ブロック図である。
【図２】数値制御部のメモリからサーボ制御部のメモリに補正データの転送を行うメモリ転送を説明するブロック図である。
【図３】数値制御部のメモリからサーボ制御部のメモリに補正データを転送するメモリ転送のタイミングを説明する図である。
【図４】数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。
【図５】数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。
【図６】従来のサーボ制御システムを説明する図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を図面と共に説明する。なお、従来技術と同様または類似する構成は同じ符号を用いて説明する。  
本発明は、補正データを数値制御装置の比較的大規模なメインメモリに保存しておき、そこから補間周期毎に必要最小限のデータをサーボ制御プロセッサの周辺メモリにロードして繰り返し制御を実行し、逆に、補間周期毎に必要最小限の修正された補正データをメインメモリにストアする。
【００１３】
ある時点で繰り返し制御を行うためには、全ての補正データは必要せず、その時点での周辺の補正データがあればよい。サーボ制御用周辺制御ＬＳＩには全ての補正データを保存するには不十分だが、ある時点で必要な補正データを保存するためには十分な内蔵メモリを持っている。一方、数値制御装置のメインメモリは全ての補正データを保存するために十分な容量である。そこで、補正データを数値制御装置のメインメモリに保存しておき、そこから補間周期毎に必要最小限のデータをサーボ制御プロセッサの内蔵メモリにロードし、逆に、補間周期毎に必要最小限の修正された補正データをメインメモリにストアすることで、繰り返し制御の実行が可能となる。
【００１４】
図１は、本発明に係るサーボ制御システムを説明する概略ブロック図である。数値制御装置１０は、数値制御部１１、モータ制御部１２、アンプインタフェース部１３を備えている。前述の各機能ブロック（数値制御部１１、モータ制御部１２）には、各々の制御における処理を実行するプロセッサ（数値制御用のプロセッサ２０，モータ制御用のプロセッサ３０）、メモリ（大容量のメモリ２１，周辺制御ＬＳＩに内蔵されたメモリ３４）、および機能ブロックを接続する内部バス１４とプロセッサとの間のブリッジとなる周辺制御ＬＳＩ（２２，３２）等が実装されている。
【００１５】
また、アンプインタフェース部１３は周辺制御ＬＳＩ４２を備えており、内部バス１４を介して数値制御部１１とモータ制御部１２と接続されている。モータ駆動用アンプ１８は、シリアルサーボバス１９を介してアンプインタフェース部１３と接続され、モータ制御部１２からの指令に基づいてモータを駆動する。
【００１６】
上述したサーボモータ制御システムにおいて、ある時点で繰り返し制御を行うためには、全ての補正データは必要せず、その時点での周辺の補正データがあればよい。そこで、図１に示される数値制御装置１０では、サーボ制御用の周辺制御ＬＳＩ３２は全ての補正データを保存するには不十分であるが、ある時点で必要な補正データを保存するためには十分な内蔵メモリ（メモリ３４）を備えている。一方、数値制御装置１０のメインメモリ（メモリ２１）は、全ての補正データを保存するために十分な容量を持つ。
【００１７】
そこで、補正データを数値制御装置１０のメインメモリ（数値制御部１１に備わったメモリ２１）に保存しておき、そこから補間周期毎に補正のために必要最小限のデータをサーボ制御部１２に備わった周辺制御ＬＳＩ３２に内蔵されるメモリ３４に転送する。
【００１８】
図２は数値制御部１１のメモリ２１からサーボ制御部１２のメモリ３４に補正データの転送を行うメモリ転送を説明するブロック図である。メインメモリ（メモリ２１）から内蔵メモリ（メモリ３４）への補正データのメモリ転送のタイミングは、タイミング通知手段５０（具体的にはプロセッサ３０）が生成する。タイミング通知手段５０は、内部のカウンタ（図示せず）により、一定の周期（例えば、補間周期）のタイミングで転送信号を作成し、それをメモリ転送手段５１（具体的には周辺制御ＬＳＩ３２）に通知する。
【００１９】
メモリ転送手段５１はタイミング通知手段５０から転送信号を受信すると、メモリ２１からメモリ３４へデータの転送を実行する。その際に、メモリ転送手段５１は、メインメモリ（メモリ２１）内の補正データのセグメントを１つずつずらす。Ｎまでずらし終わると、通常は１に戻り、以後、加工が続く限りこれを繰り返す。モータ制御部１２のサーボ制御プロセッサ（プロセッサ３０）は、この内蔵メモリ（メモリ３４）のデータをリードしながら繰り返し制御を行う。
【００２０】
図３は数値制御部のメモリからサーボ制御部のメモリに補正データを転送するメモリ転送のタイミングを説明する図である。メインメモリ（メモリ２１）内の補正データ領域は、図３に示されるようにＮ個のセグメントに分かれており、各々に、補正データが格納されている。
【００２１】
図４は数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。
【００２２】
図５は数値制御部のメモリとサーボ制御部のメモリの間で補正データの転送を行うメモリ転送のタイミングを説明する図である。メインメモリ（メモリ２１）内の補正データ領域は、図５に示されるようにＮ個のセグメントに分かれており、各々に、補正データが格納されている。
【００２３】
サーボ制御プロセッサが繰り返し制御を実行している最中に補正データを修正する必要が生じたら、内蔵メモリ（メモリ３４）にある補正データを修正すればよく、メモリ転送手段５１がそれをメモリ（メモリ２１）に格納する。このため、以後の繰り返しのサイクルでは、修正された補正データを利用することができる。
【００２４】
上述したように、数値制御部１１のメモリ２１からモータ制御部１２の周辺制御ＬＳＩ３２の内蔵メモリ（メモリ３４）に適宜必要な補正データを転送することで、繰り返し制御の実行が可能となり、専用の補正データ用メモリ３１（図６参照）を削除でき、実装面積とコストの削減が可能となる。また、大容量のメモリ（メモリ２１）を利用可能となるので、繰り返しを行うことのできる時間を長くすることができるようになる。
【符号の説明】
【００２５】
１０  数値制御装置
１１  数値制御部
１２  モータ制御部
１３  アンプインタフェース部
１４  内部バス
２０  プロセッサ
２１  メモリ
２２  周辺制御ＬＳＩ
２３  バス
３０  プロセッサ
３１  メモリ
３２  周辺制御ＬＳＩ
３４  メモリ
５０  タイミング通知手段
５１  メモリ転送手段
【図１】
2014219866.tif 000003
【図２】
2014219866.tif 000004
【図３】
2014219866.tif 000005
【図４】
2014219866.tif 000006
【図５】
2014219866.tif 000007
【図６】
2014219866.tif 000008