(57)【要約】【課題】電源オフ時に各絵素に電荷が蓄積されにくい液晶表示装置を提供する。【解決手段】絵素に備えられる薄膜トランジスタからなるスイッチング素子のソース端子に画像データに応じて印加される電位（ソース波形（ＶＳ））の最小値をグランド電位よりも低い値に設定する。【選択図】図１５
2014235187.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタからなるスイッチング素子を有する絵素を複数備え、上記薄膜トランジスタのゲート端子に当該薄膜トランジスタをオンするための電位が印加されている期間中に当該薄膜トランジスタのソース端子に画像データに応じた電位を印加することで当該薄膜トランジスタに対応する絵素を画像データに応じて駆動する液晶表示装置であって、
画像データに応じて上記ソース端子に印加される電位の最小値がグランド電位よりも低い値に設定されていることを特徴とする液晶表示装置。
【請求項２】
上記薄膜トランジスタは、酸化物半導体からなるチャネル層を有していることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記絵素は、上記薄膜トランジスタのドレイン端子に接続された絵素電極と、液晶層を介して上記絵素電極と対向するように配置された対向電極とを備え、
上記絵素を画像データに応じて駆動する際の上記対向電極の電位がグランド電位に設定されていることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
画像データの階調値と当該階調値に対応する上記ソース端子に対する印加電位とを対応付けた階調基準データを記憶した記憶部を備え、
上記階調基準データは、当該液晶表示装置の個体特性に応じて変更可能であることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
複数のゲートバスラインと、上記各ゲートバスラインと交差する複数のソースバスラインとを備え、上記絵素は上記ゲートバスラインと上記ソースバスラインとの交差部毎に設けられ、各絵素に備えられる薄膜トランジスタのゲート端子は上記ゲートバスラインのうちのいずれかに接続され、ソース端子は上記ソースバスラインのうちのいずれかに接続されており、
共通のソースバスラインに接続された各絵素のソース端子に印加される電位の極性が、当該ソースバスラインの延伸方向に沿って隣接する１または複数の絵素毎に反転するように設定されていることを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
薄膜トランジスタからなるスイッチング素子を有する絵素を複数備え、上記薄膜トランジスタのゲート端子に当該薄膜トランジスタをオンするための電位が印加されている期間中に当該薄膜トランジスタのソース端子に画像データに応じた電位を印加することで当該薄膜トランジスタに対応する絵素を画像データに応じて駆動する液晶表示装置の駆動方法であって、
画像データに応じて上記ソース端子に印加される電位の最小値をグランド電位よりも低い値に設定することを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の電源オフ時に各絵素の電荷を除去するための技術に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置において絵素（あるいは画素）に対して同一極性の電界を印加し続けると、液晶分子の分極が生じて絵素特性の変化や画像の焼き付き等の不具合が生じることが知られている。
【０００３】
また、画像を表示させたまま液晶表示装置の電源をオフにした場合、各絵素には電源がオフされる直前の印加電圧が印加されたままになり、同じ画像を描画させ続けることになるので、この場合にも焼付き現象が生じることが知られている。
【０００４】
このため、従来の液晶表示装置では、電源をオフにする際、液晶表示パネルの各絵素に印加された電荷を放出させるための所定のオフシーケンスを実行するようになっている。
【０００５】
例えば、特許文献１には、電源回路に電解コンデンサを備えておき、液晶表示装置の電源がオフされたときに、この電解コンデンサに蓄えられた電荷を用いて液晶表示パネルの全画面に所定の固定パターンを描画する処理を行うことで絵素に蓄積される電荷を低減する技術が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１３１６７１号公報（２０００年５月１２日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、近年、酸化物半導体（例えばインジウムガリウム亜鉛酸化物半導体）などからなるオフリーク電流の少ないＴＦＴ（薄膜トランジスタ）を用いることにより、縦シャドーの低減、および間欠駆動による消費電力の低減を図った液晶表示装置が開発されている。
【０００８】
しかしながら、この種の液晶表示装置は、従来のアモルファスシリコンや低温ポリシリコンなどからなるＴＦＴを用いた液晶表示装置に比べてオフリーク電流が非常に少ないため、電源オフ時に絵素に蓄積された電荷が抜けにくいという特性を有している。
【０００９】
図１７は、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴ、低温ポリシリコン（ＬＴＰＳ）からなるＴＦＴ、およびアモルファスシリコン（ａ−Ｓｉ）からなるＴＦＴのオフリーク電流特性を比較したグラフである。図１７の横軸はＴＦＴのゲート−ソース間の電位差（Ｖｇ−Ｖｓ）、縦軸はソース−ドレイン間を流れる電流を示している。
【００１０】
図１７に示したように、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴは、オフリーク電流がアモルファスシリコンからなるＴＦＴの１／１０００以下、低温ポリシリコンからなるＴＦＴの１／１００００以下であるという特性を有している。
【００１１】
酸化物半導体からなるＴＦＴが有する上記のオフリーク電流が少ないという特性は、駆動時の特性の向上（低消費電力の低減等）をもたらすが、その一方で、液晶表示装置の電源がオフされた時に絵素電極にチャージされた電荷が抜けにくいという問題がある。絵素電極に電荷が残っていると、絵素電極と対向電極との間の電位差によって液晶層に一定方向の電界がかかり、有極性分子からなる液晶分子に分極が生じて特性ずれや画像の焼き付き等の不具合が生じる場合がある。
【００１２】
このため、酸化物半導体等からなるオフリーク電流の少ないＴＦＴを用いる場合、上記特許文献１に開示されている処理により電源オフ時に絵素に蓄積される電荷を低減しても、当該処理では除去しきれずに絵素に残留した電荷により、焼き付き等の不具合が生じる場合がある。また、特許文献１の技術には、オフシーケンスを実行する回路やオフシーケンスを実行するための電力を充電しておく電界コンデンサ等の充電手段を設ける必要があるので、製造コストの増大を招くという問題もある。
【００１３】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電源オフ時に絵素に電荷が蓄積されにくい液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様にかかる液晶表示装置は、薄膜トランジスタからなるスイッチング素子を有する絵素を複数備え、上記薄膜トランジスタのゲート端子に当該薄膜トランジスタをオンするための電位が印加されている期間中に当該薄膜トランジスタのソース端子に画像データに応じた電位を印加することで当該薄膜トランジスタに対応する絵素を画像データに応じて駆動する液晶表示装置であって、画像データに応じて上記ソース端子に印加される電位の最小値がグランド電位よりも低い値に設定されていることを特徴としている。
【発明の効果】
【００１５】
上記の構成によれば、画像データに応じてソース端子に印加される電位の最小値がグランド電位である従来の液晶表示装置に比べて、液晶表示装置の電源がオフされたときのソース端子の電位をグランド電位に近づけることができる。これにより、電源オフ時のスイッチング素子のオフリーク電流を増大させ、絵素に蓄積された電荷を抜けやすくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態にかかる液晶表示装置の概略構成を示す説明図である。
【図２】図１に示した液晶表示装置に備えられる液晶パネルの構成を示す説明図である。
【図３】図２に示した液晶パネルに備えられるＴＦＴ基板の構成を示す説明図である。
【図４】図２に示した液晶パネルに備えられる絵素の構成を示す説明図である。
【図５】図４に示した絵素の等価回路図である。
【図６】図１に示した液晶表示装置に備えられるソース電源回路に設けられるローレベル側電源回路の構成例を示す説明図である。
【図７】図１に示した液晶表示装置に備えられるゲートドライバの構成を示す説明図である。
【図８】図７に示したゲートドライバの出力信号の波形を示す説明図である。
【図９】図７に示したゲートドライバの出力段に備えられる回路の構成例を示す説明図である。
【図１０】図１に示した液晶表示装置に備えられる階調用ＤＡＣの構成例を示す説明図である。
【図１１】図１に示した液晶表示装置に備えられるソースドライバの構成を示す説明図である。
【図１２】図１に示した液晶表示装置におけるソースバスラインおよびゲートバスラインに対する電圧印加タイミングを示す説明図である。
【図１３】図１１に示したソースドライバ内に備えられる階調電位生成回路の構成を示す説明図である。
【図１４】図１１に示したソースドライバの出力段に備えられる回路の構成例を示す説明図である。
【図１５】（ａ）は図１に示した液晶表示装置における各絵素への印加電圧を示す説明図であり、（ｂ）は従来例にかかる液晶表示装置における各絵素への印加電圧の例を示す説明図である。
【図１６】図１に示した液晶表示装置における階調値に対応する印加電圧の調整方法を示す説明図である。
【図１７】ＴＦＴの種類に応じたオフリーク電流特性を示す説明図である。
【発明を実施するための形態】
【００１７】
本発明の一実施形態について説明する。
【００１８】
図１は本実施形態にかかる液晶表示装置１の概略構成を示す説明図であり、図２は液晶表示装置１に備えられる液晶パネル２０の構成を示す説明図である。
【００１９】
図２に示すように、液晶パネル２０は、スペーサ２３を介して互いに対向配置されたＴＦＴ基板２１および対向基板２２と、ＴＦＴ基板２１と対向基板２２との間に封入された液晶材料からなる液晶層２４と、ＴＦＴ基板２１の裏面側（対向基板２２との対向面とは反対側の面側）に配置された第１偏光板２５と、対向基板２２の表面側（ＴＦＴ基板２１との対向面とは反対側の面側）に配置された第２偏光板２６とを備えている。また、液晶パネル２０の裏面側には、バックライト３０が配置されている。
【００２０】
第１偏光板２５は、バックライト３０から照射された光のうち、当該第１偏光板２５の偏光軸方向に応じた偏光を有する光のみを透過させる。また、各絵素の液晶層２４には画像データに応じた電圧が印加されるようになっており、これによって各絵素における液晶の複屈折が画像データに応じて変化し、各絵素を通過する光の偏光方向は画像データに応じて変化する。また、第２偏光板２６は、液晶層２４を通過した光のうち、当該第２偏光板２６の偏光軸方向に応じた偏光を有する光のみを透過させる。これにより、液晶パネル２０を透過する光の光量を画像データに応じて絵素毎に制御して画像表示を行うようになっている。
【００２１】
また、対向基板２２における各絵素（サブピクセル）に対応する領域には、Ｒ（赤），Ｇ（緑），Ｂ（青）のいずれかのカラーフィルタが形成されており、Ｒ，Ｇ，Ｂの３つの絵素の組み合わせによって１つの画素（ピクセル）が形成されている。これにより、各画素のＲ，Ｇ，Ｂの透過光量が画像データに応じて画素毎に制御され、画像データに応じた画像が表示される。
【００２２】
図３はＴＦＴ基板２１の概略構成を示す説明図である。この図に示すように、ＴＦＴ基板２１上には、多数のゲートバスライン３１と、各ゲートバスライン３１と交差するように配置された多数のソースバスライン３２と、ゲートバスライン３１とソースバスライン３２との交差部毎に設けられた絵素３３とが設けられている。
【００２３】
図４は液晶パネル２０に備えられる絵素３３の絵素構造を示す説明図である。
【００２４】
各絵素３３は、図４に示すように、スイッチング素子としてのＴＦＴ（Thin Film Transistor、薄膜トランジスタ）３４と、絵素電極３５と、対向電極３６とを備えている。また、ＴＦＴ３４のゲート端子はゲートバスライン３１に接続されており、ソース端子はソースバスライン３２に接続されており、ドレイン端子は絵素電極３５に接続されている。
【００２５】
なお、本実施形態では、ＴＦＴ３４として、インジウムガリウム亜鉛酸化物半導体（酸化物半導体）からなるチャネル層を有するＴＦＴを用いている。ただし、ＴＦＴ３４の構成はこれに限るものではなく、例えば、インジウムガリウム亜鉛酸化物半導体以外の酸化物半導体からなるチャネル層を有するものを用いてもよく、酸化物半導体以外の材質（例えば、アモルファスシリコン、低温ポリシリコンなど）からなるチャネル層を有するものを用いてもよい。
【００２６】
また、各ゲートバスライン３１はゲートドライバ４に接続されており、各ソースバスライン３２はソースドライバ５に接続されている。また、対向電極３６は対向基板２２上に配置された対向配線（図示せず）を介して対向基準電位（本実施形態ではグランド（ＧＮＤ）電位）に接続されている。
【００２７】
画像表示時には、ゲートドライバ４が書込対象のゲートバスライン３１を周期的に切り替え、ソースドライバ５がゲートドライバ４と同期して、書込対象として選択されているゲートバスライン３１に接続されている各絵素３３に対応するソースバスライン３２に画像データの階調値に応じた印加電圧を印加する。これにより、各絵素３３の液晶層２４に画像データに応じた電圧を印加して液晶分子の配向方向を制御し、表示を行う。
【００２８】
図５は、絵素３３の等価回路図である。ＴＦＴ３４のゲート端子の電位が当該ＴＦＴ３４のソース端子の電位よりも所定値以上高くなるとＴＦＴ３４がオンになり、ソース端子とドレイン端子との間を電流が流れ、ソースバスライン３２の電位が液晶容量（液晶層２４）に印加される。図５に示した等価回路図では、絵素電極３５、対向電極３６、および液晶層２４はコンデンサとして表されている。なお、図５に示す例では、液晶容量（絵素電極３５、液晶層２４、および対向電極３６）に対して並列に配置された、各絵素３３の電位を維持するための液晶補助容量（ＣＳ容量）３７が備えられているが、この液晶補助容量３７は必須の構成ではなく、省略してもよい。また、本実施形態では、液晶補助容量３７におけるＴＦＴ３４側の電極とは反対側の電極の電位を対向電極３６と同じくグランド（ＧＮＤ）電位としている。ただし、これに限らず、対向電極３６の電位と異なる電位に設定してもよい。
【００２９】
なお、本実施形態では、Ｒ，Ｇ，Ｂの絵素を備えているものとしているが、これに限るものではなく、他の色の絵素を備えていてもよい。
【００３０】
図１に示したように、液晶表示装置１は、液晶パネル２０およびバックライト３０に加えて、タイミングコントローラ２、階調用ＤＡＣ（階調用デジタルアナログコンバータ）３、ゲートドライバ４、ソースドライバ５、ゲート電源回路８、ソース電源回路９、およびロジック電源回路１０を備えている。
【００３１】
ロジック電源回路１０は、タイミングコントローラ２、階調用ＤＡＣ３、ゲートドライバ４、およびソースドライバ５に備えられるロジック回路（図示せず）に電力を供給する。
【００３２】
ゲート電源回路８は、ゲートドライバ４に駆動電力を供給するものであり、ゲートドライバ４にハイレベル側電圧を供給するハイレベル側電源回路８ａと、ローレベル側電圧を供給するローレベル側電源回路８ｂとを備えている。ハイレベル側電源回路８ａおよびローレベル側電源回路８ｂの構成は特に限定されるものではなく、従来から公知の電源回路を用いることができる。
【００３３】
ソース電源回路９は、ソースドライバ５に駆動電力を供給するものであり、ソースドライバ５にハイレベル側の電源電力を供給するハイレベル側電源回路９ａと、ローレベル側の電源電力を供給するローレベル側電源回路９ｂとを備えている。なお、ハイレベル側電源回路９ａは、階調用ＤＡＣ３にもアナログ電源電力を供給する。また、ローレベル側電源回路９ｂは、階調用ＤＡＣ３のグランド（ＧＮＤ）端子にも電力を供給する。
【００３４】
また、本実施形態では、詳細は後述するが、ローレベル側電源回路９ｂからソースドライバ５に供給されるローレベル側電圧に対応する電位の最低値がグランド（ＧＮＤ）電位よりも低くなるように設定されている。
【００３５】
図６は、ローレベル側電源回路９ｂの構成例を示す説明図である。この図に示すように、ローレベル側電源回路９ｂは、降圧コンバータ９１を備えており、入力電圧（入力電位）ＶＩＮをグランド（ＧＮＤ）電位よりも低い出力電圧（出力電位）ＶＯＵＴに変換して出力する。本実施形態では、ソース電源回路９に対して電力供給源（図示せず）から入力電圧１２Ｖが供給され、ローレベル側電源回路９ｂはこの入力電圧１２Ｖに基づいて出力電圧−６Ｖを生成して出力する。降圧コンバータ９１の構成は特に限定されるものではないが、例えば、テキストインスツルメンツ社製のＴＰＳ５４０５０（商品名）などを用いることができる。このような構成からなるローレベル側電源回路９ｂを用いることにより、高容量の電源を安価に構成することができる。なお、ローレベル側電源回路９ｂの構成は図６に示した構成に限るものではなく、グランド（ＧＮＤ）電位よりも低い電圧（電位）を出力できる構成であればよい。また、ハイレベル側電源回路９ａの構成については特に限定されるものではなく、従来から公知の電源回路を用いることができる。
【００３６】
タイミングコントローラ２は、外部（例えば液晶表示装置１の制御部）から入力される画像データに基づいてゲートドライバ４およびソースドライバ５の動作を制御するための制御信号を生成し、ゲートドライバ４およびソースドライバ５に出力する。
【００３７】
ゲートドライバ４は、タイミングコントローラ２から入力される制御信号に基づいて、液晶パネル２０のＴＦＴ基板２１に備えられる各ゲートバスライン３１に印加する電圧を制御することにより、書込対象のゲートバスライン３１を周期的に切り替える。
【００３８】
図７は、ゲートドライバ４の構成を示す説明図である。この図に示すように、ゲートドライバ４には、ゲートバスライン３１に印加するハイレベル側電圧ＶＧＨ、ゲートバスライン３１に印加するローレベル側電圧ＶＧＬ、ロジック電源電圧ＶＬ、ロジックのグランド電位（基準電位）ＧＮＤが入力される。なお、ハイレベル側電圧ＶＧＨはハイレベル側電源回路８ａから入力され、ローレベル側電圧ＶＧＬはローレベル側電源回路８ｂから入力され、ロジック電源電圧ＶＬはロジック電源回路１０から入力される。
【００３９】
また、ゲートドライバ４には、タイミングコントローラ２からゲートスタートパルスＧＳＰ、ゲートクロック信号ＧＣＫ、およびゲートイネーブル信号ＧＯＥが入力される。Ｇ１，Ｇ２，・・・，Ｇ２１６０は、液晶パネル２０のゲートバスライン３１の１番目，２番目，・・・２１６０番目のゲートバスライン３１にそれぞれ接続されている。
【００４０】
図８は、ゲートドライバ４の駆動波形（ゲートドライバ４から各ゲートバスライン３１への出力信号波形）である。この図に示すように、ゲートスタートパルスＧＳＰが入力された後、ゲートクロック信号ＧＣＫのパルスが入力されるごとに、ゲートバスライン３１に１本ずつ順次ハイレベル電圧が印加される。ただし、ゲートドライバ４の駆動波形はこれに限るものではなく、従来から公知の駆動方法を用いることができる。
【００４１】
図９は、ゲートドライバ４の出力段の回路構成の一例を示す説明図である。この図に示すように、ゲートドライバ４の出力段では、インバータＩ１、インバータＩ２、および出力端子ＰＡＤが直列に接続されており、インバータＩ２と出力端子ＰＡＤとの間に、ダイオードＤ１を介してハイレベル側電源（ハイレベル側電圧ＶＧＨの供給源）が接続され、ダイオードＤ２を介してローレベル側電源（ローレベル側電圧ＶＧＨの供給源）が接続されている。また、出力端子ＰＡＤは各ゲートバスライン３１に接続されている。これにより、ゲートドライバ４の内部回路から出力されるデータ信号のハイレベル側がハイレベル側電圧ＶＧＨ、ローレベル側がローレベル側電圧ＶＧＬにレベルシフトされて各ゲートバスライン３１に順次印加される。
【００４２】
具体的には、図８に示したように、各ゲートバスライン３１にハイレベル電圧を１本ずつ順次印加していく。これにより、各ゲートバスライン３１に接続された絵素３３のＴＦＴ３４が１本のゲートバスライン３１毎に順次オンされていき、ＴＦＴ３４がオンされた絵素３３にのみソースバスライン３２を介して画像データに応じた電圧が印加（チャージ）される。なお、このように１ゲートバスラインずつ表示を行っていく方法は線順次駆動と呼ばれ、１ゲートバスラインずつ絵素３３に画像データに応じた電圧を印加していき、すべてのゲートバスラインに電圧を印加することによって一画面分の表示が行われる。
【００４３】
階調用ＤＡＣ３は、外部（例えば液晶表示装置１の制御部）から入力される階調基準データ（出力電圧値データ）に基づいて、ソースドライバ５において階調値に応じた電圧を生成する際に用いられる階調基準電圧を生成し、ソースドライバ５に出力する。なお、上記の階調基準データは、液晶パネル毎に異なる絵素の浮遊容量に起因する最適な階調電圧のばらつきを調整するように、例えば液晶表示装置１の生産時などに設定される。
【００４４】
図１０は、階調用ＤＡＣ３の構成例を示す説明図である。この図に示すように、階調用ＤＡＣ３は、ＡＶＤＤ端子、ＶＳＤ端子、ＳＥＴ端子、ＳＣＬ端子、ＳＤＡ端子、ＯＵＴ／ＩＮＰＣＯＭ端子、ＯＵＴＣＯＭ端子，ＩＮＮＣＯＭ端子，ＲＥＦＩＮ端子，およびＧＮＤ端子を備えている。ＡＶＤＤ端子にはソース電源回路９のハイレベル側電源回路からアナログ電源電圧が入力され、ＶＳＤ端子にはロジック電源回路１０からデジタル電源電圧が入力される。なお、デジタル電源電圧のローレベル側はグランド（ＧＮＤ）に接続される。ＳＥＴ，ＤＶＲ，ＯＵＴ／ＩＮＰＣＯＭ，ＯＵＴＣＯＭ，およびＩＮＮＣＯＭは対向電圧用の端子であるが、本実施形態では対向電極をグランドに接続（グランド電位（０Ｖ）に固定）しているので、これら各端子については使用しない。ＳＣＬ端子およびＳＤＡ端子は外部に接続されるＩ２Ｃの通信ポートであり、本実施形態ではこれら各端子を用いて外部からＢＡＮＫＡ／Ｂメモリ（記憶部）の書き換え処理を行えるようになっている。ＢＡＮＫＡ／Ｂメモリは、複数の階調値に対応する電圧設定値（階調設定電圧）を保存する不揮発のメモリであり、それらの電圧設定値をＤＡＴＡ１からＤＡＴＡ１０に出力する。ＤＡＴＡ１からＤＡＴＡ１０はそれぞれの電圧設定値を格納し、その内容を１０ｂｉｔＤＡＣに入力する。１０ｂｉｔＤＡＣは画像データの階調値に対応するデジタルデータを上記電圧設定値に基づいて電圧に変換する。例えば、デジタルデータの階調値が３５６である場合、（ＲＥＦＩＮ端子の電圧−ＧＮＤ端子の電圧）×３５６／１０２３＋ＧＮＤの電圧が出力される。なお、ＲＥＦＩＮ端子の電圧は図１０の上部に示されている２つの抵抗Ｒａ，Ｒｂによって設定され、ＧＮＤ端子にはソース電源回路９のローレベル側電源回路９ｂから電源供給が行われる。１０ｂｉｔＤＡＣの出力はアンプで増幅されて出力端子ＯＵＴ１〜ＯＵＴ１０からソースドライバ５に階調基準電圧として出力される。
【００４５】
ソースドライバ５は、タイミングコントローラ２から入力される制御信号と、階調用ＤＡＣ３から入力される階調基準電圧とに基づいて、液晶パネル２０のＴＦＴ基板２１に備えられる各ソースバスライン４３に印加する電圧を制御する。具体的には、ソースドライバ５は、各ソースバスライン３２に印加するための電位（各ソースバスライン３２に接続された絵素３３のうち書き込み対象の絵素３３に印加するための電位）を生成し、生成した電位をゲートドライバ４による書込対象のゲートバスライン３１の切替動作と同期したタイミングで各ソースバスライン３２に印加する。
【００４６】
図１１はソースドライバ５の構成を示す説明図である。なお、本実施形態では、絵素３３に電位が印加されていない時に当該絵素３３が黒表示になるノーマリブラックの液晶パネル２０を使用している。ただし、これに限らず、ノーマリーホワイトの液晶パネル２０を用いてもよい。
【００４７】
図１１に示したように、ソースドライバ５には、アナログ電源のグランド電位ＡＧＮＤ、アナログ電源ＶＬＳ、ロジックのグランド電位ＤＧＮＤ／ＬＲＧＮＤ、ロジック電源ＶＣＣ／ＬＲＶＤＤ、ソースバスライン３２に対する印加電圧の極性を−極性にする時の階調基準電源ＶＬ０・・・ＶＬ１０２３、＋極性にする時の階調基準電源ＶＨ０・・・ＶＨ１０２３、複数のソースドライバ５を使用する場合のカスケード用信号ＤＩＯ２，ＤＩＯ１、入力信号に対応するデータの並び（ピクセルデータの順序が１から２４０に向かう順序であるか、２４０から１に向かう順序であるか）の切替信号ＬＢＲ、絵素のデータＬＶ０Ａ／Ｂ・・・ＬＶ７Ａ／Ｂ、クロック信号ＣＬＫＡ／ＣＬＫＢ、出力データの切り替えタイミングを制御するラッチパルスＬＳ、およびソースバスライン３２に対する印加電圧の極性を切り替えるための極性反転信号ＲＥＶが入力される。
【００４８】
ＸＯ（１），Ｙ０（１），ＺＯ（１），ＸＯ（２），Ｙ０（２），ＺＯ（２），・・・ＸＯ（２４０），Ｙ０（２４０），ＺＯ（２４０）は互いに異なるソースバスライン３２に接続され、それぞれのソースバスライン３２に接続された絵素３３を駆動する。Ｘ，Ｙ，Ｚは各絵素の色に対応しており、Ｒ，Ｇ，Ｂの各絵素の配列順に応じてＲ，Ｇ，Ｂの３原色のいずれかを表す。
【００４９】
ところで、液晶分子は有極性分子であるため、同一方向の電界を長時間印加し続けると分極してしまい、焼き付けや特性ずれを起こしてしまう。このため、本実施形態では、ソースドライバ５が、タイミングコントローラ２から入力される制御信号に基づいて、各絵素電極３５に印加する電位を対向電位よりも高い＋極性の電位と対向電位よりも低い−極性の低い電位とに交互に切り替える交流駆動（極性反転駆動）を行う。極性反転信号ＲＥＶには上記の切り替えを行うための信号であり、極性反転信号ＲＥＶがハイレベル（Ｈ）の場合にはＸＯ（１），Ｙ０（１），ＺＯ（１），ＸＯ（２），Ｙ０（２），ＺＯ（２），・・・に対する印加電圧の極性が＋，−，＋，−，＋，−，・・・とされ、ローレベル（Ｌ）の場合にはＸＯ（１），Ｙ０（１），ＺＯ（１），ＸＯ（２），Ｙ０（２），ＺＯ（２），・・・に対する印加電圧の極性が−，＋，−，＋，−，＋，・・・に切り替えられる。なお、ソースバスライン３２の延伸方向に隣接する絵素毎に印加電圧の極性を反転させてもよく、複数の絵素毎に反転させてもよい。また、ゲートバスライン３１の延伸方向に隣接する絵素についても、１または複数の絵素毎に印加電圧の極性を反転させてもよい。また、本実施形態では、１または複数のフレーム毎に各絵素に対する印加電圧の極性を反転させるようになっている。
【００５０】
図１２は、ソースバスライン３２およびゲートバスライン３１に対する電圧印加のタイミングを示す説明図である。この図に示すように、ソースドライバ５は、画像データに応じた１ゲートバスライン分の電位をラッチパルスＬＳに応じたタイミングで各ソースバスライン３２に出力する。また、ゲートドライバ４は、ソースドライバ５の出力タイミングと同期したタイミングでソースドライバ５の出力に対応するゲートバスライン３１への供給電圧をハイレベルに切り替える。すなわち、ｎライン目のゲートバスライン３１の電圧がハイレベルである期間中にソースドライバ５から各ソースバスライン３２にｎライン目のデータが出力される。この処理を全てのゲートバスライン３１について順次行うことで、各絵素３３に画像データに応じた電荷をチャージして一画面分の表示を行う。
【００５１】
図１３は、ソースドライバ５内に備えられる階調電位生成回路５１の構成を示す説明図である。上述したように、液晶パネル２０における各絵素の透過率は、当該各絵素の絵素電極に印加する電圧を制御することによって調整され、それによって階調表示が行われる。また、本実施形態では、隣接する絵素に対する印加電圧を逆極性とし、各絵素に対する印加電圧の極性を１フレーム毎に切り替える交流駆動を行うようになっている。このため、本実施形態では、交流駆動を行うために、階調電位生成回路５１が階調用ＤＡＣ３から入力される基準電圧に基づいて、１つの階調値に対して＋極性を印加する場合の電位と−極性を印加する場合の電位の２つの電位を生成する。具体的には、本実施形態では１０ビットのソースドライバ５を用いており、階調電位生成回路５１は、＋極性用にＶＨ０〜ＶＨ１０２３の１０２４種類の電位、−極性用にＶＬ０〜ＶＬ１０２３の１０２４種類の電位の合計２０４８種の電位を生成する。なお、図１３に示した抵抗Ｒ１〜Ｒ２０の抵抗値は液晶の特性に合わせて設定されている。階調用ＤＡＣ３から階調基準電圧が入力されない場合には、この抵抗Ｒ１〜Ｒ２０による抵抗分割で基準電圧を生成してもよい。
【００５２】
図１４は、ソースドライバ５の出力段の回路構成の一例を示す説明図である。この図に示すように、ソースドライバ５の出力段には、ソースドライバ５の内部回路と出力端子Ｏとの間にオペアンプ９２が備えられており、オペアンプ９２と出力端子Ｏとの間に、ダイオードＤａを介してアナログ電源ＶＬＳが接続され、ダイオードＤｂを介してアナログ電源のグランド電位ＡＧＮＤが接続されている。ソースドライバ５の内部回路において図１３に示した階調電圧の中から画像データにおける絵素の階調値に応じた電圧が選択され、出力段のオペアンプ９２で増幅されてソースバスライン３２に出力される。
【００５３】
図１５の（ａ）は、本実施形態にかかる液晶表示装置１における各絵素３３に印加される電圧波形の一例を示す説明図である。ゲート波形（ＶＧ）はＴＦＴ３４のゲート端子に印加される電圧、ソース波形（ＶＳ）はＴＦＴ３４のソース端子に印加される電圧、対向電位は対向電極３６に印加される電圧を示している。この図に示すように、本実施形態では、ゲート端子に印加される電圧はハイレベル側が２８Ｖ、ローレベル側が−１４Ｖに設定されている。また、ソース端子に印加される電圧は、＋極性の場合の最大値（ＶＨ１０２３）が８Ｖ、−極性の場合の最小値（ＶＬ１０２３）が−８Ｖに設定されている。また、対向電圧は０Ｖ（ＧＮＤ電位）に設定されている。なお、ゲート電源回路８、ソース電源回路９、およびロジック電源回路１０に対する入力電圧は１２Ｖであり、ロジック電源回路１０の出力電圧（ロジック電圧）は３．３Ｖである。
【００５４】
このように、ゲート端子に印加されるハイレベル側の電圧は、ソース端子の印加電圧にかかわらずＴＦＴ３４をオンさせることができるように、ソース端子に印加される電圧の最大値よりも十分高く設定されている。また、ゲート端子に印加されるローレベル側の電圧は、ソース端子の印加電圧にかかわらずＴＦＴ３４をオフさせることができるように、ソース端子に印加される電圧の最小値よりも十分低く設定されている。これにより、ゲート端子に印加される電圧がハイレベルである場合にＴＦＴ３４がオンしてソース端子とドレイン端子との間を電流が流れ、絵素電極３５の電位がソースバスライン３２の電位と等しくなって絵素３３への書き込みが行われる。
【００５５】
一方、図１５の（ｂ）は、従来の印加電圧の設定例を示す説明図であり、ゲートバスライン３１およびソースバスライン３２に対する印加電圧の設定が異なる以外は本実施形態にかかる液晶表示装置１と略同様の構成の液晶表示装置に対する設定例を想定したものである。
【００５６】
図１５の（ｂ）に示すように、従来の印加電圧の設定方法では、ソース端子に印加される電圧は、＋極性の場合の最大値（ＶＨ１０２３）が１６Ｖ程度に設定され、−極性の場合の最小値（ＶＬ１０２３）が０Ｖ（ＧＮＤ電位）に設定され、対向電圧は６Ｖに設定されていた。なお、ソース端子に印加される電圧の最大値と対向電圧との差（１６Ｖ−６Ｖ＝１０Ｖ）と、対向電圧とソース端子に印加される電圧の最小値と差（６Ｖ−０Ｖ＝６Ｖ）とが異なるのは、絵素電極に充電を行う際のＧＮＤへの引き込み（ＧＮＤへの引き込みについては後述する）の影響を考慮しているためである。
【００５７】
すなわち、従来の液晶表示装置では、絵素のＴＦＴにおけるソース端子に対する印加電圧の最小値がＧＮＤ電位に設定され、対向電圧がプラスの値に設定されており、絵素のソース端子に対する印加電圧は、当該印加電圧の極性を＋極性にする場合も−極性にする場合も、０Ｖ（ＧＮＤ電位）以上の電圧に設定されていた。これに対して、本実施形態にかかる液晶表示装置１では、絵素３３のＴＦＴ３４におけるソース端子に対する印加電圧の最小値をＧＮＤ電位よりも低い電圧に設定し、対向電圧をＧＮＤ電位に設定している。
【００５８】
なお、液晶表示装置では、一般に、液晶パネル内の浮遊容量により、ＧＮＤ電位に対する引き込みが発生するため、絵素電極に対する印加電圧は、＋極性の場合も−極性の場合もＧＮＤ側にずれる。すなわち、ＧＮＤに対する引き込みにより、印加電圧がＧＮＤに対して＋極性の場合は印加電圧が下がり、−極性の場合は印加電圧が上がる。この際、＋極性の場合と−極性の場合とでＧＮＤに対する引き込みの特性がずれていると、同じ階調値を表示する場合であっても＋極性の絵素と−極性の絵素とで絵素に印加される電荷が異なってしまい、画面がちらついて見えてしまう、所謂フリッカーと呼ばれる現象が生じてしまう。
【００５９】
このため、従来の液晶表示装置では、この浮遊容量に起因する引き込みの影響を、対向電圧を調整することによって解消していた。また、浮遊容量は液晶パネル毎に異なるため、上記の調整は液晶表示装置１台ずつ個々に行われていた。
【００６０】
これに対して、本実施形態にかかる液晶表示装置１では、対向電圧を０Ｖ（ＧＮＤ電位）に固定していることから、上述した階調用ＤＡＣ３におけるＢＡＮＫＡ／Ｂメモリの値を液晶パネル毎の特性（液晶表示装置１の個体特性）に応じて書き換えることにより、各階調に対応する電圧値を調整して上記の浮遊容量に起因する引き込みの影響を除去している。
【００６１】
図１６は、階調値に対応する印加電圧の調整の様子を示す説明図である。階調用ＤＡＣ３におけるＢＡＮＫＡ／Ｂメモリの設定値を調整することにより、この設定値に基づいてソースドライバ５で生成される階調電圧が調整することができる。
【００６２】
以上のように、本実施形態にかかる液晶表示装置１は、絵素３３のＴＦＴ３４のソース端子に印加される電位の最小値がグランド（ＧＮＤ）電位よりも低い電位に設定されている。これにより、液晶表示装置１の電源がオフされた際に、絵素３３に蓄積された電荷を抜けやすくすることができる。
【００６３】
すなわち、液晶表示装置１の電源がオフされると、ゲート電源回路８、ソース電源回路９、およびロジック電源回路１０の出力電圧はグランドに対して電荷が抜けるので０Ｖになる。また、対向電圧も０Ｖのままになる。
【００６４】
一方、ソースバスライン３２には、当該ソースバスライン３２に接続された各絵素３３の電荷がリークしてくるので、ソースバスライン３２の電位はそれら各絵素に対する書き込み電圧の平均値に対応する電位になる。このため、図１５の（ｂ）に示した従来の印加電圧の設定方法の場合、ソースバスライン３２の電位は約８Ｖになる。これに対して、本実施形態にかかる液晶表示装置１では、通常駆動時に絵素３３のＴＦＴ３４のソース端子に印加される電位の最小値をグランド（ＧＮＤ）電位よりも低い電位に設定しているので、電源オフ時のソースバスライン３２の電位は約０Ｖになる。
【００６５】
このため、上述した図１７に示したＴＦＴにおけるオフリーク電流の特性から明らかなように、本実施形態のようにＴＦＴ３４のソース端子に印加される電位の最小値をグランド電位よりも低い電位に設定しておくことで、電源オフ時のＴＦＴのオフリーク電流を増大させ、絵素３３に蓄積された電荷を抜けやすくすることができる。
【００６６】
また、図１５の（ｂ）に示した従来の印加電圧の設定方法の場合、電源オフ時には対向電極の電位は駆動時の設定電位（６Ｖ）からグランド電位（０Ｖ）に変化するので、各絵素にチャージされている電圧はその変化分だけ上昇し、その分だけ絵素から抜く必要のある電荷が増大する。
【００６７】
これに対して、本実施形態では、駆動時における対向電極３６の電位をグランド電位（０Ｖ）に設定しているので、液晶表示装置１の電源がオフされても対向電極３６の電位は変化しない。したがって、電源オフ時に絵素３３から抜く必要のある電荷を従来よりも低減することができる。
【００６８】
また、駆動時における対向電極３６の電位をグランド電位（０Ｖ）に設定することにより、絵素電極３５から電荷が抜けやすくすることができる。すなわち、対向電極３６の電位を調整可能な構成にした場合、対向電極３６がグランド電位に対して高抵抗になって対向電極３６の電位が安定しにくくなり、絵素電極３５から電荷が抜けにくくなる。これに対して、駆動時における対向電極３６の電位をグランド電位（０Ｖ）に設定することにより、対向電極３６の電位を安定させ、絵素電極３５から電荷が抜けやすくすることができる。
【００６９】
また、従来の液晶表示装置では、例えば上述した特許文献１のように、電源オフ時に絵素電極から電荷を抜くための処理を行う回路と、当該回路を電源供給が遮断された状態でも駆動できるようにするためのコンデンサ等の充電手段とを設ける必要があった。これに対して、本実施形態によれば、ソース電源回路９にローレベル側電源回路９ｂを設けるだけで、上記回路および上記充電手段を設けなくても電源オフ時に各絵素の電荷を抜くことができる。したがって、液晶表示装置１の製造コストを低減することができる。
【００７０】
ただし、本実施形態にかかる液晶表示装置１において、駆動時の印加電圧を上述したように設定するとともに、上記回路および上記充電手段を設け、電源オフ時に各絵素に蓄積される電荷を低減するための電位（グランド電位またはそれに近い電位）を各絵素に書き込む処理を行うようにしてもよい。
【００７１】
また、本実施形態では、対向電極３６の電位をグランド電位（０Ｖ）に設定する構成について説明したが、これに限るものではなく、少なくとも画像データに応じてソースバスライン３２に印加される電位の最低値をグランド電位よりも低く設定し、最大値をグランド電位よりも高く設定し、上記最低値および上記最低値に応じて対向電極３６の電位を適宜設定すればよい。
【００７２】
また、本実施形態では、液晶表示装置１がバックライト３０から出射される光を用いて表示を行う透過型の液晶表示装置である場合について説明したが、これに限るものではない。例えば、外部からの入射光を反射させて表示光として用いる反射型の液晶表示装置であってもよく、透過型の液晶表示装置の機能と反射型の液晶表示装置の機能とを併せ持った半透過型の液晶表示装置であってもよい。
【００７３】
また、本実施形態では、絵素電極がＴＦＴ基板２１に備えられ、対向電極が対向基板２２に備えられた液晶表示装置について説明したが、これに限らず、絵素電極および対向電極の両方が同一基板に備えられた構成であってもよい。
【００７４】
〔まとめ〕
本発明の態様１にかかる液晶表示装置は、薄膜トランジスタからなるスイッチング素子を有する絵素を複数備え、上記薄膜トランジスタのゲート端子に当該薄膜トランジスタをオンするための電位が印加されている期間中に当該薄膜トランジスタのソース端子に画像データに応じた電位を印加することで当該薄膜トランジスタに対応する絵素を画像データに応じて駆動する液晶表示装置であって、画像データに応じて上記ソース端子に印加される電位の最小値がグランド電位よりも低い値に設定されていることを特徴としている。
【００７５】
上記の構成によれば、画像データに応じてソース端子に印加される電位の最小値がグランド電位である従来の液晶表示装置に比べて、液晶表示装置の電源がオフされたときのソース端子の電位をグランド電位に近づけることができる。これにより、電源オフ時のスイッチング素子のオフリーク電流を増大させ、絵素に蓄積された電荷を抜けやすくすることができる。
【００７６】
本発明の態様２にかかる液晶表示装置は、態様１において、上記薄膜トランジスタは、酸化物半導体からなるチャネル層を有している構成である。
【００７７】
酸化物半導体からなるチャネル層を備えた薄膜トランジスタはオフリーク電流が非常に少ないという特性を有しているが、上記の構成によれば、電源オフ時のスイッチング素子のオフリーク電流をソース端子に印加される電位の最小値がグランド電位である従来の液晶表示装置よりも増大させ、絵素に蓄積された電荷を抜けやすくすることができる。
【００７８】
本発明の態様３にかかる液晶表示装置は、上記態様１または２において、上記絵素は、上記薄膜トランジスタのドレイン端子に接続された絵素電極と、液晶層を介して上記絵素電極と対向するように配置された対向電極とを備え、上記絵素を画像データに応じて駆動する際の上記対向電極の電位がグランド電位に設定されている構成である。
【００７９】
上記の構成によれば、駆動時における対向電極の電位がグランド電位に設定されているので、液晶表示装置の電源がオフされても対向電極の電位は変化しない。このため、対向電極の電位の変化によって絵素から抜く必要のある電荷が増加することがないので、絵素の電荷をより抜けやすくすることができる。また、対向電極の電位をグランド電位で安定させることができるので、対向電極の電位が変動する場合に比べて絵素の電荷をより抜けやすくすることができる。
【００８０】
本発明の態様４にかかる液晶表示装置は、上記態様３において、画像データの階調値と当該階調値に対応する上記ソース端子に対する印加電位とを対応付けた階調基準データを記憶した記憶部を備え、上記階調基準データは、当該液晶表示装置の個体特性に応じて変更可能である構成である。
【００８１】
上記の構成によれば、液晶表示装置毎の個体特性に応じて、画像データの階調値に対応する各絵素のソース端子への印加電圧を調整することができるので、フリッカー等の不具合を防止して表示品位を向上させることができる。
【００８２】
本発明の態様５にかかる液晶表示装置は、上記態様３または４において、複数のゲートバスラインと、上記各ゲートバスラインと交差する複数のソースバスラインとを備え、上記絵素は上記ゲートバスラインと上記ソースバスラインとの交差部毎に設けられ、各絵素に備えられる薄膜トランジスタのゲート端子は上記ゲートバスラインのうちのいずれかに接続され、ソース端子は上記ソースバスラインのうちのいずれかに接続されており、共通のソースバスラインに接続された各絵素のソース端子に印加される電位の極性が、当該ソースバスラインの延伸方向に沿って隣接する１絵素毎または複数の絵素毎に反転するように設定されている構成である。
【００８３】
上記の構成によれば、電源オフ時におけるソースバスラインの電位は当該ソースバスラインに接続された各絵素に印加される電位の平均値に近い値になる。このため、電源オフ時におけるソースバスラインの電位をグランド電位により近づけることができるので、各絵素の電荷をより抜けやすくすることができる。
【００８４】
本発明の一態様にかかる液晶表示装置の駆動方法は、薄膜トランジスタからなるスイッチング素子を有する絵素を複数備え、上記薄膜トランジスタのゲート端子に当該薄膜トランジスタをオンするための電位が印加されている期間中に当該薄膜トランジスタのソース端子に画像データに応じた電位を印加することで当該薄膜トランジスタに対応する絵素を画像データに応じて駆動する液晶表示装置の駆動方法であって、画像データに応じて上記ソース端子に印加される電位の最小値をグランド電位よりも低い値に設定することを特徴としている。
【００８５】
上記の方法によれば、画像データに応じてソース端子に印加される電位の最小値がグランド電位である従来の液晶表示装置に比べて、液晶表示装置の電源がオフされたときのソース端子の電位をグランド電位に近づけることができる。これにより、電源オフ時のスイッチング素子のオフリーク電流を増大させ、絵素に蓄積された電荷を抜けやすくすることができる。
【００８６】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８７】
本発明は、液晶表示装置に適用できる。また、スイッチング素子としてオフリーク電流が少ない酸化物半導体等からなる薄膜トランジスタを用いた液晶表示装置に特に好適に適用できる。
【符号の説明】
【００８８】
１  液晶表示装置
２  タイミングコントローラ
３  階調用ＤＡＣ
４  ゲートドライバ
５  ソースドライバ
８  ゲート電源回路
８ａ  ハイレベル側電源回路
８ｂ  ローレベル側電源回路
９  ソース電源回路
９ａ  ハイレベル側電源回路
９ｂ  ローレベル側電源回路
１０  ロジック電源回路
２０  液晶パネル
２１  ＴＦＴ基板
２２  対向基板
２３  スペーサ
２４  液晶層
２５  第１偏光板
２６  第２偏光板
３０  バックライト
３１  ゲートバスライン
３２  ソースバスライン
３３  絵素
３４  ＴＦＴ
３５  絵素電極
３６  対向電極
３７  液晶補助容量
５１  階調電位生成回路
９１  降圧コンバータ
９２  オペアンプ
Ｄ１，Ｄ２  ダイオード
Ｉ１，Ｉ２  インバータ
Ｒａ，Ｒｂ  抵抗
Ｒ１〜Ｒ２０  抵抗
【図１】
2014235187.tif 000003
【図２】
2014235187.tif 000004
【図３】
2014235187.tif 000005
【図４】
2014235187.tif 000006
【図５】
2014235187.tif 000007
【図６】
2014235187.tif 000008
【図７】
2014235187.tif 000009
【図８】
2014235187.tif 000010
【図９】
2014235187.tif 000011
【図１０】
2014235187.tif 000012
【図１１】
2014235187.tif 000013
【図１２】
2014235187.tif 000014
【図１３】
2014235187.tif 000015
【図１４】
2014235187.tif 000016
【図１５】
2014235187.tif 000017
【図１６】
2014235187.tif 000018
【図１７】
2014235187.tif 000019