(57)【要約】      （修正有）【課題】ノイズを低減させた静電容量センサの処理回路の提供。【解決手段】センサ回路構成では、センサ・コンデンサ１の静電容量が、対応するセンサ信号Ｖ３を供給する回路８によって測定される。回路８は、入力と、出力と、入力と出力との間のフィードバック・ループと、を備えた差動増幅器２を備える。これはさらに、フィードバック・ループに配置された第１のコンデンサ３と、第１のフェーズΦ１において電圧ソース５からセンサ・コンデンサ１を充電し、第２のフェーズΦ２においてセンサ・コンデンサ１から統合コンデンサ３へ電荷を移動させる切換装置と、を備える。この回路８はさらに、差動増幅器２によって生成されたノイズのゲインを制限するために、第２のフェーズΦ２において第１のコンデンサ３に対して平行に配置された第２のコンデンサ６を備える。センサ回路構成はさらに、センサ信号Ｖ３をフィルタするためのロウ・パス・フィルタを含む。【選択図】図３
2014219408.tif 000002
【特許請求の範囲】
【請求項１】
センサ回路構成であって、
測定されるべき変数に依存する静電容量を持つセンサ・コンデンサ（１）と、
前記センサ・コンデンサ（１）の静電容量を決定し、対応するセンサ信号（Ｖ３）を供給するための回路（８）と、
ここで、前記回路（８）は、
−入力と、出力と、前記入力と前記出力との間のフィードバック・ループとを備えた差動増幅器（２）と、
−前記フィードバック・ループに配置された第１のコンデンサ（３）と、
−第１のフェーズ（Φ１）の間、電圧ソース（５）から、前記センサ・コンデンサ（１）を充電し、第２のフェーズ（Φ２）の間、前記センサ・コンデンサ（１）から前記第１のコンデンサ（３）へと電荷を移動させる、切換装置と、
−前記差動増幅器（２）によって生成されたノイズのゲインを制限するために、前記第２のフェーズ（Φ２）において、前記第１のコンデンサ（３）に対して平行に接続された第２のコンデンサ（６）とを備え、
前記センサ信号（Ｖ３）をフィルタするロウ・パス・フィルタ（１０）と、
を備えるセンサ回路構成。
【請求項２】
前記差動増幅器（２）は、演算増幅器を備え、
前記センサ・コンデンサ（１）は、前記演算増幅器の入力に接続されているか、接続可能であり、
前記第１のコンデンサ（３）は、前記演算増幅器の入力および出力に接続されているか、接続可能であり、
前記第２のコンデンサ（６）は、前記演算増幅器の入力および出力に接続されているか、接続可能である、
請求項１に記載のセンサ回路構成。
【請求項３】
前記切換装置は、第１のスイッチ（４）によって、前記第１のフェーズ（Φ１）において、前記第１のコンデンサ（３）を短絡させ、前記第２のフェーズ（Φ２）において、前記短絡を解放するように適応され、
前記切換装置は、第２のスイッチ（７）によって、前記第２のフェーズ（Φ２）において、前記第１のコンデンサ（３）に対して平行に前記第２のコンデンサ（６）を接続し、前記第１のフェーズ（Φ１）において、この平行な回路を解放するように適応された、
請求項１または２に記載のセンサ回路構成。
【請求項４】
前記切換装置は、前記第２のフェーズ（Φ２）内のインタバルの間、前記第２のスイッチ（７）によって、前記第１のコンデンサ（３）に対して平行に前記第２のコンデンサ（６）を接続するように適応された、請求項３に記載のセンサ回路構成。
【請求項５】
前記切換装置は、前記第１のフェーズ（Φ１）と前記第２のフェーズ（Φ２）とを含むサイクルを、規定された回数繰り返すように適応され、
前記差動増幅器（２）の出力は、前記規定されたサイクル数の各繰り返し後、前記センサ信号（Ｖ３）をアナログ・フォーマットで提供し、
前記センサ回路構成は、前記センサ信号（Ｖ３）をアナログ・フォーマットからデジタル・フォーマット（Ｄ３）へ変換するためのアナログ・デジタル変換器を備える、
請求項１乃至４のうち何れか１項に記載のセンサ回路構成。
【請求項６】
前記アナログ・デジタル変換器（９）は、ロウ・パス・フィルタ（１０）を含む、請求項５に記載のセンサ回路構成。
【請求項７】
前記第２のコンデンサ（６）の静電容量は、前記第１のコンデンサ（３）の静電容量の少なくとも５倍高く、
特に、前記第２のコンデンサ（６）の静電容量は、前記第１のコンデンサ（３）の静電容量よりも少なくとも１０倍高い、
請求項１乃至６のうち何れか１項に記載のセンサ回路構成。
【請求項８】
前記ロウ・パス・フィルタのカット・オフ周波数は、１０ＫＨｚ未満である、請求項１乃至７のうち何れか１項に記載のセンサ回路構成。
【請求項９】
前記電圧ソース（５）は、方形波電圧信号を供給するように適応され、前記センサ・コンデンサ（１）に接続され、
前記切換装置は、前記方形波電圧信号におけるゼロ電圧フェーズを、前記第２のフェーズ（Φ２）と同期させるように適応された、
請求項１乃至８のうち何れか１項に記載のセンサ回路構成。
【請求項１０】
前記差動増幅器（２）は、シングル・エンド差動増幅器であり、その出力は、前記差動増幅器（２）の単一の出力である、請求項１乃至９のうち何れか１項に記載のセンサ回路構成。
【請求項１１】
前記差動増幅器（２）は、２つの差分入力と、２つの差分出力と、おのおの対応する入力と対応する出力との間の２つのフィードバック・ループとを含むフル差動増幅器であり、
各フォードバック・ループ内に、第１のコンデンサ（３，３‘）と第２のコンデンサ（６，６‘）とが配置され、
第１のフィードバック・ループへ適応され、前記第１のフェーズ（Φ１）および前記第２のフェーズ（Φ２）におよぶ第１のフィードバック・ループ・フェーズ（Φ１，Φ２）の間、前記切換装置は、前記センサ・コンデンサ（１）を第１の入力へ接続し、前記センサ・コンデンサ（１）を第２の入力から切断するように適応され、
前記第１のフィードバック・ループへ適応されたように、前記第１のフェーズ（Φ１）および前記第２のフェーズ（Φ２）に対応する第２のフィードバック・ループへ適応される第３のフェーズ（Φ３）および第４のフェーズ（Φ４）におよぶ第２のフィードバック・ループ・フェーズ（Φ３，Φ４）の間、前記切換装置は、前記センサ・コンデンサ（１）を前記第２の入力へ接続し、前記第１の入力から前記センサ・コンデンサ（１）を切断するように適応される、
請求項１乃至１０のうち何れか１項に記載のセンサ回路構成。
【請求項１２】
前記切換装置は、前記第１のフェーズ（Φ１）および前記第３のフェーズ（Φ３）それぞれの間、前記フル差分増幅器（２）の対応する入力および出力から、各第１のコンデンサ（３，３’）を切断するように適応される、請求項１１に記載のセンサ回路構成。
【請求項１３】
前記フル差動増幅器の入力間のオフセットを補償するために、前記フル差動増幅器の各入力に、第３のコンデンサ（１５，１５’）が接続される、請求項１２に記載のセンサ回路構成。
【請求項１４】
センサ・コンデンサの静電容量を決定する方法であって、
第１のフェーズ（Φ１）において、電圧ソース（５）から、前記センサ・コンデンサ（１）を充電することと、
第２のフェーズ（Φ２）のおいて、前記センサ・コンデンサ（１）から、差動増幅器（２）のフィードバック・ループに配置された第１のコンデンサ（３）へと電荷を移動させることと、ここで、前記差動増幅器（２）によって生成されたノイズのゲインを制限するために、前記第２のフェーズ（Φ２）において、前記第１のコンデンサ（３）に対して平行に第２のコンデンサ（６）が接続されている、
前記差動増幅器（２）を含む回路（８）の出力から、前記センサ・コンデンサ（１）の静電容量に対応するセンサ信号（Ｖ３）を導出することと、
前記センサ信号（Ｖ３）をロウ・パス・フィルタリングすることと、
を備える方法。
【請求項１５】
前記センサ信号（Ｖ３）は、アナログ・フォーマットで提供され、デジタル・フォーマットへ変換され、
前記センサ信号（Ｖ３）は、前記デジタル・フォーマットへ変換された後、ロウ・パス・フィルタされる、
請求項１４に記載の方法。
【発明の詳細な説明】
【関連出願に対する相互参照】
【０００１】
本願は、２０１３年５月３日に出願された欧州特許出願１３００２３８５．６号の優先権を主張する。この開示は、全体が参照によって本明細書に明確に組み込まれている。
【技術分野】
【０００２】
本発明は、センサ回路構成と、センサ・コンデンサの静電容量を決定する方法とを称する。
【背景技術】
【０００３】
コンデンサによって変数を検知する場合、ノイズは、このようなコンデンサの静電容量を決定するための回路において大きな役割を果たす。
【発明の概要】
【０００４】
したがって、本発明によって解決されるべき問題は、改善された回路構成と、センサとして使用されるコンデンサの静電容量を決定するための方法とを提供することである。
【０００５】
この問題は、請求項１の特徴にしたがうセンサ回路構成によって解決される。このようなセンサ回路構成は、測定されるべき変数に依存する静電容量を持つセンサ・コンデンサを備える。この観点で測定されるべき変数は、例えば、コンデンサの誘導体、コンデンサの電極間の距離、コンデンサの電極のうちの一方または両方の実行面積、または、コンデンサの静電容量にインパクトを与えうるその他のパラメータのような１または複数のパラメータにインパクトを与えうる。そのようなコンデンサが、変数を検知するために使用されることを考慮すると、コンデンサは、センサ・コンデンサとして示される。測定されるべき変数は、例えば、化学物質、湿度、圧力、フロー、距離等でありうる。例えば、湿度センサの場合、水を受けると、レイヤの誘電率が変化し、この変化の結果、センサ・コンデンサの静電容量が変化するように、測定されるべき変数に敏感な材料のレイヤが、センサ・コンデンサの電極間に配置される。別の例において、センサ・コンデンサの電極のうちの少なくとも１つは、移動可能な薄膜上に配置されうる。この薄膜は、薄膜に作用する圧力にしたがって下方に曲がりうる。したがって、電極間の距離が変動しうる。これは、センサ・コンデンサの静電容量を変化させうる。第３の例は、例えばタッチ・スクリーンにおいて、電極間に固体、液体、または気体が存在するかしないかによる誘電性の変化を称する。センサ・コンデンサは、単一のコンデンサを称しうる。あるいは、変数を測定するためのコンデンサ構成を称しうる。複数の個々のコンデンサの場合、および、特に、センサ・コンデンサに寄与する２つの個々のコンデンサの場合、個々のコンデンサは、対応する両方の静電容量が、変数の増加に応じて増加または減少するように、特性を示しうるか、または、互いに接続されうる。または、個々のコンデンサは、静電容量の一方が、変数の増加に応じて増加する一方、他方の静電容量が、変数の増加に応じて減少するように、特性を示しうるか、または、互いに接続されうる。
【０００６】
センサ・コンデンサの静電容量の決定、および対応するセンサ信号の提供のために、入力と、出力と、リターン・パスとしても知られており、入力と出力との間のフィードバック・ループとを備える差動増幅器を備えた回路が提供される。１つの実施形態では演算増幅器でありうる差動増幅器が、センサ・コンデンサの静電容量を決定することをサポートできるように配線される。１つの実施形態では、第１のコンデンサは、センサ・コンデンサによって提供された電荷の受け手として作用するためにフィードバック・ループにおいて提供される。非常に好適な実施形態では、第１のフェーズでは、センサ・コンデンサが電圧ソースによって充電され、第２のフェーズでは、センサ・コンデンサから第１のコンデンサへ電荷が移動する。この目的のために、回路は、好適には、第１のコンデンサを短絡させるために、好適にはフィードバック・ループに配置された、少なくとも１つのスイッチを備える切換装置を備えうる。切換装置は、第１のフェーズにおいて、および、好適には、第１のフェーズ全体の間、第１のコンデンサを短絡させるために、第１のスイッチを閉じるように適応され、第２のフェーズにおいて、および、好適には、第２のフェーズ全体の間、第１のコンデンサを開くように適応される。具体的には、第１のフェーズは、第２のフェーズと等しい持続時間を有しうる。第２のフェーズが後続する第１のフェーズを含むサイクルは、センサ・コンデンサから移動した電荷が、第２のコンデンサをも含むフィードバック・ループ内のコンデンサ構成に少なくとも部分的に蓄積されるように繰り返される。１つの実施形態では、センサ・コンデンサの充電と、センサ・コンデンサから、フィードバック・ループ内のこのコンデンサ構成への電荷の移動とからなるこのサイクルが、規定された回数繰り返されうる。同時に差動増幅器の出力における電圧でもありうる第２のコンデンサにおける電圧は、規定された回数の電荷の移動後のセンサ・コンデンサの静電容量のための尺度であり、センサ・コンデンサの静電容量に対応するセンサ信号を表しうる。別の実施形態では、第２のコンデンサにおいて、または、差動増幅器の出力において、規定された電圧しきい値に到達するまで、第２のコンデンサは、前述したような累積方式で充電されうる。このしきい電圧に達するためにサイクルの回数を繰り返すことで、センサ・コンデンサの静電容量のための尺度を生成し、センサ信号を表しうる。
【０００７】
切換装置は、第１のフェーズにおける、電圧ソースからのセンサ・コンデンサの効率的な充電のため、および、第２のフェーズにおける、第２のコンデンサから第１のコンデンサへの電荷の移動のために提供される。
【０００８】
差動増幅器がノイズのソースを構成しうることが認識された。特に、このノイズのソースに対して不利益なものは、ノイズが、生成元のデバイス自身、すなわち、差動増幅器によって増幅されるようになることである。差動増幅器から生じるノイズのインパクトを制限するために、差動増幅器のノイズのゲインが第２のフェーズにおいて低減されるように、第２のフェーズの間、フィードバック・ループにおいて、第１のコンデンサに平行な第２のコンデンサを追加することが現在提案されている。
【０００９】
センサ・コンデンサの静電容量を読み取るための前述した回路の出力として、センサ信号をフィルタするために、ロウ・パス・フィルタが提供され、これによって、その間にある、例えば、センサ信号のためのアナログ・デジタル変換器のような、他の回路からの高周波ノイズを低減する一方、増幅ノイズ・ゲインを制限するための本アプローチは、差動増幅器のようなこのようなノイズの具体的なソースにダイレクトに作用する。
【００１０】
センサ・コンデンサの静電容量を決定するための回路であるフロント・エンドに続くロウ・パス・フィルタは、差動増幅器によって生成されたノイズがすでに、検知情報を伝送する周波数領域において増幅されており、ロウ・パス・フィルタを通過する必要があるという理由で、このノイズに何ら影響を及ぼさないであろう。しかしながら、差動増幅器のフィードバック・ループにおける第２のノイズ・ゲイン制限コンデンサは、限定することなく、差動増幅器によって生成されたノイズのゲインを低減する一方、同時に、検知信号のゲインを制限しない。ノイズ・ゲイン制限コンデンサは、信号伝達関数におけるロウ・パス・フィルタとしてのみ動作するが、信号ゲインを制限しない。
【００１１】
したがって、差動増幅器によって生成され増幅されたノイズのゲインを制限するために、第２のコンデンサとして示されているノイズ・ゲイン制限コンデンサが、差動増幅器によって生成されたノイズのゲインを制限するために、第２のフェーズおいて、第１のコンデンサと平行に配置されているが、第１のフェーズにおいて、第１のコンデンサから切断され、これによって、第２のフェーズにおいて、一時的に形成されたこの平行回路がゲインを切断されるようになる。したがって、例えば、第２のフェーズの間すべて、または、第２のフェーズよりも短い持続時間からなる第２のフェーズ内のインタバルの間のように、第２のフェーズにおいてのみ第１のコンデンサに平行に電気的に接続されたノイズ・ゲイン制限コンデンサを有することが好適である。ノイズ・ゲイン制限コンデンサは、第２のスイッチによって第１のコンデンサに平行して接続されることが可能でありうる。
【００１２】
この手段によって、差動増幅器によって生成されたノイズのゲインが制限されうる。したがって、処理チェーンにおける早期のノイズ・ソースは、そのインパクトが制限されることを考慮すると、経時的に測定されるべき変数の経過を示すセンサ信号が、より正確に、かつ、より信頼性が高くなる。センサ信号を処理する電気的な経路において、差動増幅器に後続するロウ・パス・フィルタは、その後、好適には、センサ・コンデンサの静電容量を決定するための回路とロウ・パス・フィルタとの間に接続されたアナログ・デジタル変換器のようなその他のノイズ・ソースから発生するノイズ周波数をカット・オフするように、および、この増幅器からのノイズのみならず、ｋＴ／Ｃノイズとして知られているスイッチからのようなその他のノイズ・ソースからのノイズを低減するように、調節される。具体的には、アナログ・デジタル変換器は、統合されたロウ・パス・フィルタを有しうる。ロウ・パス・フィルタのカット・オフ周波数は、好適には１０ＫＨｚ未満である。ロウ・パス・フィルタのカット・オフ周波数は、好適には、差動増幅器のフィードバック・ループにおける第２のコンデンサによって実現されるロウ・パス・フィルタのカット・オフ周波数よりも小さい。
【００１３】
この問題はさらに、請求項１４の特徴にしたがってセンサ・コンデンサの静電容量を決定する方法によって解決される。したがって、第１のフェーズでは、センサ・コンデンサは、電圧ソースから充電され、第１のフェーズに続く第２のフェーズでは、差動増幅器のフィードバック・ループに配置された第１のコンデンサへ、センサ・コンデンサから電荷が移動する。第２のフェーズでは、差動増幅器によって生成されたノイズのゲインを制限するために、第１のコンデンサに対して平行に、第２のコンデンサが配置されている。センサ・コンデンサの静電容量に対応するセンサ信号は、差動増幅器を含む回路の出力から導出され、センサ信号は、好適には、アナログ・デジタル変換器に提供された後に、ロウ・パス・フィルタされる。
【００１４】
その他の有利な実施形態は、以下の詳細説明のみならず、従属請求項にリストされている。
【図面の簡単な説明】
【００１５】
本発明の実施形態の以下の詳細な説明から、本発明がより良く理解され、前述したセット以外の目的が明らかになるだろう。このような記載は、以下のような添付図面に対する参照がなされる。
【図１】図１は、センサ・コンデンサの等価回路を例示する。
【図２】図２は、センサ・コンデンサの静電容量を決定するための回路を例示する。
【図３】図３は、本発明の実施形態にしたがうセンサ回路構成において使用されるようなセンサ・コンデンサの静電容量を決定するための回路を例示する。
【図４】図４は、本発明の実施形態にしたがうセンサ回路構成を例示する。
【図５】図５は、本発明の実施形態にしたがうセンサ回路構成において使用されるようなセンサ・コンデンサの静電容量を決定するための回路を例示する。
【図６】図６は、本発明の実施形態にしたがうセンサ回路構成において使用されるようなセンサ・コンデンサの静電容量を決定するための回路を例示する。
【図７】図７は、本発明の実施形態にしたがうセンサ回路構成において使用されるようなセンサ・コンデンサの静電容量を決定するための回路を例示する。
【発明を実施するための形態】
【００１６】
これら図面において同様または同一の要素は、同じ引用符号によって引用される。
【００１７】
図１は、図１ａ）において、電圧ソース５に接続されたセンサ・コンデンサ１の回路を例示する。センサ・コンデンサ１は、測定されるべき変数から独立した静的オフセット部Ｃ０前後の可変部分＋／−ＣＳにおいて変化する、ＣＳＥＮＳＯＲ＝Ｃ０＋ＣＳとなる静電容量ＣＳＥＮＳＯＲを有する。以下において、ＣＳ，ＭＡＸは、ＣＳの最大値を示すものとする。これは、例えばＣ０の１０分の１のように、一般には、Ｃ０よりもはるかに小さい。センサ・コンデンサ１の静電容量ＣＳＥＮＳＯＲの可変部分ＣＳを測定するために、一般に、規定されたオフセットＣＯＦＦＳＥＴ〜ＣＯが、静電容量ＣＳＥＮＳＯＲから引かれる。ここで、ＣＳＥＮＳＯＲおよびＣＯＦＦＳＥＴは、その間に１８０°のフェーズ・シフトを有する２つの矩形波電圧ソース５，５１によって模擬される。さらに、一般に、グラウンドに対する寄生静電容量ＣＰＡＲＡＳが存在する。これは、センサ自身、配線、および回路からの静電容量の合計を表す。
【００１８】
図１ｂ）は、図１ａ）の回路に対する簡略等価回路を例示する。ここでは、静電容量ＣＳＥＮＳＯＲの可変部分ＣＳは、電圧ソース５単独で模擬され、オフセット静電容量および寄生静電容量は、グラウンドに対する静電容量ＣＰ＞＝２＊ＣＯ＋ＣＰＡＲＡＳによって要約される。
【００１９】
図２では、センサ・コンデンサ１の静電容量を決定するための回路８が紹介される。この特定の回路では、センサ・コンデンサ１は実際に、Ｃ１がＣＳを示し、Ｃ２がＣＰを示すように、センサ静電容量ＣＳＥＮＳＯＲの可変部分ＣＳのみを示しているが、それが、検出されるべき興味のある可変部分であることを考慮すると、やはりセンサ・コンデンサ１と称される。対象回路８は、（センサ・コンデンサの静電容量は、可変部分のみ、または、可変部分とオフセット部分とを加えたものを含む合計静電容量しか構成しないにも関わらず、）センサ・コンデンサの静電容量を表す出力において、センサ信号Ｖ３を提供する。この目的のために、センサ・コンデンサ１は、差動増幅器２の入力に接続される。この入力では、信号Ｖ２が生じる。本実施形態では、差動増幅器２は、フィードバック・ループを備えた逆演算増幅器である。第１のコンデンサ３は、フィードバック・ループ内に配置される。この第１のコンデンサ３は、第１のコンデンサ３に平行に配置された第１のスイッチ４によって切り換えられうる。電圧ソース５は、方形波電圧信号：  
【数１】
2014219408.tif 000003
【００２０】
を提供する。
【００２１】
この回路８は、１つの実施形態において、以下のように動作する。第１のフェーズΦ１では、第１のコンデンサ３が短絡されるように第１のスイッチ４が閉じられる。第１のフェーズΦ１の間、電圧ソース５は、方形波電圧信号Ｖ（ｔ）で電圧Ｖ１を提供する。その結果、センサ・コンデンサ１は、第１のフェーズΦ１の間に、電圧ソース５から充電される。
【００２２】
第２のフェーズΦ２の間、電圧ソース５は、方形波電圧信号Ｖ（ｔ）でゼロ電圧を提供する一方、同時に、本実施形態では、第２のフェーズΦ２全体にわたって、第１のスイッチ４が開いている。したがって、第２のフェーズΦ２では、センサ・コンデンサ１の電荷が、第１のコンデンサ３に移動する。
【００２３】
第１のフェーズΦ１は、後続する第２のフェーズΦ２とともに、サイクルを構築しうる。切換装置、およびその制御ユニットでは、電圧ソースが電圧Ｖ＝Ｖ１を提供する時間ｋ＋０．５≦ｔ＜ｋ＋１と、第１のスイッチ４の閉状態が一致し、電圧ソース５が電圧Ｖ＝０を提供する時間ｋ≦ｔ＜ｋ＋０．５と、第１のスイッチ４の開状態が一致するように、第１のスイッチ４を制御する。電圧ソース５は好適には、同じ持続時間からなる電圧Ｖ＝Ｖ１およびＶ＝０を備えた方形波電圧信号を提供することを考慮すると、第１のフェーズΦ１と第２のフェーズΦ２とも同じ持続時間からなる。先ずセンサ・コンデンサ１に充電され、次に第１のコンデンサ３に移動した電荷が、第１のコンデンサ３において電圧Ｖ３へ変換される。センサ・コンデンサ１の静電容量は、測定されるべき変数に依存しうることを考慮すると、第１のコンデンサ３に移動する電荷は、センサ・コンデンサ１の静電容量に依存する。各サイクルでは、第１のコンデンサ３が、センサ・コンデンサ１の静電容量を示す電圧値Ｖ３に充電される。各サイクル後、センサ信号としても示される出力信号Ｖ３がサンプルされ、さらに処理されうる。
【００２４】
方形波電圧信号を供給する電圧ソース５に対する代替として、ＤＣソースが、さらなるスイッチおよび切換スイッチによってセンサ・コンデンサ１に接続され、センサ・コンデンサ１をグラウンドへ接続する（図示せず）。さらなるスイッチと切換スイッチとを交互に切り換えることによって、方形波電圧信号もまた生成されうる。この実施形態では、第１のフェーズΦ１において、さらなるスイッチをＤＣソースに対して閉じることは、第１のコンデンサ３を短絡させるために第１のスイッチ４を閉じることと同時に生じる一方、さらなるスイッチをＤＣソースに対して開くことと、グラウンドに対して切換スイッチを閉じることとは、第１のコンデンサ３と平行に配置された第１のスイッチ４を開くことと同時に生じる。
【００２５】
センサ・コンデンサ１の静電容量を決定するための回路８では、差動増幅器２が、ノイズを生成しうる。差動増幅器２は、複数の電子構成要素、配線等を含みうる。これらは、差動増幅器のゲインで、差動増幅器によって増幅されるノイズを生成しうる。
【００２６】
図３は、本発明の実施形態にしたがってセンサ・コンデンサ１の静電容量を決定するための回路８を例示する。この回路８は、図２の回路と同一の複数の構成要素を含んでいる。図２の機能および実施形態は、適用可能である場合、図３にも関連して開示されていると考慮されるものとする。しかしながら、フィードバック・ループにおいて、ノイズ・ゲイン制限コンデンサ６、すなわち第２のコンデンサ６がさらに提供される。これは、本例では、第２のスイッチ７によって第２のコンデンサ３に平行に接続可能である。この第２のコンデンサ６は、差動増幅器２によって生成されたノイズのゲインを制限する。
【００２７】
ノイズ・ゲインは、Ｖ２からＶ３への伝達関数であるクローズド・フィードバック・ループのフィードバック・ファクタβの逆数である。  
【数２】
2014219408.tif 000004
【００２８】
第１のフェーズΦ１、すなわち、第１のスイッチ４を閉じた場合、におけるノイズ伝達関数ＮＴＦは、差動増幅器２の出力Ｖ３が、その入力Ｖ２に切り換えられることを考慮すると、常にＮＴＦ＝１である。しかしながら、第２のフェーズΦ２、すなわち、スイッチ４が開いた状態におけるノイズ伝達関数ＮＴＦは、  
【数３】
2014219408.tif 000005
【００２９】
である。
【００３０】
静電容量Ｃ４をディメンショニング（dimensioning）することによって、ノイズ・ゲインβが影響を受ける場合がある。好適には、第２のコンデンサ６の静電容量Ｃ４が、第１のコンデンサ３の静電容量Ｃ３を超え、好適には、第１のコンデンサ３の静電容量Ｃ３の２倍を超え、好適には、第１のコンデンサ３の静電容量Ｃ３の５倍を超える。
【００３１】
第２のスイッチ７は、第１のフェーズΦ１において開いたままである。すなわち、第２のコンデンサ６は、第１のコンデンサ３に平行に接続されていない。したがって、第２のコンデンサ６はフェーズΦ１の間、放電されないが、前の第２のフェーズΦ２の終了において達した充電レベルを維持する。
【００３２】
第２のスイッチ７は、第２のフェーズΦ２の間、すなわち、第１のスイッチ４が開いているフェーズの間、閉じられる。これは、第１のコンデンサ３と第２のコンデンサ６とが平行に配置される一方、第１のスイッチ４を閉じることによって以前に生じた第１のコンデンサ３の短絡が解放されることを意味する。第１のスイッチ４は、第２のフェーズΦ２の間、開いている。センサ・コンデンサ１における電荷は、第１のコンデンサ３と第２のコンデンサ６とからなる平行回路を含むコンデンサ配置へ移動するようになる。短絡によって、前の第１のフェーズΦ１の間に、第１のコンデンサ４が放電されることを考慮すると、センサ・コンデンサ１から移動した電荷は、大部分が第１のコンデンサ１へ移動するようになる。これに反して、第１のコンデンサ３および第２のコンデンサ６にわたる電圧が共通であるとの観点から、電荷が、静電容量Ｃ３，Ｃ４にしたがって分布できるように、第２のコンデンサ６は、前のサイクルからの予備充電状態にある。要約すると、複数のサイクルにわたって、電荷が、第２のコンデンサ６に蓄積し、センサ信号を提供する一方、差動増幅器から生じるノイズのゲインが、非常に同じ第２のコンデンサ６のディメンショニングの観点から低減される。
【００３３】
一方、差動増幅器２の出力Ｖ３におけるセンサ信号のゲインは影響されず、その結果、良好な信号対ノイズ比ＳＮＲが達成されうる。センサ信号のゲインは、クローズド・フィードバック・ループを含む回路の伝達関数の逆数である。ここで、信号伝達関数ＳＴＦは、  
【数４】
2014219408.tif 000006
【００３４】
である。  
第２のコンデンサ／Ｃ４のいかなるディメンショニングも、センサ信号、すなわちＶ３に関するロウ・パス・フィルタリング機能に作用するが、センサ信号Ｖ３のゲインは、Ｃ４によって影響を受けないままである。
【００３５】
図４は、本発明の実施形態にしたがうセンサ回路構成を例示する。センサ・コンデンサ１は、図３のうちの１つのようなセンサ・コンデンサ１の静電容量を決定するための回路８に接続されている一方、回路８の出力におけるアナログ・センサ信号Ｖ３が、アナログ・デジタル変換器９に提供される。アナログ・デジタル変換器９は、本例では、デジタル・ロウ・パス・フィルタ（ＬＰＦ）１０へデジタル・センサ信号Ｄ３を提供する。アナログ・デジタル変換器９は、例えば、測定されたセンサ信号Ｖ３をデジタル化するために使用されるシグマ・デルタ変換器のようなオーバサンプリング・コンバータでありうる。アナログ・フロント・エンド回路８からのノイズのみならず量子化ノイズを低減するために、オーバサンプリング変換器９には、デジタル・ロウ・パスおよびデシメーション・フィルタ１０によって後続することが好適である。
【００３６】
図４のノイズ・ゲイン制限コンデンサ６はまた、以下においてノイズ・ゲイン・リミッタとしても示されている回路８におけるロウ・パス・フィルタリング機能にも貢献していることを考慮すると、後続するロウ・パス・フィルタ１０と比較して、このようなノイズ・ゲイン・リミッタの特性を決定することにさらに興味がありうる。好適な実施形態におけるノイズ・ゲイン・リミッタのカット・オフ周波数は、ロウ・パス・フィルタ１０のカット・オフ周波数の少なくとも５倍高く、特に、ロウ・パス・フィルタ１０のカット・オフ周波数の１０倍高く、ディメンションされる。絶対数では、ノイズ・ゲイン・リミッタのカット・オフ周波数は、５０ＫＨｚよりも高く、ロウ・パス・フィルタ１０のカット・オフ周波数は、１０ＫＨｚよりも低い。一般に、カット・オフ周波数は、出力と入力との電圧比が〜０．７である周波数として定義されうる。電圧ソース５によって提供される方形波電圧信号の周波数は、例えば、１００ＫＨｚと１ＭＨｚとの間の範囲にありうる。
【００３７】
図５は、本発明のさらなる実施形態にしたがうセンサ回路構成を例示する。このセンサ回路構成は、差動増幅器２がグラウンドに接続されていない代わりに、ネガティブにスイッチされたコンデンサ分岐に関連しているフル差動センサ回路構成として具体化されることにより、図３のセンサ回路構成とは異なる。したがって、センサ・コンデンサ１は、代わりに、２つの追加のスイッチ１１，１２によって差動増幅器２の差分入力に交互に接続される。差動増幅器２のポジティブな入力Ｖ３Ｎでは、ネガティブな入力Ｖ３Ｐの配線がミラーされ、好適には、同じディメンションを持つ要素を提供する。したがって、差動増幅器２のポジティブな入力と第２の出力ＶＯＵＴＮとの間の第２のフィードバック・ループに、別の第１のコンデンサ３’が配置される。別の第１のコンデンサ３’は、別の第１のスイッチ４’によって切り換えられうる。ノイズ・ゲイン制限コンデンサは、別の第２のコンデンサ６’と称され、別の第２のスイッチ７’によって別の第１のコンデンサ３’に平行に接続可能である。差動増幅器２の出力は、ＶＯＵＴＰ−ＶＯＵＴＮである。したがって、この実施形態では、フル差分信号処理が提案される。
【００３８】
しかしながら、第１のコンデンサ３，３’への電荷の移動が、時間インタリーブ方式で実行される。これは、第１のフィードバック・ループである先頭の回路分岐のため、第１のフェーズΦ１および第２のフェーズΦ２を含むサイクル全体の間、スイッチ１１が閉じられることを意味する。この第１のフェーズΦ１では、第１のスイッチ４が閉じられ、第２のスイッチ７が開いており、第１のコンデンサ３が充電される一方、第２のフェーズΦ２では、第１のスイッチ４が開いており、第２のスイッチ７が閉じられ、電荷が、センサ・コンデンサ１から第１のコンデンサ３および第２のコンデンサ６へ移動し、第１のフェーズΦ１および第２のフェーズΦ２の間、スイッチ１１は、閉じられたままである一方、スイッチ１２は開いている。
【００３９】
例えば、第１のフェーズΦ１と第２のフェーズΦ２とを含むサイクルを、規定された回数、実行した後、好適には一度、センサ・コンデンサ１から第１のコンデンサ４および第２のコンデンサ７へ電荷の一部が移動し、これによって、出力電圧ＶＯＵＴＰを設定できるようになり、スイッチ１１は、開状態に制御され、スイッチ１２は、第３のフェーズΦ３および第４のフェーズΦ４の場合、閉じる。第３のフェーズΦ３および第４のフェーズΦ４は、先頭の分岐、今は最後の分岐、すなわち第２のフィードバック・ループについて、第１のフェーズΦ１および第２のフェーズΦ２と等価である。同じ方式で、第３のフェーズΦ３では、センサ・コンデンサ１が充電される一方、別の第１のスイッチ４’が閉じられ、別の第２のスイッチ７’が開かれる。そして、第４のフェーズΦ４では、電荷がセンサ・コンデンサ１から別の第１のコンデンサ３’および別の第２のコンデンサ６’へ移動し、別の第１のスイッチ４’が開かれる一方、別の第２のスイッチ７’が閉じられる。第３のフェーズΦ３および第４のフェーズΦ４の間、スイッチ１２は、閉じられたままである一方、スイッチ１１は、開いている。例えば、第３のフェーズΦ３と第４のフェーズΦ４とを含むサイクルを、例えば、規定された回数、実行した後、好適には一度、センサ・コンデンサ１から別の第１のコンデンサ４’および別の第２のコンデンサ６’へ電荷の一部が移動し、これによって、出力電圧ＶＯＵＴＰを設定できるようになり、スイッチ１１は、再び閉状態に制御され、スイッチ１２は、第１のフェーズΦ１および第２のフェーズΦ２について再び開く。
【００４０】
そのようなプロセスの終わりに、センサ・コンデンサの静電容量に対応するアナログ信号値が、ＶＯＵＴＰ−ＶＯＵＴＮによって、回路８から出力されうる。したがって、センサ・コンデンサ１の時間インタリーブ用途を備えたフル差分フロント・エンド回路８が提案される。前述したセンサ回路構成によって、図３のセンサ信号ＶＯＵＴＰ−ＶＯＵＴＮと比較して２倍に増幅されたセンサ信号ＶＯＵＴＰ−ＶＯＵＴＮとなる。しかしながら、信号とノイズとが相関していないことを考慮すると、ノイズ・ゲインは、最後の分岐のみの観点から、√２倍増加しうる。
【００４１】
これら図面では、それぞれのスイッチが閉じているフェーズに、さまざまなスイッチがラベル付けされる。例えば、第１のスイッチ４は、図５においてΦ１とラベル付けされる。これは、第１のスイッチ４が第１のフェーズΦ１の間閉じられ、それ以外、すなわち、第２のフェーズΦ２の間開き続けていることを意味する。第２のフェーズはまた、第１のフェーズの相補（complementary）、すなわち、  
【数５】
2014219408.tif 000007
【００４２】
と示されうる。
【００４３】
図５の回路は、交互する特性の出力信号を提供しうる一方、図５の回路に対する修正によって、交互しない特性をも考慮しうる。このように修正された回路が、図６のブロック図において示される。図５の回路に関する修正は、第１のフィードバック・ループのみに関して記載されているが、第２のフィードバック・ループにおいても同様に実施される。図５とは対照的に、第１のフェーズΦ１の間開いているスイッチ７１，７２によって、第１のコンデンサ３は、第１のフェーズΦ１の間、差動増幅器２の入力および出力ＶＯＵＴＰからデカップルされていることを考慮すると、第１のフェーズΦ１の間、第１のコンデンサ３は、もはや、出力ＶＯＵＴＰに対する影響を伴って放電されない。この第１のフェーズΦ１では、第１のコンデンサ３が、スイッチ４１，４２を経由して放電され、センサ・コンデンサ１の充電は、センサ・コンデンサ１をスイッチ１１，４１を経由してグラウンドへ接続することによって有効化される。この第１のフェーズΦ１の間、第２のコンデンサ６は、スイッチ７１，７２を経由してグラウンドから切断される。これらスイッチ７１，７２は、第２のコンデンサ６が電荷を保持できるように開かれている。表記にしたがい、スイッチ１１が閉じたままである第２のフェーズΦ２では、スイッチ４１，４２が開いており、スイッチ７１，７２が閉じており、これによって、第２のフェーズΦ２では、第１のフィードバック・ループにおける回路が、図５の第１のフィードバック・ループにおける回路と同一となる。さらに、図６の回路は、方形電圧信号を提供する電圧ソース５に対する代替を示す。代わりに、ＤＣソースＶ１は、スイッチ１３を経由してセンサ・コンデンサ１へ、スイッチ１４を経由してグラウンドへ接続されている。第１のフェーズΦ１の間、閉じたスイッチ１３（スイッチ１４は開いている）を経由してセンサ・コンデンサ１がＶ１に接続され、センサ・コンデンサ１を充電する。第２のフェーズΦ２の間、センサ・コンデンサ１は、閉じたスイッチ１４（スイッチ１３は開いている）を経由してグラウンドへ接続されている。
【００４４】
図６の回路では、差動増幅器２の入力間のオフセットの場合、センサ信号ＶＯＵＴＰ−ＶＯＵＴＮは、このようなオフセットによってインパクトを受ける場合がありうる。図７のブロック図に図示される回路は、差動増幅器２の入力Ｖ４ＰとＶ４Ｎとの間のこのようなオフセットを補償するためのメカニズムを提供する。第１のフィードバック・ループでは、第３のキャパシタ１５が、差動増幅器の入力Ｖ４Ｐとスイッチ１１との間に配置される。図７では、第２のコンデンサ６と第３のコンデンサ１５との間に導入されているスイッチ１６を含む、調節されたスイッチング構成によって、第１のフェーズΦ１の間、オフセットによって導入された電荷が、第３のコンデンサ１５に移動する。ここでは、ＶＯＵＴＰが、入力Ｖ４Ｐへフィードバックされ、入力Ｖ４Ｐが第３のコンデンサ１５を経由してグラウンドへ接続され、これによって、入力Ｖ４Ｐにおける何れのオフセットも、第３のコンデンサ１５を充電できるようになる。第２のフェーズΦ２の間、第３のコンデンサ１５は、開いたスイッチ１６によって絶縁される。
【図１】
2014219408.tif 000008
【図２】
2014219408.tif 000009
【図３】
2014219408.tif 000010
【図４】
2014219408.tif 000011
【図５】
2014219408.tif 000012
【図６】
2014219408.tif 000013
【図７】
2014219408.tif 000014
【外国語明細書】
2014219408000001.pdf