(57)【要約】【課題】ＤＣ／ＤＣコンバータにおいて直流電源の最大出力点追従制御を小さな回路規模および低消費電力で実現する。【解決手段】ＤＣ／ＤＣコンバータは、スイッチング素子と、スイッチング素子のオン時間に直流電源の出力電流を受けるインダクタとを含んで構成され、直流電源の出力電圧を変換する変換回路と、直流電源の出力電圧およびインダクタ電流に応じてスイッチング素子のオン／オフ比を制御する制御回路とを備える。制御回路は、コンデンサ６０と、直流電源の出力電圧に対応するコンデンサ６０の充電電流Ｉ２を生成する電圧電流変換部４２Ａと、インダクタ電流をコンデンサ６０の充電時間に変換する電圧時間変換部４２Ｂと、コンデンサ６０の充電電圧Ｖ２に応じたＭＰＰＴ制御により、スイッチング素子のオン・オフを制御する制御信号ＣＬＫを生成するパルス発生器８４とを含む。【選択図】図２
2014079047.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の出力電圧を電圧変換するＤＣ／ＤＣコンバータであって、
スイッチング素子と、前記スイッチング素子のオン時間に前記直流電源の出力電流を受けるインダクタとを含んで構成され、前記スイッチング素子のオン／オフ比に応じた電圧変換比で前記直流電源の出力電圧を変換する変換回路と、
前記インダクタを流れるインダクタ電流を検出する電流検出部と、
前記直流電源の出力電圧および前記インダクタ電流に応じて、前記スイッチング素子のオン／オフ比を制御する制御回路とを備え、
前記制御回路は、
第１のコンデンサと、
前記直流電源の出力電圧および前記インダクタ電流の一方に対応した電流値を有する前記第１のコンデンサの充電電流を生成する充電電流生成部と、
前記直流電源の出力電圧および前記インダクタ電流の他方に対応した大きさを有する前記第１のコンデンサの充電時間を生成する充電時間生成部と、
前記第１のコンデンサの充電電圧に応じて、前記スイッチング素子のオン・オフを制御する制御信号を生成する制御信号生成部とを含む、ＤＣ／ＤＣコンバータ。
【請求項２】
前記充電電流生成部は、前記直流電源の出力電圧に対応した電流値を有する前記第１のコンデンサの充電電流を生成する電圧電流変換部を含み、
前記充電時間生成部は、
前記インダクタ電流に対応する大きさの電圧を生成する電流電圧変換部と、
前記電流電圧変換部により生成された前記電圧を前記第１のコンデンサの充電時間に変換する電圧時間変換部とを含み、
前記制御信号生成部は、前記第１のコンデンサの充電電圧に基づいて最大電力点追従制御を行なうことにより、前記制御信号を生成する、請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記インダクタ電流は前記スイッチング素子がオン状態からオフ状態に切替わるときに最大値となる一方で、前記直流電源の出力電圧は前記スイッチング素子がオン状態からオフ状態に切替わるときに最小値となり、
前記電流電圧変換部は、前記インダクタ電流の最大値に対応する第１のモニタ電圧を生成し、
前記電圧電流変換部は、前記直流電源の出力電圧の最小値に対応する第２のモニタ電圧を生成するとともに、前記第２のモニタ電圧に基づいて前記第１のコンデンサの充電電流を生成し、
前記電圧時間変換部は、前記電圧電流変換部および前記第１のコンデンサの間に接続され、前記スイッチング素子がオン状態からオフ状態に切替わるときにオンされるスイッチを含み、前記第１のモニタ電圧に応じて前記スイッチのオン時間を設定し、
前記第１のコンデンサは、前記スイッチング素子がオン状態からオフ状態に切替わるときに初期化され、この初期化以降、前記スイッチのオン時間、前記充電電流によって充電される、請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記電流電圧変換部は、前記インダクタ電流の最大値に比例した大きさの電圧を前記第１のモニタ電圧として生成し、
前記電圧電流変換部は、前記直流電源の出力電圧の最小値に比例した大きさの電圧を前記第２のモニタ電圧として生成するとともに、前記第２のモニタ電圧に比例した大きさの電流を前記第１のコンデンサの充電電流として生成する、請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記電圧時間変換部は、
定電流源と、
前記定電流源から定電流の供給を受けて充電される第２のコンデンサと、
前記第２のコンデンサの充電電圧と前記第２のモニタ電圧とを比較し、前記第２のモニタ電圧が前記第２のコンデンサの充電電圧より低いときに前記スイッチをオンする信号を出力する比較器とをさらに含み、
前記第２のコンデンサは、前記スイッチング素子がオン状態からオフ状態に切替わるときに初期化され、この初期化以降、前記定電流によって充電される、請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記制御回路は、前記直流電源の出力電力のモニタを指示するための指令に応答して、前記スイッチング素子のオン／オフ比を制御するように構成され、
前回の前記指令に応答して生成された前記第１のコンデンサの充電電圧を保持するための第３のコンデンサと、
前記第１のコンデンサの充電電圧と、前記第３のコンデンサの充電電圧とを比較する比較器とをさらに含み、
前記制御信号生成部は、前記比較器の出力信号に応じて前記スイッチング素子のオン時間を調整する、請求項１から５のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記電流電圧変換部は、前記インダクタ電流が過電流となるときに前記スイッチング素子のスイッチングを停止させる過電流保護回路である、請求項２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＣ／ＤＣコンバータに関し、例えば、太陽電池などの直流電源の最大出力点追従制御を実行するＤＣ／ＤＣコンバータに好適に用いられるものである。
【背景技術】
【０００２】
太陽電池は、照度および温度などの環境の変動に対して、取り出し得る出力電力が変動する。従来より、太陽電池の出力電力を電圧変換するＤＣ／ＤＣコンバータにおいては、入力直流電圧が太陽電池の最大出力電力に対応した最適動作電圧になるように制御する、最大電力点追従制御（ＭＰＰＴ：Maximum  Power  Point  Tracking）が行なわれている（たとえば特許文献１〜３参照）。
【０００３】
たとえば特開平１０−２３６８６号公報（特許文献１）には、太陽電池からの直流電圧を所定の直流電圧に変換するチョッパ回路と、太陽電池の出力電圧と出力電流とから太陽電池の最大出力電力点を検出し、この電力検出信号に基づいて太陽電池の出力電流に追従するようにチョッパ回路が最大の出力電力で動作するためのパルス幅変調制御を行なうパルス幅変調制御器とを備えた電源装置が開示される。この特許文献１では、ＭＰＰＴ制御を実現するために、パルス幅変調制御器は、太陽電池の出力電圧と出力電流値とに対応した電力検出信号を発生する電力検出手段と、電力検出信号に基づいて最大出力電力点を判断する最大出力電力点判断手段とを含む。なお、電力検出手段は、太陽電池の出力電圧を検出して電圧検出信号を発生する電圧検出手段と、太陽電池の出力電流を検出して電流検出信号を発生する電流検出手段と、電圧検出信号と電流検出信号とを乗算して電力検出信号を発生する乗算器とから構成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２３６８６号公報
【特許文献２】特開２００７−２２１９５８号公報
【特許文献３】特開２００６−２７１０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の特許文献１に記載された技術において、パルス幅変調制御器をデジタル回路で実現しようとすると、電圧検出信号および電流検出信号をそれぞれデジタル値に変換するためのＡ／Ｄ（アナログ／デジタル）コンバータ、およびこれら２つのデジタル値を乗算するデジタル乗算器が少なくとも必要となる。これらの演算回路は、多くの素子数および配線数により構成されるため、パルス幅変調制御器の回路規模および消費電力が増大するという問題が生じる。
【０００６】
また、ＭＰＰＴ制御は、通常、定期的に発生する割込み要求に応答して、マイクロコンピュータで実行される基本処理に割込んで実行される。この割込処理においてデジタル回路の処理負荷が増大すると、マイクロコンピュータ全体の処理効率が低下してしまうという問題がある。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によるＤＣ／ＤＣコンバータは、スイッチング素子と、スイッチング素子のオン時間に直流電源の出力電流を受けるインダクタとを含んで構成され、スイッチング素子のオン／オフ比に応じた電圧変換比で直流電源の出力電圧を変換する変換回路と、直流電源の出力電圧およびインダクタ電流に応じて、スイッチング素子のオン／オフ比を制御する制御回路とを備える。制御回路は、コンデンサと、直流電源の出力電圧およびインダクタ電流の一方に対応した電流値を有するコンデンサの充電電流を生成する充電電流生成部と、直流電源の出力電圧およびインダクタ電流の他方に対応した大きさを有するコンデンサの充電時間を生成する充電時間生成部とを含む。制御回路は、コンデンサの充電電圧に応じてＭＰＰＴ制御を行なうことにより、スイッチング素子のオン・オフを制御する制御信号を生成する。
【発明の効果】
【０００８】
上記の一実施の形態によれば、ＤＣ／ＤＣコンバータにおいて、直流電源の最大出力点追従制御を、小さな回路規模、低消費電力および少ない処理負荷で実現できる。
【図面の簡単な説明】
【０００９】
【図１】一実施の形態によるＤＣ／ＤＣコンバータの構成を示す回路図である。
【図２】図１におけるＭＰＰＴ回路の構成を示す回路図である。
【図３】図２におけるクロック生成回路の構成を示す回路図である。
【図４】図３のクロック生成回路の動作を説明するためのタイミング図である。
【図５】一実施の形態によるＤＣ／ＤＣコンバータの動作を説明するためのタイミング図である。
【図６】図１における過電流保護回路の変形例の構成を示す回路図である。
【図７】図１および図６の過電流保護回路における電流と出力電圧との関係の一例を示す図である。
【図８】従来のＤＣ／ＤＣコンバータの構成を示す回路図である。
【図９】クロック信号ＣＬＫの波形図である。
【図１０】図８におけるＭＰＰＴ回路の概略的な構成を示すブロック図である。
【図１１】図１０におけるＳ／Ｈ回路の構成の一例を示す回路図である。
【図１２】図１１のＳ／Ｈ回路の動作を説明するためのタイミング図である。
【図１３】太陽電池の出力電流と出力電圧との関係の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、一実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１１】
［従来のＤＣ／ＤＣコンバータの概略構成］
最初に、従来のＤＣ／ＤＣコンバータの概略構成および問題点について、図面を用いて説明する。図８は、従来のＤＣ／ＤＣコンバータの構成を示す回路図である。
【００１２】
図８を参照して、従来のＤＣ／ＤＣコンバータ１０００は、入力ノード１５に直流電源である太陽電池９の出力電圧（たとえば１〜２Ｖ）を受ける。ＤＣ／ＤＣコンバータ１０００は、太陽電池９の出力電圧（以下、「入力直流電圧Ｖｉｎ」とも称する。）を昇圧して、出力ノード１６に昇圧電圧Ｖｏｕｔ（たとえば３Ｖ）を出力する昇圧コンバータである。
【００１３】
具体的には、ＤＣ／ＤＣコンバータ１０００は、昇圧チョッパにより構成される変換回路１００と、制御回路２００と、分圧回路３０とを備える。入力ノード１５には直流電源である太陽電池が接続される。出力ノード１６は、負荷（負荷電流Ｉｌｏａｄ）に接続される。制御回路２０を駆動するための電源電圧は、出力ノード１６（以下、「電源ノードＶＤＤ」とも称する。）から供給される。
【００１４】
（変換回路１００の構成および動作）
変換回路１００は、インダクタ１１と、ダイオード１２と、コンデンサ１３と、スイッチング素子としてのＮＭＯＳ（Negative-channel  Metal  Oxide  Transistor）トランジスタＮＤＲと、抵抗素子Ｒ３とを含む。インダクタ１１およびダイオード１２は、入力ノード１５と出力ノード１６との間にこの順で直列に接続される。ＮＭＯＳトランジスタＮＤＲおよび抵抗素子Ｒ３は、インダクタ１１およびダイオード１２の接続ノード１４と接地ノードＧＮＤとの間にこの順で直列に接続される。コンデンサ１３は、出力ノード１６と接地ノードＧＮＤとの間に接続される。
【００１５】
出力電圧Ｖｏｕｔを入力直流電圧Ｖｉｎより高くするには、インダクタ１１の電流を出力ノード１６に供給する一方で、出力ノード１６からインダクタ１１への逆流を防止する必要がある。その整流方式には、ダイオード整流と同期整流との２方式がある。図８にはダイオード整流方式の構成例が示されている。ダイオード１２は、接続ノード１４から出力ノード１６の方向が順方向となるように接続され、これによって電流の逆流が防止される。
【００１６】
変換回路１００における昇圧動作は以下のように行なわれる。ＮＭＯＳトランジスタＮＤＲをオン（導通）すると、インダクタ１１に電流ＩＬが蓄積される。次に、ＮＭＯＳトランジスタＮＤＲをオフ（非導通）すると、ダイオード１２を介してインダクタ１１に蓄積された電流が出力ノード１６に供給される。ＮＭＯＳトランジスタＮＤＲのオン・オフを繰り返すことによって、入力直流電圧Ｖｉｎを昇圧した電圧が負荷に供給される。
【００１７】
（制御回路２００の構成および動作）
制御回路２００は、ＮＭＯＳトランジスタＮＤＲのオン時間Ｔｏｎおよびオフ時間Ｔｏｆｆを制御する。具体的には、制御回路２００は、入力直流電圧Ｖｉｎが太陽電池９の最大出力電力に対応した最適動作電圧になるように制御する最大出力点追従制御（ＭＰＰＴ制御）を行なうことによって、ＮＭＯＳトランジスタＮＤＲのオン時間とオフ時間の比（以下、「Ｔｏｎ／Ｔｏｆｆ比」と称する。）を設定する。また、制御回路２００は、ＭＰＰＴ制御の実行中において出力電圧Ｖｏｕｔがその期待値Ｖｏｕｔ０を超えた場合には、ＮＭＯＳトランジスタＮＤＲのスイッチングを停止させる。
【００１８】
制御回路２００は、増幅器ＡＭＰと、ＭＰＰＴ回路２０４と、比較器ＣＭＰ３と、ＡＮＤゲート２０２とを含む。
【００１９】
増幅器ＡＭＰの入力端子は、ＮＭＯＳトランジスタＮＤＲおよび抵抗素子Ｒ３の接続ノード１７に接続される。ＮＭＯＳトランジスタＮＤＲをオンすると、インダクタ電流ＩＬが抵抗素子Ｒ３を流れる。このとき接続ノード１７にかかる電圧は、インダクタ電流ＩＬおよび抵抗素子Ｒ３の抵抗値Ｒ３を用いて、ＩＬ×Ｒ３で与えられる。すなわち、インダクタ電流ＩＬは、抵抗素子Ｒ３によって電圧に変換される。増幅器ＡＭＰは、この接続ノード１７の電圧を増幅して電圧ＶＬを生成し、ＭＰＰＴ回路２０４に与える。すなわち、電圧ＶＬは、インダクタ電流ＩＬに比例した電圧値を有する。
【００２０】
ＭＰＰＴ回路２０４は、増幅器ＡＭＰの出力電圧ＶＬと、入力直流電圧Ｖｉｎとを受ける。ＭＰＰＴ回路２０４は、これら２つの電圧ＶＬ，Ｖｉｎに基づいて、ＮＭＯＳトランジスタＮＤＲのオン・オフを制御する制御信号であるクロック信号ＣＬＫを生成する。クロック信号ＣＬＫは、図９に示すように、ＮＭＯＳトランジスタＮＤＲのオン時間とオフ時間との比（Ｔｏｎ／Ｔｏｆｆ比）に従ってＨ（論理ハイ）レベルとＬ（論理ロー）レベルとが切替わる信号である。
【００２１】
図１０は、図８におけるＭＰＰＴ回路２０４の概略的な構成を示すブロック図である。
図１０を参照して、ＭＰＰＴ回路２０４は、Ｓ／Ｈ（Sample／Hold：サンプル／ホールド）回路２０６，２０８と、ＡＤＣ（Analog  to  Digital  Converter：ＡＤ変換器）２１０，２１２と、ＭＰＹ（Digital  Multiplier：デジタル乗算器）２１４と、ＭＥＭ（Memory：メモリ）２１６と、ＡＤＤ（Adder：加算器）２１８と、パルス発生器２２０とを含む。なお、ＡＤＣ２１０，２１２、ＭＰＹ２１４、ＭＥＭ２１６よびＡＤＤ２１８は、デジタル回路として一体化されてＤＣ／ＤＣコンバータ１０００が搭載されるマイクロコンピュータチップに内蔵される。
【００２２】
Ｓ／Ｈ回路２０６は、増幅器ＡＭＰから与えられる電圧ＶＬを、クロック信号ＣＬＫに応答して保持および出力する。Ｓ／Ｈ回路２０８は、入力直流電圧Ｖｉｎを、クロック信号ＣＬＫに応答して保持および出力する。Ｓ／Ｈ回路２０６，２０８の動作は、制御信号ＰＣＨＫがＨレベルのときに実行される。
【００２３】
図１１は、図１０におけるＳ／Ｈ回路２０６，２０８の構成の一例を示す回路図である。なお、Ｓ／Ｈ回路２０６，２０８は、同じ回路構成からなる。図１１を参照して、Ｓ／Ｈ回路２０６，２０８は、差動増幅器３００と、ＰＭＯＳ（Positive-channel  Metal  Oxide  Transistor）トランジスタ３０２と、ＮＡＮＤゲート３０４と、コンデンサ３０６とを含む。
【００２４】
差動増幅器３００は、その非反転入力端子（＋端子）に入力電圧Ｖｓを受け、反転入力端子（−端子）が出力端子に接続される。すなわち、差動増幅器３００は、反転入力端子と出力端子とが結合されてボルテージフォロワを構成しており、出力端子の電圧（出力電圧Ｖｈ）は非反転入力端子の電圧（入力電圧Ｖｓ）と等しくなる。
【００２５】
ＰＭＯＳトランジスタ３０２は、ソースが差動増幅器３００の出力端子に接続され、ドレインが出力ノード３０８に接続される。コンデンサ３０６は、出力ノード３０８および接地ノードＧＮＤの間に接続される。
【００２６】
ＮＡＮＤゲート３０４は、パルス発生器２２０（図１０）から出力されるクロック信号ＣＬＫと、図示しない制御部から出力される制御信号ＰＣＨＫとの論理積を反転させた信号をＰＭＯＳトランジスタ３０２のゲートに出力する。
【００２７】
なお、制御信号ＰＣＨＫは、太陽電池９の出力電力のモニタ（以下、「電力モニタ」とも称する。）を指示するための指令である。制御信号ＰＣＨＫは、一例として、クロック信号ＣＬＫの複数倍の周期を有する信号である。太陽電池９の出力電力は照度および温度などの周囲の環境の変化に応じて変化する。そのため、太陽電池９の出力電力が変化した場合に追随するために、従来のＤＣ／ＤＣコンバータは、定期的に電力モニタを実行する。この電力モニタは、以下に説明するように、制御信号ＰＣＨＫがＨレベルとなるときに実行される。
【００２８】
ＰＭＯＳトランジスタ３０２は、制御信号ＰＣＨＫがＨレベルのとき、クロック信号ＣＬＫに応じてオン状態またはオフ状態に切替わる。詳細には、クロック信号ＣＬＫがＨレベルのとき、ＮＡＮＤゲート３０４からＬレベルの信号を受けてＰＭＯＳトランジスタ３０２はオン状態になる。クロック信号ＣＬＫがＨレベルの間、入力電圧ＶｓがＰＭＯＳトランジスタ３０２を介してコンデンサ３０６に充電される。そして、クロック信号ＣＬＫがＬレベルに切替わった時点で、ＮＡＮＤゲート３０４からＨレベルの信号を受けてＰＭＯＳトランジスタ３０２がオフ状態になり、その時点の入力電圧Ｖｓがコンデンサ３０６に保持される。Ｓ／Ｈ回路２０６，２０８が保持および出力する電圧Ｖｈについて、以下では、「モニタ電圧」とも称する。
【００２９】
図１２は、図１１のＳ／Ｈ回路２０６，２０８の動作を説明するためのタイミング図である。図１２には、クロック信号ＣＬＫおよび制御信号ＰＣＨＫの波形とともに、インダクタ１１を流れるインダクタ電流ＩＬおよび入力直流電圧Ｖｉｎの波形が示される。
【００３０】
図１１、図１２を参照して、制御信号ＰＣＨＫがＨレベルの間（時刻ｔ１〜ｔ３の間）、クロック信号ＣＬＫに基づいて電力モニタが実行される。なお、時刻ｔ１から時刻ｔ２までがＮＭＯＳトランジスタＮＤＲのオン時間Ｔｏｎに相当し、時刻ｔ２から時刻ｔ３までがＮＭＯＳトランジスタＮＤＲのオフ時間Ｔｏｆｆに相当する。
【００３１】
インダクタ電流ＩＬは、ＮＭＯＳトランジスタＮＤＲがオン状態となったとき（時刻ｔ１）から徐々に増加し、オン状態からオフ状態に切替わる瞬間（時刻ｔ２）に最大値になる。このときのインダクタ電流ＩＬに比例した大きさを有する増幅器ＡＭＰの出力電圧ＶＬは、Ｓ／Ｈ回路２０８により保持される。Ｓ／Ｈ回路２０８は、保持した電圧ＶＬをモニタ電圧ＶＬｈとして出力する。
【００３２】
入力直流電圧Ｖｉｎは、ＮＭＯＳトランジスタＮＤＲがオン状態となったとき（時刻ｔ１）から徐々に減少し、オン状態からオフ状態に切替わる瞬間（時刻ｔ２）に最小値になる。このときの入力直流電圧ＶｉｎはＳ／Ｈ回路２０６により保持される。Ｓ／Ｈ回路２０６は、保持した入力直流電圧Ｖｉｎをモニタ電圧Ｖｉｎｈとして出力する。
【００３３】
図１３は、太陽電池９の出力電流と出力電圧との関係の一例を示す図である。図１３には、太陽電池９の出力電流Ｉと出力電圧Ｖとの関係とともに、出力電力Ｐ（＝Ｖ×Ｉ）と出力電圧Ｖとの関係も示されている。なお、図８のＤＣ／ＤＣコンバータにおいて、太陽電池９の出力電流Ｉはインダクタ電流ＩＬに対応し、太陽電池９の出力電圧Ｖは入力直流電圧Ｖｉｎに対応する。
【００３４】
図１３を参照して、太陽電池９においては、出力電流Ｉが増加すると出力電圧Ｖが低下するという特性があり、太陽電池９の出力電力Ｐは出力電圧Ｖに応じてなだらかな山状の曲線に沿って変化する。したがって、ＮＭＯＳトランジスタＮＤＲのオン時間Ｔｏｎが長くなるにつれて太陽電池９の出力電流Ｉ（インダクタ電流ＩＬ）が増加するため、出力電圧Ｖ（入力直流電圧Ｖｉｎ）が低下する。太陽電池９の出力電力Ｐが最大Ｐｍａｘになる点は最大電力点と呼ばれ、そのときの太陽電池９の出力電圧Ｖｍａｘは最適動作電圧と呼ばれる。
【００３５】
換言すると、太陽電池９の出力電圧Ｖが最適動作電圧に一致するように出力電流Ｉを取り出すと、太陽電池９から最大電力を取り出すことができる。照度および温度などの周囲の環境の変化に応じて、最大電力点および最適動作電圧も変化する。このため、ＭＰＰＴ回路２０４は、入力直流電圧Ｖｉｎの最小値に対応するモニタ電圧Ｖｉｎｈ、およびインダクタ電流ＩＬの最大値に対応するモニタ電圧ＶＬｈに基づいて、出力電圧Ｖが最適動作電圧に一致するように、ＮＭＯＳトランジスタＮＤＲのＴｏｎ／Ｔｏｆｆ比を調整する。このＴｏｎ／Ｔｏｆｆ比の調整は、図１０のデジタル回路により実行される。
【００３６】
具体的には、図１０のデジタル回路において、ＡＤＣ２１０は、Ｓ／Ｈ回路２０６から出力されるモニタ電圧Ｖｉｎｈを、複数ビットからなるデジタル値に変換してＭＰＹ２１４へ出力する。ＡＤＣ２１２は、Ｓ／Ｈ回路２０８から出力されるモニタ電圧ＶＬｈを、複数ビットからなるデジタル値に変換してＭＰＹ２１４へ出力する。
【００３７】
ＭＰＹ２１４は、ＡＤＣ２１０の出力とＡＤＣ２１２の出力とを乗算する。上記のように、モニタ電圧ＶＬｈは、インダクタ電流ＩＬの最大値に対応しており、インダクタ電流ＩＬの最大値と抵抗素子Ｒ３の抵抗値Ｒ３との積で与えられる。モニタ電圧Ｖｉｎｈは、入力直流電圧Ｖｉｎの最小値に対応する。したがって、モニタ電圧Ｖｉｎｈおよびモニタ電圧ＶＬｈの乗算（Ｖｉｎｈ×ＶＬｈ）によって、実質的に太陽電池８の出力電力Ｐ（Ｖｉｎｈ×ＩＬ）を取得できるため、乗算値（Ｖｉｎｈ・ＶＬｈ）について、以下では、「モニタ電力」とも称する。ＭＰＹ２１４は、得られたモニタ電力をＡＤＤ２１８およびＭＥＭ２１６に出力する。
【００３８】
ＡＤＤ２１８は、正の入力に、ＭＰＹ２１４から今回の電力モニタで取得したモニタ電力を受け、負の入力に、ＭＥＭ２１６から前回の電力モニタで取得したモニタ電力を受ける。これにより、ＡＤＤ２１８からは、今回のモニタ電力から前回のモニタ電力が減算され、２つのモニタ電力の差分値（＝今回のモニタ電力−前回のモニタ電力）が出力される。
【００３９】
パルス発生器２２０は、ＡＤＤ２１８により演算された差分値に応じて、いわゆる山登り法を用いて、Ｔｏｎ／Ｔｏｆｆ比を調整する。パルス発生器２２０は、ＡＤＤ２１８からの差分値に応じてオン時間Ｔｏｎを所定の単位時間Δｔだけ増加および減少させることにより、太陽電池９の出力電力Ｐが増加する方向に、出力電圧Ｖ（入力直流電圧Ｖｉｎ）を微小電圧ΔＶだけ変化させる。
【００４０】
具体的に説明すると、パルス発生器２２０は、差分値が正値のとき、すなわち、前回のモニタ電力より今回のモニタ電力が大きいときには、前回の電力モニタ時に行なったオン時間Ｔｏｎの調整と同様の操作を行なう。したがって、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ増加させた場合には、今回の電力モニタ時においてオン時間Ｔｏｎをさらに単位時間Δｔだけ増加させる。あるいは、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ減少させた場合には、今回の電力モニタ時においてオン時間Ｔｏｎをさらに単位時間Δｔだけ減少させる。
【００４１】
これに対して、差分値が負値のとき、すなわち、前回のモニタ電力より今回のモニタ電力が小さいときには、パルス発生器２２０は、前回の電力モニタ時に行なったオン時間Ｔｏｎの調整とは異なる操作を行なう。したがって、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ減少させた場合には、今回の電力モニタ時にはオン時間Ｔｏｎを単位時間Δｔだけ増加させる。あるいは、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ増加させた場合には、今回の電力モニタ時にはオン時間Ｔｏｎを単位時間Δｔだけ減少させる。
【００４２】
パルス発生器２２０は、上記の方法によってオン時間Ｔｏｎの調整を行なうと、調整後のオン時間Ｔｏｎにより設定されるＴｏｎ／Ｔｏｆｆ比に従ってクロック信号ＣＬＫを生成する。
【００４３】
再び図８を参照して、分圧回路３０は、出力ノード１６および接地ノードＧＮＤの間に直列接続された抵抗素子Ｒ１およびＲ２により構成される。分圧回路３０の分圧比ｋは、抵抗素子Ｒ１，Ｒ２の抵抗値Ｒ１，Ｒ２を用いて、Ｒ２／（Ｒ１＋Ｒ２）で与えられる。分圧回路３０の出力ノード３１から出力される分圧電圧Ｖｏｕｔ２は、分圧回路３０の分圧比ｋおよび出力電圧Ｖｏｕｔを用いて、ｋ×Ｖｏｕｔで表される。
【００４４】
比較器ＣＭＰ３は、参照電圧Ｖｒｅｆと、分圧回路３０から出力された分圧電圧Ｖｏｕｔ２とを比較する。なお、参照電圧Ｖｒｅｆは、出力電圧Ｖｏｕｔの期待値Ｖｏｕｔ０および分圧回路３０の分圧比ｋを用いて、ｋ×Ｖｏｕｔ０で与えられる。比較器ＣＭＰ３は、分圧電圧Ｖｏｕｔ２が参照電圧Ｖｒｅｆを超えているとき、Ｌレベルとなる信号を出力する。
【００４５】
ＡＮＤゲート２０２は、ＭＰＰＴ回路２０４から出力されるクロック信号ＣＬＫおよび比較器ＣＭＰ３の出力の論理積を、クロック信号ＣＬＫ＿ｄｒとしてＮＭＯＳトランジスタＮＤＲのゲートに出力する。
【００４６】
このように、制御回路２００は、基本的には、ＭＰＰＴ制御によって、モニタ電圧Ｖｉｎｈおよびモニタ電圧ＶＬｈの乗算値（モニタ電力に相当）に応じてＴｏｎ／Ｔｏｆｆ比を設定し、その設定したＴｏｎ／Ｔｏｆｆ比でＨレベルとＬレベルとが切替わるクロック信号ＣＬＫ＿ｄｒを変換回路１００へ出力する回路構成となっている。そして、制御回路２００は、出力電圧Ｖｏｕｔの分圧電圧Ｖｏｕｔ２のフィードバックを受けることにより、出力電圧Ｖｏｕｔが期待値Ｖｏｕｔ０に達したときにクロック信号ＣＬＫ＿ｄｒをＬレベルに固定することにより、変換回路１００における昇圧動作を停止させる。
【００４７】
ここで、ＭＰＰＴ回路２０４（図１０）において、ＡＤＣ２１０，２１２、ＭＰＹ２１４、ＭＥＭ２１６、およびＡＤＤ２１８はデジタル回路で構成される。これらの演算回路は、多くの素子数および配線数で構成されるため、制御回路２００全体が大規模にならざるを得ないという問題がある。また、デジタル回路の消費電力が大きくなることによって、太陽電池９の出力電力のうち、ＭＰＰＴ制御に消費される電力の占める割合が増大してしまい、ＤＣ／ＤＣコンバータにおける電力変換効率を低下させる可能性がある。
【００４８】
さらに、ＭＰＰＴ制御は、定期的にＨレベルに活性化される制御信号ＰＣＨＫを割込み要求として、マイクロコンピュータで実行される基本処理に割込んで実行される。この割込処理においてデジタル回路の処理負荷が増大することによって、マイクロコンピュータ全体の処理効率が低下してしまう虞がある。
【００４９】
そこで、一実施の形態によるＤＣ／ＤＣコンバータでは、デジタル回路で構成されているＭＰＰＴ回路をアナログ回路で構成することにより、回路規模を低減するとともに、消費電力の低減による電力変換効率の向上を実現する。また、ＤＣ／ＤＣコンバータを搭載したマイクロコンピュータの処理効率を向上する。
【００５０】
［一実施の形態によるＤＣ／ＤＣコンバータの構成］
図１は、一実施の形態によるＤＣ／ＤＣコンバータの構成を示す回路図である。ＤＣ／ＤＣコンバータ１は、入力ノード１５に入力される直流電源の出力電圧（入力直流電圧Ｖｉｎ）を昇圧して、出力ノード１６に昇圧電圧Ｖｏｕｔを出力する昇圧コンバータである。ＤＣ／ＤＣコンバータ１は、外付けのインダクタ１１と、マイクロコンピュータ（半導体装置）に内蔵された回路部分とを含む。ＤＣ／ＤＣコンバータ１は、太陽電池９または燃料電池など電圧が変動する直流電源に対して用いることができる。太陽電池９の場合には、上述したように、直流電源によって生成される電力は、照度および温度などの周囲の環境の変化に応じて変化する。
【００５１】
図１を参照して、一実施の形態によるＤＣ／ＤＣコンバータ１は、昇圧チョッパにより構成される変換回路１０と、制御回路２０と、分圧回路３０と、インダクタ１１を流れるインダクタ電流ＩＬを検出するインダクタ電流検出部１８とを備える。制御回路２０は、出力ノード１６の電圧Ｖｏｕｔを電源電圧として用いる。
【００５２】
（変換回路１０の構成）
変換回路１０は、インダクタ１１と、ダイオード１２と、スイッチング素子としてのＮＭＯＳトランジスタＮＤＲとを含む。
【００５３】
ＮＭＯＳトランジスタＮＤＲは、インダクタ１１およびダイオード１２の接続ノード１４と接地ノードＧＮＤとの間に接続される。一実施の形態による変換回路１０は、抵抗素子Ｒ３を含まない点において、従来のＤＣ／ＤＣコンバータ１０００における変換回路１００（図６参照）と異なる。ＮＭＯＳトランジスタＮＤＲのゲートには、制御回路２０からクロック信号ＣＬＫ＿ｄｒが入力される。ＮＭＯＳトランジスタＮＤＲは、クロック信号ＣＬＫ＿ｄｒの論理レベルに応じてオン状態およびオフ状態に切替わる。ＤＣ／ＤＣコンバータ１の昇圧動作は、前述の従来のＤＣ／ＤＣコンバータの昇圧動作と同じであるため、ここでの詳細な説明は繰り返さない。
【００５４】
（制御回路２０の構成）
制御回路２０は、インダクタ電流検出部２１により検出されたインダクタ電流ＩＬおよび入力直流電圧Ｖｉｎに基づいて、ＭＰＰＴ制御によってＮＭＯＳトランジスタＮＤＲのＴｏｎ／Ｔｏｆｆ比を設定する。制御回路２０は、その設定したＴｏｎ／Ｔｏｆｆ比でＨレベルとＬレベルとが切替わるクロック信号ＣＬＫ＿ｄｒを生成して変換回路１０へ出力する。さらに、制御回路２０は、出力電圧Ｖｏｕｔの分圧電圧Ｖｏｕｔ２のフィードバックを受けることにより、出力電圧Ｖｏｕｔが期待値Ｖｏｕｔ０に達したときにクロック信号ＣＬＫ＿ｄｒをＬレベルに固定することにより、変換回路１０における昇圧動作を停止させる。
【００５５】
具体的には、制御回路２０は、過電流保護回路２１と、ＭＰＰＴ回路２５と、比較器ＣＭＰ１と、ＡＮＤゲート２６とを含む。
【００５６】
過電流保護回路２１は、インダクタ電流ＩＬが過電流となった場合に、ＮＭＯＳトランジスタＮＤＲのスイッチングを停止させるための回路である。過電流保護回路２１は、電流検出回路２２と、ＰＭＯＳトランジスタ２３，２４と、抵抗素子Ｒｍｘとを含む。
【００５７】
ＰＭＯＳトランジスタ２４および抵抗素子Ｒｍｘは、この順で電源ノードＶＤＤおよび接地ノードＧＮＤの間に接続される。ＰＭＯＳトランジスタ２３は、ＰＭＯＳトランジスタ２４とともにカレントミラーを構成する。
【００５８】
電流検出回路２２は、インダクタ電流検出部１８により検出されたインダクタ電流ＩＬを、微小電流Ｉｄに変換する。電流検出回路２２の出力電流Ｉｄは、ＰＭＯＳトランジスタ２３，２４により構成されるカレントミラーによってコピーされて抵抗素子Ｒｍｘに供給される。抵抗素子Ｒｍｘにかかる電圧ＶＬは、電流検出回路２２の出力電流Ｉｄおよび抵抗素子Ｒｍｘの抵抗値Ｒｍｘを用いて、Ｉｄ×Ｒｍｘで与えられる。
【００５９】
このように、一実施の形態によるＤＣ／ＤＣコンバータ１では、過電流保護回路２１を用いてインダクタ電流ＩＬに対応する電圧ＶＬを生成する。これにより、ＮＭＯＳトランジスタＮＤＲに直列接続される抵抗素子Ｒ３（図６参照）が不要となる。さらに、抵抗素子Ｒ３にかかる電圧を増幅するための増幅器ＡＭＰの設置も不要となる。
【００６０】
ＭＰＰＴ回路２５は、過電流保護回路２１の出力電圧ＶＬと、入力直流電圧Ｖｉｎとを受ける。ＭＰＰＴ回路２５は、これら２つの電圧ＶＬ，Ｖｉｎに基づいて、ＮＭＯＳトランジスタＮＤＲのオン・オフを制御する制御信号であるクロック信号ＣＬＫを生成する。
【００６１】
分圧回路３０は、従来のＤＣ／ＤＣコンバータにおける分圧回路３０と同じ構成からなる。分圧回路３０は、出力電圧Ｖｏｕｔを分圧比ｋ（＝Ｒ２／（Ｒ１＋Ｒ２））で分圧して分圧電圧Ｖｏｕｔ２を生成する。
【００６２】
比較器ＣＭＰ１は、従来のＤＣ／ＤＣコンバータにおける比較器ＣＭＰ３と同じ構成からなる。比較器ＣＭＰ１は、参照電圧Ｖｒｅｆと、分圧回路３０から出力された分圧電圧Ｖｏｕｔ２とを比較する。比較器ＣＭＰ１は、分圧電圧Ｖｏｕｔ２が参照電圧Ｖｒｅｆを超えているとき、Ｌレベルとなる信号を出力する。
【００６３】
ＡＮＤゲート２６は、ＭＰＰＴ回路２５から出力されるクロック信号ＣＬＫおよび比較器ＣＭＰ１の出力の論理積を、クロック信号ＣＬＫ＿ｄｒとしてＮＭＯＳトランジスタＮＤＲのゲートに出力する。
【００６４】
（ＭＰＰＴ回路２５の構成）
図２は、図１におけるＭＰＰＴ回路２５の構成を示す回路図である。
【００６５】
図２を参照して、ＭＰＰＴ回路２５は、Ｓ／Ｈ回路４０，４１と、アナログ乗算回路４２と、比較器ＣＭＰ２と、Ｄフリップフロップ８２と、パルス発生器８４と、クロック生成回路９０とを含む。
【００６６】
Ｓ／Ｈ回路４０は、過電流保護回路２１から与えられる電圧ＶＬを、クロック信号ＣＬＫに応答して保持および出力する。Ｓ／Ｈ回路４１は、入力直流電圧Ｖｉｎを、クロック信号ＣＬＫに応答して保持および出力する。Ｓ／Ｈ回路４０，４１は、従来のＭＰＰＴ回路２０４におけるＳ／Ｈ回路２０６，２０８（図１１参照）と同じ構成からなる。すなわち、Ｓ／Ｈ回路４０，４１は、制御信号ＰＣＨＫがＨレベルのときに、ＮＭＯＳトランジスタＮＤＲがオン状態からオフ状態に切替わる瞬間の入力直流電圧Ｖｉｎおよび電圧ＶＬをそれぞれ保持する。
【００６７】
図１２で説明したように、入力直流電圧Ｖｉｎは、ＮＭＯＳトランジスタＮＤＲがオン状態からオフ状態に切替わる瞬間に最小値となる。インダクタ電流ＩＬは、ＮＭＯＳトランジスタＮＤＲがオン状態からオフ状態に切替わる瞬間に最大値となる。したがって、Ｓ／Ｈ回路４０は、入力直流電圧Ｖｉｎの最小値を保持し、モニタ電圧Ｖｉｎｈとして出力する。また、Ｓ／Ｈ回路４１は、インダクタ電流ＩＬの最大値に比例する電圧ＶＬを保持し、モニタ電圧ＶＬｈとして出力する。
【００６８】
アナログ乗算回路４２は、Ｓ／Ｈ回路４０から出力されるモニタ電圧Ｖｉｎｈと、Ｓ／Ｈ回路４１から出力されるモニタ電圧ＶＬｈとを乗算し、その乗算結果に比例した出力電圧Ｖ２を生成する。上述したように、モニタ電圧Ｖｉｎｈおよびモニタ電圧ＶＬｈの乗算（Ｖｉｎｈ・ＶＬｈ）により、実質的に太陽電池９の出力電力Ｐ（Ｖｉｎｈ・ＩＬ）を取得することができる。したがって、この乗算値に比例したアナログ乗算回路４２の出力電圧Ｖ２に基づいて、太陽電池９の出力電力Ｐを取得することができる。すなわち、アナログ乗算回路４２の出力電圧Ｖ２は、上述した「モニタ電力」に相当する。アナログ乗算回路４２は、生成した出力電圧（モニタ電力）Ｖ２を比較器ＣＭＰ２に出力する。
【００６９】
アナログ乗算回路４２はさらに、前回の電力モニタ時に生成した出力電圧（モニタ電力）Ｖ３を比較器ＣＭＰ２に出力する。
【００７０】
比較器ＣＭＰ２は、今回のモニタ電力Ｖ２と前回のモニタ電力Ｖ３とを比較し、モニタ電力Ｖ２がモニタ電力Ｖ３を超えているときにＬレベルとなり、モニタ電力Ｖ２がモニタ電力Ｖ３を超えているときにＨレベルとなる信号を出力する。
【００７１】
Ｄフリップフロップ８２は、クロック生成回路９０により生成されたクロック信号ＣＬＫＡに基づいて動作する。Ｄフリップフロップ８２は、クロック信号ＣＬＫＡの立上りに応答して比較器ＣＭＰ２の出力信号を取り込んでパルス発生器８４へ供給する。
【００７２】
パルス発生器８４は、比較器ＣＭＰ２の出力信号に応じて、例えば上述した山登り法を用いて、ＮＭＯＳトランジスタＮＤＲのＴｏｎ／Ｔｏｆｆ比を調整する。パルス発生器８４は、比較器ＣＭＰ２の出力信号に応じてオン時間Ｔｏｎを所定の単位時間Δｔだけ増加および減少させることにより、太陽電池９の出力電力Ｐが増加する方向に、出力電圧Ｖ（入力直流電圧Ｖｉｎ）を微小電圧ΔＶだけ変化させる。
【００７３】
具体的に説明すると、前回のモニタ電力Ｖ３より今回のモニタ電力Ｖ２が大きいときには、パルス発生器８４は、前回の電力モニタ時に行なったオン時間Ｔｏｎの調整と同様の操作を行なう。したがって、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ増加させた場合には、今回の電力モニタ時においてオン時間Ｔｏｎをさらに単位時間Δｔだけ増加させる。あるいは、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ減少させた場合には、今回の電力モニタ時においてオン時間Ｔｏｎをさらに単位時間Δｔだけ減少させる。
【００７４】
これに対して、前回のモニタ電力Ｖ３より今回のモニタ電力Ｖ２が小さいときには、パルス発生器８４は、前回の電力モニタ時に行なったオン時間Ｔｏｎの調整とは異なる操作を行なう。したがって、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ減少させた場合には、今回の電力モニタ時にはオン時間Ｔｏｎを単位時間Δｔだけ増加させる。あるいは、前回の電力モニタ時にオン時間Ｔｏｎを単位時間Δｔだけ増加させた場合には、今回の電力モニタ時にはオン時間Ｔｏｎを単位時間Δｔだけ減少させる。
【００７５】
パルス発生器８４は、上記の方法によってオン時間Ｔｏｎの調整を行なうと、調整後のオン時間Ｔｏｎにより設定されるＴｏｎ／Ｔｏｆｆ比に従ってクロック信号ＣＬＫを生成する。すなわち、パルス発生器８４は、ＮＭＯＳトランジスタＮＤＲのオン・オフを制御する制御信号であるクロック信号ＣＬＫを生成する「制御信号生成部」に対応する。パルス発生器８４により生成されたクロック信号ＣＬＫは、ＡＮＤゲート２６に入力される。
【００７６】
（アナログ乗算回路４２の構成）
以下、アナログ乗算回路４２の具体的構成について説明する。図２に示すように、アナログ乗算回路４２は、電圧電流変換部４２Ａと、電圧時間変換部４２Ｂと、リセット部４２Ｃと、記憶部４２Ｄと、コンデンサ６０とを含む。
【００７７】
１．電圧電流変換部４２Ａ
電圧電流変換部４２Ａは、Ｓ／Ｈ回路４０のモニタ電圧（入力直流電圧）Ｖｉｎｈに対応する電流Ｉ２を生成する。電流Ｉ２は、入力直流電圧Ｖｉｎｈに比例した電流値を有する。具体的には、電流電圧変換部４２Ａは、差動増幅器４４と、ＰＭＯＳトランジスタ４８，５０と、ＮＭＯＳトランジスタ４６と、抵抗素子Ｒｓとを含む。ＰＭＯＳトランジスタ４８、ＮＭＯＳトランジスタ４６および抵抗素子Ｒｓは、この順で電源ノードＶＤＤおよび接地ノードＧＮＤの間に直列に接続される。
【００７８】
ＰＭＯＳトランジスタ４８のゲートは、そのドレインに接続されるとともに、ＰＭＯＳトランジスタ５０のゲートに接続される。すなわち、ＰＭＯＳトランジスタ４８および５０は、カレントミラーを構成する。差動増幅器４４は、非反転入力端子（＋端子）に入力直流電圧Ｖｉｎｈを受ける。差動増幅器４４の反転入力端子（−端子）は、ＮＭＯＳトランジスタ４６および抵抗素子Ｒｓの接続ノードに接続される。ＮＭＯＳトランジスタ４６のゲートは差動増幅器４４の出力端子に接続される。
【００７９】
上記の構成において、抵抗素子Ｒｓの抵抗値をＲｓとすると、抵抗素子Ｒｓを流れる電流Ｉ１は、
Ｉ１＝Ｖｉｎｈ／Ｒｓ  ・・・（１）
で与えられる。電流Ｉ１は、ＰＭＯＳトランジスタ４８，５０によって構成されるカレントミラーによってコピーされて、電流Ｉ２として電圧電流変換部４２Ａから出力される。すなわち、電流Ｉ２は、上記式（１）を用いて
Ｉ２＝Ｖｉｎｈ／Ｒｓ  ・・・（２）
で与えられる。
【００８０】
電圧電流変換部４２ＡのＰＭＯＳトランジスタ５０、電圧時間変換部４２ＢのＰＭＯＳトランジスタ５８、およびコンデンサ６０は、電源ノードＶＤＤおよび接地ノードＧＮＤの間にこの順で直列に接続される。したがって、電流Ｉ２は、ＰＭＯＳトランジスタ５８がオンされる間、ＰＭＯＳトランジスタ５８を介してコンデンサ６０に供給される。ＰＭＯＳトランジスタ５８のオン時間をＴｏｎｐとすると、オン時間Ｔｏｎｐにコンデンサ６０に蓄えられる電荷量ΔＱは、
ΔＱ＝Ｉ２・Ｔｏｎｐ  ・・・（３）
で与えられる。コンデンサ６０の充電電圧Ｖ２は、以下に説明するように、アナログ乗算回路４２の乗算値（すなわち、モニタ電力）に相当する。コンデンサ６０の充電電圧Ｖ２は、比較器ＣＭＰ２の反転入力端子（−端子）に入力されるとともに、記憶部４２Ｄにおける差動増幅器７４の非反転入力端子（＋端子）に入力される。
【００８１】
２．電圧時間変換部４２Ｂ
電圧時間変換部４２Ｂは、Ｓ／Ｈ回路４１のモニタ電圧ＶＬｈを、コンデンサ６０の充電時間に変換する。この充電時間は、上述したＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐに対応する。
【００８２】
電圧時間変換部４２Ｂは、定電流源５２と、比較器５６と、ＰＭＯＳトランジスタ５８と、コンデンサ５４とを含む。
【００８３】
定電流源５２およびコンデンサ５４は、電源ノードＶＤＤおよび接地ノードＧＮＤの間に、この順で直列に接続される。コンデンサ５４は、定電流源５２からの定電流Ｉｃｓによって充電される。コンデンサ５４の充電電圧Ｖ１は、比較器５６の非反転入力端子（＋端子）に入力される。比較器５６の反転入力端子（−端子）には、Ｓ／Ｈ回路４１からのモニタ電圧ＶＬｈが入力される。ＰＭＯＳトランジスタ５８のゲートは比較器５６の出力端子に接続される。
【００８４】
比較器５６は、コンデンサ５４の充電電圧Ｖ１とモニタ電圧ＶＬｈとを比較し、比較結果をオン信号Ｓｏｎとして出力する。オン信号Ｓｏｎは、ＰＭＯＳトランジスタ５８のゲートに入力される。コンデンサ５４の充電電圧Ｖ１がモニタ電圧ＶＬｈ以下のとき、比較器５６の出力信号（オン信号Ｓｏｎ）はＬレベルとなり、コンデンサ５４の充電電圧Ｖ１がモニタ電圧ＶＬｈを超えたとき、比較器５６の出力信号（オン信号Ｓｏｎ）はＨレベルとなる。このオン信号ＳｏｎがＬレベルとなる間にＰＭＯＳトランジスタ５８がオンされることにより、コンデンサ６０に電流Ｉ２が供給される。すなわち、オン信号ＳｏｎがＬレベルとなる時間は、ＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐに対応する。
【００８５】
このようにして、電圧時間変換部４２Ｂは、モニタ電圧ＶＬｈとコンデンサ５４の充電電圧Ｖ１との比較結果に応じて、ＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐを設定する。
【００８６】
３．リセット部４２Ｃ
リセット部４２Ｃは、コンデンサ６０の充電電圧Ｖ２およびコンデンサ５４の充電電圧Ｖ１をリセット（放電）するための回路である。リセット部４２Ｃは、ＮＭＯＳトランジスタ６８，７０，７２と、インバータ（反転増幅器）６２と、ＡＮＤゲート６４と、ワンショットパルス発生器６６とを含む。
【００８７】
ＮＭＯＳトランジスタ６８は、コンデンサ５４と並列に接続される。ＮＭＯＳトランジスタ７０は、ＰＭＯＳトランジスタ５８およびコンデンサ６０の直列回路と並列に接続される。ＮＭＯＳトランジスタ７２は、コンデンサ６０と並列に接続される。ＮＭＯＳトランジスタ６８，７０，７２の各ゲートは、ワンショットパルス発生器６６に接続される。
【００８８】
インバータ６２は、パルス発生器８４から出力されるクロック信号ＣＬＫの論理レベルを反転させる。ＡＮＤゲート６４は、クロック信号ＣＬＫの反転信号および制御信号ＰＣＨＫを受け、これらの論理積信号を出力する。この論理積信号は、制御信号ＰＣＨＫがＨレベルのとき、クロック信号ＣＬＫがＨレベルからＬレベルに切替わった時点でＬレベルからＨレベルに切替わる信号となる。
【００８９】
ワンショットパルス発生器６６は、ＡＮＤゲート６４の論理積信号がＨレベルに切替わった時点で所定の時間ＨレベルになるパルスＶＰを発生する。発生したパルスＶＰは、ＮＭＯＳトランジスタ６８，７０，７２の各ゲートに入力される。ＮＭＯＳトランジスタ６８が所定時間オン状態になることによって、コンデンサ５４の充電電圧Ｖ１が放電（初期化）される。ＮＭＯＳトランジスタ７０およびＮＭＯＳトランジスタ７２が所定時間オン状態になることによって、コンデンサ６０の充電電圧Ｖ２が放電（初期化）される。
【００９０】
このような構成とすることにより、制御信号ＰＣＨＫがＨレベルのとき、クロック信号ＣＬＫがＨレベルからＬレベルに切替わった時点でコンデンサ５４，６０の充電電圧は初期化される。なお、このコンデンサ５４，６０の充電電圧が初期化される時点は、上述したＳ／Ｈ回路４０，４１において、入力直流電圧Ｖｉｎおよび電圧ＶＬが保持され、保持した電圧Ｖｉｎｈ，ＶＬｈが出力される時点と一致している。
【００９１】
コンデンサ５４は、この初期化以降、定電流源５２から供給される定電流Ｉｃｓによって充電される。コンデンサ６０は、この初期化以降、ＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐ、すなわち、比較器５６のオン信号ＳｏｎがＬレベルの間、電流Ｉ２によって充電される。コンデンサ５４の充電電圧Ｖ１がモニタ電圧ＶＬｈに達すると、比較器５６のオン信号ＳｏｎがＬレベルからＨレベルに切替わるため、ＰＭＯＳトランジスタ５８がオンされる。これにより、コンデンサ６０の充電が停止する。このときのコンデンサ６０の充電電圧Ｖ２がアナログ乗算回路４２の乗算値に相当する。
【００９２】
ここで、コンデンサ５４，６０の充電時間、すなわち、ＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐは、コンデンサ５４の容量をＣ１とすると、
Ｔｏｎｐ＝Ｃ１・ＶＬｈ／Ｉｃｓ  ・・・（４）
で表される。コンデンサ６０の容量をＣ２とすると、コンデンサ６０はＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐ、電流Ｉ２によって充電されるので、充電電圧Ｖ２は、
Ｖ２＝Ｉ２・Ｔｏｎｐ／Ｃ２
＝Ｉ２・（Ｃ１・ＶＬｈ／Ｉｃｓ）／Ｃ２  ・・・（５）
で表される。この式（５）中の電流Ｉ２を上記式（２）に置き換えることにより、充電電圧Ｖ２は、
Ｖ２＝（Ｖｉｎｈ／Ｒｓ）・（Ｃ１・ＶＬｈ／Ｉｃｓ）／Ｃ２
＝Ｖｉｎｈ・ＶＬｈ・Ｃ１／（Ｒｓ・Ｉｃｓ・Ｃ２）  ・・・（６）
で与えられる。すなわち、コンデンサ６０の充電電圧Ｖ２は、モニタ電圧Ｖｉｎｈおよびモニタ電圧ＶＬｈの乗算値（Ｖｉｎｈ・ＶＬｈ）に比例する。アナログ乗算回路４２は、このコンデンサ６０の充電電圧Ｖ２を、今回のモニタ電力として、比較器ＣＭＰ２に出力するとともに記憶部４２Ｄに格納する。
【００９３】
４．記憶部４２Ｄ
記憶部４２Ｄは、クロック生成回路９０から供給されるクロック信号ＣＬＫＢに同期して、アナログ乗算回路４２から出力される今回のモニタ電力Ｖ２を記憶するとともに、前回のモニタ電力Ｖ３を比較器ＣＭＰ２に引き渡す。具体的には、記憶部４２Ｄは、差動増幅器７４と、ＰＭＯＳトランジスタ７６と、コンデンサ７８とを含む。
【００９４】
差動増幅器７４は、その非反転入力端子（＋端子）にモニタ電力Ｖ２を受け、反転入力端子（−端子）が出力端子に接続される。すなわち、差動増幅器７４は、反転入力端子と出力端子とが結合されてボルテージフォロワを構成しており、出力端子の電圧は非反転入力端子の電圧（モニタ電力Ｖ２）と等しくなる。
【００９５】
ＰＭＯＳトランジスタ７６は、ソースが差動増幅器７４の出力端子に接続され、ドレインが出力ノード７７に接続される。コンデンサ７８は、出力ノード７７および接地ノードＧＮＤの間に接続される。
【００９６】
ＰＭＯＳトランジスタ７６のゲートには、クロック生成回路９０により生成されたクロック信号ＣＬＫＢが与えられる。したがって、ＰＭＯＳトランジスタ７６はクロック信号ＣＬＫＢがＬレベルの間、オン状態になる。これにより、コンデンサ７８は、差動増幅器７４の出力電圧（モニタ電力Ｖ２）により充電される。クロック信号ＣＬＫＢがＨレベルに切替わると、ＰＭＯＳトランジスタ７６がオフされるため、コンデンサ７８の充電が停止する。このときのコンデンサ７８の充電電圧Ｖ３が、今回のモニタ電力として保存される。このようにして、クロック信号ＣＬＫＢがＬレベルとなるごとに、コンデンサ７８の充電電圧Ｖ３が今回のモニタ電力に更新される。コンデンサ７８に保存されたモニタ電力は、前回のモニタ電力Ｖ３として、比較器ＣＭＰ２に与えられる。
【００９７】
以上説明したように、アナログ乗算回路４２は、モニタ電圧Ｖｉｎｈに比例した電流値を有する電流Ｉ２を、モニタ電圧ＶＬｈとコンデンサ５４の充電電圧Ｖ１との比較結果に応じて設定されるＰＭＯＳトランジスタ５８のオン時間Ｔｏｎｐだけコンデンサ６０に供給する。これにより、モニタ電圧Ｖｉｎｈおよびモニタ電圧ＶＬｈの乗算値に比例した大きさのコンデンサ６０の充電電圧Ｖ２を生成することができる。
【００９８】
（クロック生成回路９０の構成）
クロック生成回路９０は、パルス発生器８４から出力されるクロック信号ＣＬＫおよび制御信号ＰＣＨＫに基づいて、Ｄフリップフロップ８２に供給するクロック信号ＣＬＫＡおよび記憶部４２Ｄに供給するクロック信号ＣＬＫＢを生成する。図３は、図２におけるクロック生成回路９０の構成を示す回路図である。
【００９９】
図３を参照して、クロック生成回路９０は、直列接続された３個のＤフリップフロップ９２，９４，９６と、ＡＮＤゲート９０，９８，１００と、インバータ１０２，１０４とを含む。
【０１００】
ＡＮＤゲート９０は、パルス発生器８４から出力されるクロック信号ＣＬＫおよびＤフリップフロップ９６の反転出力端子ＱＢから出力される信号の論理積を、クロック信号ＣＬＫ２として出力する。
【０１０１】
Ｄフリップフロップ９２は、クロック端子Ｔにクロック信号ＣＬＫ２を受け、入力端子Ｄが反転出力端子ＱＢに接続されている。Ｄフリップフロップ９４は、クロック端子ＴがＤフリップフロップ９２の反転出力端子ＱＢに接続され、入力端子Ｄが反転出力端子ＱＢに接続されている。Ｄフリップフロップ９６は、クロック端子ＴがＤフリップフロップ９４の反転出力端子ＱＢに接続され、入力端子Ｄが反転出力端子ＱＢに接続されている。Ｄフリップフロップ９２，９４，９６は、いわゆる８進カウンタを構成する。Ｄフリップフロップ９２，９４，９６の各々は、リセット端子Ｒにワンショットパルス発生器６６が発生したパルスＶＰを受ける。
【０１０２】
Ｄフリップフロップ９２は、クロック信号ＣＬＫ２を２分周した信号Ｑ１を生成して出力端子Ｑから出力する。Ｄフリップフロップ９２の出力端子Ｑから出力された信号Ｑ１は、ＡＮＤゲート９８，１００に入力される。なお、ＡＮＤゲート１００には、インバータ１０４によって論理レベルが反転された信号Ｑ１が入力される。
【０１０３】
Ｄフリップフロップ９４は、クロック信号ＣＬＫ２を２の２乗（＝４）分周した信号Ｑ２を生成して出力端子Ｑから出力する。Ｄフリップフロップ９４の出力端子Ｑから出力された信号Ｑ２は、ＡＮＤゲート９８，１００に入力される。なお、ＡＮＤゲート９８には、インバータ１０２によって論理レベルが反転された信号が入力される。
【０１０４】
Ｄフリップフロップ９６は、クロック信号ＣＬＫを２の３乗（＝８）分周した信号Ｑ３を生成して出力端子Ｑ３から出力する。Ｄフリップフロップ９６の反転出力端子ＱＢから出力された信号はＡＮＤゲート９０に入力される。
【０１０５】
ＡＮＤゲート９８は、信号Ｑ１と信号Ｑ２の反転信号との論理積を、クロック信号ＣＬＫＡとして出力する。ＡＮＤゲート１００は、信号Ｑ１の反転信号と信号Ｑ２との論理積を、クロック信号ＣＬＫＢとして出力する。
【０１０６】
図４は、図３のクロック生成回路９０の動作を説明するためのタイミング図である。図４の波形は、上から順に、制御信号ＰＣＨＫ、クロック信号ＣＬＫ、パルスＶＰ、クロック信号ＣＬＫ２、８進カウンタの出力信号Ｑ１，Ｑ２，Ｑ３、クロック信号ＣＬＫＡ，ＣＬＫＢを示す。
【０１０７】
図４を参照して、制御信号ＰＣＨＫがＨレベルのとき、クロック信号ＣＬＫがＨレベルからＬレベルに切替わった時点（時刻ｔ１２）で、ワンショットパルス発生器６６からパルスＶＰが発生する。８進カウンタでは、Ｄフリップフロップ９２，９４，９６の各々がパルスＶＰをリセット端子Ｒに受けてリセットされるため、出力信号Ｑ１，Ｑ２，Ｑ３がＬレベルとなる。
【０１０８】
時刻ｔ１２にてリセットされた後、８進カウンタには、クロック信号ＣＬＫに同期したクロック信号ＣＬＫ２が入力される。８進カウンタは、このクロック信号ＣＬＫ２を受けて、信号Ｑ１，Ｑ２，Ｑ３を出力する。
【０１０９】
クロック信号ＣＬＫＡは、時刻ｔ１２からクロック信号ＣＬＫの１サイクルが経過した時刻ｔ１３において、ＬレベルからＨレベルに切替わる。クロック信号ＣＬＫＡは、クロック信号ＣＬＫの１サイクルの間（時刻ｔ１３〜ｔ１４）、Ｈレベルとなる。このクロック信号ＣＬＫＡがＨレベルとなる間（時刻ｔ１３〜ｔ１４）、Ｄフリップフロップ８２は、比較器ＣＭＰ２の出力信号を取り込んで保持する。そして、クロック信号ＣＬＫＡがＬレベルに切替わる時点（時刻ｔ１４）において、Ｄフリップフロップ８２の出力信号が確定する。すなわち、時刻ｔ１４においてモニタ電力Ｖ２およびＶ３の比較が完了する。
【０１１０】
クロック信号ＣＬＫＢは、時刻ｔ１２からクロック信号ＣＬＫの２サイクルが経過した時刻１４において、ＨレベルからＬレベルに切替わる。クロック信号ＣＬＫＢは、クロック信号ＣＬＫの１サイクルの間（時刻ｔ１４〜ｔ１５）、Ｌレベルとなる。このクロック信号ＣＬＫＢがＬレベルとなる間（時刻ｔ１４〜ｔ１５）、記憶部４２ＤのＰＭＯＳトランジスタ７６がオン状態になる。これにより、今回のモニタ電力Ｖ２が記憶部４２Ｄのコンデンサ７８に供給され、コンデンサ７８が充電される。すなわち、クロック信号ＣＬＫＢがＬレベルとなる間（時刻ｔ１４〜ｔ１５）、今回のモニタ電力Ｖ２が記憶部４２Ｄに転送されて保存される。
【０１１１】
［一実施の形態によるＤＣ／ＤＣコンバータの動作］
次に、以上に説明した一実施の形態によるＤＣ／ＤＣコンバータ１の動作について、図面を用いて説明する。
【０１１２】
図５は、一実施の形態によるＤＣ／ＤＣコンバータ１の動作を説明するためのタイミング図である。図５の波形は、上から順に、クロック信号ＣＬＫ、制御信号ＰＣＨＫ、パルスＶＰ、クロック信号ＣＬＫＡ，ＣＬＫＢ、入力直流電圧Ｖｉｎ、コンデンサ５４の充電電圧Ｖ１、過電流保護回路２１の出力電圧ＶＬ、アナログ乗算回路４２の乗算値Ｖ２（コンデンサ６０の充電電圧）、記憶部４２Ｄに保持される乗算値Ｖ３（コンデンサ７８の充電電圧）を示す。
【０１１３】
図５を参照して、時刻ｔ１１においてクロック信号ＣＬＫがＨレベルに切替わることによって、ＮＭＯＳトランジスタＮＤＲがオン状態となると、インダクタ１１に流れるインダクタ電流ＩＬが徐々に増加する一方で、入力直流電圧Ｖｉｎが徐々に低下する。インダクタ電流ＩＬは、過電流保護回路２１によって電圧ＶＬに変換される。
【０１１４】
次の時刻ｔ１２において、クロック信号ＣＬＫがＬレベルに切替わると、ＮＭＯＳトランジスタＮＤＲがオフ状態となるため、インダクタ電流ＩＬが徐々に減少する一方で、入力直流電圧Ｖｉｎが徐々に増加する。ＮＭＯＳトランジスタＮＤＲがオン状態からオフ状態に切替わる瞬間（時刻ｔ１２）において、インダクタ電流ＩＬは最大値になる。制御信号ＰＣＨＫがＨレベルのときには、Ｓ／Ｈ回路４０，４１は、インダクタ電流ＩＬが最大となる時刻ｔ１２における入力直流電圧Ｖｉｎおよび電圧ＶＬを保持する。Ｓ／Ｈ回路４０，４２の出力電圧（モニタ電圧）Ｖｉｎｈ，ＶＬｈは、アナログ乗算回路４２に入力される。
【０１１５】
アナログ乗算回路４２においては、クロック信号ＣＬＫがＨレベルからＬレベルに切替わったときに（時刻ｔ１２）、リセット部４２Ｃのワンショットパルス発生器６６からパルスＶＰが発生する。発生したパルスＶＰがＮＭＯＳトランジスタ６８，７０，７２のゲートに入力されることにより、コンデンサ５４の充電電圧Ｖ１およびコンデンサ６０の充電電圧Ｖ２が初期化される（Ｖ１＝Ｖ２＝０）。
【０１１６】
電圧時間変換部４２Ｂでは、時刻ｔ１２以降、コンデンサ５４は定電流Ｉｃｓによって充電される。コンデンサ５４の充電電圧Ｖ１がモニタ電圧ＶＬｈに達するまでの間、ＰＭＯＳトランジスタ５８にゲートには、Ｌレベルの比較器５６の出力信号（オン信号Ｓｏｎ）が与えられる。これにより、ＰＭＯＳトランジスタ５８がオン状態になるため、電圧電流変換部４２Ａから供給される電流Ｉ２によってコンデンサ６０が充電される。
【０１１７】
次の時刻ｔ２０でコンデンサ５４の充電電圧Ｖ１がモニタ電圧ＶＬｈに達すると、比較器５６の出力信号ＳｏｎがＨレベルに切替わる。これにより、ＰＭＯＳトランジスタ５８がオフ状態になるため、コンデンサ６０の充電が停止する。このときのコンデンサ６０の充電電圧Ｖ２は、上記の式（６）に示したように、モニタ電圧Ｖｉｎｈおよびモニタ電圧ＶＬｈの乗算値（Ｖｉｎｈ・ＶＬｈ）に比例する。すなわち、コンデンサ６０の充電電圧Ｖ２は、アナログ乗算回路４２の乗算値（モニタ電力）に相当する。
【０１１８】
時刻ｔ１２からクロック信号ＣＬＫの１サイクルが経過した時刻ｔ１３において、クロック信号ＣＬＫＡはＨレベルに切替わると、クロック信号ＣＬＫの１サイクルの間（時刻ｔ１３〜ｔ１４）、Ｈレベルとなる。クロック信号ＣＬＫＡがＨレベルとなる間（時刻ｔ１３〜ｔ１４）、Ｄフリップフロップ８２は、比較器ＣＭＰ２の出力信号を取り込んで保持する。クロック信号ＣＬＫＡがＬレベルに切替わる時刻ｔ１４において、Ｄフリップフロップ８２の出力信号が確定し、今回のモニタ電力Ｖ２と前回のモニタ電力Ｖ３との比較が完了する。パルス発生器８４は、比較器ＣＭＰ２の出力信号に基づいて、例えば上述した山登り法を用いてＮＭＯＳトランジスタＮＤＲのオン時間Ｔｏｎを調整する。そして、パルス発生器８４は、調整後のオン時間Ｔｏｎにより設定されるＴｏｎ／Ｔｏｆｆ比に従ってクロック信号ＣＬＫを生成する。パルス発生器８４により生成されたクロック信号ＣＬＫは、ＡＮＤゲート２６に入力される。
【０１１９】
時刻ｔ１４において、クロック信号ＣＬＫＢは、ＨレベルからＬレベルに切替わると、クロック信号ＣＬＫの１サイクルの間（時刻ｔ１４〜ｔ１５）、Ｌレベルとなる。クロック信号ＣＬＫＢがＬレベルとなる間（時刻ｔ１４〜ｔ１５）、記憶部４２Ｄでは、ＰＭＯＳトランジスタ７６がオン状態になるため、今回のモニタ電力Ｖ２がコンデンサ７８に供給され、コンデンサ７８が充電される。時刻ｔ１４から時刻ｔ１５までの間は、コンデンサ７８の充電電圧Ｖ３が確定しないため、記憶部４２Ｄの出力は不定となる。時刻ｔ１５においてクロック信号ＣＬＫＢがＨレベルに切替わることによって、コンデンサ７８の充電が終了する。このときのコンデンサ７８の充電電圧Ｖ３は、今回のモニタ電力Ｖ２に更新されている。
【０１２０】
［一実施の形態の効果］
上記のとおり、一実施の形態によるＤＣ／ＤＣコンバータによれば、直流電源のＭＰＰＴ制御を行なう制御回路をアナログ回路で実現したことにより、デジタル回路で制御回路を構成した場合と比較して、回路規模および消費電力を低減することができる。また、ＤＣ／ＤＣコンバータを搭載したマイクロコンピュータの処理効率を向上できる。
【０１２１】
なお、上記の一実施の形態による制御回路２０（図１および図２参照）において、コンデンサ６０は「第１のコンデンサ」の一実施例に対応し、電圧電流変換部４２Ａは「充電電流生成部」の一実施例に対応し、電圧時間変換部４２Ｂは「充電時間生成部」の一実施例に対応し、パルス発生器８４は「制御信号生成部」の一実施例に対応する。上記の一実施の形態では、電圧電流変換部４２Ａによりモニタ電圧（入力直流電圧）Ｖｉｎｈに対応した電流Ｉ２（コンデンサ６０の充電電流）を生成するとともに、電圧時間変換部４２Ｂによりモニタ電圧ＶＬをコンデンサ６０の充電時間に変換する構成について説明したが、本発明の適用はこのような構成に限定されるものではない。具体的には、モニタ電圧ＶｉｎｈおよびＶＬｈの一方に対応してコンデンサ６０の充電電流を生成するとともに、モニタ電圧ＶｉｎｈおよびＶＬｈの他方に対応してコンデンサ６０の充電電圧を生成する構成であれば本発明を適用することが可能である点を確認的に記載する。したがって、上記の一実施の形態とは対照的に、モニタ電圧ＶＬｈに対応したコンデンサ６０の充電電流を生成するとともに、モニタ電圧Ｖｉｎｈに対応したコンデンサ６０の充電時間を生成する構成としても、上記の一実施の形態と同様の効果を得ることができる。
【０１２２】
（過電流保護回路の変形例）
図６は、図１における過電流保護回路２１の変形例としての過電流保護回路２１Ａの構成を示す回路図である。
【０１２３】
図６を参照して、過電流保護回路２１Ａは、図１に示す過電流保護回路２１において、抵抗素子Ｒｍｘに代えて、ダイオード接続されたＮＭＯＳトランジスタＮＤを設けたものである。ＰＭＯＳトランジスタ２４およびＮＭＯＳトランジスタＮＤは、電源ノードＶＤＤおよび接地ノードＧＮＤの間にこの順で直列に接続される。ＮＭＯＳトランジスタＮＤのドレイン−ソース間電圧Ｖｄｓは、過電流保護回路２１Ａの出力電圧ＶＬとしてＭＰＰＴ回路２５に与えられる。
【０１２４】
ここで、ＮＭＯＳトランジスタの飽和領域のドレイン電流ＩＤは、一般的に、ゲート−ソース間電圧Ｖｇｓおよび閾値電圧Ｖｔｈを用いて、
ＩＤ＝Ｗ／２Ｌ・μ・Ｃｏｘ・（Ｖｇｓ-Ｖｔｈ）２    ・・・（７）
で与えられる。ただし、Ｗはチャネルの幅、Ｌはチャネルの長さ、μは電子移動度、Ｃｏｘは単位面積当たりのゲート酸化膜容量である。
【０１２５】
本変形例では、ダイオード接続したことによりＮＭＯＳトランジスタＮＤのドレイン−ソース間電圧Ｖｄｓは、ゲート−ソース間電圧Ｖｇｓと等しくなる。したがって、ＮＭＯＳトランジスタＮＤのドレイン電流ＩＤはドレイン−ソース間電圧Ｖｄｓの２乗に比例する。
【０１２６】
図７は、過電流保護回路２１，２１Ａにおける電流Ｉｄと出力電圧ＶＬとの関係の一例を示す図である。図７において、波形ｋ１は過電流保護回路２１における電流Ｉｄと出力電圧ＶＬとの関係を示し、波形ｋ２は過電流保護回路２１Ａにおける電流Ｉｄと出力電圧ＶＬとの関係を示す。
【０１２７】
図７を参照して、過電流保護回路２１Ａは、過電流保護回路２１と比較して、電流Ｉｄの変化に対する出力電圧ＶＬの変化の大きさが小さい。例えば、過電流保護回路２１では、電流Ｉｄが１０倍に増加したときには出力電圧ＶＬも１０倍に増加するが、過電流保護回路２１Ａでは、出力電圧ＶＬの増加は√１０倍に抑えられる。換言すると、過電流保護回路２１Ａは、同じ出力電圧ＶＬの変化に対する電流Ｉｄの変化が、過電流保護回路２１と比較してより広範囲となる。したがって、制御回路２０に過電流保護回路２１Ａを用いることにより、ＤＣ／ＤＣコンバータ１が対応できる太陽電池の電流範囲を広げることができる。
【０１２８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１２９】
１，１０００  ＤＣ／ＤＣコンバータ、１０，１００  変換回路、２０，２００  制御回路、１１  インダクタ、１２  ダイオード、１３，５４，６０，７８，３０６  コンデンサ、１８  インダクタ電流検出部、２１，２１Ａ  過電流保護回路、２２  電流検出回路、２３，２４，４８，５０，５８，７６，３０２  ＰＭＯＳトランジスタ、２５，２０４  ＭＰＰＴ回路、２６，６４，９０，９８，１００，２０２  ＡＮＤゲート、４０，４１，２０６，２０８  Ｓ／Ｈ回路、４２  アナログ乗算回路、４２Ａ  電圧電流変換部、４２Ｂ  電圧時間変換部、４２Ｃ  リセット部、４２Ｄ  記憶部、４４，５６，７４，３００  差動増幅器、４６，６８，７０，７２，ＮＤＲ，ＮＤ  ＮＭＯＳトランジスタ、５２  定電流源、６２，１０２，１０４  インバータ、６６  ワンショットパルス発生器、８２，９２，９４，９６  Ｄフリップフロップ、８４，２２０  パルス発生器、９０  クロック生成回路、２１０，２１２  ＡＤＣ、２１４  ＭＰＹ、２１６  ＭＥＭ、２１８  ＡＤＤ、３０４  ＮＡＮＤゲート、ＣＭＰ１，ＣＭＰ２，ＣＭＰ３  比較器、ＡＭＰ  増幅器。
【図１】
2014079047.tif 000003
【図２】
2014079047.tif 000004
【図３】
2014079047.tif 000005
【図４】
2014079047.tif 000006
【図５】
2014079047.tif 000007
【図６】
2014079047.tif 000008
【図７】
2014079047.tif 000009
【図８】
2014079047.tif 000010
【図９】
2014079047.tif 000011
【図１０】
2014079047.tif 000012
【図１１】
2014079047.tif 000013
【図１２】
2014079047.tif 000014
【図１３】
2014079047.tif 000015