(57)【要約】【課題】テイルバイティング畳み込み符号方式で符号化されたビット系列を計算量の低減を図りつつ簡易に復号する。【解決手段】テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように復号対象のビット系列から抽出したビット系列からなるプレフィックスを、復号対象のビット系列の先頭に付加する。また、復号対象のビット系列の少なくとも前端部分を含むように復号対象のビット系列から抽出したビット系列からなるポストフィックスを、復号対象のビット系列の末尾に付加する。プレフィックス及びポストフィックスそれぞれが付加された復号対象のビット系列は、テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する。復号後のビット系列から、プレフィックス及びポストフィックスに相当するビット列を除去する。【選択図】図１
2014068158.tif 000002
【特許請求の範囲】
【請求項１】
テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する復号装置であって、
テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように該復号対象のビット系列から抽出したビット系列からなるプレフィックスを、該復号対象のビット系列の先頭に付加し、該復号対象のビット系列の少なくとも前端部分を含むように該復号対象のビット系列から抽出したビット系列からなるポストフィックスを、該復号対象のビット系列の末尾に付加する前処理手段と、
前記前処理手段で前記プレフィックス及び前記ポストフィックスそれぞれが付加された前処理後のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する復号手段と、
前記復号手段で復号された復号後のビット系列から、前記プレフィックスに相当するビット列と前記ポストフィックスに相当するビット列とを除去する後処理手段と、
を備えたことを特徴とする復号装置。
【請求項２】
請求項１の復号装置において、
前記テイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の１ビットの入力に対する出力ビット数をＰとし、該符号器の拘束長をＫとしたとき、前記プレフィックス及び前記ポストフィックスそれぞれのビット数は、Ｋ×５Ｐ以上であることを特徴とする復号装置。
【請求項３】
請求項１又は２の復号装置において、
前記プレフィックス及び前記ポストフィックスそれぞれとして、前記復号対象のビット系列をそのまま付加したことを特徴とする復号装置。
【請求項４】
請求項１又は２の復号装置において、
前記プレフィックス及び前記ポストフィックスそれぞれとして、前記復号対象のビット系列を単数または複数回繰り返したものを付加したことを特徴とする復号装置。
【請求項５】
請求項１乃至４のいずれかの復号装置において、
前記前処理手段は、前記プレフィックス及び前記ポストフィックスそれぞれを付加する前に、前記復号対象のビット系列のデータ長を前記テイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の出力と同じデータ長に復元するデレートマッチングを行うことを特徴とする復号装置。
【請求項６】
請求項１乃至５のいずれかの復号装置において、
前記ゼロテイリング畳み込み符号用の復号器は、最尤復号規範を用いて復号することを特徴とする復号装置。
【請求項７】
請求項６の復号装置において、
前記ゼロテイリング畳み込み符号用の復号器は、前記最尤復号規範を実現するために、ビタビアルゴリズムを用いることを特徴とする復号装置。
【請求項８】
請求項１乃至５のいずれかの復号装置において、
前記ゼロテイリング畳み込み符号用の復号器は、最大事後確率復号規範を用いて復号することを特徴とする復号装置。
【請求項９】
請求項８の復号装置において、
前記ゼロテイリング畳み込み符号用の復号器は、前記最大事後確率復号規範を実現するために、ＢＣＪＲアルゴリズム、対数領域ＢＣＪＲアルゴリズム、Ｌｏｇ−ＭＡＰアルゴリズム、Ｍａｘ  Ｌｏｇ−ＭＡＰアルゴリズム、又は、ＳＯＶＡアルゴリズムを用いることを特徴とする復号装置。
【請求項１０】
テイルバイティング畳み込み符号方式で符号化されたビット系列を受信し、その受信したビット系列を請求項１乃至９のいずれかの復号装置を用いて復号することを特徴とする受信装置。
【請求項１１】
請求項１０の復号装置において、
前記ゼロテイリング畳み込み符号用の復号器へ入力される前記復号対象のビット系列に関する入力値が、受信信号から得られた硬判定値であり、該硬判定値を用いて算出したハミング距離に基づいて復号することを特徴とする復号装置。
【請求項１２】
請求項１０の復号装置において、
前記ゼロテイリング畳み込み符号用の復号器へ入力される前記復号対象のビット系列に関する入力値が受信信号から得られたビット毎の対数尤度比に基づく軟判定値であり、該軟判定値に基づいて復号することを特徴とする復号装置。
【請求項１３】
テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する復号方法であって、
テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように該復号対象のビット系列から抽出したビット系列からなるプレフィックスを、該復号対象のビット系列の先頭に付加し、該復号対象のビット系列の少なくとも前端部分を含むように該復号対象のビット系列から抽出したビット系列からなるポストフィックスを、該復号対象のビット系列の末尾に付加する前処理工程と、
前記前処理工程で前記プレフィックス及び前記ポストフィックスそれぞれが付加された前処理後の復号対象のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する復号工程と、
前記復号工程で復号された復号後のビット系列から、前記プレフィックスに相当するビット列と前記ポストフィックスに相当するビット列とを除去する後処理工程と、
を含むことを特徴とする復号方法。
【請求項１４】
テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する工程をコンピュータに実行させるためのプログラムであって、
テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように該復号対象のビット系列から抽出したビット系列からなるプレフィックスを、該復号対象のビット系列の先頭に付加し、該復号対象のビット系列の少なくとも前端部分を含むように該復号対象のビット系列から抽出したビット系列からなるポストフィックスを、該復号対象のビット系列の末尾に付加する前処理工程と、
前記前処理工程で前記プレフィックス及び前記ポストフィックスそれぞれが付加された前処理後の復号対象のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する復号工程と、
前記復号工程で復号された復号後のビット系列から、前記プレフィックスに相当するビット列と前記ポストフィックスに相当するビット列とを除去する後処理工程と、
を、コンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テイル−バイティング畳み込み符号方式で符号化されたビット系列を復号する復号装置、復号方法及びプログラム、並びに、その復号装置を備えた受信装置に関するものである。
【背景技術】
【０００２】
従来、移動通信や宇宙通信などに実用化されている誤り訂正符号として畳み込み符号が知られている。この畳み込み符号を復号する復号器として、ビタビ復号器（Ｖｉｔｅｒｂｉ  ｄｅｃｏｄｅｒ）が実用化され、広く用いられている。このビタビ復号器は、１９６０年代後半にＶｉｔｅｒｂｉにより提案された、畳み込み符号に対して最も高い誤り訂正の効果を発揮できる最尤復号を行う復号器であり、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）の移動通信システムの受信機等でも使用されている（非特許文献１参照）。
【０００３】
標準的なビタビ復号器は、復号対象のビット系列がゼロテイリング（Ｚｅｒｏ−Ｔａｉｌｉｎｇ）畳み込み符号器を用いて符号化されていることを前提としている。このようなゼロテイリング畳み込み符号器は、広く普及しているＷ−ＣＤＭＡの送信機でも用いられている（非特許文献２）。このゼロテイリング畳み込み符号器では、シフトレジスタをオール“０”に初期化するゼロトレリス始端（Ｚｅｒｏ  ｔｒｅｌｌｉｓ  ｉｎｉｔｉａｌｉｚａｔｉｏｎ）と、シフトレジスタの最終状態もオール“０”となるようにテイルビット（Ｔａｉｌ  ｂｉｔ）を情報ビット系列に付加するゼロトレリス終端（Ｚｅｒｏ  ｔｒｅｌｌｉｓ  ｔｅｒｍｉｎａｔｉｏｎ）とが適用される。ゼロテイリング畳み込み符号器では、入力情報系列の最後にテイルビットを付与する必要があるため、短い情報ブロックで誤り訂正符号化を行って伝送または記録する場合に、テイルビットによるオーバーヘッドの割合が無視できなくなる。
【０００４】
また、３ＧＰＰ−ＬＴＥ（Long Term Evolution）／ＬＴＥ−Ａｄｖａｎｃｅｄ等の移動通信システムにおけるＬａｙｅｒ−１／Ｌａｙｅｒ−２（Ｌ１／Ｌ２）制御信号等には、テイルバイティング（Ｔａｉｌ−Ｂｉｔｉｎｇ）畳み込み符号方式が適用される（非特許文献３参照）。このテイルバイティング畳み込み符号方式では、テイルビットによるオーバーヘッドが生じることなく畳み込み符号の符号語を有限長のブロック符号に変換することができる符号方式であり、符号器のシフトレジスタの初期状態と最終状態とが、入力される情報ビット系列によって決められる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記テイルバイティング畳み込み符号方式の場合、符号器のシフトレジスタの初期状態と最終状態を入力される情報ビット系列によって決めるため、シフトレジスタの初期状態及び最終状態が共に“０”となるとは限らない。そのため、テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する復号器として、これまで広く一般に利用されているゼロテイリング畳み込み符号を前提とした標準的なビタビ復号器をそのまま適用することができない。状態数の多いテイルバイティング畳み込み符号方式で符号化されたビット系列を、前述の標準的なビタビ復号器で最尤復号しようとすると、状態数分のビタビアルゴリズムの繰返しが必要となるため、計算量の増加してしまうという課題がある。
また、復号器周辺の開発コストを抑制する観点から、テイルバイティング畳み込み符号方式で符号化されたビット系列の復号は、既に広く利用されているゼロテイリング畳み込み符号器を前提とする標準的なビタビ復号器を用いて構成し、復号器回路の消費電力を抑制する観点から繰り返し数が少なく、より計算量が少ない簡易なアルゴリズムで実現することが好ましい。
【０００６】
本発明は以上の問題点に鑑みなされたものであり、その目的は、テイルバイティング畳み込み符号方式で符号化されたビット系列を計算量の低減を図りつつ簡易に復号することができる復号装置、復号方法及びプログラム、並びに、その復号装置を備えた受信装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る復号装置は、テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する復号装置であって、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように該復号対象のビット系列から抽出したビット系列からなるプレフィックスを、該復号対象のビット系列の先頭に付加し、該復号対象のビット系列の少なくとも前端部分を含むように該復号対象のビット系列から抽出したビット系列からなるポストフィックスを、該復号対象のビット系列の末尾に付加する前処理手段と、前記前処理手段で前記プレフィックス及び前記ポストフィックスそれぞれが付加された前処理後のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する復号手段と、前記復号手段で復号された復号後のビット系列から、前記プレフィックスに相当するビット列と前記ポストフィックスに相当するビット列とを除去する後処理手段とを備える。
また、本発明に係る復号方法は、テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する復号方法であって、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように該復号対象のビット系列から抽出したビット系列からなるプレフィックスを、該復号対象のビット系列の先頭に付加し、該復号対象のビット系列の少なくとも前端部分を含むように該復号対象のビット系列から抽出したビット系列からなるポストフィックスを、該復号対象のビット系列の末尾に付加する前処理工程と、前記前処理工程で前記プレフィックス及び前記ポストフィックスそれぞれが付加された前処理後の復号対象のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する復号工程と、前記復号工程で復号された復号後のビット系列から、前記プレフィックスに相当するビット列と前記ポストフィックスに相当するビット列とを除去する後処理工程とを含む。
また、本発明に係るプログラムは、テイルバイティング畳み込み符号方式で符号化されたビット系列を復号する工程をコンピュータに実行させるためのプログラムであって、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように該復号対象のビット系列から抽出したビット系列からなるプレフィックスを、該復号対象のビット系列の先頭に付加し、該復号対象のビット系列の少なくとも前端部分を含むように該復号対象のビット系列から抽出したビット系列からなるポストフィックスを、該復号対象のビット系列の末尾に付加する前処理工程と、前記前処理工程で前記プレフィックス及び前記ポストフィックスそれぞれが付加された前処理後の復号対象のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号する復号工程と、前記復号工程で復号された復号後のビット系列から、前記プレフィックスに相当するビット列と前記ポストフィックスに相当するビット列とを除去する後処理工程と、を、コンピュータに実行させるものである。
これらの復号装置、復号方法及びプログラムでは、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように復号対象のビット系列から抽出したビット系列からなるプレフィックスが、復号対象のビット系列の先頭に付加される。更に、復号対象のビット系列の少なくとも前端部分を含むように復号対象のビット系列から抽出したビット系列からなるポストフィックスが、復号対象のビット系列の末尾に付加される。プレフィックス及びポストフィックスとしては、互いに同じビット数分を付加してもよいし、異なるビット数を付加してもよい。このように所定のプレフィックス及びポストフィックスが付加された前処理後のビット系列が、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器で復号される。
この復号器のトレリス線図において、復号器はゼロテイル畳み込み符号を前提としてゼロトレリス始端及びゼロトレリス終端が適用されているため、復号器のシフトレジスタは“０”の初期状態から開始し、最終状態が“０”となっている。しかし、前記所定のプレフィックスを復号対象のビット系列に付加することにより、トレリス線図上の最良のパスにおいてプレフィックスに対応するパスを通過し終わった時点の状態、すなわち、復号対象のビット系列に対応するパスが開始する時点（以下、適宜「パス開始時点」という。）の状態は、復号対象のビット系列を生成したときの符号器側のシフトレジスタの初期状態と高い確率で同じ状態になる。そして、前記所定のポストフィックスを付加することにより、トレリス線図上の最良のパスにおいて復号対象のビット系列に対応するパスが終了する時点（以下、適宜「パス終了時点」という。）の状態、すなわち、ポストフィックスに対応するパスが開始する時点の状態は、復号対象のビット系列を生成したときの符号器側のシフトレジスタの最終状態と高い確率で同じ状態になる。
以上のように、ゼロテイリング畳み込み符号用の復号器のトレリス線図において、前記前処理後のビット列全体のパスについては初期状態及び最終状態を“０”にすることができるため、ゼロテイリング畳み込み符号用の復号器の機能をそのまま利用することができる。そして、復号対象のビット系列については初期状態及び最終状態を符号器側のシフトレジスタの初期状態及び最終状態と高い確率で同じ状態にすることができるため、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の部分を準最尤復号（準最適復号）することができる。従って、この復号器で復号された復号後のビット系列から、プレフィックスに相当するビット列とポストフィックスに相当するビット列とを除去することにより、復号対象のビット系列が準最尤復号（準最適復号）された復号済みのビット系列を得ることができる。しかも、復号済みのビット系列を得るときの復号アルゴリズムはトレリス線図上で初期状態“０”から最終状態“０”までの１回の簡易なアルゴリズムで済み、復号器のシフトレジスタの状態の数だけ繰り返す必要がない。よって、テイルバイティング畳み込み符号方式で符号化されたビット系列を計算量の低減を図りつつ簡易に復号することができる。
【０００８】
また、前記復号装置において、前記テイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の１ビットの入力に対する出力ビット数をＰとし、該符号器の拘束長をＫとしたとき、前記プレフィックス及び前記ポストフィックスそれぞれのビット数は、Ｋ×５Ｐ以上であってもよい。この復号装置では、符号器の拘束長に対し、十分な数のプレフィックスとポストフィックスのビット数となり、上記ゼロテイリング畳み込み符号用の復号器のトレリス線図におけるパス開始時点及びパス終了時点それぞれの状態をより高い確率で上記所定の状態にすることができるため、テイルバイティング畳み込み符号方式で符号化されたビット系列の復号の精度を高めることができる。
また、前記復号装置において、前記プレフィックス及び前記ポストフィックスそれぞれとして、前記復号対象のビット系列をそのまま付加してもよい。この復号装置では、前処理が簡易になる。
また、前記復号装置において、前記プレフィックス及び前記ポストフィックスそれぞれとして、前記復号対象のビット系列を単数回または複数回繰り返したものを付加してもよい。この復号装置では、繰り返し数を増やしプレフィックスとポストフィックスのビット数を増やすことにより、上記ゼロテイリング畳み込み符号用の復号器のトレリス線図におけるパス開始時点及びパス終了時点それぞれの状態をより高い確率で上記所定の状態にすることができるため、テイルバイティング畳み込み符号方式で符号化されたビット系列の復号の精度をより高めることができる。なお、プレフィックスとポストフィックスは、互いに同じビット数分を付加してもよいし、互いに異なるビット数を付加してもよい。
また、前記復号装置において、前記前処理手段は、前記プレフィックス及び前記ポストフィックスそれぞれを付加する前に、前記復号対象のビット系列のデータ長を前記テイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の出力と同じデータ長に復元するデレートマッチングを行ってもよい。この復号装置では、符号器側でリピテーションやパンクチャリングによって任意の符号化率を生成するレートマッチングが適用されている場合、復号対象のビット系列のデータ長がテイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の出力と同じデータ長になるので、任意の符号化率に対応することができる。
また、前記復号装置において、前記ゼロテイリング畳み込み符号用の復号器は、最尤復号規範を用いて復号してもよい。この復号装置では、“０”および“１”の発生確率が等しい場合、復号対象のビット系列を最尤復号によりブロック誤り率を最小化することができる。
また、前記復号装置において、前記ゼロテイリング畳み込み符号用の復号器は、前記最尤復号規範を実現するために、ビタビアルゴリズムを用いてもよい。この復号装置では、“０”および“１”の発生確率が等しい場合、復号対象のビット系列を効率的に最尤復号できるとともに、ブロック誤り率を最小化することができる。
また、前記復号装置において、前記ゼロテイリング畳み込み符号用の復号器は、最大事後確率復号規範を用いて復号してもよい。この復号装置では、ビット誤り率を最小化することができる。
また、前記復号装置において、前記ゼロテイリング畳み込み符号用の復号器は、前記最大事後確率復号規範を実現するために、ＢＣＪＲアルゴリズム、対数領域ＢＣＪＲアルゴリズム、Ｌｏｇ−ＭＡＰアルゴリズム、ＭａｘＬｏｇ−ＭＡＰアルゴリズム、又は、ＳＯＶＡアルゴリズムを用いてもよい。この復号装置では、ビット誤り率を最小化することができる。
【０００９】
また、本発明に係る受信装置は、テイルバイティング畳み込み符号方式で符号化されたビット系列を受信し、その受信したビット系列を前記復号装置のいずれかを用いて復号する。この受信装置では、テイルバイティング畳み込み符号方式で符号化された受信ビット系列を、計算量の低減を図りつつ簡易に復号することができる。
前記受信装置において、前記ゼロテイリング畳み込み符号用の復号器へ入力される前記復号対象のビット系列に関する入力値が、受信信号から得られた硬判定値であり、該硬判定値を用いて算出したハミング距離に基づいて復号してもよい。この復号装置では、復号器への入力が“０”および“１”の２値となるため、復号処理が簡易になる。
また、前記受信装置において、前記ゼロテイリング畳み込み符号用の復号器へ入力される前記復号対象のビット系列に関する入力値が、受信信号から得られたビット毎の対数尤度比に基づく軟判定値であり、該軟判定値に基づいて復号してもよい（なお、対数尤度比については、例えば非特許文献４を参照）。この復号装置では、復号器への入力が多値または連続量となるため、硬判定値を用いた復号に比べて高い誤り訂正能力を発揮できる。
【発明の効果】
【００１０】
本発明によれば、状態数分のビタビアルゴリズムの繰返しが不要になるので、テイルバイティング畳み込み符号方式で符号化されたビット系列を、計算量の低減を図りつつ簡易に復号することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る復号方法の一例を示すフローチャート。
【図２】前処理工程で復号対象のビット系列に付加されるプレフィックスとびポストフィックスの一例を示す説明図。
【図３】プレフィックスとびポストフィックスの他の例を示す説明図。
【図４】プレフィックスとびポストフィックスの更に他の例を示す説明図。
【図５】プレフィックス及びポストフィックスのデータ長を変化させたときのブロック誤り率（ＢＬＥＲ）と変調シンボルあたりの受信電力対雑音電力密度比（ＥＳ／Ｎ０）との関係を示すグラフ。
【図６】（ａ）はテイルバイティング畳み込み符号器の一構成例を示す説明図。（ｂ）はテイルバイティング畳み込み符号を生成するときのトレリスの一例を示す説明図。
【図７】テイルバイティング畳み込み符号器の他の構成例を示す説明図。
【図８】（ａ）は比較例としてのゼロテイリング畳み込み符号器の一構成例を示す説明図。（ｂ）はゼロテイリング畳み込み符号を生成するときのトレリスの一例を示す説明図。
【図９】比較例としてのゼロテイリング畳み込み符号器の他の構成例を示す説明図。
【図１０】テイルバイティング畳み込み符号を用いて無線通信を行った場合のブロック誤り率（ＢＬＥＲ）と変調シンボルあたりの受信電力対雑音電力密度比（ＥＳ／Ｎ０）との関係を示すグラフ。
【図１１】ゼロテイリング畳み込み符号を用いて無線通信を行った場合のブロック誤り率（ＢＬＥＲ）と変調シンボルあたりの受信電力対雑音電力密度比（ＥＳ／Ｎ０）との関係を示すグラフ。
【図１２】入力情報ビット系列をテイルバイティング畳み込み符号方式で符号化した後に実行されるインターリーブ及びレートマッチングの一例を示すブロック図。
【図１３】（ａ）に示すインターリーブ後の所定ビット長の各ビット系列の説明図。（ｂ）は仮想円環状バッファ（ＶＣＢ）の説明図。
【図１４】本実施形態に係る復号装置を備えた受信装置の要部構成の一例を示すブロック図。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態について説明する。本実施形態の復号方法は、例えば、誤り訂正符号としてテイルバイティング畳み込み符号を用いる３ＧＰＰ−ＬＴＥ／ＬＴＥ−Ａｄｖａｎｃｅｄなどの移動通信システム、近距離無線通信システム、有線通信システムなどの通信システムに適用することができる。また、本実施形態の復号方法は、通信システムだけでなく、誤り訂正符号としてテイルバイティング畳み込み符号を用いる様々な他の装置やシステム（例えば、ハードディスクなどの磁気記憶再生装置や光学ディスクの再生装置等）にも適用することができる。
【００１３】
図１は、本発明の実施形態に係る復号方法の一例を示すフローチャートである。本実施形態の復号方法では前処理工程（ステップ１０１）と復号工程（ステップ１０２）と後処理工程（ステップ１０３）とが実施される。
【００１４】
前処理工程（ステップ１０１）では、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の少なくとも後端部分を含むように復号対象のビット系列から抽出したビット系列からなるプレフィックスを、復号対象のビット系列の先頭に付加する。更に、復号対象のビット系列の少なくとも前端部分を含むように復号対象のビット系列から抽出したビット系列からなるポストフィックスを、復号対象のビット系列の末尾に付加する。
【００１５】
復号工程（ステップ１０２）では、前処理工程でプレフィックス及びポストフィックスそれぞれが付加された前処理後のビット系列を、前記テイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計されたゼロテイリング畳み込み符号用の復号器（以下、「要素復号器」という。）で復号する（ステップ１０２）。
【００１６】
上記復号工程の要素復号器で用いられる復号アルゴリズムとしては、例えば、最尤復号規範に基づくアルゴリズムを用いることができる。復号対象の受信ビット系列における“０”および“１”の発生確率が等しい場合、復号対象の受信ビット系列を最尤復号規範に基づくアルゴリズムで復号することにより、ブロック誤り率を最小化することができる。この最尤復号規範を効率的に実行するアルゴリズムとしてはビタビ（Ｖｉｔｅｒｂｉ）アルゴリズムが一般的である。ビタビアルゴリズムを用いることにより、“０”および“１”の発生確率が等しい場合に、復号対象の受信ビット系列を効率的に最尤復号できるとともに、ブロック誤り率を最小化することができる。
【００１７】
また、上記復号工程の要素復号器で用いられる復号アルゴリズムとしては、ビット誤り率を最小化することができる最大事後確率復号規範に基づくアルゴリズムを適用してもよい。また、この最大事後確率復号規範に基づくアルゴリズムとしては、ＢＣＪＲアルゴリズム、対数領域ＢＣＪＲアルゴリズム、Ｌｏｇ−ＭＡＰアルゴリズム、ＭａｘＬｏｇ−ＭＡＰアルゴリズム、又は、ＳＯＶＡアルゴリズムを用いることができる。
【００１８】
後処理工程（ステップ１０３）では、復号工程で復号された復号後のビット系列から、プレフィックスに相当するビット列とポストフィックスに相当するビット列とを除去する。
【００１９】
図１の復号方法によれば、上記所定のプレフィックス及びポストフィックスが付加された前処理後のビット系列を復号する要素復号器は、ゼロテイル畳み込み符号を前提としてゼロトレリス始端及びゼロトレリス終端が適用されている。そのため、トレリス線図において要素復号器のシフトレジスタは“０”の初期状態から開始し、最終状態が“０”となっている。しかし、上記所定のプレフィックスが復号対象のビット系列に付加されていることにより、トレリス線図上の最良のパスにおいてプレフィックスに対応するパスを通過し終わった時点の状態、すなわち、復号対象のビット系列に対応するパスが開始するパス開始時点の状態は、復号対象のビット系列を生成したときの符号器側のシフトレジスタの初期状態と高い確率で同じ状態になる。そして、前記所定のポストフィックスを付加することにより、トレリス線図上の最良のパスにおいて復号対象のビット系列に対応するパスが終了するパス終了時点の状態、すなわち、ポストフィックスに対応するパスが開始する時点の状態は、復号対象のビット系列を生成したときの符号器側のシフトレジスタの最終状態と高い確率で同じ状態になる。
【００２０】
以上のように、図１のステップ１０２の復号工程で用いる要素復号器のトレリス線図において、前処理後のビット列全体のパスについては初期状態及び最終状態を“０”にすることができるため、ゼロテイリング畳み込み符号用の復号器の機能をそのまま利用することができる。そして、復号対象のビット系列については初期状態及び最終状態を符号器側のシフトレジスタの初期状態及び最終状態と高い確率で同じ状態にすることができるため、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列の部分を準最尤復号（準最適復号）することができる。従って、この要素復号器で復号された復号後のビット系列から、プレフィックスに相当するビット列とポストフィックスに相当するビット列とを除去することにより、復号対象のビット系列が準最尤復号（準最適復号）された復号済みのビット系列を得ることができる。しかも、復号済みのビット系列を得るときの復号アルゴリズムはトレリス線図上で初期状態“０”から最終状態“０”までの１回の簡易なアルゴリズムで済み、要素復号器のシフトレジスタの状態の数だけ繰り返す必要がない。よって、テイルバイティング畳み込み符号方式で符号化されたビット系列を計算量の低減を図りつつ簡易に復号することができる。
【００２１】
なお、図１の復号方法において、復号対象のビット系列に付加されるプレフィックス及びポストフィックスとしては、次のようなものを付加することができる。
【００２２】
図２は、前処理工程で復号対象のビット系列に付加されるプレフィックスとびポストフィックスの一例を示す説明図である。本例では、テイルバイティング畳み込み符号方式で符号化された復号対象のビット系列２００の少なくとも後端部分を含む後部ビット列２０１を、復号対象のビット系列２００から抽出する。なお、通常、この復号対象のビット系列２００の長さおよび並びは符号器側におけるブロックあたりの符号語長と揃える必要がある。すなわち、符号器側で後述するパンクチャリングやリピテーションによる符号化率調整（レートマッチング）やバースト誤りをランダム化するためのインターリーブが適用されている場合には、その逆操作として後述するデレートマッチングやデインターリーブが復号処理の前段に必要となる。この抽出した後部ビット列２０１を、プレフィックス２１１として、復号対象のビット系列２００の先頭に付加する。また、復号対象のビット系列２００の少なくとも前端部分を含む前部ビット列２０２を、復号対象のビット系列２００から抽出する。この抽出した前部ビット列２０１を、ポストフィックス２１２として、復号対象のビット系列２００の末尾に付加する。このように復号対象のビット系列２００にプレフィックス２１１及びポストフィックス２１２を付加した前処理後のビット系列２１０に対して、前述の復号工程（ステップ１０２）を実行する。
【００２３】
図３は、プレフィックスとびポストフィックスの他の例を示す説明図である。本例では、プレフィックス２２１及びポストフィックス２２２それぞれとして、復号対象のビット系列２００をそのまま、復号対象のビット系列２００の先頭及び末尾それぞれに付加する。このように復号対象のビット系列２００にプレフィックス２２１及びポストフィックス２２２を付加した前処理後のビット系列２２０に対して、前述の復号工程（ステップ１０２）を実行する。この場合は、上記ステップ１０２の前処理が簡易になる。
【００２４】
図４は、プレフィックスとびポストフィックスの更に他の例を示す説明図である。本例では、プレフィックス２３１及びポストフィックス２３２それぞれとして、復号対象のビット系列２００を複数回繰り返したものを、復号対象のビット系列２００の先頭及び末尾それぞれに付加する。このように復号対象のビット系列２００にプレフィックス２３１及びポストフィックス２３２を付加した前処理後のビット系列２３０に対して、前述の復号工程（ステップ１０２）を実行する。この場合は、付加するビット系列の繰り返し数を増やしプレフィックスとポストフィックスのビット数を増やすことにより、上記要素復号器のトレリス線図におけるパス開始時点及びパス終了時点それぞれの状態をより高い確率で上記所定の状態にすることができるため、テイルバイティング畳み込み符号方式で符号化されたビット系列の復号の精度をより高めることができる。
なお、図４の例において、プレフィックス２３１及びポストフィックス２３２のいずれか一方は、復号対象のビット系列２００を単数回繰り返したもの、すなわち復号対象のビット系列２００そのものであってもよい。
【００２５】
なお、図２〜図４の例において、テイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の１ビットの入力に対する出力ビット数をＰとし、その符号器の拘束長をＫとしたとき、上記プレフィックス２１１及びポストフィックス２１２それぞれのビット数は、Ｋ×５Ｐ以上のビット数であってもよい。この場合、符号器の拘束長Ｋに対し、十分なビット数のプレフィックス２１１及びポストフィックス２１２となり、上記所定の要素復号器のトレリス線図におけるパス開始時点及びパス終了時点それぞれの状態をより高い確率で上記所定の状態にすることができる。したがって、テイルバイティング畳み込み符号方式で符号化されたビット系列の復号の精度を高めることができる。
【００２６】
図５は、復号対象のデータ系列に付加されるプレフィックス２１１及びポストフィックス２１２のデータ長（以下、「付加データ長Ｎ」という。）を変化させたときの加法性ガウス雑音（ＡＷＧＮ）伝搬路におけるブロック誤り率（ＢＬＥＲ）と変調シンボルあたりの受信電力対雑音電力密度比（ＥＳ／Ｎ０）との関係を示すグラフである。図５は、拘束長Ｋが７、符号化率Ｒが１／３、生成多項式（８進数表記）［Ｇ０  Ｇ１  Ｇ２］が［１３３  １７１  １６５］のテイルバイティング畳み込み符号の例である。また、入力情報ビット系列のブロック長は４０ビットであり、符号語のデータ長は１２０ビットであり、符号器の入力ビット数１に対する出力ビット数Ｐは３である。付加データ長Ｎの値は、Ｎ＝ｎ×Ｐ×Ｋ（ｎ＝１，・・・，８）の範囲で変化させた。図５の結果から、ブロック誤り率（ＢＬＥＲ）はｎ≧５すなわちＮ≧５×Ｐ×Ｋで収束し、良好なブロック誤り率（ＢＬＥＲ）特性を得るには、プレフィックス２１１及びポストフィックス２１２のデータ長である付加データ長Ｎは、拘束長Ｋの５Ｐ以上のビット数であるのが好ましい。
【００２７】
また、図２〜図４の例において、プレフィックス２１１とポストフィックス２１２は、互いに同じビット数分を付加してもよいし、異なるビット数を付加してもよい。
【００２８】
ここでテイルバイティング畳み込み符号を生成するテイルバイティング畳み込み符号方式について、比較例としてのゼロテイリング畳み込み符号方式とともに最もシンプルな拘束長３、原符号化率１／２の符号器で説明する。
【００２９】
図６（ａ）は、本実施形態の復号方法で復号する復号対象のデータ系列であるテイルバイティング畳み込み符号を生成するテイルバイティング畳み込み符号器の一構成例を示す説明図である。図６（ｂ）は、図６（ａ）の符号器でテイルバイティング畳み込み符号を生成するときのトレリスの一例を示す説明図である。本例では、２個のシフトレジスタ９０１（ＭＳＢ），９０２（ＬＳＢ）を有し、拘束長３及び原符号化率１／２のテイルバイティング畳み込み符号方式の符号器について示している。その符号の生成多項式（８進数表記）は、Ｇ１＝７、Ｇ２＝５で表記される。なお、図６（ｂ）のトレリスにおいて太線で示したパスは、入力情報ビット系列｛０，１，１，１，０，１｝からテイルバイティング畳み込み符号｛１０，００，０１，１０，０１，００｝を生成したときのパスである。
【００３０】
図６において、テイルバイティング畳み込み符号器におけるシフトレジスタ９０１（ＭＳＢ），９０２（ＬＳＢ）の初期値としては、入力情報ビット系列におけるメモリ長分（シフトレジスタの段数分。図示の例では２ビット分）の最終情報ビットに対応する値が設定される。例えば、図示の例では、入力情報ビット系列の最終２ビットが｛０，１｝であるので、シフトレジスタ９０１（ＭＳＢ）の初期値を｛１｝に設定し、シフトレジスタ９０２（ＬＳＢ）の初期値を｛０｝に設定する。この設定により、シフトレジスタ９０１（ＭＳＢ），９０２（ＬＳＢ）の初期状態と最終状態とが同一となる。
【００３１】
次に、上記復号方法を３ＧＰＰ−ＬＴＥ／ＬＴＥ−Ａｄｖａｎｃｅｄ等の移動通信システムで送受信される制御信号（例えば、Ｌ１／Ｌ２制御信号）に適用した場合の実施形態について説明する。
【００３２】
図７は、本実施形態の復号方法で復号する復号対象のデータ系列であるテイルバイティング畳み込み符号を生成するテイルバイティング畳み込み符号器の他の構成例を示す説明図である（非特許文献３参照）。図７の例では、６個のシフトレジスタ９０１〜９０６を有し、拘束長７及び原符号化率１／３のテイルバイティング畳み込み符号方式の符号器について示している。その符号の生成多項式（８進数表記）は、Ｇ０＝１３３、Ｇ１＝１７１、Ｇ２＝１６５で表記される（非特許文献３参照）。
【００３３】
図７において、テイルバイティング畳み込み符号器におけるシフトレジスタ９０１〜９０６の初期値としては、入力情報ビット系列ｃｋにおけるメモリ長分（シフトレジスタの段数分。図示の例では６ビット分）の最終情報ビットに対応する値が設定される。例えば、入力情報ビット系列ｃｋの最終６ビットが｛０，１，０，０，１，０｝であれば、シフトレジスタ９０１〜９０６の初期状態を入力情報ビット系列ｃｋの最終６ビットと同じ｛０，１，０，０，１，０｝に設定する。この設定により、シフトレジスタ９０１〜９０６の初期状態と最終状態とが同一となる。
【００３４】
図６及び図７に例示したようなテイルバイティング畳み込み符号器では、通常のゼロテイリング畳み込み符号器と比較して、トレリス終端用のビット付与が不要となるため、周波数利用効率が向上する。但し、テイルバイティング畳み込み符号の場合、符号器の初期状態と最終状態の候補が複数存在するため、復号器で最適復号を行うためには、符号器のシフトレジスタの初期状態（最終状態）を復号器側で推定する必要がある。そのため、復号処理がその分複雑となる。
【００３５】
図８（ａ）は、比較例としてのゼロテイリング畳み込み符号器の一構成例を示す説明図である。図８（ｂ）は、図８（ａ）の符号器でゼロテイリング畳み込み符号を生成するときのトレリスの一例を示す説明図である。本例では、２個のシフトレジスタ９２１（ＭＳＢ），９２２（ＬＳＢ）を有し、拘束長３及び原符号化率１／２のテイルバイティング畳み込み符号方式の符号器について示している。その符号の生成多項式（８進数表記）は、Ｇ１＝７、Ｇ２＝５で表記される。なお、図８（ｂ）のトレリスにおいて太線で示したパスは、入力情報ビット系列｛１，０，１，１｝からテイルバイティング畳み込み符号｛１１，１０，００，０１，０１，１１｝を生成したときのパスである。
【００３６】
図８において、ゼロテイリング畳み込み符号器におけるシフトレジスタ９２１（ＭＳＢ），９２２（ＬＳＢ）の初期値としては、各シフトレジスタ９３１〜９３６の初期値として、“０”が設定される。そして、各シフトレジスタ９２１（ＭＳＢ），９２２（ＬＳＢ）の最終状態がすべて“０”となるように入力情報ビット系列にゼロテイルビットが付与される。すなわち、入力情報ビット系列｛１，０，１，１｝の後ろにシフトレジスタ９２１（ＭＳＢ），９２２（ＬＳＢ）の段数分（図示の例では２ビット分）の“０”が追加され、符号器に入力される。この設定により、シフトレジスタ９２１（ＭＳＢ），９２２（ＬＳＢ）の初期状態と最終状態とが同一の“０”となる。
【００３７】
図９は、比較例としての最適化されたゼロテイリング畳み込み符号器の他の構成例を示す説明図である（非特許文献５参照）。図９の例では、６個のシフトレジスタ９３１〜９３６を有し、拘束長７及び原符号化率１／３のゼロテイリング畳み込み符号方式の符号器について示している。その符号の生成多項式（８進数表記）は、Ｇ０＝１３３、Ｇ１＝１４５、Ｇ２＝１７５で表記される。
【００３８】
図９のゼロテイリング畳み込み符号器の場合は、各シフトレジスタ９３１〜９３６の初期値として、“０”が設定される。そして、各シフトレジスタ９３１〜９３６の最終状態がすべて“０”となるように入力情報ビット系列ｃｋにゼロテイルビットが付与される。入力情報ビット系列の後ろにシフトレジスタ９３１〜９３６の段数分（図示の例では６ビット分）の“０”が追加され、符号器に入力される。この設定により、シフトレジスタ９３１〜９３６の初期状態と最終状態とが同一の“０”となる。
【００３９】
図８及び図９に例示したようなゼロテイリング畳み込み符号器では、トレリス終端用のテイルビットを付与する必要があるため、小さなブロックサイズのビット系列において周波数利用効率が劣化する。また、同じブロック長および同じコードワード長であれば、ゼロテイリング畳み込み符号の実効的な符号化率は、前述のテイルバイティング畳み込み符号に比べて高くなるため、誤り耐性が劣化する。
【００４０】
図１０及び図１１はそれぞれ、テイルバイティング畳み込み符号及びゼロテイリング畳み込み符号を用いて通信を行った場合の加法性ガウス雑音（ＡＷＧＮ）伝搬路におけるブロック誤り率（ＢＬＥＲ）と変調シンボルあたりの受信電力対雑音電力密度比（ＥＳ／Ｎ０）との関係を示すグラフである。図１０は、符号化率Ｒが１／３及び符号語長が１２０ビットのテイルバイティング畳み込み符号の例である。また、図１１は、符号化率Ｒが２／３及び符号語長が６０ビットのゼロテイリング畳み込み符号の例である。また、図１０及び図１１の例において、入力情報ビット系列のブロック長は４０ビットであり、変調方式はＱＰＳＫ（Qquadrature Phase Shift Keying）であり、符号器の拘束長Ｋは７である。また、各図中の「○」はテイルバイティング畳み込み符号の場合のデータを示し、「△」はゼロテイリング畳み込み符号の場合のデータを示す。図１０及び図１１に示すように、拘束長Ｋが入力情報ビット系列のブロック長（系列長に対して無視できない長さ）の場合、ゼロテイリング畳み込み符号に比べて、テイルバイティング畳み込み符号の方のブロック誤り率（ＢＬＥＲ）特性が優れている。また、ゼロテイリング畳み込み符号では、テイルバイティング畳み込み符号と同一の符号語長でもテイルビットにより実効的な符号化率が増大している。
【００４１】
図１２は、入力情報ビット系列をテイルバイティング畳み込み符号方式で符号化した後に実行されるインターリーブ及びレートマッチングの一例を示すブロック図である。ここで、インターリーブ（Interleaving）とは、伝送路上で発生するバースト誤りをランダム化するために符号語のビットを入れ換える処理である。受信側では、受信した符号語を復号する前にビットを元の順番に戻すデインターリーバ（De-Interleaving）が実行される。また、レートマッチング（Rate Matching）とは、伝送対象のビット系列のコードレート（ビットレート）を、伝送路の物理チャネル（ＬＴＥ／ＬＴＥ−Ａｄｖａｎｃｅｄの場合、例えば物理個別制御チャネルＰＤＣＣＨ）のデータ伝送レートに合わせるために、物理チャネルにおける所定のビット数に合わせるために、符号器から出力された符号語のビットを削除したり繰り返したりする処理である。
【００４２】
図１２において、前述の図７に例示したテイルバイティング畳み込み符号器で符号化された符号語ｄｋ（０），ｄｋ（１），ｄｋ（２）はブロックインターリーバー（Sub-block interleaver）９５０−１，９５０−２，９５０−３の深さ（ＬＴＥ／ＬＴＥ−Ａｄｖａｎｃｅｄの場合、３２ビット長）の整数倍のブロック長となるようにそれぞれ、ダミービット追加補充（Dummy bit padding）部９４０−１，９４０−２，９４０−３により所定長のダミービットが追加される。ダミービットが追加された所定ビット数のビット系列ｙｋ（０），ｙｋ（１），ｙｋ（２）はそれぞれ、サブブロックインターリーバ（Sub-block interleaver）９５０−１，９５０−２，９５０−３により所定の規則でビットを入れ換えるインターリーブが行われる。図１３（ａ）に示すインターリーブ後の所定ビット長の各ビット系列νｋ（０），νｋ（１），νｋ（２）はビットコレクション（Bit collection）部９６０により集められ、ダミービット削除（Dummy bit deletion）部９７０により前記追加されたダミービットが削除された後、図１３（ｂ）に示すように仮想円環状バッファ（ＶＣＢ：Virtual Circular Buffer）に格納される。そして、ビット選択・除去（Bit selection and pruning）部９８０により、仮想円環状バッファ（ＶＣＢ）に格納された無端状のビット系列ｗｋの所定の読み出し開始位置から、次の（１）〜（４）に例示するように符号化率Ｒに応じて所定長さ（所定ビット数のビット系列が読み出されることにより、伝送対象となるレートマッチング後の符号化ビット系列ｅｋが生成される。
（１）符号化率Ｒ＝２／３  →  ＶＣＢから半周分ビットを読み出す。
（２）符号化率Ｒ＝１／２  →  ＶＣＢから２／３周分ビットを読み出す。
（３）符号化率Ｒ＝１／３  →  ＶＣＢから１周分ビットを読み出す。
（４）符号化率Ｒ＝１／６  →  ＶＣＢから２周分ビットを読み出す。
【００４３】
図１４は、本実施形態に係る復号装置を備えた受信装置の要部構成の一例を示すブロック図である。本実施形態の受信装置は、３ＧＰＰ−ＬＴＥ／ＬＴＥ−Ａｄｖａｎｃｅｄ等の移動通信システムの通信端末である移動局装置に組み込むことができる。
【００４４】
図１４において、本実施形態の受信装置は、復調部１０と、対数尤度比計算部２０と、復号装置３０とを備えている。復調部１０は、送信側の変調方式に対応する復調処理を実行することにより、受信データ系列を出力する。
【００４５】
対数尤度比計算部２０は、受信データ系列における符号ビットごとに、そのビットが“１”である確率と“０”である確率の比の対数で定義される対数尤度比（ＬＬＲ：Log-Likelihood Ratio）を計算する。対数尤度比計算部２０は、この対数尤度比に基づいて、硬判定値（“０”，“１”）又は軟判定値（例えば、３ビット量子化の場合、“０”，“１”，“２”，“３”，“４”，“５”，“６”，“７”）を出力することができる。なお、これらの硬判定値や軟判定値は、受信信号の電力値に基づいて出力してもよい。
【００４６】
復号装置３０は、デレートマッチング（De-Rate Matching）部３０１と、デインターリーブ（De-Interleaving）部３０２と、プリフィックス・ポストフィックス付加（Cyclic Prefix & Cyclic Postfix Attachment）部３０３と、ゼロテイリング畳み込み符号用の要素復号器（Element Decoder）３０４と、復号済みプリフィックス・ポストフィックス除去（Decoded Cyclic Prefix & Decoded Cyclic Postfix Detachment）部３０５とを備える。
【００４７】
デレートマッチング部３０１は、受信ビット系列長（ビット数）が、送信側の符号器の出力と同じ符号語長（レートマッチング前の符号語長）となるように処理する。すなわち、このデレートマッチングでは、復号対象の受信ビット系列のデータ長をテイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の出力と同じデータ長に復元するように処理する。符号器側でリピテーションやパンクチャリングによって任意の符号化率を生成するレートマッチングが適用されている場合、復号対象の受信ビット系列のデータ長がテイルバイティング畳み込み符号方式で符号化するときに用いられた符号器の出力と同じデータ長になるので、任意の符号化率に対応することができる。
【００４８】
なお、受信信号の軟判定情報（軟判定値）として、対数尤度比計算部２０から出力された対数尤度比を用いる場合、パンクチャされているビットは、対数尤度比＝０に設定（“０”と“１”の確率が等しいので）する。一方、リピテーションされているビットは対数尤度比を繰り返し毎に同一の送信ビットに対応する対数尤度比の値へ加算する。この加算は、変調シンボルレベルにおける最大比合成と同等の効果がある。
【００４９】
デインターリーブ部３０２は、デレートマッチング部３０１で所定のデータ長（ビット数）になった受信ビット系列（符号語）を復号する前に、その受信ビット系列のビットの並びを元の順番、すなわち符号器側でのビットの並びの順番となるように戻す。
【００５０】
プリフィックス・ポストフィックス付加部３０３は、デインターリーブ部３０２でビットの並びが元の順番に戻された受信ビット系列の少なくとも後端部分を含むように受信ビット系列から抽出したビット系列からなるプレフィックスを、受信ビット系列の先頭に付加する。更に、プリフィックス・ポストフィックス付加部３０３は、受信ビット系列の少なくとも前端部分を含むように受信ビット系列から抽出したビット系列からなるポストフィックスを、受信ビット系列の末尾に付加する。
【００５１】
なお、プリフィックス・ポストフィックス付加部３０３で付加するプレフィックス及びポストフィックスとしては、前述の図２〜図４に例示したものを用いることができる。また、前述のようにプレフィックス及びポストフィックスそれぞれのビット数は、Ｋ×５Ｐ以上のビット数であってもよい。ここで、Ｐはテイルバイティング畳み込み符号方式で復号対象のビット系列を符号化するときに用いられた符号器の１ビットの入力に対する出力ビット数であり、Ｋはその符号器の拘束長である。また、プレフィックスとポストフィックスは、互いに同じビット数分を付加してもよいし、異なるビット数を付加してもよい。
【００５２】
要素復号器３０４は、復号対象の受信データ系列の符号化に用いられたテイルバイティング畳み込み符号方式と同一の生成多項式に基づき設計された復号器である。要素復号器３０４は、所定の復号アルゴリズムにより、プリフィックス・ポストフィックス付加部３０３でプレフィックス及びポストフィックスそれぞれが付加された前処理後の受信ビット系列を復号する。
【００５３】
なお、要素復号器３０４へ入力される復号対象の受信ビット系列に関する入力値が硬判定値（“０”および“１”）の場合、要素復号器３０４は、その硬判定値を用いて表１に示すようにトレリス上の硬判定メトリックを決定し、その決定した硬判定メトリックを用いて算出したハミング距離に基づいてトレリス上のパスを決定して復号することができる。この場合は、要素復号器３０４への入力が“０”および“１”の２値となるため、復号処理が簡易になる。
【表１】
2014068158.tif 000003
【００５４】
ここで、「ハミング距離」とは、対比される２つの文字列（本実施形態の場合、復号前の受信ビット系列）の中で互いに対応する位置で異なるを有する文字（本実施形態の場合は、異なる値を有するビットの個数）である。各文字列（ビット系列）をｎ次元（ｎ：文字数、ビット数）の線形空間におけるベクトルとして考えると、上記「ハミング距離」は当該線形空間における距離の性質を有し、各ベクトルで表される２点間のマンハッタン距離と同一である。「ハミング距離」が“０”の場合は、対比される２つの文字列（ビット系列）が同一であることを示す。
【００５５】
また、要素復号器３０４へ入力される復号対象の受信ビット系列に関する入力値が受信信号から得られたビット毎の対数尤度比に基づく軟判定値（例えば、３ビット量子化の場合、“０”，・・・，“７”）である場合、要素復号器３０４は、前述のハミング距離を用いずに、その軟判定値を用いて例えば表２に示すように軟判定メトリックを決定し、その決定した軟判定メトリックに基づいてトレリス上のパスを決定して復号してもよい。この場合は、要素復号器３０４への入力が多値または連続量となるため、硬判定値を用いた復号に比べて高い誤り訂正能力を発揮できる。
【表２】
2014068158.tif 000004
【００５６】
要素復号器３０４における復号アルゴリズムとしては、例えば、最尤復号規範に基づくアルゴリズムを用いることができる。復号対象の受信ビット系列における“０”および“１”の発生確率が等しい場合、復号対象の受信ビット系列を最尤復号規範に基づくアルゴリズムで復号することにより、ブロック誤り率を最小化することができる。この最尤復号規範を効率的に実行するアルゴリズムとしてはビタビ（Ｖｉｔｅｒｂｉ）アルゴリズムが一般的である。ビタビアルゴリズムを用いることにより、“０”および“１”の発生確率が等しい場合に、復号対象の受信ビット系列を効率的に最尤復号できるとともに、ブロック誤り率を最小化することができる。
【００５７】
また、要素復号器３０４における復号アルゴリズムとしては、ビット誤り率を最小化することができる最大事後確率復号規範に基づくアルゴリズムを適用してもよい。また、この最大事後確率復号規範に基づくアルゴリズムとしては、ＢＣＪＲアルゴリズム、対数領域ＢＣＪＲアルゴリズム、Ｌｏｇ−ＭＡＰアルゴリズム、ＭａｘＬｏｇ−ＭＡＰアルゴリズム、又は、ＳＯＶＡアルゴリズムを用いることができる。
【００５８】
復号済みプリフィックス・ポストフィックス除去部３０５は、要素復号器３０４で復号された復号後の受信ビット系列から、プレフィックスに相当するビット列とポストフィックスに相当するビット列とを除去する。これにより、送信側の符号器で符号化する前の入力情報ビット系列を復元することができる。
【００５９】
以上、図６〜図１４の実施形態によれば、テイルバイティング畳み込み符号方式で符号化された受信ビット系列を、計算量の低減を図りつつ簡易に復号することができる。
【００６０】
なお、本明細書で説明された復号方法の各工程並びに復号装置及び受信装置の構成要素は、様々な手段によって実装することができる。例えば、これらの工程及び構成要素は、ハードウェア、ファームウェア、ソフトウェア、又は、それらの組み合わせで実装されてもよい。
【００６１】
ハードウェア実装については、実体（例えば、各種受信装置、Ｎｏｄｅ Ｂ、端末、ハードディスクドライブ装置、又は、光ディスクドライブ装置）において上記工程及び構成要素を実現するために用いられる処理ユニット等の手段は、１つ又は複数の、特定用途向けＩＣ（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰ）、デジタル信号処理装（ＤＳＰＤ）、プログラマブル・ロジック・デバイス（ＰＬＤ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、本明細書で説明された機能を実行するようにデザインされた他の電子ユニット、コンピュータ、又は、それらの組み合わせの中に実装されてもよい。
【００６２】
また、ファームウェア及び／又はソフトウェア実装については、上記工程及び構成要素を実現するために用いられる処理ユニット等の手段は、本明細書で説明された機能を実行するプログラム（例えば、プロシージャ、関数、モジュール、インストラクション、などのコード）で実装されてもよい。一般に、ファームウェア及び／又はソフトウェアのコードを明確に具体化する任意のコンピュータ／プロセッサ読み取り可能な媒体が、本明細書で説明された上記工程及び構成要素を実現するために用いられる処理ユニット等の手段の実装に利用されてもよい。例えば、ファームウェア及び／又はソフトウェアコードは、例えば制御装置において、メモリに記憶され、コンピュータやプロセッサにより実行されてもよい。そのメモリは、コンピュータやプロセッサの内部に実装されてもよいし、又は、プロセッサの外部に実装されてもよい。また、ファームウェア及び／又はソフトウェアコードは、例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマブルリードオンリーメモリ（ＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、ＦＬＡＳＨメモリ、フロッピー（登録商標）ディスク、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）、磁気又は光データ記憶装置、などのような、コンピュータやプロセッサで読み取り可能な媒体に記憶されてもよい。そのコードは、１又は複数のコンピュータやプロセッサにより実行されてもよく、また、コンピュータやプロセッサに、本明細書で説明された機能性のある態様を実行させてもよい。
【００６３】
また、本明細書で開示された実施形態の説明は、当業者が本開示を製造又は使用するのを可能にするために提供される。本開示に対するさまざまな修正は当業者には容易に明白になり、本明細書で定義される一般的原理は、本開示の精神又は範囲から逸脱することなく、他のバリエーションに適用可能である。それゆえ、本開示は、本明細書で説明される例及びデザインに限定されるものではなく、本明細書で開示された原理及び新規な特徴に合致する最も広い範囲に認められるべきである。
【符号の説明】
【００６４】
１０  復調部
２０  対数尤度比計算部
３０  復号装置
２００  復号対象のビット系列
２１０  前処理後のビット系列
２１１，２２１，２３１  プレフィックス
２１２，２２２，２３２  ポストフィックス
３０１  デレートマッチング部
３０２  デインターリーブ部
３０３  プレフィックス・ポストフィックス付加部
３０４  要素復号器
３０５  復号済みプリフィックス・ポストフィックス除去部
【先行技術文献】
【非特許文献】
【００６５】
【非特許文献１】立川敬二 監修, “Ｗ−ＣＤＭＡ移動通信方式，”丸善，東京，2001．
【非特許文献２】3GPP TS25.212 V7.11.0, “Technical Specification Group Radio Access Network; Mutliplexing and channel coding (FDD), Release 7,” September 2009.
【非特許文献３】3GPP TS36.212 V10.5.0, “Evolved Universal Terrestrial Radio Access (E-UTRA); Mutliplexing and channel coding (FDD), Release 10,” March 2012.
【非特許文献４】Manabu Mikami, Masayuki Miyashita, Haruya Miyajima, Kenji Hoshino, Hitoshi Yoshino and Teruya Fujii, “Field Evaluations on a Prototype System of Cooperative Multi-cell MIMO Transmission for Asynchronous Inter-Site Base Station Networks,” Proceedings of IEEE VTC2012-Spring, Yokohama, Japan, May 2012.
【非特許文献５】八嶋弘幸, “畳み込み符号とViterbi復号,” トリケップス, 東京, 2008.
【図１】
2014068158.tif 000005
【図２】
2014068158.tif 000006
【図３】
2014068158.tif 000007
【図４】
2014068158.tif 000008
【図６】
2014068158.tif 000009
【図７】
2014068158.tif 000010
【図８】
2014068158.tif 000011
【図９】
2014068158.tif 000012
【図１０】
2014068158.tif 000013
【図１１】
2014068158.tif 000014
【図１２】
2014068158.tif 000015
【図１４】
2014068158.tif 000016
【図５】
2014068158.tif 000017
【図１３】
2014068158.tif 000018