(57)【要約】【課題】レジスタの消費電力が抑制された半導体装置を提供する。または、処理速度が高く消費電力が抑制された処理装置を提供する。【解決手段】半導体装置に、高速に動作するレジスタと、当該レジスタとの間でデータの読み出しおよび書き込みができるように不揮発性のＦＩＬＯ（Ｆｉｒｓｔ  Ｉｎ  Ｌａｓｔ  Ｏｕｔ：先入れ後出し）型レジスタを設ける。【選択図】図１
2014161002.tif 000002
【特許請求の範囲】
【請求項１】
第１の伝送路および第２の伝送路に電気的に接続されたレジスタと、
前記第１の伝送路および前記第２の伝送路に電気的に接続された読み出し書き込み回路と、
前記第２の伝送路に電気的に接続された不揮発性のＦＩＬＯ型レジスタと、
前記不揮発性のＦＩＬＯ型レジスタを制御する制御回路と、
前記不揮発性のＦＩＬＯ型レジスタと前記制御回路とを電気的に接続する制御信号線と、を有し、
前記レジスタは、前記第１の伝送路からデータを書き込み可能に設けられ、且つ格納しているデータを前記第１の伝送路または前記第２の伝送路に読み出し可能に設けられ、
前記読み出し書き込み回路は、前記第２の伝送路から読み出したデータを前記第１の伝送路に書き込むように設けられ、
前記不揮発性のＦＩＬＯ型レジスタは、前記第２の伝送路からデータを書き込む第１のモードと、格納しているデータを前記第２の伝送路に読み出す第２のモードとを備え、
前記制御回路は、前記制御信号線を介してモード制御信号を出力し、前記不揮発性のＦＩＬＯ型レジスタの第１のモードと第２のモードを切り替える、半導体装置。
【請求項２】
第１の端子および第２の端子と、
前記制御信号線に含まれる第１の制御信号線と電気的に接続される第１の制御端子と、
前記制御信号線に含まれる第２の制御信号線と電気的に接続される第２の制御端子と、を備え、
前記第１の制御端子に入力される第１のモード制御信号に応じて、前記第１の端子が入力端子、前記第２の端子が出力端子として機能し、第２のモード制御信号に応じて、前記第１の端子が出力端子、前記第２の端子が入力端子として機能し、
電力が供給された状態で、前記第２の制御端子に入力されるクロック信号に応じて、格納している第１のデータを出力端子に出力し、入力端子から第２のデータを格納し、
電力が供給されない状態で、格納されているデータを保持する不揮発性のフリップ・フロップ回路を、複数具備する不揮発性のＦＩＬＯ型レジスタを有する、請求項１記載の半導体装置。
【請求項３】
前記不揮発性のＦＩＬＯ型レジスタが、
Ａ端子、Ｂ端子、Ｃ端子、Ｄ端子およびＥ端子を具備し、
前記Ｄ端子にロウの電位が、前記Ｅ端子にハイの電位が入力された状態で前記Ａ端子と前記Ｂ端子がハイインピーダンスの状態に、
前記Ｃ端子と前記Ｄ端子にハイの電位が、前記Ｅ端子にロウの電位が入力された状態で、前記Ａ端子から入力された信号に応じた信号を前記Ｂ端子に出力する要素回路を４つと、
一方の端子が、前記第１の要素回路のＢ端子、前記第２の要素回路のＡ端子、前記第３の要素回路のＢ端子並びに前記第４の要素回路のＡ端子と接続され、他方の端子は接地される第１の容量素子と、
一方の端子が、前記第２の要素回路のＢ端子、前記第３の要素回路のＡ端子と接続され、他方の端子は接地される第２の容量素子と、
前記第１の要素回路のＤ端子および前記第２の要素回路のＤ端子並びに前記第３の要素回路のＥ端子および前記第４の要素回路のＥ端子と接続される第１の制御端子と、
前記第１の要素回路のＣ端子および前記第３の要素回路のＣ端子と接続される第２の制御端子と、
前記第１の制御端子に入力端子が接続される第１のインバータ回路と、
前記第２の制御端子に入力端子が接続される第２のインバータ回路と、
前記第１の要素回路のＡ端子および前記第４の要素回路のＢ端子と接続される第１の端子と、
前記第２の要素回路のＢ端子および前記第３の要素回路のＡ端子と接続される第２の端子と、を有し、
前記第１の要素回路のＥ端子および前記第２の要素回路のＥ端子並びに前記第３の要素回路のＤ端子および前記第４の要素回路のＤ端子は、前記第１のインバータ回路の出力端子と接続され、
前記第２の要素回路のＣ端子および前記第４の要素回路のＣ端子は、前記第２のインバータ回路の出力端子と接続される不揮発性のフリップ・フロップ回路を備える、請求項２記載の半導体装置。
【請求項４】
前記不揮発性のフリップ・フロップ回路が、
トライステートバッファと、
前記トライステートバッファの出力端子と第１の電極が接続されたスイッチングトランジスタと、
前記トライステートバッファの入力端子と接続されたＡ端子と、
前記スイッチングトランジスタの第２の電極と接続されたＢ端子と、
前記スイッチングトランジスタのゲート電極と接続されたＣ端子と、
前記トライステートバッファのモード制御信号端子と接続されたＤ端子と、
前記トライステートバッファの反転モード制御信号端子と接続されたＥ端子と、を備え、
前記スイッチングトランジスタが、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体をチャネル形成領域に含む、前記要素回路を備える、請求項３記載の半導体装置。
【請求項５】
前記不揮発性のＦＩＬＯ型レジスタの書き込み期間中に、ウエイト信号を出力するメモリアクセス判定回路を備える、請求項１記載の半導体装置。
【請求項６】
前記不揮発性のＦＩＬＯ型レジスタが、
不揮発性の外部記憶装置と、
前記第２の伝送路に電気的に接続される第１の入出力端子と、前記外部記憶装置に接続された第２の入出力端子と、を具備する不揮発性のＦＩＦＯ型レジスタと、を含み、
前記不揮発性のＦＩＦＯ型レジスタは、第１のモードと第２のモードで動作し、
前記第１のモードにおいて、
前記不揮発性のＦＩＦＯ型レジスタは、第１の入出力端子からデータを書き込み可能であって、且つ最初に第１の入出力端子から格納されたデータを、第２の入出力端子から読み出し可能に設けられ、
前記外部記憶装置は、前記不揮発性のＦＩＦＯ型レジスタの第２の入出力端子から読み出されるデータを書き込むように設けられ、
前記第２のモードにおいて、
前記不揮発性のＦＩＦＯ型レジスタは、最後に第１の入出力端子から格納されたデータを、第１の入出力端子から読み出し可能であって、且つ第２の入出力端子からデータを書き込み可能に設けられ、
前記外部記憶装置は、読み出すデータが、前記不揮発性のＦＩＦＯ型レジスタの第２の入出力端子から書き込まれるように設けられる、請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、レジスタを有する半導体装置および半導体装置を備える処理装置に関する。
【背景技術】
【０００２】
処理装置の処理速度は、演算部がデータにアクセス（読み出しおよび書き込み動作）する速度に強く影響される。そのため、処理装置には、動作速度が速いレジスタと呼ばれる記憶回路が設けられている。
【０００３】
また、演算部に割り込み命令を実行させる必要が生じる場合がある。割り込み命令を実行させるときには、割り込み命令の実行前に、レジスタに格納されているデータを他の記憶回路に一時的に退避してレジスタを開放する。そして、割り込み命令の実行後に、退避したデータをレジスタに格納しなおす。レジスタに格納されたデータを一時的に退避することができる記憶回路はスタックレジスタと呼ばれ、処理装置に設けられている。
【０００４】
なお、処理装置は、上述の演算部と記憶部の他、制御部および伝送路（バスともいう）等を含んで構成されている。制御部は、処理装置の各構成を制御する部分であり、伝送路は各構成の間を接続する共通の信号線である。伝送路は、例えばレジスタとスタックレジスタの間でデータを転送する際に用いられる。
【０００５】
また、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、半導体装置が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１５１３７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
情報伝達手段に係る社会基盤の充実に伴い、携帯型情報端末機器の情報処理能力の向上と、連続使用時間の長時間化に対する要望が強い。また、エネルギー問題の観点からも、処理装置の消費電力の低減が望まれている。
【０００８】
処理装置の処理速度を高めるには、演算部のデータに対するアクセスが、容易になるように記憶回路を設ける必要がある。その一例として、レジスタの数（記憶回路の記憶容量と言い換えることもできる）を増やす手段が挙げられる。
【０００９】
しかし、動作速度が速い記憶回路の多くは揮発性であり、データを保持するために常時電力を消費するため、消費電力を抑制しながらレジスタの記憶容量を増やすことは困難であった。
【００１０】
本発明の一態様は、このような技術的背景のもとでなされたものである。したがって、レジスタの消費電力が抑制された半導体装置を提供することを課題の一とする。または、処理速度が高く消費電力が抑制された処理装置を提供することを課題の一とする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の一態様は、レジスタが設けられた半導体装置の構成に着目して創作されたものである。そして、本明細書に例示する、高速に動作するレジスタと、当該レジスタとの間でデータの読み出しおよび書き込みが可能に設けられた不揮発性のＦＩＬＯ（Ｆｉｒｓｔ  Ｉｎ  Ｌａｓｔ  Ｏｕｔ：先入れ後出し）型レジスタを有する半導体装置に想到した。なお、本明細書において不揮発性とは、電源を遮断しても記憶されているデータが揮発しないと見なされる性質をいい、揮発性とは、電源遮断により記憶されているデータが瞬時に揮発する性質をいう。
【００１３】
本発明の一態様は、第１の伝送路からデータを書き込み可能に設けられ、且つ格納しているデータを第１の伝送路または第２の伝送路に読み出し可能に設けられたレジスタと、第２の伝送路から読み出したデータを第１の伝送路に書き込むように設けられた読み出し書き込み回路と、不揮発性のＦＩＬＯ型レジスタと、を含んで構成される半導体装置である。そして、不揮発性のＦＩＬＯ型レジスタは、第２の伝送路からデータを書き込む第１のモードと、格納しているデータを第２の伝送路に読み出す第２のモードを備えるものである。
【００１４】
なお、本明細書においてＦＩＬＯ型レジスタおよびＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ：先入れ先出し）型レジスタとは、複数のデータを順番に格納可能なレジスタである。ＦＩＬＯ型レジスタは、格納した順番の逆の順番に読み出すことができ、具体的には、Ａ→Ｂ→Ｃ→Ｄの順番で格納したデータを、Ｄ→Ｃ→Ｂ→Ａの順番で読み出すことができる。ＦＩＦＯ型レジスタは、格納した順番に読み出すことができ、具体的には、Ａ→Ｂ→Ｃ→Ｄの順番で格納したデータを、Ａ→Ｂ→Ｃ→Ｄの順番で読み出すことができる。
【００１５】
すなわち、本発明の一態様は、第１の伝送路および第２の伝送路に電気的に接続されたレジスタと、第１の伝送路および第２の伝送路に電気的に接続された読み出し書き込み回路と、第２の伝送路に電気的に接続された不揮発性のＦＩＬＯ型レジスタと、不揮発性のＦＩＬＯ型レジスタを制御する制御回路と、不揮発性のＦＩＬＯ型レジスタと制御回路とを電気的に接続する制御信号線と、を有する半導体装置である。
【００１６】
そして、当該レジスタは、第１の伝送路からデータを書き込み可能に設けられ、且つ格納しているデータを第１の伝送路または第２の伝送路に読み出し可能に設けられている。
【００１７】
そして、当該読み出し書き込み回路は、第２の伝送路から読み出したデータを第１の伝送路に書き込むように設けられている。
【００１８】
そして、不揮発性のＦＩＬＯ型レジスタは、第２の伝送路からデータを書き込む第１のモードと、格納しているデータを第２の伝送路に読み出す第２のモードとを備える。
【００１９】
そして、制御回路は、制御信号線を介してモード制御信号を出力し、不揮発性のＦＩＬＯ型レジスタの第１のモードと第２のモードを切り替える、半導体装置である。
【００２０】
これにより、レジスタに書き込まれたデータを不揮発性のＦＩＬＯ型レジスタに退避できる。不揮発性のＦＩＬＯ型レジスタは待機状態において消費電力が少ないため、半導体装置の消費電力を抑制しながらその記憶容量を大きくできる。また、第１の伝送路が他のデータに占有されているか否かにかかわらず、第２の伝送路を介してレジスタと不揮発性のＦＩＬＯ型レジスタの間でデータを転送できる。その結果、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【００２１】
また、本発明の一態様は、第１の端子および第２の端子と、制御信号線に含まれる第１の制御信号線と電気的に接続される第１の制御端子と、制御信号線に含まれる第２の制御信号線と電気的に接続される第２の制御端子と、を備え、第１の制御端子に入力される第１のモード制御信号に応じて、第１の端子が入力端子、第２の端子が出力端子として機能し、第２のモード制御信号に応じて、第１の端子が出力端子、第２の端子が入力端子として機能し、電力が供給された状態で、第２の制御端子に入力されるクロック信号に応じて、格納している第１のデータを出力端子に出力し、入力端子から第２のデータを格納し、電力が供給されない状態で、格納されているデータを保持する不揮発性のフリップ・フロップ回路を、複数具備する不揮発性のＦＩＬＯ型レジスタを有する、上記の半導体装置である。
【００２２】
上記本発明の一態様の半導体装置は、第１の制御端子が第１の制御信号線に並列に、第２の制御端子が第２の制御信号線に並列に接続された複数の不揮発性のフリップ・フロップ回路を備える。これらのフリップ・フロップ回路は、第１の制御信号線を介して制御回路から入力されるモード制御信号に応じて入力端子と出力端子が反転するように設けられている。そして、複数の不揮発性のフリップ・フロップ回路が、第２の伝送路に対して直列に接続され、不揮発性のＦＩＬＯ型レジスタを構成している。
【００２３】
これにより、制御信号の種類を少なくして、制御回路の構成を簡略化すること、制御信号線の数の増加を抑制すること、制御回路または制御信号線を含む配線が占有する面積の増加を抑制すること、ができる。その結果、作製を容易にすること、不揮発性のＦＩＬＯ型レジスタの容量を増やすこと、若しくは配線容量の増加にともなう信号の遅延を抑制することができる。また、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【００２４】
また、本発明の一態様は、不揮発性のＦＩＬＯ型レジスタが、不揮発性のフリップ・フロップ回路を備える、上記の半導体装置である。そして、不揮発性のＦＩＬＯ型レジスタは、Ａ端子、Ｂ端子、Ｃ端子、Ｄ端子およびＥ端子を具備し、Ｄ端子にロウの電位が、Ｅ端子にハイの電位が入力された状態でＡ端子とＢ端子がハイインピーダンスの状態に、Ｃ端子とＤ端子にハイの電位が、Ｅ端子にロウの電位が入力された状態で、Ａ端子から入力される信号に応じた信号をＢ端子に出力する要素回路を４つ備える。
【００２５】
そして、一方の端子が、第１の要素回路のＢ端子、第２の要素回路のＡ端子、第３の要素回路のＢ端子並びに第４の要素回路のＡ端子と接続され、他方の端子は接地される第１の容量素子と、一方の端子が、第２の要素回路のＢ端子、第３の要素回路のＡ端子と接続され、他方の端子は接地される第２の容量素子を備える。
【００２６】
そして、第１の要素回路のＤ端子および第２の要素回路のＤ端子並びに第３の要素回路のＥ端子および第４の要素回路のＥ端子と接続される第１の制御端子と、第１の要素回路のＣ端子および第３の要素回路のＣ端子と接続される第２の制御端子を備える。
【００２７】
そして、第１の制御端子に入力端子が接続される第１のインバータ回路と、第２の制御端子に入力端子が接続される第２のインバータ回路を備える。
【００２８】
そして、第１の要素回路のＡ端子および第４の要素回路のＢ端子と接続される第１の端子と、第２の要素回路のＢ端子および第３の要素回路のＡ端子と接続される第２の端子と、を有する。
【００２９】
そして、第１の要素回路のＥ端子および第２の要素回路のＥ端子並びに第３の要素回路のＤ端子および第４の要素回路のＤ端子は、第１のインバータ回路の出力端子と接続され、第２の要素回路のＣ端子および第４の要素回路のＣ端子は、第２のインバータ回路の出力端子と接続される。
【００３０】
また、本発明の一態様は、不揮発性のＦＩＬＯ型レジスタが備える不揮発性のフリップ・フロップ回路が、トライステートバッファと、トライステートバッファの出力端子と第１の電極が接続されたスイッチングトランジスタと、トライステートバッファの入力端子と接続されたＡ端子と、スイッチングトランジスタの第２の電極と接続されたＢ端子と、スイッチングトランジスタのゲート電極と接続されたＣ端子と、トライステートバッファのモード制御信号端子と接続されたＤ端子と、トライステートバッファの反転モード制御信号端子と接続されたＥ端子と、を備える。
【００３１】
そして、当該スイッチングトランジスタが、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体をチャネル形成領域に含む、要素回路を備える、上記の半導体装置である。
【００３２】
上記本発明の一態様の半導体装置の不揮発性のＦＩＬＯ型レジスタが備える不揮発性のフリップ・フロップ回路は、第１の容量素子が接続された記憶ノードを含み、第２の制御端子に入力されるクロック信号に応じて、入力端子に入力されるデータを格納して、格納していたデータを出力端子に出力する。そして、第１の制御端子に入力されるモード制御信号に応じて、入力端子と出力端子が反転する。また、それぞれの制御端子に接続されたインバータ回路が、内部で反転信号を生成する。
【００３３】
これにより、２つの制御信号線と接続するフリップ・フロップ回路を複数設けて、不揮発性のＦＩＬＯ型レジスタの容量を増やすことができる。その結果、制御回路または配線が占有する面積率の増加を抑制し、作製が容易な、配線容量の増加にともなう信号の遅延が抑制され、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【００３４】
さらに、当該記憶ノードは、オフ状態におけるリーク電流が著しく小さいスイッチングトランジスタの第２の電極並びにトライステートバッファのハイインピーダンスな入力端子と接続される。
【００３５】
これにより、スイッチングトランジスタのオフ状態におけるリーク電流を著しく小さいものとすることができ、電力の供給を停止（パワーゲーティングともいう）しても、記憶ノードに保持されたデータを長期間に渡り保持することができる。また、例えばフローティングゲートを備えるトランジスタを用いて電荷を記憶ノードに保持する構成に比べると、駆動電圧を低減でき、消費電力の増加を抑制できる。
【００３６】
また、本発明の一態様は、不揮発性のＦＩＬＯ型レジスタの書き込み期間中に、ウエイト信号を出力するメモリアクセス判定回路を備える、上記の半導体装置である。
【００３７】
上記本発明の一態様の半導体装置は、メモリアクセス判定回路を含んで構成される。これにより、レジスタから読み出されたデータを不揮発性のＦＩＬＯ型レジスタに書き込み終える前に、他のデータをレジスタに書き込んでしまう不具合を防止できる。その結果、誤動作を防止し、信頼性が高められ、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【００３８】
また、本発明の一態様は、不揮発性のＦＩＬＯ型レジスタが、不揮発性の外部記憶装置と、第２の伝送路に電気的に接続される第１の入出力端子と、外部記憶装置に接続された第２の入出力端子と、を具備する不揮発性のＦＩＦＯ型レジスタと、を含む上記の半導体装置である。
【００３９】
そして、当該不揮発性のＦＩＦＯ型レジスタは、第１のモードと第２のモードで動作し、第１のモードにおいて、不揮発性のＦＩＦＯ型レジスタは、第１の入出力端子からデータを書き込み可能であって、且つ最初に第１の入出力端子から格納されたデータを、第２の入出力端子から読み出し可能に設けられている。
【００４０】
そして、外部記憶装置は、不揮発性のＦＩＦＯ型レジスタの第２の入出力端子から読み出されるデータを書き込むように設けられている。
【００４１】
そして、第２のモードにおいて、不揮発性のＦＩＦＯ型レジスタは、最後に第１の入出力端子から格納されたデータを、第１の入出力端子から読み出し可能であって、且つ第２の入出力端子からデータを書き込み可能に設けられている。
【００４２】
そして、外部記憶装置は、読み出すデータが、不揮発性のＦＩＦＯ型レジスタの第２の入出力端子から書き込まれるように設けられる。
【００４３】
上記本発明の一態様の半導体装置は、不揮発性のＦＩＬＯ型レジスタが、不揮発性の外部記憶装置と、外部記憶装置に電気的に接続された不揮発性のＦＩＦＯ型レジスタを含んで構成される。これにより、不揮発性のＦＩＬＯ型レジスタの容量を飛躍的に大きなものとすることができる。その結果、ＦＩＬＯ型レジスタがオーバーフローするおそれがなくなり、信頼性が高められ、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【発明の効果】
【００４４】
本発明の一態様によれば、レジスタの消費電力が抑制された半導体装置を提供できる。または、処理速度が高く消費電力が抑制された処理装置を提供できる。
【図面の簡単な説明】
【００４５】
【図１】実施の形態に係る半導体装置の構成を説明するブロック図。
【図２】実施の形態に係る半導体装置の構成を説明するブロック図。
【図３】実施の形態に係る半導体装置の構成を説明するブロック図。
【図４】実施の形態に係る半導体装置に適用可能な不揮発性のフリップ・フロップの構成を説明するブロック図。
【図５】実施の形態に係る半導体装置に適用可能な不揮発性のフリップ・フロップの構成を説明する回路図。
【図６】実施の形態に係る半導体装置の構成を説明するブロック図。
【図７】実施の形態に係る半導体装置に適用可能な不揮発性のフリップ・フロップの動作を説明するタイミングチャート。
【図８】実施の形態に係る半導体装置の構成を説明する図。
【図９】実施の形態に係る不揮発性ＦＩＦＯ回路の構成を説明する図。
【発明を実施するための形態】
【００４６】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００４７】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成について、図１を参照して説明する。図１（Ａ）は本発明の一態様の半導体装置の構成を説明するブロック図であり、図１（Ｂ）は本発明の他の一態様の半導体装置の構成を説明するブロック図であり、図１（Ｃ）は本発明のさらに別の一態様の半導体装置の構成を説明するブロック図である。
【００４８】
図１（Ａ）に例示して説明する半導体装置は、第１の伝送路１５０および第２の伝送路１６０に電気的に接続されたレジスタ２１０と、第１の伝送路１５０および第２の伝送路１６０に電気的に接続された読み出し書き込み回路１２０と、第２の伝送路１６０に電気的に接続された不揮発性のＦＩＬＯ型レジスタ２２０と、不揮発性のＦＩＬＯ型レジスタ２２０を制御する制御回路１１０と、不揮発性のＦＩＬＯ型レジスタ２２０と制御回路１１０とを電気的に接続する制御信号線１１１と、を有する。
【００４９】
レジスタ２１０は、第１の伝送路１５０からデータを書き込み可能に設けられている。また、格納しているデータを第１の伝送路１５０または第２の伝送路１６０に読み出し可能に設けられている。
【００５０】
読み出し書き込み回路１２０は、第２の伝送路１６０から読み出したデータを、第１の伝送路１５０に書き込むように設けられている。
【００５１】
不揮発性のＦＩＬＯ型レジスタ２２０は、第２の伝送路１６０からデータを書き込む第１のモードと、格納しているデータを第２の伝送路１６０に読み出す第２のモードとを備える。
【００５２】
制御回路１１０は、制御信号線１１１を介してモード制御信号を出力し、不揮発性のＦＩＬＯ型レジスタ２２０の第１のモードと第２のモードを切り替える。
【００５３】
本実施の形態で例示する半導体装置１００は、レジスタ２１０に書き込まれたデータを不揮発性のＦＩＬＯ型レジスタ２２０に退避できる。不揮発性のＦＩＬＯ型レジスタ２２０は待機状態において消費電力が少ないため、半導体装置１００の消費電力を抑制しながらその記憶容量を大きくできる。また、第１の伝送路１５０が他のデータに占有されているか否かにかかわらず、第２の伝送路１６０を介してレジスタ２１０と不揮発性のＦＩＬＯ型レジスタ２２０の間でデータを転送できる。その結果、消費電力が抑制され、高速にデータを退避できるレジスタ２１０を有する半導体装置１００を提供できる。
【００５４】
以下に、本発明の一態様の半導体装置を構成する個々の要素について説明する。
【００５５】
《レジスタ》
レジスタ２１０は、高速に動作するほど好ましく、例えば、不揮発性のＦＩＬＯ型レジスタ２２０以上の速度で動作すると好ましい。レジスタ２１０が高速に動作するほど、半導体装置の動作速度を向上できる。
【００５６】
トランジスタを用いてレジスタ２１０を構成する場合は、チャネル形成領域にさまざまな半導体を適用できる。例えば、元素周期表における第１４族の元素（Ｓｉ、Ｇｅ、ＳｉＣなど）を含有する半導体、化合物半導体（ＧａＡｓ、ＧａＰなど）、バンドギャップがシリコンより広い半導体（酸化物半導体など）などを用いることができる。特に、結晶性を有する半導体は移動度が高く、トランジスタの動作速度を高められるため好ましい。
【００５７】
なお、レジスタ２１０は、データの保持において電力を消費する揮発性の記憶回路であってもよい。
【００５８】
また、レジスタ２１０に格納されたデータを不揮発性のＦＩＬＯ型レジスタ２２０に退避できる。レジスタ２１０に格納されたデータを不揮発性のＦＩＬＯ型レジスタ２２０に退避した後は、レジスタ２１０への電力の供給を停止して、消費電力の低減を図ることができる。そして、レジスタ２１０への電力の供給を再開した後に、不揮発性のＦＩＬＯ型レジスタ２２０に退避したデータを、第２の伝送路１６０、読み出し書き込み回路１２０並びに第１の伝送路１５０を介してレジスタ２１０に書き戻す。この一連の動作により、レジスタ２１０の状態を電力の供給を停止する直前の状態に極めて短時間で復帰できる。その結果、動作速度を大幅にさげることなく消費電力を低減できる。
【００５９】
《読み出し書き込み回路》
読み出し書き込み回路１２０は、第２の伝送路１６０から読み出したデータを第１の伝送路１５０に書き込む。
【００６０】
《不揮発性のＦＩＬＯ型レジスタ》
不揮発性のＦＩＬＯ型レジスタ２２０は、第２の伝送路１６０のデータを格納し、格納しているデータを第２の伝送路１６０に読み出す。
【００６１】
不揮発性のＦＩＬＯ型レジスタ２２０の構成の一例は、実施の形態２において詳細に説明する。
【００６２】
《制御回路》
制御回路１１０は、制御信号線１１１を介してモード制御信号を不揮発性のＦＩＬＯ型レジスタ２２０に出力し、不揮発性のＦＩＬＯ型レジスタ２２０の動作を制御する。具体的には、不揮発性のＦＩＬＯ型レジスタ２２０からデータを読み出す動作と、不揮発性のＦＩＬＯ型レジスタ２２０にデータを書き込む動作を切り替える。
【００６３】
＜変形例１．＞
本実施の形態で例示する本発明の一態様の半導体装置の変形例について、図１（Ｂ）を参照して説明する。
【００６４】
図１（Ｂ）に例示して説明する半導体装置１００Ｂは、不揮発性のＦＩＬＯ型レジスタ２２０の書き込み期間中に、ウエイト信号を出力する第１のメモリアクセス判定回路２１４を備える。
【００６５】
半導体装置１００Ｂは、第１のメモリアクセス判定回路２１４を含んで構成される。これにより、レジスタ２１０から読み出されたデータを不揮発性のＦＩＬＯ型レジスタ２２０に書き込み終える前に、他のデータをレジスタ２１０に書き込んでしまう不具合を防止できる。その結果、誤動作を防止し、信頼性が高められ、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【００６６】
以下に、本実施の形態の変形例に用いることができるメモリアクセス判定回路について説明する。
【００６７】
《メモリアクセス判定回路》
第１のメモリアクセス判定回路２１４は、レジスタ２１０から読み出されたデータを不揮発性のＦＩＬＯ型レジスタ２２０に書き込む間に、レジスタ２１０にアクセス要求が発せられないように、ウエイト信号を端子２１５に出力する。他の回路は、端子２１５を監視することにより、レジスタ２１０への不適切なタイミングでのデータの書き込みを防止できる。
【００６８】
＜変形例２．＞
本実施の形態で例示する本発明の一態様の半導体装置の変形例について、図１（Ｃ）を参照して説明する。
【００６９】
図１（Ｃ）に例示して説明する半導体装置１００Ｄは、不揮発性のＦＩＬＯ型レジスタ２２０の書き込み期間中に、ウエイト信号を出力する第２のメモリアクセス判定回路２１６を備える。
【００７０】
半導体装置１００Ｄは、第２のメモリアクセス判定回路２１６を含んで構成される。これにより、レジスタ２１０から読み出されたデータを不揮発性のＦＩＬＯ型レジスタ２２０に書き込んだデータを監視し、データがあふれることを防止できる。その結果、誤動作を防止し、信頼性が高められ、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【００７１】
以下に、本実施の形態の変形例に用いることができる第２のメモリアクセス判定回路２１６について説明する。
【００７２】
《第２のメモリアクセス判定回路》
第２のメモリアクセス判定回路２１６はレジスタ２１０から不揮発性のＦＩＬＯ型レジスタ２２０に書き込まれるデータを監視し、新たなデータが不揮発性のＦＩＬＯ型レジスタ２２０の容量を超えて書き込まれる直前に、ウエイト信号を端子２１７に出力する。他の回路は端子２１７に出力されるウエイト信号を監視することにより、不揮発性のＦＩＬＯ型レジスタ２２０へのデータの書き込みを避け、他の記憶回路（例えば、スタックレジスタや、外部記憶装置等）に書き込むことができる。その結果、不揮発性のＦＩＬＯ型レジスタ２２０の容量を超える書き込みを回避して、不揮発性のＦＩＬＯ型レジスタ２２０のデータの消失を防止できる。また、不適切なタイミングでのデータの書き込みを防止できる。
【００７３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【００７４】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に適用可能な不揮発性のＦＩＬＯ型レジスタの構成について、図２および図６を参照して説明する。図２は１ビットのデータを扱う本発明の一態様の半導体装置の構成を説明するブロック図であり、図６はｋ（ｋは２以上の自然数）ビットのデータを扱う本発明の一態様の半導体装置に適用可能な不揮発性のＦＩＬＯ型レジスタ２２０Ｅの構成を説明するブロック図である。
【００７５】
本実施の形態で例示して説明する不揮発性のＦＩＬＯ型レジスタ２２０は、第１の制御信号線１１１＿１を介して入力されるモード制御信号に応じて、シフト方向が反転するシフトレジスタである。そして、不揮発性のＦＩＬＯ型レジスタ２２０は、不揮発性のフリップ・フロップ回路で構成され、電力が供給されない状態でデータを保持できる。これにより、消費電力の増加を抑制しながらレジスタの記憶容量を増やすことができる。
【００７６】
＜不揮発性のＦＩＬＯ型レジスタの構成＞
不揮発性のＦＩＬＯ型レジスタ２２０は、ｎ（ｎは２以上の自然数）個の不揮発性のフリップ・フロップ回路を有する。図２には、第１の不揮発性のフリップ・フロップ回路２２４ａ、第２の不揮発性のフリップ・フロップ回路２２４ｂ、第３の不揮発性のフリップ・フロップ回路２２４ｃ、第ｎの不揮発性のフリップ・フロップ回路２２４ｎを示す。
【００７７】
不揮発性のフリップ・フロップ回路は、いずれも第１の端子および第２の端子並びに第１の制御端子および第２の制御端子を備える。
【００７８】
例えば、第１の不揮発性のフリップ・フロップ回路２２４ａは、第１の端子２７１ａおよび第２の端子２７２ａ並びに第１の制御端子２６１ａおよび第２の制御端子２６２ａを備える。また、第２の不揮発性のフリップ・フロップ回路２２４ｂは、第１の端子２７１ｂおよび第２の端子２７２ｂを備える。
【００７９】
これらの不揮発性のフリップ・フロップ回路は、電力が供給されない状態であっても格納されているデータを保持するものである。そして、電力が供給された状態においては第１の制御端子に入力されるモード制御信号に応じて、第１の端子または第２の端子の一方が入力端子、他方が出力端子として機能し、加えて第２の制御端子に入力されるクロック信号に応じて、格納していた第１のデータを出力端子に出力し、入力端子から第２のデータを格納するものである。
【００８０】
例えば、第１のフリップ・フロップ回路は、第１の制御端子２６１ａに入力される第１のモード制御信号に応じて、第１の端子２７１ａが入力端子、第２の端子２７２ａが出力端子として機能する。そして、第２の制御端子２６２ａに入力されるクロック信号に応じて、格納していた第１のデータを第２の端子２７２ａに出力し、第１の端子２７１ａから第２のデータを格納する。また、第１の制御端子２６１ａに入力される第２のモード制御信号に応じて、第２の端子２７２ａが入力端子、第１の端子２７１ａが出力端子として機能する。そして、第２の制御端子２６２ａに入力されるクロック信号に応じて、格納していた第３のデータを第１の端子２７１ａに出力し、第２の端子２７２ａから第４のデータを格納する。
【００８１】
また、これらの不揮発性のフリップ・フロップ回路は、いずれも第１の制御端子が、第１の制御信号線１１１＿１と電気的に接続され、且つ第２の制御端子が第２の制御信号線１１１＿２と電気的に接続されている。
【００８２】
そして、第１の不揮発性のフリップ・フロップ回路２２４ａは、第１の端子２７１ａが第２の伝送路１６０に電気的に接続され、第２の端子２７２ａが第２の不揮発性のフリップ・フロップ回路２２４ｂの第１の端子２７１ｂに電気的に接続される。また、第２の不揮発性のフリップ・フロップ回路２２４ｂは、第２の端子２７２ｂが第３の不揮発性のフリップ・フロップ回路２２４ｃの第１の端子２７１ｃに電気的に接続される。
【００８３】
＜不揮発性のＦＩＬＯ型レジスタの動作＞
本実施の形態で例示して説明する不揮発性のＦＩＬＯ型レジスタ２２０の動作について説明する。
【００８４】
第１のモード制御信号が、第１の制御信号線１１１＿１を介して不揮発性のＦＩＬＯ型レジスタ２２０に入力されると、不揮発性のフリップ・フロップ回路の第１の端子は入力端子として機能し、第２の端子は出力端子として機能する。
【００８５】
言い換えると、ｍ（ｍは１以上（ｎ−１）以下の自然数）番目の不揮発性のフリップ・フロップ回路の出力端子として機能する第２の端子に、（ｍ＋１）番目の不揮発性のフリップ・フロップ回路の入力端子として機能する第１の端子が接続される構成となる。そして、第２の伝送路１６０に対して直列に接続された複数の不揮発性のフリップ・フロップ回路は、第２の制御信号線１１１＿２に入力されるクロック信号に応じてｍ番目から（ｍ＋１）番目に向けてシフトするシフトレジスタとして機能する。
【００８６】
また、第２のモード制御信号が、第１の制御信号線１１１＿２を介して不揮発性のＦＩＬＯ型レジスタ２２０に入力されると、不揮発性のフリップ・フロップ回路の第１の端子は出力端子として機能し、第２の端子は入力端子として機能する。
【００８７】
言い換えると、（ｍ＋１）番目の不揮発性のフリップ・フロップ回路の出力端子として機能する第１の端子に、ｍ番目の不揮発性のフリップ・フロップ回路の入力端子として機能する第２の端子が接続される構成となる。そして、第２の伝送路１６０に対して直列に接続された複数の不揮発性のフリップ・フロップ回路が、第２の制御信号線１１１＿２に入力されるクロック信号に応じて（ｍ＋１）番目からｍ番目に向けてシフトするシフトレジスタとして機能する。
【００８８】
本実施の形態で例示する半導体装置は、第１の制御端子が第１の制御信号線１１１＿１に並列に、第２の制御端子が第２の制御信号線１１１＿２に並列に接続された複数の不揮発性のフリップ・フロップ回路を備える。これらの不揮発性のフリップ・フロップ回路は、第１の制御信号線１１１＿１を介して制御回路１１０から入力されるモード制御信号に応じて入力端子と出力端子が反転するように設けられている。そして、複数の不揮発性のフリップ・フロップ回路が、第２の伝送路１６０に対して直列に接続され、不揮発性のＦＩＬＯ型レジスタを構成している。
【００８９】
これにより、制御信号の種類を少なくして、制御回路１１０の構成を簡略化すること、制御信号線１１１の数の増加を抑制すること、制御回路１１０または制御信号線１１１を含む配線が占有する面積の増加を抑制することができる。その結果、作製を容易にすること、不揮発性のＦＩＬＯ型レジスタ２２０の容量を増やすこと、若しくは配線容量の増加にともなう信号の遅延を抑制することができる。
【００９０】
また、上述した不揮発性のフリップ・フロップ回路で構成される不揮発性のＦＩＬＯ型レジスタ２２０とレジスタ２１０を用いて、消費電力が抑制され、高速にデータを退避できるレジスタ２１０を有する半導体装置１００を提供できる。
【００９１】
以下に、本発明の一態様の半導体装置に適用可能な不揮発性のＦＩＬＯ型レジスタを構成する個々の要素について説明する。
【００９２】
《不揮発性のフリップ・フロップ回路》
不揮発性のフリップ・フロップ回路は、さまざまな書き換え可能な不揮発性の記憶回路を用いて構成することができる。
【００９３】
書き換え可能な不揮発性の記憶回路は、例えば、磁気抵抗メモリ、強誘電体メモリ、フラッシュメモリ、相変化メモリ、抵抗変化型メモリなどの書き換え可能な不揮発性のメモリ素子を用いて構成することができる他、実施の形態４で説明するオフ状態におけるリーク電流が著しく小さいトランジスタを用いて構成することができる。
【００９４】
《制御回路》
制御回路１１０は、モード制御信号を出力し、不揮発性のＦＩＬＯ型レジスタの書き込み動作と読み出し動作を切り替える。複数の不揮発性のフリップ・フロップ回路が、制御回路１１０に対し並列に第１の制御信号線１１１＿１と接続されているため、少ない数の制御信号並びに制御信号線で不揮発性のＦＩＬＯ型レジスタの動作を制御できる。
【００９５】
これにより、制御回路１１０の構成を簡略化すること、制御信号線１１１の数の増加を抑制すること、制御回路１１０または制御信号線１１１を含む配線が占有する面積の増加を抑制することができる。その結果、作製を容易にすること、不揮発性のＦＩＬＯ型レジスタ２２０の容量を増やすこと、若しくは配線容量の増加にともなう信号の遅延を抑制することができる。
【００９６】
従来から、レジスタに書き込まれたデータをスタックメモリに退避する方法が知られている。しかし、キャッシュメモリなど外部記憶回路の一部のアドレス空間をスタックメモリに利用すると、書き込み回路と読み出し回路に加え、アドレスを指定するデコーダが必要になる。また、読み書きを指示するクロック信号線の他、アドレス線、イネーブル信号線などがさらに必要となる。
【００９７】
なお、例えば１ＭＢ（２２３ｂｉｔ）のスタックメモリには、アドレス線が２３本も必要とされる。
【００９８】
一方、本実施の形態で例示する半導体装置１００は、不揮発性のＦＩＬＯ型レジスタ２２０がレジスタ２１０に併設されているため、モード制御信号のための第１の制御信号線１１１＿１と、読み書きを指示するクロック信号のための第２の制御信号線１１１＿２があればよい。そして、制御回路１１０は、読み出し書き込み信号に応じて、モード制御信号とクロック信号を不揮発性のＦＩＬＯ型レジスタ２２０に供給するものであればよいため、従来のスタックメモリを制御する制御回路に比べて簡単な構成とすることができる。
【００９９】
＜変形例＞
本実施の形態で例示する本発明の一態様の半導体装置１００Ｅについて、図６を参照して説明する。具体的には、図２に例示された１ビットのデータを扱う半導体装置１００とは異なり、図６（Ａ）に例示する半導体装置１００Ｅは、ｋ（ｋは２以上の自然数）ビットのデータを扱うことができる。なお、半導体装置１００Ｅは、データの他、データの一部、プログラムなどの大規模な情報並びにプログラムの一部も扱うことができる。
【０１００】
図６（Ａ）に例示して説明する半導体装置１００Ｅは、図２に例示する半導体装置１００を変形したものであり、多くの構成が共通する。そこで、共通する構成については半導体装置１００の説明を援用し、以下では両者の構成が異なる部分を中心に説明する。
【０１０１】
半導体装置１００Ｅが備える伝送路１６０Ｅはｋ本の伝送線を備え、その幅はｋビットあり、伝送路の幅が１ビットの半導体装置１００とは異なる。また、半導体装置１００Ｅが備える不揮発性のＦＩＬＯ型レジスタ２２０Ｅは、ｋビットのデータを格納できる。
【０１０２】
不揮発性のＦＩＬＯ型レジスタ２２０Ｅの構成の一例を図６（Ｂ）に示す。
【０１０３】
《ｋビットのデータを格納できる不揮発性のＦＩＬＯ型レジスタの構成》
不揮発性のＦＩＬＯ型レジスタ２２０Ｅは、Ｎ（Ｎは２以上の自然数）個の不揮発性の記憶回路を有する。図６（Ｂ）には、第１の不揮発性の記憶回路２２４Ａ、第２の不揮発性の記憶回路２２４Ｂ、第Ｎの不揮発性の記憶回路２２４Ｎが図示されている。
【０１０４】
それぞれの不揮発性の記憶回路には、ｋ個の不揮発性のフリップ・フロップ回路が設けられている。例えば、ｋ個の不揮発性のフリップ・フロップ回路（２２４Ａ＿１から２２４Ａ＿ｋまで）が第１の不揮発性の記憶回路２２４Ａに、ｋ個の不揮発性のフリップ・フロップ回路（２２４Ｂ＿１から２２４Ｂ＿ｋまで）が第２の不揮発性の記憶回路２２４Ｂに、ｋ個の不揮発性のフリップ・フロップ回路（２２４Ｎ＿１から２２４Ｎ＿ｋまで）が第Ｎの不揮発性の記憶回路２２４Ｎに、それぞれ設けられている。
【０１０５】
第１の不揮発性の記憶回路２２４Ａに設けられた第ｊ（ｊは１以上ｋ以下の自然数）の不揮発性のフリップ・フロップ回路は、第１の端子が伝送路１６０Ｅに含まれる第ｊの伝送線１６０Ｅ＿ｊと電気的に接続される。また、第Ｍ（Ｍは１以上（Ｎ−１）以下の自然数）の不揮発性の記憶回路に設けられた第ｊの不揮発性のフリップ・フロップ回路は、第２の端子が第（Ｍ＋１）の不揮発性の記憶回路に設けられた第ｊの不揮発性のフリップ・フロップ回路の第１の端子と電気的に接続される。言い換えると、第ｊの伝送線１６０Ｅ＿ｊに対して直列に接続されたＮ個の不揮発性のフリップ・フロップ回路が、シフトレジスタを構成する。
【０１０６】
そして、伝送路１６０Ｅのｋ本の伝送線のそれぞれにシフトレジスタが構成され、ｋ列のシフトレジスタを備える不揮発性のＦＩＬＯ型レジスタ２２０Ｅが構成される。
【０１０７】
これにより、半導体装置１００Ｅは、ｋビットのデータを扱うことができる。また、制御信号の種類を少なくして、制御回路１１０の構成を簡略化すること、制御信号線１１１の数の増加を抑制すること、制御回路１１０または制御信号線１１１を含む配線が占有する面積の増加を抑制することができる。その結果、作製を容易にすること、ｋビットの不揮発性のＦＩＬＯ型レジスタ２２０Ｅの容量を増やすこと、若しくは配線容量の増加にともなう信号の遅延を抑制することができる。
【０１０８】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１０９】
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置の構成について、図３を参照して説明する。図３（Ａ）は本発明の一態様の半導体装置の構成を説明するブロック図であり、図３（Ｂ）はそれに用いることができるＦＩＦＯ型レジスタの構成を説明するブロック図である。
【０１１０】
図３（Ａ）に例示して説明する半導体装置１００Ｃは、不揮発性のＦＩＬＯ型レジスタが、不揮発性の外部記憶装置２９０並びに第２の伝送路１６０に電気的に接続される第１の入出力端子２８１および外部記憶装置２９０に接続された第２の入出力端子２８２を具備する不揮発性のＦＩＦＯ型レジスタ２８０と、を含む。
【０１１１】
不揮発性のＦＩＦＯ型レジスタ２８０は、第１のモードと第２のモードで動作するように設けられている。
【０１１２】
不揮発性のＦＩＦＯ型レジスタ２８０は、第１のモードにおいて、第１の入出力端子２８１からデータを書き込み可能であって、且つ最初に第１の入出力端子２８１から格納されたデータを、第２の入出力端子２８２から読み出し可能に設けられている。また、外部記憶装置２９０は、不揮発性のＦＩＦＯ型レジスタ２８０の第２の入出力端子２８２から読み出されるデータを書き込むように設けられている。
【０１１３】
また、不揮発性のＦＩＦＯ型レジスタ２８０は、第２のモードにおいて、最後に第１の入出力端子２８１から格納されたデータを、第１の入出力端子２８１から読み出し可能であって、且つ第２の入出力端子２８２からデータを書き込み可能に設けられている。また、外部記憶装置２９０は、読み出すデータが、不揮発性のＦＩＦＯ型レジスタ２８０の第２の入出力端子２８２に書き込まれるように設けられている。
【０１１４】
半導体装置１００Ｃは、不揮発性のＦＩＬＯ型レジスタが、不揮発性の外部記憶装置２９０と、外部記憶装置２９０に電気的に接続された不揮発性のＦＩＦＯ型レジスタ２８０と、を含んで構成される。これにより、不揮発性のＦＩＬＯ型レジスタの容量を飛躍的に大きなものとすることができる。その結果、ＦＩＬＯ型レジスタがオーバーフローするおそれがなくなり、信頼性が高められ、消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【０１１５】
以下に、本発明の一態様の半導体装置を構成する個々の要素について説明する。
【０１１６】
《不揮発性のＦＩＦＯ型レジスタ》
本実施の形態で例示して説明する不揮発性のＦＩＦＯ型レジスタ２８０は、第１の制御信号線１１１＿１を介して入力されるモード制御信号に応じて、シフト方向が反転するシフトレジスタである。そして、不揮発性のＦＩＦＯ型レジスタ２８０は、不揮発性のフリップ・フロップ回路で構成され、電力が供給されない状態でデータを保持できる。これにより、消費電力の増加を抑制しながらレジスタの記憶容量を増やすことができる。
【０１１７】
なお、不揮発性のＦＩＦＯ型レジスタ２８０は、実施の形態２で説明する不揮発性のＦＩＬＯ型レジスタ２２０を変形したものであり、多くの構成が共通する。そこで、共通する構成については実施の形態２の説明を援用し、本実施の形態では両者の構成が異なる部分を中心に説明する。
【０１１８】
具体的には、不揮発性のＦＩＦＯ型レジスタ２８０は、実施の形態２で説明する不揮発性のＦＩＬＯ型レジスタ２２０と同様に、ｎ（ｎは２以上の自然数）個の不揮発性のフリップ・フロップ回路を有する。不揮発性のＦＩＦＯ型レジスタ２８０は、ｎ番目の不揮発性のフリップ・フロップ回路の第２の端子２７２ｎが不揮発性の外部記憶装置２９０と電気的に接続されている点を除いて、不揮発性のＦＩＬＯ型レジスタ２２０と同じ構成を備える。
【０１１９】
《不揮発性のＦＩＦＯ型レジスタの動作》
本実施の形態で例示して説明する不揮発性のＦＩＦＯ型レジスタ２８０の動作について、不揮発性のＦＩＬＯ型レジスタ２２０の動作と対比して説明する。
【０１２０】
第１のモード制御信号が、第１の制御信号線１１１＿１を介して不揮発性のＦＩＦＯ型レジスタ２８０に入力されると、不揮発性のフリップ・フロップ回路の第１の端子は入力端子として機能し、第２の端子は出力端子として機能する。
【０１２１】
不揮発性のＦＩＦＯ型レジスタ２８０は、第１の不揮発性のフリップ・フロップ回路２２４ａがｎ個のデータを順番に、第２の伝送路１６０から格納するまで、不揮発性のＦＩＬＯ型レジスタ２２０と同じ動作をする。
【０１２２】
不揮発性のＦＩＬＯ型レジスタ２２０は、最大ｎ個のデータを格納できる。そして、第１の不揮発性のフリップ・フロップ回路２２４ａが（ｎ＋１）個目のデータ（第（ｎ＋１）のデータ）を格納すると、第ｎのフリップ・フロップ回路２２４ｎは、最も古いデータから２番目のデータ（第２のデータ）が書き込まれて、最も古いデータ（第１のデータ）は消失する。
【０１２３】
一方、不揮発性のＦＩＦＯ型レジスタ２８０も、最大ｎ個のデータを格納できる。そして、第１の不揮発性のフリップ・フロップ回路２２４ａが（ｎ＋１）個目のデータ（第（ｎ＋１）のデータ）を格納すると、第ｎのフリップ・フロップ回路２２４ｎは、最も古いデータ（第１のデータ）を第２の端子２７２ｎに出力し、第ｎのフリップ・フロップ回路２２４ｎには、最も古いデータから２番目に古いデータ（第２のデータ）が書き込まれる。
【０１２４】
なお、第２の端子２７２ｎに読み出された最も古いデータ（第１のデータ）は、外部記憶装置２９０に書き込まれる。
【０１２５】
第２のモード制御信号が、第１の制御信号線１１１＿１を介して不揮発性のＦＩＬＯ型レジスタ２２０または、不揮発性のＦＩＦＯ型レジスタ２８０に入力されると、不揮発性のフリップ・フロップ回路の第１の端子は出力端子として機能し、第２の端子は入力端子として機能する。
【０１２６】
不揮発性のＦＩＬＯ型レジスタ２２０は、第１の不揮発性のフリップ・フロップ回路２２４ａから１つのデータが読み出されると、第ｎのフリップ・フロップ回路２２４ｎにはｎｕｌｌのデータが書き込まれる。
【０１２７】
一方、不揮発性のＦＩＦＯ型レジスタ２８０は、第１の不揮発性のフリップ・フロップ回路２２４ａから１つのデータが読み出されると、第ｎのフリップ・フロップ回路２２４ｎには外部記憶装置２９０に最後に書き込まれたデータが書き込まれる。
【０１２８】
なお、不揮発性のＦＩＦＯ型レジスタ２８０には、例えば、図９（Ａ）に示すようにラッチ回路２８４を複数個直列に接続した高密度の不揮発性ＦＩＦＯ回路を用いることもできる。
【０１２９】
図９（Ａ）に示す不揮発性ＦＩＦＯ回路は、入力データが３本である例を示し、ｄ１、ｄ２、ｄ３のそれぞれは、図３における第２の伝送路１６０に相当する。また、制御回路１１０は、複数のモード制御信号を出力することができ、ＳＴは、第２のモード制御信号が出力される第１の制御信号線１１１＿１に接続することができる。
【０１３０】
また、制御回路１１０に接続される信号線において、第１の制御信号線１１１＿１とは異なる信号線であって、モード制御信号を出力することのできる第３の制御信号線がある場合は、当該第３の制御信号線にＳＴが接続されていてもよい。そして、φ１は第２の制御信号線１１１＿２に接続される。
【０１３１】
なお、制御回路１１０に接続される信号線において、第２の制御信号線１１１＿２とは異なる信号線であって、クロック信号を出力するための第４の制御信号線がある場合は、図９（Ｂ）に示すようにφ１を第２の制御信号線１１１＿２に接続し、φ２を当該第４の制御信号線に接続してもよい。
【０１３２】
なお、回路２８３はＤ−ＦＦ回路であり、Ｄタイプのフリップフロップ回路であれば、どのような回路構成であってもよい。
【０１３３】
当該不揮発性ＦＩＦＯ回路は、実施の形態４で説明するオフ状態におけるリーク電流が著しく小さいトランジスタを含む。したがって、当該トランジスタを当該不揮発性ＦＩＦＯ回路の構成要素であるシリコン等で形成したトランジスタ（バッファやインバータ２８５等を構成するトランジスタ）と積層することで、当該不揮発性ＦＩＦＯ回路の占有面積を小さくすることができる。
【０１３４】
また、上記不揮発性ＦＩＦＯ回路を本発明の一態様の半導体装置に付加する構成であってもよい。例えば、不揮発性ＦＩＦＯ回路を不揮発性の記憶装置として用いることで、パワーゲーティング前後の半導体装置の動作条件（ステート）を保存することができる。また、半導体装置の故障原因に必要な半導体装置の動作履歴などを逐次保存することができる。
【０１３５】
《不揮発性の外部記憶装置》
外部記憶装置２９０は、書き換え可能であって不揮発性であればよい。書き換え可能な不揮発性の記憶回路は、例えば、磁気抵抗メモリ、強誘電体メモリ、フラッシュメモリ、相変化メモリ、抵抗変化型メモリなどの書き換え可能な不揮発性のメモリ素子を用いて構成することができる他、実施の形態４で説明するオフ状態におけるリーク電流が著しく小さいトランジスタを用いて構成されたＤＲＡＭや、ＮＡＮＤ型、ＮＯＲ型の記憶回路を適用することができる。
【０１３６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１３７】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置のＦＩＬＯ型レジスタに適用可能な不揮発性のフリップ・フロップ回路の構成について、図４を参照して説明する。図４（Ａ）は本発明の一態様の半導体装置に適用可能な不揮発性のフリップ・フロップ回路の構成を説明する回路図であり、図４（Ｂ）は図４（Ａ）に記されている要素回路の端子の配置を説明する図であり、図４（Ｃ）は要素回路の一例を説明する図である。
【０１３８】
本実施の形態で例示して説明する不揮発性のフリップ・フロップ回路は、要素回路を４つ有する（要素回路２５０ａ〜要素回路２５０ｄ）（図４（Ａ）参照）。
【０１３９】
要素回路のそれぞれは、Ａ端子、Ｂ端子、Ｃ端子、Ｄ端子およびＥ端子を具備し、Ｄ端子にロウの電位が、Ｅ端子にハイの電位が入力された状態でＡ端子とＢ端子がハイインピーダンスの状態に、Ｃ端子とＤ端子にハイの電位が、Ｅ端子にロウの電位が入力された状態で、Ａ端子から入力された信号に応じた信号をＢ端子に出力する（図４（Ｂ）参照）。
【０１４０】
第１の容量素子２５３ａは、一方の端子が、第１の要素回路２５０ａのＢ端子、第２の要素回路２５０ｂのＡ端子、第３の要素回路２５０ｃのＢ端子並びに第４の要素回路２５０ｄのＡ端子と接続され、他方の端子が接地される。
【０１４１】
第２の容量素子２５３ｂは、一方の端子が、第２の要素回路２５０ｂのＢ端子、第３の要素回路２５０ｃのＡ端子と接続され、他方の端子が接地される。
【０１４２】
第１の制御端子２６１は、第１の要素回路２５０ａのＤ端子および第２の要素回路２５０ｂのＤ端子並びに第３の要素回路２５０ｃのＥ端子および第４の要素回路２５０ｄのＥ端子と接続される。
【０１４３】
第２の制御端子２６２は、第１の要素回路２５０ａのＣ端子および第３の要素回路２５０ｃのＣ端子と接続される。
【０１４４】
第１のインバータ回路２５５ａは、第１の制御端子２６１に入力端子が接続され、第２のインバータ回路２５５ｂは、第２の制御端子２６２に入力端子が接続される。
【０１４５】
第１の端子２７１は、第１の要素回路２５０ａのＡ端子および第４の要素回路２５０ｄのＢ端子と接続され、第２の端子２７２は、第２の要素回路２５０ｂのＢ端子および第３の要素回路２５０ｃのＡ端子と接続される。
【０１４６】
第１のインバータ回路２５５ａの出力端子は、第１の要素回路２５０ａのＥ端子および第２の要素回路２５０ｂのＥ端子並びに第３の要素回路２５０ｃのＤ端子および第４の要素回路２５０ｄのＤ端子と接続される。第２のインバータ回路２５５ｂの出力端子は、第２の要素回路２５０ｂのＣ端子および第４の要素回路２５０ｄのＣ端子と接続される。
【０１４７】
上記本発明の一態様の半導体装置の不揮発性のＦＩＬＯ型レジスタに適用可能な不揮発性のフリップ・フロップ回路２２４は、第１の容量素子２５３ａが接続された記憶ノードを含み、第２の制御端子２６２に入力されるクロック信号に応じて、入力端子に入力されるデータを格納して、格納しているデータを出力端子に出力する。そして、第１の制御端子２６１に入力されるモード制御信号に応じて、入力端子と出力端子が反転する。また、それぞれの制御端子に接続されたインバータ回路が、内部で反転信号を生成する。
【０１４８】
これにより、制御信号線の数を二本より増やすことなく、当該フリップ・フロップ回路を複数設けて、不揮発性のＦＩＬＯ型レジスタの容量を増やすことができる。その結果、制御回路または配線が占有する面積率の増加を抑制することができ、作製が容易であり、配線容量の増加にともなう信号の遅延を抑制することができ、または消費電力が抑制され、高速にデータを退避できるレジスタを有する半導体装置を提供できる。
【０１４９】
以下に、本発明の一態様の半導体装置を構成する個々の要素について説明する。
【０１５０】
《要素回路》
要素回路は、ラッチ回路ともいうことができる。要素回路は、Ｄ端子にロウの電位が、Ｅ端子にハイの電位が入力された状態でＡ端子とＢ端子がハイインピーダンスの状態に、Ｃ端子とＤ端子にハイの電位が、Ｅ端子にロウの電位が入力された状態で、Ａ端子から入力された信号に応じた信号をＢ端子に出力する（図４（Ｂ）参照）。
【０１５１】
本実施の形態に適用可能な要素回路の構成を、第１の要素回路２５０ａを例に図４（Ｃ）を用いて説明する。
【０１５２】
第１の要素回路２５０ａは、第１のトライステートバッファ２５２ａと、第１のトライステートバッファ２５２ａの出力端子と第１の電極が接続された第１のスイッチングトランジスタ２５１ａを備える。
【０１５３】
第１の要素回路２５０ａのＡ端子は、第１のトライステートバッファ２５２ａの入力端子と接続され、Ｂ端子は第１のスイッチングトランジスタ２５１ａの第２の電極と接続され、Ｃ端子は第１のスイッチングトランジスタ２５１ａのゲート電極と接続されている。また、Ｄ端子は第１のトライステートバッファ２５２ａのモード制御信号端子と接続され、Ｅ端子は第１のトライステートバッファ２５２ａの反転モード制御信号端子と接続されている。
【０１５４】
《スイッチングトランジスタ》
第１のスイッチングトランジスタ２５１ａは、オフ状態におけるリーク電流が著しく小さいトランジスタである。第１のスイッチングトランジスタ２５１ａに適用可能なトランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を備えるものをその例に挙げることができる。
【０１５５】
第１のスイッチングトランジスタ２５１ａのチャネルが形成される領域に適用可能な、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体については、実施の形態５において詳細に説明する。
【０１５６】
《トライステートバッファ》
第１のトライステートバッファ２５２ａは、要素回路のＤ端子を介してハイの電位が、Ｅ端子を介してロウの電位が入力された状態において、Ａ端子を介して入力端子に入力される信号に応じた信号を出力端子に出力する。具体的には、Ａ端子を介して入力端子に入力される論理値を反転した論理値を出力端子に出力する。
【０１５７】
また、第１のトライステートバッファ２５２ａは、第１の要素回路２５０ａのＤ端子を介してロウの電位が、Ｅ端子を介してハイの電位が入力された状態において、入力端子と出力端子がハイインピーダンスになる。
【０１５８】
また、第１のトライステートバッファ２５２ａは、ハイインピーダンスな入力端子を介して電流がリークしない構成とする。例えば、入力端子にトランジスタのゲート電極を用いる構成とする。
【０１５９】
第１のスイッチングトランジスタ２５１ａの第２の電極は、第１の要素回路２５０ａのＢ端子を介して、第１の容量素子２５３ａと電気的に接続され、記憶ノードを構成している。
【０１６０】
また、当該記憶ノードには、第１の要素回路２５０ａの他、第３の要素回路２５０ｃのＢ端子が接続され、第２の要素回路２５０ｂおよび第４の要素回路２５０ｄのＡ端子が接続されている。
【０１６１】
その結果、当該記憶ノードは、オフ状態におけるリーク電流が著しく小さいスイッチングトランジスタの第２の電極並びにトライステートバッファのハイインピーダンスな入力端子と接続される構成となり、電力の供給を停止しても、データを長期間に渡り保持することができる。
【０１６２】
なお、オフ状態におけるリーク電流が著しく小さいスイッチングトランジスタを用いると、強誘電体メモリやフラッシュメモリに比べて、書き込み時の電力を低減でき、消費電力の増加を抑制できる。
【０１６３】
なお、図４（Ａ）に例示する構成に、図４（Ｃ）に例示する要素回路を適用した、不揮発性のフリップ・フロップ回路２２４の回路図を図５に示す。
【０１６４】
フリップ・フロップ回路２２４は、第１のトライステートバッファ２５２ａ、第１のスイッチングトランジスタ２５１ａ、第２のトライステートバッファ２５２ｂ、第２のスイッチングトランジスタ２５１ｂ、第３のトライステートバッファ２５２ｃ、第３のスイッチングトランジスタ２５１ｃ、第４のトライステートバッファ２５２ｄ並びに第４のスイッチングトランジスタ２５１ｄを備える。
【０１６５】
なお、第１のスイッチングトランジスタ２５１ａの第２の電極と、第１の容量素子２５３ａの一方の端子と、第２のトライステートバッファ２５２ｂの入力端子と、第３のスイッチングトランジスタ２５１ｃの第２の端子と、第４のトライステートバッファ２５２ｄの入力端子が接続されるノードを、ノードＡとする。
【０１６６】
また、第２のスイッチングトランジスタ２５１ｂの第２の電極と、第２の容量素子２５３ｂの一方の端子と、第３のトライステートバッファ２５２ｃの入力端子とが接続されるノードを、ノードＢとする。なお、ノードＢは、フリップ・フロップ回路２２４の第２の端子２７２と接続されている。
【０１６７】
不揮発性のフリップ・フロップ回路２２４の動作の一例を、図７に示すタイミングチャートを用いて説明する。
【０１６８】
＜不揮発性のフリップ・フロップ回路の動作方法＞
第１の動作期間Ｔ１において、第１のモード制御信号（ハイの電位）が第１の制御端子２６１に入力される。第１のトライステートバッファ２５２ａおよび第２のトライステートバッファ２５２ｂは導通状態であり、第３のトライステートバッファ２５２ｃと第４のトライステートバッファ２５２ｄは非導通状態である。その結果、不揮発性のフリップ・フロップ回路２２４の第１の端子２７１は入力端子として機能し、第２の端子２７２は出力端子として機能する。
【０１６９】
第１の動作期間Ｔ１に含まれる、期間Ｔ１＿１において、不揮発性のフリップ・フロップ回路２２４の第１の端子２７１にロウの電位が入力される。導通状態の第１のトライステートバッファ２５２ａは、入力端子に入力されるロウの電位を反転し、出力端子に接続される第１のスイッチングトランジスタ２５１ａの第１の端子にハイの電位を出力する。
【０１７０】
また、期間Ｔ１＿１において、クロック信号のハイの電位が、第２の制御端子２６２から第１のスイッチングトランジスタ２５１ａのゲート電極に入力される。第１のスイッチングトランジスタ２５１ａは導通状態であり、ノードＡの電位は、第１のスイッチングトランジスタ２５１ａの第１の端子に入力される電位、すなわちハイの電位に従う。
【０１７１】
続いて、第１の動作期間Ｔ１に含まれる、期間Ｔ１＿２において、クロック信号のロウの電位が、第２の制御端子２６２から第１のスイッチングトランジスタ２５１ａのゲート電極に入力される。第１のスイッチングトランジスタ２５１ａは非導通状態であり、ハイの電位がノードＡに格納される。
【０１７２】
導通状態の第２のトライステートバッファ２５２ｂは、入力端子に入力されるノードＡの電位（ハイ）を反転し、出力端子に接続される第２のスイッチングトランジスタ２５１ｂの第１の端子にロウの電位を出力する。
【０１７３】
第２のインバータ回路２５５ｂは、第２の制御端子２６２に入力されるクロック信号を反転する。
【０１７４】
期間Ｔ１＿２において、反転されたロウの電位のクロック信号（すなわちハイの電位）が、第２のスイッチングトランジスタ２５１ｂのゲート電極に入力される。第２のスイッチングトランジスタ２５１ｂは導通状態であり、ノードＢの電位は、第２のスイッチングトランジスタ２５１ｂの第１の端子に入力される電位、すなわちロウの電位に従う。
【０１７５】
その結果、不揮発性のフリップ・フロップ回路２２４は、ロウの電位をノードＢに接続される第２の端子２７２に出力する。
【０１７６】
以上の説明から、不揮発性のフリップ・フロップ回路２２４の第１の端子２７１に入力されるロウの電位が、第１の動作期間Ｔ１に含まれる期間Ｔ１＿１から期間Ｔ１＿２を経て、第２の端子２７２に格納されることが判る。
【０１７７】
続いて、第１の動作期間Ｔ１に含まれる、期間Ｔ１＿３および期間Ｔ１＿４において、不揮発性のフリップ・フロップ回路２２４の第１の端子２７１にハイの電位が入力される。不揮発性のフリップ・フロップ回路２２４は、図７に示すタイミングチャートに従って動作する。その結果、不揮発性のフリップ・フロップ回路２２４の第１の端子２７１に入力されるハイの電位が、第１の動作期間Ｔ１に含まれる期間Ｔ１＿３から期間Ｔ１＿４を経て、第２の端子２７２に格納される。
【０１７８】
第２の動作期間Ｔ２において、電力の供給が停止される。言い換えると、不揮発性のフリップ・フロップ回路２２４が、パワーゲーティングされる。
【０１７９】
ノードＡおよびノードＢは、オフ状態におけるリーク電流が著しく小さいスイッチングトランジスタの第２の電極と、ハイインピーダンスな入力端子と接続される構成となっている。その結果、ノードＡおよびノードＢに格納される電位は、半導体層にシリコンが適用されるトランジスタをスイッチングトランジスタに用いる構成に比べて長い期間、失われることなく保持される。
【０１８０】
第３の期間Ｔ３において、電力の供給が再開される。また、第２のモード制御信号（ロウの電位）が第１の制御端子２６１に入力される。第１のトライステートバッファ２５２ａおよび第２のトライステートバッファ２５２ｂは非導通状態であり、第３のトライステートバッファ２５２ｃと第４のトライステートバッファ２５２ｄは導通状態である。その結果、不揮発性のフリップ・フロップ回路２２４の第１の端子２７１は出力端子として機能し、第２の端子２７２は入力端子として機能する。
【０１８１】
第３の動作期間Ｔ３に含まれる、期間Ｔ３＿１において、不揮発性のフリップ・フロップ回路２２４の第２の端子２７２にロウまたはハイの一方の電位が入力される。導通状態の第３のトライステートバッファ２５２ｃは、入力端子に入力される電位を反転し、出力端子に接続される第３のスイッチングトランジスタ２５１ｃの第１の端子に反転された電位を出力する。
【０１８２】
また、期間Ｔ３＿１において、クロック信号のハイの電位が、第２の制御端子２６２から第３のスイッチングトランジスタ２５１ｃのゲート電極に入力される。第３のスイッチングトランジスタ２５１ｃは導通状態であり、ノードＡの電位は、第３のスイッチングトランジスタ２５１ｃの第１の端子に入力される電位、すなわち反転された電位に従う。
【０１８３】
続いて、第３の動作期間Ｔ３に含まれる、期間Ｔ３＿２において、クロック信号のロウの電位が、第２の制御端子２６２から第３のスイッチングトランジスタ２５１ｃのゲート電極に入力される。第３のスイッチングトランジスタ２５１ｃは非導通状態であり、反転された電位がノードＡに格納される。
【０１８４】
導通状態の第４のトライステートバッファ２５２ｂは、入力端子に入力されるノードＡの電位（反転された電位）を反転し、出力端子に接続される第４のスイッチングトランジスタ２５１ｄの第１の端子に一方の電位を出力する。
【０１８５】
第２のインバータ回路２５５ｂは、第２の制御端子２６２に入力されるクロック信号を反転する。
【０１８６】
期間Ｔ３＿２において、反転されたロウの電位のクロック信号（すなわちハイの電位）が、第４のスイッチングトランジスタ２５１ｄのゲート電極に入力される。第４のスイッチングトランジスタ２５１ｄは導通状態であり、一方の電位を第１の端子２７１に出力する。
【０１８７】
以上の説明から、不揮発性のフリップ・フロップ回路２２４の第２の端子２７２に入力される一方の電位が、第３の動作期間Ｔ３に含まれる期間Ｔ３＿１から期間Ｔ３＿２を経て、第１の端子２７１に格納されることが判る。
【０１８８】
続いて、第３の動作期間Ｔ３に含まれる、期間Ｔ３＿３および期間Ｔ３＿４において、不揮発性のフリップ・フロップ回路２２４の第２の端子２７２にロウまたはハイの一方の電位が入力される。不揮発性のフリップ・フロップ回路２２４は、図７に示すタイミングチャートに従って動作する。その結果、不揮発性のフリップ・フロップ回路２２４の第２の端子２７２に入力される一方の電位が、第３の動作期間Ｔ３に含まれる期間Ｔ３＿３から期間Ｔ３＿４を経て、第１の端子２７１に格納される。
【０１８９】
このように、不揮発性のフリップ・フロップ回路２２４は、第１の端子２７１または第２の端子２７２の一方の端子に後から入力される電位が他方の端子に出力される。
【０１９０】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０１９１】
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置に適用可能な、オフ状態におけるリーク電流が著しく小さいトランジスタのチャネル形成領域に用いることができる半導体について説明する。
【０１９２】
具体的には、本実施の形態で説明する酸化物半導体をチャネル形成領域に備え、オフ状態におけるリーク電流が著しく小さいトランジスタは、実施の形態６で説明するスイッチングトランジスタに適用できる。
【０１９３】
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体層が適用されたトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる。
【０１９４】
＜酸化物半導体＞
また、用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
【０１９５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１９６】
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１９７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０１９８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ：Ｇａ：Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１９９】
酸化物半導体膜は単結晶でも、非単結晶でもよい。
【０２００】
＜ＣＡＡＣ−ＯＳ膜＞
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
【０２０１】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０２０２】
以下、ＣＡＡＣ−ＯＳについて説明する。
【０２０３】
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が少ない。
【０２０４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
【０２０５】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
【０２０６】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【０２０７】
＜ＣＡＡＣ−ＯＳ膜を形成する方法＞
酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成する方法としては、三つ挙げられる。
【０２０８】
一つめは、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０２０９】
二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０２１０】
三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０２１１】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
【０２１２】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０２１３】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０２１４】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【０２１５】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０２１６】
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
【０２１７】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【０２１８】
以上がＣＡＡＣ−ＯＳ膜の説明である。
【０２１９】
＜脱水化処理（脱水素化処理）、加酸素化処理（過酸素化処理）＞
酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。また、本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。
【０２２０】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満、より好ましくは１．４５×１０１０／ｃｍ３未満となる。
【０２２１】
またこのように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ以下となる。また、８５℃では、１００ｚＡ（１×１０−１９Ａ）以下、望ましくは１０ｚＡ（１×１０−２０Ａ）以下となる。このように、ｉ型（真性）化または実質的にｉ型化された酸化物半導体層を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
【０２２２】
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に適用可能な構成について、図８を参照して説明する。図８は本発明の一態様の半導体装置の構成を説明する断面図であり、具体的には、オフ状態におけるリーク電流が著しく低いトランジスタと容量素子とを備える単位記憶回路が、ＣＭＯＳプロセスで形成された他の回路の上層に設けられている。
【０２２３】
なお、当該オフ状態におけるリーク電流が著しく低いトランジスタは、実施の形態５において説明する半導体を、チャネルが形成される領域に備える。
【０２２４】
図８に例示して説明する半導体装置は、オフ状態におけるリーク電流が著しく低いトランジスタ３０３と容量素子３０２とを備える単位記憶回路が、ＣＭＯＳプロセスで形成されるトランジスタ３０１を含むレジスタの上層に設けられている。具体的には、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタ３０１と、チャネルが形成される酸化物半導体層を含むトランジスタ３０３と、容量素子３０２を有する。また、半導体層３１１と、絶縁層３１４と、導電層３１５と、絶縁層３１６と、絶縁層３１７と、接続層３１８と、導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃと、絶縁層３２０と、接続層３２１と、半導体層３３１と、絶縁層３３３と、導電層３３４と、導電層３３６ａ及び導電層３３６ｂと、導電層３３８と、絶縁層３３９と、接続層３４１と、導電層３４２と、を含む。
【０２２５】
なお、当該単位記憶回路の構成は、実施の形態４において説明する不揮発性のフリップ・フロップ回路に適用できる。具体的には、オフ状態におけるリーク電流が著しく低いトランジスタ３０３を不揮発性のフリップ・フロップ回路に設けられた要素回路が備えるスイッチングトランジスタに適用し、容量素子３０２を不揮発性のフリップ・フロップ回路が備える要素回路のＢ端子に接続される容量に適用できる。
【０２２６】
このような構成とすることにより、フリップ・フロップ回路への電力の供給が中止または中断されても、そこに格納されたデータが失われることがない。言い換えると、当該フリップ・フロップ回路を不揮発性とすることができる。さらに、トランジスタ３０３及び容量素子３０２を、他の回路（例えば、レジスタ、第１の伝送路、第２伝送路、読み出し書き込み回路、制御回路または制御信号線など）に重ねて形成できるため、単位記憶回路を複数設ける構成としても占有面積の増大を抑制できる。
【０２２７】
また、フローティングゲートを備えるトランジスタを用いて電荷を記憶ノードに保持する構成に比べると、駆動電圧を低減でき、消費電力の増加を抑制できる。
【０２２８】
以下に、本発明の一態様の半導体装置を構成する個々の要素について説明する。
【０２２９】
《ＣＭＯＳプロセスで形成されるトランジスタを含む層》
半導体層３１１は、領域３１３ａ及び領域３１３ｂを有する。また、半導体層３１１の一部の領域に設けられた絶縁層３１２により、隣接するトランジスタが電気的に分離されている。
【０２３０】
半導体層３１１としては、例えば半導体基板を用いることができる。また、別の基板の上に設けられた半導体層を半導体層３１１として用いることもできる。
【０２３１】
領域３１３ａ及び領域３１３ｂは、互いに離間して設けられ、ｎ型またはｐ型の導電性を付与するドーパントが添加された領域である。領域３１３ａ及び領域３１３ｂは、ｎチャネル型又はｐチャネル型トランジスタのソース領域又はドレイン領域としての機能を有する。また、領域３１３ａ及び領域３１３ｂは、それぞれ接続層３１８を介して導電層３１９ａまたは導電層３１９ｂに電気的に接続されている。
【０２３２】
トランジスタ３０１がｎチャネル型のトランジスタの場合は、上記ドーパントとして、ｎ型の導電性を付与する元素を用いる。一方、ｐチャネル型のトランジスタの場合には、ｐ型の導電性を付与する元素を用いる。
【０２３３】
なお、領域３１３ａ及び３１３ｂの一部に低濃度領域を設けてもよい。このとき低濃度領域の深さは、それ以外の領域の深さより小さくてもよいが、これに限定されない。
【０２３４】
絶縁層３１４は、絶縁層３１２に挟まれた半導体層３１１の領域の上に設けられる。絶縁層３１４は、トランジスタ３０１のゲート絶縁層としての機能を有する。
【０２３５】
絶縁層３１４としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、有機絶縁材料（例えばポリイミド又はアクリルなど）などの材料の層を用いることができる。また、絶縁層３１４に適用可能な材料を積層して絶縁層３１４を構成してもよい。
【０２３６】
導電層３１５は、絶縁層３１４を介して半導体層３１１に重畳する。導電層３１５に重畳する半導体層３１１の領域がトランジスタ３０１のチャネル形成領域になる。導電層３１５は、トランジスタ３０１のゲートとしての機能を有する。
【０２３７】
導電層３１５としては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層３１５に適用可能な材料を積層して導電層３１５を構成することもできる。
【０２３８】
絶縁層３１６は、絶縁層３１４の上に設けられ、導電層３１５における、互いに対向する一対の側面に接して設けられる。
【０２３９】
絶縁層３１７は、導電層３１５、絶縁層３１６の上に設けられる。
【０２４０】
絶縁層３１６、絶縁層３１７としては、上述した絶縁層３１４に適用可能な材料のうち、絶縁層３１４に適用した材料と同じ材料の層又は異なる材料の層を用いることができる。また、絶縁層３１６及び絶縁層３１７に適用可能な材料を積層して、絶縁層３１６又は絶縁層３１７を構成することもできる。
【０２４１】
接続層３１８は、絶縁層３１７に設けられた開口部を埋めるようにして設けられ、領域３１３ａ又は領域３１３ｂと電気的に接続される。
【０２４２】
導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃは、絶縁層３１７上に設けられる。導電層３１９ａは接続層３１８を介して領域３１３ａと電気的に接続する。導電層３１９ｂは接続層３１８を介して領域３１３ｂと電気的に接続する。また導電層３１９ｃは図示しない接続層３１８を介して導電層３１５と電気的に接続する。
【０２４３】
接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃとしては、上述した導電層３１５に適用可能な材料のうち、導電層３１５に適用した材料と同じ材料の層又は異なる材料の層を用いることができる。また、接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃに適用可能な材料を積層して、接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃを構成することもできる。
【０２４４】
絶縁層３２０は、絶縁層３１７、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃ上に設けられる。絶縁層３２０の構成としては、絶縁層３１７と同様の構成を用いることができる。
【０２４５】
接続層３２１は、絶縁層３２０に設けられた開口部を埋めるようにして設けられ、導電層３１９ｃと電気的に接続される。接続層３２１の構成としては、接続層３１８と同様の構成を用いることができる。
【０２４６】
《オフ状態におけるリーク電流が著しく低いトランジスタと容量素子を含む層》
半導体層３３１は、絶縁層３２０の上に設けられる。半導体層３３１としては、実施の形態５において説明する半導体を用いることができる。
【０２４７】
なお、半導体層３３１の導電層３３６ａ及び導電層３３６ｂと重なる領域にドーパントが添加された領域を設けてもよい。ドーパントとしては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。なお、当該領域は必ずしも設けなくともよい。
【０２４８】
導電層３３６ａ及び導電層３３６ｂはそれぞれ互いに離間して設けられ、半導体層３３１に接して電気的に接続される。導電層３３６ａおよび導電層３３６ｂは、トランジスタのソース電極またはドレイン電極として機能する。また、導電層３３６ｂは接続層３２１と電気的に接続される。また、導電層３３６ａは、容量素子３０２の一方の電極としても機能する。
【０２４９】
導電層３３６ａ及び導電層３３６ｂとしては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属、または、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素の窒化物などを用いて形成することができる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などの金属元素を用いてもよい。
【０２５０】
絶縁層３３３は、半導体層３３１、導電層３３６ａ、導電層３３６ｂの上に設けられる。また絶縁層３３３は、トランジスタのゲート絶縁層としての機能を有する。また、絶縁層３３３は、容量素子３０２の誘電層としての機能をも有する。
【０２５１】
絶縁層３３３としては、例えば窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化タンタル、または酸化ランタンから選ばれた材料を、単層でまたは積層して形成することができる。
【０２５２】
また、絶縁層３３３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることで、実質的な（例えば、酸化シリコン換算の）ゲート絶縁膜の厚さを変えないまま、物理的なゲート絶縁膜を厚くすることにより、ゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、及び酸化ガリウムのいずれか一以上との積層構造とすることができる。
【０２５３】
導電層３３４は、絶縁層３３３を介して半導体層３３１に重畳する。導電層３３４は、トランジスタのゲートとしての機能を有する。また導電層３３４の一部が導電層３３６ａ及び３３６ｂと重畳して設けられることが好ましい。
【０２５４】
導電層３３４としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた金属、または上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素の窒化物などを用いて形成することができる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などの金属元素を用いてもよい。
【０２５５】
また、導電層３３４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、Ｃｕ−Ｍｇ−Ａｌ合金上にＣｕを積層する二層構造、チタンと、そのチタン上にアルミニウムを積層し、さらにその上にチタンを形成する三層構造などがある。
【０２５６】
また、導電層３３４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０２５７】
また、導電層３３４と半導体層３３１に重畳し、かつ、導電層３３４と絶縁層３３３に接して、酸化ガリウムや、窒素を含むインジウムガリウム亜鉛酸化物や、窒素を含むインジウム錫酸化物や、窒素を含むインジウムガリウム酸化物や、窒素を含むインジウム亜鉛酸化物や、窒素を含む酸化錫や、窒素を含むインジウム酸化物や、金属窒化物（ＩｎＮ、ＺｎＮなど）を形成してもよい。
【０２５８】
これらの材料は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、絶縁層３３３を介して半導体層３３１と重畳させることで、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏを用いる場合、少なくとも半導体層３３１より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ−Ｏを用いる。
【０２５９】
導電層３３８は、絶縁層３３３を介して導電層３３６ａ上に設けられる。
【０２６０】
ここで、導電層３３６ａ、絶縁層３３３、及び導電層３３８により容量素子３０２が形成される。
【０２６１】
絶縁層３３９は、絶縁層３３３、導電層３３４及び導電層３３８の上に設けられる。
【０２６２】
絶縁層３３９には、絶縁層３１７と同様の材料を用いることができる。
【０２６３】
接続層３４１は、絶縁層３３９に設けられた開口部を埋めるように設けられ、導電層３３８と電気的に接続する。
【０２６４】
接続層３４１は、接続層３１８と同様の構成とすることができる。
【０２６５】
導電層３４２は、絶縁層３３９上に設けられる。導電層３４２は接続層３４１を介して導電層３３８と電気的に接続する。
【０２６６】
導電層３４２は、導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃと同様の構成とすることができる。
【０２６７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０２６８】
１００    半導体装置
１００Ｂ    半導体装置
１００Ｃ    半導体装置
１００Ｄ    半導体装置
１００Ｅ    半導体装置
１１０    制御回路
１１１    制御信号線
１１１＿１    制御信号線
１１１＿２    制御信号線
１２０    回路
１５０    伝送路
１６０    伝送路
１６０Ｅ    伝送路
２１０    レジスタ
２１４    メモリアクセス判定回路
２１５    端子
２１６    第２のメモリアクセス判定回路
２１７    端子
２２０    不揮発性のＦＩＬＯ型レジスタ
２２０Ｅ    不揮発性のＦＩＬＯ型レジスタ
２２４    フリップ・フロップ回路
２２４ａ    第１の不揮発性のフリップ・フロップ回路
２２４ｂ    第２の不揮発性のフリップ・フロップ回路
２２４ｃ    第３の不揮発性のフリップ・フロップ回路
２２４ｎ    第ｎの不揮発性のフリップ・フロップ回路
２２４Ａ    第１の不揮発性の記憶回路
２２４Ｂ    第２の不揮発性の記憶回路
２２４Ｎ    第Ｎの不揮発性の記憶回路
２５０ａ    要素回路
２５０ｂ    要素回路
２５０ｃ    要素回路
２５０ｄ    要素回路
２５１ａ〜２５１ｄ    スイッチングトランジスタ
２５２ａ〜２５２ｄ    トライステートバッファ
２５３ａ    容量素子
２５３ｂ    容量素子
２５５ａ    インバータ回路
２５５ｂ    インバータ回路
２６１    制御端子
２６１ａ    制御端子
２６２    制御端子
２６２ａ    制御端子
２７１    端子
２７１ａ    端子
２７１ｂ    端子
２７１ｃ    端子
２７２    端子
２７２ａ    端子
２７２ｂ    端子
２７２ｎ    端子
２８０    不揮発性のＦＩＦＯ型レジスタ
２８１    入出力端子
２８２    入出力端子
２９０    外部記憶装置
３０１    トランジスタ
３０２    容量素子
３０３    トランジスタ
３１１    半導体層
３１２    絶縁層
３１３ａ    領域
３１３ｂ    領域
３１４    絶縁層
３１５    導電層
３１６    絶縁層
３１７    絶縁層
３１８    接続層
３１９ａ    導電層
３１９ｂ    導電層
３１９ｃ    導電層
３２０    絶縁層
３２１    接続層
３３１    半導体層
３３３    絶縁層
３３４    導電層
３３６ａ    導電層
３３６ｂ    導電層
３３８    導電層
３３９    絶縁層
３４１    接続層
３４２    導電層
【図１】
2014161002.tif 000003
【図２】
2014161002.tif 000004
【図３】
2014161002.tif 000005
【図４】
2014161002.tif 000006
【図５】
2014161002.tif 000007
【図６】
2014161002.tif 000008
【図７】
2014161002.tif 000009
【図８】
2014161002.tif 000010
【図９】
2014161002.tif 000011