(57)【要約】【課題】周波数引き込み範囲の拡大と受信特性の劣化の防止との両立を図った復調回路を、回路規模を大きくすることなく提供すること。【解決手段】実施形態によれば、復調回路は、ディジタル変調された受信信号を前処理する前処理部と、前処理された受信信号をディジタル変換してディジタル信号を生成するアナログ／ディジタル変換器と、クロック信号を生成する発振器への制御電圧を生成するループフィルタとを具備する通信装置に設けられる。復調回路は、ディジタル信号をベースバンド信号に変換する変換部と、検出部と、パルス幅可変部とを備える。検出部はベースバンド信号の符号反転を検出し、ベースバンド信号から符号反転のタイミングに基づき抽出したクロック成分とクロック信号との位相誤差を示す位相誤差情報パルスをループフィルタに出力する。パルス幅可変部は、搬送波同期が未確立のとき、相誤差情報パルスのパルス幅を搬送波同期の確立後の位相誤差情報パルスのパルス幅よりも広くする。【選択図】  図２
2014033296.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を生成する発振器と、ディジタル変調された受信信号を前処理する前処理部と、前記前処理された受信信号をディジタル変換してディジタル信号を生成するアナログ／ディジタル変換器と、前記発振器への制御電圧を生成するループフィルタを有するＰＬＬ（Phase Lock Loop）とを具備する無線通信装置に設けられる復調回路において、
前記ディジタル信号をベースバンド信号に変換する変換部と、
前記ベースバンド信号の符号反転を検出し、前記ベースバンド信号から前記符号反転のタイミングに基づき抽出したクロック成分と前記クロック信号との位相誤差を示す位相誤差情報パルスを前記ループフィルタに出力する検出部と、
搬送波同期が未確立の状態での前記位相誤差情報パルスのパルス幅を、前記搬送波同期が確立された状態での前記位相誤差情報パルスのパルス幅よりも広くするパルス幅可変部とを備える、復調回路。
【請求項２】
クロック信号を生成する発振器と、
ディジタル変調された受信信号を前処理する前処理部と、
前記前処理された受信信号をディジタル変換してディジタル信号を生成するアナログ／ディジタル変換器と、
前記クロック信号に基づいて前記ディジタル信号から伝送データ信号を再生する復調部と、
前記発振器への制御電圧を生成するループフィルタを有するＰＬＬ（Phase Lock Loop）とを具備し、
前記復調部は、
前記ディジタル信号をベースバンド信号に変換する変換部と、
前記ベースバンド信号の符号反転を検出し、前記ベースバンド信号から前記符号反転のタイミングに基づき抽出したクロック成分と前記クロック信号との位相誤差を示す位相誤差情報パルスを前記ループフィルタに出力する検出部と、
搬送波同期が未確立の状態での前記位相誤差情報パルスのパルス幅を、前記搬送波同期が確立された状態での前記位相誤差情報パルスのパルス幅よりも広くするパルス幅可変部とを備える、無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えば多値ＱＡＭ（Quadrature Amplitude Modulation）方式でディジタル変調された無線信号を復調する復調回路および無線通信装置に関する。
【背景技術】
【０００２】
例えば音声用のＳＴＬ（Studio to Transmitter Link）／ＴＴＬ（Transmitter to Transmitter Link）回線を形成するのに、無線通信装置が用いられる。この種の装置に設けられる送信装置、受信装置のいずれも、近年のディジタル回路技術の発展に伴ってほぼディジタル化されている。例えば復調回路における再生搬送波発振器には、ＮＣＯ（Numeric Controlled Oscillator）と称するディジタル型発振器が採用される。
【０００３】
復調回路の重要な機能に、クロック再生がある。クロックは、受信信号から例えばゼロクロス法などで抽出したクロック成分に、復調回路に設けた発振器の出力を同期させることで再生される。ゼロクロス法は、シンボル間で符号が変化したポイント（ゼロクロス点）を検出し、そのゼロクロス点がシンボル間の中央に位置するようにＰＬＬ（Phase Lock Loop）を動作させる手法である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３００６２号公報
【特許文献２】特開２０１１−１０９３４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＱＡＭ変調方式においては、ＢＥＲ（Bit Error Rate）特性の劣化を防止したり、Ｃ／Ｎ（搬送波対雑音電力比）特性の劣化を防止するために、ジッタ（揺らぎ）の少ない、高安定なクロックを再生することが要求される。１２８ＱＡＭ、２５６ＱＡＭ、…というように多値数が多くなればなるほど、クロックに求められる品質はシビアになる。その一方で主にコストの制約から、送信装置側に使用されるクロック用発振器の安定性を犠牲にせざるを得ない場合がある。このような事情から、受信装置において、受信特性の劣化を防止できるようにする技術のニーズが高まってきている。
【０００６】
しかし、受信特性の劣化を防止することと、周波数引き込み範囲を拡大することとの間には相反する関係がある。つまり、抽出されたクロックと発振器のクロックとの同期範囲を拡大するためにＰＬＬの応答を早くすると、クロックジッタのためにＢＥＲ特性が劣化する。逆に、高安定化のためにＰＬＬの応答を遅くすると、位相誤差情報に対するＶＣＸＯへの制御幅が小さくなるので、クロック同期を確立するまでに時間を要する。受信信号のクロック周波数のずれが大きすぎると、同期確立できないケースもある。同期確立前と同期確立後とでＰＬＬの定数を切替えるという対処法が知られているが、一般的にＰＬＬのループフィルタはアナログ回路で構成されるので、回路規模が大きくなるというデメリットがある。
【０００７】
目的は、周波数引き込み範囲の拡大と受信特性の劣化の防止との両立を図った復調回路および無線通信装置を、回路規模を大きくすることなく提供することにある。
【課題を解決するための手段】
【０００８】
実施形態によれば、復調回路は、クロック信号を生成する発振器と、ディジタル変調された受信信号を前処理する前処理部と、前記前処理された受信信号をディジタル変換してディジタル信号を生成するアナログ／ディジタル変換器と、前記発振器への制御電圧を生成するループフィルタを有するＰＬＬ（Phase Lock Loop）とを具備する無線通信装置に設けられる。この復調回路は、変換部と、検出部と、パルス幅可変部とを備える。変換部は、前記ディジタル信号をベースバンド信号に変換する。検出部は、前記ベースバンド信号の符号反転を検出し、前記ベースバンド信号から前記符号反転のタイミングに基づき抽出したクロック成分と前記クロック信号との位相誤差を示す位相誤差情報パルスを前記ループフィルタに出力する。パルス幅可変部は、搬送波同期が未確立の状態での前記位相誤差情報パルスのパルス幅を、前記搬送波同期が確立された状態での前記位相誤差情報パルスのパルス幅よりも広くする。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る復調装置の一例を示すブロック図である。
【図２】図２は、ディジタル復調部２０の一例を示すブロック図である。
【図３】図３は、ゼロクロス判定回路２９の一例を示すブロック図である。
【図４】図４は、パルス幅可変回路１００の作用を説明するための図である。
【発明を実施するための形態】
【００１０】
図１は、実施形態に係る復調装置の一例を示すブロック図である。図１に示される復調装置は、例えばマイクロ波無線装置の受信部に用いられ、伝送データ信号でディジタル変調されたマイクロ波（受信信号）を復調する。図示しないアンテナに到来した受信信号は、第１中間周波数（１４０ＭＨｚ）にダウンコンバートされ、不要波除去、およびレベルダイヤ補正を施されたのち、図１のバンドパスフィルタ（ＢＰＦ）１１に入力される。
【００１１】
ＢＰＦ１１は、受信帯域を制限するフィルタであり、マルチパスなどの干渉の影響を除去する。可変増幅器１２は、ＢＰＦ１１を通過した受信信号のレベルを補正する。可変増幅器１２のゲインは、ゲイン調整制御部１６によるフィードバック制御により可変制御される。
【００１２】
可変増幅器１２の出力は、発振器１４が発生するローカル信号に基づいて周波数変換器１３により、第２中間周波数（２１．４ＭＨｚ）にダウンコンバートされる。第２中間周波数の信号は、ローパスフィルタ（ＬＰＦ）１５に入力される。ＬＰＦ１５は、第２中間周波数の信号をアナログ−ディジタル（Ａ／Ｄ）変換する際に生じる折り返し雑音を除去するためのアンチエイリアシング・フィルタである。
【００１３】
ＢＰＦ１１、可変増幅器１２、発振器１４、周波数変換器１３、ゲイン調整制御部１６、およびＬＰＦ１５により前処理部が形成される。前処理部はアンテナからＬＰＦ１５までのブロックを経て受信信号を前処理してＡ／Ｄ変換器１７に入力する。
【００１４】
Ａ／Ｄ変換器１７は、ＬＰＦ１５の出力信号を、例えば受信信号周波数の８倍のサンプリングレートでディジタル信号に変換する。このディジタル信号はディジタル復調部２０に入力される。
【００１５】
ディジタル復調部２０は、ディジタル変換された受信信号の復調、波形整形、等化処理などの処理を行い、伝送データ信号を再生する。特にディジタル復調部２０は、受信信号からクロック成分を抽出する。このクロック成分に、発振器４２の出力を同期させることで、クロック信号（ＡＤＣＬＫ）が再生される。この再生クロック信号は、Ａ／Ｄ変換器１７、およびディジタル復調部２０を動作させるために用いられ、例えば再生クロック信号の周波数でアナログの受信信号がサンプリングされる。
【００１６】
発振器４２は例えば電圧制御型の水晶発振器（ＶＣＸＯ）であり、クロック信号を生成出力する。クロック信号の周波数は、ディジタル復調部２０からループフィルタ４１を介して供給される制御電圧に基づいて制御される。ループフィルタ４１は例えばローパスフィルタであり、ディジタル復調部２０から与えられる位相誤差情報パルスを直流に変換して上記制御電圧を生成する。
【００１７】
発振器４２から出力されるクロック信号はディジタル復調部２０に入力される。受信信号から抽出されたクロック成分と上記クロック信号との位相誤差を示す位相誤差情報パルスが、ループフィルタ４１を介して発振器４２にフィードバックされる。これによりＰＬＬが形成される。位相誤差情報がミニマムになるようにＰＬＬ回路が動作することで、受信したクロックが安定して再生される。
【００１８】
図２は、ディジタル復調部２０の一例を示すブロック図である。図１のＡ／Ｄ変換器１７から出力されるディジタル信号は、乗算器２１，２２を含む変換部に入力される。このディジタル信号は乗算器２１によりコサイン波とミキシングされ、乗算器２２によりサイン波とミキシングされる。これによりベースバンド帯のＩチャネル信号およびＱチャネル信号が生成され、これらの信号はデシメーションフィルタ２３に入力される。なお、互いに直交するコサイン波およびサイン波は、ＮＣＯ回路３３から乗算器２１，２２に供給される。
【００１９】
デシメーションフィルタ２３は、Ｉチャネル信号とＱチャネル信号とのそれぞれにデシメーション処理を施し、サンプリング間隔をシンボルクロックの４倍程度に落とす。このデシメーションフィルタ２３は、ＡＤＣＬＫ信号に同期して動作する。デシメーション処理された信号はルートロールオフフィルタ２４に入力され、ロールオフ波形整形を受けたのちＡＧＣ回路２５でレベル補正される。
【００２０】
レベル補正後の信号は搬送波除去回路２６に入力される。搬送波除去回路２６はＮＣＯ回路３２からコサイン波およびサイン波を入力され、受信信号に残る搬送波成分（周波数オフセット）を除去する。搬送波除去回路２６は、例えばシンボルクロックの２倍に同期して動作する。
【００２１】
トランスバーサル等化回路２７は、搬送波を除去されたＩチャネル信号とＱチャネル信号とのそれぞれに適応等化処理を施し、周波数選択性フェージングによる符号間干渉などを除去する。その後、Ｉチャネル信号およびＱチャネル信号は最尤復号回路２８に入力され、最尤復号処理により伝送データが再生される。
【００２２】
符号間干渉成分を補償されたＩチャネル信号およびＱチャネル信号は、トランスバーサル等化回路２７から位相誤差検出回路３０、同期外れ検出回路３１にも入力される。位相誤差検出回路３０は、Ｉチャネル信号とＱチャネル信号との位相差（位相誤差）を検出する。この位相誤差に基づく搬送波誤差は、ＮＣＯ回路３２および３３に供給される。
【００２３】
ＮＣＯ回路３２，３３は、入力に応じた周波数で発振する発振器である。ＮＣＯ回路３２は、搬送波誤差に応じた周波数のコサイン波とサイン波を発生し、搬送波除去回路２６に供給する。ＮＣＯ回路３３も、搬送波誤差に応じた周波数のコサイン波とサイン波を発生して、それぞれ乗算器２１、２２に入力する。
【００２４】
同期外れ検出回路３１は、Ｉチャネル信号とＱチャネル信号との間の同期のずれ、すなわち搬送波の同期のずれを検出する。同期外れ検出回路３１の出力は、搬送波同期が確立されているか否かを示す情報を意味し、ゼロクロス判定回路２９、およびパルス幅可変回路１００に与えられる。
【００２５】
ゼロクロス判定回路２９は、搬送波を含むＩチャネル信号、または、搬送波を除去されたＩチャネル信号のいずれかを取り込み、ゼロクロス判定処理を行う。いずれのＩチャネル信号をゼロクロス判定回路２９に与えるかを、同期外れ検出回路３１の出力に基づいて切り替えるようにしても良い。例えば、同期外れ検出回路３１の出力を切替制御信号（ＳＷ ＣＯＮＴ）としてゼロクロス判定回路２９に与え、ゼロクロス判定回路２９が、この切替制御信号に基づいていずれかのＩチャネル信号を取り込むようにすれば良い。
【００２６】
ゼロクロス判定回路２９は、例えばシンボルクロックの２倍に同期して動作し、受信信号のゼロクロス点の通過を検出する。ゼロクロス点の検出タイミングに基づいて、受信信号からクロック成分が抽出される。ゼロクロス判定回路２９は、ゼロクロス判定処理により得られた位相誤差情報パルスを出力する。位相誤差情報パルスは、抽出クロック成分と、再生クロック信号との位相のずれ（位相誤差）を反映する。
【００２７】
すなわちゼロクロス判定回路２９は、ベースバンドのＩチャネル信号の符号反転を検出する。この符号反転のタイミングに基づいて、クロック成分が抽出される。またゼロクロス判定回路２９は、符号反転のタイミングで、位相誤差情報パルスを発生出力する。この位相誤差情報パルスは、ループフィルタ４１に出力される。
【００２８】
ところで、実施形態に係るディジタル復調部２０は、パルス幅可変回路１００を備える。パルス幅可変回路１００は、ゼロクロス判定回路２９から出力される位相誤差情報パルスのパルス幅を、周波数引き込みのモードに応じて変化させる。
【００２９】
つまりパルス幅可変回路１００は、搬送波同期が未確立の状態（ＰＬＬのアンロックモード）と、搬送波同期が確立された状態（ＰＬＬのロックモード）とで、ループフィルタ４１に入力される位相誤差情報パルスのパルス幅を変化させる。具体的には、ロックモードにおけるパルス幅に対して、アンロックモードにおけるパルス幅を広くする。パルス幅を変更された位相誤差情報パルスはループフィルタ４１に入力され、図１の発振器４２にフィードバックされる。
【００３０】
図３は、ゼロクロス判定回路２９の一例を示すブロック図である。図３に示すように、ゼロクロス判定回路２９は、レジスタ２９１、２９２、２９３、及び論理回路（ＥＸＯＲ）２９４と２９５を備える。レジスタ２９１〜２９３は直列に接続され、論理回路２９４にはレジスタ２９１とレジスタ２９３から出力が入力する。また、論理回路２９５にはレジスタ２９２とレジスタ２９３からの出力が入力される。
【００３１】
レジスタ２９１は最新のシンボル（今回シンボル）の収束点を保持し、レジスタ２９３はその一つ前のシンボル（前回シンボル）の収束点を保持する。シンボルクロックの２倍（２ＳｙｍＣＬＫ）のタイミングで、受信信号（搬送波除去回路２６又はルートロールオフフィルタ２４から）がレジスタ２９１に取り込まれ、レジスタ２９１の記憶内容がレジスタ２９２に、レジスタ２９２の記憶内容がレジスタ２９３に移動する。
【００３２】
レジスタ２９１に記憶された今回シンボルと、レジスタ２９３に記憶された前回シンボルとの間に符号変化が無ければ、論理回路２９４は０を出力し、符号変化があれば論理回路２９４は１を出力する。論理回路２９４が１を出力すると、ゼロクロス検出結果（ＡＤＣＬＫ制御信号）が更新され、論理回路２９４が０を出力すると、ＡＤＣＬＫ制御信号は前状態を保持する。
【００３３】
レジスタ２９２の記憶内容とレジスタ２９３の記憶内容との間で符号変化が無ければ、論理回路２９５は０を出力し、符号変化があれば、論理回路２９５は１を出力する。論理回路２９４及び論理回路２９５の出力が１であれば、ＡＤＣＬＫを出力する発振器４２の位相を早めるように、ゼロクロス判定回路２９から１が出力される。これが、パルス幅可変回路１００に入力される位相誤差情報パルスとなる。
【００３４】
論理回路２９４の出力が１で論理回路２９５の出力が０であれば、発振器４２の位相を遅らせるようにゼロクロス判定回路２９から０が出力される。論理回路２９４の出力が０であれば、ＡＤＣＬＫを制御する信号は前状態（１または０）を保持する。
【００３５】
パルス幅可変回路１００によりパルス幅を制御された位相誤差情報パルスは、ループフィルタ４１で積分され、発振器４２の発振周波数を制御する。発振器４２の出力は受信波をＡ／Ｄ変換するＡ／Ｄ変換器のサンプリングクロックとなり、そのクロックでサンプリングされた信号によりゼロクロス検出結果が更新される。このクロック再生ＰＬＬの動作が繰り返されることにより、受信信号のクロック成分と発振器４２の周波数が同期し、受信クロックが再生される。
【００３６】
なお、ゼロクロス判定回路２９により得られる情報は、発振器４２から出力される再生クロック信号の周波数（位相）と、受信信号から抽出されたクロック成分の周波数（位相）とが、互いに進んでいる、または遅れているという情報を示す。つまり０または１のいずれかの１ビットの情報（パルス）だけであり、ずれ量までは検出できない。次に、上記構成における作用を説明する。
【００３７】
図４は、パルス幅可変回路１００の作用を説明するための図である。図４（ａ）の矢印は、ゼロクロス判定回路２９によりゼロクロス点が検出されたタイミングを示す。図４（ｂ）は、アンロックモードにおけるパルス幅可変回路１００の出力パルスを示し、図４（ｃ）はロックモードにおけるパルス幅可変回路１００の出力パルスを示す。いずれのモードにおいても、ゼロクロス点の検出タイミングで位相誤差情報パルスが検出される。
【００３８】
実施形態において、パルス幅可変回路１００は、アンロックモードにおける位相誤差情報パルスのパルス幅を、図４（ｂ）に示されるように拡大する。これにより発振器４２への制御幅が大きくなるので、周波数引き込み範囲を拡大することができる。
【００３９】
ロックモードにおいては、パルス幅可変回路１００は、位相誤差情報パルスのパルス幅を、図４（ｃ）に示されるように縮小する。このモードにおけるパルス幅は、位相誤差情報パルスの本来のパルス幅であってよい。つまりロックモードにおいては、パルス幅可変回路１００は、位相誤差情報パルスのパルス幅をゼロクロス判定回路２９から出力される本来のパルス幅に戻す。これにより発振器４２への制御幅が縮小するので、ＢＥＲ特性の劣化などの、受信特性の劣化を防止することが可能になる。
【００４０】
以上説明したようにこの実施形態では、パルス幅可変回路１００を設け、ゼロクロス判定回路２９から出力される位相誤差情報パルスのパルス幅を、搬送波同期の未確立の状態において拡大し、搬送波同期の確立された状態では縮小するようにした。このようにしたので、発振器４２への制御幅を非同期モード、同期モードで変化させることができ、受信特性の劣化無しに周波数引き込み範囲を拡大することが可能になる。
【００４１】
しかも、パルス幅可変回路１００は、ディジタルカウンタなどを利用したディジタル回路で容易に実現可能である。したがって、アナログのループフィルタの定数を可変するといった既存の技術に比べて、実施形態によれば回路規模が拡大することもない。これらのことから、周波数引き込み範囲の拡大と受信特性の劣化の防止との両立を図った復調回路および無線通信装置を、回路規模を大きくすることなく提供することが可能となる。
【００４２】
なお、この発明は上記実施形態に限定されるものではない。例えば図２においてＩチャネル信号のゼロクロスを検出する例を示したが、Ｑチャネル信号のゼロクロスを検出するようにしてもよい。
【００４３】
本発明の実施形態を説明したが、この実施形態は例として提示するものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１１…バンドパスフィルタ（ＢＰＦ）、１２…可変増幅器、１６…ゲイン調整制御部、１４…発振器、１３…周波数変換器、１５…ローパスフィルタ（ＬＰＦ）、１７…Ａ／Ｄ変換器、２０…ディジタル復調部、４２…発振器、４１…ループフィルタ、２１，２２…乗算器、２３…デシメーションフィルタ、２４…ルートロールオフフィルタ、２５…ＡＧＣ回路、２６…搬送波除去回路、２７…トランスバーサル等化回路、２８…最尤復号回路、３０…位相誤差検出回路、３１…同期外れ検出回路、３２，３３…ＮＣＯ回路、２９…ゼロクロス判定回路、１００…パルス幅可変回路、２９１，２９２，２９３…レジスタ、２９４，２９５…論理回路（ＥＸＯＲ）
【図１】
2014033296.tif 000003
【図２】
2014033296.tif 000004
【図３】
2014033296.tif 000005
【図４】
2014033296.tif 000006