(57)【要約】      （修正有）【課題】半導体素子を容易に実装することができるＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）用プリント回路基板を提供する。【解決手段】第１表面処理領域側の第１開口部に露光及び現像工程を遂行することにより、第１表面処理領域の回路層１２０を露出させる第１表面処理領域側の段差開口部を形成する段階と、第１表面処理領域の露出された回路層１２０上に第１表面処理層１５０を形成する段階と、第２表面処理領域側の第１開口部１３２にレーザ加工を遂行することにより、第２表面処理領域の回路層１２０を露出させて第２表面処理領域側の第２開口部１３４を形成する段階と、第２表面処理領域の露出された回路層１２０上に第２表面処理層１６０を形成する段階とを含み、半田レジスト層１３０は、第１表面処理領域側の段差開口部に対応する段差状に形成される、プリント回路基板の製造方法。【選択図】図５
2014033169.tif 000002
【特許請求の範囲】
【請求項１】
第１表面処理領域と第２表面処理領域とに区分された回路層が形成されたベース基板を準備する段階と、
前記ベース基板上に、前記回路層を含むように半田レジスト層を形成する段階と、
前記第１表面処理領域と前記第２表面処理領域に対応する半田レジスト層に露光及び現像工程を遂行することにより、第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階と、
前記第１表面処理領域側の第１開口部に露光及び現像工程を遂行することにより、前記第１表面処理領域の回路層を露出させる第１表面処理領域側の段差開口部を形成する段階と、
前記第１表面処理領域の露出された回路層上に第１表面処理層を形成する段階と、
前記第２表面処理領域側の第１開口部にレーザ加工を遂行することにより、前記第２表面処理領域の回路層を露出させて第２表面処理領域側の第２開口部を形成する段階と、
前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階と、を含み、
前記半田レジスト層は、前記第１表面処理領域側の段差開口部に対応する段差状に形成される、プリント回路基板の製造方法。
【請求項２】
前記半田レジスト層を形成する段階の後、前記第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階の前に、
前記半田レジスト層の上部全面に露光及び現像工程を遂行することにより、基板の厚さ方向を基準に前記半田レジスト層を除去して任意の厚さに減厚する段階をさらに含む、請求項１に記載のプリント回路基板の製造方法。
【請求項３】
前記第１表面処理層を形成する段階の後、第２表面処理領域側の第２開口部を形成する段階の前に、
前記半田レジスト層上に、前記第２表面処理領域側の第２開口部に対応する開口部を有するマスク層を形成する段階をさらに含む、請求項１に記載のプリント回路基板の製造方法。
【請求項４】
前記マスク層はドライフィルムからなる、請求項３に記載のプリント回路基板の製造方法。
【請求項５】
前記第１表面処理領域側の段差開口部を形成する段階で、
前記第１表面処理領域の回路層の上部面及び側面を露出させるように、第１表面処理領域側の段差開口部を形成する、請求項１に記載のプリント回路基板の製造方法。
【請求項６】
前記第２表面処理領域側の第２開口部を形成する段階で、
前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズと同一に形成される、請求項１に記載のプリント回路基板の製造方法。
【請求項７】
前記第２表面処理領域側の第２開口部を形成する段階で、
前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズより小さく形成される、請求項１に記載のプリント回路基板の製造方法。
【請求項８】
前記第２表面処理領域側の第２開口部を形成する段階の後、前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階の前に、
前記第２表面処理領域側の第１開口部と第２開口部にデスミア（Ｄｅｓｍｅａｒ）工程を遂行する段階をさらに含む、請求項１に記載のプリント回路基板の製造方法。
【請求項９】
第１表面処理領域と第２表面処理領域とに区分された回路層が形成されたベース基板を準備する段階と、
前記ベース基板上に、前記回路層を含むように半田レジスト層を形成する段階と、
前記第１表面処理領域と前記第２表面処理領域に対応する半田レジスト層にレーザ加工を遂行することにより、第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階と、
前記第１表面処理領域側の第１開口部にレーザ加工を遂行することにより、前記第１表面処理領域の回路層を露出させる第１表面処理領域側の段差開口部を形成する段階と、
前記第１表面処理領域の露出された回路層上に第１表面処理層を形成する段階と、
前記第２表面処理領域側の第１開口部にレーザ加工を遂行することにより、前記第２表面処理領域の回路層を露出させて第２表面処理領域側の第２開口部を形成する段階と、
前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階と、を含み、
前記半田レジスト層は、前記第１表面処理領域側の段差開口部に対応する段差状に形成される、プリント回路基板の製造方法。
【請求項１０】
前記半田レジスト層を形成する段階の後、前記第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階の前に、
前記半田レジスト層の上部全面に露光及び現像工程を遂行することにより、基板の厚さ方向を基準に前記半田レジスト層を除去して任意の厚さに減厚する段階をさらに含む、請求項９に記載のプリント回路基板の製造方法。
【請求項１１】
前記半田レジスト層を形成する段階の後、前記第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階の前に、
前記半田レジスト層の上部全面にレーザ加工を遂行することにより、基板の厚さ方向を基準に前記半田レジスト層を除去して任意の厚さに減厚する段階をさらに含む、請求項９に記載のプリント回路基板の製造方法。
【請求項１２】
前記第１表面処理層を形成する段階の後、第２表面処理領域側の第２開口部を形成する段階の前に、
前記半田レジスト層上に、前記第２表面処理領域側の第２開口部に対応する開口部を有するマスク層を形成する段階をさらに含む、請求項９に記載のプリント回路基板の製造方法。
【請求項１３】
前記マスク層はドライフィルムからなる、請求項１２に記載のプリント回路基板の製造方法。
【請求項１４】
前記第１表面処理領域側の段差開口部を形成する段階で、
前記第１表面処理領域の回路層の上部面及び側面を露出させるように、第１表面処理領域側の段差開口部を形成する、請求項９に記載のプリント回路基板の製造方法。
【請求項１５】
前記第２表面処理領域側の第２開口部を形成する段階で、
前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズと同一に形成される、請求項９に記載のプリント回路基板の製造方法。
【請求項１６】
前記第２表面処理領域側の第２開口部を形成する段階で、
前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズより小さく形成される、請求項９に記載のプリント回路基板の製造方法。
【請求項１７】
前記第１表面処理領域側の段差開口部を形成する段階の後、前記第１表面処理領域の露出された回路層上に第１表面処理層を形成する段階の前に、
前記第１表面処理領域側の段差開口部にデスミア（Ｄｅｓｍｅａｒ）工程を遂行する段階をさらに含む、請求項９に記載のプリント回路基板の製造方法。
【請求項１８】
前記第２表面処理領域側の第２開口部を形成する段階の後、前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階の前に、
前記第２表面処理領域側の第１開口部と第２開口部にデスミア（Ｄｅｓｍｅａｒ）工程を遂行する段階をさらに含む、請求項９に記載のプリント回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板の製造方法に関する。
【背景技術】
【０００２】
特許文献１を始め、プリント回路基板は、各種電子製品、特にモバイル電子製品などの様々な分野で多様に用いられている。
【０００３】
プリント回路基板の適用分野が拡大するに伴い、プリント回路基板の構造も多様化している。
【０００４】
例えば、モバイル電子製品の薄型化、小型化の要求に応じて、パッケージング業界では、パッケージング密度を高め、パッケージの厚さを低めるために、半導体パッケージ基板の薄板化を追求している傾向にある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００８／００５３６８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一側面は、最外層の半田レジストが段差構造を有するように形成するためのプリント回路基板の製造方法に関する。
【課題を解決するための手段】
【０００７】
本発明の実施例によるプリント回路基板の製造方法は、第１表面処理領域と第２表面処理領域とに区分された回路層が形成されたベース基板を準備する段階と、前記ベース基板上に、前記回路層を含むように半田レジスト層を形成する段階と、前記第１表面処理領域と前記第２表面処理領域に対応する半田レジスト層に露光及び現像工程を遂行することにより、第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階と、前記第１表面処理領域側の第１開口部に露光及び現像工程を遂行することにより、前記第１表面処理領域の回路層を露出させる第１表面処理領域側の段差開口部を形成する段階と、前記第１表面処理領域の露出された回路層上に第１表面処理層を形成する段階と、前記第２表面処理領域側の第１開口部にレーザ加工を遂行することにより、前記第２表面処理領域の回路層を露出させて第２表面処理領域側の第２開口部を形成する段階と、前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階と、を含み、前記半田レジスト層は、前記第１表面処理領域側の段差開口部に対応する段差状に形成されることができる。
【０００８】
本発明の実施例によるプリント回路基板の製造方法は、半田レジスト層を形成する段階の後、前記第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階の前に、前記半田レジスト層の上部全面に露光及び現像工程を遂行することにより、基板の厚さ方向を基準に前記半田レジスト層を除去して任意の厚さに減厚する段階をさらに含むことができる。
【０００９】
本発明の実施例によるプリント回路基板の製造方法は、第１表面処理層を形成する段階の後、第２表面処理領域側の第２開口部を形成する段階の前に、前記半田レジスト層上に、前記第２表面処理領域側の第２開口部に対応する開口部を有するマスク層を形成する段階をさらに含むことができる。
【００１０】
本発明の実施例によるプリント回路基板の製造方法において、マスク層はドライフィルムからなることができる。
【００１１】
本発明の実施例によるプリント回路基板の製造方法は、第１表面処理領域側の段差開口部を形成する段階で、前記第１表面処理領域の回路層の上部面及び側面を露出させるように、第１表面処理領域側の段差開口部を形成することができる。
【００１２】
本発明の実施例によるプリント回路基板の製造方法における前記第２表面処理領域側の第２開口部を形成する段階で、前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズと同一に形成されることができる。
【００１３】
本発明の実施例によるプリント回路基板の製造方法における前記第２表面処理領域側の第２開口部を形成する段階で、前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズより小さく形成されることができる。
【００１４】
本発明の実施例によるプリント回路基板の製造方法は、第２表面処理領域側の第２開口部を形成する段階の後、前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階の前に、前記第２表面処理領域側の第１開口部と第２開口部にデスミア（Ｄｅｓｍｅａｒ）工程を遂行する段階をさらに含むことができる。
【００１５】
本発明の他の実施例によるプリント回路基板の製造方法は、第１表面処理領域と第２表面処理領域とに区分された回路層が形成されたベース基板を準備する段階と、前記ベース基板上に、前記回路層を含むように半田レジスト層を形成する段階と、前記第１表面処理領域と前記第２表面処理領域に対応する半田レジスト層にレーザ加工を遂行することにより、第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階と、前記第１表面処理領域側の第１開口部にレーザ加工を遂行することにより、前記第１表面処理領域の回路層を露出させる第１表面処理領域側の段差開口部を形成する段階と、前記第１表面処理領域の露出された回路層上に第１表面処理層を形成する段階と、前記第２表面処理領域側の第１開口部にレーザ加工を遂行することにより、前記第２表面処理領域の回路層を露出させて第２表面処理領域側の第２開口部を形成する段階と、前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階と、を含み、前記半田レジスト層は、前記第１表面処理領域側の段差開口部に対応する段差状に形成されることができる。
【００１６】
本発明の他の実施例によるプリント回路基板の製造方法は、半田レジスト層を形成する段階の後、前記第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階の前に、前記半田レジスト層の上部全面に露光及び現像工程を遂行することにより、基板の厚さ方向を基準に前記半田レジスト層を除去して任意の厚さに減厚する段階をさらに含むことができる。
【００１７】
本発明の他の実施例によるプリント回路基板の製造方法は、前記半田レジスト層を形成する段階の後、前記第１表面処理領域側の第１開口部及び第２表面処理領域側の第１開口部を形成する段階の前に、前記半田レジスト層の上部全面にレーザ加工を遂行することにより、基板の厚さ方向を基準に前記半田レジスト層を除去して任意の厚さに減厚する段階をさらに含むことができる。
【００１８】
本発明の他の実施例によるプリント回路基板の製造方法は、第１表面処理層を形成する段階の後、第２表面処理領域側の第２開口部を形成する段階の前に、前記半田レジスト層上に、前記第２表面処理領域側の第２開口部に対応する開口部を有するマスク層を形成する段階をさらに含むことができる。
【００１９】
本発明の他の実施例によるプリント回路基板の製造方法において、マスク層はドライフィルムからなることができる。
【００２０】
本発明の他の実施例によるプリント回路基板の製造方法は、前記第１表面処理領域側の段差開口部を形成する段階で、前記第１表面処理領域の回路層の上部面及び側面を露出させるように、第１表面処理領域側の段差開口部を形成することができる。
【００２１】
本発明の他の実施例によるプリント回路基板の製造方法における第２表面処理領域側の第２開口部を形成する段階で、前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズと同一に形成されることができる。
【００２２】
本発明の他の実施例によるプリント回路基板の製造方法における第２表面処理領域側の第２開口部を形成する段階で、前記第２表面処理領域側の第２開口部は、基板の長さ方向を基準に前記第２表面処理領域側の第１開口部のサイズより小さく形成されることができる。
【００２３】
本発明の他の実施例によるプリント回路基板の製造方法は、第１表面処理領域側の段差開口部を形成する段階の後、第１表面処理領域の露出された回路層上に第１表面処理層を形成する段階の前に、第１表面処理領域側の段差開口部にデスミア（Ｄｅｓｍｅａｒ）工程を遂行する段階をさらに含むことができる。
【００２４】
本発明の他の実施例によるプリント回路基板の製造方法は、前記第２表面処理領域側の第２開口部を形成する段階の後、前記第２表面処理領域の露出された回路層上に第２表面処理層を形成する段階の前に、前記第２表面処理領域側の第１開口部と第２開口部にデスミア（Ｄｅｓｍｅａｒ）工程を遂行する段階をさらに含むことができる。
【発明の効果】
【００２５】
本発明のプリント回路基板の製造方法は、露光及び現像工程またはレーザ加工により段差構造の半田レジストを形成するため、半導体素子を容易に実装することができるＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）用プリント回路基板が提供されるという効果を期待することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図２】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図３】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図４】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図５】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図６】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【図７】本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【発明を実施するための形態】
【００２７】
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
【００２８】
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
【００２９】
プリント回路基板の製造方法
【００３０】
図１から図７は本発明の実施例によるプリント回路基板の製造方法を説明するための工程断面図である。
【００３１】
まず、図１に図示するように、第１表面処理領域と第２表面処理領域とに区分された回路層１２０が形成されたベース基板１１０を準備することができる。
【００３２】
前記ベース基板１１０は、プリント回路基板分野でコア基板として用いられる通常の絶縁層であるか、または絶縁層に１層以上の接続パッドを含む回路が形成されたプリント回路基板であることができる。
【００３３】
前記絶縁層としては樹脂絶縁層が用いられることができる。前記樹脂絶縁層としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグが用いられることができ、また熱硬化性樹脂及び／または光硬化性樹脂などが用いられることができるが、特にこれに限定されるものではない。
【００３４】
接続パッド上には、外部接続端子として半田ボールが後続工程により形成され、前記半田ボールを介して半導体素子または外部部品と内層回路を電気的に接続させる。
【００３５】
前記接続パッドを含む回路は、回路基板分野で回路用伝導性金属として用いられるものであれば制限されずに適用可能であり、プリント回路基板では銅を用いることが一般的である。
【００３６】
次に、図１に図示するように、ベース基板１１０上に、回路層１２０を含むように半田レジスト層１３０を形成することができる。
【００３７】
前記半田レジスト層１３０は、最外層回路を保護する保護層としての機能をするとともに、電気的絶縁のために形成されるものであり、最外層の接続パッドを露出させるために開口部が形成されることができる。前記半田レジスト層１３０は、当業界で公知されたように、例えば、光硬化性樹脂、熱硬化性樹脂または光硬化性樹脂と熱硬化性樹脂の複合物質などで構成されることができるが、特にこれに限定されるものではない。
【００３８】
次に、図示していないが、半田レジスト層１３０の上部全面に露光及び現像工程を遂行することにより、基板の厚さ方向を基準に半田レジスト層１３０を除去して任意の厚さに減厚することができ、運用者の必要に応じてこの工程は省略することができる。
【００３９】
一方、半田レジスト層１３０の上部全面にレーザ加工を遂行することにより、基板の厚さ方向を基準に半田レジスト層１３０を除去して任意の厚さに減厚することもできる。
【００４０】
上述の半田レジスト層１３０の厚さを減厚する工程は、後で行われるレーザ加工の便宜を向上させるためのものである。
【００４１】
次に、図１に図示するように、第１表面処理領域と第２表面処理領域に対応する半田レジスト層１３０に露光及び現像工程を遂行することにより、第１表面処理領域側の第１開口部１３１及び第２表面処理領域側の第１開口部１３２を形成することができる。
【００４２】
一方、第１表面処理領域と第２表面処理領域に対応する半田レジスト層１３０にレーザ加工を遂行することにより、第１表面処理領域側の第１開口部１３１及び第２表面処理領域側の第１開口部１３２を形成することもできる。
【００４３】
次に、図２に図示するように、第１表面処理領域側の第１開口部（図１の１３１）に露光及び現像工程を遂行することにより、第１表面処理領域の回路層１２０を露出させる第１表面処理領域側の段差開口部１３３を形成することができる。
【００４４】
この際、図７に図示するように、第１表面処理領域の回路層１２０の上部面及び側面を露出（図７のＡ領域）させるために、第１表面処理領域側の段差開口部１３３を形成することもできる。
【００４５】
一方、第１表面処理領域側の第１開口部（図１の１３１）にレーザ加工を遂行することにより、第１表面処理領域の回路層１２０を露出させる第１表面処理領域側の段差開口部１３３を形成することもできる。
【００４６】
次に、第１表面処理領域側の段差開口部１３３にデスミア（Ｄｅｓｍｅａｒ）工程を遂行することができる。
【００４７】
次に、図３に図示するように、第１表面処理領域の露出された回路層１２０上に第１表面処理層１５０を形成することができる。
【００４８】
この際、図３では説明の便宜のために、第１表面処理層１５０とマスク層１４０がともに形成されていることを図示しているが、表面処理層１５０が先に形成された後、後工程によりマスク層１４０が形成されるということは明らかである。
【００４９】
前記第１表面処理層１５０は、当業界で公知されたものであれば特に限定されないが、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ）、無電解スズメッキ（Ｉｍｍｅｒｓｉｏｎ  Ｔｉｎ  Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ  Ｓｉｌｖｅｒ  Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  ａｎｄ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ；無電解ニッケルメッキ及び置換金メッキ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ  Ａｉｒ  Ｓｏｌｄｅｒ  Ｌｅｖｅｌｉｎｇ）、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）、またはＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）などにより形成されることができる。
【００５０】
次に、図３及び図４に図示するように、半田レジスト層１３０上に第２表面処理領域側の第２開口部に対応する開口部１４１を有するマスク層１４０を形成することができる。
【００５１】
この際、マスク層はドライフィルムからなることができる。
【００５２】
次に、図５に図示するように、第２表面処理領域側の第１開口部（図２の１３２）にレーザ加工を遂行することにより、第２表面処理領域の回路層１２０を露出させて第２表面処理領域側の第２開口部１３４を形成することができる。
【００５３】
この際、第２表面処理領域側の第２開口部１３４は、図５に図示するように、基板の長さ方向を基準に第２表面処理領域側の第１開口部１３２のサイズと同一に形成されることができる。
【００５４】
但し、ここで「同一」とは、数学的な意味で正確に同一の寸法を有する厚さの製造誤差、測定誤差などを勘案して実質的に同一のサイズを意味する。
【００５５】
一方、図６に図示するように、第２表面処理領域側の第２開口部１３４は、基板の長さ方向を基準に第２表面処理領域側の第１開口部１３２のサイズより小さく形成されることができる。
【００５６】
開口部のサイズは、上述の構造の他にも運用者の必要に応じて多様に変更されることができる。
【００５７】
次に、図５に図示するように、第２表面処理領域側の第１開口部１３２及び第２開口部１３４にデスミア（Ｄｅｓｍｅａｒ）工程を遂行することができる。
【００５８】
この際、デスミア工程を遂行した結果、図５のように、デスミア処理層１３５が形成されることができる。
【００５９】
次に、図５に図示するように、第２表面処理領域の露出された回路層１２０上に第２表面処理層１６０を形成することができる。
【００６０】
前記第２表面処理層１６０は、当業界で公知されたものであれば特に限定されないが、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＯＳＰ（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ）、無電解スズメッキ（Ｉｍｍｅｒｓｉｏｎ  Ｔｉｎ  Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ  Ｓｉｌｖｅｒ  Ｐｌａｔｉｎｇ）、ＥＮＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  ａｎｄ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ；無電解ニッケルメッキ及び置換金メッキ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ  Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ  Ａｉｒ  Ｓｏｌｄｅｒ  Ｌｅｖｅｌｉｎｇ）、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｎｉｃｋｅｌ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）、またはＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ  Ｐａｌｌａｄｉｕｍ  Ｉｍｍｅｒｓｉｏｎ  Ｇｏｌｄ）などにより形成されることができる。
【００６１】
この際、第１表面処理層１５０と第２表面処理層１６０は互いに異なる材質からなることができる。
【００６２】
上述の製造工程を経て、半田レジスト層１３０は第１表面処理領域側の段差開口部１３３に対応する段差状に形成されることができる。
【００６３】
また、図６のように、第２表面処理領域側に対応する半田レジト層１３０にも段差構造が形成されることができる。
【００６４】
本発明の実施例による段差構造である多段構造は、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）用プリント回路基板に適用され、後で半導体素子または電子部品との結合が容易になされるようにすることができるという効果を期待することができる。
【００６５】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【００６６】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【符号の説明】
【００６７】
１００  プリント回路基板
１１０  ベース基板
１２０  回路層
１３０  半田レジスト層
１３１  第１表面処理領域側の第１開口部
１３２  第２表面処理領域側の第１開口部
１３３  第１表面処理領域側の段差開口部
１３４  第２表面処理領域側の第２開口部
１３５  デスミア処理層
１４０  マスク層
１４１  開口部
１５０  第１表面処理層
１６０  第２表面処理層
【図１】
2014033169.tif 000003
【図２】
2014033169.tif 000004
【図３】
2014033169.tif 000005
【図４】
2014033169.tif 000006
【図５】
2014033169.tif 000007
【図６】
2014033169.tif 000008
【図７】
2014033169.tif 000009