(57)【要約】【課題】高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された高圧電力により実際の電気回路などを動作させることができる低圧電力を得られ且つ変換効率の向上を図った電源回路を提供する。【解決手段】降圧制御回路１４によって、コンデンサＣ２の蓄電電圧が発電素子の最大出力電圧の１／２に上昇するまでＭＯＳＦＥＴ（Ｍ１）をオフ状態に維持すると共に、コンデンサＣ２の蓄電電圧が発電素子の最大出力電圧の１／２にまで上昇したときにＭＯＳＦＥＴ（Ｍ１）をオン状態にし、コンデンサC2の蓄電電圧が最大出力電圧の２／５に達したときにＭＯＳＦＥＴ（Ｍ１）をオフ状態にして、コンデンサＣ４に蓄電された低圧電力を負荷に供給する。【選択図】図１
2014033494.tif 000002
【特許請求の範囲】
【請求項１】
高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、
前記発電素子の正負極出力端子が接続される入力端子を有し、前記入力端子に入力された電力を整流する整流回路と、
前記整流回路から出力される電力を蓄電して放電する蓄電回路と、
制御信号に基づいて前記蓄電回路の出力端とインダクタの入力端との間の通電をオン・オフするスイッチング素子と、該スイッチング素子の出力端と正極出力端子との間に接続された前記インダクタと、前記スイッチング素子の出力端にカソードが接続されると共に負極出力端子にアノードが接続されたダイオードと、前記正極出力端子と前記負極出力端子との間に接続されたコンデンサとからなる降圧回路と、
前記蓄電回路の蓄電電圧が前記発電素子の最大出力電圧を整流したときの電圧の１／２に上昇するまで前記スイッチング素子をオフ状態に維持すると共に、前記蓄電回路の蓄電電圧が前記発電素子の最大出力電圧を整流したときの電圧の１／２にまで上昇したときに前記スイッチング素子をオン状態にし、前記蓄電回路の蓄電電圧が前記最大出力電圧を整流したときの電圧の２／５に達したときに前記スイッチング素子をオフ状態にする降圧制御回路とを備えている
ことを特徴とする電源回路。
【請求項２】
前記整流回路の出力から所定の定電流を生成し該定電流を前記降圧制御回路に供給することによって前記降圧制御回路に駆動電力を供給する第１定電流回路を備えている
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記降圧回路の出力から所定の定電流を生成し該定電流を前記降圧制御回路に供給することによって前記降圧制御回路に駆動電力を供給する第２定電流回路と、  前記第２定電流回路から前記降圧制御回路への電力供給が開始されると前記第１定電流回路の動作を停止する手段とを設けた
ことを特徴とする請求項２に記載の電源回路。
【請求項４】
前記降圧制御回路は、
第１インバータと、
前記第１インバータの出力端に入力端が接続された第２インバータと、
一端が前記第１インバータの入力端に接続された第１抵抗器と、
一端が前記第１インバータの出力端に接続された第２抵抗器と、
アノードが前記第１抵抗器の他端に接続されるとともにカソードが前記第２抵抗器の他端に接続されたダイオードと、
一端が前記第２インバータの入力端に接続されるとともに他端が前記ダイオードのアノードに接続された第３抵抗器と、
一端が前記第２インバータの出力端に接続されると共に他端が前記ダイオードのアノードに接続されたコンデンサと、
一端が前記第２インバータの出力端に接続され他端が接地端子に接続された第４抵抗器と、
ゲートが前記第２インバータの出力端に接続されると共に、ソースが前記接地端子に接続され、ドレインが前記降圧回路に接続された電界効果トランジスタとを備え、
前記第２抵抗器の抵抗値に基づく所定時間を前記電界効果トランジスタをオフ状態にすると共に、前記第３抵抗器の抵抗値に基づく所定時間を前記電界効果トランジスタをオン状態にし、前記電界効果トランジスタのオン・オフによって前記降圧回路のスイッチング素子をオン・オフさせる
ことを特徴とする請求項１乃至３の何れかに記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高出力インピーダンスを有し低電流の微小電力を出力する発電素子に用いる電源回路に関し、特に、発電素子の発電電力を基に負荷に必要な電圧の電力を出力する電源回路に関するものである。
【背景技術】
【０００２】
従来圧電素子や振動エネルギーを電気エネルギーに変換する素子等を用いて微小電力を発電して使用する際に、整流回路や平滑回路を介して負荷に所定電圧の電気エネルギーを供給する方法が一般的である。
【０００３】
微小電力の発電素子の一例としては、例えば、特開２０１０−１１９２８０号公報や特開２００９−７７６１４号公報に開示されるエレクトレット微小発電装置のような微小電力を発電する発電素子が知られている。このような発電素子によって発電された電力は微小な交流電力であるので、たいていの場合は整流して直流に変換した後、直流電圧を負荷に供給している。例えば、ダイオードを用いた半波整流回路や全波整流回路によって整流している。
【０００４】
また、高い電圧を使用対象の低い電圧に変換する際に降圧型のＤＣ／ＤＣコンバータ回路を使用している。このような降圧型のＤＣ／ＤＣコンバータ回路としては、例えば特開２００９−２１９２５０号公報や特開２００４−２０１３６９号公報に開示されているものが知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１１９２８０号公報
【特許文献２】特開２００９−７７６１４号公報
【特許文献３】特開２００９−２１９２５０号公報
【特許文献４】特開２００４−２０１３６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記のような高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された高電圧の電力を、電子回路を動作させるための低電圧に変換する際、従来知られている上記のような降圧型ＤＣ／ＤＣコンバータ回路を用いると変換効率が大きく低下してしまうという問題点があった。すなわち、上記のような微小電力発電素子によって発電された電圧は高電圧であるが電流が極めて微小であるので、発電された電力を一旦コンデンサに蓄えた後に降圧型ＤＣ／ＤＣコンバータ回路を介して低電圧に変換しなければならない。しかし、コンデンサに充電された電圧値は充電時間によって変化するので、コンデンサの充電電圧値によって変換効率が変わってしまうという問題点があった。
【０００７】
本発明の目的は上記の問題点に鑑み、高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された高圧電力により実際の電気回路などを動作させることができる低圧電力を得られ且つ変換効率の向上を図った電源回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は上記の目的を達成するために、高出力インピーダンスを有し低電流を出力する発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、前記発電素子の正負極出力端子が接続される入力端子を有し、前記入力端子に入力された電力を整流する整流回路と、前記整流回路から出力される電力を蓄電して放電する蓄電回路と、制御信号に基づいて前記蓄電回路の出力端とインダクタの入力端との間の通電をオン・オフするスイッチング素子と、該スイッチング素子の出力端と正極出力端子との間に接続された前記インダクタと、前記スイッチング素子の出力端にカソードが接続されると共に負極出力端子にアノードが接続されたダイオードと、前記正極出力端子と前記負極出力端子との間に接続されたコンデンサとからなる降圧回路と、前記蓄電回路の蓄電電圧が前記発電素子の最大出力電圧を整流したときの電圧の１／２に上昇するまで前記スイッチング素子をオフ状態に維持すると共に、前記蓄電回路の蓄電電圧が前記発電素子の最大出力電圧を整流したときの電圧の１／２にまで上昇したときに前記スイッチング素子をオン状態にし、前記蓄電回路の蓄電電圧が前記最大出力電圧を整流したときの電圧の２／５に達したときに前記スイッチング素子をオフ状態にする降圧制御回路とを備えている電源回路を提案する。
【発明の効果】
【０００９】
本発明の電源回路は、高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された高圧電力を蓄電回路に蓄電し、蓄電回路の蓄電電圧を発電素子の最大出力電圧を整流したときの電圧の１／２付近の状態から１／５程度減少した電圧までに保った状態で動作するので、発電素子から効率よく電力を取得して低電圧に変換し、負荷に供給することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態における電源回路を示す回路図
【図２】本発明の第１実施形態における電源回路の動作を説明する波形図
【図３】本発明の第１実施形態における電源回路の動作を説明する波形図
【図４】本発明の第１実施形態における変換効率特性を示す図
【図５】本発明の第２実施形態における電源回路を示す回路図
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の一実施形態を説明する。
【００１２】
本発明の電源回路に接続される微小電力発電素子としては高出力インピーダンスを有し低電流を出力する発電素子、具体的には１５ＭΩの高出力インピーダンスを有し、最大出力が１６０Ｖp-p、３．１μＡの発電素子を用いている。
【００１３】
図１は本発明の第１実施形態における電源回路を示す回路図である。図において、１は電源回路で、全波整流回路１１、定電流回路１２、降圧回路１３、降圧制御回路１４、蓄電用のコンデンサＣ２（蓄電回路）を備えている。
【００１４】
全波整流回路１１は、４つの整流用ダイオードＤ１〜Ｄ４からなり、ダイオードＤ１のアノードは第１入力端子IN1とダイオードＤ３のカソードに接続され、ダイオードＤ２のアノードは第２入力端子IN2とダイオードＤ４のカソードに接続されている。ダイオードＤ１のカソードはダイオードＤ２のカソードとコンデンサＣ２の一端に接続され、ダイオードＤ３のアノードはダイオードＤ４のアノードと第２出力端子（接地端子）OUT2に接続されている。また、コンデンサＣ２の他端は第２出力端子OUT2に接続されている。
【００１５】
定電流回路１２は、Ｎチャネル型ジャンクションＦＥＴ（Ｊ１）、ダイオードＤ５、抵抗器Ｒ１、コンデンサＣ１から構成されている。ジャンクションＦＥＴ（Ｊ１）のドレインはダイオードＤ５のカソードに接続され、ダイオードＤ５のアノードはコンデンサＣ２の一端に接続されている。また、ジャンクションＦＥＴ（Ｊ１）のソースは抵抗器Ｒ１の一端に接続され、抵抗器Ｒ１の他端はジャンクションＦＥＴ（Ｊ１）のゲートとコンデンサＣ１の一端に接続されている。コンデンサＣ１の他端は第２出力端子OUT2に接続されている。
【００１６】
降圧回路１３は、Ｐチャネル型ＭＯＳＦＥＴ（Ｍ１）、２つの抵抗器Ｒ２，Ｒ３、ダイオードＤ６、インダクタＬ１、２つのコンデンサＣ３，Ｃ４から構成されている。ＭＯＳＦＥＴ（Ｍ１）のソースはコンデンサＣ２の一端と抵抗器Ｒ２の一端に接続され、ＭＯＳＦＥＴ（Ｍ１）のゲートは抵抗器Ｒ２の他端と抵抗器Ｒ３の一端及びコンデンサＣ３の一端に接続されている。抵抗器Ｒ３の他端はコンデンサＣ３の他端に接続されている。また、ＭＯＳＦＥＴ（Ｍ１）のドレインはダイオードＤ６のカソードとインダクタＬ１の一端に接続されている。ダイオードＤ６のアノードは第２出力端子OUT2に接続されている。また、インダクタＬ１の他端は第１出力端子OUT1とコンデンサＣ４の一端に接続され、コンデンサＣ４の他端は第２出力端子OUT2に接続されている。
【００１７】
降圧制御回路１４は、複数のシュミット・トリガ・インバータ回路（ヒステリシス特性を有するＮＯＴ回路）（以下、インバータ回路と称する）Ｕ１，Ｕ２が形成されている集積回路IC1、ダイオードＤ７、４つの抵抗器Ｒ４〜Ｒ７、Ｎチャネル型ＭＯＳＦＥＴ（Ｍ２）、コンデンサＣ５から構成されている。集積回路IC1の電源端子は定電流回路１２の抵抗器Ｒ２の他端に接続され、定電流回路１２から集積回路IC1の駆動電力が供給される。インバータ回路Ｕ１の入力端は抵抗器Ｒ４の一端に接続され、インバータ回路Ｕ１の出力端は抵抗器Ｒ５，Ｒ６の一端とインバータ回路Ｕ２の入力端に接続されている。抵抗器Ｒ４の他端はダイオードＤ７のアノードと抵抗器Ｒ６の他端とコンデンサＣ５の一端に接続されている。また、ダイオードＤ７のカソードは抵抗器Ｒ５の他端に接続されている。インバータ回路Ｕ２の出力端はコンデンサＣ５の他端と抵抗器Ｒ７の一端及びＭＯＳＦＥＴ（Ｍ２）のゲートに接続されている。抵抗器Ｒ７の他端及びＭＯＳＦＥＴ（Ｍ２）のソースは第２出力端子OUT2に接続されている。また、ＭＯＳＦＥＴ（Ｍ２）のドレインは降圧回路１３の抵抗器Ｒ３の他端に接続されている。
【００１８】
次に、上記構成よりなる本実施形態の電源回路１の動作を説明する。
【００１９】
全波整流回路１１は入力端子IN1,IN2に入力される発電素子の出力電流を全波整流して蓄電回路を形成しているコンデンサＣ２を充電する。前述したように発電素子は交流電圧を出力し、その出力電圧は最大で１６０Ｖp-pであるので、全波整流回路１１の最大出力電圧は８０Ｖになる。
【００２０】
定電流回路１２は、全波整流回路１１から出力される電流の一部を例えば０．２μＡの定電流として集積回路IC1の駆動電力として供給する。なお、コンデンサＣ１は集積回路IC1へ印加する電圧を安定化する働きをする。
【００２１】
降圧回路１３では、ＭＯＳＦＥＴ（Ｍ１）がオン状態にありドレイン・ソース間が導通している間に、インダクタＬ１に電力を磁気エネルギーとして蓄え、同時に負荷ＲＬにも電力が供給される。ＭＯＳＦＥＴ（Ｍ１）がオフ状態となり電力の供給を停止すると、インダクタＬ１は逆起電力を発生させ、インダクタＬ１から負荷ＲＬに電力を供給すると同時に、ダイオードＤ６によりコンデンサＣ４に電荷を蓄える。ＭＯＳＦＥＴ（Ｍ１）のスイッチング操作で、エネルギーはインダクタＬ１とコンデンサＣ４の中に往復し、同時に負荷ＲＬに供給される。なお、抵抗器Ｒ２はＭＯＳＦＥＴ（Ｍ１）のゲート・ソース間容量の放電抵抗であり、抵抗器Ｒ３はＭＯＳＦＥＴ（Ｍ１）のゲート電流制限抵抗である。また、コンデンサＣ３はＭＯＳＦＥＴ（Ｍ１）のスイッチングスピード改善コンデンサである。
【００２２】
降圧制御回路１４は、ＭＯＳＦＥＴ（Ｍ２）をスイッチング動作させることにより、降圧回路１２のＭＯＳＦＥＴ（Ｍ１）をスイッチング操作する。図２に示す各部の波形図を参照して詳細に説明する。すなわち、本電源回路１の入力端子IN1,IN2に発電素子が接続されると、発電素子が接続された直後はインバータ回路Ｕ１の入力端子の電圧はオープン状態である。このときインバータ回路Ｕ１の入力電圧がハイレベルであると認識されると、インバータ回路Ｕ１の出力端の電圧Ｖaは０Ｖ（ローレベル）である。また、インバータ回路Ｕ２の出力端の電圧Ｖg2は集積回路IC1の電源電圧Ｖcc（＝５Ｖ：ハイレベル）である。このときインバータ回路Ｕ１の出力端の電圧Ｖaは０Ｖ（ローレベル）になり、これに伴いインバータ回路Ｕ２の出力端の電圧Ｖg2は電源電圧Ｖcc（ハイレベル）となる。したがって、コンデンサＣ５の他端の電圧Ｖg2が電源電圧ＶccとなるからコンデンサＣ５の一端の電圧Ｖbは電源電圧Ｖcc＋２．５Ｖになる。インバータ回路Ｕ２の出力電圧Ｖg2が電源電圧Ｖcc（ハイレベル）のとき、ＭＯＳＦＥＴ（Ｍ２）はオン状態となり、ドレイン・ソース間が導通する。ＭＯＳＦＥＴ（Ｍ２）がオン状態の間、降圧回路１３のＭＯＳＦＥＴ（Ｍ１）がオン状態になりドレイン・ソース間が導通する。
【００２３】
また、コンデンサＣ５の一端の電圧Ｖbが電源電圧Ｖcc＋２．５Ｖになったことで、コンデンサＣ５がダイオードＤ７と抵抗器Ｒ５を通して放電する。抵抗器Ｒ５は抵抗器Ｒ６に比べて極めて小さい値であるから、抵抗器Ｒ６ではなく抵抗器Ｒ５を通して放電する。コンデンサＣ５の電荷が全て放電しても電流は流れ続け、インバータ回路Ｕ２の出力端の電圧が電源電圧Ｖcc（ハイレベル）であるのでこれによりコンデンサＣ５の他端側が正極としてコンデンサＣ５が充電される。これによりコンデンサＣ５の一端の電圧Ｖbは電源電圧Ｖccから徐々に低下し、コンデンサＣ５の一端の電圧Ｖbがインバータ回路Ｕ２の閾値電圧２．５Ｖ以下になると、インバータ回路Ｕ１の入力端の電圧も同電圧であるからインバータ回路Ｕ１の入力端の電圧はローレベルと判定され、インバータ回路Ｕ１の出力端の電圧Ｖaは電源電圧Ｖcc（ハイレベル）となる。これにより、インバータ回路Ｕ２の出力端の電圧Ｖg2は０Ｖ（ローレベル）となり、このときコンデンサＣ５の一端の電圧Ｖbは−２．５Ｖになる。インバータ回路Ｕ２の出力端の電圧Ｖg2が０Ｖ（ローレベル）のときＭＯＳＦＥＴ（Ｍ２）はオフ状態となり、ドレイン・ソース間の導通が遮断される。ＭＯＳＦＥＴ（Ｍ２）がオフ状態の間、降圧回路１３のＭＯＳＦＥＴ（Ｍ１）がオフ状態になりドレイン・ソース間の導通が遮断される。
【００２４】
また、コンデンサＣ５の一端の電圧Ｖbが−２．５Ｖになると、抵抗器Ｒ６を通してコンデンサＣ５に電流が流れてコンデンサＣ５が放電され、コンデンサＣ５の一端の電圧Ｖbは−２．５Ｖから徐々に上昇して０Ｖに近づく。
【００２５】
インバータ回路Ｕ１の入力端が０Ｖ（ローレベル）であるとき、インバータ回路Ｕ１の出力端の電圧Ｖaは集積回路IC1の電源電圧Ｖcc（ハイレベル）である。また、インバータ回路Ｕ２の出力端の電圧Ｖg2は０Ｖ（ローレベル）である。このときインバータ回路Ｕ１の出力端から抵抗器Ｒ６を通ってコンデンサＣ５に充電電流が流れる。これによりコンデンサＣ５は充電され、時間の経過に伴ってコンデンサＣ５の一端の電位Ｖbが上昇する。
【００２６】
コンデンサＣ５の一端の電圧Ｖbが上昇してインバータ回路Ｕ１の反転閾値（２．５Ｖ）を超えると、インバータ回路Ｕ１の出力電圧Ｖaは反転して０Ｖ（ローレベル）になり、これに伴いインバータ回路Ｕ２の出力も反転してインバータ回路Ｕ２の出力端の電圧Ｖg2は電源電圧Ｖcc（ハイレベル）となる。これ以降、上記動作が繰り返される。
【００２７】
本実施形態においては、回路をディスクリートで組んでいるため、ＭＯＳＦＥＴ（Ｍ２）がオフ状態に維持される時間Ｔ１はコンデンサＣ５の容量と抵抗器Ｒ６の抵抗値によって決まり、ＭＯＳＦＥＴ（Ｍ２）がオン状態に維持される時間Ｔ２はコンデンサＣ５の容量とＭＯＳＦＥＴ（Ｍ２）のゲート・ドレイン間容量Ｃgdと抵抗器Ｒ５の抵抗値によって決まる。本実施形態では、ＭＯＳＦＥＴ（Ｍ２）がオフ状態に維持される時間Ｔ１は、コンデンサＣ２の蓄電電圧Ｖc2が発電素子の最大出力電圧を全波整流回路１１によって整流したときの電圧８０Ｖの１／２に上昇するまでＭＯＳＦＥＴ（Ｍ１）をオフ状態に維持する時間である。また、ＭＯＳＦＥＴ（Ｍ２）がオン状態に維持される時間Ｔ２はコンデンサＣ２の蓄電電圧が発電素子の最大出力電圧を全波整流回路１１によって整流したときの電圧８０Ｖの２／５に達するまでＭＯＳＦＥＴ（Ｍ１）をオン状態に維持する時間である。
【００２８】
本実施形態では、ＭＯＳＦＥＴ（Ｍ２）がオフ状態に維持される時間Ｔ１が６８ｍｓとなるようにコンデンサＣ５と抵抗器Ｒ６の値が設定されており、ＭＯＳＦＥＴ（Ｍ２）がオン状態に維持される時間Ｔ２が６．７μｓとなるようにコンデンサＣ５と抵抗器Ｒ５の値が設定されている。これらの時間Ｔ１，Ｔ２は次の（１）式及び（２）式によって決まる。
【００２９】
Ｔ１＝1.1×Ｃ5×Ｒ6  …（１）
Ｔ２＝1.1×（Ｃ5＋Ｃgd）×Ｒ5  …（２）
ここで、定数の1.1はオンからオフ及びオフからオンへの立ち上がりと立ち下がりに要する時間を考慮した定数である。
【００３０】
このようにコンデンサＣ５を充電するための電流経路とコンデンサＣ５を放電させるための電流経路を別々に設けることによりＭＯＳＦＥＴ（Ｍ２）をオフ状態に維持する時間Ｔ１を長くし且つＭＯＳＦＥＴ（Ｍ２）をオン状態に維持する時間Ｔ２をオフ状態に維持する時間Ｔ１の１／１００００程度に短く設定することができる。
【００３１】
上記のようにＭＯＳＦＥＴ（Ｍ１）がオン・オフ状態を繰り返すことにより、図３に示すように、コンデンサＣ２の蓄電電圧Ｖc2は発電素子の最大出力電圧を全波整流回路１１によって整流したときの電圧８０Ｖの１／２近辺である４０Ｖ〜３２Ｖの間で変化し、本実施形態ではコンデンサＣ４の電圧は約６Ｖに維持されて負荷抵抗ＲＬに電力が供給される。
【００３２】
このため、本実施形態の電源回路１によれば、最も変換効率が良い状態で回路を動作させることができる。本実施形態の電源回路１においてＭＯＳＦＥＴ（Ｍ１）をオンするタイミングにおける変換効率のシミュレーション結果を図４に示す。図４において、曲線ＡはコンデンサＣ２の蓄電電圧Ｖc2を表し、曲線Ｂは変換効率を表している。また、図４の横軸は時間を表し、縦軸はコンデンサＣ２の蓄電電圧Ｖc2と変換効率を表している。ここで、変換効率とはＭＯＳＦＥＴ（Ｍ１）をスイッチングすることによってコンデンサＣ２から降圧回路１３へ入力される単位時間あたりの電力量Ｗ１と、ＭＯＳＦＥＴ（Ｍ１）をスイッチングすることによって降圧回路１３のコンデンサＣ４に蓄えられる単位時間あたりの電力量Ｗ２の比（Ｗ２／Ｗ１）である。図４において、コンデンサＣ２の蓄電電圧Ｖc2は時間と共に徐々に上昇し、ＭＯＳＦＥＴ（Ｍ１）をオフ状態に維持し続けると最大値の８０Ｖまで上昇する。この間、コンデンサＣ２の蓄電電圧Ｖc2が何ＶのときにＭＯＳＦＥＴ（Ｍ１）をオンして降圧回路１３に電力を供給するかによって変換効率が変わる。例えば、図４の特性においてはコンデンサＣ２の蓄電電圧Ｖc2が４０ＶのときにＭＯＳＦＥＴ（Ｍ１）をオンして降圧回路１３に電力を供給したときの変換効率は４７％である。また、コンデンサＣ２の蓄電電圧Ｖc2が６０ＶのときにＭＯＳＦＥＴ（Ｍ１）をオンして降圧回路１３に電力を供給したときの変換効率は２６％であり、コンデンサＣ２の蓄電電圧Ｖc2が２０ＶのときにＭＯＳＦＥＴ（Ｍ１）をオンして降圧回路１３に電力を供給したときの変換効率は３２％である。このように、コンデンサＣ２の蓄電電圧が４０Ｖのとき、つまりコンデンサＣ２の蓄電電圧Ｖc2が発電素子の最大出力電圧を整流したときの電圧（８０Ｖ）の１／２の電圧（４０Ｖ）にまで上昇したときにＭＯＳＦＥＴ（Ｍ１）をオンして降圧回路１３に電力を供給したときの変換効率が最も良い値となる。
【００３３】
次に、本発明の第２実施形態を説明する。
【００３４】
図５は本発明の第２実施形態における電源回路を示す回路図である。図において、前述した第１実施形態と同一構成部分は同一符号をもって表しその説明を省略する。また、第２実施形態と第１実施形態との相違点は、第２実施形態では第１実施形態の電源回路１に第２定電流回路１５を付加した電源回路２を構成したことである。
【００３５】
第２定電流回路１５は、Ｎチャネル型ジャンクションＦＥＴ（Ｊ２）、ダイオードＤ８、抵抗器Ｒ８から構成されている。ジャンクションＦＥＴ（Ｊ２）のドレインは第１出力端子OUT1に接続され、ジャンクションＦＥＴ（Ｊ２）のソースは抵抗器Ｒ８の一端に接続されている。また、ジャンクションＦＥＴ（Ｊ２）のゲートは抵抗器Ｒ８の他端とダイオードＤ８のアノードに接続されている。ダイオードＤ８のカソードは、定電流回路１２のジャンクションＦＥＴ（Ｊ１）のソースに接続されている。
【００３６】
上記構成により、電源回路２の動作が安定し、コンデンサＣ４の電圧が上昇すると降圧制御回路１４の集積回路IC1には第２定電流回路１５から駆動電力が供給される。その他の動作は前述した第１実施形態と同じである。なお、第２定電流回路１５から集積回路IC1に電力が供給され始めると、定電流回路１２の動作は停止される。すなわち、第２定電流回路１５から定電流が出力されるとこの電流が定電流回路１２の抵抗器Ｒ１に流れ、ジャンクションＦＥＴ（Ｊ１）のゲート・ソース間電圧が上昇してジャンクションＦＥＴ（Ｊ１）のドレイン電流が低下して電流が流れなくなり、定電流回路１２の動作が停止しする。
【００３７】
上記第１実施形態では、定電流回路１２から降圧制御回路１４の集積回路IC1に駆動電力を供給していたので、集積回路IC1の駆動電圧が５Ｖであるとすると、コンデンサＣ２の平均電圧３６Ｖから５Ｖを引いた３１Ｖ分の電力がジャンクションＦＥＴ（Ｊ１）と抵抗器Ｒ１によって無駄に消費されていた。例えば、定電流回路１２の出力電流が０．２μＡであるとすると３１Ｖ×０．２μＡ＝６．２μＷの電力が無駄に消費されていた。
【００３８】
これに対して、第２実施形態では、コンデンサＣ４の電圧６Ｖから集積回路IC1の駆動電圧５Ｖを引いた１Ｖ分の電力がジャンクションＦＥＴ（Ｊ２）と抵抗器Ｒ８，Ｒ１及びダイオードＤ８によって消費される。例えば、第２定電流回路１５の出力電流が０．２６μＡであるとすると１Ｖ×０．２６μＡ＝０．２６μＷの電力が消費される。したがって、第１実施形態に比べて５．９４μＷの無駄な電力消費が削減される。
【００３９】
したがって、第２実施形態の電源回路２では、入力端子IN1,IN2に発電素子が接続された直後だけ定電流回路１２によって降圧制御回路１４の集積回路IC1に駆動電力が供給され、その後は第２定電流回路１５によって集積回路IC1に駆動電力が供給され、無駄な電力消費が削減されるので、変換効率をさらに高めることができる。
【産業上の利用可能性】
【００４０】
高出力インピーダンスで低電流の微小電力を発電する発電素子によって発電された高圧電力により実際の電気回路などを動作させることができる低圧電力を得られ且つ変換効率の向上を図ることができる。
【符号の説明】
【００４１】
１，２…電源回路、１１…整流回路、１２…定電流回路、１３…降圧回路、１４…降圧制御回路、１５…第２定電流回路、Ｊ１，Ｊ２…ジャンクションＦＥＴ、Ｍ１，Ｍ２…ＭＯＳＦＥＴ、Ｄ１〜Ｄ８…ダイオード、IC1…集積回路、Ｕ１，Ｕ２…インバータ回路、Ｌ１…インダクタ、Ｒ１〜Ｒ８…抵抗器、ＲＬ…負荷抵抗器、Ｃ１〜Ｃ４…コンデンサ、IN1,IN2…入力端子、OUT1,OUT2…出力端子。
【図１】
2014033494.tif 000003
【図２】
2014033494.tif 000004
【図３】
2014033494.tif 000005
【図４】
2014033494.tif 000006
【図５】
2014033494.tif 000007