(57)【要約】【課題】  駆動トランジスタのゲートにデータ信号が入力され、それをゲート−ソース間の容量に保持して、ソースから発光素子に電流を供給する回路においては、容量に保持される電圧がデータ信号と一致しない。【解決手段】  ドレインが電源（Ｖｏｌｅｄ）側に、ソースが基準電位（Ｖｃｏｍ）側にそれぞれ配置された駆動トランジスタ（ＤＴ）と、駆動トランジスタのソースと基準電位との間に配置された発光素子（ＥＬ）と、駆動トランジスタのゲートとソースの間に配置された保持容量（ＣＳ）とを有し、駆動トランジスタから保持容量の電圧に応じた電流を発光素子に供給して発光させる発光装置であって、  駆動トランジスタのソースから保持容量に至る電流経路に直列にスイッチ（ＳＷ）が設けられていることを特徴とする発光装置。【選択図】  図１
2014115412.tif 000002
【特許請求の範囲】
【請求項１】
ドレインが電源側に、ソースが基準電位側にそれぞれ配置された駆動トランジスタと、前記駆動トランジスタのソースと前記基準電位との間に配置された発光素子と、前記駆動トランジスタのゲートとソースの間に配置された保持容量とを有し、前記駆動トランジスタから前記保持容量の電圧に応じた電流を前記発光素子に供給して前記発光素子を発光させる発光装置であって、
前記駆動トランジスタのソースから前記保持容量に至る電流経路に、直列の第１スイッチが設けられていることを特徴とする発光装置。
【請求項２】
前記保持容量の、前記駆動トランジスタのゲート側に配置された端子に、第２スイッチを介して電圧を与える電圧源が接続されていることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記第１スイッチが、前記駆動トランジスタのソースから前記発光素子に至る電流経路の途中から前記保持容量に至る電流経路に配置されており、前記駆動トランジスタのソース側に配置された前記保持容量の端子に補助容量が接続されていることを特徴とする請求項２に記載の発光装置。
【請求項４】
前記補助容量が、第３スイッチを介して接続されていることを特徴とする請求項３に記載の発光装置。
【請求項５】
前記保持容量の、前記駆動トランジスタのソース側に配置された端子に、前記第３スイッチを介して、前記第２スイッチを介して与える電圧とは独立の電圧を与える電圧源が接続されていることを特徴とする請求項４に記載の発光装置。
【請求項６】
前記第１ないし第３スイッチをすべて導通させる動作と、
前記第１スイッチと前記第２スイッチを導通させ、前記第３スイッチを遮断する動作と、
前記第１スイッチと前記第３スイッチを遮断し、前記第２スイッチを導通させる動作と、
前記第１スイッチを導通させ、前記第２スイッチと前記第３スイッチを遮断する動作と
を行うことを特徴とする請求項５に記載の発光装置。
【請求項７】
前記駆動トランジスタのドレインが接続された電源が、異なる電圧を切り替えて出力する可変電圧源であることを特徴とする請求項３に記載の発光装置。
【請求項８】
前記第１スイッチが、前記駆動トランジスタのソースから前記発光素子に至る電流経路に配置され、前記第１スイッチと前記発光素子の接続点に前記保持容量の一方の端子が接続されていることを特徴とする請求項２に記載の発光装置。
【請求項９】
前記駆動トランジスタのドレインが接続された電源が、異なる電圧を切り替えて出力する可変電圧源であることを特徴とする請求項８に記載の発光装置。
【請求項１０】
前記第１スイッチと前記発光素子の接続点に接続された前記保持容量の端子に、第３スイッチを介して、前記第２スイッチを介して与える電圧とは独立の電圧を与える電圧源が接続されていることを特徴とする請求項８に記載の発光装置。
【請求項１１】
前記駆動トランジスタと前記第１のスイッチが、同極性のトランジスタで構成されていることを特徴とする請求項１に記載の発光装置。
【請求項１２】
前記駆動トランジスタと前記第１のスイッチが、シリコン基板に形成されており、ボディを共通とするトランジスタであることを特徴とする請求項１に記載の発光装置。
【請求項１３】
前記発光素子が有機エレクトロルミネセンス素子であることを特徴とする請求項１に記載の発光装置。
【請求項１４】
ドレインが電源側に、ソースが基準電位側にそれぞれ配置された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に配置された保持容量と、前記駆動トランジスタから前記保持容量に至る電流経路に直列に配置されたスイッチとを有する駆動回路を用いて、前記駆動トランジスタのソースと前記基準電位との間に配置された発光素子を駆動する駆動方法であって、
前記保持容量の両端にそれぞれ電圧を印加する第１ステップと、前記駆動トランジスタのゲート側に配置された前記保持容量の端子に前記第１ステップと同じ電圧を与え、前記スイッチを導通させて、前記駆動トランジスタのソースから前記保持容量に電流を流す第２ステップと、前記スイッチを遮断し、前記駆動トランジスタのゲートにデータ電圧を印加する第３ステップと、前記データ電圧を与える電源を前記駆動トランジスタのゲートから切り離し、前記スイッチを導通させる第４ステップを有することを特徴とする駆動方法。
【請求項１５】
前記駆動トランジスタのソースから前記発光素子に至る電流経路に前記スイッチが配置され、前記スイッチと前記発光素子の接続点に前記保持容量の一方の端子が接続されていることを特徴とする請求項１４に記載の駆動方法。
【請求項１６】
前記駆動トランジスタのソースから前記発光素子に至る電流経路の途中から前記保持容量に至る電流経路に前記スイッチが配置されており、
前記第３ステップで、前記駆動トランジスタのソース側に配置された前記保持容量の端子を補助容量に接続することを特徴とする請求項１４に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、照明装置などの発光装置に関し、特に、発光素子を含む画素を複数配置した発光装置に関する。
【背景技術】
【０００２】
発光素子を複数含む発光装置は、発光素子からなる画素が、ライン状またはマトリクス状に複数個配置され、各画素の発光素子に駆動回路が接続された構成を持っている。各画素の発光素子を画像データに応じた輝度で発光させるためには、駆動回路から発光素子に流す電流量を精確に制御しなければならない。しかし、駆動回路を構成するトランジスタの特性が不均一であるために、発光素子の輝度がばらつくという問題がある。これに対し、特性の不均一によらず、発光素子に流れる電流を均一にする駆動回路が特許文献１に開示されている。
【０００３】
図１７は、特許文献１における代表的な駆動回路の回路図である。
【０００４】
有機エレクトロルミネセンス素子（以下、有機ＥＬ素子という）ＥＬの駆動回路は、駆動トランジスタＤＴと、駆動トランジスタＤＴのゲートＧとソースＳの間を結ぶ保持容量ＣＳと、ゲートＧとデータ線Ｄａｔａを結ぶ選択スイッチであるトランジスタＭからなっている。
【０００５】
有機ＥＬ素子ＥＬは、アノードとカソードのあいだに有機材料層を挟んだ構造を持っており、それ自身が１つの容量ＣＬを形成している。
【０００６】
初期状態として、保持容量ＣＳに駆動トランジスタＤＴの閾値電圧を超える電圧を与えておく。選択スイッチＭをオンにしてゲートとデータ線Ｄａｔａを接続すると、駆動トランジスタＤＴのソースＳから保持容量ＣＳを介してデータ線Ｄａｔａに過渡電流が流れ、駆動トランジスタＤＴのソースＳの電圧が上昇する。ゲート−ソース間電圧が閾値電圧に等しくなるとこの電流は停止する。電流停止後の保持容量ＣＳの両端電位は、駆動トランジスタＤＴの閾値電圧に等しい。
【０００７】
次いでデータ線Ｄａｔａの電圧をデータ電圧分だけ変化させると、それに応じてゲート電圧が変化するが、有機ＥＬ素子の容量ＣＬは保持容量ＣＳより十分大きいから、ソース電位はほとんど上昇しない。この結果、保持容量ＣＳの両端電圧は、駆動トランジスタＤＴの閾値を上回り、駆動トランジスタをオンさせる。保持容量ＣＳの両端電圧は選択スイッチＭがオフになった後も保持され、駆動トランジスタＤＴは、この電圧に応じた電流を有機ＥＬ素子ＥＬに供給する。
【０００８】
有機ＥＬ素子ＥＬに電流が流れると、有機ＥＬ素子ＥＬの容量ＣＬが充電され、アノード電圧が上昇する。選択スイッチＭがオフなので、ゲート電圧もそれにつれて上昇し、保持容量ＣＳの両端電圧は変化しない。したがって、駆動トランジスタＤＴは一定の電流を有機ＥＬ素子ＥＬに供給し続ける。
【０００９】
図１７の駆動回路では、選択スイッチＭがオンの期間に、データ線にデータ電圧が与えられると、駆動トランジスタＤＴのゲート−ソース間電圧が閾値電圧を越えるので、駆動トランジスタに電流が流れる。この電流は、一部が保持容量ＣＳにも流れるから、保持容量ＣＳに保持されていた電圧が変化してしまう。
【００１０】
特許文献２には、図１７と同様の、駆動トランジスタのソース側に有機ＥＬ素子があり、かつゲート−ソース間に保持容量を有する駆動回路において、駆動トランジスタのドレインと電源のあいだに電流遮断スイッチを設ける発明が開示されている。選択スイッチＭがオンのとき、このスイッチを切って、駆動トランジスタＤＴには電流が流れないようにする。これにより、保持容量ＣＳの電圧変化が防止される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００３−２７１０９５号公報
【特許文献２】特開２００４−２８００５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１７の回路では、選択スイッチＭがオンになり、駆動トランジスタＤＴのゲートにデータ電圧が与えられると、駆動トランジスタＤＴのゲートーソース間電圧が閾値電圧を越えて、駆動トランジスタＤＴが導通状態になる。選択スイッチＭがオンの期間中は、駆動トランジスタＤＴに流れる電流は、有機ＥＬ素子の容量に流れてその容量を充電するほか、一部が保持容量ＣＳと選択スイッチＭを通してデータ線に流れる。この結果、保持容量の電圧が変化し、データ線から与えられる所定の値からずれてしまう。
【００１３】
特許文献２の発明は、駆動トランジスタＤＴのドレイン側にスイッチを設けて、選択スイッチＭがオンの間、駆動トランジスタＤＴに電流が流れないようにする。しかし、この場合も、駆動トランジスタＤＴのゲート電圧が変化したときに、駆動トランジスタＤＴのゲートーソース間の寄生容量を介して、ゲートからソースに過渡的な電流が流れる。この電流は過渡的であるが、やはり、保持容量に流れて保持容量の電圧を変化させてしまう。
【００１４】
図１７の回路に限らず、駆動トランジスタのソースが発光素子に接続され、ゲート−ソース間に保持容量が接続されている駆動回路においては、ゲートに信号電圧を与えたときに、駆動トランジスタを流れる電流によって保持容量の端子間電圧が変化し、信号電圧に対応した電圧からずれてしまう。
【００１５】
寄生容量ＣＬは有機ＥＬ素子の面積でその大きさが決まっている。保持容量ＣＳの値を大きくすることによって端子間電圧の変化を小さく抑える方法も考えられるが、大きな保持容量を形成するには大きな面積が必要となり、画素サイズが限られている発光装置においてはその面積を確保するのは困難である。
【課題を解決するための手段】
【００１６】
本発明の目的は、選択スイッチがオンの期間中の保持容量の電圧変化をなくして、正確な電圧がプログラミングできる駆動回路を提供することにある。
【００１７】
本発明の第１は、ドレインが電源側に、ソースが基準電位側にそれぞれ配置された駆動トランジスタと、前記駆動トランジスタのソースと前記基準電位との間に配置された発光素子と、前記駆動トランジスタのゲートとソースの間に配置された保持容量とを有し、前記駆動トランジスタから前記保持容量の電圧に応じた電流を前記発光素子に供給して前記発光素子を発光させる発光装置であって、
前記駆動トランジスタのソースから前記保持容量に至る電流経路に、直列の第１スイッチが設けられていることを特徴とする。
【００１８】
また、本発明の第２は、ドレインが電源側に、ソースが基準電位側にそれぞれ配置された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に配置された保持容量と、前記駆動トランジスタから前記保持容量に至る電流経路に直列に配置されたスイッチとを有する駆動回路を用いて、前記駆動トランジスタのソースと前記基準電位との間に配置された発光素子を駆動する駆動方法であって、
前記保持容量の両端にそれぞれ電圧を印加する第１ステップと、前記駆動トランジスタのゲート側に配置された前記保持容量の端子に前記第１ステップと同じ電圧を与え、前記スイッチを導通させて、前記駆動トランジスタのソースから前記保持容量に電流を流す第２ステップと、前記スイッチを遮断し、前記駆動トランジスタのゲートにデータ電圧を印加する第３ステップと、前記データ電圧を与える電源を前記駆動トランジスタのゲートから切り離し、前記スイッチを導通させる第４ステップを有することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、プログラミング中に駆動回路が導通しても、保持容量に電流が流れこむことがないので、正確な電圧が保持できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態である有機ＥＬ素子の駆動回路である。
【図２】図１の駆動回路の動作を示すタイミングチャートである。
【図３】駆動トランジスタがＰ型であるときの有機ＥＬ素子の駆動回路である。
【図４】本発明の第１の実施例の画素構成を示す回路図である。
【図５】第１の実施例の表示装置の全体ブロック図である。
【図６】第１の実施例の回路動作を示すタイミングチャートである。
【図７】本発明の第２の実施例の画素構成を示す回路図である。
【図８】第２の実施例の回路動作を示すタイミングチャートである。
【図９】本発明の第３の実施例の画素構成を示す回路図である。
【図１０】第３の実施例の動作を示すタイミングチャートである。
【図１１】本発明の第４の実施例の画素構成を示す回路図である。
【図１２】第４の実施例の動作を示すタイミングチャートである。
【図１３】本発明の第５の実施例の画素構成を示す回路図である。
【図１４】第５の実施例の動作を示すタイミングチャートである。
【図１５】本発明の応用例であるデジタルスチルカメラシステムの構成を示すブロック図である。
【図１６】本発明の応用例である電子写真プリンタの露光ヘッドの構成を示すブロック図である。
【図１７】従来の発光素子の駆動回路である。
【発明を実施するための形態】
【００２１】
駆動トランジスタのドレインが電源に、ソースが発光素子に接続され、ゲートとソースのあいだに保持容量を備えた駆動回路において、駆動トランジスタのゲートとデータ線の間に選択トランジスタを設け、それをオンさせてゲートにデータ電圧をあたえる。駆動トランジスタは導通状態となるが、駆動トランジスタのソースから保持容量にいたる電流経路の途中に直列のスイッチを設け、選択トランジスタがオンの期間中にこのスイッチを遮断することにより、駆動トランジスタに電流が流れてもそれが保持容量に流入することが防止できる。その結果、保持容量の両端電圧を維持することができる。
【００２２】
図１は、本発明の実施形態である発光装置の構成を示す回路図である。
【００２３】
発光装置は、電源Ｖｏｌｅｄと基準電位Ｖｃｏｍ（接地電位）とのあいだに、駆動トランジスタＤＴと有機ＥＬ素子ＥＬが直列に配置されており、駆動トランジスタＤＴは、ドレインＤが電源側に、ソースＳが有機ＥＬ素子ＥＬを挟んで基準電圧側に配置され、ゲートとソースのあいだに保持容量ＣＳと第１スイッチＳＷとが直列に配置されている。
【００２４】
保持容量ＣＳのゲート側端子とソース側端子は、それぞれ独立に電圧が印加できるように、それぞれ第２と第３のスイッチを介して電圧供給源に接続される。これらのスイッチは独立にまたは一緒にオン・オフが制御される。オフになると、各端子の電圧はこの回路の動作に従って変化し得る。第２スイッチを介して供給される電圧と第３スイッチを介して供給される電圧は、独立に設定することができる。
【００２５】
図２は、この回路の動作を示すタイミングチャートである。上から順に、スイッチＳＷの状態、節点Ａすなわち駆動トランジスタのゲートＧの電圧、保持容量の節点Ａと反対側の端子（節点Ｂ）の電圧、駆動トランジスタのソースＳ（節点Ｃ）の電圧を示す。この回路の動作は以下の４つのステップで説明される。
【００２６】
はじめの時刻ｔ１−ｔ２のステップは、保持容量ＣＳのプリチャージである。プリチャージは、スイッチＳＷをオンにして、外部回路から保持容量ＣＳの両端に一定電圧を与える操作である。この操作により、駆動トランジスタＤＴのゲート−ソース間電圧が閾値電圧Ｖｔｈを越え、駆動トランジスタＤＴは導通状態になる。さらに、この回路では、スイッチＳＷをオンしたときに有機ＥＬ素子ＥＬが発光しないように、有機ＥＬ素子ＥＬのアノード電圧を発光閾値以下にしておくことが好ましい。一般に有機ＥＬ素子は発光閾値を持ち、その電圧以下では有機ＥＬ素子の寄生容量の充電が起きるだけで発光しない。したがって、プリチャージは、保持容量ＣＳの両端が駆動トランジスタを導通させる電圧になり、かつソース側の端子が有機ＥＬの発光閾値以下になるように、それぞれの端子に別々の電圧を与える。ここでは、保持容量のゲート側端子Ａには参照電圧Ｖｒｅｆを与え、ソース側端子Ｂにはプリチャージ電圧Ｖｐｒｅを与えた。これらの差は駆動トランジスタの閾値電圧以上であり、Ｖｐｒｅは有機ＥＬ素子の発光閾値以下である。
【００２７】
次の時刻ｔ２−ｔ３のステップは、駆動トランジスタＤＴの閾値電圧Ｖｔｈを保持容量ＣＳに保持するステップである。保持容量ＣＳのゲート側端子Ａを一定の参照電位Ｖｒｅｆに固定し、スイッチＳＷをオンにする。駆動トランジスタＤＴは導通状態にあるので、電流が、電源ＶｏｌｅｄからドレインＤに入り、ソースＳから出てさらにスイッチＳＷを通じて保持容量ＣＳに流れる。この電流によってはソースの電位（Ｃ）が徐々に上昇し、ついには保持容量ＣＳの両端電圧が閾値電圧Ｖｔｈに等しくなって電流が停止する。このとき、保持容量ＣＳには駆動トランジスタＤＴの閾値電圧Ｖｔｈが保持されている。この閾値電圧を保持するステップはオートゼロと呼ばれる。
【００２８】
その次の時刻ｔ３−ｔ４のステップは、保持容量ＣＳにデータ電圧Ｖｄａｔａを書き込むプログラミングステップである。スイッチＳＷをオフにして、駆動トランジスタＤＴのゲートＧの電圧を参照電圧Ｖｒｅｆからデータ電圧Ｖｄａｔａに切り替える。このとき、保持容量ＣＳのソース側端子は有機ＥＬ素子ＥＬのアノードまたはそれに代わる（不図示の）補助容量ＣＡに接続される。
【００２９】
有機ＥＬ素子ＥＬの寄生容量ＣＰ、もしくは補助容量ＣＡは保持容量ＣＳより十分大きいので、ゲート側端子（Ａ）の電圧が切り替わってもソース側（Ｂ）はほとんど変化しない。こうして保持容量ＣＳにデータ電圧Ｖｄａｔａが書き込まれる。保持容量ＣＳにはもともと駆動トランジスタＤＴの閾値電圧Ｖｔｈが保持されていたので、データの書き込みによって、保持容量ＣＳにはデータ電圧と閾値電圧の和が保持される。
【００３０】
最後の時刻ｔ４−ｔ５のステップは、有機ＥＬ素子ＥＬに電流を流して発光させる発光ステップである。ゲートＧの電圧を定める外部からの接続は切り離し、スイッチＳＷをオンにする。駆動トランジスタＤＴには保持容量ＣＳの電圧に応じた電流が流れるが、保持容量の電圧がデータ電圧Ｖｄａｔａと閾値電圧Ｖｔｈの和であるから、駆動トランジスタＤＴを流れる電流は閾値電圧によらない。電流が流れるにつれて有機ＥＬ素子ＥＬのアノード電圧すなわち駆動トランジスタＤＴのソース電圧（Ｃ）が上昇するが、ゲート電圧もそれにつれて上昇するので、電流は一定に保たれる。やがて定常状態になってソースＳとゲートＧの電圧も一定になる。
【００３１】
データ書き込みステップでスイッチをオフにするので、駆動トランジスタに電流が流れてもそれが保持容量に流れこむことがない。保持容量の電圧は、データ電圧印加直後の電圧のまま変化せず、正確な電圧が保持される。
【００３２】
図１の発光装置が１つの基板上に一体で形成されるときは、スイッチも駆動トランジスタと同じ構成のトランジスタで形成される。これらのトランジスタは、薄膜トランジスタであってもシリコン基板に形成された単結晶シリコントランジスタであってもよい。単結晶基板に形成されるときは、スイッチを構成するトランジスタは駆動トランジスタと同極性であるほうが集積度を高める上で好ましい。
【００３３】
図３は、図１のＮ型電界効果トランジスタをＰ型電界効果トランジスタに置き換えたものである。駆動トランジスタがＰ型である場合は、電源Ｖｏｌｅｄを基準電位Ｖｃｏｍより低い電圧とし、有機ＥＬ素子のアノードとカソードを逆向きにすることにより、図の下から上に向かって電流が流れる。その場合も、駆動トランジスタのドレインが電源側に、ソースが有機ＥＬ素子のある基準電位側に配置されることに代わりはない。
【００３４】
以下、この発明を幾つかの実施例によって説明する。以下の説明は、有機ＥＬ素子を用いた発光装置について行うが、発光素子としては、無機ＥＬ素子、発光ダイオード、電界放出素子などの発光素子であってもよい。また、発光装置は、表示装置、照明装置などの、それに含まれる発光素子が光を発することにより機能する任意の装置であってよい。
【実施例１】
【００３５】
図４は、本発明の第１の実施例である発光装置の画素とその周辺の回路図である。
【００３６】
画素１は、有機ＥＬ素子ＥＬと、駆動トランジスタＤＴと、保持容量ＣＳを有しており、これらの回路要素は、図１７に示した駆動回路と同じ働きをする。画素１には、この他に、保持容量ＣＳのゲートとは反対側の端子を駆動トランジスタＤＴのソースに接続する第１スイッチであるトランジスタＭ１と、駆動トランジスタのゲートをデータ線５に接続する第２スイッチであるトランジスタＭ２と、保持容量の同じ端子をプリチャージ線４に接続する第３スイッチであるトランジスタＭ３とが含まれている。
【００３７】
画素１の周囲には、データ線５と、データ線５に平行にプリチャージ線４が設けられている。プリチャージ線４は、データ線５と同じく列方向の画素に共通で、プリチャージ電圧Ｖｐｒｅと参照電圧Ｖｒｅｆを切り替えて生成する定電圧源４０との間に、第４スイッチであるトランジスタＭ０が接続されている。トランジスタＭ０のゲートは、他の列のプリチャージ線に共通する制御線に接続され、制御信号Ｐ０によってオン・オフが制御される。
【００３８】
画素１には、制御信号Ｐ１によって第１スイッチＭ１をオン・オフさせる第１制御線２と、制御信号Ｐ２によって第２スイッチＭ２と第３スイッチＭ３を同時にオン・オフさせる第２制御線３とが設けられている。これらの制御線は、行方向に並ぶ画素１に共通に設けられ、制御信号Ｐ１とＰ２は、行単位で画素１を選択して書き込み動作を行わせる。
【００３９】
また、画素１には、電源電圧Ｖｏｌｅｄを供給する電源線４１と、基準電圧Ｖｃｏｍを供給する基準電圧線４２が配設されている。基準電圧Ｖｃｏｍは有機ＥＬ素子ＥＬのカソードに供給され、電源電圧Ｖｏｌｅｄは駆動トランジスタＤＴのドレインに供給される。
【００４０】
プリチャージ線４には、第１、第２制御線２，３との交差や隣接するデータ線５との配線間隔によって、寄生容量ＣＰが発生する。寄生容量ＣＰは、第１、第２制御線との交差や隣接するデータ線５との配線間隔を設計して、画素の保持容量ＣＳより十分大きい値になるようにすることができる。以下で説明するように、本実施例の寄生容量ＣＰは、第１スイッチＭ１がオフの期間に保持容量ＣＳのソース側端子電圧を一定に保つ補助容量の役割を果たす。
【００４１】
図５は、本実施例の発光装置を用いた表示装置の構成を示すブロック図である。
【００４２】
表示領域２０には、画素１がマトリクス状に配置され、行方向に第１制御線２と第２制御線３、列方向にデータ線５とプリチャージ線４が配設されている。また、図５では示されていないが、各画素には、電源電圧Ｖｏｌｅｄが電源配線４１を介して届けられている。有機ＥＬ素子のカソードに基準電圧Ｖｃｏｍを届ける電源配線４２は、表示領域２０全体にわたって設けられる面状電極である。
【００４３】
制御線制御回路２２から出た第１制御線２は、第１制御信号Ｐ１（Ｐ１（１）、Ｐ１（２）・・・Ｐ１（ｎ））を各行に供給し、同じく制御線制御回路２２から出た第２制御線３は第２制御信号Ｐ２（Ｐ２（１）、Ｐ２（２）・・・Ｐ２（ｎ））（ｎは行数）を各行に供給する。データ線５は、表示装置の外部から入力された映像信号（Ｖｉｄｅｏ）を、データ信号回路２１を経由して各列に供給する。プリチャージ線４は、外部の定電圧源４０（図４）から配線７に入力されるプリチャージ電圧（Ｖｐｒｅ）または参照電圧（Ｖｒｅｆ）を各列に供給する。プリチャージ線４の第４スイッチＭ０は、制御信号Ｐ０によって制御される。
【００４４】
映像信号Ｖｉｄｅｏ、制御信号Ｐ０、プリチャージ電圧Ｖｐｒｅ、参照電圧Ｖｒｅｆは、同一基板上にＣＯＧ法で実装されたコントローラーから出力するようにもできる。
【００４５】
図６は、図４の回路の動作を示すタイミングチャートである。上から順に、第４スイッチＭ０の制御信号Ｐ０、１行目の画素の第１スイッチＭ１を制御する第１制御信号Ｐ１（１）、同じく１行目の画素の第２スイッチＭ２と第３スイッチＭ３を制御する第２制御信号Ｐ２（１）、２行目の画素の同じ第１制御信号Ｐ１（２）と第２制御信号Ｐ２（２）、データ線５の電圧Ｖｄ、プリチャージ線４の電圧Ｖａ、１行目の画素１の駆動トランジスタＤＴのソース電圧ＶＳ（１）、保持容量ＣＳと第３スイッチＭ３との接続点の電圧ＶＣ（１）、２行目の画素の同じ電圧ＶＳ（２）とＶＣ（２）を示す。
【００４６】
以下、時刻の順に動作を説明する。
【００４７】
（リセット動作）
本実施例では、図１と図２で説明した４つの動作に先立って、時刻ｔ０−ｔ１の間に、保持容量の電圧をゼロにするリセット動作を導入する。これは、他の行で以下に述べる消灯の動作を行うために設けられる動作であって、必ずしも必要ではない。
【００４８】
時刻ｔ０−ｔ１の間、制御信号Ｐ０はＨレベルであり、第４スイッチＭ０はオンになる。プリチャージ線４は定電圧源４０に接続される。この定電圧源は、参照電圧Ｖｒｅｆとプリチャージ電圧Ｖｐｒｅを切り替えて生成し、この期間は参照電圧Ｖｒｅｆをプリチャージ線４に出力する。
【００４９】
１行目の第１制御信号Ｐ１（１）と第２制御信号Ｐ２（１）はＨレベルであり、１行目の画素が選択される。第１スイッチＭ１、第２スイッチＭ２、および第３スイッチＭ３はオンになる。データ線５には参照電圧Ｖｒｅｆが与えられており、駆動トランジスタＤＴのゲート電圧およびソース電圧はともに参照電圧Ｖｒｅｆになる。この結果、保持容量ＣＳはそれまで保持していた電圧がリセットされ、両端電圧がゼロになる。
【００５０】
次いで、時刻ｔ１から先に説明した４つのステップが実行される。
【００５１】
（プリチャージ動作）
時刻ｔ１−ｔ２のプリチャージ期間、プリチャージ線４の定電圧源４０の出力はプリチャージ電圧Ｖｐｒｅに切り替わる。プリチャージ電圧Ｖｐｒｅは参照電圧Ｖｒｅｆよりも低い電位に設定されている。駆動トランジスタＤＴのゲート−ソース間電圧はＶｇｓ＝Ｖｒｅｆ−Ｖｐｒｅになり、しきい値電圧より大きくなる（Ｖｇｓ＞Ｖｔｈ）。駆動トランジスタＤＴは電流が流れ得る導通状態になるが、プリチャージ電圧Ｖｐｒｅが低いために有機ＥＬ素子のアノード−カソード間電圧が小さく、有機ＥＬ素子には電流が流れない。
【００５２】
（オートゼロ動作）
時刻ｔ２−ｔ３では、制御信号Ｐ０がＨ（ｈｉｇｈ）レベルからＬ（ｌｏｗ）レベルに変わり、第４スイッチＭ０はオフになる。時刻ｔ２から時刻ｔ３まで、駆動トランジスタＤＴは、ゲート電圧がＶｒｅｆに保持されたまま、ソースがどこからも電圧が設定されないフローティング状態になる。駆動トランジスタＤＴに流れる電流によって駆動トランジスタＤＴのソースに接続された保持容量ＣＳとプリチャージ線４の寄生容量ＣＰが充電され、ソース電圧が上昇する。ゲート−ソース間電圧が閾値電圧Ｖｔｈに近づくにつれて駆動トランジスタＤＴを流れる電流は小さくなり、しきい値電圧Ｖｔｈになると電流がゼロになってソース電圧ＶＳ（１）の上昇が止まる。このときのソース電位はゲート電圧より閾値電圧だけ低く、ＶＳ（１）＝Ｖｒｅｆ−Ｖｔｈとなる。保持容量ＣＳのソース側端子電圧ＶＣ（１）と寄生容量ＣＰの電圧もＶＳ（１）と同じである。
【００５３】
このようにして保持容量ＣＳの両端に駆動トランジスタＤＴのしきい値電圧Ｖｔｈが保持され、駆動トランジスタＤＴは閾値ぎりぎりの導通状態になる。
【００５４】
（プログラミング動作）
時刻ｔ３で第１制御信号Ｐ１（１）がＨレベルからＬレベルに切り替わり、第１スイッチＭ１がオフになる。同時に、データ線５の電圧Ｖｄはそれまでの参照電圧Ｖｒｅｆから階調データに対応したデータ電圧Ｖｄａｔａに切り替わる。データ線の電圧変化により、保持容量ＣＳの両端電圧は、データ線の電圧変化量（Ｖｄａｔａ−Ｖｒｅｆ）にＣＳとＣＰの容量分割比を乗じた値
ΔＶ＝（ＣＰ／（ＣＳ＋ＣＰ））×（Ｖｄａｔａ−ＶＲＥＦ）  ・・・式（１）
だけ増加し、Ｖｔｈ＋ΔＶになる。このようにして、階調データの信号電圧が保持容量ＣＳに書き込まれる。
【００５５】
寄生容量ＣＰを画素の保持容量ＣＳより大きくしておくことにより、式（１）の容量分割比が１に近くなり、プログラミング動作におけるΔＶを大きくすることができる。逆に、駆動トランジスタのソース電圧の変化は小さく抑えられる。寄生容量ＣＰは、第１スイッチＭ１がオフの期間、保持容量ＣＳのソース側端子電圧ＶＣを保持する補助容量として働く。
【００５６】
データ線の電圧がＶｄａｔａに切り替わった直後のゲートーソース間電圧は、閾値電圧を越えてＶｔｈ＋ΔＶであるから、駆動トランジスタＤＴは導通状態となり電流が流れる。この電流によって、時刻ｔ２−ｔ３の期間、駆動トランジスタＤＴのソース電圧ＶＳ（１）は上昇していく。しかし、第１スイッチＭ１がオフになっているので、駆動トランジスタＤＴを流れる電流は保持容量ＣＳには流入しない。
【００５７】
データ線の電圧がＶｒｅｆからＶｄａｔａに切り替わることにより、駆動トランジスタＤＴのゲート−ソース間の寄生容量を介してゲートからソースに過渡的に電流が流れるが、この電流が保持容量ＣＳに流れることは第１スイッチＭ１によって阻止される。したがって、保持容量ＣＳにはいかなる電流も流入せず、両端電圧は時刻ｔ２で設定された電圧のまま保持される。
【００５８】
（発光動作）
時刻ｔ４以降が発光ステップである。第１制御信号Ｐ１（１）がＨ（ｈｉｇｈ）レベルになり、第１スイッチＭ１はオンになる。一方、第２制御信号Ｐ２（１）はＬ（ｌｏｗ）レベルになり、第２スイッチＭ２および第３スイッチＭ３はオフになる。保持容量ＣＳに保持された電圧（Ｖｔｈ＋ΔＶ）が駆動トランジスタＤＴのゲート−ソース間に印加され、それに応じた電流が駆動トランジスタＤＴから有機ＥＬ素子に供給される。有機ＥＬ素子は電流に応じた輝度で発光する。
【００５９】
時刻ｔ４からは、２行目の各ステップが始まる。
【００６０】
時刻ｔ４−ｔ５のリセットステップでは、制御信号Ｐ０がＨレベルになると同時に、２行目の第１制御信号Ｐ１（２）と第２制御信号Ｐ２（２）もＨレベルになる。時刻ｔ５−ｔ６でプリチャージ、時刻ｔ６−ｔ７でオートゼロ、時刻ｔ７−ｔ８でプログラミングの各ステップが実行される。これらの動作は１行目と同様に行われる。
【００６１】
以下、３行目、４行目と順次行が選択されて同じ動作が繰り返される。
【００６２】
（消灯動作）
必要に応じて、発光期間を１フレーム期間の途中で終了させる。本実施例では、時刻ｔ４で発光を開始した第１行の画素が、時刻ｔ９で発光を停止し、以下、行ごとに順次発光を停止するように消去動作が行われる。
【００６３】
時刻ｔ９−ｔ１０の期間で、制御信号Ｐ０と１行目の第１制御信号Ｐ１（１）および第２制御信号Ｐ２（２）がＨレベルになり、第４スイッチＭ０と、１行目の画素１の第１ないし第３スイッチＭ１−Ｍ３がオンになる。データ線５には参照電圧Ｖｒｅｆが設定されており、１行目の画素のリセット動作が実行される。駆動トランジスタＤＴのゲート−ソース間電圧はゼロになり、駆動トランジスタＤＴからの電流供給が停止され、有機ＥＬ素子は消灯状態になる。以下、２行目以降の同様の消灯動作が行われて、全画面が消灯される。
【００６４】
発光期間の開始時刻と終了時刻は行ごとに異なるが、発光期間の長さは全ての行で同じである。表示輝度を全体として調整するために消灯動作の開始タイミングｔ９を変更させてもよい。
【００６５】
発光期間を１フィールド期間以下に設定することによって、動画性能を高めることができる。消灯動作を行わず、書き込み走査の終了後、第１行の選択期間に戻って次の画像データを書き込むことも可能である。
【００６６】
消去動作のタイミングは、他の画素のリセット動作と重なっていてもよい。リセットに際して、データ線はＶｒｅｆになるので、２つの行が共同で参照することができる。
【００６７】
データ線５およびプリチャージ線４は、列方向の画素に共通に設けられているので、プリチャージ線４の寄生容量ＣＰは、各行のリセット動作、プリチャージ動作、オートゼロ動作およびプログラミング動作の各動作に共通に用いられる。寄生容量ＣＰは、第２スイッチＭ２と第３スイッチＭ３によって時分割で利用される。
【００６８】
寄生容量ＣＰを列方向の画素で共通で使用するので、画素内の保持容量ＣＳを１個で済ませることができる。容量はトランジスタと比較して大きなレイアウト面積を必要とするが、共通の寄生容量を利用することにより、画素サイズ小さくすることができ、画素の高精細化ができることになる。
【実施例２】
【００６９】
図７は、本発明の第２の実施例の発光装置における画素の回路構成を示す図である。実施例１と同じ部分には同じ符号をつけて説明を省略する。
【００７０】
実施例１との違いは、第２スイッチＭ２と第３スイッチＭ３が、それぞれ第２制御線３と第３制御線８によって別々の制御信号Ｐ２，Ｐ３で制御されていることと、画素内に保持容量ＣＳと直列の補助容量ＣＰ‘を設けたことである。補助容量ＣＰ’は、実施例１と同じく、プログラム期間にＶＣの電圧を保持するために使われる。
【００７１】
本実施例ではプリチャージ線の寄生容量は何の役割も持っていない。第４スイッチＭ０はなく、プリチャージ線４には定電圧源４０から常にＶｒｅｆまたはＶｐｒｅが供給される。プリチャージ線４は行方向に配設されているが、実施例１と同じように列方向であってもよい。
【００７２】
発光装置としての構成は図５と同様であるので省略する。
【００７３】
図８は、本実施例の画素の回路動作を示すタイミングチャートである。制御線制御回路２２から出る制御線はＰ１−Ｐ３の３系統ある。第３制御線８によって第３制御信号Ｐ３が行方向の画素に伝達される。第１制御信号Ｐ１，第２制御信号Ｐ２と同様、第３制御信号Ｐ３も各行に別々に供給される。
【００７４】
実施例１（図６）に比べ、制御信号Ｐ０がなく、代わりに第３制御信号Ｐ３が各行に加わっている。
【００７５】
時刻ｔ０−ｔ１のリセット動作と、時刻ｔ１−ｔ２のプリチャージの動作は実施例１と同じであるので説明を省略する。
【００７６】
時刻ｔ２−ｔ３のオートゼロ動作期間は、第３制御信号Ｐ３（１）がＬレベルになり、第３スイッチＭ３がオフになる。駆動トランジスタＤＴを流れる電流は、保持容量ＣＳと補助容量ＣＰ‘に流れて、やがて保持容量ＣＳの両端電圧が駆動トランジスタＤＴの閾値電圧Ｖｔｈに等しくなると停止する。
【００７７】
時刻ｔ３でデータ線の電圧が参照電圧Ｖｒｅｆからデータ電圧Ｖｄａｔａに切り替わり、保持容量ＣＳの両端電圧がＶｔｈから
ΔＶ‘＝（ＣＰ‘／（ＣＳ＋ＣＰ’））＊（Ｖｄａｔａ−Ｖｒｅｆ）  ・・・式（２）
だけ増加する。その後は、第１スイッチＭ１がオフのため、時刻ｔ３−ｔ４のプログラミング期間中、保持容量ＣＳの両端にはＶｔｈ＋ΔＶの電圧が保持される。
【００７８】
その後の発光動作と消去動作は実施例１と同じように行われる。
【００７９】
本実施例では、画素内に補助容量ＣＰ‘を設けた。補助容量ＣＰ’は、プリチャージ線４の寄生容量ＣＰほどは大きくできないから、式（２）のΔＶ‘は式（１）のΔＶより小さくなるが、その分、信号電圧Ｖｄａｔａの振幅を大きくすればＶｄａｔａ−Ｖｒｅｆが大きくなり、ΔＶ‘をΔＶと同じ程度にすることができる。
【実施例３】
【００８０】
図９は、本発明の第３の実施例の発光装置における画素の回路構成を示す図である。実施例２と同じ部分には同じ符号をつけて説明を省略する。
【００８１】
実施例２との違いは、電源線４１に可変電圧源５０を取り付たこと、プリチャージ線４に固定電圧Ｖｐｒｅを与えるようにしたこと、および第３スイッチＭ３とそれを制御する第３制御線８をなくしたことである。可変電圧源５０は、各行で別々のタイミングで電圧をＶｏｌｅｄとＶｐｒｅに切り替えることができる。
【００８２】
図１０は、本実施例の画素の回路動作を示すタイミングチャートである。
【００８３】
実施例２（図６）に比べ、第３制御信号Ｐ３がなく、代わって各行の電源線４１の電圧Ｖｏｌｅｄ（１），Ｖｏｌｅｄ（２）が加わっている。また、プリチャージ線４の電圧ＶａはＶｐｒｅに固定されている。
【００８４】
本実施例では、実施例２のｔ０−ｔ１のリセット期間はなく、発光の途中（第１行目は時刻ｔ９）で電源線４１の電圧を変化させて消去動作行う。
【００８５】
時刻ｔ１−ｔ２はプリチャージを行う期間である。第１スイッチＭ１と第２スイッチＭ２はオンにして、可変電圧源５０の出力を切り替えて電源線４１の電圧をＶｐｒｅに下げる。駆動トランジスタＤＴのソースとそれに接続された保持容量ＣＳの一端の電圧がＶｐｒｅまで低下する。データ線５は参照電圧Ｖｒｅｆになっているので、保持容量の両端電圧はＶｒｅｆ−Ｖｐｒｅになる。この電圧は駆動トランジスタの閾値電圧より高いので、駆動トランジスタＤＴは導通状態になる。
【００８６】
時刻ｔ２−ｔ３のオートゼロ動作期間は、第１スイッチＭ１と第２スイッチＭ２はオンのままで可変電圧源５０の出力がＶｏｌｅｄに戻る。駆動トランジスタＤＴを流れる電流は、保持容量ＣＳと補助容量ＣＰ‘に流れて、やがて保持容量ＣＳの両端電圧が駆動トランジスタＤＴの閾値電圧Ｖｔｈに等しくなると停止する。
【００８７】
時刻ｔ３でデータ線の電圧が参照電圧Ｖｒｅｆからデータ電圧Ｖｄａｔａに切り替わり、保持容量ＣＳの両端電圧がＶｔｈから
ΔＶ‘＝（ＣＰ‘／（ＣＳ＋ＣＰ’））＊（Ｖｄａｔａ−Ｖｒｅｆ）
だけ増加する。その後は、第１スイッチＭ１がオフのため、時刻ｔ３−ｔ４のプログラミング期間中、保持容量ＣＳの両端にはＶｔｈ＋ΔＶの電圧が保持される。
【００８８】
その後の発光動作は実施例２と同じように行われる。
【００８９】
時刻ｔ９で１行目の可変電圧源５０の出力がＶｐｒｅに切り替わり、電源電圧Ｖｏｌｅｄ（１）が下がるので、駆動トランジスタＤＴのソース電圧が下がり、有機ＥＬ素子ＥＬの発光が停止する。以下各行ごとに時間をずらせて同様の消去動作が実行される。
【００９０】
本実施例では、電源線４１の電圧を変化させてプリチャージ動作を行うので、第３スイッチをなくした簡略な駆動回路が実現できる。
【実施例４】
【００９１】
図１１は、本発明の第４の実施例の発光装置における画素の回路図である。実施例３の補助容量ＣＰ‘を、有機ＥＬ素子ＥＬに伴う寄生容量ＣＬで代用した。有機ＥＬ素子の寄生容量ＣＬは、有機ＥＬ素子のアノードとカソードを両端子として、それらの間にある発光層などの有機層を誘電体として形成される。
【００９２】
寄生容量ＣＬは有機ＥＬ素子ＥＬと不可分であるから、実施例３の補助容量ＣＰ‘のように有機ＥＬ素子から切り離すことができない。本実施例では、駆動トランジスタＤＴのソースから有機ＥＬ素子に至る電流経路の途中に、電流経路に直列の第１スイッチとなるトランジスタＭ５を設けた。
【００９３】
保持容量ＣＳは、第１スイッチＭ１と有機ＥＬ素子ＥＬのアノードとの接続点に、その一方の端子が接続される。もう一方の端子は駆動トランジスタＤＴのゲートに接続される。第１スイッチＭ５のゲートは第１制御線２に接続されている。第１スイッチＭ５は第１制御信号Ｐ１でオン・オフが制御される。
【００９４】
図１２は、本実施例の画素の動作を示すタイミングチャートである。
【００９５】
時刻ｔ１−ｔ２のプリチャージと、時刻ｔ２−ｔ３のオートゼロは実施例２と同じ動作である。プログラミング期間ｔ３−ｔ４では、時刻ｔ３で第１スイッチＭ５がオフになり、同時にデータ線の電圧がＶｒｅｆからＶｄａｔａに切り替わる。それによって保持容量の両端電圧が
ΔＶ＝（ＣＬ／（ＣＳ＋ＣＬ））＊（Ｖｄａｔａ−Ｖｒｅｆ）  ・・・式（３）
だけ変化する。式（３）を式（１）または式（２）と比べて明らかなとおり、有機ＥＬ素子の寄生容量ＣＬは、補助容量としての働きをする。
【００９６】
第１スイッチＭ５がオフなので、時刻ｔ３−ｔ４の期間中、駆動トランジスタＤＴに電流が流れない。また、データ線の電圧がＶｒｅｆからＶｄａｔａに切り替わることにより、駆動トランジスタＤＴのゲート−ソース間の寄生容量を介してゲートからソースに電流が流れようとするが、第１スイッチＭ５によってこれも阻止される。したがって保持容量ＣＳにはいかなる電流も流入せず、両端電圧が維持される。
【００９７】
時刻ｔ４で第１スイッチＭ５がオンになり、第２スイッチＭ２がオフになるので、保持容量ＣＳの両端の電圧は保持され、それに応じた電流が駆動トランジスタＤＴから有機ＥＬ素子ＥＬに流れる。この電流によって有機ＥＬ素子ＥＬの端子間電圧は高くなり、それにつれて駆動トランジスタＤＴのソース電圧ＶＳ（１）とそれに接続された保持容量ＣＳの端子電圧ＶＣ（１）が上昇するが、保持容量ＣＳの端子間電圧は変わらないので、駆動トランジスタＤＴのゲート−ソース間電圧は変わらず、一定の電流が流れ続ける。
【００９８】
時刻ｔ９で、１行目の第１制御電圧Ｐ１（１）がＬレベルに低下すると、第１スイッチＭ５がオフになり、有機ＥＬ素子への電流供給が停止する。第１スイッチＭ５が、駆動トランジスタＤＴのソースから有機ＥＬ素子ＥＬのアノードに至る電流経路の途中に設けられるので、第１スイッチＭ５をオフにすることによって消去動作が実行される。したがって、実施例２のｔ０−ｔ１で行ったリセット動作は必要なく、消去動作のタイミングは、他の行の動作とは無関係に行うことができる。
【００９９】
以上の動作は、２行目以降、順に時間をずらせて繰り返される。
【０１００】
本実施例は、有機ＥＬ素子の寄生容量ＣＬを利用したので、画素内に補助容量を設ける必要がない。このため、画素の占有面積を小さくすることができ、表示装置として精細度を高くすることができる。
【実施例５】
【０１０１】
図１３に本発明の第５の実施例の画素の回路構成を示す。実施例４（図１１）から、第３スイッチＭ３と第３制御線、およびプリチャージ線４をなくし、行ごとに別々の電源線２でＶｏｌｅｄ（１）、Ｖｏｌｅｄ（２）、・・・Ｖｏｌｅｄ（ｎ）を供給するようにしたものである。
【０１０２】
図１４にタイミングチャートを示す。時刻ｔ１−ｔ２のプリチャージ期間に、第１スイッチＭ５と第２スイッチＭ２がオンになり、同時に１行目の第２電源電圧Ｖｏｌｅｄ（１）がＶｐｒｅになる。その結果、駆動トランジスタＤＴのゲートに参照電圧Ｖｒｅｆが印加され、駆動トランジスタＤＴのソース電圧ＶＳ（１）および保持容量ＣＳの有機ＥＬ素子側の端子ＶＣ（１）がＶｐｒｅになる。Ｖｐｒｅの値は、実施例３で用いられていたものと同じである。
【０１０３】
プリチャージ以外の動作は実施例４と同じである。
【０１０４】
実施例１〜５の画素を構成するトランジスタは、アモルファスシリコン、ポリシリコンまたは酸化物半導体で形成された薄膜トランジスタ、あるいは単結晶シリコン基板に形成されたトランジスタであってよい。シリコン基板に形成されるトランジスタは、ゲート、ソース、ドレインの３端子のほかに、基板またはボディの電圧が設定される。ボディはウェルによって基板から電気的に分離された領域である。
【０１０５】
駆動トランジスタとそのほかのスイッチとなるトランジスタを全て同じ極性のＭＯＳトランジスタで構成する場合は、ボディはすべてのトランジスタに共通で、一定の電圧が与えられる。このときは、基板がボディとなっていてもよい。トランジスタが全てＮチャネル型のときは、ボディまたは基板はＰ型であり、回路の中で最も低い電位に設定される。
【０１０６】
画素を構成するトランジスタの極性を同じにすることにより、ボディは少なくとも表示領域２０（図５）で共通にできる。データ信号回路２１や制御線制御回路２２などの周辺回路が、画素とは異なる極性のトランジスタで構成されているときは、（画素トランジスタをＮチャネル型として）Ｎ型基板を用いて表示領域２０全体にＰウェルを形成し、周辺領域から分離する。
【０１０７】
ボディはウェルごとに電気的に分離されるが、ウェル分離には１〜３ｕｍ程のスペースを必要とするので、画素内にウェルを設けることは得策ではなく、少なくとも表示領域２０の全体でボディを同電位とする事が好ましい。
【０１０８】
また、ボディを一定電圧に固定する事で、ボディに流す電流をほぼゼロにすることができる。消費電力を削減するうえで、ボディを一定電圧に固定する事が好ましい。
【実施例６】
【０１０９】
本発明の発光装置は表示装置や画像形成装置に応用される。
【０１１０】
表示装置は、図５で説明したような、画素がマトリクス状に配置された発光装置である。マトリクス表示装置は携帯電話、携帯コンピュータ、デジタルスチルカメラもしくはビデオカメラなどの電子機器に用いられる。
【０１１１】
図１５は、デジタルスチルカメラシステムの一例のブロック図である。１０８はデジタルスチルカメラシステム、１０９は撮影部、１１０は映像信号処理回路、１１１は本発明の発光装置を表示パネルとしたもの、１１２はメモリ、１１３はＣＰＵ、１１４は操作部を示す。撮像部１０９で撮影した映像またはメモリ１１２に記録された映像を、映像信号処理回路１１０で信号処理し、表示パネル１１１で見ることができる。ＣＰＵ１１３では、操作部１１４からの入力によって、撮影部１０９、メモリ１１２、映像信号処理回路１１０などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル１１１は、この他にも各種電子機器の表示部として利用できる。
【０１１２】
本発明の発光装置を画像形成装置に応用する例としては、発光素子をライン状に配列した電子写真プリンタの露光ヘッドがある。
【０１１３】
図１６は感光ドラムに光を照射して潜像を形成する露光ヘッドの全体図である。
【０１１４】
ガラス基板の上に、有機ＥＬ素子ＥＬがライン状に配置され、各有機ＥＬ素子には駆動回路１０が接続されている。駆動回路１０は実施例２（図７）と同じものであるとしたが、そのほかの実施例の駆動回路を用いることもできる。電源線６０、プリチャージ電圧Ｖａを与える定電圧線６３、有機ＥＬ素子のカソードを基準電位Ｖｃｏｍにする基準電圧線６４は、ラインに沿って全部の有機ＥＬ素子と駆動回路に共通に設けられている。
【０１１５】
駆動回路１０は、Ｍ個の駆動回路を１ブロックとしてＮブロックに分けられ、同じブロック内のＭ個の駆動回路は共通の制御線７１，７２，７３で制御される。制御線７１，７２，７３はそれぞれＮ本あり、駆動回路をブロックごとに制御可能である。Ｎ本の制御線は各ブロックを個別に順次選択して制御信号を与える。ＮとＭは２以上の整数であればよいが、典型的にはＮ＝６４、Ｍ＝７５のときに総数４８００になる。
【０１１６】
一方、各駆動回路に輝度信号Ｖｄａｔａを与える信号線６１は、１本ずつが、ブロック内の駆動回路を１つずつ選んで全部のブロックに共通に接続している。
【０１１７】
制御線７１、７２、７３は、ブロックごとに制御信号Ｐ１（ｎ）、Ｐ２（ｎ）、Ｐ３（ｎ）（ｎはブロックの番号，ｎ＝１，２，・・・，Ｎ）を供給している。その外側にこれらの制御信号を生成する走査回路ＳＣＮが設けられている。走査回路ＳＣＮには、外部から、クロック信号ＣＫ、その反転信号ＣＫＢ、走査開始信号ＳＴが入力されている。
【０１１８】
制御信号Ｐ１，Ｐ２，Ｐ３は、第１ブロックから始まって第Ｎブロックまで順にブロックを選択して、選択されたブロックの駆動回路１０に信号線６１から信号電圧Ｖｄａｔａを書き込む。
【０１１９】
図１６における画素の有機ＥＬ素子と駆動回路はライン状に配列しているが、回路の接続は、図５に示したマトリクス配置と等価である。ブロック内の画素は、マトリクス表示装置における各行の画素に対応し、同時に選択され、同時に書き込みが行われる。ブロックが異なり、制御線を共通にする画素は、マトリクス表示装置における各列の画素に対応している。図１６の駆動回路１０に付した（１，１）などの符号は、ブロック番号とブロック内の位置を示しており、実施例１の表示装置の行と列に対応する。
【符号の説明】
【０１２０】
１  画素
２，３，８  制御線
４  プリチャージ線
５  データ線
ＥＬ  有機ＥＬ素子
ＤＴ  駆動トランジスタ
Ｍ１，Ｍ２，Ｍ３  スイッチトランジスタ
ＣＳ  保持容量
Ｖｏｌｅｄ  電源電圧
Ｖｃｏｍ  基準電圧
Ｖｄ  データ信号
Ｐ１，Ｐ２，Ｐ３  制御信号
【図１】
2014115412.tif 000003
【図２】
2014115412.tif 000004
【図３】
2014115412.tif 000005
【図４】
2014115412.tif 000006
【図５】
2014115412.tif 000007
【図６】
2014115412.tif 000008
【図７】
2014115412.tif 000009
【図８】
2014115412.tif 000010
【図９】
2014115412.tif 000011
【図１０】
2014115412.tif 000012
【図１１】
2014115412.tif 000013
【図１２】
2014115412.tif 000014
【図１３】
2014115412.tif 000015
【図１４】
2014115412.tif 000016
【図１５】
2014115412.tif 000017
【図１６】
2014115412.tif 000018
【図１７】
2014115412.tif 000019