(57)【要約】      （修正有）【課題】製造時における加熱／冷却過程で半導体チップに対して加えられる応力を抑制しながらも、駆動時に半導体チップから生じる熱を効率的に排熱する機能を十分に発揮できる半導体レーザ装置を提供する。【解決手段】半導体チップ７とこれを搭載するサブマウント１とを備えた半導体レーザ装置１０であって、サブマウントは、半導体チップの面に平行な方向に相互に離間して、高熱伝導率材料で形成された柱状体が複数配列されてなる第１サブマウント部材２１と、第１サブマウント部材の外周を囲うように、半導体チップと熱膨張係数が近似する材料で形成された枠状体が配置されてなる第２サブマウント部材１１と、半導体チップが搭載された主面及び前記主面と反対側の裏面を除く、少なくとも一の面において、第１サブマウント部材と第２サブマウント部材を接合する第１接合部材とを有する。【選択図】図２
2014199843.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、当該半導体チップを搭載するサブマウントとを備えた半導体レーザ装置であって、
前記サブマウントは、
前記半導体チップの面に平行な方向に相互に離間して、高熱伝導率材料で形成された柱状体が複数配列されてなる第１サブマウント部材と、
前記第１サブマウント部材の外周を囲うように、前記半導体チップと熱膨張係数が近似する材料で形成された枠状体が配置されてなる第２サブマウント部材と、
前記半導体チップが搭載された主面及び前記主面と反対側の裏面を除く、少なくとも一の面において、前記第１サブマウント部材と前記第２サブマウント部材を接合する第１接合部材とを有することを特徴とする半導体レーザ装置。
【請求項２】
前記半導体チップが、基板と、前記基板上にアレー状に複数配置された半導体レーザ素子を備えることを特徴とする請求項１に記載の半導体レーザ装置。
【請求項３】
前記第１サブマウント部材が、前記半導体チップの面に垂直な方向に関して、前記半導体レーザ素子に当接又は対向した位置に配置されていることを特徴とする請求項２に記載の半導体レーザ装置。
【請求項４】
前記第１サブマウント部材が、ダイヤモンド、配向性炭素系材料、Ａｕ、Ａｇ、又はＣｕの少なくとも一を含む材料で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体レーザ装置。
【請求項５】
前記半導体チップがＧａＡｓで構成され、
前記第２サブマウント部材が、Ｃｕ、Ｗ、若しくはＭｏの少なくとも一を含む材料、Ｆｅ及びＮｉを含む合金、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、又はＧａＡｓと熱膨張係数が近似するガラス材料の少なくとも一を含む材料で構成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体レーザ装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体レーザ装置の製造方法であって、
前記第２サブマウント部材を準備する工程（ａ）、
前記第２サブマウント部材の内周に、複数の前記柱状体を相互に離間して並べる工程（ｂ）、
複数の前記柱状体を、前記第１接合部材を介して前記第２サブマウント部材の少なくとも一の面に接合して前記サブマウントを形成する工程（ｃ）、
及び、前記第１サブマウント部材の面のうち、前記第２サブマウント部材で囲まれていない一の面上に、第２接合部材を介して前記半導体チップを接合する工程（ｄ）を含む半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ装置に関し、特に、半導体チップを搭載するサブマウントを備えた半導体レーザ装置に関する。また、本発明は、このような半導体レーザ装置の製造方法に関する。
【背景技術】
【０００２】
半導体レーザ素子が搭載された半導体レーザ装置では、駆動時に大きな熱が発生する。この発熱による温度変化によって、半導体レーザ素子の発振波長や発光強度が変化する。この半導体レーザ装置からの発熱量は、出力に比例して増大するため、特に半導体レーザ素子が複数配列されてなるような半導体レーザ装置においては、この駆動時に生じる熱をいかに効率的に排熱するかが重要である。
【０００３】
このため、以前では、半導体レーザ素子をヒートシンク上に搭載し、ヒートシンクを通じて半導体レーザ素子から生じる熱を排熱する構成が採用されていた。このヒートシンクは、熱伝導率が高く加工が容易な材料（例えばＣｕ）が用いられる。
【０００４】
しかし、Ｃｕの熱膨張係数は１７×１０−６／Ｋである一方、半導体レーザ素子として一般的に用いられるＧａＡｓ基板の熱膨張係数は５．９×１０−６／Ｋであり、その差は大きい。このため、ＧａＡｓ基板に形成された半導体レーザ素子を、Ｃｕからなるヒートシンクに高温下でハンダ付けをした場合、その後に常温に冷却する過程で熱膨張係数の差に由来してＧａＡｓ基板に応力が発生し、場合によってはこの応力に起因した歪や割れが生じる。このような事態が生じると、半導体レーザ素子の特性が劣化する可能性がある。
【０００５】
このような問題を回避するため、従来、半導体レーザ素子とヒートシンクの間に、半導体レーザ素子（ＧａＡｓ基板）と熱膨張係数の近似する材料で構成されたサブマウント（支持部材）を形成した構成が採用されている。（例えば、特許文献１参照）。
【０００６】
図８は、従来構成のサブマウントに搭載された半導体レーザ装置の構造を示す模式的な断面図である。半導体レーザ装置１００は、サブマウント１０１上に半導体チップ７が搭載されている。そして、サブマウント１０１が、排熱のためにヒートシンク３上に接合されている。
【０００７】
サブマウント１０１は、半導体チップ７に熱膨張係数の近似する材料で構成された第１層１０２と、ヒートシンク３に熱膨張係数の近似する材料で構成された第２層１０３とを有する。なお、特許文献１には、サブマウント１０１を３層以上の多層構造として、熱膨張係数の差に由来した半導体チップ７への応力緩和を防止する構成も開示されている。
【０００８】
また、特許文献２には、熱伝導率の高いＳｉＣ層の上に半導体チップ７を搭載し、このＳｉＣ層を、Ｃｕ又はＦｅで構成されたヒートシンク３（同文献では「ステム」と称されている。）上に当接した構成が開示されている（図９Ａ，図９Ｂ，図９Ｃ参照）。
【０００９】
同文献では、熱膨張係数の差に起因した応力を緩和する目的で、図９Ａ，図９Ｂ，図９Ｃに示す３つのサブマウントの構成が開示されている。
【００１０】
図９Ａに示すサブマウント１１１ａは、ＳｉＣ層１１４に溝１１５を設けることでＳｉＣ層１１４を分割した構成としている。このようなサブマウント１１１ａをヒートシンク３上に当接し、サブマウント１１１ａ上に半導体チップ７を搭載することで半導体レーザ装置１１０ａを実現している。同文献によれば、隣接するＳｉＣ層１１４の間に溝１１５が存在することで、冷却過程でこの溝１１５の幅が狭くなることにより、半導体チップ７への応力が吸収されるとされている。
【００１１】
また、別の構成として開示されている図９Ｂに示すサブマウント１１１ｂは、溝１１５内に低ヤング率の連結材料１１６を設けることで、サブマウント１１１ｂとしては一体化された構成が開示されている。このようなサブマウント１１１ｂをヒートシンク３上に当接し、サブマウント１１１ｂ上に半導体チップ７を搭載することで半導体レーザ装置１１０ｂを実現している。
【００１２】
更に、別の構成として開示されている図９Ｃに示すサブマウント１１１ｃは、一体のＳｉＣ層１１４の一部に溝１１５を設けることで、サブマウント１１１ｃとしては一体化された構成が開示されている。このようなサブマウント１１１ｃをヒートシンク３上に当接し、サブマウント１１１ｃ上に半導体チップ７を搭載することで半導体レーザ装置１１０ｃを実現している。
【００１３】
同文献によれば、図９Ｂに示す半導体レーザ装置１１０ｂ、図９Ｃに示す半導体レーザ装置１１０ｃにおいても、図９Ａに示す半導体レーザ装置１１０ａと同様の効果が実現できるとされている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００６−３４４７４３号公報
【特許文献２】特開２００７−１９０８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
特許文献１で開示された構成（図８参照）のように、半導体チップ７に熱膨張係数の近似する第１層１０２の下層に、ヒートシンク３に熱膨張係数の近似する第２層１０３を一層又は多層設けた場合、結果として、半導体チップ７とヒートシンク３の間に熱伝導率の低い層が設けられてしまう。このため、駆動時に半導体チップ７から生じる熱を、ヒートシンク３側に排熱する効果が低下してしまうという課題がある。
【００１６】
また、特許文献１では、第２層１０３をヒートシンク３と同一のＣｕで形成する構成についても記載されている。しかし、このとき、例えば第１層１０２を熱伝導率の高いダイヤモンドで構成した場合には、ダイヤモンドと半導体チップ７の間の熱膨張係数の差に起因する応力が半導体チップ７に加わり、上述した半導体チップ７に対する割れや歪といった問題が解消されない。一方で、ダイヤモンドよりも半導体チップ７に熱膨張係数が近い材料を第１層１０２として構成した場合、熱伝導率の低い材料の選択を余儀なくされ、やはり、駆動時に半導体チップ７から生じる熱を、ヒートシンク３側に排熱する効果が低下してしまうという課題がある。
【００１７】
また、特許文献２で開示された構成（図９Ａ，図９Ｂ，図９Ｃ）についても、それぞれ以下に示す課題がある。
【００１８】
特許文献２によれば、図９Ａに示すサブマウント１１１ａを形成する際には、複数のＳｉＣ層１１４を配置した後、図９Ａに示す溝１１５の位置に設けられた低沸点材料で連結することで複数のＳｉＣ層１１４を一体化し、その後、ボンディング時に低沸点材料を蒸発させることで溝１１５が形成されるとされている。
【００１９】
しかし、サブマウント１１１ａを構成する複数のＳｉＣ層１１４のそれぞれは、極めてサイズが小さいため、これらを個別に配置して、その離間部分に低沸点材料で連結するという工程は、作業が極めて煩雑化される。
【００２０】
そして、ボンディング時に低沸点材料を蒸発させるという工程においても課題がある。ボンディングとしては、先にサブマウント１１１ａを半導体チップ７とボンディング（ダイボンディング）した後に、ヒートシンク３にサブマウント１１１ａをボンディング（ステムボンディング）する方法と、その順序を逆にする方法が考えられる。
【００２１】
しかし、先にダイボンディングをする場合、ボンディング時に蒸発した低沸点材料が半導体チップ７を汚染するという問題が生じる。特に、半導体チップ７を半導体レーザ素子のエミッタを含むチップとして構成する場合、内部ミラーや発光層が汚染されることで、共振波長が乱れたり、発光効率が低下するなど、そもそも半導体レーザ装置として機能しなくなる可能性すらある。
【００２２】
また、先にステムボンディングをする場合、サブマウント１１１ａがＣｕなどで構成されるヒートシンク３に当接された状態で、サブマウント１１１ａを半導体チップ７とボンディングすることになる。この場合は、例えばＧａＡｓで構成される半導体チップ７と、Ｃｕで構成されるヒートシンク３の熱膨張係数の差が冷却時に半導体チップ７に対する応力として加えられるので、半導体チップ７の歪や割れといった課題が解消しない。
【００２３】
更に、低沸点材料で連結することなく、単に離間を空けて複数のＳｉＣ層１１４を配置した状態で、ダイボンディングする構成も考えられるが、極めて微小なＳｉＣ層１１４を、精度良く並べて設置する作業は極めて煩雑化される。加えて、サブマウントの状態では一体化されていないため、バラバラになる危険性があるという意味においても、取り扱いが容易ではない。
【００２４】
図９Ｂに示すサブマウント１１１ｂにおいても、先にダイボンディングをしようとすれば、低ヤング率の連結材料１１６で複数のダイヤモンド１１４を連結する工程が必要になるため、サブマウント１１１ａにおいて上述したのと同様の理由により、この連結工程が煩雑化する。更に、先にステムボンディングをすると、熱膨張係数の差に由来した上記の問題は解消されない。
【００２５】
また、図９Ｃに示すサブマウント１１１ｃでは、溝１１５が設けられているといっても、ＳｉＣ層１１４自体は一体化されているため、冷却過程において熱膨張係数の差に起因した応力を吸収する機能はほとんど得られない。よって、冷却過程において半導体チップ７に対して大きな応力が加えられる可能性が極めて高い。一方、仮に応力を吸収する機能を発揮させるためには、溝１１５を極めて深く形成する必要があるところ、この場合ＳｉＣ層１１４の厚みを極めて厚くする必要が生じる。この場合、半導体チップ７とヒートシンク３の間に設けられる層の厚みが厚くなり過ぎる結果、駆動時に半導体チップ７から生じる熱をヒートシンク３に排熱する機能が低下してしまうという別の問題も生じる。
【００２６】
本発明は、上記の課題に鑑み、製造時における加熱／冷却過程で半導体チップに対して加えられる応力を抑制しながらも、駆動時に半導体チップから生じる熱を効率的に排熱する機能を十分に発揮できる半導体レーザ装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明は、半導体チップと、当該半導体チップを搭載するサブマウントとを備えた半導体レーザ装置であって、
前記サブマウントは、
前記半導体チップの面に平行な方向に相互に離間して、高熱伝導率材料で形成された柱状体が複数配列されてなる第１サブマウント部材と、
前記第１サブマウント部材の外周を囲うように、前記半導体チップと熱膨張係数が近似する材料で形成された枠状体が配置されてなる第２サブマウント部材と、
前記半導体チップが搭載された主面及び前記主面と反対側の裏面を除く、少なくとも一の面において、前記第１サブマウント部材と前記第２サブマウント部材を接合する第１接合部材とを有することを特徴とする。
【００２８】
ここで、「高熱伝導率材料」とは、熱伝導率が３００Ｗ／ｍ・Ｋ以上の材料であるものとして構わない。また、半導体チップと熱膨張係数が近似する材料とは、半導体チップを構成する材料との熱膨張係数の差が±２×１０−６／Ｋ以下の材料であるものとして構わない。
【００２９】
半導体チップの面（基板面）に平行な方向に相互に離間して、複数の柱状体が配置されてなる第１サブマウント部材は、これを取り囲むように構成された第２サブマウント部材によって、接合部材を介して一体化される。つまり、サブマウント上に半導体チップを搭載すべくダイボンディングを行う際には、一体化されたサブマウントを取り扱えばよいため、バラバラに分割された材料を取り扱う必要がなく、工程が煩雑化することがない。
【００３０】
第２サブマウント部材は、半導体チップと熱膨張係数が近似した材料で構成されており、第１サブマウント部材の外周を囲うような位置関係で配置された状態で、第１サブマウント部材と接合されている。このため、サブマウントと半導体チップとのボンディング工程における加熱時において、第２サブマウント部材は半導体チップと同程度膨張し、その後の冷却時において、第２サブマウント部材は半導体チップと同程度収縮する。そして、枠状に構成された第２サブマウント部材の内側に形成されている第１サブマウント部材は、複数の柱状体が半導体チップの面に平行な方向に相互に離間して配置された構成であるため、この第２サブマウント部材の膨張／収縮に応じて、離間距離が拡大／縮小する。よって、加熱／冷却過程において、半導体チップに対して大きな応力が与えられることがなく、半導体チップに対する割れや歪の問題は解消する。
【００３１】
更に、この構成によれば、第１サブマウント部材の外周を取り囲むように、半導体チップと熱膨張係数の近似した材料で構成された第２サブマウント部材を配置している。つまり、加熱／冷却過程を経て半導体チップに与えられる応力緩和の機能を、この第２サブマウント部材が実現している。よって、従来のように、半導体チップと熱膨張係数の近似した材料で構成される層を、駆動時の半導体チップから生じた熱がヒートシンクに排熱されるまでの排熱経路上に設ける必要がない。
【００３２】
つまり、従来では、製造時において、熱膨張係数の差に起因して半導体チップに与えられる応力を緩和する機能を実現するため、駆動時に半導体チップから生じる熱を排熱する機能をある程度犠牲にせざるを得なかった。すなわち、半導体チップと熱膨張係数が近似する材料の中から、熱伝導率が優れた材料を選択してサブマウントを構成したり、半導体チップとヒートシンクの間に複数の層を設けたりして対応していた。また、熱膨張係数が半導体チップにより近似した材料があるけれども、熱伝導率が低いためにそのような材料を使えないというような事情もあった。
【００３３】
しかし、本発明の構成によれば、駆動時に半導体チップから生じる熱が第２サブマウント部材を介して排熱されるわけではないので、第２サブマウント部材としては、半導体チップに熱膨張係数が近似した材料から選択すればよく、その材料の熱伝導率の値は全く気にする必要がない。これにより、第２サブマウント部材を、半導体チップの材料に応じて、応力緩和に最適な材料を選択することができる。
【００３４】
そして、第２サブマウント部材の膨張／収縮と、複数の柱状体相互の離間距離の拡大／縮小によって、製造時における半導体チップに対する応力緩和に対応できるため、第１サブマウント部材（複数の柱状体）を構成する材料としても、熱伝導率が高い材料から選択すればよく、その材料と半導体チップとの熱膨張係数の差については気にする必要がない。
【００３５】
つまり、本発明の構成によれば、製造時における加熱／冷却過程で半導体チップに対して加えられる応力を抑制するために設けられる第２サブマウント部材と、駆動時に半導体チップから生じる熱を効率的に排熱するために設けられる第１サブマウント部材とを、それぞれの機能に特化した最適な材料で実現できる。よって、製造時の応力抑制と、駆動時の効率的な排熱の両者の機能を従来よりも高めた半導体レーザ装置が実現できる。
【００３６】
そして、上述したように、第２サブマウント部材を第１サブマウント部材の外周を取り囲むような位置関係で第１サブマウント部材と接合したことで、製造時の半導体チップに対する応力緩和機能と共に、複数の柱状体からなる第１サブマウント部材を一体化して製造時の取り扱いを容易化する機能も奏される。
【００３７】
なお、上記構成において、前記半導体チップが、基板と、前記基板上にアレー状に複数配置された半導体レーザ素子を備えるものとしても構わない。
【００３８】
特に、半導体レーザ素子がアレー状に複数配置される場合、半導体チップの長手方向の長さが長くなるため、熱膨張係数差が大きい材料で半導体チップと一体化されている場合には製造時における半導体レーザ素子に対して加えられる応力が大きくなる。このような場合であっても、本発明の構成によれば、半導体チップに対して加えられる応力を大幅に緩和することが可能である。
【００３９】
また、上記構成において、前記第１サブマウント部材が、前記半導体チップの面に垂直な方向に関して、前記半導体レーザ素子に当接又は対向した位置に配置されているものとしても構わない。
【００４０】
半導体チップにおいて、駆動時に最も多くの熱が発生するのが、半導体レーザ素子の搭載箇所である。よって、半導体チップの面に垂直な方向に関して、この半導体レーザ素子に当接又は対向した位置に、熱伝導率の高い材料で構成された第１サブマウント部材を配置することで、駆動時に半導体チップから生じる熱を効率的に排熱することができる。
【００４１】
なお、第１サブマウント部材としては、ダイヤモンド、配向性炭素系材料、Ａｕ、Ａｇ、又はＣｕの少なくとも一を含む材料で構成することができる。
【００４２】
また、前記半導体チップがＧａＡｓで構成される場合において、
前記第２サブマウント部材を、Ｃｕ、Ｗ、若しくはＭｏの少なくとも一を含む材料、Ｆｅ及びＮｉを含む合金、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、又はＧａＡｓと熱膨張係数が近似するガラス材料の少なくとも一を含む材料で構成することができる。
【００４３】
なお、上記の半導体レーザ装置は、
前記第２サブマウント部材を準備する工程（ａ）、
前記第２サブマウント部材の内周に、複数の前記柱状体を相互に離間して並べる工程（ｂ）、
複数の前記柱状体を、前記第１接合部材を介して前記第２サブマウント部材の少なくとも一の面に接合して前記サブマウントを形成する工程（ｃ）、
及び、前記第１サブマウント部材の面のうち、前記第２サブマウント部材で囲まれていない一の面上に、第２接合部材を介して前記半導体チップを接合する工程（ｄ）を経て製造することができる。
【発明の効果】
【００４４】
本発明によれば、製造時における半導体チップへの応力の抑制機能と、駆動時における半導体チップからの発熱の効率的な排熱機能の両者を従来よりも高めた半導体レーザ装置が実現できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の半導体レーザ装置の構造を示す模式的な斜視図である。
【図２】本発明の半導体レーザ装置の構造を示す模式的な平面図である。
【図３】第１サブマウント部材及び第２サブマウント部材の関係を模式的に示す断面図である。
【図４Ａ】比較例１の構造を示す模式的な断面図である。
【図４Ｂ】比較例２の構造を示す模式的な断面図である。
【図４Ｃ】本発明の半導体レーザ装置の構造を、比較例１及び比較例２にならって示した模式的な断面図である。
【図５Ａ】半導体チップ７に発生する最大主応力分布を求めた方向を説明するための図である。
【図５Ｂ】実施例、比較例１及び比較例２において、半導体チップ７の長手方向の中心線７１から長手方向７２に離れた位置における最大主応力の分布を示すグラフである。
【図５Ｃ】実施例、比較例１及び比較例２において、基準線から半導体レーザ素子４１が搭載されている箇所を含む半導体チップ７の短手方向７３に離れた位置における最大主応力の分布を示すグラフである。
【図５Ｄ】実施例、比較例１及び比較例２において、基準線から半導体レーザ素子４１が搭載されていない箇所を含む半導体チップ７の短手方向７４に離れた位置における最大主応力の分布を示すグラフである。
【図６】実施例、比較例１及び比較例２において、半導体チップ７の表面から厚み方向に離れた位置における温度の分布を示すグラフである。
【図７Ａ】本発明の半導体レーザ装置の工程図の一部である。
【図７Ｂ】本発明の半導体レーザ装置の工程図の一部である。
【図７Ｃ】本発明の半導体レーザ装置の工程図の一部である。
【図７Ｄ】本発明の半導体レーザ装置の工程図の一部である。
【図７Ｅ】本発明の半導体レーザ装置の工程図の一部である。
【図８】従来のサブマウントに搭載された半導体レーザ装置の構造を示す模式的な断面図である。
【図９Ａ】従来のサブマウントに搭載された半導体レーザ装置の構造を示す模式的な断面図である。
【図９Ｂ】従来のサブマウントに搭載された半導体レーザ装置の構造を示す模式的な断面図である。
【図９Ｃ】従来のサブマウントに搭載された半導体レーザ装置の構造を示す模式的な断面図である。
【発明を実施するための形態】
【００４６】
本発明の半導体レーザ装置につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００４７】
［構成］
図１は、本発明の半導体レーザ装置の模式的な斜視図である。半導体レーザ装置１０は、ヒートシンク３上に、Ｓｎ−Ａｇ−Ｃｕハンダなどで構成された接合部材５を介して接合されたサブマウント１と、このサブマウント１上に接合された半導体チップ７を備える。サブマウント１の構成の詳細について、図２及び図３を参照して詳細に説明する。
【００４８】
図２は、半導体レーザ装置１０の模式的な平面図である。なお、図２では接合部材５の図示を省略している。また、図３（ａ）は図２のＸ−Ｘ線断面図であり、図３（ｂ）は図２のＹ−Ｙ線断面図であり、説明の都合上、一部の図示を省略して図示している。
【００４９】
サブマウント１は、第１サブマウント部材２１と、この第１サブマウント部材の外周を囲うように構成された枠状の第２サブマウント部材１１とを備える。第１サブマウント部材２１は、半導体チップ７の面に平行な方向（図２におけるＸ−Ｘ方向）に相互に離間２３を有した柱状体３１が複数配列されて構成されている。なお、図２を含む各図では、理解の容易化のために、隣接する柱状体３１の間に離間２３を実際よりも広く図示されている。
【００５０】
これらの柱状体３１は、Ｙ−Ｙ方向に接合部材５１（「第１接合部材」に対応）を介して第２サブマウント部材１１と接合されている（図３（ｂ）参照）。接合部材５１としては、例えばＡｕＧｅ（Ｇｅ１２％）ハンダを用いることができる。
【００５１】
柱状体３１は、熱伝導率が高い材料（高熱伝導率材料）で構成される。より詳細には、熱伝導率が３００Ｗ／ｍ・Ｋ以上の材料で構成され、例えばダイヤモンド、配向性炭素系材料、Ａｕ、Ａｇ、又はＣｕの少なくとも一を含む材料で構成される。
【００５２】
各柱状体３１の上層には、半導体チップ７との電気的接続を形成するための金属層３３が形成されている。なお、図２及び図３（ｂ）では、半導体チップ７の裏面側の位置に形成されている金属層３３以外に、半導体チップ７とワイヤ４３で電気的に接続する先となる金属層３４を柱状体３１の上層に設ける構成としているが、金属層３４は、柱状体３１の外側に設けても構わない。これらの金属層３３及び金属層３４は、通常の配線用材料（例えばＡｕ）で形成される。
【００５３】
そして、半導体チップ７と金属層３３とが、Ａｕ−Ｓｎハンダなどの接合部材３５にて接合されている。この接合部材３５が「第２接合部材」に対応する。なお、実際には、半導体チップ７の裏面と接合部材３５の間にハンダ接合のための金属層（Ａｕなど）が形成されているものとしても構わない。
【００５４】
第２サブマウント部材１１は、半導体チップ７を構成する材料と熱膨張係数が近似する材料で構成される。より詳細には、半導体チップ７を構成する材料との熱膨張係数の差が±２×１０−６／Ｋ以下の材料で構成できる。例えば、半導体チップ７がＧａＡｓで構成される場合、第２サブマウント部材１１は、Ｃｕ、Ｗ、若しくはＭｏの少なくとも一を含む材料、Ｆｅ及びＮｉを含む合金、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、又はＧａＡｓと熱膨張係数が近似するガラス材料の少なくとも一を含む材料で構成される。
【００５５】
なお、図２では、半導体チップ７が、基板上に複数の半導体レーザ素子４１をアレー状に配置してなる構成としている。この場合、図２及び図３（ｂ）に示すように、柱状体３１は、半導体チップ７の面（基板面）に垂直な方向に関して、この半導体レーザ素子４１に当接又は対向した位置に配置されるのが好ましい。この内容については、後述される。
【００５６】
また、図３（ａ）に示すように、複数の柱状体３１のうち、最も外側に位置する柱状体３１と第２サブマウント部材１１とは、柱状体３１の底面の高さ位置が、第２サブマウント部材１１の底面の高さ位置よりも低い位置となるような位置関係とするのが好ましい。図３（ａ）では、この状態を、底面差６１にて図示している。このような構成とすることで、高熱伝導率材料で構成された柱状体３１がヒートシンク３に接合部材を介して当接されるので、半導体チップ７から生じる熱をヒートシンク３に効率よく排熱する効果を高めることができるためである。
【００５７】
これに対し、仮に第２サブマウント部材１１の底面が柱状体３１の底面の高さ位置よりも低くなっている場合には、第２サブマウント部材１１の一部がヒートシンク３に当接されることになる。第２サブマウント部材１１は、柱状体３１（第１サブマウント部材２１）よりも熱伝導率の低い材料で構成されることが想定されるところ、半導体チップ７から生じる熱の一部がこの部材を介してヒートシンク３に排熱される結果となり、排熱効果が多少低下してしまうためである。
【００５８】
なお、上記の説明は、ヒートシンク３の上面が平面である場合を想定したものであり、ヒートシンク３の上面に凹凸を有する場合には、当該凹凸の存在を加味して、柱状体３１の底面がヒートシンク３の上面に当接しつつ、第２サブマウント部材１１の底面がヒートシンク３の上面に当接しないような位置関係とするのが好ましい。
【００５９】
図３（ｂ）に示すように、各柱状体３１は、Ｙ−Ｙ方向に接合部材５１を介して第２サブマウント部材１１と接合されており、これによって、第１サブマウント部材２１と第２サブマウント部材１１は一体化されている。
【００６０】
なお、図３（ｂ）では、柱状体３１が、Ｙ−Ｙ方向に対向する第２サブマウント部材１１の２つの内側面において、接合部材５１を介して第２サブマウント部材１１と接合されている構成が図示されているが、少なくとも一方の内側面で接合されていればよい。
【００６１】
［性能検証］
次に、このような構成のサブマウント１上に搭載された半導体チップ７の性能につき、比較例との比較結果を参照して説明する。図４Ａ及び図４Ｂは、比較例の構成を示す模式的断面図であり、図４Ｃは、本発明の半導体レーザ装置１０を、図４Ａ及び図４Ｂにならって図示した模式的断面図である。
【００６２】
（比較例１）
図４Ａに示すように、比較例１の半導体レーザ装置９０は、ダイヤモンド層９２上に半導体チップ７を搭載し、このダイヤモンド層９２とヒートシンク３の間に、ダイヤモンドよりも半導体チップ７に熱膨張係数が近いＣｕＷ層９３を形成した構成である。つまり、比較例１では、一体のダイヤモンド層９２と、その下層のＣｕＷ層９３とでサブマウント９１を構成している。
【００６３】
（比較例２）
図４Ｂに示すように、比較例２の半導体レーザ装置９５は、本発明の構成と同様に、相互に離間２３を有して配置された複数の柱状体３１の上層に半導体チップ７を搭載している。ここで、比較例１と条件を統一するために、柱状体３１をダイヤモンドで構成している。
【００６４】
しかし、本発明の構成とは異なり、この複数の柱状体３１とヒートシンク３の間に、ダイヤモンドよりも半導体チップ７に熱膨張係数が近いＣｕＷ層９３を形成した構成である。つまり、比較例２では、相互に離間２３を有して複数が配置されたダイヤモンド層３１と、その下層のＣｕＷ層９３とでサブマウント９６を構成している。
【００６５】
（実施例）
図４Ｃに示すように、実施例に対応する本発明の半導体レーザ装置１０は、上述したように、比較例２と同様に、相互に離間２３を有して配置された複数の柱状体３１の上層に半導体チップ７を搭載している。そして、これら複数の柱状体３１の外周を取り囲むように、枠状の第２サブマウント部材１１が形成されてサブマウント１を実現している。なお、ここでは条件を揃えるために、柱状体３１をダイヤモンドで構成し、第２サブマウント部材１１をＣｕＷで構成している。また、実施例１及び比較例２においては、いずれも半導体レーザ素子４１の直下の位置に柱状体３１が位置するように構成した。
【００６６】
また、比較例１、比較例２及び実施例のいずれにおいても、ヒートシンク３をＣｕで構成している。
【００６７】
（検証結果）
図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ、及び図６を参照して、実施例、比較例１及び比較例２の性能を比較する。
【００６８】
図５Ｂ、図５Ｃ及び図５Ｄは、実施例１、比較例１及び比較例２のそれぞれの半導体レーザ装置（１０，９０，９５）において、サブマウント（１，９１，９６）上に半導体チップ７を搭載した状態で加熱をして、ヒートシンク３に対する接合のためのボンディングを行った後、−４０℃まで冷却したときの、半導体チップ７上の位置における最大主応力を示すグラフである。なお、いずれのグラフにおいても、有限要素法による構造解析によって最大主応力を求めた結果を表示している。
【００６９】
より具体的には、図５Ｂは、半導体チップ７の長手方向の中心箇所を通る短手方向に平行な線を基準位置７１とし、この基準位置７１から、長手方向７２に離れた位置における最大主応力（図５Ａ参照）を、実施例、比較例１及び比較例２のそれぞれで求めて同一のグラフ上に表示したものである。
【００７０】
図５Ｃは、半導体レーザ素子４１が搭載されている箇所を通る半導体チップ７の短手方向７３について、半導体チップ７の基準位置（ここでは外周の一辺とした。）から離れた位置における最大主応力（図５Ａ参照）を、実施例、比較例１及び比較例２のそれぞれで求めて同一のグラフ上に表示したものである。
【００７１】
図５Ｄは、半導体レーザ素子４１が搭載されていない箇所を通る半導体チップ７の短手方向７４について、半導体チップ７の基準位置（ここでは外周の一辺とした。）から離れた位置における最大主応力（図５Ａ参照）を、実施例、比較例１及び比較例２のそれぞれで求めて同一のグラフ上に表示したものである。
【００７２】
図５Ｂ、図５Ｃ及び図５Ｄによれば、どの方向についても、比較例１よりも比較例２の方が半導体チップ７への応力が緩和されており、更に比較例２よりも実施例の方が更に半導体チップ７への応力が緩和されていることが分かる。
【００７３】
図６は、半導体チップ７の温度を１００℃として、半導体チップ７の表面から厚み方向（ヒートシンク３に向かう方向）に離れた位置における温度を、実施例、比較例１及び比較例２のそれぞれで測定して同一のグラフ上に表示したものである。図６によれば、比較例１と比較例２ではそれほど差異がない一方、実施例では、比較例１及び比較例２と比べて、半導体チップ７の表面から厚み方向に離れるほど温度が大きく低下していることが分かる。
【００７４】
図４Ａ、図４Ｂ及び図４Ｃを参照して説明したように、比較例１及び比較例２では、ダイヤモンド層（９２，３１）とヒートシンク３の間に、ダイヤモンドよりも熱伝導率の低いＣｕＷ層９３が形成されている。一方、実施例１では、ダイヤモンドで構成される柱状体３１が直接ヒートシンク３に接合されている。この結果、実施例１の構成の方が、比較例１及び比較例２と比べて、半導体チップ７から生じる熱を高効率でヒートシンク３側に排熱できており、これが図６の結果として現れていると考えられる。
【００７５】
また、図４Ａ、図４Ｂ及び図４Ｃを参照して説明したように、比較例１のサブマウント９１ではダイヤモンド層９２を一体構造としたのに対し、比較例２のサブマウント９６及び実施例のサブマウント１では、相互に離間２３を有した複数の柱状体３１を配置している。この結果、ヒートシンク３に対するボンディング時の加熱過程及びその後の冷却過程において、比較例２及び実施例の構成では、離間２３が拡大／収縮することで膨張／収縮による応力が吸収できる。これが、図５Ｂ、図５Ｃ及び図５Ｄの結果として現れていると考えられる。
【００７６】
また、比較例２の構成では、複数の柱状体３１の下層に半導体チップ７と熱膨張係数が近似したＣｕＷ層９３を設けている。しかし、上述したように、ＣｕＷ層９３は、ダイヤモンドよりも熱伝導率が低いため、この層を厚く形成するほど、排熱性が悪化するという問題が生じる。そこで、ＣｕＷ層９３は、排熱性が極めて悪化しない範囲内の薄い厚みで形成しなければならない。しかしながら、一方でこのＣｕＷ層９３の厚みを薄く形成すると、加熱／冷却過程における半導体チップ７への応力緩和作用が低下してしまう。
【００７７】
比較例２において、図６に示す排熱機能を実現する程度の厚みでＣｕＷ層９３を構成した場合、熱膨張係数差に起因した半導体チップ７への応力の緩和作用は、図５Ｂ〜図５Ｄに示す結果に留まっている。これに対し、実施例では、第２サブマウント部材１１が柱状体３１の外側を取り囲むように構成されているため、第２サブマウント部材１１を厚く構成したとしても、排熱性に影響を与えることがない。従って、第２サブマウント部材１１を厚く構成することが可能であり、図５Ｂ〜図５Ｄに示すように、比較例２と比べて半導体チップ７に対する応力を大きく低減させることができている。
【００７８】
以上によれば、実施例１のサブマウント１を備えた半導体レーザ装置１０は、比較例１の半導体レーザ装置９０や比較例２の半導体レーザ装置９５と比べて、駆動時に半導体レーザ素子４１から生じる熱を高効率で排熱できると共に、製造時の加熱／冷却過程で半導体チップ７に対して与えられる応力を大きく緩和できる。
【００７９】
［製造方法］
以下、図７Ａ〜図７Ｅの工程図を参照して、本発明の半導体レーザ装置１０の製造方法の一例を説明する。なお、図７Ａ（ａ）及び図７Ｂ（ａ）は模式的な平面図であり、図７Ａ（ｂ）、図７Ｂ（ｂ）、図７Ｃ、図７Ｄ及び図７Ｅは、図７Ａ（ａ）又は図７Ｂ（ａ）上におけるＷ−Ｗ線での断面図に対応する。
【００８０】
なお、図７Ａ〜図７Ｅを参照して説明する製造方法では、図２で図示されていた電極を構成する金属層（３３，３４）やワイヤ４３の図示及び形成過程の説明を省略する。
【００８１】
（ステップＳ１）
半導体チップ７を構成する材料と熱膨張係数が近似する材料で枠状体に形成された第２サブマウント部材１１を準備する。本ステップＳ１が工程（ａ）に対応する。
【００８２】
（ステップＳ２）
図７Ａに示すように、第２サブマウント部材１１の内側面のうち、次のステップＳ３で複数の柱状体３１を配列する配列方向に直交する方向の少なくとも一方の面に、接合部材５１を蒸着する。なお、図７Ａ（ａ）では、対向する２面に接合部材５１を蒸着している例を図示している。ここで、接合部材５１としては、例えばＡｕＧｅ（Ｇｅ１２％）ハンダを用いることができる。
【００８３】
なお、図７Ａに示すように、接合部材５１を、相互に離間２４を有して複数蒸着しておくものとして構わない。このとき、離間２４は、次のステップＳ３で複数の柱状体３１を配列する際における、隣接する１組の柱状体３１の離間２３の長さに応じて設定するものとして構わない。
【００８４】
また、複数の柱状体３１を配列する配列方向に直交する方向に対向する、第２サブマウント部材１１の１組の内側面の離間距離は、柱状体３１の同方向の長さよりも少し短く構成しておくのが好ましい。
【００８５】
（ステップＳ３）
図７Ｂに示すように、複数の柱状体３１を、相互に離間２３を有して第２サブマウント部材１１の枠内に並べる（工程（ｂ）に対応）。そして、ステップＳ２において予め取り付けられていた接合部材５１と複数の柱状体３１とを接合することで、複数の柱状体３１と第２サブマウント部材１１を一体化する（工程（ｃ）に対応）。
【００８６】
なお、ステップＳ１〜Ｓ３は、以下の工程とすることも可能である。まず、ステップＳ１において、半導体チップ７を構成する材料と熱膨張係数が近似する材料で枠状体のうちの３辺を構成した第２サブマウント部材１１を形成しておき、ステップＳ２において一の内側面に接合部材５１を蒸着する。そして、ステップＳ３において、枠状体のうちの空いている１辺を通じて、複数の柱状体３１を枠状体の内側に搬入した後、接合部材５１が蒸着された第２サブマウント部材１１の内側面に沿って配置する。そして、この接合部材５１が蒸着された第２サブマウント部材１１の内側面と複数の柱状体３１を接合した後、枠状体のうちの空いている１辺に対応する箇所に、他の３辺と同一の材料を嵌めこみ、枠状体の第２サブマウント部材１１を完成させる。
【００８７】
つまり、ステップＳ１〜Ｓ２においては、複数の柱状体３１を搬入しやすくする目的で、第２サブマウント部材１１を完全な枠状体とせず、ステップＳ３において、複数の柱状体３１と第２サブマウント部材１１を一体化した後に、第２サブマウント部材１１を完全な枠状体の構成とするものとしても構わない。
【００８８】
（ステップＳ４）
図７Ｃに示すように、複数の柱状体３１のうち、第２サブマウント部材１１と接合又は対向していない面のうち、後の工程で半導体チップ７と接合される側の面にＡｕ−Ｓｎハンダなどで構成される接合部材３５を蒸着する。
【００８９】
（ステップＳ５）
図７Ｄに示すように、接合部材３５を介して、複数の柱状体３１と半導体チップ７を、例えば３４０℃〜３５０℃程度に加熱して接合する。本ステップＳ４及びＳ５が工程（ｄ）に対応する。
【００９０】
本ステップＳ５において、サブマウント１及び半導体チップ７が加熱されるため、これらの構成部材が膨張する。そして、その後常温下まで冷却されることで、構成部材が収縮する。しかし、上述したように、第２サブマウント部材１１が半導体チップ７と熱膨張係数の近似した材料で形成され、また、各柱状体３１が離間２３を有して配列されているため、第２サブマウント部材１１が半導体チップ７と同程度に膨張／収縮し、且つ、この膨張／収縮過程で離間２３の長さが拡大／縮小する。これにより、本ステップＳ５及びその後の冷却過程において、半導体チップ７に対して大きな応力が与えられることがなく、半導体チップ７に歪みや割れが生じることがない。
【００９１】
また、このステップＳ５の時点で、複数の柱状体３１は、第２サブマウント部材１１と一体化されているため、実際には、この一体化されたサブマウント１と半導体チップ７のボンディングを行う工程となる。これにより、位置合わせなどの工程が煩雑化されることがない。
【００９２】
（ステップＳ６）
Ｓｎ−Ａｇ−Ｃｕハンダなどで構成された接合部材５を介して、複数の柱状体３１とヒートシンク３を、ステップＳ５での加熱温度よりも低温の、例えば２１０℃〜２２０℃程度に加熱して接合する。
【符号の説明】
【００９３】
１      ：    サブマウント
３      ：    ヒートシンク
５      ：    接合部材
７      ：    半導体チップ
１０      ：    本発明の半導体レーザ装置
１１      ：    第２サブマウント部材
２１      ：    第１サブマウント部材
２３      ：    離間
２４      ：    離間
３１      ：    柱状体
３３      ：    金属層
３４      ：    金属層
３５      ：    接合部材（第２接合部材）
４１      ：    半導体レーザ素子
４３      ：    ワイヤ
５１      ：    接合部材（第１接合部材）
６１      ：    底面差
７１      ：    基準位置
７２      ：    長手方向
７３      ：    半導体レーザ素子が搭載されている箇所を通る短手方向
７４      ：    半導体レーザ素子が搭載されていない箇所を通る短手方向
９０      ：    比較例１の半導体レーザ装置
９１      ：    比較例１の半導体レーザ装置が備えるサブマウント
９２      ：    ダイヤモンド層
９３      ：    ＣｕＷ層
９５      ：    比較例２の半導体レーザ装置
９６      ：    比較例２の半導体レーザ装置が備えるサブマウント
１００      ：    従来の半導体レーザ装置
１０１      ：    サブマウント
１０２      ：    サブマウントの第１層
１０３      ：    サブマウントの第２層
１１０ａ    ：    従来の半導体レーザ装置
１１０ｂ    ：    従来の半導体レーザ装置
１１０ｃ    ：    従来の半導体レーザ装置
１１１ａ    ：    サブマウント
１１１ｂ    ：    サブマウント
１１１ｃ    ：    サブマウント
１１４      ：    ＳｉＣ層
１１５      ：    溝
１１６      ：    連結材料
【図１】
2014199843.tif 000003
【図２】
2014199843.tif 000004
【図３】
2014199843.tif 000005
【図４Ａ】
2014199843.tif 000006
【図４Ｂ】
2014199843.tif 000007
【図４Ｃ】
2014199843.tif 000008
【図５Ａ】
2014199843.tif 000009
【図５Ｂ】
2014199843.tif 000010
【図５Ｃ】
2014199843.tif 000011
【図５Ｄ】
2014199843.tif 000012
【図６】
2014199843.tif 000013
【図７Ａ】
2014199843.tif 000014
【図７Ｂ】
2014199843.tif 000015
【図７Ｃ】
2014199843.tif 000016
【図７Ｄ】
2014199843.tif 000017
【図７Ｅ】
2014199843.tif 000018
【図８】
2014199843.tif 000019
【図９Ａ】
2014199843.tif 000020
【図９Ｂ】
2014199843.tif 000021
【図９Ｃ】
2014199843.tif 000022