(57)【要約】【課題】ＩＣソケットが高密度に設置されており、複数の異なる半導体集積回路について検査を行うことのできるテストボードを提供する。【解決手段】複数の配線パターンを有するベース基板と、半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、前記コンタクトピンに接続される電極を有するコンタクト基板と、前記コンタクト基板と前記ベース基板との間に配置される中継基板と、を有し、前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されるテストボードにより上記課題を解決する。【選択図】  図７
2014199220.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線パターンを有するベース基板と、
半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、
前記コンタクトピンに接続される電極を有するコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
【請求項２】
前記コンタクト基板には、前記コンタクトピンの端子部に対応したピンソケットが設けられており、
前記ピンソケットは、前記コンタクト基板における電極と接続されていることを特徴とする請求項１に記載のテストボード。
【請求項３】
複数の配線パターンを有するベース基板と、
蓋部が設けられているコネクタ部と、
半導体集積回路素子の電極端子に接続される電極が設けられているコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記コネクタ部における前記蓋部を閉じることにより、前記蓋部によって前記半導体集積回路素子の前記電極端子が加圧されて、前記電極端子と前記コンタクト基板の前記電極とが電気的に接続され、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
【請求項４】
前記コンタクト基板には、前記半導体集積回路素子における電極端子と接触する突起電極部が設けられており、
前記突起電極部は、前記コンタクト基板において対応する前記電極と接続されていることを特徴とする請求項３に記載のテストボード。
【請求項５】
前記ベース基板は第１のベース基板であり、前記コンタクト基板は第１のコンタクト基板であり、前記中継基板は第１の中継基板であって、
前記コネクタ部における蓋部には、前記第１のベース基板と略同じ構造の第２のベース基板、前記第１のコンタクト基板と略同じ構造の第２のコンタクト基板、前記第１の中継基板と略同じ構造の第２の中継基板が設けられていることを特徴とする請求項３または４に記載のテストボード。
【請求項６】
前記コンタクト基板における電極は、前記コネクタ部と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする請求項１または２に記載のテストボード。
【請求項７】
前記コンタクト基板における電極は、前記半導体集積回路素子の電極端子と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする請求項３から５のいずれかに記載のテストボード。
【請求項８】
対応する前記上部電極と前記下部電極との間の全部又は一部には、抵抗又はコンデンサにより形成される電子素子が設けられていることを特徴とする請求項６または７に記載のテストボード。
【請求項９】
前記中継基板における前記導電部材は、導電性を有するスプリングピンであることを特徴とする請求項１から８に記載のテストボード。
【請求項１０】
請求項１から９のいずれかに記載のテストボードと、
前記テストボードに信号を供給する波形発生ユニットと、
前記テストボードに電力を供給するための電源ユニットと、
を備え、前記半導体集積回路素子の試験を行う試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストボード及び試験装置に関するものである。
【背景技術】
【０００２】
昨今の半導体集積回路は、携帯電話やデジタルカメラをはじめとするデジタル家電、産業用製品、自動車用途等において、多種多様なアプリケーションに使用される。これらの製品は、製品サイクルが短くなってきていると同時に、新たな製品の開発が進められているため、より一層品種の数が増加する傾向にある。
【０００３】
このような半導体集積回路は、パッケージングされ半導体集積回路素子として製造された後、出荷前に検査が行われている。このような半導体集積回路素子の検査には、半導体集積回路素子における半導体集積回路に対応したテストボードが用いられており、検査の際には、テストボードに、複数の半導体集積回路素子を搭載して検査が行われる。半導体集積回路素子は、外観が同様の構造であっても、内部における半導体集積回路が異なるため、半導体集積回路ごとにテストボードが必要となる。よって、検査のためのコストが高くなり、また、数多くのテストボードを保管、管理することが求められるため、検査における負担も増加する。この傾向は、今後、更に半導体集積回路の多種多様化が進むことから、より一層強まるものと推察される。
【０００４】
このため、異なる種類の半導体集積回路においても使用することができるよう、テストボードの共用化の検討がなされている。テストボードの共用化の方法としては、テストボードのソケットの周囲に、スイッチやジャンプソケットを配置する方法が考えられる。
【０００５】
図１に示されるように、テストボード９１０には、ベース基板９１１の上に、複数のＩＣソケット９２０が設けられている。後述するように、半導体集積回路素子９７０の検査は、半導体集積回路素子９７０を各々に対応したＩＣソケット９２０に設置した状態において行われる。尚、本願においては、半導体集積回路素子をＩＣ（Integrated Circuit）と記載する場合がある。また、図１においては、後述する実装部品９４１及び設定変更部９５０については、省略されている。
【０００６】
図２及び図３に示されるように、ＩＣソケット９２０は、下側台部９２１と上側蓋部９２２とを有しており、下側台部９２１がベース基板９１１に固定されている。半導体集積回路素子９７０の検査を行う際には、下側台部９２１に半導体集積回路素子９７０を載置した後、半導体集積回路素子９７０を押さえつけるように、上側蓋部９２２を覆い被せる。これにより、半導体集積回路素子９７０に設けられた複数の電極端子９７１は、ＩＣソケット９２０に設けられたコンタクトピン９２３と接触し、電気的に接続される。
【０００７】
ベース基板９１１上において、ＩＣソケット９２０の周囲には、抵抗やコンデンサ等の検査に用いられる実装部品９４１及びジャンプソケットと呼ばれる設定変更部９５０が、半導体集積回路素子９７０における各々の電極端子９７１に対応して設けられている。
【０００８】
設定変更部９５０は、第１の電極端子９５１、第２の電極端子９５２、第３の電極端子９５３、端子接続部材９５４を有している。設定変更部９５０においては、端子接続部材９５４により、接続される電極端子の設定を変更することができる。具体的には、端子接続部材９５４により、第１の電極端子９５１と第２の電極端子９５２とを接続することにより、第１の電極端子９５１と第２の電極端子９５２とを電気的に接続することができる。また、端子接続部材９５４により、第２の電極端子９５２と第３の電極端子９５３とを接続することにより、第２の電極端子９５２と第３の電極端子９５３とを電気的に接続することができる。
【０００９】
ＩＣソケット９２０に設けられているコンタクトピン９２３は、各々、コンデンサや抵抗等の実装部品９４１の一方の電極端子９４１ａが接続されている。また、実装部品９４１の他方の電極端子９４１ｂには、設定変更部９５０における第２の電極端子９５２が接続されている。
【００１０】
上述したように、設定変更部９５０において、端子接続部材９５４の位置を変えることにより、第２の電極端子９５２と接続される電極端子を選択することができ、設定を変更することができる。例えば、図４に示されるように、設定変更部９５０における第１の電極端子９５１には、所定の電位ＶＣＣが供給されており、第３の電極端子９５３は接地されている場合について考える。この場合、端子接続部材９５４により、第１の電極端子９５１と第２の電極端子９５２とを接続することにより、第２の電極端子９５２に所定の電位ＶＣＣが印加される。また、端子接続部材９５４により、第２の電極端子９５２と第３の電極端子９５３とを接続することにより、第２の電極端子９５２は接地電位にすることができる。
【００１１】
上述した構造のテストボード９１０においては、半導体集積回路素子９７０における電極端子９７１の数に対応した実装部品９４１及び設定変更部９５０が必要となり、これらは、ベース基板９１１上におけるＩＣソケット９２０の周囲に設置される。このため、ベース基板９１１上では、実装部品９４１及び設定変更部９５０により占有される面積が広くなり、設置することが可能なＩＣソケット９２０の数が減少してしまい、同時に検査を行うことのできる半導体集積回路素子９７０の数も少なくなる。また、設定変更部９５０は、半導体集積回路素子９７０における電極端子９７１の数に対応して設けられているため、その数が多く、端子接続部材９５４により設定を変更する作業は、多大な時間と労力を伴う。このため、検査のスループットが低下し、検査におけるコストが上昇してしまう。
【００１２】
特許文献１及び２においては、このような課題を解決することを目的としたＩＣ測定装置用テストボード及び半導体検査システムが開示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平６−１８０３４３号公報
【特許文献２】特開２００７−３１５９３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、引用文献１及び引用文献２に開示されているものでは、設定を変更するための部品等がＩＣソケットの外側にでてしまうため、これらの部品等がない場合と比べて、テストボードに設置することが可能なＩＣソケットの密度を高くすることはできない。
【００１５】
よって、異なる半導体集積回路に対応した検査を行うことのできるものであって、設定を変更するための部品等が設けられてない場合と同程度にＩＣソケットが高密度に設置されているテストボードが求められている。
【課題を解決するための手段】
【００１６】
本実施の形態の一観点によれば、複数の配線パターンを有するベース基板と、半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、前記コンタクトピンに接続される電極を有するコンタクト基板と、前記コンタクト基板と前記ベース基板との間に配置される中継基板と、を有し、前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とする。
【００１７】
また、本実施の形態の他の一観点によれば、複数の配線パターンを有するベース基板と、蓋部が設けられているコネクタ部と、半導体集積回路素子の電極端子に接続される電極が設けられているコンタクト基板と、前記コンタクト基板と前記ベース基板との間に配置される中継基板と、を有し、前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、前記コネクタ部における前記蓋部を閉じることにより、前記蓋部によって前記半導体集積回路素子の前記電極端子が加圧されて、前記電極端子と前記コンタクト基板の前記電極とが電気的に接続され、前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とする。
【発明の効果】
【００１８】
開示のテストボードによれば、異なる半導体集積回路に対応した検査を行うことのできるものであって、設定を変更するための部品等が設けられてない場合と同程度にＩＣソケットを高密度に設置することができる。
【図面の簡単な説明】
【００１９】
【図１】共用化可能なテストボードの斜視図
【図２】共用化可能なテストボードにおけるＩＣソケット周辺の斜視図
【図３】共用化可能なテストボードにおけるＩＣソケット周辺の断面図
【図４】共用化可能なテストボードにおけるＩＣソケット周辺の説明図
【図５】第１の実施の形態におけるテストボードの斜視図
【図６】第１の実施の形態におけるＩＣソケットの斜視図
【図７】第１の実施の形態におけるＩＣソケットの断面図
【図８】第１の実施の形態におけるＩＣソケットを分解した斜視図
【図９】第１の実施の形態におけるコンタクト基板の説明図（１）
【図１０】第１の実施の形態におけるコンタクト基板の断面図
【図１１】第１の実施の形態におけるコンタクト基板の説明図（２）
【図１２】第２の実施の形態におけるコンタクト基板の説明図
【図１３】第２の実施の形態におけるコンタクト基板の要部拡大図
【図１４】第３の実施の形態におけるコンタクト基板の説明図
【図１５】第４の実施の形態における中継基板の説明図
【図１６】スプリングピンの構造図
【図１７】第５の実施の形態におけるＩＣソケットの断面図
【図１８】第５の実施の形態におけるコンタクト基板の斜視図
【図１９】第６の実施の形態におけるＩＣソケットの断面図
【図２０】第７の実施の形態におけるテスト装置の説明図
【発明を実施するための形態】
【００２０】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００２１】
〔第１の実施の形態〕
第１の実施の形態におけるテストボードについて説明する。本実施の形態におけるテストボード１０は、図５に示されるように、ベース基板１１の上に、複数のＩＣソケット２０が設けられている。後述するように、半導体集積回路素子７０の検査は、ＩＣソケット２０に、半導体集積回路素子７０を設置した状態において行われる。
【００２２】
図６〜図８に示されるように、ＩＣソケット２０は、ソケット部３０、コンタクト基板４０、中継基板５０を有しており、ベース基板１１の上に、中継基板５０、コンタクト基板４０、ソケット部３０の順に設置されている。尚、図６は、ＩＣソケット２０の斜視図であり、図７は、ＩＣソケット２０の断面図であり、図８は、ＩＣソケット２０を分解した斜視図である。
【００２３】
ベース基板１１は、多層配線基板であって、複数の種類の配線パターンが形成されている。具体的には、電気信号が流れる信号配線パターン１１ａ、接地電位にするための接地配線パターン１１ｂ、第１の電位が供給される第１の電位配線パターン１１ｃ、第２の電位が供給される第２の電位配線パターン１１ｄが形成されている。
【００２４】
ソケット部３０は、下側台部３１、上側蓋部３２、コンタクトピン３３を有しており、下側台部３１がベース基板１１に固定されている。コンタクトピン３３は、半導体集積回路素子７０における電極端子７１に対応した数が設けられており、下側台部３１に設置されている。半導体集積回路素子７０の検査を行う際には、下側台部３１に半導体集積回路素子７０を載置した後、半導体集積回路素子７０を押さえつけるように、上側蓋部３２を覆い被せる。これにより、上側蓋部３２によりコンタクトピン３３が押され、半導体集積回路素子７０に設けられた複数の電極端子７１は、コンタクトピン３３の先端部３３ａと接触し、各々電気的に接続される。
【００２５】
次に、図９及び図１０に基づきコンタクト基板４０について説明する。コンタクト基板４０は、一方の面においてソケット部３０と接続されており、一方の面とは反対側の他方の面において中継基板５０と接続されている。尚、図９（ａ）は、コンタクト基板４０を左側から見た斜視図であり、図９（ｂ）は、右側から見た斜視図である。図１０は、コンタクト基板４０の断面図である。
【００２６】
コンタクト基板４０は、絶縁体であるガラスエポキシ樹脂等により形成された基板４１の一方の面に複数の上部電極４２が形成されており、他方の面に複数の下部電極４３が形成されている。また、上部電極４２と下部電極４３とは、対応するもの同士が一方の側面に形成された側面電極４４により接続されている。上部電極４２、下部電極４３及び側面電極４４は、金または銅等を含む材料により形成されており、ソケット部３０におけるコンタクトピン３３の数に対応した数のものが設けられている。
【００２７】
また、コンタクト基板４０の一方の面において、上部電極４２が形成されている領域には、開口部４１ａが形成されており、開口部４１ａには、銅等を含む材料により形成されたピンソケット４５が入れられている。開口部４１ａにピンソケット４５を入れることにより、ピンソケット４５と上部電極４２とが電気的に接続される。ピンソケット４５は、ソケット部３０に設けられたコンタクトピン３３の端子部３３ｂが入り込むことができるような開口部４５ａが形成されている。また、コンタクト基板４０の一方の側面とは反対側の他方の側面には、抵抗やコンデンサ等の電子素子４６が設けられており、電子素子４６の不図示の端子のうち一方の端子は、上部電極４２と接続されており、他方の端子は、下部電極４３と接続されている。電子素子４６は、チップ抵抗やチップコンデンサであってもよく、また、印刷等により形成されたパターンの抵抗であってもよい。
【００２８】
本実施の形態におけるテストボードにおいては、コンタクト基板４０を使用する際には、図１１に示されるように、側面電極４４や電子素子４６において加工を施す。具体的には、図１１に示されるように、コンタクト基板４０の一方の側面に形成された側面電極４４の一部を切断領域４７において切断するか、または、他方の側面に形成された電子素子４６を切断領域４８において切断する。これにより、コンタクト基板４０において、上部電極４２と下部電極４３とが側面電極４４を介し電気的に接続されている部分と、上部電極４２と下部電極４３との間に電子素子４６が設けられている部分とを形成することができる。本実施の形態においては、コンタクト基板４０において、上部電極４２と下部電極４３とが側面電極４４を介し電気的に接続されている部分では、上部電極４２と下部電極４３との間の電子素子４６が切断されている。また、上部電極４２と下部電極４３との間に電子素子４６が設けられている部分では、上部電極４２と下部電極４３との間の側面電極４４が切断されている。尚、図１１（ａ）は、コンタクト基板４０を左側から見た斜視図であり、図１１（ｂ）は、右側から見た斜視図である。
【００２９】
次に、図８等に基づき中継基板５０について説明する。中継基板５０は、一方の面においてコンタクト基板４０と接続されており、一方の面とは反対側の他方の面においてベース基板１１と接続されている。中継基板５０は、絶縁体であるガラスエポキシ樹脂等により形成されており、ソケット部３０における１つのコンタクトピン３３、即ち、半導体集積回路素子７０における不図示の電極端子の１つに対して複数の貫通孔５１が設けられている。中継基板５０には、これらの貫通孔５１のうちのいずれか１つに、導電部材５２が入れられており、導電部材５２により、中継基板５０の一方の面の側と他方の面の側とを電気的に接続することができる。例えば、図８に示される場合では、１つのコンタクトピン３３に対して４つの貫通孔５１が設けられており、この４つの貫通孔５１のうちのいずれか１つに導電部材５２が入れられている。これにより、コンタクト基板４０における下部電極４３と、ベース基板１１における信号配線パターン１１ａ、接地配線パターン１１ｂ、第１の電位配線パターン１１ｃ、第２の電位配線パターン１１ｄのうちのいずれかとが導電部材５２により接続される。
【００３０】
本実施の形態においては、コンタクト基板４０を交換することにより、または、中継基板５０において、導電部材５２が入れられている貫通孔５１の位置を変えることにより、多種多様な半導体集積回路に対応させることができる。このように、本実施の形態におけるテストボードでは、異なる種類の半導体集積回路素子７０の検査を１つのテストボードで行なうことができる。
【００３１】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。図１２及び図１３に示されるように、本実施の形態において用いられるコンタクト基板１４０には、対応する一組の上部電極４２と下部電極４３との間に、複数の電子素子、即ち、第１の電子素子１４６と第２の電子素子１４７が設けられている。尚、本実施の形態においては、このようなコンタクト基板１４０を第１の実施の形態におけるコンタクト基板４０に代えて用いる。
【００３２】
第１の電子素子１４６と第２の電子素子１４７は、異なるものであり、例えば、抵抗とコンデンサ、または、同じ抵抗等でも抵抗値等が異なるものである。本実施の形態においては、コンタクト基板１４０は、第１の電子素子１４６、第２の電子素子１４７のうちのいずれか一方、または双方を切断し切断領域を形成して用いる。これにより、より様々な半導体集積回路に対応させることができる。尚、図１２は、本実施の形態におけるコンタクト基板１４０の斜視図であり、図１３は、要部拡大図である。
【００３３】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、図１４に示されるように、コンタクト基板４０が、複数の基板形成部材を接着剤等により接合することにより、作製したものである。具体的には、上部電極４２及び下部電極４３等が形成されている第１の基板形成部材２４１と、コンタクト基板４０を上部電極４２及び下部電極４３等が形成されていない第２の基板形成部材２４２とを交互に接着剤等により接合することにより作製したものである。
【００３４】
即ち、第１の基板形成部材２４１は、ガラスエポキシ樹脂等の絶縁体により形成されているものに、上部電極４２及び下部電極４３等が形成されている。また、第２の基板形成部材２４２は、ガラスエポキシ樹脂等の絶縁体のみにより形成されており、上部電極４２及び下部電極４３等は形成されてはいない。
【００３５】
また、第１の基板形成部材２４１には、側面電極４４は形成されているが電子素子４６は形成されていないものと、側面電極４４は形成されていないが電子素子４６が形成されているものとがあり、コンタクト基板４０を作製する際には、これらを選択して作製する。このように、本実施の形態においては、側面電極４４における切断領域４７や、電子素子４６における切断領域４８を形成することなく、コンタクト基板４０を作製することができる。尚、本実施の形態は、第２の実施の形態等にも適用することが可能である。
【００３６】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、図１５に示されるように、中継基板５０における導電部材に、金属等の導電性材料により形成されたポゴピンとも呼ばれるスプリングピン２５２を用いたものである。スプリングピン２５２は、図１６に示されるように、金属等の導電性を有する材料により形成されており、筒状の本体部２５２ａと、本体部２５２ａの両側に、先端が尖った形状の接触部２５２ｂ、２５２ｃが設けられている。接触部２５２ｂと接触部２５２ｃとは、本体部２５２ａの内部に設けられたバネ２５２ｄにより接続されている。スプリングピン２５２は、接触部２５２ｂと接触部２５２ｃとが近づくような力が加えられると、バネ２５２ｄによる復元力が、接触部２５２ｂと接触部２５２ｃとが離れる方向に働くように形成されている。このようなスプリングピン２５２を用いることにより、コンタクト基板４０における下部電極４３と、ベース基板１１における信号配線パターン１１ａ、接地配線パターン１１ｂ等との電気的な接続をより確実にすることができる。
【００３７】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態におけるＩＣソケット３２０は、図１７に示されるように、ソケット部３３０、コンタクト基板３４０、中継基板５０等を有している。
【００３８】
ソケット部３３０には、ベース基板１１上に設置されており、半導体集積回路素子７０が載置される内側台部３３１、外枠部３３２、回転軸３３３を中心に回転可能な状態で外枠部３３２に取り付けられている蓋部３３４等を有している。蓋部３３４には、半導体集積回路素子７０における電極端子７１を加圧する加圧部３３５が設けられている。また、ベース基板１１の上には、中継基板５０、コンタクト基板３４０が、この順で設置されている。尚、図１７における二点鎖線は、蓋部３３４が開いた状態を示すものである。
【００３９】
本実施の形態においては、コンタクト基板３４０には、図９等に示されるピンソケット４５に代えて用いられるものであり、図１８に示されるように、上部電極４２に接続される突起電極部３４２が設けられている。突起電極部３４２は、弾性を有する導体材料、例えば、導電性ゴム等により形成されており、各々の上部電極４２に対応して形成されている。尚、図１８（ａ）は、コンタクト基板４０を左側から見た斜視図であり、図１８（ｂ）は、右側から見た斜視図である。また、本実施の形態においては、突起電極部３４２に代えて、所定の方向のみに電流を流すことのできるシート状の異方性導電シート等を用いたものであってもよい。
【００４０】
本実施の形態においては、ソケット部３３０における蓋部３３４を開き、ソケット部３３０における内側台部３３１に、半導体集積回路素子７０のモールド樹脂等により固められた部分を載置する。この際、半導体集積回路素子７０における電極端子７１の各々が、後に、対応するコンタクト基板３４０における突起電極部３４２に接触するように位置を調整して載置する。
【００４１】
この後、蓋部３３４を閉じることにより、蓋部３３４に設けられた加圧部３３５により、半導体集積回路素子７０における電極端子７１を上から押して、コンタクト基板３４０が設けられている下側に加圧する。これにより、半導体集積回路素子７０における電極端子７１の各々が、対応しているコンタクト基板３４０における突起電極部３４２に接触する。蓋部３３４が閉じられると、蓋部３３４に設けられた突起部３３６が外枠部３３２に設けられた引っ掛け部３３７に引っ掛かり、加圧部３３５により、電極端子７１がコンタクト基板３４０の設けられている側に加圧された状態が維持される。これにより、半導体集積回路素子７０における電極端子７１の各々が、対応しているコンタクト基板３４０における突起電極部３４２に接触している状態が維持される。
【００４２】
本実施の形態においては、第１の実施の形態におけるソケット部３０の下側台部３１に相当するものが設けられていないため、ＩＣソケットの高さを低くすることができ、また、部品点数も少なくなるため、テストボードを低コスト化することができる。
【００４３】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００４４】
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態におけるＩＣソケット４２０は、図１９に示されるように、ソケット部４３０、コンタクト基板３４０、中継基板５０等を有している。ソケット部４３０には、第５の実施の形態における加圧部３３５に相当するものは設けられておらず、蓋部４３４には、第２のベース基板４１１、第２のコンタクト基板４４０、第２の中継基板４５０が、この順に積層して配置されている。尚、図１９における二点鎖線は、蓋部４３４が開いた状態を示すものである。また、本実施の形態においては、ベース基板１１を第１のベース基板と、コンタクト基板３４０を第１のコンタクト基板と、中継基板５０を第１の中継基板と記載する場合がある。
【００４５】
第２のベース基板４１１は、第１のベース基板であるベース基板１１と同様の構造のものであり、信号配線パターン１１ａ、接地配線パターン１１ｂ、第１の電位配線パターン１１ｃ、第２の電位配線パターン１１ｄが形成されている。また、第２のコンタクト基板４４０は第１のコンタクト基板であるコンタクト基板３４０と同様の構造のものであり、第２の中継基板４５０は第１の中継基板である中継基板５０と同様の構造のものである。
【００４６】
本実施の形態では、ソケット部４３０の蓋部４３４を閉じることにより、電極端子７１は、電極端子７１の上側の第２のコンタクト基板４４０の突起電極部４４２と、下側の第２のコンタクト基板であるコンタクト基板３４０の突起電極部３４２とに挟まれる。即ち、電極端子７１は、上側からは蓋部４３４に設けられた第２のコンタクト基板４４０の突起電極部４４２と、下側からはベース基板１１の上に設けられた第１のコンタクト基板であるコンタクト基板３４０の突起電極部３４２により挟まれ、双方と接触する。これにより、半導体集積回路素子７０の電極端子７１は、第２のコンタクト基板４４０の突起電極部４４２及び、ベース基板１１の上に設けられた第１のコンタクト基板であるコンタクト基板３４０の突起電極部３４２の双方と電気的に接続される。
【００４７】
このように、蓋部４３４に、第２のベース基板４１１、第２のコンタクト基板４４０、第２の中継基板４５０を設けることにより、ベース基板に形成される配線の数が増えた場合等においても、ＩＣソケット４２０の密度が低下することはない。
【００４８】
尚、上記以外の内容については、第５の実施の形態と同様である。
【００４９】
〔第７の実施の形態〕
次に、第７の実施の形態について説明する。本実施の形態は、図２０に示されるように、第１から第６の実施の形態におけるテストボード１０が、複数搭載されているテスト装置である。本実施の形態におけるテスト装置においては、複数のテストボード１０は、恒温槽等のチャンバー５０１内に設置されており、チャンバー５０１に設けられた複数のコネクタ５０２に各々接続されている。本実施の形態におけるテスト装置は、信号波形等を発生させる波形発生ユニット５０３及び所定の電源電圧の電力を供給するための電源ユニット５０４等が複数備えられている。チャンバー５０１に設けられた各々のコネクタ５０２には、波形発生ユニット５０３がケーブル５０５により接続されており、電源ユニット５０４がケーブル５０６により接続されている。
【００５０】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００５１】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
複数の配線パターンを有するベース基板と、
半導体集積回路素子の電極端子に接続されるコンタクトピンを有するコネクタ部と、
前記コンタクトピンに接続される電極を有するコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
（付記２）
前記コンタクト基板には、前記コンタクトピンの端子部に対応したピンソケットが設けられており、
前記ピンソケットは、前記コンタクト基板における電極と接続されていることを特徴とする付記１に記載のテストボード。
（付記３）
複数の配線パターンを有するベース基板と、
蓋部が設けられているコネクタ部と、
半導体集積回路素子の電極端子に接続される電極が設けられているコンタクト基板と、
前記コンタクト基板と前記ベース基板との間に配置される中継基板と、
を有し、
前記中継基板は、複数の貫通孔と、前記複数の貫通孔のいずれかに形成された導電部材とを有し、
前記コネクタ部における前記蓋部を閉じることにより、前記蓋部によって前記半導体集積回路素子の前記電極端子が加圧されて、前記電極端子と前記コンタクト基板の前記電極とが電気的に接続され、
前記導電部材を介し、前記ベース基板の前記複数の配線パターンのいずれかと、前記コンタクト基板の前記電極とが電気的に接続されることを特徴とするテストボード。
（付記４）
前記コンタクト基板には、前記半導体集積回路素子における電極端子と接触する突起電極部が設けられており、
前記突起電極部は、前記コンタクト基板において対応する前記電極と接続されていることを特徴とする付記３に記載のテストボード。
（付記５）
前記突起電極部は、弾性を有する導体材料により形成されていることを特徴とする付記４に記載のテストボード。
（付記６）
前記ベース基板は第１のベース基板であり、前記コンタクト基板は第１のコンタクト基板であり、前記中継基板は第１の中継基板であって、
前記コネクタ部における蓋部には、前記第１のベース基板と略同じ構造の第２のベース基板、前記第１のコンタクト基板と略同じ構造の第２のコンタクト基板、前記第１の中継基板と略同じ構造の第２の中継基板が設けられていることを特徴とする付記３から５のいずれかに記載のテストボード。
（付記７）
前記コンタクト基板における電極は、前記コネクタ部と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする付記１または２に記載のテストボード。
（付記８）
前記コンタクト基板における電極は、前記半導体集積回路素子の電極端子と接続される一方の面に形成された上部電極と、前記中継基板と接続される他方の面に形成された下部電極とを含むものであって、
対応する前記上部電極と前記下部電極とは、全部又は一部が側面電極により接続されていることを特徴とする付記３から６のいずれかに記載のテストボード。
（付記９）
対応する前記上部電極と前記下部電極との間の全部又は一部には、抵抗又はコンデンサにより形成される電子素子が設けられていることを特徴とする付記７または８に記載のテストボード。
（付記１０）
対応する一組の前記上部電極と前記下部電極との間には、前記電子素子が複数設けられていることを特徴とする付記９に記載のテストボード。
（付記１１）
前記電子素子が設けられている前記上部電極と前記下部電極との間には、前記側面電極が設けられていないことを特徴とする付記９または１０に記載のテストボード。
（付記１２）
前記電子素子が設けられている前記上部電極と前記下部電極との間における前記側面電極は、切断されていることを特徴とする付記９または１０に記載のテストボード。
（付記１３）
前記側面電極が設けられている前記上部電極と前記下部電極との間には、前記電子素子が設けられていないことを特徴とする付記９または１０に記載のテストボード。
（付記１４）
前記側面電極が設けられている前記上部電極と前記下部電極との間における前記電子素子は、切断されていることを特徴とする付記９または１０に記載のテストボード。
（付記１５）
前記コンタクト基板は、前記上部電極と前記下部電極と前記側面電極が形成されている基板形成部材と、前記上部電極と前記下部電極と前記電子素子が形成されている基板形成部材とを接合することにより作製されていることを特徴とする付記９または１０に記載のテストボード。
（付記１６）
前記基板形成部材は、第１の基板形成部材であって、
前記上部電極、前記下部電極、前記側面電極及び前記電子素子のいずれもが形成されていない絶縁体により形成された第２の基板形成部材を有し、
前記コンタクト基板は、前記第１の基板形成部材と前記第２の基板形成部材とを交互に接合することにより作製されていることを特徴とする付記１５に記載のテストボード。
（付記１７）
前記中継基板における前記導電部材は、導電性を有するスプリングピンであることを特徴とする付記１から１６のいずれかに記載のテストボード。
（付記１８）
付記１から１７のいずれかに記載のテストボードと、
前記テストボードに信号を供給する波形発生ユニットと、
前記テストボードに電力を供給するための電源ユニットと、
を備え、前記半導体集積回路素子の試験を行う試験装置。
【符号の説明】
【００５２】
１０        テストボード
１１        ベース基板
１１ａ      信号配線パターン
１１ｂ      接地配線パターン
１１ｃ      第１の電位配線パターン
１１ｄ      第２の電位配線パターン
２０        ＩＣソケット
３０        ソケット部
３１        下側台部
３２        上側蓋部
３３        コンタクトピン
３３ａ      先端部
３３ｂ      端子部
４０        コンタクト基板
４１        基板
４１ａ      開口部
４２        上部電極
４３        下部電極
４４        側面電極
４５        ピンソケット
４５ａ      開口部
４６        電子素子
５０        中継基板
５１        貫通孔
５２        導電部材
【図１】
2014199220.tif 000003
【図２】
2014199220.tif 000004
【図３】
2014199220.tif 000005
【図４】
2014199220.tif 000006
【図５】
2014199220.tif 000007
【図６】
2014199220.tif 000008
【図７】
2014199220.tif 000009
【図８】
2014199220.tif 000010
【図９】
2014199220.tif 000011
【図１０】
2014199220.tif 000012
【図１１】
2014199220.tif 000013
【図１２】
2014199220.tif 000014
【図１３】
2014199220.tif 000015
【図１４】
2014199220.tif 000016
【図１５】
2014199220.tif 000017
【図１６】
2014199220.tif 000018
【図１７】
2014199220.tif 000019
【図１８】
2014199220.tif 000020
【図１９】
2014199220.tif 000021
【図２０】
2014199220.tif 000022