(57)【要約】      （修正有）【課題】フリップチップ実装において、配線基板の寸法変化に起因する半導体素子の電極との間の位置ずれを緩和する。【解決手段】配線基板３１は、半導体素子３の領域の外側から半導体素子の第１、第２、第３、第４素子電極列の９、１１、１３、１５と各々接合された第１、第２、第３、第４接合用配線列の４、６、５、７とを備える。第１、第３接合用配線列を構成する各々の導体配線のピッチは、半導体素子領域の外側では第１、第３素子電極列のピッチより広く、半導体素子の中心側の先端では第１、第３素子電極列のピッチより狭くなるように連続的に変化しており、第２、第４接合用配線列を構成する各々の導体配線のピッチは、半導体素子領域の外側では第２、第４素子電極列のピッチより狭く、半導体素子の中心側の先端では第２、第４素子電極列のピッチより広くなるように連続的に変化している。【選択図】図１
2014033059.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有する配線基板と、   前記配線基板上に載置された半導体素子と、   前記半導体素子の主面上に、前記半導体素子の第１辺に沿って設けられた第１素子電極列と、
前記半導体素子の主面上に、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、   前記半導体素子の主面上に、前記第１辺と直交する第３辺に沿って設けられた第３素子電極列と、
前記半導体素子の主面上に、前記第３辺と対向する第４辺に沿って設けられた第４素子電極列と、   前記導体配線が延在して形成され、前記絶縁性基材上の前記半導体素子が載置された半導体素子領域の外側から前記半導体素子の前記第１辺を横切り前記第１素子電極列と各々接合された第１接合用配線列と、
前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第２辺を横切り前記第２素子電極列と各々接合された第２接合用配線列と、   前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第３辺を横切り前記第３素子電極列と各々接合された第３接合用配線列と、
前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第４辺を横切り前記第４素子電極列と各々接合された第４接合用配線列とを備え、   前記第１接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように連続的に変化しており、
前記第２接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように連続的に変化しており
前記第３接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第３素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第３素子電極列のピッチより狭くなるように連続的に変化しており、
前記第４接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第４素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第４素子電極列のピッチより広くなるように連続的に変化しており、
前記第１接合用配線列を構成する各々の導体配線が前記半導体素子の前記第３辺と成す第１角度と、   前記第２接合用配線列を構成する各々の導体配線が前記半導体素子の前記第３辺と成す第２角度と、
前記第３接合用配線列を構成する各々の導体配線が前記半導体素子の前記第１辺と成す第３角度と、   前記第４接合用配線列を構成する各々の導体配線が前記半導体素子の前記第１辺と成す第３角度と、が全て正であることを特徴とする半導体装置。
【請求項２】
前記第１接合用配線列及び前記第２接合用配線列は、各々前記第１素子電極列及び前記第２素子電極列と各々接合された位置から、更に前記半導体素子の中心に向かって延在している請求項１記載の半導体装置。
【請求項３】
第１辺に沿って設けられた第１素子電極列と、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、前記第１辺と直交する第３辺に沿って設けられた第３素子電極列と、前記第３辺と対向する第４辺に沿って設けられた第４素子電極列とが主面上に形成された半導体素子を準備する工程と、
絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有し、前記導体配線を延在させて、前記半導体素子を載置する半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように形成した第１接合用配線列と、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように形成した第２接合用配線列と、前記半導体素子を載置する半導体素子領域の外側では前記第３素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第３素子電極列のピッチより狭くなるように形成した第３接合用配線列と、前記半導体素子領域の外側では前記第４素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第４素子電極列のピッチより広くなるように形成した第４接合用配線列を備えた配線基板を準備する工程と、
前記半導体素子を前記配線基板に載置する際に、前記配線基板に寸法変化があった場合、前記半導体素子を基準位置から前記寸法変化分に比例した距離を移動させて、前記第１接合用配線列のピッチが前記第１素子電極列のピッチと等しくなり、かつ前記第２接合用配線列のピッチが前記第２素子電極列のピッチと等しくなり、かつ前記第３接合用配線列のピッチが前記第３素子電極列のピッチと等しくなり、かつ前記第４接合用配線列のピッチが前記第４素子電極列のピッチと等しくなる位置で、前記第１接合用配線列と前記第１素子電極列及び、前記第２接合用配線列と前記第２素子電極列及び、前記第３接合用配線列と前記第３素子電極列及び、前記第４接合用配線列と前記第４素子電極列とを接合する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記配線基板上に基準距離を隔てて第１認識マーク及び第２認識マークを設け、   前記配線基板の寸法変化を、前記第１認識マークと前記第２認識マーク間の前記基準距離からの変移により求める請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が配線基板に接合された構成を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
配線基板上に半導体素子を載置し、配線基板上に形成された接合用配線と半導体素子上の素子電極とを接合した半導体装置、及びその製造方法が知られている。配線基板には、主に価格が安い有機機材が用いられることが多い。有機基材は一般的に、シリコンやガラス等の無機材料と比較して、温度や湿度の変化による寸法変化が大きい。そのことが、シリコン等からなる半導体素子や、ガラス等からなる液晶パネル等との接合ピッチを微細化する妨げとなっている。例えば、現在比較的微細接合が進んでいる液晶用のＣＯＦパッケージにおいて、ポリイミドからなる配線基板と半導体素子との接合ピッチは２２μｍ程度が量産可能な水準である。それ以下のピッチでの接合のためには、配線基板の寸法変化を吸収する工夫が必要である。このため、温度や湿度による寸法調整の他、接合部の構造により寸法変化を吸収する工夫が考案されてきた（例えば特許文献１参照）。
以下、従来の半導体装置とその製造方法について、図３を参照しながら説明する。図３（ａ）において、配線基板４４は、絶縁性基材４１、絶縁性基材４１上に形成された導体配線４２、及び接合用配線列４３からなる。接合用配線列４３は、導体配線４２を延在して形成されている。配線基板４４に搭載された半導体素子３５の主面上には、素子電極４６が形成されている。素子電極４６は半導体素子３５の中心から外に向かって傾けて形成されており、接合用配線列４３と交差して接合されている。
従来の半導体装置では図３（ｂ）に示すように、配線基板４４のＹ方向の寸法が設計値Ｙ０より２ｙだけ延び、接合用配線列４３のピッチが広くなった場合でも、接合用配線列４３が素子電極４６と交差している。そのため、接合用配線列４３が素子電極４６から外れる事無く接合することができる。配線基板４４のＹ方向の寸法が、設計値Ｙ０より縮んだ場合も同様である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３３５７２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら上記従来の半導体装置では、図３（ｃ）に示すように、配線基板４４のＹ方向の寸法が図３（ｂ）の場合よりも更に大きい寸法２ｙ’延びた場合、接合用配線列４３が素子電極４６と交差しなくなるため、接合用配線列４３が素子電極４６と接合できなくなるという課題があった。
本発明は、上記従来の問題を解決するものであり、原理的に配線基板の寸法変化量による制限を受けず、接合用配線列と素子電極列の間にずれを生じることなく接合できる半導体装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の第１の構成の半導体装置は、絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有する配線基板と、前記配線基板上に載置された半導体素子と、前記半導体素子の主面上に、前記半導体素子の第１辺に沿って設けられた第１素子電極列と、
前記半導体素子の主面上に、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、前記半導体素子の主面上に、前記第１辺と直交する第３辺に沿って設けられた第３素子電極列と、前記半導体素子の主面上に、前記第３辺と対向する第４辺に沿って設けられた第４素子電極列と、前記導体配線が延在して形成され、前記絶縁性基材上の前記半導体素子が載置された半導体素子領域の外側から前記半導体素子の前記第１辺を横切り前記第１素子電極列と各々接合された第１接合用配線列と、前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第２辺を横切り前記第２素子電極列と各々接合された第２接合用配線列と、前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第３辺を横切り前記第３素子電極列と各々接合された第３接合用配線列と、前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第４辺を横切り前記第４素子電極列と各々接合された第４接合用配線列とを備え、前記第１接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように連続的に変化しており、前記第２接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように連続的に変化しており前記第３接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第３素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第３素子電極列のピッチより狭くなるように連続的に変化しており、前記第４接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第４素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第４素子電極列のピッチより広くなるように連続的に変化している。
【発明の効果】
【０００６】
本発明の半導体装置及びその製造方法によれば、接合用配線列のピッチが半導体素子電極のピッチに対して広い部分と狭い部分を連続的に有しており、また、半導体素子の４辺に対し、接合用配線列のピッチ変化の方向が同一である。それにより、半導体素子を配線基板に載置する際に配線基板の寸法変化があった場合、寸法変化分に比例した距離を移動させて半導体素子を接合することで、接合用配線列のピッチと素子電極列のピッチとを等しくできるため、原理的に配線基板の寸法変化量による制限を受けず、接合用配線列と素子電極列とをずれを生じずに接合することが可能である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態にかかる半導体装置の平面図である。図１（ａ）において、配線基板３１１は、絶縁性基材１と、絶縁性基材１の表面に形成された導体配線２とを有する。配線基板３１１には更に、第１接合用配線列４、第２接合用配線列５、第３接合用配線列６、及び第４接合用配線列７が設けられている。配線基板３１に載置された半導体素子３の主面上には、半導体素子３の第１辺８に沿って第１素子電極列９が配列され、第１辺６と対向する第２辺１０に沿って第２素子電極列１１が配列され、第１辺６と直行する第３辺１２に沿って第２素子電極列１３が配列され、第３辺１２と対向する第４辺１４に沿って第２素子電極列１５が配列されている。
第１接合用配線列４は、導体配線２を延在して形成され、絶縁性基材１上の半導体素子３が載置された領域の外側から、半導体素子３の第１辺８を横切り第１素子電極列９と各々接合され、更に半導体素子３の中心に向かって延在している。
第２接合用配線列６は、導体配線２を延在して形成され、絶縁性基材１上の半導体素子３が載置された領域の外側から半導体素子３の第２辺１０を横切り第２素子電極列１１と各々接合され、更に半導体素子３の中心に向かって延在している。
第３接合用配線列５は、導体配線２を延在して形成され、絶縁性基材１上の半導体素子３が載置された領域の外側から半導体素子３の第２辺１２を横切り第２素子電極列１３と各々接合され、更に半導体素子３の中心に向かって延在している。
第４接合用配線列７は、導体配線２を延在して形成され、絶縁性基材１上の半導体素子３が載置された領域の外側から半導体素子３の第４辺１４を横切り第２素子電極列１５と各々接合され、更に半導体素子３の中心に向かって延在している。
第１接合用配線列４を構成する各々の導体配線２のピッチは、半導体素子３が載置された領域の外側では第１素子電極列９のピッチより広く、第１素子電極列９との接合箇所では第１素子電極列９のピッチと等しく、第１素子電極列９との接合箇所より半導体素子３の中心側では第１素子電極列９のピッチより狭くなるように、連続的に変化させて形成されている。
第２接合用配線列６を構成する各々の導体配線２のピッチは、半導体素子３が載置された領域の外側では第２素子電極列１１のピッチより狭く、第２素子電極列１１との接合箇所では第２素子電極列１１のピッチと等しく、第２素子電極列１１との接合箇所より半導体素子３の中心側では第２素子電極列１１のピッチより広くなるように、連続的に変化させて形成されている。
第３接合用配線列５を構成する各々の導体配線２のピッチは、半導体素子３が載置された領域の外側では第２素子電極列１３のピッチより狭く、第３素子電極列１３との接合箇所では第３素子電極列１３のピッチと等しく、第３素子電極列１３との接合箇所より半導体素子３の中心側では第３素子電極列１１のピッチより広くなるように、連続的に変化させて形成されている。
第４接合用配線列７を構成する各々の導体配線２のピッチは、半導体素子３が載置された領域の外側では第２素子電極列１５のピッチより狭く、第４素子電極列１５との接合箇所では第４素子電極列１５のピッチと等しく、第４素子電極列１５との接合箇所より半導体素子３の中心側では第４素子電極列１５のピッチより広くなるように、連続的に変化させて形成されている。
ここでは、一般的な液晶用パッケージに用いられるＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）パッケージとして、例えば絶縁性基材１は厚み４０μｍ程度のポリイミド、導体配線２は厚み８μｍ、幅１５μｍ程度のＣｕ上に無電解Ｓｎめっきを形成したもの、素子電極列９１１、１３、１５は高さ１２μｍ程度の電解Ａｕめっきバンプを用いた場合を例としている。
次に、本実施の形態に係る半導体装置の製造方法について、図１（ｂ）を参照しながら説明する。図１（ｂ）において、図１（ａ）に示した半導体装置の要素と同一の要素には、同一の参照符号が付されている。なお、半導体素子３の第１辺８に平行な方向をＹ方向、直交する方向をＸ方向とする。
図１（ｂ）は、図１（ａ）に比較して、配線基板３１が延びた場合を示す。この場合、半導体素子３を配線基板３１に載置する際に、半導体素子３を図１（ａ）の位置（基準位置）からＸ方向及びＹ方向の寸法変化に比例した距離だけ移動させる。それにより、第１接合用配線列４のピッチが第１素子電極列９のピッチと等しく、第２接合用配線列６のピッチが第２素子電極列１１のピッチと等く、第３接合用配線列５のピッチが第２素子電極列１３のピッチと等しく、かつ第４接合用配線列７のピッチが第２素子電極列１５のピッチと等しい位置関係に調整することができる。その結果、第１接合用配線列４と第１素子電極列９及び、第２接合用配線列６と第２素子電極列１１及び、第３接合用配線列５と第３素子電極列１３及び、第４接合用配線列７と第２素子電極列１４とを、適切な相互関係で接合することができる。
以上のように本実施形態によれば、原理的に配線基板の寸法変化量による制限を受けることなく、接合用配線列と、素子電極列とをずれを解消して接合することができる。
ここで、一般的には、配線基板の寸法変化は配線基板の製造ロット内では大きな差異では無い為、配線基板の出荷検査もしくは受け入れ検査時の寸法測定結果から、移動量を配線基板のロット毎に設定することもできる。
なお、以上では配線基板３１の寸法が伸びた場合について述べたが、逆に配線基板３１が縮小した場合は、半導体素子３の移動方向を反対にするだけで全く同様に位置を合わせることができることは言うまでも無い。
（第２の実施形態）
図２は、本発明の第２の実施形態にかかる半導体装置の製造方法を示す平面図である。図２において、図１（ａ）に示した半導体装置の要素と同一の要素には、同一の参照符号を付して、説明の繰り返しを省略する。本実施形態の構成では、配線基板１上に、第１認識マーク１６、第２認識マーク１７が形成されている。第１認識マーク１６と第２認識マーク１７間の距離はＷ０である。
図２（ｂ）は図２（ａ）に比較し、配線基板３１の寸法が延びた場合を示す。この場合、第１認識マーク１１と認識マーク１２間の距離はＷ１＞Ｗ０となり、配線基板３１の寸法変化は、（Ｗ１−Ｗ０)に比例する。
従って、半導体素子３を配線基板３１に載置する際に、半導体素子３をｘ方向に距離ｄｘ＝α×（Ｗ１−Ｗ０)だけ移動させ、ｙ方向に距離ｄｙ＝β×（Ｗ１−Ｗ０）だけ移動させる。それにより、それにより、第１接合用配線列４のピッチが第１素子電極列９のピッチと等しく、第２接合用配線列６のピッチが第２素子電極列１１のピッチと等く、第３接合用配線列５のピッチが第２素子電極列１３のピッチと等しく、かつ第４接合用配線列７のピッチが第２素子電極列１５のピッチと等しい位置関係に調整することができる。その結果、第１接合用配線列４と第１素子電極列９及び、第２接合用配線列６と第２素子電極列１１及び、第３接合用配線列５と第３素子電極列１３及び、第４接合用配線列７と第２素子電極列１４とを、適切な相互関係で接合することができる。
この第４の実施形態によれば、実際に接合に用いる配線基板３１の第１及び第２認識マーク１６、１７の距離の変移（Ｗ１−Ｗ０）に応じて、半導体素子３の移動距離ｄｘ,ｄｙを最適な値に設定することができる。そのため、配線基板３１のロット毎に移動量を設定する第１の実施形態と比較し、更に接合の位置精度を向上させることができる。
なお、以上では配線基板３１の寸法が伸びた場合について述べたが、逆に配線基板３１が縮小した場合は、半導体素子３の移動方向を反対にするだけで全く同様に位置を合わせることができることは言うまでも無い。
【産業上の利用可能性】
【０００８】
本発明の半導体装置は、寸法変化の比較的大きな有機基材上に形成されたパターンへの精密な位置合わせ技術として有用である。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態における半導体装置を示す平面図
【図２】本発明の第２の実施形態における半導体装置を示す平面図
【図３】従来の半導体装置を示す平面図
【符号の説明】
【００１０】
１  絶縁性基材
２  導体配線
３  半導体素子
４  第１接合用配線列
５  第２接合用配線列
６  第３接合用配線列
７  第４接合用配線列
８  第１辺
９  第１素子電極列
１０  第２辺
１１  第２素子電極列
１２  第３辺
１３  第３素子電極列
１４  第４辺
１５  第４素子電極列
１６  第１認識マーク
１７  第２認識マーク
３１  配線基板
４１  絶縁性基材
４２  導体配線
４３  接合用配線列
４４  配線基板
４５  半導体素子
４６  素子電極
【図１】
2014033059.tif 000003
【図２】
2014033059.tif 000004
【図３】
2014033059.tif 000005