(57)【要約】【課題】耐性が高く、低コスト化が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１導電形の第１半導体領域と、第１半導体領域の上に設けられ第１半導体領域よりも不純物濃度が高い第１導電形の第２半導体領域と、を含む半導体積層体と、半導体積層体によって側面と下端とが囲まれた第３半導体領域と、半導体積層体と第３半導体領域との間に設けられた第２導電形の第４半導体領域と、第４半導体領域が接する半導体積層体の内側面とは反対側の半導体積層体の外側面に接する第１導電形の第５半導体領域と、第３半導体領域、第４半導体領域、および第２半導体領域に、第１絶縁膜を介して接する第１電極と、第４半導体領域と第５半導体領域との間に設けられ、第２絶縁膜を介して半導体積層体に側面が接している第２電極と、第３半導体領域に電気的に接続された第３電極と、第５半導体領域に電気的に接続された第４電極と、を備える。【選択図】図１
2014033166.tif 000002
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられ前記第１半導体領域よりも不純物濃度が高い第１導電形の第２半導体領域と、を含む半導体積層体と、
側面と下端とを有し、前記半導体積層体によって前記側面と前記下端とが囲まれた第３半導体領域と、
前記半導体積層体と前記第３半導体領域との間に設けられた第２導電形の第４半導体領域と、
前記第４半導体領域が接する前記半導体積層体の内側面とは反対側の前記半導体積層体の外側面に接する第１導電形の第５半導体領域と、
前記第３半導体領域、前記第４半導体領域、および前記第２半導体領域に、第１絶縁膜を介して接する第１電極と、
前記第４半導体領域と第５半導体領域との間に設けられ、第２絶縁膜を介して前記半導体積層体に側面が接している第２電極と、
前記第３半導体領域に電気的に接続された第３電極と、
前記第５半導体領域に電気的に接続された第４電極と、
を備え、
前記第２電極の下端は、前記第１半導体領域の下面と前記第１半導体領域の上面との間に位置し、
前記第１半導体領域の前記上面は、前記第３半導体領域の前記下端と前記第４半導体領域の下端との間に位置している半導体装置。
【請求項２】
第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられ前記第１半導体領域よりも不純物濃度が高い第１導電形の第２半導体領域と、を含む半導体積層体と、
側面と下端とを有し、前記半導体積層体によって前記側面と前記下端とが囲まれた第３半導体領域と、
前記半導体積層体と前記第３半導体領域との間に設けられた第２導電形の第４半導体領域と、
前記第４半導体領域が接する前記半導体積層体の内側面とは反対側の前記半導体積層体の外側面に接する第１導電形の第５半導体領域と、
前記第３半導体領域、前記第４半導体領域、および前記第２半導体領域に、第１絶縁膜を介して接する第１電極と、
前記第４半導体領域と第５半導体領域との間に設けられ、第２絶縁膜を介して前記半導体積層体に側面が接している第２電極と、
前記第３半導体領域に電気的に接続された第３電極と、
前記第５半導体領域に電気的に接続された第４電極と、
を備えた半導体装置。
【請求項３】
前記第２電極の下端は、前記第１半導体領域の下面と前記第１半導体領域の上面との間に位置している請求項２記載の半導体装置。
【請求項４】
前記第１半導体領域の前記上面は、前記第３半導体領域の前記下端と前記第４半導体領域の下端との間に位置している請求項３記載の半導体装置。
【請求項５】
前記第１電極の下端は、前記第２電極の下端より上側に位置している請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第４半導体領域は、前記第４半導体領域の上端部から前記第５半導体領域の側に突出する突出部を有する請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられ前記第１半導体領域よりも不純物濃度が高い第１導電形の第２半導体領域と、を含む半導体積層体にトレンチを形成する工程と、
前記トレンチの底面の上および前記トレンチの内側面の上に、第２導電形の第４半導体領域と、第１導電形の第３半導体領域と、を順に形成する工程と、
前記第４半導体領域が前記半導体積層体に接する前記半導体積層体の内側面とは反対側の前記半導体積層体の外側面に接する第１導電形の第５半導体領域を形成する工程と、
前記第４半導体領域と第５半導体領域との間に形成され、第２絶縁膜を介して前記半導体積層体に側面が接している第２電極を形成する工程と、
前記第３半導体領域、前記第４半導体領域、および前記第２半導体領域に、第１絶縁膜を介して接する第１電極を形成する工程と、
前記第３半導体領域に電気的に接続された第３電極と、前記第５半導体領域に電気的に接続された第４電極と、を形成する工程と、
を備えた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
パワーＭＯＳＦＥＴとして、プレーナ型構造のＭＯＳＦＥＴやトレンチ型構造のＭＯＳＦＥＴがある。プレーナ型構造のＭＯＳＦＥＴは、ゲート電極に所定の電圧を印加することにより、ベース領域表面に反転層を形成して半導体基板の横方向に電流を通電させる。一方、トレンチ型構造のＭＯＳＦＥＴでは基板に対して垂直方向に設けられたトレンチゲート電極に所定の電圧を印加することにより、ゲート電極に対向するベース領域に反転層を形成して半導体基板に対して縦方向に電流を通電させる。
【０００３】
これに対し、さらなる大電流を通電させることが可能なパワーＭＯＳＦＥＴとして、３次元型構造のＭＯＳＦＥＴが注目されている。そして、このような３次元型構造のＭＯＳＦＥＴにおいては、さらなる耐圧の向上と低コスト化が望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２７４３９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、耐性が高く、低コスト化が可能な半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１導電形の第１半導体領域と、前記第１半導体領域の上に設けられ前記第１半導体領域よりも不純物濃度が高い第１導電形の第２半導体領域と、を含む半導体積層体と、側面と下端とを有し、前記半導体積層体によって前記側面と前記下端とが囲まれた第３半導体領域と、前記半導体積層体と前記第３半導体領域との間に設けられた第２導電形の第４半導体領域と、前記第４半導体領域が接する前記半導体積層体の内側面とは反対側の前記半導体積層体の外側面に接する第１導電形の第５半導体領域と、を備える。また、実施形態の半導体装置は、前記第３半導体領域、前記第４半導体領域、および前記第２半導体領域に、第１絶縁膜を介して接する第１電極と、前記第４半導体領域と第５半導体領域との間に設けられ、第２絶縁膜を介して前記半導体積層体に側面が接している第２電極と、前記第３半導体領域に電気的に接続された第３電極と、前記第５半導体領域に電気的に接続された第４電極と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る半導体装置の斜視模式図である。
【図２】図２は第１実施形態に係る半導体装置の模式図であり、図（ａ）は平面模式図、図（ｂ）は断面模式図である。
【図３】第１実施形態に係る半導体装置の製造過程を説明する斜視模式図である。
【図４】第１実施形態に係る半導体装置の製造過程を説明する斜視模式図である。
【図５】第１実施形態に係る半導体装置の製造過程を説明する斜視模式図である。
【図６】第１実施形態に係る半導体装置の製造過程を説明する斜視模式図である。
【図７】第１実施形態に係る半導体装置の製造過程を説明する斜視模式図である。
【図８】第１の参考例に係る半導体装置の斜視模式図である。
【図９】第１の参考例に係る半導体装置の製造過程を説明する斜視模式図である。
【図１０】第１の参考例に係る半導体装置の製造過程を説明する斜視模式図である。
【図１１】第２の参考例に係る半導体装置の製造過程を説明する斜視模式図である。
【図１２】第２実施形態に係る半導体装置の斜視模式図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
【０００９】
（第１実施形態）  
図１は第１実施形態に係る半導体装置の斜視模式図である。  
図２は第１実施形態に係る半導体装置の模式図であり、図（ａ）は平面模式図、図（ｂ）は断面模式図である。
【００１０】
図１では、半導体装置１の内部の構造を表すために、半導体装置１の表面の一部を取り除いた状態が表されている。
【００１１】
図２（ａ）では図１のＸ−Ｙ平面に沿ってベース領域の上端とゲート電極５０の下端との間を切断した場合の半導体装置１の平面が表されている。図２（ｂ）では図２（ａ）のＡ−Ａ’線に沿った断面が表されている。
【００１２】
第１実施形態に係る半導体装置１は三次元型構造のＭＯＳＦＥＴである。半導体装置１は半導体積層体１０を備える。半導体積層体１０はｎ−−形の低濃度領域（第１半導体領域）１１と、低濃度領域１１の上に設けられたｎ−形のドリフト領域（第２半導体領域）１２と、を含む。ドリフト領域１２に含まれる不純物（ドーパント）の濃度は、低濃度領域１１に含まれる不純物の濃度よりも高い。低濃度領域１１の比抵抗はドリフト領域１２の比抵抗よりも高い。
【００１３】
また、半導体装置１はｎ＋形のソース領域（第３半導体領域）２０と、ｐ形のベース領域（第４半導体領域）３０と、ｎ＋形のドレイン領域４０ａと、を備える。ソース領域２０は側面２０ｗと下端２０ｄとを有し、半導体積層体１０によって、その側面２０ｗと下端２０ｄとが囲まれている。ベース領域３０は半導体積層体１０とソース領域２０との間に設けられている。ソース領域２０およびベース領域３０はＹ方向に延在している。ベース領域３０が接する半導体積層体１０の内側面１０ｗａとは反対側の半導体積層体１０の外側面１０ｗｂには、ドレイン領域４０ａが接している。
【００１４】
図１（ａ）では、半導体積層体１０の外側面１０ｗｂに接するドレイン領域４０ａが表されているほか、半導体積層体１０の下に設けられたｎ＋形のドレイン領域４０ｂが表されている。ドレイン領域４０ａとドレイン領域４０ｂとは連なり、一体のドレイン領域（第５半導体領域）４０になっている。すなわち、半導体積層体１０はドレイン領域４０によって囲まれている。また、第１実施形態においては、ドレイン領域４０ｂと、ドレイン領域４０ｂの上に設けられた低濃度領域１１と、低濃度領域１１の上に設けられたドリフト領域１２と、を含む積層体を半導体積層体１０と呼称してもよい。
【００１５】
また、半導体装置１はゲート電極（第１電極）５０と、フィールドプレート電極６０（第２電極）と、を備える。ゲート電極５０はソース領域２０、ベース領域３０、およびドリフト領域１２に、ゲート絶縁膜（第１絶縁膜）５１を介して接している。ゲート電極５０はゲート配線５２に接続されている。フィールドプレート電極６０はベース領域３０とドレイン領域４０ａとの間に設けられている。フィールドプレート電極６０はフィールドプレート絶縁膜（第２絶縁膜）６１を介して半導体積層体１０に、その側面６０ｗが接している。フィールドプレート電極６０はフィールドプレート配線６２に接続されている。
【００１６】
また、半導体装置１においては、ソース領域２０およびベース領域３０に、ソース電極（第３電極）７０が電気的に接続されている。ドレイン領域４０には、ドレイン電極（第４電極）７１が電気的に接続されている。フィールドプレート電極６０は、フィールドプレート配線６２を介してソース電極７０に接続してもよい。
【００１７】
また、ドレイン領域４０ａ、ドリフト領域１２、ベース領域３０、およびソース領域の上には、層間絶縁膜８０、８１、８２が設けられている。層間絶縁膜８０はフィールドプレート配線６２とドレイン領域４０ａおよびドリフト領域１２との間に設けられている。層間絶縁膜８１はフィールドプレート配線６２とゲート配線５２との間に設けられている。層間絶縁膜８２はゲート配線５２を覆っている。
【００１８】
なお、図１、２では、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄと低濃度領域１１の上面１１ｕとの間に位置している状態が表されている。換言すれば、フィールドプレート電極６０の下端６０ｄは、低濃度領域１１のなかに位置している。しかし、第１実施形態に係る半導体装置１の形態は、この状態に限らない。
【００１９】
例えば、フィールドプレート電極６０の下端６０ｄは、低濃度領域１１の上面１１ｕより上側に位置してもよい。この場合、フィールドプレート電極６０の下端６０ｄは、ドリフト領域１２のなかに位置する。また、フィールドプレート電極６０の下端６０ｄは、低濃度領域１１の下面１１ｄより下側に位置してもよい。この場合、フィールドプレート電極６０の下端６０ｄは、ドレイン領域４０ａのなかに位置する。
【００２０】
また、図１、２では、低濃度領域１１の上面１１ｕがソース領域２０の下端２０ｄとベース領域３０の下端３０ｄとの間に位置している状態が表されている。しかし、第１実施形態に係る半導体装置１の形態は、この状態に限らない。例えば、低濃度領域１１の上面１１ｕは、ソース領域２０の下端２０ｄよりも上側に位置してもよい。
【００２１】
また、図１、２では、ゲート電極５０の下端５０ｄがフィールドプレート電極６０の下端６０ｄより上側に位置している状態が表されている。さらに、図１、２ではゲート電極５０の下端５０ｄがソース領域２０の下端２０ｄより上側に位置している状態が表されている。しかし、第１実施形態に係る半導体装置１の形態は、この状態に限らない。例えば、ゲート電極５０の下端５０ｄは、ソース領域２０の下端２０ｄとベース領域３０の下端３０ｄとの間に位置してもよい。また、ゲート電極５０の下端５０ｄは、ベース領域３０の下端３０ｄよりも下側に位置してもよい。
【００２２】
なお、ゲート電極５０とソース領域２０との間の寄生容量を低減するには、Ｚ方向から半導体装置１を眺めたときのゲート配線５２とソース領域２０（もしくはソース電極７０）との重なりがなるべく小さくなることが好ましい。あるいは、ゲート配線５２とソース領域２０との間に設けられた絶縁膜（層間絶縁膜８０、８１）の厚さがなるべく厚いほうが好ましい。
【００２３】
低濃度領域１１、ドリフト領域１２、ソース領域２０、ベース領域３０、およびドレイン領域４０の主成分は例えばシリコン（Ｓｉ）である。ゲート電極５０およびフィールドプレート電極６０の材料は、例えば不純物がドープされたポリシリコンもしくは不純物がドープされたアモルファスシリコンである。ゲート絶縁膜５１およびフィールドプレート絶縁膜６１の材料は、例えば酸化シリコン（ＳｉＯ２）である。ソース電極７０およびドレイン領域４０の材料は、金属である。
【００２４】
ｎ−−形、ｎ−形、およびｎ＋形の表記のうち、ｎ−−形が最も不純物濃度が低く、ｎ＋形が最も不純物濃度が高いことを意味する。ｎ−−形、ｎ−形、およびｎ＋形を第１導電形と呼称してもよい。また、ｐ形、ｐ＋形を第２導電形と呼称してもよい。ｐ＋形はｐ形よりも不純物濃度が高いことを意味する。第１導電形の不純物元素としては、例えば、ヒ素（Ａｓ）、リン（Ｐ）等があげられる。第２導電形の不純物元素としては、例えば、ホウ素（Ｂ）があげられる。
【００２５】
半導体装置１の製造過程について説明する。  
図３〜図７は第１実施形態に係る半導体装置の製造過程を説明する斜視模式図である。
【００２６】
まず、図３（ａ）に表されるように、ドレイン領域４０ｂ、低濃度領域１１、およびドリフト領域１２を含む半導体積層体１０を準備する。低濃度領域１１はドレイン領域４０ｂの上にエピタキシャル成長法によって予め形成された半導体結晶層である。ドリフト領域１２は低濃度領域１１の上にエピタキシャル成長法によって予め形成された半導体結晶層である。図３（ａ）に表される半導体積層体１０は３層の半導体領域を含む半導体ウェーハである。
【００２７】
第１実施形態ではドレイン領域４０ｂの上に予め低濃度領域１１およびドリフト領域１２が設けられた半導体積層体１０にプロセス処理を施す。
【００２８】
次に、図３（ｂ）に表されるように、半導体積層体１０にトレンチ１０ｔａを形成する。例えば、半導体積層体１０の上にマスク９０をパターニングして、マスク９０から開口された半導体積層体１０にエッチング処理を施す。エッチングは例えば、ＲＩＥ（Reactive Ion Etching）である。この段階では、トレンチ１０ｔａの底面１０ｂが低濃度領域１１の上面１１ｕと下面１１ｄの間に位置するように調整する。底面１０ｂは、表出された半導体積層体１０の内側面１０ｗａに連なっている。
【００２９】
次に、図４（ａ）に表されるように、トレンチ１０ｔａの底面１０ｂの上および内側面１０ｗａの上に、ベース領域３０と、ソース領域２０と、を順に形成する。ベース領域３０およびソース領域２０は、エピタキシャル成長法によって形成される。ベース領域３０およびソース領域２０は、マスク９０の上にも形成される。この段階において、ベース領域３０が半導体積層体１０の内側面１０ｗａに接した状態が得られる。
【００３０】
次に、図４（ｂ）に表されるように、マスク９０と、マスク９０の上に形成されたベース領域３０およびソース領域２０のそれぞれの余剰部分をＣＭＰ（Chemical Mechanical Polishing）によって除去する。これにより、ドリフト領域１２、ベース領域３０、およびソース領域２０のそれぞれの上面が面一になる。
【００３１】
次に、図５（ａ）に表されるように、半導体積層体１０にトレンチ１０ｔｂを形成する。例えば、半導体積層体１０の上にマスク９１をパターニングして、マスク９１から開口された半導体積層体１０にエッチング処理を施す。エッチングは例えば、ＲＩＥである。この段階では、ドレイン領域４０ｂがトレンチ１０ｔｂの底部から表出されるようにトレンチ１０ｔｂの深さを調整する。また、トレンチ１０ｔｂを設けたことにより、半導体積層体１０の外側面１０ｗｂが表出する。外側面１０ｗｂは上述した内側面１０ｗａとは反対側に位置している。
【００３２】
次に、トレンチ１０ｔｂのなかにドレイン領域４０ａを形成する。そして、マスク９１およびドレイン領域４０ａの余剰部分をＣＭＰによって除去する。この状態を、図５（ｂ）に表す。
【００３３】
図５（ｂ）に表されるように、この段階においてドレイン領域４０ａとドレイン領域４０ｂとが一体になったドレイン領域４０が形成される。ドレイン領域４０ａは例えばエピタキシャル成長法、ＣＶＤ（Chemical Vapor Deposition）法等によって形成される。ドレイン領域４０ａは半導体積層体１０の外側面１０ｗｂに接している。
【００３４】
次に、図６（ａ）に表されるように、ドレイン領域４０ａの上、ドリフト領域１２の上、ベース領域３０の上、およびソース領域２０の上に層間絶縁膜８０をパターニングする。そして、層間絶縁膜８０から開口された半導体積層体１０にエッチング処理を施し、半導体積層体１０にトレンチ６０ｔを形成する。続けて、トレンチ６０ｔの内壁に熱酸化法によってフィールドプレート絶縁膜６１を形成する。
【００３５】
この段階でのエッチング処理では、層間絶縁膜８０がマスクとして機能する。また、トレンチ６０ｔはベース領域３０とドレイン領域４０ａとの間に形成される。さらに、トレンチ６０ｔの底面６０ｂが低濃度領域１１の下面１１ｄと低濃度領域１１の上面１１ｕとの間に位置するように調整される。
【００３６】
次に、図６（ｂ）に表されるように、トレンチ６０ｔのなかにフィールドプレート電極６０を形成する。フィールドプレート電極６０の結晶性を促進させるために、フィールドプレート電極６０には必要に応じて加熱処理を施してもよい。そして、フィールドプレート電極６０に接続されたフィールドプレート配線６２を層間絶縁膜８０の上にパターニングする。フィールドプレート電極６０は例えば、ＣＶＤ法等によって形成される。フィールドプレート電極６０はベース領域３０とドレイン領域４０ａとの間に形成される。
【００３７】
これにより、フィールドプレート電極６０の側面６０ｗがフィールドプレート絶縁膜６１を介して半導体積層体１０に接した状態が得られる。また、フィールドプレート電極６０の下端６０ｄは、低濃度領域１１の下面１１ｄと低濃度領域１１の上面１１ｕとの間に位置している。
【００３８】
次に、図７（ａ）に表されるように、層間絶縁膜８０の上およびフィールドプレート配線６２の上に層間絶縁膜８１をパターニングする。そして、層間絶縁膜８０から開口された半導体積層体１０にエッチング処理を施し、半導体積層体１０にトレンチ５０ｔを形成する。続けて、トレンチ５０ｔの内壁に熱酸化法によってゲート絶縁膜５１を形成する。
【００３９】
この段階でのエッチング処理では、層間絶縁膜８１がマスクとして機能する。また、トレンチ５０ｔのなかに設けられたゲート絶縁膜５１は、ソース領域２０、ベース領域３０、およびドリフト領域１２のそれぞれに接している。さらに、トレンチ５０ｔの底面５０ｂがソース領域２０の下端２０ｄよりも上側に位置するように調整される。
【００４０】
次に、図７（ｂ）に表されるように、トレンチ５０ｔのなかにゲート電極５０を形成する。ゲート電極５０の結晶性を促進させるために、ゲート電極５０には必要に応じて加熱処理を施してもよい。さらに、ゲート電極５０に接続されたゲート配線５２を層間絶縁膜８１の上にパターニングする。ゲート電極５０は例えば、ＣＶＤ法等によって形成される。この段階において、ゲート電極５０はソース領域２０、ベース領域３０、およびドリフト領域１２のそれぞれにゲート絶縁膜５１を介して接する状態が得られる。また、ゲート電極５０の下端５０ｄは、ソース領域２０の下端２０ｄよりも上側に位置している。
【００４１】
この後は、図１、２に表されるように、層間絶縁膜８２と、ソース領域２０に電気的に接続されたソース電極７０と、ドレイン領域４０に電気的に接続されたドレイン電極７１と、を形成する。
【００４２】
第１実施形態の効果を説明する前に、第１および第２の参考例を説明する。  
図８は第１の参考例に係る半導体装置の斜視模式図である。
【００４３】
第１の参考例に係る半導体装置１００には上述した低濃度領域１１と、フィールドプレート電極６０と、が設けられていない。さらに、半導体装置１００にはフィールドプレート絶縁膜６１と、フィールドプレート配線６２と、が設けられていない。但し、半導体装置１００では、半導体装置１の低濃度領域１１の部分に代えて上述したドリフト領域１２が設けられている。これ以外の半導体装置１００の構成は半導体装置１と同じである。このような半導体装置１００は以下に説明する製造過程によって形成される。
【００４４】
まず、第１の参考例を説明する。  
図９および図１０は第１の参考例に係る半導体装置の製造過程を説明する斜視模式図である。  
第１の参考例では、まず、ドレイン領域４０からなる半導体ウェーハを準備して、ドレイン領域４０の上にマスク９２をパターニングする。そして、マスク９２から開口されたドレイン領域４０にＲＩＥ加工を施す。この状態を、図９（ａ）に表す。
【００４５】
図９（ａ）に表されるように、トレンチ４０ｔが設けられたドレイン領域４０が形成される。トレンチ４０ｔのＸ方向の幅は、トレンチ１０ｔａのＸ方向の幅よりも広い。また、トレンチ４０ｔのＺ方向の深さは、トレンチ１０ｔａのＺ方向の深さよりも深い。
【００４６】
次に、図９（ｂ）に表されるように、トレンチ４０ｔの底面４１の上および内側面４０ｗａの上に、ドリフト領域１２と、ベース領域３０と、ソース領域２０と、を順に形成する。ドリフト領域１２、ベース領域３０、およびソース領域２０は、エピタキシャル成長法によって形成される。
【００４７】
次に、図９（ｃ）に表されるように、ドレイン領域４０の上、ドリフト領域１２の上、ベース領域３０の上、およびソース領域２０の上に層間絶縁膜８０、８１を形成する。そして、層間絶縁膜８０、８１から開口された半導体層にエッチング処理を施してトレンチを形成した後、このトレンチのなかにゲート絶縁膜５１と、ゲート電極５０と、を形成する。さらに、ゲート配線５２を層間絶縁膜８１の上にパターニングする。このような製造過程によって第１の参考例に係る半導体装置１００が形成される。
【００４８】
第１の参考例では、トレンチ４０ｔのなかに３層のエピタキシャル層（ドリフト領域１２、ベース領域３０、ソース領域２０）を埋め込む方法が採られている。そして、トレンチ４０ｔのなかに最初に形成するドリフト領域１２の厚さは他のエピタキシャル層（ベース領域３０、ソース領域２０）の厚さよりも厚い。従って、ドリフト領域１２の埋め込み形状がベース領域３０およびソース領域２０の埋め込み形状に大きく影響を与えてしまう。
【００４９】
例えば、エピタキシャル層の成長速度は、トレンチ４０ｔの底面４１よりもトレンチ４０ｔの開口部４０ｕの付近のほうが早くなる場合がある。このような場合、ドリフト領域１２に設けられるトレンチ１２ｔは、図１０（ａ）のごとく、いわゆる逆テーパ形になり易い。そして、このようなトレンチ１２ｔにベース領域３０およびソース領域２０を埋め込むと、図１０（ｂ）のごとく、ソース領域２０の内部にシーム２０ｓが形成される場合がある。
【００５０】
シーム２０ｓを発生させないために、逆テーパ形のトレンチ１２ｔの上部をエッチング処理によって広げる方法がある。例えば、図１０（ａ）の状態のドリフト領域１２を塩化水素（ＨＣｌ）の雰囲気に晒して、トレンチ１２ｔの開口部付近を取り除く方法である。しかし、この方法を導入すると、エッチング処理工程が必須になってしまい製造工程が短縮されなくなる。
【００５１】
次に、第２の参考例を説明する。  
ドリフト領域１２よりも不純物濃度が低い低濃度領域は以下に説明する製造過程によって形成することもできる。  
図１１は第２の参考例に係る半導体装置の製造過程を説明する斜視模式図である。
【００５２】
例えば、第１の参考例のごとく、トレンチ４０ｔが設けられたドレイン領域４０を準備した後、トレンチ４０ｔの底面４１の上および内側面４０ｗａの上に、ドリフト領域１２を形成する。この状態を図１１（ａ）に表す。トレンチ４０ｔのなかにはドリフト領域１２を完全に埋め込まず、トレンチ１２ｔが設けられたドリフト領域１２を形成する。ドリフト領域１２はエピタキシャル成長法によって形成される。
【００５３】
次に、図１１（ｂ）に表されるように、トレンチ１２ｔの底面１２ｂと、この底面１２ｂに連なるドリフト領域１２の内側面１２ｗａにｐ形不純物（例えば、ホウ素）を注入する。ｐ形不純物を注入することにより、ドリフト領域１２に含まれるｎ形不純物がｐ形不純物によって相殺されて（カウンタイオン注入法）、ドリフト領域１２よりも低濃度のｎ−−形の低濃度領域１１０が形成される。低濃度領域１１０はトレンチ１２ｔの底面１２ｂと、この底面１２ｂに連なる内側面１２ｗａと、を覆っている。
【００５４】
次に、図１１（ｃ）に表されるように、トレンチ１２ｔのなかにベース領域３０と、ソース領域２０と、を順に形成する。ベース領域３０およびソース領域２０は、エピタキシャル成長法によって形成される。
【００５５】
第２の参考例では、イオン注入したｐ形不純物を活性化させるために、ｐ形不純物を注入した後に高温かつ長時間にわたるアニール処理が必要になる。これは、カウンタイオン注入を促進させるために、注入したｐ形不純物を限りなく活性化させる必要があるからである。このためには、高温かつ長時間にわたるアニール処理が必要になる。しかし、このようなアニール処理を行うと、ｎ＋形のドレイン領域４０からｎ形不純物がドリフト領域１２を介してベース領域３０に拡散し易くなり、ドリフト領域１２もしくはベース領域３０において所望の不純物濃度プロファイルが得られなくなる可能性がある。
【００５６】
また、第２の参考例では、アニール処理での不純物の拡散距離を考慮する都合上、複数のトレンチ１２ｔのピッチを拡散距離以下に設計することができない。例えば、隣り合うトレンチ１２ｔの間の距離が不純物拡散距離以下になると、隣り合う低濃度領域同士が重なってしまうからである。このため、第２の参考例では、素子の微細化に限界が生じる。また、イオン注入では、低濃度領域１１０内のｐ形不純物の濃度が不均一になることもある。このため、低濃度領域１１０の一部がｐ形半導体になる可能性がある。
【００５７】
これに対して、半導体装置１はフィールドプレート電極６０と、低濃度領域１１と、を備える。
【００５８】
フィールドプレート電極６０が設けられたことにより、半導体装置１ではゲート電極５０とドレイン領域４０との間の寄生容量がより低減する。これにより、半導体装置１では高速スイッチングが可能になる。また、フィールドプレート電極６０が設けられたことにより、オフ時にはドリフト領域１２の空乏化が促進される。従って、フィールドプレート電極６０を設けない場合に比べて、ドリフト領域１２の不純物濃度を高く設定することができる。これにより、半導体装置１００に比べて半導体装置１ではオン抵抗が低減する。
【００５９】
また、半導体装置１では、ドリフト領域１２よりも不純物濃度が低い低濃度領域１１をドリフト領域１２の下側に設けている（図１、２参照）。そして、ベース領域３０の下端３０ｄと、下端３０ｄに連なるベース領域３０の側面３０ｗの一部と、を低濃度領域１１によって覆っている。
【００６０】
これにより、半導体装置１では半導体装置１００に比べてベース領域３０の下端３０ｄから空乏層が伸びやすくなる。その結果、半導体装置１００に比べてベース領域３０の下端付近の電界強度が緩和される。従って、半導体装置１の耐圧は半導体装置１００の耐圧に比べてさらに高くなる。
【００６１】
また、低濃度領域１１は、ベース領域３０の下端３０ｄと、下端３０ｄに連なるベース領域３０の側面３０ｗの一部と、覆うほか、ドリフト領域１２の下側の全域に設けられている。低濃度領域１１は半導体ウェーハの一部であり、そのＺ方向の厚さは均一である。また、第１実施形態では、イオン注入後の高温かつ長時間のアニール処理を要しないために、低濃度領域１１の不純物濃度は低濃度領域１１０に比べて均一になっている。従って、第１実施形態に係る低濃度領域１１では、第２の参考例に係る低濃度領域１１０に比べて、ベース領域３０から伸びる空乏層の距離がより長くなる。このため、半導体装置の耐圧がさらに高くなる。
【００６２】
また、第１実施形態では、３層の半導体領域を含む半導体ウェーハを用いてこの半導体ウェーハにトレンチを形成し、このトレンチのなかにベース領域３０とソース領域２０とをエピタキシャル成長させる。すなわち。第１実施形態では、第１の参考例のごとく、ドリフト領域１２の形成を要しない。これにより、第１実施形態ではソース領域２０内にシーム２０ｓが発生し難くなる。また、ドリフト領域１２をトレンチ内に成長させない分、製造工程が簡略になる。
【００６３】
また、第１実施形態では、第２の参考例のごとく低濃度領域をイオン注入によって形成することを要しない。さらに、イオン注入後のアニール処理も要しない。このため、第１実施形態では、製造工程が簡略になり、さらに、所望の不純物濃度プロファイルを有する低濃度領域１１、ドリフト領域１２、およびベース領域３０を形成することができる。
【００６４】
また、第１実施形態では、アニール処理での不純物の拡散距離を考慮せずに済むため、第２の参考例に比べて素子を微細に設計できる。また、低濃度領域１１の一部がｐ形半導体になることもない。
【００６５】
また、第１実施形態は、低濃度領域１１の上面１１ｕがソース領域２０の下端２０ｄとベース領域３０の下端３０ｄとの間に位置する形態（図１、２参照）のほか、低濃度領域１１の上面１１ｕがソース領域２０の下端２０ｄよりも上側に位置する形態を含む。オン抵抗をより下げるためには、ドリフト領域１２の体積をより大きく設計できる前者の形態がより好ましい。また、半導体装置の耐圧をより高めるためには、ベース領域３０の下端付近の電界強度がより緩和する後者の形態がより好ましい。このような半導体装置の用途の使い分けは、製造過程においてトレンチ１０ｔａの深さを調整することで足りる。
【００６６】
また、第１実施形態においては、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄより下側に位置している状態よりも、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の上面１１ｕより上側に位置している状態がより好ましい。さらに、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の上面１１ｕより上側に位置している状態よりも、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄと低濃度領域１１の上面１１ｕとの間に位置している状態がより好ましい。
【００６７】
フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄより下側に位置している状態では、フィールドプレート電極６０の下端６０ｄがドレイン領域４０ｂのなかに位置する。従って、フィールドプレート電極６０の下端６０ｄに電界が集中したり、ドレイン領域４０ｂと低濃度領域１１との界面付近に電界が集中したりする。その結果、耐圧向上に限界が発生する可能性がある。このように、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄより下側に位置している状態よりも、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の上面１１ｕより上側に位置している状態がより好ましい。
【００６８】
また、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の上面１１ｕより上側に位置している状態よりも、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄと低濃度領域１１の上面１１ｕとの間に位置している状態のほうがフィールドプレート電極６０の下端付近の電界が緩和される。従って、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の上面１１ｕより上側に位置している状態よりも、フィールドプレート電極６０の下端６０ｄが低濃度領域１１の下面１１ｄと低濃度領域１１の上面１１ｕとの間に位置している状態がより好ましい。
【００６９】
また、第１実施形態においては、ゲート電極５０の下端５０ｄがフィールドプレート電極６０の下端６０ｄより上側に位置しているので、ゲート電極５０の下端５０ｄへの電界集中がフィールドプレート電極６０によって緩和される。このため、ゲート酸化膜６１の耐圧低下が起き難くなる。
【００７０】
また、ゲート電極５０の下端５０ｄがソース領域２０の下端２０ｄとベース領域３０の下端３０ｄとの間に位置する状態よりも、ゲート電極５０の下端５０ｄがソース領域２０の下端２０ｄより上側に位置している状態もしくはゲート電極５０の下端５０ｄがベース領域３０の下端３０ｄよりも下側に位置する状態がより好ましい。これは、ゲート電極５０の下端５０ｄがソース領域２０の下端２０ｄとベース領域３０の下端３０ｄとの間に位置すると、ベース領域３０内で伸びる空乏層がゲート電極５０の下端５０ｄによって遮られるからである。空乏層がゲート電極５０の下端５０ｄによって遮られると、ベース領域３０内で空乏層が十分に伸びず、耐圧低下を引き起こす可能性がある。
【００７１】
このように、第１実施形態によれば、耐性が高く、低コスト化が可能な半導体装置が実現する。
【００７２】
（第２実施形態）  
図１２は第２実施形態に係る半導体装置の斜視模式図である。
【００７３】
第２実施形態に係る半導体装置２の基本構造は第１実施形態に係る半導体装置１の基本構造と同じである。但し、半導体装置２のベース領域３０は、ベース領域３０の上端部からドレイン領域４０ａの側に突出する突出部３０ａを含む。突出部３０ａはｐ＋形シリコン層である。突出部３０ａは例えばイオン注入、エピタキシャル成長法等によって形成される。
【００７４】
突出部３０ａが設けられたことにより、突出部３０ａとドリフト領域１２との間にｐｎダイオードが設けられる。これにより半導体装置２ではサージ吸収が促進されて、その耐圧がさらに高くなる。
【００７５】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００７６】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００７７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
１、２、１００  半導体装置
１０  半導体積層体
１０ｔａ、１０ｔｂ、１２ｔ、４０ｔ、５０ｔ、６０ｔ  トレンチ
１０ｂ、１２ｂ、４１、５０ｂ、６０ｂ  底面
１０ｗａ、１２ｗａ、４０ｗａ  内側面
１０ｗｂ  外側面
１１、１１０  低濃度領域
１１ｄ  下面
１１ｕ  上面
１２  ドリフト領域
２０  ソース領域
２０ｄ、３０ｄ、５０ｄ、６０ｄ  下端
２０ｓ  シーム
２０ｗ、３０ｗ、６０ｗ  側面
３０  ベース領域
３０ａ  突出部
４０、４０ａ、４０ｂ  ドレイン領域
４０ｕ  開口部
５０  ゲート電極
５１  ゲート絶縁膜
５２  ゲート配線
６０  フィールドプレート電極
６１  フィールドプレート絶縁膜
６２  フィールドプレート配線
７０  ソース電極
７１  ドレイン電極
８０、８１、８２  層間絶縁膜
９０、９１、９２  マスク
【図１】
2014033166.tif 000003
【図２】
2014033166.tif 000004
【図３】
2014033166.tif 000005
【図４】
2014033166.tif 000006
【図５】
2014033166.tif 000007
【図６】
2014033166.tif 000008
【図７】
2014033166.tif 000009
【図８】
2014033166.tif 000010
【図９】
2014033166.tif 000011
【図１０】
2014033166.tif 000012
【図１１】
2014033166.tif 000013
【図１２】
2014033166.tif 000014