(57)【要約】【課題】低い動作電圧でも、高い光の取り出し効率が実現され、且つ簡易なプロセスにて製造することが可能な窒化物発光素子を実現する。【解決手段】  窒化物発光素子１は、支持基板１１上に、ｎ層３５と、ｐ層３１と、ｎ層３５及びｐ層３１に挟まれた位置に形成された発光層３３を有し、ｎ層３５は、ドープされているＳｉ濃度が７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成されている。【選択図】        図１
2014199849.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に、ｎ層と、ｐ層と、前記ｎ層と前記ｐ層に挟まれた位置に形成された発光層を有する窒化物発光素子であって、
前記ｎ層は、ドープされているＳｉ濃度が７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成されていることを特徴とする窒化物発光素子。
【請求項２】
前記ｎ層は、比抵抗が１×１０−３Ω・ｃｍ以下であることを特徴とする請求項１に記載の窒化物発光素子。
【請求項３】
前記ｎ層は、膜厚が１００ｎｍ以上であることを特徴とする請求項１又は２に記載の窒化物発光素子。
【請求項４】
前記ｎ層は、膜厚が１００ｎｍ以上５００ｎｍ以下であることを特徴とする請求項３に記載の窒化物発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物発光素子に関する。
【背景技術】
【０００２】
Ａｌ、Ｇａ、ＩｎなどのＩＩＩ族元素の窒化物による窒化物半導体素子は、ｎ型半導体よりなる電子供給層と、ｐ型半導体よりなる正孔供給層の間に、発光層を介在することで発光素子として利用される。より具体的には、ｎ型半導体層とｐ型半導体層の間に電圧を印加して、発光層に電流を流すことで当該領域を発光させる。
【０００３】
ここで、ｎ型半導体層、発光層、及びｐ型半導体層の積層体（以下、ここでは「ＬＥＤ層」と呼ぶ。）と、例えばｎ型半導体層の上層に積層される電極（以下、「ｎ側電極」と呼ぶ。）の間の抵抗値が高いと、発光に必要な電流を流すために必要な電圧が高くなってしまい、効率が低下する。このため、低い動作電圧で高い光量の光を取り出すためには、ＬＥＤ層とｎ側電極の間の抵抗値をなるべく低下させることが重要となる。
【０００４】
このような課題を受け、下記特許文献１には、ｎ型半導体層を、Ｓｉなどのｎ型不純物が高い濃度でドープされた高濃度層と、この高濃度層よりも低い濃度でｎ型不純物がドープされた低濃度層を順次積層させて形成したＬＥＤ素子が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２５８５２９号公報
【非特許文献】
【０００６】
【非特許文献１】S.Fritze, et al., “High Si and Ge n-type doping of GaN doping - Limits and impact on stress”, Applied Physics Letters 100, 122104, (2012)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
なるべく低い動作電圧で、発光層に対して必要な電流を流すためには、素子抵抗をできるだけ小さくすることが好ましい。このためには、ｎ型半導体層へのドープ量をできるだけ多くして、ｎ層とｎ側電極の間のオーミック接続を実現させる方法が考えられる。
【０００８】
ここで、窒化物発光素子として青色ＬＥＤを実現する場合には、一般的にｎ型半導体層としてＧａＮが用いられる。しかし、このＧａＮ層に対して注入するドーパントの濃度を１×１０１９／ｃｍ３以上にすると、原子結合の状態が悪化するなどの原因により、膜荒れが発生してしまうという現象が知られている（例えば、上記非特許文献１参照）。このような現象が生じてしまうと、低抵抗のｎ層が形成されず、結果的に発光効率が低下してしまう。
【０００９】
上記特許文献１では、この課題を克服すべく、高濃度のｎ層と低濃度のｎ層を交互に順次積層させる構成としている。同文献によれば、このような構成により高濃度層に形成された表面の荒れが低濃度層によって埋められるため、良質なｎ層が形成されるとされている。
【００１０】
しかし、特許文献１に記載の方法を採用した場合、ｎ層として高濃度層と低濃度層を順次交互に複数組積層させる必要があるため、プロセスが複雑化してしまうという別の問題が発生する。
【００１１】
本発明は上記の課題に鑑み、低い動作電圧でも、高い光の取り出し効率が実現され、且つ簡易なプロセスにて製造することが可能な窒化物発光素子を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の窒化物発光素子は、支持基板上に、ｎ層と、ｐ層と、前記ｎ層と前記ｐ層に挟まれた位置に形成された発光層を有する窒化物発光素子であって、
前記ｎ層は、ドープされているＳｉ濃度が７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成されていることを特徴とする。
【００１３】
本発明者の鋭意研究により、ｎ層をＧａＮではなくＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成したときには、ドープするＳｉ濃度を７×１０１９／ｃｍ３以上にしても膜荒れの問題が生じないことが確認できた。この結果、ｎ層の抵抗値を低下させることが可能となるため、低い動作電圧によっても発光に必要な電流量を発光層に流すことができ、発光効率を向上させることが可能である。
【００１４】
更に、上記構成を実現するに際しては、ｎ層として単にＳｉ濃度が７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）を形成するだけでよく、低濃度層と高濃度層を複数組交互に積層させる必要がない。よって、複雑な製造プロセスを必要とせず、簡易なプロセスにて窒化物発光素子を製造することが可能である。
【００１５】
特に、本発明者の鋭意研究により、ｎ層をＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成し、ドープするＳｉ濃度を７×１０１９／ｃｍ３以上とした場合、ｎ層の比抵抗を１×１０−３Ω・ｃｍ以下に実現できることが確認された。これにより、ｎ層を従来よりも１桁程度薄い膜厚（例えば０．１μｍ〜０．５μｍ程度）としても、低い動作電圧によって十分な電流量を発光層に流すことが可能となる。
【００１６】
また、ｎ層を上記のように低い比抵抗の値で実現できるため、このｎ層の上面に、仕事関数が４．１ｅＶ以下を示す、比較的仕事関数の小さい金属材料（例えばＴｉなど）は無論、仕事関数が５．０ｅＶ以上を示す、比較的仕事関数の大きな金属材料（例えばＮｉなど）で構成される電極を形成しても、ノンアニールによってオーミック接続が実現できる。
【００１７】
従来のように、ｎ層としてＧａＮで構成する場合には、膜荒れの問題が生じるため、１×１０１９／ｃｍ３以上のドーパントを注入することができなかった。このため、アニール処理を行うことなく仕事関数の高い金属材料をｎ側電極としてｎ層の上層に形成した場合、界面に生じるショットキー障壁に由来して、ｎ層とｎ側電極とのコンタクト抵抗が上昇してしまう。そこで、アニール処理を行ってコンタクト抵抗を低くすることが必要であった。
【００１８】
しかし、基板の表裏面に電圧を印加して発光層に電流を供給する、いわゆる縦型構造のＬＥＤ素子を実現する場合においては、プロセス時においてＡｕ−Ｓｎ合金等のハンダを介して基板の接合処理が行われる。アニール処理は通常５００℃以上の高温化で行う必要があるが、この温度はハンダの融点を上回ってしまう。このため、縦型構造のＬＥＤ素子においては、アニール処理を行うことができない。従って、ｎ側電極として利用できる材料としては、アニール処理を行うことなくオーミック接続の実現が可能な材料に限定されていた。
【００１９】
本構成によれば、ｎ層として高いドープ濃度が実現できるため、縦型のＬＥＤ素子として実現する場合であっても、仕事関数の比較的高い金属材料についてもｎ側電極として利用することができる。このため、ｎ側電極として選択できる材料の幅が広がり、素子設計の自由度を高めることができる。
【発明の効果】
【００２０】
本発明の窒化物発光素子によれば、ｎ層の抵抗値を低下させることが可能となるため、簡易なプロセスによって低い動作電圧によっても発光に必要な電流量を発光層に流すことができ、発光効率を向上させることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】窒化物発光素子の一実施形態の概略断面図である。
【図２Ａ】Ｓｉ濃度を７×１０１９／ｃｍ３としたときのＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の層表面の写真である。
【図２Ｂ】Ｓｉ濃度を１．５×１０１９／ｃｍ３としたときのＧａＮの層表面の写真である。
【図３】室温下でのＡｌｘＧａ１−ｘＮのＳｉ濃度と比抵抗の関係をプロットしたグラフである。
【図４Ａ】Ｉ−Ｖ特性検証のための検証用素子の構成図である。
【図４Ｂ】Ｉ−Ｖ特性検証のための検証用素子の構成図である。
【図５】ｎ層へのＳｉドープ濃度を異ならせた各検証用素子に対して電圧を印加したときのＩ−Ｖ特性を示すグラフである。
【図６】ｎ層の厚みを異ならせた各検証用素子に対して電圧を印加したときのＩ−Ｖ特性を示すグラフである。
【図７Ａ】ｎ層をＧａＮで構成した検証用素子に直接給電端子を形成したときのｎ層と給電端子間のＩ−Ｖ特性を示すグラフである。
【図７Ｂ】ｎ層へのＳｉドープ濃度を異ならせた各検証用素子に直接給電端子を形成したときのｎ層と給電端子間のＩ−Ｖ特性を示すグラフである。
【図７Ｃ】ｎ層へのＳｉドープ濃度を異ならせた各検証用素子に直接給電端子を形成したときのｎ層と給電端子間のＩ−Ｖ特性を示すグラフである。
【図８】給電端子を構成する金属材料を異ならせた各検証用素子に直接給電端子を形成したときのｎ層と給電端子間のＩ−Ｖ特性を示すグラフである。
【図９】窒化物発光素子の別の一実施形態の概略断面図である。
【発明を実施するための形態】
【００２２】
本発明の窒化物発光素子につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００２３】
［構造］
本発明の窒化物発光素子の構造の一例につき、図１を参照して説明する。図１は窒化物発光素子の一実施形態の概略断面図である。
【００２４】
窒化物発光素子１は、支持基板１１、導電層２０、絶縁層２１、ＬＥＤ層３０及び給電端子４２を含んで構成される。ＬＥＤ層３０は、ｐ層３１、発光層３３、及びｎ層３５が下からこの順に積層されて形成されている。
【００２５】
（支持基板１１）
支持基板１１は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００２６】
（導電層２０）
支持基板１１の上層には、多層構造からなる導電層２０が形成されている。この導電層２０は、本実施形態では、ハンダ層１５、保護層１７及び反射電極１９を含む。
【００２７】
ハンダ層１５は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。ハンダ層１５は、製造方法の項で後述されるように、サファイア基板と支持基板１１を接合する際に利用される（ステップＳ５参照）。
【００２８】
保護層１７は、例えばＰｔ系の金属（ＴｉとＰｔの合金）、Ｗ、Ｍｏ、Ｎｉなどで構成される。後述するように、プロセス時においてハンダ層を介した２基板の貼り合わせを行う際、ハンダを構成する材料が後述する反射電極１９側に拡散し、反射率が落ちることによる発光効率の低下を防止する機能を果たしている。
【００２９】
反射電極１９は、例えばＡｇ系の金属（ＮｉとＡｇの合金）、Ａｌ、Ｒｈなどで構成される。窒化物発光素子１は、ＬＥＤ層３０の発光層３３から放射された光を、図１の上方向（ｎ層３５側）に取り出すことを想定しており、反射電極１９は、発光層３３から下向きに放射された光を上向きに反射させることで発光効率を高める機能を果たしている。
【００３０】
なお、導電層２０は、一部においてＬＥＤ層３０、より詳細にはｐ層３１と接触しており、支持基板１１と給電端子４２の間に電圧が印加されると、支持基板１１、導電層２０、ＬＥＤ層３０を介して給電端子４２へと流れる電流経路が形成される。
【００３１】
（絶縁層２１）
絶縁層２１は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。この絶縁層２１は、上面がｐ層３１の底面と接触している。なお、この絶縁層２１は、後述するように素子分離時におけるエッチングストッパー層としての機能を有すると共に、支持基板１１の基板面に平行な方向に電流を拡げる機能も有する。
【００３２】
（ＬＥＤ層３０）
上述したように、ＬＥＤ層３０は、ｐ層３１、発光層３３、及びｎ層３５が下からこの順に積層されて形成される。
【００３３】
ｐ層３１は、例えばＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）で構成される層（正孔供給層）とＧａＮで構成される層（保護層）を含む多層構造で構成される。いずれの層も、Ｍｇ、Ｂｅ、Ｚｎ、Ｃなどのｐ型不純物がドープされている。
【００３４】
発光層３３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【００３５】
ｎ層３５は、発光層３３に接触する領域にＧａＮで構成される層（保護層）を含み、その上層にＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成される層（電子供給層）を含む多層構造である。少なくとも保護層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、Ｔｅなどのｎ型不純物がドープされており、特にＳｉがドープされているのが好ましい。なお、ｎ層３５をＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成される電子供給層のみで構成しても構わない。
【００３６】
また、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成されるｎ層３５は、ドープされているＳｉ濃度が７×１０１９／ｃｍ３以上となるように不純物がドープされている。なお、実験によって得られた写真に基づいて後述されるように、本構成においては、ｎ層３５の不純物濃度を１×１０１９／ｃｍ３より大きい値（例えば７×１０１９／ｃｍ３以上）としても、膜荒れは生じない。
【００３７】
（給電端子４２）
給電端子４２はｎ層３５の上層に形成され、例えばＣｒ−Ａｕで構成される。この給電端子４２は、例えばＡｕ、Ｃｕなどで構成されるワイヤが連絡されており（不図示）、このワイヤの他方は、窒化物発光素子１が配置されている基板の給電パターンなどに接続される（不図示）。
【００３８】
実験データを参照して後述されるように、本構成においては、ｎ層３５と給電端子４２においてオーミック接続が形成されており、この両者間の低抵抗化が実現されている。
【００３９】
なお、図示していないが、ＬＥＤ層３０の側面及び上面に保護膜としての絶縁層を形成しても構わない。なお、この保護膜としての絶縁層は、透光性を有する材料（例えばＳｉＯ２など）で構成するのが好ましい。
【００４０】
上述の実施形態では、ｐ層３１を構成する一材料をＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）と記載し、ｎ層３５を構成する一材料をＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）と記載したが、これらは同一の材料であっても構わない。
【００４１】
［膜荒れの有無の検証］
次に、窒化物発光素子１のように、ｎ層３５をＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で構成することで、ドープされるＳｉ濃度を１×１０１９／ｃｍ３より大きくしても膜荒れが発生しないことにつき、図２Ａ及び図２Ｂの実験データを参照して説明する。なお、以下では、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）をＡｌｘＧａ１−ｘＮと略記する。
【００４２】
図２Ａは、Ｓｉ濃度を７×１０１９／ｃｍ３としたときのＡｌｘＧａ１−ｘＮの層表面の写真である。また、図２Ｂは、Ｓｉ濃度を１．５×１０１９／ｃｍ３としたときのＧａＮの層表面の写真である。なお、図２Ａは、ＡＦＭ（Atomic Force Microscopy：原子間力顕微鏡）で撮影されたものであり、図２Ｂは、ＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）で撮影されたものである。
【００４３】
図２Ｂに示すように、ｎ層をＧａＮで構成した場合、Ｓｉ濃度を１．５×１０１９／ｃｍ３とすると、表面に荒れが生じていることが分かる。なお、不純物濃度を１．３×１０１９／ｃｍ３、２．０×１０１９／ｃｍ３としても同様に表面の荒れが確認できた。これより、ＧａＮにおいては、非特許文献１に記載のように、１×１０１９／ｃｍ３より大きくすると層表面に荒れが生じてしまうことが分かる。
【００４４】
これに対し、図２Ａによれば、ｎ層をＡｌｘＧａ１−ｘＮで構成すると、Ｓｉ濃度を７×１０１９／ｃｍ３としてもステップ状の表面（原子ステップ）が確認されており、層表面に荒れが生じていないことが分かる。なお、Ｓｉ濃度を２×１０２０／ｃｍ３としても、図２Ａと同様の写真が得られた。また、構成材料として、ＡｌとＧａの成分比率を変化させても（ＡｌｘＧａ１−ｘＮ）、同様に層表面に荒れが生じないことが確認された。
【００４５】
一方、ｎ層をＧａＮで構成し、Ｓｉ濃度を０．５×１０１９／ｃｍ３、つまりＳｉ濃度を１×１０１９／ｃｍ３以下とした場合でも、図２Ａと同様の写真が得られた。
【００４６】
以上によれば、ｎ層をＡｌｘＧａ１−ｘＮで構成することで、Ｓｉ濃度を７×１０１９／ｃｍ３以上にしても、膜荒れの問題が生じないことが分かる。この点は、後述する比抵抗に関するデータでも明らかとなる。
【００４７】
［比抵抗の検証］
図３は、室温下でＡｌｘＧａ１−ｘＮのＳｉ濃度を変化させたときの、ＡｌｘＧａ１−ｘＮのＳｉ濃度と比抵抗の関係をプロットしたグラフである。比抵抗は、一般的に利用されるホール測定装置を用いて測定した。
【００４８】
図３によれば、ＡｌｘＧａ１−ｘＮにドープするＳｉ濃度を高めるほど、比抵抗が低下していることが分かる。膜荒れが生じている場合には、この荒れに起因して抵抗値が上昇するため、膜荒れが生じたＳｉドープ濃度値を境に、比抵抗が増大することが想定される。つまり、この結果によれば、Ｓｉ濃度を２×１０２０／ｃｍ３まで高めても、ＡｌｘＧａ１−ｘＮに膜荒れが生じていないことが示唆される。
【００４９】
なお、ＧａＮに対し、Ｓｉドープ濃度を膜荒れが生じない上限値である１×１０１９／ｃｍ３のほぼ近傍の９×１０１８／ｃｍ３とした場合、その比抵抗は５×１０−３Ω・ｃｍであった。つまり、ｎ層としてＧａＮを用いた場合、比抵抗をこの値より大きく低下させることはできない。
【００５０】
図３によれば、ｎ層３５としてＡｌｘＧａ１−ｘＮを用いることで、Ｓｉドープ濃度を７×１０１９／ｃｍ３とした場合に比抵抗を１×１０−３Ω・ｃｍとすることができ、従来のＧａＮの比抵抗の下限値を大きく下回ることができる。なお、ｎ層３５としてＡｌｘＧａ１−ｘＮを用い、Ｓｉドープ濃度を２×１０２０／ｃｍ３とした場合には、比抵抗を４．５×１０−４Ω・ｃｍとすることができ、従来構成の下限値よりも大幅に低い比抵抗の値が実現できている。
【００５１】
［Ｉ−Ｖ特性の検証］
次に、ｎ層３５としてＡｌｘＧａ１−ｘＮを用い、Ｓｉドープ濃度を７×１０１９／ｃｍ３以上とすることで、従来よりも低い動作電圧で発光に必要な電流を素子に流すことができる点につき、実施例を参照して説明する。
【００５２】
図４Ａ及び図４Ｂは、Ｉ−Ｖ特性検証のために形成した素子の例である。なお、あくまで図４Ａに示す素子２Ａ、及び図４Ｂに示す素子２Ｂは、ｎ層３５に電圧Ｖを印加した場合に、当該ｎ層３５内に流れる電流Ｉと電圧Ｖの関係を検証するための素子である。このため、窒化物発光素子１とは異なり、検証に必要な範囲で素子を構成した。
【００５３】
図４Ａに示す検証用素子２Ａは、サファイア基板６１の上層にアンドープ層３６を介してｎ層３５を形成し、その上層に給電端子４２を２箇所形成している。ｎ層３５は、ＡｌｘＧａ１−ｘＮで構成されており、ドープするＳｉ濃度を変化させたものとして、実施例１、実施例２、比較例１を作製した。
【００５４】
また、図４Ｂに示す検証用素子２Ｂは、サファイア基板６１の上層にアンドープ層３６を介してｎ層９５を形成し、その上層に給電端子４２を２箇所形成している。ｎ層９５を、実施例１、実施例２、及び比較例１よりも厚い膜厚のＧａＮで構成し、ドープするＳｉ濃度を膜荒れが生じない上限値の近傍の値である９×１０１８／ｃｍ３として従来例を作製した。
【００５５】
なお、後述する図７Ａ〜図７Ｃを参照して説明するが、検証用素子２Ａにおいては、ｎ層３５の上面に金属材料で構成される給電端子４２を直接形成してもオーミック接続が形成される。他方、検証用素子２Ｂにおいては、ｎ層９５の上面に電極４２を直接形成しただけではオーミック接続が形成されず、オーミック接続を形成させるにはアニール処理が必要となる。
【００５６】
後述する図５及び図６では、ｎ層３５及びｎ層９５への印加電圧と電流の関係を測定するのが目的である。このため、両グラフとも、給電端子４２とｎ層３５の間、及び給電端子４２とｎ層９５の間は、いずれもオーミック接続を形成した状態で測定している。具体的には、図５及び図６のグラフは、ｎ層３５の上層に直接給電端子４２を形成した検証用素子２Ａ、及びｎ層９５にアニール処理を施した後に給電端子４２を形成した検証用素子２Ｂを用いて測定されたものである。
【００５７】
（実施例１）
Ｓｉドープ濃度を７×１０１９／ｃｍ３とし、膜厚を５００ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを実施例１とした。なお、このときの比抵抗は１×１０−３Ω・ｃｍであった。
（実施例２）
Ｓｉドープ濃度を２×１０２０／ｃｍ３とし、膜厚を５００ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを実施例２とした。なお、このときの比抵抗は５×１０−４Ω・ｃｍであった。
（比較例１）
Ｓｉドープ濃度を１．５×１０１９／ｃｍ３とし、膜厚を５００ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを比較例１とした。なお、このときの比抵抗は５×１０−３Ω・ｃｍであった。
（従来例）
Ｓｉドープ濃度を９×１０１８／ｃｍ３とし、膜厚３μｍ、すなわち実施例１、実施例２及び比較例１よりも厚膜のＧａＮによってｎ層９５を構成した検証用素子２Ｂを従来例とした。なお、このときの比抵抗は５×１０−３Ω・ｃｍであった。
【００５８】
図５は、上記実施例１、実施例２、比較例１、及び従来例の各検証用素子に対し、給電端子４２に電圧Ｖを印加したときに流れる電流Ｉの関係を示すグラフである。
【００５９】
図５によれば、ＡｌｘＧａ１−ｘＮによってｎ層３５を構成した場合においても、比抵抗が従来例と同等の値を示す、Ｓｉドープ濃度を１．５×１０１９／ｃｍ３とした比較例１においては、従来例よりも動作電圧が高くなっていることが分かる。この結果は、ｎ層３５の膜厚を５００ｎｍとしており、従来例のｎ層９５の３μｍよりも薄い膜厚で形成したため、ｎ層３５の抵抗値が上昇したことに起因すると考えられる。
【００６０】
一方、ＡｌｘＧａ１−ｘＮによってｎ層３５を構成し、Ｓｉドープ濃度を７×１０１９／ｃｍ３とした実施例１及びＳｉドープ濃度を２×１０２０／ｃｍ３とした実施例２によれば、従来例のｎ層９５よりも１桁程度薄い膜厚の５００ｎｍでｎ層３５を実現したにも関わらず、動作電圧が従来例よりも低下していることが分かる。
【００６１】
上述したように、実施例１の検証用素子２Ａの比抵抗は１×１０−３Ω・ｃｍであり、実施例２の検証用素子２Ａの比抵抗は５×１０−４Ω・ｃｍであった。つまり、ＡｌｘＧａ１−ｘＮによってｎ層３５を構成し、比抵抗が１×１０−３Ω・ｃｍ以下となるように、Ｓｉドープ濃度を設定することで、ｎ層３５を５００ｎｍ程度の薄い膜厚で実現しても、従来例のｎ層９５と同等かそれよりも低い動作電圧によって必要な電流を流すことができることが分かる。
【００６２】
次に、上述した検証用素子２Ａにおいて、ｎ層３５を構成するＡｌｘＧａ１−ｘＮの濃度を実施例２と同様にして、膜厚を変化させることで、実施例３、実施例４、比較例２の素子を作製した。
【００６３】
（実施例３）
Ｓｉドープ濃度を実施例２と同じ２×１０２０／ｃｍ３とし、膜厚を３００ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを実施例３とした。なお、この素子は、Ｓｉドープ濃度が実施例２と同じであるため、比抵抗も実施例２と同じ５×１０−４Ω・ｃｍであった。
【００６４】
（実施例４）
Ｓｉドープ濃度を実施例２と同じ２×１０２０／ｃｍ３とし、膜厚を１００ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを実施例４とした。なお、この素子は、Ｓｉドープ濃度が実施例２と同じであるため、比抵抗も実施例２と同じ５×１０−４Ω・ｃｍであった。
【００６５】
（比較例２）
Ｓｉドープ濃度を実施例２と同じ２×１０２０／ｃｍ３とし、膜厚を１０ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを比較例２とした。なお、この素子は、Ｓｉドープ濃度が実施例２と同じであるため、比抵抗も実施例２と同じ５×１０−４Ω・ｃｍであった。
【００６６】
図６は、上記実施例２、実施例３、実施例４、及び比較例２の各検証用素子に対し、給電端子４２に電圧Ｖを印加したときに流れる電流Ｉの関係を示すグラフである。
【００６７】
図６によれば、ｎ層３５の膜厚を１０ｎｍと極めて薄く構成した比較例２においては、ｎ層３５としてＳｉドープ濃度を２×１０２０／ｃｍ３と高くしたＡｌｘＧａ１−ｘＮで構成しても、動作電圧がかなり高くなっている。これに対し、ｎ層３５の膜厚を１００ｎｍとした実施例４、３００ｎｍとした実施例３、及び５００ｎｍとした実施例２では、いずれも同等程度に低い動作電圧が実現できている。これにより、ｎ層３５の膜厚は１００ｎｍ以上とするのが好ましいことが分かる。
【００６８】
なお、図６のグラフにより、ｎ層３５の膜厚が３００ｎｍの実施例３、及びｎ層３５の膜厚が５００ｎｍの実施例２を参照すれば、ｎ層３５の膜厚を厚くするほど、動作電圧を更に低下させられることが分かる。実施例２においても、従来例のｎ層９５よりもｎ層３５を１桁程度薄い膜厚で実現できており、これによって、窒化物発光素子１の生産性を向上させる効果が期待できる。
【００６９】
つまり、図５及び図６によれば、ｎ層３５としてＳｉドープ濃度を７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮで構成することで、１×１０−３Ω・ｃｍ以下の比抵抗が実現できる。つまり、ＧａＮで構成される従来のｎ層よりも極めて低い比抵抗の値が実現される。また、この結果、膜厚を１００ｎｍ以上５００ｎｍ以下といった、従来のＧａＮでは動作電圧が極めて高くなるような範囲の膜厚値でｎ層３５を実現しても、低い動作電圧で必要な電流を流すことが可能となる。
【００７０】
なお、ｎ層３５の膜厚は厚くするほど動作電圧は低くなるため、窒化物発光素子１としては、ｎ層３５の膜厚を１００ｎｍ以上のＡｌｘＧａ１−ｘＮで構成することができる。
【００７１】
［オーミック特性の検証］
図７Ａ〜図７Ｃは、上述した従来例、実施例１、及び実施例２の各検証用素子に対し、ｎ層（３５／９５）に対してアニール処理を行わずに、その上層に直接給電端子４２を形成した場合において、給電端子４２に電圧を印加したときにｎ層（３５／９５）を流れる電流と電圧の関係を測定したグラフである。
【００７２】
なお、図７Ａ〜図７Ｃの各グラフは、従来例、実施例１及び実施例２のいずれの検証用素子においても、給電端子４２として膜厚３０ｎｍのＴｉと膜厚３０ｎｍのＰｔを積層した金属材料を用いた。
【００７３】
図７Ａは、従来例のＩ−Ｖ特性を示している。図７Ｂは、印加電圧を−０．３Ｖ以上０．３Ｖ以下の範囲内としたときの、従来例、実施例１、及び実施例２のＩ−Ｖ特性を示している。図７Ｃは、印加電圧を−０．００１Ｖ以上０．００１Ｖ以下の範囲内としたときの、実施例１及び実施例２のＩ−Ｖ特性を示している。印加電圧のスケールの違いに鑑み、見やすさを考慮して図７Ａ〜図７Ｃの３図に分けて図示している。
【００７４】
図７Ａによれば、印加電圧と電流が比例関係になく、従来例の検証用素子ではオーミック接続が形成されていないことが分かる。これに対し、図７Ｂ及び図７Ｃによれば、実施例１及び実施例２の検証用素子では、印加電圧がほぼ０Ｖ近傍の値において、電流値が急峻に立ち上がっており、オーミック接続が形成されていることが分かる。
【００７５】
つまり、ｎ層３５をＡｌｘＧａ１−ｘＮで構成することで、７×１０１９／ｃｍ３以上の高濃度でＳｉのドープが行える結果、このｎ層３５の上面にＴｉ／Ｐｔで構成される給電端子４２を直接形成しても、オーミック接続が形成されることが分かる。
【００７６】
これに対し、従来のようにｎ層９５をＧａＮで構成した場合、膜荒れの問題が生じない範囲内のＳｉドープ濃度とするためには、１×１０１９／ｃｍ３の近傍値（ここでは９×１０１８／ｃｍ３の値を採用している。）が上限である。そして、図７Ａ〜図７Ｃによれば、この９×１０１８／ｃｍ３のＳｉドープ濃度では、ｎ層９５の上面にＴｉ／Ｐｔで構成される給電端子４２を直接形成しただけではオーミック接続が形成されないことが分かる。このため、従来構成では、給電端子４２をＴｉ／Ｐｔで構成する場合には、オーミック接続を形成するためのアニール処理が不可欠となる。
【００７７】
ところで、図１に示すようないわゆる縦型構造のＬＥＤ素子として窒化物発光素子１を形成する場合には、プロセス時においてＡｕ−Ｓｎ合金等のハンダを介して基板の接合処理が行われる（後述のステップＳ５参照）。アニール処理は通常５００℃以上の高温化で行う必要があるが、この温度はハンダの融点を上回ってしまう。このため、縦型構造のＬＥＤ素子においては、アニール処理を行うことができない。
【００７８】
つまり、この点に鑑みれば、ｎ層９５をＧａＮで構成して縦型構造のＬＥＤ素子を実現しようとした場合には、給電端子４２としてＴｉ／Ｐｔを用いることができない。つまり、従来構成であれば、給電端子４２としては、アニール処理を行うことなくオーミック接続の実現が可能な材料に限定されていた。
【００７９】
これに対し、窒化物発光素子１は、ＡｌｘＧａ１−ｘＮで構成したｎ層３５を備えることで、ｎ層３５を７×１０１９／ｃｍ３以上の高濃度でＳｉのドープが行える。この結果、従来ではｎ層との間でオーミック接続を形成するためにアニール処理が必要であった金属材料についても、アニール処理を行うことなく給電端子４２の材料として利用することができる。よって、給電端子４２として利用できる材料の選択の幅が広がり、またアニール処理が不要となるためプロセスの簡素化も図られる。
【００８０】
図８は、給電端子を構成する金属材料を異ならせた各検証用素子に、直接給電端子４２を形成したときのｎ層３５と給電端子４２間のＩ−Ｖ特性を示すグラフである。ここでは、検証用素子として、Ｓｉドープ濃度を２．０×１０２０／ｃｍ３とし、膜厚を５００ｎｍとしたＡｌｘＧａ１−ｘＮによってｎ層３５を構成した検証用素子２Ａを用いた。
【００８１】
（実施例５）
給電端子４２として、膜厚３０ｎｍのＴｉと膜厚３０ｎｍのＰｔを積層した金属材料を用いた。なお、Ｔｉの仕事関数は４．１ｅＶである。
（実施例６）
給電端子４２として、膜厚１００ｎｍのＡｇを用いた。なお、Ａｇの仕事関数は４．３ｅＶである。
（実施例７）
給電端子４２として、膜厚１０ｎｍのＣｒと膜厚１００ｎｍのＡｕを積層した金属材料を用いた。なお、Ｃｒの仕事関数は４．５ｅＶである。
（実施例８）
給電端子４２として、膜厚１０ｎｍのＮｉと膜厚１０ｎｍのＡｕを積層した金属材料を用いた。なお、Ｎｉの仕事関数は５．３ｅＶである。
【００８２】
図８によれば、全ての実施例５〜８において、いずれも給電端子４２とｎ層３５の間のオーミック接続が形成されていることが分かる。特に、実施例８では、給電端子４２として仕事関数の比較的高いＮｉなどの材料を用いた場合においても、ｎ層３５の上面に直接給電端子４２を形成しただけでオーミック接続が得られている。これは、ｎ層３５をＡｌｘＧａ１−ｘＮで実現した結果、Ｓｉドープ濃度を７×１０１９／ｃｍ３以上の高濃度にすることができるため、トンネル効果を利用してオーミック接続が実現できたものと推察される。
【００８３】
［製造方法］
次に、窒化物発光素子１の製造方法の一例につき説明する。なお、下記製造方法で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【００８４】
（ステップＳ１）
サファイア基板上にＬＥＤエピ層を形成する。この工程は、例えば以下の手順により行われる。
【００８５】
〈サファイア基板の準備〉
まず、ｃ面サファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内にｃ面サファイア基板を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
【００８６】
〈アンドープ層の形成〉
次に、ｃ面サファイア基板の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これら低温バッファ層及び下地層がアンドープ層に対応する。
【００８７】
アンドープ層のより具体的な形成方法は例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、ｃ面サファイア基板の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００８８】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのトリメチルガリウム及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００８９】
〈ｎ層３５の形成〉
次に、アンドープ層の上層にＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）の組成からなるｎ層３５を形成する。なお、必要に応じてその上層にｎ型ＧａＮよりなる保護層を形成しても構わない。
【００９０】
ｎ層３５のより具体的な形成方法は例えば以下の通りである。まず、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０８μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に３０分間供給する。これにより、Ａｌ０．０６Ｇａ０．９４Ｎの組成を有し、ドープされるＳｉ濃度が７×１０１９／ｃｍ３で厚みが５００ｎｍの高濃度電子供給層をアンドープ層の上層に形成する。
【００９１】
ＧａＮよりなる保護層を形成する場合には、その後、トリメチルアルミニウムの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、電子供給層の上層に厚みが５ｎｍのｎ型ＧａＮよりなる保護層を形成する。
【００９２】
〈発光層３３の形成〉
次に、ｎ層３５の上層にＩｎＧａＮで構成される井戸層及びＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層３３を形成する。
【００９３】
発光層３３のより具体的な形成方法は例えば以下の通りである。まず、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が１．６μｍｏｌ／ｍｉｎのトリメチルアルミニウム、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる井戸層及び厚みが７ｎｍのＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する発光層３３が、ｎ層３５の表面に形成される。
【００９４】
〈ｐ層３１の形成〉
次に、発光層３３の上層に、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）で構成される層（正孔供給層）を形成し、更にその上層にＧａＮで構成される層（保護層）を形成する。これら正孔供給層及び保護層がｐ層３１に対応する。
【００９５】
ｐ層３１のより具体的な形成方法は例えば以下の通りである。まず、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０５０℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのトリメチルガリウム、流量が２０μｍｏｌ／ｍｉｎのトリメチルアルミニウム、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルを処理炉内に６０秒間供給する。これにより、発光層３３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、トリメチルアルミニウムの流量を９μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。
【００９６】
更にその後、トリメチルアルミニウムの供給を停止すると共に、ビスシクロペンタジエニルの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍのｐ型ＧａＮよりなるコンタクト層を形成する。
【００９７】
なお、ｐ型不純物としては、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、カーボン（Ｃ）などを用いることができる。
【００９８】
このようにしてサファイア基板上に、アンドープ層、ｎ層３５、発光層３３及びｐ層３１からなるＬＥＤエピ層が形成される。
【００９９】
（ステップＳ２）
次に、ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【０１００】
（ステップＳ３）
次に、ｐ層３１の上層の所定箇所に絶縁層２１を形成する。より具体的には、後の工程で給電端子４２を形成する領域の下方に位置する箇所に絶縁層２１を形成するのが好ましい。絶縁層２１としては、例えばＳｉＯ２を膜厚２００ｎｍ程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、Ａｌ２Ｏ３でも良い。
【０１０１】
（ステップＳ４）
ｐ層３１及び絶縁層２１の上面を覆うように、導電層２０を形成する。ここでは、反射電極１９、保護層１７、及びハンダ層１５を含む多層構造の導電層２０を形成する。
【０１０２】
導電層２０のより具体的な形成方法は例えば以下の通りである。まず、スパッタ装置にてｐ層３１及び絶縁層２１の上面を覆うように、膜厚０．７ｎｍのＮｉ及び膜厚１２０ｎｍのＡｇを全面に成膜して、反射電極１９を形成する。次に、ＲＴＡ装置を用いてドライエアー雰囲気中で４００℃、２分間のコンタクトアニールを行う。
【０１０３】
次に、電子線蒸着装置（ＥＢ装置）にて反射電極１９の上面（Ａｇ表面）に、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで、保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層１５を形成する。
【０１０４】
なお、このハンダ層１５の形成ステップにおいて、サファイア基板とは別に準備された支持基板１１の上面にもハンダ層を形成するものとして構わない。このハンダ層は、ハンダ層１５と同一の材料で構成されるものとしてよい。なお、この支持基板１１としては、構造の項で前述したように、例えばＣｕＷが用いられる。
【０１０５】
（ステップＳ５）
次に、サファイア基板と支持基板１１とを貼り合せる。より具体的には、２８０℃の温度、０．２ＭＰａの圧力下で、ハンダ層１５と支持基板１１を貼り合わせる。
【０１０６】
（ステップＳ６）
次に、サファイア基板を剥離する。より具体的には、サファイア基板を上に、支持基板１１を下に向けた状態で、サファイア基板側からＫｒＦエキシマレーザを照射して、サファイア基板とＬＥＤエピ層の界面を分解させることでサファイア基板の剥離を行う。サファイアはレーザが通過する一方、その下層のＧａＮ（アンドープ層）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによってサファイア基板が剥離される。
【０１０７】
その後、ウェハ上に残存しているＧａＮ（アンドープ層）を、塩酸などを用いたウェットエッチング、ＩＣＰ装置を用いたドライエッチングによって除去し、ｎ層３５を露出させる。
【０１０８】
（ステップＳ７）
次に、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２１の上面が露出するまでＬＥＤ層３０をエッチングする。これにより、隣接領域のＬＥＤ層３０同士が分離される。なお、このとき絶縁層２１はエッチングストッパー層として機能する。
【０１０９】
なお、このエッチング工程では、素子側面を垂直でなく、１０°以上のテーパ角を有する傾斜面とするのが好ましい。このようにすることで、後の工程で絶縁層を形成する際、ＬＥＤ層３０の側面に絶縁層が付着しやすくなり、電流リークを防ぐことができる。
【０１１０】
また、ステップＳ７の後、ＬＥＤ層３０の上面にＫＯＨ等のアルカリ溶液で凹凸面を形成するものとしても構わない。これにより、光取り出し面積が増大し、光取り出し効率を向上させることができる。
【０１１１】
（ステップＳ８）
次に、ｎ型３５の上面に給電端子４２を形成する。より具体的には、膜厚１０ｎｍのＮｉと膜厚１０ｎｍのＡｕからなる給電端子４２を形成する。上述したように、この工程の後、アニール処理を行わなくても、オーミック接続が形成される。
【０１１２】
その後の工程としては、露出されている素子側面、及び給電端子４２以外の素子上面を絶縁層で覆う。より具体的には、ＥＢ装置にてＳｉＯ２膜を形成する。なおＳｉＮ膜を形成しても構わない。そして、各素子同士を例えばレーザダイシング装置によって分離し、支持基板１１の裏面を例えばＡｇペーストにてパッケージと接合して給電端子４２に対してワイヤボンディングを行う。
【０１１３】
［別実施形態］
以下、別実施形態について説明する。
【０１１４】
〈１〉  図１では、窒化物発光素子１としていわゆる縦型構造のＬＥＤ素子を想定して説明したが、図９に示すように、窒化物発光素子１を横型構造のＬＥＤ素子として実現しても構わない。
【０１１５】
図９に示す窒化物発光素子１は、サファイア基板６１上に、アンドープ層１３を有し、その上層に、ｎ層３５、発光層３３、及びｐ層３１を下からこの順に積層して構成されている。ｎ層３５の上面が一部露出されており、ｎ層３５のこの露出面の上層と、ｐ層３１の上面に給電端子４２が形成されている。
【０１１６】
この構成においても、ｎ層３５をドープされているＳｉ濃度が７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で実現することで、素子抵抗の低減化が図られ、上述した縦型の窒化物発光素子１と同様の効果が実現される。
【０１１７】
図９に示す窒化物発光素子１を形成するに際しては、上述したステップＳ１〜Ｓ２の後、ｐ層３１側からｎ層３５の一部上面が露出するまでエッチングを行なう。その後、ｐ層３１の上面及びｎ層３５の一部上面に、ステップＳ８と同様の処理を行なって給電端子４２を形成する。
【０１１８】
なお、図９の窒化物発光素子１において、サファイア基板６１の裏面側に、反射電極１９を形成しても構わない。また、給電端子４２の上面を除くＬＥＤ層３０の上面及びＬＥＤ層３０の側面を覆う絶縁層を形成しても構わない。
【０１１９】
〈２〉  図１に示した構造、並びに上述した製造方法は、好ましい実施形態の一例であって、これらの構成やプロセスの全てを備えなければならないというものではない。
【０１２０】
例えばハンダ層１５は、２つの基板の貼り合せを効率的に行うべく形成されたものであって、２基板の貼り合せが実現できるのであれば窒化物発光素子１の機能を実現する上で必ずしも必要なものではない。
【０１２１】
反射電極１９は、発光層３３から放射される光の取り出し効率を更に向上させる意味においては備えるのが好適であるが、必ずしも備えなければならないというものではない。保護層１７なども同様である。
【０１２２】
また、絶縁層２１は、ステップＳ７における素子分離時のエッチングストッパー層として機能させるために形成したが、必ずしも備えなければならないものではない。ただし、絶縁層２１を、支持基板１１の基板面に直交する方向において、給電端子４２に対向する位置に形成することで、電流を支持基板１１の基板面に平行な方向に拡げる効果が期待できる。
【０１２３】
しかし、上記構成によれば、ｎ層３５をＳｉ濃度が７×１０１９／ｃｍ３以上のＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で実現することで、１×１０−３Ω・ｃｍ以下の比抵抗が実現できるので、ｎ層３５を１００ｎｍ以上５００ｎｍ以下程度の薄い膜厚で形成できる。これにより、従来構成よりも、ｎ層３５に電流を支持基板１１の基板面に平行な方向に拡げる機能を有するため、電流拡がりの効果を得るために必ずしも絶縁層２１を設けなくても構わない。ただし、電流拡がりの効果を更に高める目的で絶縁層２１を設けるものとしてもよい。
【符号の説明】
【０１２４】
１      ：    支持基板
２Ａ    ：    検証用素子
２Ｂ    ：    検証用素子
１３      ：    アンドープ層
１５      ：    ハンダ層
１７      ：    保護層
１９      ：    反射電極
２０      ：    導電層
２１      ：    絶縁層
３０      ：    ＬＥＤ層
３１      ：    ｐ層
３３      ：    発光層
３５      ：    ｎ層（ＡｌｘＧａ１−ｘＮ）
３６      ：    アンドープ層
４２      ：    給電端子
６１      ：    サファイア基板
９５      ：    ｎ層（ＧａＮ）
【図１】
2014199849.tif 000003
【図２Ａ】
2014199849.tif 000004
【図２Ｂ】
2014199849.tif 000005
【図３】
2014199849.tif 000006
【図４Ａ】
2014199849.tif 000007
【図４Ｂ】
2014199849.tif 000008
【図５】
2014199849.tif 000009
【図６】
2014199849.tif 000010
【図７Ａ】
2014199849.tif 000011
【図７Ｂ】
2014199849.tif 000012
【図７Ｃ】
2014199849.tif 000013
【図８】
2014199849.tif 000014
【図９】
2014199849.tif 000015