(57)【要約】【課題】応力が緩和された半導体ウェハを提供する。【解決手段】半導体ウェハは、表側および裏側を有する半導体基板、並びに半導体基板の表側上に形成されたフィルムを有する。基板および／またはフィルムは、ウェハ内の残留応力を低減する不連続面を生成する、少なくとも１つのエッチング線を有する。半導体ウェハ内の残留応力を低減することにより、ウェハが薄いときの、ウェハの反りが低減される。さらに、絶縁プラグが、層の短絡を防止するために、エッチング線の一部分を充填するために使用され得る。【選択図】図５
2014013932.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハであって、
表側および裏側を有する半導体基板と、
前記半導体基板の前記表側上のフィルム層と、を備え、
前記フィルム層および前記半導体基板の少なくとも１つは、少なくとも１つのエッチング線を備える第１の不連続面を有し、前記第１の不連続面は、前記半導体ウェハ内の残留応力を低減する、半導体ウェハ。
【請求項２】
前記少なくとも１つのエッチング線が、前記半導体ウェハの反りを低減する、請求項１に記載の半導体ウェハ。
【請求項３】
少なくとも１つのエッチング線を備える第２の不連続面を前記フィルム層内にさらに備え、前記第１の不連続面もまた、前記フィルム層内にある、請求項１に記載の半導体ウェハ。
【請求項４】
前記第１の不連続面が、前記第２の不連続面と実質的に直交する、請求項３に記載の半導体ウェハ。
【請求項５】
前記第１の不連続面の少なくとも一部分を充填する絶縁プラグをさらに備える、請求項１に記載の半導体ウェハ。
【請求項６】
前記絶縁プラグは、酸化ケイ素フィルムを備える、請求項５に記載の半導体ウェハ。
【請求項７】
前記フィルム層が、窒化ケイ素層を備え、前記第１の不連続面が、前記窒化ケイ素層内にある、請求項１に記載の半導体ウェハ。
【請求項８】
前記第１の不連続面が、相互に実質的に直交する少なくとも２つのエッチング線を備える、請求項１に記載の半導体ウェハ。
【請求項９】
音楽プレーヤ、ビデオプレーヤ、娯楽装置、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータから成る群から選択されるデバイスに組み込まれる、請求項１に記載の半導体ウェハ。
【請求項１０】
半導体ウェハを製造する方法であって、
前記半導体ウェハを薄化するステップと、
前記半導体ウェハ内の応力を緩和する不連続面を形成するために、前記半導体ウェハを薄化するステップの後で、前記半導体ウェハに少なくとも１つのエッチング線をエッチングするステップと、
を含む方法。
【請求項１１】
前記半導体ウェハ内に前記少なくとも１つのエッチング線をエッチングするステップが、前記半導体ウェハの半導体基板に少なくとも１つのエッチング線をエッチングするステップを含む、請求項１０に記載の方法。
【請求項１２】
前記半導体ウェハに前記少なくとも１つのエッチング線をエッチングするステップが、前記半導体ウェハのフィルム層に少なくとも１つのエッチング線をエッチングするステップを含む、請求項１０に記載の方法。
【請求項１３】
前記半導体ウェハのフィルム層に前記少なくとも１つのエッチング線をエッチングするステップが、
前記フィルム層の第１の層に少なくとも１つのエッチング線をエッチングするステップと、
前記フィルム層の第２の層に少なくとも１つのエッチング線をエッチングするステップと、
を含む、請求項１２に記載の方法。
【請求項１４】
前記不連続面の少なくとも一部分を絶縁プラグで充填するステップをさらに含む、請求項１０に記載の方法。
【請求項１５】
前記絶縁プラグを前記半導体ウェハの表面の高さまで裏面研磨するステップをさらに含む、請求項１４に記載の方法。
【請求項１６】
半導体基板と、
フィルム層と、
前記半導体基板および前記フィルム層の少なくとも１つにおける応力を緩和するための手段と、
を備える半導体ウェハ。
【請求項１７】
前記応力を緩和する手段の少なくとも一部分を充填する、絶縁するための手段をさらに備える、請求項１６に記載の半導体ウェハ。
【請求項１８】
前記絶縁する手段が、前記応力を緩和する手段の全域で、信号の短絡を防止する、請求項１７に記載の半導体ウェハ。
【請求項１９】
前記応力を緩和する手段が、前記フィルム層内に配設される、請求項１７に記載の半導体ウェハ。
【請求項２０】
前記応力を緩和する手段が、前記半導体基板内に配設される、請求項１６に記載の半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、広く集積回路（ＩＣ）に関する。より具体的には、本開示は、集積回路を製造することに関する。
【背景技術】
【０００２】
半導体ダイは、トランジスタおよび他の構成要素の集合体を、基板の活性層およびフィルム層に含む。一般には、これらの基板は、半導体材料であり、具体的には、シリコンである。さらに、これらの基板は、従来では、望ましいデバイスの挙動を得るのに必要であるよりも厚い。半導体ダイは、半導体ウェハから個片化すなわちダイシングされる。従来では、層は、半導体ダイを形成するために個片化すなわちダイシングされる半導体ウェハ上に堆積される。
【０００３】
厚い基板は、トランジスタの挙動のほかに、半導体製造の際に利点を有する。ウェハおよび／またはダイの製造の際に、基板は、多数の工程、高温、ならびに、工作機械間での移動、または製造場所間での移動にさえ耐える。これらの移動の間に、基板は破損し、結果として時間および資源の損失となる可能性がある。厚い基板は、製造の間に破損するおそれが小さくなる。
【０００４】
基板上に堆積されるフィルム層は、基板とは異なる応力を有し、結果として不均衡な応力となる。基板とフィルム層との間の応力が不均衡であるとき、基板は、平衡応力に到達するために、湾曲または屈曲する場合がある。厚い基板は、薄い基板よりも良好に、フィルム層により加えられる応力との平衡を取ることができる。製造の際に薄い基板を使用することに伴う問題は、従来では、接着剤により、薄い基板を厚い支持基板に取り付けることにより解決されてきた。支持基板は、キャリアウェハと呼ばれる。キャリアウェハは、薄い基板がその際に破断のおそれがある製造工程の部分の完了後に、取り外される。
【０００５】
キャリアウェハの使用は、いくつかの理由のために望ましくない。キャリアウェハは、製造に対してコストがかかるが、最終的な製品に対して明確な価値を付加しない。さらに、キャリアウェハを薄い基板に取り付ける接着剤は、半導体ウェハの薄い基板上に残留物を残す。キャリアウェハは、製造の際に安定性をもたらすが、薄い基板をキャリアウェハから外すことは、製造上の難題をつきつける。
【０００６】
薄い基板を使用する製造の一例は、積層ＩＣの構築である。積層ＩＣは、デバイスの機能性を増大させ、ダイを垂直に積層させることにより、ダイサイズを低減する。より狭い土地面積内により多くのオフィス空間を適合する高層タワーと同様に、積層ＩＣは、同じ面積を占有しながら、トランジスタおよび他の構成要素に対して、より多くの空間を提供する。
【０００７】
積層ＩＣでは、第２のダイは、３次元（３Ｄ）に拡張する構築を可能にする第１のダイ上に積層される。積層ＩＣは、より多数の構成要素を伴う製品が、小さなフォームファクタに適合することを可能にする。半導体ダイの構成要素密度は、ダイ内の構成要素の数をダイ面積で割った商である。例えば、ダイを同一のダイ上に積層することは、同じ面積内の構成要素の数がほぼ２倍ということになり、構成要素密度を２倍にする。第２のダイが第１のダイ上に積層されるとき、２つのダイは、同じパッケージングを共有し、そのパッケージングを介して外部デバイスと通信する。
【０００８】
従来では、第２のダイは、第１のダイに位置するシリコン貫通電極によって、パッケージングおよび外部デバイスに結合される。シリコン貫通電極は、部分的には、選択される製造技術に基づいて、アスペクト比において制限される。その結果、第１のダイの高さは、シリコン貫通電極が第１のダイの高さ全体に延在することができることを保証するために、制限される。シリコン貫通電極は、パッケージ基板から第２のダイへの導電経路を得るために、高さ全体に延在すべきである。第１のダイの高さが、シリコン貫通電極の製造に対応するために減少するにつれて、第１のダイは、構造強度を失う。
【０００９】
積層ＩＣを製造することは、従来では、第１のダイを薄化する前に、第１のダイを支持のためのキャリアウェハに取り付けることを含む。次いで、第１のダイは、シリコン貫通電極の高さに対応するために薄化される。第１のダイの半導体ウェハは、積層ＩＣをパッケージングするために、薄化の後で、キャリアウェハから外されるべきである。しかしながら、キャリアウェハから外されると、第１のダイは、基板とフィルム層との間の不均衡な応力を有する可能性がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許出願公開第２００６０２４９２１号明細書
【特許文献２】米国特許出願公開第２００７２６７７２４号明細書
【特許文献３】米国特許出願公開第２００３２１６００９号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
したがって、ウェハにかかる応力を解放することが求められている。
【課題を解決するための手段】
【００１２】
本開示のある態様によれば、半導体ウェハは、表側および裏側を有する半導体基板を含む。半導体ウェハは、半導体基板の表側上にフィルム層をさらに含む。フィルム層および半導体基板の少なくとも１つは、少なくとも１つのエッチング線を有する第１の不連続面を有する。不連続面は、半導体ウェハ内の残留応力を低減する。
【００１３】
本開示の別の態様によれば、半導体ウェハを製造する方法は、半導体ウェハを薄化するステップを含む。この方法は、不連続面を形成するために、半導体ウェハを薄化するステップの後で、半導体ウェハに少なくとも１つのエッチング線をエッチングするステップをさらに含む。不連続面は、半導体ウェハ内の応力を緩和する。
【００１４】
本開示のさらなる態様によれば、半導体ウェハは、半導体基板を含む。半導体ウェハは、フィルム層をさらに含む。半導体ウェハは、半導体基板およびフィルム層の少なくとも１つにおける応力を緩和するための手段をさらに含む。
【００１５】
上記では、以下の詳細な記載がよりよく理解され得るように、本開示の特徴および技術的利点を、かなり大まかに概説した。本開示の特許請求の範囲の主題を形成する、さらなる特徴および利点を、以下に記載する。開示される概念および特定の実施形態は、本開示の同じ目的を実現するために、他の構造を修正または設計するための基礎として、容易に利用され得るということが、当業者には理解されるはずである。さらには、そのような等価の構築は、添付の特許請求の範囲で説明されるような本開示の技術から逸脱しないということが、当業者には理解されるはずである。本開示の特性であると考えられる新規の特徴が、その構成および動作の方法の両方に関して、さらなる目的および利点とともに、添付図に関して考察される場合に、以下の記載からよりよく理解されよう。しかしながら、図のそれぞれは、図示および説明のみの目的のために提供され、本開示の限度の定義として意図されるものではないということを、明確に理解されたい。
【図面の簡単な説明】
【００１６】
【図１】本開示の一実施形態が有利に使用され得る、例示的な無線通信システムを示すブロック図である。
【図２】以下で開示されるような、半導体構成要素の回路、配置、および論理の設計のために使用される、設計ワークステーションを示すブロック図である。
【図３】積層ＩＣを示すブロック図である。
【図４】引っ張り応力のもとでのダイを示すブロック図である。
【図５】一実施形態による、例示的な不連続面のフィーチャを有するウェハの上面図を示すブロック図である。
【図６】一実施形態による、例示的な不連続面のフィーチャに関する製造工程を示すブロック図である。
【図７】一実施形態による、基板内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。
【図８】一実施形態による、フィルム層内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。
【発明を実施するための形態】
【００１７】
本開示のより完全な理解のために、次に、添付図面とともに読まれるべき、以下の記載内容に対する言及が行われる。
【００１８】
図１は、本開示の一実施形態が有利に使用され得る、例示的な無線通信システム１００を示すブロック図である。説明のために、図１は、３つの遠隔ユニット１２０、１３０、および１５０、ならびに２つの基地局１４０を示す。典型的な無線通信システムは、より多くの遠隔ユニットおよび基地局を有することができるということが認められよう。遠隔ユニット１２０、１３０、および１５０は、ここで開示される工程により製造される回路を含む、ＩＣデバイス１２５Ａ、１２５Ｂおよび１２５Ｃを含む。基地局、スイッチングデバイス、およびネットワーク機器を含めて、ＩＣを含む任意のデバイスもまた、開示される特徴を有する半導体構成要素、および／または、ここで開示される工程により製造される構成要素を含むことができるということが認められよう。図１は、基地局１４０から遠隔ユニット１２０、１３０、および１５０への下りリンク信号１８０、ならびに、遠隔ユニット１２０、１３０、および１５０から基地局１４０への上りリンク信号１９０を示す。
【００１９】
図１では、遠隔ユニット１２０は、携帯電話として示され、遠隔ユニット１３０は、ポータブルコンピュータとして示され、遠隔ユニット１５０は、無線ローカルループシステム内の固定位置遠隔ユニットとして示される。例えば、遠隔ユニットは、音楽プレーヤ、ビデオプレーヤ、娯楽装置、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータなどのデバイスであってよい。図１は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示的に示されるユニットに限定されない。本開示は、以下に記載されるような、半導体構成要素を含む任意のデバイスで、好適に使用され得る。
【００２０】
図２は、以下で開示されるような、半導体構成要素の回路、配置、および論理の設計のために使用される、設計ワークステーションを示すブロック図である。設計ワークステーション２００は、オペレーティングシステムソフトウェア、サポートファイル、ならびに、ＣａｄｅｎｃｅもしくはＯｒＣＡＤなどの設計ソフトウェアを含む、ハードディスク２０１を含む。設計ワークステーション２００は、回路２１０または半導体ウェハ２１２の設計を容易にするためのディスプレイをさらに含む。記憶媒体２０４が、回路設計２１０または半導体ウェハ２１２を明確に記憶するために設けられる。回路設計２１０または半導体ウェハ２１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットで、記憶媒体２０４に記憶され得る。記憶媒体２０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであってよい。さらには、設計ワークステーション２００は、記憶媒体２０４からの入力を受け付けるための、または記憶媒体２０４に対して出力を書き込むためのドライブ装置２０３を含む。
【００２１】
記憶媒体２０４に記録されるデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または、電子ビームリソグラフィなどのシリアルの書き込みツールのためのマスクパターンデータを指定することができる。データは、論理シミュレーションと関連する、タイミング図または最終的な回路などの論理検証データをさらに含む場合がある。記憶媒体２０４にデータを提供することは、半導体ウェハを設計するための工程の数を低減することにより、回路設計２１０または半導体ウェハ２１２の設計を容易にする。
【００２２】
図３は、積層ＩＣを示すブロック図である。積層ＩＣ３００は、パッケージ基板３１０を含む。パッケージ基板３１０は、ボールグリッドアレイでのバンプなどのパッケージ接続部３２２を介して、第１の段のダイ３２０に結合される。あるいは、ピンまたは他の好適なパッケージ接続部が使用される場合がある。第２の段のダイ３３０は、ボールグリッドアレイでのバンプなどのパッケージ接続部３３２を介して、第１の段のダイ３２０に結合される。第１の段のダイ３２０は、シリコン貫通電極３２４を含む。シリコン貫通電極３２４は、第１の段のダイ３２０の高さ全体に延在し、パッケージ基板３１０をパッケージ接続部３３２と結合させて、パッケージ基板３１０から、第１の段のダイ３２０または第２の段のダイ３３０への通信を可能にする。さらなるダイ（図示せず）が、第２の段のダイ３３０の上部上に、さらに積層される場合がある。
【００２３】
積層ＩＣ３００などの積層ＩＣは、２ＤのＩＣで実現され得るよりも、３Ｄの積層によって、より高密度のＩＣの製造を可能にする。例えば、第２の段のダイ３３０は、メモリまたはキャッシュデバイスであってよく、第１の段のダイ３２０は、プロセッサまたは他の論理回路であってよい。マイクロプロセッサのダイ面積の大部分は、Ｌ２キャッシュにより占有される。キャッシュを論理回路上に積層することは、マイクロプロセッサのダイサイズを低減することができる。あるいは、マイクロプロセッサとは別個にダイ上に位置するＤＲＡＭ構成要素が、マイクロプロセッサ上に積層される場合がある。ＤＲＡＭ構成要素をマイクロプロセッサ上に積層することは、マザーボード上の空間の制約を減らすことができる。さらに、ＤＲＡＭ構成要素をマイクロプロセッサのより近くに位置させることは、レイテンシを低減し、より大きなクロック速度など、ＤＲＡＭ構成要素に対する帯域幅を増大させる方法の使用を可能にすることができる。少なくともこれらの理由で、積層ＩＣを使用して実現可能である、より高密度の構成要素が、将来のＩＣの開発を支援することを期待されている。
【００２４】
第２の段のダイ３３０が、第１の段のダイ３２０に取り付けられるとき、第１の段のダイ３２０上にかけられる物理的な力の結果として、損傷が発生する可能性がある。第１の段のダイ３２０の厚さは、これらの物理的な力に耐えるための、その機械的強度に対応する。したがって、第１の段のダイ３２０が、シリコン貫通電極３２４を露出させるために薄化されるとき、第２の段のダイ３３０の取り付けの間に、損傷が、第１の段のダイ３２０に対して発生するおそれは、より高い。
【００２５】
図４は、引っ張り応力のもとでのダイを示すブロック図である。ダイ４００は、基板４１２およびフィルム層４１４を有する。基板４１２は、例えば、バルクシリコンもしくは他の半導体材料、ならびに、トランジスタなどの構成要素の活性層を含む。フィルム層４１４は、相互接続部、ビア、窒化ケイ素もしくは酸化ケイ素などの絶縁層、ならびに、接点などの追加的な層を含むことができる。シリコン貫通電極４１６は、基板４１２の表側４１３と基板４１２の裏側４１１との間の結合を可能にするように、基板４１２内に位置する。例えば、ダイ４００は、パッケージ基板（図示せず）に実装される積層ＩＣ内の第１の段であってよい。この場合には、シリコン貫通電極４１６は、積層ＩＣの第２の段をパッケージ基板に結合することができる。
【００２６】
シリコン貫通電極４１６は、例えば、反応性イオンエッチング、ウェットエッチング、またはレーザ穿孔などのエッチング技術を用いて形成される。シリコン貫通電極４１６の高さは、部分的には、シリコン貫通電極４１６の幅により制限かつ決定される。例えば、エッチング工程は、１０：１のエッチング比を有する場合があり、これは、エッチングが、シリコン貫通電極４１６の幅の１０倍の深さで進行することのみが可能であることを示す。この場合には、１μｍのシリコン貫通電極は、１０μｍの深さでエッチングされ得る。したがって、基板４１２の高さは、選択されるエッチング工程およびシリコン貫通電極４１６の幅により許されるものよりも小さくあるべきである。この場合には、基板４１２の高さは、１０μｍであるべきである。基板４１２を取り扱う問題が、基板４１２を適切な高さに薄化する後で発生する場合がある。
【００２７】
基板４１２の機械的強度は、基板４１２の高さに比例する。したがって、シリコン貫通電極４１６が表側４１３から裏側４１１に延在することを可能にするために、基板４１２の高さを低減することは、基板４１２の機械的強度を低減する。フィルム層４１４は、基板４１２の薄化の間、一定の高さに保持される。したがって、基板４１２の高さに関係なく、フィルム層４１４内で高まる同じレベルの応力を支持するための、基板４１２が有する強度は、より小さくなる。フィルム層４１４内の応力は、フィルム層４１４が構成されるフィルムの数およびタイプに応じて、残留圧縮または残留引っ張りである場合がある。基板４１２にかかる最終的な残留圧縮応力が存在するならば、基板４１２は、外側に突き出る傾向にあることになり、アセンブリ全体は、渋面の形状に屈曲することになる。基板４１２にかかる最終的な残留引っ張り応力が存在するならば、基板４１２は、内側に突き出る傾向にあることになり、アセンブリ全体は、笑顔の形状に屈曲することになる。
【００２８】
さらには、温度が、フィルム層４１４および基板４１２内の応力に影響を与える場合がある。例えば、温度が上昇するにつれて、異なる材料は、異なる速度で膨張する場合がある。フィルム層４１４が、基板４１２よりも速い速度で膨張するならば、基板４１２は、機械的強度の不足によって、湾曲する場合がある。反り（ｗａｒｐａｇｅ）は、基板４１２の活性層内の構成要素、フィルム層４１４内の構造に損傷を与え、または、後で製造の際に、問題を引き起こす可能性がある。
【００２９】
さらに、基板４１２の活性層内の構成要素は、特定の応力範囲で適正に機能するように設計される。例えば、引っ張り応力は、ｎＦＥＴデバイスでのキャリア移動度を向上させる。
【００３０】
フィルム層４１４内での高まる応力に加えて、製造工程が、基板４１２の表側４１３に損傷を与える。反応性イオンエッチングおよび金属蒸着などのプラズマ工程の間、損傷が、基板４１２上の高エネルギー粒子の衝撃により引き起こされる。損傷はさらに、ウェットエッチングまたは洗浄の際に使用される化学物質にさらされることにより引き起こされる場合がある。基板４１２の表側４１３が損傷される場合、損傷された部分の応力は、基板４１２の大部分とは異なる。応力のこれらの違いは、製造の際に、さらなる反りの問題を招く。
【００３１】
フィルム層または基板内の応力の解放は、不連続面を形成するために、基板および／またはフィルム層のエッチングを実行することにより実現され得る。エッチングされる領域は、不連続面内の原子が広がり、平衡に到達することを可能にすることにより、応力の緩和をもたらす。不連続面のフィーチャは、以下にさらに詳細に記載されることになる。
【００３２】
図５は、一実施形態による、例示的な不連続面のフィーチャを有するウェハの上面図を示すブロック図である。ウェハ５１０の上面図が示される。ウェハ５１０は、ダイを分離するために使用され得るダイシング溝５１８により分離されるダイ５１４を含む。ダイのサブセットが、囲み５１２で示される。囲み５１２は、ウェハ５１０上のダイ５１４を示す。ダイ５１４は、フィルム層、および活性層を含む基板を含む。フィルム層と基板との間の応力の違いが、層が平衡に到達する際に、ウェハ５１０の反りを生成する。エッチング線５１６は、応力を緩和する不連続面のフィーチャを形成するために、フィルム層、基板の活性層、バルクシリコンの表側、バルクシリコンの裏側、またはそれらの任意の組合せから除去される材料の線である。
【００３３】
エッチング線５１６は、ウェハ５１０またはダイ５１４の他の電気的特性に影響を与えない。例えば、エッチング線がフィルム層内にあるときは、エッチング線は、相互接続部またはビアが切断されないように、相互接続部の周囲で屈曲する場合がある。さらには、エッチング線５１６が基板の活性層内にあるならば、エッチング線５１６は、基板の活性層内のソース／ドレインの領域またはチャネルの周囲で屈曲する場合がある。
【００３４】
フィルム層が異なる材料の複数の層を含むならば、エッチング線５１６の一部が、フィルム層の第１の層内にある場合があり、エッチング線５１６の一部が、フィルム層の第２の層内にある場合がある。このようにして、エッチング線５１６は、ウェハ５１０内で異なる高さにある場合がある。エッチング線５１６は、実質的に直交する水平および垂直の線として示されるが、任意の形状をとることができる。形状は、以下に記載されるように、フォトリソグラフィ工程でエッチング線５１６を形成するときに規定され得る。
【００３５】
エッチング線５１６を形成することは、電子ビームリソグラフィまたは遠紫外線フォトリソグラフィなどのフォトリソグラフィ技術と組み合わせて使用される、反応性イオンエッチングまたはウェットエッチングなどのエッチング技術を使用して実現され得る。製造工程は、図６を参照して、以下により詳細に記載されることになる。
【００３６】
図６は、一実施形態による、例示的な不連続面のフィーチャに関する製造工程を示すブロック図である。ブロック６２０では、フォトレジストが、ウェハ上に堆積される。フォトレジスト材料は、露光の際に使用される光源に適合するように選択される。例えば、光源が電子ビームであるならば、ポリメタクリル酸メチルが、ウェハ上に堆積され得る。ブロック６３０では、フォトレジストは、ブロック６２０で堆積されるフォトレジストに対して適切な光源を使用して、マスクを通して露光される。マスクは、図５に示されるエッチング線などのフィーチャを含む。
【００３７】
ポジ型（ｐｏｓｉｔｉｖｅ  ｔｏｎｅ）フォトレジストが、ブロック６２０で堆積されるならば、光源に露光される領域が、フォトレジストの現像後に溶解してなくなることになる。露光されないフォトレジストは、残されている後続の工程の際に、材料のエッチングを防止するためのマスクとして働く。
【００３８】
ネガ型（ｎｅｇａｔｉｖｅ  ｔｏｎｅ）フォトレジストが、ブロック６２０で堆積されるならば、光源に露光されない領域が、フォトレジストの現像後に溶解してなくなることになる。当技術分野で周知であるような、金属を蒸着させること、およびフォトレジストをリフトオフする（ｌｉｆｔ  ａｗａｙ）ことなどの白黒反転工程が、実行され得る。
【００３９】
ブロック６４０では、反応性イオンエッチングなどのエッチングが、ウェハ上の材料を除去するために実行され得る。エッチングの化学的性質は、不連続面のフィーチャのために、目標とされた材料を除去するように選択される。例えば、窒化ケイ素層が、不連続な窒化ケイ素の面を形成するためにエッチングされることになっているならば、ＣＦ４を含む反応性イオンエッチングが選択され得る。さらに、フィルム層の２つ以上の層が、エッチングされ得る。例えば、エッチングは、窒化ケイ素層および金属層を除去する場合がある。この場合には、単一のエッチングの化学的性質、または複数のエッチングの化学的性質が利用され得る。
【００４０】
エッチングが完了した後で、残存するフォトレジストはどれも、ブロック６５０で取り除かれる。追加的な洗浄およびリンスのステップが、ウェハ上の残留物を除去するために、フォトレジストを取り除くステップの一部として実行され得る。
【００４１】
あるいは、ブロック６３０で露光のために使用されるマスクは、白黒反転工程なしに、ネガ型フォトレジストを用いて行う工程を可能にするために、反転される場合がある。
【００４２】
別の実施形態によれば、不連続面は、集束イオンビームを使用して形成され得る。この実施形態では、フォトレジストは使用されない。集束イオンビームは、ウェハの表面にわたって走査され、ウェハ上の材料は、集束イオンビームが走査される場所でエッチングされる。例えば、図５に示されるエッチング線などの線が、集束イオンビームにより走査され得る。
【００４３】
一実施形態では、例示的な不連続面のフィーチャが、基板内の応力を緩和するために、ウェハの基板内に形成される。図７は、基板内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。ウェハ７００は、基板７１０を含む。図６に関して上記で記載されたような製造工程によって形成されるエッチング線７１２が、結果として不連続面のフィーチャとなる。エッチング線７１２では、基板７１０の原子面が破壊され、原子面は、基板７１０内の応力を緩和するために、エッチング線７１２内に広がることが可能にされる。エッチング線７１２は、基板７１０の表側または裏側のいずれかにあってよい。
【００４４】
別の実施形態では、例示的な不連続面のフィーチャが、フィルム層内の応力を緩和するために、ウェハのフィルム層内に形成される。図８は、フィルム層内に例示的な不連続面のフィーチャを有するウェハの断面図を示すブロック図である。ウェハ８００は、基板８１０およびフィルム層８３０を含む。
【００４５】
フィルム層８３０は、エッチング線８３２を含む。エッチング線８３２は、結果として、フィルム層８３０内の不連続面のフィーチャとなる。エッチング線８３２では、フィルム層８３０内の原子面が、フィルム層８３０内の応力を緩和するために、広がることができる。単一のエッチング線が示されているが、複数のエッチング線もまた設けられ得る。エッチング線８３２は、基板８１０の表側または裏側のいずれかにあってよい。
【００４６】
エッチング線８３２が、フィルム層８３０内に形成される後で、絶縁プラグ８３４が、エッチング線８３２を部分的に、または完全に充填するように堆積され得る。絶縁プラグ８３４は、フィルム層８３０上に堆積される将来の層が、フィルム層８３０と干渉を起こすことを防止する。例えば、金属層がフィルム層８３０上に堆積されるならば、フィルム層８３０内の相互接続部またはビアは、金属層により短絡される可能性がある。絶縁プラグ８３４に対して使用される材料の望ましい特性は、層間剥離を防止するために、フィルム層８３０と絶縁プラグ８３４との間の、適合される熱膨張の係数および良好な接着を含む。絶縁プラグ８３４は、例えば、二酸化ケイ素、窒化ケイ素、またはポリイミドであってよい。
【００４７】
図示されていないが、絶縁プラグ８３４は、フィルム層８３０と同じ高さであってよい。絶縁プラグ８３４の堆積の後で、化学機械的研磨工程が、フィルム層８３０と同じ高さの絶縁プラグ８３４をもたらすために、利用され得る。
【００４８】
図８には、ただ１つのフィルム層が示されるが、フィルム層は、銅もしくはアルミニウムの層、トランジスタもしくはコンデンサなどの構成要素、ならびに、酸化ケイ素もしくは窒化ケイ素などの絶縁層を含む、相互接続部またはビアの複数の層を含むことができる。上記したように、エッチング線は、フィルム層の任意の１つまたは複数内にあってよい。
【００４９】
図７を参照して上記で示されたような基板内の、および、図８を参照して上記で示されたようなフィルム層内の不連続面のフィーチャは、一実施形態によるウェハに関して、ウェハの複数の位置における応力を緩和するために、組み合わせて使用され得る。
【００５０】
「シリコン貫通電極」という専門用語は、シリコンという単語を含むが、シリコン貫通電極は、必ずしもシリコンで構成されるわけではないことに留意されたい。それどころか、材料は、任意のデバイス基板材料であってよい。
【００５１】
本開示およびその利点を、詳細に記載したが、様々な変更、置換および代替が、添付の特許請求の範囲により定義されるような本開示の技術から逸脱することなく、本明細書で行われ得るということを理解されたい。さらには、本願の範囲は、本明細書に記載される工程、機械、製造、物質の組成、手段、方法およびステップの特定の実施形態に限定されることは意図されていない。当業者であれば、本開示から容易に理解するように、本明細書に記載される対応する実施形態と、実質的に同じ機能を実行する、または実質的に同じ結果を実現する、現在存在する、または後に開発されることになっている、工程、機械、製造、物質の組成、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、その範囲内に、そのような工程、機械、製造、物質の組成、手段、方法、またはステップを含むことが意図されている。
【符号の説明】
【００５２】
１００  無線通信システム
１２０  遠隔ユニット
１２５Ａ、１２５Ｂ、１２５Ｃ  ＩＣデバイス
１３０  遠隔ユニット
１４０  基地局
１５０  遠隔ユニット
１８０  下りリンク信号
１９０  上りリンク信号
２００  設計ワークステーション
２０１  ハードディスク
２０３  ドライブ装置
２０４  記憶媒体
２１０  回路、回路設計
２１２  半導体ウェハ
３００  積層ＩＣ
３１０  パッケージ基板
３２０  ダイ
３２２  パッケージ接続部
３２４  シリコン貫通電極
３３０  ダイ
３３２  パッケージ接続部
４００  ダイ
４１１  基板の裏側
４１２  基板
４１３  基板の表側
４１４  フィルム層
４１６  シリコン貫通電極
５１０  ウェハ
５１２  囲み
５１４  ダイ
５１６  エッチング線
５１８  ダイシング溝
７００  ウェハ
７１０  基板
７１２  エッチング線
８００  ウェハ
８１０  基板
８３０  フィルム層
８３２  エッチング線
８３４  絶縁プラグ
【図１】
2014013932.tif 000003
【図２】
2014013932.tif 000004
【図３】
2014013932.tif 000005
【図４】
2014013932.tif 000006
【図５】
2014013932.tif 000007
【図６】
2014013932.tif 000008
【図７】
2014013932.tif 000009
【図８】
2014013932.tif 000010
【手続補正書】
【提出日】平成25年10月10日(2013.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体ウェハであって、
第１側を有する半導体基板、および
前記半導体基板の前記第１側上のフィルム層、であって、
前記フィルム層および／または前記半導体基板は、前記フィルム層または前記半導体基板のフィーチャのまわりに配設された少なくとも１つのエッチング線を備える第１の不連続面を有し、前記第１の不連続面は、前記半導体ウェハ内の残留応力を低減する、半導体基板およびフィルム層と、
固体絶縁材料で完全に充填される非導電性絶縁プラグであって、前記少なくとも１つのエッチング線の少なくとも一部分を充填し、前記非導電性絶縁プラグは前記半導体基板に隣接する前記フィルム層の面と反対である前記フィルム層の表面と同一平面である、非導電性絶縁プラグと、
を備える、半導体ウェハ。
【請求項２】
前記少なくとも１つのエッチング線が、前記半導体ウェハの反りを低減する、請求項１に記載の半導体ウェハ。
【請求項３】
少なくとも１つのエッチング線を備える第２の不連続面を前記フィルム層内にさらに備え、前記第１の不連続面もまた、前記フィルム層内にある、請求項１に記載の半導体ウェハ。
【請求項４】
前記第１の不連続面が、前記第２の不連続面と実質的に直交する、請求項３に記載の半導体ウェハ。
【請求項５】
前記非導電性絶縁プラグは、酸化ケイ素フィルムを備える、請求項１に記載の半導体ウェハ。
【請求項６】
前記フィルム層が、窒化ケイ素層を備え、前記第１の不連続面が、前記窒化ケイ素層内にある、請求項１に記載の半導体ウェハ。
【請求項７】
前記第１の不連続面が、相互に実質的に直交する少なくとも２つのエッチング線を備える、請求項１に記載の半導体ウェハ。
【請求項８】
音楽プレーヤ、ビデオプレーヤ、娯楽装置、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータから成る群から選択されるデバイスに組み込まれる、請求項１に記載の半導体ウェハ。
【請求項９】
前記フィルム層の前記フィーチャは、相互接続部またはビアを備える、請求項１に記載の半導体ウェハ。
【請求項１０】
前記半導体基板の前記フィーチャは、ソース／ドレイン領域またはチャネルを備える、請求項１に記載の半導体ウェハ。
【請求項１１】
半導体ウェハであって、
半導体基板と、
前記半導体基板の第１側上のフィルム層と、
前記半導体基板および／または前記フィルム層における応力を緩和するための手段であって、前記応力を緩和する手段は前記フィルム層または前記半導体基板のフィーチャのまわりに配設される、手段と、
電気的に絶縁するための手段であって、前記絶縁する手段は固体絶縁材料を含み、前記絶縁する手段は前記応力を緩和する手段の少なくとも一部分を充填し、絶縁する手段は前記半導体基板に隣接する前記フィルム層の面とは反対である前記フィルム層の表面と同一平面である、手段と、
を備える半導体ウェハ。
【請求項１２】
前記絶縁する手段が、前記応力を緩和する手段の全域で、信号の短絡を防止する、請求項１１に記載の半導体ウェハ。
【請求項１３】
前記応力を緩和する手段が、前記フィルム層内に配設される、請求項１１に記載の半導体ウェハ。
【請求項１４】
前記応力を緩和する手段が、前記半導体基板内に配設される、請求項１１に記載の半導体ウェハ。
【請求項１５】
音楽プレーヤ、ビデオプレーヤ、娯楽装置、ナビゲーション装置、通信装置、携帯情報端末（ＰＤＡ）、固定位置データユニット、および／またはコンピュータ内に組み込まれる、請求項１１に記載の半導体ウェハ。
【請求項１６】
前記フィルム層の前記フィーチャは、相互接続部またはビアを備える、請求項１１に記載の半導体ウェハ。
【請求項１７】
前記半導体基板の前記フィーチャは、ソース／ドレイン領域またはチャネルを備える、請求項１１に記載の半導体ウェハ。
【請求項１８】
半導体基板およびフィルム層を備える半導体ウェハを製造する方法であって、
前記半導体ウェハを薄化するステップと、
前記半導体ウェハ内の応力を緩和する不連続面を形成するために、前記半導体ウェハを薄化するステップの後で、前記半導体ウェハに少なくとも１つのエッチング線をエッチングするステップと、
前記不連続面の少なくとも一部分を非導電性絶縁プラグで充填するステップと、
前記非導電性絶縁プラグが前記半導体基板に隣接する前記フィルム層の面と反対である前記フィルム層の表面と同一平面であるように、前記非導電性絶縁プラグを裏面研磨するステップと、
を含む方法。
【請求項１９】
前記半導体ウェハに前記少なくとも１つのエッチング線をエッチングするステップが、前記半導体ウェハの前記半導体基板に少なくとも１つのエッチング線をエッチングするステップを含む、請求項１８に記載の方法。
【請求項２０】
前記半導体ウェハに前記少なくとも１つのエッチング線をエッチングするステップが、前記半導体ウェハの前記フィルム層に少なくとも１つのエッチング線をエッチングするステップを含む、請求項１８に記載の方法。
【請求項２１】
前記半導体ウェハの前記フィルム層に前記少なくとも１つのエッチング線をエッチングするステップが、
前記フィルム層の第１の層に少なくとも１つのエッチング線をエッチングするステップと、
前記フィルム層の第２の層に少なくとも１つのエッチング線をエッチングするステップと、
を含む、請求項２０に記載の方法。
【外国語明細書】
2014013932000001.pdf