(57)【要約】【課題】昇圧回路を備える検査装置において、昇圧回路の出力電圧が、昇圧回路が出力し得る最大電圧にまで昇圧されるのを防止する。【解決手段】スイッチングレギュレータ方式の昇圧回路を備え、前記昇圧回路には、表示装置の駆動回路から昇圧制御用の昇圧制御信号が入力され、前記昇圧回路は、前記昇圧制御信号に基づき電源電圧を昇圧し、当該昇圧した電圧を前記表示装置の駆動回路に出力する、表示装置用の検査装置であって、前記昇圧回路で昇圧された電圧が規定値以上の電圧となった時に、前記昇圧制御信号を遮断して、昇圧動作を停止させるバイパス回路を備える。【選択図】      図２
2014079128.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータ方式の昇圧回路を備え、
前記昇圧回路には、表示装置の駆動回路から昇圧制御用の昇圧制御信号が入力され、
前記昇圧回路は、前記昇圧制御信号に基づき電源電圧を昇圧し、当該昇圧した電圧を前記表示装置の駆動回路に出力する、表示装置用の検査装置であって、
前記昇圧回路で昇圧された電圧が規定値以上の電圧となった時に、前記昇圧制御信号を遮断して、昇圧動作を停止させるバイパス回路を備えることを特徴とする検査装置。
【請求項２】
前記昇圧回路は、一端に電源電圧が供給されるコイルと、
第１の電極に接地電圧が供給されるとともに、第２の電極が前記コイルの他端に接続され、制御電極に入力される前記昇圧制御信号によりオン・オフが制御されるスイッチング素子と、
アノードが、前記コイルの他端に接続される第１のダイオードと、
一端が、前記第１のダイオードのカソードに接続され、他端に接地電圧が供給される平滑コンデンサとを有し、
前記バイパス回路は、第１の電極に接地電圧が供給されるとともに、第２の電極が前記スイッチング素子の制御電極に接続されるトランジスタと、
アノードが、前記コイルの他端に接続される第２のダイオードと、
一端が、前記第２のダイオードのカソードに接続される第１の抵抗素子と、
カソードが、前記第１の抵抗素子の他端に接続され、アノードが前記トランジスタの制御電極に接続されるツェナーダイオードと、
一端が、前記ツェナーダイオードのアノードに接続され、他端に接地電圧が供給される第２の抵抗素子とを有することを特徴とする請求項１に記載の検査装置。
【請求項３】
前記バイパス回路は、前記ツェナーダイオードのアノードと、前記トランジスタの制御電極との間に接続される第３の抵抗素子と、
前記スイッチング素子の前記制御電極に接続される第４の抵抗素子と、第１の容量素子の並列回路を有することを特徴とする請求項２に記載の検査装置。
【請求項４】
前記バイパス回路は、一端が、前記第２のダイオードのカソードに接続され、他端に接地電圧が供給される第２の容量素子と、
一端が、前記ツェナーダイオードのカソードに接続され、他端に接地電圧が供給される第３の容量素子とを有することを特徴とする請求項２に記載の検査装置。
【請求項５】
前記昇圧回路は、一端に接地電圧が供給されるコイルと、
第１の電極に電源電圧が供給されるとともに、第２の電極が前記コイルの他端に接続され、制御電極に入力される前記昇圧制御信号によりオン・オフが制御されるスイッチング素子と、
カソードが、前記コイルの他端に接続される第１のダイオードと、
一端が、前記第１のダイオードのアノードに接続され、他端に接地電圧が供給される平滑コンデンサとを有し、
前記バイパス回路は、第１の電極に電源電圧が供給されるとともに、第２の電極が前記スイッチング素子の制御電極に接続されるトランジスタと、
カソードが前記コイルの他端に接続される第２のダイオードと、
一端が、前記第２のダイオードのアノードに接続される第１の抵抗素子と、
アノードが、前記第１の抵抗素子の他端に接続され、カソードが前記トランジスタの制御電極に接続されるツェナーダイオードと、
一端が、前記ツェナーダイオードのカソードに接続され、他端に電源電圧が供給される第２の抵抗素子とを有することを特徴とする請求項１に記載の検査装置。
【請求項６】
前記バイパス回路は、前記スイッチング素子の前記制御電極に接続される第３の抵抗素子と、第１の容量素子の並列回路を有することを特徴とする請求項５に記載の検査装置。
【請求項７】
前記バイパス回路は、一端が、前記第２のダイオードのアノードに接続され、他端に接地電圧が供給される第２の容量素子を有することを特徴とする請求項５に記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用の検査装置に係わり、特に、スイッチングレギュレータ方式の昇圧回路を備える検査装置に適用して有効な技術に関する。
【背景技術】
【０００２】
液晶表示装置を駆動するドライバＩＣは、例えば、正負の階調電圧基準電圧を生成する抵抗分圧回路に入力される高電位の電圧（ＶＳＰ）と、低電位の電圧（ＶＳＮ）のように、ドライバＩＣに入力される電源電圧よりも、高電位の駆動電圧、あるいは、低電位の駆動電圧が必要となる場合がある。
一般に、前述したようなＶＳＰの電圧、およびＶＳＮの電圧は、スイッチングレギュレータ方式の昇圧回路で生成される。
近年、低コスト化等の理由により、前述したＶＳＰと、ＶＳＮの電圧を生成する昇圧回路本体を、液晶表示装置ではなく、外部の本体側に設け、液晶表示装置のドライバＩＣから、昇圧制御用の昇圧制御信号を昇圧回路に入力して、昇圧回路を制御するようにしている。
液晶表示装置が前述した構成の場合、液晶表示装置の点灯試験を実施する検査装置も、前述したＶＳＰと、ＶＳＮの電圧を生成する昇圧回路を備えることになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２４３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述したＶＳＰと、ＶＳＮの電圧を生成する昇圧回路を備える検査装置を用いて点灯検査を行う場合に、検査装置とドライバＩＣとの接続信号の内、電源電圧、昇圧制御信号が正しく接続されているのに、出力電圧（例えば、ＶＳＰ、あるいは、ＶＳＮの電圧）のみが、何らかの原因（例えば、コネクタの斜め差し等）で接続されないことが想定される。
この場合に、ドライバＩＣは、出力電圧（ＶＳＰ、あるいは、ＶＳＮの電圧）が、規定の電圧に到達していないと判断して、昇圧制御信号を出し続けるため、出力電圧（ＶＳＰ、あるいは、ＶＳＮの電圧）は、昇圧回路が出力し得る最大電圧にまで昇圧されることになり、昇圧回路内の半導体素子が破壊されることが想定される。
また、昇圧回路が出力し得る最大電圧は、ドライバＩＣの定格電圧を超えていることが多く、この状態で出力電圧（ＶＳＰ、あるいは、ＶＳＮの電圧）を出力する出力端子が、再接続された場合（例えば、コネクタの斜め差し等で接続されていなかった端子が、少しの振動などで再接続された場合など）に、ドライバＩＣには定格電圧を超える高電圧が印加されることになり、ドライバＩＣが破壊されることが想定される。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、昇圧回路を備える検査装置において、昇圧回路の出力電圧が、昇圧回路が出力し得る最大電圧にまで昇圧されるのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）スイッチングレギュレータ方式の昇圧回路を備え、前記昇圧回路には、表示装置の駆動回路から昇圧制御用の昇圧制御信号が入力され、前記昇圧回路は、前記昇圧制御信号に基づき電源電圧を昇圧し、当該昇圧した電圧を前記表示装置の駆動回路に出力する、表示装置用の検査装置であって、前記昇圧回路で昇圧された電圧が規定値以上の電圧となった時に、前記昇圧制御信号を遮断して、昇圧動作を停止させるバイパス回路を備える。
【０００６】
（２）（１）において、前記昇圧回路は、一端に電源電圧が供給されるコイルと、第１の電極に接地電圧が供給されるとともに、第２の電極が前記コイルの他端に接続され、制御電極に入力される前記昇圧制御信号によりオン・オフが制御されるスイッチング素子と、アノードが、前記コイルの他端に接続される第１のダイオードと、一端が、前記第１のダイオードのカソードに接続され、他端に接地電圧が供給される平滑コンデンサとを有し、前記バイパス回路は、第１の電極に接地電圧が供給されるとともに、第２の電極が前記スイッチング素子の制御電極に接続されるトランジスタと、アノードが、前記コイルの他端に接続される第２のダイオードと、一端が、前記第２のダイオードのカソードに接続される第１の抵抗素子と、カソードが、前記第１の抵抗素子の他端に接続され、アノードが前記トランジスタの制御電極に接続されるツェナーダイオードと、一端が、前記ツェナーダイオードのアノードに接続され、他端に接地電圧が供給される第２の抵抗素子とを有する。
（３）（２）において、前記バイパス回路は、前記ツェナーダイオードのアノードと、前記トランジスタの制御電極との間に接続される第３の抵抗素子と、前記スイッチング素子の前記制御電極に接続される第４の抵抗素子と、第１の容量素子の並列回路を有する。
（４）（２）において、前記バイパス回路は、一端が、前記第２のダイオードのカソードに接続され、他端に接地電圧が供給される第２の容量素子と、一端が、前記ツェナーダイオードのカソードに接続され、他端に接地電圧が供給される第３の容量素子とを有する。
【０００７】
（５）（１）において、前記昇圧回路は、一端に接地電圧が供給されるコイルと、第１の電極に電源電圧が供給されるとともに、第２の電極が前記コイルの他端に接続され、制御電極に入力される前記昇圧制御信号によりオン・オフが制御されるスイッチング素子と、カソードが、前記コイルの他端に接続される第１のダイオードと、一端が、前記第１のダイオードのアノードに接続され、他端に接地電圧が供給される平滑コンデンサとを有し、前記バイパス回路は、第１の電極に電源電圧が供給されるとともに、第２の電極が前記スイッチング素子の制御電極に接続されるトランジスタと、カソードが前記コイルの他端に接続される第２のダイオードと、一端が、前記第２のダイオードのアノードに接続される第１の抵抗素子と、アノードが、前記第１の抵抗素子の他端に接続され、カソードが前記トランジスタの制御電極に接続されるツェナーダイオードと、一端が、前記ツェナーダイオードのカソードに接続され、他端に電源電圧が供給される第２の抵抗素子とを有する。
（６）（５）において、前記バイパス回路は、前記スイッチング素子の前記制御電極に接続される第３の抵抗素子と、第１の容量素子の並列回路を有する。
（７）（５）において、前記バイパス回路は、一端が、前記第２のダイオードのアノードに接続され、他端に接地電圧が供給される第２容量素子とを有する。
【発明の効果】
【０００８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、昇圧回路を備える検査装置において、昇圧回路の出力電圧が、昇圧回路が出力し得る最大電圧にまで昇圧されるのを防止することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例の検査装置の概略構成と、本発明の実施例の検査装置を用いた検査方法を説明するための図である。
【図２】本発明の実施例の昇圧回路部の回路構成を示す回路図である。
【図３】従来の昇圧回路の回路構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例］
図１は、本発明の実施例の検査装置の概略構成と、本発明の実施例の検査装置を用いた検査方法を説明するための図である。
図１において、ＬＣＤは液晶表示装置、ＤＲＶはドライバＩＣである。
液晶表示装置（ＬＣＤ）は、少なくとも一方が透明なガラス等からなる一対の基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、画像を表示する。
ここで、ドライバＩＣ（ＤＲＶ）は、液晶表示装置（ＬＣＤ）の一方の基板上に実装される。また、液晶表示装置（ＬＣＤ）の一方の基板には、フレキシブル配線基板（ＦＰＣ）も実装される。さらに、ＡＲは、液晶表示パネルの表示領域である。
図１において、１０は検査装置であり、検査装置１０は、フレキシブル配線基板（ＦＰＣ）と、コネクタ１２により接続されており、点灯検査を実行する際に、液晶表示装置（ＬＣＤ）に、電源電圧（ＶＣＩ）と、表示データ（ＤＡＴＡ）と、クロック、垂直同期信号、水平同期信号等の表示昇圧制御信号（ＤＳＣ）を入力する。
また、検査装置１０は、昇圧回路部１１を有し、昇圧回路部１１は、スイッチングレギュレータ方式の昇圧回路を有する。
スイッチングレギュレータ方式の昇圧回路は、ドライバＩＣ（ＤＲＶ）から入力される昇圧制御用の昇圧制御信号（ＬＳＷ１，ＬＳＷ２）に基づき、ＶＣＩの電源電圧を昇圧して、ＶＳＰの高電位の電圧と、ＶＳＮの低電位の電圧を生成し、液晶表示装置（ＬＣＤ）のドライバＩＣ（ＤＲＶ）に出力する。
なお、検査装置１０における、昇圧回路部以外の構成は、本発明とは直には関係がないので、図１において、その図示は省略している。
【００１１】
［従来の昇圧回路の回路構成］
以下、本実施例の昇圧回路を説明する前に、従来の昇圧回路の回路構成と、その問題点について説明する。
図３は、従来の昇圧回路の回路構成を示す回路図である。
図３において、コイル（Ｌ１）と、ショットキーバリアダイオード（ＳＤ１）と、平滑コンデンサ（Ｃ１）と、スイッチング素子を構成するｎ型ＭＯＳトランジスタ（Ｑ１）と、容量素子（Ｃ２）が、ＶＣＩの電源電圧を昇圧して、ＶＳＰの高電位の電圧を生成する回路（以下、回路Ａという。）である。
コイル（Ｌ１）は、一端に電源電圧（ＶＣＩ）が供給され、他端がショットキーバリアダイオード（ＳＤ１）のアノードに接続される。ショットキーバリアダイオード（ＳＤ１）のカソードは、平滑コンデンサ（Ｃ１）の一端に接続され、平滑コンデンサ（Ｃ１）の他端には接地電圧が供給される。
ｎ型ＭＯＳトランジスタ（Ｑ１）は、ソースに接地電圧が供給されるとともに、ドレインがコイル（Ｌ１）の他端に接続され、ゲートには、ドライバＩＣ（ＤＲＶ）から昇圧制御信号（ＬＳＷ１）が入力される。
ｎ型ＭＯＳトランジスタ（Ｑ１）は、昇圧制御信号（ＬＳＷ１）に基づき、コイル（Ｌ１）に流れる電流のＯＮ、ＯＦＦを制御する。それにより、コイル（Ｌ１）に生じる逆起電力を、ショットキーバリアダイオード（ＳＤ１）で取り出し、平滑コンデンサ（Ｃ１）で平滑して、ＶＳＰの高電位の電圧を生成する。
【００１２】
また、図３において、コイル（Ｌ２）と、ショットキーバリアダイオード（ＳＤ２）と、平滑コンデンサ（Ｃ８）と、スイッチング素子を構成するｐ型ＭＯＳトランジスタ（Ｑ３）と、容量素子（Ｃ９）が、ＶＣＩの電源電圧を昇圧して、ＶＳＮの低電位の電圧を生成する回路（以下、回路Ｂという。）である。
コイル（Ｌ２）は、一端に接地電圧が供給され、他端がショットキーバリアダイオード（ＳＤ２）のカソードに接続される。ショットキーバリアダイオード（ＳＤ２）のアノードは、平滑コンデンサ（Ｃ８）の一端に接続され、平滑コンデンサ（Ｃ８）の他端には接地電圧が供給される。
ｐ型ＭＯＳトランジスタ（Ｑ３）は、ソースに電源電圧（ＶＣＩ）が供給されるとともに、ドレインがコイル（Ｌ２）の他端に接続され、ゲートには、ドライバＩＣ（ＤＲＶ）から昇圧制御信号（ＬＳＷ２）が入力される。
ｐ型ＭＯＳトランジスタ（Ｑ３）は、昇圧制御信号（ＬＳＷ２）に基づき、コイル（Ｌ２）に流れる電流のＯＮ、ＯＦＦを制御する。それにより、コイル（Ｌ２）に生じる逆起電力を、ショットキーバリアダイオード（ＳＤ２）で取り出し、平滑コンデンサ（Ｃ８）で平滑して、ＶＳＮの低電位の電圧を生成する。
【００１３】
図３に示す従来の昇圧回路は、ドライバＩＣ（ＤＲＶ）が、ＶＳＰ及びＶＳＮの電圧を監視して、昇圧制御信号（ＬＳＷ１，ＬＳＷ２）を出力し、検査装置に配置されたスイッチングレギュレータ方式の昇圧回路が、電源電圧（ＶＣＩ）から昇圧を行い、ＶＳＰ及びＶＳＮの電圧を生成する。
ドライバＩＣ（ＤＲＶ）は、ＶＳＰ及びＶＳＮの電圧として、所望の電圧が得られれば、昇圧制御信号（ＬＳＷ１，ＬＳＷ２）を停止し、昇圧回路の昇圧動作を停止させる。
ＶＳＰ及びＶＳＮの電圧が、所望の電圧より低下した場合は、再度、昇圧制御信号（ＬＳＷ１，ＬＳＷ２）を出力し、昇圧回路での昇圧動作を実行させ、ＶＳＰ及びＶＳＮの電圧を昇圧させる。これを繰り返すことで、ＶＳＰ及びＶＳＮの電圧として、安定した電圧を得ることができる。
【００１４】
従来の昇圧回路を備える検査装置を用いて、液晶表示装置（ＬＣＤ）の点灯検査を行う場合に、検査装置とドライバＩＣ（ＤＲＶ）との接続信号の内、電源電圧（ＶＣＩ）、昇圧制御信号（ＬＳＷ１，ＬＳＷ２）が正しく接続されているのに、ＶＳＰ、あるいはＶＳＮの電圧のみが、何らかの原因（例えば、コネクタ１２の斜め差し等）で接続されないことが想定される。
この場合に、ドライバＩＣ（ＲＤＶ）は、ＶＳＰ、あるいはＶＳＮの電圧が、規定の電圧に到達していないと判断して、昇圧制御信号（ＬＳＷ１，ＬＳＷ２）を出し続けるため、ＶＳＰの電圧は、昇圧回路が出力し得る最大電圧（例えば、４０Ｖ）にまで、また、ＶＳＮの電圧は、昇圧回路が出力し得る最大電圧（例えば、−３０Ｖ）にまで昇圧されることになる。
これにより、昇圧回路内のｎ型ＭＯＳトランジスタ（Ｑ１）、あるいはｐ型ＭＯＳトランジスタ（Ｑ３）が破壊されることが想定される。
さらに、昇圧回路が出力し得る最大電圧は、ドライバＩＣ（ＤＲＶ）の定格電圧を超えていることが多く、この状態で、ＶＳＰ、あるいはＶＳＮの電圧を出力する出力端子が、再接続された場合（例えば、コネクタの斜め差し等で接続されていなかった端子が、少しの振動などで再接続された場合など）に、ドライバＩＣ（ＤＲＶ）には定格電圧を超える高電圧が印加されることになり、ドライバＩＣ（ＤＲＶ）が破壊されることが想定される。
【００１５】
［本発明の実施例の昇圧回路部の回路構成］
図２は、本発明の実施例の昇圧回路部１１の回路構成を示す回路図である。
図２に示すように、本実施例の昇圧回路部１１は、図３に示す回路Ａに、バイパス回路１３Ａを追加し、同様に、図３に示す回路Ｂに、バイパス回路１３Ｂを追加したものである。
バイパス回路１３Ａは、ｎｐｎ型バイポーラトランジスタ（Ｑ２）と、ダイオード（Ｄ１）と、ツェナーダイオード（Ｄ２）と、抵抗素子（Ｒ１〜Ｒ４）と、容量素子（Ｃ３〜Ｃ６）とを有する。
ｎｐｎ型バイポーラトランジスタ（Ｑ２）は、エミッタに接地電圧が供給されるとともに、コレクタがｎ型ＭＯＳトランジスタ（Ｑ１）のゲートに接続され、ベースが、電流制限用の抵抗素子（Ｒ３）を介して、ツェナーダイオード（Ｄ２）のアノードに接続される。なお、電流制限用の抵抗素子（Ｒ３）は省略することも可能である。
ダイオード（Ｄ１）は、アノードがコイル（Ｌ１）の他端に接続され、カソードが抵抗素子（Ｒ１）の一端に接続される。なお、ダイオード（Ｄ１）は、容量素子（Ｃ４）に蓄えられた電荷が、逆流するのを防止するために設けられる。
ツェナーダイオード（Ｄ２）は、カソードが抵抗素子（Ｒ１）の他端に接続され、アノードがｎｐｎ型バイポーラトランジスタ（Ｑ２）のベースに接続される。
抵抗素子（Ｒ４）は、一端がツェナーダイオード（Ｄ２）のアノードに接続され、他端に接地電圧が供給される。容量素子（Ｃ３）は、一端がツェナーダイオード（Ｄ２）のカソードに接続され、他端に接地電圧が供給される。容量素子（Ｃ４）は、一端がダイオード（Ｄ１）のカソードに接続され、他端に接地電圧が供給される。容量素子（Ｃ６）は、一端がツェナーダイオード（Ｄ２）のアノードに接続され、他端に接地電圧が供給される。
さらに、昇圧制御信号（ＬＳＷ１）は、抵抗素子（Ｒ２）と容量素子（Ｃ５）の並列回路を介して、ｎ型ＭＯＳトランジスタ（Ｑ１）のゲートに入力される。
【００１６】
バイパス回路１３Ｂは、ｐｎｐ型バイポーラトランジスタ（Ｑ４）と、ダイオード（Ｄ３）と、ツェナーダイオード（Ｄ４）と、抵抗素子（Ｒ５〜Ｒ７）と、容量素子（Ｃ１０〜Ｃ１２）とを有する。
ｐｎｐ型バイポーラトランジスタ（Ｑ４）は、エミッタに電源電圧（ＶＣＩ）が供給されるとともに、コレクタがｐ型ＭＯＳトランジスタ（Ｑ３）のゲートに接続され、ベースは、ツェナーダイオード（Ｄ４）のカソードに接続される。なお、ｐｎｐ型バイポーラトランジスタ（Ｑ４）のベースは、電流制限用の抵抗素子を介して、ツェナーダイオード（Ｄ４）のカソードに接続してもよい。
ダイオード（Ｄ３）は、カソードがコイル（Ｌ２）の他端に接続され、アノードが抵抗素子（Ｒ５）の一端に接続される。なお、ダイオード（Ｄ３）は、容量素子（Ｃ１０）に蓄えられた電荷が、逆流するのを防止するために設けられる。
ツェナーダイオード（Ｄ４）は、アノードが抵抗素子（Ｒ５）の他端に接続され、カソードがｐｎｐ型バイポーラトランジスタ（Ｑ４）のベースに接続される。
抵抗素子（Ｒ７）は、一端がツェナーダイオード（Ｄ４）のカソードに接続され、他端に電源電圧（ＶＣＩ）が供給される。容量素子（Ｃ１０）は、一端がダイオード（Ｄ３）のアノードに接続され、他端に接地電圧が供給される。容量素子（Ｃ１２）は、一端がツェナーダイオード（Ｄ４）のカソードに接続され、他端に接地電圧が供給される。
さらに、昇圧制御信号（ＬＳＷ２）は、抵抗素子（Ｒ６）と容量素子（Ｃ１１）の並列回路を介して、ｐ型ＭＯＳトランジスタ（Ｑ３）のゲートに入力される。
【００１７】
図２に示す回路において、コネクタ１２の斜め差し等の理由により、ＶＳＰの電圧が、規定の電圧よりも高電位の電圧になった場合には、ツェナーダイオード（Ｄ２）がブレークダウンし、ダイオード（Ｄ１）→抵抗素子（Ｒ１）→ツェナーダイオード（Ｄ２）→抵抗素子（Ｒ４）の経路で電流が流れることになる。
これにより、ｎｐｎ型バイポーラトランジスタ（Ｑ２）がＯＮとなり、ｎ型ＭＯＳトランジスタ（Ｑ１）がＯＦＦとなるので、昇圧制御信号（ＬＳＷ１）が遮断される。
このとき、ショットキーバリアダイオード（ＳＤ１）のアノード側の電圧は、昇圧動作により変動しており、ｎｐｎ型バイポーラトランジスタ（Ｑ２）が誤動作しないように、ダイオード（Ｄ１）のカソード電圧と、ツェナーダイオード（Ｄ２）のカソード電圧を、容量素子（Ｃ３，Ｃ４）により安定させる。
昇圧制御信号（ＬＳＷ１）は、ドライバＩＣ（ＤＲＶ）から出力されるが、ｎｐｎ型バイポーラトランジスタ（Ｑ２）がＯＮになったとき、昇圧制御信号（ＬＳＷ１）を、直接、接地電圧に流すと、ドライバＩＣ（ＤＲＶ）の電源電圧と接地電圧とが短絡する形になり、過電流が流れる。
そのため、昇圧制御信号（ＬＳＷ１）の伝搬経路に抵抗素子（Ｒ２）を設け、前述の過電流が流れるのを防止している。但し、抵抗素子（Ｒ２）により、昇圧制御信号（ＬＳＷ１）のパルス波形がなまり、ｎ型ＭＯＳトランジスタ（Ｑ１）のスイッチング動作が遅くなるので、高周波信号用のバイパス用として、抵抗素子（Ｒ２）に並列に容量素子（Ｃ５）を設けている。
前述の動作により、コネクタ１２の斜め差し等の理由により、ＶＳＰの電圧を出力する端子のみが接続されなかった場合にでも、ＶＳＰの電圧が、ドライバＩＣ（ＤＲＶ）の定格電圧を超えないように、ＶＳＰの電圧を、例えば、１０Ｖに抑制することができる。
【００１８】
また、図２に示す回路において、コネクタ１２の斜め差し等の理由により、ＶＳＮの電圧が、規定の電圧よりも低電位の電圧になった場合には、ツェナーダイオード（Ｄ４）がブレークダウンし、抵抗素子（Ｒ７）→ツェナーダイオード（Ｄ４）→抵抗素子（Ｒ５）→ダイオード（Ｄ３）の経路で電流が流れることになる。
これにより、ｐｎｐ型バイポーラトランジスタ（Ｑ４）がＯＮとなり、ｐ型ＭＯＳトランジスタ（Ｑ３）がＯＦＦとなるので、昇圧制御信号（ＬＳＷ２）が遮断される。
このとき、ショットキーバリアダイオード（ＳＤ２）のカソード側の電圧は、昇圧動作により変動しており、ｐｎｐ型バイポーラトランジスタ（Ｑ４）が誤動作しないように、ダイオード（Ｄ３）のアノード電圧を、容量素子（Ｃ１０）により安定させる。
昇圧制御信号（ＬＳＷ２）は、ドライバＩＣ（ＤＲＶ）から出力されるが、ｐｎｐ型バイポーラトランジスタ（Ｑ４）がＯＮになったとき、昇圧制御信号（ＬＳＷ２）を、直接、電源電圧（ＶＣＩ）に流すと、電源電圧（ＶＣＩ）とドライバＩＣ（ＤＲＶ）の接地電圧とが短絡する形になり、過電流が流れる。
そのため、昇圧制御信号（ＬＳＷ２）の伝搬経路に抵抗素子（Ｒ６）を設け、前述の過電流が流れるのを防止している。但し、抵抗素子（Ｒ６）により、昇圧制御信号（ＬＳＷ２）のパルス波形がなまり、Ｐ型ＭＯＳトランジスタ（Ｑ３）のスイッチング動作が遅くなるので、高周波信号用のバイパス用として、抵抗素子（Ｒ６）に並列に容量素子（Ｃ１１）を設けている。
前述の動作により、コネクタ１２の斜め差し等の理由により、ＶＳＮの電圧を出力する端子のみが接続されなかった場合にでも、ＶＳＮの電圧が、ドライバＩＣ（ＤＲＶ）の定格電圧を超えないように、ＶＳＮの電圧を、例えば、−１０Ｖに抑制することができる。
なお、前述の実施例では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、有機ＥＬ表示装置等の表示装置にも適用可能であることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００１９】
１０  検査装置
１１  昇圧回路部
１２  コネクタ
１３Ａ、１３Ｂ  バイパス回路
ＬＣＤ  液晶表示装置
ＡＲ  表示領域
ＤＲＶ  ドライバＩＣ
ＦＰＣ  フレキシブル配線基板
Ｌ１，Ｌ２  コイル
ＳＤ１，ＳＤ２  ショットキーバリアダイオード
Ｄ１，Ｄ３  ダイオード
Ｄ２，Ｄ４  ツェナーダイオード
Ｑ１  ｎ型ＭＯＳトランジスタ
Ｑ２  ｎｐｎ型バイポーラトランジスタ
Ｑ３  ｐ型ＭＯＳトランジスタ
Ｑ４  ｐｎｐ型バイポーラトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７  抵抗素子
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ８，Ｃ９，Ｃ１０，Ｃ１１，Ｃ１２  容量素子
【図１】
2014079128.tif 000003
【図２】
2014079128.tif 000004
【図３】
2014079128.tif 000005