(57)【要約】【課題】過電流検出後にスイッチング素子に流れる電流の変動を抑制して、安定した過電流保護を行う。【解決手段】ピーク値到達時間検出回路５ａは、スイッチング素子を流れる電流がピーク値に達するまでのピーク値到達時間を検出する。差分電圧検出回路５ｂは、スイッチング素子の前周期のオン時間に対する１／２時間を検出する１／２時間検出回路５ｂ−１を含み、負荷に対する過電流を検出する際の基準電圧と、１／２時間におけるスイッチング素子に流れる電流を検出した信号との差分電圧を検出する。遅延時間調整回路５ｃは、ピーク値到達時間および差分電圧の少なくとも一方にもとづいて、過電流を検出してから、スイッチング素子をオフするまでに生じる遅延時間の調整制御を行う。【選択図】図１
2014079155.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のオンオフにもとづき、整流された交流入力の電圧を直流の出力電圧に変換して負荷に供給する電源装置の制御回路であって、
前記スイッチング素子を流れる電流がピーク値に達するまでのピーク値到達時間を検出するピーク値到達時間検出回路と、
前記スイッチング素子の前周期のオン時間のＡ（０＜Ａ＜１）倍となるＡ時間を検出するＡ時間検出回路を含み、前記負荷に対する過電流を検出する際の基準電圧と、前記スイッチング素子を流れる電流を検出した電流値信号の前記Ａ時間における値との差分電圧を検出する差分電圧検出回路と、
前記ピーク値到達時間および前記差分電圧の少なくとも一方にもとづいて、前記過電流を検出してから、前記スイッチング素子をオフするまでに生じる遅延時間の調整制御を行う遅延時間調整回路と、
を有することを特徴とする電源装置の制御回路。
【請求項２】
前記遅延時間調整回路は、
前周期の前記ピーク値到達時間が長いほど前記遅延時間をより大きくする、
ことを特徴とする請求項１記載の電源装置の制御回路。
【請求項３】
前記遅延時間調整回路は、
前周期の前記差分電圧が大きいほど前記遅延時間をより小さくする、
ことを特徴とする請求項１記載の電源装置の制御回路。
【請求項４】
前記ピーク値到達時間検出回路は、前記スイッチング素子のオン時間に応じた第１の電圧信号と第２の電圧信号とを交互にピークホールドし、ピークホールド後の前記第１、第２の電圧信号をコンデンサの第１の充電電流に変換し、前記コンデンサの充電時間により前記遅延時間を定めることを特徴とする請求項１記載の電源装置の制御回路。
【請求項５】
前記差分電圧検出回路は、前記スイッチング素子の前周期のオン時間に対する前記Ａ時間の位置でのホールドタイミング信号で、前記電流値信号をサンプルホールドし、サンプルホールドされた電圧と前記基準電圧との差動反転増幅を行った後の電圧をコンデンサの第２の充電電流に変換し、前記コンデンサの充電時間により前記遅延時間を定めることを特徴とする請求項１記載の電源装置の制御回路。
【請求項６】
Ａ＝１／２であることを特徴とする請求項１乃至５のいずれか１項に記載の電源装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、過電流保護を行う電源装置の制御回路に関する。
【背景技術】
【０００２】
スイッチング電源のＡＣ（Alternate Current：交流）／ＤＣ（Direct Current：直流）コンバータは、ＡＣ電圧をＤＣ電圧へと変換する回路であり、回路方式としてはフライバック方式が広く採用されている。
【０００３】
フライバック方式のＡＣ／ＤＣコンバータは、トランスおよびスイッチングトランジスタ（例えば、ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）を含むフライバックコンバータを備えており、フライバックコンバータを用いて、ＡＣ電圧をダイオードブリッジにて整流した電圧から、所望のＤＣ電圧を得ている。
【０００４】
また、このようなＡＣ／ＤＣコンバータでは、ＡＣ入力電圧や負荷の変動、または温度変化などの要因に対しても、出力電圧の安定供給を行うための、制御ＩＣ（Integrated Circuit）が備えられている。
【０００５】
制御ＩＣは、フライバックコンバータ内のトランスの１次側に配置されており、トランス２次側の出力電圧の情報にもとづいて、ＭＯＳＦＥＴのスイッチングをフィードバック制御することで、出力電圧を一定に保つ。
【０００６】
一方、ＡＣ／ＤＣコンバータの出力側につながれた負荷が大きくなったり短絡したりすると、フライバックコンバータ内のＭＯＳＦＥＴやトランスに流れる電流が大きくなり、素子の破壊に至るおそれがある。
【０００７】
このため、制御ＩＣには、ＭＯＳＦＥＴに流れる電流に制限を掛けて、出力電流が規定値以上流れないようにして回路を保護する過電流保護（ＯＣＰ：Over Current Protection）機能が備わっている。
【０００８】
ＯＣＰ機能の従来技術としては、発振器の三角波をレベルシフトして、ＯＣＰ機能の基準電圧とすることにより、低入力電圧では基準電圧を高く、高入力電圧では基準電圧を低くしてピーク電流値を一定にする技術が提案されている（特許文献１）。また、ＡＣ入力電圧を検出し、検出したＡＣ入力電圧の大きさによってＯＣＰ機能の基準電圧を変える技術が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２００８／０２９１７００号明細書
【特許文献２】特開２００２−１５３０４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＯＣＰ機能は、トランスの１次側に置かれたスイッチング素子（例えばＭＯＳＦＥＴ、以下スイッチング素子を代表して単にＭＯＳＦＥＴとも記す。）のピーク電流に対して制限を掛ける。具体的には、制御ＩＣは、ＭＯＳＦＥＴを流れる電流に比例する電圧と、基準電圧とを比較し、基準電圧を超える電圧値を検出すると、過電流が生じていると認識して、ＭＯＳＦＥＴのスイッチングを停止する制御を行う。
【００１１】
この場合、制御ＩＣが過電流を検出してから、実際にＭＯＳＦＥＴのスイッチングを停止するまでには遅延が生じる。よって、過電流を検出しても即時にスイッチングは停止せず、遅延時間の間は、過電流が流れることになる。
【００１２】
一方、ＡＣ入力電圧の変化によって、ＭＯＳＦＥＴを流れるドレイン電流の上昇傾きには変化が生じ、ＡＣ入力電圧が低い場合は、ドレイン電流の傾きは緩やかとなり、ＡＣ入力電圧が高い場合は、ドレイン電流の傾きは急になる。これはドレイン電流が流れるトランスのインダクタンスによるものである。
【００１３】
ここで、例えば、ＯＣＰ機能の基準電圧が一定レベルである場合、ドレイン電流の傾きが緩やかなときにＯＣＰが機能した際の遅延時間帯に流れるドレイン電流の最大値（ピーク電流値）と、ドレイン電流の傾きが急なときにＯＣＰが機能した際の遅延時間帯に流れるドレイン電流の最大値とには差異が生じてしまう。
【００１４】
このように、ＡＣ入力電圧の変化によって、ＯＣＰ機能が働いたときの遅延時間帯に流れる過電流の大きさに差異が生じるために、上記の従来技術（特許文献１、２）では、ＡＣ入力電圧の変化にもとづき、適応的に基準電圧も変化させて、ピーク電流値を一定化する構成がとられている。
【００１５】
しかし、ＭＯＳＦＥＴのドレイン電流の上昇傾きは、フライバックコンバータ内のトランスの１次巻き線のインダクタンス値の変化によっても変わってしまう。このため、使用するトランスによってピーク電流値は一定値を保てなくなる。
【００１６】
上記の従来技術では、トランスの１次側インダクタンス値の変化によるピーク電流値のずれについては対応できておらず、常に安定したＯＣＰ機能を実現することが困難であるといった問題があった。
【００１７】
本技術はこのような点に鑑みてなされたものであり、スイッチング素子に流れるピーク電流値の変動を抑制して、安定した過電流保護を行う電源装置の制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、スイッチング素子のオンオフにもとづき、整流された交流入力の電圧を直流の出力電圧に変換して負荷に供給する電源装置の制御回路が提供される。電源装置の制御回路は、前記スイッチング素子を流れる電流がピーク値に達するまでのピーク値到達時間を検出するピーク値到達時間検出回路と、前記スイッチング素子の前周期のオン時間のＡ（０＜Ａ＜１）倍となるＡ時間を検出するＡ時間検出回路を含み、前記負荷に対する過電流を検出する際の基準電圧と、前記スイッチング素子を流れる電流を検出した電流値信号の前記Ａ時間における値との差分電圧を検出する差分電圧検出回路と、前記ピーク値到達時間および前記差分電圧の少なくとも一方にもとづいて、前記過電流を検出してから、前記スイッチング素子をオフするまでに生じる遅延時間の調整制御を行う遅延時間調整回路とを有する。
【発明の効果】
【００１９】
スイッチング素子に流れるピーク電流値の変動を抑制して、安定した過電流保護を行うことが可能になる。
【図面の簡単な説明】
【００２０】
【図１】電源装置の制御回路の構成例を示す図である。
【図２】スイッチング電源装置の回路構成例を示す図である。
【図３】ＯＣＰ動作時のタイミングチャートを示す図である。
【図４】ＡＣ入力電圧が変化したときのピーク電流値の大きさの差異を示す図である。
【図５】スイッチング素子のオン時間の長さによって、過電流検出レベルを変化させた状態を示す図である。
【図６】インダクタンス値が変化したときの過電流検出レベルを示す図である。
【図７】各パラメータの定義を説明するための図である。
【図８】第１の実施の形態の動作を説明するための図である。
【図９】第２の実施の形態の動作を説明するための図である。
【図１０】制御ＩＣの回路ブロック構成を示す図である。
【図１１】遅延時間制御回路のブロック構成を示す図である。
【図１２】Ｔｐ検出回路の構成例を示す図である。
【図１３】Ｔｐ検出回路のタイミングチャートを示す図である。
【図１４】ΔＶＣＳ検出回路の構成例を示す図である。
【図１５】ΔＶＣＳ検出回路のタイミングチャートを示す図である。
【図１６】Ｔｐ／２検出回路の構成例を示す図である。
【図１７】Ｔｐ／２検出回路のタイミングチャートを示す図である。
【図１８】遅延時間調整回路の構成例を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照して実施の形態を説明する。図１は電源装置の制御回路の構成例を示す図である。電源装置の制御回路５−１は、スイッチング素子のＯＮ／ＯＦＦにもとづき、整流された交流入力の電圧を直流の出力電圧に変換して負荷に供給する電源装置に備えられている。
【００２２】
制御回路５−１は、ピーク値到達時間検出回路５ａ、差分電圧検出回路５ｂおよび遅延時間調整回路５ｃを有する。差分電圧検出回路５ｂは、１／２時間検出回路５ｂ−１を含む。
【００２３】
ピーク値到達時間検出回路５ａは、スイッチング素子を流れる電流がピーク値に達するまでのピーク値到達時間を表す信号として、例えばスイッチング素子の前周期のＯＮ時間に比例する信号を生成する。差分電圧検出回路５ｂは、この信号を基にスイッチング素子の前周期のＯＮ時間に対する１／２時間を検出する１／２時間検出回路５ｂ−１を含み、負荷に対する過電流を検出する際の基準電圧と、１／２時間におけるスイッチング素子に流れる電流を検出した信号との差分電圧を検出する。
【００２４】
なお、本発明において、１／２時間検出回路は原理的に前周期のＯＮ時間のＡ倍（０＜Ａ＜１）の時間を検出すればよいのであるが（この場合、１／２時間検出回路はＡ時間検出回路と呼んだ方が適切である）、以下では主にＡ＝１／２とした実施の形態について説明する。
【００２５】
遅延時間調整回路５ｃは、ピーク値到達時間および差分電圧の少なくとも一方にもとづいて、過電流を検出してから、スイッチング素子をＯＦＦするまでに生じる遅延時間の調整制御を行う。
【００２６】
ここで、図１に示すグラフｇ０〜ｇ２は、制御回路５−１のＯＣＰ機能が働いて過電流を検出してから、スイッチング素子がＯＦＦするまでのスイッチング素子を流れるドレイン電流を示しており、縦軸は電流、横軸は時間である。また、ＯＣＰ機能の過電流検出レベルＬ（基準電圧に対応）が一定レベルである場合のスイッチング素子のピーク電流値が示されている。
【００２７】
グラフｇ１では、遅延時間Ｔ１に対し、ピーク電流値がＰ１となっている。グラフｇ２では、遅延時間Ｔ２に対し、ピーク電流値がＰ２となっている。
この場合、グラフｇ１に対しては、遅延時間Ｔ１を短縮化して、グラフｇ０に示すように遅延時間Ｔ０とし、ドレイン電流の伸びを抑えてピーク電流値Ｐ０とする。また、グラフｇ２に対しては、遅延時間Ｔ２を伸長化して、グラフｇ０に示すように遅延時間Ｔ０とし、ドレイン電流の伸びを大きくしてピーク電流値Ｐ０とする（Ｐ２＜Ｐ０＜Ｐ１）。
【００２８】
このように、制御回路５−１では、遅延時間を調整制御することで、ピーク電流値の一定化を図る構成とした。これにより、ＡＣ入力電圧の変化だけでなく、トランスの１次巻き線のインダクタンス値の変化にも対応することができ、スイッチング素子に流れる電流の変動を抑制して、安定した過電流保護を行うことが可能になる。
【００２９】
次に本技術が解決すべき課題について図２〜図６を用いて詳しく説明する。図２はスイッチング電源装置の回路構成例を示す図である。フライバック方式のスイッチング電源装置１００を示しており、ＰＷＭ（Pulse Width Modulation）制御用の制御ＩＣ８を有している。なお、フライバックコンバータは、少なくとも図中のトランスＴ、ダイオード１９、コンデンサ２０およびＭＯＳＦＥＴ１７を含む。
【００３０】
ＡＣ入力１は、入力フィルタを構成するトランス２とコンデンサ３を介して、ダイオードブリッジ４に供給され、直流入力電圧に整流される。
コンデンサ５は、ダイオードブリッジ４と接地との間に設けられて、スイッチングノイズを吸収する機能を有している。また、ダイオード６は、半波整流したＡＣ入力１を、電流制限抵抗７を介して制御ＩＣ８のＶＨ端子に供給している。この電流制限抵抗７によって、ＶＨ端子への入力電流が制限されている。
【００３１】
制御ＩＣ８には、そのＬＡＴ端子に制御ＩＣ８に加熱ラッチ保護をかけるためのサーミスタ９が接続されている。また、制御ＩＣ８のＣＳ端子には、コンデンサ１０および抵抗１１からなるノイズフィルタを介してセンス抵抗１２の電圧が入力されている。
【００３２】
制御ＩＣ８のＶＣＣ端子は、コンデンサ１３の一端と接続されるとともに、逆流防止ダイオード１４を介してトランスＴの補助巻き線１５と接続されている。
このコンデンサ１３は、ＰＷＭ制御動作時に制御ＩＣ８へ供給される電源電圧を保持する。また、逆流防止ダイオード１４は、ＶＣＣ端子から補助巻き線１５への電流の逆流を防ぐように作用する。
【００３３】
トランスＴの１次巻き線１６は、一端がコンデンサ５に接続され、他端がＭＯＳＦＥＴ１７のドレイン端子に接続される。また、ＭＯＳＦＥＴ１７のソース端子は、センス抵抗１２を介して接地され、センス抵抗１２によってＭＯＳＦＥＴ１７を流れるドレイン電流Ｉｄｓが検出される。
【００３４】
すなわち、センス抵抗１２ではＭＯＳＦＥＴ１７のＯＮ電流が、それに比例した大きさの電圧信号に変換され、この電圧信号（電流検出信号）が上記ノイズフィルタを介して制御ＩＣ８のＣＳ端子に供給される。
【００３５】
トランスＴの２次巻き線１８は、一端がダイオード１９と接続され、さらにコンデンサ２０を介して接地されている。コンデンサ２０の電圧は、負荷２５に供給される出力電圧に関する情報として、フォトカプラ２１によって２次側から１次側へ送られる。
【００３６】
フォトカプラ２１は、シャントレギュレータ２２と直列に接続され、シャントレギュレータ２２には、出力電圧を分圧する抵抗２３、２４の接続点が接続され、シャントレギュレータ２２により出力電圧の分圧値と図示しない基準電圧とが比較される。
【００３７】
その結果、２次側の出力電圧の基準電圧に対する誤差情報が電流信号に変換され、この電流信号がフォトカプラ２１を駆動することにより、負荷情報が１次側へ送られる。
ＰＷＭ制御用の制御ＩＣ８を用いて構成されたスイッチング電源装置１００では、ＭＯＳＦＥＴ１７のスイッチング動作を制御することにより、ＡＣ入力電圧の整流電圧がトランスＴを介して所定のＤＣ電圧に変換される。
【００３８】
ＩＣ回路により構成される制御ＩＣ８では、トランスＴの２次側の負荷２５に出力される負荷情報を、上記のようにシャントレギュレータ２２、フォトカプラ２１を介して制御ＩＣ８のＦＢ端子にフィードバックして検出している。
【００３９】
また、ＭＯＳＦＥＴ１７のドレイン電流をセンス抵抗１２で電圧変換して、この電圧を制御ＩＣ８のＣＳ端子で検出する。ＦＢ端子電圧とＣＳ端子電圧とを比較して、ＯＵＴ端子からＭＯＳＦＥＴ１７のＯＮ幅を可変制御することで、スイッチング電源をＰＷＭ制御することができ、これにより２次側の負荷２５への供給電力を調整することができる。
【００４０】
ここで、制御ＩＣ８のＯＣＰ機能では、ＣＳ端子で検出した電圧値と、制御ＩＣ８の内部での基準電圧とを、制御ＩＣ８内のコンパレータで比較し、ＣＳ端子電圧が基準電圧値以上になるとＭＯＳＦＥＴ１７のスイッチングを止める仕組みになっている。しかし、ＣＳ端子電圧が基準電圧値以上となってから、実際にＭＯＳＦＥＴ１７がスイッチングを停止するまでに遅延時間が発生する。
【００４１】
図３はＯＣＰ動作時のタイミングチャートを示す図である。ＭＯＳＦＥＴ１７のドレイン電流Ｉｄｓ（ＭＯＳ Ｉｄｓ）、基準電圧、ＣＳ端子電圧、内部コンパレータ出力電圧、ＯＵＴ端子電圧およびＭＯＳＦＥＴ１７のゲート電圧の関係それぞれが示されている。
【００４２】
図に示すように、ＣＳ端子電圧が基準電圧を超えた時間ｔ１では、ＭＯＳＦＥＴ１７のゲート電圧はまだＯＦＦ（を指示する電圧）になっておらず、遅延時間Ｔｄｌｙ後にＭＯＳＦＥＴ１７のゲート電圧がＯＦＦになってスイッチングが停止している。
【００４３】
このような遅延時間が発生するのは、ＣＳ端子に接続している上記で示したノイズフィルタによる伝搬遅延、制御ＩＣ８の内部回路による伝搬遅延、ＭＯＳＦＥＴ１７の動作遅延などが主な遅延要素の原因となっている。
【００４４】
また、このような遅延時間が生じると、ＭＯＳＦＥＴ１７に流れるピーク電流値が動作条件により変化してしまうという問題がある。これは、例えば、上述のように、ＡＣ入力電圧が変わると、トランスＴの１次側巻き線１６に流れる電流の傾きが変化するからであり、ＡＣ入力電圧が高いときには電流の傾きが大きくなり、ＡＣ入力電圧が低くなると電流の傾きが小さくなり、遅延時間中の電流の傾きに違いが生じる。
【００４５】
図４はＡＣ入力電圧が変化したときのピーク電流値の大きさの差異を示す図である。縦軸は電流、横軸は時間である。また、（Ａ）はＡＣ入力電圧が低い場合、（Ｂ）はＡＣ入力電圧が高い場合を示しており、それぞれの遅延時間帯におけるピーク電流値の差異を示している。
【００４６】
ＭＯＳＦＥＴ１７がＯＮのときに流れるドレイン電流Ｉｄｓは、その大きさが過電流検出レベル（このときのＣＳ端子電圧は基準電圧に相当）に達した後にＭＯＳＦＥＴ１７がターンオフするが、実際にドレイン電流ＩｄｓがＯＦＦするまでには、（Ａ）に示すように一定の遅延時間Ｔｄｌｙがかかる。
【００４７】
また、（Ｂ）に示すように、（Ａ）よりもＡＣ入力１からのＡＣ入力電圧が高ければ、ＭＯＳＦＥＴ１７のターンオン時にトランスＴの１次巻き線１６を流れる電流の傾きが大きくなる。
【００４８】
その傾斜角は１次巻き線１６のインダクタ値にもよるが、ＡＣ入力電圧が低いときの傾きは緩やかとなり、ＡＣ入力電圧が高いときは傾きが急になる。
ここで、制御ＩＣ８の内部コンパレータにおける過電流検出のための基準電圧は、一定値に設定されている。そのため、遅延時間Ｔｄｌｙの間にインダクタ電流（＝Ｉｄｓ）が上昇しながら流れ、ＭＯＳＦＥＴ１７がＯＦＦするときのピーク電流値については、ＡＣ入力１からの入力電圧が高いほど大きな値となる。
【００４９】
また、一般に、負荷２５に設定されるピーク電流値は、ＡＣ入力電圧が低いときの過電流検出レベルによって決められるので、ＡＣ入力電圧が高いときは、設計者が望むピーク電流値より大きな値となってしまう。
【００５０】
したがって、ＰＷＭ制御される従来のフライバック電源では、ＭＯＳＦＥＴ１７やトランスＴ等の定格電流を高くすることになり、電源装置のコスト増や大型化を招来する原因となっている。
【００５１】
一方、このような現象を抑えるために、上述したような従来技術（特許文献１、２）では、過電流検出レベルを適応的に変化させてピーク電流値の一定化を図っている。
図５はスイッチング素子のオン時間の長さによって、過電流検出レベルを変化させた状態を示す図である。縦軸は電流、横軸は時間である。
【００５２】
他の条件が同じであれば、ＡＣ入力電圧が高いほどスイッチング素子のオン時間はより短くなるので、短いオン時間で過電流検出レベルに達する場合は、ＡＣ入力電圧が高いと判断して過電流検出レベルをより低くなるようにしている。このようにスイッチング素子のオン時間の長さに応じて過電流検出レベルを連続的に変化させることにより、ＡＣ入力電圧の大きさに依存しないでＭＯＳＦＥＴ１７の過電流保護のピーク電流値を一定にすることができる。しかし、このような従来技術の方法では、トランス１次巻き線のインダクタンス値が変わると、ＭＯＳＦＥＴ１７のピーク電流値を一定にできなくなるという問題があった。
【００５３】
図６はインダクタンス値が変化したときの過電流検出レベルを示す図である。インダクタンス値が１／２になったときは、最適な過電流検出レベルの変化の傾きを２倍にする必要がある。
【００５４】
このように、トランス１次巻き線のインダクタンス値が変わると、最適な過電流検出レベルも変化するため、ＭＯＳＦＥＴ１７のピーク電流値を一定にできなくなる。このため、使用するトランスによって、ピーク電流値の一定化が図れないといった問題があった。
【００５５】
本技術はこのような点に鑑みてなされたものであり、使用するトランスに影響されずに、スイッチング素子に流れる電流の変動を抑制して、ピーク電流値を一定化し、安定した過電流保護を行う電源装置の制御回路を提供するものである。
【００５６】
次に本技術について以降詳しく説明する。本技術の第１の実施の形態は、ＭＯＳＦＥＴ１７のドレイン電流がピーク値に達するまでのピーク値到達時間（以降、時間Ｔｐと呼ぶ）を検出し、検出した時間Ｔｐのパラメータにもとづいて、遅延時間Ｔｄｌｙを調整するものである。
【００５７】
また、本技術の第２の実施の形態は、負荷に対する過電流を検出する際の基準電圧と、ＭＯＳＦＥＴ１７のスイッチング前周期のＯＮ時間に対する１／２時間における基準電圧の値との差分電圧のパラメータにもとづいて、遅延時間Ｔｄｌｙを調整するものである。
【００５８】
図７は各パラメータの定義を説明するための図である。縦軸は電圧、横軸は時間である。ＣＳ端子電圧ＶＣＳは、制御ＩＣのＣＳ端子にて検出される電圧であり、ＭＯＳＦＥＴ１７がＯＮしたときに流れるドレイン電流に比例する電圧信号である。
【００５９】
基準電圧Ｖｒは、制御ＩＣ内で生成される過電流検出のための電圧レベルである。
コンパレータ出力電圧Ｖｃｏｍｐは、制御ＩＣの内部コンパレータの出力波形の電圧信号である。内部コンパレータは、ＣＳ端子電圧ＶＣＳが基準電圧Ｖ３よりも低い場合はＬレベルを出力し、ＣＳ端子電圧ＶＣＳが基準電圧Ｖ３を超えるとＨレベルを出力する。
【００６０】
時間Ｔｐは、ＣＳ端子電圧ＶＣＳが基準電圧Ｖ３のレベルに達するまでの時間である。上述のように、本実施の形態では、スイッチング素子のオン時間の長さをピーク値到達時間としているが、図７に示すＴｐをＭＯＳＦＥＴ１７のドレイン電流がピーク値に達するまでのピーク値到達時間として使うこともできる。なお、いずれも遅延時間が関連するので厳密な意味でのピーク値到達時間とはわずかに差があるが、本発明におけるピーク値到達時間の使いかた（１／２時間検出またはＡ時間検出）においてはその差の影響を無視することができる。以下、時間Ｔｐは、図７に示すＴｐもしくはスイッチング素子のオン時間の長さのいずれかの意味で使用する。
【００６１】
電圧ＶＣＳ／２は、ＭＯＳＦＥＴ１７のスイッチングの前周期において、ＭＯＳＦＥＴ１７がＯＮした際のＯＮ時間の半分の時間（以降、時間Ｔｐ／２と呼ぶ）のＣＳ端子電圧である。また、差分電圧ΔＶＣＳは、基準電圧Ｖ３もしくは図１４に示す基準電圧Ｖｃ（基準電圧Ｖ３と基準電圧Ｖｃは等しい）と、電圧ＶＣＳ／２との差分値である。
【００６２】
遅延時間Ｔｄｌｙは、上述したように、ＣＳ端子電圧ＶＣＳが基準電圧Ｖ３を超えてから、ＭＯＳＦＥＴ１７のスイッチングがＯＦＦになって、ＣＳ端子電圧ＶＣＳがＬレベルに達するまでの遅延にかかる時間である。
【００６３】
次に第１の実施の形態の動作について説明する。図８は第１の実施の形態の動作を説明するための図である。電流不連続モードにおける時間Ｔｐと遅延時間Ｔｄｌｙとの関係を示しており、縦軸は電流、横軸は時間である。
【００６４】
電流不連続モードもしくは臨界モードでは、ＭＯＳＦＥＴ１７のドレイン電流値が、図に示すような三角形状となる。このため、スイッチング素子がＯＣＰ機能によりオフされている場合は、時間Ｔｐ／２のときのドレイン電流値は、過電流検出レベルの半分となる（時間Ｔｐの大きさにより違いがない）。よって、差分電圧ΔＶＣＳも一定値となるため、遅延時間Ｔｄｌｙの制御は、時間Ｔｐの大きさに依存して変化する。
【００６５】
一方、ドレイン電流値は、ＡＣ入力電圧が高いほどピークに至るまでの傾斜が急になり、ＡＣ入力電圧が低いほどピークに至るまでの傾斜が緩やかになる。また、トランスＴのインダクタンス値が小さいほどピークに至るまでの傾斜が急になり、インダクタンス値が大きいほどピークに至るまでの傾斜が緩やかになる。
【００６６】
これに対し、第１の実施の形態は、前周期の時間Ｔｐが長いほど現在周期の遅延時間Ｔｄｌｙを長くするようにするものである。
以下、例を挙げて説明する。図８において、ドレイン電流Ａ１〜Ａ３の時間Ｔｐをそれぞれ時間Ｔｐ１〜Ｔｐ３とする。また、ドレイン電流Ａ１〜Ａ３の遅延時間Ｔｄｌｙをそれぞれ時間Ｔｄｌｙ１〜Ｔｄｌｙ３とする。
【００６７】
Ｔｐ１＜Ｔｐ２＜Ｔｐ３なので、Ｔｄｌｙ１＜Ｔｄｌｙ２＜Ｔｄｌｙ３となるような遅延時間Ｔｄｌｙ１〜Ｔｄｌｙ３を設定することにより、ＡＣ入力電圧の変化やインダクタンス値の変化にかかわらず、一定レベルの過電流検出レベルにおいて、ドレイン電流Ａ１〜Ａ３それぞれのピーク電流値を互いに等しく一定にすることが可能になる。
【００６８】
次に第２の実施の形態について説明する。図９は第２の実施の形態の動作を説明するための図である。電流連続モードにおける時間Ｔｐと遅延時間Ｔｄｌｙとの関係を示しており、縦軸は電流、横軸は時間である。
【００６９】
第２の実施の形態における、差分電圧ΔＶＣＳにもとづく遅延時間Ｔｄｌｙの調整制御は、差分電圧ΔＶＣＳが大きいほど遅延時間Ｔｄｌｙをより小さくするものである。
以下、例を挙げて説明する。図９において、まずドレイン電流Ｂ１とドレイン電流Ｂ２について考える。ドレイン電流Ｂ１、Ｂ２は共に時間Ｔｐは等しいが、電流の傾きが互いに違うため、Ｔｐ／２でのドレイン電流が異なっている。このため、ドレイン電流Ｂ１の差分電圧ΔＶＣＳと、ドレイン電流Ｂ２の差分電圧ΔＶＣＳも異なってくる。すなわち、ドレイン電流Ｂ１の方がドレイン電流Ｂ２よりも傾きが急なため、現在周期のドレイン電流Ｂ１の差分電圧ΔＶＣＳの方が大きくなる。
【００７０】
この場合、差分電圧ΔＶＣＳの小さいドレイン電流Ｂ２における遅延時間Ｔｄｌｙ２よりも、差分電圧ΔＶＣＳの大きいドレイン電流Ｂ１における遅延時間Ｔｄｌｙ１の方を小さくして、ドレイン電流Ｂ１のピーク電流値を抑え、ドレイン電流Ｂ２のピーク電流値に対して等しくさせる。
【００７１】
次に、ドレイン電流Ｂ２とドレイン電流Ｂ３について考える。
ドレイン電流Ｂ２、Ｂ３は、Ｔｐ／２のときのドレイン電流および差分電圧ΔＶＣＳは等しいが、電流の傾きが互いに違うため、時間Ｔｐが異なっている。この場合、時間Ｔｐの小さなドレイン電流Ｂ２における遅延時間Ｔｄｌｙ２よりも、時間Ｔｐ（Ｔｐ２）が大きいドレイン電流Ｂ３における遅延時間Ｔｄｌｙ３の方を大きくして、ドレイン電流Ｂ３のピーク電流値を大きくし、ドレイン電流Ｂ２のピーク電流値に対して等しくさせる。
【００７２】
上記のような制御を行うことで、ＡＣ入力電圧の変化やインダクタンス値の変化にかかわらず、一定レベルの過電流検出レベルに対し、ドレイン電流Ｂ１〜Ｂ３それぞれのピーク電流値を互いに等しく一定にすることが可能になる。
【００７３】
次に上記の第１、第２の実施の形態の制御を行う制御ＩＣの回路ブロック構成について説明する。図１０は制御ＩＣの回路ブロック構成を示す図である。
制御ＩＣ５ａ−１において、起動回路（Ｓｔａｒｔｕｐ）３１は、起動時にＶＨ端子からＶＣＣ端子へ電流を供給するものであって、フライバック電源にＡＣ入力１が印加されると、制御ＩＣ５ａ−１ではＶＨ端子から起動回路３１を通してＶＣＣ端子へ電流が流れる。これにより、ＶＣＣ端子に外部接続されたコンデンサ１３が充電されて、その電圧値が上昇する。
【００７４】
低電圧誤動作防止回路（ＵＶＬＯ）３２は、ＶＣＣ端子と基準電源Ｖ１とに接続されている。この低電圧誤動作防止回路３２では、ＶＣＣ端子の電圧値が基準電源Ｖ１以上になると、低電圧誤動作防止回路３２の出力であるＵＶＬＯ信号がＬ（Low）レベルとなり、内部電源（５ＶＲｅｇ．）３３が起動して、制御ＩＣ５ａ−１内の各回路に電源供給が行われ、反対にＶＣＣ端子電圧が低い間は、ＵＶＬＯ信号がＨ（High）レベルとなって制御ＩＣ５ａ−１の動作を停止する。
【００７５】
発振器（ＯＳＣ）３４は、ＦＢ端子と接続され、ＭＯＳＦＥＴ１７のスイッチング動作で発生するＥＭＩ（電磁妨害）ノイズ低減のため、周波数変調機能が内蔵されている。
この発振器３４は、制御ＩＣ５ａ−１によるＭＯＳＦＥＴ１７のスイッチング周波数を決めるものであって、上記の周波数変調機能とは別に軽負荷時には発振周波数を低下させる機能も有し、発振信号（デューティマックス信号）Ｄｍａｘを出力する。
【００７６】
この発振信号Ｄｍａｘは、Ｈレベルの時間が長く、周期毎に短時間Ｌレベルになる信号であって、その周期がスイッチング電源のスイッチング周期となり、その周期と周期中のＨレベルの時間との比がスイッチング電源の最大時比率（デューティマックス）を与える。また、スロープ補償回路３５は、ＣＳ端子と接続され、後述のサブハーモニック発振を防止する機能を備えている。
【００７７】
ＦＢコンパレータ３６の入力端子は、ＦＢ端子と基準電源Ｖ２とに接続されている。ＦＢ端子電圧が基準電源Ｖ２より低下したときに負荷電力が小さいと判断して、ＦＢコンパレータ３６から後段のワンショット回路３７にクリア信号ＣＬＲを出力し、スイッチング動作を停止させる。また、ＦＢ端子電圧が基準電源Ｖ２より高くなったときにスイッチング動作を開始させ、これによりバースト動作を実現させている。
【００７８】
ワンショット回路３７は、発振器３４の発振信号Ｄｍａｘの立ち上がりでトリガされて後段のＲＳフリップフロップ３８に対するセットパルスを生成する。また、このセットパルスは、ＭＯＳＦＥＴのターンオン時にＣＳ端子に発生するノイズにより、ＭＯＳＦＥＴが誤ってターンオフしてしまうことを防ぐブランキング信号ともなっている。ワンショット回路３７は、Ｈレベルのクリア信号ＣＬＲが入力されている間は、ＲＳフリップフロップ３８に対するセットパルスを出力しない。
【００７９】
ＲＳフリップフロップ３８は、オアゲート３９およびアンドゲート４０とともにＰＷＭ信号を生成している。すなわち、オアゲート３９では、入力されているワンショット回路３７とＲＳフリップフロップ３８の出力信号より、２つの出力信号の和（ＯＲ）信号を生成する。
【００８０】
基本的にはこのオアゲート３９の出力信号がＰＷＭ信号となるが、さらに、発振器３４の発振信号Ｄｍａｘに基づきアンドゲート４０でＰＷＭ信号の最大デューティを決めている。
【００８１】
低電圧誤動作防止回路３２から出力されたＵＶＬＯ信号は、オアゲート４１を介してドライブ回路（ＯＵＴＰＵＴ）４２に供給され、ドライブ回路４２からＯＵＴ端子を介して出力されるスイッチ信号Ｓｏｕｔにより、ＭＯＳＦＥＴ１７のゲートをスイッチ制御している。
【００８２】
すなわち、ＶＣＣ端子電圧が低くてＵＶＬＯ信号がＨレベルとなっているときは、ドライブ回路４２の出力をＯＦＦさせる（ＭＯＳＦＥＴ１７をＯＦＦさせる信号を出力する）。
【００８３】
反対に、ＶＣＣ端子電圧が高くてＵＶＬＯ信号がＬレベル、かつラッチ回路４９の出力信号がＬレベルとなっているときは、アンドゲート４０の出力信号に従い、ドライブ回路４２がＭＯＳＦＥＴ１７のゲートをスイッチ制御する。
【００８４】
レベルシフト回路４３は、ＦＢ端子の電圧をＣＳコンパレータ４４に入力可能な電圧範囲にレベルシフトする機能を有し、その出力信号がＣＳコンパレータ４４の反転入力端子（−）に供給される。
【００８５】
ＣＳコンパレータ４４には、その非反転入力端子（＋）にスロープ補償回路３５の出力信号が供給されている。なお、ＦＢ端子には、電源電圧Ｖｃｃが抵抗Ｒ０を介して接続され、この抵抗Ｒ０がフォトカプラ２１を構成するフォトトランジスタの負荷抵抗となっている。これにより、抵抗Ｒ０によるInternal Power Supplyからの電圧ドロップにより、スイッチング電源装置に接続されている負荷２５に印加されている電圧の大きさが検知される。
【００８６】
ＣＳコンパレータ４４では、スロープ補償されたＣＳ端子電圧とレベルシフトされたＦＢ端子電圧とが比較され、ＭＯＳＦＥＴ１７のＯＦＦのタイミングを決めている。
また、制御ＩＣ５ａ−１のＣＳ端子には、ＭＯＳＦＥＴ１７の過電流検出レベルを決めるＯＣＰコンパレータ４５が接続されている。ＯＣＰコンパレータ４５では、その非反転入力端子（＋）がＣＳ端子に、反転入力端子（−）が基準電源Ｖ３にそれぞれ接続され、ＭＯＳＦＥＴ１７の過電流検出レベルを決めている。
【００８７】
そして、ＣＳコンパレータ４４からのＯＦＦ信号と、遅延時間制御回路５０によって遅延時間が調整された後のＯＣＰコンパレータ４５からのＯＦＦ信号とは、いずれもオアゲート４６を介してＲＳフリップフロップ３８のリセット端子に供給されている。
【００８８】
なお、サーミスタ９には、ＬＡＴ端子を介して電流源４７から電流が供給される。ＬＡＴコンパレータ４８は、ＬＡＴ端子と基準電源Ｖ４とに接続され、ＬＡＴ端子の電圧（すなわち、サーミスタ９の電圧）が基準電源Ｖ４の電圧以下に低下したことを検出すると、過熱状態であると判断してラッチ回路４９に対するセット信号を出力する。
【００８９】
ラッチ回路４９は、ＬＡＴコンパレータ４８のセット信号を受けて、Ｈレベルのラッチ信号Ｌａｔｃｈをオアゲート４１およびオアゲート６１に出力する。これにより、ドライブ回路４２がＯＦＦ、起動回路３１がＯＮにされる。また、ラッチ回路４９のリセット端子には、低電圧誤動作防止回路３２のＵＶＬＯ信号が供給されていて、ＶＣＣ端子の電位が低下するとラッチ状態が解除される。
【００９０】
内部電源３３が起動して内部回路に電源が供給されると、抵抗Ｒ０およびＦＢ端子を介してフォトカプラ２１を構成するフォトトランジスタに電圧が印加されて、ＦＢ端子電圧が上昇する。
【００９１】
ＦＢ端子の電圧信号が一定電圧値以上になると、発振器３４から発振信号Ｄｍａｘが出力され、発振信号Ｄｍａｘの立ち上がりにトリガされてワンショット回路３７からＲＳフリップフロップ３８に対するセットパルスが出力される。
【００９２】
このセットパルスは、ＲＳフリップフロップ３８の出力信号とともにオアゲート３９に入力される。そして、これがＰＷＭ信号としてアンドゲート４０およびドライブ回路４２を通じて、ＯＵＴ端子からＭＯＳＦＥＴ１７のゲート端子に出力され、スイッチ信号ＳｏｕｔとなってＭＯＳＦＥＴ１７を駆動する。
【００９３】
これより、発振信号Ｄｍａｘの立ち上がりでＭＯＳＦＥＴ１７がターンオンすることになる。なお、ＲＳフリップフロップ３８の出力信号と、ワンショット回路３７からのセットパルスとの和（オア）をとるのは、ＭＯＳＦＥＴのターンオン時にＣＳ端子に発生するノイズによりＲＳフリップフロップ３８がリセットされてＭＯＳＦＥＴ１７がターンオン直後にターンオフすることを防ぐためである。
【００９４】
ＭＯＳＦＥＴ１７がターンオンすると、センス抵抗１２にドレイン電流Ｉｄｓが流れるから、制御ＩＣ５ａ−１のＣＳ端子の電圧が上昇する。そして、制御ＩＣ５ａ−１のスロープ補償されたＣＳ端子の電圧が、ＦＢ端子電圧をレベルシフト回路４３によってレベルシフトした電圧に達すると、ＣＳコンパレータ４４からオアゲート４６を介してＲＳフリップフロップ３８にリセット信号が出力される。
【００９５】
ＲＳフリップフロップ３８がリセットされることで、オアゲート３９の出力がＬレベルとなり（通常動作では、この時点でワンショット回路３７からのセットパルスはＬレベルになっている。）、これによりアンドゲート４０の出力もＬレベルとなるため、スイッチ信号ＳｏｕｔによりＭＯＳＦＥＴ１７はターンＯＦＦする。
【００９６】
また、スイッチング電源装置に接続される負荷２５が極端に重くなり、制御ＩＣ５ａ−１のＦＢ端子にフィードバックされる電圧値が（高電圧側の）制御範囲外になっても、ＯＣＰコンパレータ４５でＣＳ端子の電圧値を一定の基準電圧値Ｖ３と比較することにより、ＣＳ端子の電圧値が基準電圧値Ｖ３以上になった場合には、ＭＯＳＦＥＴ１７をターンオフすることができる。
【００９７】
ＣＳコンパレータ４４でＦＢ端子電圧をレベルシフトした電圧を、ＣＳ端子の電圧と比較する前に、ＣＳ端子の電圧に対しスロープ補償回路３５によって、ＭＯＳＦＥＴ１７のＯＮ幅に比例したスロープ補償電圧を加算するスロープ補償がなされている。
【００９８】
一般に、定常状態でＭＯＳＦＥＴ１７が動作していれば、それぞれのスイッチング周期の最初にＭＯＳＦＥＴ１７に流れる電流の大きさが一定となる。ところが、ＭＯＳＦＥＴ１７のデューティ（ＯＮ時比率＝ＯＮ幅／スイッチング周期）が大きくなりすぎると、電流の大きさが一定ではなくなって、スイッチング周期毎にＭＯＳＦＥＴ１７に流れる電流の状態が変動する。この現象が生じると、ＭＯＳＦＥＴ１７に流れる電流は、スイッチング周波数の信号に低周波の信号が重畳した状態となる。
【００９９】
こうした低周波数での発振は、サブハーモニック発振として知られているものであるが、このサブハーモニック発振にはそれが生じる条件がある。サブハーモニック発振は、ＣＳ端子の電圧に単調増加する信号を重畳するスロープ補償によりこの条件が成立しないようにして防止できる。
【０１００】
なお、図１の制御回路５−１の機能を含む遅延時間制御回路５０は、ＯＣＰコンパレータ４５の出力段に追加される。遅延時間制御回路５０には、ＯＣＰコンパレータ４５の出力信号、ＣＳ端子電圧およびＯＵＴ端子電圧が入力し、遅延時間制御回路５０の出力は、オアゲート４６の一方の入力端子に入力する。
【０１０１】
図１１は遅延時間制御回路のブロック構成を示す図である。遅延時間制御回路５０は、Ｔｐ検出回路５１、ΔＶＣＳ検出回路５２および遅延時間調整回路５３を備える。
Ｔｐ検出回路５１は、スイッチング素子を流れる電流がピーク値に達するまでのピーク値到達時間Ｔｐの長さを表す信号を生成する。ΔＶＣＳ検出回路５２は、Ｔｐ／２検出回路５２−１を含む。Ｔｐ／２検出回路５２−１は、ＭＯＳＦＥＴ１７の前周期のＯＮ時間に対する１／２時間を検出する。ΔＶＣＳ検出回路５２は、基準電圧と１／２時間を検出したときのＣＳ端子の電圧（ＶＣＳ／２）との差分電圧ΔＶＣＳを検出する。遅延時間調整回路５３は、時間Ｔｄｌｙを調整する。
【０１０２】
次に各回路の構成および動作について説明する。図１２はＴｐ検出回路の構成例を示す図である。Ｔｐ検出回路５１は、タイミング調整部５１ａ、オペアンプ５１ｂ、スイッチＳＷ、定電流源Ｉ１、ＰチャネルＭＯＳＦＥＴのトランジスタＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ６、ＮチャネルＭＯＳＦＥＴのトランジスタＴｒ２、Ｔｒ４、Ｔｒ７、コンデンサＣ１、Ｃ２および抵抗Ｒ１を備える。
【０１０３】
各素子の接続関係は、タイミング調整部５１ａの入力端子は、制御ＩＣ５ａ−１のＯＵＴ端子（ＯＵＴ）と接続する。タイミング調整部５１ａは、出力端子ｏ１〜ｏ５を有する。出力端子ｏ１は、トランジスタＴｒ１のゲートに接続し、出力端子ｏ２は、トランジスタＴｒ３のゲートに接続し、出力端子ｏ３は、トランジスタＴｒ４のゲートに接続する。出力端子ｏ４は、トランジスタＴｒ２のゲートに接続し、出力端子ｏ５は、スイッチＳＷのスイッチ制御端子（図示せず）と接続する。
【０１０４】
定電流源Ｉ１の入力端は、電源と、トランジスタＴｒ５、Ｔｒ６のソースと接続する。定電流源Ｉ１の出力端は、トランジスタＴｒ１、Ｔｒ３のソースと接続する。トランジスタＴｒ１のドレインは、トランジスタＴｒ２のドレインと、コンデンサＣ１の一端と、スイッチＳＷの端子ｓ１と接続する。トランジスタＴｒ２のソースおよびコンデンサＣ１の他端は、ＧＮＤに接続する。
【０１０５】
トランジスタＴｒ３のドレインは、トランジスタＴｒ４のドレインと、コンデンサＣ２の一端と、スイッチＳＷの端子ｓ２と接続する。トランジスタＴｒ４のソースおよびコンデンサＣ２の他端は、ＧＮＤに接続する。
【０１０６】
オペアンプ５１ｂの入力端子（＋）は、スイッチＳＷの端子ｓ０と接続し、オペアンプ５１ｂの入力端子（−）は、トランジスタＴｒ７のソースと、抵抗Ｒ１の一端と接続し、オペアンプ５１ｂの出力端子は、トランジスタＴｒ７のゲートと接続する。抵抗Ｒ１の他端は、ＧＮＤと接続する。
【０１０７】
トランジスタＴｒ７のドレインは、トランジスタＴｒ５のドレインおよびゲートと、トランジスタＴｒ６のゲートと接続する。トランジスタＴｒ６のドレインは、Ｔｐ検出回路５１の出力端子ｏｕｔ１と接続する。
【０１０８】
図１３はＴｐ検出回路のタイミングチャートを示す図である。タイミング調整部５１ａの出力端子ｏ１からの信号ａは、コンデンサＣ１を充電させる充電信号であり、出力端子ｏ２からの信号ｂは、コンデンサＣ２を充電させる充電信号である。
【０１０９】
また、タイミング調整部５１ａの出力端子ｏ４からの信号ｃは、コンデンサＣ１を放電させる放電信号であり、出力端子ｏ３からの信号ｄは、コンデンサＣ２を放電させる放電信号である。さらに、タイミング調整部５１ａの出力端子ｏ５からの信号ｅは、スイッチ制御信号である。
【０１１０】
信号ａ、ｂの１周期は、それぞれＯＵＴ信号（制御ＩＣ５ａ−１のＯＵＴ端子の出力信号）の２周期に該当し、信号ａと信号ｂとは互いに、ＯＵＴ信号の１周期分ずれて出力されている。また、信号ａ、ｂのＬレベル幅は、ＯＵＴ信号のＨレベル幅（ＭＯＳＦＥＴ１７のＯＮ幅）と等しい。
【０１１１】
信号ｃは、信号ａの立ち下がり時に出力されるパルス状の信号であり、信号ｄは、信号ｂの立ち下がり時に出力されるパルス状の信号である。
なお、信号ｅは、スイッチＳＷのスイッチング制御信号であり、信号ｅがＨレベルのとき、端子ｓ１における電圧信号ｐａがスイッチ選択され、信号ｅがＬレベルのとき、端子ｓ２における電圧信号ｐｂがスイッチ選択される。
【０１１２】
電圧信号ｐａに対し、信号ｃのパルスでトランジスタＴｒ２がＯＮとなって、充電していたコンデンサＣ１が放電する。その後、信号ａのＬレベルでトランジスタＴｒ１がＯＮとなって、コンデンサＣ１が徐々に充電されて、信号ａがＨレベルになると信号ｃの次のパルスがくるまで信号ａが立ち上がったときの電圧レベルｖを保持する。なお、信号ｅは、電圧信号ｐａが変化する区間（ＯＵＴ信号のＨ区間）にＬレベルとなって、スイッチＳＷは、このときの電圧信号ｐｂを選択出力する。
【０１１３】
電圧信号ｐｂに対し、信号ｄのパルスでトランジスタＴｒ４がＯＮとなって、充電していたコンデンサＣ２が放電する。その後、信号ｂのＬレベルでトランジスタＴｒ３がＯＮとなって、コンデンサＣ２が徐々に充電されて、信号ｂがＨレベルになると信号ｄの次のパルスがくるまで信号ｂが立ち上がったときの電圧ｖを保持する。なお、信号ｅは、電圧信号ｐｂが変化する区間（ＯＵＴ信号のＨ区間）にＨレベルとなって、スイッチＳＷは、このときの電圧信号ｐａを選択出力する。
【０１１４】
このように、Ｔｐ検出回路５１では、ＯＵＴ信号のＯＮ時間に応じた電圧信号Ｐａと電圧信号Ｐｂとを１周期おきにピークホールドする。電圧信号ｐａ，ｐｂのうち、ホールドされている方の電圧がスイッチＳＷによって選択されてオペアンプ５１ｂに入力され、その後、オペアンプ５１ｂによって電圧／電流変換される。図１２中の電流ＩＴｐは、ＯＵＴ信号のＯＮ時間に応じた電圧信号ｐａもしくは電圧信号ｐｂの大きさ、すなわちＯＮ時間に比例した大きさの電流であり（抵抗Ｒ１に流れる電流はオペアンプ５１ｂの入力端子（−）の入力電圧を抵抗Ｒ１で除した値であり、この電流がカレントミラー回路を構成するトランジスタＴｒ５，Ｔｒ６によってコピーされて電流ＩＴｐとなる。）、ＯＮ時間が長いと電流ＩＴｐは大きくなる。
【０１１５】
図１４はΔＶＣＳ検出回路の構成例を示す図である。ΔＶＣＳ検出回路５２は、サンプルホールド部５２ａ、オペアンプ５２ｂ、５２ｃ、ＰチャネルＭＯＳＦＥＴのトランジスタＴｒ８、Ｔｒ９、ＮチャネルＭＯＳＦＥＴのトランジスタＴｒ１０〜Ｔｒ１２、抵抗Ｒ２〜Ｒ４および基準電源Ｖｃを備える。
【０１１６】
各素子の接続関係は、サンプルホールド部５２ａの一方の入力端子は、制御Ｉｃ５ａ−１のＣＳ端子と接続し、他方の入力端子は、ＯＵＴ端子と接続する。サンプルホールド部５２ａの出力端子は、抵抗Ｒ２の一端と接続する。
【０１１７】
オペアンプ５２ｂの入力端子（−）は、抵抗Ｒ２の他端と、抵抗Ｒ３の一端と接続し、オペアンプ５２ｂの入力端子（＋）は、基準電源Ｖｃの一端と接続し、基準電源Ｖｃの他端はＧＮＤに接続する。
【０１１８】
オペアンプ５２ｃの入力端子（＋）は、抵抗Ｒ３の他端と、オペアンプ５２ｂの出力端子と接続し、オペアンプ５２ｃの入力端子（−）は、トランジスタＴｒ１０のソースと抵抗Ｒ４の一端と接続する。抵抗Ｒ４の他端は、ＧＮＤと接続する。オペアンプ５２ｃの出力端子は、トランジスタＴｒ１０のゲートと接続する。
【０１１９】
トランジスタＴｒ１０のドレインは、トランジスタＴｒ８、Ｔｒ９のゲートと、トランジスタＴｒ８のドレインと接続し、トランジスタＴｒ８のソースとトランジスタＴｒ９のソースとが接続する。トランジスタＴｒ８のソースとトランジスタＴｒ９のソースはInternal Power Supplyに接続されている。
【０１２０】
トランジスタＴｒ９のドレインは、ΔＶＣＳ検出回路５２の出力端子ｏｕｔ２と接続する。
図１５はΔＶＣＳ検出回路のタイミングチャートを示す図である。ホールドタイミング信号は、サンプルホールド部５２ａの内部で生成される信号であり、ＯＵＴ信号のＯＮ時間の１／２の時間（時間ＴＰｐ／２）でＣＳ端子電圧をサンプルホールドする。
【０１２１】
オペアンプ５２ｂは、サンプルホールド電圧ｓｈと基準電源Ｖｃからの基準電圧の差動反転増幅を行って差分電圧ΔＶＣＳを生成する。オペアンプ５２ｃは、オペアンプ５２ｂからの出力電圧（差分電圧ΔＶＣＳ）を電流に変換する。なお、図１４中の電流Ｉｄｖｃｓは、差分電圧ΔＶＣＳに比例した大きさの電流であり、差分電圧ΔＶＣＳが大きいと電流Ｉｄｖｃｓは大きくなる。
【０１２２】
図１６はＴｐ／２検出回路の構成例を示す図である。Ｔｐ／２検出回路５２−１は、ΔＶＣＳ検出回路５２のサンプルホールド部５２ａ内に含まれて、図１５に示したホールドタイミング信号を生成する。
【０１２３】
Ｔｐ／２検出回路５２−１は、インバータＩＣ１、ＩＣ２、定電流源Ｉ３、Ｉ４、コンパレータＩＣ３、ワンショット素子ＩＣ４、ＰチャネルＭＯＳＦＥＴのトランジスタＴｒ２１、Ｔｒ２３、ＮチャネルＭＯＳＦＥＴのトランジスタＴｒ２２、Ｔｒ２４〜Ｔｒ２６、コンデンサＣ２１〜Ｃ２４およびスイッチＳＷ１〜ＳＷ６を備える。
【０１２４】
なお、信号Ａ〜ＤおよびＣ×ＯＵＴ、Ｄ×ＯＵＴは、Ｔｐ／２検出回路５２−１内に含まれる図示しないタイミング調整部から出力されるタイミング信号であり、該タイミング調整部は、分周器、論理回路素子やワンショット素子で容易に構成可能である。
【０１２５】
各素子の接続関係は、インバータＩＣ１の入力端子には、信号Ｃ×ＯＵＴ（信号Ｃと信号ＯＵＴの論理積信号）が入力し、出力端子は、トランジスタＴｒ２１のゲートに接続する。定電流源Ｉ３の入力端は、電源と、定電流源Ｉ４の入力端と接続し、定電流源Ｉ３の出力端は、トランジスタＴｒ２１のソースと接続する。
【０１２６】
トランジスタＴｒ２２のゲートには信号Ａが入力し、トランジスタＴｒ２２のソースはＧＮＤと接続する。トランジスタＴｒ２１のドレインは、トランジスタＴｒ２２のドレインと、スイッチＳＷ３の端子ｓ３１と、スイッチＳＷ１の端子ｓ１１と、コンデンサＣ２１の一端と接続し、コンデンサＣ２１の他端はＧＮＤと接続する。
【０１２７】
スイッチＳＷ１の端子ｓ１２は、コンデンサＣ２２の一端と、トランジスタＴｒ２５のドレインと、スイッチＳＷ６の端子ｓ６１と接続する。コンデンサＣ２２の他端は、ＧＮＤと接続し、トランジスタＴｒ２５のゲートには、信号Ａが入力し、トランジスタＴｒ２５のソースはＧＮＤと接続する。
【０１２８】
インバータＩＣ２の入力端子には、信号Ｄ×ＯＵＴ（信号Ｄと信号ＯＵＴの論理積信号）が入力し、インバータＩＣ２の出力端子は、トランジスタＴｒ２３のゲートに接続し、トランジスタＴｒ２３のソースは、定電流源Ｉ４の出力端と接続する。
【０１２９】
トランジスタＴｒ２４のゲートには、信号Ｂが入力し、トランジスタＴｒ２４のドレインは、トランジスタＴｒ２３のドレインと、スイッチＳＷ４の端子ｓ４１と、スイッチＳＷ２の端子ｓ２１と、コンデンサＣ２３の一端と接続する。トランジスタＴｒ２４のソースとコンデンサＣ２３の他端はＧＮＤに接続する。
【０１３０】
スイッチＳＷ３の端子ｓ３２は、スイッチＳＷ４の端子ｓ４２と、コンパレータＩＣ３の入力端子（＋）と接続する。スイッチＳＷ２の端子ｓ２２は、コンデンサＣ２４の一端と、スイッチＳＷ５の端子ｓ５１と、トランジスタＴｒ２６のドレインと接続する。
【０１３１】
トランジスタＴｒ２６のゲートには、信号Ｂが入力し、コンデンサＣ２４の他端と、トランジスタＴｒ２６のソースはＧＮＤに接続する。スイッチＳＷ５の端子ｓ５２は、コンパレータＩＣ３の入力端子（−）と、スイッチＳＷ６の端子ｓ６２と、コンデンサＣ２５の一端と接続し、コンデンサＣ２５の他端はＧＮＤと接続する。
【０１３２】
コンパレータＩＣ３の出力端子は、ワンショット素子ＩＣ４の入力端子と接続し、ワンショット素子ＩＣ４の出力端子は、Ｔｐ／２検出回路５２−１の出力端子と接続する。
なお、スイッチＳＷ１は、信号Ｂにもとづきスイッチング（オン・オフ）し、スイッチＳＷ２は、信号Ａにもとづきスイッチングし、スイッチＳＷ３は、信号Ｃにもとづきスイッチングする。また、スイッチＳＷ４は、信号Ｄにもとづきスイッチングし、スイッチＳＷ５は、信号Ｃにもとづきスイッチングし、スイッチＳＷ６は、信号Ｄにもとづきスイッチングする。
【０１３３】
図１７はＴｐ／２検出回路のタイミングチャートを示す図である。ＯＵＴ信号のＯＮ時間にＣ２１，Ｃ２３に定電流源Ｉ３、Ｉ４からの定電流Ｉ３、Ｉ４を積分した電圧である電圧Ｖ＋１、電圧Ｖ＋２を１周期おきにピークホールドして、２×Ｖｒの信号を得る（これは時間Ｔｐに相当する信号である）。そして、次の周期でＣ２１，Ｃ２３の電荷をそれぞれＣ２１，Ｃ２３と容量が等しいＣ２２，Ｃ２４と分配することにより電圧Ｖｒ１，Ｖｒ２として信号Ｖｒを得る。スイッチＳＷ５，ＳＷ６によりＶｒ１とＶｒ２を交互に選択することにより信号Ｖｒ３を得る。信号Ｖｒ３は基準電圧Ｖｒ（これは時間Ｔｐ／２に相当する）を与える。コンパレータＩＣ３により、信号Ｖｒ３（基準電圧Ｖｒ）と電圧Ｖ＋１もしくは電圧Ｖ＋２との比較とを交互に行い、信号Ｖｒ３（基準電圧Ｖｒ）と電圧Ｖ＋１もしくは電圧Ｖ＋２の信号が等しくなる（すなわち時間Ｔｐ／２が経過したと見なされると）とＬレベルからＨレベルに立ち上がる信号（comp out）を生成する。その後、ワンショット素子ＩＣ４は、コンパレータＩＣ３の出力信号（comp out）の立ち上がりをトリガにして、時間Ｔｐ／２を検出したことを示すパルス信号（ホールドタイミング信号）を出力する。
【０１３４】
なお、Ｃ２１，Ｃ２３の電荷をＣ２２，Ｃ２４と分配することにより信号２×ＶｒからＶｒが得られるのは、Ｃ２１〜Ｃ２４の容量値をＣ２１〜Ｃ２４とすると、Ｃ２１＝Ｃ２２、Ｃ２３＝Ｃ２４だからである。そしてＩ３／Ｃ２１＝Ｉ４／Ｃ２３としておくことにより、定電流Ｉ３またはＩ４を時間Ｔｐで積分して得られた電圧の半分の値と、定電流Ｉ４またはＩ３を積分した値が等しくなる時点を検出することにより、時間Ｔｐ／２を検出するのである。
【０１３５】
ここでＣ２２＝Ｂ×Ｃ２１、Ｃ２４＝Ｂ×Ｃ２３（Ｂは定数）とすることにより、時間Ａ×Ｔｐ（Ａは定数、０＜Ａ＜１）を検出することができる。すなわち、Ｃ２１，Ｃ２３の電荷をＣ２２，Ｃ２４と分配する前の電圧をｖ０、分配後の電圧をｖ１とするとｖ１＝ｖ０×Ｃ２１／（Ｃ２１＋Ｃ２２）＝ｖ０×Ｃ２３／（Ｃ２３＋Ｃ２４）＝ｖ０／（１＋Ｂ）であるから、Ｉ３またはＩ４を時間Ｔｐで積分して得られた電圧のＡ＝１／（１＋Ｂ）倍の電圧を得ることができる。この値と定電流Ｉ４またはＩ３を積分した値が等しくなる時点を検出することにより、時間Ａ×Ｔｐを検出することができる。なお、０＜Ｂ＜∞とすれば、０＜Ａ＜１が得られる。
【０１３６】
図１８は遅延時間調整回路の構成例を示す図である。遅延時間調整回路５３は、定電流源Ｉａ、インバータＩＣ１０、バッファＩＣ１１、電流加減算回路ＩＣ１２、ＰチャネルＭＯＳＦＥＴのトランジスタＴｒａ、ＮチャネルＭＯＳＦＥＴのトランジスタＴｒｂおよびコンデンサＣａを備える。
【０１３７】
各素子の接続関係は、定電流源Ｉａの一端は電源と接続し、定電流源Ｉａの他端は、Ｔｐ検出回路５１の端子ＯＵＴ１（Ｔｐ検出値）と、ΔＶＣＳ検出回路５２の端子ＯＵＴ２（ΔＶＣＳ検出値）と、トランジスタＴｒａのソースと接続する。
【０１３８】
インバータＩＣ１０の入力端子には、ＯＣＰコンパレータ４５（図１０）の出力端子が接続し、インバータＩＣ１０の出力端子は、トランジスタＴｒａ、Ｔｒｂのゲートに接続する。
【０１３９】
トランジスタＴｒａのドレインは、トランジスタＴｒｂのドレインと、コンデンサＣａの一端と、バッファＩＣ１１の入力端子と接続する。トランジスタＴｒｂのソースはＧＮＤと接続し、コンデンサＣａの他端はＧＮＤと接続し、バッファＩＣ１１の出力端子は、遅延時間調整回路の出力端子ＯＵＴ３と接続する。また、出力端子ＯＵＴ３は遅延時間制御回路５０の出力端子にもなっている。
【０１４０】
遅延時間調整回路５３では、電流加減算回路ＩＣ１２により、Ｔｐ検出回路５１から出力される電流ＩＴｐ、ΔＶＣＳ検出回路５２から出力される電流Ｉｄｖｃｓおよび定電流源Ｉａからの定電流Ｉａの３つの充電電流を合成して、コンデンサＣａを充電する充電電流Ｉｃｈｇ＝Ｉａ−Ｉｄｖｃｓ−ＩＴｐを決める。そして、コンデンサＣａを充電するこの充電電流Ｉｃｈｇを調整することでＯＣＰコンパレータ４５の出力遅延を調整する。すなわち、時間Ｔｐ（スイッチング素子のオン時間）が長い（短い）→電流ＩＴｐが大きい（小さい）→充電電流Ｉｃｈｇが小さい（大きい）→コンデンサＣａの充電時間が長い（短い）→遅延時間が長い（短い）、という調整をすることができる。また、差分電圧ΔＶＣＳが大きい（小さい）→電流Ｉｄｖｃｓが小さい（大きい）→充電電流Ｉｃｈｇが大きい（小さい）→コンデンサＣａの充電時間が短い（長い）→遅延時間が短い（長い）、という調整もすることができる。なお、ＩＣ１２は、例えばカレントミラー回路を組み合わせるなどして構成することができる。
【０１４１】
以上説明したように、本技術によれば、ＡＣ入力電圧の変化だけでなく、任意のトランスを使用しても、スイッチング素子のピーク電流値を一定化するため、安定したＯＣＰ機能を実現することが可能になる。
【０１４２】
このため、使用するトランスによって従来生じていた調整作業もなくなるため、調整用部品が削減され、調整のためのコストも無くすことができる。また、ＡＣ入力電圧による電流制限値の精度が増すので部品定格を低く設計することも可能になる。
【０１４３】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
【符号の説明】
【０１４４】
５−１  制御回路
５ａ  ピーク値到達時間検出回路
５ｂ  差分電圧検出回路
５ｂ−１  １／２時間検出回路
５ｃ  遅延時間調整回路
ｇ０〜ｇ２  グラフ
Ｌ  過電流検出レベル
Ｐ０〜Ｐ２  ピーク電流値
Ｔ０〜Ｔ２  遅延時間
【図１】
2014079155.tif 000003
【図２】
2014079155.tif 000004
【図３】
2014079155.tif 000005
【図４】
2014079155.tif 000006
【図５】
2014079155.tif 000007
【図６】
2014079155.tif 000008
【図７】
2014079155.tif 000009
【図８】
2014079155.tif 000010
【図９】
2014079155.tif 000011
【図１０】
2014079155.tif 000012
【図１１】
2014079155.tif 000013
【図１２】
2014079155.tif 000014
【図１３】
2014079155.tif 000015
【図１４】
2014079155.tif 000016
【図１５】
2014079155.tif 000017
【図１６】
2014079155.tif 000018
【図１７】
2014079155.tif 000019
【図１８】
2014079155.tif 000020