(57)【要約】【課題】負電源を用いる必要がなく、装置の簡素化、小型化が可能であり、電力使用効率を高くすることが可能な制御装置および制御方法を提供する。【解決手段】ペルチェ素子１８は、Ｐ型のＭＯＳＦＥＴ１３の電流路の他端とＮ型のＭＯＳＦＥＴ１４の電流路の一端との接続ノードに一端が接続されている。レギュレータ１９は、ペルチェ素子１８の他端に第一の直流電圧Vccよりも低くグランドの電圧よりも高い第二の直流電圧Vrefを印加する。ＭＣＵ１１は、ペルチェ素子１８に接触した被制御対象ＥＭＬの温度に応じて、自己から出力するパルス状信号のデューティ比を制御することで、ペルチェ素子１８を流れる電流の量と方向とを制御する。【選択図】図１
2014235668.tif 000002
【特許請求の範囲】
【請求項１】
パルス状信号を出力する信号出力部と、
前記信号出力部から出力されたパルス状信号が制御端に入力され、電流路の一端に第一の直流電圧が印加された、第一のトランジスタと、
前記信号出力部から出力されたパルス状信号が制御端に入力され、電流路の一端が前記第一のトランジスタの電流路の他端に接続され、電流路の他端に基準電圧が印加された、前記第一のトランジスタと相補的にオンする第二のトランジスタと、
前記第一のトランジスタの電流路の他端と前記第二のトランジスタの電流路の一端との接続ノードに一端が接続されたペルチェ素子と、
前記ペルチェ素子の他端に第一の直流電圧よりも低く前記基準電圧よりも高い第二の直流電圧を印加するレギュレータと、
前記ペルチェ素子に接触した被制御対象の温度に応じて、前記信号出力部から出力されるパルス状信号のデューティ比を制御することで、前記ペルチェ素子を流れる電流の量と方向とを制御する制御部と、
を備える制御装置。
【請求項２】
前記第一のトランジスタの電流路の他端および前記第二のトランジスタの電流路の一端と前記ペルチェ素子の一端との間に接続されたコイルと、前記コイルの一端に一端が接続されたコンデンサと、から構成された平滑回路を備える、
請求項１に記載の制御装置。
【請求項３】
前記第一のトランジスタと前記第二のトランジスタとが同時に導通しないよう、前記第一のトランジスタの制御端に入力されるパルス状信号の立ち上がりと前記第二のトランジスタの制御端に入力されるパルス状信号の立ち下がりとを、および、前記第一のトランジスタの制御端に入力されるパルス状信号の立ち下がりと前記第二のトランジスタの制御端に入力されるパルス状信号の立ち上がりとを、異なるタイミングにする調整部を備える、
請求項１または２に記載の制御装置。
【請求項４】
前記調整部は、
コンデンサおよび可変抵抗から構成されており、前記信号出力部に入力端子が接続されたローパスフィルタと、
前記ローパスフィルタの出力端子に一方の入力端子が接続され、他方の入力端子に前記信号出力部から出力されたパルス状信号が入力され、前記第一のトランジスタの制御端に出力端子が接続された論理和演算回路と、
前記ローパスフィルタの出力端子に一方の入力端子が接続され、他方の入力端子に前記信号出力部から出力されたパルス状信号が入力され、前記第二のトランジスタの制御端に出力端子が接続された論理積演算回路と、
を備える請求項３に記載の制御装置。
【請求項５】
前記可変抵抗は、ポテンショメータであり、
前記ポテンショメータは、前記制御部から出力される制御信号に応じて抵抗値を変えることで、前記ローパスフィルタの時定数を変える、
請求項４に記載の制御装置。
【請求項６】
前記被制御対象の温度に応じて抵抗値を変えるサーミスタおよびサーミスタに直列に接続される抵抗から構成されており、前記レギュレータが前記ペルチェ素子の他端に印加する前記第二の直流電圧を分圧する分圧回路を備え、
前記制御部は、前記分圧回路の抵抗の電圧値と調整対象の目標温度に対応する電圧値との差に応じて、前記信号出力部から出力されるパルス状信号のデューティ比を変えることで、前記ペルチェ素子を流れる電流の量と方向とを制御する、
請求項１から５のいずれか１項に記載の制御装置。
【請求項７】
前記信号出力部は、前記パルス状信号のデューティ比を予め定められた範囲内で変えることで、前記ペルチェ素子を流れる電流の量を制限する、
請求項６に記載の制御装置。
【請求項８】
パルス状信号が制御端に入力され、電流路の一端に第一の直流電圧が印加された、第一のトランジスタと、
前記パルス状信号が制御端に入力され、電流路の一端が前記第一のトランジスタの電流路の他端に接続され、電流路の他端に基準電圧が印加された、前記第一のトランジスタと相補的にオンする第二のトランジスタと、
前記第一のトランジスタの電流路の他端と前記第二のトランジスタの電流路の一端との接続ノードに一端が接続されたペルチェ素子と、
前記ペルチェ素子の他端に第一の直流電圧よりも低く前記基準電圧よりも高い第二の直流電圧を印加するレギュレータと、を備える制御装置の制御方法であって、
前記ペルチェ素子に接触した被制御対象の温度に応じて、前記第一のトランジスタの制御端と前記第二のトランジスタの制御端に入力されるパルス状信号のデューティ比を制御することで、前記ペルチェ素子を流れる電流の量と方向とを制御する制御ステップ、
を含む制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置および制御方法に関する。
【背景技術】
【０００２】
光通信に利用される通信機器に備えられる発光素子として、例えば、変調器集積型半導体レーザ（ＥＭＬ：Electro-absorption Modulator Laser diode）素子が知られている。この変調器集積型半導体レーザ素子から出力されるレーザ光は、温度によって周波数が変動する。よって、この変調器集積型半導体レーザ素子から出力されるレーザ光の周波数を一定にするために、通信機器は、変調器集積型半導体レーザの温度を一定に制御する必要がある。
【０００３】
変調器集積型半導体レーザの温度を一定に制御するために、変調器集積型半導体レーザ素子の例えば筐体に、ペルチェ素子（ＴＥＣ：Thermoelectric Cooler）が取り付けられる。通信機器は、ペルチェ素子に電流を流すことで熱移動を発生させ、変調器集積型半導体レーザの温度を一定に制御する。ペルチェ素子に電流を流すことで制御対象の温度を制御する装置の一例として、特許文献１の図４に記載の双方向電流制御装置が知られている。
【０００４】
この双方向電流制御装置は、一方のトランジスタの電流路の一端と、他方のトランジスタの電流路の他端とが接続された２個のトランジスタ（型が互いに異なるトランジスタ）を備えている。そして、一方のトランジスタの電流路の他端が、正の電圧を出力する正電源に接続され、他方のトランジスタの電流路の一端が、負の電圧を出力する負電源に接続されている。更に、一方のトランジスタの電流路の一端と、他方のトランジスタの電流路の他端とには、ペルチェ素子の一端が接続されている。そして、そのペルチェ素子の他端は、グランドされている。
【０００５】
また、それぞれのトランジスタの制御端は、トランジスタの導通・遮断を切り替えるスイッチ制御回路に接続されている。スイッチ制御回路が、パルス幅変調した変調信号（ＰＷＭ信号：Pulse Width Modulation信号）を各トランジスタの制御端に出力すると、２個のトランジスタが交互に導通して、ペルチェ素子に流れる電流の方向が切り替わる。
【０００６】
特許文献１の図４に記載の双方向電流制御装置とは異なり、正の電圧を出力する正電源のみを使った装置として、例えば、非特許文献１に記載の集積回路ＬＴＣ１９２３を利用した制御装置（標準的応用例）がある。この制御装置は、４個のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成されたＨブリッジ回路を備えている。また、この制御装置は、Ｈブリッジ回路に接続された２個のコイルとＨブリッジ回路に接続された４個のコンデンサとＨブリッジ回路に接続されたペルチェ素子とを備える。
【０００７】
集積回路ＬＴＣ１９２３は、パルス幅変調した変調信号を各ＭＯＳＦＥＴの制御端に出力して、４個のＭＯＳＦＥＴのうちの２個のＭＯＳＦＥＴを導通させる。導通によって流れた電流は、コイルとコンデンサとから構成される回路で整流されて、ペルチェ素子に流れる。
【０００８】
また、集積回路ＬＴＣ１９２３は、変調器集積型半導体レーザの温度を検出し、検出した温度と目標温度との差に応じて、変調信号のパルス幅を変える。これにより、集積回路ＬＴＣ１９２３を利用した制御装置は、ペルチェ素子に流す電流の方向とその電流を流す時間とを変えて、ペルチェ素子の熱移動の方向とその熱移動の量とを変えることで、変調器集積型半導体レーザの温度を一定に保つ。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０６−１４９３９３号公報
【非特許文献】
【００１０】
【非特許文献１】リニアテクノロジー株式会社  ＬＴＣ１９２３データシート，第１頁（“http://cds.linear.com/docs/en/datasheet/1923f.pdf”）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１に記載の双方向電流制御装置では、正電源と負電源との２個の電源が必要であるので、二種類の電源を用意する必要があるという問題がある。
【００１２】
また、特許文献１に記載の双方向電流制御装置では、２個のトランジスタの導通・遮断を切り替えるＰＷＭ信号は、ＰＷＭ信号がハイの時の電圧を正電源から供給される正電圧と同電圧にし、ＰＷＭ信号がローの時の電圧を負電源から供給される負電圧と同電圧にする必要がある。
【００１３】
しかし、一般的に、パルス信号を発生させる装置は、ＴＴＬ（transistor-transistor-logic）或いはＣＭＯＳ（Complementary Metal Oxide Semiconductor）で構成されているので、ＰＷＭ信号がローの時の電圧はゼロボルトである（ＰＷＭ信号がハイの時の電圧は約３．３〜５．０ボルトの正電圧）。よって、特許文献１に記載の双方向電流制御装置を実現するためには、パルス信号を発生させる装置の他に、ＰＷＭ信号がローの時の電圧を、負電源から供給される負電圧と同電圧にするための、レベルシフタおよび増幅回路等が必要である。従って、特許文献１に記載の双方向電流制御装置では、装置が複雑且つ大規模になるという問題がある。
【００１４】
一方、非特許文献１に記載の集積回路ＬＴＣ１９２３を用いた制御装置は、正電源のみで動作する構成なので、二種類の電源が必要である問題および装置が複雑且つ大規模になる問題はない。しかし、集積回路ＬＴＣ１９２３を用いた制御装置は、ＭＯＳＦＥＴを４個、コイルを２個、コンデンサを４個必要とする。よって、ＭＯＳＦＥＴ等の使用数が増えることによる、ＭＯＳＦＥＴのスイッチングロス（導通損失）、ＭＯＳＦＥＴのＲｏｎ抵抗（導通時の抵抗）の増加、インダクタンスの直流抵抗成分の増加等が発生する。従って、集積回路ＬＴＣ１９２３を用いた制御装置は、消費電力が増加して、電力使用効率が低くなるという問題がある。
【００１５】
本発明は、上記実情に鑑みてなされたものであり、負電源を用いる必要がなく、装置の簡素化、小型化が可能であり、電力使用効率を高くすることが可能な制御装置および制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明に係る制御装置の信号出力部は、パルス状信号を出力する。第一のトランジスタは、信号出力部から出力されたパルス状信号が制御端に入力され、電流路の一端に第一の直流電圧が印加されている。第二のトランジスタは、信号出力部から出力されたパルス状信号が制御端に入力され、電流路の一端が第一のトランジスタの電流路の他端に接続され、電流路の他端に基準電圧が印加され、第一のトランジスタと相補的にオンする。ペルチェ素子は、第一のトランジスタの電流路の他端と第二のトランジスタの電流路の一端との接続ノードに一端が接続されている。レギュレータは、ペルチェ素子の他端に第一の直流電圧よりも低く基準電圧よりも高い第二の直流電圧を印加する。制御部は、ペルチェ素子に接触した被制御対象の温度に応じて、信号出力部から出力されるパルス状信号のデューティ比を制御することで、ペルチェ素子を流れる電流の量と方向とを制御する。
【発明の効果】
【００１７】
本発明によれば、第一の直流電圧を用いて（負の直流電圧を用いずに）、制御装置を構成できる。よって、本発明によれば、正の直流電圧を出力する電源に加えて、負の直流電圧を出力する電源を用いる装置と比較して、制御装置の簡素化、小型化が可能である。
【００１８】
また、本発明によれば、ペルチェ素子に流す電流を制御する素子を、第一のトランジスタと第二のトランジスタとにできる。よって、本発明によれば、ペルチェ素子に流す電流を制御する素子として、第一のトランジスタと第二のトランジスタとに加えて、他の素子も必要である装置と比較して、電力使用効率を高くすることが可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１に係る制御装置の回路図である。
【図２】本発明の実施の形態１に係る制御装置の信号（デューティ比が５０％未満の場合）を示す図である。
【図３】本発明の実施の形態１に係る制御装置のｔ１時の電流を示す図である。
【図４】本発明の実施の形態１に係る制御装置のｔ２時の電流を示す図である。
【図５】本発明の実施の形態１に係る制御装置のｔ３時の電流を示す図である。
【図６】本発明の実施の形態１に係る制御装置のｔ４時の電流を示す図である。
【図７】本発明の実施の形態１に係る制御装置のｔ５時の電流を示す図である。
【図８】本発明の実施の形態１に係る制御装置のｔ６時の電流を示す図である。
【図９】本発明の実施の形態１に係る制御装置のｔ７時の電流を示す図である。
【図１０】デューティ比と電流の量との関係を示す図である。
【図１１】本発明の実施の形態１に係る制御装置の信号（デューティ比が５０％以上の場合）を示す図である。
【図１２】本発明の実施の形態２に係る制御装置の回路図である。
【図１３】本発明の実施の形態３に係る制御装置の回路図である。
【図１４】本発明の実施の形態３に係る制御装置の信号を示す図である。
【発明を実施するための形態】
【００２０】
（実施の形態１）
以下、本発明の実施の形態に係る、制御対象の温度を制御する制御装置１０を、図１〜図１１を参照して説明する。制御装置１０は、電気信号を光信号に変換する変調器集積型半導体レーザ（ＥＭＬ）素子Ａの温度を、ペルチェ素子（ＴＥＣ）１８を用いて制御することで（一定の範囲に保つことで）、変調器集積型半導体レーザ素子Ａの温度を制御して、変調器集積型半導体レーザ素子Ａから出力されるレーザ光の周波数を一定の範囲に制御する。
【００２１】
制御装置１０は、例えば、図１に示すように、ＰＷＭ信号（パルス状信号）を出力するＭＣＵ１１と、ＰＷＭ信号から２つのＰＷＭ信号（ＰＷＭ１信号およびＰＷＭ２信号）を生成するDead Time生成回路１２と、インバータ回路を構成するＰ型のＭＯＳＦＥＴ１３およびＮ型のＭＯＳＦＥＴ１４と、平滑回路を構成するコイル１５およびコンデンサ１６と、バイパスコンデンサであるコンデンサ１７と、変調器集積型半導体レーザ素子Ａの温度を調整するペルチェ素子１８と、定電圧を出力するレギュレータ１９と、変調器集積型半導体レーザ素子Ａの温度を検出する温度検出回路２０と、を備えている。
【００２２】
より詳細には、ＭＣＵ（Micro Control Unit）１１は、ＣＰＵ（Central Processing Unit）、メモリ、入力回路、出力回路、タイマー回路等からなるコンピュータシステムを組み込んだ１つの集積回路から構成される。ＭＣＵ１１は、特許請求の範囲に記載の制御部に対応する。
【００２３】
例えば、ＭＣＵ１１の入力回路は、温度検出回路２０の出力端子に接続され、温度検出回路２０で検出された変調器集積型半導体レーザ（ＥＭＬ）素子Ａの温度を示す電圧を取得する。
【００２４】
また、ＭＣＵ１１の出力回路は、Dead Time生成回路１２に接続され、パルス幅変調したＰＷＭ信号を、Dead Time生成回路１２に出力する。ＭＣＵ１１およびDead Time生成回路１２は、特許請求の範囲に記載の信号出力部に対応する。
【００２５】
Dead Time生成回路１２は、ＭＣＵ１１から出力されたＰＷＭ信号から、立ち上がりのタイミングおよび立ち下りのタイミングが互いに異なる信号、ＰＷＭ１信号とＰＷＭ２信号とを生成する。Dead Time生成回路１２は、ＭＣＵ１１から図２に示すようなＰＷＭ信号が出力されると、ＰＷＭ信号の立ち上がりタイミングと同じタイミングで立ち上がるＰＷＭ１信号と、ＰＷＭ信号の立ち上がりタイミングよりも遅いタイミングで立ち上がるＰＷＭ２信号とを、生成する。
【００２６】
また、Dead Time生成回路１２は、ＭＣＵ１１から図２に示すようなＰＷＭ信号が出力されると、ＰＷＭ信号の立ち下がりよりも遅いタイミングで立ち下がるＰＷＭ１信号と、ＰＷＭ信号の立ち下がりタイミングと同じタイミングで立ち下がるＰＷＭ２信号とを、生成する。
【００２７】
Dead Time生成回路１２は、上述したＰＷＭ１信号とＰＷＭ２信号とを生成することで、ＰＷＭ１信号とＰＷＭ２信号との立ち上がりのずれ（Dead Time)およびＰＷＭ１信号とＰＷＭ２信号との立ち下がりのずれ（Dead Time)を生成する。
【００２８】
Dead Time生成回路１２は、Dead Timeを生成することで、インバータ回路を構成するＰ型のＭＯＳＦＥＴ１３とＮ型のＭＯＳＦＥＴ１４とが同時に導通して、Ｐ型のＭＯＳＦＥＴ１３とＮ型のＭＯＳＦＥＴ１４とに過電流が流れることを防止している。
【００２９】
Ｐ型のＭＯＳＦＥＴ１３は、制御端であるゲートがDead Time生成回路１２のＰＷＭ１信号を出力する端子に接続され、電流路の一端であるソースが正の直流電圧Ｖｃｃを供給する電源に接続され、電流路の他端であるドレインがコイル１５の一端およびＮ型のＭＯＳＦＥＴ１４のドレインに接続されている。Ｐ型のＭＯＳＦＥＴ１３は、特許請求の範囲に記載の第一の型のトランジスタに対応する。
【００３０】
Ｎ型のＭＯＳＦＥＴ１４は、制御端であるゲートがDead Time生成回路１２のＰＷＭ２信号を出力する端子に接続され、電流路の一端であるドレインがＰ型のＭＯＳＦＥＴ１３の他端に接続され、電流路の他端であるソースがグランドされている。Ｎ型のＭＯＳＦＥＴ１４は、特許請求の範囲に記載の第二の型のトランジスタに対応する。
【００３１】
Ｐ型のＭＯＳＦＥＴ１３は、Dead Time生成回路１２から出力されるＰＷＭ１信号がＬｏｗである場合に導通し、Dead Time生成回路１２から出力されるＰＷＭ１信号がＨｉｇｈである場合に遮断する。
【００３２】
また、Ｎ型のＭＯＳＦＥＴ１４は、Dead Time生成回路１２から出力されるＰＷＭ２信号がＬｏｗである場合に遮断し、Dead Time生成回路１２から出力されるＰＷＭ２信号がＨｉｇｈである場合に導通する。
【００３３】
コイル１５は、コンデンサ１６と共に、平滑回路（ローパスフィルタ）を構成する。コイル１５の一端は、Ｐ型のＭＯＳＦＥＴ１３の電流路の他端およびＮ型のＭＯＳＦＥＴ１４の電流路の一端に接続されている。コイル１５の他端は、コンデンサ１６の一端とコンデンサ１７の一端とペルチェ素子１８の一端とに接続されている。コンデンサ１６の他端は、グランドされている。
【００３４】
コンデンサ１７は、ペルチェ素子１８に並列に接続されている。コンデンサ１７は、バイパスコンデンサであり、コイル１５から出力された交流電流をレギュレータ１９に流す。
【００３５】
ペルチェ素子１８は、温度調整の対象である変調器集積型半導体レーザ素子Ａの例えば筐体に取り付けられている。ペルチェ素子１８は、自己に流れる電流の方向と自己に流れる電流の量とに応じて、自己の熱移動の方向と熱移動の量とを変えることで、変調器集積型半導体レーザ素子Ａの温度を調整する。
【００３６】
ペルチェ素子１８の一端は、コイル１５の他端とコンデンサ１６の一端とコンデンサ１７の一端に接続されている。ペルチェ素子１８の他端は、コンデンサ１７の他端とレギュレータ１９とに接続されている。
【００３７】
レギュレータ１９は、電源から供給される直流電圧Ｖｃｃよりも低くグランドの電圧（基準電圧）よりも高い定電圧Ｖｒｅｆ（直流電圧Ｖｒｅｆ）を、ペルチェ素子１８の他端に印加する。よって、直流電圧Ｖｃｃと直流電圧Ｖｒｅｆとグランド電圧との関係は、直流電圧Ｖｃｃ＞直流電圧Ｖｒｅｆ＞グランド電圧である。
【００３８】
よって、レギュレータ１９は、Ｐ型のＭＯＳＦＥＴ１３がＰＷＭ１信号に応じて導通すると、ペルチェ素子１８の一端からペルチェ素子１８の他端への電流の流れを実現し、Ｎ型のＭＯＳＦＥＴ１４がＰＷＭ２信号に応じて導通すると、ペルチェ素子１８の他端からペルチェ素子１８の一端への電流の流れを実現する。
【００３９】
温度検出回路２０は、変調器集積型半導体レーザ素子Ａの例えば筐体に取り付けられている。温度検出回路２０は、例えばサーミスタを有する。温度検出回路２０は、サーミスタで、変調器集積型半導体レーザ素子Ａの温度を検出し、測定した値を示す電圧信号をＭＣＵ１１に出力する。
【００４０】
ＭＣＵ１１は、変調器集積型半導体レーザ素子Ａの目標温度に対応する電圧値（ユーザによって設定可能な電圧値であり、目標温度になった時の例えばサーミスタの電圧値）を記憶している。ＭＣＵ１１は、温度検出回路２０から取得した電圧信号で示される測定値と、目標温度から予め求められた電圧値との差に応じて、Dead Time生成回路１２に出力するＰＷＭ信号のパルス幅を変えることで、ペルチェ素子１８を流れる電流の方向とペルチェ素子１８を流れる電流の量とを制御する。
【００４１】
上述した制御装置１０の動作について説明する。なお、以後の説明では、レギュレータ１９から出力される直流電圧Ｖｒｅｆは、直流電圧Ｖｃｃ／２であるとする。
【００４２】
まず、ＭＣＵ１１からDead Time生成回路１２に出力されるＰＷＭ信号のＨｉｇｈ状態の期間が、ＰＷＭ信号のＬｏｗ状態の期間未満である場合（デューティ比が５０％未満の場合）について、説明する。
【００４３】
例えば、図２のｔ１時に示すように、ＭＣＵ１１からDead Time生成回路１２に出力されたＰＷＭ信号がＬｏｗであり、ＰＷＭ１信号およびＰＷＭ２信号もＬｏｗである場合、図３に示すように、Ｐ型のＭＯＳＦＥＴ１３が導通状態になり、Ｎ型のＭＯＳＦＥＴ１４が遮断状態になる。
【００４４】
このとき、電流Ｉは、電源→Ｐ型のＭＯＳＦＥＴ１３→コイル１５→ペルチェ素子１８の一端→ペルチェ素子１８の他端→レギュレータ１９→グランド、と流れる。
【００４５】
その後、図２のｔ２時に示すように、ＭＣＵ１１からDead Time生成回路１２に出力されたＰＷＭ信号がＨｉｇｈになり、ＰＷＭ１信号がＨｉｇｈになる一方、ＰＷＭ２信号がＬｏｗで維持される場合、図４に示すように、Ｐ型のＭＯＳＦＥＴ１３およびＮ型のＭＯＳＦＥＴ１４が遮断状態になる。
【００４６】
このとき、電源から供給される電流はＰ型のＭＯＳＦＥＴ１３で遮断される。ただし、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れていた電流Ｉを流し続けようとする逆起電力Ｅが、コイル１５に発生する。この逆起電力Ｅによって、電流Ｉは、ペルチェ素子１８の一端→ペルチェ素子１８の他端→レギュレータ１９→グランド、と流れる。
【００４７】
その後、図２のｔ３時に示すように、ＰＷＭ信号およびＰＷＭ１信号に加えて、ＰＷＭ２信号がＨｉｇｈになると、図５に示すように、Ｎ型のＭＯＳＦＥＴ１４が導通状態になる（Ｐ型のＭＯＳＦＥＴ１３は遮断状態を維持）。
【００４８】
このとき、レギュレータ１９→ペルチェ素子１８の他端→ペルチェ素子１８の一端→コイル１５→Ｎ型のＭＯＳＦＥＴ１４→グランドの電流経路が形成される。しかし、Ｎ型のＭＯＳＦＥＴ１４が導通状態になって、上述の電流経路が形成されても、コイル１５には一定期間、逆起電力Ｅが発生し続けるので、図５に示すように、電流Ｉは、ペルチェ素子１８の一端→ペルチェ素子１８の他端→レギュレータ１９→グランド、と流れ続ける。
【００４９】
その後、コイル１５に逆起電力Ｅが発生してから一定期間が経過して、例えば、図２のｔ４時になると、コイル１５に発生していた逆起電力Ｅがゼロボルトになる。このとき、図６に示すように、Ｐ型のＭＯＳＦＥＴ１３が遮断状態であり、Ｎ型のＭＯＳＦＥＴ１４が導通状態である。よって、電流Ｉは、レギュレータ１９→ペルチェ素子１８の他端→ペルチェ素子１８の一端→コイル１５→Ｎ型のＭＯＳＦＥＴ１４→グランド、と流れる。
【００５０】
その後、図２のｔ５時に示すように、ＭＣＵ１１からDead Time生成回路１２に出力されたＰＷＭ信号がＬｏｗになり、ＰＷＭ１信号はＨｉｇｈが維持される一方、ＰＷＭ２信号はＬｏｗになった場合、図７に示すように、Ｐ型のＭＯＳＦＥＴ１３およびＮ型のＭＯＳＦＥＴ１４が遮断状態になる。
【００５１】
このとき、ペルチェ素子１８の他端からペルチェ素子１８の一端に流れていた電流Ｉを流し続けようとする逆起電力Ｅが、コイル１５に発生する。
【００５２】
その後、図２のｔ６時に示すように、ＰＷＭ信号およびＰＷＭ２信号に加えて、ＰＷＭ１信号がＬｏｗになると、図８に示すように、Ｐ型のＭＯＳＦＥＴ１３が導通状態になる（Ｎ型のＭＯＳＦＥＴ１４は遮断状態を維持）。
【００５３】
このとき、電源→Ｐ型のＭＯＳＦＥＴ１３→コイル１５→ペルチェ素子１８の一端→ペルチェ素子１８の他端→レギュレータ１９→グランドの電流経路が形成される。しかし、Ｐ型のＭＯＳＦＥＴ１３が導通状態になって、上述の電流経路が形成されても、コイル１５には一定期間、逆起電力Ｅが発生し続けるので、ペルチェ素子１８の一端に向けて電源から出力される電流は、遮断される。
【００５４】
その後、コイル１５に逆起電力Ｅが発生してから一定期間が経過して、例えば、図２のｔ７時になると、コイル１５に発生していた逆起電力Ｅがゼロボルトになる。このとき、図９に示すように、Ｐ型のＭＯＳＦＥＴ１３が導通状態であり、Ｎ型のＭＯＳＦＥＴ１４が遮断状態である。よって、電流Ｉは、電源→Ｐ型のＭＯＳＦＥＴ１３→コイル１５→ペルチェ素子１８の一端→ペルチェ素子１８の他端→レギュレータ１９→グランド、と流れる。
【００５５】
デューティ比が５０％未満の場合（ＰＷＭ信号のＬｏｗ状態の期間が、ＰＷＭ信号のＨｉｇｈ状態の期間よりも長い場合）、Ｐ型のＭＯＳＦＥＴ１３の１周期中の導通期間が、Ｎ型のＭＯＳＦＥＴ１４の１周期中の導通期間よりも長い。よって、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流の量が、ペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流の量よりも多い。よって、図１０に示すように、デューティ比が５０％未満の場合、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流（コイル１５からＴＥＣ１８に向かって流れる電流）とペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流との合計量は、正の値を示す。
【００５６】
ＰＷＭ信号のＬｏｗ状態の期間が短くなり、ＰＷＭ信号のＨｉｇｈ状態の期間とＰＷＭ信号のＬｏｗ状態の期間との比が１対１に近づくに連れて（デューティ比が５０％に近づくにつれて）、Ｐ型のＭＯＳＦＥＴ１３の１周期中の導通期間とＮ型のＭＯＳＦＥＴ１４の１周期中の導通期間との比が１対１に近づく。
【００５７】
すると、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流とペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流との合計量が、ゼロに近づく。
【００５８】
よって、図１０に示すように、デューティ比が５０％に近づくにつれて、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流（コイル１５からペルチェ素子１８に向かって流れる電流）とペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流との合計量は、ゼロに近づく。このように、デューティ比が５０％に近づくに連れて、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流の量が減少する。言い換えれば、デューティ比が５０％から下降するに連れて、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流の量が増加する。
【００５９】
よって、ＭＣＵ１１は、温度検出回路２０から取得した電圧信号で示される温度（変調器集積型半導体レーザ素子Ａの温度）が、例えば、変調器集積型半導体レーザ素子Ａの目標温度よりも高い場合、Dead Time生成回路１２に出力するＰＷＭ信号のデューティ比を５０％未満にする。これにより、ＭＣＵ１１は、ペルチェ素子１８の一端からペルチェ素子１８の他端に流す電流の量をペルチェ素子１８の他端からペルチェ素子１８の一端に流す電流の量よりも多くして、変調器集積型半導体レーザ素子Ａの温度を低下させる。
【００６０】
このとき、ＭＣＵ１１は、温度検出回路２０から取得した電圧信号で示される温度（変調器集積型半導体レーザ素子Ａの温度）が、変調器集積型半導体レーザ素子Ａの目標温度よりも高くなるに連れて、Dead Time生成回路１２に出力するＰＷＭ信号のデューティ比を下降させて（例えば、デューティ比を５％に近づけて）、ペルチェ素子１８に流す電流の量を増加させて、熱移動の量を多くすることで（変調器集積型半導体レーザ素子Ａから奪う熱の量を多くすることで）、変調器集積型半導体レーザ素子Ａの温度を目標温度に制御する。
【００６１】
また、ＭＣＵ１１は、温度検出回路２０から取得した電圧信号で示される温度（変調器集積型半導体レーザ素子Ａの温度）が、変調器集積型半導体レーザ素子Ａの目標温度よりも低くなると、Dead Time生成回路１２に出力するＰＷＭ信号のデューティ比を上昇させて、ペルチェ素子１８に流す電流の量を減少させて、熱移動の量を少なくすることで（変調器集積型半導体レーザ素子Ａから奪う熱の量を少なくすることで）、変調器集積型半導体レーザ素子Ａの温度を目標温度に制御する。
【００６２】
なお、本実施の形態の制御装置１０では、デューティ比が５％である場合、図２のｔ３時に示すように、ＰＷＭ信号およびＰＷＭ１信号に加えて、ＰＷＭ２信号がＨｉｇｈになって、図５に示すように、Ｎ型のＭＯＳＦＥＴ１４が導通状態になっても（Ｐ型のＭＯＳＦＥＴ１３は遮断状態を維持）、その導通期間中、コイル１５に逆起電力Ｅが発生し続ける。よって、Ｎ型のＭＯＳＦＥＴ１４の導通期間中、電流Ｉは、ペルチェ素子１８の一端→ペルチェ素子１８の他端→レギュレータ１９→グランド、と流れ続ける。
【００６３】
また、ペルチェ素子１８に流れる電流は、コイル１５とコンデンサ１６とで形成される平滑回路で平滑化されている。
【００６４】
また、ペルチェ素子１８に流れる電流の大きさは、ペルチェ素子１８の抵抗値によって決定される。よって、ペルチェ素子１８に流れる電流の量とデューティ比との関係は、ペルチェ素子１８の抵抗値によって決定できる。
【００６５】
次に、ＭＣＵ１１からDead Time生成回路１２に出力されるＰＷＭ信号のＨｉｇｈ状態の期間が、ＰＷＭ信号のＬｏｗ状態の期間とほぼ同一である場合（デューティ比がほぼ５０％の場合）について、説明する。
【００６６】
ＭＣＵ１１からDead Time生成回路１２に出力されるＰＷＭ信号のＨｉｇｈ状態の期間が、ＰＷＭ信号のＬｏｗ状態の期間とほぼ同一になると、ＰＷＭ信号のＨｉｇｈ状態の期間とＰＷＭ信号のＬｏｗ状態の期間との比が１対１になる。すると、Ｐ型のＭＯＳＦＥＴ１３の１周期中の導通期間とＮ型のＭＯＳＦＥＴ１４の１周期中の導通期間との比がほぼ１対１になる。
【００６７】
よって、図１０に示すように、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流（コイル１５からＴＥＣ１８に向かって流れる電流）と、ペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流との合計量が、ほぼゼロになる。
【００６８】
従って、ＭＣＵ１１は、例えば、温度検出回路２０から取得した電圧信号で示される温度（変調器集積型半導体レーザ素子Ａの温度）が、変調器集積型半導体レーザ素子Ａの目標温度とほぼ同じ場合、Dead Time生成回路１２に出力するＰＷＭ信号のデューティ比をほぼ５０％にする。これにより、ＭＣＵ１１は、ペルチェ素子１８の一端からペルチェ素子１８の他端に流す電流の量とペルチェ素子１８の他端からペルチェ素子１８の一端に流す電流の量とをほぼ同一にして、変調器集積型半導体レーザ素子Ａの温度を維持する。
【００６９】
ＭＣＵ１１からDead Time生成回路１２に出力されるＰＷＭ信号のＨｉｇｈ状態の期間が、ＰＷＭ信号のＬｏｗ状態の期間を超える場合（デューティ比が５０％を超える場合）について、説明する。
【００７０】
図１１に示すように、ＰＷＭ信号のＨｉｇｈ状態の期間が、ＰＷＭ信号のＬｏｗ状態の期間よりも長い場合、Ｎ型のＭＯＳＦＥＴ１４の１周期中の導通期間が、Ｐ型のＭＯＳＦＥＴ１３の１周期中の導通期間よりも長い。よって、ペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流の量が、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流の量よりも多い。よって、図１０に示すように、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流（コイル１５からＴＥＣ１８に向かって流れる電流）とペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流との合計量は、負の値を示す。
【００７１】
また、ＰＷＭ信号のＨｉｇｈ状態の期間が長くなるに連れて（デューティ比が例えば９５％に近づくにつれて）、Ｎ型のＭＯＳＦＥＴ１４の１周期中の導通期間がＰ型のＭＯＳＦＥＴ１３の１周期中の導通期間よりも長くなっていく。
【００７２】
すると、ペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流の量が、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流の量よりも多くなっていく。
【００７３】
よって、図１０に示すように、デューティ比が例えば９５％に近づくにつれて、ペルチェ素子１８の一端からペルチェ素子１８の他端に流れる電流（コイル１５からＴＥＣ１８に向かって流れる電流）とペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流との合計量を示す負の値は、大きくなっていく。従って、デューティ比を５０％から上昇させると、ペルチェ素子１８の他端からペルチェ素子１８の一端に流れる電流の量が増加する。
【００７４】
従って、ＭＣＵ１１は、例えば、温度検出回路２０から取得した電圧信号で示される温度（変調器集積型半導体レーザ素子Ａの温度）が、変調器集積型半導体レーザ素子Ａの目標温度よりも低い場合、Dead Time生成回路１２に出力するＰＷＭ信号のデューティ比を５０％超にする。これにより、ＭＣＵ１１は、ペルチェ素子１８の他端からペルチェ素子１８の一端に流す電流の量を多くして、変調器集積型半導体レーザ素子Ａの温度を上昇させる。
【００７５】
また、ＭＣＵ１１は、温度検出回路２０から取得した電圧信号で示される温度（変調器集積型半導体レーザ素子Ａの温度）が、変調器集積型半導体レーザ素子Ａの目標温度よりも低くなるに連れて、Dead Time生成回路１２に出力するＰＷＭ信号のデューティ比を上昇させる。これにより、ＭＣＵ１１は、ペルチェ素子１８に流す電流量を増加させて、熱移動の量を多くすることで（変調器集積型半導体レーザ素子Ａに与える熱の量を多くすることで）、変調器集積型半導体レーザ素子Ａの温度を目標温度に制御する。
【００７６】
なお、本実施の形態の制御装置１０では、デューティ比が９５％である場合、図２のｔ６時に示すように、ＰＷＭ信号およびＰＷＭ２信号に加えて、ＰＷＭ１信号がＬｏｗになって、図８に示すように、Ｐ型のＭＯＳＦＥＴ１３が導通状態になっても（Ｎ型のＭＯＳＦＥＴ１４は遮断状態を維持）、その導通期間中、コイル１５に逆起電力Ｅが発生し続ける。よって、Ｐ型のＭＯＳＦＥＴ１３の導通期間中、ペルチェ素子１８の一端に向けて電源から出力される電流は、遮断され続ける。
【００７７】
上述した通り、本実施の形態１の制御装置１０によれば、正の直流電圧Ｖｃｃを供給する電源を用いて（負の直流電圧を供給する電源を用いずに）、制御装置１０を構成できる。よって、制御装置１０は、正の直流電圧を供給する電源に加えて、負の直流電圧を供給する電源を用いる装置と比較して、簡素化、小型化が可能である。
【００７８】
また、本実施の形態１の制御装置１０によれば、必要な素子は、ＭＯＳＦＥＴが２個、コイルが１個、コンデンサが２個である。よって、非特許文献１に記載の集積回路ＬＴＣ１９２３を用いた制御装置と比較して（ＭＯＳＦＥＴを４個、コイルを２個、コンデンサを４個必要な制御装置と比較して）、ＭＯＳＦＥＴのスイッチングロス（導通損失）、ＭＯＳＦＥＴのＲｏｎ抵抗（導通時の抵抗）の増加、インダクタンスの直流抵抗成分の増加を抑制できる。従って、制御装置１０は、集積回路ＬＴＣ１９２３を用いた制御装置と比較して、電力使用効率を高くすることが可能である。
【００７９】
また、本実施の形態１の制御装置１０によれば、図１０に示す通り、ＰＷＭ信号のデューティ比を、例えば５％〜９５％の範囲で変える。ここで、流れる電流の量が過度に大きくなると、ペルチェ素子１８は、ある方向に移動させている熱を逆方向に移動させる熱暴走を起こすことがある。このような熱暴走を防止する観点から、従来の装置では、ペルチェ素子１８に直列に抵抗を接続し、直列接続した抵抗の電圧が設定値を超えないように、ペルチェ素子１８に流れる電流を制限していた。この場合、直列接続した抵抗で電力消費が発生することから、電力使用効率を低下させる要因となっていた。しかし、本実施の形態１の制御装置１０によれば、ＰＷＭ信号のデューティ比を例えば５％〜９５％の範囲に制限することで、従来必要であった直列抵抗を使用することなく、ペルチェ素子１８に流れる電流を制限することが可能である。
【００８０】
また、本実施の形態１の制御装置１０によれば、ペルチェ素子１８に流れる電流の量とデューティ比との対応関係をペルチェ素子１８の抵抗値によって決定できるので、ペルチェ素子１８に流す電流の量の制御が容易である。
【００８１】
また、本実施の形態１の制御装置１０では、例えば、変調器集積型半導体レーザ素子Ａの目標温度を変更する場合、ユーザは、変調器集積型半導体レーザ素子Ａの変更後の目標温度に対応する電圧値を、ＭＣＵ１１に再設定すればよい（再記憶させればよい）。よって、本実施の形態１の制御装置１０によれば、ユーザは、変調器集積型半導体レーザ素子Ａの目標温度を変更する場合、その変更を容易に行うことが可能である。
【００８２】
（実施の形態２）
次に、本発明の実施の形態２に係る制御装置１０を、図１２を参照して説明する。実施の形態２に係る制御装置１０は、温度検出回路２０を、例えば、サーミスタ２１と抵抗２２とで構成したものである。
【００８３】
なお、実施の形態２に係る制御装置１０については、実施の形態１に係る制御装置１０と同一の構成には同一の番号を付している。
【００８４】
温度検出回路２０は、変調器集積型半導体レーザ素子Ａの例えば筐体に取り付けられている。温度検出回路２０は、図１２に示すように、温度を検出するサーミスタ２１と電圧を分圧する抵抗２２とを備えている。
【００８５】
より詳細には、サーミスタ２１の一端は、抵抗２２の一端とＭＣＵ１１に接続され、サーミスタ２１の他端は、グランドされている。抵抗２２の他端は、レギュレータ１９とペルチェ素子１８の他端とコンデンサ１７の他端とに接続されている。
【００８６】
よって、サーミスタ２１と抵抗２２とで、レギュレータ１９から出力された定電圧Ｖｒｅｆ（直流電圧Ｖｒｅｆ）を分圧する分圧回路を構成している。
【００８７】
サーミスタ２１は、変調器集積型半導体レーザ素子Ａの温度が上昇すると、抵抗値が小さくなり、変調器集積型半導体レーザ素子Ａの温度が下降すると、抵抗値が大きくなる。サーミスタ２１の抵抗値が変化すると、抵抗２２に印加される電圧が変化する。
【００８８】
ＭＣＵ１１は、抵抗２２に印加されている電圧の値を取得し、取得した電圧値（測定値）と、変調器集積型半導体レーザ素子Ａの目標温度から予め求められた電圧値との差に応じて、ＰＷＭ信号のパルス幅を変える。これにより、ＭＣＵ１１は、ペルチェ素子１８を流れる電流の方向とペルチェ素子１８を流れる電流の量とを制御する。
【００８９】
上述した通り、本実施の形態２の制御装置１０は、サーミスタ２１と抵抗２２とで、レギュレータ１９から出力された直流電圧Ｖｒｅｆを分圧する。レギュレータ１９から出力される直流電圧Ｖｒｅｆは、外的要因による影響（例えば、電源電圧の変動による影響および環境温度の変動による影響等）を、他の素子と比較して、受け難い。その結果、温度検出回路２０は、外的要因による影響を抑制した上で、変調器集積型半導体レーザ素子Ａの温度を測定することができる。よって、ＭＣＵ１１は、正確な測定値（測定温度）に基づいて、ＰＷＭ信号のパルス幅の制御を行うことができる。従って、本実施の形態２の制御装置１０によれば、ペルチェ素子１８を流れる電流の方向とペルチェ素子１８を流れる電流の量とを、より正確に制御できる。
【００９０】
また、本実施の形態２の制御装置１０では、例えば、変調器集積型半導体レーザ素子Ａの目標温度を変更する場合、ユーザは、変調器集積型半導体レーザ素子Ａの変更後の目標温度に対応する電圧値を、ＭＣＵ１１に再設定すればよい（再記憶させればよい）。よって、本実施の形態２の制御装置１０によれば、ユーザは、変調器集積型半導体レーザ素子Ａの目標温度を変更する場合、その変更を容易に行うことが可能である。
【００９１】
（実施の形態３）
次に、本発明の実施の形態３に係る制御装置１０を、図１３，１４を参照して説明する。実施の形態３に係る制御装置１０は、図１３に示すように、Dead Time生成回路１２を、例えば、ローパスフィルタを構成するポテンショメータ２３およびコンデンサ２４と、論理和演算回路（ＯＲ回路）２５と、論理積演算回路（ＡＮＤ回路）２６と、で構成したものである。
【００９２】
なお、実施の形態３に係る制御装置１０については、実施の形態１に係る制御装置１０と同一の構成には同一の番号を付している。
【００９３】
Dead Time生成回路１２は、ＭＣＵ１１から出力されたＰＷＭ信号から、ＰＷＭ１信号とＰＷＭ２信号とを生成する。例えば、Dead Time生成回路１２は、ＭＣＵ１１から図２に示すようなＰＷＭ信号が出力された場合、図２に示すようなＰＷＭ１信号とＰＷＭ２信号とを生成する。即ち、Dead Time生成回路１２は、ＰＷＭ１信号とＰＷＭ２信号との立ち上がりのずれ（Dead Time)およびＰＷＭ１信号とＰＷＭ２信号との立ち下がりのずれ（Dead Time)を生成する。
【００９４】
Dead Time生成回路１２のポテンショメータ２３は、ＭＣＵ１１から出力される制御信号（電圧信号）に応じて、自己の抵抗値を変える。ポテンショメータ２３の制御端は、ＭＣＵ１１に接続されている。ポテンショメータ２３の一端は、ＰＷＭ信号が出力されるＭＣＵ１１の出力端子とＡＮＤ回路２６の入力端の一方とＯＲ回路２５の入力端子の他方とに接続されている。
【００９５】
ポテンショメータ２３の他端は、コンデンサ２４の一端とＡＮＤ回路２６の入力端子の他方とＯＲ回路２５の入力端子の一方とに接続されている。コンデンサ２４の他端は、グランドされている。
【００９６】
また、ＯＲ回路２５の出力端子は、Ｐ型のＭＯＳＦＥＴ１３に接続されており、ＡＮＤ回路２６の出力端子は、Ｎ型のＭＯＳＦＥＴ１４に接続されている。
【００９７】
ポテンショメータ２３とコンデンサ２４とは、ローパスフィルタを構成する。よって、ＭＣＵ１１から出力されたＰＷＭ信号は、ローパスフィルタを通過することで、立ち上がりの傾きと立ち下がりの傾きとが緩やかになる。これにより、ＯＲ回路２５の入力端子の一方とＡＮＤ回路２６の入力端子の他方とに入力される信号（Ａ信号）は、ＯＲ回路２５の入力端子の他方とＡＮＤ回路２６の入力端子の一方とに入力される信号（Ｂ信号）と比較して、ＬｏｗからＨｉｇｈに切り換わるまで、およびＨｉｇｈからＬｏｗに切り換わるまでが遅くなる。
【００９８】
例えば、図１４（ａ）に示すＰＷＭ信号がＭＣＵ１１から出力された場合、ＯＲ回路２５の入力端子の一方とＡＮＤ回路２６の入力端子の他方とに入力される信号（Ａ信号）は、図１４（ｂ）に示す通りである。
【００９９】
また、例えば、図１４（ａ）に示すＰＷＭ信号がＭＣＵ１１から出力された場合、ＯＲ回路２５の入力端子の他方とＡＮＤ回路２６の入力端子の一方とに入力される信号（Ｂ信号）は、図１４（ｃ）に示す通りである。
【０１００】
ここで、ＯＲ回路２５は、論理和演算回路であるので、図１４（ｃ）に示すように、ｔ１０時にＢ信号が立ち上がると、図１４（ｂ）に示すＡ信号の状態に拘わらず、図１４（ｄ）に示すように、ｔ１０時に、ＰＷＭ１信号を立ち上げる（Ｈｉｇｈの状態にする）。
【０１０１】
その後、ｔ１２時に、図１４（ａ）に示すようにＰＷＭ信号が立ち下がって、図１４（ｃ）に示すようにＢ信号が立ち下がっても、ＯＲ回路２５は、図１４（ｄ）に示すように、ＰＷＭ１信号の立ち上げを維持し、ｔ１３時に、ＰＷＭ１信号を立ち下げる（Ｌｏｗの状態にする）。これは、図１４（ｂ）に示すように、Ａ信号は、ｔ１３時に、ＯＲ回路２５が信号未入力と判定する閾値電圧Ｓｈを下回るからである。
【０１０２】
このように、ＯＲ回路２５は、図１４（ｃ）に示すようにｔ１２時にＢ信号が立ち下がっても、図１４（ｄ）に示すように、ＰＷＭ１信号の立ち上げを維持し、ｔ１３時に、ＰＷＭ１信号を立ち下げる（Ｌｏｗの状態にする）。
【０１０３】
また、ＡＮＤ回路２６は、論理積演算回路であるので、図１４（ｃ）に示すように、ｔ１０時にＢ信号が立ち上がっても、図１４（ｂ）に示すように、ｔ１０時にはＡ信号が閾値電圧Ｓｈを下回っているので、図１４（ｅ）に示すように、ＰＷＭ２信号をＬｏｗの状態に維持する（ｔ１０時）。
【０１０４】
その後、図１４（ｂ）に示すように、ｔ１１時にＡ信号が閾値電圧Ｓｈを上回ると、Ａ信号およびＢ信号共にＨｉｇｈ状態になるので、ＡＮＤ回路２６は、図１４（ｅ）に示すように、ｔ１１時に、ＰＷＭ２信号を立ち上げる（Ｈｉｇｈの状態にする）。
【０１０５】
その後、図１４（ａ）に示すように、ｔ１２時にＰＷＭ信号が立ち下がると、図１４（ｃ）に示すように、ＡＮＤ回路２６の入力端子の一方に入力されるＢ信号も立ち下がるので、ＡＮＤ回路２６は、図１４（ｅ）に示すように、ｔ１２時に、ＰＷＭ２信号を立ち下げる（Ｌｏｗの状態にする）。
【０１０６】
このようにして、Dead Time生成回路１２は、ＰＷＭ１信号とＰＷＭ２信号との立ち上がりのずれ（Dead Time)およびＰＷＭ１信号とＰＷＭ２信号との立ち下がりのずれ（Dead Time)を生成する。
【０１０７】
上述した通り、本実施の形態３の制御装置１０は（ポテンショメータ２３とコンデンサ２４とＯＲ回路２５とＡＮＤ回路２６とは）、ＰＷＭ信号の立ち上がりタイミングと同じタイミングで立ち上がるＰＷＭ１信号と、ＰＷＭ信号の立ち上がりタイミングよりも遅いタイミングで立ち上がるＰＷＭ２信号とを、生成する。
【０１０８】
また、本実施の形態３の制御装置１０は、ＰＷＭ信号の立ち下がりタイミングよりも遅いタイミングで立ち下がるＰＷＭ１信号と、ＰＷＭ信号の立ち下がりタイミングと同じタイミングで立ち下がるＰＷＭ２信号とを、生成する。
【０１０９】
つまり、ＰＷＭ１信号とＰＷＭ２信号との間に、図１４（ｄ），（ｅ）に示すように、Dead Time（ずれ）を生成する。
【０１１０】
よって、本実施の形態３の制御装置１０によれば、Ｐ型のＭＯＳＦＥＴ１３とＮ型のＭＯＳＦＥＴ１４とが同時に導通して、Ｐ型のＭＯＳＦＥＴ１３とＮ型のＭＯＳＦＥＴ１４とに過電流が流れることを防止する。
【０１１１】
ここで、Dead Timeが長くなると、制御装置１０に電流が流れない状態が長く続くので、電力使用効率が低下する。よって、ユーザは、電力使用効率を低下させない程度にDead Timeの長さを調整する必要がある。このDead Timeは、Ａ信号の立ち上がり時間およびＡ信号の立ち下がり時間で、言い換えれば、ポテンショメータ２３とコンデンサ２４とで構成されるローパスフィルタの時定数で、決定される。この時定数は、ＭＣＵ１１から出力される制御信号（電圧信号）によってポテンショメータ２３の抵抗値を変えることで、変更できる。
【０１１２】
よって、本実施の形態３の制御装置１０によれば、ユーザは、ＭＣＵ１１から出力される制御信号（電圧信号）を調整してポテンショメータ２３の抵抗値を調整することで、ローパスフィルタの時定数を調整して、電力使用効率を低下させない程度の長さのDead Timeに調整することが可能である。
【０１１３】
以上、本発明の実施の形態を説明したが、この発明は上記の実施の形態に限定されず、種々の変形および応用が可能である。
【０１１４】
上述した各実施の形態の制御装置１０は、Ｐ型のＭＯＳＦＥＴ１３のソースが電源に接続され、Ｐ型のＭＯＳＦＥＴ１３のドレインがコイル１５の一端およびＮ型のＭＯＳＦＥＴ１４のドレインに接続され、Ｎ型のＭＯＳＦＥＴ１４のドレインがＰ型のＭＯＳＦＥＴ１３の他端に接続され、Ｎ型のＭＯＳＦＥＴ１４のソースがグランドされていたが、これに限られるものではない。
【０１１５】
Ｐ型のＭＯＳＦＥＴ１３とＮ型のＭＯＳＦＥＴ１４との回路上の位置を逆にしてもよい。具体的には、Ｎ型のＭＯＳＦＥＴ１４のドレインをコイル１５の一端およびＰ型のＭＯＳＦＥＴ１３のドレインに接続し、Ｐ型のＭＯＳＦＥＴ１３のドレインをＮ型のＭＯＳＦＥＴ１４の他端に接続し、Ｐ型のＭＯＳＦＥＴ１３のソースをグランドしてもよい。
【０１１６】
そして、ＰＷＭ１信号をＰ型のＭＯＳＦＥＴ１３の制御端に入力し、ＰＷＭ２信号をＮ型のＭＯＳＦＥＴ１４の制御端に入力すればよい。
【０１１７】
また、上述した各実施の形態の制御装置１０は、Ｐ型のＭＯＳＦＥＴ１３とＮ型のＭＯＳＦＥＴ１４とでインバータ回路を構成したが、これに限られるものではない。インバータ回路を、例えば、ＰＮＰ型のバイポーラトランジスタとＮＰＮ型のトランジスタとで構成してもよい。
【０１１８】
また、Dead Time生成回路１２のＰＷＭ２信号を出力する端子に、反転回路を接続することで、同型のＭＯＳＦＥＴ或いは同型のバイポーラトランジスタを用いて、インバータ回路を構成してもよい。
【０１１９】
また、上述した各実施の形態の制御装置１０の部品点数を更に減らしたい場合、コイル１５およびコンデンサ１６から構成される平滑回路（ローパスフィルタ）を制御装置１０から取り除いてもよい。この構成よれば、制御装置１０の更なる簡素化、小型化が可能である。ただし、制御装置１０は、コイル１５およびコンデンサ１６から構成される平滑回路を有するのが望ましい。
【０１２０】
また、上述した実施の形態３の制御装置１０のDead Time生成回路１２を構成するポテンショメータ２３は、ＭＣＵ１１から出力される制御信号（電圧信号）によって抵抗値を変えたが、これに限られるものではない。Dead Time生成回路１２を構成するポテンショメータ２３は、抵抗値を変えられるものであればよく、例えば、ユーザが操作子を操作することで、抵抗値を変えるものでもよい。
【０１２１】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施の形態および変形が可能とされるものである。また、上述した実施の形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、上述した実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内およびそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【符号の説明】
【０１２２】
１０  制御装置、１１  ＭＣＵ、１２  Dead Time生成回路、１３  Ｐ型のＭＯＳＦＥＴ、１４  Ｎ型のＭＯＳＦＥＴ、１５  コイル、１６，１７  コンデンサ、１８  ペルチェ素子、１９  レギュレータ、２０  温度検出回路、Ａ  ＥＭＬ。
【図１】
2014235668.tif 000003
【図２】
2014235668.tif 000004
【図３】
2014235668.tif 000005
【図４】
2014235668.tif 000006
【図５】
2014235668.tif 000007
【図６】
2014235668.tif 000008
【図７】
2014235668.tif 000009
【図８】
2014235668.tif 000010
【図９】
2014235668.tif 000011
【図１０】
2014235668.tif 000012
【図１１】
2014235668.tif 000013
【図１２】
2014235668.tif 000014
【図１３】
2014235668.tif 000015
【図１４】
2014235668.tif 000016