(57)【要約】【課題】半導体チップなどの電子部品を挟んで２枚の回路基板を接合する際の成形はんだの位置ずれを抑制する。【解決手段】本発明は、電子部品を間に介して２つの回路基板を接合する方法であって、回路基板上の一の接合面に、成形はんだの融点より低い温度の沸点を有する液体を塗布する工程と、前記液体の塗布された前記一の接合面に成形はんだを置く工程と、前記成形はんだが置かれた前記一の接合面と、当該一の接合面に対応する他の回路基板上の接合面を合わせる工程と、前記成形はんだの融点より低い温度で前記液体を蒸発させる工程と、その後、前記成形はんだを溶融させる工程と、を有する。【選択図】図６
2014199851.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を間に介して２つの回路基板を接合する方法であって、
回路基板上の一の接合面に、成形はんだの融点より低い温度の沸点を有する液体を塗布する工程と、
前記液体の塗布された前記一の接合面に成形はんだを置く工程と、
前記成形はんだが置かれた前記一の接合面と、当該一の接合面に対応する他の回路基板上の接合面を合わせる工程と、
前記成形はんだの融点より低い温度で前記液体を蒸発させる工程と、
その後前記成形はんだを溶融させる工程と、
を有する、接合方法。
【請求項２】
前記成形はんだを置く工程の後に、前記一の接合面の前記液体の量を調整する工程をさらに有する、請求項１に記載の接合方法。
【請求項３】
前記回路基板上の一の接合面が、当該回路基板に搭載された電子部品の電極面の場合、それに対応する他の回路基板上の接合面は、当該他の回路基板の電極、又は当該他の回路基板に搭載された電子部品の電極面である、請求項１又は２に記載の接合方法。
【請求項４】
前記回路基板上の一の接合面は、当該回路基板の電極の場合、それに対応する他の回路基板上の接合面は、当該他の回路基板に搭載された電子部品の電極面である、請求項１又は２に記載の接合方法。
【請求項５】
前記２つの回路基板の接合部分が複数個所あり、前記一の接合面は一方の回路基板側にのみ設けられている、請求項１〜４のいずれかに記載の接合方法。
【請求項６】
前記２つの回路基板の接合部分が複数個所あり、前記一の接合面はそれぞれの回路基板側に設けられている、請求項１〜４のいずれかに記載の接合方法。
【請求項７】
前記複数個所の接合部分を一括して接合する、請求項５又は６のいずれかに記載の接合方法。
【請求項８】
請求項１〜７のいずれかに記載の接合方法を有する、半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の接合方法及び半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
従来から、例えば半導体チップを回路基板に実装し半導体モジュールを構成するにあたり、半導体チップを回路基板上に配置し、半導体チップの回路基板側の面の電極（例えばドレイン電極）をダイボンドで回路基板の電極と接合し、回路基板と反対側の面の電極（例えばソース・ゲート電極）をワイヤーボンディングで回路基板の電極と接続する、いわゆる二次元実装が行われていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３８８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、近年、半導体チップの両面に回路基板を配置し、半導体チップの両面の電極を各回路基板の電極に接合する、いわゆる三次元実装が提案されている。この三次元実装では、ワイヤーボンディングが不要となるため、二次元実装に比べて、回路の高密度化、省スペース化、低インダクタンス化を図ることができる。
【０００５】
上記三次元実装では、例えば先ず第１の回路基板上に半導体チップを接合し、次にその半導体チップの電極表面上に成形はんだを載せる。そして、第２の回路基板の電極表面を下に向けた状態で、２枚の回路基板の位置合わせを行い、その後第２の回路基板の電極を半導体チップの成形はんだ上に重ねる。その後加熱して成形はんだを溶融させて、２枚の回路基板を接合している。
【０００６】
しかしながら、この場合、２枚の回路基板を位置合わせする時の移動や振動などにより、半導体チップの電極表面上の成形はんだが位置ずれする可能性がある。成形はんだが位置ずれすると、２枚の回路基板の接合が適切に行われなくなる。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、半導体チップなどの電子部品を挟んで２枚の回路基板を接合する際の成形はんだの位置ずれを抑制することをその目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明は、電子部品を間に介して２つの回路基板を接合する方法であって、回路基板上の一の接合面に、成形はんだの融点より低い温度の沸点を有する液体を塗布する工程と、前記液体の塗布された前記一の接合面に成形はんだを置く工程と、前記成形はんだが置かれた前記一の接合面と、当該一の接合面に対応する他の回路基板上の接合面を合わせる工程と、前記成形はんだの融点より低い温度で前記液体を蒸発させる工程と、その後、前記成形はんだを溶融させる工程と、を有する、接合方法である。
【図面の簡単な説明】
【０００９】
【図１】半導体モジュールの構成の一例を示す図である。
【図２】図２（ａ）、（ｂ）は、回路基板に半導体チップを搭載した状態を示す図である。
【図３】図３（ａ）、（ｂ）は、半導体チップ上に液体を塗布した状態を示す図である。
【図４】図４（ａ）、（ｂ）は、成形はんだを液体内に入れた状態を示す図である。
【図５】図５（ａ）、（ｂ）は、液体の量を調整した状態を示す図である。
【図６】２つの回路基板を対向配置した状態を示す図である。
【図７】２つの回路基板を合わせた状態を示す図である。
【図８】成形はんだを保持する液体を蒸発させた状態を示す図である。
【図９】回路基板の電極側に液体を塗布し成形はんだを設けた場合の図である。
【図１０】回路基板に受動素子を搭載した例を示す図である。
【図１１】回路基板に４つの電子部品を搭載した例を示す図である。
【図１２】電子部品同士を接合する例を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の一実施形態について説明する。
図１は、本発明の一実施形態にかかる回路基板の接合方法を用いて実装された半導体モジュール１の構成の一例を示す。
【００１１】
かかる例の半導体モジュール１は、２つの回路基板１０、１１との間に２つの電子部品としての半導体チップ１２、１３を備えている。
【００１２】
回路基板１０、１１は、所定パターンの表面配線層（図示せず）を有し、その表面配線層に、半導体チップ１２、１３に対し例えば信号を入出力するための電極２０ａ、２０ｂ、２１ａ、２１ｂを備えている。
【００１３】
半導体チップ１２、１３は、回路基板１０、１１に対向する両面に電極面３０、３１、４０、４１を有している。半導体チップ１２の第一の電極面３０（図中の上側電極面）は、はんだ３２を介して、対向する回路基板１０の電極２０ａに接合されている。第二の電極面３１（図中の下側電極面）は、対向する回路基板１１の電極２１ａに接合されている。また、半導体チップ１３の第一の電極面４０（図中の下側電極面）は、はんだ３２を介して、対向する回路基板１１の電極２１ｂに接合されている。第二の電極面４１（図中の上側電極面）は、対向する回路基板１０の電極２０ｂに接合されている。第一の電極面３０、４０は、例えばドレイン電極であり、第二の電極面３１、４１は、例えばゲート電極とソース電極である。なお、半導体チップ１２、１３の数や配置、種類は、この例に限られず任意に選択できる。
【００１４】
次に、半導体モジュール１における回路基板１０、１１の接合方法の一例について説明する。先ず、図２（ａ）、（ｂ）に示すように各回路基板１０、１１に半導体チップ１２、１３を搭載する。例えば図２（ａ）に示すように回路基板１１の電極２１ａ上に半導体チップ１２を搭載する。このとき半導体チップ１２の第二の電極面３１を、例えばフリップチップ法を用いて、加圧、加熱又は超音波振動等を与えて固相−固相反応により電極２１ａに接合する。半導体チップ１３も同様に、図２（ｂ）に示すようにその第二の電極面４１を例えばフリップチップ法を用いて固相−固相反応により回路基板１０の電極２０ｂに接合して、回路基板１０上に搭載する。
【００１５】
次に、図４（ａ）、（ｂ）に示すように各半導体チップ１２、１３上の液体５０内に成形はんだ３２を置く。このとき成形はんだ３２は、例えば液体５０内でのセルフアライメント等により各電極面３０、４０の中央（略中央を含む）に配置される。こうして、成形はんだ３２を、電極面３０、４０上の液体５０で保持する。成形はんだ３２としては、例えば板状あるいはシート状に成形されたはんだペレットを用いることができる。なお、成形はんだ３２の形状は特に限定されないが、例えば正方形や長方形の板状や、ディスク、ペレット、ワッシャ、リング、リボン、型抜きなどの形状のものが例として挙げられる。
【００１６】
次に、図６に示すように一方の回路基板、ここでは回路基板１０を裏返し、半導体チップ１３を下側に向け、回路基板１１に対向配置する。このとき、回路基板１０の半導体チップ１３の第一の電極面４０と回路基板１１の電極２１ｂ、回路基板１１の半導体チップ１２の第一の電極面３０と回路基板１０の電極２０ａを対向配置し、位置合わせする。なお、本実施の形態では、この段階で回路基板１０を裏返しにしたが、液体５０は表面張力により第一の電極面４０に保持されるので、液体５０を第一の電極面４０に塗布する段階で回路基板１０を裏返しにしてもよい。
【００１７】
その後、図７に示すように回路基板１０を回路基板１１に近づけ、回路基板１０の半導体チップ１３の第一の電極面４０を回路基板１１の電極２１ｂに押し付け、回路基板１０の電極２０ａを回路基板１１の半導体チップ１２の第一の電極面３０に押し付ける。勿論この逆に図中下側の回路基板１１を上側の回路基板１０に近づけて押し付けたり、互いに近づけ押し付けたりしてもよい。これにより、成形はんだ３２が、半導体チップ１３の第一の電極面４０と回路基板１１の電極２１ｂとの間と、半導体チップ１２の第一の電極面３０と回路基板１０の電極２０ａとの間に挟まれ、固定される。
【００１８】
次にこの状態で、リフローを行う。具体的には、まず成形はんだ３２の融点より低い温度で回路基板１０、１１を加熱する。液体５０が沸点に達すると、図８に示すように液体５０が蒸発する。そして、成形はんだ３２にさらに熱を与えて、成形はんだ３２を溶融し固化する。これにより、図１に示すように回路基板１０の半導体チップ１３の第一の電極面４０と回路基板１１の電極２１ｂ、及び回路基板１０の電極２０ａと回路基板１１の半導体チップ１２の第一の電極.面３０を一括して接合する。なお、この液体５０の蒸発と、成形はんだ３２の溶融は、同じ加熱装置で連続的に行われてもよいし、同じ加熱装置或いは別の加熱装置で別々に行われてもよい。
【００１９】
本実施の形態によれば、半導体チップ１２、１３の第一の電極面３０、４０上に液体５０を塗布し、その液体５０に成形はんだ３２を保持させるので、回路基板１０、１１同士を接合する際に、成形はんだ３２が位置ずれすることを抑制できる。この結果、回路基板１０、１１の接合を適切に行うことができる。また、成形はんだ３２を溶融する前に液体５０を蒸発させるので、溶融した成形はんだ３２に不純物が混入することがなく、成形はんだ３２による接合を適切に行うことができる。
【００２０】
また、第一の電極面３０、４０上の液体５０の量を調整するので、液体５０内で成形はんだ３２が動くことを抑制し、成形はんだ３２の位置ずれをさらに抑制できる。これにより、リフロー接合工程に影響することなく、成形はんだ３２の位置ずれを防止し、かつ成形はんだ３２を搭載した半導体チップ１２、１３や回路基板１０、１１を裏返しにするなどの操作を行っても位置を保持し続けることが可能になる。また、回路基板１０、１１側にパッドを形成しなくても、成形はんだ３２を半導体チップ１２、１３等の電子部品に対して精度良く位置合わせすることが可能になる。
【００２１】
本実施の形態のように、回路基板１０、１１の２つの接合部分（半導体チップ１２と電極２０ａ、半導体チップ１３と電極２１ｂ）を一括して接合する場合、一カ所でも成形はんだ３２の位置がずれると、総てやり直しになる。よって、本実施の形態にように、各接合部分の成形はんだ３２の位置ずれを抑制するメリットは大きい。
【００２２】
さらに、本実施の形態では、例えば面積の大きい電極２０ａ、２１ｂ側ではなく、半導体チップ１２、１３側に液体５０を塗布するので、液体５０による成形はんだ３２の位置決めをより簡単かつ正確に行うことができる。また、回路基板１０、１１の両側に液体５０と成形はんだ３２を設けることができるので、接合作業を効率化することができる。
【００２３】
なお、以上の実施の形態において、接合時に下方に向けられる半導体チップ１３の第一の電極面４０に液体５０を塗布していたが、図９に示すように接合時に上方に向けられる回路基板１１の電極２１ｂ上に液体５０を塗布してもよい。かかる場合、当該電極２１ｂ上の液体５０内に成形はんだ３２を入れて保持させる。そして、余分な液体５０を除去して成形はんだ３２を液体５０中に仮留めし、その後半導体チップ１３の第一の電極面４０と回路基板１１の電極２１ｂを位置合わし、互いに押圧させる。続いて上述したと同様にリフローを行い、それぞれ適切な温度にてまず液体５０を蒸発させ、次に成形はんだ３２を溶融し固化させ、これにより半導体チップ１３と電極２１ｂを接合する。この場合、液体５０と成形はんだ３２を設ける作業を回路基板１１側でのみ行うことができることができるので、接合作業を簡単に行うことができる。すなわちこれは、一の接合面が一方の回路基板１１側にのみ設けられている場合である。一方で、上記図６の場合のように、液体５０と成形はんだ３２を設ける作業を２つの回路基板１０、１２側で行うことにより、作業効率を上げることができる。すなわちこれは、一の接合面が回路基板１１、１２それぞれの側に設けられている場合である。
【００２４】
また、以上のように３次元実装が行なわれる半導体モジュール１として例えばパワーエレクトロニクス用の半導体装置、つまりパワー半導体モジュールを考えた場合、半導体チップ１２、１３は、例えばパワー用JFET,MOSFET,IGBT等のパワー素子などとすることができる。これによれば、パワー半導体モジュールのリフロー接合工程に本発明を応用することで、２次元構造を有する耐高温の小型モジュールを実現することができる。
【００２５】
さらにまた、以上の実施の形態では、回路基板１０、１１の間に搭載される電子部品が半導体チップ１２、１３であったが、別の電子部品であってもよい。例えば図１０に示すように回路基板１０に、半導体チップ１３に代えて抵抗、コンデンサ、インダクタなどの受動素子６０を搭載してもよい。かかる場合、受動素子６０の第一の電極面７０に液体５０を塗布し、当該液体５０で成形はんだ３２を保持する。そして、受動素子６０の第一の電極面７０と回路基板１１の電極２１ｂを合わせた後、液体５０を蒸発させ、成形はんだ３２を溶融し固化させて、受動素子６０と電極２１ｂを接合する。勿論、図９を参照して説明したように、液体５０を塗布して成形はんだ３２を保持させる側を回路基板１１の電極２１ｂにしてもよい。
【００２６】
回路基板１０、１１の間に搭載される電子部品の数、種類、配置は任意に選択できる。例えば図１１に示すように半導体チップ１２、１３と、受動素子６０が交互に配置されていてもよい。また、以上の実施の形態のように、回路基板１０、１１の接合部分が、電子部品と電極との間にある場合のみならず、例えば図１２に示すように電子部品８０、８１同士の間に接合部分がある場合にも本発明は適用できる。
【００２７】
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００２８】
例えば上記実施の形態における液体５０の量を調整する工程はあってもなくてもよい。また、半導体モジュール１の回路基板１０、１１の構成は、上記実施の形態のものに限られず、他の構成のものであってもよい。
【符号の説明】
【００２９】
１  半導体モジュール
１０、１１  回路基板
１２、１３  半導体チップ
２０ａ、２０ｂ  電極
２１ａ、２１ｂ  電極
３０、４０  第一の電極面
３２  成形はんだ
５０  液体
【図１】
2014199851.tif 000003
【図２】
2014199851.tif 000004
【図３】
2014199851.tif 000005
【図４】
2014199851.tif 000006
【図５】
2014199851.tif 000007
【図６】
2014199851.tif 000008
【図７】
2014199851.tif 000009
【図８】
2014199851.tif 000010
【図９】
2014199851.tif 000011
【図１０】
2014199851.tif 000012
【図１１】
2014199851.tif 000013
【図１２】
2014199851.tif 000014