(57)【要約】【課題】データ保持特性の劣化を抑制しつつ、書き込み電流を低減する。【解決手段】本実施形態による磁気抵抗効果素子は、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層３１と、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層３３と、前記記憶層と前記参照層との間に形成されたトンネルバリア層３２と、を具備する。前記記憶層は、Ｃｏ１−ｘＦｅｘＢ（０．４≦ｘ＜０．６）で構成され、０．７ｎｍ以上１．０ｎｍ未満の膜厚を有する。【選択図】      図３
2014033076.tif 000002
【特許請求の範囲】
【請求項１】
膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、
膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、
前記記憶層と前記参照層との間に形成されたトンネルバリア層と、
を具備し、
前記記憶層は、Ｃｏ１−ｘＦｅｘＢ（０．４≦ｘ＜０．６）で構成され、０．７ｎｍ以上１．０ｎｍ未満の膜厚を有することを特徴とする磁気抵抗効果素子。
【請求項２】
膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、
膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、
前記記憶層と前記参照層との間に形成されたトンネルバリア層と、
を具備し、
前記記憶層は、Ｃｏ１−ｘＦｅｘＢ（０．６≦ｘ＜０．８）で構成され、０．７ｎｍ以上１．１ｎｍ未満の膜厚を有することを特徴とする磁気抵抗効果素子。
【請求項３】
膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、
膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、
前記記憶層と前記参照層との間に形成されたトンネルバリア層と、
を具備し、
前記記憶層は、Ｃｏ１−ｘＦｅｘＢ（０．８≦ｘ＜１．０）で構成され、０．９ｎｍ以上１．２ｎｍ未満の膜厚を有することを特徴とする磁気抵抗効果素子。
【請求項４】
前記記憶層は、前記トンネルバリア層との界面において膜面に対して垂直方向の磁気異方性を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載の磁気抵抗効果素子。
【請求項５】
前記トンネルバリア層はＭｇＯで構成され、前記参照層はＣｏ１−ＹＦｅＹＢ（０＜Ｙ＜１）で構成されることを特徴とする請求項１乃至請求項４のいずれか１項に記載の磁気抵抗効果素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗効果素子に関する。
【背景技術】
【０００２】
強磁性体を有する磁気抵抗効果素子（Magnetoresistive element）を記憶素子として備えるスピン注入型ＭＲＡＭ（Magnetic Random Access Memory）が提案されている。このＭＲＡＭは、磁気抵抗効果素子に注入する電流にて磁性層の磁化方向を変化させることにより、磁気抵抗効果素子の電気抵抗を高抵抗状態／低抵抗状態の２つの状態にコントロールして情報を記憶するメモリである。
【０００３】
スピン注入型ＭＲＡＭにおいて、磁性層の磁化方向を反転させる反転電流（書き込み電流）を小さくすることはメモリ動作上で非常に重要である。一方、スピン注入型ＭＲＡＭにおいて、不揮発性メモリとして書き込んだデータを保つために、Ｐ状態とＡＰ状態との間の反転エネルギーバリアを大きくする必要がある。反転電流を小さくすることと、反転エネルギーバリアを大きくすることとは、相反するものである。このため、これらを両立させることは困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０８１３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
データ保持特性の劣化を抑制しつつ、書き込み電流を低減する磁気抵抗効果素子を提供する。
【課題を解決するための手段】
【０００６】
本実施形態による磁気抵抗効果素子は、膜面に対して垂直方向の磁気異方性を有し、磁化方向が可変の記憶層と、膜面に対して垂直方向の磁気異方性を有し、磁化方向が不変の参照層と、前記記憶層と前記参照層との間に形成されたトンネルバリア層と、を具備する。前記記憶層は、Ｃｏ１−ｘＦｅｘＢ（０．４≦ｘ＜０．６）で構成され、０．７ｎｍ以上１．０ｎｍ未満の膜厚を有する。
【図面の簡単な説明】
【０００７】
【図１】ＭＡＲＭのメモリセルを示す回路図。
【図２】ＭＡＲＭのメモリセルの構造を示す断面図。
【図３】本実施形態に係る磁気抵抗効果素子の構造を示す断面図。
【図４】記憶層の膜厚とＨｋおよびＨｃとの関係を示すグラフ。
【図５】記憶層の膜厚とＩｃとの関係を示すグラフ。
【図６】記憶層の膜厚とΔＥとの関係を示すグラフ。
【図７】記憶層の膜厚とＩｃ／ΔＥとの関係を示すグラフ。
【図８】記憶層におけるＦｅ組成比の変化に伴う記憶層の膜厚とＨｋとの関係を示すグラフ。
【発明を実施するための形態】
【０００８】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
【０００９】
＜ＭＲＡＭ構成例＞
図１および図２を用いて、ＭＡＲＭの構成例について説明する。
【００１０】
図１は、ＭＡＲＭのメモリセルを示す回路図である。
【００１１】
図１に示すように、メモリセルアレイＭＡ内のメモリセルは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、ＦＥＴ）Ｔとの直列接続体を備える。直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。スイッチ素子Ｔの制御端子、例えば、ＦＥＴのゲート電極は、ワード線ＷＬに接続される。
【００１２】
ワード線ＷＬの電位は、第１の制御回路１１により制御される。また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路１２により制御される。
【００１３】
図２は、ＭＡＲＭのメモリセルの構造を示す断面図である。
【００１４】
図２に示すように、メモリセルは、半導体基板２１上に配置されたスイッチ素子Ｔおよび磁気抵抗効果素子ＭＴＪで構成される。
【００１５】
半導体基板２１は、例えば、シリコン基板であり、その導電型は、Ｐ型でもＮ型でもどちらでもよい。半導体基板２１内には、素子分離絶縁層２２として、例えば、ＳＴＩ構造のＳｉＯ２（酸化シリコン）層が配置される。
【００１６】
半導体基板２１の表面領域、具体的には、素子分離絶縁層２２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。本例では、スイッチ素子Ｔは、ＦＥＴであり、半導体基板２１内の２つのソース／ドレイン拡散層２３と、それらの間のチャネル領域上に配置されるゲート電極２４とを有する。ゲート電極２４は、ワード線ＷＬとして機能する。
【００１７】
スイッチ素子Ｔは、層間絶縁層（例えば、ＳｉＯ２）２５により覆われる。コンタクトホールは、層間絶縁層２５内に設けられ、コンタクトビア（ＣＢ）２６は、そのコンタクトホール内に配置される。コンタクトビア２６は、例えば、Ｗ、Ｃｕなどの金属材料から形成される。
【００１８】
コンタクトビア２６の下面は、スイッチ素子に接続される。本例では、コンタクトビア２６は、ソース／ドレイン拡散層２３に直接接触している。
【００１９】
コンタクトビア２６上には、下部電極（ＬＥ）２７が配置される。下部電極２７は、例えば、Ｔａ（１０ｎｍ）／Ｒｕ（５ｎｍ）／Ｔａ（５ｎｍ）の積層構造を有する。
【００２０】
下部電極２７上、すなわち、コンタクトビア２６の直上には、磁気抵抗効果素子ＭＴＪが配置される。本実施形態に係る磁気抵抗効果素子ＭＴＪについての詳細は、後述する。
【００２１】
磁気抵抗効果素子ＭＴＪ上には、上部電極（ＵＥ）２８が配置される。上部電極２８は、例えばＴｉＮで構成される。上部電極２８は、ビア（例えば、Ｃｕ）２９を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。
【００２２】
＜実施形態＞
図３乃至図８を用いて、本実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。本実施形態では、記憶層３１における膜厚およびＦｅ組成比を調整することで、反転エネルギーバリアΔＥを大きく保ったまま反転電流Ｉｃを小さくする。これにより、データ保持特性の劣化を抑制しつつ、書き込み電流を低減することができる。以下に、本実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。
【００２３】
［構造］
まず、図３を用いて、本実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【００２４】
図３は、本実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す断面図である。
【００２５】
図３に示すように、磁気抵抗効果素子ＭＴＪは、記憶層３１、トンネルバリア層３２、および参照層３３等を備える。
【００２６】
記憶層３１は、下部電極２７上に、図示せぬ下地層を介して形成される。記憶層３１は、磁化方向が可変の強磁性層であり、膜面（上面／下面）に対して垂直またはほぼ垂直となる垂直磁化を有する。記憶層３１は、後述するトンネルバリア層３２との界面において膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。また、ほぼ垂直とは、残留磁化の方向が膜面に対して、４５°＜θ≦９０°の範囲内にあることを意味する。
【００２７】
また、記憶層３１は、例えばＣｏおよびＦｅを含む強磁性体で構成される。また、飽和磁化や結晶配向性などを調整する目的で、強磁性体にＢが添加される。なお、強磁性体にＣまたはＳｉなどの元素が添加されてもよい。また、記憶層３１の膜厚は０．７ｎｍ以上１．２ｎｍ未満程度であるが、その膜厚はＦｅ組成比に応じて調整される。本実施形態に係る記憶層３１における膜厚およびＦｅ組成比の実施例の詳細に関しては、後述する。
【００２８】
トンネルバリア層３２は、記憶層３１上に形成される。トンネルバリア層３２は、非磁性層であり、例えばＭｇＯで構成される。
【００２９】
参照層３３は、トンネルバリア層３２上に形成される。参照層３３は、磁化方向が不変の強磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。すなわち、参照層３３は、記憶層３１よりも磁化方向の反転エネルギーバリアが大きい。
【００３０】
また、参照層３３は、例えばＣｏ、Ｆｅ、Ｂ、Ｎｉ、Ｉｒ、Ｐｔ、Ｍｎ、またはＲｕのうち１つ以上の元素を含む強磁性体で構成される。参照層３３は、例えばＣｏ１−ＹＦｅＹＢ（０＜Ｙ＜１、例えばＹ＝０．９）で構成される。
【００３１】
参照層３３上には、ハードマスク３４が形成される。ハードマスク３４は、導電性を有する金属材料で構成され、例えば、ＴｉＮで構成される。また、これに限らず、Ｔｉ、Ｔａ、またはＷのいずれかを含む膜、もしくはこれらの積層膜で構成されてもよい。
【００３２】
ハードマスク３４上には、上部電極２８が形成される。上部電極２８が金属材料で構成されるハードマスク３４に接するように形成されることで、ハードマスク３４を介して上部電極２８と磁気抵抗効果素子ＭＴＪとを電気的に接続される。
【００３３】
記憶層３１、トンネルバリア層３２、参照層３３、およびハードマスク３４の平面形状は、例えば円形である。このため、磁気抵抗効果素子ＭＴＪは、ピラー状に形成される。
【００３４】
なお、図示はしないが、参照層３３とトンネルバリア層３２との界面に、界面層が形成されてもよい。界面層は、下部で接するトンネルバリア層３２との間で格子整合性を図る。界面層は、例えば、参照層３３と同一材料で構成されるが、その組成比は異なっていてもよい。
【００３５】
また、参照層３３上に、図示せぬスペーサ層（例えば、Ｒｕ等）を介してシフト調整層が形成されてもよい。シフト調整層は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。また、その磁化方向は、参照層３３の磁化方向と反対方向である。これにより、シフト調整層は、記憶層３１にかかる参照層３３からの漏洩磁界を打ち消すことができる。言い換えると、シフト調整層は、参照層３３からの漏れ磁場による記憶層３１に対する反転特性のオフセットを逆方向へ調整する効果を有する。このシフト調整層は、例えば、Ｎｉ、Ｆｅ、Ｃｏ等の磁性材料とＣｕ、Ｐｄ、Ｐｔ等の非磁性材料との積層構造からなる人工格子などから構成される。
【００３６】
また、記憶層３１と参照層３３とは、平面において寸法差を有してもよい。例えば、記憶層３１の平面における直径は、参照層３３の直径より大きくてもよい。これにより、記憶層３１と参照層３３との間の電気的ショートを防止することができる。なお、磁気抵抗効果素子ＭＴＪの平面形状は、円形に限らず、正方形、長方形、または楕円形などであってもよい。
【００３７】
また、記憶層３１と参照層３３は配置が逆になっていてもよい。すなわち、下部電極２７上に順に、参照層３３、トンネルバリア層３２、および記憶層３１が形成されてもよい。
【００３８】
［動作例］
次に、磁気抵抗効果素子ＭＴＪの動作例について説明する。
【００３９】
磁気抵抗効果素子ＭＴＪは、例えばスピン注入型の磁気抵抗効果素子である。したがって、磁気抵抗効果素子ＭＴＪにデータを書き込む場合、または磁気抵抗効果素子ＭＴＪからデータを読み出す場合、磁気抵抗効果素子ＭＴＪは、膜面に垂直な方向において、双方向に電流が通電される。
【００４０】
より具体的には、磁気抵抗効果素子ＭＴＪへのデータの書き込みは、以下のように行われる。
【００４１】
上部電極２８側から電子（参照層３３から記憶層３１へ向かう電子）が供給される場合、参照層３３の磁化方向と同じ方向にスピン偏極された電子が記憶層３１に注入される。この場合、記憶層３１の磁化方向は、参照層３３の磁化方向と同じ方向に揃えられる。これにより、参照層３３の磁化方向と記憶層３１の磁化方向とが、平行配列となる。この平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も小さくなる。この場合を例えばデータ“０”と規定する。
【００４２】
一方、下部電極２７側から電子（記憶層３１から参照層３３へ向かう電子）が供給される場合、参照層３３により反射されることで参照層３３の磁化方向と反対方向にスピン偏極された電子とが記憶層３１に注入される。この場合、記憶層３１の磁化方向は、参照層３３の磁化方向と反対方向に揃えられる。これにより、参照層３３の磁化方向と記憶層３１磁化方向とが、反平行配列となる。この反平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も大きくなる。この場合を例えばデータ“１”と規定する。
【００４３】
また、データの読み出しは、以下のように行われる。
【００４４】
磁気抵抗効果素子ＭＴＪに、読み出し電流が供給される。この読み出し電流は、記憶層３２の磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。この時の磁気抵抗効果素子ＭＴＪの抵抗値の変化を検出することにより、メモリ動作可能な半導体装置となる。
【００４５】
［実施例］
次に、本実施形態に係る記憶層３１における膜厚およびＦｅ組成比の実施例１〜３について説明する。
【００４６】
実施例１では、記憶層３１は、Ｃｏ１−ｘＦｅｘＢ（０．４≦ｘ＜０．６、例えばｘ＝０．５）で構成される。このとき、記憶層３１の膜厚は、０．７ｎｍ以上１ｎｍ未満に調整される。
【００４７】
実施例２では、記憶層３１は、Ｃｏ１−ｘＦｅｘＢ（０．６≦ｘ＜０．８、例えばｘ＝０．７）で構成される。このとき、記憶層３１の膜厚は、０．７ｎｍ以上１．１ｎｍ未満に調整される。
【００４８】
実施例３では、記憶層３１は、Ｃｏ１−ｘＦｅｘＢ（０．８≦ｘ＜１．０、例えばｘ＝０．９）で構成される。このとき、記憶層３１の膜厚は、０．７ｎｍ以上１．２ｎｍ未満に調整される。
【００４９】
実施例１〜３における記憶層３１の膜厚の上限は、記憶層３１における垂直磁気異方性磁界が０にならないことを考慮して決定されたものである。一方、実施例１〜３における記憶層３１の膜厚の下限は、十分なＭＲ（magneto resistivity）比を有すること、および成膜技術の限界を考慮して決定されたものである。詳細は後述するが、上記膜厚の範囲は、ΔＥが一定に保たれる範囲である。
【００５０】
記憶層３１における膜厚およびＦｅ組成比を上記範囲に設定することで、反転エネルギーバリアΔＥを大きく保ったまま反転電流Ｉｃを小さくすることができる。また、記憶層３１の膜厚は、上記範囲内においてできる限り大きく設定することが望ましい。これにより、反転エネルギーバリアΔＥを大きく保ったまま反転電流Ｉｃをより小さくすることができる。
【００５１】
実施例１〜３における記憶層３１の膜厚およびＦｅ組成比の根拠については後述する。
【００５２】
［記憶層の膜厚およびＦｅ組成比の根拠］
次に、図４乃至図８を用いて、本実施形態における記憶層３１の膜厚およびＦｅ組成比の根拠について説明する。
【００５３】
ＭＲＡＭにおいて、反転電流Ｉｃおよび反転エネルギーバリアΔＥはそれぞれ、以下の（１）式および（２）式で表される。
【数１】
2014033076.tif 000003
【００５４】
【数２】
2014033076.tif 000004
【００５５】
ここで、ｅは電気素量、αは摩擦係数、Ｍｓは飽和磁化、ｈバーはプランク定数を２πで割った定数、ｇ（θ）はスピン注入効率、Ｖは記憶層３１の体積、ｋはボルツマン係数、Ｔは温度、Ｈｋｅｆｆは磁気異方性磁界を示している。
【００５６】
（１）式および（２）式に示すように、反転電流Ｉｃおよび反転エネルギーバリアΔＥはともに、Ｈｋｅｆｆに依存している。すなわち、Ｈｋｅｆｆを調整することで、反転電流Ｉｃおよび反転エネルギーバリアΔＥを制御することができる。
【００５７】
図４乃至図７は、記憶層３１の膜厚に対する各パラメータの実験結果を示している。より具体的には、図４は記憶層３１の膜厚とＨｋ（Ｈｋｅｆｆ）およびＨｃとの関係を示すグラフであり、図５は記憶層３１の膜厚とＩｃとの関係を示すグラフであり、図６は記憶層３１の膜厚とΔＥとの関係を示すグラフであり、図７は記憶層３１の膜厚とＩｃ／ΔＥとの関係を示すグラフである。ここでは、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．５）で構成された場合について示している。
【００５８】
なお、Ｈｃは、Ｈｋと同様に磁化反転の磁気パラメータを示すものであり、保磁力である。より具体的には、Ｈｃは素子単位での記憶層３１で測定される磁化反転の磁気パラメータであり、Ｈｋは素子化前の膜単位での記憶層３１で測定される磁化反転の磁気パラメータである。理想的に、単磁区で磁化反転する場合、ＨｃとＨｋとは等しくなる。本実施形態では、記憶層３１はトンネルバリア層３２との界面において垂直磁気異方性を有し、その界面における垂直磁気異方性磁界（Ｈｋ）によってΔＥやＩｃが決まる。
【００５９】
図４に示すように、記憶層３１の膜厚を０．５ｎｍから０．７ｎｍの間で厚くすると、ＨｃおよびＨｋは大きくなる。これは、以下の理由によるものだと考えられる。記憶層３１は、その膜厚が０．５ｎｍ程度では、成膜状態が不十分である。このため、ＭＲ比等の特性も悪い。記憶層３１の膜厚を０．７ｎｍ程度まで厚くすることで、十分な成膜状態になり、ＭＲ比等の特性も良好となる。その結果、記憶層３１においてトンネルバリア層３２との界面における磁化反転の磁気パラメータ（Ｈｋ，Ｈｃ）が大きくなる。すなわち、記憶層３１の膜厚を０．５ｎｍから０．７ｎｍの間で厚くすると、記憶層３１は磁化反転が起こりにくくなる。
【００６０】
一方、記憶層３１の膜厚を０．７ｎｍ以上で厚くすると、ＨｋおよびＨｃは小さくなる。これは、以下の理由によるものだと考えられる。記憶層３１の膜厚を０．７ｎｍより厚くしても界面における垂直磁気異方性磁界自体の大きさは変わらない。しかし、記憶層３１の膜厚を０．７ｎｍ以上で厚くすると、記憶層３１においてトンネルバリア層３２との界面以外における材料（ＣｏＦｅＢ）本来の面内磁気異方性の寄与が大きくなる。これにより、界面における垂直磁気異方性と界面以外における材料本来の面内磁気異方性とが相殺される。その結果、記憶層３１の膜厚を０．７ｎｍより厚くすると、記憶層３１の磁化反転の磁気パラメータ（Ｈｋ，Ｈｃ）は小さくなり、磁化反転が起こりやすくなる。
【００６１】
また、記憶層３１の膜厚を１ｎｍ程度まで厚くすると、磁化反転の磁気パラメータ（Ｈｋ，Ｈｃ）は０になる。
【００６２】
図５に示すように、Ｉｃは、ＨｃおよびＨｋに依存する。すなわち、記憶層３１の膜厚を０．５ｎｍから０．７ｎｍの間で厚くすると、Ｉｃは大きくなる。また、記憶層３１の膜厚を０．７ｎｍ以上で厚くすると、Ｉｃは小さくなる。これは、上記（１）式に示すように、ＩｃがＨｋと比例関係にあるためである。また、図示はしないが、記憶層３１の膜厚を１ｎｍ程度まで厚くすると、Ｉｃは０になる。
【００６３】
図６に示すように、記憶層３１の膜厚を０．５ｎｍから０．７ｎｍの間で厚くすると、ΔＥは大きくなる。これは、上記（２）式に示すように、ΔＥがＨｋに依存しているためである。
【００６４】
一方、記憶層３１の膜厚を０．７ｎｍ以上で厚くしても、ΔＥは変化しない。より具体的には、記憶層３１の膜厚が０．７ｎｍ以上１．０ｎｍ未満において、ΔＥは一定である。これは、以下の理由によるものだと考えられる。上述したように、記憶層３１の膜厚を０．７ｎｍ以上にすると、Ｈｋが小さくなる。しかし、記憶層３１の体積Ｖは大きくなる。上記（２）式に示すように、ΔＥは、ＨｋおよびＶに比例する。記憶層３１の膜厚が０．７ｎｍ以上１．０ｎｍ未満において、Ｈｋの減少とＶの増加とは相殺しあう。その結果、ΔＥは、一定になる。
【００６５】
また、図示はしないが、記憶層３１の膜厚を１ｎｍ程度まで厚くすると、ΔＥは０になる。
【００６６】
図５および図６から考慮すると、図７に示すように、記憶層３１の膜厚を厚くすると、Ｉｃ／ΔＥは小さくなる。すなわち、ΔＥに対してＩｃが小さくなる。本実施形態では、データ保持特性の劣化を抑制しつつ、書き込み電流を低減するために、反転エネルギーバリアΔＥを一定に保ちながら、反転電流Ｉｃを小さくする必要がある。このため、記憶層３１の膜厚を、ΔＥが一定に保たれる０．７ｎｍ以上１．０ｎｍ未満に設定する。さらに、Ｉｃを小さくするために、Ｈｋが０にならない程度に記憶層３１の膜厚をできる限り厚く設定することが望ましい。
【００６７】
このように、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．５）で構成される場合、記憶層３１の膜厚を０．７ｎｍ以上１．０ｎｍ未満においてできる限り厚く設定することで、上記効果を得ることができる。
【００６８】
図４乃至図７では、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．５）で構成される場合について説明した。以下では、記憶層３１におけるＦｅ組成比を変えた場合（記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．７または０．９）で構成される場合）について説明する。
【００６９】
図８は、記憶層３１におけるＦｅ組成比の変化に伴う記憶層３１の膜厚とＨｋとの関係を示すグラフであり、計算結果を示すものである。
【００７０】
図８に示すように、記憶層３１の膜厚を０．７ｎｍ以上において、記憶層３１のＦｅ組成比を大きくすると、垂直磁気異方性磁界（Ｈｋ）が大きくなる。これにより、Ｈｋが０になる記憶層３１の膜厚が厚くなる。すなわち、記憶層３１の膜厚の上限を大きくすることができる。より具体的には、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．７）で構成される場合、記憶層３１の膜厚を１．１ｎｍ程度まで厚くすると、Ｈｋは０になる。また、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．９）で構成される場合、記憶層３１の膜厚を１．２ｎｍ程度まで厚くすると、Ｈｋは０になる。
【００７１】
一方、記憶層３１のＦｅ組成比を大きくしても、成膜状態やＭＲ比特性は変わらない。すなわち、記憶層３１の膜厚の下限は変わらず、０．７ｎｍ程度である。
【００７２】
このため、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．７）で構成される場合、記憶層３１の膜厚が０．７ｎｍ以上１．１ｎｍ未満においてΔＥが一定に保たれる。また、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．９）で構成される場合、記憶層３１の膜厚が０．７ｎｍ以上１．２ｎｍ未満においてΔＥが一定に保たれる。
【００７３】
このように、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．７）で構成される場合、記憶層３１の膜厚を０．７ｎｍ以上１．１ｎｍ未満においてできる限り厚く設定することで、上記効果を得ることができる。また、記憶層３１がＣｏ１−ｘＦｅｘＢ（ｘ＝０．９）で構成される場合、記憶層３１の膜厚を０．７ｎｍ以上１．２ｎｍ未満においてできる限り厚く設定することで、上記効果を得ることができる。
【００７４】
［効果］
上記実施形態によれば、磁気抵抗効果素子ＭＴＪにおける記憶層３１の膜厚およびＦｅ組成比を調整する。より具体的には、記憶層３１がＣｏ１−ｘＦｅｘＢ（０．４≦ｘ＜０．６、例えばｘ＝０．５）で構成される場合、記憶層３１の膜厚は０．７ｎｍ以上１ｎｍ未満に調整される。また、記憶層３１がＣｏ１−ｘＦｅｘＢ（０．６≦ｘ＜０．８、例えばｘ＝０．７）で構成される場合、記憶層３１の膜厚は０．７ｎｍ以上１．１ｎｍ未満に調整される。また、記憶層３１がＣｏ１−ｘＦｅｘＢ（０．８≦ｘ＜１．０、例えばｘ＝０．９）で構成される場合、記憶層３１の膜厚は０．７ｎｍ以上１ｎｍ未満に調整される。このように、記憶層３１の膜厚およびＦｅ組成比を調整することで、反転エネルギーバリアΔＥを大きく保ったまま反転電流Ｉｃを小さくする。これにより、データ保持特性の劣化を抑制しつつ、書き込み電流を低減することができる。
【００７５】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００７６】
３１…記憶層、３２…トンネルバリア層、３３…参照層
【図１】
2014033076.tif 000005
【図２】
2014033076.tif 000006
【図３】
2014033076.tif 000007
【図４】
2014033076.tif 000008
【図５】
2014033076.tif 000009
【図６】
2014033076.tif 000010
【図７】
2014033076.tif 000011
【図８】
2014033076.tif 000012