(57)【要約】      （修正有）【課題】複数の衛星の集団を含む衛星ナビゲーション・システムとともに使用するための受信機を提供する。【解決手段】各衛星は拡散符号を含む信号を送信する。受信機１０１はアドレス復号を含む固定パターンのビットで構成された記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置１３０を含み、記憶された記憶コードは衛星から送信された信号に含まれる拡散符号に対応する。さらに入力信号と一符号記憶装置１３０からの記憶された拡散符号間の相関を求めるための相関器１１０を含む。【選択図】図３
2014161012.tif 000002
【特許請求の範囲】
【請求項１】
複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムと共に使用する受信機であって、
固定パターンの複数のチップを含む記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置であり、記憶された前記記憶コードは衛星から送信された信号に含まれる拡散符号に対応し、前記組み合わせ論理回路は前記記憶された記憶コードの指定部分を取り出すためのアドレス復号機能を含む、少なくとも一つの符号記憶装置と、
入力信号と前記少なくとも一つの符号記憶装置から取り出された前記記憶された記憶コードの間の相関を求めるための相関器
を含む衛星ナビゲーション・システムと共に使用する受信機。
【請求項２】
前記衛星の集団中の各衛星に対する異なる記憶コードを受信する、請求項１に記載の受信機。
【請求項３】
前記各衛星に対する異なる記憶コードがすべて単一の符号記憶装置に記憶される、請求項２に記載の受信機。
【請求項４】
前記少なくとも一つの符号記憶装置は複数の衛星のための記憶コードを記憶し、特定の衛星のための記憶コードを出力するためにアドレス可能である、請求項２又は３に記載の受信機。
【請求項５】
一つの衛星からの信号に対する各記憶コードは別々の符号記憶装置に記憶される、請求項２に記載の受信機。
【請求項６】
前記受信機は複数の受信チャネルを含み、一つの衛星のための記憶された記憶コードがその受信チャネルに関する入力信号との関連のために任意の受信チャネルに供給される、請求項２乃至５いずれか１項に記載の受信機。
【請求項７】
前記少なくとも一つの符号記憶装置はさらにシーケンサーを含む、請求項１乃至６いずれか１項に記載の受信機。
【請求項８】
前記シーケンサーが前記記憶された記憶コードから次のサブセットの１つ以上のチップを出力するためのインクレメント信号に応答する、請求項７に記載の受信機。
【請求項９】
前記少なくとも一つの符号記憶装置からの各出力は前記記憶された記憶コードの複数のチップを表すサブセットを含む、請求項１乃至８いずれか１項に記載の受信機。
【請求項１０】
前記衛星のための前記拡散符号が誂えのチップ系列を含む、請求項１乃至９いずれか１項に記載の受信機。
【請求項１１】
前記少なくとも一つの符号記憶装置がフィールド・プログラマブル・ゲートアレイ装置（ＦＰＧＡ）上に形成される、請求項１乃至１０いずれか１項に記載の受信機。
【請求項１２】
前記少なくとも一つの符号記憶装置が特定用途向け集積回路（ＡＳＩＣ）上に形成される、請求項１乃至１１いずれか１項に記載の受信機。
【請求項１３】
前記少なくとも一つの符号記憶装置が前記相関器として同一の半導体装置上に形成される、請求項１乃至１２いずれか１項に記載の受信機。
【請求項１４】
前記少なくとも一つの符号記憶装置内の前記組み合わせ論理回路は複数の記憶コードを記憶し、異なる入力が前記組み合わせ論理回路に適用されて符号記憶装置からの出力のための前記複数の記憶コードの異なる一つを選択する、請求項１乃至１３いずれか１項に記載の受信機。
【請求項１５】
複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムで使用する衛星であって、前記衛星は固定パターンの複数のチップを含む記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置を含み、記憶された前記記憶コードは衛星から送信された信号に含まれるべき拡散符号に対応し、前記組み合わせ論理回路は前記記憶された記憶コードの指定部分を取り出すためのアドレス復号機能を含む、衛星ナビゲーション・システムで使用する衛星。
【請求項１６】
複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムと共に使用する受信機を操作する方法であって、
固定パターンの複数のチップを含む記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置を用意する工程で、記憶された前記記憶コードは衛星から送信された信号に含まれる拡散符号に対応し、前記組み合わせ論理回路は前記記憶された記憶コードの指定部分を取り出すためのアドレス復号機能を含む工程、および
入力信号と前記少なくとも一つの符号記憶装置から取り出された前記記憶された記憶コードの間の相関を求める工程、を含む受信機を操作する方法。
【請求項１７】
前記受信機は衛星の集団の中の各衛星に対する異なる記憶コードを記憶する、請求項１６に記載の方法。
【請求項１８】
前記各衛星のための前記異なる記憶コードはすべて単一の符号記憶装置に記憶される、請求項１７に記載の方法。
【請求項１９】
単一の符号記憶装置に複数の衛星のための拡散符号を記憶する工程と、特定の衛星のための記憶コードを出力するために前記単一の符号記憶装置をアドレスする工程をさらに含む、請求項１７又は１８に記載の方法。
【請求項２０】
衛星からの信号のための各記憶コードは別々の符号記憶装置に記憶される、請求項１７に記載の方法。
【請求項２１】
前記受信機は複数の受信チャネルを含み、前記方法が前記少なくとも一つの符号記憶装置からの一つの衛星のための記憶された記憶コードをその受信チャネルに関する入力信号との相関を求めるために任意の所望の受信チャネルに送るための制御信号を用意する工程をさらに含む、請求項１７乃至２０いずれか１項に記載の方法。
【請求項２２】
前記少なくとも一つの符号記憶装置はさらにシーケンサーを含み、前記シーケンサーは前記記憶された記憶コードから次のサブセットの１つ以上のチップを出力するためのインクレメント信号に応答する、請求項１６乃至２１いずれか１項に記載の方法。
【請求項２３】
前記少なくとも一つの符号記憶装置からの各出力は前記記憶された記憶コードの複数のチップを表すサブセットを含む、請求項１６乃至２１いずれか１項に記載の方法。
【請求項２４】
前記衛星のための前記拡散符号は誂えのチップ系列を含む、請求項１６乃至２３いずれか１項に記載の方法。
【請求項２５】
前記少なくとも一つの符号記憶装置内の前記組み合わせ論理回路は複数の記憶コードを記憶し、異なる入力が前記組み合わせ論理回路に適用されて符号記憶装置からの出力のための前記複数の記憶コードの異なる一つを選択する、請求項１６乃至２４いずれか１項に記載の方法。
【請求項２６】
複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムと共に使用する受信機を製造する方法であって、
前記受信機内に記憶されるべき衛星拡散符号を決定する工程、および
前記受信機内に少なくとも一つの符号記憶装置を用意する工程を含み、前記少なくとも一つの符号記憶装置は前記衛星拡散符号に対応する固定パターンの複数のチップを含む記憶コードを記憶するための組み合わせ論理回路を含み、前記組み合わせ論理回路は前記記憶された記憶コードの指定部分を取り出すためのアドレス復号機能を含む、受信機を製造する方法。
【請求項２７】
前記少なくとも一つの符号記憶装置を用意する工程はハードウェア記述言語の範囲内で前記固定パターンの複数のチップの仕様を作成する工程と論理合成を用いて前記仕様を実行する工程を含む請求項２６に記載の方法。
【請求項２８】
前記仕様はフィールド・プログラマブル・アレイ上で実行される、請求項２７に記載の方法。
【請求項２９】
前記仕様は特定用途向け集積回路上で実行される、請求項２７に記載の方法。
【請求項３０】
前記衛星拡散符号は誂えの符号である、請求項２６乃至２９いずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の衛星の集団を含む衛星ナビゲーション・システムまたは衛星測位ステムに関し、特に衛星ナビゲーション・システムと共に使用するための受信機に関する。
【背景技術】
【０００２】
衛星ナビゲーション・システムは、位置決定のための携帯端末機器、車室内ナビゲーション支援などを含む広範囲の用途にますます重要となってきている。現在稼働中の主な衛星ナビゲーション・システムは米国国防省が運用する衛星利用測位システム（ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ：ＧＰＳ）である。ＧＰＳ装置の全世界の販売額は２００３年には３５億ドル近くに達し、この数値はここ数年間着実な成長を遂げると予想されている。これに対して、ガリレオ（Ｇａｌｉｌｅｏ）と呼ばれる欧州衛星ナビゲーション・システムが打ち上げ準備中で、１０年後にサービスが始まる予定である。
【０００３】
衛星ナビゲーション・システムは複数の衛星の集団で構成され、それぞれの衛星は地球に１つ以上の信号を送信する。衛星信号の基本成分はナビゲーションデータと組み合わされた拡散符号（測位、同期化、または測距符号とも呼ばれる）である。このようにして得られた組み合わせは地球への送信周波数にセットされた搬送波に変調される。各衛星は通常複数の周波数を送信することで、電離層の影響を補償し、精度を向上し、より多くのデータを送信することができる。
【０００４】
場合によっては、何らかの適切な多重化技術により複数のチャネルを単一の搬送波に変調することがある。たとえば、あるガリレオ信号がパイロットチャネルと組み合わされたデータチャネルを含むように計画されている。パイロットチャネルは拡散符号のみを含みナビゲーションデータを含まないが、データチャネルは拡散符号とナビゲーションデータの両方を含む。
【０００５】
衛星信号の拡散符号成分は典型的には所定のビット系列（「チップ」と呼ばれる）を含み、２つの主な課題を実行するために使用される。第１に、拡散符号は同期およびアクセス（ＣＤＭＡ）機構を提供し、受信機が衛星信号を自動追尾できるようにする。従って、各衛星（および典型的にはその衛星から送信される各信号）はそれ自身の同期化符号を持っている。
【０００６】
受信機が最初に作動するときは、どの衛星信号を受け取ることができるのかが分からない、というのも集団の中のある衛星が特定の時間に水平線の下の特定の位置にあるからである。受信機は第１の衛星からの信号を追尾するために同期化符号を用いる。これが行われると、信号中のナビゲーションデータがアクセスできるようになる。受信機は次に集団の中の他の複数の衛星のアルマナック・データを用意し、受信機の視野にある残りの衛星が比較的速やかに捕捉されるようにする。
【０００７】
多くの受信機が２相捕捉プロセスを採用している。第１相では、受信機は衛星拡散符号のセットに対する入力信号の同時相関を求める。特に、受信機は任意の衛星からの拡散符号を探索し、衛星と受信機間に起こりうるタイミング・オフセットと衛星と受信機間に起こりうるドップラー偏移（宇宙における衛星のユーザーに対する動きに依存する）を考慮する。もし、相関値が所定の閾値を超えることが分かった場合、より詳細な解析を伴う第２相が、衛星拡散符号、タイミング・オフセット、およびドップラー偏移の関連ある組み合わせに対して実行される。この第２相解析は最初の粗い捕捉を検証かつ確認するか、必要なら拒絶する。
【０００８】
拡散符号の２番目の課題は、信号が衛星から受信機に到達するのに要する時間に基づいて、衛星から受信機の距離を見積もることである。次いで、複数の衛星の既知の位置（これらの衛星から受信したナビゲーションデータに特定されている）を利用する三辺測量法を用いて、受信機の位置を三次元空間の中に決定する。理論的には、最小でも３基の衛星からの信号情報を用いて、受信機クロックと衛星クロック間のタイミング・オフセットが既知であるという仮定の下に、三辺測量を行うことができる。実際には、このタイミング・オフセットは特別な受信機を除いて一般的に未知であり、受信機における未知のタイム・オフセットを補償するために少なくとももう一つの衛星から信号情報を入手する。さらなる衛星からの信号が受信できるなら、最小二乗法のような適切なアルゴリズムを用いて統計処理による位置決定を行うことができる。これにより、推定位置と共に何らかの誤差情報も提供される。
【０００９】
拡散符号の重要なパラメータは拡散符号が送信されるチップ・レートである、というのは、チップ・レートは位置決定の精度を支配するからである。拡散符号の別の重要なパラメータは拡散符号の全長、言い換えれば、それが繰り返されるまでの拡散符号中のチップの数である。その第一の理由は、拡散符号長が有限なために位置決定に曖昧さが生じるからである。拡散符号をより長くすればそのような曖昧さは軽減され、異なる出所からの信号がより完全に分離され、干渉に対する信頼性が高まる。一方、拡散符号の繰り返し長を長くすると、最初の信号の捕捉が遅れ、受信機はより高い処理能力が求められる。
【００１０】
一般に、拡散符号長はナビゲーションデータのために使用できるデータ転送速度にも影響を与える、というのも、一般にそれぞれの完全な拡散符号列に対してわずか１ビットのナビゲーションデータがあるだけだからである。従って、拡散符号に対して繰り返し長を大きくするにつれて、ナビゲーションデータのビット転送速度は小さくなる。
よく知られている手法は、一次符号および二次符号に基づいた階層的あるいは階段状拡散符号を使用することである。一次符号がＮｌ個のチップを持ち、二次符号がＮ２個のチップを持つとすると、全体の拡散符号のうちの最初のＮｌ個のチップが二次符号の最初のチップと排他ＯＲ演算された一次列に対応し、拡散符号の次のＮｌ個のチップは一次符号のＮｌ個のチップの繰り返し（今度は二次符号の２番目のチップと排他ＯＲ演算される）で構成される、といった具合に処理される。これにより、Ｎｌ×Ｎ２の符号に対する全繰り返し長が得られるが、最初の捕捉は一次符号のみに基づいて行うことができる。
【００１１】
ＧＰＳ拡散符号は線形フィードバック・シフトレジスタ（ｌｉｎｅａｒ  ｆｅｅｄｂａｃｋ  ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒｓ：ＬＦＳＲｓ）を用いて実行され、Ｎ段のシフトレジスタからの出力が選ばれて入力にフィードバックされる。ＬＦＳＲ内のフィードバック接続はＮ次の２を法とする数の算法における二進多項式として表現でき、これによりＬＦＳＲの操作はその多項式とＬＦＳＲの初期設定によって完全に特定される。
【００１２】
ＧＰＳ拡散符号は、ある特別な数学的性質を持っているゴールド符号である。ゴールド符号の内の１つは２Ｎ−１の繰り返し長を有する擬似ランダム雑音（ｐｓｅｕｄｏ−ｒａｎｄｏｍ  ｎｏｉｓｅ：ＰＲＮ）の出力を生成し、その結果、相対的にコンパクトなＬＦＳＲが長い繰り返し長を持つ出力を生成することができる。また、ゴールド符号は良好な自己相関特性を有し、これにより、符合捕捉と測位精度が改善される。特に、この自己相関関数はゼロ時間シフトにおける明確なピークを持ち、他のすべての（すなわちゼロでない）時間シフトに対しては比較的小さい。同時に、良好な相互相関特性を有するゴールド符号のセットを選択することも重要であり、これにより異なる符号間の相互相関関数は比較的小さくなる。これは信号捕捉にとって重要である、というのはある衛星からの同期化符号を他の衛星からの同期化符号と誤認するのを防ぐのに役立つ。拡散符号に関するさらに重要な実務上の基準は同じ数またはほぼ同じ数の１と０を持つことであり、これは
バランスと呼ばれている。
【００１３】
衛星ナビゲーション・システムに関するさらなる情報はＭｉｓｒａ  ａｎｄ  Ｅｎｇｅによる“Ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ：  Ｓｉｇｎａｌｓ、Ｍｅａｓｕｒｅｍｅｎｔｓ  ａｎｄ  Ｐｅｒｆｏｒｍａｎｃｅ”、Ｇａｎｇａ−Ｊａｍｕｎａ  Ｐｒｅｓｓ、２００１、ＩＳＢＮ  ０−９７０９５４４−０−９、Ｂｒａｄｆｏｒｄ
Ｗ．  Ｐａｒｋｉｎｓｏｎ  ａｎｄ  Ｊａｍｅｓ  Ｊ．  Ｓｐｉｌｋｅｒ  Ｊｒによる“Ｇｌｏｂａｌ  ｐｏｓｉｔｉｏｎｉｎｇ  ｓｙｓｔｅｍ：  Ｔｈｅｏｒｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ”、Ｖｏｌ  １  ａｎｄ  Ｖｏｌ  ２  ＩＳＢＮ  １−５６３４７−１０６−Ｘ（出版：ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｉｎｓｔｉｔｕｔｅ  ｆｏｒ  Ａｅｒｏｎａｕｔｉｃｓ  ａｎｄ  Ａｓｔｒｏｎａｕｔｉｃｓ）、Ｈｏｌｌｒｅｉｓｅｒらによる“Ｇａｌｉｌｅｏ  Ｕｓｅｒ  Ｓｅｇｍｅｎｔ  Ｏｖｅｒｖｉｅｗ
”、ＩＯＮ  ＧＰＳ／ＧＮＳＳ  ２００３、Ｓｅｐｔｅｍｂｅｒ  ２００３、Ｐｏｒｔｌａｎｄ、Ｏｒｅｇｏｎ、ｐ  １９１４−１９２８、およびＨｏｌｌｒｅｉｓｅｒらによる“Ｇａｌｉｌｅｏ  Ｔｅｓｔ  Ｕｓｅｒ  Ｓｅｇｍｅｎｔ  −  Ｆｉｒｓｔ  Ａｃｈｉｅｖｅｍｅｎｔｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ”、ＧＰＳ  Ｗｏｒｌｄ、Ｊｕｌｙ  ２００５に見出される。
【００１４】
ゴールド符号の使用は既存の衛星ナビゲーション・システムではよく確立されているが、このような符号に付随するいくつかの限界がある。たとえば、これらは、ある符号長（２Ｎ−１のみであり、すべてのＮの値がＬＦＳＲ多項式で使用できるとは限らない）でのみ利用可能である。一般に、符号長は拡散符号のチップ・レートとナビゲーションデータのビット・レートの比によって決定される。符号長が有効なゴールド符号に制限されると、それはチップ・レートおよびビット・レートに関する制約を暗示し、捕捉時間や測位精度などの他の検討事項に影響を与える。場合によっては、ゴールド符号に関する符号長の制限は切り捨てられたゴールド符号を用いることで克服してきたが、この切り捨ては符号セットの数学的性質（自己相関関数などに関して）に悪影響を与える。
【００１５】
従って、ＰＣＴ出願ＰＣＴ／ＥＰ２００４／０１４４８８およびＰＣＴ／ＥＰ２００５／００７２３５において、特別仕様すなわち誂えのビット列を衛星拡散符号として使用することが提案された。これにより任意の長さの拡散符号の開発が可能となり、他の制約とは無関係の自己相関や相互相関のような種々の性質の最適化を図ることができる。このような拡散符号をここでは「メモリ」符号と呼ぶことにする、というのは、一般に受信機は符号の完全なチップパターンを記憶するからである。これは、ゴールド符号に関しては、チップパターンをアルゴリズム的に生成するのと対照的である。アルゴリズム的な生成においては、全体の符号のチップパターンを記憶するのではなく、ＬＦＳＲを用いてその多項式にしたがって符号をアルゴリズム的に生成する。当然のことだが、記憶コードは典型的には（疑）ランダム数列から生成されるので、通常はデータ圧縮技術に馴染みにくい。
【００１６】
受信機用の記憶コードのセットはフラッシュメモリなどの何らかの形式のＲＯＭに記憶することができる。これらの符号は受信した衛星信号中の拡散符号を検知する際、使用するために電源を入れてから立ち上がるまでの時間で受信機のチップセットにロードすることができる。完全な記憶コードを受信機のチップセットにロードするということは、受信機のチップセットにおける記憶位置に関して非常に高いオーバーヘッドが生じることを意味する。あるいは、符号はＲＡＭ（受信機のチップセットの外部）にロードしてもよく、この場合、符号は通常の受信機操作に対する全体プログラムおよび／またはデータ記憶が必要とする比較的小さな付加機能にすぎないことを意味する。ただし、この場合、受信機のチップセット自体に何らかの付加的な内部バッファーやＲＡＭから受信機のチップセットへリアルタイムで符号を供給する専用の高速インターフェイスが必要なことが多い。
【００１７】
図１はたとえば従来のＧＰＳ受信機のチップセット内に設けられているＬＦＳＲの典型的な実施例を示す。基本ハードウェアは長さＮのシフトレジスタ１１とそれぞれ長さＮの２つのさらなるレジスタ１２、１３を含んでいる。シフトレジスタ自体のデザインは、フィードバック・タップが配線で接続されていないという点では一般的なものである。むしろ、シフトレジスタ１１の種々の段階におけるフィードバックはこれら２つの付加的なレジスタのうちの一つ、つまり多項式レジスタ１２にロードされる多項式値により制御される。ＬＦＳＲの初期設定は残りの付加レジスタ、つまり初期パターンレジスタ１３に記憶されている値によって決定される。このようにして図１のＬＦＳＲは適切な値を多項式レジスタと初期パターンレジスタに提供することでカスタマイズすることができる。
【００１８】
図１のＬＦＳＲは３Ｎ個の記憶場所を有する（シフトレジスタ１１、多項式レジスタ１２、および初期パターンレジスタ１３はそれぞれＮ個の記憶場所を持っている）。先に述べたように、最大のゴールド符号に関しては、フィードバック・シフトレジスタ１１の保存場所の数は出力符号長（Ｌ）とＮ＝２ｌｏｇ（Ｌ＋１）の関係がある。ゴールド符号は一般に２つのＬＦＳＲからの出力の組み合わせに基づいているので、ゴールド符号のための保存場所の全数Ｔ（Ｓ）はＴ（Ｓ）＝６＊２ｌｏｇ（Ｌ＋１）で表すことができる。さらに、標準ＬＦＳＲ符号発生器はフィードバック・タップを供給するための何らかの組み合わせ論理回路（ＸＯＲ）と配列の終わりでリセット、リロードあるいはリスタートするための計数器（あるいは比較器とレジスタ）と組み合わせた小型状態機械・制御装置を有する。
【００１９】
その一方、受信機における記憶コードの直接的な実施は、関連するアドレス復号器を含む、受信機に記憶されるべき各符号のための完全長メモリを用意することを意味するかも知れない。メモリは選択した技術の実施によってはスタティックでもダイナミックでもよい。最も一般的な技術（ＡＳＩＣ、ＦＰＧＡ）はスタティック・メモリに対応する。さらに、アドレス生成のための小型状態機械あるいは制御装置が正確なメモリセルの読み出しを確実にするために通常使用される。スタティック・メモリセルの等価ゲート数が１．５ＮＡＮＤ２（ＮＡＮＤ２は二入力ＮＡＮＤゲートを意味し典型的には６個のトランジスタからなる）であると仮定すると、０．１８μｍ技術に関してはメモリセルあたり１８．７５μｍ２となる。状態機械・制御装置に対して２００のゲートを含み、４０９６チップコード（ガリレオＬ１信号に対応）を仮定すると、これは７９３００μｍ２の全面積を持つ６３４４個のＮＡＮＤ２ゲートに相当する。あるいは、ガリレオＥ５ａ信号に関しては１０２３０チップコードで同じ仮定を置いた場合、これは１９４３１２μｍ２の全面積を持つ１５５４５個のＮＡＮＤ２ゲートに相当する（構造の規則性による節約を無視する）。これは、受信機のチップセットに非常に大きいオーバーヘッドが生じることを意味する。
【００２０】
記憶コードの場合はＴ（Ｓ）≒Ｌとなる。言い換えれば、ＬＦＳＲ実行に関しては、記憶場所の数は符号の対数に比例するのではなく符号長に正比例して増加する。従って、記憶コードを使用すると、拡散符号長が増加するにつれて従来のＬＦＳＲ法よりは、非常に多くの記憶場所を必要とすることになる。この問題は、受信機が一つの拡散符号ではなく全衛星および対象となる全信号に対する拡散符号の完全なセットを記憶しなければならないということで深刻となる。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
したがって、本発明の一実施態様は複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムとともに使用するための受信機を提供する。受信機は固定パターンの複数のチップで構成される記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置を含む。記憶された記憶コードは衛星から送信された信号に組み込まれた拡散符号に対応する。組み合わせ論理回路は記憶された記憶コードの指定部分を取り出すためのアドレス復号機能を含む。受信機はさらに入力信号と符号記憶装置からの記憶された記憶コード間の相関を求める相関器を含む。
【００２２】
当然のことだが、フリップ・フロップやレジスタのような従来のメモリセルの実装はそれ以前の入力に依存した状態を維持する順序論理回路に基づいており、記憶されるデータは入力信号として装置にロードされる。一方、拡散符号は組み合わせ論理回路の配線構造に基づいて組み合わせ論理回路に保存されると考えられる。
【００２３】
当然のことだが、既存の受信機中に拡散符号を生成するために使用されるＬＦＳＲは組み合わせ論理回路ではなく順序論理回路で構成される、というのはその出力はレジスタの内部状態に依存するからである。加えて、複数のＬＦＳＲはそれらが生成することのできる符号中のある数学アルゴリズムによって規定される符号に限定される。事実、一つのＬＦＳＲはそれ自体が一つの符号を保存するのではなく、数学アルゴリズム（符号生成に使用することができる）を保存するとみなされている。一方、組み合わせ論理回路は一般的あるいは任意の拡散符号、たとえば、いかなる数学的性質も持たない拡散符号や所定の数学アルゴリズムを用いて生成されない拡散符号を保存するのに使用することができる。従って、組み合わせ論理回路は特定の衛星ナビゲーション・システムのために最適化された誂えすなわち特別仕様の記憶コードを保存するために使用することができる。（組み合わせ論理回路はこのような特別仕様の記憶コードに限定されない。つまり、組み合わせ論理回路はゴールド符号や他の数列に対応する記憶コードを保存するのにも使用することができる。）
一般に、この受信機は衛星ナビゲーションの集団中の各衛星からの各信号のため（受信機が対応しているサービスのため）の異なる拡散符号を保存する。受信機は、衛星の集団中のいずれかの衛星が機能しなくなった場合の、スペアとして使用される代替衛星のための拡散符号を含んでいることもある。拡散符号のセットを符号記憶装置に割り当てる方法はいろいろある。たとえば、一実施例では集団の中のすべての衛星のための拡散符号の完全セットを保存するために単一の符号記憶装置が用いられることもある。他の実施例では、各衛星からの各信号のための拡散符号は別々の符号記憶装置に保存されることもある。当業者には記憶コードを符号記憶装置に割り当てるための多くの折衷的な実施例があり得ることが理解できよう。
【００２４】
一実施形態では、受信機は複数の受信チャネルを含み、符号記憶装置からの１以上の衛星のための記憶された記憶コードが受信チャネルのいずれかに供給されてその受信チャネルに関する入力信号との相関を求める。従って、記憶コード自体は組み合わせ論理回路を経て配線接続されているが、異なる受信チャネルへの拡散符号の割り当ては柔軟である。この柔軟性は、ナビゲーション衛星のサブセットのみ（他は建物に遮られるか地平線の下にある）が視野にある地球上の任意の時間あるいは場所に関しては有用である。従って、符号記憶装置からの拡散符号を種々の受信チャネルへ柔軟に割り当てる能力により、ある受信機中の受信チャネルの数は衛星の総数よりは小さくなる、というのは、操作中にこのシステムは現在視野に入っているこれらの衛星のための拡散符号を受信チャネルに割り当てるからである。さらに、この柔軟性は集団の中のある衛星が機能しなくなり予備衛星の一つに代替される場合に有用である（この予備衛星の拡散符号は既に受信機に記憶されていると仮定する）。
【００２５】
既存の受信機に関しては、所定のクラスの信号を受信するための受信チャネルの数も集団の中の衛星の数よりは通常少ない。これは所望の衛星信号用の受信チャネル内に（図１に示す多項式と初期設定レジスタを用いて）各ＬＦＳＲを適切に設定することにより達成される。符号記憶装置の組み合わせ論理回路を操作中にこの方法で柔軟に設定することはできないが、受信機の基本設計レベルで何らかの柔軟性を回復することができる。
【００２６】
一実施形態において、符号記憶装置は出力用に記憶された記憶コードのチップのあるセグメントを特定するためにアドレス可能である。記憶コードの選択可能な部分を提供する能力により、記憶コードは限定された数の出力ピンに出力され、通常の使用における記憶コードのための検索パターンとよく一致する。符号記憶装置は、その装置が組み合わせ論理回路により生成された符号を通して一度に１以上のチップを順に進めるシーケンサーおよび／または記憶コードの特定の部分が出力のために選択されるようにするアドレス設備を含む。このような出力機構は（符号を通して進めるような）順序論理回路では実施されないが、この符号の順次出力は（たとえ符号記憶と出力が符号記憶装置の物理部品レベルで、このとき統合されているとしても）組み合わせ論理回路により記憶された符号と論理的に異なるものとみなすことができる。
【００２７】
符号記憶装置からの出力は一度に単一チップを含んでもよく、あるいは各出力は複数のチップのセットを含んでもよい。後者の場合は、１つのＬＦＳＲが一度に単一チップのみを出力するという点で、組み合わせ論理回路に拡散符号を記憶する場合とＬＦＳＲを使用する場合の間のさらなる違いを反映している。一方、組み合わせ論理ブロックは符号の完全なチップパターンを記憶するので、複数のコードチップが（もし、そう望むなら）任意の時間に同時に出力されるような使用が可能である。
【００２８】
符号記憶装置はフィールド・プログラマブル・ゲートアレイ装置（ＦＰＧＡ）または特定用途向け集積回路（ＡＳＩＣ  −ゲート・アレー、標準セル）として実装するのに特に向いている。ただし、任意の適当な半導体技術（たとえば、完全特別仕様）を用いてもよい。組み合わせ論理回路の使用はＦＰＧＡおよび／またはＡＳＩＣにおける使用可能な回路と一般に互換性があり、組み合わせ論理回路は標準の半導体開発ツールを用いて設計・実装することができる。当然のことだが、ＦＰＧＡやＡＳＩＣのような標準技術を使用すると受信機の主チップセットの一部として組み合わせ論理回路の実装を支援することもできる（それにより１台の装置や受信機の独立したチップセット上の符号記憶装置間の高速インターフェイスの必要性がなくなる）。
【００２９】
符号記憶装置は多層階層構造の符号を記憶するために使用することができる。たとえば、符号記憶装置は一次符号および／または二次符号を記憶するために使用してもよい。符号記憶装置が一次符号と対応する二次符号の両方を保持するばあいは、それらは（出力用の最終結合符号を意味する）一つの長い列として保存することもでき、あるいは、別々の一次符号および二次符号として保存することもできる。当然のことだが、後者の構成がよりコンパクトである、というのは、完全な（結合）符号列の記憶に要するＮ１×Ｎ２と比べると、Ｎ１＋Ｎ２個のチップだけが保存されればよいからである。他の実施形態においては、組み合わせ論理回路は１階層の符号、たとえば一次符号、を保存するためにのみ使用されてもよい。
【００３０】
本発明の他の実施形態は、複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムに使用するための衛星を提供する。この衛星は固定パターンの複数のチップで構成された記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置を含む。この記憶コードは衛星から送信される信号に含まれる拡散符号に対応する。つまり、入力信号との相関のために受信機中で拡散符号を生成するために使用する方法も衛星から送信される拡散符号の生成に使用することができる。
【００３１】
本発明の他の実施例は複数の衛星の集団を含む衛星ナビゲーション・システムと共に使用する受信機を操作する方法を提供する。各衛星は拡散符号を含む信号を送信する。この方法は固定パターンの複数のチップを含む記憶コードを記憶するための組み合わせ論理回路を含む少なくとも一つの符号記憶装置を用意する工程を含む。この記憶コードは衛星か
ら送信された信号に含まれる拡散符号に対応する。この方法はさらに入力信号と組み合わせ論理回路に保存された拡散符号間の相関を実行する工程を含む。
【００３２】
本発明の他の実施形態は複数の衛星の集団を含み、各衛星が拡散符号を含む信号を送信する衛星ナビゲーション・システムと共に使用される受信機を生成する方法を提供する。この方法は、受信機内に記憶される衛星拡散符号を決定する工程と、衛星拡散符号に対応する固定パターンの複数のチップを保存する組み合わせ論理回路を含む少なくとも一つの符号記憶装置を用意する工程を含む。
【００３３】
一実施形態において、組み合わせ論理回路はハードウェア記述言語の中で固定パターンの複数のチップの仕様を作り出すことで生成される。この仕様は論理合成を用いて所望のプラットフォームで実行することができる。ハードウェア記述言語における組み合わせ論理回路の仕様は所望の出力符号を規定するための定数を使用することができる。従って、異なる拡散符号を規定するのに必要な唯一の変更点は定数値を更新することである。
【発明を実施するための最良の形態】
【００３４】
本発明の様々な実施態様を添付の図面を参照して例とし以下に詳細に説明する。
【図面の簡単な説明】
【００３５】
【図１】従来の線形フィードバック・シフトレジスタ（ＬＦＳＲ）実装の模式図。
【図２】本発明の一実施態様に従う組み合わせ論理回路を用いる記憶コードの記憶を示す模式図。
【図３】本発明の一実施態様に従う、すべての記憶コードが単一の符号記憶装置に記憶されている受信機の基本概念を示す模式図。
【図４】本発明の他の実施態様に従う、各記憶コードが別々の符号記憶装置に記憶されている受信機の基本概念を示す模式図。
【図５】本発明の一実施態様に従う記憶コードを記憶するための符号記憶装置を設計する方法を説明するフローチャート。
【図６】本発明の一実施態様に従う図５の方法で生成されたネットリストに基づく模式図の一例。
【００３６】
図２は本発明の一実施形態に従う符号記憶装置１５を含むコード生成器１０の模式図である。コード生成器１０は１つ以上の記憶コードを保存・出力するために使用され、従来の受信機における図１のＬＦＳＲのような装置にとって変わるものである。
コード生成器１０は２つの主要部品として符号記憶装置１５とシーケンサー２５を論理的に含むと考えられる。符号記憶装置１５は組み合わせ論理回路２０を含み、記憶コードの記憶とアドレスの復号に使用される。シーケンサー２５は、適当な開始アドレスと現在の増分アドレスをロードすることにより、出力用記憶コードの所望の部分のアドレスを特定するのに使用される。（物理的実装では、後に詳細に説明するように、これら２つの部品の機能は統合される可能性が高く、組み合わせ論理回路とシーケンサーの間に明確な区別はない。それにもかかわらず、論理的または機能的な観点からはこれら２つの部品は別々とみなされている。）
図２の例においては、組み合わせ論理回路２０は複数の出力５０を有する。規定されたアドレス４５に対して、組み合わせ論理回路２０の範囲内でゲートの特定の構造に依存した出力５０が定義される。ロード信号４０をアクティブにし、開始アドレス３０をアドレス・シーケンサー２５にロードする。次いで、アドレス・シーケンサー２５からのアドレス４５を符号記憶装置１５に供給すると、記憶コードの対応する断片が組み合わせ論理回路２０の出力５０に出現する。
【００３７】
アドレス・シーケンサーは、イネーブル入力３５がアサートされるとクロック５５から供給されるパルスごとにアドレス４５の値をインクレメントさせる。これにより、記憶コードの対応する断片すなわち部分が組み合わせ論理回路２０の出力５０に現れる。言い換えれば、イネーブル信号がアサートされないと特定のアドレス４５および組み合わせ論理回路２０の出力は一定のままである。
【００３８】
当然のことだが、論理ブロック２０は順序回路状ではなく組み合わせ論理回路状なのでいかなる状態情報も保存しない。従って、組み合わせ論理回路は通常メモリ装置の一形態と考えられていない。それにもかかわらず、組み合わせ論理回路２０内のゲートの構成は（ハードウェアで固定されている）、組み合わせ論理回路２０からの出力５０が保存されたビットセットに対応するような記憶装置の形態とみなすこともできる。従って、組み合わせ論理回路は各アドレス４５に対するビットセットを保存する読み出し専用メモリ（ＲＯＭ）の形態と考えられる。しかし、組み合わせ論理回路の「内容（ｃｏｎｔｅｎｔｓ）」は固定され（組み合わせ論理ブロックはハードウェアで固定されていると仮定する）、そのため、フラッシュメモリやＥＥＰＲＯＭなどの何らかの形式の書き込み機構に対応する多くの標準形式の「ＲＯＭ」とは対照的に、更新することができない。さらに、組み合わせ論理回路２０の内部構造は保存されたビットセットに対応する特別仕様になっており、データ値がロードされる標準化メモリセルで通常形成されるランダム・アクセス・メモリ（ＲＡＭ）と異なっている。すなわち、ほとんどの従来の記憶装置においては記憶装置の通常のハードウェア構造と装置に記憶されるデータ内容の間に論理分離がある（同様の分離は図１のＬＦＳＲの基本設計概念についてもいえる）。しかし、組み合わせ論理回路２０については、ハードゥエア構造が保存されている実際のデータの内容（およびアドレス復号化）に直接対応している（すなわち、反映あるいは意味する）という点でこのような論理分離はない。
【００３９】
組み合わせ論理回路２０からの出力５０は（後に詳述するように）組み合わせ論理回路内のゲートの適当な構成を選択することで任意のビットセットを表現するように構成することができる。要するに、図２の組み合わせ論理回路は記憶コードに対応するチップ列を、論理ブロックからの出力５０が記憶コードのチップ列に対応するように、記憶するのに使用することができる（当然、これは組み合わせ論理回路２０からの出力５０に対する適切な命令を規定して記憶コード列の特性を適合させることを含む。これは、後に詳述するように、アドレス復号化を論理合成中の実際の記憶コードの内容と統合することで達成できる）。
【００４０】
たとえば数千のチップを含む長い記憶コード列Ｌに関しては、すべての記憶コードチップを並列に出力するのは通常勝手がよくない、というのはこうすると非常の多くの出力ピンが必要だからである。また、一般に、一度に完全な拡散符号を出力することは受信機操作にとって必要ではない。むしろ、組み合わせ論理回路２０は各特定のアドレス４５のための記憶コードから１つ以上のチップのサブセットを出力する。
【００４１】
たとえば、全体の受信機基本設計概念により、
１．アドレス４５のインクレメントあたり一つのチップが提供される。このチップは次に１台の受信機相関器に送られる。この場合、１個の記憶コードだけが組み合わせ論理回路２０に含まれる。
【００４２】
２．２つ以上の記憶コード（たとえば、２つ以上の信号および／または２基以上の衛星のための記憶コード）が組み合わせ論理回路２０に含まれる場合、この装置はいくつかの受信機相関器によって時分割されなければならない。このような実施例において、組み合わせ論理回路２０はアドレス４５が特定の値にインクレメントしたときに第１の記憶コードの第１の下位列（ｓｕｂ−ｓｅｑｕｅｎｃｅ）を出力する。この下位列は対応する第１の受信機相関器に送られる。第１の受信機相関器はその下位列により動作し、別の記憶コードの他の下位列は組み合わせ論理回路２０により別の受信機相関器に対して提供される。受信機相関器がすべて供給されると、シーケンサーは受信機相関器に戻り第１の記憶コードの第２の下位列を受信機相関器に提供する。
【００４３】
個々の下位列の長さは個々のコード生成器１０により供給される受信機相関器の全体の数に依存する。下位列あたりのチップの代表的な数はＮ＝８、１６、３２、６４、または１２８である。従って、イネーブル信号３５がアクティブでクロック５５が連続してアクティブになるごとに、シーケンサー２５はアドレス４５をインクレメントさせ、組み合わせ論理回路２０は出力５０から次のＮ個のチップを出力する。
【００４４】
たとえば、１個だけの記憶コードが組み合わせ論理回路２０に記憶されたとすると、Ｌ＝４０９６かつＮ＝１６なら、第１のクロック５５の操作により組み合わせ論理回路２０に記憶された記憶コードのチップ０−１５が出力され（イネーブル信号３５はアクティブ
である）、次のクロック５５の操作により組み合わせ論理回路２０に記憶された記憶コードのチップ１６−３１が出力され、全部の記憶コードが出力されるまでこれが続けられる（するとすぐチップ０に戻る）。他の実施形態では、Ｎ＝１の場合、記憶された記憶コードは符号記憶装置１５からチップごとに出力される。
【００４５】
当然のことだが、シーケンサー２５は状態情報（記憶コード列内のその位置／アドレス）を維持しているのでシーケンサー２５は純粋な組み合わせ論理回路ではなく順序論理回路を必要とする。たとえば、Ｌ＝４０９６かつＮ＝１６なら、シーケンサー２５は一実施形態において８ビット・カウンターとして実装される。
【００４６】
図２の実施形態においては、シーケンサー２５はアドレス制御信号３０の形態のアドレス機構も備えている。このアドレス制御信号３０は出力のための記憶コード列内の特定の位置を特定するのに用いることができる。従って、Ｌ＝４０９６かつＮ＝１６でシーケンサー２５が８ビット・カウンターである上記の実施例を続けると、アドレス制御信号３０はカウンターにロードされる８ビット値として提供される。すなわち、イネーブル信号３５はシーケンサーを次の符号位置までインクレメントし、一方、アドレス制御信号３０はシーケンサー２５を符号内の所望の（新な）位置にセットするのに利用される。他の実施態様においては、アドレス制御信号３０はシーケンサー２５内の計数値をゼロに戻す単純なリセットで置き換えられる。この実施態様によれば、符号内のシーケンサーの位置がリセットされるが、メモリ列内の任意の位置はシーケンサーに特定されない。
【００４７】
異なる衛星のための異なる記憶コードのような複数の記憶コードを記憶する受信機に対し、異なるコードを保存するための様々な設定をとることができる。一実施例においては各異なる記憶コードごとに別々の符号記憶装置が設けられる。あるいは、すべての記憶コードを記憶するのに単一の大きな符号記憶装置を用いて、次にアドレス機構３０を用いて出力する符号と符号位置を選択することができる。別の可能性としては、複数の符号記憶装置で、各装置は衛星の内の全部ではないいくつかのため、あるいは信号の内の全部ではないいくつかのための記憶コードを記憶する、たとえば６台の符号記憶装置で各装置は５基の衛星の記憶コードを記憶するかあるいは各符号記憶装置は１基の衛星のすべての記憶コードを記憶するというものである。別の可能性としては、一つの記憶コードを複数の符号記憶装置に分割することである。
【００４８】
アドレス復号を含む記憶コードを記憶するために組み合わせ論理回路２０を使用すると、次のような事実につきあたる。すなわち、符号が一旦定義され決定されるとそれらは一般に固定されたものと考えられ、そのために従来の（更新可能な）メモリに保存されなくてもよい。記憶コードを保存あるいは表現するために組み合わせ論理回路を使用すると、若干の柔軟性の欠如はあるが、ゲートと半導体領域に関する複雑さがかなり緩和される。ただし、後に詳述するように、この柔軟性のいくらかは基本設計段階に回復することができる。
【００４９】
図３は本発明の一実施態様に従う受信機１０１の模式図である。特に、図３は信号を捕捉追跡するのに使用する受信機のベースバンド部を説明するが、他の標準的な部分（たとえば、アンテナ、無線波前処理部、ナビゲーション装置）は説明を明確にするために除いてある。受信機１０１は単独で設けてもよく、あるいは、より大きな装置たとえば携帯電話、コンピュータ、自動車やその他の乗り物、病院のベッド、航空機または船舶、貨物運送用のコンテナなどに組み込んでもよい。
【００５０】
受信機１０１は符号記憶装置１３０のほかにデジタル・シグナル・プロセッサ（ＤＳＰ）１２０、複数の受信（Ｒｘ）チャネル１１０Ａ、１１０Ｂ、１１０Ｃ等を含む。当然のことだが、異なる受信チャネルはすべて同じ入力信号を処理するが、後に詳述するように、入力信号に対して行われる処理はそれぞれの受信チャネルで異なる。符号記憶装置１３０は衛星の集団に対する記憶コードのセットを記憶するのに使用される。一実施形態において、符号記憶装置１３０、ＤＳＰ１２０、受信チャネル１１０は単一の半導体装置あるいはチップセットとして実装されるが、他の実施態様ではこれらの部品は複数の装置に分割されるかも知れない。
【００５１】
当然のことだが、所定の符号セット内の（従って論理ブロック１３０内に記憶されるべき）符号の数は関連する衛星ナビゲーション・システムの特別な要求に依存する。一般にこのようなシステムは２４−３０基の異なる衛星（通常故障の際の予備としてさらに１基以上の予備衛星を含む）の操作のために設計されている。普通は、衛星あたり複数の信号がある。さらに、ガリレオ信号の中にはパイロット成分とデータ成分（単一の受信チャネルで処理できる）を含むものもある。
【００５２】
図３のシステム構成は１チャネルに対し１つの信号を受信するように設計されていると仮定する。１つのチャネルはＲＦ前段から来る任意の衛星の任意の搬送波および信号成分に柔軟に割り当てることができる。符号記憶装置１３０は衛星の集団間の任意の搬送波と信号に関して使用される符号を記憶する。
【００５３】
いくつかの実施態様においては、符号セット内の符号の数は、空港の近くなどの地上の位置から発信される「疑似衛星」信号を収容するために増加するかも知れない。このような疑似衛星信号は受信機にとっては付加的な衛星ナビゲーション信号とみなされ、これにより、このような場所で、より正確で信頼性の高い位置検出ができる。
【００５４】
受信チャネル１１０の通常の操作は入力される実中間周波数信号を複素ベースバンド信号に変換することである。次いで、ベースバンド信号は搬送波数値制御発振器（ＮＣＯ）の出力と混合され、信号からドップラー効果を除去する。次に、入力信号とローカル拡散符号、すなわち、受信機内に記憶あるいは生成された符号（そのタイミングは符号ＮＣＯにより制御される）との相関を求める。この相関の結果は所定時間で積算され、ＤＳＰ１２０に受け渡される。ここで、弁別器およびループ・フィルターが関連するＮＣＯを用いて対応する搬送波ループ（周波数同期ループ（ＦＬＬ）、位相同期ループ（ＰＬＬ））や符号ループ（遅延同期ループ（ＤＬＬ））を閉じる。
【００５５】
当然のことだが、受信機１０１の操作は概略に関する限り、ＧＰＳに使用されるような、既存の衛星ナビゲーション受信機の挙動と一致する。このような受信機に関するさらなる詳細は前述のＭｉｓｒａとＥｎｇｅの書に見出される。（当然のことだが、図を分かりやすくするために、受信機１０１に関する本発明の理解に直接関係ない部分、たとえばデータやパイロット符号の取り扱い、の詳細は図３から除かれている）。
【００５６】
既存の受信機においては、図１に示すように、ローカル拡散符号はＬＦＳＲにより生成され、各受信チャネル１１０Ａ、１１０Ｂなどに組み込むことができる。一方、図３の受信機は（図２に示すように）符号記憶装置１３０を用いて記憶コードを記憶する。符号記憶装置１３０は対応する受信チャネル１１０に記憶されたコードのどの部分を出力するかを決定するＤＳＰ１２０からのアドレス信号を受信する。この出力アドレスはＤＳＰ１２０の中に含まれる有限状態機械（ｆｉｎｉｔｅ  ｓｔａｔｅ  ｍａｃｈｉｎｅ：ＦＳＭ）・制御装置によって特定される。
【００５７】
図３の実施態様において、各アドレスは装置１３０内の記憶コードの３２個のチップの集合体に対応すると仮定する。次いで、この記憶コードの集合体を適当な受信チャネル１１０の中のレジスタにロードして入力信号との相関に使用する。レジスタに記憶された記憶コードの３２個のチップの部分の相関は、ＬＦＳＲ符号を用いる既存のシステムに対する方法と一般的に同じ方法で符号ＮＣＯの制御のもとで実行される。（既存の受信機は図３の実施態様と同様とみなすことができるが、符号記憶装置１３０を備えておらず、各受信チャネル内にバッファレジスタではなく符号ＬＦＳＲを備えている）。他の実施態様では、受信チャネルの総数と符号記憶装置１３０の出力インターフェイスで有効な帯域幅によるが、符号記憶装置１３０からのデータを読み出すために異なるワード長が用いられるかも知れない。
【００５８】
一般に、ＤＳＰ１２０内のＦＳＭ・制御装置は符号記憶装置１３０を制御し３２のチップ符号セグメントを各受信チャネル１１０に順に提供する。従って、３２のチップ符号セグメントが受信チャネル１１０Ａに供給されると、ＦＳＭ・制御装置は他の受信チャネル１１０Ｂ、１１０Ｃ、・・・、１１０Ｎのそれぞれを周期的に繰り返して、それら自身の対応する符号セグメントを各受信チャネルに供給する。符号記憶装置１３０は符号セグメントを他の受信チャネルに供給し、受信チャネル１１０Ａはそのレジスタ内に一時的に蓄えられた３２のチップ符号セグメントと入力信号との相関を求める（これは、通常一度に１チップ行われる）。そして、ＦＳＭ・制御装置の制御のもとで、符号記憶装置１３０は適当な記憶コードの次の３２のチップ符号セグメントを受信チャネル１１ＯＡのレジスタに出力し、このサイクルが続けられる。従って、ＦＳＭ・制御装置により符号記憶装置１３０に供給されたアドレス信号は特定の受信チャネルおよびその受信チャネルに供給するための特定の記憶コード列内の位置の両方を事実上識別する。
【００５９】
ほとんどの受信機において、受信チャネル１１０の数は集団の中の衛星の数よりは少ない。このことは、限定された割合の衛星のみが任意の時間に視野に入っているという事実を反映している（任意の位置から地平線より上にある衛星の実際のセットは衛星が軌道を進行しているために時間とともに変化する）。
【００６０】
図１に示すように、典型的なＬＦＳＲの実装は、それが任意の所望の衛星のための多項式符号でロードされるのが一般的である。これにより、受信チャネルを所定の衛星符号と結び付けることなくその受信チャネルの中にＬＦＳＲを組み入れることができる。より正確には、ゴールド符号を使用する衛星の集団にとって任意の受信チャネルは任意の衛星からの信号を受信するように構成することができる。これにより、受信チャネルの限定されたセットを現在、受信機の視野に入っている衛星のサブセット上にマッピングすることができる。
【００６１】
一方、符号記憶装置１３０中の拡散符号は組み合わせ論理回路に固定すなわちハードウェア化されている。従って、種々の衛星に受信チャネルを割り当てる際の柔軟性を保つために、受信機１０１は符号記憶装置１３０に記憶された記憶コードを任意の受信チャネル１１０（ＤＳＰ１２０により特定される）に供給することができる。この機能は受信チャネル１１０を衛星に柔軟に割り当てる能力を維持する。
【００６２】
図４は本発明の他の実施態様に従う受信機の実施例１０１Ａを描いたものである。図４の実施態様の多くの性状は図３の実施態様のそれと同じであり、以下の記述はこれら２つの実施態様間の違いに集中する。
【００６３】
図４の実施態様は単一の符号記憶装置を含まず、一組の符号記憶装置１３０Ａ、１３０Ｂ、．．．１３０Ｎを含む。各符号記憶装置１３０Ａ、１３０Ｂ等は一衛星からの位置信号のための拡散符号を記憶する。各受信チャネル１１０は、符号記憶装置１３０Ａ、１３０Ｂ等のそれぞれの出力に接続されているマルチプレクサ１１１を含む（簡単にするために、符号記憶装置１３０Ａ、１３０Ｂ等から受信チャネル１１０Ａへの接続のみが図４に示されるが、同様の接続は符号記憶装置１３０Ａ、１３０Ｂ等から受信チャネル１１０Ｂ、１１０Ｃ等に対しても設けられている）。マルチプレクサ１１１からの出力は受信チャネル１１０内のフリップ・フロップを通り、そこからこのコードビットは既存の受信機による入力信号との相関のためにロードされる。
【００６４】
制御信号がＤＳＰ１２０内部の制御装置からマルチプレクサ１１１に供給され、この制御信号は種々の入力からマルチプレクサへの出力を選択するために使用される。当然のことだが、この構成により、ＤＳＰ制御装置は任意の符号記憶装置１３０Ａ、１３０Ｂ等から任意の受信チャネル１１ＯＡ、１１ＯＢ等へ供給される記憶コードを選択することができる。従って、記憶コードは種々の符号記憶装置１３０に配線で繋がれていると考えることができ、それらは受信チャネルのセット（図３の実施態様のように）に柔軟に割り当てることができる。従って、操作中は、各受信チャネル１１０が実際に割り当てられた符号記憶装置１３０を持つように、ＤＳＰ１２０はこの制御信号を用いてマルチプレクサ１１１を制御する。受信チャネルの数は集団の中の衛星の数よりは少ない。
【００６５】
受信チャネルの数は集団の中の衛星の数よりも少なくてよい。従って、この実施態様に関して、受信チャネルの数は符号記憶装置１３０の数よりも小さくてよい（Ｍ＜Ｎ）。従って、受信チャネル１１０と符号記憶装置１３０間の柔軟な割り当てにより、ＤＳＰは受信チャネル１１０を現在視野に入っている衛星のための拡散符号を含むこれらの符号記憶装置に割り当てることが可能となる。このような柔軟な割り当てを推進することは、１基以上の衛星が故障して異なる記憶コードを使用する衛星に置き換えられる場合に有用である（置換符号も符号記憶装置１３０内で利用可能であると仮定する）。
【００６６】
各符号記憶装置１３０Ａ、１３０Ｂ等は特定のロードアドレスにセットすることができるシーケンサーを含む（図２に関連して上に述べた）。シーケンサーはインクレメント（イネーブル）信号を受け取り、マルチプレクサ１１１への出力のために記憶コードを介して１チップ進める。図４の実施態様において、符号記憶装置１３０Ａ、１３０Ｂ等へのインクレメント信号は対応するマルチプレクサ１３１Ａ、１３１Ｂ等を経て受信される。各マルチプレクサ１３１Ａ、１３１Ｂ等は受信チャネル１１０Ａ、１１０Ｂ等のそれぞれに関する符号ＮＣＯからの入力を受信する。マルチプレクサ１１１に供給される同様の制御信号もインクレメント信号としてマルチプレクサ１３１を通過して符号記憶装置１３０へ流れる入力を選択するために使用される。従って、受信チャネル１１０内の符号ＮＣＯはその出力が受信チャネルに割り当てられる符号記憶装置１３０から取り出される次の符号チップを要求する（イネーブルにする）ことができる。
【００６７】
受信機１０１Ａにおいては、拡散符号は一度に一つのチップでアクセスされる（図３の実施態様の一度に３２個のチップとは異なる）、というのは、種々の符号記憶装置１３０Ａ、１３０Ｂ等はそれらの対応する受信チャネル１１０Ａ、１１０Ｂ等にお互いに平行して送信することができるからである。従って、各受信チャネルは実際に割り当てられた符号記憶装置から要求に応じて符号チップを受信することができる。（一方、図３の符号記憶装置１３０は受信チャネルのセットを連続的に時分割方式で供給し、各アクセスは受信チャネルが供給される次の時まで、受信チャネルに十分なチップを供給する。）従って、この構成により、チップが相関器に供給される速度の各受信チャネル内の符号ＮＣＯによる独立の制御が可能となる。
【００６８】
当然のことだが、記憶コードがすべて一台の符号記憶装置に保持される図３の実施態様、および各記憶コードが別々の符号記憶装置に保持される図４の態様はまさに２つの実施形態の可能性を意味している。たとえば、他の実施態様においては、それぞれが複数（ただし全部ではない）の記憶コードを記憶する複数の符号記憶装置が存在し、他の実施態様においては、各記憶コードは複数の符号記憶装置にまたがって拡散するかも知れない。
【００６９】
図５は本発明の一実施例に従う符号記憶装置１３０を製造するための概要を提供するフ
ローチャートである。この方法は所望の拡散符号（５１０）を特定することから始まる。当然のことだが、図５の方法は、拡散符号のための任意の（たとえば、特別仕様あるいは誂えの）チップ列と一緒に使用できるという点で一般的である。これは、たとえばＬＦＳＲ実装と対照的である（こちらは、拡散符号の限定されたセットを提供することができるだけで、これらの符号は所定の数学的アルゴリズムを経て表現することができる）。
【００７０】
所望の拡散符号のための符号記憶装置はハードウェア記述言語（ＨＤＬ）（５２０）を用いて記述される。ＨＤＬの一例はＶＨＤＬ（Ｖｅｒｙ  Ｈｉｇｈ  Ｓｐｅｅｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  ｈａｒｄｗａｒｅ  ｄｅｓｃｒｉｐｔｉｏｎ  ｌａｎｇｕａｇｅ：超高速集積回路ハードウェア記述言語）で、ＩＥＥＥ規格１０７６の主部である。ＨＤＬのもう一例はＶｅｒｉｌｏｇで、ＩＥＥＥ規格１９９５の主部である。ＶＨＤＬやＶｅｒｉｌｏｇは当業者にとって周知であり、集積回路の機能や構造の仕様を提供する。
【００７１】
所望の拡散符号を発生する回路のＨＤＬ記述を開発しコンパイルすると、回路が予想通り働くかどうかを確認するためにシミュレーションが行われる（５３０）。このようなシミュレーションの実行に有効な市販のツールが多くある。ＨＤＬ記述は論理合成手順（５４０）への入力として使用することができる。この手順はＨＤＬ記述を回路のための構成要素（ライブラリー要素）の構造的なネットリストに変換する。このネットリストは半導体装置（５５０）のためのレイアウトを得るための適当な配置とルーティングツールに対する入力として使用される。
【００７２】
選択した技術により、ＡＳＩＣあるいは特別注文の半導体装置（５６０）を生産することができるか、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）を構成することができる。当然のことだが、ＨＤＬを用いて記述された回路に関する論理合成を実施し、これを具体的な実装に変換するのに有効な標準的な市販ツールがある。
【００７３】
別表１は本発明の一実施態様に従う符号記憶装置１３０を実装するためのＶＨＤＬプログラムの一例を示す。符号記憶装置（「ｃａｃｏｄｅ」と呼ぶ）は定数「ｃａ」で定義された６４個のチップの列を出力する。当然のことだが、定数値「ｃａ」を所望のチップパターンに適当に調節することにより同じＶＨＤＬコードを用いて他の符号系列を実装してもよい。
【００７４】
ｃａｃｏｄｅのためのＶＨＤＬは５つの入力と１つの出力を特定して次の機能を実施する。
ｐｈａｓｅ−この入力は最初の出力チップの初期アドレスを特定し、ｃａのための６４のチップ列のアドレス範囲に相当する６つのチップを含む。
ｐｈｓｅｔ−この入力はｐｈａｓｅの値を有効にする。
ｃｌｋ−クロック入力。
ｔｉｃｋ−この入力は他の符号出力を要求することを示す（入力信号に対して相関を求める）ために使用される。ｔｉｃｋはｃｌｋよりもずっと低周波数である。
ｒｓｔｎ−この入力はアドレスと出力をリセットしてゼロにする。
ｃｏｄｅ−この出力は関連するアドレスにおけるｃａｃｏｄｅの値を表す。
【００７５】
操作において、指定の回路は各ｔｉｃｋ値に応じたｃａｃｏｄｅに対するチップ列による連続値を出力する。ここで、可変のａｄｄｒがチップ列内のアドレスあるいは現在位置を維持するために使用される。当然のことだが、この回路のアドレス部は（純粋な組み合わせ論理回路ではなく）順序回路である、というのは現在の出力アドレスが維持され、符号チップ出力ごとにインクレメントされるからである。しかし、機能的観点からは、この回路はアドレス復号を含む拡散符号を記憶する第１の部分およびアドレスを生成し拡散符
号出力を制御する第２の部分を持つものとみなすことができる。この観点からは、拡散符号とアドレス復号を記憶する第１の部分は組み合わせ論理回路であり、一方アドレスを生成し拡散符号出力を制御する第２の部分は順序回路である。当然のことだが、この組み合わせ論理回路部分と順序回路部分の区別は機能レベルでは明確だが、物理的実装のレベルではこの２つの部分は一般に統合されている（下記参照）。
【００７６】
当業者は符号記憶装置に関する他の様々な仕様も可能であることに気付くであろう。たとえば、ｐｈｓｅｔが常にアクティブであると規定されるように別表１の実施態様を修正してもよい。この場合、回路はｐｈａｓｅによって特定されたアドレスによって規定される符号チップを出力する。このような実施態様においては、回路自身の中には状態情報は存在しないので、符号列内の位置に関するこの情報は外部に、たとえばｐｈａｓｅ信号を提供する回路部品によって保持されなければならない（そしてｐｈａｓｅ信号をインクレメントすることができる）。理論的には、このような実装により、符号記憶装置は純粋に組み合わせ論理回路になるが、実際には一部、順序回路として提供されることが多い。
【００７７】
図６は別表１のＶＨＤＬコードから論理合成によって導かれたネットリストに基づいた模式図の一例である。回路には上から下へ順にｐｈｓｅｔ、ｔｉｃｋ、ｐｈａｓｅ  （５：０）、ｒｓｔｎおよびｃｌｋの５つの入力とｃｏｄｅの一つの出力がある。回路は主にゲートの形態の組み合わせ論理回路を含む（図６における四角はゲートの組み合わせに相当する）。図６の回路は７つのフリップ・フロップ（すべてイネーブル入力のｃｌｋ信号とｒｓｔｎ入力に下方で接続されている）。これらの７つのフリップ・フロップのうちの６つはアドレスの６つのビットを保持するのに有効に使用される。残りのフリップ・フロップは符号出力の一個のチップをバッファリングするのに用いられるが、他の実施態様では、これは省略される。（このアドレス・フリップ・フロップは図６のレイアウトの内の比較的高い割合を占める、というのは、符号は短くわずか６４チップだからである。より長い符号に対しては、アドレス・フリップ・フロップが回路の中に占める割合はさほどではない）。図６のネットリストは部品の配置とルーティング、さらに半導体製造の工程を決定するための入力として使用することができる（それぞれ図５の工程５５０と５６０に相当する）。半導体製造は、具体的装置のリソグラフィー、ＦＰＧＡの構成など、任意の方法で達成されうる。
【００７８】
当然のことだが、図６の詳細模式図（回路を表す四角に相当するゲートの組み合わせを含む）は、論理合成中にリンクされる可能性のある種々のライブラリによって特定されるので、ある種の装置の特定の製造業者の技術により決定される。（製造業者専用のライブラリは回路配置とルーティングにも使用されるかも知れない）。従って、図６に関しては、製造業者は半導体装置の契約製造を行っているＡｍｔｅｌという会社で、レイアウトはＡＳＩＣに適合されている。他の製造業者からの技術を使用すると、別表１のＶＨＤＬ回路の実装に異なるネットリストとレイアウトが導き出される。従って、図６は論理合成からの出力を説明するための大まかな模式図として提供されており、その詳細な構造は本発明の理解には重要ではない。
【００７９】
拡散符号の保存に組み合わせ論理回路を使用すると、フリップ・フロップ、スタティックＲＡＭセル、あるいは他の同様な従来型メモリ構造に基づいた標準メモリ実装に比べてゲートが著しく節約されうる。
【００８０】
【表１】
2014161012.tif 000003
表１の１段目と３段目はそれぞれ、さきに述べたとおり、ガリレオＬｌ信号およびＥ５ａ信号のための拡散符号を保持する「標準」メモリ（スタティックＲＡＭ）実装に関する見積もりに対応する。表１の２段目と４段目は図５と図６との関連で先に説明したとおり、論理合成を用いる組み合わせ論理回路に基づいた実装に対応する。表１から、組み合わせ論理回路を使用すると、標準メモリ実装に比べて、レジスタ（フリップ・フロップ）、ゲートおよび回路面積が８０％もの大きな節約になることが分かる。
【００８１】
表１の第２段および４段目の数値は論理合成（ＡＳＩＣ実装と仮定）からの出力を反映しており、単なる見積もりというよりは非常に可能性の高い実装とみなすべきである。もちろん、これらの数値は、たとえば他の製造業者からの技術、つまりＡＳＩＣではなくＦＰＧＡ等を用いる他の有力な実装に対してはわずかに変化する。たとえば、完全に特注のＶＬＳＩ実装を用いるよりコンパクトな実装を提供することも可能である。もちろん、このような特注ＶＬＳＩ実装は大量市場用受信機として商業的に発展する可能性はあるが、ＦＰＧＡやＡＳＩＣを使用するのに比べて著しく高価になる。
【００８２】
表１の下３段はＧＰＳに使用される１０２３のチップのＣＡコードに関連する。表１の６段目および７段目はそれぞれ、この符号の従来のメモリへの記憶と組み合わせ論理回路の使用を表している。ここでも、記憶コードを記憶するために組み合わせ論理回路を使用すると、ゲートと回路面積の大幅な節約ができることを示している。表１の５段目はＬＦＳＲを用いる１０２３チップの拡散符号の具体的実装に対する数値を提供する（なぜなら、ＧＰＳ符号はゴールド符号であるから）。組み合わせ論理回路に関係する実装の複雑さはＬＦＳＲ実装（比較的多数のレジスタを必要とする）と同次元のものであり、この特異なケースにおいては、よりコンパクトでさえある。従って、拡散符号記憶のために組み合わせ論理回路を使用することはゴールド符号や他の数学的に生成された符号にとってさえ魅力ある可能性を持っている。
【００８３】
当然のことだが、符号記憶に組み合わせ論理回路を使用すると、符号は事実上受信機に組み込まれる。ただし、実際には衛星集団用の拡散符号のセットは何年も安定しているようである（このことはＧＰＳのケースで確認されている）。これらの状況において、複数の拡散符号自身を変更することができるよりは、複数の拡散符号を異なる受信チャネルに柔軟に割り当てができることの方が、一般的により重要である。前者の状況は、図３および４に関して先に説明したとおり、拡散符号を記憶する組み合わせ論理回路を含む受信機を用いて対応することができる。
【００８４】
受信機は、（主たる衛星集団のための符号に加えて）少なくとも数基の予備衛星のための記憶された符号を備えていてもよい。これらの代替衛星はもとのセットにあるいずれかの衛星が故障した場合にナビゲーション衛星集団に加えられる。代替衛星に割り当てられ
る符号が前もって分かっていると仮定すると、それらは組み合わせ論理回路を用いて受信機に記憶され、必要に応じて、たとえば図３および４に関して先に説明したように、切り替えられる。他の実施態様においては、受信機はＰＲＯＭやＲＡＭのような従来のメモリを備えていてもよく、このメモリは、（ここに述べた符号記憶装置内に保持される拡散符号とともに機能するように）任意の新たな衛星拡散符号を取り込むことができる。
【００８５】
いくつかの実装においては、合成位置情報を提供するために、受信機は、たとえばガリレオとＧＰＳのような少なくとも２つの衛星集団のための拡散符号を記憶することができる。ＧＰＳ拡散符号はゴールド符号で、通常ＬＦＳＲを用いて受信機内で生成されるが、もし望むなら（チップパターン自体よりもチップパターンを生成するアルゴリズムを効果的に記憶する一つのＬＦＳＲを使用するのとは対照的に）、ＧＰＳ符号は組み合わせ論理回路を用いる完全なチップパターンとして代わりに保存され得る。表１から明らかなように、完全なＧＰＳ符号を記憶するために組み合わせ論理回路を使用するとＬＦＳＲに基づくものよりはよりコンパクトな実装が実際に得られる。従って、拡散符号を保持するために組み合わせ論理回路を使用することは、ゴールド符号に基づく符号パターンのような数学的アルゴリズムから導かれた従来の符号パターンと同様に、特異な、すなわち誂えの符号パターンとも互換性がある。当然のことだが、組み合わせ論理回路は拡散符号の一次符号および／または二次符号部分を保持するため、あるいはその結果得られた一次および二次符号の組み合わせを表す完全なビット列を保持するために用いることができる。
【００８６】
拡散符号を記憶するための組み合わせ論理回路は受信機に組み込む以外に衛星にも組み込むことができる。この場合、組み合わせ論理回路は地上へ送信される信号中で使用するための拡散符号を記憶するのに使用される。しかしながら、ここに述べた方法は一般に衛星よりはむしろ受信機について魅力的である。従って、衛星は（集団全体のための拡散符号ではなく）それ自身の拡散符号のみを保存すればよく、記憶設備にかかる制約は受信機よりは衛星に対してより顕著に緩和される。さらに、各衛星はそれ自身の拡散符号に特有の異なる符号記憶装置を必要とする。それにより、標準セットのメモリセルをすべての衛星上で使用し適宜所望の拡散符号を取り込むことのできる従来のメモリ構成に比べて、ハードウェアの検証と製造に新たな複雑性の問題が発生する。さらに、衛星は大量市場装置ではないから、受信機と同じコストの制約を受けにくい。
【００８７】
ここに述べた方法は、衛星ナビゲーション・システムへの使用を主目的とするが、同期符号、フィルタ、フィルタバンク等を生成するためにＬＦＳＲを現在使用している他のナビゲーションあるいは通信システム（衛星、陸上、あるいは海上）にも利用可能である。その一例がさきに述べた疑似衛星で、ナビゲーション衛星からの信号と類似の測位信号を地上から発生する。疑似衛星は主として高精度が必要とされる場所、たとえば、空港の周囲で採用され、衛星からの測位信号を増大（かつエミュレート）させる。従って、疑似衛星信号のための拡散符号は今述べたように組み合わせ論理回路を用いて受信機（および／または疑似衛星自体）に記憶することができる。
【００８８】
最後に、種々の実施態様を述べてきたが、これらは単なる例示であり、このような実施態様に関しては種々の変形と改良は当業者にとって自明であり特許請求の範囲に定義された本発明およびその均等の範囲に含まれる。
（別表１）
2014161012.tif 000004
【図１】
2014161012.tif 000005
【図２】
2014161012.tif 000006
【図３】
2014161012.tif 000007
【図４】
2014161012.tif 000008
【図５】
2014161012.tif 000009
【図６】
2014161012.tif 000010