(57)【要約】【課題】従来の表示装置では、画素回路毎の階調ずれを十分に防止することが出来ない問題があった。【解決手段】本発明にかかる画素回路は、発光素子ＥＬと、第１の電源配線から発光素子ＥＬに供給する電流量を画素電圧に応じて制御する駆動トランジスタＭ１と、一端が第２の電源配線に接続され、他端が駆動トランジスタＭ１に接続され、画素電圧ＶＤＡＴＡを保持する容量ＣＳＴと、容量ＣＳＴにデータ信号線を介して与えられる画素電圧を与えるか否かを切り替える第１のスイッチトランジスタＭ２と、第１の電源配線と第２の電源配線とを短絡するか否かを切り替える第２のスイッチトランジスタＭ３と、を有し、容量ＣＳＴに画素電圧ＶＤＡＴＡを充電する期間は第１の電源配線と第２の電源配線とを切り離し、駆動トランジスタＭ１を画素電圧ＶＤＡＴＡに基づき動作させる期間は第１の電源配線と第２の電源配線とを短絡する。【選択図】図１
2014115539.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
第１の電源配線から前記発光素子に供給する電流量を画素電圧に応じて制御する駆動トランジスタと、
一端が第２の電源配線に接続され、他端が前記駆動トランジスタのゲートに接続され、前記画素電圧を保持する容量と、
前記容量にデータ信号線を介して与えられる画素電圧を前記容量に与えるか否かを切り替える第１のスイッチトランジスタと、
前記第１の電源配線と前記第２の電源配線とを短絡するか否かを切り替える第２のスイッチトランジスタと、を有し、
前記第１のスイッチトランジスタ及び前記第２のスイッチトランジスタは排他的に導通状態とする画素回路。
【請求項２】
前記第１の電源配線と前記第２の電源配線を介して伝達される電圧は同一の電圧値を有する請求項１に記載の画素回路。
【請求項３】
前記第１の電源配線と前記第２の電源配線を介して伝達される電圧を生成する電圧生成回路を有する請求項２に記載の画素回路。
【請求項４】
前記第１の電源配線と前記第２の電源配線とは、互いに直交するように配置される請求項１に記載の画素回路。
【請求項５】
前記第１のスイッチトランジスタは、前記データ信号線と前記駆動トランジスタのゲートとの間に接続される請求項１乃至４のいずれか１項に記載の画素回路。
【請求項６】
前記画素回路は、さらに、
前記第１のスイッチトランジスタと同じ制御信号により制御され、前記駆動トランジスタのゲートとドレインとの間に接続される第３のスイッチトランジスタと、
前記第２のスイッチトランジスタと同じ制御信号により制御され、前記駆動トランジスタのドレインと前記発光素子との間に接続されるエミッショントランジスタと、
前記第２のスイッチトランジスタと同じ制御信号により制御され、前記駆動トランジスタのソースと前記第２の電源配線との間に接続される第４のスイッチトランジスタと、
前記第１のスイッチトランジスタにより前記容量に前記画素電圧が供給される前の期間に前記容量に初期化電圧を与える第５のスイッチトランジスタと、を有し、
前記第１のスイッチトランジスタは、前記データ信号線と前記駆動トランジスタのソースとの間に接続される請求項１乃至４のいずれか１項に記載の画素回路。
【請求項７】
格子状に配置された複数の画素回路と、前記複数の画素回路を制御する制御回路と、を有する表示装置であって、
前記複数の画素回路は、それぞれ
発光素子と、
第１の電源配線から前記発光素子に供給する電流量を画素電圧に応じて制御する駆動トランジスタと、
一端が第２の電源配線に接続され、他端が前記駆動トランジスタに接続され、前記画素電圧を保持する容量と、
前記容量にデータ信号線を介して与えられる画素電圧を与えるか否かを切り替える第１のスイッチトランジスタと、
前記第１の電源配線と前記第２の電源配線とを短絡するか否かを切り替える第２のスイッチトランジスタと、を有し、
前記制御回路は、前記第１のスイッチトランジスタと前記第２のスイッチトランジスタとを排他的に導通状態とする表示装置。
【請求項８】
前記第１の電源配線と前記第２の電源配線を介して伝達される電圧は同一の電圧値を有する請求項７に記載の表示装置。
【請求項９】
前記第１の電源配線と前記第２の電源配線を介して伝達される電圧を生成する電圧生成回路を有する請求項８に記載の表示装置。
【請求項１０】
前記第１の電源配線と前記第２の電源配線とは、互いに直交するように配置される請求項８に記載の表示装置。
【請求項１１】
前記第１のスイッチトランジスタは、前記データ信号線と前記駆動トランジスタのゲートとの間に接続される請求項８乃至１０のいずれか１項に記載の表示装置。
【請求項１２】
前記画素回路は、さらに、
前記第１のスイッチトランジスタと同じ制御信号により制御され、前記駆動トランジスタのゲートとドレインとの間に接続される第３のスイッチトランジスタと、
前記第２のスイッチトランジスタと同じ制御信号により制御され、前記駆動トランジスタのドレインと前記発光素子との間に接続されるエミッショントランジスタと、
前記第２のスイッチトランジスタと同じ制御信号により制御され、前記駆動トランジスタのソースと前記第２の電源配線との間に接続される第４のスイッチトランジスタと、
前記第１のスイッチトランジスタにより前記容量に前記画素電圧が供給される前の期間に前記容量に初期化電圧を与える第５のスイッチトランジスタと、を有し、
前記第１のスイッチトランジスタは、前記データ信号線と前記駆動トランジスタのソースとの間に接続される請求項８乃至１０のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画素回路及び表示装置に関し、特に発光素子を含む画素回路が格子状に配置された画素回路及び表示装置に関する。
【背景技術】
【０００２】
画素と、当該画素の発光状態を制御する画素回路と、が格子状に配置された有機発光表示装置等の表示装置では、画素数の増加及び解像度が向上している。そのため、表示装置では、配線幅及び素子サイズが小さくなっており、高密度化に伴って画素間の輝度ずれが問題となっている。そこで、特許文献１〜３に画素の輝度ずれを解消する技術が開示されている。
【０００３】
特許文献１では、発光素子と、発光素子に流れる電流を制御する画素回路と、を有する。そして、特許文献１では、発光素子を形成するダイオードのカソード電極に共通電圧を供給する共通電圧信号線と、カソード電極との接触部を、他の部分とはことなる積層構造で形成する。また、特許文献１では、接触部には容易に酸化されない導電膜だけを残して共通電圧信号線とカソード電極とを接続する。これにより、特許文献１では、共通信号線の歪曲を最小化して表示特性を向上させる。
【０００４】
特許文献２では、複数の画素回路に共通に接続される電流供給線のうち信号線との交差部分の線幅を、信号線との非交差部分の線幅よりも細く形成する。このパネル構造の場合、電流供給線と信号線との交差部分の面積を増やすことなく、その他の領域部分での電流供給線の線幅を広げることができる。これにより、特許文献２では、表示内容や画素位置に依存した電流供給線の電位変動を小さくできる。
【０００５】
特許文献３では、ＥＬ素子に供給する電流を決定する駆動トランジスタと、駆動トランジスタのゲート電圧を保持するための容量とを具備する。そして、容量の一方の第１の電極には、駆動トランジスタのゲート電極が接続され、容量の他方の第２の電極には、第１の電源と第２の電源が交互に接続される。また、特許文献３では、駆動トランジスタにソース信号線からの信号が印加される第１の期間には基準電圧の電源を接続し、駆動トランジスタがＥＬ素子に電流を供給する第２の期間においてＥＬアノード電源を接続する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１８３０１号公報
【特許文献２】特開２００９−１２８８７０号公報
【特許文献３】特開２０１０−２６６８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電源供給源と画素回路との距離が離れるほど当該電源配線の電圧降下が大きくなる。近年の画素数の増加及び高精細化された表示装置では、駆動トランジスタのソースに接続される電源配線の配線幅が狭くなっており、画素回路毎の電源配線の電圧降下のずれが大きくなっている。そのため、近年の表示装置では、当該電圧降下に起因する画素電圧のずれが生じ、当該画素電圧のずれに起因して輝度ずれが生じる問題がある。
【０００８】
しかしながら、特許文献１〜３を用いても、画素電圧の充電時と画素電圧の保持期間とを通して電源配線の電圧降下の影響を排除することができず、この画素電圧のずれを解消することが出来ない問題がある。
【課題を解決するための手段】
【０００９】
本発明の画素回路は、発光素子と、第１の電源配線から前記発光素子に供給する電流量を画素電圧に応じて制御する駆動トランジスタと、一端が第２の電源配線に接続され、他端が前記駆動トランジスタに接続され、前記画素電圧を保持する容量と、前記容量にデータ信号線を介して与えられる画素電圧を与えるか否かを切り替える第１のスイッチトランジスタと、前記第１の電源配線と前記第２の電源配線とを短絡するか否かを切り替える第２のスイッチトランジスタと、を有し、前記容量に画素電圧を充電する期間は前記第１の電源配線と前記第２の電源配線とを切り離し、前記駆動トランジスタを画素電圧に基づき動作させる期間は前記第１の電源配線と前記第２の電源配線とを短絡する。
【００１０】
本発明の表示装置は、格子状に配置された複数の画素回路と、前記複数の画素回路を制御する制御回路と、を有する表示装置であって、前記複数の画素回路は、それぞれ、発光素子と、第１の電源配線から前記発光素子に供給する電流量を画素電圧に応じて制御する駆動トランジスタと、一端が第２の電源配線に接続され、他端が前記駆動トランジスタに接続され、前記画素電圧を保持する容量と、前記容量にデータ信号線を介して与えられる画素電圧を与えるか否かを切り替える第１のスイッチトランジスタと、前記第１の電源配線と前記第２の電源配線とを短絡するか否かを切り替える第２のスイッチトランジスタと、を有し、前記容量に画素電圧を充電する期間は前記第１の電源配線と前記第２の電源配線とを切り離し、前記駆動トランジスタを画素電圧に基づき動作させる期間は前記第１の電源配線と前記第２の電源配線とを短絡する。
【発明の効果】
【００１１】
本発明にかかる画素回路及び表示装置によれば、画素毎の輝度ずれを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかる画素回路の回路図である。
【図２】実施の形態１にかかる制御回路が出力する制御信号のタイミングチャートである。
【図３】実施の形態１にかかる表示装置のブロック図である。
【図４】実施の形態１にかかる表示装置における電流ソースからの距離と駆動トランジスタのゲート・ソース間電圧ＶＧＳの関係を示すグラフである。
【図５】実施の形態１にかかる画素回路の比較例となる画素回路の回路図である。
【図６】実施の形態１にかかる画素回路の比較例となる画素回路を備える表示装置のブロック図である。
【図７】実施の形態２にかかる画素回路の回路図である。
【図８】実施の形態２にかかる制御回路が出力する制御信号のタイミングチャートである。
【図９】実施の形態１にかかる画素回路の比較例となる画素回路の回路図である。
【図１０】実施の形態１にかかる表示装置のブロック図である。
【発明を実施するための形態】
【００１３】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。本発明にかかる画素回路は、有機発光表示装置等の表示装置において格子状に配置されるものである。以下の説明では、まず、１つの画素回路について詳細に説明し、その後表示装置の全体について説明する。なお、本実施の形態では、ＰＭＯＳトランジスタを用いて画素回路を構成する例について説明するが、ＮＭＯＳトランジスタを含む画素回路に対して本発明を適用することを妨げるものではない。
【００１４】
図１に実施の形態１にかかる画素回路１の回路図を示す。図１に示すように、画素回路１は、発光素子ＥＬ、駆動トランジスタＭ１、容量ＣＳＴ、第１のスイッチトランジスタＭ２、第２のスイッチトランジスタＭ３と、を有する。
【００１５】
発光素子ＥＬは、例えば発光ダイオードである。この発光ダイオードは、アノードが駆動トランジスタＭ１のドレインに接続され、カソードが接地電圧ＥＬＶＳＳが供給される接地電源配線に接続される。
【００１６】
駆動トランジスタＭ１は、第１の電源電圧ＥＬＶＤＤ１が供給される第１の電源配線から発光素子ＥＬに供給する電流量を画素電圧ＶＤＡＴＡに応じて制御する。この画素電圧ＶＤＡＴＡは、容量ＣＳＴに書き込まれる電圧であって、駆動トランジスタＭ１のゲート・ソース間の電圧を設定するものである。実施の形態１にかかる画素回路１では、容量ＣＳＴに書き込まれる電圧は、画素電圧ＶＤＡＴＡと実質的に同じ電圧が書き込まれる。
【００１７】
容量ＣＳＴは、一端が第２の電源電圧ＥＬＶＤＤ２が供給される第２の電源配線に接続され、他端が駆動トランジスタＭ１のゲートに接続され、画素電圧ＶＤＡＴＡに対応した電圧を保持する。
【００１８】
第１のスイッチトランジスタＭ２は、データ信号ＤＡＴＡが伝達されるデータ信号線を介して与えられる画素電圧ＶＤＡＴＡを容量ＣＳＴに与えるか否かを切り替える。より具体的には、実施の形態１では、第１のスイッチトランジスタＭ２は、データ信号ＤＡＴＡが伝達されるデータ信号線と駆動トランジスタＭ１のゲートとの間に接続される。この第１のスイッチトランジスタＭ２は、第１の走査線信号ＳＣＡＮｎ（ｎは走査線の番号を示す整数）により導通状態となるか、遮断状態となるかが切り替えられる。この第１の走査線信号ＳＣＡＮｎは、後述する制御回路により出力されるものである。
【００１９】
第２のスイッチトランジスタＭ３は、第１の電源電圧ＥＬＶＤＤ１が供給される第１の電源配線と第２の電源電圧ＥＬＶＤＤ２が供給される第２の電源配線とを短絡するか否かを切り替える。第２のスイッチトランジスタＭ３は、第２の走査線信号ＥＭｎにより導通状態となるか、遮断状態となるかが切り替えられる。この第２の走査線信号ＥＭｎは、後述する制御回路により出力されるものである。
【００２０】
また、実施の形態１にかかる表示装置では、第１の電源配線と第２の電源配線は、直交するように配置される。つまり、第１の電源配線は、格子状に配置された画素回路のうち同一列に並ぶ画素回路に第１の電源電位ＥＬＶＤＤ１を与え、第２の電源配線は、格子状に配置された画素回路のうち同一行に並ぶ画素回路に第２の電源電圧ＥＬＶＤＤ２を与える。さらに、実施の形態１にかかる表示装置では、第１の電源電圧ＥＬＶＤＤ１と第２の電源電圧ＥＬＶＤＤ２は、同一の電圧を有する。つまり、実施の形態１にかかる表示装置では、第１の電源配線と第２の電源配線とを第２のスイッチトランジスタＭ３により短絡しても問題は生じない。
【００２１】
ここで、実施の形態１にかかる表示装置における第１のスイッチトランジスタＭ２と第２のスイッチトランジスタＭ３の制御方法について説明する。そこで、図２に制御回路が出力する制御信号（例えば、第１の走査線信号ＳＣＡＮｎ、第２の走査線信号ＥＭｎ）のタイミングチャートを示す。図２に示すように、実施の形態１にかかる表示装置では、第１の走査線信号ＳＣＡＮｎと第２の走査線信号ＥＭｎは、互いに反転した論理レベルを有する信号である。つまり、実施の形態１にかかる表示装置では、第１のスイッチトランジスタＭ２と第２のスイッチトランジスタＭ３は、排他的に導通状態となる。
【００２２】
続いて、実施の形態１にかかる表示装置について詳細に説明する。図３に実施の形態１にかかる表示装置のブロック図を示す。図３に示すように、実施の形態１にかかる表示装置は、駆動トランジスタＭ１、発光素子ＥＬ、容量ＣＳＴ、第１のスイッチトランジスタＭ２、第２のスイッチトランジスタＭ３により構成される画素回路が格子状に配置される。そして、表示装置は、当該画素回路を制御する制御回路として、電流ソース１０、データ信号制御回路１１、走査線信号制御回路１２、電圧ソース１３を有する。
【００２３】
電流ソース１０は、第１の電源配線に供給する電圧を第１の電源電圧ＥＬＶＤＤ１で維持し、第１の電源配線を介して発光素子ＥＬに駆動電流ｉＯＬＥＤを供給する。この第１の電源配線は、画素回路の列ごとに設けられており、電流ソース１０は、列ごとに第１の電源電圧ＥＬＶＤＤ１及び駆動電流ｉＯＬＥＤを供給する。また、第１の電源配線は、画素回路間の配線長毎に寄生抵抗Ｒを有する。
【００２４】
データ信号制御回路１１は、図示しない他の回路から与えられたデータの値に応じた電圧レベルの画素電圧ＶＤＡＴＡを有するデータ信号ＤＡＴＡを生成し、当該データ信号により画素回路の容量ＣＳＴに保持される電圧を設定する。
【００２５】
走査線信号制御回路１２は、図示しない他の回路から与えられたタイミング信号に応じて１行目に配置される画素回路からｎ行目に配置される画素回路までを順次活性化する。より具体的には、走査線信号制御回路１２は、制御信号として、第１の走査線信号ＳＣＡＮ１〜ＳＣＡＮｎ及び第２の走査線信号ＥＭ１〜ＥＭｎを順次出力する。そして、走査線信号制御信号１２は、１行目に配置される画素回路からｎ行目に配置される画素回路に対して、順次、画素回路の容量ＣＳＴに画素電圧ＶＤＡＴＡに対応した電圧を設定するデータ更新処理と画素電圧ＶＤＡＴＡに基づき発光素子ＥＬを発光させる表示処理とを行う。
【００２６】
電圧ソース１３は、同一列に配置される画素回路毎に第２の電源電圧ＥＬＶＤＤ２を供給する。このとき、電圧ソース１３は、第２の電源電圧ＥＬＶＤＤ２として、第１の電源電圧ＥＬＶＤＤ１と同じ電圧を出力する。また、図３に示すように、実施の形態１にかかる表示装置は、第１の電源配線と第２の電源配線とが直交するように形成される。
【００２７】
続いて、実施の形態１にかかる表示装置の動作について説明する。まず、実施の形態１にかかる表示装置では、第１の電源配線がデータ信号線と同じ方向に設けられ、第１の電源配線を介して第１の電源電圧ＥＬＶＤＤ１を各画素回路の駆動トランジスタＭ１に与える。各画素回路の駆動トランジスタＭ１は、常に飽和領域で動作するように設定され、容量ＣＳＴに保持された電圧に応じた電流を発光素子ＥＬに供給する定電流源として機能する。
【００２８】
一方、第２の電源電圧ＥＬＶＤＤ２を伝達する第２の電源配線は、走査線と同じ方向に設けられ、第１の電源電圧ＥＬＶＤＤ１と同じ電圧を有する第２の電源電位ＥＬＶＤＤ２を各画素回路の容量ＣＳＴに供給する。
【００２９】
そして、走査線信号制御回路１２により、走査線が順次選択され、選択された走査線に対応する第１の走査線信号が活性化される。活性化された第１の走査線信号が与えられた走査線上の画素回路の第１のスイッチトランジスタＭ２は導通状態（例えば、オン状態）となり、各画素回路の容量ＣＳＴにデータ信号ＤＡＴＡの画素電圧ＶＤＡＴＡ（例えば、階調データ）に対応する電圧が書き込まれる。
【００３０】
このとき、第２のスイッチトランジスタＭ３は、遮断状態となるように第２の走査信号により制御される。そのため、画素電圧ＶＤＡＴＡが書き込まれるデータ更新期間においては、第２の電源電圧ＥＬＶＤＤ２は、容量ＣＳＴにのみ与えられる。ここで、第２の電源電圧ＥＬＶＤＤ２を伝達する第２の電源配線には電流ｉＯＬＥＤを消費する発光素子ＥＬは接続されず、第２の電源配線には容量ＣＳＴに供給される電流ｉＣＳＴのみが流れる。これにより、この電流ｉＣＳＴは、第１の電源配線に流れる電流ｉＯＬＥＤに比べて極めて小さいため、第２の電源電圧ＥＬＶＤＤ２に伝達される第２の電源電圧ＥＬＶＤＤ２は、ほとんど電圧降下を生じることなく電圧ソース１３から離れた画素回路まで伝達される。つまり、実施の形態１にかかる表示装置では、データ更新期間において、電流ソース１０の出力点付近とほぼ同じ電圧を有する第２の電源電圧ＥＬＶＤＤ２に基づき画素電圧ＶＤＡＴＡに対応した電圧が容量ＣＳＴに書き込まれる。
【００３１】
上記動作により、実施の形態１にかかる表示装置では、電流ソース１０からの距離に関わらず、データ信号の画素電圧ＶＤＡＴＡの電圧レベルとずれの少ない電圧が画素回路の容量ＣＳＴに書き込まれる。ここで、各画素回路の駆動トランジスタＭ１のゲート端子の電位ＶＧＡＴＥは、第１の電源電圧ＥＬＶＤＤ１と第２の電源電圧ＥＬＶＤＤ２の電圧値をＥＬＶＤＤとすると（１）式で表すことができる。
【数１】
2014115539.tif 000003
【００３２】
さらに、データ更新期間が終了した後、第１の走査線信号が非選択となると、走査線上の画素回路の第１のスイッチトランジスタＭ２が遮断状態（例えば、オフ状態）となり、走査線上の各画素回路の発光素子は発光状態となる。このとき、第２のスイッチトランジスタＭ３がオン状態となり、第１の電源配線と第２の電源配線が短絡される。この結果、第１の電源電圧ＥＬＶＤＤ１の電位レベルが降下しても、駆動トランジスタＭ１のゲート・ソース間電圧ＶＧＳは、画素電圧ＶＤＡＴＡとほぼ同じになる。ここで、発光素子ＥＬが発光状態となった場合の駆動トランジスタＭ１のゲート・ソース間電圧ＶＧＳは（２）式で表すことができる。
【数２】
2014115539.tif 000004
【００３３】
つまり、実施の形態１にかかる表示装置では、第１の電源電圧ＥＬＶＤＤ１の電圧降下の影響を受けることなく駆動トランジスタＭ１が画素電圧ＶＤＡＴＡを精度良く反映した階調表示を行うことができる。
【００３４】
次いで、実施の形態１にかかる表示装置における電流ソース１０からの距離と駆動トランジスタＭ１のゲート・ソース間電圧ＶＧＳの関係を示すグラフを図４に示す。図４に示すように、電流ソース１０からの距離が遠くなるほど第１の電源電圧ＥＬＶＤＤ１の電圧値は降下する。一方、第２の電源電圧ＥＬＶＤＤ２は、電流ソース１０からの距離に関わらずほぼ一定の電圧を維持する。つまり、実施の形態１にかかる表示装置では、電流ソース１０と画素回路との距離に関わらず容量ＣＳＴにデータ信号ＤＡＴＡの画素電圧ＶＤＡＴＡとのずれがない電圧を書き込むことが可能になる。
【００３５】
ここで、従来の手法を比較例として挙げ、従来例（例えば、特許文献１、２に記載の画素回路）との比較により実施の形態１にかかる画素回路及び表示装置の効果をさらに説明する。そこで、実施の形態１にかかる画素回路の比較例となる従来の画素回路１００の回路図を図５に示す。図５に示すように、従来の画素回路１００は、容量ＣＳＴの一方の端子及び駆動トランジスタＭ１０１のソースが第１の電源電圧ＥＬＶＤＤ１が供給される第１の電源配線に接続される。発光素子ＥＬは、駆動トランジスタＭ１０１のドレインと接地端子との間に接続される。容量ＣＳＴの他方の端子及びスイッチトランジスタＭ１０２の一方の端子は駆動トランジスタＭ１０１のゲートに接続される。スイッチトランジスタＭ１０２の他方の端子はデータ信号ＤＡＴＡが伝達されるデータ信号線に接続される。
【００３６】
つまり、従来の画素回路１００は、容量ＣＳＴへの画素電圧ＶＤＡＴＡの書き込みが第１の電源電圧ＥＬＶＤＤ１を基準に行われる。また、従来の画素回路１００では、発光素子ＥＬの駆動も第１の電源電圧ＥＬＶＤＤ１を基準に行われる。
【００３７】
次いで、従来の画素回路１００を備える従来の表示装置のブロック図を図６に示す。図６に示すように、従来の表示装置は、画素回路が格子状に配置される。また、従来の表示装置は、実施の形態１にかかる表示装置から電圧ソース１３を削除した構成となる。さらに、従来の表示装置では、電流ソース１１０が第１の電源電圧ＥＬＶＤＤ１を出力する。また、走査線信号制御回路１１２は、第１の走査線信号ＳＣＡＮ１〜ＳＣＡＮｎのみを出力する構成を有する。なお、従来の画素回路１００では第２の電源電圧ＥＬＶＤＤ２は生成されない。そして、図６に示すように、従来の表示装置では、画素回路間を接続する電源配線の寄生抵抗Ｒにより、電流ソース１１０から距離に応じた電圧降下が生じる。
【００３８】
ここで、従来の表示装置における第１の電源電圧ＥＬＶＤＤ１の電圧降下についてさらに詳細に説明する。第１の電源電圧ＥＬＶＤＤ１を伝達する電源配線は、データ線方向に配設される。各画素回路の駆動トランジスタＭ１は、常に飽和領域で動作するように設定され、画素電圧ＶＤＡＴＡの電位レベルに応じた電流を発光素子ＥＬに供給する定電流源として動作する。このとき、発光素子ＥＬに流れる電流Ｉｄｓは、（３）式で示すことができる。
【数３】
2014115539.tif 000005
ここで、Ｗは駆動トランジスタＭ１０１のチャネル幅、Ｌは駆動トランジスタＭ１０１のチャネル長、μｎは駆動トランジスタＭ１０１のキャリア移動度、Ｃｏｘは駆動トランジスタＭ１０１の単位面積当たりのゲート容量、ＶＧＳは駆動トランジスタＭ１０１のゲート・ソース間電圧、Ｖｔｈは駆動トランジスタＭ１０１の閾値電圧である。
【００３９】
実施の形態１にかかる表示装置及び従来の表示装置では、各画素回路の表示階調に応じて設定した画素電圧ＶＤＡＴＡを保持容量ＣＳＴに書き込むことにより、駆動トランジスタＭ１０１のゲート・ソース間電圧ＶＧＳが表示階調に応じた設定電圧に維持される。そして、設定されたゲート・ソース間電圧ＶＧＳに応じた電流Ｉｄｓが駆動トランジスタＭ１０１を介して発光素子ＥＬへ供給される。発光素子ＥＬは、供給された電流Ｉｄｓに対応する階調の輝度で発光することになる。このとき、従来の表示装置では、図４に示すように、第１の電源電圧ＥＬＶＤＤ１の電圧レベルは、電源配線の寄生抵抗Ｒの影響により、電流ソース１１０から遠方へ向かうに従い降下する。この電圧降下量Ｖｄｒｏｐは、（４）式により表すことができる。
【数４】
2014115539.tif 000006
ここで、ｉＯＬＥＤは最大発光輝度で発光する発光素子ＥＬへの供給電流、Ｒは電源配線の寄生抵抗、ｎはデータ信号線上の画素数である。
【００４０】
上記（４）式より、電流ソース１１０から離れた画素回路における駆動トランジスタＭ１０１のドレイン・ソース間電圧ＶＤＳは、電流ソース１１０に近い画素回路のドレイン・ソース間電圧ＶＤＳよりも小さくなり、本来同じ輝度であるはずにも関わらず、結果的に発光素子の間に発光輝度差が生じることになる。
【００４１】
ここで、特許文献２では、上記電圧降下の問題を解決するために、電源配線の配線抵抗を下げることが提案されている。しかし、高精細化が進むに従って、配線抵抗が増大することは避けられず、根本的な解決にはならない。また、実施の形態１にかかる画素回路１のようにＰチャネル型トランジスタを用いた画素回路では他の問題も生じることになる。例えば、データ信号線を伝達するデータ信号により容量ＣＳＴに画素電圧ＶＤＡＴＡが書き込まれると、電流ソース１１０に近い画素回路（例えば、１行目の走査線信号に接続される画素回路）の駆動トランジスタＭ１０１のゲート・ソース間電圧ＶＧＳ１は、（５）式で表される。
【数５】
2014115539.tif 000007
これに対して、電流ソース１１０から離れた画素回路（例えば、１行目の走査線信号に接続される画素回路）の駆動トランジスタＭ１０１のゲート・ソース間電圧ＶＧＳｎは、（６）式で表される。
【数６】
2014115539.tif 000008
【００４２】
特許文献２に記載の技術では、上記（５）式及び（６）式で表されるゲート・ソース間電圧の差については解消することが出来ない問題がある。
【００４３】
これに対して、特許文献３に記載の技術では、データ更新期間に第１の電源電圧ＥＬＶＤＤ１とは異なる基準電圧を基準に各画素回路の容量ＣＳＴに画素電圧ＶＤＡＴＡを設定するものであるため、（５）式及び（６）式で表されるゲート・ソース間電圧の差については解消することができる。しかし、特許文献３では、発光期間に基準電圧を画素回路から切り離し、容量ＣＳＴ及び駆動トランジスタのソースに電源電圧を与える。そのため、特許文献３を適用したとしても、画素回路と電流ソースとの距離の違いによるドレイン・ソース間電圧ＶＤＳの差については解消することが出来ない問題がある。
【００４４】
なお、特許文献１では、発光素子ＥＬとして機能するダイオードのカソード側のばらつきを解消するものであり、電源電圧の電圧降下の問題について解決することが出来ない。
【００４５】
上記説明より、実施の形態１にかかる表示装置では、画素回路１がデータ更新期間に第２の電源電圧ＥＬＶＤＤ２を基準にした容量ＣＳＴへの画素電圧ＶＤＡＴＡの書き込みを行う。これにより、実施の形態１にかかる表示装置は、電流ソース１０からの距離によらず、各画素回路にデータ信号の画素電圧ＶＤＡＴＡとのずれがない電圧を容量ＣＳＴに書き込むことができる。
【００４６】
また、実施の形態１にかかる表示装置では、発光期間において、画素回路１に第１の電源電圧ＥＬＶＤＤ１を供給する第１の電源配線と、画素回路１に第２の電源電圧ＥＬＶＤＤ２を供給する第２の電源配線と、を第２のスイッチトランジスタＭ３により短絡する。これにより、実施の形態１にかかる表示装置では、発光期間における第１の電源電圧ＥＬＶＤＤ１の電圧降下を第２の電源電圧ＥＬＶＤＤ２で補完することになり、電流ソース１０からの距離の違いによる駆動トランジスタＭ１のドレイン・ソース間電圧の差を小さくすることができる。
【００４７】
このように、実施の形態１にかかる表示装置は、画素回路と電流ソース１０との間の距離によらず、画素電圧ＶＤＡＴＡのずれ及び駆動トランジスタＭ１のドレイン・ソース間電圧の差を解消することで、発光素子ＥＬの輝度ずれを解消することができる。
【００４８】
＜実施の形態２＞
本発明は、図１に示した回路形式以外の回路形式の画素回路にも適用可能である。そこで、実施の形態２では、別の回路形式の画素回路に本発明を適用した例について説明する。実施の形態２にかかる画素回路２の回路図を図７に示す。
【００４９】
図７に示すように、実施の形態２にかかる画素回路２は、駆動トランジスタＭ１１、発光素子ＥＬ、第１のスイッチトランジスタＭ１５、第２のスイッチトランジスタＭ１７、第３のスイッチトランジスタＭ１２、エミッショントランジスタＭ１３、第４のスイッチトランジスタＭ１４、第５のスイッチトランジスタＭ１６を有する。
【００５０】
発光素子ＥＬは、例えば発光ダイオードである。この発光ダイオードは、アノードが駆動トランジスタＭ１のドレインに接続され、カソードが接地電圧ＥＬＶＳＳが供給される接地電源配線に接続される。
【００５１】
駆動トランジスタＭ１１は、第１の電源電圧ＥＬＶＤＤ１が供給される第１の電源配線から発光素子ＥＬに供給する電流量を画素電圧ＶＤＡＴＡに応じて制御する。この画素電圧ＶＤＡＴＡは、容量ＣＳＴに書き込まれる電圧を設定するものであって、駆動トランジスタＭ１のゲート・ソース間の電圧を設定するものである。実施の形態２にかかる画素回路２では、容量ＣＳＴに書き込まれる電圧は、ＶＤＡＴＡ−｜Ｖｔｈ｜となる。
【００５２】
容量ＣＳＴは、一端が第２の電源電圧ＥＬＶＤＤ２が供給される第２の電源配線に接続され、他端が駆動トランジスタＭ１１のゲートに接続され、画素電圧ＶＤＡＴＡに対応した電圧を保持する。
【００５３】
第１のスイッチトランジスタＭ１５は、データ信号ＤＡＴＡが伝達されるデータ信号線を介して与えられる画素電圧ＶＤＡＴＡを容量ＣＳＴに与えるか否かを切り替える。より具体的には、実施の形態２では、第１のスイッチトランジスタＭ１５は、データ信号ＤＡＴＡが伝達されるデータ信号線と駆動トランジスタＭ１１のソースとの間に接続される。また、第３のスイッチトランジスタＭ１２は、第１のスイッチトランジスタＭ１５と同じ制御信号により制御され、駆動トランジスタＭ１１のゲートとドレインとの間に接続される。この第１のスイッチトランジスタＭ１５及び第３のスイッチトランジスタＭ１２は、第１の走査線信号ＳＣＡＮｎ（ｎは走査線の番号を示す整数）により導通状態となるか、遮断状態となるかが切り替えられる。第１のスイッチトランジスタＭ１５及び第３のスイッチトランジスタが共に導通状態となった場合、駆動トランジスタＭ１１は、ダイオード接続された状態となり、容量ＣＳＴの駆動トランジスタＭ１１側の端子には、データ信号線に伝達される画素電圧ＶＤＡＴＡに対応した電圧（例えば、ＶＤＡＴＡ−｜Ｖｔｈ｜）が与えられる。なお、この第１の走査線信号ＳＣＡＮｎは、後述する制御回路により出力されるものである。
【００５４】
第２のスイッチトランジスタＭ１７は、第１の電源電圧ＥＬＶＤＤ１が供給される第１の電源配線と第２の電源電圧ＥＬＶＤＤ２が供給される第２の電源配線とを短絡するか否かを切り替える。第２のスイッチトランジスタＭ１７は、第２の走査線信号ＥＭｎにより導通状態となるか、遮断状態となるかが切り替えられる。この第２の走査線信号ＥＭｎは、後述する制御回路により出力されるものである。
【００５５】
エミッショントランジスタＭ１３は、第２のスイッチトランジスタＭ１７と同じ制御信号により制御され、駆動トランジスタＭ１１のドレインと発光素子ＥＬとの間に接続される。第４のスイッチトランジスタＭ１４は、第２のスイッチトランジスタＭ１７と同じ制御信号により制御され、駆動トランジスタＭ１４のソースと第２の電源配線との間に接続される。第５のスイッチトランジスタＭ１６は、第１のスイッチトランジスタＭ１５により容量ＣＳＴにデータ信号の画素電圧が供給される前の期間に容量ＣＳＴに初期化電圧ＶＩＮＴを与える。
【００５６】
また、実施の形態２にかかる表示装置においても、実施の形態１にかかる表示装置と同様に、第１の電源配線と第２の電源配線は、直交するように配置される。さらに、実施の形態２にかかる表示装置においても、実施の形態１にかかる表示装置と同様に、第１の電源電圧ＥＬＶＤＤ１と第２の電源電圧ＥＬＶＤＤ２は、同一の電圧を有する。
【００５７】
ここで、実施の形態２にかかる表示装置における画素回路２の制御方法について説明する。そこで、図８に制御回路が出力する制御信号（例えば、第１の走査線信号ＳＣＡＮｎ、ＳＣＡＮｎ−１、第２の走査線信号ＥＭｎ）のタイミングチャートを示す。図８に示すように、実施の形態２にかかる表示装置では、第１の走査線信号ＳＣＡＮｎ−１は、第１の走査線信号ＳＣＡＮｎの１行前の走査線に接続される画素回路に与えられる走査線信号である。そのため、第１の走査線信号ＳＣＡＮｎ−１は、第１の走査線信号ＳＣＡＮｎよりも前にロウレベルとなる期間を有する。
【００５８】
図７に示す画素回路２は、第１の走査線信号ＳＣＡＮｎ−１がロウレベルとなる期間は、第１の走査線信号ＳＣＡＮｎがハイレベルかつ第２の走査線信号ＥＭｎがハイレベルとなる。そのため、第１の走査線信号ＳＣＡＮｎ−１がロウレベルとなる期間は、第５のトランジスタＭ１６が導通状態となることで、容量ＣＳＴに保持されている電圧が初期化電圧ＶＩＮＴとなる。そして、容量ＣＳＴに保持されている電圧が初期化電圧ＶＩＮＴとなることで、駆動トランジスタＭ１１は導通状態となる。
【００５９】
そして、実施の形態２にかかる表示装置では、第１の走査線信号ＳＣＡＮｎ−１がロウレベルからハイレベルとなった後に第１の走査線信号ＳＣＡＮｎをハイレベルからロウレベルとし、第２の走査線信号ＥＭｎをハイレベルで維持する。これにより、実施の形態２にかかる表示装置は、スイッチトランジスタＭ１５、駆動トランジスタＭ１１、及び、スイッチトランジスタＭ１２を介して容量ＣＳＴに画像電圧ＶＤＡＴＡを書き込む。そして、駆動トランジスタＭ１１のゲート・ソース間電圧ＶＧＳが駆動トランジスタＭ１１の閾値電圧Ｖｈｔになると駆動トランジスタＭ１１が遮断状態となり、容量ＣＳＴには画像電圧ＶＤＡＴＡに対応した電圧（例えば、ＶＤＡＴＡ−｜Ｖｔｈ｜）が保持される。このように、実施の形態２にかかる表示装置では、初期化電圧ＶＩＮＴにより容量ＣＳＴを初期化し、その後、スイッチトランジスタＭ１５、Ｍ１２と、スイッチトランジスタＭ１７、Ｍ１３、Ｍ１４と、を排他的に導通状態とする。これにより、実施の形態２にかかる表示装置においても、実施の形態１にかかる表示装置と同様に、データ更新期間に第２の電源電圧ＥＬＶＤＤ２のみを基準として画素電圧ＶＤＡＴＡを書き込むことができる。
【００６０】
続いて、実施の形態２にかかる表示装置は、第１の走査線信号ＳＣＡＮｎをハイレベルに遷移させると共に、第２の走査線信号ＥＭｎをロウレベルに遷移させる。これにより、実施の形態２にかかる表示装置では、第１の電源電圧ＥＬＶＤＤ１を供給する第１の電源配線と第２の電源電圧ＥＬＶＤＤ２を供給する第２の電源配線とが短絡される。そして、実施の形態２にかかる表示装置では、第１の電源電圧ＥＬＶＤＤ１及び第２の電源電圧ＥＬＶＤ２が容量ＣＳＴの一方の端子及び駆動トランジスタＭ１１のソースに供給され、駆動トランジスタＭ１１を画素電圧ＶＤＡＴＡに対応した電圧に応じた定電流源として動作させ、発光素子ＥＬを発光させる。
【００６１】
ここで、第２のスイッチトランジスタＭ１７を用いない画素回路２００を比較例として説明する。そこで、画素回路２の比較例となる画素回路２００の回路図を図９に示す。図９に示すように、画素回路２００は、トランジスタＭ１１〜Ｍ１６に対応するトランジスタとしてトランジスタＭ１１１〜Ｍ１１６を有する。また、画素回路２００では、第１の電源電圧ＥＬＶＤＤ１が直接容量ＣＳＴ及びトランジスタＭ１１４の一方の端子に与えられる。なお、画素回路２００では、第２の電源電圧ＥＬＶＤＤ２は用いられない。
【００６２】
つまり、画素回路２００は、容量ＣＳＴへの画素電圧ＶＤＡＴＡの書き込みと、発光素子ＥＬの駆動とが、ともに電圧降下が生じる第１の電源電圧ＥＬＶＤＤ１を基準に行われる。つまり、画素回路２００を用いた表示装置では、画素回路の位置が電流ソース１０から離れるほど第１の電源電圧ＥＬＶＤＤ１の電圧降下に起因した画素電圧ＶＤＡＴＡのずれ及び駆動トランジスタＭ１１１のドレイン・ソース間電圧ＶＤＳの差が大きくなる問題がある。
【００６３】
上記説明より、実施の形態２にかかる画素回路２においても、実施の形態１にかかる表示装置と同様に、データ更新期間に第２の電源電圧ＥＬＶＤＤ２のみを基準とした画素電圧ＶＤＡＴＡを書き込み、発光期間に第１の電源電圧ＥＬＶＤＤ１と第２の電源電圧ＥＬＶＤＤ２とを駆動トランジスタＭ１１に与えることができる。これにより、実施の形態２にかかる画素回路２を用いた表示装置においても、画素電圧ＶＤＡＴＡのずれ及び駆動トランジスタＭ１１１のドレイン・ソース間電圧ＶＤＳの差を低減することができる。
【００６４】
なお、実施の形態２にかかる画素回路２では、画素電圧ＶＤＡＴＡの書き込み時に、駆動トランジスタＭ１１をダイオード接続とし、第３のスイッチトランジスタＭ１２を介して画素電圧を容量ＣＳＴに与えることで、駆動トランジスタＭ１１の閾値ばらつきを補正することができる。
【００６５】
＜実施の形態３＞
実施の形態３にかかる表示装置のブロック図を図１０に示す。図１０に示すように、実施の形態３にかかる表示装置は、図３に示した実施の形態１にかかる表示装置に、電圧生成回路２０を追加したものである。
【００６６】
電圧生成回路２０は、電源電圧ＥＬＶＤＤを生成し、電流ソース１０及び電圧ソース１３に分配する。そして、電流ソース１０は、電圧生成回路２０が生成した電源電圧ＥＬＶＤＤをさらに列毎に設けられる第１の電源配線に分配する。また、電圧ソース１３は、電圧生成回路２０が生成した電源電圧ＥＬＶＤＤをさらに行毎に設けられる第２の電源配線に分配する。つまり、実施の形態３にかかる表示装置では、電圧生成回路２０が生成した電源電圧ＶＤＤを分配することで第１の電源電圧ＥＬＶＤＤ１及び第２の電源電圧ＥＬＶＤＤ２を画素回路に与える。
【００６７】
このように、１つの電圧生成回路２０で生成した電源電圧ＥＬＶＤＤを分配して第１の電源電圧ＥＬＶＤＤ１及び第２の電源電圧ＥＬＶＤＤ２を生成することで、第１の電源電圧ＥＬＶＤＤ１及び第２の電源電圧ＥＬＶＤＤ２は同じ電圧となる。また、第１の電源配線と第２の電源配線とを第２のスイッチトランジスタＭ３により短絡しても問題は生じない。さらに、１つの電圧生成回路２０で生成した電源電圧ＥＬＶＤＤを分配して第１の電源電圧ＥＬＶＤＤ１及び第２の電源電圧ＥＬＶＤＤ２を生成することで、第１の電源配線と第２の電源配線とを短絡することによる電源配線の電圧低下をより効果的に防止することが出来る。
【００６８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６９】
１  画素回路
２  画素回路
１０  電流ソース
１１  データ信号制御信号
１２  走査線信号制御回路
１３  電圧ソース
２０  電圧生成回路
ＣＳＴ  容量
ＥＬ  発光素子
Ｍ１〜Ｍ３  トランジスタ
Ｍ１１〜Ｍ１７  トランジスタ
【図１】
2014115539.tif 000009
【図２】
2014115539.tif 000010
【図３】
2014115539.tif 000011
【図４】
2014115539.tif 000012
【図５】
2014115539.tif 000013
【図６】
2014115539.tif 000014
【図７】
2014115539.tif 000015
【図８】
2014115539.tif 000016
【図９】
2014115539.tif 000017
【図１０】
2014115539.tif 000018