(57)【要約】【課題】  素子間での電流アンバランスを小さくして、さらなる高効率化を実現可能なインバータ装置を提供する。【解決手段】  インバータ装置１においては、出力端子電極５０の中間部５０ｃに貫通孔５０ｈが設けられており、その貫通孔５０ｈが、出力端子電極５０の外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部５０ｂとの間の電流経路を延長するため、外部接続部５０ｂと各半導体素子３０との距離が異なることに起因した電流経路長のばらつきを抑制することができる。このため、半導体素子３０における電流量及び電流の変化量が均一化されるので、半導体素子３０のスイッチング素子における発熱やサージ電圧等が均一化される。よって、インバータ装置１によれば、素子間での電流アンバランスを小さくして、さらなる高効率化を実現することが可能となる。【選択図】図３
2014033544.tif 000002
【特許請求の範囲】
【請求項１】
導体パターンが設けられた主面を有する基板と、
前記基板の前記主面に沿った所定の方向に配列されて前記導体パターン上に設けられ、互いに並列接続されてブリッジ回路の上アーム及び下アームのそれぞれを構成する複数のスイッチング素子と、
前記複数のスイッチング素子に沿うように前記所定の方向に沿って延在して前記導体パターン上に設けられた延在部と、外部端子を接続するための外部接続部とを有する端子電極と、
前記複数のスイッチング素子のうちの前記外部接続部に相対的に近い前記スイッチング素子と前記外部接続部との間の電流経路を延長する経路延長手段と、
を備えることを特徴とするインバータ装置。
【請求項２】
前記端子電極は、前記延在部と前記外部接続部との間の本体部を有し、
前記経路延長手段は、前記端子電極の前記本体部に設けられた欠落部分を含む、ことを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記端子電極は、前記延在部と前記外部接続部との間の本体部を有し、
前記経路延長手段は、前記端子電極の前記本体部に設けられた絶縁物充填部を含む、ことを特徴とする請求項１又は２に記載のインバータ装置。
【請求項４】
前記経路延長手段は、前記導体パターンにおける前記複数のスイッチング素子のうちの前記外部接続部に相対的に近い前記スイッチング素子に対応する部分に設けられた切欠きを含む、ことを特徴とする請求項１〜３のいずれか一項に記載のインバータ装置。
【請求項５】
前記端子電極は、前記複数のスイッチング素子のうちの前記外部接続部に相対的に遠い前記スイッチング素子と前記外部接続部との間を結ぶように前記外部接続部から前記基板の前記主面に向けて延在する稜線部を有する、ことを特徴とする請求項１〜４のいずれか一項に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換するインバータ装置に関する。
【背景技術】
【０００２】
特許文献１には、モータにＡＣ電力を供給する３相インバータとしての半導体装置が記載されている。特許文献１に記載の半導体装置は、主回路を構成する複数のスイッチング素子が搭載された主回路基板と、コンデンサが搭載されたコンデンサ基板と、主回路を制御するため制御回路を構成する電子部品が搭載された制御回路基板と、主回路基板に立設されて主回路及びコンデンサに電力を供給する正極側入力電極及び負極側入力電極と、主回路基板に立設されて主回路の各相からの出力電力を取り出す出力電極とを備えている。特に、特許文献１に記載の半導体装置においては、主回路における各相の上アーム及び下アームが、それぞれ、並列接続された複数のスイッチング素子により構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実用新案登録第３１７３５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１のように、インバータ装置における主回路の各相の上アーム及び下アームを、それぞれ、並列接続された複数のスイッチング素子で構成する場合、入力電極や出力電極から各スイッチング素子までの距離が異なるため、インバータ装置の使用時において、並列接続された素子間で電流のアンバランスが生じてしまう。すなわち、入力電極や出力電極に近いスイッチング素子は電流経路が短いため大きな電流が流れるが、入力電極や出力電極から遠いスイッチング素子は電流経路が長くなるため流れる電流が小さくなる。このような並列接続された複数の素子間での電流アンバランスは、発熱の不均一や発生するサージ電圧の不均一など、種々の問題を引き起こしてしまう。
【０００５】
本発明は、そのような事情に鑑みてなされたものであり、素子間での電流アンバランスを小さくして、さらなる高効率化を実現可能なインバータ装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係るインバータ装置は、導体パターンが設けられた主面を有する基板と、基板の主面に沿った所定の方向に配列されて導体パターン上に設けられ、互いに並列接続されてブリッジ回路の上アーム及び下アームのそれぞれを構成する複数のスイッチング素子と、複数のスイッチング素子に沿うように所定の方向に沿って延在して導体パターン上に設けられた延在部と、外部端子を接続するための外部接続部とを有する端子電極と、複数のスイッチング素子のうちの外部接続部に相対的に近いスイッチング素子と外部接続部との間の電流経路を延長する経路延長手段と、を備えることを特徴とする。
【０００７】
このインバータ装置においては、複数のスイッチング素子が所定の方向に沿って配列されて互いに並列接続されており、端子電極の外部接続部を介して外部に接続される。このため、各スイッチング素子は、その配列の位置に応じて、端子電極の外部接続部からの距離が異なっている。これに対して、このインバータ装置においては、経路延長手段が、外部接続部に相対的に近いスイッチング素子と外部接続部との間の電流経路を延長するため、外部接続部と各スイッチング素子との距離が異なることに起因した電流経路長のばらつきを抑制することができる。このため、スイッチング素子間での電流アンバランスが小さくなるので、発熱やサージ電圧等も均一化される。このように、このインバータ装置によれば、素子間での電流アンバランスを小さくして、さらなる高効率化を実現することが可能となる。
【０００８】
本発明に係るインバータ装置においては、端子電極は、延在部と外部接続部との間の本体部を有し、経路延長手段は、端子電極の本体部に設けられた欠落部分を含むことができる。また、本発明に係るインバータ装置においては、経路延長手段は、導体パターンにおける複数のスイッチング素子のうちの外部接続部に相対的に近いスイッチング素子に対応する部分に設けられた切欠きを含むことができる。これらの場合、外部接続部に相対的に近いスイッチング素子と外部接続部との間の電流経路を阻害することにより、簡単な構成で当該電流経路を延長することができる。
【０００９】
本発明に係るインバータ装置においては、端子電極は、延在部と外部接続部との間の本体部を有し、経路延長手段は、端子電極の本体部に設けられた絶縁物充電部を含むことができる。この場合、外部接続部に相対的に近いスイッチング素子と外部接続部との間の電流経路を確実に阻害し、当該電流経路を延長することができる。
【００１０】
本発明に係るインバータ装置においては、端子電極は、複数のスイッチング素子のうちの外部接続部に相対的に遠いスイッチング素子と外部接続部との間を結ぶように外部接続部から基板の主面に向けて延在する稜線部を有することができる。この場合、端子電極の稜線部によって、複数のスイッチング素子のうちの外部接続部に相対的に遠いスイッチング素子と外部接続部との間の電流経路が短縮される。よって、各スイッチング素子と外部接続部との間の電流経路長のばらつきをより一層抑制することができ、確実に高効率化を実現することが可能となる。
【発明の効果】
【００１１】
本発明によれば、素子間での電流アンバランスを小さくして、さらなる高効率化を実現可能なインバータ装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るインバータ装置の部分的な構成を示す模式図である。
【図２】図１に示されたインバータ装置の等価回路を示す図である。
【図３】図１のIII−III線に沿っての模式的な断面図である。
【図４】図１に示されたインバータ装置における経路延長手段の変形例を示す図である。
【図５】図１に示された端子電極の変形例を示す模式的な断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態に係るインバータ装置について、図面を参照して詳細に説明する。なお、各図において、同一又は相当部分には同一の符号を付し、重複する説明を省略する。また、各図における寸法比率は、実際のものとは異なる場合がある。
【００１４】
図２は、本発明の一実施形態に係るインバータ装置の等価回路を示す図である。図１は、図２に示されたインバータ装置の部分的な構成を示す模式図である。まず、図２を参照し、本実施形態に係るインバータ装置１の回路構成について説明する。図２に示されるように、インバータ装置１は、３相モータ等を駆動するための３相インバータ装置である。
【００１５】
インバータ装置１は、各相に対応する上アームと下アームとが直列接続されたブリッジ回路を構成する複数のスイッチング素子Ｑ１〜Ｑ６を備えている。ここでは、スイッチング素子Ｑ１〜Ｑ６として、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）を用いているが、例えばＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）等を用いてもよい。
【００１６】
スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、正極側入力端子Ｐと負極側入力端子Ｎとの間に互いに直列に接続されており、それらの間にはＵ相出力端子Ｕが接続されている。スイッチング素子Ｑ３とスイッチング素子Ｑ４とは、正極側入力端子Ｐと負極側入力端子Ｎとの間に互いに直列に接続されており、それらの間にはＶ相出力端子Ｖが接続されている。スイッチング素子Ｑ５とスイッチング素子Ｑ６とは、正極側入力端子Ｐと負極側入力端子Ｎとの間に互いに直列に接続されており、それらの間にはＷ相出力端子Ｗが接続されている。スイッチング素子Ｑ１，Ｑ３，Ｑ５が上アームを構成するスイッチング素子となり、スイッチング素子Ｑ２，Ｑ４，Ｑ６が下アームを構成するスイッチング素子となる。
【００１７】
スイッチング素子Ｑ１〜Ｑ６のドレインとソースとの間には、それぞれ、ダイオードＤ１〜Ｄ６が並列に接続されている。また、正極側入力端子Ｐと負極側入力端子Ｎとの間には、コンデンサＣが接続されている。さらに、スイッチング素子Ｑ１〜Ｑ６のゲートには、制御回路１００が接続されており、制御回路１００からの駆動信号が入力される。これにより、スイッチング素子Ｑ１〜Ｑ６が適宜ＯＮ・ＯＦＦされる。
【００１８】
なお、図２においては、上述したように接続されたスイッチング素子とダイオードとからなる半導体素子（例えば図１における半導体素子２０，３０等）を互いに複数（例えば６つ）並列接続して構成された半導体素子群Ｇ１〜Ｇ６を、スイッチング素子Ｑ１〜Ｑ６のそれぞれとダイオードＤ１〜Ｄ６のそれぞれとの１つの組として等価的に表している。
【００１９】
引き続いて、図１を参照してインバータ装置１の具体的な構成について説明する。図１に示されるように、インバータ装置１は、例えば絶縁金属基板（ＩＭＳ）等の基板１０を備えている。基板１０は、主面１０ａを有している。基板１０の主面１０ａ上には、例えば銅やアルミ等からなる導体パターンＰ１〜Ｐ３が設けられている。
【００２０】
インバータ装置１は、複数（ここでは６つ）の半導体素子２０，３０と、入力端子電極４０，６０及び出力端子電極５０とを備えている。６つの半導体素子２０，３０は、それぞれ、上述したようにスイッチング素子とそのスイッチング素子に並列に接続されたダイオードとを含む。ここでは、６つの半導体素子２０は、例えば図２における半導体素子群Ｇ５に相当し、６つの半導体素子３０は、例えば図２における半導体素子群Ｇ６に相当する。
【００２１】
半導体素子２０は、基板１０の主面１０ａに沿った所定の方向ＰＤ（ここでは基板１０の幅方向）に配列されて導体パターンＰ１上に設けられ、導体パターンＰ１，Ｐ２に電気的に接続されている。半導体素子３０は、基板１０の主面１０ａに沿った所定の方向ＰＤに配列されて導体パターンＰ２上に設けられ、導体パターンＰ２，Ｐ３に電気的に接続されている。つまり、インバータ装置１は、基板１０の主面１０ａに沿った所定の方向ＰＤに配列されて導体パターンＰ１，２上に設けられた複数のスイッチング素子を備えている。半導体素子２０のスイッチング素子は、例えば、互いに並列接続されてブリッジ回路の上アームを構成する。半導体素子３０のスイッチング素子は、例えば、互いに並列接続されてブリッジ回路の下アームを構成する。
【００２２】
入力端子電極４０は、半導体素子２０と同一の導体パターンＰ１上に設けられ、その導体パターンＰ１に電気的に接続されている。入力端子電極４０は、複数の半導体素子２０に沿うように半導体素子２０の配列方向（基板１０の主面１０ａに沿った所定の方向）ＰＤに沿って延在する基部（延在部）４０ａと、基部４０ａ上に設けられ外部端子を接続するための外部接続部４０ｂと、基部４０ａ上に立設され外部接続部４０ｂまで延在する円柱状の中間部（本体部）４０ｃとを有している。外部接続部４０ｂは、基部４０ａの長手方向の中心部分上に位置している。入力端子電極４０は、外部接続部４０ｂを介して、例えば外部のバッテリ等に電気的に接続される。入力端子電極４０は、例えば図２における正極側入力端子Ｐに相当する。
【００２３】
出力端子電極５０は、半導体素子３０と同一の導体パターンＰ２上に設けられ、その導体パターンＰ２に電気的に接続されている。出力端子電極５０は、半導体素子２０，３０の配列方向ＰＤに沿って延在している。出力端子電極５０は、例えば図２におけるＷ相出力端子Ｗに相当する。出力端子電極５０の詳細については後述する。
【００２４】
入力端子電極６０は、導体パターンＰ３上に設けられ、その導体パターンＰ３に電気的に接続されている。入力端子電極６０は、複数の半導体素子３０に沿うように半導体素子３０の配列方向ＰＤに沿って延在する基部（延在部）６０ａと、基部６０ａ上に設けられ外部端子を接続するための外部接続部６０ｂと、基部６０ａから立設され外部接続部６０ｂまで延在する円柱状の中間部（本体部）６０ｃとを有している。外部接続部６０ｂは、基部６０ａの長手方向の中心部分上に位置している。入力端子電極６０は、外部接続部６０ｂを介して、例えば外部のバッテリ等に電気的に接続される。入力端子電極６０は、例えば図２における負極側入力端子Ｎに相当する。
【００２５】
このように構成されるインバータ装置１においては、例えば、半導体素子２０のスイッチング素子がＯＮされたときに、入力端子電極（正極側入力端子Ｐ）４０から各半導体素子２０を介して出力端子電極（Ｗ相出力端子Ｗ）５０に向かうように電流が流れ、半導体素子２０のスイッチング素子がＯＦＦされて半導体素子３０のスイッチング素子がＯＮされたときに、出力端子電極（Ｗ相出力端子Ｗ）５０から各半導体素子３０を介して入力端子電極（負極側入力端子）６０に向かうように電流が流れる。
【００２６】
なお、図１においては、図２における半導体素子群Ｇ１〜Ｇ４に相当する半導体素子、図２におけるＵ相出力端子Ｕ及びＶ相出力端子Ｖに相当する出力端子電極、図２におけるコンデンサＣに相当する要素、並びに、図２における制御回路１００に相当する要素を省略している。
【００２７】
引き続いて、図３を参照して出力端子電極５０の詳細について説明する。図３は、図１のIII−III線に沿っての模式的な断面図である。図３に示されるように、出力端子電極５０は、複数の半導体素子３０（或いは半導体素子２０（以下同様））に沿うように半導体素子３０の配列方向ＰＤに沿って延在する基部（延在部）５０ａと、基部５０ａ上に設けられ外部端子を接続するための外部接続部５０ｂと、基部５０ａから立設され外部接続部５０ｂまで延在する中間部（本体部）５０ｃとを有している。出力端子電極５０は、外部接続部５０ｂを介して、例えば外部の３相モータ等に電気的に接続される。
【００２８】
外部接続部５０ｂは、基部５０ａの長手方向の中心部分上に位置している。中間部５０ｃは、外部接続部５０ｂから基部５０ａに向けて（すなわち、基板１０の主面１０ａに向けて）徐々に拡大するようなテーパ状を呈している。特に、中間部５０ｃは、外部接続部５０ｂに相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間を結ぶように、外部接続部５０ｂの両端部から基部５０ａの両端部に延在する直線状の稜線部５０ｆを有している。
【００２９】
ここで、各半導体素子３０は、その配列の位置に応じて、出力端子電極５０の外部接続部５０ｂからの距離が異なる。より具体的には、半導体素子３０のうちの配列方向ＰＤの中央付近の半導体素子３１，３２は、出力端子電極５０の外部接続部５０ｂに相対的に近く、半導体素子３０のうちの配列方向ＰＤの端部付近の半導体素子３３，３４は、出力端子電極５０の外部接続部５０ｂに相対的に遠い。
【００３０】
したがって、出力端子電極５０が、例えば入力端子電極６０のような構成であると、外部接続部５０ｂと中央付近の半導体素子３１，３２との間の電流経路長が相対的に短くなり、外部接続部５０ｂと端部付近の半導体素子３３，３４との間の電流経路長が相対的に長くなるといったように、電流経路長にばらつきが生じるおそれがある。
【００３１】
これに対して、出力端子電極５０の中間部５０ｃには、複数の半導体素子３０のうちの外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部５０ｂとの間の直線的な電流経路ＣＰ０上において貫通孔（欠落部分）５０ｈが形成されている。このため、外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部５０ｂとの間の直線的な電流経路ＣＰ０が阻害される。
【００３２】
その結果、図３の（ｂ）に示されるように、半導体素子３１，３２と外部接続部５０ｂとの間の電流経路は、出力端子電極５０の貫通孔５０ｈを迂回する電流経路ＣＰ１，ＣＰ２となる。これにより、外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部５０ｂとの間の電流経路長が延長される。つまり、出力端子電極５０の貫通孔５０ｈは、複数の半導体素子３０のうちの外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部５０ｂとの間の電流経路を延長する経路延長手段として機能する。
【００３３】
さらに、出力端子電極５０の中間部５０ｃは、外部接続部５０ｂに相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間を結ぶように、外部接続部５０ｂの両端部から基部５０ａの両端部に（基板１０の主面１０ａに向けて）延在する直線状の稜線部５０ｆを有している。この稜線部５０ｆは、外部接続部５０ｂから相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間の直線的な電流経路ＣＰ３，ＣＰ４を形成する。
【００３４】
これにより、半導体素子３３，３４と外部接続部５０ｂとの間の電流経路長が短縮される。つまり、出力端子電極５０の稜線部５０ｆは、複数の半導体素子３０のうちの外部接続部５０ｂから相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間の電流経路を短縮する経路短縮手段として機能する。
【００３５】
以上説明したように、本実施形態に係るインバータ装置１においては、複数の半導体素子３０（すなわちスイッチング素子）が所定の方向ＰＤに沿って配列されて互いに並列接続されており、端子電極５０の外部接続部５０ｂを介して外部に接続される。
【００３６】
特に、本実施形態に係るインバータ装置１においては、出力端子電極５０の中間部５０ｃに設けられた貫通孔５０ｈが、外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部５０ｂとの間の電流経路を延長するため、外部接続部５０ｂと各半導体素子３０との距離が異なることに起因した電流経路長のばらつきを抑制することができる。
【００３７】
このため、半導体素子３０における電流量及び電流の変化量が均一化されるので、互いに並列接続された複数の半導体素子３０間の発熱や、そのスイッチングの際のサージ電圧等も均一化される。よって、本実施形態に係るインバータ装置１によれば、素子間での電流アンバランスを小さくして、さらなる高効率化を実現することが可能となる。
【００３８】
さらに、本実施形態に係るインバータ装置１においては、出力端子電極５０の中間部５０ｃの稜線部５０ｆが、外部接続部５０ｂに相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間に直線的な電流経路ＣＰ３，ＣＰ４を形成し、電流経路長を短縮する。このため、各半導体素子３０の位置が異なることに起因した電流経路長のばらつきをより一層抑制することができる。よって、本実施形態に係るインバータ装置１によれば、確実に高効率化を実現することが可能となる。
【００３９】
以上の実施形態は、本発明に係るインバータ装置の一実施形態を説明したものである。したがって、本発明は、上述したインバータ装置１に限定されない。本発明は、各請求項の要旨を変更しない範囲において、上述したインバータ装置１を任意に変更したものとすることができる。
【００４０】
例えば、インバータ装置１の経路延長手段の態様は、上述したものに限定されず、例えば図４の（ａ）に示される態様とすることができる。より具体的には、インバータ装置１は、出力端子電極５０に代えて図４の（ａ）に示される出力端子電極７０を備えることができる。出力端子電極７０は、複数の半導体素子３０に沿うように半導体素子３０の配列方向ＰＤに沿って延在する基部（延在部）７０ａと、基部７０ａ上に設けられ外部端子を接続するための外部接続部７０ｂと、基部７０ａから立設され外部接続部７０ｂまで延在する円柱状の中間部（本体部）７０ｃとを有している。外部接続部７０ｂは、基部７０ａの長手方向の中心部分上に位置している。
【００４１】
特に、出力端子電極７０の基部７０ａには、複数の半導体素子３０のうちの外部接続部７０ｂから相対的に近い半導体素子３１，３２と外部接続部７０ｂとの間の直線的な電流経路ＣＰ０上において、基板１０の主面１０ａ側に開口する凹部（欠落部分）７０ｈが設けられている。このため、外部接続部７０ｂに相対的に近い半導体素子３１，３２と外部接続部７０ｂとの間の直線的な電流経路ＣＰ０が阻害される。
【００４２】
その結果、外部接続部７０ｂに相対的に近い半導体素子３１，３２と外部接続部７０ｂとの間の電流経路は、出力端子電極７０の凹部７０ｈを迂回する電流経路ＣＰ１，ＣＰ２となる。このため、半導体素子３１，３２と外部接続部７０ｂとの間の電流経路が延長される。よって、外部接続部７０ｂと各半導体素子３０との距離が異なることに起因した電流経路長のばらつきを抑制することができる。このように、経路延長手段は、出力端子電極７０の基部７０ａに設けられた凹部７０ｈとすることができる。
【００４３】
また、インバータ装置１の経路延長手段は、図４の（ｂ）に示される態様としてもよい。すなわち、図４の（ｂ）に示されるように、出力端子電極５０の中間部５０ｃを円柱状に形成すると共に、複数の半導体素子３０のうちの外部接続部５０ｂから相対的に近い半導体素子３１，３２と出力端子電極５０との間において、少なくとも導体パターンＰ２に切欠き（欠落部分）Ｐ２ｈを形成してもよい。この場合、切欠きＰ２ｈは、導体パターンＰ２における複数の半導体素子３０のうちの外部接続部５０ｂから相対的に近い半導体素子３１，３２に対応する部分に設けられ、基板１０の主面１０ａまで達している。なお、導体パターンＰ２の下の基板１０をさらに切り欠いてもよい。
【００４４】
この場合にも、外部接続部５０ｂに相対的に近い半導体素子３１，３２と外部接続部７０ｂとの間の直線的な電流経路ＣＰ０が阻害され、半導体素子３１，３２と外部接続部５０ｂとの間の電流経路が、導体パターンＰ２の切欠きＰ２ｈを迂回する電流経路ＣＰ１，ＣＰ２となる。このため、半導体素子３１，３２と外部接続部５０ｂとの間の電流経路が延長される。よって、外部接続部５０ｂと各半導体素子３０との距離が異なることに起因した電流経路長のばらつきを抑制することができる。このように、経路延長手段は、導体パターンＰ２（及び基板１０）に設けられた切欠きＰ２ｈとすることができる。
【００４５】
また、インバータ装置１の経路延長手段としては、上述した出力端子電極５０の貫通孔５０ｈや出力端子電極７０の凹部７０ｈや導体パターンＰ２の切欠きＰ２ｈ等の欠落部分に対して絶縁物を充填したもの（換言すれば、貫通孔５０ｈや凹部７０ｈや切欠きＰ２ｈに相当する絶縁物からなる領域を形成したもの：絶縁物充填部）としてもよい。
【００４６】
さらに、インバータ装置１においては、Ｗ相出力端子Ｗに相当する出力端子電極５０のみならず、正極側入力端子Ｐに相当する入力端子電極４０や、負極側入力端子Ｎに相当する入力端子電極６０や、図示しないその他の端子電極（Ｕ相出力端子Ｕに相当する出力端子電極、及び、Ｖ相出力端子Ｖに相当する出力端子電極）に対して、上述したような欠落部分を形成する等して経路延長手段を構成してもよい。
【００４７】
一方、上記実施形態においては、出力端子電極５０の中間部５０ｃは、外部接続部５０ｂに相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間を結ぶように延在する単一直線状を呈する稜線部５０ｆを有するものとしたが、出力端子電極５０の中間部５０ｃの形状はこれに限定されない。
【００４８】
例えば、図５に示されるように、出力端子電極５０の中間部５０ｃは、外部接続部５０ｂから基板１０の主面１０ａに向けて延びる円柱状の第１の部分５１と、第１の部分５１の下端から基部５０ａまでテーパ状に延在する第２の部分５２とから構成されてもよい。この場合、中間部５０ｃの稜線部５０ｆは、外部接続部５０ｂから第１の部分５１と第２の部分５２との境界部分まで延在する直線状の部分と、その部分と半導体素子３３，３４とを結ぶように基部５０ａの両端部まで延在する直線状の部分とから構成される。
【００４９】
この場合にも、稜線部５０ｆに沿った電流経路ＣＰ３，ＣＰ４が形成され、半導体素子３３，３４と外部接続部５０ｂとの間の電流経路が短縮される。このように、経路短縮手段としての中間部５０ｃの稜線部５０ｆは、全体として、外部接続部５０ｂに相対的に遠い半導体素子３３，３４と外部接続部５０ｂとの間を結ぶように外部接続部５０ｂから基板１０の主面１０ａに向けて延在していればよい。
【符号の説明】
【００５０】
１…インバータ装置、１０…基板、１０ａ…主面、２０…半導体素子（スイッチング素子）、３０〜３４…半導体素子（スイッチング素子）、５０，７０…出力端子電極（端子電極）、５０ａ，７０ａ…基部（延在部）、５０ｂ，７０ｂ…外部接続部、５０ｃ，７０ｃ…中間部（本体部）、５０ｆ…稜線部、５０ｈ…貫通孔（欠落部分）、７０ｈ…凹部（欠落部分）、ＣＰ０〜ＣＰ４…電流経路、Ｐ１〜Ｐ３…導体パターン、Ｐ２ｈ…切欠き。
【図１】
2014033544.tif 000003
【図２】
2014033544.tif 000004
【図３】
2014033544.tif 000005
【図４】
2014033544.tif 000006
【図５】
2014033544.tif 000007