(57)【要約】【課題】製造時間と製造価格を増加することなく多結晶シリコン粒径の微小化と均一化を行なうための技術を提供する。【解決手段】基板１００上に形成したシリコン層１０４をレーザビーム１０６の照射によって結晶化して多結晶シリコン層１０８を得る半導体装置などに用いられ、基板１００とシリコン層１０４との間にバッファ層１０２が形成されている。バッファ層１０２を有するこのようなバッファ化基板において、該バッファ層１０２は、基板１００の限界温度よりも高い融点を有し、さらに、シリコン層１０４の結晶化に際し、バッファ層１０２上に均一なシリコン結晶粒子を形成するためシリコン層１０４の核生成密度を規定し、かつシリコン層１０４の結晶化過程における等方粒成長の基礎として機能する。【選択図】図２
2014199945.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、二酸化シリコン、ガラス、石英及び金属の一つを含む基板と、
前記基板上のゲート電極と、
前記ゲート電極上のバッファ層であり、該バッファ層はゲート絶縁層及び前記基板の保護層として機能し、基板の融点よりも高い融点を備えるバッファ層と、
前記バッファ層の上に形成された、平均粒径バラツキが２倍以下である多結晶シリコン層と、
を有する構造。
【請求項２】
前記バッファ層は前記基板の上にアイランド状に形成されていることを特徴とする請求項１に記載の構造。
【請求項３】
前記バッファ層は、ＭｇＯ、ＭｇＡｌ2Ｏ4、Ａｌ2Ｏ3及びＺｒＯ2のいずれかであることを特徴とする請求項１または請求項２に記載の構造。
【請求項４】
前記多結晶シリコン層の二乗平均表面粗度は、約６ｎｍ以下であることを特徴とする請求項１〜請求項３のいずれか一項に記載の構造。
【請求項５】
前記ゲート電極は、薄膜トランジスタのボトムゲートであることを特徴とする請求項１〜４のいずれか一項に記載の構造。
【請求項６】
前記粒径バラつきは、等方結晶粒子の粒径と側方結晶粒子の粒径との比であることを特徴とする請求項１〜請求項５のいずれかに記載の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子などに用いられる基板構成、特に、均一で微小な多結晶粒径をもつ多結晶層を形成するための構成と方法に関する。
【背景技術】
【０００２】
表示装置やスキャナなどの製品の高密度化に伴い薄膜トランジスタ（ＴＦＴ）等の素子も小型化していく。これに応じて多結晶シリコンの粒径および粒径バラツキが多結晶シリコン素子の特性上より重要な因子になる。特にＴＦＴの外形寸法が小さくなるにしたがいより微小な結晶粒が必要になり、これにより統計的に有意な数の粒子がＴＦＴのチャンネル領域に得られ、多結晶シリコン層に形成されたＴＦＴの均一な素子特性が確保される。例えばＴＦＴの外形寸法に比べて相対的に粒径が大きくかつ粒径バラツキも大であると、チャンネル領域に含まれる粒界の数に基づいたＴＦＴ特性にバラツキが生じる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２−１３０９１４号
【特許文献２】特開昭６０−１２７７４５号
【特許文献３】特開昭５９−１１９８２２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
多結晶シリコン層の作成のために、従来からレーザ結晶化法などの技術が用いられている。しかしながら、このようなレーザ結晶化技術により作製された多結晶層は、巨大な粒径並びに粒径バラツキに加えて望ましくない粗な多結晶シリコン膜表面を有するという問題があった。レーザ結晶化法においては、レーザビームによってアモルファスシリコン層が融解され、次いで融解したシリコンが冷却することにより多結晶シリコン層が形成される。一般にレーザ結晶化法では１０％の出力バラツキをもつパルスレーザが使用される。しかし、このバラツキは多結晶シリコン層中に１０００％の粒径バラツキの発生をもたらす。このため従来のパルスレーザ結晶化法で作製されたＴＦＴ構成中の粒子数は著しく変動する。
【０００５】
従来のレーザ結晶化法はシリカ、ガラスあるいはシリカ緩衝化基板（ｂｕｆｆｅｒｅｄ  ｓｕｂｓｔｒａｔｅ）を用いて行われていた。この方式においては多結晶シリコンの粒径はレーザ出力（ｌａｓｅｒ  ｆｌｕｅｎｃｅ）依存性がきわめて高い。この現象についていくつかの理論付けがなされている。すなわち臨界レーザ出力論「Ｔｈｅ  ｃｒｉｔｉｃａｌ  ｌａｓｅｒ  ｆｌｕｅｎｃｅ」（ジョンソン他著、Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ  Ｓｏｃｉｅｔｙ  Ｓｙｍｐｏｓｉｕｍ  Ｐｒｏｃｅｅｄｉｎｇｓ：マテリアルズリサーチソサエティシンポジウムプロシーディングス２９７巻、５３３頁、１９９３年）、側方成長論「ｌａｔｅｒａｌ  ｇｒｏｗｔｈ」（クリヤマ他著、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ：ジャパニーズジャーナルオブアプライドフィジックスレターズ３３巻、５６５７頁、１９９４年）および超側方成長論「ｓｕｐｅｒ  ｌａｔｅｒａｌ  ｇｒｏｗｔｈ」（イム「Ｉｍ」他著、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ：アプライドフィジックスレターズ６４巻、２３０３頁、１９９４年）である。これらの理論によると、狭いレーザ出力域でシリコン結晶粒は側方に大きく（シリコン膜の厚さの約１０倍の寸法に）成長する。この大きな側方粒成長はしばしば表面の凹凸が激しい場合に発生する。
【０００６】
巨大結晶粒を含む多結晶シリコン膜の領域にＴＦＴが形成されると、粒子が大きすぎるため小型ＴＦＴ用の粒子を統計的に有意な数で得ることができなくなる。さらに、１００ｎｍ厚さの結晶化多結晶シリコン層における巨大結晶粒の二乗平均（ｒｍｓ）表面粗度は約６０ｎｍである。ｒｍｓ表面粗度がこのように大きいと絶縁破壊が発生するため高い素子バイアス電圧を維持できない。
【０００７】
望ましくない粒径バラツキを避けるために、基板加熱等の技術による多結晶シリコン層の粒径の均一性の改善が行われてきた。しかし基板加熱は製造工程における追加作業を必要とし、このために素子製造に要する工程時間が増加して結果的に製造価格の高額化を招く。
【０００８】
本発明は、上記問題を解決するためになされたものであり、製造時間および製造価格を増加することなく多結晶シリコン粒径の微小化と均一化を行なうための技術を提案することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するために、結晶化するシリコン層と基板との間に緩衝層（ｂｕｆｆｅｒ  ｌａｙｅｒ、以下バッファ層という）を設けた緩衝化基板（ｂｕｆｆｅｒｅｄ  ｓｕｂｓｔｒａｔｅ、以下バッファ化基板という）を用いることを特徴とする。このバッファ化基板は、基板、基板上に形成されたバッファ層およびバッファ層上に形成されたシリコン層を含む。このシリコン層はバッファ層上に形成された後、レーザビームを用いて結晶化される。ここで、バッファ層は基板の限界温度（ｔｈｒｅｓｈｌｏｄ  ｔｅｍｐｅｒａｔｕｒｅ）、即ち基板の耐熱限界温度以上の融点を有し、さらに、前記シリコン層の結晶化に際し、該バッファ層上に均一なシリコン結晶粒子を形成するために、前記シリコン層の核生成密度を規定し、かつ前記シリコン層の結晶化過程における等方粒成長の基礎として機能する。
【００１０】
基板の構成材料としては、例えばＳｉＯ２、ガラス、石英および金属などが適用可能である。また、バッファ層の構成材料としては、例えば、ＭｇＯ、ＭｇＡｌ２Ｏ４、Ａｌ２Ｏ３およびＺｒＯ２が適用可能である。更に、バッファ層上に最初に形成されるシリコン層としては、アモルファスシリコン層が、またこのアモルファスシリコン層の厚みは、約１００ｎｍが適用可能である。
【００１１】
なお、バッファ化基板の形成方法においては、基板上へのバッファ層の形成工程を含む。また、結晶化シリコン層は、基板上のバッファ層の上にシリコン層を形成した後、レーザビームを用いて結晶化することによって得られる。
【図面の簡単な説明】
【００１２】
【図１】等方粒成長と側方粒成長とを併せもつ多結晶シリコン層の透過電子顕微鏡（ＴＥＭ）写真を示す図である。
【図２】この発明の実施形態に係る素子作製方法の一例を示す概略断面図である。
【発明を実施するための形態】
【００１３】
レーザ結晶化過程での大きな粒径バラツキは、基本的に基板と溶融シリコンとの界面近傍での不均質な核生成（ｈｅｔｅｒｏｇｅｎｅｏｕｓ  ｎｕｃｌｅａｔｉｏｎ）が欠乏することに起因する。この不均質核生成の欠乏は、多結晶シリコン結晶粒子の巨大な側方成長をもたらす。同側方成長は狭いレーザ出力範囲で発生し、寸法はシリコン層の厚さの約１０倍である。この巨大な側方粒成長はしばしば表面の凹凸が激しい場合に発生する。
【００１４】
加えて、シリコンの結晶化プロセスはシリコン溶融用のレーザ出力にきわめて敏感に影響を受ける。このレーザ出力に対する敏感さは粒径バラツキ発生の主因であり、シリコンが未溶融シリコンに接触した状態で結晶化する場合と、下地基板に接触した状態で結晶化する場合における核生成密度の相違に起因するものである。レーザ出力の強度がシリコン
層を部分的に貫通溶融（メルトスルー：ｍｅｌｔ−ｔｈｒｏｕｇｈ）し得る程度である場合、基板に接した状態の溶融シリコンは、接していない状態のものとは異なる核生成密度をもつ。レーザ出力をシリコン層全体を貫通溶融するためのしきい値以上に設定して均一な核生成密度を得ようとすると、多くの場合基板が損傷を受けると共に多結晶シリコン層のアブレーション（ａｂｌａｔｉｏｎ：融除）などの悪影響が生じる。
【００１５】
本発明の好適な実施形態では、多結晶シリコン結晶を用いた半導体素子などの構成において、基板とシリコン層の間にバッファ層を設けることで、結晶化によって得られる多結晶シリコン結晶の粒径と粒径バラツキを減少させる。バッファ層は、基板の限界温度（基板の耐熱限界温度）以上の耐熱性をもつ材料から形成される。基板がその限界温度以上に加熱されると、基板のアブレーションや基板上に形成された膜のアブレーションが起こるといった悪影響が生じる。そこでバッファ層によって上記悪影響から基板を保護する。例えばＳｉＯ２は、約１６１０℃〜１７２３℃の間に融点をもつ。したがって１７２３℃以上の融点をもつ材料がＳｉＯ２基板のバッファ層として使用されうる。
【００１６】
基板の限界温度以上の高温に耐え得ることに加えて、バッファ層は高密度のシリコン核生成の基礎にもなる。基板と溶融シリコン界面に大量の核が存在すると、結晶化は多結晶シリコン薄膜の厚さにほぼ等しい大きさの結晶粒を形成するように進行する。この現象は等方粒成長（ｉｓｏｔｒｏｐｉｃ  ｇｒａｉｎ  ｇｒｏｗｔｈ）と呼ばれる。バッファ層はシリコンの等方粒成長を促進するものである。等方粒成長の増加により巨大な側方成長が抑制され、横方向、つまり面方向の粒子サイズが多結晶シリコン膜の厚さと同程度まで低減される。
【００１７】
溶融シリコンがバッファ層に接した状態で冷却される時に、前記増加した核生成密度の作用によりシリコン粒子の微小化と粒径の均一化がなされる。多数の微小なシリコン粒子が、形成される素子寸法に対して統計的に有意な数の粒子となる。素子当りの粒子数の増加は素子特性の均一性を高め、結果的に素子の適用製品の信頼性を高める。
【００１８】
ＳｉＯ２基板用の上記必要事項を満たす材料を下表に示す。なおこの一覧表は、適用可能な材料全てを網羅するものではない。
【００１９】
【表１】
2014199945.tif 000003
【００２０】
表示の材料はＳｉＯ２基板よりも融点が高い。このため同材料を用いて形成したバッファ層により、レーザ照射で生じる基板の損傷に対する耐性が付与される。
【００２１】
基板の損傷を抑えることはボトムゲート型ＴＦＴなどの素子にとっては特に重要である。同ＴＦＴは活性層下の基板上にゲート電極が形成されるため、基板の損傷によって漏洩電流が発生する。ゲート電極が基板とバッファ層の間にあれば、このバッファ層は基板を熱的に保護しつつボトムゲートＴＦＴのゲート絶縁層として機能する。このようにバッファ層により素子特性が改善される。
【００２２】
バッファ層の耐熱性を高めたい場合は、多層の高融点材料層を使用すればよい。つまりバッファ層は、要求される熱的境界条件に応じて単層あるいは多層のいずれでも形成することができる。また別の効果として、融解処理時間の延長、又は類似の他の処置による熱的損傷から基板を保護する事がある。
【００２３】
多結晶シリコン層が等方粒成長と側方粒成長とを共に生じさせて結晶化した場合、同シリコン層は低アスペクト比（ほとんど１に近い）の粒子領域と高アスペクト比の粒子領域とをもつ。粒子のアスペクト比とは粒子の幅と高さとの比率の事である。図１は該多結晶シリコン層のＴＥＭ写真を示す図の一例である。等方粒成長と側方粒成長とによって得られた多結晶シリコン膜の粒径バラツキは、側方結晶粒子と等方結晶粒子との粒径の違いにほぼ等しい。例えば、厚さ１００ｎｍのシリコン膜での側方成長においては、約１００ｎｍ径の等方結晶粒子の基質中にしばしば１μｍ径の粒子が生成する。すなわち約１０倍の粒径バラツキが発生する。
【００２４】
これに対して、本実施形態では粒径バラツキが概ね２倍以下で平均粒径が概ね多結晶シリコン層の厚み以下の多結晶シリコン層を提供する。
【００２５】
図２（ａ）〜図２（ｅ）に微小で均一な粒径をもつ多結晶シリコン層の形成方法を示す。図２（ａ）は石英あるいはガラス等の材料で形成された基板１００を示すものである。この基板１００の材料としては、例えばＳｉＯ２、コーニング７０５９または１７３１などがある（コーニング７０５９または１７３１は一般的な基板材料であり、コーニンググラスワークス社（ニューヨーク  コーニング、１４８３０）から容易に入手できる）。基板１００は他の構成、例えばボトムゲート素子のゲート誘電体やゲート電極などを含んでいてもよい。
【００２６】
図２（ｂ）に基板１００上に形成されたバッファ層１０２を示す。基板１００上へのバッファ層１０２の形成は物理気相成長、化学気相成長（ＣＶＤ）あるいはゾルゲル法などの技術により行われる。物理気相成長法として、電子ビーム蒸着、スパッタ、加熱蒸着、パルスレーザ蒸着等がある。薄膜バッファ層１０２は単層でよく、場合によっては基板１００表面を必ずしも完全に覆う必要はない。バッファ層１０２が基板１００表面を部分的に覆ってアイランド状になる場合は、アイランドの密度が当該多結晶シリコン層に必要な粒子の密度にほぼ一致することが必要である。
【００２７】
図２（ｃ）に示す工程で、アモルファスシリコン層１０４が約１００ｎｍ以下の厚さのバッファ層１０２上に形成される。他の厚さのバッファ層も適用可能である。課題に即した素子としては約１００ｎｍ以下の厚さのアモルファスシリコン層がパルスレーザ結晶化処理用として適する。またシリコン層は非晶質でなくてもよい。この理由はレーザビームがシリコン層を融解し、融解前の結晶構造をすべて解消するためである。
【００２８】
アモルファスシリコン層はレーザビーム１０６によって融解され、次いで冷却されることにより結晶化し、多結晶層１０８が形成される。各々の工程を図２（ｄ）、図２（ｅ）に示す。レーザビーム１０６はＹＡＧレーザあるいはエキシマレーザ等のレーザ装置から発振される。多くの場合エキシマレーザが好適である。この理由は同レーザは照射範囲が広いため処理速度が早いことによる。
【００２９】
従来のレーザ結晶化法で形成された約１００ｎｍ厚さの多結晶シリコン層についての実験結果から、約５４０±２０ｍＪ／ｃｍ２あるいは全レーザ出力域の約１０％の狭いレーザ出力域で側方粒成長が生じることが判明している。この狭いレーザ出力域はレーザ結晶化の施工に必要なレーザ出力分布のほぼ中央に位置するものである。したがって巨大粒径を防止するためには、狭いレーザ出力域内でのレーザ出力の変動を抑制する必要がある。しかし素子作製に用いる工業用レーザの出力制御は困難であるため、工業用レーザでのレーザ出力においては側方成長が生じる出力域を避ける必要がある。このため結晶化処理に適用可能な工業用レーザの出力域は著しく制限される。
【００３０】
一方、バッファ層を用いた時には工業用レーザの出力制御に必要な条件が緩和される。バッファ層によって生起されるシリコン粒子の核生成の作用により側方粒成長が抑制される。基本的には、バッファ層が存在する時には１００ｎｍ厚さのシリコン膜を貫通溶融（約３００ｍＪ／ｃｍ２）から融除（約６００ｍＪ／ｃｍ２）するまでの全レーザ出力範囲が適用可能である。すなわちバッファ層を用いる事で著しく広範囲のレーザ出力が適用可能になる。
【００３１】
図２（ａ）〜２（ｅ）の工程で作製した多結晶シリコン層１０８における平均粒径バラツキは概ね２以下である。これに対し従来技術による粒径バラツキは約１０である。つまりバッファ層１０２により粒径バラツキが５分の１以下に減少する。
【００３２】
多結晶層１０８では粒径の均一性もまた著しく改善され、結果的にこの多結晶層１０８に形成される素子の特性の均一性が著しく向上する。ＴＦＴ、キャパシタおよび抵抗などの素子の信頼性が高まり、その結果優れた性能の製品が得られる。
【００３３】
さらに、約１００ｎｍ厚さの多結晶シリコン層における同シリコン層１０８のｒｍｓ表面粗度は概ね６ｎｍ以下である。この値は側方成長を伴う従来のレーザ結晶化技術でのｒｍｓ表面粗度が６０ｎｍであるのに対して１桁向上している。
【００３４】
以上、実施形態に即して本発明の説明を行ったが、上記説明に限らず、本発明の範囲内で様々な別の実施形態や、修正および変形が可能である。例えば、同様の原理を用いて微結晶Ｓｉ、ＧｅあるいはＳｉＧｅ合金のパルスレーザ結晶化を行なうことができる。したがって、上述の実施形態は好適な一例であり制約するものではない。特許請求の範囲で規定された本発明の範囲内で種々の変更を行なうことが可能である。
【符号の説明】
【００３５】
１００  基板、１０２  バッファ層、１０４  アモルファスシリコン層、１０６  レーザビーム、１０８  多結晶シリコン層。
【図１】
2014199945.tif 000004
【図２】
2014199945.tif 000005
【手続補正書】
【提出日】平成26年7月25日(2014.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも、二酸化シリコン、ガラス、石英及び金属の一つを含む基板と、
前記基板上に１００ｎｍ以下の厚さのバッファ層が形成され、該バッファ層は前記基板の保護層として機能し、基板の融点よりも高い融点を備えるバッファ層であり、
前記バッファ層の上に形成された、平均粒径バラツキが２倍以下である多結晶シリコン層と、
を有する構造。
【請求項２】
少なくとも、二酸化シリコン、ガラス、石英及び金属の一つを含む基板と、
前記基板上にバッファ層を設け、該バッファ層は前記基板の保護層として機能し、基板の融点よりも高い融点を備えるバッファ層であり、
前記バッファ層の上に形成された、平均粒径バラツキが２倍以下である多結晶シリコン層と、
を有し、
前記バッファ層の厚さが、前記多結晶シリコン層の厚さと同じかそれよりも薄いことを特徴とする構造。
【請求項３】
前記バッファ層は前記基板の上にアイランド状に形成されていることを特徴とする請求項１又は２に記載の構造。
【請求項４】
前記多結晶シリコン層の二乗平均表面粗度は、約６ｎｍ以下であることを特徴とする請求項１〜請求項３のいずれか一項に記載の構造。
【請求項５】
ゲート電極が前記基板と前記バッファ層との間に設けられ、前記ゲート電極は、薄膜トランジスタのボトムゲートであることを特徴とする請求項１〜４のいずれか一項に記載の構造。
【請求項６】
前記粒径バラつきは、等方結晶粒子の粒径と側方結晶粒子の粒径との比であることを特徴とする請求項１〜請求項５のいずれかに記載の構造。