(57)【要約】【課題】レーダ装置において効率的な回路構成によりＦＭＣＷ信号の自己診断を可能にする電子回路を提供する。【解決手段】電子回路は、分周率が可変に制御される第１の分周器を含む第１のＰＬＬ回路と、第１の分周器への入力信号を分周する第２の分周器と、第２の分周器の出力信号を遅延する遅延回路と、遅延回路の出力信号を参照信号とする第２のＰＬＬ回路と、第１のＰＬＬ回路の発振信号と前記第２のＰＬＬ回路の発振信号とを入力として受け取るミキサ回路とを含む。【選択図】図３
2014169866.tif 000002
【特許請求の範囲】
【請求項１】
分周率が可変に制御される第１の分周器を含む第１のＰＬＬ回路と、
前記第１の分周器への入力信号を分周する第２の分周器と、
前記第２の分周器の出力信号を遅延する遅延回路と、
前記遅延回路の出力信号を参照信号とする第２のＰＬＬ回路と、
前記第１のＰＬＬ回路の発振信号と前記第２のＰＬＬ回路の発振信号とを入力として受け取るミキサ回路と、
を含むことを特徴とする電子回路。
【請求項２】
前記遅延回路の遅延量は可変に制御可能であることを特徴とする請求項１記載の電子回路。
【請求項３】
前記ミキサ回路の出力信号をデジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路の出力信号の周波数成分を検出すると共に、前記第１の分周器の前記分周率を制御する信号処理回路と、
を更に含むことを特徴とする請求項１又は２記載の電子回路。
【請求項４】
前記信号処理回路により前記遅延回路の遅延量を制御することを特徴とする請求項３記載の電子回路。
【請求項５】
受信アンテナからの受信信号が前記ミキサ回路へ入力される信号経路に対し、前記第２のＰＬＬ回路の前記発振信号が伝搬する信号経路が結合されていることを特徴とする請求項１乃至４何れか一項記載の電子回路。
【請求項６】
分周率が可変に制御される第１の分周器を含む第１のＰＬＬ回路と、
前記第１の分周器への入力信号を分周する第２の分周器と、
前記第２の分周器の出力信号を遅延する遅延回路と、
前記遅延回路の出力信号を参照信号とする第２のＰＬＬ回路と、
受信アンテナからの受信信号を伝搬する第１の信号経路と、
前記第１の信号経路に前記第２のＰＬＬ回路の発振信号を供給する第２の信号経路と、
前記第１の信号経路を伝搬する信号と前記第１のＰＬＬ回路の発振信号とを入力として受け取るミキサ回路と、
前記第１のＰＬＬ回路の前記発振信号を送信アンテナに供給する第３の信号経路と、
前記ミキサ回路の出力信号をデジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路の出力信号の周波数成分を検出する信号処理回路と
を含むことを特徴とするレーダ装置。
【請求項７】
第１のＰＬＬ回路の第１の分周器の分周率を可変に制御しながら前記第１のＰＬＬ回路により第１の発振信号を生成し、
前記第１の分周器への入力信号を第２の分周器により分周し、
前記第２の分周器の出力信号を遅延回路により遅延させ、
前記遅延回路の出力信号を参照信号として用いる第２のＰＬＬ回路により第２の発振信号を生成し、
前記第１の発振信号と前記第２の発振信号とをミキサ回路に入力し、
前記ミキサ回路の出力に基づき前記第１の発振信号の周波数と前記第２の発振信号の周波数との周波数差を検出し、
前記周波数差の検出値が、前記第１の分周器の前記分周率及び前記遅延回路の遅延量と整合するか否かを判定する
各段階を含むことを特徴とするレーダ装置の自己診断方法。
【請求項８】
前記遅延回路の前記遅延量を変化させ、異なる複数の前記遅延量毎に前記判定する段階を実行することを特徴とする請求項７記載のレーダ装置の自己診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、レーダ装置のための自己診断を行う電子回路、レーダ装置、及びレーダ装置の自己診断方法に関する。
【背景技術】
【０００２】
ミリ波レーダ装置は、送信機からミリ波電波を送出し、対象物体により反射されて戻ってきたミリ波電波を受信し解析することにより、対象物までの距離や相対速度（対象物と自分との速度差）等を求めることができる。例えば自動車にミリ波レーダ装置を搭載することにより、車間距離を一定に保つように速度を制御するクルーズコントロールシステムや、衝突回避又は衝撃軽減の為の自動ブレーキシステム等を実現することができる。
【０００３】
ミリ波レーダ装置の価格低減のためには、生産ラインにおける検査工程を削減することが望ましい。また安全性が求められる車載要のミリ波レーダ装置においては、誤動作の防止が重要であり、故障の有無をレーダ動作中において監視できることが望ましい。これらの要求に応えるために、トランシーバ回路に試験を行うためのＢＩＳＴ（Built in Self Test）回路を組み込むことが考えられる。
【０００４】
対象物までの距離及び相対速度を求めるミリ波レーダ装置として、ＦＭＣＷ（Frequency Modulation Continuous Wave）レーダ装置がある。ＦＭＣＷレーダ装置では、三角波周波数変調したミリ波電波を送出し、受信信号と送信信号との周波数差に基づいた計算により、対象物までの距離及び相対速度を求めることができる。
【０００５】
ＦＭＣＷレーダ装置では、レーダから送出する高周波送信信号を生成するＰＬＬ（Phase Locked Loop）回路において、三角波を描くように分周器の分周比を変化させることにより、三角波周波数変調した高周波送信信号を生成している。このようなＦＭＣＷレーダ装置にＢＩＳＴ回路を組み込んで回路内部での試験を行うためには、送信信号を生成するＰＬＬ回路及び分周比制御回路とは別に、試験用の模擬受信信号を生成するＰＬＬ回路及び分周比制御回路を設けることが考えられる。しかしこのような構成では、複雑な分周比制御回路が送信用と受信用に別個に必要になり、回路面積、消費電力、及びコストが増大してしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１４８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上を鑑みると、レーダ装置において効率的な回路構成によりＦＭＣＷ信号の自己診断を可能にする電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
電子回路は、分周率が可変に制御される第１の分周器を含む第１のＰＬＬ回路と、前記第１の分周器への入力信号を分周する第２の分周器と、前記第２の分周器の出力信号を遅延する遅延回路と、前記遅延回路の出力信号を参照信号とする第２のＰＬＬ回路と、前記第１のＰＬＬ回路の発振信号と前記第２のＰＬＬ回路の発振信号とを入力として受け取るミキサ回路とを含むことを特徴とする。
【０００９】
またレーダ装置は、分周率が可変に制御される第１の分周器を含む第１のＰＬＬ回路と、前記第１の分周器への入力信号を分周する第２の分周器と、前記第２の分周器の出力信号を遅延する遅延回路と、前記遅延回路の出力信号を参照信号とする第２のＰＬＬ回路と、受信アンテナからの受信信号を伝搬する第１の信号経路と、前記第１の信号経路に前記第２のＰＬＬ回路の発振信号を供給する第２の信号経路と、前記第１の信号経路を伝搬する信号と前記第１のＰＬＬ回路の発振信号とを入力として受け取るミキサ回路と、前記第１のＰＬＬ回路の前記発振信号を送信アンテナに供給する第３の信号経路と、前記ミキサ回路の出力信号をデジタル信号に変換するＡＤ変換回路と、前記ＡＤ変換回路の出力信号の周波数成分を検出する信号処理回路とを含むことを特徴とする。
【００１０】
またレーダ装置の自己診断方法は、第１のＰＬＬ回路の第１の分周器の分周率を可変に制御しながら前記第１のＰＬＬ回路により第１の発振信号を生成し、前記第１の分周器への入力信号を第２の分周器により分周し、前記第２の分周器の出力信号を遅延回路により遅延させ、前記遅延回路の出力信号を参照信号として用いる第２のＰＬＬ回路により第２の発振信号を生成し、前記第１の発振信号と前記第２の発振信号とをミキサ回路に入力し、前記ミキサ回路の出力に基づき前記第１の発振信号の周波数と前記第２の発振信号の周波数との周波数差を検出し、前記周波数差の検出値が、前記第１の分周器の前記分周率及び前記遅延回路の遅延量と整合するか否かを判定する各段階を含むことを特徴とする。
【発明の効果】
【００１１】
少なくとも１つの実施例によれば、レーダ装置において効率的な回路構成によりＦＭＣＷ信号の自己診断を可能にする電子回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】レーダ装置の構成の一例を示す図である。
【図２】送信信号と受信信号との関係を示す図である。
【図３】レーダ装置の実施例の構成の一例を示す図である。
【図４】送信信号と模擬の受信信号との関係を示す図である。
【図５】遅延回路の構成の一例を示す図である。
【図６】遅延回路の構成の別の一例を示す図である。
【図７】自己診断用の回路を含めたレーダ装置の構成の一例を示す図である。
【図８】図７のレーダ装置の動作の一例を示すフローチャートである。
【図９】レーダ装置の構成の別の一例を示す図である。
【発明を実施するための形態】
【００１３】
まず比較例として、送信信号を生成するＰＬＬ回路及び分周比制御回路とは別に、試験用の模擬受信信号を生成するＰＬＬ回路及び分周比制御回路を設けたレーダ装置について説明する。またこのレーダ装置を用いて、通常の動作時のレーダ機能により対象物との距離及び相対速度を算出する処理について説明する。
【００１４】
図１は、レーダ装置の構成の一例を示す図である。図１のレーダ装置は、受信アンテナ２、送信アンテナ３、ミキサ回路４、ローノイズアンプ５、ドライバアンプ６、パワーアンプ７、中間周波数アンプ８、送信信号源回路１０、及びＢＩＳＴ信号源回路２０を含む。送信信号源回路１０は、位相検出器（ＰＤ）１１、ループフィルタ１２、電圧制御発振器１３、分周器１４、分周器１５、分周比制御デジタル回路１６、及び発振回路１７を含む。またＢＩＳＴ信号源回路２０は、位相検出器（ＰＤ）２１、ループフィルタ２２、電圧制御発振器２３、分周器２４、分周器２５、及び分周比制御デジタル回路２６を含む。
【００１５】
なお図１及び以降の同様の図において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。
【００１６】
位相検出器１１、ループフィルタ１２、電圧制御発振器１３、分周器１４、及び分周器１５が、第１のＰＬＬ回路に相当する。発振回路１７の発振信号（例えば５０ＭＨｚ）が位相検出器１１に供給される。位相検出器１１は、分周器１５からの分周信号と発振回路１７からの発振信号との間で位相を比較し、位相比較結果である位相の進み又は遅れを示す電圧信号をループフィルタ１２に供給する。ループフィルタ１２は、位相の進み又は遅れを示す電圧信号を平滑化（積分）することにより直流電圧を生成する。電圧制御発振器１３は、ループフィルタ１２の出力する直流電圧の電圧値に応じた周波数で発振する。電圧制御発振器１３の発振信号は、分周器１４により１／Ｎ（例えば１／４）に分周される。分周器１４による分周信号は、分周器１５により更に分周される。分周器１５による分周信号は位相検出器１１に供給される。図１の構成例では、分周器１４及び１５を用いることにより、大きな分周比を実現し、高周波の発振信号を生成している。分周器１５により十分な分周比が得られるのであれば、分周器１５のみが設けられていてよい。なお分周器１４及び１５が、１つの分周器（即ち分周という機能を実現する１つの纏まった回路ブロック）であると考えてもよい。
【００１７】
ＢＩＳＴ信号源回路２０の位相検出器２１、ループフィルタ２２、電圧制御発振器２３、分周器２４、及び分周器２５が、第２のＰＬＬ回路に相当する。第２のＰＬＬ回路の位相検出器２１、ループフィルタ２２、電圧制御発振器２３、分周器２４、及び分周器２５の動作は、位相検出器１１、ループフィルタ１２、電圧制御発振器１３、分周器１４、及び分周器１５の上述した動作と同様である。
【００１８】
分周器１５の分周率１／Ｐ（ｔ）は、分周比制御デジタル回路１６により可変制御される。より具体的には、後述するように、分周率が三角波で変調される。同様に、分周器２５の分周率１／Ｑ（ｔ）は、分周比制御デジタル回路２６により可変制御される。より具体的には、後述するように、分周率が三角波で変調される。
【００１９】
送信信号源回路１０の発振信号は、パワーアンプ７により増幅され、増幅後の信号が送信アンテナ３に供給される。これにより、送信アンテナ３からミリ波電波が送出（放射）される。対象物により反射されたミリ波電波は、受信アンテナ２により受信される。受信アンテナ２が受信した受信信号は、ローノイズアンプ５により増幅され、増幅後の受信信号がミキサ回路４に供給される。送信信号源回路１０の発振信号（送信信号）もまた、ドライバアンプ６により増幅され、ミキサ回路４に供給される。ミキサ回路４は、レーダ装置の受信信号と送信信号とを掛算することにより得られるビート信号を中間周波数アンプ８に供給する。ビート信号は、受信信号の周波数と送信信号の周波数との差の周波数を有する信号となる。
【００２０】
図２は、送信信号と受信信号との関係を示す図である。図２において、横軸は時間、縦軸は信号の周波数である。送信信号３０は、送信信号源回路１０により生成され、送信アンテナ３から送出される信号である。受信信号３１は、受信アンテナ２により受信される信号である。図２に示されるように、送信信号３０は、その周波数が三角波を描くように変調されている。この変調は、分周比制御デジタル回路１６により分周器１５の分周率１／Ｐ（ｔ）を変化させることにより実現される。
【００２１】
ミリ波電波を反射する対象物までの距離をＲ、光速（ミリ波電波の空間中の伝搬速度）をｃとすると、送信信号３０と受信信号３１との時間差は２Ｒ／ｃとなる。対象物とレーダ装置との相対速度をＶ、両者の速度差により発生するドップラーシフトをｆＶとすると、
fV = (fBD - fBU)/2 = 2f0V/c          ・・・・（１）
との関係が成り立つ。ここでｆＢＤは送信信号３０と受信信号３１との立ち下がり部分の周波数差であり、ｆＢＵは送信信号３０と受信信号３１との立ち上がり部分の周波数差である。また送信信号３０の変調幅（最大周波数と最小周波数数との差）をΔｆ、変調周期（三角波の周期）を１／ｆｍとすると、
(fBD + fBU)/2 = 4Δf・R・fm/c          ・・・・（２）
との関係が成り立つ。
【００２２】
中間周波数アンプ８の出力であるビート信号は、ｆＢＤの周波数とｆＢＵの周波数とを交互に示すので、ビート信号のスペクトルをＦＦＴ（Fast Fourier Transform）等により求め周波数解析することにより、ｆＢＤ及びｆＢＵを求めることができる。こうして求めたｆＢＤ及びｆＢＵから、式（１）と式（２）とを用いて、相対速度Ｖ及び距離Ｒを求めることができる。
【００２３】
図１を再び参照し、受信アンテナ２からの受信信号を伝搬する第１の信号経路４１に対して、ＢＩＳＴ信号源回路２０の発振信号を供給する第２の信号経路４２が、電界結合又は電磁結合するように配置されている。これにより、第１の信号経路４１にＢＩＳＴ信号源回路２０の発振信号を供給することができる。
【００２４】
図１のレーダ装置では、工場からの出荷時に自己診断を実行したり、通常の動作中に適宜自己診断を実行するために、ＢＩＳＴ信号源回路２０が設けられている。ＢＩＳＴ信号源回路２０においては、分周比制御デジタル回路２６により分周器２５の分周率１／Ｑ（ｔ）を、送信信号源回路１０とは独立に制御することにより、例えば図２の受信信号３１に相当する信号を生成することができる。こうして生成した模擬の受信信号３１を、信号経路４２から信号経路４１を介してミキサ回路４に供給することにより、実際のレーダ動作時と同様の受信信号を用いた自己診断を実行することができる。具体的には、分周比制御デジタル回路１６が把握している送信信号の周波数と、分周比制御デジタル回路２６が把握している模擬受信信号の周波数と、ミキサ回路４の出力であるビート信号から検出された周波数差とが、互いに整合するか否かを判定する。
【００２５】
図１のレーダ装置では、ＢＩＳＴ信号源回路２０には、模擬受信信号を生成するために専用の分周比制御デジタル回路２６が設けられている。また分周器２５は、分周率を可変に制御可能な分周器となっている。分周比制御デジタル回路や分周率可変分周器は回路が複雑であるため、これらの回路を自己診断のために設けると、回路面積、消費電力、及びコストが増大してしまう。
【００２６】
図３は、レーダ装置の実施例の構成の一例を示す図である。図３のレーダ装置は、受信アンテナ１０２、送信アンテナ１０３、ミキサ回路１０４、ローノイズアンプ１０５、ドライバアンプ１０６、パワーアンプ１０７、中間周波数アンプ１０８、送信信号源回路１１０、及びＢＩＳＴ信号源回路１２０を含む。送信信号源回路１１０は、位相検出器（ＰＤ）１１１、ループフィルタ１１２、電圧制御発振器１１３、分周器１１４、分周器１１５、分周比制御デジタル回路１１６、発振回路１１７、及び分周器１１８を含む。またＢＩＳＴ信号源回路１２０は、位相検出器（ＰＤ）１２１、ループフィルタ１２２、電圧制御発振器１２３、分周器１２４、分周器１２５、及び遅延回路１２６を含む。
【００２７】
位相検出器１１１、ループフィルタ１１２、電圧制御発振器１１３、分周器１１４、及び分周器１１５が、第１のＰＬＬ回路に相当する。位相検出器１１１、ループフィルタ１１２、電圧制御発振器１１３、分周器１１４、及び分周器１１５の動作は、前述の位相検出器１１、ループフィルタ１２、電圧制御発振器１３、分周器１４、及び分周器１５の動作と同様である。図３の構成例では、分周器１１４及び１１５を用いることにより、大きな分周比を実現し、高周波の発振信号を生成している。分周器１１５により十分な分周比が得られるのであれば、分周器１１５のみが設けられていてよい。なお分周器１１４及び１１５が、１つの分周器（即ち分周という機能を実現する１つの纏まった回路ブロック）であると考えてもよい。分周器１１５の分周比は、分周比制御デジタル回路１１６により可変制御される。より具体的には、分周比が三角波で変調される。
【００２８】
送信信号源回路１１０の発振信号は、パワーアンプ１０７により増幅され、増幅後の信号が送信アンテナ１０３に供給される。これにより、送信アンテナ１０３からミリ波電波が送出（放射）される。対象物により反射されたミリ波電波は、受信アンテナ１０２により受信される。受信アンテナ１０２が受信した受信信号は、ローノイズアンプ１０５により増幅され、増幅後の受信信号がミキサ回路１０４に供給される。送信信号源回路１０の発振信号（送信信号）もまた、ドライバアンプ１０６により増幅され、ミキサ回路１０４に供給される。ミキサ回路１０４は、レーダ装置の受信信号と送信信号とを掛算することにより得られるビート信号を中間周波数アンプ１０８に供給する。ビート信号は、受信信号の周波数と送信信号の周波数との差の周波数を有する信号となる。
【００２９】
図３に示すレーダ装置の通常のレーダ動作時における送信信号と受信信号とは、図２に示す信号と同様である。中間周波数アンプ１０８の出力であるビート信号は、ｆＢＤの周波数とｆＢＵの周波数とを交互に示すので、ビート信号のスペクトルをＦＦＴ（Fast Fourier Transform）等により求め周波数解析することにより、ｆＢＤ及びｆＢＵを求めることができる。こうして求めたｆＢＤ及びｆＢＵから、式（１）と式（２）とを用いて、相対速度Ｖ及び距離Ｒを求めることができる。
【００３０】
図３を再び参照し、受信アンテナ１０２からの受信信号を伝搬する第１の信号経路１４１に対して、ＢＩＳＴ信号源回路１２０の発振信号を供給する第２の信号経路１４２が、電磁結合するように配置されている。これにより、第１の信号経路１４１にＢＩＳＴ信号源回路１２０の発振信号を供給することができる。
【００３１】
図３のレーダ装置では、工場からの出荷時に自己診断を実行したり、通常の動作中に適宜自己診断を実行するために、ＢＩＳＴ信号源回路１２０が設けられている。このＢＩＳＴ信号源回路１２０の構成及び動作について、以下に説明する。
【００３２】
ＢＩＳＴ信号源回路１２０の位相検出器１２１、ループフィルタ１２２、電圧制御発振器１２３、分周器１２４、及び分周器１２５が、第２のＰＬＬ回路に相当する。送信信号源回路１１０には、分周率が可変に制御される第１の分周器１１５への入力信号を分周する第２の分周器１１８が設けられている。ＢＩＳＴ信号源回路１２０の遅延回路１２６は、送信信号源回路１１０から供給される第２の分周器１１８の出力信号を遅延する。なお例えば、電圧制御発振器１１３の発振信号を１／（Ｎ・Ｍ）に相当する分周率を有する１つの分周器で分周し、当該分周器の出力信号を遅延回路１２６により遅延するようにしてもよい。また遅延回路１２６の遅延量τは可変に制御可能であってよい。但し、遅延回路１２６の遅延量τが可変であることは必須ではない。
【００３３】
ＢＩＳＴ信号源回路１２０の第２のＰＬＬ回路は、遅延回路１２６の出力信号を参照信号として用いる。即ち、遅延回路１２６の出力信号が参照信号として、位相検出器１２１に供給される。位相検出器１２１は、分周器１２５からの分周信号と遅延回路１２６の出力信号との間で位相を比較し、位相比較結果である位相の進み又は遅れを示す電圧信号をループフィルタ１２２に供給する。ループフィルタ１２２は、位相の進み又は遅れを示す電圧信号を平滑化（積分）することにより直流電圧を生成する。電圧制御発振器１２３は、ループフィルタ１２２の出力する直流電圧の電圧値に応じた周波数で発振する。電圧制御発振器１２３の発振信号は、分周器１２４により１／Ｎ（例えば１／４）に分周される。分周器１２４による分周信号は、分周器１２５により更に１／Ｍ（例えば１／１２８）に分周される。分周器１２５の分周率と、分周器１１８の分周率とは同一であってよい。
【００３４】
分周器１２５による分周信号は位相検出器１２１に供給される。図１の構成例では、分周器１２４及び１２５を用いることにより、大きな分周比を実現し、高周波の発振信号を生成している。分周器１２５により十分な分周比が得られるのであれば、分周器１２５のみが設けられていてよい。なお分周器１２４及び１２５が、１つの分周器（即ち分周という機能を実現する１つの纏まった回路ブロック）であると考えてもよい。
【００３５】
受信アンテナ１０２からの受信信号を伝搬する第１の信号経路１４１に対し、第２の信号経路１４２が、第２のＰＬＬ回路の発振信号（即ち電圧制御発振器１２３の発振信号）を供給する。なお第１の信号経路４１に対して第２の信号経路４２が、電界結合又は電磁結合するように配置されている。ミキサ回路１０４は、第１の信号経路１４１を伝搬する信号（受信信号又は第２のＰＬＬ回路の発振信号）と第１のＰＬＬ回路の発振信号（即ち電圧制御発振器１１３の発振信号）とを入力として受け取る。自己診断動作の場合には、ミキサ回路１０４は、第１のＰＬＬ回路の発振信号（送信信号）と第２のＰＬＬ回路の発振信号（模擬の受信信号）とを入力として受け取ることになる。
【００３６】
図４は、送信信号と模擬の受信信号との関係を示す図である。図４において、横軸は時間、縦軸は信号の周波数である。送信信号１３０は、送信信号源回路１１０により生成され、送信アンテナ１０３から送出される信号である。模擬の受信信号１３１は、ＢＩＳＴ信号源回路１２０により生成される信号である。
【００３７】
ＢＩＳＴ信号源回路１２０の分周器１２５の分周率と、送信信号源回路１１０の分周器１１８の分周率とが同一であるので、送信信号１３０の周波数変動範囲と模擬の受信信号１３１の周波数変動範囲とは等しくなる。従って、送信信号１３０と模擬の受信信号１３１との立ち下がり部分の周波数差ｆＢＬは、送信信号３０と受信信号３１との立ち上がり部分の周波数差ｆＢＵと等しくなっている。
【００３８】
このようにして模擬の受信信号を、信号経路１４２から信号経路１４１を介してミキサ回路１０４に供給することにより、自己診断を実行することができる。具体的には、送信信号の周波数と、模擬受信信号の周波数と、ミキサ回路１０４の出力であるビート信号から検出された周波数差とが、互いに整合するか否かを判定すればよい。なおここで、送信信号のある時点での周波数は、分周器１１５のその時点での分周率に対応する。また模擬受信信号のある時点での周波数は、遅延回路１２６の遅延量分ずれた時点での送信信号の周波数に対応する。従って、上記判定の代わりに、ビート信号から検出された周波数差の検出値が、分周器１１５の分周率及び遅延回路１２６の遅延量と整合するか否かを判定してもよい。
【００３９】
なおレーダ装置の自己診断においては、式（１）や式（２）の計算式自体を正しく計算できるか否かを診断することが目的ではなく、ミキサ回路１０４の出力であるビート信号が正しい周波数を有しているか否かを診断することが目的である。自己診断の際にビート信号の周波数を求める場合、送受信間での周波数差が一定の区間（即ち例えば送信信号と受信信号とが双方共に立ち下がりである区間等）において、ビート信号を周波数解析することになる。この場合、各区間で個別に周波数解析して個別に周波数を検出するので、隣接する区間で周波数が異なっているか同一であるかは、ビート信号が正しい周波数を有しているか否かを診断するためには問題とならない。即ち、図２の送信信号３０と受信信号３１とのように、ドップラーシフトが発生して、周波数差ｆＢＬと周波数差ｆＢＵとが異なっているという条件は、自己診断のためには必要がない。図４に示される送信信号１３０と模擬の受信信号１３１とのように、周波数差ｆＢＬと周波数差ｆＢＵとが同一であっても、各区間で個別にビート信号を周波数解析して個別に周波数を検出して行う自己診断を、適切に実行することができる。
【００４０】
また様々な異なる周波数差の条件に対して、ミキサ回路１０４の出力であるビート信号が正しい周波数を有しているか否かを診断できることが、自己診断をより確実なものとするためには好ましい。遅延回路１２６として遅延量が可変の遅延回路を用い、遅延量を段階的に順次変化させることにより、送信信号１３０と模擬の受信信号１３１との時間差を段階的に順次変化させることができる。このように、時間差（即ち周波数差）を段階的に順次変化させることにより、ビート信号の周波数を段階的に順次変化させ、各区間で異なる周波数を検出して自己診断を行うことができる。
【００４１】
図３のレーダ装置では、ＢＩＳＴ信号源回路１２０に、模擬受信信号を生成するための専用の分周比制御デジタル回路が設けられていない。また分周器１２５は、分周率が固定の分周器となっている。図１の回路構成と比較して、分周比制御デジタル回路や分周率可変分周器が用いられていないために、図３のレーダ装置は、回路面積、消費電力、及びコストの面で有利な回路構成となっている。
【００４２】
図５は、遅延回路１２６の構成の一例を示す図である。図５に示す遅延回路１２６は、インバータ１５１及び１５２、抵抗素子１５３及び１５４、並びに容量素子１５５及び１５６を含む。インバータ１５１は、入力信号を論理反転した出力信号をその出力端に生成する。この出力信号の電圧に応じて、抵抗素子１５３及び容量素子１５５を介して電流が流れ、容量素子１５５が充電又は放電される。容量素子１５５の充電又は放電動作に伴い、インバータ１５２の入力信号電圧が変化してインバータ１５２の閾値電圧を超えると、インバータ１５２の出力信号電圧が変化する。このインバータ１５２の出力信号電圧の変化により、同様にして、容量素子１５６が充電又は放電される。抵抗素子の抵抗値Ｒ及び容量素子の容量値Ｃに応じて、容量素子の端子間電圧の変化する速度が決まる。この容量素子の端子間電圧の変化する速度に応じて、遅延回路１２６の入力端から出力端までを信号が伝搬するに要する遅延時間が定まる。
【００４３】
図３の構成において、ＢＩＳＴ信号源回路１２０に必要な遅延時間は約１０マイクロ秒程度である。模擬の受信信号を生成するために、例えば、送信信号源回路１１０の電圧制御発振器１１３の発振信号を遅延回路により直接に遅延することも考えられる。しかしながら、ミリ波レーダに用いる送信信号は例えば７７ＧＨｚという高い周波数のものである。このような高い周波数の信号の場合、信号伝搬経路に用いられるアンプの入出力インピーダンスが低いため、遅延回路の抵抗素子の抵抗値と容量素子の容量値が大きくなると、損失が大きくなり信号を伝達できなくなる。そのため遅延回路１２６に用いる抵抗素子及び容量素子としては、たかだか数１０Ωの抵抗値と数１０ｆＦの容量値のものしか搭載することができない。この場合、１０マイクロ秒程度の遅延回路を実現するためには、１つの抵抗素子及び１つの容量素子を有する１つの遅延段（時定数１２６ｐｓ）を約８万段搭載することになり、現実的に実現困難な規模の回路となる。逆に、現実的に搭載可能な段数で遅延回路を実現しようとすると、大きな抵抗及び容量が必要になり、抵抗による損失及び容量による不整合のために、信号が伝達できなってしまう。
【００４４】
従って、送信信号源回路１１０内部の信号を遅延して模擬の受信信号を生成するためには、電圧制御発振器１１３の発振信号を直接に遅延するのではなく、当該発振信号を分周することにより生成した低い周波数の信号を遅延することが現実的となる。即ち、図３に示す回路構成のように、分周器１１４及び１１８により分周した後の低い周波数の信号に対して、遅延回路１２６により遅延を与える。そして、遅延回路１２６により遅延させた信号に基づいて、第２のＰＬＬ回路により高い周波数の信号を生成し、模擬の受信信号１３１を生成することができる。
【００４５】
図６は、遅延回路１２６の構成の別の一例を示す図である。図６において、図５と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図６に示す遅延回路１２６は図５に示す遅延回路１２６に比較して、容量素子１５５及び１５６の代わりに可変容量素子（バラクタ）１５５Ａ及び１５６Ａが設けられていることが異なる。可変容量素子１５５Ａ及び１５６Ａの制御端子に印加するバラクタ制御電圧を変化させることにより、可変容量素子１５５Ａ及び１５６Ａの容量値を変化させることができる。これにより、送信信号１３０と模擬の受信信号１３１との時間差を段階的に順次変化させ、ビート信号の複数の異なる周波数差に対する自己診断を行うことができる。
【００４６】
図７は、自己診断用の回路を含めたレーダ装置の構成の一例を示す図である。図７において、図３と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。なお図７では、受信アンテナとして複数のアンテナを配列したフェーズドアレイアンテナを用いた場合の構成を示してある。複数のアンテナからの受信信号の位相差を検出することにより、受信電波の到来方向を検出することができる。なお図７では、２つの受信アンテナ及び２つの受信信号処理系を設けた構成を示しているが、受信アンテナ及び受信信号処理系の数は２個に限られるものではなく、３個以上の数であってよい。またフェーズドアレイアンテナではなく、１つの受信アンテナ及び１つの受信信号処理系を設けた回路構成としてもよい。
【００４７】
図７のレーダ装置は、送信信号源回路１１０、ＢＩＳＴ信号源回路１２０、及び信号処理回路１６２を含む。レーダ装置は更に、受信アンテナ１０２Ａ及び１０２Ｂ、送信アンテナ１０３、ミキサ回路１０４Ａ及び１０４Ｂ、ローノイズアンプ１０５Ａ及び１０５Ｂ、ドライバアンプ１０６Ａ及び１０６Ｂ、及びパワーアンプ１０７を含む。レーダ装置は更に、中間周波数アンプ１０８Ａ及び１０８Ｂ並びにＡＤ変換回路１６１Ａ及び１６１Ｂを含む。受信アンテナ１０２Ａ及び１０２Ｂが、フェーズドアレイアンテナのアンテナ配列として設けられている。
【００４８】
ＡＤ変換回路１６１Ａは、ミキサ回路１０４Ａが出力するビート信号をアナログからデジタルに変換する。ＡＤ変換回路１６１Ｂは、ミキサ回路１０４Ｂが出力するビート信号をアナログからデジタルに変換する。信号処理回路１６２は、ＣＰＵ（Central Processing Unit）及びメモリを含み、ＡＤ変換回路１６１Ａ及び１６１Ｂからのデジタルビート信号を受け取り、それぞれのビート信号を別々に周波数解析する。具体的には、信号処理回路１６２は、各ビート信号をＦＦＴして周波数スペクトル（振幅スペクトル及び位相スペクトル）を求め、周波数スペクトルから求めたビート信号の振幅、周波数、及び位相が、設定値と整合しているか否かを判断する。また信号処理回路１６２は、送信信号源回路１１０の発振周波数（分周率）を設定すると共に、ＢＩＳＴ信号源回路１２０の遅延回路１２６の遅延量を設定する。
【００４９】
図８は、図７のレーダ装置の動作の一例を示すフローチャートである。ステップＳ１０で、例えば信号処理回路１６２が、現在の動作モードが初期検査モード、通常動作モード、又は自己診断モードの何れであるのかを判断する。初期検査モードは、レーダ装置の工場出荷時に検査（自己診断）を実行するモードである。例えば外部端子からの所定のコマンド入力により、信号処理回路１６２に初期検査モードを通知してよい。通常動作モードは、レーダ装置がレーダ機能を発揮する通常の動作を実行するモードである。自己診断モードは、レーダ機能を発揮する通常の動作の合間やレーダ装置を電源オンした際等に自己診断を実行するモードである。
【００５０】
現在の動作モードが初期検査モード（工場出荷時の自己診断のモード）である場合、ステップＳ１１で、ＢＩＳＴ信号源回路１２０の電源をオンする。この電源制御は例えば、信号処理回路１６２により行ってよい。ステップＳ１２で、信号処理回路１６２が遅延回路１２６の遅延量τをＢＩＳＴ信号源回路１２０に対して設定する。ステップＳ１３で、信号処理回路１６２が、発振周波数を指定する周波数コードｆｃ（ｔ）を送信信号源回路１１０に設定し、送信信号源回路１１０に信号を発振させる。この周波数コードの設定の際、発振周波数の上限、発振周波数の下限、及び三角波変調の周期を信号処理回路１６２から送信信号源回路１１０に対して設定してよい。発振周波数の上限及び発振周波数の下限を設定することは、分周比制御デジタル回路１６が変化させる分周器１１５の分周率の上限及び下限を設定することに相当する。送信信号源回路１１０が動作して発振すると、ＢＩＳＴ信号源回路１２０もまた発振し、模擬の受信信号を生成する。ステップＳ１４で、ミキサ回路１０４Ａが出力するビート信号ＡをＡＤ変換回路１６１ＡによりＡＤ（アナログ−ｔｏ−デジタル）変換すると共に、ミキサ回路１０４Ｂが出力するビート信号ＢをＡＤ変換回路１６１ＢによりＡＤ変換する。
【００５１】
ステップＳ１５で、信号処理回路１６２によりＡＤ変換後のビート信号Ａ及びビート信号Ｂをそれぞれ別々にＦＦＴして、それぞれの周波数スペクトル（振幅スペクトル及び位相スペクトル）を算出する。ステップＳ１６で、信号処理回路１６２が、算出した振幅スペクトル及び位相スペクトルをメモリに初期値として保存する。この初期値は、遅延量τ毎にメモリに格納されてよい。
【００５２】
その後ステップＳ１２に戻り、異なる遅延量τをＢＩＳＴ信号源回路１２０に対して設定し、以降のステップの処理を同様に実行する。これを複数回繰り返すことにより、検査対象としたい全ての異なる遅延量τに対して、初期値を格納する。
【００５３】
ステップＳ１７で、全てのパラメータ（τ及びｆｃ（ｔ））に対して、周波数スペクトルから求めたビート信号の振幅、ビート信号の周波数、及びビート信号の位相が、設定値と整合しているか否かを判定する。整合している場合には、ステップＳ１８にて、出荷検査の結果、良品であると判断する。整合していない場合には、ステップＳ１９にて、出荷検査の結果、不良品であると判断する。
【００５４】
現在の動作モードが通常動作モードである場合、ステップＳ２１で、ＢＩＳＴ信号源回路１２０の電源をオフする。この電源制御は例えば、信号処理回路１６２により行ってよい。ステップＳ２２で、信号処理回路１６２が、発振周波数を指定する周波数コードｆｃ（ｔ）を送信信号源回路１１０に設定し、送信信号源回路１１０に信号を発振させる。この周波数コードの設定の際、発振周波数の上限、発振周波数の下限、及び三角波変調の周期を信号処理回路１６２から送信信号源回路１１０に対して設定してよい。ステップＳ２３で、ミキサ回路１０４Ａが出力するビート信号ＡをＡＤ変換回路１６１ＡによりＡＤ（アナログ−ｔｏ−デジタル）変換すると共に、ミキサ回路１０４Ｂが出力するビート信号ＢをＡＤ変換回路１６１ＢによりＡＤ変換する。
【００５５】
ステップＳ２４で、信号処理回路１６２によりＡＤ変換後のビート信号Ａ及びビート信号Ｂをそれぞれ別々にＦＦＴして、それぞれの周波数スペクトル（振幅スペクトル及び位相スペクトル）を算出する。ステップＳ２５で、信号処理回路１６２が、算出した振幅スペクトル及び位相スペクトルに補正値を加算する。この補正値については、後程説明する。ステップＳ２６で、ビート信号Ａ及びＢの周波数及び位相に基づいて、対象物までの距離、対象物との相対速度、及び対象物の方向を算出する。
【００５６】
現在の動作モードが自己診断モードである場合、ステップＳ３１で、ＢＩＳＴ信号源回路１２０の電源をオンする。この電源制御は例えば、信号処理回路１６２により行ってよい。ステップＳ３２で、信号処理回路１６２が遅延回路１２６の遅延量τをＢＩＳＴ信号源回路１２０に対して設定する。ステップＳ３３で、信号処理回路１６２が、発振周波数を指定する周波数コードｆｃ（ｔ）を送信信号源回路１１０に設定し、送信信号源回路１１０に信号を発振させる。この周波数コードの設定の際、発振周波数の上限、発振周波数の下限、及び三角波変調の周期を信号処理回路１６２から送信信号源回路１１０に対して設定してよい。送信信号源回路１１０が動作して発振すると、ＢＩＳＴ信号源回路１２０もまた発振し、模擬の受信信号を生成する。ステップＳ３４で、ミキサ回路１０４Ａが出力するビート信号ＡをＡＤ変換回路１６１ＡによりＡＤ（アナログ−ｔｏ−デジタル）変換すると共に、ミキサ回路１０４Ｂが出力するビート信号ＢをＡＤ変換回路１６１ＢによりＡＤ変換する。
【００５７】
ステップＳ３５で、信号処理回路１６２によりＡＤ変換後のビート信号Ａ及びビート信号Ｂをそれぞれ別々にＦＦＴして、それぞれの周波数スペクトル（振幅スペクトル及び位相スペクトル）を算出する。ステップＳ３６で、上記算出した振幅スペクトル及び位相スペクトルと、初期検査モードで算出してメモリに格納しておいた振幅スペクトル及び位相スペクトルの初期値とを、信号処理回路１６２が比較し、両者の差が一定範囲に収まっているか否かを判定する。一定範囲に収まっていない場合には、ステップＳ３７で、自己診断の結果、故障であると判断する。一定範囲に収まっている場合には、ステップＳ３８で、算出した値と初期値との差を、補正値としてメモリに格納する。この補正値が、通常動作モードのステップＳ２５において用いられる。
【００５８】
その後ステップＳ３２に戻り、異なる遅延量τをＢＩＳＴ信号源回路１２０に対して設定し、以降のステップの処理を同様に実行する。これを複数回繰り返すことにより、検査対象としたい全ての異なる遅延量τに対して、自己診断による判定処理（ステップＳ３６の判定処理）を実行する。即ち、遅延回路の遅延量を変化させ、異なる複数の遅延量毎に判定する段階を実行する。
【００５９】
以上で自己診断モードが終了し、その後、ステップＳ３９で通常動作モードに移行する。なおこの自己診断モードは、所定の間隔で、定期的に実行するようにしてよい。
【００６０】
なおステップＳ３６の判定処理を実行するレーダ装置は、ステップＳ１７での整合性の判断により良品と認定されている装置である。従って、ステップＳ３６の判定の結果、算出した値と初期値との差が一定範囲に収まっている場合には、算出したビート信号の振幅、ビート信号の周波数、及びビート信号の位相が、設定値と整合していることを意味する。即ち、ステップＳ３６の判定処理は、算出したビート信号の振幅、ビート信号の周波数、及びビート信号の位相について、τ及びｆｃ（ｔ）の設定値との整合性を判定する処理であると言える。
【００６１】
図９は、レーダ装置の構成の別の一例を示す図である。図９において、図３と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。なお図９では、送信アンテナとして複数のアンテナを配列したフェーズドアレイアンテナを用いた場合の構成を示してある。複数の送信信号に位相差を与えて複数のアンテナから送出することにより、所望の方向に電波を放射することができる。なお図７では、２つの送信アンテナ及び２つの送信信号処理系を設けた構成を示しているが、送信アンテナ及び送信信号処理系の数は２個に限られるものではなく、３個以上の数であってよい。またフェーズドアレイアンテナではなく、１つの送信アンテナ及び１つの送信信号処理系を設けた回路構成としてもよい。
【００６２】
図９のレーダ装置は、送信信号源回路１１０、ＢＩＳＴ信号源回路１２０、及び信号処理回路１６２を含む。レーダ装置は更に、受信アンテナ１０２、送信アンテナ１０３Ａ及び１０３Ｂ、ミキサ回路１０４、ローノイズアンプ１０５、ドライバアンプ１０６、及びパワーアンプ１０７Ａ及び１０７Ｂを含む。レーダ装置は更に、中間周波数アンプ１０８、移相器１７０Ａ及び１７０Ｂ、ミキサ回路１７１Ａ及び１７１Ｂ、中間周波数アンプ１７２Ａ及び１７２Ｂ、並びにＡＤ変換回路１７３Ａ及び１７３Ｂを含む。
【００６３】
送信信号源回路１１０が生成した送信信号を、移相器１７０Ａ及び１７０Ｂにより位相調整し、送信アンテナ１０３Ａ及び１０３Ｂから互いに異なる位相の信号を送出する。これにより、フェーズドアレイアンテナを実現している。
【００６４】
図９のレーダ装置では、ＢＩＳＴ信号源回路１２０による検査対象は、送信側フェーズドアレイアンテナの複数の送信信号である。送信信号源回路１１０により生成され移相器１７０Ａにより位相調整された送信信号が、ミキサ回路１７１Ａに入力される。また自己診断時には、ＢＩＳＴ信号源回路１２０により生成された模擬の送信信号がミキサ回路１７１Ａに入力される。ミキサ回路１７１Ａの出力であるビート信号は、中間周波数アンプ１７２Ａにより増幅された後、ＡＤ変換回路１７３ＡによりＡＤ変換される。ＡＤ変換回路１７３Ａの出力であるデジタルのビート信号は、信号処理回路１６２に供給される。
【００６５】
同様に、送信信号源回路１１０により生成され移相器１７０Ｂにより位相調整された送信信号が、ミキサ回路１７１Ｂに入力される。また自己診断時には、ＢＩＳＴ信号源回路１２０により生成された模擬の送信信号がミキサ回路１７１Ｂに入力される。ミキサ回路１７１Ｂの出力であるビート信号は、中間周波数アンプ１７２Ｂにより増幅された後、ＡＤ変換回路１７３ＢによりＡＤ変換される。ＡＤ変換回路１７３Ｂの出力であるデジタルのビート信号は、信号処理回路１６２に供給される。
【００６６】
信号処理回路１６２は、ＡＤ変換回路１７３Ａ及び１７３Ｂからのデジタルビート信号を受け取り、それぞれのビート信号を別々に周波数解析する。具体的には、信号処理回路１６２は、各ビート信号をＦＦＴして周波数スペクトル（振幅スペクトル及び位相スペクトル）を求め、周波数スペクトルから求めたビート信号の振幅、周波数、及び位相が、設定値と整合しているか否かを判定する。この判定結果に基づいて、信号処理回路１６２は移相器１７０Ａ及び１７０Ｂによる位相シフトを制御する。これにより、フェーズドアレイ型の送信器において適切な位相制御を実現することができる。また信号処理回路１６２は、送信信号源回路１１０の発振周波数（分周率）を設定すると共に、ＢＩＳＴ信号源回路１２０の遅延回路１２６の遅延量を設定する。図７の構成のように、受信信号を受け取るミキサ回路の出力をＡＤ変換して信号処理回路１６２に供給する構成を、図９の構成と組み合わせてもよい。
【００６７】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００６８】
１０２  受信アンテナ
１０３  送信アンテナ
１０４  ミキサ回路
１０５  ローノイズアンプ
１０６  ドライバアンプ
１０７  パワーアンプ
１０８  中間周波数アンプ
１１０  送信信号源回路
１１１  位相検出器（ＰＤ）
１１２  ループフィルタ
１１３  電圧制御発振器
１１４  分周器
１１５  分周器
１１６  分周比制御デジタル回路
１１７  発振回路
１１８  分周器
１２０  ＢＩＳＴ信号源回路
１２１  位相検出器
１２２  ループフィルタ
１２３  電圧制御発振器
１２４  分周器
１２５  分周器
１２６  遅延回路
【図１】
2014169866.tif 000003
【図２】
2014169866.tif 000004
【図３】
2014169866.tif 000005
【図４】
2014169866.tif 000006
【図５】
2014169866.tif 000007
【図６】
2014169866.tif 000008
【図７】
2014169866.tif 000009
【図８】
2014169866.tif 000010
【図９】
2014169866.tif 000011