(57)【要約】【課題】歩留まりの低下を抑制することができる配線基板を提供する。【解決手段】配線基板２０は、コア基板３０の上面３０Ａ側に形成された絶縁層６１，６２と、絶縁層６２上に形成された配線層７２と、絶縁層６２上に積層され、配線層７２を被覆し、フィラーを含有する絶縁層６４と、絶縁層６４上に積層され、フィラーを含有していない絶縁層６５とを有する。また、配線基板２０は、絶縁層６４，６５を厚さ方向に貫通するビアＶ５と、絶縁層６５上に積層され、ビアＶ５を介して配線層７２と電気的に接続された配線層８１とを有する。【選択図】図１
2014204005.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁層上に形成された第１配線層と、
前記第１絶縁層上に積層され、前記第１配線層を被覆し、フィラーを含有する第２絶縁層と、
前記第２絶縁層上に積層され、フィラーを含有していない第３絶縁層と、
前記第２絶縁層及び前記第３絶縁層を厚さ方向に貫通する貫通電極と、
前記第３絶縁層上に積層され、前記貫通電極を介して前記第１配線層と電気的に接続された第２配線層と、
を有することを特徴とする配線基板。
【請求項２】
前記第３絶縁層は、前記第２絶縁層よりも薄く形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第３絶縁層は、前記第３絶縁層を厚さ方向に貫通し、前記貫通電極が形成される貫通孔を有し、
前記第３絶縁層の前記第２配線層が形成される側の表面は、前記貫通孔の内面よりも表面粗度が低いことを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記第２配線層は、ライン／スペース＝５／５μｍよりも小さい配線層であることを特徴とする請求項１〜３のいずれか１つに記載の配線基板。
【請求項５】
前記第２配線層と、前記第３絶縁層上に積層され、前記第２配線層を被覆し、感光性を有する樹脂材からなる第４絶縁層とを含む微細配線構造を有する請求項４に記載の配線基板と、
前記微細配線構造の最外層の配線層にフリップチップ実装された半導体チップと、
を有することを特徴とする半導体装置。
【請求項６】
第１絶縁層上に第１配線層を形成する工程と、
前記第１絶縁層上に、前記第１配線層を被覆し、フィラーを含有する第２絶縁層を積層するとともに、前記第２絶縁層上に、フィラーを含有していない第３絶縁層を積層する工程と、
前記第２絶縁層に、前記第１配線層の一部を露出する第１貫通孔を形成するとともに、前記第３絶縁層に、前記第１貫通孔と連通する第２貫通孔を形成する工程と、
前記第１貫通孔内及び前記第２貫通孔内に導電層を形成する工程と、
前記第３絶縁層の上面から突出した前記導電層を研磨し、前記第１貫通孔内及び前記第２貫通孔内に貫通電極を形成する工程と、
前記第３絶縁層上に、前記貫通電極を介して前記第１配線層と電気的に接続される第２配線層を形成する工程と、
を有することを特徴とする配線基板の製造方法。
【請求項７】
前記第２絶縁層及び前記第３絶縁層を積層する工程では、前記第３絶縁層上に金属箔を積層し、
前記第１貫通孔及び前記第２貫通孔を形成する工程では、前記第１貫通孔及び前記第２貫通孔と連通する開口部を前記金属箔に形成し、
前記第１貫通孔及び前記第２貫通孔を形成する工程の後に、前記金属箔をマスクにして前記第１貫通孔内及び前記第２貫通孔内をデスミア処理する工程を有することを特徴とする請求項６に記載の配線基板の製造方法。
【請求項８】
前記導電層を形成する工程では、前記第１貫通孔内、前記第２貫通孔内及び前記開口部内を充填するとともに、前記金属箔の上面全面を被覆する前記導電層を形成し、
前記導電層を研磨する工程では、化学機械研磨により、前記第３絶縁層の上面から突出した前記導電層と前記金属箔を研磨することを特徴とする請求項７に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
【背景技術】
【０００２】
半導体チップなどの実装部品を実装するための配線基板は、様々な形状・構造のものが提案されている。近年は、半導体チップの高集積化及び高機能化に伴い、半導体チップが実装される配線基板においても配線の多層化及び微細化の要求が高まっている。このような配線基板を製造する際には、例えばシングルダマシン法を利用して配線形成が行われる。ここで、シングルダマシン法とは、層間絶縁層に配線となる溝をエッチング等により形成し、その溝内に銅層を堆積した後、配線溝の上部に突出した銅層を化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により除去して平坦化を行って配線を形成する方法である。
【０００３】
なお、上記従来技術に関連する先行技術としては、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３３２１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記ＣＭＰでは、層間絶縁層をストッパ層として銅層の研磨が行われる。しかしながら、上記ＣＭＰによる研磨後の層間絶縁層の表面上には細かい（例えば、深さが２μｍ以下程度の）スクラッチ傷が生じてしまう。このスクラッチ傷は、層間絶縁層に含まれるフィラーが脱粒することによって発生することが、本発明者らの鋭意研究により分かってきた。詳述すると、ＣＭＰ用のスラリーに含まれる研磨砥粒よりも１０倍程度大きい上記フィラーがＣＭＰによる研磨時に脱粒し、そのフィラーが研磨砥粒となって樹脂表面を傷つけることによって上記スクラッチ傷が発生する。このようなスクラッチ傷が生じると、つまり層間絶縁層の表面上に微細な凹凸が形成されると、その層間絶縁層上に形成されたレジスト層をフォトリソグラフィ法によりパターニングする場合に、上記凹凸がレジスト層のパターニング欠陥を誘発し、歩留まりの低下を招くという問題がある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、第１絶縁層上に形成された第１配線層と、前記第１絶縁層上に積層され、前記第１配線層を被覆し、フィラーを含有する第２絶縁層と、前記第２絶縁層上に積層され、フィラーを含有していない第３絶縁層と、前記第２絶縁層及び前記第３絶縁層を厚さ方向に貫通する貫通電極と、前記第３絶縁層上に積層され、前記貫通電極を介して前記第１配線層と電気的に接続された第２配線層と、を有する。
【発明の効果】
【０００７】
本発明の一観点によれば、歩留まりの低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、一実施形態の半導体装置を示す概略断面図、（ｂ）は、一実施形態の半導体装置の一部を拡大した拡大断面図。
【図２】（ａ）〜（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図３】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図４】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図５】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図６】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図７】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図８】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図９】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図１０】一実施形態の半導体装置の製造方法を示す概略断面図。
【図１１】一実施形態の半導体装置の製造方法を示す概略断面図。
【図１２】一実施形態の半導体装置の製造方法を示す概略断面図。
【図１３】一実施形態の半導体装置の製造方法を示す概略断面図。
【発明を実施するための形態】
【０００９】
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
【００１０】
図１に示すように、半導体装置１０は、配線基板２０と、その配線基板２０に実装された半導体チップ２１とを有している。
配線基板２０は、厚さ方向の中間部にコア基板３０を有している。コア基板３０は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。コア基板３０の厚さは、例えば８０〜４００μｍ程度とすることができる。
【００１１】
コア基板３０には、所要の箇所（図１（ａ）では７箇所）に貫通孔３０Ｘが設けられている。貫通孔３０Ｘは、コア基板３０の上面３０Ａから下面３０Ｂまでを貫通するように形成されている。この貫通孔３０Ｘ内には、コア基板３０を厚さ方向に貫通する貫通電極３１が形成されている。貫通電極３１は、貫通孔３０Ｘ内に充填されている。この貫通電極３１は、図示は省略するが、例えば平面視略円形状に形成されている。その貫通電極３１の直径は、例えば５０〜１００μｍ程度とすることができる。また、貫通電極３１の材料としては、例えば銅（Ｃｕ）や銅合金を用いることができる。
【００１２】
コア基板３０の上面３０Ａには配線層３２が形成され、コア基板３０の下面３０Ｂには配線層３３が形成されている。これら配線層３２，３３は上記貫通電極３１を介して相互に電気的に接続されている。なお、配線層３２，３３の材料としては、例えば銅や銅合金を用いることができる。配線層３２，３３の厚さは、例えば２０〜３５μｍ程度とすることができる。
【００１３】
コア基板３０の下面３０Ｂには、上記配線層３３を被覆する絶縁層４１と、絶縁層４１の下面に形成された配線層５１と、配線層５１を被覆する絶縁層４２と、絶縁層４２の下面に形成された配線層５２と、絶縁層４２及び配線層５２の下に形成されたソルダレジスト層４３とが順に積層されている。
【００１４】
絶縁層４１には、所要の箇所に、当該絶縁層４１を厚さ方向に貫通する貫通孔ＶＨ１が形成されている。この貫通孔ＶＨ１内には、配線層３３と配線層５１とを電気的に接続するビアＶ１が形成されている。このビアＶ１は、絶縁層４１を厚さ方向に貫通するように形成されている。また、絶縁層４２には、所要の箇所に、当該絶縁層４２を厚さ方向に貫通する貫通孔ＶＨ２が形成されている。この貫通孔ＶＨ２内には、配線層５１と配線層５２とを電気的に接続するビアＶ２が形成されている。このビアＶ２は、絶縁層４２を厚さ方向に貫通するように形成されている。これら貫通孔ＶＨ１，ＶＨ２及びビアＶ１，Ｖ２は、図１（ａ）において上側（コア基板３０側）から下側（配線層５２側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ１，ＶＨ２は、上側の開口端の開口径が下側の開口端の開口径よりも小径となる円錐台形状に形成され、ビアＶ１，Ｖ２は、上面が下面よりも小径となる円錐台形状に形成されている。
【００１５】
ここで、配線層５１，５２の厚さは例えば２０〜３５μｍ程度とすることができ、配線層３３の下面から絶縁層４１の下面までの厚さは例えば１５〜３５μｍ程度とすることができ、配線層５１の下面から絶縁層４２の下面までの厚さは例えば１５〜３５μｍ程度とすることができる。なお、配線層５１，５２及びビアＶ１，Ｖ２の材料としては、例えば銅や銅合金を用いることができる。絶縁層４１，４２の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層４１，４２の材料としては、例えば感光性を有する絶縁性樹脂や熱硬化性を有する絶縁性樹脂を用いることができる。
【００１６】
ソルダレジスト層４３には、最下層の配線層５２の一部を外部接続用パッドＰ１として露出させるための開口部４３Ｘが形成されている。この外部接続用パッドＰ１には、配線基板２０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、上記開口部４３Ｘから露出する配線層５２上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記外部接続端子を接続するようにしてもよい。また、上記開口部４３Ｘから露出する配線層５２上に金属層を形成し、その金属層に上記外部接続端子を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。なお、上記開口部４３Ｘから露出する配線層５２（あるいは、配線層５２上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
【００１７】
上記開口部４３Ｘ及び外部接続用パッドＰ１の平面形状は例えば円形状であり、その直径は例えば２００〜３００μｍ程度とすることができる。配線層５２の下面からソルダレジスト層４３の下面までの厚さは、例えば２０〜４０μｍ程度とすることができる。なお、ソルダレジスト層４３の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
【００１８】
一方、コア基板３０の上面３０Ａには、上記配線層３２を被覆する絶縁層６１と、絶縁層６１の上面に形成された配線層７１と、配線層７１を被覆する絶縁層６２と、絶縁層６２の上面に形成された配線層７２と、配線層７２を被覆する絶縁層６３とが順に積層されている。
【００１９】
絶縁層６１には、所要の箇所に、当該絶縁層６１を厚さ方向に貫通する貫通孔ＶＨ３が形成されている。この貫通孔ＶＨ３内には、配線層３２と配線層７１とを電気的に接続するビアＶ３が形成されている。このビアＶ３は、絶縁層６１を厚さ方向に貫通するように形成されている。また、絶縁層６２には、所要の箇所に、当該絶縁層６２を厚さ方向に貫通する貫通孔ＶＨ４が形成されている。この貫通孔ＶＨ４内には、配線層７１と配線層７２とを電気的に接続するビアＶ４が形成されている。このビアＶ４は、絶縁層６２を厚さ方向に貫通するように形成されている。これら貫通孔ＶＨ３，ＶＨ４及びビアＶ３，Ｖ４は、図１（ａ）において上側（配線層７２側）から下側（コア基板３０側）に向かうに連れて径が小さくなるテーパ状に形成されている。例えば、貫通孔ＶＨ３，ＶＨ４は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成され、ビアＶ３，Ｖ４は、上面が下面よりも台形となる逆円錐台形状に形成されている。
【００２０】
ここで、配線層７１，７２の厚さは例えば２０〜３５μｍ程度とすることができ、配線層３２の上面から絶縁層６１の上面までの厚さは例えば１５〜３５μｍ程度とすることができ、配線層７１の上面から絶縁層６２の上面までの厚さは例えば１５〜３５μｍ程度とすることができる。なお、配線層７１，７２及びビアＶ３，Ｖ４の材料としては、例えば銅や銅合金を用いることができる。絶縁層６１，６２の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層６１，６２の材料としては、例えば感光性を有する絶縁性樹脂や熱硬化性を有する絶縁性樹脂を用いることができる。
【００２１】
図１（ｂ）に示すように、絶縁層６３は、絶縁層６４と絶縁層６５とを有している。絶縁層６４は、絶縁層６２上に、配線層７２の上面及び側面を被覆するように形成されている。この絶縁層６４は、フィラーを含有する絶縁層である。絶縁層６４の材料としては、エポキシ樹脂、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層６４の厚さは、例えば１５〜２５μｍ程度とすることができる。
【００２２】
絶縁層６５は、絶縁層６４上に、その絶縁層６４の上面を被覆するように形成されている。絶縁層６５は、フィラーを含有していない絶縁層である。すなわち、絶縁層６５は、フィラーを含有していない樹脂材からなる絶縁層である。絶縁層６５の材料としては、エポキシ樹脂、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂であって、且つ、フィラーを含有していない絶縁性樹脂を用いることができる。また、絶縁層６５は、絶縁層６４よりも薄い絶縁層である。絶縁層６５の厚さは、その絶縁層６５の上面６５Ａ上に形成される配線層８１よりも薄く形成することができる。すなわち、絶縁層６５は、下層の配線層７２を被覆する上記絶縁層６４上に形成され、その絶縁層６４やその他の絶縁層６２のように、配線層を被覆して、積層された配線層同士の絶縁を確保する必要がないため、絶縁層６５を配線層８１よりも薄く形成することができる。このため、絶縁層６５の厚さは、配線基板２０の薄型化の観点から、配線層８１及び絶縁層６４よりも薄く設定することが好ましい。
【００２３】
絶縁層６３（絶縁層６４，６５）には、所要の箇所に、当該絶縁層６３を厚さ方向に貫通する貫通孔ＶＨ５が形成されている。この貫通孔ＶＨ５は、絶縁層６４を厚さ方向に貫通する貫通孔６４Ｘと、その貫通孔６４Ｘと連通し、絶縁層６５を厚さ方向に貫通する貫通孔６５Ｘとを有している。この貫通孔ＶＨ５（貫通孔６４Ｘ，６５Ｘ）は、例えば断面視略矩形状（ストレート形状）又は断面視逆台形状に形成されている。
【００２４】
貫通孔ＶＨ５内には、配線層７２と上記絶縁層６５の上面６５Ａに形成される配線層８１とを電気的に接続するビアＶ５が形成されている。このビアＶ５は、絶縁層６３（絶縁層６４，６５）を厚さ方向に貫通するように形成されている。ビアＶ５は、上記貫通孔ＶＨ５と同様に、例えば断面視略矩形状又は断面視逆台形状に形成されている。
【００２５】
さらに、絶縁層６５は、上面が平滑な絶縁層である。すなわち、絶縁層６５の上面は、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層６５の上面は、貫通孔６５Ｘの内面よりも表面粗度が低くなっている。具体的には、絶縁層６５の上面の粗度は、表面粗さＲａ値で例えば１０〜２００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
【００２６】
図１（ａ）に示すように、絶縁層６３（絶縁層６５）の上面６５Ａには、微細配線構造８０が積層されている。微細配線構造８０は、絶縁層６５上に形成された配線層８１と、配線層８１を被覆する絶縁層９１と、絶縁層９１の上面に形成された配線層８２と、配線層８２を被覆する絶縁層９２と、絶縁層９２の上面に形成された配線層８３と、配線層８３を被覆する絶縁層９３と、絶縁層９３の上面に形成された配線層８４とが順に積層された構造を有している。
【００２７】
配線層８１〜８４は、微細配線構造８０よりも下方に形成された配線層７１，７２等よりも微細に形成された配線層である。例えば、配線層８１〜８４は、ライン／スペース（Ｌ／Ｓ）＝５μｍ／５μｍ未満の微細配線である。また、配線層８１〜８４は、微細配線構造８０よりも下方に形成された配線層７１，７２等よりも薄い配線層である。例えば、配線層８１〜８４の厚さは１〜１０μｍ程度とすることができる。
【００２８】
絶縁層９１には、所要の箇所に、当該絶縁層９１を厚さ方向に貫通する貫通孔ＶＨ６が形成されている。この貫通孔ＶＨ６内には、配線層８１と配線層８２とを電気的に接続するビアＶ６が形成されている。このビアＶ６は、絶縁層９１を厚さ方向に貫通するように形成されている。また、絶縁層９２には、所要の箇所に、当該絶縁層９２を厚さ方向に貫通する貫通孔ＶＨ７が形成されている。この貫通孔ＶＨ７内には、配線層８２と配線層８３とを電気的に接続するビアＶ７が形成されている。このビアＶ７は、絶縁層９２を厚さ方向に貫通するように形成されている。絶縁層９３には、所要の箇所に、当該絶縁層９３を厚さ方向に貫通する貫通孔ＶＨ８が形成されている。この貫通孔ＶＨ８内には、配線層８３と配線層８４とを電気的に接続するビアＶ８が形成されている。このビアＶ８は、絶縁層９３を厚さ方向に貫通するように形成されている。これら貫通孔ＶＨ６〜ＶＨ８及びビアＶ６〜Ｖ８は、図１（ａ）において上側（配線層８４側）から下側（コア基板６５側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔ＶＨ６〜ＶＨ８は、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成され、ビアＶ６〜Ｖ８は、上面が下面よりも大径となる逆円錐台形状に形成されている。
【００２９】
ここで、絶縁層９１〜９３は、微細配線構造８０よりも下方に形成された絶縁層６１，６２等よりも薄く形成されている。例えば、配線層８１の上面から絶縁層９１の上面までの厚さは例えば１〜２０μｍ程度とすることができ、配線層８２の上面から絶縁層９２の上面までの厚さは例えば１〜２０μｍ程度とすることができ、配線層８３の上面から絶縁層９３の上面までの厚さは例えば１〜２０μｍ程度とすることができる。なお、配線層８１〜８３及びビアＶ６〜Ｖ８の材料としては、例えば銅や銅合金を用いることができる。絶縁層９１〜９３の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層９１〜９３の材料としては、例えば感光性を有する絶縁性樹脂を用いることができる。
【００３０】
最上層の配線層８４上には金属層８５が形成されている。金属層８５の例としては、配線層８４の上面から、Ｎｉ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｕ層を順に積層した金属層、Ｎｉ層／Ｐｄ層／銀（Ａｇ）層を順に積層した金属層、Ｎｉ層／Ｐｄ層／Ａｇ層／Ａｕ層を順に積層した金属層を挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層、Ａｇ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。金属層８５がＮｉ層／Ａｕ層である場合には、Ｎｉ層の厚さを例えば０．１〜３μｍ程度とすることができ、Ａｕ層の厚さを例えば０．０１〜１μｍ程度とすることができる。
【００３１】
半導体チップ２１は、以上説明した構造を有する配線基板２０にフリップチップ実装されている。すなわち、半導体チップ２１の回路形成面（図１（ａ）では、下面）に配設されたバンプ２２を配線基板２０の金属層８５（パッド）に接合することにより、半導体チップ２１は配線基板２０にフェイスダウンで接合される。この半導体チップ２１は、バンプ２２を介して、配線基板２０の金属層８５と電気的に接続されている。
【００３２】
半導体チップ２１としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ２１としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ２１の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ２１の厚さは、例えば５０〜１００μｍ程度とすることができる。
【００３３】
また、上記バンプ２２としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００３４】
次に、上記半導体装置１０の作用について説明する。
配線基板２０では、フィラーを含有していない樹脂材からなる絶縁層６５の上面６５Ａ上に微細配線構造８０を形成するようにした。絶縁層６５にはフィラーが含有されていないため、その絶縁層６５をストッパ層としてＣＭＰ（Chemical Mechanical Polishing）法により金属（例えば、銅）を研磨した場合であっても、そのＣＭＰの際に絶縁層６５の上面６５Ａにおいてフィラーが脱粒（脱落）することがない。このため、ＣＭＰ用のスラリーに含まれる研磨砥粒よりも粒径の大きいフィラーが研磨砥粒となることを未然に防止できる。これにより、絶縁層６５の上面６５Ａにスクラッチ傷が形成されることが抑制され、絶縁層６５の上面６５Ａに微細な凹凸が形成されることが抑制される。すなわち、ＣＭＰ処理後においても絶縁層６５の上面６５Ａを平滑面に維持することができる。したがって、その絶縁層６５の上面６５Ａ上に微細な配線層８１を好適に形成することができる。
【００３５】
次に、上記半導体装置１０の製造方法について説明する。
まず、図２（ａ）に示す工程では、例えば銅張積層板（Copper Clad Laminate：ＣＣＬ）に貫通孔３０Ｘを形成し、電解めっきやペースト充填等の方法により貫通孔３０Ｘ内に貫通電極３１を形成した後、サブトラクティブ法によりコア基板３０の上面３０Ａ及び下面３０Ｂにそれぞれ配線層３２，３３を形成する。
【００３６】
次に、図２（ｂ）に示す工程では、コア基板３０の下面３０Ｂ及び配線層３３を被覆する絶縁層４１を形成するとともに、コア基板３０の上面３０Ａ及び配線層３２を被覆する絶縁層６１を形成する。これら絶縁層４１，６１は、例えばコア基板３０に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜２００℃程度の温度で熱処理して硬化させることにより形成することができる。
【００３７】
続いて、図２（ｃ）に示す工程では、配線層３３の下面の一部が露出されるように絶縁層４１の所定箇所に貫通孔ＶＨ１を形成するとともに、配線層３２の上面の一部が露出されるように絶縁層６１の所定箇所に貫通孔ＶＨ３を形成する。これら貫通孔ＶＨ１，ＶＨ３は、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層４１，６１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の貫通孔ＶＨ１，ＶＨ３を形成するようにしてもよい。
【００３８】
次いで、貫通孔ＶＨ１，ＶＨ３をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔ＶＨ１，ＶＨ３の底部に露出する配線層３２，３３の露出面に付着した樹脂スミアを除去する。
【００３９】
続いて、図３（ａ）に示す工程では、絶縁層４１の貫通孔ＶＨ１内にビアＶ１を形成するとともに、そのビアＶ１を介して配線層３３と電気的に接続される配線層５１を絶縁層４１の下面に積層する。また、絶縁層６１の貫通孔ＶＨ３内にビアＶ３を形成するとともに、そのビアＶ３を介して配線層３２と電気的に接続される配線層７１を絶縁層６１の上面に積層する。これらビアＶ１，Ｖ３及び配線層５１，７１は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
【００４０】
次に、図２（ｂ）〜図３（ａ）に示した工程と同様の工程を再度実行することにより、図３（ｂ）に示すように、コア基板３０の下面３０Ｂ側に絶縁層４２と配線層５２を積層するとともに、コア基板３０の上面３０Ａ側に絶縁層６２と配線層７２を積層する。
【００４１】
続いて、図４（ａ）に示す工程では、絶縁層６２の上面に、配線層７２の表面（側面及び上面）全面を被覆する絶縁層６４と、その絶縁層６４の上面全面を被覆する絶縁層６５と、その絶縁層６５の上面全面を被覆する金属箔１００とが順に積層された構造体を積層する。例えば、絶縁層６２の上面に、Ｂ−ステージ状態（半硬化状態）の絶縁層６４及び絶縁層６５と、金属箔１００とを熱圧着によりラミネートする。次いで、絶縁層６４，６５を１５０℃程度の温度雰囲気でキュア（熱硬化処理）を行うことにより硬化させる。このとき、上記金属箔１００の下面は平滑面になっている。このため、本工程により、金属箔１００の下面（平滑面）に接する絶縁層６５の上面６５Ａを好適に平滑面に形成することができる。ここで、金属箔１００の材料としては、例えば銅や銅合金を用いることができる。また、金属箔１００の厚さは、例えば０．１〜２０μｍ程度とすることができる。
【００４２】
次に、図４（ｂ）に示す工程では、金属箔１００に、貫通孔ＶＨ５（図１参照）に対応する開口部１００Ｘを形成する。すなわち、貫通孔ＶＨ５（貫通孔６４Ｘ，６５Ｘ）の形成予定領域の絶縁層６５を露出する開口部１００Ｘを金属箔１００に形成する。この開口部１００Ｘは、例えばサブトラクティブ法により形成することができる。
【００４３】
続いて、図５（ａ）に示す工程では、開口部１００Ｘを有する金属箔１００をコンフォーマルマスクとして利用し、その開口部１００Ｘを通して絶縁層６５，６４をレーザ加工することにより、下側の配線層７２の上面を露出する貫通孔ＶＨ５を形成する。すなわち、レーザ加工により、開口部１００Ｘから露出された絶縁層６５に貫通孔６５Ｘを形成するとともに、開口部１００Ｘから露出された絶縁層６４に貫通孔６４Ｘを形成する。このように、本例ではコンフォーマルマスク方式によって、絶縁層６４，６５からなる絶縁層６３に貫通孔ＶＨ５を形成するようにした。これに限らず、例えば、金属箔１００に開口部１００Ｘを形成せずに、金属箔１００、絶縁層６５，６４の所要部分を直接レーザ加工（ダイレクトレーザ加工）することにより、配線層７２の上面を露出する貫通孔ＶＨ５を形成するようにしてもよい。また、絶縁層６４，６５が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の貫通孔ＶＨ５（貫通孔６４Ｘ，６５Ｘ）を形成するようにしてもよい。
【００４４】
次いで、貫通孔ＶＨ５をレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔ＶＨ５の底部に露出する配線層７２の露出面に付着した樹脂スミアを除去する。このとき、絶縁層６５の上面６５Ａ全面を被覆するように金属箔１００が形成されているため、その金属箔１００によって絶縁層６５の上面６５Ａを上記デスミア処理から保護することができる。すなわち、絶縁層６５の上面６５Ａ全面を被覆するように金属箔１００が形成されているため、上記デスミア処理によって絶縁層６５の上面６５Ａがエッチングされることを防止することができる。これにより、上記デスミア処理により、絶縁層６５の上面６５Ａが粗面化されることを抑制することができ、絶縁層６５の上面６５Ａを平滑面に維持することができる。また、上記デスミア処理では、貫通孔６５Ｘの内面は金属箔１００から露出されているため、貫通孔６５Ｘの内面は粗面化されることになる。このため、本工程後の貫通孔６５Ｘの内面は、絶縁層６５の上面６５Ａよりも表面粗度が高くなる。
【００４５】
次に、図５（ｂ）に示す工程では、開口部１００Ｘの内面を含む金属箔１００の表面全面、貫通孔ＶＨ５の内面にシード層（図示略）を形成し、そのシード層を給電層とする電解銅めっき（パネルめっき）により、貫通孔ＶＨ５及び開口部１００Ｘを充填するとともに、金属箔１００の上面全面を被覆する電解銅めっき層１０１（導電層）を形成する。
【００４６】
続いて、ＣＭＰ法により、絶縁層６５の上面６５Ａから突出する電解銅めっき層１０１、及び金属箔１００を研磨し、図６（ａ）に示すように、絶縁層６５の上面６５Ａと面一となるビアＶ５を形成する。本例のＣＭＰでは、絶縁層６５をストッパ層として電解銅めっき層１０１及び金属箔１００（つまり、銅）の研磨が行われる。すなわち、本例のＣＭＰでは、絶縁層６５の研磨量が、電解銅めっき層１０１及び金属箔１００の研磨量に比べて十分に小さくなるようにスラリーの材質や研磨パッドの硬度等が調整されている。
【００４７】
本工程において、金属箔１００の直下に形成されている絶縁層６５はフィラーを含んでいないため、ＣＭＰ研磨時にフィラーが脱粒することを防止することができる。これにより、絶縁層６５の上面６５Ａにスクラッチ傷が生じることを抑制することができ、絶縁層６５の上面６５Ａに微細な凹凸が形成されることを抑制することができる。すなわち、絶縁層６５の上面６５Ａを平滑な面に維持することができる。
【００４８】
続いて、図６（ｂ）に示す工程では、例えばスパッタリングにより、絶縁層６５の上面６５Ａ及びビアＶ５の上面を被覆するようにシード層８１Ａを形成する。このとき、シード層８１Ａは絶縁層６５の上面６５Ａの形状に沿って形成される。このため、絶縁層６５の上面６５Ａと同様に、シード層８１Ａの上面は平滑面に形成される。なお、シード層８１Ａの材料としては、例えば銅や銅合金を用いることができる。
【００４９】
次いで、図７（ａ）に示す工程では、シード層８１Ａ上に、所定の箇所に開口パターン１０２Ｘを有するレジスト層１０２を形成する。開口パターン１０２Ｘは、配線層８１（図１参照）の形成領域に対応する部分のシード層８１Ａを露出するように形成される。レジスト層１０２の材料としては、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。具体的には、レジスト層１０２の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、シード層８１Ａの上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン１０２Ｘを有するレジスト層１０２を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０２を形成することができる。本工程において、レジスト層１０２が形成されるシード層８１Ａの上面が平滑面になっているため、レジスト層１０２にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層１０２に開口パターン１０２Ｘを高精度に形成することができる。
【００５０】
次に、図７（ｂ）に示す工程では、レジスト層１０２をめっきマスクとして、シード層８１Ａの上面に、そのシード層８１Ａをめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層１０２の開口パターン１０２Ｘから露出されたシード層８１Ａの上面に電解めっき法（ここでは、電解銅めっき法）を施すことにより、そのシード層８１Ａの上面に電解銅めっき層８１Ｂを形成する。続いて、図８（ａ）に示す工程では、レジスト層１０２を除去するとともに、不要なシード層８１Ａをエッチングにより除去する。これにより、シード層８１Ａと電解銅めっき層８１Ｂとからなる配線層８１が絶縁層６５上に形成される。このように、下層の配線層７１，７２等よりも微細な配線層８１はセミアディティブ法によって形成される。
【００５１】
次いで、図８（ｂ）に示す工程では、絶縁層６５の上面６５Ａ上に、配線層８１の表面全面を被覆する絶縁層９１を形成する。例えば絶縁層６５の上面６５Ａに樹脂フィルムを熱圧着によりラミネートすることにより上記絶縁層９１を形成する。続いて、図９（ａ）に示す工程では、例えばフォトリソグラフィ法により、絶縁層９１の所要箇所に、配線層８１の上面の一部を露出する貫通孔ＶＨ６を形成する。
【００５２】
次に、図９（ｂ）に示す工程では、図６（ｂ）〜図８（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔ＶＨ６を充填するビアＶ６を形成するとともに、絶縁層９１上に配線層８２を形成する。続いて、図１０に示す工程では、図８（ｂ）及び図９（ａ）に示した工程と同様に、絶縁層９１上に、配線層８２の上面の一部を露出する貫通孔ＶＨ７を有する絶縁層９２を形成する。次いで、図１１に示す工程では、図６（ｂ）〜図８（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔ＶＨ７を充填するビアＶ７を形成するとともに、絶縁層９２上に配線層８３を形成する。その後、図８（ｂ）及び図９（ａ）に示した工程と同様に、絶縁層９２上に、配線層８３の上面の一部を露出する貫通孔ＶＨ８を有する絶縁層９３を形成する。
【００５３】
次に、図１２に示す工程では、図６（ｂ）〜図８（ａ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔ＶＨ８を充填するビアＶ８を形成するとともに、絶縁層９３上に最上層の配線層８４を形成する。
【００５４】
続いて、図１３に示す工程では、最下層の配線層５２の所要の箇所に画定される外部接続用パッドＰ１を露出させるための開口部４３Ｘを有するソルダレジスト層４３を絶縁層４２の下面に積層する。このソルダレジスト層４３は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層４３の開口部４３Ｘから配線層５２の一部が外部接続用パッドＰ１として露出される。
【００５５】
次いで、例えば無電解めっき法により、配線層８４上に金属層８５を形成する。例えば金属層８５がＮｉ層／Ａｕ層である場合には、無電解めっき法により、配線層８４上にＮｉ層とＡｕ層を順に積層する。なお、必要に応じて、ソルダレジスト層４３の開口部４３Ｘから露出された配線層５２（つまり、外部接続用パッドＰ１）上に、例えばＮｉ層とＡｕ層を順に積層するようにしてもよい。
【００５６】
以上の製造工程により、図１に示した配線基板２０を製造することができる。
そして、上述のように製造された配線基板２０に図１（ａ）に示した半導体チップ２１を実装する。具体的には、配線基板２０の金属層８５上に、半導体チップ２１のバンプ２２をフリップチップ接合する。以上の製造工程により、図１に示した半導体装置１０を製造することができる。
【００５７】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）絶縁層６２上に、フィラーを含有する絶縁層６４と、フィラーを含有していない絶縁層６５とを順に積層し、それら絶縁層６４，６５を厚さ方向に貫通する電解銅めっき層１０１を形成した後に、ＣＭＰにより、絶縁層６５の上面６５Ａから突出する電解銅めっき層１０１を研磨するようにした。ＣＭＰ処理のストッパ層となる絶縁層６５がフィラーを含んでいないため、ＣＭＰ研磨時にフィラーが脱粒することを防止することができる。これにより、絶縁層６５の上面６５Ａにスクラッチ傷が生じることを抑制することができ、絶縁層６５の上面６５Ａに微細な凹凸が形成されることを抑制することができる。すなわち、ＣＭＰ処理後においても絶縁層６５の上面６５Ａを平滑な面に維持することができる。このため、絶縁層６５の上面６５Ａにシード層８１Ａを形成した場合に、シード層８１Ａの上面を平滑に形成することができる。したがって、このような平滑面であるシード層８１Ａの上面に開口パターン１０２Ｘを有するレジスト層１０２が形成されるため、レジスト層１０２にパターニング欠陥が生じることを好適に抑制することができる。ひいては、歩留まりの低下を抑制することができる。
【００５８】
（２）絶縁層６５の上面６５Ａを被覆する金属箔１００を形成し、金属箔１００に開口部１００Ｘを形成するとともに絶縁層６４，６５に貫通孔ＶＨ５を形成した後に、金属箔１００をマスクにして貫通孔ＶＨ５内をデスミア処理するようにした。このデスミア処理において、絶縁層６５の上面６５Ａが金属箔１００によって保護されているため、上記デスミア処理によって絶縁層６５の上面６５Ａがエッチングされることを抑制することができる。これにより、デスミア処理後においても絶縁層６５の上面６５Ａを平滑な面に維持することができる。このため、絶縁層６５の上面６５Ａにシード層８１Ａを形成した場合に、シード層８１Ａの上面を平滑に形成することができる。したがって、このような平滑面であるシード層８１Ａの上面に開口パターン１０２Ｘを有するレジスト層１０２が形成されるため、レジスト層１０２にパターニング欠陥が生じることを好適に抑制することができる。ひいては、歩留まりの低下を抑制することができる。
【００５９】
（３）絶縁層６５の上面６５Ａ上に、下面が平滑面になっている金属箔１００を積層するようにした。このため、平滑面である金属箔１００の下面に接する絶縁層６５の上面６５Ａを好適に平滑面に形成することができる。
【００６０】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態の図４（ａ）に示した工程において、金属箔１００の積層を省略してもよい。この場合には、絶縁層６２上に、配線層７２を被覆する絶縁層６４と、その絶縁層６４の上面全面を被覆する絶縁層６５とが積層される。
【００６１】
・上記実施形態では、最上層の配線層８４上に金属層８５を形成するようにした。これに限らず、例えば配線層８４上にＯＳＰ膜を形成するようにしてもよい。
・上記実施形態における配線基板２０における配線層５１，５２，７１，７２及び絶縁層４１，４２，６１，６２の層数や配線の取り回しなどは様々に変形・変更することが可能である。
【００６２】
・上記実施形態における微細配線構造８０における配線層８１〜８４及び絶縁層９１〜９３の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、コア基板３０を有するコア付きビルドアップ基板上に微細配線構造８０を形成するようにしたが、微細配線構造８０の下層の構造は特に限定されない。例えば、コア基板を含まないコアレス基板上に微細配線構造８０を形成するようにしてもよい。
【符号の説明】
【００６３】
１０  半導体装置
２０  配線基板
２１  半導体チップ
３０  コア基板
６２  絶縁層（第１絶縁層）
７２  配線層（第１配線層）
６４  絶縁層（第２絶縁層）
６４Ｘ  貫通孔（第１貫通孔）
６５  絶縁層（第３絶縁層）
６５Ｘ  貫通孔（第２貫通孔）
８０  微細配線構造
８１  配線層（第２配線層）
８１Ａ  シード層
８１Ｂ  電解銅めっき層（導電層）
８４  配線層（最外層の配線層）
９１  絶縁層（第４絶縁層）
１００  金属箔
ＶＨ５  貫通孔
Ｖ５  ビア（貫通電極）
【図１】
2014204005.tif 000003
【図２】
2014204005.tif 000004
【図３】
2014204005.tif 000005
【図４】
2014204005.tif 000006
【図５】
2014204005.tif 000007
【図６】
2014204005.tif 000008
【図７】
2014204005.tif 000009
【図８】
2014204005.tif 000010
【図９】
2014204005.tif 000011
【図１０】
2014204005.tif 000012
【図１１】
2014204005.tif 000013
【図１２】
2014204005.tif 000014
【図１３】
2014204005.tif 000015