(57)【要約】【課題】発光素子の出力波形における時間方向の揺らぎを抑制すること。【解決手段】発光素子駆動回路１は、入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路２，３を有する。高周波数側の信号経路２にハイパスフィルタ４及びアンプ７が配置され、低周波数側の信号経路３にローパスフィルタ５及び遅延回路６が配置される。高周波数側の信号経路２を伝搬し、アンプ７により増幅されている信号と、低周波数側の信号経路３を伝搬し、遅延回路６によって遅延されている信号とが、加算回路９により加算される。発光素子１１は加算回路９の出力信号に基づいて駆動される。【選択図】図２
2014090317.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路と、
通過させる信号の周波数帯域が異なる複数のフィルタと、
信号を増幅する１つ以上のアンプと、
信号を遅延させる１つ以上の遅延回路と、
複数の信号を加算する加算回路と、
を備え、
前記信号経路のそれぞれに前記周波数帯域の異なる前記フィルタが配置され、
前記周波数帯域が相対的に低い１つ以上の前記信号経路に前記遅延回路が配置され、
前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記アンプが配置され、
前記信号経路のそれぞれの出力端が前記加算回路に接続され、
前記周波数帯域が相対的に高い１つ以上の前記信号経路を伝搬し、前記アンプにより増幅されている信号と、前記周波数帯域が相対的に低い１つ以上の前記信号経路を伝搬し、前記遅延回路によって遅延されている信号とを、前記加算回路により加算することを特徴とする発光素子駆動回路。
【請求項２】
通過させる信号の周波数帯域が相対的に低い前記フィルタの周波数帯域と、通過させる信号の周波数帯域が相対的に高い前記フィルタの周波数帯域との境界がレート方程式に基づいて決められることを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
前記周波数帯域が相対的に高い１つ以上の前記信号経路に配置される前記フィルタは、通過する信号を遅延させることを特徴とする請求項１または２に記載の発光素子駆動回路。
【請求項４】
前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記遅延回路が配置されることを特徴とする請求項１または２に記載の発光素子駆動回路。
【請求項５】
電気信号を光信号に変換する発光素子と、
入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路と、
通過させる信号の周波数帯域が異なる複数のフィルタと、
信号を増幅する１つ以上のアンプと、
信号を遅延させる１つ以上の遅延回路と、
複数の信号を加算する加算回路と、
を備え、
前記信号経路のそれぞれに前記周波数帯域の異なる前記フィルタが配置され、
前記周波数帯域が相対的に低い１つ以上の前記信号経路に前記遅延回路が配置され、
前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記アンプが配置され、
前記信号経路のそれぞれの出力端が前記加算回路に接続され、
前記周波数帯域が相対的に高い１つ以上の前記信号経路を伝搬する途中で前記アンプにより増幅される信号と、前記周波数帯域が相対的に低い１つ以上の前記信号経路を伝搬する途中で前記遅延回路によって遅延される信号とが、前記加算回路により加算され、
前記発光素子が前記加算回路の出力信号によって駆動されることを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発光素子駆動回路及び発光装置に関する。
【背景技術】
【０００２】
従来、データ伝送システムに適用される技術の一つに、プリエンファシス技術がある。プリエンファシス技術によれば、伝送中に減衰する信号の周波数成分を送信側で予め強めることによって、受信側において受信信号の振幅が広がり、アイパターンを確保することができる。データ信号を２分岐させ、分岐後の一方の信号を遅延させて他方の信号との差分をとることによって、プリエンファシス波形を有する信号を生成する回路がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−８８６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のプリエンファシス技術の回路では、発光素子の出力波形における時間方向の揺らぎを改善することができないという問題点がある。
【０００５】
発光素子の出力波形における時間方向の揺らぎを抑制することができる発光素子駆動回路及び発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
発光素子駆動回路は、入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路を有する。信号経路のそれぞれに、通過させる信号の周波数帯域の異なるフィルタが配置される。通過する信号の周波数帯域が相対的に低い１つ以上の信号経路に遅延回路が配置され、通過する信号の周波数帯域が相対的に高い１つ以上の信号経路にアンプが配置される。信号経路のそれぞれの出力端は加算回路に接続される。そして、通過する信号の周波数帯域が相対的に高い１つ以上の信号経路を伝搬し、アンプにより増幅されている信号と、通過する信号の周波数帯域が相対的に低い１つ以上の信号経路を伝搬し、遅延回路によって遅延されている信号とが、加算回路により加算される。
【０００７】
発光装置は、発光素子及び発光素子駆動回路を有する。発光素子駆動回路は、入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路を有する。信号経路のそれぞれに、通過させる信号の周波数帯域の異なるフィルタが配置される。通過する信号の周波数帯域が相対的に低い１つ以上の信号経路に遅延回路が配置され、通過する信号の周波数帯域が相対的に高い１つ以上の信号経路にアンプが配置される。信号経路のそれぞれの出力端は加算回路に接続される。そして、通過する信号の周波数帯域が相対的に高い１つ以上の信号経路を伝搬し、アンプにより増幅されている信号と、通過する信号の周波数帯域が相対的に低い１つ以上の信号経路を伝搬し、遅延回路によって遅延されている信号とが、加算回路により加算される。発光素子は加算回路の出力信号に基づいて駆動される。
【発明の効果】
【０００８】
この発光素子駆動回路及び発光装置によれば、発光素子の出力波形における時間方向の揺らぎを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、ＶＣＳＥＬの出力特性の一例を示す図である。
【図２】図２は、実施の形態にかかる発光素子駆動回路及び発光装置の第１の例を示す図である。
【図３】図３は、図２に示す発光素子駆動回路による強度の補正の様子を定性的に示す図である。
【図４】図４は、図２に示す発光素子駆動回路による群遅延の補正の様子を定性的に示す図である。
【図５】図５は、発光素子への入力信号の強度の周波数特性の一例を示す図である。
【図６】図６は、発光素子の出力信号の強度の周波数特性の一例を示す図である。
【図７】図７は、発光素子への入力信号の群遅延の周波数特性の一例を示す図である。
【図８】図８は、発光素子の出力信号の群遅延の周波数特性の一例を示す図である。
【図９】図９は、発光素子の出力信号のアイパターンの一例を示す図である。
【図１０】図１０は、実施の形態にかかる発光素子駆動回路及び発光装置の第２の例を示す図である。
【図１１】図１１は、図１０に示す発光素子駆動回路による強度の補正の様子を定性的に示す図である。
【図１２】図１２は、図１０に示す発光素子駆動回路による群遅延の補正の様子を定性的に示す図である。
【図１３】図１３は、実施の形態にかかる発光素子駆動回路及び発光装置の第３の例を示す図である。
【図１４】図１４は、実施の形態にかかる発光素子駆動回路及び発光装置の第４の例を示す図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、この発光素子駆動回路及び発光装置の好適な実施の形態を詳細に説明する。以下の各実施例の説明においては、同様の構成要素には同一の符号を付して、重複する説明を省略する。
【００１１】
発光素子の一例として、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  ＬＡＳＥＲ、垂直共振器面発光レーザ）、端面発光レーザまたはＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、発光ダイオード）が挙げられる。本実施の形態においては、ＶＣＳＥＬを例にして説明する。ＶＣＳＥＬは安価であり、ＶＣＳＥＬを直接変調方式により駆動することができるため、安価な発光素子駆動回路及び発光装置が得られる。従って、例えば光インタコネクト技術など、サーバなどのコンピュータ装置内での短距離通信に有効である。
【００１２】
・ＶＣＳＥＬの出力特性の一例
図１は、ＶＣＳＥＬの出力特性の一例を示す図である。図１において上段の周波数−強度特性図１０１は強度の周波数特性を示す。縦軸は強度［ｄＢ］であり、横軸は周波数［ＧＨｚ］である。周波数−強度特性図１０１に示すように、強度は、例えばおよそ８ＧＨｚ以下の低周波数領域では周波数が高くなるに連れてわずかに大きくなり、およそ８ＧＨｚの周波数でピークを迎え、およそ８ＧＨｚ以上の高周波数領域では周波数が高くなるに連れて急激に小さくなる。従って、周波数−強度特性図１０１に矢印で示すように、ＶＣＳＥＬを駆動する発光素子駆動回路において、プリエンファシス技術によって高周波数領域の強度を大きくするように補正するのがよい。
【００１３】
図１において下段の周波数−群遅延特性図１０２は群遅延の周波数特性を示す。縦軸は群遅延［ｐｓｅｃ］であり、横軸は周波数［ＧＨｚ］である。周波数−群遅延特性図１０２に示すように、群遅延は、例えばおよそ８ＧＨｚ以下の低周波数領域では周波数が高くなるに連れて大きくなり、およそ８ＧＨｚの周波数でピークを迎え、およそ８ＧＨｚ以上の高周波数領域では周波数が高くなるに連れて小さくなる。従って、周波数−群遅延特性図１０２に矢印で示すように、ＶＣＳＥＬを駆動する発光素子駆動回路において、プリエンファシス技術によって低周波数領域及び高周波数領域の両方の群遅延を大きくするように補正するのがよい。
【００１４】
ここで、周波数−強度特性図１０１及び周波数−群遅延特性図１０２において破線１０３で示すピークの位置は、例えばレート方程式によって一意に決まる。レート方程式については、例えばＪ．Ｅ．Ｂｏｗｅｒｓによる“Ｈｉｇｈ  ｓｐｅｅｄ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｌａｓｅｒ  ｄｅｓｉｇｎ  ａｎｄ  ｐｅｒｆｏｒｍａｎｃｅ”（Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｖｏｌ．３０，Ｎｏ．１，ｐｐ．１−１１，１９８７）に開示されている。
【００１５】
レート方程式は、次の（１）式及び（２）式で表される。ただし、Ｎはキャリア密度であり、Ｓは光子密度であり、ｇ0は微分利得係数であり、Ｎtは透明キャリア密度であり、τnは自然放出キャリア寿命であり、τpは光子寿命である。また、Γは光閉じ込め係数であり、εは非線形係数であり、βは自然放出光係数であり、Ｉは活性層を流れる電流であり、ｑは電子素量であり、Ｖは活性層の体積である。
【００１６】
【数１】
2014090317.tif 000003
【数２】
2014090317.tif 000004
【００１７】
・発光素子駆動回路及び発光装置の第１の例
図２は、実施の形態にかかる発光素子駆動回路及び発光装置の第１の例を示す図である。図２に示すように、発光装置は、発光素子１１、及び発光素子１１を駆動する発光素子駆動回路１を有する。ＶＣＳＥＬは発光素子１１の一例である。
【００１８】
発光素子駆動回路１は、例えば波形Ｗ１の入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路２，３を有する。図２に示す例では、信号経路２，３の数は２つであるが、３つ以上でもよい。本実施の形態では、信号経路が２つであるとして説明する。２つの信号経路２，３の一方を高周波数側の信号経路２とし、他方を低周波数側の信号経路３とする。
【００１９】
各信号経路２，３に、通過させる信号の周波数帯域の異なるフィルタ４，５が配置される。例えば高周波数側の信号経路２にはハイパスフィルタ４及びアンプ７が配置されてもよい。ハイパスフィルタ４は、例えば入力信号を分岐する分岐点に接続される。ハイパスフィルタ４の遮断周波数は、レート方程式により決まるピーク位置の周波数であってもよい。つまり、高周波数側の信号経路２によって、レート方程式により決まるピーク位置の周波数よりも高い周波数成分の信号が伝搬されてもよい。
【００２０】
ハイパスフィルタ４は、通過する信号を遅延させる特性を有する。つまり、ハイパスフィルタ４は、ハイパスフィルタ４を通過する高周波数成分の信号の群遅延を大きくする。従って、ハイパスフィルタ４によって、高周波数側の信号経路２を伝搬する高周波数成分の信号の群遅延が大きくなる。
【００２１】
アンプ７はハイパスフィルタ４に接続される。アンプ７は、ハイパスフィルタ４を通過する高周波数成分の信号の強度を増幅する。アンプ７のゲインＡ２はシミュレーションや実験により求められる。
【００２２】
例えば低周波数側の信号経路３にはローパスフィルタ５及び遅延回路６が配置されてもよい。ローパスフィルタ５は、例えば入力信号を分岐する分岐点に接続される。ローパスフィルタ５の遮断周波数は、レート方程式により決まるピーク位置の周波数であってもよい。つまり、低周波数側の信号経路３によって、レート方程式により決まるピーク位置の周波数よりも低い周波数成分の信号が伝搬されてもよい。ハイパスフィルタ４及びローパスフィルタ５の遮断周波数がレート方程式から導かれることによって、容易に遮断周波数を求めることができる。
【００２３】
遅延回路６はローパスフィルタ５に接続される。遅延回路６は、ローパスフィルタ５を通過する低周波数成分の信号の群遅延を時間Ｔだけ大きくする。時間Ｔはシミュレーションや実験により求められる。
【００２４】
また、低周波数側の信号経路３にはアンプ８が配置されてもよい。低周波数側の信号経路３にアンプ８が配置される場合には、アンプ８は遅延回路６に接続されてもよい。アンプ８は、遅延回路６から出力される低周波数成分の信号の強度を増幅する。アンプ８のゲインＡ１はシミュレーションや実験により求められる。なお、アンプ８はローパスフィルタ５と遅延回路６との間に配置されてもよい。また、遅延回路６の前後にアンプが配置されてもよい。
【００２５】
高周波数側の信号経路２及び低周波数側の信号経路３のそれぞれの出力端は加算回路９に接続される。加算回路９は、高周波数側の信号経路２を伝搬し、アンプ７により増幅されている高周波数成分の信号と、低周波数側の信号経路３を伝搬し、遅延回路６によって遅延されている低周波数成分の信号とを、加算する。低周波数側の信号経路３にアンプ８が配置される場合には、加算回路９によって加算される低周波数成分の信号は、アンプ８により増幅されている。
【００２６】
発光素子１１は加算回路９から出力される波形Ｗ２の信号に基づいて駆動される。図２に示す例のように、加算回路９にアンプ１０が接続されてもよい。アンプ１０は、加算回路９から出力される信号を増幅する。発光素子１１は、アンプ１０から出力される波形Ｗ２の信号によって駆動されてもよい。図２に示す例では、発光素子１１はアノード駆動型であり、アノードが例えばアンプ１０の出力端子に接続され、カソードが接地されている。
【００２７】
図２において、黒丸●はノードを表す。ローパスフィルタ５と遅延回路６との間のノードをＮ１とし、ハイパスフィルタ４とアンプ７との間のノードをＮ２とし、アンプ８と加算回路９との間のノードをＮ３とし、アンプ７と加算回路９との間のノードをＮ４とする。
【００２８】
図３は、図２に示す発光素子駆動回路による強度の補正の様子を定性的に示す図である。縦軸は強度であり、横軸は周波数である。図３に示すように、低周波数成分の信号は例えばアンプ８により増幅されることによって、破線で示すノードＮ１における強度よりも、実線で示すノードＮ３における強度の方が大きくなる。高周波数成分の信号はアンプ７により増幅されることによって、破線で示すノードＮ２における強度よりも、実線で示すノードＮ４における強度の方が大きくなる。
【００２９】
図１の周波数−強度特性図１０１に矢印で示すように、高周波数領域の強度が大きくなるように補正するのがよい。従って、高周波数側のアンプ７のゲインＡ２が低周波数側のアンプ８のゲインＡ１よりも大きくてもよい。
【００３０】
図４は、図２に示す発光素子駆動回路による群遅延の補正の様子を定性的に示す図である。縦軸は群遅延であり、横軸は周波数である。図４に示すように、低周波数成分の信号が遅延回路６を通過することによって、実線で示すノードＮ３における群遅延は、破線で示すノードＮ１における群遅延よりも時間Ｔだけ大きくなる。
【００３１】
高周波数成分の信号はハイパスフィルタ４を通過することによって、群遅延が大きくなる。そのため、破線で示す高周波数側のノードＮ２における群遅延は、破線で示す低周波数側のノードＮ１における群遅延よりも大きくなる。高周波数成分の信号がアンプ７を通過することによって、実線で示すノードＮ４における群遅延は、破線で示すノードＮ２における群遅延よりも大きくなる。
【００３２】
・シミュレーション結果の一例
図５は、発光素子への入力信号の強度の周波数特性の一例を示す図である。図６は、発光素子の出力信号の強度の周波数特性の一例を示す図である。図５及び図６において、縦軸は強度［ｄＢ］であり、横軸は周波数［ＧＨｚ］である。
【００３３】
図７は、発光素子への入力信号の群遅延の周波数特性の一例を示す図である。図８は、発光素子の出力信号の群遅延の周波数特性の一例を示す図である。図７及び図８において、縦軸は群遅延［ｐｓｅｃ］であり、横軸は周波数［ＧＨｚ］である。
【００３４】
図５〜図８において、実線で示す「実施例」の特性曲線は、図２に示す発光装置に対するシミュレーション結果である。破線で示す「従来例」の特性曲線は、特許文献１に開示される装置、すなわち信号を２分岐させ、分岐後の一方の信号を遅延させて他方の信号との差分をとることによって、プリエンファシス波形を有する信号を生成する回路を用いる装置に対するシミュレーション結果である。「実施例」及び「従来例」において発光素子はＶＣＳＥＬである。一点鎖線で示す「ＶＣＳＥＬのみ」の特性曲線は、プリエンファシス技術を適用していないＶＣＳＥＬのみの場合のシミュレーション結果である。
【００３５】
「ＶＣＳＥＬのみ」については、図５に示すように例えば強度が４ｄＢの平坦な周波数特性を有する信号をＶＣＳＥＬに入力すると、図６に示すように例えばおよそ８ＧＨｚよりも周波数が高くなるに連れてＶＣＳＥＬの出力信号の強度が急激に小さくなってしまう。「従来例」については、図５に示すように低周波数側から周波数が高くなるに連れて強度が高くなるような周波数特性を有する信号をＶＣＳＥＬに入力すると、図６に示すように例えばおよそ８ＧＨｚよりも高周波数側でＶＣＳＥＬの出力信号の強度が改善される。
【００３６】
「実施例」については、図５に示すようにおよそ８ＧＨｚよりも高周波数側で周波数が高くなるに連れて強度が高くなるような周波数特性を有する信号をＶＣＳＥＬに入力すると、図６に示すように例えばおよそ８ＧＨｚよりも高周波数側でＶＣＳＥＬの出力信号の強度が改善される。
【００３７】
「ＶＣＳＥＬのみ」については、図７に示すように例えば群遅延が１０ｐｓｅｃの平坦な周波数特性を有する信号をＶＣＳＥＬに入力する。そうすると、図８に示すようにＶＣＳＥＬの出力信号に、例えば１ＧＨｚ及び１４ＧＨｚの周波数における群遅延に対して、およそ８ＧＨｚの周波数において３０〜３５ｐｓｅｃ大きい群遅延が生じる。「従来例」については、図７に示すように低周波数側から周波数が高くなるに連れて群遅延が大きくなるような周波数特性を有する信号をＶＣＳＥＬに入力する。そうすると、図８に示すようにＶＣＳＥＬの出力信号に、例えば１ＧＨｚ及び１４ＧＨｚの周波数における群遅延に対して、およそ８ＧＨｚの周波数において３０〜３５ｐｓｅｃ大きい群遅延が生じる。
【００３８】
「実施例」については、図７に示すようにおよそ８ＧＨｚよりも低周波数側で周波数が高くなるに連れて群遅延が小さくなり、およそ８ＧＨｚよりも高周波数側で周波数が高くなるに連れて群遅延が大きくなるような周波数特性を有する信号をＶＣＳＥＬに入力する。そうすると、図８に示すようにＶＣＳＥＬの出力信号に、例えば４ＧＨｚ及び１４ＧＨｚの周波数における群遅延に対して、およそ８ＧＨｚの周波数において１６〜１７ｐｓｅｃ大きい群遅延が生じ、位相特性を従来例よりも平坦化することができる。
【００３９】
図９は、発光素子の出力信号のアイパターンの一例を示す図である。図９において上段の「ＶＣＳＥＬのみ」のアイパターン１１１は、プリエンファシス技術を適用していないＶＣＳＥＬのみの場合のシミュレーション結果である。図９において中段の「従来例」のアイパターン１１２は、特許文献１に開示される装置、すなわち信号を２分岐させ、分岐後の一方の信号を遅延させて他方の信号との差分をとることによって、プリエンファシス波形を有する信号を生成する回路を用いる装置に対するシミュレーション結果である。図９において下段の「実施例」のアイパターン１１３は、図２に示す発光装置に対するシミュレーション結果である。図９の各アイパターン１１１〜１１３において、縦軸は光パワーであり、横軸は時間である。
【００４０】
「従来例」のアイパターン１１２を「ＶＣＳＥＬのみ」のアイパターン１１１と比較すると、「従来例」において高周波数領域における強度が改善されることによって、「従来例」ではアイの開き具合が改善されることがわかる。しかし、「従来例」では時間方向の揺らぎは改善されないままである。それに対して、「実施例」のアイパターン１１３を「従来例」のアイパターン１１２と比較すると、「実施例」において高周波数領域における強度が改善されることによって、「実施例」ではアイの開き具合がさらに改善されることがわかる。また、「実施例」において低周波数領域における群遅延が改善されることによって、「実施例」では時間方向の揺らぎが改善されることがわかる。
【００４１】
図２に示す発光素子駆動回路及び発光装置によれば、発光素子の出力波形における高周波数領域の強度を改善することができるとともに、発光素子の出力波形における時間方向の揺らぎを抑制することができる。
【００４２】
・発光素子駆動回路及び発光装置の第２の例
図１０は、実施の形態にかかる発光素子駆動回路及び発光装置の第２の例を示す図である。図１０に示す発光素子駆動回路及び発光装置は、図２に示す発光素子駆動回路及び発光装置において、高周波数側の信号経路２にも遅延回路２１を配置するものである。
【００４３】
遅延回路２１はハイパスフィルタ４に接続される。遅延回路２１は、ハイパスフィルタ４を通過する高周波数成分の信号の群遅延を時間Ｔ２だけ大きくする。図１０に示す発光素子駆動回路１においては、低周波数側の信号経路３に配置される遅延回路６は、ローパスフィルタ５を通過する低周波数成分の信号の群遅延を時間Ｔ１だけ大きくするとする。時間Ｔ１及び時間Ｔ２はシミュレーションや実験により求められる。
【００４４】
なお、アンプ７がハイパスフィルタ４と遅延回路２１との間に配置されてもよい。また、遅延回路２１の前後にアンプ７が配置されてもよい。その他の構成は、図２に示す例と同様であるため、重複する説明を省略する。図１０に示す例では、ノードＮ２は、ハイパスフィルタ４と遅延回路２１との間のノードとする。ノードＮ１、ノードＮ３及びノードＮ４については、図２に示す例と同じである。
【００４５】
図１１は、図１０に示す発光素子駆動回路による強度の補正の様子を定性的に示す図である。縦軸は強度であり、横軸は周波数である。図１１に示すように、低周波数成分の信号は例えばアンプ８により増幅されることによって、破線で示すノードＮ１における強度よりも、実線で示すノードＮ３における強度の方が大きくなる。高周波数成分の信号はアンプ７により増幅されることによって、破線で示すノードＮ２における強度よりも、実線で示すノードＮ４における強度の方が大きくなる。高周波数側のアンプ７のゲインＡ２は低周波数側のアンプ８のゲインＡ１よりも大きくてもよい。
【００４６】
図１２は、図１０に示す発光素子駆動回路による群遅延の補正の様子を定性的に示す図である。縦軸は群遅延であり、横軸は周波数である。図１２に示すように、低周波数成分の信号が遅延回路６を通過することによって、実線で示すノードＮ３における群遅延は、破線で示すノードＮ１における群遅延よりも時間Ｔ１だけ大きくなる。
【００４７】
高周波数成分の信号はハイパスフィルタ４を通過することによって、群遅延が大きくなる。そのため、破線で示す高周波数側のノードＮ２における群遅延は、破線で示す低周波数側のノードＮ１における群遅延よりも大きくなる。高周波数成分の信号が遅延回路２１を通過することによって、実線で示すノードＮ４における群遅延は、破線で示すノードＮ２における群遅延よりも時間Ｔ２だけ大きくなる。
【００４８】
図１０に示す発光素子駆動回路及び発光装置によれば、発光素子の出力波形における高周波数領域の強度及び時間方向の揺らぎを改善することができる。また、ＶＣＳＥＬの群遅延の周波数特性は、ＶＣＳＥＬを駆動する条件、すなわちバイアス条件によって変化することがある。そのため、バイアス条件によっては、高周波数側にも遅延回路があることによって群遅延を補償することができることがある。図１０に示す発光素子駆動回路及び発光装置によれば、高周波数側の信号経路２に遅延回路２１が配置されることによって群遅延を補償することができる。
【００４９】
なお、発光素子駆動回路１が入力信号を３つ以上の信号に分岐させる場合には、分岐後の最も周波数の高い成分の信号が伝搬する信号経路にハイパスフィルタ及びアンプを配置し、最も周波数の低い成分の信号が伝搬する信号経路にローパスフィルタ及び遅延回路を配置すればよい。そして、中間の周波数成分の信号が伝搬する１つ以上の信号経路に、それぞれの通過させる周波数帯域を制限するバンドパスフィルタを配置し、アンプまたは遅延回路を配置すればよい。
【００５０】
図１３は、実施の形態にかかる発光素子駆動回路及び発光装置の第３の例を示す図である。また、図１４は、実施の形態にかかる発光素子駆動回路及び発光装置の第４の例を示す図である。図１３に示す第３の例または図１４に示す第４の例のように、図２または図１０に示す発光素子駆動回路及び発光装置において、発光素子１１がカソード駆動型であり、アノードが例えば電源ラインに接続され、カソードが例えばアンプ１０の出力端子に接続されてもよい。
【００５１】
上述した各実施例を含む実施形態に関し、さらに以下の付記を開示する。
【００５２】
（付記１）入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路と、通過させる信号の周波数帯域が異なる複数のフィルタと、信号を増幅する１つ以上のアンプと、信号を遅延させる１つ以上の遅延回路と、複数の信号を加算する加算回路と、を備え、前記信号経路のそれぞれに前記周波数帯域の異なる前記フィルタが配置され、前記周波数帯域が相対的に低い１つ以上の前記信号経路に前記遅延回路が配置され、前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記アンプが配置され、前記信号経路のそれぞれの出力端が前記加算回路に接続され、前記周波数帯域が相対的に高い１つ以上の前記信号経路を伝搬し、前記アンプにより増幅されている信号と、前記周波数帯域が相対的に低い１つ以上の前記信号経路を伝搬し、前記遅延回路によって遅延されている信号とを、前記加算回路により加算することを特徴とする発光素子駆動回路。
【００５３】
（付記２）通過させる信号の周波数帯域が相対的に低い前記フィルタの周波数帯域と、通過させる信号の周波数帯域が相対的に高い前記フィルタの周波数帯域との境界がレート方程式に基づいて決められることを特徴とする付記１に記載の発光素子駆動回路。
【００５４】
（付記３）前記周波数帯域が相対的に高い１つ以上の前記信号経路に配置される前記フィルタは、通過する信号を遅延させることを特徴とする付記１または２に記載の発光素子駆動回路。
【００５５】
（付記４）前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記遅延回路が配置されることを特徴とする付記１または２に記載の発光素子駆動回路。
【００５６】
（付記５）電気信号を光信号に変換する発光素子と、入力信号を分岐させて得られる複数の信号をそれぞれ伝搬する複数の信号経路と、通過させる信号の周波数帯域が異なる複数のフィルタと、信号を増幅する１つ以上のアンプと、信号を遅延させる１つ以上の遅延回路と、複数の信号を加算する加算回路と、を備え、前記信号経路のそれぞれに前記周波数帯域の異なる前記フィルタが配置され、前記周波数帯域が相対的に低い１つ以上の前記信号経路に前記遅延回路が配置され、前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記アンプが配置され、前記信号経路のそれぞれの出力端が前記加算回路に接続され、前記周波数帯域が相対的に高い１つ以上の前記信号経路を伝搬する途中で前記アンプにより増幅される信号と、前記周波数帯域が相対的に低い１つ以上の前記信号経路を伝搬する途中で前記遅延回路によって遅延される信号とが、前記加算回路により加算され、前記発光素子が前記加算回路の出力信号によって駆動されることを特徴とする発光装置。
【００５７】
（付記６）通過させる信号の周波数帯域が相対的に低い前記フィルタの周波数帯域と、通過させる信号の周波数帯域が相対的に高い前記フィルタの周波数帯域との境界がレート方程式に基づいて決められることを特徴とする付記５に記載の発光装置。
【００５８】
（付記７）前記周波数帯域が相対的に高い１つ以上の前記信号経路に配置される前記フィルタは、通過する信号を遅延させることを特徴とする付記５または６に記載の発光装置。
【００５９】
（付記８）前記周波数帯域が相対的に高い１つ以上の前記信号経路に前記遅延回路が配置されることを特徴とする付記５または６に記載の発光装置。
【００６０】
（付記９）前記発光素子は面発光レーザであることを特徴とする付記５乃至８のいずれか一項に記載の発光装置。
【符号の説明】
【００６１】
１  発光素子駆動回路
２，３  信号経路
４  ハイパスフィルタ
５  ローパスフィルタ
６，２１  遅延回路
７  アンプ
９  加算回路
１１  発光素子
【図１】
2014090317.tif 000005
【図２】
2014090317.tif 000006
【図３】
2014090317.tif 000007
【図４】
2014090317.tif 000008
【図５】
2014090317.tif 000009
【図６】
2014090317.tif 000010
【図７】
2014090317.tif 000011
【図８】
2014090317.tif 000012
【図９】
2014090317.tif 000013
【図１０】
2014090317.tif 000014
【図１１】
2014090317.tif 000015
【図１２】
2014090317.tif 000016
【図１３】
2014090317.tif 000017
【図１４】
2014090317.tif 000018