(57)【要約】【課題】本発明は、欠陥を有した単結晶炭化ケイ素半導体材を用いた大容量ショットキーバリアダイオードを提供する。【解決手段】単結晶炭化ケイ素基板上に形成したｐ型又はｎ型の単結晶炭化ケイ素エピタキシャル層上にショットキー金属層を設けた炭化ケイ素ショットキーバリアダイオードにおいて、前記炭化ケイ素エピタキシャル層の表面欠陥を含んだ部位を前記炭化珪素エピタキシャル層と逆の極性としたことを特徴とする炭化ケイ素ショットキーバリアダイオードである。【選択図】図１
2014204087.tif 000002
【特許請求の範囲】
【請求項１】
単結晶炭化ケイ素基板上に形成したｐ型又はｎ型の単結晶炭化ケイ素エピタキシャル層上にショットキー金属層を設けた炭化ケイ素ショットキーバリアダイオードにおいて、前記炭化ケイ素エピタキシャル層の表面欠陥を含んだ部位を前記炭化珪素エピタキシャル層と逆の極性としたことを特徴とする炭化ケイ素ショットキーバリアダイオード。
【請求項２】
前記炭化ケイ素エピタキシャル層の表面欠陥がピット状欠陥であることを特徴とする請求項１に記載の炭化ケイ素ショットキーバリアダイオード。
【請求項３】
前記表面欠陥を含んだ部位は、表面欠陥の幅方向と深さ方向とに対して三次元的に取り囲む領域であることを特徴とする請求項１又は請求項２に記載の炭化ケイ素ショットキーバリアダイオード。
【請求項４】
不純物のイオン注入により、前記炭化ケイ素エピタキシャル層の表面欠陥を含んだ部位を前記炭化珪素エピタキシャル層と逆の極性としたことを特徴とする請求項１〜３のいずれか１項に記載の炭化ケイ素ショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素半導体デバイスに関わるものである。
【背景技術】
【０００２】
近年、シリコン半導体には無い優れた特徴を有する単結晶炭化ケイ素材料（以下ＳｉＣ）の半導体が注目を集めている。具体的にはＳｉＣはシリコンに比べ、バンドギャップは約３倍、絶縁破壊電界は５倍以上である。このため、パワーデバイスにＳｉＣを使えば、高い性能を有したデバイスが期待でき、既に一部のチップやデバイスが販売され始めている。
【０００３】
単結晶ＳｉＣの製造方法としては、アチソン法、レーリー法、昇華再結晶法（改良レーリー法）、溶液成長法等が知られているが、このうち半導体材料用として販売されているのは昇華再結晶法によって製造されたものである。昇華再結晶法は一般に黒鉛坩堝の下部にＳｉＣの粉末原料を充填し加熱昇華させて、坩堝内の上部に配置した種結晶基板上に再凝固させて単結晶を成長する製法である。ポリタイプについては、プロセス制御条件等で、４Ｈや６Ｈ等の造り分けが可能で、一般にパワーデバイス用の材料は特性で優れる４Ｈポリタイプの単結晶が用いられている。
【０００４】
半導体としての結晶材料の極性決定については、例えばｎ型とする場合は窒素やリン、ｐ型とする場合はアルミニウムやボロン等の元素を不純物として結晶中に導入することで所定の極性とする。
【０００５】
得られた結晶はシリコン基板と類似した工程を経て、所定サイズ、形状の基板とする。具体的には結晶の外周加工を行い、ワイヤーソーにて切断し、さらに個々の切断済みの基板を研磨機にてラップ研磨を行った後、基板表面にあるダメージ層を取り除くために化学的機械研磨（ＣＭＰ研磨）を行い、基板（ベア基板）に仕上げる。
【０００６】
さらに本ベア基板上に気相エピタキシャル法（ＣＶＤ法）などにより、ＳｉＣエピタキシャル膜を形成した基板（エピ基板）としてデバイス製造用基板に用いられる。一般に改良レーリー法により製造した結晶は、デバイスの製造で求められる厳密なドープ値の制御などが難しいため、エピタキシャル層を形成して、その層内にデバイス構造を形成する。
【０００７】
以上の製法により製造されたエピ基板には、デバイスにとって害があるとされる欠陥が幾つか存在することが知られている。具体的にはエピ表面に形成され、楕円や三角形などの形状で、エピ表面で凹形状（ピット形状）をしたエピ表面欠陥群である。欠陥のサイズは様々であるが、欠陥を取り囲む円を仮定すると、概ね直径が約数十ｎｍ〜数μｍ程度であり、深さは１００ｎｍ以下の浅いものが大半を占めている。基板内には単位面積当たり数個〜数十個／ｃｍ2程度の密度で存在する場合もある。これらの欠陥の形成過程については未だ詳細が解明されていない部分も多いが、光学顕微鏡やＡＦＭ（Atomic Force Microscope）などを用いて観察が可能である。
【０００８】
表面欠陥を有したエピ基板をベースにショットキーバリアダイオード（Schottky Barrier Diode、以下SBD）を形成し、逆バイアス電圧を印加すると、エピ表面欠陥が起因した電流リークが生じることが知られており、デバイス不良の原因となる（例えば非特許文献１参照）。
【０００９】
この他にも、ダウンフォールと呼ばれるエピ表面異物や、マイクロパイプと呼ばれるベア基板からエピ層まで貫通する空孔状の欠陥などのマクロ欠陥があるが、これらは主として絶縁破壊等の耐電圧不良の原因となる（例えば非特許文献２参照）。
【００１０】
ショットキーバリアダイオードは、一般に半導体のエピ層に金属を接合し、ショットキー障壁を設けることで、ダイオードの整流機能を得るものであり、ＳｉＣ用のショットキー金属としては、チタン、モリブデン、ニッケル等が用いられている。
【００１１】
一般的にはエピ層からベア基板に向けた縦の方向に電流を流すデバイス構造で構成され、エピ面がアノード電極（ショットキー電極）、ベア基板の裏面がカソード電極（オーミック電極）となり、順方向とはアノードからカソード方向へ電流が流れる方向であり、逆バイアスは順バイアスと反対の方向に電圧を印加することを指す。
【００１２】
また、ショットキー金属のチップ端部には電界集中が起こらないように、ガードリングと呼ばれる終端処理が一般的に行われる。具体的にはチップ端部周辺にエピ層と極性の異なる層を設けるのが一般的で、例えばｎ型のエピ層であれば、チップ外周部にイオン注入等により不純物を注入してｐ型の層を形成する。またさらなるデバイス特性改善のため、ガードリングの外側に隣接して不純物濃度が若干薄いｐ型の層を設けたJTE（Junction  Termination  Extension）構造等が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開2011-233919号公報
【非特許文献】
【００１４】
【非特許文献１】藤原他：ＳｉＣ及び関連ワイドバンドギャップ半導体研究会、第２０回講演会、Ｐ１７
【非特許文献２】藤原他：ＳｉＣ及び関連ワイドバンドギャップ半導体研究会、第１９回講演会、Ｐ６５
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ＳｉＣ基板に存在する微少なピット構造をした表面欠陥はＳＢＤにとって害のある欠陥ではあるものの、現状のＳｉＣエピ基板の製法上、根絶することは難しく、市販のＳｉＣエピ基板内には一定密度で存在し、かつ製造ロット間や、ロット内でその存在位置は異なり、欠陥密度も変化する。従って表面欠陥による異常を検出する方法としては、最終的なデバイスの通電試験にて電気的異常を検出するか、予め基板で測定されていた表面欠陥の位置に相当するデバイスチップを選別して、排除する方法がとられている。このようなＳＢＤデバイス製造方法では、例えば１ｍｍ角サイズの小型チップを製造する場合で、表面欠陥の密度が１個／ｃｍ2の基板を用いると理論歩留まりは９９％となる。しかしながら１０ｍｍ角サイズの大型チップを製造する場合には、理論歩留まりは０となってしまう。理論歩留まりは基板内に均等に欠陥が配置した場合を想定しているため、欠陥が偏在すれば、大型デバイスの歩留まりは向上する場合もあるが、結果はランダムであり予見しがたい。
【００１６】
また、１０ｍｍ角程度の大型チップ内の他の面積部分が健全であっても、例えばチップ内に僅か数個のエピ表面欠陥が存在することで発生するリーク電流によるデバイス不良により、チップを廃棄しなければならなくなり、大型チップの製造が困難となる、という問題がある。
【００１７】
そこで、本発明は、上記状況を鑑みて、エピ表面欠陥を有した単結晶炭ＳｉＣ半導体基板であっても正常に動作するショットキーバリアダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１８】
すなわち、本発明の要旨は次のとおりである。
（１）単結晶炭化ケイ素基板上に形成したｐ型又はｎ型の単結晶炭化ケイ素エピタキシャル層上にショットキー金属層を設けた炭化ケイ素ショットキーバリアダイオードにおいて、前記炭化ケイ素エピタキシャル層の表面欠陥を含んだ部位を前記炭化珪素エピタキシャル層と逆の極性としたことを特徴とする炭化ケイ素ショットキーバリアダイオード。
（２）前記炭化ケイ素エピタキシャル層の表面欠陥がピット状欠陥であることを特徴とする（１）に記載の炭化ケイ素ショットキーバリアダイオード。
（３）前記表面欠陥を含んだ部位は、表面欠陥の幅方向と深さ方向とに対して三次元的に取り囲む領域であることを特徴とする（１）又は（２）に記載の炭化ケイ素ショットキーバリアダイオード。
（４）不純物のイオン注入により、前記炭化ケイ素エピタキシャル層の表面欠陥を含んだ部位を前記炭化珪素エピタキシャル層と逆の極性としたことを特徴とする（１）〜（３）のいずれかに記載の炭化ケイ素ショットキーバリアダイオード。
【発明の効果】
【００１９】
本発明によれば、単結晶炭化ケイ素エピタキシャル層の表面欠陥に起因した電流リークを可及的に抑えた炭化ケイ素ショットキーバリアダイオードを得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施例を説明するための概略図
【図２】エピ表面欠陥に対してイオン注入して得られたｐ型の逆極性部位を説明するための拡大図
【図３】図１に示したＳＢＤに逆バイアス電圧を掛けた際のｐ型の逆極性部位の様子を模式的に説明する拡大図
【図４】第１の実施例に係るＳＢＤの製造方法を説明するための概略図
【図５】第１の実施例に係るＳＢＤの逆バイアス特性
【図６】本発明の第２の実施例を説明するための概略図
【図７】エピ表面欠陥に対してイオン注入して得られたｐ型の逆極性部位を説明するための拡大図
【図８】第２の実施例に係るＳＢＤの製造方法を説明するための概略図
【発明を実施するための形態】
【００２１】
以下、本発明について詳しく説明する。
ＳｉＣエピタキシャル層の表面欠陥（エピ表面欠陥）がＳＢＤの逆バイアス時における電流リークの原因となる理由は、界面の幾何学的凹（ピット形状）で生じるショットキー金属との界面での接合異常や電界集中が主たる原因と推定される。そこで、本発明では、エピ表面欠陥に対して、エピ層とは逆極性の部位を形成することで、本ＳＢＤに逆バイアス電圧を印加した場合に、欠陥部位周辺にあるｐｎ接合の空乏層が広がることで欠陥部位の電界を緩和し、逆リーク電流を防止できることを見出した。
【００２２】
エピ層を形成した後に光学顕微鏡観察等で表面観察を行い、欠陥サイズと位置を検出した後、その部位に対してイオン注入を行うことで、表面欠陥の周辺のエピ層とは逆極性の部位を形成する。すなわち、エピ層がｎ型であれば表面欠陥を含む部位がｐ型となるように不純物をイオン注入し、また、エピ層がｐ型であれば表面欠陥を含む部位がｎ型となるように不純物をイオン注入する。好適には、逆極性の部位が三次元的にエピ表面欠陥を取り囲むように、エピ表面欠陥以上の広さの面積とエピ表面欠陥以上の深さにイオン注入を行って逆極性の部位を形成し、そのｐｎ接合の逆バイアス時の空乏層の広がりで欠陥表面の電界集中を緩和するのがよい。
【００２３】
一方、順方向通電の場合には、ｐｎ接合部位の空乏層は広がらないため、ほぼイオン注入した面積、深さで逆極性部位が存在することになる。また、ＳｉＣは物性的にｐｎ接合部位のビルトイン電圧がシリコンに比べて高く、順方向電圧を印加した場合、逆極性部位は通電箇所とはならない。このことから順方向通電の際に有効面積が減り、ＳＢＤとしてのオン抵抗の増加が懸念されるが、たとえば１ｍｍ角チップの面積内に直径が２μｍの円形状の逆極性部位が１００箇所程度存在したとしても、喪失する通電面積の比率はわずか０．０００３％であり、問題はない。逆極性部位の総面積の最大値はＳＢＤの順方向抵抗のバラつきの設計許容範囲を元に決めればよいが、概ねチップ面積の０．１％以内であれば実用上の問題は無い。
【００２４】
欠陥を取り囲む逆極性部位の形状、面積としては、イオン注入を行う際のマスクの寸法や露光の際のステッパなどの位置決め精度などにも依存するが、およそ欠陥を取り囲む円の直径の面積以上であればよく、好ましくは欠陥の位置決め精度を勘案し、２倍以上の面積の裕度を持たせるのがよい。
【００２５】
また、逆極性部位の深さについては、表面欠陥の深さ以上であればよく、好ましくは裕度を持たせて深さの２倍以上であればよい。またｐｎ接合部位の空乏層は、不純物濃度が薄い方に広がるため、逆極性部位の不純物濃度については、エピ層の不純物濃度より高い方が望ましく、実用上はおよそ１００倍以上であれば問題無い。
【００２６】
また、表面欠陥については、光学顕微鏡で観察は可能であるが、深さ方向の情報が得にくいため、焦点の合った部分だけが明るく撮像されるという特性をもった、コンフォーカル（共焦点）光学系の顕微鏡を用いることが望ましい。エピ表面欠陥について深さ方向、特に凹凸の判別が容易となり、画像処理による自動化も可能となるメリットがある。
【００２７】
さらにＳＢＤダイオードではチップ周辺部にガードリングなどを形成する工程が必要になるが、本発明ではガードリングを形成する同じ工程内で、逆極性部位を形成することもできる。こうすることで、ガードリング形成用、本発明の逆極性部位の形成用にそれぞれ別々にマスクやイオン注入を行う手間を省くことができる。
【００２８】
ここで、図１は、本発明の第１の実施例を説明するための構成図（断面図および平面図）である。
１は窒素を不純物とするｎ型ＳｉＣ基板（ｎ+）であり、厚さは約３５０μｍで、(0001)Ｓｉ面から＜11-20＞方向に４°微傾斜させた基板である。２は窒素を不純物とするｎ型エピ層（ｎ-）であり、厚さは１０μｍ、不純物濃度は１×１０16ｃｍ-3のもので、１のベア基板のシリコン面上に形成した。
【００２９】
３はショットキー金属層で厚さ０．１μｍのチタンとし、その上に電極として１μｍ厚さのアルミニウム金属４が接合されている。５はカソード電極（裏面電極）でニッケル金属等からなるオーミック電極で３μｍの厚さである。６、６はショットキー金属層の周辺に設けられたガードリングで、幅２μｍ程度、深さ０．５μｍ程度で不純物濃度が約１×１０20ｃｍ-3であり、アルミニウム元素を不純物としてｐ型の層を形成している。チップの全体サイズは約２ｍｍ×２ｍｍの大きさとした。7-1、7-2はエピ表面欠陥を覆うｐ型の逆極性部位である。
【００３０】
また、図２は7-1、7-2のｐ型逆極性部位を拡大した断面図、平面図である。ここで示した8-1、8-2は、それぞれ欠陥部位である。欠陥サイズについては、欠陥を中心とした円の直径で各々、１μｍ、０．５μｍであり、かつ深さが、４０ｎｍ、３０ｎｍであった。これらエピ欠陥の周囲に形成されたエピ層とは逆極性の部位、すなわちｐ型の逆極性部位7-1及び7-2が形成されており、これらは共に直径は２μｍ、深さ１．０μｍであって表面欠陥を三次元的に取り囲み、アルミニウムを不純物とした不純物濃度が最大で１×１０20ｃｍ-3の領域である。本状態に逆バイアス電圧をかけた場合の模式図を図３示す。逆極性部位7-1、7-2の周辺には空乏層9-1、9-2が広がり、逆極性部位7-1、7-2の電界を緩和する。この結果、逆バイアス時の電流リークを回避可能となる。
【００３１】
次に、図４を用いて本ＳＢＤの製造方法を説明する。
先ず、単結晶ＳｉＣ基板（4H-SiC）に対して、図４(a)に示すような所定の不純物濃度、厚さにＳｉＣのエピ層２を形成したエピ基板を用意する。本エピ基板に対して、エピ表面にあるエピ欠陥の位置座標を測定する。欠陥の検出には、コンフォーカル・レーザー顕微鏡を検出して行なった。具体的にはレーザーテック社製SICA6X装置を使用した。本測定により得られた欠陥の幾何学的位置情報は電子データとしてハードディスクなどの電子媒体へ記録した。
【００３２】
続いて本エピ基板に対して図４（ｂ）に示したように、ＬＴＯ（low-temperature-Oxide）により、エピ基板表面にＳｉＯ2のマスク１０を形成する。次に、予めデバイスパターンを記録し、プログラミングされた電子ビーム装置を用いて、チップ周囲に沿ったガードリングに相当する所定の部分にビームを当てて、マスク１０の一部にマスク開口部１１を形成する。このとき予め測定していたエピ欠陥部位の位置ＤＡＴＡを用いて、エピ表面欠陥8-1、8-2の幾何学位置を中心に２μｍの直径をした円形開口部12-1、12-2を形成する。
【００３３】
次に前述した開口部１１、12-1、12-2に対して、それぞれアルミニウムを３０〜１５０ＫｅＶの加速電圧で多段的にイオン注入を行った。ＳｉＣは常温でイオン注入を行うと３Ｃなどの異種ポリタイプが発生しやすいことが知られていることから、本実施例では基板全体を３００℃以上に余熱した状態でイオン注入を行った。注入した部位を活性化するためにアルゴン雰囲気中で１５００℃以上の温度にて１０分間の熱処理を行った。以上の工程でエピ表面欠陥を覆う逆極性部位とガードリングとを形成した。この後、弗酸系のエッチング液でエッチングし、マスク１０を全て取り去った。以上の工程で本発明の基本構造（ｄ）が完成する。
【００３４】
以後は従来からのＳＢＤ工程にて構造を形成すればよく、具体的には、例えばチタンのショットキー金属層３をフォトリソグラフ工程およびスパッタリング装置を用いて所定の位置に設けてショットキー電極を形成する。その上に電極としてアルミニウム金属４が接合されている。さらに、エピ基板の裏面側にニッケル等により構成される金属層５を形成し、熱処理を行うことで、オーミック電極を形成する。これにより、図１に示したＳＢＤデバイスが完成する。
【００３５】
上記で得られた本チップに対してプローブを当て、逆バイアス電圧を与えて逆リーク電流の測定を行った。その結果が図５のＩＶ特性における曲線１３である。1ｋＶ以上の電圧まで、許容逆リーク電流値の目安である１μＡ以下のリーク電流であった。比較として、本発明を用いずに、エピ表面欠陥を含んだままで得られたチップのＩＶ特性を図５中の曲線１４に示した。低い逆バイアス電圧で、１μＡを超える電流リークが発生し、不良であることがわかった。
【００３６】
本実施例のようにガードリングの形成と併せて、エピ表面欠陥に逆極性部位を形成することでイオン注入の工程は１回で済み、工程短縮が可能となる。
【００３７】
エピ表面欠陥の深さが例えば本実施例のエピ層厚さである１０μｍの２０％相当の２μｍに近いか、あるいはマイクロパイプのような貫通欠陥であった場合は、イオン注入法では逆極性部位を形成する深さに限界があり、欠陥を覆うことができないが、このような欠陥の場合はショットキー界面の異常よりも、そもそも耐圧不良が問題となる。しかしながらエピ表面欠陥の深さが２μ以上となるのは稀で、数十ｎｍ程度と浅い欠陥が大半であることから、本発明による欠陥救済は十分に効果があると考えられる。
【００３８】
図６は、本発明の第２の実施例を説明するための構成図（断面図および平面図）である。
２１は窒素を不純物とするｎ型SiC基板（ｎ+）であり、厚さは約２５０μｍで、(0001)Ｓｉ面から＜11-20＞方向に８°微傾斜させた基板（4H-SiC）である。２２は窒素を不純物とするｎ型エピ層（ｎ-）であり、厚さは１５μｍ、不純物濃度は５×１０15ｃｍ-3のもので、２１のベア基板のシリコン面上に形成した。
【００３９】
２３はショットキー金属層で厚さ０．１μｍのモリブデンとし、その上に電極として１μｍ厚さのアルミニウム金属２４が接合されている。２５はカソード電極（裏面電極）でニッケル金属等からなるオーミック電極で３μｍの厚さである。２６はショットキー金属層の周辺に設けられたガードリングで、幅２μｍ程度、深さ１．０μｍ程度で不純物濃度が最大で１×１０20ｃｍ-3であり、ボロン元素を不純物としてｐ型の層を形成している。チップの全体サイズは約５ｍｍ×５ｍｍの大きさとした。２７はエピ表面欠陥を覆うｐ型の逆極性部位である。
【００４０】
また、図７は２７のｐ型逆極性部位を拡大した断面図、平面図である。ここで示した２８は、欠陥群である。欠陥は３個程存在し、中心とした円の直径で０．１〜０．５μｍで、かつ深さが、１０〜５０ｎｍのものが近接して存在した。これらエピ欠陥の周囲に形成されたエピ層とは逆極性の部位、すなわちｐ型の逆極性部位２７が形成されており、長辺が５μｍ、短辺が３μｍ、深さは１．０μｍのＢＯＸ構造（箱型構造）を有して表面欠陥群を三次元的に取り囲んだ、ボロンを不純物とした不純物濃度が約５×１０19ｃｍ-3の領域である。
【００４１】
本実施例のように複数の欠陥が近接するエピ表面欠陥群の場合は、欠陥群を取りまとめて一つの逆極性部位で覆っても良く、すなわちＢＯＸ構造などように、その形状は円形とは限らない。ただし順方向通電時の抵抗値に影響を与えないように、逆極性部位はチップ総面積の０．１％以下となるように形成することが好ましい。
【００４２】
次に図８を用いて本ＳＢＤの製造方法を説明する。
先ず、単結晶ＳｉＣ基板（4H-SiC）に対して、図８(a)に示すような所定の不純物濃度、厚さにエピ層２を形成したエピ基板を用意する。本エピ基板に対して、エピ表面にあるエピ表面欠陥の位置座標をレーザーテック社製SICA6X装置を使用し測定した。本測定により得られた欠陥の幾何学的位置情報は電子データとしてハードディスクなどの電子媒体へ記録した。
【００４３】
続いて本エピ基板に対して図８（ｂ）に示したように、ＬＴＯ（low-temperature-Oxide）により、エピ基板表面に二酸化ケイ素でマスク３０を形成する。次に、予めデバイスパターンを記録し、プログラミングされた電子ビーム装置を用いて、チップ周囲に沿ったガードリングに相当する所定の部分にビームを当てて、マスク開口部３１を形成する。このとき予め測定していたエピ欠陥部位の位置ＤＡＴＡを用いてエピ欠陥群２７全体を覆うように、上述したＢＯＸ構造が得られる矩形の開口部３２を形成する。
【００４４】
次に、前述した開口部３１、３２に対してボロンを３０〜１５０ＫｅＶの加速電圧で多段的にイオン注入を行った。本実施例では基板全体を５００℃以上に余熱した状態でイオン注入を行った。注入した部位を活性化するためにアルゴン雰囲気中で１５００℃以上の温度にて１０分間の熱処理を行った。以上の工程でエピ表面欠陥を覆う逆極性部位とガードリングとを形成した。この後、弗酸系のエッチング液でエッチングし、マスク３０を全て取り去った。以上の工程で本発明の基本構造（ｄ）が完成する。
【００４５】
以後はモリブデンで形成されるショットキー金属層２３をフォトリソグラフ工程およびスパッタリング装置を用いて所定の位置に設けてショットキー電極を形成する。その上に電極として１μｍ厚さのアルミニウム金属２４が接合されている。さらに、エピ基板の裏面側にニッケル等により構成される金属層２５を形成し、熱処理を行うことで、オーミック電極を形成する。これにより、図６に示したＳＢＤデバイスが完成する。本チップに対してプローブを当て、逆バイアス電圧を与えて逆リーク電流の測定を行ったが１．５ｋＶ以上の電圧まで、許容逆リーク電流値の目安である１μＡ以下のリーク電流であった。
【００４６】
以上説明したように本発明は、エピ表面欠陥を有した炭化ケイ素基板を用いてＳＢＤを製造しても良好な電気的特性を持つＳＢＤを構成できる。実施例に示したＳＢＤ製造工程は一般的な工程手順であるが、ショットキー金属や電極、プロセス手順、条件などの変更は可能である。
【００４７】
本実施例では欠陥周囲の逆極性部位をガードリングの形成工程と同じ工程内で形成したが、ＪＴＥ構造を設ける際の工程でも構わないし、もちろんガードリングや逆極性層の工程を各々実施しても構わない。さらに、チップ内にも極性の異なる層を交互に設けて逆バイアス時に、極性の異なる部位の周囲に空乏層が広がり、ショットキー電極界面の電界強度を抑えてリーク電流を緩和するＪＢＳ(Junction Barrier Controlled Schottky diode)やＭＰＤなどと呼ばれるＳＢＤ構造などに対しても本発明を適用することが可能で、それら構造に上書きするように、エピ表面欠陥を覆う逆極性部位を形成すればよい。
【００４８】
また本実施例では入手が容易なｎ型のエピ基板で実施したが、ｐ型エピ基板であっても同様に適用が可能である。
【符号の説明】
【００４９】
１  ＳｉＣ基板
２  エピ層
３  ショットキー金属層
４  アルミニウム電極
５  裏面電極（カソード電極）
６  ガードリング
7-1、7-2  ｐ型逆極性部位
8-1、8-2  エピ表面欠陥
9-1、9-2  空乏層
１０  マスク材
１１  開口部
12-1、12-2  開口部
１３  電流電圧曲線
１４  電流電圧曲線
15-1、15-2  ｐ型逆極性部位
16-1、16-2  エピ表面欠陥
２１  ＳｉＣ基板
２２  エピ層
２３  ショットキー金属層
２４  アルミニウム電極
２５  裏面電極（カソード電極）
２６  ガードリング
２７  ｐ型逆極性部位
２８  エピ表面欠陥
３０  マスク（マスク材）
３１  開口部
３２  開口部
【図１】
2014204087.tif 000003
【図２】
2014204087.tif 000004
【図３】
2014204087.tif 000005
【図４】
2014204087.tif 000006
【図５】
2014204087.tif 000007
【図６】
2014204087.tif 000008
【図７】
2014204087.tif 000009
【図８】
2014204087.tif 000010