(57)【要約】【課題】ビルドアップ層にクラックが発生しても、ランドと内層配線とがショートすることを抑制できる多層基板を提供する。【解決手段】制御素子１２２や受動素子１２３などの電子部品の直下に配置される内層配線５１について、絶縁皮膜５１ａでコーティングする。これにより、制御素子１２２や受動素子１２３とランド６１とを接続しているはんだ１３０からモールド樹脂１５０が剥離し、これらの界面を通じてビルドアップ層３０にクラックが発生したとしても、そのクラックが内層配線５１の表面の絶縁皮膜５１ａで停止する。したがって、クラックが発生しても、ランド６１と内層配線５１との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。【選択図】図１
2014216565.tif 000002
【特許請求の範囲】
【請求項１】
表面（２０ａ）を有するコア層（２０）と、
前記コア層の表面に形成された内層配線（５１）と、
前記コア層の表面に前記内層配線を覆う状態で配置されたビルドアップ層（３０）と、
前記ビルドアップ層のうち前記コア層と反対側の一面（３０ａ）に形成され、はんだ（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）を含む表層配線（６１〜６３）と、を備え、
前記電子部品および前記ランドがモールド樹脂（１５０）にて封止される電子装置の製造に適用される多層基板であって、
前記内層配線の表面が前記ビルドアップ層とは異なる材料で構成された絶縁皮膜（５１ａ）によってコーティングされていることを特徴とする多層基板。
【請求項２】
前記絶縁皮膜は、前記内層配線のうち、前記電子部品が搭載されるランドの真下に位置する部分の表面にコーティングされていることを特徴とする請求項１に記載の多層基板。
【請求項３】
前記絶縁皮膜は、前記内層配線のうち、前記電子部品として制御素子（１２２）もしくは受動素子（１２３）を搭載するランドの真下に位置する部分の表面にコーティングされていることを特徴とする請求項１に記載の多層基板。
【請求項４】
前記絶縁皮膜は、前記内層配線のうち、前記電子部品として制御素子（１２２）もしくは受動素子（１２３）を搭載するランドの真下に位置する部分の表面にコーティングされており、前記電子部品としてパワー素子（１２１）を搭載するランドの真下に位置する部分についてはコーティングされていないことを特徴とする請求項１に記載の多層基板。
【請求項５】
請求項１ないし４のいずれか１つに記載の多層基板と、
前記ランドの前記一面に配置された前記はんだと、
前記はんだを介して前記ランドに搭載された前記電子部品と、
前記電子部品および前記ランドを封止するモールド樹脂（１５０）と、を備える電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品がはんだを介して搭載されるランドを有する多層基板およびこれを用いた電子装置に関するものである。
【背景技術】
【０００２】
従来より、この種の電子装置として、次のものが提案されている（例えば、特許文献１参照）。
【０００３】
具体的には、この電子装置は、樹脂等で構成されるコア層とビルドアップ層とが積層され、コア層とビルドアップ層との間に内層配線が形成されていると共にビルドアップ層のうちコア層と反対側の一面にランドが形成された多層基板を備えている。ランドは、板状とされた金属膜と、金属膜よりはんだ濡れ性が高く、金属膜のうちビルドアップ層と反対側の一面および側面の全面に形成された金属メッキとを有する構成とされている。このランド上に、はんだを介してパワー素子や制御素子等の電子部品が搭載されている。そして、耐環境（耐腐食）性を向上させるためのモールド樹脂によって電子部品を含む多層基板の一面側が覆われることにより、電子装置が構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−１３５１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、図７に示すように、モールド樹脂Ｊ１によって電子部品Ｊ２が覆われる上記電子装置では、金属膜Ｊ３の一面Ｊ３ａおよび側面Ｊ３ｂに金属メッキＪ４が形成されており、ランドＪ５の側面まではんだＪ６が濡れ広がる。また、モールド樹脂Ｊ１とはんだＪ６との密着力は、通常モールド樹脂Ｊ１とランドＪ５（金属）との密着力より弱い。このため、上記電子装置では、モールド樹脂Ｊ１がはんだＪ６との界面から剥離し易く、モールド樹脂Ｊ１がはんだＪ６から剥離するとビルドアップ層Ｊ７にクラックＪ８が発生する。
【０００６】
すなわち、モールド樹脂Ｊ１がはんだＪ６から剥離することによって生じる応力がビルドアップ層Ｊ７に伝播してビルドアップ層Ｊ７にクラックＪ８が発生する。
【０００７】
また、モールド樹脂Ｊ１が剥離することにより、モールド樹脂Ｊ１にてランドＪ５の変位を抑制できなくなるため、使用環境に応じてランドＪ５の膨張および収縮が可能となる。そして、ランドＪ５とビルドアップ層Ｊ７とは熱膨張係数が異なるため、ビルドアップ層Ｊ７に応力が印加される。特に、低温使用環境では、ランドＪ５が収縮することにより、ビルドアップ層Ｊ７のうちランドＪ５との界面の端部に多大な引張応力が印加され、ビルドアップ層Ｊ７にクラックＪ８が発生する。
【０００８】
そして、ビルドアップ層Ｊ７に発生したクラックＪ８が内層配線に到達すると、当該クラックＪ８に水等の異物が浸入した場合、ランドＪ５と内層配線とがショートするという問題が発生する。
【０００９】
本発明は上記点に鑑みて、ビルドアップ層にクラックが発生しても、ランドと内層配線とがショートすることを抑制できる多層基板およびこれを用いた電子装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１ないし５に記載の発明では、表面（２０ａ）を有するコア層（２０）と、コア層の表面に形成された内層配線（５１）と、コア層の表面に内層配線を覆う状態で配置されたビルドアップ層（３０）と、ビルドアップ層のうちコア層と反対側の一面（３０ａ）に形成され、はんだ（１３０）を介して電子部品（１２１〜１２３）が搭載されるランド（６１）を含む表層配線（６１〜６３）と、を備え、内層配線の表面がビルドアップ層とは異なる材料で構成された絶縁皮膜（５１ａ）によってコーティングされていることを特徴としている。
【００１１】
このように、内層配線を絶縁皮膜でコーティングするようにしている。このため、例えば電子部品とランドとを接続しているはんだからモールド樹脂が剥離し、これらの界面を通じてビルドアップ層にクラックが発生したとしても、そのクラックが内層配線の表面の絶縁皮膜で停止する。したがって、クラックが発生しても、ランドと内層配線との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
【００１２】
この場合、絶縁皮膜は内層配線の表面全域に形成されている必要はなく、請求項２に記載したように、内層配線のうち、電子部品が搭載されるランドの真下に位置する部分の表面にコーティングされていれば良い。特に、クラックが発生し易い場所として、請求項３に記載したように、内層配線のうち、電子部品として制御素子（１２２）もしくは受動素子（１２３）を搭載するランドの真下に位置する部分の表面に絶縁皮膜をコーティングするのが好ましい。
【００１３】
より好ましくは、請求項４に記載したように、内層配線のうち、電子部品として制御素子（１２２）もしくは受動素子（１２３）を搭載するランドの真下に位置する部分の表面を絶縁皮膜でコーティングし、電子部品としてパワー素子（１２１）を搭載するランドの真下に位置する部分については絶縁皮膜でコーティングしないようにすると良い。
【００１４】
パワー素子のように発熱量が多い電子部品については、放熱性を優先するために、パワー素子が搭載されるランドの真下に備えられる内層配線を絶縁皮膜で覆わない方が好ましい。このため、制御素子もしくは受動素子が搭載されるランドと内層配線との間の絶縁性を確保しつつ、パワー素子については放熱性を確保して、過熱状態になることを防止することができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態にかかる電子装置の断面図である。
【図２】図１中の領域Ａの拡大図である。
【図３】図１に示す多層基板の製造工程を示す断面図である。
【図４】図３に続く多層基板の製造工程を示す断面図である。
【図５】図４に続く多層基板の製造工程を示す断面図である。
【図６】図３〜図５とは別断面において、図５（ｃ）に続く多層基板の製造工程を示した断面図である。
【図７】多層基板にクラックが発生した様子を示す電子装置の拡大図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１８】
（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
【００１９】
図１に示されるように、電子装置は、一面１０ａおよび他面１０ｂを有する多層基板１０と、多層基板１０の一面１０ａ上に搭載された電子部品１２１〜１２３と、を備えている。そして、多層基板１０の一面１０ａ側を電子部品１２１〜１２３と共にモールド樹脂１５０で封止することにより、電子装置が構成されている。
【００２０】
多層基板１０は、絶縁樹脂層としてのコア層２０と、コア層２０の表面２０ａに配置された表面２０ａ側のビルドアップ層３０と、コア層２０の裏面２０ｂ側に配置された裏面２０ｂ側のビルドアップ層４０と、内層配線５１、５２などを備える積層基板である。
【００２１】
なお、コア層２０およびビルドアップ層３０、４０は、ガラスクロスの両面を樹脂で封止してなるプリプレグ等で構成され、プリプレグの樹脂としては、エポキシ樹脂等が挙げられる。また、プレプレグの樹脂には、必要に応じて、アルミナやシリカ等の電気絶縁性かつ放熱性に優れたフィラーが含有されていてもよい。
【００２２】
そして、コア層２０とビルドアップ層３０との界面には、パターニングされた表面側内層配線５１（以下では、単に内層配線５１という）が形成されている。同様に、コア層２０とビルドアップ層４０との界面には、パターニングされた裏面側内層配線５２（以下では、単に内層配線５２という）が形成されている。
【００２３】
また、ビルドアップ層３０の表面３０ａには、パターニングされた表面側表層配線６１〜６３（以下では、単に表層配線６１〜６３という）が形成されている。本実施形態では、表層配線６１〜６３は、電子部品１２１〜１２３が搭載される搭載用のランド６１、電子部品１２１、１２２とボンディングワイヤ１４１、１４２を介して電気的に接続されるボンディング用のランド６２、外部回路と電気的に接続される表面パターン６３とされている。
【００２４】
同様に、ビルドアップ層４０の表面４０ａには、パターニングされた裏面側表層配線７１、７２（以下では、単に表層配線７１、７２という）が形成されている。本実施形態では、表層配線７１、７２は、後述するフィルドビアを介して内層配線５２と接続される裏面パターン７１、放熱用のヒートシンクが備えられるヒートシンク用パターン７２（以下では、単にＨＳ用パターン７２という）とされている。
【００２５】
なお、ビルドアップ層３０の表面３０ａとは、ビルドアップ層３０のうちコア層２０と反対側の一面のことであり、多層基板１０の一面１０ａとなる面のことである。また、ビルドアップ層４０の表面４０ａとは、ビルドアップ層４０のうちコア層２０と反対側の一面のことであり、多層基板１０の他面１０ｂとなる面のことである。そして、内層配線５１、５２、表層配線６１〜６３、表層配線７１、７２は、具体的には後述するが、銅等の金属箔や金属メッキが適宜積層されて構成されている。
【００２６】
内層配線５１と内層配線５２とは、コア層２０を貫通して設けられた貫通ビア８１を介して電気的および熱的に接続されている。具体的には、貫通ビア８１は、コア層２０を厚さ方向に貫通する貫通孔８１ａの壁面に銅等の貫通電極８１ｂが形成され、貫通孔８１ａの内部に充填材８１ｃが充填されて構成されている。
【００２７】
また、内層配線５１と表層配線６１〜６３、および内層配線５２と表層配線７１、７２とは、適宜各ビルドアップ層３０、４０を厚さ方向に貫通して設けられたフィルドビア９１、１０１を介して電気的および熱的に接続されている。具体的には、フィルドビア９１、１０１は、各ビルドアップ層３０、４０を厚さ方向に貫通する貫通孔９１ａ、１０１ａが銅等の貫通電極９１ｂ、１０１ｂにて充填された構成とされている。
【００２８】
なお、充填材８１ｃは、樹脂、セラミック、金属等が用いられるが、本実施形態では、エポキシ樹脂とされている。また、貫通電極８１ｂ、９１ｂ、１０１ｂは、銅等の金属メッキにて構成されている。
【００２９】
そして、各ビルドアップ層３０、４０の表面３０ａ、４０ａには、表面パターン６３および裏面パターン７１を覆うソルダーレジスト１１０が形成されている。なお、表面パターン６３を覆うソルダーレジスト１１０には、図１とは別断面において、表面パターン６３のうち外部回路と接続される部分を露出させる開口部が形成されている。
【００３０】
電子部品１２１〜１２３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の発熱が大きいパワー素子１２１、マイコン等の制御素子１２２、チップコンデンサや抵抗等の受動素子１２３である。そして、各電子部品１２１〜１２３は、はんだ１３０を介してランド６１上に搭載されてランド６１と電気的、機械的に接続されている。また、パワー素子１２１および制御素子１２２は、周囲に形成されているランド６２ともアルミニウムや金等のボンディングワイヤ１４１、１４２を介して電気的に接続されている。
【００３１】
なお、ここでは、電子部品１２１〜１２３としてパワー素子１２１、制御素子１２２、受動素子１２３を例に挙げて説明したが、電子部品１２１〜１２３はこれらに限定されるものではない。
【００３２】
モールド樹脂１５０は、ランド６１、６２および電子部品１２１〜１２３を封止するものであり、エポキシ樹脂等の一般的なモールド材料が金型を用いたトランスファーモールド法やコンプレッションモールド法等により形成されたものである。
【００３３】
なお、本実施形態では、モールド樹脂１５０は、多層基板１０の一面１０ａのみに形成されている。つまり、本実施形態の電子装置は、いわゆるハーフモールド構造とされている。また、多層基板１０の他面１０ｂ側には、特に図示していないが、ＨＳ用パターン７２に放熱グリス等を介してヒートシンクが備えられている。
【００３４】
以上が本実施形態における電子装置の基本的な構成である。次に、本実施形態の特徴点である制御素子１２２や受動素子１２３が搭載されるランド６１の下方位置に備えられる内層配線５１の構造について説明する。
【００３５】
制御素子１２２が搭載されるランド６１は、図２に示されるように、はんだ１３０を介して制御素子１２２の裏面に物理的に接続される。本実施形態では、制御素子１２２としてマイコンなどの比較的発熱が少ない素子を想定している。制御素子１２２は、例えば上面形状が四角形状とされており、ランド６１は制御素子１２２よりも大きな四角形などによって構成されている。例えば、ランド６１は、ビルドアップ層３０の表面に形成した金属膜６４の表面を金属メッキ６５により覆った構成とされている。金属膜６４は、銅等で構成され、ビルドアップ層３０側と反対側の一面６４ａ、ビルドアップ層３０側の他面６４ｂ、これら一面６４ａと他面６４ｂとを繋ぐ側面６４ｃを有する板状とされている。金属メッキ６５は、金属膜６４よりはんだ濡れ性が高い金等で構成され、金属膜６４の一面６４ａや側面６４ｃに形成されているが、一面６４ａのみに形成されていても良い。
【００３６】
そして、この制御素子１２２が搭載されるランド６１の真下に配置される内層配線５１については、内層配線５１の表面が絶縁皮膜５１ａによってコーティングされている。つまり、内層配線５１とビルドアップ層３０を構成する材料（すなわちプリプレグなど）との間に、ビルドアップ層３０とは異なる材料の絶縁皮膜５１ａが介在した構造とされている。例えば、絶縁皮膜５１ａは、有機材料を塗布することによって形成されている。
【００３７】
一方、受動素子１２３が搭載されるランド６１については、受動素子１２３の両端に備えられた電極と対向する位置それぞれに形成されており、各ランド６１と受動素子１２３の各電極とが接続されている。この受動素子１２３が搭載されるランド６１の近傍については拡大図を示していないが、このランド６１の真下に配置される内層配線５１についても、内層配線５１の表面が絶縁皮膜５１ａによってコーティングされている。
【００３８】
このように、制御素子１２２や受動素子１２３が搭載されるランド６１の直下に配置される内層配線５１について、絶縁皮膜５１ａによってコーティングするようにしている。このため、制御素子１２２や受動素子１２３とランド６１とを接続しているはんだ１３０からモールド樹脂１５０が剥離し、これらの界面を通じてビルドアップ層３０にクラックが発生したとしても、そのクラックが内層配線５１の表面の絶縁皮膜５１ａで停止する。つまりビルドアップ層３０と異なる部材となる絶縁皮膜５１ａで内層配線５１をコーティングしているため、クラックが絶縁皮膜５１ａから先に進展し難くなる。このため、クラックが発生しても、ランド６１と内層配線５１との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
【００３９】
なお、内層配線５１を絶縁皮膜５１ａによってコーティングした場合、コーティングしていない場合と比較して内層配線５１の放熱性が低下する。しかしながら、制御素子１２２や受動素子１２３は発熱量が少ない素子であり、内層配線５１を絶縁皮膜５１ａでコーティングしたとしても、過熱状態になることは無い。これに対して、パワー素子１２１が搭載されるランド６１の真下に備えられる内層配線５１についても、絶縁皮膜５１ａでコーティングすることも可能であるが、パワー素子１２１は発熱量が多く、過熱状態になりかねないため、放熱性を優先する方が好ましい。このため、パワー素子１２１が搭載されるランド６１の真下に備えられる内層配線５１については、絶縁皮膜５１ａでコーティングしないようにし、放熱性を確保して、過熱状態になることを防止している。
【００４０】
以上が本実施形態における電子装置の構成である。次に、上記電子装置の製造方法について図３〜図５を参照しつつ説明する。なお、図３〜図５は、多層基板１０のうちパワー素子１２１が搭載される部分近傍の断面図である。
【００４１】
まず、図３（ａ）に示されるように、コア層２０の表面２０ａおよび裏面２０ｂに銅箔等の金属箔１６１、１６２が配置されたものを用意する。そして、図３（ｂ）に示されるように、ドリル等によって金属箔１６１、コア層２０、金属箔１６２を貫通する貫通孔８１ａを形成する。
【００４２】
その後、図３（ｃ）に示されるように、無電解メッキや電気メッキを行い、貫通孔８１ａの壁面および金属箔１６１、１６２上に銅等の金属メッキ１６３を形成する。これにより、貫通孔８１ａの壁面に、金属メッキ１６３にて構成される貫通電極８１ｂが形成される。なお、無電解メッキおよび電気メッキを行う場合には、パラジウム等の触媒を用いて行うことが好ましい。
【００４３】
続いて、図３（ｄ）に示されるように、金属メッキ１６３で囲まれる空間に充填材８１ｃを配置する。これにより、貫通孔８１ａ、貫通電極８１ｂ、充填材８１ｃを有する上記貫通ビア８１が形成される。
【００４４】
その後、図４（ａ）に示されるように、無電解メッキおよび電気メッキ等でいわゆる蓋メッキを行い、金属メッキ１６３および充填材８１ｃ上に銅等の金属メッキ１６４、１６５を形成する。
【００４５】
次に、図４（ｂ）に示されるように、金属メッキ１６４、１６５上に図示しないレジストを配置する。そして、当該レジストをマスクとしてウェットエッチング等を行い、金属メッキ１６４、金属メッキ１６３、金属箔１６１を適宜パターニングして内層配線５１を形成すると共に、金属メッキ１６５、金属メッキ１６３、金属箔１６２を適宜パターニングして内層配線５２を形成する。つまり、本実施形態では、内層配線５１は、金属箔１６１、金属メッキ１６３、金属メッキ１６４が積層されて構成され、内層配線５２は、金属箔１６２、金属メッキ１６３、金属メッキ１６５が積層されて構成されている。
【００４６】
なお、図４（ｃ）以降および次に説明する図６では、金属箔１６１、金属メッキ１６３、金属メッキ１６４、および金属箔１６２、金属メッキ１６３、金属メッキ１６５をまとめて１層として示してある。
【００４７】
続いて、内層配線５１のうち、制御素子１２２や受動素子１２３が搭載されるランド６１の真下に位置する部分について、絶縁皮膜５１ａをコーティングする処理を行う。この処理について、図３〜図５とは別断面を示した図６を参照して説明する。
【００４８】
図６には、内層配線５１のうち、パワー素子１２１の真下に配置される部分に加えて、制御素子１２２や受動素子１２３が配置されるランド６１の真下に配置される部分も示してある。図６（ａ）に示されるように内層配線５１をパターニングしたのち、図６（ｂ）に示すように、内層配線５１の表面に例えば有機材料を塗布することによって絶縁皮膜５１ａを成膜する。このとき、内層配線５１のうちパワー素子１２１が搭載されるランド６１の真下に備えられるものについては、絶縁皮膜５１ａが成膜されないように、マスク１８０で覆うようにしている。
【００４９】
この後、図４（ｃ）に示されるように、コア層２０における表面２０ａ側において、内層配線５１上にビルドアップ層３０および銅等の金属板１６６を積層する。また、コア層２０における裏面２０ｂ側において、内層配線５２上にビルドアップ層４０および銅等の金属板１６７を積層する。このようにして、上から順に、金属板１６６、ビルドアップ層３０、内層配線５１、コア層２０、内層配線５２、ビルドアップ層３０および金属板１６７が順に積層された積層体１６８を構成する。
【００５０】
続いて、図４（ｄ）に示されるように、積層体１６８の積層方向から加圧しつつ加熱することにより積層体１６８を一体化する。具体的には、積層体１６８を加圧することにより、ビルドアップ層３０を構成する樹脂を流動させて内層配線５１の間を埋め込むと共に、ビルドアップ層４０を構成する樹脂を流動させて内層配線５２の間を埋め込む。そして、積層体１６８を加熱することにより、ビルドアップ層３０、４０を硬化して積層体１６８を一体化する。
【００５１】
次に、図５（ａ）に示されるように、レーザ等により、金属板１６６、ビルドアップ層３０を貫通して内層配線５１に達する貫通孔９１ａを形成する。このとき、制御素子１２２や受動素子１２３が搭載されるランド６１の真下に位置する内層配線５１のうちコンタクトを取る部分についても同時に除去され、貫通孔９１ａの底面において内層配線５１の表面が露出した状態となる。同様に、図５（ａ）とは別断面において、金属板１６７、ビルドアップ層４０を貫通して内層配線５２に達する貫通孔１０１ａを形成する。
【００５２】
そして、図５（ｂ）に示されるように、無電解メッキや電気メッキ等でいわゆるフィルドメッキを行い、貫通孔９１ａ、１０１ａを金属メッキ１６９で埋め込む。これにより、ビルドアップ層３０、４０に形成された貫通孔９１ａ、１０１ａに埋め込まれた金属メッキ１６９にて貫通電極９１ｂおよび図１に示した貫通電極１０１ｂが構成される。また、貫通孔９１ａ、１０１ａに貫通電極９１ｂ、１０１ｂが埋め込まれたフィルドビア９１、１０１が形成される。なお、次の図５（ｃ）以降では、金属板１６６および金属メッキ１６９をまとめて１層として示してある。
【００５３】
続いて、図５（ｃ）に示されるように、金属板１６６、１６７上に図示しないレジストを配置する。そして、レジストをマスクとしてウェットエッチング等を行って金属板１６６、１６７をパターニングすると共に、金属メッキ１７０を形成することにより、表層配線６１〜６３および表層配線７１、７２を形成する。つまり、本実施形態では、表層配線６１〜６３は、金属板１６６および金属メッキ１６９、１７０を有する構成とされ、表層配線７１、７２は、金属板１６７および金属メッキ１６９、１７０を有する構成とされている。そして、表層配線６１〜６３における金属膜６３は金属板１６６によって構成され、金属メッキ６５は金属メッキ１６９、１７０によって構成される。
【００５４】
なお、表層配線６１〜６３のうちのランド６１を形成する場合には、例えば、金属膜６４となる金属板１６６の側面６４ｃをマスクで覆った状態で無電解メッキや電気メッキを行うことにより、金属膜６４の一面６４ａのみに金属メッキ６５を形成する。
【００５５】
次に、図５（ｄ）に示されるように、ビルドアップ層３０、４０の表面３０ａ、４０ａにそれぞれソルダーレジスト１１０を配置して適宜パターニングすることにより、上記多層基板１０が製造される。なお、図５（ｄ）に示される範囲内において、表面３０ａ上のソルダーレジスト１１０がすべて除去されているが、図１に示すように他の領域においてソルダーレジスト１１０が残された状態になっている。
【００５６】
その後は、特に図示しないが、はんだ１３０を介して電子部品１２１〜１２３をランド６１に搭載する。そして、パワー素子１２１および制御素子１２２とランド６２との間でワイヤボンディングを行い、パワー素子１２１および制御素子１２２とランド６２とを電気的に接続する。続いて、ランド６１、６２および電子部品１２１〜１２３が封止されるように、金型を用いたトランスファーモールド法やコンプレッションモールド法等によってモールド樹脂１５０を形成する。これにより、モールド樹脂１５０がランド６１の側面６１ｃに密着した上記電子装置が製造される。
【００５７】
以上説明したように、本実施形態では、制御素子１２２や受動素子１２３などの電子部品の直下に配置される内層配線５１について、絶縁皮膜５１ａでコーティングするようにしている。このため、制御素子１２２や受動素子１２３とランド６１とを接続しているはんだ１３０からモールド樹脂１５０が剥離し、これらの界面を通じてビルドアップ層３０にクラックが発生したとしても、そのクラックが内層配線５１の表面の絶縁皮膜５１ａで停止する。したがって、クラックが発生しても、ランド６１と内層配線５１との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
【００５８】
また、パワー素子１２１のように発熱量が多い電子部品については、放熱性を優先するために、パワー素子１２１が搭載されるランド６１の真下に備えられる内層配線５１を絶縁皮膜５１ａで覆わないようにしている。これにより、放熱性を確保して、過熱状態になることを防止することができる。
【００５９】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６０】
例えば、上記実施形態では、特にクラックが発生し易い場所として、制御素子１２２や受動素子１２３が搭載されるランド６１の真下に位置する内層配線５１をビルドアップ層３０とは異なる材質の絶縁皮膜５１ａで覆う構造を例に挙げた。しかしながら、制御素子１２２や受動素子１２３が搭載されるランド６１の真下に位置する部分以外についてもクラックが発生し得るため、内層配線５１を絶縁皮膜５１ａでコーティングすることで、上記効果を得ることができる。また、内層配線５１ａの全域を覆う必要は無く、例えば、基板表面に対する垂直方向から視て、ランド６１の端部、すなわちランド６１の側面６１ｃと対応する部分を含むように、つまり最もクラックが発生し易い場所を含むように、内層配線５１の表面を絶縁皮膜５１ａで覆うようにしても良い。これにより、クラックが発生しても、ランド６１と内層配線５１との間の絶縁性が確保され、これらの間がショートすることを抑制することが可能となる。
【００６１】
また、上記各実施形態において、コア層２０およびビルドアップ層３０、４０として、プリプレグの単層から構成されるものを図示しているが、コア層２０およびビルドアップ層３０、４０をプリプレグの多層から構成されるものとしてもよい。
【符号の説明】
【００６２】
１０            多層基板
２０            コア層
３０            ビルドアップ層
５１            内層配線
５１ａ          絶縁皮膜
６１            ランド
１２１〜１２３  電子部品
１３０          はんだ
１５０          モールド樹脂
【図１】
2014216565.tif 000003
【図２】
2014216565.tif 000004
【図３】
2014216565.tif 000005
【図４】
2014216565.tif 000006
【図５】
2014216565.tif 000007
【図６】
2014216565.tif 000008
【図７】
2014216565.tif 000009