(57)【要約】      （修正有）【課題】ショットキーダイオードに逆バイアスが印加された場合の漏れ電流を低減する構造の提供。【解決手段】ヘテロ接合を形成し、２ＤＥＧ層が２つの層のうちの下部層に形成されるようにした少なくとも下部ＩＩＩ族窒化物層４および上部ＩＩＩ族窒化物層５と、上部ＩＩＩ族窒化物層とともにオーミックコンタクトを形成するカソード８と、上部ＩＩＩ族窒化物層とともにショットキーバリアコンタクトを形成する第１部分１５および、誘電体材料からなる層１７によって上部ＩＩＩ族窒化物層から分離した第２部分１６を含むアノード１１であって、第２部分は、アノードとカソードの間に設置され、誘電体材料は、２ＤＥＧ層をダイオードの逆バイアス領域においてピンチオフにするように構成され、前記第１および第２部分は、直接に隣接するようにしたアノードと、アノードおよびカソードを互いに分離するパッシベーションエリア７と、を備える。【選択図】図３ａ
2014090159.tif 000002
【特許請求の範囲】
【請求項１】
ショットキーダイオードデバイスであって、
・両者間にヘテロ接合を形成し、２ＤＥＧ層が２つの層のうちの下部層に形成されるようにした少なくとも下部ＩＩＩ族窒化物層（４）および上部ＩＩＩ族窒化物層（５）と、
・上部ＩＩＩ族窒化物層とともにオーミックコンタクトを形成するカソード（８）と、
・上部ＩＩＩ族窒化物層とともにショットキーバリアコンタクト（１０）を形成する第１部分（１５）および、誘電体材料からなる層（１７）によって上部ＩＩＩ族窒化物層から分離した第２部分（１６）を含むアノード（１１）であって、
第２部分は、アノードとカソードの間に設置され、
誘電体材料は、２ＤＥＧ層をダイオードの逆バイアス領域においてピンチオフにするように構成され、
前記第１および第２部分は、直接に隣接するようにしたアノード（１１）と、
・アノードおよびカソードを互いに分離するパッシベーションエリア（７）と、を備えるショットキーダイオードデバイス。
【請求項２】
第２アノード部分を上部ＩＩＩ族窒化物層から分離する前記誘電体材料層（１７）は、２〜３０ｎｍの厚さを有する請求項１記載のデバイス。
【請求項３】
下部ＩＩＩ族窒化物層（４）はＧａＮ層であり、上部ＩＩＩ族窒化物層（５）はＡｌＧａＮ層である請求項１または２記載のデバイス。
【請求項４】
前記誘電体材料層（１７）は、誘電体層のスタックである請求項１〜３のいずれかに記載のデバイス。
【請求項５】
前記誘電体材料層（１７）または、前記誘電体材料層（１７）の少なくとも第１副層は、アノード（１１）とカソード（８）との間で前記上部ＩＩＩ族窒化物層（５）の表面を覆っている請求項１〜４のいずれかに記載のデバイス。
【請求項６】
上部ＩＩＩ族窒化物層（５）の上にこれと接触したパッシベーション層を備え、
前記パッシベーション層は、アノードとカソードとの間で前記上部ＩＩＩ族窒化物層の表面を覆っており、
前記誘電体材料層（１７）は、前記パッシベーション層の第１部分（２７）と、およびパッシベーション層の前記第１部分の上にこれと接触した高誘電率誘電体層（２８）とからなる、請求項５記載のデバイス。
【請求項７】
前記パッシベーション層は、シリコン窒化物（Ｓｉ３Ｎ４）から成り、またはこれを含んでおり、
前記高誘電率誘電体層は、Ａｌ２Ｏ３から成り、またはこれを含んでいる請求項６記載のデバイス。
【請求項８】
前記アノードは、少なくとも１つのフィールドプレート終端（３０）をさらに備える請求項１〜７のいずれかに記載のデバイス。
【請求項９】
請求項１〜８のいずれかに記載のショットキーダイオードを製造する方法であって、
・少なくとも下部ＩＩＩ族窒化物層（４）および上部ＩＩＩ族窒化物層（５）のスタックを備え、両者間にヘテロ接合を形成している基板（１）を用意または製作するステップと、
・誘電体層（２７）または誘電体層スタックを前記上部ＩＩＩ族窒化物層（５）の表面に製作するステップと、
・パッシベーション層（３６）を前記誘電体層（スタック）（２７）の上に製作するステップと、
・前記パッシベーション層（３６）に第１開口（４０）をエッチング形成し、前記誘電体層（スタック）（２７）の上で停止するステップと、
・任意であるが、１つ又はそれ以上の追加の誘電体層（２８）を、前記パッシベーション層（３６）の上および前記第１開口（４０）内にコンフォーマルに堆積し、前記１つ又はそれ以上の追加の誘電体層（２８）が前記第１開口（４０）の底部および側壁を内張りするステップと、
・前記第１開口（４０）の境界内に、前記誘電体層（スタック）（２７）および任意の追加の誘電体層（２８）を貫通する第２開口（４３）をエッチング形成し、上部ＩＩＩ族窒化物層（５）の表面で停止し、前記第２開口が第１開口（４０）の片側に、第１開口（４０）の反対側と比べてより接近するように配置するステップと、
・前記第１および第２開口（４０，４３）を金属（４４）で充填するステップと、
・前記金属をパターン化して、ダイオードのアノード（１１）を形成し、前記誘電体層（スタック）（２７）の一部および任意の追加の誘電体層（２８）が、アノードの第２部分（１６）と上部ＩＩＩ族窒化物層（５）の表面との間に前記誘電体材料層（１７）を形成するステップと、
・前記ヘテロ接合と電気的に接触したカソード（８，５２）を製作するステップと、を含む方法。
【請求項１０】
誘電体層（２７）または誘電体層スタックを堆積する前記ステップは、第１単一誘電体層（２７）を堆積することであり、
該方法は、第２単一誘電体層を、パッシベーション層（３６）の上および第１開口（４０）内にコンフォーマルに堆積するステップを含む請求項９記載の方法。
【請求項１１】
前記第１単一誘電体層は、窒化シリコンからなる層またはこれを含む層であり、
第２単一誘電体層（２８）は、Ａｌ２Ｏ３からなる層またはこれを含む層である請求項１０記載の方法。
【請求項１２】
前記ステップは、前記基板上にＨＥＭＴデバイスを形成するステップと統合しており、
前記誘電体層（２７）または前記誘電体層スタックの一部（任意には、１つ又はそれ以上の追加の誘電体層（２８）をさらに含む）がＨＥＭＴデバイスのゲート誘電体として使用され、前記金属層（４４）の一部がＨＥＭＴデバイスのゲート金属として使用される請求項９〜１１のいずれかに記載の方法。
【請求項１３】
請求項１〜８のいずれかに記載のショットキーダイオードと、ＨＥＭＴデバイスとを備えた半導体デバイスであって、
・アノード（１１）の第２部分（１６）と上部ＩＩＩ族窒化物層（５）との間にある誘電体材料層（１７）、および
・ＨＥＭＴのゲート誘電体、
が厚さおよび組成に関して互いに同一である、半導体デバイス。
【請求項１４】
前記誘電体材料層（１７）は、第１の単一誘電体層（２７）と、前記第１の単一誘電体層の上にこれと接触する第２の単一誘電体層（２８）とからなる請求項１３記載の半導体デバイス。
【請求項１５】
前記第１の単一誘電体層は、窒化シリコン（Ｓｉ３Ｎ４）から成り、またはこれを含み、
前記第２の単一誘電体層は、Ａｌ２Ｏ３から成り、またはこれを含む請求項１４記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、特に、ＡｌＧａＮ／ＧａＮヘテロ構造など、ＩＩＩ族窒化物材料層のスタック上に製作されたショットキーダイオード構造に関する。
【背景技術】
【０００２】
金属−半導体ダイオードは、ショットキーダイオードとも称され、低い順電圧降下および高速なスイッチング動作のため整流回路に広く使用されている。ＡｌＧａＮ／ＧａＮヘテロ構造の上に製作されたショットキーダイオードは、ＧａＮの高い絶縁破壊電圧から利益を受け、そして、圧電性および自発分極の相違の結果、ＧａＮ層とＡｌＧａＮ層との間に現れる２ＤＥＧ層（２次元電子ガス）の高い移動度および高い電子密度から利益を受ける。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、ダイオードに逆バイアスが印加された場合、高い漏れ電流の問題があり、その結果、高い電力損失が生ずる。米国公開第２０１１／０１３３２５１号は、ＧａＮ層とＡｌＧａＮ層のスタックを備えたＡｌＧａＮ／ＧａＮベースのショットキーダイオード構造を開示し、金属アノードがＡｌＧａＮ層の上に設けられショットキーコンタクトを形成し、金属カソードがＡｌＧａＮ層に設けられオーミックコンタクトを形成する。フィールド(field)誘電体層がアノードとカソードを電気的に分離する。
【課題を解決するための手段】
【０００４】
本発明は、上記不具合から悩まされない構造を提供することを目的とする。この目的は、添付の請求項に開示したデバイスおよび方法によって達成される。最初に、本発明は、下記構成を備えたショットキーダイオードデバイスに関する。
・少なくとも下部ＩＩＩ族窒化物層および上部ＩＩＩ族窒化物層。両者間にヘテロ接合を形成し、２ＤＥＧ層が２つの層のうちの下部層に形成される。
・上部ＩＩＩ族窒化物層とともにオーミックコンタクトを形成するカソード。
・上部ＩＩＩ族窒化物層とともにショットキーバリアコンタクトを形成する第１部分および、誘電体材料からなる層によって上部ＩＩＩ族窒化物層から分離した第２部分を含むアノード。第２部分は、アノードとカソードの間に設置される。誘電体材料は、２ＤＥＧ層をダイオードの逆バイアス領域でピンチオフ(pinch off)にするように構成される。前記第１および第２部分は、直接に隣接している。
・アノードおよびカソードを互いに分離するパッシベーションエリア。
【０００５】
本発明に係るデバイスにおいて、第２アノード部分を上部ＩＩＩ族窒化物層から分離する前記誘電体材料層は、２〜３０ｎｍの厚さを有してもよい。
【０００６】
ある実施形態によれば、下部ＩＩＩ族窒化物層はＧａＮ層であり、上部ＩＩＩ族窒化物層はＡｌＧａＮ層である。
【０００７】
前記誘電体材料層は、誘電体層のスタックでもよい。前記誘電体材料層または、前記誘電体材料層の少なくとも第１副層は、アノードとカソードとの間で前記上部ＩＩＩ族窒化物層の表面を覆ってもよい。
【０００８】
ある実施形態によれば、本発明のデバイスは、上部ＩＩＩ族窒化物層の上にこれと接触したパッシベーション層を備える。前記パッシベーション層は、アノードとカソードとの間で前記上部ＩＩＩ族窒化物層の表面を覆う。前記誘電体材料層は、前記パッシベーション層の第１部分と、およびパッシベーション層の前記第１部分の上にこれと接触した高誘電率(high-K)誘電体層とからなる。前記パッシベーション層は、シリコン窒化物（Ｓｉ３Ｎ４）から成り、またはこれを含んでもよく、前記高誘電率(high-K)誘電体層は、Ａｌ２Ｏ３から成り、またはこれを含んでもよい。
【０００９】
前記アノードは、少なくとも１つのフィールドプレート終端(termination)をさらに備えてもよい。
【００１０】
本発明はまた、本発明に従ってショットキーダイオードを製造する方法に関するものであり、下記ステップを含む。
・少なくとも下部ＩＩＩ族窒化物層および上部ＩＩＩ族窒化物層のスタックを備え、両者間にヘテロ接合を形成している基板を用意または製作するステップ。
・誘電体層または誘電体層スタックを前記上部ＩＩＩ族窒化物層の表面に製作するステップ。
・パッシベーション層を前記誘電体層（スタック）の上に製作するステップ。
・前記パッシベーション層に第１開口をエッチング形成し、前記誘電体層（スタック）の上で停止するステップ。
・任意であるが、１つ又はそれ以上の追加の誘電体層を、前記パッシベーション層の上および前記第１開口内にコンフォーマルに(conformally)堆積し、前記１つ又はそれ以上の追加の誘電体層が前記第１開口の底部および側壁を内張りするステップ。
・前記第１開口の境界内に、前記誘電体層（スタック）および任意の追加の誘電体層を貫通する第２開口をエッチング形成し、上部ＩＩＩ族窒化物層の表面で停止し、前記第２開口が第１開口の片側に、第１開口の反対側と比べてより接近するように配置するステップ。
・前記第１および第２開口を金属で充填するステップ。
・前記金属をパターン化して、ダイオードのアノードを形成し、前記誘電体層（スタック）の一部および任意の追加の誘電体層が、アノードの第２部分と上部ＩＩＩ族窒化物層の表面との間に前記誘電体材料層を形成するステップ。
・前記ヘテロ接合と電気的に接触したカソードを製作するステップ。
【００１１】
本発明の方法のある実施形態によれば、誘電体層または誘電体層スタックを堆積する前記ステップは、第１単一誘電体層を堆積することであり、第１単一誘電体層は、ここではパッシベーション層の一部とも称しており、該方法は、第２単一誘電体層を、パッシベーション層の一部の上および第１開口内にコンフォーマルに堆積するステップを含む。
【００１２】
ある実施形態によれば、前記第１単一誘電体層は、窒化シリコンからなる層またはこれを含む層であり、第２単一誘電体層は、Ａｌ２Ｏ３からなる層またはこれを含む層である。
【００１３】
本発明の方法のステップは、前記基板上にＨＥＭＴデバイスを形成するステップと統合してもよく、前記誘電体層または前記誘電体層スタックの一部（任意には、１つ又はそれ以上の追加の誘電体層をさらに含む）がＨＥＭＴデバイスのゲート誘電体として使用され、前記金属層の一部がＨＥＭＴデバイスのゲート金属として使用される。
【００１４】
本発明はまた、本発明に係るショットキーダイオードおよびＨＥＭＴデバイスを備えた半導体デバイスに関するものであり、
・アノードの第２部分と上部ＩＩＩ族窒化物層との間にある誘電体材料層、および
・ＨＥＭＴのゲート誘電体、
が厚さおよび組成に関して互いに同一である。
【００１５】
異なる実施形態によれば、アノードの第２部分と上部ＩＩＩ族窒化物層との間にある誘電体材料層およびＨＥＭＴのゲート誘電体の両方が、第１の単一誘電体層と、前記第１の単一誘電体層の上にこれと接触する第２の単一誘電体層とからなる。前記第１の単一誘電体層は、窒化シリコン（Ｓｉ３Ｎ４）から成り、またはこれを含み、前記第２の単一誘電体層は、高誘電率(high-K)材料、特にＡｌ２Ｏ３から成り、またはこれを含む。
【図面の簡単な説明】
【００１６】
【図１ａ】この技術で知られているショットキーダイオードの構造を示す。
【図１ｂ】この技術で知られているショットキーダイオードの構造を示す。
【図２】図１の先行技術デバイスのＩ−Ｖ特性を示す。
【図３ａ】本発明に係るショットキーダイオードの構造を示す。
【図３ｂ】本発明に係るショットキーダイオードの構造を示す。
【図３ｃ】本発明に係るショットキーダイオードの構造を示す。
【図４】本発明に係るデバイスのＩ−Ｖ特性を示す。
【図５ａ】本発明に係るデバイスの具体的な設計を示す。
【図５ｂ】本発明に係るデバイスの具体的な設計を示す。
【図６】フィールドプレートエクステンション(extension)をさらに備えた、本発明に係るデバイスを示す。
【図７ａ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図７ｂ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図７ｃ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図７ｄ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図７ｅ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図７ｆ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図７ｇ】本発明に従ってＨＥＭＴデバイスおよびショットキーダイオードを製造するための統合プロセスでの方法ステップを示す。
【図８】図７ａ〜図７ｇに示す方法によって製造される構造を用いて構築できる回路を示す。
【発明を実施するための形態】
【００１７】
評価基準として、以下、図１ａと図１ｂに基づいて標準のショットキーバリアダイオードの動作を要約する。図１ａは、ダイオードを製造するのに適したＡｌＧａＮ／ＧａＮ構造を示すものであり、下記の構成を備える。
・基板１。これは、エピタキシャル層が成長するキャリアである。それは、例えば、シリコンまたは炭化ケイ素でもよい。
・核形成(nucleation)層２。基板１とバッファ層３との間の不整合を軽減する。
・バッファ層３。好ましくは、この層は、異なるアルミニウム含量（ｘ）を持つ複数のＡｌ１−ｘＧａｘＮ層で構成される。それは、デバイスのバッファ絶縁破壊(breakdown)を改善し、基板１とＧａＮ層４との間の不整合を最小化し、ＡｌＧａＮ／ＧａＮ界面での２ＤＥＧの閉じ込めを改善する。
・ＧａＮチャネル層４。これは、ノンドープＧａＮの堆積によって実現される。この層において、デバイスの伝導用のチャネルが形成される。
・ＡｌＧａＮバリア層５。
・２ＤＥＧ（２次元電子ガス）６。この層は、ＧａＮチャネル層４の上部におけるＡｌＧａＮバリア層５の成長の結果である。それは、ＡｌＧａＮ／ＧａＮ界面に閉じ込められた高密度の電子のガスである。デバイスが電流を伝導する場合、キャリアはこのチャネル層を通って流れる。
・パッシベーションエリア７。これは、デバイス表面に堆積した誘電体層のうちの１つまたはスタックでもよい。それは、その上部にある層との界面を改善し、不純物の活動および外部環境要因がデバイスにダメージを与えるのを防止する。
・カソード８。これは、好ましくは、ＡｌＧａＮバリア層５との低抵抗オーミックコンタクトを形成するために選択された異なる金属のスタックである。
・アノード９。これは、ＡｌＧａＮ層５とのショットキーコンタクトを形成する金属電極である。
【００１８】
図１ｂは、ショットキーバリア領域の詳細を示す。デバイス動作を図２に示すＩ−Ｖ特性に基づいて説明する。充分に高い正電圧の領域２０においてデバイスは順方向モードで動作する。これらの条件下では、ダイオードは電流を伝導し、即ち、電子が２ＤＥＧによって形成されるチャネルを通じてアノードからカソードに自由に流れる。２ＤＥＧでの高いキャリア移動度のため、特性は、理想デバイスでの理論的Ｉ−Ｖ特性の垂直部分に接近している。即ち、大きな電流がダイオードにおいて低い電圧降下で輸送可能である。順方向伝導モードがターンオン電圧ＶＦの上方で生じ、これは、アノード−ＡｌＧａＮショットキーコンタクト１０のポテンシャルバリアの高さに依存する。
【００１９】
閾値電圧ＶＴＨは、２ＤＥＧ層がアノード下の領域で空乏になる電圧である。図２に示したケースでは、ＶＴＨ＜０である。こうした場合、デバイスは、一般に「ノーマリーオン」と称され、即ち、ＶＡＣがゼロである場合、２ＤＥＧが存在し、電圧がチャネルでのショットキーバリアの電子による横断を促進するほどに充分に高くなるとすぐと、電流が流れることできる。
【００２０】
逆バイアスモード、即ち、０より低い電圧では、理想的な特性１００に可能な限り接近すべきである。実際のデバイスでは、負電圧が増加するほど（絶対値）、漏れ電流が現れる。即ち、特性の第１領域２１において、ショットキーコンタクトエリア下の２ＤＥＧは完全には空乏にならず、たとえショットキーバリアが完全に逆バイアス状態であっても、小さな漏れ電流が現れ、これは主として、例えば、トンネル効果に起因して、バリアを横断する電子によって引き起こされる。
【００２１】
閾値電圧ＶＴＨでは、２ＤＥＧは完全には空乏になるが、ショットキー領域のエッジで、図１ｂで示すエリア２５において電子が未だアノードへ漏れている。負電圧ＶＡＣが絶対値で増加すると、この漏れ電流は直線的に増加し（図２中の領域２２）、その結果、電力損失が生ずる。電圧ＶＢＤでは、デバイスは、最終的に逆方向ブレークダウンになる。
【００２２】
ＶＴＨ＞０（「ノーマリーオフ」デバイス）である場合、ＶＡＣがゼロに等しいとき２ＤＥＧは空乏になり、ＶＡＣがＶＴＨおよびショットキー接合のポテンシャルバリアの高さの両方を超えない限り、電流は流れない。この場合、ターンオン電圧は、これら２つのパラメータ（ＶＴＨおよびショットキーバリアポテンシャル）のより大きい方によって決定される。ＶＴＨより低く、逆バイアスモード（ＶＡＣ＜０）において、ノーマリーオン・デバイスの場合のように、ノーマリーオフ・デバイスは、直線的に増加する漏れ電流によって悩まされる。
【００２３】
米国公開第２０１１／０１３３２５１号に記載されたデバイスは、漏れ電流の観点で改善を提供しているが、未だ数多くの不具合に悩まされている。このデバイスでのショットキーコンタクトエリアに関して横方向に、そして前記エリアとカソードとの間に、アノードは、絶縁層によってＡｌＧａＮ層から分離された部分を備える。ショットキーコンタクトエリアと絶縁層との間に、更なるフィールド誘電体領域が存在する。このデバイスが逆方向ブレークダウンになると、カソードが絶縁材料のピンチ電圧に到達したとき、絶縁層は、空乏領域において２ＤＥＧをピンチオフ(pinch off)にするように機能する。これは、漏れ電流を効率的に減少させる。この構造の不具合は、ショットキーコンタクトと絶縁層との間の距離の幅に広がる必要があるアノードの大きなサイズにあり、前記距離は、ショットキーコンタクトと絶縁層との間にあるフィールド誘電体も含んでいる。        従って、このフィールド誘電体の存在は、順方向バイアスモードの抵抗、そしてデバイスの固有キャパシタンスを増加させる。
【００２４】
図３ａは、本発明のある実施形態に係るデバイスを示す。同じ参照番号１〜８を示しており、標準デバイスについて上述したものと同じ構成要素を参照している。本発明の特徴として、アノード１１の形状は、アノードが、ＡｌＧａＮ層５と直接接触している第１部分１５と、アノードとカソードとの間に位置決めされた誘電体材料の薄い層１７によってＡｌＧａＮ層５から分離した第２部分１６とを含むようにしている。第２部分１６は、カソードの方向に沿ったアノードの延長部(elongation)であり、誘電体層１７によって下地のＩＩＩ族窒化物層から分離している。図３ｂは、図３ａの構造の詳細を示しており、２つの領域Ａ，Ｂを示している。
・領域Ａは、アノードの第１部分１５とＡｌＧａＮバリア層５との間にあるコンタクト領域である。ショットキーダイオードが順方向バイアスモードにある場合、このエリアを通じて電流がアノードからカソードへ流れる。このコンタクトの表面積は、デバイスの中を通過する電流の総量を決定する要因の１つである。
・領域Ｂは、誘電体層１７とＡｌＧａＮ層５との間にあるコンタクト領域である。それは、アノードの延長部分１６の下に位置決めされ、アノード−カソード間領域の上に延びている。アノードのこの部分１６は、ＡｌＧａＮバリア層５と接しておらず、薄い誘電体層１７によって分離している。
【００２５】
本発明の構造において、部分１５，１６（および領域Ａ，Ｂも）は、直接隣接しており、換言すると、これらは上部ＩＩＩ族窒化物層５の表面にある他の領域によって分離していない。この設計は、アノードサイズ、そして順方向バイアスモードの抵抗、および固有キャパシタンスの最小化を確保している。同時に、この設計は、薄い誘電体層１７の下にある領域において逆方向バイアスモードでのピンチオフ効果を確保しており、その結果、漏れ電流が減少する。
【００２６】
本発明に係るダイオード構造の特定の実施形態を図３ｃに示す。この実施形態によれば、薄い誘電体層１７は、２つの誘電体層２７，２８のスタックによって形成される。前記２つの層のうちの下部層２７は、延長部分１６の下方のエリアに存在するだけでなく、カソード８に至るまでバリア層５の表面を覆っている。上部誘電体層２８はさらに垂直部分２８’および水平部分２８”を有する。パッシベーション層７’が第１誘電体層２７と上部水平部分２８”との間に存在する。こうして延長部分１６から外側に延びる層２７の一部は、部分２８’，２８”，７’とともに、図３ａの実施形態のパッシベーションエリア７を形成する。この特定の実施形態（図３ｃ）は、本明細書でさらに説明するように、ＨＥＭＴトランジスタの製造との統合が容易である点で有用である。下部誘電体層２７は、バリア層５の堆積後にその場(in-situ)で堆積したパッシベーション層、例えば、窒化シリコン層などでもよい。上部誘電体層は、高誘電率(high-K)誘電体、例えば、酸化アルミニウム層などでもよい。誘電体層１７が層２７，２８の２層または、複数の副層からなる多層である何れの実施形態も本発明の範囲内であり、例えば、層２８がカソード８に向かって水平に続いていてもよい（垂直部分および上部水平部分２８’／２８”に沿う代わりに）。
【００２７】
本発明に係るダイオードのＶＴＨ＜０（「ノーマリーオン」デバイス」の場合のＩ−Ｖ特性を図４に示している。先行技術デバイスのように、ターンオン電圧ＶＦは、ショットキーコンタクトバリアポテンシャルと一致する。閾値電圧を参照すると、ショットキーコンタクト（領域Ａ）に関連した閾値電圧ＶＴＨＡ＜０と、延長領域Ｂに関連した閾値電圧ＶＴＨＢ＜０とを区別することができる。デバイスに加わる電圧が負（逆方向ブロッキングモード）であるが、充分には負でなく２つの閾値電圧のうちの１つより低い場合、              チャネルは完全に空乏になっておらず、２ＤＥＧからのキャリアがアノードに引き寄せられ、デバイスの漏れ電流は、逆極性のショットキーバリア高さによって定められる。ＶＡＣがＶＴＨＢより低い場合、領域Ｂの下方にあるチャネルエリアは完全に空乏になり、即ち、チャネルエリアはピンチオフになる。このことは、エッジエリア２６とアノードとの間の距離が延長部分１６の存在によって増加するにつれて、漏れ電流がほとんど現れなくなることを確保している。この動作領域では、アノード延長の効果によって漏れ電流は最小化される。ＶＴＨＢ＜ＶＴＨＡ＜０の場合、ＶＴＨＢ＜ＶＡＣ＜ＶＴＨＡのとき、小さな漏れ電流が未だに現れることがある。ゲート漏れを阻止する実際の効果は、ＶＡＣ＜ＶＴＨＢのときにのみ現れることになる。
【００２８】
本発明に係るダイオードの逆バイアス領域は、電圧（アノードとカソードの間）の範囲として定義され、前記範囲は、ＶＢＤ（逆方向ブレークダウン）と、アノードが上部ＩＩＩ族窒化物層（図中の層５）と直接接触している領域Ａの閾値電圧ＶＴＨＡとの間になる。本発明のダイオードでは、逆バイアス領域において（即ち、その少なくとも一部において）、領域Ｂにおける２ＤＥＧの空乏によって２ＤＥＧはピンチオフになる。ＶＴＨＡとＶＴＨＢとの差は、好ましくは、逆バイアス領域のかなりの部分（例えば、少なくとも５０％）において２ＤＥＧがピンチオフになるようにする。
【００２９】
前記かなりの部分は、可能な限り大きいことが好ましく、主として薄い誘電体層１７の厚さおよび材料に依存する。好ましい実施形態によれば、前記かなりの部分は、逆バイアス領域の少なくとも９０％であり、より好ましくは少なくとも９５％である。好ましい実施形態によれば、誘電体材料層１７は可能な限り薄く、このことは下記を意味する。
・それは、アノードと上部ＩＩＩ族窒化物層の完全な分離を確保するのに充分に厚くする必要があり、その結果、ショットキーコンタクトが領域Ｂ（即ち、アノードの延長部分１６と上部ＩＩＩ族窒化物層５との間の領域）に存在しない。
・それは、閾値電圧ＶＴＨＢが、領域Ａにおけるショットキーコンタクトの閾値電圧ＶＴＨＡに可能な限り接近するように充分に薄くする必要がある。
【００３０】
図３ａ〜図３ｃは、本発明に係るデバイスの概略的な表現を示している。基本概念は、アノードがカソードに面する側で、アノード電極が上方延長部分および下方にある薄い誘電体層１７で終端する必要がある。デバイスの最終形状は、図５ａと図５ｂに示すように、円形または多指形状にできる。符号８，１１は、それぞれカソードとアノードを示し、符号１６は、アノード構造の延長部分の場所を示す。
【００３１】
誘電体材料層１７の厚さ（または層２７，２８の組合せ厚さ）は、パッシベーション層７の厚さと比べて小さい。好ましくは、層１７は、２ｎｍ〜３０ｎｍの厚さである。これによりアノードの延長部分１６は、当該技術で知られているアノードの横方向エクステンションである、アノードのいわゆるフィールドプレート終端(termination)とは区別される。こうしたフィールドプレートは、カソード電極に面するアノードのエッジでの電界ピークを低下させるように構成され、これによりデバイスの絶縁破壊(breakdown)を改善する。
【００３２】
こうしたエクステンションは、ショットキーバリアコンタクト界面１０からかなり大きな距離に付与される。換言すると、フィールドプレート終端とショットキーバリア界面との間にある誘電体層の厚さは、本発明のデバイスでの誘電体層１７の厚さより著しく大きい。従って、逆バイアス領域の範囲内にある電圧ＶＡＣでは２ＤＥＧの著しいピンチオフが生じないため、フィールドプレートは延長部分１６を置換できない。換言すると、２ＤＥＧのピンチオフが、逆方向ブレークダウン電圧ＶＢＤとほぼ等しいか、これより高い（絶対値で）負の電圧で得られるだけである。本発明の実施形態によれば、図６に示すように、アノードには、当該技術で知られているような少なくとも１つのフィールドプレート３０が追加的に設置される。
【００３３】
本発明に係るダイオードが、ベース基板、好ましくはシリコン基板の上に設けられたＩＩＩ族窒化物層のスタック（例えば、ＧａＮ／ＡｌＧａＮ）上での堆積およびパターニングを含む任意の適切なプロセスによって製造できる。好ましい実施形態については以下に説明しており、これによりＨＥＭＴデバイスと共に統合したプロセスにおいてダイオードが製造される。１つ又はそれ以上の誘電体層を基板上に堆積し、前記層を１つのパターニングステップでパターン化することによって、誘電体１７およびＨＥＭＴのゲート誘電体を同時に形成することによって、誘電体層または層スタック１７が製造可能である場合、本発明のダイオードにおけるアノード１１の構造は、こうした統合化プロセスに適しておいる。
【００３４】
本発明に係るダイオードおよびＨＥＭＴトランジスタを備えた半導体デバイスを形成するためのこうした統合化プロセスのステップを図７ａ〜図７ｇに示している。図７ａに示すように、シリコン基板（不図示）の上に、図１と図３に示したものと同様にエピタキシャル成長によって層スタックが設けられ、少なくともＡｌＧａＮバッファ層３と、ＧａＮチャネル層４と、ＡｌＧａＮバリア層５とを備える。これらの層は、例えば、有機金属化学気相成長法（ＭＯＣＶＤ）または分子線エピタキシャル成長法（ＭＢＥ）によって成長してもよい。そして、パッシベーション層２７がＡｌＧａＮバリア層５の上にその場(in-situ)堆積によって堆積される。「その場(in-situ)」とは、パッシベーション層が層３，４，５と同じプロセスチャンバ内で、同じまたは等価のプロセス（例えば、ＭＯＣＶＤまたはＭＢＥ）によって堆積されることを意味する。パッシベーション層２７は、好ましくは、窒化シリコン（Ｓｉ３Ｎｉ４、以下「ＳｉＮ」と称する）を含み、またはこれからなる。これに、第２パッシベーション層３６の堆積が続き、４５０℃より高い温度で、例えば、ＬＰＣＶＤ（低圧化学気相成長）によって堆積される。第２パッシベーション層も、窒化シリコンからなり、またはこれを含んでもよい。
【００３５】
パターニングステップ（標準のリソグラフィを用いて）が行われ、第２パッシベーション層をパターン化して、前記層に開口４０，４１を形成する（図７ｂ）。これは、前記開口をエッチングし、第１パッシベーション層２７の表面で停止することによって行われる。そして、誘電体層２８がコンフォーマルに、即ち、開口４０，４１によって規定された立体形状の輪郭に追従して堆積される（図７ｃ）。これは、ＬＰＣＶＤ  ＳｉＮ層３６の上部ならびに開口４０，４１の側壁および底部にある、例えば１０ｎｍのＡｌ２Ｏ３層でもよい。その場(in-situ)堆積したパッシベーション層２７および誘電体層２８は共に、ＨＥＭＴデバイスのゲート誘電体として機能することになり、ショットキーダイオードの場所では、これら同じ層は、図３ｃの実施形態に示すように、誘電体層１７として機能することになる。誘電体層２８は、Ａｌ２Ｏ３を含み、またはこれからなる層でもよく、約４００℃の温度で、例えば、ＡＬＤ（原子層堆積）によって堆積される。
【００３６】
第２パターニングステップが行われ、第１開口４０の境界内に第２開口を形成する。第２開口４３は、パッシベーション層２７および誘電体層２８のスタックを貫通するエッチングを行って、バリア層５の表面で停止することによって形成される（図７ｄ）。第２開口４３は、前記第１開口の反対エッジよりも、第１開口４０の一方のエッジにより接近して配置される。そして（図７ｅ）、金属堆積ステップが行われ、開口４３，４０，４１を金属４４で充填し、基板の上部に平坦な金属表面を形成する。金属は、ＨＥＭＴのゲート金属およびダイオードのショットキーバリア金属として機能するようになる。この金属層４４は、さらにパターン化され（図７ｆ）、ＨＥＭＴデバイスのゲート５０および本発明に係るショットキーダイオードのアノード１１を形成する。より大きい開口４０の内側に開口４３の横方向位置があるため、アノードは、上述した実施形態のような形状になり、ショットキーコンタクト部分１５および延長部分１６を有し、誘電体層１７は延長部分の下にある。ここで、誘電体層１７は、その場(in-situ)堆積したパッシベーション層２７およびコンフォーマルに堆積した誘電体層２８のスタック、即ち、好ましい実施形態によれば、ＳｉＮ／Ａｌ２Ｏ３のスタックからなる。そして、ＨＥＭＴデバイスのソースコンタクト５２およびドレインコンタクト５３が、適切な追加のパターニングおよび堆積ステップによって形成される（図７ｇ）。ＨＥＭＴトランジスタのソース５２は、ショットキーダイオードのカソード８として機能する。この構造により、図８に示した回路を製造することが可能になり、ＨＥＭＴおよびショットキーダイオードは、スイッチＳおよびダイオードＤとして示している。
【００３７】
ＨＥＭＴデバイスへの全ての言及を除外している場合、上記方法の説明は、ＨＥＭＴを同時に製造することなく、図３ｃに示したようなショットキーダイオードを製造する方法も開示している。図７の実施形態の変形が当業者によって想定できる。例えば、コンフォーマル層２８を堆積するステップは、任意のものとみなしても構わない（層２７を異なる材料および厚さに製造するのが好ましい場合であるが）。この任意のステップを行わない場合、ショットキーダイオードの誘電体１７は、単一誘電体層２７で形成する。後者の実施形態では、単一誘電体層２７の代わりに層スタックを堆積してもよい。
【００３８】
本発明は図面および上記説明において詳細に図示し説明したが、こうした図示および説明は例示的であって非限定的なものと考える。開示した実施形態の他の変形は、請求項の発明を実施する際に、図面、本開示および添付した請求項の検討から当業者によって理解して実施可能である。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを除外しておらず、不定冠詞"a", "an"は、複数のものを除外していない。ある手段が互いに異なる従属請求項に記載されただけでは、これらの手段の組合せが都合よま使用できないことを示していない。請求項の中の参照符号は、範囲を限定するものとして解釈すべきでない。
【００３９】
上記説明は、本発明のある実施形態を詳述している。しかしながら、上記が文章中にどれほど詳細に記載されたかに関わらず、本発明は多くの方法で実施でき、開示した実施形態に限定されないことは理解されよう。本発明のある特徴または態様を記述する際、特定の用語の使用は、該用語が、その用語に関連した本発明の特徴または態様のいずれの特性を含むように限定されるとここで再定義されることを意味すると解釈すべきでないことに留意すべきである。
【００４０】
特別に言及していない限り、ある層が他の層または基板の「上(on)」に堆積または製作されるという記載は、下記の選択肢を含む。
・前記層が、前記他の層または基板の上に直接、即ち、これと接触して製作または堆積されること、および
・前記層が、前記層と前記他の層または基板との間にある１つまたはスタックの中間層の上に製作されること。
【図１ａ】
2014090159.tif 000003
【図１ｂ】
2014090159.tif 000004
【図２】
2014090159.tif 000005
【図３ａ】
2014090159.tif 000006
【図３ｂ】
2014090159.tif 000007
【図３ｃ】
2014090159.tif 000008
【図４】
2014090159.tif 000009
【図５ａ】
2014090159.tif 000010
【図５ｂ】
2014090159.tif 000011
【図６】
2014090159.tif 000012
【図７ａ】
2014090159.tif 000013
【図７ｂ】
2014090159.tif 000014
【図７ｃ】
2014090159.tif 000015
【図７ｄ】
2014090159.tif 000016
【図７ｅ】
2014090159.tif 000017
【図７ｆ】
2014090159.tif 000018
【図７ｇ】
2014090159.tif 000019
【図８】
2014090159.tif 000020
【外国語明細書】
2014090159.tif 000021
2014090159.tif 000022
2014090159.tif 000023
2014090159.tif 000024
2014090159.tif 000025
2014090159.tif 000026
2014090159.tif 000027
2014090159.tif 000028
2014090159.tif 000029
2014090159.tif 000030
2014090159.tif 000031
2014090159.tif 000032
2014090159.tif 000033
2014090159.tif 000034
2014090159.tif 000035
2014090159.tif 000036
2014090159.tif 000037
2014090159.tif 000038
2014090159.tif 000039
2014090159.tif 000040
2014090159.tif 000041
2014090159.tif 000042
2014090159.tif 000043
2014090159.tif 000044
2014090159.tif 000045
2014090159.tif 000046
2014090159.tif 000047
2014090159.tif 000048
2014090159.tif 000049
2014090159.tif 000050
2014090159.tif 000051
2014090159.tif 000052