(57)【要約】【課題】第１ゲート電極膜をエッチングする際の、第１のゲート電極膜上の第２ゲート電極のエッチングを防止する。【解決手段】  半導体装置の製造方法は、基板上に設けられたゲート酸化膜上に、第１のゲート電極層と前記第１のゲート電極層とは異なる材料からなる第２ゲート電極層を形成し、前記第２のゲート電極層を所望の形状に加工した後、前記第１のゲート電極層を選択的にエッチングする前に、前記第１のゲート電極層の選択的エッチングに用いられるエッチャントに対するバリア作用をもたらすガスのプラズマを、前記第２のゲート電極層の露出面に照射する。【選択図】図１
2014090046.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられたゲート酸化膜上に、第１のゲート電極層と前記第１のゲート電極層とは異なる材料からなる第２ゲート電極層を形成し、前記第２のゲート電極層を所望の形状に加工した後、
前記第１のゲート電極層を選択的にエッチングする前に、前記第１のゲート電極層の選択的エッチングに用いられるエッチャントに対するバリア作用をもたらすガスのプラズマを、前記第２のゲート電極層の露出面に照射する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記ガスは、窒素及び酸素のうち少なくとも一方を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のゲート電極層は金属元素を含み、前記第２のゲート電極層はポリシリコンからなることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１のゲート電極層はＴｉＮを含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜は、二酸化ケイ素よりも高い誘電率を持つ高誘電ゲート絶縁膜であることを特徴とする請求項１乃至４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記第２のゲート電極層の露出面への前記ガスのプラズマの照射に引き続き、前記第１のゲート電極層の選択的エッチングを、同一のチャンバー内で連続して行うことを特徴とする請求項１乃至５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
基板上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上に第１のゲート電極層を形成し、
前記第１のゲート電極層の上に、当該第１のゲート電極層とは異なる材料からなる第２のゲート電極層を形成し、
前記第２のゲート電極層の上にハードマスクを形成し、
前記ハードマスクを所望の形状に加工し、
前記所望の形状に加工されたハードマスクをマスクとして前記第２のゲート電極層を選択的にエッチングし、
前記第２のゲート電極層の露出面に、第１のゲート電極層のエッチングに用いられるエッチャントに対するバリア作用をもたらすガスのプラズマを照射し、
その後、前記第１のゲート電極層を選択的にエッチングする、
ことを特徴とする半導体装置の製造方法。
【請求項８】
基板上の第１及び第２の領域にともに第１のゲート絶縁膜を形成し、
前記第１の領域の前記第１のゲート絶縁膜の上に、第１のゲート電極膜及び当該第１のゲート電極膜とは異なる材料からなる第２のゲート電極膜を順次積層し、
前記第２の領域の前記第１のゲート絶縁膜の上に、当該第１のゲート絶縁膜とは異なる第２のゲート絶縁膜、前記第１のゲート電極膜と同じ材料からなる第３のゲート電極膜及び前記第２のゲート絶縁膜と同じ材料からなる第４のゲート電極膜を順次積層し、
前記第２のゲート電極膜の上及び前記第４のゲート電極膜の上に、これら第２及び第４のゲート電極膜と同じ材料からなる第５のゲート電極膜を形成し、
前記第５のゲート電極膜の上に配線層を形成し、
前記配線層の上にマスク層を形成し、
前記マスク層を所定のパターンにパターニングし、
パターニングされた前記マスク層をマスクとして、前記配線層、前記第５のゲート電極膜、前記第４のゲート電極膜、前記第２のゲート電極膜を、選択的にエッチングし、
前記第２、第４及び第５のゲート電極膜の露出面に、前記第１及び第３のゲート電極膜の選択的エッチングに用いられるエッチャントに対してバリア作用をもたらすガスのプラズマを照射し、
その後、前記第１及び第３のゲート電極膜を選択的にエッチングする、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ＨＫＭＧ（High-k Metal Gate）構造のトランジスタを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
関連するＨＫＭＧ構造のトランジスタは、高誘電率（High-k）ゲート絶縁膜及び金属ゲート電極（第１ゲート電極）に加え、第１ゲート電極の上に積層された第２ゲート電極を備えている。第２のゲート電極は、ドライエッチングによる垂直加工が容易な材料、例えばポリシリコン（多結晶シリコン）、により構成される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２８５８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
第１のゲート電極及び第２のゲート電極は、これらを構成する電極膜を順次成膜した後、所定の形状にパターニングすることで形成される。これらの電極膜は、互いに材料が異なるため、パターニングに使用されるエッチングガス（エッチャント）も異なる。つまり、第２のゲート電極用のエッチャントを用いて第２のゲート電極膜をエッチングした後、第１のゲート電極用のエッチャントを用いて第１のゲート電極膜のエッチングが行われる。このとき、第１のゲート電極用エッチャントは、第２のゲート電極膜をエッチングしないことが望ましい。
【０００５】
しかしながら、発明者は、第１のゲート電極用のエッチャントによって、第２のゲート電極膜が無視できない程度にまでサイドエッチングされてしまうことを見出した。
【課題を解決するための手段】
【０００６】
本発明の第１の実施の形態に係る半導体装置の製造方法は、基板上に設けられたゲート酸化膜上に、第１のゲート電極層と前記第１のゲート電極層とは異なる材料からなる第２ゲート電極層を形成する。第２のゲート電極層を所望の形状に加工した後、前記第１のゲート電極層を選択的にエッチングする前に、前記第１のゲート電極層の選択的エッチングに用いられるエッチャントに対するバリア作用をもたらすガスのプラズマを、前記第２のゲート電極層の露出面に照射する。
【０００７】
また、本発明の第２の実施の形態に係る半導体装置の製造方法は、基板上の第１及び第２の領域にともに第１のゲート絶縁膜を形成し、前記第１の領域の前記第１のゲート絶縁膜の上に、第１のゲート電極膜及び当該第１のゲート電極膜とは異なる材料からなる第２のゲート電極膜を順次積層し、前記第２の領域の前記第１のゲート絶縁膜の上に、当該第１のゲート絶縁膜とは異なる第２のゲート絶縁膜、前記第１のゲート電極膜と同じ材料からなる第３のゲート電極膜及び前記第２のゲート絶縁膜と同じ材料からなる第４のゲート電極膜を順次積層し、前記第２のゲート電極膜の上及び前記第４のゲート電極膜の上に、これら第２及び第４のゲート絶縁膜と同じ材料からなる第５のゲート電極膜を形成し、前記第５のゲート電極膜の上に配線層を形成し、前記配線層の上にマスク層を形成し、前記マスク層を所定のパターンにエッチングし、前記マスク層をマスクとして、前記配線層、前記第５のゲート電極膜、前記第４のゲート電極膜、前記第２のゲート電極膜を、選択的にエッチングし、前記第２、第４及び第５のゲート電極膜の露出面に、前記第１及び第３のゲート電極膜の選択的エッチングに用いられるエッチャントに対してバリア作用をもたらすガスのプラズマを照射し、その後、前記第１及び第３のゲート電極膜を選択的にエッチングする。
【発明の効果】
【０００８】
本発明によれば、第２のゲート電極膜を選択的にエッチングした後、その露出面に、バリア作用をもたらすガスのプラズマを照射するようにしたことで、第１のゲート電極膜を選択的にエッチングする際の第２のゲート電極膜のエッチングを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図２】（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための図であって、図２（ｅ）に示す工程に続いて行われる工程を説明するための図である。
【図４】（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための図であって、図３（ｄ）に示す工程に続いて行われる工程を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１１】
図１（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための図である。ここでは、ＨＫＭＧ構造を有するトランジスタのゲート絶縁膜及びゲート電極の形成に関して説明する。ソースやドレイン、配線等の形成については、公知の方法が利用できる。
【００１２】
まず、図１（ａ）に示すように、シリコン基板１０１の表面にＳｉＯ２膜（図示せず）を形成し、その上にＳｉＯ２よりも高い誘電率を有するＨｉｇｈ−ｋ膜としてＨｆＯ２膜１０３を形成する。ＳｉＯ２膜の形成には熱酸化法等を、ＨｆＯ２膜１０３の形成にはＡＬＤ（Atomic Layer Deposition）法等を用いることができる。ＳｉＯ２膜の膜厚は、例えば２ｎｍ、ＨｆＯ２膜の膜厚は、例えば３ｎｍである。
【００１３】
次に、ＨｆＯ２膜１０３の上に、金属元素を含む第１のゲート電極としてＴｉＮ膜１０５を形成し、さらにその上に第１のゲート電極とは異なる材料からなる第２ゲート電極としてポリシリコン膜１０７を形成する。ＴｉＮ膜１０５の形成にはスパッタリング法等を、ポリシリコン膜１０７の形成にはＣＶＤ（Chemical Vapor Deposition）法等を用いることができる。ＴｉＮ膜１０５の膜厚は、例えば５ｎｍ、ポリシリコン膜１０７の膜厚は、例えば５０ｎｍである。
【００１４】
次に、ポリシリコン１０７の上に、ハードマスクとしてＳｉＮ膜１０９を形成し、形成したＳｉＮ膜１０９を所望のパターンにパターニングする。ＳｉＮ膜１０９の形成にはＣＶＤ法等が使用できる。ＳｉＮの膜厚は、例えば１８０ｎｍである。また、ＳｉＮ膜１０９のパターニングには、公知のリソグラフィー技術を用いることができる。
【００１５】
次に、図１（ｂ）に示すように、パターニングされたＳｉＮ膜１０９をマスクとして、ポリシリコン膜１０７を選択的にエッチングする。このエッチングには、誘導結合型プラズマエッチング装置を用いることができる。同装置のチャンバー内にＨＢｒ、Ｃｌ２及びＯ２の混合ガスを導入するとともに、チャンバー内圧力を例えば１０ｍＴｏｒｒに維持し、ポリシリコン膜１０７をプラズマエッチングする。これにより、ポリシリコン膜１０７は、膜厚方向に沿って垂直に加工される。
【００１６】
続いて、選択的エッチングにより露出したポリシリコン膜１０７の表面に、窒素及び酸素の少なくとも一方を含むガスのプラズマを照射する。このプラズマの照射は、ポリシリコン膜１０７のエッチングを行ったチャンバー内で、ポリシリコン膜１０７のエッチングに引き続いて行われる。これは、チャンバー内へ導入するガスを変更し、チャンバー内圧力、供給電力を変更することで実現できる。例えば、Ｎ２を１００ｓｃｃｍ、Ａｒを２００ｓｃｃｍの流量でチャンバー内に導入しつつ、チャンバー内圧力を４０ｍＴｏｒｒに維持する。また、ソース電力を１２００Ｗとし、バイアス電力を５０Ｗとする。この条件で、例えば、３０秒間プラズマ照射を行う。その結果、Ｎラジカル１１１が露出面に付着し、ポリシリコン膜１０７の表面には反応層１１３が形成されるものと推察される。
【００１７】
次に、同じ誘導結合型プラズマエッチング装置を用いて、図１（ｄ）に示すように、ＴｉＮ膜１０５を選択的にエッチングする。このエッチングは、チャンバー内への導入するガスを変更し、チャンバー内圧力、供給電力を変更することにより、先のプラズマ照射に引き続いて行われる。例えば、Ｃｌ２及びＡｒの混合ガスをチャンバー内に導入し、チャンバー内圧力を５ｍＴｏｒｒに維持してＴｉＮ膜１０５をプラズマエッチングする。このとき、ポリシリコン膜１０７の露出面には、ＳｉとＮとの反応層１１３が存在するため、ポリシリコン膜１０７は、実質上エッチングされることはない。即ち、第１ゲート電極の形成に伴う第２ゲート電極のサイドエッチによる細り等の望ましくない現象は生じない。
【００１８】
次に、同じ誘導結合型プラズマエッチング装置を用いて、図１（ｅ）に示すように、ＨｆＯ２膜１０３を選択的にエッチングする。このエッチングもまた、チャンバー内への導入するガスを変更し、チャンバー内圧力、供給電力を変更することにより行われる。例えば、ＢＣｌ３及びＣｌ２の混合ガスをチャンバー内に導入し、チャンバー内圧力を５ｍＴｏｒｒに維持してＨｆＯ２膜１０３をプラズマエッチングする。このときも、ポリシリコン膜１０７の露出面には、ＳｉとＮとの反応層１１３が存在するため、ポリシリコン膜１０７は、実質上エッチングされることはない。
【００１９】
以上のように、本実施の形態によれば、ポリシリコン膜１０７の露出面に、ＴｉＮ膜１０５のエッチングに使用されるエッチャントに対してバリア作用をもたらすガスのプラズマを照射するようにしたことで、ＴｉＮ膜１０５（及びＨｆＯ２膜１０３）のエッチングの際にポリシリコン膜１０７がエッチングされてしまうことを防止できる。
【００２０】
しかも、そのガスのプラズマの照射は、その前後に行われるエッチングに使用される装置のチャンバー内への導入ガス等を切り替えることで容易に実現できる。即ち、誘導結合型プラズマエッチング装置を用いて連続的に行われる複数のエッチングステップの間に１ステップを追加するだけでよい。したがって、製造工程を複雑化することがない。
【００２１】
次に、本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置は、単一のシリコン基板上に形成されたＨＫＭＧ構造のＰチャネルＭＯＳトランジスタとＮチャネルトランジスタとを含む。
【００２２】
まず、図２（ａ）に示すように、シリコン基板２０１に素子形成領域を規定するトレンチ２０３を形成する。トレンチ２０３の形成は、以下のように行う。
【００２３】
まず、シリコン基板２０１の表面に、熱酸化膜を形成する。熱酸化膜の膜厚は、例えば、１０ｎｍとする。
【００２４】
次に、形成した熱酸化膜上に、プラズマＣＶＤ法等を用いて、ＳｉＮ膜２０５を形成する。ＳｉＮ膜２０５の膜厚は、例えば８０ｎｍとする。
【００２５】
続いて、リソグラフィー技術を用いて、ＳｉＮ膜２０５の上に所定のパターンを有するレジストマスクを形成する。そして、形成したレジストマスクを用いて、ＳｉＮ膜２０５をエッチングし、ＳｉＮ膜２０５にレジストマスクのパターンを転写する。
【００２６】
次に、パターン転写されたＳｉＮ膜２０５をマスクとして、シリコン基板２０１をエッチングし、トレンチ２０３を形成する。それから、トレンチ２０３の表面を含む露出面に熱酸化膜２０７を形成する。熱酸化膜２０７の膜厚は、例えば、５ｎｍとする。
【００２７】
以上のようにして、図２（ａ）に示すように、シリコン基板２０１にトレンチ２０３が形成される。
【００２８】
次に、図２（ｂ）に示すように、トレンチ２０３内にＳｉＯ２埋め込み膜２０９を形成し、ＳＴＩ（Shallow Trench Isolation）構造とする。
【００２９】
ＳｉＯ２埋め込み膜２０９は、まず、トレンチ２０３を埋め込むのに十分な厚みを持つＳｉＯ２膜を、高密度プラズマＣＶＤ法等を用い、全面に形成する。そして、ＳｉＮ膜２０５をストッパとするＣＭＰ（Chemical Mechanical Polishing）により、ＳｉＯ２の表面を平坦化する。さらに、ウエットエッチングによりＳｉＯ２膜をエッチングし、その表面位置をシリコン基板２０１の表面位置にまで下げ、ＳｉＯ２埋め込み膜２０９とする。
【００３０】
次に、図２（ｃ）に示すように、ＳｉＮ膜２０５を、熱リン酸を用いるウエットエッチングにより除去する。また、ＮＨ４Ｆ及びＨＦ水溶液を用いたウエットエッチングにより、露出したシリコン基板２０１表面の熱酸化膜（ＳｉＯ２）を除去する。
【００３１】
次に、図２（ｄ）に示すように、シリコン基板２０１の表面に新たに熱酸化膜２１１を形成する。熱酸化膜２１１の膜厚は、例えば、２ｎｍとする。熱酸化膜は、ゲート酸化膜の一部として機能する。
【００３２】
次に、図２（ｅ）に示すように、ＳｉＯ２よりも高い誘電率を有するＨｉｇｈ−ｋ膜であるＨｆＯ２膜２１３を、ＡＬＤ法により、全面に形成する。ＨｆＯ２膜２１３の膜厚は、例えば、３ｎｍとする。ＨｆＯ２膜２１３は、ゲート酸化膜の一部として機能する。
【００３３】
次に、ＨｆＯ２膜２１３の上に、Ｎチャネルトランジスタ用の第１ゲート電極膜と第２ゲート電極膜とを積層形成する。具体的には、第１ゲート電極膜として金属元素を含むＴｉＮ膜２１５を、第２のゲート電極膜として第１ゲート電極とは異なる材料からなるポリシリコン膜２１７を形成する。ＴｉＮ膜２１５及びポリシリコン膜２１７の膜厚は、それぞれ、例えば、５ｎｍ及び２０ｎｍである。
【００３４】
次に、ポリシリコン膜２１７の上に、プラズマＣＶＤ法等により、ハードマスクとして利用されるＳｉＯ２膜２１９を形成する。ＳｉＯ２膜２１９の膜厚は、例えば、３０ｎｍとする。
【００３５】
次に、リソグラフィ及びドライエッチング技術を用いて、ＳｉＯ２膜２１９を所定のパターンにパターニングする。そして、パターニングされたＳｉＯ２膜２１９をマスクとして、ポリシリコン膜２１７及びＴｉＮ膜２１５をエッチングする。
【００３６】
以上のようにして、図２（ｅ）に示すように、Ｎチャネルトランジスタが形成される領域上に、ＴｉＮ膜２１５及びポリシリコン膜２１７の積層構造が形成される。このとき、Ｐチャネルトランジスタが形成される領域では、ＨｆＯ２膜２１３が露出している。
【００３７】
次に、図３（ａ）に示すように、露出したＨｆＯ２膜２１３の表面を含む全面に、Ｐチャネルトランジスタ側のゲート絶縁膜の一部として機能するＡｌＯ膜３０１を、ＡＬＤ法等により形成する。ＡｌＯ膜３０１の膜厚は、例えば、１ｎｍである。
【００３８】
続いて、ＡｌＯ膜３０１の上に、Ｐチャネルトランジスタ用の第１ゲート電極膜と第２ゲート電極膜を積層形成する。具体的には、第１のゲート電極膜として金属元素を含むＴｉＮ膜３０３を、第２ゲート電極膜として第１のゲート電極と箱と成る材料からなるポリシリコン膜３０５を形成する。ＴｉＮ膜３０３及びポリシリコン膜３０５の膜厚は、それぞれ、例えば、７ｎｍ及び２０ｎｍである。
【００３９】
次に、リソグラフィ及びドライエッチング技術を用いて、ポリシリコン膜３０５及びＴｉＮ膜３０３をエッチングする。これにより、Ｐチャネルトランジスタが形成される領域上に、ＡｌＯ膜３０１、ＴｉＮ膜２１５及びポリシリコン膜２１７の積層構造が形成される。
【００４０】
このあと、ＳｉＯ２膜２１９を除去し、露出しているＨｆＯ２膜２１３をウエットエッチングする。こうして、図３（ａ）に示す状態が得られる。
【００４１】
次に、図３（ｂ）に示すように、全面にポリシリコン膜３０７を形成する、ポリシリコン膜３０７の膜厚は、例えば４０ｎｍとする。ポリシリコン膜３０７は、Ｎチャネルトランジスタ及びＰチャネルトランジスタの各々の第２のゲート電極の一部として機能する。
【００４２】
次に、ポリシリコン膜３０７の上にＷｓｉ膜（図示せず）を形成し、その上に、ＷＮ膜とＷ膜からなるＷ／ＷＮ積層膜３０９を形成する。Ｗｓｉ膜、ＷＮ膜及びＷ膜の各膜厚は、例えば、５ｎｍ、５ｎｍ及び３０ｎｍとする。Ｗ／ＷＮ積層膜３０９は、第１、第２のゲート電極に電気的に接続される配線として機能する。
【００４３】
次に、Ｗ／ＷＮ積層膜３０９の上に、マスクとしてＳｉＮ膜３１１及びＳｉＯ２膜３１３を順次形成する。ＳｉＮ膜３１１及びＳｉＯ２膜３１３の膜厚は、それぞれ、例えば１８０ｎｍ及び３０ｎｍである。
【００４４】
次に、図３（ｃ）に示すように、ＳｉＯ２膜３１３、ＳｉＮ膜３１１、Ｗ／ＷＮ積層膜３０９、ポリシリコン膜３０７、ポリシリコン膜２１７及び３０５、ＴｉＮ膜２１５及び３０３、及びＨｆＯ２膜２１３をドライエッチングし、ゲート構造体を形成する。
【００４５】
このドライエッチングは、誘導結合型プラズマエッチング装置を用い、同一チェンバー内で連続して行う。即ち、チャンバー内への導入ガスをエッチング対象に応じて切り替え、チャンバー内圧力や供給電力を調節して行う。
【００４６】
まず、マスクとなるＳｉＯ２膜３１３とＳｉＮ膜３１１をエッチングし、続いて、Ｗ／ＷＮ積層膜３０９及び図示しないＷＳｉ膜をエッチングする。
【００４７】
次に、ＨＢｒ、Ｃｌ２及びＯ２の混合ガスをチャンバー内圧力が例えば１０ｍＴｏｒｒとなるように導入し、ポリシリコン膜３０７、２１７及び３０５をエッチングする。
【００４８】
この後、露出したポリシリコン膜２１７，３０５，３０７の表面に、次のＴｉＮ膜２１５及び３０３のエッチングに使用されるエッチャントに対してバリア作用をもたらすガスのプラズマを照射する。例えば、Ｎ２を流量１００ｓｃｃｍで、Ａｒを流量２００ｓｃｃｍでチャンバー内に導入し、チャンバー内圧力を４０ｍＴｏｒｒに維持する。そして、ソース電力として１２００Ｗ、バイアス電力として５０Ｗの電力を供給してプラズマを発生させる。発生させたＮラジカルは、ポリシリコン膜２１７，３０５及び３０７の表面に付着し反応層を形成する。
【００４９】
次に、Ｃｌ２及びＡｒの混合ガスを、チャンバー内圧力が５ｍＴｏｒｒとなるように導入し、ＴｉＮ膜２１５及び３０３をエッチングする。このとき、ポリシリコン膜２１７，３０５及び３０７の表面にはＮラジカルとの反応層が存在するため、実質上全くエッチングされない。
【００５０】
次に、ＡｌＯ膜３０１をエッチングし、さらにＨｆＯ２膜２１３のエッチングを行う。このときも、ポリシリコン膜２１７，３０５及び３０７は反応層によって保護され、実質上全くエッチングされない。
【００５１】
なお、上述したドライエッチングの間に、マスクとして利用されたＳｉＯ２膜３１３は消滅する。
【００５２】
この後、シリコン基板をチャンバーから取り出し、不要なＨｆＯ２膜２１３をウエットエッチングによって完全に除去する。
【００５３】
次に、図３（ｄ）に示すように、ゲート構造体の側壁にサイドウォール３１５を形成する。サイドウォール３１５の形成は、所定の膜厚となるようにＳｉＮ膜を形成し、形成したＳｉＮ膜をエッチバックすることで行うことができる。
【００５４】
次に、図４（ａ）に示すように、フォトレジスト４０１を形成し、Ｐチャネルトランジスタを形成する領域に開口４０３を形成する。そして、開口４０３を通して、シリコン基板２０１にＰ型不純物、例えば、Ｂ（ホウ素）をイオン注入し、Ｐチャネルトランジスタ用のソース・ドレイン領域（図示せず）を形成する。
【００５５】
次に、フォトレジスト４０１を除去した後、図４（ａ）に示すように、新たにフォトレジスト４０５を形成し、Ｎチャネルトランジスタを形成する領域に開口４０７を形成する。そして、開口４０７を通して、シリコン基板２０１にＮ型不純物、例えば、Ｐ（リン）をイオン注入し、Ｎチャネルトランジスタ用のソース・ドレイン領域（図示せず）を形成する。
【００５６】
次に、フォトレジスト４０５を除去した後、図４（ｃ）に示すように、ライナー膜としてＳｉＮ膜４０９を形成し、それを覆うように層間絶縁膜としてＳＯＤ（Spin On Dielectric）膜４１１を形成する。
【００５７】
次に、ＳＯＤ膜４１１及びＳｉＮ膜４０９を貫いてシリコン基板２０１に達するコンタクトホールを形成する。そして、コンタクトホールの内面を含む全面に、ＴｉＮ膜を形成し（図示せず）、その上にコンタクトホールを埋め込むＷ膜を形成する（図示せず）。それから、ＳＯＤ膜４１１の表面が露出するまで、Ｗ膜及びＴＩＮ膜をＣＭＰにより研削する。こうして、図４（ｄ）に示すように、シリコン基板２０１に達し、Ｎチャネルトランジスタ及びＰチャネルトランジスタの形成される各領域において、ソース・ドレイン領域にそれぞれ接続されるコンタクトプラグ４１３が形成される。
【００５８】
この後、コンタクトプラグ４１３に接続される配線等を公知の方法で形成し、半導体装置が完成する。
【００５９】
本実施の形態においても、第２のゲート電極であるポリシリコン膜２１７，３０５、及び３０７の露出面に、第１のゲート電極であるＴｉＮ膜３０３のエッチングに使用されるエッチャントに対してバリア作用をもたらすガスのプラズマを照射するようにしたことで、ＴｉＮ膜３０３のエッチングの際にポリシリコン膜２１７，３０５及び３０７がエッチングされることを防止できる。
【００６０】
また、そのガスのプラズマの照射は、その前後に行われるエッチングに使用される装置のチャンバー内への導入ガス等を切り替えることで連続して行える。
【００６１】
以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されることなく、本発明の趣旨の範囲内において種々の変形・変更が可能である。例えば、上記実施の形態では、バリア作用をもたらすガスのプラズマとして窒素のプラズマを用いたが、酸素のプラズマを用いることもできる。即ち、本発明は、窒素及び酸素の少なくとも一方を含むガスのプラズマを用いることができる。
【符号の説明】
【００６２】
１０１    シリコン基板
１０３    ＨｆＯ２膜
１０５    ＴｉＮ膜
１０７    ポリシリコン膜
１０９    ＳｉＮ膜
１１１    Ｎラジカル
１１３    反応層
２０１    シリコン基板
２０３    トレンチ
２０５    ＳｉＮ膜
２０７    熱酸化膜
２０９    ＳｉＯ２埋め込み膜
２１１    熱酸化膜
２１３    ＨｆＯ２膜
２１５    ＴｉＮ膜
２１７    ポリシリコン膜
２１９    ＳｉＯ２膜
３０１    ＡｌＯ膜
３０３    ＴｉＮ膜
３０５    ポリシリコン膜
３０７    ポリシリコン膜
３０９    Ｗ／ＷＮ積層膜
３１１    ＳｉＮ膜
３１３    ＳｉＯ２膜
３１５    サイドウォール
４０１    フォトレジスト
４０３    開口
４０５    フォトレジスト
４０７    開口
４０９    ＳｉＮ膜
４１１    ＳＯＤ膜
４１３    コンタクトプラグ
【図１】
2014090046.tif 000003
【図２】
2014090046.tif 000004
【図３】
2014090046.tif 000005
【図４】
2014090046.tif 000006