(57)【要約】【課題】小型で、高密度な実装に適し、動作周波数および動作周波数の整数倍に対応し、パッケージ外部に適用でき、実装基板の作り変えなしに損失性材料のリワークを可能とする。【解決手段】金属ブロック１と、金属ブロック１上に固定された誘電体基板２と、誘電体基板２上に、当該誘電体基板２上に位置する高周波回路を囲むように配置された複数の接地パターン２２と、各接地パターン２２と金属ブロック１とを導通する複数の接地スルーホール２３と、各接地パターン２２に接続された複数のチップ抵抗器３と、高周波回路の上方に位置し、当該高周波回路を覆うように延設され各チップ抵抗器３と接続された複数の足部５２を有する、金属製または導体が施されたカバー５とを備えた。【選択図】図１
2014204022.tif 000002
【特許請求の範囲】
【請求項１】
金属ブロックと、
前記金属ブロック上に固定された誘電体基板と、
前記誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、
前記各接地パターンと前記金属ブロックとを導通する複数の接地スルーホールと、
前記各接地パターンに接続された複数の損失性材料と、
前記高周波回路の上方に位置し、当該高周波回路を覆うように延設され前記各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと
を備えたことを特徴とする電磁波シールド構造。
【請求項２】
前記カバーで覆われた空間は、使用帯域にて遮断である構造であり、
前記損失性材料は、抵抗値の低い抵抗体または導体パターンである
ことを特徴とする請求項１記載の高周波モジュール構造。
【請求項３】
前記損失性材料はチップ抵抗器であり、
前記誘電体基板上に、前記各接地パターンと対になって設けられた複数の非接地パターンを備え、
前記チップ抵抗器は、対である前記接地パターンと前記非接地パターンとに跨って実装され、
前記カバーの足部は、前記非接地パターンを介して前記チップ抵抗器に接続された
ことを特徴とする請求項１または請求項２記載の電磁波シールド構造。
【請求項４】
前記高周波回路は、半導体チップである
ことを特徴とする請求項１から請求項３のうちのいずれか１項記載の電磁波シールド構造。
【請求項５】
前記カバーは、可曲性の金属板である
ことを特徴とする請求項１から請求項４のうちのいずれか１項記載の電磁波シールド構造。
【請求項６】
前記足部の端部に設けられた突起部と、
前記誘電体基板に設けられ、前記突起部を挿通可能とするメッキ処理が施されていないスルーホールとを備え、
前記足部は、前記突起部が前記スルーホールに差し込まれ、はんだにより固定されることで、前記損失性材料に接続された
ことを特徴とする請求項１から請求項５のうちのいずれか１項記載の電磁波シールド構造。
【請求項７】
側壁を有する金属ブロックと、
前記金属ブロック上に固定された誘電体基板と、
前記誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、
前記各接地パターンと前記金属ブロックとを導通する複数の接地スルーホールと、
前記各接地パターンに接続された複数の損失性材料と、
前記高周波回路の上方に位置し、当該高周波回路を覆うように延設され前記各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと、
前記金属ブロックの側壁上に配置され、前記カバーを覆う金属蓋と
を備えたことを特徴とする高周波モジュール構造。
【請求項８】
前記金属ブロックと前記金属蓋とにより遮蔽された空間は、使用帯域にて遮断ではない構造である
ことを特徴とする請求項７記載の高周波モジュール構造。
【請求項９】
前記カバーで覆われた空間は、使用帯域にて遮断である構造であり、
前記損失性材料は、抵抗値の低い抵抗体または導体パターンである
ことを特徴とする請求項７または請求項８記載の高周波モジュール構造。
【請求項１０】
複数の区画に区分けする側壁を有する金属ブロックと、
前記金属ブロック上の所定の区画内に固定された複数の誘電体基板と、
前記誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、
前記各接地パターンと前記金属ブロックとを導通する複数の接地スルーホールと、
前記各接地パターンに接続された複数の損失性材料と、
前記高周波回路の上方に位置し、当該高周波回路を覆うように延設され前記各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと、
前記金属ブロックの側壁上に配置され、前記カバーを覆う金属蓋と
を備えたことを特徴とする高周波モジュール構造。
【請求項１１】
前記損失性材料はチップ抵抗器であり、
前記誘電体基板上に、前記各接地パターンと対になって設けられた複数の非接地パターンを備え、
前記チップ抵抗器は、対である前記接地パターンと前記非接地パターンとに跨って実装され、
前記カバーの足部は、前記非接地パターンを介して前記チップ抵抗器に接続された
ことを特徴とする請求項７から請求項１０のうちのいずれか１項記載の高周波モジュール構造。
【請求項１２】
前記高周波回路は、半導体チップである
ことを特徴とする請求項７から請求項１１のうちのいずれか１項記載の高周波モジュール構造。
【請求項１３】
前記カバーは、可曲性の金属板である
ことを特徴とする請求項７から請求項１２のうちのいずれか１項記載の高周波モジュール構造。
【請求項１４】
前記足部の端部に設けられた突起部と、
前記誘電体基板に設けられ、前記突起部を挿通可能とするメッキ処理が施されていないスルーホールとを備え、
前記足部は、前記突起部が前記スルーホールに差し込まれ、はんだにより固定されることで、前記損失性材料に接続された
ことを特徴とする請求項７から請求項１３のうちのいずれか１項記載の高周波モジュール構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電磁波シールド構造および高周波モジュール構造に関し、特に無線通信機器、レーダー装置等のモジュール内に搭載された高周波回路間の不要な結合の抑圧に関する電磁波シールド構造および高周波モジュール構造に関するものである。
【背景技術】
【０００２】
無線通信機器、レーダー装置等のモジュール内では、キャビティ共振や導波管伝播モードなどの不要な共振や伝播が生じるため、モジュール内に搭載された高周波回路同士が不要な結合をする。
【０００３】
そこで、一般に、高周波回路のアイソレーションが動作周波数の範囲で十分な値となるように、高周波モジュールやパッケージの各寸法は、導波管とした場合の遮断周波数が十分高く、また、キャビティとした場合の共振周波数が十分高くなるように設計されている。
また、一般に、高周波回路は高調波成分を出力するため、高周波回路のアイソレーションが動作周波数の２倍または３倍程度の周波数の範囲で十分な値となるように、高周波モジュールやパッケージの各寸法は、導波管とした場合の遮断周波数が十分高く、また、キャビティとした場合の共振周波数が十分高くなるように設計されている。
【０００４】
例えば特許文献１に示された高周波モジュールでは、各回路を区分けする導電性のカットオフブロックを設け、高周波モジュール内の遮断周波数を高くしている。
また、例えば特許文献２に示された高周波回路モジュールでは、複数の高周波部品が実装されたプリント基板と、それぞれの高周波部品を収容するよう掘り込みが設けられたプリント基板とをはんだにより電気的に接続し、キャビティの共振周波数を高くしつつ、高周波部品を分離配置している。
【０００５】
また一方で、薄膜抵抗や内層抵抗を設けることでパッケージ内の共振を吸収させるといった方法もある。
例えば特許文献３に示された高周波回路装置では、誘電体基板を実装基板にバンプにより接続し、誘電体基板のグラウンドパッドと実装基板のグラウンドパッドを抵抗膜を介して接続している。これにより、誘電体基板のグラウンドと実装基板のグラウンドとの間に発生する共振を抵抗に吸収させている。
【０００６】
また、例えば特許文献４に示された多層誘電体基板および半導体パッケージでは、誘電体基板上に、電磁的にシールドされた空間であるキャビティを形成し、誘電体基板の上に半導体デバイスを実装し、誘電体基板に開口部、誘電体基板の内層に抵抗体を配置し、共振を吸収させている。
【０００７】
また、例えば特許文献５に示された高周波モジュールおよび高周波モジュール用シールドカバーでは、高周波半導体を収容する空間を形成するパッケージのうち、誘電体基板からなるシールドカバーにて、開口部と抵抗体を配置し、共振を吸収させている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１７０８４３号公報
【特許文献２】特開２０１１−１６５９３１号公報
【特許文献３】特開２００１−１５６２１３号公報
【特許文献４】ＷＯ２００６／００１３８９
【特許文献５】特開２０１２−１９５３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１，２に記載の高アイソレーション化の方法では、金属ブロックや基板を電気的かつ物理的に固定する手段が必要であり、その分、大型化するといった課題がある。また、遮蔽用の金属ブロックを高周波回路毎に設けるため、高周波回路を高密度に実装することに課題がある。さらに、動作周波数が高くなるにつれ波長は短くなり、特にＧＨｚ帯以上ではパッケージや半導体デバイスの大きさが波長オーダとなることから、遮断周波数を動作周波数より高くすることに課題がある。
【００１０】
また、上記特許文献３〜５に記載の高アイソレーション化の方法では、パッケージの内部にて、抵抗体により共振を吸収させる手法である。これらの手法は、パッケージ構造毎、動作周波数毎に設計が必要であることから、早期段階での設計が必要であるといった課題がある。また、薄膜抵抗や内層抵抗は実装基板を作り変えなければ置き換えることができないため、リワークの際にはコスト面での課題がある。さらに、パッケージは一回り大きいモジュールに収まるため、一回り大きい金属壁による共振に対して、アイソレーションの対策は成されていないといった課題がある。
【００１１】
この発明は、上記のような課題を解決するためになされたもので、小型で、高密度な実装に適しており、動作周波数および動作周波数の整数倍に対応し、パッケージ外部に適用でき、実装基板の作り変えなしに損失性材料のリワークが可能な電磁波シールド構造および高周波モジュール構造を提供することを目的としている。
【課題を解決するための手段】
【００１２】
この発明に係る電磁波シールド構造は、金属ブロックと、金属ブロック上に固定された誘電体基板と、誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、各接地パターンと金属ブロックとを導通する複数の接地スルーホールと、各接地パターンに接続された複数の損失性材料と、高周波回路の上方に位置し、当該高周波回路を覆うように延設され各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーとを備えたものである。
【００１３】
また、この発明に係る高周波モジュール構造は、側壁を有する金属ブロックと、金属ブロック上に固定された誘電体基板と、誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、各接地パターンと金属ブロックとを導通する複数の接地スルーホールと、各接地パターンに接続された複数の損失性材料と、高周波回路の上方に位置し、当該高周波回路を覆うように延設され各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと、金属ブロックの側壁上に配置され、カバーを覆う金属蓋とを備えたものである。
【００１４】
また、この発明に係る高周波モジュール構造は、複数の区画に区分けする側壁を有する金属ブロックと、金属ブロック上の所定の区画内に固定された複数の誘電体基板と、誘電体基板上に、当該誘電体基板上に位置する高周波回路を囲むように配置された複数の接地パターンと、各接地パターンと金属ブロックとを導通する複数の接地スルーホールと、各接地パターンに接続された複数の損失性材料と、高周波回路の上方に位置し、当該高周波回路を覆うように延設され各損失性材料と接続された複数の足部を有する、金属製または導体が施されたカバーと、金属ブロックの側壁上に配置され、カバーを覆う金属蓋とを備えたものである。
【発明の効果】
【００１５】
この発明によれば、上記のように構成したので、小型で、高密度な実装に適しており、動作周波数および動作周波数の整数倍に対応し、パッケージ外部に適用でき、実装基板の作り変えなしに損失性材料のリワークが可能となる。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態１に係る電磁波シールド構造を示す透過斜視図である。
【図２】図１に示す電磁波シールド構造の組立図である。
【図３】図１に示す電磁波シールド構造の上面図である。
【図４】図３に示す電磁波シールド構造のＡ−Ａ’線断面図である。
【図５】この発明の実施の形態１に係る電磁波シールド構造の別の構成を示す断面図である。
【図６】この発明の実施の形態１に係る電磁波シールド構造の別の構成を示す断面図である。
【図７】この発明の実施の形態１に係る電磁波シールド構造の別の構成を示す断面図である。
【図８】この発明の実施の形態１に係る電磁波シールド構造の別の構成を示す断面図である。
【図９】この発明の実施の形態１に係る電磁波シールド構造の別の構成を示す断面図である。
【図１０】この発明の実施の形態１に係る電磁波シールド構造の別の構成を示す断面図である。
【図１１】この発明の実施の形態２に係る高周波モジュール構造を示す透過斜視図である。
【図１２】図１１に示す高周波モジュール構造の組立図である。
【図１３】図１１に示す高周波モジュール構造の上面図である。
【図１４】図１３に示す高周波モジュール構造のＡ−Ａ’線断面図である。
【図１５】この発明の実施の形態２に係る高周波モジュール構造のシミュレーション結果を示す図である。
【図１６】この発明の実施の形態２に係る高周波モジュール構造の別の構成を示す透過斜視図である。
【図１７】図１６に示す高周波モジュール構造の組立図である。
【発明を実施するための形態】
【００１７】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る電磁波シールド構造を示す透過斜視図であり、図２は組立図であり、図３は上面図であり、図４は図３のＡ−Ａ’線断面図である。
電磁波シールド構造は、図１〜４に示すように、平板状の金属ブロック１上に誘電体基板２が固定されている。この誘電体基板２上には、高周波回路を備えたモールドパッケージ４が位置する部分を囲むように配置された、複数の非接地パターン２１および接地パターン２２が対になって設けられている。接地パターン２２は、図４に示すように、接地スルーホール２３を介して金属ブロック１に導通している。
【００１８】
また、対である非接地パターン２１と接地パターン２２とに跨って、チップ抵抗器（損失性材料）３が接続されている。このチップ抵抗器３の抵抗値は、後述するカバー５に覆われた空間の共振モードを終端するインピーダンスに設定されている。
【００１９】
また、誘電体基板２上には、モールドパッケージ４が実装されている。このモールドパッケージ４には、図４に示すように、半導体チップ（高周波回路）４１がワイヤボンド４２により実装されている。そして、モールドパッケージ４は、はんだバンプ４３により誘電体基板２に実装される。
【００２０】
また、誘電体基板２上には、モールドパッケージ４を覆うカバー５が設けられている。このカバー５は、金属製であり、モールドパッケージ４の上方に位置する平板部５１と、当該平板部５１からモールドパッケージ４を覆うように延設され、非接地パターン２１を介してチップ抵抗器３に接続された複数の足部５２とから構成されている。なお、足部５２の端部には、非接地パターン２１に対して略平行に折り曲げられた折曲部５３が形成されている。このカバー５は、グラウンドには直接接地されず、かつモールドパッケージ４を覆うように足部５２の折曲部５３が非接地パターン２１に実装されている。これにより、カバー５は、非接地パターン２１、チップ抵抗器３、接地パターン２２および接地スルーホール２３を介して接地される。
【００２１】
次に、上記のように構成された電磁波シールド構造の効果について説明する。
本発明の電磁波シールド構造では、高周波回路を備えたモールドパッケージ４は、金属製のカバー５により覆われているため、外来ノイズ６から遮蔽されている。
【００２２】
また、カバー５に覆われた空間の遮断周波数が高周波回路の動作周波数以上であれば、カバー５に覆われた空間に共振は生じない。そのため、カバー５に覆われた高周波回路は、自身の入出力部や他の回路へ空間を介して結合しない。
一方、カバー５に覆われた空間の遮断周波数が高周波回路の動作周波数以下の場合であっても、カバー５がチップ抵抗器３を介して接地されているため、当該空間内の共振７は吸収される。そのため、カバー５に覆われた高周波回路は、自身の入出力部や他の回路へ空間を介して結合しない。
【００２３】
また、高周波回路の高調波成分（すなわち、動作周波数の整数倍）においても、カバー５に覆われた空間にて遮断周波数をそれ以下とすることは高周波回路の物理寸法の制約から困難であるが、上記と同様の原理により、自身の入出力部や他の回路へ空間を介して結合しない。
【００２４】
以上のように、この実施の形態１によれば、金属ブロック１と、金属ブロック１上に固定された誘電体基板２と、誘電体基板２上に、当該誘電体基板２上に位置する高周波回路を囲むように配置された複数の接地パターン２２と、各接地パターン２２と金属ブロック１とを導通する複数の接地スルーホール２３と、各接地パターン２２に接続された複数のチップ抵抗器３と、高周波回路の上方に位置し、当該高周波回路を覆うように延設され各チップ抵抗器３と接続された複数の足部５２を有する、金属製のカバー５とを備えたので、高周波回路の耐ノイズ性を高くし、かつ、高周波回路のアイソレーションを高くすることができる。さらに、実施の形態１に係る電磁波シールド構造は、カバー５とチップ抵抗器３と誘電体基板２のパターンから構成されるため、ネジ止めを要する金属ブロックに比べ、小型で高密度な実装に適している。また、高周波回路のサイズが波長オーダである場合（すなわち、モールドパッケージ２を覆うシールド部分のサイズが動作周波数の半波長以上および動作周波数の整数倍の半波長以上の場合）であっても、空間を介した回路間の結合を抑圧することができる。また、高周波回路の外部に適用できることは明らかであり、高周波回路の設計とは別の工程で設計をすることが可能である。また、カバー５およびチップ抵抗器３は、誘電体基板２の表面に配置しているため、それらの置換えが容易であり、高周波回路の置換え無しに電磁波シールドの設計および共振抑圧の設計のリワークが可能である。
【００２５】
なお、実施の形態１に係る電磁波シールド構造では、金属製の薄板のカバー５を用いた場合について示したが、高周波回路が金属製または導体が施されたカバーで覆われていれば良く、例えば図５に示すように、金属ブロックからなるカバー５ｂに置き換えても良い。また、カバー５として、フレキシブルプリント基板（可曲性の金属板）を用いても良い。
【００２６】
また、実施の形態１に係る電磁波シールド構造では、チップ抵抗器３を用いた場合について示したが、損失性材料であれば良く、吸収体または抵抗体を用いても良い。図６はカバー５ｃと誘電体基板２との間に抵抗体３ｂを挟んだ場合を示した図である。誘電体基板２の接地パターン２２とカバー５ｃの足部５２ｃとの間に抵抗体３ｂを挟むことで、実装面積をさらに省面積とすることができる。
【００２７】
また、実施の形態１に係る電磁波シールド構造では、カバー５の足部５２の端部が、誘導体基板４０の非接地パターン２１に対して略平行に折れ曲っている場合（折曲部５３）について示したが、カバー５の足部５２は非接地パターン２１に接続されていれば良い。図７はカバー５ｄの足部５２ｄを誘電体基板２に差し込んで接続する場合について示した図である。図７に示すように、カバー５ｄの足部５２ｄの端部には、一回り小さい突起部５４が設けられ、また、誘電体基板２（非接地パターン２１）上には、突起部５４を挿通可能とするメッキ処理が施されていないスルーホール４４が設けられている。そして、カバー５ｄは、突起部５４がスルーホール４４に差し込まれた後、はんだ８が流し込まれることで固定される。このように構成することで、図７に示すカバー５ｄは、図１〜４に示すカバー５と比べ、曲げ加工が少ない分だけ低コストとなり、実装面積もさらに省面積とすることできる。
【００２８】
また、実施の形態１に係る電磁波シールド構造では、モールドパッケージ４を用いた場合について示したが、これに限るものではなく、パッケージ内の共振を抑圧したパッケージ、金属の壁で覆われているパッケージや、半導体チップ４１を用いても良い。図８はＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）パッケージ４ｂを用いた場合を示した図である。ＬＴＣＣパッケージ４ｂでは、パッケージ内の共振７ｂを抑圧しても入力部４５と出力部４６との結合が生じる。しかしながら、本発明を適用することで、上記と同様の原理により、カバー５内の共振７ｃを抑制することが可能である。また、図９は半導体チップ４１を用いた場合を示した図である。図９に示すような構成であっても、本発明を適用することで、上記と同様の原理により、カバー５内の共振７ｄを抑圧することが可能である。
【００２９】
また、実施の形態１に係る電磁波シールド構造では、モールドパッケージ４が能動回路である場合について示したが、受動回路であっても良い。図１０はモールドパッケージ４ｃが受動回路である場合を示した図である。この受動回路のモールドパッケージ４ｃでは、入力部４７，４８間で結合が生じる。しかしながら、本発明を適用することで、上記と同様の原理により、カバー５内の共振７ｅを抑圧することが可能である。
【００３０】
実施の形態２．
実施の形態１では、カバー５の外側が開放された電磁波シールド構造について示した。それに対して、実施の形態２では、カバー５の外側が閉じた高周波モジュール構造について示す。
図１１はこの発明の実施の形態２に係る高周波モジュール構造を示す透過斜視図であり、図１２は組立図であり、図１３は上面図であり、図１４は図１３のＡ−Ａ’線断面図である。図１１〜１４に示す実施の形態２に係る高周波モジュール構造は、図１〜４に示す実施の形態１に係る電磁波シールド構造の金属ブロック１を金属ブロック１ｂに変更し、金属蓋９を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
【００３１】
金属ブロック１ｂは、金属ブロック１の外周に側壁が設けられたものである。
金属蓋９は、金属ブロック１ｂの側壁上に配置されて、カバー５を覆うものである。この金属ブロック１ｂおよび金属蓋９により、モールドパッケージ４は外部から電磁的にシールドされる。
【００３２】
次に、上記のように構成された高周波モジュール構造の効果について説明する。
本発明の高周波モジュール構造では、高周波回路を備えたモールドパッケージ４は、金属ブロック１ｂおよび金属蓋９により覆われているため、実施の形態１における効果に加えて、外来ノイズ６からさらに遮蔽される。
【００３３】
上記効果を確認するためのシミュレーション結果を図１５に示す。図１５では、本発明の電磁波シールド構造（カバー５およびチップ抵抗器３）が無い場合、本発明の電磁波シールド構造を有し、チップ抵抗器３の抵抗値をカバー５に覆われた空間の共振モードの終端インピーダンスとした場合に対し、誘電体基板２上に備えたモールドパッケージ４間の空間結合量をそれぞれシミュレーションした。なお、シミュレーションには有限要素法を用いている３次元電磁界シミュレータを用いた。また、誘電体基板２の比誘電率を４．４、誘電体基板２の厚さを０．２ｍｍ、金属ブロック１ｂと金属蓋９とにより遮蔽された空間を１０×１０×３ｍｍ、カバー５を８×２（足部５２の高さ）ｍｍとした。
【００３４】
図１５に示すように、本発明の電磁波シールド構造が無い場合には、１０×１０×３ｍｍ（金属ブロック１ｂと金属蓋９とにより遮蔽された空間）のキャビティ共振に相当する周波数にて空間結合量が高くなっていることが確認できる。一方、本発明の電磁波シールド構造を有し、チップ抵抗器３の抵抗値がカバー５に覆われた空間の共振モードの終端インピーダンスである場合には、空間結合量が抑圧できていることが確認できる。
【００３５】
また、高アイソレーション化を図る帯域が矩形キャビティの共振周波数以下のような遮断ではないモジュール内（キャビティ内）に対して有効であることが分かる。すなわち、図１５では、本発明の電磁波シールド構造が無い場合に、２０．５ＧＨｚ付近に結合量の１つ目のピークが確認できる。この場合の自由空間の波長は、３ｅ８÷２０．５ｅ９（波長＝光速÷周波数）であるため、おおよそ７．３ｍｍとなる。一方、矩形キャビティの遮断周波数は、キャビティの３辺のうち最短の辺を１つ除いた辺の最も短い値により支配的に決定される。上記例では、矩形キャビティの大きさは１０ｍｍ×１０ｍｍ×３ｍｍであるため、１０ｍｍが遮断周波数を決めるにあたり支配的な値となる。よって、７．３ｍｍ以上（半波長以上）のモジュール（１０ｍｍ）に対して効果があることが分かる。なお上記では、モジュールが矩形キャビティであるとして説明を行ったが、実際には、いびつな形状であったり誘電体などの材料があったりし、共振周波数が多少変わる。
【００３６】
以上のように、この実施の形態２によれば、電磁波シールド構造のカバー５の外側を金属ブロック１ｂおよび金属蓋９で覆うように構成したので、実施の形態１における効果に加えて、外来ノイズ６をさらに遮蔽することができる。
【００３７】
なお、実施の形態２に係る高周波モジュール構造では、単一のモールドパッケージ４を備えた場合について示したが、これに限るものではなく、複数のパッケージを備えても良い。
図１６は金属ブロック１ｃ上を複数の区画に区分けした高周波モジュール構造に本発明の電磁波シールド構造を適用した場合の斜視図であり、図１７は組立図である。
【００３８】
高周波モジュール構造は、図１６，１７に示すように、金属ブロック１ｃ上が側壁により複数の区画（図１６，１７では区画１０１、２つの区画１０２、区画１０３）に区分けされ、それぞれ連絡路１０４を介して連通している。
【００３９】
区画１０２には、それぞれ２つのモールドパッケージ４が配置されている。また、区画１０１には、モールドパッケージ４よりも一回り大きいモールドパッケージ４ｄが配置されている。また、区画１０３には、非高周波回路用パッケージ１０が配置されている。
そして、各モールドパッケージ４，４ｄには、本発明の電磁波シールド構造がそれぞれ適用されている。なお、区画１０１，１０３では、モールドパッケージ４ｄ、非高周波回路用パッケージ１０に対応した形状・個数の誘電体基板２ｂ，２ｃ、チップ抵抗器３ｃ、カバー５ｅが設けられている。
【００４０】
また、連絡路１０４は配線を通すためのものであり、連絡路１０４を導波管と見た場合の遮断周波数は十分高くすることが容易である。結果、それぞれの区画１０１〜１０３に対し、本発明を適用することで、上記と同様の原理により同様の効果が得られる。
【００４１】
また実施の形態１,２に係る電磁波シールド構造において、カバー５で覆われた空間を、使用帯域にて遮断である構造としてもよい。この場合、損失性材料として、チップ抵抗器３に代えて抵抗値の低い抵抗体または導体パターンを用いる。
【００４２】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４３】
１，１ｂ，１ｃ  金属ブロック、２，２ｂ，２ｃ  誘電体基板、３，３ｃ  チップ抵抗器（損失性材料）、３ｂ  抵抗体、４，４ｃ，４ｄ  モールドパッケージ、４ｂ  ＬＴＣＣパッケージ、５，５ｂ，５ｃ，５ｄ，５ｅ  カバー、６  外来ノイズ、７，７ｂ，７ｃ，７ｄ，７ｅ  共振、８  はんだ、９  金属蓋、１０  非高周波回路用パッケージ、２１  非接地パターン、２２  接地パターン、２３  接地スルーホール、４１  半導体チップ、４２  ワイヤボンド、４３  はんだバンプ、４４  スルーホール、４５  入力部、４６  出力部、４７，４８  入力部、５１  平板部、５２，５２ｃ，５２ｄ  足部、５３  折曲部、５４  突起部、１０１，１０２，１０３  区画、１０４  連絡路。
【図１】
2014204022.tif 000003
【図２】
2014204022.tif 000004
【図３】
2014204022.tif 000005
【図４】
2014204022.tif 000006
【図５】
2014204022.tif 000007
【図６】
2014204022.tif 000008
【図７】
2014204022.tif 000009
【図８】
2014204022.tif 000010
【図９】
2014204022.tif 000011
【図１０】
2014204022.tif 000012
【図１１】
2014204022.tif 000013
【図１２】
2014204022.tif 000014
【図１３】
2014204022.tif 000015
【図１４】
2014204022.tif 000016
【図１５】
2014204022.tif 000017
【図１６】
2014204022.tif 000018
【図１７】
2014204022.tif 000019