(57)【要約】【課題】コスト上昇を抑制しつつ、半導体基板の表面に形成された溝内から洗浄液及び洗浄残渣を適切に除去できる半導体装置及び半導体装置の製造方法を提供する。【解決手段】半導体装置は、半導体基板１の表面の半導体素子が形成される領域である素子領域１１に形成されるパターン溝１１０と、半導体基板１の表面のダミー領域１２に形成され、パターン溝１１０よりも半導体基板１の径方向外周側においてパターン溝１１０に連結されたダミー溝１４０とを有する。半導体装置の製造方法は、半導体基板１の表面の素子領域１１にパターン溝１１０を形成する工程と、半導体基板１の表面のダミー領域１２に、パターン溝１１０よりも半導体基板１の径方向外周側においてパターン溝１１０に連結されたダミー溝１４０を形成する工程とを有する。【選択図】図１
2014026994.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を有する半導体装置において、
前記半導体基板の表面の半導体素子が形成される領域である第１領域に形成されるパターン溝と、
前記半導体基板の前記表面の前記第１領域に含まれない領域である第２領域に形成され、前記パターン溝よりも前記半導体基板の径方向外周側において前記パターン溝に連結されたダミー溝と
を有することを特徴とする半導体装置。
【請求項２】
前記パターン溝は、複数のループ状溝部を規則的に配列した平面形状を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数のループ状溝部は、縦型ＭＯＳトランジスタのトレンチゲート用の溝部であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記ダミー溝は、前記パターン溝から前記半導体基板の径方向外周側に延びる線状の第１ダミー溝部を含むことを特徴とする請求項１から３までのいずれか１項に記載の半導体装置。
【請求項５】
前記ダミー溝は、前記第１ダミー溝部よりも前記半導体基板の径方向外周側に配置され、前記第１ダミー溝部に連結された第２ダミー溝部をさらに有することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ダミー溝は、複数のループ状ダミー溝部を有することを特徴とする請求項２又は３に記載の半導体装置。
【請求項７】
前記複数のループ状ダミー溝部の個々の形状は、前記複数のループ状溝部の個々の形状と同じであることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記ダミー溝は、前記パターン溝の幅よりも幅広であることを特徴とする請求項１から７までのいずれか１項に記載の半導体装置。
【請求項９】
前記ダミー溝は、前記パターン溝のアスペクト比よりも低いアスペクト比を有することを特徴とする請求項１から８までのいずれか１項に記載の半導体装置。
【請求項１０】
半導体基板の表面の半導体素子が形成される領域である第１領域にパターン溝を形成する工程と、
前記半導体基板の前記表面の前記第１領域に含まれない領域である第２領域に、前記パターン溝よりも前記半導体基板の径方向外周側において前記パターン溝に連結されたダミー溝を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記パターン溝の形成と前記ダミー溝の形成とを、同じ工程で行うことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記パターン溝は、複数のループ状溝部を規則的に配列した平面形状を有することを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記複数のループ状溝部は、縦型ＭＯＳトランジスタのトレンチゲート用の溝部であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記ダミー溝は、前記パターン溝から前記半導体基板の径方向外周側に延びる線状の第１ダミー溝部を含むことを特徴とする請求項１０から１３までのいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記ダミー溝は、前記第１ダミー溝部よりも前記半導体基板の径方向外周側に配置され、前記第１ダミー溝部に連結された第２ダミー溝部をさらに有することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記ダミー溝は、前記複数のループ状ダミー溝部を有することを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項１７】
前記複数のループ状ダミー溝部の個々の形状は、前記複数のループ状溝部の個々の形状と同じであることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記ダミー溝は、前記パターン溝の幅よりも幅広であることを特徴とする請求項１０から１７までのいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記ダミー溝は、前記パターン溝のアスペクト比よりも低いアスペクト比を有することを特徴とする請求項１０から１８までのいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１に記載の半導体装置の製造方法においては、半導体基板の表面にトレンチ（溝）を形成し、半導体基板の表面を洗浄液で洗浄した後に、半導体基板を回転させながら帯状気流を半導体基板の表面に吹き付けて、半導体基板上から洗浄液及び洗浄残渣を除去し、半導体基板を乾燥させるスピンドライ方式の処理が行われる。また、特許文献２には、半導体基板の表面に、縦型ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのトレンチゲート用の溝を形成する工程が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−６４０４３号公報
【特許文献２】特開２００３−３４７５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、スピンドライ方式の処理には、半導体基板に形成された溝のアスペクト比が高くなるほど、溝内の洗浄液及び洗浄残渣が除去され難くなるという問題がある。
【０００５】
また、帯状気流を吹き付けることによって洗浄液及び洗浄残渣を除去する場合には、スピンドライ方式の処理を行う装置に、帯状気流を吹き付けるための構成を追加することが必要であるため、製造コストが上昇するという問題がある。
【０００６】
そこで、本発明は、コスト上昇を抑制しつつ、半導体基板の表面に形成された溝内から洗浄液及び洗浄残渣を適切に除去することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、半導体基板を有する半導体装置であって、前記半導体基板の表面の半導体素子が形成される領域である第１領域に形成されるパターン溝と、前記半導体基板の前記表面の前記第１領域に含まれない領域である第２領域に形成され、前記パターン溝よりも前記半導体基板の径方向外周側において前記パターン溝に連結されたダミー溝とを有することを特徴とする。
【０００８】
他の発明に係る半導体装置の製造方法は、半導体基板の表面の半導体素子が形成される領域である第１領域にパターン溝を形成する工程と、前記半導体基板の前記表面の前記第１領域に含まれない領域である第２領域に、前記パターン溝よりも前記半導体基板の径方向外周側において前記パターン溝に連結されたダミー溝を形成する工程とを有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、コスト上昇を抑制しつつ、半導体基板の表面に形成された溝内から洗浄液及び洗浄残渣を適切に除去することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る半導体装置の一部を概略的に示す平面図である。
【図２】第１の実施形態に係る半導体装置を図１のＳ２−Ｓ２線で切る面を概略的に示す断面図である。
【図３】第１の実施形態に係る半導体装置を図１のＳ３−Ｓ３線で切る面を概略的に示す断面図である。
【図４】第１の実施形態に係る半導体装置を図１のＳ３−Ｓ３線で切る面の他の例を概略的に示す断面図である。
【図５】スピンドライ方式による処理を示す図である。
【図６】半導体基板上におけるダミー領域の配置の一例を示す平面図である。
【図７】半導体基板上におけるダミー領域の配置の他の例を示す平面図である。
【図８】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その１）を概略的に示す断面図である。
【図９】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その２）を概略的に示す断面図である。
【図１０】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その３）を概略的に示す断面図である。
【図１１】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その４）を概略的に示す断面図である。
【図１２】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その５）を概略的に示す断面図である。
【図１３】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その６）を概略的に示す断面図である。
【図１４】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その７）を概略的に示す断面図である。
【図１５】第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図１６】比較例のスピンドライ方式による処理の問題点を示す図（その１）である。
【図１７】比較例のスピンドライ方式による処理の問題点を示す図（その２）である。
【図１８】比較例のスピンドライ方式による処理の問題点を示す図（その３）である。
【図１９】比較例のスピンドライ方式による処理の問題点を示す図（その４）である。
【図２０】第１の実施形態に係る半導体装置の効果を示す図である。
【図２１】本発明の第２の実施形態に係る半導体装置の一部を概略的に示す平面図である。
【図２２】第２の実施形態に係る半導体装置を図２１のＳ２２−Ｓ２２線で切る面を概略的に示す断面図である。
【図２３】本発明の第３の実施形態に係る半導体装置の一部を概略的に示す平面図である。
【図２４】第３の実施形態に係る半導体装置を図２３のＳ２４−Ｓ２４線で切る面を概略的に示す断面図である。
【図２５】本発明の第４の実施形態に係る半導体装置の一部を概略的に示す平面図である。
【図２６】第４の実施形態に係る半導体装置を図２５のＳ２６−Ｓ２６線で切る面を概略的に示す断面図である。
【発明を実施するための形態】
【００１１】
《１》第１の実施形態
《１ー１》第１の実施形態に係る半導体装置の構造
図１は、本発明の第１の実施形態に係る半導体装置の一部を概略的に示す平面図である。
【００１２】
図１に示されるように、第１の実施形態に係る半導体装置は、半導体基板１を有しており、半導体基板１の表面には、パターン溝１１０と、ダミー溝１４０とが形成されている。半導体基板１は、例えば、シリコン基板である。パターン溝１１０は、半導体基板１の表面の半導体素子（実動作に用いられる素子）が形成される領域である素子領域（第１領域又は素子動作領域）１１に形成される。ダミー溝１４０は、半導体基板１の表面の素子領域１１に含まれない領域（実動作に用いられる素子が形成されない領域）であるダミー領域（第２領域）１２に形成され、パターン溝１１０よりも半導体基板１の径方向外周側においてパターン溝１１０に連結される。
【００１３】
半導体基板１には複数の半導体素子が形成されており、これらの半導体素子は、例えば、縦型ＭＯＳトランジスタである。ただし、本発明が適用可能な半導体装置は、縦型ＭＯＳトランジスタを有する装置に限定されない。本発明は、パターン溝（トレンチ）を形成する工程を有する種々の半導体装置の製造方法に適用可能である。
【００１４】
図１に示されるように、パターン溝１１０は、例えば、複数のループ状溝部（図１では、矩形ループ状の溝部）を規則的に配列した平面形状を有する。ただし、パターン溝１１０の形状は、図示の例に限定されない。
【００１５】
図１に示されるように、パターン溝１１０は、例えば、縦型ＭＯＳトランジスタのトレンチゲート用の溝部である。パターン溝１１０を構成するループ状溝部の各々は、ソース電極用のコンタクト穴１２０を囲うように、矩形ループ状に形成されている。
【００１６】
図１に示されるように、ダミー溝１４０は、例えば、パターン溝１１０から円板状の半導体基板１の径方向外周側に延びる線状の第１ダミー溝部を含む。ただし、ダミー溝１４０の形状として、他の形状を採用することも可能である。
【００１７】
また、図１に示されるように、ダミー溝１４０の幅Ｗ１４０は、パターン溝１１０の幅Ｗ１１０よりも幅広であることが望ましい。これは、ダミー溝１４０を幅広に形成してアスペクト比を低くすることによって、ダミー溝１４０から、洗浄液及び洗浄残渣が飛び出しやすくなるからである。
【００１８】
図２は、第１の実施形態に係る半導体装置を図１のＳ２−Ｓ２線で切る面を概略的に示す断面図である。図２には、素子領域１１の断面形状が示されている。
【００１９】
図２に示されるように、半導体基板１の素子領域１１は、例えば、Ｎ＋型不純物拡散層１０１と、Ｎ＋型不純物拡散層１０１上のＮ−型不純物拡散層１０２と、Ｎ−型不純物拡散層１０２上のＰ型不純物拡散層１０３と、Ｐ型不純物拡散層１０３上のＮ＋型不純物拡散層１０４とを有する。ただし、半導体基板１の素子領域１１の構造は、図２の例に限定されない。
【００２０】
図２に示されるように、半導体基板１の素子領域１１には、パターン溝１１０が形成されている。パターン溝１１０の深さは、例えば、Ｎ＋型不純物拡散層１０１内にまで達する深さである。パターン溝１１０内及び半導体基板１上には、例えば、シリコンの熱酸化膜１１１が形成されている。熱酸化膜１１１が形成されたパターン溝１１０内には、ポリシリコン層からなるトレンチゲート１１２が形成されている。熱酸化膜１１１上及びトレンチゲート１１２上には、層間絶縁膜１１３が形成されている。また、層間絶縁膜１１３、熱酸化膜１１１、及びＮ＋型不純物拡散層１０４を貫通し、Ｐ型不純物拡散層１０３内に達するコンタクト穴１２０が形成されている。コンタクト穴１２０内及び層間絶縁膜１１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極１２１，１２２が形成されている。また、ソース電極１２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極１３０が形成されている。
【００２１】
図３は、第１の実施形態に係る半導体装置を図１のＳ３−Ｓ３線で切る面を概略的に示す断面図である。図３には、主にダミー領域１２の断面形状が示されている。
【００２２】
図３に示されるように、半導体基板１のダミー領域１２は、例えば、Ｎ＋型不純物拡散層１０１と、Ｎ＋型不純物拡散層１０１上のＮ−型不純物拡散層１０２とを有している。半導体基板１のダミー領域１２は、他の構造とすることも可能である。例えば、半導体基板１のダミー領域１２は、素子領域１１と同様に、Ｎ＋型不純物拡散層１０１と、Ｎ＋型不純物拡散層１０１上のＮ−型不純物拡散層１０２と、Ｎ−型不純物拡散層１０２上のＰ型不純物拡散層１０３と、Ｐ型不純物拡散層１０３上のＮ＋型不純物拡散層１０４とを有してもよい。
【００２３】
図３に示されるように、半導体基板１のダミー領域１２には、ダミー溝１４０が形成されている。ダミー溝１４０の深さは、例えば、Ｎ＋型不純物拡散層１０１内にまで達する深さである。ダミー溝１４０内及びＮ−型不純物拡散層１０２上には、熱酸化膜１１１が形成されている。熱酸化膜１１１が形成されたダミー溝１４０内には、ポリシリコン層１４２が形成されている。熱酸化膜１１１及びポリシリコン層１４２上には、層間絶縁膜１１３が形成されている。層間絶縁膜１１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極１２２が形成されている。また、ソース電極１２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極１３０が形成されている。
【００２４】
図４は、第１の実施形態に係る半導体装置を図１のＳ３−Ｓ３線で切る面の他の例を概略的に示す断面図である。図４には、主にダミー領域１２の断面形状の他の例が示されている。図４のダミー溝１５０のアスペクト比は、図３のダミー溝１４０のアスペクト比よりも小さい。
【００２５】
図４に示されるように、半導体基板１のダミー領域１２は、例えば、Ｎ＋型不純物拡散層１０１と、Ｎ＋型不純物拡散層１０１上のＮ−型不純物拡散層１０２とを有している。図４に示されるように、半導体基板１のダミー領域１２には、ダミー溝１５０が形成されている。ダミー溝１５０の深さは、例えば、Ｎ＋型不純物拡散層１０１内にまで達する深さであるが、ダミー溝１５０の深さＤ１５０は、パターン溝１１０の深さＤ１１０よりも浅く形成されている。ダミー溝１５０内、パターン溝１１０内、及びＮ−型不純物拡散層１０２上には、シリコンの熱酸化膜１５１が形成されている。熱酸化膜１５１が形成されたダミー溝１５０内には、ポリシリコン層１５２が形成されている。熱酸化膜１５１及びポリシリコン層１５２上には、層間絶縁膜１１３が形成されている。層間絶縁膜１１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極１２２が形成されている。また、ソース電極１２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極１３０が形成されている。
【００２６】
図５は、スピンドライ方式による処理を示す図である。第１の実施形態に係る半導体装置の製造方法においては、半導体基板１の表面にトレンチ（溝）を形成し、半導体基板１の表面を洗浄液で洗浄した後に、乾燥させる。乾燥は、例えば、モータなどの駆動機構からの回転駆動力を受けて回転する回転台６０１上に半導体基板１を設置し、半導体基板１の中心に向けて供給部６０２から気体（例えば、窒素ガス）を吹き付けながら半導体基板１を回転させて、遠心力によって、パターン溝及びダミー溝が形成された半導体基板１の表面（図５において上面）から洗浄液及び洗浄残渣を除去し（吹き飛ばし）、半導体基板１を乾燥させるスピンドライ方式の処理が行われる。
【００２７】
図６は、半導体基板１上におけるダミー領域１２の配置の一例を示す平面図である。図６には、素子領域１１を半導体基板１の中心側に設け、ダミー領域１２を半導体基板１の外周側に設けた例を示している。
【００２８】
図７は、半導体基板１上におけるダミー領域１２の配置の他の例を示す平面図である。図７には、複数の素子領域１１と複数のダミー領域１２とが設けられており、素子領域１１とダミー領域１２とが半導体基板１の中心側から外周側に向けて交互に設けた例を示している。図６の場合には、ダミー領域１２から離れた半導体基板１の中心付近における洗浄液及び洗浄残渣の除去性能が、ダミー領域１２に近い半導体基板１の外周付近における洗浄液及び洗浄残渣の除去性能よりも低下する場合があり得る。これに対し、図７の場合には、半導体基板１の中心付近における洗浄液及び洗浄残渣の除去性能を、半導体基板１の外周付近における洗浄液及び洗浄残渣の除去性能と同様にすることができる。
【００２９】
なお、図６及び図７は、素子領域１１とダミー領域１２との形状及び配置の例を示したに過ぎず、素子領域１１とダミー領域１２は、他の形状及び配置としてもよい。
【００３０】
《１ー２》第１の実施形態に係る半導体装置の製造方法
図８（ａ）及び（ｂ）、図９（ａ）及び（ｂ）、図１０（ａ）及び（ｂ）、図１１（ａ）、図１２（ａ）及び（ｂ）、図１３（ａ）及び（ｂ）、図１４（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造工程（その１〜７）を概略的に示す断面図である。図８（ａ）及び（ｂ）〜図１４（ａ）及び（ｂ）において、（ａ）は素子領域１１を示し、（ｂ）は主にダミー領域１２を示す。また、図１５は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。
【００３１】
第１の実施形態に係る半導体装置の製造方法においては、まず、図８（ａ）及び（ｂ）に示されるように、Ｎ＋型不純物拡散層１０１上に、Ｎ−型不純物拡散層１０２を形成して（例えば、エピタキシャル成長によって形成して）、半導体基板１を準備する（図１５におけるステップＳＴ１）。
【００３２】
次に、レジストパターン１６０を形成し、これをマスクにして、イオン注入法により、Ｎ−型不純物拡散層１０２内にＮ型不純物（例えば、リン）を注入（インプランテーション）し、その後、熱拡散を行うことによってＮ＋型不純物拡散層（ソース領域）１０４が形成される（図１５におけるステップＳＴ２）。この後、レジストパターン１６０は除去される。
【００３３】
次に、図９（ａ）及び（ｂ）に示されるように、フォトリソグラフィ技術を用いて、パターン溝１１０とダミー溝１４０とを、半導体基板１の上面に形成する（図１５におけるステップＳＴ３）。パターン溝１１０とダミー溝１４０の形成は、別個の製造プロセスで形成することも可能であるが、同じ製造プロセスで製造することが望ましい。
【００３４】
次に、半導体基板１を洗浄液によって洗浄し、例えば、図５で説明したスピンドライ方式によって、洗浄液及び洗浄残渣を除去し、乾燥する（図１５におけるステップＳＴ４）。
【００３５】
次に、図１０（ａ）及び（ｂ）に示されるように、熱酸化によって、パターン溝１１０内とダミー溝１４０内と半導体基板１の上面とに、熱酸化膜１１１を形成する（図１５におけるステップＳＴ５）。
【００３６】
次に、図１１（ａ）及び（ｂ）に示されるように、例えば、ＣＶＤ法などにより、パターン溝１１０内とダミー溝１４０内をポリシリコン層１１２，１４２で埋める（図１５におけるステップＳＴ６）。ポリシリコン層１１２は、縦型ＭＯＳトランジスタのトレンチゲートとなる。
【００３７】
次に、図１２（ａ）及び（ｂ）に示されるように、ポリシリコン層１１２，１４２が形成された半導体基板１上に層間絶縁膜１１３を形成する。層間絶縁膜１１３としては、例えば、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）を用いることができる（図１５におけるステップＳＴ７）。
【００３８】
次に、フォトリソグラフィ技術を用いて、層間絶縁膜１１３を貫通し、半導体基板１内に達するソース電極用のコンタクト穴１２０を形成する（図１５におけるステップＳＴ８）。
【００３９】
その後、Ｐ型不純物を注入（インプランテーション）して、Ｐ型不純物拡散層１０３を、Ｎ＋型不純物拡散層１０４より下側（Ｎ＋型不純物拡散層１０１側）に形成する（図１５におけるステップＳＴ９）。
【００４０】
次に、図１３（ａ）及び（ｂ）に示されるように、コンタクト穴１２０内及び層間絶縁膜１１３上に、例えば、ＣＶＤ法又はスパッタ法などにより、金属材料からなるソース電極１２１，１２２を形成する（図１５におけるステップＳＴ１０）。
【００４１】
次に、図１４（ａ）及び（ｂ）に示されるように、例えば、ＣＶＤ法又はスパッタ法などにより、半導体基板１の下面に金属材料からなるドレイン電極１３０を形成する（図１５におけるステップＳＴ１１）。以上の工程によって、図１〜図３に示される半導体装置が製造される。
【００４２】
《１ー３》第１の実施形態の効果
図１６〜図１９は、比較例のスピンドライ方式による処理の問題点を示す図（その１〜４）である。図２０は、第１の実施形態に係る半導体装置の効果を示す図である。
【００４３】
比較例の半導体装置の製造に際しては、半導体基板５にパターン溝５１０を形成し、洗浄液による洗浄、乾燥を行う（図１６）。しかしながら、パターン溝（トレンチ）５１０のアスペクト比が高いと、パターン溝５１０の最外周部に水分が溜まり、乾燥しきれずに、水分が残留する問題が発生する可能性が高い。このような乾燥不良は、パターン溝５１０の底部において酸化膜５１１の形成不良を生じさせる（図１７）。また、トレンチゲートを形成するためのポリシリコン層５５０を埋め込む際に埋め込み不良を引き起こす（図１８）。その後、ゲート抵抗低減のためポリシリコン層５５０にリン拡散を行なった際に、パターン溝５１０の底部付近における低密度の酸化膜に大量のリンがトラップされ、その後の高温熱処理で低密度の酸化膜にトラップされたリンが半導体基板（Ｓｉ基板）５内に拡散し（図１９の領域５６０）、最終的にドレイン−ソース間の電流リークを引き起こすという問題が発生する。
【００４４】
これに対し、第１の実施形態に係る半導体装置及び半導体装置の製造方法によれば、図２０に示されるように、パターン溝１１０及びダミー溝１４０の形成の後の洗浄及び乾燥処理によって、洗浄液及び洗浄残渣が発生したとしても、スピンドライ工程における遠心力によって、矢印１７０で示されるように、洗浄液及び洗浄残渣の多くがパターン溝１１０からダミー溝１４０に移動し、ダミー溝１４０の外に飛ばされ、又は、ダミー溝１４０内に一部（符号１８０）が残留する。このように、第１の実施形態に係る半導体装置及び半導体装置の製造方法によれば、素子領域１１から洗浄液及び洗浄残渣が除去され易いので、図１６〜図１９に示されるような、不具合の発生を減らすことができる。
【００４５】
なお、ダミー溝１４０のアスペクト比を低くすることによって、スピンドライ工程において、洗浄液及び洗浄残渣がダミー溝１４０から外に飛び出しやすくなる。このため、ダミー溝１４０のアスペクト比を低くすることが望ましい。
【００４６】
《２》第２の実施形態
図２１は、本発明の第２の実施形態に係る半導体装置の一部を概略的に示す平面図である。図２２は、第２の実施形態に係る半導体装置を図２１のＳ２２−Ｓ２２線で切る面を概略的に示す断面図である。第２の実施形態に係る半導体装置及び半導体装置の製造方法は、ダミー溝２４０の形状の点のみが、第１の実施形態に係る半導体装置及び半導体装置の製造方法と相違する。ダミー溝２４０は、複数のループ状ダミー溝部、より具体的には、矩形ループ状のダミー溝部を有する。そして、ダミー領域２２における複数のループ状ダミー溝部の個々の形状は、素子領域２１における複数のループ状溝部の個々の形状と同じである。
【００４７】
図２１に示されるように、第２の実施形態に係る半導体装置は、半導体基板２を有しており、半導体基板２の表面には、パターン溝２１０と、ダミー溝２４０とが形成されている。半導体基板２は、例えば、シリコン基板である。パターン溝２１０は、半導体基板２の表面の半導体素子（実動作に用いられる素子）が形成される領域である素子領域（第１領域又は素子動作領域）２１に形成される。ダミー溝２４０は、半導体基板２の表面の素子領域２１に含まれない領域（実動作に用いられる素子が形成されない領域）であるダミー領域（第２領域）２２に形成され、パターン溝２１０よりも半導体基板２の径方向外周側においてパターン溝２１０に連結される。
【００４８】
図２２に示されるように、半導体基板２の素子領域２１は、例えば、Ｎ＋型不純物拡散層２０１と、Ｎ＋型不純物拡散層２０１上のＮ−型不純物拡散層２０２と、Ｎ−型不純物拡散層２０２上のＰ型不純物拡散層２０３と、Ｐ型不純物拡散層２０３上のＮ＋型不純物拡散層２０４とを有する。ただし、半導体基板２の素子領域２１の構造は、図２２の例に限定されない。
【００４９】
図２２に示されるように、半導体基板２の素子領域２１には、パターン溝２１０が形成されている。パターン溝２１０の深さは、例えば、Ｎ＋型不純物拡散層２０１内にまで達する深さである。パターン溝２１０内及び半導体基板２上には、例えば、シリコンの熱酸化膜２１１が形成されている。熱酸化膜２１１が形成されたパターン溝２１０内には、ポリシリコン層からなるトレンチゲート２１２が形成されている。熱酸化膜２１１上及びトレンチゲート２１２上には、層間絶縁膜２１３が形成されている。また、層間絶縁膜２１３、熱酸化膜２１１、及びＮ＋型不純物拡散層２０４を貫通し、Ｐ型不純物拡散層２０３内に達するコンタクト穴２２０が形成されている。コンタクト穴２２０内及び層間絶縁膜２１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極２２１，２２２が形成されている。また、ソース電極２２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極２３０が形成されている。
【００５０】
図２２に示されるように、半導体基板２のダミー領域２２は、例えば、Ｎ＋型不純物拡散層２０１と、Ｎ＋型不純物拡散層２０１上のＮ−型不純物拡散層２０２とを有している。図２２に示されるように、半導体基板２のダミー領域２２には、ダミー溝２４０が形成されている。ダミー溝２４０の深さは、例えば、Ｎ＋型不純物拡散層２０１内にまで達する深さである。ダミー溝２４０内及びＮ−型不純物拡散層２０２上には、熱酸化膜２１１が形成されている。熱酸化膜２１１が形成されたダミー溝２４０内には、ポリシリコン層２４２が形成されている。熱酸化膜２１１及びポリシリコン層２４２上には、層間絶縁膜２１３が形成されている。層間絶縁膜２１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極２２２が形成されている。また、ソース電極２２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極２３０が形成されている。
【００５１】
第２の実施形態に係る半導体装置及び半導体装置の製造方法によれば、パターン溝２１０及びダミー溝２４０の形成の後の洗浄及び乾燥処理によって、洗浄液及び洗浄残渣が発生したとしても、スピンドライ工程における遠心力によって、洗浄液及び洗浄残渣の多くがパターン溝２１０からダミー溝２４０に移動し、ダミー溝２４０の外に飛ばされ、又は、ダミー溝２４０内に一部が残留する。このように、第２の実施形態に係る半導体装置及び半導体装置の製造方法によれば、素子領域２１から洗浄液及び洗浄残渣が除去され易いので、洗浄液などの残留に起因する不具合の発生を減らすことができる。
【００５２】
《３》第３の実施形態
図２３は、本発明の第３の実施形態に係る半導体装置の一部を概略的に示す平面図である。図２４は、第３の実施形態に係る半導体装置を図２３のＳ２４−Ｓ２４線で切る面を概略的に示す断面図である。第３の実施形態に係る半導体装置及び半導体装置の製造方法は、ダミー溝３４０の形状の点のみが、第１又は第２の実施形態に係る半導体装置及び半導体装置の製造方法と相違する。図２３に示されるように、ダミー溝３４０は、パターン溝３１０から半導体基板３の径方向外周側に延びる線状の第１ダミー溝部３４０ａと、第１ダミー溝部３４０ａよりも半導体基板３の径方向外周側に配置され、第１ダミー溝部３４０ａに連結された第２ダミー溝部３４０ｂとを有する。
【００５３】
図２３に示されるように、第３の実施形態に係る半導体装置は、半導体基板３を有しており、半導体基板３の表面には、パターン溝３１０と、ダミー溝３４０とが形成されている。パターン溝３１０は、半導体基板３の表面の半導体素子（実動作に用いられる素子）が形成される領域である素子領域（第１領域又は素子動作領域）３１に形成される。ダミー溝３４０は、半導体基板３の表面の素子領域３１に含まれない領域（実動作に用いられる素子が形成されない領域）であるダミー領域（第２領域）３２に形成され、パターン溝３１０よりも半導体基板３の径方向外周側においてパターン溝３１０に連結される。
【００５４】
図２４に示されるように、半導体基板３の素子領域３１は、例えば、Ｎ＋型不純物拡散層３０１と、Ｎ＋型不純物拡散層３０１上のＮ−型不純物拡散層３０２と、Ｎ−型不純物拡散層３０２上のＰ型不純物拡散層３０３と、Ｐ型不純物拡散層３０３上のＮ＋型不純物拡散層３０４とを有する。ただし、半導体基板３の素子領域３１の構造は、図２４の例に限定されない。
【００５５】
図２４に示されるように、半導体基板３の素子領域３１には、パターン溝３１０が形成されている。パターン溝３１０の深さは、例えば、Ｎ＋型不純物拡散層３０１内にまで達する深さである。パターン溝３１０内及び半導体基板３上には、例えば、シリコンの熱酸化膜３１１が形成されている。熱酸化膜３１１が形成されたパターン溝３１０内には、ポリシリコン層からなるトレンチゲート３１２が形成されている。熱酸化膜３１１上及びトレンチゲート３１２上には、層間絶縁膜３１３が形成されている。また、層間絶縁膜３１３、熱酸化膜３１１、及びＮ＋型不純物拡散層３０４を貫通し、Ｐ型不純物拡散層３０３内に達するコンタクト穴３２０が形成されている。コンタクト穴３２０内及び層間絶縁膜３１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極３２１，３２２が形成されている。また、ソース電極３２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極３３０が形成されている。
【００５６】
図２４に示されるように、半導体基板３のダミー領域３２は、例えば、Ｎ＋型不純物拡散層３０１と、Ｎ＋型不純物拡散層３０１上のＮ−型不純物拡散層３０２とを有している。図２４に示されるように、半導体基板３のダミー領域３２には、ダミー溝３４０が形成されている。ダミー溝３４０の深さは、例えば、Ｎ＋型不純物拡散層３０１内にまで達する深さである。ダミー溝３４０内及びＮ−型不純物拡散層３０２上には、熱酸化膜３１１が形成されている。熱酸化膜３１１が形成されたダミー溝３４０内には、ポリシリコン層３４２が形成されている。熱酸化膜３１１及びポリシリコン層３４２上には、層間絶縁膜３１３が形成されている。層間絶縁膜３１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極３２２が形成されている。また、ソース電極３２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極３３０が形成されている。
【００５７】
第３の実施形態に係る半導体装置及び半導体装置の製造方法によれば、パターン溝３１０及びダミー溝３４０の形成の後の洗浄及び乾燥処理によって、洗浄液及び洗浄残渣が発生したとしても、スピンドライ工程における遠心力によって、洗浄液及び洗浄残渣の多くがパターン溝３１０からダミー溝３４０に移動し、ダミー溝３４０の外に飛ばされ、又は、ダミー溝３４０内に一部が残留する。このように、第３の実施形態に係る半導体装置及び半導体装置の製造方法によれば、素子領域３１から洗浄液及び洗浄残渣が除去され易いので、洗浄液などの残留に起因する不具合の発生を減らすことができる。
【００５８】
《４》第４の実施形態
図２５は、本発明の第４の実施形態に係る半導体装置の一部を概略的に示す平面図である。図２６は、第４の実施形態に係る半導体装置を図２５のＳ２６−Ｓ２６線で切る面を概略的に示す断面図である。第４の実施形態に係る半導体装置及び半導体装置の製造方法は、ダミー溝４４０の形状の点のみが、第１〜第３の実施形態に係る半導体装置及び半導体装置の製造方法と相違する。ダミー溝４４０は、複数のループ状ダミー溝部、より具体的には、矩形ループ状のダミー溝部を有するが、ダミー溝４４０は、パターン溝の幅よりも幅広である。
【００５９】
図２５に示されるように、第４の実施形態に係る半導体装置は、半導体基板４を有しており、半導体基板４の表面には、パターン溝４１０と、ダミー溝４４０とが形成されている。パターン溝４１０は、半導体基板４の表面の半導体素子（実動作に用いられる素子）が形成される領域である素子領域（第１領域又は素子動作領域）４１に形成される。ダミー溝４４０は、半導体基板４の表面の素子領域４１に含まれない領域（実動作に用いられる素子が形成されない領域）であるダミー領域（第２領域）４２に形成され、パターン溝４１０よりも半導体基板２の径方向外周側においてパターン溝４１０に連結される。
【００６０】
図２６に示されるように、半導体基板４の素子領域４１は、例えば、Ｎ＋型不純物拡散層４０１と、Ｎ＋型不純物拡散層４０１上のＮ−型不純物拡散層４０２と、Ｎ−型不純物拡散層４０２上のＰ型不純物拡散層４０３と、Ｐ型不純物拡散層４０３上のＮ＋型不純物拡散層４０４とを有する。ただし、半導体基板４の素子領域４１の構造は、図２６の例に限定されない。
【００６１】
図２６に示されるように、半導体基板４の素子領域４１には、パターン溝４１０が形成されている。パターン溝４１０の深さは、例えば、Ｎ＋型不純物拡散層４０１内にまで達する深さである。パターン溝４１０内及び半導体基板４上には、例えば、シリコンの熱酸化膜４１１が形成されている。熱酸化膜４１１が形成されたパターン溝４１０内には、ポリシリコン層からなるトレンチゲート４１２が形成されている。熱酸化膜４１１上及びトレンチゲート４１２上には、層間絶縁膜４１３が形成されている。また、層間絶縁膜４１３、熱酸化膜４１１、及びＮ＋型不純物拡散層４０４を貫通し、Ｐ型不純物拡散層４０３内に達するコンタクト穴４２０が形成されている。コンタクト穴４２０内及び層間絶縁膜４１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極４２１，４２２が形成されている。また、ソース電極４２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極４３０が形成されている。
【００６２】
図２６に示されるように、半導体基板４のダミー領域４２は、例えば、Ｎ＋型不純物拡散層４０１と、Ｎ＋型不純物拡散層４０１上のＮ−型不純物拡散層４０２とを有している。図２６に示されるように、半導体基板４のダミー領域４２には、ダミー溝４４０が形成されている。ダミー溝４４０の深さは、例えば、Ｎ＋型不純物拡散層４０１内にまで達する深さである。ダミー溝４４０内及びＮ−型不純物拡散層４０２上には、熱酸化膜４１１が形成されている。熱酸化膜４１１が形成されたダミー溝４４０内には、ポリシリコン層４４２が形成されている。熱酸化膜４１１及びポリシリコン層４４２上には、層間絶縁膜４１３が形成されている。層間絶縁膜４１３上には、例えば、アルミニウムなどの導電性材料からなるソース電極４２２が形成されている。また、ソース電極４２２の反対側の面には、例えば、アルミニウムなどの導電性材料からなるドレイン電極４３０が形成されている。
【００６３】
第４の実施形態に係る半導体装置及び半導体装置の製造方法によれば、パターン溝４１０及びダミー溝４４０の形成の後の洗浄及び乾燥処理によって、洗浄液及び洗浄残渣が発生したとしても、スピンドライ工程における遠心力によって、洗浄液及び洗浄残渣の多くがパターン溝４１０からダミー溝４４０に移動し、ダミー溝４４０の外に飛ばされ、又は、ダミー溝４４０内に一部が残留する。このように、第４の実施形態に係る半導体装置及び半導体装置の製造方法によれば、素子領域４１から洗浄液及び洗浄残渣が除去され易いので、洗浄液などの残留に起因する不具合の発生を減らすことができる。
【００６４】
《５》変形例
第１〜４の実施形態は、本発明をトレンチゲート型半導体装置に適用した例を説明したが、本発明は、トレンチパターンを持つ半導体装置であれば、トレンチゲート型半導体装置以外の装置にも適用可能である。
【符号の説明】
【００６５】
１，２，３，４  半導体基板、  １１，２１，３１，４１  素子領域（第１領域、素子動作領域）、  １２，２２，３２，４２  ダミー領域（第２領域）、  １０１，２０１，３０１，４０１  Ｎ＋型不純物拡散層、  １０２，２０２，３０２，４０２  Ｎ−型不純物拡散層、  １０３，２０３，３０３，４０３  Ｐ型不純物拡散層、  １０４，２０４，３０４，４０４  Ｎ＋型不純物拡散層、  １１０，２１０，３１０，４１０  パターン溝、  １１１，２１１，３１１，４１１  熱酸化膜、  １１２，２１２，３１２，４１２  ポリシリコン層（トレンチゲート）、  １１３，２１３，３１３，４１３  層間絶縁膜、  １２０，２２０，３２０，４２０  コンタクト穴、  １２１，１２２，２２１，２２２，３２１，３２２，４２１，４２２  ソース電極、  １３０，２３０，３３０，４３０  ドレイン電極、  １４０，２４０，３４０，４４０  ダミー溝、  １４２，２４２，３４２，４４２  ポリシリコン層。
【図１】
2014026994.tif 000003
【図２】
2014026994.tif 000004
【図３】
2014026994.tif 000005
【図４】
2014026994.tif 000006
【図５】
2014026994.tif 000007
【図６】
2014026994.tif 000008
【図７】
2014026994.tif 000009
【図８】
2014026994.tif 000010
【図９】
2014026994.tif 000011
【図１０】
2014026994.tif 000012
【図１１】
2014026994.tif 000013
【図１２】
2014026994.tif 000014
【図１３】
2014026994.tif 000015
【図１４】
2014026994.tif 000016
【図１５】
2014026994.tif 000017
【図１６】
2014026994.tif 000018
【図１７】
2014026994.tif 000019
【図１８】
2014026994.tif 000020
【図１９】
2014026994.tif 000021
【図２０】
2014026994.tif 000022
【図２１】
2014026994.tif 000023
【図２２】
2014026994.tif 000024
【図２３】
2014026994.tif 000025
【図２４】
2014026994.tif 000026
【図２５】
2014026994.tif 000027
【図２６】
2014026994.tif 000028