(57)【要約】【課題】内部電圧が規格に適合しているか否かを簡単に判定できるようにする。【解決手段】外部入力する高電源電圧ＨＶＤＤを降圧して該高電源電圧の変動に影響されない一定の内部電圧ＬＶＤＤを発生する内部電圧発生回路１０と、前記高電源電圧ＨＶＤＤを調整する電圧調整回路４０と、該電圧調整回路４０により変化する前記高電源電圧ＨＶＤＤに連動して変化する基準電圧ＶＲＥＦ２と前記内部電圧ＬＶＤＤとを比較するコンパレータ２１を有する判定回路２０とを備える。該判定回路２０は、前記電圧調整回路４０により前記高電源電圧ＨＶＤＤが変化された際のコンパレータ２１の比較結果に基づき内部電圧ＬＶＤＤが規格内か否かを判定する。【選択図】図２
2014206461.tif 000002
【特許請求の範囲】
【請求項１】
外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路と、
該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路と、
前記内部電圧と基準電圧とを比較する比較手段と、
を備えることを特徴とする半導体集積回路。
【請求項２】
外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路、および前記内部電圧と基準電圧とを比較する比較手段を備えた半導体集積回路チップと、
前記高電源電圧を、前記許容変動範囲内において変化させる電圧調整回路と、
前記電圧調整回路により前記高電源電圧が変化された際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定する判定回路と、
を備えることを特徴とする判定装置。
【請求項３】
外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路と、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路と、前記内部電圧と基準電圧とを比較する比較手段とを備えた半導体集積回路チップの、前記内部電圧発生回路の良否を判定する方法であって、
前記電圧調整回路により前記高電源電圧が変化された際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定することを特徴とする判定方法。
【請求項４】
前記電圧調整回路により、前記高電源電圧を前記許容変動範囲の最大値および最小値に設定した際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定することを特徴とする請求項３記載の判定方法。
【請求項５】
前記電圧調整回路により、前記高電源電圧を前記許容変動範囲の最大値から最小値に向けて、もしくは、最小値から最大値に向けて走査して、前記比較手段が前記基準電圧と前記内部電圧との大小関係の変化を検出した時の前記高電源電圧に基づいて前記内部電圧発生回路の良否を判定することを特徴とする請求項３記載の判定方法。
【請求項６】
外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路と、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路と、前記内部電圧と基準電圧とを比較する比較手段とを備えた半導体集積回路チップの、前記内部電圧発生回路の良否を判定する判定プログラムであって、
前記電圧調整回路により前記高電源電圧が変化された際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定するする第１のステップを有することを特徴とする判定プログラム。
【請求項７】
前記第１ステップは、前記高電源電圧を前記許容変動範囲の最大値および最小値に設定した際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定するステップであることを特徴とする請求項６記載の判定プログラム。
【請求項８】
前記第１ステップは、前記高電源電圧を前記許容変動範囲の最大値から最小値に向けて、もしくは、最小値から最大値に向けて走査して、前記比較手段が前記基準電圧と前記内部電圧との大小関係の変化を検出した時の前記高電源電圧に基づいて前記内部電圧発生回路の良否を判定するステップであることを特徴とする請求項６記載の判定プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電圧発生回路で発生され外部ピンに接続されないノードに生成した一定値の内部電圧が規格内か否かを判定する半導体集積回路、判定装置、判定方法および判定プログラムに関する。
【背景技術】
【０００２】
半導体集積回路において、外部から供給された電圧を内部電圧発生回路で降圧して一定の内部電圧として内部回路に供給する場合、その内部電圧を外部ピンに出力させる必要がない場合には、半導体装置としてパッケージ化した後では、その内部電圧が規格に適合しているか否かを判定することが難しい。
【０００３】
従来は、ＩＥＥＥ１１４９．１で規格化されているＪＴＡＧ（Joint Test Action Group）回路を備えた半導体装置では、図３に示すように、判定回路５０のＪＴＡＧ回路５１からの制御により、基準電圧発生回路５２において、プログラマブルに値が変化できる基準電圧ＶＲＥＦを発生し、その基準電圧ＶＲＥＦと、外部入力する高電源電圧ＨＶＤＤを降圧する内部電圧発生回路５３で発生した一定の内部電圧ＬＶＤＤとを、コンパレータ５４で比較して、その比較結果、つまり内部電圧ＬＶＤＤが規格に適合しているか否かを、ＪＴＡＧ回路５１で判定し、その判定結果を外部に知らせる構成が提案されていた（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１８０９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、ＪＴＡＦＧ回路５１は、プログラマブルに変化できるアナログ電圧を出力するために、抵抗ラダー、デコーダ、制御論理回路等で構成する必要があり、現実的にこれらの回路を内部電圧の判定のためだけに半導体装置に搭載することは、コスト面から困難であった。
【０００６】
本発明の目的は、内部電圧が規格に適合しているか否かを簡単に判定できるようにした半導体集積回路、判定装置、判定方法および判定プログラムを提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明の半導体集積回路は、外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路と、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路と、前記内部電圧と基準電圧とを比較する比較手段と、を備えることを特徴とする。
請求項２にかかる発明の判定装置は、外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路、および前記内部電圧と基準電圧とを比較する比較手段を備えた半導体集積回路チップと、前記高電源電圧を、前記許容変動範囲内において変化させる電圧調整回路と、前記電圧調整回路により前記高電源電圧が変化された際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定する判定回路と、を備えることを特徴とする。
請求項３にかかる発明の判定方法は、外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路と、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路と、前記内部電圧と基準電圧とを比較する比較手段とを備えた半導体集積回路チップの、前記内部電圧発生回路の良否を判定する方法であって、前記電圧調整回路により前記高電源電圧が変化された際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定することを特徴とする。
請求項４にかかる発明の判定方法は、請求項３記載の判定方法において、前記電圧調整回路により、前記高電源電圧を前記許容変動範囲の最大値および最小値に設定した際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定することを特徴とする。
請求項５にかかる発明の判定方法は、請求項３記載の判定方法において、前記電圧調整回路により、前記高電源電圧を前記許容変動範囲の最大値から最小値に向けて、もしくは、最小値から最大値に向けて走査して、前記比較手段が前記基準電圧と前記内部電圧との大小関係の変化を検出した時の前記高電源電圧に基づいて前記内部電圧発生回路の良否を判定することを特徴とする。
請求項６にかかる発明の判定プログラムは、外部入力される高電源電圧の供給を受けて動作し、該高電源電圧の許容変動範囲内において、該高電源電圧を降圧して該高電源電圧の変動に影響されない一定の内部電圧を発生する内部電圧発生回路と、該高電源電圧が前記許容変動範囲内において変化したときに、該高電源電圧に連動して、前記一定の内部電圧の規格の最小値より低い電圧から該規格の最大値より高い電圧にわたって変化する基準電圧を発生する基準電圧発生回路と、前記内部電圧と基準電圧とを比較する比較手段とを備えた半導体集積回路チップの、前記内部電圧発生回路の良否を判定する判定プログラムであって、前記電圧調整回路により前記高電源電圧が変化された際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定するする第１のステップを有することを特徴とする。
請求項７にかかる発明の判定プログラムは、請求項６記載の判定プログラムにおいて、前記第１ステップが、前記高電源電圧を前記許容変動範囲の最大値および最小値に設定した際の前記比較手段の比較結果に基づき前記内部電圧発生回路の良否を判定するステップであることを特徴とする。
請求項８にかかる発明の判定プログラムは、請求項６記載の判定プログラムにおいて、前記第１ステップが、前記高電源電圧を前記許容変動範囲の最大値から最小値に向けて、もしくは、最小値から最大値に向けて走査して、前記比較手段が前記基準電圧と前記内部電圧との大小関係の変化を検出した時の前記高電源電圧に基づいて前記内部電圧発生回路の良否を判定するステップであることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、外部から供給される高電源電圧を調整することで、基準電圧を規格電圧の上限値や下限値に調整して設定しあるいは走査して、その基準電圧と内部電圧を比較するのみで、内部電圧が規格内に入るか否かを正確に、簡単に判定することできる。このとき、ＪＴＡＧ回路を構成するための抵抗ラダー、デコーダ、制御論理回路等が必要なく、コスト高を招く恐れもない。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例の判定装置の回路図である。
【図２】本実施例の判定回路による判定プログラムのフローチャートである。
【図３】従来の半導体集積回路の回路図である。
【発明を実施するための形態】
【００１０】
＜第１の実施例＞
図１に本発明の実施例の判定装置を示す。図１において、１０は内部電圧発生回路、２０は判定回路、３０は内部回路、４０は電圧調整回路である。内部電圧発生回路１０と判定回路２０には、外部から入力する電圧を電圧調整回路４０で調整した高電源電圧ＨＶＤＤが共通に供給される。
【００１１】
内部電圧発生回路１０は、電源がＨＶＤＤとＧＮＤに接続される演算増幅器１１と、その演算増幅器１１に対して高電圧ＨＶＤＤの影響を受けない基準電圧ＶＲＥＦ１を与える第１の基準電圧生成回路１２と、演算増幅器１１の出力電圧によりゲートが制御されるＰＭＯＳトランジスタＭＰ１と、そのトランジスタＭＰ１のドレインとＧＮＤとの間に直列接続された抵抗Ｒ１，Ｒ２とで構成される。演算増幅器１１は、反転入力端子の電圧Ｖ１が非反転入力端子の電圧（ＶＲＥＦ１）と等しくなるようにトランジスタＭＰ１のゲート電圧を制御するので、トランジスタＭＰ１のドレイン端子であるノードＮ１に、高電圧ＨＶＤＤの変動があっても一定電圧に保たれる内部電圧ＬＶＤＤが発生する。
【００１２】
判定回路２０は、電源がＨＶＤＤとＧＮＤに接続されるコンパレータ２１と、ＨＶＤＤとＧＮＤの電源に直列接続される分圧用の抵抗Ｒ３，Ｒ４からなる第２の基準電圧発生回路（請求項記載の基準電圧発生回路）とで構成される。コンパレータ２１は、ノードＮ１の電圧ＬＶＤＤが、抵抗Ｒ３，Ｒ４の共通接続点のノードＮ２に発生する基準電圧ＶＲＥＦ２に達しなければ“Ｈ”の判定信号を、同様に基準電圧ＶＲＥＦ２を超えると“Ｌ”の判定信号を、それぞれ出力する。
【００１３】
例えば、内部電圧発生回路１０と、判定回路２０と、内部回路３０とを備えた半導体集積回路チップを、電圧調整回路４０を備えたテスタを用いて試験し、内部電圧発生回路１０の良否を判定することができる。テスタ内で試験プログラムを実行し、電圧調整回路４０により半導体集積回路チップに供給される高電圧ＨＶＤＤを変化させるとともに、判定回路２０の出力ＶＯＵＴをテスタに入力して、そのレベルを観察することにより、判定を行うことができる。
【００１４】
図２に判定方法を示す。判定を開始し、ステップＳ１でノードＮ２の基準電圧ＶＲＥＦ２が内部電圧ＬＶＤＤの規格値の上限値となるように、電圧調整回路４０により入力電圧ＨＶＤＤを上昇させる。なお、基準電圧ＶＲＥＦ２は、高電源電圧ＨＶＤＤを変化させるとき、
ＶＲＥＦ２＝Ｋ×ＨＶＤＤ
ただし、Ｋ＝[Ｒ４／（Ｒ３＋Ｒ４）]（一定値）
で求められる。
【００１５】
そして、次のステップＳ２においてコンパレータ２１で判定を行い、コンパレータ２１の出力電圧ＶＯＵＴが“Ｌ”になれば、内部電圧ＬＶＤＤは規格値の上限値よりも高くなっていることを示すので、規格値未達成となる。つまり、このときの内部電圧ＬＶＤＤの値は不合格となる。
【００１６】
しかし、コンパレータ２１の出力電圧ＶＯＵＴが“Ｈ”になれば、内部電圧ＬＶＤＤは規格値の上限値より低いことを示すので、次のステップＳ３に移る。ステップＳ３では、ノードＮ２の基準電圧ＶＲＥＦ２が内部電圧ＬＶＤＤの規格値の下限値となるように、電圧調整回路４０により入力電圧ＨＶＤＤを下降させる。
【００１７】
そして、ステップＳ４において再度コンパレータ２１で判定を行い、コンパレータ２１の出力電圧ＶＯＵＴが“Ｈ”になれば、内部電圧ＬＶＤＤは規格値の下限値よりも低くなっていることを示すので、規格値未達成となる。つまり、内部電圧ＬＶＤＤの値は不合格となる。
【００１８】
しかし、コンパレータ２１の出力電圧ＶＯＵＴが“Ｌ”になれば、内部電圧ＬＶＤＤは規格値の下限値より高いことを示すので、結局、内部電圧ＬＶＤＤは規格値の上限値と下限値の間の範囲内に収まっていることを示し、合格となる。
【００１９】
なお、図２のフローチャートにおいて、ステップＳ１で基準電圧ＶＲＥＦ２が内部電圧ＬＶＤＤの下限値となるよう高電源電圧ＨＶＤＤを設定し、ステップＳ３で基準電圧ＶＲＥＦ２がが内部電圧ＬＶＤＤの上限値となるよう高電源電圧ＨＶＤＤを設定しても、同様に内部電圧ＬＶＤＤが上限値と下限値の間の範囲にあるか否か、つまり規格内か否かを判定することができる。
【００２０】
また、図２では入力電圧ＨＶＤＤを調整することで、判定回路２０のノードＮ２の基準電圧ＶＲＥＦ２を、内部電圧ＬＶＤＤの上限値と下限値に設定して判定を行ったが、入力電圧ＨＶＤＤを高い電圧から低い電圧方向に走査することで基準電圧ＶＲＥＦ２を走査して、コンパレータ２１の出力が“Ｈ”→“Ｌ”に変化したときの基準電圧ＶＲＥＦ２を判定することで、正確な内部電圧ＬＶＤＤを知ることができる。また、入力電圧ＨＶＤＤを低い電圧から高い電圧方向に走査して、コンパレータ２１の出力が“Ｌ”→“Ｈ”に変化したときの基準電圧ＶＲＥＦ２を判定することでも、正確な内部電圧ＬＶＤＤを知ることができる。
【００２１】
また、以上では基準電圧ＶＲＥＦ２を得るために抵抗Ｒ３，Ｒ４を用いているが、これらの抵抗はコンデンサに置き換えることができる。さらに、高電源電圧ＨＶＤＤを元にしてその高電源電圧ＨＶＤＤに連動する基準電圧ＶＲＥＦ２を得る手法は、その基準電圧ＶＲＥＦ２をモニタできる手法であれば、分圧手法に限られず、あらゆる電圧変換手法を採用することができる。
【００２２】
半導体集積回路チップ内に設けた制御回路が、テスタを制御して、判定を行うことも可能である。例えば、半導体集積回路チップ内の制御回路が、テスタ内の電圧調整回路４０を制御する制御信号を出力して、半導体集積回路チップ内に、コンパレータ２１の出力電圧ＶＯＵＴのレベルを観察する回路を設け、観察結果に基づいて、内部電圧発生回路１０の良否の判定を行うことができる。
【符号の説明】
【００２３】
１０：内部電圧発生回路、１１：演算増幅器
２０：判定回路、２１：コンパレータ
３０：内部回路
４０：電圧調整回路
５０：判定回路、５１：ＪＴＡＧ回路、５２：第１の基準電圧発生回路、５３：内部電圧発生回路、５４：コンパレータ
【図１】
2014206461.tif 000003
【図２】
2014206461.tif 000004
【図３】
2014206461.tif 000005