(57)【要約】【課題】エミッタフォロワ回路の動作電流を少なくしても出力電圧の歪みを低減できるエミッタフォロワ回路を提供する。【解決手段】負荷インピーダンス２０６を駆動するエミッタフォロワ回路において、入力信号Ｖｉｎ＋が入力される第１のトランジスタ２０２と、その第１のトランジスタ２０２に電流を供給する第２のトランジスタ２０７と、その第２のトランジスタ２０７とともに第１のカレントミラー回路４１を構成する第３のトランジスタ２０８と、を有するフォロワ部５０と、負荷インピーダンス２０６に流れる電流の変動成分ΔｉＬを打ち消す容量素子３０１と、第１のカレントミラー回路４１の電流変動−Δｉｃを打ち消す制御部６０と、を備える。また、入力信号Ｖｉｎ＋に対して位相が逆の逆位相信号Ｖｉｎ−を、第２のトランジスタ２０７の制御端子に、容量素子３０１を介して入力する。【選択図】図５
2014204427.tif 000002
【特許請求の範囲】
【請求項１】
負荷インピーダンスを駆動するエミッタフォロワ回路において、
入力信号が入力される第１のトランジスタと、
該第１のトランジスタに電流を供給する第２のトランジスタと、
該第２のトランジスタとともに第１のカレントミラー回路を構成する第３のトランジスタと、
を有するフォロワ部と、
前記負荷インピーダンスに流れる電流の変動成分を打ち消す容量素子と、
前記第１のカレントミラー回路の電流変動を打ち消す制御部と、
を備えることを特徴とするエミッタフォロワ回路。
【請求項２】
前記入力信号に対して位相が逆の逆位相信号を、前記第２のトランジスタの制御端子に、前記容量素子を介して入力することを特徴とする請求項１に記載のエミッタフォロワ回路。
【請求項３】
前記制御部は、前記逆位相信号が入力される第４のトランジスタと、前記第３のトランジスタとともに第２のカレントミラー回路を構成し前記第４のトランジスタに電流を供給する第５のトランジスタと、を備えたことを特徴とする請求項１又は２に記載のエミッタフォロワ回路。
【請求項４】
共通の前記入力信号に対して複数の前記負荷インピーダンスと、該負荷インピーダンス毎に独立動作可能な複数の前記フォロワ部と、を備えたことを特徴とする請求項１、２又は３に記載のエミッタフォロワ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エミッタフォロワ回路に関し、より詳細には、エミッタフォロワ回路の動作電流を少なくしても出力電圧の歪みを低減できるエミッタフォロワ回路に関する。
【背景技術】
【０００２】
従来から、電圧利得が概ね１であり、インピーダンス変換器として用いられるボルテージ・フォロワ（Ｖｏｌｔａｇｅ  ｆｏｌｌｏｗｅｒ；以下、フォロワ部ともいう）回路が知られている。そのボルテージ・フォロワ回路の中でも、高速の入力信号に対し、低インピーダンス負荷回路やスイッチトキャパシタ（Ｓｗｉｔｃｈｅｄ  ｃａｐａｃｉｔｏｒ）回路を駆動するための有効な回路として、エミッタフォロワ（Ｅｍｉｔｔｅｒ  ｆｏｌｌｏｗｅｒ）回路が挙げられる。
【０００３】
例えば、特許文献１に記載のものは、増幅器としてのゲインは無く、ゲイン≒０ｄＢであるが、出力インピーダンスが低く、トランジスタのトランスコンダクタンス（ｇｍ）で出力負荷を駆動できるエミッタフォロワ回路である。このエミッタフォロワ回路は、大きな負荷を駆動する場合や高周波の信号を処理する場合でも、低消費電力で低歪みの信号を出力することが可能である。
【０００４】
図１は、従来のＡ／Ｄ変換器を用いた信号処理回路を説明するためのブロック図である。その信号処理回路は、アナログ信号源１０１と、入力抵抗１０２と、入力段のバッファ１０３と、その後段のＡ／Ｄ変換器１０４と、そのＡ／Ｄ変換器１０４の出力端子に接続されたＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１０５とを備えて構成されている。バッファ１０３は、エミッタフォロワ回路などで構成されている。そのバッファ１０３が入力段として用いられ、その後段にＡ／Ｄ変換器１０４が接続される。そのＡ／Ｄ変換器１０４によって処理されたデジタル信号は、その出力端子に接続されたＤＳＰ１０５等によって信号処理される。
【０００５】
図２は、図１のバッファ及びＡ／Ｄ変換器を、エミッタフォロワ回路で駆動される容量素子に置き換えた回路図である。エミッタフォロワ回路２００は、ＮＰＮ型のバイポーラトランジスタ（以下、単にトランジスタと略す）２０２を有している。トランジスタ２０２は、ベースに入力端子２０１aが接続され、コレクタに正電源ＶＣＣが接続され、エミッタに出力端子２０４が接続されている。
【０００６】
エミッタフォロワ回路２００の出力端子２０４と負電源ＧＮＤとの間には、２系統に分岐される第１の電流経路１及び第２の電流経路２がある。第１の電流経路１には、定電流源２０３が接続されている。この定電流源２０３によって、トランジスタ２０２に電流が供給される。第２の電流経路２には、スイッチ２０５及び容量性負荷２０６が直列に介挿され、スイッチトキャパシタ回路が構成されている。このスイッチトキャパシタ回路は、エミッタフォロワ回路２００の出力端子２０４と負電源ＧＮＤとの間に、容量性負荷２０６が外部接続されていることを示す等価回路である。
エミッタフォロワ回路２００の出力端子２０４の出力電圧Ｖｏｕｔは、下記式（１）で表される。
【０００７】
【数１】
2014204427.tif 000003
【０００８】
なお、上記式（１）において、Ｖｂeは、トランジスタ２０２のベース・エミッタ間電圧である。また、Ｖｉｎ＋は、入力端子２０１ａに外部から加えられる入力電圧である。そして、上記式（１）に示すように、出力端子２０４の出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎ＋からベース・エミッタ間電圧Ｖｂeを差し引いた電圧となる。
このＶｂeは、トランジスタ２０２のエミッタ電流Ｉｅとトランジスタ２０２のプロセス条件とによって決定され、下記（２）で表される。
【０００９】
【数２】
2014204427.tif 000004
【００１０】
なお、上記式（２）において、Ｖｔは熱電圧、Ｉｓは飽和電流である。そして、上記式（２）に示すように、ベース・エミッタ間電圧Ｖｂeは、エミッタ電流Ｉｅが一定の環境下では一定である。すなわち、ベース・エミッタ間電圧Ｖｂeは、例えば、０．６Ｖに保たれた一定の直流電圧である。また、出力電圧ＶｏｕｔのＡＣ成分と、入力電圧Ｖｉｎ＋のＡＣ成分とは、常に同じ電圧になる。つまり、上記式（１）及び上記式（２）にも示すように、出力電圧Ｖｏｕｔの変化量は、入力電圧Ｖｉｎ＋の変化量に対して、常に線形性を維持して追随する。これらのことから、エミッタフォロワ回路２００は、優れた線形性を備えた回路として知られている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０７−１６２２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、エミッタフォロワ回路２００の後段に接続される図１に示したＡ／Ｄ変換器１０４が、サンプリング動作中には、以下に示す問題が生じる。
先ず、容量性負荷２０６の容量が大きい場合、出力電圧Ｖｏｕｔの歪みが大きくなる。また、動作速度が高速である場合、エミッタフォロワ回路２００に用いるトランジスタ２０２のサイズを大きくする必要がある。トランジスタ２０２のサイズが大きくなることに伴って、その寄生容量も増大するため、歪みも大きくなる。したがって、動作速度を高速化することと、出力電圧Ｖｏｕｔの歪みを低減することとの両立が困難である。そして、エミッタフォロワ回路２００の動作電流を低減することと、出力電圧Ｖｏｕｔの歪みを低減することとの両立も困難である。
【００１３】
上述した問題について、詳細に説明する。
エミッタフォロワ回路２００の後段に接続されるＡ／Ｄ変換器１０４が、サンプリング動作中には、スイッチ２０５がＯＮ−ＯＦＦを繰り返して、容量性負荷２０６が出力端子２０４と負電源ＧＮＤとの間に断続的に接続される。このように、エミッタフォロワ回路２００の出力端子２０４に、スイッチトキャパシタ回路が接続された場合、トランジスタ２０２は、容量性負荷２０６に、第２の電流経路２を通して入力電圧Ｖｉｎ＋に応じた電荷をチャージ／ディスチャージする。
【００１４】
この時、入力電圧Ｖｉｎ＋が変動すると出力電圧Ｖｏｕｔも変動する。そして、出力電圧Ｖｏｕｔが変動すると、第２の電流経路２を通してスイッチトキャパシタ回路の容量性負荷２０６に電荷をチャージ／ディスチャージする量も変動する。
また、第２の電流経路２は、出力端子２０４において、第１の電流経路１とエミッタ電流Ｉｅ経路３とに分岐している。ここで第１の電流経路１は、定電流源２０３そのものであるので電流値は一定である。
【００１５】
出力端子２０４において、第２の電流経路２から分岐した一方の第１の電流経路１の電流値が一定であれば、分岐した他方のエミッタ電流Ｉｅ経路３に流れるトランジスタ２０２のエミッタ電流Ｉｅが変動する。その結果、上記式（２）に示すベース・エミッタ間電圧Ｖｂｅが微小に変動する。
ベース・エミッタ間電圧Ｖｂｅが変動すれば、上記式（１）において、出力電圧Ｖｏｕｔの変化量が、入力電圧Ｖｉｎ＋の変化量に対して、線形性を維持できなくなる。その結果、出力端子２０４の出力電圧Ｖｏｕｔに歪みが生じる。つまり、エミッタフォロワ回路２００において、歪が発生する。
【００１６】
出力端子２０４における歪み特性は、一般的に下記式（３）のように近似できる。
【００１７】
【数３】
2014204427.tif 000005
【００１８】
ここでＺＬはエミッタフォロワ回路２００の負荷インピーダンスである。
またトランジスタ２０２のトランスコンダクタンス(ｇｍ)は、下記式（４）に示すとおり、エミッタ電流Ｉｅと比例関係にある。
【００１９】
【数４】
2014204427.tif 000006
【００２０】
ここでＶＴは熱電圧である。
この歪みを解消するには、トランスコンダクタンスの変動量Δｇｍの影響を相対的に小さくするために、定電流源２０３から供給される電流を増やすという対策がある。しかし、トランジスタ２０２に流す電流を増やすためには、所望の電流増幅率βを得るために、そのトランジスタ２０２のサイズを大きくする必要がある。しかし、トランジスタ２０２のサイズを大きくた場合、寄生容量が増えるため、上述した容量性負荷２０６に電荷をチャージ／ディスチャージする現象と類似した現象によって、エミッタフォロワ回路２００に歪が発生する。つまり歪率が悪化する。このような歪率悪化の対策として、上述した特許文献１に記載の技術も知られている。
【００２１】
図３は、特許文献１に示されたエミッタフォロワ回路を説明するための図である。なお、図３において、図２と同じ機能を有する構成要素には、同一の符号を付してある。図３に示すエミッタフォロワ回路３００は、入力信号Ｖｉｎ＋が入力される第１の入力端子２０１ａと、入力信号Ｖｉｎ＋とは逆相の入力信号Ｖｉｎ−が入力される第２の入力端子２０１ｂと、負荷インピーダンス（容量性負荷）２０６と、その負荷インピーダンス２０６に駆動電流を供給可能なエミッタフォロワを構成するトランジスタ２０２のほか、トランジスタ２０７，トランジスタ２０８と、可変電流源２０９と、スイッチ２０５とを備えている。また、正電源ＶＣＣと負電源ＧＮＤとの間に、トランジスタ２０２のコレクタ、エミッタ、トランジスタ２０７のコレクタ、エミッタの順に直列接続されている。トランジスタ２０２は、ベースに第１の入力端子２０１aが接続され、コレクタに正電源ＶＣＣが接続され、エミッタに出力端子２０４が接続されている。
【００２２】
さらに、正電源ＶＣＣと負電源ＧＮＤとの間には、可変電流源２０９、トランジスタ２０８のコレクタ、エミッタの順に直列接続されている。また、トランジスタ２０７とトランジスタ２０８とは、カレントミラー回路４０を構成している。そして、ミラー基準側となっているトランジスタ２０８は、コレクタが可変電流源２０９に接続され、エミッタが負電源ＧＮＤに接続されており、常時、基準電流を供給されている。また、トランジスタ２０８は、ベースとコレクタとをショートされている。そのため、ＮＰＮ型のトランジスタ２０８において、ベース・エミッタ間を形成するダイオードは、順方向電流に対して常時ＯＮの接続形態である。その結果、正電源ＶＣＣ、可変電流源２０９、及びトランジスタ２０８から負電源ＧＮＤに至る直列経路において、可変電流源２０９によって規定された電流が流れる。
【００２３】
一方、ミラー対象となるトランジスタ２０７と、トランジスタ２０８とは、それらのベースどうしが接続され、それらのエミッタは、ともに負電源ＧＮＤに接続されている。したがって、トランジスタ２０７のベース電位は、トランジスタ２０８のベース電位と同電位であり、それぞれのエミッタ電圧は負電源ＧＮＤの電位である。
出力端子２０４と負電源ＧＮＤとの間の経路は、第１の電流経路１１と、第２の電流経路１２とに分岐する。これらのうち、第１の電流経路１１には、上述したカレントミラー回路４０として動作するトランジスタ２０７が接続されている。また、第２の電流経路１２には、スイッチ２０５及び容量性負荷２０６が直列に介挿されており、スイッチトキャパシタ回路が構成されている。このスイッチトキャパシタ回路は、エミッタフォロワ回路３００の出力端子２０４と負電源ＧＮＤとの間に、擬似的な容量性負荷２０６が外部接続されていることを示す等価回路である。
【００２４】
また、エミッタフォロワ回路３００において、トランジスタ２０７，トランジスタ２０８それぞれのベースと、第２の入力端子２０１ｂとの間に、容量素子３０１が接続されている。
そして、エミッタフォロワ回路３００が、Ａ／Ｄ変換器１０４（図１）等を駆動した時、そのＡ／Ｄ変換器１０４は、容量性負荷２０６で擬似的に等価される。その時、エミッタフォロワ回路３００が、スイッチ２０５のＯＮ−ＯＦＦに伴って、容量性負荷２０６に電荷をチャージ／ディスチャージする量は、第１の入力端子２０１ａの信号レベルに依存して変動する。その結果、容量性負荷２０６に流れる電流の変動成分ΔｉＬが変化する。
【００２５】
一方、第２の入力端子２０１ｂの入力信号Ｖｉｎ−におけるＡＣ電位の変動成分は、容量素子３０１を介して、トランジスタ２０７，２０８のベース電位を変位させる。このベース電位の変位に応じて、トランジスタ２０７，２０８のコレクタ電流Ｉｃは、変動成分−Δｉｃだけ変化する。このコレクタ電流Ｉｃの変化に応じて、可変電流源２０９に流れる電流量は、柔軟に変動する。これらの変動電流成分が打ち消された時、すなわち、ΔｉＬ＝Δｉｃの時に、トランジスタ２０２に流れるエミッタ電流Ｉｅの変動成分は抑制される。つまり、エミッタフォロワ回路３００は、ΔｉＬ＝Δｉｃの条件を満たせば、変動電流成分ΔｉＬを無視できる程に動作電流を増大させることなく、出力端子２０４における出力電圧Ｖｏｕｔの歪みを低減できる。
【００２６】
特許文献１に記載された回路を図３に示したエミッタフォロワ回路３００は、増幅器としてのゲインは無く、ゲイン≒０ｄＢであるが、出力インピーダンスが低く、トランジスタのトランスコンダクタンス（ｇｍ）で出力負荷を駆動できる。したがって、このエミッタフォロワ回路３００は、大きな負荷を駆動する場合や高周波の信号を処理する場合でも、低消費電力で低歪みの信号を出力することが可能である。
【００２７】
しかしながら、上述の特許文献１のエミッタフォロワ回路３００では、第２の入力端子２０１ｂが、容量素子３０１を介してトランジスタ２０７のベースに接続されている。その容量素子３０１に電荷をチャージ／ディスチャージする現象により、トランジスタ２０７は、ベース電流が変動することに伴って、コレクタ電流が大きく変動する。そのため、トランジスタ２０７のベース・エミッタ間電圧Ｖｂｅが変動し、容量素子３０１を介して、第２の入力端子２０１ｂに歪みが生じる。
【００２８】
次に、このエミッタフォロワ回路３００を、全差動で駆動する方式に変形した場合を、図４に沿って説明する。
図４は、図３のエミッタフォロワ回路を全差動で駆動する方式に変形した回路図である。図４のエミッタフォロワ回路４００は、図３のエミッタフォロワ回路３００に対し、第２の入力端子２０１ｂに関連して次の回路素子を追加している。その追加分は、エミッタフォロワを構成するトランジスタ２０２b、そのトランジスタ２０２bの電流を規定するための定電流源２０９ｂ、その定電流源２０９ｂに直列接続されたトランジスタ２０８ｂ、そのトランジスタ２０８ｂとカレントミラー回路を構成するトランジスタ２０７b、そのトランジスタ２０７bのコレクタに直列接続されたトランジスタ２０２bのエミッタから出力Ｖｏｕｔｂが得られる出力端子２０４ｂ、その出力端子２０４ｂと負電源ＧＮＤとの間に介挿入されたスイッチトキャパシタ回路、そのスイッチトキャパシタ回路を構成するスイッチ２０５ｂ及び容量性負荷２０６ｂである。
【００２９】
全差動で駆動する方式のエミッタフォロワ回路４００において、第１の入力端子２０１ａは、容量素子３０１aを介してトランジスタ２０７bのベースに接続されている。そのため、容量素子３０１aに電荷をチャージ／ディスチャージする。この現象により、トランジスタ２０７bは、ベース電位を変位させる。このベース電位の変位に応じて、コレクタ電流が大きく変動する。その変動に応じて、トランジスタ２０７ｂのベース・エミッタ間電圧Ｖｂｅが変動する。その結果、容量素子３０１ａを介して、第１の入力端子２０１ａにも同様に歪が生じる。第１の入力端子２０１ａの歪は、エミッタフォロワを形成するトランジスタ２０２ａを介して出力端子２０４ａの出力Ｖｏｕｔａにも歪みを発生させることになる。
【００３０】
これらのエミッタフォロワ回路３００，４００において、容量性負荷２０６，２０６ａ，２０６ｂの容量が小さい場合には、必要となるトランジスタ２０７，２０７ａ，２０７ｂのコレクタ電流の変動量は小さく、歪率の悪化は少ないが、容量性負荷２０６，２０６ａ，２０６ｂの容量が大きい場合には、トランジスタ２０７，２０７ａ，２０７ｂのコレクタ電流の変動量は大きくなる。特に、高精度のＡ／Ｄ変換器１０４で要求される容量性負荷２０６，２０６ａ，２０６ｂの容量は大きくなる。したがって、高精度のＡ／Ｄ変換器１０４では歪率が悪化する。
【００３１】
また、動作速度に応じて、エミッタフォロワ回路３００，４００に必要とされる電流量及びトランジスタサイズが決定される。すなわち、高速動作を実現するためには、所望の駆動能力／電流増幅率βを満たすために、トランジスタサイズを大きくする必要がある。その必要に応じてトランジスタサイズを大きくしたことに伴って、トランジスタの寄生容量も増えるため、必要なコレクタ電流の変動量は大きくなる。そのため、上述したＡ／Ｄ変換器１０４の高精度化・高速化に伴って歪率が悪化することと同様に、トランジスタサイズ及び電流量の増大に伴って歪率が悪化する。
【００３２】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、変動電流成分ΔｉＬを無視できる程に動作電流を増大させることなく、出力電圧の歪みを低減できるエミッタフォロワ回路を提供することにある。
【課題を解決するための手段】
【００３３】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、負荷インピーダンス（２０６，２０６ａ，２０６ｂ）を駆動するエミッタフォロワ回路において、入力信号（Ｖｉｎ＋，Ｖｉｎ−）が入力される第１のトランジスタ（２０２，２０２ａ，２０２ｂ）と、該第１のトランジスタ（２０２，２０２ａ，２０２ｂ）に電流を供給する第２のトランジスタ（２０７，２０７ａ，２０７ｂ）と、該第２のトランジスタ（２０７，２０７ａ，２０７ｂ）とともに第１のカレントミラー回路（４１，４３，４４）を構成する第３のトランジスタ（２０８，２０８ａ，２０８ｂ）と、を有するフォロワ部（５０，５１，５２）と、前記負荷インピーダンス（２０６，２０６ａ，２０６ｂ）に流れる電流の変動成分（ΔｉＬ）を打ち消す容量素子（３０１，３０１ａ，３０１ｂ）と、前記第１のカレントミラー回路（４１，４３，４４）の電流変動（−Δｉｃ）を打ち消す制御部（６０，６１，６２）と、を備えることを特徴とする。（実施例１，２；図５、図６）
【００３４】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記入力信号（Ｖｉｎ＋，Ｖｉｎ−）に対して位相が逆の逆位相信号（Ｖｉｎ−，Ｖｉｎ＋）を、前記第２のトランジスタ（２０７，２０７ａ，２０７ｂ）の制御端子に、前記容量素子（３０１，３０１ａ，３０１ｂ）を介して入力することを特徴とする。（実施例１，２；図５、図６）
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記制御部（６０，６１，６２）は、前記逆位相信号（Ｖｉｎ−，Ｖｉｎ＋）が入力される第４のトランジスタ（３０２，３０２ａ，３０２ｂ）と、前記第３のトランジスタ（２０８，２０８ａ，２０８ｂ）とともに第２のカレントミラー回路（４２，４５，４６）を構成し前記第４のトランジスタ（３０２，３０２ａ，３０２ｂ）に電流を供給する第５のトランジスタ（３０３，３０３ａ，３０３ｂ）と、を備えたことを特徴とする。（実施例１，２；図５、図６）
【００３５】
また、請求項４に記載の発明は、請求項１、２又は３に記載の発明において、共通の前記入力信号（Ｖｉｎ＋，Ｖｉｎ−）に対して複数の前記負荷インピーダンス（２０６，２０６ａ，２０６ｂ）と、該負荷インピーダンス（２０６，２０６ａ，２０６ｂ）毎に独立動作可能な複数の前記フォロワ部（５０，５１，５２）と、を備えたことを特徴とする。（実施例２；図６）
【発明の効果】
【００３６】
本発明によれば、変動電流成分を無視できる程に動作電流を増大させることなく、出力電圧の歪みを低減できるエミッタフォロワ回路を実現できる。
【図面の簡単な説明】
【００３７】
【図１】従来のＡ／Ｄ変換器を用いた信号処理回路を説明するためのブロック図である。
【図２】図１のバッファ及びＡ／Ｄ変換器を、エミッタフォロワ回路で駆動される容量素子に置き換えた回路図である。
【図３】特許文献１に示されたエミッタフォロワ回路を説明するための回路図である。
【図４】図３のエミッタフォロワ回路を全差動で駆動する方式に変形した回路図である。
【図５】本発明に係るエミッタフォロワ回路の実施例１を説明するための回路図である。
【図６】本発明に係るエミッタフォロワ回路の実施例２を説明するための回路図である。
【発明を実施するための形態】
【００３８】
以下、図面を参照して本発明の各実施例について説明する。
【実施例１】
【００３９】
図５は、本発明に係るエミッタフォロワ回路の実施例１を説明するための回路図である。実施例１のエミッタフォロワ回路５００は、入力信号Ｖｉｎ＋が入力される第１の入力端子２０１ａと、入力信号Ｖｉｎ＋とは逆相の入力信号Ｖｉｎ−が入力される第２の入力端子２０１ｂと、負荷インピーダンス（容量性負荷）２０６と、その負荷インピーダンス２０６に駆動電流を供給可能なフォロワ部５０と、制御部６０と、可変電流源２０９と、スイッチ２０５とを備えている。
【００４０】
そして、フォロワ部５０は、第１のトランジスタ２０２と第２のトランジスタ２０７と第３のトランジスタ２０８とを備えて構成されている。このフォロワ部５０は、ボルテージ・フォロワ機能を有する。なお、これら第１〜第３のトランジスタ２０２〜トランジスタ３０３は、ＮＰＮ型のバイポーラトランジスタである。
トランジスタ２０２は、ベースに第１の入力端子２０１aが接続され、コレクタに正電源ＶＣＣが接続され、エミッタに出力端子２０４が接続されている。また、トランジスタ２０７と、トランジスタ２０８とは、第１のカレントミラー回路４１を構成する。
【００４１】
そして、ミラー基準側となっているトランジスタ２０８は、コレクタに可変電流源２０９が接続され、エミッタに負電源ＧＮＤが接続され、基準電流を供給されている。また、トランジスタ２０８は、ベースとコレクタとをショートしている。そのため、ＮＰＮ型のトランジスタ２０８におけるベース・エミッタ間を形成するダイオードは、順方向電流に対して常時ＯＮの接続形態である。その結果、正電源ＶＣＣ、可変電流源２０９、トランジスタ２０８から負電源ＧＮＤに至る直流経路において、可変電流源２０９によって規定された電流が流れる。
【００４２】
一方、ミラー対象となるトランジスタ２０７と、トランジスタ２０８とは、それらのベースどうしが接続され、それらのエミッタはともに負電源ＧＮＤに接続されている。したがって、トランジスタ２０７のベース電位は、トランジスタ２０８のベース電位と同電位であり、それぞれのエミッタ電圧は負電源ＧＮＤの電位である。
このように、第１のカレントミラー回路４１を構成するトランジスタ２０７と、トランジスタ２０８とは、ミラー基準側のトランジスタ２０８に対するトランジスタ２０７のサイズ比で定められる規定比率の電流量が、トランジスタ２０８からトランジスタ２０７へとミラーされる。つまり、あたかも鏡に映されたかのように、入力した電流と同じ向きの電流が、規定比率の電流で出力される。
【００４３】
出力端子２０４と負電源ＧＮＤとの間の経路は、第１の電流経路２１と、第２の電流経路２２とに分岐する。これらのうち、第１の電流経路２１には、上述したカレントミラー回路として動作するトランジスタ２０７が接続されている。また、第２の電流経路２２には、スイッチ２０５及び容量性負荷２０６が直列に介挿されており、スイッチトキャパシタ回路が構成されている。このスイッチトキャパシタ回路は、エミッタフォロワ回路５００の出力端子２０４と負電源ＧＮＤとの間に、容量性負荷２０６が外部接続されていることを示す等価回路である。
【００４４】
また、エミッタフォロワ回路５００において、第２のトランジスタ２０７のベースと、第２の入力端子２０１ｂとの間に容量素子３０１が接続されている。
そして、制御部６０は、第４のトランジスタ３０２と、第５のトランジスタ３０３とより構成されている。制御部６０において、トランジスタ３０２は、ベースに第２の入力端子２０１ｂが接続され、コレクタに正電源ＶＣＣが接続されている。また、トランジスタ３０２のエミッタは、トランジスタ３０３のコレクタに接続されている。
【００４５】
そして、トランジスタ３０３は、トランジスタ２０７，トランジスタ２０８に対する第２のカレントミラー回路４２を構成している。すなわち、トランジスタ３０３のベースはトランジスタ２０７，トランジスタ２０８のベースに接続されている。そして、制御部６０は、第１のカレントミラー回路４１の電流変動を打ち消す機能を発揮する。  実施例１のエミッタフォロワ回路５００は、負荷インピーダンス２０６を駆動するエミッタフォロワ回路において、入力信号Ｖｉｎ＋，Ｖｉｎ−が入力される第１のトランジスタ２０２と、その第１のトランジスタ２０２に電流を供給する第２のトランジスタ２０７と、その第２のトランジスタ２０７とともに第１のカレントミラー回路４１を構成する第３のトランジスタ２０８と、を有するフォロワ部５０と、負荷インピーダンス２０６に流れる電流の変動成分ΔｉＬを打ち消す容量素子３０１と、第１のカレントミラー回路４１の電流変動−Δｉｃを打ち消す制御部６０と、を備えて構成されている。
【００４６】
このエミッタフォロワ回路５００において、入力信号Ｖｉｎ＋，Ｖｉｎ−に対して位相が逆の逆位相信号Ｖｉｎ−，Ｖｉｎ＋を、第２のトランジスタ２０７の制御端子に、容量素子３０１を介して入力されるように構成されている。
そして、このエミッタフォロワ回路５００において、制御部６０は、逆位相信号Ｖｉｎ−，Ｖｉｎ＋が入力される第４のトランジスタ３０２と、第３のトランジスタ２０８とともに第２のカレントミラー回路を構成し第４のトランジスタ３０２に電流を供給する第５のトランジスタ３０３と、を備えて構成されている。
【００４７】
そして、エミッタフォロワ回路５００が、Ａ／Ｄ変換器１０４（図１）等を駆動した時、そのＡ／Ｄ変換器１０４は、容量性負荷２０６で擬似的に等価される。その時、エミッタフォロワ回路５００が、スイッチ２０５のＯＮ−ＯＦＦに伴って、容量性負荷２０６に電荷をチャージ／ディスチャージする量は、第１の入力端子２０１ａの信号レベルに依存して変動する。その結果、容量性負荷２０６に流れる電流は、変動成分ΔｉＬだけ変化する。
【００４８】
一方、第２の入力端子２０１ｂの入力信号Ｖｉｎ−におけるＡＣ電位の変動成分は、容量素子３０１を介して、トランジスタ２０７，２０８のベース電位を変位させる。このベース電位の変位に応じて、トランジスタ２０７，２０８のコレクタ電流Ｉｃは、変動成分−Δｉｃだけ変化する。このコレクタ電流Ｉｃの変化に応じて、可変電流源２０９に流れる電流量は、柔軟に変動する。これらの変動電流成分−Δｉｃが、制御部６０を構成するトランジスタ３０２，３０３を流れる電流の変動成分Δｉｅによって打ち消された時、すなわち、Δｉｃ＝Δｉｅの時に、トランジスタ２０２に流れるエミッタ電流Ｉｅの変動成分は抑制される。つまり、エミッタフォロワ回路５００は、Δｉｃ＝Δｉｅの条件を満たせば、変動電流成分ΔｉＬを無視できる程に動作電流を増大させることなく、出力端子２０４における出力電圧Ｖｏｕｔの歪みを低減できる。
【００４９】
ここで、エミッタフォロワ回路５００において、出力電圧Ｖｏｕｔの歪みを低減する作用効果を、より詳しく説明する。第１のカレントミラー回路４１のトランジスタ２０７に流れるコレクタ電流Ｉｃは、変動成分−Δｉｃだけ変化する。この変動成分−Δｉｃと、制御部６０を構成するトランジスタ３０２，３０３に流れる電流の変動成分Δｉｅとが等しければ打ち消される。つまり、Δｉｃ＝Δｉｅの条件を満たす時、第２の入力端子２０１bを基準としたトランジスタ３０２，３０３のベース・エミッタ間電圧Ｖｂｅの変動量と、トランジスタ２０７のベース・エミッタ間電圧Ｖｂｅの変動量とは、相殺関係である。このように、第２の入力端子２０１bを基準とした電圧の変動成分が相殺されることによって、第２の入力端子２０１ｂにおける歪みを低減することができる。その結果、出力端子２０４における歪みも低減することができる。
【００５０】
このようにして、エミッタフォロワ回路５００は、出力端子２０４における歪みを低減することができる。
以上説明したように、本発明によれば、容量性負荷の容量が大きい時でも、歪みを低減することができる。また、動作速度が高速である時には、エミッタフォロワ回路に用いるトランジスタサイズを大きくする必要があり、その寄生容量も増大するが、動作速度が高速である時も、歪みを低減することができる。そして、エミッタフォロワ回路の動作電流を少なくしても出力電圧の歪みを低減できるエミッタフォロワ回路を実現できる。
【００５１】
特に、エミッタフォロワ回路の電流変動を抑えつつ、電流を制御しているカレントミラー回路のトランジスタのベース電位、すなわち入力端子における歪みを打ち消すことができる。従来技術では容量性負荷２０６の容量が小さい場合には、歪みを低減できたが、容量性負荷２０６の容量が大きい場合には、歪みを低減できなかった。本発明によれば、特に、高精度のＡ／Ｄ変換器１０４のように、等価的な容量性負荷２０６の容量が大きい時でも、歪みを低減することができる。
【００５２】
本発明によれば、変動電流成分を無視できる程に動作電流を増大させることなく、出力電圧の歪みを低減できるエミッタフォロワ回路を実現できる。
【実施例２】
【００５３】
図６は、本発明に係るエミッタフォロワ回路の実施例２を説明するための回路図である。実施例２のエミッタフォロワ回路６００は、共通の入力信号Ｖｉｎ＋，Ｖｉｎ−に対して複数の負荷インピーダンス（容量性負荷）２０６ａ，２０６ｂと、それら負荷インピーダンス２０６ａ，２０６ｂ毎に独立に駆動電流を供給して動作させることが可能な複数のフォロワ部５１，５２と、制御部６１，６２を構成する第４のトランジスタ３０２ａ，３０２ｂと、第５のトランジスタ３０３ａ，３０３ｂと、定電流源２０９ａ，２０９ｂと、スイッチ２０５ａ，２０５ｂとを備えている。
【００５４】
そして、第１のフォロワ部５１は、第１のトランジスタ２０２ａと、第２のトランジスタ２０７ａと、第３のトランジスタ２０８ａとより構成されている。また、第２のフォロワ部５２は、第１のトランジスタ２０２ｂと、第２のトランジスタ２０７ｂと、第３のトランジスタ２０８ｂとより構成されている。
【００５５】
そして、制御部６１は、第４のトランジスタ３０２ａと、第５のトランジスタ３０３ａとより構成されている。制御部６１において、トランジスタ３０２ａは、ベースに第２の入力端子２０１ｂが接続され、コレクタに正電源ＶＣＣが接続されている。また、トランジスタ３０２ａのエミッタは、トランジスタ３０３ａのコレクタに接続されている。トランジスタ３０３ａは、トランジスタ２０７ａ，２０８ａに対する第２のカレントミラー回路４５を構成している。すなわち、トランジスタ３０３ａのベースはトランジスタ２０７ａ，２０８ａのベースに接続されている。
【００５６】
また、制御部６２は、第４のトランジスタ３０２ｂと、第５のトランジスタ３０３ｂとより構成されている。制御部６２において、トランジスタ３０２ｂは、ベースに第１の入力端子２０１ａが接続され、コレクタに正電源ＶＣＣが接続されている。また、トランジスタ３０２ｂのエミッタは、トランジスタ３０３ｂのコレクタに接続されている。トランジスタ３０３ｂは、トランジスタ２０７ｂ，２０８ｂに対する第２のカレントミラー回路４６を構成している。すなわち、トランジスタ３０３ｂのベースはトランジスタ２０７ｂ，２０８ｂのベースに接続されている。
【００５７】
実施例２のエミッタフォロワ回路６００は、負荷インピーダンス２０６ａ，２０６ｂを駆動するエミッタフォロワ回路であって、入力信号Ｖｉｎ＋，Ｖｉｎ−が入力される第１のトランジスタ２０２ａ，２０２ｂと、その第１のトランジスタ２０２ａ，２０２ｂに電流を供給する第２のトランジスタ２０７ａ，２０７ｂと、その第２のトランジスタ２０７ａ，２０７ｂとともに第１のカレントミラー回路４３，４４を構成する第３のトランジスタ２０８ａ，２０８ｂと、を有するフォロワ部５１，５２と、負荷インピーダンス２０６ａ，２０６ｂに流れる電流の変動成分ΔｉＬを打ち消す容量素子３０１ａ，３０１ｂと、第１のカレントミラー回路４３，４４の電流変動−Δｉｃを打ち消す制御部６１，６２と、を備えて構成されている。
【００５８】
また、実施例２のエミッタフォロワ回路６００は、入力信号Ｖｉｎ＋，Ｖｉｎ−とは位相が逆の逆位相信号Ｖｉｎ−，Ｖｉｎ＋を、第２のトランジスタ２０７ａ，２０７ｂの制御端子に、容量素子３０１ａ，３０１ｂを介して入力する。
また、実施例２のエミッタフォロワ回路６００において、制御部６１，６２は、逆位相信号Ｖｉｎ−，Ｖｉｎ＋が入力される第４のトランジスタ３０２ａ，３０２ｂと、第３のトランジスタ２０８ａ，２０８ｂとともに第２のカレントミラー回路４５，４６を構成し第４のトランジスタ３０２ａ，３０２ｂに電流を供給する第５のトランジスタ３０３ａ，３０３ｂとを備えて構成されている。
【００５９】
また、実施例２のエミッタフォロワ回路６００は、共通の前記入力信号Ｖｉｎ＋，Ｖｉｎ−に対して複数の負荷インピーダンス２０６ａ，２０６ｂと、その負荷インピーダンス２０６ａ，２０６ｂ毎に独立動作可能な複数のフォロワ部５１，５２とを備えて構成されている。
実施例２のエミッタフォロワ回路６００は、容量性負荷２０６ａを駆動した時、スイッチ２０５ａのＯＮ−ＯＦＦに伴って、電荷をチャージ／ディスチャージする量は、第１の入力端子２０１aの信号レベルに依存して変動する。その結果、容量性負荷２０６ａに流れる電流は、変動成分ΔｉＬだけ変化する。
【００６０】
一方、第２の入力端子２０１ｂの入力信号Ｖｉｎ−におけるＡＣ電位の変動成分は、容量素子３０１ｂを介して、第１のカレントミラー回路４３のトランジスタ２０７ａ，２０８ａのベース電位を変位させる。このベース電位の変位に応じて、トランジスタ２０７a，２０８aのコレクタ電流Ｉｃは、変動成分−Δｉｃだけ変化する。このコレクタ電流Ｉｃの変化に応じて、定電流源２０９ａに流れる電流量は、柔軟に変動する。
【００６１】
これらの変動電流成分−Δｉｃが、制御部６１を構成するトランジスタ３０２ａ，３０３ａを流れる電流の変動成分Δｉｅによって打ち消された時、すなわち、Δｉｃ＝Δｉｅの時に、トランジスタ２０２に流れるエミッタ電流Ｉｅの変動成分は抑制される。つまり、エミッタフォロワ回路６００は、Δｉｃ＝Δｉｅの条件を満たせば、変動電流成分ΔｉＬを無視できる程に動作電流を増大させることなく、出力端子２０４ｂにおける出力電圧Ｖｏｕｔｂの歪みを低減できる。
【００６２】
ここで、エミッタフォロワ回路６００において、出力電圧Ｖｏｕｔｂの歪みを低減する作用効果を、より詳しく説明する。第１のカレントミラー回路４３のトランジスタ２０７ａに流れるコレクタ電流Ｉｃは、変動成分−Δｉｃだけ変化する。この変動成分−Δｉｃと、制御部６１を構成するトランジスタ３０２ａ，３０３ａに流れる電流の変動成分Δｉｅとが等しければ打ち消される。つまり、Δｉｃ＝Δｉｅの条件を満たす時、第２の入力端子２０１bを基準としたトランジスタ３０２ａ，３０３ａのベース・エミッタ間電圧Ｖｂｅの変動量と、トランジスタ２０７ａのベース・エミッタ間電圧Ｖｂｅの変動量とは、相殺関係である。このように、第２の入力端子２０１bを基準とした電圧の変動成分が相殺されることによって、第２の入力端子２０１ｂの歪みを低減することができる。その結果、出力端子２０４ｂにおける出力電圧Ｖｏｕｔｂの歪みも低減することができる。
【００６３】
さらに、エミッタフォロワ回路６００において、第１のカレントミラー回路４４のトランジスタ２０７ｂに流れる電流の変動成分−Δｉｃと、制御部６２を構成するトランジスタ３０２ｂ，トランジスタ３０３ｂに流れる電流の変動成分Δｉｅとの総和が等しくなった時に、第２の入力端子２０１aからみたトランジスタ３０２b，３０３b，２０７bのベース・エミッタ間電圧Ｖｂｅの変動量の総和がキャンセルされ、第１の入力端子２０１aにおける歪みを低減することができる。その結果、出力端子２０４ａにおける出力電圧Ｖｏｕｔａの歪みも低減することができる。
【００６４】
このようにして、エミッタフォロワ回路６００は、出力端子２０４ａ，２０４ｂにおける出力電圧Ｖｏｕｔａ，Ｖｏｕｔｂの歪みを低減することができる。
本発明によれば、変動電流成分を無視できる程に動作電流を増大させることなく、出力電圧の歪みを低減できるエミッタフォロワ回路を実現できる。
【産業上の利用可能性】
【００６５】
本発明は、バッファ等を構成するエミッタフォロワ回路に適用される。
【符号の説明】
【００６６】
１，１１  第１の電流経路
２，１２  第２の電流経路
４０  カレントミラー回路
４１，４３，４４  第１のカレントミラー回路
４２，４５，４６  第２のカレントミラー回路
５０，５１，５２  フォロワ部
６０，６１，６２  制御部
１０１  アナログ信号源
１０３  バッファ
１０４  Ａ／Ｄ変換器
１０５  ＤＳＰ
２００，３００，５００，６００  エミッタフォロワ回路
２０１a  第１の入力端子
２０１ｂ  第２の入力端子
２０２，２０２ａ，２０２ｂ  第１のトランジスタ（バイポーラトランジスタ）
２０３，２０９ａ，２０９ｂ  定電流源
２０４  出力端子
２０４a  第１の出力端子
２０４ｂ  第２の出力端子
２０５  スイッチ
２０６，２０６ｂ  負荷インピーダンス（容量性負荷）
２０７，２０７ａ，２０７ｂ  第２のトランジスタ
２０８，２０８ａ，２０８ｂ  第３のトランジスタ
２０９  可変電流源
３０１，３０１ａ，３０１ｂ  容量素子
３０２，３０２ａ，３０２ｂ  第４のトランジスタ
３０３，３０３ａ，３０３ｂ  第５のトランジスタ
【図１】
2014204427.tif 000007
【図２】
2014204427.tif 000008
【図３】
2014204427.tif 000009
【図４】
2014204427.tif 000010
【図５】
2014204427.tif 000011
【図６】
2014204427.tif 000012