(57)【要約】  【課題】  高速に高精度で所望の形状を有する半導体構造体を製造する製造方法を提供する。  【解決手段】  ｐ型のドーパントを含む半導体部１０中に、一部が主面１０ａに露出する、残余の領域１２に比べてｎ型のドーパントを多く含む第１領域１１を形成する準備工程と、半導体部１０の主面１０ａから局所的にプラズマを照射することにより、第１領域１１を除去する局所加工工程と、を含む、半導体構造体１００の製造方法である。【選択図】  図３
2014216530.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型のドーパントを含む半導体部中に、一部が主面に露出する、残余の領域に比べてｎ型のドーパントを多く含む第１領域を形成する準備工程と、
前記半導体部の前記主面側に対して、局所的にプラズマを照射することにより、前記第１領域を除去する局所加工工程と、を含む、半導体構造体の製造方法。
【請求項２】
前記準備工程において、前記第１領域は、前記ｎ型のドーパントの濃度が、前記残余の領域に向けて減少している、請求項１に記載の半導体構造体の製造方法。
【請求項３】
前記準備工程において、前記半導体部に前記ｐ型のドーパントとしてＢを含有させるとともに、前記ｎ型のドーパントとしてＰを含有させ、前記第１領域における前記ｎ型のドーパントの濃度を１×１０１６ａｔｏｍｓ／ｃｍ３以上とする、請求項１または２に記載の半導体構造体の製造方法。
【請求項４】
前記準備工程において、前記半導体部を、その厚み方向において前記主面側から順に前記第１領域と前記残余の領域とが位置するように形成する、請求項１乃至３のいずれかに記載の半導体構造体の製造方法。
【請求項５】
前記準備工程において、前記残余の領域の厚みは３５０ｎｍ以下である、請求項４に記載の半導体構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の形状を有する半導体構造体の製造方法に関する。
【背景技術】
【０００２】
半導体構造体を所望の形状に加工する手法として、局所的にプラズマを照射する手法が知られている。この手法（以下、局所プラズマ加工ということもある）は、プラズマを発生させる加工ツールを所望の加工量に応じて滞留時間を変動させながら走査するものである（例えば、特許文献１参照）。加工ツールの滞留時間を決定する演算は、デコンボリューションと呼ばれ、加工レート等をもとにシミュレーション等により求めることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１９５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、デコンボレーションにより精密に滞留時間を求めた場合であっても、局所プラズマ加工を行なうと所望の加工量と実際の加工量との間に誤差が生じる場合があった。このような誤差は、シミュレーションの誤差や、加工時の被加工体の温度変化に起因する加工レートの変化により生じる誤差、プラズマの発生量の変動による誤差、加工ツール走査時の位置ずれ、速度変動による誤差等に起因すると推察される。
【０００５】
本発明は、上述の事情のもと案出されたものであり、所望の加工形状を高い精度で得ることのできる半導体構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体構造体の製造方法の実施形態では、ｐ型のドーパントを含む半導体部中に、一部が主面に露出する、残余の領域に比べてｎ型のドーパントを多く含む第１領域を形成する準備工程と、
前記半導体部の前記主面側に対して、局所的にプラズマを照射することにより、前記第１領域を除去する局所加工工程と、を有するものである。
【発明の効果】
【０００７】
本発明によれば、所望の形状を有する半導体構造体の製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）〜（ｃ）は本発明の１つの実施形態に係る半導体構造体の製造工程の一例を示す断面図である。
【図２】（ａ）〜（ｅ）はそれぞれ、本発明の１つの実施例に係る半導体構造体の製造方法の各工程を示す断面図である。
【図３】図２（ｄ）までに示す工程を経て製造した被加工物に対して局所加工を行なったときの膜厚と除去量との相関を示す線図である。
【図４】図２（ａ）に示す工程を経て製造したエピタキシャル層１０Ｙの、厚み方向におけるドーパント量の分布を測定した結果を示す線図である。
【図５】比較例に係る被加工物に対して局所加工を行なったときの膜厚と除去量との相関を示す線図である。
【図６】比較例に係るエピタキシャル層の、厚み方向におけるドーパント量の分布を測定した結果を示す線図である。
【発明を実施するための形態】
【０００９】
本発明の半導体構造体の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
【００１０】
（半導体構造体の製造方法）
（準備工程）
まず、図１（ａ）に示すように、局所プラズマ加工を行なう被加工物として、半導体部１０を含む構造体を用意する。被加工物は、半導体部１０を含み、かつ、半導体部１０の主面１０ａが露出していれば特に限定されず、半導体部１０のみで構成されていても、他の構造体を含む複合体であってもよい。この例では、半導体部１０のみで構成される例を用いて説明する。
【００１１】
半導体部１０は、Ｓｉ，ＧａＡｓ，ＧａＮ，Ｇｅ，ＺｎＳｅ，ＣｄＳ，ＺｎＯ，ＧａＡｓ，ＩｎＰ，ＧａＮ，ＳｉＣ，ＳｉＧｅ等の材料からなる。この例では半導体部１０はＳｉからなる場合を例に説明する。半導体部１０は、ｐ型のドーパントを含んでいてもよいし、ｎ型のドーパントを含んでいてもよいし、意図したドーパントの添加のないノンドープのものであってもよいし、半導体部１０内でドーパントの濃度分布を有するものであってもよい。この例では、少なくとも１×１０１８ａｔｏｍｓ／ｃｍ３未満のｐ型のドーパントとしてＢを含んでなり、かつ、主面１０ａから離れるにつれてｐ型のドーパント濃度が低くなっているものを用いている。
【００１２】
半導体部１０は、少なくともｎ型のドーパントを含む第１領域１１を備える。第１領域１１は、半導体部１０の主面１０ａに露出する露出面１１ａを有する。露出面１１ａは、主面１０ａと一致してもよいし、主面１０ａの一部であってもよい。また、第１領域１１は半導体部１０の厚み方向において、均一な厚みであってもよいし、分布を有していてもよい。なお、第１領域１１は後述の局所加工工程において、積極的に除去される領域である。このため、第１領域１１の形状は、半導体部１０を所望の形状に加工する際の設計形状を基準として、半導体部１０と設計形状との差分の領域と同等とすることが好ましい。
【００１３】
このような第１領域１１に含有されるｎ型のドーパントとしては、半導体部１０を構成する材料に対応して適宜選定すればよいが、この例ではＰを用いる。第１領域１１のｎ型のドーパント濃度としては、半導体部１０のうち、第１領域１１を除く残余の領域１２よりも多ければよいが、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３以上とすることが好ましい。
【００１４】
第１領域１１を形成するには、主面１０ａ側からｎ型のドーパントを注入したり、熱拡散させたりしてもよいし、半導体部１０を引き上げ法やエピタキシャル成長により製造する際に、ドーパント量を調整することで所望の第１領域１１を作り込んでもよい。ドーパントを注入する方法は、主面１０ａ側からドーパントとなる不純物イオンを加速して打ち込むものであり、注入エネルギーの大きさにより所望の深さ位置までドーパントを注入させることができる。熱拡散によりドーパントを拡散させる場合には、加熱時間等により拡散深さを制御することができる。なお、第１領域１１を作り込むときに、主面１０ａのうち第１領域１１を形成する領域以外の領域にマスクを形成することで、面方向においても所望の形状を実現することができる。
【００１５】
なお、第１領域１１には、上述のｎ型のドーパントに加えてｐ型のドーパントを同時に
含んでいてもよい。
【００１６】
上述のようにして、被加工物としての半導体部１０を準備する。
【００１７】
（局所加工工程）
次に、図１（ｂ）に示すように、半導体部１０の主面１０ａ側から、プラズマを照射する。具体的には、加工ツール３０を主面１０ａと間隔をあけて対向配置し、加工ツールから半導体部１０に向けてプラズマを照射する。このような加工方法として、例えば、加工ツール３０として電極を用いたプラズマＣＶＭ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒｉｚａｔｉｏｎ  Ｍａｃｈｉｎｉｎｇ）等を利用することができる。
【００１８】
このようにして、半導体部１０にプラズマを照射することにより、第１領域１１を選択的に、かつ高速に除去することができる。このメカニズムは以下の通りと推察される。
【００１９】
まず、局所プラズマ加工を行なうために、加工ツール３０と被加工物（この例では半導体部１０）とに、高周波電力が印加される。より具体的には、加工ツール３０と被加工物を固定するステージ４０との間に高周波電力が印加される。ステージ４０は基準電位に接続されている。そして、加工ツール３０と被加工物との間で放電を生じさせ、プラズマを発生させることができる。ここで、第１領域１１は、残余の領域１２に比べてｎ型のドーパントを多く含んでいる。言い換えると、第１領域１１は残余の領域に比べて余剰の電子を多く有することとなる。このような電子を多く有する第１領域１１においては、プラズマの照射により加工を行なう際には、γ作用により残余の領域に比べ多くの２次電子を放出することとなる。このため、α作用に加えて、γ作用により電子が供給されることとなり、放電の維持に寄与し、プラズマ発生量を増大させ、結果として、第１領域１１におけるエッチングレートを残余の領域１２に比べて大きくすることができる。言い換えると、第１領域１１はプラズマ照射によるエッチングを促進する機能を有し、残余の領域１２は第１領域１１に比べエッチングレートが低くなるため擬似的なエッチングストップ層として機能するものとなる。このため、デコンボレーションの誤差等による影響を抑制して、安定して、高精度に、第１領域１１のみ優先的に除去することができる。さらに、ｎ型のドーパント濃度を高くすることで、高速に除去することが可能となる。言い換えると、半導体部１０から第１領域１１を優先的に除去して、残余の領域１２で形成される、所望の形状の半導体構造体１００を得ることができる。
【００２０】
第１領域１１を含む半導体部１０においてｐ型のドーパント量は特に限定されないが、第１領域１１においては、ｎ型のドーパントが電子を供給することに悪影響のない範囲の量とすることが好ましい。具体的には、第１領域１１において、ｐ型のドーパント濃度はｎ型のドーパント濃度よりも低いことが好ましい。
【００２１】
なお、上述の説明では、プラズマ加工法の一例として、大気圧プラズマＣＶＭ法を用い、かつ、加工ツール３０とステージ４０との間に高周波電力を印加する方式のものを用いて説明したが、この例には限定されない。例えば、加工ツール３０自体に陽極と陰極との機能を備えるものを用いてもよいし、プラズマアシスト化学エッチング（ＰＡＣＥ：Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）を用いてもよいし、プ
ラズマジェット法を用いてもよい。いずれの手法でも被加工物に向けてプラズマが衝突する構成となっているので、被加工物からγ作用により電子の放出が可能となり、同様の効果を奏する。
【００２２】
以上のような工程を経ることにより、図１（ｃ）に示すように、被加工物（半導体部１０）を第１領域１１を除く形状とすることで、高精度に所望の形状を有する半導体構造体１００を得ることができることを確認した。
【００２３】
（変形例１：第１領域１１のｎ型のドーパント濃度）
上述の準備工程において、第１領域１１におけるドーパント濃度は均一でなくてもよく、濃度勾配を有していてもよい。具体的には、露出面１１ａから残余の領域１２に向けてｎ型のドーパント濃度が減少するように、ｎ型のドーパント濃度に勾配をもたせてもよい。
【００２４】
このような濃度勾配は、第１領域１１を形成するときに予め濃度勾配を有するようにしてもよいし、濃度分布を有さない第１領域１１を形成した後に濃度勾配を持たせてもよい。
【００２５】
前者の場合には、主面１０ａ側からｎ型のドーパントを注入したり、熱拡散させたりするときの条件を調整したり、半導体部１０を引き上げ法やエピタキシャル成長により製造する際に、ドーパント供給量を調整することで所望の濃度勾配を形成できる。
【００２６】
後者の場合には、第１領域１１のなかでも残余の領域１２から離れた位置にｎ型のドーパント濃度の高い領域を作り込んだ後に、熱拡散等により濃度勾配を形成できる。第１領域１１のなかでも残余の領域１２から離れた位置（例えば露出面１１ａ）に高濃度のｎ型ドーパントを含む供給体を接触させて熱拡散させて形成してもよい。
【００２７】
擬似的なエッチングストップ層として機能する第１領域１１と残余の領域１２との境界に近づくにつれｎ型のドーパント濃度を減らすことで、設計形状に近づくに連れてエッチング速度を減少させて、より精密に所望の形状に加工することができる。
【００２８】
（変形例２：半導体部１０の構成）
上述の図１（ａ）に示す例では、平面視で、半導体部１０の一部において第１領域１１が形成されている例を用いて説明したが、半導体部１０は厚み方向において、主面１０ａ側から順に第１領域１１と残余の領域１２とが位置するような、積層体としてもよい。言い換えると、主面１０ａと露出面１１ａとが一致するとともに、第１領域１１の厚みまたは残余の領域１２の厚みが面内において略同一となるようにしてもよい。その場合には、第１領域１１または残余の領域１２の厚みを調整することにより、半導体部１０を所望の厚みまで薄層化させることができるものとなる。
【００２９】
より詳細には、第１領域１１の厚みを面内において略同一とする場合には、主面１０ａ側からの除去量を一定とすることができ、残余の領域１２の厚みを面内において略同一とする場合には、半導体構造体１００に残存させる半導体層（残余の領域１２）の面内における厚み分布を一定とすることができる。
【実施例】
【００３０】
本発明の実施形態の変形例２にかかる半導体構造体１００Ａを製造した。まず、図２（ａ）に示すように、Ｓｉ単結晶基板（Ｓｉウエハ）からなる半導体基板１０Ｘ上にＳｉのエピタキシャル層１０Ｙを形成した。
【００３１】
具体的には、半導体基板１０ＸはＣＺ法で形成したＳｉ単結晶基板を用いた。半導体基板１０Ｘの導電型は特に限定されず、不純物（ドーパント）濃度も適宜自由に設定することができるが、この例では、ドーパント濃度としては、１×１０１８以上１×１０２１ａｔｏｍｓ／ｃｍ３以下の相対的に高濃度のｐ＋＋のものを半導体基板１０Ｘとして採用した。
【００３２】
次に、半導体基板１０Ｘの上面にエピタキシャル層１０Ｙを成膜した。このエピタキシ
ャル層１０Ｙの一部が後の半導体部１０Ａおよび第１領域１１Ａとなる。
【００３３】
この例では、エピタキシャル層１０ＹはＳｉをエピタキシャル成長させてなり、そのドーパント濃度は、厚み方向に分布を有するものとした。
【００３４】
このようなエピタキシャル層１０Ｙのエピタキシャル成長の方法としては、半導体基板１０Ｘを加熱しながら、半導体基板１０Ｘの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）を採用した。このエピタキシャル層１０Ｙは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。また、真空中においてエピタキシャル成長させるため、その膜中の酸素含有量をＣＺ法で形成したシリコン基板に比べて極めて低く抑えることができる。具体的には、酸素濃度を１０１８ａｔｏｍｓ／ｃｍ３未満とすることができる。この酸素濃度は、ＣＺ法で形成したシリコン基板に比べて１／１０以下の値となっている。この例では、酸素濃度を３×１０１７ａｔｏｍｓ／ｃｍ３未満とすることができることを確認した。
【００３５】
ここで、エピタキシャル層１０Ｙ中の厚み方向における濃度分布について説明する。まず、ｐ型の不純物であるＢのドーパント濃度は、半導体基板１０Ｘから離れるにつれて減少し、半導体基板１０Ｘと接する側と反対側の表面において完全空乏層となるように形成した。また、厚みの途中において、ｎ型の不純物であるＰのドーパント濃度が１×１０１６ａｔｏｍｓ／ｃｍ３以上となるｎ型不純物領域１０Ｙａを有するように形成した。
【００３６】
ｎ型不純物領域１０Ｙａは、その内部においてＰの濃度分布を有し、厚みの途中から半導体基板１０Ｘから離れるにつれてＰの濃度が減少するような濃度勾配を有する。
【００３７】
このような濃度分布は成膜時に供給する不純物のガス量を調整することにより制御することができる。また、エピタキシャル層１０Ｙの厚みは、特に限定されないが、この例では２μｍ程度とした。
【００３８】
次に、図２（ｂ）に示すように、支持基板２０を準備した。支持基板２０は後の半導体部１０Ａを支持するものであり、強度、平坦度を有するものであれば特に限定されず自由に選択することができる。
【００３９】
支持基板２０を構成する材料としては、酸化アルミニウム単結晶（サファイア），石英，ニオブ酸リチウム単結晶，タンタル酸リチウム単結晶，ＳｉＣ基板，窒化ガリウム基板，ＧａＡｓ基板などを用いることができるが、本実施例では、支持基板２０としてＲ面のサファイアを採用した。
【００４０】
この支持基板２０の厚みとしては、例えば、４００〜８００〔μｍ〕の範囲が挙げられる。
【００４１】
次に、図２（ｃ）に示すように、エピタキシャル層１０Ｙの表面および支持基板２０の表面を活性化して両者を接触させることにより両者を接合させた。表面を活性化する手法としては、真空中でイオンビームや中性子ビームを照射して表面をエッチングして活性化する方法を用いた。
【００４２】
次に、図２（ｄ）に示すように、半導体基板１０Ｘ側から、エピタキシャル層１０Ｙの厚みの途中まで、研削，エッチング等の手段を用いて薄層化し、エピタキシャル層１０Ｙのｎ型不純物領域１０Ｙａを露出させた。なお、この工程で、ｎ型不純物領域１０Ｙａの一部が半導体基板１０Ｘ等とともに除去されてもよい。このような薄層化工程としては、
例えば、ドーパントの濃度差によりエッチングレートが変化する選択エッチングを行なうことが有効である。この例ではＢの濃度によりエッチングレートが変化するエッチャントを用いて選択エッチングを行なった。このようなエッチャントとして、フッ酸、硝酸、酢酸の混合液を例示できる。例えば、フッ酸，硝酸，酢酸の比率を１：３：８とした場合には、５．０×１０１８ａｔｏｍｓ／ｃｍ３〜５．０×１０１８ａｔｏｍｓ／ｃｍ３程度に閾値を有するものとなる。これらの混合比率を変化させることで、エッチングレート等を調整することができる。この選択エッチングを採用するために、Ｂの濃度が、ｎ型不純物領域１０Ｙａの半導体基板１０Ｘ側の面においてエッチャントの閾値濃度となるように、半導体基板１０Ｘ側からｎ型不純物領域１０Ｙａの領域に向けて徐々に減少するような分布をもつように、エピタキシャル層１０Ｙを形成した。
【００４３】
このような工程を経ることにより、支持基板２０の上面に薄層化されたエピタキシャル層１０Ｙの残部が位置する構成となった。ここで、この薄層化されたエピタキシャル層１０Ｙの残部が半導体部１０Ａとなる。半導体部１０Ａは、露出する上面（主面１０Ａａ）側から支持基板２０側に向けて順に、ｎ型不純物領域１０Ｙａで構成される第１領域１１Ａ，残余の領域１２Ａが積層された構成となっている。
【００４４】
次に、このような、支持基板２０上に半導体部１０Ａが積層されてなる被加工物に対して、その半導体部１０Ａの主面１０Ａａ側からプラズマを照射した。具体的には、まず、被加工物をプラズマ加工装置に設置した。プラズマ加工装置はステージ４０と電極からなる加工ツール３０とを有し、被加工物は、その支持基板２０側がステージ４０に接するように設置させ、その主面１０Ａａと加工ツール３０とが対向配置するように配置させた。次に、加工ツール３０と半導体部１０Ａの主面１０Ａａとの間にＨｅガスとＣＦ４，Ｏ２の混合ガスとを供給した状態で、ステージ４０と加工ツール３０との間に高周波電力を印加することで、プラズマを発生させた。このプラズマ照射時間（加工ツール３０と主面１０Ａａとの対向時間）を調整することでプラズマエッチング量を調整することができる。さらに、この加工ツール３０とステージ４０との相対位置を変えるよう走査することで、主面１０Ａａの全面において加工ツール３０を走査させてプラズマ照射することができる。
【００４５】
このようなプラズマ加工装置により、第１領域１１Ａを除去して、支持基板２０，残余の領域１２Ａからなる半導体構造体１００Ａを製造した。なお、このプラズマ加工装置による局所加工工程において、加工ツール３０を主面１０Ａａ全面にわたり等速で走査させた後に加工量（除去量）を測定した。
【００４６】
具体的には、加工ツール３０に印加する電圧を１００Ｗとし、走査速度を６００ｍｍ／ｍｉｎとした。加工前及び加工後の半導体部１０Ａの膜厚は、干渉式膜厚測定装置を用いて測定し、その差分を取ることにより加工量を算出した。
【００４７】
その測定結果を図３に示す。図３において、横軸は半導体部１０Ａの加工前の膜厚，縦軸は加工量である。また、図２（ａ）の状態で厚み方向におけるｐ型のドーパントであるＢの含有量とｎ型のドーパントであるＰの含有量とをＳＩＭＳで測定した結果を図４に示す。図４において、横軸左端は、エピタキシャル層１０Ｙの表面であり、右端が半導体基板１０Ｘとなっている。深さ０．８μｍ近傍における、Ｂの濃度が高濃度で一定となっている領域が半導体基板１０Ｘに相当する。なお、横軸の左端において（深さ０μｍ近傍において）Ｂ，Ｐの含有量が増えているがこれは、表面汚染によるものと推察される。また、Ｂについては、同位体１０Ｂ，１１Ｂ毎にその存在量を測定している。
【００４８】
次に比較例について説明する。図２（ａ）に示す工程において、ｎ型のドーパントを含有させないようにしてエピタキシャル層１０Ｙを成長させる以外は全て上記と同様にして
製造したものを比較例として、上述と同様の測定を行なった結果を、図５，図６に示す。
【００４９】
図３〜図６からも明らかなように、ｎ型のドーパント（不純物）を多く含む領域（第１領域１１Ａ）においてエッチングレートは高くなり、かつ、ドーパント濃度とエッチングレートとの間に相関があることを確認することができた。具体的には、ｎ型のドーパントを１×１０１６ａｔｏｍｓ／ｃｍ３以上含む場合には、ドーパント量の増加に応じてエッチングレート（単位加工に対する除去量）も線形的に高まるという相関関係を確認した。また、ｎ型のドーパントが１×１０１６ａｔｏｍｓ／ｃｍ３未満となると、ドーパント濃度とエッチングレートとの間に相関はなくなり、一定の低いエッチングレートとなる。すなわち、ｎ型のドーパント濃度を１×１０１６ａｔｏｍｓ／ｃｍ３以上含む領域は他の領域に比べて選択的にエッチングされ、ｎ型のドーパント濃度を１×１０１６ａｔｏｍｓ／ｃｍ３未満とした領域がエッチングストップ層としての機能を有するものとなる。
【００５０】
なお、図５からも明らかなように、ｐ型のドーパントに対しては、その量に依存せずに一定のエッチングレートを有する。このことからも、ｎ型のドーパント濃度がプラズマによる局所加工時のエッチングレートとして重要であることを確認できた。なお、加工ツール３０に印加する電力等を変更させたときも、一定となるエッチングレートの絶対値は異なるが、同様にドーパント濃度に依存せずに一定のエッチングレートを有することを確認した。
【００５１】
さらに、図３，図５を比較すると、ｐ型のドーパントのみを含む場合に比べ、ｎ型のドーパントを含む場合には、ｎ型のドーパント濃度を１×１０１６ａｔｏｍｓ／ｃｍ３未満とした領域におけるエッチングレートが低い値で一定となっている。すなわち、ｎ型のドーパントの濃度勾配によりエッチングストップ層としての機能をより有効に果たすものとなる。
【００５２】
さらに、図３と図５とについてさらに詳細に検討する。図３，図５ともに、同じ加工前膜厚において加工量にばらつきが生じている。これは、半導体部１０Ａ全面を走査するうちに半導体部１０Ａの温度が上昇し、エッチングレートが増加方向に変化することに起因すると推察される。言い換えると、同じ加工前膜厚における加工量のばらつきの幅が大きいほど、半導体部１０Ａの温度変化によりエッチングレートが大きく変動することを示す。
【００５３】
実施例は、図３に示すように、加工前膜厚が４５０ｎｍ近傍では加工量のばらつきが２０ｎｍ程度となっているが、その他の加工前膜厚部分ではばらつきは１０ｎｍ程度となっている。一方、比較例は、図５に示すように、殆どの膜厚において加工量のばらつきが２０ｎｍ程度となっている。以上より、実施例は比較例に比べ、プラズマ局所加工による温度変化が生じても安定してエッチングを行なうことができることを確認した。言い換えると、ｎ型のドーパントを含有させることにより、半導体部１０Ａの温度変化によるエッチングレート変化の発生を抑制し、安定して所望のエッチング量を実現できる。
【００５４】
ここで、ｎ型のドーパント濃度を１×１０１６ａｔｏｍｓ／ｃｍ３以上とした領域が、第１領域１１Ａに相当する。このため、第１領域１１Ａにおいては、残余の領域１２Ａに比べて積極的に除去され、第１領域１１Ａと残余の領域１２Ａとの境界においては、その境界面がエッチングストップ層として機能する。これにより、多少の局所加工工程における条件のズレが生じたとしても、所望位置を超えるエッチングの進行を抑制することができ、第１領域１１Ａのみを高効率で高精度に除去できるものとなる。
【００５５】
本実施例においては、残余の領域１２Ａの厚みを３５０ｎｍとした。言い換えると、支持基板２０の主面からの距離が３５０ｎｍを超える領域に第１領域１１Ａを形成した。こ
のように構成することにより、高精度にエッチングを停止すべき第１領域１１Ａと残余の領域１２Ａとの境界付近の厚みにおいてプラズマを安定して発生させることができるので好ましい。
【符号の説明】
【００５６】
１０，１０Ａ・・・半導体部
１０ａ，１Ａａ・・・主面
１１，１１Ａ・・・第１領域
１２，１２Ａ・・・残余の領域
１００，１００Ａ・半導体構造体
【図１】
2014216530.tif 000003
【図２】
2014216530.tif 000004
【図３】
2014216530.tif 000005
【図４】
2014216530.tif 000006
【図５】
2014216530.tif 000007
【図６】
2014216530.tif 000008