(57)【要約】      （修正有）【課題】臨界モードのスイッチング電源装置において、軽負荷時のスイッチング周波数を下げることによって、軽負荷時の効率を改善し、さらに、広範囲での効率を改善し、また、周波数を大きく変化させることを可能とする。【解決手段】臨界モードのスイッチング電源装置であって、負荷を検出し、検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げる。パルス発生器３は、負荷が設定値より軽い場合には、パルス信号の周波数の上限値を段階的に下げる方向に制御するスイッチング電源装置である。【選択図】図４
2014239620.tif 000002
【特許請求の範囲】
【請求項１】
臨界モードのスイッチング電源装置であって、
負荷を検出する負荷検出部を有し、
前記検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるスイッチング電源装置。
【請求項２】
コイルおよび半導体スイッチング素子の直列回路と、
前記半導体スイッチング素子に接続され、出力が取り出される整流回路と、
前記半導体スイッチング素子をスイッチングさせるパルス信号を発生するパルス発生器とを備え、
前記パルス発生器は、負荷が設定値より軽い場合には、前記パルス信号の周波数の上限値を段階的に下げる方向に制御される
請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング周波数の上限値を３段階以上に切り替える請求項１に記載のスイッチング電源装置。
【請求項４】
電源の定格に応じて前記スイッチング周波数を切り替える負荷の設定を変更する請求項１に記載のスイッチング電源装置。
【請求項５】
前記コイルに流れる電流のゼロを検出することによって、前記タイミングを検出する請求項２に記載のスイッチング電源装置。
【請求項６】
出力電圧のフィードバック電圧または前記フィードバック電圧と関連する電圧から前記負荷が軽い場合を検出する請求項２に記載のスイッチング電源装置。
【請求項７】
前記出力電圧のフィードバック電圧または前記フィードバック電圧と関連する電圧を閾値と比較することよって、前記通常動作状態を含む複数の状態の内の一の状態を検出する状態遷移検出部と、
検出された一の状態に応じて前記スイッチング周波数の上限値および前記閾値を設定する制御部と、
前記制御部によって設定された前記上限値の信号を前記パルス発生器に供給する可変周波数信号発振器と
を備える請求項６に記載のスイッチング電源装置。
【請求項８】
前記負荷が軽くなった場合に前記上限値を下げる閾値と、前記負荷が重くなった場合に前記上限値を上げる閾値との差が設定される請求項７に記載のスイッチング電源装置。
【請求項９】
前記複数の状態のそれぞれから前記通常状態に直接移行するリセット機能を有する請求項７に記載のスイッチング電源装置。
【請求項１０】
前記状態正検出部は、前記フィードバック電圧または前記フィードバック電圧と関連する電圧を複数の閾値と比較する複数の比較器と、
前記複数の比較器の内の一の出力を選択するセレクタとを有する
請求項７に記載のスイッチング電源装置。
【請求項１１】
臨界モードのスイッチング電源を制御する方法であって、
負荷を検出し、検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるスイッチング電源制御方法。
【請求項１２】
臨界モードのスイッチング電源装置を備える電子機器であって、
前記スイッチング電源装置は、
負荷を検出する負荷検出部を有し、
前記検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるものである電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電流を整流し、安定した直流電圧を生成するスイッチング電源装置に関し、特に、ＰＦＣ制御回路を有するスイッチング電源装置に関する。
【背景技術】
【０００２】
ＰＦＣ（Power Factor Correction：力率改善 ）制御ＩＣを有するスイッチング電源装置は、力率を改善することによって、高調波の発生を抑制することができる。この種のスイッチング電源装置として、負荷の状態に応じてスイッチング素子のスイッチング周波数を制御する構成（特許文献１乃至に３記載の電源装置）が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−０１９３２３号公報
【特許文献２】特開２０１１−２２９２５５号公報
【特許文献３】特開２０１２−０９０５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、周波数を２段階に切り替えるようにした電源装置が記載されている。この場合、周波数を大きく変更すると、切り替え時の動作の不安定が生じるので、周波数を大きく変化させることができない問題がある。
【０００５】
特許文献２には、フィードバック電圧を用いて軽負荷を検出して周波数を制御している。通常、フィードバック電圧を用いてＰＷＭ(Pulse Width Modulation)制御している場合に、同じフィードバック電圧を用いてＰＦＭ(Pulse Frequency Modulation)制御を割り込ませることは、動作アルゴリズムの点で非常に複雑であり、実現が難しい。
【０００６】
特許文献３は、次段のＤＣ−ＤＣコンバータ回路、負荷等からの情報を基にして軽負荷を判定するようにしている。制御を容易とできるが、他の回路からの情報を必要とする問題がある。
【０００７】
したがって、本開示の目的は、他の回路からの情報を必要としないで、スイッチング周波数の上限周波数を多段階に制限することができるスイッチング電源装置、スイッチング電源制御方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
上述の課題を解決するために、本開示は、臨界モードのスイッチング電源装置であって、
負荷を検出し、検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるスイッチング電源装置である。
【０００９】
さらに、本開示は、コイルおよび半導体スイッチング素子の直列回路と、
半導体スイッチング素子に接続され、出力が取り出される整流回路と、
半導体スイッチング素子をスイッチングさせるパルス信号を発生するパルス発生器とを備え、
パルス発生器によって、通常動作状態において、整流回路に流れる電流がゼロのタイミングで半導体スイッチング素子をＯＮするレベルとされ、出力電圧のフィードバック電圧に応じたタイミングで半導体スイッチング素子をＯＦＦするレベルとされるパルス信号が生成され、
パルス発生器は、負荷が設定値より軽い場合には、パルス信号の周波数の上限値を段階的に下げる方向に制御される
スイッチング電源装置である。
【発明の効果】
【００１０】
本開示によれば、臨界モードのスイッチング電源装置において、軽負荷時のスイッチング周波数を下げることによって、軽負荷時の効率を改善できる。さらに、段階的に周波数上限値を切り替えるので、広範囲での効率を改善でき、また、周波数を大きく変化させることができる。
【図面の簡単な説明】
【００１１】
【図１】従来の臨界モード方式のスイッチング電源装置の一例の接続図である。
【図２】従来のスイッチング電源装置の各部の波形を示す波形図である。
【図３】スイッチング電源装置の参考例の接続図である。
【図４】本開示の第１の実施の形態の接続図である。
【図５】本開示の第１の実施の形態におけるパルス発生器の一例のブロック図である。
【図６】本開示の第１の実施の形態における追加回路の一例のブロック図である。
【図７】本開示の第１の実施の形態における追加回路の他の例のブロック図である。
【図８】本開示の第１の実施の形態の状態切り替え制御の説明に用いる状態遷移を示す略線図である。
【図９】本開示の第１の実施の形態の状態切り替え制御の説明に用いる略線図である。
【図１０】本開示の第１の実施の形態における閾値のヒステリシス幅の設定の説明に用いる略線図である。
【図１１】本開示の第１の実施の形態における閾値のヒステリシス幅の設定の説明に用いる略線図である。
【図１２】本開示の第１の実施の形態における効率の改善の説明に用いる略線図である。
【図１３】本開示の第２の実施の形態の接続図である。
【発明を実施するための形態】
【００１２】
以下に説明する実施の形態は、本開示の好適な具体例であり、技術的に好ましい種々の限定が付されている。しかしながら、本開示の範囲は、以下の説明において、特に本開示を限定する旨の記載がない限り、これらの実施の形態に限定されないものとする。
以下の説明は、下記の順序にしたがってなされる。
＜１．電源装置の参考例＞
＜２．第１の実施の形態＞
＜３．第２の実施の形態＞
＜４．応用例＞
＜５．変形例＞
【００１３】
＜１．電源装置の参考例＞
図１乃至図３を参照して、臨界モードのＰＦＣ回路について説明する。臨界モードは、チョークコイルに設けた二次巻線によって整流用ダイオードを流れる電流のゼロ検出を行い、電流ゼロのタイミングで半導体スイッチング素子をＯＮさせるものである。電流がゼロになる前に半導体スイッチング素子をＯＮさせる制御方式は、連続モードと称される。ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉは、交流電源（商用電源）Ｖａｃの交流電圧を整流して全波整流電圧を平滑コンデンサＣｉに供給する。平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが出力される。
【００１４】
ブリッジ整流回路ＢＤの一方の出力端子（非接地側）がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端がダイオードＤ１を介して一方の出力端子に接続される。チョークコイルＬ１の他端とダイオードＤ１の接続点と、他方の出力端子との間に半導体スイッチング素子例えばＦＥＴ（Field Effect Transistor ；電界効果トランジスタ）Ｑ１のドレイン・ソースが接続される。ＦＥＴＱ１は、例えばＮチャンネルＦＥＴＱ１である。ＦＥＴＱ１のソース（他方の出力端子）が接地される。ＦＥＴＱ１のドレイン・ソース間に寄生ダイオードが存在する。ＦＥＴＱ１のゲートに対してドライバ１により形成されたドライブパルスが供給される。
【００１５】
ＦＥＴＱ１のドレインがダイオードＤ１を順方向に介してコンデンサＣｏの一端に接続される。コンデンサＣｏの他端が接地される。コンデンサＣｏの両端に出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔが負荷２に対して印加される。
【００１６】
ドライバ１には、パルス発生器３で発生したパルス信号が供給される。パルス発生器３には、例えばフリップフロップ、比較器等が含まれている。フリップフロップのセット入力として、ゼロ検出器４の出力パルスが供給される。ゼロ検出器４は、チョークコイルＬ１と電磁結合する検出コイルＬ２の電流を使用してチョークコイル電流がゼロとなるタイミングでパルスを発生する。
【００１７】
パルス発生器３のフリップフロップのリセット入力として電圧アンプ５の出力に対応するタイミングのパルスが供給される。電圧アンプ５の一方の入力端子には、抵抗６および７によって出力電圧Ｖout を分圧した電圧が供給され、その他方の入力端子には、基準電圧源８からの固定電圧が供給される。電圧アンプ５は、固定電圧と分圧電圧との差に応じた値の電圧を出力する。
【００１８】
パルス発生器３内には、ランプ波形発生器および比較器が設けられている。ランプ波形発生器は、ＦＥＴＱ１のゲートに供給されるパルス信号と同期するのこぎり波状のランプ波形を発生する。ランプ波形と電圧アンプ５の出力電圧とが比較器に供給され、比較器からは、電圧アンプ５の出力電圧がランプ波形と交叉するタイミングのエッジを有するリセットパルスが出力される。したがって、電圧アンプ５の出力電圧のレベルが低いほどリセットパルスが早いタイミングで発生し、ハイレベルの期間が短いパルス信号が生成される。フリップフロップから出力されるパルス信号がＦＥＴＱ１のゲートに対して供給される。
【００１９】
フリップフロップからは、ゼロ検出によってセットされてハイレベルとなり、比較器からのリセットパルスによってリセットされてローレベルとなるパルス信号が発生する。このパルス信号がドライバ１を介してドライブパルスとしてＦＥＴＱ１のゲートに供給される。ＦＥＴＱ１は、例えばＮチャンネル型であって、パルス信号のハイレベルの期間にＯＮする。ＯＮ期間では、コイルＬ１およびＦＥＴＱ１を通じて電流が流れる。ＦＥＴＱ１がＯＦＦすると、コイルＬ１およびダイオードＤ１を通じてコンデンサＣｏに対して電流が流れる。コンデンサＣｏの端子電圧が出力電圧Ｖout として取り出される。スイッチング電源装置（ＰＦＣ回路）は、整流された交流入力電圧を昇圧してより高い直流電圧へ変換する。
【００２０】
図２は、上述した電源装置の各部の波形を示す。Ｖinが入力交流電圧波形であり、Ｉinが入力電流波形である。ＰＦＣ制御によって、電流波形が電圧波形と同様の略正弦波状となり、力率が改善される。さらに、ＶD がＦＥＴＱ１のドレイン電圧である。ドレイン電圧ＶD のローレベルの期間がＦＥＴＱ１のＯＮ期間であり、ドレイン電圧ＶD のハイレベルの期間でＦＥＴＱ１のＯＦＦ期間である。ＩL がチョークコイルＬ１を流れるインダクタ電流である。
【００２１】
臨界モードのＰＦＣ回路の特長は、チョークコイルＬ１の電流ＩL がゼロになったことを検出し、半導体スイッチング素子のＦＥＴＱ１をオンさせることによって、インダクタ電流ＩL のゼロを基準に三角波が連続して現れるように制御する方式である。臨界モードでは入力電圧に応じてスイッチング周波数が変化するので、交流電圧の１周期の内で、電圧が高い箇所では周波数が低く、低い箇所では周波数が高いものとされる。さらに、半導体スイッチング素子であるＦＥＴＱ１のＯＮ期間は出力電圧からのフィードバックにより決まる。よって軽負荷時は、三角波のピーク電流も下がり、周波数は全体的に上昇する。
【００２２】
すなわち、負荷２が軽い場合には、出力電圧Ｖout （分圧電圧）が比較的高いので、電圧アンプ５の出力電圧が下がり、パルス発生器３のフリップフロップのリセットパルスの発生するタイミングが早くなる。したがって、ＦＥＴＱ１のＯＮ時間が短くなり、ピーク電流も下がり、周波数は全体的に上昇する。他方、負荷２が重い場合には、出力電圧Ｖout （分圧電圧）が比較的低いので、電圧アンプ５の出力電圧が上昇し、リセットパルスの発生するタイミングが遅くなる。したがって、ＦＥＴＱ１のＯＮ時間が長くなり、ピーク電流が上がり、周波数は全体的に下降する。
【００２３】
負荷２が軽い場合には、パルス発生器３およびドライバ１の動作限界の周波数までＦＥＴＱ１のスイッチング周波数が上昇することがある。その結果、ＦＥＴＱ１におけるスイッチングロスが大きくなり、効率が悪化する。ＦＥＴ以外の半導体スイッチング素子例えばＩＧＢＴ(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ）
を使用する場合も同様である。
【００２４】
軽負荷を検出して半導体スイッチング素子のスイッチング周波数を低下させることによって、効率を改善することができる。臨界モードのスイッチング電源装置の場合、発振器を備えていないので、可変周波数発振器を追加する必要がある。
【００２５】
図３は、スイッチング電源装置の参考例の構成を示す。図３に示すように、負荷電流経路中に検出抵抗９を挿入する。負荷検出回路１０によって、検出抵抗９における電圧降下を検出することによって、負荷を検出する。検出結果が可変周波数発振器１１に対して周波数制御電圧として供給される。可変周波数発振器１１の出力がパルス発生器３に供給され、軽負荷時には、パルス発生器３の発生するパルスの周波数の上限が可変周波数発振器１１の出力によって制限されるようにする。
【００２６】
このような構成によって負荷が軽い場合に、スイッチング周波数の上限を制限して効率を改善することができる。但し、軽負荷を精度良く検出するためには、検出抵抗９の抵抗値をある程度大きな値を選択する必要があり、検出抵抗９における損失が大きく、効率を充分に改善できないという問題点がある。
【００２７】
＜２．第１の実施の形態＞
図４は、本開示の第１の実施の形態の構成を示す。ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉは、交流電源（商用電源）Ｖａｃの交流電圧を整流して全波整流電圧を平滑コンデンサＣｉに供給する。平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが出力される。
【００２８】
ブリッジ整流回路ＢＤの一方の出力端子（非接地側）がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端がダイオードＤ１を介して一方の出力端子に接続される。チョークコイルＬ１の他端とダイオードＤ１の接続点と、他方の出力端子との間に半導体スイッチング素子例えばＮチャンネルＦＥＴＱ１のドレイン・ソースが接続される。ＦＥＴＱ１のソース（他方の出力端子）が接地され、ＦＥＴＱ１のゲートに対してドライバ１により形成されたドライブパルスが供給される。
【００２９】
ＦＥＴＱ１のドレインがダイオードＤ１を順方向に介してコンデンサＣｏの一端に接続される。コンデンサＣｏの他端が接地される。コンデンサＣｏの両端に出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔが負荷２に対して印加される。
【００３０】
ドライバ１には、パルス発生器３で発生したパルス信号が供給される。パルス発生器３には、例えばフリップフロップ、比較器等が含まれている。フリップフロップのセット入力として、ゼロ検出器４の出力パルスが供給される。ゼロ検出器４は、チョークコイルＬ１と電磁結合する検出コイルＬ２の電流がゼロとなるタイミングでパルスを発生する。
【００３１】
電圧アンプ５の一方の入力端子には、抵抗６および７によって出力電圧Ｖout を分圧した電圧が供給され、その他方の入力端子には、基準電圧源８からの固定電圧が供給される。電圧アンプ５は、固定電圧と分圧電圧との差に応じた値の電圧を出力する。電圧アンプ５の出力電圧がパルス発生器３に供給される。
【００３２】
本開示の第１の実施の形態では、電圧アンプ５の出力電圧から負荷を検出する。すなわち、電圧アンプ５の出力が破線で囲んで示す追加回路２０の状態遷移検出器２１に対して供給される。追加回路２０は、従来のＰＦＣ制御方式のスイッチング電源装置に対して追加された構成である。状態遷移検出器２１は、電圧アンプ５の出力電圧を閾値（スレッショルド電圧）と比較し、負荷の状態を判断する。
【００３３】
状態遷移検出器２１の出力が制御ロジック２２に供給される。制御ロジック２２は、状態遷移検出器２１の出力を受け取ってステータスを管理する。制御ロジック２２が周波数制御用発振器２３の発振周波数を複数の段階で切り替える。さらに、制御ロジック２２は、状態遷移検出器２１における閾値を複数の段階で切り替える。周波数制御用発振器２３の出力信号がパルス発生器３に供給される。
【００３４】
図５は、本開示の第１の実施の形態におけるパルス発生器３の一例を示す。電圧アンプ５の出力信号が比較器２４の一方の入力端子に供給される。比較器２４の他方の入力端子には、ランプ波形発生器（図示せず）の出力が供給される。ランプ波形発生器は、ＦＥＴＱ１のゲートに供給されるパルス信号と同期するランプ波形を発生する。ランプ波形と電圧アンプ５の出力電圧とが比較器２４に供給され、ランプ波形と電圧アンプ５の出力電圧アンプとが交叉するタイミングで、比較器２４からフリップフロップ２５のリセットパルスが出力される。フリップフロップ２５から出力されるパルス信号がドライバ１を介してＦＥＴＱ１のゲートに対して供給される。
【００３５】
ゼロ検出器４の出力信号とフリップフロップ２６の出力信号とがアンドゲート２７に供給される。フリップフロップ２６は、周波数制御用発振器２３の出力が供給され、軽負荷検出時の制御動作においては、パルス信号を出力し、通常動作（臨界モード）では、常にハイレベルの出力を発生するように、制御ロジック２２によって制御される。したがって、通常動作では、アンドゲート２７からは、従来と同様のゼロ検出出力が発生する。
【００３６】
アンドゲート２７の出力がフリップフロップ２５のセット入力とされる。アンドゲート２７は、フリップフロップ２６の出力がハイレベルの期間のゼロ検出器４の出力信号のみをフリップフロップ２５に対するセット入力とする。したがって、セット入力の周波数は、フリップフロップ２６（周波数制御用発振器２３）の出力の周波数を上限周波数とするものである。
【００３７】
フリップフロップ２５からは、アンドゲート２７の出力によってセットされてハイレベルとなり、比較器２４からのリセットパルスによってリセットされてローレベルとなるパルス信号が発生する。このパルス信号がドライバ１を介してドライブパルスとしてＦＥＴＱ１のゲートに供給される。ＦＥＴＱ１は、例えばＮチャンネル型であって、パルス信号のハイレベルの期間にＯＮする。ＯＮ期間では、コイルＬ１およびＦＥＴＱ１を通じて電流が流れる。ＦＥＴＱ１がＯＦＦすると、コイルＬ１およびダイオードＤ１を通じてコンデンサＣｏに対して電流が流れる。コンデンサＣｏの端子電圧が出力電圧Ｖout として取り出される。スイッチング電源装置（ＰＦＣ回路）は、整流された交流入力電圧を昇圧してより高い直流電圧へ変換する。
【００３８】
追加回路２０の一例の構成を図６に示す。状態遷移検出器２１が比較器３１と閾値３２とによって構成される。閾値は、制御ロジック２２によって値が可変されるものである。閾値３２に対して、ヒステリシス幅が設定される。ヒステリシス幅とは、負荷が軽くなった場合に周波数を下げる閾値と、負荷が重くなった場合に周波数を戻す閾値との差のことである。比較器３１の出力が制御ロジック２２に供給される。制御ロジック２２は、比較器３１の出力を受け取って閾値３２を切り替えると共に、周波数制御用発振器２３の発振周波数を切り替える。周波数制御用発振器２３の出力信号がパルス発生器３に供給される。
【００３９】
追加回路２０の他の例の構成を図７に示す。図７では、Ｎ個の比較器３１1 〜３１N と、各比較器に対するＮ個の閾値３２1 〜３２N と、比較器３１1 〜３１N の内の何れかの出力を選択するセレクタ３３とによって追加回路２０が構成される。セレクタ３３によって比較器３１1 〜３１N の内の何れかの出力が選択される。この選択によって、閾値を切り替えることができる。さらに、制御ロジック２２は、周波数制御用発振器２３の発振周波数を切り替える。周波数制御用発振器２３の出力信号がパルス発生器３に供給される。
【００４０】
本開示による電源装置の第１の実施の形態における各部の波形は、通常動作（臨界モード）では、図２に示したものと同様のものとなり、力率が改善される。制御ロジック２２による制御について、図８を参照して説明する。第１の実施の形態では、電圧アンプ５の出力電圧Ｖamp をモニタすることによって、負荷の変化を検出する。電圧Ｖamp によって、ＦＥＴＱ１のスイッチングのＯＮ期間が決まるので、軽負荷になれば、電圧Ｖamp が低下する。電圧Ｖamp が予め設定されている閾値を下回れば負荷が所定値よりも下がったと判断し、周波数制御用発振器２３によって決まる任意の周波数（ｆmax と表記する）以上に周波数が上がらないようにパルス発生器３が制御される。
【００４１】
図８に示すように、電圧アンプ５の出力電圧Ｖamp が低下する場合の状態遷移検出器２１の閾値を、（０．６５Ｖ→０．７Ｖ→０．７５Ｖ→０．８Ｖ→０．８５Ｖ）と切り替える。一方、電圧アンプ５の出力電圧Ｖamp が上昇する場合の状態遷移検出器２１の閾値を、（１．３Ｖ→１．２５Ｖ→１．２Ｖ→１．１５Ｖ→１．１Ｖ）と切り替える。各状態における周波数を戻す閾値と周波数を下げる閾値との差がヒステリシス幅となる。
【００４２】
通常動作において、（Ｖamp ＜０．６５Ｖ）まで低下すると、周波数制御用発振器２３の発振周波数が（ｆmax ＝１５０ｋHz）とされる。さらに、出力電圧Ｖamp が小さくなるにしたがって下記の通り、閾値および発振周波数ｆmax が段階的に切り替えられる。
【００４３】
（０．６５Ｖ≦Ｖamp ＜０．７Ｖ）の場合、（ｆmax ＝９０ｋHz）
（０．７Ｖ≦Ｖamp ＜０．７５Ｖ）の場合、（ｆmax ＝５０ｋHz）
（０．７５Ｖ≦Ｖamp ＜０．８Ｖ）の場合、（ｆmax ＝３０ｋHz）
（０．８Ｖ≦Ｖamp ＜０．８５Ｖ）の場合、（ｆmax ＝２０ｋHz）
【００４４】
一方、出力電圧Ｖamp が大きくなるにしたがって下記の通り、閾値および発振周波数ｆmax が段階的に切り替えられる。
【００４５】
（Ｖamp ＞１．３Ｖ）の場合、（ｆmax ＝３０ｋHz）
（Ｖamp ＞１．２５Ｖ）の場合、（ｆmax ＝５０ｋHz）
（Ｖamp ＞１．２Ｖ）の場合、（ｆmax ＝９０ｋHz）
（Ｖamp ＞１．１５Ｖ）の場合、（ｆmax ＝１５０ｋHz）
（Ｖamp ＞１．１Ｖ）の場合、通常動作
【００４６】
なお、状態数を５個以外の任意の数に決めるようにしても良い。好ましくは、３段階以上の状態変化とされる。その理由は、通常状態と軽負荷状態との２段階の切り替えの場合には、周波数の変化が大きくなりすぎて、制御が不安定となるおそれを回避するためである。さらに、各状態における周波数の値および閾値は、一例であって、任意の値に設定可能である。さらに、過渡的に重負荷へ遷移した場合、ＦＥＴＱ１の過電流の発生や出力電圧の低下を防ぐためにどの状態にあっても、通常動作へ復帰するリセット動作が可能とされている。例えば（ｆmax ＝２０ｋHz）の状態から一気に負荷が重くなった場合、通常動作までに段階的に状態を戻すと遅延が発生してＦＥＴＱ１の過電流の発生や出力電圧の低下の問題が発生する。リセット動作によってこのような問題が発生することを防止できる。
【００４７】
図９は、本開示の第１の実施の形態の閾値および周波数の制御を概略的に示すものである。上側の図は、出力電力Ｐout を横軸とし、ＦＥＴＱ１のスイッチング周波数ｆswを縦軸とするグラフである。出力電力Ｐout は、負荷と対応しており、負荷が軽くなるほど、出力電力Ｐout が低下する。所定の出力電力Ｐout まで負荷が低下するまでは、臨界モードの通常動作がなされる。下側の図は、出力電力Ｐout を横軸とし、電圧アンプ５の出力電圧Ｖamp を縦軸とするグラフである。
【００４８】
通常動作（臨界モード）では、周波数ｆswがＦ０で示すカーブのように、出力電力Ｐout に応じて変化し、電圧Ｖamp がＧ０で示すカーブのように、出力電力Ｐout に応じて変化する。負荷が軽くなり、電圧Ｖamp が閾値例えば０．６５Ｖより小さくなると、周波数ｆswが例えば１５０ｋHzに切り替わる。ヒステリシス幅によって、周波数が維持される。周波数の上限が設定されると、（Ｐout −Ｖamp ）のカーブがＧ１に変化する。
【００４９】
さらに負荷が軽くなると、カーブＧ１上でＶamp が低下する。電圧Ｖamp が閾値例えば０．７Ｖより小さくなると、周波数ｆswが例えば９０ｋHzに切り替わる。ヒステリシス幅によって、周波数が維持される。周波数が切り替わると、（Ｐout −Ｖamp ）のカーブがＧ２に変化する。以下、周波数が切り替わると共に、カーブがＧ３、Ｇ４、Ｇ５と変化し、周波数ｆswが最低の２０ｋHzまで下げられる。この制御が折れ曲がり線４１で表される。なお、図９のグラフは、周波数ｆswが段階的に変化し、各状態では、上限周波数で一定となるように表されている。これは、簡単化のためであり、各状態では、上限周波数を超えない範囲で周波数ｆswが多少変動する。
【００５０】
負荷が最も軽い状態において、負荷が重くなると、カーブＧ５上でＶamp が上昇する。電圧Ｖamp が閾値例えば１．３Ｖより大きくなると、周波数ｆswが例えば３０ｋHzに切り替わる。ヒステリシス幅によって、周波数が維持される。周波数が切り替わると、（Ｐout −Ｖamp ）のカーブがＧ４に変化する。以下、負荷が重くなるにしたがって、周波数が切り替わると共に、カーブがＧ３、Ｇ２、Ｇ１、Ｇ０と変化し、通常状態となる。この制御が折れ曲がり線４２で表される。
【００５１】
上述した制御の具体的な一例について説明する。１００Ｖ系の場合では、負荷率が２０％から周波数を低下させ始めて、負荷率が２％低下する毎に周波数を低下させる。２００Ｖ系の場合には、負荷率が５０％から周波数を低下させ始めて、負荷率が１０％低下する毎に周波数を低下させる。なお、負荷率とは、定格負荷に対しての実負荷の割合のことであり、上述した電圧Ｖamp の値と負荷率とが対応している。定格２００Ｗの電源ならば、４０Ｗの時が負荷率２０％ということになる。軽負荷とは、例えば１００Ｗ〜３００Ｗの定格の電源で負荷率が１０％〜３０％のことである。
【００５２】
本開示の第１の実施の形態では、周波数を切り替える場合に、閾値も切り替えている。閾値の切り替えが必要な理由を図１０および図１１を参照して説明する。一般的に電圧をモニタしてある閾値によって動作状態を切り替える際には、閾値にヒステリシス幅を設けて、動作が不安定にならないようにする必要がある。加えて本開示の第１の実施の形態では、周波数を切り替えるとアンプ出力電圧Ｖamp も変化してしまうので、閾値の切り替えを行わない場合、ヒステリシス幅の設定が非常に困難になる。
【００５３】
例えばヒステリシス幅を小さく設定した場合の（出力電力Ｐout −アンプ出力電圧Ｖamp ）のグラフを図１０に示す。重負荷から軽負荷に変化し、アンプ出力電圧Ｖamp が閾値に達し、（Ｐout −Ｖamp ）のカーブが切り替わり、周波数が下げられる。周波数が下がったことによって、アンプ出力電圧Ｖamp が上昇し、周波数を戻す閾値よりＶamp が大となり、周波数が元に戻される。このように、周波数の切り替えが不安定となる。
【００５４】
図１１は、ヒステリシス幅を大きく設定した場合の（Ｐout −Ｖamp ）のグラフを示す。この場合では、周波数のき切り替えが不安定となる問題を回避できる。しかしながら、軽負荷から重負荷へ戻る際の負荷の変化量が大きくなりすぎる問題がある。この結果、ピーク電流が大きくなってしまい、効率の低下やピーク電流に合わせた設計（コストアップ等）が必要になるデメリットが生じる。
【００５５】
本開示の第１の実施の形態では、制御ロジック２２によって、状態（すなわち、発振周波数および閾値）を管理しており、発振周波数が切り替えられた場合には、切り替え後の周波数の（Ｐout −Ｖamp ）のカーブに応じて適切な閾値が設定される。したがって、ヒステリシス幅が狭すぎたり、広すぎたりする問題を回避することができる。そして、常に現状の状態を把握する事で、段階的に周波数を下げることができ、急に大きく周波数を変えることがなく、最終的に周波数を大きく下げることができる。
【００５６】
図１２は、出力電力Ｐout と効率の関係を示すカーブと、出力電力Ｐout と周波数ｆswの関係を示すカーブとを示す。図１２において、周波数ｆswは、通常動作（ＣＲＭと表す）から上述したように、１５０ｋHz、９０ｋHz、５０ｋHz、３０ｋHz、２０ｋHzと順に下げるようにしている。出力電力Ｐout が小さい範囲（負荷が軽い範囲）では、周波数ｆswが低い方が効率が良い。但し、ｆswを２０ｋHzとしたままで、負荷が重くなると、ピーク電流が大きくなるので、負荷が軽くなるにしたがって、徐々に周波数ｆswをより低いものに切り替えるようにしている。その結果、ピーク電流が大きくなることを防止しつつ効率を良いものとできる。
【００５７】
本開示の第１の実施の形態の作用効果を下記に示す。
１．軽負荷時に周波数を下げるので、スイッチングロスを低減して軽負荷時の効率を改善できる。
２．段階的に周波数制限値を切り替えることによって、広範囲での効率改善が可能である。
３．段階的に周波数制限値を切り替えることによって、より大きく周波数を下げることができる。
４．制御回路の内部信号（電圧アンプ５の出力電圧）によって軽負荷を検出するので、出力ラインの検出抵抗などの余計なロス・部品コストを発生させずに実現することができる。
【００５８】
＜３．第２の実施の形態＞
図１３を参照して本開示の第２の実施の形態について説明する。第２の実施の形態は、入力交流電源Ｖacの値が複数種類存在する場合に適用される。日本の場合では、入力交流電源Ｖacの値が１００Ｖであるが、海外では、この値が２００Ｖの場合もある。入力交流電源Ｖacに対してダイオードブリッジＢＤと並列に、整流用のダイオード４１ａおよび４１ｂが接続される。整流出力が交流（ＡＣ）検出器４２に供給される。
【００５９】
ＡＣ検出器４２は、整流出力から入力交流電源Ｖacの値が例えば１００Ｖおよび２００Ｖの何れかであるかを判別し、判別結果に応じた判別信号を発生する。この判別信号が制御ロジック２２に供給される。制御ロジック２２は、入力交流電源Ｖacが１００Ｖの場合の複数の周波数の値と複数の閾値と、入力交流電源Ｖacが２００Ｖの場合の複数の周波数の値と複数の閾値とをそれぞれ設定することができる。ＡＣ検出器４２の判別信号に応じて周波数および閾値を設定するようになされる。
【００６０】
本開示の第２の実施の形態は、上述した第１の実施の形態と同様の作用効果を奏することができる。さらに、入力交流電源を判別して判別結果に応じて最適な周波数および閾値を自動的に設定することができる。
【００６１】
＜４．応用例＞
上述した本開示は、ＡＣアダプタ、テレビジョン受像機等の電子機器のスイッチング電源装置等に適用することができる。
【００６２】
＜５．変形例＞
以上、本開示の実施の形態について具体的に説明したが、上述の各実施の形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。例えば、上述の実施の形態において挙げた構成、方法、工程、形状、材料および数値などはあくまでも例に過ぎず、必要に応じてこれと異なる構成、方法、工程、形状、材料および数値などを用いても良い。
【００６３】
なお、本開示は、以下のような構成も取ることができる。
（１）
臨界モードのスイッチング電源装置であって、
負荷を検出する負荷検出部を有し、
前記検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるスイッチング電源装置。
（２）
コイルおよび半導体スイッチング素子の直列回路と、
前記半導体スイッチング素子に接続され、出力が取り出される整流回路と、
前記半導体スイッチング素子をスイッチングさせるパルス信号を発生するパルス発生器とを備え、
前記パルス発生器は、負荷が設定値より軽い場合には、前記パルス信号の周波数の上限値を段階的に下げる方向に制御される
（１）に記載のスイッチング電源装置。
（３）
前記スイッチング周波数の上限値を３段階以上に切り替える（１）（２）の何れかに記載のスイッチング電源装置。
（４）
電源の定格に応じて前記スイッチング周波数を切り替える負荷の設定を変更する（１）乃至（３）の何れかに記載のスイッチング電源装置。
（５）
前記コイルに流れる電流のゼロを検出することによって、前記タイミングを検出する（２）乃至（４）の何れかに記載のスイッチング電源装置。
（６）
出力電圧のフィードバック電圧または前記フィードバック電圧と関連する電圧から前記負荷が軽い場合を検出する（２）乃至（５）の何れか請求項２に記載のスイッチング電源装置。
（７）
前記出力電圧のフィードバック電圧または前記フィードバック電圧と関連する電圧を閾値と比較することよって、前記通常動作状態を含む複数の状態の内の一の状態を検出する状態遷移検出部と、
検出された一の状態に応じて前記スイッチング周波数の上限値および前記閾値を設定する制御部と、
前記制御部によって設定された前記上限値の信号を前記パルス発生器に供給する可変周波数信号発振器と
を備える（２）乃至（６）の何れかに記載のスイッチング電源装置。
（８）
前記負荷が軽くなった場合に前記上限値を下げる閾値と、前記負荷が重くなった場合に前記上限値を上げる閾値との差が設定される（７）に記載のスイッチング電源装置。
（９）
前記複数の状態のそれぞれから前記通常状態に直接移行するリセット機能を有する（７）に記載のスイッチング電源装置。
（１０）
前記状態正検出部は、前記フィードバック電圧または前記フィードバック電圧と関連する電圧を複数の閾値と比較する複数の比較器と、
前記複数の比較器の内の一の出力を選択するセレクタとを有する
（７）に記載のスイッチング電源装置。
（１１）
臨界モードのスイッチング電源を制御する方法であって、
負荷を検出し、検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるスイッチング電源制御方法。
（１２）
臨界モードのスイッチング電源装置を備える電子機器であって、
前記スイッチング電源装置は、
負荷を検出する負荷検出部を有し、
前記検出された負荷が設定値より軽い場合には、スイッチング周波数の上限値を段階的に下げるものである電子機器。
【符号の説明】
【００６４】
ＢＤ・・・ブリッジ整流回路
Ｖac・・・入力交流電源
Ｌ１・・・チョークコイル
Ｌ２・・・検出コイル
Ｑ１・・・ＦＥＴ
１・・・ドライバ
２・・・負荷
３・・・パルス発生器
４・・・ゼロ検出器
５・・・電圧アンプ
２１・・・状態遷移検出器
２２・・・制御ロジック
【図１】
2014239620.tif 000003
【図２】
2014239620.tif 000004
【図３】
2014239620.tif 000005
【図４】
2014239620.tif 000006
【図５】
2014239620.tif 000007
【図６】
2014239620.tif 000008
【図７】
2014239620.tif 000009
【図８】
2014239620.tif 000010
【図９】
2014239620.tif 000011
【図１０】
2014239620.tif 000012
【図１１】
2014239620.tif 000013
【図１２】
2014239620.tif 000014
【図１３】
2014239620.tif 000015