(57)【要約】【課題】レベルシフトスイッチの信号伝達時間を高速化する。【解決手段】一つの実施形態によれば、レベルシフトスイッチは、第１入力信号が第１入出力端子に入力され、第１出力信号が第２入出力端子から出力され、第２入力信号が前記第２入出力端子に入力され、第２出力信号が前記第１入出力端子から出力される。レベルシフトスイッチは、伝送回路、第１のＭＯＳトランジスタ、第２のＭＯＳトランジスタ、及びワンショットパルス生成回路が設けられる。【選択図】  図２
2014090288.tif 000002
【特許請求の範囲】
【請求項１】
第１入力信号が第１入出力端子に入力され、第１出力信号が第２入出力端子から出力され、第２入力信号が前記第２入出力端子に入力され、第２出力信号が前記第１入出力端子から出力されるレベルシフトスイッチであって、
一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続される第１トランジスタを有し、前記第１入出力端子と前記第２入出力端子間で信号を伝送する伝送回路と、
一端が第１電源に接続され、他端が前記第１入出力端子に接続される第２トランジスタと、
一端が第２電源に接続され、他端が前記第２入出力端子に接続される第３トランジスタと、
前記第１入出力端子を介して入力される第１信号が遅延回路を経由しないで入力される第４トランジスタと、前記第１信号を遅延及び反転した第２信号が入力され、一端側からワンショットパルス信号を出力し、他端が前記第４トランジスタに接続される第５トランジスタとを有し、前記第１入出力端子と前記第２入出力端子の間に設けられ、前記ワンショットパルス信号を前記第２及び第３トランジスタに出力するワンショットパルス生成回路と、
を具備することを特徴とするレベルシフトスイッチ。
【請求項２】
前記第１信号は、前記第１入出力端子の信号レベルと前記第２入出力端子の信号レベルを論理演算した信号であり、前記第４トランジスタの制御端子に入力されることを特徴とする請求項１に記載のレベルシフトスイッチ。
【請求項３】
前記ワンショットパルス生成回路は、第６トランジスタが更に設けられ、
前記第４トランジスタは、制御端子が前記第１入出力端子に接続され、
前記第６トランジスタは、制御端子が前記第２入出力端子に接続され、一端が前記第４トランジスタの一端に接続され、
前記第１信号は、前記第１入出力端子の信号レベルと前記第２入出力端子の信号レベルを論理演算した信号である
ことを特徴とする請求項１に記載のレベルシフトスイッチ。
【請求項４】
前記ワンショットパルス回路は、一端が前記第２電源に接続され、他端が前記第５トランジスタの一端に接続される第１抵抗が更に設けられることを特徴とする請求項１乃至３のいずれか１項に記載のレベルシフトスイッチ。
【請求項５】
前記ワンショットパルス回路は、第１電圧検出回路、第２電圧検出回路、第１Ｐｃｈ  ＭＯＳトランジスタ、及び第１プルアップ抵抗が更に設けられ、
前記１電圧検出回路は、前記第１入出力端子の電圧を検出し、
前記２電圧検出回路は、前記第２入出力端子の電圧を検出し、
前記第１Ｐｃｈ  ＭＯＳトランジスタは、一端が前記第２電源に接続され、他端が前記第５トランジスタの一端に接続され、制御端子に前記１電圧検出回路の検出電圧と前記２電圧検出回路の検出電圧の論理演算した第３信号が入力され、
前記第１プルアップ抵抗は、一端が前記第２電源に接続され、他端が前記第５トランジスタの一端側に接続され、
前記第１信号の反転及び遅延された第４信号と前記第３信号が論理演算され、反転された信号が前記第２信号となる
ことを特徴とする請求項１乃至３のいずれか１項に記載のレベルシフトスイッチ。
【請求項６】
前記第４及び第５トランジスタは、Ｎｃｈ  ＭＯＳトランジスタであることを特徴とする請求項１乃至５のいずれか１項に記載のレベルシフトスイッチ。
【請求項７】
前記第６トランジスタは、Ｎｃｈ  ＭＯＳトランジスタであることを特徴とする請求項３に記載のレベルシフトスイッチ。
【請求項８】
前記ワンショットパルス回路は、第１シュミット回路、第２シュミット回路、及び第１の２入力ＮＡＮＤ回路が更に設けられ、
前記第１シュミット回路は、入力側が前記第1入出力端子に接続され、
前記第２シュミット回路は、入力側が前記第２入出力端子に接続され、
前記第１の２入力ＮＡＮＤ回路は、入力側が前記第１シュミット回路の出力側と前記第２シュミット回路の出力側に接続され、論理演算した前記第１信号を出力する
ことを特徴とする請求項１乃至７のいずれか１項に記載のレベルシフトスイッチ。
【請求項９】
前記伝送回路は、第２抵抗と第３抵抗が更に設けられ、
前記第２抵抗は、一端が前記第１電源に接続され、他端が前記第１入出力端子に接続され、
前記第３抵抗は、一端が前記第２電源に接続され、他端が前記第２入出力端子に接続される
ことを特徴とする請求項１乃至８のいずれか１項に記載のレベルシフトスイッチ。
【請求項１０】
第１電源が供給されて信号処理を行う第１回路と、
前記第１電源の電圧以上の電圧を有する第２電源が供給されて信号処理を行う第２回路と、
第１入力信号が第１入出力端子に入力され、第１出力信号が第２入出力端子から出力され、第２入力信号が前記第２入出力端子に入力され、第２出力信号が前記第１入出力端子から出力されるレベルシフトスイッチと、
を具備し、
前記レベルシフトスイッチは、
一端が前記第１入出力端子に接続され、他端が前記第２入出力端子に接続される第１トランジスタを有し、前記第１入出力端子と前記第２入出力端子間で信号を伝送する伝送回路と、
一端が第１電源に接続され、他端が前記第１入出力端子に接続される第２トランジスタと、
一端が第２電源に接続され、他端が前記第２入出力端子に接続される第３トランジスタと、
前記第１入出力端子を介して入力される第１信号が遅延回路を経由しないで入力される第４トランジスタと、前記第１信号を遅延及び反転した第２信号が入力され、一端側からワンショットパルス信号を出力し、他端が前記第４トランジスタに接続される第５トランジスタとを有し、前記第１入出力端子と前記第２入出力端子の間に設けられ、前記ワンショットパルス信号を前記第２及び第３トランジスタに出力するワンショットパルス生成回路と、
を有する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、レベルシフトスイッチ、レベルシフトスイッチを備えた電子機器に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などから構成され、論理回路や順序回路を備える半導体集積回路（ＬＳＩ）や電源電圧の異なる電源システムを有する電子機器には、異なる電源間で、信号レベルをレベルシフトするレベルシフターが設けられる。レベルシフターには、一方向だけ信号を流す片方向タイプのものと、両方向に信号を流す双方向タイプのものとがある。
【０００３】
近年、民生用電子機器及び産業用電子機器の高機能化、高速化、多電源化の進展に伴い、レベルシフトスイッチが多数用いられている。双方向タイプのレベルシフターでは、方向切り替え信号（ＤＩＲ制御信号）が不要なタイプで、高速動作ができるものが要求される。この双方向タイプのレベルシフターの中に、半導体スイッチ回路を基本としたレベルシフトスイッチがある。レベルシフトスイッチは、高速性がより強く要求されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１１９９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態は、信号伝達時間を高速化することができるレベルシフトスイッチ、レベルシフトスイッチを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、レベルシフトスイッチは、第１入力信号が第１入出力端子に入力され、第１出力信号が第２入出力端子から出力され、第２入力信号が第２入出力端子に入力され、第２出力信号が第１入出力端子から出力される。レベルシフトスイッチは、伝送回路、第２トランジスタ、第３トランジスタ、及びワンショットパルス生成回路が設けられる。伝送回路は、一端が第１入出力端子に接続され、他端が第２入出力端子に接続される第１トランジスタを有し、第１入出力端子と第２入出力端子間で信号を伝送する。第２トランジスタは、一端が第１電源に接続され、他端が第１入出力端子に接続される。第３トランジスタは、一端が第２電源に接続され、他端が第２入出力端子に接続される。ワンショットパルス生成回路は、第１入出力端子を介して入力される第１信号が遅延回路を経由しないで入力される第４トランジスタと、第１信号を遅延及び反転した第２信号が入力され、一端側からワンショットパルス信号を出力し、他端が第４トランジスタに接続される第５トランジスタとを有し、第１入出力端子と第２入出力端子の間に設けられ、ワンショットパルス信号を第２及び第３トランジスタに出力する。
【０００７】
更に、他の実施形態によれば、電子機器は、第１回路、第２回路、及びレベルシフトスイッチが設けられる。第１回路は、第１電源が供給されて信号処理を行う。第２回路は、第１電源の電圧以上の電圧を有する第２電源が供給されて信号処理を行う。レベルシフトスイッチは、第１入力信号が第１入出力端子に入力され、第１出力信号が第２入出力端子から出力され、第２入力信号が前記第２入出力端子に入力され、第２出力信号が前記第１入出力端子から出力される。レベルシフトスイッチは、一端が第１入出力端子に接続され、他端が第２入出力端子に接続される第１トランジスタを有し、第１入出力端子と第２入出力端子間で信号を伝送する伝送回路と、一端が第１電源に接続され、他端が第１入出力端子に接続される第２トランジスタと、一端が第２電源に接続され、他端が第２入出力端子に接続される第３トランジスタと、第１入出力端子を介して入力される第１信号が遅延回路を経由しないで入力される第４トランジスタと、第１信号を遅延及び反転した第２信号が入力され、一端側からワンショットパルス信号を出力し、他端が第４トランジスタに接続される第５トランジスタとを有し、第１入出力端子と第２入出力端子の間に設けられ、ワンショットパルス信号を第２及び第３トランジスタに出力する。
【図面の簡単な説明】
【０００８】
【図１】第一の実施形態に係る電子機器の概略構成を示す図である。
【図２】第一の実施形態に係るレベルシフトスイッチの構成を示す回路図である。
【図３】第一の実施形態に係るワンショットパルス生成回路の構成を示す回路図である。
【図４】第一の実施形態に係る比較例のワンショットパルス生成回路の構成を示す回路図である。
【図５】第一の実施形態に係るレベルシフトスイッチの動作を説明する図である。
【図６】第一の実施形態に係るレベルシフトスイッチの動作を示すタイミングチャート。
【図７】第一の実施形態に比較例のレベルシフトスイッチの動作を説明する図である。
【図８】第一の実施形態に係る比較例のレベルシフトスイッチの動作を示すタイミングチャート。
【図９】第一の実施形態に係る信号伝達時間を説明する図である。
【図１０】第二の実施形態に係るワンショットパルス生成回路の構成を示す回路図である。
【図１１】第三の実施形態に係る負荷が重い場合を説明する図である。
【図１２】第三の実施形態に係わるワンショットパルス生成回路の構成を示す回路図である。
【図１３】第三の実施形態に係わる負荷が重い場合のレベルシフトスイッチの動作を示すタイミングチャート。
【図１４】第四の実施形態に係わるレベルシフトスイッチの構成を示す回路図である。
【図１５】第四の実施形態に係わるワンショットパルス生成回路の構成を示す回路図である。
【図１６】第五の実施形態に係わるレベルシフトスイッチの構成を示す回路図である。
【図１７】第五の実施形態に係わるワンショットパルス生成回路の構成を示す回路図である。
【発明を実施するための形態】
【０００９】
以下本発明の実施形態について図面を参照しながら説明する。
【００１０】
（第一の実施形態）
まず、本発明の第一の実施形態に係るレベルシフトスイッチ、レベルシフトスイッチを備えた電子機器について、図面を参照して説明する。図１は電子機器の概略構成を示す図である。図２はレベルシフトスイッチの構成を示す回路図である。図３はワンショットパルス生成回路の構成を示す回路図である。図４は比較例のワンショットパルス生成回路の構成を示す回路図である。本実施形態では、双方向タイプのレベルシフトスイッチの信号伝達時間を高速化している。
【００１１】
図１に示すように、電子機器９０は、レベルシフトスイッチ１、ＶｃｃＡシステム（第１電源システム）２、及びＶｃｃＢシステム（第２電源システム）３が設けられる。ＶｃｃＡシステム（第１電源システム）２は、高電位側電源（第１電源）ＶｃｃＡが供給され、信号処理や演算処理等を実行する。ＶｃｃＢシステム（第２電源システム）３は、高電位側電源（第２電源）ＶｃｃＢが供給され、信号処理等を実行する。なお、第１電源システムは第１回路とも呼称され、第２電源システムは第２回路とも呼称される。
【００１２】
レベルシフトスイッチ１は、ＶｃｃＡシステム２とＶｃｃＢシステム３の間に設けられ、高電位側電源ＶｃｃＡと高電位側電源ＶｃｃＢが供給される。レベルシフトスイッチ１は、切り替え信号（ＤＩＲ制御信号）が不要で、双方向タイプのレベルシフトスイッチである。レベルシフトスイッチ１は、ＶｃｃＡシステム２から入力信号（第１入力信号）Ｓｉｎ１が入力され、レベルシフト及び加速化された出力信号（第１出力信号）Ｓｏｕｔ１をＶｃｃＢシステム３に出力する。レベルシフトスイッチ１は、ＶｃｃＢシステム３から入力信号（第２入力信号）Ｓｉｎ２が入力され、レベルシフト及び加速化された出力信号（第２出力信号）Ｓｏｕｔ２をＶｃｃＡシステム２に出力する。レベルシフトスイッチ１は、信号伝達時間を高速化している（詳細は後述する）。
【００１３】
ここで、高電位側電源ＶｃｃＡ、高電位側電源ＶｃｃＢの電圧の大小関係は、例えば、
VccA≦VccB・・・・・・・・・・・・・・・・・（式１）
1.5V≦VccA,VccB≦5.5V・・・・・・・・・・・・（式２）
に設定される。
【００１４】
レベルシフトスイッチ１は、２電源バススイッチ回路などとも呼称され、ＳＭ  ＢＵＳ（system management bus）、Ｉ２Ｃ等として適用される。ＶｃｃＡシステム２は、比較的低電圧で演算処理を実行する、例えばＣＰＵ（central processing unit）、ＤＳＰ（digital signal processor）等が搭載される。ＶｃｃＢシステム３は、比較的高電圧で信号処理を実行する、例えば入出力インターフェース部、アナログ部、動作電圧が規格化されたメモリーカード等が搭載される。ここでは、電子機器９０は低消費電力及び高速伝送が要求される携帯端末に適用されるが、ＰＤＡ（personal digital assistant）、カメラ等の民生用電子機器、或いは産業用電子機器にも適用することができる。
【００１５】
図２に示すように、レベルシフトスイッチ１は、ワンショットパルス生成回路１１、伝送回路２０、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、端子ＰａｄＡ、端子ＰａｄＢ、及び端子Ｐａｄｏｅが設けられる。
【００１６】
端子（第１入出力端子）ＰａｄＡでは、ＶｃｃＡシステム２から出力される入力信号Ｓｉｎ１が入力され、入力信号Ｓｉｎ２(後述)をレベルシフト及び加速化した出力信号Ｓｏｕｔ２がＶｃｃＡシステム２に出力される。端子（第２入出力端子）ＰａｄＢでは、ＶｃｃＢシステム３から出力される入力信号Ｓｉｎ２が入力され、入力信号Ｓｉｎ１をレベルシフト及び加速化した出力信号Ｓｏｕｔ１がＶｃｃＢシステム３に出力される。端子（制御端子）Ｐａｄｏｅは、信号Ｓｓｇ１を生成するための信号が入力される。
【００１７】
ワンショットパルス生成回路１１は、端子ＰａｄＡと端子ＰａｄＢの間に設けられる。ワンショットパルス生成回路１１は、一端が端子ＰａｄＡ（ノードＮ１）に接続され、他端が端子ＰａｄＢ（ノードＮ２）に接続され、信号Ｓ１ｏｓを出力する。
【００１８】
伝送回路２０は、ＯＥ制御回路２１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１、抵抗Ｒａ、及び抵抗Ｒｂが設けられる。伝送回路２０は、端子ＰａｄＡと端子ＰａｄＢ間での信号を伝送する機能を有する。
【００１９】
ＯＥ制御回路２１は、端子ＰａｄｏｅとＮｃｈ  ＭＯＳトランジスタＮＭＴ１のゲートの間に設けられる。ＯＥ制御回路２１は、信号Ｓｓｇ１が入力され、信号（制御信号）Ｓｓｇ１１をＮｃｈ  ＭＯＳトランジスタＮＭＴ１のゲート（制御端子）に出力する。信号Ｓｓｇ１１の信号電圧は、ＶｃｃＡ電源を基準としている。
【００２０】
Ｎｃｈ  ＭＯＳトランジスタ（第１トランジスタ）ＮＭＴ１は、一端（ソース及びドレインの一方）が端子ＰａｄＡに接続され、他端（ソース及びドレインの他方）が端子ＰａｄＢに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１は、イネーブル状態（ここでは、Ｈｉｇｈレベル）の信号Ｓｓｇ１１がゲートに入力されると、端子ＰａｄＡと端子ＰａｄＢ間での信号を伝送する。
【００２１】
抵抗Ｒａは、一端が高電位側電源ＶｃｃＡに接続され、他端が端子ＰａｄＡに接続される。抵抗Ｒｂは、一端が高電位側電源ＶｃｃＢに接続され、他端が端子ＰａｄＢに接続される。抵抗Ｒａと抵抗Ｒｂは、プルアップ抵抗として機能する。
【００２２】
Ｐｃｈ  ＭＯＳトランジスタ（第２トランジスタ）ＰＭＴ１は、ソース（一端）が高電位側電源ＶｃｃＡに接続され、ドレイン（他端）が端子ＰａｄＡに接続され、ゲート（制御端子）にワンショットパルス生成回路１１から出力される信号（ワンショットパルス信号）Ｓ１ｏｓが入力される。Ｐｃｈ  ＭＯＳトランジスタ（第３トランジスタ）ＰＭＴ２は、ソース（一端）が高電位側電源ＶｃｃＢに接続され、ドレイン（他端）が端子ＰａｄＢに接続され、ゲート（制御端子）にワンショットパルス生成回路１１から出力される信号Ｓ１ｏｓが入力される。
【００２３】
入力信号Ｓｉｎ１或いは入力信号Ｓｉｎ２がＬｏｗレベルからＨｉｇｈレベルに変化するとき（信号の立ち上り時）、信号Ｓ１ｏｓはイネーブル状態（ここでは、Ｌｏｗレベル）のワンショットパルス幅の期間となる。この結果、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１とＰｃｈ  ＭＯＳトランジスタＰＭＴ２はこの期間オンし、信号の立ち上りエッジを加速する働きをする。
【００２４】
なお、信号ＳｌｏｓはＶｃｃＢレベルであり、Ｈｉｇｈレベル時にはＰｃｈ  ＭＯＳトランジスタＰＭＴ１のソース/ドレイン電圧以上の電圧となるが、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１に電圧破壊が生じない素子を選択することにより、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１のＯＮ／ＯＦＦ動作に問題は発生しない。
【００２５】
図３に示すように、ワンショットパルス生成回路１１は、シュミット回路２２、シュミット回路２３、遅延回路２４、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１２、及び抵抗Ｒ１が設けられる。
【００２６】
シュミット回路２２は、シュミットインバータとも呼称され、入力側がノードＮ１に接続され、出力側がノードＮ１１に接続される。シュミット回路２２は、ノードＮ１の電圧がＬｏｗレベルからＨｉｇｈレベルに変化するとき、ＨｉｇｈレベルからＬｏｗレベルへ変化する信号をノードＮ１１から出力する。シュミット回路２３は、シュミットインバータとも呼称され、入力側がノードＮ２に接続され、出力側がノードＮ１２に接続される。シュミット回路２３は、ノードＮ２の電圧がＬｏｗレベルからＨｉｇｈレベルに変化するとき、ＨｉｇｈレベルからＬｏｗレベルへ変化する信号をノードＮ１２から出力する。ここで、シュミット回路２２、シュミット回路２３を用いているが必ずしもこれに限定されるものではない。
【００２７】
２入力ＮＡＮＤ回路ＮＡＮＤ１は、入力側がノードＮ１１、ノードＮ１２に接続され、出力側がノードＮ１３に接続される。２入力ＮＡＮＤ回路ＮＡＮＤ１は、ノードＮ１１の信号とノードＮ１２の信号を論理演算し、論理演算された信号をノードＮ１３から出力する。
【００２８】
遅延回路２４は、一端がノードＮ１３に接続され、他端がノードＮ１４に接続される。遅延回路２４は、ノードＮ１３の信号を所定時間遅延させる。インバータＩＮＶ１は、入力側がノードＮ１４に接続され、出力側がノードＮ１５に接続される。インバータＩＮＶ１は、ノードＮ１４の信号を反転し、反転信号をノードＮ１５から出力する。
【００２９】
抵抗Ｒ１は、一端が高電位側電源ＶｃｃＢに接続され、他端がノードＮ１６に接続される。Ｎｃｈ  ＭＯＳトランジスタ（第４トランジスタ）ＮＭＴ１１は、ドレイン（一端）がノードＮ１７に接続され、ソース（他端）が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）がノードＮ１３に接続される。Ｎｃｈ  ＭＯＳトランジスタ（第５トランジスタ）ＮＭＴ１２は、ドレイン（一端）がノードＮ１６に接続され、ソース（他端）がノードＮ１７に接続され、ゲート（制御端子）がノードＮ１５に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１２は、ノードＮ１６側（ドレイン（一端）側）から信号（ワンショットパルス信号）Ｓ１ｏｓを出力する。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１とＮｃｈ  ＭＯＳトランジスタＮＭＴ１２は、直列接続される。
【００３０】
信号（ワンショットパルス信号）Ｓ１ｏｓは、ノードＮ１３及びノードＮ１５がＨｉｇｈレベルとなり、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１２がオンする期間が、イネーブル状態（ここでは、Ｌｏｗレベル）のワンショットパルス幅の期間となる。ワンショットパルス幅の期間は、遅延回路２４の信号遅延時間とインバータＩＮＶ１の信号遅延時間の和に設定される。
【００３１】
ここで、シュミット回路２２に供給する電源は、高電位側電源ＶｃｃＡが好ましい。シュミット回路２３に供給する電源は、高電位側電源ＶｃｃＢが好ましい。ワンショットパルス生成回路１１では、出力側にＮｃｈ  ＭＯＳトランジスタＮＭＴ１１及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１２を設けている。このため、遅延回路２４、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１等に供給する電源は、高電位側電源ＶｃｃＡと高電位側電源ＶｃｃＢの電圧レベルの低い方、本実施形態では高電位側電源ＶｃｃＡを適宜選択するのが好ましい。
【００３２】
図４に示すように、比較例のワンショットパルス生成回路１００は、シュミット回路３１、シュミット回路３２、レベルシフト回路３３、遅延回路３４、２入力ＮＡＮＤ回路ＮＡＮＤ１１、２入力ＮＯＲ回路ＮＯＲ１１、インバータＩＮＶ１１、インバータＩＮＶ１２、及びインバータＩＮＶ１３が設けられる。
【００３３】
なお、比較例のレベルシフトスイッチ（図示しない）は、ワンショットパルス生成回路１００以外の構成が本実施形態のレベルシフトスイッチ１と同様なのでその部分の説明を省略する。
【００３４】
シュミット回路３１とインバータＩＮＶ１１には、高電位側電源ＶｃｃＡが供給される。シュミット回路３２、遅延回路３４、２入力ＮＡＮＤ回路ＮＡＮＤ１１、２入力ＮＯＲ回路ＮＯＲ１１、インバータＩＮＶ１２、及びインバータＩＮＶ１３には、高電位側電源ＶｃｃＢが供給される。レベルシフト回路３３には、高電位側電源ＶｃｃＡ及び高電位側電源ＶｃｃＢが供給される。
【００３５】
比較例のワンショットパルス生成回路１００では、本実施形態のワンショットパルス生成回路１１と比較してレベルシフトスイッチの信号伝達時間が遅い。
【００３６】
シュミット回路３１は、入力側がノードＮ１に接続され、出力側がノードＮ２１に接続される。インバータＩＮＶ１１は、ノードＮ２１の信号を反転してノードＮ２２から反転信号を出力する。レベルシフト回路３３は、ノードＮ２２の信号をレベルシフトしてノードＮ２３からレベルシフトされた信号を出力する。レベルシフト回路３３は、クロスカップル回路等が内蔵されているので、インバータやＮＡＮＤ回路等の論理回路と比較して信号遅延が非常に大きくなる。
【００３７】
シュミット回路３２は、入力側がノードＮ２に接続され、出力側がノードＮ２４に接続される。インバータＩＮＶ１２は、ノードＮ２４の信号を反転してノードＮ２５から反転信号を出力する。
【００３８】
２入力ＮＯＲ回路ＮＯＲ１１は、入力側がノードＮ２３、ノードＮ２５に接続され、出力側がノードＮ２６に接続される。２入力ＮＯＲ回路ＮＯＲ１１は、ノードＮ２３の信号とノードＮ２５の信号を論理演算し、論理演算された信号をノードＮ２６から出力する。
【００３９】
遅延回路３４は、一端がノードＮ２６に接続され、他端がノードＮ２７に接続される。遅延回路３４は、ノードＮ２６の信号を所定時間遅延させる。インバータＩＮＶ１３は、ノードＮ２６の信号を反転してノードＮ２８から反転信号を出力する。
【００４０】
２入力ＮＡＮＤ回路ＮＡＮＤ１１は、入力側がノードＮ２７、ノードＮ２８に接続され、出力側がノードＮ２９に接続される。２入力ＮＡＮＤ回路ＮＡＮＤ１１は、ノードＮ２７の信号とノードＮ２８の信号を論理演算し、論理演算された信号Ｓ１ｏｓをノードＮ２９から出力する。
【００４１】
次に、レベルシフトスイッチの動作について図５乃至８を参照して説明する。図５はレベルシフトスイッチの動作を説明する図である。図６はレベルシフトスイッチの動作を示すタイミングチャート。図７は比較例のレベルシフトスイッチの動作を説明する図である。図８は比較例のレベルシフトスイッチの動作を示すタイミングチャート。ここでは、端子ＰａｄＡに入力信号Ｓｉｎ１が入力され、レベルシフトされた出力信号Ｓｏｕｔ１が端子ＰａｄＢから出力される場合を例示している。
【００４２】
図５及び図６を用いて、本実施形態のレベルシフトスイッチ１の動作を説明する。伝送回路２０は、ＬｏｗレベルからＨｉｇｈレベルへの変化を伝搬することが遅いことが知られている回路であり、まず、その時点の動作を説明する。
【００４３】
入力信号Ｓｉｎ１が端子ＰａｄＡに入力され、ノードＮ１の信号レベルがＬｏｗレベルからＨｉｇｈレベルに変化し始めると、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１が動作を開始し、ノードＮ２の電圧が昇圧し始める。
【００４４】
次に、ノードＮ１の電圧が回路閾値電圧（例えば、ＶｃｃＡ／２）に達するとワンショットパルス生成回路１１が動作を開始する。所定時間経過後、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮとなる。ここで、ノードＮ１の電圧がＬｏｗレベルからＨｉｇｈレベルに変化し始めて、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮと達するまでの期間を期間１とする。
【００４５】
続いて、ノードＮ１の電圧が昇圧を続け（ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮを維持し）、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１２がオンし、ノードＮ１６からイネーブル状態（ここでは、Ｌｏｗレベル）の信号（ワンショットパルス信号）Ｓ１ｏｓが出力されるとＰｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作を開始し、ノードＮ２の電圧を加速昇圧し始める。ここで、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮを維持する期間を期間１Ａとする。
【００４６】
そして、信号（ワンショットパルス信号）Ｓ１ｏｓがイネーブル状態（Ｌｏｗレベル）を維持し、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作を継続すると、ノードＮ２の電圧がＶｃｃＢ／２となり、その後、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２の動作により、ノードＮ２の電圧が加速昇圧されてＶｃｃＢとなる。
【００４７】
次に、信号（ワンショットパルス信号）Ｓ１ｏｓがディセーブル状態に変化（Ｌｏｗレベル⇒Ｈｉｇｈレベル）するとＰｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作を停止する。この時点でノードＮ２の電圧はＶｃｃＢを維持する。ここで、イネーブル状態（ここでは、Ｌｏｗレベル）のワンショットパルス幅の期間を期間２とする。
【００４８】
続いて、ワンショットパルス生成回路１１がオフ以降は、プルアップ抵抗である抵抗Ｒａ及び抵抗Ｒｂにより、ノードＮ２の電圧はＶｃｃＢを維持される。ここで、ワンショットパルス生成回路１１のオフ以降を期間３とする。ノードＮ１の電圧がＶｃｃＡ／２となり、ノードＮ２の電圧がＶｃｃＢ／２となるまでの期間をレベルシフトスイッチ１の信号伝達期間Ｔｓｄとなる。
【００４９】
次に、図７及び図８を用いて、比較例のワンショットパルス生成回路１００を有するレベルシフトスイッチの動作を説明する。
【００５０】
比較例のレベルシフトスイッチにおいて、ＬｏｗレベルからＨｉｇｈレベルへ変化する信号入力を考察する。入力信号Ｓｉｎ１が端子ＰａｄＡに入力され、ノードＮ１の信号レベルがＬｏｗレベルからＨｉｇｈレベルに変化し始めると、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１が動作を開始し、ノードＮ２の電圧が昇圧し始める。
【００５１】
次に、ノードＮ１の電圧が回路閾値電圧（例えば、ＶｃｃＡ／２）に達するとワンショットパルス生成回路１１が動作を開始する。所定時間経過後、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮとなる。ここで、ノードＮ１の電圧がＬｏｗレベルからＨｉｇｈレベルに変化し始めて、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮとなるまでの期間が期間１１とする。
【００５２】
続いて、ノードＮ１の電圧が昇圧を続け（ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮを維持し）、２入力ＮＡＮＤ回路ＮＡＮＤ１１の出力側のノードＮ２９の信号Ｓｉｏｓがディセーブル状態（Ｈｉｇｈレベル）からイネーブル状態（Ｌｏｗレベル）に変化するとＰｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作を開始し、ノードＮ２の電圧を加速昇圧し始める。ここで、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮを維持する期間を期間１１Ａとする。
【００５３】
そして、信号（ワンショットパルス信号）Ｓ１ｏｓがイネーブル状態（Ｌｏｗレベル）を維持し、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作を継続すると、ノードＮ２の電圧がＶｃｃＢ／２となり、その後、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２の動作により、ノードＮ２の電圧が加速昇圧されてＶｃｃＢとなる。
【００５４】
次に、信号（ワンショットパルス信号）Ｓ１ｏｓがディセーブル状態に変化（Ｌｏｗレベル⇒Ｈｉｇｈレベル）するとＰｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作を停止する。この時点でノードＮ２の電圧はＶｃｃＢを維持する。ここで、イネーブル状態（ここでは、Ｌｏｗレベル）のワンショットパルス幅の期間を期間１２とする。
【００５５】
続いて、ワンショットパルス生成回路１００がオフ以降は、プルアップ抵抗である抵抗Ｒａ及び抵抗Ｒｂにより、ノードＮ２の電圧はＶｃｃＢを維持される。ここで、ワンショットパルス生成回路１００のオフ以降を期間１３とする。ノードＮ１の電圧がＶｃｃＡ／２となり、ノードＮ２の電圧がＶｃｃＢ／２となるまでの期間を比較例のレベルシフトスイッチの信号伝達期間Ｔｓｄ１１となる。
【００５６】
次に、本実施形態の期間１、期間１Ａ、及び期間２と、比較例の期間１１、期間１１Ａ、及び期間１２との比較をする。
【００５７】
期間１と期間１１の関係は同一レベルとなる。信号（ワンショットパルス信号）Ｓ１ｏｓのイネーブル期間（ワンショットパルス幅の期間）である期間２と期間１２は、入力信号の立ち上り時でレベルシフトされる信号の加速化のために、同一レベルに通常設定される。ところが、本実施形態のワンショットパルス生成回路１１に対して比較例のワンショットパルス生成回路１００では、直列接続される論理回路＋遅延回路の段数が多く、しかも信号遅延の非常に大きなレベルシフト回路３３が設けられているので、期間１Ａの時間ｔ１Ａと期間１１Ａの時間ｔ１１Ａの関係は、
t1A＜＜t11A・・・・・・・・・・・・・・・・・・（式３）
となる。
【００５８】
次に、レベルシフトスイッチの信号伝達時間について図９を参照して説明する。
【００５９】
図９に示すように、レベルシフトスイッチの信号伝達時間では、本実施形態（レベルシフトスイッチ１）の信号伝達時間Ｔｓｄと比較例の信号伝達時間Ｔｓｄ１１の関係は、
Tsd＜＜Tsd11・・・・・・・・・・・・・・・・・・（式４）
と本実施形態のレベルシフトスイッチ１を大幅に高速化することができる。
【００６０】
その最も大きい理由は、比較例のワンショットパルス生成回路１００では、論理回路よりも信号遅延が非常に大きなレベルシフト回路３３が設けられていることによる。
【００６１】
なお、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１２、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、及び配線等による信号遅延は、論理回路による信号遅延に対して非常に小さい。
【００６２】
上述したように、本実施形態のレベルシフトスイッチ、レベルシフトスイッチを備えた電子機器では、レベルシフトスイッチ１、ＶｃｃＡシステム２、及びＶｃｃＢシステム３が電子機器９０に設けられる。レベルシフトスイッチ１は、切り替え信号（ＤＩＲ制御信号）が不要で、双方向タイプのレベルシフトスイッチである。レベルシフトスイッチ１は、端子ＰａｄＡを介してＶｃｃＡシステム２から入力信号Ｓｉｎ１が入力され、端子ＰａｄＢを介してレベルシフト及び加速化された出力信号Ｓｏｕｔ１をＶｃｃＢシステム３に出力する。レベルシフトスイッチ１は、端子ＰａｄＢを介してＶｃｃＢシステム３から入力信号Ｓｉｎ２が入力され、端子ＰａｄＡを介してレベルシフト及び加速化された出力信号Ｓｏｕｔ２をＶｃｃＡシステム２に出力する。レベルシフトスイッチ１に設けられるワンショットパルス生成回路１１は、シュミット回路２２、シュミット回路２３、遅延回路２４、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１２、及び抵抗Ｒ１が設けられる。ワンショットパルス生成回路１１は、出力側に直列接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴ１１とＮｃｈ  ＭＯＳトランジスタＮＭＴ１２が設けられ、レベルシフト回路が設けられていない。
【００６３】
このため、レベルシフトスイッチ１の信号伝達時間Ｔｓｄを大幅に高速化することができる。また、ＶｃｃＡシステム２とＶｃｃＢシステム３の間で高速のデータ転送が可能となる。
【００６４】
（第二の実施形態）
次に、本発明の第二の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図１０はワンショットパルス生成回路の構成を示す回路図である。本実施形態では、ワンショットパルス生成回路の回路構成を変更している。
【００６５】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６６】
図１０に示すように、ワンショットパルス生成回路１２は、シュミット回路２２、シュミット回路２３、遅延回路２４、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１３乃至１５、及び抵抗Ｒ１１が設けられる。レベルシフトスイッチ１２は、バススイッチ回路などとも呼称され、ＳＭ  ＢＵＳ、Ｉ２Ｃ等として適用される。
【００６７】
なお、本実施形態のレベルシフトスイッチ（図示しない）は、ワンショットパルス生成回路１２以外の構成が第一の実施形態のレベルシフトスイッチ１と同様なのでその部分の説明を省略する。本実施形態のレベルシフトスイッチ（図示しない）は、切り替え信号（ＤＩＲ制御信号）が不要で、双方向タイプのレベルシフトスイッチである。
【００６８】
抵抗Ｒ１１は、一端が高電位側電源ＶｃｃＢに接続され、他端がノードＮ１６に接続される。Ｎｃｈ  ＭＯＳトランジスタ（第６トランジスタ）ＮＭＴ１３は、ドレイン（一端）がノードＮ１７に接続され、ソース（他端））が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）がノードＮ１に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１４は、ドレイン（一端）がノードＮ１７に接続され、ソース（他端））が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）がノードＮ２に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１５は、ドレイン（一端）がノードＮ１６に接続され、ソース（他端）がノードＮ１７に接続され、ゲート（制御端子）がノードＮ１５に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１５は、ノードＮ１６側（ドレイン（一端）側）から信号（ワンショットパルス信号）Ｓ１ｏｓを出力する。
【００６９】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１３とＮｃｈ  ＭＯＳトランジスタＮＭＴ１４は、ノードＮ１７と低電位側電源（接地電位）Ｖｓｓの間に並列接続されている。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１３は、ノードＮ１とゲートの間に論理回路等がなく、ノードＮ１の信号が直接ゲートに入力されるので第一の実施形態よりも信号伝達を高速化できる。同様に、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１４は、ノードＮ２とゲートの間に論理回路等がなく、ノードＮ２の信号が直接ゲートに入力されるので第一の実施形態よりも信号伝達を高速化できる。
【００７０】
上述したように、本実施形態のレベルシフトスイッチでは、シュミット回路２２、シュミット回路２３、遅延回路２４、２入力ＮＡＮＤ回路ＮＡＮＤ１、インバータＩＮＶ１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１３乃至１５、及び抵抗Ｒ１１がレベルシフトスイッチのワンショットパルス生成回路１２に設けられる。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１３とＮｃｈ  ＭＯＳトランジスタＮＭＴ１４は、ノードＮ１７と低電位側電源（接地電位）Ｖｓｓの間に並列接続されている。
【００７１】
このため、ワンショットパルス生成回路１２が設けられるレベルシフトスイッチの信号伝達時間を第一の実施形態よりも高速化することができる。また、ＶｃｃＡシステム２とＶｃｃＢシステム３の間で高速のデータ転送が可能となる。
【００７２】
（第三の実施形態）
次に、本発明の第三の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図１１は負荷が重い場合を説明する図である。図１２はワンショットパルス生成回路の構成を示す回路図である。本実施形態では、入出力端子の出力側に重い負荷が設けられた場合に対応することができるワンショットパルス生成回路を設けている。
【００７３】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００７４】
図１１（ａ）に示すように、レベルシフトスイッチ１に設けられる入出力端子である端子ＰａｄＡの出力側と低電位側電源（接地電位）Ｖｓｓの間に負荷６１が設けられ、レベルシフトスイッチ１に設けられる入出力端子である端子ＰａｄＢの出力側と低電位側電源（接地電位）Ｖｓｓの間に負荷６２が設けられる。ここで、負荷６１及び負荷６２が重くなるとレベルシフトスイッチ１の特性に大きな影響を与える。
【００７５】
具体的には、図１１（ｂ）に示すように、第一の実施形態のワンショットパルス生成回路１１では、信号（ワンショットパルス信号）Ｓ１ｏｓのイネーブル期間（ワンショットパルス幅の期間）においてＰｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２が動作してノードＮ２の電圧を加速昇圧する。
【００７６】
ところが、負荷が重い場合、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２がオフする時点でノードＮ２はＶｃｃＢレベルに到達せず、ＶｃｃＢ−Ｖｊｆレベルとなる。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰｃｈ  ＭＯＳトランジスタＰＭＴ２のオフ以降、プルアップ抵抗である抵抗Ｒａ及び抵抗Ｒｂによる昇圧動作だけである。このため、ノードＮ２がＶｃｃＢに到達する時間は第一の実施形態よりも大幅に遅れて時刻Ａとなる。
【００７７】
この問題を解決するために、図１２に示すように、ワンショットパルス生成回路１３には、シュミット回路２２、シュミット回路２３、遅延回路２４、電圧検出回路２５、電圧検出回路２６、２入力ＮＡＮＤ回路ＮＡＮＤ１乃至３、インバータＩＮＶ１、インバータＩＮＶ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１７、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１１、及び抵抗Ｒ２が設けられる。
【００７８】
なお、本実施形態のレベルシフトスイッチ（図示しない）は、ワンショットパルス生成回路１３以外の構成が第一の実施形態のレベルシフトスイッチ１と同様なのでその部分の説明を省略する。
【００７９】
電圧検出回路２５は、ノードＮ１とノードＮ３４の間に設けられ、ノードＮ１の電圧を検出して検出結果をノードＮ３４から出力する。電圧検出回路２６は、ノードＮ２とノードＮ３５の間に設けられ、ノードＮ１の電圧を検出して検出結果をノードＮ３５から出力する。
【００８０】
２入力ＮＡＮＤ回路ＮＡＮＤ３には、例えば高電位側電源ＶｃｃＢが供給される。２入力ＮＡＮＤ回路ＮＡＮＤ３は、入力側がノードＮ３４、ノードＮ３５に接続され、出力側がノードＮ３６に接続される。２入力ＮＡＮＤ回路ＮＡＮＤ３は、ノードＮ３４の信号とノードＮ３５の信号を論理演算して、論理演算された信号をノードＮ３６から出力する。
【００８１】
インバータＩＮＶ２は、ノードＮ１３の信号が入力され、ノードＮ１３の信号を反転して反転信号をノードＮ３１から出力する。遅延回路２４は、ノード３１の信号を所定時間遅延し、遅延された信号（第４信号）をノードＮ３２から出力する。
【００８２】
２入力ＮＡＮＤ回路ＮＡＮＤ２は、入力側がノードＮ３２、ノードＮ３６に接続され、出力側がノードＮ３３に接続される。２入力ＮＡＮＤ回路ＮＡＮＤ２は、ノードＮ３２の信号とノードＮ３６の信号を論理演算して、論理演算された信号をノードＮ３３から出力する。インバータＩＮＶ１は、ノードＮ３３の信号が入力され、ノードＮ３３の信号を反転して反転信号（第２信号）をノードＮ１５から出力する。
【００８３】
Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１１は、一端が高電位側電源ＶｃｃＢに接続され、他端がノードＮ１６に接続され、ゲート（制御端子）がノードＮ３６に接続される。抵抗Ｒ２は、一端が高電位側電源ＶｃｃＢに接続され、他端がノードＮ１６に接続される。抵抗Ｒ２は、プルアップ抵抗として機能する。
【００８４】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６は、ドレイン（一端）がノードＮ１７に接続され、ソース（他端））が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）がノードＮ１３に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１７は、ドレイン（一端）がノードＮ１６に接続され、ソース（他端））がノードＮ１７に接続され、ゲート（制御端子）がノードＮ１５に接続される。
【００８５】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１７は、ノードＮ１６側（ドレイン（一端）側）から信号（ワンショットパルス信号）Ｓ１ｏｓを出力する。信号（ワンショットパルス信号）Ｓ１ｏｓは、ノードＮ１３及びノードＮ１５がＨｉｇｈレベルとなり、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１７がオンする期間が、イネーブル状態（ここでは、Ｌｏｗレベル）のワンショットパルス幅の期間となる。
【００８６】
次に、負荷が重い場合のレベルシフトスイッチの動作について図１３を参照して説明する。図１３は負荷が重い場合のレベルシフトスイッチの動作を示すタイミングチャート。ここでは、端子ＰａｄＡに入力信号Ｓｉｎ１が入力され、レベルシフトされた出力信号Ｓｏｕｔ１が端子ＰａｄＢから出力される場合を例示している。
【００８７】
図１３に示すように、本実施形態のレベルシフトスイッチは、オフ時では、ＯＥ制御回路２１がオフで、ノードＮ１、ノードＮ２、及び信号Ｓｓｇ１１がＬｏｗレベルに設定される。
【００８８】
まず、ＯＥ制御回路２１がオンすると信号Ｓｓｇ１１がＨｉｇｈレベルとなる。次に、入力信号Ｓｉｎ１が端子ＰａｄＡに入力され、ノードＮ１の信号レベルがＬｏｗレベルからＨｉｇｈレベルに変化し始めると、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１が動作を開始し、ノードＮ２の電圧が昇圧し始める。
【００８９】
続いて、ノードＮ１の電圧が回路閾値電圧（例えば、ＶｃｃＡ／２）に達するとワンショットパルス生成回路１３が動作を開始する。所定時間経過後、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮとなる。ここで、ノードＮ１の電圧がＬｏｗレベルからＨｉｇｈレベルに変化し始めて、ノードＮ２の電圧がＶｃｃＡ−ＶｔｈＮとなるまでの期間が期間２１とする。
【００９０】
そして、ノードＮ１３がＬｏｗレベルからＨｉｇｈレベルに変化し、ノードＮ１５がＨｉｇｈレベルのときにＮｃｈ  ＭＯＳトランジスタＮＭＴ１６及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１７がオンし、ノードＮ１６の電圧がＨｉｇｈレベルから降圧する。ノードＮ１６がＬｏｗレベルとなり、ノードＮ１５がＨｉｇｈレベルからＬｏｗレベルに変化し、ノードＮ１３がＨｉｇｈレベルのときに、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１７がオフする（時刻Ｂ）。
【００９１】
次に、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１７がオフ後（時刻Ｂ）、プルアップ抵抗であるＲ２により、ノードＮ２の電圧が昇圧し始める。ただし、その昇圧速度は非常に遅い。その後、ノードＮ２の電圧は、ＶｃｃＢ／２レベルとなる。ここで、ノードＮ１がＶｃｃＡ／２レベルとなり、ノードＮ２の電圧がＶｃｃＢ／２となるまでの期間が信号伝達期間Ｔｓｄ２２となる。
【００９２】
続いて、ノードＮ２の電圧が電圧検出回路の検知レベルに達するとノードＮ３６がＨｉｇｈレベルからＬｏｗレベルに変化し、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１１が動作を開始する（時刻Ｃ）。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１１がオンすることにより、ノードＮ１６の電圧レベルがＨｉｇｈレベルになる。ここで、ノードＮ２がＶｃｃＡ−ＶｔｈＮレベルからノードＮ２の電圧が電圧検出回路の検知レベルに達するまでの期間を期間２２とする。ノードＮ１６が降圧し、ＬｏｗレベルからＨｉｇｈレベルに昇圧されるまでの期間がワンショットパルス幅期間３３となる。期間２２以降は、期間２３とする。
【００９３】
この結果、ワンショットパルス幅期間３３は、第一の実施形態などのワンショットパルス幅期間と比較して長く設定されることとなり、負荷が重い場合でも信号伝達を高速化することができる。
【００９４】
上述したように、本実施形態のレベルシフトスイッチでは、シュミット回路２２、シュミット回路２３、遅延回路２４、電圧検出回路２５、電圧検出回路２６、２入力ＮＡＮＤ回路ＮＡＮＤ１乃至３、インバータＩＮＶ１、インバータＩＮＶ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１７、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１１、及び抵抗Ｒ２が、レベルシフトスイッチのワンショットパルス生成回路１３に設けられる。電圧検出回路２５はノードＮ１の電圧レベルを検知し、電圧検出回路２６はノードＮ２の電圧レベルを検知する。抵抗Ｒ２は、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１６がＮｃｈ  ＭＯＳトランジスタＮＭＴ１７オフするとノードＮ１６の電圧をＬｏｗレベルからゆっくりと昇圧する働きをする。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１１は、ノードＮ２が電圧検出回路の検知レベルに達するとオンして、ノードＮ１６の電圧をＨｉｇｈレベルにする。
【００９５】
このため、入出力端子の出力側の負荷６１及び負荷６２が重くなった場合でも、ワンショットパルス生成回路１３が設けられるレベルシフトスイッチの信号伝達時間を高速化することができる。また、ＶｃｃＡシステム２とＶｃｃＢシステム３の間で高速のデータ転送が可能となる。
【００９６】
（第四の実施形態）
次に、本発明の第四の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図１４はレベルシフトスイッチの構成を示す回路図である。図１５はワンショットパルス生成回路の構成を示す回路図である。本実施形態ではレベルシフトスイッチの片方向の信号伝達時間を高速化している。
【００９７】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００９８】
図１４に示すように、レベルシフトスイッチ４は、ワンショットパルス生成回路１４、伝送回路１３、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、端子ＰａｄＡ、端子ＰａｄＢ、及び端子Ｐａｄｏｅが設けられる。レベルシフトスイッチ４は、片方向のみ加速するレベルシフトスイッチである。
【００９９】
レベルシフトスイッチ４は、端子ＰａｄＡを介して入力信号Ｓｉｎ１が入力され、端子ＰａｄＢを介してレベルシフト及び加速化された出力信号Ｓｏｕｔ２を出力する。レベルシフトスイッチ４は、端子ＰａｄＡに入力信号Ｓｉｎ１が入力されると第一の実施形態のレベルシフトスイッチと同様な動作をする。
【０１００】
図１５に示すように、ワンショットパルス生成回路１４は、シュミット回路２２、遅延回路２４、インバータＩＮＶ１、インバータＩＮＶ３、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１２、及び抵抗Ｒ１が設けられる。
【０１０１】
シュミット回路２２は、シュミットインバータとも呼称され、入力側がノードＮ１に接続され、出力側がノードＮ４１に接続される。シュミット回路２２は、ノードＮ１の電圧がＬｏｗレベルからＨｉｇｈレベルに変化するとき、Ｈｉｇｈレベルの１パルスをノードＮ４１から出力する。インバータＩＮＶ３は、ノードＮ４１の信号を入力し、反転信号をノードＮ４２から出力する。遅延回路２４は、ノードＮ４２の信号を所定時間遅延し、遅延信号をノードＮ１４から出力する。
【０１０２】
上述したように、本実施形態のレベルシフトスイッチでは、ワンショットパルス生成回路１４、伝送回路１３、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、端子ＰａｄＡ、端子ＰａｄＢ、及び端子Ｐａｄｏｅが設けられる。ワンショットパルス生成回路１４は、シュミット回路２２、遅延回路２４、インバータＩＮＶ１、インバータＩＮＶ３、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１２、及び抵抗Ｒ１が設けられる。
【０１０３】
このため、片方向タイプのレベルシフトスイッチ４の信号伝達時間を高速化することができる。また、ＶｃｃＡシステム２とＶｃｃＢシステム３の間で高速のデータ転送が可能となる。
【０１０４】
（第五の実施形態）
次に、本発明の第五の実施形態に係るレベルシフトスイッチについて、図面を参照して説明する。図１６はレベルシフトスイッチの構成を示す回路図である。図１７はワンショットパルス生成回路の構成を示す回路図である。本実施形態では、入力信号の立ち上りエッジ及び立下りエッジを高速化するワンショットパルス回路をレベルシフトスイッチに設けている。
【０１０５】
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【０１０６】
図１６に示すように、レベルシフトスイッチ５は、ワンショットパルス生成回路１１、ワンショットパルス生成回路１５、伝送回路２０、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３、端子ＰａｄＡ、端子ＰａｄＢ、及び端子Ｐａｄｏｅが設けられる。
【０１０７】
レベルシフトスイッチ５は、双方向タイプのレベルシフトスイッチであり、切り替え信号（ＤＩＲ制御信号）が不要なものである。
【０１０８】
ワンショットパルス生成回路１５は、端子ＰａｄＡと端子ＰａｄＢの間に設けられる。ワンショットパルス生成回路１５は、一端が端子ＰａｄＡ（ノードＮ１）に接続され、他端が端子ＰａｄＢ（ノードＮ２）に接続され、信号Ｓ１ｏｓ１Ａ出力する。
【０１０９】
ワンショットパルス生成回路１１は、入力信号の立ち上りエッジを加速する。一方、ワンショットパルス生成回路１５は、入力信号の立ち下りエッジを加速する。
【０１１０】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２は、ドレイン（一端）が端子ＰａｄＡに接続され、ソース（他端）が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）にワンショットパルス生成回路１５から出力される信号（ワンショットパルス信号）Ｓ１ｏｓＡが入力される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３は、ドレイン（一端）が端子ＰａｄＢに接続され、ソース（他端）が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）にワンショットパルス生成回路１５から出力される信号Ｓ１ｏｓＡが入力される。
【０１１１】
入力信号Ｓｉｎ１或いは入力信号Ｓｉｎ２がＨｉｇｈレベルからＬｏｗレベルに変化するとき（信号の立ち下り時）、信号Ｓ１ｏｓＡがイネーブル状態（ここでは、Ｈｉｇｈレベル）のワンショットパルス幅の期間となる。この結果、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２とＮｃｈ  ＭＯＳトランジスタＮＭＴ３はこの期間オンし、信号の立ち下りを加速する働きをする。
【０１１２】
図１７に示すように、ワンショットパルス生成回路１５は、シュミット回４１、シュミット回路４２、遅延回路４３、２入力ＮＯＲ回路ＮＯＲ４１、インバータＩＮＶ４１乃至４３、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４２、及び抵抗Ｒ３が設けられる。
【０１１３】
シュミット回路４１は、入力側がノードＮ１に接続され、出力側がノードＮ５１に接続される。シュミット回路４１は、ノードＮ１の電圧がＨｉｇｈレベルからＬｏｗレベルへ変化するとＬｏｗからＨｉｇｈへ変化する信号をノードＮ５１から出力する。
【０１１４】
シュミット回路４２は、入力側がノードＮ２に接続され、出力側がノードＮ５２に接続される。シュミット回路４２は、ノードＮ２の電圧がＨｉｇｈレベルからＬｏｗレベルへ変化するとＬｏｗからＨｉｇｈへ変化する信号をノードＮ５２から出力する。
【０１１５】
２入力ＮＯＲ回路ＮＯＲ４１は、入力側がノードＮ５１とノードＮ５２に接続され、出力側がノードＮ５３に接続される。２入力ＮＯＲ回路ＮＯＲ４１は、ノードＮ５１の信号とノードＮ５２の信号を論理演算し、論理演算された信号をノードＮ５３から出力する。インバータＩＮＶ４１は、ノード５３の信号を反転し、反転信号をノード５４から出力する。
【０１１６】
遅延回路４３は、一端がノードＮ５４に接続され、他端がノードＮ５５に接続される。遅延回路４３は、ノードＮ５４の信号を所定時間遅延した信号をノードＮ５５から出力する。インバータＩＮＶ４２は、入力側がノードＮ５５に接続され、出力側がノードＮ５６に接続される。インバータＩＮＶ４２は、ノードＮ５５の信号を反転し、反転信号をノードＮ５６から出力する。
【０１１７】
抵抗Ｒ３は、一端が高電位側電源ＶｃｃＢに接続され、他端がノードＮ５７に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４１は、ドレイン（一端）がノードＮ５８に接続され、ソース（他端）が低電位側電源（接地電位）Ｖｓｓに接続され、ゲート（制御端子）がノードＮ５４に接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４２は、ドレイン（一端）がノードＮ５７に接続され、ソース（他端）がノード５８に接続され、ゲート（制御端子）がノードＮ５６に接続される。インバータＩＮＶ４３は、ノードＮ５７の信号を反転し、反転信号である信号（ワンショットパルス信号）Ｓ１ｏｓＡを出力する。
【０１１８】
信号（ワンショットパルス信号）Ｓ１ｏｓＡは、ノードＮ５４及びノードＮ５６がＨｉｇｈレベルとなり、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４１及びＮｃｈ  ＭＯＳトランジスタＮＭＴ４２がオンする期間が、イネーブル状態（ここでは、Ｈｉｇｈレベル）のワンショットパルス幅の期間となる。ワンショットパルス幅の期間は、遅延回路４３の信号遅延時間とインバータＩＮＶ４２の信号遅延時間の和に設定される。
【０１１９】
上述したように、本実施形態のレベルシフトスイッチでは、ワンショットパルス生成回路１１、ワンショットパルス生成回路１５、伝送回路２０、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３、端子ＰａｄＡ、端子ＰａｄＢ、及び端子Ｐａｄｏｅが設けられる。ワンショットパルス生成回路１１は入力信号の立ち上りエッジを高速化し、ワンショットパルス生成回路１５は入力信号の立ち下りエッジを高速化する。
【０１２０】
このため、レベルシフトスイッチ５の信号伝達時間を第一の実施形態よりも高速化することができる。また、ＶｃｃＡシステム２とＶｃｃＢシステム３の間で高速のデータ転送が可能となる。
【０１２１】
なお、第一及び第四の実施形態に示すＮｃｈ  ＭＯＳトランジスタＮＭＴ１１とＮｃｈ  ＭＯＳトランジスタＮＭＴ１２、第三の実施形態に示すＮｃｈ  ＭＯＳトランジスタＮＭＴ１６とＮｃｈ  ＭＯＳトランジスタＮＭＴ１７、第五の実施形態に示すＮｃｈ  ＭＯＳトランジスタＮＭＴ４１とＮｃｈ  ＭＯＳトランジスタＮＭＴ４２については、相互に位置を変更しても実施可能である。また、第二の実施形態に示すＮｃｈ  ＭＯＳトランジスタＮＭＴ１３、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１４、及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１５についても等価な相互接続が存在することに留意されたい。
【０１２２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２３】
１、４、５  レベルシフトスイッチ
２  ＶｃｃＡシステム
３  ＶｃｃＢシステム
１１〜１５、１００  ワンショットパルス生成回路
１３、２０  伝送回路
２１  ＯＥ制御回路
２２、２３、３１、３２、４１、４２  シュミット回路
３３  レベルシフト回路
２４、３４、４３  遅延回路
２５、２６  電圧検出回路
６１、６２  負荷
９０  電子機器
ＩＮＶ１〜３、ＩＮＶ１１〜１３、ＩＮＶ４１〜４３  インバータ
Ｎ１、Ｎ２、Ｎ１１〜１７、Ｎ２１〜２９、Ｎ３１〜３６、Ｎ４１、Ｎ４２、Ｎ５１〜５８  ノード
ＮＡＮＤ１〜３、ＮＡＮＤ１１  ２入力ＮＡＮＤ回路
ＮＭＴ１〜３、ＮＭＴ１１〜１７、ＮＭＴ４１、ＮＭＴ４２  Ｎｃｈ  ＭＯＳトランジスタ
ＮＯＲ１１、ＮＯＲ４１  ２入力ＯＲ回路
ＰａｄＡ、ＰａｄＢ、Ｐａｄｏｅ  端子
ＰＭＴ１、ＰＭＴ２、ＰＭＴ１１  Ｐｃｈ  ＭＯＳトランジスタ
Ｒ１〜３、Ｒａ、Ｒｂ、Ｒ１１  抵抗
Ｓｉｎ１、Ｓｉｎ２  入力信号
Ｓｓｇ１、Ｓｓｇ１１、Ｓ１ｏｓ、Ｓ１ｏｓＡ  信号
Ｓｏｕｔ１、Ｓｏｕｔ２  出力信号
Ｔｓｄ、Ｔｓｄ１１  信号伝達期間
ＶｃｃＡ、ＶｃｃＢ  高電位側電源
Ｖｓｓ  低電位側電源（接地電位）
【図１】
2014090288.tif 000003
【図２】
2014090288.tif 000004
【図３】
2014090288.tif 000005
【図４】
2014090288.tif 000006
【図５】
2014090288.tif 000007
【図６】
2014090288.tif 000008
【図７】
2014090288.tif 000009
【図８】
2014090288.tif 000010
【図９】
2014090288.tif 000011
【図１０】
2014090288.tif 000012
【図１１】
2014090288.tif 000013
【図１２】
2014090288.tif 000014
【図１３】
2014090288.tif 000015
【図１４】
2014090288.tif 000016
【図１５】
2014090288.tif 000017
【図１６】
2014090288.tif 000018
【図１７】
2014090288.tif 000019