(57)【要約】【課題】抵抗値の変動が抑制された状態で放熱作用を促進することができ、電流の検出精度が劣化するのを防止することができる技術を提供する。【解決手段】サーマルビア５が、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の側面視における外側において抵抗膜４１に接続されているので、電圧が測定される抵抗膜４１の第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置間の範囲における抵抗値が、サーマルビア５が抵抗膜４１に接続されることにより変動するおそれがなく、抵抗値の変動が抑制された状態で抵抗内蔵基板２の放熱作用を促進することができ、抵抗内蔵基板２を用いた電流の検出精度が劣化するのを防止することができる。【選択図】図２
2014239142.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層された積層体と、
前記各絶縁層のいずれかの主面に設けられた抵抗膜を有する４端子構造の電流検出用抵抗と、
前記絶縁層を積層方向に貫通して設けられ前記抵抗膜に接続された放熱用のサーマルビアとを備え、
前記電流検出用抵抗は、
前記絶縁層を積層方向に貫通して設けられ、その一端面が前記抵抗膜に接続された第１のビア導体と、
前記絶縁層を積層方向に貫通して設けられ、その一端面が前記第１のビア導体と前記抵抗膜との接続位置から所定距離離れた位置において前記抵抗膜に接続された第２のビア導体と、
前記抵抗膜に電流を流すために前記積層体の表面に設けられ、前記積層体に設けられた配線電極により前記抵抗膜にそれぞれ接続された第１、第２のソース用電極と、
前記抵抗膜の電圧を測定するために前記積層体の表面に設けられた第１、第２のセンス用電極とを有し、
前記第１のセンス用電極は、前記第１のビア導体に前記配線電極により接続され、前記第２のセンス用電極は、前記第２のビア導体に前記配線電極により接続され、
前記第１、第２のビア導体は、当該第１、第２のビア導体の配置方向および前記積層方向に直交する方向からの側面視において、前記第１のソース用電極の前記配線電極による前記抵抗膜との接続位置および前記第２のソース用電極の前記配線電極による前記抵抗膜との接続位置の内側に配置され、
前記サーマルビアは、
前記側面視において、前記抵抗膜と前記第１のビア導体との接続位置および前記抵抗膜と第２のビア導体との接続位置の外側に配置されて前記抵抗膜に接続されている
ことを特徴とする抵抗内蔵基板。
【請求項２】
前記サーマルビアは、前記側面視において、前記第１、第２のソース用電極それぞれの前記配線電極による前記抵抗膜との接続位置の内側に配置されて前記抵抗膜に接続されていることを特徴とする請求項１に記載の抵抗内蔵基板。
【請求項３】
前記側面視において、前記抵抗膜と前記第１、第２のビア導体との接続位置の両側それぞれに前記サーマルビアが配置されて前記抵抗膜に接続されて設けられていることを特徴とする請求項１または２に記載の抵抗内蔵基板。
【請求項４】
前記各絶縁層のうち２層以上の前記絶縁層の主面のそれぞれに前記抵抗膜が設けられ、前記各抵抗膜が並列接続されていることを特徴とする請求項１ないし３のいずれかに記載の抵抗内蔵基板。
【請求項５】
前記抵抗膜は、ＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗材料により形成され、
前記第１、第２のビア導体および前記配線電極は、Ｃｕを主成分とする導電材料により形成されている
ことを特徴とする請求項１ないし４のいずれかに記載の抵抗内蔵基板。
【請求項６】
前記第１、第２のビア導体それぞれの前記抵抗膜に接続される一端面の面積は、それぞれ、他端面の面積よりも小さく形成され、
前記サーマルビアの前記抵抗膜と接続される端面の面積は、他方の端面の面積よりも小さく形成されていることを特徴とする請求項１ないし５のいずれかに記載の抵抗内蔵基板。
【請求項７】
前記第１、第２のビア導体それぞれの前記抵抗膜に接続される一端面の面積は、それぞれ、他端面の面積よりも小さく形成され、
前記サーマルビアの前記抵抗膜と接続される端面の面積は、他方の端面の面積よりも大きく形成されていることを特徴とする請求項１ないし５のいずれかに記載の抵抗内蔵基板。
【請求項８】
複数の前記第１、第２のビア導体の組が同じ向きで前記側面視の方向に配列して設けられ、それぞれ前記抵抗膜に接続されると共に、前記各第１のビア導体が前記配線電極により前記第１のセンス用電極に接続され、前記各第２のビア導体が前記配線電極により前記第２のセンス用電極に接続されていることを特徴とする請求項１ないし７のいずれかに記載の抵抗内蔵基板。
【請求項９】
前記積層体がセラミック積層体であることを特徴とする請求項１ないし８のいずれかに記載の抵抗内蔵基板。
【請求項１０】
請求項１ないし９のいずれかに記載の抵抗内蔵基板を備え、
前記第１、第２のセンス用電極間の電圧により電流を検出することを特徴とする電流検出モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の絶縁層が積層された積層体に電流検出用抵抗が設けられた抵抗内蔵基板およびこの基板を備える電流検出モジュールに関する。
【背景技術】
【０００２】
従来、図２０に示すように、複数の絶縁層５０１ａ（セラミック層）が積層された積層体５０１に４端子構造の電流検出用抵抗５０２が内蔵された抵抗内蔵基板５００が提案されている（例えば、特許文献１参照）。電流検出用抵抗５０２は、複数の絶縁層５０１ａの主面に形成された複数の抵抗膜５０４ａ，５０４ｂが並列接続用ビア導体５０３により並列接続されて成る抵抗体５０４と、抵抗体５０４に電流を流すために積層体５０１の表面に設けられたソース用電極５０５ａ，５０５ｂと、抵抗体５０４の電圧を測定することにより電流量を検出するためのセンス用電極５０６ａ，５０６ｂとを備えている。
【０００３】
また、電流取り出し用のセンス用ビア導体５０７ａ，５０７ｂが、抵抗膜５０４ａの所定距離離れた位置にそれぞれ接続されている。また、各センス用ビア導体５０７ａ，５０７ｂそれぞれは、積層体５０１に設けられた面内導体５０８ａおよびビア導体５０８ｂを含む配線電極５０８によりセンス用電極５０６ａ，５０６ｂに接続されている。また、各ソース用電極５０５ａ，５０５ｂそれぞれは、抵抗膜５０４ａと各センス用ビア導体５０７ａ，５０７ｂとの接続位置を前記積層体５０１の積層方向に直交する方向からの側面視において挟む位置に配線電極５０８により抵抗膜５０４ａに接続されている。そして、抵抗体５０４を流れる電流が、各センス用電極５０６ａ，５０６ｂ間の電圧が測定されることにより検出される。
【０００４】
なお、抵抗内蔵基板５００では、各ソース用電極５０５ａ，５０５ｂおよび各センス用電極５０６ａ，５０６ｂそれぞれは、積層体５０１の表面に露出するビア導体５０８ｂの端面により形成されている。また、抵抗膜５０４ａ，５０４ｂおよび各並列接続用ビア導体５０３は、例えば、Ｃｕ、Ｎｉの金属粉末と、樹脂と、有機溶剤とが混合されて成る抵抗体ペーストにより形成され、各センス用ビア導体５０７ａ，５０７ｂおよび配線電極５０８は、例えば、Ｃｕの金属粉末と、樹脂と、遊技溶剤とが混合されて成る導体ペーストにより形成される。また、図２０は従来の抵抗内蔵基板を示す図である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１３／００２３０８号（段落００６５〜００６８、図３など）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ソース用電極５０５ａ，５０５ｂに供給される電流量の大きさがアンペアオーダーとなると、抵抗体５０４の抵抗値が数十ｍΩ程度の大きさであっても抵抗体５０４の発熱量が大きい。そのため、抵抗内蔵基板５００の温度が、抵抗内蔵基板５００の表面に実装される電子部品や、抵抗内蔵基板５００の周辺に配置される他の電子部品に与える影響を無視できない程度に高くなるおそれがある。そのため、サーマルビア等の放熱部材を抵抗内蔵基板５００に設けることにより、抵抗内蔵基板５００（抵抗体５０４）の放熱作用を促進して抵抗内蔵基板５００の温度上昇を抑制する必要がある。
【０００７】
ところが、この場合、サーマルビア等の放熱部材が抵抗体５０４に直接接続されると、抵抗体５０４の抵抗値が変動するおそれがある。一般的に、電流検出用抵抗５０２は超低抵抗であるので、サーマルビア等の放熱部材が抵抗体５０４に直接接続されることによる抵抗体５０４の抵抗値の変動が、電流検出用抵抗５０２を用いた電流検出の検出精度に与える影響が大きい。したがって、放熱のために抵抗体５０４に直接接続されるサーマルビア等の放熱部材が、電流検出用抵抗５０２を用いた電流検出における検出精度の劣化を招くという問題がある。
【０００８】
この発明は、上記した課題に鑑みてなされたものであり、抵抗値の変動が抑制された状態で放熱作用を促進することができ、電流の検出精度が劣化するのを防止できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した目的を達成するために、本発明の抵抗内蔵基板は、複数の絶縁層が積層された積層体と、前記各絶縁層のいずれかの主面に設けられた抵抗膜を有する４端子構造の電流検出用抵抗と、前記絶縁層を積層方向に貫通して設けられ前記抵抗膜に接続された放熱用のサーマルビアとを備え、前記電流検出用抵抗は、前記絶縁層を積層方向に貫通して設けられ、その一端面が前記抵抗膜に接続された第１のビア導体と、前記絶縁層を積層方向に貫通して設けられ、その一端面が前記第１のビア導体と前記抵抗膜との接続位置から所定距離離れた位置において前記抵抗膜に接続された第２のビア導体と、前記抵抗膜に電流を流すために前記積層体の表面に設けられ、前記積層体に設けられた配線電極により前記抵抗膜にそれぞれ接続された第１、第２のソース用電極と、前記抵抗膜の電圧を測定するために前記積層体の表面に設けられた第１、第２のセンス用電極とを有し、前記第１のセンス用電極は、前記第１のビア導体に前記配線電極により接続され、前記第２のセンス用電極は、前記第２のビア導体に前記配線電極により接続され、前記第１、第２のビア導体は、当該第１、第２のビア導体の配置方向および前記積層方向に直交する方向からの側面視において、前記第１のソース用電極の前記配線電極による前記抵抗膜との接続位置および前記第２のソース用電極の前記配線電極による前記抵抗膜との接続位置の内側に配置され、前記サーマルビアは、前記側面視において、前記抵抗膜と前記第１のビア導体との接続位置および前記抵抗膜と第２のビア導体との接続位置の外側に配置されて前記抵抗膜に接続されていることを特徴としている。
【００１０】
このように構成された発明では、複数の絶縁層が積層された積層体に、各絶縁層のいずれかの主面に設けられた抵抗膜を有する４端子構造の電流検出用抵抗が設けられている。電流検出用抵抗は、絶縁層を積層方向に貫通して設けられその一端面が抵抗膜に接続された第１のビア導体と、絶縁層を積層方向に貫通して設けられその一端面が第１のビア導体と抵抗膜との接続位置から所定距離離れた位置において抵抗膜に接続された第２のビア導体と、抵抗膜の電圧を測定するために積層体の表面に設けられた第１、第２のセンス用電極とを有している。第１のセンス用電極は、第１のビア導体に積層体に設けられた配線電極により接続され、第２のセンス用電極は、第２のビア導体に配線電極により接続されている。
【００１１】
また、電流検出用抵抗は、抵抗膜に電流を流すために積層体の表面に設けられ、それぞれ配線電極により抵抗膜に接続された第１、第２のソース用電極を有している。第１、第２のソース用電極は、積層体の積層方向および第１、第２のビア導体の配置方向に直交する方向からの側面視において、抵抗膜と第１、第２のビア導体との接続位置を挟む位置にそれぞれ配線電極により抵抗膜に接続されている。すなわち、第１、第２のビア導体は、側面視において、第１のソース用電極の配線電極による抵抗膜との接続位置および第２のソース用電極の配線電極による抵抗膜との接続位置の内側に配置される。そして、抵抗膜を通って第１、第２のソース用電極間に流れる電流が、第１、第２のセンス用電極間の電圧が測定されることにより検出される。
【００１２】
また、絶縁層を積層方向に貫通して放熱用のサーマルビアが抵抗膜に接続されて設けられている。したがって、第１、第２のソース用電極間に電流が供給されて抵抗膜が発熱した場合に、抵抗膜に直接接続されたサーマルビアを介して発生した熱を逃がすことができる。また、サーマルビアは、側面視において、抵抗膜と第１、第２のビア導体との接続位置の外側に配置されて抵抗膜に接続されている。そのため、電圧が測定される抵抗膜の第１、第２のビア導体との接続位置間における抵抗値が、サーマルビアが抵抗膜に接続されることにより変動するおそれがない。したがって、抵抗値の変動が抑制された状態で抵抗内蔵基板の放熱作用を促進することができ、抵抗内蔵基板を用いた電流の検出精度が劣化するのを防止することができる。
【００１３】
また、前記サーマルビアは、前記側面視において、前記第１、第２のソース用電極それぞれの前記配線電極による前記抵抗膜との接続位置の内側に配置されて前記抵抗膜に接続されているとよい。
【００１４】
第１、第２のソース用電極間に電流が流れた場合に、抵抗膜の第１、第２のソース用電極との接続位置間の電流が流れる区間において抵抗膜は最もよく発熱する。したがって、サーマルビアが、側面視において、第１、第２のソース用電極それぞれの抵抗膜との接続位置の内側の抵抗膜が最もよく発熱する部分に配置されると共に、第１、第２のビア導体それぞれの抵抗膜との接続位置の外側に配置されて抵抗膜に接続されているので、抵抗値の変動が抑制された状態で抵抗内蔵基板の放熱効率をさらに向上することができる。
【００１５】
また、前記側面視において、前記抵抗膜と前記第１、第２のビア導体との接続位置の両側それぞれに前記サーマルビアが配置されて前記抵抗膜に接続されて設けられているとよい。
【００１６】
このようにすると、抵抗膜の第１、第２のビア導体との接続位置の両側でサーマルビアにより抵抗膜で発生した熱を放熱することができるので、抵抗内蔵基板の放熱効率をさらに向上することができる。
【００１７】
また、前記各絶縁層のうち２層以上の前記絶縁層の主面のそれぞれに前記抵抗膜が設けられ、前記各抵抗膜が並列接続されていてもよい。
【００１８】
このようにすれば、各絶縁層のうち２層以上の絶縁層の主面に設けられた抵抗膜が並列接続されているので、各抵抗膜の抵抗値の大きさにばらつきがあったとしても、各抵抗膜が並列接続されて形成される抵抗の抵抗値のばらつきを低減することができる。
【００１９】
また、前記抵抗膜は、ＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗材料により形成され、前記第１、第２のビア導体および前記配線電極は、Ｃｕを主成分とする導電材料により形成されてもよい。
【００２０】
このようにすると、抵抗膜がＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗材料により形成され、第１、第２のビア導体および配線電極がＣｕを主成分とする導電材料により形成されることにより、第１、第２のビア導体および配線電極と抵抗膜との接合強度の向上を図ることができる。
【００２１】
また、前記第１、第２のビア導体それぞれの前記抵抗膜に接続される一端面の面積は、それぞれ、他端面の面積よりも小さく形成され、前記サーマルビアの前記抵抗膜と接続される端面の面積は、他方の端面の面積よりも小さく形成されているとよい。
【００２２】
このように構成すると、抵抗膜と接続される第１、第２のビア導体それぞれの一端面の面積が、他端面の面積よりも小さく形成されているので、抵抗膜に含まれるＮｉ等の金属成分が第１、第２のビア導体に拡散するのが抑制され抵抗膜の組成が変動するのが抑制されるので、抵抗膜の抵抗特性の変動を小さくすることができる。また、抵抗膜と接続されるサーマルビアの端面の面積が、他方の端面の面積よりも小さく形成されているので、抵抗膜に含まれるＮｉ等の金属成分がサーマルビアに拡散するのが抑制されて抵抗膜の組成が変動するのが抑制されるので、抵抗膜の抵抗特性の変動を小さくすることができる。
【００２３】
また、前記第１、第２のビア導体それぞれの前記抵抗膜に接続される一端面の面積は、それぞれ、他端面の面積よりも小さく形成され、前記サーマルビアの前記抵抗膜と接続される端面の面積は、他方の端面の面積よりも大きく形成されていてもよい。
【００２４】
このように構成すると、抵抗膜と接続される第１、第２のビア導体それぞれの一端面の面積が、他端面の面積よりも小さく形成されているので、抵抗膜に含まれるＮｉ等の金属成分が第１、第２のビア導体に拡散するのが抑制され抵抗膜の組成が変動するのが抑制され、抵抗膜の抵抗特性の変動を小さくすることができる。また、抵抗膜と接続されるサーマルビアの端面の面積が、他方の端面の面積よりも大きく形成されているので、抵抗膜からサーマルビアへの放熱効率の向上を図ることができる。
【００２５】
また、積層体の積層方向から平面視して、複数の前記第１、第２のビア導体の組が同じ向きで前記側面視の方向に配列して設けられ、それぞれ前記抵抗膜に接続されると共に、前記各第１のビア導体が前記配線電極により前記第１のセンス用電極に接続され、前記各第２のビア導体が前記配線電極により前記第２のセンス用電極に接続されているとよい。
【００２６】
抵抗膜の抵抗値Ｒは、シート抵抗Ｒｓを用いて、
Ｒ＝Ｒｓ（Ｌ／Ｗ）（Ｌ：長さ、Ｗ：幅）
と表すことができる。本発明では、電圧測定用の第１、第２のセンス用電極それぞれが第１、第２のビア導体に接続される。したがって、第１のビア導体の抵抗膜との接続位置と、第２のビア導体の抵抗膜との接続位置との間の距離により抵抗膜の長さＬが規定される。また、抵抗膜にターミナル電極として接続される第１、第２のビア導体の一端面の幅に抵抗膜の幅Ｗが近似される。したがって、複数の第１、第２のビア導体の組が同じ向きで側面視の方向に配列して設けられ、それぞれ抵抗膜に接続されると共に、各第１のビア導体が配線電極により第１のセンス用電極に接続され、各第２のビア導体が配線電極により第２のセンス用電極に接続されているので、各第１（第２）のビア導体の幅の合計に抵抗膜の幅Ｗを近似することができる。
【００２７】
したがって、側面視の方向に配列して設けられる第１、第２のビア導体の組数を調整することにより、第１、第２のビア導体それぞれのビア径を調整せずとも、疑似的に抵抗膜の幅Ｗを調整することができる。したがって、複数の第１、第２のビア導体の組を並列接続することにより、疑似的に抵抗膜の幅Ｗを大きくすることができるので、電圧が測定される第１、第２のビア導体それぞれの抵抗膜との接続位置間の範囲における抵抗膜の抵抗値を、簡単に調整することができる。
【００２８】
また、前記積層体がセラミック積層体であるとよい。
【００２９】
このように構成すると、抵抗膜や第１、第２のビア導体、配線電極が形成された複数のセラミック絶縁層が積層されて成るセラミック積層体に電流検出用抵抗およびサーマルビアが設けられた実用的な構成の抵抗内蔵基板を提供することができる。
【００３０】
また、本発明の電流検出モジュールは、請求項１ないし９のいずれかに記載の抵抗内蔵基板を備え、前記第１、第２のセンス用電極間の電圧により電流を検出することを特徴としている。
【００３１】
このように構成された発明では、抵抗内蔵基板に設けられた電流検出用抵抗の第１、第２のセンス用電極間の電圧により電流を検出することができる実用的な構成の電流検出モジュールを提供することができる。
【発明の効果】
【００３２】
本発明によれば、サーマルビアが、側面視において、抵抗膜と第１、第２のビア導体との接続位置の外側に配置されて抵抗膜に接続されている。そのため、電圧が測定される抵抗膜の第１、第２のビア導体との接続位置間の範囲における抵抗値は、サーマルビアが抵抗膜に接続されることによる変動のおそれがない。したがって、電流検出用抵抗の抵抗値の変動が抑制された状態で抵抗内蔵基板の放熱作用を促進することができ、抵抗内蔵基板を用いた電流の検出精度が劣化するのを防止することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態にかかる電流検出モジュールを示すブロック図である。
【図２】図１の電流検出モジュールが備える抵抗内蔵基板を示す断面図である。
【図３】抵抗内蔵基板の変形例を示す断面図である。
【図４】抵抗内蔵基板の変形例を示す断面図である。
【図５】本発明の第２実施形態にかかる抵抗内蔵基板における抵抗膜とサーマルビアとの接続状態を示す平面図である。
【図６】サーマルビアの本数と基板表面温度との関係を示す図である。
【図７】本発明の第３実施形態にかかる抵抗内蔵基板における抵抗膜とセンス用導体ビアとの接続状態を示す平面図である。
【図８】センス用ビア導体の本数と抵抗値との関係を示す図である。
【図９】本発明の第４実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１０】抵抗内蔵基板の変形例を示す断面図である。
【図１１】本発明の第５実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１２】抵抗内蔵基板の変形例を示す断面図である。
【図１３】本発明の第６実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１４】抵抗内蔵基板の変形例を示す断面図である。
【図１５】抵抗内蔵基板の変形例を示す断面図である。
【図１６】抵抗内蔵基板の変形例を示す断面図である。
【図１７】本発明の第７実施形態にかかる抵抗内蔵基板を示す分解斜視図である。
【図１８】本発明の第８実施形態にかかる抵抗内蔵基板を示す断面図である。
【図１９】本発明の第９実施形態にかかる抵抗内蔵基板を示す断面図である。
【図２０】従来の抵抗内蔵基板を示す図である。
【発明を実施するための形態】
【００３４】
＜第１実施形態＞
本発明の第１実施形態について、図１および図２を参照して説明する。図１は本発明の第１実施形態にかかる電流検出モジュールを示すブロック図、図２は図１の電流検出モジュールが備える抵抗内蔵基板を示す断面図である。
【００３５】
（構成）
電流検出モジュール１の構成の概略について説明する。
【００３６】
図１に示す電流検出モジュール１は、携帯電話や携帯情報端末などの携帯通信端末が備えるマザー基板（図示省略）等に実装され、バッテリＢおよび負荷回路Ｌに接続されて電流検出を行うことによりバッテリＢの残量管理を行うためのものであり、抵抗内蔵基板２と、電流検出用の半導体回路３（フューエルゲージＩＣ）とを備えている。
【００３７】
抵抗内蔵基板２は、絶縁体などで構成され、例えば酸化バリウム、シリカ、アルミナを主成分とするセラミック材料により形成された複数のセラミックグリーンシートが積層、焼成されることにより形成されるセラミック積層体２１（図２参照）を備えている。また、積層体２１には、４端子構造の電流検出用抵抗４と放熱用のサーマルビア５とが設けられており、その上面に半導体回路３が実装されている。
【００３８】
なお、必要に応じて半導体回路３の他に、その他の機能を有する半導体回路やチップインダクタやチップコンデンサなどの各種の実装部品が抵抗内蔵基板２に実装されて電流検出モジュール１が形成される。また、図２に示すように、本実施形態では、複数のセラミックグリーンシートが積層されることにより、５層の絶縁層２１ａ〜２１ｅが積層されて積層体２１が形成されているが、積層体２１の層数についてはこれに限定されるものではない。すなわち、抵抗内蔵基板２の使用目的やこれに設けられる電流検出用抵抗４の構成に応じて、適宜、層数を変更すればよい。また、所定の面内電極や層間接続用のビア導体などを有する配線電極６が各絶縁層２１ａ〜２１ｅに形成されることにより、半導体回路３と電流検出用抵抗４とが電気的に接続されたり、その他の各種の実装部品が電気的に接続されたりするが、以下の説明で用いられる各図面では、説明を簡易なものとするため主要な構成のみが図示されており、その他の構成については図示省略されている。
【００３９】
電流検出用抵抗４は、積層体２１を形成する各絶縁層２１ａ〜２１ｅのうち絶縁層２１ｄの主面に設けられた抵抗膜４１と、第１、第２のセンス用ビア導体４２ａ，４２ｂと、第１、第２のセンス用電極４３ａ，４３ｂと、第１、第２のソース用電極４４ａ，４４ｂとを備えている。
【００４０】
抵抗膜４１は、例えばＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗ペースト（抵抗材料）を用いたスクリーン印刷等の一般的な手法により絶縁層２１ｄに矩形状に形成されている。第１のセンス用ビア導体４２ａ（本発明の「第１のビア導体」に相当）は、絶縁層２１ｃを積層方向に貫通して設けられその一端面が抵抗膜４１にターミナル電極として接続されている。第２のセンス用ビア導体４２ｂ（本発明の「第２のビア導体」に相当）は、絶縁層２１ｃを積層方向に貫通して設けられその一端面が第１のセンス用ビア導体４２ａと抵抗膜４１との接続位置から所定距離（Ｗ）離れた位置において抵抗膜４１にターミナル電極として接続されている。なお、ここで、記載するターミナル電極は、抵抗膜４１のセンス用ビア導体間の抵抗値Ｒを決定するためのＷ：幅を決定する電極を指す。
【００４１】
第１、第２のセンス用電極４３ａ，４３ｂは、抵抗膜４１の電圧を測定するために積層体２１の表面に設けられている。第１のセンス用電極４３ａは、絶縁層２１ａ，２１ｂを積層方向に貫通して設けられた層間接続用のビア導体６１（配線電極６）により第１のセンス用ビア導体４２ａに接続されている。第２のセンス用電極４３ｂは、同様にして絶縁層２１ａ，２１ｂそれぞれに設けられたビア導体６１により第２のセンス用ビア導体４２ｂに接続されている。
【００４２】
第１、第２のソース用電極４４ａ，４４ｂは、抵抗膜４１に電流を流すために積層体２１の表面に設けられている。第１、第２のソース用電極４４ａ，４４ｂは、積層体２１の積層方向および第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向に直交する方向からの側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置を挟む位置にそれぞれ絶縁層２１ｄ，２１ｅに設けられたビア導体６１により接続されている。すなわち、第１、第２のビア導体４２ａ，４２ｂは、側面視において、第１のソース用電極４４ａの配線電極６による抵抗膜４１との接続位置および第２のソース用電極４４ｂの配線電極６による抵抗膜４１との接続位置の内側に配置される。
【００４３】
なお、第１、第２のセンス用ビア導体４２ａ，４２ｂ、第１、第２のセンス用電極４３ａ，４３ｂ、第１、第２のソース用電極４４ａ，４４ｂ、ビア導体６１は、例えばＣｕを主成分とする導体ペースト（導電材料）を用いたスクリーン印刷等の一般的な手法により形成されている。
【００４４】
サーマルビア５は、絶縁層２１ｄ，２１ｅを積層方向に貫通して設けられ抵抗膜４１に接続されている。また、サーマルビア５は、側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の外側に配置される。また、サーマルビア５は、側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側それぞれに配置され抵抗膜４１に接続されて設けられている。また、サーマルビア５は、側面視において、第１、第２のソース用電極４４ａ，４４ｂそれぞれのビア導体６１による抵抗膜４１との接続位置の内側に配置されて抵抗膜４１に接続されている。
【００４５】
また、サーマルビア５の積層体２１の表面に露出する端面には放熱用の平板電極５１が設けられている。なお、サーマルビア５は、ビア導体６１と同様の導電材料により形成することができるが、その他の熱伝導性のよい材料により形成されていてもよい。また、この実施形態では、サーマルビア５が、側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側にそれぞれ設けられているが、少なくとも片側に設けられていればよい。また、電流検出モジュール１が外部のマザー基板等に実装される際に、マザー基板等の外部の接続先に設けられた放熱用の電極に放熱用の平板電極５１が接続されるようにしてもよい。このようにすると、サーマルビア５による放熱性の向上を図ることができる。
【００４６】
半導体回路３は、第１、第２のセンス用電極４３ａ，４３ｂに接続され、第１、第２のセンス用電極４３ａ，４３ｂ間の電圧を測定することにより、バッテリＢに接続された電流検出用抵抗４に流れる電流を検出する。なお、ターミナル端子電極として接続された第１、第２のセンス用ビア導体４２ａ，４２ｂ間の範囲における抵抗膜４１の電圧が、第１、第２のセンス用電極４３ａ，４３ｂを介して半導体回路３により測定される。
【００４７】
（製造方法）
図１の電流検出モジュール１の製造方法の一例についてその概略を説明する。
【００４８】
この実施形態の電流検出モジュール１は、抵抗膜４１、第１、第２のセンス用ビア導体４２ａ，４２ｂ、ビア導体６１が設けられた各絶縁層２１ａ〜２１ｅを成す複数枚のグリーンシートが積層されて低温焼成されることにより形成された抵抗内蔵基板２の上面に、電流検出用の半導体回路３が実装されることにより形成される。
【００４９】
まず、所定形状に形成されたグリーンシートに、金型やレーザなどを用いてビアホールが形成され、内部に導体ペーストが充填されることにより層間接続用のビア導体６１や、抵抗膜４１から電流を取り出すための第１、第２のセンス用ビア導体４２ａ，４２ｂ、放熱用のサーマルビア５が形成される。また、抵抗ペーストにより抵抗膜４１が印刷され、導体ペーストにより図示省略された面内導体等のその他の配線電極６が印刷されて、抵抗内蔵基板２の各絶縁層２１ａ〜２１ｅを形成するための複数枚のグリーンシートが準備される。なお、それぞれのグリーンシートには、一度に複数の抵抗内蔵基板２を形成できるように、複数の抵抗内蔵基板２を形成するためのパターンが設けられている。
【００５０】
次に、各絶縁層２１ａ〜２１ｅが積層されて積層体２１が形成される。そして、焼成後に個々の抵抗内蔵基板２に分割するための半貫通孔がレーザなどにより個々の抵抗内蔵基板２の領域を囲むように形成される。続いて、積層体２１が加圧されながら低温焼成されることにより抵抗内蔵基板２の集合体が形成される。
【００５１】
次に、個々の抵抗内蔵基板２に半導体回路３やその他の実装部品が実装されて、各種部品が実装された状態の抵抗内蔵基板２の集合体にディスペンサなどにより樹脂が塗布される。そして、樹脂がオーブンなど乾燥されて硬化された後に、前もって形成されている半貫通孔に沿って個々のモジュールに分割されることにより電流検出モジュール１が完成する。
【００５２】
そして、図１に示す電流検出モジュール１において、第１、第２のセンス用電極４３ａ，４３ｂ間の電圧が半導体回路３において測定されることにより、バッテリＢに接続された電流検出用抵抗４に流れる電流が検出される。
【００５３】
（抵抗内蔵基板の変形例（１））
図２の抵抗内蔵基板２の変形例について図３および図４を参照して説明する。図３および図４のそれぞれは抵抗内蔵基板の変形例を示す断面図である。なお、以下では上記した抵抗内蔵基板２の構成と異なる点について説明を行い、その他の構成については上記した抵抗内蔵基板２の構成と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００５４】
図３に示す抵抗内蔵基板２ａでは、第１、第２のソース用電極４４ａ，４４ｂが、積層体２１の第１、第２のセンス用電極４３ａ，４３ｂが形成された主面と同じ主面に設けられている。
【００５５】
図４に示す抵抗内蔵基板２ｂでは、抵抗内蔵基板２ａと同様に、第１、第２のソース用電極４４ａ，４４ｂが、積層体２１の第１、第２のセンス用電極４３ａ，４３ｂが形成された主面と同じ主面に設けられている。また、抵抗内蔵基板２ｂでは、サーマルビア５が、側面視において、第１、第２のソース用電極４４ａ，４４ｂそれぞれのビア導体６１による抵抗膜４１との接続位置の外側に配置されて抵抗膜４１に接続されている。
【００５６】
以上のように、上記した実施形態によれば、複数の絶縁層２１ａ〜２１ｅが積層された積層体２１に、絶縁層２１ｄの主面に設けられた抵抗膜４１を有する４端子構造の電流検出用抵抗４が設けられている。電流検出用抵抗４は、絶縁層２１ｃを積層方向に貫通して設けられその一端面が抵抗膜４１に接続された第１のセンス用ビア導体４２ａと、絶縁層２１ｃを積層方向に貫通して設けられその一端面が第１のセンス用ビア導体４２ａと抵抗膜４１との接続位置から所定距離離れた位置において抵抗膜４１に接続された第２のセンス用ビア導体４２ｂと、抵抗膜４１の電圧を測定するために積層体２１の表面に設けられた第１、第２のセンス用電極４３ａ，４３ｂとを有している。第１のセンス用電極４３ａは、第１のセンス用ビア導体４２ａに積層体２１に設けられたビア導体６１により接続され、第２のセンス用電極４３ｂは、第２のセンス用ビア導体４２ｂにビア導体６１により接続されている。
【００５７】
また、電流検出用抵抗４は、抵抗膜４１に電流を流すために積層体２１の表面に設けられた第１、第２のソース用電極４４ａ，４４ｂを有している。第１、第２のソース用電極４４ａ，４４ｂは、側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置を挟む位置にそれぞれビア導体６１により抵抗膜４１に接続されている。そして、抵抗膜４１を通って第１、第２のソース用電極４４ａ，４４ｂ間に流れる電流が、第１、第２のセンス用電極４３ａ，４３ｂ間の電圧が半導体回路３により測定されることにより検出される。
【００５８】
また、絶縁層２１ｄ，２１ｅを積層方向に貫通して放熱用のサーマルビア５が抵抗膜４１に接続されて設けられている。したがって、第１、第２のソース用電極４４ａ，４４ｂ間に電流が供給されて抵抗膜４１が発熱した場合に、抵抗膜４１に直接接続されたサーマルビア５を介して発生した熱を抵抗内蔵基板２の外に逃がすことができる。また、サーマルビア５は、側面視において、抵抗膜４１と電流検出用の第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の外側に配置されて抵抗膜４１に接続されている。そのため、電圧が測定される抵抗膜４１の、第１のセンス用ビア導体４２ａとの接続位置と第２のセンス用ビア導体４２ｂとの接続位置との間の範囲における抵抗値がサーマルビア５が抵抗膜４１に接続されることにより変動するおそれがない。したがって、電流検出用抵抗４の抵抗値の変動が抑制された状態で抵抗内蔵基板２の放熱作用を促進することができ、抵抗内蔵基板２を用いた電流の検出精度が劣化するのを防止することができる。
【００５９】
また、第１、第２のソース用電極４４ａ，４４ｂ間に電流が流れた場合に、ビア導体６１により第１、第２のソース用電極４４ａ，４４ｂが接続されて電流が流れる区間において抵抗膜４１は最もよく発熱する。したがって、サーマルビア５が、側面視において、最もよく発熱する第１、第２のソース用電極４４ａ，４４ｂそれぞれの抵抗膜４１との接続位置間の内側であって、第１、第２のセンス用ビア導体４２ａ，４２ｂの抵抗膜４１との接続位置間の外側に配置されて抵抗膜４１に接続されることにより、電流検出用抵抗４の抵抗値の変動が抑制された状態で抵抗内蔵基板２の放熱効率をさらに向上することができる。
【００６０】
また、側面視において、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側にそれぞれサーマルビア５が配置され、抵抗膜４１に接続されて設けられている。したがって、抵抗膜４１の第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側でサーマルビア５により抵抗膜４１で発生した熱を放熱することができるので、抵抗内蔵基板２の放熱効率をさらに向上することができる。
【００６１】
また、抵抗膜４１がＣｕおよびＮｉまたはこれらの合金を主成分とする抵抗材料により形成され、第１、第２のセンス用ビア導体４２ａ，４２ｂおよび配線電極６がＣｕを主成分とする導電材料により形成されることにより、第１、第２のセンス用ビア導体４２ａ，４２ｂおよび配線電極６と抵抗膜４１との接合強度の向上を図ることができる。
【００６２】
また、抵抗膜４１や第１、第２のセンス用ビア導体４２ａ，４２ｂ、配線電極６が形成された複数の絶縁層２１ａ〜２１ｅが積層されて成るセラミック積層体２１に電流検出用抵抗４およびサーマルビア５が設けられた実用的な構成の抵抗内蔵基板２を提供することができる。
【００６３】
そして、抵抗内蔵基板２に設けられた電流検出用抵抗４の第１、第２のセンス用電極４３ａ，４３ｂ間の電圧により電流を検出することができる実用的な構成の電流検出モジュール１を提供することができる。
【００６４】
＜第２実施形態＞
本発明の第２実施形態について、図５および図６を参照して説明する。図５は本発明の第２実施形態にかかる抵抗内蔵基板における抵抗膜とサーマルビアとの接続状態を示す平面図、図６はサーマルビアの本数と基板表面温度との関係を示す図である。
【００６５】
この実施形態が上記した第１実施形態の図２に示す抵抗内蔵基板２と異なるのは、図５に示すように、その平面視形状が矩形状に形成された抵抗膜４１の第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側の外側であって、ビア導体６１による第１、第２のソース用電極４４ａ，４４ｂとの接続位置の内側に、それぞれ、複数のサーマルビア５が接続されて設けられている点である。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００６６】
第１、第２のセンス用ビア導体４２ａ，４２ｂは、図２の抵抗内蔵基板２と同様に、抵抗膜４１の上面の所定距離離れた位置にそれぞれ接続されている。また、第１、第２のソース用電極４４ａ，４４ｂは、図２の抵抗内蔵基板２と同様に、抵抗膜４１と第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置を挟むように抵抗膜４１の下面にビア導体６１により接続されている。
【００６７】
また、サーマルビア５は、抵抗膜４１の第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側それぞれに次のようにして配置されている。すなわち、４本のサーマルビア５が、第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に配列されて、抵抗膜４１の下面に接続されている。
【００６８】
（サーマルビアの本数と基板表面温度との関係）
サーマルビア５の本数と抵抗内蔵基板２の表面温度との関係について説明する。
【００６９】
図６はサーマルビアの本数と基板表面温度との関係を示す図であり、横軸にサーマルビア５の本数を示し、縦軸に基板表面温度（℃）を示している。また、図６では、サーマルビア５の本数が２本、３本、４本の場合において、抵抗膜４１に１Ａ、２Ａ、３Ａ、５Ａの電流が印可された場合の抵抗内蔵基板２の表面温度が図示されている。なお、２本および３本のサーマルビア５が配置される場合には、図５に示す４本の例と同様に、第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に各サーマルビア５が配列されて抵抗膜４１の下面に接続されている。
【００７０】
図６に示すように、サーマルビア５の本数を増やすことにより、抵抗内蔵基板２の放熱効率を向上することができ、より効率よく抵抗膜４１で発生した熱を逃がして抵抗内蔵基板２の表面温度の上昇を抑制することができる。また、抵抗膜４１に大電流（５Ａ）が流れた場合に、特にサーマルビア５の本数が多ければ、より効率よく抵抗膜４１で発生した熱がサーマルビア５を介して放熱することができる。
【００７１】
＜第３実施形態＞
本発明の第３実施形態について、図７および図８を参照して説明する。図７は本発明の第３実施形態にかかる抵抗内蔵基板における抵抗膜とセンス用導体ビアとの接続状態を示す平面図、図８はセンス用ビア導体の本数と抵抗値との関係を示す図である。
【００７２】
この実施形態が上記した第１実施形態の図２に示す抵抗内蔵基板２と異なるのは、図７に示すように、３組の第１、第２のセンス用ビア導体４２ａ，４２ｂが、同じ向きで第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に配列して設けられている点である。また、各組の第１のセンス用ビア導体４２ａは配線電極６（ビア導体６１）により第１のセンス用電極４３ａに接続されて並列接続され、各組の第２のセンス用ビア導体４２ｂは配線電極６により第２のセンス用電極４３ｂに接続されて並列接続されている。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００７３】
各組の第１、第２のセンス用ビア導体４２ａ，４２ｂは、それぞれ、図２の抵抗内蔵基板２と同様に抵抗膜４１の上面の所定距離離れた位置にそれぞれ接続されている。そして、各組の第１のセンス用ビア導体４２ａは側面視の方向に配列されて抵抗膜４１の上面に接続され、各組の第２のセンス用ビア導体４２ｂは側面視の方向に配列されて、抵抗膜４１の上面に接続されている。
【００７４】
また、第１、第２のソース用電極４４ａ，４４ｂは、図２の抵抗内蔵基板２と同様に、抵抗膜４１と各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置を挟む抵抗膜４１の下面位置にビア導体６１により接続されている。また、サーマルビア５は、抵抗膜４１の各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側の抵抗膜４１の下面に接続されている。
【００７５】
（センス用ビア導体の本数と抵抗値との関係）
第１、第２のセンス用ビア導体４２ａ，４２ｂの組数と、抵抗膜４１のターミナル電極として接続された第１、第２のセンス用ビア導体４２ａ，４２ｂが配置された区間における抵抗膜４１の抵抗値との関係について説明する。
【００７６】
図８はセンス用ビア導体の本数と抵抗値との関係を示す図であり、横軸に第１、第２のセンス用ビア導体４２ａ，４２ｂの本数（組数）を示し、縦軸に第１、第２のセンス用ビア導体４２ａ，４２ｂが配置された区間における抵抗膜４１の抵抗値（ｍΩ）を示している。また、図８では、第１、第２のセンス用ビア導体４２ａ，４２ｂの組数が１組、２組、３組の場合における抵抗値がそれぞれ図示されている。なお、１組および２組の第１、第２のセンス用ビア導体４２ａ，４２ｂが配置される場合には、図７に示す３組の例と同じ距離離れた状態で、第１、第２のセンス用ビア導体４２ａ，４２ｂが配置されると共に、各組の第１、第２のセンス用ビア導体４２ａ，４２ｂが側面視の方向に配列されて抵抗膜４１の下面に接続されている。
【００７７】
図８に示すように、第１、第２のセンス用ビア導体４２ａ，４２ｂの組数を増やすことにより、第１、第２のセンス用ビア導体４２ａ，４２ｂが配置された区間における抵抗膜４１の抵抗値を低減させることができる。
【００７８】
抵抗膜４１の抵抗値Ｒは、シート抵抗Ｒｓを用いて、
Ｒ＝Ｒｓ（Ｌ／Ｗ）（Ｌ：長さ、Ｗ：幅）
と表すことができる。このとき、第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの抵抗膜４１との接続位置間の距離により抵抗膜４１の長さＬが規定される。また、抵抗膜４１にターミナル電極として接続される第１、第２のセンス用ビア導体４２ａ，４２ｂの一端面の幅に抵抗膜４１の幅Ｗが近似される。したがって、複数の第１、第２のセンス用ビア導体４２ａ，４２ｂの組が同じ向きで側面視の方向に配列して設けられ、それぞれ抵抗膜４１に接続されると共に、各第１のビア導体４２ａが配線電極６により第１のセンス用電極４３ａに接続されて並列接続され、各第２のセンス用ビア導体４２ｂが配線電極６により第２のセンス用電極４３ｂに接続されて並列接続されているので、各第１（第２）のセンス用ビア導体４２ａ（４２ｂ）の幅の合計に抵抗膜の幅Ｗを近似することができる。
【００７９】
したがって、側面視の方向に配列して設けられる第１、第２のセンス用ビア導体４２ａ，４３ｂの組数を調整することにより、各第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれのビア径を調整せずとも、疑似的に抵抗膜４１の幅Ｗを調整することができる。したがって、複数の第１、第２のセンス用ビア導体４２ａ，４２ｂの組を並列接続することにより、疑似的に抵抗膜４１の幅Ｗを大きくすることができるので、電圧が測定される各第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの抵抗膜４１との接続位置間における抵抗膜４１の抵抗値を、簡単に調整することができる。
【００８０】
＜第４実施形態＞
本発明の第４実施形態について、図９を参照して説明する。図９が本発明の第４実施形態にかかる抵抗内蔵基板を示す断面図である。
【００８１】
この実施形態の抵抗内蔵基板１０２が上記した第１実施形態の図２に示す抵抗内蔵基板２と異なるのは、図９に示すように、積層体１２１を形成する７層の絶縁層１２１ａ〜１２１ｇのうち２層の絶縁層１２１ｄ，１２１ｆの主面のそれぞれに抵抗膜１４１ａ，１４１ｂが設けられ、各抵抗膜１４１ａ，１４１ｂがビア導体６１により並列接続されて電流検出用抵抗１０４が形成されている点である。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００８２】
抵抗内蔵基板１０２では、サーマルビア５が抵抗膜１４１ｂに接続されている。また、各抵抗膜１４１ａ，１４１ｂを並列接続する各ビア導体６１の配置間隔が調整されることにより、第１、第２のセンス用電極４３ａ，４３ｂ間においてその電圧が測定される抵抗膜１４１ａ，１４１ｂの範囲、すなわちその抵抗値が決定される。
【００８３】
（抵抗内蔵基板の変形例（２））
図９の抵抗内蔵基板１０２の変形例について図１０を参照して説明する。図１０は抵抗内蔵基板の変形例を示す断面図である。なお、以下では上記した抵抗内蔵基板１０２の構成と異なる点について説明を行い、その他の構成については上記した抵抗内蔵基板１０２の構成と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００８４】
図１０に示す抵抗内蔵基板１０２ａでは、サーマルビア５が抵抗膜１４１ａ，１４１ｂの両方に接続されている。したがって、各抵抗膜１４１ａ，１４１ｂにおいて発生した熱の放熱効率を向上することができる。
【００８５】
したがって、第４実施形態では、上記した第１実施形態と同様の効果を奏することができると共に、次のような効果を奏することができる。すなわち、各絶縁層１２１ａ〜１２１ｇのうち２層の絶縁層１２１ｄ，１２１ｆのそれぞれの主面に設けられた抵抗膜１４１ａ，１４１ｂが並列接続されているので、各抵抗膜１４１ａ，１４１ｂの抵抗値の大きさにばらつきがあったとしても、各抵抗膜１４１ａ，１４１ｂが並列接続されて形成される電流検出用抵抗１０４の抵抗値のばらつきを低減することができる。また、さらに３層以上の抵抗膜が並列接続されていてもよく、複数の抵抗膜を並列接続することにより、電流検出用抵抗１０４の抵抗値を簡単に低減することができるので、超低抵抗の電流検出用抵抗１０４を簡単に形成することができる。
【００８６】
＜第５実施形態＞
本発明の第５実施形態について、図１１を参照して説明する。図１１は本発明の第５実施形態にかかる抵抗内蔵基板を示す断面図である。
【００８７】
この実施形態の抵抗内蔵基板２ｃが上記した第１実施形態の図２に示す抵抗内蔵基板２と異なるのは、図１１に示すように、第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの抵抗膜４１に接続される一端面の面積が、それぞれ、他端面の面積よりも小さく形成されている点である。また、サーマルビア５およびビア導体６１の抵抗膜４１に接続される端面の面積が、他方の端面の面積よりも小さく形成されている。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００８８】
このように構成すると、次のような効果を奏することができる。すなわち、一般的に、抵抗膜４１を形成する抵抗材料の組成は、電流の測定精度の向上を図るため非常に高精度に調整されている。したがって、抵抗膜４１に含まれるＮｉ等の金属成分がＣｕを主成分とする第１、第２のセンス用ビア導体４２ａ，４２ｂに拡散することにより、抵抗膜４１の抵抗特性が変動するおそれがある。しかしながら、抵抗膜４１と接続される第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの一端面の面積が、他端面の面積よりも小さく形成されているので、抵抗膜４１に含まれるＮｉ等の金属成分が第１、第２のセンス用ビア導体４２ａ，４２ｂに拡散するのが抑制され、抵抗膜４１の組成が変動するのが抑制される。したがって、抵抗膜４１の抵抗特性の変動を小さくすることができる。
【００８９】
また、抵抗膜４１と接続されるサーマルビア５およびビア導体６１の端面の面積が、他方の端面の面積よりも小さく形成されているので、抵抗膜４１に含まれるＮｉ等の金属成分がサーマルビア５やビア導体６１に拡散するのが抑制され抵抗膜４１の組成が変動するのが抑制され、抵抗膜４１の抵抗特性の変動を小さくすることができる。
【００９０】
また、接続される端面どうしの面積が互いに異なるように、各ビア導体４２ａ，４２ｂ，６１が積層されることにより、抵抗膜４１に含まれる金属成分が各ビア導体４２ａ，４２ｂ，６１内に拡散するのをさらに確実に防止することができる。
【００９１】
（抵抗内蔵基板の変形例（３））
図１１の抵抗内蔵基板２ｃの変形例について図１２を参照して説明する。図１２は抵抗内蔵基板の変形例を示す断面図である。なお、以下では上記した抵抗内蔵基板２ｃの構成と異なる点について説明を行い、その他の構成については上記した抵抗内蔵基板２ｃの構成と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００９２】
図１２に示す抵抗内蔵基板２ｄでは、第１、第２のソース用電極４４ａ，４４ｂが、積層体２１の第１、第２のセンス用電極４３ａ，４３ｂが形成された主面と同じ主面に設けられている。また、サーマルビア５の抵抗膜４１と接続される端面の面積が、他方の端面の面積よりも大きく形成されている。
【００９３】
このように構成すると、次のような効果を奏することができる。すなわち、抵抗膜４１と接続されるサーマルビア５の端面の面積が、他方の端面の面積よりも大きく形成されているので、抵抗膜４１からサーマルビア５への放熱効率の向上を図ることができる。
【００９４】
＜第６実施形態＞
本発明の第６実施形態について、図１３を参照して説明する。図１３は本発明の第６実施形態にかかる抵抗内蔵基板を示す断面図である。
【００９５】
この実施形態の抵抗内蔵基板１０２ｂが上記した第４実施形態の図９に示す抵抗内蔵基板１０２と異なるのは、図１３に示すように、第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれの抵抗膜１４１ａに接続される一端面の面積が、それぞれ、他端面の面積よりも小さく形成されている点である。また、サーマルビア５の抵抗膜１４１ｂと接続される端面の面積が、他方の端面の面積よりも大きく形成されている。その他の構成は上記した第４実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００９６】
（抵抗内蔵基板の変形例（４））
図１３の抵抗内蔵基板１０２ｂの変形例について図１４〜図１６を参照して説明する。図１４〜図１６それぞれは抵抗内蔵基板の変形例を示す断面図である。なお、以下では上記した抵抗内蔵基板１０２ｂの構成と異なる点について説明を行い、その他の構成については上記した抵抗内蔵基板１０２ｂの構成と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【００９７】
図１４に示す抵抗内蔵器基板１０２ｃでは、サーマルビア５が抵抗膜１４１ａ，１４１ｂの両方に接続されると共に、サーマルビア５の抵抗膜１４１ａと接続される端面の面積が、他方の端面の面積よりも大きく形成されている。
【００９８】
図１５に示す抵抗内蔵基板１０２ｄでは、サーマルビア５の抵抗膜１４１ｂに接続される端面の面積が、他方の端面の面積よりも小さく形成されている。
【００９９】
図１６に示す抵抗内蔵基板１０２ｅでは、サーマルビア５が抵抗膜１４１ａ，１４１ｂの両方に接続されると共に、サーマルビア５の抵抗膜１４１ａと接続される端面の面積が、他方の端面の面積よりも小さく形成されている。
【０１００】
したがって、第６実施形態では、上記した第５実施形態と同様の効果を奏することができる。
【０１０１】
＜第７実施形態＞
本発明の第７実施形態について、図１７を参照して説明する。図１７は本発明の第７実施形態にかかる抵抗内蔵基板を示す分解斜視図である。
【０１０２】
この実施形態の抵抗内蔵基板２０２が上記した第１実施形態の抵抗内蔵基板２と異なるのは、図１７に示すように、積層体２２１を形成する７層の絶縁層２２１ａ〜２２１ｇのうち３層の絶縁層２２１ｃ，２２１ｅ，２２１ｇの主面のそれぞれに抵抗膜２４１ａ，２４１ｂ，２４１ｃが設けられ、各抵抗膜２４１ａ，２４１ｂ，２４１ｃが複数のビア導体６１により並列接続されて電流検出用抵抗２０４が形成されている点である。その他の構成は上記した第１実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【０１０３】
図５に示す第２実施形態と同様に、その平面視形状が矩形状に形成された抵抗膜２４１ｃの各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置の両側の外側であって、ビア導体６１による第１、第２のソース用電極４４ａ，４４ｂとの接続位置の内側に、それぞれ、複数のサーマルビア５が接続されて設けられている。具体的には、４本のサーマルビア５が、第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に配列されて、抵抗膜２４１ｃの下面に接続されている。
【０１０４】
また、図７に示す第３実施形態と同様に、３組の第１、第２のセンス用ビア導体４２ａ，４２ｂが、同じ向きで第１、第２のセンス用ビア導体４２ａ，４２ｂの配置方向にほぼ直交する側面視の方向に配列して設けられて、それぞれ絶縁層２２１ｃの抵抗膜２４１ａに接続されている。また、各組の第１のセンス用ビア導体４２ａが配線電極６（ビア導体６１）により第１のセンス用電極４３ａに接続されて並列接続され、各組の第２のセンス用ビア導体４２ｂが配線電極６により第２のセンス用電極４３ｂに接続されて並列接続されている。
【０１０５】
また、第１、第２のソース用電極４４ａ，４４ｂは、図１７に示すように、抵抗膜２４１ａと各第１、第２のセンス用ビア導体４２ａ，４２ｂとの接続位置を挟む抵抗膜２４１ａの上面位置に、側面視の方向に配列された３本のビア導体６１によりそれぞれ接続されている。
【０１０６】
また、この実施形態では、図１７に示すように、各絶縁層２２１ｂ、２２１ｄ、２２１ｆそれぞれの主面の、各第１、第２のセンス用電極４３ａ，４３ｂおよび各第１、第２のソース用電極４４ａ，４４ｂのそれぞれに平面視で重なる位置に短冊状の面内導体６２（配線電極６）が設けられている。そして、各第１、第２のセンス用電極４３ａ，４３ｂおよび各第１、第２のソース用電極４４ａ，４４ｂのそれぞれに平面視で重なる位置に設けられたビア導体６１および第１、第２のセンス用ビア導体４２ａ，４２ｂの組が、それぞれ、対応する面内導体６２により各絶縁層２２１ｂ，２２１ｄ，２２１ｆにおいて並列接続されている。
【０１０７】
したがって、第７実施形態では上記した第１〜第４実施形態と同様の効果を奏することができる。
【０１０８】
＜第８実施形態＞
本発明の第８実施形態について、図１８を参照して説明する。図１８は本発明の第８実施形態にかかる抵抗内蔵基板を示す断面図である。
【０１０９】
この実施形態の抵抗内蔵基板１０２ｆが上記した第４実施形態の図９に示す抵抗内蔵基板１０２と異なるのは、図１８に示すように、各抵抗膜１４１ａ，１４１ｂが、それぞれを形成するのと同一の抵抗ペーストで形成されたビア導体６３により並列接続されて電流検出用抵抗３０４が形成されている点である。また、各第１、第２のソース用電極４４ａ，４４ｂそれぞれは、ビア導体６１および面内導体６２を介して抵抗膜１４１ａに接続されている。その他の構成は上記した第４実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【０１１０】
したがって、第８実施形態では上記した第４実施形態と同様の効果を奏することができる。なお、第１、第２のソース用電極４４ａ，４４ｂが例えば積層体１２１の側面に形成されて、面内導体６２により抵抗膜１４１ａに接続されていてもよい。
【０１１１】
＜第９実施形態＞
本発明の第９実施形態について、図１９を参照して説明する。図１９は本発明の第９実施形態にかかる抵抗内蔵基板を示す断面図である。
【０１１２】
この実施形態の抵抗内蔵基板１０２ｇが上記した第４実施形態の図９に示す抵抗内蔵基板１０２と異なるのは、図１９に示すように、各第１、第２のセンス用電極４３ａ，４３ｂそれぞれが、ビア導体６１および面内導体６２を介して各第１、第２のセンス用ビア導体４２ａ，４２ｂに接続され、各第１、第２のソース用電極４４ａ，４４ｂそれぞれが、ビア導体６１および面内導体６２を介して抵抗膜１４１ｂに接続されている点である。また、各抵抗膜１４１ａ，１４１ｂは、ビア導体６１および面内導体６２を介して並列接続されている。その他の構成は上記した第４実施形態と同様であるため、同一符号を付すことによりその構成の説明は省略する。
【０１１３】
したがって、第９実施形態では、上記した第４実施形態と同様の効果を奏することができると共に、次のような効果を奏することができる。すなわち、ビア導体６１および面内導体６２を介して、各第１、第２のセンス用電極４３ａ，４３ｂそれぞれと各第１、第２のセンス用ビア導体４２ａ，４２ｂそれぞれとが接続され、各第１、第２のソース用電極４４ａ，４４ｂそれぞれと抵抗膜１４１ｂとが接続される。したがって、積層体１２１の表面に形成される各第１、第２のセンス用電極４３ａ，４３ｂおよび各第１、第２のソース用電極４４ａ，４４ｂの配置レイアウトの自由度を向上することができる。
【０１１４】
また、図１９に示すように、各抵抗膜１４１ａ，１４１ｂを並列接続する各ビア導体６１の配置位置を面内導体６２により調整して、各第１、第２のセンス用電極４３ａ，４３ｂを用いて電圧が測定される各抵抗膜１４１ａ，１４１ｂの範囲を調整することにより当該範囲における抵抗値を調整することができる。
【０１１５】
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した構成をどのように組み合わせてもよい。例えば、抵抗膜の数や配置位置、その形状は上記した例に限られるものではなく、抵抗内蔵基板に内蔵される電流検出用抵抗の抵抗値が使用目的に応じた値となるように抵抗膜や第１、第２のビア導体および配線電極を構成すればよい。
【０１１６】
また、サーマルビアの配置位置および積層体の表面に露出するサーマルビアの端面に接続される放熱用の平板電極の配置位置は上記した例に限られるものではなく、放熱用の平板電極の形状も上記した例に限られるものではない。例えば、抵抗内蔵基板の上面に放熱用の平板電極を配置し、平板電極をヒートシンクとして構成してもよい。また、抵抗膜と放熱用の平板電極とは、他の面内導体などの配線電極を介さずにサーマルビアにより直接接続されるのが望ましい。このようにすると、抵抗膜で発生した熱を効率よくサーマルビアを介して抵抗内蔵基板の外部に逃がすことができる。
【０１１７】
また、抵抗内蔵基板を形成する絶縁層の材質としては上記した例に限られるものではなく、一般的な多層基板を形成する樹脂やガラスなどの絶縁体材料により絶縁層を形成してもよい。また、抵抗膜を形成する抵抗材料としては上記した例に限られるものではなく、一般的な抵抗板を絶縁層に設けることにより抵抗膜を形成してもよい。
【０１１８】
また、抵抗膜を挟む位置や抵抗膜に対向する位置に、面内導体等により形成されサーマルビアに接続された面状のグランド電極が配置されていてもよい。このようにすると、抵抗内蔵基板の放熱効率をさらに向上することができると共に、抵抗膜の発熱が抵抗内蔵基板に実装される部品に影響を与えるのを抑制することができる。
【０１１９】
そして、複数の絶縁層が積層された積層体に電流検出用抵抗が設けられた抵抗内蔵基板およびこの基板を備える電流検出モジュールに広く本発明を適用することができる。
【符号の説明】
【０１２０】
１    電流検出モジュール
２，２ａ，２ｂ，２ｃ，２ｄ，１０２，１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０２ｆ，１０２ｇ，２０２    抵抗内蔵基板
２１，１２１，２２１    積層体
２１ａ〜２１ｅ，１２１ａ〜１２１ｇ，２２１ａ〜２２１ｇ    絶縁層
４，１０４，２０４    電流検出用抵抗
４１，１４１ａ，１４１ｂ，２４１ａ〜２４１ｃ    抵抗膜
４２ａ    第１のセンス用ビア導体（第１のビア導体）
４２ｂ    第２のセンス用ビア導体（第２のビア導体）
４３ａ    第１のセンス用電極
４３ｂ    第２のセンス用電極
４４ａ    第１のソース用電極
４４ｂ    第２のソース用電極
５    サーマルビア
６    配線電極
６１    ビア導体（配線電極）
６２    面内導体（配線電極）
【図１】
2014239142.tif 000003
【図２】
2014239142.tif 000004
【図３】
2014239142.tif 000005
【図４】
2014239142.tif 000006
【図５】
2014239142.tif 000007
【図６】
2014239142.tif 000008
【図７】
2014239142.tif 000009
【図８】
2014239142.tif 000010
【図９】
2014239142.tif 000011
【図１０】
2014239142.tif 000012
【図１１】
2014239142.tif 000013
【図１２】
2014239142.tif 000014
【図１３】
2014239142.tif 000015
【図１４】
2014239142.tif 000016
【図１５】
2014239142.tif 000017
【図１６】
2014239142.tif 000018
【図１７】
2014239142.tif 000019
【図１８】
2014239142.tif 000020
【図１９】
2014239142.tif 000021
【図２０】
2014239142.tif 000022