(57)【要約】【課題】変換膜による欠損画素のみを高精度に抽出できる画像処理装置および撮影装置を提供することを目的とする。【解決手段】画像処理部８は、次の性質を利用する。半導体層１６による漏れ電流は、バイアス電圧ＯＮ画像Ｇ１にはっきりと現れるが、バイアス電圧ＯＦＦ画像Ｇ２に現れない。一方、ＴＦＴ２２の漏れ電流ばらつきは、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とでほとんど変化がない。この性質を利用して、Ｘ線に感応して電荷を生成する半導体層１６にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）Ｇ１と、半導体層１６にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像Ｇ２とに基づいて欠損画素Ｌを抽出する。これにより、補間処理する必要がない画素を欠損画素Ｌとして抽出せずに、半導体層１６による欠損画素Ｌのみを高精度に抽出できる。【選択図】図４
2014216754.tif 000002
【特許請求の範囲】
【請求項１】
平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像と、前記変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する欠損画素抽出処理部を備えていることを特徴とする画像処理装置。
【請求項２】
請求項１に記載の画像処理装置において、
前記欠損画素抽出処理部は、前記バイアス電圧ＯＮ画像と前記バイアス電圧ＯＦＦ画像との差分を求め、差分後の画像から欠損画素を抽出することを特徴とする画像処理装置。
【請求項３】
請求項２に記載の画像処理装置において、
前記欠損画素抽出処理部は、前記差分後の画像に対してハイパスフィルタ処理を行い、ハイパスフィルタ処理後の画像から欠損画素を抽出することを特徴とする画像処理装置。
【請求項４】
請求項１から３のいずれかに記載の画像処理装置において、
前記バイアス電圧ＯＦＦ画像は、予め設定された時期に取得されたものであり、
前記バイアス電圧ＯＮ画像は、前記バイアス電圧ＯＦＦ画像の取得後に繰り返し取得されるものであることを特徴とする画像処理装置。
【請求項５】
請求項４に記載の画像処理装置において、
前記バイアス電圧ＯＦＦ画像は、出荷前に取得した画像であることを特徴とする画像処理装置。
【請求項６】
請求項１から５のいずれかに記載の画像処理装置と、
平面画像を取得する前記平面画像検出器とを備え、
前記平面画像検出器は、前記変換膜と、前記変換膜にバイアス電圧を印加し、その印加を停止するバイアス電圧供給源とを有していることを特徴とする撮影装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線等の放射線、可視光、赤外光等の電磁波を電荷に変換する変換膜を有する平面画像検出器で取得した画像を処理する画像処理装置および撮影装置に関する。
【背景技術】
【０００２】
Ｘ線撮影装置に使用される平面画像検出器（Ｘ線検出器）としては、例えば、フラットパネルディテクタ（以下適宜、「ＦＰＤ」と称する）が知られている。ＦＰＤは、アクティブマトリクス基板上に、ａ−Ｓｅ（アモルファス・セレン）等の変換膜を蒸着して形成されたものである。アクティブマトリクス基板は、画素電極、薄膜トランジスタ（ＴＦＴ）等のスイッチング素子、および蓄積容量（キャパシタ）等が二次元マトリクス状（二次元アレイ状）に配置されたものである。
【０００３】
ＦＰＤにおいて、Ｘ線管等により被検体に照射され、被検体を透過したＸ線像が変換膜上に投影されると、Ｘ線像の濃淡に比例した電荷が変換膜内で生成される。変換膜内で生成された電荷は、画素電極で収集され、蓄積容量に蓄積される。蓄積容量に蓄積された電荷は、スイッチング素子の動作により画素ごとに読み出され、画像処理部に送信されて種々の処理が行われる。
【０００４】
このようなａ−Ｓｅ等の変換膜を備えたＦＰＤは、変換膜の製造プロセスにおいて、欠損画素が発生する場合がある。変換膜による欠損画素の出力は、入射Ｘ線に対する線形性が保たれていないので、画像には使用できない。そのため、変換膜にＸ線を照射しない非照射状態のダーク画像を取得し、ダーク画像において、周辺画素値との差が大きな画素を欠損画素として抽出する。抽出された欠損画素は周囲の正常画素の画素値を用いて補間される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３０１８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の欠損画素の抽出方法に用いられるダーク画像には、ＴＦＴ等のスイッチング素子による漏れ電流が含まれ、このスイッチング素子の漏れ電流は、スイッチング素子ごとにばらつきを有している。そのため、従来の欠損画素の抽出方法では、変換膜の漏れ電流による欠損画素であるのかスイッチング素子の漏れ電流による欠損画素であるのか区別をつけずに行われている。そのため、抽出される欠損画素が多くなり、画質を劣化させることになる。このように、スイッチング素子の漏れ電流によって、補間処理を行う必要のない画素を欠損画素として抽出しているので、これを改善することが望まれる。
【０００７】
なお、スイッチング素子の漏れ電流は、入射Ｘ線量に依存しないものである。スイッチング素子の漏れ電流は、一般的に、被検体等を対象として取得した通常画像に対し、ダーク画像を用いたオフセット補正を行うことにより補正されている。
【０００８】
本発明は、このような事情に鑑みてなされたものであって、変換膜による欠損画素のみを高精度に抽出できる画像処理装置および撮影装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
発明者は、上記の問題を解決するために鋭意研究した結果、次のような知見を得た。すなわち、変換膜の欠損は、変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）において漏れ電流増加として現れ、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像には現れない。一方、ＴＦＴの漏れ電流ばらつきは、バイアス電圧ＯＦＦ画像でも確認され、バイアス電圧ＯＮ画像でもほとんど漏れ電流増加は発生しない。
【００１０】
このような知見に基づく本発明は、次のような構成をとる。すなわち、本発明に係る画像処理装置は、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像と、前記変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する欠損画素抽出処理部を備えていることを特徴とするものである。
【００１１】
本発明に係る画像処理装置によれば、次の性質を利用する。変換膜による漏れ電流は、バイアス電圧ＯＮ画像にはっきりと現れるが、バイアス電圧ＯＦＦ画像に現れない。一方、スイッチング素子の漏れ電流ばらつきは、バイアス電圧ＯＮ画像とバイアス電圧ＯＦＦ画像とでほとんど変化がない。この性質を利用して、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）と、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する。これにより、補間処理する必要がない画素を欠損画素として抽出せずに、変換膜による欠損画素のみを高精度に抽出できる。
【００１２】
また、本発明に係る画像処理装置において、前記欠損画素抽出処理部は、前記バイアス電圧ＯＮ画像と前記バイアス電圧ＯＦＦ画像との差分を求め、差分後の画像から欠損画素を抽出することが好ましい。差分後の画像は、スイッチング素子の漏れ電流ばらつきが抑えられた画像となっているので、変換膜による欠損画素のみを高精度に抽出できる。
【００１３】
また、本発明に係る画像処理装置において、前記差分後の画像に対してハイパスフィルタ処理を行い、ハイパスフィルタ処理後の画像から欠損画素を抽出することが好ましい。バイアス電圧ＯＮ画像は、スイッチング素子の漏れ電流ばらつきの他に、バイアス電圧による輝度ムラやアレイアンプ回路のゲインばらつきを含んでいる。差分後の画像に対するハイパスフィルタ処理後の画像は、それら輝度ムラやゲインばらつきがさらに取り除かれたものとなる。そのため、変換膜による欠損画素のみをさらに高精度に抽出できる。
【００１４】
また、本発明に係る画像処理装置において、前記バイアス電圧ＯＦＦ画像は、予め設定された時期に取得されたものであり、前記バイアス電圧ＯＮ画像は、前記バイアス電圧ＯＦＦ画像の取得後に繰り返し取得されるものであることが好ましい。予め設定した時期にバイアス電圧ＯＦＦ画像を取得しておき、このバイアス電圧ＯＦＦ画像の取得後に、例えば、校正ごとにバイアス電圧ＯＮ画像のみを取得し、欠損画素を抽出する。バイアス電圧ＯＮ画像を取得するごとに、バイアス電圧ＯＦＦ画像を取得せずに済み、欠損画素の抽出時間を短縮できる。
【００１５】
また、本発明に係る画像処理装置において、前記バイアス電圧ＯＦＦ画像の一例は、出荷前に取得した画像である。出荷後において、バイアス電圧ＯＮ画像を取得するごとに、バイアス電圧ＯＦＦ画像を取得せずに済み、欠損画素の抽出時間を短縮できる。
【００１６】
また、本発明に係るＸ線撮影装置は、上述の画像処理装置と、平面画像を取得する前記平面画像検出器とを備え、前記平面画像検出器は、前記変換膜と、前記変換膜にバイアス電圧を印加し、その印加を停止するバイアス電圧供給源とを有していることを特徴とするものである。
【００１７】
本発明に係る撮影装置によれば、上述した画像処理装置を備えており、画像処理装置は、次の性質を利用する。変換膜による漏れ電流は、バイアス電圧ＯＮ画像にはっきりと現れるが、バイアス電圧ＯＦＦ画像に現れない。一方、スイッチング素子の漏れ電流ばらつきは、バイアス電圧ＯＮ画像とバイアス電圧ＯＦＦ画像とでほとんど変化がない。この性質を利用して、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）と、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する。これにより、補間処理する必要がない画素を欠損画素として抽出せずに、変換膜による欠損画素のみを高精度に抽出できる。
【発明の効果】
【００１８】
本発明に係る画像処理装置および撮影装置によれば、次の性質を利用する。変換膜による漏れ電流は、バイアス電圧ＯＮ画像にはっきりと現れるが、バイアス電圧ＯＦＦ画像に現れない。一方、スイッチング素子の漏れ電流ばらつきは、バイアス電圧ＯＮ画像とバイアス電圧ＯＦＦ画像とでほとんど変化がない。この性質を利用して、平面画像検出器が有する変換膜であって、電磁波を電荷に変換する前記変換膜にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）と、変換膜にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像とに基づいて欠損画素を抽出する。これにより、補間処理する必要がない画素を欠損画素として抽出せずに、変換膜による欠損画素のみを高精度に抽出できる。
【図面の簡単な説明】
【００１９】
【図１】実施例１に係るＸ線撮影装置の概略構成を示す図である。
【図２】ＦＰＤの一画素の構成を示す断面図である。
【図３】ＦＰＤの構成を示す平面図である。
【図４】実施例１に係る画像処理部の構成を示す図である。
【図５】実施例１に係る欠損画素抽出処理のフローチャートである。
【図６】（ａ）および（ｂ）は、本発明の効果の説明に供する図である。
【図７】実施例２に係る画像処理部の構成を示す図である。
【図８】実施例２に係る欠損画素抽出処理のフローチャートである。
【図９】実施例３に係る欠損画素抽出処理のフローチャートである。
【実施例１】
【００２０】
以下、図面を参照して本発明の実施例１を説明する。本実施例では、撮影装置の一例としてＸ線撮影装置を説明する。図１は、実施例１に係るＸ線撮影装置の概略構成を示す図である。
【００２１】
図１を参照する。Ｘ線撮影装置１は、被検体Ｍを載置する天板２と、その被検体Ｍに向けてＸ線を照射するＸ線管３と、被検体Ｍを透過したＸ線を検出するＦＰＤ４とを備えている。なお、ＦＰＤ４は、本発明の平面画像検出器に相当する。
【００２２】
また、Ｘ線撮影装置１は、Ｘ線管３の管電圧や管電流を発生させる高電圧発生部５を有するＸ線管制御部６と、ＦＰＤ４から出力された画像（Ｘ線検出信号）をディジタル化するＡ／Ｄ変換器７と、Ａ／Ｄ変換器７で変換されたディジタルの画像（Ｘ線検出信号）に種々の処理を行う他に、欠損画素Ｌの抽出し、欠損画素Ｌの補間を行う画像処理部８とを備えている。画像処理部８における処理は、ソフトウェアやハードウェアで実現される。なお、画像処理部８は、本発明の画像処理装置に相当する。また、画像処理部８は、後で詳細を説明する。
【００２３】
また、Ｘ線撮影装置１は、各構成を統轄して制御する主制御部９と、画像処理部８で処理された画像などを記憶する記憶部１０と、操作者が入力設定を行う入力部１１と、画像処理部８で処理された画像などを表示する表示部１２とを備えている。
【００２４】
主制御部９は、中央演算処理装置（ＣＰＵ）などで構成される。記憶部１０は、ＲＯＭ（Read-only Memory）、ＲＡＭ（Random-Access Memory）またはハードディスク等、取り外し可能なものを含む記憶媒体で構成される。入力部１１は、ジョイスティック、マウス、タッチパネルなどで構成される。表示部１２は、液晶モニタ等で構成される。
【００２５】
図２は、ＦＰＤ４の一画素の構成を示す断面図である。ＦＰＤ４は、図２に示すように、入射したＸ線に感応して電荷を生成する半導体層１６と、半導体層１６の一方の面に形成され、バイアス電圧を印加するための共通電極１７と、半導体層１６の他方の面に形成され、二次元マトリクス状に複数の画素に区画された画素電極１８とを備えている。半導体層１６は、例えばａ−Ｓｅで構成される。画素電極１８、半導体層１６、共通電極１７は、その順番で、アクティブマトリクス基板１９に蒸着等により形成される。なお、半導体層１６は、本発明の変換膜に相当する。
【００２６】
アクティブマトリクス基板１９は、半導体層１６で生成された電荷を蓄積する蓄積容量２１と、蓄積容量２１で蓄積された電荷を読み出すためのスイッチング素子としてのＴＦＴ２２と、ガラス等の絶縁基板２３とを備えている。絶縁基板２３には、蓄積容量２１、ＴＦＴ２２、ゲート線２４およびデータ線２５が形成される。
【００２７】
図２の破線で示すように、１画素に対応するＸ線検出素子ＤＵは、半導体層１６、共通電極１７、画素電極１８、蓄積容量２１およびＴＦＴ２２等で構成される。図３は、ＦＰＤ４の構成を示す平面図である。Ｘ線検出素子ＤＵは、図３に示すように、二次元マトリクス状に複数個で構成されている。Ｘ線検出素子ＤＵは、図３において、図示の便宜上、３×３画素で示すが、例えば１０２４×１０２４画素で構成される。
【００２８】
アクティブマトリクス基板１９は、図３中の行方向（Ｘ方向）に１列で並んでいる複数のＴＦＴ２２のゲートと接続するゲート線２４と、図３中に列方向（Ｙ方向）に１列で並んでいる複数のＴＦＴ２２のソースと接続するデータ線２５とを備えている。なお、ＴＦＴ２２のドレインには、蓄積容量２１が接続される。
【００２９】
ＦＰＤ４において、ゲート線２４には、ゲートドライバ回路２６が接続されている。データ線２５は、電荷を増幅して電圧信号に変換するアレイアンプ回路２７に接続され、アレイアンプ回路２７の出力は、複数の電圧信号から１つの電圧信号を選択して出力するマルチプレクサ２８に接続される。アレイアンプ回路２７は、データ線２５ごとに設けられたアンプ２７ａを有している。
【００３０】
すなわち、ゲートドライバ回路２６により、複数のゲート線２４に順番にＴＦＴ２２をＯＮ状態にさせる信号を送る。すると、ゲート線２４に接続された複数のＴＦＴ２２ごとにＯＮ状態となり、蓄積容量２１に蓄積された電荷は、ＴＦＴ２２を通じてデータ線２５側に読み出され、データ線２５を通じてアレイアンプ回路２７に送られる。アレイアンプ回路２７の各々のアンプ２７ａは、電荷を増幅して電圧信号に変換する。そして、アレイアンプ回路２７で増幅され変換された複数の電圧信号から１つの電圧信号を選択して出力する。
【００３１】
また、ＦＰＤ４は、バイアス電圧を共通電極１７に印加し、その印加を停止する（ほぼ０Ｖの状態にする）バイアス電圧供給源３１を備えている。バイアス電圧供給源３１は、予め設定されたバイアス電圧を共通電極１７に印加することで、半導体層１６にバイアス電圧を印加する。なお、図２および図３において、符号Ｖｈはバイアス電圧を示す。
【００３２】
ゲートドライバ回路２６、アレイアンプ回路２７、マルチプレクサ２８およびバイアス電圧供給源３１は、ＦＰＤ制御回路３３により制御される。また、ＦＰＤ制御回路３３は、主制御部９により制御される。
【００３３】
ＦＰＤ４は、画像処理部８での欠損画素Ｌの抽出を行うために、２種類の画像を取得する。１つは、半導体層１６にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）Ｇ１であり、もう１つは、半導体層１６にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像Ｇ２である。画像Ｇ１および画像Ｇ２は、共に、Ｘ線管３からＸ線を照射しない非照射状態で行われ、バイアス電圧を印加するか否かが異なるのみでその他の取得条件（例えば１フレームの取得時間など）は同じである。
【００３４】
＜画像処理部８＞
図４を参照する。まず、本発明の特徴部分である画像処理部８の概要について説明する。画像処理部８は、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２との２つの画像に基づいて欠損画素Ｌを抽出する。欠損画素Ｌの抽出後、通常撮影に相当する、被検体Ｍ等を対象とした画像Ｇ０を取得する。そして、画像Ｇ０の取得後、画像処理部８は、抽出した欠損画素Ｌに基づき、被検体Ｍ等を対象とした画像Ｇ０における欠損画素Ｌに対応する画素を補間する。
【００３５】
次に、画像処理部８の詳細な構成について説明する。画像処理部８は、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とに基づき欠損画素Ｌを抽出する欠損画素抽出処理部４１と、抽出した欠損画素Ｌに基づき、被検体Ｍ等を対象とした画像Ｇ０における欠損画素Ｌに対応する画素を補間する補間処理部４３とを備えている。
【００３６】
また、欠損画素抽出処理部４１は、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算する減算部４５と、その減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する抽出部４７とを備えている。
【００３７】
バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２との間には、次のような性質がある。バイアス電圧ＯＮ画像Ｇ１では、半導体層１６による漏れ電流がはっきりと現れるが、バイアス電圧ＯＦＦ画像Ｇ２では、半導体層１６による漏れ電流が現れない。一方、バイアス電圧ＯＦＦ画像Ｇ２では、ＴＦＴ２２の漏れ電流が確認されるが、バイアス電圧ＯＮ画像Ｇ１では、バイアス電圧ＯＦＦ画像Ｇ２に対して漏れ電流の増加がほとんど確認されない。すなわち、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とは、欠損画素Ｌ以外でほとんど変化がない。
【００３８】
このような性質を利用することで、減算部４５は、バイアス電圧ＯＮ画像Ｇ１からＴＦＴ２２による漏れ電流を差し引いて、半導体層１６による漏れ電流のみを残す。なお、減算部４５は、バイアス電圧ＯＮ画像Ｇ１およびバイアス電圧ＯＦＦ画像Ｇ２における座標が同じ同一画素どうしで減算を行う。
【００３９】
抽出部４７は、減算部４５の減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する。欠損画素Ｌの抽出は、周辺画素値との差が大きな画素を検出する。例えば、上限閾値および下限閾値の少なくとも一方を予め設定し、それらを超えた場合に欠損画素Ｌであると判定して抽出する。欠損画素Ｌの抽出方法については、その他公知の方法を用いてもよい。欠損画素Ｌは、欠損画素マップ等の形式で図示しない記憶部などに登録（記憶）される。
【００４０】
補間処理部４３は、抽出した欠損画素Ｌに基づき、通常撮影に相当する、被検体Ｍ等を対象として取得した画像Ｇ０における欠損画素Ｌに対応する画素を補間する。補間処理は、例えば、欠損画素Ｌの周囲８画素における中央値（メジアン）を求めて、欠損画素Ｌと置換することで行う。また、周囲８画素の平均値を求めて、欠損画素Ｌと置換してもよい等、その他公知の方法を用いてもよい。そして、補間処理部４３は、補間処理した画像Ｇ１０を出力する。
【００４１】
なお、被検体Ｍ等を対象として取得した画像Ｇ０は、半導体層１６にバイアス電圧を印加し、Ｘ線管３からＸ線を照射した状態で取得した画像である。この画像は、Ｘ線管３とＦＰＤ４との間に被検体Ｍを介在させて被検体Ｍを対象とした画像であるのはもちろんのこと、場合によっては、被検体Ｍを介在させないで取得した画像を含むものとする。
【００４２】
また、画像Ｇ０、画像Ｇ１〜Ｇ３、後述する画像Ｇ４、および欠損画素Ｌは、図示しない記憶部に記憶され、必要なときに読み出して処理等を行うようになっているものとする。
【００４３】
＜Ｘ線撮影装置１の動作＞
次に、図５のフローチャートを参照してＸ線撮影装置１の動作を説明する。ここでは、本発明の特徴部分である欠損画素Ｌを抽出する処理を中心に説明する。
【００４４】
〔ステップＳ０１〕バイアス電圧ＯＦＦ
まず、ＦＰＤ４において、バイアス電圧供給源３１により、共通電極１７にバイアス電圧を印加せずに、半導体層１６にバイアス電圧を印加しない状態にする。仮に、バイアス電圧を印加した状態（ＯＮ状態）である場合は、バイアス電圧供給源３１により、印加したバイアス電圧をＯＦＦにする（ＯＦＦ状態）。
【００４５】
〔ステップＳ０２〕バイアス電圧ＯＦＦ画像Ｇ２の取得
半導体層１６にバイアス電圧を印加しない状態で画像を取得する。この画像が、バイアス電圧ＯＦＦ画像Ｇ２である。また、バイアス電圧ＯＦＦ画像Ｇ２は、Ｘ線管３からＸ線が照射されていない状態で行われる。バイアス電圧ＯＦＦ画像Ｇ２には、半導体層１６による漏れ電流が現れないが、ＴＦＴ２２による漏れ電流が確認される。つまり、図３の蓄積容量２１には、ＴＦＴ２２による漏れ電流のみが蓄積され、読み出される。
【００４６】
〔ステップＳ０３〕バイアス電圧ＯＮ
バイアス電圧ＯＦＦ画像Ｇ２の取得後、ＦＰＤ４において、バイアス電圧供給源３１により、共通電極１７にバイアス電圧を印加して、半導体層１６にバイアス電圧を印加した状態にする。
【００４７】
〔ステップＳ０４〕バイアス電圧ＯＮ画像の取得
半導体層１６にバイアス電圧を印加した状態で画像を取得する。この画像が、バイアス電圧ＯＮ画像Ｇ１である。バイアス電圧ＯＮ画像Ｇ１は、画像Ｇ２と同様に、Ｘ線管３からＸ線が照射されていない状態で行われる。バイアス電圧ＯＮ画像Ｇ１は、通常のダーク画像である。バイアス電圧ＯＮ画像Ｇ１には、半導体層１６による漏れ電流がはっきりと現れており、画像Ｇ２に対してＴＦＴ２２による漏れ電流の増加がほとんど確認されない。つまり、図３の蓄積容量２１には、半導体層による漏れ電流とＴＦＴ２２による漏れ電流とが蓄積され、読み出される。
【００４８】
〔ステップＳ０５〕減算
バイアス電圧ＯＮ画像Ｇ１およびバイアス電圧ＯＦＦ画像Ｇ２は、画像処理部８の減算部４５に送られる。減算部４５は、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算する。これにより、減算結果を示す画像Ｇ３は、ＴＦＴ２２による漏れ電流が抑えられ、半導体層１６による漏れ電流がはっきりと示される。
【００４９】
〔ステップＳ１０〕欠損画素の抽出
減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する。欠損画素Ｌは、上限閾値および下限閾値の少なくともいずれかを予め設定し、例えば、ある画素が上限閾値を超える場合は、その画素を欠損画素Ｌとして判定する。欠損画素Ｌは、例えば欠損画素マップとして、図示しない記憶部等に登録（記憶）される。
【００５０】
この後、通常撮影により、例えば、Ｘ線管からＸ線が被検体Ｍに向けて照射され、被検体Ｍを透過したＸ線をＦＰＤ４により検出して、被検体Ｍを対象とした画像Ｇ０を取得するとする。なお、画像Ｇ０の取得の際、半導体層１６にはバイアス電圧が印加されている。画像Ｇ０は、画像処理部８の補間処理部４３に送られる。補間処理部４３は、抽出した欠損画素Ｌに基づき、被検体Ｍ等を対象として取得した画像Ｇ０における欠損画素Ｌに対応する画素（同一座標の画素）を補間する。補間処理は、例えば、補間対象の画素に対して周辺８画素の中央値（メジアン）を求めて、求めた値を補間対象の画素と置換することにより行われる。補間処理は、欠損画素マップとして登録された全ての欠損画素Ｌに対して行われる。
【００５１】
全ての欠損画素Ｌの補間処理が行われた後、補間処理部４３は、補間処理後の画像Ｇ１０を出力する。補間処理後の画像Ｇ１０は、記憶部１０に記憶されたり、表示部１２に表示されたりする。
【００５２】
本実施例によれば、画像処理部８は、次の性質を利用する。半導体層１６による漏れ電流は、バイアス電圧ＯＮ画像Ｇ１にはっきりと現れるが、バイアス電圧ＯＦＦ画像Ｇ２に現れない。一方、ＴＦＴ２２の漏れ電流ばらつきは、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とでほとんど変化がない。この性質を利用して、ＦＰＤ４が有する半導体層１６であって、Ｘ線に感応して電荷を生成する半導体層１６にバイアス電圧を印加して取得したバイアス電圧ＯＮ画像（ダーク画像）Ｇ１と、半導体層１６にバイアス電圧を印加せずに取得したバイアス電圧ＯＦＦ画像Ｇ２とに基づいて欠損画素Ｌを抽出する。これにより、補間処理する必要がない画素を欠損画素Ｌとして抽出せずに、半導体層１６による欠損画素Ｌのみを高精度に抽出できる。
【００５３】
また、欠損画素抽出処理部４１は、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算し、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する。減算結果を示す画像Ｇ３は、ＴＦＴ２２の漏れ電流ばらつきが抑えられた画像となっているので、半導体層１６による欠損画素Ｌのみを高精度に抽出することができる。
【００５４】
なお、図６（ａ）および図６（ｂ）は、本発明の効果の説明に供する図である。図６（ａ）は、半導体層１６にバイアス電圧を印加した場合を示し、図６（ｂ）は、半導体層１６にバイアス電圧を印加しない場合を示す。また、図６（ａ）および図６（ｂ）は、縦軸に画素値を示し、横軸にＸ線強度を示す。
【００５５】
図６（ａ）および図６（ｂ）において、画素Ｐ，画素Ｑの２つの画素を比較する。画素Ｐ，画素Ｑは共に、Ｘ線の非照射状態においてオフセットしている。図６（ａ）は、半導体層１６にバイアス電圧を印加している場合である。図６（ａ）において、画素Ｐは、入射Ｘ線に対して線形性（直線ｓ）が保たれ、一方、画素Ｑは、曲線ｔや曲線ｕのように、入射Ｘ線に対して線形性が保たれていない。画素Ｑは、半導体層１６による漏れ電流を有し、欠損画素Ｌとして抽出される画素である。図６（ａ）において、欠損画素Ｌを抽出する方法が従来の方法であり、この場合、画素Ｐも欠損画素Ｌとして抽出されてしまう。
【００５６】
図６（ｂ）は、半導体層１６にバイアス電圧を印加しない場合である。なお、図６（ｂ）では、画素Ｐ，画素Ｑの各々の画素値は、入射Ｘ線に対して変化しない。この図６（ｂ）と図６（ａ）を比較すると、画素Ｐの画素値は、ほとんど変化しないが、画素Ｑの画素値は低下する。つまり、画素Ｑは、バイアス電圧を印加すると、オフセットする画素値が増加する傾向にある。
【００５７】
そのため、欠損画素抽出処理部４１により、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算し、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出することで、半導体層１６による欠損画素Ｌのみを高精度に抽出できる。
【実施例２】
【００５８】
次に、図面を参照して本発明の実施例２を説明する。なお、実施例１と重複する説明は省略する。本実施例は、図７に示す画像処理部８において、実施例１の構成に加え、減算部４５と抽出部４７との間にハイパスフィルタ部４９を備えている。
【００５９】
減算部４５の減算結果を示す画像Ｇ３には、バイアス電圧の印加により半導体層１６に微小な漏れ電流が生じることによる輝度ムラや、複数のアレイアンプ回路２７（図３参照）各々のアンプ２７ａのばらつきであるゲインばらつきが存在する。そこで、ハイパスフィルタ部４９により、画像Ｇ３から輝度ムラやゲインばらつきのうねり成分を取り除き、半導体層１６による漏れ電流成分を通過させる。
【００６０】
すなわち、ハイパスフィルタ部４９は、減算部４５の減算結果を示す画像Ｇ３に対してハイパスフィルタ処理を行って、ハイパスフィルタ処理後の画像Ｇ４を取得する。ハイパスフィルタ処理後の画像Ｇ４は、例えば、画像Ｇ３をフーリエ変換して周波数領域に変換し、周波数領域において周波数フィルタによる処理を行い、この後、逆フーリエ変換することで取得し、また、画像Ｇ３に対してｎ×ｎ画素の空間フィルタによる処理を行って取得する。
【００６１】
図８は、実施例２に係る欠損画素抽出処理のフローチャートである。図８は、図５のフローチャートのステップＳ０５とステップＳ１０との間に、ステップＳ０６のハイパスフィルタ処理を追加したものである。ステップＳ０６において、図７に示すハイパスフィルタ部４９は、減算部４５での減算結果を示す画像Ｇ３に対してハイパスフィルタ処理を行う。ハイパスフィルタ処理により、画像Ｇ３から輝度ムラやゲインばらつきのうねり成分を取り除き、半導体層１６による漏れ電流成分を通過させ、ハイパスフィルタ処理後の画像Ｇ４を取得する。そして、ステップ１０において、ハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出する。
【００６２】
本実施例によれば、画像処理部８は、減算結果を示す画像Ｇ３に対してハイパスフィルタ処理を行い、ハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出する。バイアス電圧ＯＮ画像Ｇ１は、ＴＦＴ２２の漏れ電流ばらつきの他に、バイアス電圧による輝度ムラやアレイアンプ回路２７のゲインばらつきを含んでいる。減算結果を示す画像Ｇ３に対するハイパスフィルタ処理後の画像Ｇ４は、それら輝度ムラやゲインばらつきがさらに取り除かれたものである。そのため、半導体層１６による欠損画素Ｌのみをさらに高精度に抽出することができる。
【実施例３】
【００６３】
次に、図面を参照して本発明の実施例３を説明する。なお、実施例１および２と重複する説明は省略する。本実施例の構成は、実施例１や実施例２と同じであるが、実施例１の構成（図４参照）で説明する。図９は、実施例３に係る欠損画素抽出処理のフローチャートである。
【００６４】
本実施例では、図９に示すように、一旦、バイアス電圧ＯＦＦ画像Ｇ２を取得すると、このバイアス電圧ＯＦＦ画像Ｇ２と、バイアス電圧ＯＦＦ画像Ｇ２の取得後に繰り返し取得される最新のバイアス電圧ＯＮ画像Ｇ１とから欠損画素を抽出するというものである。すなわち、欠損画素抽出処理部４１は、予め取得したバイアス電圧ＯＦＦ画像Ｇ２と、バイアス電圧ＯＮ画像Ｇ１とに基づいて欠損画素Ｌを抽出する。
【００６５】
バイアス電圧ＯＦＦ画像Ｇ２は、予め設定された時期に取得されたものである。例えば、バイアス電圧ＯＦＦ画像Ｇ２は、出荷前に取得した画像である。出荷前とは、組立や調整等を行う工場から外部へ積み出す前の期間とする。一方、バイアス電圧ＯＮ画像Ｇ１は、バイアス電圧ＯＦＦ画像Ｇ２の取得後に繰り返し取得されるものである。バイアス電圧ＯＮ画像Ｇ１は、例えば、校正（キャリブレーション）時に取得される。半導体層１６による欠損画素Ｌは、経時変化で増加するので、定期的に校正をすることが望ましい。
【００６６】
本実施例のＸ線撮影装置１の動作を説明する。図９を参照する。半導体層１６にバイアス電圧を印加せずにバイアス電圧ＯＦＦ画像Ｇ２を取得する（ステップＳ０１，Ｓ０２）。バイアス電圧ＯＦＦ画像Ｇ２は、図示しない記憶部に記憶する。バイアス電圧ＯＦＦ画像Ｇ２は、出荷前に取得した画像とする。
【００６７】
バイアス電圧ＯＦＦ画像Ｇ２の取得後、例えば出荷先で校正する際に、半導体層１６にバイアス電圧を印加してバイアス電圧ＯＮ画像Ｇ１を取得する（ステップＳ０３，Ｓ０４）。そして、減算部４５により、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算する（ステップＳ０５）。抽出部４７により、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出する（ステップＳ１０）。また、ステップＳ１１において、再度、欠損画素Ｌを抽出する場合、例えば再度校正を行う場合（Ｙｅｓ）は、ステップ０３に戻る。
【００６８】
本実施例によれば、バイアス電圧ＯＦＦ画像Ｇ２は、予め設定された時期に取得されたものであり、バイアス電圧ＯＮ画像Ｇ１は、バイアス電圧ＯＦＦ画像Ｇ２の取得後に繰り返し取得されるものである。予め設定した時期にバイアス電圧ＯＦＦ画像Ｇ２を取得しておき、このバイアス電圧ＯＦＦ画像Ｇ２の取得後に、例えば、校正ごとにバイアス電圧ＯＮ画像Ｇ１のみを取得し、欠損画素Ｌを抽出する。バイアス電圧ＯＮ画像Ｇ１を取得するごとに、バイアス電圧ＯＦＦ画像Ｇ２を取得せずに済み、欠損画素Ｌの抽出時間を短縮できる。
【００６９】
また、バイアス電圧ＯＦＦ画像Ｇ２は、出荷前に取得した画像である場合、出荷後において、バイアス電圧ＯＮ画像Ｇ１を取得するごとに、バイアス電圧ＯＦＦ画像Ｇ２を取得せずに済み、欠損画素Ｌの抽出時間を短縮できる。
【００７０】
なお、本実施例では、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出しているが、実施例２のように、ハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出するようにしてもよい。また、本実施例では、バイアス電圧ＯＦＦ画像Ｇ２を出荷前に取得しているが、これに限定されない。すなわち、出荷後であってもよい。また、例えば、予め設定された一定の期間ごとにバイアス電圧ＯＦＦ画像Ｇ２を取得するようにしてもよい。
【００７１】
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
【００７２】
（１）上述した各実施例では、バイアス電圧ＯＮ画像Ｇ１からバイアス電圧ＯＦＦ画像Ｇ２を減算し、減算結果を示す画像Ｇ３を取得していた。この点、バイアス電圧ＯＦＦ画像Ｇ２からバイアス電圧ＯＮ画像Ｇ１を減算し、減算結果を示す画像Ｇ３を取得してもよい。すなわち、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２との差分を求め、差分後の画像Ｇ３を取得してもよい。差分後の画像Ｇ３は、絶対値であってもよい。なお、減算結果を示す画像Ｇ３は、本発明の差分後の画像に相当する。
【００７３】
（２）上述した実施例１，２および変形例（１）では、バイアス電圧ＯＦＦ画像Ｇ２を取得した後、バイアス電圧ＯＮ画像Ｇ１を取得していた。これにより、通常撮影時はバイアス電圧が印加された状態であるので、バイアス電圧ＯＮ画像を取得し、欠損画素Ｌを抽出した後、通常撮影を円滑に行うことができる。それに対し、バイアス電圧ＯＮ画像Ｇ１を取得した後、バイアス電圧ＯＦＦ画像Ｇ２を取得してもよい。
【００７４】
（２）上述した各実施例および変形例（１）では、半導体層１６は、ａ−Ｓｅを用いていたが、ＣｄＴｅ（テルル化カドミウム）またはＣｄＺｎＴｅ（テルル化亜鉛カドミウム）等であってもよい。
【００７５】
（３）上述した各実施例および各変形例では、画像処理部８は、減算結果を示す画像Ｇ３から欠損画素Ｌを抽出していた。なお、実施例２では、抽出部４７は、画像Ｇ３に対するハイパスフィルタ処理後の画像Ｇ４から欠損画素Ｌを抽出していた。この点、画像処理部８は、バイアス電圧ＯＮ画像Ｇ１とバイアス電圧ＯＦＦ画像Ｇ２とに基づいて欠損画素Ｌを抽出していればよい。例えば、従来のように、バイアス電圧ＯＮ画像（ダーク画像）Ｇ１から欠損画素Ｌを抽出し、抽出した欠損画素Ｌの画素値と、バイアス電圧ＯＦＦ画像Ｇ２におけるその欠損画素Ｌと同一座標の画素の画素値とを比較する。このとき半導体層１６による漏れ電流成分であるか否かの判定をして、半導体層１６による漏れ電流でないと判定された場合には、抽出された欠損画素Ｌを取り消すようにしてもよい。
【００７６】
（４）上述した各実施例および各変形例では、Ａ／Ｄ変換器７や画像処理部８は、ＦＰＤ４の外部に設けられているが、ＦＰＤ４の内部に設けられていてもよい。この場合、ＦＰＤ４は、Ａ／Ｄ変換器７のみを備えてもよいし、Ａ／Ｄ変換器７および画像処理部８を備えてもよい。
【００７７】
（５）上述した各実施例および各変形例において、バイアス電圧ＯＮ画像Ｇ１およびバイアス電圧ＯＦＦ画像Ｇ２の少なくとも一方は、複数のフレームを取得して平均を求めた画像であってもよい。
【符号の説明】
【００７８】
１      …  Ｘ線撮影装置
４      …  ＦＰＤ
８      …  画像処理部
９      …  主制御部
１６    …  半導体層
２２    …  ＴＦＴ
２７    …  アレイアンプ回路
２７ａ  …  アンプ
３１    …  バイアス供給電源
４１    …  欠損画素抽出処理部
４５    …  減算部
４７    …  抽出部
４９    …  ハイパスフィルタ部
Ｇ１    …  バイアス電圧ＯＮ画像
Ｇ２    …  バイアス電圧ＯＦＦ画像
Ｇ３    …  減算結果を示す画像
Ｇ４    …  ハイパスフィルタ処理後の画像
Ｌ      …  欠損画素
【図１】
2014216754.tif 000003
【図２】
2014216754.tif 000004
【図３】
2014216754.tif 000005
【図４】
2014216754.tif 000006
【図５】
2014216754.tif 000007
【図６】
2014216754.tif 000008
【図７】
2014216754.tif 000009
【図８】
2014216754.tif 000010
【図９】
2014216754.tif 000011