(57)【要約】      （修正有）【課題】キャパシタ容量の低下を抑制する半導体装置を提供する。【解決手段】半導体装置は、上部電極膜１１４、１１６と下部電極膜１１０との間に容量絶縁膜１１２が設けられた容量素子を備え、下部電極膜１１０は、少なくとも容量絶縁膜１１２と接する部分に、多結晶窒化チタンを有する。【選択図】図２
2014239255.tif 000002
【特許請求の範囲】
【請求項１】
上部電極膜と下部電極膜との間に容量絶縁膜が設けられた容量素子を備え、
前記下部電極膜の表層全面は多結晶窒化チタンで形成されており、
前記容量絶縁膜のうち前記下部電極膜の表層全面と接する箇所は多結晶金属酸化物で形成されている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記下部電極膜と前記容量絶縁膜は直に接している半導体装置。
【請求項３】
請求項１または２の何れか１項に記載の半導体装置において、
前記容量絶縁膜のうち前記下部電極膜の表層全面と接する箇所では、その膜厚方向において、全て多結晶金属酸化物で形成されている半導体装置。
【請求項４】
請求項１〜３の何れか１項に記載の半導体装置において、
前記多結晶金属酸化物はＺｒＯ２、ＨｆＯ２またはＴａ２Ｏ３からなる半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記多結晶金属酸化物には、Ｔｉ、Ａｌ、Ｙ、ＬａまたはＥｒが添加されている半導体装置。
【請求項６】
請求項１〜５の何れか１項に記載の半導体装置において、
前記多結晶窒化チタンの窒素含有量が、４０原子％以上５０原子％以下である半導体装置。
【請求項７】
請求項１〜６の何れか１項に記載の半導体装置において、
前記多結晶窒化チタンの結晶面は、（１１１）、（２００）、（２２０）面のいずれかを有する半導体装置。
【請求項８】
請求項１〜７の何れか１項に記載の半導体装置において、
前記容量素子はＤＲＡＭのキャパシタを構成している半導体装置。
【請求項９】
請求項１〜８の何れか１項に記載の半導体装置は更に、
半導体基板上に設けられた層間絶縁膜とを備え、
前記層間絶縁膜には凹部が設けられており、
前記凹部の底部上および側壁上に、前記下部電極膜および前記容量絶縁膜が設けられている半導体装置。
【請求項１０】
上部電極膜と下部電極膜との間に容量絶縁膜が設けられた容量素子を形成する半導体装置の製造方法であって、
（ａ）半導体基板上に、前記下部電極膜を形成する工程と、
（ｂ）前記下部電極膜上に、前記容量絶縁膜を形成する工程と、
（ｃ）前記容量絶縁膜上に、前記上部電極膜を形成する工程と、
を備え、
前記（ａ）工程において、前記下部電極膜の表層全面は多結晶窒化チタンで形成されており、
前記（ｂ）工程において、前記容量絶縁膜のうち前記下部電極膜の表層全面と接する箇所は多結晶金属酸化物で形成されており、
前記多結晶金属酸化物は、ＡＬＤ法によって、前記多結晶窒化チタンの結晶性を引き継いで形成される半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記下部電極膜と前記容量絶縁膜は直に接している半導体装置の製造方法。
【請求項１２】
請求項１０または１１の何れか１項に記載の半導体装置の製造方法において、
前記容量絶縁膜のうち前記下部電極膜の表層全面と接する箇所では、その膜厚方向において、全て多結晶金属酸化物で形成されている半導体装置の製造方法。
【請求項１３】
請求項１０〜１２の何れか１項に記載の半導体装置の製造方法において、
前記多結晶金属酸化物はＺｒＯ２、ＨｆＯ２またはＴａ２Ｏ３からなる半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
前記多結晶金属酸化物には、Ｔｉ、Ａｌ、Ｙ、ＬａまたはＥｒが添加されている半導体装置の製造方法。
【請求項１５】
請求項１０〜１４の何れか１項に記載の半導体装置の製造方法において、
前記容量素子はＤＲＡＭのキャパシタを構成している半導体装置の製造方法。
【請求項１６】
請求項１０〜１５の何れか１項に記載の半導体装置の製造方法において、
（ｄ）前記（ａ）工程前に、前記半導体基板上に層間絶縁膜を形成する工程と、
（ｅ）前記（ｄ）工程後に、前記層間絶縁膜に凹部を設ける工程と、を備え、
前記（ａ）工程は、
（ａ１）前記凹部内を含む前記層間絶縁膜上に、前記下部電極膜を形成する工程と、
（ａ２）前記（ａ１）工程後に、前記下部電極膜を前記凹部の底部上および側壁上のみに残すように加工する工程と、を備え、
前記（ａ１）工程時に、前記下部電極膜の表層全面に前記多結晶窒化チタンが形成されている半導体装置の製造方法。
【請求項１７】
請求項１０〜１６の何れか１項に記載の半導体装置の製造方法において、
前記多結晶窒化チタンは、リモートプラズマＡＬＤ装置内で、ラジカル窒素を用いることにより得られる半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体の微細化に伴い、キャパシタの単位面積あたりの容量の増加が要求されている。キャパシタ容量を増加させる一つの方法としては、容量絶縁膜を薄膜化する手段がある。しかしながら、容量絶縁膜を薄膜化しても、全体のキャパシタ容量は増加せず、減少してしまうことがある。
【０００３】
たとえば、特許文献１には、下部電極上部とＴａ２Ｏ５からなる容量膜との間に存在する薄いシリコン酸化膜が寄生容量として作用することにより、全体の誘電率が低下して、容量膜薄膜時のキャパシタ容量が減少することが記載されている。このような課題を解決する技術的手段としては、次のとおりである。すなわち、同文献によれば、ＴｉＮの下部電極上にＴａ２Ｏ５を形成した後７００〜９００℃の熱処理を行い、ＴｉＮの一部を高誘電率のＴｉＯ２へ変換する。これにより、（ｉ）容量膜をＴａ２Ｏ５／ＴｉＯ２の高誘電率の積層構造とすることができる。この熱処理により、（ｉｉ）Ｔａ２Ｏ５の膜質を向上させている。また、ポリシリコン蓄積ノード上にＴｉＮからなる下部電極を介して容量膜のＴｉＯ２を設ける構造としているので、（ｉｉｉ）ポリシリコン蓄積ノードが酸化しても、そのシリコン酸化膜が寄生容量として作用することを抑制することができる。以上の（ｉ）〜（ｉｉｉ）のことから、容量膜薄膜時のキャパシタ容量の低下を防止できるとされている。
【０００４】
また、特許文献２には、予備加熱処理を行ったＲｕ膜（下部電極）上に容量膜を形成することにより、容量膜のクラックを抑制する技術が記載されている。すなわち、同文献によれば、予備加熱処理により、Ｒｕ膜の結晶粒が結晶成長して安定状態となる。これにより、容量膜形成時の熱処理の際に、Ｒｕ膜の結晶粒の更なる結晶成長が抑制される。このため、容量膜形成時において、Ｒｕ膜の結晶成長に起因する容量膜のクラックを抑制できるとされている。
【０００５】
また、特許文献３には、非晶質状態の下部電極（ＴｉＮ）上に容量膜を形成して、容量膜を非晶質状態にすることで、この容量膜のリーク電流を低減できることが記載されている。
【０００６】
また、特許文献４には、ＡｌＯを添加しない非晶質容量膜（酸化ハフニウム）を用いることにより、大容量化、低リーク電流を同時に満たす半導体装置を提供すると記載されている。なお、同文献には、ＴｉＮの（下部電極）をリモートプラズマで窒化するとの記載がある。このリモートプラズマ処理の目的は、下部電極形成工程で発生した酸化層を除去し、低誘電率の酸化層が寄生容量として作用することに起因するキャパシタ容量の低下を防止するものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３２９４９６号公報
【特許文献２】特開２００４−０４７６３３号公報
【特許文献３】特開２００７−１５８２２２号公報
【特許文献４】特開２００７−３２９２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記文献に記載の技術においては、下部電極膜の非晶質上に容量絶縁膜を成膜すると、容量絶縁膜が、直下の非晶質の結晶性を引き継ぎ、非晶質となることがあった。しかしながら、本発明者が検討したところ、下部電極膜の非結晶状態を引き継いだ容量絶縁膜の非結晶層は、低誘電率を有するために、キャパシタ容量全体が低下することが判明した。また、容量絶縁膜を薄膜化すると、キャパシタ容量は増加するはずだが、容量絶縁膜の下層が非結晶であると、キャパシタ容量が低下することがあった。
【課題を解決するための手段】
【０００９】
本発明によれば、
上部電極膜と下部電極膜との間に容量絶縁膜が設けられた容量素子を備え、
前記下部電極膜は、少なくとも前記容量絶縁膜と接する部分に、多結晶窒化チタンを有する、半導体装置が提供される。
【００１０】
本発明によれば、
上部電極膜と下部電極膜との間に容量絶縁膜が設けられた容量素子を形成する半導体装置の製造方法であって、
基板上に層間絶縁膜を形成する工程と、
選択的な除去により、前記層間絶縁膜に凹部を設ける工程と、
前記凹部の底部上および側壁上に、前記下部電極膜を形成する工程と、
前記下部電極膜上に、前記容量絶縁膜および前記上部電極膜をこの順番で形成する工程と、を備え、
前記下部電極膜を形成する工程において、前記下部電極膜の少なくとも前記容量絶縁膜と接する部分に、多結晶窒化チタンを形成する、半導体装置の製造方法が提供される。
【００１１】
本発明においては、下部電極膜の表層が多結晶窒化チタンであり、この多結晶窒化チタン上に容量絶縁膜が形成される。このため、容量絶縁膜が多結晶窒化チタンの結晶性を引き継ぐので、容量絶縁膜は下層から上層まで、結晶化することになる。したがって、本発明においては、下層が非結晶の容量絶縁膜と比較すると、全体のキャパシタ容量が高くなる。さらに、容量絶縁膜を薄膜化すると、キャパシタ容量は増加するはずだが、容量絶縁膜の下層が非結晶であると、キャパシタ容量は減少してしまう。これに対して、本発明においては、容量絶縁膜の下層は、高誘電率の多結晶であるので、全体のキャパシタ容量については減少せず、増加する。
【発明の効果】
【００１２】
本発明によれば、キャパシタ容量の低下を抑制する半導体装置が提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本実施の形態で用いる下部電極ＴｉＮのＩｎ−ｐｌａｎｅ  ＸＲＤ回折ピークを示す図である。
【図４】本実施の形態の断面構造と容量膜薄膜時のキャパシタ容量とリーク電流の挙動を示す図である。
【図５】従来技術の断面構造と容量膜薄膜時のキャパシタ容量とリーク電流の挙動を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施の形態）
図１および図２は、本実施の形態における半導体装置の製造手順の工程断面図を示す。
ここでは、半導体装置が、ＤＲＡＭキャパシタの構成にＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造を用いた場合について説明する。
【００１６】
本実施の形態の半導体装置の製造方法は、上部電極膜（上部電極膜１１４、上部電極膜１１６）と下部電極膜１１０との間に容量絶縁膜１１２が設けられた容量素子を形成するものである。この半導体装置の製造方法は、基板（シリコン基板１００）上に層間絶縁膜１０６を形成する工程と、選択的な除去により、層間絶縁膜１０６に凹部１０８を設ける工程と、凹部１０８の底部上および側壁上に、下部電極膜１１０を形成する工程と、下部電極膜１１０上に、容量絶縁膜１１２および上部電極膜（上部電極膜１１４、上部電極膜１１６）をこの順番で形成する工程と、を備え、下部電極膜１１０を形成する工程において、下部電極膜１１０の少なくとも容量絶縁膜１１２と接する部分に、多結晶窒化チタンを形成する。
【００１７】
本実施の形態においては、下部電極膜１１０の表層が多結晶窒化チタンであり、この多結晶窒化チタン上に容量絶縁膜１１２が形成される。このため、容量絶縁膜１１２が多結晶窒化チタンの結晶性を引き継ぐので、容量絶縁膜１１２は下層から上層まで、結晶化することになる。したがって、本実施の形態においては、下層が非結晶の容量絶縁膜と比較すると、全体のキャパシタ容量が高くなる。
【００１８】
また、容量絶縁膜を薄膜化すると、キャパシタ容量は増加するはずだが、容量絶縁膜の下層が非結晶であると、キャパシタ容量は減少してしまう。これに対して、本実施の形態においては、容量絶縁膜１１２の下層は、高誘電率の多結晶であるので、全体のキャパシタ容量については減少せず、増加する。
【００１９】
以下、本実施の形態の半導体装置の製造方法について説明する。
まず、半導体基板（シリコン基板１００）上に、絶縁膜１０２（第１の層間絶縁膜）を設ける。次いで、絶縁膜１０２にコンタクトホールを設ける。このコンタクトホール内に金属膜を埋め込み、平坦化処理を行うことで、コンタクト１０４を形成する。ここで、シリコン基板１００には、不図示のトランジスタなどの半導体素子が設けられている。そして、コンタクト１０４は、トランジスタの拡散層に接続している。コンタクト１０４としては、例えば、タングステン（Ｗ）を用いる。
【００２０】
続いて、図１（ａ）に示すように、絶縁膜１０２上に層間絶縁膜１０６（第２の層間絶縁膜）を形成する。そして、この層間絶縁膜１０６を選択的に除去して、層間絶縁膜１０６に凹部１０８（孔）を設ける。この除去方法としては、たとえば、レジストパターンをマスクとして、ドライエッチングを行う方法がある。
【００２１】
たとえば、層間絶縁膜１０６としては、シリコン酸化膜などの絶縁性を有する膜であればよく、単層または多層でもよい。また、層間絶縁膜１０６としては、シリコン酸化膜（比誘電率４．５）よりも比誘電率の低い多孔質絶縁膜を用いてもよい。多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して、比誘電率を小さくしたポーラスシリカ材料や、ＨＳＱ（ハイドロゲンシルセスキオキサン（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ））膜、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ  ＤｉａｍｏｎｄＴＭ、ＡｕｒｏｒａＴＭ）などを多孔化して、比誘電率を小さくした材料などがある。また、絶縁膜１０２も層間絶縁膜１０６と同様の材料を用いることができる。
【００２２】
凹部１０８の平面形状は、円状とする。一方、凹部１０８の断面形状は、テーパ状すなわち台形形状とする。このようにシリンダ形状の凹部１０８とする。凹部１０８の底部には、コンタクト１０４が設けられている。層間絶縁膜１０６としては、例えば、ＳｉＯ２を用いる。また、層間絶縁膜１０６の膜厚は、たとえば、３００ｎｍ〜１μｍとする。
【００２３】
続いて、図１（ｂ）に示すように、少なくとも凹部１０８の底部を埋め込むように（コンタクト１０４と接触するように）、層間絶縁膜１０６上に下部電極膜１１０を成膜する。本実施の形態では、凹部１０８の底部上および側壁上ならびに層間絶縁膜１０６の表層に下部電極膜１１０を成膜する。下部電極膜１１０の膜厚は、たとえば、３ｎｍ〜２０ｎｍとする。
【００２４】
ここで、本実施の形態の下部電極膜１１０の成膜工程について、詳述する。
下部電極膜１１０の成膜工程においては、たとえば、層間絶縁膜１０６上に下部電極膜１１０を形成する成膜処理を行う。成膜処理の後に、この下部電極膜１１０に窒化処理とともに結晶化処理を行う。これにより、少なくとも表層が多結晶の窒化チタンである下部電極膜１１０を成膜する。
たとえば、窒化処理には、窒素ラジカルを下部電極膜１１０に接触させる工程を含む。
【００２５】
本実施の形態では、下部電極膜１１０の成膜処理および窒化処理の一連の工程については、たとえば、リモートプラズマＡＬＤ装置中で行う。
【００２６】
リモートプラズマＡＬＤ装置は、基板の配置された処理室（成膜チャンバー）と異なる場所に、ガス導入口と、プラズマ発生室（リモートプラズマユニット）とを備える。リモートプラズマＡＬＤ装置は、成膜チャンバーの上流でリモートプラズマユニットにより事前にＮ２をプラズマ化する。このＮ２がプラズマ化すると、異方性を持たないラジカル成分（Ｎ＊）が大量に発生する。リモートプラズマＡＬＤ装置では、ラジカル成分を、プラズマ発生室から石英管を経由させて、基板の配置された処理室に導く。そして、処理室で、ラジカル成分を用いて基板表面の処理を行う。
【００２７】
このように、下部電極膜１１０の成膜にはリモートプラズマＡＬＤ装置を用いることで、異方性を持たないラジカル成分（Ｎ＊）を、シリンダ構造の凹部１０８の底部上とともに側壁上の下部電極膜１１０に対して同等に接触させることができる。すなわち、（ｉ）底部上の下部電極膜１１０の表面方向において、ラジカル成分が同等に接触する、（ｉｉ）側壁上の下部電極膜１１０の表面方向において、ラジカル成分が同等に接触する、または（ｉｉｉ）底部上の下部電極膜１１０と側壁上の下部電極膜１１０とにおいて、ラジカル成分が同等に接触する。
【００２８】
これにより、底部上の下部電極膜１１０の表層とともに側壁上の下部電極膜１１０の表層においては、同等に窒化することができる。本実施の形態においては、多結晶窒化チタンの窒素含有量は、４０以上（ａｔｏｍｉｃ％）とすることができる。
【００２９】
また、このリモートプラズマＡＬＤ装置を用いることで、下部電極膜１１０の表層全面または、少なくとも容量絶縁膜と接する予定領域における表層近傍を結晶化することもできる。
【００３０】
下部電極膜１１０の原料としては、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ−Ｄｉｍｅｔｈｙｌａｍｉｎｏ−Ｔｉｔａｎｉｕｍ）を用いる。例えば、リモートプラズマＡＬＤ装置のチャンバー内に、ＴＤＭＡＴを原料として供給し、ＴＤＭＡＴの熱分解物を基板上に堆積させる。次いで、上述のように、Ｎ２ガスをリモートプラズマによりプラズマ化し、Ｎラジカルを基板上に照射する。そして、このような原料の供給、Ｎラジカルの照射などの一連の工程サイクルを、所望の膜厚になるまで複数回繰り返し行う。このように成膜された窒化チタンは結晶化しており多結晶となっている。
【００３１】
プラズマ条件は、例えば、温度：３４０度〜３７０度、プラズマパワー：３ＫＷ〜５ＫＷ、Ｎ２の流量：１Ｌ／ｍｉｎ〜５Ｌ／ｍｉｎとする。
【００３２】
以上のようにして、表層近傍に多結晶窒化チタンが形成された下部電極膜１１０を成膜する。すなわち、底部上の下部電極膜１１０の表層近傍と側壁上の下部電極膜１１０の表層近傍とを、同程度の膜質とすることができる。ここで、膜質としては、窒素含有量の程度や、結晶面や平均結晶粒径等の多結晶の特性で表すことができる。
【００３３】
続いて、図１（ｃ）に示すように、下部電極膜１１０を所望の形状に加工する。加工には、たとえば、露光、現像、エッチングおよびアッシングを行う。これにより、層間絶縁膜１０６の表面上の下部電極膜１１０を除去して、凹部１０８の内部のみに残す。加工後の下部電極膜１１０は、凹部１０８の底部から側壁部の上端付近まで覆うように、設けられている。
【００３４】
続いて、図２（ａ）に示すように、加工後の下部電極膜１１０上に、容量絶縁膜１１２を成膜する。すなわち、底部上の下部電極膜１１０の表層近傍と側壁上の下部電極膜１１０の表層近傍とが同程度の膜質を有しており、このような下部電極膜１１０の表層上に、容量絶縁膜１１２を成長させる。成膜方法としては、ＡＬＤ方法を用いる。容量絶縁膜１１２としては、ＺｒＯ２を用いる。また、容量絶縁膜１１２の膜厚は、たとえば、５ｎｍ〜１２ｎｍとする。キャパシタ容量をとくに高くする場合には、容量絶縁膜１１２の膜厚を、８ｎｍ以下とする。このとき、基板に熱処理を行う。この熱処理の温度としては、たとえば３００度〜４５０度である。
【００３５】
下部電極膜１１０の膜厚方向の構造においては、少なくとも表層付近のみに多結晶窒化チタンが存在していればよい。すなわち、下部電極膜１１０の膜厚方向の構造においては、全て多結晶窒化チタンが設けられていても、多結晶とそれ以外の状態（たとえば非結晶）との層が交互に設けられていてもよい。このとき、多結晶窒化チタンは、上記多結晶の特性を満たせばよく、特性の範囲に所定のバラツキがあっても、特性の範囲がほぼ同一であってもよい。なお、下部電極膜１１０は、単層でもＴｉおよびＴｉＮ等の多層構造でもよい。
【００３６】
続いて、下部電極膜１１０における容量絶縁膜１１２と接する表面の方向の構造について説明する。前述のように、底部上の下部電極膜１１０の表層近傍と側壁上の下部電極膜１１０の表層近傍とは、同程度の膜質を有する。すなわち、底部上の下部電極膜１１０と側壁上の下部電極膜１１０との表面方向にみると、下部電極膜１１０が同等に窒化されている、かつ結晶化されている。
下部電極膜１１０が同等に窒化されているとき、下部電極膜１１０の表面方向における窒素含有量が、４０以上（原子％：ａｔｏｍｉｃ％）となる。
また、下部電極膜１１０が同等に結晶化されているとき、たとえば下部電極膜１１０の表面方向における結晶面の主面が同じとなる。
【００３７】
この後、図２（ｂ）および（ｃ）に示すように、容量絶縁膜１１２上に、上部電極膜１１４および上部電極膜１１６を、例えばＣＶＤにより成膜する。上部電極膜１１４としては、窒化チタンを用い、上部電極膜１１６としては、タングステンを用いる。なお、これらの上部電極膜１１４、１１６上に不図示の第３の層間絶縁膜を設ける。
以上により、ＭＩＭ構造のＤＲＡＭキャパシタを有する半導体装置が得られる。
【００３８】
次に、本実施の形態の半導体装置の説明をする。
本実施の形態の半導体装置は、上部電極膜（上部電極膜１１４、上部電極膜１１６）と下部電極膜１１０との間に容量絶縁膜１１２が設けられた容量素子を備え、下部電極膜１１０は、少なくとも容量絶縁膜１１２と接する部分に、多結晶窒化チタンを有する。
【００３９】
本実施の形態においては、多結晶窒化チタンは、たとえば、微結晶から構成されている多結晶とすることができる。
本実施の形態における多結晶構造は、下記の特性により表現することができる。
（１）結晶面が存在する。
【００４０】
（１）の特性については、Ｉｎ−ｐｌａｎｅ  ＸＲＤにより測定できる。
【００４１】
図３は、本実施の形態で用いる下部電極がＴｉＮからなる例に対して行った、Ｉｎ−ｐｌａｎｅ  ＸＲＤの回折ピークを示す。
図３に示すように、ＴｉＮの結晶性をＩｎ−ｐｌａｎｅ  ＸＲＤで調査した。その結果、（１）結晶面に関して、ＴｉＮには、（１１１）、（２２０）、（２００）の回折ピークが見られた。これにより、本例に係るリモートプラズマＡＬＤ装置により得られたＴｉＮは、結晶化していることが確認された。また、多結晶窒化チタンの結晶面は、（２００）面を主面として有することが分かった。また、多結晶窒化チタンの結晶面は、（１１１）、（２００）、（２２０）面のいずれかを有すればよく、（２２０）面を主面として有してもよい。
【００４２】
下部電極膜１１０の表層の多結晶窒化チタンについて窒素量をＸＰＳで測定した。この多結晶窒化チタンの窒素含有量は、４０以上５０以下（ａｔｏｍｉｃ％）であることが分かった。
【００４３】
このような下部電極膜１１０上に成長した容量絶縁膜１１２は、直下の下部電極膜１１０の結晶情報を引き継ぎやすい。このため、容量絶縁膜１１２は、初期膜（下層部分の容量絶縁膜１１２）は結晶化し成長することが発明者の検討により分かっている。結晶化した容量絶縁膜１１２において、たとえば高誘電率のＺｒＯ２をも用いることができる。このＺｒＯ２においては、Ｃｕｂｉｃ構造では３６．８、Ｔｅｔｒａｇｏｎａｌ構造では４６．６の誘電率となる。
【００４４】
また、本実施の形態における容量絶縁膜１１２においては、高誘電率の金属酸化物を用いることができる。この金属酸化物としては、ＺｒＯ２の他に、ＨｆＯ２、およびＴａ２Ｏ３やこれらに他の元素を添加したものが挙げられる。他の元素としては、たとえばＴｉ、Ａｌ、Ｙや、Ｌａ、Ｅｒなどのランタノイドが挙げられる。このような金属酸化物の多結晶は、直下の多結晶窒化チタンの結晶性を引き継ぎやすい。この容量絶縁膜１１２は、多結晶金属酸化物の単層または多層構造を有することができる。
【００４５】
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、下部電極膜１１０の表層が多結晶窒化チタンであり、この多結晶窒化チタン上に容量絶縁膜１１２が形成される。このため、容量絶縁膜１１２の形成過程において、容量絶縁膜１１２の下層が、直下の多結晶窒化チタンの結晶性を引き継ぐ。その結果、容量絶縁膜１１２は下層から上層まで、結晶化することになる。したがって、本実施の形態においては、下層が非結晶状態の容量絶縁膜と比較すると、全体のキャパシタ容量が高くなる。
【００４６】
ここで、キャパシタ容量は、理論的にＣ＝（ε／ｄ）×Ｓという一般式で示される。Ｃ：キャパシタ容量、ε：容量絶縁膜の誘電率、ｄ：容量絶縁膜の膜厚、Ｓ：電極面積である。
この一般式に従えば、容量絶縁膜を薄膜化すると、キャパシタ容量は増加する。しかしながら、容量絶縁膜の下層が非結晶であると、非結晶は結晶より低誘電率を有するために、全体のキャパシタ容量については、増加せず減少してしまう。
これに対して、本実施の形態においては、容量絶縁膜１１２が薄膜化、たとえば容量絶縁膜１１２の膜厚が８ｎｍ以下とした場合でも、容量絶縁膜１１２の下層は、高誘電率の多結晶であるので、全体のキャパシタ容量については減少せず、増加する。
【００４７】
この点について、図４および図５を参照しつつ詳述する。
図４（ａ）は、本実施の形態における容量絶縁膜の薄膜時のキャパシタ容量とリーク電流との挙動を示す。図４（ｂ）は、本実施の形態に係るＭＩＭキャパシタの断面構造を模式的に示す。図５（ａ）は、下部電極膜が非結晶である例における容量絶縁膜の薄膜時のキャパシタ容量とリーク電流との挙動を示す。図５（ｂ）は、下部電極膜が非結晶である例におけるＭＩＭキャパシタの断面構造を模式的に示す。
【００４８】
図５（ａ）に示す例では、非晶質のＴｉＮ３００からなる下部電極膜を用いる。この場合、例えばＺｒＯ２からなる容量絶縁膜は、膜厚方向において非結晶から結晶の結晶性の分布を持つ。すなわち、下部電極膜の非晶質上に、容量絶縁膜を成膜すると、容量絶縁膜がこの非晶質の結晶性を引き継ぎ、非晶質のＴｉＮ３００（下部電極膜）に接する部分（ＺｒＯ２３０２）では、容量絶縁膜は非晶質となる。一方、膜厚が厚くなるに従い、容量絶縁膜の非晶質上では結晶化が進むため、非晶質のＴｉＮ３００から少し遠い部分（ＺｒＯ２３０４）では多少結晶化が進み、さらに遠い部分（ＺｒＯ２３０６）では、容量絶縁膜は結晶化する。非結晶の部分は、誘電率が低くなり、多結晶の部分では、誘電率が高くなる。したがって、図５（ｂ）中の［１］〜［４］に示すように、高誘電率の多結晶の上層部分（ＺｒＯ２３０６）が薄くなると、下層部分のＺｒＯ２３０２およびＺｒＯ２３０４は、非晶質であるため誘電率が低いから、キャパシタ容量は小さくなってしまう（図５（ａ））。
【００４９】
これに対して、図４（ｂ）に示すように、本実施の形態においては、多結晶のＴｉＮ２００からなる下部電極膜上には、成長初期から結晶化したＺｒＯ２２０２（容量絶縁膜）が成長している。ＺｒＯ２２０２が図４（ｂ）中の［１］〜［４］に示すように薄膜化しても、膜厚方向に対して同じ品質であるため、ＺｒＯ２２０２（容量絶縁膜）の誘電率は一定の値を示す。したがって、容量絶縁膜を薄膜化した場合、膜厚ｄは減少するが、その他誘電率などは一定である。上記一般式に従えば、キャパシタ容量Ｃは、ｄに反比例して増加する（図４（ａ））。
【００５０】
このように、本実施の形態においては、下層が非結晶状態の容量絶縁膜を有する技術と比較すると、全体のキャパシタ容量が高くなる。その上、容量絶縁膜が薄膜化しても、容量絶縁膜の下層は、高誘電率の多結晶であるので、全体のキャパシタ容量については減少せず、増加する。
言い換えると、本実施の形態においては、ＭＩＭキャパシタにおいて結晶化した下部電極を用いることにより、容量膜の結晶性を向上させ、キャパシタ容量を増大させるとともに、容量膜薄膜時の容量が低下することを抑制することができる。
【００５１】
また、前述のとおり、本実施の形態の半導体装置の製造工程において、シリンダ構造の凹部１０８の底部上の多結晶窒化チタンと側壁上の多結晶窒化チタンとが同等に窒化または結晶化されている。このような底部上と側壁上との膜質が同等である多結晶窒化チタン（下部電極膜１１０）と接するように、容量絶縁膜１１２が設けられる。このため、底部上の容量絶縁膜１１２と側壁上の容量絶縁膜１１２との膜質（たとえば誘電率等）も同等となる。このように成膜性に優れた容量絶縁膜１１２が設けられるので、容量絶縁膜１１２の誘電率を向上させることができる。また、本実施の形態の製造過程においては、底部上の容量絶縁膜１１２と側壁上の容量絶縁膜１１２との膜質を同等にできるので、容量絶縁膜１１２の成膜性のバラツキを抑制できる。これにより、容量絶縁膜１１２のリーク電流のバラツキを防止できる。
【００５２】
また、特許文献１に記載の技術では、熱処理温度が７００〜９００℃と比較的高温の為、特に混載ＤＲＡＭではこの熱処理以前に形成されるゲート周辺の構造や特性に影響を与えることがある。本発明者が検討した結果では、ニッケルシリサイドの形成には通常〜５００℃程度の熱処理温度が用いられるが、これよりも高温の熱負荷を加えるとＮｉの拡散が起こり接合リーク電流の増加を引き起こす。また、容量絶縁膜に用いられているＴｉＯ２においては、誘電率が大きいものの、キャパシタのリーク電流が大きくなることがあった。
【００５３】
これに対して、本実施の形態においては、容量膜の初期膜の結晶性に着目し、ＭＩＭキャパシタにおいて結晶化した下部電極膜１１０上に容量絶縁膜１１２を形成することで、容量絶縁膜１１２の結晶性を向上させている。これにより、高温プロセスおよびＴｉＯ２等のキャパシタリーク電流の大きい材料を用いることなく、キャパシタ容量を増加させることができる。つまり、本実施の形態においては、高温の容量膜用アニールを行わなくとも、結晶化した下部電極を用いることで、高誘電率を有する高品質な容量膜を得ることができる。
【００５４】
（第２の実施の形態）
以下、第２の実施の形態について、図１および図２を用い、第１の実施の形態と異なる点を説明する。すなわち、第１の実施の形態においては下部電極膜１１０の成膜において、窒化処理と結晶化処理とを同じ装置を用いて行ったが、これに限定せずに、第２の実施の形態においては、下部電極成膜と窒化・結晶化処理とを別々の装置を用いて行うことができる。
【００５５】
まず、第１の実施の形態と同様にして図１（ａ）に示す構造を準備する。続いて、シリンダ構造の凹部１０８の側壁上および底部上に、下部電極膜１１０を成膜する（図１（ｂ））。下部電極膜１１０の成膜には、並行平板型プラズマＣＶＤを用いる。原料ガスとしては、例えば、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ−Ｄｉｍｅｔｈｙｌａｍｉｎｏ−Ｔｉｔａｎｉｕｍ）を用いる。
【００５６】
このとき、シリンダ構造の凹部１０８の底部上には、結晶化した下部電極膜１１０が成膜される。一方、シリンダ構造の凹部１０８の側壁上には、異方性を有するイオン等のプラズマが殆んど照射されないため、非晶質の下部電極膜１１０が成膜される（図１（ｂ））。
【００５７】
この後、第１の実施の形態と同様のリモートプラズマ窒化処理を行う。異方性を持たないラジカル成分により、シリンダ構造の凹部１０８の側壁上の非晶質のＴｉＮを窒化しつつ、結晶化を行うことができる。このとき、シリンダ構造の凹部１０８の底部上の、結晶化した下部電極膜１１０も窒化することができる。
【００５８】
続いて、窒化処理および結晶化処理後に、下部電極膜１１０の加工処理を行う（図１（ｃ））。加工処理においては、露光、現像、エッチング、アッシングを行う。
【００５９】
この後の図２（ａ）〜（ｃ）については、第１の実施の形態と同様にして、ＭＩＭ構造のＤＲＡＭキャパシタを有する半導体装置が得られる。第２の実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００６０】
ここで、下部電極膜１１０の加工時のアッシング処理により、下部電極膜１１０の表面に酸化層が形成されることがある。これに対して、第２の実施の形態においては、リモートプラズマ窒化処理は、下部電極膜１１０の加工後かつ容量絶縁膜１１２を成膜する前に、実施することができる。このような窒化処理により、酸化層をＴｉＮに置換して、寄生容量として働く酸化層の除去を行うことができる。さらには、この酸化層の除去と結晶化とを同時に行うことができる。このように酸化層の除去と結晶化と平行して行うことにより、キャパシタ容量をさらに向上させることができる。なお、容量絶縁膜１１２を成膜する前に、少なくとも容量絶縁膜１１２と接する下部電極膜１１０が結晶化されれば、第２の実施の形態の効果が得られる。
【００６１】
また、下部電極膜１１０の成膜には、リモートプラズマＡＬＤの他に、シリンダ構造の凹部１０８の側壁上および底部上に、結晶化した下部電極膜１１０を形成できる成膜方法であれば良い。この成膜方法としては、例えば熱ＡＬＤが挙げられるが、ＣＶＤやＰＶＤでもよい。また、リモートプラズマ窒化処理ではなく、ＮＨ３を用いた熱処理等により、シリンダ構造の凹部１０８の側壁上の非晶質のＴｉＮを、窒化および結晶化を行ってもよい。この熱処理の温度としては、たとえば３５０度〜４５０度である。
【００６２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００６３】
また、コンタクト１０４の材料は、たとえば、Ｗ膜の下層に、バリアメタル膜としてＴｉ（上層）／ＴｉＮ（下層）が積層された膜を設けてもよい。
【００６４】
凹部１０８のシリンダ形状の他に、円柱状とすることができる。この場合、凹部１０８の平面形状は、円状とする。一方、凹部１０８の断面形状は、正方形状または矩形状とすることができる。
【符号の説明】
【００６５】
１００  シリコン基板
１０２  絶縁膜
１０４  コンタクト
１０６  層間絶縁膜
１０８  凹部
１１０  下部電極膜
１１２  容量絶縁膜
１１４  上部電極膜
１１６  上部電極膜
２００  ＴｉＮ
２０２  ＺｒＯ２
３００  ＴｉＮ
３０２  ＺｒＯ２
３０４  ＺｒＯ２
３０６  ＺｒＯ２
【図１】
2014239255.tif 000003
【図２】
2014239255.tif 000004
【図３】
2014239255.tif 000005
【図４】
2014239255.tif 000006
【図５】
2014239255.tif 000007