(57)【要約】【課題】ＩＩＩ−Ｖ族化合物半導体の半導体結晶層形成基板上に犠牲層を介して形成したＩＶ族半導体結晶層の表面粗さを、転写に必要な程度に小さくする。【解決手段】半導体結晶層形成基板、犠牲層、中間層および半導体結晶層が、前記半導体結晶層形成基板、前記犠牲層、前記中間層、前記半導体結晶層の順に位置する半導体基板であって、前記半導体結晶層形成基板が、ＩＩＩ−Ｖ族化合物半導体結晶からなり、前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、前記中間層が、前記犠牲層上に前記半導体結晶層を直接形成した場合と比較して、前記半導体結晶層の表面粗さを小さくするものであり、前記半導体結晶層が、ＩＶ族半導体結晶からなる半導体基板を提供する。【選択図】図１
2014216356.tif 000002
【特許請求の範囲】
【請求項１】
半導体結晶層形成基板、犠牲層、中間層および半導体結晶層が、前記半導体結晶層形成基板、前記犠牲層、前記中間層、前記半導体結晶層の順に位置する半導体基板であって、
前記半導体結晶層形成基板が、ＩＩＩ−Ｖ族化合物半導体結晶からなり、
前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、
前記中間層が、前記犠牲層上に前記半導体結晶層を直接形成した場合と比較して、前記半導体結晶層の表面粗さを小さくするものであり、
前記半導体結晶層が、ＩＶ族半導体結晶からなる
半導体基板。
【請求項２】
前記半導体結晶層形成基板がＧａＡｓからなり、
前記犠牲層がＡｌｘＧａ１−ｘＡｓ（０．７≦ｘ≦１）からなり、
前記中間層がＧａＡｓまたはＡｌＧａＡｓからなり、
前記半導体結晶層がＧｅからなる
請求項１に記載の半導体基板。
【請求項３】
前記中間層の厚さが、０．２８ｎｍ以上５００ｎｍ以下である
請求項２に記載の半導体基板。
【請求項４】
前記中間層が、前記犠牲層を形成した後前記半導体結晶層を形成するまでの間に、前記犠牲層が酸素を含む雰囲気に暴露されることを防止するキャップ層として機能するものである
請求項１から請求項３の何れか一項に記載の半導体基板。
【請求項５】
前記半導体結晶層が、第１半導体結晶層および第２半導体結晶層を有し、前記中間層、前記第１半導体結晶層および前記第２半導体結晶層が、前記中間層、前記第１半導体結晶層、前記第２半導体結晶層の順に位置し、
前記半導体結晶層形成基板または前記犠牲層を構成する複数種類の原子から選択された一の種類の第１原子が、前記第１半導体結晶層に含まれ、
前記第２半導体結晶層における前記第１原子の濃度が、前記第１半導体結晶層における前記第１原子の濃度より低い
請求項１から請求項３の何れか一項に記載の半導体基板。
【請求項６】
前記半導体結晶層の厚さが１ｎｍ以上３００ｎｍ以下であり、
前記半導体結晶層の表面粗さが、１０ｎｍ以下である
請求項１から請求項５の何れか一項に記載の半導体基板。
【請求項７】
半導体結晶層形成基板、犠牲層および半導体結晶層が、前記半導体結晶層形成基板、前記犠牲層、前記半導体結晶層の順に位置する半導体基板であって、
前記半導体結晶層形成基板が、ＩＩＩ−Ｖ族化合物半導体結晶からなり、
前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、
前記半導体結晶層が、ＩＶ族半導体結晶からなり、その厚さが１ｎｍ以上３００ｎｍ以下、且つ、その表面粗さが、１０ｎｍ以下である
半導体基板。
【請求項８】
前記半導体結晶層が、第１半導体結晶層および第２半導体結晶層を有し、前記犠牲層、前記第１半導体結晶層および前記第２半導体結晶層が、前記犠牲層、前記第１半導体結晶層、前記第２半導体結晶層の順に位置し、
前記半導体結晶層形成基板または前記犠牲層を構成する複数種類の原子から選択された一の種類の第１原子が、前記第１半導体結晶層に含まれ、
前記第２半導体結晶層における前記第１原子の濃度が、前記第１半導体結晶層における前記第１原子の濃度より低い
請求項７に記載の半導体基板。
【請求項９】
ＩＩＩ−Ｖ族化合物半導体結晶からなる半導体結晶層形成基板の上に、エピタキシャル成長法により犠牲層を形成するステップと、
前記犠牲層を形成した後、ＩＶ族半導体結晶からなる半導体結晶層をエピタキシャル成長法により形成するステップと、を有し、
前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、
前記半導体結晶層を形成する直前に、ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入し、前記犠牲層の表面または前記犠牲層の上に形成した層の表面に前記ＩＩＩ族原子を含むガスを接触させるステップをさらに有する
半導体基板の製造方法。
【請求項１０】
前記犠牲層を形成した後、前記ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入する前に、ＧａＡｓまたはＡｌＧａＡｓからなる中間層をエピタキシャル成長法により形成するステップをさらに有し、
前記ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入するステップにおいて、前記中間層の表面に前記ＩＩＩ族原子を含むガスを接触させる
請求項９に記載の半導体基板の製造方法。
【請求項１１】
前記半導体結晶層形成基板がＧａＡｓからなり、
前記犠牲層がＡｌｘＧａ１−ｘＡｓ（ｘ≧０．７）からなり、
前記半導体結晶層がＧｅからなる
請求項９または請求項１０に記載の半導体基板の製造方法。
【請求項１２】
前記半導体結晶層を形成するステップが、第１半導体結晶層を形成する第１ステップと第２半導体結晶層を形成する第２ステップとを有し、
前記第１ステップの後、前記第２ステップの前に、エピタキシャル成長法において利用するエピタキシャル成長炉の内部クリーニングを施す
請求項９から請求項１１の何れか一項に記載の半導体基板の製造方法。
【請求項１３】
前記半導体結晶層を形成するステップが、第１半導体結晶層を形成する第１ステップと第２半導体結晶層を形成する第２ステップとを有し、
前記第１ステップの後、前記第２ステップの前に、前記半導体結晶層形成基板を、前記第１ステップのエピタキシャル成長法において利用する第１エピタキシャル成長炉から前記第２ステップのエピタキシャル成長法において利用する第２エピタキシャル成長炉へ移送する
請求項９から請求項１１の何れか一項に記載の半導体基板の製造方法。
【請求項１４】
前記第２半導体結晶層を形成するエピタキシャル成長法における反応温度が、前記第１半導体結晶層を形成するエピタキシャル成長法における反応温度より高い
請求項１２または請求項１３に記載の半導体基板の製造方法。
【請求項１５】
前記第２半導体結晶層を形成するエピタキシャル成長法における反応圧力が、前記第１半導体結晶層を形成するエピタキシャル成長法における反応圧力より低い
請求項１２から請求項１４の何れか一項に記載の半導体基板の製造方法。
【請求項１６】
ＩＩＩ−Ｖ族化合物半導体結晶からなる半導体結晶層形成基板の上に、エピタキシャル成長法により犠牲層を形成するステップと、
前記犠牲層を形成した後、中間層をエピタキシャル成長法により形成するステップと、
前記中間層を形成した後、ＩＶ族半導体結晶からなる半導体結晶層をエピタキシャル成長法により形成するステップと、を有し、
前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、
前記中間層が、前記犠牲層上に前記半導体結晶層を直接形成した場合と比較して、前記半導体結晶層の表面粗さを小さくするものである
半導体基板の製造方法。
【請求項１７】
前記半導体結晶層形成基板がＧａＡｓからなり、
前記犠牲層がＡｌｘＧａ１−ｘＡｓ（ｘ≧０．７）からなり、
前記中間層が、ＧａＡｓまたはＡｌＧａＡｓからなり、
前記半導体結晶層がＧｅからなる
請求項１６に記載の半導体基板の製造方法。
【請求項１８】
前記中間層を形成するステップの後、前記半導体結晶層を形成するステップの前に、エピタキシャル成長法において利用するエピタキシャル成長炉の内部クリーニングを施す
請求項１６または請求項１７に記載の半導体基板の製造方法。
【請求項１９】
前記中間層を形成するステップの後、前記半導体結晶層を形成するステップの前に、前記半導体結晶層形成基板を、前記中間層を形成するステップのエピタキシャル成長法において利用する第１エピタキシャル成長炉から前記半導体結晶層を形成するステップのエピタキシャル成長法において利用する第２エピタキシャル成長炉へ移送する
請求項１６または請求項１７に記載の半導体基板の製造方法。
【請求項２０】
前記エピタキシャル成長炉の内部クリーニングは、前記半導体結晶層形成基板を予備室に移送した後に実行し、
前記エピタキシャル成長炉の内部クリーニングが終了した後に、前記半導体結晶層形成基板を前記予備室から前記エピタキシャル成長炉に移送する
請求項１２または請求項１８に記載の半導体基板の製造方法。
【請求項２１】
請求項９から請求項２０の何れか一項に記載の方法により製造された半導体基板を用いて複合基板を製造する複合基板の製造方法であって、
前記半導体結晶層または前記半導体結晶層より上層に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、を向かい合わせ、前記半導体基板と前記転写先基板とを貼り合わせるステップと、
前記半導体基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体基板とを分離するステップと、
を有する複合基板の製造方法。
【請求項２２】
前記半導体基板の前記犠牲層と前記半導体結晶層との間に中間層を有し、
前記転写先基板と前記半導体基板とを分離するステップの後に、前記中間層を除去するステップをさらに有する
請求項２１に記載の複合基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体基板の製造方法および複合基板の製造方法に関する。
【背景技術】
【０００２】
ＧａＡｓ、ＩｎＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体は、高い電子移動度を有し、Ｇｅ、ＳｉＧｅ等のＩＶ族半導体は、高い正孔移動度を有する。よって、ＩＩＩ−Ｖ族化合物半導体でＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）（以下単に「ｎＭＯＳＦＥＴ」という場合がある。）を構成し、ＩＶ族半導体でＰチャネル型のＭＯＳＦＥＴ（以下単に「ｐＭＯＳＦＥＴ」という場合がある。）を構成すれば、高い性能を備えたＣＭＯＳＦＥＴ（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）を実現できる。非特許文献１には、ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＯＳＦＥＴとＧｅをチャネルとするＰチャネル型ＭＯＳＦＥＴが単一基板に形成されたＣＭＯＳＦＥＴ構造が開示されている。
【０００３】
単一基板（たとえばシリコン基板）上に、ＩＩＩ−Ｖ族化合物半導体層およびＩＶ族半導体結晶層というような異種材料を形成する技術として、結晶成長用基板に形成した半導体結晶層を転写先基板に転写する技術が知られている。たとえば非特許文献２には、ＧａＡｓ基板上に犠牲層としてＡｌＡｓ層を形成し、当該犠牲層（ＡｌＡｓ層）上に形成したＧｅ層を、Ｓｉ基板に転写する技術が開示されている。
【０００４】
特許文献１は、スレディング転位の運動を充分に抑制して高品質の半導体薄膜を得ることを目的として、Ｓｉ基板上に、ＡｌＡｓのバッファ層を温度４００℃で１０原子層の厚さに成長し、ＧａＡｓ膜を温度６００℃で１μｍの厚さに成長し、Ｇｅの薄膜を温度４００℃で約２００ｎｍの厚さに成長し、再びＧａＡｓ膜を１μｍの厚さに成長する、半導体薄膜の製造方法が開示されている。特許文献１によれば、このようにして製造された半導体薄膜においては、その転位密度が１０４／ｃｍ２以下であり、ＧａＡｓ／Ｓｉの界面から発生したスレディング転位はそのほとんどがＧｅ膜によってその上昇運動が阻止される、とされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−５５１０号公報
【非特許文献】
【０００６】
【非特許文献１】S. Takagi, et al., SSE, vol. 51, pp. 526-536, 2007.
【非特許文献２】Y. Bai and E. A. Fitzgerald, ECS Transactions, 33 (6) 927-932 (2010)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＩＩＩ−Ｖ族化合物半導体をチャネルとするＮチャネル型ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）（以下単に「ｎＭＩＳＦＥＴ」という場合がある。）と、ＩＶ族半導体をチャネルとするＰチャネル型ＭＩＳＦＥＴ（以下単に「ｐＭＩＳＦＥＴ」という場合がある。）とを、一つの基板上に形成するには、ｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体と、ｐＭＩＳＦＥＴ用のＩＶ族半導体を単一基板上に形成する技術が必要になる。また、ＬＳＩ（Large Scale Integration）として製造することを考慮すれば、既存製造装置および既存工程の活用が可能なシリコン基板上にｎＭＩＳＦＥＴ用のＩＩＩ−Ｖ族化合物半導体結晶層およびｐＭＩＳＦＥＴ用のＩＶ族半導体結晶層を形成することが好ましい。
【０００８】
転写用の半導体結晶層として、Ｇｅ等のＩＶ族半導体をエピタキシャル成長法により形成する場合、半導体結晶層形成基板として、ＧａＡｓ等のＩＩＩ−Ｖ族化合物単結晶基板を用い、また、半導体結晶層を半導体結晶層形成基板からエッチングにより剥離する際の犠牲層として、ＡｌＡｓ等ＩＩＩ−Ｖ族化合物半導体結晶層を用いる場合がある。ここで、半導体結晶層形成基板としてＧａＡｓ半導体結晶層を用い、犠牲層としてＡｌＡｓ半導体結晶層を用いる場合、半導体結晶層としてのＧｅ半導体結晶層の表面粗さが大きくなることを本願発明者らは実験検討により見出した。特に、Ｇｅ半導体結晶層の厚さが３００ｎｍ以下となる場合、Ｇｅ半導体結晶層の表面粗さが顕著に大きくなる。Ｇｅ等ＩＶ族半導体結晶層の表面粗さが大きくなると、転写用の半導体結晶層（ＩＶ族半導体結晶層）を転写先基板に転写するために、転写用の半導体結晶層と転写先基板とを接着する際の接着性が悪くなる問題がある。
【０００９】
また、Ｇａ等ＩＩＩ族原子およびＡｓ等Ｖ族原子は、Ｇｅ等ＩＶ族半導体内部でドナーまたはアクセプタとして機能することがあるので、ＩＩＩ−Ｖ族化合物半導体の半導体結晶層形成基板上にＩＩＩ−Ｖ族化合物半導体の犠牲層を介してＩＶ族半導体結晶層をエピタキシャル成長により形成する際には、半導体結晶層形成基板または犠牲層からの意図しない不純物原子の混入を極力避ける必要がある。
【００１０】
本発明の目的は、ＩＩＩ−Ｖ族化合物半導体の半導体結晶層形成基板上に犠牲層を介して形成したＩＶ族半導体結晶層の表面粗さを、転写に必要な程度に小さくすることにある。また、本発明の目的は、ＩＩＩ−Ｖ族化合物半導体の半導体結晶層形成基板上に、ＩＩＩ−Ｖ族化合物半導体の犠牲層を介してエピタキシャル成長法により形成したＩＶ族半導体結晶層への意図しない不純物原子の混入を抑制することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の第１の態様においては、半導体結晶層形成基板、犠牲層、中間層および半導体結晶層が、前記半導体結晶層形成基板、前記犠牲層、前記中間層、前記半導体結晶層の順に位置する半導体基板であって、前記半導体結晶層形成基板が、ＩＩＩ−Ｖ族化合物半導体結晶からなり、前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、前記中間層が、前記犠牲層上に前記半導体結晶層を直接形成した場合と比較して、前記半導体結晶層の表面粗さを小さくするものであり、前記半導体結晶層が、ＩＶ族半導体結晶からなる半導体基板を提供する。
【００１２】
第１の態様において、前記半導体結晶層形成基板がＧａＡｓからなり、前記犠牲層がＡｌｘＧａ１−ｘＡｓ（０．７≦ｘ≦１）からなり、前記中間層がＧａＡｓまたはＡｌＧａＡｓからなり、前記半導体結晶層がＧｅからなるものであってもよい。前記中間層の厚さは、０．２８ｎｍ以上５００ｎｍ以下が好ましい。前記中間層が、前記犠牲層を形成した後前記半導体結晶層を形成するまでの間に、前記犠牲層が酸素を含む雰囲気に暴露されることを防止するキャップ層として機能するものであってもよい。前記半導体結晶層が、第１半導体結晶層および第２半導体結晶層を有してもよく、この場合、前記中間層、前記第１半導体結晶層および前記第２半導体結晶層が、前記中間層、前記第１半導体結晶層、前記第２半導体結晶層の順に位置し、前記半導体結晶層形成基板または前記犠牲層を構成する複数種類の原子から選択された一の種類の第１原子が、前記第１半導体結晶層に含まれ、前記第２半導体結晶層における前記第１原子の濃度が、前記第１半導体結晶層における前記第１原子の濃度より低いものであってもよい。前記半導体結晶層の厚さは１ｎｍ以上３００ｎｍ以下であり、前記半導体結晶層の表面粗さが１０ｎｍ以下であることが好ましい。
【００１３】
本発明の第２の態様においては、半導体結晶層形成基板、犠牲層および半導体結晶層が、前記半導体結晶層形成基板、前記犠牲層、前記半導体結晶層の順に位置する半導体基板であって、前記半導体結晶層形成基板が、ＩＩＩ−Ｖ族化合物半導体結晶からなり、前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、前記半導体結晶層が、ＩＶ族半導体結晶からなり、その厚さが１ｎｍ以上３００ｎｍ以下、且つ、その表面粗さが、１０ｎｍ以下である半導体基板を提供する。
【００１４】
第２の態様において、前記半導体結晶層が、第１半導体結晶層および第２半導体結晶層を有してもよく、この場合、前記犠牲層、前記第１半導体結晶層および前記第２半導体結晶層が、前記犠牲層、前記第１半導体結晶層、前記第２半導体結晶層の順に位置し、前記半導体結晶層形成基板または前記犠牲層を構成する複数種類の原子から選択された一の種類の第１原子が、前記第１半導体結晶層に含まれ、前記第２半導体結晶層における前記第１原子の濃度が、前記第１半導体結晶層における前記第１原子の濃度より低いものであってもよい。
【００１５】
本発明の第３の態様においては、ＩＩＩ−Ｖ族化合物半導体結晶からなる半導体結晶層形成基板の上に、エピタキシャル成長法により犠牲層を形成するステップと、前記犠牲層を形成した後、ＩＶ族半導体結晶からなる半導体結晶層をエピタキシャル成長法により形成するステップと、を有し、前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、前記半導体結晶層を形成する直前に、ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入し、前記犠牲層の表面または前記犠牲層の上に形成した層の表面に前記ＩＩＩ族原子を含むガスを接触させるステップをさらに有する半導体基板の製造方法を提供する。
【００１６】
第３の態様において、前記犠牲層を形成した後、前記ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入する前に、ＧａＡｓまたはＡｌＧａＡｓからなる中間層をエピタキシャル成長法により形成するステップをさらに有してもよく、この場合、前記ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入するステップにおいて、前記中間層の表面に前記ＩＩＩ族原子を含むガスを接触させることができる。前記半導体結晶層形成基板がＧａＡｓからなり、前記犠牲層がＡｌｘＧａ１−ｘＡｓ（ｘ≧０．７）からなり、前記半導体結晶層がＧｅからなるものであってもよい。
【００１７】
前記半導体結晶層を形成するステップが、第１半導体結晶層を形成する第１ステップと第２半導体結晶層を形成する第２ステップとを有してもよく、この場合、前記第１ステップの後、前記第２ステップの前に、エピタキシャル成長法において利用するエピタキシャル成長炉の内部クリーニングを施すことができる。前記エピタキシャル成長炉の内部クリーニングは、前記半導体結晶層形成基板を予備室に移送した後に実行し、前記エピタキシャル成長炉の内部クリーニングが終了した後に、前記半導体結晶層形成基板を前記予備室から前記エピタキシャル成長炉に移送してもよい。あるいは、前記半導体結晶層を形成するステップが、第１半導体結晶層を形成する第１ステップと第２半導体結晶層を形成する第２ステップとを有してもよく、この場合、前記第１ステップの後、前記第２ステップの前に、前記半導体結晶層形成基板を、前記第１ステップのエピタキシャル成長法において利用する第１エピタキシャル成長炉から前記第２ステップのエピタキシャル成長法において利用する第２エピタキシャル成長炉へ移送してもよい。
【００１８】
前記第２半導体結晶層を形成するエピタキシャル成長法における反応温度が、前記第１半導体結晶層を形成するエピタキシャル成長法における反応温度より高いことが好ましい。前記第２半導体結晶層を形成するエピタキシャル成長法における反応圧力が、前記第１半導体結晶層を形成するエピタキシャル成長法における反応圧力より低いことが好ましい。
【００１９】
本発明の第４の態様においては、ＩＩＩ−Ｖ族化合物半導体結晶からなる半導体結晶層形成基板の上に、エピタキシャル成長法により犠牲層を形成するステップと、前記犠牲層を形成した後、中間層をエピタキシャル成長法により形成するステップと、前記中間層を形成した後、ＩＶ族半導体結晶からなる半導体結晶層をエピタキシャル成長法により形成するステップと、を有し、前記犠牲層が、前記半導体結晶層をエッチングする場合より大きいエッチング速度で前記犠牲層をエッチングするエッチャントによりエッチングされるものであり、前記中間層が、前記犠牲層上に前記半導体結晶層を直接形成した場合と比較して、前記半導体結晶層の表面粗さを小さくするものである半導体基板の製造方法を提供する。
【００２０】
第４の態様において、前記半導体結晶層形成基板がＧａＡｓからなり、前記犠牲層がＡｌｘＧａ１−ｘＡｓ（ｘ≧０．７）からなり、前記中間層が、ＧａＡｓまたはＡｌＧａＡｓからなり、前記半導体結晶層がＧｅからなるものであってもよい。前記中間層を形成するステップの後、前記半導体結晶層を形成するステップの前に、エピタキシャル成長法において利用するエピタキシャル成長炉の内部クリーニングを施してもよい。前記エピタキシャル成長炉の内部クリーニングは、前記半導体結晶層形成基板を予備室に移送した後に実行し、前記エピタキシャル成長炉の内部クリーニングが終了した後に、前記半導体結晶層形成基板を前記予備室から前記エピタキシャル成長炉に移送することができる。あるいは、前記中間層を形成するステップの後、前記半導体結晶層を形成するステップの前に、前記半導体結晶層形成基板を、前記中間層を形成するステップのエピタキシャル成長法において利用する第１エピタキシャル成長炉から前記半導体結晶層を形成するステップのエピタキシャル成長法において利用する第２エピタキシャル成長炉へ移送することができる。
【００２１】
本発明の第５の態様においては、前記した方法により製造された半導体基板を用いて複合基板を製造する複合基板の製造方法であって、前記半導体結晶層または前記半導体結晶層より上層に形成された層の表面であって転写先基板または前記転写先基板に形成された層に接することとなる第１表面と、前記転写先基板または前記転写先基板に形成された層の表面であって前記第１表面に接することとなる第２表面と、を向かい合わせ、前記半導体基板と前記転写先基板とを貼り合わせるステップと、前記半導体基板および前記転写先基板の全部または一部をエッチング液に浸漬して前記犠牲層をエッチングし、前記半導体結晶層を前記転写先基板側に残した状態で、前記転写先基板と前記半導体基板とを分離するステップと、を有する複合基板の製造方法を提供する。
【００２２】
第５の態様において、前記半導体基板の前記犠牲層と前記半導体結晶層との間に中間層を有してもよく、この場合、前記転写先基板と前記半導体基板とを分離するステップの後に、前記中間層を除去するステップをさらに有してもよい。
【図面の簡単な説明】
【００２３】
【図１】半導体基板１００を示した断面図である。
【図２】複合基板２００の製造方法を示した断面図である。
【図３】複合基板２００の製造方法を示した断面図である。
【図４】複合基板２００の製造方法を示した断面図である。
【図５】複合基板２００の製造方法を示した断面図である。
【図６】半導体基板３００を示した断面図である。
【図７】半導体基板３００の製造方法を示した断面図である。
【図８】半導体基板４００を示した断面図である。
【図９】半導体基板５００を示した断面図である。
【図１０】実施例１の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【図１１】実施例２の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【図１２】実施例３の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【図１３】実施例４の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【図１４】実施例５の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【図１５】参考例１の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【図１６】比較例の半導体基板のＧｅ層表面を観察したＡＦＭ像である。
【発明を実施するための形態】
【００２４】
図１は、実施の形態である半導体基板１００を示した断面図である。半導体基板１００は、半導体結晶層形成基板１０２と、犠牲層１０４と、中間層１０５と、半導体結晶層１０６とを有し、半導体結晶層形成基板１０２、犠牲層１０４、中間層１０５および半導体結晶層１０６が、半導体結晶層形成基板１０２、犠牲層１０４、中間層１０５、半導体結晶層１０６の順に位置する。半導体基板１００は、半導体結晶層１０６をエピタキシャルリフトオフ法により転写先基板に転写して、半導体結晶層１０６を有する複合基板の形成に用いることができる。
【００２５】
半導体結晶層形成基板１０２は、ＩＩＩ−Ｖ族化合物半導体結晶からなる。半導体結晶層形成基板１０２は、高品位な半導体結晶層１０６を形成するための基板である。半導体結晶層１０６としてＧｅ層またはＳｉＧｅ層をエピタキシャル成長法により形成する場合、半導体結晶層形成基板１０２は、ＧａＡｓ単結晶基板が好ましく、ＩｎＰが選択可能である。半導体結晶層形成基板１０２がＧａＡｓ単結晶基板である場合、半導体結晶層１０６が形成される面方位として（１００）面または（１１１）面が挙げられる。
【００２６】
犠牲層１０４は、半導体結晶層１０６をエッチングする場合より大きいエッチング速度で犠牲層１０４をエッチングするエッチャントによりエッチングされる。犠牲層１０４は、半導体結晶層形成基板１０２と半導体結晶層１０６とを分離するための層である。犠牲層１０４がエッチングにより除去されることで、半導体結晶層形成基板１０２と半導体結晶層１０６とが分離する。たとえば、半導体結晶層１０６としてＧｅ層が選択され、エッチャントとしてＨＣｌが選択された場合、ＡｌＡｓ層はＨＣｌによりＧｅ層より早くエッチングされるので、犠牲層１０４としてＡｌＡｓ層を選択することができる。犠牲層１０４として、ＩｎＡｌＡｓ層、ＩｎＧａＰ層、ＩｎＡｌＰ層、ＩｎＧａＡｌＰ層、ＡｌＳｂ層、ＡｌＧａＡｓ層を挙げることもできる。
【００２７】
中間層１０５は、犠牲層１０４上に半導体結晶層１０６を直接形成した場合と比較して、半導体結晶層１０６の表面粗さを小さくするものである。中間層１０５が半導体結晶層１０６の表面粗さを小さくするメカニズムとして以下のようなことが考えられる。
【００２８】
犠牲層１０４の表面に半導体結晶層１０６を形成した場合、半導体結晶層１０６の成長初期段階では、犠牲層１０４表面の結晶核を中心に島状に結晶成長すると考えられる。半導体結晶層１０６がある程度の厚さ、たとえば３００ｎｍを超える厚さまで成長すると島状結晶による凹凸は平坦化され、半導体結晶層１０６の表面粗さは小さくなるものの、半導体結晶層１０６の厚さが小さい段階、たとえば３００ｎｍ以下の厚さの場合、島状結晶に起因する凹凸の影響が大きく、半導体結晶層１０６の表面粗さは大きくなると考えられる。しかし、中間層１０５の表面で半導体結晶層１０６が結晶成長する場合、中間層１０５表面での横方向（中間層１０５の表面に沿った方向）の成長が促進され、半導体結晶層１０６の島状成長が抑制されると考えられる。この結果、半導体結晶層１０６の厚さが小さい段階であっても半導体結晶層１０６の表面が平坦になると考えられる。
【００２９】
半導体結晶層１０６の表面粗さが大きければ、半導体結晶層１０６を転写先基板に転写する際の貼り合せ工程において、半導体結晶層１０６と転写先基板との間に接着不良等の障害が発生する可能性がある。しかしながら本実施の形態では、犠牲層１０４と半導体結晶層１０６の間に中間層１０５を有するため、半導体結晶層１０６の厚さが小さくとも半導体結晶層１０６の表面粗さを小さくできる。たとえば半導体結晶層１０６の厚さが１ｎｍ以上３００ｎｍ以下の場合であっても、半導体結晶層１０６の表面粗さを１０ｎｍ以下とすることが可能である。これにより、半導体結晶層１０６を転写先基板に転写する際の貼り合せ工程における半導体結晶層１０６と転写先基板との間の接着不良等の障害を抑制することができる。
【００３０】
中間層１０５として、ＩＩＩ−Ｖ族化合物半導体からなる結晶層が挙げられる。ＩＩＩ−Ｖ族化合物半導体として、ＡｌｕＧａｖＩｎ１−ｕ―ｖＮｍＰｎＡｓｑＳｂ１−ｍ−ｎ−ｑ（０≦ｕ≦１、０≦ｖ≦１、０≦ｍ≦１、０≦ｎ≦１、０≦ｑ≦１）、例えば、ＧａＡｓ、ＩｎｙＧａ１−ｙＡｓ（０＜ｙ＜１）、ＩｎＰまたはＧａＳｂが挙げられる。
【００３１】
なお、中間層１０５は、後に説明する製造工程において、犠牲層１０４を形成した後、半導体結晶層１０６を形成するまでの間に、犠牲層１０４が酸素を含む雰囲気に暴露されることを防止するキャップ層として機能させることができる。中間層１０５をキャップ層として機能させることにより、犠牲層１０４の酸化を抑制することができる。また、中間層１０５は、半導体結晶層１０６を形成する工程におけるコンタミネーション防止のためのキャップ層として機能させることもできる。半導体結晶層１０６の形成工程においては、半導体結晶層形成基板１０２や犠牲層１０４から不純物となり得る原子が供給される可能性があり、これら不純物原子の供給源を中間層１０５でキャップすることにより、半導体結晶層１０６への半導体結晶層形成基板１０２あるいは犠牲層１０４からの不純物原子の混入を防止することができる。
【００３２】
半導体結晶層１０６は、ＩＶ族半導体結晶からなる。ＩＶ族半導体結晶には、Ｓｉ結晶、Ｇｅ結晶のような単体のＩＶ族半導体結晶と、ＳｉＧｅ結晶、ＳｉＣ結晶のような化合物のＩＶ族半導体結晶を含む。半導体結晶層１０６は、半導体デバイスの活性層等に利用され、後に説明する転写先基板に転写される転写対象層である。半導体結晶層１０６が半導体結晶層形成基板１０２上にエピタキシャル成長法等により形成されることで、半導体結晶層１０６の結晶性が高品位に実現される一方、半導体結晶層１０６が転写先基板に転写されることで、基板との格子整合等を考慮すること無く、半導体結晶層１０６を任意の基板上に形成することが可能になる。
【００３３】
半導体結晶層１０６として、ＧｅまたはＧｅｘＳｉ１−ｘ（０＜ｘ＜１）が挙げられる。半導体結晶層１０６がＧｅｘＳｉ１−ｘである場合、ＧｅｘＳｉ１−ｘのＧｅ組成比ｘは、０．９以上であることが好ましい。Ｇｅ組成比ｘを０．９以上とすることにより、Ｇｅに近い半導体特性を得ることができる。半導体結晶層１０６は、単一結晶層または複数の結晶層を積層した積層体としてもよい。半導体結晶層１０６を積層体とすることにより、半導体結晶層１０６を高移動度な電界効果トランジスタ、特に高移動度な相補型電界効果トランジスタの活性層に用いることが可能になる。
【００３４】
半導体結晶層形成基板１０２がＧａＡｓからなり、犠牲層１０４がＡｌｘＧａ１−ｘＡｓ（０．７≦ｘ≦１）からなり、半導体結晶層１０６がＧｅからなるものである場合、中間層１０５は、ＧａＡｓまたはＡｌＧａＡｓからなるものが好ましい。中間層１０５の厚さは、０．２８ｎｍ以上５００ｎｍ以下とすることが好ましい。
【００３５】
半導体基板１００は、以下のようにして製造できる。まず、半導体結晶層形成基板１０２をエピタキシャル成長装置の反応室にロードし、必要に応じて前処理または基板の昇温等を行い、半導体結晶層形成基板１０２上に犠牲層１０４および中間層１０５を形成する。
【００３６】
犠牲層１０４および中間層１０５の形成には、エピタキシャル成長法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法またはＡＬＤ（Atomic Layer Deposition）法等を用いることができる。エピタキシャル成長法には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法またはＭＢＥ（Molecular Beam Epitaxy）法を利用することができる。ＭＯＣＶＤ法を用いる場合、ソースガスとして、ＴＭＧａ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩｎ（トリメチルインジウム）、ＡｓＨ３（アルシン）、ＰＨ３（ホスフィン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで厚さを制御することができる。
【００３７】
次に、半導体結晶層形成基板１０２を反応室から予備室に退避させる。半導体結晶層形成基板１０２の退避先は予備室に限られず、清浄な環境が維持された大気雰囲気中でもよい。半導体結晶層形成基板１０２を予備室に退避させた後、反応室を洗浄する。反応室の洗浄は、たとえばハロゲン系ガスを用いたエッチング法を用いることができる。反応室の洗浄により、残留不純物原子の濃度を低くすることができる。これにより半導体結晶層１０６を形成する際の不純物原子のバックグラウンドレベルを低くすることができ、半導体結晶層１０６への不純物原子の混入を少なくすることができる。ハロゲン系ガスとしては、塩化水素（ＨＣｌ）、塩素（Ｃｌ２）、４フッ化メタン（ＣＦ４）、トリフルオロメタン（ＣＨＦ３）、三塩化ホウ素（ＢＣｌ３）等を用いることができる。また、プラズマエッチング法を用いることもできる。
【００３８】
予備室に退避させていた半導体結晶層形成基板１０２を反応室に戻し、中間層１０５の上に半導体結晶層１０６を形成する。半導体結晶層１０６の形成には、エピタキシャル成長法またはＡＬＤ法を用いることができる。エピタキシャル成長法には、ＭＯＣＶＤ法、ＭＢＥ法を利用することができる。ＭＯＣＶＤ法で形成する場合、ソースガスとして、ＧｅＨ４（ゲルマン）、ＳｉＨ４（シラン）またはＳｉ２Ｈ６（ジシラン）等を用いることができる。キャリアガスには水素を用いることができる。ソースガスの複数の水素原子基の一部を塩素原子または炭化水素基で置換した化合物を用いることもできる。反応温度は、３００℃から９００℃の範囲で、好ましくは４００〜８００℃の範囲内で適宜選択することができる。ソースガス供給量や反応時間を適宜選択することで半導体結晶層１０６の厚さを制御することができる。半導体結晶層１０６を所定の厚さに形成した後、半導体結晶層形成基板１０２を反応室からアンロードし、処理を終了する。以上のようにして、半導体基板１００が形成できる。
【００３９】
本実施の形態の半導体基板１００によれば、中間層１０５を有するので、半導体結晶層１０６の厚さが小さい場合であっても表面が平坦化される。この結果、半導体結晶層１０６を転写先基板に転写する際の接着性を高めることができる。また、製造工程において中間層１０５をキャップ層として機能させることにより、犠牲層１０４の酸化等を抑制し、半導体結晶層１０６への不純物原子の混入量を小さくすることができる。
【００４０】
図２〜図５は、複合基板の製造方法を工程順に示した断面図である。本複合基板の製造方法では、前記した半導体基板１００を用いる。図２に示すように、転写先基板１２０の表面と半導体結晶層１０６の表面とを向かい合わせる。ここで、半導体結晶層１０６の表面は、半導体結晶層形成基板１０２に形成された層の表面であって転写先基板１２０または転写先基板１２０に形成された層に接することとなる「第１表面１１２」の一例である。また、転写先基板１２０の表面は、転写先基板１２０または転写先基板１２０に形成された層の表面であって第１表面１１２に接することとなる「第２表面１２２」の一例である。
【００４１】
転写先基板１２０は、半導体結晶層１０６が転写される先の基板である。転写先基板１２０は、半導体結晶層１０６を活性層として利用する電子デバイスが最終的に配置されるターゲット基板であってもよく、半導体結晶層１０６がターゲット基板に転写されるまでの中間状態における、仮置き基板であってもよい。転写先基板１２０は、有機物または無機物の何れからなるものでもよい。転写先基板１２０として、シリコン基板、ＳＯＩ（Silicon on Insulator）基板、ガラス基板、サファイア基板、ＳｉＣ基板、ＡｌＮ基板を例示することができる。他に、転写先基板１２０は、セラミックス基板、プラスチック基板等の絶縁体基板、金属等の導電体基板であっても良い。転写先基板１２０にシリコン基板またはＳＯＩ基板を用いる場合、既存のシリコンプロセスで用いられる製造装置が利用でき、既知のシリコンプロセスにおける知見を利用して、研究開発および製造の効率を高めることができる。
【００４２】
転写先基板１２０が、シリコン基板等、容易には曲がらない硬い基板である場合、転写する半導体結晶層１０６が機械的振動等から保護され、半導体結晶層１０６の結晶品質を高く保つことができる。転写先基板１２０が、プラスチック等、可撓性を有する基板である場合、後に説明する犠牲層１０４のエッチング工程において、可撓性基板を半導体結晶層形成基板１０２から離れる方向に曲げ、エッチング液を速やかに供給し、転写先基板１２０と半導体結晶層形成基板１０２との分離を迅速に行うことができる。
【００４３】
図３に示すように、第１表面１１２である半導体結晶層１０６の表面と、第２表面１２２である転写先基板１２０の表面とが接合されるように、転写先基板１２０と半導体結晶層形成基板１０２とを貼り合わせる。貼り合わせのとき、転写先基板１２０と半導体結晶層１０６との接着性を強化する接着性強化処理を、転写先基板１２０の表面（第２表面１２２）および半導体結晶層１０６の表面（第１表面１１２）に施してもよい。接着性強化処理は、転写先基板１２０の表面（第２表面１２２）または半導体結晶層１０６の表面（第１表面１１２）の何れか一方にだけ施してもよい。接着性強化処理として、イオンビーム生成器によるイオンビーム活性化を例示することができる。照射するイオンは、たとえばアルゴンイオンである。接着性強化処理として、プラズマ活性化を施してもよい。プラズマ活性化として、酸素プラズマ処理を例示することができる。接着性強化処理により、転写先基板１２０と半導体結晶層１０６との接着性を強化することができる。接着性強化処理に代えて、転写先基板１２０上に、接着層を予め形成しておいても良い。接着性強化処理を行う場合、貼り合わせは室温で行うことができる。
【００４４】
貼り合わせに続き、転写先基板１２０および半導体結晶層形成基板１０２に荷重を印加し、転写先基板１２０を半導体結晶層形成基板１０２に圧着することができる。圧着により接着強度を向上させることができる。圧着時または圧着後に加熱してもよい。加熱温度は５０〜６００℃が好ましく、さらに好ましくは１００℃〜４００℃がよい。荷重は、１ＧＰａ以下の範囲で適宜選択できる。なお、接着層を用いて転写先基板１２０と半導体結晶層形成基板１０２を接着する場合、圧着は必要ない。
【００４５】
図４に示すように、半導体結晶層形成基板１０２および転写先基板１２０の全部または一部（好ましくは全部）をエッチング液に浸漬して犠牲層１０４をエッチングする。犠牲層１０４のエッチングにより、半導体結晶層１０６および中間層１０５を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とを分離することができる。犠牲層１０４がＡｌＡｓ層である場合、エッチング液として、ＨＣｌ、ＨＦ、リン酸、クエン酸、過酸化水素水、アンモニア、水酸化ナトリウムの水溶液または水を例示することができる。エッチング中の温度は、１０〜９０℃の範囲で制御することが好ましい。エッチング時間は、１分〜２００時間の範囲で適宜制御することができる。
【００４６】
以上のようにして、犠牲層１０４がエッチングにより除去されると、半導体結晶層１０６および中間層１０５を転写先基板１２０側に残した状態で、転写先基板１２０と半導体結晶層形成基板１０２とが分離する。これにより、半導体結晶層１０６が転写先基板１２０に転写される。中間層１０５を除去すると、図５に示すように、転写先基板１２０上に半導体結晶層１０６を有する複合基板２００が製造される。
【００４７】
上記した複合基板の製造方法によれば、半導体基板１００に中間層１０５を有するので、半導体結晶層１０６の表面が平坦に形成され、半導体結晶層１０６と転写先基板１２０との接着が良好に行われる。この結果、転写不良等が抑制され、複合基板の製造が歩留まり良く実施できる。
【００４８】
上記した実施の形態では、半導体基板１００に中間層１０５を有する例を説明したが、図６に示すように、中間層を有さず、半導体結晶層形成基板１０２上に犠牲層１０４および半導体結晶層１０６を有する半導体基板３００であってもよい。ただしこの場合、図７に示すように、犠牲層１０４を形成した後、半導体結晶層１０６を形成する前に、ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入し、犠牲層１０４の表面にＩＩＩ族原子を含むガス（図中矢印で示す）を接触させることを要する。
【００４９】
このようなＩＩＩ族原子を含むガスを接触させることにより、犠牲層１０４の表面であっても半導体結晶層１０６の成長を横方向に促進させることができ、中間層１０５を形成したと同様な効果を得ることができる。
【００５０】
ＩＩＩ族原子を含むガスとして、ＴＭＧ（トリメチルガリウム）、ＴＥＧ（トリエチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＥＡ（トリエチルアルミニウム）、ＴＭＩ（トリメチルインジウム）等のＩＩＩ族原子有機ガスを例示することができる。
【００５１】
なお、このようにして製造した半導体基板３００は、半導体結晶層１０６の厚さが小さいにも関わらず半導体結晶層１０６の表面粗さは小さい。よって半導体基板３００は、半導体結晶層形成基板１０２の上に、犠牲層１０４および半導体結晶層１０６が、半導体結晶層形成基板１０２、犠牲層１０４、半導体結晶層１０６の順に位置する半導体基板であって、半導体結晶層形成基板１０２が、ＩＩＩ−Ｖ族化合物半導体結晶からなり、犠牲層１０４が、半導体結晶層１０６をエッチングする場合より大きいエッチング速度で犠牲層１０４をエッチングするエッチャントによりエッチングされるものであり、半導体結晶層１０６が、ＩＶ族半導体結晶からなり、その厚さが１ｎｍ以上３００ｎｍ以下、且つ、その表面粗さが、１０ｎｍ以下である半導体基板として把握することが可能である。
【００５２】
上記した実施の形態では、半導体結晶層１０６が単層の場合を説明したが、図８に示すように、半導体結晶層１０６は、第１半導体結晶層１０７および第２半導体結晶層１０８を有してもよい。この場合、前記した半導体基板１００の製造方法において、半導体結晶層形成基板１０２を予備室に退避させる前に第１半導体結晶層１０７まで形成し、エピタキシャル成長室をクリーニングした後に第２半導体結晶層１０８を形成する。そうすることによって、第１半導体結晶層１０７を、半導体基板１００における中間層１０５と同様に、キャップ層として機能させることができる。この結果、半導体結晶層形成基板１０２または犠牲層１０４を構成する複数種類の原子から選択された一の種類の第１原子が、第１半導体結晶層１０７に含まれ、第２半導体結晶層１０８における第１原子の濃度を、第１半導体結晶層１０７における第１原子の濃度より低くすることができる。
【００５３】
半導体結晶層１０６を第１半導体結晶層１０７および第２半導体結晶層１０８の２層構造にする場合、第２半導体結晶層１０８を形成するエピタキシャル成長法における反応温度が、第１半導体結晶層１０７を形成するエピタキシャル成長法における反応温度より高いことが好ましい。また、第２半導体結晶層１０８を形成するエピタキシャル成長法における反応圧力が、第１半導体結晶層１０７を形成するエピタキシャル成長法における反応圧力より低いことが好ましい。温度を高くし、圧力を低くすることにより、第２半導体結晶層１０８の表面平坦性を第１半導体結晶層１０７より良好にすることができる。
【００５４】
なお、半導体結晶層１０６を第１半導体結晶層１０７および第２半導体結晶層１０８の２層構造にすることは、図９に示すように、中間層１０５を有する場合にも適用できる。この場合に中間層１０５の表面は、ＩＩＩ族原子を含むガスを接触させる「犠牲層１０４の上に形成した層の表面」の一例である。すなわち、犠牲層１０４を形成した後、ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入する前に、ＧａＡｓまたはＡｌＧａＡｓからなる中間層１０５をエピタキシャル成長法により形成し、ＩＩＩ族原子を含むガスをエピタキシャル成長室に導入するステップにおいて、中間層１０５の表面にＩＩＩ族原子を含むガスを接触させることができる。
【００５５】
上記した実施の形態では、中間層１０５を形成した後または第１半導体結晶１０７を形成した後に、エピタキシャル成長炉の内部をクリーニングし、半導体結晶層１０６または第２半導体結晶層１０８を形成する例を示したが、中間層１０５または第１半導体結晶１０７を第１エピタキシャル成長炉で形成し、半導体結晶層１０６または第２半導体結晶層１０８を第２エピタキシャル成長炉で形成することとし、中間層１０５または第１半導体結晶１０７を形成した後、半導体結晶層１０６または第２半導体結晶層１０８を形成する前に、半導体結晶層形成基板１０２を第１エピタキシャル成長炉から第２エピタキシャル成長炉へ移送してもよい。この場合も、エピタキシャル成長炉の内部をクリーニングした場合と同様な効果を得ることができる。
【００５６】
（実施例１）
半導体結晶層形成基板１０２として、結晶成長面の面方位が（１００）、オフ角が２°のＧａＡｓ基板を用い、犠牲層１０４として厚さ２０ｎｍのＡｌＡｓ層を、中間層１０５として厚さ２ｎｍのＧａＡｓ層を、半導体結晶層１０６として厚さ１６５ｎｍのＧｅ層を、それぞれエピタキシャル成長法により形成した半導体基板（実施例１）を作成した。
【００５７】
（実施例２）
実施例２の半導体基板として、実施例１同様の半導体結晶層形成基板１０２（ＧａＡｓ基板）を用い、実施例１同様の犠牲層１０４（ＡｌＡｓ層）を形成した後、中間層１０５として厚さ１０ｎｍのＧａＡｓ層を形成し、その後、実施例１同様の半導体結晶層１０６（Ｇｅ層）を形成した。
【００５８】
（実施例３）
実施例３の半導体基板として、実施例１同様の半導体結晶層形成基板１０２（ＧａＡｓ基板）を用い、実施例１同様の犠牲層１０４（ＡｌＡｓ層）を形成した後、中間層１０５として厚さ１００ｎｍのＧａＡｓ層を形成し、その後、実施例１同様の半導体結晶層１０６（Ｇｅ層）を形成した。
【００５９】
（実施例４）
実施例４の半導体基板として、実施例１同様の半導体結晶層形成基板１０２（ＧａＡｓ基板）を用い、実施例１同様の犠牲層１０４（ＡｌＡｓ層）を形成した後、５０ｓｃｃｍ、１０秒の条件でＴＥＧガスを犠牲層１０４の表面に接触させ、その後、実施例１同様の半導体結晶層１０６（Ｇｅ層）を形成した。
【００６０】
（実施例５）
実施例５の半導体基板として、実施例１同様の半導体結晶層形成基板１０２（ＧａＡｓ基板）を用い、実施例１同様の犠牲層１０４（ＡｌＡｓ層）を形成した後、０．０５ｓｃｃｍ、１０秒の条件でＴＭＡガスを犠牲層１０４の表面に接触させ、その後、実施例１同様の半導体結晶層１０６（Ｇｅ層）を形成した。
【００６１】
（参考例１）
参考例１の半導体基板として、実施例１同様の半導体結晶層形成基板１０２（ＧａＡｓ基板）を用い、犠牲層１０４および中間層１０５を形成せず、実施例１同様の半導体結晶層１０６（Ｇｅ層）を直接形成した。
【００６２】
（比較例１）
比較例１の半導体基板として、実施例１同様の半導体結晶層形成基板１０２（ＧａＡｓ基板）を用い、実施例１同様の犠牲層１０４（ＡｌＡｓ層）を形成した後、中間層１０５を形成せず、ＴＥＧあるいはＴＭＡ等のガスを犠牲層１０４の表面に接触させることなく、実施例１同様の半導体結晶層１０６（Ｇｅ層）を形成した。
【００６３】
図１０〜図１６は半導体基板のＧｅ層表面を観察したＡＦＭ（Atomic Force Microscope）像であり、図１０は実施例１について、図１１は実施例２について、図１２は実施例３について、図１３は実施例４について、図１４は実施例５について、図１５は参考例１について、図１６は比較例１について示す。図１０〜図１６において、右側に２μｍ×２μｍ視野におけるＡＦＭ像を、左側に１０μｍ×１０μｍ視野におけるＡＦＭ像を示す。ＡＦＭ像からの粗さ測定によれば、実施例１では、２μｍ×２μｍ視野でＲＭＳ＝３．５８ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝２．２６ｎｍ、実施例２では、２μｍ×２μｍ視野でＲＭＳ＝１．１３ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝１．３５ｎｍ、実施例３では、２μｍ×２μｍ視野でＲＭＳ＝１．２９ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝１．３７ｎｍ、実施例４では、２μｍ×２μｍ視野でＲＭＳ＝４．２４ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝３．６１ｎｍ、実施例５では、２μｍ×２μｍ視野でＲＭＳ＝８．３０ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝６．０１ｎｍ、参考例１では、２μｍ×２μｍ視野でＲＭＳ＝１．２７ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝１．４１ｎｍ、比較例１では、２μｍ×２μｍ視野でＲＭＳ＝１９．８ｎｍ、１０μｍ×１０μｍ視野でＲＭＳ＝１３．４ｎｍ、であった。実施例１から実施例５の何れの場合においても、比較例１の場合よりＧｅ層の表面は平坦であった。
【符号の説明】
【００６４】
１００…半導体基板、１０２…半導体結晶層形成基板、１０４…犠牲層、１０５…中間層、１０６…半導体結晶層、１０７…第１半導体結晶層、１０８…第２半導体結晶層、１１２…第１表面、１２０…転写先基板、１２２…第２表面、２００…複合基板、３００…半導体基板、４００…半導体基板、５００…半導体基板。
【図１】
2014216356.tif 000003
【図２】
2014216356.tif 000004
【図３】
2014216356.tif 000005
【図４】
2014216356.tif 000006
【図５】
2014216356.tif 000007
【図６】
2014216356.tif 000008
【図７】
2014216356.tif 000009
【図８】
2014216356.tif 000010
【図９】
2014216356.tif 000011
【図１０】
2014216356.tif 000012
【図１１】
2014216356.tif 000013
【図１２】
2014216356.tif 000014
【図１３】
2014216356.tif 000015
【図１４】
2014216356.tif 000016
【図１５】
2014216356.tif 000017
【図１６】
2014216356.tif 000018