(57)【要約】【課題】放電電流による液体の誤吐出を防ぐこと。【解決手段】複数の駆動回路、複数のスイッチ素子、および制御手段を備える。駆動回路は、インダクタ、このインダクタに対する通電路形成用および各圧電素子に対する放電路形成用のスイッチを有し、このスイッチのオンにより各圧電素子をそれぞれ放電させるとともに前記インダクタに電荷をチャージし、前記スイッチのオフ時、チャージした電荷のエネルギーにより各圧電素子をそれぞれ充電する。抑止手段は、各圧電素子の相互間における放電電流の流入を抑止する。スイッチ素子は、前記各圧電素子にそれぞれ並列接続される。制御手段は、前記各圧電素子の充放電に応じて前記各スイッチ素子を制御する。【選択図】図２
2014188501.tif 000002
【特許請求の範囲】
【請求項１】
複数の圧電素子を備え、これら圧電素子の充放電に伴う伸縮動作により液体を吸込んで吐出するものにおいて、
インダクタ、このインダクタに対する通電路形成用および前記圧電素子に対する放電路形成用のスイッチを有し、このスイッチのオンにより前記各圧電素子をそれぞれ放電させるとともに前記インダクタに電荷をチャージし、前記スイッチのオフ時、チャージした電荷のエネルギーにより前記各圧電素子をそれぞれ充電する複数の駆動回路と、
前記各圧電素子にそれぞれ並列接続されたスイッチ素子と、
前記各圧電素子の充放電に応じて前記各スイッチ素子を制御する制御手段と、
を備えることを特徴とするインクジェット式塗布ヘッドの圧電素子駆動装置。
【請求項２】
前記制御手段は、前記充電および前記放電を行う圧電素子に対応するスイッチ素子をオフし、前記充電および前記放電を行わない圧電素子に対応するスイッチ素子をオンする、
ことを特徴とする請求項１に記載のインクジェット式塗布ヘッドの圧電素子駆動装置。
【請求項３】
前記制御手段は、前記充電を行う圧電素子に対応するスイッチ素子をオフし、前記充電を行わない圧電素子に対応するスイッチ素子をオンする、
ことを特徴とする請求項１に記載のインクジェット式塗布ヘッドの圧電素子駆動装置。
【請求項４】
前記各駆動回路と前記各圧電素子との間の通電ラインは、複数の正側通電ラインおよび１つの共通負側通電ラインである、
ことを特徴とする請求項１乃至請求項３のいずれかに記載のインクジェット式塗布ヘッドの圧電素子駆動装置。
【請求項５】
請求項１〜４のいずれかに記載のインクジェット式塗布ヘッドの圧電素子駆動装置を備え、圧電素子の動作による液体の吐出により、前記液体を塗布対象物に塗布する塗布装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液体を噴射するインクジェット式塗布ヘッドの圧電素子駆動装置および塗布装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置の製造工程では、ガラス基板の表面に配向膜やレジスト等の機能性薄膜が形成される。この機能性薄膜の形成には、その機能性薄膜の材料となる液体を基板上に噴射塗布するインクジェット方式の塗布装置が用いられる。
【０００３】
この塗布装置は、基板を搬送するための搬送テーブルを有し、搬送テーブルの上方に複数のヘッドを備えている。これらヘッドの下面には、内部の液室に連通する複数のノズルが穿設されており、これらノズルごとに圧電素子が設けられている。
【０００４】
各圧電素子が充電されると、液体が液室に吸込まれる。そして、各圧電素子の放電により、液室内の液体がノズルから吐出される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００９／０１４１４８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
各圧電素子のいずれかが放電するとき、その放電電流によって他の圧電素子が充電されると、他の圧電素子に対応するノズルから不要に液体が吐出されてしまう。
【０００７】
本発明の実施形態の目的は、放電電流による液体の誤吐出を防ぐことができるインクジェット式塗布ヘッドの圧電素子駆動装置および塗布装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の実施形態のインクジェット式塗布ヘッドの圧電素子駆動装置は、複数の圧電素子を備え、これら圧電素子の充放電に伴う伸縮動作により液体を吸込んで吐出するものにおいて、複数の駆動回路、複数のスイッチ素子、および制御手段を備える。各駆動回路は、インダクタ、このインダクタに対する通電路形成用および前記圧電素子に対する放電路形成用のスイッチを有し、このスイッチのオンにより前記各圧電素子をそれぞれ放電させるとともに前記インダクタに電荷をチャージし、前記スイッチのオフ時、チャージした電荷のエネルギーにより前記各圧電素子をそれぞれ充電する。各スイッチ素子は、前記各圧電素子にそれぞれ並列接続される。制御手段は、前記各圧電素子の充放電に応じて前記各スイッチ素子の開閉を制御する。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の塗布装置の構成を示す図。
【図２】第１実施形態の構成を示す図。
【図３】第１実施形態の動作を説明するための図。
【図４】第２実施形態の要部の構成を示す図。
【発明を実施するための形態】
【００１０】
［１］以下、インクジェット方式の塗布装置に用いる圧電素子駆動装置の第１実施形態について説明する。  
塗布装置１００は、図１（Ａ），（Ｂ）に示すように、直方体形状のベース１０１を有する。このベース１の上面の幅方向両端部には長手方向（Ｙ軸方向）に沿ってそれぞれ断面矩形状のガイド部材１０２が固着されている。このガイド部材１０２の上面側には、搬送テーブル１０３が水平に設けられている。
【００１１】
この搬送テーブル１０３は矩形板状をしており、その下面には断面Ｌ字状の一対のスライド部材１０４が固着されている。各スライド部材１０４は各ガイド部材１０２とそれぞれ係合し、それによって搬送テーブル１０３はＹ軸方向に沿ってスライド可能に支持される。搬送テーブル１０３は図示しない駆動装置によってガイド部材１０２に沿って移動可能とされている。
【００１２】
この搬送テーブル１０３の上面には、例えば静電チャックや吸引チャックのような保持手段によって基板Ｗが保持されるようになっている。これにより、基板Ｗは、搬送テーブル１０３の上面に保持されて、Ｙ軸方向に沿って搬送されるようになっている。
【００１３】
また、ベース１の長手方向中途部には、一対のガイド部材１０２を跨ぐ状態で、門型の支持体１０５が立設されている。この支持体１０５の上部には断面矩形状のアーム１０６がベース１０１の幅方向（Ｘ軸方向）に沿って水平に支持されている。
【００１４】
アーム１０６の側面には、その長手方向（Ｘ軸方向）のほぼ全長にわたって８つの塗布ヘッド１０７が設けられている。これらの塗布ヘッド１０７がなす長さ寸法は、基板Ｗの幅寸法とほぼ同等、あるいはわずかに長く設定されている。
【００１５】
図２に示すように、例えば４８Ｖの直流電圧を発する直流電源１に複数の駆動回路２ａ，２ｂが接続され、これら駆動回路２ａ，２ｂの出力端に圧電素子たとえばピエゾ素子３ａ，３ｂがそれぞれ接続される。
【００１６】
駆動回路２ａ，２ｂは、直流電源１からの通電路を開閉するスイッチたとえばＰＮＰ型トランジスタ１１、このトランジスタ１１のエミッタ・コレクタ間を介して通電がなされるインダクタ１２、インダクタ１２に対する通電路形成用のスイッチ素子たとえばＮ型ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）１３、整流ダイオード１４、ピエゾ素子３ａ，３ｂに対する放電路形成用のスイッチ素子たとえばＮ型ＭＯＳＦＥＴ１５、ＭＯＳＦＥＴ１３に対する駆動信号を論理反転してトランジスタ１１のベースに供給するインバータ１６、および回生ダイオード１７を有する。なお、ＭＯＳＦＥＴ１３，１５はそれぞれ寄生ダイオード１３ｄ，１５ｄを有する。
【００１７】
これら駆動回路２に制御部４が接続される。制御部４は、制御用直流電源５の直流電圧（例えば５Ｖ）により動作し、駆動回路２ａ，２ｂと共に充放電手段として機能するもので、駆動回路２ａ，２ｂのＭＯＳＦＥＴ１３，１５に対する駆動信号Ｄａ１，Ｄａ２，Ｄｂ１，Ｄｂ２を出力する。
【００１８】
すなわち、制御部４は、駆動信号Ｄａ１を高レベル“Ｈ”に設定して駆動信号Ｄａ２を低レベル“Ｌ”に設定することにより、ＭＯＳＦＥＴ１３およびトランジスタ１１をオンするとともにＭＯＳＦＥＴ１５をオフする。これにより、インダクタ１２に電荷がチャージされる。次に駆動信号Ｄａ１を低レベル“Ｌ”に設定してＭＯＳＦＥＴ１３およびトランジスタ１１をオフすることにより、上記チャージした電荷のエネルギーによってピエゾ素子３ａを充電する。このＭＯＳＦＥＴ１３およびトランジスタ１１のオン，オフを繰り返すことで、ピエゾ素子３ａを所定レベルまで充電する。この充電に伴うピエゾ素子３ａの動作（収縮動作）により、液室に液体が吸込まれる。ピエゾ素子３ａを経た電流は、回生ダイオード１７を通ってインダクタ１２に戻る。
【００１９】
続いて、制御部４は、駆動信号Ｄａ１を低レベル“Ｌ”に設定して駆動信号Ｄａ２を高レベル“Ｈ”に設定することにより、ＭＯＳＦＥＴ１３およびトランジスタ１１をオフするとともにＭＯＳＦＥＴ１５をオンする。これにより、ピエゾ素子３ａに対する放電路を形成してピエゾ素子３ａを放電させる。この放電に伴うピエゾ素子３ａの動作（復元動作）により、液室に吐出圧力が加わり、液室内の液体がノズルから液滴となって吐出される。
【００２０】
ＭＯＳＦＥＴ１３，１５およびトランジスタ１１の動作とそれに伴うピエゾ素子３ａの電圧変化を図３に示している。
【００２１】
駆動回路２ａ，２ｂとピエゾ素子３ａ，３ｂとの間は、複数の正側通電ライン２１ａ，２ｂおよび１つの共通負側通電ライン（グランドラインＧＮＤともいう）２２により接続される。駆動回路２ａ，２ｂおよびピエゾ素子３ａ，３ｂが互いに遠く離れて配置される場合、線長の長い正側通電ライン２１ａ，２１ｂおよび共通負側通電ライン２２が用いられる。
【００２２】
ただし、線長の長い正側通電ライン２１ａ，２１ｂおよび共通負側通電ライン２２を用いた場合、共通負側通電ライン２２がインダクタンス２３を持つようになり、そのインダクタンス２３を無視できなくなる。
【００２３】
すなわち、駆動回路２ａのＭＯＳＦＥＴ１５がオンしてピエゾ素子３ａが放電する場合、仮に、後述の抑止手段としてのトランジスタ３１ａ，３１ｂおよび短絡制御回路４０ａ，４０ｂが無かったとしたならば、その放電電流が図２に破線矢印で示すように正側通電ライン２１ａからＭＯＳＦＥＴ１５を通って共通負側通電ライン２２へと流入するが、共通負側通電ライン２２はインダクタンス２３の存在により電流が流れ難い状態にある。このため、放電電流がＭＯＳＦＥＴ１５を通って共通負側通電ライン２２へ流入したとき、共通負側通電ライン２２と駆動回路２ｂ側の正側通電ライン２１ｂとの間に逆方向の電位差が生じる。この電位差により、共通負側通電ライン２２に流入した放電電流が駆動回路２ｂにおけるＭＯＳＦＥＴ１５の寄生ダイオード１５ｄを通って正側通電ライン２１ｂへと流れ、ピエゾ素子３ｂが不要に充電されてしまう。この不要な充電がきっかけとなってピエゾ素子３ｂの電圧が上下に変動し、それがピエゾ素子３ｂに対応する液室の圧力変動を招き、吐出タイミングでないのに誤って液滴が吐出される不具合を生じる。
【００２４】
そこで、ピエゾ素子３ａ，３ｂの相互間における放電電流の流入を抑止する抑止手段として、かつ正側通電ライン２１ａ，２１ｂおよび共通負側通電ライン２２におけるピエゾ素子３ａ，３ｂ寄りの位置において、スイッチ素子たとえばＮＰＮ型トランジスタ３１ａ，３１ｂのコレクタ・エミッタ間がピエゾ素子３ａ，３ｂにそれぞれ並列接続される。
【００２５】
そして、これらトランジスタ３１ａ，３１ｂごとに、短絡制御回路（制御手段）４０ａ，４０ｂが設けられる。
【００２６】
短絡制御回路４０ａ，４０ｂは、ピエゾ素子３ａ，３ｂの充放電に応じてトランジスタ３１ａ，３１ｂのオン，オフ（開閉）を制御するもので、具体的には、充電および放電を行うピエゾ素子（３ａまたは３ｂ）に対応するトランジスタ（３１ａまたは３１ｂ）をオフし、充電および放電を行わないピエゾ素子に対応するトランジスタ（３１ａまたは３１ｂ）をオンする。
【００２７】
短絡制御回路４０ａは、充電路形成用のダイオード４１ａ、ＰＮＰ型トランジスタ４２ａ、抵抗器４３ａ、充電電流バイパス用のダイオード４４ａ、ＮＰＮ型トランジスタ４５ａ、抵抗器４６ａを有し、ピエゾ素子３ａが充電および放電を行う場合にトランジスタ３１ａをオフし、ピエゾ素子３ａが充電および放電を行わない期間でトランジスタ３１ａをオンする。
【００２８】
ダイオード４１ａは、駆動回路２ａからピエゾ素子３ａに向かう充電電流の流れを許容し、ピエゾ素子３ａから駆動回路２ａに向かう放電電流の流れを阻止する。トランジスタ４２ａは、コレクタ・エミッタ間がダイオード４１ａのカソードと共通負側通電ライン２２との間に接続され、ベースが抵抗器４３ａを介して正側通電ライン２１ａに接続される。
【００２９】
充電電流バイパス用のダイオード４４ａは、アノードがトランジスタ４２ａのコレクタに接続され、カソードが正側通電ライン２１ａに接続される。すなわち、ダイオード４４ａは、ピエゾ素子３ｂの充電時、ピエゾ素子３ｂを経て共通負側通電ライン２２からトランジスタ４２ａのコレクタ・エミッタ間に流入しようとする電流を正側通電ライン２１ａ側にバイパスしてトランジスタ４２ａに流さない。
【００３０】
トランジスタ４５ａは、コレクタが抵抗器４６ａを介して直流電圧Ｖｃｃの正側端子に接続され、エミッタが共通負側通電ライン２２に接続され、ベースがダイオード４１ａのカソードに接続される。
【００３１】
短絡制御回路４０ｂは、充電路形成用のダイオード４１ｂ、ＰＮＰ型トランジスタ４２ｂ、抵抗器４３ｂ、充電電流バイパス用のダイオード４４ｂ、ＮＰＮ型トランジスタ４５ｂ、抵抗器４６ｂを有し、ピエゾ素子３ｂが充電および放電を行う場合にトランジスタ３１ｂをオフし、ピエゾ素子３ｂが充電および放電を行わない期間でトランジスタ３１ｂをオンする。
【００３２】
ダイオード４１ｂは、駆動回路２ｂからピエゾ素子３ｂに向かう充電電流の流れを許容し、ピエゾ素子３ｂから駆動回路２ｂに向かう放電電流の流れを阻止する。トランジスタ４２ｂは、コレクタ・エミッタ間がダイオード４１ｂのカソードと共通負側通電ライン２２との間に接続され、ベースが抵抗器４３ｂを介して正側通電ライン２１ｂに接続される。
【００３３】
充電電流バイパス用のダイオード４４ｂは、アノードがトランジスタ４２ｂのコレクタに接続され、カソードが正側通電ライン２１ｂに接続される。すなわち、ダイオード４４ｂは、ピエゾ素子３ａの充電時、ピエゾ素子３ａを経て共通負側通電ライン２２からトランジスタ４２ｂのコレクタ・エミッタ間に流入しようとする電流を正側通電ライン２１ｂ側にバイパスしてトランジスタ４２ｂに流さない。  
トランジスタ４５ｂは、コレクタが抵抗器４６ｂを介して直流電圧Ｖｃｃの正側端子に接続され、エミッタが共通負側通電ライン２２に接続され、ベースがダイオード４１ｂのカソードに接続される。
【００３４】
作用を説明する。  
駆動回路２ａのＭＯＳＦＥＴ１３（およびトランジスタ１１）のオン，オフによるピエゾ素子３ａの充電が始まると、正側通電ライン２１ａの電位の上昇により短絡制御回路４０ａのトランジスタ４５ａがオンし、これに伴いトランジスタ３１ａがオフ（閉）する。このトランジスタ３１ａのオフにより、ピエゾ素子３ａに対する短絡路は形成されず、ピエゾ素子３ａに対する充電が続く。
【００３５】
その後、駆動回路２ａのＭＯＳＦＥＴ１５がオンすると、ピエゾ素子３ａの一端からトランジスタ４２ａのエミッタ・ベース間を通って正側通電ライン２１ａにわずかに電流が流れ、これによりトランジスタ４２ａがオンする。トランジスタ４２ａがオンすると、ピエゾ素子３ａの一端からトランジスタ４２ａのコレクタ・エミッタおよび共通負側通電ライン２２を通ってピエゾ素子３ａの他端に至る放電路が形成され、ピエゾ素子３ａが放電する。この場合、トランジスタ３１ａはオフしており、ピエゾ素子３ａに対する短絡路は形成されない。
【００３６】
ピエゾ素子３ａの放電電流のうち、トランジスタ４２ａのエミッタ・ベース間を通って正側通電ライン２１ａに流入した放電電流は、そこからＭＯＳＦＥＴ１５を通って共通負側通電ライン２２へと流入するが、共通負側通電ライン２２はインダクタンス２３を持つため電流が流れ難い状態にある。このため、共通負側通電ライン２２に流入した放電電流（迷走電流ともいう）は、駆動回路２ｂにおけるＭＯＳＦＥＴ１５の寄生ダイオード１５ｄおよび正側通電ライン２１ｂを通ってピエゾ素子３ｂに向かい、ピエゾ素子３ｂを不要に充電しようとする。
【００３７】
ただし、ピエゾ素子３ｂが充電および放電を行わない期間は、短絡制御回路４０ｂのトランジスタ４５ｂがオフし、これに伴いトランジスタ３１ｂがオンしてピエゾ素子３ｂに対する短絡路が形成された状態にある。
【００３８】
したがって、ピエゾ素子３ｂに向かう放電電流は、図２に破線矢印で示すようにトランジスタ３１ｂの短絡路を通って流れ、ピエゾ素子３ｂには流れない。これにより、ピエゾ素子３ｂが不要に充電されることはなく、ピエゾ素子３ｂに対応するノズルから誤って液滴が吐出される不具合を防止できる。
【００３９】
一方、駆動回路２ｂのＭＯＳＦＥＴ１３（およびトランジスタ１１）のオン，オフによるピエゾ素子３ｂの充電が始まると、正側通電ライン２１ｂの電位の上昇により短絡制御回路４０ｂのトランジスタ４５ｂがオンし、これに伴いトランジスタ３１ｂがオフ（閉）する。このトランジスタ３１ｂのオフにより、ピエゾ素子３ｂに対する短絡路は形成されず、つまり、短絡路は遮断され、ピエゾ素子３ｂに対する充電が続く。
【００４０】
その後、駆動回路２ｂのＭＯＳＦＥＴ１５がオンすると、ピエゾ素子３ｂの一端からトランジスタ４２ｂのエミッタ・ベース間を通って正側通電ライン２１ｂにわずかに電流が流れ、これによりトランジスタ４２ｂがオンする。トランジスタ４２ｂがオンすると、ピエゾ素子３ｂの一端からトランジスタ４２ｂのコレクタ・エミッタおよび共通負側通電ライン２２を通ってピエゾ素子３ｂの他端に至る放電路が形成され、ピエゾ素子３ｂが放電する。この場合、トランジスタ３１ｂはオフしており、ピエゾ素子３ｂに対する短絡路は形成されない。
【００４１】
ピエゾ素子３ｂの放電電流のうち、トランジスタ４２ｂのエミッタ・ベース間を通って正側通電ライン２１ｂに流入した放電電流は、そこからＭＯＳＦＥＴ１５を通って共通負側通電ライン２２へと流入するが、共通負側通電ライン２２はインダクタンス２３を持つため電流が流れ難い状態にある。このため、共通負側通電ライン２２に流入した放電電流（迷走電流ともいう）は、駆動回路２ａにおけるＭＯＳＦＥＴ１５の寄生ダイオード１５ａおよび正側通電ライン２１ａを通ってピエゾ素子３ａに向かい、ピエゾ素子３ａを不要に充電しようとする。
【００４２】
ただし、ピエゾ素子３ａが充電および放電を行わない期間は、短絡制御回路４０ａのトランジスタ４５ａがオフし、これに伴いトランジスタ３１ａがオンしてピエゾ素子３ａに対する短絡路が形成された状態にある。
【００４３】
したがって、ピエゾ素子３ａに向かう放電電流は、トランジスタ３１ａの短絡路を通って流れ、ピエゾ素子３ａには流れない。これにより、ピエゾ素子３ａが不要に充電されることはなく、ピエゾ素子３ａに対応するノズルから誤って液滴が吐出される不具合を防止できる。
【００４４】
［２］第２実施形態について説明する。  
図４に示すように、短絡制御回路４０ａ，４０ｂに代えて、短絡制御回路５０ａ，５０ｂが設けられる。  
短絡制御回路５０ａ，５０ｂは、ピエゾ素子３ａ，３ｂの充放電に応じてトランジスタ３１ａ，３１ｂのオン・オフ（開閉）を制御するもので、具体的には、充電を行うピエゾ素子（３ａまたは３ｂ）に対応するトランジスタ（３１ａまたは３１ｂ）をオフし、充電を行わないピエゾ素子（３ａまたは３ｂ）に対応するトランジスタ（３１ａまたは３１ｂ）をオンする。
【００４５】
短絡制御回路５０ａは、充電路形成用のダイオード５１ａ、ダイオード５２ａ、ＮＰＮ型トランジスタ５３ａ、およびダイオード５４ａを有し、ピエゾ素子３ａが充電を行う場合にトランジスタ３１ａをオフし、ピエゾ素子３ａが充電を行わない場合にトランジスタ３１ａをオンする。
【００４６】
ダイオード５１ａは、駆動回路２ａからピエゾ素子３ａに向かう充電電流の流れを許容し、ピエゾ素子３ａから駆動回路２ａに向かう放電電流の流れを阻止する。ダイオード５２ａは、ピエゾ素子３ａの電圧をトランジスタ５３ａのエミッタに取込む。トランジスタ５３ａは、ベースがダイオード５１ａのアノードに接続され、コレクタがトランジスタ３１ａのベースに接続される。ダイオード５４ａは、直流電源６０の電圧たとえば１Ｖをバイアス電圧としてトランジスタ５３ａのエミッタに加える。
【００４７】
短絡制御回路５０ｂは、充電路形成用のダイオード５１ｂ、ダイオード５２ｂ、ＮＰＮ型トランジスタ５３ｂ、およびダイオード５４ｂを有し、ピエゾ素子３ｂが充電を行う場合にトランジスタ３１ｂをオフし、ピエゾ素子３ｂが充電を行わない場合にトランジスタ３１ｂをオンする。
【００４８】
ダイオード５１ｂは、駆動回路２ｂからピエゾ素子３ｂに向かう充電電流の流れを許容し、ピエゾ素子３ｂから駆動回路２ｂに向かう放電電流の流れを阻止する。ダイオード５２ｂは、ピエゾ素子３ｂの電圧をトランジスタ５３ｂのエミッタに取込む。トランジスタ５３ｂは、ベースがダイオード５１ｂのアノードに接続され、コレクタがトランジスタ３１ｂのベースに接続される。ダイオード５４ｂは、直流電源５０の電圧たとえば１Ｖをバイアス電圧としてトランジスタ５３ｂのエミッタに加える。
【００４９】
作用を説明する。  
ピエゾ素子３ａが充電されない期間では、正側通電ライン２１ａの電位が直流電源６０の電位（１Ｖ）より低く、よって短絡制御回路５０ａのトランジスタ５３ａがオンする。このトランジスタ５３ａのオンに伴い、トランジスタ３１ａがオン（開）してピエゾ素子３ａに対する短絡路が形成される。
【００５０】
駆動回路２ａのＭＯＳＦＥＴ１３（およびトランジスタ１１）のオン，オフによるピエゾ素子３ａの充電が始まると、正側通電ライン２１ａの電位が直流電源６０の電位（１Ｖ）以上に上昇したところで短絡制御回路５０ａのトランジスタ５３ａがオフする。このトランジスタ５３ａのオフに伴い、トランジスタ３１ａがオフ（閉）してピエゾ素子３ａに対する短絡路が遮断され、ピエゾ素子３ａが充電されていく。
【００５１】
その後、駆動回路２ａのＭＯＳＦＥＴ１５がオンすると、図４に破線矢印で示すように、ピエゾ素子３ａの一端からダイオード５２ａおよびトランジスタ５３ａのエミッタ・ベース間を通って正側通電ライン２１ａにわずかに電流が流れ、ピエゾ素子３ａが放電を始める。この放電開始に際し、正側通電ライン２１ａの電位が下がるため、トランジスタ５３ａがオンする。トランジスタ５３ａがオンすると、トランジスタ３１ａもオンする。このトランジスタ３１ａのオンにより、ピエゾ素子３ａの一端からトランジスタ３１ａのコレクタ・エミッタ間および共通負側通電ライン２２を通ってピエゾ素子３ａの他端に至る放電路が形成され、ピエゾ素子３ａの放電が続く。
【００５２】
ピエゾ素子３ａの放電電流のうち、トランジスタ５３ａのエミッタ・ベース間を通って正側通電ライン２１ａに流入した放電電流は、そこからＭＯＳＦＥＴ１５を通って共通負側通電ライン２２へと流入する。この場合、共通負側通電ライン２２はインダクタンス２３を持つため電流が流れ難い状態にある。このため、共通負側通電ライン２２に流入した放電電流（迷走電流ともいう）は、駆動回路２ｂにおけるＭＯＳＦＥＴ１５の寄生ダイオード１５ｄおよび正側通電ライン２１ｂを通ってピエゾ素子３ｂに向かい、ピエゾ素子３ｂを不要に充電しようとする。
【００５３】
ただし、ピエゾ素子３ｂの充電を行わない期間は、正側通電ライン２１ｂの電位が低くなるため短絡制御回路５０ｂのトランジスタ５３ｂがオンし、これに伴いトランジスタ３１ｂがオンしてピエゾ素子３ｂに対する短絡路が形成された状態にある。
【００５４】
したがって、ピエゾ素子３ｂに向かう放電電流は、図４に破線矢印で示すようにトランジスタ３１ｂの短絡路を通って流れ、ピエゾ素子３ｂには流れない。これにより、ピエゾ素子３ｂが不要に充電されることはなく、ピエゾ素子３ｂに対応するノズルから誤って液滴が吐出される不具合を防止できる。  
一方、ピエゾ素子３ｂが充電されない期間では、正側通電ライン２１ｂの電位が直流電源６０の電位（１Ｖ）より低く、よって短絡制御回路５０ｂのトランジスタ５３ｂがオンする。このトランジスタ５３ｂのオンに伴い、トランジスタ３１ｂがオン（開）してピエゾ素子３ｂに対する短絡路が形成される。
【００５５】
駆動回路２ｂのＭＯＳＦＥＴ１３（およびトランジスタ１１）のオン，オフによるピエゾ素子３ｂの充電が始まると、正側通電ライン２１ｂの電位が直流電源６０の電位（１Ｖ）以上に上昇したところで短絡制御回路５０ｂのトランジスタ５３ｂがオフする。このトランジスタ５３ｂのオフに伴い、トランジスタ３１ｂがオフ（閉）してピエゾ素子３ｂに対する短絡路が遮断され、ピエゾ素子３ｂが充電されていく。
【００５６】
その後、駆動回路２ｂのＭＯＳＦＥＴ１５がオンすると、ピエゾ素子３ｂの一端からダイオード５２ｂおよびトランジスタ５３ｂのエミッタ・ベース間を通って正側通電ライン２１ｂにわずかに電流が流れ、ピエゾ素子３ｂが放電を始める。この放電開始に際し、正側通電ライン２１ｂの電位が下がるため、トランジスタ５３ｂがオンする。トランジスタ５３ｂがオンすると、トランジスタ３１ｂもオンする。このトランジスタ３１ｂのオンにより、ピエゾ素子３ｂの一端からトランジスタ３１ｂのコレクタ・エミッタ間および共通負側通電ライン２２を通ってピエゾ素子３ｂの他端に至る放電路が形成され、ピエゾ素子３ｂの放電が続く。
【００５７】
ピエゾ素子３ｂの放電電流のうち、トランジスタ５３ｂのエミッタ・ベース間を通って正側通電ライン２１ｂに流入した放電電流は、そこからＭＯＳＦＥＴ１５を通って共通負側通電ライン２２へと流入する。この場合、共通負側通電ライン２２はインダクタンス２３を持つため電流が流れ難い状態にある。このため、共通負側通電ライン２２に流入した放電電流（迷走電流ともいう）は、駆動回路２ａにおけるＭＯＳＦＥＴ１５の寄生ダイオード１５ａおよび正側通電ライン２１ａを通ってピエゾ素子３ａに向かい、ピエゾ素子３ａを不要に充電しようとする。
【００５８】
ただし、ピエゾ素子３ａが充電を行わない期間は、正側通電ライン２１ａの電位が低くなるため短絡制御回路５０ａのトランジスタ５３ａがオンし、これに伴いトランジスタ３１ａがオンしてピエゾ素子３ａに対する短絡路が形成された状態にある。
【００５９】
したがって、ピエゾ素子３ａに向かう放電電流は、トランジスタ３１ａの短絡路を通って流れ、ピエゾ素子３ａには流れない。これにより、ピエゾ素子３ａが不要に充電されることはなく、ピエゾ素子３ａに対応するノズルから誤って液滴が吐出される不具合を防止できる。  
他の構成および作用は第１実施形態と同じである。よって、その説明は省略する。
【００６０】
［８］変形例  
上記各実施形態では、駆動回路２ａ，２ｂのスイッチとしてＭＯＳＦＥＴを用いたが、ＭＯＳＦＥＴに限らず他のスイッチ素子を用いてもよい。
【００６１】
また、塗布対象物を基板１０１としたが、これに限られるものではなく、ウエハやフィルム、紙布、ガラス等の他の部材であってもよい。
【００６２】
その他、上記各実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、書き換え、変更を行うことができる。これら実施形態や変形は、発明の範囲は要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１…直流電源、２ａ，２ｂ…駆動回路、３ａ，３ｂ…ピエゾ素子（圧電素子）、４…制御部、５…制御用直流電源、１１…ＰＮＰ型トランジスタ、１２…インダクタ、１３…Ｎ型ＭＯＳＦＥＴ、１４…整流ダイオード、１５…Ｎ型ＭＯＳＦＥＴ、１６…インバータ、１７…回生ダイオード、２１ａ，２１ｂ…正側通電ライン、２２…負側通電ライン、２３…インダクタンス、４０ａ，４０ｂ…短絡制御回路（制御手段）、４１ａ，４１ｂ…ダイオード、４２ａ，４２ｂ…ＰＮＰ型トランジスタ、４３ａ，４３ｂ…抵抗器、４４ａ，４４ｂ…ダイオード、４５ａ，４５ｂ…ＮＰＮ型トランジスタ、４６ａ，４６ｂ…抵抗器、５１ａ，５１ｂ…ダイオード、５２ａ，５２ｂ…ダイオード、５３ａ，５３ｂ…ＰＮＰ型トランジスタ、５４ａ，５４ｂ…ダイオード
【図１】
2014188501.tif 000003
【図２】
2014188501.tif 000004
【図３】
2014188501.tif 000005
【図４】
2014188501.tif 000006