(57)【要約】【課題】迷光を抑制し、所望の画像を得ることができる光電変換装置、及びこれを利用した電子機器を提供すること。【解決手段】基板１の一方面側に設けられたスイッチング素子１０と、スイッチング素子１０を覆うように設けられた層間絶縁膜３と、層間絶縁膜３上であって、基板１に形成される膜の厚み方向から見てスイッチング素子１０と重なる領域に設けられた遮光膜９と、層間絶縁膜７上に設けられた下部電極８と、下部電極８上に設けられたカルコパイライト構造を有する半導体膜２１と、を備え、遮光膜９と下部電極８と半導体膜２１には、VIＡ（６Ａ）族元素が含まれていることを特徴とする光電変換装置。【選択図】図３
2014204053.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方面側に設けられたスイッチング素子と、
前記スイッチング素子を覆うように設けられた層間絶縁膜と、
前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に設けられた遮光膜と、
前記層間絶縁膜上に設けられた下部電極と、
前記下部電極上に設けられたカルコパイライト構造を有する半導体膜と、を備え、
前記遮光膜と前記下部電極と前記半導体膜には、VIＡ（６Ａ）族元素が含まれていることを特徴とする光電変換装置。
【請求項２】
前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記遮光膜、及び前記下部電極は、モリブデンを含むことを特徴とする請求項２に記載の光電変換装置。
【請求項４】
基板の一方面側にスイッチング素子を形成する工程と、
前記スイッチング素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に遮光膜を形成する工程と、
前記層間絶縁膜上に下部電極を形成する工程と、
前記下部電極上にカルコパイライト構造を有する半導体膜を形成する工程と、を備え、
前記半導体膜には、VIＡ（６Ａ）族元素が含まれており、
前記半導体膜を形成する工程において、前記遮光膜と前記下部電極を、前記VIＡ（６Ａ）族元素と反応させ、前記VIＡ（６Ａ）族元素を含む遮光膜と前記VIＡ（６Ａ）族元素を含む下部電極を形成することを特徴とする光電変換装置の製造方法。
【請求項５】
前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことを特徴とする請求項４に記載の光電変換装置の製造方法。
【請求項６】
前記遮光膜、及び前記下部電極は、モリブデンを含むことを特徴とする請求項５に記載の光電変換装置の製造方法。
【請求項７】
請求項１乃至３のいずれか一項に記載の光電変換装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、光電変換装置の製造方法、及び電子機器に関するものである。
【背景技術】
【０００２】
従来、基板上に薄膜トランジスターによるスイッチング素子が形成され、スイッチング素子に接続されるカルコパイライト構造を有する半導体膜から成る光電変換部を備える光電変換装置が知られている。
【０００３】
カルコパイライト構造を有する半導体膜には、ＩＢ（１Ｂ）族元素と、IIIＡ（３Ａ）族元素と、VIＡ（６Ａ）族元素とを含んで構成される化合物半導体薄膜が用いられる。この化合物半導体薄膜をｐ形半導体膜とし、ｎ形半導体膜と共にｐｎ接合を形成することで光電変換部を構成している。
上記ＩＢ−IIIＡ−VIＡ族化合物半導体には、銅（Ｃｕ）、インジウム（Ｉｎ）、セレン（Ｓｅ）を含むＣｕＩｎＳｅ2膜（いわゆるＣＩＳ膜）や、Ｃｕ、Ｉｎ、ガリウム（Ｇａ）、Ｓｅを含むＣｕ（Ｉｎ、Ｇａ）Ｓｅ2膜（いわゆるＣＩＧＳ膜）が用いられる。ＣＩＳ膜は、Ｃｕ，Ｉｎを含む金属膜を５００℃程度のＳｅ雰囲気でアニールすることで形成される。また、同様にＣＩＧＳ膜は、Ｃｕ，Ｉｎ、Ｇａを含む金属膜をＳｅ雰囲気でアニールすることで形成される。
【０００４】
例えば、特許文献１では、基板上に回路部として薄膜トランジスター等が形成され、その回路部に積層させて、上述したＣＩＧＳ膜を用いた光電変換部が形成された光電変換装置としてのイメージセンサーが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１６９５１７号公報（図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の光電変換装置では、迷光によって所望の画像が得られないという課題があった。
【０００７】
詳述すると、特許文献１に記載の光電変換装置では、光電変換装置に光を入射する際、回路部の薄膜トランジスターに光（迷光）が入射してしまうと、薄膜トランジスターにリーク電流が流れてしまい、回路の誤動作を引き起こして所望の画像が得られない。そこで、薄膜トランジスターへの迷光の入射を防止する為に、金属膜で薄膜トランジスター上を覆って遮光膜としている。しかしながら、金属膜を、薄膜トランジスターへの迷光の入射を防止する為の遮光膜として用いることには課題がある。金属膜を遮光膜として用いた場合、遮光膜に入射した光の多くが反射する。遮光膜で反射した光は迷光となり、直接或いは多重反射の末に光電変換部に入射する。光が本来入射すべき光電変換部とは異なる場所にある光電変換部に入射してしまうと、回路の誤動作を引き起こして所望の画像が得られなくなってしまう。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る光電変換装置は、基板の一方面側に設けられたスイッチング素子と、前記スイッチング素子を覆うように設けられた層間絶縁膜と、前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に設けられた遮光膜と、前記層間絶縁膜上に設けられた下部電極と、前記下部電極上に設けられたカルコパイライト構造を有する半導体膜と、を備え、前記遮光膜と前記下部電極と半導体膜には、VIＡ（６Ａ）族元素が含まれていることを特徴とする。
【００１０】
本適用例によれば、カルコパイライト構造を有する半導体膜に含まれるVIＡ（６Ａ）族元素が、遮光膜と下部電極にも含まれている。下部電極にVIＡ（６Ａ）族が含まれていることによって、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。遮光膜によってスイッチング素子への光の入射を防いでいるが、遮光膜にVIＡ（６Ａ）族が含まれていることによって、遮光膜の反射率は金属膜に比べて低い。よって、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。
【００１１】
［適用例２］上記適用例に記載の光電変換装置において、前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことが好ましい。
【００１２】
本適用例によれば、高い光電変換効率を実現できるカルコパイライト構造を有する半導体膜を得ることができる。
【００１３】
［適用例３］上記適用例に記載の光電変換装置において、前記遮光膜、及び前記下部電極は、モリブデン（Ｍｏ）を含むことが好ましい。
【００１４】
本適用例によれば、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。さらに、低コストで低電気抵抗の下部電極を得ることができる。また、遮光膜にはセレン化モリブデン（ＭｏＳｅ2）または硫化モリブデン（ＭｏＳ2）が含まれることになる。セレン化モリブデン（ＭｏＳｅ2）は禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であり、硫化モリブデン（ＭｏＳ2）は禁制帯幅１．８ｅＶ程度の半導体である。よって、遮光膜は上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜の反射率が低下する。このように、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。
【００１５】
［適用例４］本適用例による光電変換装置の製造方法は、基板の一方面側にスイッチング素子を形成する工程と、前記スイッチング素子を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上であって、前記基板の膜厚方向から見て前記スイッチング素子と重なる領域に遮光膜を形成する工程と、前記層間絶縁膜上に下部電極を形成する工程と、前記下部電極上にカルコパイライト構造を有する半導体膜を形成する工程と、を備え、前記半導体膜には、VIＡ（６Ａ）族元素が含まれており、前記半導体膜を形成する工程において、前記遮光膜と前記下部電極を、VIＡ（６Ａ）族元素と反応させ、VIＡ（６Ａ）族元素を含む遮光膜とVIＡ（６Ａ）族元素を含む下部電極を形成することを特徴とする。
【００１６】
本適用例によれば、カルコパイライト構造を有する半導体膜に含まれるVIＡ（６Ａ）族元素が、遮光膜と下部電極にも含まれている。下部電極にVIＡ（６Ａ）族が含まれていることによって、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。遮光膜によってスイッチング素子への光の入射を防いでいるが、遮光膜にVIＡ（６Ａ）族が含まれていることによって、遮光膜の反射率は金属膜に比べて低い。よって、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。
【００１７】
［適用例５］上記適用例に記載の光電変換装置の製造方法において、前記VIＡ（６Ａ）族元素は、セレン、硫黄のうち、少なくとも一つを含むことが好ましい。
【００１８】
本適用例によれば、高い光電変換効率を実現できるカルコパイライト構造を有する半導体膜を得ることができる。
【００１９】
［適用例６］上記適用例に記載の光電変換装置の製造方法において、前記遮光膜、及び前記下部電極は、モリブデンを含むことが好ましい。
【００２０】
本適用例によれば、下部電極と半導体膜がオーミック接触となり易く、光電変換装置の電気特性が良好になる。さらに、低コストで低電気抵抗な下部電極を得ることができる。また、遮光膜にはＭｏＳｅ2、またはＭｏＳ2が含まれることになる。ＭｏＳｅ2は禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であり、ＭｏＳ2は禁制帯幅１．８ｅＶ程度の半導体である。よって、遮光膜は上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜の反射率が低下する。このように、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置を提供することができる。
【００２１】
［適用例７］本適用例に係る電子機器は、上述した光電変換装置を備えたことを特徴とする。
【００２２】
本適用例によれば、電子機器は、上述したような所望の画像を得ることができる光電変換装置を備えているので、高品質な画像を実現できる。
【図面の簡単な説明】
【００２３】
【図１】（ａ）は光電変換装置としてのイメージセンサーの概略配線図、（ｂ）は光電変換素子としてのフォトセンサーの等価回路図。
【図２】光電変換素子としてのフォトセンサーの配置を示すイメージセンサーの概略平面図。
【図３】実施形態１における、図２のＡ−Ａ’線で切ったフォトセンサーの概略断面図。
【図４】実施形態１における、光電変換装置の製造方法を示す概略部分断面図。
【図５】実施形態２における、図２のＡ−Ａ’線で切ったフォトセンサーの概略断面図。
【図６】実施形態２における、光電変換装置の製造方法を示す概略部分断面図。
【図７】（ａ）は電子機器としての生体認証装置を示す概略斜視図、（ｂ）は電子機器としての生体認証装置の概略断面図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
なお、以下の形態において、例えば「基板上に」と記載された場合は、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２５】
（実施形態１）
＜光電変換装置＞
まず、実施形態１の光電変換装置としてのイメージセンサーについて、図１〜図３を参照して説明する。
図１（ａ）は光電変換装置としてのイメージセンサーの電気的な構成を示す概略配線図、同図（ｂ）は光電変換素子としてのフォトセンサーの等価回路図である。図２はイメージセンサーにおいてフォトセンサーの配置を示す概略部分平面図、図３は図２のＡ−Ａ’線で切ったフォトセンサーの構造を示す概略断面図である。
【００２６】
図１（ａ）に示すように、本実施形態の光電変換装置としてのイメージセンサー１００は、素子領域Ｆにおいて互いに交差して延在する複数の走査線３ａと、複数のデータ線６と、を有している。また、複数の走査線３ａが電気的に接続された走査線回路１０２と、複数のデータ線６が電気的に接続されたデータ線回路１０１と、を有している。そして、イメージセンサー１００は、走査線３ａとデータ線６の交差点付近に対応して設けられ、素子領域Ｆにおいてマトリックス状に配置された複数の光電変換素子としてのフォトセンサー５０を有している。
【００２７】
図１（ｂ）に示すように、光電変換素子としてのフォトセンサー５０は、スイッチング素子としての薄膜トランジスター（ＴＦＴ）１０と、光電変換部としてのフォトダイオード２０と、保持容量３０とを含んで構成されている。ＴＦＴ１０のゲート電極は走査線３ａに接続され、ＴＦＴ１０のソース電極はデータ線６に接続されている。光電変換部としてのフォトダイオード２０の一方はＴＦＴ１０のドレイン電極に接続され、他方はデータ線６と並行して設けられた定電位線１２に接続されている。保持容量３０の一方の電極はＴＦＴ１０のドレイン電極に接続され、他方の電極は走査線３ａと並行して設けられた定電位線３ｂに接続されている。
【００２８】
図２に示すように、光電変換素子としてのフォトセンサー５０は、走査線３ａとデータ線６とによって平面的に区切られた領域に設けられており、ＴＦＴ１０と、光電変換部としてのフォトダイオード２０と、を含んで構成されている。図２では、保持容量３０は図示していない。
【００２９】
図３に示すように、光電変換素子としてのフォトセンサー５０は、例えば透明なガラスや不透明なシリコンなどの基板１に形成されている。
【００３０】
基板１上には、基板１の表面を覆うように酸化シリコン（ＳｉＯ2）の下地絶縁膜１ａが形成され、下地絶縁膜１ａ上に例えば膜厚５０ｎｍ程度の多結晶シリコンの半導体膜２が島状に形成されている。さらに、半導体膜２を覆って、例えば膜厚１００ｎｍ程度のＳｉＯ2などの絶縁材料によってゲート絶縁膜３が形成されている。なお、ゲート絶縁膜３は、半導体膜２を覆うとともに下地絶縁膜１ａも覆っている。
【００３１】
ゲート絶縁膜３上において、半導体膜２のチャネル形成領域２ｃに対向する位置にゲート電極３ｇが形成されている。ゲート電極３ｇは、図２に示した走査線３ａに電気的に接続されており、例えば膜厚５００ｎｍ程度のモリブデン（Ｍｏ）などの金属材料を用いて形成されている。
【００３２】
ゲート電極３ｇ及びゲート絶縁膜３を覆って、膜厚８００ｎｍ程度のＳｉＯ2によって第１層間絶縁膜４が形成されている。半導体膜２のドレイン領域２ｄと、ソース領域２ｓとを覆うゲート絶縁膜３、及び第１層間絶縁膜４の部分にコンタクトホール４ａ，４ｂが形成される。
これらのコンタクトホール４ａ，４ｂを埋めると共に第１層間絶縁膜４を覆うように、例えば膜厚５００ｎｍ程度のＭｏなどの金属材料からなる導電膜が形成され、当該導電膜をパターニングすることにより、ドレイン電極５ｄ、ソース電極５ｓ、データ線６が形成される。
ソース電極５ｓはコンタクトホール４ａを介して半導体膜２のソース領域２ｓに接続され、さらにデータ線６とも接続されている。ドレイン電極５ｄはコンタクトホール４ｂを介して半導体膜２のドレイン領域２ｄに接続されている。
【００３３】
ドレイン電極５ｄ、ソース電極５ｓ、データ線６及び第１層間絶縁膜４を覆って第２層間絶縁膜７が形成されている。第２層間絶縁膜７は膜厚８００ｎｍ程度の窒化シリコン（Ｓｉ3Ｎ4）を用いて形成されている。
【００３４】
第２層間絶縁膜７上には、光電変換部としてのフォトダイオード２０の下部電極８が形成されている。
下部電極８は、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜８ａと、導電膜８ａ上に形成された、VIＡ（６Ａ）族元素のセレン（Ｓｅ）を含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜８ｂと、で形成されている。下部電極８は、図１（ｂ）の定電位線１２を兼ねるものである。
【００３５】
第２層間絶縁膜７上であって、基板に形成される膜の厚み方向から見て（以下、平面視ともいう）ＴＦＴ１０と重なる領域に、島状の遮光膜９が形成されている。より具体的には、遮光膜９は、基板の膜厚方向から見て（基板の平面視）半導体膜２と重なる領域に形成されている。この遮光膜９によって、ＴＦＴ１０への光の入射、特に半導体膜２への光の入射を防いでいる。遮光膜９は、下部電極８と同様に、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜９ａと、導電膜９ａ上に形成された、VIＡ（６Ａ）族元素のセレン（Ｓｅ）を含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜９ｂと、で形成されている。
【００３６】
下部電極８上には、膜厚１ｕｍ程度のＣＩＳ膜やＣＩＧＳ膜から成るカルコパイライト構造を有する半導体膜２１が形成されている。
【００３７】
第２層間絶縁膜７、下部電極８、遮光膜９、カルコパイライト構造を有する半導体膜２１を覆うように第３層間絶縁膜１１が形成されている。第３層間絶縁膜１１は膜厚５００ｎｍ程度のＳｉ3Ｎ4を用いて形成されている。
【００３８】
第３層間絶縁膜１１に形成したコンタクトホール１１ａを介してカルコパイライト構造を有する半導体膜２１と接続するようにバッファー層２２が島状に形成されている。バッファー層２２は膜厚５０ｎｍ程度の硫化カドミウム（ＣｄＳ）膜で形成されている。ＣｄＳの代わりに、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）等で形成されていてもよい。
【００３９】
第３層間絶縁膜１１、及び第２層間絶縁膜７に形成したコンタクトホール１１ｂを介してドレイン電極５ｄと接続し、さらにバッファー層２２と接続するように、透明電極２３が形成されている。透明電極２３は、例えば膜厚１００ｎｍ程度で、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透明導電膜からなる。
【００４０】
下部電極８と、カルコパイライト構造を有する半導体膜２１と、バッファー層２２と、透明電極２３と、によって、光電変換部としてのフォトダイオード２０が構成されている。
【００４１】
本実施形態において、基板１上に設けられた回路部とは、図１（ａ）及び（ｂ）に示した走査線３ａ、データ線６、定電位線３ｂ、１２及びこれらの配線に接続したＴＦＴ１０、保持容量３０、ならびにデータ線回路１０１、走査線回路１０２を含むものである。なお、データ線６が接続されるデータ線回路１０１と、走査線３ａが接続される走査線回路１０２とは、それぞれ集積回路として別途基板１に外付けすることも可能である。
【００４２】
このような光電変換装置としてのイメージセンサー１００によれば、定電位線３ｂ、１２によって光電変換部としてのフォトダイオード２０に逆バイアスを印加した状態で、フォトダイオード２０に光が入射すると、フォトダイオード２０に光電流が流れ、それに応じた電荷が保持容量３０に蓄積される。
【００４３】
また、複数の走査線３ａのそれぞれによって複数のＴＦＴ１０をＯＮ（選択）させることで、データ線６には、各フォトセンサー５０が備える保持容量３０に蓄積された電荷に対応する信号が順次出力される。従って、素子領域Ｆにおいてそれぞれのフォトセンサー５０が受光した光の強度をそれぞれ検出することができる。
【００４４】
＜光電変換装置の製造方法＞
実施形態１の光電変換装置としてのイメージセンサーの製造方法について、図３と図４を用いて説明する。図４は光電変換装置としてのイメージセンサーの製造方法を示す概略部分断面図であり、第２層間絶縁膜７上の製造方法を示す概略断面図である。
【００４５】
光電変換装置としてのイメージセンサー１００の製造方法は、まず、透明なガラスや不透明なシリコンなどの基板１上に、化学気相堆積（ＣＶＤ）法等によってＳｉＯ2の下地絶縁膜１ａを形成する。
次に、下地絶縁膜１ａ上に、ＣＶＤ法等によって膜厚５０ｎｍ程度の非晶質シリコン膜を形成する。その非晶質シリコン膜をレーザー結晶化法等によって結晶化して、多結晶シリコン膜を形成する。その後、フォトリソグラフィー法等によって島状の多結晶シリコン膜である半導体膜２を形成する。
【００４６】
次に、半導体膜２、および下地絶縁膜１ａを覆うように、ＣＶＤ法等によって膜厚１００ｎｍ程度のＳｉＯ2を形成し、ゲート絶縁膜３とする。
スパッタリング法等によって、ゲート絶縁膜３上に膜厚５００ｎｍ程度のＭｏ膜を形成し、フォトリソグラフィー法によって島状のゲート電極３ｇを形成する。
イオン注入法によって、半導体膜２に不純物イオンを注入し、ソース領域２ｓ、ドレイン領域２ｄ、チャネル形成領域２ｃを形成する。
ゲート絶縁膜３とゲート電極３ｇを覆うように、膜厚８００ｎｍ程度のＳｉＯ2膜を形成し、第１層間絶縁膜４とする。
【００４７】
次に、第１層間絶縁膜４にソース領域２ｓとドレイン領域２ｄに達するコンタクトホール４ａ，４ｂを形成する。その後、第１層間絶縁膜４上とコンタクトホール４ａ，４ｂ内に、スパッタリング法等によって膜厚５００ｎｍ程度のＭｏ膜を形成し、フォトリソグラフィー法によってパターニングして、ソース電極５ｓ、ドレイン電極５ｄ、データ線６を形成する。
【００４８】
第１層間絶縁膜４とソース電極５ｓとドレイン電極５ｄとデータ線６を覆うように、膜厚８００ｎｍ程度のＳｉ3Ｎ4膜を形成し、第２層間絶縁膜７とする。
【００４９】
図４（ａ）に示すように、第２層間絶縁膜７上に、スパッタリング法等によって導電膜として膜厚５００ｎｍ程度のＭｏ膜８９ａを形成する。その後、Ｍｏ膜８９ａ上に、スパッタリング法等によって、Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂを形成する。Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂは、後のセレン化アニールによってカルコパイライト構造を有する半導体２１となるプリカーサ膜である。プリカーサ膜の合計膜厚は５００ｎｍ程度である。
【００５０】
図４（ｂ）を示し、セレン化アニール工程を説明する。図４（ａ）の工程が終了した後、この基板をセレン化アニールすることによって、プリカーサ膜であるＣｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂはカルコパイライト構造を有する半導体膜（ＣＩＧＳ膜）２１となる。セレン化アニールは、セレン化水素（Ｈ2Ｓｅ）ガスを含む雰囲気中で、５００℃程度の温度によるアニールである。セレン化アニールの際、Ｍｏ膜８９ａの表面をセレン化し、ＭｏＳｅ2膜８９ｂを形成する。ＭｏＳｅ2膜８９ｂの膜厚は１００ｎｍ程度である。
【００５１】
図４（ｃ）に示すように、カルコパイライト構造を有する半導体膜２１をフォトリソグラフィー法によってパターニングする。
【００５２】
図４（ｄ）に示すように、ＭｏＳｅ2膜８９ｂとＭｏ膜８９ａをフォトリソグラフィー法によってパターニングし、下部電極８と遮光膜９を形成する。
【００５３】
次に、図３に示すように、半導体膜２１と下部電極８と遮光膜９と第２層間絶縁膜７を覆うように、膜厚５００ｎｍ程度のＳｉ3Ｎ4膜を形成し、第３層間絶縁膜１１とする。
第３層間絶縁膜１１に半導体膜２１に達するコンタクトホール１１ａを形成する。その後、第３層間絶縁膜１１上とコンタクトホール１１ａ内に、ＣＢＤ（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）法等によって、膜厚５０ｎｍ程度のＣｄＳ膜を形成し、フォトリソグラフィー法によってパターニングして、バッファー層２２を形成する。
第３層間絶縁膜１１と第２層間絶縁膜７に、ドレイン電極５ｄに達するコンタクトホール１１ｂを形成する。その後、第３層間絶縁膜１１上とバッファー層２２上とコンタクトホール１１ｂ内に、スパッタリング法等によって、膜厚１００ｎｍ程度のＩＴＯ膜を形成し、フォトリソグラフィー法によってパターニングして、透明電極２３を形成する。
このようにして、実施形態１の光電変換装置が形成される。
【００５４】
上述した実施形態１によれば、以下の効果を得ることができる。
このような光電変換装置としてのイメージセンサーは、ＴＦＴ１０への光の入射を防止する為の遮光膜９が形成されており、遮光膜９はＭｏからなる導電膜９ａとＭｏＳｅ2からなる半導体膜９ｂとで構成されている。半導体膜９ｂは禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であるので、半導体膜９ｂは上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜の反射率が低下する。このように、遮光膜を金属材料だけで形成するのではなく、VIＡ（６Ａ）族元素を含む半導体膜も形成することにより、遮光膜で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。その結果、所望の画像を得ることができる光電変換装置としてのイメージセンサーを提供することができる。
【００５５】
（実施形態２）
＜光電変換装置＞
実施形態２の光電変換装置としてのイメージセンサーについて、図１、図２、図５を参照して説明する。
図５は、実施形態２において、図２のＡ−Ａ’線で切ったフォトセンサーの構造を示す概略断面図である。なお、実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
【００５６】
実施形態２において、実施形態１と異なる点は、下部電極８と遮光膜９の構造であり、本実施形態２の説明では、下部電極８０、遮光膜９０として説明する。
図５に示すように、実施形態２のイメージセンサー５１において、第２層間絶縁膜７上には、フォトダイオード２０の下部電極８０が形成されている。下部電極８０は、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜８ａと、導電膜８ａの上面と側面に形成された、VIＡ（６Ａ）族元素のＳｅを含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜８０ｂとで形成されている。下部電極８０は、図１（ｂ）の定電位線１２を兼ねるものである。
【００５７】
第２層間絶縁膜７上であって、基板の膜厚方向から見て（基板の平面視）ＴＦＴ１０と重なる領域に、島状の遮光膜９０が形成されている。より具体的には、遮光膜９０は、基板の膜厚方向から見て半導体膜２と重なる領域に形成されている。この遮光膜９０よって、ＴＦＴ１０への光の入射、特に半導体膜２への光の入射を防いでいる。遮光膜９０は、下部電極８０と同様に、膜厚５００ｎｍ程度のＭｏからなる島状の導電膜９ａと、導電膜９ａの上面と側面に形成された、VIＡ（６Ａ）族元素のＳｅを含む膜厚１００ｎｍ程度のＭｏＳｅ2からなる半導体膜９０ｂとで形成されている。
上記の下部電極８０と遮光膜９０の構造以外は、実施形態２は実施形態１と同じである。
【００５８】
＜光電変換装置の製造方法＞
実施形態２の光電変換装置としてのイメージセンサーの製造方法について、図５と図６を用いて説明する。
図６は、光電変換装置としてのイメージセンサーの製造方法を示す概略部分断面図であり、第２層間絶縁膜７上の製造方法を示す概略断面図である。
実施形態２において、実施形態１と異なる点は、下部電極８０と遮光膜９０の構造である。第２層間絶縁膜７を形成する工程までは、実施形態１と同じであるため説明を省略する。
【００５９】
図６（ａ）に示すように、第２層間絶縁膜７上に、スパッタリング法等によって導電膜として膜厚５００ｎｍ程度のＭｏ膜８９ａを形成する。
図６（ｂ）に示すように、Ｍｏ膜８９ａをフォトリソグラフィー法によってパターニングし、下部電極８０の一部となるＭｏからなる導電膜８ａと、遮光膜９０の一部となるＭｏからなる導電膜９ａを形成する。
図６（ｃ）に示すように、第２層間絶縁膜７、導電膜８ａ、及び導電膜９ａを覆うように、スパッタリング法等によって、Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂを形成する。Ｃｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂは、後のセレン化アニールによってカルコパイライト構造を有する半導体２１となるプリカーサ膜である。プリカーサ膜の合計膜厚は５００ｎｍ程度である。
【００６０】
図６（ｄ）を示し、セレン化アニール工程を説明する。図６（ｃ）の工程が終了した後、この基板をセレン化アニールすることによって、プリカーサ膜であるＣｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂはカルコパイライト構造を有する半導体膜２１となる。セレン化アニールは、Ｈ2Ｓｅガスを含む雰囲気中で、５００℃程度の温度によるアニールである。セレン化アニールの際、導電膜８ａ、及び導電膜９ａの上面及び側面をセレン化し、ＭｏＳｅ2からなる半導体膜８０ｂ，９０ｂを形成する。半導体膜８０ｂ，９０ｂの膜厚は１００ｎｍ程度である。このようにして、Ｍｏからなる導電膜８ａ，９ａの上面、及び側面にＭｏＳｅ2からなる半導体膜８０ｂ，９０ｂが設けられた下部電極８０と遮光膜９０を形成する。
図６（ｅ）に示すように、カルコパイライト構造を有する半導体膜２１をフォトリソグラフィー法によってパターニングする。
以降の工程は、実施形態１と同じである。
このようにして、実施形態２の光電変換装置が形成される。
【００６１】
上述した実施形態２によれば、以下の効果を得ることができる。
このような光電変換装置としてのイメージセンサーは、ＴＦＴ１０への光の入射を防止する為の遮光膜９０が形成されており、遮光膜９０は導電膜９ａと半導体膜９０ｂとで構成されている。実施形態２では、半導体膜９０ｂは導電膜９ａの上面だけでなく、側面にも形成されている。半導体膜９０ｂは禁制帯幅１．３５〜１．４１ｅＶ程度の半導体であるので、半導体膜９０ｂは上記の禁制帯幅以上のエネルギーを持つ光を吸収し、遮光膜９０の上面及び側面の反射率が低下する。このように、遮光膜９０を金属材料だけで形成するのではなく、VIＡ（６Ａ）族元素を含む半導体膜９０ｂも形成することにより、遮光膜９０で反射する光が少なくなるので、本来入射すべき光電変換部とは異なる場所にある光電変換部に入射する光が少なくなる。実施形態２では、遮光膜９０の上面と側面がVIＡ（６Ａ）族元素を含む半導体膜９０ｂであるので、実施形態１に比べて遮光膜９０での光の反射が少なくなる。その結果、所望の画像を得ることができる光電変換装置としてのイメージセンサーを提供することができる。
【００６２】
（実施形態３）
＜生体認証装置＞
次に、本実施形態の電子機器としての生体認証装置について、図７を参照して説明する。図７（ａ）は生体認証装置を示す概略斜視図、同図（ｂ）は概略断面図である。
【００６３】
図７（ａ）及び（ｂ）に示すように、本実施形態の電子機器としての生体認証装置５００は、指の静脈パターンを光検出（撮像）して、予め登録された個人ごとの静脈パターンと比較することで、生体認証装置５００にかざされた指を持つ個人を特定して認証する装置である。
具体的には、かざされた指を所定の場所に配置する溝を有した被写体受け部５０２と、上記実施形態の光電変換装置としてのイメージセンサー１００が取り付けられた撮像部５０４と、被写体受け部５０２と撮像部５０４との間に配置されたマイクロレンズアレイ５０３と、を備えている。
【００６４】
被写体受け部５０２には、溝に沿って両側に複数配置された光源５０１が内蔵されている。光源５０１は、外光に影響されずに静脈パターンを撮像するため、可視光以外の近赤外光を射出する例えば発光ダイオード（ＬＥＤ）やＥＬ素子などが用いられている。
光源５０１によって指の中の静脈パターンが照明され、その映像光がマイクロレンズアレイ５０３に設けられたマイクロレンズ５０３ａによってイメージセンサー１００に向けて集光される。マイクロレンズ５０３ａは、イメージセンサー１００のフォトセンサー５０ごとに対応して設けても良いし、複数のフォトセンサー５０と対となるように設けても良い。
【００６５】
なお、光源５０１を内蔵した被写体受け部５０２とマイクロレンズアレイ５０３との間に、複数の光源５０１による照明光の輝度ムラを補正する光学補償板を設けても良い。
このような生体認証装置５００によれば、近赤外光を受光して、照明された静脈パターンを映像パターンとして正確に出力可能なイメージセンサー１００を備えているので、確実に生体（人体）を認証することができる。
【００６６】
なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
【００６７】
（変形例１）
上記実施形態のイメージセンサー１００において、フォトセンサー５０の電気的な構成とその接続は、これに限定されない。例えば、フォトダイオード２０からの電気的な出力をＴＦＴ１０のゲート電極３ｇに接続して、ソース電極５ｓとドレイン電極５ｄとの間の電圧や電流の変化として受光を検出するとしても良い。
【００６８】
（変形例２）
上記実施形態のイメージセンサー１００において、カルコパイライト構造を有する半導体膜２１と、遮光膜９，９０と、下部電極８，８０とに含まれるVIＡ（６Ａ）族元素はセレン（Ｓｅ）としたが、必ずしもＳｅに限定されない。例えば、VIＡ（６Ａ）族元素を硫黄（Ｓ）とし、カルコパイライト構造を有する半導体膜をＣＩＳ膜とし、遮光膜はＭｏ膜とＭｏＳ2膜から構成されても良い。また、カルコパイライト構造を有する半導体膜と、遮光膜と、下部電極とに含まれるVIＡ（６Ａ）族元素は、ＳｅとＳの２元素でも良い。
【００６９】
（変形例３）
上記実施形態の光電変換装置の製造方法において、プリカーサ膜はＣｕ―Ｇａ合金膜２１ａとＩｎ膜２１ｂとしたが、これに限定されない。例えば、Ｃｕ―Ｇａ合金膜の代わりに、Ｃｕ膜を成膜しても良い。この場合、カルコパイライト構造を有する半導体膜は、ＣＩＳ膜となる。また、成膜順序を変更して、Ｉｎ膜を成膜した後に、Ｃｕ−Ｇａ合金膜やＣｕ膜を成膜しても良い。更に、積層数を増やして、Ｃｕ―Ｇａ合金膜とＩｎ膜を何層にも積層しても良い。また、積層膜ではなく、Ｃｕ―Ｉｎ−Ｇａ合金膜やＣｕ−Ｉｎ合金膜を成膜しても良い。
【００７０】
（変形例４）
上記実施形態のイメージセンサー１００が搭載される電子機器は、生体認証装置５００に限定されない。例えば、指紋や眼球の虹彩を撮像する固体撮像装置にも適用することができる。
【符号の説明】
【００７１】
１…基板、１ａ…下地絶縁膜、２…半導体膜、２ｃ…チャネル形成領域、２ｓ…ソース領域、２ｄ…ドレイン領域、３…ゲート絶縁膜、３ａ…走査線、３ｂ…定電位線、３ｇ…ゲート電極、４…第１層間絶縁膜、５ｓ…ソース電極、５ｄ…ドレイン電極、６…データ線、７…第２層間絶縁膜、８，８０…下部電極、８ａ…導電膜（Ｍｏ膜）、８ｂ，８０ｂ…VIＡ（６Ａ）族元素を含む半導体膜（ＭｏＳｅ2膜）、９，９０…遮光膜、９ａ…導電膜（Ｍｏ膜）、９ｂ，９０ｂ…VIＡ（６Ａ）族元素を含む半導体膜（ＭｏＳｅ2膜）、１０…薄膜トランジスター（ＴＦＴ）、１１…第３層間絶縁膜、１２…定電位線、２０…光電変換部としてのフォトダイオード、２１…カルコパイライト構造を有する半導体膜、２１ａ…プリカーサ膜（Ｃｕ―Ｇａ合金膜）、２１ｂ…プリカーサ膜（Ｉｎ膜）、２２…バッファー層、２３…透明電極、３０…保持容量、５０…光電変換素子としてのフォトセンサー、８９ａ…導電膜（Ｍｏ膜）、１００…光電変換装置としてのイメージセンサー、１０１…データ線回路、１０２…走査線回路、５００…電子機器としての生体認証装置、５０１…光源、５０２…被写体受け部、５０３…マイクロレンズアレイ、５０３ａ…マイクロレンズ、５０４…撮像部、Ｆ…素子領域
【図１】
2014204053.tif 000003
【図２】
2014204053.tif 000004
【図３】
2014204053.tif 000005
【図４】
2014204053.tif 000006
【図５】
2014204053.tif 000007
【図６】
2014204053.tif 000008
【図７】
2014204053.tif 000009