(57)【要約】【課題】  鉄道車両の前，後方向と左，右方向とで加速度センサ等の検出手段の入れ違いをなくし、車両制御を安定して行うことができるようにする。【解決手段】  加速度センサ８〜１１のセンサケース８Ａ〜１１Ａには、それぞれ個別な識別番号または識別マーク等を外側に目立つように形成する。この上で、加速度センサ８〜１１の電源線８Ｄ〜１１ＤとＧＮＤ線８Ｅ〜１１Ｅとの間には、互いに異なる静電容量Ｃ１〜Ｃ４をもったコンデンサ８Ｇ〜１１Ｇを接続している。コンデンサ８Ｇ〜１１Ｇは、加速度センサ８〜１１に電源を投入したときに、加速度センサ８〜１１毎の立上がり時間を互いに異ならせる立上がり時間変更手段を構成している。制御装置１２は、このときの立上がり時間により加速度センサ８〜１１との接続に入れ違いがないか否かを判定することができる。【選択図】      図３
2014091357.tif 000002
【特許請求の範囲】
【請求項１】
鉄道車両の異なる複数個所にそれぞれ搭載されて該鉄道車両の挙動を検出する複数の検出手段と、該各検出手段と配線により接続され、該各検出手段の検出結果に基づいて鉄道車両を制御する制御回路と、からなる鉄道車両用制御装置において、
前記複数の検出手段の電源供給回路には、それぞれの検出手段毎に電源投入後の立上がり時間を異ならせる立上がり時間変更手段をそれぞれ設けることを特徴とする鉄道車両用制御装置。
【請求項２】
前記立上がり時間変更手段は、前記検出手段の電源入力に異なる時定数を重畳させることを特徴とする請求項１に記載の鉄道車両用制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば鉄道車両の振動等を低減するのに好適に用いられる鉄道車両用制御装置に関する。
【背景技術】
【０００２】
一般に、車体の全長寸法が長い鉄道車両では、車体の前，後方向と左，右方向に離間した４隅側の位置に、夫々の位置で車体のばね上加速度を検出する合計４個の加速度センサと、該各加速度センサで検出した検出信号に基づいて発生減衰力を可変に制御する減衰力可変ダンパとを設ける構成としている。この場合、合計４個の加速度センサは、鉄道車両の予め決められた位置に設置された制御回路からなる制御装置に対し別々のケーブルを介して接続され、前記制御装置は、各加速度センサからの検出信号をそれぞれ異なる信号として判別できるようにしている（例えば、特許文献１参照）。
【０００３】
例えば、４輪自動車等の車両では、ケーブルハーネスの組立工場にてケーブルの両端部に予め圧着端子やコネクタを取り付け，圧着端子やコネクタが取り付いた規定の長さのケーブルを車体組み立て工場に出荷する。しかし、鉄道車両は車体長が長いため、ケーブルの引き回しのわずかな狂いが、ケーブルの端部では数十センチの誤差になる。このような理由により、鉄道車両に加速度センサのケーブルを引き回す作業を行う場合は、車体に長めのケーブルを引き回して固定した後にケーブルを切断し、その場で（鉄道車両への艤装作業中に）ケーブルにコネクタのピン付け等の作業を行うことが頻繁に行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５２２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、加速度センサのケーブルをコネクタ等を介して制御装置に接続する作業を行う場合に、例えば４個の加速度センサが鉄道車両の前，後方向と左，右方向のいずれの位置に設置されているかを、制御装置の方で判別できるようにしておく必要がある。仮に各加速度センサのケーブルを入れ違えて制御装置に接続してしまうと、制御装置は前，後方向と左，右方向とで入れ違えて入力された加速度の検出信号に従って車体の制御を行ってしまい、例えば鉄道車両のロール方向の乗心地制御においては、車両のロールを助長する方向に制御する等の問題が生じる。
【０００６】
このため、従来技術では、鉄道車両の４隅側に夫々の加速度センサおよびケーブルを艤装した後に、例えば２人以上の作業員が手分けして確認作業を行うようにしている。即ち、１人の作業員が加速度センサに振動を与え、もう１人の作業員が制御装置側で加速度センサからの検出信号の反応を確認し、加速度センサの前，後方向と左，右方向との入れ違いの有無を確認していた。しかし、このような確認作業は、複数車両が連結された鉄道車両において車両毎に行う必要があるため、非効率であり、改善すべき課題であった。
【０００７】
本発明は、上述した従来技術の問題に鑑みなされたもので、本発明の目的は、検出手段の入れ違いをなくし、車両制御を安定して行うことができるようにした鉄道車両用制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明は、鉄道車両の異なる複数個所にそれぞれ搭載されて該鉄道車両の挙動を検出する複数の検出手段と、該各検出手段と配線により接続され、該各検出手段の検出結果に基づいて鉄道車両を制御する制御回路と、からなる鉄道車両用制御装置において、前記複数の検出手段の電源供給回路には、それぞれの検出手段毎に電源投入後の立上がり時間を異ならせる立上がり時間変更手段をそれぞれ設けることを特徴としている。
【発明の効果】
【０００９】
本発明によれば、検出手段毎に電源投入後の立上がり時間が異なるため、いずれの検出手段が鉄道車両のどの位置に搭載されているかを判別することができ、各検出手段の入れ違いをなくすことができると共に、車両の制御を安定して行うことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態による鉄道車両用制御装置が適用された鉄道車両を示す正面図である。
【図２】図１中の各減衰力可変ダンパおよび各加速度センサの配置関係を説明するために鉄道車両の内部を上側からみた平面図である。
【図３】４個の加速度センサと制御装置との接続関係を示す回路構成図である。
【図４】電源投入時に４個の加速度センサからＡ／Ｄコンバータに入力される出力電圧の特性を示す特性線図である。
【図５】第２の実施の形態による制御装置の一部を構成する立上がり順序判定回路を示す回路構成図である。
【図６】電源投入時に４個の加速度センサから出力された信号をデジタル信号に変換した状態で示す特性線図である。
【図７】第３の実施の形態による加速度センサの構成を示す回路図である。
【図８】第４の実施の形態による加速度センサの構成を示す回路図である。
【図９】第４の実施の形態による各加速度センサからＡ／Ｄコンバータに入力される出力電圧の特性を示す特性線図である。
【図１０】第４の実施の形態の変形例による加速度センサの構成を示す回路図である。
【図１１】第５の実施の形態による各加速度センサからＡ／Ｄコンバータに入力される信号の特性を示す特性線図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態による鉄道車両用制御装置を、鉄道車両に搭載した場合を例に挙げ、添付図面に従って詳細に説明する。
【００１２】
ここで、図１ないし図４は本発明の第１の実施の形態を示している。図１において、鉄道車両１は、例えば乗客、乗員等が乗車する車体２と、該車体２の下側に設けられた前側，後側の台車３とを備えている。これらの台車３は、車体２の前部側と後部側とに離間して配置され、各台車３にはそれぞれ４個の車輪４が設けられている。鉄道車両１は、各車輪４が左，右のレール５（一方のみ図示）上を回転することによりレール５に沿って、例えば前進時に矢示Ａ方向に走行駆動される。
【００１３】
車体２と各台車３との間には、それぞれの台車３上で車体２を弾性的に支持する複数の懸架ばね６と、該各懸架ばね６と並列関係をなすように配置された複数の減衰力可変ダンパ７とが設けられている。これらの減衰力可変ダンパ７は、図２に示すように、車体２の前部側に位置する前側台車３の左，右両側（ＦＬ，ＦＲ側）にそれぞれ配置されると共に、後部側に位置する後側台車３の左，右両側（ＲＬ，ＲＲ側）にもそれぞれ配置されている。
【００１４】
各減衰力可変ダンパ７は、それぞれの減衰力を個別に調整可能なシリンダ装置（例えば、セミアクティブダンパと呼ばれる減衰力調整式の油圧緩衝器）を用いて構成されている。各減衰力可変ダンパ７は、例えば比例ソレノイド等からなる減衰力調整バルブ（図示せず）を備え、この減衰力調整バルブは、車体２の振動を低減するため減衰力特性をハードな特性とソフトな特性との間で任意な特性に調整する構成となっている。
【００１５】
即ち、各減衰力可変ダンパ７は、前，後の台車３に対する車体２の振動を左，右方向でそれぞれ個別に緩衝して低減させるように、後述の制御装置１２から個別に出力される制御信号に従って減衰力が可変に制御されるものである。この場合、減衰力可変ダンパ７は、ハードな特性とソフトな特性との間で減衰力特性を連続的に調整する構成でもよく、２段階または複数段階で調整可能な構成であってもよい。
【００１６】
図２に示すように、車体２には、前，後方向と左，右方向に離間した４隅側の位置に、夫々の位置で車体２の上，下方向の加速度をばね上加速度として検出する合計４個の加速度センサ８，９，１０，１１が設けられている。これらの加速度センサ８〜１１は、鉄道車両１の異なる複数個所にそれぞれ搭載されて該鉄道車両１の挙動を検出する複数の検出手段を構成している。加速度センサ８〜１１としては、例えば圧電式、ピエゾ抵抗式等のアナログ式加速度センサが用いられ、特に、耐水性、耐熱性に優れた加速度センサを用いるのがよい。
【００１７】
ここで、加速度センサ８は、車体２の前部左側でＦＬの減衰力可変ダンパ７に近い位置に配置され、加速度センサ９は、車体２の前部右側でＦＲの減衰力可変ダンパ７に近い位置に配置されている。加速度センサ１０は、車体２の後部左側でＲＬの減衰力可変ダンパ７に近い位置に配置され、加速度センサ１１は、車体２の後部右側でＲＲの減衰力可変ダンパ７に近い位置に配置されている。加速度センサ８〜１１は、それぞれの位置で検出した加速度の検出信号を後述の制御装置１２に互いに異なる検出信号として出力する。
【００１８】
なお、加速度センサ８は、車体の前部左側、前部右側、後部左側、後部右側に限らず、例えば車体の前部中央、中央部左側、中央部右側、後部中央に配置する等、車体上のセンサ配置はいかなる形をとっても良い。また、加速度センサの個数も４個に限らず、測定・制御の目的に合わせて自由に選んでよい。但し、少なくとも２個配置することが望ましい。
【００１９】
図３に示すように、加速度センサ８は、センサケース８Ａを有し、該センサケース８Ａには、センサチップ（以下、ＩＣチップ８Ｂという）とコネクタ８Ｃとが設けられている。そして、ＩＣチップ８Ｂとコネクタ８Ｃとの間には、電源供給回路を構成する電源線８Ｄ、アース側のグランド線（以下、ＧＮＤ線８Ｅという）および出力線８Ｆが設けられている。
【００２０】
また、加速度センサ８には、電源線８ＤとＧＮＤ線８Ｅとの間に予め決められた静電容量Ｃ１のコンデンサ８Ｇが設けられている。このコンデンサ８Ｇは、後述の如くセンサ電源部１３を投入（ＯＮ）したときに、加速度センサ８の立上がり時間を他の加速度センサ９〜１１とは異ならせる立上がり時間変更手段を構成するものである。
【００２１】
他の加速度センサ９，１０，１１についても、加速度センサ８と同様に、センサケース９Ａ，１０Ａ，１１Ａと、ＩＣチップ９Ｂ，１０Ｂ，１１Ｂと、コネクタ９Ｃ，１０Ｃ，１１Ｃと、電源供給回路を構成する電源線９Ｄ，１０Ｄ，１１Ｄと、ＧＮＤ線９Ｅ，１０Ｅ，１１Ｅと、出力線９Ｆ，１０Ｆ，１１Ｆと、それぞれ異なる静電容量Ｃ２，Ｃ３，Ｃ４をもったコンデンサ９Ｇ，１０Ｇ，１１Ｇとが設けられている。そして、コンデンサ９Ｇ，１０Ｇ，１１Ｇは、立上がり時間変更手段を構成するものである。
【００２２】
この場合、加速度センサ８〜１１は、ＩＣチップ８Ｂ〜１１Ｂが共通の加速度センサ用チップを用いて構成されている。しかし、コンデンサ８Ｇ〜１１Ｇは、それぞれ互いに異なる静電容量Ｃ１〜Ｃ４をもって形成され、容量の大小関係は、例えば静電容量Ｃ１が最小で、静電容量Ｃ４が最大となるように、Ｃ１＜Ｃ２＜Ｃ３＜Ｃ４なる関係に設計されている。これにより、コンデンサ８Ｇ〜１１Ｇは、加速度センサ８〜１１の電源入力に異なる時定数（τ＝Ｒ×Ｃ）を重畳させる立上がり時間変更手段を構成している。なお、後述の各抵抗器１５により抵抗値Ｒは設定される。
【００２３】
また、センサケース８Ａ，９Ａ，１０Ａ，１１Ａには、加速度センサ８，９，１０，１１に対応して個別の識別番号（いずれも図示せず）が外側に目立つように記入されている。なお、加速度センサ８〜１１を個別に識別するための手段としては、識別番号を表す数値等に限るものではなく、例えば互いに異なる色で識別マーク等を付す構成としてもよい。
【００２４】
次に、各減衰力可変ダンパ７の発生減衰力を可変に制御する制御回路としての制御装置１２について説明する。この制御装置１２は、鉄道車両１の予め決められた位置（例えば、図２に示すように車体２のほぼ中央となる位置等）に設置されるものである。
【００２５】
制御装置１２は、例えばマイクロコンピュータ等により構成され、その入力側には加速度センサ８〜１１が後述のケーブル１６〜１９を介して接続されている。制御装置１２の出力側には、車体２の前部左側（ＦＬ）、前部右側（ＦＲ）、後部左側（ＲＬ）、後部右側（ＲＲ）の減衰力可変ダンパ７がそれぞれケーブル２０を介して接続されている。
【００２６】
制御装置１２は、車体２のローリング（横揺れ）、ピッチング（前，後方向の揺れ）等の振動を低減すべく、サンプリング時間毎に加速度センサ８〜１１からの検出信号等を読込みつつ、例えばスカイフック理論（スカイフック制御則）に従って制御信号（制御指令の電流値）を演算により求めると共に、このときの制御信号を各減衰力可変ダンパ７に個別に出力し、減衰力可変ダンパ７毎の減衰力特性を可変に制御するものである。なお、減衰力可変ダンパ７の制御側としては、スカイフック制御則に限るものではなく、例えばＬＱＧ制御則またはＨ∞制御則等を用いる構成でもよい。
【００２７】
図３に示すように、制御装置１２は、加速度センサ８〜１１に供給する電源を生成するセンサ電源部１３と、加速度センサ８〜１１からの検出信号を読込む入出力制御部を構成するＡ／Ｄコンバータ１４と、このＡ／Ｄコンバータ１４で取得した加速度センサ８〜１１の検出信号に基づいて振動制御の演算（例えば、目標減衰力の演算等）を行う中央演算部（図示せず）と、この中央演算部で演算した制御指令に基づいて各減衰力可変ダンパ７に電流（制御信号）を出力するドライバ部（図示せず）とを含んで構成されている。
【００２８】
センサ電源部１３に接続されたセンサ電源線１３Ａ-1，１３Ａ-2，１３Ａ-3，１３Ａ-4は、制御装置１２内で４本の電源線に分岐されている。この場合、センサ電源線１３Ａ-1，１３Ａ-2，１３Ａ-3，１３Ａ-4には、それぞれ同じ抵抗値をもった抵抗器１５が取付けられている。ここで、制御装置１２は、その入力側が配線としての長尺なケーブル１６〜１９を介して加速度センサ８〜１１に接続され、出力側が各ケーブル２０（図１、図２参照）を介して減衰力可変ダンパ７等に接続されている。
【００２９】
加速度センサ８と制御装置１２との間を接続する長尺なケーブル１６は、加速度センサ８のＩＣチップ８Ｂにコネクタ８Ｃを介して接続される３本の導線部１６Ａ，１６Ｂ，１６Ｃを有している。ケーブル１６の導線部１６Ａは、加速度センサ８の電源線８Ｄを制御装置１２側のセンサ電源線１３Ａ-1に接続し、導線部１６Ｂは、ＧＮＤ線８Ｅを制御装置１２のＧＮＤ側に接続する。ケーブル１６の導線部１６Ｃは、加速度センサ８の出力線８Ｆを制御装置１２側でＡ／Ｄコンバータ１４の第１端子ＣＨ1に接続するものである。
【００３０】
これと同様に、加速度センサ９と制御装置１２との間を接続する長尺なケーブル１７も、加速度センサ９のＩＣチップ９Ｂにコネクタ９Ｃを介して接続される３本の導線部１７Ａ，１７Ｂ，１７Ｃを有している。さらに、加速度センサ１０と制御装置１２との間を接続する長尺なケーブル１８も、加速度センサ１０のＩＣチップ１０Ｂにコネクタ１０Ｃを介して接続される３本の導線部１８Ａ，１８Ｂ，１８Ｃを有し、加速度センサ１１と制御装置１２との間を接続する長尺なケーブル１９も、加速度センサ１１のＩＣチップ１１Ｂにコネクタ１１Ｃを介して接続される３本の導線部１９Ａ，１９Ｂ，１９Ｃを有している。
【００３１】
これにより、加速度センサ９，１０，１１の出力線９Ｆ，１０Ｆ，１１Ｆは、ケーブル１７，１８，１９の導線部１７Ｃ，１８Ｃ，１９Ｃを介して制御装置１２のＡ／Ｄコンバータ１４の第２端子ＣＨ2 ，第３端子ＣＨ3 ，第４端子ＣＨ4 に接続される。このため、加速度センサ８からの検出信号は、Ａ／Ｄコンバータ１４の第１端子ＣＨ1に入力され、加速度センサ９からの検出信号は、Ａ／Ｄコンバータ１４の第２端子ＣＨ2に入力される。そして、加速度センサ１０からの検出信号は、Ａ／Ｄコンバータ１４の第３端子ＣＨ3に入力され、加速度センサ１１からの検出信号は、Ａ／Ｄコンバータ１４の第４端子ＣＨ4に入力されるものである。
【００３２】
第１の実施の形態による鉄道車両用制御装置は、上述の如き構成を有するもので、次に、その作動について説明する。
【００３３】
鉄道車両１がレール５に沿って図１、図２中の矢示Ａ方向に走行しているときに、例えばローリング（横揺れ）またはピッチング（前，後方向の揺れ）等の振動が発生すると、このときの上，下方向の振動を加速度センサ８〜１１により検出する。即ち、加速度センサ８は車体２の前部左側（ＦＬ）の振動を検出し、加速度センサ９は車体２の前部右側（ＦＲ）の振動を検出する。加速度センサ１０は車体２の後部左側（ＲＬ）の振動を検出し、加速度センサ１１は車体２の後部右側（ＲＲ）の振動を検出する。
【００３４】
制御回路を構成する制御装置１２は、加速度センサ８〜１１で検出した信号をそれぞれ個別な加速度の検出信号として判別しつつ、鉄道車両１の振動を抑えるために、例えばＦＬ，ＦＲ，ＲＬ，ＲＲ側の各減衰力可変ダンパ７で発生すべき目標減衰力を演算する。そして、各減衰力可変ダンパ７は、制御装置１２から個別に出力される制御信号に従って、それぞれの発生減衰力が目標減衰力に沿った特性となるように可変に制御される。
【００３５】
ところで、鉄道車両１は車体長が長いため、加速度センサ８〜１１と制御装置１２との間を長尺なケーブル１６〜１９を引き回すようにして接続しなければならない。しかし、加速度センサ８〜１１のコネクタ８Ｃ〜１１Ｃに対しケーブル１６〜１９を介して制御装置１２を接続する作業を行う場合に、４個の加速度センサ８〜１１が制御装置１２に対して正規に接続されているかを、制御装置１２の方で判別できるようにするのは難しく、入れ違いによる誤接続が発生する原因となる。
【００３６】
そこで、第１の実施の形態では、加速度センサ８〜１１のセンサケース８Ａ〜１１Ａには、それぞれ個別な識別番号または識別マーク（いずれも図示せず）等を外側に目立つように形成する構成としている。この上で、加速度センサ８〜１１の電源線８Ｄ〜１１ＤとＧＮＤ線８Ｅ〜１１Ｅとの間には、互いに異なる静電容量Ｃ１〜Ｃ４をもったコンデンサ８Ｇ〜１１Ｇを接続して設ける構成としている。
【００３７】
即ち、コンデンサ８Ｇ〜１１Ｇのうちコンデンサ８Ｇの静電容量Ｃ１が最小で、コンデンサ１１Ｇの静電容量Ｃ４が最大となるように、容量の大小関係は、例えばＣ１＜Ｃ２＜Ｃ３＜Ｃ４なる関係に設計されている。また、電源投入時における制御装置１２のＡ／Ｄコンバータ１４および前記中央演算部等の動作開始時間は、加速度センサ８〜１１の電源立上がり時間よりも十分に速くなるように構成されている。
【００３８】
このため、制御装置１２のセンサ電源部１３から加速度センサ８〜１１に対して電源を投入したときには、最小な静電容量Ｃ１のコンデンサ８Ｇが付設された加速度センサ８の出力線８Ｆからは、図４中の特性線２１のような立上がり特性をもった出力電圧Ｖが出力される。特性線２１による出力電圧Ｖは、電源投入後に時間ｔ１において予め設定した電圧閾値Ｖ１を越える特性を有しており、立上がり時間ｔ１となっている。
【００３９】
また、静電容量Ｃ１よりも大きい静電容量Ｃ２のコンデンサ９Ｇが付設された加速度センサ９の出力線９Ｆからは、図４中の特性線２２のように、電源投入後の立上がり時間ｔ２で電圧閾値Ｖ１を越える立上がり特性をもった出力電圧Ｖが出力される。静電容量Ｃ２よりも大きい静電容量Ｃ３のコンデンサ１０Ｇが付設された加速度センサ１０の出力線１０Ｆからは、図４中の特性線２３のように、電源投入後の立上がり時間ｔ３で電圧閾値Ｖ１を越える立上がり特性をもった出力電圧Ｖが出力される。
【００４０】
さらに、静電容量Ｃ３よりも大きい静電容量Ｃ４（即ち、最大容量）のコンデンサ１１Ｇが付設された加速度センサ１１の出力線１１Ｆからは、図４中の特性線２４のように、電源投入後の立上がり時間ｔ４において電圧閾値Ｖ１を越える立上がり特性をもった出力電圧Ｖが出力される。このとき、電源投入後の立上がり時間ｔ１〜ｔ４は、加速度センサ８の立上がり時間ｔ１が最も早く、加速度センサ１１の立上がり時間ｔ４が最も遅くなるように、ｔ１＜ｔ２＜ｔ３＜ｔ４なる関係に設定されている。
【００４１】
この結果、制御装置１２は、加速度センサ８〜１１に対するセンサ電源部１３からの電源投入時にＡ／Ｄコンバータ１４を起動することにより、第１端子ＣＨ1 における立上がり時間ｔ１、第２端子ＣＨ2 での立上がり時間ｔ２、第３端子ＣＨ3 での立上がり時間ｔ３、第４端子ＣＨ4 での立上がり時間ｔ４を監視するこができ、長尺な４本のケーブル１６〜１９が４個の加速度センサ８〜１１に対して正しく接続されているか否か正確に判定することができる。
【００４２】
即ち、制御装置１２は、電源投入直後に加速度センサ８〜１１の誤接続を判別するための検出処理を開始し、加速度センサ８〜１１の電庄が立上がる時間ｔ１〜ｔ４の順序が予め決められた規定の順序であるか否かを確認することができる。そして、加速度センサ８〜１１の立上がり時間ｔ１〜ｔ４が規定の順序でない場合は、加速度センサ８〜１１と制御装置１２とのケーブル１６〜１９を介した接続に入れ違いが発生していると判断できるので、例えば減衰力可変ダンパ７への電力供給を遮断する等の異常処理を即座に行うことができる。
【００４３】
これにより、制御装置１２は、加速度センサ８〜１１の識別子（識別番号または識別マーク）とＡ／Ｄコンバータ１４の入力チャネル（例えば、第１〜第４端子ＣＨ1 〜ＣＨ4 )との接続対応の正誤を容易に判定できるため、車両艤装後の点検作業は、加速度センサ８〜１１に記入された識別子が、鉄道車両１の予め決められた取付位置（前，後方向と左，右方向の４隅となる位置）と正しく対応していることを目視によって確認するだけでよくなり、点検作業の工数を大幅に削減することができる。
【００４４】
また、第１の実施の形態では、加速度センサ８〜１１の出力信号には手を加えないため、加速度センサ８〜１１の性能に影響を与えることなく、誤接続を判別するための異常検出機能を追加できる。しかも、現行の加速度センサ（各チャンネル共通仕様）の電源回路に互いに静電容量Ｃ１〜Ｃ４が異なるコンデンサ８Ｇ〜１１Ｇを後付けするだけで実現できるため、大掛かりな設計変更を行うことなく、異常検出機能を追加することができる。
【００４５】
従って、第１の実施の形態によれば、加速度センサ８〜１１毎に電源投入後の立上がり時間ｔ１〜ｔ４を異ならせることにより、制御装置１２と加速度センサ８〜１１とが正規に接続されているかを迅速に判別することができ、各加速度センサ８〜１１の入れ違いをなくすことができると共に、鉄道車両１の制御を安定して行うことができる。そして、加速度センサ８〜１１とケーブル１６〜１９とを接続する上での入れ違いを、制御装置１２により自動検出することが可能となる。
【００４６】
なお、前記第１の実施の形態では、加速度センサ８〜１１毎に容量の異なるコンデンサ８Ｇ〜１１Ｇを実装する場合を例に挙げて説明した。しかし、本発明はこれに限るものではなく、例えば全ての加速度センサに同一容量のコンデンサを複数個実装し、加速度センサ毎にコンデンサの合成容量を、ジャンパやＤＩＰスイッチ等によって設定することで、加速度センサ毎の容量の差を生み出す構成としてもよい。
【００４７】
次に、図５、図６は本発明の第２の実施の形態を示している。第２の実施の形態の特徴は、例えばＡ／Ｄコンバータを用いることなく、立上がり時間の順序が規定の順序であるか否かを判定できる立上がり順序判定回路を設ける構成としたことにある。なお、第２の実施の形態では、前述した第１の実施の形態と同一の構成要素に同一符号を付し、その説明を省略するものとする。
【００４８】
図５に示す如く、第２の実施の形態で採用した立上がり順序判定回路は、「ＨＩＧＨ」と「ＬＯＷ」の２位置で信号を出力する４つのシュミットトリガアンプ３１，３２，３３，３４と、３つの着順判定回路３５，３６，３７と、後述する３入力のＡＮＤ回路４２とを含んで構成されている。シュミットトリガアンプ３１，３２，３３，３４は、第１の実施の形態で述べた図３に示すＡ／Ｄコンバータ１４に並列して取付けられる。このため、シュミットトリガアンプ３１，３２，３３，３４の入力端子（即ち、第１端子ＣＨ1 、第２端子ＣＨ2 、第３端子ＣＨ3 および第４端子ＣＨ4 ）には、図３に示す加速度センサ８〜１１の出力線８Ｆ〜１１Ｆがケーブル１６〜１９の導線部１６Ｃ〜１９Ｃを介してそれぞれ接続される。このシュミットトリガアンプ３１，３２，３３，３４は、電源投入時に４個の加速度センサから出力された信号をデジタル信号に変換して後段に出力する。
【００４９】
第１のシュミットトリガアンプ３１は、加速度センサ８からの電源投入時の信号が第１端子ＣＨ1 に入力されることにより、例えば図６に示す特性線２５と同様に時間ｔ１で立上がる出力信号を出力する。第２のシュミットトリガアンプ３２は、加速度センサ９からの電源投入時の信号が第２端子ＣＨ2 に入力されることにより、例えば図６に示す特性線２６と同様に時間ｔ２で立上がる出力信号を出力する。
【００５０】
また、第３のシュミットトリガアンプ３３は、加速度センサ１０からの電源投入時の信号が第３端子ＣＨ3 に入力されることにより、例えば図６に示す特性線２７と同様に時間ｔ３で立上がる出力信号を出力する。第４のシュミットトリガアンプ３４は、加速度センサ１１からの電源投入時の信号が第４端子ＣＨ4 に入力されることにより、例えば図６に示す特性線２８と同様に時間ｔ４で立上がる出力信号を出力する。
【００５１】
着順判定回路３５，３６，３７は、ＸＯＲ回路３８、ＲＣ回路３９、ＡＮＤ回路４０およびＳＲラッチ回路４１をそれぞれ用いて構成されている。ＲＣ回路３９は、チャタリングによる誤検出を防ぐため、ＸＯＲ回路３８の入力部３８Ａ側とＡＮＤ回路４０の他方の入力端子との間に接続して設けられている。ＲＣ回路３９の時定数は、加速度センサ８〜１１のうち入力される２つの加速度センサの立上がり時間の差（例えば、時間ｔ１，ｔ２の差、時間ｔ２，ｔ３の差または時間ｔ３，ｔ４の差）よりも十分に速く、かつＸＯＲ回路３８の動作速度より遅いものを選定するのがよい。
【００５２】
ここで、各ＸＯＲ回路３８は、入力部３８Ａに入力される信号と入力部３８Ｂに入力される信号のどちらか片方が立っている場合に、「ＨＩＧＨ」となる信号、即ち「１」なる信号を出力し、逆に入力部３８Ａに入力される信号と入力部３８Ｂに入力される信号の両方が立っている場合、または両方が立っていない場合に「ＬＯＷ」となる信号、即ち「０」なる信号を出力する。
【００５３】
ＡＮＤ回路４０は、２つの入力信号が共に「１」の場合に限り、「１」なる信号を出力し、これ以外の場合は全て「０」なる信号を出力する。ＳＲラッチ回路４１は、ＡＮＤ回路４０の出力側と後述する３入力のＡＮＤ回路４２との間に接続して設けられている。そして、ＳＲラッチ回路４１は、ＡＮＤ回路４０の出力信号が「０」から「１」に切換わると、その出力を「１」に保持し続け、ＡＮＤ回路４０の出力信号が「０」のままのときには、その出力を「０」に保持するものである。
【００５４】
ここで、着順判定回路３５の動作について、入力部３８Ａの信号が立ち上がり、続いて入力部３８Ｂの信号が立ち上がる場合と、入力部３８Ｂの信号が立ち上がり、続いて入力部３８Ａの信号が立ち上がる場合とに分けて説明する。
【００５５】
入力部３８Ａの信号が立ち上がり、続いて入力部３８Ｂの信号が立ち上がる場合、入力部３８Ａの信号が立ち上がった直後は入力部３８Ａ側が「ＨＩＧＨ」、入力部３８Ｂ側が「ＬＯＷ」となるため、ＸＯＲ回路３８から「ＨＩＧＨ」が出力される。続いて、入力部３８Ａ側の立ち上がりから少し遅れてＲＣ回路３９の出力が「ＨＩＧＨ」になる。ここで、ＡＮＤ回路４０の２つの入力信号は共に「１」となるため、ＡＮＤ回路４０の出力は「１」となり、ＳＲラッチ回路４１も「１」を出力する。その後、入力部３８Ｂ側が立ち上がると、入力部３８Ａ，３８Ｂの両方が「ＨＩＧＨ」となるため、ＸＯＲ回路３８は「ＬＯＷ」へと変化する。ＡＮＤ回路４０の２つの入力信号は一方が「ＨＩＧＨ」、一方が「ＬＯＷ」となるため、ＡＮＤ回路４０の出力は「０」となる。しかし、ＳＲラッチ回路４１は既に「１」をラッチしているため、「１」を出力し続ける。かくして、入力部３８Ａの信号が立ち上がり、続いて入力部３８Ｂの信号が立ち上がる場合、着順判定回路は「１」を出力する。
【００５６】
一方、入力部３８Ｂの信号が立ち上がり、続いて入力部３８Ａの信号が立ち上がる場合、入力部３８Ｂの信号が立ち上がった直後は入力部３８Ｂ側が「ＨＩＧＨ」、入力部３８Ａ側が「ＬＯＷ」であるため、ＸＯＲ回路３８からは「ＨＩＧＨ」が出力される。ＲＣ回路３９の出力は、入力部３８Ａ側が「ＬＯＷ」のため「ＬＯＷ」のままである。よって、ＡＮＤ回路４０の２つの入力信号は一方が「ＨＩＧＨ」、一方が「ＬＯＷ」となるため、ＡＮＤ回路４０の出力は「０」を維持する。その後、入力部３８Ａが立ち上がった直後、入力部３８Ａ，３８Ｂの両方が「ＨＩＧＨ」となるため、ＸＯＲ回路３８は「ＬＯＷ」へと変化する。その後、遅れてＲＣ回路３９の出力が「ＨＩＧＨ」となるが、ＡＮＤ回路４０の２つの入力信号の一方は「ＬＯＷ」のため、ＡＮＤ回路４０の出力は「０」を維持し続ける。かくして、入力部３８Ｂの信号が立ち上がり、続いて入力部３８Ａの信号が立ち上がる場合、着順判定回路は「０」を出力する。
【００５７】
ＡＮＤ回路４２は、３つの入力端子４２Ａ，４２Ｂ，４２Ｃと出力端子４２Ｄとを有している。ＡＮＤ回路４２の入力端子４２Ａは、着順判定回路３５の出力側に接続され、入力端子４２Ｂは着順判定回路３６の出力側に接続され、入力端子４２Ｃは着順判定回路３７の出力側に接続されている。そして、ＡＮＤ回路４２の出力端子４２Ｄは、例えば制御装置１２の中央演算部に接続されている。
【００５８】
かくして、第２の実施の形態によれば、着順判定回路３５，３６，３７のうち第１の着順判定回路３５は、シュミットトリガアンプ３１，３２からＸＯＲ回路３８の入力部３８Ａ，３８Ｂに入力される信号の着順、即ち第１端子ＣＨ1 に入力される信号の立上がり時間（例えば、図６に示す特性線２５の時間ｔ１）が第２端子ＣＨ2 に入力される信号の立上がり時間（例えば、図６に示す特性線２６の時間ｔ２）よりも早いか否かを判定し、入力部３８Ａ（第１端子ＣＨ1 )の方が入力部３８Ｂ（第２端子ＣＨ2 )よりも早い場合に「ＨＩＧＨ」、即ち「１」となって、ＡＮＤ回路４２の入力端子４２Ａに「１」なる信号を出力する。即ち、第１の着順判定回路３５は、加速度センサ８，９の立上がり時間ｔ１，ｔ２が規定の順序（ｔ１＜ｔ２）の場合は、入力端子４２Ａに「１」なる信号を出力し、逆の順序の場合には「０」なる信号を出力する。
【００５９】
また、第２の着順判定回路３６は、シュミットトリガアンプ３２，３３からＸＯＲ回路３８の入力部３８Ａ，３８Ｂに入力される信号の着順、即ち第２端子ＣＨ2 に入力される信号の立上がり時間（例えば、図６に示す特性線２６の時間ｔ２）が第３端子ＣＨ3 に入力される信号の立上がり時間（例えば、図６に示す特性線２７の時間ｔ３）よりも早いか否かを判定し、入力部３８Ａ（第２端子ＣＨ2 )の方が入力部３８Ｂ（第３端子ＣＨ3 )よりも早い場合に「ＨＩＧＨ」、即ち「１」となって、ＡＮＤ回路４２の入力端子４２Ｂに「１」なる信号を出力する。即ち、第２の着順判定回路３６は、加速度センサ９，１０の立上がり時間ｔ２，ｔ３が規定の順序（ｔ２＜ｔ３）の場合は、入力端子４２Ｂに「１」なる信号を出力し、逆の順序の場合には「０」なる信号を出力する。
【００６０】
さらに、第３の着順判定回路３７は、シュミットトリガアンプ３３，３４からＸＯＲ回路３８の入力部３８Ａ，３８Ｂに入力される信号の着順、即ち第３端子ＣＨ3 に入力される信号の立上がり時間（例えば、図６に示す特性線２７の時間ｔ３）が第４端子ＣＨ4 に入力される信号の立上がり時間（例えば、図６に示す特性線２８の時間ｔ４）よりも早いか否かを判定し、入力部３８Ａ（第３端子ＣＨ3 )の方が入力部３８Ｂ（第４端子ＣＨ4 )よりも早い場合に「ＨＩＧＨ」、即ち「１」となって、ＡＮＤ回路４２の入力端子４２Ｃに「１」なる信号を出力する。即ち、第３の着順判定回路３７は、加速度センサ１０，１１の立上がり時間ｔ３，ｔ４が規定の順序（ｔ３＜ｔ４）の場合は、入力端子４２Ｃに「１」なる信号を出力し、逆の順序の場合には「０」なる信号を出力する。
【００６１】
この結果、ＡＮＤ回路４２は、着順判定回路３５，３６，３７から入力端子４２Ａ，４２Ｂ，４２Ｃに全て「１」なる信号が入力されるときに、出力端子４２Ｄから「ＨＩＧＨ」となる信号を前記中央演算部に出力する。即ち、ＡＮＤ回路４２は、第１端子ＣＨ1 →第２端子ＣＨ2 →第３端子ＣＨ3 →第４端子ＣＨ4 の順番で信号が立上がったときに、電源投入時における加速度センサ８〜１１の立上がり時間の順序が規定の順序であると判定することができる。
【００６２】
一方、電源投入時における加速度センサ８〜１１の立上がり時間の順序が規定の順序でない場合には、着順判定回路３５，３６，３７からＡＮＤ回路４２の入力端子４２Ａ，４２Ｂ，４２Ｃに入力される信号のいずれかが「１」ではなく、「０」となって、出力端子４２Ｄから「ＬＯＷ」となる信号が前記中央演算部に出力される。このため、制御装置１２の中央演算部は、加速度センサ８〜１１と制御装置１２とのケーブル１６〜１９を介した接続に、入れ違いが発生していると判断できるので、例えば減衰力可変ダンパ７への電力供給を遮断する等の異常処理を即座に行うことができる。
【００６３】
特に、第２の実施の形態によれば、図６に示す立上がり順序判定回路（即ち、シュミットトリガアンプ３１〜３４、着順判定回路３５〜３７およびＡＮＤ回路４２）の電源立上がりが加速度センサ８〜１１の電源立上がりよりも早くなるように設計しておけばよく、例えば制御装置１２の前記中央演算部等の動作開始が、加速度センサ８〜１１の電源立上がりよりも遅くなった場合でも、加速度センサ８〜１１とケーブル１６〜１９との接続が正しいか否かを判定することができる。
【００６４】
なお、本発明は、図５に示す立上がり順序判定回路に限るものではなく、これ以外の構成を採用してもよい。即ち、第１端子ＣＨ1 、第２端子ＣＨ2 、第３端子ＣＨ3 、第４端子ＣＨ4 の立上がり順序を判定し、加速度センサ８〜１１とケーブル１６〜１９との接続が正しい場合、または間違いの場合に、「ＨＩＧＨ」または「ＬＯＷ」を出力する回路であれば、図５に示す回路以外に、どのような回路を採用してもよい。
【００６５】
次に、図７は本発明の第３の実施の形態を示し、本実施の形態の特徴は、検出手段である加速度センサの電源供給回路にインダクタを設け、このインダクタによって立上がり時間変更手段を構成したことにある。なお、第３の実施の形態では、前述した第１の実施の形態と同一の構成要素に同一符号を付し、その説明を省略するものとする。
【００６６】
図７に示すように、第３の実施の形態で採用した加速度センサ５１は、第１の実施の形態で述べた加速度センサ８とほぼ同様に構成され、センサケース５１Ａ、ＩＣチップ５１Ｂ、コネクタ５１Ｃ、電源供給回路を構成する電源線５１Ｄ、ＧＮＤ線５１Ｅ、出力線５１Ｆを有している。しかし、この場合の加速度センサ５１には、ＩＣチップ５１Ｂとコネクタ５１Ｃとの間で電源線５１Ｄにインダクタ５１Ｇが直列に接続して設けられている。
【００６７】
ここで、加速度センサ５１に付設されたインダクタ５１Ｇは、予め決められたインダクタンスＬを有している。また、第１の実施の形態で述べた加速度センサ９〜１１に対応して、加速度センサ５１とは別に３個の加速度センサ（いずれも図示せず）が設けられ、これらの加速度センサには、互いにインダクタンスＬが異なるインダクタ（図示せず）が加速度センサ５１と同様に付設されている。これにより、インダクタ５１Ｇと他の各インダクタとは、加速度センサ５１等（他の加速度センサを含む）の電源入力に異なる時定数（τ＝Ｌ／Ｒ）を重畳させる立上がり時間変更手段を構成している。
【００６８】
かくして、このように構成される第３の実施の形態でも、加速度センサ５１および他の加速度センサ毎に電源投入後の立上がり時間（例えば、図６に示す時間ｔ１〜ｔ４）を異ならせることができ、いずれの加速度センサが鉄道車両１のどの位置に搭載されているかを迅速に判別することができる。これにより、各加速度センサの入れ違いをなくすことができ、第１の実施の形態とほぼ同様の作用効果を得ることができる。
【００６９】
次に、図８および図９は本発明の第４の実施の形態を示し、本実施の形態の特徴は、検出手段である加速度センサの電源供給回路にトランジスタ等のスイッチング素子を設ける構成としたことにある。なお、第４の実施の形態では、前述した第１の実施の形態と同一の構成要素に同一符号を付し、その説明を省略するものとする。
【００７０】
図８に示すように、第４の実施の形態で採用した加速度センサ６１は、第１の実施の形態で述べた加速度センサ８とほぼ同様に構成され、センサケース６１Ａ、ＩＣチップ６１Ｂ、コネクタ６１Ｃ、電源供給回路を構成する電源線６１Ｄ、ＧＮＤ線６１Ｅ、出力線６１Ｆを有している。しかし、この場合の加速度センサ６１には、ＩＣチップ６１Ｂとコネクタ６１Ｃとの間で電源線６１Ｄにスイッチング素子としてのトランジスタ６１Ｇが接続して設けられている。
【００７１】
また、コネクタ６１Ｃとトランジスタ６１Ｇとの間に位置する電源線６１Ｄの途中部位と、ＧＮＤ線６１Ｅとの間にはＲＣ回路６１Ｈが設けられ、このＲＣ回路６１Ｈは、電源線６１ＤとＧＮＤ線６１Ｅとの間に抵抗器６１Ｉとコンデンサ６１Ｊとを直列接続して構成されている。そして、ＲＣ回路６１Ｈは、抵抗器６１Ｉとコンデンサ６１Ｊとの接続点がトランジスタ６１ＧのベースＢに接続されている。トランジスタ６１Ｇは、ベースＢにバイアス電圧が供給されるまではＯＦＦ状態を続け、ベースＢにバイアス電圧が印加されるとＯＮ状態に切換わるスイッチング素子を構成するものである。
【００７２】
ここで、加速度センサ６１に付設したＲＣ回路６１Ｈのコンデンサ６１Ｊは、予め決められた静電容量Ｃを有している。そして、加速度センサ６１は、電源投入時にトランジスタ６１ＧがＯＮするまでの時間がコンデンサ６１Ｊの静電容量Ｃに従って可変に調整される。これにより、加速度センサ６１の出力線６１Ｆからは、例えば図９に示す特性線６２のように、電源投入後の立上がり時間ｔａで電圧閾値Ｖ１を越える立上がり特性をもった出力電圧Ｖが出力される。
【００７３】
また、第４の実施の形態では、第１の実施の形態で述べた加速度センサ９〜１１に対応して、加速度センサ６１とは別に３個の加速度センサ（いずれも図示せず）が設けられ、これらの加速度センサのＲＣ回路にも、互いに静電容量Ｃが異なるコンデンサ（図示せず）が加速度センサ６１と同様に付設されている。そして、加速度センサ６１とは別の加速度センサは、電源投入後に互いに異なる時点でＯＮとなり、これらの別の加速度センサからは、例えば図９に示す特性線６３，６４，６５のように、電源投入後の立上がり時間ｔｂ，ｔｃ，ｔｄ（ｔｄ＞ｔｃ＞ｔｂ＞ｔａ）で電圧閾値Ｖ１を越える立上がり特性をもった出力電圧Ｖが出力される。
【００７４】
これにより、ＲＣ回路６１Ｈと他のＲＣ回路とは、加速度センサ６１等（他の加速度センサを含む）の電源入力に異なる時定数（τ＝Ｒ×Ｃ）を重畳させる立上がり時間変更手段を、トランジスタ６１Ｇ等（他のトランジスタを含む）と共に構成している。また、ＲＣ回路６１Ｈを有する加速度センサ６１は、立上がり時問ｔａの差（即ち、他の立上がり時間ｔｂ，ｔｃ，ｔｄとの差）を加速度センサ単体で実現することができるため、例えば第１の実施の形態で述べた制御装置１２のように抵抗器１５を設ける必要がなくなる。この点は、他の加速度センサについても同様である。
【００７５】
かくして、このように構成される第４の実施の形態でも、加速度センサ６１および他の加速度センサ毎に電源投入後の出力電圧Ｖの立上がり時間ｔａ〜ｔｄを異ならせることができ、各加速度センサと制御装置１２とが正規に接続されているか否かを迅速に判別することができる。これにより、各加速度センサの入れ違いをなくすことができ、第１の実施の形態とほぼ同様の作用効果を得ることができる。
【００７６】
ところで、第１の実施の形態では、図３に示すように、加速度センサ８〜１１の電源線８Ｄ〜１１Ｄと直列に制御装置１２の各抵抗器１５が接続されているため、抵抗値Ｒの大きさで時定数（τ＝Ｒ×Ｃ）を変えることが難しい。即ち、抵抗値Ｒを大きくすると、抵抗値Ｒによる電圧降下が大きくなり、加速度センサ８〜１１に供給される電源電圧が不足する可能性がある。
【００７７】
これに対し、第４の実施の形態では、電源線６１ＤとＧＮＤ線６１Ｅとの間にＲＣ回路６１Ｈを設けている。このため、抵抗器６１Ｉの抵抗値が加速度センサ電源電圧の電圧降下に影響を与えることがない。これにより、抵抗器６１Ｉの抵抗値を変えることでＲＣ回路６１Ｈの時定数を容易に変えることができ、コンデンサ６１Ｊを小形化することができる。そして、小容量高寿命のコンデンサを採用できる等のメリットがある。
【００７８】
なお、前記第４の実施の形態では、電源線６１ＤとＧＮＤ線６１Ｅとの間にＲＣ回路６１Ｈを設ける場合を例に挙げて説明した。しかし、本発明はこれに限るものではなく、例えば図１０に示す変形例のように、電源線６１ＤとＧＮＤ線６１Ｅとの間に、例えばタイマによる遅延回路７１を設け、該遅延回路７１とトランジスタ６１Ｇとにより立ち上がり時間変更手段を構成してもよい。そして、遅延回路７１からトランジスタ６１ＧのベースＢにバイアス電圧を供給する時間を加速度センサ６１および他の加速度センサ毎に変えることにより、各加速度センサにおける電源投入後の立上がり時間を、例えば図９中の時間ｔａ〜ｔｄの如く異ならせることができる。
【００７９】
次に、図１１は本発明の第５の実施の形態を示し、本実施の形態では、前述した第１の実施の形態と同一の構成要素に同一符号を付し、その説明を省略するものとする。しかし、第５の本実施の形態の特徴は、加速度センサ８〜１１と制御装置１２とのケーブル１６〜１９を介した接続が、入れ違いのない正しい接続の場合に図１１に示す特性線８１に沿った出力電圧Ｖを出力できるように制御回路を構成したことにある。
【００８０】
ここで、加速度センサ８〜１１に付設のコンデンサ８Ｇ〜１１Ｇは、前記第１の実施の形態でも述べたように、それぞれ異なる静電容量Ｃ１〜Ｃ４（Ｃ１＜Ｃ２＜Ｃ３＜Ｃ４）を有している。このため、第１の実施の形態では、容量の異なるコンデンサ８Ｇ〜１１Ｇを用いることにより、加速度センサ８〜１１の電源入力に異なる時定数（τ＝Ｒ×Ｃ）を重畳させる立上がり時間変更手段を構成することができる。
【００８１】
これに対し、第５の実施の形態では、加速度センサ８〜１１毎の時定数（τ＝Ｒ×Ｃ）を同一の値に設定するため、各抵抗器１５（図３参照）を互いに異なる抵抗値Ｒ１〜Ｒ４（Ｒ１＞Ｒ２＞Ｒ３＞Ｒ４）に設定している。これにより、加速度センサ８の時定数（τ＝Ｒ１×Ｃ１）、加速度センサ９の時定数（τ＝Ｒ２×Ｃ２）、加速度センサ１０の時定数（τ＝Ｒ３×Ｃ３）、加速度センサ１１の時定数（τ＝Ｒ４×Ｃ４）は、同一の値に設定される。
【００８２】
この結果、加速度センサ８，９，１０，１１から図３に示すＡ／Ｄコンバータ１４の第１端子ＣＨ1 ，第２端子ＣＨ2 ，第３端子ＣＨ3 ，第４端子ＣＨ4 に入力される出力電圧Ｖは、図１１に示す特性線８１のように、時間ｔｅで電圧閾値Ｖ１を越える特性となり、加速度センサ８〜１１からは同一な特性の信号（出力電圧Ｖ）が出力される。
【００８３】
しかし、加速度センサ８〜１１と制御装置１２とのケーブル１６〜１９を介した接続に、入れ違いが発生している場合には、加速度センサ８〜１１毎の時定数（τ＝Ｒ×Ｃ）にバラツキが発生することになる。このため、加速度センサ８〜１１からＡ／Ｄコンバータ１４の第１〜第４端子ＣＨ1 〜ＣＨ4 に入力される出力電圧Ｖは、図１１に示す特性線８１とは異なる特性、具体的には立上がり時間にバラツキが出るので、これをＡ／Ｄコンバータ１４や検出回路（図示せず）等の手段で判定することができる。
【００８４】
かくして、このように構成される第５の実施の形態でも、加速度センサ８〜１１と制御装置１２とのケーブル１６〜１９を介した接続が、入れ違いのない正しい接続であるか否かを判別することができ、第１の実施の形態とほぼ同様な作用効果を得ることができる。
【００８５】
次に、前記各実施の形態に含まれる発明について記載する。本発明によれば、前記立上がり時間変更手段は、前記検出手段の電源入力に異なる時定数を重畳させる構成としている。
【符号の説明】
【００８６】
１  鉄道車両
２  車体
３  台車
４  車輪
５  レール
６  懸架ばね
７  減衰力可変ダンパ
８，９，１０，１１，５１，６１  加速度センサ（検出手段）
８Ａ，９Ａ，１０Ａ，１１Ａ，５１Ａ，６１Ａ  センサケース
８Ｂ，９Ｂ，１０Ｂ，１１Ｂ，５１Ｂ，６１Ｂ  ＩＣチップ
８Ｃ，９Ｃ，１０Ｃ，１１Ｃ，５１Ｃ，６１Ｃ  コネクタ
８Ｄ，９Ｄ，１０Ｄ，１１Ｄ，５１Ｄ，６１Ｄ  電源線（電源供給回路）
８Ｅ，９Ｅ，１０Ｅ，１１Ｅ，５１Ｅ，６１Ｅ  ＧＮＤ線
８Ｆ，９Ｆ，１０Ｆ，１１Ｆ，５１Ｆ，６１Ｆ  出力線
８Ｇ，９Ｇ，１０Ｇ，１１Ｇ  コンデンサ（立上がり時間変更手段）
１２  制御装置（制御回路）
１３  センサ電源部
１４  Ａ／Ｄコンバータ
１５  抵抗器
１６，１７，１８，１９  ケーブル（配線）
３１，３２，３３，３４  シュミットトリガアンプ
３５，３６，３７  着順判定回路
４２  ＡＮＤ回路
５１Ｇ  インダクタ（立上がり時間変更手段）
６１Ｇ  トランジスタ（スイッチング素子、立上がり時間変更手段）
６１Ｈ  ＲＣ回路（立上がり時間変更手段）
７１  遅延回路（立上がり時間変更手段）
【図１】
2014091357.tif 000003
【図２】
2014091357.tif 000004
【図３】
2014091357.tif 000005
【図４】
2014091357.tif 000006
【図５】
2014091357.tif 000007
【図６】
2014091357.tif 000008
【図７】
2014091357.tif 000009
【図８】
2014091357.tif 000010
【図９】
2014091357.tif 000011
【図１０】
2014091357.tif 000012
【図１１】
2014091357.tif 000013