(57)【要約】【課題】光電変換膜の残留電荷を低減する。【解決手段】半導体基板に行列状に配置された複数の画素４２と、画素４２の列毎に設けられた列信号線９と、画素４２の列毎に設けられ、画素４２にリセット電位を与えるリセットドレイン線１６とを備える固体撮像装置であって、画素４２は、増幅トランジスタ４、選択トランジスタ５、リセットトランジスタ３および光電変換部１を有し、光電変換部１は、半導体基板の上方に形成された光電変換膜を有し、増幅トランジスタ４は、画素電極の電位に応じた信号電圧を、選択トランジスタ５を介して列信号線９に出力し、リセットトランジスタ３のソースは画素電極に、リセットトランジスタ３のドレインはリセットドレイン線１６に接続され、第１フレームと、第２フレームとの撮像において、第１フレームの水平ブランキング期間終了後且つ第２フレームの電子シャッタ駆動前の所定の期間、リセットトランジスタをオンする。【選択図】図２Ａ
2014239266.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
前記複数の画素の列毎に設けられた列信号線と、
前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置であって、
前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、
前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、
前記リセットトランジスタのソースは前記画素電極に接続され、
前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、
第１フレームと、前記第１フレームに続く第２フレームとの撮像において、
前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置であって、
前記所定の期間は、前記第１フレームの水平ブランキング期間終了後から、前記第２フレームの電子シャッタ駆動前までの、全ての期間であることを特徴とする固体撮像装置。
【請求項３】
請求項１に記載の固体撮像装置であって、
前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前に、前記リセットトランジスタのオンオフを複数回行うことを特徴とする固体撮像装置。
【請求項４】
半導体基板と、
前記半導体基板に行列状に配置された複数の画素と、
前記複数の画素の列毎に設けられた列信号線と、
前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置の駆動方法であって、
前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、
前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、
前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、
前記リセットトランジスタのソースは前記画素電極に接続され、
前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、
第１フレームと、前記第１フレームに続く第２フレームとの撮像において、
前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする固体撮像装置の駆動方法。
【請求項５】
請求項４に記載の固体撮像装置であって、
前記所定の期間は、前記第１フレームの水平ブランキング期間終了後から、前記第２フレームの電子シャッタ駆動前までの、全ての期間であることを特徴とする固体撮像装置の駆動方法。
【請求項６】
請求項４に記載の固体撮像装置であって、
前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前に、前記リセットトランジスタのオンオフを複数回行うことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、特に積層型の固体撮像装置およびその駆動方法に関するものである。
【背景技術】
【０００２】
一般的な固体撮像装置は、受光部として埋め込みフォトダイオード構造が用いられているが、特許文献１は、固体増幅装置を構成する制御電極の上に光電変換層を形成しこの上に透明電極層を設け、ここに印加した電圧の作用を、変換層を介して制御電極に及ぼすことにより良好なＳＮ比で光情報を電気信号に変える装置、いわゆる、積層型の固体撮像装置を開示している。
【０００３】
積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、アモルファスシリコンの場合、波長５５０ｎｍの緑色の光は、０．４ｎｍ程度の厚さでほとんど吸収することができる。
【０００４】
しかしながら、特許文献１に示された固体撮像装置は、特に高輝度の被写体を撮像した後に光電変換部に電荷が残りやすく、その残留電荷の影響で次フレームに前フレームの画像が残像として残るという問題を有している。
【０００５】
そこで、特許文献２には、固体撮像装置に新たに備え付けた光照射機構より光電変換部に光を照射し、光電変換部の残留電荷を生じないようにする技術が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５５−１２０１８２号公報
【特許文献２】特開２００４−１４６７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２に示されたような方法で残留電荷を生じないようにする場合、光照射機構が必要となり、固体撮像装置の小型化が求められている現状では、実現が困難である。
【０００８】
このような課題を鑑み、本発明は、光照射機構を必要とせず、光電変換部の残留電荷を低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
【００１０】
上記課題を解決するために本発明の固体撮像装置は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、前記複数の画素の列毎に設けられた列信号線と、前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置であって、前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースは前記画素電極に接続され、前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、第１フレームと、前記第１フレームに続く第２フレームとの撮像において、前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする。
【００１１】
また、好ましくは、前記所定の期間は、前記第１フレームの水平ブランキング期間終了後から、前記第２フレームの電子シャッタ駆動前までの、全ての期間であることを特徴とする。
【００１２】
また、好ましくは、前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前に、前記リセットトランジスタのオンオフを複数回行うことを特徴とする。
【００１３】
また、上記課題を解決するために本発明の固体撮像装置の駆動方法は、半導体基板と、前記半導体基板に行列状に配置された複数の画素と、前記複数の画素の列毎に設けられた列信号線と、前記複数の画素の列毎に設けられ、前記複数の画素にリセット電位を与えるリセットドレイン線とを備える固体撮像装置の駆動方法であって、前記画素は、増幅トランジスタ、選択トランジスタ、リセットトランジスタおよび光電変換部を有し、前記光電変換部は、前記半導体基板の上方に形成された光電変換膜と、前記光電変換膜の前記半導体基板側の面に形成された画素電極と、前記光電変換膜の前記画素電極と反対側の面に形成された透明電極とを有し、前記増幅トランジスタは、前記画素電極に接続されたゲートを有し、前記画素電極の電位に応じた信号電圧を、前記選択トランジスタを介して列信号線に出力し、前記リセットトランジスタのソースは前記画素電極に接続され、前記リセットトランジスタのドレインは前記リセットドレイン線に接続され、第１フレームと、前記第１フレームに続く第２フレームとの撮像において、前記第１フレームの水平ブランキング期間終了後且つ前記第２フレームの電子シャッタ駆動前の所定の期間、前記リセットトランジスタをオンすることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、積層膜の残留電荷を排出し、残像を抑制することが出来る。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係る積層型の固体撮像装置のチップ構成を示す図
【図２Ａ】同実施形態に係る画素部およびその周辺回路の構成の詳細を示す図
【図２Ｂ】同実施形態に係る単位画素の断面図
【図２Ｃ】同実施形態に係る周辺回路の構成の詳細の一例を示す図
【図３】同実施形態に係る固体撮像装置の動作を説明するための回路図
【図４】同実施形態に係る固体撮像装置の動作を説明するためのタイミングチャート
【図５】同実施形態に係る固体撮像装置の残留電荷排出動作を説明するためのタイミングチャート
【図６】本発明の第２の実施形態に係る固体撮像装置の残留電荷排出動作を説明するためのタイミングチャート
【図７】本発明の第３の実施形態に係る固体撮像装置の残留電荷排出動作を説明するためのタイミングチャート
【図８】本発明の第４の実施形態に係る固体撮像装置の残留電荷排出動作を説明するためのタイミングチャート
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態における固体撮像装置およびカメラシステムについて、図面を参照しながら説明する。
【００１７】
なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらにまた、ＦＥＴのソース電極およびドレイン電極は同一の構造および機能である場合が殆どであり、明確に区別されないことも多いが、以下の説明では便宜上、信号が入力される電極をドレイン電極、出力される電極をソース電極と表記する。
【００１８】
（第１の実施形態）
図１は本実施形態に係る積層型の固体撮像装置のチップ構成を示している。図２Ａは画素部４３およびその周辺回路の構成の詳細を示している。図２Ｂは単位画素４２の断面図を示している。図２Ｃは行走査回路３３およびマルチプレクサ回路４１の構成の詳細の一例を示している。図３は、本実施の形態に係る固体撮像装置の回路図である。なお、図２Ａにおいて、単位画素４２は「２行２列」分だけ記載されているが、単位画素４２の行数及び列数は任意に設定されてよい。
【００１９】
図１に示すように、固体撮像装置つまりセンサチップ５２は、画素リセット信号線７、画素アドレス信号線８、垂直信号線９、リセットドレイン線１６、列選択トランジスタ２７、列走査回路（水平走査部）２９、水平信号線３０、出力アンプ３１、行走査回路（垂直走査部）３３、マルチプレクサ回路（ＭＵＸ）４１、ＶＯＵＴ端子３２、画素部４３、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路４５、タイミング制御回路５０および蓄積ダイオード初期化電圧発生回路５３を備える。
【００２０】
画素部４３では、複数の単位画素４２が半導体基板で行列状に配置され、単位画素４２の列毎に垂直信号線９が設けられている。センサチップ５２内において、画素部４３の単位画素４２は行走査回路３３とマルチプレクサ回路４１とによって選択される。
【００２１】
図２Ａに示すように、各単位画素４２は、光電変換部１と、一端が光電変換部１と接続された蓄積部２と、ソースが垂直信号線９と接続され、ドレインが電源線６と接続され、ゲートが蓄積部２と接続された増幅トランジスタ４と、ゲートが画素リセット信号線７に接続され、ドレインがリセットドレイン線１６と接続されたリセットトランジスタ３と、増幅トランジスタ４と直列に接続された選択トランジスタ５とを有している。なお、選択トランジスタ５は、増幅トランジスタ４のソースと垂直信号線９との間に挿入されているが、増幅トランジスタ４のドレインと電源線６との間に挿入されてもよい。
【００２２】
図２Ｂに示すように、シリコンからなる半導体基板７１に増幅トランジスタ４、選択トランジスタ５及びリセットトランジスタ３が形成されている。増幅トランジスタ４は、ゲート電極７２と、ドレインである拡散層７３及びソースである拡散層７４とを有している。選択トランジスタ５はゲート電極７５と、ドレインである拡散層７４及びソースである拡散層７６とを有している。増幅トランジスタ４のソースと選択トランジスタ５のドレインとは、共通の拡散層７４である。リセットトランジスタ３は、ゲート電極７７と、ドレインである拡散層７８及びソースである拡散層７９とを有している。拡散層７３と拡散層７８とは素子分離領域８０により分離されている。
【００２３】
半導体基板７１の上には、各トランジスタを覆うように絶縁膜８４が形成されている。絶縁膜８４の上には光電変換部１が形成されている。光電変換部１は、半導体基板の上方に形成されたアモルファスシリコン等からなる光電変換する光電変換膜８１と、光電変換膜８１の半導体基板７１側の面に形成された画素電極８２と、光電変換膜８１の画素電極８２と反対側の面に形成された透明電極８３とを有する。画素電極８２は、コンタクト８５を介して増幅トランジスタ４のゲート電極７２及びリセットトランジスタ３のソースである拡散層７８と接続されている。画素電極８２と接続された拡散層７８は蓄積ダイオード（蓄積部２）として機能する。
【００２４】
行走査回路３３は、画素リセット信号線７および画素アドレス信号線８等を介して画素部４３に種々のタイミング信号を供給する。列走査回路２９は、列選択トランジスタ２７に列選択信号２８を供給することにより、画素部４３の信号を順次水平信号線３０へ読み出させる。出力アンプ３１は、水平信号線３０を介して伝達された信号を増幅してＶＯＵＴ端子３２に出力する。
【００２５】
画素リセット信号線７は、リセット信号が伝達する信号線であり、対応する行の単位画素４２の信号をリセットするために単位画素４２の行ごとに設けられている。
【００２６】
ＣＤＳ回路４５は、垂直信号線９毎に設けられ、対応する垂直信号線９における任意の異なる二つのタイミングにおける電位差、つまりリセット動作時の電位（リセットトランジスタ３がオンしている時の垂直信号線９の電位）と信号出力動作時の電位（リセットトランジスタ３がオフしている時の垂直信号線９の電位）との差に応じた信号をＣＤＳ出力ノード２６から出力する。
【００２７】
ＣＤＳ回路４５は、コンデンサ１９および２５と、サンプルトランジスタ制御信号２１でオンオフが制御されるサンプルトランジスタ２０と、クランプトランジスタ制御信号２３でオンオフが制御され、クランプ信号線２４と接続されたクランプトランジスタ２２とを有する。
【００２８】
垂直信号線９には、画素負荷トランジスタ制御線１１でオンオフが制御される画素負荷トランジスタ１０が接続されている。
【００２９】
リセットドレイン線１６には、画素リセット信号線７でオンオフが制御されるリセットトランジスタ３のドレインが接続されている。
【００３０】
タイミング制御回路５０は、行走査回路３３に垂直走査信号４０を供給し、マルチプレクサ回路４１に行選択信号３５およびリセット信号３６を供給し、列走査回路２９に水平走査信号３９を供給する。
【００３１】
マルチプレクサ回路４１は、行選択信号３５およびリセット信号３６の画素部４３への出力を制御する。マルチプレクサ回路４１は、タイミング制御回路５０と単位画素４２との間に設けられ、リセット信号３６を所定行の単位画素４２に対応する画素リセット信号線７に選択的に供給し、行選択信号３５を所定行の単位画素４２に対応する画素アドレス信号線８に選択的に供給する。
【００３２】
基準電圧発生回路５１は、画素負荷トランジスタ制御線１１に画素負荷トランジスタ制御信号ＬＧを、クランプ信号線２４にクランプ信号ＮＣＤＣを、それぞれ供給する。
【００３３】
リセットドレイン線１６に接続された蓄積ダイオード初期化電圧発生回路５３は、リセットドレイン線１６に、単位画素４２のリセット電位を供給する。
【００３４】
次に、本実施の形態に係る固体撮像装置の動作を説明する。
【００３５】
図４は、本実施の形態に係る固体撮像装置の動作を説明するためのタイミングチャートである。ここでは、あるフレームにおける一つの単位画素４２の動作のみを示す。
【００３６】
本実施の形態に係る固体撮像装置において、積層膜である光電変換部１により光が電気信号Ｓに変換されて、電気信号Ｓは蓄積部２で蓄えられる。本実施の形態では光が正の電気信号Ｓに変換される場合を想定しているので、蓄積部２の電位は上昇する。ここで、時刻Ｔ１において画素アドレス信号線８の電位をローレベルからハイレベルとし、選択トランジスタ５をオンにする。また、同じく時刻Ｔ１において画素負荷トランジスタ制御線１１の電位をローレベルから上昇させることにより、この電気信号Ｓは、増幅トランジスタ４と画素負荷トランジスタ１０とにより形成されるソースフォロア回路でインピーダンス変換され、垂直信号線９を介して、ＣＤＳ回路４５に入力される。時刻Ｔ１において、サンプルトランジスタ制御信号２１およびクランプトランジスタ制御信号２３をローレベルからハイレベルとし、ＣＤＳ回路４５で電気信号Ｓは一旦サンプルホールドされる。時刻Ｔ２において、クランプトランジスタ制御信号２３をローレベルとする。
【００３７】
次に、時刻Ｔ３において、画素リセット信号線７の電位をローレベルからハイレベルとし、リセットトランジスタ３がオンすると、先ほど蓄積部２で蓄えられた電気信号Ｓがリセット（初期化）され、蓄積部２の電位が降下する。
【００３８】
次に、時刻Ｔ４において、画素リセット信号線７の電位をローレベルとする。リセット後の蓄積部２の電気信号Ｎは、垂直信号線９を介して、ＣＤＳ回路４５に入力される。ＣＤＳ回路４５では、電気信号Ｓと電気信号Ｎとが差分されて、差分がＣＤＳ出力ノード２６に出力され、画素信号Ｐとして扱われる。
【００３９】
次に、時刻Ｔ５において、画素アドレス信号線８および画素負荷トランジスタ制御線１１の電位をローレベルとする。更に、サンプルトランジスタ制御信号２１をローレベルとする。これにより、画素信号Ｐはコンデンサ２５に蓄積される。
【００４０】
時刻Ｔ５以降、列走査回路２９からの列選択信号２８により列選択トランジスタ２７がオンすることで、先の画素信号Ｐは水平信号線３０に読み出されて、出力アンプ３１で増幅後にＶＯＵＴ端子３２から外部出力される。
【００４１】
時刻Ｔ１から時刻Ｔ５までの、画素信号Ｐを読み出すために要する期間を水平ブランキング期間と称す。一般的なＣＭＯＳ型固体撮像装置の場合、時刻Ｔ５以降次フレームの水平ブランキング期間までの間は、画素リセット信号線の電位はローレベルである。しかしながら、本実施の形態における固体撮像装置は、光電変換部１として積層膜を用いているため、時刻Ｔ３から時刻Ｔ４までの短時間のリセットでは積層膜に電荷が残留し、次フレームの撮像時に残像が生じる原因となる。そこで、残像抑制のため、時刻Ｔ５以降次フレームの水平ブランキング期間までの間において、所定の期間だけ画素リセット信号線７の電位をハイレベルとし、時刻Ｔ３から時刻Ｔ４までのリセットで排出されなかった積層膜の残留電荷を、次フレームの電子シャッタ駆動前に排出する。
【００４２】
図５は、本実施の形態に係る固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。あるフレームにおける水平ブランキング期間は時刻Ｔ１から時刻Ｔ５であり、次フレームにおける水平ブランキング期間は時刻Ｔ１’から時刻Ｔ５’である。時刻Ｔ５以降の所定の時刻Ｔ６において、画素リセット信号線７の電位をハイレベルとする。その後、次フレームの電子シャッタ駆動を行なう時刻Ｔ７まで画素リセット信号線７の電位をハイレベルのまま維持し、時刻Ｔ７において画素リセット信号線７の電位をハイレベルからローレベルとする。つまり、時刻Ｔ６から時刻Ｔ７まで、リセットトランジスタ３はオンしている。この駆動により、時刻Ｔ６から時刻Ｔ７まで、積層膜の残留電荷が排出される。
【００４３】
時刻Ｔ７以降、蓄積部２への電気信号Ｓの蓄積が始まり、次フレームの時刻Ｔ３’に再び画素リセット信号線７の電位がハイレベルとなるまで電気信号Ｓは蓄積され続ける。すなわち、時刻Ｔ７から時刻Ｔ３’までの期間が、本実施の形態に係る固体撮像装置の露光期間である。
【００４４】
このように、本実施の形態に係る固体撮像装置においては、時刻Ｔ６から時刻Ｔ７までの期間、画素リセット信号線７の電位をハイレベルとすることで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。
【００４５】
（第２の実施形態）
以下、本発明の第２の実施形態に係る固体撮像装置について説明するが、第１の実施形態と異なる部分を中心に説明する。
【００４６】
図６は、本実施の形態における固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。時刻Ｔ５以降の所定の時刻Ｔ６において、画素リセット信号線７の電位をハイレベルとする。その後、次フレームの電子シャッタ駆動を行なう時刻Ｔ７までの期間において、画素リセット信号線７の電位を所定の期間ハイレベルに保つ動作を複数回行い、時刻Ｔ７において画素リセット信号線７の電位をハイレベルからローレベルとする。つまり、時刻Ｔ６から時刻Ｔ７まで、リセットトランジスタ３が複数回オンオフし、リセットトランジスタ３が所定の期間オンしている動作が複数回実現される。この駆動により、時刻Ｔ６から時刻Ｔ７までの期間において、積層膜の残留電荷が複数回排出される。
【００４７】
このように、本実施の形態に係る固体撮像装置においては、時刻Ｔ６から時刻Ｔ７までの期間において、画素リセット信号線７の電位を所定の期間ハイレベルに保つ動作を複数回行うことで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。また、第１の実施形態のように、時刻Ｔ６から時刻Ｔ７までの期間画素リセット信号線７の電位をハイレベルとし続ける場合と比較して、消費電力を削減することが出来る。
【００４８】
（第３の実施形態）
以下、本発明の第３の実施形態に係る固体撮像装置について説明するが、第１の実施形態と異なる部分を中心に説明する。
【００４９】
図７は、本実施の形態における固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。時刻Ｔ５以降の所定の時刻Ｔ６から次フレームの電子シャッタ駆動を行なう時刻Ｔ７まで、画素リセット信号線７にパルス状にハイレベルの電位を印加し、時刻Ｔ７において画素リセット信号線７の電位をローレベルとする。つまり、時刻Ｔ６から時刻Ｔ７まで、リセットトランジスタ３は、画素リセット信号線７の電位変化に応じて、短期間でのオンオフを繰り返す。この駆動により、時刻Ｔ６から時刻Ｔ７まで、積層膜の残留電荷が排出される。
【００５０】
このように、本実施の形態に係る固体撮像装置においては、時刻Ｔ６から時刻Ｔ７までの期間において、画素リセット信号線７の電位をパルス状にハイレベルにすることで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。また、第１の実施形態のように、時刻Ｔ６から時刻Ｔ７までの期間画素リセット信号線７の電位をハイレベルとし続ける場合と比較して、積層膜に残留する電荷に振動を加えて、より確実に残留電荷を排出することが出来る。
【００５１】
（第４の実施形態）
以下、本発明の第４の実施形態に係る固体撮像装置について説明するが、第１の実施形態と異なる部分を中心に説明する。
【００５２】
図８は、本実施の形態における固体撮像装置の残留電荷排出動作を説明するためのタイミングチャートである。時刻Ｔ６から所定の期間、画素リセット信号線７の電位をパルス状にハイレベルとする。その後、次フレームの電子シャッタ駆動を行なう時刻Ｔ７までの期間において、画素リセット信号線７の電位を所定の期間パルス状にハイレベルとする動作を複数回行い、時刻Ｔ７において画素リセット信号線７の電位をハイレベルからローレベルとする。つまり、時刻Ｔ６から時刻Ｔ７までの間で複数回、画素リセット信号線７の電位変化に応じて、短期間でのオンオフを繰り返す。この駆動により、時刻Ｔ６から時刻Ｔ７までの期間において、積層膜の残留電荷が複数回排出される。
【００５３】
このように、本実施の形態に係る固体撮像装置においては、時刻Ｔ６から時刻Ｔ７までの期間において、画素リセット信号線７の電位を所定の期間パルス状にハイレベルとする動作を複数回行うことで、積層膜の残留電荷を排出し、次フレームの残像を抑制することが出来る。また、第２の実施形態と比較して、パルス状に電位を変動させることで、積層膜に残留する電荷に振動を加えて、より確実に残留電荷を排出できる。また、第３の実施形態のように、時刻Ｔ６から時刻Ｔ７までの期間画素リセット信号線７の電位を変動し続ける場合と比較して、消費電力を削減することが出来る。
【００５４】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明はこの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【００５５】
本発明にかかわる固体撮像装置は、小型・薄型・高感度の画像ピックアップ装置等として有効である。
【符号の説明】
【００５６】
１  光電変換部
２  蓄積部
３  リセットトランジスタ
４  増幅トランジスタ
５  選択トランジスタ
６  電源線
７  画素リセット信号線
８  画素アドレス信号線
９  垂直信号線
１０  画素負荷トランジスタ
１１  画素負荷トランジスタ制御線
１６  リセットドレイン線
１９、２５  コンデンサ
２０  サンプルトランジスタ
２１  サンプルトランジスタ制御信号
２２  クランプトランジスタ
２３  クランプトランジスタ制御信号
２４  クランプ信号線
２６  ＣＤＳ出力ノード
２７  列選択トランジスタ
２８  列選択信号
２９  列走査回路
３０  水平信号線
３１  出力アンプ
３２  ＶＯＵＴ端子
３３  行走査回路
３５  行選択信号
３６  リセット信号
３９  水平走査信号
４０  垂直走査信号
４１  マルチプレクサ回路
４２  単位画素
４３  画素部
４５  ＣＤＳ回路
５０  タイミング制御回路
５１  基準電圧発生回路
５２  センサチップ
５３  蓄積ダイオード初期化電圧発生回路
７１  半導体基板
７２、７５、７７  ゲート電極
７３、７４、７６、７８、７９  拡散層
８０  素子分離領域
８１  光電変換膜
８２  画素電極
８３  透明電極
８４  絶縁膜
８５  コンタクト
【図１】
2014239266.tif 000003
【図２Ａ】
2014239266.tif 000004
【図２Ｂ】
2014239266.tif 000005
【図２Ｃ】
2014239266.tif 000006
【図３】
2014239266.tif 000007
【図４】
2014239266.tif 000008
【図５】
2014239266.tif 000009
【図６】
2014239266.tif 000010
【図７】
2014239266.tif 000011
【図８】
2014239266.tif 000012