(57)【要約】      （修正有）【課題】構成要素を少なくした集中素子バランを提供する。【解決手段】バラン３００Ａは、シングルエンド端子３０１を有する不平衡ポート３１０、第１及び第２の差動端子３０２及び３０３を有する平衡ポート３２０、及び、第１のコンデンサー３１１、第２のコンデンサー３１２、第３のコンデンサー３１３、インダクター３１４を備え、これらにより、第１及び第２の直列共振ＬＣ回路を構成する。第１の直列共振ＬＣ回路は、インダクター３１４及び第３のコンデンサー３１３で構成され、第１の差動端子３０２と第２の差動端子３０３の間に接続され、第２の直列共振ＬＣ回路は、第１のコンデンサー３１１、インダクター３１４、及び第２のコンデンサー３１２で構成され、シングルエンド端子３０１とグランドの間に接続され、インダクター３１４は、第１及び第２の直列共振ＬＣ回路によって共有される。【選択図】図３Ａ
2014239425.tif 000002
【特許請求の範囲】
【請求項１】
シングルエンド信号を与えるように構成された不平衡ポートと、
前記不平衡ポートと内部ノードの間に接続された第１のコンデンサーと、
前記内部ノードと平衡ポートの第１の差動端子との間に接続されたインダクターと、
前記第１の差動端子とグランドの間に接続された第２のコンデンサーと、
前記内部ノードと前記平衡ポートの第２の差動端子との間に接続された第３のコンデンサー
を備えるバラン。
【請求項２】
前記シングルエンド信号は、ダイ、リッド、及び基板のうちの少なくとも１つから構成されたRF回路の不平衡ポートによって提供される無線周波数（RF）信号を含む、請求項１のバラン。
【請求項３】
前記RF回路は、複数の音響共振器、またはアンテナ回路を構成する少なくとも１つのフィルターダイから構成される、請求項２のバラン。
【請求項４】
前記第１のコンデンサー、前記第２のコンデンサー、前記第３のコンデンサー、及び前記インダクターのうちの少なくとも１つは、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの中に実装され、または、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの上に実装される、請求項２のバラン。
【請求項５】
前記インダクター及び前記第３のコンデンサーは、前記平衡ポートを提供する第１の直列共振LC回路を形成し、
前記第１のコンデンサー、前記インダクター、及び前記第２のコンデンサーは、前記不平衡ポートを提供する第２の直列共振LC回路を形成する、請求項１のバラン。
【請求項６】
前記第３のコンデンサーの第３の静電容量値C3は、
【数８】
2014239425.tif 000010
として実質的に決定され、
前記第2のコンデンサーの第２の静電容量値C2は、前記第３の静電容量値C3の２倍に実質的に等しく、前記第１のコンデンサーの第１の静電容量値C1は、前記第２の静電容量値C2に実質的に等しく、前記インダクターのインダクタンス値L1は、
【数９】
2014239425.tif 000011
として実質的に決定され、ここで、ｆは、前記バランの目標設計周波数であって、該目標設計周波数は応用例の動作周波数に依存し、ωは２πｆに等しく、Raは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Rbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであって、該第１及び第２の差動端子の各々はグランドを基準とする、請求項１のバラン。
【請求項７】
前記第１のコンデンサーはDCブロックとして作用する、請求項１のバラン。
【請求項８】
前記内部ノードと前記第２の差動端子の間において、前記第３のコンデンサーに並列に接続されたバイパスインダクターであって、DC供給接点を介してDCの供給を可能にするバイパスインダクターをさらに備える、請求項１のバラン。
【請求項９】
少なくとも１つの請求項８のバランと、
前記少なくとも１つのバランの前記平衡ポートの前記第１の差動端子に接続された第１のトランジスタと、
前記少なくとも１つのバランの前記平衡ポートの前記第２の差動端子に接続された第２のトランジスタと、
DC電圧源と前記少なくとも１つのバランの前記DC供給接点との間に直列に接続された供給用インダクターと、
前記供給用インダクターとグランドの間に接続された少なくとも１つの阻止コンデンサー
を備えるプッシュプル増幅回路。
【請求項１０】
シングルエンド信号を加えるように構成された不平衡ポートと、
前記不平衡ポートと内部ノードの間に接続された第１のインダクターと、
前記内部ノードと平衡ポートの第１の差動端子との間に接続されたコンデンサーと、
前記第１の差動端子とグランドの間に接続された第２のインダクターと、
前記内部ノードと前記平衡ポートの第２の差動端子との間に接続された第３のインダクター
を備えるバラン。
【請求項１１】
前記シングルエンド信号は、ダイ、リッド、及び基板のうちの少なくとも１つから構成されたRF回路の不平衡ポートによって提供される無線周波数（RF）信号を含む、請求項１０のバラン。
【請求項１２】
前記RF回路は、複数の音響共振器を構成する少なくとも１つのフィルターダイから構成される、請求項１１のバラン。
【請求項１３】
前記第１のインダクター、前記第２のインダクター、前記第３のインダクター、及び前記コンデンサーのうちの少なくとも１つは、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの中に実装され、または、前記RF回路のダイ、リッド、及び基板のうちの少なくとも１つの上に実装される、請求項１１のバラン。
【請求項１４】
前記コンデンサー及び前記第３のインダクターは、前記平衡ポートを提供する第１の直列共振LC回路を形成し、
前記第１のインダクター、前記コンデンサー、及び前記第２のインダクターは、前記シングルエンドポートを提供する第２の直列共振LC回路を形成する、請求項１０のバラン。
【請求項１５】
前記第３のインダクターの第３のインダクタンス値L3は、
【数１０】
2014239425.tif 000012
として実質的に決定され、
前記コンデンサーの静電容量値C1は、
【数１１】
2014239425.tif 000013
として実質的に決定され、
前記第2のインダクターの第２のインダクタンス値L2は、
【数１２】
2014239425.tif 000014
として実質的に決定され、
前記第１のインダクターの第１のインダクタンス値L1は、前記第２のインダクタンス値L2に実質的に等しく、ｆは、前記バランの目標設計周波数であって、該目標設計周波数は応用例の動作周波数に依存し、ωは２πｆに等しく、Raは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Rbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであって、該第１及び第２の差動端子の各々はグランドを基準とする、請求項１０のバラン。
【請求項１６】
前記内部ノードと前記第１の差動端子の間において、前記コンデンサーに並列に接続されたバイパスインダクターであって、DC供給接点を介してDCの供給を可能にするバイパスインダクターをさらに備える、請求項１０のバラン。
【請求項１７】
少なくとも１つの請求項１６のバランと、
前記少なくとも１つのバランの前記平衡ポートの前記第１の差動端子に接続された第１のトランジスタと、
前記少なくとも１つのバランの前記平衡ポートの前記第２の差動端子に接続された第２のトランジスタと、
DC電圧源と前記少なくとも１つのバランの前記DC供給接点との間に直列に接続された供給用インダクターと、
前記供給用インダクターとグランドの間に接続された少なくとも１つの阻止コンデンサー
を備えるプッシュプル増幅回路。
【請求項１８】
４LC素子バランであって、
グランドを基準とするシングエンド端子を備え、かつ、シングルエンド信号を加えるように構成された不平衡ポートと、
差動信号を加えるように構成された第１の差動端子及び第２の差動端子を備える平衡ポートと、
前記第１の差動端子と前記第２の差動端子の間に接続された第１の直列共振LC回路であって、第１のタイプの第１の要素、及び、該第１の要素に直列に接続された第２のタイプの１つの要素を備える第１の直列共振LC回路と、
前記シングルエンド端子とグランドの間に接続された第２の直列共振LC回路であって、該第２の直列共振LC回路は、前記第１のタイプの第２の要素及び第３の要素と、これらの要素に直列に接続された前記第２のタイプの前記１つの要素を備え、前記第１のタイプの前記第２の要素は、前記シングルエンド端子と前記第２のタイプの前記１つの要素との間に接続され、前記第１のタイプの前記第３の要素は、前記第２のタイプの前記１つの要素とグランドとの間に接続される、第２の直列共振LC回路
を備え、
前記第２のタイプの前記１つの要素は、前記第1及び第２の直列共振LC回路によって共有され、
前記第１の差動端子は、前記第２のタイプの前記１つの要素と前記第１のタイプの前記第３の要素との間に接続される、４LC素子バラン。
【請求項１９】
前記第１のタイプの要素はコンデンサーであり、前記第２のタイプの要素はインダクターである、請求項１８のバラン。
【請求項２０】
前記第１のタイプの要素はインダクターであり、前記第２のタイプの要素はコンデンサーである、請求項１８のバラン。
【請求項２１】
シングルエンド信号を加えるように構成された不平衡ポートであって、第１の複素ポートインピーダンスを有するシングルエンド端子を備える不平衡ポートと、
前記不平衡ポートと内部ノードの間に接続された第１のサセプタンス要素であって、物理的に実現可能なLC素子から構成される第１のサセプタンス要素と、
前記内部ノードと平衡ポートの第１の差動端子との間に接続されたリアクタンス要素であって、該平衡ポートは、それぞれが第２の複素ポートインピーダンスを有する複数の差動端子を有することからなる、リアクタンス要素と、
前記第１の差動端子とグランドの間に接続された第２のサセプタンス要素と、
前記内部ノードと前記平衡ポートの第２の差動端子との間に接続された第３のサセプタンス要素
を備えるバラン。
【請求項２２】
第３のサセプタンス値B3が、
【数１３】
2014239425.tif 000015
として実質的に決定され、
リアクタンス値X0は、前記第３のサセプタンス値B3の逆数に実質的に等しく、第２のサセプタンス値B2は、前記第３のサセプタンス値B3の２倍に実質的に等しく、第１のサセプタンス値B1は、第１のリアクタンス値X1の逆数の負の数に実質的に等しく、前記第１のリアクタンス値X1は、
【数１４】
2014239425.tif 000016
として実質的に決定され、ここで、Zaは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Zbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであり、該第１及び第２の差動端子の各々はグランドを基準とし、Ybは、Zbの逆数に等しく、Reは、実数部を表しており、Imは、虚数部を表している、請求項２１のバラン。
【請求項２３】
第３のサセプタンス値B3は、
【数１５】
2014239425.tif 000017
として実質的に決定され、
リアクタンス値X0は、前記第３のサセプタンス値B3の逆数に実質的に等しく、第２のサセプタンス値B2は、前記第３のサセプタンス値B3の２倍に実質的に等しく、第１のサセプタンス値B1は、第１のリアクタンス値X1の逆数の負の数に実質的に等しく、前記第１のリアクタンス値X1は、
【数１６】
2014239425.tif 000018
として実質的に決定され、ここで、Zaは、グランドを基準とした前記不平衡ポートの基準インピーダンスであり、Zbは、前記平衡ポートの前記第１及び第２の差動端子の各々の基準インピーダンスであり、該第１及び第２の差動端子の各々はグランドを基準とし、Ybは、Zbの逆数に等しく、Reは、実数部を表しており、Imは、虚数部を表している、請求項２１のバラン。
【発明の詳細な説明】
【背景技術】
【０００１】
携帯電話や個人用携帯型情報機器（PDA）や電子ゲーム機やラップトップコンピュータなどの携帯型通信装置は、無線ネットワークを介して通信するように構成されている。そのため、かかる携帯型通信装置の各々は、無線ネットワークを介してデータや制御信号を送受信するために、典型的には、単一のすなわち共通のアンテナに接続された受信機と送信機に頼っている。もちろん、受信機及び送信機を、受信機部と送信機部を有するトランシーバーに組み込むこともできる。共通のアンテナを使用するために、アンテナと、受信機部及び送信機部の各々とをインターフェースするためのデュプレクサ（送受共用器）がしばしば設けられるが、これによって、受信機部は、受信周波数（ダウンリンク周波数）の信号を受信することができ、送信部は、それとは異なる送信周波数（アップリンク周波数）の信号を送信することができる。受信信号及び送信信号は、たとえば、無線周波数（RF）信号である。
【０００２】
色々なタイプの無線ネットワークが、ユニバーサル・モバイル・テレコミュニケーション・システム（UMTS：universal mobile telecommunications System）、グローバル・システム・フォー・モバイル・コミュニケーションズ（GSM：global system for mobile communication）、個人（パーソナル）通信サービス（PCS：personalcommunication services）、デジタルセルラーシステム（DCS：digital cellular system）、インターナショナル・モバイル・テレコミュニケーション（IMT：international mobile telecommunication）、及び、EDGE（enhanced data rates for GSM evolution）などの種々の通信規格にしたがって実施される。これらの通信規格は、送信信号と受信信号用の個別の帯域を識別する。たとえば、バンド１は、1920MHz〜1980MHzのアップリンク周波数帯及び2110MHz〜2170MHzのダウンリンク周波数帯を提供し、UMTSバンド２（PCS）は、1850MHz〜1910MHzのアップリンク周波数帯及び1930MHz〜1990MHzのダウンリンク周波数帯を提供し、UMTSバンド３（DCS）は、1710MHz〜1785MHzのアップリンク周波数帯及び1805MHz〜1880MHzのダウンリンク周波数帯を提供し、UMTSバンド７（IMT-E）は、2500MHz〜2570MHzのアップリンク周波数帯及び2620MHz〜2690MHzのダウンリンク周波数帯を提供し、UMTSバンド８（GMS-900）は、880MHz〜915MHzのアップリンク周波数帯及び925MHz〜960MHzのダウンリンク周波数帯を提供する。したがって、UMTS規格に従って動作するデュプレクサは、対応するアップリンク周波数帯内に通過帯域を有する送信フィルター、及び、対応するダウンリンク周波数帯内に通過帯域を有する受信フィルターを備えている。
【０００３】
デュプレクサは、互いに異なる通過帯域を有する２つの帯域（バンドパス）フィルターを有しているので、受信信号と送信信号間の干渉を防止するかまたは低減することができる。すなわち、デュプレクサは、受信信号をフィルタリングする（フィルターによって減衰または除去する）ための受信通過帯域を有する受信フィルターと、送信信号をフィルタリングするための送信通過帯域を有する送信フィルターを備えている。これらの帯域通過受信フィルター及び帯域通過送信フィルターは、受信信号と送信信号をフィルタリングするための、たとえば、表面弾性波（SAW）共振器やバルク音波（BAW）共振器（圧電薄膜共振器（FBAR）やソリッドマウント共振器（SMR：solidly mounted resonator）など）の音響共振器フィルター要素を備えている場合がある。一般に、デュプレクサがトランシーバーの受信機部及び送信機部とそれぞれインターフェースできる（すなわち接続して機能できる）ようにするためにインピーダンス整合回路が必要である。
【０００４】
FBARフィルターは、通常、シングルエンド（不平衡）信号用のシングルエンド入力端子及びシングルエンド出力端子を有し、一方、FBARフィルターがインターフェースするトランシーバーの受信機部及び送信機部は典型的には、差動入力端子及び差動出力端子を有している。このため、FBARフィルターは、シングルエンド信号を差動信号に、またその逆に変換して、トランシーバーの送信機部及び受信機部とインターフェースするために、たとえば、（インピーダンス整合回路に加えて）バランなどの平衡装置（バランシング装置）を利用する。これによって、構成要素のサイズ（大きさ）、コスト、及び挿入損失が大きくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】（追って補充）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そのような応用例及び周波数に適切なバランは、典型的には、複数のインダクター（コイル）及びコンデンサーを必要とするインダクター−コンデンサー（LC）回路を備えている。かかるバランは、「集中素子バラン」と呼ばれる場合がある。含まれるインダクター及びコンデンサーの数が少ないほど、一般に、バランの空間が小さくなり、及び、バランのコストが低くなる。このため、LC素子を可能な限り少なくして十分なバラン機能を実現するための設計努力がなされている。ここで、LC素子とは、典型的にはインダクターまたはコンデンサーとして実施されるリアクタンス（またはサセプタンス）を指している。しかしながら、一般に、従来のバランは、格子型バランに見られるように少なくとも４つのLC素子を必要とし、典型的には、５つ以上のLC素子を必要とする。LC素子の数が多くなるほど、実装が難しくなり、典型的には、損失がより多くなり、かつ、必要な面積が大きくなる。格子型バランにおいても、４つのLC素子は、２つのインダクター及び２つのコンデンサーを備えている必要がある。これは、一方のタイプのLC素子を、他方のタイプのLC素子と同程度に簡単にまたは正確に実装することできない技術の場合には問題がありえ、あるいは、空間の節約（すなわちコンパクト化）や高性能化（たとえば、高いＱ（quality factor）や望ましない結合効果による劣化が小さいことなど）には貢献しない。さらに、格子型バランは、平衡ポートと不平衡ポート間のDCブロッキング（直流阻止）能力を有していない。したがって、少なくとも３つの要素が全てコンデンサーであるかまたは全てインダクターであるところのわずか４つのLC素子しか有しない集中素子バランが必要とされている。
【課題を解決するための手段】
【０００７】
代表的な１実施形態では、バランは、シングルエンド信号を与えるように構成された不平衡ポートと、該不平衡ポートと内部ノードの間に接続された第１のコンデンサーと、該内部ノードと平衡ポートの第１の差動端子の間に接続されたインダクターと、第１の差動端子とグランド（接地）の間に接続された第２のコンデンサーと、該内部ノードと該平衡ポートの第２の差動端子の間に接続された第３のコンデンサーを備えている。
【０００８】
別の代表的な実施形態では、バランは、シングルエンド信号を与えるように構成された不平衡ポートと、該不平衡ポートと内部ノードの間に接続された第１のインダクターと、該内部ノードと平衡ポートの第１の差動端子の間に接続されたコンデンサーと、第１の差動端子とグランド（接地）の間に接続された第２のインダクターと、該内部ノードと該平衡ポートの第２の差動端子の間に接続された第３のインダクターを備えている。
【０００９】
別の代表的な実施形態では、４つのLC素子から構成されるバランは、グランド（接地）を基準としたシングルエンド端子を有して、シングルエンド信号を与えるように構成された不平衡ポートと、差動信号を与えるように構成された第１及び第２の差動端子を有する平衡ポートと、第１の差動端子と第２の差動端子の間に接続された第１の直列共振LC回路と、該シングルエンド端子とグランド（接地）の間に接続された第２の直列共振LC回路を備えている。第１の直列共振LC回路は、第１のタイプの第１の要素と、該第１の要素に直列に接続された第２のタイプの１つの要素を備えている。第２の直列共振LC回路は、該第１のタイプの第２及び第３の要素と、これらの要素に直列に接続された該第２のタイプの該１つの要素を備え、該第１のタイプの該第２の要素は、該シングルエンド端子と該第２のタイプの該一つの要素の間に接続され、該第１のタイプの該第３の要素は、該第２のタイプの該１つの要素とグランド（接地）の間に接続されている。該第２のタイプの該１つの要素は、該第１及び第２の直列共振LC回路によって共有され、該第１の差動端子は、該第２のタイプの該１つの要素と該第１のタイプの該第３の要素の間に接続されている。
【００１０】
別の代表的な実施形態では、バランは、シングルエンド信号を与えるように構成された不平衡ポートと、該不平衡ポートと内部ノードの間に接続された第１のサセプタンス要素であって、物理的に実現可能なLC素子から構成された第１のサセプタンス要素と、該内部ノードと平衡ポートの第１の差動端子との間に接続されたリアクタンス要素と、第１の差動端子とグランド（接地）の間に接続された第２のサセプタンス要素と、該内部ノードと該平衡ポートの第２の差動端子との間に接続された第３のサセプタンス要素を備えている。該不平衡ポートは、第１の複素ポートインピーダンスを有する１つのシングルエンド端子を有しており、該平衡ポートは、各々が第２の複素ポートインピーダンスを有する複数の差動端子を有している。
【図面の簡単な説明】
【００１１】
例示の実施形態は、添付の図面を参照して以下の詳細な説明を読むことによって最も良く理解される。図面中の種々の特徴ないし構造は必ずしも一律の縮尺では描かれてないことに留意されたい。実際に、説明を明確にするために、寸法を随意に大きくしたり小さくしたりしている場合がある。妥当かつ有用な場合には、同じ参照番号は同じ要素を指している。
【図１】デュプレクサ及びトランシーバーを備えるトランシーバー回路のブロック図である。
【図２】図１のデュプレクサ内の受信フィルターの一部の簡略化した回路図である。
【図３Ａ】代表的な１実施形態による、４LC素子バランを示す簡略化した回路図である。
【図３Ｂ】代表的な１実施形態による、４LC素子バランを示す簡略化した回路図である。
【図４Ａ】代表的な別の実施形態による、４LC素子バランを示す簡略化した回路図である。
【図４Ｂ】代表的な１実施形態による、４LC素子バランを示す簡略化した回路図である。
【図５】代表的な１実施形態による、複素ポートインピーダンスを有する４LC素子バランを示す簡略化した回路図である。
【図６Ａ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図６Ｂ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図６Ｃ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図６Ｄ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図６Ｅ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図６Ｆ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図６Ｇ】代表的な１実施形態による、バランのシミュレートとした性能パラメータを示すグラフである。
【図７】代表的な１実施形態による、複数のバランを備えるプッシュプル増幅器を示す簡略化した回路図である。
【発明を実施するための形態】
【００１２】
以下の詳細な説明では、本教示を十分に理解できるようにするために、限定ではなく説明を目的として、特定の細部を開示しているいくつかの代表的な実施形態が説明されている。しかしながら、本明細書及び図面に開示されている特定の細部とは異なるが本教示にしたがう他の実施形態も、添付の特許請求の範囲内に入ることが本開示を利用できる当業者には明らかであろう。さらに、それらの代表的な実施形態の説明が不明瞭にならないようにするために、周知の装置及び方法の説明は省略されている場合がある。そのような方法及び装置が本教示の範囲内にあることは明らかである。
【００１３】
図面並びに図面に描かれている種々の要素は一律の縮尺では描かれていないことが理解されよう。さらに、「の上」、「の下」、「最上部」、「底部」、「より上」、「より下」などの相対的な語が、添付の図面に記載されているような、種々の要素の互いに対する関係を記述するために使用されている。これらの相対的な語は、図面に示されている向き以外にも、装置（またはデバイス）及び／または要素の種々の異なる向きを含むことを意図していることが理解されよう。たとえば、図面中で装置（またはデバイス）が上下に反転された場合には、たとえば、別の要素の「の上」にあるものとして記述されていたある要素は、今や、該別の要素の下にあるであろう。
【００１４】
一般に、種々の実施形態によれば、４つのLC素子（または４つのLC要素）からなるバランが提供される。以下では、不平衡ポート及び平衡ポートにおいて純実数ポートインピーダンスを有する（すなわちポートインピーダンスが実数部だけを含む）バランに関して、基本的な回路と対応する利点を説明するが、これは、実際の応用例ではよくあるケースである。しかしながら、それらの回路は純実数ポートインピーダンスに限定されないことが理解されよう。したがって、（いくつかの応用例では有用でありうる）不平衡ポート及び平衡ポートにおいて任意の複素インピーダンスを有するバランの説明も提供される。バラン回路のディメンジョニング（dimensioning）を、後述する、純実数ポートインピーダンス並びに複素ポートインピーダンスに関する式を用いて得ることができる。さらに、プッシュプル増幅器などの応用例に使用できる、DC供給を可能にする構成におけるバラン回路の例も提供される。
【００１５】
種々の実施形態によれば、純実数ポートインピーダンスの場合には、バランは、差動信号用の平衡ポートを提供するための第１の直列共振LC回路を備えており、該LC回路は、該平衡ポートの差動端子の間に直列に接続された第１のタイプの第１の要素及び第２のタイプの１つの要素を備えている。該バランはまた、シングルエンド信号用の不平衡ポートを提供するための第２の直列共振LC回路を備えており、該LC回路は、該第１のタイプの第２及び第３の要素と該第２のタイプの該１つの要素を備えており、該第２の及び第３の要素と該１つの要素は、該不平衡ポートのシングルエンド端子とグランド（接地）との間に直列に接続されている。該第１のタイプの該第２の要素を、該シングルエンド端子と該第２のタイプの該１つの要素の間に接続することができ、該第１のタイプの該第３の要素を、該第２のタイプの該１つの要素とグランド（接地）の間に接続することができ、該差動端子のうちの１つを、該第１のタイプの該第３の要素と該第２のタイプの該１つの要素の間に接続することができる。特に、該第２のタイプの該１つの要素は、該第１及び該第２の直列共振LC回路によって共有される。
【００１６】
上記の格子型バランと比較すると、種々の実施形態によるバランは１つのタイプのLC素子を最小限にする。これは、そのタイプのLC素子の実装ないし実施が、難しく及び／または過度の空間を占め及び／または高性能に影響を与える場合に有益である。特に、格子型バランは、基本的に、結合されていないローパスフィルター及びハイパスフィルターを使用するが、本明細書で説明している種々の実施形態は、２つの電気的に結合されたLC直列共振回路を使用する。
【００１７】
図１は、デュプレクサ及びトランシーバーを備えるトランシーバー回路のブロック図である。図１において、トランシーバー回路１００は、デュプレクサ１３０を介して共通のアンテナ１２０に接続されたトランシーバー１１０を備えている。トランシーバー１１０は、アンテナ１２０に送信信号を送信するための送信機部１１０Tx、及び、アンテナ１２０からの受信信号を受信するための受信機部１１０Rxを備えている。送信機部分１１０Txは、デュプレクサ１３０内の送信フィルター（Txフィルター）１３１に接続されており、受信機部分１１０Rxは、デュプレクサ１３０内の受信フィルター（Rxフィルター）１３２に接続されており、送信フィルター１３１及び受信フィルター１３２を、たとえば、FBARフィルターやSMR型BAWフィルターとすることができる。送信フィルター１３１及び受信フィルター１３２は、送信フィルター１３１及び受信フィルター１３２が、共通のアンテナ１２０と互いに他方のフィルター（すなわち、フィルター１３２に対してはフィルター１３１、フィルター１３２に対してはフィルター１３１）との間で不適合な回路網（たとえば、インピーダンス不整合回路網）として動作しないことを確保するために、アンテナインピーダンス整合回路（整合回路は整合ネットワークともいう）１２５を介して共通のアンテナ１２０に接続されている。アンテナインピーダンス整合回路１２５を、たとえば、受信フィルター１３２とアンテナ１２０の共通の接続ポイントと伝送ラインと送信フィルター１３１との間に接続されて、グランドまたは伝送ラインに接続したシャントインダクタとすることができるが、これ以外の実施態様もありうる。
【００１８】
差動入力端子及び差動出力端子を有する受信機部及び送信機部に関して述べたように、受信機部１１０Rxは典型的には差動入力信号を必要とするので、受信フィルター１３２によって提供されるシングルエンド出力信号はバラン１４０を通過する。ここで、バラン１４０は、シングルエンド信号を差動信号に変換し、受信フィルター１３２のシングルエンド出力端子と受信機部１１０Rxの差動入力端子に関してインピーダンス整合を提供する整合バランである。
【００１９】
図２は、図１のデュプレクサ１３０内の例示的な受信フィルター１３２の一部の簡略化した回路図である。図示の例では、受信フィルター１３２は、複数のFBARを含むFBAR受信フィルターであり、説明のために、典型的な直列FBAR２３１及び２３２、及び、典型的なシャントFBAR（分岐FBAR）２３３及び２３４を含むはしご形フィルターとして示されており、それらのFBARは直列に接続されたインダクター（不図示）を有していてもよい。もちろん、受信フィルター１３２は、直列FBA及び／またはシャントFBARの他の数及び組み合わせを含むことができ、及び／または、他のタイプのフィルターまたはシングルエンド電気装置もしくは差動電気装置を提供することができる。受信フィルター１３２は、受信フィルター１３２の最後のFBAR（FBAR２３２）とシングルエンド端子２３６との間に直列に接続されたインピーダンス整合回路２３５をさらに備えている。インピーダンス整合回路２３５は、たとえば、直列接続されたインダクターを備えることができる。基準となるグランド（基準接地）に関連するシングルエンド端子２３６のインピーダンス（たとえば約５０オーム）は、典型的なインピーダンス２３７によって示されている。インピーダンス２３７は、受信フィルター１３２とバラン１４０が互いに接続されているときには現れないであろうことに注目されたい。
【００２０】
図３Ａは、代表的な１実施形態による、４つのLC素子からなるバラン（以下、４LC素子バランという）を示す簡略化した回路図である。
【００２１】
図３Ａにおいて、バラン３００Ａは、不平衡ポート３１０及び平衡ポート３２０を有しており、説明を簡単にするために、それらのポートは、純実数ポートインピーダンスを有している（すなわち、ポートインピーダンスが実数部のみを有している）ものとする。不平衡ポート及び平衡ポートが複素インピーダンスを有しているより複雑な状況については、図５を参照して後述する。不平衡ポート３１０は、グランド（接地）を基準とするシングルエンド端子３０１を有しており、抵抗３５１で示されているように基準インピーダンスRa（たとえば約５０オーム）を有している。平衡ポート３２０は、第１の差動端子３０２及び第２の差動端子３０３を有しており、それらの端子の各々は、抵抗３５２、３５３によってそれぞれ示されているように、グランドを基準としたときに基準インピーダンスRb（たとえば、約５０オームまたは約１００オーム(差動)）を有している。
【００２２】
バラン３００Ａは、基準接地に接続するためのオプションのグランド端子（接地端子ともいう。不図示）を平衡ポート３２０に有することもできる。該グランド端子は、平衡ポート３２０が不完全差動回路（完全には差動回路ではない回路）に取り付けられているとき、または、平衡ポート３２０が不完全差動信号（完全には差動信号ではない信号）によって駆動されるときに、不平衡電流が流れることができるようにするために必要とされる。一般に、該オプションのグランド端子は、平衡ポート３２０が完全に差動的に駆動されるときには接続されない。該グランド端子はまた、たとえば、図３Ｂを参照して後述するように、応用例によってDC供給が必要されるときにも必要とされる。
【００２３】
例示的な構成では、シングルエンド信号を受信するために、不平衡ポート３１０のシングルエンド端子３０１を、たとえば、フィルター回路（たとえば、デュプレクサ１３０のFBA受信フィルター１３２）やアンテナ回路（たとえば、平衡フィルター回路が後続するアンテナ１２０）などの電気回路の不平衡ポートに接続することができる。差動信号を出力するために、平衡ポートの第１の差動端子３０２及び第２の差動端子３０３を、たとえば、トランシーバーの平衡ポート（たとえば、トランシーバー１１０の受信機部１１０Rx）または平衡フィルター回路に接続することができる。また、シングルエンド端子３０１に提供される信号を、受信フィルターからの無線周波数（RF）信号とすることができる。しかしながら、バラン３００Ａはこの応用例に限定されず、バラン３００Ａを用いて、種々のタイプの平衡電気装置と不平衡電気装置間で、シングルエンド信号を差動信号に変換し、またその逆の変換をすることができる。
【００２４】
バラン３００Ａは、４つのLC素子を備えており、そのうちの３つの素子は一方のタイプのLC素子（コンデンサー）であり、他の１つの素子は他方のタイプのLC素子（インダクター）である。具体的には、バラン３００Ａは、第１のコンデンサー３１１、第２のコンデンサー３１２、第３のコンデンサー３１３、及びインダクター３１４を備えている。一般に、「コンデンサー」は、静電容量値（キャパシタンス値）を有する任意の２ポート素子を含むことが意図されており、「インダクター」は、インダクタンス値を有する任意の２ポート素子を含むことが意図されている。図示の実施形態では、第１のコンデンサー３１１は、不平衡ポート３１０のシングルエンド端子３０１と内部ノード３１５との間に接続されており、内部ノード３１５は、インダクター３１４と第３のコンデンサー３１３の間に配置されている。インダクター３１４は、内部ノード３１５と平衡ポート３２０の第１の差動端子３０２との間に接続されている。第２のコンデンサー３１２は、第１の差動端子３０２とグランドの間に接続されている。第３のコンデンサー３１３は、内部ノード３１５と平衡ポート３２０の第２の差動端子３０３との間に接続されている。一般に、コンデンサーは、DCブロック（すなわち直流を阻止する手段）として作用し、そのため、バラン３００Ａには追加の阻止コンデンサー（結合コンデンサーともいう）は必要ではない。種々の実施形態において、第１〜第３のコンデンサー３１１〜３１３のうちの１以上のコンデンサーを、バラン３００Ａが接続される平衡回路及び／または不平衡回路（たとえば受信フィルター１３２）内に実施ないし実装することができる。具体的には、たとえば、第１のコンデンサー３１１を、受信フィルター１３２の直列共振器として実施することができ、該直列共振器は、たとえば、該フィルターの通過帯域にはない共振周波数を有するFBARとして実現され、これによって、該共振器が該通過帯域において主に容量性のものとして挙動するようにすることができる。同様に、種々の実施形態において、インダクター３１４を、バラン３００Ａが接続される平衡回路及び／または不平衡回路内に実施ないし実装することができる。
【００２５】
図示の実施形態では、インダクター３１４及び第３のコンデンサー３１３は、第１の直列共振LC回路を形成し、平衡ポート３２０の第１の差動端子３０２及び第２の差動端子３０３に差動信号を与える。第１のコンデンサー３１１、インダクター３１４、及び第２のコンデンサー３１２は、グランドに接続された（またはグランドに対する）第２の直列共振LC回路を形成し、不平衡ポート３１０のシングルエンド端子３０１にシングルエンド信号を与える。第１及び第２の直列共振LC回路のいずれも、共通のインダクター３１４によって結合されている。
【００２６】
説明の便宜上、第１のコンデンサー３１１は第１の静電容量値C1を有し、第２のコンデンサー３１２は第２の静電容量値C2を有し、第３のコンデンサー３１３は第３の静電容量値C3を有しているものとする。１実施形態では、第１のコンデンサー３１１の第１の静電容量値C1は、第２のコンデンサー３１２の第２の静電容量値C2に実質的に等しく、第２の静電容量値C2は、第３のコンデンサー３１３の第３の静電容量値C3の２倍に実質的に等しい。本開示全体を通じて、「実質的に」という用語は、実際の値及び関係が、計算された理想的な値及び関係とはわずかに異なりうることを示すために使用されているが、これは、当業者には理解されるように、物理的に実現する際に、たとえば、寄生効果などに起因する偏差を考慮するためである。
【００２７】
第３の静電容量値C3は、下記の式（１）にしたがって実質的に決定される。式（１）において、ωは２πｆに等しく、ｆはバラン３００Ａの目標設計周波数であり、該目標設計周波数は、応用例の動作周波数に依存し、したがって、与えられる信号の周波数に依存する。すなわち、目標設計周波数は、バラン３００Ａが該目標設計周波数に合わせて設計されるところの周波数であり、動作周波数は、バラン３００Ａを適用できる周波数範囲である。目標設計周波数は１つの周波数であり、動作周波数は、一般に、上記した例示的な周波数帯などの周波数帯である。さらに、式（１）に関して、Raは、グランドを基準としたシングルエンド端子３０１のインピーダンスであり、Rbは、グランドを基準とした第１の差動端子３０２及び第２の差動端子３０３の各々のインピーダンスである。
【数１】
2014239425.tif 000003
【００２８】
たとえば、インピーダンスRa及びインピーダンスRbの各々を約５０オームとすることができる。ただし、それらのインピーダンス値を、任意の特定の状況に対して固有の利益を提供するために、または、種々の実施における応用例に固有の設計要件を満たすために変更することができる。
【００２９】
インダクター３１４はインダクタンス値L1を有し、L1を、下記の式（２）にしたがって実質的に決定することができる。
【数２】
2014239425.tif 000004
【００３０】
薄膜技術を含むいくつかの半導体技術によれば、小さなサイズのコンデンサーが実現可能である。たとえば、相補型金属酸化膜半導体（CMOS）（ゲート静電容量）及び（たとえば共振器を実施するための）FBARなどの技術では、コンデンサーは、一般に、インダクターよりも実施が簡単でかつより安定して実施でき、典型的には、より小さい領域内でより良好な性能（たとえば、Qがより大きい）を示す。したがって、一般的に、そのような技術において、３つのコンデンサー（第１〜第３のコンデンサー３１１〜３１３）とただ１つのインダクター（インダクター３１４）を使用することによって、バラン３００Ａを実施するのに必要な物理的な空間の大きさが小さくなる。さらに、コンデンサーのＱがより高いために、バラン３００Ａの挿入損失が小さくなる。
【００３１】
第１〜第３のコンデンサー３１１〜３１３の各々は正の静電容量値を有し、かつ、インダクター３１４は正のインダクタンス値を有しており、したがって、それらは物理的に実現可能である。このため、バラン３００Ａのスタンドアローンでの（すなわち、単独または独立型としての）実施が可能であり、その場合、バラン３００Ａを、任意の（インピーダンス整合した）不平衡入力／出力と任意の平衡出力／入力間に接続することができる。バラン３００Ａが接続される他の部品もしくは構成要素に関する、または、応用例自体に関する制限要件はない。さらに、バラン３００Ａは、該バランが、インピーダンス整合を提供し、並びに、不平衡ポート３１０における不平衡信号と平衡ポート３２０における平衡信号との間のモード変換を提供するという点で、整合バランである。たとえば、グランドを基準とするシングルエンド端子３０１のインピーダンスを、フィルターまたは他のシングルエンド電気装置のシングルエンド端子（たとえばシングルエンド端子２３６）のインピーダンスに整合させることができ、第１の差動端子３０２と第２の差動端子３０３との間の差動インピーダンスを、トランシーバーの受信機部（たとえば受信機部１１０Rx）または他の差動電気装置の差動入力端子のインピーダンスに整合させることができる。
【００３２】
平衡から不平衡への変換に関しては、バラン３００Ａは、たとえば、当業者には明らかであろう単純な数学方程式を用いた適切なディメンジョニング（dimensioning）によって、不平衡ポート３１０と平衡ポート３２０との間の任意の純実数ポートインピーダンス変換を可能にする。したがって、バラン３００Ａを使用する場合には、たとえば追加のインピーダンス変換回路は不要であり、これによって、回路実装面積（たとえばICダイ面積）が節約され、及び、一般的に、インピーダンス変換を必要とするアプリケーションにおける全体的な損失が改善される。
【００３３】
種々の実施形態において、バラン３００Ａが必要とするインダクターは１つだけであるので、FBARフィルター及びバランをより小さなパッケージに収容することが可能である。これは、第１〜第３のコンデンサー３１１〜３１３の一部または全てがFBARフィルターダイ内に作製されるときに特に当てはまる。この結果、サイズ（大きさ）及びコストが小さくなり、かつ、挿入損失が改善される。たとえば、バラン３００Ａを備えているデュプレクサを、２．０ｍｍ×１．６ｍｍのフォームファクター（物理的形状ないし大きさ）に収容することができるが、これは、ハンドセット用デュプレクサに要求される次世代のサイズ減少にかなうものである。
【００３４】
図３Ｂは、代表的な１実施形態による、４LC素子バランを示す簡略化した回路図である。
【００３５】
図３Ｂにおいて、バラン３００Ｂは、（たとえば応用例によって要求される）ＤＣ供給が可能なように構成されている点を除けばバラン３００Ａと似ている。すなわち、バラン３００Ｂは、第１のコンデンサー３１１、第２のコンデンサー３１２、第３のコンデンサー３１３、及びインダクター３１４（RF部分）に加えて、内部ノード３１５と第２の差動端子３０３の間に、第３のコンデンサー３１３に並列に接続されたバイパスインダクター３１８を備えている。バイパスインダクター３１８は、DC供給接点３０８を介するDC（直流）供給を可能にする。該接点も内部ノード３１５に接続している。一般に、バイパスインダクター３１８は、DC信号に対しては短絡を、AC（交流）信号に対しては開路を、それぞれ効果的に提供する。バイパスインダクター３１８を、たとえば、同じ基板上にまたは外部の構成要素として、バラン回路内に実装することができる。代替の構成では、DC供給接点３０８を、第１の差動端子３０２または第２の差動端子３０３と一致させることができる。さらに、RF部とDC部とを互いに分離するために供給用インダクター（不図示。給電用インダクターともいう）を追加して、バラン回路が、該バランの動作周波数範囲においてDC源によって負荷をかけられないようにすることができ、また、DC供給接点３０８におけるDC経路からの振動ないし変動を抑圧するために、阻止コンデンサー（不図示）を追加することができる。
【００３６】
図４Ａは、別の代表的な実施形態による４LC素子バランを示す簡略化した回路図である。
【００３７】
図４Ａにおいて、バラン４００Ａは、不平衡ポート４１０及び平衡ポート４２０を備えており、説明を簡単にするために、これらのポートは、純実数ポートインピーダンスを有しているものとする。不平衡ポート４１０は、グランドを基準とするシングルエンド端子４０１を備えており、かつ、抵抗４５１で示されているように、基準インピーダンスRa（たとえば約５０オーム）を有している。平衡ポート４２０は、第１の差動端子４０２及び第２の差動端子４０３を有しており、それらのポートの各々は、抵抗４５２、４５３でそれぞれ示されているように、グランドを基準としたときに基準インピーダンスRb（たとえば、約５０オームまたは約１００オーム(差動)）を有している。バラン４００Ａは、基準接地に接続するためのオプションのグランド端子（接地端子。不図示）を平衡ポート４２０に有することもできる。該グランド端子は、平衡ポート４２０が不完全差動回路（完全には差動回路ではない回路）に取り付けられているとき、または、平衡ポート４２０が不完全差動信号（完全には差動信号ではない信号）によって駆動されるときに、不平衡電流が流れることができるようにするために必要とされる。一般に、該オプションのグランド端子は、平衡ポート４２０が完全に差動的に駆動されるときには接続されない。該グランド端子はまた、たとえば、図４Ｂを参照して後述するように、応用例によってDC供給が必要されるときにも必要とされる。
【００３８】
例示的な構成では、シングルエンド信号を受信するために、不平衡ポート４１０のシングルエンド端子４０１を、たとえば、フィルター回路（たとえば、デュプレクサ１３０のFBA受信フィルター１３２）やアンテナ回路（たとえば、平衡フィルター回路が後続するアンテナ１２０）などの電気回路の不平衡ポートに接続することができる。差動信号を出力するために、平衡ポート４２０の第１の差動端子４０２及び第２の差動端子４０３を、たとえば、トランシーバーの平衡ポート（たとえば、トランシーバー１１０の受信機部１１０Rx）または平衡フィルター回路に接続することができる。また、シングルエンド端子４０１に提供される信号を、受信フィルターからのRF信号とすることができる。しかしながら、バラン４００Ａはこの応用例に限定されず、バラン４００Ａを用いて、種々のタイプの不平衡電気装置と平衡電気装置間で、シングルエンド信号を差動信号に変換し、またその逆の変換をすることができる。
【００３９】
バラン３００Ａと同様に、バラン４００Ａは４つのLC素子だけを備えており、４つの素子のうちの３つは一方のタイプのLC素子であり、４つの素子の１つだけが他方のタイプのLC素子である。しかしながら、バラン４００Ａには、３つのインダクターと１つのコンデンサーがある。具体的には、バラン４００Ａは、第１のインダクター４１１、第２のインダクター４１２、第３のインダクター４１３、及びコンデンサー４１４を備えている。バラン４００Ａは、インダクターをコンデンサーよりもより好適に実施できる技術にとって有益でありえ、または、（たとえば表面実装デバイス（SMD）部品を用いた）スタンドアローンでの実施の場合に好適でありうる。
【００４０】
図示の実施形態では、第１のインダクター４１１は、不平衡ポート４１０のシングルエンド端子４０１と内部ノード４１５との間に接続されており、内部ノード４１５は、コンデンサー４１４と第３のインダクター４１３の間に配置されている。コンデンサー４１４は、内部ノード４１５と平衡ポート４２０の第１の差動端子４０２との間に接続されている。第２のインダクター４１２は、第１の差動端子４０２とグランド（接地）の間に接続されている。第３のインダクター４１３は、内部ノード４１５と、平衡ポート４２０の第２の差動端子４０３との間に接続されている。種々の実施形態において、第１〜第３のインダクター４１１〜４１３のうちの１以上のインダクターを、バラン４００Ａが接続される平衡回路及び／または不平衡回路（たとえば受信フィルター１３２）内に実施ないし実装することができる。具体的には、たとえば、第１のインダクター４１１を、受信フィルター１３２のワイヤボンドとみなすことができる。同様に、種々の実施形態において、コンデンサー４１４を、バラン４００Ａが接続される平衡回路または不平衡回路内に実施ないし実装することができる。
【００４１】
図示の実施形態では、コンデンサー４１４及び第３のインダクター４１３は、第１の直列共振LC回路を形成し、該回路は、平衡ポート４２０の第１の差動端子４０２及び第２の差動端子４０３に差動信号を与える。第１のインダクター４１１、コンデンサー４１４、及び第２のインダクター４１２は、グランドに接続された（またはグランドに対する）第２の直列共振LC回路を形成し、該回路は、不平衡ポート４１０のシングルエンド端子４０１にシングルエンド信号を与える。第１及び第２の直列共振LC回路のいずれも、共通のコンデンサー４１４によって結合されている。
【００４２】
説明の便宜上、第１のインダクター４１１は第１のインダクタンス値L1を有し、第２のインダクター４１２は第２のインダクタンス値L2を有し、第３のインダクター４１３は第３のインダクタンス値L3を有し、コンデンサー４１４は静電容量値C1を有しているものとする。１実施形態では、第１のインダクター４１１の第１のインダクタンス値L1は、第２のインダクター４１２の第２のインダクタンス値L2に実質的に等しい。第２のインダクタンス値L2は、下記の式（３）にしたがって実質的に決定される。式（３）において、ωは２πｆに等しく、ｆはバラン４００Ａの目標設計周波数であって、上記のように、該目標設計周波数は、応用例の動作周波数に依存し、したがって、与えられる信号の周波数に依存する。
【数３】
2014239425.tif 000005
【００４３】
第３のインダクタンス値L3は、下記の式（４）にしたがって実質的に決定される。式（４）において、Raは、グランドを基準としたシングルエンド端子４０１のインピーダンスであり、Rbは、グランドを基準とした第１の差動端子４０２及び第２の差動端子４０３の各々のインピーダンスである。
【数４】
2014239425.tif 000006
【００４４】
コンデンサー４１４の静電容量値C1を、下記の式（５）にしたがって実質的に決定することができる。
【数５】
2014239425.tif 000007
【００４５】
一般に、３つのインダクター（第１〜第３のインダクター４１１〜４１３）及び１つのコンデンサー（コンデンサー４１４）を使用することによって、たとえばワイヤボンド技術を使用するモジュール内の物理的な空間の大きさが小さくなる。なぜなら、ワイヤボンドのインダクタンスを用いて、必要なインダクタンス値のうちの１以上のインダクタンス値の少なくとも一部を実現することができるからである。さらに、SMDを用いた実装は、よりロバスト（頑強）で再現可能性がより高いものでありうる。なぜなら、直列インダクターは、直列コンデンサーよりも（たとえばはんだパッドによる）寄生の影響を受けにくく、また、対応する値をわずかに調整することによって補償するのがより簡単だからである。また、３つのインダクター（第１〜第３のインダクター４１１〜４１３）及び１つのコンデンサー（コンデンサー４１４）を使用することは、たとえばマイクロ波用途（たとえばレーダー）にとって有利である。なぜなら、この周波数範囲では、一般に、インダクターの方がコンデンサーよりも実施するのが容易だからである。
【００４６】
第１〜第３のインダクター４１１〜４１３の各々及びコンデンサー４１４は、正の値を有し、したがって、それらは物理的に実現可能である。このため、バラン４００Ａのスタンドアローンでの実施が可能であり、その場合、バラン４００Ａを、任意の（インピーダンス整合した）不平衡入力／出力と任意の平衡出力／入力間に接続することができる。バラン４００Ａが接続される他の部品もしくは構成要素に関する、または、応用例自体に関する制限要件はない。さらに、バラン４００Ａは、該バランが、インピーダンス整合を提供し、並びに、不平衡ポート４１０における不平衡信号と平衡ポート４２０における平衡信号との間のモード変換を提供するという点で、整合バランである。たとえば、グランドを基準とするシングルエンド端子４０１のインピーダンスを、フィルターのシングルエンド端子（たとえばシングルエンド端子２３６）のインピーダンスに整合させることができ、第１の差動端子４０２と第２の差動端子４０３との間の差動インピーダンスを、トランシーバーの受信機部（たとえば受信機部１１０Rx）の差動端子のインピーダンスに整合させることができる。
【００４７】
平衡から不平衡への変換に関しては、バラン４００Ａは、たとえば、当業者には明らかであろう単純な数学方程式を用いた適切なディメンジョニング（dimensioning）によって、不平衡ポート４１０と平衡ポート４２０との間の任意の純実数ポートインピーダンス変換を可能にする。したがって、バラン４００Ａを使用する場合には、たとえば追加のインピーダンス変換回路は不要であり、これによって、回路実装面積（たとえばICダイ面積またはPCB面積）が節約され、及び、一般的に、インピーダンス変換を必要とするアプリケーションにおける全体的な損失が改善される。
【００４８】
図４Ｂは、代表的な１実施形態による、４LC素子バランを示す簡略化した回路図である。
【００４９】
図４Ｂにおいて、バラン４００Ｂは、（たとえば応用例によって要求される）ＤＣ供給が可能なように構成されている点を除けばバラン４００Ａと似ている。すなわち、バラン４００Ｂは、第１のインダクター４１１、第２のインダクター４１２、第３のインダクター４１３、及びコンデンサー４１４（RF部分）に加えて、内部ノード４１５と第１の差動端子４０２の間に、コンデンサー４１４に並列に接続されたバイパスインダクター４１８を備えている。バイパスインダクター４１８は、第２のインダクター４１２に接続しているDC供給接点４０８を介するDC（直流）供給を可能にする。バイパスインダクター４１８を、たとえば、同じ基板上にまたは外部の構成要素として、バラン回路内に実装することができる。代替の構成では、DC供給接点を、内部ノード４１５または第１の差動端子４０２または第２の差動端子４０３と一致させることができ、その場合、第２のインダクター４１２はさらに、直列に接続された追加のDC阻止コンデンサー（不図示）を介して、RFグランド（RF接地）に接続されたノード４０８に接続される。さらに、RF部とDC部とを互いに分離するために供給用インダクター（不図示）を追加して、バラン４００Ｂが、該バランの動作周波数範囲においてDC源によって負荷をかけられないようにすることができ、また、DC供給接点４０８におけるDC経路からの振動ないし変動を抑圧するために、阻止コンデンサー（不図示）を追加することができる。
【００５０】
図５は、代表的な実施形態による、任意の複素ポートインピーダンスを含むように一般化された４LC素子バランを示す簡略化した回路図である。とりわけ、図５は、コンデンサー及び／またはインダクターの代わりの要素としてリアクタンスＸ及びサセプタンスＢを使用している。複素ポートインピーダンスを提供するために、基準インピーダンスZaをRa＋Xa×ｊ、ZbをRb＋Xb×ｊとすることができ、ここで、Ra及びRbは抵抗値であり、Xa及びXbはリアクタンスであり、ｊは虚数演算子である。
【００５１】
図５において、バラン５００は、複素ポートインピーダンスを有することができる不平衡ポート５１０及び平衡ポート５２０を備えている。不平衡ポート５１０は、グランドを基準とするシングルエンド端子５０１を備えており、かつ、インピーダンス５５１によって示されているように基準インピーダンスZaを有している。平衡ポート５２０は、第１の差動端子５０２及び第２の差動端子５０３を有しており、それらの端子の各々は、インピーダンス５５２、５５３によってそれぞれ示されているように、グランドを基準としたときに基準インピーダンスZbを有している。
【００５２】
バラン５００は、上記のように、リアクタンスＸ及びサセプタンスＢとして示されている４つのLC素子を備えている。具体的には、バラン５００は、第１のサセプタンス素子５１１、第２のサセプタンス素子５１２、第３のサセプタンス素子５１３、及びリアクタンス素子５１４を備えている。図示の実施形態では、第１のサセプタンス素子５１１は、不平衡ポート５１０のシングルエンド端子５０１と内部ノード５１５との間に接続されており、内部ノード５１５は、リアクタンス素子５１４と第３のサセプタンス素子５１３の間に配置されている。リアクタンス素子５１４は、内部ノード５１５と平衡ポート５２０の第１の差動端子５０２との間に接続されている。第２のサセプタンス素子５１２は、第１の差動端子５０２とグランド（接地）との間に接続されている。第３のサセプタンス素子５１３は、内部ノート５１５と平衡ポート５２０の第２の差動端子５０３との間に接続されている。種々の実施形態において、第１〜第３のサセプタンス素子５１１〜５１３及びリアクタンス素子５１４のうちの１以上の素子を、バラン５００が接続される平衡回路及び／または不平衡回路（たとえば受信フィルター１３２）内に実施ないし実装することができる。
【００５３】
説明の便宜上、第１のサセプタンス素子５１１は第１のサセプタンス値B1を有し、第２のサセプタンス素子５１２は第２のサセプタンス値B2を有し、第３のサセプタンス素子５１３は第３のサセプタンス値B3を有しているものとする。リアクタンス素子はリアクタンス値X0を有している。第１〜第３のサセプタンス値B1〜B3、及びリアクタンス値X0は、当業者には明らかであろう周知の数学方程式によって静電容量値及び／またはインダクタンス値に変換できる。種々の実施形態によれば、サセプタンスとリアクタンスの各々は物理的に実現可能なLC素子、すなわち、正の値を有するインダクターまたはコンデンサーである。上記のように、コンデンサー及びインダクターは、それらが正の値を有しているときにのみ物理的に実現可能であり、この点は、スタンドアローン（すなわち単独もしくは独立型）の回路として実施する場合に特に必要とされる。したがって、正の値を有するサセプタンス及び負の値を有するリアクタンスは、一般に、コンデンサーとして実現され、正の値を有するリアクタンス及び負の値を有するサセプタンスは、一般に、インダクターとして実現される。さらに、図５に示す回路及び後述する関係は、純実数インピーダンスを用いることによって、上記のバラン３００Ａ及び４００Ａ、並びに、対応する式（１）〜（５）をそれぞれ提供する。
【００５４】
図示の実施形態では、リアクタンス値X0は、第３のサセプタンス値B3の逆数に実質的に等しく、第２のサセプタンス値B2は、第３のサセプタンス値B3の２倍に実質的に等しい。第３のサセプタンス値B3は、下記の式（６）にしたがって実質的に決定される。式（６）において、Ybは、基準インピーダンスZbの逆数に等しく、Reは、特定ないし指定されている変数の実数部（をとること）を表している。また、式（６）中の正／負の符号（＋／−）は２つの回路を示しており、負の符号を正の符号の代わりに使用すると対応する相補回路が提供される。
【数６】
2014239425.tif 000008
【００５５】
第１のサセプタンス値B1は（その定義からして）、（図５には示されていない）第１のリアクタンス値X1の逆数の負の数に等しい。第１のリアクタンス値X1は、下記の式（７）にしたがって実質的に決定される。式（７）において、Imは、特定ないし指定されている変数の虚数部（をとること）を表している。
【数７】
2014239425.tif 000009
【００５６】
上記のように、図５に示す回路、及び、式（６）及び（７）を含む特定された関係を用いて、バラン３００Ａ及びそれの相補回路バラン４００Ａを提供することができる。たとえば、基準インピーダンスZa、Zbが共に５０オームであり、かつ、符号が正である式（６）が使用されるときは、リアクタンス値X0は約７０．７オームであり、第１のサセプタンス値B1は約２８mSであり、第２のサセプタンス値B2は約２８mSであり、第３のサセプタンス値B3は約１４mSである。周知の式を用いて、リアクタンス値X0を約５．２６nHのインダクタンス値L1に変換することができ、第１のサセプタンス値B1を約２．１０pFの第１の静電容量値C1に変換することができ、第２のサセプタンス値B2を約２．１０pFの第２の静電容量値C2に変換することができ、及び、第３のサセプタンス値B3を約１．０５pFの第３の静電容量値C3に変換することができる。対応する等価な相補回路は、符号が負である式（６）を使用することによって得られる。同じく基準インピーダンスZa、Zbが共に５０オームのときは、リアクタンス値X0は約−７０．７オームであり、サセプタンス値B1は約−２８mSであり、サセプタンス値B2は約−２８mSであり、サセプタンス値B3は約−１４mSである。リアクタンス値X0を約１．０５pFの静電容量値C1に変換することができ、第１のサセプタンス値B1を約２．７nHの第１のインダクタンス値L1に変換することができ、第２のサセプタンス値B2を約２．７nHの第２のインダクタンス値L2に変換することができ、及び、第３のサセプタンス値B3を約５．２６nHの第３のインダクタンス値L3に変換することができる。
【００５７】
図６Ａ〜図６Ｇは、代表的な１実施形態による、４LC素子バランの種々のシミュレートされた性能パラメータを示すグラフである。このシミュレーションでは、バラン３００Ａが、目標周波数２．１４０GHzを有するバンド１内の不平衡信号を受信した。バラン３００Ａは、上述のように構成されたものであって、式（１）及び（２）の関係を含み、Ra及びRbを５０オームと仮定したので、第１の静電容量値C1は約２．１０pFであり、第２の静電容量値C2は約２．１０pFであり、第３の静電容量値C3は約１．０５pFであり、インダクタンス値L1は約５．２６nHであった。後述の説明において、本技術分野では既知のように、バラン３００Ａの任意の２つのポート間を伝送する信号のパワー（電力）を示すためにSパラメータを使用しており、この場合、説明の便宜上、シングルエンド端子はポート１であり、第１の差動端子３０２はポート２であり、第２の差動端子３０３はポート３であり、それらのポートの各々はグランドを基準とする。
【００５８】
図６Ａの線５０１は、第１の差動端子３０２と第２の差動端子３０３との間の振幅不均衡を示しており、この場合、シングルエンド端子３０１、第１の差動端子３０２、及び第２の差動端子３０３はグランドを基準としている。横軸に、受信信号のGHz単位の周波数をとり、縦軸に、デシベル（dB）単位で表された大きさ（振幅）の差をとっている。具体的には、振幅不均衡は、シングルエンド端子３０１から第１の差動端子３０２までの第１の信号経路と、シングルエンド端子３０１から第２の差動端子３０３までの第２の信号経路間の大きさの差（すなわち、dB（S12）−dB（S13））である。理想的なバランでは、振幅不均衡はゼロdBであるが、これは、設計目標周波数２．１４０GHzにおけるバラン３００Ａによって満たされる。これは、バラン３００Ａによって提供される差動出力信号の振幅が、第１の差動端子３０２と第２の差動端子３０３間で実質的に均衡していることを示している。
【００５９】
図６Ｂの線５０２は、第１の差動端子３０２と第２の差動端子３０３との間の位相不均衡を示しており、この場合、シングルエンド端子３０１、第１の差動端子３０２、及び第２の差動端子３０３はグランドを基準としている。横軸に、受信信号のGHz単位の周波数をとり、縦軸に、度（°）単位の位相差をとっている。具体的には、位相不均衡は、シングルエンド端子３０１から第１の差動端子３０２までの第１の信号経路と、シングルエンド端子３０１から第２の差動端子３０３までの第２の信号経路間の位相ずれ（または移相）の差（すなわち、位相（S12）−位相（S13））である。理想的なバランでは、移相不均衡は＋／−１８０°であるが、これは、設計目標周波数２．１４０GHzにおけるバラン３００Ａによって満たされる。これは、バラン３００Ａによって提供される差動出力信号を形成している信号の位相が、実質的に１８０°ずれていることを示している。
【００６０】
図６Ｃの線５０３は、コモンモード除去比（CMRR）を示している。CMRRは、不平衡ポートに与えられた信号が平衡ポートにおけるコモンモード信号中に伝送するのを阻止するバランの傾向である。不平衡ポートは、グランドを基準とするシングルエンド端子３０１によって形成され、平衡ポートは、第１の差動端子３０２及び第２の差動端子３０３によって形成される。dBで表されるCMRR値が小さいほどバランの性能は高い。約−１５dBというCMRR値は、非理想の実際のバラン回路としては極めて良好である。図６Ｃでは、横軸に、受信信号のGHz単位の周波数をとり、縦軸に、第１の信号経路と第２の信号経路の（信号の）大きさの和と、第１の信号経路と第２の信号経路の（信号の）大きさの差とのdB単位で表された比（すなわち、dB（｜S13＋S12｜／｜S13−S12｜）をとっており、この場合、シングルエンド端子３０１、第１の差動端子３０２、及び第２の差動端子３０３はグランドを基準としており、第１の信号経路は、シングルエンド端子３０１から第１の差動端子３０２までであり、第２の信号経路は、シングルエンド端子３０１から第２の差動端子３０３までである。図６Ｃに示すように、CMRRは、設計目標周波数２．１４０GHzにおける理想的なシミュレーションにおいて無限の値に近づくが、これは、差動ポート３２０に与えられたコモンモード信号が、完全に抑圧され、このため、不平衡ポート３１０へと伝送することができないことを示している。
【００６１】
図６Ｄの線５０４及び５０５は、バラン３００Ａの挿入損失をdB単位で示しており、この場合、シングルエンド端子３０１、第１の差動端子３０２、及び第２の差動端子３０３はグランドを基準としている。挿入損失は、信号経路におけるパワー（電力）の損失である。図６Ｄにおいて、線５０４は、シングルエンド端子３０１から第１の差動端子３０２までの第１の信号経路の挿入損失（dB（S12））を示しており、線５０５は、シングルエンド端子３０１から第２の差動端子３０３までの第２の信号経路の挿入損失（dB（S13））を示している。理想的な場合、すなわち、無損失バランの場合は、各信号経路の挿入損失は−３dBであるが、これは、設計目標周波数２．１４０GHzにおけるバラン３００Ａによって満たされる。
【００６２】
図６Ｅの線５０６は、バラン３００Ａのリターンロス（反射損失ともいう）をdB単位で示しており、この場合、シングルエンド端子３０１、第１の差動端子３０２、及び第２の差動端子３０３はグランドを基準としている。リターンロスは、ここでは、入ってくるパワー（電力）に対する反射パワー（反射電力）の比をdB単位で表したものとして定義されている。具体的には、線５０６は、シングルエンド端子３０１におけるリターンロス（dB（S11））を示している。dB単位で表されるリターンロスが小さいほどバラン３００Ａの性能は高い。不平衡ポート（不平衡ポート３１０）については、典型的には、約−１２dBの値が必要である。
【００６３】
図６Ｆの線５０７は、バラン３００ＡのコモンモードリターンロスをdB単位で示しており、図６Ｇの線５０８は、バラン３００Ａの差動モードリターンロスをdB単位で示している。この場合、シングルエンド端子３０１、第１の差動端子３０２、及び第２の差動端子３０３はグランドを基準としている。コモンモードの場合の平衡ポート３２０のdB単位のリターンロスは、dB（０．５×（S33＋S22）＋０．５×（S32＋S23））として決定される。平衡ポートに与えられるコモンモード信号については、ゼロに近い値が必要とされるが、これは、設計目標周波数２．１４０GHzにおけるバラン３００Ａによって満たされる。さらに、差動モードの場合の平衡ポート３２０のdB単位のリターンロスは、dB（０．５×（S33＋S22）−０．５×（S32＋S23））として決定される。実際のバラン回路では、平衡ポート３２０に与えられる差動モード信号について、典型的には約−１２dBが必要であるが、これは、設計目標周波数２．１４０GHzにおけるバラン３００Ａによって満たされる。一般に、平衡ポート３２０における差動モードのリターンロスに関しては、dB単位で表されるリターンロスの値が小さいほど、バラン３００Ａの性能が高い。図６Ｇの線５０８は、該設計目標周波数における理想的なシミュレーションでは、リターンロスが無限の値に近づくことを示している。
【００６４】
上記のように、種々の実施形態によるバランを、本教示の範囲から逸脱することなく、任意の様々なRF回路を用いて実施することができる。たとえば、バランを、デュプレクサやトリプレクサ（triplexer）やクワッドプレクサ（quadplexer）やクィントプレクサ（quintplexer）などのマルチプレクサー回路内のポイントフィルター（point filter）及びフィルターを含むフィルターからのシングルエンド信号を変換するように構成することができる。バランが実装されているRF回路は、図７を参照して後述するプッシュプル増幅器などの増幅回路も含むことができる。さらに、上記のように、種々の実施形態によるバランは、不平衡信号から平衡信号に、並びに、平衡信号から不平衡信号にと、両方向にモードを変換することができる。
【００６５】
上記のように、種々の実施形態によるバランを、（たとえば、SMD部品を用いて）スタンドアローン装置（独立型もしくは単独の装置）として実施することができ、または、RF回路と一体化することができる。RF回路を、たとえば、１つのダイまたは複数のダイ、リッド（lid）及び／または単一もしくは複数の層基板から構成することができる。種々の実施例において、RF回路のダイは、（たとえば、複数の音響共振器を含む）フィルターダイ及び／または（たとえば、複数のトランジスタを含む）増幅器ダイを含むことができる。RF回路と一体化された構成では、バランを、ダイ内またはリッド内または単一もしくは複数の層基板内に、または、（たとえばSMDを用いて）基板の上面に実装することができ、または、それらの種々の組み合わせにおいて実装することができる。
【００６６】
図７は、代表的な１実施形態による、複数のバランを含むプッシュプル増幅器を示す簡略化した回路図である。上記のように、かかる応用例はDC（直流）供給能力を必要とするので、図示の例の複数のバランの各々は、DC供給ができるように構成されたバラン３００Ｂである。
【００６７】
図７において、プッシュプル増幅器６００は、第１のバラン３００Ｂ−１及び第２のバラン３００Ｂ−２を備えており、それらのバランの各々は、図３Ｂを参照して上述したように構成されている。すなわち、第１のバラン３００Ｂ−１は、不平衡ポート３１０−１のシングルエンド端子３０１−１と内部ノード３１５−１との間に接続された第１のコンデンサー３１１−１を備えており、該内部ノードは、インダクター３１４−１と第３のコンデンサー３１３−１の間に配置されている。インダクター３１４−１は、内部ノード３１５−１と平衡ポート３２０−１の第１の差動ノード３０２−１との間に接続されている。第２のコンデンサー３１２−１は、第１の差動ノード３０２−１とグランドの間に接続されている。第３のコンデンサー３１３−１は、内部ノード３１５−１と平衡ポート３２０−１の第２の差動ノード３０３−１との間に接続されている。バイパスインダクター３１８−１は、内部ノード３１５−１と第２の差動ノード３０３−１との間に、第３のコンデンサー３１３−１に並列に接続されている。同様に、第２のバラン３００Ｂ−２は、不平衡ポート３１０−２のシングルエンド端子３０１−２と内部ノード３１５−２との間に接続された第１のコンデンサー３１１−２を備えており、該内部ノードは、インダクター３１４−２と第３のコンデンサー３１３−２の間に配置されている。インダクター３１４−２は、内部ノード３１５−２と平衡ポート３２０−２の第１の差動ノード３０２−２との間に接続されている。第２のコンデンサー３１２−２は、第１の差動ノード３０２−２とグランドの間に接続されている。第３のコンデンサー３１３−２は、内部ノード３１５−２と平衡ポート３２０−２の第２の差動ノード３０３−２との間に接続されている。バイパスインダクター３１８−２は、内部ノード３１５−２と第２の差動ノード３０３−２との間に、第３のコンデンサー３１３−２に並列に接続されている。
【００６８】
プッシュプル増幅器６００はさらに、第１のバラン３００Ｂ−１の平衡ポート３２０−１及び第２のバラン３００Ｂ−２の平衡ポート３２０−２に接続された第１のトランジスタ６１０及び第２のトランジスタ６２０を備えている。たとえば、第１のトランジスタ６１０は、ベースが第１の差動ノード３０２−１に接続され、コレクタが第１の差動ノード３０２−２に接続され、エミッタがグランドに接続されたバイポーラ接合トランジスタ（BJT）として図示されており、第２のトランジスタ６２０は、ベースが第２の差動ノード３０３−１に接続され（したがってバイパスインダクター３１８−１に接続され）、コレクタが第２の差動ノード３０３−２に接続され（したがってバイパスインダクター３１８−２に接続され）、エミッタがグランドに接続されたBJTとして図示されている。第１及び第２のトランジスタ６１０、６２０はNPN形BJTとして図示されているが、それらのトランジスタを、本教示の範囲から逸脱することなく、PNP形BJTまたは種々のタイプの電界効果トランジスタ（FET）などの他のタイプのトランジスタとして実施することもできる。
【００６９】
第１のDC供給が、DC電圧源（直流電圧源）６３３によって第１のバラン３００Ｂ−１に提供される。該DC電圧源は、第１の供給用インダクター６３１を介して第１のバラン３００Ｂ−１のDC供給接点３０８−１に接続されている。第１の阻止コンデンサー６３２が、第１の供給用インダクター６３１とグランドの間に接続されている。追加のコンデンサー（不図示）を第１の阻止コンデンサー６３２に並列に含めることによって、DC経路からの望ましくない振動ないし変動をより良好に抑圧することができる。同様に、第２のDC供給が、DC電圧源（直流電圧源）６４３によって第２のバラン３００Ｂ−２に提供される。該DC電圧源は、第２の供給用インダクター６４１を介して第２のバラン３００Ｂ−２のDC供給接点３０８−２に接続されている。第２の阻止コンデンサー６４２が、第２の供給用インダクター６４１とグランドの間に接続されている。追加のコンデンサー（不図示）を第２の阻止コンデンサー６４２に並列に含めることによって、DC経路からの望ましくない振動ないし変動をより良好に抑圧することができる。したがって、プッシュプル増幅器６００は、バランの応用例がDC供給能力を必要とする構成の例である。
【００７０】
本開示を通じて、信号の周波数及び／または実数／複素数のポートインピーダンス、したがって、LCコンポーネントのそれぞれの値を、任意の特定の状況に対して固有の利益を提供するために、または、種々の実施における応用例に固有の設計要件を満たすために変更することができる。
【００７１】
上記の種々の構成要素、材料、構造及びパラメータは、説明及び例示のためにのみ提示されたものであって、それらに限定することは何ら意図されていない。本開示に照らして、当業者は、自身の応用例、並びに、それらの応用例を実施するために必要な構成要素、材料、構造及び装置を決定する際に本教示を実施することができるが、そのような実施も添付の特許請求の範囲内に含まれる。
【図１】
2014239425.tif 000019
【図２】
2014239425.tif 000020
【図３Ａ】
2014239425.tif 000021
【図３Ｂ】
2014239425.tif 000022
【図４Ａ】
2014239425.tif 000023
【図４Ｂ】
2014239425.tif 000024
【図５】
2014239425.tif 000025
【図６Ａ】
2014239425.tif 000026
【図６Ｂ】
2014239425.tif 000027
【図６Ｃ】
2014239425.tif 000028
【図６Ｄ】
2014239425.tif 000029
【図６Ｅ】
2014239425.tif 000030
【図６Ｆ】
2014239425.tif 000031
【図６Ｇ】
2014239425.tif 000032
【図７】
2014239425.tif 000033
【外国語明細書】
2014239425000001.pdf