(57)【要約】【課題】安定的かつ音響的感度が高いマイクロフォン構造体を有する素子と、このようなマイクロフォン構造体を有する素子を簡単かつ低コストで製造する方法とを提供する。【解決手段】ダイヤフラムは、素子の半導体基板の上方のダイヤフラム層で実現され、半導体基板の裏面に設けられた音響空洞の上方に架かるように設けられ、対向エレメントはダイヤフラム上方の別の層に形成され、別の層は実質的に素子面全体にわたって延在し、別の層に応じて素子表面全体が平坦になるように別の層は高低差を補償し、ダイヤフラム層に、ダイヤフラムに対するばね懸架部が形成され、ばね懸架部は少なくとも３つのばね要素を有し、これらのばね要素は第１の絶縁層および／または第２の絶縁層を介して半導体基板および／または対向エレメントに結合され、対向エレメントはダイヤフラム層より厚い多結晶シリコンエピタキシャル層に形成されている。【選択図】図１
2014090514.tif 000002
【特許請求の範囲】
【請求項１】
マイクロフォンコンデンサの変位可能な電極として機能し音響的に動作するダイヤフラム（１１）と、
前記マイクロフォンコンデンサの対向電極として機能し固定された、音響透過性の対向エレメント（１２）と、
前記マイクロフォンコンデンサの容量変化を検出および評価するための手段と、
を備えた、マイクロメカニカルマイクロフォン構造体を有する素子であって、
前記ダイヤフラム（１１）は、前記素子の半導体基板（１）の上方のダイヤフラム層（３）で実現されており、前記ダイヤフラム（１１）は、前記半導体基板（１）の裏面に設けられた音響空洞（１３）の上方に架かるように設けられており、
前記対向エレメント（１２）は、前記ダイヤフラム（１１）の上方の別の層（５）に形成されており、
前記別の層（５）は実質的に素子面全体にわたって延在しており、前記別の層（５）に応じて素子表面全体が平坦になるように前記別の層（５）は高低差を補償し、
前記ダイヤフラム層（３）に、前記ダイヤフラム（１１）に対するばね懸架部（１４）が形成されており、
前記ばね懸架部（１４）は少なくとも３つのばね要素を有し、
前記少なくとも３つのばね要素は、第１の絶縁層（２）および／または第２の絶縁層（４）を介して、前記半導体基板（１）および／または前記対向エレメント（１２）に結合されており、
前記対向エレメント（１２）は、前記ダイヤフラム層（３）より厚い多結晶シリコンエピタキシャル層（５）に形成されている、
ことを特徴とする素子。
【請求項２】
前記ダイヤフラム層（３）と、前記ばね懸架部（１４）と、の間にスリットが存在する、
請求項１記載の素子。
【請求項３】
前記ダイヤフラム層（３）は多結晶シリコン層の形態で実現されており、前記多結晶シリコン層は第１の絶縁層（２）によって前記半導体基板（１）から電気的に絶縁されており、
前記厚い多結晶シリコンエピタキシャル層（５）は第２の絶縁層（４）によって前記ダイヤフラム層（３）から電気的に絶縁されており、
前記第２の絶縁層（４）の層厚さが、前記ダイヤフラム（１１）と前記対向エレメント（１２）との間の間隔を決定する、
請求項１または２記載の素子。
【請求項４】
マイクロメカニカルマイクロフォン構造体を有する、複数の素子の製造方法であって、
電気絶縁性の第１の犠牲層（２）を半導体基板（１）上に設け、
前記第１の犠牲層（２）上にダイヤフラム層（３）を設け、少なくとも３つのばね要素を有するばね懸架部（１４）を有する少なくとも１つのダイヤフラム（１１）が素子ごとに形成されるように前記ダイヤフラム層（３）をパターニングし、
パターニングされた前記ダイヤフラム層（３）上に、電気絶縁性の第２の犠牲層（４）を設け、
前記第２の犠牲層（４）上に、少なくとも１つの別の層（５）として、前記ダイヤフラム層（３）より厚い多結晶シリコンエピタキシャル層（５）を成長させ、前記少なくとも１つの別の層（５）は実質的に素子面全体にわたって延在しており、前記少なくとも１つの別の層（５）に応じて素子表面全体が平坦になるように前記少なくとも１つの別の層（５）は高低差を補償し、ダイヤフラム（１１）ごとに音響透過性の対向エレメント（１２）が形成されるように、前記少なくとも１つの別の層（５）をパターニングし、
各ダイヤフラム（１１）の下方においてそれぞれ、少なくとも１つの音響空洞（１３）を前記半導体基板（１）の裏面に形成し、
少なくとも、各ダイヤフラム（１１）の下方および上方の領域と、前記ダイヤフラム（１１）のばね懸架部（１４）の下方および上方の領域とにおいて、前記第１の犠牲層（２）と前記第２の犠牲層（４）とを除去し、
前記マイクロフォン構造体を露出させた後に初めて、前記複数の素子を分離し、
前記少なくとも３つのばね要素は、前記第１の犠牲層（２）および／または前記第２の犠牲層（４）を介して、前記半導体基板（１）および／または前記対向エレメント（１２）に結合されている、
ことを特徴とする製造方法。
【請求項５】
前記ダイヤフラム層（３）と、前記ばね懸架部（１４）と、の間にスリットが存在する、
請求項４記載の製造方法。
【請求項６】
前記ダイヤフラム層（３）として多結晶シリコン層を前記第１の犠牲層（２）上に成膜する、
請求項４または５記載の製造方法。
【請求項７】
前記第２の犠牲層（４）をエッチングストップとして使用し、前記厚い多結晶シリコンエピタキシャル層（５）を異方性エッチング法でパターニングする、
請求項６記載の製造方法。
【請求項８】
前記第１の犠牲層（２）をエッチングストップとして使用して、前記音響開口（１３）を異方性エッチング法で形成する、
請求項４から７までのいずれか１項記載の製造方法。
【請求項９】
前記音響空洞（１３）と、前記対向エレメント（１２）に設けられた貫通口（１５）とを介してエッチング作用を施すことにより、前記第１の犠牲層（２）および前記第２の犠牲層（４）を等方性エッチング法で除去する、
請求項４から８までのいずれか１項記載の製造方法。
【請求項１０】
前記第１の犠牲層（２）および／または前記第２の犠牲層（４）をＳｉＯ２またはＳｉＧｅから作製する、
請求項４から９までのいずれか１項記載の製造方法。
【請求項１１】
前記マイクロフォン構造体を露出させた後、前記半導体基板上に作製された層構成体（４０）上に、前記マイクロフォン構造体に粒子および液体が侵入するのを阻止する保護膜（４１）を設け、
前記複数の素子を分離した後、前記複数の素子の表面から前記保護膜（４１）を残さないように除去する、
請求項４から１０までのいずれか１項記載の製造方法。
【請求項１２】
ＵＶ照射によって付着力を失う保護膜（４１）、または、熱処理によって付着力を失う保護膜（４１）、または、ＵＶ照射と熱処理との併用によって付着力を失う保護膜（４１）を使用する、
請求項１１記載の製造方法。
【請求項１３】
真空中で、前記層構成体（４０）の平坦な表面上に前記保護膜（４１）を積層し、
前記複数の素子を分離する工程の後、前記複数の素子の表面にＵＶ照射と熱処理とを併用して行うことにより、前記保護膜（４１）を剥離する、
請求項１２記載の製造方法。
【請求項１４】
前記複数の素子を、標準的なソーイング法で分離する、
請求項１１から１３までのいずれか１項記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
先行技術
本発明は、マイクロメカニカルマイクロフォン構造体を有する素子に関する。このマイクロフォン構造体は、音響的に動作するダイヤフラムと、音響透過性である固定された対向エレメントとを有する。前記ダイヤフラムは、マイクロフォンコンデンサの変位可能な電極として機能し、前記対向エレメントは、該マイクロフォンコンデンサの対向電極として機能する。さらに前記マイクロフォン構造体は、前記マイクロフォンコンデンサの容量変化を検出および評価するための手段を有する。前記ダイヤフラムは、前記素子の半導体基板の上方のダイヤフラム層で実現され、該半導体基板の裏面に設けられた音響空洞上に架かるように設けられている。前記対向エレメントは、前記ダイヤフラムより上方の別の層で実現されている。
【０００２】
さらに本発明は、マイクロメカニカルマイクロフォン構造体を有する素子をウェハ結合体で製造した後に該ウェハ構造体を分離するための方法に関する。
【０００３】
ＵＳ２００２／００６７６６３Ａ１に、冒頭に述べた形式のマイクロフォン素子が開示されており、このマイクロフォン素子のマイクロメカニカルマイクロフォン構造体は、半導体基板上の層構成体で実現されている。この文献では、孔が開けられたこの対向エレメントは、素子表面にソケット状の隆起部を成し、その下に設けられたダイヤフラムの大きさに適合される。このダイヤフラムは、基板裏面に設けられた音響空洞の上方に架かるように設けられている。前記対向エレメントと前記ダイヤフラムとの間にエアギャップが設けられている。このエアギャップは、犠牲層エッチングによって形成されたものである。上記文献に開示されたマイクロフォン素子では、対向エレメントの剛性は基本的に、該対向エレメントの周縁部の形状に依存する。すなわち、前記ダイヤフラムとの間に間隔をおいて前記対向エレメントを保持するためのソケット縁部領域の形状に依存する。
【０００４】
コスト上の理由から、このようなマイクロフォン素子の製造の可能な限り大部分は、ウェハ結合体で行われる。こうするためには通常、半導体ウェハ上に、ラスタ配置された多数のマイクロフォン構造体が形成される。その後に初めて、これらの複数の素子を分離する。その際には、上記文献に開示されたマイクロフォン素子の、非常に脆弱かつ水に影響を受けやすい構造が問題であることが判明している。
【０００５】
このような素子において、水冷される丸鋸を用いて行われマイクロ技術で広く使用されている低コストのソーイングは、付加的な保護手段を用いないと問題になる。この問題は、噴射された水柱に対して、影響を受けやすいマイクロフォン構造体が耐えられないという事実に起因する。さらに、マイクロフォンコンデンサの両電極間に水が達すると、ダイヤフラムが対向エレメントに付着して元に戻らなくなり、このことによってもマイクロフォン機能が働かなくなってしまう。それゆえ、冒頭に述べた形式のマイクロメカニカルマイクロフォン素子の分離は、従来は特殊な処理を用いて行われていた。特に、いわゆるステルスダイシングを使用することが多く、このステルスダイシングでは、ウェハ材料中に目標脆弱箇所を形成する。その後、この目標脆弱箇所に沿って、一部ではドクターブレードを用いてウェハを分割し、個別チップに分離する。こうするためには特別な機器が必要であり、この特別な機器を用いることにより、投資コストの追加が必要となってしまう。さらに、通常使用される４００μｍ〜８００μｍの厚さのウェハの場合、とりわけ、必要とされる「レーザ切断」回数が多いことにより、処理時間は比較的長くなる。
【０００６】
本発明の概要
本発明では、安定的かつ音響的感度が高いマイクロフォン構造体を有する素子と、このようなマイクロフォン構造体を有する素子を簡単かつ低コストで製造する方法とを提供する。
【０００７】
このことは本発明では、‐ＵＳ２００２／００６７６６３Ａ１に開示されたマイクロフォン素子と異なり‐前記対向エレメントが形成される前記別の層が実質的に素子面全体にわたって延在して高低差を補償することにより、素子表面全体が前記別の層に相応して十分に平坦になるようにすることによって実現される。
【０００８】
本発明では、マイクロフォン構造体の対向エレメントが比較的厚い層に形成され、この厚い層が、素子表面全体にわたって延在して高低差を補償することにより、該対向エレメントの剛性に好影響が及ぼされるという認識が得られた。この場合、前記対向エレメントはどの側でも等しい強度で綴じ込まれ、該対向エレメントの強度は実質的に、層厚さにのみ依存するようになる。層が厚くなり、対向エレメントの剛性が高くなり、該対向エレメントが素子の層構成体内により高強度で綴じ込められると、平坦化作用がとりわけ対向エレメントの縁部領域においてより良好になる。また本発明では、公知の素子をこのように改良して実現されたマイクロフォン構造体を、たとえば慣性センサの製造ですでに使用されているバルクマイクロ技術や表面マイクロ技術の工程の流れで、簡単に製造できるという認識も得られた。このような十分に平坦な素子表面によってとりわけ、本発明のマイクロフォン素子の分離が簡略化する。本発明の製造方法に基づいてこのことを詳細に説明する。
【０００９】
基本的には、本発明のマイクロフォン構造体を実現するために種々の手段が存在する。
【００１０】
音響的特性が可能な限り等しい複数のマイクロフォン素子を大量生産するという観点では、本発明のマイクロフォン素子のダイヤフラム層が薄い多結晶シリコン層の形態で実現され、該薄い多結晶シリコン層が第１の絶縁層によって半導体基板から電気的に絶縁され、かつ、対向エレメントが厚い多結晶シリコンエピタキシャル層に形成され、該多結晶シリコンエピタキシャル層が第２の絶縁層によって前記ダイヤフラム層から電気的に絶縁されるのが有利であることが判明した。このような方法では、この第２の絶縁層の層厚さが、前記ダイヤフラムと前記対向エレメントとの間の距離を決定する。予め決定された層厚さを有する上述のような層構成体を製造するためには、制御性が良好である標準的なバルクマイクロマシン技術や表面マイクロマシン技術を使用することができる。
【００１１】
しかし、ここで説明しているマイクロフォン素子の音響的特性は、ダイヤフラムと対向エレメントとの間の間隔によってのみ決定されるのではなく、層構成体内部に発生する内部応力、とりわけダイヤフラム内部に発生する内部応力によっても決定される。ダイヤフラム内部に制御されない応力が生じることにより、ダイヤフラムの不所望な事前変位が生じ、感度を決定するマイクロフォンコンデンサの特性が変化してしまう。それゆえ、本発明のマイクロフォン素子の有利な実施形態では、ダイヤフラム層に、該ダイヤフラムの応力を弛緩するばね懸架部が形成される。このばね要素はダイヤフラムと同じ材料から作製され、該ばね要素は可能な限り、薄い多結晶シリコン層の作製時に発生し制御が困難な層応力を補償するように形成される。このような層応力補償により、ダイヤフラムの音圧感度は実質的に、該ダイヤフラムのたわみ剛性によってのみ決定されるようになる。さらに、前記ダイヤフラムのばね懸架部はマイクロフォン有効信号を最大化するのにも寄与する。というのも、測定容量に寄与するダイヤフラムが対向電極に対してほぼ面平行に変位する間、有利には、音圧に起因する変形はばね要素の領域において発生するからである。ダイヤフラムの接続領域において発生する寄生容量は、ばね要素相互間の切欠部により、比較的小さくなる。このことにより、ダイヤフラムの共振周波数、ひいては、本発明のマイクロフォン素子の音響的動作領域を、ばね懸架部の構成とダイヤフラムの層厚さの事前設定とによって非常に良好に制御できるようにすることができる。
【００１２】
前記ばね懸架部は有利には、少なくとも３つのばね要素を有する。これらのばね要素の固定位置は、前記第１の絶縁層と前記第２の絶縁層との間に埋め込むことができ、このことによって、半導体基板と前記対向エレメントとに結合することができる。また上述の構成の代わりに、前記第１の絶縁層および前記第２の絶縁層のうちいずれか１つの絶縁層を介してのみ、前記ばね要素を半導体基板に結合するか、または前記対向エレメントに結合することができる。
【００１３】
すでに述べたように、ここで説明されたマイクロフォン素子の他に、このマイクロフォン素子の特に有利な製造方法も提供する。この製造方法ではまず、半導体基板上に、電気絶縁性の第１の犠牲層を設ける。その後、この第１の犠牲層上にダイヤフラム層を設け、各素子ごとに、ばね懸架部を有する少なくとも１つのダイヤフラムが形成されるように、該ダイヤフラム層をパターニングする。その後、電気絶縁性の第２の犠牲層を、パターニングされた前記ダイヤフラム層上に設け、その上にさらに、少なくとも１つの別の層を設け、各ダイヤフラムに対して音響透過性の対向エレメントが形成されるように該少なくとも１つの別の層をパターニングする。さらに、前記半導体基板の裏面に少なくとも１つの音響空洞を、各ダイヤフラムの下方に形成する。その後、少なくとも各ダイヤフラムの上方および下方の領域と、各ダイヤフラムのばね懸架部の上方および下方の領域とにおいて、前記第１の犠牲層と前記第２の犠牲層とを除去する。マイクロフォン構造体を露出させた後に初めて、最後に各マイクロフォン素子を分離する。
【００１４】
ダイヤフラム層として有利には、薄い多結晶シリコン層を前記第１の犠牲層上に成膜する。さらに前記第２の犠牲層上に、前記対向エレメントが形成される前記別の層として、厚い多結晶シリコンエピタキシャル層を成長させるのが有利であることが判明した。マイクロフォン素子の製造方法のこのような実施形態の工程順序は、すでに実証済みであり制御性が良好である、慣性センサの作製方法に基づいている。それゆえ、本発明においてダイヤフラム層として使用される多結晶シリコン層は、慣性センサを作製する場合には、埋込導体路を実現するために使用されるものであり、本発明では対向エレメントが形成される厚い多結晶シリコンエピタキシャル層は、慣性センサでは機能層として使用されるものである。
【００１５】
電気絶縁性である前記第１の犠牲層および前記第２の犠牲層は、マイクロフォンコンデンサの両電極間を電気的に絶縁する機能と、該マイクロフォンコンデンサの電極を半導体基板から電気的に絶縁する機能とを有し、さらに、前記第１の犠牲層および前記第２の犠牲層を用いてダイヤフラムを露出させる。本発明の製造方法では、両犠牲層はそれぞれさらに、エッチングストップ境界の機能を有することができる。その際には、対向エレメントないしは厚い多結晶シリコンエピタキシャル層のパターニングが異方性エッチング法で行われる場合、とりわけトレンチ法またはＤＲＩＥ処理法で行われる場合、前記第２の犠牲層は有利には、このパターニング時にエッチングストップとして機能する。第１の犠牲層は有利には、音響空洞を異方性エッチング法で形成する場合、とりわけＤＲＩＥ法で形成する場合に、エッチングストップとして機能する。
【００１６】
ダイヤフラムを露出させるために有利なのは、第１の犠牲層および第２の犠牲層を等方性エッチング法で除去する。その際には、音響空洞と、対向エレメントに設けられた貫通口とを介してエッチングを施す。犠牲層の材料としては、ＳｉＯ２またはＳｉＧｅが特に適している。
【００１７】
マイクロシステム技術において使用される数多くの材料と比較して、とりわけシリコンと比較してエッチング処理の選択性が高いことから、ＳｉＧｅ犠牲層を使用し、ＣｌＦ３をエッチングガスとして使用するのが特に有利である。このようなエッチング処理は、エッチング速度が高く、この高いエッチング速度により、大きなアンダーエッチング幅を実現できることを特徴とする。さらに、ＳｉＧｅ犠牲層は特に低応力性であるため、この材料を使用して、素子構造にさらに付加的な応力をかけることなく、比較的厚い犠牲層を実現することができ、この厚い犠牲層によって電極間隔を大きくすることができる。このことにより、マイクロフォン素子の設計時の構成自由度が高くなる。
【００１８】
すでに述べたように、本発明のマイクロフォン構造体はウェハ結合体の状態で露出され、その後に初めて各マイクロフォン構造体が分離される。その際には、本発明の製造方法の特に有利な実施形態では、本発明のマイクロフォン素子の構造を利用する。すなわち、対向エレメントが形成された層が層構成体の上側にあり、該対向エレメントが形成された層が比較的厚くて安定的であり、本発明では十分に平坦になっていることを利用する。このような層の特徴により、マイクロフォン構造体に粒子や液体が侵入するのを高信頼性で阻止する保護膜を設けることができ、この保護膜により、マイクロメカニカル技術において標準的に使用されているソーイング法で個々のマイクロフォン素子を分離することができる。このことは、マイクロフォン素子の分離に現在使用されている手法と比較してコスト上非常に有利である。このマイクロフォン素子の分離後、前記保護膜を可能な限り残さないように除去する。
【００１９】
この保護膜の除去に関しては、ＵＶ照射によって付着力を失う保護膜を使用するか、または、熱処理によって付着力を失う保護膜を使用するか、または、ＵＶ照射と熱処理とを併用することにより付着力を失う保護膜を使用するのが有利であることが判明した。このような保護膜は、真空中で層構成体の十分に平坦な表面上に簡単に積層することができ、分離工程後には、ＵＶ照射と熱処理とを併用することにより、該保護膜を残さないように、かつマイクロフォン構造体を損傷させないように、該保護膜を素子表面から剥離することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の素子１０のマイクロフォン構造体の概略的な断面図である。
【図２ａ】図１に示されたマイクロフォン構造体を作製するための本発明の製造方法の層構成を概略的に示す断面図である。
【図２ｂ】図１に示されたマイクロフォン構造体を作製するための本発明の製造方法の層構成を概略的に示す断面図である。
【図２ｃ】図１に示されたマイクロフォン構造体を作製するための本発明の製造方法の層構成を概略的に示す断面図である。
【図２ｄ】図１に示されたマイクロフォン構造体を作製するための本発明の製造方法の層構成を概略的に示す断面図である。
【図２ｅ】図１に示されたマイクロフォン構造体を作製するための本発明の製造方法の層構成を概略的に示す断面図である。
【図２ｆ】図１に示されたマイクロフォン構造体を作製するための本発明の製造方法の層構成を概略的に示す断面図である。
【図３】本発明のマイクロフォン素子のばね懸架部を備えた円形のダイヤフラムの上面図である。
【図４ａ】ウェハ結合体で作製された複数のマイクロフォン構造体を分離する本発明の分離工程を概略的に示す断面図である。
【図４ｂ】ウェハ結合体で作製された複数のマイクロフォン構造体を分離する本発明の分離工程を概略的に示す断面図である。
【図４ｃ】ウェハ結合体で作製された複数のマイクロフォン構造体を分離する本発明の分離工程を概略的に示す断面図である。
【図４ｄ】ウェハ結合体で作製された複数のマイクロフォン構造体を分離する本発明の分離工程を概略的に示す断面図である。
【図４ｅ】ウェハ結合体で作製された複数のマイクロフォン構造体を分離する本発明の分離工程を概略的に示す断面図である。
【図４ｆ】ウェハ結合体で作製された複数のマイクロフォン構造体を分離する本発明の分離工程を概略的に示す断面図である。
【００２１】
既に上で述べたように、本発明の思想を有利に実施し発展させるには様々な方法がある。これらの方法に関しては、独立請求項に従属している請求項と、図面に基づく本発明のいくつかの実施例の以下の説明とを参照されたい。
【発明を実施するための形態】
【００２２】
本発明の実施形態
図１に示された素子１０は、音響的に動作する変位可能なダイヤフラム１１を備えたマイクロメカニカルマイクロフォン構造体と、音響透過性である固定された対向エレメント１２とを有する。この対向エレメント１２はバックプレートとも称される。ここではダイヤフラム１１および対向エレメント１２は、半導体基板１上に設けられた層構成体で実現されている。前記半導体基板１の裏面に音響空洞１３が形成されている。この音響空洞１３は、前記半導体基板１の厚さ全体にわたって延在し、この音響空洞１３の上方に、該半導体基板１の上面に配置されたダイヤフラム１１が架かるように設けられている。前記ダイヤフラム１１は薄い多結晶シリコン層３で実現されており、第１の絶縁層２によって半導体基板１から電気的に絶縁されている。この薄いダイヤフラム１１は、多結晶シリコン層３に形成された、該薄いダイヤフラム１１のばね懸架部１４によって、さらに変位しやすくなる。このことと対照的に対向エレメント１２は、ダイヤフラム１１の上方に設けられた比較的厚い多結晶シリコンエピタキシャル層５に形成され、層構成体に固定的に結合されている。この対向エレメント１２は第２の絶縁層４によって、ダイヤフラム１１からも半導体基板１からも電気的に絶縁されている。さらに、前記第２の絶縁層４の厚さが、静止状態のダイヤフラム１１と対向エレメント１２との間の距離を決定する。前記対向エレメント１２の中央領域に貫通口１５が形成されており、この貫通口１５によって、対向エレメント１２は音響透過性となり、音波に起因して生じる前記ダイヤフラム１１の変位が妨害されなくなる。
【００２３】
ダイヤフラム１１および対向エレメント１２が、マイクロフォンコンデンサの電極となり、このマイクロフォンコンデンサの容量は、該ダイヤフラム１１と該対向エレメント１２との間の距離に応じて変化する。このマイクロフォンコンデンサの容量変化を検出するためには、前記ダイヤフラム１１と前記対向電極１２との間に蓄電電圧が印加される。この蓄電電圧はバイアス電圧とも称される。この図では、前記マイクロフォンコンデンサの容量変化を検出および評価するための手段は詳細に示されていない。
【００２４】
本発明では、対向エレメント１２が形成された多結晶シリコンエピタキシャル層５は素子面全体にわたって延在し、高低差を補償する。このことにより、素子表面全体がこの多結晶シリコンエピタキシャル層５に相応して十分に平坦になる。このことはとりわけ、複数のこれらの素子を分離する際に有利であることが判明している。このことについては以下で、図４ａ〜４ｆを参照して再度詳細に説明する。
【００２５】
以下、図２ａ〜２ｆを参照して、図１に示された素子１０のマイクロフォン構造体を作製するための方法の有利な実施形態を説明する。この方法は半導体基板１から出発する。この半導体基板１はたとえば、図２ａに示されたようなシリコンウェハである。第１のステップでは、電気絶縁性の第１の犠牲層２をウェハ表側に設ける。この第１の犠牲層２は、ＳｉＯ２層またはＳｉＧｅ層とすることができる。その後、この第１の犠牲層２上にダイヤフラム層３を成膜し、各素子ごとに、ばね懸架部を有する少なくとも１つのダイヤフラムが形成されるように、該ダイヤフラム層３をパターニングする。図３に、このようなダイヤフラム構造の一例を示しており、図３を参照してこのダイヤフラム構造例を説明する。同図に示された実施例では、ダイヤフラム層３は多結晶シリコン層であり、該多結晶シリコン層の層厚さは、マイクロフォン素子に対して課される要件に応じて、０．１μｍ〜３μｍである。
【００２６】
図２ｂに、パターニングされたダイヤフラム層３上に電気絶縁性の第２の犠牲層４が設けられパターニングされた後の層構成を示す。ここでは、第２の犠牲層をパターニングすることによって、マイクロフォン構造体の電気的コンタクトを行うための準備を行った。有利には、第１の犠牲層２および第２の犠牲層４の双方に対して同じ材料を選定する。このことにより、後の工程において１つのエッチング工程で、ダイヤフラムの表側と裏面とから第１の犠牲層２および第２の犠牲層４の双方の材料を除去することができる。
【００２７】
その後、第２の犠牲層４上に厚い多結晶シリコンエピタキシャル層５を生成する。図２ｃにこのことを示している。こうするためには、層材料は有利には、ＬＰＣＶＤ多結晶シリコン薄膜から成る開始層から、気相でエピタキシャル成長させることによって形成される。このようにして形成される多結晶シリコンエピタキシャル層５の厚さは、マイクロフォン素子に課される要件に応じて、３μｍ〜２０μｍのオーダとすることができる。図２ｃでは、層構成体が多結晶シリコンエピタキシャル層５によって平坦化されたのが分かる。このことは、比較的大きな層厚さで成膜手法を実施することによって改善される。次に、多結晶シリコンエピタキシャル層５のこの平坦な表面に、パターニングされたメタライジング６を設ける。これも、マイクロフォン構造体の個々の構成要素をコンタクトするのに使用される。またこのメタライジングは、製造方法のより後の時点で層構成体に設けることもできる。
【００２８】
図２ｄに、多結晶シリコンエピタキシャル層５が異方性トレンチ処理またはＤＲＩＥ法でパターニングされた後の層構成体を示す。ここでは、第２の犠牲層４をエッチングストップ境界として使用した。このパターニングでは、多結晶シリコンエピタキシャル層５においてマイクロフォン構造体の対向エレメント１２を露出させ、貫通口１５を設けた。トレンチ溝７は、多結晶シリコンエピタキシャル層５の個々の領域を画定するだけでなく、これらの個々の領域を電気的に分離するのにも使用される。これにより、多結晶シリコンエピタキシャル層５のパターニングでは、基板１およびダイヤフラムとに対するコンタクト領域１６および１７も形成された。
【００２９】
その後、同図中に示された実施例では、基板裏面から行われる異方性ＤＲＩＥ法で音響空洞１３を形成した。このことを図２ｅに示す。犠牲層２はこの裏面エッチング工程のためのエッチングストップ境界として使用された。この裏面エッチング工程は、多結晶シリコンエピタキシャル層５のパターニング前にも行うことができる。
【００３０】
最後に、犠牲層を等方性エッチングすることにより、マイクロフォン構造体のダイヤフラム１１と、該ダイヤフラム１１のばね懸架部１４とを露出させた。そのために必要なエッチング作用は、層構成体の両側から同時に行われた。その際にはエッチングガスは、表側からはトレンチ溝７と貫通口１５とを介して犠牲層４に達し、裏面からは音響空洞１３を介して犠牲層２に達する。ＳｉＯ２犠牲層の場合には、犠牲層材料は有利にはＨＦ蒸気によって剥離される。ＳｉＧｅ犠牲層の場合には、ＣｌＦ３がエッチングガスとして使用される。図２ｆに、上記エッチング工程によって得られたものとして、図１のマイクロフォン構造体を示す。同図から、ダイヤフラム１１と対向エレメント１２との間隔が犠牲層４の層厚さによって決定されるのが分かる。
【００３１】
上記で説明した方法では、本発明のマイクロフォン素子のダイヤフラムは、該ダイヤフラムのばね懸架部とともに、１つの薄い多結晶シリコン層で形成された。その際には、個々のダイヤフラムのばね要素は可能な限り、該ダイヤフラムがダイヤフラム材料の層応力に十分に依存せずに懸架されるように設けられる。図３に、円形のダイヤフラム３０のばね懸架部の有利な配置構成を示す。ダイヤフラム３０はここでは、全部で６つのばね要素３１で懸架されている。これらのばね要素３１は、湾曲されたウェブの形態で実現されており、これらのウェブはダイヤフラム周縁に沿って配置されており、各ウェブはそれぞれ、該ダイヤフラム周縁の１／６にわたって延在する。各ばね要素３１の一端はダイヤフラム３０に結合されており、各ばね要素３１の他端は、層構成体の周縁の縁部領域に埋め込まれている。こうするためにはたとえば、各ばね要素３１の前記他端が対向エレメントにも基板にも結合されるように、該他端を両犠牲層間に埋め込むことができる。この構成の代わりに、これらのばねの端部の片面のみを、対向エレメントまたは基板のいずれかに結合することもできる。多結晶シリコンダイヤフラム層の多結晶シリコンが引張状態で成膜された場合にも、またこの多結晶シリコンが圧縮状態で成膜された場合にも、図中に示されたばね懸架部が、該多結晶シリコンダイヤフラム層の生成時に発生し制御が困難である層応力を少なくともある程度の限界内で補償できるように構成されている。図中に示されたダイヤフラム３０はばね要素３１によって安定的に懸架されている。圧力が加えられたときの変形は主に、ばね要素３１の領域で生じる。このことにより、マイクロフォン機能に決定的に重要であり可動電極として機能するダイヤフラム面は、対向エレメントに対してほぼ面平行に変位する。このことは、マイクロフォン有効信号に好影響を及ぼす。
【００３２】
ここで説明した実施例では、マイクロフォン構造体を過負荷から保護する過負荷保護部として、簡単な電子回路機能が設けられている。評価電子回路が、ダイヤフラムが対向エレメントに当たったことを自動的に識別する。過負荷がかかった場合、たとえば音圧が非常に高い場合や衝撃の作用で、このようにダイヤフラムが対向エレメントに当たることがある。その際に発生する静電付着力を緩和させ、静電力に起因してダイヤフラムが対向エレメントに永続的に付着するのを避けるためには、バイアス電圧を一時的に中断する。電圧がない状態になると、ダイヤフラムは自然に対向エレメントから離れる。このコンセプトはとりわけ、５Ｖを下回るバイアス電圧に適している。というのも、このように低いバイアス電圧の場合、ダイヤフラムと対向エレメントとが電気的に溶接することがないからである。
【００３３】
図２ａ〜２ｆを参照して説明したように、本発明のマイクロフォン構造体の作製は、ダイヤフラムをウェハ結合体の状態で露出させることも含めて行われる。以下、図４ａ〜４ｆを参照して、これらのマイクロフォン構造体の分離を行うのに特に有利な方法を説明する。
【００３４】
まず、真空積層機器を使用して、特別な付着特性を有する保護膜４１を、本発明によって十分に平坦にされた、層構成体４０の上面に設ける。このことは図４ａに示されている。この保護膜４１は、ＵＶ光と熱とが併用されてこれらが作用することにより付着力を失うものであり、このことにより、分離工程後に保護膜４１を残さないように簡単に剥離することができる。
【００３５】
図４ｂに、ソーイング膜４２が被覆されたソーイングフレームに層構成体４０が接着された後の、保護膜４１を有する該層構成体４０を示す。ソーイング膜４２は少なくとも、保護膜４１が付着力を失う温度に対して耐性を有するように耐熱性でなければならない。さらに、保護膜４１の付着力およびソーイング膜４２の付着力は、たとえば１×１ｍｍ２のチップ寸法のチップをソーイング工程中は付着させたままにできる程度の付着力でなければならない。
【００３６】
層構成体４０と、とりわけ該層構成体４０において露出されたマイクロフォン構造体とは、保護膜４１によって保護されるので、水冷される丸鋸を使用して該層構成体４０をソーイング分離できるようになる。その際には保護膜４１は、マイクロフォン構造体に水やソーイング粒子が侵入するのを有効に阻止する。図４ｃには、保護膜４１が設けられた層構成体４０がすでにソーイング分離された状態が示されている。しかし、ソーイング分離された個々の素子５０は未だ、繋がったままのソーイング膜４２に付着している。
【００３７】
このソーイング工程の後、保護膜４１を前記個々の素子５０の上面から除去することができる。こうするためにはまず、保護膜４１にＵＶ光を照射する。その後に熱処理を行う。この熱処理中、積層された保護膜４１は素子上面から完全に剥離される。このようにして、熱処理後には各素子５０上に保護膜４０の膜片が残る。この膜片は、吸引またはブローにより除去することができる。ここで説明した実施例では、保護膜４１の膜片はスタンプ法（Stempelverfahren）によって捕捉される。このことは、図４ｄおよび４ｅに示されている。こうするためには、さらに別の第２のウェハ４３を使用する。この第２のウェハ４３のスタンプ表面上に、両面接着性の膜４４と、軟質のポリマー層または軟質のレジスト層とが設けられている。
【００３８】
その後、ソーイング膜４２を膨張させ、個々の素子５０をピックアンドプレイス器具によって該ソーイング膜４２からピックアップおよびパッケージングする。図４ｆにこのことを示している。
【００３９】
素子表面が十分に平坦になった本発明のマイクロフォン構造体により、ウェハ層構成体の上面に保護膜を設けることができるようになる。このことにより、本発明のマイクロフォン素子を標準的なソーイング工程で分離することができる。その際には、前記第２の層を設けて除去することによって生じる付加的な工程上の手間は無視できる程度である。保護膜４１自体も比較的低コストであるから、この保護膜４１を分離方法で使用することによって個々の素子全体にかかる全コストが有意に増加することはない。
【図１】
2014090514.tif 000003
【図２ａ】
2014090514.tif 000004
【図２ｂ】
2014090514.tif 000005
【図２ｃ】
2014090514.tif 000006
【図２ｄ】
2014090514.tif 000007
【図２ｅ】
2014090514.tif 000008
【図２ｆ】
2014090514.tif 000009
【図３】
2014090514.tif 000010
【図４ａ】
2014090514.tif 000011
【図４ｂ】
2014090514.tif 000012
【図４ｃ】
2014090514.tif 000013
【図４ｄ】
2014090514.tif 000014
【図４ｅ】
2014090514.tif 000015
【図４ｆ】
2014090514.tif 000016