(57)【要約】【課題】極めて低い印加電圧でも量子効率１００％を超える、高感度の光電変換素子及びその製造方法を提供することを目的とする。【解決手段】基板１上に、第１導電材料からなる正孔取り出し電極２及び非晶質セレン３´を順に成膜し、続いて非晶質セレン３´上に第２導電材料からなる電子取り出し電極４を成膜した後、正孔取り出し電極２、非晶質セレン３´及び電子取り出し電極４を、不活性ガス雰囲気中において、加熱温度を７０℃〜２５０℃、加熱時間を１分〜５時間として加熱することにより、非晶質セレン３´を結晶化させて当該結晶セレンからなる光電変換層３を形成することを特徴とする。【選択図】図１
2014216502.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１導電材料からなる正孔取り出し電極及び非晶質セレンを順に成膜し、続いて前記非晶質セレン上に第２導電材料からなる電子取り出し電極を成膜した後、
前記正孔取り出し電極、前記非晶質セレン及び前記電子取り出し電極を、不活性ガス雰囲気中において、加熱温度を７０℃〜２５０℃、加熱時間を１分〜５時間として加熱することにより、前記非晶質セレンを結晶化させて結晶セレンからなる光電変換層を形成することを特徴とする光電変換素子の製造方法。
【請求項２】
前記加熱温度を７０℃〜２００℃、前記加熱時間を１０分〜５時間とすることを特徴とする請求項１に記載の光電変換素子の製造方法。
【請求項３】
前記正孔取り出し電極の膜厚を、５〜１０００ｎｍとすることを特徴とする請求項１または２に記載の光電変換素子の製造方法。
【請求項４】
前記光電変換層の膜厚を、０．１〜３００μｍとすることを特徴とする請求項１〜３のいずれか一項に記載の光電変換素子の製造方法。
【請求項５】
前記第２導電材料が、ＩＴＯ、Ａｕ、ＩＴ、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇの群から選択されたものであることを特徴とする請求項１〜４のいずれか一項に記載の光電変換素子の製造方法。
【請求項６】
前記第１導電材料が、Ａｕ、ＩＴＯ、ＩＴ、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇの群から選択されたものであることを特徴とする請求項１〜５のいずれか一項に記載の光電変換素子の製造方法。
【請求項７】
第１導電材料からなる正孔取り出し電極と、
前記正孔取り出し電極上に形成された六方晶構造を有する結晶セレンからなる光電変換層と、
前記光電変換層上に形成された第２導電材料からなる電子取り出し電極と、
を備えることを特徴とする光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子及びその製造方法に関し、特に、低電圧での動作が可能で、かつ量子効率１００％を超える光電変換素子及びその製造方法に関する。
【背景技術】
【０００２】
従来から、非晶質セレンは高い光吸収係数と低い暗電流特性を有することから、主に光電変換素子（例えば、高感度撮像素子）として利用されてきたが、長波長光に対する低い感度特性や、経時的な結晶化に起因した白キズ発生が問題とされてきた。
一方、非晶質セレンを成膜後、加熱によって一様に結晶化を行った結晶セレンは、前記非晶質セレンにおける問題点を克服し、可視光全域での高い感度特性と素子の熱的な安定性を有する。非晶質セレンの結晶化は、非晶質セレンの成膜中や成膜後の加熱処理により行われる。（例えば、非特許文献１、特許文献１参照）。
【０００３】
ここで、光電変換素子において、量子効率が１００％を超えるためには、光が光電変換膜（光電変換層）へ入射することにより生成した電子正孔対をなんらかの手法で増倍する必要がある。なお、量子効率とは、素子中入射する光子数と入射に伴い発生するキャリア数との比である。
このような増倍手法の一つに、例えば、特許文献２に、アバランシェ増倍を可能とする非晶質セレンを使った光電変換膜を用いる方法が開示されてある。
また、非特許文献２には、無機材料（非晶質シリコン）を使用したアバランシェ増倍型光電変換膜が開示されている。
【０００４】
また、これらのアバランシェ増倍型光電変換膜のほかに、例えば特許文献３及び４には、注入増倍を可能とする、有機膜材料を使用した光電変換素子が報告されている。
なお、注入増倍とは、光入射量に応じた信号電荷に加えて外部電極から電荷を注入することで、信号電流を増倍する方法である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５９−１８７９６４号公報
【特許文献２】特許第１９６３４６９号公報
【特許文献３】特開２０００−５８９４２号公報
【特許文献４】特開２００３−１３３５７４号公報
【非特許文献】
【０００６】
【非特許文献１】Sensors and Actuators A, 40, pp.117-119(1994)
【非特許文献２】テレビジョン学会年次大会講演予稿集、７７〜７８頁、１９９５年
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２に記載の光電変換膜を用いた場合は、増倍率（量子効率）を上げるためには約１００Ｖ／μｍという高電界を印加する必要があった。
また実用的には、さらに印加電圧を下げることが望まれており、低電圧でも高感度の光電変換素子が要望されている。
また、非特許文献２に記載の光電変換膜においても、一定以上の印加電圧が必要である上、飛躍的に高い量子効率を得ることが難しい問題があった。
また、特許文献３及び４に記載の光電変換素子は有機膜材料を使用したものであるため、光照射や大気暴露などにおける耐久性が課題であった。
【０００８】
また、素子の感度を高めるためには、入射光がない状態で流れてしまう電流（暗電流）を十分に低減することが重要であるが、特許文献３及び４のような注入倍増型の光電変換素子の場合、信号電流を増倍させるために外部電極から電荷を注入するメカニズムであるので、暗電流を十分に低減させることが困難であった。
【０００９】
また、非晶質セレンの結晶化の方法（結晶セレンの作製方法）において従来技術では、非晶質セレンを成膜後において加熱処理を行う際に、膜剥がれが発生し、当該膜剥がれが原因により、均一で良質な結晶化膜を得られないという問題があった。
【００１０】
そこで、本発明はこのような実情に鑑みてなされたものであり、暗電流の増大を抑制するとともに極めて低い印加電圧でも量子効率１００％を超え、かつ膜剥がれを抑制した優れた成膜性を備える、高感度の光電変換素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
ここで、光電変換素子の光電変換層を形成する場合、まず非晶質の材料を成膜し、その後加熱させることにより結晶化させることが一般的である。
しかし、本発明者らが検討した結果、結晶化させる際の加熱方法やその条件により、その後得られる光電変換素子の特性、特に量子効率や成膜性において良好な効果を得ることができない場合があることが分かった。
【００１２】
また、本発明は注入倍増型の光電変換素子であるが、上記のように結晶化の条件を制御することで得られた光電変換層を用いることで、従来の注入倍増型の光電変換素子では困難であった暗電流の増大を抑制可能であることが分かった。
そこで、本発明者はさらに鋭意検討した結果、非晶質の材料を成膜した後に加熱する際、加熱温度を所定の温度範囲とすることにより、暗電流の増大を抑制するとともに、優れた量子効率を得られることを見出した。
【００１３】
以上のような本発明者らの検討結果及び知見に基づきなされた本発明の要旨は以下の通りである。
【００１４】
[１]上記課題を解決するため、本発明による光電変換素子の製造方法は、基板上に、第1導電材料からなる正孔取り出し電極及び非晶質セレンを順に成膜し、続いて前記非晶質セレン上に第２導電材料からなる電子取り出し電極を成膜した後、前記正孔取り出し電極、前記非晶質セレン及び前記電子取り出し電極を、不活性ガス雰囲気中において、加熱温度を７０℃〜２５０℃、加熱時間を１分〜５時間として加熱することにより、前記非晶質セレンを結晶化させて結晶セレンからなる光電変換層を形成することを特徴とする。
[２]上記[１]に記載の光電変換素子の製造方法において、前記加熱温度を７０℃〜２００℃、前記加熱時間を１０分〜５時間とすることを特徴とする
[３]上記[１]または[２]に記載の光電変換素子の製造方法において、前記正孔取り出し電極の膜厚を、５〜１０００ｎｍとすることを特徴とする。
[４]上記[１]〜[３]に記載の光電変換素子の製造方法において、光電変換層の膜厚を、０．１〜３００μｍとすることを特徴とする
[５]上記[１]〜[４]の何れか一項に記載の光電変換素子の製造方法において、前記第２導電材料が、ＩＴＯ、Ａｕ、ＩＴ（インジウム錫）、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇの群から選択されたものであることを特徴とする。
[６]上記[１]〜[５]の何れか一項に記載の光電変換素子の製造方法において、前記第１導電材料が、Ａｕ、ＩＴＯ、ＩＴ（インジウム錫）、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇの群から選択されたものであることを特徴とする。
【００１５】
[７]上記課題を解決するため、本発明による光電変換素子は、第１導電材料からなる正孔取り出し電極と、前記正孔取り出し電極上に形成された六方晶構造を有する結晶セレンからなる光電変換層と、前記光電変換層上に形成された第２導電材料からなる電子取り出し電極と、を備えることを特徴とする。
【発明の効果】
【００１６】
本発明の光電変換素子の製造方法によれば、非晶質セレンを７０〜２５０℃の加熱温度で加熱し非晶質セレンを結晶化させ、結晶セレンからなる光電変換層を形成する。その結果、無機材料である結晶セレンからなる光電変換層を使用した光電変換素子において、極めて低い印加電圧で高い量子効率が注入増倍によって実現でき、かつ膜剥がれを抑制した優れた成膜性を備える光電変換素子を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態である光電変換素子を示した断面模式図である。
【図２】本発明の実施例である光電変換素子の量子効率を示すグラフである。（凡例は印加電圧）
【図３】本発明の実施例である光電変換素子の電流密度―電圧特性を示すグラフである。
【図４】図４（ａ）は、従来の方法で加熱処理を行い作製した結晶セレンの成膜状態を示す写真であり、図４（ｂ）は、本実施例２による方法で作製した結晶セレンの成膜状態を示す写真である。
【図５】非晶質セレンと本実施例２により作製した結晶セレンのＸ線回折を比較した図（グラフ）である。
【発明を実施するための形態】
【００１８】
以下、本発明の光電変換素子及びその製造方法ならびに撮像素子の実施形態について、図面を参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００１９】
＜光電変換素子の製造方法＞
まず、本実施形態に係る光電変換素子の製造方法について図１を参照しながら説明する。なお、図１は、本実施形態の製造方法により得られる光電変換素子の断面模式図である。
本実施形態に係る光電変換素子１０の製造方法は、図１に示すように、基板１上に、第1導電材料からなる正孔取り出し電極２及び非晶質セレン３´を順に成膜し、続いて非晶質セレン３´上に第２導電材料からなる電子取り出し電極４を成膜した後、正孔取り出し電極２、非晶質セレン３´及び電子取り出し電極４を、不活性ガス雰囲気中において、７０〜２５０℃の加熱温度で１分〜５時間加熱することにより、非晶質セレン３´を結晶化させて結晶セレンからなる光電変換層３を形成することを特徴とする。
以下、上記製造方法における条件等について具体的に説明する。
【００２０】
まず、基板１上に第1導電材料からなる正孔取り出し電極２を成膜する。
第１導電材料としては、特に限定しないが、Ａｕ、ＩＴＯ、ＩＴ(インジウム錫)、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇを用いることができ、特に電極の表面粗さの観点からＡｕ、Ａｌ、ＩＴＯを用いることが好ましい。
正孔取り出し電極２の膜厚については、用いる材料により適宜選択可能であるが、５〜１０００ｎｍとすることができる。
ここで、正孔取り出し電極２の膜厚は、正孔取り出し電極２自体の表面形状（表面粗さ）に影響を及ぼし、膜厚が大きければ表面形状は粗くなる。そして、正孔取り出し電極２の表面形状は、その上に形成する光電変換層３の平坦性へ大きく影響を及ぼし、その結果、量子効率に対しても影響を及ぼすこととなる。本発明者らは、この正孔取り出し電極２の表面形状と量子効率の関係に着目し検討した結果、そのメカニズムについては未だ解明できていないが、正孔取り出し電極２の粗さを粗くするほど、高い量子効率を確保できることが分かった。そして、表面粗さが大きな正孔取り出し電極２を形成するためには、正孔取り出し電極２の膜厚を５〜１０００ｎｍの範囲内とすることで達成できることが分かった。
【００２１】
正孔取り出し電極２の成膜方法は用いる材料によって種々の方法があるが、例えば第１導電材料としてＡｕを用いた場合は、スパッタリング法、真空蒸着法等の方法で成膜することができ、電極の表面粗さの観点から、Ａｕを投入したアルミナ製ルツボを抵抗加熱することで真空蒸着する真空蒸着法が好ましい。
なお、基板１としては、特に限定せず光電変換素子１０を搭載するデバイスにより適宜選択可能である。具体的には、ガラス基板、ファイバー基板、アクリル基板、シリコン基板、ベリリウム基板等を例示できる。
【００２２】
次に、正孔取り出し電極２上に、非晶質セレン３´を成膜する。
非晶質セレン３´は、後工程において加熱することで結晶化させ六方晶構造である結晶セレンとされるため、膜厚が０．１〜３００μｍである結晶セレン（光電変換層３）を得られるよう非晶質セレン３´を成膜する。
光電変換層３の膜厚を薄くしすぎると、非晶質セレン３´の成膜条件が過酷なものとなり製造コストの懸念が生じるほか、成膜状態が不安定となるおそれがあるため、光電変換層３の膜厚を０．１μｍ以上とすることが好ましい。一方、光電変換層３は、膜厚が厚いほど量子効率は増大する傾向にあるが、膜厚を過剰に厚くすると成膜状態が不均一となり、得られる量子効率にばらつきが生じ、結果、素子特性が不安定となるおそれがある。そのため、光電変換層３の膜厚を３００μｍ以下とすることが好ましい。
非晶質セレン３´の成膜方法は特に限定しないが、例えば、スパッタリング法、真空蒸着法等の方法で成膜することができる。
【００２３】
次に、非晶質セレン３´上に、第２導電材料からなる電子取り出し電極４を成膜する。
第２導電材料としては、特に限定しないが、Ａｕ、ＩＴＯ、ＩＴ(インジウム錫)、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇを例示できる。なお、光電変換素子１０は電子取り出し電極４側から光が入射するため、電子取り出し電極４は透明性の導電材料であることが好ましいため、第２導電材料として、ＩＴＯ、ＺｎＯ、ＩＺＯを用いることが好ましい。
電子取り出し電極４の膜厚については、用いる材料により適宜選択可能であるが、透明性の導電材料を用いた場合には、５〜１０００ｎｍとすることができる。
【００２４】
次に、正孔取り出し電極２、非晶質セレン３´及び電子取り出し電極４を、７０〜２５０℃の加熱温度で１分〜５時間加熱することにより、非晶質セレン３´を結晶化させて当該結晶セレンからなる光電変換層３を形成する。
具体的には、まず、不活性ガス雰囲気に置換された加熱炉内において、基板１上に正孔取り出し電極２、非晶質セレン３´及び電子取り出し電極４が形成された構造体を設置する。続いて、加熱温度７０〜２５０℃の範囲内で、１分〜５時間加熱する。なお、加熱時間は、前記加熱温度に達した時点からを有効加熱時間とする。
【００２５】
ここで、本実施形態においては、正孔取り出し電極２上に、非晶質セレン３´及び第２導電材料を成膜した後に加熱することが重要である。
従来では、非晶質セレンを成膜し、結晶化させた後に第２導電材料を成膜していたが、このような従来の方法では、結晶化させた結晶セレンにおいて膜剥がれが生じるおそれがあった。従って、本実施形態では、非晶質セレン３´上に第２導電材料を成膜した後に加熱して非晶質セレン３´を結晶させることが重要である。このように、非晶質セレン３´上に第２導電材料を成膜した上で非晶質セレン３´を結晶させることによって、非晶質セレン３´上に成膜した第２導電材料の適度な自重、つまり第２導電材料によって非晶質セレン３´を押さえつけた状態とすることにより、非晶質セレン３´を結晶化させる際に、非晶質セレン３´と正孔取り出し電極２との密着性を確保しながら結晶化させることができる。
【００２６】
本実施形態において、前記構造体を加熱する際の加熱温度、加熱時間は量子効率を高める観点、及び膜剥がれを抑制する観点から、非常に重要な要素である。
加熱温度が低すぎると、非晶質セレン３´の結晶化が不十分となり、量子効率を十分に高めることができないため、７０℃以上の加熱温度が必要である。また、加熱温度が高すぎるとセレンが溶融するおそれがあるため、加熱温度の上限は２５０℃とする。なお、非晶質セレン３´を安定して結晶化させ、量子効率を高め、素子特性のばらつきを抑制するとともに、膜剥がれをより抑制するためには、加熱温度を７０〜２００℃とすることが好ましい。
なお、不活性ガスとしては、特に限定せず、Ｎ２、Ａｒ、Ｋｒガス等を用いてよい。
【００２７】
また、加熱時間が短すぎると、非晶質セレン３´の結晶化が不十分となり、量子効率を十分に高めることができないため、１分以上の加熱時間が必要である。一方、加熱時間が長すぎると非晶質セレン３´の結晶化は進むものの、５時間以上の加熱により、結晶セレンが収縮し始め、素子特性を劣化させるおそれがある。そのため、加熱時間を１分〜５時間とすることが重要である。なお、非晶質セレン３´を十分の結晶化させ、量子効率を高め、素子特性の劣化を抑制するとともに、膜剥がれをより抑制するためには、加熱時間を１０分〜５時間とすることが好ましい。
また、膜剥がれを抑制する観点から加熱温度と加熱時間について鋭意検討した結果、高温で短時間よりもより低温で長時間の加熱を与えた方が膜剥がれを抑制できることが分かった。このような観点から、加熱温度を７０〜２００℃、かつ加熱時間を１０分〜５時間とすることがさらに好ましい。
【００２８】
本実施形態において非晶質セレン３´を結晶化させる方法としては、上述したように加熱炉を用い、不活性ガス雰囲気内にて加熱することで非晶質セレン３´を結晶化させる方法を採用できる。
ここで、一般的に非晶質セレンを結晶化させる加熱方法としては、例えば、アセトン等の薬品に浸漬させる化学反応法や、非晶質セレンを正孔取り出し電極に成膜する際に予め基板を加熱しておくことで非晶質セレンの成膜と結晶化を同時に行う方法が挙げられる。しかしながら、本発明者が検討した結果、化学反応法にて非晶質セレンを結晶化させた場合は、十分な量子効率が得られず、また基板加熱による結晶化は、結晶化が不均一となるほか、成膜させた非晶質セレンが結晶化する前に蒸発してしまい、所望の膜厚を確保できない、などの問題があった。
従って、本実施形態においては、基板１上に正孔取り出し電極２、非晶質セレン３´及び電子取り出し電極４を成膜した後に、不活性ガス雰囲気内にて加熱することで非晶質セレン３´を結晶化させる。なお、加熱手段としては加熱炉に限定せず、不活性ガス雰囲気内において、上記加熱温度、上記加熱時間を満足する加熱環境であれば良い。
【００２９】
上述したような加熱方法により、非晶質セレン３´を結晶化させて、結晶セレンからなる光電変換層３を形成した後、光電変換素子１０を加熱炉から取り出し冷却する。冷却方法は特に限定せず、大気中にて空冷すればよい。
【００３０】
以上説明したような製造方法により、本実施形態に係る光電変換素子１０を製造することができる。
【００３１】
＜光電変換素子＞
次に、本実施形態に係る光電変換素子１０について、説明する。
本実施形態に係る光電変換素子１０は、図１に示すように、基板１上に形成された第１導電材料からなる正孔取り出し電極２と、正孔取り出し電極上２に形成された六方晶構造を有する結晶セレンからなる光電変換層３と、光電変換層３上に形成された第２導電材料からなる電子取り出し電極４と、を備えることを特徴とする。
【００３２】
（正孔取り出し電極）
正孔取り出し電極２を構成する第１導電材料としては、特に限定しないが、Ａｕ、ＩＴＯ、ＩＴ(インジウム錫)、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇを用いることができ、特に電極の表面粗さの観点からＡｕ、Ａｌ、ＩＴＯを用いることが好ましい。
【００３３】
本実施形態において、正孔取り出し電極２の光電変換層３側の表面の粗さを、０．５〜５ｎｍとする。
上述したように、正孔取り出し電極２の表面形状は、その上に形成する光電変換層３の平坦性へ大きく影響を及ぼし、その結果、量子効率に対しても影響を及ぼす。本発明者らの検討の結果、正孔取り出し電極２の表面形状を適度に粗くし、その粗さを０．５〜５ｎｍの範囲内とすることにより、高い量子効率を確保できることが分かった。
また、正孔取り出し電極２自体の表面形状（表面粗さ）は正孔取り出し電極２の膜厚に依存する。そのため、上記表面粗さの範囲を達成するためには、正孔取り出し電極２の膜厚を５〜１０００ｎｍの範囲内とすることが好ましい。
【００３４】
（光電変換層）
本実施形態に係る光電変換層３を構成する六方晶構造を有する結晶セレンは、正孔取り出し電極２上に非晶質セレンを成膜し、当該非晶質セレンを７０〜２００℃の範囲内で加熱させることにより得ることができる。
光電変換層３の膜厚は、０．１〜３００μｍとすることができる。
光電変換層３の膜厚が薄いと、非晶質セレン３´の成膜する際の条件が過酷なものとなり製造コストの懸念が生じるほか、成膜状態が不安定となるおそれがある。そのため、光電変換層３の膜厚を０．１μｍ以上とすることが好ましい。
一方、光電変換層３は、膜厚が厚いほど量子効率は増大する傾向にあるが、膜厚を過剰に厚くすると成膜状態が不均一となり、得られる量子効率にばらつきが生じ、結果、素子特性が不安定となるおそれがある。そのため、光電変換層３の膜厚を３００μｍ以下とすることが好ましい。
【００３５】
（電子取り出し電極）
電子取り出し電極４を構成する第２導電材料としては、特に限定しないが、Ａｕ、ＩＴＯ、ＩＴ(インジウム錫)、ＺｎＯ、Ｚｎ、Ａｌ、ステンレス鋼、ＩｎＯ、Ｉｎ、ＮｉＯ、Ｎｉ、ＩＺＯ、Ｔｉ、Ｐｔ、Ａｇを例示できる。なお、光電変換素子１０は電子取り出し電極４側から光が入射するため、電子取り出し電極４は透明性の導電材料であることが好ましいため、第２導電材料として、ＩＴＯ、ＺｎＯ、ＩＺＯを用いることが好ましい。
また、電子取り出し電極４の膜厚については、用いる材料により適宜選択可能であるが、５〜１０００ｎｍとすることができる。
【００３６】
なお、本実施形態において基板１の材料は特に限定せず、光電変換素子１０を搭載するデバイスにより適宜選択可能である。具体的には、ガラス基板、ファイバー基板、アクリル基板、シリコン基板、ベリリウム基板等を例示できる。
【００３７】
以上説明してきたように、本実施形態に係る光電変換素子の製造方法によれば、非晶質セレンを７０〜２５０℃の加熱温度で加熱し非晶質セレンを結晶化させることにより、結晶セレンからなる光電変換層を形成する。その結果、このような製法により形成した光電変換層を備える光電変換素子において、暗電流の増大を抑制しつつ、極めて低い印加電圧で、高い量子効率が注入増倍によって実現でき、かつ膜剥がれを抑制した優れた成膜性を備える光電変換素子を得ることができる。
【００３８】
また、本実施形態に係る製造方法により作製した光電変換素子を、例えば撮像デバイスに適用した場合には、低い印加電圧で高い量子効率が得られ、かつ成膜性に優れた光電変換層を備えるため極めて高感度なデバイスを得ることができる。
【実施例】
【００３９】
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
以下に示す製造方法により、本実施例の光電変換素子を作製し、評価した。
【００４０】
（実施例１）
まず、ガラス基板（２５．０ｍｍ×３５．０ｍｍ、１．７ｍｍ厚）上に、正孔取り出し電極として、Ａｕ（２．０ｍｍ×１２.５ｍｍ、膜厚１０００ｎｍ）を成膜した。成膜方法は真空蒸着法を用い、真空度は２×１０−５Ｐａとした。
次に、正孔取り出し電極上に非晶質セレン（４．０ｍｍ×４．０ｍｍ、膜厚４μｍ）を、真空蒸着法によって成膜した。真空度は２×１０−５Ｐａとした。
引き続き、非晶質セレン上に、電子取り出し電極として、ＩＴＯ（７．０ｍｍ×２．０ｍｍ、膜厚３０ｎｍ）を、真空蒸着法を用いて成膜した。このときの真空槽内の圧力は、酸素を７．６×１０−３Ｐａ、アルゴンを６．０×１０−１Ｐａとして行った。
その後、窒素置換された加熱炉において１００℃、２０分の加熱処理を施し、非晶質セレンを結晶化させ、六方晶構造を有する結晶セレンとし光電変換層を形成した。
以上のようにして作製した本実施例の光電変換素子について、大気中（２２℃）にて、量子効率、及び電流-電圧特性（暗電流特性）を測定した。
【００４１】
図２に、本実施例の光電変換素子の量子効率を示す。光照射の条件としては、入射光量５０μＷ／ｃｍ２の単色光を電子取り出し電極側から入射させて測定をおこなった。また図中の凡例は印加電圧を示す。
図２のグラフに示すように、本実施形態に係る光電変換素子１０は、０．１〜５Ｖと非常に低い印加電圧でも、高い量子効率が得られることが分かる。特に、印加電圧５Ｖ、入射光量５０μＷ／ｃｍ２時に、可視光全域に亘って１００００％を超える量子効率が得られている。
また、グラフからも明らかなように、量子効率は、光電変換膜に印加する電圧を制御することにより調整が可能である。
【００４２】
図３は、本実施例の光電変換素子の電流密度（信号電流・暗電流）―電圧特性を示したグラフである。なお、青（波長４５０ｎｍ）、緑（波長５５０ｎｍ）、赤（波長６５０ｎｍ）光を入射した際の各信号電流値は、暗電流分を差し引いた値である。また、横軸の電圧は光電変換膜に印加した電圧を示しており、入射光量は５０μＷ／ｃｍ２である。
グラフより分かるように、例えば、印加電圧が５Ｖの時では、信号電流密度は青、緑、赤光共に４５０μＡ／ｃｍ２以上と非常に高い値を得ることができた。
【００４３】
（実施例２）
加熱処理において、加熱温度を２００℃、加熱時間を１０分としたこと以外は、上記実施例１の製造条件と同様の条件で光電変換素子を作製した。
【００４４】
図４は、従来の方法（非結晶セレン成膜し結晶化させた後に電子取り出し電極を形成する方法）で加熱処理を行い作製した結晶セレンの膜剥がれの様子（図４（ａ））と、本実施例２の方法で、先に非結晶セレン上に電子取り出し電極を成膜してから加熱処理を行い作製した結晶セレンの均一な膜表面の様子（図４（ｂ））とを比較した写真である。本実施例により、明らかに表面状態が改善されていることがわかる。
【００４５】
図５は、非晶質セレンと本実施例２により作製した結晶セレンのＸ線回折を比較した図（グラフ）である。本実施例２において作製した結晶セレンは、非晶質セレンでは見られなかった六方晶に起因した回折ピークが見られることから、良質な六方晶セレンが得られていることがわかる。
【００４６】
以上のことから、本発明の結晶セレンを光電変換層として用いた光電変換素子は、低い印加電圧で、高い量子効率が注入増倍によって達成でき、かつ成膜性に優れるため、例えば、高感度の撮像デバイスを提供する際に有用である。
【符号の説明】
【００４７】
１・・・基板
２・・・正孔取り出し電極
３・・・光電変換層（結晶セレン）
３´・・・非晶質セレン
４・・・電子取り出し電極
１０・・・光電変換素子
Ｆ・・・光
【図１】
2014216502.tif 000003
【図２】
2014216502.tif 000004
【図３】
2014216502.tif 000005
【図５】
2014216502.tif 000006
【図４】
2014216502.tif 000007