(57)【要約】【課題】半導体装置の製造コストを下げる。【解決手段】本半導体装置（１０）は、動作モードとして通常動作モードとテストモードとが切り替え可能にされるローサイドドライバ回路（１４）を有する。ローサイドドライバ回路は、第１外部端子（ＬＤＤ）に接続される第１信号線（Ｌ＿Ｄ）と第２外部端子（ＬＤＳ）に接続される第２信号線（Ｌ＿Ｓ）との間に設けられ、制御電極が第３信号線（Ｌ＿Ｇ）に接続されるパワートランジスタ（ＤＭＮＬ）と、パワートランジスタに流れる電流の検出結果に基づいて第３信号線に供給される駆動電圧を制限する過電流保護回路（１４１）とを有する。前記過電流保護回路は、前記テストモードにおいて、前記通常動作モードよりも前記駆動電圧の上昇速度が緩やかになるように制御する。【選択図】図３
2014090357.tif 000002
【特許請求の範囲】
【請求項１】
第１外部端子と、
第２外部端子と、
動作モードとして通常動作モードとテストモードとが切り替え可能にされるローサイドドライバ回路と、を有する半導体装置であって、
前記ローサイドドライバ回路は、
前記第１外部端子に接続される第１信号線と、
前記第２外部端子に接続される第２信号線と、
第３信号線と、
前記第１信号線と前記第２信号線との間に設けられ、制御電極が前記第３信号線に接続されるパワートランジスタと、
前記パワートランジスタのオン・オフを指示する制御信号に応じて、前記第３信号線に供給するための駆動電圧を生成する駆動電圧生成回路と、
前記パワートランジスタに流れる電流を検出する検出回路と、
前記検出回路の検出結果に基づいて、前記パワートランジスタに流れる電流が所定の電流値を超えないように前記第３信号線に供給される前記駆動電圧を制限する過電流保護回路と、を有し、
前記駆動電圧生成回路は、前記パワートランジスタをオンさせる場合には前記第３信号線の電位が前記第２信号線の電位よりも大きくなるような前記駆動電圧を生成し、前記パワートランジスタをオフさせる場合には前記第３信号線の電位が前記第２信号線の電位と等しくなるような前記駆動電圧を生成し、
前記過電流保護回路は、前記テストモードにおいて、前記通常動作モードよりも、前記第３信号線に供給される前記駆動電圧の上昇速度が緩やかになるように制御する半導体装置。
【請求項２】
前記駆動電圧生成回路は、
前記第３信号線と前記第２信号線との間に設けられた第１抵抗回路と、
前記制御信号に応じて前記第３信号線に対する電流の供給と停止が可能にされる第１電流源回路と、を有し、
前記過電流保護回路は、
前記第３信号線と前記第２信号線との間に設けられた第１トランジスタと、
前記検出回路による検出結果に応じた検出電圧と、前記所定の電流値に応じた基準電圧とを入力し、前記検出電圧と前記基準電圧とが等しくなるように、前記第１トランジスタの制御電極を制御するための制御電圧を生成するアンプ部と、
一端が前記アンプ部の入力側に接続され、容量成分を含む位相補償回路と、を有し、
前記位相補償回路の他端は、前記通常動作モードにおいて前記アンプ部の出力側に接続され、前記テストモードにおいて前記第３信号線に接続される請求項１に記載の半導体装置。
【請求項３】
前記位相補償回路は、
一端が前記アンプ部の入力側に接続された容量素子と、
前記容量素子の他端と前記アンプ部の出力側との間に接続された第１スイッチ回路と、
前記容量素子の他端と前記第３信号線との間に接続された第２スイッチ回路と、を有し、
前記通常動作モードにおいて、前記第１スイッチ回路がオン状態にされるとともに前記第２スイッチ回路がオフ状態にされ、
前記テストモードにおいて、前記第１スイッチ回路がオフ状態にされるとともに前記第２スイッチ回路がオン状態にされる請求項２に記載の半導体装置。
【請求項４】
前記過電流保護回路は、前記基準電圧を生成する基準電圧生成回路を更に有し、
前記基準電圧生成回路は、前記テストモードにおいて、前記通常動作モードよりも小さな前記基準電圧を生成する請求項２に記載の半導体装置。
【請求項５】
前記基準電圧生成回路は、
電流を生成する第２電流源回路と、
前記第２電流源回路によって生成された電流を抵抗素子によって電圧に変換することで、前記所定の基準電圧を生成する第２抵抗回路と、を有し、
前記第２抵抗回路は、前記テストモードにおいて、前記通常動作モードよりも前記抵抗素子の抵抗値が小さくされる請求項４に記載の半導体装置。
【請求項６】
前記第１スイッチ回路及び前記第２スイッチ回路は、アナログスイッチを含んで構成される請求項３に記載の半導体装置。
【請求項７】
コマンド信号を入力するための第３端子と、
第４端子と、
前記第３端子から入力されたコマンド信号に応じて、前記ローサイドドライバ回路を制御する制御回路と、を更に有し、
前記制御回路は、前記第４端子に内部電源電圧を超える電圧が入力された場合に、前記ローサイドドライバ回路の前記テストモードでの動作を指示するコマンド信号を受け付ける請求項２に記載の半導体装置。
【請求項８】
エアバックを制御するための電子回路であって、
前記エアバックの点火装置を駆動するための負荷駆動部と、
前記負荷駆動部を制御するためのデータ処理制御部と、を有し、
前記負荷駆動部は、
前記点火装置のハイサイド側を駆動するためのハイサイドドライバ回路と、
前記点火装置のローサイド側を駆動するためのローサイドドライバ回路と、
前記データ処理制御部からの指示と外部入力信号とに応じて、前記ハイサイドドライバ回路及び前記ローサイドドライバ回路を制御する制御回路と、を有し、
前記ローサイドドライバ回路は、動作モードとして通常動作モードとテストモードとが切り替え可能にされ、
前記点火装置のローサイド側に接続するための第１信号線と、
グラウンドノードに接続するための第２信号線と、
第３信号線と、
前記第１信号線と前記第２信号線との間に設けられ、制御電極が前記第３信号線に接続されるパワートランジスタと、
前記制御回路から出力される前記パワートランジスタのオン・オフを指示する制御信号に応じて、前記第３信号線に供給するための駆動電圧を生成する駆動電圧生成回路と、
前記パワートランジスタに流れる電流を検出する検出回路と、
前記パワートランジスタに流れる電流が所定の電流値を超えないように前記第３信号線に供給される前記駆動電圧を制限する過電流保護回路と、を有し、
前記駆動電圧生成回路は、前記パワートランジスタをオンさせる場合には前記第３信号線の電位が前記第２信号線の電位よりも大きくなるような前記駆動電圧を生成し、前記パワートランジスタをオフさせる場合には前記第３信号線の電位が前記第２信号線の電位と等しくなるような前記駆動電圧を生成し、
前記過電流保護回路は、前記テストモードにおいて、前記通常動作モードよりも、前記第３信号線に供給される前記駆動電圧の上昇速度が緩やかになるように制御する電子回路。
【請求項９】
前記駆動電圧生成回路は、
前記第３信号線と前記第２信号線との間に設けられた第１抵抗回路と、
前記制御信号に応じて前記第３信号線に対する電流の供給と停止が可能にされる第１電流源回路と、を有し、
前記過電流保護回路は、
前記第３信号線と前記第２信号線との間に設けられた第１トランジスタと、
前記検出回路による検出結果に応じた検出電圧と、前記所定の電流値に応じた基準電圧とを入力し、前記検出電圧と前記基準電圧とが等しくなるように、前記第１トランジスタの制御電極を制御するための制御電圧を生成するアンプ部と、
一端が前記アンプ部の入力側に接続され、容量成分を含む位相補償回路と、を有し、
前記位相補償回路の他端は、前記通常動作モードにおいて前記アンプ部の出力側に接続され、前記テストモードにおいて前記第３信号線に接続される請求項８に記載の電子回路。
【請求項１０】
前記位相補償回路は、
一端が前記アンプ部の入力側に接続された容量素子と、
前記容量素子の他端と前記アンプ部の出力側との間に接続された第１スイッチ回路と、
前記容量素子の他端と前記第３信号線との間に接続された第２スイッチ回路と、を有し、
前記通常動作モードにおいて、前記第１スイッチ回路がオン状態にされるとともに前記第２スイッチ回路がオフ状態にされ、
前記テストモードにおいて、前記第１スイッチ回路がオフ状態にされるとともに前記第２スイッチ回路がオン状態にされる請求項９に記載の電子回路。
【請求項１１】
前記過電流保護回路は、前記基準電圧を生成する基準電圧生成回路を更に有し、
前記基準電圧生成回路は、前記テストモードにおいて、前記通常動作モードよりも小さな前記基準電圧を生成する請求項９に記載の電子回路。
【請求項１２】
前記基準電圧生成回路は、
電流を生成する第２電流源回路と、
前記第２電流源回路によって生成された電流を抵抗素子によって電圧に変換することで、前記所定の基準電圧を生成する第２抵抗回路と、を有し、
前記第２抵抗回路は、前記テストモードにおいて、前記通常動作モードよりも前記抵抗素子の抵抗値が小さくされる請求項１１に記載の電子回路。
【請求項１３】
エアバック及び当該エアバックの点火装置を含むエアバックユニットと、
前記エアバックユニットを制御する請求項８に記載の電子回路と、
衝突を検出し、検出結果を前記外部入力信号として前記電子回路に供給するセンサ部と、を有するエアバック制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ローサイドドライバ回路を有する半導体装置、及び前記半導体装置を適用した電子回路、及び前記電子回路によってエアバックを制御するためのエアバック制御システムに関し、特に過電流保護機能を備えるローサイドドライバ回路に適用して有効な技術に関する。
【背景技術】
【０００２】
リレーやモータ等の負荷を大電流で駆動するための負荷駆動用の半導体装置として、ローサイドドライバ回路が知られている。ローサイドドライバ回路は、例えば、出力端子とグラウンド端子との間に設けられたパワートランジスタ含んで構成され、パワートランジスタのオン・オフを制御することで出力端子に接続された負荷を駆動する。
【０００３】
ローサイドドライバ回路を構成するパワートランジスタは駆動能力が高いため、何らかの原因で、負荷やローサイドドライバ回路の許容量を超えるような大電流を流してしまう虞がある。例えば、自動車用のエアバックシステムにおけるエアバックの点火装置（スクイブ）を駆動するためのローサイドドライバ回路は、ハーネス（信号線）によってスクイブと接続され、車両の衝突等が検出されたら、出力段のパワートランジスタをオンさせてスクイブに電流を流すことにより、エアバックを展開させる。例えば、車両の衝突時に、その衝撃でハーネスとバッテリに接続される信号線が短絡してしまうと、許容量を超えるような過電流がローサイドドライバ回路の出力段のパワートランジスタに流れる虞がある。このような過電流が流れると、例えばローサイドドライバ回路を構成する半導体チップが破壊され、エアバックが正常に開かなくなる虞がある。そこで、このような過電流を防止するため、負荷を駆動するパワートランジスタに必要以上に電流が流れないように制限する電流リミッタ機能（過電流保護機能）を備えるローサイドドライバが多く製品化されている。
【０００４】
電流リミッタ機能を備えるローサイドドライバの従来技術として、例えば特許文献１に開示がある。当該文献に係るローサイドドライバ回路は、パワートランジスタに流れる負荷電流が過電流になったことをコンパレータによって検出したら、パワートランジスタのゲート電圧を制御して電流制限を行う。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２５６５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ローサイドドライバ回路の過電流保護機能は、当然のことながら、通常動作時のパワートランジスタの動作を妨げないようにする必要がある。そのため、過電流検保護に係るリミッタ電流値は、通常動作時にパワートランジスタに流れる電流値よりも更に大きな値に設定される。したがって、製品出荷前のＩＣテスト（スクリーニングテスト）においてローサイドドライバ回路の過電流保護機能をテストするためには、電流供給能力が大きい（大電流を供給することができる）高機能なテスト装置が必要となり、テストコストの増大を招いていた。
【０００７】
本願発明者は、過電流保護機能のテスト時にパワートランジスタに流れる電流を小さくするために、テスト時のみ、リミッタ電流の設定値を小さくして過電流保護機能をテストする方法を、本願に先立って検討した。しかしながら、ローサイドドライバ回路における過電流保護回路の動作の遅れにより、パワートランジスタに流れる電流にオーバーシュートが発生し、最大電流値が小さくならないという問題が明らかとされた。例えば、上記特許文献１のような構成のローサイドドライバ回路では、パワートランジスタに過電流が流れ始めてからゲート電圧を制御して電流を抑えこむまでに遅延が生じる。そのため、過電流検出直後、パワートランジスタに流れる電流は、一旦、過電流保護に係る目標電流値（リミッタ電流値）を超え、その後、リミッタ電流値に近づくような特性となる。すなわち、過電流検出時のパワートランジスタの電流は、過渡的にリミッタ電流値を超えるオーバーシュートを持った特性となる。特に、上述のエアバック駆動システムのように衝突時に素早くエアバックを展開させるために、出力段のパワートランジスタがオンし易い構成となっているローサイドドライバ回路では、過電流検出時の過渡状態において大電流が発生し易い。したがって、上記のように、過電流保護機能のテスト時に過電流保護機能に係るリミット電流値を小さく設定する方法では、定常状態での最大電流値を抑えることはできても、過渡的な電流増加を抑えることはできない。
【０００８】
このような大電流の発生は、更なるコストの増大を招く。例えば、テストコストを低減するために複数個の半導体装置を同時に測定する方法があるが、同時に測定可能な半導体装置の個数はテスト装置の電流供給能力に依存するので、半導体装置１個当たりに流れる電流値が大きいほど同時に測定できる個数が少なくなり、テストコストの低減効果が小さくなってしまう。また、過電流保護機能の精度向上させるための方法の１つとして、過電流保護機能に係るリミッタ電流値をレーザートリミング等により最適化する方法があるが、トリミングを行うためには、半導体チップをパッケージングする前のウェハ状態でのプロービングテスト（ウェハテスト）を行う必要がある。しかしながら、過電流保護動作時に流れる電流量がウェハテストで用いるプローブ針の電流能力を超えてしまう場合にはウェハテストを行うことができない。そのため、従来は、過電流保護機能に係るリミッタ電流値のバラつき幅を見込んでパワートランジスタのトランジスタサイズを設計しており、結果としてオーバースペックとなってチップコストの増大を招いていた。また、ウェハテストができないとパッケージング後のファイナルテストによらなければ特性不良を選別することができず、不良品の早期発見が困難となり、歩留まりの低下の一因となっている。
【０００９】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、本半導体装置は、動作モードとして通常動作モードとテストモードとが切り替え可能にされるローサイドドライバ回路を有する。前記ローサイドドライバ回路は、第１外部端子に接続される第１信号線と第２外部端子に接続される第２信号線との間に設けられ、制御電極が第３信号線に接続されるパワートランジスタと、前記パワートランジスタに流れる電流の検出結果に基づいて、前記第３信号線に供給される駆動電圧を制限する過電流保護回路とを有する。前記過電流保護回路は、前記テストモードにおいて、前記通常動作モードよりも前記駆動電圧の上昇速度が緩やかになるように制御する。
【発明の効果】
【００１２】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、本半導体装置によれば、半導体装置に係る製造コストを下げることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本願の一実施の形態に係る半導体装置を例示するブロック図である。
【図２】図２は、本願の一実施の形態に係る半導体装置を搭載したシステムを例示するブロック図である。
【図３】図３は、スクイブドライバ回路１０の内部構成を例示するブロック図である。
【図４】図４は、基準電圧発生回路１４５の内部構成を例示するブロック図である。
【図５】図５は、スイッチ回路ＳＷＣ２、ＳＷＣ１の内部構成を例示するブロック図である。
【図６】図６は、通常動作モードにおけるローサイドドライバ回路１４の動作を例示するタイミングチャートである。
【図７】図７は、通常動作モードにおけるローサイドドライバ回路１４の過電流検出時の動作を例示するタイミングチャートである。
【図８】図８は、テストモードにおけるローサイドドライバ回路１４の動作を例示するタイミングチャートである。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕（テストモード時に出力トランジスタのゲート電圧の上昇速度を緩やかにするローサイドドライバ回路（半導体装置））
本願の代表的な実施の形態に係る半導体装置（１０）は、図１に示されるように、第１外部端子（ＬＤＤ）と、第２外部端子（ＬＤＳ）と、動作モードとして通常動作モードとテストモードとが切り替え可能にされるローサイドドライバ回路（１４）と、を有する。前記ローサイドドライバ回路は、前記第１外部端子に接続される第１信号線（Ｌ＿Ｄ）と、前記第２外部端子に接続される第２信号線（Ｌ＿Ｓ）と、第３信号線（Ｌ＿Ｇ）と、前記第１信号線と前記第２信号線との間に設けられ、制御電極が前記第３信号線に接続されるパワートランジスタ（ＤＭＮＬ）とを有する。前記ローサイドドライバ回路は更に、前記パワートランジスタのオン・オフを指示する制御信号に応じて、前記第３信号線に供給するための駆動電圧を生成する駆動電圧生成回路（１４３、１４４、ＳＷ１）と、前記パワートランジスタに流れる電流を検出する検出回路（１４２）とを有する。前記ローサイドドライバ回路は更に、前記検出回路の検出結果に基づいて、前記パワートランジスタに流れる電流が所定の電流値（ＩＬＭＴ）を超えないように前記第３信号線に供給される前記駆動電圧を制限する過電流保護回路（１４１）を有する。前記駆動電圧生成回路は、前記パワートランジスタをオンさせる場合には前記第３信号線の電位が前記第２信号線の電位よりも大きくなるような前記駆動電圧を生成し、前記パワートランジスタをオフさせる場合には前記第３信号線の電位が前記第２信号線の電位と等しくなるような前記駆動電圧を生成する。前記過電流保護回路は、前記テストモードにおいて、前記通常動作モードよりも、前記第３信号線に供給される前記駆動電圧の上昇速度が緩やかになるように制御する。
【００１７】
これによれば、前記テストモードにおける過電流検出時には、前記駆動電圧の上昇速度が緩やかにされるから、それに伴うパワートランジスタの電流の増加速度も緩やかになり、過電流検出時にパワートランジスタに流れる電流のオーバーシュート分が小さくなる。これにより、前記半導体装置の過電流保護機能のテスト時にパワートランジスタに流れる電流の最大値を小さくすることができ、テストコストの低減に資する。
【００１８】
〔２〕（位相補償容量の接続先の切り替え）
項１の半導体装置において、前記駆動電圧生成回路は、前記第３信号線と前記第２信号線との間に設けられた第１抵抗回路（１４３）と、前記制御信号に応じて前記第３信号線に対する電流の供給と停止が可能にされる第１電流源回路（１４４）と、を有する。過電流保護回路は、前記第３信号線と前記第２信号線との間に設けられた第１トランジスタ（ＭＰ１）と、前記検出回路による検出結果に応じた検出電圧（ＶＩＤＥＴ）と前記所定の電流値（ＩＬＭＴ）に応じた基準電圧（ＶＲＥＦ）とを入力し、前記検出電圧と前記基準電圧が等しくなるように第１トランジスタの制御電極を制御するための制御電圧を生成するアンプ部（１４６）とを有する。前記過電流保護回路は更に、一端が前記アンプ部の入力側に接続され、容量成分を含む位相補償回路（Ｃｃ、ＳＷＣ２、ＳＷＣ１）を有する。前記位相補償回路の他端は、前記通常動作モードにおいて前記アンプ部の出力側に接続され、前記テストモードにおいて前記第３信号線に接続される。
【００１９】
これによれば、テストモードでは、前記位相補償回路が前記アンプ部の入力側と前記第３信号線との間に接続され、通常動作モードでは、前記位相補償回路が前記アンプ部の入出力間に接続される。これにより、第１トランジスタの制御電極の容量成分は、通常動作モードよりもテストモードの方が小さくなり、第３信号線の容量成分は、通常動作モードよりもテストモードの方が大きくなる。その結果、テストモードでは以下のように動作する。テストモードにおいてパワートランジスタをオンさせるとき、第３信号線の容量成分が通常動作モードにおけるそれよりも大きいので、通常動作モード時よりも、前記第３信号線の容量成分を前記第１電流源回路によって充電する時間が長くなり、前記駆動電圧の上昇速度が緩やかになる。また、テストモードにおいてパワートランジスタの電流が過電流状態になった場合、前記第１トランジスタの制御電極の容量成分が通常動作モードにおけるそれよりも小さいので、通常動作モード時よりも、前記アンプ部によって第１トランジスタを素早く駆動させることができ、パワートランジスタの駆動電圧をより早く低下させることができる。他方、通常動作モードでは以下のように動作する。通常動作モードにおいてパワートランジスタをオンさせるとき、第３信号線の容量成分の大きさがテストモードにおけるそれよりも小さいので、テストモード時よりも、前記第１電流源回路によって前記第３信号線の容量成分を充電する時間が短くなり、パワートランジスタを素早くオンさせることができる。また、通常動作モードにおける前記第１トランジスタの制御電極の容量成分はテストモードにおけるそれよりも大きいので、前記アンプ部によって第１トランジスタをオンさせる速度が緩やかになり、テストモード時よりもパワートランジスタはよりオンし易くなる。
【００２０】
〔３〕（位相補償回路の詳細）
項２の半導体装置において、前記位相補償回路は、一端が前記アンプ部の入力側に接続された容量素子（Ｃｃ）と、前記容量素子の他端と前記アンプ部の出力側との間に接続された第１スイッチ回路（ＳＷＣ１）と、前記容量素子の他端と前記第３信号線との間に接続された第２スイッチ回路（ＳＷＣ２）と、を有する。前記通常動作モードにおいて、前記第１スイッチ回路がオン状態にされるとともに前記第２スイッチ回路がオフ状態にされる。また、前記テストモードにおいて、前記第１スイッチ回路がオフ状態にされるとともに前記第２スイッチ回路がオン状態にされる。
【００２１】
これによれば、位相補償回路における容量の接続先を動作モードに応じて容易に切り替えることができる。
【００２２】
〔４〕（動作モードに応じたリミット電流値の切り替え）
項２又は３の半導体装置において、前記過電流保護回路は、前記基準電圧を生成する基準電圧生成回路（１４５）を更に有する。前記基準電圧生成回路は、前記テストモードにおいて、前記通常動作モードよりも小さな前記基準電圧を生成する。
【００２３】
これによれば、前記テストモードにおいて、過電流保護動作時にパワートランジスタに流れる電流の上限値（電流リミット値）を通常動作モードにおけるそれよりも小さくすることができる。これにより、過電流保護機能のテスト時に、半導体装置に流れる電流の最大値を更に小さくすることができ、テストコストの更なる低減に資する。
【００２４】
〔５〕（リミット電流値の切り替え方法：定電流源＋抵抗における抵抗値の調整）
項４の半導体装置において、前記基準電圧生成回路は、電流を生成する第２電流源回路（１４５０）と、前記第２電流源回路によって生成された電流を抵抗素子（Ｒ１、Ｒ２）によって電圧に変換することで、前記所定の基準電圧を生成する第２抵抗回路（１４５１）と、を有する。前記第２抵抗回路は、前記テストモードにおいて、前記通常動作モードよりも前記抵抗素子の抵抗値が小さくされる。
【００２５】
これによれば、テストモードにおいて、前記所定の基準電圧を小さくなるように切り替えることが容易となる。
【００２６】
〔６〕（位相補償容量の切り替え手段：アナログスイッチ）
項３乃至５の何れかの半導体装置において、前記第１スイッチ回路及び前記第２スイッチ回路は、アナログスイッチ（ＭＰ０、ＭＮ０、ＩＮＶ）を含んで構成される。
【００２７】
〔７〕（テストモード切替に係る冗長構成）
項１乃至６の何れかの半導体装置は、コマンド信号を入力するための第３端子（ＩＦ）と、第４端子（ＴＥＳＴ）と、前記第３端子から入力されたコマンド信号に応じて、前記ローサイドドライバ回路を制御する制御回路（１５）とを更に有する。前記制御回路は、前記第４端子に内部電源電圧（ＶＣＣ）を超える電圧が入力された場合に、前記ローサイドドライバ回路の前記テストモードでの動作を指示するコマンド信号を受け付ける。
【００２８】
これによれば、前記テストモードでの動作を指示するコマンド信号が前記第３端子に誤って入力された場合であっても、前記第４端子に内部電源電圧を超える電圧が入力されていなければ、前記ローサイドドライバ回路が前記テストモードに移行することはない。これにより、ローサイドドライバ回路に２つの動作モードを設けたことによる、本半導体装置を適用したシステムの信頼性・安全性の低下を抑止することができる。
【００２９】
〔８〕（テストモード時に出力トランジスタのゲート電圧の上昇速度を緩やかにするローサイドドライバ回路を備えるＥＣＵ）
本願の代表的な実施の形態に係る電子回路（１）は、エアバック（３１）を制御するための電子回路である。本電子回路は、前記エアバックの点火装置（３０）を駆動するための負荷駆動部（１０）と、前記負荷駆動部を制御するためのデータ処理制御部（１１）と、を有する。前記負荷駆動部は、前記点火装置のハイサイド側を駆動するためのハイサイドドライバ回路（１３）と、前記点火装置のローサイド側を駆動するためのローサイドドライバ回路（１４）と、前記データ処理制御部からの指示と外部入力信号とに応じて、前記ハイサイドドライバ回路及び前記ローサイドドライバ回路を制御する制御回路（１５）と、を有する。前記ローサイドドライバ回路は、動作モードとして通常動作モードとテストモードとが切り替え可能にされる。前記ローサイドドライバ回路は、前記点火装置のローサイド側に接続するための第１信号線（Ｌ＿Ｄ）と、グラウンドノードに接続するための第２信号線（Ｌ＿Ｓ）と、第３信号線（Ｌ＿Ｇ）と、前記第１信号線と前記第２信号線との間に設けられ、制御電極が前記第３信号線に接続されるパワートランジスタ（ＤＭＮＬ）と、を有する。前記ローサイドドライバ回路は更に、前記制御回路から出力される前記パワートランジスタのオン・オフを指示する制御信号（ＥＮ、ＥＮＱ）に応じて、前記第３信号線に供給するための駆動電圧を生成する駆動電圧生成回路（１４３、１４４、ＳＷ１）と、前記パワートランジスタに流れる電流を検出する検出回路（１４２）と、を有する。前記ローサイドドライバ回路は更に、前記パワートランジスタに流れる電流が所定の電流値を超えないように前記第３信号線に供給される前記駆動電圧を制限する過電流保護回路（１４１）と、を有する。前記駆動電圧生成回路は、前記パワートランジスタをオンさせる場合には前記第３信号線の電位が前記第２信号線の電位よりも大きくなるような前記駆動電圧を生成し、前記パワートランジスタをオフさせる場合には前記第３信号線の電位が前記第２信号線の電位と等しくなるような前記駆動電圧を生成する。前記過電流保護回路は、前記テストモードにおいて、前記通常動作モードよりも、前記第３信号線に供給される前記駆動電圧の上昇速度が緩やかになるように制御する。
【００３０】
これによれば、項１と同様に、前記テストモードにおいて、前記ローサイドドライバ回路の過電流保護機能のテスト時に流れるパワートランジスタの電流値の最大値を小さくすることができ、テストコストの低減に資する。すなわち、本電子回路によれば、通常動作モードではエアバック制御に係る前記点火装置の駆動速度を落とすことなく、テストモードにおいて過電流保護動作時にパワートランジスタに流れる電流のオーバーシュート分を減らすことが可能となる。
【００３１】
〔９〕（位相補償容量の接続先の切り替え）
項８の電子回路において、前記駆動電圧生成回路は、前記第３信号線と前記第２信号線との間に設けられた第１抵抗回路（１４３）と、前記制御信号に応じて前記第３信号線に対する電流の供給と停止が可能にされる第１電流源回路（１４４）と、を有する。前記過電流保護回路は、前記第３信号線と前記第２信号線との間に設けられた第１トランジスタ（ＤＭＮ１）と、前記検出回路による検出結果に応じた検出電圧（ＶＩＤＥＴ）と前記所定の電流値に応じた基準電圧（ＶＲＥＦ）とを入力し、前記検出電圧と前記基準電圧とが等しくなるように前記第１トランジスタの制御電極を制御するための制御電圧を生成するアンプ部（１４６）とを有する。前記過電流保護回路は更に、一端が前記アンプ部の入力側に接続され、容量成分を含む位相補償回路（Ｃｃ、ＳＷＣ１、ＳＷＣ２）と、を有する。前記位相補償回路の他端は、前記通常動作モードにおいて前記アンプ部の出力側に接続され、前記テストモードにおいて前記第３信号線に接続される。
【００３２】
これによれば、項２と同様に、通常動作モードにおいては、より早くパワートランジスタをオンさせることができ、テストモードにおいては、過電流検出時にパワートランジスタの制御電極に供給される駆動電圧の上昇速度を緩やかにすることができる。
【００３３】
〔１０〕（位相補償回路の詳細）
項９の電子回路において、前記位相補償回路は、一端が前記アンプ部の入力側に接続された容量素子（Ｃｃ）と、前記容量素子の他端と前記アンプ部の出力側との間に接続された第１スイッチ回路（ＳＷＣ１）と、前記容量素子の他端と前記第３信号線との間に接続された第２スイッチ回路（ＳＷＣ２）と、を有する。前記通常動作モードにおいて、前記第１スイッチ回路がオン状態にされるとともに前記第２スイッチ回路がオフ状態にされ、前記テストモードにおいて、前記第１スイッチ回路がオフ状態にされるとともに前記第２スイッチ回路がオン状態にされる。
【００３４】
これによれば、位相補償回路における容量の接続先を動作モードに応じて容易に切り替えることができる。
【００３５】
〔１１〕（動作モードに応じたリミット電流値の切り替え）
項９又は１０の電子回路において、前記過電流保護回路は、前記基準電圧を生成する基準電圧生成回路（１４５）を更に有する。前記基準電圧生成回路は、前記テストモードにおいて、前記通常動作モードよりも小さな前記基準電圧を生成する。
【００３６】
これによれば、項４と同様に、テストモード時の電流リミット値に応じた電流量を供給できるテスト装置を容易すればよく、テストコストの更なる低減に資する。
【００３７】
〔１２〕（リミット電流値の切り替え方法：定電流源＋抵抗における抵抗値の調整）
項１１の電子回路において、前記基準電圧生成回路は、電流（ＩＲＥＦ）を生成する第２電流源回路（１４５０）と、前記第２電流源回路によって生成された電流を抵抗素子（Ｒ１、Ｒ２）によって電圧に変換することで、前記所定の基準電圧を生成する第２抵抗回路（１４５１）と、を有する。前記第２抵抗回路は、前記テストモードにおいて、前記通常動作モードよりも前記抵抗素子の抵抗値が小さくされる。
【００３８】
これによれば、テストモードにおいて前記所定の基準電圧を小さくなるように切り替えることが容易となる。
【００３９】
〔１３〕（エアバック制御システム：センサ＋ＥＣＵ＋エアバック）
本願の代表的な実施の形態に係るエアバック制御システム（Ｕ１）は、エアバック（３１）及び当該エアバックの点火装置（３０）を含むエアバックユニット（３）と、前記エアバックユニットを制御する項８乃至１２の何れかの電子回路（１）と、衝突を検出し検出結果を前記外部入力信号として前記電子回路に供給するセンサ部（２）と、を有する。
【００４０】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４１】
図２は、本願の一実施の形態に係る半導体装置を搭載したシステムを例示するブロック図である。
【００４２】
同図に示されるシステムＵ１は、例えば自動車の制御システムの一部であって、自動車における運転席や助手席等のエアバックの作動を制御するエアバック制御システムである。エアバック制御システム（ＳＹＳ＿ＡＩＲＢＡＧ）Ｕ１は、例えば、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  ｃｏｎｔｒｏｌ  ｕｎｉｔ）１、センサ部（ＳＮＳＲ）２、及びエアバックユニット（ＡＩＲＢＡＧ＿ＵＮＴ）３から構成される。なお同図には、１つのエアバックユニット３と、それを駆動するための１組の駆動部（ハイサイドドライバ回路１３及びローサイドドライバ回路１４）と、当該駆動部に接続される一組の外部端子ＨＤＤ、ＨＤＳ、ＬＤＤ、ＬＤＳが図示されているが、これに限定されない。例えば、複数のエアバッグユニット３を設け、夫々のエアバックを制御するための複数の駆動部とそれらに対応する外部端子とをスクイブドライバ回路１０内に設けることも可能である。
【００４３】
センサ部２は、例えば車両への衝撃を検出するトリガセンサや加速度センサ等を含んで構成されるセンサ群を含んで構成される。センサ部２から出力される検出信号は、例えば差動信号であり、図示されないフィルタ回路等を介してＥＣＵ１に入力される。
【００４４】
エアバックユニット３は、エアバック３１と、エアバック３１を展開するための点火装置（スクイブ）３０等から構成される。例えば、スクイブ３０に基準値以上の電流を所定時間以上流すことにより、その電流を熱に変えて爆薬（図示しない）を点火し、爆薬の爆発によって発生した気体でエアバッグ３１を瞬時に展開させる（膨らませる）。
【００４５】
ＥＣＵ１は、センサ部２からの検出信号を受けてエアバックユニット３の駆動を制御するため制御装置である。例えば、センサ部２が車両の衝突を検出しその検出信号がＥＣＵ１に送信されると、ＥＣＵ１がスクイブ３０を駆動して速やかにエアバックを展開させる。ＥＣＵ１は、例えば、データ処理制御部（ＭＣＵ）１１、スクイブドライバ回路（ＤＲ＿ＣＩＲ）１０、電源回路（ＰＷＲ＿ＳＰＬＹ＿ＣＩＲ）１２、及びその他の図示されない周辺回路等を含み、それらがプリント基板上に配置されることによって構成された電子回路である。データ処理制御部１１とスクイブドライバ回路１０は、特に制限されないが、別個の半導体チップに形成される。例えば、データ処理制御部１１は、公知のＣＭＯＳ集積回路の製造技術によって１個の単結晶シリコンのような半導体基板に形成された半導体装置であり、スクイブドライバ回路１０は、公知のＢｉＣ−ＤＭＯＳプロセスの製造技術によって１個の単結晶シリコンのような半導体基板に形成された半導体装置である。
【００４６】
電源回路１２は、車両内のバッテリから出力されるバッテリ電圧ＶＢＡＴに基づいて、スクイブドライバ回路１０やデータ処理制御部１１等の各機能部に供給する各種電源電圧を生成する。例えば、図２に示されるように、電源回路１２はバッテリ電圧ＶＢＡＴ（例えば６Ｖ〜１８Ｖ）に基づいてスクイブドライバ回路１０の内部動作電源ＶＣＣを生成する。また、電源回路１２は、バッテリ電圧ＶＢＡＴを昇圧して電源電圧ＶＤＤＨ（例えば２０Ｖ〜３５Ｖ）を生成し、エアバックユニット３におけるスクイブ３０の点火用電源としてスクイブドライバ回路１０に供給する。
【００４７】
データ処理制御部１１は、スクイブドライバ回路１０の動作を制御する。例えば、データ処理制御部１１は、センサ部２から出力された検出信号に基づいて各種の演算処理を行い、演算結果に応じて生成したコマンド信号を出力することで、スクイブドライバ回路１０によるエアバックの展開等の動作を制御する。前記コマンド信号は、スクイブドライバ回路１０に対する動作を指示するための制御信号である。詳細は後述するが、スクイブドライバ回路１０は通常動作モードとテストモードの２つの動作モードでの動作が可能とされ、データ処理制御部１１は、スクイブドライバ回路１０に対する前記コマンド信号として、通常動作モードでの動作を指示するコマンド信号とテストモードでの動作を指示するコマンド信号を出力する。データ処理制御部１１は、例えば、ＣＰＵ及びメモリを含んで構成されるプログラム処理装置によって実現され、例えばマイクロコントローラである。なお、演算の内容によってはデータ処理制御部１１をランダムロジックで実現することも可能である。
【００４８】
スクイブドライバ回路１０は、データ処理制御部１１から出力されたコマンド信号とセンサ部２からの検出信号とに基づいて、エアバックユニット３を駆動する。スクイブドライバ回路１０は、通常動作モードとテストモードの２つの動作モードでの動作が可能にされる。例えば、前記通常動作モードは、データ処理制御部１１からのコマンド信号とセンサ部２からの検出信号とに基づいて、エアバック３１の展開・不展開を制御するための通常動作を可能にする動作モードであり、テストモードは、スクイブドライバ回路１０における各機能部の動作・特性等のテストを可能にするための動作モードである。スクイブドライバ回路１０が何れの動作モードで動作するかは、端子ＩＦに入力されたコマンド信号及び端子ＴＥＳＴの電圧に応じて決定される。
【００４９】
スクイブドライバ回路１０は、具体的に、制御回路（ＣＮＴ＿ＣＩＲ）１５、ローサイドドライバ回路（Ｌ＿ＤＲＶＲ）１４、ハイサイドドライバ回路（Ｈ＿ＤＲＶＲ）１３、複数の外部端子、及びその他の図示されない外部インターフェース回路等を含んで構成される。なお図２には、前記複数の外部端子として、端子ＨＤＤ、端子ＨＤＳ、端子ＬＤＤ、端子ＬＤＳ、端子ＴＥＳＴ、端子ＧＮＤ、及び端子ＩＦが代表的に例示されている。
【００５０】
制御回路１５は、端子ＩＦに入力されたコマンド信号とセンサ部２からの検出信号とに応じて、ローサイドドライバ回路１４及びハイサイドドライバ回路１３を制御する。データ処理制御部１１とスクイブドライバ回路１０（制御回路１５）とは、端子ＩＦを介して双方向通信（例えばシリアル通信）が可能とされ、当該通信によって、データ処理制御部１１から制御回路１５に対して前記コマンド信号が入力される。なお、図２には、スクイブドライバ回路１０とデータ処理制御部１１との間の通信用端子として１つの端子ＩＦを例示しているが、複数の端子を用いて通信を行っても良く、特に制限されない。なお、制御回路１５の詳細については後述する。
【００５１】
ハイサイドドライバ回路１３は、スクイブ点火用の電源電圧ＶＤＤＨが供給される端子ＨＤＤとスクイブ３０のハイ（Ｈｉ）側の端子に接続される端子ＨＤＳとの間に電流経路を形成するためのドライバ回路である。ローサイドドライバ回路１４は、スクイブ３０のロー（Ｌｏｗ）側の端子が接続される端子ＬＤＤと接地電圧（グラウンド電圧）が供給される端子ＬＤＳとの間に電流経路を形成するためのドライバ回路である。スクイブ３０のハイ側端子と端子ＨＤＳとはハーネス３２＿１によって接続され、スクイブ３０のロー側端子と端子ＬＤＤとはハーネス３２＿２によって接続される。
【００５２】
図３は、スクイブドライバ回路１０の内部構成を例示するブロック図である。同図には、説明の便宜上、ローサイドドライバ回路１４、ハイサイドドライバ回路１３、制御回路１５、及びそれらの周辺回路のみが図示されている。
【００５３】
制御回路１５は、例えば、制御信号生成部（ＣＮＴ＿ＧＥＮ）１５０と、イネーブルコントロール部１５１と、モード切替えコントロール部１５２とを含んで構成される。
【００５４】
制御信号生成部１５０は、データ処理制御部１１から出力されたコマンド信号とセンサ部２からの検出信号とに応じて、ローサイドドライバ回路１４及びハイサイドドライバ回路１３を制御するための各種制御信号を生成する。例えば制御信号生成部１５０は、制御信号として、スクイブドライバ回路１０の動作モードを指示する信号ＭＯＤと、エアバック３１の展開を指示する信号ＡＯＮとを生成する。制御信号生成部１５０は、通常動作モードでの動作を指示する場合に信号ＭＯＤを有効にし、テストモードでの動作を指示する場合に信号ＭＯＤを無効にする。また、制御信号生成部１５０は、エアバックの展開を指示する場合に信号ＡＯＮを有効にし、エアバックの不展開を指示する場合に信号ＡＯＮを無効にする。なお、本実施の形態では、信号ＡＯＮ及び信号ＭＯＤに関し、一例として、信号レベルが“ハイレベル（Ｈｉｇｈ）”の状態を“有効”な状態とし、信号レベルが“ローレベル（Ｌｏｗ）”の状態を“無効”な状態として説明するが、逆に、ローレベルの状態を“無効”な状態とし、ハイレベルの状態を“有効”な状態としても良いことは言うまでもない。信号ＡＯＮ及び信号ＭＯＤ以外の他の状態信号についても同様とする。
【００５５】
前述したように、データ処理制御部１１は、通常動作モードでの動作を指示するコマンド信号又はテストモードでの動作を指示するコマンド信号を出力する。制御信号生成部１５０は、これらのコマンド信号に応じて、信号ＡＯＮ及び信号ＭＯＤを生成する。このとき、制御信号生成部１５０は、入力されたコマンド信号のうち“テストモードでの動作を指示するコマンド信号”を受け付けるか否かを、端子ＴＥＳＴの状態によって決定する。例えば、制御信号生成部１５０は、端子ＴＥＳＴに内部電源電圧ＶＣＣを超える電圧が入力されているときに、テストモードでの動作を指示するコマンド信号が入力されたら、信号ＭＯＤを無効（ローレベル）にし、テストモードでの動作を指示する。それ以外の場合（例えば、端子ＴＥＳＴがオープンの状態や端子ＴＥＳＴに０Ｖが供給されている状態など）には、テストモードでの動作を指示するコマンド信号が入力されたとしても、信号ＭＯＤを有効（ハイレベル）の状態に維持し、通常動作モードでの動作を指示する。このように、ソフトウェアによる制御（データ処理制御部１１からのコマンド制御）とハードウェアによる制御（端子ＴＥＳＴへの高電圧入力）を組み合わせた冗長な構成とすることにより、誤ってテストモードに係るコマンド信号が入力された場合であっても、テストモードに移行して不必要にエアバックが展開されたり、展開されなかったりすることを防止することができる。これにより、ローサイドドライバ回路１４に２つの動作モードを設けたことによる、エアバック制御システムＵ１の信頼性・安全性の低下を抑止することができる。
【００５６】
イネーブルコントロール部１５１及びモード切替えコントロール部１５２は、制御信号生成部１５０から出力された制御信号に基づいて、ハイサイドドライバ回路１３及びローサイドドライバ回路１４内の各機能部を制御するための内部制御信号を生成する。イネーブルコントロール部１５１及びモード切替えコントロール部１５２は、例えばランダムロジックによって構成される。イネーブルコントロール部１５１は、信号ＡＯＬに基づいて、イネーブル信号ＥＮと、それの反転信号であるイネーブル信号ＥＮＱとを生成する。例えば、信号ＡＯＮが有効にされた場合には、イネーブル信号ＥＮを有効（ハイレベル）にし、イネーブル信号ＥＮＱを無効（ローレベル）にする。他方、信号ＡＯＮが無効にされた場合には、イネーブル信号ＥＮを無効（ローレベル）にし、イネーブル信号ＥＮＱを有効（ハイレベル）にする。モード切替えコントロール部１５２は、信号ＭＯＤに基づいて、モード選択信号ＮＭＬと、それの反転信号であるモード切替信号ＴＳＴとを生成する。例えば、信号ＭＯＤが有効（通常動作モード）にされた場合には、モード切替信号ＮＭＬを有効（ハイレベル）にし、モード切替信号ＴＳＴを無効（ローレベル）にする。他方、信号ＭＯＤが無効（テストモード）にされた場合には、モード切替信号ＮＭＬを無効（ローレベル）にし、モード切替信号ＴＳＴを有効（ハイレベル）にする。
【００５７】
ハイサイドドライバ回路１３は、電源電圧ＶＤＤＨの供給を受けて定電流ＩＲＥＧを生成する定電流源回路を構成する。図３に例示されるように、ハイサイドドライバ回路１３は、例えば、抵抗素子１３２、出力段のパワートランジスタＤＭＮＨ、アンプ部１３１、及び基準電圧源１３０から構成される。
【００５８】
抵抗素子１３２は、その一端が端子ＨＤＤに接続され、他端がパワートランジスタＤＭＮＨのドレイン電極に接続される。パワートランジスタＤＭＮＨは、例えばＮチャネル型のＤＭＯＳ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）であり、高耐圧のトランジスタである。パワートランジスタＤＭＮＨのソース電極は端子ＨＤＳに接続される。アンプ部１３１は差動増幅回路であり、パワートランジスタＤＭＮＨのゲート電極を駆動する。アンプ部１３１の非反転入力端子（＋）はパワートランジスタＤＭＮＨのドレイン電極と抵抗素子１３２との接続ノードに接続される。基準電圧源１３０は、その一端が端子ＨＤＤ及び抵抗素子１３２が接続されるノードに接続され、その他端がアンプ部１３１の反転入力端子（−）に接続され、両端子間に基準電圧ＶＨを発生させる。これによれば、基準電圧源１３０による基準電圧ＶＨと抵抗素子１３２の抵抗値ＲＨとに応じた一定の定電流ＩＲＥＧ（≒ＶＨ／ＲＨ）が生成され、端子ＨＤＳに供給可能にされる。定電流ＩＲＥＧの供給と停止は、例えばイネーブル信号ＥＮによって制御される。例えば、車両の衝突が検知され、イネーブル信号ＥＮが有効（ハイレベル）にされたら、アンプ部１３１がパワートランジスタＤＭＮＨのゲート電圧を制御することにより定電流ＩＲＥＧを生成して端子ＨＤＳに供給する。他方、イネーブル信号ＥＮが無効（ローレベル）の場合には、アンプ部１３１がパワートランジスタＤＭＮＨをオフさせることにより、定電流ＩＲＥＧの供給を停止する。
【００５９】
ローサイドドライバ回路１４は、ハイサイドドライバ回路１３によって生成された定電流ＩＲＥＧを、スクイブ３０に流し込むための電流経路を形成する。例えば車両の衝突が検知され、イネーブル信号ＥＮが有効にされたら、ローサイドドライバ回路１４は、端子ＬＤＤと端子ＬＤＳとの間に電流経路を形成し、ハイサイドドライバ回路１３から供給された定電流ＩＲＥＧをスクイブ３０に流し込むことで、エアバック３１を展開させる。前述したように、車両の衝突時に、車両内部に存在するハーネスが損傷し、ＥＣＵ１が破壊されるが虞がある。例えば図３の参照符号Ａに示されるように、衝突時の衝撃によってバッテリ電圧ＶＢＡＴが供給される信号線４０とハーネス３２＿２とがショート（天絡）した場合、ローサイドドライバ回路１４に大電流が流れる可能性が高い。例えば、ハーネス３２＿２が天絡すると、ローサイドドライバ回路１４には、スクイブ３０を介して流れ込む定電流ＩＲＥＧとバッテリからハーネス３２＿２を介して流れ込む電流ＩＳＲＴとの合計電流が流れる。この電流が、スクイブドライバ回路１０の半導体チップ（ＩＣ）として許容できる電流量を超えた場合、スクイブドライバ回路１０が破壊する虞がある。例えば、一般にエアバッグは、運転席前方のみならず助手席前方やその他複数箇所に設置され、衝突時にはそれらが同時に動作するが、１つの半導体チップ（スクイブドライバ回路１０）で複数のエアバックを制御している場合、半導体チップの一部に破壊が起こると他のエアバックを駆動するための駆動回路も破壊される虞があり、他のエアバックが正常に開かなくなる虞がある。そこで、このような過電流による電子部品の破壊を防止するため、ローサイドドライバ回路１４は、負荷を駆動するパワートランジスタに一定の基準値以上の電流が流れないように制限する電流リミッタ機能（過電流保護機能）を備える。以下、ローサイドドライバ回路１４について更に詳細に説明する。
【００６０】
図３に示されるように、ローサイドドライバ回路１４は、例えば、パワートランジスタＤＭＮＬ、過電流保護回路１４１、電流検出部１４２、プルダウン回路１４３、定電流源回路１４４、及びスイッチ回路ＳＷ１等を含んで構成される。
【００６１】
出力段のパワートランジスタＤＭＮＬは、例えばＮチャネル型のＤＭＯＳ（Ｄｏｕｂｌｅ−Ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）であり、高耐圧のトランジスタである。パワートランジスタＤＭＮＬは、そのドレイン電極が信号線Ｌ＿Ｄに接続され、そのソース電極が信号線Ｌ＿Ｓに接続され、そのゲート電極が信号線Ｌ＿Ｇに接続される。なお、参照符号Ｌ＿Ｄ、Ｌ＿Ｓ、Ｌ＿Ｇは、それらの信号線のみならず、その信号線が接続される接続ノードをも表すものとする。信号線Ｌ＿Ｄは端子ＬＤＤに接続され、スクイブ３０のロー側電極と電気的に接続される。信号線Ｌ＿Ｓは、グラウンド電圧（０Ｖ）が供給される端子ＬＤＳに接続される。
【００６２】
プルダウン回路１４３、定電流源回路１４４、及びスイッチ回路ＳＷ１は、パワートランジスタＤＭＮＬを駆動するための駆動電圧を生成するための駆動電圧生成回路を構成する。プルダウン回路１４３は、パワートランジスタＤＭＮＬのゲート・ソース間に接続され、ゲート電極の容量成分に蓄えられた電荷を放電する機能を備える。プルダウン回路１４３は、例えば、信号線Ｌ＿Ｇと信号線Ｌ＿Ｓとの間に接続された抵抗素子ＲＰＤから構成され、ローサイドドライバ回路１４に電源や制御信号が供給されていない状態でも、パワートランジスタＤＭＮＬを静的にオフさせる。なお、抵抗素子ＲＰＤは、定電流源回路１４４から定電流が流れ込んだときに、パワートランジスタＤＭＮＬをオンさせるのに十分なゲート・ソース間電圧を発生させることができる抵抗値とされる。定電流源回路１４４は、内部電源電圧ＶＣＣが供給されるノードと信号線Ｌ＿Ｇとの間に接続され、イネーブル信号ＥＮに応じて定電流の供給と停止が制御される。例えば、イネーブル信号ＥＮが有効（ハイレベル）にされた場合、定電流源回路１４４は生成した定電流を信号線Ｌ＿Ｇに供給する。他方、イネーブル信号ＥＮが無効（ローレベル）にされた場合、定電流源回路１４４は、信号線Ｌ＿Ｇに対する定電流の供給を停止する。スイッチ回路ＳＷ１は、信号線Ｌ＿Ｇと信号線Ｌ＿Ｓとの間に接続され、イネーブル信号ＥＮＱに応じて信号線Ｌ＿Ｇと信号線Ｌ＿Ｓとの間の接続状態を切り替える。例えば、イネーブル信号ＥＮＱが有効（ハイレベル）にされたら、信号線Ｌ＿Ｇと信号線Ｌ＿Ｓとの間を短絡し（低インピーダンス状態にし）、イネーブル信号ＥＮＱが無効（ローレベル）にされたら、信号線Ｌ＿Ｇと信号線Ｌ＿Ｓとの間を開放する（高インピーダンス状態にする）。
【００６３】
上記駆動電圧生成回路によれば、パワートランジスタＤＭＮＬは以下のように制御される。イネーブル信号ＥＮが有効（イネーブル信号ＥＮＱが無効）にされた場合には、定電流源回路１４４から信号線Ｌ＿Ｇに定電流を供給することにより、信号線Ｌ＿Ｇにおける容量（例えば、パワートランジスタＤＭＮＬのゲート容量や信号線Ｌ＿Ｇに接続される回路素子の容量成分）を充電するとともに、その定電流と抵抗素子ＲＰＤによって電圧降下を発生させる。これにより、パワートランジスタＤＭＮＮの駆動のための駆動電圧が信号線Ｌ＿Ｇに発生し、パワートランジスタＤＭＮＮがオン状態となる。他方、イネーブル信号ＥＮが無効（イネーブル信号ＥＮＱが有効）にされた場合には、定電流源回路１４４からの電流供給が停止するとともにスイッチ回路ＳＷ１によって信号線Ｌ＿Ｇと信号Ｌ＿Ｓとが短絡されることにより、パワートランジスタＤＭＮＬがオフ状態となる。
【００６４】
電流検出部１４２は、パワートランジスタＤＭＮＬのドレイン・ソース間に流れる電流ＩＤを検出する。例えば電流検出部１４２は、電流センス用のトランジスタＤＭＮ１と抵抗素子ＲＤＥＴを含んで構成される。トランジスタＤＭＮ１は、出力段のパワートランジスタＤＭＮＬと同一種類のトランジスタであって、例えばＮチャネル型のＤＭＯＳである。トランジスタＤＭＮ１のゲート電極はパワートランジスタＤＭＮＬのゲート電極と共通に接続され、トランジスタＤＭＮ１のドレイン電極はパワートランジスタＤＭＮＬのドレイン電極と共通に接続される。トランジスタＤＭＮ１は出力段のパワートランジスタＤＭＮＬよりもトランジスタサイズが小さくされる。トランジスタＤＭＮ１には、トランジスタＤＭＮ１と出力段のパワートランジスタＤＭＮＬとのトランジスタサイズ比に応じた電流が流れる。例えば、トランジスタＤＭＮ１が出力段のパワートランジスタＤＭＮＬの１／１０００のトランジスタサイズである場合、出力段のパワートランジスタＤＭＮＬに流れる電流ＩＤの約１／１０００の電流がトランジスタＤＭＮ１に流れる。抵抗素子ＲＤＥＴは、トランジスタＤＭＮ１と直列に接続される。例えば、抵抗素子ＲＤＥＴは、トランジスタＤＭＮ１のソース電極と信号線Ｌ＿Ｓとの間に接続される。これにより、トランジスタＤＭＮ１に流れる電流が抵抗素子ＲＤＥＴによって電圧に変換される。以下、この電圧を検出電圧ＶＩＤＥＴとする。
【００６５】
過電流保護回路１４１は、電流検出部１４２の検出結果に基づいて、パワートランジスタＤＭＮＬに流れる電流ＩＤが所定の電流値（リミット電流値）ＩＬＭＴを超えないように、信号線Ｌ＿Ｇに供給される電圧を制限する。車両の衝突時の正常動作状態（ハーネス等に損傷がない状態）において、過電流保護回路１４１がエアバックの駆動に悪影響を及ぼさないようにするため、リミット電流値ＩＬＭＴは、ハイサイドドライバ回路１３によって生成される定電流ＩＲＥＧよりも大きな値に設定される。また、過電流保護回路１４１は、通常動作モードとテストモードで、リミット電流値ＩＬＭＴの大きさが切替え可能にされる。
【００６６】
具体的に過電流保護回路１４１は、例えば、基準電圧発生回路１４５、アンプ部１４６、位相補償容量Ｃｃ、スイッチ回路ＳＷ２、ＳＷＣ２、ＳＷＣ１、及び制御トランジスタＭＰ１を含んで構成される。
【００６７】
制御トランジスタＭＰ１は、信号線Ｌ＿Ｇと信号線Ｌ＿Ｓとの間に接続され、制御電極が駆動されることにより信号線Ｌ＿Ｇに供給される電圧を調整する。制御トランジスタＭＰ１は、例えば、Ｐチャネル型のＭＯＳトランジスタであって、そのソース電極が信号線Ｌ＿Ｇに接続され、そのドレイン電極が信号線Ｌ＿Ｓに接続される。アンプ部１４６は、電流検出回路１４２による検出電圧ＶＩＤＥＴと、基準電圧発生回路１４５によって生成される基準電圧ＶＲＥＥＦとを入力し、検出電圧ＶＩＤＥＴと基準電圧ＶＲＥＦとが等しくなるように、制御トランジスタＭＰ１のゲート電極を駆動するための制御電圧を生成する。アンプ部１４６は、例えば差動アンプである。当該差動アンプの反転入力端子（−）は、電流検出回路１４２における抵抗素子ＲＤＥＴとトランジスタＤＭＮ１とが接続されるノードＩＤＥＴに接続され、非反転入力端子（＋）は基準電圧発生回路１４５に接続され、出力端子は制御トランジスタＭＰ１のゲート電極が接続されるノードＣＰに接続される。
【００６８】
上述のように、アンプ部１４６と制御トランジスタＭＰ１とによって、検出電圧ＶＩＤＥＴと基準電圧ＶＲＥＦとが等しくなるようにパワートランジスタＤＭＮＬの駆動電圧が制限されることにより、出力段のパワートランジスタＤＭＮＬに流れる電流ＩＤは、リミット電流値ＩＬＭＴを超えないように制限される。リミット電流値ＩＬＭＴは、トランジスタＤＭＮ１のトランジスタサイズをパワートランジスタＤＭＮＬの１／ｎ（ｎは１以上の整数）とすると、“ＩＬＭＴ≒ｎ×（ＶＲＥＦ／ＲＤＥＴ）”の式で与えられる。なお、トランジスタＤＭＮ１とパワートランジスタＤＭＮＬのサイズ比のバラつき等の影響により、上記式に誤差分が加わることは言うまでもない。上記式から理解されるように、トランジスタサイズ比ｎ、基準電圧ＶＲＥＦ、及び抵抗素子ＲＤＥＴの抵抗値を調整することによって、リミット電流値ＩＬＭＴの大きさを調整することができる。本実施の形態では、基準電圧ＶＲＥＦを調整することにより、リミット電流値ＩＬＭＴを調整する構成を例示する。
【００６９】
図４に、基準電圧ＶＲＥＦを生成する基準電圧発生回路１４５の内部構成を例示する。同図に示されるように、基準電圧発生回路１４５は、定電流源回路１４５０と抵抗回路１４５１とを含んで構成される。定電流源回路１４５０は定電流ＩＲＥＦを生成して出力する。定電流源回路１４５０は、定電流ＩＲＥＦの調整のためのトリミングが可能とされる。定電流源回路１４５０は、例えば、バンドギャップ電圧等に基づいて生成された電流をカレントミラー回路によって折り返すことにより基準電流ＩＲＥＦを生成する回路構成とされ、前記カレントミラー回路のミラー比をレーザートリミング等によって調整することにより基準電流ＩＲＥＦの大きさが調整可能にされる。
【００７０】
抵抗回路１４５１は、定電流源回路１４５０から供給された基準電流ＩＲＥＦを電圧に変換する。当該変換された電圧が基準電圧ＶＲＥＦとして出力される。抵抗回路１４５１は、例えば、抵抗素子Ｒ１、Ｒ２とスイッチ回路ＳＷＲによって構成される。抵抗素子Ｒ１は、例えば定電流源回路１４５０の出力ノードと信号線Ｌ＿Ｓ（グラウンドノード）との間に接続される。また、抵抗素子Ｒ２とスイッチ回路ＳＷＲとは、定電流源回路１４５０の出力ノードと信号線Ｌ＿Ｓとの間に直列に接続される。スイッチ回路ＳＷＲは、モード切替信号ＴＳＴに応じて接続状態を切り替える。例えば、モード切替信号ＴＳＴが有効（ハイレベル）にされたら、定電流源回路１４５０の出力ノードと信号線Ｌ＿Ｓとの間を短絡し（低インピーダンス状態にし）、モード切替信号ＴＳＴが無効（ローレベル）にされたら、定電流源回路１４５０の出力ノードと信号線Ｌ＿Ｓとの間を開放する（高インピーダンス状態にする）。すなわち、基準電圧発生回路１４５は、通常動作モードにおいては、抵抗素子Ｒ１と基準電流ＩＲＥＦとによって基準電圧ＶＲＥＦを生成し、テストモードにおいては、抵抗素子Ｒ１、Ｒ２の並列抵抗と基準電流ＩＲＥＦとによって基準電圧ＶＲＥＦを生成する。これにより、テストモードにおける基準電圧ＶＲＥＦは、通常動作モードにおける基準電圧よりも小さくなるから、テストモードにおけるリミット電流値を通常動作モードにおけるリミット電流値よりも小さくすることができる。以下、通常動作モードでのリミット電流値を“ＩＬＭＴ＿Ａ”と表記し、テストモードでのリミット電流値を“ＩＬＭＴ＿Ｂ”と表記する。例えば、通常動作モードでのリミット電流値ＩＬＭＴ＿Ａを“３Ａ”に設定し、テストモードでのリミット電流値ＩＬＭＴ＿Ｂを“５００ｍＡ”に設定する場合、抵抗Ｒ１と抵抗Ｒ１、Ｒ２の並列抵抗との比がリミット電流値の比（６：１）に等しくなるように、抵抗Ｒ１、Ｒ２の抵抗値を決定する。また、リミット電流値ＩＬＭＴ＿Ａ、ＩＬＭＴ＿Ｂの微調整は、上述した基準電流ＩＲＥＦのトリミングにより行うことが可能である。
【００７１】
スイッチ回路ＳＷ２は、イネーブル信号ＥＮＱに応じて、内部電源電圧ＶＣＣが供給されるノードとノードＣＰとの間の接続状態を切り替える。例えば、イネーブル信号ＥＮＱが有効（ハイレベル）にされたら、内部電源電圧ＶＣＣが供給されるノードとノードＣＰとの間を短絡し（低インピーダンス状態にし）、イネーブル信号ＥＮＱが無効（ローレベル）にされたら、内部電源電圧ＶＣＣが供給されるノードとノードＣＰの間を開放する（高インピーダンス状態にする）。これにより、イネーブル信号ＥＮが無効にされているときに、制御トランジスタＭＰ１がオンしないようにすることができる。
【００７２】
位相補償容量Ｃｃとスイッチ回路ＳＷＣ１、ＳＷＣ２は、過電流保護回路１４１の位相補償回路として機能する。位相補償容量Ｃｃは、その一端がアンプ部１４６の反転入力端子（−）に接続される。スイッチ回路ＳＷＣ２は、一端が位相補償容量Ｃｃの他端に接続され、他端が信号線Ｌ＿Ｇに接続される。スイッチ回路ＳＷＣ２は、モード切替信号ＴＳＴに応じて接続状態を切り替える。例えば、テストモードが指示されてモード切替信号ＴＳＴが有効（ハイレベル）にされたら、位相補償容量Ｃｃの前記他端と信号線Ｌ＿Ｇとの間を短絡し（低インピーダンス状態にし）、通常動作モードが指示されてモード切替信号ＴＳＴが無効（ローレベル）にされたら、位相補償容量Ｃｃの前記他端と信号線Ｌ＿Ｇとの間を開放する（高インピーダンス状態にする）。スイッチ回路ＳＷＣ１は、一端が位相補償容量Ｃｃの他端に接続され、他端がノードＣＰに接続される。スイッチ回路ＳＷＣ１は、モード切替信号ＮＭＬに応じて接続状態を切り替える。例えば、通常動作モードが指示されてモード切替信号ＮＭＬが有効（ハイレベル）にされたら、位相補償容量Ｃｃの前記他端とノードＣＰとの間を短絡し（低インピーダンス状態にし）、テストモードが指示されてモード切替信号ＮＭＬが無効（ローレベル）にされたら、位相補償容量Ｃｃの前記他端とノードＣＰとの間を開放する（高インピーダンス状態にする）。
【００７３】
図５にスイッチ回路ＳＷＣ１、ＳＷＣ２の内部構成を例示する。同図に示されるように、スイッチ回路ＳＷＣ１、ＳＷＣ２は、Ｐチャネル型のＭＯＳトランジスタＭＰ０とＮチャネル型のＭＯＳトランジスタＭＮ０とが並列に接続されたアナログスイッチ回路によって構成される。例えば、ＭＯＳトランジスタＭＮ０のゲートはモード切替信号ＴＳＴによって駆動され、ＭＯＳトランジスタＭＰ０のゲートは、モード切替信号ＴＳＴをインバータ回路ＩＮＶによって反転した信号によって駆動される。
【００７４】
ここで、各動作モードにおけるローサイドドライバ回路１４の動作について説明する。
【００７５】
図６は、通常動作モードにおけるローサイドドライバ回路１４の動作を例示するタイミングチャートである。同図には、通常動作モードにおいて、信号ＡＯＮが無効の状態（例えば車両の衝突前の状態）から信号ＡＯＮが有効の状態（例えば車両の衝突後の状態）に遷移したときのタイミングチャートが例示される。
【００７６】
同図において、参照符号６００は信号ＭＯＤの電圧の特性、参照符号６０１は信号ＡＯＮの電圧の特性、参照符号６０２はノードＣＰの電圧の特性、参照符号６０３は信号線Ｌ＿Ｇの電圧の特性、参照符号６０４はパワートランジスタＤＭＮＬの電流ＩＤの特性である。
【００７７】
先ず、初期状態ｔ０において、信号ＡＯＮが無効（ローレベル）にされていることから、ハイサイドドライバ回路１３及びローサイドドライバ回路１４は共にオフ状態になっている。すなわち、イネーブル信号ＥＮが無効（イネーブル信号ＥＮＱが有効）にされることにより、ローサイドドライバ回路１４において、定電流源回路１４４による電流供給が停止され、スイッチ回路ＳＷ１によってパワートランジスタＤＭＮＬのゲート・ソース間が短絡し、パワートランジスタＤＭＮＬがオフ状態となる。このとき、パワートランジスタＤＭＮＬに電流は流れない。また、スイッチ回路ＳＷ２によってノードＣＰが内部基準電圧ＶＣＣまで引き上げられるとともに、アンプ部１４６の動作も停止され、制御トランジスタＭＰ１がオフ状態にされる。
【００７８】
また、初期状態ｔ０において、信号ＭＯＤが有効（ハイレベル）にされていることから、通常動作モードが指示されている。このとき、信号ＮＭＬは有効（ハイレベル）とされ、信号ＴＳＴは無効（ローレベル）とされるから、過電流保護回路１４１における位相補償容量Ｃｃはアンプ部１４６の出力端子（ノードＣＰ）に接続される。これにより、位相補償容量Ｃｃが信号線Ｌ＿Ｇに接続されるテストモード時に比べて、信号線Ｌ＿Ｇにおける容量成分は小さくなり、ノードＣＰにおける容量成分は大きくなる。また、信号ＴＳＴが無効にされることにより、基準電圧発生回路１４５によってリミット電流値ＩＬＭＴ＿Ａが設定される。
【００７９】
その後、例えばタイミングｔ１において、信号ＡＯＮが有効（ハイレベル）にされると、エアバック３１の展開が指示される。これにより、イネーブル信号ＥＮが有効（ハイレベル）にされ、イネーブル信号ＥＮＱが無効（ローレベル）にされることにより、ローサイドドライバ回路１４において、スイッチ回路ＳＷ１によって信号線Ｌ＿Ｇと信号線Ｌ＿Ｓの短絡状態が解除され、定電流源回路１４４から信号線Ｌ＿Ｇに定電流が供給される。このとき、前述したように信号線Ｌ＿Ｇにおける容量成分が小さいので、信号線Ｌ＿Ｇの電圧（パワートランジスタＤＭＮＬのゲート電圧）が速やかに上昇し、パワートランジスタＤＭＮＬが速やかにオンする。
【００８０】
また、イネーブル信号ＥＮが有効（イネーブル信号ＥＮＱが無効）にされることにより、スイッチ回路ＳＷ２がオフするとともにアンプ部１４６が動作可能となるので、過電流保護回路１４１が動作可能な状態となる。このとき、例えばハーネス３２＿２の天絡等により過電流が流れる状態になっていなければ、パワートランジスタＤＭＮＬに流れる電流ＩＤはハイサイドドライバ回路１３の定電流ＩＲＥＧと等しくなり、リミット電流値ＩＬＭＴ＿Ａを超えないため、過電流保護機能は働かない。
【００８１】
図７は、通常動作モードにおけるローサイドドライバ回路１４の過電流検出時の動作を例示するタイミングチャートである。同図には、通常動作モードにおいて、信号ＡＯＮが有効の状態（例えば車両が衝突し、エアバックの展開が指示された直後の状態）から過電流状態（例えば、ハーネス３２＿２が天絡した状態）に遷移したときのタイミングチャートが例示される。
【００８２】
同図において、参照符号７００は信号ＭＯＤの電圧の特性、参照符号７０１は信号ＡＯＮの電圧の特性、参照符号７０２はノードＣＰの電圧の特性、参照符号７０３は信号線Ｌ＿Ｇの電圧の特性、参照符号７０４はパワートランジスタＤＭＮＬの電流ＩＤの特性である。
【００８３】
先ず、初期状態ｔ０において、信号ＡＯＮが有効（ハイレベル）であることから、パワートランジスタＤＭＮＬはオン状態であり、過電流保護回路１４１も動作可能な状態となっている。このとき、参照符号７０４に示されるようにパワートランジスタＤＭＮＬに流れる電流値はＩＲＥＧであり、リミット電流値ＩＬＭＴ＿Ａを超えていないので、参照符号７０２に示されるように制御トランジスタＭＰ１のゲート電圧（ノードＣＰの電圧）は制御トランジスタＭＰ１をオンさせないような高い電圧（例えば、内部電源電圧ＶＣＣ）に維持されている。また、このとき、信号ＭＯＤが有効（ハイレベル）とされ、通常動作モードが指示されていることから、過電流保護回路１４１における位相補償容量ＣｃはノードＣＰに接続されており、アンプ部１４６からの給電により充電されている状態である。
【００８４】
その後、例えばタイミングｔ１において、ハーネス等の損傷によりハーネス３２＿１が天絡し、パワートランジスタＤＭＮＬにリミット電流ＩＬＭＴ＿Ａを超える過電流が流れると、検出電圧ＶＩＤＥＴが基準電圧ＶＲＥＦを超えるため、過電流保護回路１４１におけるアンプ部１４６が、制御トランジスタＭＰ１のゲート電圧（ノードＣＰの電圧）を下げるように動作する。このとき、前述のように位相補償容量ＣｃがノードＣＰに接続されていることから、アンプ部１４６の出力端子の負荷容量が大きい（ノードＣＰの容量成分が大きい）。そのため、アンプ部１４６が位相補償容量Ｃｃを含むノードＣＰの容量成分から電荷を引き抜くのに時間を要し、参照符号７０２に示されるように、ノードＣＰの電圧（制御トランジスタＭＰ１のゲート電圧）が緩やかに低下する。これにより、参照符号７０３に示されるようにパワートランジスタＤＭＮＬのゲート電圧の低下も緩やかになり、その結果、参照符号７０４に示されるように、パワートランジスタＤＭＮＬの電流ＩＤは、一旦リミット電流値ＩＬＭＴ＿Ａを超え、その後、緩やかにリミット電流値ＩＬＭＴ＿Ａに落ち着くようなオーバーシュートを持った特性となる。なお、仮に、信号ＡＯＮが無効の状態（エアバックが不展開の状態）から過電流が流れる状態に遷移した場合であっても、この場合のノードＣＰの電圧特性、信号線Ｌ＿Ｇの電圧特性、及び電流ＩＤの電流特性は、図７のタイミングｔ１以降と同じような特性となる。
【００８５】
図８は、テストモードにおけるローサイドドライバ回路１４の動作を例示するタイミングチャートである。同図には、テストモードにおいて、信号ＡＯＮが無効の状態（エアバックが不展開の状態）から過電流状態（例えば、ハーネス３２＿２が天絡した状態）に遷移したときのタイミングチャートが例示される。
【００８６】
同図において、参照符号８００は信号ＭＯＤの電圧の特性、参照符号８０１は信号ＡＯＮの電圧の特性、参照符号８０２はノードＣＰの電圧の特性、参照符号８０３は信号線Ｌ＿Ｇの電圧の特性、参照符号８０４はパワートランジスタＤＭＮＬの電流ＩＤの特性である。なお、本例では、例えば初期状態ｔ０においてすでにハーネス３２＿２が天絡しており、パワートランジスタＤＭＮＬがオンすれば過電流が流れ得る状態になっている場合を想定する。
【００８７】
先ず、初期状態ｔ０において、信号ＡＯＮが無効（ローレベル）であることから、ハイサイドドライバ回路１３及びローサイドドライバ回路１４は共にオフ状態となっている。すなわち、イネーブル信号ＥＮが無効（イネーブル信号ＥＮＱが有効）にされることにより、ローサイドドライバ回路１４において、定電流源回路１４４による電流供給が停止され、スイッチ回路ＳＷ１によってパワートランジスタＤＭＮＬのゲート・ソース間が短絡し、パワートランジスタＤＭＮＬがオフ状態となる。また、スイッチ回路ＳＷ２によってノードＣＰが内部基準電圧ＶＣＣまで引き上げられるとともに、アンプ部１４６の動作も停止され、制御トランジスタＭＰ１がオフ状態にされる。
【００８８】
また、初期状態ｔ０において、信号ＭＯＤが無効（ローレベル）にされることにより、テストモードが指示されている。このとき、信号ＮＭＬは無効（ローレベル）とされ、信号ＴＳＴは有効（ハイレベル）とされるから、過電流保護回路１４１における位相補償容量Ｃｃは信号線Ｌ＿Ｇに接続される。これにより、位相補償容量ＣｃがノードＣＰに接続される通常動作モード時に比べて、信号線Ｌ＿Ｇにおける容量成分は大きくなり、ノードＣＰにおける容量成分（アンプ部１４６の出力端子の負荷容量）が小さくなる。また、信号ＴＳＴが有効にされることにより、基準電圧発生回路１４５によってリミット電流値ＩＬＭＴ＿Ｂ（＜ＩＬＭＴ＿Ａ）が設定される。
【００８９】
その後、例えばタイミングｔ１において、信号ＡＯＮが有効（ハイレベル）にされると、エアバック３１の展開が指示される。これにより、イネーブル信号ＥＮが有効（ハイレベル）にされ、イネーブル信号ＥＮＱが無効（ローレベル）にされることにより、ローサイドドライバ回路１４において、スイッチ回路ＳＷ１によって信号線Ｌ＿Ｇと信号線Ｌ＿Ｓの短絡状態が解除され、定電流源回路１４４から信号線Ｌ＿Ｇに定電流が供給される。このとき、前述したように位相補償容量Ｃｃは信号線Ｌ＿Ｇに接続されていることから、信号線Ｌ＿Ｇの容量成分が大きい。そのため、定電流源回路１４４による定電流によって、信号線Ｌ＿Ｇにおける位相補償容量Ｃｃを含む容量成分を充電するのに時間を要する。これにより、参照符号８０３に示されるように、信号線Ｌ＿Ｇの電圧（パワートランジスタＤＭＮＬのゲート電圧）は緩やかに上昇し、パワートランジスタＤＭＮＬが緩やかにオンする。
【００９０】
その後、パワートランジスタＤＭＮＬに流れる電流値がＩＲＥＧを超えて、リミット電流値ＩＬＭＴ＿Ｂに近づくと、過電流保護回路１４１におけるアンプ部１４６が制御トランジスタＭＰ１のゲート電圧（ノードＣＰの電圧）を下げるように動作する。このとき、前述したようにノードＣＰには位相補償容量Ｃｃが接続されていなため、アンプ部１４６の出力端子の負荷容量は小さい（ノードＣＰの容量成分が小さい）。そのため、通常動作モード時に比べてアンプ部１４６がノードＣＰの容量成分に蓄えられた電荷を引き抜く時間が短くなる。また、アンプ部１４６の反転入力端子（−）の電圧は、差動アンプの線形動作入力電圧範囲（リニアレンジ）内に速やかに入る。その結果、参照符号８０２に示されるように、ノードＣＰの電圧（制御トランジスタＭＰ１のゲート電圧）は、通常動作モード時に比べてより速やかに低下する。これにより、参照符号８０３に示されるように、パワートランジスタＤＭＮＬのゲート電圧の上昇が抑えられ、その結果、参照符号８０５に示されるように、パワートランジスタＤＭＮＬに流れる電流ＩＤは、オーバーシュートが抑えられた特性となる。
【００９１】
なお、仮に、テストモードと通常動作モードとでリミット電流値を変更しない場合（テストモードでのリミット電流値をＩＬＭＴ＿Ａにした場合）であっても、参照符号８０４に示されるように、参照符号８０５の場合と同様の原理で、パワートランジスタＤＭＮＬに流れる過渡的な電流の増加は抑えられる。
【００９２】
以上、本実施の形態に係るローサイドドライバ回路１４は、通常動作モードとテストモードの２つの動作モードによって動作可能とされ、過電流保護回路１４１における位相補償容量Ｃｃの接続先を２つの動作モードで切り替えることにより、通常動作モード時よりも、テストモード時の出力段のパワートランジスタＤＭＮＬのゲート電圧の上昇速度が緩やかになるように構成される。これにより、図６のように通常動作モードにおいてパワートランジスタＤＭＮＬを速やかにオンさせることを可能にし、図８のようにテストモードにおいて過電流検出時に過渡的にパワートランジスタＤＭＮＬに流れる電流のオーバーシュート分を小さくすることができる。したがって、本スクイブドライバ回路によれば、ローサイドドライバ回路の過電流保護機能のテスト時に出力段のパワートランジスタＤＭＮＬに流れる最大電流量を小さくすることができ、半導体装置の製造コストの低減に資する。すなわち、製品出荷前のＩＣテスト（スクリーニングテスト）に用いるテスト装置として、従来よりも電流供給能力の低いテスト装置を用いること可能となるから、テストコストの低減に資する。また、上記ＩＣテストにおいて複数個の半導体装置（スクイブドライバ回路１０）を同時に測定する場合、測定時に半導体装置１個当たりに流れる電流量が従来よりも小さくなるので、同時に測定できる個数が多くなり、テストコストを低減することができる。また、過電流保護回路１４１の動作時に出力段のパワートランジスタＤＭＮＬに流れる最大電流量が小さくなるので、電流の制約の厳しいウェハテストを行うことが容易となる。これにより、ウェハテストの測定結果に基づいて上述の基準電流ＩＲＥＦのトリミングを行えば、過電流保護に係るリミッタ電流値ＩＬＭＴの精度を向上させることができる。リミッタ電流値ＩＬＭＴのトリミングが可能になることで、従来のように、リミッタ電流値ＩＬＭＴのバラつき幅を見込んだパワートランジスタＤＭＮＬのサイズ設計を行わなくてもパワートランジスタＤＭＮＬのトランジスタサイズを最適化することができるから、従来に比べてチップコストの低減を図ることができる。また、ウェハテストの段階で不良品の早期の発見が可能となり、歩留まりの向上に資する。
【００９３】
更に、上述したように基準電圧発生回路１４５における抵抗回路１４５１の抵抗値を切替可能にすることで、通常動作モード時よりもテストモード時のリミット電流値ＩＬＭＴを小さく設定することができる。これにより、過電流保護回路１４１の動作時にパワートランジスタＤＭＮＬに流れる過電流の定常状態での大きさを抑えることができるから、テスト時にスクイブドライバ回路１０に流れる最大電流量を更に小さくすることができ、半導体装置の製造コストの更なる低減を図ることが可能となる。
【００９４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９５】
例えば、本実施の形態では、エアバック制御のためのスクイブドライバ回路に上記ローサイドドライバ回路を適用する場合を例示したが、その他のリレーやモータ等の負荷を駆動する負荷駆動装置に本ローサイドドライバ回路を適用することも可能である。
【００９６】
本ローサイドドライバ回路では、通常動作モード時よりもテストモード時の出力段のパワートランジスタＤＭＮＬのゲート電圧の上昇速度を緩やかにするために、過電流保護回路１４１における位相補償容量Ｃｃの接続先を切り替える方法を示したが、別の手段で実現してもよい。例えば、通常動作モードよりもテストモード時にアンプ部１４６の駆動能力を高めて、制御トランジスタＭＰ１の応答速度を速めるような構成としても良い。この場合、過電流保護回路１４１の安定性を考慮する必要がある。
【００９７】
過電流保護機能に係るリミット電流値ＩＬＭＴを調整する方法として、基準電圧ＶＲＥＦをトリミングする方法を例示したが、これに限られず、トランジスタサイズ比ｎや抵抗素子ＲＤＥＴの抵抗値等をトリミングする方法を適用することもできる。
【００９８】
基準電圧ＶＲＥＦのトリミングは、基準電流ＩＲＥＦを調整する方法に限られず、抵抗回路１４５１の抵抗値を調整してもよい。また、テストモードと通常動作モードでの基準電圧ＶＲＥＦの切り替えは、抵抗回路１４５１の抵抗値の切り替える方法に限られず、基準電流ＩＲＥＦの大きさを切り替える方法でもよい。
【００９９】
過電流保護回路１４１は、位相補償容量Ｃｃの接続先をノードＣＰと信号線Ｌ＿Ｇとの間で切り替えることができれば、図３に示される位相補償容量Ｃｃとスイッチ回路ＳＷＣ２、ＳＷＣ１の接続関係に限られない。また、位相補償容量Ｃｃの接続を切り替えるためのスイッチ回路ＳＷＣ２、ＳＷＣ１の回路構成は、図５に示される構成に限られず、過電流保護回路１４１の安定性を阻害しなければ、別の回路構成を採用することも可能である。
【０１００】
更に、上記実施の形態では、パワートランジスタＤＭＮＬ、ＤＭＮＨ等がＤＭＯＳである場合を例示したが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やスーパージャンクション構造のＭＯＳトランジスタ等であってもよく、高耐圧のパワートランジスタであれば特に限定されない。
【符号の説明】
【０１０１】
Ｕ１  エアバック制御システム
１  ＥＣＵ
２  センサ部
３  エアバックユニット
３０  点火装置（スクイブ）
３１  エアバック
３２＿１、３２＿２  ハーネス
１１  データ処理制御部
１０  スクイブドライバ回路
１２  電源回路
ＶＢＡＴ  バッテリ電圧
ＶＤＤＨ  電源電圧
ＶＣＣ  内部電源電圧
１３  ハイサイドドライバ回路
１４  ローサイドドライバ回路
１５  制御回路
ＨＤＤ、ＨＤＳ、ＬＤＤ、ＬＤＳ、ＴＥＳＴ、ＧＮＤ、ＩＦ  端子
ＩＤ  パワートランジスタＤＭＮＬのドレイン電流
Ａ  天絡部分
ＩＳＲＴ  天絡時の電流
ＩＲＥＧ  定電流
１５０  制御信号生成部
１５１  イネーブルコントロール部
１５２  モード切替えコントロール部
ＡＯＮ、ＭＯＤ  制御信号
ＥＮ、ＥＮＱ  イネーブル信号
ＮＭＬ、ＴＳＴ  モード切替信号
ＤＭＮＨ  出力段のパワートランジスタ
１３０  基準電圧源
１３１  アンプ部
１３２  抵抗素子
Ｌ＿Ｄ、Ｌ＿Ｇ、Ｌ＿Ｓ  信号線
ＤＭＮＬ  パワートランジスタ
１４１  過電流保護回路
１４２  電流検出部
ＤＭＮ１  トランジスタ
ＲＤＥＴ、ＲＰＤ  抵抗素子
１４３  プルダウン回路
１４４  定電流源回路
１４５  基準電圧発生回路
１４６  アンプ部
Ｃｃ  位相補償容量
ＭＰ１  制御トランジスタ
ＳＷ１、ＳＷ２  スイッチ回路
ＳＷＣ２、ＳＷＣ１  位相補償容量Ｃｃの接続先の切り替え用のスイッチ回路
ＩＤＥＴ、ＣＰ  ノード
１４５０  定電流源回路
１４５１  抵抗回路
Ｒ１、Ｒ２  抵抗素子
ＳＷＲ  スイッチ回路
ＩＲＥＦ  基準電流
ＩＮＶ  インバータ回路
ＭＰ０  Ｐチャネル型のＭＯＳトランジスタ
ＭＮ０  Ｎチャネル型のＭＯＳトランジスタ
６００、７００、８００  信号ＭＯＤの電圧の特性
６０１、７０１、８０１  信号ＡＯＮの電圧の特性
６０２、７０２、８０２  ノードＣＰの電圧の特性
６０３、７０３、８０３  信号線Ｌ＿Ｇの電圧の特性
６０４、７０４、８０４  電流ＩＤの特性
ｔ０、ｔ１  タイミング
【図１】
2014090357.tif 000003
【図２】
2014090357.tif 000004
【図３】
2014090357.tif 000005
【図４】
2014090357.tif 000006
【図５】
2014090357.tif 000007
【図６】
2014090357.tif 000008
【図７】
2014090357.tif 000009
【図８】
2014090357.tif 000010