(57)【要約】【課題】  検査工程のスループットを高める要求に応えるプローバ用チャックおよびこれを用いたプローバを提供する。【解決手段】  本発明の一実施形態におけるプローバ用チャック５は、アルミナ質焼結体からなるとともに、測定周波数１ＭＨｚにおける誘電正接が２０×１０−４以下である絶縁基板８と、絶縁基板８の一主面に配された第１導電層９とを備える。その結果、半導体ウェハ２の電気特性を検査する際に、吸収電流が無くなるまでに要する時間を短縮することができる。したがって、検査に要する時間を短縮し、検査工程のスループットを高めることができる。【選択図】  図１
2014216542.tif 000002
【特許請求の範囲】
【請求項１】
アルミナ質焼結体からなるとともに、測定周波数１ＭＨｚにおける誘電正接が２０×１０−４以下である絶縁基板と、
該絶縁基板の一主面に配された第１導電層とを備えたことを特徴とするプローバ用チャック。
【請求項２】
請求項１に記載のプローバ用チャックにおいて、
前記絶縁基板のボイド率は、３体積％以下であることを特徴とするプローバ用チャック。
【請求項３】
請求項２に記載のプローバ用チャックにおいて、
前記絶縁基板の最大ボイド径は、１５μｍ以下であることを特徴とするプローバ用チャック。
【請求項４】
請求項３に記載のプローバ用チャックにおいて、
前記絶縁基板のアルミナ純度は、９９．５質量％以上であることを特徴とするプローバ用チャック。
【請求項５】
請求項１〜４のいずれかに記載のプローバ用チャックにおいて、
前記絶縁基板の他主面に配された第２導電層をさらに備えたことを特徴とするプローバ用チャック。
【請求項６】
半導体ウェハが前記第１導電層上に載置される、請求項１〜５のいずれかに記載のプローバ用チャックと、
前記プローバ用チャックの前記第１導電層に電圧を印加する電圧印加手段とを備えたことを特徴とするプローバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の検査工程における、半導体ウェハのプローバに用いられるプローバ用チャックおよびこれを用いたプローバに関する。
【背景技術】
【０００２】
半導体素子製造工程においては、半導体ウェハに複数の半導体素子を形成した後、半導体ウェハを切断して各半導体素子を分離する前に、半導体ウェハに形成された各半導体素子の電気特性を検査する検査工程が行われている。
【０００３】
半導体ウェハの検査工程には、プローバ、プローブカードおよびテスタなどの検査装置が用いられる。プローバは、半導体ウェハが載置されるプローバ用チャックを備える。プローブカードは、半導体素子の端子に接触するプローブを備える。テスタは、プローブカードに電気的に接続されている。
【０００４】
プローバ用チャックとして、特許文献１には、アルミナ質焼結体（アルミナを焼結したセラミックス）からなる絶縁基板（絶縁部）と、絶縁基板の一方主面に形成された第１導電層（第１導電体）と、絶縁基板の他方主面に形成された第２導電層（第２導電体）とを備えた構成が記載されている。
【０００５】
半導体ウェハの検査工程は、例えば以下のようにして行なわれる。まず、プローバ用チャックの第１導電層上に半導体ウェハを載置する。次に、プローブカードのプローブを半導体素子の端子に接触させ、テスタからプローブカードを介して半導体素子に電圧を印加することによって、半導体ウェハに形成された半導体素子の電気特性を検査する。
【０００６】
半導体ウェハを検査する際に、プローバ用チャックの第２導電層を接地しつつ、第１導電層に直流電圧を印加すると、誘電体である絶縁基板に充電電流、吸収電流、漏れ電流が生じる。まず、電圧を印加した直後に充電電流が流れる。この充電電流は、コンデンサとして機能する絶縁基板に電荷が充電されると指数関数的に減少する。吸収電流は、充電電流よりも遅れて流れ、除々に減少する。この吸収電流が無くなった後、一定の電流である漏れ電流が流れる。
【０００７】
吸収電流があると半導体ウェハの検査が不安定となるため、吸収電流が無くなるまで検査を待つ必要がある。この吸収電流が無くなるまでの時間が長くなると、検査に要する時間が長くなる。その結果、検査工程のスループットが低下し、半導体素子の生産効率が低下する。
【０００８】
したがって、検査工程のスループットを高めることができるプローバ用チャックが要求されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−４６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、検査工程のスループットを高める要求に応えるプローバ用チャックおよびこれを用いたプローバを提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明の一実施形態におけるプローバ用チャックは、アルミナ質焼結体からなるとともに、測定周波数１ＭＨｚにおける誘電正接が２０×１０−４以下である絶縁基板と、該絶縁基板の一主面に配された第１導電層とを備える。
【００１２】
本発明の一実施形態におけるプローバは、半導体ウェハが前記第１導電層上に載置される、前述したプローバ用チャックと、前記プローバ用チャックの前記第１導電層に電圧を印加する電圧印加手段とを備える。
【発明の効果】
【００１３】
本発明の一実施形態におけるプローバ用チャックによれば、絶縁基板の測定周波数１ＭＨｚにおける誘電正接が２０×１０−４以下であることから、半導体ウェハの電気特性を検査する際に、吸収電流が無くなるまでに要する時間を短縮することができる。したがって、検査に要する時間を短縮し、検査工程のスループットを高めることができる。
【００１４】
本発明の一実施形態におけるプローバによれば、前述したプローバ用チャックを備えることから、検査に要する時間を短縮し、検査工程のスループットを高めることができる。
【図面の簡単な説明】
【００１５】
【図１】（ａ）は、本発明の一実施形態におけるプローバ用チャックを備えたプローバの構成を示す概略図であり、（ｂ）は、図１（ａ）のプローバ用チャックの斜視図であり、（ｃ）は、図１（ｂ）のプローバ用チャックの厚み方向に沿った断面図である。
【図２】（ａ）は、本発明の他の実施形態におけるプローバ用チャックの斜視図であり、（ｂ）は、図２（ａ）のプローバ用チャックの厚み方向に沿った断面図である。
【図３】本発明の実施例において、試料１〜３のアルミナ質焼結体からなる絶縁基板の誘電正接の測定結果を示したグラフである。横軸は、各試料１〜３を示しており、縦軸は測定周波数１ＭＨｚにおける誘電正接（×１０−４）を示している。
【図４】本発明の実施例において、試料１〜３のアルミナ質焼結体からなる絶縁基板の吸収電流の測定結果を示したグラフである。横軸は、電圧印加開始からの時間（ｓｅｃ）を示しており、縦軸は、絶縁基板における電流値（ｐＡ）を示している。
【発明を実施するための形態】
【００１６】
以下に、本発明の一実施形態におけるプローバ用チャックを用いたプローバについて、図１を参照して詳細に説明する。
【００１７】
図１（ａ）に示したプローバ１は、半導体ウェハ２の検査工程に用いられる検査装置である。プローバ１は、プローブカード３およびテスタ４などとともに用いることによって、半導体ウェハ２に形成された半導体素子の電気特性を検査するものである。このプローバ１は、半導体ウェハ２が載置されるプローバ用チャック５と、プローバ用チャック５に電圧を印加する電圧印加手段６と、プローバ用チャック５が載置される載置台７とを備えている。
【００１８】
プローバ用チャック５は、図１（ｂ）および（ｃ）に示すように、絶縁基板８と、絶縁基板８の一主面に配された第１導電層９と、絶縁基板８の他主面に配された第２導電層１０とを備える。
【００１９】
絶縁基板８は、プローバ用チャック５の支持部材および第１導電層９および第２導電層１０の絶縁部材として機能するものである。この絶縁基板８は、アルミナ質焼結体からなる。その結果、絶縁基板８の絶縁抵抗を高めることができる。なお、絶縁基板８を構成す
るアルミナ質焼結体は、アルミナを主成分として含んでおり、アルミナ以外の成分を含んでいても構わない。このアルミナ以外の成分は、例えばナトリウムまたは鉄などの陽イオンとなる金属の酸化物などであり、その他に焼結助剤を含んでいても構わない。
【００２０】
絶縁基板８は、半導体ウェハ２に対応した形状であり、例えば円板状である。この絶縁基板８の直径は、例えば１５０ｍｍ以上５００ｍｍ以下である。絶縁基板８の厚みは、例えば２ｍｍ以上５０ｍｍ以下である。
【００２１】
第１導電層９は、電圧印加手段６から直流電圧が印加されるものである。この第１導電層９は、例えば金、銀、銅、アルミニウム、クロム、ニッケル、チタン、白金またはパラジウムなどの金属材料からなる。なお、第１導電層９は、異なる金属材料からなる複数の層からなるものでも構わない。
【００２２】
第１導電層９は、絶縁基板８の一主面を被覆した膜状の部材である。また、第１導電層９の一部は、絶縁基板８の側面に延びており、電圧印加手段６に電気的に接続した給電用パターン１１を構成している。第１導電層９の厚みは、例えば０．１μｍ〜５００μｍである。なお、絶縁基板８の一主面の一部が第１導電層９から露出していても構わない。
【００２３】
第２導電層１０は、電圧印加手段６によって接地されるものである。この第２導電層１０は、第１導電層９と同様の構成、材料からなる。
【００２４】
一方、半導体ウェハ２には複数の半導体素子が形成されており、この半導体ウェハ２を切断して各半導体素子を分離することによって半導体素子が作製される。この半導体ウェハ２の一主面には、各半導体素子の端子が形成されている。
【００２５】
プローブカード３は、半導体ウェハ２の端子とテスタ４とを電気的に接続するものである。このプローブカード３は、半導体ウェハ２の端子に接触させる複数のプローブ１２を有している。
【００２６】
テスタ４は、プローブカード３を介して半導体ウェハ２の各半導体素子に電圧を印加することによって、各半導体素子の電気特性を検査するものである。
【００２７】
前述した半導体ウェハ２の検査工程は、例えば以下のようにして行なう。まず、第１導電層９に半導体ウェハ２の他主面を接しつつ、プローバ用チャック５に半導体ウェハ２を載置する。次に、プローブカード３のプローブ１２を半導体ウェハ２の端子に接触させる。次に、テスタ４からプローブカード３のプローブ１２を介して半導体ウェハ２に電圧を印加することによって、テスタ４にて半導体ウェハ２の各半導体素子の電気特性を検査することができる。
【００２８】
ここで、半導体ウェハ２に電圧を印加する際に、プローバ用チャック５の第２導電層１０を接地しつつ、第１導電層９に直流電圧を印加すると、誘電体である絶縁基板８に充電電流、吸収電流、漏れ電流が生じる。まず、直流電圧を印加した直後に充電電流が流れる。この充電電流は、コンデンサとして機能する絶縁基板８に電荷が充電されると指数関数的に減少する。吸収電流は、充電電流よりも遅れて流れ、除々に減少する。この吸収電流が無くなった後、一定の電流である漏れ電流が流れる。
【００２９】
一方、本実施形態のプローバ用チャック５は、アルミナ質焼結体からなるとともに、測定周波数１ＭＨｚにおける誘電正接（ｔａｎδ）が２０×１０−４以下である絶縁基板８と、絶縁基板８の一主面に配された第１導電層９とを備える。
【００３０】
このような絶縁基板８は、ボイド、アルミナ以外の成分または酸素欠陥などにチャージされる電荷が少ないことから、交流電圧の向きの変化に絶縁基板８内部の電荷の変化が追随しやすくなって電気エネルギー損失が小さくなっているため、測定周波数１ＭＨｚにおける誘電正接が２０×１０−４以下と小さくなっている。この絶縁基板８に直流電圧が印加されると、絶縁基板８のボイド、アルミナ以外の成分または酸素欠陥などにチャージされる電荷が少ないため、絶縁基板８の吸収電流が無くなるまでに要する時間を短縮することができる。したがって、検査に要する時間を短縮し、検査工程のスループットを高めることができる。それ故、半導体素子の生産効率を高めることができる。
【００３１】
絶縁基板８の誘電正接は、以下のようにして測定することができる。まず、絶縁基板８から第１導電層９および第２導電層１０を除去する。次に、測定周波数を１ＭＨｚとして、ＪＩＳＣ２１４１：１９９２に準じた方法を用いて、絶縁基板８の誘電正接を測定する。なお、絶縁基板８の外形形状（特に厚み）を加工すると誘電正接の値が変化してしまうため、絶縁基板８の誘電正接の測定は、絶縁基板８の外形形状を加工せずに行なう。
【００３２】
また、絶縁基板８の吸収電流は、以下のようにして測定することができる。まず、第１導電層９および第２導電層１０を微小電流計に電気的に接続する。第２導電層１０は、微小電流計のグランドに接地される。次に、電圧：１０Ｖ、積分時間：５ＰＬＣ、測定時間：５０ｓｅｃの条件下で、微小電流計から第１導電層９に直流電圧を印加し、絶縁基板８を流れる微小電流の電流値を測定することによって、絶縁基板８の吸収電流を測定する。なお、吸収電流は、直流電圧の印加直後に流れる充電電流と、一定の電流となった漏れ電流との間に流れる。
【００３３】
本実施形態のプローバ用チャック５において、絶縁基板８のボイド率は、３体積％以下である。その結果、絶縁基板８のボイド率を小さくすることによって、ボイドの表面にチャージされる電荷を低減し、絶縁基板８の吸収電流が無くなるまでに要する時間を短縮することができる。さらに、絶縁基板８のボイド率は、２体積％以下であることが望ましい。
【００３４】
絶縁基板８のボイド率は、以下のようにして測定することができる。まず、絶縁基板８を切断した断面を鏡面研磨する。次に、この断面の測定領域においてボイドの開口が占める面積の割合（面積％）を求め、この割合をボイド率（体積％）とみなすことによって、絶縁基板８のボイド率を測定する。
【００３５】
本実施形態のプローバ用チャック５において、絶縁基板８の最大ボイド径は、１５μｍ以下である。その結果、最大ボイド径を小さくすることによって、１つのボイドの表面にチャージされる電荷を低減し、絶縁基板８の吸収電流が無くなるまでに要する時間を短縮することができる。さらに、絶縁基板８の最大ボイド径は、１２μｍ以下であることが望ましい。
【００３６】
絶縁基板８の最大ボイド径は、以下のようにして測定することができる。まず、絶縁基板８を切断した断面を鏡面研磨する。次に、この断面における各ボイドの径を計測してその最大値を求めることによって、絶縁基板８の最大ボイド径を測定する。
【００３７】
本実施形態のプローバ用チャック５において、絶縁基板８のアルミナ純度は、９９．５質量％以上である。その結果、アルミナ純度を高くすることによって、絶縁基板８のアルミナ以外の成分を低減し、アルミナ以外の成分にチャージされる電荷を低減することができるため、絶縁基板８の吸収電流が無くなるまでに要する時間を短縮することができる。さらに、絶縁基板８のアルミナ純度は、９９．９質量％以上であることが望ましい。
【００３８】
絶縁基板８のアルミナ純度は、アルミナ質焼結体においてアルミニウムを酸化物に換算した含有量のことであり、アルミナ質焼結体の一部を粉砕し、得られた粉体を塩酸などの溶液に溶解した後、ＩＣＰ（Inductively Coupled Plasma）発光分光分析装置（島津製作所製：ＩＣＰＳ−8100など）を用いて測定し、得られた各成分の金属量を酸化物に換算することによって求めることができる。
【００３９】
次に、本実施形態のプローバ用チャック５の製造方法を説明する。
【００４０】
（１）絶縁基板８を作製する。具体的には、例えば以下のように行なう。
【００４１】
まず、アルミナ粉末（一次原料）に純水および有機バインダーを加えた後、ボールミルで湿式混合してスラリーを得る。次に、スラリーをスプレードライにて造粒してアルミナ粒（二次原料）を得る。次に、アルミナ粒を冷間静水圧成形（Cold Isostatic Pressing
）などで成形し、成形体を得る。次に、成形体に切削加工を行なって所望の形状とする。次に、成形体を脱脂して有機バインダーを除去した後、成形体を例えば１４００℃以上１７００℃以下の温度で焼成し、アルミナ質焼結体を得る。次に、アルミナ質焼結体に研削加工および研磨加工を行なって所望の形状とする。以上のようにして、アルミナ質焼結体からなる絶縁基板８を作製することができる。
【００４２】
ここで、アルミナ粉末に含まれるアルミナ以外の成分を低減することによって、アルミナ質焼結体のアルミナ純度を高めることができる。したがって、アルミナ質焼結体の誘電正接を低減することができる。特に、鉄やナトリウムなどの陽イオンとなる金属を低減することが望ましい。また、アルミナ質焼結体のアルミナ純度は、９９．５質量％以上であることが望ましい。
【００４３】
また、アルミナ粉末の平均粒径Ｄ５０を大きくすることによって、脱脂した成形体に残存する有機バインダー由来の炭素（残炭）を低減することができる。したがって、成形体を焼結する際に除去される残炭が減るため、この残炭に起因したアルミナ質焼結体の酸素欠陥を低減することができる。それ故、アルミナ質焼結体の誘電正接を低減することができる。
【００４４】
また、アルミナ粒の成形圧を大きくすることによって、アルミナ質焼結体のボイド率および最大ボイド径を低減することができる。したがって、アルミナ質焼結体の誘電正接を低減することができる。
【００４５】
（２）スパッタリング法またはイオンプレーティング法を用いて、絶縁基板８の一主面に第１導電層９を形成するとともに絶縁基板８の他主面に第２導電層１０を形成する。
【００４６】
以上のようにして、プローバ用チャック５を作製することができる。
【００４７】
本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組合せ等が可能である。
【００４８】
例えば、前述した実施形態においては、プローバ用チャック５が第１導電層９および第２導電層１０を有する構成を例に説明したが、図２（ａ）および（ｂ）に示すように、プローバ用チャック５は第１導電層９のみを有していても構わない。この場合には、プローバ１は、例えば、半導体ウェハ４が第１導電層９上に載置されるプローバ用チャック５と、絶縁基板８の他主面が接する第３導電層を有するとともにプローバ用チャックが載置される載置台７と、プローバ用チャック５の第１導電層９に電圧を印加する電圧印加手段６とを備える。第３導電層は、前述した第２導電層１０と同様の構成、機能を有する。
【実施例】
【００４９】
以下、本発明を実施例によって詳細に説明するが、本発明は、下記実施例によって限定されるものではなく、本発明の趣旨を逸脱しない範囲の変更、実施の態様は、いずれも本発明の範囲内に含まれる。
【００５０】
（評価方法）
試料１〜３のアルミナ質焼結体からなる絶縁基板を作製し、前述した誘電正接の測定方法を用いて、各絶縁基板の誘電正接を測定した。
【００５１】
また、試料１〜３のアルミナ質焼結体からなる絶縁基板に第１導電層および第２導電層を形成してプローバ用チャックを作製し、前述した吸収電流の測定方法を用いて、各プローバ用チャックにおける絶縁基板の吸収電流を測定した。
【００５２】
（プローバ用チャックの作製条件）
前述したプローバ用チャックの製造方法と同様にして、表１に示す試料１〜３のアルミナ質焼結体からなる絶縁基板およびそれを用いたプローバ用チャックを作製した。
【００５３】
【表１】
2014216542.tif 000003
【００５４】
（結果）
誘電正接の測定結果を表１、図３に示し、吸収電流の測定結果を図４に示す。試料１は、誘電正接が２１４×１０−４であり、吸収電流が無くなるまでの時間が５ｓｅｃであった。試料２は、誘電正接が１７×１０−４であり、吸収電流が無くなるまでの時間が３ｓｅｃであった。試料３は、誘電正接が１５×１０−４であり、吸収電流が無くなるまでの時間が２ｓｅｃであった。すなわち、試料１は、誘電正接が２０×１０−４よりも大きく、かつ吸収電流が無くなるまでの時間が長いのに対し、試料２、３は、誘電正接が２０×１０−４以下であり、かつ吸収電流が無くなるまでの時間が短かった。
【００５５】
また、試料１は、ボイド率が６．４体積％であり、最大ボイド径が１８．５μｍであった。試料２は、ボイド率が２．７体積％であり、最大ボイド径が１４．８μｍであった。試料３は、ボイド率が１．１体積％であり、最大ボイド径が１０．５μｍであった。すなわち、試料１は、ボイド率が３体積％よりも大きく、最大ボイド径が１５μｍよりも大きいのに対し、試料２、３は、ボイド率が３体積％以下であり、最大ボイド径が１５μｍ以下であった。さらに、試料３は、ボイド率が２体積％以下であり、最大ボイド径が１２μｍ以下であった。なお、試料１および試料２は、平均ボイド径が同じであった。
【００５６】
以上の結果により、本発明の一実施形態におけるプローバ用チャックによれば、アルミナ質焼結体からなるとともに、測定周波数１ＭＨｚにおける誘電正接が２０×１０−４以下である絶縁基板を備えることによって、吸収電流が無くなるまでの時間を低減できるこ
とが確かめられた。
【符号の説明】
【００５７】
１      プローバ
２      半導体ウェハ
３      プローブカード
４      テスタ
５      プローバ用チャック
６      電圧印加手段
７      載置台
８      絶縁基板
９      第１導電層
１０    第２導電層
１１    給電用パターン
１２    プローブ
【図１】
2014216542.tif 000004
【図２】
2014216542.tif 000005
【図３】
2014216542.tif 000006
【図４】
2014216542.tif 000007