(57)【要約】【課題】フォトキャリアがトラップされにくく、光検出の感度の低下を抑制し、光の検出効率を向上させた構造の光半導体装置を提供する。【解決手段】Ｓｉ基板またはＳｉ層の上に形成された第１の半導体部と、前記第１の半導体部の上に形成された第２の半導体部、第３の半導体部及び第４の半導体部と、前記第２の半導体部に接続される第１の電極と、前記第４の半導体部に接続される第２の電極と、を有し、前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであって、前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されている光半導体装置により上記課題を解決する。【選択図】  図３
2014216389.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板またはＳｉ層の上に形成された第１の半導体部と、
前記第１の半導体部の上に形成された第２の半導体部、第３の半導体部及び第４の半導体部と、
前記第２の半導体部に接続される第１の電極と、
前記第４の半導体部に接続される第２の電極と、
を有し、
前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであって、
前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、
前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、
前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されていることを特徴とする光半導体装置。
【請求項２】
前記第１の半導体部の上に、前記第２の半導体部が形成されており、
前記第２の半導体部の上に、前記第３の半導体部が形成されており、
前記第３の半導体部の上に、前記第４の半導体部が形成されていることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記第２の半導体部、前記第３の半導体部及び前記第４の半導体部は、前記第１の半導体部と接して形成されており、
前記第２の半導体部と前記第３の半導体部とは接しており、
前記第３の半導体部と前記第４の半導体部とは接していることを特徴とする請求項１に記載の光半導体装置。
【請求項４】
Ｓｉ基板またはＳｉ層の上に、第１の温度で第１の半導体部を形成する工程と、
前記第１の半導体部の上に、前記第１の温度よりも高い第２の温度で、第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程と、
前記第２の半導体部に接続される第１の電極及び、前記第４の半導体部に接続される第２の電極を形成する工程と、
を有し、
前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであり、
前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、
前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、
前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されていることを特徴とする光半導体装置の製造方法。
【請求項５】
前記第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程は、
前記第１の半導体部の上に、第２の半導体部を形成する工程と、
前記第２の半導体部の上に、第３の半導体部を形成する工程と、
前記第３の半導体部の上に、第４の半導体部を形成する工程と、
を含むものであることを特徴とする請求項４に記載の光半導体装置の製造方法。
【請求項６】
前記第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程は、
前記第１の半導体部の上に、前記第２の半導体部、前記第３の半導体部及び前記第４の半導体部を形成するためのＧｅ膜を形成する工程と、
前記Ｇｅ膜に、ｐ型となる不純物元素をドープすることにより、前記第２の半導体部を形成する工程と、
前記Ｇｅ膜に、ｎ型となる不純物元素をドープすることにより、前記第４の半導体部を形成し、前記第２の半導体部と前記第４の半導体部との間における前記Ｇｅ膜により前記第３の半導体部が形成される工程と、
を含むものであることを特徴とする請求項４に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置及び光半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
サーバ間におけるデータ伝送量の増加に伴い、従来のＣｕ配線等を用いた電気信号による伝送は限界に近づきつつあることから、光インターコネクト、即ち、光信号によるデータ伝送が求められている。このような、光信号によるデータ伝送においては、Ｓｉ（シリコン）により光導波路（Ｓｉ導波路）が形成されており、低消費電力、小型化にするため、光の受送信に必要となる光送信器、光変調器、受信器等をシリコン基板上に集積化されたものがある。
【０００３】
このような光伝送においては、Ｓｉ導波路における損失の小さい波長１．３〜１．５５μｍ帯の光が用いられている。シリコン基板上には、波長１．３〜１．５５μｍ帯の光を検出するため、波長が１．５５μｍ近傍に吸収端を有するＧｅ（ゲルマニウム）により吸収層が形成されているフォトダイオードが、光検出器（フォトディテクター）として用いられている。
【０００４】
ところで、ＧｅはＳｉと同じＩＶ族であるが、Ｓｉの上にＧｅをエピタキシャル成長させた場合、ＳｉとＧｅでは、格子定数差が４．２％あり、この格子定数差に起因して、Ｓｉの上に成長したＧｅには貫通転位や格子欠陥が発生する。フォトダイオードにおける吸収層となるＧｅ層において、貫通転位や格子欠陥が存在していると、受光した光により生成されたフォトキャリアがトラップされるため、フォトダイオードにおける光検出の感度が低下し、光の検出効率も低下する。
【０００５】
よって、フォトダイオードの感度の低下を抑制するため、Ｇｅ層に発生する貫通転位や格子欠陥を低減する方法が求められている。このようなＧｅ層における貫通転位や格子欠陥を低減する方法としては、Ｓｉ層等の上に、最初に低い基板温度で、Ｇｅ層を成長させ、低い基板温度で成長させたＧｅ層の上に、通常の高い基板温度で、次のＧｅ層を成長させる方法がある（例えば、非特許文献１）。具体的には、Ｓｉ層等の上に、最初に比較的低温の基板温度である３００℃〜４００℃でＧｅ層を結晶成長させ、このＧｅ層の上に、比較的高温の基板温度である６００℃〜７００℃で次のＧｅ層を成長させる。これにより、一般的なＧｅの成長温度である比較的高温の基板温度で成長させたＧｅ層における貫通転位や格子欠陥を低減させることができる。このように形成されたＧｅ層は、フォトディテクターにおける吸収層等として用いることができる（例えば、非特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−７４０１６号公報
【非特許文献】
【０００７】
【非特許文献１】V.A. Shah, A. Dobbie, M. Myronov, D.R. Leadley, Thin Solid Films, 519, 7911 (2011)
【非特許文献２】Tao Yin, Rami Cohen, Mike M. Morse, Gadi Sarid, Yoel Chetrit, Doron Rubin, and Mario J. Paniccia, Optics Express, 15, 13966 (2007)
【非特許文献３】Gianlorenzo Masini, Lorenzo Colace, Gaetano Assanto, Hsin-Chiao Luan, and Lionel C. Kimerling, IEEE TRANSACTIONS ON ELECTRON DEVICES, 48, 1092 (2001)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、Ｓｉ層等の上に、比較的低温の基板温度で、エピタキシャル成長によりＧｅ層を形成した場合、Ｇｅ層には、貫通転位や格子欠陥が多数発生し、不純物元素がドープされていないにもかかわらずｐ型となり、低抵抗となる。このため、比較的低温で成長させたＧｅ層の上に、次のＧｅ層を比較的高温で成長させた構造のフォトダイオードでは、受光により発生したフォトキャリアが、比較的低温で成長させたＧｅ層における貫通転位や格子欠陥にトラップされやすい。このようにフォトキャリアがトラップされると、フォトダイオードにおける光検出の感度が低下し、光の検出効率も低下する。
【０００９】
よって、光半導体装置であるフォトダイオードにおいて、フォトキャリアがトラップされにくく、光検出の感度の低下を抑制し、光の検出効率を向上させた構造の光半導体装置が求められている。
【課題を解決するための手段】
【００１０】
本実施の形態の一観点によれば、Ｓｉ基板またはＳｉ層の上に形成された第１の半導体部と、前記第１の半導体部の上に形成された第２の半導体部、第３の半導体部及び第４の半導体部と、前記第２の半導体部に接続される第１の電極と、前記第４の半導体部に接続される第２の電極と、を有し、前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであって、前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されている。
【００１１】
また、本実施の形態の他の一観点によれば、Ｓｉ基板またはＳｉ層の上に、第１の温度で第１の半導体部を形成する工程と、前記第１の半導体部の上に、前記第１の温度よりも高い第２の温度で、第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程と、前記第２の半導体部に接続される第１の電極及び、前記第４の半導体部に接続される第２の電極を形成する工程と、を有し、前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであり、前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されている。
【発明の効果】
【００１２】
開示の光半導体装置によれば、フォトキャリアがトラップされにくいため、光検出の感度の低下を抑制することができ、光の検出効率を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態における光半導体装置の斜視図
【図２】第１の実施の形態における光半導体装置の断面図（１）
【図３】第１の実施の形態における光半導体装置の断面図（２）
【図４】第１の実施の形態における光半導体装置の製造方法の工程図（１）
【図５】第１の実施の形態における光半導体装置の製造方法の工程図（２）
【図６】第１の実施の形態における光半導体装置の製造方法の工程図（３）
【図７】第１の実施の形態における光半導体装置の製造方法の工程図（４）
【図８】第１の実施の形態における光半導体装置の製造方法の工程図（５）
【図９】第２の実施の形態における光半導体装置の構造図
【図１０】第２の実施の形態における光半導体装置の製造方法の工程図（１）
【図１１】第２の実施の形態における光半導体装置の製造方法の工程図（２）
【図１２】第２の実施の形態における光半導体装置の製造方法の工程図（３）
【図１３】第２の実施の形態における光半導体装置の製造方法の工程図（４）
【図１４】第３の実施の形態における光半導体装置の構造図
【図１５】第４の実施の形態における光半導体装置の構造図
【図１６】第５の実施の形態における光半導体装置の構造図
【図１７】第６の実施の形態における光半導体装置の構造図
【発明を実施するための形態】
【００１４】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１５】
〔第１の実施の形態〕
（光半導体装置）
第１の実施の形態における光半導体装置について説明する。本実施の形態における光半導体装置は、Ｓｉ基板またはＳｉ層の上に形成されたフォトダイオード等とＳｉ基板の上に形成されたＳｉ導波路とが接続されているものであってもよく、Ｓｉ基板またはＳｉ層の上に形成されたフォトダイオード等のみであってもよい。
【００１６】
本実施の形態における光半導体装置について、図１から図３に基づき説明する。尚、図１は本実施の形態における光半導体装置の概略を示す斜視図である。図２は本実施の形態における光半導体装置の光導波方向に沿った断面図であり、図３は図２における一点鎖線２Ａ−２Ｂにおいて切断した断面図である。
【００１７】
本実施の形態における光半導体装置は、フォトダイオードが形成される光半導体素子領域１０Ａと、Ｓｉ導波路５０が形成される導波路領域１０Ｂとを有している。
【００１８】
光半導体素子領域１０Ａでは、Ｓｉ基板１１の上に、酸化シリコン層１２、Ｓｉ層１３が順に形成されており、Ｓｉ層１３の上には、第１の半導体層２１、第２の半導体層２２、第３の半導体層２３、第４の半導体層２４が形成されている。尚、本実施の形態においては、第１の半導体層２１を第１の半導体部と、第２の半導体層２２を第２の半導体部と、第３の半導体層２３を第３の半導体部と、第４の半導体層２４を第４の半導体部と記載する場合がある。
【００１９】
第３の半導体層２３及び第４の半導体層２４は、光導波方向における長さが５０μｍ、幅が約５μｍのメサ構造となるように形成されており、第３の半導体層２３及び第４の半導体層２４が形成されていない領域においては、第２の半導体層２２が露出している。また、露出している第２の半導体層２２の上には、第１の電極３１が形成されており、第４の半導体層２４の上には、第２の電極３２が形成されている。更に、第２の半導体層２２及び第４の半導体層２４等を覆うように、クラッド層４０が形成されている。
【００２０】
本実施の形態においては、Ｓｉ基板１１は、Ｓｉ（００１）基板が用いられており、酸化シリコン層１２は厚さが約３μｍ、Ｓｉ層１３は厚さが約１００ｎｍとなるように形成されている。
【００２１】
第１の半導体層２１は、Ｓｉ層１３の上に、Ｇｅを比較的低温の３００℃から４００℃でエピタキシャル成長させることにより形成されており、ｎ型となる不純物元素としてＰが、約５×１０１７ｃｍ−３の濃度となるようにドープされている。Ｇｅは、上述したように、比較的低温でエピタキシャル成長させた場合、貫通転位や格子欠陥が多数発生し、不純物元素がドープされていない場合においてもｐ型となる。このため、本実施の形態においては、第１の半導体層２１に、ｎ型となる不純物元素として、Ｐをドープすることによりｉ化され高抵抗な膜となっており、発生したフォトキャリアが第１の半導体層２１においてトラップされにくい構造となっている。尚、第１の半導体層２１の厚さは、約１００ｎｍである。また、ドープされるｎ型となる不純物元素としては、Ｐ以外にもＡｓやＳｂを用いてもよい。
【００２２】
第２の半導体層２２は、第１の半導体層２１の上に、ｐ−Ｇｅを６００℃から７００℃の比較的高温でエピタキシャル成長させることにより形成されており、ｐ型となる不純物元素としてＢが、約５×１０１８ｃｍ−３の濃度となるようにドープされている。Ｇｅは、比較的高温でエピタキシャル成長させた場合、貫通転位や格子欠陥が減少する。また、第２の半導体層２２は、貫通転位や格子欠陥が多数発生している第１の半導体層２１の上に形成されているため、ルーピング等により、第２の半導体層２２において生じる貫通転位や格子欠陥を更に減少させることができる。よって、光を受光することにより発生したフォトキャリアは、第２の半導体層２２において、ほとんどトラップされることはない。尚、第２の半導体層２２の厚さは、約１００ｎｍである。
【００２３】
第３の半導体層２３は、第２の半導体層２２の上の一部に、ｉ−Ｇｅを６００℃から７００℃の温度でエピタキシャル成長させることにより形成されており、不純物元素はドープ等されていない。尚、第３の半導体層２３の厚さは、約２００ｎｍである。
【００２４】
第４の半導体層２４は、第３の半導体層２３の上に、ｎ−Ｇｅを６００℃から７００℃の温度でエピタキシャル成長させることにより形成されており、ｎ型となる不純物元素としてＰが、約２×１０１９ｃｍ−３の濃度となるようにドープされている。尚、第４の半導体層２４の厚さは、約１００ｎｍである。
【００２５】
本実施の形態においては、第１の半導体層２１を形成する際の基板温度を第１の温度と記載し、第２の半導体層２２を形成する際の基板温度を第２の温度と記載する場合がある。第２の温度は、第１の温度よりも高い温度であり、上述したように、第３の半導体層２３及び第４の半導体層２４は、第２の半導体層２２と同じ第２の温度において、エピタキシャル成長させることにより形成されている。
【００２６】
第１の電極３１及び第２の電極３２は、Ａｌ等の金属材料により形成されており、クラッド層４０は、酸化シリコン等により形成されている。
【００２７】
本実施の形態においては、上述したフォトダイオードが形成される光半導体素子領域１０Ａに隣接して導波路領域１０Ｂが形成されている。導波路領域１０Ｂでは、Ｓｉ基板１１上の酸化シリコン層１２の上に、Ｓｉ導波路５０が形成されており、Ｓｉ導波路５０を被うように、クラッド層４０が形成されている。これにより、Ｓｉ導波路５０は、酸化シリコン層１２を下部クラッドとし、クラッド層４０を上部クラッドとする光導波路となる。本実施の形態において形成されるＳｉ導波路５０は、幅が約５００ｎｍ、リブ厚さが約５０ｎｍのリブ型導波路である。尚、Ｓｉ導波路５０は、上述したようなリブ型導波路以外の構造のＳｉ導波路であってもよい。また、上述したフォトダイオードは、Ｓｉ導波路５０を伝搬する光が、フォトダイオードにおける第３の半導体層２３に入射する位置となるように形成されており、フォトダイオードと接続される領域は幅が広くなるように形成されている。
【００２８】
本実施の形態における光半導体装置は、ＳＯＩ（Silicon on Insulator）基板を加工することにより形成されたものであってもよい。この場合、Ｓｉ基板１１は、ＳＯＩ基板におけるＳｉ（００１）基板により形成され、酸化シリコン層１２は、ＳＯＩ基板におけるＢＯＸ層により形成される。また、光半導体素子領域１０ＡにおけるＳｉ層１３及び導波路領域１０ＢにおけるＳｉ導波路５０は、ＳＯＩ基板の表面に形成されている厚さが約５００ｎｍのＳｉ膜を加工することにより形成される。
【００２９】
本実施の形態においては、第２の半導体層２２、第３の半導体層２３、第４の半導体層２４は、比較的高温の第２の温度でエピタキシャル成長させることにより形成されているため、貫通転位や格子欠陥が少ない。また、第１の半導体層２１は、第２の温度よりも低い第１の温度でエピタキシャル成長させることにより形成されているため、貫通転位や格子欠陥が多数発生しているが、ｎ型となる不純物元素であるＰがドープされており、高抵抗な膜となっている。よって、本実施の形態においては、光を受光することにより発生したフォトキャリアがトラップされることを抑制することができるため、光検出の感度の低下を抑制することができ、光の検出効率を向上させることができる。
【００３０】
（光半導体装置の製造方法）
次に、本実施の形態における光半導体装置の製造方法について、図４から図７に基づき説明する。尚、図４から図７は、各々の工程を示す工程図であり、図４は斜視図であり、図５から図７は、各々の工程における図２における一点鎖線２Ａ−２Ｂにおける断面に対応する断面図である。
【００３１】
最初に、図４に示すように、ＳＯＩ基板における厚さが約５００ｎｍのＳｉ膜を加工することにより、導波路領域１０Ｂにリブ型導波路であるＳｉ導波路５０を形成し、更に、光半導体素子領域１０Ａに厚さ約１００ｎｍのＳｉ層１３を形成する。尚、本実施の形態においては、ＳＯＩ基板におけるＳｉ基板には、Ｓｉ（００１）基板が用いられている。
【００３２】
具体的には、最初に、ＳＯＩ基板におけるＳｉ膜の上に、Ｓｉ導波路５０の形状に対応した不図示のレジストパターンを形成し、レジストパターンの形成されていない領域におけるＳｉ膜の一部をドライエッチングにより除去する。このように、ＳＯＩ基板におけるＳｉ膜をドライエッチングにより加工することにより、導波路領域１０Ｂにおいて、所望の形状のＳｉ導波路５０を形成する。この後、レジストパターンは有機溶剤等により除去する。
【００３３】
次に、ＳＯＩ基板におけるＳｉ膜の上に、光半導体素子領域１０Ａ、即ち、Ｓｉ層１３が形成される領域に開口部を有する不図示のレジストパターンを形成し、レジストパターンの形成されていない領域におけるＳｉ膜をドライエッチングにより一部除去する。このように、レジストパターンが形成されていない領域において、ＳＯＩ基板におけるＳｉ膜の厚さが約１００ｎｍとなるまでエッチングすることにより、光半導体素子領域１０ＡにＳｉ層１３を形成する。この後、レジストパターンは有機溶剤等により除去する。尚、レジストパターンを形成する際には、Ｓｉ膜の上にレジストを塗布し、ＥＢ（Electron Beam）露光装置による露光、現像を行うことにより、所望の領域にレジストパターンを形成する。また、ドライエッチングは、ＩＣＰ（Inductive Coupled Plasma）ドライエッチング等により行う。
【００３４】
次に、図５（ａ）に示すように、最初に、導波路領域１０ＢにおいてＧｅの成長を防ぐため、導波路領域１０Ｂに不図示の酸化シリコン等のマスクを形成した後、Ｓｉ層１３の上に、Ｇｅからなる半導体層を形成する。具体的には、Ｓｉ層１３の上に、第１の半導体層２１、第２の半導体層２２、第３の半導体層２３を形成するためのｉ−Ｇｅ膜２３ａ、第４の半導体層２４を形成するためのｎ−Ｇｅ膜２４ａをエピタキシャル成長により形成する。本実施の形態においては、これらの半導体膜は、ＬＰ−ＣＶＤ（Low Pressure-Chemical Vapor Deposition：減圧化学気相成長）によるエピタキシャル成長により形成する。尚、ＬＰ−ＣＶＤにおいては、Ｇｅ原料ガスにはＧｅＨ４を用い、キャリアガスにはＨ２を用い、ドープされるＰの原料ガスにはＰＨ３を用い、ドープされるＢの原料ガスにはＢ２Ｈ６を用いる。
【００３５】
第１の半導体層２１は、Ｓｉ層１３の上に、Ｇｅを低温の基板温度である約３５０℃でエピタキシャル成長させることにより、厚さ約１００ｎｍ形成する。本実施の形態においては、第１の半導体層２１にドープされる不純物元素であるＰの濃度は、約５×１０１７ｃｍ−３である。第１の半導体層２１は、低温で結晶成長させているため、ＳｉとＧｅとの格子定数差（４．２％）に起因した格子欠陥等が多数発生する。このような格子欠陥等は、アクセプタとして作用するが、本実施の形態においては、不純物元素として、Ｐをドープすることにより補償され、ｉ化されており、高抵抗な膜となっている。
【００３６】
この後、Ｈ２雰囲気において、基板温度を約７００℃まで上昇させた後、第２の半導体層２２を形成する。第２の半導体層２２は、第１の半導体層２１の上に、ｐ−Ｇｅを約７００℃の基板温度でエピタキシャル成長させることにより、厚さ約１００ｎｍ形成する。尚、第２の半導体層２２にドープされる不純物元素であるＢの濃度は、約５×１０１８ｃｍ−３である。
【００３７】
この後、第２の半導体層２２の上に、ｉ−Ｇｅを約７００℃の基板温度でエピタキシャル成長させることにより、第３の半導体層２３を形成するためのｉ−Ｇｅ膜２３ａを厚さ約２００ｎｍ形成する。
【００３８】
この後、第３の半導体層２３の上に、ｎ−Ｇｅを約７００℃の基板温度でエピタキシャル成長させることにより、第４の半導体層２４を形成するためのｎ−Ｇｅ膜２４ａを厚さ約１００ｎｍ形成する。尚、第４の半導体層２４にドープされる不純物元素であるＰの濃度は、約２×１０１９ｃｍ−３である。
【００３９】
次に、図５（ｂ）に示すように、ｉ−Ｇｅ膜２３ａ及びｎ−Ｇｅ膜２４ａの一部を除去することにより、第３の半導体層２３及び第４の半導体層２４を形成する。具体的には、ｎ−Ｇｅ膜２４ａの表面にレジストを塗布し、露光装置による露光、現像を行うことにより、第３の半導体層２３及び第４の半導体層２４が形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるｉ−Ｇｅ膜２３ａ及びｎ−Ｇｅ膜２４ａをＩＣＰドライエッチングにより除去し、第２の半導体層２２の表面を露出させることによりメサを形成する。これにより、残存しているｉ−Ｇｅ膜２３ａ及びｎ−Ｇｅ膜２４ａにより第３の半導体層２３及び第４の半導体層２４が形成される。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００４０】
次に、図６（ａ）に示すように、光半導体素子領域１０Ａ及び導波路領域１０ＢにＬＰ−ＣＶＤにより酸化シリコン膜を約１μｍ成膜することにより、クラッド層４０を形成する。これにより、光半導体素子領域１０Ａにおいては、露出していた第２の半導体層２２の表面、第３の半導体層２３及び第４の半導体層２４の側面、第４の半導体層２４の表面が、クラッド層４０により覆われる。また、導波路領域１０Ｂにおいては、Ｓｉ導波路５０の上に、クラッド層４０が形成される。
【００４１】
次に、図６（ｂ）に示すように、光半導体素子領域１０Ａにおけるクラッド層４０に、第２の半導体層２２と接続される第１の電極３１を形成するためのコンタクトホール４０ａを形成する。具体的には、クラッド層４０の上に、レジストを塗布し、露光装置による露光、現像を行うことにより、コンタクトホール４０ａが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のクラッド層４０をＩＣＰドライエッチングにより、第２の半導体層２２の表面が露出するまで除去し、コンタクトホール４０ａを形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００４２】
次に、図７（ａ）に示すように、クラッド層４０に形成されたコンタクトホール４０ａに、ｐ側電極となる第１の電極３１を形成する。具体的には、クラッド層４０の上及びコンタクトホール４０ａにおける第２の半導体層２２の上に、スパッタリング等によりＡｌ膜を成膜する。これにより、クラッド層４０におけるコンタクトホール４０ａは、成膜されたＡｌ膜により埋め込まれる。この後、成膜されたＡｌ膜の上に、レジストを塗布し、露光装置による露光、現像を行うことにより、第１の電極３１が形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域におけるＡｌ膜を除去し、残存するＡｌ膜により、第２の半導体層２２と接続される第１の電極３１を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００４３】
次に、図７（ｂ）に示すように、光半導体素子領域１０Ａにおけるクラッド層４０に、第４の半導体層２４と接続される第２の電極３２を形成するためのコンタクトホール４０ｂを形成する。具体的には、クラッド層４０の上に、レジストを塗布し、露光装置による露光、現像を行うことにより、コンタクトホール４０ｂが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のクラッド層４０をＩＣＰドライエッチングにより第４の半導体層２４の表面が露出するまで除去し、コンタクトホール４０ｂを形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００４４】
次に、図８に示すように、クラッド層４０に形成されたコンタクトホール４０ｂに、ｎ側電極となる第２の電極３２を形成する。具体的には、クラッド層４０の上及びコンタクトホール４０ｂにおける第４の半導体層２４の上に、スパッタリング等によりＡｌ膜を成膜する。これにより、クラッド層４０におけるコンタクトホール４０ｂは、成膜されたＡｌ膜により埋め込まれる。この後、成膜されたＡｌ膜の上に、レジストを塗布し、露光装置による露光、現像を行うことにより、第２の電極３２が形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域におけるＡｌ膜を除去し、残存するＡｌ膜により第４の半導体層２４と接続される第２の電極３２を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００４５】
〔第２の実施の形態〕
（光半導体装置）
次に、第２の実施の形態における光半導体装置について説明する。本実施の形態における光半導体装置は、Ｓｉ基板またはＳｉ層の上に形成されたフォトダイオード等とＳｉ基板の上に形成されたＳｉ導波路とが接続されているものであってもよく、Ｓｉ基板またはＳｉ層の上に形成されたフォトダイオード等のみであってもよい。尚、本実施の形態においては、フォトダイオードが形成される領域について説明するが、Ｓｉ導波路が形成されている場合には、形成されるＳｉ導波路は第１の実施の形態におけるＳｉ導波路と同様のものである。
【００４６】
本実施の形態における光半導体装置は、図９に示されるように、Ｓｉ基板１１の上に、酸化シリコン層１２、Ｓｉ層１３が順に形成されており、Ｓｉ層１３の上には、半導体層である第１の半導体部１２１が形成されている。第１の半導体部１２１上には、第１の半導体部１２１に接して第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４が形成されている。本実施の形態においては、第２の半導体部１２２と第３の半導体部１２３とが接して形成されており、第３の半導体部１２３と第４の半導体部１２４とが接して形成されている。また、第２の半導体部１２２の上には、第１の電極１３１が形成されており、第４の半導体部１２４の上には、第２の電極１３２が形成されている。更に、第２の半導体部１２２、第３の半導体部１２３、第４の半導体部１２４を覆うように、クラッド層１４０が形成されている。
【００４７】
本実施の形態においては、Ｓｉ基板１１は、Ｓｉ（００１）基板が用いられており、酸化シリコン層１２は厚さが約３μｍ、Ｓｉ層１３は厚さが約１００ｎｍとなるように形成されている。
【００４８】
第１の半導体部１２１は、Ｓｉ層１３の上に、Ｇｅを３００℃から４００℃の比較的低温でエピタキシャル成長させることにより形成されており、ｎ型となる不純物元素としてＰが、約５×１０１７ｃｍ−３の濃度となるようにドープされている。Ｇｅは、上述したように、比較的低温でエピタキシャル成長させた場合、貫通転位や格子欠陥が多数発生し、不純物元素がドープされていない場合においてもｐ型となる。このため、本実施の形態においては、第１の半導体部１２１に、ｎ型となる不純物元素として、Ｐをドープすることによりｉ化され高抵抗な膜となっており、発生したフォトキャリアが第１の半導体部１２１においてトラップされにくい構造となっている。尚、第１の半導体部１２１の厚さは、約１００ｎｍである。また、ドープされるｎ型となる不純物元素としては、Ｐ以外にもＡｓやＳｂを用いてもよい。
【００４９】
第２の半導体部１２２は、第１の半導体部１２１の上に、Ｇｅを６００℃から７００℃の比較的高温でエピタキシャル成長させることにより形成されており、ｐ型となる不純物元素としてＢが、約５×１０１８ｃｍ−３の濃度となるようにイオン注入されている。尚、第２の半導体部１２２の厚さは、約４００ｎｍである。
【００５０】
第３の半導体部１２３は、第１の半導体部１２１の上において、第２の半導体部１２２に接して形成されている。第３の半導体部１２３は、Ｇｅを６００℃から７００℃の温度でエピタキシャル成長させることにより形成されており、不純物元素は注入されてはいない。尚、第３の半導体部１２３の厚さは、約４００ｎｍである。
【００５１】
第４の半導体部１２４は、第１の半導体部１２１の上において、第３の半導体部１２３に接して形成されている。第４の半導体部１２４は、Ｇｅを６００℃から７００℃の温度でエピタキシャル成長させることにより形成されており、ｎ型となる不純物元素としてＰが、約２×１０１９ｃｍ−３の濃度となるようにイオン注入されている。尚、第４の半導体部１２４の厚さは、約４００ｎｍである。
【００５２】
Ｇｅは、比較的高温でエピタキシャル成長させた場合、貫通転位や格子欠陥が減少する。また、第２の半導体部１２２、第３の半導体部１２３、第４の半導体部１２４は、貫通転位や格子欠陥が多数発生している第１の半導体部１２１の上に形成されているため、ルーピング等により、貫通転位や格子欠陥を更に減少させることができる。よって、光を受光することにより発生したフォトキャリアは、第２の半導体部１２２、第３の半導体部１２３、第４の半導体部１２４において、ほとんどトラップされることはない。
【００５３】
本実施の形態においては、第１の半導体部１２１を形成する際の基板温度を第１の温度と記載し、第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４を形成する際の基板温度を第２の温度と記載する場合がある。第２の温度は、第１の温度よりも高い温度である。
【００５４】
第１の電極１３１及び第２の電極１３２は、Ａｌ等の金属材料により形成されており、クラッド層１４０は、酸化シリコン等により形成されている。
【００５５】
尚、本実施の形態においては、不図示のＳｉ導波路を伝搬する光が、第３の半導体部１２３に入射する位置となるように形成されている。
【００５６】
本実施の形態における光半導体装置は、ＳＯＩ基板を加工することにより形成されたものであってもよい。この場合、Ｓｉ基板１１は、ＳＯＩ基板におけるＳｉ（００１）基板により形成され、酸化シリコン層１２は、ＳＯＩ基板におけるＢＯＸ層により形成される。また、Ｓｉ層１３は、ＳＯＩ基板の表面に形成されている厚さが約５００ｎｍのＳｉ膜を加工することにより形成される。
【００５７】
本実施の形態においては、第２の半導体部１２２、第３の半導体部１２３、第４の半導体部１２４は、比較的高温の第２の温度でエピタキシャル成長させることにより形成されているため、貫通転位や格子欠陥が少ない。また、第１の半導体部１２１は、第２の温度よりも低い第１の温度でエピタキシャル成長させることにより形成されているため、貫通転位や格子欠陥が多数発生しているが、ｎ型となる不純物元素であるＰがドープされており、高抵抗な膜となっている。よって、本実施の形態においては、光を受光することにより発生したフォトキャリアがトラップされることを抑制することができるため、光検出の感度の低下を抑制することができ、光の検出効率を向上させることができる。
【００５８】
（光半導体装置の製造方法）
次に、本実施の形態における光半導体装置の製造方法について、図１０から図１３に基づき説明する。
【００５９】
最初に、図１０（ａ）に示すように、Ｓｉ層１３を形成し、Ｓｉ層の上に、第１の半導体部１２１を形成し、第１の半導体部１２１の上にＧｅ膜１２３ａを形成する。
【００６０】
具体的には、ＳＯＩ基板におけるＳｉ膜の上に、Ｓｉ層１３が形成される領域に開口部を有する不図示のレジストパターンを形成し、レジストパターンの形成されていない領域におけるＳｉ膜をドライエッチングにより一部除去する。このように、レジストパターンが形成されていない領域において、ＳＯＩ基板におけるＳｉ膜の厚さが約１００ｎｍとなるまで除去することにより、Ｓｉ層１３を形成する。この後、レジストパターンは有機溶剤等により除去する。尚、レジストパターンを形成する際には、Ｓｉ膜の上にレジストを塗布し、ＥＢ露光装置による露光、現像を行うことにより、所望の領域にレジストパターンを形成する。また、ドライエッチングは、ＩＣＰドライエッチング等により行う。
【００６１】
この後、Ｓｉ層１３の上に、第１の半導体部１２１、ｉ−Ｇｅ膜１２３ａをＬＰ−ＣＶＤによるエピタキシャル成長により形成する。尚、ＬＰ−ＣＶＤにおいては、Ｇｅ原料ガスにはＧｅＨ４を用い、キャリアガスにはＨ２を用い、ドープされるＰの原料ガスにはＰＨ３を用いる。
【００６２】
第１の半導体部１２１は、Ｓｉ層１３の上に、Ｇｅを低温の基板温度となる約３５０℃でエピタキシャル成長させることにより、厚さ約１００ｎｍ形成する。本実施の形態においては、第１の半導体部１２１にドープされる不純物元素であるＰの濃度は、約５×１０１７ｃｍ−３である。第１の半導体部１２１は、低温で結晶成長させているため、ＳｉとＧｅとの格子定数差（４．２％）に起因した格子欠陥等が多数発生する。このような格子欠陥等は、アクセプタとして作用するが、本実施の形態においては、不純物元素として、Ｐをドープすることにより補償され、ｉ化されており、高抵抗な膜となっている。
【００６３】
この後、Ｈ２雰囲気において、基板温度を約７００℃まで上昇させた後、ｉ−Ｇｅ膜１２３ａを形成する。ｉ−Ｇｅ膜１２３ａは、第１の半導体部１２１の上に、ｉ−Ｇｅを約７００℃の基板温度でエピタキシャル成長させることにより、厚さ約１００ｎｍ形成する。
【００６４】
次に、図１０（ｂ）に示すように、ｉ−Ｇｅ膜１２３ａの一部を除去することにより、残存するｉ−Ｇｅ膜１２３ａにより、第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４が形成される領域を形成する。具体的には、ｉ−Ｇｅ膜１２３ａの表面にレジストを塗布し、露光装置による露光、現像を行うことにより、第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４が形成される領域の上に不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるｉ−Ｇｅ膜１２３ａをＩＣＰドライエッチングにより除去する。これにより、残存しているｉ−Ｇｅ膜１２３ａにより、第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４が形成される領域を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００６５】
次に、図１１（ａ）に示すように、ｉ−Ｇｅ膜１２３ａにおいて、一方の端の側となる第２の半導体部１２２が形成される領域に、ｐ型となる不純物元素をイオン注入しｐ−Ｇｅを形成することにより、第２の半導体部１２２を形成する。具体的には、ｉ−Ｇｅ膜１２３ａの上に、レジストを塗布し、露光装置による露光、現像を行うことにより、第２の半導体部１２２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、ｐ型となる不純物元素であるＢの濃度が約５×１０１８ｃｍ−３となるようにイオン注入することにより、ｉ−Ｇｅ膜１２３ａの一部である一方の端の側に、第２の半導体部１２２を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００６６】
次に、図１１（ｂ）に示すように、ｉ−Ｇｅ膜１２３ａにおいて、他方の端の側となる第４の半導体部１２４が形成される領域に、ｎ型となる不純物元素をイオン注入してｎ−Ｇｅを形成することにより、第４の半導体部１２２を形成する。具体的には、ｉ−Ｇｅ膜１２３ａの上に、レジストを塗布し、露光装置による露光、現像を行うことにより、第４の半導体部１２４が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、ｎ型となる不純物元素であるＰの濃度が約２×１０１９ｃｍ−３となるように、Ｐをイオン注入することにより、ｉ−Ｇｅ膜１２３ａの一部である他方の端の側に、第４の半導体部１２４を形成する。これにより、ｉ−Ｇｅ膜１２３ａにおいて、第２の半導体部１２２と第４の半導体部１２４との間に、不純物元素がイオン注入されていない第２の半導体部１２３が形成される。尚、第４の半導体部１２４は、第２の半導体部１２２と接することなく、第３の半導体部１２３と接しており、第２の半導体部１２２は第３の半導体部１２３と接している。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００６７】
次に、図１２（ａ）に示すように、ＬＰ−ＣＶＤにより酸化シリコン膜を約１μｍ成膜することにより、クラッド層１４０を形成する。これにより、露出していた第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４が、クラッド層１４０により覆われる。
【００６８】
次に、図１２（ｂ）に示すように、クラッド層１４０に、第１の電極１３１を形成するためのコンタクトホール１４０ａ及び第２の電極１３２を形成するためのコンタクトホール１４０ｂを形成する。具体的には、クラッド層１４０の上に、レジストを塗布し、露光装置による露光、現像を行うことにより、コンタクトホール１４０ａ及び１４０ｂが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のクラッド層１４０をＩＣＰドライエッチングにより、第２の半導体部１２２の表面及び第４の半導体部１２４の表面が露出するまで除去し、コンタクトホール１４０ａ及び１４０ｂを形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００６９】
次に、図１３に示すように、クラッド層１４０に形成されたコンタクトホール１４０ａに第１の電極１３１を形成し、コンタクトホール１４０ｂに第２の電極１３２を形成する。具体的には、クラッド層１４０の上及びコンタクトホール１４０ａ及び１４０ｂにおける第２の半導体部１２２及び第４の半導体部１２４の上に、スパッタリング等によりＡｌ膜を成膜する。これにより、クラッド層１４０におけるコンタクトホール１４０ａ及び１４０ｂは、成膜されたＡｌ膜により埋め込まれる。この後、成膜されたＡｌ膜の上に、レジストを塗布し、露光装置による露光、現像を行うことにより、第１の電極１３１及び第２の電極１３２が形成される領域に、不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域におけるＡｌ膜をドライエッチング等により除去し、残存するＡｌ膜により第１の電極１３１及び第２の電極１３２を形成する。このように形成される第１の電極１３１は、第２の半導体層に接続されるｐ側電極となるものであり、第２の電極１３２は、第４の半導体層に接続されるｎ側電極となるものである。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００７０】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００７１】
〔第３の実施の形態〕
次に、第３の実施の形態における光半導体装置について説明する。本実施の形態における光半導体装置は、図１４に示されるように、第１の実施の形態における光半導体装置において、第１の半導体層２１に代えて、ｎ−Ｇｅ層２２１とｉ−Ｇｅ層２２２とを形成した構造のものである。具体的には、Ｓｉ層１３の上にｎ−Ｇｅ層２２１が形成されており、ｎ−Ｇｅ層２２１の上にｉ−Ｇｅ層２２２が形成されている。よって、第２の半導体層２２は、ｉ−Ｇｅ層２２２の上に形成されている。
【００７２】
ｎ−Ｇｅ層２２１は、基板温度が３００℃から４００℃、例えば、３５０℃においてエピタキシャル成長させることにより形成されており、厚さは約１００ｎｍであって、ｎ型となる不純物元素であるＰが約１×１０１８ｃｍ−３の濃度となるようにドープされている。Ｇｅは基板温度が３００℃から４００℃の低温でエピタキシャル成長させた場合に、格子欠陥等が生じ、生じた格子欠陥等により不純物元素がドープされていなくともｐ型となるが、ｎ型となる不純物元素を過剰にドープすることによりｎ型となっている。
【００７３】
ｉ−Ｇｅ層２２２は、基板温度が３００℃から４００℃、例えば、３５０℃においてエピタキシャル成長させることにより形成されており、厚さは約１００ｎｍであって、不純物元素はドープされていない。よって、ｉ−Ｇｅ層２２２に生じた格子欠陥等により不純物元素がドープされていなくともｐ型となる。尚、ｉ−Ｇｅ層２２２は不純物元素がドープされていない場合について説明したが、不純物元素がドープされていてもｐ型となっているものであってもよい。
【００７４】
本実施の形態においては、ｎ−Ｇｅ層２２１とｉ−Ｇｅ層２２２とを積層して形成することにより、第１の実施の形態と同様の効果を得ることができる。尚、製造方法については、第１の実施の形態における第１の半導体層２１を形成する工程に代えて、ｎ−Ｇｅ層２２１及びｉ−Ｇｅ層２２２をエピタキシャル成長させる工程を行うことにより、本実施の形態における光半導体装置を製造することができる。
【００７５】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００７６】
〔第４の実施の形態〕
次に、第４の実施の形態における光半導体装置について説明する。本実施の形態における光半導体装置は、図１５に示されるように、第２の実施の形態における光半導体装置において、第１の半導体層２１に代えて、ｎ−Ｇｅ層２２１とｉ−Ｇｅ層２２２とを形成した構造のものである。具体的には、Ｓｉ層１３の上にｎ−Ｇｅ層２２１が形成されており、ｎ−Ｇｅ層２２１の上にｉ−Ｇｅ層２２２が形成されている。よって、第２の半導体部１２２、第３の半導体部１２３、第４の半導体部１２４は、ｉ−Ｇｅ層２２２の上に形成されている。
【００７７】
ｎ−Ｇｅ層２２１は、基板温度が３００℃から４００℃、例えば、３５０℃においてエピタキシャル成長させることにより形成されており、厚さは約１００ｎｍであって、ｎ型となる不純物元素であるＰが約１×１０１８ｃｍ−３の濃度となるようにドープされている。Ｇｅは基板温度が３００℃から４００℃の低温でエピタキシャル成長させた場合に、格子欠陥等が生じ、生じた格子欠陥等により不純物元素がドープされていなくともｐ型となるが、ｎ型となる不純物元素を過剰にドープすることによりｎ型となっている。
【００７８】
ｉ−Ｇｅ層２２２は、基板温度が３００℃から４００℃、例えば、３５０℃においてエピタキシャル成長させることにより形成されており、厚さは約１００ｎｍであって、不純物元素はドープされていない。よって、ｉ−Ｇｅ層２２２に生じた格子欠陥等により不純物元素がドープされていなくともｐ型となる。
【００７９】
本実施の形態においては、ｎ−Ｇｅ層２２１とｉ−Ｇｅ層２２２とを積層して形成することにより、第２の実施の形態と同様の効果を得ることができる。尚、製造方法については、第２の実施の形態における第１の半導体部１２１を形成する工程に代えて、ｎ−Ｇｅ層２２１及びｉ−Ｇｅ層２２２をエピタキシャル成長させる工程を行うことにより、本実施の形態における光半導体装置を製造することができる。
【００８０】
尚、上記以外の内容については、第２の実施の形態と同様である。
【００８１】
〔第５の実施の形態〕
次に、第５の実施の形態における光半導体装置について説明する。図１６に本実施の形態における光半導体装置を示す。本実施の形態における光半導体装置は、第１の実施の形態における光半導体装置において、第１の半導体層２１と第２の半導体層２２との間に、ｉ−Ｓｉ層３１０を形成した構造のものである。具体的には、第１の半導体層２１の上に、ｉ−Ｓｉ層３１０が形成されており、ｉ−Ｓｉ層３１０の上に、第２の半導体層２２が形成されている。
【００８２】
ｉ−Ｓｉ層３１０は、Ｈ２雰囲気において、基板温度を約７００℃まで昇温させた後、ＳｉＨ４を原料ガスとして用いて、ＬＰ−ＣＶＤにより、厚さが１０ｎｍ以下、例えば、約３ｎｍ成長させることにより形成する。Ｓｉは、Ｇｅと格子定数が異なるため、ｉ−Ｓｉ層３１０を厚く形成することは好ましくない。Ｓｉは、Ｇｅよりもバンドギャップが広いため、キャリアの通過を抑制することができる。
【００８３】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００８４】
〔第６の実施の形態〕
次に、第６の実施の形態における光半導体装置について説明する。図１７に本実施の形態における光半導体装置を示す。本実施の形態における光半導体装置は、第２の実施の形態における光半導体装置において、第１の半導体部１２１と第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４との間に、ｉ−Ｓｉ層３１０を形成した構造のものである。具体的には、第１の半導体部１２１の上に、ｉ−Ｓｉ層３１０が形成されており、ｉ−Ｓｉ層３１０の上に、第２の半導体部１２２、第３の半導体部１２３及び第４の半導体部１２４が形成されている。
【００８５】
ｉ−Ｓｉ層３１０は、Ｈ２雰囲気において、基板温度を約７００℃まで昇温させた後、ＳｉＨ４を原料ガスとして用いて、ＬＰ−ＣＶＤにより、厚さが１０ｎｍ以下、例えば、約３ｎｍ成長させることにより形成する。Ｓｉは、Ｇｅと格子定数が異なるため、ｉ−Ｓｉ層３１０を厚く形成することは好ましくない。Ｓｉは、Ｇｅよりもバンドギャップが広いため、キャリアの通過を抑制することができる。
【００８６】
尚、上記以外の内容については、第２の実施の形態と同様である。
【００８７】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００８８】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
Ｓｉ基板またはＳｉ層の上に形成された第１の半導体部と、
前記第１の半導体部の上に形成された第２の半導体部、第３の半導体部及び第４の半導体部と、
前記第２の半導体部に接続される第１の電極と、
前記第４の半導体部に接続される第２の電極と、
を有し、
前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであって、
前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、
前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、
前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されていることを特徴とする光半導体装置。
（付記２）
前記第１の半導体部の上に、前記第２の半導体部が形成されており、
前記第２の半導体部の上に、前記第３の半導体部が形成されており、
前記第３の半導体部の上に、前記第４の半導体部が形成されていることを特徴とする付記１に記載の光半導体装置。
（付記３）
前記第１の半導体部と前記第２の半導体部との間には、厚さが１０ｎｍ以下のＳｉ層が形成されていることを特徴とする付記２に記載の光半導体装置。
（付記４）
前記第２の半導体部、前記第３の半導体部及び前記第４の半導体部は、前記第１の半導体部と接して形成されており、
前記第２の半導体部と前記第３の半導体部とは接しており、
前記第３の半導体部と前記第４の半導体部とは接していることを特徴とする付記１に記載の光半導体装置。
（付記５）
前記第１の半導体部と、前記第２の半導体部、前記第３の半導体部及び前記第４の半導体部との間には、厚さが１０ｎｍ以下のＳｉ層が形成されていることを特徴とする付記４に記載の光半導体装置。
（付記６）
前記第１の半導体部に代えて、Ｇｅにｎ型となる不純物元素がドープされｎ型となっているｎ−Ｇｅ層と、Ｇｅに不純物元素がドープされていないｉ−Ｇｅ層とが形成されていることを特徴とする付記１、２、４のうちのいずれかに記載の光半導体装置。
（付記７）
ｎ型となる不純物元素は、Ｐ、Ａｓ、Ｓｂのいずれかであることを特徴とする付記１から６のうちのいずれかに記載の光半導体装置。
（付記８）
前記第３の半導体部は、Ｓｉにより形成されたＳｉ導波路と接していることを特徴とする付記１から７のいずれかに記載の光半導体装置。
（付記９）
Ｓｉ基板またはＳｉ層の上に、第１の温度で第１の半導体部を形成する工程と、
前記第１の半導体部の上に、前記第１の温度よりも高い第２の温度で、第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程と、
前記第２の半導体部に接続される第１の電極及び、前記第４の半導体部に接続される第２の電極を形成する工程と、
を有し、
前記第１の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成された半導体層であり、ｎ型となる不純物元素をドープすることにより高抵抗になるものであり、
前記第２の半導体部は、ｐ型となる不純物元素を含むＧｅにより形成されており、
前記第３の半導体部は、不純物元素がドープされていないＧｅにより形成されており、
前記第４の半導体部は、ｎ型となる不純物元素を含むＧｅにより形成されていることを特徴とする光半導体装置の製造方法。
（付記１０）
前記第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程は、
前記第１の半導体部の上に、第２の半導体部を形成する工程と、
前記第２の半導体部の上に、第３の半導体部を形成する工程と、
前記第３の半導体部の上に、第４の半導体部を形成する工程と、
を含むものであることを特徴とする付記９に記載の光半導体装置の製造方法。
（付記１１）
前記第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程は、
前記第１の半導体部の上に、前記第２の半導体部、前記第３の半導体部及び前記第４の半導体部を形成するためのＧｅ膜を形成する工程と、
前記Ｇｅ膜に、ｐ型となる不純物元素をドープすることにより、前記第２の半導体部を形成する工程と、
前記Ｇｅ膜に、ｎ型となる不純物元素をドープすることにより、前記第４の半導体部を形成し、前記第２の半導体部と前記第４の半導体部との間における前記Ｇｅ膜により前記第３の半導体部が形成される工程と、
を含むものであることを特徴とする付記９に記載の光半導体装置の製造方法。
（付記１２）
前記第１の半導体部を形成する工程と、前記第２の半導体部、第３の半導体部及び第４の半導体部を形成する工程との間に、
厚さが１０ｎｍ以下のＳｉ層を形成する工程を含むものであることを特徴とする付記９から１１のうちのいずれかに記載の光半導体装置の製造方法。
（付記１３）
前記第１の半導体部を形成する工程に代えて、
Ｇｅにｎ型となる不純物元素がドープされｎ型となっているｎ−Ｇｅ層を形成する工程と、
Ｇｅに不純物元素がドープされていないｉ−Ｇｅ層を形成する工程と、
を含むものであることを特徴とする付記９から１１のうちのいずれかに記載の光半導体装置の製造方法。
（付記１４）
ｎ型となる不純物元素は、Ｐ、Ａｓ、Ｓｂのいずれかであることを特徴とする付記９から１３のうちのいずれかに記載の光半導体装置の製造方法。
（付記１５）
前記第１の半導体部を形成する工程の前に、
Ｓｉにより、前記第３の半導体層に光が入射するＳｉ導波路を形成する工程を含むことを特徴とする付記９から１４のうちのいずれかに記載の光半導体装置の製造方法。（図４）
（付記１６）
前記第１の半導体部、前記第２の半導体部、前記第３の半導体部及び前記第４の半導体部は、化学気相成長により形成されるものであることを特徴とする付記９から１５のうちのいずれかに記載の光半導体装置の製造方法。
（付記１７）
前記第１の温度は、３００℃から４００℃であって、
前記第２の温度は、６００℃から７００℃であることを特徴とする付記９から１６のうちのいずれかに記載の光半導体装置の製造方法。
【符号の説明】
【００８９】
１０Ａ      光半導体素子領域
１０Ｂ      導波路領域
１１        Ｓｉ基板
１２        酸化シリコン層
１３        Ｓｉ層
２１        第１の半導体層（第１の半導体部）
２２        第２の半導体層（第２の半導体部）
２３        第３の半導体層（第３の半導体部）
２４        第４の半導体層（第４の半導体部）
３１        第１の電極
３２        第２の電極
４０        クラッド層
５０        Ｓｉ導波路
１２１      第１の半導体部
１２２      第２の半導体部
１２３      第３の半導体部
１２４      第４の半導体部
２２１      ｎ−Ｇｅ層
２２２      ｉ−Ｇｅ層
３１０      ｉ−Ｓｉ層
【図１】
2014216389.tif 000003
【図２】
2014216389.tif 000004
【図３】
2014216389.tif 000005
【図４】
2014216389.tif 000006
【図５】
2014216389.tif 000007
【図６】
2014216389.tif 000008
【図７】
2014216389.tif 000009
【図８】
2014216389.tif 000010
【図９】
2014216389.tif 000011
【図１０】
2014216389.tif 000012
【図１１】
2014216389.tif 000013
【図１２】
2014216389.tif 000014
【図１３】
2014216389.tif 000015
【図１４】
2014216389.tif 000016
【図１５】
2014216389.tif 000017
【図１６】
2014216389.tif 000018
【図１７】
2014216389.tif 000019