(57)【要約】【課題】ＰＷＭ調光の消灯期間から点灯期間の遷移直後の逆起電力を抑制する。【解決手段】第１ドライバ５０は、外部から与えられる発光素子６の目標輝度に応じてパルス幅変調された第１パルス信号Ｇ１にもとづいて駆動電流ＩＬＥＤをスイッチングする。オシレータ２０は、所定の周波数の周期信号ＳＯＳＣを生成する。パルス変調器３０は、周期信号ＳＯＳＣと同期してスイッチングトランジスタＭ１のオンレベルに遷移し、フィードバックされた電圧に応じて、スイッチングトランジスタＭ１のオフレベルに遷移する第２パルス信号Ｇ２を生成する。第２ドライバ４０は、第２パルス信号Ｇ２にもとづいてスイッチングトランジスタＭ１をスイッチングする。オシレータ２０は、第１パルス信号Ｇ１が消灯に対応する第１レベルから点灯に対応する第２レベルに遷移する第１エッジに応じてリセット可能に構成される。【選択図】図４
2014090035.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する発光装置に使用され、前記スイッチング電源のスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流をスイッチングする制御回路であって、
前記制御回路の外部から与えられる前記発光素子の目標輝度に応じてパルス幅変調された第１パルス信号を受け、前記第１パルス信号にもとづいて前記駆動電流をスイッチングする第１ドライバと、
所定の周波数の周期信号を生成するオシレータと、
前記周期信号と同期して前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、フィードバックされた前記発光装置の少なくともひとつのノードの電圧に応じて、前記スイッチングトランジスタのオフに対応するオフレベルに遷移する第２パルス信号を生成するパルス変調器と、
前記第２パルス信号にもとづいて前記スイッチングトランジスタをスイッチングする第２ドライバと、
を備え、
前記オシレータは、前記第１パルス信号が前記発光素子の消灯に対応する第１レベルから点灯に対応する第２レベルに遷移する第１エッジに応じてリセット可能に構成されることを特徴とする制御回路。
【請求項２】
前記第１パルス信号を受け、（i）前記第１パルス信号の前記第１エッジの直前の第１レベルの期間が所定時間より長いとき、前記第１エッジのタイミングで前記オシレータをリセットし、（ii）前記第１パルス信号の前記第１エッジの直前の第１レベルの期間が、前記所定時間より短いとき、前記第１エッジの直前の、前記第１パルス信号が前記第２レベルから前記第１レベルに遷移する第２エッジから前記所定時間の経過後に、前記オシレータをリセットするリセット回路をさらに備えることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記リセット回路は、
前記第１パルス信号の前記第２エッジから前記所定時間の経過後にレベル変化する遅延信号を生成するタイマー回路と、
前記第１パルス信号と前記遅延信号に応じて前記オシレータをリセットする論理ゲートと、
を含むことを特徴とする請求項２に記載の制御回路。
【請求項４】
前記発光装置は、前記発光素子の他端と固定電圧端子の間に直列に設けられた調光用スイッチおよび第１抵抗をさらに有し、
前記制御回路は、前記第１抵抗の電圧降下に応じた第１検出電圧と基準電圧との誤差を増幅し、フィードバック信号を生成する誤差増幅器をさらに備え、
前記パルス変調器は、前記フィードバック信号に応じて前記第２パルス信号のデューティ比を調節し、
前記第１ドライバは、前記第１パルス信号にもとづいて前記調光用スイッチをスイッチングすることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記パルス変調器は、
前記フィードバック信号に応じてオフ信号をアサートするデューティコントローラと、
前記周期信号と前記オフ信号を受け、前記第２パルス信号を生成するフリップフロップと、
を含むことを特徴とする請求項４に記載の制御回路。
【請求項６】
前記デューティコントローラは、前記フィードバック信号に加えて、前記スイッチング電源のコイルに流れる電流に応じた第２検出電圧に応じて、前記オフ信号をアサートすることを特徴とする請求項５に記載の制御回路。
【請求項７】
前記スイッチング電源は、前記スイッチングトランジスタと直列に設けられた第２抵抗をさらに有し、
前記第２抵抗の電圧降下に応じて前記第２検出電圧が生成されることを特徴とする請求項６に記載の制御回路。
【請求項８】
前記発光装置は、前記発光素子の他端に接続され、駆動電流を生成するオン状態と、駆動電流を遮断するオフ状態が切りかえ可能に構成された電流ドライバをさらに有し、
前記制御回路は、前記電流ドライバの電圧降下に応じた第１検出電圧と基準電圧との誤差を増幅し、フィードバック信号を生成する誤差増幅器をさらに備え、
前記パルス変調器は、前記フィードバック信号に応じて前記第２パルス信号のデューティ比を調節し、
前記第１ドライバは、前記第１パルス信号にもとづいて前記電流ドライバのオン状態とオフ状態をスイッチングすることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項９】
前記パルス変調器は、
前記フィードバック信号に応じてオフ信号をアサートするデューティコントローラと、
前記周期信号と前記オフ信号を受け、前記第２パルス信号を生成するフリップフロップと、
を含むことを特徴とする請求項８に記載の制御回路。
【請求項１０】
前記デューティコントローラは、前記フィードバック信号に加えて、前記スイッチング電源のコイルに流れる電流に応じた第２検出電圧に応じて、前記オフ信号をアサートすることを特徴とする請求項９に記載の制御回路。
【請求項１１】
前記スイッチング電源は、前記スイッチングトランジスタと直列に設けられた第２抵抗をさらに有し、
前記第２抵抗の電圧降下に応じて前記第２検出電圧が生成されることを特徴とする請求項１０に記載の制御回路。
【請求項１２】
前記第２ドライバは、
前記第２パルス信号と前記第１パルス信号を論理演算する論理ゲートと、
前記論理ゲートの出力信号に応じて、前記スイッチングトランジスタをスイッチングするメインドライバと、
を含むことを特徴とする請求項１から１１のいずれかに記載の制御回路。
【請求項１３】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１２のいずれかに記載の制御回路。
【請求項１４】
前記発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであることを特徴とする請求項１から１３のいずれかに記載の制御回路。
【請求項１５】
発光素子と、
前記発光素子の一端に駆動電圧を供給するスイッチング電源と、
を備え、
前記スイッチング電源は、
スイッチングトランジスタと、
前記スイッチングトランジスタをスイッチングする請求項１から１４のいずれかに記載の制御回路と、
を備えることを特徴とする発光装置。
【請求項１６】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項１５に記載の発光装置と、
を備えることを特徴とする電子機器。
【請求項１７】
発光素子と、前記発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する発光装置において、前記スイッチング電源のスイッチングトランジスタを制御するとともに、前記発光素子に流れる駆動電流をスイッチングする制御方法であって、
前記発光素子の目標輝度に応じてパルス幅変調された第１パルス信号を生成するステップと、
前記第１パルス信号にもとづいて前記駆動電流をスイッチングするステップと、
オシレータによって所定の周波数の周期信号を生成するステップと、
前記周期信号と同期して、第２パルス信号を前記スイッチングトランジスタのオンに対応するオンレベルに遷移させるステップと、
フィードバックされた前記発光装置の少なくともひとつのノードの電圧に応じて、前記第２パルス信号を前記スイッチングトランジスタのオフに対応するオフレベルに遷移させるステップと、
前記第２パルス信号にもとづいて前記スイッチングトランジスタをスイッチングするステップと、
前記第１パルス信号が前記発光素子の消灯に対応する第１レベルから点灯に対応する第２レベルに遷移する第１エッジに応じて、前記オシレータをリセットするステップと、
を備えることを特徴とする制御方法。
【請求項１８】
前記オシレータをリセットするステップは、
（i）前記第１パルス信号の前記第１エッジの直前の第１レベルの期間が、所定時間より長いとき、前記第１エッジのタイミングで前記オシレータをリセットし、（ii）前記第１パルス信号の前記第１エッジの直前の第１レベルの期間が、前記所定時間より短いとき、前記第１エッジの直前の、前記第１パルス信号が前記第２レベルから前記第１レベルに遷移する第２エッジから前記所定時間の経過後に、前記オシレータをリセットすることを特徴とする請求項１７に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の駆動技術に関する。
【背景技術】
【０００２】
近年、液晶パネルのバックライトや照明機器として、ＬＥＤ（発光ダイオード）をはじめとする発光素子を利用した発光装置が利用される。図１は、本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。発光装置１００３は、１チャンネルのＬＥＤストリング（発光素子）６と、スイッチング電源１００４と、を備える。
【０００３】
発光素子６は、直列に接続された複数のＬＥＤを含む。スイッチング電源１００４は、入力端子Ｐ１に入力された入力電圧ＶＩＮを昇圧して、出力端子Ｐ２に接続された発光素子６の一端に駆動電圧ＶＯＵＴを供給する。
【０００４】
スイッチング電源１００４は、出力回路１０２と、制御ＩＣ（Integrated Circuit）１１００を備える。出力回路１０２は、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１、出力キャパシタＣ１を含む。制御ＩＣ１１００は、スイッチングトランジスタＭ１のオン、オフの時間比率（デューティ比）を制御することにより、駆動電圧ＶＯＵＴを調節する。
【０００５】
発光素子６の経路上には、ＰＷＭ調光（バースト調光ともいう）用のスイッチ（トランジスタ）Ｍ２および電流検出用の第１抵抗Ｒ１が設けられる。制御ＩＣ１１００には、外部のホストプロセッサ９から、発光素子６の目標輝度に応じてデューティ比が調節されるＰＷＭ調光用の第１パルス信号Ｇ１が入力される。第１ドライバ５０は、第１パルス信号Ｇ１にもとづき、調光用スイッチＭ２をスイッチングする。
【０００６】
第１抵抗Ｒ１には、発光素子６に流れる駆動電流ＩＬＥＤに比例した電圧降下（検出電圧）ＶＲ１が発生する。誤差増幅器１０は、検出電圧ＶＲ１と、所定の基準電圧ＶＲＥＦとの誤差を増幅し、フィードバック電圧ＶＦＢを生成する。たとえば誤差増幅器１０は、トランスコンダクタンス（ｇｍ）アンプ１２および位相補償回路１４を含む。位相補償回路１４は、位相補償用のキャパシタＣＦＢおよび抵抗ＲＦＢを含む。
【０００７】
オシレータ２０は、所定の周波数の周期信号ＳＯＳＣを生成する。パルス変調器１０３０は、周期信号ＳＯＳＣと同期しており、フィードバック電圧ＶＦＢにもとづいてパルス変調される第２パルス信号Ｇ２を生成する。第２ドライバ４０は、ＡＮＤゲート４２およびメインドライバ４４を含み、第１パルス信号Ｇ１が第１レベル（ローレベル）となる消灯期間、スイッチングトランジスタＭ１をオフし、第１パルス信号Ｇ１が第２レベル（ハイレベル）となる点灯期間、スイッチングトランジスタＭ１を、第２パルス信号Ｇ２に応じた第３パルス信号Ｇ３にもとづいてスイッチングする。
【０００８】
インダクタ（コイル）Ｌ１に流れる電流ＩＬ１を検出するために、第２抵抗Ｒ２が設けられる。スイッチングトランジスタＭ１のオン時間、第２抵抗Ｒ２にはコイル電流ＩＬ１に比例した電圧降下ＶＲ２が発生する。制御ＩＣ１１００は、電圧降下ＶＲ２が所定のしきい値を超えないように過電流保護を行う。またピーク電流モードあるいは平均電流モードのＤＣ／ＤＣコンバータでは、電圧降下ＶＲ２が、第２パルス信号Ｇ２のデューティ比に反映される。
【０００９】
図２（ａ）、（ｂ）は、図１の発光装置１００３の動作波形図である。図２（ａ）は、パルス変調器１０３０の動作を示す。オシレータ２０は所定の周波数で発振している。周期信号ＳＯＳＣのポジティブエッジに応じて、第２パルス信号Ｇ２がハイレベルとなり、スイッチングトランジスタＭ１がオンする。スイッチングトランジスタＭ１がオンすると、インダクタＬ１のコイル電流ＩＬ１が時間とともに増大し、それに比例する第２抵抗Ｒ２の電圧降下ＶＲ２が増大する。そして電圧降下ＶＲ２がフィードバック電圧ＶＦＢに達すると、言い換えれば、コイル電流ＩＬ１がピーク電流ＩＰＥＡＫに達すると、第２パルス信号Ｇ２がローレベルとなり、スイッチングトランジスタＭ１がオフする。続いて周期信号ＳＯＮのポジティブエッジで、再び第２パルス信号Ｇ２がハイレベルとなり、スイッチングトランジスタＭ１がオンする。パルス変調器１０３０は以上の動作を繰り返す。
【００１０】
図２（ｂ）は、ＰＷＭ調光の様子を示す。パルス変調器１０３０によって第２パルス信号Ｇ２が生成される。第１パルス信号Ｇ１がハイレベルである点灯期間において、第１ドライバ５０は調光用スイッチＭ２をオンし、第２ドライバ４０は、第２パルス信号Ｇ２に応じてスイッチングトランジスタＭ１をスイッチングする。第２パルス信号Ｇ２がローレベルである消灯期間において、第１ドライバ５０は調光用スイッチＭ２をオフし、第２ドライバ４０は、スイッチングトランジスタＭ１のスイッチングを停止する。
【００１１】
以上の構成により、調光用スイッチＭ２がオンする点灯期間において、検出電圧ＶＲ１が基準電圧ＶＲＥＦと一致するようにフィードバックがかかり、駆動電流ＩＬＥＤは、ＩＬＥＤ＝ＶＲＥＦ／Ｒ１に安定化される。この駆動電流ＩＬＥＤを基準として、調光用スイッチＭ２のスイッチングのデューティ比を変化させることで、発光素子６に流れる電流の時間平均量が変化し、発光素子６の輝度をデューティ比に応じて変化させることができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−２６１１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明者は、図１に示す１チャンネルのＬＥＤストリングを有する発光装置について検討した結果、以下の課題を認識するに至った。図３は、図１の発光装置１００３の問題点を示す波形図である。図３には、第１パルス信号Ｇ１、第３パルス信号Ｇ３、インダクタＬ１とスイッチングトランジスタＭ１の接続点の電位ＶＬＸ、整流ダイオードＤ１に流れる電流ＩＤが示される。
【００１４】
図１の制御ＩＣ１１００において、オシレータ２０はフリーランしており、周期信号ＳＯＳＣと第１パルス信号Ｇ１は非同期である。したがって、図３に示すように、第１パルス信号Ｇ１がローレベルからハイレベルに遷移するタイミングｔ１によっては、点灯開始後に、不規則な第３パルス信号Ｇ３が生成される。具体的には、最初のスイッチングトランジスタＭ１のオン期間ＴＯＮ１の後の、最初のオフ期間ＴＯＦＦ１の長さが短くなっている。
【００１５】
この短いオフ期間ＴＯＦＦ１に続いて、スイッチングトランジスタＭ１が再度オン（ＴＯＮ２）すると、図３に破線（Ａ）で囲って示すように、ノードＬＸに生ずる逆起電力ＶＬＸが、負方向に非常に大きくスイングしてしまう。したがって出力回路１０２のスイッチングトランジスタＭ１、インダクタＬ１、整流ダイオードＤ１は、逆起電圧ＶＬＸ以上の耐圧を有する素子を選定しなければならず、これが高コスト化、大面積化の要因となっていた。
【００１６】
なお、ＰＷＭ調光で消灯期間から点灯期間に遷移した直後に、逆起電力ＶＬＸが負方向に大きくスイングするという事象、およびその原因を、当業者の一般的な認識ととらえてはならず、本発明者が独自に認識したものである。
【００１７】
またかかる問題は、図１の発光装置１００３のみでなく、第１抵抗Ｒ１に代えて定電流ドライバを有する発光装置においても生じうる。
【００１８】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＰＷＭ調光時の、消灯期間から点灯期間の遷移直後の逆起電力を抑制可能な発光装置の制御回路の提供にある。
【課題を解決するための手段】
【００１９】
本発明のある態様の制御回路は、発光装置の制御回路に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するスイッチング電源と、を有する。制御回路は、スイッチング電源のスイッチングトランジスタを制御するとともに、発光素子に流れる駆動電流をスイッチングする。
制御回路は、制御回路の外部から与えられる発光素子の目標輝度に応じてパルス幅変調された第１パルス信号を受け、第１パルス信号にもとづいて駆動電流をスイッチングする第１ドライバと、所定の周波数の周期信号を生成するオシレータと、周期信号と同期してスイッチングトランジスタのオンに対応するオンレベルに遷移し、フィードバックされた発光装置の少なくともひとつのノードの電圧に応じて、スイッチングトランジスタのオフに対応するオフレベルに遷移する第２パルス信号を生成するパルス変調器と、第２パルス信号にもとづいてスイッチングトランジスタをスイッチングする第２ドライバと、を備える。オシレータは、第１パルス信号が発光素子の消灯に対応する第１レベルから点灯に対応する第２レベルに遷移する第１エッジに応じてリセット可能に構成される。
【００２０】
この態様によると、ＰＷＭ調光の消灯期間から点灯期間に遷移するときに、第１パルス信号に応じてオシレータをリセットすることにより、スイッチングトランジスタの最初のオン時間の後に、短いオフ時間が生ずるのを抑制することができる。その結果、オフ時間の後、スイッチングトランジスタが２回目にオンしたときに、スイッチング電源のコイルに生ずる逆起電力が負方向に大きくスイングするのを抑制できる。
【００２１】
ある態様の制御回路は、第１パルス信号を受け、（i）第１パルス信号の第１エッジの直前の第１レベルの期間が所定時間より長いとき、第１エッジのタイミングでオシレータをリセットし、（ii）第１パルス信号の第１エッジの直前の第１レベルの期間が、所定時間より短いとき、第１エッジの直前の、第１パルス信号が第２レベルから第１レベルに遷移する第２エッジから所定時間の経過後に、オシレータをリセットするリセット回路をさらに備えてもよい。
オシレータを、第１パルス信号の第１エッジに応じてリセットするようにした場合であっても、第１パルス信号のデューティ比が大きくなり、消灯期間が周期信号の周期のオーダーまで短くなると、第１パルス信号の消灯期間がスイッチングトランジスタのオフ時間となり、大きな逆起電力が生ずる可能性がある。この態様によればリセット回路を設けることにより、第１パルス信号のデューティ比が大きい場合に、スイッチング電源のコイルに生ずる逆起電力が負方向に大きくスイングするのを抑制できる。
【００２２】
リセット回路は、第１パルス信号の第２エッジから所定時間の経過後にレベル変化する遅延信号を生成するタイマー回路と、第１パルス信号と遅延信号に応じてオシレータをリセットする論理ゲートと、を含んでもよい。
【００２３】
発光装置は、発光素子の他端と固定電圧端子の間に直列に設けられた調光用スイッチおよび第１抵抗をさらに有してもよい。制御回路は、第１抵抗の電圧降下に応じた第１検出電圧と基準電圧との誤差を増幅し、フィードバック信号を生成する誤差増幅器をさらに備えてもよい。パルス変調器は、フィードバック信号に応じて第２パルス信号のデューティ比を調節し、第１ドライバは、第１パルス信号にもとづいて調光用スイッチをスイッチングしてもよい。
【００２４】
パルス変調器は、フィードバック信号に応じてオフ信号をアサートするデューティコントローラと、周期信号とオフ信号を受け、第２パルス信号を生成するフリップフロップと、を含んでもよい。
【００２５】
デューティコントローラは、フィードバック信号に加えて、スイッチング電源のコイルに流れる電流に応じた第２検出電圧に応じて、オフ信号をアサートしてもよい。
【００２６】
スイッチング電源は、スイッチングトランジスタと直列に設けられた第２抵抗をさらに有してもよい。第２抵抗の電圧降下に応じて第２検出電圧が生成されてもよい。
【００２７】
発光装置は、発光素子の他端に接続され、駆動電流を生成するオン状態と、駆動電流を遮断するオフ状態が切りかえ可能に構成された電流ドライバをさらに有してもよい。制御回路は、電流ドライバの電圧降下に応じた第１検出電圧と基準電圧との誤差を増幅し、フィードバック信号を生成する誤差増幅器をさらに備えてもよい。パルス変調器は、フィードバック信号に応じて第２パルス信号のデューティ比を調節し、第１ドライバは、第１パルス信号にもとづいて電流ドライバのオン状態とオフ状態をスイッチングしてもよい。
【００２８】
パルス変調器は、フィードバック信号に応じてオフ信号をアサートするデューティコントローラと、周期信号とオフ信号を受け、第２パルス信号を生成するフリップフロップと、を含んでもよい。
【００２９】
デューティコントローラは、フィードバック信号に加えて、スイッチング電源のコイルに流れる電流に応じた第２検出電圧に応じて、オフ信号をアサートしてもよい。
【００３０】
スイッチング電源は、スイッチングトランジスタと直列に設けられた第２抵抗をさらに有してもよい。第２抵抗の電圧降下に応じて第２検出電圧が生成されてもよい。
【００３１】
第２ドライバは、第２パルス信号と第１パルス信号を論理演算する論理ゲートと、論理ゲートの出力信号に応じて、スイッチングトランジスタをスイッチングするメインドライバと、を含んでもよい。
【００３２】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
【００３３】
発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであってもよい。
【００３４】
本発明の別の態様は、発光装置に関する。発光装置は、発光素子と、発光素子の一端に駆動電圧を供給するスイッチング電源と、を備えてもよい。スイッチング電源は、スイッチングトランジスタと、スイッチングトランジスタをスイッチングする上述の制御回路と、を備えてもよい。
【００３５】
本発明の別の態様は、電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備えてもよい。
【００３６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３７】
本発明のある態様によれば、ＰＷＭ調光にともなって生ずる逆起電力を抑制できる。
【図面の簡単な説明】
【００３８】
【図１】本発明者が検討した比較技術に係る発光装置の構成例を示す回路図である。
【図２】図２（ａ）、（ｂ）は、図１の発光装置の動作波形図である。
【図３】図１の発光装置の問題点を示す波形図である。
【図４】実施の形態に係る制御ＩＣを備える発光装置を示す回路図である。
【図５】図４の発光装置の動作波形図である。
【図６】図４の発光装置を備える電子機器の例を示す図である。
【図７】図４の発光装置の、第１パルス信号の消灯期間が短いときの波形図である。
【図８】第１の変形例に係る制御ＩＣの一部を示す回路図である。
【図９】図９（ａ）、（ｂ）は、リセット回路の動作波形図を、図９（ｃ）は、図８の制御ＩＣの、第１パルス信号の消灯期間が短いときの波形図である。
【図１０】第２の変形例に係る発光装置を示す回路図である。
【発明を実施するための形態】
【００３９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００４０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４１】
図４は、実施の形態に係る制御ＩＣ１００を備える発光装置３を示す回路図である。発光装置３は、発光素子６と、スイッチング電源４と、ホストプロセッサ９を備える。
【００４２】
発光素子６は、直列に接続された複数のＬＥＤを含むＬＥＤストリングである。
【００４３】
ホストプロセッサ９は、発光装置３全体を統括的に制御する。具体的には発光装置３は、発光素子６の目標輝度に応じてパルス幅変調された第１パルス信号Ｇ１を生成し、制御ＩＣ１００に送信する。
【００４４】
スイッチング電源４は、昇圧型のＤＣ／ＤＣコンバータであり、入力端子Ｐ１に入力された入力電圧ＶＩＮを昇圧し、その出力端子Ｐ２に接続された発光素子６の一端（アノード）に駆動電圧ＶＯＵＴを供給する。
【００４５】
スイッチング電源４は、制御ＩＣ１００および出力回路１０２を備える。出力回路１０２は、インダクタＬ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。
【００４６】
制御ＩＣ１００のスイッチング端子ＳＷは、スイッチングトランジスタＭ１のゲートと接続される。制御ＩＣ１００は、発光素子６の点灯に必要な出力電圧ＶＯＵＴが得られるように、フィードバックによりデューティ比が調節される第２パルス信号Ｇ２を生成し、スイッチングトランジスタＭ１のスイッチング動作を制御するとともに、発光素子６が目標の輝度で発光するように、第１パルス信号Ｇ１に応じて、発光素子６に流れる駆動電流ＩＬＥＤをスイッチングする。
【００４７】
制御ＩＣ１００は、ひとつの半導体基板上に一体集積化された機能ＩＣである。なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。またスイッチングトランジスタＭ１は制御ＩＣ１００に内蔵されてもよい。
【００４８】
本実施の形態において、発光装置３は、スイッチング電源４に加えて、発光素子６の他端（カソード）と固定電圧端子（接地端子）の間に設けられた、調光用スイッチＭ２および第１抵抗Ｒ１を備える。調光用スイッチＭ２および第１抵抗Ｒ１は、発光素子６と直列に、つまり駆動電流ＩＬＥＤの経路上に設けられている。
【００４９】
制御ＩＣ１００は、スイッチング（ＳＷ）端子、電流検出（ＣＳ）端子、調光出力（ＤＩＭＯＵＴ）端子、電流検出（ＩＳ）端子、ＰＷＭ端子、を有する。
【００５０】
ＰＷＭ端子には、ホストプロセッサ９からの第１パルス信号Ｇ１が入力される。ＳＷ端子は、スイッチングトランジスタＭ１のゲートと接続され、ＤＩＭＯＵＴ端子は、調光用スイッチＭ２のゲートと接続される。ＦＢ端子には、位相補償用のキャパシタＣＦＢおよび抵抗ＲＦＢを含む位相補償回路１４が接続される。ＩＳ端子には、第１抵抗Ｒ１の電圧降下に応じた第１検出電圧ＶＲ１が入力され、ＣＳ端子には、第２抵抗Ｒ２の電圧降下に応じた第２検出電圧ＶＲ２が入力される。
【００５１】
制御ＩＣ１００は、第１ドライバ５０、誤差増幅器１０、オシレータ２０、パルス変調器３０、第２ドライバ４０を備える。
【００５２】
第１ドライバ５０は、第１パルス信号Ｇ１にもとづいて、調光用スイッチＭ２をスイッチングすることにより、駆動電流ＩＬＥＤをスイッチングする。
【００５３】
オシレータ２０は、所定の周波数の周期信号ＳＯＳＣを生成する。パルス変調器３０は、周期信号ＳＯＳＣと同期して、パルス変調された第１パルス信号Ｇ１を生成する。具体的にはパルス変調器３０は、周期信号ＳＯＳＣと同期して、第１パルス信号Ｇ１をスイッチングトランジスタＭ１のオンに対応するオンレベル（ハイレベル）に遷移させ、フィードバックされた発光装置３の少なくともひとつのノードの電圧に応じて、第１パルス信号Ｇ１を、スイッチングトランジスタＭ１のオフに対応するオフレベル（ローレベル）に遷移させる。
【００５４】
パルス変調器３０にフィードバックされる電圧は、パルス変調器３０の方式に応じて定めればよい。本実施の形態において、パルス変調器３０は、ピーク電流モード制御するよう構成され、したがってパルス変調器３０には、制御対象である、第１抵抗Ｒ１と調光用スイッチＭ２の接続ノードの第１検出電圧ＶＲ１と、インダクタＬ１に流れる電流に応じた第２検出電圧ＶＲ２がフィードバックされる。
【００５５】
誤差増幅器１０は、ｇｍアンプ１２および位相補償回路１４を含む。誤差増幅器１０は、第１抵抗Ｒ１の電圧降下に応じた第１検出電圧ＶＲ１と所定の基準電圧ＶＲＥＦとの誤差を増幅し、フィードバック信号ＶＦＢを生成する。
【００５６】
パルス変調器３０は、フィードバック信号ＶＦＢに応じて第２パルス信号Ｇ２のデューティ比を調節する。
【００５７】
パルス変調器３０は、デューティコントローラ３２、フリップフロップ３４を含む。デューティコントローラ３２は、フィードバック信号ＶＦＢおよび第２検出電圧ＶＲ２応じてオフ信号ＳＯＦＦをアサート（ハイレベル）する。デューティコントローラ３２の構成は特に限定されず、公知の回路を用いればよい。たとえばデューティコントローラ３２は、第２検出電圧ＶＲ２とフィードバック電圧ＶＦＢの一方に位相補償用のスロープ信号を重畳するスロープ補償回路と、第２検出電圧ＶＲ２とフィードバック電圧ＶＦＢを比較することによりオフ信号ＳＯＦＦを生成するＰＷＭ用のコンパレータを含んでもよい。第２検出電圧ＶＲ２がフィードバック電圧ＶＦＢに達すると、言い換えれば、インダクタＬ１に流れるコイル電流ＩＬ１がフィードバック電圧ＶＦＢに応じたピーク電流ＩＰＥＡＫに達すると、オフ信号ＳＯＦＦがアサートされる。
【００５８】
フリップフロップ３４は、たとえばＳＲフリップフロップであり、そのセット端子には周期信号ＳＯＳＣが、そのリセット端子にはオフ信号ＳＯＦＦが入力される。フリップフロップ３４の出力である第２パルス信号Ｇ２は、周期信号ＳＯＳＣのポジティブエッジでハイレベル（オンレベル）に遷移し、オフ信号ＳＯＦＦがアサートされるとローレベル（オフレベル）に遷移する。当業者によれば、フリップフロップ３４が、ＳＲフリップフロップ以外のフリップフロップやラッチ回路と置換可能であることが理解される。
【００５９】
第２ドライバ４０は、第１パルス信号Ｇ１が第１レベル（ローレベル）となる消灯期間、スイッチングトランジスタＭ１をオフし、第１パルス信号Ｇ１が第２レベル（ハイレベル）となる点灯期間、スイッチングトランジスタＭ１を、第２パルス信号Ｇ２に応じた第３パルス信号Ｇ３にもとづいてスイッチングする。
【００６０】
たとえば第２ドライバ４０は、ＡＮＤゲート４２およびメインドライバ４４を含む。ＡＮＤゲート４２は、第１パルス信号Ｇ１と第２パルス信号Ｇ２の論理積である第３パルス信号Ｇ３を生成する。メインドライバ４４は、第３パルス信号Ｓ３に応じてスイッチングトランジスタＭ１をスイッチングする。
【００６１】
オシレータ２０には、リセット端子ＲＳＴが設けられ、リセット端子ＲＳＴには第１パルス信号Ｇ１が入力される。オシレータ２０は、第１パルス信号Ｇ１が発光素子６の消灯に対応する第１レベル（ローレベル）から点灯に対応する第２レベル（ハイレベル）に遷移する第１エッジに応じて、リセット可能に構成される。第１レベルがローレベル、第２レベルがハイレベルである論理系においては、第１エッジはポジティブエッジである。
【００６２】
以上が発光装置３の構成である。続いてその動作を説明する。
図５は、図４の発光装置３の動作波形図である。第１パルス信号Ｇ１のポジティブエッジごとに、オシレータ２０がリセットされる。つまり第１パルス信号Ｇ１のポジティブエッジと、周期信号ＳＯＳＣのポジティブエッジのタイミングは一致する。その結果、第１パルス信号Ｇ１が第２レベルに遷移すると同時に、第３パルス信号Ｇ３がオンレベルに遷移し、スイッチングトランジスタＭ１がオンする。つまり、第１パルス信号Ｇ１が第１レベルから第２レベルに遷移するタイミングにかかわらず、第３パルス信号Ｇ３は規則的に生成される。その結果、図３に示された短いオフ時間ＴＯＦＦの発生を防止でき、逆起電力ＶＬＸの振幅を抑制することができる
【００６３】
さらに、逆起電力ＶＬＸの振幅を抑制した結果、インダクタＬ１、スイッチングトランジスタＭ１、整流ダイオードＤ１に必要な耐圧を下げることができるため、それらの素子を、小型化、低コスト化することができる。
【００６４】
続いて、発光装置３の用途を説明する。図６は、図４の発光装置３を備える電子機器２の例を示す図である。電子機器２はたとえば液晶ディスプレイ装置、テレビ受像器、カーナビ用ディスプレイ、あるいは液晶パネルを有する携帯電話端末、タブレットＰＣ、オーディオプレイヤなどである。
【００６５】
電子機器２は、ＬＣＤ（Liquid Crystal Display）パネル５を備える。発光装置３の発光素子６は、ＬＣＤパネル５の背面にバックライトとして設けられる。電子機器２の筐体内には、図示しないスイッチング電源４、電流ドライバ８、ホストプロセッサ９が内蔵される。
【００６６】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００６７】
（第１の変形例）
実施の形態で説明したように、オシレータ２０を、第１パルス信号Ｇ１の第１エッジに応じてリセットするように構成した場合であっても、第１パルス信号Ｇ１のデューティ比が大きくなり、消灯期間が周期信号ＳＯＳＣの周期のオーダーまで短くなると、オシレータ２０のリセット動作にかかわらず、第３パルス信号Ｇ３が不規則となる場合がある。図７は、図４の発光装置３の、第１パルス信号Ｇ１の消灯期間が短いときの波形図である。時刻ｔ１に第１パルス信号Ｇ１が短い消灯期間の後に点灯期間に遷移すると、時刻ｔ１の直前の消灯期間が、そのまま第３パルス信号Ｓ３のオフ時間となり、大きな逆起電力ＶＬＸが生ずる可能性がある。
【００６８】
この問題は、第１の変形例により解決することができる。図８は、第１の変形例に係る制御ＩＣ１００ａの一部を示す回路図である。
制御ＩＣ１００ａは、図４の制御ＩＣ１００に加えてリセット回路６０を備える。
リセット回路６０は、第１パルス信号Ｇ１を受け、（i）第１パルス信号Ｇ１の第１エッジの直前の第１レベル（ローレベル）の期間が所定時間τより長いとき、第１エッジのタイミングでオシレータ２０をリセットする。反対に、（ii）第１パルス信号Ｇ１の第１エッジの直前の第１レベル（ローレベル）の期間が、所定時間τより短いとき、第１エッジの直前の、第１パルス信号Ｇ１が第２レベル（ハイレベル）から第１レベル（ローレベル）に遷移する第２エッジ（ネガティブエッジ）から所定時間τの経過後に、オシレータ２０をリセットする。所定時間τは、周期信号ＳＯＳＣの周期と同程度のオーダーとすることが望ましい。たとえば周期信号ＳＯＳＣの周波数が５０〜３００ｋＨｚ（周期は３〜２０μｓ）のとき、τを０．５〜１０μｓ程度としてもよい。
【００６９】
たとえばリセット回路６０は、タイマー回路６２および論理ゲート６４を含む。タイマー回路６２は、第１パルス信号Ｇ１の第２エッジ（ネガティブエッジ）から所定時間τの経過後にレベル変化する遅延信号Ｓ１を生成する。論理ゲート６４は、第１パルス信号Ｇ１と遅延信号Ｓ１に応じてリセット信号Ｓ２を生成し、リセット信号Ｓ２のポジティブエッジのタイミングでオシレータ２０をリセットする。図８の制御ＩＣ１００ａにおいて論理ゲート６４はＡＮＤゲートであるが、当業者によれば、採用する論理系に応じて、その他の論理ゲートが使用可能なことが理解される。
【００７０】
図９（ａ）、（ｂ）は、リセット回路６０の動作波形図を、図９（ｃ）は、図８の制御ＩＣ１００ａの、第１パルス信号Ｇ１の消灯期間が短いときの波形図である。図９（ａ）には、（i）第１パルス信号Ｇ１のポジティブエッジの直前のローレベルの期間が所定時間τより長いときの波形が、図９（ｂ）には、（ii）第１パルス信号Ｇ１のポジティブエッジの直前のローレベルの期間が所定時間τより短いときの波形が示される。
【００７１】
図９（ｃ）に示すように、時刻ｔ１に第１パルス信号Ｇ１が第２レベルに遷移しても、直ちにオシレータ２０はリセットされず、時刻ｔ１から所定時間τ経過後の時刻ｔ２に、オシレータ２０がリセットされ、第３パルス信号Ｓ３がハイレベルとなり、スイッチングトランジスタＭ１がオンする。
【００７２】
第１の変形例によれば、リセット回路６０を設けることにより、第１パルス信号Ｇ１のデューティ比が大きい場合においても、スイッチング電源のコイルに生ずる逆起電力を抑制できる。
【００７３】
（第２の変形例）
図１０は、第２の変形例に係る発光装置３ｂを示す回路図である。図１０の発光装置３ｂは、図４の発光装置３の調光用スイッチＭ２および第１抵抗Ｒ１に代えて、電流ドライバ８を備える。
電流ドライバ８は、所定量の駆動電流ＩＬＥＤを生成する定電流源を含み、オン、オフ状態が切りかえ可能に構成される。電流ドライバ８はオン状態において、駆動電流ＩＬＥＤを生成し、オフ状態において駆動電流ＩＬＥＤを遮断する。電流ドライバ８の構成は特に限定されず、公知の技術を用いればよい。
【００７４】
制御ＩＣ１００ｂは、第１パルス信号Ｇ１にもとづいて、電流ドライバ８のオン、オフ状態をスイッチングする。また制御ＩＣ１００ｂのＬＥＤ端子には、電流ドライバ８の電圧降下、すなわち発光素子６のカソード電圧ＶＬＥＤに応じた検出電圧がフィードバックされる。制御ＩＣ１００ｂは、検出電圧ＶＬＥＤ所定の目標電圧ＶＲＥＦと一致するように、スイッチングトランジスタＭ１をスイッチングする。制御ＩＣ１００ｂは、制御ＩＣ１００と同様に構成することができる。
【００７５】
このように電流ドライバ８を用いた発光装置３ｂにおいても、オシレータ２０を、第１パルス信号Ｇ１に応じてリセットすることにより、ＰＷＭ調光にともなう大振幅の逆起電力ＶＬＸを抑制できる。
【００７６】
（第３の変形例）
発光素子６は、ＬＥＤストリングには限定されず、現在、あるいは将来利用可能なその他の発光素子であってもよい。
【００７７】
（第４の変形例）
実施の形態では、発光装置３の用途として液晶パネルのバックライトを説明したが、本発明はそれには限定されない。たとえば発光装置３は、照明機器などにも利用可能である。
【００７８】
（第５の変形例）
実施の形態ではインダクタＬ１を用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。
【００７９】
（第６の変形例）
また、本実施の形態で説明した各信号の、ハイレベル、ローレベルの設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００８０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８１】
２…電子機器、３…発光装置、４…スイッチング電源、５…ＬＣＤパネル、６…発光素子、８…電流ドライバ、９…ホストプロセッサ、Ｇ１…第１パルス信号、Ｇ２…第２パルス信号、１００…制御ＩＣ、１０２…出力回路、１０…誤差増幅器、１２…ｇｍアンプ、１４…位相補償回路、２０…オシレータ、３０…パルス変調器、３２…デューティコントローラ、３４…フリップフロップ、４０…第２ドライバ、４２…ＡＮＤゲート、４４…メインドライバ、５０…第１ドライバ、６０…リセット回路、６２…タイマー回路、６４…論理ゲート、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｍ２…調光用スイッチ。
【図１】
2014090035.tif 000003
【図２】
2014090035.tif 000004
【図３】
2014090035.tif 000005
【図４】
2014090035.tif 000006
【図５】
2014090035.tif 000007
【図６】
2014090035.tif 000008
【図７】
2014090035.tif 000009
【図８】
2014090035.tif 000010
【図９】
2014090035.tif 000011
【図１０】
2014090035.tif 000012