(57)【要約】【課題】配線基板及び半導体チップを含む電子装置の電源安定化、配線基板の部品実装面積の低減を図る。【解決手段】電子装置１は、配線基板１０と、配線基板１０上に配置され、その電源配線部１１に電気的に接続された導体部２１ｃを有する半導体チップ２１と、半導体チップ２１に積層され、その導体部２１ｃに電気的に接続された導体部２２ｃを有する半導体チップ２２とを含む。電子装置１は更に、半導体チップ２２上に配置され、その導体部２２ｃに電気的に接続されたコンデンサを有する電子部品３０を含む。電子部品３０を半導体チップ２２上に配置することで、半導体チップ２２に供給される電源の安定化、配線基板１０の部品実装面積の低減が図られる。【選択図】図１
2014216509.tif 000002
【特許請求の範囲】
【請求項１】
電源線を有する第１配線基板と、
前記第１配線基板上に配置され、前記電源線に電気的に接続された第１導体部を有する第１半導体チップと、
前記第１半導体チップの上方に配置され、前記第１導体部に電気的に接続された第２導体部を有する第２半導体チップと、
前記第２半導体チップ上に配置され、前記第２導体部に電気的に接続された第１コンデンサを有する第１電子部品と
を含むことを特徴とする電子装置。
【請求項２】
前記第１配線基板上に配置され、前記電源線に電気的に接続された第２コンデンサを有する第２電子部品を更に含み、
前記第１半導体チップは、第１半導体基板と、前記第１半導体基板上に設けられ、前記電源線に電気的に接続され、電力を消費する第１回路部とを有し、
前記第１回路部は、前記第１導体部を介することなく、前記第２コンデンサと電気的に接続されることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第２半導体チップは、第２半導体基板と、前記第２半導体基板上に設けられ、前記第２導体部に電気的に接続され、電力を消費する第２回路部とを有し、
前記第２回路部は、前記第２導体部を介して、前記第１コンデンサと電気的に接続されることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記第１電子部品は、第２配線基板を有し、
前記第１コンデンサは、前記第２配線基板上に配置され、前記第２配線基板を介して前記第２導体部に電気的に接続されていることを特徴とする請求項１乃至３のいずれかに記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
配線基板上に実装された半導体チップを備える電子装置において、電源電圧の変動によるノイズを除去するため、電子装置内に設けられる電源線にバイパスコンデンサを接続する技術が知られている。また、電子装置として、配線基板上に実装する複数の半導体チップをＴＳＶ（Through Silicon Via）技術を用いて積層する３次元積層技術を用いたものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０４５０９０号公報
【特許文献２】特開２０１０−２１９５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子装置にバイパスコンデンサを設ける場合、バイパスコンデンサは、電源線が設けられた配線基板上に配置することができる。３次元積層技術を採用した電子装置において、このようにバイパスコンデンサを配線基板上に配置すると、配線基板上に実装される部品の占有面積（部品実装面積）が増加し得る。配線基板の部品実装面積の増加は、配線基板の大型化、それによる電子装置の大型化を招き、半導体チップを３次元積層することによる配線基板の部品実装面積の縮小、電子装置の小型化が阻害される可能性がある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、電源線を有する第１配線基板と、前記第１配線基板上に配置され、前記電源線に電気的に接続された第１導体部を有する第１半導体チップと、前記第１半導体チップの上方に配置され、前記第１導体部に電気的に接続された第２導体部を有する第２半導体チップと、前記第２半導体チップ上に配置され、前記第２導体部に電気的に接続された第１コンデンサを有する第１電子部品とを含む電子装置が提供される。
【発明の効果】
【０００６】
開示の技術によれば、半導体チップの３次元積層技術を採用した電子装置に、配線基板の部品実装面積の増加を抑えてコンデンサを設けることが可能になり、それにより、小型の電子装置を実現することが可能になる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態に係る電子装置の一例を示す図である。
【図２】電子装置の別例を示す図である。
【図３】第２の実施の形態に係る電子装置の一例を示す図である。
【図４】第２の実施の形態に係る半導体チップの構成例を示す図（その１）である。
【図５】第２の実施の形態に係る半導体チップの構成例を示す図（その２）である。
【図６】第２の実施の形態に係る電子部品の半導体チップ上への実装例を示す図である。
【図７】第２の実施の形態に係る電子部品の配線基板上への実装例を示す図である。
【図８】第２の実施の形態に係る電子装置の電源供給の説明図（その１）である。
【図９】別形態に係る電子装置の電源供給の説明図である。
【図１０】第２の実施の形態に係る電子装置の電源ラインの等価回路図である。
【図１１】別形態に係る電子装置の電源ラインの等価回路図である。
【図１２】第２の実施の形態に係る電子装置の電源供給の説明図（その２）である。
【図１３】第３の実施の形態に係る電子装置の電源供給の説明図である。
【図１４】第４の実施の形態に係る電子装置の電源供給の説明図（その１）である。
【図１５】第４の実施の形態に係る電子装置の電源供給の説明図（その２）である。
【図１６】第４の実施の形態に係る電子装置の電源供給の説明図（その３）である。
【図１７】第５の実施の形態に係る電子装置の一例を示す図である。
【発明を実施するための形態】
【０００８】
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る電子装置の一例を示す図である。図１には、電子装置の一例の要部断面を模式的に図示している。
【０００９】
図１に示す電子装置１は、配線基板１０、及び配線基板１０上に実装された半導体装置２０、並びに、半導体装置２０上に実装された電子部品３０を有している。
配線基板１０には、例えば、プリント基板が用いられる。配線基板１０は、電子装置１の動作時に電源電位とされる電源配線部１１を有している。尚、配線基板１０には、プリント基板のほか、インターポーザ、セラミック基板等、様々な形態の配線基板を用いることができる。
【００１０】
半導体装置２０は、例えば図１に示すように、配線基板１０上に３次元積層された２つの半導体チップ２１及び半導体チップ２２を含んでいる。
下位の半導体チップ２１は、バンプ５１を用いて配線基板１０上に実装されている。半導体チップ２１は、その一方の面（下面）２１ａと他方の面（上面）２１ｂとの間を電気的に接続する導体部２１ｃを有している。導体部２１ｃは、半導体チップ２１に用いられているシリコン（Ｓｉ）基板等の半導体基板を貫通するようにビアを形成するＴＳＶ技術を用いて、形成される。半導体チップ２１の導体部２１ｃは、下面２１ａ側のバンプ５１を介して、配線基板１０の電源配線部１１に電気的に接続されている。
【００１１】
上位の半導体チップ２２は、バンプ５２を用いて下位の半導体チップ２１上に実装されている。半導体チップ２２は、その一方の面（下面）２２ａと他方の面（上面）２２ｂとの間を電気的に接続する導体部２２ｃを有している。導体部２２ｃは、ＴＳＶ技術を用いて形成される。半導体チップ２２の導体部２２ｃは、下面２２ａ側のバンプ５２を介して、下位の半導体チップ２１の導体部２１ｃに電気的に接続されている。
【００１２】
このように電子装置１は、半導体チップ２１及び半導体チップ２２が積層されて配線基板１０上に実装された構造を有している。そして、上位の半導体チップ２２の上には更に、電子部品３０が接合材５４を用いて実装されている。
【００１３】
電子部品３０は、コンデンサを含む。電子部品３０には、チップコンデンサのような部品、或いはコンデンサの機能を有する部品を用いることができる。このような電子部品３０が、半導体チップ２２の上面２２ｂ側に、接合材５４を介して導体部２２ｃに電気的に接続されている。尚、電子部品３０は、コンデンサの一方の端子側が、配線基板１０の電源配線部１１に導体部２１ｃ等を介して繋がる導体部２２ｃに電気的に接続され、コンデンサの他方の端子側が、グランド電位とされる導体部（図示せず）に電気的に接続される。
【００１４】
上記のような構成を有する電子装置１において、配線基板１０から下位の半導体チップ２１への電源供給は、電源配線部１１及びバンプ５１を含む電源ライン２を用いて、行われる。
【００１５】
配線基板１０から上位の半導体チップ２２への電源供給は、電源配線部１１、バンプ５１、導体部２１ｃ及びバンプ５２を含む電源ライン３を用いて、行われる。電源ライン３には更に、バンプ５２に電気的に接続された上位の半導体チップ２２の導体部２２ｃが含まれる。電子部品３０は、その導体部２２ｃに電気的に接続されて上位の半導体チップ２２上に実装され、電源ライン３を用いた電源供給時に、半導体チップ２２に対し、ノイズを抑えて安定的に電源を供給するバイパスコンデンサとして機能する。
【００１６】
尚、ここでは図示を省略するが、電子装置１では、下位の半導体チップ２１への電源供給に用いる電源ライン２にも、バイパスコンデンサとして機能する電子部品を電気的に接続することが可能である。
【００１７】
上記のように、電子装置１では、上位の半導体チップ２１に対する供給電源安定化のために電源ライン３に電気的に接続するバイパスコンデンサとしての電子部品３０を、３次元積層構造を有する半導体装置２０の、その上位の半導体チップ２１上に実装する。
【００１８】
ここで、上位の半導体チップ２２への電源供給に着目し、バイパスコンデンサとして機能する電子部品３０を、図１のように上位の半導体チップ２２上ではなく、配線基板１０上に実装した場合について、図２を参照して述べる。
【００１９】
図２は電子装置の別例を示す図である。図２には、電子装置の別例の要部断面を模式的に図示している。
図２に示す電子装置１Ａは、電子部品３０が、配線基板１０上に配置され、電源配線部１１に電気的に接続されている点で、上記図１の電子装置１と相違する。尚、電子部品３０は、コンデンサの一方の端子側が、電源配線部１１に電気的に接続され、コンデンサの他方の端子側が、グランド電位とされる導体部（図示せず）に電気的に接続される。この電子装置１Ａのように、配線基板１０上に実装された電子部品３０も、上位の半導体チップ２２に電源を供給する電源ライン３に電気的に接続されていることで、バイパスコンデンサとして機能する。
【００２０】
しかし、このように電子部品３０を配線基板１０上に実装すると、その分、配線基板１０上に実装される部品の占有面積（部品実装面積）が増加する。その結果、電子部品３０を配線基板１０上に実装しなかった場合に比べて、配線基板１０の大型化、それによる電子装置１Ａの大型化を招く可能性がある。
【００２１】
更に、電子装置１Ａのように電子部品３０を配線基板１０上に実装した場合には、上記電子装置１のように電子部品３０を上位の半導体チップ２２上に実装した場合に比べて、電子部品３０から上位の半導体チップ２２までの経路が長くなる。電子部品３０から上位の半導体チップ２２までの経路が長くなると、半導体チップ２２に供給される電源が、その経路において生じる寄生抵抗の影響を受ける可能性が高まる。電源がこのような寄生抵抗の影響を受けると、電子部品３０のバイパスコンデンサとしての効果を上位の半導体チップ２２が十分に享受できないことが起こり得る。
【００２２】
これに対し、上記図１の電子装置１では、バイパスコンデンサとして機能する電子部品３０を、上位の半導体チップ２２上に実装する。これにより、電子部品３０を配線基板１０上に実装する場合に比べて、配線基板１０上の部品実装面積を低減することが可能になる。
【００２３】
更に、上記図１の電子装置１では、電子部品３０を上位の半導体チップ２２上に実装するため、配線基板１０上に実装する場合に比べて、電子部品３０と上位の半導体チップ２２との経路を短縮することが可能になる。これにより、上位の半導体チップ２２に対し、電源ライン３に生じる寄生抵抗の影響を抑えて、安定的に電源を供給することが可能になる。
【００２４】
上記図１の電子装置１によれば、部品実装面積の低減による配線基板１０の小型化、それによる電子装置１の小型化を実現することが可能になり、また、寄生抵抗の低減による電源安定化により、電子装置１の高性能化を実現することが可能になる。
【００２５】
以下、電子装置の実施の形態について、更に説明する。
まず、第２の実施の形態について説明する。
図３は第２の実施の形態に係る電子装置の一例を示す図である。図３には、電子装置の一例の要部断面を模式的に図示している。
【００２６】
図３に示す電子装置１ａは、配線基板１０、及び配線基板１０上に実装された半導体装置２０、並びに、半導体装置２０上に実装された電子部品３０、及び配線基板１０上に実装された電子部品４０を有している。
【００２７】
半導体装置２０は、ここでは一例として、３つの半導体チップ２１、半導体チップ２２及び半導体チップ２３が積層された構造を有している。
最下位の半導体チップ２１は、バンプ５１を用いて配線基板１０上に実装されている。半導体チップ２１は、その下面２１ａと上面２１ｂとの間を電気的に接続する導体部２１ｃを有し、導体部２１ｃは、バンプ５１を介して配線基板１０に電気的に接続されている。
【００２８】
中位の半導体チップ２３は、バンプ５３を用いて最下位の半導体チップ２１上に実装されている。半導体チップ２３は、その下面２３ａと上面２３ｂとの間を電気的に接続する導体部２３ｃを有し、導体部２３ｃに接続されたバンプ５３を介して、半導体チップ２１の導体部２１ｃに電気的に接続されている。
【００２９】
最上位の半導体チップ２２は、バンプ５２を用いて中位の半導体チップ２３上に実装されている。半導体チップ２２は、その下面２２ａと上面２２ｂとの間を電気的に接続する導体部２２ｃを有し、導体部２２ｃに接続されたバンプ５２を介して、半導体チップ２３の導体部２３ｃに電気的に接続されている。
【００３０】
尚、バンプ５１、バンプ５２及びバンプ５３としては、半田等のボールバンプのほか、例えば、金（Ａｕ）等の金属を用いたスタッドバンプ、銅（Ｃｕ）等の金属を用いたピラー電極を用いることができる。
【００３１】
上記のような半導体装置２０の、最上位の半導体チップ２２上に、接合材５４を用いて電子部品３０が実装されている。また、配線基板１０上には、接合材５５を用いて電子部品４０が実装されている。電子部品３０及び電子部品４０は、例えばチップコンデンサであり、電子装置１ａの動作時に電源電位とされる電源ラインに電気的に接続されてバイパスコンデンサとして機能する。
【００３２】
ここで、図４及び図５は第２の実施の形態に係る半導体チップの構成例を示す図である。図４及び図５には、半導体チップの一例の要部断面を模式的に図示している。
図４に示す半導体チップ２００は、Ｓｉ基板等の半導体基板２１０を含んでいる。半導体基板２１０の一面（表面）２１０ａには、トランジスタ等の素子が設けられている。ここでは素子の一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ２２０を図示している。
【００３３】
ＭＯＳトランジスタ２２０は、図４に示すように、半導体基板２１０の、素子分離領域２１１で画定された領域に設けられている。ＭＯＳトランジスタ２２０は、半導体基板２１０上にゲート絶縁膜２２０ａを介して形成されたゲート電極２２０ｂと、ゲート電極２２０ｂの両側の半導体基板２１０内に形成された不純物拡散層２２０ｃとを有している。不純物拡散層２２０ｃは、ｎ型又はｐ型の所定導電型の不純物を含み、ＭＯＳトランジスタ２２０のソース、ドレインとして機能する。ゲート電極２２０ｂの側壁には、サイドウォールスペーサ２２０ｄが設けられている。
【００３４】
半導体基板２１０の表面２１０ａ上には、このようなＭＯＳトランジスタ２２０等の素子に電気的に接続された導電部２３０（配線２３０ａ及びビア２３０ｂ）並びにその導電部２３０を覆う絶縁部２４０を含む配線層２５０が設けられている。
【００３５】
半導体チップ２００には、図５に示すように、その表面２００ａと裏面２００ｂとの間を電気的に接続する導体部２００ｃを設けることができる。この場合は、例えば図５のように、半導体基板２１０の表面２１０ａと共に、その反対側の面（裏面）２１０ｂにも、上記のような配線２３０ａ及びビア２３０ｂ（導電部２３０）並びに絶縁部２４０を含む配線層２５０が設けられる。半導体基板２１０には、それを貫通するＴＳＶ２６０が、絶縁膜２７０を介して設けられる。ＴＳＶ２６０は、その両端に接続されるビア２３０ｂ及び配線２３０ａによって配線層２５０の外部まで引き出される。これにより、半導体チップ２００の表面２００ａと裏面２００ｂとの間を電気的に接続する導体部２００ｃが形成される。
【００３６】
上記図３に示す電子装置１ａが備える半導体装置２０の半導体チップ２１、半導体チップ２２及び半導体チップ２３にはそれぞれ、この図４及び図５に示すような構成を有する半導体チップ２００を用いることができる。尚、この場合、図５に示す導体部２００ｃが、半導体チップ２１の導体部２１ｃ、半導体チップ２２の導体部２２ｃ、半導体チップ２３の導体部２３ｃに相当する。また、図４及び図５に示す半導体チップ２００の表面２００ａは、図３に示す半導体チップ２１の下面２１ａ又は上面２１ｂ、半導体チップ２２の下面２２ａ又は上面２２ｂ、半導体チップ２３の下面２３ａ又は上面２３ｂとなる。この点については後述する。
【００３７】
３次元積層構造の最上位に位置する半導体チップ２００（上記図３に示す半導体装置２０の半導体チップ２２）上の電子部品３０は、例えば次の図６のように実装される。
図６は第２の実施の形態に係る電子部品の半導体チップ上への実装例を示す図である。図６には、電子部品を実装した半導体チップの一例の要部断面を模式的に図示している。
【００３８】
最上位の半導体チップ２００の配線層２５０には、チップコンデンサのような電子部品３０を実装する領域に、一対の配線２３０ａが設けられる。配線２３０ａの一方は、導体部２００ｃ（上記図３に示す半導体装置２０の導体部２２ｃに相当）に電気的に接続され、配線２３０ａの他方は、グランド電位とされる導体部に電気的に接続される。電子部品３０が実装される配線２３０ａ上には、図６に示すように、Ｃｕ、チタン（Ｔｉ）等を用いたアンダーバンプメタル（ＵＢＭ）２８０が設けられていてもよい。電子部品３０は、半田等の接合材５４を用いて配線２３０ａ上に接合される。
【００３９】
また、上記図３に示す電子装置１ａの、配線基板１０上の電子部品４０は、例えば次の図７のように実装される。
図７は第２の実施の形態に係る電子部品の配線基板上への実装例を示す図である。図７には、電子部品を実装した配線基板の一例の要部断面を模式的に図示している。
【００４０】
配線基板１０上に実装されるチップコンデンサのような電子部品４０は、それを実装する領域に設けられた一対の配線部１２に、半田等の接合材５５を用いて接合される。配線部１２上には、図７に示すように、ニッケル（Ｎｉ）、Ａｕ等を用いた表面処理層１３が設けられていてもよい。配線部１２の一方は、配線基板１０に設けられた電源配線部１１に電気的に接続され、配線部１２の他方は、グランド電位とされる導体部に電気的に接続される。
【００４１】
図７に示すように、配線基板１０には、電源電位とされる電源配線部１１が設けられる。配線基板１０に設けられる電源配線部１１は、上記図３に示す電子装置１ａにおいて、バンプ５１を介して半導体装置２０に電気的に接続されている。
【００４２】
続いて、上記構成を有する電子装置１ａにおける、半導体装置２０への電源供給について説明する。
図８は第２の実施の形態に係る電子装置の電源供給の説明図である。図８には、電子装置の一例の要部断面を電源ラインと共に模式的に図示している。
【００４３】
この図８には、電子装置１ａにおける半導体装置２０の最下位の半導体チップ２１に電源を供給する電源ライン６０、及び最上位の半導体チップ２２に電源を供給する電源ライン７０を例示している。
【００４４】
図８に示すように、半導体装置２０の最下位の半導体チップ２１は、電力を消費する回路部２１ｄ（上記ＭＯＳトランジスタ２２０を含む回路部）が形成されている面側を下面２１ａにして配置されている。同様に、半導体装置２０の最上位の半導体チップ２２は、電力を消費する回路部２２ｄ（上記ＭＯＳトランジスタ２２０を含む回路部）が形成されている面側を下面２２ａにして配置されている。
【００４５】
最下位の半導体チップ２１に電源を供給する電源ライン６０は、配線基板１０の電源配線部１１及びバンプ５１を含む。電源配線部１１は、バンプ５１を介して半導体チップ２１の回路部２１ｄに電気的に接続されている。尚、バンプ５１と回路部２１ｄは、半導体チップ２１の下面２１ａ側に設けられる配線層（上記配線層２５０）を用いて電気的に接続することができる。電源配線部１１には、配線基板１０上に配置された電子部品４０（そのコンデンサの一方の端子側）が電気的に接続されている。半導体チップ２１の回路部２１ｄは、半導体チップ２１の導体部２１ｃを介することなく、電子部品４０（そのコンデンサの一方の端子側）と電気的に接続されている。
【００４６】
最上位の半導体チップ２２に電源を供給する電源ライン７０は、配線基板１０の電源配線部１１、バンプ５１、半導体チップ２１の導体部２１ｃ、バンプ５３、半導体チップ２３の導体部２３ｃ、バンプ５２、及び半導体チップ２２の導体部２２ｃを含む。電源配線部１１と導体部２１ｃとは、バンプ５１を介して電気的に接続され、導体部２１ｃと導体部２３ｃとは、バンプ５３を介して電気的に接続され、導体部２３ｃと導体部２２ｃとは、バンプ５２を介して電気的に接続されている。導体部２２ｃには、半導体チップ２２の下面２２ａ側に設けられた回路部２２ｄが電気的に接続されている。更に、導体部２２ｃには、半導体チップ２２の上面２２ｂ側に配置された電子部品３０が、接合材５４を介して電気的に接続されている。尚、導体部２２ｃと回路部２２ｄは、半導体チップ２２の下面２２ａ側に設けられる配線層（上記配線層２５０）を用いて電気的に接続することができる。半導体チップ２２の回路部２２ｄは、半導体チップ２２の導体部２２ｃを介して、電子部品３０（そのコンデンサの一方の端子側）と電気的に接続されている。
【００４７】
電子装置１ａにおいて、最下位の半導体チップ２１への電源供給は、電源ライン６０を用いて行われる。電源ライン６０に電気的に接続された電子部品４０は、最下位の半導体チップ２１に対し、ノイズを抑えて安定的に電源を供給するバイパスコンデンサとして機能する。また、電子装置１ａにおいて、最上位の半導体チップ２２への電源供給は、電源ライン７０を用いて行われる。電源ライン７０に電気的に接続された電子部品３０は、最上位の半導体チップ２２に対し、ノイズを抑えて安定的に電源を供給するバイパスコンデンサとして機能する。
【００４８】
電子装置１ａでは、電子部品３０が最上位の半導体チップ２２上に実装されるため、電子部品３０が配線基板１０上に実装される場合に比べて、配線基板１０上の部品実装面積を小さく抑えることが可能になっている。更に、電子装置１ａでは、電子部品３０が最上位の半導体チップ２２上に実装されることで、配線基板１０上に実装される場合に比べて、より効果的に電子部品３０をバイパスコンデンサとして機能させることが可能になっている。
【００４９】
ここで、図９は別形態に係る電子装置の電源供給の説明図である。図９には、電子装置の一例の要部断面を電源ラインと共に模式的に図示している。
図９に示す電子装置１Ｂは、電子部品３０が、配線基板１０上に配置され、最上位の半導体チップ２２に電源を供給する電源ライン７０Ｂ（電源配線部１１、バンプ５１、導体部２１ｃ、バンプ５３、導体部２３ｃ及びバンプ５２）に電気的に接続されている。この点で、図９に示す電子装置１Ｂは、上記図８に示した電子装置１ａと相違する。この電子装置１Ｂのように電源ライン７０Ｂに電気的に接続された電子部品３０もバイパスコンデンサとして機能する。
【００５０】
しかし、この電子装置１Ｂのように、電子部品３０を配線基板１０上に実装すると、その分、配線基板１０上の部品実装面積が増加し、その結果、上記電子装置１ａに比べて、配線基板１０の大型化、それによる電子装置１Ｂの大型化を招く可能性がある。更に、この電子装置１Ｂのように、電子部品３０を配線基板１０上に実装すると、上記電子装置１ａに比べて、最上位の半導体チップ２２（回路部２２ｄ）と電子部品３０との間の経路が長くなる。このように最上位の半導体チップ２２と電子部品３０との間の経路が長くなると、半導体チップ２２に供給される電源が、その経路上に生じる寄生抵抗の影響を受け、半導体チップ２２に安定的に電源が供給されないことが起こり得る。
【００５１】
比較のため、第２の実施の形態に係る電子装置１ａの電源ライン７０（図８）の等価回路図を図１０に、別形態に係る電子装置１Ｂの電源ライン７０Ｂ（図９）の等価回路図を図１１に、それぞれ示す。
【００５２】
ここでは、上記図８の電源ライン７０及び上記図９の電源ライン７０Ｂに生じる寄生抵抗として、ＴＳＶを含む導体部、即ち、半導体チップ２１の導体部２１ｃ、半導体チップ２３の導体部２３ｃ、及び半導体チップ２２の導体部２２ｃに生じる寄生抵抗に着目する。尚、導体部２１ｃ、導体部２３ｃ及び導体部２２ｃに生じる寄生抵抗は同程度とする。
【００５３】
上記図８に示した電子装置１ａの電源ライン７０では、半導体チップ２１の導体部２１ｃ、半導体チップ２３の導体部２３ｃ、及び半導体チップ２２の導体部２２ｃに、それぞれ寄生抵抗が生じ得る。図１０では、電源配線部１１に繋がる導体部２１ｃ、導体部２３ｃ及び導体部２２ｃに生じる寄生抵抗を、それぞれ抵抗Ｒ１、抵抗Ｒ２及び抵抗Ｒ３としている。また、図１０では、バイパスコンデンサとして機能する電子部品３０及び電子部品４０を、それぞれコンデンサＣ１及びコンデンサＣ２としている。
【００５４】
同様に、上記図９の電子装置１Ｂの電源ライン７０Ｂでは、半導体チップ２１の導体部２１ｃ、及び半導体チップ２３の導体部２３ｃに、それぞれ寄生抵抗が生じ得る。図１１では、電源配線部１１に繋がる導体部２１ｃ及び導体部２３ｃに生じる寄生抵抗を、それぞれ抵抗Ｒ１及び抵抗Ｒ２としている。また、図１１では、バイパスコンデンサとして機能する電子部品３０及び電子部品４０を、それぞれコンデンサＣ１及びコンデンサＣ２としている。
【００５５】
上記図８のように、最上位の半導体チップ２２の回路部２２ｄがその下面２２ａ側に設けられた電子装置１ａでは、図１０に示すように、コンデンサＣ１（電子部品３０）が、抵抗Ｒ３（導体部２２ｃ）を介して、半導体チップ２２の回路部２２ｄに接続される。一方、電子装置１Ｂでは、図１１に示すように、コンデンサＣ１（電子部品３０）が、抵抗Ｒ１（導体部２１ｃ）及び抵抗Ｒ２（導体部２３ｃ）を介して、最上位の半導体チップ２２の回路部２２ｄに接続される。
【００５６】
このように、電子装置１ａでは、電子装置１Ｂに比べて、電子部品３０に相当するコンデンサＣ１と半導体チップ２２の回路部２２ｄとの間に存在するＴＳＶが少なくなり、電子部品３０と回路部２２ｄとの間に生じる寄生抵抗が小さくなる。そのため、電子装置１ａでは、電子装置１Ｂに比べて、最上位の半導体チップ２２に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品３０を用いた安定な電源供給が可能になる。電子装置１ａでは、電子部品３０を半導体チップ２２上に実装することで、電子部品３０をバイパスコンデンサとして効果的に機能させることが可能になる。
【００５７】
尚、上記図８の電子装置１ａの電源ライン６０では、配線基板１０上の電子部品４０と最下位の半導体チップ２１の回路部２１ｄとの間に、ＴＳＶを含めない構成とすることができる。このような構成では、電子部品４０と回路部２１ｄとの間に生じる寄生抵抗は小さく抑えられる。従って、電子部品４０は、上記図８のように、配線基板１０上に実装することができる。
【００５８】
仮に電子部品４０を、配線基板１０上ではなく、最上位の半導体チップ２２上に実装した場合には、その電子部品４０と回路部２１ｄとの間に、導体部２１ｃ、導体部２３ｃ及び導体部２２ｃ、即ち３つのＴＳＶが存在するようになる。そのため、電子部品４０を配線基板１０上に実装した場合に比べて、電子部品４０と回路部２１ｄとの間に生じる寄生抵抗がより大きくなり得る。
【００５９】
最下位の半導体チップ２１については、電子部品４０を、最上位の半導体チップ２２上ではなく、配線基板１０上に実装することで、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品４０を用いた安定な電源供給が可能になる。このように電子部品４０を配線基板１０上に実装した場合でも、最上位の半導体チップ２２に対する供給電源安定化のために設ける電子部品３０を、配線基板１０上ではなく、半導体チップ２２上に実装することで、配線基板１０の部品実装面積の低減が図られる。
【００６０】
また、上記図８の電子装置１ａには、半導体装置２０の中位の半導体チップ２３に対する供給電源安定化のために、バイパスコンデンサとして機能する電子部品を設けることができる。
【００６１】
図１２は第２の実施の形態に係る電子装置の電源供給の説明図である。図１２には、電子装置の一例の要部断面を電源ラインと共に模式的に図示している。
図１２の例では、中位の半導体チップ２３の、電力を消費する回路部２３ｄ（上記ＭＯＳトランジスタ２２０を含む回路部）が、他の半導体チップ２１及び半導体チップ２２と同様に、下面２３ａ側に設けられている。半導体チップ２３への電源供給は、電源ライン８０を用いて行われる。電源ライン８０には、配線基板１０の電源配線部１１、バンプ５１、半導体チップ２１の導体部２１ｃ、及びバンプ５３が含まれる。尚、バンプ５３と回路部２３ｄは、半導体チップ２３の下面２３ａ側に設けられる配線層（上記配線層２５０）を用いて電気的に接続することができる。半導体チップ２３に対する供給電源安定化のためのバイパスコンデンサとして機能する電子部品９０は、配線基板１０上に配置され、電源ライン８０に接合材５５を用いて電気的に接続されている。
【００６２】
この図１２に示すような電源ライン８０の場合、配線基板１０上の電子部品９０と半導体チップ２３の回路部２３ｄとの間には、半導体チップ２１の導体部２１ｃ、即ちＴＳＶが存在する。仮に電子部品９０を、配線基板１０上ではなく、最上位の半導体チップ２２上に実装した場合には、その電子部品９０と回路部２３ｄとの間に、導体部２２ｃと導体部２３ｃ、即ち２つのＴＳＶが存在するようになる。そのため、電子部品９０を配線基板１０上に実装した場合に比べて、電子部品９０と回路部２３ｄとの間に生じる寄生抵抗がより大きくなり得る。
【００６３】
中位の半導体チップ２３については、電子部品９０を、最上位の半導体チップ２２上ではなく、配線基板１０上に実装することで、半導体チップ２３に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品９０を用いた安定な電源供給が可能になる。このように電子部品９０を配線基板１０上に配置した場合でも、最上位の半導体チップ２２に対する供給電源安定化のために設ける電子部品３０を、半導体チップ２２上に配置することで、配線基板１０の部品実装面積の低減が図られる。
【００６４】
コンデンサを、３次元積層構造を有する半導体装置の最上位の半導体チップ上に配置するか、半導体装置が実装される配線基板上に配置するかは、各々の配置の場合にコンデンサと対象回路部とを繋ぐ電源ラインに生じる寄生抵抗に基づいて、決定することができる。
【００６５】
上記電子装置１ａによれば、部品実装面積の低減による配線基板１０の小型化、それによる電子装置１の小型化を実現することが可能になり、また、寄生抵抗の低減による電源安定化により、電子装置１ａの高性能化を実現することが可能になる。
【００６６】
次に、第３の実施の形態について説明する。
図１３は第３の実施の形態に係る電子装置の電源供給の説明図である。図１３には、電子装置の一例の要部断面を電源ラインと共に模式的に図示している。
【００６７】
図１３に示す電子装置１ｂは、上記図３及び図８に示した第２の実施の形態に係る電子装置１ａと同様に、配線基板１０、その上に実装された半導体装置２０、半導体装置２０上及び配線基板１０上にそれぞれ実装された電子部品３０及び電子部品４０を有している。半導体装置２０は、積層された３つの半導体チップ２１、半導体チップ２２及び半導体チップ２３を含む。これらの半導体チップ２１、半導体チップ２２及び半導体チップ２３は、上記図４及び図５に例示したような構成を有する。電子部品３０は、上記図６の例に従って最上位の半導体チップ２２上に実装することができ、電子部品４０は、上記図７の例に従って配線基板１０上に実装することができる。
【００６８】
図１３に示す電子装置１ｂでは、最下位の半導体チップ２１が、その回路部２１ｄの形成面側を上面２１ｂにして配置され、最上位の半導体チップ２２も同様に、その回路部２２ｄの形成面側を上面２２ｂにして配置されている。電子装置１ｂは、このような回路部２１ｄ及び回路部２２ｄの配置（向き）の点で、上記第２の実施の形態に係る電子装置１ａと相違する。
【００６９】
電子装置１ｂは、半導体装置２０の最下位の半導体チップ２１に電源を供給する電源ライン６０、及び最上位の半導体チップ２２に電源を供給する電源ライン７０を有する。
電源ライン６０には、電子部品４０が電気的に接続される配線基板１０の電源配線部１１、バンプ５１及び導体部２１ｃが含まれる。導体部２１ｃに、半導体チップ２１の上面２１ｂ側に設けられた回路部２１ｄが電気的に接続されている。尚、導体部２１ｃと回路部２１ｄは、半導体チップ２１の上面２１ｂ側に設けられる配線層（上記配線層２５０）を用いて電気的に接続することができる。
【００７０】
電源ライン７０には、配線基板１０の電源配線部１１、バンプ５１、導体部２１ｃ、バンプ５３、導体部２３ｃ、バンプ５２及び導体部２２ｃが含まれる。導体部２２ｃに、半導体チップ２２の上面２２ｂ側に設けられた回路部２２ｄが電気的に接続されている。導体部２２ｃには更に、半導体チップ２２の上面２２ｂ側に配置された電子部品３０が、接合材５４を介して電気的に接続されている。
【００７１】
電子装置１ｂでは、電子部品３０と半導体チップ２２の回路部２２ｄとを、半導体チップ２２の上面２２ｂ側に設けられる配線層（上記配線層２５０）を用いて電気的に接続することができる。そのため、電子部品３０と回路部２２ｄとを短い経路で接続し、それらの間の寄生抵抗を小さく抑えることができる。
【００７２】
仮に電子部品３０を、半導体チップ２２上ではなく、配線基板１０上に実装した場合には、その電子部品３０と回路部２２ｄとの間に、導体部２１ｃ、導体部２３ｃ及び導体部２２ｃ、即ち３つのＴＳＶが存在するようになる。そのため、電子部品３０を半導体チップ２２上に実装した場合に比べて、電子部品３０と回路部２２ｄとの間に生じる寄生抵抗がより大きくなり得る。
【００７３】
電子部品３０を半導体チップ２２上に実装することで、半導体チップ２２に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品３０を用いた安定な電源供給が可能になる。このように電子部品３０を半導体チップ２２上に実装することで、配線基板１０の部品実装面積の低減が図られる。
【００７４】
また、電子装置１ｂの電源ライン６０では、配線基板１０上の電子部品４０と半導体チップ２１の回路部２１ｄとの間に、導体部２１ｃ、即ちＴＳＶが存在する。仮に電子部品４０を半導体チップ２２上に実装した場合には、その電子部品４０と回路部２１ｄとの間に、導体部２２ｃ及び導体部２３ｃ、即ち２つのＴＳＶが存在するようになる。そのため、電子部品４０を配線基板１０上に実装した場合に比べて、電子部品４０と回路部２１ｄとの間に生じる寄生抵抗がより大きくなり得る。
【００７５】
電子部品４０を配線基板１０上に実装することで、半導体チップ２１に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品４０を用いた安定な電源供給が可能になる。このように電子部品４０を配線基板１０上に実装した場合でも、電子部品３０を半導体チップ２２上に実装することで、配線基板１０の部品実装面積の低減が図られる。
【００７６】
次に、第４の実施の形態について説明する。
図１４〜図１６は第４の実施の形態に係る電子装置の電源供給の説明図である。図１４〜図１６には、電子装置の一例の要部断面を電源ラインと共に模式的に図示している。
【００７７】
図１４に示す電子装置１ｃは、最下位の半導体チップ２１が、その回路部２１ｄの形成面側を下面２１ａにして配置され、最上位の半導体チップ２２が、その回路部２２ｄの形成面側を上面２２ｂにして配置されている。電子装置１ｃは、このような回路部２１ｄ及び回路部２２ｄの配置（向き）の点で、上記第２の実施の形態に係る電子装置１ａ、及び上記第３の実施の形態に係る電子装置１ｂと相違する。
【００７８】
このように半導体装置２０は、半導体チップ２１の回路部２１ｄと半導体チップ２２の回路部２２ｄとが、必ずしも、共に下面に向けて、或いは共に上面に向けて、配置されていることを要しない。
【００７９】
電子装置１ｃでは、回路部２２ｄが上面２２ｂ側に設けられた半導体チップ２２上に電子部品３０を実装するため、電子部品３０と回路部２２ｄとを短い経路で接続し、それらの間の寄生抵抗を小さく抑えることができる。これにより、半導体チップ２２に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品３０を用いた安定な電源供給が可能になる。電子部品３０を半導体チップ２２上に実装することで、配線基板１０の部品実装面積の低減が図られる。
【００８０】
また、この電子装置１ｃでは、半導体チップ２１の回路部２１ｄが下面２１ａ側に設けられているため、配線基板１０上に実装された電子部品４０と回路部２１ｄとを、ＴＳＶを介在させずに接続することができる。これにより、半導体チップ２１に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品４０を用いた安定な電源供給が可能になる。このように電子部品４０を配線基板１０上に実装した場合でも、電子部品３０を半導体チップ２２上に実装することで、配線基板１０の部品実装面積の低減が図られる。
【００８１】
尚、電子装置１ｃにおいて、中位の半導体チップ２３は、その回路部２３ｄの形成面側を下面２３ａ又は上面２３ｂとすることができる。
回路部２３ｄの形成面側が下面２３ａとなる場合には、図１５に示すように、半導体チップ２３に対する供給電源安定化のためのバイパスコンデンサとして機能する電子部品９０を、上記図１２で述べたのと同様に、配線基板１０上に実装する。この場合でも、電子部品３０を半導体チップ２２上に実装することで、配線基板１０の部品実装面積の低減が図られる。
【００８２】
回路部２３ｄの形成面側が上面２３ｂとなる場合には、図１６に示すように、バイパスコンデンサとして機能する電子部品９０を、半導体チップ２２上に実装する。これにより、配線基板１０上に実装した場合に比べて、電源ライン８０上に存在するＴＳＶを少なくすることができる。その結果、半導体チップ２３に対し、寄生抵抗の影響を抑え、バイパスコンデンサを用いた安定な電源供給が可能になり、また、配線基板１０の部品実装面積の低減を図ることが可能になる。
【００８３】
次に、第５の実施の形態について説明する。
図１７は第５の実施の形態に係る電子装置の一例を示す図である。図１７には、電子装置の一例の要部断面を模式的に図示している。
【００８４】
図１７に示す電子装置１ｄは、最上位の半導体チップ２２上に、電子部品３０を実装した配線基板１００が設けられた構成を有している。このように最上位の半導体チップ２２上には、電子部品として、チップコンデンサ等の電子部品３０とそれが実装された配線基板１００を含むものを、実装することもできる。
【００８５】
配線基板１００には、インターポーザ、プリント基板等を用いることができる。配線基板１００には、電子部品３０を実装する領域に、上記図７の例に従い、配線、又は配線とＵＢＭが設けられ、そこに半田等の接合材５４を用いて電子部品３０が実装されている。配線基板１００上に実装された電子部品３０は、配線基板１００内に設けられた導体部１００ｃ、及びバンプ５６を介して、半導体チップ２２の導体部２２ｃに電気的に接続されている。
【００８６】
半導体チップ２２の上面２２ｂ側の配線層（上記配線層２５０）に設ける導電部２３０の配置によっては、一定の実装面積を要する電子部品３０を、例えば上記第２の実施の形態に示したように、半導体チップ２２の導体部２２ｃ上に配置できない場合が起こり得る。或いは、電子部品３０を、導体部２２ｃの近傍に配置できず、導体部２２ｃと電子部品３０を繋ぐ電源ラインが長くなって寄生抵抗が無視できなくなることも起こり得る。或いはまた、電子部品３０を実装するために配置配線した電源ラインと配線層内の他の配線との位置関係によって、半導体チップ２２の動作に不具合が生じることも起こり得る。
【００８７】
そのような場合に、図１７に示すように、配線基板１００を用い、電子部品３０と半導体チップ２２の導体部２２ｃを、配線基板１００及びバンプ５６を介して電気的に接続する。電子装置１ｄをこのような構成とすることにより、半導体チップ２２に対し、寄生抵抗の影響を抑え、バイパスコンデンサである電子部品３０を用いた安定な電源供給を可能にし、また、配線基板１０の部品実装面積の低減を図ることを可能にする。
【００８８】
尚、電子装置１ｄにおいて、半導体チップ２１、半導体チップ２２及び半導体チップ２３は、上記第２の実施の形態（図８及び図１２）で述べたように、回路部２１ｄ、回路部２２ｄ及び回路部２３ｄを配線基板１０側に向けて積層することができる。また、電子装置１ｄにおいて、半導体チップ２１、半導体チップ２２及び半導体チップ２３は、上記第３の実施の形態（図１３）で述べたように、回路部２１ｄ、回路部２２ｄ及び回路部２３ｄを配線基板１０側と反対の側に向けて積層することができる。また、電子装置１ｄにおいて、半導体チップ２１、半導体チップ２２及び半導体チップ２３は、上記第４の実施の形態（図１４〜図１６）で述べたように、配線基板１０側とそれと反対の側に向いた回路部２１ｄ、回路部２２ｄ及び回路部２３ｄを含むように積層してもよい。
【００８９】
尚、以上の説明では、２つの半導体チップ２１及び半導体チップ２２を含む半導体装置２０、並びに、３つの半導体チップ２１、半導体チップ２２及び半導体チップ２３を含む半導体装置２０を例示したが、積層する半導体チップ数はこれに限定されるものではない。４つ以上の半導体チップが積層された半導体装置を配線基板１０上に実装する場合でも、各半導体チップの回路部とバイパスコンデンサとを繋ぐ電源ラインに生じる寄生抵抗に基づき、バイパスコンデンサを最上位の半導体チップ又は配線基板１０上に配置すればよい。
【００９０】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１）  電源線を有する第１配線基板と、
前記第１配線基板上に配置され、前記電源線に電気的に接続された第１導体部を有する第１半導体チップと、
前記第１半導体チップの上方に配置され、前記第１導体部に電気的に接続された第２導体部を有する第２半導体チップと、
前記第２半導体チップ上に配置され、前記第２導体部に電気的に接続された第１コンデンサを有する第１電子部品と
を含むことを特徴とする電子装置。
【００９１】
（付記２）  前記第１配線基板上に配置され、前記電源線に電気的に接続された第２コンデンサを有する第２電子部品を更に含み、
前記第１半導体チップは、第１半導体基板と、前記第１半導体基板上に設けられ、前記電源線に電気的に接続され、電力を消費する第１回路部とを有し、
前記第１回路部は、前記第１導体部を介することなく、前記第２コンデンサと電気的に接続されることを特徴とする付記１に記載の電子装置。
【００９２】
（付記３）  前記第２半導体チップは、第２半導体基板と、前記第２半導体基板上に設けられ、前記第２導体部に電気的に接続され、電力を消費する第２回路部とを有し、
前記第２回路部は、前記第２導体部を介して、前記第１コンデンサと電気的に接続されることを特徴とする付記１又は２に記載の電子装置。
【００９３】
（付記４）  前記第２回路部は、前記第２半導体基板の、前記第１電子部品が配置される面側に設けられていることを特徴とする付記３に記載の電子装置。
（付記５）  前記第２回路部は、前記第２半導体基板の、前記第１電子部品が配置される面側と反対の面側に設けられていることを特徴とする付記３に記載の電子装置。
【００９４】
（付記６）  前記第１電子部品は、第２配線基板を有し、
前記第１コンデンサは、前記第２配線基板上に配置され、前記第２配線基板を介して前記第２導体部に電気的に接続されていることを特徴とする付記１乃至５のいずれかに記載の電子装置。
【００９５】
（付記７）  前記第１半導体チップと前記第２半導体チップの間に、前記第１導体部と前記第２導体部とに電気的に接続された第３導体部を有する第３半導体チップを更に含むことを特徴とする付記１乃至６のいずれかに記載の電子装置。
【００９６】
（付記８）  前記第１配線基板上に配置され、前記電源線に電気的に接続された第３コンデンサを有する第３電子部品を更に含むことを特徴とする付記７に記載の電子装置。
（付記９）  前記第２半導体チップ上に配置され、前記第２導体部に電気的に接続された第３コンデンサを有する第３電子部品を更に含むことを特徴とする付記７に記載の電子装置。
【符号の説明】
【００９７】
１，１ａ，１ｂ，１ｃ，１ｄ，１Ａ，１Ｂ  電子装置
２，３，６０，７０，７０Ｂ，８０  電源ライン
１０，１００  配線基板
１１  電源配線部
１２  配線部
１３  表面処理層
２０  半導体装置
２１，２２，２３，２００  半導体チップ
２１ａ，２２ａ，２３ａ  下面
２１ｂ，２２ｂ，２３ｂ  上面
２１ｃ，２２ｃ，２３ｃ，１００ｃ，２００ｃ  導体部
２１ｄ，２２ｄ，２３ｄ  回路部
３０，４０，９０  電子部品
５１，５２，５３，５６  バンプ
５４，５５  接合材
２００ａ，２１０ａ  表面
２００ｂ，２１０ｂ  裏面
２１０  半導体基板
２１１  素子分離領域
２２０  ＭＯＳトランジスタ
２２０ａ  ゲート絶縁膜
２２０ｂ  ゲート電極
２２０ｃ  不純物拡散層
２２０ｄ  サイドウォールスペーサ
２３０  導電部
２３０ａ  配線
２３０ｂ  ビア
２４０  絶縁部
２５０  配線層
２６０  ＴＳＶ
２７０  絶縁膜
２８０  アンダーバンプメタル
Ｒ１，Ｒ２，Ｒ３  抵抗
Ｃ１，Ｃ２  コンデンサ
【図１】
2014216509.tif 000003
【図２】
2014216509.tif 000004
【図３】
2014216509.tif 000005
【図４】
2014216509.tif 000006
【図５】
2014216509.tif 000007
【図６】
2014216509.tif 000008
【図７】
2014216509.tif 000009
【図８】
2014216509.tif 000010
【図９】
2014216509.tif 000011
【図１０】
2014216509.tif 000012
【図１１】
2014216509.tif 000013
【図１２】
2014216509.tif 000014
【図１３】
2014216509.tif 000015
【図１４】
2014216509.tif 000016
【図１５】
2014216509.tif 000017
【図１６】
2014216509.tif 000018
【図１７】
2014216509.tif 000019