(57)【要約】【課題】主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制する。【解決手段】制御部５０は、ＣＰＵ５１およびメインメモリ５２を備えており、メインメモリ５２は、ＭＲＡＭモジュール５２１とＤＲＡＭモジュール５２２とを有している。ＭＲＡＭモジュール５２１には、ＣＰＵ５１が実行する各種プログラムを記憶させるとともに、ＤＲＡＭモジュール５２２には、ＣＰＵ５１が各種プログラムを実行することに伴って生じる作業データを含むシステムデータと、画像データを含むジョブデータとを記憶させる。これにより、電源がオフとなったときに、ＭＲＡＭモジュール５２１に記憶される各種プログラムを消去させないようにするとともに、ＤＲＡＭモジュール５２２に記憶されるジョブデータおよびシステムデータを自動的に消去させるようにする。【選択図】図２
2014204284.tif 000002
【特許請求の範囲】
【請求項１】
読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段と、
前記主記憶手段の前記不揮発性メモリから読み出した前記プログラムを実行することで、接続された機器を制御する制御手段と、
前記制御手段による前記機器の制御に伴って当該機器に送る送信データまたは当該機器から送られてくる受信データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する設定手段と
を含む情報処理装置。
【請求項２】
前記主記憶手段における前記不揮発性メモリは、圧縮されていない前記プログラムを記憶していることを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記設定手段は、前記主記憶手段から前記揮発性メモリが取り外された場合に、前記記憶領域を前記不揮発性メモリに設定することを特徴とする請求項１または２記載の情報処理装置。
【請求項４】
読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段と、
前記主記憶手段の前記不揮発性メモリから読み出した前記プログラムを実行する実行手段と、
前記実行手段による前記プログラムの実行に伴って発生する作業データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する設定手段と
を含む情報処理装置。
【請求項５】
前記主記憶手段における前記不揮発性メモリは、圧縮されていない前記プログラムを記憶していることを特徴とする請求項４記載の情報処理装置。
【請求項６】
前記設定手段は、前記主記憶手段から前記揮発性メモリが取り外された場合に、前記記憶領域を前記不揮発性メモリに設定することを特徴とする請求項４または５記載の情報処理装置。
【請求項７】
読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有する主記憶手段と、
前記主記憶手段から読み出したデータに基づく処理を実行する実行手段と、
前記データにおける第１のデータを前記主記憶手段の前記不揮発性メモリに記憶させるとともに、当該データのうち当該第１のデータよりも機密性が高い第２のデータを当該主記憶手段の前記揮発性メモリに記憶させるように設定を行う設定手段と
を含む情報処理装置。
【請求項８】
コンピュータに、
読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段の当該不揮発性メモリから、当該プログラムを読み出して実行することで、接続された機器を制御する機能と、
前記機器の制御に伴って当該機器に送る送信データまたは当該機器から送られてくる受信データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する機能と
を実現させるプログラム。
【請求項９】
コンピュータに、
読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段の当該不揮発性メモリから、当該プログラムを読み出して実行する機能と、
前記プログラムの実行に伴って発生する作業データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する機能と
を実現させるプログラム。
【請求項１０】
コンピュータに、
読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有する主記憶手段から読み出したデータに基づく処理を実行する機能と、
前記主記憶手段に対し、前記データにおける第１のデータを前記不揮発性メモリに記憶させるとともに、当該データのうち当該第１のデータよりも機密性が高い第２のデータを前記揮発性メモリに記憶させるように設定を行う機能と
を実現させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置およびプログラムに関する。
【背景技術】
【０００２】
公報記載の従来技術として、不揮発性メモリで構成される記憶部と、外部記憶媒体を着脱可能に構成された外部Ｉ／Ｆと、装置の内部情報を記録したログおよび画像データを、記憶部に記憶するか外部記憶媒体に記憶するかを判断し、記憶部に記憶する場合はログおよび画像データを暗号化せず、外部媒体に記憶する場合はログおよび画像データを暗号化する制御部とを備えた画像形成装置が存在する（特許文献１参照）。
【０００３】
また、他の公報記載の従来技術として、制御装置に設けられるとともに機密情報を記憶する揮発性メモリと、制御装置の近傍の建造物等に内蔵される負荷と信号線を用いて接続され、信号線を介して負荷に継続して盗難検知信号の電流を流す電流検出部と、信号線を流れる電流を監視し、信号線を流れる電流が途絶えたことを検知すると、揮発性メモリへの給電を停止することで揮発性メモリに記憶される機密情報を消去する情報消去部とを備えた情報管理装置が存在する（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０４７９６号公報
【特許文献２】特開２０１２−２０３８０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段と、前記主記憶手段の前記不揮発性メモリから読み出した前記プログラムを実行することで、接続された機器を制御する制御手段と、前記制御手段による前記機器の制御に伴って当該機器に送る送信データまたは当該機器から送られてくる受信データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する設定手段とを含む情報処理装置である。
【０００７】
請求項２記載の発明は、前記主記憶手段における前記不揮発性メモリは、圧縮されていない前記プログラムを記憶していることを特徴とする請求項１記載の情報処理装置である。
請求項３記載の発明は、前記設定手段は、前記主記憶手段から前記揮発性メモリが取り外された場合に、前記記憶領域を前記不揮発性メモリに設定することを特徴とする請求項１または２記載の情報処理装置である。
【０００８】
請求項４記載の発明は、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段と、前記主記憶手段の前記不揮発性メモリから読み出した前記プログラムを実行する実行手段と、前記実行手段による前記プログラムの実行に伴って発生する作業データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する設定手段とを含む情報処理装置である。
【０００９】
請求項５記載の発明は、前記主記憶手段における前記不揮発性メモリは、圧縮されていない前記プログラムを記憶していることを特徴とする請求項４記載の情報処理装置である。
請求項６記載の発明は、前記設定手段は、前記主記憶手段から前記揮発性メモリが取り外された場合に、前記記憶領域を前記不揮発性メモリに設定することを特徴とする請求項４または５記載の情報処理装置である。
【００１０】
請求項７記載の発明は、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有する主記憶手段と、前記主記憶手段から読み出したデータに基づく処理を実行する実行手段と、前記データにおける第１のデータを前記主記憶手段の前記不揮発性メモリに記憶させるとともに、当該データのうち当該第１のデータよりも機密性が高い第２のデータを当該主記憶手段の前記揮発性メモリに記憶させるように設定を行う設定手段とを含む情報処理装置である。
【００１１】
請求項８記載の発明は、コンピュータに、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段の当該不揮発性メモリから、当該プログラムを読み出して実行することで、接続された機器を制御する機能と、前記機器の制御に伴って当該機器に送る送信データまたは当該機器から送られてくる受信データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する機能とを実現させるプログラムである。
【００１２】
請求項９記載の発明は、コンピュータに、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有し、当該不揮発性メモリにはプログラムが記憶される主記憶手段の当該不揮発性メモリから、当該プログラムを読み出して実行する機能と、前記プログラムの実行に伴って発生する作業データを記憶させるための記憶領域を、前記主記憶手段の前記揮発性メモリに設定する機能とを実現させるプログラムである。
【００１３】
請求項１０記載の発明は、コンピュータに、読み書き可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリと、読み書き可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリとを有する主記憶手段から読み出したデータに基づく処理を実行する機能と、前記主記憶手段に対し、前記データにおける第１のデータを前記不揮発性メモリに記憶させるとともに、当該データのうち当該第１のデータよりも機密性が高い第２のデータを前記揮発性メモリに記憶させるように設定を行う機能とを実現させるプログラムである。
【発明の効果】
【００１４】
請求項１記載の発明によれば、本構成を有していない場合と比較して、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することができる。
請求項２記載の発明によれば、本構成を有していない場合と比較して、起動処理に要する時間を短くすることができる。
請求項３記載の発明によれば、本構成を有していない場合と比較して、主記憶装置の構成の変更に対応することができる。
請求項４記載の発明によれば、本構成を有していない場合と比較して、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することができる。
請求項５記載の発明によれば、本構成を有していない場合と比較して、起動処理に要する時間を短くすることができる。
請求項６記載の発明によれば、本構成を有していない場合と比較して、主記憶装置の構成の変更に対応することができる。
請求項７記載の発明によれば、本構成を有していない場合と比較して、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することができる。
請求項８記載の発明によれば、本構成を有していない場合と比較して、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することができる。
請求項９記載の発明によれば、本構成を有していない場合と比較して、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することができる。
請求項１０記載の発明によれば、本構成を有していない場合と比較して、主記憶装置として不揮発性メモリおよび揮発性メモリを併用する場合に、不揮発性メモリを介したデータの漏洩を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施の形態が適用される画像形成システムの構成の一例を示す図である。
【図２】画像形成装置に設けられた制御部の内部構成の一例を示すハードウェアブロック図である。
【図３】第１のメモリ構成が設定された場合における、メモリマップの構成の一例を示す図である。
【図４】第２のメモリ構成が設定された場合における、メモリマップの構成の一例を示す図である。
【図５】画像形成装置における起動処理の手順を説明するためのフローチャートである。
【図６】第１のメモリ構成が設定された場合における、起動後の制御処理（第１の制御処理）の手順を説明するためのフローチャートである。
【図７】第２のメモリ構成が設定された場合における、起動後の制御処理（第２の制御処理）の手順を説明するためのフローチャートである。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本実施の形態が適用される画像形成システムの構成の一例を示す図である。
この画像形成システムは、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を備えた所謂複合機として動作する画像形成装置１と、画像形成装置１に接続されるネットワーク２と、ネットワーク２に接続される端末装置３と、ネットワーク２に接続されるファクシミリ装置４と、ネットワーク２に接続されるサーバ装置５とを有している。
【００１７】
ここで、ネットワーク２は、インターネット回線や電話回線等によって構成されている。また、端末装置３は、ネットワーク２を介して、画像形成装置１に画像の形成等を指示するものであり、例えばＰＣ（Personal Computer）で構成される。さらに、ファクシミリ装置４は、ネットワーク２を介して、画像形成装置１との間でファクシミリを送受信する。さらにまた、サーバ装置５は、ネットワーク２を介して、画像形成装置１との間でデータ（プログラムを含む）を送受信する。
【００１８】
また、画像形成装置１は、紙等の記録媒体に記録された画像を読み取る画像読取部１０と、紙等の記録媒体（記録材）に画像を形成する画像形成部２０と、ユーザから電源のオン／オフ、スキャン機能、プリント機能、コピー機能およびファクシミリ機能を用いた動作に関連する指示を受け付けるとともに、ユーザに対してメッセージを表示するユーザインタフェース（ＵＩ）３０と、ネットワーク２を介して端末装置３、ファクシミリ装置４およびサーバ装置５との間でデータの送受信を行う送受信部４０と、これら画像読取部１０、画像形成部２０、ＵＩ３０および送受信部４０の動作を制御する制御部５０とを備えている。そして、この画像形成装置１では、画像読取部１０によってスキャン機能が実現され、画像形成部２０によってプリント機能が実現され、画像読取部１０および画像形成部２０によってコピー機能が実現され、画像読取部１０、画像形成部２０および送受信部４０によってファクシミリ機能が実現される。以下の説明においては、スキャン機能を用いたスキャン動作、プリント機能を用いたプリント動作、コピー機能を用いたコピー動作およびファクシミリ機能を用いたファクシミリ送受信動作を、まとめて「ジョブ」と呼ぶ。なお、送受信部４０は、例えばインターネット回線用のものと電話回線用のものとを、別々に設けるようにしてもかまわない。また、本実施の形態では、画像形成装置１に設けられた画像読取部１０、画像形成部２０、ＵＩ３０および送受信部４０が、それぞれ機器としての機能を有している。
【００１９】
図２は、図１に示す画像形成装置１に設けられた制御部５０の内部構成の一例を示すハードウェアブロック図である。
制御部５０は、種々の演算を実行することによって画像形成装置１の各部を制御するＣＰＵ（Central Processing Unit：中央処理装置）５１と、ＣＰＵ５１に接続され、各種データの読み出しおよび書き込みが行われるメインメモリ５２とを備えており、これらＣＰＵ５１およびメインメモリ５２は、共通の回路基板（図示せず）に装着されている。
【００２０】
ここで、ＣＰＵ５１は、メインメモリ５２から読み出したプログラムにしたがって種々の演算を実行するＣＰＵコア５１１と、ＣＰＵコア５１１とメインメモリ５２との間でデータの送受信を制御するメモリコントローラ５１２と、これらＣＰＵコア５１１、メインメモリ５２およびＣＰＵ５１に内蔵される他の構成要素（図示せず）を相互に接続するＣＰＵ内部バス５１３とを備えている。本実施の形態では、ＣＰＵコア５１１が実行手段あるいは制御手段の一例として機能しており、メモリコントローラ５１２が設定手段の一例として機能している。
【００２１】
なお、ＣＰＵ５１が実行するプログラムは、予めメインメモリ５２に記憶させておく形態の他、例えばＣＤ−ＲＯＭ等の記憶媒体に格納してＣＰＵ５１に提供したり、あるいは、サーバ装置５からネットワーク２を介してＣＰＵ５１に提供したりすることも可能である。
【００２２】
一方、主記憶手段の一例としてのメインメモリ５２は、メモリデバイスとしてＭＲＡＭ（Magnetoresistive Random Access Memory）を備えたＭＲＡＭモジュール５２１と、メモリデバイスとしてＤＲＡＭ（Dynamic Random Access Memory）を備えたＤＲＡＭモジュール５２２とを有している。なお、これらＭＲＡＭモジュール５２１およびＤＲＡＭモジュール５２２は、それぞれ、例えばＤＩＭＭ（Dual Inline Memory Module）規格に準じた構造を有しており、制御部５０に設けられた回路基板（図示せず）に対し着脱可能となっている。
【００２３】
メインメモリ５２を構成するＭＲＡＭモジュール５２１は、書き換え可能であって電源を供給しなくても記憶している情報を保持することが可能な不揮発性メモリの一例としての機能を有している。なお、本実施の形態の不揮発性メモリに要求される特性は、ＤＲＡＭと同等の速度でデータの読み書きが行えることであり、ＭＲＡＭ以外に、ＦｅＲＡＭ（Ferroelectric RAM）、ＰＲＡＭ（Phase change RAM）、あるいはＲｅＲＡＭ（Resistance RAM）などを用いてもよい。
【００２４】
また、メインメモリ５２を構成するＤＲＡＭモジュール５２２は、書き換え可能であって電源を供給しないと記憶している情報を保持することが不可能な揮発性メモリの一例としての機能を有している。なお、ＤＲＡＭ以外に、ＳＲＡＭ（Static Random Access Memory）などを用いてもよい。
【００２５】
本実施の形態では、メインメモリ５２を構成するＭＲＡＭモジュール５２１およびＤＲＡＭモジュール５２２が、共通のクロック周波数でデータの読み書きを行う。このため、ＭＲＡＭモジュール５２１は、ＤＲＡＭモジュール５２２と同等の読み書き性能を有していることになる。また、本実施の形態では、ＭＲＡＭモジュール５２１の記憶容量に対し、ＤＲＡＭモジュール５２２の記憶容量がより大きくなっている。これは、ＭＲＡＭモジュール５２１の単位容量あたりの単価が、ＤＲＡＭモジュール５２２の単位容量あたりの単価に比べて高価となっていることによる。本実施の形態において、ＭＲＡＭモジュール５２１の記憶容量は例えば５１２ＭＢであり、ＤＲＡＭモジュール５２２の記憶容量は例えば８ＧＢである。
【００２６】
そして、本実施の形態の画像形成装置１は、制御部５０にメインメモリ５２としてＭＲＡＭモジュール５２１およびＤＲＡＭモジュール５２２の両者が装着された状態での動作が可能であるとともに、制御部５０にメインメモリ５２としてＭＲＡＭモジュール５２１のみが装着された状態での動作も可能となっている。本実施の形態の制御部５０において、ＭＲＡＭモジュール５２１は標準装着されるメモリとなっており、ＤＲＡＭモジュール５２２はオプション装着されるメモリとなっている。なお、以下の説明においては、メインメモリ５２としてＭＲＡＭモジュール５２１およびＤＲＡＭモジュール５２２の両者が装着されている状態を「第１のメモリ構成」と呼び、メインメモリ５２としてＭＲＡＭモジュール５２１のみが装着されている状態を「第２のメモリ構成」と呼ぶ。
【００２７】
図３は、上述した第１のメモリ構成が設定された場合における、メモリマップの構成の一例を示す図である。第１のメモリ構成が設定された場合において、ＣＰＵ５１は、図３に示すメモリマップに基づいて、メインメモリ５２に対するデータの読み書きを行う。
【００２８】
図３に示すメモリマップにおいて、メインメモリ５２全体としての記憶領域Ａ０は、基本的にＲＯＭ（Read Only Memory）として使用される第１記憶領域Ａ１と、基本的にＲＡＭ（Random Access Memory）として使用される第２記憶領域Ａ２とを含んでいる。第１のメモリ構成が設定されている場合、すなわち、メインメモリ５２がＭＲＡＭモジュール５２１とＤＲＡＭモジュール５２２とを含む場合、ＭＲＡＭモジュール５２１に第１記憶領域Ａ１が配置され、ＤＲＡＭモジュール５２２に第２記憶領域Ａ２が配置される。
【００２９】
ここで、第１のメモリ構成における第１記憶領域Ａ１は、リセットベクタ記憶領域Ａ１１と、ＯＳ記憶領域Ａ１２と、アプリケーション記憶領域Ａ１３と、空き領域Ａ１４とを有している。
【００３０】
リセットベクタ記憶領域Ａ１１は、画像形成装置１を起動するにあたり、制御部５０においてＣＰＵ５１が最初に実行するプログラムである、イニシャル・プログラム・ローダ（Initial Program Loader：ＩＰＬ）を記憶する。
ＯＳ記憶領域Ａ１２は、画像形成装置１を起動するにあたり、制御部５０においてＣＰＵ５１がＩＰＬに続いて実行するプログラムであり、後述する各種アプリケーションプログラムを動作させるためのベースとなるオペレーティングシステム（Operating System：ＯＳ）を、未圧縮の状態（展開された状態）で記憶する。
アプリケーション記憶領域Ａ１３は、画像形成装置１に実装され得る各構成および各機能に対応した複数のアプリケーションプログラムを、未圧縮の状態（展開された状態）で記憶する。
空き領域Ａ１４は、第１のメモリ構成においてデータを記憶していない領域である。
【００３１】
一方、第１のメモリ構成における第２記憶領域Ａ２は、システムデータ記憶領域Ａ２１と、ジョブデータ記憶領域Ａ２２とを有している。
【００３２】
システムデータ記憶領域Ａ２１は、ＣＰＵ５１によるプログラムの実行に伴って発生する作業データを一時的に記憶するワークエリアとしての機能を有している。また、システムデータ記憶領域Ａ２１には、これに加えて、ファクシミリ送信動作を行う際に設定される送信先（例えばファクシミリ装置４の電話番号）やプリント動作を指示する送信元（例えば端末装置３のＩＰアドレス）などの個人情報を含むデータを一時的に記憶する機能を有している。なお、以下の説明においては、システムデータ記憶領域Ａ２１に記憶される上記各データを、まとめて「システムデータ」と呼ぶ。このシステムデータ記憶領域Ａ２１は、「実行手段によるプログラムの実行に伴って発生する作業データを記憶させるための記憶領域」に対応するものである。
【００３３】
ジョブデータ記憶領域Ａ２２は、スキャン動作、コピー動作およびファクシミリ送信動作を行う際に取得されるスキャン画像データ、プリント動作、コピー動作およびファクシミリ受信動作を行う際に取得されるプリント用画像データなどを記憶する。なお、以下の説明では、各種ジョブの実行に伴って生じる上記各データを、まとめて「ジョブデータ」と呼ぶ。このジョブデータ記憶領域Ａ２２は、「制御手段による機器の制御に伴って機器に送る送信データまたは機器から送られてくる受信データを記憶させるための記憶領域」に対応するものである。したがって、上記スキャン画像データや上記プリント用画像データが、送信データや受信データに対応していることになる。
【００３４】
図４は、上述した第２のメモリ構成が設定された場合における、メモリマップの構成の一例を示す図である。第２のメモリ構成が設定された場合において、ＣＰＵ５１は、図４に示すメモリマップに基づいて、メインメモリ５２に対するデータの読み書きを行う。
【００３５】
図４に示すメモリマップにおいても、メインメモリ５２全体としての記憶領域Ａ０は、基本的にＲＯＭ（Read Only Memory）のように使用される第１記憶領域Ａ１と、基本的にＲＡＭ（Random Access Memory）のように使用される第２記憶領域Ａ２とを含んでいる。第２のメモリ構成が設定されている場合、すなわち、メインメモリ５２がＭＲＡＭモジュール５２１のみを含む場合、ＭＲＡＭモジュール５２１に第１記憶領域Ａ１および第２記憶領域Ａ２の両者が配置される。
【００３６】
ここで、第２のメモリ構成における第１記憶領域Ａ１は、リセットベクタ記憶領域Ａ１１と、ＯＳ記憶領域Ａ１２と、アプリケーション記憶領域Ａ１３とを有している。なお、リセットベクタ記憶領域Ａ１１、ＯＳ記憶領域Ａ１２およびアプリケーション記憶領域Ａ１３のそれぞれの機能は、第１のメモリ構成において説明した通りである。
【００３７】
一方、第２のメモリ構成における第２記憶領域Ａ２は、システムデータ記憶領域Ａ２１と、ジョブデータ記憶領域Ａ２２とを有している。なお、システムデータ記憶領域Ａ２１およびジョブデータ記憶領域Ａ２２のそれぞれの機能は、第１のメモリ構成において説明した通りである。
【００３８】
図４に示す第２のメモリ構成においては、図３に示す第１のメモリ構成において第１記憶領域Ａ１の空き領域Ａ１４となっていた部位に、第２記憶領域Ａ２（システムデータ記憶領域Ａ２１およびジョブデータ記憶領域Ａ２２）が配置されるようになっている。
【００３９】
したがって、第１のメモリ構成および第２のメモリ構成は、ＭＲＡＭモジュール５２１に第１記憶領域Ａ１が配置されている点で共通する。一方、第１のメモリ構成では、ＤＲＡＭモジュール５２２に第２記憶領域Ａ２が配置されているのに対し、第２のメモリ構成では、ＭＲＡＭモジュール５２１に第２記憶領域Ａ２が配置されている点で相違する。
【００４０】
また、図４に示す第２のメモリ構成においては、図３に示す第１のメモリ構成と比較して、第２記憶領域Ａ２の記憶容量が小さくなっている。これは、ＭＲＡＭモジュール５２１の記憶容量が、ＤＲＡＭモジュール５２２の記憶容量よりも小さくなっていることに起因する。
【００４１】
なお、本実施の形態の制御部５０は、上述したＯＳやアプリケーションプログラムをそれぞれ圧縮した状態で記憶しておき、必要時にそれを展開（解凍）してメインメモリ５２に書き込むのに用いられるＲＯＭを備えていない。このため、本実施の形態のＣＰＵ５１は、後述する起動処理において、起動当初よりメインメモリ５２にアクセスして各種プログラム（ＩＰＬ、ＯＳ、アプリケーションプログラム）を実行することになる。
【００４２】
図５は、図１に示す画像形成装置１の起動処理を説明するためのフローチャートである。この起動処理は、例えばＵＩ３０を介して画像形成装置１の電源が投入されることに伴ってＣＰＵ５１にリセット指示が入力されたとき、また、画像形成装置１の電源が投入された後に何らかの理由によりＣＰＵ５１にリセット指示が入力されたとき、などに実行される。
【００４３】
制御部５０に設けられたＣＰＵ５１がリセット指示を受け付けると（ステップ１０１）、ＣＰＵ５１（より具体的にはＣＰＵコア５１１）は自身のリセット（ＣＰＵリセット）を実行する。ここで、メインメモリ５２が第１のメモリ構成となっている場合、ＣＰＵリセットに伴って、メインメモリ５２を構成するＤＲＡＭモジュール５２２の記憶内容は消去されるが、メインメモリ５２を構成するＭＲＡＭモジュール５２１の記憶内容は消去されず、ＣＰＵリセット前の記憶内容がそのまま保持される。一方、メインメモリ５２が第２のメモリ構成となっている場合、ＣＰＵリセットに伴って、メインメモリ５２を構成するＭＲＡＭモジュール５２１の記憶内容は消去されず、ＣＰＵリセット前の記憶内容がそのまま保持される。
【００４４】
続いて、ＣＰＵ５１では、ＣＰＵコア５１１が、ＣＰＵ内部バス５１３およびメモリコントローラ５１２を介して、メインメモリ５２においてＭＲＡＭモジュール５２１に配置された第１記憶領域Ａ１のリセットベクタ記憶領域Ａ１１からイニシャル・プログラム・ローダ（ＩＰＬ）を読み出すとともに、読み出したＩＰＬを実行する（ステップ１０２）。ＩＰＬの実行に伴い、ＣＰＵ５１は、メインメモリ５２としてＤＲＡＭモジュール５２２が接続されているか否かの検出を行う（ステップ１０３）。
【００４５】
ステップ１０３において肯定の判断（ＹＥＳ）を行った場合、すなわち、メインメモリ５２が第１のメモリ構成（ＭＲＡＭモジュール５２１およびＤＲＡＭモジュール５２２）となっていた場合、ＣＰＵ５１は、ＤＲＡＭモジュール５２２に第２記憶領域Ａ２（システムデータ記憶領域Ａ２１およびジョブデータ記憶領域Ａ２２）を確保する（ステップ１０４）。一方、ステップ１０３において否定の判断（ＮＯ）を行った場合、すなわち、メインメモリ５２が第２のメモリ構成（ＭＲＡＭモジュール５２１のみ）となっていた場合、ＣＰＵ５１は、ＭＲＡＭモジュール５２１に第２記憶領域Ａ２（システムデータ記憶領域Ａ２１およびジョブデータ記憶領域Ａ２２）を確保する（ステップ１０５）。
【００４６】
そして、ステップ１０４においてＤＲＡＭモジュール５２２に第２記憶領域Ａ２が確保され、あるいは、ステップ１０５においてＭＲＡＭモジュール５２１に第２記憶領域Ａ２が確保された後、ＣＰＵ５１は、ＣＰＵ内部バス５１３およびメモリコントローラ５１２を介して、メインメモリ５２においてＭＲＡＭモジュール５２１に配置された第１記憶領域Ａ１のＯＳ記憶領域Ａ１２からオペレーティングシステム（ＯＳ）を読み出すとともに、読み出したＯＳを実行する（ステップ１０６）。ステップ１０６のＯＳの実行に続いて、ＣＰＵ５１は、メインメモリ５２においてＭＲＡＭモジュール５２１に配置された第１記憶領域Ａ１のアプリケーション記憶領域Ａ１３から、複数のアプリケーションプログラムを順次読み出して実行する（ステップ１０７）ことで、画像形成装置１が動作可能な状態へと移行し、一連の起動処理を完了する。
【００４７】
次に、上述した起動処理が完了した後の、画像形成装置１の制御処理について説明を行う。なお、本実施の形態では、メインメモリ５２が第１のメモリ構成となっている場合と第２のメモリ構成となっている場合とで、起動処理完了後の制御処理の手法が異なる。そこで、以下では、メインメモリ５２が第１のメモリ構成となっている場合の制御処理（以下では「第１の制御処理」と呼ぶ）と第２のメモリ構成となっている場合の制御処理（以下では「第２の制御処理」と呼ぶ）とに分けて説明を行う。
【００４８】
＜第１の制御処理＞
図６は、第１のメモリ構成が設定された場合における、起動後の制御処理（第１の制御処理）の手順を説明するためのフローチャートである。
第１の制御処理においては、制御部５０に設けられたＣＰＵ５１が、ＵＩ３０や送受信部４０を介して、ジョブ（スキャン動作、プリント動作、コピー動作あるいはファクシミリ送受信動作）の実行指示を受け付けたか否かを判断する（ステップ２０１）。ステップ２０１において肯定の判断（ＹＥＳ）を行った場合、ＣＰＵ５１は、対応する動作に関わるアプリケーションプログラムを実行することにより、指示に対応するジョブ処理を実行する（ステップ２０２）。ステップ２０２では、アプリケーションプログラムの実行に伴って、メインメモリ５２においてＤＲＡＭモジュール５２２に配置された第２記憶領域Ａ２のシステムデータ記憶領域Ａ２１には、今回のジョブ処理の実行に伴うシステムデータが書き込まれ、且つ、メインメモリ５２においてＤＲＡＭモジュール５２２に配置された第２記憶領域Ａ２のジョブデータ記憶領域Ａ２２には、今回のジョブ処理の実行に伴うジョブデータが書き込まれる。一方、ステップ２０１において否定の判断（ＮＯ）を行った場合は、そのままステップ２０３へと進む。
【００４９】
ステップ２０２においてジョブ処理を実行した場合およびステップ２０１において否定の判断（ＮＯ）を行った場合、ＣＰＵ５１は、次に、ＵＩ３０等を介して、画像形成装置１の電源をオフする指示を受け付けたか否かを判断する（ステップ２０３）。
【００５０】
ステップ２０３において否定の判断（ＮＯ）を行った場合、ＣＰＵ５１は、ステップ２０１に戻る。一方、ステップ２０３において肯定の判断（ＹＥＳ）を行った場合、ＣＰＵ５１は、画像形成装置１の動作を終了させるためのシャットダウン処理を実行し（ステップ２０４）、その後、画像形成装置１の電源をオフする（ステップ２０５）ことで、第１の制御処理を完了する。
【００５１】
このように、第１のメモリ構成が設定された場合に実行される第１の制御処理では、ＩＰＬ、ＯＳおよび各種アプリケーションプログラム（以下では、これらをまとめて各種プログラムと呼ぶ）を、ＭＲＡＭモジュール５２１に記憶させるとともに、各種アプリケーションプログラムの実行に伴って生じるシステムデータおよびジョブデータを、ＤＲＡＭモジュール５２２に記憶させるようにしている。ここで、第２のデータの一例としてのシステムデータおよびジョブデータは、個人情報や画像データを含み得る分、第１のデータの一例としての各種プログラムに比べて、機密性が高いといえる。
【００５２】
システムデータおよびジョブデータを、ＭＲＡＭモジュール５２１に記憶させるようにした場合、シャットダウン処理の完了に伴って画像形成装置１の電源をオフにした後も、ＭＲＡＭモジュール５２１にこれらシステムデータおよびジョブデータが記憶されたままとなってしまう懸念がある。
【００５３】
これに対し、第１の制御処理では、シャットダウン処理の完了に伴って画像形成装置１の電源をオフにすると、ＤＲＡＭモジュール５２２に記憶されたシステムデータおよびジョブデータは、自動的に消去されることになる。したがって、画像形成装置１の電源がオフにされた状態で、仮に、制御部５０からＭＲＡＭモジュール５２１あるいはＤＲＡＭモジュール５２２が取り外されることがあったとしても、ＭＲＡＭモジュール５２１およびＤＲＡＭモジュール５２２の両者に、機密性の高いデータは記憶されていないことになる。それゆえ、ＭＲＡＭモジュール５２１あるいはＤＲＡＭモジュール５２２の取り外しに起因する機密性の高いデータの漏洩を抑制することが可能になる。
【００５４】
＜第２の制御処理＞
図７は、第２のメモリ構成が設定された場合における、起動後の制御処理（第２の制御処理）の手順を説明するためのフローチャートである。
第２の制御処理においても、制御部５０に設けられたＣＰＵ５１が、ＵＩ３０や送受信部４０を介して、ジョブの実行指示を受け付けたか否かを判断する（ステップ３０１）。ステップ３０１において肯定の判断（ＹＥＳ）を行った場合、ＣＰＵ５１は、対応する動作に関わるアプリケーションプログラムを実行することにより、指示に対応するジョブ処理を実行する（ステップ３０２）。ステップ３０２では、アプリケーションプログラムの実行に伴って、メインメモリ５２においてＭＲＡＭモジュール５２１に配置された第２記憶領域Ａ２のシステムデータ記憶領域Ａ２１には、今回のジョブ処理の実行に伴うシステムデータが書き込まれ、且つ、メインメモリ５２においてＭＲＡＭモジュール５２１に配置された第２記憶領域Ａ２のジョブデータ記憶領域Ａ２２には、今回のジョブ処理の実行に伴うジョブデータが書き込まれる。そして、ステップ３０２におけるジョブ処理の実行が完了すると、ＣＰＵ５１は、ステップ３０２にて第２記憶領域Ａ２のジョブデータ記憶領域Ａ２２に書き込まれたジョブデータを消去する（ステップ３０３）。一方、ステップ３０１において否定の判断（ＮＯ）を行った場合は、そのままステップ３０４へと進む。
【００５５】
ステップ３０３においてジョブデータを消去した場合およびステップ３０１において否定の判断（ＮＯ）を行った場合、ＣＰＵ５１は、次に、ＵＩ３０等を介して、画像形成装置１の電源をオフする指示を受け付けたか否かを判断する（ステップ３０４）。
【００５６】
ステップ３０４において否定の判断（ＮＯ）を行った場合、ＣＰＵ５１は、ステップ３０１に戻る。一方、ステップ３０４において肯定の判断（ＹＥＳ）を行った場合、ＣＰＵ５１は、ステップ３０２にて第２記憶領域Ａ２のシステムデータ記憶領域Ａ２１に書き込まれたシステムデータを消去する（ステップ３０５）。続いて、ＣＰＵ５１は、画像形成装置１の動作を終了させるためのシャットダウン処理を実行し（ステップ３０６）、その後、画像形成装置１の電源をオフする（ステップ３０７）ことで、第２の制御処理を完了する。
【００５７】
このように、第２のメモリ構成が採用された場合に実行される第２の制御処理では、各種プログラム、システムデータおよびジョブデータを、ＭＲＡＭモジュール５２１に記憶させるようにしている。ただし、ジョブデータについては、そのジョブデータが発生したジョブ処理が終了する毎に消去を行うようにし、システムデータについては、電源オフの指示があった後であってシャットダウン処理が開始される前に消去を行うようにしている。
【００５８】
したがって、画像形成装置１の電源がオフにされた状態で、仮に、制御部５０からＭＲＡＭモジュール５２１が取り外されることがあったとしても、ＭＲＡＭモジュール５２１に、機密性の高いデータは記憶されていないことになる。それゆえ、ＭＲＡＭモジュール５２１の取り外しに起因する機密性の高いデータの漏洩を抑制することが可能になる。
【符号の説明】
【００５９】
１…画像形成装置、２…ネットワーク、３…端末装置、４…ファクシミリ装置、５…サーバ装置、１０…画像読取部、２０…画像形成部、３０…ＵＩ、４０…送受信部、５０…制御部、５１…ＣＰＵ、５２…メインメモリ、５１１…ＣＰＵコア、５１２…メモリコントローラ、５１３…ＣＰＵ内部バス、５２１…ＭＲＡＭモジュール、５２２…ＤＲＡＭモジュール、Ａ０…記憶領域、Ａ１…第１記憶領域、Ａ２…第２記憶領域、Ａ１１…リセットベクタ記憶領域、Ａ１２…ＯＳ記憶領域、Ａ１３…アプリケーション記憶領域、Ａ１４…空き領域、Ａ２１…システムデータ記憶領域、Ａ２２…ジョブデータ記憶領域
【図１】
2014204284.tif 000003
【図２】
2014204284.tif 000004
【図３】
2014204284.tif 000005
【図４】
2014204284.tif 000006
【図５】
2014204284.tif 000007
【図６】
2014204284.tif 000008
【図７】
2014204284.tif 000009