(57)【要約】【課題】低ｏｎ抵抗の同期整流素子を用いてもインダクタンス成分に影響されることなく、同期整流動作を行うことができる同期整流回路を提供する。【解決手段】同期整流素子ＱＳＲ１と、同期整流素子ＱＳＲ１に流れる電流ｉＳＲに応じて同期整流素子ＱＳＲ１をオン／オフさせる同期整流用制御回路ＩＣ１とを備えた同期整流回路であって、同期整流素子ＱＳＲ１がオン期間に、同期整流素子ＱＳＲ１に流れる電流ｉＳＲを同期した電圧波形として検出する電流検出回路１ａを備え、同期整流用制御回路ＩＣ１、は、電流検出回路１ａによって検出された電圧波形に基づいて同期整流素子ＱＳＲ１をオフさせる。【選択図】図２
2014090534.tif 000002
【特許請求の範囲】
【請求項１】
同期整流素子と、当該同期整流素子に流れる電流に応じて前記同期整流素子をオン／オフさせる同期整流用制御回路とを備えた同期整流回路であって、
前記同期整流素子がオン期間に、前記同期整流素子に流れる電流を同期した電圧波形として検出する電流検出回路を具備し、
前記同期整流用制御回路は、前記電流検出回路によって検出された前記電圧波形に基づいて前記同期整流素子をオフさせることを特徴とする同期整流回路。
【請求項２】
前記同期整流用制御回路は、前記同期整流素子のサチュレーション電圧に応じて前記同期整流素子をオンさせると共に、前記同期整流素子の前記サチュレーション電圧と前記電流検出回路によって検出された前記電圧波形とに応じて前記同期整流素子をオフさせることを特徴とする請求項１記載の同期整流回路。
【請求項３】
前記電流検出回路は、前記同期整流素子と並列に接続された１次側巻線を有するトランスと、
該トランスの２次側巻線間に接続された位相調整用コンデンサとを具備し、
前記位相調整用コンデンサによって、前記位相調整用コンデンサの電圧が前記同期整流素子に流れる電流と同位相に位相調整されていることを特徴とする請求項１又は２記載の同期整流回路。
【請求項４】
前記トランスの２次側巻線間には、位相調整用抵抗と前記位相調整用コンデンサの直列回路が接続されていることを特徴とする請求項３記載の同期整流回路。
【請求項５】
前記位相調整用抵抗の抵抗値をＲ、前記位相調整用コンデンサの静電容量をＣ、前記同期整流素子のｏｎ抵抗をＲｄｓ＿ｏｎ、前記同期整流素子のインダクタンス成分をＬｌｅａｄとそれぞれすると、前記位相調整用抵抗及び前記位相調整用コンデンサは、ＲＣ＝Ｌｌｅａｄ／Ｒｄｓ＿ｏｎの関係に設定されていることを特徴とする請求項４記載の電流検出回路。
【請求項６】
前記電流検出回路は、前記同期整流素子と前記１次側巻線との間に接続され、前記同期整流素子と同期してオン／オフされる第１のスイッチ素子を具備することを特徴とする請求項３乃至５のいずれかに記載の同期整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列共振コンバータ等のスイッチング電源に用いられる同期整流回路に関する。
【背景技術】
【０００２】
直列共振コンバータ等のスイッチング電源装置の２次側巻線電流を、ＭＯＳＦＥＴ等の同期整流素子を用いて同期整流する同期整流回路が知られている（例えば、特許文献１参照）。図７には、このような同期整流回路を用いたスイッチング電源装置の例として直列共振コンバータが示されている。
【０００３】
図７に示す直列共振コンバータは、トランスＴ１と、スイッチ素子Ｑ１、Ｑ２と、共振コンデンサＣｒと、共振リアクトルＬｒと、同期整流素子ＱＳＲ１、ＱＳＲ２と、同期整流用制御回路ＩＣ１、ＩＣ２と、出力コンデンサＣｏとを備えている。
【０００４】
トランスＴ１の一次側回路には、スイッチ素子Ｑ１、Ｑ２が接続され、スイッチ素子Ｑ１、Ｑ２を交互にオンさせることで、共振コンデンサＣｒ、共振リアクトルＬｒ及びトランスＴ１の励磁インダクタンスＮｐから成る直列共振回路に方形波の電圧が印加される。
【０００５】
２次側整流回路は、同期整流素子ＱＳＲ１、ＱＳＲ２と、同期整流用制御回路ＩＣ１、ＩＣ２とからなる同期整流回路である。同期整流素子ＱＳＲ１、ＱＳＲ２は、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）であり、トランスＴ１の２次巻線Ｎｓ１、Ｎｓ２と出力コンデンサＣｏの負極側端子（ＧＮＤ）との間にそれぞれ接続されている。なお、同期整流素子ＱＳＲ１、ＱＳＲ２は、バイポーラトランジスタ、ＩＧＢＴ等の別の半導体スイッチとすることができる。また、符号Ｄａ１、Ｄａ２は、同期整流素子ＱＳＲ１、ＱＳＲ２とそれぞれに並列に接続されたダイオードであり、ＦＥＴからなる同期整流素子ＱＳＲ１、ＱＳＲ２のそれぞれの寄生ダイオードである。なお、このダイオードＤａ１、Ｄａ２は、同期整流素子ＱＳＲ１、ＱＳＲ２と別体構成の個別ダイオードとすることもできる。
【０００６】
同期整流用制御回路ＩＣ１は、差動電圧検出機能を有しており、図８に示すように、同期整流素子ＱＳＲ１に流れる電流ｉＳＲを同期整流素子ＱＳＲ１のドレイン−ソース間電圧（ＶＤ−ＶＳ）として検出してゲート制御を行う。すなわち同期整流素子ＱＳＲ１のＯＮ時に、ｏｎ抵抗Ｒｄｓ＿ｏｎに電流ｉＳＲが流れるときに発生するサチュレーション電圧ＶＲｄｓ＿ｏｎをモニタしている。そしてサチュレーション電圧ＶＲｄｓ＿ｏｎとターンオン閾電圧ＶＴＨ２及びターンオフ閾電圧ＶＴＨ１とを比較することで、同期整流素子ＱＳＲ１に電流ｉＳＲが流れていることを検出し、これに従ったゲート信号（ＶＧＡＴＥ）を出力するように構成されている。なお、同期整流用制御回路ＩＣ２も同期整流用制御回路ＩＣ１と同様の構成である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２９２５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、近年低ｏｎ抵抗化されてきている同期整流素子ＱＳＲ１、ＱＳＲ２を用いて同期整流する場合は、ｏｎ抵抗Ｒｄｓ＿ｏｎといった抵抗成分が小さいため、ボンディングワイヤやリード等のインダクタンス成分Ｌｌｅａｄによる電圧降下が影響してくる。図９（ａ）は、同期整流素子ＱＳＲ１、ＱＳＲ２がＯＮ時の等価回路である。
【０００９】
このインダクタンス成分Ｌｌｅａｄによって、同期整流素子ＱＳＲ１、ＱＳＲ２のインピーダンスＺｄｓ＿ｏｎは、図９（ｂ）に示すように、進み位相のインピーダンスとなり、次式で示される。
【００１０】
【数１】
2014090534.tif 000003
【００１１】
図１０に、ｏｎ抵抗Ｒｄｓ＿ｏｎと、「数１」によって求められるインピーダンスＺｄｓ＿ｏｎとにそれぞれ電流ｉＳＲを流した時のそれぞれの電圧降下ＶＲｄｓ＿ｏｎ、ＶＺｄｓ＿ｏｎを示す。これによると、ＶＺｄｓ＿ｏｎの位相がＶＲｄｓ＿ｏｎに比べて進んでいることが分かる。従って、同期整流素子ＱＳＲ１のインピーダンスＺｄｓ＿ｏｎを同期整流用制御回路ＩＣ１のゲート制御に適用すると、図１１に示すように、サチュレーション電圧ＶＺｄｓ＿ｏｎの進み位相によって、電流ｉＳＲがゼロになるはるか手前でターンオフ閾電圧ＶＴＨ１に掛かり、ゲート信号（ＶＧＡＴＥ）がターンオフしてしまう。従って、充分なゲート幅を得ることができず、同期整流素子ＱＳＲ１のダイオードＤ１に流れる期間ｔＶＦが多くなり、コンバータ効率を上げることは難しくなる。なお、Ｖｆは、ダイオードＤ１の順方向電圧である。
【００１２】
今後、同期整流素子ＱＳＲ１、ＱＳＲ２はさらに低ｏｎ抵抗化され、あるいはこれら同期整流素子ＱＳＲ１、ＱＳＲ２のパラレル接続によって、サチュレーション電圧ＶＲｄｓ＿ｏｎはますます小さくなっていくことが考えられる。例えば、近年のＦＥＴは、ｏｎ抵抗Ｒｄｓ＿ｏｎは数ｍΩ、インダクタンス成分Ｌｌｅａｄは数ｎＨと小さく、サチュレーション電圧ＶＺｄｓ＿ｏｎも数ｍＶから十数ｍｖと小さく、ノイズ等に埋もれて誤動作しやすくなって使用に耐えられなくなるという問題点があった。また低ｏｎ抵抗化によってさらにインダクタンス成分Ｌｌｅａｄが顕在化して進相インピーダンスとなると、図１１に示すように充分なゲート幅を得ることができず、同期整流の効果が期待できなくなってしまうという問題点があった。
【００１３】
本発明の目的は、上記問題点に鑑みて従来技術の上記問題を解決し、低ｏｎ抵抗の同期整流素子を用いてもインダクタンス成分に影響されることなく、同期整流動作を行うことができる同期整流回路を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の同期整流回路は、同期整流素子と、当該同期整流素子に流れる電流に応じて前記同期整流素子をオン／オフさせる同期整流用制御回路とを備えた同期整流回路であって、前記同期整流素子がオン期間に、前記同期整流素子に流れる電流を同期した電圧波形として検出する電流検出回路を具備し、前記同期整流用制御回路は、前記電流検出回路によって検出された前記電圧波形に基づいて前記同期整流素子をオフさせることを特徴とする。
さらに、本発明の同期整流回路は、前記同期整流用制御回路は、前記同期整流素子のサチュレーション電圧に応じて前記同期整流素子をオンさせると共に、前記同期整流素子の前記サチュレーション電圧と前記電流検出回路によって検出された前記電圧波形とに応じて前記同期整流素子をオフさせるようにしても良い。
さらに、本発明の同期整流回路は、前記電流検出回路は、前記同期整流素子と並列に接続された１次側巻線を有するトランスと、該トランスの２次側巻線間に接続された位相調整用コンデンサとを具備し、前記位相調整用コンデンサによって、前記位相調整用コンデンサの電圧を前記同期整流素子に流れる電流と同位相に位相調整させるようにしても良い。
さらに、本発明の同期整流回路は、前記トランスの２次側巻線間に、位相調整用抵抗と前記位相調整用コンデンサの直列回路が接続させるようにしても良い。
さらに、本発明の同期整流回路は、前記位相調整用抵抗の抵抗値をＲ、前記位相調整用コンデンサの静電容量をＣ、前記同期整流素子のｏｎ抵抗をＲｄｓ＿ｏｎ、前記同期整流素子のインダクタンス成分をＬｌｅａｄとそれぞれすると、前記位相調整用抵抗及び前記位相調整用コンデンサを、ＲＣ＝Ｌｌｅａｄ／Ｒｄｓ＿ｏｎの関係に設定させるようにしても良い。
さらに、本発明の同期整流回路は、前記電流検出回路は、前記同期整流素子と前記１次側巻線との間に接続され、前記同期整流素子と同期してオン／オフされる第１のスイッチ素子を具備するようにしても良い。
さらに、本発明の同期整流回路は、前記電流検出回路は、前記位相調整用コンデンサに並列に接続され、前記同期整流素子がオフされると、前記位相調整用コンデンサをリセットする第２のスイッチ素子を具備するようにしても良い。
【発明の効果】
【００１５】
本発明によれば、インダクタンス成分が顕在化して進相インピーダンスとなっても、充分なゲート幅を確保することができ、低ｏｎ抵抗の同期整流素子を用いてもインダクタンス成分に影響されることなく、正確な同期整流動作を行うことができるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る同期整流回路の実施の形態を備えた直列共振コンバータの回路構成を示す回路構成図である。
【図２】図１に示す電流検出回路の回路構成を示す回路構成図である。
【図３】図２の各部の信号波形及び動作波形を示す波形図である。
【図４】図２に示す電流検出回路の等価回路図である。
【図５】図１に示す直列共振コンバータの動作波形図である。
【図６】本発明に係る同期整流回路の実施の形態を備えた他のコンバータの回路構成を示す回路構成図である。
【図７】従来の直列共振コンバータの回路構成を示す回路構成図である。
【図８】図７に示す同期整流用制御回路の動作を説明するための信号波形図である。
【図９】インダクタンス成分を考慮した図７に示す同期整流素子のインピーダンスを説明するための説明図である。
【図１０】インダクタンス成分によるサチュレーション電圧の位相変化を説明するための波形図である。
【図１１】インダクタンス成分を考慮した図７に示す同期整流用制御回路の動作を説明するための信号波形図である。
【発明を実施するための形態】
【００１７】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。
本実施の形態の同期整流回路を備えた直列共振コンバータは、図１を参照すると、トランスＴ１と、スイッチ素子Ｑ１、Ｑ２と、共振コンデンサＣｒと、共振リアクトルＬｒと、同期整流素子ＱＳＲ１、ＱＳＲ２と、電流検出回路１ａ、１ｂと、同期整流用制御回路ＩＣ１、ＩＣ２と、出力コンデンサＣｏとを備えている。
【００１８】
トランスＴ１の一次側回路には、スイッチ素子Ｑ１、Ｑ２が接続され、スイッチ素子Ｑ１、Ｑ２を交互にオンさせることで、共振コンデンサＣｒ、共振リアクトルＬｒ及びトランスＴ１の励磁インダクタンスＮｐから成る直列共振回路に方形波の電圧が印加される。
【００１９】
２次側整流回路は、同期整流素子ＱＳＲ１、ＱＳＲ２と、電流検出回路１ａ、１ｂと、同期整流用制御回路ＩＣ１、ＩＣ２とからなる同期整流回路である。同期整流素子ＱＳＲ１、ＱＳＲ２は、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）であり、トランスＴ１の２次巻線Ｎｓ１、Ｎｓ２と出力コンデンサＣｏの負極側端子（ＧＮＤ）との間にそれぞれ接続されている。なお、同期整流素子ＱＳＲ１、ＱＳＲ２は、バイポーラトランジスタ、ＩＧＢＴ等の別の半導体スイッチとすることができる。また、符号Ｄａ１、Ｄａ２は、同期整流素子ＱＳＲ１、ＱＳＲ２とそれぞれに並列に接続されたダイオードであり、ＦＥＴからなる同期整流素子ＱＳＲ１、ＱＳＲ２のそれぞれの寄生ダイオードである。なお、このダイオードＤａ１、Ｄａ２は、同期整流素子ＱＳＲ１、ＱＳＲ２と別体構成の個別ダイオードとすることもできる。
【００２０】
電流検出回路１ａは、図２を参照すると、トランスＴｒと、位相調整用抵抗Ｒと、位相調整用コンデンサＣと、スイッチ素子ＳＷａ、ＳＷｂと、反転回路２と、遅延回路３とを備えている。
【００２１】
トランスＴｒは、互いに逆の極性を有する１次巻線Ｎｐと２次巻線Ｎｓとからなり、１次巻線Ｎｐよりも２次巻線Ｎｓの巻数が多く設定されている。１次巻線Ｎｐの一方端は同期整流素子ＱＳＲ１のドレインと接続され、１次巻線Ｎｐの他方端はスイッチ素子ＳＷａを介して同期整流素子ＱＳＲ１のソースと接続されている。すなわち、１次巻線Ｎｐとスイッチ素子ＳＷａの直列回路が同期整流素子ＱＳＲ１と並列に接続されている。また、２次巻線Ｎｓ間には、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路が接続され、スイッチ素子ＳＷｂが位相調整用コンデンサＣと並列に接続されている。
【００２２】
スイッチ素子ＳＷａ、スイッチ素子ＳＷｂとしては、ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等の半導体スイッチを用いることができる。スイッチ素子ＳＷａは、同期整流素子ＱＳＲ１のゲート信号（ＶＧＡＴＥ）によってオンオフ制御され、スイッチ素子ＳＷｂは、反転回路２及び遅延回路３によって判定及び遅延された同期整流素子ＱＳＲ１のゲート信号（ＶＧＡＴＥ）によってオンオフ制御される。なお、電流検出回路１ｂも電流検出回路１ａと同様の構成である。
【００２３】
同期整流用制御回路ＩＣ１は、差動電圧検出機能を有しており、同期整流素子ＱＳＲ１のドレイン電圧（サチュレーション電圧ＶＺｄｓ＿ｏｎ）と位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔを検出してゲート制御を行う。すなわち同期整流素子ＱＳＲ１に電流ｉＳＲが流れるときに発生するサチュレーション電圧ＶＺｄｓ＿ｏｎと位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔをモニタしている。差動電圧Ｖｄｅｔとターンオン閾電圧ＶＴＨ２及びターンオフ閾電圧ＶＴＨ１とを比較することで、同期整流素子ＱＳＲ１に電流ｉＳＲが流れていることを検出し、これに従ったゲート信号（ＶＧＡＴＥ）を出力するように構成されている。なお、同期整流用制御回路ＩＣ２も同期整流用制御回路ＩＣ１と同様の構成である。
【００２４】
流れる電流ｉＳＲによって生じる同期整流素子ＱＳＲ１のサチュレーション電圧ＶＺｄｓ＿ｏｎは、電流検出回路１ａのトランスＴｒによって増幅され、ノイズ等の影響に強い、検出しやすい大きな信号に変換される。ここで、サチュレーション電圧ＶＺｄｓ＿ｏｎは、進み位相になるが、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路によって、電流ｉＳＲと、位相調整用コンデンサＣの電圧Ｖｃとを同位相に補正するように構成されている。すなわち同期整流素子ＱＳＲ１のインダクタンス成分Ｌｌｅａｄの影響を含んだ電圧降下（サチュレーション電圧ＶＺｄｓ＿ｏｎ）ではなく、同期整流素子ＱＳＲ１のｏｎ抵抗Ｒｄｓ＿ｏｎに生じる電圧降下ＶＲｄｓ＿ｏｎをトランスＴｒによって増幅した大きな信号値として、位相調整用コンデンサＣの電圧Ｖｃを取り扱うことができる。従って、位相調整用コンデンサＣの電圧Ｖｃは、サチュレーション電圧ＶＺｄｓ＿ｏｎよりも支配的になり、同期整流用制御回路ＩＣ１は、電流ｉＳＲをモニタしていることと同じになる。
【００２５】
図３を参照すると、時刻ｔ１で電流ｉＳＲが流れ始める。このとき同期整流素子ＱＳＲ１はまだオンしておらず、ダイオードＤａに電流が流れている。このときスイッチ素子Ｓｗｂは、オンしており、位相調整用コンデンサＣの電圧ＶｃはゼロＶになっている。従って、ターンオン閾電圧ＶＴＨ２と比較する差動電圧Ｖｄｅｔはサチュレーション電圧ＶＺｄｓ＿ｏｎとなる。ダイオードＤａに電流が流れることでダイオードＤａの順方向電圧が上昇し、時刻ｔ２で差動電圧Ｖｄｅｔ（サチュレーション電圧ＶＺｄｓ＿ｏｎ）がターンオン闘値ＶＴＨ２にかかると、同期整流用制御回路ＩＣ１は、ゲート信号（ＶＧＡＴＥ）を出力する。
【００２６】
時刻ｔ２でゲート信号（ＶＧＡＴＥ）が出力されると、同期整流素子ＱＳＲ１はオフ状態からオン状態に移行する。時刻ｔ２〜時刻ｔ３期間が同期整流素子ＱＳＲ１のスイッチングタイムである。また、ゲート信号（ＶＧＡＴＥ）によって同時にスイッチ素子Ｓｗａがオンし、このときはダイオードＤａの順方向電圧から、同期整流素子ＱＳＲ１のｏｎ電圧ＶＺｄｓ＿ｏｎに遷移しているときの電圧がトランスＴｒの１次側に印加され、トランスＴｒの２次側から巻線此Ｎｓ／Ｎｐに応じて増幅された２次側電圧が出カされる。
【００２７】
時刻ｔ３で同期整流素子ＱＳＲ１が完全にオンし、このタイミングでスイッチ素子ＳＷｂがオフして、位相調整用コンデンサＣが機能し始める。すなわち、遅延回路３による遅延時間は、反転されたゲート信号（ＶＧＡＴＥ）を同期整流素子ＱＳＲ１がターンオンされて完全にオンするまでの期間（時刻ｔ２〜時刻ｔ３）に設定されている。
【００２８】
サチュレーション電圧ＶＺｄｓ＿ｏｎは進相電圧であり、トランスＴｒによって得る増幅された２次側電圧も進相電圧である。従って、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路によって、２次側電圧の位相を遅らせ、位相調整用コンデンサＣに同期整流素子ＱＳＲ１を流れる電流ｉＳＲと同じ位相の電圧Ｖｃを発生させる。位相調整用コンデンサＣに電流ｉＳＲと同じ位相の電圧Ｖｃを発生させるための、位相調整用抵抗Ｒと位相調整用コンデンサＣとの設定については後述する。
【００２９】
同期整流用制御回路ＩＣ１は、同期整流素子ＱＳＲ１のドレイン電圧ＶＺｄｓ＿ｏｎと位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔをモニタし続ける。そして時刻ｔ４で差動電圧Ｖｄｅｔがターンオフ闘値ＶＴＨ１に達すると、同期整流用制御回路ＩＣ１は、ゲート信号（ＶＧＡＴＥ）の出力を停止し、同期整流素子ＱＳＲ１をオン状態からオフ状態に移行させ、同期整流動作を終了させる。また、同時にスイッチ素子Ｓｗａがオフされると共に、遅延回路３による遅延時間経過後の時刻ｔ５に、次の同期整流動作に備えてスイッチ素子Ｓｗｂがオンされる。
【００３０】
次に、位相調整用抵抗Ｒと位相調整用コンデンサＣとの設定について図４を用いて詳細に説明する。
図４（ａ）には、図２に示す電流検出回路１ａ、１ｂの等価回路が示されている。ここで、スイッチ素子Ｓｗａ、トランスＴｒの１次側巻線Ｎｐには、電流ｉＳＲに比べて小さい電流しか流れず、且つサチュレーション電圧ＶＺｄｓ＿ｏｎをより詳細に検出するために、スイッチ素子Ｓｗａのｏｎ抵抗ＲＳＷｓ＿ｏｎをωＬｐよりも十分に小さくすることで、図４（ｂ）に示すように、スイッチ素子Ｓｗａのｏｎ抵抗ＲＳＷｓ＿ｏｎを省略した等価回路とみなすことができる。なお、Ｌｐは、トランスＴｒの１次側励磁インダクタンスである。また、スイッチング周波数をｆとすると、ω＝２πｆである。
【００３１】
同期整流素子ＱＳＲ１を流れる電流ｉＳＲをｉＳＲ（ｔ）、コンデンサＣの電圧ＶｃをＶｃ（ｔ）とすると、２次側の閉回路網の電圧降下は、次式「数２」で表すことができる。
【００３２】
【数２】
2014090534.tif 000004
【００３３】
ここで、電流ｉＳＲは、ｔ＝０においてゼロなので、ｉＳＲ（ｔ＝０）＝０である。また、ｔ＝０において、スイッチ素子Ｓｗｂがオンされて位相調整用コンデンサＣは、短絡されているため、Ｖｃ（ｔ＝０）＝０である。従って、「数２」は、次式「数３」で表すことができる。
【００３４】
【数３】
2014090534.tif 000005
【００３５】
従って、ＲＣ＝Ｌｌｅａｄ／Ｒｄｓ＿ｏｎに設定すると、次式「数４」に示すように、電流ｉＳＲと相似な電圧波形をトランスＴｒの巻線比（Ｎｓ／Ｎｐ）で増幅した値として、位相調整用コンデンサＣの電圧Ｖｃを得ることができることが分かる。
【００３６】
【数４】
2014090534.tif 000006
【００３７】
図５には、本実施の形態の同期整流回路を備えた直列共振コンバータの動作波形が示されている。図５によると、ゲート信号（ＶＧＡＴＥ）が出力されて同期整流素子ＱＳＲ１、ＱＳＲ２がオン状態である期間において、電流ｉＳＲと位相調整用コンデンサＣの電圧Ｖｃとが相似波形であることが確認できる。
【００３８】
なお、本実施の形態の同期整流回路を直列共振コンバータに適用した例について説明したが、同期整流素子ＱＳＲ１、ＱＳＲ２に流れる電流ｉＳＲがゼロから始まり、ゼロで終わるようなコンバータあれば、不連続モードのフライバックコンバータ（図６（ａ）参照）やフォワードコンバータ（図６（ｂ）参照）等にも本実施の形態の同期整流回路を適用することができる。図６（ａ）に示すフライバックコンバータの２次側スイッチング電流は、トランスＴ２のリーケージインダクタンスの効果によってゼロから始まることが知られている。また、図６（ｂ）に示すフェーズシフトと呼ばれるフォワードコンバータも、トランスＴ３の２次側の同期整流素子ＱＳＲ１、ＱＳＲ２に流れる電流ｉＳＲがゼロから始まり、ゼロで終わる。
なお、本実施の形態では、電流検出回路１ａ、１ｂにおいて、抵抗ＲとコンデンサＣの直列回路によって位相調整を行うように構成したが、抵抗Ｒは必ずしも必要なく、コンデンサＣとカレントトランスＴｒの２次側巻線抵抗Ｒｒとを用いて位相調整を行うように構成することもできる。
【００３９】
以上説明したように、本実施の形態は、同期整流素子ＱＳＲ１、ＱＳＲ２と、同期整流素子ＱＳＲ１、ＱＳＲ２に流れる電流ｉＳＲに応じて同期整流素子ＱＳＲ１、ＱＳＲ２をオン／オフさせる同期整流用制御回路ＩＣ１、ＩＣ２とを備えた同期整流回路であって、同期整流素子ＱＳＲ１、ＱＳＲ２がオン期間に、同期整流素子ＱＳＲ１、ＱＳＲ２に流れる電流ｉＳＲを同期した電圧波形として検出する電流検出回路１ａ、１ｂを備え、同期整流用制御回路ＩＣ１、ＩＣ２は、電流検出回路１ａ、１ｂによって検出された電圧波形に基づいて同期整流素子ＱＳＲ１、ＱＳＲ２をオフさせるように構成されている。この構成により、インダクタンス成分Ｌｌｅａｄが顕在化して進相インピーダンスとなっても、充分なゲート幅を確保することができ、低ｏｎ抵抗の同期整流素子ＱＳＲ１、ＱＳＲ２を用いてもインダクタンス成分に影響されることなく、正確な同期整流動作を行うことができる。
【００４０】
さらに、本実施の形態によれば、同期整流用制御回路ＩＣ１、ＩＣ２は、同期整流素子ＱＳＲ１、ＱＳＲ２のサチュレーション電圧ＶＺｄｓ＿ｏｎに応じて同期整流素子ＱＳＲ１、ＱＳＲ２をオンさせると共に、サチュレーション電圧ＶＺｄｓ＿ｏｎと電流検出回路１ａ、１ｂによって検出された電圧波形Ｖｃとに応じて、すなわち同期整流素子ＱＳＲ１のドレイン電圧ＶＺｄｓ＿ｏｎと位相調整用コンデンサＣの電圧Ｖｃとの差動電圧Ｖｄｅｔに応じて同期整流素子ＱＳＲ１、ＱＳＲ２をオフさせるように構成されている。
【００４１】
さらに、本実施の形態によれば、電流検出回路１ａ、１ｂは、同期整流素子ＱＳＲ１、ＱＳＲ２と並列に接続された１次側巻線Ｎｐを有するトランスＴｒと、トランスＴｒの２次側巻線Ｎｓ間に接続された位相調整用コンデンサＣとを備え、位相調整用コンデンサＣによって、位相調整用コンデンサＣの電圧Ｖｃが同期整流素子ＱＳＲ１、ＱＳＲ２とに流れる電流ｉＳＲと同位相に位相調整されている。この構成により、電流検出回路１ａ、１ｂは、位相調整用コンデンサＣの電圧Ｖｃを同期整流素子ＱＳＲ１、ＱＳＲ２に流れる電流ｉＳＲを同期した電圧波形として検出することができる。
【００４２】
さらに、本実施の形態によれば、トランスＴｒの２次側巻線Ｎｓ間には、位相調整用抵抗Ｒと位相調整用コンデンサＣの直列回路が接続されている。この構成により、静電容量の小さい位相調整用コンデンサＣを用いることができ、低コスト化することができる。
【００４３】
さらに、本実施の形態によれば、位相調整用抵抗Ｒの抵抗値をＲ、位相調整用コンデンサＣの静電容量をＣ、同期整流素子ＱＳＲ１、ＱＳＲ２のｏｎ抵抗をＲｄｓ＿ｏｎ、同期整流素子ＱＳＲ１、ＱＳＲ２のインダクタンス成分をＬｌｅａｄとそれぞれすると、位相調整用抵抗Ｒ及び位相調整用コンデンサＣは、ＲＣ＝Ｌｌｅａｄ／Ｒｄｓ＿ｏｎの関係に設定されている。この構成により、位相調整用の直列回路を構成する位相調整用抵抗Ｒ及び位相調整用コンデンサＣを、同期整流素子ＱＳＲ１、ＱＳＲ２の特性に応じて、簡単に選択することができる。
【００４４】
さらに、本実施の形態によれば、電流検出回路１ａ、１ｂは、同期整流素子ＱＳＲ１、ＱＳＲ２と１次側巻線Ｎｐとの間に接続され、同期整流素子ＱＳＲ１、ＱＳＲ２と同期してオン／オフされる第１のスイッチ素子ＳＷａを備えている。
【００４５】
さらに、本実施の形態によれば、電流検出回路１ａ、１ｂは、位相調整用コンデンサＣに並列に接続され、同期整流素子ＱＳＲ１、ＱＳＲ２がオフされると、位相調整用コンデンサＣをリセットするスイッチ素子ＳＷｂを備えている。
【００４６】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【符号の説明】
【００４７】
１ａ、１ｂ  電流検出回路
２  反転回路
３  遅延回路
Ｃ  位相調整用コンデンサ
Ｃｏ  出力コンデンサ
ＩＣ１、ＩＣ２  同期整流用制御回路
Ｑ１、Ｑ２  スイッチ素子
ＱＳＲ１、ＱＳＲ２  同期整流素子
Ｒ  位相調整用抵抗
ＳＷａ  スイッチ素子（第１のスイッチ素子）
ＳＷｂ  スイッチ素子（第２のスイッチ素子）
Ｔ１、Ｔ２、Ｔ３、Ｔｒ  トランス
【図１】
2014090534.tif 000007
【図２】
2014090534.tif 000008
【図３】
2014090534.tif 000009
【図４】
2014090534.tif 000010
【図５】
2014090534.tif 000011
【図６】
2014090534.tif 000012
【図７】
2014090534.tif 000013
【図８】
2014090534.tif 000014
【図９】
2014090534.tif 000015
【図１０】
2014090534.tif 000016
【図１１】
2014090534.tif 000017