(57)【要約】【課題】信頼性を向上させることが可能な半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器を提供する。【解決手段】ゲート電極３０ｇは、第１基材１０ａの表面側に開口する第１開口孔と、第１基材１０ａから離れた側に開口する第２開口孔を有する筒状に形成されていると共に、ゲート電極３０ｇと走査線３ｃとの間に配置された第１層間絶縁層１１ｂのコンタクトホールＣＮＴ１を介して複数の走査線３ｃのいずれかに電気的に接続されており、半導体層３０ａは、ゲート絶縁層１１ｇを介して、ゲート電極３０ｇの開口孔の中に配置され、データ線側ソースドレイン領域３０ｓは、第１開口孔の側に配置されていると共に、中継電極５１と電気的に接続され、画素電極側ソースドレイン領域３０ｄは、第２開口孔の側に配置されている。【選択図】図４
2014216402.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域及びドレイン領域の一方と、
前記ソース領域及び前記ドレイン領域の他方と、
チャネル領域と、
第１電極と、
第２電極と、
ゲート電極と、
前記チャネル領域と前記ゲート電極との間に配置されるゲート絶縁膜と、
を含み、
前記ゲート電極は開口孔を有し、
前記チャネル領域は前記開口孔の中に配置され、
前記第１電極は、前記ゲート電極を覆う第１絶縁膜に開口する第１コンタクトホールを介して前記ソース領域及び前記ドレイン領域の一方に電気的に接続され、
前記第２電極は、前記第１絶縁膜に開口する第２コンタクトホールを介して前記ソース領域及び前記ドレイン領域の他方に電気的に接続されることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記チャネル領域と前記ソース領域及び前記ドレイン領域の一方との間に、第１ＬＤＤ領域が配置されており、
前記チャネル領域と前記ソース領域及び前記ドレイン領域の他方との間に、第２ＬＤＤ領域が配置されていることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２に記載の半導体装置であって、
前記第１コンタクトホールの内部に前記第１電極が配置され、第２コンタクトホールの内部に第２電極が配置されることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の半導体装置と、前記半導体装置と電気的に接続された画素電極と、前記半導体装置及び前記画素電極を備えた素子基板と、
前記素子基板と対向配置された対向基板と、
前記素子基板と前記対向基板とに挟持された電気光学層と、
を備えたことを特徴とする電気光学装置。
【請求項５】
ソース領域及びドレイン領域の一方を形成する工程と、
前記ソース領域及び前記ドレイン領域の一方の上にゲート電極を形成するゲート電極形成工程と、
前記ソース領域及び前記ドレイン領域の一方の一部と平面視で重なる領域の前記ゲート電極に開口孔を形成する開口孔形成工程と、
前記開口孔及び前記ゲート電極を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、
前記開口孔の中及び前記ゲート絶縁層の上に半導体膜を成膜する工程と、
前記半導体膜に不純物イオンを注入して前記開口孔の中にチャネル領域を形成する工程と、
さらに、前記半導体膜に不純物イオンを注入して前記ソース領域及び前記ドレイン領域の他方を形成する不純物イオン注入工程と、
前記半導体膜を覆う第１絶縁膜を形成する工程と、
前記第１絶縁膜の前記ソース領域及び前記ドレイン領域の一方の一部と平面視で重なる領域に第１コンタクトホールを形成し、前記第１絶縁膜の前記ソース領域及び前記ドレイン領域の一方の一部と平面視で重なる領域に第２コンタクトホールを形成する工程と、
前記ソース領域及び前記ドレイン領域の一方と電気的に接続される第１電極と、前記ソース領域及び前記ドレイン領域の他方と電気的に接続される第２電極と、を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であって、
前記開口孔の上の前記半導体膜に、前記ソース領域及びドレイン領域の他方より濃度が薄い不純物イオンを注入して他方のＬＤＤ領域を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または請求項６に記載の半導体装置の製造方法を含む工程と、
前記半導体装置と画素電極とをコンタクトホールを介して電気的に接続する工程と、
前記画素電極の上に電気光学層を形成する工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項８】
請求項１乃至３のいずれか一項に記載の半導体装置または請求項４に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器等に関する。
【背景技術】
【０００２】
上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスター（半導体装置）を画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。
【０００３】
トランジスターは、一般的には、半導体層が基板の表面と略平行になるように設けられている。トランジスターが設けられた領域は遮光領域にする必要があり、この領域が広ければ開口率が低下する。よって、更なる開口率の向上を目的として、例えば、特許文献１に記載の方法では、半導体層を基板の表面と略垂直方向に配置することにより、トランジスターの領域を平面的に小さくすることが可能となり、遮光領域を小さくすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−３２１２２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の方法では、半導体層に高温ポリシリコンを適用する場合、基板の上層に電極を形成するまで基板を高温にする必要があることから、基板側にビット線などの低抵抗配線（アルミニウムなど）を用いると断線するなど、製造が難しいという課題がある。
【課題を解決するための手段】
【０００６】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る半導体装置は、ソース領域及びドレイン領域の一方と、前記ソース領域及び前記ドレイン領域の他方と、チャネル領域と、第１電極と、第２電極と、ゲート電極と、前記チャネル領域と前記ゲート電極との間に配置されるゲート絶縁膜と、を含み、前記ゲート電極は開口孔を有し、前記チャネル領域は前記開口孔の中に配置され、前記第１電極は、前記ゲート電極を覆う第１絶縁膜に開口する第１コンタクトホールを介して前記ソース領域及び前記ドレイン領域の一方に電気的に接続され、前記第２電極は、前記第１絶縁膜に開口する第２コンタクトホールを介して前記ソース領域及び前記ドレイン領域の他方に電気的に接続されることを特徴とする。
【０００８】
本適用例によれば、半導体層の側壁を覆うように基板の表面側から離れる方向に延びる（筒状の）ゲート電極が配置され、基板の表面側にソース領域及びドレイン領域の一方が配置され、表面から離れる側にソース領域及びドレイン領域の他方が配置される、縦方向に貫通するトランジスターが構成されるので、平面視でトランジスターの領域を小さくすることが可能となり、該トランジスターを電気光学装置に適用した場合、開口率を向上させることができる。また、トランジスターの領域を小さくできるため、遮光性を向上させることができる。
【０００９】
［適用例２］上記適用例に係る半導体装置において、前記チャネル領域と前記ソース領域及び前記ドレイン領域の一方との間に、第１ＬＤＤ領域が配置されており、前記チャネル領域と前記ソース領域及び前記ドレイン領域の他方との間に、第２ＬＤＤ領域が配置されていることが好ましい。
【００１０】
本適用例によれば、第１ＬＤＤ領域及び第２ＬＤＤ領域が配置されているので、チャネル領域にリーク電流が流れることを抑えることができる。
【００１１】
［適用例３］上記適用例に係る半導体装置において、前記第１コンタクトホールの内部に前記第１電極が配置され、第２コンタクトホールの内部に第２電極が配置されることが好ましい。
【００１２】
本適用例によれば、基板に高温処理を施す必要があるトランジスターの形成が完了したのちに、ゲート電極の上層に配置された第２絶縁層に第１電極及び第２電極を設けるので、電極を形成後に基板を高温にする必要が無く、配線が断線するなどの不具合が発生することを抑えることができる。
【００１３】
［適用例４］本適用例に係る電気光学装置は、上記に記載の半導体装置と、前記半導体装置と電気的に接続された画素電極と、前記半導体装置及び前記画素電極を備えた素子基板と、前記素子基板と対向配置された対向基板と、前記素子基板と前記対向基板とに挟持された電気光学層と、を備えたことを特徴とする。
【００１４】
本適用例によれば、平面視の半導体装置の領域が小さくなるので、電気光学装置の遮光領域を小さくすることが可能となり、開口率を向上させることができる。
【００１５】
［適用例５］本適用例に係る半導体装置の製造方法は、ソース領域及びドレイン領域の一方を形成する工程と、前記ソース領域及び前記ドレイン領域の一方の上にゲート電極を形成するゲート電極形成工程と、前記ソース領域及び前記ドレイン領域の一方の一部と平面視で重なる領域の前記ゲート電極に開口孔を形成する開口孔形成工程と、前記開口孔及び前記ゲート電極を覆うようにゲート絶縁層を形成するゲート絶縁層形成工程と、前記開口孔の中及び前記ゲート絶縁層の上に半導体膜を成膜する工程と、前記半導体膜に不純物イオンを注入して前記開口孔の中にチャネル領域を形成する工程と、さらに、前記半導体膜に不純物イオンを注入して前記ソース領域及び前記ドレイン領域の他方を形成する不純物イオン注入工程と、前記半導体膜を覆う第１絶縁膜を形成する工程と、前記第１絶縁膜の前記ソース領域及び前記ドレイン領域の一方の一部と平面視で重なる領域に第１コンタクトホールを形成し、前記第１絶縁膜の前記ソース領域及び前記ドレイン領域の一方の一部と平面視で重なる領域に第２コンタクトホールを形成する工程と、前記ソース領域及び前記ドレイン領域の一方と電気的に接続される第１電極と、前記ソース領域及び前記ドレイン領域の他方と電気的に接続される第２電極と、を形成する工程と、を有することを特徴とする。
【００１６】
本適用例によれば、基板の表面方向に向かって貫通する（筒状）のゲート電極の開口孔の中に半導体層を形成し、基板の表面側にソース領域及びドレイン領域の一方を形成し、表面から離れる側にソース領域及びドレイン領域の他方を形成する、縦方向に貫通するトランジスターを形成するので、平面視のトランジスターの領域を小さくすることが可能となり、開口率を向上させることができる。また、トランジスターの領域を小さくできるため、遮光性を向上させることができる。
【００１７】
［適用例６］上記適用例に係る半導体装置の製造方法において、前記開口孔の上の前記半導体膜に、前記ソース領域及びドレイン領域の他方より濃度が薄い不純物イオンを注入して他方のＬＤＤ領域を形成することが好ましい。
【００１８】
本適用例によれば、第１ＬＤＤ領域及び第２ＬＤＤ領域を形成するので、チャネル領域にリーク電流が流れることを抑えることができる。
【００１９】
［適用例７］本適用例に係る電気光学装置の製造方法は、前記半導体装置と画素電極とをコンタクトホールを介して電気的に接続する工程と、前記画素電極の上に電気光学層を形成する工程と、を備えたことを特徴とする。
【００２０】
本適用例によれば、平面視の半導体装置の領域が小さくなるので、遮光領域を小さくすることが可能となり、電気光学装置の開口率を向上させることができる。
【００２１】
［適用例８］本適用例に係る電子機器は、上記に記載の半導体装置または電気光学装置を備えることを特徴とする。
【００２２】
本適用例によれば、上記の半導体装置または電気光学装置を備えているので、表示品質の高い電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本実施形態の電気光学装置としての液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置及び半導体装置の構造を示す模式断面図。
【図５】図４に示す液晶装置のうち半導体装置を上方から見た模式平面図。
【図６】液晶装置の製造方法を工程順に示すフローチャート。
【図７】液晶装置の製造方法のうち主に半導体装置の製造方法を示す模式断面図。
【図８】液晶装置の製造方法のうち主に半導体装置の製造方法を示す模式断面図。
【図９】液晶装置の製造方法のうち主に半導体装置の製造方法を示す模式断面図。
【図１０】図９（ｈ）に示す半導体装置のＡ−Ａ’線に沿う模式平面図。
【図１１】液晶装置を備えた投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２５】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２６】
本実施形態では、液晶装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２７】
＜電気光学装置としての液晶装置の構成＞
図１は、電気光学装置としての液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。
【００２８】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された電気光学層としての液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００２９】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。平面視で環状に設けられたシール材１４の内側で、素子基板１０は対向基板２０の間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００３０】
シール材１４の内縁より内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス：ＢＭ）が対向基板２０に設けられている。
【００３１】
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００３２】
対向基板２０における環状に配置されたシール材１４と表示領域Ｅとの間には、遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。
【００３３】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６５に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
【００３４】
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。
【００３５】
また、ＴＦＴ３０における半導体層（活性層）に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、配向膜２８を含むものである。
【００３６】
対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも対向電極３１、配向膜３２を含むものである。
【００３７】
遮光膜１８は、図１に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３８】
平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３９】
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００４０】
画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００４１】
このような液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４２】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、共通電位配線としての容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４３】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、蓄積容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４４】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
【００４５】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４６】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。
【００４７】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。
【００４８】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に蓄積容量１６が接続されている。蓄積容量１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。
【００４９】
＜液晶装置、半導体装置の構成＞
図４は、液晶装置、及び半導体装置としてのＴＦＴの構造を示す模式断面図である。図５は、図４に示す液晶装置のうち半導体装置を上方から見た模式平面図である。以下、液晶装置及び半導体装置の構造を、図４及び図５を参照しながら説明する。なお、図４及び図５は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００５０】
図４に示すように、液晶装置１００は、一対の基板のうち一方の基板である素子基板１０と、これに対向配置される他方の基板である対向基板２０（図示せず）とを備えている。素子基板１０を構成する第１基材１０ａは、上記したように、例えば、石英基板等によって構成されている。
【００５１】
図４及び図５に示すように、第１基材１０ａ上には、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）等の材料を含む下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。なお、本明細書では、下側遮光膜３ｃは、導電性を有し、走査線方向にのみ導通し、ソース線方向には分断されたパターンに形成され、走査線３ａの一部として機能するようにしている。
【００５２】
図４及び図５に示すように、下側遮光膜３ｃ（走査線）上には、シリコン酸化膜等からなる下地絶縁層１１ａが設けられている。下地絶縁層１１ａ上には、半導体装置としてのＴＦＴ３０が形成されている。下地絶縁層１１ａ上におけるＴＦＴ３０の形成領域の一部には、ポリシリコン（高純度の多結晶シリコン）等からなる半導体層３０ａのうちデータ線側ソースドレイン領域３０ｓ（ソース領域及びドレイン領域の一方）が配置されている。
【００５３】
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、例えば、チャネル領域３０ｃと、データ線側ＬＤＤ（Lightly Doped Drain）領域３０ｓ１（第１ＬＤＤ領域）と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１（第２ＬＤＤ領域）と、画素電極側ソースドレイン領域３０ｄ（ソース領域及びドレイン領域の他方）とを備えている。
【００５４】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ，３０ｓ１，３０ｄ，３０ｄ１）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００５５】
データ線側ソースドレイン領域３０ｓ、及び下地絶縁層１１ａ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂ（第１絶縁層）が設けられている。第１層間絶縁層１１ｂ及び下地絶縁層１１ａには、下側遮光膜３ｃまで貫通するコンタクトホールＣＮＴ１が設けられている。データ線側ソースドレイン領域３０ｓの一部と平面視で重なる第１層間絶縁層１１ｂ上の領域には、コンタクトホールＣＮＴ１を介して下側遮光膜３ｃ（走査線）と電気的に接続されたポリシリコン膜等からなるゲート電極３０ｇが設けられている。
【００５６】
ゲート電極３０ｇとデータ線側ソースドレイン領域３０ｓとが平面視で重なる領域のゲート電極３０ｇの一部には、ゲート電極３０ｇを貫通する開口孔３５が設けられている。更に、開口孔３５の延長にある第１層間絶縁層１１ｂには（第１開口孔側）、データ線側ソースドレイン領域３０ｓまで貫通するコンタクトホールＣＮＴ２が設けられている。開口孔３５の中は、半導体層３０ａにおけるチャネル領域３０ｃとなっている。コンタクトホールＣＮＴ２の中は、半導体層３０ａにおけるデータ線側ＬＤＤ領域３０ｓ１となっている。
【００５７】
ゲート電極３０ｇの開口孔３５の中からゲート電極３０ｇの表面、及び第１層間絶縁層１１ｂの表面には、ゲート絶縁層１１ｇが設けられている。つまり、チャネル領域３０ｃは、ゲート電極３０ｇの開口孔３５における、ゲート絶縁層１１ｇの内側に配置されている。
【００５８】
ゲート電極３０ｇの開口孔３５の中のチャネル領域３０ｃの上には（第２開口孔側）、画素電極側ＬＤＤ領域３０ｄ１が配置され、その周囲には、画素電極側ソースドレイン領域３０ｄが配置されている。つまり、下層側からデータ線側ソースドレイン領域３０ｓ、データ線側ＬＤＤ領域３０ｓ１、チャネル領域３０ｃ、画素電極側ＬＤＤ領域３０ｄ１、画素電極側ソースドレイン領域３０ｄが、上層側（縦方向）に延びる貫通型のＴＦＴ３０である。
【００５９】
画素電極側ＬＤＤ領域３０ｄ１、画素電極側ソースドレイン領域３０ｄ、及びゲート絶縁層１１ｇ上には、シリコン酸化膜などからなる第２層間絶縁層１１ｃが設けられている。データ線側ソースドレイン領域３０ｓの一部と平面視で重なる第１層間絶縁層１１ｂ、ゲート絶縁層１１ｇ、第２層間絶縁層１１ｃには、コンタクトホールＣＮＴ３（第１コンタクトホール）が設けられている。また、第２層間絶縁層１１ｃには、画素電極側ソースドレイン領域３０ｄと平面視で重なる領域に、コンタクトホールＣＮＴ４（第２コンタクトホール）が設けられている。
【００６０】
第２層間絶縁層１１ｃ上には、Ａｌ（アルミニウム）などの遮光性の導電材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ３を介してデータ線側ソースドレイン領域３０ｓに繋がる中継電極５１（第１電極）ならびにデータ線６ａが形成されている。同時に、コンタクトホールＣＮＴ４を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極５２（第２電極）が形成されている。
【００６１】
データ線６ａ、中継電極５１，５２、及び第２層間絶縁層１１ｃ上には、シリコン酸化膜などからなる第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄは、例えば、シリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。また、第３層間絶縁層１１ｄには、中継電極５２と平面視で重なる領域に、コンタクトホールＣＮＴ５が設けられている。
【００６２】
第３層間絶縁層１１ｄ上には、蓄積容量１６の一部を構成する容量線３ｂ（ＣＯＭ電位）が形成されている。容量線３ｂは、例えば、下層にアルミニウム（Ａｌ）膜が配置され、上層に窒化チタン（ＴｉＮ）膜が配置された積層構造になっている。
【００６３】
容量線３ｂ上には、容量線３ｂを覆うように、アルミナやシリコン窒化膜などからなる容量絶縁膜１６ｂが形成されている。また、容量絶縁膜１６ｂ上における、コンタクトホールＣＮＴ６の領域と平面視で重なる領域近傍に、シリコン酸化膜などからなるストッパー膜１６ｃ１が形成されている。ストッパー膜１６ｃ１は、容量絶縁膜１６ｂの形成前、即ち、容量線３ｂと容量絶縁膜１６ｂとの間に形成されていてもよい。
【００６４】
ストッパー膜１６ｃ１、容量絶縁膜１６ｂ、及び第３層間絶縁層１１ｄ上には、コンタクトホールＣＮＴ５を埋めると共に、第３層間絶縁層１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ５を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極５３、ならびに蓄積容量１６を構成する画素電極電位層としての容量電極１６ｃが形成されている。なお、上記したストッパー膜１６ｃ１上において、隣り合う容量電極１６ｃと容量電極１６ｃとが分離するようにパターニングされている。
【００６５】
容量電極１６ｃ上には、シリコン酸化膜などからなる第４層間絶縁層１１ｅが形成されている。そして、第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ６が形成されている。第４層間絶縁層１１ｅ上は、第３層間絶縁層１１ｄと同様に平坦化処理を施してもよい。
【００６６】
第４層間絶縁層１１ｅを貫通するコンタクトホールＣＮＴ６は、例えば、容量電極１６ｃのうちストッパー膜１６ｃ１と平面視で重なる位置に形成される。第４層間絶縁層１１ｅ上には、このコンタクトホールＣＮＴ６を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。そして、この透明導電膜をパターニングすることにより、コンタクトホールＣＮＴ６を介して容量電極１６ｃと繋がる、画素電極２７が形成される。
【００６７】
容量電極１６ｃは、中継電極５３、コンタクトホールＣＮＴ５、中継電極５２、コンタクトホールＣＮＴ４を介して、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ６を介して画素電極２７と電気的に接続されている。
【００６８】
画素電極２７及び第４層間絶縁層１１ｅ上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜２８（図２参照）が設けられている。配向膜２８上には、シール材１４（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。
【００６９】
一方、第２基材２０ａ上（液晶層１５側）には、その全面に渡って対向電極３１が設けられている（図２参照）。対向電極３１上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜３２が設けられている。対向電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００７０】
液晶層１５は、画素電極２７と対向電極３１との間で電界が生じていない状態で配向膜２８，３２によって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。以下、液晶装置１００の製造方法について説明する。
【００７１】
＜液晶装置、及び半導体装置の製造方法＞
図６は、液晶装置の製造方法を工程順に示すフローチャートである。図７〜図９は、液晶装置の製造方法のうち主に半導体装置の製造方法を示す模式断面図である。図１０は、図９（ｈ）に示す半導体装置のＡ−Ａ’線に沿う模式平面図ある。以下、液晶装置の製造方法、及び半導体装置の製造方法を、図６〜図１０を参照しながら説明する。
【００７２】
最初に、素子基板１０側の製造方法を説明する。まず、ステップＳ１１では、石英基板などからなる第１基材１０ａ上に、半導体装置としてのＴＦＴ３０を形成する。具体的には、図７（ａ）（第１ソースドレイン領域形成工程）に示すように、第１基材１０ａ上に、アルミニウムなどからなる下側遮光膜３ｃ（走査線）を成膜する。その後、周知の成膜技術を用いて、シリコン酸化膜などからなる下地絶縁層１１ａを成膜する。
【００７３】
次に、下地絶縁層１１ａ上に、半導体層３０ａにおけるデータ線側ソースドレイン領域３０ｓを形成する。まず、下地絶縁層１１ａ上にポリシリコン膜を成膜する。次に、例えば、Ｎ型のＴＦＴ３０を形成する場合、リン（Ｐ）イオン等のＮ型の不純物イオンを注入する。その後、パターニングしてデータ線側ソースドレイン領域３０ｓを形成する。
【００７４】
図７（ｂ）に示す工程（ゲート電極形成工程）では、ゲート電極３０ｇを形成する。まず、データ線側ソースドレイン領域３０ｓ、及び下地絶縁層１１ａ上に、ＮＳＧ膜（Non doped Silicate Glass）などからなる第１層間絶縁層１１ｂを形成する。次に、下地絶縁層１１ａ及び第１層間絶縁層１１ｂを貫通するコンタクトホールＣＮＴ１を形成する。
【００７５】
その後、コンタクトホールＣＮＴ１の中を埋めると共に、第１層間絶縁層１１ｂ上にポリシリコン膜（ゲート電極膜）を成膜する。その後、フォトリソグラフィ技術及びエッチング技術を用いてゲート電極３０ｇをパターニングする。ゲート電極３０ｇの厚みとしては、例えば、１．５μｍである。これにより、コンタクトホールＣＮＴ１を介して、ゲート電極３０ｇと下側遮光膜３ｃ（走査線）とが電気的に接続される。
【００７６】
図７（ｃ）に示す工程（開口孔形成工程）では、ゲート電極３０ｇに開口孔３５を形成する。具体的には、例えば、フォトリソグラフィ技術及びエッチング技術を用いて形成する。開口孔３５の直径は、例えば、０．５μｍ〜０．６μｍである。なお、ゲート電極３０ｇと開口孔３５は同時に形成することも可能である。
【００７７】
図８（ｄ）に示す工程（ゲート絶縁層形成工程）では、ゲート絶縁層１１ｇを形成する。具体的には、開口孔３５の側壁を含むゲート電極３０ｇ上、及び第１層間絶縁層１１ｂ上に、ゲート絶縁層１１ｇを形成する。ゲート絶縁層１１ｇの厚みは、例えば、８００Åである。
【００７８】
図８（ｅ）に示す工程では、開口孔３５と繋がるコンタクトホールＣＮＴ２を形成する。具体的には、例えば、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）によって第１層間絶縁層１１ｂにコンタクトホールＣＮＴ２を形成する。
【００７９】
図８（ｆ）に示す工程では、アモルファスシリコン膜（ＡＳｉ）３４（半導体膜）を成膜すると共に、データ線側ＬＤＤ領域３０ｓ１を形成する。まず、開口孔３５の中及びコンタクトホールＣＮＴ２の中に、アモルファスシリコン膜３４を成膜する。具体的には、例えば、ＣＶＤ法（Chemical Vapor Deposition：化学気相成長法）を用いて成膜する。
【００８０】
次に、基板に熱処理を施して、上記において注入したＰ（リン）をコンタクトホールＣＮＴ２内に拡散させる。これにより、コンタクトホールＣＮＴ２の中に、低濃度の不純物イオン領域であるデータ線側ＬＤＤ領域３０ｓ１が形成される。
【００８１】
図９（ｇ）に示す工程（不純物イオン注入工程）では、チャネル領域３０ｃ、画素電極側ＬＤＤ領域３０ｄ１、及び画素電極側ソースドレイン領域３０ｄを形成する。まず、チャネル領域３０ｃとなる領域にＢ（ボロン）等のＰ型の不純物イオンを注入する。この時、Ｂ濃度プロファイルが、チャネルの略中央あたりにピークがくるよう、注入エネルギーを調整する。
【００８２】
次に、チャネル領域３０ｃの上のアモルファスシリコン膜３４に、リン（Ｐ）イオン等のＮ型の不純物イオン（低濃度）を注入して、画素電極側ＬＤＤ領域３０ｄ１を形成する。この時、チャネルにＰが極力打ち込まれないように、Ｐ濃度プロファイルを、注入エネルギーによって調整する。その後、画素電極側ＬＤＤ領域３０ｄ１をレジストで覆い、画素電極側ＬＤＤ領域３０ｄ１の周囲のアモルファスシリコン膜３４に、リン（Ｐ）イオン等のＮ型の不純物イオン（高濃度）を注入して、画素電極側ソースドレイン領域３０ｄを形成する。
【００８３】
以上により、下層側から順に、データ線側ソースドレイン領域３０ｓ、データ線側ＬＤＤ領域３０ｓ１、チャネル領域３０ｃ、画素電極側ＬＤＤ領域３０ｄ１、及び画素電極側ソースドレイン領域３０ｄを有する半導体層３０ａが完成する。
【００８４】
図９（ｈ）に示す工程では、データ線６ａ、及び中継電極５１，５２を形成する。まず、画素電極側ＬＤＤ領域３０ｄ１、画素電極側ソースドレイン領域３０ｄ、及びゲート絶縁層１１ｇ上に、シリコン酸化膜などからなる第２層間絶縁層１１ｃを形成する。次に、フォトリソグラフィ技術及びエッチング技術を用いて、第２層間絶縁層１１ｃ、ゲート絶縁層１１ｇ、及び第１層間絶縁層１１ｂを貫通するコンタクトホールＣＮＴ３を形成し、第２層間絶縁層１１ｃを貫通するコンタクトホールＣＮＴ４を形成する。
【００８５】
次に、コンタクトホールＣＮＴ３、ＣＮＴ４の中を埋める共に第２層間絶縁層１１ｃ上に、アルミニウムなどの遮光性の導電部材を成膜し、導電部材をパターニングする。これにより、コンタクトホールＣＮＴ３と電気的に接続された中継電極５１及びデータ線６ａが形成され、コンタクトホールＣＮＴ４と電気的に接続された中継電極５２が形成される。以上により、ＴＦＴ３０が完成する。
【００８６】
続いて、図６を参照しながら説明する。ステップＳ１２では、画素電極２７を形成する。具体的には、ＴＦＴ３０上に、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、第３層間絶縁層１１ｄ、蓄積容量１６、第４層間絶縁層１１ｅを形成し、第４層間絶縁層１１ｅ上に画素電極２７を形成する。
【００８７】
ステップＳ１３では、配向膜２８を形成する。具体的には、画素電極２７が設けられた第４層間絶縁層１１ｅ上の全体に、酸化シリコンなどの無機材料を斜方蒸着することで、柱状構造物を有する配向膜２８を形成する。
【００８８】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、石英基板等の透光性材料からなる第２基材２０ａ上に、周知の成膜技術を用いて対向電極３１を形成する。
【００８９】
ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、対向基板２０が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【００９０】
ステップＳ３１では、素子基板１０上にシール材１４を塗布する。具体的には、例えば、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【００９１】
ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に、塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。
【００９２】
ステップＳ３３では、液晶注入口から構造体の内部に液晶を注入し、その後、液晶注入口を封止材で封止する。以上により、液晶装置１００が完成する。
【００９３】
なお、図１０にゲート電極３０ｇの開口孔３５付近の断面図を示す。図１０に示すように、チャネル領域３０ｃの周囲にゲート絶縁層１１ｇが配置され、ゲート絶縁層１１ｇの周囲にゲート電極３０ｇが配置されている、貫通型のＴＦＴ３０である。これによれば、平面視でのＴＦＴ３０の領域を小さくすることが可能となり、開口率を向上させることができる。また、縦方向にデータ線側ソースドレイン領域３０ｓや画素電極側ソースドレイン領域３０ｄが配置されているので、遮光性を向上させることができる。
【００９４】
＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図１１を参照しながら説明する。図１１は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
【００９５】
図１１に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００９６】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００９７】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００９８】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００９９】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【０１００】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１０１】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１０２】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０を用いているので、高い信頼性を得ることができる。
【０１０３】
なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【０１０４】
以上詳述したように、本実施形態のＴＦＴ３０、液晶装置１００、ＴＦＴ３０の製造方法、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【０１０５】
（１）本実施形態のＴＦＴ３０、液晶装置１００、ＴＦＴ３０の製造方法、及び液晶装置１００の製造方法によれば、柱状の半導体層３０ａの周囲を覆うように、ゲート絶縁層１１ｇとゲート電極３０ｇが配置され、半導体層３０ａの第１基材１０ａ側にデータ線側ソースドレイン領域３０ｓ及びデータ線側ＬＤＤ領域３０ｓ１が配置され、半導体層３０ａの第１基材１０ａ側と離れる側に画素電極側ＬＤＤ領域３０ｄ１及び画素電極側ソースドレイン領域３０ｄが配置される。このように、縦方向にゲート電極３０ｇを貫通するＴＦＴ３０で構成されるので、平面視でのＴＦＴ３０の領域を小さくすることが可能となり、開口率を向上させることができる。また、縦方向にデータ線側ソースドレイン領域３０ｓや画素電極側ソースドレイン領域３０ｄが配置されているので、遮光性を向上させることができる。また、ＬＤＤ領域３０ｓ１，３０ｄ１が配置されているので、チャネル領域３０ｃにリーク電流が流れることを抑えることができる。
【０１０６】
（２）本実施形態のＴＦＴ３０、液晶装置１００、ＴＦＴ３０の製造方法、液晶装置１００の製造方法によれば、ゲート電極３０ｇの上層に配置された第３層間絶縁層１１ｄに中継電極５１，５２を設けるので、これらの中継電極５１，５２に繋がる配線が第１基材１０ａ側から離れることになり、素子基板１０に高温処理を施す場合など、配線が断線するなどの不具合が発生することを抑えることができる。
【０１０７】
（３）本実施形態の電子機器によれば、上記した液晶装置１００を備えているので、表示品質の高い電子機器を提供することができる。
【０１０８】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１０９】
（変形例１）
上記したように、電気光学装置として液晶装置１００に適用することに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。
【符号の説明】
【０１１０】
３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜（走査線）、ＣＮＴ１，２，５，６…コンタクトホール、ＣＮＴ３…コンタクトホール（第１コンタクトホール）、ＣＮＴ４…コンタクトホール（第２コンタクトホール）、６ａ…データ線、１０…素子基板、１０ａ…第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層（第１絶縁層）、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｇ…ゲート絶縁層、１４…シール材、１５…電気光学層としての液晶層、１６…蓄積容量、１６ｂ…容量絶縁膜、１６ｃ…容量電極、１８…遮光膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域（ソース領域及びドレイン領域の他方）、３０ｄ１…画素電極側ＬＤＤ領域（第２ＬＤＤ領域）、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域（ソース領域及びドレイン領域の一方）、３０ｓ１…データ線側ＬＤＤ領域（第１ＬＤＤ領域）、３１…対向電極、３３…平坦化層、３５…開口孔、５１…第１電極としての中継電極、５２…第２電極としての中継電極、５３…中継電極、６５…外部接続用端子、１００…液晶装置、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2014216402.tif 000003
【図２】
2014216402.tif 000004
【図３】
2014216402.tif 000005
【図４】
2014216402.tif 000006
【図５】
2014216402.tif 000007
【図６】
2014216402.tif 000008
【図７】
2014216402.tif 000009
【図８】
2014216402.tif 000010
【図９】
2014216402.tif 000011
【図１０】
2014216402.tif 000012
【図１１】
2014216402.tif 000013