(57)【要約】【課題】より微細な回路パターンを実現できるはんだ回路基板の製造方法を提供する。【解決手段】プリント配線板上の導電性回路電極表面をレジストにより部分的に覆うレジスト形成工程と、前記導電性回路電極表面のうちレジストに覆われていない部分に粘着性を付与して粘着部を形成する粘着部形成工程と、前記粘着部にはんだ粉末を付着させるはんだ付着工程と、前記レジストを除去するレジスト除去工程と、前記プリント配線板を加熱してはんだ粉末を溶融させる第１の加熱工程と、を順次行う。【選択図】なし【特許請求の範囲】
【請求項１】
プリント配線板上の導電性回路電極表面をレジストにより部分的に覆うレジスト形成工程と、
前記導電性回路電極表面のうちレジストに覆われていない部分に粘着性を付与して粘着部を形成する粘着部形成工程と、
前記粘着部にはんだ粉末を付着させるはんだ付着工程と、
前記レジストを除去するレジスト除去工程と、
前記プリント配線板を加熱してはんだ粉末を溶融させる第１の加熱工程と、
を順次行うことを特徴とするはんだ回路基板の製造方法。
【請求項２】
プリント配線板上の導電性回路電極表面をレジストにより部分的に覆うレジスト形成工程と、
前記導電性回路電極表面のうちレジストに覆われていない部分に粘着性を付与して粘着部を形成する粘着部形成工程と、
前記レジストを除去するレジスト除去工程と、
前記粘着部にはんだ粉末を付着させるはんだ付着工程と、
前記プリント配線板を加熱してはんだ粉末を溶融させる第１の加熱工程と、
を順次行うことを特徴とするはんだ回路基板の製造方法。
【請求項３】
前記はんだ付着工程の直後に、
第２の加熱工程を設けることを特徴とする請求項１または２に記載のはんだ回路基板の製造方法。
【請求項４】
前記レジスト除去工程と前記第１の加熱工程との間に、
前記はんだ粉末にフラックスを塗布する工程を設けることを特徴とする請求項１〜３の何れか１項に記載のはんだ回路基板の製造方法。
【請求項５】
前記レジストがアルカリ現像型であり、
前記レジスト除去工程において、
アルカリ性液を用いて前記レジストを除去することを特徴とする請求項１〜４の何れか１項に記載のはんだ回路基板の製造方法。
【請求項６】
前記はんだ粉末がＳｎ−Ｐｂ系はんだ粉末であり、
第１の加熱工程における加熱温度が２００℃〜３５０℃の範囲内であり、
第２の加熱工程における加熱温度が１００℃〜１８０℃の範囲内であることを特徴とする請求項２〜５の何れか１項に記載のはんだ回路基板の製造方法。
【請求項７】
前記はんだ粉末がＳｎ−Ａｇ系はんだ粉末であり、
第１の加熱工程における加熱温度が２５０℃〜３５０℃の範囲内であり、
第２の加熱工程における加熱温度が１００℃〜１８０℃の範囲内であることを特徴とする請求項２〜５の何れか１項に記載のはんだ回路基板の製造方法。
【請求項８】
前記導電性回路電極が銅合金からなり、
前記粘着部形成工程において、
前記銅合金と、ベンゾトリアゾール系誘導体、ナフトトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体、ベンゾチアゾールチオ脂肪酸系誘導体との反応により、前記レジストに覆われていない部分に粘着性を付与することを特徴とする請求項１〜７の何れか１項に記載のはんだ回路基板の製造方法。
【請求項９】
請求項１〜８の何れか１項に記載のはんだ回路基板の製造方法を用いて作製したはんだ回路基板。
【請求項１０】
請求項９に記載のはんだ回路基板に、電子部品を載置する電子部品載置工程と、
前記はんだ粉末をリフローして前記電子部品の電極部分と前記はんだ回路基板とを接合する電子部品接合工程と、
を含むことを特徴とする電子部品の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法に関する。
【背景技術】
【０００２】
近年、プラスチック基板、セラミック基板、あるいはプラスチック等をコートした絶縁性基板上に、回路パターンを形成し、その回路パターン上に、ＩＣ素子、半導体チップ等の電子部品をはんだ接合した電子回路が実用化されている。
【０００３】
このような電子回路を製造する際に、電子部品のリード端子を、回路パターンの所定の部分に接合させる方法としては、基板上の導電性回路電極の表面に、予めはんだ層を形成しておき、そのはんだ層上の所定の部分にはんだペーストまたはフラックスを印刷した後、リード端子とはんだペーストの位置合わせをしながら電子部品をはんだ層上に載置して、リフローさせることによりはんだ接合を行う方法や、はんだ基板上に形成されたはんだ層とベアチップ側に形成された金のスタッドバンプを重ね合わせ加圧しながら加熱し、はんだを溶融させて実装するフリップチップボンダーによる実装が知られている。
【０００４】
最近では、電子製品の小型化に伴い、ファインピッチ化された基板上に、例えば１５０μｍピッチ以下のＦＣ（Ｆｌｉｐ  Ｃｈｉｐ）等のファインピッチの電子部品が搭載されている。そのため、基板上にファインピッチの精細な回路パターンが形成されたはんだ回路基板が望まれている。
【０００５】
上記の電子部品の接合方法では、はんだ膜による回路パターン（以降では、はんだ回路と記載する）を形成するために、メッキ法、ホットエアーレベラ（ＨＡＬ）法、あるいは、はんだ粉末のペーストを基板上に印刷して、そのペーストをリフローする方法等が用いられてきた。しかしながら、メッキ法では、はんだ層を厚くするのが困難であるため、電子部品の回路パターンへの接合強度が弱まり、電子部品が基板から剥がれてしまう虞があった。また、ＨＡＬ法、はんだペーストの印刷及びリフローを行う方法では、ファインピッチの回路パターンの形成が困難であった。
【０００６】
そこで、はんだ層の厚みを確保し、かつファインピッチ化に対応するはんだ回路を形成する方法として、例えば特許文献１には、プリント配線板上の金属回路露出部に、選択的に粘着性を付与した粘着部を形成し、その粘着部にはんだ粉末を付着させた後、プリント配線板を加熱し、はんだ粉末を溶融させてはんだ回路を形成する方法が開示されている。
【０００７】
上記のようにはんだ回路が形成されたはんだ回路基板を製造する際は、金属回路表面全体にはんだ層を形成する必要はない。即ち、はんだ層を形成するのは、金属回路の表面において電子部品を接合する部分のみでよく、その部分以外の金属回路の表面にはんだ層を形成すると、はんだ層の材料であるはんだ合金が無駄になる。
また、はんだ合金は溶融時に表面張力の影響で金属回路の幅が広い部分に移動するため、その部分のはんだ層厚が大きくなる。これにより、はんだ回路基板のはんだ層厚にばらつきが生ずると、はんだ層の形成工程後に行う電子部品の接合工程において、電子部品のリード端子と回路パターンとの接合強度にばらつきが生じる等の悪影響がある。
【０００８】
このため、特許文献１に記載のはんだ回路形成方法を用いてはんだ回路基板を製造する際には、金属回路電極の表面のうち電子部品を接合する箇所以外の部分をソルダーレジストで覆うことが多い。
【０００９】
具体的には、先ず、図１（ａ）に示すように、基板１の表面に金属からなる回路パターン２を形成し、図１（ｂ）に示すように、電子部品との接合箇所３を除く回路パターン２の表面をソルダーレジスト４で覆う。その後、図１（ｃ）に示すように、接合箇所３の回路パターン２の表面に粘着性を付与して粘着部５を形成する。続いて、図１（ｄ）に示すように、粘着部５にはんだ粉末６を付着させ、はんだ粉末６を溶融させることにより、図１（ｅ）に示すようにはんだ層７を形成し、はんだ回路基板８を製造する。
【００１０】
その後、図１（ｆ）に示すように、はんだ層７の上に、電子部品９の電極部１０との位置を合わせてフリップチップボンダーで加熱しながら加圧し、はんだ層７によるはんだ回路１１を溶解させ、図１（ｇ）に示すように、電子部品９がはんだ回路基板８の溶解後のはんだ回路１３に接合された実装基板１２を製造する。なお、電極部分１０に設けられた突起部はスタッドバンプと呼ばれ、はんだ層７との接合を安定化させるために設けられている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平７−７２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に記載のはんだ回路形成方法を用いてはんだ回路基板を製造する際に、はんだ回路のパターンを微細化するためには、図１（ｂ）に示すソルダーレジスト４のパターンも微細化する必要があるが、一般に使用されるソルダーレジストのパターンの微細化には限界があった。
また、通常図１（ｇ）に示す電子部品９とソルダーレジスト４の間に、電子部品９を固定するための樹脂を充てんするが、ファインピッチになると、電子部品９の電極部１０を小さくせざるを得ず、十分な間隔が取れにくい状態であった。
特に、電子部品としてベアチップを用いる際にファインピッチになると、ベアチップに形成するスタッドバンプの影響により電極部を２列以上に形成する必要があるが、これにより電子部品の電極部はますます小さくなり、電子部品と基板との間隔はますます取れにくい状態となっていた。
【００１３】
即ち、図１（ｂ），（ｅ）、に示す工程を実施するために、ソルダーレジストには、精度よくフォトリソグラフィー技術を適用できると同時に、はんだの溶融温度に耐えられる樹脂を用いる。はんだの溶融温度は通常、２００℃を超えるが、そのような温度に耐える樹脂の種類は限られており、その限られた種類の樹脂の中でフォトリソグラフィー技術による微細なパターニングに適用可能な樹脂は少なかった。
【００１４】
本発明は、上記問題点を解決し、はんだ層やはんだバンプを必要な微細部分のみ形成できる技術によるはんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法を提供することを課題とする。
【課題を解決するための手段】
【００１５】
本発明者は、上記課題を解決すべく鋭意努力検討した結果、本発明に到達した。即ち、本発明は下記に関する。
（１）プリント配線板上の導電性回路電極表面をレジストにより部分的に覆うレジスト形成工程と、前記導電性回路電極表面のうちレジストに覆われていない部分に粘着性を付与して粘着部を形成する粘着部形成工程と、前記粘着部にはんだ粉末を付着させるはんだ付着工程と、前記レジストを除去するレジスト除去工程と、前記プリント配線板を加熱してはんだ粉末を溶融させる第１の加熱工程と、を順次行うことを特徴とするはんだ回路基板の製造方法。
（２）プリント配線板上の導電性回路電極表面をレジストにより部分的に覆うレジスト形成工程と、前記導電性回路電極表面のうちレジストに覆われていない部分に粘着性を付与して粘着部を形成する粘着部形成工程と、前記レジストを除去するレジスト除去工程と、前記粘着部にはんだ粉末を付着させるはんだ付着工程と、前記プリント配線板を加熱してはんだ粉末を溶融させる第１の加熱工程と、を順次行うことを特徴とするはんだ回路基板の製造方法。
（３）前記はんだ付着工程の直後に、第２の加熱工程を設けることを特徴とする前項（１）または（２）に記載のはんだ回路基板の製造方法。
（４）前記レジスト除去工程と前記第１の加熱工程との間に、前記はんだ粉末にフラックスを塗布する工程を設けることを特徴とする前項（１）〜（３）の何れか１項に記載のはんだ回路基板の製造方法。
（５）前記レジストがアルカリ現像型であり、前記レジスト除去工程において、アルカリ性液を用いて前記レジストを除去することを特徴とする前項（１）〜（４）の何れか１項に記載のはんだ回路基板の製造方法。
（６）前記はんだ粉末がＳｎ−Ｐｂ系はんだ粉末であり、第１の加熱工程における加熱温度が２００℃〜３５０℃の範囲内であり、第２の加熱工程における加熱温度が１００℃〜１８０℃の範囲内であることを特徴とする前項（２）〜（５）の何れか１項に記載のはんだ回路基板の製造方法。
（７）前記はんだ粉末がＳｎ−Ａｇ系はんだ粉末であり、第１の加熱工程における加熱温度が２５０℃〜３５０℃の範囲内であり、第２の加熱工程における加熱温度が１００℃〜１８０℃の範囲内であることを特徴とする前項（２）〜（５）の何れか１項に記載のはんだ回路基板の製造方法。
（８）前記導電性回路電極が銅合金からなり、前記粘着部形成工程において、前記銅合金と、ベンゾトリアゾール系誘導体、ナフトトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体、ベンゾチアゾールチオ脂肪酸系誘導体との反応により、前記レジストに覆われていない部分に粘着性を付与することを特徴とする前項（１）〜（７）の何れか１項に記載のはんだ回路基板の製造方法。
（９）前項（１）〜（８）の何れか１項に記載のはんだ回路基板の製造方法を用いて作製したはんだ回路基板。
（１０）前項（９）に記載のはんだ回路基板に、電子部品を載置する電子部品載置工程と、前記はんだ粉末をリフローして前記電子部品の電極部分と前記はんだ回路基板とを接合する電子部品接合工程と、を含むことを特徴とする電子部品の実装方法。
【発明の効果】
【００１６】
本発明によれば、はんだ粉末を粘着部に付着させた後にレジストを除去し、又は、レジストを除去した後にはんだ粉末を粘着部に付着させ、その後にはんだ粉末を溶融させるので、はんだ溶融時には基板上にレジストが存在せず、耐熱性のレジストを使用する必要がない。従って、レジストの選択の幅を広げることができ、例えばファインピッチに最適なレジストを選択できる。これにより、ファインピッチ化したはんだ回路を形成できる。また、電子部品の実装部分にソルダーレジストが存在しないため、電子部品のスタッドバンプを低くできる。
【図面の簡単な説明】
【００１７】
【図１】従来のはんだ回路基板の製造方法を示す図であって、（ａ）〜（ｇ）は断面図である。
【図２】本発明の第一実施形態であるはんだ回路基板の製造方法を示す図であって、（ａ）〜（ｈ）は断面図である。
【図３】従来のはんだ回路基板の製造方法を示す図であって、（ａ）〜（ｃ）は断面図である。
【図４】本発明の実施形態であるはんだ回路基板の製造方法を示す図であって、（ａ）〜（ｃ）は断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態であるはんだ回路基板の製造方法について、図２を参照して説明する。なお、以下の説明で用いる図面は模式的なものであり、長さ、幅、および厚みの比率等は実際のものと同一とは限らない。
【００１９】
本実施形態のはんだ回路基板の製造方法（以降では、単に「製造方法」と記載する）は、プリント配線板上の導電性回路電極表面をレジストにより部分的に覆うレジスト形成工程と、導電性回路電極表面のうちレジストに覆われていない部分に粘着性を付与して粘着部を形成する粘着部形成工程と、粘着部にはんだ粉末を付着させるはんだ付着工程と、レジストを除去するレジスト除去工程と、プリント配線板を加熱してはんだ粉末を溶融する第１の加熱工程と、を少なくとも備えている。また、本実施形態の製造方法においては、はんだ付着工程の直後に、粘着部へのはんだ粉末の付着力を高めるための第２の加熱工程を備えている。さらに、本実施形態の製造方法においては、第１の加熱工程の後に、電子部品の電極部分とはんだ回路基板のはんだ回路とを接合する電子部品接合工程を備えている。以下、各工程について順次説明する。
【００２０】
予め、図２（ａ）に示すようなプリント配線板２３を用意する。プリント配線板２３としては、基板２４上に、金属等の導電性物質を用いて回路パターン（導電性回路電極）２５を形成した片面プリント配線板、両面プリント配線板、多層プリント配線板あるいはフレキシブルプリント配線板等を用いることができる。具体的には、プラスチック基板、プラスチックフィルム基板、ガラス布基板、紙基質エポキシ樹脂基板、セラミックス基板等に金属板を積層した基板、あるいは、金属基材にプラスチックまたはセラミックス等を被覆した絶縁基板が挙げられる。また、導電性物質としては、例えば銅あるいは銅合金が挙げられるが、これらに限定されず、後述する粘着性付与化合物により粘着性を付与できる物質であればよい。このような導電性物質には、銅の他に、例えばＮｉ、Ｓｎ、Ｎｉ−Ａｌ、はんだ合金等を含む物質がある。
【００２１】
［レジスト形成工程］
先ず、図２（ｂ）に示すように、プリント配線板２４の電子部品の接合箇所２６を除く回路パターン２５の表面２５ａをレジスト２７で覆う。後述するように、はんだ粉末を溶融させる前にレジスト２７を除去するため、レジスト２７にははんだの溶融温度に対して耐熱性を有するソルダーレジストを用いる必要はない。本実施形態の製造方法で用いるレジスト２７には、後に説明する粘着部形成工程において、回路パターン２５の表面２５ａのうち粘着性を付与しない部分を充分に保護できる性質を持ったレジストであり、かつ、粘着性付与化合物を変質させないレジストを用いる。即ち、レジスト２７には、はんだ粉末の溶融温度での耐熱性を有していなくとも、フォトリソグラフィー技術を用いた微細なパターニングに適用可能なレジストを用いることができる。これにより、基板２４上にファインピッチ化された微細なパターンの接合箇所２６を形成できる。
【００２２】
また、本実施形態の製造方法においては、回路パターン２５の表面２５ａで反応させる粘着性付与化合物を変質させないレジスト２７を用いることが好ましい。後に例示する粘着性付与化合物は耐アルカリ性を有するため、レジスト２７としては、アルカリ現像型の材質、即ちアルカリ可溶性樹脂からなるレジストを用いることが好ましい。このようなレジストとしては、例えばＰＶＡ系フォトレジスト、ポリオキシアルキレン系フォトレジスト、ポリエーテルエステル系フォトレジスト等が挙げられる。また、レジスト２７の現像液としては、例えばテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）、水酸化テトラブチルアンモニウム（ＴＢＡＨ）、アンモニウム塩等が挙げられる。
【００２３】
［粘着部形成工程］
次に、図２（ｃ）に示すように、電子部品の接合箇所（レジスト２７に覆われていない部分）２６の回路パターン２５の表面２５ａに粘着性を付与することにより、粘着部２８を形成する。具体的には、次に説明するように、接合箇所２６の回路パターン２５の表面２５ａにおいて粘着性付与化合物を反応させることにより、粘着部２８を形成できる。
【００２４】
本実施形態の製造方法においては、回路パターン２５をなす導電性物質に対して反応性の強い粘着性付与化合物を用いることが好ましい。導電性物質に銅を用いる場合は、好ましい粘着性付与化合物として、例えばベンゾトリアゾール系誘導体、ナフトトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸等が挙げられる。これらの粘着性付与化合物は、特に銅に対する反応性が強いが、他の導電性物質にも粘着性を付与することができる。
【００２５】
本実施形態の製造方法において好適に用いられるベンゾトリアゾール系誘導体は、一般式（１）で表される。
【００２６】
【化１】
2014204070.tif 000002
【００２７】
但し、一般式（１）のＲ１〜Ｒ４は、独立に水素原子、炭素数が１〜１６のアルキル基、アルコキシ基、Ｆ、Ｂｒ、Ｃｌ、Ｉ、シアノ基、アミノ基またはＯＨ基である。
一般式（１）で表されるベンゾトリアゾール系誘導体は、一般に、Ｒ１〜Ｒ４の炭素数が多くなる程、粘着性が強くなる。そのため、Ｒ１〜Ｒ４の炭素数は５〜１６であることが好ましい。
【００２８】
本実施形態の製造方法において好適に用いられるナフトトリアゾール系誘導体は、一般式（２）で表される。
【００２９】
【化２】
2014204070.tif 000003
【００３０】
但し、一般式（２）のＲ５〜Ｒ１０は、独立に水素原子、炭素数が１〜１６、好ましくは、炭素数が５〜１６のアルキル基、アルコキシ基、Ｆ、Ｂｒ、Ｃｌ、Ｉ、シアノ基、アミノ基またはＯＨ基である。
【００３１】
本実施形態の製造方法において好適に用いられるイミダゾール系誘導体は、一般式（３）で表される。
【００３２】
【化３】
2014204070.tif 000004
【００３３】
但し、一般式（３）のＲ１１、Ｒ１２は、独立に水素原子、炭素数が１〜１６のアルキル基、アルコキシ基、Ｆ、Ｂｒ、Ｃｌ、Ｉ、シアノ基、アミノ基またはＯＨ基である。
【００３４】
本実施形態の製造方法において好適に用いられるベンゾイミダゾール系誘導体は、一般式（４）で表される。
【００３５】
【化４】
2014204070.tif 000005
【００３６】
但し、一般式（４）のＲ１３〜Ｒ１７は、独立に水素原子、炭素数が１〜１６のアルキル基、アルコキシ基、Ｆ、Ｂｒ、Ｃｌ、Ｉ、シアノ基、アミノ基またはＯＨ基である。
【００３７】
一般式（３）及び一般式（４）で表されるイミダゾール系誘導体及びベンゾイミダゾール系誘導体についても、Ｒ１１〜Ｒ１７の炭素数が多くなる程、粘着性が強くなる。そのため、Ｒ１１〜Ｒ１７の炭素数は５〜１６であることが好ましい。
【００３８】
本実施形態の製造方法において好適に用いられるメルカプトベンゾチアゾール系誘導体は、一般式（５）で表される。
【００３９】
【化５】
2014204070.tif 000006
【００４０】
但し、一般式（５）のＲ１８〜Ｒ２１は、独立に水素原子、炭素数が１〜１６、好ましくは、炭素数が５〜１６のアルキル基、アルコキシ基、Ｆ、Ｂｒ、Ｃｌ、Ｉ、シアノ基、アミノ基またはＯＨ基である。
【００４１】
本実施形態の製造方法において好適に用いられるベンゾチアゾールチオ脂肪酸系誘導体は、一般式（６）で表される。
【００４２】
【化６】
2014204070.tif 000007
【００４３】
但し、一般式（６）のＲ２２〜Ｒ２６は、独立に水素原子、炭素数が１〜１６、好ましくは、炭素数が１または２のアルキル基、アルコキシ基、Ｆ、Ｂｒ、Ｃｌ、Ｉ、シアノ基、アミノ基またはＯＨ基である。
【００４４】
上記の粘着性付与化合物は水または酸性水に溶解させ、好ましくはｐＨ３〜４程度の微酸性に調整した状態で反応させることが好ましい。このような粘着性付与化合物溶液のｐＨの調整に用いる物質としては、導電性物質が金属であれば、例えば塩酸、硫酸、硝酸、リン酸等の無機酸、あるいは、蟻酸、酢酸、プロピオン酸、リンゴ酸、シュウ酸、マロン酸、コハク酸、酒石酸等の有機酸が挙げられる。
【００４５】
粘着性付与化合物を溶解させる際に、粘着性付与化合物の濃度は、溶解性、使用状況に応じて適宜設定すればよく、厳密に限定されるものではないが、全体として０．０５質量％〜２０質量％の範囲内とすることが好ましい。この範囲内の濃度に設定すると、粘着性付与化合物を扱い易くなる。一方、この範囲より低濃度にすると、粘着部２５の生成が不十分となるので好ましくない。
【００４６】
次に、粘着性付与化合物溶液に図２（ｂ）に示すプリント配線板２３を浸漬させる、あるいは、接合箇所２６の回路パターン２５の表面２５ａに粘着性付与化合物溶液を注液する。これにより、図２（ｃ）に示すように接合箇所２６の回路パターン２５の表面２５ａに粘着性が付与され、粘着部２８が形成される。
【００４７】
粘着性付与化合物を反応させる際の好適な温度は、粘着性付与化合物の濃度、導電性物質の種類などにより変わるため、特に限定されない。しかし、粘着性付与化合物を反応させる際の温度は、室温よりは若干高くする方が好ましく、３０℃〜６０℃の範囲とすることが好ましい。これにより、粘着部２８の生成速度、生成量が適切になる。
また、粘着性付与化合物を反応させる際の浸漬時間は、特に限定されないが、作業効率の点から５秒〜５分程度の範囲になるように、他の条件を調整することが好ましい。
なお、粘着部２８の生成速度、生成量等の生成効率がより高まる点から、粘着性付与化合物溶液中に濃度１００〜１０００ｐｐｍ程度の銅イオンを共存させることが好ましい。
【００４８】
続いて、粘着部２８を水洗し、乾燥させる。本実施形態の製造方法では、レジスト形成工程でファインピッチに対応するようにレジスト２７が微細にパターニングされているため、図２（ｃ）に示すように、ファインピッチ化された接合箇所２６の回路パターン２５の表面２５ａに粘着部２８が形成されたプリント配線板２９が得られる。
【００４９】
［はんだ付着工程］
次に、プリント配線板２９にはんだ粉末をふりかける等の方法により、はんだ粉末３０を粘着部２８に付着させる。その後、余分なはんだ粉末を除去すると、図２（ｄ）に示すプリント配線板３１が得られる。
【００５０】
本実施形態の製造方法において用いるはんだ粉末３０としては、例えばＳｎ−Ｐｂ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ−Ａｇ系、Ｓｎ−Ｐｂ−Ｂｉ系、Ｓｎ−Ｐｂ−Ｂｉ−Ａｇ系、Ｓｎ−Ｐｂ−Ｃｄ系のはんだ合金からなる粉末が挙げられる。また、最近の産業廃棄物におけるＰｂ排除の点から、はんだ粉末２６としては、Ｐｂを含まないＳｎ−Ｉｎ系、Ｓｎ−Ｂｉ系、Ｉｎ−Ａｇ系、Ｉｎ−Ｂｉ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｕ系、Ｓｎ−Ｂｉ−Ａｇ−Ｃｕ系、Ｓｎ−Ｇｅ系、Ｓｎ−Ｂｉ−Ｃｕ系、Ｓｎ−Ｃｕ−Ｓｂ−Ａｇ系、Ｓｎ−Ａｇ−Ｚｎ系、Ｓｎ−Ｃｕ−Ａｇ系、Ｓｎ−Ｂｉ−Ｓｂ系、Ｓｎ−Ｂｉ−Ｓｂ−Ｚｎ系、Ｓｎ−Ｂｉ−Ｃｕ−Ｚｎ系、Ｓｎ−Ａｇ−Ｓｂ系、Ｓｎ−Ａｇ−Ｓｂ−Ｚｎ系、Ｓｎ−Ａｇ−Ｃｕ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系のはんだ合金からなる粉末を用いることが好ましい。
【００５１】
はんだ粉末３０の金属組成としては、Ｓｎが６３質量％、Ｐｂが３７質量％の共晶はんだ（以下では、６３Ｓｎ／３７Ｐｂと記載する）を中心として、９６．５Ｓｎ／３．５Ａｇ、６２Ｓｎ／３６Ｐｂ／２Ａｇ、６２．６Ｓｎ／３７Ｐｂ／０．４Ａｇ、６０Ｓｎ／４０Ｐｂ、５０Ｓｎ／５０Ｐｂ、３０Ｓｎ／７０Ｐｂ、２５Ｓｎ／７５Ｐｂ、１０Ｓｎ／８８Ｐｂ／２Ａｇ、４６Ｓｎ／８Ｂｉ／４６Ｐｂ、５７Ｓｎ／３Ｂｉ／４０Ｐｂ、４２Ｓｎ／４２Ｐｂ／１４Ｂｉ／２Ａｇ、４５Ｓｎ／４０Ｐｂ／１５Ｂｉ、５０Ｓｎ／３２Ｐｂ／１８Ｃｄ、４８Ｓｎ／５２Ｉｎ、４３Ｓｎ／５７Ｂｉ、９７Ｉｎ／３Ａｇ、５８Ｓｎ／４２Ｉｎ、９５Ｉｎ／５Ｂｉ、６０Ｓｎ／４０Ｂｉ、９１Ｓｎ／９Ｚｎ、９６．５Ｓｎ／３．５Ａｇ、９９．３Ｓｎ／０．７Ｃｕ、９５Ｓｎ／５Ｓｂ、２０Ｓｎ／８０Ａｕ、９０Ｓｎ／１０Ａｇ、９０Ｓｎ／７．５Ｂｉ／２Ａｇ／０．５Ｃｕ、９７Ｓｎ／３Ｃｕ、９９Ｓｎ／１Ｇｅ、９２Ｓｎ／７．５Ｂｉ／０．５Ｃｕ、９７Ｓｎ／２Ｃｕ／０．８Ｓｂ／０．２Ａｇ、９５．５Ｓｎ／３．５Ａｇ／１Ｚｎ、９５．５Ｓｎ／４Ｃｕ／０．５Ａｇ、５２Ｓｎ／４５Ｂｉ／３Ｓｂ、５１Ｓｎ／４５Ｂｉ／３Ｓｂ／１Ｚｎ、８５Ｓｎ／１０Ｂｉ／５Ｓｂ、８４Ｓｎ／１０Ｂｉ／５Ｓｂ／１Ｚｎ、８８．２Ｓｎ／１０Ｂｉ／０．８Ｃｕ／１Ｚｎ、８９Ｓｎ／４Ａｇ／７Ｓｂ、８８Ｓｎ／４Ａｇ／７Ｓｂ／１Ｚｎ、９８Ｓｎ／１Ａｇ／１Ｓｂ、９７Ｓｎ／１Ａｇ／１Ｓｂ／１Ｚｎ、９１．２Ｓｎ／２Ａｇ／０．８Ｃｕ／６Ｚｎ、８９Ｓｎ／８Ｚｎ／３Ｂｉ、８６Ｓｎ／８Ｚｎ／６Ｂｉ、８９．１Ｓｎ／２Ａｇ／０．９Ｃｕ／８Ｚｎ等が挙げられる。また、はんだ粉末３０は、異なる金属組成のはんだ粉末を２種類以上混合したものであってもよい。
【００５２】
本実施形態の製造方法におけるはんだ粉末３０の平均粒径は、日本工業規格（ＪＩＳ）で定められている規格をふまえて適宜設定すればよい。なお、ＪＩＳでは一般に、はんだ粉末の粒径に関して、ふるい分けにより６３〜２２μｍ、４５〜２２μｍ及び３８〜２２μｍ等の規格が定められている。
【００５３】
［第２の加熱工程］
本実施形態の製造方法では、図２（ｄ）に示す粘着部形成工程の直後に第２の加熱工程を設けるのが好ましい。第２の加熱工程は、粘着部２８へのはんだ粉末３０の付着力を高めるための工程である。従って、第２の加熱工程を行うことにより、第２の加熱工程以降の各工程において、はんだ粉末３０が粘着部２８から脱離し難くなる。
【００５４】
上述のように、導電性物質として銅を用いるとともに、粘着性付与化合物としてナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸等を用いる場合は、本工程におけるプリント配線板３１の加熱温度を１００〜１８０℃の範囲内とし、加熱時間を３０〜１２０秒の範囲内とすることが好ましい。この条件により、粘着部２８の付着力がより高められる。
【００５５】
［レジスト除去工程］
次に、プリント配線板３１のレジスト２７を剥離する。レジスト２７の剥離液の種類は、はんだ粉末３０と粘着部２８を溶解及び変質させないものであれば、特に限定されない。また、上述のように、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸等を粘着性付与化合物として用いる場合は、これらの粘着性付与化合物を変質させない剥離液を用いる。このような剥離液としては、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）、水酸化ナトリウム水溶液、水酸化テトラブチルアンモニウム（ＴＢＡＨ）、アンモニウム塩等のアルカリ性剥離液が挙げられる。
【００５６】
本工程により、図２（ｅ）に示すように、レジスト２７を剥離したプリント配線板３２を得る。レジスト形成工程及び粘着部形成工程において、ファインピッチ化された微細なパターンの粘着部２８が形成されるため、プリント配線板３２には、はんだ粉末３０がファインピッチで形成される。
【００５７】
なお、本実施形態の製造方法では、粘着部形成工程の後にレジスト除去工程を行い、その後にはんだ付着工程を行ってもよい。このような製造方法でもプリント配線板３２が得られる。
また、本実施形態の製造方法では、レジスト除去工程と次に説明する第１の加熱工程との間に、はんだ粉末３０にフラックスを塗布する工程を設けてもよい。この工程により、第１の加熱工程におけるはんだ粉末３０の溶融性を高めることができる。はんだ粉末３０に塗布するフラックスとしては、ロジン等を用いることができる。
【００５８】
［第１の加熱工程］
次に、プリント配線板３２のはんだ粉末３０を溶融させて、図２（ｆ）に示すように接合箇所２６の回路パターン２５の表面２５ａにはんだ層３３を形成したはんだ回路基板３４を得る。はんだ層３３は、後にはんだ回路を構成するものである。
【００５９】
はんだ粉末３０を溶融させる際の加熱温度及び加熱時間は、はんだ粉末３０の合金組成及び粒径を勘案して適宜設定すればよい。例えば、はんだ粉末３０として９１Ｓｎ／９Ｚｎ、８９Ｓｎ／８Ｚｎ／３Ｂｉ、８６Ｓｎ／８Ｚｎ／６Ｂｉ等のＳｎ−Ｚｎ系のはんだ合金からなる粉末を用いる場合、加熱温度を２１０〜２３０℃、好ましくは、２１０〜２２０℃、加熱時間を３０〜６０秒、好ましくは、３０〜４０秒とすることが好ましい。なお、他の合金系のはんだ粉末３０を用いた場合の加熱温度は、はんだ合金の融点に対して＋２０〜＋５０℃、好ましくは、合金の融点に対して＋２０〜＋３０℃とすることが好ましい。通常は、加熱温度を２００℃〜３５０℃の範囲内とし、加熱時間を上記と同様の範囲に設定すればよい。このような条件により、はんだ粉末３０が良好に溶融される。また、本工程でははんだ粉末３０の表面張力と粘着部２８の付着力により、粘着部２８からほとんど拡がることなく、適度なはんだ厚のはんだ層３３が形成される。
【００６０】
［電子部品接合工程］
次に、電子部品３５としてファインピッチのベアチップを実装する場合はフリップチップボンダー等を用いて、図２（g）に示すように、はんだ層３３とベアチップの電極上に形成されたバンプ３６との位置を合わせ、加熱しながら加圧する。この工程により、図２（h）に示すように、はんだが溶融しはんだ回路３７に接続された実装基板３８を得る。
【００６１】
図２（ｇ）及び図２（h）に示す電子部品３５として抵抗器、コンデンサ、トランス、インダクタンス、フィルタ、発振子・振動子等を用いて電子部品３５とはんだ回路基板３４とを接合する方法としては、例えば表面実装技術（ＳＭＴ）を用いることができる。ＳＭＴでは、先ず、はんだペーストをスクリーン印刷法により回路パターン２５の表面２５ａの接合箇所２６に塗布する。次いで、チップ部品やＱＦＰなどの電子部品３５を不図示のはんだペースト上に載置し、リフロー熱源により一括してはんだ接合を行う。このようなリフロープロセスにおけるリフロー熱源には、熱風炉、赤外線炉、蒸気凝縮はんだ付け装置、光ビームはんだ付け装置等を用いることができる。
【００６２】
上記のリフローのプロセスの条件は、はんだ粉末３０及びはんだペーストの金属組成により異なるため、その金属組成を勘案して適宜設定すればよい。例えば、はんだ粉末３０及びはんだペーストとして９１Ｓｎ／９Ｚｎ、８９Ｓｎ／８Ｚｎ／３Ｂｉ、８６Ｓｎ／８Ｚｎ／６Ｂｉ等のＳｎ−Ｚｎ系のはんだ合金を用いる場合は、プレヒートとリフローの２段工程を行うことが好ましい。このような２段工程における各工程の条件は、プレヒート温度を１３０〜１８０℃、好ましくは、１３０〜１５０℃、プレヒート時間を６０〜１２０秒、好ましくは、６０〜９０秒とすることが好ましい。また、リフロー温度を２１０〜２３０℃、好ましくは、２１０〜２２０℃、リフロー時間を３０〜６０秒、好ましくは、３０〜４０秒とすることが好ましい。なお、他の合金系のはんだ粉末３０及びはんだペーストにおけるリフロー温度は、用いる合金の融点に対して＋２０〜＋５０℃、好ましくは、合金の融点に対して＋２０〜＋３０℃とし、他のプレヒート温度、プレヒート時間、リフロー時間は上記と同様の範囲とすればよい。
【００６３】
上記のリフロープロセスは窒素中、大気中のいずれの雰囲気で行ってもよい。窒素中でのリフローを行う場合は、酸素濃度を５体積％以下、好ましくは０．５体積％以下とすることで、大気中でのリフローを行う場合よりもはんだ層３３へのはんだペーストの濡れ性を向上させ、かつ、はんだボールの発生を抑えて、安定した処理を行うことができる。
【００６４】
リフロープロセス後に、はんだ回路基板３４を冷却することで表面実装が完了する。このようなＳＭＴによる電子部品の接合は、プリント配線板２４の両面に対して行ってもよい。
【００６５】
上記説明したように、本実施形態のはんだ回路基板の製造方法によれば、粘着部形成工程と第１の加熱工程との間に、レジスト除去工程を行うため、回路パターン２５の表面２５ａの接合箇所２６に塗布したはんだ粉末３０を溶融させる前にレジスト２７を除去できる。これにより、レジスト形成工程において、はんだの溶融温度に対して耐熱性を有していなくとも、微細なパターニングを行うフォトリソグラフィー技術に適用可能なレジスト２７を用いることができる。そして、２０μｍレベルの微細なパターンでレジスト２７をパターニングできる。その結果、プリント配線板２３の回路パターン２５の表面２５ａのレジストに覆われない部分、即ち電子部品の接合箇所２６がファインピッチ化され、接合箇所２６に順次形成する粘着部２８とはんだ粒子３０のパターンもファインピッチ化される。同時に、はんだの使用量も最小限に抑えられる。このようにして、第１の加熱工程完了時には、ファインピッチに対応する微細なパターンのはんだ層３３が形成されたはんだ回路基板３４が得られる。
【００６６】
次に、電極間に電極部を有するファインピッチ化されたベアチップの接合工程について説明する。２列の電極が形成されたベアチップでは、通常は、図３（a）のはんだ回路基板１７を形成し、図３（ｂ）に示すように、回路パターンを覆うように形成されたはんだバンプ１５の上に電子部品１８の電極部分に形成されたスタッドバンプ１９との位置を合わせつつ、フリップチップボンダーで加熱しながら加圧する。加熱・加圧条件及び、位置ずれにもよるが、電極１６の間隔が狭いことから、図３（ｂ）に示すように、はんだが隣接する電極１６に接する場合がある。この時はんだを完全に溶融すると、図３（ｃ）に示すはんだ回路２０を有する実装基板２２を得られるが、一部で電極２１のようにブリッジすることがある。
これに対し、本実施形態の製造方法では、基板３９上の回路パターン４０の電極表面に１つおきにレジスト層（図示略）を形成することで、電極の１つおきにはんだ層を形成した図４（a）に示すはんだ回路基板４２を作製することができる。このはんだ回路基板４２のはんだ層を形成した電極４１と電子部品４３の電極部４４を、図４（ｂ）に示すようにフリップチップボンダー用いて加熱しながら加圧すれば、図４（c）に示すようにはんだが溶融してはんだ回路４５に接続された、ブリッジの発生がない実装基板４６が得られる。
【００６７】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【実施例】
【００６８】
以下、実施例により本発明を説明するが、本発明はこれらに限定されるものではない。
【００６９】
（実施例）
導電性物質に銅を用いてプリント配線板（以降では、単に「プリント配線板」と記載する）を作製した。導電性物質からなるプリント配線板の回路パターンの線幅は２５μｍ、で最も狭い回路パターンの間隔は２５μｍとした。このプリント配線板にフォトレジスト（型番：Ｈ−７０３４、日立化成株式会社製）を貼り付けた基板を準備した。フォトマスクを用いてプリント配線板を紫外線露光した後、アルカリ性現像たとえば１％炭酸ナトリウム水溶液を用いてプリント配線板をパターニングした。導電性回路電極表面でレジストに覆われていない領域は、１電極おきにサイズを２５×８０μｍとした。
【００７０】
粘着性付与化合物溶液として、一般式（３）のＲ１２のアルキル基がＣ１１Ｈ２３、Ｒ１１が水素原子であるイミダゾール系化合物の２質量％水溶液を、酢酸によりｐＨ約４に調整したものを用いた。このイミダゾール系化合物水溶液を４０℃に加温し、塩酸水溶液により前処理したプリント配線板を３分間浸漬した後、レジストの開口領域に粘着部を形成した。
【００７１】
次いで、プリント配線板を水洗した後、乾燥させた。このプリント配線板に平均粒径が約１０μｍ、合金組成６３Ｓｎ／３７Ｐｂのはんだ粉末をふりかけ、軽くブラッシングして粘着部に選択的に付着させた。その後、プリント配線板を１２０℃で１０分間加熱後、プリント配線板表面に形成されたフォトレジストは、アルカリ性剥離液３％水酸化ナトリウム水溶液を用いて剥離した。プリント配線板のはんだ粉末配置部分に重合ロジンを塗布した後、プリント配線板を、２４０℃のオーブンに入れ、はんだ粉末を溶融させた。続いて、銅からなる回路パターンのはんだ粉末付着部分に、約１０μｍの共晶はんだ層を形成したはんだ回路基板を得た。
【００７２】
次に、はんだバンプを形成したプリント基板をフリップチップボンダーに設置して１６０℃に加熱した。ベアチップの電極（ピッチ：１００μｍ）にスタッドバンプ（直径５０μｍ×高さ８０μｍ）を形成したチップの電極をプリント基板の電極に合わせるようにベアチップを２３０℃に加熱しながら、実装した。
【００７３】
（比較例）
プリント配線板としてフォトレジストを貼り付けていない基板を使用し、回路パターンをレジストで覆わずに粘着性を付与し、ハンダ粉末を付着させた。他は実施例と同様の工程及び条件によってプリント基板にベアチップを実装した。
【００７４】
（実施例及び比較例における評価）
上記の工程によりベアチップを実装したはんだ回路基板において、表１に示すように、実施例と比較例の双方で同程度のバンプ高さを有する微小バンプを形成できた。またフリップチップ実装においては、プリント配線板上にフォトレジストを形成した実施例の実装基板は良好であったが、プリント配線板上にフォトレジストを形成しなかった比較例の実装基板にはブリッジの発生が認められた。
【００７５】
【表１】
2014204070.tif 000008
【００７６】
上記説明した実施例では、はんだ粉末を粘着部に付着させた後にフォトレジストを除去し、その後にはんだ粉末を溶融させるので、はんだ溶融時には基板上にレジストが存在せず、耐熱性のレジストを使用する必要がない。従って、本発明によれば、表１に示す評価結果からもわかるようにファインピッチ化した良好なはんだ回路を形成でき、電子部品のスタッドバンプを低くできることを確認した。
【符号の説明】
【００７７】
２，２５，４０…回路パターン（導電性回路電極）、３，２６…接合箇所（レジストに覆われていない部分）、４，２７…レジスト、５，２８…粘着部、６，３０…はんだ粉末、８，１２，２３，２９，３１，３２，３４，３８…プリント配線板、２５ａ…表面、１７，３４…はんだ回路基板
【図１】
2014204070.tif 000009
【図２】
2014204070.tif 000010
【図３】
2014204070.tif 000011
【図４】
2014204070.tif 000012