(57)【要約】【課題】受信装置等に好適であって、良質な半導体装置を提供することができる。【解決手段】多段能動フィルタ１０は、前段側のバイカッドフィルタＬＰＦ１、後段側のＬＰＦ２を備える。バイカッドフィルタＬＰＦ１、ＬＰＦ２に含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、バイカッドフィルタＬＰＦ１は、入力部を構成する第１抵抗Ｒ１の抵抗値がスケーリング前以下となるようスケーリングされ、バイカッドフィルタＬＰＦ２は、このバイカッドフィルタＬＰＦ２に含まれる容量Ｃ１、Ｃ２の面積がスケーリング前以下となるようスケーリングされている。【選択図】図２
2014204286.tif 000002
【特許請求の範囲】
【請求項１】
バイカッドフィルタを２つ備える多段能動フィルタであって、
第１バイカッドフィルタと、
前記第１バイカッドフィルタの後段に設けられる第２バイカッドフィルタと、を有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１のバイカッドフィルタは、入力部を構成する第１抵抗の抵抗値がスケーリング前以下となるようスケーリングされ、
前記第２のバイカッドフィルタは、当該第２のバイカッドフィルタに含まれる容量の面積がスケーリング前以下となるようスケーリングされている、多段能動フィルタ。
【請求項２】
バイカッドフィルタを２つ備える多段能動フィルタであって、
第１バイカッドフィルタと、
前記第１バイカッドフィルタの後段に設けられる第２バイカッドフィルタと、を有し、
前記第１及び第２バイカッドフィルタは、それぞれ、
第１積分器及びこれに接続された第２積分器と、
バイカッドフィルタの入力部を構成する第１抵抗とを有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１及び第２積分器は、それぞれ、出力が帰還容量を介して入力へ帰還される完全積分器又は出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器のいずれかであって、
前記第１バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量の容量値が異なるようにスケーリングされており、
前記第２バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量とが等しくなるようスケーリングされている、多段能動フィルタ。
【請求項３】
前記第１バイカッドフィルタ及び前記第２バイカッドフィルタに加え、さらにローパスフィルタ及び／又はバイカッドフィルタを１以上有する、請求項１多段能動フィルタ。
【請求項４】
前記第１バイカッドフィルタをＮ段（Ｎは１以上の整数）、前記第２バイカッドフィルタをＭ段（Ｍは、１以上の整数）備える、請求項１記載の多段能動フィルタ。
【請求項５】
前記第２バイカッドフィルタの後段にディジタルフィルタを有する、請求項１項記載の多段能動フィルタ。
【請求項６】
無線信号が入力される増幅回路と、
前記増幅回路と容量を介して接続されるパッシブミキサと、
前記パッシブミキサを構成するトランジスタのスイッチをオンオフする局発平衡信号を増幅する局発増幅回路と、
前記パッシブミキサの出力信号が入力される低域通過フィルタと、
前記低域通過フィルタの出力が入力される２段能動フィルタとを有し、
前記２段能動フィルタは、
第１バイカッドフィルタと、
前記第１バイカッドフィルタの後段に設けられる第２バイカッドフィルタと、を有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１のバイカッドフィルタは、入力部を構成する第１抵抗の抵抗値がスケーリング前以下となるようスケーリングされ、
前記第２のバイカッドフィルタは、当該第２のバイカッドフィルタに含まれる容量の面積がスケーリング前以下となるようスケーリングされている、受信装置。
【請求項７】
前記第１及び第２バイカッドフィルタは、それぞれ、
第１積分器及びこれに接続された第２積分器と、
バイカッドフィルタの入力部を構成する第１抵抗とを有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１及び第２積分器は、それぞれ、出力が帰還容量を介して入力へ帰還される完全積分器又は出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器のいずれかであって、
前記第１バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量の容量値が異なるようにスケーリングされており、
前記第２バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量とが等しくなるようスケーリングされている、請求項６記載の受信装置。
【請求項８】
前記第１及び第２バイカッドフィルタは、それぞれ、
出力が帰還容量を介して入力へ帰還される完全積分器からなる第１積分器と、
前記第１積分器に接続され、出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器からなる第２積分器と、
バイカッドフィルタの入力部を構成する第１抵抗とを有する、請求項６記載の無線信号処理回路。
【請求項９】
前記パッシブミキサは、前記無線信号及び前記局発信号を、それらの差周波数成分と和周波数成分の２つの電流成分の和に変換し、
前記低域通過フィルタは、前記２つの電流成分の和を、前記無線信号と前記局発信号との差周波数成分の電圧に変換して前記２段能動フィルタに入力する、請求項６項記載の無線信号処理回路。
【請求項１０】
カットオフ周波数の低い変調信号を前記無線信号として受信した際に前記第２のバイカッドフィルタをバイパスするスイッチ回路を更に有する、請求項６項記載の無線信号処理回路。
【請求項１１】
前記第１バイカッドフィルタ及び前記第２バイカッドフィルタに加え、さらにローパスフィルタ及び／又はバイカッドフィルタを１以上有する、請求項６項記載の無線信号処理回路。
【請求項１２】
前記第１バイカッドフィルタをＮ段（Ｎは１以上の整数）、前記第２バイカッドフィルタをＭ段（Ｍは、１以上の整数）備える、請請求項６項記載の無線信号処理回路。
【請求項１３】
前記２段能動フィルタの後段に、アナログ‐ディジタル変換器を更に備える、請求項６項記載の無線信号処理回路。
【請求項１４】
前記アナログ‐ディジタル変換器の後段に、ディジタルフィルタを更に備える、請求項１３記載の無線信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多段能動フィルタ、及び受信装置に関する。
【背景技術】
【０００２】
携帯電話等に使用される無線信号処理回路を、個別部品で構成する方法は、一般にスーパーヘテロダイン方式と呼ばれる。
【０００３】
これに対し、外付けのＳＡＷフィルタ又は誘電体フィルタ等を不要とする無線信号処理方式として、ゼロＩＦ方式又は低ＩＦ方式と呼ばれる方式の基本原理が非特許文献１に記載されている。
【０００４】
また、特許文献１には、ゼロＩＦ方式又は低ＩＦ方式の受信装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１４２３７３号公報
【非特許文献】
【０００６】
【非特許文献１】Aarno Parssinen著、Direct conversion receivers in wide-band systems, Kluwer Academic Publishers
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発明者らは、受信装置等に用いられる半導体装置の開発に際し、様々な課題を見出した。本願で開示される各実施の形態は、例えば受信装置等に好適な半導体装置を提供する。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態に係る半導体装置は、２段のバイカッドフィルタからなるチャネルフィルタを備えている。
【発明の効果】
【００１０】
一実施の形態によれば、例えば受信装置等に好適であって、良質な半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】ダイレクト・コンバージョン・ＷＣＤＭＡ(登録商標)・レシーバーを示すブロック図である。
【図２】本発明の実施の形態にかかる多段能動フィルタを構成するバイカットフィルタを示す回路図である。
【図３】図２に示すバイカッドフィルタにおいて、ＧＢＱ＝１、Ｑ＝２、ω０＝１の周波数特性を示すグラフ図である。
【図４】図２に示すバイカッドフィルタにおいて、ＧＢＱ＝１、Ｑ＝０.５、ω０＝１の周波数特性を示すグラフ図である。
【図５】ＧＢＤ、ω０、Ｑがスケーリングの前後で不変のスケーリング条件を示す図である。
【図６】図３の結果に、スケーリング後の入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの伝達関数を合わせて示すグラフ図である。
【図７】図４の結果に、スケーリング後の入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの伝達関数を合わせて示すグラフ図である。
【図８】バイカッドフィルタでシミュレーションを行う際の素子定数を示す図である。
【図９】図８に示す素子定数を用いて、図２に示すバイカッドフィルタを構成し、入力換算雑音レベルのシミュレーションを行った結果を示すグラフ図である。
【図１０】本発明の実施の形態１にかかる２段能動フィルタを示す図である。
【図１１】本発明の実施の形態の変形例１にかかる多段能動フィルタを示す図である。
【図１２】本発明の実施の形態１を奇数段で構成する際に適用される１次のローパスフィルタの一例を示す回路図である。
【図１３】本発明の実施の形態の変形例２にかかる多段能動フィルタを示す図である。
【図１４】本発明の実施の形態２にかかる受信装置を示す回路図である。
【図１５】本発明の実施の形態３にかかる受信装置を示す回路図である。
【図１６】特許文献１記載の容量バンクを示す回路図である。
【発明を実施するための形態】
【００１２】
以下、具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１３】
無線信号処理回路は、アンテナから受信した高周波信号を、高い品質（低雑音、所望信号帯域以外の帯域の信号を抑圧等）でより低い周波数帯の信号に変換する回路である。本実施の形態にかかる多段能動フィルタ、無線処理回路及び受信装置は、例えば携帯電話等に使用されることができるが、この場合、無線信号処理回路を構成する、信号を増幅する増幅器、信号の周波数を変換するミキサ、及び信号の所望の帯域のみ通過させるフィルタ等は、１つの半導体チップへ内蔵することにより小型化及び低コスト化が図られる。
【００１４】
ところで、これらの機能ブロックを１つの半導体チップへ内蔵する場合であっても、所望以外の帯域の信号を抑圧するＳＡＷ（表面弾性波：Surface Acoustic Wave）フィルタ、又は誘電体フィルタ等のフィルタ回路は、半導体チップに内蔵することはできない（スーパーヘテロダイン方式）。
【００１５】
したがって、無線信号処理回路をスーパーヘテロダイン方式により半導体チップで構成すると、半導体チップ外部にＳＡＷフィルタ又は誘電体フィルタ等を外付けする必要が生じる。このため、部品点数及び実装面積等が増大してしまう。
【００１６】
そこで、本願発明者等は先に、半導体チップ間の部品定数の絶対値はばらつくが、１つの半導体チップ内での部品定数の相対値は高精度に一致する、という半導体回路の長所を利用し、ＳＡＷフィルタ又は誘電体フィルタ等が不要である無線信号処理回路方式を提案している（特許文献１参照）。これは、ゼロＩＦ方式又は低ＩＦ方式等と呼ばれるものである。いずれも外付けのＳＡＷフィルタ又は誘電体フィルタ等を必要とせず、所望の帯域以外の帯域に存在する信号の抑圧は半導体へ内蔵可能なフィルタで行なうことができる。なお、無線方式、又はシステム的な要求により、一部のフィルタを外付けする必用が生ずることもある。
【００１７】
ゼロＩＦ方式又は低ＩＦ方式等の基本原理は、例えば、非特許文献１に記載されている。ゼロＩＦ方式、低ＩＦ方式には、１つの信号をＩ成分とＱ成分の２つの成分に分解して処理するという共通の動作的な特徴がある。同一の周波数で９０度異なる位相を有する２つの局部発振信号と、Ｉ成分とＱ成分とに分解したい信号を直交ミキサに入力することにより、当該信号をＩ成分とＱ成分に分解することができる。
【００１８】
このミキサの後段に可変利得増幅回路と所望のチャネル帯域のみを通過させるチャネルフィルタが設けられる。チャネルフィルタは、抵抗及び容量を演算増幅器等のトランジスタ回路と組み合わせて実現するフィルタ回路（以下、能動フィルタという。）等で実現することができ、このチャネルフィルタ回路により、所望チャネルの隣接チャネル、隣々接チャネル等所望チャネル以外に存在する信号を抑圧することができる。
【００１９】
しかしながら、特許文献１に記載のチャネルフィルタは，その前段に用いられる回路の利得が高い場合，使用するバイカッドフィルタにそれぞれ含まれる２段の積分器の間にある内部節点における利得が大きくなりすぎ、信号が飽和してしまい、正しいフィルタリングの結果を得ることができなくなる場合がありえる。
【００２０】
さらに、このような利得の信号のカットオフ周波数は、受信する変調信号によりある決まった値となる。例えばＧＳＭ（登録商標）（Global System for Mobile Communications）では、１４０ｋＨｚ、ＷＣＤＭＡ（Wideband Code Division Multiple Access）では、２ＭＨｚ等の固定の値を用いてきたが、ＬＴＥ（Long Term Evolution）では、例えば７００ｋＨｚ、１.５ＭＨｚ、２.５ＭＨｚ、５ＭＨｚ、１０ＭＨｚ、７.５ＭＨｚ、及び１０ＭＨｚの６種類が使用される。すなわち、カットオフ周波数を広範囲で可変する必要がある。
【００２１】
ここでは先ず、本実施の形態にかかる受信装置の一例であるダイレクト・コンバージョン・ＷＣＤＭＡ・レシーバーについて説明する。図１は、ダイレクト・コンバージョン・ＷＣＤＭＡ・レシーバーを示すブロック図である。図１に示すように、ダイレクト・コンバージョン・ＷＣＤＭＡ・レシーバー（以下、受信装置という。）１０１は、アンテナ１０１、バンドパスフィルタ(ＢＰＦ)１０２、低雑音増幅器(ＬＮＡ)１０３、Ｉ信号ミキサ１０４、第１チャンネル選択フィルタ１０５、第１増幅器１０６、Ｑ信号ミキサ１０７、第２チャンネル選択フィルタ１０８、第２増幅器１０９、９０度移相器１１０、ＲＦ電圧制御発振器(ＶＣＯ)１１１を具備する。また、その後段には、アナログ−ディジタル変換器及びディジタルフィルタ等を備えるディジタル信号処理部１１２を備える。
【００２２】
この受信装置１は、低雑音増幅器１０３、Ｉ信号ミキサ１０４、第１チャンネル選択フィルタ１０５、第１増幅器１０６、Ｑ信号ミキサ１０７、第２チャンネル選択フィルタ１０８、第２増幅器１０９、９０度移相器１１０、ＲＦ電圧制御発振器１１１は、携帯電話端末に搭載される半導体集積回路の半導体チップに集積化されている。
【００２３】
ＲＦ電圧制御発振器(ＶＣＯ)１１１と９０度移相器１１０とによって、９０度の位相差を持つＩローカル信号とＱローカル信号とがＩ信号ミキサ１０４とＱ信号ミキサ１０７とにそれぞれ供給される。
【００２４】
アンテナ１０１によって受信されたＷＣＤＭＡ方式によるＲＦ受信信号はバンドパスフィルタ１０２を介して低雑音増幅器１０３の入力端子に供給され、低雑音増幅器１０３のＲＦ受信増幅信号は直交ダウンコンバージョンミキサーを構成するＩ信号ミキサ１０４とＱ信号ミキサ１０７にそれぞれ供給される。Ｉ信号ミキサ１０４から生成されるＩベースバンド信号は第１チャンネル選択フィルタ１０５と第１増幅器１０６に供給される一方、Ｑ信号ミキサ１０７から生成されるＱベースバンド信号は第２チャンネル選択フィルタ１０８と第２増幅器１０９とに供給される。
【００２５】
この受信装置１０１には、ベースバンドプロセッサ（図示せず）から３ビットのベースバンド信号帯域選択信号が供給され、これに応じて、第１、第２チャンネル選択フィルタ１０５、１０８のカットオフ周波数は、７００ｋＨｚ、１．５ＭＨｚ、２．５ＭＨｚ、５．０ＭＨｚ、７．５ＭＨｚ又は１０ＭＨｚに設定される。
【００２６】
本願発明者は、このような広範囲のカットオフ周波数に対応することができるチャネルフィルタ（多段能動フィルタ）として、２段のバイカッドフィルタにスケーリングを施すことで、抵抗の抵抗値及び容量の容量値を適切な値に設定し、入力に対する出力の利得は同一のままで、入力に対する内部節点の利得を下げて、同時に雑音特性にすぐれ、回路面積を対応可能なチャネルフィルタの開発に成功した。
【００２７】
図２は、本発明の実施の形態にかかる多段能動フィルタで使用するバイカットフィルタを示す回路図である。
図２において、
ＩＮＴ、ＩＮＢは入力端子、
ＯＵＴＴ、ＯＵＴＢは出力端子、
ＸＴ、ＸＢは内部節点端子、
ＯＰＡ１〜ＯＰＡ２は演算増幅器、
Ｒ１〜Ｒ４は抵抗、
Ｃ１〜Ｃ２は容量
である。
また、
Ｖｉｎ：入力端子ＩＮＴの電位から入力端子ＩＮＢの電位を引いた電圧
Ｖｏｕｔ：出力端子ＯＵＴＴの電位から出力端子ＯＵＴＢの電位を引いた電圧
Ｖｘ：内部節点端子ＸＴの電位から内部節点端子ＸＢの電位を引いた電圧
を示す。
【００２８】
図２に示すバイカッドフィルタの入力端子ＩＮＴ、ＩＮＢから出力端子ＯＵＴＴ、ＯＵＴＢまでの伝達関数は以下のようなｓ関数（ｓはＬａｐｌａｃｅ変数）になる。ここで、ω０は通過域又は阻止域の中心角周波数、ＱはＱ値（クオリティファクタ）、ＧＢＱはバイカッドフィルタの利得を示す。
【００２９】
【数１】
2014204286.tif 000003
【００３０】
ここで、式１のＧＢＱ、Ｑ、ω０を抵抗及び容量のみで表すと下記のようになる。容量Ｃ１、Ｃ２の容量値をＣ１、Ｃ２、抵抗Ｒ１〜Ｒ４の抵抗値をＲ１〜Ｒ４とする。
【数２】
2014204286.tif 000004
【００３１】
式４のω０の分子の根号内に容量値Ｃ１とＣ２の積がある。Ｃ１とＣ２は容量値であるのでＣ１＞０、Ｃ２＞０である。また、あるω０を決めるための容量値の積Ｃ１・Ｃ２は一定であるため、Ｃ１・Ｃ２＝Ａ（定数）とし、回路面積を最小にする容量値Ｃ１とＣ２の条件を求める。Ｃ１とＣ２の和はＡを用いると、以下のような容量値Ｃ１の関数ｆ（Ｃ１）となる。
【００３２】
【数３】
2014204286.tif 000005
ｆ（Ｃ１）の導関数は以下となるので、
【００３３】
【数４】
2014204286.tif 000006
となるときの容量値Ｃ１がｆ（Ｃ１）の最小値となる条件である。したがって、
【００３４】
【数５】
2014204286.tif 000007
このとき、
【００３５】
【数６】
2014204286.tif 000008
であるから、ｆ（Ｃ１）の最小値、すなわち回路面積を最小にする容量値の条件はＣ１＝Ｃ２となる。
【００３６】
次に、図２に示すバイカッドフィルタの入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの伝達関数について説明する。入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの伝達関数は、以下のようなｓ関数になる。
【００３７】
【数７】
2014204286.tif 000009
である。また、その直流利得は以下のようになる。
【００３８】
【数８】
2014204286.tif 000010
【００３９】
従って、式２に示すバイカッドフィルタの利得ＧＢＱと異なる利得を持っていることがわかる。次に、式１と式８の直流利得以外の利得の周波数特性を比較する。
【００４０】
Ｒ１＝Ｒ２＝Ｒ３＝Ｃ１＝Ｃ２＝１、Ｒ４＝２の場合、式２よりＧＢＱ＝１、式３よりＱ＝２、式４よりω０＝１となる。このときの周波数特性を図３に示す。一方、Ｒ１＝Ｒ２＝Ｒ３＝Ｃ１＝Ｃ２＝１、Ｒ４＝０.５の場合、式２よりＧＢＱ＝１、式３よりＱ＝０.５、式４よりω０＝１となる。このときの周波数特性を図４に示す。
【００４１】
図３及び図４において、実線は入力端子ＩＮＴ、ＩＮＢから出力端子ＯＵＴＴ、ＯＵＴＢまでの伝達関数（式１）、点線は入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの伝達関数（式２）を示す。図３及び図４より、Ｑが低いほど、内部節点端子ＸＴ、ＸＢにおける信号レベルが高くなることがわかる。式８及び式９より、容量値Ｃ１か抵抗値Ｒ１か抵抗値Ｒ４をＬ倍（Ｌは正の実数）にしたり、抵抗値Ｒ３を１／Ｌ倍にしたりするスケーリングを行うと、入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの利得が下がる。なお、容量値Ｃ１と容量値Ｒ１を共に１／√Ｌ倍する等、その他のスケーリング手段は無限に存在する。
【００４２】
このとき、式１に示すバイカッドフィルタの伝達関数は同一である必要があるため、ＧＢＤ、ω０、Ｑはスケーリングの前後で不変である必要がある。これを満たすスケーリング条件を図５に示す。また、図３及び図４に示すグラフに対し、Ｌ＝２としてスケーリングを行った後の入力端子ＩＮＴ、ＩＮＢから内部節点端子ＸＴ、ＸＢまでの伝達関数を一点鎖線で合わせて描いたグラフをそれぞれ図６及び図７に示す。図５のいずれを用いても、図６及び図７の一点鎖線で示すように、内部節点端子ＸＴ、ＸＢにおける信号レベルを下げることができる。
【００４３】
図５において、スケーリング則[Ｓ−１]は、容量値Ｃ１＝Ｃ２であるから、式５乃至式７で説明したように、面積最小の条件を満たす。ただし、図１に示すバイカッドフィルタの入力部を構成する抵抗値Ｒ１の値が大きくなると雑音特性が劣化する。スケーリング則[Ｓ−２]は、抵抗値Ｒ１はスケーリング前後で不変なので、雑音特性は劣化しないが、容量値Ｃ１≒Ｃ２であるので面積最小条件は満たさない。スケーリング則[Ｓ−３]は、スケーリング則[Ｓ−２]と同様、スケーリング前後で雑音特性は劣化しないが、容量値Ｃ１≒Ｃ２であるので面積最小条件は満たさない。さらに、上述したように、広い範囲でカットオフ周波数を可変させるために容量バンクを用いる（非特許文献１参照）と、容量値Ｃ２の最小容量値を更に小さくする必要があるため、実現的ではない。
【００４４】
具体的な例で説明する。図８に示す素子定数を用いて、図２に示すバイカッドフィルタを構成し、入力換算雑音レベルのシミュレーションを行った結果を図９に示す。スケーリング前（Original）の結果を実線、スケーリング則[Ｓ−１]を適用した結果を点線、スケーリング則[Ｓ−２]を適用した結果を一点鎖線で示す。図９からも、スケーリング則[Ｓ−２]を適用することにより、雑音特性を向上させることができることがわかる。
【００４５】
本願発明者は、これらのシミュレーションに基づき、ゼロＩＦ方式又は低ＩＦ方式の無線信号処理回路等に好適な、カットオフ周波数（遮断周波数）を広範囲に可変することができる能動フィルタを見出した。すなわち、雑音特性を劣化させることなくその内部接点における利得を下げることができるスケーリング則[Ｓ−２]のフィルタを能動フィルタの前段に配置し、回路規模を最小に抑えることができるスケーリング則[Ｓ−１]のフィルタをその後段に配置すれば、より小さい面積で低雑音な多段能動フィルタを構成することができる。以下に、本発明の実施の形態にかかる多段能動フィルタ及びこの多段能動フィルタをチャネルフィルタとして備える受信装置について説明する。
【００４６】
＜実施の形態１＞
図１０は、本発明の実施の形態１にかかる２段能動フィルタを示す図である。このような２段能動フィルタは、例えば、ＬＴＥ方式に対応するためのダイレクト・コンバージョン・ＷＣＤＭＡ・レシーバーのチャンネル選択フィルタ等として使用することができる。図１０において、
ＩＮＴ、ＩＮＢは：入力端子、
ＯＵＴＴ、ＯＵＴＢ：出力端子、
Ｖｉｎ：入力端子ＩＮＴの電位から入力端子ＩＮＴの電位を引いた電圧、
Ｖｏｕｔ：出力端子ＯＵＴＴの電位から出力端子ＯＵＴＴの電位を引いた電圧、
ＬＰＦ１：図５のスケーリング則[Ｓ−２]を適用したバイカッドフィルタ、
ＬＰＦ２：図５のスケーリング則[Ｓ−１]を適用したバイカッドフィルタ
を示す。
【００４７】
図１０に示すように、多段能動フィルタ１０は、前段に設けられる第１バイカッドフィルタＬＰＦ１と、この多段能動フィルタ１０の後段に設けられる第２バイカッドフィルタＬＰＦ２とを有する。第１段の第１バイカッドフィルタＬＰＦ１は、完全積分器から構成され、第２段の第２バイカッドフィルタＬＰＦ２は、帰還容量Ｃの電荷が可変帰還抵抗Ｒ３で放電される不完全積分器から構成されている。
【００４８】
つまり、多段能動フィルタ１０のバイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２は、それぞれ第１積分器及びこれに接続された第２積分器と、バイカッドフィルタＬＰＦ１の入力部を構成する第１抵抗とを有しており、第１及び第２積分器は、それぞれ、出力が帰還容量を介して入力へ帰還される完全積分器又は出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器のいずれかとすることができる。
【００４９】
そして、第１バイカッドフィルタＬＰＦ１及び第２バイカッドフィルタＬＰＦ２に含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部節点における利得がスケーリング前よりも小さくなるようスケーリングされている。さらに、第１バイカッドフィルタＬＰＦ１の入力部を構成する第１抵抗の抵抗値がスケーリング前以下となるよう、図５に示すスケーリング則[Ｓ−２]を適用してスケーリングされたものである。すなわち、バイカッドフィルタＬＰＦ１は、第１積分器の帰還容量と第２積分器の帰還容量の容量値が異なるようにスケーリングされている。また、第２バイカッドフィルタＬＰＦ２は、その内部に含まれる容量の面積がスケーリング前以下となるよう、図５に示すスケーリング則[Ｓ−１]を適用してスケーリングされている。このスケーリング則では、バイカッドフィルタＬＰＦ２は、第１積分器の帰還容量と第２積分器の帰還容量とが等しくなるようスケーリングされている。
【００５０】
本実施の形態にかかる多段能動フィルタ１０のバイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２についてさらに詳細に説明する。本実施の形態におけるバイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２は、それぞれ、図２に示すように、入力部を構成する２つの抵抗Ｒ１、第１積分器を構成する演算増幅器ＯＰＡ１、２つの帰還容量Ｃ１、第２バイカッドフィルタＬＰＦ２の入力部を構成する２つの抵抗Ｒ３、第２積分器を構成する演算増幅器ＯＰＡ２、２つの帰還抵抗Ｒ４、２つの帰還容量Ｃ２、さらに多段能動フィルタ１０の出力ＯＵＴＴ、ＯＵＴＢから入力側に接続される２つの帰還抵抗Ｒ４を有している。
【００５１】
第１段の演算増幅器ＯＰＡ１の反転入力端子−と非反転入力端子＋は、抵抗Ｒ１、Ｒ１を介してそれぞれ非反転入力端子ＩＮＴ、反転入力端子ＩＮＢに接続されている。第１段の演算増幅器ＯＰＡ１の反転入力端子−と非反転出力端子＋との間は帰還容量Ｃが接続され、第１段の演算増幅器ＯＰＡ１の非反転入力端子＋と反転出力端子−との間は帰還容量Ｃが接続されている。
【００５２】
第１段の演算増幅器ＯＰＡ１の非反転出力端子＋と反転出力端子−とは、抵抗Ｒ３、Ｒ３を介してそれぞれ第２段の演算増幅器ＯＰＡ１の反転入力端子−と非反転入力端子＋に接続されている。第２段の演算増幅器ＯＰＡ２の反転入力端子−と非反転出力端子＋との間には帰還容量Ｃ２と可変帰還抵抗Ｒ４とが並列に接続され、第２段の演算増幅器ＯＰＡ２の非反転入力端子＋と反転出力端子−との間には帰還容量Ｃ２と可変帰還抵抗Ｒ４とが並列に接続されている。
【００５３】
第２段の演算増幅器ＯＰＡ２の反転出力端子−と第１段の演算増幅器ＯＰＡ１の反転入力端子−との間には抵抗Ｒ２が接続され、第２段の演算増幅器ＯＰＡ２の非反転出力端子＋と第１段の演算増幅器ＯＰＡ１の非反転入力端子＋との間には抵抗Ｒ２が接続されている。第２段の演算増幅器ＯＰＡ２の非反転出力端子＋と反転出力端子−は、非反転出力端子ＯＵＴＴ、反転出力端子ＯＵＴＢにされる。
【００５４】
上述したように、スケーリング則[Ｓ−２]を適用したバイカッドフィルタは、雑音特性がよいため前段に配置し、スケーリング則[Ｓ−１]を適用したバイカッドフィルタは、面積が小さいため後段に配置する。ＧＢＱ＞１として、後段の第２バイカッドフィルタＬＰＦ２に利得を持たせることにより、第１バイカッドフィルタＬＰＦ１がスケーリング則[Ｓ−２]を適用することによる雑音特性寄与率を低減することができる。また、さらに、その後段に配置されるデジタルフィルタ（図１参照）を配置することで、所望信号以外の帯域に存在する信号の残留分を抑圧することができる。
【００５５】
図１０は、４次であるので偶数次数のフィルタであるが、奇数次のフィルタを構成する場合は、１次のＬＰＦを追加すればよい。図１１は、本実施の形態の変形例１にかかる多段能動フィルタ２０を示す図であって、５次のフィルタからなる多段能動フィルタを示す。
【００５６】
図１１に示す多段能動フィルタ２０において、
ＩＮＴ、ＩＮＢ：入力端子、
ＯＵＴＴ、ＯＵＴＢ：出力端子、
Ｖｉｎ：入力端子ＩＮＴの電位から入力端子ＩＮＴの電位を引いた電圧、
Ｖｏｕｔ：出力端子ＯＵＴＴの電位から出力端子ＯＵＴＴの電位を引いた電圧、
ＬＰＦ０：１次のローパスフィルタ、
を示す。
【００５７】
１次のローパスフィルタＬＰＦ０は、例えば、図１２のように構成することができる。図１２は、１次のローパスフィルタを示す回路図である。図１２において、
ＩＮＴ、ＩＮＢ：入力端子、
ＯＵＴ０Ｔ、ＯＵＴ０Ｂ：出力端子、
Ｖｉｎ：入力端子ＩＮＴの電位から入力端子ＩＮＴの電位を引いた電圧、
Ｖｏｕｔ：出力端子ＯＵＴ０Ｔの電位から出力端子ＯＵＴ０Ｔの電位を引いた電圧、
ＯＰＡ０１：演算増幅器、
Ｒ０１、Ｒ０２：抵抗、
Ｃ０１：容量
を示す。図１２におけるローパスフィルタＬＰＦ０の入力端子ＩＮＴ、ＩＮＢから出力端子ＯＵＴＴ、ＯＵＴＢまでの伝達関数は以下のようなｓ関数になる。
【００５８】
【数９】
2014204286.tif 000011
【００５９】
１次ローパスフィルタＬＰＦ０の位置は、図１０に示すように、前段のバイカッドフィルタＬＰＦ１のさらに前段以外の、バイカッドフィルタＬＰＦ１とバイカッドフィルタＬＰＦ２の間、又はバイカッドフィルタＬＰＦ２の後段であってもよい。
【００６０】
また、さらに多段のフィルタを構成することも可能である。図１３は、本実施の形態の変形例２にかかる多段能動フィルタ３０を示すブロック図である。本変形例にかかる多段能動フィルタ３０は、バイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２をそれぞれ複数段有する。図１３において、
ＩＮＴ、ＩＮＢ：入力端子、
ＯＵＴＴ、ＯＵＴＢ：出力端子、
Ｖｉｎ：入力端子ＩＮＴの電位から入力端子ＩＮＴの電位を引いた電圧、
Ｖｏｕｔ：出力端子ＯＵＴＴの電位から出力端子ＯＵＴＴの電位を引いた電圧、
を示す。１次ローパスフィルタＬＰＦ０は、例えば上述の図１２に示すローパスフィルタである。
【００６１】
本変形例の多段能動フィルタ３０は、Ｎ段（Ｎは１以上の整数）のバイカッドフィルタＬＰＦ１と、Ｍ段（Ｍは、１以上の整数）のバイカッドフィルタＬＰＦ２とを有している。上述したように、バイカッドフィルタＬＰＦ１は、図５に示すスケーリング則[Ｓ−２]を適用したバイカッドフィルタであり、バイカッドフィルタＬＰＦ２は、図５に示すスケーリング則[Ｓ−１]を適用したバイカッドフィルタである。本変形例においても、奇数次のフィルタを構成したい場合は、図１２等に示すローパスフィルタＬＰＦ０を配置すればよい。このときローパスフィルタＬＰＦ０は、初段であっても、初段以外の任意の位置であってもよい。
【００６２】
また、バイカッドフィルタＬＰＦ１は、少なくとも前段側に１つ以上配置すれば、雑音特性を向上することができるため、例えば、バイカッドフィルタＬＰＦ１を１段目に配置し、後段にバイカッドフィルタＬＰＦ２を複数段設けるようにしてもよい。つまり、１段目又はそれに近い位置に、少なくとも１つのバイカッドフィルタＬＰＦ１を配置することで、雑音特性を向上することができる。また、その後段に配置するバイカッドフィルタＬＰＦ２は、１段又は２段以上であってもよい。その間又はその後段にバイカッドフィルタＬＰＦ１、ＬＰＦ２とは異なるフィルタや、１段のローパスフィルタＬＰＦ０等を配置することも可能である。いずれの場合も、雑音特性を悪化させることなく、回路規模の増大を抑制した多段能動フィルタを構成することができる。
【００６３】
＜実施の形態２＞
次に、図１０に示す多段能動フィルタ１０を受信装置に適用した例について説明する。図１４は、本発明の実施の形態２にかかる受信装置を示す回路図である。図１４に示すように、本発明の実施の形態２にかかる受信装置４０は、無線信号が入力される増幅回路である低雑音増幅回路ＬＮＡ１と、低雑音増幅回路ＬＮＡ１と容量Ｃ１Ｔ、Ｃ１Ｂを介して接続されるパッシブミキサＭ１０と、パッシブミキサＭ１０を構成するトランジスタＭ１〜Ｍ４のスイッチをオンオフする局発平衡信号を増幅する局発増幅回路ＬｏＢｕｆ１とを有する。さらに、パッシブミキサＭ１０の出力信号が入力される低域通過フィルタであるバイカッドフィルタＬＰＦ１０と、バイカッドフィルタＬＰＦ１０の出力が入力される多段能動フィルタ１０とを有する。
【００６４】
多段能動フィルタ１０は、上述の図１０に示す実施例１にかかる多段能動フィルタと同様に構成することができる。すなわち、多段能動フィルタ１０は、バイカッドフィルタＬＰＦ１と、バイカッドフィルタＬＰＦ１の後段に設けられるバイカッドフィルタＬＰＦ２と、を有する。そして、バイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２に含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部節点における利得がスケーリング前よりも小さくなるようスケーリングされたものであり、バイカッドフィルタＬＰＦ１は、入力部を構成する第１抵抗の抵抗値がスケーリング前以下となるようスケーリングされ、バイカッドフィルタＬＰＦ２は、当該バイカッドフィルタＬＰＦ２に含まれる容量の面積がスケーリング前以下となるようスケーリングされている。
【００６５】
図１４において、
ＬＮＡ１：低雑音増幅回路（以下、ＬＮＡと示す）、
ＩＮＴ、ＩＮＢ：無線信号入力端子、
Ｃ１Ｔ、Ｃ１Ｂ：容量、
ＬｏＢｕｆ１：局発増幅回路、
ＬｏＴ、ＬｏＢ：局発入力端子、
Ｍ１〜Ｍ４：ＭＯＳＦＥＴ、
ＣＦＢＴ、ＣＦＢＢ：容量、
ＲＦＢＢ、ＲＦＢＴ：抵抗、
ＯＰＡ１：全差動増幅回路、
ＯＵＴＴ、ＯＵＴＢ：出力端子
を示す。
【００６６】
図１４において、ＭＯＳＦＥＴ（Metal‐Oxide Semiconductor Field Effect Transistor） （以下、トランジスタという、）Ｍ１〜Ｍ４から構成される回路部分がパッシブミキサＭ１０である。パッシブミキサＭ１０においては、トランジスタＭ１〜Ｍ４は、ＮチャネルＭｏｓトランジスタ（ＮＭＯＳ）であってもＰチャネルＭｏｓトランジスタ（ＰＭＯＳ）であってもよい。また、ＮＭＯＳとＰＭＯＳとを並列接続したものであってもよく、スイッチとして機能すればよい。
【００６７】
この受信装置４０では、アンテナ又はケーブル（不図示）から入力された無線信号は、不平衡平衡変換回路やＳＡＷ（Surface Acoustic Wave）フィルタ（不図示）などで平衡信号に変換され、整合回路（不図示）を経て、無線信号入力端子ＩＮＴ、ＩＮＢから低雑音増幅回路ＬＮＡ１へ入力される。低雑音増幅回路ＬＮＡ１は、所望帯域の無線信号をできるだけ信号対雑音比（以下、ＳＮＲと記す）を劣化させないように増幅する。
【００６８】
発振回路（不図示）からの局発平衡信号は、局発入力端子ＬｏＴ、ＬｏＢから局発増幅回路ＬｏＢｕｆ１へ入力される。局発増幅回路ＬｏＢｕｆ１は、局発入力端子ＬｏＴ、ＬｏＢへ入力された局発平衡信号を、トランジスタＭ１〜Ｍ４をスイッチングするのに十分な電力に増幅する。局発増幅回路ＬｏＢｕｆ１の出力局発平衡信号は平衡信号であるので、トランジスタＭ１、Ｍ３がオンであれば、トランジスタＭ２、Ｍ４がオフ、トランジスタＭ２、Ｍ４がオンであれば、トランジスタＭ１、Ｍ３がオフとなる。
【００６９】
低雑音増幅回路ＬＮＡ１の出力信号は容量Ｃ１Ｔ、Ｃ１Ｂを経てパッシブミキサＭ１０のトランジスタＭ１〜Ｍ４へ入力される。低雑音増幅回路ＬＮＡ１の出力信号を、容量Ｃ１Ｔ、Ｃ１Ｂを経てパッシブミキサＭ１０であるトランジスタＭ１〜Ｍ４へ入力するのは１／ｆ雑音特性を考慮しているためである。すなわち、トランジスタＭ１〜Ｍ４に直流バイアス電流を流さないことにより、トランジスタに流れる直流バイアス電流の関数である１／ｆ雑音の発生を抑えることができる。トランジスタＭ１〜Ｍ４により、無線信号と局発信号の差周波数成分と和周波数成分の２つの電流成分の和に変換される。ゼロＩＦ方式であれば、局発周波数は無線信号の所望受信信号の中心周波数に設定される。
【００７０】
全差動増幅回路ＯＰＡ１と抵抗ＲＦＢＢ、ＲＦＢＴ、容量ＣＦＢＴ、ＣＦＢＢは低域通過フィルタＬＰＦ１０となっており、パッシブミキサＭ１０の出力信号である無線信号と局発信号の差周波数成分と和周波数成分の２つの電流成分の和から無線信号と局発信号の差周波数成分のみを電圧に変換し、バイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２からなるチャネルフィルタ５０へ出力する。
【００７１】
バイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２は、全差動増幅回路ＯＰＡ１と抵抗ＲＦＢＢ、ＲＦＢＴ、可変容量ＣＦＢＴ１、ＣＦＢＢ１による低域通過フィルタと組み合わせて、チャネルフィルタを構成する。所望信号以外の帯域に存在する信号を抑圧し、出力端子ＯＵＴＴ、ＯＵＴＢから出力する。
【００７２】
一般に、受信装置は低雑音特性であることが重視されるため、本実施の形態にかかる受信装置４０においては、バイカッドフィルタＬＰＦ１は、スケーリング則[Ｓ−２]を適用することで低雑音とし、ダイナミックレンジの広い受信装置４０を構成することができる。
【００７３】
また、システムの仕様に応じて、に示すＬＰＦＴ１、ＬＰＦＴ２の２段を図１３に示すように多段にしてもよい。この場合、スケーリング則[Ｓ−２]を適用したバイカッドフィルタＬＰＦ１群のいずれかの出力から以降のバイカッドフィルタＬＰＦ１群、バイカッドフィルタＬＰＦ２をバイパスして出力してもよい。さらに、ローパスフィルタＬＰＦ０を配置することで、奇数段のチャネルフィルタを構成することも可能である。
【００７４】
＜実施の形態３＞
図１５は、本発明の実施の形態３にかかる受信装置を示す回路図である。図１５に示す
ように、本実施の形態にかかる受信装置６０は、上述の実施の形態２にかかる受信装置４０におけるチャネルフィルタ５０において、バイカッドフィルタＬＰＦ１の出力からバイカッドフィルタＬＰＦ２をバイパスして出力することができるよう、スイッチＳＷを追加した構成となっている。
【００７５】
上述したように、カットオフ周波数は受信する変調信号によりある決まった値、例えばＧＳＭでは、例えば１４０ｋＨｚ、ＷＣＤＭＡでは、例えば２ＭＨｚなどの固定の値を用いてきたが。これに対して、ＬＴＥでは、例えば７００ｋＨｚ、１.５ＭＨｚ、２.５ＭＨｚ、５ＭＨｚ、１０ＭＨｚ、７.５ＭＨｚ、１０ＭＨｚの６種類と種類も多く、かつ広範囲のカットオフ周波数を可変する必要がある。
【００７６】
図１５に示す受信装置６０は、例えば、ＧＳＭのようなカットオフ周波数の低い変調信号の受信の際は、スイッチＳＷによりバイカッドフィルタＬＰＦ２をバイパスして出力する。上述した特許文献１に記載されているように容量バンクでカットオフ周波数を可変するのであれば、低いカットオフ周波数は大きな容量で設定するため、バイカッドフィルタＬＰＦ１で図４のスケーリング則[Ｓ−２]を適用しても面積を増加させることはない。
【００７７】
図１６は、特許文献１記載の容量バンクを示す回路図である。図１６に示す容量バンクＣは、第１端子３００と第２端子３１０との間に並列接続された複数の容量ＣＤ０、ＣＤ１、ＣＤ２、ＣＤ３、ＣＤ４、及びＣＤｃｏｍを有する。
【００７８】
容量ＣＤ０、ＣＤ１、ＣＤ２、ＣＤ３、ＣＤ４、及びＣＤｃｏｍは、それぞれ、１倍、２倍、４倍、８倍、１６倍、３４倍の重み付けに対応するそれぞれ０．０２Ｃｂ、０．０４Ｃｂ、０．０８Ｃｂ、０．１６Ｃｂ、０．３２Ｃｂ、０．６８Ｃｂの容量値に設定されている。
【００７９】
容量ＣＤ０にはスイッチＳＷ０、容量ＣＤ１にはスイッチＳＷ、容量ＣＤ２にはスイッチＳＷ２、容量ＣＤ３にはスイッチＳＷ３、容量ＣＤ４にはスイッチＳＷ４が直列接続されている。スイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、５ビットの制御信号３２０の最下位１ビット目〜最上位５ビット目の各１ビットの信号によって、それぞれオンオフ制御される。
【００８０】
例えば、容量バンクＣのスイッチＳＷ０乃至ＳＷ４が全てオフの場合のディジタル容量値は、最小値０．６８Ｃｂとなり、スイッチＳＷ０乃至ＳＷ４とが全てオンの場合のディジタル容量値は、最大値１．３０Ｃｂとなる。また、スイッチＳＷ４のみがオンの場合のディジタル容量値は、略中間値１．００Ｃｂとなる。
【００８１】
なお、このようにすると、カットオフ周波数の低い変調信号の受信は低い次数のチャネルフィルタで受信することになるが、ＧＳＭのように変調信号帯域幅の小さい信号に対しては、バイカッドフィルタＬＰＦ２の後段に配置されるアナログ−ディジタル変換器（不図示）の分解能も高く、さらに、その後段に配置されるディジタルフィルタ（図１参照）で所望信号以外の帯域に存在する信号の残留分を抑圧することができる。
【００８２】
図１４に示す受信装置４０と同様に、一般に受信装置は低雑音特性であることが重視されるため、本実施の形態においても、図５に示すスケーリング則を適用して、バイカッドフィルタＬＰＦ１の容量Ｃ、並びにバイカッドフィルタＬＰＦ２の容量Ｃ２及び抵抗Ｒ４のいずれか１以上を可変容量又は可変抵抗とし、Ｑを可変とする場合においても、低雑音を維持した状態で、ダイナミックレンジが広い受信装置５０を提供することができる。
【００８３】
また、システムの仕様に応じて、バイカッドフィルタＬＰＦ１及びバイカッドフィルタＬＰＦ２をこの２段のみならず、図１３に示す多段として構成してもよい。この場合、スケーリング則[Ｓ−２]を適用したバイカッドフィルタＬＰＦ１群のいずれかの出力から、以降のバイカッドフィルタＬＰＦ１群、バイカッドフィルタＬＰＦ２群をバイパスして出力するようにしてもよい。さらに、ローパスフィルタＬＰＦ０を配置することで、奇数段のチャネルフィルタを構成することも可能である。
【００８４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００８５】
１０  多段能動フィルタ
２０  多段能動フィルタ
３０  多段能動フィルタ
４０  受信装置
５０  チャネルフィルタ
６０  受信装置
ＬＰＦ１  第１バイカッドフィルタ
ＬＰＦ２  第２バイカッドフィルタ
ＩＮＴ  入力端子
ＩＮＢ  入力端子
ＯＵＴＴ  出力端子
ＯＵＴＢ  出力端子
ＸＴ  内部節点端子
ＸＢ  内部節点端子
ＯＰＡ１  演算増幅器
ＯＰＡ２  演算増幅器
ＲＦＢＢ  抵抗
ＲＦＢＴ  抵抗
Ｒ１  抵抗
Ｒ２  帰還抵抗
Ｒ３  抵抗
Ｒ４  帰還抵抗
Ｃ１  帰還容量
Ｃ２  帰還容量
ＣＦＢＴ  容量
ＣＦＢＢ  容量
ＬＰＦ１  バイカッドフィルタ
ＬＰＦ２  バイカッドフィルタ
ＬＰＦ０  ローパスフィルタ
ＯＵＴ０Ｔ  出力端子
ＯＵＴ０Ｂ  出力端子
ＯＰＡ０１  演算増幅器
ＬＰＦ１  バイカッドフィルタ
ＬＮＡ１  低雑音増幅回路
ＬｏＢｕｆ１  局発増幅回路
ＬｏＴ  局発入力端子
ＬｏＢ  局発入力端子
Ｍ  ＭＯＳＦＥＴ
ＯＰＡ１  全差動増幅回路
ＣＦＢＴ１  可変容量
ＣＦＢＢ１  は可変容量
ＬＰＦＴ１  バイカッドフィルタ
ＬＰＦＴ２  バイカッドフィルタ
ＳＷ  スイッチ
【図１】
2014204286.tif 000012
【図２】
2014204286.tif 000013
【図３】
2014204286.tif 000014
【図４】
2014204286.tif 000015
【図５】
2014204286.tif 000016
【図６】
2014204286.tif 000017
【図７】
2014204286.tif 000018
【図８】
2014204286.tif 000019
【図９】
2014204286.tif 000020
【図１０】
2014204286.tif 000021
【図１１】
2014204286.tif 000022
【図１２】
2014204286.tif 000023
【図１３】
2014204286.tif 000024
【図１４】
2014204286.tif 000025
【図１５】
2014204286.tif 000026
【図１６】
2014204286.tif 000027
【手続補正書】
【提出日】平成25年4月10日(2013.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
バイカッドフィルタを２つ備える多段能動フィルタであって、
第１バイカッドフィルタと、
前記第１バイカッドフィルタの後段に設けられる第２バイカッドフィルタと、を有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１のバイカッドフィルタは、入力部を構成する第１抵抗の抵抗値がスケーリング前以下となるようスケーリングされ、
前記第２のバイカッドフィルタは、当該第２のバイカッドフィルタに含まれる容量の面積がスケーリング前以下となるようスケーリングされている、多段能動フィルタ。
【請求項２】
バイカッドフィルタを２つ備える多段能動フィルタであって、
第１バイカッドフィルタと、
前記第１バイカッドフィルタの後段に設けられる第２バイカッドフィルタと、を有し、
前記第１及び第２バイカッドフィルタは、それぞれ、
第１積分器及びこれに接続された第２積分器と、
バイカッドフィルタの入力部を構成する第１抵抗とを有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１及び第２積分器は、それぞれ、出力が帰還容量を介して入力へ帰還される完全積分器又は出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器のいずれかであって、
前記第１バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量の容量値が異なるようにスケーリングされており、
前記第２バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量とが等しくなるようスケーリングされている、多段能動フィルタ。
【請求項３】
前記第１バイカッドフィルタ及び前記第２バイカッドフィルタに加え、さらにローパスフィルタ及び／又はバイカッドフィルタを１以上有する、請求項１記載の多段能動フィルタ。
【請求項４】
前記第１バイカッドフィルタをＮ段（Ｎは１以上の整数）、前記第２バイカッドフィルタをＭ段（Ｍは、１以上の整数）備える、請求項１記載の多段能動フィルタ。
【請求項５】
前記第２バイカッドフィルタの後段にディジタルフィルタを有する、請求項１項記載の多段能動フィルタ。
【請求項６】
無線信号が入力される増幅回路と、
前記増幅回路と容量を介して接続されるパッシブミキサと、
前記パッシブミキサを構成するトランジスタのスイッチをオンオフする局発平衡信号を増幅する局発増幅回路と、
前記パッシブミキサの出力信号が入力される低域通過フィルタと、
前記低域通過フィルタの出力が入力される２段能動フィルタとを有し、
前記２段能動フィルタは、
第１バイカッドフィルタと、
前記第１バイカッドフィルタの後段に設けられる第２バイカッドフィルタと、を有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１のバイカッドフィルタは、入力部を構成する第１抵抗の抵抗値がスケーリング前以下となるようスケーリングされ、
前記第２のバイカッドフィルタは、当該第２のバイカッドフィルタに含まれる容量の面積がスケーリング前以下となるようスケーリングされている、受信装置。
【請求項７】
前記第１及び第２バイカッドフィルタは、それぞれ、
第１積分器及びこれに接続された第２積分器と、
バイカッドフィルタの入力部を構成する第１抵抗とを有し、
前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、前記第１及び第２のバイカッドフィルタに含まれる抵抗の抵抗値及び容量の容量値は、入力から出力までの伝達関数は一定のまま、その内部接点における利得がスケーリング前よりも小さくなるようスケーリングされたものであって、
前記第１及び第２積分器は、それぞれ、出力が帰還容量を介して入力へ帰還される完全積分器又は出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器のいずれかであって、
前記第１バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量の容量値が異なるようにスケーリングされており、
前記第２バイカッドフィルタは、前記第１積分器の帰還容量と前記第２積分器の帰還容量とが等しくなるようスケーリングされている、請求項６記載の受信装置。
【請求項８】
前記第１及び第２バイカッドフィルタは、それぞれ、
出力が帰還容量を介して入力へ帰還される完全積分器からなる第１積分器と、
前記第１積分器に接続され、出力が並列された帰還容量及び帰還抵抗を介して入力へ帰還される不完全積分器からなる第２積分器と、
バイカッドフィルタの入力部を構成する第１抵抗とを有する、請求項６記載の受信装置。
【請求項９】
前記パッシブミキサは、前記無線信号及び前記局発信号を、それらの差周波数成分と和周波数成分の２つの電流成分の和に変換し、
前記低域通過フィルタは、前記２つの電流成分の和を、前記無線信号と前記局発信号との差周波数成分の電圧に変換して前記２段能動フィルタに入力する、請求項６項記載の受信装置。
【請求項１０】
カットオフ周波数の低い変調信号を前記無線信号として受信した際に前記第２のバイカッドフィルタをバイパスするスイッチ回路を更に有する、請求項６項記載の受信装置。
【請求項１１】
前記第１バイカッドフィルタ及び前記第２バイカッドフィルタに加え、さらにローパスフィルタ及び／又はバイカッドフィルタを１以上有する、請求項６項記載の受信装置。
【請求項１２】
前記第１バイカッドフィルタをＮ段（Ｎは１以上の整数）、前記第２バイカッドフィルタをＭ段（Ｍは、１以上の整数）備える、請求項６項記載の受信装置。
【請求項１３】
前記２段能動フィルタの後段に、アナログ‐ディジタル変換器を更に備える、請求項６項記載の受信装置。
【請求項１４】
前記アナログ‐ディジタル変換器の後段に、ディジタルフィルタを更に備える、請求項１３記載の受信装置。