(57)【要約】【課題】高周波電源が負荷に出力を開始する時に発生するオーバーシュートやリンギングを抑制する。【解決手段】高周波電源１は２つのＤＣ−ＲＦ変換部４Ａ，４Ｂと両ＤＣ−ＲＦ変換部４Ａ，４Ｂの出力を合成するＲＦ合成部５を備える。ＤＣ−ＲＦ変換部４Ａ，４Ｂは高周波信号生成部８から入力される高周波電圧ｖ1，ｖ2を増幅し高周波電圧ｖP1，ｖP2を出力する。ＲＦ合成部５は高周波電圧ｖP1，ｖP2に位相差θがあるとき、その位相差θに応じた割合で高周波電圧ｖPCを出力する。制御部９は負荷に高周波電圧を出力するとき、出力開始時から所定の時間が経過するまで高周波電圧ｖ1，ｖ2の位相差θを１８０度からゼロまで減少させ、その後はゼロに保持する。この位相差θの制御によりＲＦ合成部５の出力電圧ｖPCがゼロから所定のレベルに漸増し、オーバーシュートやリンギングの発生が抑制される。【選択図】図２
2014204501.tif 000002
【特許請求の範囲】
【請求項１】
高周波電力を生成する高周波電力生成手段と、
前記高周波電力生成手段で生成した前記高周波電力の負荷への出力を制御する出力制御手段と、
を備えた高周波電源であって、
前記出力制御手段は、
前記高周波電力の前記負荷への出力開始時に、前記負荷に出力される高周波のレベルをゼロから漸増させ、所定の時間が経過した後に所定のレベルに制御する出力制御手段を備えたことを特徴とする、高周波電源。
【請求項２】
前記高周波電力生成手段は、
相互の位相差が変更可能な複数の高周波を生成する高周波生成手段と、
前記高周波生成手段から出力される複数の高周波を、相互の位相差に基づく所定の割合で合成して負荷に出力する高周波合成手段と、
を含み、
前記出力制御手段は、
前記高周波生成手段から前記複数の高周波の出力を開始するとき、その出力開始時から前記所定の時間が経過するまで前記複数の高周波の相互の位相差を所定の値からゼロまで所定の特性で変化させて、出力開始時の前記高周波合成手段から前記負荷に出力される高周波のレベルをゼロから所定のレベルに漸増させる、
ことを特徴とする高周波電源。
【請求項３】
前記所定の特性は、前記位相差を所定の値からゼロまで連続的若しくは段階的に減少させる特性である、請求項２に記載の高周波電源。
【請求項４】
前記高周波生成手段は、第１の高周波と第２の高周波を生成し、
前記出力制御手段は、前記第１の高周波に対する前記第２の高周波の位相差を１８０度からゼロまで減少させる、請求項２又は３に記載の高周波電源。
【請求項５】
前記高周波生成手段は、第１の高周波と第２の高周波と第３の高周波を生成し、
前記出力制御手段は、前記第１の高周波に対する前記第２の高周波の位相差を１２０度からゼロまで減少させ、前記第１の高周波に対する前記第３の高周波の位相差を−１２０度からゼロまで増加させる、請求項２又は３に記載の高周波電源。
【請求項６】
前記出力制御手段は、前記高周波生成手段に前記所定の時間よりも長いハイレベル期間を有する矩形波の出力制御信号を出力して当該出力制御信号のハイレベル期間に前記複数の高周波を生成させることにより、前記高周波合成手段から高周波をパルス出力させる、請求項２乃至５のいずれかに記載の高周波電源。
【請求項７】
２つの前記高周波電力生成手段と、前記２つの高周波電力生成手段から出力される２つの高周波電力を合成する第２の高周波合成手段とを含む構成を少なくとも１つ備え、
前記出力制御手段は、前記第２の高周波合成手段から前記負荷への出力を開始するとき、その出力開始時から所定の時間が経過するまで各高周波電力生成手段に含まれる前記高周波生成手段に対して当該高周波生成手段で生成される前記複数の高周波の相互の位相差を所定の値からゼロまで変化させて各高周波電力生成手段に含まれる前記高周波合成手段から出力される高周波のレベルをゼロレベルから所定のレベルに漸増させる、請求項２乃至５のいずれかに記載の高周波電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ処理システムに用いられる高周波電源に関する。
【背景技術】
【０００２】
図１６は、プラズマ処理システムに用いられる高周波電源の構成の一例を示す図である。
【０００３】
図１６に示す高周波電源１００は、高周波信号発生回路１０１で発生した高周波電圧ｖをパワーアンプ１０２で増幅し、ローパスフィルタ１０３に通して高調波成分を除去した後、基本波成分を負荷２００（例えば、プラズマ処理装置）に出力する構成である。
【０００４】
パワーアンプ１０２は、例えば、図１７に示すハーフ・ブリッジ型のＤ級アンプで構成され、ドライブ回路１０２ａにより高周波信号発生回路１０１から入力される高周波電圧ｖを用いて、半導体スイッチ素子（例えば、ＭＯＳＦＥＴ）Ｑ1，Ｑ2のオン・オフを駆動する駆動信号Ｓ1，Ｓ2を生成し、その駆動信号Ｓ1，Ｓ2を用いて半導体スイッチ素子Ｑ1，Ｑ2を交互にオン・オフ動作させる構成である。
【０００５】
半導体スイッチ素子Ｑ1，Ｑ2を交互にオン・オフ動作させることにより半導体スイッチ素子Ｑ1，Ｑ2の接続点ｎから周波数が高周波電圧ｖと同一で振幅が電源電圧Ｖdcに増幅された矩形波の高周波電圧Ｖnが出力され、その高周波電圧Ｖnはフィルタ回路１０２ｂで直流成分が除去されるとともに、スイッチングノイズが除去されてローパスフィルタ１０３に出力される。
【０００６】
高周波電源１００は、パワーアンプ１０２に供給する電源電圧Ｖdcを制御する制御回路（図示省略）を有し、その制御回路により電源電圧Ｖdcを変化させて高周波電圧ｖ’の増幅量を変化させ、これにより負荷２００に出力する高周波電圧ｖoutを制御する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−５５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
プラズマ処理システムは、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をプラズマ処理装置のチャンバー内に封入し、そのチャンバー内の一対の電極に高周波電源から高周波電力を供給して放電させ、その放電によりガスのプラズマを発生させて被加工物に薄膜形成処理やエッチング処理を行うシステムである。
【０００９】
プラズマ処理システムでは、プラズマ処理の開始から終了までの期間にプラズマ処理装置のチャンバー内のプラズマ状態や被加工物の状態が変化するため、プラズマ処理装置のインピーダンス（高周波電源に対する負荷インピーダンス）はプラズマ処理中に変動する。このため、高周波電源からプラズマ処理装置に高周波電力を効率良く供給するため、プラズマ処理システムでは、図１８に示すように、一般に高周波電源Ｇとプラズマ処理装置ＰＬとの間にインピーダンス整合装置ＩＭを設け、プラズマ処理を開始すると、インピーダンス整合装置ＩＭによって自動的に高周波電源Ｇとプラズマ処理装置ＰＬとのインピーダンス整合を行う構成となっている。
【００１０】
高周波電源Ｇとして、上述した図１６に示す高周波電源１００が用いられるが、プラズマ処理用の高周波電源Ｇには、出力電力を制御する出力制御回路（図１６では図示省略）が設けられている。プラズマ処理を開始すると、高周波電源１００は、出力制御回路から高周波信号発生回路１０１に出力電圧ｖoutの周波数より低い周波数のパルス信号を出力して高周波信号発生回路１０１から高周波電圧ｖをそのパルス信号のオン期間にだけパルス出力する。この出力制御により、プラズマ処理装置ＰＬには高周波電力がパルス信号の周期でパルス状に出力される。
【００１１】
ところで、プラズマ処理装置ＰＬでは、高周波電源Ｇから高周波電力が供給されると、放電によりプラズマが発生するが、プラズマ発生前とプラズマ発生後で急激にインピーダンス（以下、「負荷インピーダンス」という。）が変化し、プラズマ発生後もプラズマ状態や被加工物の状態の変化により負荷インピーダンスは変動する。
【００１２】
プラズマ発生前はインピーダンス整合装置ＩＭがインピーダンス整合動作をしていないので、高周波電源Ｇとプラズマ処理装置ＰＬは不整合状態である。高周波電源Ｇが高周波電力の出力を開始し、それと同時にインピーダンス整合装置ＩＭがインピーダンス整合動作を開始すると、整合動作開始時は高周波電源Ｇとプラズマ処理装置ＰＬは不整合状態であるから、高周波電力はインピーダンス整合装置２０２でほぼ全反射される。
【００１３】
インピーダンス整合装置ＩＭのインピーダンス整合動作によって不整合状態が改善され、プラズマ処理装置ＰＬに高周波電力が供給されると、プラズマが発生するようになるが、プラズマ発生直後はプラズマが不安定であるので、不整合状態が継続する。従って、プラズマが安定してから高周波電源Ｇとプラズマ処理装置ＰＬはインピーダンス整合状態に移行する。
【００１４】
その後は、プラズマ状態や被加工物の状態の変動により負荷インピーダンスが変動するのに応じてインピーダンス整合装置ＩＭが自動的に追尾してインピーダンス整合動作を行うが、プラズマ処理中に負荷インピーダンスが急変した時にはその直後にインピーダンスの不整合状態が生じる。
【００１５】
従来の高周波電源Ｇは、プラズマ処理を開始すると、高周波電圧ｖoutのパルス出力を開始するが、プラズマ処理の開始時は高周波電源Ｇとプラズマ処理装置ＰＬとがインピーダンス不整合状態であるため、プラズマ処理装置ＰＬに供給される高周波電圧ｖoutや高周波電流ｉoutのパルス出力の立ち上がりにオーバーシュートやリンギングが発生することがある。
【００１６】
図１９（ａ）は、同図（ｂ）に示す回路構成で高周波電源１００から出力される進行波電圧ｖfを計測した波形を示す図である。同図（ｂ）に示す回路構成は、高周波電源１００（出力インピーダンス：５０Ω）に方向性結合器１０４を介して不整合の負荷２００（反射係数Γ＝０．９９、位相ψ＝１３５°）を接続し、高周波電源１００から周波数１３．５６ＭＨｚの高周波電圧ｖoutを１０ｋＨｚのパルス信号Ｓcによってパルス出力させる構成である。
【００１７】
図１９（ｂ）に示す回路構成では、負荷が反射係数Γ＝０．９９のほぼ全反射負荷であるから、図１９（ａ）に示されるように、高周波電圧ｖoutが出力される期間ＴONの立ち上り時にオーバーシュートｑが発生することが分かる。
【００１８】
図２０、図２１は、図２２の回路構成によってオーバーシュートが発生する原因をシミュレーションによって調べたものである。
【００１９】
図２２の回路構成は、電圧源（出力インピーダンス：ｒ［Ω］）にローパスフィルタ回路を介して負荷を接続し、電圧源から１３．５６ＭＨｚの高周波電圧ｖSを２００ｋＨｚ（周期：５［μs］）のパルス信号によってパルス出力させる構成である。
【００２０】
図２０は、負荷のインピーダンスを抵抗Ｒのみとした場合の電圧源内の信号源電圧ｖS、負荷に供給される負荷電圧ｖout及び負荷を流れる負荷電流ｉoutのシミュレーション波形である。一方、図２１は、負荷のインピーダンスを抵抗Ｒ、インダクタンスＬ及びキャパシタンスＣの直列回路とした場合の電圧源内の信号源電圧ｖS、負荷電圧ｖout及び負荷電流ｉoutのシミュレーション波形である。
【００２１】
図２０に示されるように、負荷を抵抗Ｒのみの抵抗負荷とした場合は、オーバーシュートは発生しないが、図２１に示されるように、負荷を抵抗Ｒ、インダクタンスＬ及びキャパシタンスＣの直列回路（ＬＣＲ負荷）とした場合は、負荷電圧Ｖoutと負荷電流ｉoutの立ち上がり時（パルス信号の立ち上がり時）にオーバーシュートが発生することが分かる。そして、これらのシミュレーション結果から、オーバーシュートの発生原因は、パルス信号がローレベルからハイレベルに立ち上るときに負荷電圧Ｖoutや負荷電流ｉoutは振幅が急激に増加することになるが、負荷がＬＣＲ負荷の場合は、ローパスフィルタ回路と負荷の抵抗成分Ｒ、インダクタンス成分Ｌ、キャパシタンス成分Ｃによる過渡振動が発生し、これによって負荷電圧Ｖoutや負荷電流ｉoutが振動してオーバーシュートが発生すると考えられる。
【００２２】
プラズマ処理装置ＰＬに供給される高周波電圧ｖoutや負荷電流ｉoutの立ち上がり時にオーバーシュートやリンギングが発生すると、それによってプラズマ処理装置ＰＬ内のウェハや基板等が損傷する虞があるので、オーバーシュートやリンギングの発生を抑制することが要望される。オーバーシュートやリンギングの発生を抑制する方法として、出力電圧ｖoutを検出し、その検出値からＤ級アンプで構成されたパワーアンプ１０２に供給する電源電圧Ｖdcの大きさを高速に制御して出力電圧ｖoutのオーバーシュートを抑制するフィードバック制御が考えられるが、この方法では、ＬＣＲ負荷の過渡振動が原因で発生するオーバーシュートに対しては十分なフィードバック制御の応答性を得ることは困難である。
【００２３】
プラズマ処理における高周波電圧ｖoutや負荷電流ｉoutのオーバーシュートやリンギングの問題に対し、特にＤ級アンプのようなスイッチングアンプ方式のパワーアンプを有する高周波電源を用いた場合、従来、そのオーバーシュートやリンギングを効果的に抑制する技術は提案されておらず、オーバーシュートやリンギングの発生を抑制した高周波電源も実現されていない。
【００２４】
本発明は、上記の課題に鑑みてなされたものであって、オーバーシュートやリンギングの発生を低減した高周波電源を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係る高周波電源は、高周波電力を生成する高周波電力生成手段と、前記高周波電力生成手段で生成した前記高周波電力の負荷への出力を制御する出力制御手段と、を備えた高周波電源であって、前記出力制御手段は、前記高周波電力の前記負荷への出力開始時に、前記負荷に出力される高周波のレベルをゼロから漸増させ、所定の時間が経過した後に所定のレベルに制御する出力制御手段を備えたことを特徴とする（請求項１）。
【００２６】
上記の高周波電源において、前記高周波電力生成手段は、相互の位相差が変更可能な複数の高周波を生成する高周波生成手段と、前記高周波生成手段から出力される複数の高周波を相互の位相差に基づく所定の割合で合成して負荷に出力する高周波合成手段と、を含み、前記出力制御手段は、前記高周波生成手段から前記複数の高周波の出力を開始するとき、その出力開始時から前記所定の時間が経過するまで前記複数の高周波の相互の位相差を所定の値からゼロまで所定の特性で変化させて、出力開始時の前記高周波合成手段から前記負荷に出力される高周波のレベルをゼロから所定のレベルに漸増させる（請求項２）。
【００２７】
上記の高周波電源において、前記所定の特性は、前記位相差を所定の値からゼロまで連続的若しくは段階的に減少させる特性であるとよい（請求項３）。
【００２８】
上記の高周波電源において、前記高周波生成手段は、第１の高周波と第２の高周波を生成し、前記出力制御手段は、前記第１の高周波に対する前記第２の高周波の位相差を１８０度からゼロまで減少させるとよい（請求項４）。
【００２９】
上記の高周波電源において、前記高周波生成手段は、第１の高周波と第２の高周波と第３の高周波を生成し、前記出力制御手段は、前記第１の高周波に対する前記第２の高周波の位相差を１２０度からゼロまで減少させ、前記第１の高周波に対する前記第３の高周波の位相差を−１２０度からゼロまで増加させるとよい（請求項５）。
【００３０】
上記の高周波電源において、前記出力制御手段は、前記高周波生成手段に前記所定の時間よりも長いハイレベル期間を有する矩形波の出力制御信号を出力して当該出力制御信号のハイレベル期間に前記複数の高周波を生成させることにより、前記高周波合成手段から高周波をパルス出力させるとよい（請求項６）。
【００３１】
上記の高周波電源において、２つの高周波電力生成手段と、前記２つの高周波電力生成手段から出力される２つの高周波電力を合成する第２の高周波合成手段とを含む構成を少なくとも１つ備え、前記出力制御手段は、前記第２の高周波合成手段から前記負荷への出力を開始するとき、その出力開始時から所定の時間が経過するまで各高周波電力生成手段に含まれる前記高周波生成手段に対して当該高周波生成手段で生成される前記複数の高周波の相互の位相差を所定の値からゼロまで変化させて各高周波電力生成手段に含まれる前記高周波合成手段から出力される高周波のレベルをゼロレベルから所定のレベルに漸増させるとよい（請求項７）。
【発明の効果】
【００３２】
本発明によれば、高周波電力生成手段で生成した高周波電力を負荷に出力するとき、その出力開始時に、負荷に出力される高周波（電圧及び電流）のレベルをゼロから漸増させ、所定の時間が経過した後は所定のレベルに制御するので、出力開始時に発生するオーバーシュートやリンギングを抑制若しくは防止することができる。
【００３３】
特に、高周波電力生成手段を、相互の位相差が変更可能な複数の高周波を生成する高周波生成手段と、高周波生成手段から出力される複数の高周波を相互の位相差に基づく所定の割合で合成して負荷に出力する高周波合成手段とで構成した場合は、高周波合成手段から負荷に出力を開始するとき、その出力開始時から所定の時間が経過するまで複数の高周波の相互の位相差を所定の値からゼロまで変化させて、出力開始時の高周波合成手段から負荷に出力される高周波のレベルをゼロから所定のレベルに漸増させるので、出力開始時に発生するオーバーシュートやリンギングの抑制を好適に行うことができる。
【図面の簡単な説明】
【００３４】
【図１】ＬＣＲ負荷に対してパルス出力開始時に電圧源の電圧レベルを漸増させた場合のシミュレーション結果を示す波形図である。
【図２】本発明に係る高周波電源の内部構成を示すブロック図である。
【図３】ＡＣ−ＤＣ変換部を構成する電源回路の回路例を示す図である。
【図４】ＤＣ−ＤＣ変換部を構成するＤＣ−ＤＣコンバータの回路例を示す図である。
【図５】ＤＣ−ＲＦ変換部の回路例を示す図である。
【図６】ＲＦ合成部を構成するハイブリッドの回路例を示す図である。
【図７】高周波信号生成部の内部構成と高周波信号の生成方法を示す図である。
【図８】位相差の制御内容を示す特性図である。
【図９】本発明に係る高周波電源に接続される負荷が全反射のインピーダンスの場合に高周波電源から高周波電圧をパルス出力したときの波形を示す図である。
【図１０】３つの高周波電圧を生成し、合成して出力する高周波生成部の構成を示す図である。
【図１１】図１０に示す高周波生成部内のＲＦ合成部の回路構成例を示す図である。
【図１２】図１０に示す高周波生成部に入力する３つの高周波信号の位相の制御内容を示す特性図である。
【図１３】高周波生成部を２Ｎ個設け、各高周波生成部の出力を合成して負荷に出力する回路構成例を示す図である。
【図１４】高周波生成部を２Ｎ個設け、各高周波生成部の出力を合成して負荷に出力する他の回路構成例を示す図である。
【図１５】高周波生成部を２個設け、両高周波生成部の出力を合成して負荷に出力する回路構成例を示す図である。
【図１６】プラズマ処理システムに用いられる従来の高周波電源の構成の一例を示す図である。
【図１７】ハーフ・ブリッジ型のＤ級アンプの構成例を示す図である。
【図１８】プラズマ処理システムの基本構成を示す図である。
【図１９】従来の高周波電源に接続される負荷が全反射のインピーダンスの場合に高周波電源から高周波電圧をパルス出力したときの波形を示す図である。
【図２０】負荷のインピーダンスを抵抗負荷とした場合の電圧源の電圧、負荷に供給される負荷電圧及び負荷を流れる負荷電流のシミュレーション波形である。
【図２１】負荷のインピーダンスをＬＣＲ負荷とした場合の電圧源の電圧、負荷電圧及び負荷電流のシミュレーション波形である。
【図２２】オーバーシュートが発生する原因を調べるためのシミュレーション回路を示す図である。
【発明を実施するための形態】
【００３５】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。
【００３６】
まず、本発明に係る高周波電源のオーバーシュートの抑制方法について説明する。
【００３７】
上述したように、ＬＣＲ負荷の過渡振動が原因で発生するオーバーシュートやリンギングに対し、高周波電源の出力電圧の検出値をＤ級アンプで構成されたパワーアンプを有する高周波電源にフィードバックしてパワーアンプに供給する電源電圧Ｖdcのレベルを抑制する方法では、効果的な応答性を得ることは困難である。そこで、本発明では、高周波電源の出力電圧のパルス出力の立ち上り時に、高周波電源の出力電圧のレベルを徐々に増加させる（漸増させる）ことによって当該出力電圧にオーバーシュートやリンギングを抑制する。
【００３８】
図１は、ＬＣＲ負荷に対してパルス出力開始時に電圧源の電圧レベルを漸増させた場合のシミュレーション結果を示す波形図である。図１のシミュレーションの回路構成は、図２１のシミュレーションの場合の回路構成と同一である。すなわち、図２２の回路構成で負荷は図２１と同じＬＣＲ負荷とし、電圧源から１３．５６ＭＨｚの高周波電圧ｖoutを２００ｋＨｚ（周期：５［μs］）のパルス信号によってパルス出力させる構成である。
【００３９】
図１の電圧源の電圧ｖS、負荷電圧ｖout及び負荷電流ｉoutは、それぞれ図２１の電圧源の電圧ｖS、負荷電圧ｖout及び負荷電流ｉoutに対応している。図１と図２１を比較すれば分かるように、電圧源の電圧ｖSのレベルをパルス出力の立上がり時に徐々に増加させると、負荷電圧ｖout及び負荷電流ｉoutのオーバーシュートの発生を防止できることが分かる。
【００４０】
図２は、本発明に係る高周波電源の内部構成を示すブロック図である。
【００４１】
本発明に係る高周波電源１は、高周波信号を生成し、その高周波信号をＤ級アンプからなるパワーアンプで増幅して出力する構成である。パワーアンプの電源電圧を変化させてパワーアンプの出力電圧のレベルを変化させる方法ではパルス出力開始時から数μｓの間に出力電圧のレベルを漸増させる制御は困難であるから、本発明に係る高周波電源１では、２個のパワーアンプと両パワーアンプの出力電力を合成する電力合成回路を設け、その電力合成回路における合成動作を制御することによって負荷に出力される出力電圧ｖoutのレベルを制御するようにしている。
【００４２】
高周波電源１は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３、ＤＣ−ＲＦ変換部４、ＲＦ合成部５、フィルタ回路６、ＰＷＭ信号生成部７、高周波信号生成部８及び制御部９を含む構成である。ＤＣ−ＲＦ変換部４とＲＦ合成部５を含む部分は負荷に高周波電力を出力する高周波生成部Ｕを構成している。ＤＣ−ＲＦ変換部４には同一構成の２つのＤＣ−ＲＦ変換部４Ａ，４Ｂが設けられ、第１のＤＣ−ＲＦ変換部４Ａから出力される電力Ｐ1と第２のＤＣ−ＲＦ変換部４Ｂから出力される電力Ｐ2がＲＦ合成部５で合成されて高周波電源１の出力端に接続される負荷（プラズマ処理装置。図示省略）に出力される。
【００４３】
ＡＣ−ＤＣ変換部２は、商用電源からＤＣ−ＤＣ変換部３への入力電圧（直流電圧）Ｖccを生成する回路ブロックである。ＡＣ−ＤＣ変換部２は、例えば、図３に示す４個の半導体整流素子Ｄをブリッジ接続した整流回路２０１と平滑回路２０２とからなる周知の電源回路で構成される。
【００４４】
ＤＣ−ＤＣ変換部３は、ＡＣ−ＤＣ変換部２から入力される直流電圧Ｖccを任意の電圧値の直流電圧Ｖdcに変換してＤＣ−ＲＦ変換部４に入力する回路ブロックである。ＤＣ−ＤＣ変換部３は、出力電圧Ｖdcを変化させることによりＤＣ−ＲＦ変換部４内の第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂからそれぞれ出力される電圧ｖP1，ｖP2（電力Ｐ1，Ｐ2）を制御する機能を果たす。
【００４５】
ＤＣ−ＤＣ変換部３は、例えば、図４に示す、インバータに整流回路を組み合わせた周知のＤＣ−ＤＣコンバータで構成される。図４の回路例は、４個の半導体スイッチ素子ＱAをブリッジ接続したブリッジ回路からなるインバータ３０１にトランスＴ１を介して整流回路３０２を接続した回路である。整流回路３０２は、４個の半導体整流素子ＤAをブリッジ接続し、その一対の出力端に平滑用のコンデンサＣを並列に接続した回路である。整流回路３０２の一対の出力端は、ＤＣ−ＤＣ変換部３の出力端ａ，ａ’にそれぞれ接続されている。半導体スイッチ素子ＱAには、バイポーラトランジスタ、電界効果型トランジスタ、ＩＧＢＴ等が用いられ、半導体整流素子ＤAにはダイオードが用いられる。
【００４６】
ＤＣ−ＤＣ変換部３は、ＰＷＭ信号生成部７によって生成されるＰＷＭ信号ＳPWMでインバータ３０１の４個の半導体スイッチ素子ＱAのオン・オフ動作を制御することにより、ＤＣ−ＤＣ変換部３の出力端ａ，ａ’から出力される電圧Ｖdcが制御される。
【００４７】
ＤＣ−ＲＦ変換部４は、ＤＣ−ＤＣ変換部３から入力される直流電力を予め設定された高周波電力に変換する回路ブロックである。予め設定された高周波は、２ＭＨｚや１３．５６ＭＨｚなどのプラズマ処理用に規定された周波数である。本実施形態に係る高周波電源１では、高周波電圧ｖoutをパルス出力するときの立ち上がり時にオーバーシュートやリンギングが発生しないようにするためにＤＣ−ＲＦ変換部４内に同一構成の２つのＤＣ−ＲＦ変換部４Ａ，４Ｂが設けられている。
【００４８】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂは、図５に示すハーフ・ブリッジ型のＤ級アンプで構成される。同図に示すＤ級アンプは、一対の電源端子ｂ，ｂ’の間に２つの同一タイプの半導体スイッチ素子ＱBの直列回路を接続し、２つの半導体スイッチ素子ＱBの接続点ｎと出力端子ｃとの間に直流カット用のコンデンサとコンデンサ及びリアクトルのＬ型回路とを縦属接続したフィルタ回路４０１を接続して出力回路が構成されている。入力される高周波電圧ｖ1から互いにレベルが反転した２つの高周波電圧ｖ1’，−ｖ1’を生成し、各高周波電圧ｖ1’，−ｖ1’を２つの半導体スイッチ素子ＱBにそれぞれ入力するトランスＴ２は、一対の半導体スイッチ素子ＱBの駆動を行うドライブ回路を構成している。トランスＴ２の一次巻線に入力される高周波電圧ｖ1は、２ＭＨｚや１３．５６ＭＨｚなどのプラズマ処理用に規定された周波数ｆの正弦波電圧である。
【００４９】
ＤＣ−ＲＦ変換部４の電源端子ｂと電源端子ｂ'は、それぞれＤＣ−ＤＣ変換部３の出力端子ａと出力端子ａ'に接続される。一対の半導体スイッチ素子ＱBにはＮチャネル型のＭＯＳＦＥＴが用いられるが、バイポーラトランジスタ等の他の種類のトランジスタを用いることができる。また、一対の半導体スイッチ素子ＱBをＮチャネル型とＰチャネル型を組み合わせたコンプリメンタリ型にしてもよい。この場合は、トランスＴ２の二次巻線は一つでよく、高周波電圧ｖ1’をそれぞれＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴのゲートに入力すればよい。
【００５０】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂの各トランスＴ２の一次巻線に入力される高周波電圧ｖ1，ｖ2は、高周波信号生成部８で生成される。高周波信号生成部８は、ｖ1＝Ａ・sin(２πｆ・ｔ＋φ1)、ｖ2＝Ａ・sin(２πｆ・ｔ＋φ2)で表わされる高周波電圧ｖ1，ｖ2を生成する。高周波電圧ｖ1の初期位相φ1はゼロに固定されており、高周波電圧ｖ2の初期位相φ2は可変である。高周波信号生成部８は、制御部９から入力される位相差θ=φ2−φ1の情報に基づいて高周波電圧ｖ2の初期位相φ2（＝θ）を変化させる。位相差θの変化のさせ方については後述する。
【００５１】
第１のＤＣ−ＲＦ変換部４Ａでは、高周波電圧ｖ1＝Ａ・sin(ω・ｔ)がトランスＴ２の一次巻線に入力されると、トランスＴ２の一方の二次巻線から同相の高周波電圧ｖ1’＝Ａ’・sin(ω・ｔ)が出力され、トランスＴ２の他方の二次巻線から逆相の高周波電圧−ｖ1’＝−Ａ’・sin(ω・ｔ)が出力される。同相の高周波電圧ｖ1’は、一方の半導体スイッチ素子ＱB（図５では上側の半導体スイッチ素子ＱB）に入力され、逆相の他方の高周波電圧−ｖ1’は、他方の半導体スイッチ素子ＱB（図５では下側の半導体スイッチ素子ＱB）に入力される。２つの半導体スイッチ素子ＱBは、Ｎチャネル型ＭＯＳＦＥＴであるから、一方の半導体スイッチ素子ＱBは、高周波電圧ｖ1’のハイレベル期間にオン動作をし、他方の半導体スイッチ素子ＱBは、高周波電圧−ｖ1’のハイレベル期間にオン動作をする。すなわち、２つの半導体スイッチ素子ＱBは、高周波電圧ｖ1’の半周期毎に交互にオン・オフ動作を繰り返す。
【００５２】
２つの半導体スイッチ素子ＱBが交互にオン・オフ動作を繰り返すことによって接続点ｎの電圧ｖnはｖ1’＞０の期間に「Ｖdc」となり、ｖ1’≦０の期間に接地レベルとなるように矩形波状に変化し、その矩形波がフィルタ回路４０１で直流分とスイッチングノイズが除去されて出力端子ｃ，ｃ’から正弦波信号ｖ1を増幅した電圧ｖP1＝Ｖ・sin(ω・ｔ)が出力される。
【００５３】
第２のＤＣ−ＲＦ変換部４Ｂでは、入力される高周波電圧ｖ2が高周波電圧ｖ1に対して位相差θを有する「ｖP2＝Ａ・sin(ω・ｔ＋θ)」となる点が異なるだけで、上述した第１のＤＣ−ＲＦ変換部４Ａと同様の動作を行う。
【００５４】
なお、本実施形態では、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂをハーフ・ブリッジ型のアンプで構成しているが、フル・ブリッジ型やプッシュ・プル型のアンプで構成してもよい。
【００５５】
ＲＦ合成部５は、ＤＣ−ＲＦ変換部４から出力される２つの電力Ｐ1，Ｐ2を合成する回路ブロックである。ＲＦ合成部５は、例えば、図６に示す伝送トランスＴ３と抵抗Ｚとからなるハイブリッド回路によって構成される。ハイブリッド回路は、１つのサム・ポートＮSと２つの入力ポートＮA，ＮBを有し、ハイブリッド回路内の抵抗Ｚは、入力ポートＮA，ＮB間のアイソレーションをとる機能がある。入力ポートＮAに入力する第１のＤＣ−ＲＦ変換部４Ａから出力される高周波電圧ｖP1と、入力ポートＮBに入力する第２のＤＣ−ＲＦ変換部４Ｂから出力される高周波電圧ｖP2に位相差θ（＝φ2−φ1≠０）があると、入力電力（Ｐ1＋Ｐ2）のうち位相差θに応じた一部の電力ＰZを内部の抵抗Ｚで熱消費し、残りの電力ＰPC（＝Ｐ1＋Ｐ2−ＰZ）を出力する機能を有する。
【００５６】
図６に示すように、第１のＤＣ−ＲＦ変換部４Ａから出力される高周波電圧ｖP1は、入力ポートＮA，ＮBの一方のポートＮAに入力され、第２のＤＣ−ＲＦ変換部４Ｂから出力される高周波電圧ｖP2は、他方のポートＮBに入力され、サム・ポートＮSから電圧ｖPCが出力される。
【００５７】
サム・ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」の場合（ＲＦ合成部５と負荷とがインピーダンス整合をしている場合）のサム・ポートＮSから出力される電流ｉPCと電圧ｖPCは、高周波電圧ｖP1，ｖP2をそれぞれｖP1＝Ｖ・sin(ω・ｔ)、ｖP2＝Ｖ・sin(ω・ｔ＋θ)とすると、下記のようになる。
【００５８】
抵抗Ｚの両端の電圧ｖZは、
ｖZ＝ｖP1−ｖP2＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]  …（１）
であり、ポートＮA，ＮBから伝送トランスＴ３に流れ込む電流ｉ1，ｉ2と抵抗Ｚを流れる電流ｉZは、
ｉ1＝ｖP1／Ｒo＝Ｖ・sin(ω・ｔ)／Ｒo…（２）
ｉ2＝ｖP2／Ｒo＝Ｖ・sin(ω・ｔ＋θ)／Ｒo…（３）
ｉZ＝ｖZ／（２・Ｒo）
＝Ｖ・[sin(ω・ｔ)−sin(ω・ｔ＋θ)]／（２・Ｒo）…（４）
である。
【００５９】
従って、伝送トランスＴ３の一次巻線と二次巻線に流れる電流ｉL1，ｉL2は、
ｉL1＝ｉ1−ｉZ＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒo）…（５）
ｉL2＝ｉ2＋ｉZ＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／（２・Ｒo）…（６）
で表わされ、サム・ポートＮSから出力される電流ｉPCと電圧ｖPCは、
ｉPC＝ｉL1＋ｉL2＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／Ｒo…（７）
ｖPC＝ｉPC・（Ｒo／２）
＝Ｖ・[sin(ω・ｔ)＋sin(ω・ｔ＋θ)]／２
＝Ｖ・cos(θ／２)・sin(ω・ｔ+θ／２)]…（８）
となる。
【００６０】
（８）式で示されるように、ＲＦ合成部５の出力電圧ｖPCのレベルは、位相差θによって変化する。その変化はcos(θ／２)の関数で表わされるから、位相差θをπ（１８０［ｄｅｇ］）からゼロまで単調に減少させると、出力電圧ｖPCのレベルが単調増加することが分かる。なお、θ＝０では、ｖPC＝Ｖ・sin(ω・ｔ)＝ｖP1＝ｖP2となる。
【００６１】
なお、上記の説明は、サム・ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」の場合の例であるが、サム・ポートＮSに接続される負荷のインピーダンスが「Ｒo／２」ではない場合でも同様の傾向があり、位相差θをπ（１８０［ｄｅｇ］）からゼロの範囲で変化させることにより、出力電圧ｖPCのレベルをゼロから「Ｖ」まで単調に増加させることができる。
【００６２】
ＲＦ合成部５は、ハイブリッド回路と同様の機能を果たすものであれば、他の回路であってもよい。例えば、特開２００８−２８９２３号公報に記載の高周波電力合成器や実開平４−４８７１５号公報に記載の出力合成回路を用いることができる。
【００６３】
フィルタ回路６は、例えば、２つのコンデンサと１つのリアクトルのπ型回路で構成されるローパスフィルタ（ＬＰＦ）である。フィルタ回路６は、ＲＦ合成部５から出力される高周波電圧ｖPC及び高周波電流ｉPCの高調波を除去して基本波成分を負荷側に出力する機能を果たす。なお、フィルタ回路６は、ローパスフィルタ（ＬＰＦ）であれば、コンデンサとリアクトルのπ型回路に限定されるものではない。
【００６４】
ＰＷＭ信号生成部７は、三角波比較法によりＤＣ−ＤＣ変換部３の駆動を制御するＰＷＭ信号ＳPWMを生成し、そのＰＷＭ信号ＳPWMをＤＣ−ＤＣ変換部３に出力する。ＰＷＭ信号生成部７は、例えば、ダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成されるキャリア信号発生回路と、コンパレータ等のレベル比較器で構成されるＰＷＭ信号生成回路を含み、例えば、キャリア信号発生回路で発生した鋸波のキャリア信号Ｃcと制御部９から入力される制御指令値Ｃoのレベルをレベル比較器で比較してＣc≦Ｃoの期間をパルス幅とするＰＷＭ信号ＳPWMを生成する。
【００６５】
高周波信号生成部８は、第１のＤＣ−ＲＦ変換部４Ａ内の半導体スイッチ素子ＱBの駆動を制御する高周波電圧ｖ1と第２のＤＣ−ＲＦ変換部４Ｂ内の半導体スイッチ素子ＱBの駆動を制御する高周波電圧ｖ2を生成し、高周波電圧ｖ1を第１のＤＣ−ＲＦ変換部４Ａに出力し、高周波電圧ｖ2を第２のＤＣ−ＲＦ変換部４Ｂに出力する。
【００６６】
高周波信号生成部８は、制御部９から出力される出力制御信号Ｓcに基づいて高周波電圧ｖ1，ｖ2を所定の周期でパルス出力する。出力制御信号Ｓcは、高周波電圧ｖ1，ｖ2よりも周波数の低い（周期の長い）所定の周波数でデューティ比が５０％のパルス信号で（図９のパルス信号Ｓc参照）、高周波信号生成部８は、その出力制御信号Ｓcのハイレベル期間に高周波電圧ｖ1，ｖ2を出力し、ローレベル期間は高周波電圧ｖ1，ｖ2の出力を停止する。出力制御信号Ｓcが、例えば、１０ｋＨｚのパルス信号の場合、高周波信号生成部８は、高周波電圧ｖ1，ｖ2を１００μ秒間隔で５０μ秒間だけパルス出力する。なお、出力制御信号Ｓcのデューティ比は５０％に限定されるものではなく、任意の値に設定することができる。
【００６７】
高周波信号生成部８には、図７に示すように、正弦波の高周波電圧ｖ1を発生する第１の高周波発生回路８ａと、制御部９から入力される位相差θを用いて高周波電圧ｖ1に対して位相差θを有する正弦波の高周波電圧ｖ2を発生する第２の高周波発生回路８ｂとが含まれる。第１の高周波発生回路８ａ及び第２の高周波発生回路８ｂもダイレクト・ディジタル・シンセサイザーで構成される。
【００６８】
第１の高周波発生回路８ａには、高周波電圧ｖ1の振幅Ａ、周波数ｆ及び初期位相φ1（＝０）の情報が入力される。これらの情報は予め設定された固定の情報で、周波数ｆは、上述したようにプラズマ処理システムに規定された２ＭＨｚ若しくは１３．５６ＭＨｚ等の周波数である。初期位相φ1は任意の値に設定可能であるが、本実施形態では、「０」に設定されている。第２の高周波発生回路８ｂにも高周波電圧ｖ2の振幅Ａ、周波数ｆ及び初期位相φ2の情報が入力されるが、θ＝φ2−φ1、φ1＝０より、制御部９から出力される位相値θが初期位相φ2の情報として入力される。φ1≠０に設定した場合は、制御部９から出力される位相差θに初期位相φ1を加算した値（θ＋φ1）が初期位相φ2の情報として入力される。振幅Ａ及び周波数ｆの情報は、第１の高周波発生回路８ａに入力される振幅Ａ及び周波数ｆの情報と同一である。
【００６９】
第１の高周波発生回路８ａは、振幅Ａ、周波数ｆ及び初期位相φ1の情報を用いてＡ・sin(２πｆ・ｔ)で表わされる高周波電圧ｖ1（図７（ｂ）のｖ1参照）をディジタル的に生成する。同様に、第２の正弦波発生回路８ｂは、振幅Ａ、周波数ｆ及び制御指令値θの情報を用いてＡ・sin(２πｆ・ｔ＋θ)で表わされる高周波電圧ｖ2（図７(ｂ)のｖ2参照）をディジタル的に生成する。
【００７０】
制御部９は、ＤＣ-ＤＣ変換部３の出力電圧ＶdcとＤＣ−ＲＦ変換部４内のＤＣ-ＲＦ変換部４Ａ，４Ｂから出力される２つの高周波電圧ｖP1，ｖP2の位相差θを制御するとともに、高周波電圧ｖP1，ｖP2のパルス出力を制御する回路ブロックである。制御部９は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成される。ＣＰＵがＲＯＭに記憶された所定の制御プログラムを実行することにより、ＤＣ-ＤＣ変換部３の出力電圧Ｖdc、ＤＣ-ＲＦ変換部４から出力される高周波電圧ｖP1，ｖP2の位相差θ、出力制御信号Ｓcの周期等が制御される。
【００７１】
本実施形態に係る高周波電源１は、ＤＣ-ＲＦ変換部４から出力される高周波電圧ｖP1，ｖP2の位相差θの制御に特徴を有する。以下では、位相差θの制御内容について説明する。
【００７２】
図８は、制御部９が制御する位相差θの特性を示す図である。
【００７３】
図８に示す特性は、凡そ４μ秒の時間で位相差θを１８０［ｄｅｇ］から０［ｄｅｇ］まで時間の経過に反比例させて変化させる特性である。位相差θを変化させる時間や変化カーブの形は、位相差θを単調減少させるものであれば、任意に設定することができる。また、図８は、位相差θを連続的に変化させているが、位相差θをステップ状に多段階に変化させるものでもよい。
【００７４】
制御部９は、高周波信号生成部８に出力する出力制御信号Ｓcがハイレベルに反転するタイミング（高周波電圧ｖ1，ｖ2のパルス出力における各出力開始タイミング）に同期して、高周波信号生成部８に出力する位相差θを図８の特性で変化させる。出力制御信号Ｓcの立ち上りタイミングは、周期的に生じるから、図８に示す位相差θの変化はその出力制御信号Ｓcの立ち上りタイミングに同期して周期的に繰り返される。
【００７５】
例えば、出力制御信号Ｓcが周波数１０ｋＨｚ、デューティ比５０%のパルス信号に設定される場合、高周波信号生成部８は、１００μ秒の周期で５０μ秒だけ高周波電圧ｖ1，ｖ2を生成してＤＣ-ＲＦ変換部４に出力する。高周波電圧ｖ1，ｖ2はｖ1＝Ａ・sin(２π・ｆ・ｔ)、ｖ2＝Ａ・sin(２π・ｆ・ｔ＋θ)の波形を有するが、高周波電圧ｖ2の位相差θは、生成開始時ｔ＝０から凡そ４μ秒の経過時ｔwまでに図８の特性で１８０［ｄｅｇ］から０［ｄｅｇ］まで単調減少し、その後はゼロに固定される。
【００７６】
従って、図８に示す特性を関数θ(t)で表わすと、高周波電圧ｖ2はｖ2＝Ａ・sin(２π・ｆ・ｔ＋θ(t))で表わされ、０≦ｔ≦４μ秒の期間では、その期間に含まれる高周波電圧ｖ2の各波の位相は（２π・ｆ・ｔ＋θ(t)）の関数で変化する。そして、ｔ≒４μ秒で高周波電圧ｖ2は高周波電圧ｖ1と同相となり、４μ秒から５０μ秒までの期間はｖ1＝ｖ2の状態が継続される。
【００７７】
０から４μ秒の期間では、ＤＣ-ＲＦ変換部４内の第１のＤＣ-ＲＦ変換部４Ａと第２のＤＣ-ＲＦ変換部４Ｂからそれぞれ出力される２つの高周波電圧ｖP1，ｖP2は、ｖP1＝Ｖ・sin(ω・ｔ)（ω＝２π・ｆ）、ｖP2＝Ｖ・sin(ω・ｔ＋θ(t))（θ≠０）となり、ＲＦ合成部５からフィルタ回路６を介して負荷に出力される出力電圧ｖoutのレベルは、図１で示したように、ゼロから所定のレベルまで増加する。
【００７８】
従って、負荷に出力電圧ｖoutをパルス出力するとき、各パルス出力の出力開始時に出力電圧ｖoutのレベルはゼロから漸増して所定の時間ｔWが経過後に目標の電圧値に上昇するので、出力開始時のオーバーシュートやリンギングを抑制することができる。
【００７９】
図９（ａ）は、同図（ｂ）に示す回路構成で本実施形態に係る高周波電源１から出力される進行波電圧を計測した波形を示す図である。同図（ｂ）に示す回路構成は、高周波電源１（出力インピーダンス：５０Ω）に方向性結合器１１を介して反射係数Γ＝０．９９、位相ψ＝１３５°の負荷１０を接続し、高周波電源１から周波数１３．５６ＭＨｚの高周波電圧ｖoutを１０ｋＨｚの出力制御信号Ｓcによってパルス出力させる構成である。
【００８０】
図９（ａ）に示されるように、出力電圧ｖoutがパルス出力される各出力開始時に、図１９のようなオーバーシュートが発生せず、位相差θを制御してＲＦ合成部５から出力される出力電圧ｖPCの大きさを漸増させることにより、各出力開始時のオーバーシュートやリンギングを抑制できることが分かる。
【００８１】
以上のように、本実施形態に係る高周波電源１によれば、ＤＣ-ＲＦ変換部４に第１のＤＣ-ＲＦ変換部４Ａと第２のＤＣ-ＲＦ変換部４Ｂを設けるとともに、第１，第２のＤＣ-ＲＦ変換部４Ａ，４Ｂの電力Ｐ1，Ｐ2を合成するＲＦ合成部５を設け、ＲＦ合成部５から出力電圧ｖPCをパルス出力するとき、各パルス出力の出力開始時（ｔ＝０）から所定の時間ｔWまで第１，第２のＤＣ-ＲＦ変換部４Ａ，４Ｂの出力電圧ｖP1，ｖP2の位相差θを１８０［ｄｅｇ］から０［ｄｅｇ］まで単調減少させてＲＦ合成部５からフィルタ回路６を介して負荷に出力される電圧ｖoutを漸増させるようにしたので、各パルス出力の出力開始時に、負荷に出力される電圧ｖout及び電流ｉoutにオーバーシュートやリンギングが発生するのを好適に抑制することができる。
【００８２】
上記実施形態では、高周波生成部Ｕは、２つのＤＣ-ＲＦ変換部４Ａ，４Ｂの出力電力を合成する回路構成としたが、図１０に示すように、３つのＤＣ-ＲＦ変換部４Ａ，４Ｂ，４Ｃと各ＤＣ-ＲＦ変換部４Ａ，４Ｂ，４Ｃの出力電力を合成する１つのＲＦ合成部５’を含む高周波生成部Ｕ’とすることもできる。
【００８３】
高周波生成部Ｕ’内のＤＣ-ＲＦ変換部４’は、図２に示すＤＣ-ＲＦ変換部４内に第１，第２のＤＣ-ＲＦ変換部４Ａ，４Ｂと同一構成の第３のＤＣ-ＲＦ変換部４Ｃを追加したものである。一方、ＲＦ合成部５’は、図６に示すＲＦ合成部５とは異なり、３つの高周波電圧ｖP1，ｖP2，ｖP3を合成するタイプのハイブリッド回路からなる合成回路である。
【００８４】
ＲＦ合成部５’は、図１１に示すように、３個の伝送トランスＴ４，Ｔ５，Ｔ６と同一抵抗値の抵抗Ｚ1，Ｚ2，Ｚ3とで構成される。伝送トランスＴ４，Ｔ５，Ｔ６の各一次巻線の一方端と伝送トランスＴ６，Ｔ４，Ｔ５の各二次巻線の一方端はそれぞれ接続され、各接続点は抵抗抵抗Ｚ3，Ｚ1，Ｚ2を介して中点Ｏに接続されている。また、伝送トランスＴ４，Ｔ５，Ｔ６の各一次巻線の他方端はそれぞれに入力ポートＮ1，Ｎ2，Ｎ3に接続され、伝送トランスＴ４，Ｔ５，Ｔ６の各二次巻線の他方端は出力ポートＮSに接続されている。
【００８５】
第１，第２，第３のＤＣ-ＲＦ変換部４Ａ，４Ｂ，４Ｃには高周波信号生成部８からそれぞれｖ1＝Ａ・sin(ω・ｔ)（ω＝２π・ｆ・ｔ）、ｖ2＝Ａ・sin［ω・ｔ＋θ(t)］、ｖ3＝Ａ・sin[ω・ｔ−θ(t)］の高周波電圧が入力される。図１２に示すように、高周波電圧ｖ1の初期位相はゼロに固定されているが、高周波電圧ｖ2の初期位相＋θ(t)は、高周波電圧ｖ1，ｖ2，ｖ3をパルス出力させるときの各パルス出力の出力開始時から所定の時間ｔw（図１２の例では凡そ４［μ秒］）が経過するまで制御部９によって図１２に示す特性で＋１２０［ｄｅｇ］から０［ｄｅｇ］まで単調に減少させられる。一方、高周波電圧ｖ3の初期位相−θ(t)は、各パルス出力の出力開始時から所定の時間ｔwが経過するまで制御部９によって図１２に示す特性で−１２０［ｄｅｇ］から０［ｄｅｇ］まで単調に増加させられる。そして、その後は、高周波電圧ｖ1，ｖ2，ｖ3は同一波形の正弦波信号となる。
【００８６】
図１２に示す特性でも位相差θ(t)を変化させる時間や変化カーブの形は、位相差θを単調に変化させるものであれば、任意に設定することができる。また、高周波電圧ｖ2の初期位相＋θ(t)と高周波電圧ｖ3の初期位相−θ(t)を連続的に変化させているが、初期位相＋θ(t)，−θ(t)をステップ状に多段階に変化させるようにしてもよい。
【００８７】
図２に示す高周波電源１の高周波生成部Ｕを図１０に示す高周波生成部Ｕ’に置き換えた構成でも、ＲＦ合成部５’からフィルタ回路６を介して負荷に高周波電圧ｖoutをパルス出力するとき、高周波電圧ｖoutを各パルス出力の出力開始時から漸増させ所定の時間ｔWが経過後に目標値に上昇させることができるので、各出力開始時のオーバーシュートやリンギングを抑制することができる。
【００８８】
上記実施形態では、高周波生成部Ｕ又は高周波生成部Ｕ’を１個だけ設ける構成だったが、図１３に示すように、高周波生成部Ｕ又は高周波生成部Ｕ’を２Ｎ個設け、各高周波生成部Ｕ又は高周波生成部Ｕ’の出力電力を１つのＲＦ合成部５”で合成する構成にしてもよい。高周波生成部Ｕ又は高周波生成部Ｕ’を２Ｎ個設ける構成では、図１４に示すように、（２Ｎ−１）個のＲＦ合成部５”を、隣り合う２つの高周波生成部Ｕ又は高周波生成部Ｕ’の出力電力を合成し、更に隣り合う２つの出力電力を合成する構成を繰り返して１つの出力電圧ｖPCFを出力するように結合する構成でもよい。
【００８９】
図１５は、高周波生成部Ｕを２個設け、各高周波生成部Ｕの出力電力をＲＦ合成部で合成する構成にした場合の構成例を示す図である。
【００９０】
図１５の回路構成では、各高周波生成部Ｕ内の第１のＤＣ-ＲＦ変換部４Ａに高周波信号生成部８からそれぞれ高周波電圧ｖa＝Ａ・sin(ω・t)が入力され、各高周波生成部Ｕ内の第２のＤＣ-ＲＦ変換部４Ｂに高周波信号生成部８からそれぞれ高周波電圧ｖb＝Ａ・sin(ω・t＋θ)が入力される。一方の高周波生成部Ｕ（図１５では上段の高周波生成部Ｕ）から出力される出力電圧と他方の高周波生成部Ｕ（図１５では下段の高周波生成部Ｕ）から出力される出力電圧とは同一となり、両出力電圧を「ｖPC」とし、ＲＦ合成部５”の回路構成をＲＦ合成部５と同じ構成（図６）にした場合、ＲＦ合成部５”の出力電圧を「ｖPCF」と表記すると、出力電圧ｖPCFは、（８）式より、
ｖPCF＝Ｖ・cos(θ／２)・sin(ω・ｔ+θ／２)
で表され、位相差θを１８０［ｄｅｇ］からゼロまで減少させると、出力電圧ｖPCFのレベルがゼロから単調増加する。位相差がなくなると、ｖPCF＝ｖPCとなる。
【００９１】
図１５に示す構成でも図２に示す構成と同様に、出力電圧ｖoutの出力開始時に発生するオーバーシュートやリンギングを防止若しくは抑制する効果を奏する。高周波生成部Ｕを３個以上設ける場合も同様である。
【００９２】
また、高周波生成部Ｕ’でも複数の高周波生成部Ｕ’を図１３又は図１４の回路構成で結合し、各高周波電力部Ｕ’の出力電力を合成して負荷に出力することができる。そして、その場合でも最終段のＲＦ合成部５”からフィルタ回路６を介して負荷に高周波電圧ｖoutをパルス出力するとき、高周波電圧ｖoutを各パルス出力の各出力開始時から漸増させ所定の時間ｔWが経過した後に目標値に上昇させることにより、出力開始時のオーバーシュートやリンギングを抑制することができる。
【００９３】
なお、図１５の回路構成で高周波生成部Ｕを図１０に示す高周波生成部Ｕ’に置き換えた場合は、高周波信号生成部８から、各高周波生成部Ｕ’内の第１のＤＣ-ＲＦ変換部４Ａにそれぞれ高周波電圧ｖ1＝Ａ・sin(ω・ｔ)が入力され、各高周波生成部Ｕ’内の第２のＤＣ-ＲＦ変換部４Ｂにそれぞれ高周波電圧ｖ2＝Ａ・sin[ω・t＋θ(t)]が入力され、各高周波生成部Ｕ’内の第３のＤＣ-ＲＦ変換部４Ｃにそれぞれ高周波電圧ｖ3＝Ａ・sin[ω・t−θ(t)]が入力される。
【００９４】
そして、０≦ｔ≦ｔWの期間では、各高周波生成部Ｕ’ の第１，第２，第３のＤＣ-ＲＦ変換部４Ａ，４Ｂ，４Ｃから出力される高周波電力Ｐ1，Ｐ2，Ｐ3を位相差θ(t)に応じた所定の割合で合成した電力ＰPCに対応する電圧ｖPCが出力され、ＲＦ合成部５”の出力電圧ｖPCFもｖPCと同様の変化で出力される。すなわち、０≦ｔ≦ｔWの期間では、位相θの大きさを１２０［ｄｅｇ］からゼロまで減少するため、出力電圧ｖPCFのレベルがゼロから単調増加する。ｔW≦ｔの期間ではθ(t)＝０であるから、ＲＦ合成部５の出力電圧ｖPCは、ｖPC＝Ａ・sin(ω・ｔ)となり、ＲＦ合成部５”の回路構成をＲＦ合成部５’と同じ構成（図１１）にした場合、ＲＦ合成部５”の出力電圧ｖPCFもｖPCF＝ｖPC＝Ａ・sin(ω・ｔ)となる。
【００９５】
上記のように、本発明は、２つの高周波電力を合成する高周波生成部Ｕ若しくは３つの高周波電力を合成する高周波生成部Ｕ’を備え、負荷に高周波電圧をパルス出力するときに、高周波生成部Ｕ若しくは高周波生成部Ｕ’に入力する２つ若しくは３つの高周波電圧の相互の位相差を所定の時間ｔwだけ所定値からゼロに変化させて負荷に出力される電圧をゼロから所定のレベルに漸増させることにより、パルス出力の各出力開始時に発生するオーバーシュートやリンギングを抑制若しくは防止することを要旨とするから、プラズマ処理システム用の高周波電源に限定されるものではない。
【００９６】
また、本発明は、高周波電圧をパルス出力させる場合だけでなく、連続出力させる場合にも適用でき、周波数帯もプラズマ処理システムに適用される周波数帯に限定されるものではなく任意の周波数体に適用できることは言うまでもない。
【００９７】
また、上記実施形態では、Ｄ級パワーアンプを用いて負荷に出力する高周波電力を生成するる回路構成について説明したが、本発明は、リニアアンプを用いて高周波電力を生成する回路構成でも適用することができる。この場合は、リニアアンプに入力する高周波電圧を変化させてリニアアンプから出力を開始するときに出力レベルをゼロから漸増させるようにすればよい。
【符号の説明】
【００９８】
１  高周波電源
２  ＡＣ−ＤＣ変換部
３  ＤＣ−ＤＣ変換部
４  ＤＣ−ＲＦ変換部
４Ａ  第１のＤＣ−ＲＦ変換部（高周波生成手段）
４Ｂ  第２のＤＣ−ＲＦ変換部（高周波生成手段）
４Ｃ  第３のＤＣ−ＲＦ変換部（高周波生成手段）
４０１  ローパスフィルタ
５，５”  ＲＦ合成部（高周波合成手段）
５’  ＲＦ合成部
６  フィルタ回路
７  ＰＷＭ信号生成部
８  高周波信号生成部
８ａ  第１の高周波発生回路
８ｂ  第２の高周波発生回路
９  制御部（出力制御手段）
１０  負荷
１１  方向性結合器
Ｔ１〜Ｔ６  トランス
Ｒ，Ｚ，Ｚ1，Ｚ2，Ｚ3  抵抗
Ｕ，Ｕ’  高周波生成部（高周波電力生成手段）
【図２】
2014204501.tif 000003
【図３】
2014204501.tif 000004
【図４】
2014204501.tif 000005
【図５】
2014204501.tif 000006
【図６】
2014204501.tif 000007
【図７】
2014204501.tif 000008
【図８】
2014204501.tif 000009
【図１０】
2014204501.tif 000010
【図１１】
2014204501.tif 000011
【図１２】
2014204501.tif 000012
【図１３】
2014204501.tif 000013
【図１４】
2014204501.tif 000014
【図１５】
2014204501.tif 000015
【図１６】
2014204501.tif 000016
【図１７】
2014204501.tif 000017
【図１８】
2014204501.tif 000018
【図２２】
2014204501.tif 000019
【図１】
2014204501.tif 000020
【図９】
2014204501.tif 000021
【図１９】
2014204501.tif 000022
【図２０】
2014204501.tif 000023
【図２１】
2014204501.tif 000024
【手続補正書】
【提出日】平成26年6月5日(2014.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
高周波電力を生成する高周波電力生成手段と、
前記高周波電力生成手段で生成した前記高周波電力の負荷への出力を制御する出力制御手段と、
を備えた高周波電源であって、
前記出力制御手段は、
前記高周波電力の前記負荷への出力開始時に、前記負荷に出力される高周波のレベルをゼロから漸増させ、所定の時間が経過した後に所定のレベルに制御することを特徴とする、高周波電源。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明に係る高周波電源は、高周波電力を生成する高周波電力生成手段と、前記高周波電力生成手段で生成した前記高周波電力の負荷への出力を制御する出力制御手段と、を備えた高周波電源であって、前記出力制御手段は、前記高周波電力の前記負荷への出力開始時に、前記負荷に出力される高周波のレベルをゼロから漸増させ、所定の時間が経過した後に所定のレベルに制御することを特徴とする（請求項１）。