(57)【要約】【課題】スイッチング損失とサージ電圧の間のトレードオフ関係を改善することが可能な駆動回路を提供すること。【解決手段】駆動回路１は、メインスイッチング素子Ｍ１のオン・オフを切換える制御部２、及びキャパシタＣｘを有するチャージポンプ部３を備えている。チャージポンプ部３が、少なくとも以下の（１）〜（３）を実行する。（１）メインスイッチング素子Ｍ１がターンオフするのに先立って、キャパシタＣｘを充電する。（２）メインスイッチング素子Ｍ１がターンオフする時に、キャパシタＣｘをメインスイッチング素子Ｍ１のゲートに接続し、キャパシタＣｘを介してメインスイッチング素子Ｍ１のゲートから電荷を放電させる。（３）メインスイッチング素子Ｍ１のターンオフ遷移期間中に、キャパシタＣｘに電荷が残存している状態で、キャパシタＣｘを介してメインスイッチング素子Ｍ１のゲートから電荷を放電させることを停止する。【選択図】図１
2014068326.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を駆動する駆動回路であって、
前記スイッチング素子のオン・オフを切換える制御部と、
キャパシタを有するチャージポンプ部と、を備えており、
前記チャージポンプ部が、少なくとも以下の（１）〜（３）を実行する駆動回路。
（１）前記スイッチング素子がターンオフするのに先立って、前記キャパシタを充電する。
（２）前記スイッチング素子がターンオフする時に、前記キャパシタを前記スイッチング素子のゲートに接続し、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させる。
（３）前記スイッチング素子のターンオフ遷移期間中に、前記キャパシタに電荷が残存している状態で、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させることを停止する。
【請求項２】
前記制御部は、第１スイッチと第２スイッチを有しており、前記第１スイッチを閉じて前記第２スイッチを開くことで前記スイッチング素子をターンオンし、前記第１スイッチを開いて前記第２スイッチを閉じることで前記スイッチング素子をターンオフするように構成されており、
前記チャージポンプ部は、第３スイッチと第４スイッチを有しており、前記第３スイッチを閉じて前記第４スイッチを開くことで前記キャパシタを充電し、前記第３スイッチを開いて前記第４スイッチを閉じることで前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させるように構成されている請求項１に記載の駆動回路。
【請求項３】
前記チャージポンプ部が、少なくとも以下の（１）〜（３）を実行する請求項２に記載の駆動回路。
（１）前記第１スイッチが開いて前記第２スイッチが閉じるのに先立って、前記第３スイッチを閉じて前記第４スイッチを開くことで、前記キャパシタを充電する。
（２）前記第１スイッチが開いて前記第２スイッチが閉じる時に、前記第３スイッチを開いて前記第４スイッチを閉じることで、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させる。
（３）前記第１スイッチが開いて前記第２スイッチが閉じている期間中に、前記第３スイッチを閉じて前記第４スイッチを開くことで、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させることを停止する。
【請求項４】
前記ターンオフ遷移期間中に、前記スイッチング素子の端子間電圧が所定電圧に達した時に、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させることを停止する請求項１〜３のいずれか一項に記載の駆動回路。
【請求項５】
スイッチング素子を駆動する駆動回路であって、
前記スイッチング素子のオン・オフを切換える制御部と、
キャパシタを有するチャージポンプ部と、を備えており、
前記チャージポンプ部が、少なくとも以下の（１）〜（３）を実行する駆動回路。
（１）前記スイッチング素子がターンオンするのに先立って、前記キャパシタを充電する。
（２）前記スイッチング素子がターンオンする時に、前記キャパシタを前記スイッチング素子のゲートに接続し、前記キャパシタから前記スイッチング素子のゲートに電荷を放電させる。
（３）前記スイッチング素子のターンオン遷移期間中に、前記キャパシタに電荷が残存している状態で、前記キャパシタから前記スイッチング素子のゲートに電荷を放電させることを停止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、スイッチング素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
スイッチング素子は、様々な用途で必要とされており、例えば、直流電圧を変圧するコンバータ装置、直流電圧と交流電圧の間で変換するインバータ装置に用いられる。スイッチング素子の一例には、絶縁ゲートを備えるスイッチング素子が知れられている。この種のスイッチング素子では、絶縁ゲートに電荷が充放電されることによって、オンとオフが切換わるように構成されている。この種のスイッチング素子の一例には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含むパワー半導体素子が挙げられる。
【０００３】
このようなスイッチング素子を駆動する駆動回路では、スイッチング素子のターンオフ速度を高速化し、スイッチング損失を低減することが望まれている。また、この種の駆動回路では、スイッチング素子のターンオン速度を高速化し、スイッチング損失を低減することも望まれている。特許文献１には、このような課題を解決する駆動回路の一例が開示されている。
【０００４】
特許文献１の駆動回路では、スイッチング素子がターンオフするのに先立って、ターンオフ用のキャパシタが充電される。スイッチング素子がターンオフする時に、このターンオフ用のキャパシタの充電電圧を利用してスイッチング素子の絶縁ゲートから電荷を高速に放電させ、スイッチング素子を高速でターンオフさせる。また、特許文献１の駆動回路では、スイッチング素子がターンオンするのに先立って、ターンオン用のキャパシタが充電される。スイッチング素子がターンオンする時に、このターンオン用のキャパシタの充電電圧を利用してスイッチング素子の絶縁ゲートを高速に充電し、スイッチング素子を高速でターンオンさせる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２００５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
キャパシタの容量を大きくすれば、ターンオフ及びターンオンの遷移期間に亘って充電電圧が維持されるので、スイッチング素子のターンオフ速度及びターンオン速度をさらに高速化することができ、スイッチング損失をさらに低減することができる。しかしながら、ターンオフの場合、スイッチング素子のサージ電圧が増大するという問題がある。ターンオンの場合、スイッチング素子に接続されたダイオードのリカバリ時のサージ電圧が増大するという問題がある。キャパシタの容量を小さくすれば、このようなサージ電圧を抑えることができるが、キャパシタから電荷が急速に放電され、スイッチング素子のターンオフ速度及びターンオン速度を高速化することができず、スイッチング損失が増大する。このように、この種の駆動回路では、ターンオフ及びターンオンのいずれにおいても、スイッチング損失とサージ電圧の間にトレードオフの関係が存在する。
【０００７】
本明細書で開示される技術は、スイッチング損失とサージ電圧の間のトレードオフ関係を改善することを目的としている。
【課題を解決するための手段】
【０００８】
本明細書で開示される１つの駆動回路は、スイッチング素子をターンオフする場合に有用である。この駆動回路は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部は、少なくとも以下の（１）〜（３）を実行することを特徴としている。（１）スイッチング素子がターンオフするのに先立って、キャパシタを充電する。（２）スイッチング素子がターンオフする時に、キャパシタをスイッチング素子のゲートに接続し、キャパシタを介してスイッチング素子のゲートから電荷を放電させる。（３）スイッチング素子のターンオフ遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止する。
【０００９】
上記のターンオフ用の駆動回路によれば、ターンオフの遷移期間の初期段階では、キャパシタを介した放電経路を利用することで、ターンオフ速度を高速にし、スイッチング損失を低減することができる。さらに、ターンオフの遷移期間中にキャパシタを介した放電経路を遮断することで、ターンオフ速度を低速にし、サージ電圧を抑えることができる。
【００１０】
本明細書で開示される他の１つの駆動回路は、スイッチング素子をターンオンする場合に有用である。この駆動回路は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部は、少なくとも以下の（１）〜（３）を実行することを特徴としている。（１）スイッチング素子がターンオンするのに先立って、キャパシタを充電する。（２）スイッチング素子がターンオンする時に、キャパシタをスイッチング素子のゲートに接続し、キャパシタからスイッチング素子のゲートに電荷を放電させる。（３）スイッチング素子のターンオン遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタからスイッチング素子のゲートに電荷を放電させることを停止する。
【００１１】
上記のターンオン用の駆動回路によれば、ターンオンの遷移期間の初期段階では、キャパシタを介した充電経路を利用することで、ターンオン速度を高速にし、スイッチング損失を低減することができる。さらに、ターンオンの遷移期間中にキャパシタを介した充電経路を遮断することで、ターンオン速度を低速にし、サージ電圧を抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施例の駆動回路の構成を示す。
【図２】第１実施例の駆動回路において、第２制御信号を生成する回路構成を示す。
【図３】第１実施例の駆動回路のタイミングチャートを示す。
【図４】第１実施例の駆動回路の第１モードの状態を示す。
【図５】第１実施例の駆動回路の第２モードの状態を示す。
【図６】第１実施例の駆動回路の第３モードの状態を示す。
【図７】第１実施例の駆動回路の変形例の構成を示す。
【図８】第２実施例の駆動回路の構成を示す。
【図９】第２実施例の駆動回路において、第２制御信号を生成する回路構成を示す。
【図１０】第２実施例の駆動回路の変形例の構成を示す。
【発明を実施するための形態】
【００１３】
本明細書で開示される技術の特徴を整理しておく。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）スイッチング素子を駆動する駆動回路の１つの実施形態は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部のキャパシタは、第１端子と第２端子を有している。チャージポンプ部は、スイッチング素子のオン期間において、キャパシタの第１端子が電源の正側端子に接続され、キャパシタの第２端子が電源の負側端子に接続され、第１端子が第２端子よりも高電位に充電されるように構成されていてもよい。チャージポンプ部は、スイッチング素子がターンオフする時に、キャパシタの第１端子が電源の負側端子に接続され、キャパシタの第２端子がスイッチング素子のゲートに接続され、キャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。チャージポンプ部は、スイッチング素子のターンオフ遷移期間中に、前記キャパシタに電荷が残存している状態で、キャパシタの第１端子が電源の正側端子に接続され、キャパシタの第２端子が電源の負側端子に接続され、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するように構成されていてもよい。
（第２特徴）第１特徴の駆動回路において、制御部は、第１スイッチと第２スイッチを有していてもよい。第１スイッチを閉じて第２スイッチを開くことでスイッチング素子をターンオンし、第１スイッチを開いて第２スイッチを閉じることでスイッチング素子をターンオフするように構成されていてもよい。チャージポンプ部は、第３スイッチと第４スイッチを有していてもよい。第３スイッチを閉じて第４スイッチを開くことでキャパシタを充電し、第３スイッチを開いて第４スイッチを閉じることでキャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。
（第３特徴）第２特徴の駆動回路において、チャージポンプ部は、第１スイッチが開いて第２スイッチが閉じるのに先立って、第３スイッチを閉じて第４スイッチを開くことで、キャパシタを充電するように構成されていてもよい。チャージポンプ部は、第１スイッチが開いて第２スイッチが閉じる時に、第３スイッチを開いて第４スイッチを閉じることで、キャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。チャージポンプ部は、第１スイッチが開いて第２スイッチが閉じている期間中に、第４スイッチを開くことで、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するように構成されていてもよい。
（第４特徴）第１〜３の特徴のいずれかの駆動回路において、ターンオフ遷移期間中にキャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するタイミングは、様々な指標に基づいて決定することができる。一例では、スイッチング素子の端子間電圧が所定電圧に達した時に、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止してもよい。ここで、「所定電圧」は、スイッチング素子の動作環境（温度・電流）、設定ゲート抵抗及びドレイン電圧の検知回路の遅れ時間、駆動ＭＯＳスイッチの遅れ時間等により決定される。したがって、「所定電圧」は、回路アプリケーションに応じて、固定値もしくは温度・電流の値に応じたテーブル値にしてもよい。
（第５特徴）スイッチング素子を駆動する駆動回路の１つの実施形態は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部のキャパシタは、第１端子と第２端子を有している。チャージポンプ部は、スイッチング素子のオフ期間において、キャパシタの第１端子が電源の負側端子に接続され、キャパシタの第２端子が電源の正側端子に接続され、第２端子が第１端子よりも高電位に充電されるように構成されていてもよい。チャージポンプ部は、スイッチング素子がターンオンする時に、キャパシタの第１端子が電源の正側端子に接続され、キャパシタの第２端子がスイッチング素子のゲートに接続され、キャパシタからスイッチング素子のゲートに電荷を放電させるように構成されていてもよい。チャージポンプ部は、スイッチング素子のターンオン遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタの第１端子が電源の負側端子に接続され、キャパシタの第１端子が電源の正側端子に接続され、キャパシタからスイッチング素子のゲートに電荷を放電させることを停止するように構成されていてもよい。
【実施例１】
【００１４】
図１に、車両用のインバータ装置に搭載されるメインスイッチング素子Ｍ１（請求項に記載のスイッチング素子の一例）を駆動する駆動回路１の回路図を示す。一例では、メインスイッチング素子Ｍ１には、ｎチャネル型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられており、その半導体材料にはシリコン、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路１は、メインスイッチング素子Ｍ１の絶縁ゲートに対して駆動電圧Ｖgprを出力し、メインスイッチング素子Ｍ１の絶縁ゲートから電荷を充電又は絶縁ゲートから電荷を放電させることで、ゲート電圧Ｖgを上昇又は降下させ、メインスイッチング素子Ｍ１を流れるドレイン電流を制御する。
【００１５】
駆動回路１は、正側端子ＩＮＰ、負側端子ＩＮＮ、制御部２、及びチャージポンプ部３を備えている。正側端子ＩＮＰは、直流電源Ｖccの正極に接続して用いられる。負側端子ＩＮＮは、直流電源Ｖeeの負極に接続して用いられる。この例では、直流電源Ｖeeを利用して負側端子ＩＮＮには負電圧が印加されているが、この例に代えて、負側端子ＩＮＮが接地電圧に固定されていてもよい。制御部２は、メインスイッチング素子Ｍ１の絶縁ゲートに印加される駆動電圧Ｖgprをオン駆動電圧とオフ駆動電圧のいずれかに切換えるように構成されている。この例では、オン駆動電圧が正電圧Ｖccであり、オフ駆動電圧が負電圧Ｖeeである。チャージポンプ部３は、メインスイッチング素子Ｍ１がターンオフする遷移期間の初期段階において、メインスイッチング素子Ｍ１の絶縁ゲートに印加される駆動電圧Ｖgprを負電圧Ｖeeよりも低い電圧となるように調整する。
【００１６】
制御部２は、第１スイッチＳＷ１及び第２スイッチＳＷ２を有している。第１スイッチＳＷ１及び第２スイッチＳＷ２は、正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第１スイッチＳＷ１は、ｐチャネル型のＭＯＳＦＥＴであり、ドレインが正側端子ＩＮＰに接続されており、ソースが第２スイッチＳＷ２に接続されている。第１スイッチＳＷ１のゲートには、第１制御信号Ｖsig1が入力している。第２スイッチＳＷ２は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第１スイッチＳＷ１に接続されており、ソースが第１ダイオードＤ１のアノードに接続されている。第２スイッチＳＷ２のゲートにも、第１制御信号Ｖsig1が入力している。第１スイッチＳＷ１のソースと第２スイッチＳＷ２のドレインの接続点が、メインスイッチング素子Ｍ１の絶縁ゲートに接続されている。
【００１７】
チャージポンプ部３は、第３スイッチＳＷ３、第４スイッチＳＷ４、キャパシタＣx、第１ダイオードＤ１、及び第２ダイオードＤ２を有している。第３スイッチＳＷ３及び第４スイッチＳＷ４は、正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第３スイッチＳＷ３は、ｐチャネル型のＭＯＳＦＥＴであり、ドレインが正側端子ＩＮＰに接続されており、ソースが第４スイッチＳＷ４に接続されている。第３スイッチＳＷ３のゲートには、第２制御信号Ｖsig2が入力している。第４スイッチＳＷ４は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第３スイッチＳＷ３に接続されており、ソースが負側端子ＩＮＮに接続されている。第４スイッチＳＷ４のゲートには、第２制御信号Ｖsig2が入力している。第３スイッチＳＷ３のソースと第４スイッチＳＷ４のドレインの接続点が、キャパシタxの第１端子ＩＮ１に接続されている。また、第１ダイオードＤ１及び第２ダイオードＤ２は、正側端子ＩＮＰと負側端子ＩＮＮの間において直列に接続されている。第１ダイオードＤ１では、アノードが第２スイッチＳＷ２のソースに接続されており、カソードが第２ダイオードＤ２に接続されている。第２ダイオードＤ２では、アノードが第１ダイオードＤ１に接続されており、カソードが負側端子ＩＮＮに接続されている。第１ダイオードＤ１のカソードと第２ダイオードＤ２のアノードの接続点がキャパシタＣｘの第２端子ＩＮ２に接続されている。
【００１８】
駆動回路１はさらに、比較器４、保持回路５、及びタイミング制御器６を備えている。比較器４は、メインスイッチング素子Ｍ１のドレイン・ソース間電圧Ｖds及び比較電圧Ｖrefを入力し、比較信号Ｖcompを出力する。比較器４は、ドレイン・ソース間電圧Ｖdsと比較電圧Ｖrefを比較し、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを上回った時に、比較信号Ｖcompをハイにする。保持回路５は、比較器４から出力される比較信号Ｖcomp及びタイミング制御器６から出力される第１制御信号Ｖsig1を入力し、保持信号Ｖlatchを出力する。タイミング制御器６は、保持回路５から出力される保持信号Ｖlatch及びマイコン（図示せず）から出力されるＰＷＭ信号を入力し、第１制御信号Ｖsig1及び第２制御信号Ｖsig2を出力する。ここで、第１制御信号Ｖsig1は、ＰＷＭ信号と同期した信号であってもよいし、ＰＷＭ信号から所定時間だけ遅延した信号であってもよい。以下では、第１制御信号Ｖsig1とＰＷＭ信号が同期する場合を例示する。
【００１９】
図２に、比較器４、保持回路５、及びタイミング制御器６に組み込まれている回路の一例を具体的に示す。この回路は、第２制御信号Ｖsig2を生成するためのものである。この回路は、比較器４として動作するコンパレータ１１、保持回路５として動作するＤ型のフリップフロップ１２、及びタイミング制御器６として動作するＡＮＤ回路１３を備えている。コンパレータ１１では、反転入力端子（−）にドレイン・ソース間電圧Ｖdsが入力し、非反転入力端子（＋）に比較電圧Ｖrefが入力する。コンパレータ１１は、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを上回った時に、出力である比較信号Ｖcompをハイにする。フリップフロップ１２では、リセット端子（ＲＥＳＥＴ）及びクロック端子（ＣＫ）に第１制御信号Ｖsig1が入力し、Ｄ入力端子（Ｄ）にコンパレータ１１から出力される比較信号Ｖcompが入力する。フリップフロップ１２は、比較信号Ｖcompがハイになると、保持信号Ｖlatchをハイにして保持する。保持されている保持信号Ｖlatchは、次に第１制御信号Ｖsig1がローになる時にリセットされる。ＡＮＤ回路１３では、２つの入力端子に第１制御信号Ｖsig1とフリップフロップ１２から出力される保持信号Ｖlatchが反転した信号が入力する。ＡＮＤ回路１３の出力である第２制御信号Ｖsig2は、第１制御信号Ｖsig1と保持信号Ｖlatchの負論理の論理和で作成される。
【００２０】
駆動回路１の動作は、各スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の開閉状態に基づいて、３つのモードに分けられる。以下、図３のタイミングチャートを参照し、図４〜図６に示される各モードの動作を説明する。
【００２１】
（第１モード）
図３及び図４に示されるように、第１制御信号Ｖsig1がローである第１モードは、メインスイッチング素子Ｍ１が定常的にオンしている状態である。このとき、第１スイッチＳＷ１及び第３スイッチＳＷ３が閉じており、第２スイッチＳＷ２及び第４スイッチＳＷ４が開いている。このため、メインスイッチング素子Ｍ１のゲート電圧Ｖgは、正のオン駆動電圧Ｖccである。また、キャパシタＣxでは、第１端子ＩＮ１が第３スイッチＳＷ３を介して正側端子ＩＮＰに接続され、第２端子ＩＮ２が第２ダイオードＤ２を介して負側端子ＩＮＮに接続される。このため、キャパシタＣxでは、第１端子ＩＮ１が第２端子ＩＮ２よりも高電位となるように、両端電圧Ｖcxが充電されている。
【００２２】
（第２モード）
次に、図３に示されるように、第１制御信号Ｖsig1がローからハイに変わると（前記したように、第１制御信号Ｖsig1は、ＰＷＭ信号に同期して変わる）、第１スイッチＳＷ１が開き、第２スイッチＳＷ２が閉じ、メインスイッチング素子Ｍ１がターンオフに移行する。メインスイッチング素子Ｍ１がターンオフに移行した直後では、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefよりも低い。このため、図２に示されるように、保持信号Ｖlatchがローのままなので、第１制御信号Ｖsig1がローからハイに変わるのに同期して、第２制御信号Ｖsig2もローからハイに切換わる。これにより、第３スイッチＳＷ３が開き、第４スイッチＳＷ４が閉じる。
【００２３】
図５に示されるように、メインスイッチング素子Ｍ１がターンオフに移行した直後では、キャパシタＣxの第１端子ＩＮ１が第４スイッチＳＷ４を介して負側端子ＩＮＮに接続され、キャパシタＣxの第２端子ＩＮ２が第２スイッチＳＷ２及び第１ダイオードＤ１を介してメインスイッチング素子Ｍ１の絶縁ゲートに接続される。このため、メインスイッチング素子Ｍ１の絶縁ゲートから第２スイッチＳＷ２、第１ダイオードＤ１、キャパシタＣx、及び第４スイッチＳＷ４を介した放電経路が形成される。これにより、メインスイッチング素子Ｍ１のゲート抵抗Ｒgに印加される駆動電圧Ｖgprには、オフ駆動電圧ＶeeにキャパシタＣxの両端電圧Ｖcxが重畳された負電圧が瞬間的に印加され、メインスイッチング素子Ｍ１の入力容量に蓄積された電荷がキャパシタＣxに向けて急速に放電される（タイミングｔ１）。次に、メインスイッチング素子Ｍ１のゲート電圧Ｖgが閾値電圧Ｖthを下回ると（タイミングｔ２）、ドレイン電流が降下し、ドレイン・ソース間電圧Ｖdsが上昇する。同時に、キャパシタＣxの電荷は、キャパシタＣxの容量に依存して徐々に減少するので、駆動電圧Ｖgprも徐々に上昇する。
【００２４】
（第３モード）
次に、図２及び図３に示されるように、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを上回ると（タイミングｔ３）、コンパレータ１１から出力される比較信号Ｖcompがハイになる。フリップフロップ１２では、比較信号Ｖcompがハイになると、保持信号Ｖlatchをハイにして保持する。保持信号Ｖlatchがハイに変わると、ＡＮＤ回路１３の出力である第２制御信号Ｖsig2がハイからローに変わり、第３スイッチＳＷ３が閉じ、第４スイッチＳＷ４が開く。これにより、図６に示されるように、キャパシタＣxの第１端子ＩＮ１が第３スイッチＳＷ３を介して正側端子ＩＮＰに接続され、キャパシタＣxの第２端子ＩＮ２が第２ダイオードＤ２を介して負側端子ＩＮＮに接続される。このため、キャパシタＣxを介したメインスイッチング素子Ｍ１のゲートからの放電経路が遮断され、キャパシタＣxでは充電が開始される。この結果、図３に示されるように、駆動電圧ＶgprからキャパシタＣxの両端電圧Ｖcxが除かれ、駆動電圧Ｖgprが急激に上昇する（タイミングｔ４）。駆動電圧Ｖgprが急激に上昇することにより、メインスイッチング素子Ｍ１のゲート電圧Ｖgの下降速度が低速化する。
【００２５】
以下、駆動回路１の特徴及び変形例を説明する。
（１）駆動回路１は、ターンオフの遷移期間の初期段階において、オフ駆動電圧ＶeeにキャパシタＣxの両端電圧Ｖcxが重畳された駆動電圧Ｖgprを出力しており、ゲート電圧Ｖgの下降速度を相対的に高速化している。これにより、メインスイッチング素子Ｍ１のターンオフ速度が高速化され、スイッチング損失が抑えられている。一方、駆動回路１は、ターンオフの遷移期間の後半段階において、キャパシタＣxの両端電圧Ｖcxを除いたオフ駆動電圧Ｖeeのみの駆動電圧Ｖgprを出力し、ゲート電圧Ｖgの下降速度を相対的に低速化している。一般的に、ターンオフの遷移期間の後半段階におけるゲート電圧Ｖgの下降速度は、メインスイッチング素子Ｍ１のドレイン・ソース間電圧Ｖdsのサージ電圧に強く影響する。駆動回路１を用いると、ターンオフの遷移期間の後半段階におけるゲート電圧Ｖgの下降速度が低速化されているので、メインスイッチング素子Ｍ１がターンオフするときのドレイン・ソース間電圧Ｖdsのサージ電圧が抑えられる。
【００２６】
（２）背景技術で説明したように、キャパシタを有するチャージポンプ部を備えた駆動回路では、スイッチング損失とサージ電圧の間にトレードオフの関係が存在しており、このトレードオフ関係がキャパシタの容量に依存していた。これに対し、本実施例の駆動回路１では、ターンオフの遷移期間の後半段階において放電経路からキャパシタＣxを除くことができるので、サージ電圧の影響を無視して、容量の大きいキャパシタＣxを用いることができる。このため、本実施例の駆動回路１では、スイッチング損失とサージ電圧の間のトレードオフの関係を大幅に改善することができる。
【００２７】
（３）図３に示されるように、本実施例の駆動回路１では、第３モードにおいて、ドレイン・ソース間電圧Ｖdsがリンギングによって比較電圧Ｖrefを瞬間的に下回ったとしても（タイミングｔ５〜ｔ６）、フリップフロップ１２が保持信号Ｖlatchを保持しているので、第２制御信号Ｖsig2がリンギングの影響を受けることがない。
【００２８】
（４）上記実施例では、チャージポンプ部３のキャパシタＣxに充電される電圧が、チャージポンプ部３に接続される直流電源Ｖccに依存する。この例に代えて、チャージポンプ部３には他の直流電源を接続してもよい。あるいは、図７に示されるように、チャージポンプ部３が、可変電源用の正側端子ＩＮＰ１を介して可変電源Ｖbに接続されていてもよい。この例によると、チャージポンプ部３のキャパシタＣxに充電される電圧を適宜に調整することが可能である。通常、メインスイッチング素子Ｍ１の特性は均一ではなく、様々なバラツキが存在している。例えば、メインスイッチング素子Ｍ１には、絶縁ゲートの入力容量のバラツキ、温度特性上のバラツキが存在する。また、チャージポンプ部３の特性も均一ではなく、様々なバラツキが存在している。例えば、チャージポンプ部３には、キャパシタＣxの容量のバラツキ、温度特性上のバラツキが存在する。チャージポンプ部３が可変電源Ｖbに接続されていると、これらのバラツキに基づいて適宜に調整された駆動電圧Ｖgprを生成することができるので、これらのバラツキを補償することができる。
【実施例２】
【００２９】
図８に、ターンオン用のチャージポンプ部３を備えた駆動回路１０を示す。なお、第１実施例の駆動回路１と共通又は均等な構成要素に関しては共通の符号を付し、その説明を省略する。
【００３０】
駆動回路１０では、チャージポンプ部３が、制御部２に対して正側端子ＩＮＰ側に配置されていることを特徴としている。また、チャージポンプ部３は、キャパシタＣxに対して並列に接続される第３ダイオードＤ３を有する。さらに、図９に示すように、第２制御信号Ｖsig2を生成する回路では、図２に示す例とは異なり、コンパレータ１１の非反転入力端子（＋）にドレイン・ソース間電圧Ｖdsが入力し、反転入力端子（−）に比較電圧Ｖrefが入力する。このため、コンパレータ１１は、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを下回った時に、比較信号Ｖcompをハイにする。また、第２制御信号Ｖsig2を生成する回路の最終段が、図２に示す例ではＡＮＤ回路１３であったが、この例ではＯＲ回路１１３に変更されている。
【００３１】
駆動回路１０では、メインスイッチング素子Ｍ１が定常的にオフしているときに、第１制御信号Ｖsig1及び第２制御信号Ｖsig2がハイであり、第１スイッチＳＷ１及び第３スイッチＳＷ３が開いており、第２スイッチＳＷ２及び第４スイッチＳＷ４が閉じている。このため、メインスイッチング素子Ｍ１のゲート電圧Ｖgは、概ね基準電圧である。また、キャパシタＣxでは、第１端子ＩＮ１が第４スイッチＳＷ４を介して負側端子ＩＮＮに接続され、第２端子ＩＮ２が第１ダイオードＤ１を介して正側端子ＩＮＰに接続される。このため、キャパシタＣxでは、第２端子ＩＮ２が第１端子ＩＮ１よりも高電位となるように、両端電圧Ｖcxが充電されている。
【００３２】
次に、ＰＷＭ信号に基づいて第１制御信号Ｖsig1がハイからローに変わると、第１スイッチＳＷ１が閉じ、第２スイッチＳＷ２が開き、メインスイッチング素子Ｍ１がターンオンに移行する。メインスイッチング素子Ｍ１がターンオンに移行した直後では、ドレイン・ソース間電圧Ｖｄｓが比較電圧Ｖrefよりも高い。このため、保持信号Ｖlatchがローのままなので、第１制御信号Ｖsig1がハイからローに変わるのに同期して、第２制御信号Ｖsig2もハイからローに切換わる。これにより、第３スイッチＳＷ３が閉じ、第４スイッチＳＷ４が開く。
【００３３】
メインスイッチング素子Ｍ１がターンオンに移行した直後では、キャパシタＣxの第１端子ＩＮ１が第３スイッチＳＷ３を介して正側端子ＩＮＰに接続され、キャパシタＣxの第２端子ＩＮ２が第２ダイオードＤ２及び第１スイッチＳＷ１を介してメインスイッチング素子Ｍ１の絶縁ゲートに接続される。このため、直流電源Ｖsから第３スイッチＳＷ３、キャパシタＣx、第２ダイオードＤ２、及び第１スイッチＳＷ１を介した充電経路が形成される。これにより、メインスイッチング素子Ｍ１のゲート抵抗Ｒgに印加される駆動電圧Ｖgprには、オン駆動電圧ＶsにキャパシタＣxの両端電圧Ｖcxが重畳された正電圧が瞬間的に印加され、メインスイッチング素子Ｍ１のゲートが急速に充電される。次に、メインスイッチング素子Ｍ１のゲート電圧Ｖgが閾値電圧Ｖthを上回ると、ドレイン電流が増加し、ドレイン・ソース間電圧Ｖdsが下降する。同時に、キャパシタＣxの電荷は、キャパシタＣxの容量に依存して徐々に減少するので、駆動電圧Ｖgprも徐々に下降する。
【００３４】
次に、ドレイン・ソース間電圧Ｖdsが比較電圧Ｖrefを下回ると、コンパレータ１１から出力される比較信号Ｖcompがハイになる。フリップフロップ１２では、比較信号Ｖcompがハイになると、保持信号Ｖlatchをハイにして保持する。保持信号Ｖlatchがハイに変わると、ＯＲ回路１３の出力である第２制御信号Ｖsig2がローからハイに変わり、第３スイッチＳＷ３が開き、第４スイッチＳＷ４が閉じる。これにより、キャパシタＣxの第１端子ＩＮ１が第４スイッチＳＷ４を介して負側端子ＩＮＮに接続され、キャパシタＣxの第２端子ＩＮ２が第１ダイオードＤ１を介して正側端子ＩＮＰに接続される。このため、キャパシタＣxを介したメインスイッチング素子Ｍ１のゲートへの充電経路が遮断され、キャパシタＣxでは充電が開始される。この結果、駆動電圧ＶgprからキャパシタＣxの両端電圧Ｖcxが除かれ、駆動電圧Ｖgprが急激に低下する。駆動電圧Ｖgprが急激に低下することにより、メインスイッチング素子Ｍ１のゲート電圧Ｖgの上昇速度が低速化する。
【００３５】
駆動回路１０は、ターンオンの遷移期間の初期段階において、オン駆動電圧ＶsにキャパシタＣxの両端電圧Ｖcxが重畳された駆動電圧Ｖgprを出力し、ゲート電圧Ｖgの上昇速度を相対的に高速化している。これにより、メインスイッチング素子Ｍ１のターンオン速度が高速化され、スイッチング損失が抑えられている。一方、駆動回路１０は、ターンオンの遷移期間の後半段階において、キャパシタＣxの両端電圧Ｖcxが除かれたオン駆動電圧Ｖsのみの駆動電圧Ｖgprを出力し、ゲート電圧Ｖgの上昇速度を相対的に低速化している。図８に示されるように、通常、この種の回路では、メインスイッチング素子Ｍ１がターンオンする場合に備えて、メインスイッチング素子Ｍ１に接続される誘導負荷Ｌに対して還流電流を流すためのダイオードＤ４が設けられている。一般的に、ターンオンの遷移期間の後半段階におけるメインスイッチング素子Ｍ１のゲート電圧Ｖgの上昇速度が大きいと、ダイオードＤ４を流れるリカバリ電流の変化率が大きくなり、このダイオードＤ４に発生するリカバリに伴う電圧サージが増大する。駆動回路１０を用いると、ターンオンの遷移期間の後半段階におけるゲート電圧Ｖgの上昇速度が低速化されているので、メインスイッチング素子Ｍ１がターンオンするときのダイオードＤ４のリカバリに伴う電圧サージが抑えられる。
【００３６】
ターンオン用のチャージポンプ部３においても、チャージポンプ部３が直流電源Ｖsと異なる電源に接続されていてもよく、例えば、図１０に示すように、可変電源用の正側端子ＩＮＰ１を介して可変電源Ｖbに接続されていてもよい。この例によると、ターンオンの遷移期間の初期段階における駆動電圧Ｖgprを調整することが可能である。この例によると、メインスイッチング素子Ｍ１及びチャージポンプ部３に存在する様々なバラツキを補償することができる。なお、可変電源Ｖbの電圧値は、直流電源Ｖsの電圧値以下に設定される。これにより、メインスイッチング素子Ｍ１が定常的にオンしているときのゲート電圧Ｖgが概ね直流電源Ｖsとなり、ゲート絶縁膜に過大な電圧が印加されるのを防止することができる。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３８】
１，１０：駆動回路
２：制御部
３：チャージポンプ部
４：比較器
５：保持回路
６：タイミング制御器
Ｍ１：メインスイッチング素子
ＳＷ１：第１スイッチ素子
ＳＷ２：第２スイッチ素子
ＳＷ３：第３スイッチ素子
ＳＷ４：第４スイッチ素子
【図１】
2014068326.tif 000003
【図２】
2014068326.tif 000004
【図３】
2014068326.tif 000005
【図４】
2014068326.tif 000006
【図５】
2014068326.tif 000007
【図６】
2014068326.tif 000008
【図７】
2014068326.tif 000009
【図８】
2014068326.tif 000010
【図９】
2014068326.tif 000011
【図１０】
2014068326.tif 000012