(57)【要約】【課題】同一の絶縁基板に形成される異なるチャネル幅の酸化物薄膜トランジスタにおける閾値電圧の変動を抑えることが可能な技術を提供することである。【解決手段】  酸化物半導体層の上方に絶縁膜を介してドレイン電極層とソース電極層とが形成される薄膜トランジスタであって、絶縁膜に形成される貫通孔を介して、ドレイン電極層及びソース電極層と酸化物半導体層とが電気的に接続され、貫通孔を介するドレイン電極層とソース電極層との間の酸化物半導体層の領域内にチャネル領域が形成されると共に、ドレイン電極層と酸化物半導体層とを電気的に接続する第１の貫通孔と、ソース電極層と酸化物半導体層とを電気的に接続する第２の貫通孔とが、それぞれ当該薄膜トランジスタのチャネル幅方向に並設される２つ以上の貫通孔からなり、第１又は第２の貫通孔のチャネル幅方向の開口幅の合計幅が当該薄膜トランジスタのチャネル幅となる薄膜トランジスタである。【選択図】  図１
2014239173.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極層の上方に第１の絶縁膜を介して酸化物半導体層が形成されると共に、前記酸化物半導体層の上方に第２の絶縁膜を介してドレイン電極層とソース電極層とが形成される薄膜トランジスタであって、
前記ドレイン電極層及び前記ソース電極層と前記酸化物半導体層との間に配置される前記第２の絶縁膜に形成される貫通孔を介して、前記ドレイン電極層及び前記ソース電極層と前記酸化物半導体層とが電気的に接続されると共に、前記ドレイン電極層とソース電極層とはそれぞれ前記酸化物半導体層の対向する辺縁部に形成されてなり、
前記貫通孔を介して前記酸化物半導体層と電気的に接続される前記ドレイン電極層と前記ソース電極層との間の前記酸化物半導体層の領域内にチャネル領域が形成されると共に、
前記ドレイン電極層と前記酸化物半導体層とを電気的に接続する第１の貫通孔と、前記ソース電極層と前記酸化物半導体層とを電気的に接続する第２の貫通孔とが、それぞれ当該薄膜トランジスタのチャネル幅方向に並設される２つ以上の貫通孔からなり、
前記第１の貫通孔又は前記第２の貫通孔の前記チャネル幅方向の開口幅の合計幅が当該薄膜トランジスタのチャネル幅となることを特徴とする薄膜トランジスタ。
【請求項２】
前記第１の貫通孔と前記第２の貫通孔とは同数であると共に、前記第１の貫通孔と前記第２の貫通孔とは並設方向の開口幅が略同一であり、隣接する貫通孔との間隔が略同一であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第１の貫通孔と前記第２の貫通孔とは、前記チャネル幅方向に隣接する貫通孔との間隔が略同一であることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記第１の貫通孔及び前記第２の貫通孔がそれぞれ隣接する貫通孔との間隔をＨ１とした場合、
前記隣接する貫通孔の間隔Ｈ１は、Ｈ１≧２μｍであることを特徴とする請求項１乃至３の内の何れかに記載の薄膜トランジスタ。
【請求項５】
前記第１の貫通孔及び前記第２の貫通孔の前記チャネル方向の開口幅をＷ１、隣接する貫通孔との間隔をＨ１とした場合、
前記開口幅Ｗ１は、１０μｍ≧Ｗ１≧３μｍであり、
且つ、前記隣接する貫通孔の間隔Ｈ１は、４μｍ≧Ｈ１≧２μｍであることを特徴とする請求項１乃至３の内の何れかに記載の薄膜トランジスタ。
【請求項６】
前記酸化物半導体層は、複数の前記第１の貫通孔及び前記第２の貫通孔のそれぞれの開口領域に対応した複数のコンタクト領域を有し、
前記ドレイン電極層と前記ソース電極層と前記酸化物半導体層とは前記複数のコンタクト領域でそれぞれ電気的に接続されてなることを特徴とする請求項１乃至５の内の何れかに記載の薄膜トランジスタ。
【請求項７】
Ｘ方向に延在しＹ方向に並設され走査信号が入力される走査信号線と、Ｙ方向に延在しＸ方向に並設され映像信号が入力される映像信号線と、前記走査信号線と前記映像信号線との交点の近傍に配置され、前記走査信号に同期して前記映像信号の読み込みを制御するスイッチング用の薄膜トランジスタと、前記走査信号又は／及び前記映像信号を生成する駆動回路とが形成される第１基板を備える表示装置であって、
少なくとも前記駆動回路は、請求項１乃至６の内の何れかに記載の薄膜トランジスタで形成されると共に、
前記薄膜トランジスタは、少なくとも前記第１の貫通孔数が異なり、駆動能力の異なる２以上の薄膜トランジスタからなることを特徴とする表示装置。
【請求項８】
前記スイッチング用の薄膜トランジスタは、前記薄膜トランジスタからなることを特徴とする請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びそれを用いた表示装置に係わり、特に、チャネル領域が形成される半導体層に酸化物半導体を用いた薄膜トランジスタに関する。
【背景技術】
【０００２】
半導体層に酸化物半導体を用いた薄膜トランジスタ（以下、酸化物薄膜トランジスタと記す）は、半導体層にアモルファスシリコン等を用いた薄膜トランジスタとほぼ同等のプロセスによって、移動度の高い良好な薄膜トランジスタを形成することができることが知られている。特に、酸化物半導体で半導体層が形成される酸化物薄膜トランジスタでは、絶縁基板の上面に形成されるゲート電極層の上層に酸化物半導体層が形成されると共に、該酸化物半導体の上面にソース電極層及びドレイン電極層（ソース・ドレイン電極層）が形成されるいわゆるボトムゲート型が一般的となっている。この構成からなる酸化物薄膜トランジスタでは、酸化物半導体層の上面すなわちソース・ドレイン電極層が形成される側の面にチャネル保護層となる絶縁膜を形成することにより、移動度が高くかつ高信頼性の酸化物薄膜トランジスタが形成されることが知られている。
【０００３】
従来の酸化物薄膜トランジスタの形成においては、酸化物半導体層の形成の後に、該酸化物半導体層をも覆うようにして絶縁基板の上面を覆う絶縁膜を形成する。次に、絶縁膜に貫通孔（コンタクトホール）を形成し、この貫通孔を介して当該絶縁膜の上面に形成されるソース・ドレイン電極層と酸化物半導体層が電気的に接続される構成となっている。このとき、ソース電極層とドレイン電極層との間の領域に形成される絶縁膜がチャネル保護層となる。また、ソース電極層と酸化物半導体層が接続される貫通孔及びドレイン電極層と酸化物半導体層が接続される貫通孔のチャネル幅方向の長さ、すなわち一対の貫通孔のチャネル幅方向の開口幅が実質的なチャネル幅となる。
【０００４】
ここで、本願発明者らは、酸化物薄膜トランジスタを用いて液晶表示装置のゲート走査回路をガラス基板上に形成した。一方、ゲート走査回路を構成する個々の酸化物薄膜トランジスタは、それぞれに必要な動作能力に合わせてチャネル幅を変える必要がある。しかしながら、前述する構造の従来の酸化物薄膜トランジスタでは、動作能力に応じて酸化物薄膜トランジスタのチャネル幅すなわち貫通孔のチャネル幅方向の開口幅を変えた場合、チャネル幅が長くなると閾値電圧が負方向にシフトしてしまうという問題を発見した。すなわち、異なるチャネル幅の酸化物薄膜トランジスタで構成されるゲート走査回路やセレクタ回路等を作成しようとした場合、それぞれ異なるチャネル幅の酸化物薄膜トランジスタで閾値電圧が異なることとなり、回路が正常に動作しないという問題を発見した。
【０００５】
一方、特許文献１には、ＲＯＭ内のメモリセルを形成する薄膜トランジスタ（ＴＦＴ）において、ソース領域とドレイン領域とで径の異なるコンタクトホールが形成される半導体装置が開示される。この特許文献１に記載の半導体装置では、ソース領域側に形成したコンタクトホールとドレイン領域側に形成したコンタクトホールの底面積の合計が同じとなるようにコンタクトホールを形成し、該コンタクトホールを介してゲート電極層及びドレイン電極層と半導体層（島状半島体膜）とをそれぞれ電気的に接続した半導体装置が開示されている。
【０００６】
また、特許文献２には、アモルファスシリコン（ａ−Ｓｉ）膜からなる基板上にポリシリコン（ｐ−Ｓｉ）からなる半導体層が形成され、最密充填配置とするためにコンタクトホールの数を減らす構成の半導体装置が開示されている。この特許文献２に記載の半導体装置では、ゲート電極の一端が半導体層のソース電極側に伸延される形状とすると共に、ゲート電極と半導体層の表面がそれぞれ露出されるコンタクトホールが形成され、このコンタクトホールを介して半導体層とゲート電極との両方に接続されるソース電極が形成される構成となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−３４８１９号公報
【特許文献２】特開２０００−３５７７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の図７に開示される構造を酸化物薄膜トランジスタに適用した場合であっても、ソース領域とドレイン領域とで径の異なるコンタクトホールの底面積の合計を同じ構成とする必要がある。すなわち、特許文献１に記載の技術を用いてゲート走査回路を構成する場合であっても、ゲート走査回路を構成する薄膜トランジスタはそれぞれに必要な動作能力に合わせてチャネル幅を変える必要がある。従って、特許文献１に記載の技術を用いた場合であっても、コンタクトホールの底面積の合計を必要とされる薄膜トランジスタの駆動能力（ドライブ能力ともいう）に適合した底面積とする必要があるので、異なるチャネル幅の薄膜トランジスタすなわち閾値電圧が異なる薄膜トランジスタでゲート走査回路を形成する必要があり、回路が正常に動作しないという懸念がある。
【０００９】
一方、特許文献２には表示領域の外側領域いわゆる額縁領域にデータ側駆動回路及び走査側駆動回路がそれぞれ形成される技術が記載されているが、密充填配置とするためにコンタクトホールの数を低減させる技術であり、薄膜トランジスタのチャネル幅が異なることに伴う閾値電圧の変化については何ら考慮されていない。
【００１０】
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、同一の絶縁基板に形成される異なるチャネル幅の酸化物薄膜トランジスタにおける閾値電圧の変動を抑えることが可能な技術を提供することにある。
【課題を解決するための手段】
【００１１】
（１）前記課題を解決すべく、本発明の薄膜トランジスタは、ゲート電極層の上方に第１の絶縁膜を介して酸化物半導体層が形成されると共に、前記酸化物半導体層の上方に第２の絶縁膜を介してドレイン電極層とソース電極層とが形成される薄膜トランジスタであって、
前記ドレイン電極層及び前記ソース電極層と前記酸化物半導体層との間に配置される前記第２の絶縁膜に形成される貫通孔を介して、前記ドレイン電極層及び前記ソース電極層と前記酸化物半導体層とが電気的に接続されると共に、前記ドレイン電極層とソース電極層とはそれぞれ前記酸化物半導体層の対向する辺縁部に形成されてなり、
前記貫通孔を介して前記酸化物半導体層と電気的に接続される前記ドレイン電極層と前記ソース電極層との間の前記酸化物半導体層の領域内にチャネル領域が形成されると共に、
前記ドレイン電極層と前記酸化物半導体層とを電気的に接続する第１の貫通孔と、前記ソース電極層と前記酸化物半導体層とを電気的に接続する第２の貫通孔とが、それぞれ当該薄膜トランジスタのチャネル幅方向に並設される２つ以上の貫通孔からなり、
前記第１の貫通孔又は前記第２の貫通孔の前記チャネル幅方向の開口幅の合計幅が当該薄膜トランジスタのチャネル幅となる薄膜トランジスタである。
【００１２】
（２）前記課題を解決すべく、本発明の表示装置は、Ｘ方向に延在しＹ方向に並設され走査信号が入力される走査信号線と、Ｙ方向に延在しＸ方向に並設され映像信号が入力される映像信号線と、前記走査信号線と前記映像信号線との交点の近傍に配置され、前記走査信号に同期して前記映像信号の読み込みを制御するスイッチング用の薄膜トランジスタと、前記走査信号又は／及び前記映像信号を生成する駆動回路とが形成される第１基板を備える表示装置であって、
少なくとも前記駆動回路は、前述する（１）に記載の薄膜トランジスタで形成されると共に、
前記薄膜トランジスタは、少なくとも前記第１の貫通孔数が異なり、駆動能力の異なる２以上の薄膜トランジスタからなる表示装置である。
【発明の効果】
【００１３】
本発明によれば、同一の絶縁基板に形成される異なるチャネル幅の酸化物薄膜トランジスタにおける閾値電圧の変動を抑えることができる。
【００１４】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１の薄膜トランジスタの概略構成を説明するための図である。
【図２】実施形態１のｎ個の単位薄膜トランジスタを用いて形成した薄膜トランジスタの平面図である。
【図３】実施形態１の単位薄膜トランジスタの形成数と薄膜トランジスタ全体のオン電流との関係を示す図である。
【図４】従来の薄膜トランジスタの概略構成を示す平面図である。
【図５】従来の他の薄膜トランジスタの概略構成を示す平面図である。
【図６】実施形態１の１個の単位薄膜トランジスタを用いて形成した薄膜トランジスタの平面図である。
【図７】本発明の実施形態１の薄膜トランジスタにおけるゲート電圧−ドレイン電流曲線の図である。
【図８】従来の薄膜トランジスタにおけるゲート電圧−ドレイン電流曲線の図である。
【図９】実施形態１の薄膜トランジスタと従来の薄膜トランジスタにおけるチャネル幅と閾値電圧との関係を示す図である。
【図１０】実施形態１の単位薄膜トランジスタの隣接間隔を説明するための平面図である。
【図１１】本発明の酸化物薄膜トランジスタＴＦＴにおけるチャネル幅を変化させた場合のオン電流を示す図である。
【図１２】本発明の実施形態１の薄膜トランジスタの製造方法を説明するための図である。
【図１３】本発明の実施形態１の薄膜トランジスタの製造方法を説明するための図である。
【図１４】本発明の実施形態１の他の薄膜トランジスタの概略構成を説明するための図である。
【図１５】本発明の実施形態２の薄膜トランジスタの概略構成を説明するための図である。
【図１６】本発明の実施形態２の単位薄膜トランジスタの貫通孔の開口幅とチャネル幅方向のトランジスタサイズの関係を示す図である。
【図１７】本発明の単位薄膜トランジスタの貫通孔の開口幅と閾値電圧との関係を示す図である。
【図１８】本発明の単位薄膜トランジスタＴＵの貫通孔の開口幅と該貫通孔の隣接間隔との関係を示す図である。
【図１９】本発明の実施形態２の他の薄膜トランジスタの概略構成を説明するための図である。
【図２０】本発明の実施形態３の薄膜トランジスタの概略構成を説明するための図である。
【図２１】本発明の実施形態４の表示装置である液晶表示装置の概略構成を説明するための平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。また、図中に示すＸ，Ｙ，Ｚは、それぞれＸ軸、Ｙ軸、Ｚ軸を示す。
【００１７】
〈実施形態１〉
図１は本発明の実施形態１の薄膜トランジスタの概略構成を説明するための図であり、特に、図１（ａ）は実施形態１の薄膜トランジスタの平面図であり、図１（ｂ）は図１（ａ）に示すＡ−Ａ’線での断面図である。ただし、以下の説明では、液晶表示装置や有機ＥＬ表示装置等の表示装置に本願発明の薄膜トランジスタを適用した場合について説明する。従って、絶縁基板として透光性を有するガラス基板を用いる場合について説明する。また、本願発明の薄膜トランジスタは表示装置以外にも適用可能であり、その場合は絶縁基板として透光性を有しない周知の絶縁基板を用いる構成でもよい。また、実施形態１の薄膜トランジスタにおいては、第１及び第２の貫通孔ＴＨ１，ＴＨ２のＸ方向幅とＹ方向幅が同じ大きさである正方形の場合について説明する。
【００１８】
図１（ｂ）に示すように、半導体層に酸化物半導体を用いる実施形態１の薄膜トランジスタ（酸化物薄膜トランジスタ）は、図示しない絶縁基板の表面に周知の導電性薄膜からなるゲート電極層ＧＴが形成され、該ゲート電極層ＧＴをも覆うように、図示しない絶縁基板の上面にゲート絶縁膜ＧＩ（第１の絶縁膜）が形成されている。ゲート絶縁膜ＧＩは、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの周知の無機材料からなる絶縁膜で形成される。また、ゲート絶縁膜ＧＩは積層した構造でもよく、前述した絶縁膜の何れかを組み合わせた構造でもよいが、酸化物半導体層ＯＳに接する層はシリコン酸化膜とする構成が好ましい。さらには、ゲート絶縁膜ＧＩは膜厚８０ｎｍ以上２０００ｎｍ以下の範囲で形成されることが好適であるが、絶縁耐圧や容量等を考慮して、適宜、最適な膜厚で形成すればよい。
【００１９】
ゲート絶縁膜ＧＩの上面には、ゲート電極層ＧＴと重畳するようにして、島状の酸化物半導体層ＯＳが形成されている。また、酸化物半導体層ＯＳは、インジウム、ガリウム、亜鉛、酸素を主成分とする元素からなるＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体であり、ＩＧＺＯ膜と記載することもある。酸化物半導体は、これ以外にＩｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｓｎ−Ｏ系、などを用いてもよい。また、酸化物半導体層ＯＳの膜厚は３０ｎｍ以上５００ｎｍの範囲が好適であるが、大電流を必要とするデバイスに用いる場合には厚く形成する等、目的に応じて膜厚を、適宜、調整する。
【００２０】
酸化物半導体層ＯＳの上面には当該酸化物半導体層ＯＳをも覆うように、図示しない絶縁基板の上面すなわちゲート絶縁膜ＧＩの上面を覆う周知の絶縁膜材料であるシリコン酸化膜からなるチャネル保護層（第２の絶縁膜）ＣＨが形成されている。このチャネル保護層ＣＨの内で、酸化物半導体層ＯＳの上層に配置される部分（酸化物半導体層ＯＳと重畳する重畳領域部分）には、酸化物半導体層ＯＳの表面に到達する一対の貫通孔（コンタクトホール，孔）ＴＨ１，ＴＨ２がそれぞれ形成されている。この一対の貫通孔ＴＨ１，ＴＨ２には、重畳領域の辺縁部に沿って形成されている。
【００２１】
一方の貫通孔（図１（ｂ）中左側の貫通孔）である第１の貫通孔ＴＨ１には、ドレイン電極層ＤＴとなる金属薄膜が第１の貫通孔ＴＨ１を覆うようにして形成されている。他方の貫通孔（図１（ｂ）中右側の貫通孔）である第２の貫通孔ＴＨ２には、ソース電極層ＳＴとなる金属薄膜が第２の貫通孔ＴＨ２を覆うようにして形成されている。
【００２２】
このとき、酸化物半導体には、その表面に金属薄膜等の導電膜を形成した場合であってもオーミック接触（オーミックコンタクト）となるものと、シリコン半導体と同様にオーミック接触を実現するための周知のコンタクト層を必要とするものがある。従って、コンタクト層を必要としない酸化物半導体で酸化物半導体層ＯＳを形成した場合には、第１及び第２の貫通孔ＴＨ１，ＴＨ２から露出される酸化物半導体層ＯＳがドレイン電極層ＤＴとソース電極層ＳＴとのコンタクト領域となる。一方、コンタクト層を必要とする酸化物半導体で酸化物半導体層ＯＳを形成した場合には、周知の技術を用いてコンタクト層を形成する。これにより、コンタクト層を必要としない酸化物半導体で酸化物半導体層ＯＳを形成した場合と同様に、第１及び第２の貫通孔ＴＨ１，ＴＨ２から露出される酸化物半導体層ＯＳの領域がドレイン電極層ＤＴとソース電極層ＳＴとのコンタクト領域となる。このような構成とすることにより、酸化物半導体層ＯＳには、第１及び第２の貫通孔ＴＨ１，ＴＨ２に対応した図示しないコンタクト領域が形成される。この構成により、ドレイン電極層ＤＴとソース電極層ＳＴが第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２を介し、それぞれ酸化物半導体層ＯＳと電気的に接続される構成となっている。なお、実施形態１の酸化物薄膜トランジスタＴＦＴのドレイン電極層ＤＴ及びソース電極層ＳＴ並びにゲート電極層ＧＴは、アルミニウム、モリブデン、クロム、銅、タングステン、チタン、ジルコニウム、タンタル、銀、マンガンから選ばれた元素、またはこれらの元素を組み合わせた合金などで形成される。また、チタンの上にアルミニウムを積層する、もしくはアルミニウムの上層と下層をチタンではさむ等の積層構造としてもよい。
【００２３】
また、ドレイン電極層ＤＴとソース電極層ＳＴの上層には、ドレイン電極層ＤＴとソース電極層ＳＴをも覆うようにして、パッシベーション層ＰＡＳとなる周知の無機材料からなる保護用の絶縁膜が図示しない絶縁基板すなわちチャネル保護層ＣＨを覆うように形成されている。なお、パッシベーション層ＰＡＳはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜で形成される。パッシベーション層ＰＡＳは積層した構造でもよく、前述する絶縁膜の何れかを組み合わせた構造でもよい。
【００２４】
特に、実施形態１の酸化物薄膜トランジスタでは、図１（ａ）から明らかなように、１つの薄膜トランジスタＴＦＴを形成するドレイン電極層ＤＴと酸化物半導体層ＯＳとが重畳する領域において、Ｙ方向に並設される３個の貫通孔（第１の貫通孔ＴＨ１）が形成される構成となっている。同様に、ソース電極層ＳＴと酸化物半導体層ＯＳとが重畳する領域においても、Ｙ方向に並設される３個の貫通孔（第２の貫通孔ＴＨ２）が形成される構成となっている。なお、図１（ａ）において、ドレイン電極層ＤＴ及びソース電極層ＳＴの下層に配置される酸化物半導体層ＯＳの辺端部は、図中に破線で示す部分まで形成されている。
【００２５】
この場合、それぞれ３個の第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２からは同一の酸化物半導体層ＯＳが露出される構成となり、且つ３個の第１の貫通孔ＴＨ１を介して同一のドレイン電極層ＤＴがそれぞれ同一の酸化物半導体層ＯＳに電気的に接続される。同様にして、３個の第２の貫通孔ＴＨ２を介して、ソース電極層ＳＴもそれぞれ同一の酸化物半導体層ＯＳに電気的に接続される。さらには、酸化物半導体層ＯＳの下層に形成されるゲート電極層ＧＴと当該酸化物半導体層ＯＳとは、ゲート電極層ＧＩを介し、平面的に見て重なるように形成される構成となっている。
【００２６】
従って、実施形態１の構成では、図１（ａ）中の上段の第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２を介して酸化物半導体層ＯＳに接続されるドレイン電極層ＤＴ及びソース電極層ＳＴと、ゲート絶縁膜ＧＩを介して酸化物半導体層ＯＳと重畳配置されるゲート電極層ＧＴとを電極とする酸化物薄膜トランジスタ（単位薄膜トランジスタ）ＴＵ１が形成される。同様にして、図１（ａ）中の中段及び下段の第１及び第２の貫通孔ＴＨ１，ＴＨ２を介して酸化物半導体層ＯＳに接続されるドレイン電極層ＤＴ及びソース電極層ＳＴと、ゲート電極層ＧＴとを電極とする各単位薄膜トランジスタＴＵ２，ＴＵ３が形成される。なお、後に詳述するように、３個の単位薄膜トランジスタＴＵ１〜３は同じ電気的特性となる。
【００２７】
このとき、３個の単位薄膜トランジスタＴＵ１〜３は、ドレイン電極層ＤＴ及びソース電極層ＳＴ並びにゲート電極層ＧＴが同じ導電性薄膜で形成されているので、第１〜３の単位薄膜トランジスタＴＵ１〜３はそれぞれ並列接続される構成となる。すなわち、実施形態１の１つの酸化物薄膜トランジスタＴＦＴは、並列接続される３個の単位薄膜トランジスタＴＵ１〜３により形成されている。このとき、ドレイン電極層ＤＴとソース電極層ＳＴとを酸化物半導体層ＯＳに電気的に接続するためにチャネル保護層ＣＨに形成される一対の貫通孔である第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とを、基本単位として、単位薄膜トランジスタＴＵ１〜３が構成されている。よって、酸化物半導体層ＯＳの内で、図１（ａ）中に一点鎖線で示す一対の第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２との間の領域毎に、各単位薄膜トランジスタＴＵ１〜３のチャネル領域もそれぞれ形成されることとなる。
【００２８】
このように、実施形態１の酸化物薄膜トランジスタＴＦＴの構成では、図１（ａ）中に点線で示すＹ方向に並設される３個の単位薄膜トランジスタＴＵ１〜３により、１つの酸化物薄膜トランジスタＴＦＴが形成される。このとき、第１〜３の単位薄膜トランジスタＴＵ１〜３の電気的特性が略同一となるように、同一の酸化物半導体層ＯＳの対向する辺縁領域にそれぞれ形成される第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とは同数である。また、第１の貫通孔ＴＨ１の開口幅と第２の貫通孔ＴＨ２の開口幅とも略同一（特に、貫通孔ＴＨ１，ＴＨ２から露出される酸化物半導体層ＯＳの露出面積が略同一）に形成されている。さらには、第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とは同じ方向であるＹ方向にそれぞれ同じ間隔で並設されると共に、各単位薄膜トランジスタＴＵ１〜３を形成する第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とのＸ方向の間隔（チャネル長）も同じ間隔となるように形成されている。
【００２９】
以上の構成により、実施形態１の酸化物薄膜トランジスタＴＦＴを構成する各単位薄膜トランジスタＴＵ１〜３のチャネル長及びチャネル幅が略同一となり、その電気的特性も略同一となる。なお、実施形態１の酸化物薄膜トランジスタＴＦＴの構成においては、単位薄膜トランジスタＴＵ１〜３の特性が略同一となるように、一対の第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とを結ぶ方向（チャネル長方向，Ｘ方向）と、各第１の貫通孔ＴＨ１及び各第２の貫通孔ＴＨ２とが並設される方向（チャネル幅方向，Ｙ方向）とが直交する構成としたが、これに限定されることはない。
【００３０】
ただし、図１（ａ），（ｂ）には、本願発明に係わるチャネル保護層ＣＨに形成される貫通孔ＴＨ１，ＴＨ２のみを記載し、ドレイン電極層ＤＴ及びソース電極層ＳＴ並びにゲート電極層ＧＴを他の図示しない信号線に接続するための貫通孔については省略している。また、本願明細書中においては、図中左側に配置される導電性薄膜をドレイン電極層ＤＴ、図中右側に配置される導電性薄膜をソース電極層ＳＴとしたが、この配置に限定されることはなく、左右どちらに配置する構成であってもよい。
【００３１】
〈チャネル幅と単位薄膜トランジスタ数との関係〉
次に、図２に実施形態１のｎ個の単位薄膜トランジスタを用いて形成した酸化物薄膜トランジスタの平面図、図３に実施形態１の単位薄膜トランジスタの形成数と酸化物薄膜トランジスタ全体のオン電流との関係を示す図、図４に従来の酸化物薄膜トランジスタの概略構成を示す平面図を示し、以下、実施形態１の酸化物薄膜トランジスタの効果について詳細に説明する。
【００３２】
図２に示す酸化物薄膜トランジスタＴＦＴは、ｎ個（ただし、ｎは１以上の自然数であり、ｎ＝１の場合は後に詳述する。）の単位薄膜トランジスタＴＵ１〜ＴＵｎがＹ方向（単位薄膜トランジスタＴＵのチャネル幅方向）に並設され、該単位薄膜トランジスタＴＵ１〜ＴＵｎが並列接続して構成されている。すなわち、Ｙ方向（単位薄膜トランジスタＴＵのチャネル幅方向）の開口幅Ｗ１〜Ｗｎが同じ大きさとなるｎ個の第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とを介して、ドレイン電極層ＤＴとソース電極層ＳＴとがそれぞれ酸化物半導体層ＯＳに接続される第１〜第ｎ番目のｎ個の単位薄膜トランジスタＴＵ１〜ＴＵｎが１つの薄膜トランジスタＴＦＴを構成している。例えば、図２中の最上段に記載される第１番目の単位薄膜トランジスタＴＵ１においては、第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２のＹ方向の幅が共に開口幅Ｗ１となる。この構成により、第１及び第２の貫通孔ＴＨ１，ＴＨ２に対応して、酸化物半導体層ＯＳの領域にはＹ方向幅Ｗ１すなわち第１及び第２の貫通孔ＴＨ１，ＴＨ２の開口から露出される酸化物半導体層ＯＳの領域がコンタクト領域となり、該コンタクト領域の間の領域にチャネル領域が形成される。よって、ドレイン電極層ＤＴ及びソース電極層ＳＴと酸化物半導体層ＯＳとの接続領域の幅である開口幅Ｗ１がチャネル幅となる単位薄膜トランジスタＴＵ１が形成される。同様にして、図２中の最下段に記載される第ｎ番目の単位薄膜トランジスタＴＵｎにおいても、第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とのＹ方向の幅が共に開口幅Ｗｎ（＝Ｗ１）となるので、チャネル幅Ｗｎ（＝Ｗ１）の単位薄膜トランジスタＴＵｎが形成される。
【００３３】
よって、図２中に示す実施形態１の酸化物薄膜トランジスタＴＦＴにおいては、第１の貫通孔ＴＨ１又は第２の貫通孔ＴＨ２のＹ方向の開口幅すなわちチャネル幅の合計をＷとした場合、Ｗ＝Ｗ１＋Ｗ２＋・・・＋Ｗｎ＝ｎ×Ｗ１となる。よって、図２に示す実施形態１の酸化物薄膜トランジスタＴＦＴの駆動能力は、チャネル幅Ｗで形成される薄膜トランジスタと同じ駆動能力を有することとなる。すなわち、ドレイン電極層ＤＴと酸化物半導体層ＯＳを接続する１つの貫通孔ＴＨ３、及びソース電極層ＳＴと酸化物半導体層ＯＳを接続する１つの貫通孔ＴＨ４のそれぞれのＹ方向の開口幅が幅Ｗで形成される図４に示す従来の酸化物薄膜トランジスタと同じ駆動能力となる。なお、従来の酸化物薄膜トランジスタとしては、図５（ａ），（ｂ）に示すように、酸化物半導体層ＯＳの表面にドレイン電極層ＤＴとソース電極層ＳＴが直接に接するように形成され、平面的に見て、ドレイン電極層ＤＴとソース電極層ＳＴの間にチャネル保護層ＣＨが形成される酸化物薄膜トランジスタも含む。
【００３４】
従って、図３に示すグラフＧ１から明らかなように、実施形態１の酸化物薄膜トランジスタＴＦＴにおいても、開口の合計幅Ｗの増加すなわち単位薄膜トランジスタＴＵの並列接続数に比例して、薄膜トランジスタＴＦＴのオン電流も増加することとなる。その結果、実施形態１の酸化物薄膜トランジスタＴＦＴのオン電流は、開口の合計幅Ｗにより見積ることが可能である。ただし、図３は単位薄膜トランジスタ数である変数ｎを変化させた場合の第２の貫通孔ＴＨ２のチャネル幅方向の開口の合計幅（開口幅の総和）Ｗを横軸、ｎ個の単位薄膜トランジスタで形成される１つの酸化物薄膜トランジスタＴＦＴのオン電流の計測値を縦軸としている。また、各単位薄膜トランジスタＴＵ１〜ＴＵｎのチャネル幅を決定する第２の貫通孔ＴＨ２（第１の貫通孔ＴＨ１を含む）のチャネル幅方向の大きさ（開口幅）Ｗ１，Ｗ２，・・・Ｗｎは、予め設定された任意の開口幅としている。また、オン電流は任意単位としている。さらには、第１の貫通孔ＴＨ１のチャネル幅方向の開口幅と、第２の貫通孔ＴＨ２の開口幅Ｗ１，Ｗ２，・・・Ｗｎとが同じ場合のオン電流を示すものである。
【００３５】
また、前述する図１及び図２に示す酸化物薄膜トランジスタの構成においては、複数個の単位薄膜トランジスタＴＵで１つの酸化物薄膜トランジスタＴＦＴを形成した図としたが、これに限定されることはない。例えば、１個の単位薄膜トランジスタＴＵの駆動能力で十分な場合は、図６（ａ）に示すように、１個の単位薄膜トランジスタＴＵ（ｎ＝１の場合に相当する）で１つの酸化物薄膜トランジスタＴＦＴを形成する。この場合も、各薄膜層の積層構造は、図６（ａ）のＣ−Ｃ’線での断面図である図６（ｂ）から明らかなように、図１（ｂ）に示す構造と同じである。よって、あまり電流が必要ではない酸化物薄膜トランジスタＴＦＴにおいて、１個の単位薄膜トランジスタＴＵからなる酸化物薄膜トランジスタＴＦＴを用いる構成が有効である。
【００３６】
このように、単位薄膜トランジスタＴＵを並列に組み合わせることで、駆動能力が異なり、その大きさも異なる酸化物薄膜トランジスタＴＦＴを複数用いて、ゲート走査回路やセレクタ回路等を画素電極等と同一の絶縁基板に形成した場合であっても、閾値電圧の変動を抑え、良好なスイッチングを実現できる。
【００３７】
ただし、単位薄膜トランジスタＴＵ１〜ＴＵｎの第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅Ｗ１〜Ｗｎは、例えば、ゲート走査回路やセレクタ回路等を構成する際の酸化物薄膜トランジスタＴＦＴに対する最小の動作能力（駆動能力）に合わせて開口幅Ｗ１を決定する。次に、この最小の動作能力を必要とする酸化物薄膜トランジスタＴＦＴは、単一の単位薄膜トランジスタＴＵで酸化物薄膜トランジスタＴＦＴを形成し、より多くの駆動能力を必要とする他の酸化物薄膜トランジスタＴＦＴは、適宜、必要とされる駆動能力に応じた複数個の単位薄膜トランジスタＴＵで形成する方法がある。この場合、前述する効果に加えて、実施形態１の酸化物薄膜トランジスタＴＦＴでゲート走査回路やセレクタ回路等の駆動回路を構成することに伴う酸化物薄膜トランジスタＴＦＴの専有面積の増大を抑制することができる。
【００３８】
また、最小の動作能力を必要とする酸化物薄膜トランジスタＴＦＴを２個又はそれ以上の複数個の単位薄膜トランジスタＴＵで形成する構成であってもよい。この構成により、酸化物薄膜トランジスタＴＦＴの駆動能力を決定する単位薄膜トランジスタＴＵの数すなわちチャネル幅Ｗの増減幅の刻みを小さくすることが可能となる。その結果、他の酸化物薄膜トランジスタＴＦＴを形成する際に、必要とされる駆動能力により近い駆動能力の酸化物薄膜トランジスタＴＦＴを形成できるという格別の効果を得ることができる。特に、実施形態１の構成では、並列接続されるｎ個の単位薄膜トランジスタＴＵ１〜ＴＵｎで１つの薄膜トランジスタＴＦＴが形成される構成となるので、酸化物薄膜トランジスタＴＦＴの開口幅は単位薄膜トランジスタＴＵ数に応じた離散値となる。従って、実施形態１の構成では、同一の絶縁基板に形成する複数の酸化物薄膜トランジスタＴＦＴの駆動能力を適切に把握し、その駆動能力に対応して単位薄膜トランジスタＴＵを形成することにより、実施形態１の酸化物薄膜トランジスタＴＦＴを用いることに伴うトランジスタ素子の専有面積の増大を抑制することができるからである。
【００３９】
また、実施形態１の酸化物薄膜トランジスタＴＦＴでは、半導体層に酸化物半導体層ＯＳを用いることができるので、酸化物薄膜トランジスタＴＦＴの特徴である信頼性の向上、及び高移動度の実現が容易となる。すなわち、アモルファスシリコン薄膜トランジスタと同じ専有面積であっても大きい駆動能力の薄膜トランジスタを形成することが可能となる。また、実施形態１の酸化物薄膜トランジスタＴＦＴを用いて回路を形成した場合、アモルファスシリコン薄膜トランジスタよりも回路面積を小さくできるという効果を得ることもできる。
【００４０】
なお、実施形態１の酸化物薄膜トランジスタＴＦＴはボトムゲート型のトランジスタ構造となるが、本願発明はボトムゲート型の酸化物薄膜トランジスタに限定されることはなく、トップゲート型等の他の構造の酸化物薄膜トランジスタにも適用可能である。さらには、酸化物半導体層ＯＳの下層側すなわち絶縁基板側にソース電極層ＳＴ及びドレイン電極層ＤＴが配置される構造の酸化物薄膜トランジスタにも適用可能である。
【００４１】
〈効果の説明〉
図７は本発明の実施形態１の薄膜トランジスタにおけるゲート電圧−ドレイン電流曲線（Ｖｇ−Ｉｄ曲線）、図８は従来の薄膜トランジスタにおけるゲート電圧−ドレイン電流曲線（Ｖｇ−Ｉｄ曲線）である。また、図９は実施形態１の薄膜トランジスタＴＦＴと従来の薄膜トランジスタにおけるチャネル幅と閾値電圧との関係を示す図であり、図７及び図８に示すグラフＧ２，Ｇ３において、ドレイン電流Ｉｄが所定の電流となるゲート電圧Ｖｇを閾値電圧Ｖｔｈとしている。以下、図７〜図９に基づいて、同一の絶縁基板に形成される異なるチャネル幅の実施形態１の酸化物薄膜トランジスタＴＦＴにおける閾値電圧の変動効果について詳細に説明する。
【００４２】
なお、図７のグラフＧ２は１つの薄膜トランジスタＴＦＴを形成する単位薄膜トランジスタＴＵ数を変化させ、開口の合計幅ＷがＷ＝５μｍ〜１００μｍまでの異なる酸化物薄膜トランジスタＴＦＴにおける複数のゲート電圧−ドレイン電流曲線（Ｖｇ−Ｉｄ曲線）を重ねて表示したものである。また、図８のグラフＧ３は、図４に示す従来の酸化物薄膜トランジスタにおいて第２の貫通孔ＴＨ４の開口幅（第１の貫通孔ＴＨ３の開口幅も同じ）Ｗが、Ｗ＝５μｍ〜１００μｍとした場合におけるＶｇ−Ｉｄ曲線を重ねて表示したものである。ただし、図７及び図８に示すＶｇ−Ｉｄ曲線のグラフＧ２，Ｇ３は、同じチャネル長で形成した場合のものである。
【００４３】
図８から明らかなように、従来の酸化物薄膜トランジスタにおいては、ゲート電圧Ｖｇの変化に比例してドレイン電流Ｉｄが大きく変化する領域である非飽和領域（例えば、ドレイン電流Ｉｄが１×１０−１３〜１×１０−７アンペア（Ａ）に変化する領域）をへた後に、ゲート電圧Ｖｇの変化に対してドレイン電流Ｉｄが一定となる飽和領域が形成されることとなる。このとき、図８から明らかなように、従来の酸化物薄膜トランジスタＴＦＴでは、第１及び第２の貫通孔ＴＨ３，ＴＨ４の開口幅すなわちチャネル幅Ｗの増大に伴い、非飽和領域が負電圧側に大きくシフト（変化）してしまうこととなる。すなわち、閾値電圧Ｖｔｈも負電圧側に大きくシフトしてしまうこととなる。
【００４４】
これに対して、図７から明らかなように、実施形態１の酸化物薄膜トランジスタＴＦＴにおいては、開口の合計幅Ｗの増大すなわち単位薄膜トランジスタＴＵ数の増加と共に非飽和領域が負電圧側にシフトすることを大幅に抑制することができ、ほとんどシフトされないことが明らかである。すなわち、実施形態１の酸化物薄膜トランジスタＴＦＴにおいては、開口の合計幅Ｗが増大され実質的なチャネル幅Ｗが増大された場合であっても、非飽和領域の負電圧側へのシフトを大幅に抑制することが可能となっている。この結果、非飽和領域の負電圧側へのシフト、すなわち閾値電圧Ｖｔｈの負電圧側へのシフトが大幅に抑制できる。
【００４５】
この抑制効果は図９に示すグラフＧ４から特に明らかなように、本願発明の実施形態１の酸化物薄膜トランジスタＴＦＴでは、開口の合計幅Ｗにより決定される実質的なチャネル幅ＷがＷ＝５〜５０μｍ程度の範囲においては、閾値電圧Ｖｔｈはほぼ０．２５Ｖ（ボルト）となる。また、実質的なチャネル幅ＷがＷ＝５０〜１４０μｍ程度の範囲においても閾値電圧Ｖｔｈは０Ｖ（ゼロボルト）以上となり、殆ど変化していないことが明白である。よって、チャネル幅Ｗを増大させることに伴う、すなわち酸化物薄膜トランジスタＴＦＴの駆動能力を増大させることに伴う閾値電圧Ｖｔｈの変化を大幅に抑制することができる。この実施形態１の酸化物薄膜トランジスタＴＦＴにおける閾値電圧Ｖｔｈの変動に対する抑制効果は、実施形態１の酸化物薄膜トランジスタＴＦＴを構成する各単位薄膜トランジスタＴＵにおいては、チャネル幅方向の個々の貫通孔（第１及び第２の貫通孔ＴＨ１，ＴＨ２）の開口幅（長さ）は一定の大きさであり、チャネル幅も一定の大きさとなるからであると考えられる。
【００４６】
一方、図９に示すグラフＧ５から明らかなように、従来の酸化物薄膜トランジスタにおいては、第１及び第２の貫通孔ＴＨ３，ＴＨ４の開口幅すなわちチャネル幅ＷがＷ＝５〜３０μｍ程度の範囲においては、閾値電圧Ｖｔｈは０．２５Ｖから−０．６Ｖへと大きく負電圧側にシフト（ディプリート）することとなる。また、チャネル幅ＷがＷ＝３０〜１００μｍまでの範囲においても、閾値電圧Ｖｔｈの変化割合が僅かに小さくなるのみで、閾値電圧Ｖｔｈは−０．６Ｖから−１．２Ｖへと大きくシフトすることとなってしまうこととなる。
【００４７】
〈単位薄膜トランジスタの隣接間隔〉
図１０は単位薄膜トランジスタの隣接間隔を説明するための平面図、図１１は本願発明の酸化物薄膜トランジスタＴＦＴにおけるチャネル幅を変化させた場合のオン電流の図であり、以下、図１０及び図１１に基づいて、チャネル幅Ｗが小さい領域におけるオン電流とチャネル幅Ｗとの関係について説明する。ただし、図１０に示す酸化物薄膜トランジスタＴＦＴの構成は図１に示す構成と同じである。また、図１１に示す酸化物薄膜トランジスタＴＦＴのチャネル幅（合計のチャネル幅）Ｗは、チャネル幅Ｗ１が３μｍの単位薄膜トランジスタＴＵを１〜３個並列接続させて形成した１つの酸化物薄膜トランジスタＴＦＴにおける合計のチャネル幅Ｗに対するオン電流Ｉｏｎの依存性を計測したものである。
【００４８】
前述する説明等からも明らかなように、チャネル幅Ｗ１＝３μｍの１個の単位薄膜トランジスタＴＵ１のみで酸化物薄膜トランジスタＴＦＴを形成した場合（Ｗ＝３μｍの場合）、チャネル幅Ｗ１＝Ｗ２＝３μｍの２個の単位薄膜トランジスタＴＵ１，ＴＵ２で１つの酸化物薄膜トランジスタＴＦＴを形成した場合（Ｗ＝６μｍの場合）、チャネル幅Ｗ１＝Ｗ２＝Ｗ３＝３μｍの３個の単位薄膜トランジスタＴＵ１，ＴＵ２，ＴＵ３で１つの酸化物薄膜トランジスタＴＦＴを形成した場合（Ｗ＝９μｍの場合）では、オン電流Ｉｏｎは単位薄膜トランジスタＴＵの数すなわちチャネル幅Ｗに比例して増加することが明らかである。
【００４９】
このとき、図１１に示すように、Ｗ＝３，６，９μｍ時の酸化物薄膜トランジスタＴＦＴのオン電流Ｉｏｎは直線のグラフＧ６に沿って増加する。よって、酸化物薄膜トランジスタＴＦＴのチャネル幅Ｗを縮小した場合を推定するために、グラフＧ６をＷ＝０μｍに外挿すると、図中に示す位置ａ３から明らかなように、Ｗ＝０μｍ時においてもわずかにオン電流が流れていることがわかる。さらに、グラフＧ６をＩｏｎ＝０（ゼロ）にまで外挿した位置ａ４から明らかなように、オン電流Ｉｏｎが０（ゼロ）になるチャネル幅Ｗの値は−０．８μｍ程度である。このことは、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のチャネル幅方向の長さ（開口幅）Ｗ１よりもはみ出して、わずかに電流が流れていることを示している。この結果から、はみ出して流れる電流がチャネル領域の両側に均等に流れると仮定した場合、はみ出して流れる電流は第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２から両側に約０．４μｍずつであることがわかる。
【００５０】
これらのことから、第１及び第２の貫通孔ＴＨ１，ＴＨ２の両側（単位薄膜トランジスタＴＵ１〜ＴＵ３の隣接方向）には、ある程度の隙間を開けて隣接する第１及び第２の貫通孔ＴＨ１，ＴＨ２を形成する必要があることがわかる。すなわち、ドレイン電極層ＤＴ又はソース電極層ＳＴと酸化物半導体層ＯＳとがそれぞれ接続される領域であるコンタクト領域は、ある程度の隙間を開けて配置される必要がある。
【００５１】
ここで、この隙間の大きさを調査した結果、図１０に示すそれぞれ隣接する第１貫通孔ＴＨ１間及び第２の貫通孔ＴＨ２間の間隔（隣接間隔）Ｈ１が２μｍ以下であると、閾値電圧Ｖｔｈのディプリートすなわち閾値電圧Ｖｔｈの負方向へのシフトを引き起こすことが分かった。
【００５２】
従って、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のチャネル幅方向の長さ（開口幅）Ｗ１が３μｍの場合には、各単位薄膜トランジスタＴＵ１〜ＴＵ３の両側（隣接配置されるそれぞれの第１及び第２の貫通孔ＴＨ１，ＴＨ２の両側）に１μｍ以上の隙間を形成する、すなわちＹ方向（チャネル幅方向）の隣接間隔Ｈ１を２μｍ以上とする構成が好ましい。
【００５３】
〈製造方法〉
図１２及び図１３は本発明の実施形態１の薄膜トランジスタの製造方法を説明するための図であり、以下、図１２及び図１３に基づいて、実施形態１の酸化物薄膜トランジスタＴＦＴの製造方法について説明する。ただし、以下の説明において、各薄膜層の形成方法は周知のフォトリソグラフィ技術により形成可能であるので、その詳細な説明は省略する。また、以下の説明では、絶縁基板（第１基板）ＳＵＢ１として透明絶縁基板であるガラス基板の表面に酸化物薄膜トランジスタＴＦＴを形成する場合について説明するが、透光性を有しない絶縁基板においても同様の工程で形成可能である。さらには、図１２及び図１３に示す断面図は、図１（ｂ）に示す断面図に対応した断面図である。
【００５４】
ａ）ゲート電極層ＧＴの形成（図１２（ａ））
まず、ガラス基板である第１基板ＳＵＢ１の表面に、例えば、周知のスパッタリング法等により、モリブデン膜、アルミニウム膜などの金属導電膜を成膜する。続いて、金属導電膜上に図示しない感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出する金属導電膜をウエットエッチングもしくはドライエッチングにより除去した後レジストパターンを剥離し、ゲート電極ＧＴを形成する。なお、ゲート電極ＧＴはガラス基板からなる第１基板ＳＵＢ１の表面に直接に形成する構成としたが、第１基板ＳＵＢ１からのアルカリイオン等の混入を防ぐため、第１基板ＳＵＢ１上に周知のシリコン窒化膜等からなるいわゆる下地膜を形成し、該下地膜の表面（上層）にゲート電極ＧＴを形成しても良い。また、ガラス基板の代わりに酸化物薄膜トランジスタＴＦＴの熱工程に耐えうるような周知のフレキシブル基板を第１基板ＳＵＢ１として用いても良い。
【００５５】
次に、ゲート電極ＧＴが形成された第１基板ＳＵＢ１上に、第１基板ＳＵＢ１の表面と共にゲート電極層ＧＴをも覆うようにして、周知のプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によりシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などからなるゲート絶縁膜ＧＩを成膜する。
【００５６】
ｂ）酸化物半導体層ＯＳの形成（図１２（ｂ））
ゲート絶縁膜ＧＩが形成された第１基板ＳＵＢ１上、すなわち先の工程で形成されたゲート絶縁膜ＧＩの表面に、周知のスパッタリング法等により、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｓｎ−Ｏ系などの酸化物半導体薄膜を成膜する。続いて、酸化物半導体薄膜上に周知の感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出する酸化物半導体を周知のウエットエッチング等により除去した後、レジストパターンを剥離し、島状の酸化物半導体層ＯＳを形成する。また、酸化物半導体層ＯＳに酸素や一酸化二窒素を用いて周知のプラズマ処理を施すことで、酸素欠陥の少ない酸化物半導体層ＯＳを形成出来る。
【００５７】
ｃ）チャネル保護層ＣＨの形成（図１２（ｃ）、図１３（ｄ））
まず、酸化物半導体層ＯＳが形成された第１基板ＳＵＢ１上に、ゲート絶縁膜ＧＩの表面と共に酸化物半導体層ＯＳをも覆うようにして、周知のプラズマＣＶＤ法等によりシリコン酸化膜を成膜し、チャネル保護層ＣＨを形成する（図１２（ｃ）。
【００５８】
次に、チャネル保護層ＣＨ上に周知の感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出するチャネル保護層ＣＨを周知のドライエッチングにより除去し、酸化物半導体層ＯＳの表面を露出させる。この工程において、チャネル保護層ＣＨを介して、酸化物半導体層ＯＳとソース電極層ＳＴ及びドレイン電極層ＤＴとを電気的に接続（コンタクト）させる第１及び第２の貫通孔（コンタクトホール）ＴＨ１，ＴＨ２をチャネル保護層ＣＨに形成する（図１３（ｄ））。このドライエッチング工程の後、レジストパターンを剥離する。なお、図示はしていないが、ソース電極ＳＴ及びドレイン電極ＤＴを形成する前に、ゲート電極ＧＴへの図示しない貫通孔（コンタクトホール）を形成しておいても良い。
【００５９】
ｄ）ソース電極層ＳＴ及びドレイン電極層ＤＴの形成（図１３（ｅ））
第１基板ＳＵＢ１上から周知のスパッタリング法により、モリブデン膜やアルミニウム膜等の金属導電膜を成膜する。これにより、チャネル保護層ＣＨの表面及び該チャネル保護層ＣＨに形成される第１及び第２の貫通孔ＴＨ１，ＴＨ２並びに酸化物半導体層ＯＳを覆うようにして、金属導電膜が形成される。続いて、金属導電膜上に周知の感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出する金属導電膜を周知のウエットエッチングまたはドライエッチングにより除去した後レジストパターンを剥離し、ソース電極層ＳＴ及びドレイン電極層ＤＴを形成する。なお、ソース電極層ＳＴ及びドレイン電極層ＤＴを形成する導電膜は金属導電膜に限定されることはなく、透明導電膜等の他の導電性薄膜を用いる構成であってもよい。
【００６０】
ｅ）パッシベーション層ＰＡＳの形成（図１３（ｆ））
ソース電極層ＳＴ及びドレイン電極層ＤＴが形成された第１基板ＳＵＢ１上に、チャネル保護層ＣＨの表面と共にソース電極層ＳＴ及びドレイン電極層ＤＴをも覆うようにして、周知のシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜を周知のプラズマＣＶＤ法等により成膜し、パッシベーション層ＰＡＳを形成する。その後、図示していないが、ソース電極ドレイン電極への貫通孔（コンタクトホール）をパッシベーション層ＰＡＳに形成する。これにより、実施形態１の酸化物薄膜トランジスタＴＦＴが形成される。
【００６１】
このように、実施形態１の酸化物薄膜トランジスタＴＦＴの製造方法では、アモルファスシリコンで半導体層が形成される従来の薄膜トランジスタ（アモルファスシリコン薄膜トランジスタ）と同様の製造工程で酸化物薄膜トランジスタＴＦＴを製造することができる。従って、従来のアモルファスシリコン薄膜トランジスタと同様の生産効率で酸化物薄膜トランジスタＴＦＴをでき、酸化物薄膜トランジスタＴＦＴの形成に伴う生産コストの上昇を抑えることができる。
【００６２】
以上説明したように、実施形態１の酸化物薄膜トランジスタＴＦＴでは、１つのゲート電極層ＧＴと重畳する１つの酸化物半導体層ＯＳの上層にチャネル保護層ＣＨを形成すると共に、該チャネル保護層ＣＨに酸化物半導体層ＯＳに到達する第１及び第２の貫通孔ＴＨ１，ＴＨ２を複数形成し、複数の第１の貫通孔ＴＨ１を介して酸化物半導体層ＯＳに接続される１つの第１の電極層（ドレイン電極層ＤＴ）と、第２の貫通孔ＴＨ２を介して酸化物半導体層ＯＳに接続される１つの第２の電極層（ソース電極層ＳＴ）とにより、前記第１及び第２の貫通孔ＴＨ１，ＴＨ２の並設方向の開口幅をチャネル幅とする並列接続される複数の単位薄膜トランジスタＴＵからなる１つの酸化物薄膜トランジスタＴＦＴを形成する構成となっている。
【００６３】
従って、必要とする駆動能力の酸化物薄膜トランジスタＴＦＴを形成する際に必要となるチャネル幅Ｗを、１つの酸化物薄膜トランジスタＴＦＴを形成する複数の単位薄膜トランジスタＴＵの合計のチャネル幅Ｗで形成することが可能となる。よって、チャネル幅Ｗを大小に起因する酸化物薄膜トランジスタＴＦＴにおける閾値電圧Ｖｔｈの変動を抑えることが可能となり、チャネル幅の異なる複数の酸化物薄膜トランジスタＴＦＴで回路を構成した場合であっても、回路を正常に動作させることができる。
【００６４】
すなわち、前述する効果の項で説明したように、１つの薄膜トランジスタＴＦＴを形成する各単位薄膜トランジスタＴＵのチャネル幅Ｗ１，Ｗ２，・・・，Ｗｎを合計したＷ＝Ｗ１＋Ｗ２＋・・・＋Ｗｎが実施形態１の酸化物薄膜トランジスタＴＦＴの実質的なチャネル幅Ｗとなる。従って、チャネル幅Ｗを有する実施形態１の酸化物薄膜トランジスタＴＦＴにおいては、チャネル幅Ｗに相当する駆動能力を有すると共に、ｎ個の単位薄膜トランジスタＴＵにより１つの酸化物薄膜トランジスタを形成する構成となる。その結果、大きな駆動能力が必要となる酸化物薄膜トランジスタＴＦＴと比較的に小さな駆動能力の薄膜トランジスタＴＦＴを混在して回路を構成した場合であっても、それぞれの酸化物薄膜トランジスタＴＦＴの閾値電圧Ｖｔｈを略一定とすることができ、回路を正常に動作させることができる。
【００６５】
なお、実施形態１の酸化物薄膜トランジスタＴＦＴでは、第１及び第２の貫通孔ＴＨ１，ＴＨ２が正方形の場合について説明したが、図１４（ａ）に示すように、第１及び第２の貫通孔ＴＨ１，ＴＨ２の形状は、エッチングストッパや加工精度の関係で、角部が丸くなってしまう場合もある。しかしながら、図１４（ａ）のＤ−Ｄ’線での断面図である図１４（ｂ）に示すように、各薄膜層の構成は図１（ｂ）に示す構成と同じとなるので、前述する効果を得ることができる。
【００６６】
〈実施形態２〉
図１５は本発明の実施形態２の薄膜トランジスタの概略構成を説明するための図であり、特に、図１５（ａ）は実施形態２の酸化物薄膜トランジスタの正面図であり、図１５（ｂ）は図１５（ａ）に示すＥ−Ｅ’線での断面図である。ただし、実施形態２の酸化物薄膜トランジスタＴＦＴは、第１及び第２の貫通孔ＴＨ１，ＴＨ２のＹ方向（チャネル幅方向）の開口幅すなわち単位薄膜トランジスタＴＵのチャネル幅が異なるのみで、他の構成は実施形態１と同様である。従って、以下の説明では、単位薄膜トランジスタＴＵのチャネル幅に係わる構成について詳細に説明する。
【００６７】
図１５（ａ）から明らかなように、実施形態２の酸化物薄膜トランジスタＴＦＴは、各単位薄膜トランジスタＴＵ１〜ＴＵｎのＹ方向（チャネル幅方向）のチャネル幅Ｗ１〜Ｗｎが同一幅であると共に、実施形態１の単位薄膜トランジスタＴＵよりも大きなチャネル幅Ｗ１〜Ｗｎで形成されている。
【００６８】
すなわち、実施形態２の単位薄膜トランジスタＴＵ１〜ＴＵｎの構成では、チャネル保護層ＣＨに形成される第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅がＹ方向（チャネル幅方向）とＸ方向（チャネル長方向）とで異なる大きさで構成される。この構成からなる実施形態２の酸化物薄膜トランジスタＴＦＴにおいても、図１５（ｂ）から明らかなように、図示しない図中下側の絶縁基板側から、ゲート電極層ＧＴ、ゲート絶縁膜ＧＩ、酸化物半導体層ＯＳ、チャネル保護層ＣＨ、ドレイン電極層ＤＴとソース電極層ＳＴ、及びパッシベーション層ＰＡＳが順に積層される構成となっている。また、チャネル保護層ＣＨに形成される第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口部分から露出する酸化物半導体層ＯＳの領域はコンタクト領域となり、その間の領域にチャネル領域が形成される。従って、実施形態２の酸化物薄膜トランジスタＴＦＴの構成においても、実施形態１の酸化物薄膜トランジスタと同様に、チャネル保護層ＣＨに形成される第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のＹ方向（チャネル幅方向）の開口幅Ｗ１〜Ｗｎが各単位薄膜トランジスタＴＵ１〜ＴＵｎのチャネル幅Ｗ１〜Ｗｎとなる。よって、実施形態１の酸化物薄膜トランジスタＴＦＴと同様の効果を得ることができる。
【００６９】
さらには、実施形態２の酸化物薄膜トランジスタＴＦＴは、実施形態１の酸化物薄膜トランジスタを形成する単位薄膜トランジスタＴＵよりも第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅（チャネル幅に対応する）Ｗ１〜Ｗｎの大きい単位薄膜トランジスタＴＵ１〜ＴＵｎで形成されている。従って、１個の単位薄膜トランジスタＴＵで流すことが可能となる電流量を大きくすることが可能となり、実施形態１よりも少ない単位薄膜トランジスタＴＵで同じ駆動能力の酸化物薄膜トランジスタＴＦＴを形成することが可能となる。その結果、隣接する単位薄膜トランジスタＴＵとの間に形成される領域を小さくすることが可能となる。特に、より大きな電流を得る必要がある場合等では、酸化物薄膜トランジスタＴＦＴのサイズが小さく出来るという格別の効果を得ることができる。
【００７０】
ただし、前述する実施形態１の効果の項に示すように、酸化物薄膜トランジスタのチャネル幅を大きくした場合、閾値電圧Ｖｔｈが負方向にシフトしてしまうこととなる。一方、駆動能力を大きくして大きな電流を得、かつ酸化物薄膜トランジスタＴＦＴのトランジスタサイズを出来るだけ小さく形成するには、各単位薄膜トランジスタＴＵ１〜ＴＵｎのチャネル幅Ｗ１〜Ｗｎを大きく形成することが好ましい。なお、閾値電圧Ｖｔｈの負方向へのシフトを防止する効果については、前述する実施形態１に示す構成の方が大きいこととなる。
【００７１】
従って、以下の説明では、閾値電圧Ｖｔｈのシフトが許容出来る範囲内において、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のＹ方向（チャネル幅方向）の開口幅について、詳細に説明する。
【００７２】
まず、図１５に示す実施形態２の酸化物薄膜トランジスタＴＦＴにおいて、必要な電流を得るためのｎ個の各単位薄膜トランジスタＴＵ１〜ＴＵｎのＹ方向（チャネル幅方向）の開口幅Ｗ１〜Ｗｎの合計幅Ｗ（＝Ｗ１＋Ｗ２＋・・・＋Ｗｎ）が、Ｗ＝５０μｍとなる酸化物薄膜トランジスタＴＦＴを形成する場合について説明する。ただし、酸化物薄膜トランジスタＴＦＴのドレイン電極層ＤＴ及びソース電極層ＳＴのＹ方向（チャネル幅方向）の幅Ｗａを便宜的に酸化物薄膜トランジスタＴＦＴのトランジスタサイズとする。また、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のＹ方向（チャネル幅方向）の開口幅Ｗ１〜Ｗｎは同一の開口幅であり、Ｗ１＝Ｗ２＝・・・＝Ｗｎである。
【００７３】
また、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のＹ方向にそれぞれ隣接する隣接間隔Ｈ１をＨ１＝３μｍとする。Ｙ方向の端部側に形成された単位薄膜トランジスタＴＵ１の第２の貫通孔ＴＨ２の開口端（図１５中の上側の開口端）からソース電極層ＳＴの端辺までの長さＨ２を最低３μｍ（Ｈ２≧３μｍ）とする。同様にして、単位薄膜トランジスタＴＵｎの第２の貫通孔ＴＨ２の開口端（図１５中の下側の開口端）からソース電極層ＳＴの端辺までの長さＨ２も最低３μｍとする。さらには、余った長さはＨ２を３μｍ以上として調整する。
【００７４】
ここで、所定数の単位薄膜トランジスタＴＵの第２の貫通孔ＴＨ２（第１の貫通孔ＴＨ１を含む）の開口幅Ｗ１を順次変化させた場合のチャネル幅方向のトランジスタサイズＷａを示す図１６から明らかなように、第２の貫通孔ＴＨ２の開口幅（第１の貫通孔ＴＨ１の開口幅も同じ）をａ１で示す３μｍから広げていくと、Ｗ＝５０μｍ得るために必要な幅Ｗａが小さくなることがわかる。この結果から、単位薄膜トランジスタＴＵの第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅（Ｗ１〜Ｗｎ）を変化させた場合、本願発明の酸化物薄膜トランジスタＴＦＴのチャネル幅方向のトランジスタサイズＷａが小さくできることは明らかである。なお、チャネル長方向（Ｘ方向）のトランジスタサイズについては、従来の酸化物薄膜トランジスタと同様である。
【００７５】
次に、図１７に単位薄膜トランジスタＴＵの第２の貫通孔ＴＨ２の開口幅Ｗ１（チャネル幅に相当）と閾値電圧Ｖｔｈとの関係を示す図を示し、以下、図１７に基づいて、単位薄膜トランジスタＴＵにおける第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅に対応するチャネル幅と閾値電圧Ｖｔｈとの関係を検討する。ただし、図１７は図９をチャネル幅方向に拡大した図であり、グラフＧ７もグラフＧ４をチャネル幅方向に拡大したグラフとなる。
【００７６】
図１７から明らかなように、第２の貫通孔ＴＨ２の開口幅Ｗ１（チャネル幅に相当）がａ２で示す１０μｍ以下の範囲Ｋでは、グラフ７の示す閾値電圧Ｖｔｈは０．７Ｖ（ボルト）程度でほぼ一定となる。一方、第２の貫通孔ＴＨ２の開口幅Ｗ１（チャネル幅に相当）が１０μｍ以上では、開口幅Ｗ１の大きさに比例して閾値電圧Ｖｔｈが負方向にシフトしていくこととなっている。従って、チャネル幅に相当する第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅Ｗ１〜Ｗｎは１０μｍ以下とすることが好ましい。すなわち、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅Ｗ１〜Ｗｎを１０μｍ以下とする単位薄膜トランジスタＴＵを形成することにより、閾値電圧Ｖｔｈのシフトを許容範囲とすることが可能であり、前述する実施形態１と同様の効果も得ることができる。
【００７７】
なお、前述する第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のそれぞれの隣接間隔や、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２から電極端までの最低限の長さを３μｍとしたが、これが４μｍであっても結果の傾向は変わらない。また、個々の第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のチャネル幅方向の開口幅の総和Ｗは５０μｍに限定されることはなく、Ｗ＝１００μｍ，２００μｍ等の場合であっても結果の傾向は変わらない。
【００７８】
一方、閾値電圧Ｖｔｈの負方向へのシフトが生じる単位薄膜トランジスタＴＵ間の隣接間隔Ｈ１は、第１及び第２の貫通孔ＴＨ１，ＴＨ２の開口幅Ｗ１〜Ｗｎにも依存する。すなわち、第１及び第２の貫通孔ＴＨ１，ＴＨ２の開口幅Ｗ１〜Ｗｎが１０μｍと大きい（長い）場合において良好な閾値電圧Ｖｔｈを得るためには、少なくとも隣接間隔Ｈ１＝３μｍ以上となるように、隙間を設ける必要がある。すなわち、第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のそれぞれの隣接方向の両側に、１．５μｍ以上の隙間を設けることが好ましい。
【００７９】
しかしながら、隣接する単位薄膜トランジスタＴＵとの間隔を広くした場合、酸化物薄膜トランジスタＴＦＴのトランジスタサイズが増大することとなる。従って、隣接する単位薄膜トランジスタＴＵを形成する第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２のそれぞれの隣接間隔Ｈ１は、大きくてもＨ１＝４μｍあれば十分である。
【００８０】
その結果、図１８に示すように、単位薄膜トランジスタＴＵの第１の貫通孔ＴＨ１及び第２の貫通孔ＴＨ２の開口幅Ｗ１〜Ｗｎを横軸、隣接間隔Ｈ１を縦軸とした図において、太線で示す領域ＤＭの範囲内となるように、開口幅Ｗ１〜Ｗｎと隣接間隔Ｈ１とを決定することが好ましい。すなわち、図１８において、
Ｈ１＝Ｗ１／７＋１．５７  μｍ・・・  式１
Ｈ１＝４μｍ  ・・・  式２
Ｗ１＝１０μｍ  ・・・  式３
Ｗ１＝４μｍ  ・・・  式４
の式１〜式４で囲まれる領域ＤＭの範囲内となるように、開口幅Ｗ１〜Ｗｎと隣接間隔Ｈ１とを決定することが好ましい。
【００８１】
なお、実施形態２の酸化物薄膜トランジスタＴＦＴでは、第１及び第２の貫通孔ＴＨ１，ＴＨ２が長方形の場合について説明したが、図１９（ａ）に示すように、第１及び第２の貫通孔ＴＨ１，ＴＨ２の形状は、エッチングストッパや加工精度の関係で、角部が丸くなってしまう場合もある。しかしながら、図１９（ａ）のＦ−Ｆ’線での断面図である図１９（ｂ）に示すように、各薄膜層の構成は図１５（ｂ）に示す構成と同じとなるので、前述する効果を得ることができる。
【００８２】
〈実施形態３〉
図２０は本発明の実施形態３の薄膜トランジスタの概略構成を説明するための図であり、特に、図２０（ａ）は実施形態３の酸化物薄膜トランジスタの上面図であり、図２０（ｂ）は図２０（ａ）に示すＧ−Ｇ’線での断面図である。ただし、実施形態３の酸化物薄膜トランジスタＴＦＴは、単位薄膜トランジスタＴＵ４〜ＴＵ６の形成位置が異なるのみで、他の構成は実施形態１と同様である。従って、以下の説明では、単位薄膜トランジスタＴＵ４〜ＴＵ６について、詳細に説明する。
【００８３】
図２０（ａ）から明らかなように、実施形態３の酸化物薄膜トランジスタＴＦＴは、ドレイン電極層ＤＴに対して、ソース電極層ＳＴを両側に配置する構造となっている。特に、実施形態３の酸化物薄膜トランジスタＴＦＴは、図中中央にＹ方向に並設され、酸化物半導体層ＯＳに至る第１の貫通孔ＴＨ１を覆うようにドレイン電極層ＤＴが形成され、該ドレイン電極層ＤＴが第１の貫通孔ＴＨ１から露出される酸化物半導体層ＯＳの領域（コンタクト領域となる）に電気的に接続される。また、図中左右にＹ方向に並設され、酸化物半導体層ＯＳに至る第２の貫通孔ＴＨ２及び第３の貫通孔ＴＨ３を覆うようにソース電極層ＳＴが形成され、該ソース電極層ＳＴが第２の貫通孔ＴＨ２及び第３の貫通孔ＴＨ３から露出される酸化物半導体層ＯＳの領域（コンタクト領域となる）に電気的に接続される。
【００８４】
この構成からなる実施形態３の酸化物薄膜トランジスタＴＦＴにおいては、図２０（ｂ）に示すように、ゲート絶縁膜ＧＩを介して酸化物半導体層ＯＳの下層側にゲート電極層ＧＴが配置される構成となっている。さらには、酸化物半導体層ＯＳを介して第１の貫通孔ＴＨ１と第２の貫通孔ＴＨ２とが対向配置され、その間の領域にチャネル領域が形成されると共に、第１の貫通孔ＴＨ１と第３の貫通孔ＴＨ３とが対向配置され、その間の領域にもチャネル領域が形成される構成となっている。よって、第１の貫通孔ＴＨ１を介して酸化物半導体層ＯＳに接続されるドレイン電極層ＤＴの図中左右に形成される単位薄膜トランジスタＴＵ１〜ＴＵ６が並設接続される構成となる。その結果、実施形態３の酸化物薄膜トランジスタＴＦＴの構成においても、実施形態１と同様の効果を得ることが可能である。
【００８５】
このとき、実施形態３の構成では、酸化物薄膜トランジスタＴＦＴのチャネル幅方向に並設される単位薄膜トランジスタＴＵ１〜ＴＵ３のグループと、単位薄膜トランジスタＴＵ４〜ＴＵ６のグループとが、それぞれチャネル長方向に並設される構成となっている。すなわち、１つの酸化物薄膜トランジスタＴＦＴを形成する複数個の単位薄膜トランジスタＴＵ１〜ＴＵ６が図示しない絶縁基板の面内方向（Ｘ方向及びＹ方向）に配置される構成となっている。従って、酸化物薄膜トランジスタＴＦＴの外形形状を、形成領域の形状に容易に対応させることができるという格別の効果を得ることができる。
【００８６】
特に、実施形態３の酸化物薄膜トランジスタＴＦＴの構成では、ドレイン電極層ＤＴを酸化物半導体層ＯＳに電気的に接続するための第１の貫通孔ＴＨ１（コンタクト領域）を、チャネル長方向に並設される単位薄膜トランジスタＴＵ１と単位薄膜トランジスタＴＵ４、単位薄膜トランジスタＴＵ２と単位薄膜トランジスタＴＵ５、単位薄膜トランジスタＴＵ３と単位薄膜トランジスタＴＵ６でそれぞれ共通に使用する構成となっている。その結果、チャネル長方向に単位薄膜トランジスタＴＵを並設した場合であっても、チャネル長方向のトランジスタサイズの増大を最小限に抑えることができる。
【００８７】
なお、実施形態３の酸化物薄膜トランジスタＴＦＴの構成では、Ｙ方向に３個の単位薄膜トランジスタＴＵを並設する構成としたが、１個以上の単位薄膜トランジスタであればよい。また、Ｘ方向への並設数も図２０に示す２個に限定されることはなく、３個以上であってもよい。この場合には、例えば、ドレイン電極層ＤＴ及びソース電極層ＳＴをそれぞれくし歯状に形成し、該くし歯状部分にそれぞれ貫通孔を形成することにより、単位薄膜トランジスタＴＵを形成することが可能である。
【００８８】
また、実施形態３の酸化物薄膜トランジスタＴＦＴにおいても、実施形態１，２と同様に、第１〜３の貫通孔ＴＨ１〜ＴＨ３の角部が丸くなってしまった場合であっても、前述する効果を得ることができる。
【００８９】
〈実施形態４〉
図２１は本発明の実施形態４の表示装置である液晶表示装置の概略構成を説明するための平面図であり、駆動回路及び画素用のスイッチング薄膜トランジスタに本願発明の酸化物薄膜トランジスタＴＦＴを適用した表示装置である。ただし、以下の説明では、実施形態１の酸化物薄膜トランジスタＴＦＴを液晶表示装置に適用した場合について説明するが、実施形態２，３の酸化物薄膜トランジスタＴＦＴも同様に適用可能である。また、本願発明の酸化物薄膜トランジスタＴＦＴは有機ＥＬ表示装置等の他の表示装置や絶縁基板に酸化物薄膜トランジスタＴＦＴを形成する他の電子装置にも適用可能である。
【００９０】
なお、以下の説明では、ＩＰＳ方式の液晶表示装置に本願発明の薄膜トランジスタを適用した場合について説明するが、ＴＮ方式やＶＡ方式等の他の方式の液晶表示装置にも同様に適用可能である。
【００９１】
図２１に示すように、実施形態４の液晶表示装置は、図示しない液晶層を介して、図示しない薄膜トランジスタや周知の画素電極等が形成される透明絶縁基板からなる第１基板ＳＵＢ１と、カラーフィルタ等が形成される透明基板からなる第２基板ＳＵＢ２とが対向配置されている。また、第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、第２基板ＳＵＢ２の辺縁部に沿って塗布された図示しないシール材で固定され、液晶が封止される構成となっている。
【００９２】
また、第１基板ＳＵＢ１の液晶面側には、Ｘ方向に延在しＹ方向に並設される図示しない走査信号線（ゲート線）と、Ｙ方向に延在しＸ方向に並設される図示しない映像信号線（ドレイン線）とが形成されている。この走査信号線と映像信号線とに囲まれる領域に画素の領域が形成され、表示領域ＡＲ内に画素がマトリクス状に配置される構成となっている。各画素内には、スイッチング用の前述する酸化物薄膜トランジスタ及び図示しない画素電極が第１基板ＳＵＢ１に形成されており、従来の液晶表示装置と同様に、ゲート線から入力される走査信号に同期してスイッチング用の酸化物薄膜トランジスタがＯＮ／ＯＦＦされ、ドレイン線ＤＬからの映像信号が画素電極に出力される構成となっている。
【００９３】
また、実施形態４の表示装置では、外部からの制御信号に基づいて、走査信号を生成しゲート線に出力する走査信号線駆動回路（ゲート線駆動回路）ＧＤＲ、及び映像信号を生成しドレイン線に出力する映像信号線駆動回路（ドレイン線駆動回路）ＤＤＲが、第１基板ＳＵＢ１の端部と表示領域ＡＲの間の領域であるいわゆる額縁領域に形成されている。このとき、実施形態４の表示装置では、透明絶縁基板である第１基板ＳＵＢ１上に形成される前述する酸化物薄膜トランジスタにより、ゲート線駆動回路ＧＤＲ及びドレイン線駆動回路ＤＤＲが構成されている。
【００９４】
従って、ゲート線駆動回路ＧＤＲ及びドレイン線駆動回路ＤＤＲを構成する酸化物薄膜トランジスタにおける閾値電圧の変動を防止することが可能となり、該閾値電圧の変動を補償する回路等が不要となるので、額縁領域を狭くすることができる。すなわち、同一の外形形状のガラス基板を用いた場合であっても、表示領域ＡＲを広くすることができる。また、ゲート線駆動回路ＧＤＲ及びドレイン線駆動回路ＤＤＲを構成する薄膜トランジスタの閾値電圧の管理が容易又は不要とすることができるので、表示装置の製品ばらつきを低く抑えることが可能となる。よって、実施形態４の表示装置の信頼性を向上させることができる。
【００９５】
また、前述するように本願発明の酸化物薄膜トランジスタの製造方法は従来のアモルファスシリコン薄膜トランジスタと同様の製造方法である。従って、本願発明の酸化物薄膜トランジスタを用いる表示装置もアモルファスシリコン薄膜トランジスタを用いる従来の表示装置の製造方法と同様の製造方法により実施形態４の表示装置を製造できるので、表示装置の製造工程の大幅な変更を行うことなく、酸化物薄膜トランジスタを用いる表示装置を製造できるという格別の効果を得ることができる。また、アモルファスシリコン薄膜トランジスタを用いる従来の表示装置の製造方法と同様の製造方法により実施形態４の表示装置を製造できるので、アモルファスシリコン薄膜トランジスタを用いる従来の表示装置と同様の生産効率で酸化物薄膜トランジスタを用いる表示装置を製造できるという格別の効果を得ることができる。
【００９６】
さらには、画素のスイッチング用の薄膜トランジスタを移動度の大きい酸化物薄膜トランジスタで形成しているので、画素領域に占める酸化物薄膜トランジスタの専有面積を小さくすることができ、開口率を向上させることもできる。
【００９７】
さらにはまた、ゲート線駆動回路ＧＤＲ及びドレイン線駆動回路ＤＤＲも酸化物薄膜トランジスタで形成されるので、液晶表示装置の信頼性の向上、及び高移動度の実現が容易となる。すなわち、アモルファスシリコン薄膜トランジスタと同じ専有面積であっても大きい駆動能力の薄膜トランジスタを形成することが可能となる。従って、実施形態１の酸化物薄膜トランジスタＴＦＴを用いて駆動回路等を形成した場合、駆動回路を形成するための面積を小さくできるという効果を得ることもできる。
【００９８】
さらには、従来の酸化物薄膜トランジスタを用いた場合に必要であった閾値電圧Ｖｔｈのシフトを補正する回路を不要とすることが可能となる。従って、駆動回路面積を小さくすることが可能となると共に、消費電力も低減させることができるという格別の効果を得ることもできる。
【００９９】
なお、実施形態４の表示装置では、ゲート線駆動回路ＧＤＲとドレイン線駆動回路ＤＤＲとを第１基板ＳＵＢ１の異なる辺部に形成する構成としたが、ゲート線駆動回路ＧＤＲとドレイン線駆動回路ＤＤＲとを同一の辺部に形成する構成であってもよい。
【０１００】
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【０１０１】
ＧＴ……ゲート電極層、ＳＴ……ソース電極層、ＤＴ……ドレイン電極層
ＯＳ……酸化物半導体層、ＧＩ……ゲート絶縁膜、ＴＨ１……第１の貫通孔
ＴＨ２……第２の貫通孔、ＴＵ１〜６，ＴＵ１〜ＴＵｎ……単位薄膜トランジスタ
ＴＦＴ……薄膜トランジスタ、ＣＨ……チャネル保護層、ＰＡＳ……パッシベーション層
ＳＵＢ１……第１基板、ＳＵＢ２……第２基板、ＴＨ３，ＴＨ４……貫通孔
ＴＨ３……第３の貫通孔、ＧＤＲ……走査信号線駆動回路（ゲート線駆動回路）
ＤＤＲ……映像信号線駆動回路（ドレイン線駆動回路）
【図１】
2014239173.tif 000003
【図２】
2014239173.tif 000004
【図３】
2014239173.tif 000005
【図４】
2014239173.tif 000006
【図５】
2014239173.tif 000007
【図６】
2014239173.tif 000008
【図７】
2014239173.tif 000009
【図８】
2014239173.tif 000010
【図９】
2014239173.tif 000011
【図１０】
2014239173.tif 000012
【図１１】
2014239173.tif 000013
【図１２】
2014239173.tif 000014
【図１３】
2014239173.tif 000015
【図１４】
2014239173.tif 000016
【図１５】
2014239173.tif 000017
【図１６】
2014239173.tif 000018
【図１７】
2014239173.tif 000019
【図１８】
2014239173.tif 000020
【図１９】
2014239173.tif 000021
【図２０】
2014239173.tif 000022
【図２１】
2014239173.tif 000023