(57)【要約】      （修正有）【課題】内部電極を効果的に保護し、切断精度が向上した積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板を提供する。【解決手段】複数の誘電体層１１１が積層されたセラミック本体１１０と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極１２１、１２２を含み容量が形成される活性層１１５と、上記活性層の上部に形成され、内部に上部マーク電極１２４を含む上部カバー層１１２と、上記セラミック本体の両端面を覆うように形成された第１及び第２の外部電極１３１、１３２と、を含み、上記誘電体層の厚さをｄ、上記活性層の最上部に形成された第１の内部電極と上記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たす。【選択図】図２
2014204115.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量が形成される活性層と、
前記活性層の上部に形成され、内部に上部マーク電極を含む上部カバー層と、
前記セラミック本体の両端面に形成され、第１及び第２の内部電極とそれぞれ電気的に連結される第１及び第２の外部電極と、
を含み、
前記誘電体層の厚さをｄ、前記活性層の最上部に形成された第１の内部電極と前記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たす、積層セラミックキャパシタ。
【請求項２】
前記上部マーク電極は前記上部カバー層の表面に露出しない、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記セラミック本体の上面から前記上部マーク電極までの距離をＢ１としたとき、１μｍ≦Ｂ１≦７μｍである、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記上部マーク電極と前記第１及び第２の内部電極は同じ材料で形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記上部マーク電極は前記セラミック本体の一端面に露出する、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記上部マーク電極は前記セラミック本体の端面に露出しない、請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記活性層の下部に下部カバー層をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記下部カバー層は内部に下部マーク電極を含み、前記誘電体層の厚さをｄ、前記活性層の最下部に形成された第２の内部電極と前記下部マーク電極との距離をＡ２としたとき、２ｄ≦Ａ２を満たす、請求項７に記載の積層セラミックキャパシタ。
【請求項９】
前記下部マーク電極は前記下部カバー層の表面に露出しない、請求項８に記載の積層セラミックキャパシタ。
【請求項１０】
前記セラミック本体の下面から前記下部マーク電極までの距離をＢ２としたとき、１μｍ≦Ｂ２≦７μｍである、請求項８に記載の積層セラミックキャパシタ。
【請求項１１】
複数のセラミックグリーンシートを製造する段階と、
前記セラミックグリーンシートに内部電極パターン又はマーク電極パターンを形成する段階と、
前記グリーンシートを積層して内部に内部電極パターン及びマーク電極パターンを含むセラミックグリーンシート積層体を製造する段階と、
前記マーク電極パターンを認識してセラミックグリーンシート積層体を切断する段階と、
前記セラミックグリーンシート積層体を焼成して誘電体層、前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量を形成する活性層、及び前記活性層の上部に形成され内部に上部マーク電極が配置された上部カバー層を含むセラミック本体を製造する段階と、
を含む、積層セラミックキャパシタの製造方法。
【請求項１２】
前記誘電体層の厚さをｄ、前記活性層の最上部に形成された第１の内部電極と前記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たす、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１３】
前記上部マーク電極は前記上部カバー層の表面に露出しない、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１４】
前記セラミック本体の上面から前記上部マーク電極までの距離をＢ１としたとき、１μｍ≦Ｂ１≦７μｍである、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１５】
前記上部マーク電極と前記第１及び第２の内部電極は同じ材料で形成される、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１６】
前記上部マーク電極は前記セラミック本体の一端面に露出する、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１７】
前記上部マーク電極は前記セラミック本体の端面に露出しない、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１８】
前記セラミック本体は前記活性層の下部に下部カバー層をさらに含む、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１９】
前記下部カバー層は内部に下部マーク電極を含み、前記誘電体層の厚さをｄ、前記活性層の最下部に形成された第２の内部電極と前記下部マーク電極との距離をＡ２としたとき、２ｄ≦Ａ２を満たす、請求項１８に記載の積層セラミックキャパシタの製造方法。
【請求項２０】
前記下部マーク電極は前記下部カバー層の表面に露出しない、請求項１９に記載の積層セラミックキャパシタの製造方法。
【請求項２１】
前記セラミック本体の下面から前記下部マーク電極までの距離をＢ２としたとき、１μｍ≦Ｂ２≦７μｍである、請求項１９に記載の積層セラミックキャパシタの製造方法。
【請求項２２】
上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された積層セラミックキャパシタと、
含み、
前記積層セラミックキャパシタは、複数の誘電体層が積層されたセラミック本体と、前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量が形成される活性層と、前記活性層の上部に形成され、内部に上部マーク電極を含む上部カバー層と、前記セラミック本体の両端面を覆うように形成された第１及び第２の外部電極と、を含み、
前記誘電体層の厚さをｄ、前記活性層の最上部に形成された第１の内部電極と前記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たす、電子部品が実装された回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極を効果的に保護し、切断精度が向上した積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板に関する。
【背景技術】
【０００２】
一般に、キャパシタ、インダクター、圧電体素子、バリスター又はサーミスターなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体表面に設置された外部電極を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一つの誘電体層を介して対向配置される内部電極、上記内部電極に電気的に接続された外部電極を含む。
【０００４】
積層セラミックキャパシタは、小型であり且つ高容量が保障され、実装が容易であるという長所によって、コンピューター、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００５】
最近では、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化されているため、積層セラミックキャパシタにもサイズが小さくて容量が大きい高容量製品が求められている。
【０００６】
また、製品の信頼度の向上のためには、生成された積層セラミックキャパシタの容量バラツキが改善されなければならない。このため、焼成前のセラミック積層体を切断する工程での切断精度が向上し、積層セラミックキャパシタの内部電極が外部から効率的に保護されることができる積層セラミックキャパシタの提供が必要とされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−０２０６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、内部電極を効果的に保護し、切断精度が向上した積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、複数の誘電体層が積層されたセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量が形成される活性層と、上記活性層の上部に形成され、内部に上部マーク電極を含む上部カバー層と、上記セラミック本体の両端面を覆うように形成された第１及び第２の外部電極と、を含み、上記誘電体層の厚さをｄ、上記活性層の最上部に形成された第１の内部電極と上記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たす積層セラミックキャパシタを提供することができる。
【００１０】
上記上部マーク電極は、上記上部カバー層の表面に露出しないことができる。
【００１１】
上記セラミック本体の上面から上記上部マーク電極までの距離をＢ１としたとき、１μｍ≦Ｂ１≦７μｍであることができる。
【００１２】
上記上部マーク電極と上記第１及び第２の内部電極は同じ材料で形成されることができる。
【００１３】
上記上部マーク電極は上記セラミック本体の一端面に露出することができる。
【００１４】
上記上部マーク電極は上記セラミック本体の端面に露出しないことができる。
【００１５】
上記積層セラミックキャパシタは上記活性層の下部に下部カバー層をさらに含むことができる。
【００１６】
上記下部カバー層は内部に下部マーク電極を含み、上記誘電体層の厚さをｄ、上記活性層の最下部に形成された第２の内部電極と上記下部マーク電極との距離をＡ２としたとき、２ｄ≦Ａ２を満たすことができる。
【００１７】
上記下部マーク電極は上記下部カバー層の表面に露出しないことができる。
【００１８】
上記セラミック本体の下面から上記下部マーク電極までの距離をＢ２としたとき、１μｍ≦Ｂ２≦７μｍであることができる。
【００１９】
本発明の他の実施形態は、複数のセラミックグリーンシートを製造する段階と、上記セラミックグリーンシートに内部電極パターン又はマーク電極パターンを形成する段階と、上記グリーンシートを積層して内部に内部電極パターン及びマーク電極パターンを含むセラミックグリーンシート積層体を製造する段階と、上記マーク電極パターンを認識してセラミックグリーンシート積層体を切断する段階と、上記セラミックグリーンシート積層体を焼成して誘電体層、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量を形成する活性層、及び上記活性層の上部に形成され内部に上部マーク電極が配置された上部カバー層を含むセラミック本体を製造する段階と、を含む積層セラミックキャパシタの製造方法を提供することができる。
【００２０】
上記誘電体層の厚さをｄ、上記活性層の最上部に形成された第１の内部電極と上記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たすことができる。
【００２１】
上記上部マーク電極は上記上部カバー層の表面に露出しないことができる。
【００２２】
上記セラミック本体の上面から上記上部マーク電極までの距離をＢ１としたとき、１μｍ≦Ｂ１≦７μｍであることができる。
【００２３】
上記上部マーク電極と上記第１及び第２の内部電極は同じ材料で形成されることができる。
【００２４】
上記上部マーク電極は上記セラミック本体の一端面に露出することができる。
【００２５】
上記上部マーク電極は上記セラミック本体の端面に露出しないことができる。
【００２６】
上記セラミック本体は上記活性層の下部に下部カバー層をさらに含むことができる。
【００２７】
上記下部カバー層は内部に下部マーク電極を含み、上記誘電体層の厚さをｄ、上記活性層の最下部に形成された第２の内部電極と上記下部マーク電極との距離をＡ２としたとき、２ｄ≦Ａ２を満たすことができる。
【００２８】
上記下部マーク電極は上記下部カバー層の表面に露出しないことができる。
【００２９】
上記セラミック本体の下面から上記下部マーク電極までの距離をＢ２としたとき、１μｍ≦Ｂ２≦７μｍであることができる。
【００３０】
本発明のさらに他の実施形態は、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは複数の誘電体層が積層されたセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量が形成される活性層と、上記活性層の上部に形成され、内部に上部マーク電極を含む上部カバー層と、上記セラミック本体の両端面を覆うように形成された第１及び第２の外部電極と、を含み、上記誘電体層の厚さをｄ、上記活性層の最上部に形成された第１の内部電極と上記上部マーク電極との距離をＡ１としたとき、２ｄ≦Ａ１を満たす電子部品が実装された回路基板を提供することができる。
【発明の効果】
【００３１】
本発明によれば、内部電極を効果的に保護し、切断精度が向上した積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板を提供することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１のＡ−Ａ’線に沿う断面図である。
【図３】他の実施形態による積層セラミックキャパシタの断面図である。
【図４】本発明のさらに他の実施形態による電子部品が実装された回路基板を示す斜視図である。
【発明を実施するための形態】
【００３３】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３４】
[積層セラミックキャパシタ１００]
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１のＡ−Ａ’線に沿う断面図であり、図３は他の実施形態による積層セラミックキャパシタの断面図である。
【００３５】
図１を参照すると、本発明の一実施形態による積層セラミックキャパシタは、セラミック本体１１０と、第１及び第２の外部電極１３１、１３２を含む。
【００３６】
本発明の一実施形態によれば、Ｔ−方向はセラミック本体の厚さ方向であって内部電極が誘電体層を介して積層される方向であり、Ｌ−方向はセラミック本体の長さ方向であり、Ｗ−方向はセラミック本体の幅方向である。
【００３７】
上記セラミック本体１１０は、長さ方向が幅方向又は厚さ方向より長く形成されることができる。
【００３８】
本発明の一実施形態において、セラミック本体１１０は、その形状に特別な制限はなく、実質的には六面体形状であることができる。セラミック本体１１０は、チップ焼成時のセラミック粉末の焼成収縮と内部電極パターンの存否による厚さの差及びセラミック本体のコーナー部の研磨によって、完全ではないが、実質的には六面体に近い形状を有することができる。
【００３９】
上記セラミック本体において、厚さ方向に対向する外部面はセラミック本体の上面ＳＴ及び下面ＳＢ、長さ方向に対向する二つの面は第１及び第２の端面ＳＥ１、ＳＥ２、幅方向に対向する二つの面は第１及び第２の側面である。
【００４０】
図２を参照すると、上記セラミック本体１１０は、複数の誘電体層１１１、上記誘電体層１１１を介してセラミック本体１１０の両端面から交互に露出するように形成された複数の第１及び第２の内部電極１２１、１２２を含む活性層１１５、及び上記活性層１１５の上部に形成された上部カバー層１１２及び上記活性層の下部に形成された下部カバー層１１３を含むことができる。
【００４１】
本発明の一実施形態によれば、上記セラミック本体１１０を構成する複数の誘電体層１１１は焼結された状態で、隣接する誘電体層間の境界は確認できない程度に一体化されている。
【００４２】
上記第１及び第２の内部電極１２１、１２２は、相違する極性を有する一対の電極であり、誘電体層１１１上に所定の厚さで伝導性金属を含む伝導性ペーストを印刷して誘電体層１１１の積層方向に沿ってセラミック本体の両端面から交互に露出するように形成され、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００４３】
即ち、第１及び第２の内部電極１２１、１２２は、セラミック本体１１０の両端面から交互に露出する部分が第１及び第２の外部電極１３１、１３２とそれぞれ電気的に連結されることができる。
【００４４】
したがって、第１及び第２の外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積され、この際、積層セラミックキャパシタ１００の静電容量は第１及び第２の内部電極１２１、１２２の重なる領域の面積と比例する。
【００４５】
また、第１及び第２の内部電極１２１、１２２に含まれる伝導性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができるが、本発明はこれに限定されるものではない。
【００４６】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。
【００４７】
上部及び下部カバー層１１２、１１３は、内部電極を含まないことを除いて、誘電体層１１１と同じ材質及び構成を有することができる。上部及び下部カバー層は、単一の誘電体層又は二つ以上の誘電体層１１１を活性層１１５の上下面にそれぞれ上下方向に積層して形成されたもので、基本的には物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。
【００４８】
上記第１の外部電極１３１は上記第１の内部電極１２１と電気的に連結され、上記第２の外部電極１３２は上記第２の内部電極１２２と電気的に連結されることができる。
【００４９】
さらに、上記上部カバー層１１２は内部に上部マーク電極１２４を含み、上記下部カバー層１１３は内部に下部マーク電極１２５を含むことができる。
【００５０】
上部カバー層又は下部カバー層の内部にマーク電極が形成される場合、内部電極の損傷をより効率的に防止することができる。
【００５１】
上記上部マーク電極１２４及び下部マーク電極１２５は、セラミック本体１１０内で内部電極１２１、１２２より外側に配置されるため、物理的・化学的影響により内部電極よりも先に反応して内部電極を保護することができる。
【００５２】
特に、カバー層がマーク電極を含まない場合は活性層の最外側の内部電極が損傷されて容量が減少する可能性があるが、カバー層がマーク電極を含む場合は活性層に含まれた内部電極が損傷されないため、容量減少を顕著に減らすことができる。
【００５３】
さらに、上記上部及び下部マーク電極１２４、１２５が第１及び第２の内部電極１２１、１２２と同じ材料で形成される場合、外部の刺激が内部電極に及ぼす影響をより減少させることができる。
【００５４】
したがって、最初に設計した容量と実際の容量の差の小さい積層セラミックキャパシタの製造が可能となるため、容量バラツキを改善することができるという効果がある。
【００５５】
また、図２に示されているように、上記誘電体層１１１の厚さをｄ、上記活性層１１５の最上部に形成された第１の内部電極と上記上部マーク電極１２４との距離をＡ１、上記活性層１１５の最下部に形成された第２の内部電極と上記下部マーク電極１２５との距離をＡ２としたとき、上記上部マーク電極は２ｄ≦Ａ１、上記下部マーク電極は２ｄ≦Ａ２を満たすように配置されて活性層に含まれた内部電極と区分されることができる。
【００５６】
また、マーク電極がセラミック本体の表面に露出する場合、第１及び第２の外部電極がマーク電極を介して電気的に連結されて短絡が発生する可能性があるため、上記上部及び下部マーク電極１２４、１２５はセラミック本体の表面ＳＴ、ＳＢ、即ち、カバー層の表面に露出しないように形成されることができる。
【００５７】
さらに、上記セラミック本体の上面ＳＴから上部マーク電極１２４までの距離をＢ１、上記セラミック本体の下面ＳＢから上記下部マーク電極１２５までの距離をＢ２としたとき、上記上部マーク電極は１μｍ≦Ｂ１≦７μｍ、上記下部マーク電極は１μｍ≦Ｂ２≦７μｍを満たすように配置されることができる。
【００５８】
上述したように、第１及び第２の外部電極が電気的に連結されて短絡が発生する可能性があるため、上記上部及び下部マーク電極はセラミック本体の上面又は下面から１μｍ以上の距離をおいて配置されることが好ましい。
【００５９】
また、本発明の上部及び下部マーク電極は、積層セラミック電子部品の製造過程で切断位置の認識のための切断マークとして機能し、切断マークとして機能するためには、セラミック本体の上面又は下面から７μｍ以内の位置に配置されることが好ましい。セラミック本体の上面又は下面から７μｍ以上離れる場合は、セラミック本体の外部面でのマーク電極の認識が困難になるため、切断マークとしての機能を発揮するのが困難になる。
【００６０】
上記マーク電極１２４、１２５は、セラミック本体の上部カバー層１１２又は下部カバー層１１３のうち一つ以上に形成されることができる。
【００６１】
即ち、上部カバー層又は下部カバー層に形成されるか、又は上部カバー層と下部カバー層すべてに形成されることができる。
【００６２】
また、上記上部及び下部マーク電極１２４、１２５は、図２のようにセラミック本体の一端面に露出するか又は図３のように両端面ともに露出しない形状に形成されることができる。
【００６３】
上記上部及び下部マーク電極１２４、１２５がセラミック本体の一端面に露出する場合、第１又は第２の内部電極１２１、１２２と同じ形状に形成されることができる。
【００６４】
特に、上部マーク電極は第１の内部電極と同一に配置され、下部マーク電極は第２の内部電極と同一に配置されることができる。つまり、上部及び下部マーク電極は、マーク電極と最も隣接する内部電極と同じパターンを有するように配置されて容量形成に寄与しない。
【００６５】
即ち、上部マーク電極はそれと最も隣接する内部電極（第１の内部電極）と同一の外部電極（第１の外部電極）に接続され、下部マーク電極はそれと最も隣接する内部電極（第２の内部電極）と同一の外部電極（第２の外部電極）に接続され、マーク電極と最も隣接する内部電極が同一極性を有し、マーク電極が容量形成に寄与せず、マーク電極が外部刺激によって損傷されても積層セラミックキャパシタの容量変化を伴わないため、容量バラツキをより効果的に改善することができる。
【００６６】
上記上部及び下部マーク電極が切断マークとして機能する場合については、後述する積層セラミックキャパシタの製造方法で詳細に説明する。
【００６７】
[積層セラミックキャパシタ１００の製造方法]
本発明の他の実施形態は、積層セラミックキャパシタの製造方法を提供することができる。
【００６８】
本実施形態による積層セラミックキャパシタの製造方法は、複数のセラミックグリーンシートを製造する段階と、上記セラミックグリーンシートに内部電極パターン又はマーク電極パターンを形成する段階と、上記グリーンシートを積層して内部に内部電極パターン及びマーク電極パターンを含むセラミックグリーンシート積層体を製造する段階と、上記マーク電極パターンを認識してセラミックグリーンシート積層体を切断する段階と、上記セラミックグリーンシート積層体を焼成して誘電体層、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含み容量を形成する活性層、及び上記活性層の上部に形成され内部に上部マーク電極が配置された上部カバー層を含むセラミック本体を製造する段階と、を含むことができる。
【００６９】
以下では、本発明の一実施形態による積層セラミックキャパシタの製造方法について説明するが、本発明はこれに制限されるものではない。
【００７０】
また、本実施形態の積層セラミックキャパシタの製造方法に関する説明のうち上述した積層セラミックキャパシタと重複する説明は省略する。
【００７１】
本発明の一実施形態による積層セラミックキャパシタの製造方法は、まず、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥して複数のセラミックグリーンシートを製造し、これにより、誘電体層及びカバー層を形成することができる。
【００７２】
上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法により数μｍの厚さを有するシート（ｓｈｅｅｔ）状にして製作されることができる。
【００７３】
次に、導電性粉末を含む内部電極用伝導性ペーストを製造することができる。
【００７４】
上記グリーンシート上に上記内部電極用伝導性ペーストをスクリーン印刷工法で塗布して内部電極パターン又はマーク電極パターンを形成し、内部電極パターンが印刷されたグリーンシートを複数積層した後、積層体の上下面に内部電極パターンが印刷されていない複数のグリーンシートとマーク電極パターンが印刷されたグリーンシートを積層してセラミックグリーンシート積層体を製造する。
【００７５】
上記マーク電極パターンは、セラミックグリーンシート積層体の上面又は下面から目視で又は画像カメラで認識できるように、セラミックグリーンシート積層体の上面又は下面から一定厚さ内に形成されなければならない。
【００７６】
より具体的には、上記マーク電極パターンは、セラミックグリーンシート積層体の上面又は下面から７μｍ以内の厚さ範囲で形成されることが好ましい。
【００７７】
次に、上記セラミックグリーンシートの上面又は下面から認識されるマーク電極パターンを切断位置決めのためのマークとして認識して上記セラミックグリーンシート積層体を切断した後に焼成してセラミック本体を形成する。
【００７８】
図２に示されているように、最終生成される積層セラミックキャパシタに含まれた内部電極パターンがダミー電極をさらに含まない形状の場合、上部及び下部マーク電極パターンは第１又は第２の内部電極パターンと同じ形状に形成され、上部マーク電極パターンは第１の内部電極と同じ形状に形成され、下部マーク電極パターンは第２の内部電極と同じ形状に形成されることができる。
【００７９】
或いは、上部及び下部マーク電極パターンはすべて第１の内部電極と同じ形状に形成されることができる。
【００８０】
この場合、切断位置はセラミックグリーンシート積層体の長さ方向においてマーク電極パターンの中心部及びマーク電極パターンが形成されていない領域の中心部となり、切断されたセラミックグリーンシート積層体の一断面にマーク電極パターンが露出することができる。
【００８１】
本発明の他の実施形態によれば、図３に示されているように、最終生成された積層セラミックキャパシタの内部電極が容量形成に寄与しないダミー電極１２３を含む場合、マーク電極パターンは、ダミー電極１２３を除いた第１又は第２の内部電極パターンと同一に形成されるか、又は最終生成された積層セラミックキャパシタの端面に露出しないように形成されることができる。
【００８２】
マーク電極パターンが第１及び第２の内部電極パターンと同一に形成された場合、上述した実施形態と同様に、切断位置はセラミックグリーンシート積層体の長さ方向においてマーク電極パターンの中心部及びマーク電極パターンが形成されていない領域の中心部となり、切断されたセラミックグリーンシート積層体の一断面にマーク電極パターンが露出することができる。
【００８３】
また、マーク電極パターンが最終生成された積層セラミックキャパシタの端面に露出しないように形成される場合、セラミックグリーンシート積層体のうちマーク電極パターンが形成されていない領域の中心部を切断位置として認識できるようにマーク電極パターンを配置することができる。
【００８４】
上記セラミック本体は内部電極１２１、１２２、誘電体層１１１及びカバー層１１２、１１３を含み、上記誘電体層は内部電極パターンが印刷されたグリーンシートが焼成されて形成されたものであり、上記カバー層は内部電極パターンが印刷されていないグリーンシート及びマーク電極パターンが形成されたグリーンシートが焼成されて形成されたものである。
【００８５】
上記第１及び第２の内部電極１２１、１２２と電気的に連結されるようにセラミック本体１１０の外部面に外部電極１３１、１３２が形成されることができる。上記外部電極は、伝導性金属及びガラスを含むペーストの焼成によって形成されることができる。
【００８６】
上記伝導性金属は、特に制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上であり、上述したように銅（Ｃｕ）を含むことが好ましい。
【００８７】
上記ガラスとしては、特に制限されず、一般的な積層セラミックキャパシタの外部電極の製作に用いられるガラスと同じ組成の物質を用いることができる。
【００８８】
[電子部品が実装された回路基板２００]
図４は、本発明のさらに他の実施形態による電子部品が実装された回路基板を示す斜視図である。
【００８９】
図４を参照すると、本実施形態による電子部品が実装された回路基板は、上部に第１及び第２の電極パッド２２１、２２２を有する印刷回路基板２１０と、上記印刷回路基板上に設置された積層セラミックキャパシタ１００と、を含むことができる。
【００９０】
この際、積層セラミックキャパシタ１００は、第１及び第２の外部電極１３１、１３２がそれぞれ第１及び第２の電極パッド２２１、２２２上に接触するように位置した状態でハンダ２３０によって印刷回路基板２１０と電気的に連結されることができる。
【００９１】
なお、上記積層セラミックキャパシタが実装された回路基板に関する内容のうち上述した積層セラミックキャパシタと重複する内容は省略する。
【００９２】
本発明によれば、内部電極を効果的に保護し、製造過程でセラミックグリーンシート積層体の切断精度を向上させることができる積層セラミックキャパシタ、その製造方法及び電子部品が実装された回路基板の提供が可能となる。
【００９３】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００９４】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１１２  上部カバー層
１１３  下部カバー層
１１５  活性層
１２１  第１の内部電極
１２２  第２の内部電極
１２３  ダミー電極
１２４  上部マーク電極
１２５  下部マーク電極
１３１  第１の外部電極
１３２  第２の外部電極
２００  電子部品が実装された回路基板
２１０  印刷回路基板
２２１  第１の電極パッド
２２２  第２の電極パッド
２３０  ハンダ
【図１】
2014204115.tif 000003
【図２】
2014204115.tif 000004
【図３】
2014204115.tif 000005
【図４】
2014204115.tif 000006