(57)【要約】      （修正有）【課題】不具合の発生を回避し、表面実装型の半導体装置を量産性に優れ且つ安定的に生産できる半導体素子搭載用基板製造方法の提供。【解決手段】(１）第１の金属層１上に実装用金属が拡散しにくい第２の金属層２が形成されたベース基板３を準備する工程、（２）ベース基板３の第２の金属層２上に、パターニングされたレジストマスク層４を形成する工程、（３）レジストマスク層４から露出した第２の金属層２上に、再加工処理を施して再加工面を形成する工程、（４）ベース基板３の再加工面上に、両性界面活性剤の物性を示す成分を含む薬液により密着性を制御する有機性被膜６を施す工程、（５）ベース基板３の再加工面上に、有機性被膜６を介して実装用金属層７を形成する工程、（６）実装用金属層７上に、電鋳により半導体素子搭載部および電極端子部１２を形成する工程、（７）ベース基板３の第２の金属層２上のレジストマスク４を除去する工程を有する。【選択図】図１
2014216431.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子搭載用基板の製造方法において、次の（１）〜（７）の工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
（１）第１の金属層上に実装用金属が拡散しにくい第２の金属層が形成されたベース基板を準備する工程、
（２）前記ベース基板の前記第２の金属層上に、パターニングされたレジストマスク層を形成する工程、
（３）前記レジストマスク層から露出した前記第２の金属層上に、再加工処理を施して再加工面を形成する工程、
（４）前記ベース基板の前記再加工面上に、両性界面活性剤の物性を示す成分を含む薬液により実装用金属層の前記再加工面に対する密着性を制御する有機性被膜を施す工程、
（５）前記ベース基板の前記再加工面上に、前記有機性被膜を介して前記実装用金属層を形成する工程、
（６）前記実装用金属層上に、電鋳により半導体素子搭載部および電極端子部を形成する工程、
（７）前記ベース基板の前記第２の金属層上の前記レジストマスクを除去する工程。
【請求項２】
半導体素子搭載用基板の製造方法において、次の（１）〜（６）の工程を順次経ることを特徴とする半導体素子搭載用基板の製造方法。
（１）第１の金属層上に実装用金属が拡散しにくい第２の金属層が形成されたベース基板を準備する工程、
（２）前記ベース基板の前記第２の金属層上に、パターニングされたレジストマスク層を形成する工程、
（３）前記ベース基板の前記第２の金属層上に、両性界面活性剤の物性を示す成分を含む薬液により実装用金属層の前記第２の金属層に対する密着性を制御する有機性被膜を施す工程、
（４）前記ベース基板の前記第２の金属層上に、前記有機性被膜を介して前記実装用金属層を形成する工程、
（５）前記実装用金属層上に、電鋳により半導体素子搭載部および電極端子部を形成する工程、
（６）前記ベース基板の前記第２の金属層上の前記レジストマスクを除去する工程。
【請求項３】
前記両性界面活性剤の物性を示す成分はベタイン型またはアミンオキシド型またはアミノ酸型であることを特徴とする請求項１または２に記載の半導体素子搭載用基板の製造方法。
【請求項４】
前記再加工面を形成するための再加工処理は、Ｎｉ電解めっきまたはＮｉＰ電解めっきを施すことであることを特徴とする請求項１または請求項３に記載の半導体素子搭載用基板の製造方法。
【請求項５】
前記再加工面を形成するための再加工処理は、ソフトエッチング，ソフトエッチング後にＮｉ電解めっきまたはソフトエッチング後にＮｉＰ電解めっきのいずれかを施すことであることを特徴とする請求項１または請求項３に記載の半導体素子搭載用基板の製造方法。
【請求項６】
前記第１の金属層は、Ｃｕ，ＳＰＣＣまたは４２材のいずれかであることを特徴とする請求項１〜５のいずれかに記載の半導体素子搭載用基板の製造方法。
【請求項７】
前記第２の金属層は、ＮｉまたはＮｉＰであることを特徴とする請求項１〜６のいずれかに記載の半導体素子搭載用基板の製造方法。
【請求項８】
前記実装用金属層はＡｕ，ＰｄまたはＡｕ／Ｐｄのいずれかであることを特徴とする請求項１〜７のいずれかに記載の半導体素子搭載用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電鋳フレームを用いた表面実装型の半導体素子搭載用基板の製造方法に関する。
【背景技術】
【０００２】
従来、電鋳フレームを用いた表面実装型の半導体装置として、導電性基板上に半導体素子搭載用のアイランド部と外部導出用の電極部とを電鋳形成した半導体素子搭載用基板を用い、アイランド部上に半導体素子を搭載した後ワイヤーボンディングにより半導体素子と電極部を電気的接続し、導電性基板上で樹脂封止した後、導電性基板のみを除去し、樹脂封止体を切断して個片化する構成は公知である。
【０００３】
例えば、特許文献１には支持体の一表面の全面にＣｒ層と（Ｎｉ−Ｃｏ）層の二層から構成される剥離層を形成し剥離層の上に銅材料から成る所望形状の導体パターンを形成した半導体素子搭載用基板の製造方法が示されている。また、これを用いて、半導体チップを樹脂封止後にＣｒ層と（Ｎｉ−Ｃｏ）層の境界面に切れ込みを入れて支持体を封止樹脂から剥離し、残った（Ｎｉ−Ｃｏ）層はエッチング除去し、露出した導体パターンの表面に他の半導体装置との接続端子として機能させるための金属層を形成するようにして半導体装置を製造することが示されている。
【０００４】
また、特許文献２には導電性基板の露出面についてマイクロエッチング等の表面活性化処理を実施した後、実装用金属層としてＡｕやＡｇをめっきし、実装用金属層の上にアイランド部と電極部となる電鋳層を電鋳形成して電鋳物とし、導電性基板よりレジストマスク層を除去して半導体装置搭載用基板を製造することが示されている。また、これを用いて、電鋳物のアイランド部に半導体素子を搭載し、半導体素子と電極部をワイヤーボンディングにより電気的に接続し、導電性基板上の半導体素子、アイランド部、電極部およびボンディングワイヤを樹脂封止して樹脂封止体とし、導電性基板を剥離して樹脂封止体を得、樹脂封止体を切断して半導体装置を製造することが示されている。
【０００５】
また、特許文献３には導電性基板として第１の金属層がＣｕから成り、第２の金属層がＮｉから成る場合、実装用金属層の形成で密着力が強過ぎるため、第２の金属層のＮｉ表面を自然酸化または酸化処理して所望厚の酸化膜を形成しＮｉ層と電鋳物との密着力を適度に設定することが示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６６３１
【特許文献２】特開２００９−０５５０５５号公報
【特許文献３】特開２０１１−１９８９７７
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に示されるものにあっては、剥離層のうち一方（例えば（Ｎｉ−Ｃｏ）層）はエッチングにより除去する必要があり、その上導体パターンには他の半導体装置との接合性を向上させるためにＮｉやＡｕなどの金属膜を再度形成する必要があるため製造工程が複雑化する。
【０００８】
また、特許文献２に示されるものにあっては、アイランド部及び電極部を電鋳形成するにあたり、導電性基板とアイランド部及び電極部との密着力を向上させるため、導電性基板表面を活性化処理した後に実装用金属層を形成する方法が採られているが、上記方法では、導電性基板としてステンレスを用いる場合、マイクロエッチングした面に凹凸が形成され易く、その後の電鋳において凹凸がノジュール発生を引き起こし、アイランド部や電極部の表面が平滑に形成されず、半導体素子搭載やボンディング工程において接続不具合が発生する虞がある。
【０００９】
その上、導電性基板をロール・ツー・ロールで取り扱って連続的に電鋳する場合、ステンレスは表面電気抵抗が大きく、給電用電極との接触不良によりめっきが異常析出したり、印加電圧を高くする必要があるためアノードで水素が発生し易く、ピット不良が発生し易い状況にあった。また、導電性基板としてＣｕを用いた場合、Ｃｕと実装用金属層との密着力が強過ぎ、導電性基板を樹脂封止体から剥離する際に、アイランド部や電極部が変形したり、導電性基板側に残留するといった問題があった。
【００１０】
さらに、特許文献３に示されるものにあっては上記特許文献１や特許文献２のような問題はないが、工場で量産化工程にのせるためには所定厚の酸化膜を常に形成することが不可欠であるが、この点が実際には結構面倒なことである。
【００１１】
そこで、本発明は前記課題に鑑みてなされたものであり、上記不具合の発生は回避し、電鋳物とベース基板の密着力を適切に設定した表面実装型の半導体装置を量産性に優れ且つ安定的に生産できる半導体素子搭載用基板の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の半導体素子搭載用基板の製造方法は、半導体素子搭載用基板の製造方法において、次の（１）〜（７）の工程を順次経ることを特徴とする。
（１）第１の金属層上に実装用金属が拡散しにくい第２の金属層が形成されたベース基板を準備する工程、
（２）前記ベース基板の前記第２の金属層上に、パターニングされたレジストマスク層を形成する工程、
（３）前記レジストマスク層から露出した前記第２の金属層上に、再加工処理を施して再加工面を形成する工程、
（４）前記ベース基板の前記再加工面上に、両性界面活性剤の物性を示す成分を含む薬液により実装用金属層の前記再加工面に対する密着性を制御する有機性被膜を施す工程、
（５）前記ベース基板の前記再加工面上に、前記有機性被膜を介して前記実装用金属層を形成する工程、
（６）前記実装用金属層上に、電鋳により半導体素子搭載部および電極端子部を形成する工程、
（７）前記ベース基板の前記第２の金属層上の前記レジストマスクを除去する工程。
【００１３】
あるいは、本発明の半導体素子搭載用基板の製造方法は、半導体素子搭載用基板の製造方法において、次の（１）〜（６）の工程を順次経ることを特徴とする。
（１）第１の金属層上に実装用金属が拡散しにくい第２の金属層が形成されたベース基板を準備する工程、
（２）前記ベース基板の前記第２の金属層上に、パターニングされたレジストマスク層を形成する工程、
（３）前記ベース基板の前記第２の金属層上に、両性界面活性剤の物性を示す成分を含む薬液により実装用金属層の前記第２の金属層に対する密着性を制御する有機性被膜を施す工程、
（４）前記ベース基板の前記第２の金属層上に、前記有機性被膜を介して前記実装用金属層を形成する工程、
（５）前記実装用金属層上に、電鋳により半導体素子搭載部および電極端子部を形成する工程、
（６）前記ベース基板の前記第２の金属層上の前記レジストマスクを除去する工程。
【００１４】
また、本発明の半導体素子搭載用基板の製造方法は前記発明に加えて、前記両性界面活性剤の物性を示す成分はベタイン型またはアミンオキシド型またはアミノ酸型であることを特徴としている。
【００１５】
また、本発明の半導体素子搭載用基板の製造方法は前記発明に加えて、前記再加工面を形成するための再加工処理は、Ｎｉ電解めっきまたはＮｉＰ電解めっきを施すことであることを特徴としている。
【００１６】
また、本発明の半導体素子搭載用基板の製造方法は前記発明に加えて、前記再加工面を形成するための再加工処理は、ソフトエッチング，ソフトエッチング後にＮｉ電解めっきまたはソフトエッチング後にＮｉＰ電解めっきのいずれかを施すことであることを特徴としている。
【００１７】
また、本発明の半導体素子搭載用基板の製造方法は前記発明に加えて、前記第１の金属層は、Ｃｕ，ＳＰＣＣまたは４２材のいずれかであることを特徴としている。
【００１８】
また、本発明の半導体素子搭載用基板の製造方法は前記発明に加えて、前記第２の金属層は、ＮｉまたはＮｉＰであることを特徴としている。
【００１９】
また、本発明の半導体素子搭載用基板の製造方法は前記発明に加えて、前記実装用金属層はＡｕ，ＰｄまたはＡｕ／Ｐｄのいずれかであることを特徴としている。
【発明の効果】
【００２０】
本発明によれば、電鋳物とベース基板の密着力を適切に設定した実装表面型の半導体素子搭載用基板を、安定的に量産することができる。
【図面の簡単な説明】
【００２１】
【図１】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１〜実施例９を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【図２】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１０を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【図３】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１１〜実施例１２を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【図４】（ａ）〜（ｆ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１３を工程順に示した図である。また、（ｆ’）は電極端子部と半導体素子搭載部の平面図である。
【図５】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１４〜実施例１６を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【図６】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１７を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【図７】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１８を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【図８】（ａ）〜（ｇ）は本発明に係る半導体素子搭載用基板の製造方法の実施例１９を工程順に示した図である。また、（ｇ’）は電極端子部と半導体素子搭載部の平面図である。
【発明を実施するための形態】
【００２２】
本発明に係る半導体素子搭載用基板の製造方法は、半導体素子搭載用基板の製造方法において、次の（１）〜（７）の工程を順次経ることを特徴とする。
（１）第１の金属層上に実装用金属が拡散しにくい第２の金属層が形成されたベース基板を準備する工程、
（２）ベース基板の前記第２の金属層上に、パターニングされたレジストマスク層を形成する工程、
（３）レジストマスク層から露出した第２の金属層上に、再加工処理を施して再加工面を形成する工程、
（４）ベース基板の再加工面上に、両性界面活性剤の物性を示す成分を含む薬液により実装用金属層の再加工面に対する密着性を制御する有機性被膜を施す工程、
（５）ベース基板の再加工面上に、有機性被膜を介して実装用金属層を形成する工程、
（６）実装用金属層上に、電鋳により半導体素子搭載部および電極端子部を形成する工程、
（７）ベース基板の第２の金属層上のレジストマスクを除去する工程。
【００２３】
電鋳工程前に第２の金属層表面上に再加工処理を施して再加工面を形成し、再加工面上に密着性を制御する有機性皮膜を施すことで、再加工面と電鋳物との密着力を適度に設定することができ、樹脂封止体からベース基板を剥離する際の電着物変形又は剥離不良を防止することができる。
【００２４】
両性界面活性剤の物性を示す成分を含む薬液を用いて再加工面へ有機性被膜を吸着させることで有機性被膜が形成される。再加工面の有機性被膜の隙を通して実装用金属が密着することで実装用金属層が形成されることとなる。なお、本発明で使用する両性界面活性剤とはｐＨによって親水基の部分がプラスに帯電したりマイナスに帯電したりする界面活性剤であり、溶液のｐＨによってそのイオン性が変化するものをいう。そして、この有機性被膜の密度は有機性被膜液のｐＨに依存する。ｐＨが高いと高密度の有機性被膜となり、その結果実装用金属層の再加工面に対する密着力は低くなる。反対に、ｐＨが低いと低密度の有機性被膜となり、その結果実装用金属層の再加工面に対する密着力は高くなる。
【００２５】
また、実装用金属層が拡散し難い金属を第２の金属層（再加工面）に用いることで、半導体素子搭載時のボンディング工程において実装用金属層が第１の金属層へ拡散することを抑制でき、半導体装置の実装時におけるハンダ濡れ性低下等の不具合を防止することができる。更に、樹脂封止工程等の加熱処理によっても実装用金属層が第２の金属層の再加工面へ拡散し難いので、実装用金属層と第２の金属層の再加工面との密着力が適度な状態で保持され、ベース基板を剥離除去する際、実装用金属層と第２の金属層の再加工面との境で確実に剥離することができる。
【００２６】
したがって、本発明の製造方法により製造された半導体素子搭載用基板は、樹脂封止体からベース基板を剥離除去した後に実装用金属層をめっきする工程を省略でき、電鋳工程と連続した工程の中で実装用金属層を形成することができ、量産性に優れ、安価な生産を行うことが可能となる。
【００２７】
なお、再加工面の形成工程は後述するように必須ではないが、パターニングされたレジストマスク層を形成する工程で第２の金属層表面が汚れる場合があるため、再加工面を形成することが好ましい。仮に再加工面の形成が行われないと、有機性被膜と実装用金属層の密着が不均一となり、密着性の異常やハガレなど問題が生じるおそれがある。なお、再加工面の形成に代え表面を洗浄する方法もあるが、十分に洗浄をすることが困難な場合もあり、再加工面を形成することの方が確実である。
【００２８】
また本発明に係る半導体素子搭載用基板の製造方法は、半導体素子搭載用基板の製造方法において、次の（１）〜（６）の工程を順次経ることを特徴とする。
（１）第１の金属層上に実装用金属が拡散しにくい第２の金属層が形成されたベース基板を準備する工程、
（２）ベース基板の第２の金属層上に、パターニングされたレジストマスク層を形成する工程、
（３）ベース基板の前記第２の金属層上に、両性界面活性剤の物性を示す成分を含む薬液により実装用金属層の第２の金属層に対する密着性を制御する有機性被膜を施す工程、
（４）ベース基板の第２の金属層上に、有機性被膜を介して実装用金属層を形成する工程、
（５）実装用金属層上に、電鋳により半導体素子搭載部および電極端子部を形成する工程、
（６）ベース基板の第２の金属層上の前記レジストマスクを除去する工程。
【００２９】
電鋳工程前に第２の金属層表面上に密着性を制御する有機性皮膜を施すことで、第２の金属層と電鋳物（実装用金属層）との密着力を適度に設定することができ、樹脂封止体からベース基板を剥離する際の電着物変形又は剥離不良を防止することができる。
【００３０】
両性界面活性剤の物性を示す成分を含む薬液を用いて第２の金属層へ有機性被膜を吸着させることで有機性被膜が形成される。有機性被膜の隙を起点に第２の金属層に対して実装用金属が密着することで実装用金属層が形成されることとなる。なお、本発明で使用する両性界面活性剤とはｐＨによって親水基の部分がプラスに帯電したりマイナスに帯電したりする界面活性剤であり、溶液のｐＨによってそのイオン性が変化するものをいう。そして、この有機性被膜の密度は有機性被膜液のｐＨに依存する。ｐＨが高いと高密度の有機性被膜となり、その結果実装用金属層の第２の金属層に対する密着力は低くなる。反対に、ｐＨが低いと低密度の有機性被膜となり、その結果実装用金属層の第２の金属層に対する密着力は高くなる。
【００３１】
なお、前記したように、パターニングされたレジストマスク層を形成する工程で第２の金属層表面が汚れる場合があるため、再加工面を形成することが好ましいが、開口部の第２の金属層表面が有機性被膜を介しての実装用金属層に影響の出ない程度に清浄性が保たれている場合は、再加工面を形成する必要はない。この場合は、再加工面の形成工程が不要となるので、製造工程が一番簡略化できることとなる。
【００３２】
また、本発明の半導体素子搭載用基板の製造方法は好ましくは、両性界面活性剤の物性を示す成分はベタイン型またはアミンオキシド型またはアミノ酸型である。
【００３３】
両性界面活性剤の物性を示す成分が含まれた薬液により、これが金属表面を覆うように吸着することにより有機性被膜が形成される。ベタイン型の両性界面活性剤の例としてはカルボキシベタインがある。アミンオキシド型の両性界面活性剤の例としてはラウリルジメチルアミンＮ−オキシドがある。また、アミノ酸型の両性界面活性剤の例としてはラウロイルグルタミン酸ナトリウムがある。なお、ベタイン型やアミンオキシド型やアミノ酸型以外でも、両性界面活性剤の物性を示す成分を含む薬液であれば有機性被膜を形成することは可能である。
【００３４】
また、第２の金属層や再加工面を形成する材料は特に規制はなく、本発明に示すＮｉだけでなく、一般的に使用されているリードフレーム金属に対しても有効である。
【００３５】
また本発明の半導体素子搭載用基板の製造方法は好ましくは、再加工面を形成するための再加工処理は、Ｎｉ電解めっきまたはＮｉＰ電解めっきを施すことである。
【００３６】
基本的には、第２の金属層がＮｉ電解めっきで形成されている場合は、再加工面もＮｉ電解めっきで形成する。また、第２の金属層がＮｉＰ電解めっきで形成されている場合は、再加工面もＮｉＰ電解めっきで形成する。
【００３７】
なお、Ｎｉ単体であると加熱後の端子結合強度が上がってしまうが、それを最少化するためにはＮｉＰ層とすればよい。これはＮｉＰ層のもつ非晶質がその上に形成され実装用金属層となるＡｕの熱拡散を下げることができるためである。なお、ＮｉＰは、本発明の目的である適度な引き剥がし強度の管理の面、及び端子側への実装上の悪影響を最小化できる材料として、さらには経済的であることから本発明においては最適であるといえる。
【００３８】
なお、本願発明の目的を達成するためには再加工面と第２の金属層は必ずしも同一の素材にする必要はないが、再加工面金属の実装用金属層への拡散によりワイヤーボンディング性やアセンブリ後の引きはがしへの影響が懸念されるため、同一の素材とすることが好ましい。
【００３９】
また本発明の半導体素子搭載用基板の製造方法は好ましくは、再加工面を形成するための再加工処理は、ソフトエッチング，ソフトエッチング後にＮｉ電解めっきまたはソフトエッチング後にＮｉＰ電解めっきのいずれかを施すことである。
【００４０】
前記したように、パターニングされたレジストマスク層を形成する工程で第２の金属層表面が汚れる場合があるため、再加工面を形成することが好ましい。汚れが軽微の場合はソフトエッチングのみを行えばよい。これにより、常に同じ状態の面に仕上げることができます。
【００４１】
また、完全に新しい加工面を形成したい場合は、ソフトエッチング後にＮｉ電解めっきまたはソフトエッチング後にＮｉＰ電解めっきのいずれかを施す。このようにすることにより新しい再加工面が形成され、さらにスタンドオフまで形成することが可能となる。
【００４２】
また本発明の半導体素子搭載用基板の製造方法は好ましくは、第１の金属層は、Ｃｕ，ＳＰＣＣ（冷間圧延鋼板）または４２材（５７％Ｆｅ４２％Ｎｉ合金）のいずれかである。
【００４３】
また本発明の半導体素子搭載用基板の製造方法は好ましくは、第２の金属層は、ＮｉまたはＮｉＰである。
【００４４】
第２の金属層は、その後に再加工処理の有無に関わらず、基本的にはＮｉ電解めっきまたはＮｉＰ電解めっきで形成する。なお、Ｎｉ単体であると加熱後の端子結合強度が上がってしまうが、それを最少化するためにはＮｉＰ層とすればよい。これはＮｉＰ層のもつ非晶質がその上に形成され実装用金属層となるＡｕの熱拡散を下げることができるためである。
【００４５】
また、本発明の半導体素子搭載用基板の製造方法は好ましくは、前記実装用金属層はＡｕ単独，Ｐｄ単独またはＡｕ／Ｐｄのいずれかである。また、実装用金属層としてはその他のものであってもよく、例えばＮｉ／Ｐｄ／Ａｕでもよい。
【００４６】
以下、図１〜図８を参照して、本発明の実施例について説明する。なお、以下の各実施例の説明においては最上層が半導体素子搭載層であり半導体素子搭載部となる電鋳物の形成方法についてのみ説明するが、電極端子部となる電鋳物の形成方法についても同様であり、基本的には図示するように半導体素子搭載部と電極端子部の形成は同時に行われる。
【実施例】
【００４７】
以下の実施例では、両性界面活性剤の物性を示す成分を含む薬液としては、商品名ベストガードＡｇＳ−４（株式会社ケミテック製）を使用した。なお、この薬液の具体的成分等は下記の通りである。
成分；  カルボキシベタイン                    １０．０ｗｔ％
テトラメチルチウラムモノスルフィッド    ４．５ｗｔ％
メルカプトベンズイミダゾール            ３．０ｗｔ％
純水                                  ８２．５ｗｔ％
ｐＨ；  １０
なお、ｐＨの調整は、ｐＨを上げる場合は水酸化カリウムにより、下げる場合は乳酸を添加することにより調整した。
【００４８】
（実施例１）
以下、図１の（ａ）〜（ｇ）に基づいて説明する。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００４９】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００５０】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００５１】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００５２】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００５３】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００５４】
（実施例２）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例はバリア金属層５をＮｉＰ面としたものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００５５】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００５６】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉＰ電解めっき０.３μｍ （Ｐ含有率２０％）をおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００５７】
次に、ベース基板３のＮｉＰ面（バリア金属層５）をベストガードＡｇＳ−４で浸漬処理し、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００５８】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００５９】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００６０】
（実施例３）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１の電鋳物１１を他の構成とした例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００６１】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００６２】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００６３】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００６４】
次に、図１（ｆ）に示すように実装用金属層７としてＰｄ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００６５】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって剥離すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００６６】
（実施例４）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１の電鋳物１１を他の構成とした例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００６７】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００６８】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００６９】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００７０】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっき０.００５μｍ およびＰｄ電解めっきを０.０１μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００７１】
次に、ドライフィルムレジストを苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００７２】
（実施例５）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１の電鋳物１１を他の構成とした例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００７３】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００７４】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００７５】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００７６】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉＰ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００７７】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図１（ｆ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００７８】
（実施例６）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１の電鋳物１１を他の構成とした例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００７９】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００８０】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００８１】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００８２】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらに接合金属層９となるＰｄ電解めっき０.０１μｍ および半導体素子搭載層１０となるＡｕ電解めっきを０.００５μｍおこない電鋳物１１を形成した。
【００８３】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００８４】
（実施例７）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１の電鋳物１１について、電鋳層８にＮｉ粗化めっきを行う例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００８５】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００８６】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００８７】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００８８】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉ面にＮｉ粗化めっきを０.５μｍおこなった。次にＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００８９】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００９０】
（実施例８）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１で第１の金属層１としてＳＰＣＣ材を用いた例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＳＰＣＣ材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００９１】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００９２】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００９３】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【００９４】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【００９５】
次に、ドライフィルムレジストを苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【００９６】
（実施例９）
以下、図１の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１で第１の金属層１として４２材を用いた例を示したものである。
先ず、図１（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍの４２材を用いた。そして、図１（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【００９７】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図１（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【００９８】
次に、図１（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【００９９】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図１（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１００】
次に、図１（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１０１】
次に、ドライフィルムレジストを苛性ソーダのアルカリ溶液によって除去すると、図１（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１０２】
（実施例１０）
以下、図２の（ａ）〜（ｇ）に基づいて説明する。本実施例は再加工をソフトエッチング処理としたものである。
先ず、図２（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図２（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを２.０μｍおこないベース基板３を形成した。
【０１０３】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図２（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１０４】
次に、図２（ｄ）に示すように露出した第２の金属層２をエッチング処理１.５μｍおこないクリーンなベース基板３を形成した。
【０１０５】
次に、ベース基板３のＮｉ面にベストガードＡｇＳ−４をスプレーし、図２（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１０６】
次に、図２（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１０７】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図２（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１０８】
（実施例１１）
以下、図３の（ａ）〜（ｇ）に基づいて説明する。本実施例は再加工をソフトエッチング処理後にＮｉ面を形成したものである。
先ず、図３（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図３（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１０９】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図３（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１１０】
次に、図３（ｄ）に示すように露出した第２の金属層２をエッチング処理１.５μｍと、図３（ｅ）に示すＮｉ電解めっき０.５μｍをおこないバリア金属層５を形成したスタンドオフを有するクリーンなベース基板３を形成した。
【０１１１】
ついで、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図３（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１１２】
次に、図３（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１１３】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図３（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１１４】
（実施例１２）
以下、図３の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は再加工をソフトエッチング処理後にＮｉＰ面としたものである。
先ず、図３（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図３（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１１５】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図３（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１１６】
次に、図３（ｄ）に示すように露出した第２の金属層２をエッチング処理１.５μｍと、図３（ｅ）に示すＮｉＰ電解めっき０.５μｍ（Ｐ含有率２０％）をおこないバリア金属層５を形成したスタンドオフを有するクリーンなベース基板３を形成した。
【０１１７】
ついで、ベース基板３のＮｉＰ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図３（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１１８】
次に、図３（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０．０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１１９】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図３（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１２０】
（実施例１３）
以下、図４の（ａ）〜（ｆ）に基づいて説明する。本実施例は再加工工程がない例を示したものである。
先ず、図４（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図４（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.５μｍおこないベース基板３を形成した。
【０１２１】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図４（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１２２】
次に、露出した第２の金属層２にベストガードＡｇＳ−４をスプレーし、図４（ｄ）に示すように表面に有機性被膜６を吸着させた。
【０１２３】
次に、図４（ｅ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１２４】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図４（ｆ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１２５】
（実施例１４）
以下、図５の（ａ）〜（ｇ）に基づいて説明する。本実施例は電鋳物１１で接合金属層９を設けない例を示したものである。
先ず、図５（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図５（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１２６】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図５（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１２７】
次に、図５（ｄ）に示すように露出した第２の金属層にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【０１２８】
次に、ベース基板のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図５（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１２９】
次に、図５（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＣｕ電解めっきを２０μｍおこない、さらに半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１３０】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図５（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１３１】
（実施例１５）
以下、図５の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１４の電鋳物１１を他の構成とした例を示したものである。
先ず、図５（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図５（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１３２】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図５（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１３３】
次に、図５（ｄ）に示すように露出した第２の金属層にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【０１３４】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図５（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１３５】
次に、図５（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらに半導体素子搭載層１０となるＡｕ電解めっきを０.０１μｍおこない電鋳物１１を形成した。
【０１３６】
次に、ドライフィルムレジストを苛性ソーダのアルカリ溶液によって除去すると、図５（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１３７】
（実施例１６）
以下、図５の（ａ）〜（ｇ）に基づいて他例を説明する。本実施例は実施例１４の電鋳物１１を他の構成とした例を示したものである。
先ず、図５（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図５（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１３８】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図５（ｃ）に示すようにベース基板３にテーパー形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１３９】
次に、図５（ｄ）に示すように露出した第２の金属層にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【０１４０】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図５（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１４１】
次に、図５（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＡｇストライクめっきを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１４２】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図５（ｇ）に示すように逆テーパー形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１４３】
（実施例１７）
以下、図６の（ａ）〜（ｇ）に基づいて説明する。本実施例は電鋳物１１を逆テーパー状でかつ平面視ギザギザ形状に形成した例を示したものである。
先ず、図６（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図６（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１４４】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図６（ｃ）に示すようにベース基板３にテーパー形状かつ図６（ｇ’）に示すようにギザギザ形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１４５】
次に、図６（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【０１４６】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図６（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１４７】
次に、図６（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１４８】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図６（ｇ）に示すように逆テーパー形状かつ図６（ｇ’）に示すように平面視ギザギザ形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１４９】
（実施例１８）
以下、図７の（ａ）〜（ｇ）に基づいて説明する。本実施例は電鋳物１１をキノコ型に形成した例を示したものである。
先ず、図７（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図７（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１５０】
次に、厚さ２０μｍのドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで図７（ｃ）に示すようにベース基板３にレジストマスク層４を形成した。
【０１５１】
次に、図７（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【０１５２】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図７（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１５３】
次に、図７（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてレジストマスク層４を超えるようにＮｉ電解めっきを３５μｍおこない電鋳が放射状に広がりキノコ型形状となるように形成した。さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１５４】
次に、レジストマスク層４を苛性ソーダのアルカリ溶液によって除去すると、図７（ｇ）に示すようにキノコ型形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１５５】
（実施例１９）
以下、図８の（ａ）〜（ｇ）に基づいて説明する。本実施例は電鋳物１１を平面視ギザギザ形状とした例を示したものである。
先ず、図８（ａ）に示すように第１の金属層１として、板厚０.１５ｍｍのＣｕ材を用いた。そして、図８（ｂ）に示すようにこれに第２の金属層２としてＮｉ電解めっきを０.３μｍおこないベース基板３を形成した。
【０１５６】
次に、ドライフィルムレジストをラミネートした。そして、パターンが形成されたガラスマスクを用いて露光・現像を行うことで、図８（ｃ）と（ｇ’）に示すようにベース基板３にギザギザ形状の電鋳物が形成可能なレジストマスク層４を形成した。
【０１５７】
次に、図８（ｄ）に示すように露出した第２の金属層２にＮｉ電解めっき０.３μｍをおこないバリア金属層５を形成したクリーンなベース基板３を形成した。
【０１５８】
次に、ベース基板３のＮｉ面（バリア金属層５）にベストガードＡｇＳ−４をスプレーし、図８（ｅ）に示すように表面に有機性被膜６を吸着させた。
【０１５９】
次に、図８（ｆ）に示すように実装用金属層７としてＡｕ電解めっきを０.０３μｍおこない、次に電鋳層８としてＮｉ電解めっきを２０μｍおこない、さらにＮｉとＡｇの密着性をあげる接合金属層９となるＰｄ電解めっき０.０１μｍを介して半導体素子搭載層１０となるＡｇ電解めっきを２μｍおこない電鋳物１１を形成した。
【０１６０】
次に、ドライフィルムレジストを苛性ソーダのアルカリ溶液によって除去すると、図８（ｇ）と（ｇ’）に示すように平面視ギザギザ形状の電鋳物１１がベース基板３上に形成された半導体素子搭載用基板となる。
【０１６１】
なお、本発明の方法により製造された半導体素子搭載用基板を用いて半導体装置を製造する場合は、半導体素子搭載部に半導体素子を搭載し、半導体素子と電極端子部とを電気的に接続し、半導体素子搭載部、半導体素子及び電極端子部を樹脂封止し、樹脂封止体を形成する。そして、第２の金属層または再加工面（バリア金属層）を含むベース基板を剥離除去する。実装用金属層は有機性被膜を介して第２の金属層又は再加工面（バリア金属層）上に形成されているため、第２の金属層または再加工面（バリア金属層）を含むベース基板は実装用金属層から容易に剥離することができる。
【０１６２】
以上、本発明の好ましい実施例について説明したが、本発明は上述した実施例に制限されることはなく、本発明範囲を逸脱しない範囲で、上述した実施例に種々の変形及び置換を加えることができる。
【符号の説明】
【０１６３】
１・・・第１の金属層
２・・・第２の金属層
３・・・ベース基板
４・・・レジストマスク層
５・・・バリア金属層
６・・・有機性被膜
７・・・実装用金属層
８・・・電鋳層
９・・・接合金属層
１０・・・半導体素子搭載層
１１・・・電鋳物
１２・・・電極端子部
【図１】
2014216431.tif 000003
【図２】
2014216431.tif 000004
【図３】
2014216431.tif 000005
【図４】
2014216431.tif 000006
【図５】
2014216431.tif 000007
【図６】
2014216431.tif 000008
【図７】
2014216431.tif 000009
【図８】
2014216431.tif 000010