(57)【要約】【課題】ピンの増加、外付け容量の増加を伴うことなく、サンプリング回路の特性をより向上させる。【解決手段】交互に生じる第１のタイミングと第２のタイミングとでサンプリングキャパシタ１１１および１１２の接続を切替え、サンプリングキャパシタ１１１については、第１のタイミングでは入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＤＤが供給される端子１５との間に接続し、第２のタイミングでは電源電圧ＶＤＤが供給される端子１４とオペアンプ１２１の反転入力端子との間に接続する。サンプリングキャパシタ１１２については、第１のタイミングでは信号入力端子１１と電源電圧ＶＳＳが供給される端子１７との間に接続し、第２のタイミングでは電源電圧ＶＳＳが供給される端子１６とオペアンプ１２１の反転入力端子との間に接続する。【選択図】          図１
2014090307.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子に入力される入力信号によって生じる電荷を蓄積するための第１のサンプリングキャパシタおよび第２のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの充放電を行う第１のスイッチ群と、
前記第２のサンプリングキャパシタの充放電を行う第２のスイッチ群と、
第２の入力端子を有するオペアンプと、を備え、
前記第１のスイッチ群は、前記第１のサンプリングキャパシタを、第１のタイミングでは前記第１の入力端子と第１の基準電圧源との間に接続し、第２のタイミングでは前記第１の基準電圧源と前記第２の入力端子との間に接続し、
前記第２のスイッチ群は、前記第２のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と第２の基準電圧源との間に接続し、前記第２のタイミングでは前記第２の基準電圧源と前記第２の入力端子との間に接続し、
前記第１のタイミングおよび前記第２のタイミングは交互に生じることを特徴とすることを特徴とするサンプリング回路。
【請求項２】
第１の入力端子に入力される入力信号によって生じる電荷を蓄積するための第１のサンプリングキャパシタおよび第２のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの充放電を行う第１のスイッチ群と、
前記第２のサンプリングキャパシタの充放電を行う第２のスイッチ群と、
第２の入力端子を有するオペアンプと、を備え、
前記第１のスイッチ群は、前記第１のサンプリングキャパシタを、第１のタイミングでは前記第１の入力端子と第２の基準電圧源との間に接続し、第２のタイミングでは第１の基準電圧源と前記第２の入力端子との間に接続し、
前記第２のスイッチ群は、前記第２のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と前記第１の基準電圧源との間に接続し、前記第２のタイミングでは前記第２の基準電圧源と前記第２の入力端子との間に接続し、
前記第１のタイミングおよび前記第２のタイミングは交互に生じることを特徴とすることを特徴とするサンプリング回路。
【請求項３】
第１の入力端子に入力される入力信号によって生じる電荷を蓄積するための第１のサンプリングキャパシタ、第２のサンプリングキャパシタおよび第３のサンプリングキャパシタと、
前記第１のサンプリングキャパシタの充放電を行う第１のスイッチ群と、
前記第２のサンプリングキャパシタの充放電を行う第２のスイッチ群と、
前記第３のサンプリングキャパシタの充放電を行う第３のスイッチ群と、
第２の入力端子を有するオペアンプと、を備え、
前記第１のスイッチ群は、前記第１のサンプリングキャパシタを、第１のタイミングでは前記第１の入力端子と第１の基準電圧源との間に接続し、第２のタイミングでは前記第１の基準電圧源と前記第２の入力端子との間に接続し、
前記第２のスイッチ群は、前記第２のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と第２の基準電圧源との間に接続し、前記第２のタイミングでは前記第２の基準電圧源と前記第２の入力端子との間に接続し、
前記第３のスイッチ群は、前記第３のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と前記第２の基準電圧源との間に接続し、前記第２のタイミングでは前記第１の基準電圧源と前記第２の入力端子との間に接続し、
前記第１のタイミングおよび前記第２のタイミングは交互に生じることを特徴とすることを特徴とするサンプリング回路。
【請求項４】
請求項１から請求項３のいずれか１項に記載のサンプリング回路と、
前記オペアンプの前記第２の入力端子と前記オペアンプの出力端子との間に接続される積分キャパシタと、
を備えることを特徴とする積分回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング回路およびこれを用いた積分回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路にてアナログ信号を扱う場合に、連続時間系のアナログ信号をそのまま、オペアンプと抵抗とキャパシタとを含む回路で扱う場合と、アナログ信号を所定のサンプリングレートにてサンプリングしてサンプリング時間系で処理する場合とがある。
後者の場合には、入力差動対がＭＯＳトランジスタで構成されている為に入力リーク電流が存在しないＭＯＳオペアンプが開発されてから、このＭＯＳオペアンプとＭＯＳスイッチとキャパシタとで構成されるいわゆるスイッチトキャパシタ回路が登場し、最近までのアナログ信号処理の中心技術になっている。
【０００３】
このスイッチトキャパシタ回路技術は、単なるスイッチトキャパシタフィルタだけでなく、多段のインテグレータ（積分器）と少数ビットのＡ／Ｄ変換器とを組み合わせ、そのＡ／Ｄ変換の結果を初段へフィードバックする、いわゆるデルタシグマ変調器に適用可能であり、最近のオーディオ帯域で主流となっているオーバーサンプリング・デルタシグマ型Ａ／Ｄコンバータにも使用されている。
【０００４】
このようなスイッチトキャパシタ回路は、当初は信号パスが１系統のみである、いわゆるシングルエンド型で登場してきた。しかし、近年のファインプロセス化の進展による高速デジタル回路との１チップ化とそのノイズ対策の要請とに対して、信号パスを正側と負側の２系統に分けてこれらの差を信号レベルとすることにより、高速デジタルノイズを同相ノイズとしてキャンセルさせることが可能な、いわゆる全差動型スイッチトキャパシタ回路が主流になってきた。
【０００５】
図４に、一般的な差動サンプリング回路を具備した積分回路を、シングルエンド表記した一例を示す。
図４に示す積分回路は、オペアンプ１２１と、オペアンプ１２１の反転入力端子に接続されるサンプリングキャパシタ４１１と、オペアンプ１２１の出力端１２と反転入力端子との間に接続される積分キャパシタ１１３と、を備える。オペアンプ１２１の非反転入力端子は、リファレンス電圧Ｖｒｅｆが供給される端子１３に接続される。
【０００６】
ここで、サンプリングキャパシタ４１１の容量値をＣｓと表す。
積分キャパシタ１１３の容量値は、積分回路のカットオフを適切に設定するよう任意の大きさに設定される。ここでは積分キャパシタ１１３の容量値をＣｉと表す。
スイッチ４０１、４０４は図示しないクロック発生器により供給されるクロック信号Φ１により駆動され、スイッチ４０２、４０３は図示しないクロック発生器により供給されるクロック信号Φ２により駆動される。クロック信号Φ１およびΦ２に応じてスイッチ４０１〜４０４が動作することによって、サンプリングキャパシタ４１１は、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１とアナログコモン電圧Ｖｃｏｍが供給される端子１７との間、またはオペアンプ１２１の反転入力端子とアナログコモン電圧Ｖｃｏｍが供給される端子１６との間に接続される。
【０００７】
すなわち、サンプリングキャパシタ４１１は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉとアナログコモン電圧Ｖｃｏｍとの電位差「Ｖｉ−Ｖｃｏｍ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（Ｖｉ−Ｖｃｏｍ）×Ｃｓの電荷を積分キャパシタ１１３へ転送する。
なお、図４に示すサンプリング回路において、各クロック信号Φ１およびΦ２は、例えば図５に示すタイミングチャートに示すタイミングでオン・オフ変化する信号であって、クロック信号Φ１およびΦ２は共にＨレベルとなる期間のない、ノンオーバーラップクロック信号である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２６１６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したサンプリング回路を用いた場合、サンプリングキャパシタ４１１により充放電を行うためには、端子１６および１７にアナログコモン電圧Ｖｃｏｍを供給する必要がある。
さらに、サンプリングキャパシタ４１１を十分に充放電させるためには、サンプリング回路の特性を上げる必要があり、そのためにはアナログコモン電圧Ｖｃｏｍを、低インピーダンスで供給する必要がある。
【００１０】
例えば、積分回路がＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）などで構成されている場合、このアナログコモン電圧Ｖｃｏｍは、外部から供給される電源電圧を利用してＬＳＩ内で生成される。
このように、ＬＳＩ内で生成されるアナログコモン電圧Ｖｃｏｍは、ノイズなどが生じ易いことから、アナログコモン電圧Ｖｃｏｍを低インピーダンス供給するための工夫が必要とされている。
【００１１】
一般的に、上記アナログコモン電圧Ｖｃｏｍの低インピーダンス供給を実現するためには、アナログコモン電圧Ｖｃｏｍを、積分回路が実装されたＬＳＩの外にピン出力し、ＬＳＩの外付け容量にてデカップリングする方法がとられている。
しかしながらこの方法を用いる場合、ノイズをデカップリングするための、アナログコモン電圧ＶｃｏｍをＬＳＩ外にピン出力するためのピンが必要となり、すなわちピンの増加および外付け容量の増加を伴い、トータルコストが上昇するという問題が生じていた。
【００１２】
本発明は上記に鑑みてなされたものであり、ピンの増加、外付け容量の増加などを伴うことなく、その特性をより向上させることの可能なサンプリング回路およびこれを具備した積分回路を提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明の一態様は、第１の入力端子（例えば図１に示す信号入力端子１１）に入力される入力信号によって生じる電荷を蓄積するための第１のサンプリングキャパシタ（例えば図１に示すサンプリングキャパシタ１１１）および第２のサンプリングキャパシタ（例えば図１に示すサンプリングキャパシタ１１２）と、前記第１のサンプリングキャパシタの充放電を行う第１のスイッチ群（例えば図１に示すスイッチ１０１、１０２、１０５、１０６）と、前記第２のサンプリングキャパシタの充放電を行う第２のスイッチ群（例えば図１に示す１０３、１０４、１０７、１０８）と、第２の入力端子を有するオペアンプ（例えば図１に示すオペアンプ１２１）と、を備え、前記第１のスイッチ群は、前記第１のサンプリングキャパシタを、第１のタイミングでは前記第１の入力端子と第１の基準電圧源（例えば図１に示す電源電圧ＶＤＤ）との間に接続し、第２のタイミングでは前記第１の基準電圧源と前記第２の入力端子との間に接続し、前記第２のスイッチ群は、前記第２のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と第２の基準電圧源（例えば図１に示す電源電圧ＶＳＳ）との間に接続し、前記第２のタイミングでは前記第２の基準電圧源と前記第２の入力端子との間に接続し、前記第１のタイミングおよび前記第２のタイミングは交互に生じることを特徴とすることを特徴とするサンプリング回路である。
【００１４】
本発明の他の態様は、第１の入力端子に入力される入力信号によって生じる電荷を蓄積するための第１のサンプリングキャパシタおよび第２のサンプリングキャパシタと、前記第１のサンプリングキャパシタの充放電を行う第１のスイッチ群と、前記第２のサンプリングキャパシタの充放電を行う第２のスイッチ群と、第２の入力端子を有するオペアンプと、を備え、前記第１のスイッチ群は、前記第１のサンプリングキャパシタを、第１のタイミングでは前記第１の入力端子と第２の基準電圧源との間に接続し、第２のタイミングでは第１の基準電圧源と前記第２の入力端子との間に接続し、前記第２のスイッチ群は、前記第２のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と前記第１の基準電圧源との間に接続し、前記第２のタイミングでは前記第２の基準電圧源と前記第２の入力端子との間に接続し、前記第１のタイミングおよび前記第２のタイミングは交互に生じることを特徴とすることを特徴とするサンプリング回路である。
【００１５】
本発明の他の態様は、第１の入力端子に入力される入力信号によって生じる電荷を蓄積するための第１のサンプリングキャパシタ、第２のサンプリングキャパシタおよび第３のサンプリングキャパシタと、前記第１のサンプリングキャパシタの充放電を行う第１のスイッチ群と、前記第２のサンプリングキャパシタの充放電を行う第２のスイッチ群と、前記第３のサンプリングキャパシタの充放電を行う第３のスイッチ群と、第２の入力端子を有するオペアンプと、を備え、前記第１のスイッチ群は、前記第１のサンプリングキャパシタを、第１のタイミングでは前記第１の入力端子と第１の基準電圧源との間に接続し、第２のタイミングでは前記第１の基準電圧源と前記第２の入力端子との間に接続し、前記第２のスイッチ群は、前記第２のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と第２の基準電圧源との間に接続し、前記第２のタイミングでは前記第２の基準電圧源と前記第２の入力端子との間に接続し、前記第３のスイッチ群は、前記第３のサンプリングキャパシタを、前記第１のタイミングでは前記第１の入力端子と前記第２の基準電圧源との間に接続し、前記第２のタイミングでは前記第１の基準電圧源と前記第２の入力端子との間に接続し、前記第１のタイミングおよび前記第２のタイミングは交互に生じることを特徴とすることを特徴とするサンプリング回路である。
【００１６】
本発明の他の態様は、上記いずれかの態様に記載のサンプリング回路と、前記オペアンプの前記第２の入力端子と前記オペアンプの出力端子との間に接続される積分キャパシタ（例えば図１に示す積分キャパシタ１１３）と、を備えることを特徴とする積分回路である。
【発明の効果】
【００１７】
本発明によれば、第１の基準電圧源および第２の基準電圧源の基準電圧をサンプリングキャパシタに供給することにより、サンプリング回路を実現することができる。つまり、サンプリングキャパシタに供給する電圧として、例えば第１の基準電圧源および第２の基準電圧源からの基準電圧を利用して新たにサンプリングキャパシタに供給するための電圧を生成する必要はなく、第１の基準電圧源および第２の基準電圧源の基準電圧をそのまま利用することができる。そのため、例えば、サンプリング回路が実装されたＬＳＩ内で、第１および第２の基準電圧源からの基準電圧を利用して新たにサンプリングキャパシタへの供給用の電圧を生成する場合に必要となる、デカップリング用のピンや外付け容量を設ける必要がなく、すなわちピンや外付け容量の増加を伴うことなく、その特性を向上させたサンプリング回路を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係るサンプリング回路を積分回路に適用した場合の一例を示す回路図である。
【図２】本発明の第２実施形態に係るサンプリング回路を積分回路に適用した場合の一例を示す回路図である。
【図３】本発明の第３実施形態に係るサンプリング回路を積分回路に適用した場合の一例を示す回路図である。
【図４】従来のサンプリング回路を具備した積分回路の一例である。
【図５】クロック信号Φ１およびΦ２のタイミングチャートの一例である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。
【００２０】
（第１実施形態）
まず、第１実施形態を説明する。
図１は、本発明の第１実施形態に係るサンプリング回路を積分回路に適用した場合の一例を示す回路図である。
なお、図１において、図４と同一部には同一符号を付与している。
図１に示すように、積分回路１は、オペアンプ１２１と、オペアンプ１２１の反転入力端子に接続されるサンプリングキャパシタ１１１および１１２と、オペアンプ１２１の出力端１２と反転入力端子との間に接続される積分キャパシタ１１３と、を備える。オペアンプ１２１の非反転入力端子は、リファレンス電圧Ｖｒｅｆが供給される端子１３に接続される。オペアンプ１２１と、サンプリングキャパシタ１１１および１１２と、サンプリングキャパシタ１１１、１１２を後述の電源電圧ＶＤＤ、ＶＳＳが供給される端子に接続する各スイッチ１０１〜１０８とが、サンプリング回路２を構成している。
【００２１】
サンプリングキャパシタ１１１および１１２は同じ大きさの容量値を有し、ここではその容量値を（１／２）Ｃｓと表す。積分キャパシタ１１３の容量値は、積分回路１のカットオフを適切に設定するよう任意の大きさに設定される。ここでは積分キャパシタ１１３の容量値をＣｉと表す。
図１中のスイッチ１０１、１０３、１０６、１０８は図示しないクロック発生器により供給されるクロック信号Φ１により駆動され、クロック信号Φ１がＨＩＧＨレベル（以下Ｈレベルともいう。）であるとき導通状態となり、ＬＯＷレベル（以下、Ｌレベルともいう。）であるとき非導通状態となる。スイッチ１０２、１０４、１０５、１０７は図示しないクロック発生器により供給されるクロック信号Φ２により駆動され、クロック信号Φ２がＨレベルであるとき導通状態となり、Ｌレベルであるとき非導通状態となる。
【００２２】
サンプリングキャパシタ１１１は、クロック信号Φ１およびΦ２に応じてスイッチ１０１、１０２、１０５、１０６が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＤＤが供給される端子１５との間、または電源電圧ＶＤＤが供給される端子１４とオペアンプ１２１の反転入力端子との間に接続される。
すなわち、サンプリングキャパシタ１１１は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＤＤとの電位差「Ｖｉ−ＶＤＤ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＤＤ）−（ＶＤＤ−Ｖｒｅｆ））×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
【００２３】
サンプリングキャパシタ１１２は、クロック信号Φ１およびΦ２に応じてスイッチ１０３、１０４、１０７、１０８が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＳＳが供給される端子１７との間、または電源電圧ＶＳＳが供給される端子１６とオペアンプ１２１の反転入力端子との間に接続される。なお、電源電圧ＶＤＤおよびＶＳＳは、ＶＤＤ＞ＶＳＳを満足する電圧である。また、電源電圧ＶＤＤおよびＶＳＳは、例えばオペアンプ１２１駆動用の駆動電圧として、図示しない外部の電圧源から積分回路１に供給される電圧であり、ノイズなどが除去された電圧である。
【００２４】
上記構成とすることにより、サンプリングキャパシタ１１２は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＳＳとの電位差「Ｖｉ−ＶＳＳ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＳＳ）−（ＶＳＳ−Ｖｒｅｆ））×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
ここで、リファレンス電圧Ｖｒｅｆが、Ｖｒｅｆ＝（１／２）×（ＶＤＤ＋ＶＳＳ）を満足するものとする。この場合、サンプリングキャパシタ１１１とサンプリングキャパシタ１１２とによって転送される電荷は、
（（Ｖｉ−ＶＤＤ）−（ＶＤＤ−Ｖｒｅｆ））×（１／２）Ｃｓ
＋（（Ｖｉ−ＶＳＳ）−（ＶＳＳ−Ｖｒｅｆ））×（１／２）Ｃｓ
＝（Ｖｉ−Ｖｒｅｆ）×Ｃｓ
となる。
【００２５】
つまり、リファレンス電圧Ｖｒｅｆとして、前記図４に示す従来のサンプリング回路においてサンプリングキャパシタ４１１に供給されているアナログコモン電圧Ｖｃｏｍの電圧値を設定すれば（Ｖｒｅｆ＝Ｖｃｏｍ）、図４に示す従来のサンプリング回路と同等の電荷を積分キャパシタ１１３へ転送することができることになる。
なお、図１に示すサンプリング回路２において、各クロック信号Φ１およびΦ２は、例えば前記図５に示すタイミングチャートに示すタイミングでオン・オフ変化する信号であって、クロック信号Φ１およびΦ２は共にＨレベルとなる期間のない、ノンオーバーラップクロック信号である。
【００２６】
図１の回路構成を用いることにより、図４中の端子１６および１７に供給される、サンプリングキャパシタ４１１に供給するための、低インピーダンスのアナログコモン電圧Ｖｃｏｍを用いることなく、図４と同等の電荷を積分キャパシタ１１３へ転送することのできるサンプリング回路を実現することができる。つまり、アナログコモン電圧Ｖｃｏｍを電源電圧ＶＤＤおよびＶＳＳから生成する必要はない。
したがって、積分回路１を、図１に示す構成とすることによって、サンプリングキャパシタ１１１、１１２に対して、アナログコモン電圧Ｖｃｏｍを供給することなく実現することができるため、アナログコモン電圧Ｖｃｏｍをデカップリングするためのピンや外付け容量を設ける必要がない。
【００２７】
そして、サンプリングキャパシタ１１１、１１２には、外部の電圧源から供給される電源電圧ＶＤＤ、ＶＳＳをそのまま供給する構成としており、この電源電圧ＶＤＤおよびＶＳＳはノイズなどの影響の少ない電圧であるため、ノイズ除去などのための外付け容量などを設ける必要はない。つまり、図１の回路構成を用いることにより、ピンや外付け容量の増加を伴うことなく、図４に示す従来のサンプリング回路と同等の電荷を積分キャパシタ１１３へ転送することのできるサンプリング回路２を実現することができることになり、ピンや外付け容量の増加を伴うことなく特性を向上させたサンプリング回路２を実現することができる。
【００２８】
また、サンプリングキャパシタ１１１、１１２に供給される電源電圧ＶＤＤ、ＶＳＳは、オペアンプ１２１の駆動電圧などとして本来積分回路１に供給される電圧であるため、サンプリングキャパシタ１１１、１１２に供給するための電圧として新たに外部から供給を受ける必要はなく、本来積分回路１に対して供給されている電源電圧ＶＤＤおよびＶＳＳを利用しているため効果的である。
【００２９】
（第２実施形態）
次に、本発明の第２実施形態を説明する。
図２は、本発明の第２実施形態に係るサンプリング回路を積分回路に適用した場合の一例を示す回路図である。
なお、図２において、図１および図４と同一部には同一符号を付与する。
【００３０】
図２に示すように、第２実施形態における積分回路１は、オペアンプ１２１と、オペアンプ１２１の反転入力端子に接続されるサンプリングキャパシタ１１１および１１２と、オペアンプ１２１の出力端１２と反転入力端子との間に接続される積分キャパシタ１１３と、を備える。オペアンプ１２１の非反転入力端子は、リファレンス電圧Ｖｒｅｆが供給される端子１３に接続される。オペアンプ１２１と、サンプリングキャパシタ１１１および１１２と、サンプリングキャパシタ１１１、１１２を後述の電源電圧ＶＤＤ、ＶＳＳが供給される端子に接続する各スイッチ１０１〜１０８とが、サンプリング回路２を構成している。
【００３１】
サンプリングキャパシタ１１１および１１２は同じ大きさの容量値を有し、ここではその容量値を（１／２）Ｃｓと表す。積分キャパシタ１１３の容量値は、積分回路１のカットオフを適切に設定するよう任意の大きさに設定される。ここでは積分キャパシタ１１３の容量値をＣｉと表す。
図２中のスイッチ１０１、１０３、１０６、１０８は図示しないクロック発生器により供給されるクロック信号Φ１により駆動され、クロック信号Φ１がＨレベルであるとき導通状態となり、Ｌレベルであるとき非導通状態となる。スイッチ１０２、１０４、１０５、１０７は図示しないクロック発生器により供給されるクロック信号Φ２により駆動され、クロック信号Φ２がＨレベルであるとき導通状態となり、Ｌレベルであるとき非導通状態となる。
【００３２】
サンプリングキャパシタ１１１は、クロック信号Φ１およびΦ２に応じてスイッチ１０１、１０２、１０５、１０６が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＳＳが供給される端子２５との間、またはオペアンプ１２１の反転入力端子と電源電圧ＶＤＤが供給される端子２４との間に接続される。なお、電源電圧ＶＤＤおよびＶＳＳは、ＶＤＤ＞ＶＳＳを満足する電圧である。また、電源電圧ＶＤＤおよびＶＳＳは、例えばオペアンプ１２１駆動用の駆動電圧として、図示しない外部の電圧源から積分回路１に供給される電圧であり、ノイズなどが除去された電圧である。
【００３３】
上記構成とすることにより、サンプリングキャパシタ１１１は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＳＳとの電位差「Ｖｉ−ＶＳＳ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＳＳ）−（ＶＤＤ−Ｖｒｅｆ））×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
サンプリングキャパシタ１１２は、クロック信号Φ１およびΦ２に応じてスイッチ１０３、１０４、１０７、１０８が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＤＤが供給される端子２７との間、またはオペアンプ１２１の反転入力端子と電源電圧ＶＳＳが供給される端子２６との間に接続される。
【００３４】
すなわち、サンプリングキャパシタ１１２は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＤＤとの電位差「Ｖｉ−ＶＤＤ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＤＤ）−（ＶＳＳ−Ｖｒｅｆ））×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
【００３５】
ここで、リファレンス電圧ＶｒｅｆがＶｒｅｆ＝（１／２）×（ＶＤＤ＋ＶＳＳ）を満足する場合、サンプリングキャパシタ１１１とサンプリングキャパシタ１１２とによって転送される電荷は、
（（Ｖｉ−ＶＳＳ）−（ＶＤＤ−Ｖｒｅｆ））×（１／２）Ｃｓ
＋（（Ｖｉ−ＶＤＤ）−（ＶＳＳ−Ｖｒｅｆ））×（１／２）Ｃｓ
＝（Ｖｉ−Ｖｒｅｆ）×Ｃｓ
となる。
【００３６】
つまり、リファレンス電圧Ｖｒｅｆとして、前記図４に示す従来のサンプリング回路においてサンプリングキャパシタ４１１に供給されているアナログコモン電圧Ｖｃｏｍを設定すれば（Ｖｒｅｆ＝Ｖｃｏｍ）、図４に示す従来のサンプリング回路と同等の電荷を積分キャパシタ１１３へ転送することができることになる。
なお、図２に示すサンプリング回路２において、各クロック信号Φ１およびΦ２は、例えば図５に示すタイミングチャートに示すタイミングでオン・オフ変化する信号であって、クロック信号Φ１およびΦ２は共にＨレベルとなる期間のない、ノンオーバーラップクロック信号である。
【００３７】
図２の回路構成を用いることにより、図４中の端子１６および１７に供給される、サンプリングキャパシタ４１１に供給するための、低インピーダンスのアナログコモン電圧Ｖｃｏｍを用いることなく、図４と同等の電荷を積分キャパシタ１１３へ転送することのできるサンプリング回路２を実現することができる。つまり、アナログコモン電圧Ｖｃｏｍを電源電圧ＶＤＤおよびＶＳＳから生成する必要はない。
【００３８】
したがって、この第２実施形態においても、サンプリングキャパシタ１１１、１１２に対して、アナログコモン電圧Ｖｃｏｍを供給することなく実現することができるため、アナログコモン電圧Ｖｃｏｍをデカップリングするためのピンや外付け容量を設ける必要がない。
そして、サンプリングキャパシタ１１１、１１２には、外部の電圧源から供給される電源電圧ＶＤＤ、ＶＳＳを供給する構成としており、この電源電圧ＶＤＤおよびＶＳＳはノイズなどの影響の少ない電圧であるため、ノイズ除去などのための外付け容量などを設ける必要はない。つまり、サンプリング回路２として、図２の回路構成を用いることにより、ピンや外付け容量の増加を伴うことなく、図４に示す従来のサンプリング回路と同等の電荷を積分キャパシタ１１３へ転送することのできるサンプリング回路２を実現することができることになり、ピンや外付け容量の増加を伴うことなく特性を向上させたサンプリング回路２を実現することができる。
【００３９】
また、サンプリングキャパシタ１１１、１１２に供給される電源電圧ＶＤＤ、ＶＳＳは、オペアンプ１２１の駆動電圧などとして本来積分回路１に供給される電圧であるため、サンプリングキャパシタ１１１、１１２に供給するための電圧として新たに外部から供給を受ける必要はなく、本来積分回路１に対して供給されている電源電圧ＶＤＤおよびＶＳＳを利用しているため効果的である。
【００４０】
さらに、第２実施形態においては、上記第１実施形態における図１の回路構成に対し、クロック信号Φ２がＬレベルからＨレベルに遷移する過渡現象において、スイッチ１０２がオン、スイッチ１０５がオフである期間があった場合、サンプリングキャパシタ１１１の右端電位がＶＤＤ−（Ｖｉ−ＶＳＳ）となるが、これはＶＳＳ以上ＶＤＤ以下であることは明らかである。すなわち、過渡的に電源電圧ＶＤＤを上回ったり、電源電圧ＶＳＳを下回ったりすることが接続関係上保証されているため、スイッチによるリーク等が起こりにくい構成とすることができる。
【００４１】
また、上記第１の実施形態における図１の回路構成に対し、クロック信号Φ２がＬレベルからＨレベルに遷移する過渡現象において、スイッチ１０４がオン、スイッチ１０７がオフである期間があった場合、サンプリングキャパシタ１１２の右端電位がＶＳＳ−（Ｖｉ−ＶＤＤ）となるが、これはＶＳＳ以上ＶＤＤ以下であることは明らかである。すなわち、過渡的に電源電圧ＶＤＤを上回ったり、電源電圧ＶＳＳを下回ったりすることが接続関係上保証されているため、スイッチによるリーク等が起こりにくい構成とすることができる。
【００４２】
（第３実施形態）
次に、本発明の第３実施形態を説明する。
図３は、本発明の第３実施形態に係るサンプリング回路を積分回路に適用した場合の一例を示す回路図である。
なお、図３において、図１、図２および図４と同一部には同一符号を付与する。
図３に示すように、第３実施形態における積分回路１は、オペアンプ１２１と、オペアンプ１２１の反転入力端子に接続されるサンプリングキャパシタ３１１、３１２および３１４と、オペアンプ１２１の出力端１２と反転入力端子との間に接続される積分キャパシタ１１３と、を備える。オペアンプ１２１の非反転入力端子は、リファレンス電圧Ｖｒｅｆが供給される端子１３に接続される。オペアンプ１２１と、サンプリングキャパシタ３１１、３１２、３１４と、サンプリングキャパシタ３１１、３１２、３１４を後述の電源電圧ＶＤＤ、ＶＳＳが供給される端子に接続する各スイッチ１０１〜１０８、３０１〜３０４とが、サンプリング回路２を構成している。
【００４３】
ここで、サンプリングキャパシタ３１１の容量値の大きさを、（１−α）×（１／２）Ｃｓ（０＜α＜１）と表す。また、サンプリングキャパシタ３１２の容量値の大きさを、（１／２）Ｃｓと表す。さらに、サンプリングキャパシタ３１４の容量値の大きさを、α×（１／２）Ｃｓ（０＜α＜１）と表す。積分キャパシタ１１３の容量値は、積分回路１のカットオフを適切に設定するよう任意の大きさに設定される。ここでは積分キャパシタ１１３の容量値をＣｉと表す。
【００４４】
図３中のスイッチ１０１、１０３、１０６、１０８、３０１、３０４は図示しないクロック発生器により供給されるクロック信号Φ１により駆動され、クロック信号Φ１がＨレベルであるとき導通状態となり、Ｌレベルであるとき非導通状態となる。図３中のスイッチ１０２、１０４、１０５、１０７、３０２、３０３は図示しないクロック発生器により供給されるクロック信号Φ２により駆動され、クロック信号Φ２がＨレベルであるとき導通状態となり、ＬＯＷレベルであるとき非導通状態となる。
【００４５】
サンプリングキャパシタ３１１は、クロック信号Φ１およびΦ２に応じてスイッチ１０１、１０２、１０５、１０６が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＤＤが供給される端子１５との間、またはオペアンプ１２１の反転有力端子と電源電圧ＶＤＤが供給される端子１４との間に接続される。
【００４６】
すなわち、サンプリングキャパシタ３１１は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＤＤとの電位差「Ｖｉ−ＶＤＤ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＤＤ）−（ＶＤＤ−Ｖｒｅｆ））×（１−α）×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
サンプリングキャパシタ３１２は、クロック信号Φ１およびΦ２に応じてスイッチ１０３、１０４、１０７、１０８が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＳＳが供給される端子１７との間、またはオペアンプ１２１と電源電圧ＶＳＳが供給される端子１６との間に接続される。
【００４７】
なお、電源電圧ＶＤＤおよびＶＳＳは、ＶＤＤ＞ＶＳＳを満足する電圧である。また、電源電圧ＶＤＤおよびＶＳＳは、例えばオペアンプ１２１駆動用の駆動電圧として、図示しない外部の電圧源から積分回路１に供給される電圧であり、ノイズなどが除去された電圧である。
上記構成とすることにより、サンプリングキャパシタ３１２は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＳＳとの電位差「Ｖｉ−ＶＳＳ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＳＳ）−（ＶＳＳ−Ｖｒｅｆ））×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
【００４８】
サンプリングキャパシタ３１４は、クロック信号Φ１およびΦ２に応じてスイッチ３０１、３０２、３０３、３０４が動作することによって、電圧信号からなる入力信号Ｖｉが入力される信号入力端子１１と電源電圧ＶＳＳが供給される端子３９との間、またはオペアンプ１２１の反転入力端子と電源電圧ＶＤＤが供給される端子３８との間に接続される。
すなわち、サンプリングキャパシタ３１４は、クロック信号Φ１がＨレベルである区間に入力信号Ｖｉと電源電圧ＶＳＳとの電位差「Ｖｉ−ＶＳＳ」をサンプリングし、クロック信号Φ２がＨレベルである区間に（（Ｖｉ−ＶＳＳ）−（ＶＤＤ−Ｖｒｅｆ））×α×（１／２）Ｃｓの電荷を積分キャパシタ１１３へ転送する。
【００４９】
ここで、リファレンス電圧ＶｒｅｆがＶｒｅｆ＝（１／２）×（ＶＤＤ＋ＶＳＳ）を満足する場合、サンプリングキャパシタ３１１とサンプリングキャパシタ３１２とサンプリングキャパシタ３１４とによって転送される電荷は、
（（Ｖｉ−ＶＤＤ）−（ＶＤＤ−Ｖｒｅｆ））×（１−α）×（１／２）Ｃｓ
＋（（Ｖｉ−ＶＳＳ）−（ＶＳＳ−Ｖｒｅｆ））×（１／２）Ｃｓ
＋（（Ｖｉ−ＶＳＳ）−（ＶＤＤ−Ｖｒｅｆ））×α×（１／２）Ｃｓ
＝（Ｖｉ−Ｖｒｅｆ）×Ｃｓ−α／２×（３ＶＤＤ＋ＶＳＳ）
となる。
【００５０】
つまり、リファレンス電圧Ｖｒｅｆとして、前記図４に示す従来のサンプリング回路においてサンプリングキャパシタ４１１に供給されているアナログコモン電圧Ｖｃｏｍを設定すれば（Ｖｒｅｆ＝Ｖｃｏｍ）、図４に示す従来のサンプリング回路と同等の電荷を積分キャパシタ１１３へ転送することができることになる。さらに、αを適切に設定することで、サンプリングキャパシタ３１１、３１２、および３１４にサンプリングされた電荷のうち固定値α／２×（３ＶＤＤ＋ＶＳＳ）を差し引いた電荷を積分キャパシタ１１３に転送することができる。つまり、サンプリング中心と積分中心の動作点とを変更したレベルシフタを実現することができることになる。
【００５１】
なお、図３に示すサンプリング回路において、各クロック信号Φ１およびΦ２は、例えば図５に示すタイミングチャートに示すタイミングでオン・オフ変化する信号であって、クロック信号Φ１およびΦ２は共にＨレベルとなる期間のない、ノンオーバーラップクロック信号である。
図３の回路構成を用いることにより、図４中の端子１６および１７に供給される、サンプリングキャパシタ４１１に供給するための、低インピーダンスのアナログコモン電圧Ｖｃｏｍを用いることなく、図４と同等の電荷から固定値α／２×（３ＶＤＤ＋ＶＳＳ）を差し引いた電荷（（Ｖｉ−Ｖｒｅｆ）×Ｃｓ−α／２×（３ＶＤＤ＋ＶＳＳ））を積分キャパシタ１１３に転送することのできるサンプリング回路を実現することができる。
【００５２】
つまり、この第３の実施形態においても、アナログコモン電圧Ｖｃｏｍを電源電圧ＶＤＤおよびＶＳＳから生成する必要はない。
したがって、この第３実施形態においても、サンプリングキャパシタ１１１、１１２に対して、アナログコモン電圧Ｖｃｏｍを供給することなく実現することができるため、アナログコモン電圧Ｖｃｏｍをデカップリングするためのピンや外付け容量を設ける必要がない。
【００５３】
そして、サンプリングキャパシタ１１１、１１２には、外部の電圧源から供給される電源電圧ＶＤＤ、ＶＳＳを供給する構成としており、この電源電圧ＶＤＤおよびＶＳＳはノイズなどの影響の少ない電圧であるため、ノイズ除去などのための外付け容量などを設ける必要はない。つまり、図３の回路構成を用いることにより、ピンや外付け容量の増加を伴うことなく、図４に示す従来のサンプリング回路と同等の電荷から固定値を差し引いた電荷を積分キャパシタ１１３へ転送することのできるサンプリング回路を実現することができることになり、ピンや外付け容量の増加を伴うことなく特性を向上させたサンプリング回路を実現することができる。
【００５４】
また、サンプリングキャパシタ１１１、１１２に供給される電源電圧ＶＤＤ、ＶＳＳは、オペアンプ１２１の駆動電圧などとして本来積分回路１に供給される電圧であるため、サンプリングキャパシタ１１１、１１２に供給するための電圧として新たに外部から供給を受ける必要はなく、本来積分回路１に対して供給されている電源電圧ＶＤＤおよびＶＳＳを利用しているため効果的である。
さらに、第３実施形態は、上記第１実施形態における図１の回路構成に対し、サンプリング中心と積分中心の動作点を変更したレベルシフタを実現することができる。
【符号の説明】
【００５５】
１１  信号入力端子
１３  リファレンス電圧Ｖｒｅｆが供給される端子
１４、１５、２４、２７、３８  電源電圧ＶＤＤが供給される端子
１６、１７、２５、２６、３９  電源電圧ＶＳＳが供給される端子
１１１、１１２、３１１、３１２、３１４  サンプリングキャパシタ
１１３  積分キャパシタ
１２１  オペアンプ
【図１】
2014090307.tif 000003
【図２】
2014090307.tif 000004
【図３】
2014090307.tif 000005
【図４】
2014090307.tif 000006
【図５】
2014090307.tif 000007