(57)【要約】【課題】  キャパシタ部を覆う保護層が、はんだ実装時のフラックス等に含まれる成分によって劣化することを抑制した薄膜キャパシタを提供する。【解決手段】  薄膜キャパシタ１００は、キャパシタ部１１と、内部保護層１３と、外部保護層３４と、表面電極２２、２３と、配線電極３２、３３とを備え、配線電極３２、３３の少なくとも１つは内部保護層１３に少なくとも１つのビア部３２ａ、３３ａを備え、ビア部３２ａ、３３ａの内壁には補強電極２０、２１が形成され、補強電極２０、２１の表面の少なくとも一部には不動態膜２８、２９が形成されている。【選択図】        図１
2014090077.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、１層の誘電体層と、前記誘電体層の両主面に形成された１対のキャパシタ電極層とを備えたキャパシタ部と、
前記キャパシタ部を覆って形成された、少なくとも１層の内部保護層と、少なくとも１層の外部保護層とを備えた保護層と、
前記外部保護層から露出して形成された少なくとも１対の表面電極と、
前記キャパシタ部と前記表面電極とを接続する少なくとも１対の配線電極と、を備えた薄膜キャパシタであって、
前記配線電極の少なくとも１つは、前記内部保護層に少なくとも１つのビア部を備え、
前記ビア部の内壁には、補強電極が形成され、
前記補強電極の表面の少なくとも一部には、不動態膜が形成されている薄膜キャパシタ。
【請求項２】
前記不動態膜が、Ｔｉ、Ｃｒ、または、これらの少なくとも１つを含む合金を主成分とする、請求項１に記載された薄膜キャパシタ。
【請求項３】
前記外部保護層の少なくとも１層が、有機材料からなる、請求項１または２に記載された薄膜キャパシタ。
【請求項４】
前記外部保護層の少なくとも１層が、ソルダーレジストからなる、請求項１〜３のいずれか１項に記載された薄膜キャパシタ。
【請求項５】
前記補強電極が、Ｎｉ、または、Ｎｉを含む合金を主成分とし、めっきにより形成されている、請求項１〜４のいずれか１項に記載された薄膜キャパシタ。
【請求項６】
前記表面電極が、少なくとも２層構造からなり、前記外部保護層から露出した最外層である上部表面電極層が、Ａｕ、または、Ａｕを含む合金を主成分とし、前記上部表面電極層の内側に形成された下部表面電極層が、Ｎｉ、または、Ｎｉを含む合金を主成分とする、請求項１〜５のいずれか１項に記載された薄膜キャパシタ。
【請求項７】
平面視した前記上部表面電極層の大きさが、平面視した前記下部表面電極層の大きさよりも小さく、前記上部表面電極層はほぼ全体が前記外部保護層から露出し、前記下部表面電極層は周縁部が前記外部保護層に覆われている、請求項６に記載された薄膜キャパシタ。
【請求項８】
基板を準備する工程と、
前記基板上に、少なくとも、１層の誘電体層と、前記誘電体層の両主面に形成された１対のキャパシタ電極層とを備えたキャパシタ部を形成する工程と、
前記キャパシタ部上に、内部保護層を形成する工程と、
前記内部保護層に、前記１対のキャパシタ電極層にそれぞれ到達する孔を形成する工程と、
前記内部保護層の表面、および、前記孔の内壁に、ビア部を備えた配線電極を形成する工程と、
前記ビア部の内壁に、補強電極を形成する工程と、
前記内部保護層の表面に、前記配線電極と接続された表面電極を形成する工程と、
前記補強電極の表面の少なくとも一部に、不動態膜を形成する工程と、
前記内部保護層上に、前記表面電極の少なくとも一部分を外部に露出させて、外部保護層を形成する工程と、を備えた薄膜キャパシタの製造方法。
【請求項９】
前記表面電極が、少なくとも２層構造からなり、前記外部保護層から露出した最外層である上部表面電極層と、前記上部表面電極層の内側に接する下部表面電極層とを備え、平面視した前記上部表面電極層の大きさは、平面視した前記下部表面電極層の大きさよりも小さく、
前記不動態膜を形成する工程と同時に、前記上部表面電極層上に、所定の形状からなる不動態膜を形成する工程と
前記上部表面電極層上に形成された前記不動態膜をマスクとして、前記上部表面電極層をエッチングする工程とを更に備えた、請求項８に記載された薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ部を覆う保護層が、はんだ実装時のフラックス等に含まれる成分によって劣化することを抑制した薄膜キャパシタに関する。
【０００２】
また、本発明は、上記薄膜キャパシタの製造方法に関する。
【背景技術】
【０００３】
従来から、基板上にキャパシタ部を形成し、キャパシタ部を保護層で覆った薄膜キャパシタが、小型、大容量のキャパシタとして広く使用されている。この薄膜キャパシタは、例えば、基板上に、誘電体層とキャパシタ電極層とが積層されたキャパシタ部を形成し、キャパシタ部をまず内部保護層で覆い、内部保護層上に表面電極を形成し、表面電極とキャパシタ部とを配線電極で接続した上で、表面電極を外部に露出させて更に外部保護層で覆った構造からなる。この薄膜キャパシタにおいては、配線電極は、キャパシタ部のキャパシタ電極層と接続するために、内部保護層を貫通したビア部を備える。
【０００４】
しかしながら、この薄膜キャパシタにおいては、内部保護層に有機材料を使用することが一般的であり、また配線電極のビア部が屈曲部を有しているため、実装時や環境変化時に発生する応力によって、ビア部のキャパシタ電極層との接続部分が変形してしまい、例えば、ビア部がキャパシタ電極層から剥離してしまう場合があった。すなわち、内部保護層に使用される有機材料は、一般に柔らかいため、応力によるビア部の変形を十分に抑制することができず、上記の剥離等が発生してしまうことがあった。
【０００５】
そこで、この問題を解決する方法として、例えば、特許文献１（ＷＯ２０１２／０３６０１７号公報）に開示された薄膜キャパシタでは、配線電極のビア部の内壁に、固い材料からなる補強電極を形成している。図１４に、特許文献１に開示された薄膜キャパシタ２００を示す。
【０００６】
特許文献１に開示された薄膜キャパシタ２００は、基板１０１を備える。
【０００７】
基板１０１上には、下部キャパシタ電極層１０２、誘電体層１０３、上部キャパシタ電極層１０４が順に積層されたキャパシタ部１０５が形成されている。
【０００８】
キャパシタ部１０５は、内部保護層１０６により覆われている。内部保護層１０６は、キャパシタ部１０５を覆う無機内部保護層１０７と、さらに無機内部保護層１０７を覆う有機内部保護層１０８とからなる。
【０００９】
キャパシタ部１０５の下部キャパシタ電極層１０２は、内部保護層１０６を貫通し、更に内部保護層１０６の表面に至る、配線電極１０９により外部に引出されている。同様に、キャパシタ部１０５の上部キャパシタ電極層１０４は、内部保護層１０６を貫通し、更に内部保護層１０６の表面に至る、配線電極１１０により外部に引出されている。配線電極１０９、１１０は、それぞれ、内部保護層１０８を貫通する部分に、ビア部１０９ａ、１１０ａを備えている。
【００１０】
配線電極１０９のビア部１０９ａの内壁には、応力に対する機械的強度を向上させるために、固い材料からなる補強電極１１１が形成されている。同様に、配線電極１１０のビア部１１０ａの内壁には、応力に対する機械的強度を向上させるために、固い材料からなる補強電極１１２が形成されている。補強電極１１１、１１２は、例えばＮｉを主成分とし、めっきにより形成されている。
【００１１】
内部保護層１０６の表面には、表面電極１１３、１１４が形成されている。表面電極１１３は配線電極１０９と、表面電極１１４は配線電極１１０と、それぞれ接続されている。
【００１２】
内部保護層１０６は、表面電極１１３、１１４を外部に露出させて、更に外部保護層１１５により覆われている。外部保護層１１５は、例えばソルダーレジストなどの有機材料により形成されている。
【００１３】
以上の構造からなる特許文献１に開示された薄膜キャパシタ２００は、配線電極１０９、１１０のビア部１０９ａ、１１０ａの内壁に補強電極１１１、１１２が形成されているため、実装時や環境変化時に発生する応力によって、ビア部１０９ａ、１１０ａのキャパシタ電極層１０２、１０４との接続部分が変形することがなく、ビア部１０９ａ、１１０ａがキャパシタ電極層１０２、１０４から剥離等することがない。
【００１４】
なお、薄膜キャパシタ２００は、例えば、表面電極１１３、１１４上にはんだバンプを形成し、そのはんだバンプを使用して基板等に実装される。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】ＷＯ２０１２／０３６０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１に開示された薄膜キャパシタ２００は、上述のとおり外部からの応力によって内部配線が破損されることを抑制したものであるが、補強電極１１１、１１２を構成する金属の種類によっては、耐湿負荷試験等において、ソルダーレジスト等からなる外部保護層１１５が変質してしまい、劣化してしまう場合があった。例えば、補強電極１１１、１１２の主成分にＮｉ等を使用した場合には、外部保護層１１５が変質し、劣化してしまう場合があった。
【００１７】
このメカニズムは、次のように考えられる。
【００１８】
薄膜キャパシタ２００は、例えば、表面電極１１３、１１４上にはんだバンプを形成し、そのはんだバンプを使用して基板等に実装される。この実装時に、活性度の高いフラックスを使用すると、フラックスが外部保護層１１５内に浸透し、残留してしまう場合がある。
【００１９】
そして、薄膜キャパシタ２００を基板等に実装した後に、耐湿負荷試験等を行い、湿中で電界をかけると、プラスに電界がかかったＮｉ等を主成分とする補強電極１１１または１１２に、フラックス中のハロゲンが集まってしまう。
【００２０】
そして、このハロゲンにより、外部保護層１１５が変質し、劣化してしまうものと考えられる。
【００２１】
外部保護層１１５が劣化すると、薄膜キャパシタ２００の絶縁性や耐湿性が低下する等、その後の使用に支障をきたすような重大な問題になることがあった。
【課題を解決するための手段】
【００２２】
本発明の発明者は、鋭意研究の結果、補強電極１１１、１１２の表面をＴｉ、Ｃｒ等の不動態膜で被覆することにより、耐湿負荷試験等におけるハロゲンの集中を緩和ないし防止できることを見出した。
【００２３】
本発明は、上述した従来の薄膜キャパシタ２００の有する問題点を解決するためになされたものである。
【００２４】
その手段として、本発明の薄膜キャパシタは、少なくとも１層の誘電体層と誘電体層の両主面に形成された１対のキャパシタ電極層とを備えたキャパシタ部と、キャパシタ部を覆って形成された少なくとも１層の内部保護層と少なくとも１層の外部保護層とを備えた保護層と、外部保護層から露出して形成された少なくとも１対の表面電極と、キャパシタ部と表面電極とを接続する少なくとも１対の配線電極とを備え、配線電極の少なくとも１つは内部保護層に少なくとも１つのビア部を備え、ビア部の内壁には補強電極が形成され、補強電極の表面の少なくとも一部には不動態膜が形成された構造とした。
【００２５】
不動態膜には、Ｔｉ、Ｃｒ、または、これらの少なくとも１つを含む合金を主成分として使用することができる。この場合には、耐湿負荷試験等におけるハロゲンの集中による外部保護層の劣化を、十分に緩和ないし防止することができる。
【００２６】
外部保護層の少なくとも１層には、有機材料、例えばソルダーレジストを使用することができる。
【００２７】
補強電極は、Ｎｉ、または、Ｎｉを含む合金を主成分とし、めっきにより形成されたものとすることができる。この場合には、機械的強度を向上させることができ、応力によりビア部がキャパシタ電極層から剥離してしまう等の不都合を防止することができる。
【００２８】
表面電極は、少なくとも２層構造とし、外部保護層から露出した最外層である上部表面電極層には、Ａｕ、または、Ａｕを含む合金を主成分として使用し、上部表面電極層の内側に形成された下部表面電極層には、Ｎｉ、または、Ｎｉを含む合金を主成分として使用することができる。この場合には、実装時のはんだ付け性が向上する。
【００２９】
平面視した上部表面電極層の大きさを、平面視した下部表面電極層の大きさよりも小さくし、上部表面電極層のほぼ全体を外部保護層から露出させるとともに、下部表面電極層の周縁部を外部保護層に覆われたものとすることができる。この場合には、実装時に、はんだが内部に浸透することを防止することができる。
【００３０】
本発明の薄膜キャパシタの製造方法は、基板を準備する工程と、基板上に、少なくとも、１層の誘電体層と、誘電体層の両主面に形成された１対のキャパシタ電極層とを備えたキャパシタ部を形成する工程と、キャパシタ部上に、内部保護層を形成する工程と、内部保護層に、１対のキャパシタ電極層にそれぞれ到達する孔を形成する工程と、内部保護層の表面、および、孔の内壁に、ビア部を備えた配線電極を形成する工程と、ビア部の内壁に、補強電極を形成する工程と、内部保護層の表面に、配線電極と接続された表面電極を形成する工程と、補強電極の表面の少なくとも一部に、不動態膜を形成する工程と、内部保護層上に、表面電極の少なくとも一部分を外部に露出させて、外部保護層を形成する工程とを備える。
【００３１】
表面電極を、少なくとも２層構造とし、外部保護層から露出した最外層である上部表面電極層と、上部表面電極層の内側に接する下部表面電極層とを備えたものとし、平面視した上部表面電極層の大きさを、平面視した下部表面電極層の大きさよりも小さくした上で、不動態膜を形成する工程と同時に、上部表面電極層上に、所定の形状からなる不動態膜を形成する工程と、上部表面電極層上に形成された不動態膜をマスクとして、上部表面電極層をエッチングする工程とを更に備えるようにしても良い。この場合には、多くの工程を追加することなく、容易に、実装時にはんだが内部に浸透することを抑制した表面電極を形成することができる。
【発明の効果】
【００３２】
本発明の薄膜キャパシタは、上述した構成としたため、耐湿負荷試験等において、外部保護層が変質し、劣化することが抑制されている。
【００３３】
また、本発明の薄膜キャパシタの製造方法によれば、上述した本発明の薄膜キャパシタを、効率良く製造することができる。
【図面の簡単な説明】
【００３４】
【図１】実施形態にかかる薄膜キャパシタ１００を示す断面図である。
【図２】実施形態にかかる薄膜キャパシタ１００を示す平面図である。
【図３】図３（Ａ）、（Ｂ）は、それぞれ、実施形態にかかる薄膜キャパシタ１００の変形例を示す要部断面図である。図３（Ｃ）は、実施形態にかかる薄膜キャパシタ１００を示す要部断面図である。
【図４】図４（Ａ）〜（Ｃ）は、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図５】図５（Ｄ）〜（Ｆ）は、図４の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図６】図６（Ｇ）、（Ｈ）は、図５の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図７】図７（Ｉ）、（Ｊ）は、図６の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図８】図８（Ｋ）、（Ｌ）は、図７の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図９】図９（Ｍ）、（Ｎ）は、図８の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図１０】図１０（Ｏ）、（Ｐ）は、図９の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図１１】図１１（Ｑ）、（Ｒ）は、図１０の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図１２】図１２（Ｓ）、（Ｔ）は、図１１の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図１３】図１３（Ｕ）、（Ｖ）は、図１２の続きであり、それぞれ、実施形態にかかる薄膜キャパシタ１００の製造方法の一例において適用される工程を示す断面図である。
【図１４】従来の薄膜キャパシタ２００を示す断面図である。
【発明を実施するための形態】
【００３５】
以下、図面とともに、本発明を実施するための形態について説明する。
【００３６】
図１および図２に、本発明の実施形態にかかる薄膜キャパシタ１００を示す。ただし、図１は断面図、図２は平面図であり、図１は図２の一点鎖線Ａ‐Ａ部分を示している。
【００３７】
薄膜キャパシタ１００は、基板１を備える。基板１は、例えばＳｉ単結晶からなり、２００μｍの厚みからなる。
【００３８】
基板１の表面には、酸化物層２が形成されている。酸化物層２は、例えばＳｉＯ２からなる。
【００３９】
酸化物層２上には、密着層３が形成されている。密着層３は、例えばＢａ０．７Ｓｒ０．３ＴｉＯ３（ＢＳＴ）薄膜からなり、５０ｎｍの膜厚からなる。
【００４０】
密着層３上には、キャパシタ部１１が形成されている。キャパシタ部１１は、下から順に、下部キャパシタ電極層４、誘電体層５、中間キャパシタ電極層６、誘電体層７、中間キャパシタ電極層８、誘電体層９、上部キャパシタ電極層１０が積層された構造からなる。本実施形態においては、キャパシタ部１１は、下部キャパシタ電極層４と上部キャパシタ電極層１０との間に、３個のキャパシタが直列に接続された構造からなる。しかしながら、本発明のキャパシタ部はこの構造には限定されず、少なくとも、１層の誘電体層と、その誘電体層の両主面に形成された１対のキャパシタ電極層とを備えていれば良い。下部キャパシタ電極層４、中間キャパシタ電極層６、中間キャパシタ電極層８、上部キャパシタ電極層１０は、例えばＰｔからなり、それぞれ２００ｎｍの膜厚からなる。誘電体層５、７、９は、例えばＢＳＴ薄膜からなり、それぞれ９０ｎｍの膜厚からなる。
【００４１】
キャパシタ部１１は、上層になるほど面積が小さくなる、いわゆるピラミッド状に形成されている。また、キャパシタ部１１は、後述する配線電極３２を通すための凹部を備えている。
【００４２】
キャパシタ部１１上には、保護層１２が形成されている。保護層１２は、例えば、誘電体層５、７、９と同様にＢＳＴ薄膜からなり、９０ｎｍの膜厚からなる。
【００４３】
キャパシタ部１１および保護層１２上には、内部保護層１３が形成されている。内部保護層１３は、内側の無機内部保護層１４と、外側の有機内部保護層１５とで構成されている。無機内部保護層１４は、例えば、酸化シリコン（ＳｉＯＸ）膜からなり、７００ｎｍの膜厚からなる。有機内部保護層１５は、例えばポリイミド樹脂からなり、６μｍの厚みからなる。内部保護層１３の層数、および構成は任意であり、上記の内容には限られない。
【００４４】
内部保護層１３の表面には、配線電極３２、３３が形成されている。配線電極３２、３３は、それぞれ、例えば、１００ｎｍのＴｉ層、１０００ｎｍのＣｕ層、１００ｎｍのＴｉ層の３層からなる。ただし、配線電極３２、３３は、後述する補強電極２０、２１および表面電極２２、２３の下部表面電極層２４、２６が形成されている部分においては、上側のＴｉ層が削除されている。なお、図においては、見やすさの都合上、Ｔｉ層、Ｃｕ層、Ｔｉ層の３層、またはＴｉ層、Ｃｕ層の２層からなる配線電極膜１７を１層に示している。
【００４５】
配線電極３２、３３は、ビア部３２ａ、３３ａを備えている。配線電極３２のビア部３２ａは、キャパシタ部１１の下部キャパシタ電極層４に接続されている。また、配線電極３３のビア部３３ａは、キャパシタ部１１の上部キャパシタ電極層１０に接続されている。
【００４６】
配線電極３２のビア部３２ａ上には、補強電極２０が形成されている。また、配線電極３３のビア部３３ａ上には、補強電極２１が形成されている。補強電極２０、２１は、機械的強度を向上させるためのものであり、応力により、ビア部３２ａが下部キャパシタ電極層４から剥離したり、ビア部３３ａが上部キャパシタ電極層１０から剥離したりするのを防止するためのものである。補強電極２０、２１は、例えばＮｉからなり、０．５μｍの厚みからなる。
【００４７】
補強電極２０の表面には、不動態膜２８が形成されている。また、補強電極２１の表面には、不動態膜２９が形成されている。不動態膜２８、２９は、耐湿負荷試験等において、後述する外部保護層３４が変質し、劣化することを抑制するためのものである。具体的には、はんだ実装時に外部保護層３４に浸透し、残留したフラックス中のハロゲンが、耐湿負荷試験等の際に、プラスに電界がかかった補強電極２０または２１に集まってしまうことにより外部保護層３４が変質し、劣化してしまうことを抑制するためのものである。不動態膜２８、２９は、例えばＴｉからなり、１００ｎｍの膜厚、φ６０μｍの大きさからなる。
【００４８】
配線電極３２上には、下部表面電極層２４と上部表面電極層２５とからなる表面電極２２が形成されている。また、配線電極３３上には、下部表面電極層２６と上部表面電極層２７とからなる表面電極２２が形成されている。下部表面電極層２４、２６は、例えばＮｉからなり、４．０μｍの厚み、φ１００μｍの大きさからなる。上部表面電極層２５、２７は、例えばＡｕからなり、０．１μｍの厚み、φ６２μｍの大きさからなる。
【００４９】
なお、表面電極２２、２３は、実装時に負担がかからないように、配線電極３２、３３のビア部３２ａ、３３ａとは異なる位置に形成されている。
【００５０】
表面電極２２、２３を形成した内部保護層１３上には、表面電極２２、２３の上部表面電極層２５、２７を外部に露出させて、外部保護層３４が形成されている。外部保護層３４には、例えばエポキシ樹脂等からなるソルダーレジスト等が使用され、８μｍの厚みからなる。外部保護層３４の層数、および構成は任意であり、上記の内容には限られない。
【００５１】
ここで、図３（Ａ）〜（Ｃ）を参照して、表面電極２２（２３）の外部保護層３４からの露出構造について説明する。ただし、図３（Ａ）、（Ｂ）は変形例にかかる露出構造、図３（Ｃ）は本実施形態にかかる露出構造である。なお、便宜上、変形例である図３（Ａ）、（Ｂ）においても、各部位には、本実施形態である図３（Ｃ）のものと同じ符号を用いている。
【００５２】
まず、図３（Ａ）に示すように、表面電極２２の下部表面電極層２４と上部表面電極層２５とを同じ大きさにし、全体を外部保護層３４から露出させる構造がある。しかしながら、この構造においては、はんだ実装時に、後述するはんだバンプ３５のはんだが内部に入り込み、配線電極３２のＣｕに固溶し、配線電極３２が断線する恐れがあるので好ましくない。
【００５３】
また、図３（Ｂ）に示すように、表面電極２２の下部表面電極層２４と上部表面電極層２５とを同じ大きさにし、上部表面電極層２５の周縁部を外部保護層３４で覆い、上部表面電極層２５の表面を部分的に外部保護層３４から露出させる構造がある。しかしながら、上部表面電極層２５はＡｕからなり、はんだに対する拡散速度が速いため、外部保護層３４に覆われていてもはんだが潜り込み、配線電極３２まではんだが侵入する恐れがあるため、この構造も好ましくない。
【００５４】
そこで、本実施形態の薄膜キャパシタ１００においては、図３（Ｃ）に示すように、上部表面電極層２５の大きさを下部表面電極層２４の大きさよりも小さくし、上部表面電極層２５のみを外部保護層３４から露出させ、下部表面電極層２４の周縁部を外部保護層３４で覆った構造とした。下部表面電極層２５は、はんだに対する拡散速度が遅いＮｉからなるため、はんだが内部に潜り込むことを抑制し、配線電極３２にまで到達することを防止することができる。したがって、本実施形態の薄膜キャパシタ１００においては、配線電極３２が断線するようなことがない。
【００５５】
再び、図１および図２を参照して、本実施形態の薄膜キャパシタ１００は、表面電極２２、２３上にはんだバンプ３５、３６が形成されて、完成形状となっている。
【００５６】
上述した構造からなる本発明の実施形態にかかる薄膜キャパシタ１００は、例えば、以下の方法により製造することができる。
【００５７】
まず、図４（Ａ）に示すように、Ｓｉ単結晶からなる基板１を準備する。
【００５８】
次に、図４（Ｂ）に示すように、基板１を熱処理し、基板１の表面に、ＳｉＯ２からなる酸化物層２を形成する。
【００５９】
次に、図４（Ｃ）に示すように、酸化物層２上に、化学溶液堆積（ＣＳＤ）法により、Ｂａ０．７Ｓｒ０．３ＴｉＯ３（ＢＳＴ）薄膜からなる密着層３を形成する。具体的には、化学量論組成のＢＳＴ原料溶液を、酸化物層２上に塗布し、３５０℃のホットプレート上で乾燥させ、６３０℃、１０分間の熱処理により結晶化させて、膜厚５０ｎｍのＢＳＴ薄膜からなる密着層３を形成する。
【００６０】
次に、図５（Ｄ）に示すように、密着層３上に、ＲＦマグネトロンスパッタ法により、膜厚２００ｎｍのＰｔ膜を成膜し、下部キャパシタ電極層４を形成する。
【００６１】
次に、図５（Ｅ）に示すように、下部キャパシタ電極層４上に、密着層３と同様に、ＣＳＤ法により、ＢＳＴ薄膜を誘電体層５として形成する。具体的には、原料溶液を下部キャパシタ電極層４上に塗布し、３５０℃のホットプレート上で乾燥させ、６３０℃、１０分間の熱処理により結晶化させて、膜厚９０ｎｍのＢＳＴ薄膜からなる誘電体層５を形成する。
【００６２】
次に、図５（Ｆ）に示すように、誘電体層５上に、ＲＦマグネトロンスパッタ法により、膜厚２００ｎｍのＰｔ膜を成膜し、中間キャパシタ電極層６を形成する。
【００６３】
次に、図６（Ｇ）に示すように、同様の方法により、ＢＳＴ薄膜とＰｔ膜と交互に形成し、キャパシタ部１１を形成する。キャパシタ部１１は、下部キャパシタ電極層４、誘電体層５、中間キャパシタ電極層６、誘電体層７、中間キャパシタ電極層８、誘電体層９、上部キャパシタ電極層１０からなる。
【００６４】
次に、図６（Ｈ）に示すように、キャパシタ部１１上に、密着層３や誘電体層５、７、９と同様に、ＣＳＤ法により、膜厚９０ｎｍのＢＳＴ薄膜を保護層１２として形成する。
【００６５】
次に、図７（Ｉ）に示すように、保護層１２と、キャパシタ部１１のうちの、上から順に、上部キャパシタ電極層１０、誘電体層９、中間キャパシタ電極層８、誘電体層７、中間キャパシタ電極層６を、所望の形状となるようにエッチングする。具体的には、フォトリソグラフィー法によってレジストマスクを形成した後、Ａｒイオンミリング法によりエッチングする。
【００６６】
次に、図７（Ｊ）に示すように、キャパシタ部１１のうちの、誘電体層５、下部キャパシタ電極層４と、密着層３を、所望の形状となるようにエッチングする。具体的には、フォトリソグラフィー法によってレジストマスクを形成した後、Ａｒイオンミリング法によりエッチングする。
【００６７】
次に、特に図示しないが、キャパシタ部１１に対し、ピーク温度８６０℃で、３０分間の熱処理を行なう。
【００６８】
次に、図８（Ｋ）に示すように、キャパシタ部１１の上面および側面を覆うように、無機内部保護層１４を形成する。具体的には、酸化シリコン（ＳｉＯＸ）膜を、ＰＥＣＶＤ法により膜厚７００ｎｍ成膜し、無機内部保護層１４を形成する。
【００６９】
次に、図８（Ｌ）に示すように、無機内部保護層１４上に、有機内部保護層１５を形成する。具体的には、無機内部保護層１４上に、感光性のポリイミド樹脂をスピンコートにより塗布し、１２０℃で５分間加熱し、露光、現像した上で、３２０℃で３０分間加熱を行ない、膜厚６μｍの有機内部保護層１５を形成する。
【００７０】
次に、図９（Ｍ）に示すように、上から順に、有機内部保護層１５、無機内部保護層１４、誘電体層５をエッチングして孔１６ａを形成し、キャパシタ部１１の下部キャパシタ電極層４を露出させる。また、上から順に、有機内部保護層１５、無機内部保護層１４、保護層１２をエッチングして孔１６ｂを形成し、キャパシタ部１１の上部キャパシタ電極層１０を露出させる。具体的には、ポリイミド樹脂から有機内部保護層１５をマスクとして、ＣＨＦ３ガスを用いて、有機内部保護層１５、無機内部保護層１４、誘電体層５または保護層１２を一括してエッチングする。
【００７１】
次に、図９（Ｎ）に示すように、内部保護層１３上に、Ｔｉ層、Ｃｕ層、Ｔｉ層を順に成膜して、配線電極膜１７を形成する。具体的には、ＲＦマグネトロンスパッタ法により、Ｔｉ層を１００ｎｍ、Ｃｕ層を１０００ｎｍ、Ｔｉ層を１００ｎｍ順に成膜して、配線電極膜１７を形成する。配線電極１７は、孔１６ａ、１６ｂ部分に、後述する配線電極３２、３３のビア部３２ａ、３３ａとなる、ビア部１７ａ、１７ｂを備えている。なお、図においては、見やすさの都合上、Ｔｉ層、Ｃｕ層、Ｔｉ層の３層からなる配線電極膜１７を１層に示している。
【００７２】
次に、図１０（Ｏ）に示すように、配線電極膜１７のビア部１７ａ部分に補強電極２０、配線電極膜１７のビア部１７ｂ部分に補強電極２１をそれぞれ形成する。具体的には、フォトリソグラフィー法によって、孔１６ａ、１６ｂのみを開口したレジストマスクを形成し、表面に露出した配線電極膜１７のＴｉ層を除去した上で、配線電極膜１７のＣｕ層上に、Ｎｉめっきにより、厚さ０．５μｍの補強電極２０、２１を形成する。補強電極２０、２１の大きさはφ４０μｍとする。
【００７３】
次に、図１０（Ｐ）に示すように、配線電極膜１７上に、１対の表面電極２２、２３を形成する。表面電極２２は、下部表面電極層２４と上部表面電極層２５とで構成され、表面電極２３は、下部表面電極層２６と上部表面電極層２７とで構成される。具体的には、配線電極膜１７上に、フォトリソグラフィー法によってレジストマスクを形成し、表面に露出した配線電極膜１７のＴｉ層を除去した上で、配線電極１７のＣｕ層上に、下部表面電極層２４、２６としてＮｉを電界めっきにより４．０μｍの厚みに形成し、更に連続して、下部表面電極層２４、２６上に、上部表面電極層２５、２７としてＡｕを電界めっきにより０．１μｍの厚みに形成する。表面電極２２、２３の大きさはφ１００μｍとする。
【００７４】
次に、図１１（Ｑ）に示すように、補強電極２０、２１の表面に不動態膜２８、２９を形成する。同時に、不動態膜２８、２９と同じ材料を使用して、表面電極２２、２３の上部表面電極層（Ａｕ）２５、２７上に、マスク３０、３１を形成する。具体的には、蒸着により、Ｔｉを１００ｎｍの厚みに成膜して、不動態膜２８、２９、マスク３０、３１を形成する。蒸着により形成する場合、不動態膜２８、２９は、配線電極膜１７から露出した補強電極２０、２１の側面部には成膜されないが、耐湿負荷試験等の際に、補強電極２０、２１の側面部には電界が発生しにくく、フラックス中のハロゲンが集まってしまうことがないため、不動態膜２８、２９の機能としては特に問題はない。不動膜２８、２９の大きさはφ６０μｍとし、マスク３０、３１の大きさはφ６２μｍとする。
【００７５】
次に、図１１（Ｒ）に示すように、マスク（Ｔｉ）３０、３１を使用して、Ａｒイオンミリング法により、上部表面電極層（Ａｕ）２５、２７を所望の大きさにエッチングする。
【００７６】
なお、本実施形態にかかる薄膜キャパシタ１００の製造方法においては、不動態膜２８、２９と同じ材料（Ｔｉ）からなり、同時に形成されたマスク３０、３１を使用して、上部表面電極層（Ａｕ）２５、２７のエッチングを行うが、これは製品品質上、また生産性上、極めて望ましい。
【００７７】
まず、本実施形態にかかる薄膜キャパシタ１００のように、配線電極３２、３３上に、下部表面電極層（Ｎｉ）２４、２６を形成し、更に下部表面電極層２４、２５上に、下部表面電極層２４、２６よりも大きさの小さい上部表面電極層（Ａｕ）２５、２７を形成する場合、例えば、レジストパターンを貼り替えて、めっきにより、下部表面電極層２４、２６と上部表面電極層２５、２７とを形成する方法が考えられる。すなわち、まず、下部表面電極層２４、２６形成用のレジストパターンを貼り、Ｎｉめっきを行ない、上記レジストパターンを剥離し、改めて上部表面電極層２５、２７形成用のレジストパターンを貼り、Ａｕめっきを行なう方法が考えられる。しかしながら、この方法では、レジストパターンを貼り替える際に、Ｎｉからなる下部表面電極層２４、２６の表面が酸化し、その後にＡｕからなる上部表面電極層２５、２７を形成しても、下部表面電極層２４、２６の表面からＮｉ酸化物が取れず、Ａｕめっきの品質不良を引き起こす可能性がある。しかしながら、上述した本実施形態の方法によれば、このような品質不良は発生せず、品質の高い薄膜キャパシタ１００を製造することができる。また、本実施形態の方法によれば、別途、マスク３０、３１の形成工程を必要とせず、不動態膜２８、２９の形成工程と兼用できるため、生産性にも優れている。
【００７８】
次に、図１２（Ｓ）に示すように、フォトリソグラフィー法によりレジストマスクを形成し、マスク３０、３１を剥離して廃棄するとともに、配線電極膜１７をエッチングして、所望の形状からなる配線電極３２、３３を形成する。配線電極３２はビア部３２ａを備え、配線電極３３は３３ａを備える。
【００７９】
次に、図１２（Ｔ）に示すように、表面電極２２、２３の上部表面電極層（Ａｕ）２５、２７を外部に露出させて、内部保護層１３上に、外部保護層３４を形成する。具体的には、感光性のソルダーレジスト用のエポキシ樹脂をスピンコートで塗布し、１１０℃で５分間加熱し、露光、現像した上で、２００℃で１時間キュアを行ない、膜厚８μｍの外部保護層３４を形成する。
【００８０】
次に、図１３（Ｕ）に示すように、基板１の裏面を削り、基板１の厚みを２００μｍにする。具体的には、外部保護層３４の上面に粘着テープを貼着し、粘着テープで保持した上で、基板１の裏面を削る。
【００８１】
次に、図１３（Ｖ）に示すように、表面電極２２、２３の上部表面電極層（Ａｕ）２５、２７上にはんだを印刷し、加熱して球形にして、はんだバンプ３５、３６を形成し、本発明の実施形態にかかる薄膜キャパシタ１００を完成させる。
【００８２】
なお、上述した製造方法では、１個の薄膜キャパシタ１００を製造する方法を示したが、通常は、多数個分の基板１を含むマザー基板を準備し、そのマザー基板上に多数個の薄膜キャパシタ１００を作り込み、最後に個々の薄膜キャパシタ１００に分割することが一般的である。
【００８３】
以上、本実施形態にかかる薄膜キャパシタ１００の構造、および、その製造方法の一例について説明した。しかしながら、本発明が上記の内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
【００８４】
たとえば、薄膜キャパシタ１００では、キャパシタ部１１が、下から順に、下部キャパシタ電極層４、誘電体層５、中間キャパシタ電極層６、誘電体層７、中間キャパシタ電極層８、誘電体層９、上部キャパシタ電極層１０が積層された構造からなるが、キャパシタ部１１の構造はこれには限定されず、層数を減少させたり増加させたりすることが可能である。また、各層の材質、厚み等を変更することが可能である。
【００８５】
また、内部保護層１３および外部保護層３４は、それぞれ、層数、各層の材質、厚み等を変更することが可能である。
【００８６】
また、配線電極３２、３３、補強電極２０、２１、不動態膜２８、２９、表面電極２２、２３についても、層数、材質、厚み等を変更することが可能である。
【００８７】
更に、薄膜キャパシタ１００では、内部に１個のキャパシタ部１１が形成されているが、内部に複数個のキャパシタ部１１を形成するようにしても良い。
【符号の説明】
【００８８】
１：基板
２：酸化物層
３：密着層
４：下部キャパシタ電極層
５、７、９：誘電体層
１０：上部キャパシタ電極層
１１：キャパシタ部（上記４〜１０で構成）
１２：保護層
１３：内部保護層（下記１４、１５で構成）
１４：無機内部保護層
１５：有機内部保護層
２０、２１：補強電極
２２、２３：表面電極（下記２４、２５または２６、２７で構成）
２４、２６：下部表面電極層
２５、２７：上部表面電極層
２８、２９：不動態膜
３２、３３：配線電極
３４：外部保護層
３５、３６：はんだバンプ
１００：薄膜キャパシタ
【図１】
2014090077.tif 000003
【図２】
2014090077.tif 000004
【図３】
2014090077.tif 000005
【図４】
2014090077.tif 000006
【図５】
2014090077.tif 000007
【図６】
2014090077.tif 000008
【図７】
2014090077.tif 000009
【図８】
2014090077.tif 000010
【図９】
2014090077.tif 000011
【図１０】
2014090077.tif 000012
【図１１】
2014090077.tif 000013
【図１２】
2014090077.tif 000014
【図１３】
2014090077.tif 000015
【図１４】
2014090077.tif 000016