(57)【要約】      （修正有）【課題】抵抗分圧回路で分圧して検出した出力検出電圧を、定格動作領域とそれより低い保護動作領域で異なる検出特性とし、各領域の動作点に対応する出力検出電圧を相互に依存することなく適切に検出可能とする。【解決手段】昇圧チョッパ回路10の出力電圧を抵抗分圧回路により分圧して出力検出電圧Vsを出力し、制御ＩＣ30に正常電圧検出部36と起動電圧検出部38を設け、制御部32は起動信号が得られた場合にFET20のスイッチング動作を開始して起動し、起動後に、正常電圧検出信号が得られている場合に定格動作範囲で動作させる。補正回路40は、電圧源４２に接続したダイオード４４を導通して抵抗分圧回路の抵抗２８にバイアス電流を流してバイアス電圧を発生し、抵抗分圧回路の出力検出電圧をバイアス電圧により引き上げ、抵抗分圧回路の抵抗比率で決まる出力電圧検出特性とは異なった特性とする。【選択図】図１
2014239578.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング動作により力率を改善すると共に入力電圧を昇圧して所定の出力電圧に安定化する昇圧チョッパ回路と、
前記昇圧チョッパ回路の出力電圧を、直列接続した少なくとも２つの抵抗で分圧して出力検出電圧を出力する抵抗分圧回路と、
前記抵抗分圧回路の出力検出電圧が所定の定格動作領域にあることを検出して正常電圧検出信号を出力する正常電圧検出部と、
前記抵抗分圧回路の出力検出電圧が前期定格動作領域の下限より低い所定の起動閾値電圧未満の場合に起動信号の出力を停止し、前記起動閾値電圧に達した場合に起動信号を出力する起動電圧検出部と、
前記起動電圧検出部から起動信号が得られた場合に昇圧チョッパ回路のスイッチング動作を開始して起動し、当該起動後に、前記正常電圧検出部から正常電圧検出信号が得られている場合に昇圧チョッパ回路を前記定格動作領域で動作させる制御部と、
を備えたスイッチング電源装置に於いて、
前記抵抗分圧回路の出力検出電圧が前記定格動作領域の下限より低く且つ前記起動閾値電圧より高い所定の補正上限電圧以下の場合に、前記抵抗分圧回路にバイアス電流を流して所定のバイアス電圧を発生し、前記抵抗分圧回路の出力検出電圧をバイアス電圧により引き上げる補正回路を設けたことを特徴とするスイッチング電源装置。
【請求項２】
請求項１記載のスイッチング電源装置に於いて、前記補正回路は、
前記所定の補正上限電圧を出力する電圧源と、
前記電圧源と前記抵抗分圧回路の分圧点との間に接続したダイオードと、
を備え、
前記電圧源は、前記補正上限電圧を前記ダイオードに印加し、前記抵抗分圧回路の出力検出電圧が前記補正上限電圧以下の場合に前記ダイオードを導通して前記抵抗分圧回路にバイアス電流を流し、前記抵抗分圧回路の出力検出電圧が前記補正上限電圧を超えた場合に前記ダイオードを非導通として前記抵抗分圧回路に流すバイアス電流を停止することを特徴とするスイッチング電源装置。
【請求項３】
請求項１記載のスイッチング電源装置に於いて、前記補正回路のダイオードに代えて、トランジスタ又はＦＥＴを用いたことを特徴とするスイッチング電源装置。
【請求項４】
請求項１記載のスイッチング電源装置に於いて、
前記昇圧チョッパ回路の入力側に、交流電圧を入力して全波整流電圧を出力する全波整流回路を設け、
前記昇圧チョッパ回路の出力側に、ＤＣ-ＤＣコンバータを設けたことを特徴とするスイッチング電源装置。
【請求項５】
請求項１記載のスイッチング電源装置に於いて、
前記正常電圧検出部と前記起動電圧検出部は、前記昇圧チョッパ回路の制御部として機能する制御ＩＣに内蔵され、
前記制御ＩＣは単一の出力電圧検出端子を備え、当該出力電圧検出端子に前記抵抗分圧回路の分圧点を接続して出力検出電圧を入力し、
前記制御ＩＣに内蔵した前記出力電圧検出部と前記起動電圧検出部は、前記出力検出端子を共通に入力接続したことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧チョッパ回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、この種のスイッチング電源としては、例えば図９に示すものがある。図９に示すように、スイッチング電源装置は、交流電源１４を全波整流する全波整流回路１６に続いて力率を改善すると共に出力電圧を昇圧する昇圧チョッパ回路１０を設け、続いて昇圧チョッパ回路１０の出力電圧を安定化して負荷に供給するＤＣ−ＤＣコンバータ１２を設けている。
【０００３】
昇圧チョッパ回路１０は、チョークコイル１８、スイッチング素子として機能するＦＥＴ２０、整流用ダイオード２２、コンデンサ２４で構成され、制御ＩＣ３０により、入力する全波整流した電圧波形のエンベロープに合せてスイッチング電流のピークを制御するようにＦＥＴ２０をスイッチング制御することで、スイッチング電流の平均電流を入力電圧の正弦波形に近い波形として力率を改善し、また入力電圧を昇圧して安定化した直流電圧を出力している。
【０００４】
制御ＩＣ３０は、制御部３２、入力電圧検出部３４、正常電圧検出部３６及び起動電圧検出部３８を備え、入力電圧検出端子ＩＮ１に全波整流回路１６からの全波整流電圧Ｖｉを入力し、出力電圧検出端子ＩＮ２に、抵抗２６，２８の抵抗分圧回路で検出した昇圧チョッパ回路１０の出力電圧Ｖｏを分圧した出力検出電圧Ｖｓを入力している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２０１１−２２９２３３号公報
【特許文献２】特開平２０１１−２２３８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１０は昇圧チョッパ回路１０の出力電圧Ｖｏとこれを分圧した出力検出電圧Ｖｓについて、所定の定格出力電圧範囲（ＤＣ−ＤＣコンバータ１２の定格入力電圧範囲）を決める定格動作領域Ａと、動作を停止して保護する保護動作領域Ｂを示したグラフ図である。
【０００７】
定格動作領域Ａと保護動作領域Ｂは、制御ＩＣ３０に設けた正常電圧検出部３６と起動電圧検出部３８における閾値の設定で決めている。
【０００８】
保護動作領域Ｂは出力検出電圧Ｖｓが起動閾値電圧Ｖｔｈ１以下の範囲であり、例えばスイッチング電源装置を起動した直後は、出力検出電圧Ｖｓが起動閾値電圧Ｖｔｈ１以下にあることから、これを検出して起動電圧検出部３８は起動信号をオフしており、制御部３２によりＦＥＴ２０のスイッチング動作を停止している。
【０００９】
起動後の時間の経過に伴い出力検出電圧Ｖｓが上昇し、起動閾値電圧Ｖｔｈ１を超えると起動電圧検出部３８が起動信号をオンし、制御部３２が動作してＦＥＴ２０のスイッチング制御を開始し、ＦＥＴ２０のオンにより流れる電流でチョークコイル１８にエネルギーを蓄積し、続いてＦＥＴ２０のオフによりチョークコイル１８に蓄積したエネルギーを放出して整流ダイオード２２を介してコンデンサ２４を充電する動作を繰り返し、これに伴い出力電圧検出電圧Ｖｓが上昇し、下限閾値電圧Ｖｔｈ２と上限閾値電圧Ｖｔｈ３で決まる定格出力範囲となる定格動作領域Ａに入ると、出力電圧を入力電圧に対し昇圧した所定電圧に維持するように安定化させるＦＥＴ２０のスイッチング制御を行う。
【００１０】
このように昇圧チョッパ回路１０にあっては、起動電圧検出部３８の保護動作領域Ｂの動作点を決める起動閾値電圧Ｖｔｈ１と、定格動作領域Ａを決める下限閾値電圧Ｖｔｈ２及び上限閾値電圧Ｖｔｈ３を個別に設定しているが、制御ＩＣ３０には出力電圧検出端子ＩＮ２が１つしか設けられていないため、起動電圧検出部３８と出力電圧検出部３６に対し、個別に抵抗分圧回路を設けることができず、そのため、抵抗２６，２８を直列接続した単一の抵抗分圧回路で検出した出力検出電圧Ｖｓを、起動電圧検出部３８と出力電圧検出部３６に共通に入力するようにしている。
【００１１】
このため出力電圧Ｖｏから抵抗分圧回路により検出する出力検出電圧Ｖｓは、抵抗２６の抵抗値をＲ２６、抵抗２８の抵抗値をＲ２８とすると、
Ｖｓ＝Ｖｏ×Ｒ２８／（Ｒ２６＋Ｒ２８）
として決まる。
【００１２】
この場合の分圧比率Ｋ＝Ｒ２８／（Ｒ２６＋Ｒ２８）を、例えば定格動作領域Ａの下限閾値電圧Ｖｔｈ２及び上限閾値電圧Ｖｔｈ３が、定格出力範囲を与える出力電圧の下限電圧（Ｖｏ）２と上限電圧（Ｖｏ）３から得られるように決定した場合、特性直線１００に示すように、保護動作領域Ｂの起動閾値電圧Ｖｔｈ１を与える起動出力電圧（Ｖｏ）１は一義的に決まる。
【００１３】
しかし、定格動作領域Ａの動作点に依存して決まった保護動作領域Ｂの動作点を決める起動出力電圧（Ｖｏ）１は、保護動作領域Ｂの本来の動作点を与える起動出力電圧がそれより低い起動出力電圧（Ｖｏ）１‘であったとすると、これに対し高めに設定されることになる。
【００１４】
このためスイッチング電源装置を起動した場合に、昇圧チョッパ回路１０が動作を開始するまでの遅れ時間が長くなる。また、起動出力電圧（Ｖｏ）１を高めに設定しているため、昇圧チョッパ回路１０の出力電圧Ｖｏが、定格動作領域Ａの下限閾値電圧Ｖｔｈ２に対応した出力電圧（Ｖｏ）２を下回った場合、本来の停止保護を必要とする起動出力電圧（Ｖｏ）１‘に下がる前に、起動出力電圧（Ｖｏ）１以下となって動作を停止し、これにより後段のＤＣ−ＤＣコンバータ１２の入力電圧が低下し、安定した動作が損なわれる。
【００１５】
この昇圧チョッパ回路１０の動作開始の遅れ時間を解消するためには、保護動作領域Ｂの起動閾値電圧Ｖｔｈ１に、本来の起動出力電圧（Ｖｏ）１‘に合せるように抵抗分圧回路の分圧比率Ｋを設定し、点線で示す直線特性１０２とすればよいが、この場合には、定格動作領域Ａの動作点を決める定格出力電圧の範囲が低い側に大きくシフトし、昇圧チョッパ回路１０の本来の動作が損なわれてしまう。
【００１６】
本発明は、抵抗分圧回路で分圧して検出した昇圧チョッパ回路の出力検出電圧を、定格動作領域とそれより低い保護動作領域で異なる検出特性とし、各領域の動作点に対応する出力検出電圧を相互に依存することなく適切に検出可能とするスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
（スイッチング電源装置）
本発明は、
スイッチング動作により力率を改善すると共に入力電圧を昇圧して所定の出力電圧に安定化する昇圧チョッパ回路と、
昇圧チョッパ回路の出力電圧を、直列接続した少なくとも２つの抵抗で分圧して出力検出電圧を出力する抵抗分圧回路と、
抵抗分圧回路の出力検出電圧が所定の定格動作領域にあることを検出して正常電圧検出信号を出力する正常電圧検出部と、
抵抗分圧回路の出力検出電圧が定格動作領域の下限より低い所定の起動閾値電圧未満の場合に起動信号の出力を停止し、起動閾値電圧に達した場合に起動信号を出力する起動電圧検出部と、
起動電圧検出部から起動信号が得られた場合に昇圧チョッパ回路のスイッチング動作を開始して起動し、当該起動後に、正常電圧検出部から正常電圧検出信号が得られている場合に昇圧チョッパ回路を定格動作領域で動作させる制御部と、
を備えたスイッチング電源装置に於いて、
抵抗分圧回路の出力検出電圧が定格動作領域の下限より低く且つ起動閾値電圧より高い所定の補正上限電圧以下の場合に、抵抗分圧回路にバイアス電流を流して所定のバイアス電圧を発生し、抵抗分圧回路の出力検出電圧をバイアス電圧により引き上げる補正回路を設けたことを特徴とする。
【００１８】
（補正回路の詳細）
補正回路は、
所定の補正上限電圧を出力する電圧源と、
電圧源と抵抗分圧回路の分圧点との間に接続したダイオードと、
を備え、
電圧源は、補正上限電圧をダイオードに印加し、抵抗分圧回路の出力検出電圧が補正上限電圧以下の場合にダイオードを導通して抵抗分圧回路にバイアス電流を流し、抵抗分圧回路の出力検出電圧が補正上限電圧を超えた場合にダイオードを非導通として抵抗分圧回路に流すバイアス電流を停止する。
【００１９】
（補正回路詳細）
補正回路のダイオードに代えて、トランジスタ又はＦＥＴを用いる。
【００２０】
（全波整流とＤＣ−ＤＣコンバータ）
昇圧チョッパ回路の入力側に、交流電圧を入力して全波整流電圧を出力する全波整流回路を設け、昇圧チョッパ回路の出力側に、ＤＣ-ＤＣコンバータを設ける。
【００２１】
（制御ＩＣ）
正常電圧検出部と起動電圧検出部は、昇圧チョッパ回路の制御部として機能する制御ＩＣに内蔵され、
制御ＩＣは単一の出力電圧検出端子を備え、当該出力電圧検出端子に抵抗分圧回路の分圧点を接続して出力検出電圧を入力し、
制御ＩＣに内蔵した出力電圧検出部と起動電圧検出部は、出力検出端子を共通に入力接続する。
【発明の効果】
【００２２】
本発明のスイッチング電源装置によれば、昇圧チョッパ回路に設けた抵抗分圧回路の出力検出電圧が定格動作電圧領域の下限より低く且つ起動閾値電圧より高い所定の補正上限電圧以下の場合に、補正回路の電圧源からダイオードを介して抵抗分圧回路にバイアス電流を流して所定のバイアス電圧を発生し、抵抗分圧回路の出力検出電圧をバイアス電圧により引き上げるようにしたため、起動閾値電圧に対応した出力検出電圧を、抵抗分圧回路の抵抗分圧比で決まる電圧より低い電圧に設定することができ、スイッチング電源装置を起動した場合に、昇圧チョッパ回路のスイッチング動作を開始するまでの時間を短くすることができる。
【００２３】
また、昇圧チョッパ回路が起動してスイッチング動作により出力電圧が上昇し、抵抗分圧回路による出力検出電圧が補正回路に設けて電圧源からの補正上限電圧を超えると、ダイオードが自動的にオフして抵抗分圧回路に流すバイアス電流を停止し、これにより抵抗分圧回路の分圧比率に基づく出力電圧の検出特性に戻り、定格動作領域における昇圧チョッパ回路の定格動作を適正に行うことができる。
【００２４】
また、昇圧チョッパ回路の出力電圧の定格動作領域を外れる低下変動に対し、抵抗分圧回路のバイアスにより起動閾値電圧に対応した出力電圧を低めに設定しているため、出力電圧の低下変動に対し本来の保護動作領域に入らない限り昇圧チョッパ回路の動作を停止することはなく、定格動作範囲を超えて出力電圧に低下変動しても、後段のＤＣ−ＤＣコンバータを安定して動作させることができる。
【００２５】
また、抵抗分圧回路をバイアスする補正回路は、電圧源とダイオードで構成する簡単な回路で済み、少ない部品点数で安価に構成することを可能とする。
【図面の簡単な説明】
【００２６】
【図１】本発明によるスイッチング電源装置の実施形態を示した回路ブロック図
【図２】図１の実施形態による出力電圧検出特性とバイアス特性を示したグラフ図
【図３】補正回路のダイオードに抵抗を接続した他の実施形態を示した回路ブロック図
【図４】抵抗分圧回路に分圧抵抗を追加した他の実施形態を示した回路ブロック図
【図５】補正回路にＮＰＮトランジスタを用いた他の実施形態を示した回路ブロック図
【図６】補正回路にＰＮＰトランジスタを用いた他の実施形態を示した回路ブロック図
【図７】補正回路にＮチャンネルＦＥＴを用いた他の実施形態を示した回路ブロック図
【図８】補正回路にＰチャンネルＦＥＴを用いた他の実施形態を示した回路ブロック図
【図９】従来のスイッチング電源装置を示した回路ブロック図
【図１０】従来の出力電圧検出特性を示したグラフ図
【発明を実施するための形態】
【００２７】
［スイッチング電源装置の構成］
図１は、本発明によるスイッチング電源装置の実施形態を示した回路ブロック図である。
【００２８】
図１に示すように、本実施形態のスイッチング電源装置は、昇圧チョッパ回路１０とＤＣ−ＤＣコンバータ１２で構成する。ＤＣ−ＤＣコンバータ１２は、フライバック方式又はフォワード方式の絶縁型コンバータなどであり、適宜の負荷を接続する。
【００２９】
（昇圧チョッパ回路の概略）
昇圧チョッパ回路１０は、交流電源１４からの交流電圧を全波整流する全波整流回路１６からの全波整流出力を入力し、チョークコイル１８、スイッチング素子として機能するＦＥＴ２０、整流用ダイオード２２、コンデンサ２４、抵抗２６，２８を備えた抵抗分圧回路、及び制御ＩＣ３０で構成する。
【００３０】
制御ＩＣ３０は、制御部３２、入力電圧検出部３４、正常電圧検出部３６及び起動電圧検出部３８を備え、入力電圧検出端子ＩＮ１に全波整流回路１６からの全波整流電圧Ｖｉを入力し、出力電圧検出端子ＩＮ２に、抵抗２６，２８の抵抗分圧回路で検出した昇圧チョッパ回路１０の出力電圧Ｖｏを分圧した出力検出電圧Ｖｓを入力している。
【００３１】
制御ＩＣ３０は、入力する全波整流した電圧波形のエンベロープに合せてスイッチング電流のピークを制御するようにＦＥＴ２０をスイッチング制御することで、スイッチング電流の平均電流を入力電圧の正弦波形に近い波形として力率を改善し、また入力電圧を昇圧して安定化した直流電圧をＤＣ−ＤＣコンバータ１２に出力する。
【００３２】
即ち、昇圧チョッパ回路１０は、交流電源１４の投入により動作を開始すると、この段階では制御ＩＣ３０の制御部３２によるＦＥＴ２０のスイッチング動作は停止しており、全波整流回路１６の全波整流による電流がチョークコイル１８及び整流用ダイオード２２を介してコンデンサ２４の充電を開始する。このため起動後の時間の経過に伴って出力電圧Ｖｏが上昇し、抵抗分圧回路で検出した出力検出電圧Ｖｓが所定の起動閾値電圧を超えると起動電圧検出部３８が起動信号をオンし、制御部３２が動作してＦＥＴ２０のスイッチング制御を開始し、ＦＥＴ２０のオンにより流れる電流でチョークコイル１８にエネルギーを蓄積し、続いてＦＥＴ２０のオフによりチョークコイル１８に蓄積したエネルギーを放出して整流ダイオード２２を介してコンデンサ２４を充電する動作を繰り返す。これに伴い出力電圧Ｖｏが上昇し、その出力検出電圧Ｖｓが所定の定格出力電圧範囲となる定格動作領域に入ると、出力電圧を入力電圧に対し昇圧した所定電圧に維持するように安定化させるＦＥＴ２０のスイッチング制御を行う。
【００３３】
これに加え本実施形態にあっては、抵抗２６，２８による抵抗分圧回路に対し、その検出特性を補正する補正回路４０を設けている。
【００３４】
補正回路４０は、電圧源４２とダイオード４４を備え、電圧源４２の出力を、ダイオード４４を介して抵抗分圧回路の抵抗２６と抵抗２８の間の分圧点に接続している。
【００３５】
電圧源４２は所定の補正上限電圧Ｖａをダイオード４４に印加し、抵抗２６，２８で出力電圧Ｖｏを分圧した出力検出電圧Ｖｓが電圧源４２から印加する補正上限電圧Ｖａ以下の場合、ダイオード４４を順方向バイアスして導通して、抵抗分圧回路の抵抗Ｒ２８にバイアス電流Ｉｂを流して所定のバイアス電圧Ｖｂを発生し、抵抗分圧回路の出力検出電圧Ｖｓをバイアス電圧Ｖｂにより引き上げ、
Ｖｓ＝Ｖｓ＋Ｖｂ
として制御ＩＣ３０の出力電圧検出端子ＩＮ２に加えるようにしている。
【００３６】
また、抵抗２６，２８で出力電圧Ｖｏを分圧した出力検出電圧Ｖｓが電圧源４２から印加する補正上限電圧Ｖａを上回った場合には、ダイオード４４を逆方向にバイアスして非導通とし、抵抗分圧回路の抵抗Ｒ２８に流しているバイアス電流Ｉｂを停止してバイアス電圧Ｖｂの発生を解除し、抵抗２６，２８の値により分圧した出力検出電圧Ｖｓを制御ＩＣ３０の出力電圧検出端子ＩＮ２に加えるようにしている。
【００３７】
（出力検出電圧のバイアス電圧による補正）
図２は、図１の実施形態による抵抗分圧回路の出力電圧検出特性と補正回路によりバイアスした出力電圧検出特性を示したグラフ図である。
【００３８】
図２に示すように、直線特性１００は、図１９の従来回路の場合と同様、抵抗分圧回路の抵抗２６，２８の分圧で決まる出力電圧検出特性であり、抵抗２６の抵抗値をＲ２６、抵抗２８の抵抗値をＲ２８とすると、出力検出電圧Ｖｓは
Ｖｓ＝Ｖｏ×Ｒ２８／（Ｒ２６＋Ｒ２８）      式（１）
として求まる。
【００３９】
ここで、昇圧チョッパ回路１０の定格動作領域Ａの下限電圧を（Ｖｏ）２、上限電圧を（Ｖｏ）３とすると、これに対応する抵抗分圧回路で検出した出力検出電圧Ｖｓは、直線特性１００に従って下限閾値電圧Ｖｔｈ２、上限閾値電圧Ｖｔｈ３となり、これを制御ＩＣ３０の正常電圧検出部３６に設定して定格動作領域Ａを検出し、出力電圧Ｖｏが（Ｖｏ）２〜（Ｖｏ）３の範囲となるように制御部３０によりＦＥＴ２０をスイッチング制御する定格動作を行わせる。
【００４０】
これに対し補正回路４０の電圧源４２は、ダイオード４４に対し、定格動作領域Ａの下限閾値電圧Ｖｔｈ２より低く、昇圧チョッパ回路１０のスイッチング動作を停止する保護動作範囲Ｂを決める所定の起動閾値電圧Ｖｔｈ１より高い範囲に設定した所定の補正上限電圧Ｖａを印加する。
【００４１】
ここで、保護動作範囲Ｂの動作点（起動開始点）Ｐを決める出力起動電圧を（Ｖｏ）１とすると、このときの抵抗分圧回路の直線特性１００（点線部分）により検出されるＱ点の出力検出電圧（Ｖｓ）１は、
（Ｖｓ）１＝（Ｖｏ）１×Ｒ２８／（Ｒ２６＋Ｒ２８）      式（２）
で与えられ、このＱ点を起動閾値電圧Ｖｔｈ１となるＰ点に引き上げるに必要なバイアス電圧Ｖｂは
Ｖｂ＝Ｖｔｈ１−（Ｖｓ）１          式（３）
となる。
【００４２】
そこで、昇圧チョッパ回路１０の出力電圧Ｖｏを零ボルトとした場合に、ダイオード４４を介して抵抗分圧回路の抵抗２８にバイアス電流Ｉｂを流し、抵抗２８の両端に発生する電圧が式（３）で与えられるバイアス電圧Ｖｂとなるように、バイアス電流Ｉｂを決めることで、
Ｖｂ＝Ｉｂ×Ｒ２８
を発生し、これよりＱ点を通る抵抗分圧回路による直線特性１００を、バイアス電圧Ｖｂだけ高い方にシフトしたＰ点を通る直線特性１０４に補正することができる。
【００４３】
バイアス電圧Ｖｂにより補正した直線特性１０４は、出力電圧Ｖｏの増加に伴い抵抗分圧回路による点線部分の直線特性１００で示すように出力検出電圧Ｖｓが増加すると、これにバイアス電圧Ｖｂを加算した電圧として増加する特性となる。
【００４４】
出力電圧Ｖｏの増加に伴い、抵抗分圧回路による直線特性１００の点線部分に従って増加する出力検出電圧Ｖｓが、電圧源４２から印加している補正上限電圧Ｖａからダイオード４４の順方向降下電圧を差し引いたＲ点の電圧に達すると、ダイオード４４の順方向降下電圧が減少を始めてバイアス電流が略直線的に減少し、このためＲ点の電圧にバイアス電圧Ｖｂを加算して得ている直線特性１０４に従った出力検出電圧ＶｓはＳ点から略一定となる。
【００４５】
そして、抵抗分圧回路による直線特性１００の点線部分に従って増加する出力検出電圧Ｖｓが電圧源４２から印加している補正上限電圧Ｖａを上回るＴ点に達すると、ダイオード４４が逆バイアスを受けて非導通となり、抵抗２８に流れるバイアス電流が停止し、抵抗２６，２８により決まる直線特性１００に移行する。
【００４６】
一方、昇圧チョッパ回路１０が定格動作領域Ａで動作中に、抵抗分圧回路の障害などにより出力電圧Ｖｏが大きく低下した場合には、出力電圧検出特性は、直線特性１００からＴ点、Ｓ点を通って直線特性１０４に移行し、Ｐ点で起動閾値電圧Ｖｔｈ１を下回った場合に、制御ＩＣ３０の起動電圧検出部３８からの起動信号がオフとなり、制御部３２がＦＥＴ２０のスイッチングを停止して保護動作を行う。
【００４７】
このように補正回路４０により補正した保護動作領域Ｂに対応した直線特性１０４は、出力電圧Ｖｏが保護動作領域Ｂを超えて定格動作領域Ａに入るまでの間に、自動的に、定格動作領域Ａに対応した直線特性１００に切り替わる出力電圧検出特性が得られる。
【００４８】
［補正回路の他の実施形態］
図３は補正回路のダイオードに抵抗を接続した他の実施形態を示した回路ブロック図であり、入力側の全波整流回路は省略している。
【００４９】
図３に示すように、昇圧チョッパ回路１０は、チョークコイル１８、ＦＥＴ２０、整流用ダイオード２２、コンデンサ２４、抵抗２６，２８を備えた抵抗分圧回路、及び制御ＩＣ３０を備え、更に、抵抗分圧回路の抵抗２８をバイアスする補正回路４０を設けており、図１の実施形態と基本的に同じになることから、同一符号を付して説明を省略する。
【００５０】
本実施形態の補正回路４０は、ダイオード４４の前後に抵抗４５，４６を直列接続しており、電圧源４２を抵抗４５、ダイオード４４及び抵抗４６を介して抵抗分圧回路の抵抗２６，２８の分圧点に接続している。
【００５１】
このようにダイオード４４の前後に必要に応じて抵抗４５，４６を接続することで、図２のバイアス電圧Ｖｂを設定するために抵抗２８に流すバイアス電流Ｉｂの設定調整や、定格動作領域Ａと保護動作領域Ｂとの間の直線特性１００と直線特性１０４の間の移行を行うＳ点及びＴ点を与える電圧源４２からの補正上限電圧Ｖａの分圧によるダイオード４４への印加などの設定調整を可能とする。
【００５２】
［抵抗分圧回路の他の実施形態］
図４は抵抗分圧回路に分圧抵抗を追加した他の実施形態を示した回路ブロック図であり、入力側の全波整流回路は省略している。
【００５３】
図４に示すように、昇圧チョッパ回路１０は、チョークコイル１８、ＦＥＴ２０、整流用ダイオード２２、コンデンサ２４、抵抗２６，２８を備えた抵抗分圧回路、及び制御ＩＣ３０を備え、更に、抵抗分圧回路の抵抗２８をバイアスする補正回路４０を設けており、図１の実施形態と基本的に同じになることから、同一符号を付して説明を省略する。
【００５４】
本実施形態の抵抗分圧回路は、抵抗２６，２８に加え、その間に抵抗４８を設けて直列接続しており、出力電圧検出電圧Ｖｏは抵抗４８と抵抗２８の間から取り出しており、この場合の図２の直線特性１００は、抵抗４８の抵抗値をＲ４８とすると、
Ｖｓ＝Ｖｏ×Ｒ２８／（Ｒ２６＋Ｒ２８＋Ｒ４８）
となる。
【００５５】
また、補正回路４０は抵抗２６と抵抗４８の間に接続し、抵抗４８，２８の直列回路にバイアス電流Ｉｂを流してバイアス電圧Ｖｂを発生可能としている。この場合、図２の保護動作領域Ｂの動作点Ｐを決める出力起動電圧を（Ｖｏ）１とすると、抵抗分圧回路の直線特性１００（点線部分）により検出されるＱ点の出力検出電圧（Ｖｓ）１は、
（Ｖｓ）１＝（Ｖｏ）１×Ｒ２８／（Ｒ２６＋Ｒ２８＋Ｒ４８）
で与えられ、このＱ点を起動閾値電圧Ｖｔｈ１となるＰ点に引き上げるに必要なバイアス電圧Ｖｂは
Ｖｂ＝Ｖｔｈ１−（Ｖｓ）１
となる。
【００５６】
このように必要に応じて抵抗分圧回路に３つ以上の抵抗を設けて直列接続するようにしても良い。
【００５７】
［補正回路のダイオードを置き換えた実施形態］
図５は補正回路にＮＰＮトランジスタを用いた他の実施形態を示した回路ブロック図である。図５に示すように、補正回路４０は電圧源４２を、ＮＰＮトランジスタ５０を介して抵抗分圧回路の抵抗２６と抵抗２８の間に接続している。ＮＰＮトランジスタ５０はコレクタとベース間を接続しており、電圧源４２からコレクタに印加する電圧がエミッタより高い場合、ＮＰＮトランジスタ５０は導通し、ダイオードと等価に動作して抵抗２８にバイアス電流を流してバイアス電圧を発生し、図２に示した直線特性１０４に従った出力検出電圧を生成する。
【００５８】
図６は補正回路にＰＮＰトランジスタを用いた他の実施形態を示した回路ブロック図である。図６に示すように、補正回路４０は電圧源４２を、ＰＮＰトランジスタ５２を介して抵抗分圧回路の抵抗２６と抵抗２８の間に接続している。ＰＮＰトランジスタ５２はベースとコレクタ間を接続しており、電圧源４２からエミッタに印加する電圧がコレクタより高い場合、ＰＮＰトランジスタ５２は導通し、ダイオードと等価に動作して抵抗２８にバイアス電流を流すことによるバイアス電圧の発生で、図２に示した直線特性１０４に従った出力検出電圧を生成する。
【００５９】
図７は補正回路にＮチャンネルＦＥＴを用いた他の実施形態を示した回路ブロック図である。図７に示すように、補正回路４０は電圧源４２を、ＮチャンネルＦＥＴ５４を介して抵抗分圧回路の抵抗２６と抵抗２８の間に接続している。ＮチャンネルＦＥＴ５４はドレインＤとゲートＧ間を接続しており、電圧源４２からドレインＤに印加する電圧がソースＳより高い場合、ＮチャンネルＦＥＴ５４は導通し、ダイオードと等価に動作して抵抗２８にバイアス電流を流すことによるバイアス電圧の発生で、図２に示した直線特性１０４に従った出力検出電圧を生成する。
【００６０】
図８は補正回路にＰチャンネルＦＥＴを用いた他の実施形態を示した回路ブロック図である。図８に示すように、補正回路４０は電圧源４２を、ＰチャンネルＦＥＴ５６を介して抵抗分圧回路の抵抗２６と抵抗２８の間に接続している。ＰチャンネルＦＥＴ５６はゲートＧとソースＳ間を接続しており、電圧源４２からドレインＤに印加する電圧がソースＳより高い場合、ＰチャンネルＦＥＴ５６は導通し、ダイオードと等価に動作して抵抗２８にバイアス電流を流すことによるバイアス電圧の発生で、図２に示した直線特性１０４に従った出力検出電圧を生成する。
【００６１】
［本発明の変形例］
上記の実施形態は、抵抗分圧回路により昇圧チョッパ回路の出力電圧を検出する場合を例にとるものであったが、異なる出力検出特性による２つの動作点を必要とする場合に、一方の出力電圧検出特性を抵抗分圧回路により設定し、他方の出力検出特性をバイアス電圧の発生により補正して設定するものであれば、適宜の出力電圧を検出して制御する装置に広く適用することができる。
【００６２】
また、本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【符号の説明】
【００６３】
１０：昇圧チョッパ回路
１２：ＤＣ−ＤＣコンバータ
１４：交流電源
１６：全波整流回路
１８：チョークコイル
２０：ＦＥＴ
２２：整流用ダイオード
２４：コンデンサ
２６，２８：抵抗
３０：制御ＩＣ
３２：制御部
３４：入力電圧検出部
３６：正常電圧検出部
３８：起動電圧検出部
４０：補正回路
４２：電圧源
４４：ダイオード
５０：ＮＰＮトランジスタ
５２：ＰＮＰトランジスタ
５４：ＮチャンネルＦＥＴ
５６：ＰチャンネルＦＥＴ
【図１】
2014239578.tif 000003
【図２】
2014239578.tif 000004
【図３】
2014239578.tif 000005
【図４】
2014239578.tif 000006
【図５】
2014239578.tif 000007
【図６】
2014239578.tif 000008
【図７】
2014239578.tif 000009
【図８】
2014239578.tif 000010
【図９】
2014239578.tif 000011
【図１０】
2014239578.tif 000012