(57)【要約】【課題】メンテナンスを実施する周期が長く、且つ成膜レートの変動に起因する膜厚のばらつきを抑制できる半導体製造装置及び半導体装置の製造方法を提供する。【解決手段】レシピに従って処理対象の基板の成膜処理を行う成膜装置と、成膜処理に起因して変化する処理情報を取得する情報取得装置と、成膜処理によって基板に形成される膜の膜厚が常に一定であるように、処理情報を用いて成膜処理に使用されるパラメータの値を算出するパラメータ算出装置と、算出されたパラメータの値を用いて、レシピに含まれるパラメータの値を変更するレシピ変更装置とを備え、変更されたパラメータの値が設定されたレシピに従って成膜処理を行う。【選択図】図１
2014216408.tif 000002
【特許請求の範囲】
【請求項１】
レシピに従って処理対象の基板の成膜処理を行う成膜装置と、
前記成膜処理に起因して変化する処理情報を取得する情報取得装置と、
前記成膜処理によって前記基板に形成される膜の膜厚が常に一定であるように、前記処理情報を用いて前記成膜処理に使用されるパラメータの値を算出するパラメータ算出装置と、
算出された前記パラメータの値を用いて、前記レシピに含まれる前記パラメータの値を変更するレシピ変更装置と
を備え、変更された前記パラメータの値が設定された前記レシピに従って成膜処理を行うことを特徴とする半導体製造装置。
【請求項２】
前記成膜装置が、プラズマ化学気相成長装置であることを特徴とする請求項１に記載の半導体製造装置。
【請求項３】
前記処理情報が、前記プラズマ化学気相成長装置でのプラズマの形成に使用される電極の使用時間であることを特徴とする請求項２に記載の半導体製造装置。
【請求項４】
前記パラメータが、前記プラズマ化学気相成長装置でのプラズマの形成に使用される電源のパワー、前記成膜処理において前記基板が格納される前記プラズマ化学気相成長装置のチャンバー内の圧力、及び前記成膜処理において前記チャンバー内に導入される材料ガスの流量のいずれかであることを特徴とする請求項２又は３に記載の半導体製造装置。
【請求項５】
前記処理情報が、前記基板に形成された膜の膜厚であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体製造装置。
【請求項６】
前記処理情報が、前記基板を搭載して前記成膜装置に格納されるサンプルホルダの使用時間であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体製造装置。
【請求項７】
前記パラメータが、前記基板の成膜処理の時間であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体製造装置。
【請求項８】
レシピに従って処理対象の基板の成膜処理を行う成膜装置を用いた半導体装置の製造方法であって、
前記成膜処理に起因して変化する処理情報を取得するステップと、
前記成膜処理によって前記基板に形成される膜の膜厚が一定であるように、前記処理情報を用いて前記成膜処理に使用されるパラメータの値を算出するステップと、
算出された前記パラメータの値を用いて、前記レシピに含まれる前記パラメータの値を変更するステップと、
変更された前記パラメータの値が設定された前記レシピに従って前記成膜処理を行うステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記成膜装置が、プラズマ化学気相成長装置であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記処理情報が、前記プラズマ化学気相成長装置でのプラズマの形成に使用される電極の使用時間であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記パラメータが、前記プラズマ化学気相成長装置でのプラズマの形成に使用される電源のパワー、前記成膜処理において前記基板が格納される前記プラズマ化学気相成長装置のチャンバー内の圧力、及び前記成膜処理において前記チャンバー内に導入される材料ガスの流量のいずれかであることを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記処理情報が、前記基板に形成された膜の膜厚であることを特徴とする請求項８乃至１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記処理情報が、前記基板を搭載して前記成膜装置に格納されるサンプルホルダの使用時間であることを特徴とする請求項８乃至１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記パラメータが、前記基板の成膜処理の時間であることを特徴とする請求項８乃至１３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レシピに従って成膜処理を行う半導体製造装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造装置を用いた半導体装置の製造では、各処理における半導体製造装置の動作を規定するパラメータが設定される。そして、このパラメータの集合である「レシピ」に従って、各種のパラメータが設定された半導体製造装置を使用した処理が行われる（例えば、特許文献１参照。）。
【０００３】
例えば、高精度のプロセス制御が容易であるという利点から成膜処理に使用されるプラズマ化学気相成長（ＣＶＤ）装置では、成膜時間、成膜時の圧力、プラズマ形成時の放電パワー、材料ガスの流量などのパラメータが設定されたレシピに従って成膜処理が行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−７７７８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
成膜装置を長期間使用すると、成膜装置内の機器への着膜などによって成膜レートの変動が発生する。例えば、プラズマＣＶＤ装置内の電極への着膜が発生すると成膜レートが低下する。成膜レートの変動に起因して、基板に形成される膜の膜厚にばらつきが生じる。
【０００６】
通常は、成膜レートの変動が発生すると、電極洗浄などのメンテナンスを実施する。これに伴って成膜装置の暫定停止が必要であり、また、メンテナンスを行う作業員が必要である。したがって、メンテナンスを実施する周期が短いと、成膜装置の稼働率の低下や維持コストの増大などの問題が生じる。
【０００７】
本発明は、メンテナンスを実施する周期が長く、且つ成膜レートの変動に起因する膜厚のばらつきを抑制できる半導体製造装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、（イ）レシピに従って処理対象の基板の成膜処理を行う成膜装置と、（ロ）成膜処理に起因して変化する処理情報を取得する情報取得装置と、（ハ）成膜処理によって基板に形成される膜の膜厚が常に一定であるように、処理情報を用いて成膜処理に使用されるパラメータの値を算出するパラメータ算出装置と、（ニ）算出されたパラメータの値を用いて、レシピに含まれるパラメータの値を変更するレシピ変更装置とを備え、変更されたパラメータの値が設定されたレシピに従って成膜処理を行う半導体製造装置が提供される。
【０００９】
本発明の他の態様によれば、レシピに従って処理対象の基板の成膜処理を行う成膜装置を用いた半導体装置の製造方法であって、（イ）成膜処理に起因して変化する処理情報を取得するステップと、（ロ）成膜処理によって基板に形成される膜の膜厚が常に一定であるように、処理情報を用いて成膜処理に使用されるパラメータの値を算出するステップと、（ハ）算出されたパラメータの値を用いて、レシピに含まれるパラメータの値を変更するステップと、（ニ）変更されたパラメータの値が設定されたレシピに従って成膜処理を行うステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、メンテナンスを実施する周期が長く、且つ成膜レートの変動に起因する膜厚のばらつきを抑制できる半導体製造装置及び半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る半導体製造装置の構成を示す模式図である。
【図２】本発明の実施形態に係る半導体製造装置に使用されるレシピの例を示す模式図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。
【図４】本発明の実施形態に係る半導体装置の他の製造方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１２】
図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
本発明の実施形態に係る半導体製造装置１は、図１に示すように、レシピ１１０に従って処理対象の基板１００の成膜処理を行う成膜装置１０１と、成膜処理に起因して変化する処理情報を取得する情報取得装置１０２と、基板１００に形成される膜の膜厚が常に一定であるように、処理情報を用いて成膜処理に使用されるパラメータの値を算出するパラメータ算出装置１０３と、算出されたパラメータの値を用いて、レシピ１１０に含まれるパラメータの値を変更するレシピ変更装置１０４とを備える。半導体製造装置１では、変更されたパラメータの値が設定されたレシピ１１０に従って、成膜装置１０１による成膜処理が行われる。
【００１４】
図１は、成膜装置１０１が、処理対象の基板１００が搭載されたサンプルホルダ１０をアノード電極として使用するプラズマＣＶＤ装置である例を示している。即ち、成膜装置１０１は、サンプルホルダ１０を格納するチャンバー２０と、サンプルホルダ１０に搭載された基板１００と対向して配置されたカソード電極３０と、チャンバー２０内に材料ガスを導入するガス供給装置４０と、サンプルホルダ１０とカソード電極３０間に交流電力を供給する交流電源５０と、チャンバー２０内を排気する排気装置６０とを備える。
【００１５】
図１に示したサンプルホルダ１０は、基板１００の主面が垂直になるように、基板１００が縦方向に配置されるボートタイプのサンプルホルダである。また、カソード電極３０は櫛歯状に電極板が配置された形状である。サンプルホルダ１０に搭載された基板１００とカソード電極３０の電極板が対向するように、基板１００と電極板とが交互に配置されている。
【００１６】
図１に示した成膜装置１０１による成膜処理の例を以下に説明する。基板１００が搭載されたサンプルホルダ１０をチャンバー２０内に格納した後に、排気装置６０によってチャンバー２０内のガスを排気して、チャンバー２０内を高真空にする。その後、基板１００に形成する薄膜用の材料ガスがガス供給装置４０によってチャンバー２０内に導入され、排気装置６０によってチャンバー２０内が所定のガス圧に調整される。次いで、交流電源５０によって所定の交流電力がサンプルホルダ１０とカソード電極３０間に供給される。これにより、チャンバー２０内の材料ガスがプラズマ化される。形成されたプラズマに基板１００を曝すことによってプラズマ中の励起種を基板１００の表面で反応させ、基板１００の表面に薄膜が形成される。その後、材料ガスをチャンバー２０から排気する。以上により、基板１００上に薄膜が形成される。
【００１７】
材料ガスを適宜選択することにより、成膜装置１０１によって所望の薄膜を基板１００上に形成できる。例えば、シリコン半導体薄膜、シリコン窒化薄膜、シリコン酸化薄膜、シリコン酸窒化薄膜、カーボン薄膜などを基板１００上に形成することができる。具体的には、アンモニア（ＮＨ3）ガスとモノシラン（ＳｉＨ4）ガスの混合ガスを用いて、基板１００上に窒化シリコン（ＳｉＮ）膜が形成される。或いは、モノシラン（ＳｉＨ4）ガスとＮ2Ｏガスの混合ガスを、又はＴＥＯＳガスと酸素ガスを用いて、基板１００上に酸化シリコン（ＳｉＯx）膜が形成される。
【００１８】
したがって、半導体製造装置１によって太陽電池の反射防止膜やパッシベーション膜などを形成できる。例えば、太陽電池の反射防止膜を形成する場合には、屈折率が１．９〜２．３、膜厚が７０〜１００ｎｍ程度のＳｉＮ膜などを基板１００上に形成する。
【００１９】
半導体製造装置１を用いた処理では、レシピ１１０に従って成膜装置１０１による基板１００の成膜処理が行われる。即ち、レシピ１１０に設定されたパラメータの設定値に基づいて成膜装置１０１の動作が規定される。パラメータを変更することにより、成膜装置１０１の処理能力を変動させることができる。通常、１つのレシピ１１０には複数のパラメータが設定されている。
【００２０】
図２に例示するように、レシピ１１０には各種のパラメータＰ１、Ｐ２、Ｐ３、・・・と、パラメータＰ１、Ｐ２、Ｐ３、・・・の設定値Ｂ１、Ｂ２、Ｂ３、・・・が規定されている。成膜装置１０１がプラズマＣＶＤ装置である場合、パラメータＰ１、Ｐ２、Ｐ３、・・・は、例えば基板１００の成膜処理の時間（以下において、単に「成膜時間」という。）や、プラズマの形成に使用される交流電源５０のパワー（以下において、「成膜パワー」という。）、基板１００の成膜処理時におけるチャンバー２０内の圧力（以下において、「成膜圧力」という。）、基板１００の成膜処理時にチャンバー２０内に導入される材料ガスの流量（以下において、「材料ガス流量」という。）などがある。
【００２１】
従来、半導体製造装置のレシピに規定されるパラメータの設定値は固定された値であることが一般的であり、常に一定のレシピに従って成膜処理が行われてきた。しかし、半導体製造装置１に使用されるレシピ１１０は、後述するように成膜処理によって変化する処理情報に基づいて変更される。以下に、レシピ１１０を変更する方法の例を説明する。
【００２２】
半導体製造装置１では、成膜処理時の成膜装置１０１に適用されるパラメータを設定するために、成膜処理によって変化する処理情報を情報取得装置１０２が取得する。例えば、カソード電極３０やサンプルホルダ１０の使用時間などが、情報取得装置１０２によってモニタされる。ここで「使用時間」とは、途中でメンテナンスされることなく成膜処理に使用された積算時間である。
【００２３】
パラメータ算出装置１０３は、これらの使用時間に基づき、事前に求めた検量線などを用いて、成膜装置１０１による成膜処理に使用されるパラメータの値を算出する。「検量線」は、処理情報と、基板１００に形成される膜の膜厚に影響を及ぼすパラメータとの関係を示し、例えばカソード電極３０の使用時間と成膜時間との関係などを示す。パラメータ算出装置１０３は、どの時点での成膜処理においても基板１００に形成される膜の膜厚が常に一定であるように、パラメータの値を算出する。
【００２４】
例えば、カソード電極３０の使用時間ｔｕの値を一定の数値Ａで割った値をメンテナンス直後の成膜時間Ｔ０に加算することにより、基板１００に形成される膜の膜厚を、メンテナンス直後と使用時間ｔｕ後とで同等にできることが事前に分かっているとする。その場合には、パラメータ算出装置１０３が、以下の式（１）を用いて使用時間ｔｕでの成膜時間Ｔ１を算出する：
Ｔ１＝Ｔ０＋ｔｕ／Ａ  ・・・（１）
レシピ変更装置１０４は、パラメータ算出装置１０３によって算出された新たな成膜時間Ｔ１を成膜処理に使用されるパラメータの値として、レシピ１１０に含まれるパラメータの値を変更する。そして、変更されたパラメータの値が設定されたレシピ１１０に従って、成膜装置１０１による成膜処理が行われる。
【００２５】
これにより、使用時間ｔｕ後のカソード電極３０の着膜状態における成膜レートでの基板１００の膜厚と、カソード電極３０に着膜がない場合の成膜レートでの膜厚とを同等にできる。つまり、成膜レートの変動による膜厚の差が成膜時間の調整によって抑制され、基板１００に形成される膜の膜厚を常に一定にすることができる。
【００２６】
また、サンプルホルダ１０の使用時間を用いても、カソード電極３０の使用時間を用いた場合と同様にして、レシピ１１０に含まれるパラメータの値を変更することができる。即ち、サンプルホルダ１０の使用時間とパラメータ（例えば、成膜時間）との関係を示す検量線を用いて、サンプルホルダ１０の使用時間に関わらず一定の膜厚であるように、パラメータを変更する。そして、変更されたパラメータの値が設定されたレシピ１１０に従って、成膜装置１０１による成膜処理が行われる。
【００２７】
なお、複数のサンプルホルダ１０が半導体製造装置１での処理に使用可能である。この場合、それぞれのサンプルホルダ１０の使用時間をそれぞれモニタすることにより、膜厚が常に一定であるように、使用するサンプルホルダ１０毎にパラメータが設定されたレシピ１１０が用意される。
【００２８】
図３を参照して、半導体製造装置１によって成膜処理を行う例を説明する。
【００２９】
先ず、ステップＳ１１において、サンプルホルダ１０に搭載された基板１００が、成膜装置１０１のチャンバー２０内に格納される。
【００３０】
次にステップＳ１２において、情報取得装置１０２が、成膜装置１０１に適用されるパラメータを設定するために、成膜処理によって変化する処理情報を取得する。例えば、カソード電極３０の使用時間が取得される。
【００３１】
ステップＳ１３において、パラメータ算出装置１０３が、処理情報を用いて成膜処理に使用されるパラメータの値を算出する。例えば、カソード電極３０の使用時間を用いて新たな成膜時間が算出される。そして、ステップＳ１４において、レシピ変更装置１０４が、算出されたパラメータの値を用いてレシピ１１０に含まれるパラメータの値を変更する。
【００３２】
その後、ステップＳ１５において、変更されたパラメータの値が設定されたレシピ１１０に従って、成膜装置１０１による基板１００の成膜処理が行われる。
【００３３】
上記では処理情報としてカソード電極３０の使用時間を使用する例を説明したが、サンプルホルダ１０の使用時間を処理情報として使用する場合も同様である。また、カソード電極３０やサンプルホルダ１０以外の、成膜処理によって堆積物が付着する器具の使用時間を処理情報として使用してもよい。
【００３４】
上記のように、半導体製造装置１では、モニタした各種の使用時間を入力データとする計算式などに基づいてパラメータを算出することにより、使用時間に応じたレシピ設定が行われる。その結果、基板１００に形成される膜の膜厚を使用時間に関わらず一定にすることができる。
【００３５】
また、基板１００に形成された膜の膜厚を処理情報として用いて、レシピ１１０を変更してもよい。例えば、半導体製造装置１の情報取得装置１０２が基板１００に形成された膜の膜厚を測定する測定装置であってもよい。ただし、情報取得装置１０２が膜厚の測定装置ではなく、他の測定方法によって測定された膜厚を処理情報として取得してもよい。
【００３６】
基板１００に形成された膜の膜厚の情報を取得することにより、その基板に膜を形成した時点での成膜レートを得ることができる。得られた成膜レートを用いて、常に一定の膜厚に膜が形成されるようにパラメータを変更可能である。これにより、膜厚の均一性を維持できる。例えば、成膜レートを一定に維持するために、成膜パワー、成膜圧力、材料ガス流量などのパラメータを変更してもよい。
【００３７】
図４を参照して、基板１００の膜厚を処理情報に用いてパラメータを変更する例を説明する。
【００３８】
先ず、ステップＳ２１において、情報取得装置１０２が、直前に成膜処理された基板１００に形成された膜の膜厚を処理情報として取得する。
【００３９】
次に、ステップＳ２２において、パラメータ算出装置１０３が、取得された膜厚の情報を用いて、新たな成膜処理に使用されるパラメータの値を算出する。例えば、成膜レートと成膜パワーとの関係式に基づいて、測定された膜厚の値によって得られる成膜レートを用いて成膜処理に適用される成膜パワーを算出する。このとき、新たな成膜処理によって形成される膜の膜厚が所定値になるように、成膜パワーが算出される。或いは、膜厚の測定により得られた成膜レートによって所定の膜厚が得られるように、新たな成膜時間を算出する。そして、ステップＳ２３において、レシピ変更装置１０４が、算出されたパラメータの値を用いて、レシピ１１０に含まれるパラメータの値を変更する。
【００４０】
ステップＳ２４において、成膜処理対象の新たな基板１００が搭載されたサンプルホルダ１０が、成膜装置１０１のチャンバー２０内に格納される。
【００４１】
その後、ステップＳ２５において、変更されたパラメータの値が設定されたレシピ１１０に従って成膜装置１０１による基板１００の成膜処理が行われる。
【００４２】
上記のように、基板１００に形成された膜の膜厚情報を取得することにより、新たな基板１００の成膜処理におけるレシピ１１０を変更し、均一な膜厚・膜質の膜を基板１００に形成することができる。例えば、成膜レートが常に一定であるように、成膜パワー、成膜圧力、材料ガス流量などを変更する。或いは、成膜レートの変動による膜厚の変化を抑制するように、成膜時間を変更する。
【００４３】
半導体製造装置１とは異なり、プラズマＣＶＤ装置のパラメータが常に同じ設定値であり、電極やサンプルホルダの着膜による成膜レートなどの経時変化に対応していない場合には、プラズマＣＶＤ装置を長期間使用した場合に成膜レートが低下する。このため、膜厚にばらつきが発生する。
【００４４】
しかし、本願発明の実施形態に係る半導体製造装置１では、成膜処理によって変化する処理情報を用いてパラメータの新たな設定値が自動算出される。そして、パラメータの設定値が算出された値に変更されたレシピ１１０に従って成膜処理が行われる。つまり、直前に行った成膜処理の結果として得られる処理情報を用いて、次の成膜処理におけるレシピ１１０が変更される。例えば、カソード電極３０やサンプルホルダ１０の使用時間、或いは基板１００に形成された膜の膜厚などの処理情報を用いて、成膜時間や、成膜パワー、成膜圧力、材料ガス流量などのパラメータが変更される。これらのパラメータを変更することによって、均一な膜を安定して基板１００上に形成することができる。したがって、例えば使用時間が長くなった場合などにも、基板１００に形成される膜の膜厚を常に一定に維持することができる。これにより、成膜装置１０１のメンテナンスの周期が延長され、装置稼働率が向上する。
【００４５】
装置稼働率の向上は、工場の生産性を上げるために非常に重要なファクターである。また、メンテナンスの周期を延長させることは、半導体製造装置の維持コスト削減に大きく寄与する。つまり、維持コストの削減と装置稼働率の向上とを同時に達成することができる。
【００４６】
以上に説明したように、半導体製造装置１によれば、メンテナンスを実施する周期が長く、且つ成膜レートの変動に起因する膜厚のばらつきを抑制できる。更に、メンテナンスなしで成膜装置１０１が稼動する期間が長いため、作業者にとって非常に使いやすい装置とすることができる。
【００４７】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００４８】
例えば、上記の実施形態の説明においては、成膜装置１０１がプラズマＣＶＤ法を採用する成膜装置である場合を例示的に説明したが、成膜装置１０１が蒸着法やスパッタ法を採用する成膜装置であってもよい。蒸着法やスパッタ法を採用する成膜装置の場合にも、処理情報として、基板１００に形成された膜の膜厚や、基板１００を搭載して成膜装置１０１に格納されるサンプルホルダの使用時間などを採用可能である。そして、処理情報を用いて変更されるパラメータとして、成膜処理の時間や、成膜レートに影響する各種のパラメータなどが採用される。
【００４９】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００５０】
１…半導体製造装置
１０…サンプルホルダ
２０…チャンバー
３０…カソード電極
４０…ガス供給装置
５０…交流電源
６０…排気装置
１００…基板
１０１…成膜装置
１０２…情報取得装置
１０３…パラメータ算出装置
１０４…レシピ変更装置
１１０…レシピ
【図１】
2014216408.tif 000003
【図２】
2014216408.tif 000004
【図３】
2014216408.tif 000005
【図４】
2014216408.tif 000006