(57)【要約】【課題】描画データを伝送するのに有利な描画装置を提供する。【解決手段】荷電粒子線で基板に描画を行う描画装置であって、複数のチャンネルを含み、前記複数のチャンネルを介して描画データを伝送する伝送部と、前記複数のチャンネルに対してそれぞれ設けられ、前記複数のチャンネルを介して伝送された前記描画データをそれぞれ記憶する複数の記憶部と、前記伝送部からの前記描画データの伝送開始時刻及び伝送レートの少なくとも一方を前記複数の記憶部のそれぞれに関して制御する制御部と、を有することを特徴とする描画装置を提供する。【選択図】図６
2014204012.tif 000002
【特許請求の範囲】
【請求項１】
荷電粒子線で基板に描画を行う描画装置であって、
複数のチャンネルを含み、前記複数のチャンネルを介して描画データを伝送する伝送部と、
前記複数のチャンネルに対してそれぞれ設けられ、前記複数のチャンネルを介して伝送された前記描画データをそれぞれ記憶する複数の記憶部と、
前記伝送部からの前記描画データの伝送開始時刻及び伝送レートの少なくとも一方を前記複数の記憶部のそれぞれに関して制御する制御部と、
を有することを特徴とする描画装置。
【請求項２】
前記制御部は、前記複数の記憶部のそれぞれに関する前記描画データの伝送時間及びデータ量の少なくとも一方に基づいて、前記伝送開始時刻及び前記伝送レートの少なくとも一方を前記複数の記憶部のそれぞれに関して決定する、ことを特徴とする請求項１に記載の描画装置。
【請求項３】
前記制御部は、前記複数の記憶部のそれぞれに関する前記描画データのデータ量、前記伝送開始時刻及び前記伝送レートに基づいて、前記複数の記憶部において複数の時刻のそれぞれで消費される消費電力を求め、該消費電力が基準を満たしているかを判断する、ことを特徴とする請求項１又は２に記載の描画装置。
【請求項４】
前記制御部は、前記消費電力が基準を満たしていないと判断した場合、前記消費電力が基準を満たすように、前記伝送開始時刻及び前記伝送レートの少なくとも一方を前記複数の記憶部のそれぞれに関して再決定する、ことを特徴とする請求項３に記載の描画装置。
【請求項５】
前記複数の記憶部は、前記複数のチャンネルのそれぞれに関して第１記憶部及び第２記憶部を含み、
前記制御部は、前記第１記憶部に記憶された前記描画データを読み出す動作と前記第２記憶部に前記描画データを記憶させる動作とが並行して行われる第１処理と、前記第２記憶部に記憶された前記描画データを読み出す動作と前記第１記憶部に前記描画データを記憶させる動作とが並行して行われる第２処理とが切り替わるように、前記第１記憶部及び前記第２記憶部の動作を制御する、ことを特徴とする請求項１乃至４のうちいずれか１項に記載の描画装置。
【請求項６】
前記複数の記憶部のそれぞれに記憶される前記描画データは、前記基板に描画すべきパターンの部分に対応する部分データである、ことを特徴とする請求項１乃至５のうちいずれか１項に記載の描画装置。
【請求項７】
複数の処理単位から構成され、前記描画データを生成する生成部を有し、
前記部分データは、前記複数の処理単位のうちの１つに対応している、ことを特徴とする請求項６に記載の描画装置。
【請求項８】
前記描画データは、ベクタデータである、ことを特徴とする請求項１乃至７のうちいずれか１項に記載の描画装置。
【請求項９】
請求項１乃至８のうちいずれか１項に記載の描画装置を用いて基板に描画を行う工程と、
前記工程で描画を行われた前記基板を現像する工程と、
を有することを特徴とする物品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、描画装置、及び物品の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路においては、高集積化に向けてパターン（回路）の線幅の微細化が進んでいる。このような微細なパターンを形成するために、電子線などの荷電粒子線を用いた描画装置が開発されている。
【０００３】
ある種の描画装置は、荷電粒子源から放射される荷電粒子線をアパーチャアレイで複数の荷電粒子線に分割し、荷電粒子光学系を介して、基板上で数ナノメートルの微小なスポット径を有する荷電粒子線を形成する。基板に照射される複数の荷電粒子線は、偏向器によって一括して偏向制御される。また、複数の荷電粒子線のそれぞれは、描画データに基づいて、ブランキング偏向器によってオン・オフ制御される。
【０００４】
描画装置では、パターンが形成されたマスク（レチクル）に代わり、描画すべきパターンに対応する描画データを記憶装置に記憶（保持）しておく必要がある。従って、パターンの線幅の微細化に伴って、描画データのデータ量（処理量）は飛躍的に増大していく傾向にある。このような膨大なデータを効率よく処理するために、２系統のバッファメモリを有するデータ処理系が提案されている（特許文献１参照）。かかるデータ処理系では、一方のメモリからデータを読み出す（即ち、描画を行う）工程と、データ（次の描画のためのデータ）を他方のメモリに書き込む（記憶する）工程と、を並列に実行している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−６３８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
描画データのデータ量が増大していくという課題に対しては、描画データをビットマップデータからベクタデータに変換してデータ量を削減したり、データを圧縮してメモリに記憶したりすることなどが考えられる。しかしながら、描画パターンには疎密があるため、描画データを伝送するチャンネルのデータ量にはばらつきが生じることになる。
【０００７】
一方、全てのメモリに対して同じタイミングでデータを書き込む構成をとる場合、各チャンネル間でのデータ量のばらつきが大きくなると、メモリへのデータの伝送（書き込み）を一定期間内に完了することができない可能性がある。また、全てのメモリにデータを書き込む場合にメモリの消費電力が増大する（ピークに達する）ところ、このような消費電力に応じて大型の電源を設置することは、コストアップや設置面積の増大につながってしまう。更に、消費電力の増大はノイズの増大を招くため、電気回路などの誤作動の原因となる可能性がある。
【０００８】
本発明は、このような従来技術の課題に鑑みてなされ、描画データを伝送するのに有利な描画装置を提供することを例示的目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一側面としての描画装置は、荷電粒子線で基板に描画を行う描画装置であって、複数のチャンネルを含み、前記複数のチャンネルを介して描画データを伝送する伝送部と、前記複数のチャンネルに対してそれぞれ設けられ、前記複数のチャンネルを介して伝送された前記描画データをそれぞれ記憶する複数の記憶部と、前記伝送部からの前記描画データの伝送開始時刻及び伝送レートの少なくとも一方を前記複数の記憶部のそれぞれに関して制御する制御部と、を有することを特徴とする。
【００１０】
本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。
【発明の効果】
【００１１】
本発明によれば、例えば、描画データを伝送するのに有利な描画装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一側面としての描画装置の構成を示す概略図である。
【図２】図１に示す描画装置のデータ処理系を示す概略ブロック図である。
【図３】図１に示す描画装置の主制御部を示す概略ブロック図である。
【図４】図２に示すデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。
【図５】図２に示すデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。
【図６】第１の実施形態におけるデータ処理系を示す概略ブロック図である。
【図７】第１の実施形態におけるデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。
【図８】第２の実施形態におけるデータ処理系を示す概略ブロック図である。
【図９】第２の実施形態におけるデータ処理系の動作を説明するためのフローチャートである。
【図１０】第２の実施形態におけるデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。
【図１１】図１に示す描画装置の描画データ生成部の全体的な構成の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
【００１４】
図１は、本発明の一側面としての描画装置（リソグラフィ装置）１００の構成を示す概略図である。描画装置１００は、荷電粒子線で基板に描画を行う描画装置である。描画装置１００は、本実施形態では、複数の荷電粒子線を用いて基板にパターンを描画するマルチ荷電粒子線方式の描画装置として具現化される。ここで、荷電粒子線は、電子線に限定されるものではなく、例えば、イオンビームなどであってもよい。
【００１５】
描画装置１００は、荷電粒子源１と、コリメーターレンズ３と、アパーチャアレイ６と、静電レンズ７と、ブランキング偏向器８と、ブランキングアパーチャ９と、偏向器１０と、静電レンズ１１とを有する。また、描画装置１００は、基板ステージ１３と、主制御部１４と、描画データ生成部１７と、ブランキング制御部１８とを有する。コリメーターレンズ３、アパーチャアレイ６、静電レンズ７、ブランキング偏向器８、ブランキングアパーチャ９、偏向器１０及び静電レンズ１１は、カラム５の内部に配置され、荷電粒子光学系を構成する。
【００１６】
荷電粒子源１は、クロスオーバ２を形成する。クロスオーバ像２から発散した荷電粒子線は、コリメーターレンズ３介して、略平行な荷電粒子線に変換され、荷電粒子光学系を構成するアパーチャアレイ６に入射する。アパーチャアレイ６は、マトリクス状に配列された複数の円形形状の開口を有し、コリメーターレンズ３を通過した荷電粒子線を複数の荷電粒子線に分割する。
【００１７】
アパーチャアレイ６を通過した荷電粒子線は、円形形状の開口をそれぞれ有する複数の電極板（例えば、３つの電極板）で構成された静電レンズ７に入射する。静電レンズ７を通過した荷電粒子線が最初にクロスオーバを形成する位置には、マトリクス状に配列された複数の微小開口を有するブランキングアパーチャ９が配置されている。
【００１８】
ブランキング偏向器８は、ブランキング制御部１８の制御下において、ブランキングアパーチャ９と協同して、ブランキング動作（基板１２への荷電粒子線の照射又は非照射の切り替え）を行う。ブランキング制御部１８は、描画データ生成部１７で生成された描画データに基づいて、ブランキング偏向器８を制御する。
【００１９】
ブランキングアパーチャ９を通過した荷電粒子線は、静電レンズ１１によって結像され、基板ステージ１３に保持された基板１２の上にクロスオーバ２に相当する像を形成する。この際、ブランキングアパーチャ９を通過した荷電粒子線は、ブランキングアパーチャ９と静電レンズ１１との間に配置された偏向器１０によって偏向される（即ち、基板１２の上に形成された像が偏向される）。
【００２０】
主制御部１４は、ＣＰＵやメモリなどを含み、描画装置１００の全体（動作）を制御する。例えば、主制御部１４は、基板１２にパターンを描画する際に、基板１２を保持する基板ステージ１３をＸ軸方向に連続的に移動させる。そして、主制御部１４は、ブランキング制御部１８を介して、ブランキング偏向８及びブランキングアパーチャ９によって荷電粒子線をブランキングしながら、基板１２の上に形成された像を偏向器１０でＹ軸方向に偏向する。これにより、基板１２の上にパターンが描画される。
【００２１】
図２は、描画装置１００のデータ処理系を示す概略ブロック図である。描画データ伝送部２５のチャンネル（伝送路又は通信路）ごとに割り当てられた描画データ（ｄａｔａ１、ｄａｔａ２、ｄａｔａ３、ｄａｔａ４）は、主制御部１４から描画データ分配部２２に伝送され、データ記憶部２４にそれぞれ記憶される。ここで、描画データとは、基板に描画すべきパターンに対応するベクタデータである。描画データを交換する（切り替える）データ交換時刻Ｔｍが主制御部１４から設定部２１に供給されると、設定部２１によって描画データの伝送開始時刻Ｔｓ及び伝送レートＴｒが描画データ伝送部２５に設定され、描画データの伝送が開始される。データ記憶部２４に記憶された各描画データは、描画データ伝送部２５によって、チャンネルＣ１乃至Ｃ４のそれぞれを介して、描画データ発生部２３に伝送される。描画データ発生部２３は、チャンネルＣ１乃至Ｃ４のそれぞれに対して、描画データをそれぞれ記憶する第１記憶部２６及び第２記憶部２７と、第１記憶部２６及び第２記憶部２７のそれぞれを制御する記憶制御部２８と、描画演算部２９とを含む。記憶制御部２８によって第１記憶部２６又は第２記憶部２７から読み出された描画データは、描画演算部２９において各種補正演算が施されてブランキング制御部１８に伝送される。
【００２２】
図３は、描画装置１００の主制御部１４を示す概略ブロック図である。主制御部１４は、描画装置１００で用いる複数の描画データ、及び、描画処理の手順や各種補正パラメータを記述したレシピなどを管理する機能を有し、データサーバとしての機能を有する。描画データ３１には、描画データを交換するデータ交換時刻Ｔｍと、チャンネルＣ１乃至Ｃ４のそれぞれに割り当てる描画データｄａｔａとが含まれる。例えば、図３では、主制御部１４は、描画データ３１として、描画データＡ、描画データＢ及び描画データＣを管理している。描画データＡは、データ交換時刻Ｔｍ１と、描画データ（基板に描画すべきパターンの部分に対応する部分データ）ｄａｔａ１乃至ｄａｔａ４とを含む。また、描画データＢは、データ交換時刻Ｔｍ２と、描画データ（基板に描画すべきパターンの部分に対応する部分データ）ｄａｔａ５乃至ｄａｔａ８とを含む。また、描画データＣは、データ交換時刻Ｔｍ３と、描画データ（基板に描画すべきパターンの部分に対応する部分データ）ｄａｔａ９乃至ｄａｔａ１２とを含む。但し、主制御部１４で管理可能な描画データの数は３つに限定されるものではない。セレクタ３２は、描画データＡ、描画データＢ及び描画データＣから、描画装置で用いる描画データを選択する。セレクタ３２で選択された描画データに含まれるデータ交換時刻Ｔｍ及び描画データｄａｔａのそれぞれは、データ交換時刻送信部３３及び描画データ送信部３４を介して、描画データ生成部１７に送信（供給）される。
【００２３】
図４は、図２に示すデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。図４において、斜線部は、記憶制御部２８が第１記憶部２６又は第２記憶部２７への描画データの書き込み（ｗｒｉｔｅ）を行っている状態を示している。また、白抜き部は、記憶制御部２８が第１記憶部２６又は第２記憶部２７から描画データの読み出し（ｒｅａｄ）を行っている状態を示している。描画データは、データ交換時刻Ｔｍ１までに、チャンネルＣ１乃至Ｃ４のそれぞれに対応する第１記憶部２６に伝送されて記憶されているものとする。
【００２４】
図４を参照するに、データ交換時刻Ｔｍ１において、記憶制御部２８が第１記憶部２６から描画データを読み出し、描画演算部２９で各種補正演算を施した描画データをブランキング制御部１８に伝送することで、描画が開始される。次いで、データ交換時刻Ｔｍ２が設定部２１に供給され、伝送レートＴｒ１及び第２記憶部２７への描画データの伝送開始時刻Ｔｓ１が設定される。描画パターンの疎密に応じて、チャンネルごとに描画データのデータ量が異なるため、例えば、描画データＡに含まれる描画データｄａｔａ４のようにデータ量が大きい場合、データ交換時刻Ｔｍ２までに伝送を終了することができないことがある。
【００２５】
このようなことを回避するために、描画データの伝送開始時刻Ｔｓ２をデータ交換時刻Ｔｍ２に近づけることが考えられる。但し、例えば、描画データＢに含まれる描画データｄａｔａ６のようにデータ量が極端に大きい場合には、待ち時間Δｔ２をゼロに設定しても、データ交換時刻Ｔｍ３までに伝送を終了することができない可能性がある。また、データ交換時刻Ｔｍ３までに伝送が終了したとしても、以下に説明するような新たな課題が生じてしまう。
【００２６】
図５は、図２に示すデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。図５を参照するに、データ交換時刻Ｔｍ１において、第１記憶部２６から描画データを読み出して描画が開始される。また、データ伝送開始時刻Ｔｓ１において、第２記憶部２７への描画データの書き込みが開始される。この際、第１記憶部２６からの描画データの読み出しに要する消費電力Ｐｒｅａｄに、第２記憶部２７への描画データの書き込みに要する消費電力Ｐｗｒｉｔｅが加算されることになる。従って、図５に示すように、データ伝送開始時刻Ｔｓ１での消費電力が増大してしまう。換言すれば、データ伝送開始時刻Ｔｓ１において、消費電力がピーク（ピーク電力）となる。このような消費電力（ピーク電力）に応じて大型の電源を設置することは、描画装置１００のコストアップや設置面積の増大につながってしまう。また、消費電力の増大はノイズの発生を招くため、電気回路などの誤作動の原因となる可能性がある。
【００２７】
そこで、描画装置１００では、データ処理系を以下の各実施形態で説明するように構成することで、基板に描画すべきパターンに対応する描画データを伝送するのに有利な描画装置を実現している。
【００２８】
＜第１の実施形態＞
図６は、本発明の第１の実施形態における描画装置１００のデータ処理系を示す概略ブロック図である。ここでは、描画データ伝送部２５が、描画データを伝送するチャンネルとして、４つのチャンネルＣ１乃至Ｃ４を含む場合を例に説明するが、これに限定されるものではない。
【００２９】
描画データ伝送部２５のチャンネルごとに割り当てられた描画データ（ｄａｔａ１、ｄａｔａ２、ｄａｔａ３、ｄａｔａ４）は、主制御部１４から描画データ分配部２２に伝送され、データ記憶部２４にそれぞれ記憶される。データ記憶部２４は、一般的に、大容量を有するハードディスクドライブなどで構成される。
【００３０】
設定部２１は、本実施形態では、描画データ伝送部２５及び記憶制御部２８のそれぞれに対して、描画データの伝送開始時刻Ｔｓ及び伝送レートＴｒのそれぞれを独立して設定することができるように構成されている。また、設定部２１には、チャンネルごとの描画データのデータ量Ｄｎ、及び、描画データを交換する（切り替える）データ交換時刻Ｔｍが主制御部１４から供給される。
【００３１】
設定部２１は、データ交換時刻Ｔｍまでに、全てのチャンネルＣ１乃至Ｃ２において描画データの伝送が終了するように、チャンネルごとに、伝送開始時刻Ｔｓ及び伝送レートＴｒを決定して設定する。換言すれば、設定部２１は、描画データ伝送部２５が第１記憶部２６及び第２記憶部２７のそれぞれに対して描画データを伝送するときの伝送開始時刻Ｔｓ及び伝送レートＴｒの少なくとも一方を、チャンネルごとに独立して制御する。但し、設定部２１は、主制御部１４に含まれていてもよい（即ち、主制御部１４が設定部２１の機能を実現してもよい）。なお、描画データの伝送とは、第１記憶部２６又は第２記憶部２７への描画データの書き込みも含むものとする。
【００３２】
データ記憶部２４に記憶された各描画データは、描画データ伝送部２５によって描画データ発生部２３に伝送される。本実施形態では、描画データ発生部２３には、２つのチャンネルが備えられている。描画データ発生部２３は、チャンネルＣ１乃至Ｃ４のそれぞれに対して、描画データをそれぞれ記憶する第１記憶部２６及び第２記憶部２７と、第１記憶部２６及び第２記憶部２７のそれぞれを制御する記憶制御部２８と、描画演算部２９とを含む。第１記憶部２６及び第２記憶部２７は、高速な読み出しが必要となるため、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）などで構成される。記憶制御部２８によって第１記憶部２６又は第２記憶部２７から読み出された描画データは、描画演算部２９において各種補正演算が施されてブランキング制御部１８に伝送される。
【００３３】
図７は、第１の実施形態におけるデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。図７において、斜線部は、記憶制御部２８が第１記憶部２６又は第２記憶部２７への描画データの書き込み（ｗｒｉｔｅ）を行っている状態を示している。また、白抜き部は、記憶制御部２８が第１記憶部２６又は第２記憶部２７から描画データの読み出し（ｒｅａｄ）を行っている状態を示している。描画データの伝送の一例として、ここでは、描画データ発生部２３の単位で描画データを伝送する場合について説明する。
【００３４】
データ交換時刻Ｔｍ１からデータ交換時刻Ｔｍ２までの期間では、第１記憶部２６及び第２記憶部２７に対して、同一の伝送レートＴｒ１で描画データの書き込みが行われるものとする。描画データの伝送開始時刻は、Ｔｓ１及びＴｓ２の２つとし、描画データ発生部２３の単位で伝送する。伝送開始時刻Ｔｓ１では、チャンネルＣ１及びＣ２を介して描画データを伝送し、伝送開始時刻Ｔｓ２では、チャンネルＣ３及びＣ４を介して描画データを伝送する。
【００３５】
データ交換時刻Ｔｍ２からデータ交換時刻Ｔｍ３までの期間では、描画データＢの各チャンネルのデータ量Ｄｎが設定部２１に予め供給されているため、ｄａｔａ６のデータ量が大きいことがわかる。そこで、設定部２１は、描画データＢに含まれる描画データｄａｔａ６のデータ量に基づいて、データ交換時刻Ｔｍ３までに描画データの伝送が終了するように、伝送開始時刻Ｔｓ３及び伝送レートＴｒ６を決定する。換言すれば、設定部２１は、チャンネルごとの描画データの伝送時間、及び、チャンネルごとの描画データのデータ量に基づいて、伝送開始時刻Ｔｓ及び伝送レートＴｒの少なくとも一方を、チャンネルごとに決定する。
【００３６】
このように、本実施形態によれば、チャンネルごとのデータ量に応じて、伝送開始時刻Ｔｓ及び伝送レートＴｒを設定することができる。従って、各チャンネル間で描画データのデータ量のばらつきがあっても、第１記憶部２６又は第２記憶部２７への描画データの伝送を一定期間内に終了させることができる。
【００３７】
＜第２の実施形態＞
図８は、本発明の第２の実施形態における描画装置１００のデータ処理系を示す概略ブロック図である。本実施形態では、図６に示す第１の実施形態におけるデータ処理系に対して、電力算出部３０を更に有する。電力算出部３０は、設定部２１から伝送されるチャンネルごとのデータ量Ｄｎ、伝送開始時刻Ｔｓ及び伝送レートＴｒに基づいて、第１記憶部２６及び第２記憶部２７のそれぞれにおいて複数の時刻のそれぞれで消費される消費電力Ｐｔを算出する。第１記憶部２６及び第２記憶部２７がＤＲＡＭで構成されている場合、伝送レート（動作クロック）が決定されれば、データシートから消費電流及び印加電圧が求められる。データ量Ｄｎ及び伝送レートＴｒから描画データの伝送に要する時間を求めることができるため、伝送開始時刻Ｔｓを考慮すれば、第１記憶部２６及び第２記憶部２７のそれぞれの各時刻における消費電力Ｐｔを算出することができる。なお、消費電流に関しては、ＤＲＡＭで構成された第１記憶部２６及び第２記憶部２７のそれぞれで消費される電流を電流計などで直接計測してもよい。また、設定部２１及び電力算出部３０は、主制御部１４に含まれていてもよい（即ち、主制御部１４が設定部２１及び電力算出部３０の機能を実現してもよい）。
【００３８】
図９は、第２の実施形態におけるデータ処理系の動作を説明するためのフローチャートである。Ｓ９０２において、設定部２１に対して、主制御部１４からデータ交換時刻Ｔｍが伝送され、描画データ分配部２２からチャンネルごとのデータ量Ｄｎが伝送される。
【００３９】
Ｓ９０４において、設定部２１は、データ記憶部２４を描画データの伝送単位で複数のグループに分割し、次のデータ交換時刻Ｔｍまでに各チャンネルにおける描画データの伝送が終了するように、伝送開始時刻Ｔｓ及び伝送レートＴｒを決定する。
【００４０】
Ｓ９０６において、電力算出部３０は、Ｓ９０４で決定された伝送開始時刻Ｔｓ及び伝送レートＴｒと、チャンネルごとのデータ量Ｄｎとに基づいて、第１記憶部２６及び第２記憶部２７のそれぞれの各時刻における消費電力Ｐｔを算出する。
【００４１】
Ｓ９０８において、設定部２１は、Ｓ９０６で算出された消費電力Ｐｔのピークが基準値以下であるか（即ち、基準を満たしているか）どうかを判断する。消費電力Ｐｔのピークが基準値を超えている場合には、Ｓ９０４に移行して、伝送開始時刻Ｔｓ及び伝送レートＴｒを再決定する。かかるループは、消費電力Ｐｔのピークが基準値以下になるまで繰り返される。一方、消費電力Ｐｔのピークが基準値以下である場合には、Ｓ９１０に移行する。
【００４２】
Ｓ９１０において、設定部２１は、描画データ伝送部２５及び記憶制御部２８のそれぞれに対して、Ｓ９０４で決定された伝送開始時刻Ｔｓ及び伝送レートＴｒを設定する。
【００４３】
Ｓ９１２において、描画データ伝送部２５は、Ｓ９１０で設定された伝送開始時刻Ｔｓ及び伝送レートＴｒに基づいて、チャンネルＣ１乃至Ｃ４のそれぞれを介して、描画データを伝送する。また、記憶制御部２８は、伝送された描画データを第１記憶部２６又は第２記憶部２７に記憶させる。
【００４４】
図１０は、第２の実施形態におけるデータ処理系による描画データの伝送のタイミングチャートの一例を示す図である。本意実施形態では、電力算出部３０で算出された消費電力Ｐｔに基づいて最適化された伝送開始時刻Ｔｓ及び伝送レートＴｒがチャンネルごとに設定されている。
【００４５】
例えば、描画データＡでは、第２記憶部２７への描画データの書き込みをチャンネルごとに全て時分割で直列に処理を行えば、単位時間あたりのデータ処理を平準化することができる。この際、第１記憶部２６からの描画データの読み出しに要する消費電力Ｐｒｅａｄに、第２記憶部２７への描画データの書き込みに要する消費電力Ｐｗｒｉｔｅが加算される。但し、消費電力Ｐｔのピークが基準値以下となるように設定されているため、消費電力Ｐｔのピークが立つこともなく、消費電力Ｐｔを下げることができる。また、描画データＢに関しては、描画データｄａｔａ６の伝送と、描画データｄａｔａ５、ｄａｔａ７及びｄａｔａ８の伝送とを並列処理することも可能である。この場合にも、データ処理を平準化することができ、消費電力Ｐｔのピーク値を低減することができる。
【００４６】
また、記憶制御部２８は、描画データの記憶に関する第１処理と、第２処理とが、基板に描画すべき１つのパターンに対応する描画データの伝送が終了するタイミングで切り替わるように、第１記憶部２６及び第２記憶部２７の動作を制御する。ここで、第１処理とは、第１記憶部２６に記憶された描画データを読み出す動作と第２記憶部２７に描画データを記憶させる動作とが並行して行われる処理である。また、第２処理とは、第２記憶部２７に記憶された描画データを読み出す動作と第１記憶部２６に描画データを記憶させる動作とが並行して行われる処理である。
【００４７】
図１１は、描画データ生成部１７の全体的な構成の一例を示す図である。描画データ発生部２３はプリント基板などに搭載され、描画データ発生部２３を搭載したプリント基板などがサブラック３５に実装される。プリント基板の枚数は、ブランキング制御部１８の回路規模に応じて異なり、サブラック３５には、複数枚のプリント基板が実装されることが多い。また、設定部２１、描画データ分配部２２及び電力算出部３０も同様にプリント基板に搭載され、同じサブラック３５に実装される。ラック３６には、複数のサブラック３５が実装され、複数のラック３６によって描画データ生成部１７が構成される。図９に示すＳ９０４における描画データを分割する分割単位（即ち、基板に描画すべき１つのパターンに対応する描画データの処理単位）としては、プリント基板単位、サブラック単位又はラック単位などが考えられる。なお、描画データの分割単位（伝送単位）を細分化して時分割処理を行えば、消費電力Ｐｔを下げることができるが、伝送開始時刻Ｔｓの管理が煩雑になる。
【００４８】
このように、描画装置１００は、基板に描画すべきパターンに対応する描画データを伝送するのに有利であるため、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。物品の製造方法は、基板に塗布された感光剤に描画装置１００を用いて潜像パターンを形成する工程（基板に描画を行う工程）と、かかる工程で潜像パターンを形成された基板を現像する工程（描画を行われた基板を現像する工程）とを含む。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含みうる。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。
【００４９】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
【図１】
2014204012.tif 000003
【図２】
2014204012.tif 000004
【図３】
2014204012.tif 000005
【図４】
2014204012.tif 000006
【図５】
2014204012.tif 000007
【図６】
2014204012.tif 000008
【図７】
2014204012.tif 000009
【図８】
2014204012.tif 000010
【図９】
2014204012.tif 000011
【図１０】
2014204012.tif 000012
【図１１】
2014204012.tif 000013