(57)【要約】【課題】監視対象となる信号の数をむやみに増やすことなく、ハーフブリッジ回路に関する異常を検出する。【解決手段】信号生成回路４は、制御回路３から相補的に駆動される２つのスイッチング素子を備えたハーフブリッジ回路２に与えられるＰＷＭ信号に基づいて監視信号を生成する。監視信号は、２つのＰＷＭ信号の双方がオフ駆動状態を表す期間にあってはハイレベルになり、２つのＰＷＭ信号の少なくとも一方がオン駆動状態を表す期間にあってはロウレベルになる信号である。異常検出回路５は、監視信号の所定期間内におけるエッジ回数に基づいて２つのスイッチング素子のスイッチング動作に関する異常を検出する。異常検出回路５は、監視信号のパルス幅に基づいてデッドタイムに関する異常を検出する。【選択図】図１
2014239571.tif 000002
【特許請求の範囲】
【請求項１】
双方がオフとなるデッドタイムが設けられた上で相補的に駆動される２つのスイッチング素子（２９UU〜２９WL、７２Ｕ、７２Ｌ）を備えたハーフブリッジ回路（２、３０Ｕ〜３０Ｗ、７６、１１１）の動作を監視する監視回路（１、１６、６８、１０１、１１２、１１４）であって、
前記２つのスイッチング素子の駆動状態を表す２つの駆動状態信号に基づいて監視信号を生成する信号生成回路（４、３１Ｕ〜３１Ｗ、７８、１０２、１１３、１１５）と、
前記監視信号に基づいて前記ハーフブリッジ回路に関する異常を検出する異常検出回路（５、３２、７９）と、
を備え、
前記信号生成回路は、前記２つの駆動状態信号の双方がオフ駆動状態を表す期間にあっては前記監視信号を第１レベルにし、前記２つの駆動状態信号の少なくとも一方がオン駆動状態を表す期間にあっては前記監視信号を前記第１レベルとは異なる第２レベルにし、
前記異常検出回路は、前記監視信号の所定期間内におけるエッジ回数に基づいて前記２つのスイッチング素子のスイッチング動作に関する異常を検出するとともに、前記監視信号のパルス幅に基づいて前記デッドタイムに関する異常を検出することを特徴とする監視回路。
【請求項２】
前記２つのスイッチング素子を駆動するための駆動信号を生成する制御回路および前記ハーフブリッジ回路において、比較的高い電圧で動作する高圧部と比較的低い電圧で動作する低圧部とは電気的に絶縁されており、
前記駆動状態信号は、前記低圧部の信号であることを特徴とする請求項１に記載の監視回路。
【請求項３】
前記２つのスイッチング素子を駆動するための駆動信号を生成する制御回路および前記ハーフブリッジ回路において、比較的高い電圧で動作する高圧部と比較的低い電圧で動作する低圧部とは電気的に絶縁されており、
前記駆動状態信号は、前記高圧部の信号であることを特徴とする請求項１に記載の監視回路。
【請求項４】
前記２つのスイッチング素子を駆動するための駆動信号を生成する制御回路および前記異常検出回路と、前記ハーフブリッジ回路および前記信号生成回路とは、互いに別々のプリント配線板（９２、９３）に実装されているとともに、基板間コネクタ（９４）を介して配線されており、
前記駆動状態信号は、前記ハーフブリッジ回路が実装されるプリント配線板上の信号であることを特徴とする請求項１から３のいずれか一項に記載の監視回路。
【請求項５】
前記２つの駆動状態信号は、ハイレベルであるときに前記スイッチング素子がオン状態であることを表すとともに、ロウレベルであるときにオフ状態であることを表す論理信号であり、
前記信号生成回路（４、３１Ｕ〜３１Ｗ、７８、１０２）は、前記２つの駆動状態信号の論理和を演算するＯＲ回路またはＮＯＲ回路として構成されていることを特徴とする請求項１から４のいずれか一項に記載の監視回路。
【請求項６】
前記２つの駆動状態信号は、ハイレベルであるときに前記スイッチング素子がオフ状態であることを表すとともに、ロウレベルであるときにオン状態であることを表す論理信号であり、
前記信号生成回路（３１Ｕ〜３１Ｗ、７８、１１３、１１５）は、前記２つの駆動状態信号の論理積を演算するＡＮＤ回路またはＮＡＮＤ回路として構成されていることを特徴とする請求項１から４のいずれか一項に記載の監視回路。
【請求項７】
前記監視信号が前記第１レベルである期間に基づいて前記デッドタイムの計測を行い、その計測結果を元に前記２つのスイッチング素子を駆動するための駆動信号を補正するデッドタイム補正手段を備えていることを特徴とする請求項１から６のいずれか一項に記載の監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方がオフとなるデッドタイムが設けられた上で相補的に駆動される２つのスイッチング素子を備えたハーフブリッジ回路の動作を監視する監視回路に関する。
【背景技術】
【０００２】
例えば、インバータ、同期整流型のＤＣ／ＤＣコンバータなどには、直列に接続された２つのスイッチング素子からなるハーフブリッジ回路が用いられる。この場合、２つのスイッチング素子は、双方がオフとなる期間（デッドタイムと称す）が設けられた上で、相補的に駆動される。従来から、このようなハーフブリッジ回路の動作を監視するための技術が種々考案されている。
【０００３】
例えば、２つのスイッチング素子を駆動するためのＰＷＭ信号のうち、一方のＰＷＭ信号と、他方のＰＷＭ信号を積分回路により遅延させた信号との論理和を取り、その論理和を表す信号に基づいて、デッドタイムが確保できない異常（上下アーム短絡異常）の検知を行うといった技術がある（例えば、特許文献１参照）。また、全てのスイッチング素子を駆動するためのＰＷＭ信号をマイクロコンピュータ（以下、マイコンと省略する）などに入力して監視を行うことにより、全てのスイッチング素子のスイッチング状態が正常であるか否かの監視を行う技術もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３５９６３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した従来技術のうち、前者の技術では、ＰＷＭ信号が正常であるか否か、つまりスイッチング素子によるスイッチング動作が正常に行われているか否かを監視することができない。一方、後者の技術では、監視対象となるハーフブリッジ回路の数の２倍の数の信号を監視する必要があるため、監視対象が増えるほど信号の配線が非常に煩雑になるなどの問題が生じる。さらに、例えば監視対象となる信号が比較的高い電圧で動作する高圧部の信号である場合には、その信号の数に応じた絶縁素子が必要になるため、コスト高になるといった問題も生じる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、監視対象となる信号の数をむやみに増やすことなく、ハーフブリッジ回路に関する異常を検出することができる監視回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載した監視回路は、双方がオフとなるデッドタイムが設けられた上で相補的に駆動される２つのスイッチング素子を備えたハーフブリッジ回路の動作を監視する。監視回路は、信号合成回路および異常検出回路を備えている。信号合成回路は、２つのスイッチング素子の駆動状態を表す２つの駆動状態信号に基づいて監視信号を生成する。監視信号は、２つの駆動状態信号の双方がオフ駆動状態を表す期間にあっては第１レベルになる。また、監視信号は、２つの駆動状態信号の少なくとも一方がオン駆動状態を表す期間にあっては第１レベルとは異なる第２レベルになる。
【０００８】
このようにして生成される監視信号は、ハーフブリッジ回路に関する異常の発生有無および異常の種類に応じて、次のように変化する。すなわち、ハーフブリッジ回路に関する異常が生じていない場合、監視信号が第１レベルになる期間は、所望するデッドタイムと同等となる。これに対し、デッドタイムに関する異常が生じている場合、監視信号が第１レベルになる期間は、所望するデッドタイムとは異なる期間となる。
【０００９】
また、スイッチング動作に関する異常が生じている場合、監視信号は次のような信号となる。スイッチング動作に関する異常としては、一方または双方のスイッチング素子がオン状態に固定される短絡故障、一方または双方のスイッチング素子がオフ状態に固定されるオープン故障などが挙げられる。このような異常が生じている場合、監視信号が第１レベルになる期間は、所望するデッドタイムと同等にはならない。また、このような異常が生じている場合、所定期間内において監視信号が変化する回数は、異常が生じていない場合に比べて少なくなる。
【００１０】
このような点に着目し、異常検出回路は、監視信号に基づいて、次のようにハーフブリッジ回路に関する異常を検出する。すなわち、異常検出回路は、監視信号の所定期間内におけるエッジ回数に基づいて２つのスイッチング素子のスイッチング動作に関する異常を検出する。前述したように、スイッチングに関する異常が生じると、所定期間内において監視信号が変化する回数が減少する傾向がある。そのため、異常検出回路は、上記手法により、確実にスイッチング動作に関する異常を検出することができる。
【００１１】
また、異常検出回路は、監視信号のパルス幅に基づいてデッドタイムに関する異常を検出する。前述したように、デッドタイムに関する異常が生じると、監視信号が第１レベルになる期間は所望するデッドタイムと同等にはならない。そのため、異常検出回路は、上記手法により、確実にデッドタイムに関する異常を検出することができる。このように、本手段によれば、監視対象となる信号をむやみに増やすことなく、ハーフブリッジ回路におけるデッドタイムに関する異常およびスイッチング動作に関する異常の両方を精度良く検出することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態を示すもので、監視回路の構成を概略的に示す図
【図２】正常時におけるＰＷＭ信号および監視信号を示す図
【図３】スイッチング動作に関する異常が発生した場合における図２相当図
【図４】デッドタイムに関する異常が発生した場合における図２相当図
【図５】スイッチング異常判定処理の内容を示すフローチャート
【図６】デッドタイム異常判定処理の内容を示すフローチャート
【図７】監視回路をモータ駆動システムに適用した第１構成例を示す図
【図８】監視回路をモータ駆動システムに適用した第２構成例を示す図
【図９】監視回路をモータ駆動システムに適用した第３構成例を示す図
【図１０】監視回路をＤＣ／ＤＣコンバータシステムに適用した第１構成例を示す図
【図１１】監視回路をＤＣ／ＤＣコンバータシステムに適用した第２構成例を示す図
【図１２】監視回路をＤＣ／ＤＣコンバータシステムに適用した第３構成例を示す図
【図１３】制御系と駆動系とが互いに別々のプリント配線板に実装される態様を示す図
【図１４】従来技術を示す図１３相当図
【図１５】第２の実施形態を示す図１相当図
【図１６】図２相当図
【図１７】図３相当図
【図１８】図４相当図
【図１９】図１相当図
【図２０】図１相当図
【図２１】第３の実施形態を示すもので、エッジ処理の内容を示すフローチャート
【図２２】第４の実施形態を示すもので、デッドタイム取得処理の内容を示すフローチャート
【図２３】デッドタイム判定処理の内容を示すフローチャート
【発明を実施するための形態】
【００１３】
以下、監視回路の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図１４を参照して説明する。
図１に示す監視回路１は、ハーフブリッジ回路２の動作を監視する。ハーフブリッジ回路２は、上下アームを構成する２つのスイッチング素子を備えた周知の構成である。ハーフブリッジ回路２は、例えばモータを駆動するインバータ、同期整流型のＤＣ／ＤＣコンバータなどに用いられる。
【００１４】
２つのスイッチング素子は、双方がオフとなる期間（デッドタイム）が設けられた上で、相補的に駆動される。制御回路３は、ハーフブリッジ回路２に対して相補的に変化する２つのＰＷＭ信号（駆動信号に相当）を出力し、ハーフブリッジ回路２の駆動をＰＷＭ（Pulse Width Modulation）制御する。スイッチング素子は、ハイレベルのＰＷＭ信号が与えられるとオン駆動され、ロウレベルのＰＷＭ信号が与えられるとオフ駆動される（High-Active）。制御回路３は、例えばマイコンを主体として構成されている。
【００１５】
監視回路１は、信号生成回路４および異常検出回路５を備えている。信号生成回路４は、ＮＯＲ回路により構成されている。信号生成回路４には、High-Activeの２つのＰＷＭ信号またはそれらに応じて変化する信号（駆動状態信号に相当）が入力される。信号生成回路４は、２つの入力信号の論理和であって且つ反転された監視信号を生成する。監視信号は、異常検出回路５に与えられる。異常検出回路５は、例えばマイコンを主体として構成されている。異常検出回路５は、詳細は後述するが、監視信号に基づいてハーフブリッジ回路２に関する異常を検出する。なお、制御回路３および異常検出回路５は、同一のマイコンにより構成されてもよいし、別々のマイコンにより構成されてもよい。
【００１６】
続いて、正常時および異常時における監視信号の波形について説明する。
（１）正常時
正常時におけるＰＷＭ信号は、図２の（ａ）、（ｂ）に示すような波形となる。すなわち、２つのＰＷＭ信号は、一方がハイレベルであるときには他方はロウレベルとなる。また、一方のＰＷＭ信号がロウレベルに転じた時点から他方のＰＷＭ信号がハイレベルに転じる時点までの間には、双方がロウレベルとなる期間（デッドタイム）が存在する。
【００１７】
そのため、正常時における監視信号は、図２の（ｃ）に示すような波形となる。すなわち、監視信号は、２つのＰＷＭ信号の双方がロウレベルとなる期間にあってはハイレベル（第１レベルに相当）となる。また、監視信号は、２つのＰＷＭ信号のうち少なくとも一方がハイレベルとなる期間にあってはロウレベル（第２レベルに相当）となる。この場合、監視信号がハイレベルとなる期間は、所望するデッドタイムと同等の長さとなる。なお、以下の説明では、監視信号がハイレベル（第１レベル）となる期間のことを両信号不活性区間とも呼ぶ。また、両信号不活性区間の長さが、監視信号のパルス幅に相当する。
【００１８】
また、ＰＷＭのキャリア波の１周期Ｔｂ（キャリア周期であり、この場合にはスイッチング周期でもある）において、監視信号は、４つのエッジを有する。つまり、上記１周期Ｔｂには、監視信号がロウレベルからハイレベルに変化するタイミング（立ち上がりエッジ）が２回存在するとともに、監視信号がハイレベルからロウレベルに変化するタイミング（立ち下がりエッジ）が２回存在する。
【００１９】
（２）スイッチング動作に関する異常が発生したとき
スイッチング素子のスイッチング動作に関する異常としては、一方または双方のスイッチング素子がオン状態に固定される短絡故障、一方または双方のスイッチング素子がオフ状態に固定されるオープン故障などが挙げられる。ここでは、下アーム側のスイッチング素子がオープン故障した場合を例に説明する。このような故障が生じている場合におけるＰＷＭ信号は、図３の（ａ）、（ｂ）に示すような波形となる。すなわち、上アーム側のＰＷＭ信号は、正常時と同様の波形であるが、下アーム側のＰＷＭ信号はロウレベルに固定されている。
【００２０】
そのため、上記故障が生じている場合における監視信号は、図３の（ｃ）に示すような波形となる。すなわち、上記故障が発生した後、監視信号の両信号不活性区間は、所望するデッドタイムとは異なる長さとなる。また、上記故障が発生した周期において、監視信号は、３つのエッジを有する。また、上記故障が発生した後の周期において、監視信号は、２つのエッジを有する。つまり、上記故障が生じると、所定の期間において監視信号が変化する回数は、正常時に比べて少なくなる。なお、スイッチング動作に関する他の異常が生じた場合にも、下アーム側のオープン故障が生じた場合と同様に、監視信号が変化する回数が正常時に比べて少なくなる。
【００２１】
（３）デッドタイムに関する異常が生じたとき
例えばデッドタイムが所望する長さより短くなる異常が発生した場合、ＰＷＭ信号は、図４の（ａ）、（ｂ）に示すような波形となる。すなわち、一方のＰＷＭ信号の立ち下がりから他方のＰＷＭ信号の立ち上がりまでの期間が正常時に比べて短くなっている。そのため、上記異常が生じている場合における監視信号は、図４の（ｃ）に示すような波形となる。すなわち、上記異常が発生すると、監視信号の両信号不活性区間は、所望するデッドタイムとは異なる短い期間となる。
【００２２】
続いて、上記構成の異常検出回路５の制御内容について、図５および図６のフローチャートを用いて説明する。
（１）スイッチング異常判定処理
スイッチング異常判定処理は、スイッチング動作に関する異常の有無を判定する処理である。この場合、異常検出回路５は、図５に示すような内容の制御を行う。まず、ステップＳ１では、監視信号の所定の測定期間におけるエッジの回数が取得される。測定期間におけるエッジ回数の計測は、一般的なマイコンのタイマ機能により実現することができる。エッジの回数が取得されると、タイマレジスタのエッジ回数のクリアが行われる。なお、測定期間としては、任意の期間（所定期間）でよく、例えばキャリア周期、キャリア半周期、モータの一定回転毎などの期間を採用することができる。
【００２３】
ステップＳ２では、監視信号にエッジが発生しない状態であるか否かが判断される。監視信号にエッジが発生しない状態とは、例えば次のような状態である。すなわち、ハーフブリッジ回路２がインバータに用いられる場合にあっては、インバータにより駆動されるモータの回転速度が極めて低いとき（ほとんど止まっているようなとき）、モータロック状態等によりスイッチングが行われない期間が長く続くときなどである。また、ハーフブリッジ回路２が昇圧コンバータに用いられる場合にあっては、入力電圧が出力電圧の目標値（指令値）以上であるときなどである。また、ハーフブリッジ回路２が降圧コンバータに用いられる場合にあっては、入力電圧が出力電圧の目標値以下であるときなどである。
【００２４】
このような状態である場合には、エッジ回数に基づいてスイッチング動作に関する異常の有無を判定することが困難である。そのため、本実施形態では、ステップＳ２にて監視信号にエッジが発生しない状態であると判断された場合（ＹＥＳ）、スイッチング動作に関する異常の判定が行われない。具体的には、ステップＳ２で「ＹＥＳ」になると、ステップＳ３に進む。ステップＳ３において、異常検出回路５は、制御回路３に対し、通常のスイッチング動作の実行を指令する。これを受けて、制御回路３は、２つのスイッチング素子の駆動を通常通り制御する。ステップＳ３の実行後は、処理が終了となる。
【００２５】
これに対し、ステップＳ２にて監視信号にエッジが発生する状態であると判断された場合（ＮＯ）、ステップＳ４に進む。ステップＳ４では、ステップＳ１において取得されたエッジ回数が規定回数と一致するか否かが判断される。本実施形態のように、スイッチング素子の駆動がＰＷＭ制御される場合（ＰＷＭ制御モードの場合）、規定回数は、下記（１）式に基づいて決定することができる。ただし、規定回数をＮ、測定期間をＴａ、キャリア周期をＴｂとしている。
Ｎ＝４×（Ｔａ／Ｔｂ）            …（１）
【００２６】
なお、スイッチング素子の駆動が矩形波制御される場合（矩形波制御モードの場合）、規定回数は、下記（２）式に基づいて決定することができる。ただし、測定期間内におけるスイッチングの回数をＭとしている。
Ｎ＝２×Ｍ            …（２）
【００２７】
エッジ回数が規定回数と一致する場合、ステップＳ４で「ＹＥＳ」になり、ステップＳ３に進む。つまり、スイッチング動作に関する異常が発生していないと判断され、通常通りのスイッチング動作が実行される。これに対し、エッジ回数が規定回数と一致しない場合、ステップＳ４で「ＮＯ」になり、ステップＳ５に進む。ステップＳ５において、異常検出回路５は、制御回路３に対し、所定のフェールセーフ処理の実行を指令する。これを受けて、制御回路３は、フェールセーフ処理を実行する。
【００２８】
スイッチング動作に関する異常が発生した場合におけるフェールセーフ処理としては、例えば、次のような処理が挙げられる。すなわち、ハーフブリッジ回路２がインバータに用いられる場合にあっては、短絡ブレーキをかけるべく、各スイッチング素子の駆動が制御される。また、ハーフブリッジ回路２がＤＣ／ＤＣコンバータに用いられる場合にあっては、上アーム側のスイッチング素子をオン駆動するとともに下アーム側のスイッチング素子がオフ駆動される。ステップＳ５の実行後は、処理が終了となる。
【００２９】
（２）デッドタイム異常判定処理
デッドタイム異常判定処理は、デッドタイムに関する異常の有無を判定する処理である。この場合、異常検出回路５は、図６に示すような内容の制御を行う。まず、ステップＴ１では、監視信号の両信号不活性区間が取得される。両信号不活性区間の計測は、一般的なマイコンのタイマ機能により実現することができる。ステップＴ２では、ステップＴ１において取得された両信号不活性区間が規定範囲内の時間であるか否かが判断される。この場合、規定範囲の下限は第１時間として規定され、上限は第２時間として規定されている。
【００３０】
なお、第２時間は無限大の時間でもよい。つまり、ステップＴ２において、両信号不活性区間が第１時間以上であるか否かが判断されるように変更してもよい。この理由は、次の通りである。すなわち、デッドタイムの異常としては、デッドタイムが所望する値よりも短い場合と長い場合とが考えられる。しかし、デッドタイムが長い場合、上下アームの短絡といった深刻な問題（回路および素子の保護が必要となるような問題）が生じることはない。従って、デッドタイムの異常としては、デッドタイムが所望する値よりも短い場合だけを検出できればよい。そのため、第２時間を無限大の時間に設定してもよい。
【００３１】
両信号不活性区間が規定範囲内の時間である場合、ステップＴ２で「ＹＥＳ」になり、ステップＴ３に進む。ステップＴ３は、ステップＳ３と同様の処理である。従って、両信号不活性区間が規定範囲内の時間である場合、デッドタイムに関する異常が発生していないと判断され、通常通りのスイッチング動作が実行される。ステップＴ３の実行後は、処理が終了となる。
【００３２】
これに対し、両信号不活性区間が規定範囲外の時間である場合、ステップＴ２で「ＮＯ」になり、ステップＴ４に進む。ステップＴ４において、異常検出回路５は、制御回路３に対し、所定のフェールセーフ処理の実行を指令する。これを受けて、制御回路３は、フェールセーフ処理を実行する。デッドタイムに関する異常が発生した場合におけるフェールセーフ処理としては、例えば、デッドタイムに関する異常が検出されたアームのスイッチング動作を停止する（全てオフにする）といった処理などが挙げられる。ステップＴ４の実行後は、処理が終了となる。
【００３３】
上記スイッチング異常判定処理およびデッドタイム判定処理は、スイッチング半周期毎に実行される。そのため、スイッチング動作およびデッドタイムに関する異常を、確実に且つ迅速に検出することができる。なお、スイッチング異常判定処理およびデッドタイム判定処理の一方または双方の実行を間引いて行うことも可能である。この場合、スイッチング半周期毎に毎回異常判定処理を行う場合に比べると、異常検出の迅速性が若干低下するものの、異常検出回路５を構成するマイコンの処理負荷が軽減されるという効果が得られる。
【００３４】
続いて、上記構成の監視回路の具体的な適用例について図７〜図１２を参照しながら説明する。なお、図７〜図１２において、点線で囲まれた部分は、比較的高い電圧で動作する高圧部であり、それ以外の部分は、比較的低い電圧で動作する低圧部である。高圧部および低圧部の間は、電気的に絶縁される。
【００３５】
（１）監視回路をモータ駆動システムに適用した場合の第１構成例
図７に示すモータ駆動システム１１は、３相のインバータ１２、バッテリである直流電源１３、制御回路１４、３相の交流モータ１５（以下、単にモータ１５と称す）、監視回路１６などから構成されている。この場合、高圧部および低圧部の間においては、例えばフォトカプラなどから構成される絶縁素子１７〜２５を介して、信号の入出力が行われる。
【００３６】
インバータ１２は、直流電源１３から電源線２６、２７を介して直流電圧Ｖdcの供給を受け、制御回路１４から絶縁素子１７〜２２を介して与えられるＰＷＭ信号ＤUU、ＤVU、ＤWU、ＤUL、ＤVL、ＤWLに従ってモータ１５に３相の交流電圧を出力する。コンデンサ２８は、平滑用であり、電源線２６、２７間に接続されている。
【００３７】
電源線２６、２７間には、上アームのＩＧＢＴ２９UU、２９VU、２９WUと下アームのＩＧＢＴ２９UL、２９VL、２９WN（いずれもスイッチング素子に相当）とが３相ブリッジ接続されている。つまり、ＩＧＢＴ２９UU、２９ULがＵ相のハーフブリッジ回路３０Ｕを構成し、ＩＧＢＴ２９VU、２９VLがＶ相のハーフブリッジ回路３０Ｖを構成し、ＩＧＢＴ２９WU、２９WLがＷ相のハーフブリッジ回路３０Ｗを構成する。
【００３８】
ＩＧＢＴ２９UU〜２９WLには還流用ダイオードが並列に接続されている。ＩＧＢＴ２９UU〜２９WLは、それぞれ電流センス用IGBTを含んで個別のモジュールとして構成されている。ＩＧＢＴ２９UU〜２９WLにおいて、電流センス用IGBTのエミッタ（以下、センス用エミッタと称す）は、シャント抵抗Ｒｓを介してＩＧＢＴ２９UU〜２９WLのエミッタに接続されている。
【００３９】
監視回路１６は、ハーフブリッジ回路３０Ｕ、３０Ｖ、３０Ｗの動作を監視するものであって、信号生成回路３１Ｕ、３１Ｖ、３１Ｗ、異常検出回路３２などから構成される。信号生成回路３１Ｕは、ＩＧＢＴ２９UU、２９ULのセンス用エミッタの信号を入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＵを出力する。信号生成回路３１Ｖは、ＩＧＢＴ２９VU、２９VLのセンス用エミッタの信号を入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＶを出力する。信号生成回路３１Ｗは、ＩＧＢＴ２９WU、２９WLのセンス用エミッタの信号を入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＷを出力する。監視信号ＳＵ、ＳＶ、ＳＷは、それぞれ絶縁素子２３〜２４を介して異常検出回路３２に与えられる。
【００４０】
上記構成において、ＩＧＢＴ２９UU〜２９WLのセンス用エミッタの信号は、ＰＷＭ信号ＤUU〜ＤWLに応じて変化するものであり、ＩＧＢＴ２９UU〜２９WLの駆動状態を表す。そのため、信号生成回路３１Ｕ〜３１Ｗから出力される監視信号ＳＵ〜ＳＷは、それぞれが対応する相の上下アームに与えられる２つの相補的なＰＷＭ信号の論理和を反転した信号と同等の信号になる。従って、異常検出回路３２は、監視信号ＳＵ〜ＳＷに基づいて前述したスイッチング異常判定処理およびデッドタイム異常判定処理を行うことで、ハーフブリッジ回路３０Ｕ〜３０Ｗにおける異常を検出することができる。
【００４１】
（２）監視回路をモータ駆動システムに適用した場合の第２構成例
図８に示すモータ駆動システム４１は、図７に示した第１構成例のモータ駆動システム１１に対し、絶縁素子２３〜２５が省かれている点と、信号生成回路３１Ｕ〜３１Ｗへの入力信号が変更されている点とが異なる。なお、図８では、ＩＧＢＴ２９UU〜２９WLのセンス用エミッタおよびシャント抵抗Ｒｓの図示を省略している。
【００４２】
この場合、信号生成回路３１Ｕは、絶縁素子１７、１８より制御回路１４側のＰＷＭ信号ＤUU、ＤULを入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＵを出力する。信号生成回路３１Ｖは、絶縁素子１９、２０より制御回路１４側のＰＷＭ信号ＤVU、ＤVLを入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＶを出力する。信号生成回路３１Ｗは、絶縁素子２１、２２より制御回路１４側のＰＷＭ信号ＤWU、ＤWLを入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＷを出力する。監視信号ＳＵ〜ＳＷは、異常検出回路３２に与えられる。
【００４３】
上記構成において、信号生成回路３１Ｕ〜３１Ｗから出力される監視信号ＳＵ〜ＳＷは、それぞれが対応する相の上下アームに与えられる２つの相補的なＰＷＭ信号の論理和を反転した信号である。従って、異常検出回路３２は、監視信号ＳＵ〜ＳＷに基づいて前述したスイッチング異常判定処理およびデッドタイム異常判定処理を行うことで、ハーフブリッジ回路３０Ｕ〜３０Ｗにおける異常を検出することができる。
【００４４】
（３）監視回路をモータ駆動システムに適用した場合の第３構成例
図９に示すモータ駆動システム５１は、図７に示した第１構成例のモータ駆動システム１１に対し、信号生成回路３１Ｕ〜３１Ｗへの入力信号が変更されている点が異なる。なお、図９でも、ＩＧＢＴ２９UU〜２９WLのセンス用エミッタおよびシャント抵抗Ｒｓの図示を省略している。
【００４５】
この場合、信号生成回路３１Ｕは、絶縁素子１７、１８よりインバータ１２側のＰＷＭ信号ＤUU、ＤUL、つまりＩＧＢＴ２９UU、２９ULのゲート電圧を入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＵを出力する。信号生成回路３１Ｖは、絶縁素子１９、２０よりインバータ１２側のＰＷＭ信号ＤVU、ＤVL、つまりＩＧＢＴ２９VU、２９VLのゲート電圧を入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＶを出力する。信号生成回路３１Ｗは、絶縁素子２１、２２よりインバータ１２側のＰＷＭ信号ＤWU、ＤWL、つまりＩＧＢＴ２９WU、２９WLのゲート電圧を入力し、それら入力信号の論理和且つ反転信号である監視信号ＳＷを出力する。監視信号ＳＵ〜ＳＷは、それぞれ絶縁素子２３〜２５を介して異常検出回路３２に与えられる。
【００４６】
上記構成において、信号生成回路３１Ｕ〜３１Ｗから出力される監視信号ＳＵ〜ＳＷは、それぞれが対応する相の上下アームに与えられる２つの相補的なＰＷＭ信号の論理和を反転した信号である。従って、異常検出回路３２は、監視信号ＳＵ〜ＳＷに基づいて前述したスイッチング異常判定処理およびデッドタイム異常判定処理を行うことで、ハーフブリッジ回路３０Ｕ〜３０Ｗにおける異常を検出することができる。
【００４７】
（４）監視回路をＤＣ／ＤＣコンバータシステムに適用した場合の第１構成例
図１０に示すＤＣ／ＤＣコンバータシステム６１は、ＤＣ／ＤＣコンバータ６２、バッテリである直流電源６３、制御回路６４、負荷６５、コンデンサ６６、６７、監視回路６８などから構成されている。この場合、高圧部および低圧部の間においては、例えばフォトカプラなどから構成される絶縁素子６９〜７１を介して、信号の入出力が行われる。
【００４８】
ＤＣ／ＤＣコンバータ６２は、ＩＧＢＴ７２Ｕ、７２Ｌおよびインダクタ７３を備えている。ＩＧＢＴ７２Ｕ、７２Ｌ（スイッチング素子に相当）は、図７に示したＩＧＢＴ２９UU〜２９WLと同様の構成である。ＩＧＢＴ７２Ｕ、７２Ｌは、電源線７４、７５間において直列に接続されており、ハーフブリッジ回路７６を構成する。インダクタ７３は、電源線７７およびＩＧＢＴ７２Ｕ、７２Ｌの相互接続ノードＮａの間に接続されている。
【００４９】
ＤＣ／ＤＣコンバータ６２は、直流電源６３から電源線７７、７５を介して供給される直流電圧Ｖdcを昇圧して出力する昇圧動作を行う。ＤＣ／ＤＣコンバータ６２は、制御回路６４から絶縁素子６９、７０を介して与えられるＰＷＭ信号ＤＵ、ＤＬに従ってＩＧＢＴ７２Ｕ、７２Ｌをスイッチング動作させることで、上記昇圧動作を行う同期整流型のＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ６２の出力電圧は、電源線７４、７５を介して負荷６５に与えられる。負荷６５は、例えばモータを駆動するインバータなどである。電源線７７、７５間にはコンデンサ６６が接続され、電源線７４、７５間にはコンデンサ６７が接続されている。
【００５０】
監視回路６８は、ハーフブリッジ回路７６の動作を監視するものであって、信号生成回路７８、異常検出回路７９などから構成される。信号生成回路７８は、ＩＧＢＴ７２Ｕ、７２Ｌのセンス用エミッタの信号を入力し、それら入力信号の論理和且つ反転信号である監視信号Ｓａを出力する。監視信号Ｓａは、絶縁素子７１を介して異常検出回路７９に与えられる。
【００５１】
上記構成において、ＩＧＢＴ７２Ｕ、７２Ｌのセンス用エミッタの信号は、ＰＷＭ信号ＤＵ、ＤＬに応じて変化するものであり、ＩＧＢＴ７２Ｕ、７２Ｌの駆動状態を表す。そのため、信号生成回路７８から出力される監視信号Ｓａは、２つの相補的なＰＷＭ信号ＤＵ、ＤＬの論理和を反転した信号と同等の信号になる。従って、異常検出回路７９は、監視信号Ｓａに基づいて前述したスイッチング異常判定処理およびデッドタイム異常判定処理を行うことで、ハーフブリッジ回路７６における異常を検出することができる。
【００５２】
なお、上記構成において、ＤＣ／ＤＣコンバータ６２は、インバータなどの負荷６５側から与えられる（回生される）直流電圧を降圧して出力する降圧動作を行うことも可能である。ＤＣ／ＤＣコンバータ６２は、このような降圧動作を行う場合も、昇圧動作を行う場合と同様に、ＰＷＭ信号ＤＵ、ＤＬに従ってＩＧＢＴ７２Ｕ、７２Ｌをスイッチング動作させる。従って、異常検出回路７９は、ＤＣ／ＤＣコンバータ６２が昇圧動作を行う場合および降圧動作を行う場合のいずれにおいても、その動作に関する異常を検出することができる。
【００５３】
（５）監視回路をＤＣ／ＤＣコンバータシステムに適用した場合の第２構成例
図１１に示すＤＣ／ＤＣコンバータシステム８１は、図１０に示した第１構成例のＤＣ／ＤＣコンバータシステム６１に対し、絶縁素子７１が省かれている点と、信号生成回路７８への入力信号が変更されている点とが異なる。なお、図１１では、ＩＧＢＴ７２Ｕ、７２Ｌのセンス用エミッタおよびシャント抵抗Ｒｓの図示を省略している。この場合、信号生成回路７８は、絶縁素子６９、７０より制御回路６４側のＰＷＭ信号ＤＵ、ＤＬを入力し、それら入力信号の論理和且つ反転信号である監視信号Ｓａを出力する。監視信号Ｓａは、異常検出回路７９に与えられる。
【００５４】
上記構成において、信号生成回路７８から出力される監視信号Ｓａは、２つの相補的なＰＷＭ信号ＤＵ、ＤＬの論理和を反転した信号である。従って、異常検出回路７９は、監視信号Ｓａに基づいて前述したスイッチング異常判定処理およびデッドタイム異常判定処理を行うことで、ハーフブリッジ回路７６における異常を検出することができる。
【００５５】
（６）監視回路をＤＣ／ＤＣコンバータシステムに適用した場合の第３構成例
図１２に示すＤＣ／ＤＣコンバータシステム９１は、図１０に示した第１構成例のＤＣ／ＤＣコンバータシステム６１に対し、信号生成回路７８への入力信号が変更されている点が異なる。なお、図１２でも、ＩＧＢＴ７２Ｕ、７２Ｌのセンス用エミッタおよびシャント抵抗Ｒｓの図示を省略している。この場合、信号生成回路７８は、絶縁素子６９、７０よりＤＣ／ＤＣコンバータ６２側のＰＷＭ信号ＤＵ、ＤＬ、つまりＩＧＢＴ７２Ｕ、７２Ｌのゲート電圧を入力し、それら入力信号の論理和且つ反転信号である監視信号Ｓａを出力する。監視信号Ｓａは、絶縁素子７１を介して異常検出回路７９に与えられる。
【００５６】
上記構成において、信号生成回路７８から出力される監視信号Ｓａは、２つの相補的なＰＷＭ信号ＤＵ、ＤＬの論理和を反転した信号である。従って、異常検出回路７９は、監視信号Ｓａに基づいて前述したスイッチング異常判定処理およびデッドタイム異常判定処理を行うことで、ハーフブリッジ回路７６における異常を検出することができる。
【００５７】
監視回路の具体的な適用例である上記各構成例のうち、（１）、（３）、（４）および（６）は、高圧部の信号に基づいて異常判定を行う構成であり、（２）および（５）は、低圧部の信号に基づいて異常判定を行う構成である。高圧部の信号に基づいて異常判定を行う構成の場合、ハーフブリッジ回路を構成するスイッチング素子の駆動状態を一層正確に表す信号に基づいて異常判定を行うことになるため、その判定精度が高くなるという利点がある。一方、低圧部の信号に基づいて異常判定を行う構成の場合、例えば全てのＰＷＭ信号を監視するといった従来の構成に比べ、絶縁素子の数を少なくすることができるという利点がある。
【００５８】
以上説明したように、本実施形態では、ハーフブリッジ回路を構成する２つのスイッチング素子の駆動状態を表す信号に基づいて生成される監視信号の所定期間内におけるエッジ回数に基づいて２つのスイッチング素子のスイッチング動作に関する異常を検出する。前述したように、スイッチングに関する異常が生じると、所定期間内において監視信号が変化する回数が減少する傾向があるため、上記手法により、確実にスイッチング動作に関する異常を検出することができる。また、本実施形態では、上記監視信号のパルス幅に基づいてデッドタイムに関する異常を検出する。前述したように、デッドタイムに関する異常が生じると、監視信号の両信号不活性区間が所望するデッドタイムと同等にはならないため、上記手法により、確実にデッドタイムに関する異常を検出することができる。このように、本実施形態によれば、監視対象となる信号をむやみに増やすことなく、ハーフブリッジ回路におけるデッドタイムに関する異常およびスイッチング動作に関する異常の両方を精度良く検出することができる。
【００５９】
また、本実施形態によれば、図１３に示すように、制御回路３および異常検出回路５（制御系）と、ハーフブリッジ回路２および信号生成回路４（駆動系）とが、互いに別々のプリント配線板（制御基板９２および駆動基板９３）に実装されている場合、次のような効果が得られる。すなわち、このような場合、制御基板９２および駆動基板９３の間は、基板間コネクタ９４を介して配線される。そして、信号生成回路４に入力される信号は、駆動基板９３上の信号である。このような構成によれば、例えば、全てのＰＷＭ信号を監視するといった従来の構成（例えば図１４に示すような構成）に比べ、基板間コネクタ９４のピン数（配線数）を少なくすることができ、その分だけ、基板間コネクタ９４、ひいては装置全体の小型化を図ることが可能となる。
【００６０】
（第２の実施形態）
信号生成回路は、ハーフブリッジ回路を構成する２つのスイッチング素子の駆動状態を表す信号の双方がオフ駆動状態を表す期間（両信号不活性区間）にあっては監視信号を第１レベルにし、上記信号の少なくとも一方がオン駆動状態を表す期間にあっては監視信号を第１レベルとは異なる第２レベルにする構成であればよい。以下、信号生成回路の構成を変更した監視回路の構成例について図１５〜図２０を参照して説明する。
【００６１】
図１５に示す監視回路１０１が備える信号生成回路１０２は、ＯＲ回路により構成されている。信号生成回路１０２は、２つの入力信号の論理和を表す監視信号を生成する。信号生成回路１０２により生成される監視信号は、図１６〜図１８の（ｃ）に示すような波形となる。つまり、信号生成回路１０２により生成される監視信号は、信号生成回路４により生成される監視信号（図２〜図４の（ｃ）参照）を反転した信号となる。この場合、監視信号については、ロウレベルが第１レベルに相当し、ハイレベルが第２レベルに相当する。従って、監視信号がロウレベル（第１レベル）となる期間が両信号不活性区間に相当する。このような構成の監視回路１０１によっても、図１に示した監視回路１と同様の作用および効果が得られる。
【００６２】
図１９および図２０に示すハーフブリッジ回路１１１を構成するスイッチング素子は、ロウレベルのＰＷＭ信号が与えられるとオン駆動され、ハイレベルのＰＷＭ信号が与えられるとオフ駆動される（Low-Active）。図１９に示す監視回路１１２が備える信号生成回路１１３は、ＮＡＮＤ回路により構成されている。信号生成回路１１３には、Low-Activeの２つのＰＷＭ信号またはそれらに応じて変化する信号が入力される。信号生成回路１１３は、２つの入力信号の論理積であって且つ反転された監視信号を生成する。このような構成における監視信号は、図１６〜図１８の（ｃ）に示した監視信号と同様の信号となる。従って、このような構成の監視回路１１２によっても、図１に示した監視回路１と同様の作用および効果が得られる。
【００６３】
一方、図２０に示す監視回路１１４が備える信号生成回路１１５は、ＡＮＤ回路により構成されている。信号生成回路１１５は、２つの入力信号の論理積を表す監視信号を生成する。このような構成における監視信号は、図２〜図４の（ｃ）に示した監視信号と同様の信号となる。従って、このような構成の監視回路１１４によっても、図１に示した監視回路１と同様の作用および効果が得られる。
【００６４】
（第３の実施形態）
以下、上記各実施形態に対し、スイッチング異常判定処理の内容を変更した第３の実施形態について図２１を参照して説明する。
本実施形態の異常検出回路は、信号生成回路から与えられる監視信号のエッジ毎に、図２１に示すような内容の割り込み処理（エッジ処理）を行う。この割り込み処理は、エッジ回数をインクリメントする処理（ステップＸ１）である。また、異常検出回路は、測定期間毎に、図５に示した内容の制御を実行する。ただし、この場合、測定期間におけるエッジ回数の計測は、第１の実施形態のようにマイコンのタイマ機能を使用することなく、図２１に示した割り込み処理によって実現される。このようにスイッチング異常判定処理の内容を変更した本実施形態によっても、上記各実施形態と同様の作用および効果が得られる。
【００６５】
（第４の実施形態）
以下、上記各実施形態に対し、デッドタイム異常判定処理の内容を変更した第４の実施形態について図２２および図２３を参照して説明する。
本実施形態のデッドタイム異常判定処理は、デッドタイム取得処理およびデッドタイム判定処理を含んでいる。デッドタイム取得処理は、図２２に示すような内容であり、スイッチング半周期毎に実行される。デッドタイム取得処理が開始されると、まず、監視信号の両信号不活性区間が取得される（ステップＹ１）。続くステップＹ２では、ステップＹ１で取得された両信号不活性区間、つまりデッドタイムの実測時間が積算される。ステップＹ２の実行後は、処理が終了となる。なお、このようなデッドタイムの積算については、ソフトウェアにより実現するものに限らず、マイコンが備えるタイマなどの機能（ハードウェア）により実現してもよい。
【００６６】
デッドタイム判定処理は、図２３に示すような内容であり、デッドタイム取得処理の実行周期に比べて長い周期毎に実行される。デッドタイム判定処理が開始されると、まず、ステップＺ１が実行される。ステップＺ１では、デッドタイム取得処理において積算されたデッドタイムの積算値が規定範囲内の値であるか否かが判断される。この場合、規定範囲の下限は第１時間として規定され、上限は第２時間として規定されている。なお、第１の実施形態と同様の理由から、第２時間は無限大の時間でもよい。
【００６７】
デッドタイムの積算値が規定範囲内の値である場合、ステップＺ１で「ＹＥＳ」になり、ステップＺ２に進む。ステップＺ２では、デッドタイムの積算値がクリアされる。ステップＺ２の実行後は、処理が終了となる。これに対し、デッドタイムの積算値が規定範囲外の値である場合、ステップＺ１で「ＮＯ」になり、ステップＺ３に進む。ステップＺ３では、図６に示したステップＴ４と同様のフェールセーフ処理が実行される。ステップＺ３の実行後は、処理が終了となる。
【００６８】
以上説明した本実施形態によっても、上記各実施形態と同様の作用および効果が得られる。また、本実施形態によれば、比較的長い期間におけるデッドタイムを積算した積算値に基づいて、デッドタイムの異常を判定しているため、ＰＷＭ信号および監視信号などに対するノイズの影響による誤判定の発生を防止することができる。また、デッドタイムの判定を比較的長い期間毎に行うため、異常検出の迅速性は若干低下するものの、異常検出回路を構成するマイコンの処理負荷が軽減されるという効果が得られる。
【００６９】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
図５に示したスイッチング異常判定処理に対し、次のような変更を加えてもよい。例えば、エッジ回数が規定回数と一致しないことが２回以上連続した場合に、スイッチング動作に関する異常が発生したと判断してフェールセーフ処理を実行するようにしてもよい。このようにすれば、ＰＷＭ信号および監視信号などに対するノイズの影響による誤判定の発生を防止することができる。また、測定期間が比較的長い期間（例えばキャリア周期の２倍以上の期間など）である場合などには、ステップＳ４を、エッジ回数が規定範囲内の値であるか否かを判断する処理に置き換えてもよい。このようにした場合にも、ノイズの影響による誤判定の発生を防止することができる。
【００７０】
図６に示したデッドタイム異常判定処理に対し、次のような変更を加えてもよい。例えば、両信号不活性区間が規定範囲外の時間であることが２回以上連続した場合に、デッドタイムに関する異常が発生したと判断してフェールセーフ処理を実行するようにしてもよい。このようにすれば、ＰＷＭ信号および監視信号などに対するノイズの影響による誤判定の発生を防止することができる。
【００７１】
また、ステップＴ３の実行後に、ステップＴ１で取得した両信号不活性区間（デッドタイムの実測値）が所望するデッドタイムの値（目標値）に一致していない場合、その差が無くなるようにＰＷＭ信号を補正する処理（デッドタイム補正手段に相当）を追加してもよい。このようにすれば、素子の劣化や個体差によってデッドタイムが所望する値（理想値）から外れた場合でも、上記したようなデッドタイムの補正処理（フィードバック制御）が行われることにより、ハーフブリッジ回路において理想通りのスイッチングを行うことができる。
【００７２】
第４の実施形態のデッドタイム異常判定処理に対し、次のような変更を加えてもよい。すなわち、デッドタイム取得処理のステップＹ１において、デッドタイムの積算回数を記憶しておく。そして、デッドタイム判定処理のステップＺ１において、上記記憶した積算回数に基づいて適切な規定範囲を設定し、デッドタイムの積算値が設定した規定範囲内の値であるか否かを判断する。このようにすれば、スイッチング周期が可変の構成であっても、デッドタイムに関する異常を正確に検出することができる。
【符号の説明】
【００７３】
図面中、１、１６、６８、１０１、１１２、１１４は監視回路、２、３０Ｕ〜３０Ｗ、７６、１１１はハーフブリッジ回路、３、１４、６４は制御回路、４、３１Ｕ〜３１Ｗ、７８、１０２、１１３、１１５は信号生成回路、５、３２、７９は異常検出回路、２９UU〜２９WL、７２Ｕ、７２ＬはＩＧＢＴ（スイッチング素子）、９２は制御基板（プリント配線板）、９３は駆動基板（プリント配線板）、９４は基板間コネクタを示す。
【図１】
2014239571.tif 000003
【図２】
2014239571.tif 000004
【図３】
2014239571.tif 000005
【図４】
2014239571.tif 000006
【図５】
2014239571.tif 000007
【図６】
2014239571.tif 000008
【図７】
2014239571.tif 000009
【図８】
2014239571.tif 000010
【図９】
2014239571.tif 000011
【図１０】
2014239571.tif 000012
【図１１】
2014239571.tif 000013
【図１２】
2014239571.tif 000014
【図１３】
2014239571.tif 000015
【図１４】
2014239571.tif 000016
【図１５】
2014239571.tif 000017
【図１６】
2014239571.tif 000018
【図１７】
2014239571.tif 000019
【図１８】
2014239571.tif 000020
【図１９】
2014239571.tif 000021
【図２０】
2014239571.tif 000022
【図２１】
2014239571.tif 000023
【図２２】
2014239571.tif 000024
【図２３】
2014239571.tif 000025