(57)【要約】【課題】本発明は、基板面の上に外観異常のない導電膜を形成することができる半導体素子とその半導体素子の製造方法を提供することを目的とする。【解決手段】六方晶で基板面が（０００１）面である基板１０と、該基板面の上に形成された複数の導電膜１２と、を備える。該複数の導電膜は、該基板の該基板面における原子配列と同等の対称性を有する平面を持たない結晶構造の第１導電膜１４と、該第１導電膜の上方に形成された、該基板の該基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造の第２導電膜１６と、を有し、該第２導電膜は、粒径が１５μｍ以下の多結晶であることを特徴とする。【選択図】図１
2014216429.tif 000002
【特許請求の範囲】
【請求項１】
六方晶で基板面が（０００１）面である基板と、
前記基板面の上に形成された複数の導電膜と、を備え、
前記複数の導電膜は、
前記基板の前記基板面における原子配列と同等の対称性を有する平面を持たない結晶構造の第１導電膜と、
前記第１導電膜の上方に形成された、前記基板の前記基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造の第２導電膜と、を有し、
前記第２導電膜は、粒径が１５μｍ以下の多結晶であることを特徴とする半導体素子。
【請求項２】
前記基板は、
単結晶基板と、
前記単結晶基板の上にIII族窒化物半導体で形成された半導体エピタキシャル膜と、を備えたことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記複数の導電膜のうち、前記第１導電膜の上に形成された導電膜の少なくとも１層はめっき法で形成されたことを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
前記基板は、コランダム型構造、又はウルツ型構造であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
前記基板面はＡｌ２Ｏ３の（０００１）面、ＧａＮの（０００１）面、ＺｎＯの（０００１）面、又はＳｉＣの（０００１）面であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項６】
前記第２導電膜は、Ａｕ、Ｐｔ、Ｃｕ、Ｔｉ、Ｃｏ、Ｓｒ、Ｙ、Ｚｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｉｒ、ＷＮ、ＷＣ、ＴａＮ、ＷＳｉ、又はＺｎＯで形成されたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体素子。
【請求項７】
前記第１導電膜は、Ｍｏ、Ｎｂ、Ｗ、Ｔａ、Ｖ、Ｃｒ、又はＦｅで形成されたことを特徴とする請求項１乃至６のいずれか１項に記載の半導体素子。
【請求項８】
六方晶で基板面が（０００１）面である基板の前記基板面に、プラズマ照射、イオンミリング、又はドライエッチングを施し、前記基板にアモルファス層を形成する工程と、
前記アモルファス層の上方に、アモルファス上導電膜を形成する工程と、を備え、
前記アモルファス上導電膜は、粒径が１５μｍ以下の多結晶であり、
前記アモルファス上導電膜は、前記基板の前記基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造であることを特徴とする半導体素子の製造方法。
【請求項９】
前記アモルファス上導電膜は、めっき法により形成することを特徴とする請求項８に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電極パッドなどに用いられる導電膜を備えた半導体素子、及びその半導体素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、基板の上に複数の導電膜を形成した半導体素子が開示されている。この半導体素子の基板はＧａＡｓ基板である。また、複数の導電膜は、Ｍｏ及びＡｕで形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９１３８０号公報
【非特許文献】
【０００４】
【非特許文献１】“Combinatorial investigation of structural quality of Au/Ni contacts on GaN” A.V.Davydov, L.A.Bendersky, W.J.Boettinger, D.Josell, M.D.Vaudin, K.-S.Chang, I.Takeuchi, Applied Surface Science 223 (2004)24-29
【発明の概要】
【発明が解決しようとする課題】
【０００５】
基板の上に導電膜を形成する場合、導電膜の表面が平坦となり外観異常のないことが好ましい。しかしながら、基板の上に導電膜がエピタキシャル成長して大きなグレインを形成すると、外観異常となる問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、基板面の上に外観異常のない導電膜を形成することができる半導体素子とその半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明に係る半導体素子は、六方晶で基板面が（０００１）面である基板と、該基板面の上に形成された複数の導電膜と、を備え、該複数の導電膜は、該基板の該基板面における原子配列と同等の対称性を有する平面を持たない結晶構造の第１導電膜と、該第１導電膜の上方に形成された、該基板の該基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造の第２導電膜と、を有し、該第２導電膜は、粒径が１５μｍ以下の多結晶であることを特徴とする。
【０００８】
本願の発明に係る半導体素子の製造方法は、六方晶で基板面が（０００１）面である基板の該基板面に、プラズマ照射、イオンミリング、又はドライエッチングを施し、該基板にアモルファス層を形成する工程と、該アモルファス層の上方に、アモルファス上導電膜を形成する工程と、を備え、該アモルファス上導電膜は、粒径が１５μｍ以下の多結晶であり、該アモルファス上導電膜は、該基板の該基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する結晶構造であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、導電膜のエピタキシャル成長を抑制することで、基板面の上に外観異常のない導電膜を形成することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体素子の断面図である。
【図２】比較例の半導体素子の断面図である。
【図３】半導体素子表面の光学顕微鏡写真である。
【図４】Ｘ線回折を用いた試料ｃ軸方向の評価方法を示す図である。
【図５】２θ‐θスキャンの結果を示すグラフである。
【図６】Ｘ線回折を用いた試料ａ軸方向の評価方法を示す図である。
【図７】Φスキャンの方法を示す図である。
【図８】回折ピークを示すグラフである。
【図９】従来試料と本発明試料のΦスキャンの結果を示すグラフである。
【図１０】従来試料の断面写真である。
【図１１】本発明試料の断面写真である。
【図１２】本発明の実施の形態２に係る半導体素子の断面図である。
【図１３】本発明の実施の形態３に係る半導体素子の断面図である。
【図１４】基板面にプラズマ照射、イオンミリング、又はドライエッチングを施すことを示す図である。
【図１５】ＸＰＳスペクトルを示す図である。
【図１６】アモルファス上導電膜の表面の光学顕微鏡写真である。
【図１７】本発明の実施の形態３に係る半導体素子を２θ‐θスキャンした結果を示すグラフである。
【図１８】本発明の実施の形態３に係る半導体素子をΦスキャンした結果を示すグラフである。
【図１９】本発明の実施の形態３に係る半導体素子の断面写真である。
【図２０】本発明の実施の形態４に係る半導体素子の断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る半導体素子と半導体素子の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体素子の断面図である。この半導体素子は六方晶で基板面が（０００１）面である基板１０を備えている。基板１０は例えばＡｌ２Ｏ３の単結晶基板で形成されている。基板１０の基板面の上には複数の導電膜１２が形成されている。複数の導電膜１２は、第１導電膜１４と、第１導電膜１４の上方に形成された第２導電膜１６を備えている。
【００１３】
第１導電膜１４は、基板１０の基板面における原子配列と同等の対称性を有する平面を持たない結晶構造を有する。第１導電膜１４は例えばＮｂで形成されている。第２導電膜１６の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。第２導電膜１６は例えばＡｕで形成されている。第２導電膜１６は、粒径が１５μｍ以下の多結晶となっている。
【００１４】
図２は、比較例の半導体素子の断面図である。この半導体素子は、基板１０の基板面の上にＡｕ膜２０を備えている。つまり、比較例の半導体素子は、Ｎｂの第１導電膜１４がない点で本発明の実施の形態１に係る半導体素子と相違する。
【００１５】
図３は、第１導電膜がある場合とない場合の半導体素子表面の光学顕微鏡写真である。図３Ａは従来試料の表面の光学顕微鏡写真である。従来試料とは、六方晶ウルツ型構造のＡｌＧａＮの(０００１)面を最表面とするＳｉＣ (０００１)／ＡｌＮ(０００１)／ＧａＮ(０００１)／ＡｌＧａＮ(０００１)基板上にＴｉを積層し、Ｔｉ上にＡｕ及びＰｔを積層させた試料である。「／」の右側にある膜は「／」の左側にある膜よりも上に形成されたことを意味する。Ｔｉは六方最密充填構造を有する。また、Ａｕ及びＰｔは面心立方構造を有する。
【００１６】
図３Ａにはすじ状の外観異常が見られる。このすじ状の外観異常は、基板上のＴｉ、Ａｕ、及びＰｔがエピタキシャル成長し、巨大なグレインを形成したことが原因である。
【００１７】
図３Ｂは本発明試料の表面の光学顕微鏡写真である。本発明試料とは、従来試料の基板とＴｉの間に体心立方構造のＮｂを挿入した試料である。図３Ｂから、本発明試料の表面は平坦になっていることが分かる。これは、ＮｂによりＴｉ、Ａｕ及びＰｔのエピタキシャル成長が抑制されたことが原因である。
【００１８】
ところで、エピタキシャル成長とは、基板結晶上に基板と同じ方位関係を持った結晶層を成長させることである。エピタキシャル成長した結晶層のc 軸及び a軸は、それぞれ基板のｃ軸及びａ軸と揃う。
【００１９】
図４は、Ｘ線回折を用いた試料ｃ軸方向の評価方法を示す図である。図４に示すように、試料のｃ軸方向の評価のために２θ‐θスキャンを実施する。２θ‐θスキャンによりＡｕなどの導電膜の基板面に対して水平な面方位が分かる。図５は、２θ‐θスキャンの結果を示すグラフである。図５Ａは、従来試料を２θ‐θスキャンした結果を示すグラフである。Ａｕの回折ピークは(１１１)面のみ観測されたので、従来試料のＡｕ等の導電膜は単結晶となっていることが分かる。
【００２０】
図５Ｂは、本発明試料を２θ‐θスキャンした結果を示すグラフである。Ａｕの回折ピークは(１１１)面のピーク以外にも複数観測されたので、本発明試料のＡｕ等の導電膜は多結晶化していることが分かる。なお、従来試料も本発明試料もＡｕ（１１１）のピークが大きくなっており優先配向している。
【００２１】
図６は、Ｘ線回折を用いた試料ａ軸方向の評価方法を示す図である。図６に示すように、試料のａ軸方向の評価のためにΦスキャンを実施する。Φスキャンにより導電膜内の結晶方位が分かるので、導電膜の対称性及び向きを知ることができる。なお、図７には、Ｘ線の入射方向を固定し基板を３６０°回転させることでΦスキャンを実施することを示す。
【００２２】
2014216429.tif 000003
【００２３】
2014216429.tif 000004
【００２４】
2014216429.tif 000005
【００２５】
以上の結果より、Ｎｂ層の挿入によりその上の導電膜のエピタキシャル成長が阻害されることが分かった。上記のＸ線回折の結果から、本発明試料では導電膜のエピタキシャル成長を抑制できることが分かる。
【００２６】
次に、断面観察について説明する。図１０は、従来試料の断面写真である。従来試料では導電膜に粒界は殆ど見られなかった。また、従来試料の導電膜の粒径は１５μｍよりも大きい。図１１は、本発明試料の断面写真である。本発明試料では導電膜に多数の粒界があり、粒径が１．３〜２．０μｍであった。従って、導電膜の粒径が導電膜の表面ラフネスに影響を及ぼしていると考えられる。
【００２７】
以上のことから、単結晶基板上に単結晶基板の基板面における原子配列と同等の対称性を有する平面を持つ導電膜を成膜した場合、導電膜がエピタキシャル成長し粒（グレイン）成長が促進する。これにより巨大なグレインが形成され、外観異常が起こる。例えば、比較例のように、六方晶で基板面が（０００１）面である基板の上にＡｕ層を形成すると、Ａｕ層がエピタキシャル成長して外観異常が起こる。
【００２８】
しかしながら、本発明の実施の形態１に係る半導体素子によれば、第１導電膜１４の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を持たない。従って、第１導電膜１４は、エピタキシャル成長せず、粒径が１５μｍ以下の多結晶となる。多結晶である第１導電膜１４の上に形成される第２導電膜１６も多結晶となる。これにより、外観異常を抑制することができる。
【００２９】
複数の導電膜１２は第１導電膜１４と第２導電膜１６以外の導電膜を備えても良い。本発明の実施の形態１に係る半導体素子は、基板１０又に対してエピタキシャル成長しない第１導電膜１４を採用することにより第１導電膜１４を多結晶にして、第１導電膜１４の上の導電膜を多結晶とする。この特徴を逸脱しない範囲において様々な変形が可能である。
【００３０】
基板１０は単結晶基板としたが、単結晶基板の上に単数又は複数のエピタキシャル膜が形成されたものを基板として用いても良い。そのような基板は、例えば、単結晶基板と、単結晶基板の上にIII族窒化物半導体で形成された半導体エピタキシャル膜とを備える。なお、基板面のオフ角は±５°以内であることが好ましい。
【００３１】
基板１０の材料は特に限定されないが、例えばコランダム型構造、又はウルツ型構造の材料を採用できる。基板面はＡｌ２Ｏ３の（０００１）面としたが、例えばＧａＮの（０００１）面、ＺｎＯの（０００１）面、又はＳｉＣの（０００１）面でもよい。
【００３２】
第１導電膜１４は、例えばＭｏ、Ｎｂ、Ｗ、Ｔａ、Ｖ、Ｃｒ、又はＦｅで形成することができる。第２導電膜１６は、例えばＡｕ、Ｐｔ、Ｃｕ、Ｔｉ、Ｃｏ、Ｓｒ、Ｙ、Ｚｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｉｒ、ＷＮ、ＷＣ、ＴａＮ、ＷＳｉ、又はＺｎＯで形成することができる。複数の導電膜１２のうち、第１導電膜１４の上に形成された導電膜の少なくとも１層はめっき法で形成してもよい。なお、以後の実施の形態に係る半導体素子及び半導体素子の製造方法は、適宜に上記と同様の変形が可能である。
【００３３】
実施の形態２．
本発明の実施の形態２に係る半導体素子は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図１２は、本発明の実施の形態２に係る半導体素子の断面図である。基板１０の上に中間導電膜３０が形成されている。中間導電膜３０の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。中間導電膜３０は例えばＡｕで形成されている。第１導電膜１４の上に、第２導電膜１６Ａが形成されている。第２導電膜１６Ａの上に第２導電膜１６Ｂが形成されている。つまり、複数の導電膜３２は、中間導電膜３０、第１導電膜１４、第２導電膜１６Ａ、及び第２導電膜１６Ｂを有している。
【００３４】
本発明の実施の形態２に係る半導体素子によれば、第１導電膜１４が多結晶となるので、その上の第２導電膜１６Ａ、１６Ｂも多結晶となる。よって外観異常を抑制できる。複数の導電膜３２の外観異常を抑制するためには、第１導電膜と第２導電膜が必須である。しかしながら、第１導電膜が複数形成されてもよいし、第２導電膜が複数形成されてもよい。また、第１導電膜１４と基板１０の間に中間導電膜３０を形成してもよい。
【００３５】
実施の形態３．
図１３は、本発明の実施の形態３に係る半導体素子の断面図である。この半導体素子は、基板１０の上に形成されたアモルファス層４０を備えている。アモルファス層４０の上にはアモルファス上導電膜４２が形成されている。アモルファス上導電膜４２は例えばＡｕ、又はＴｉ／Ａｕである。アモルファス上導電膜４２は、粒径が１５μｍ以下の多結晶である。また、アモルファス上導電膜４２の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。
【００３６】
本発明の実施の形態３に係る半導体素子の製造方法について説明する。まず、六方晶で基板面が（０００１）面である基板１０の基板面に、プラズマ照射、イオンミリング、又はドライエッチングを施す。図１４は、基板面にプラズマ照射、イオンミリング、又はドライエッチングを施すことを示す図である。この工程により、基板１０にアモルファス層４０を形成する。次いで、アモルファス層４０の上方に、アモルファス上導電膜４２を形成する。この工程により図１３に示す半導体素子が完成する。
【００３７】
図１５は、ＸＰＳスペクトルを示す図である。ＳｉＣ (０００１)/ ＡｌＮ(０００１)／ＧａＮ(０００１)／ＡｌＧａＮ(０００１)基板の基板面に対して、酸素プラズマを照射した。酸素プラズマ照射後の試料表面（基板面）に対し光電子分光測定（ＸＰＳ）を行い、基板面の結合状態を評価した。図１５ＡはＡｌ２ｐのスペクトルを示す。図１５ＢはＧａ３ｄのスペクトルを示す。ピーク分離を行った結果基板面にＡｌ−Ｏ結合とＧａ−Ｏ結合が生成していた。従って、基板面にはＡｌＧａＮ酸化層が形成されていることが分かった。このように、基板面に酸素プラズマを照射することで、ＡｌＧａＮ酸化層で構成されたアモルファス層を形成できる。
【００３８】
図１６は、本発明の実施の形態３に係るアモルファス上導電膜４２の表面の光学顕微鏡写真である。すじ状の外観異常はなくアモルファス上導電膜４２の表面が平坦になっているので、アモルファス上導電膜４２のエピタキシャル成長が抑制されたことが分かる。なお、図１６のアモルファス上導電膜はＴｉ／Ａｕで形成されている。
【００３９】
図１７は、本発明の実施の形態３に係る半導体素子の表面を２θ‐θスキャンした結果を示すグラフである。Ａｕ (１１１)のピークが大きく優先配向しているが、他の面方位の回折ピークが複数あるのでアモルファス上導電膜４２は多結晶化していることが分かる。
【００４０】
図１８は、本発明の実施の形態３に係る半導体素子をΦスキャンした結果を示すグラフである。Φスキャンでは回折ピークは検出されず、前述の従来試料又は本発明試料のΦスキャン結果に比べバックグラウンドの強度が大きくなっていた。従って、アモルファス上導電膜４２は多結晶であると示唆される。
【００４１】
図１９は、本発明の実施の形態３に係る半導体素子の断面写真である。アモルファス上導電膜４２に多数の粒界がある。アモルファス上導電膜４２は粒径が０．１６〜０．３μｍ程度の多結晶となっている。
【００４２】
以上のことから、アモルファス層４０の上にアモルファス上導電膜４２を形成すると、アモルファス上導電膜４２はエピタキシャル成長せず、粒径が１５μｍ以下の多結晶となる。故に、導電膜（アモルファス上導電膜４２）の外観異常を回避できる。
【００４３】
アモルファス上導電膜４２は、Ａｕ又はＴｉ／Ａｕに限定されず、例えばＰｔ、Ｃｕ、Ｔｉ、Ｃｏ、Ｓｒ、Ｙ、Ｚｒ、Ｒｕ、Ｐｄ、Ａｇ、Ｉｒ、ＷＮ、ＷＣ、ＴａＮ、ＷＳｉ、又はＺｎＯで形成することができる。また、アモルファス上導電膜４２は、例えばめっき法により形成することができる。
【００４４】
実施の形態４．
本発明の実施の形態４に係る半導体素子と半導体素子の製造方法は、実施の形態３との共通点が多いので実施の形態３との相違点を中心に説明する。図２０は、本発明の実施の形態４に係る半導体素子の断面図である。基板１０とアモルファス層４０の間には中間導電膜５０が形成されている。中間導電膜５０の結晶構造は、基板１０の基板面における原子配列と同等の対称性を有する平面を少なくとも１つ有する。中間導電膜５０は例えばＡｕで形成されている。アモルファス層４０の上には、アモルファス上導電膜４２Ａが形成されている。アモルファス上導電膜４２Ａの上にはアモルファス上導電膜４２Ｂが形成されている。
【００４５】
本発明の実施の形態４に係る半導体素子によれば、アモルファス層４０の上のアモルファス上導電膜４２Ａ、４２Ｂを多結晶とすることができる。よって外観異常を抑制できる。複数の導電膜の外観異常を抑制するためには、アモルファス層とその上に形成されたアモルファス上導電膜が必須である。しかしながら、アモルファス層が複数形成されてもよいし、アモルファス上導電膜が複数形成されてもよい。また、アモルファス層４０と基板１０の間に中間導電膜５０を形成してもよい。
【符号の説明】
【００４６】
１０  基板、  １２  複数の導電膜、  １４  第１導電膜、  １６  第２導電膜、  ２０  Ａｕ膜、  ３０  中間導電膜、  ３２  複数の導電膜、  ４０  アモルファス層、  ４２  アモルファス上導電膜、  ５０  中間導電膜
【図１】
2014216429.tif 000006
【図２】
2014216429.tif 000007
【図３】
2014216429.tif 000008
【図４】
2014216429.tif 000009
【図５】
2014216429.tif 000010
【図６】
2014216429.tif 000011
【図７】
2014216429.tif 000012
【図８】
2014216429.tif 000013
【図９】
2014216429.tif 000014
【図１０】
2014216429.tif 000015
【図１１】
2014216429.tif 000016
【図１２】
2014216429.tif 000017
【図１３】
2014216429.tif 000018
【図１４】
2014216429.tif 000019
【図１５】
2014216429.tif 000020
【図１６】
2014216429.tif 000021
【図１７】
2014216429.tif 000022
【図１８】
2014216429.tif 000023
【図１９】
2014216429.tif 000024
【図２０】
2014216429.tif 000025