(57)【要約】【課題】閾値電圧が入力振幅に追従する際のリニアリティが高い半導体装置を提供する。【解決手段】半導体装置は、光信号が入力される第１のフォトダイオードで生成された第１の電流信号を第１の電圧信号に変換する第１のトランスインピーダンスアンプと、光信号が遮断された第２のフォトダイオードで生成された第２の電流信号を第２の電圧信号に変換する第２のトランスインピーダンスアンプと、第１の電圧信号のピーク値を保持するピークホールド回路と、第１及び第２の電圧信号に基づいて、パルスを出力するコンパレータと、ピークホールド回路が出力するピーク電圧と、第２のフォトダイオードの出力ノードにおける基準電圧と、の差電圧から生成した基準電流に比例する閾値電流を、第２のフォトダイオードと第２のトランスインピーダンスアンプとの間から引き抜く閾値電流設定回路と、を備えている。【選択図】図１
2014090257.tif 000002
【特許請求の範囲】
【請求項１】
光信号が入力される第１のフォトダイオードで生成された第１の電流信号を第１の電圧信号に変換する第１のトランスインピーダンスアンプと、
光信号が遮断された第２のフォトダイオードで生成された第２の電流信号を第２の電圧信号に変換する第２のトランスインピーダンスアンプと、
前記第１の電圧信号のピーク値を保持するピークホールド回路と、
前記第１及び第２の電圧信号に基づいて、パルスを出力するコンパレータと、
前記ピークホールド回路が出力するピーク電圧と、前記第２のフォトダイオードの出力ノードにおける基準電圧と、の差電圧から生成した基準電流に比例する閾値電流を、前記第２のフォトダイオードと前記第２のトランスインピーダンスアンプとの間から引き抜く閾値電流設定回路と、
を備える半導体装置。
【請求項２】
前記閾値電流設定回路は、
一端が前記ピークホールド回路の出力ノードと接続される第１の抵抗と、
前記第１の抵抗の他の一端の電圧と、前記基準電圧と、を受け付けるバッファと、
前記バッファの出力ノードが制御端子に接続されたカレントミラー回路と、
を備え、
前記閾値電流は、前記第１の抵抗に流れる基準電流が前記カレントミラー回路により折り返された電流である請求項１の半導体装置。
【請求項３】
前記閾値電流は、前記第２の電圧信号の振幅が前記第１の電圧信号の振幅に対して所定の比率となるように生成される請求項２の半導体装置。
【請求項４】
前記所定の比率は、前記カレントミラー回路のカレントミラー比と、前記第１の抵抗の抵抗値と、前記第２のトランスインピーダンスアンプを構成する第２の抵抗の抵抗値と、に基づいて定まる請求項３の半導体装置。
【請求項５】
前記所定の比率は、前記第１の電圧信号の立ち上がり時間及び立ち下がり時間に応じて、予め決定される値である請求項４の半導体装置。
【請求項６】
前記カレントミラー回路は、
ドレインが、前記第１の抵抗の他の一端と接続され、ゲートが前記バッファの出力ノードと接続される第１の第１導電型ＭＯＳトランジスタと、
ドレインが、前記第２のフォトダイオードと前記第２のトランスインピーダンスアンプとの接続ノードに接続され、ゲートが前記バッファの出力ノードと接続される第２の第１導電型ＭＯＳトランジスタと、
を含む請求項２乃至５のいずれか一項に記載の半導体装置。
【請求項７】
前記閾値電流設定回路は、複数のカレントミラー回路を含み、前記コンパレータが出力するパルスのレベルに応じて、前記閾値電流を生成する際に使用するカレントミラー回路を切り替える請求項２の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。例えば、光信号の送受信に使用される光結合型絶縁増幅器に好適に利用できるものである。
【背景技術】
【０００２】
ＡＣサーボモータやインバータ等の生産機器に対する制御が工場やプラント等で広く行われている。これらの生産機器に使用する電源は非常に高圧であることが多い。一方、これらの生産機器に対して制御信号を与える装置には高電圧の電源は必要がない。つまり、制御装置には、その内部に含まれる論理回路が動作する電源の供給がなされれば十分である。
【０００３】
このような状況の下で、電圧が異なる電源領域間を絶縁しつつ、制御信号を伝達する光結合型絶縁増幅器（アイソレーションアンプ）が用いられる。光結合型絶縁増幅器は、送信機から信号を受け付ける入力（１次）側回路と、受信機に信号を出力する出力（２次）側回路と、を内部に備えている。
【０００４】
入力側回路には、ＡＤ（Analog To Digital）変換器（例えば、デルタシグマ型ＡＤ変換器）、送信機から受け付けた信号をエンコードするエンコーダ、発光ダイオード（ＬＥＤ；Light Emitting Diode）を駆動するドライバ等が含まれている。出力側回路には、発光ダイオードが照射する光を受ける受光回路、入力側回路でエンコードされた信号をデコードするデコーダ等が含まれている。
【０００５】
光結合型絶縁増幅器は、入力側回路と出力側回路の間の信号伝送にパルス幅変調（ＰＷＭ；Pulse Width Modulation）されたクロックパルスを使用し、発光ダイオードとフォトダイオードの間で光信号を伝送することで、絶縁性と高精度な信号伝達の両立を図っている。
【０００６】
ここで、特許文献１〜４において、光結合型絶縁増幅器の出力信号に生じるパルス幅歪みを低減する技術が開示されている。また、特許文献５において、ノイズ耐量の向上を図った光結合型絶縁増幅器が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１７９９８２号公報
【特許文献２】特開２００８−２３６３９２号公報
【特許文献３】特開２０１０−１７８３２７号公報
【特許文献４】特開２００７−０９６５９３号公報
【特許文献５】特開２００６−３４００７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。
【０００９】
上述したように、特許文献１〜４が開示する技術を適用することで、光結合型絶縁増幅器の出力信号に生じるパルス幅歪みを改善することができる。パルス幅歪みは、１次側信号（入力信号）に対する２次側信号（出力信号）のパルス幅の細りや太り等による歪み時間で表せる。パルス幅歪みは、出力信号が入力信号をどの程度忠実に再現できているかを示す指標であって、光結合型絶縁増幅器における信号再生の精度及び応答性等を評価する上で重要である。とりわけ、パルス幅変調を用いてデジタル信号を表現するシステムであって、一定値以上のパルス幅歪みを持つシステムは、デジタル信号が誤って伝送される可能性が高い。
【００１０】
特許文献１が開示する光結合型絶縁増幅器は、ピークホールド回路（特許文献１における符号７０）と、演算シフト回路（特許文献１における符号７６）と、を用いてコンパレータ（特許文献１における符号２０）に入力する電圧（信号振幅又は閾値電圧）を変化させる。特許文献１が開示する光結合型絶縁増幅器は、信号側のトランスインピーダンスアンプ（ＴＩＡ；Trans Impedance Amplifier）が出力する電圧（電圧信号Ｓ１）から生成した電流と、ダミー側のトランスインピーダンスアンプが出力する電圧（電圧信号Ｓ１１）から生成した電流を、演算シフト回路に含まれるカレントミラー回路を用いて合成している。合成した電流をコンパレータの入力側から引き抜くことで、入力振幅に応じて閾値電圧を変化させる、又は、入力振幅に応じて信号振幅を変化させることでパルス幅歪みを改善する。
【００１１】
しかし、特許文献１が開示する光結合型絶縁増幅器には、閾値電圧が入力振幅に追従する際のリニアリティ（直線性）に問題がある。特許文献１の図３において、演算シフト回路の構成が具体的に開示されている。特許文献１の演算シフト回路は、複数のカレントミラー回路を使用して、電流の合成を行っている。その際、ダミー側のトランスインピーダンスアンプが出力する電圧については、ほぼ固定されていると考えられる。一方、信号側のトランスインピーダンスアンプが出力する電圧は、入力振幅（入力電流の大きさ）に応じて変化する。信号側のトランスインピーダンスアンプが出力する電圧が異なると、カレントミラー回路を構成するトランジスタに流れる電流も変化する（所謂、トランジスタのアーリー効果）。信号側の電圧から生成された電流が、入力振幅に応じて変化すれば、演算シフト回路の出力である合成電流も変化する。つまり、入力振幅に対する合成電流のリニアリティは確保されていない。
【００１２】
特許文献１が開示する光結合型絶縁増幅器では、合成電流に応じて、コンパレータに入力する信号振幅又は閾値電圧を変化させてパルス幅歪みを改善するため、合成電流のリニアリティは、入力振幅に対する閾値電圧のリニアリティに影響する。即ち、特許文献１が開示する光結合型絶縁増幅器では、入力振幅に対する閾値電圧のリニアリティが確保できない。入力振幅に対する閾値電圧のリニアリティが確保できないと、入力振幅によってはデジタル信号が誤って伝送される恐れがある。そのため、閾値電圧が入力振幅に追従する際のリニアリティが高い光結合型絶縁増幅器が望まれる。
【００１３】
また、特許文献２が開示する光結合型絶縁増幅器では、遅延回路を用いてパルス幅歪みを改善するため、応答性能に問題がある。さらに、特許文献３及び４が開示する光結合型絶縁増幅器では、閾値電圧を２段階で切り替えており、広範な入力振幅に対応することができない。さらにまた、特許文献５が開示する技術では、パルス幅歪みを改善できない。
【００１４】
なお、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
一実施の形態によれば、第１のトランスインピーダンスアンプと、第２のトランスインピーダンスアンプと、ピークホールド回路と、コンパレータと、閾値電流設定回路と、を備える半導体装置が提供される。前記第１のトランスインピーダンスアンプは、光信号が入力される第１のフォトダイオードで生成された第１の電流信号を第１の電圧信号に変換する。前記第２のトランスインピーダンスアンプは、光信号が遮断された第２のフォトダイオードで生成された第２の電流信号を第２の電圧信号に変換する。前記ピークホールド回路は、前記第１の電圧信号のピーク値を保持する。前記コンパレータは、前記第１及び第２の電圧信号に基づいて、パルスを出力する。前記閾値電流設定回路は、前記ピークホールド回路が出力するピーク電圧と、前記第２のフォトダイオードの出力ノードにおける基準電圧と、の差電圧から生成した基準電流に比例する閾値電流を、前記第２のフォトダイオードと前記第２のトランスインピーダンスアンプとの間から引き抜く。
【発明の効果】
【００１６】
一実施の形態によれば、閾値電圧が入力振幅に追従する際のリニアリティが高い光結合型絶縁増幅器が、提供される。
【図面の簡単な説明】
【００１７】
【図１】一実施形態の概要を説明するための図である。
【図２】第１の実施形態に係る受光回路１の内部構成の一例を示す図である。
【図３】トランスインピーダンスアンプの一例を示す図である。
【図４】ピークホールド回路５０の回路構成の一例を示す図である。
【図５】受光回路１の動作を説明するための各種信号の一例を示す図である。
【図６】コンパレータに入力する閾値電圧を固定とした場合のコンパレータ出力の一例を示す図である。
【図７】閾値電圧を固定とした場合のコンパレータ出力のシミュレーション結果の一例を示す図である。
【図８】コンパレータに入力する閾値電圧を入力振幅に比例させた場合のコンパレータ出力の一例を示す図である。
【図９】閾値電圧を変動させた場合のコンパレータ出力のシミュレーション結果の一例を示す図である。
【図１０】受光回路１に対し同相信号（コモンモードノイズ）を印加した場合におけるコンパレータ出力のシミュレーションの一例を示す図である。
【図１１】定数ＲＶＴＨを変化させた場合のコンパレータ出力の一例を示す図である。
【図１２】入力信号のリンギングによる影響を説明するための図である。
【図１３】閾値電圧にヒステリシスを設定した場合のコンパレータ出力の一例を示す図である。
【図１４】第２の実施形態に係る受光回路２の内部構成の一例を示す図である。
【図１５】受光回路２のコンパレータ出力の一例を示す図である。
【発明を実施するための形態】
【００１８】
初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載はなんらの限定を意図するものではない。
【００１９】
上述したように、閾値電圧が入力振幅に追従する際のリニアリティが高い光結合型絶縁増幅器が望まれる。
【００２０】
そこで、一例として図１に示す半導体装置１００を提供する。半導体装置１００は、第１のトランスインピーダンスアンプ１０１と、第２のトランスインピーダンスアンプ１０２と、ピークホールド回路１０３と、コンパレータ１０４と、閾値電流設定回路１０５と、を備えている。第１のトランスインピーダンスアンプ１０１は、光信号が入力される第１のフォトダイオードで生成された第１の電流信号を第１の電圧信号に変換する。第２のトランスインピーダンスアンプ１０２は、光信号が遮断された第２のフォトダイオードで生成された第２の電流信号を第２の電圧信号に変換する。ピークホールド回路１０３は、第１の電圧信号のピーク値を保持する。コンパレータ１０４は、第１及び第２の電圧信号に基づいて、パルスを出力する。閾値電流設定回路１０５は、ピークホールド回路１０３が出力するピーク電圧と、第２のフォトダイオードの出力ノードにおける基準電圧と、の差電圧から生成した基準電流に比例する閾値電流を、第２のフォトダイオードと第２のトランスインピーダンスアンプ１０２との間から引き抜く。
【００２１】
半導体装置１００は、信号側の第１のトランスインピーダンスアンプ１０１が出力する第１の電圧信号の振幅を、ピークホールド回路１０３で保持する。ピークホールド回路１０３が出力するピーク電圧と、ダミー側の第２のフォトダイオードの出力ノードにおける電圧と、の差電圧を用いて、基準電流を生成する。ダミー側の第２のフォトダイオードの出力ノードにおける電圧はほぼ一定であるため、基準電流に比例した閾値電流を、第２のフォトダイオードと第２のトランスインピーダンスアンプ１０２との間から引き抜くことで、コンパレータ１０４における閾値電圧（第２の電圧信号）を入力振幅に比例させる。
【００２２】
また、閾値電流は、基準電流を所定の比率で折り返す電流であるため、閾値電流の入力振幅に対する高いリニアリティを得ることができる。閾値電流により閾値電圧が定まることから、入力振幅に対する閾値電圧の高いリニアリティを実現することができる。なお、閾値電圧（第２の電圧信号）が入力振幅に対して比例すること、及びそのリニアリティについての詳細は後述する。
【００２３】
さらに、下記の形態が可能である。
【００２４】
［形態１］
光信号が入力される第１のフォトダイオードで生成された第１の電流信号を第１の電圧信号に変換する第１のトランスインピーダンスアンプと、
光信号が遮断された第２のフォトダイオードで生成された第２の電流信号を第２の電圧信号に変換する第２のトランスインピーダンスアンプと、
前記第１の電圧信号のピーク値を保持するピークホールド回路と、
前記第１及び第２の電圧信号に基づいて、パルスを出力するコンパレータと、
前記ピークホールド回路が出力するピーク電圧と、前記第２のフォトダイオードの出力ノードにおける基準電圧と、の差電圧から生成した基準電流に比例する閾値電流を、前記第２のフォトダイオードと前記第２のトランスインピーダンスアンプとの間から引き抜く閾値電流設定回路と、
を備える半導体装置。
［形態２］
前記閾値電流設定回路は、
一端が前記ピークホールド回路の出力ノードと接続される第１の抵抗と、
前記第１の抵抗の他の一端の電圧と、前記基準電圧と、を受け付けるバッファと、
前記バッファの出力ノードが制御端子に接続されたカレントミラー回路と、
を備え、
前記閾値電流は、前記第１の抵抗に流れる基準電流が前記カレントミラー回路により折り返された電流であることが好ましい。
［形態３］
前記閾値電流は、前記第２の電圧信号の振幅が前記第１の電圧信号の振幅に対して所定の比率となるように生成されることが好ましい。
［形態４］
前記所定の比率は、前記カレントミラー回路のカレントミラー比と、前記第１の抵抗の抵抗値と、前記第２のトランスインピーダンスアンプを構成する第２の抵抗の抵抗値と、に基づいて定まることが好ましい。
［形態５］
前記所定の比率は、前記第１の電圧信号の立ち上がり時間及び立ち下がり時間に応じて、予め決定される値であることが好ましい。
［形態６］
前記カレントミラー回路は、
ドレインが、前記第１の抵抗の他の一端と接続され、ゲートが前記バッファの出力ノードと接続される第１の第１導電型ＭＯＳトランジスタと、
ドレインが、前記第２のフォトダイオードと前記第２のトランスインピーダンスアンプとの接続ノードに接続され、ゲートが前記バッファの出力ノードと接続される第２の第１導電型ＭＯＳトランジスタと、
を含むことが好ましい。
［形態７］
前記閾値電流設定回路は、複数のカレントミラー回路を含み、前記コンパレータが出力するパルスのレベルに応じて、前記閾値電流を生成する際に使用するカレントミラー回路を切り替えることが好ましい。
［形態８］
入力信号の立ち上がり時間及び立ち下がり時間の検証を行う工程と、
前記立ち上がり時間及び立ち下がり時間に基づいて、前記入力信号の振幅に追従する閾値電圧の比率を定める工程と、
を含む光信号を受け付け、デジタル信号を出力する受光回路の設計方法。
なお、本方法は、デジタル信号を出力する受光回路という、特定の機械に結びつけられている。
【００２５】
以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。
【００２６】
［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。
【００２７】
図２は、本実施形態に係る受光回路１の内部構成の一例を示す図である。受光回路１は、フォトダイオード１０及び１１と、トランスインピーダンスアンプ２０及び３０と、コンパレータ４０と、ピークホールド回路５０と、閾値電流設定回路６０と、を含んで構成される。
【００２８】
フォトダイオード１０は、光結合型絶縁増幅器に含まれる入力側回路が出力する光信号を受光し、電流に変換する。以降の説明において、フォトダイオード１０が変換する電流を入力電流信号Ｉｐｄと表記する。フォトダイオード１０の出力ノードは、トランスインピーダンスアンプ２０の入力ノードと接続されている。
【００２９】
フォトダイオード１１は、フォトダイオード１０とほぼ同じ面積を有するダミーのフォトダイオードであり遮光板１２により、遮光されている。フォトダイオード１１の出力ノードは、トランスインピーダンスアンプ３０の入力ノードと接続されている。なお、フォトダイオード１１と遮光板１２は接続しない。その理由は、出力側回路からみた信号側及びダミー側の寄生容量を等価とするためである。
【００３０】
トランスインピーダンスアンプ２０及び３０は、フォトダイオード１０及び１１が出力する電流信号を電圧信号に変換するアンプである。トランスインピーダンスアンプ２０は、反転増幅器２１及び抵抗Ｒ０１を備えている。なお、トランスインピーダンスアンプ３０は、トランスインピーダンスアンプ２０と同じ構成を備えている。
【００３１】
光信号を受信する信号側と、光信号が遮断されたダミー側と、を同じ構成とすることで、入出力間の急激な電位変動に伴う内部容量による変位電流に起因するノイズが信号側とダミー側とで同等に発生する。信号側とダミー側とで生じたノイズ（コモンモードノイズ）は、コンパレータ４０の働きにより除去される。
【００３２】
また、図２に示す反転増幅器２１は、電界効果トランジスタ又はバイポーラトランジスタにより実現できるが、反転増幅器２１は単相信号を反転する回路に限定されない。例えば、図３に示すように、オペアンプ２１ａを含んでトランスインピーダンスアンプを構成してもよい。その場合には、オペアンプ２１ａの反転入力端子とフォトダイオード１０の出力端子を接続し、非反転入力端子とリファレンス電源と接続する。反転増幅器３１についても同様である。
【００３３】
コンパレータ４０の非反転入力端子は、トランスインピーダンスアンプ２０の出力ノードと接続され、反転入力端子はトランスインピーダンスアンプ３０の出力ノードと接続されている。コンパレータ４０は、非反転入力端子及び反転入力端子で受け付ける電圧信号に応じて、パルスを出力する。コンパレータ４０の出力Ｖｏｕｔは、受光回路１に接続されたデコーダ等を経由してデジタル信号に変換される。
【００３４】
ピークホールド回路５０は、トランスインピーダンスアンプ２０が出力する電圧信号のピーク値を保持する。ピークホールド回路５０は、例えば、図４に示す回路構成とすることができる。より具体的には、ピークホールド回路５０は、オペアンプ５１及び５２と、ダイオードＤ０１と、ホールドコンデンサＣ０１と、ディスチャージ電流源５３と、を含んで構成されている。なお、図４に示すピークホールド回路５０の回路構成は例示であって、ピークホールド回路５０の回路構成を限定する趣旨ではない。ピークホールド回路５０が出力する電圧信号は、閾値電流設定回路６０に入力される。
【００３５】
閾値電流設定回路６０は、オペアンプ６１と、抵抗Ｒ０３と、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２と、を含んで構成される（図２参照）。抵抗Ｒ０３の一端は、ピークホールド回路５０の出力ノードと接続され、他の一端はＮチャンネル型ＭＯＳトランジスタＮ０１のドレイン及びオペアンプ６１の反転入力端子と接続されている。オペアンプ６１の非反転入力端子は、フォトダイオード１１とトランスインピーダンスアンプ３０の接続ノードに接続されている。Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２のゲート（制御端子）は相互に接続される共に、オペアンプ６１の出力ノードと接続されている。さらに、Ｎチャンネル型ＭＯＳトランジスタＮ０２のドレインは、フォトダイオード１１とトランスインピーダンスアンプ３０との接続ノードに接続されている。
【００３６】
なお、図２において、閾値電流設定回路６０の具体的構成の一例を開示したが、閾値電流設定回路６０の回路構成を図２の構成に限定する趣旨ではない。後述するように、閾値電流設定回路６０は、ピークホールド回路５０が出力するピーク電圧と、ダミー側のフォトダイオード１１における基準電圧と、の差電圧から生成した基準電流に比例する閾値電流を、フォトダイオード１１とトランスインピーダンスアンプ３０の間から引く抜く回路と解するべきである。また、閾値電流設定回路６０に含まれるカレントミラー回路を形成するトランジスタとして、Ｎチャンネル型ＭＯＳトランジスタを例示した。しかし、トランジスタをＮチャンネル型ＭＯＳトランジスタに限定する趣旨ではなく、Ｎチャンネル型ＭＯＳトランジスタとＰチャンネル型ＭＯＳトランジスタを入れ替えても、電源等の接続を適宜変更すれば対応可能である。さらに、電界効果トランジスタに替えて、バイポーラトランジスタを用いることも勿論、可能である。
【００３７】
ここで、以降の説明に際し、図２に示す受光回路１のノード、電圧及び電流について名称を定める。
・反転増幅器２１の入力ノードをノードＳ０１とする。
・反転増幅器３１の入力ノードをノードＳ０２とする。
・トランスインピーダンスアンプ２０の出力ノードをノードＳ０３とする。
・トランスインピーダンスアンプ３０の出力ノードをノードＳ０４とする。
・ピークホールド回路５０の出力ノードをノードＳ０５とする。
・抵抗Ｒ０３とＮチャンネル型ＭＯＳトランジスタＮ０１の接続ノードをノードＳ０６とする。
また、各ノードＳ０１〜Ｓ０６における電圧を電圧Ｖ０１〜Ｖ０６とする。例えば、ノードＳ０１における電圧は、電圧Ｖ０１である。さらに、ノードＳ０２における電圧Ｖ０２を基準電圧Ｖｒｅｆとする。さらにまた、基準電圧Ｖｒｅｆに対する電圧Ｖ０３を入力振幅ＳＧａとし、基準電圧Ｖｒｅｆに対する電圧Ｖ０４を閾値電圧Ｖｔｈとする。
【００３８】
ピークホールド回路５０から閾値電流設定回路６０に流れる電流を、基準電流Ｉ０１とする。ノードＳ０２から閾値電流設定回路６０に流れる電流を、閾値電流Ｉ０２とする。さらに、抵抗Ｒ０１〜Ｒ０３についての名称と、それぞれの抵抗値を区別する必要がない場合には、抵抗Ｒ０１〜Ｒ０３の抵抗値をその名称をもって表現する。例えば、抵抗Ｒ０１の抵抗値は、Ｒ０１と表記する。
【００３９】
次に、受光回路１の動作について説明する。
【００４０】
図５は、受光回路１の動作を説明するための各種信号の一例を示す図である。受光回路１の動作を説明するにあたり、図５に示すパルス状の入力電流信号（振幅はＩｐｄ）が入力された場合について検討する。
【００４１】
トランスインピーダンスアンプ３０が出力する電圧Ｖ０３のピーク値Ｖ０３Ｐは、下記の式（１）で表すことができる。
Ｖ０３Ｐ＝Ｉｐｄ×Ｒ０１  ・・・（１）
【００４２】
ピークホールド回路５０は、トランスインピーダンスアンプ２０が出力する電圧Ｖ０３のピーク値を保持する。ピークホールド回路５０が出力する電圧をピーク電圧Ｖｐとする。ピーク電圧Ｖｐは、下記の式（２）から算出できる。なお、ピークホールド回路５０に含まれる構成要素（例えば、ホールドコンデンサＣ０１やディスチャージ電流源５３）は、クロック周期に対して、適正化されているものとする。
Ｖｐ＝Ｖ０３Ｐ＝Ｉｐｄ×Ｒ０１  ・・・（２）
【００４３】
一方、ピークホールド回路５０に含まれるオペアンプ６１は、その入力端子に接続されたノードＳ０２及びＳ０６の電位を一致させる方向に動作する。従って、電圧Ｖ０６と基準電圧Ｖｒｅｆが一致するとみなすことができる。また、基準電流Ｉ０１は、下記の式（３）として表すことができる。
Ｉ０１＝（Ｖｐ−Ｖ０６）／Ｒ０３＝（Ｖ０３Ｐ−Ｖｒｅｆ）／Ｒ０３  ・・・（３）
【００４４】
ここで、基準電圧Ｖｒｅｆは、ダミー側のフォトダイオード１１の出力ノードであるノードＳ０２における電圧であるから、式（３）におけるＶ０３Ｐ−Ｖｒｅｆは入力振幅ＳＧａに一致する。そこで、下記の式（４）による置換が成立する。
ＳＧａ＝Ｖ０３Ｐ−Ｖｒｅｆ  ・・・（４）
【００４５】
さらに、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０２によりカレントミラー回路を構成するため、そのカレントミラー比をＣＭＲ１２とすれば、閾値電流Ｉ０２は下記の式（５）として表すことができる。
Ｉ０２＝ＣＭＲ１２×Ｉ０１  ・・・（５）
【００４６】
式（５）に、式（３）及び（４）を代入することにより、下記の式（６）が得られる。
Ｉ０２＝ＳＧａ×ＣＭＲ１２／Ｒ０３  ・・・（６）
【００４７】
ここで、コンパレータ４０は、反転入力端子に印加される電圧Ｖ０４よりも非反転入力端子に印加される電圧Ｖ０３が高ければＨレベルを出力し、低ければＬレベルを出力する。即ち、入力振幅ＳＧａは光信号から変換された入力信号の振幅であるから、電圧Ｖ０４は入力信号の論理（Ｈレベル又はＬレベル）を定める閾値電圧とみなすことができる。そのため、上述したように、基準電圧Ｖｒｅｆに対する電圧Ｖ０４を、閾値電圧Ｖｔｈと定めている。
【００４８】
閾値電流Ｉ０２は、ダミー側のトランスインピーダンスアンプ３０から引き抜かれる電流であるため、基準電圧Ｖｒｅｆを基準としたコンパレータ４０の反転入力端子に印加される電圧である閾値電圧Ｖｔｈは、下記の式（７）により表すことができる。
Ｖｔｈ＝Ｖ０４−Ｖｒｅｆ＝Ｉ０２×Ｒ０２＝ＳＧａ×ＣＭＲ１２×Ｒ０２／Ｒ０３  ・・・（７）
式（７）における定数（ＣＭＲ１２×Ｒ０２／Ｒ０３）を定数ＲＶＴＨと置き換えると式（８）が得られる。
Ｖｔｈ＝ＲＶＴＨ×ＳＧａ  ・・・（８）
ＲＶＴＨ＝ＣＭＲ１２×Ｒ０２／Ｒ０３  ・・・（９）
【００４９】
式（８）及び（９）に規定する定数ＲＶＴＨは、入力振幅ＳＧａと閾値電圧Ｖｔｈとの比率を定める定数とみなせる。つまり、式（８）から、閾値電流設定回路６０は、閾値電圧Ｖｔｈが、入力振幅ＳＧａに対して所定の比率（定数ＲＶＴＨ）を保ちながら追従するように、閾値電流Ｉ０２を生成することが分る。なお、定数ＲＶＴＨは、カレントミラー比ＣＭＲ１２と、抵抗Ｒ０２及びＲ０３の抵抗値と、から定まるため、受光回路１の設計段階おいて、閾値電圧Ｖｔｈと入力振幅ＳＧａとの比率を予め定めることができる。図５に示すコンパレータ４０の出力は、定数ＲＶＴＨを０．５に設計した場合の波形である。
【００５０】
以上のように、コンパレータ４０に入力する閾値電圧（トランスインピーダンスアンプ３０が出力する電圧信号の振幅）を、入力信号の振幅（トランスインピーダンスアンプ２０が出力する電圧信号の振幅）に対して所定に比率で追従させることで、パルス幅歪みが改善できる。
【００５１】
図６は、コンパレータに入力する閾値電圧を固定とした場合のコンパレータ出力の一例を示す図である。図６（ａ）〜（ｃ）に示すとおり、コンパレータに入力する閾値電圧を固定電圧とすると、入力振幅の変化に応じて、コンパレータ出力のパルス幅が変化する。クロック幅変調を用いたデジタル信号の伝達においては、パルス幅が所定の時間以下であればデータ「０」として判定し、所定の時間より大きければデータ「１」のように判定する。そのため、入力振幅の変化に応じて、パルス幅が変化すると、受光回路１と接続されたデコーダにおいてデジタル信号の論理を誤判定する恐れがある。
【００５２】
図７は、閾値電圧を固定とした場合のコンパレータ出力のシミュレーション結果の一例を示す図である。図７に示すシミュレーションは、閾値電圧を固定し、入力振幅を３段階に変化させている。図７から明らかなとおり、入力振幅の変動に応じてパルス幅が変動している。
【００５３】
図８は、コンパレータに入力する閾値電圧を入力振幅に比例させた場合のコンパレータ出力の一例を示す図である。図８（ａ）〜（ｃ）に示すとおり、コンパレータに入力する閾値電圧を、入力電圧に比例させることで、コンパレータ出力のパルス幅を一定にすることができる。図８に示す例では、定数ＲＶＴＨを０．５に設定しているため、閾値電圧は入力振幅の中心となるように入力信号に追従する。
【００５４】
図９は、閾値電圧を変動させた場合のコンパレータ出力のシミュレーション結果の一例を示す図である。図９から明らかにとおり、入力振幅が大きく変動したとしてもコンパレータ出力のパルス幅をほぼ一定とすることができる。
【００５５】
なお、パルス幅歪みの改善が達成できたとしても、同相信号除去特性の悪化は許容することはできない。そこで、受光回路１における同相信号除去特性をシミュレーションにより検証する。同相信号除去特性は、光結合型絶縁増幅器における入出力間の急激な電位変動に対し、出力の誤動作が生じさせない耐量値である。光結合型絶縁増幅器における入出力間の電位変動に伴うパッケージ内部容量による変位電流は、受光回路に対する入力電流となる。そのため、電位変動により生じた入力振幅が、コンパレータの閾値電圧を超えると、受光回路１の誤動作に直結する。即ち、変位電流に対する耐性が高い受光回路が望まれる。
【００５６】
図１０は、受光回路１に対し同相信号（コモンモードノイズ）を印加した場合におけるコンパレータ出力のシミュレーションの一例を示す図である。図１０では、矩形状の信号を信号側に入力すると共に、正弦波の同相信号を信号側とダミー側に印加している。図１０から明らかなとおり、受光回路１における同相信号除去特性は極めて良好であることが分る。
【００５７】
次に、定数ＲＶＴＨの決定方法について説明する。
【００５８】
図５〜図１０において、定数ＲＶＴＨは０．５に設定している。即ち、閾値電圧Ｖｔｈが、入力振幅ＳＧａの中心となるように、定数ＲＶＴＨを決定している。定数ＲＶＴＨ＝０．５は、入力信号の立ち上がり時間と立ち下がり時間が一致する場合に、適する値である。しかし、入力信号の立ち上がり時間と立ち下がり時間とが一致しない場合には、定数ＲＶＴＨを０．５とせず、中心からずらした方が、パルス幅変調を用いた波形としては良好な場合がある。
【００５９】
図１１は、定数ＲＶＴＨを変化させた場合のコンパレータ出力の一例を示す図である。図１１に示すように、入力信号の立ち上がり時間と立ち上がり時間が相違する場合には、定数ＲＶＴＨを０．５に設定するよりも、０．８に設定した方が、ＰＷＭ波形が安定する（周期Ｔ／２により近い）。
【００６０】
このように、定数ＲＶＴＨを決定する際には、以下の手順とすることが望ましい。
・入力信号の立ち上がり時間及び立ち下がり時間の検証を行う。
・得られた立ち上がり時間及び立ち下がり時間に基づいて、パルス幅の目標を入力信号の周期Ｔ／２とし、定数ＲＶＴＨを決定する。
【００６１】
本実施形態に係る受光回路１は、信号側のトランスインピーダンスアンプ２０が出力する電圧信号の振幅を、ピークホールド回路５０で保持する。ピークホールド回路５０が出力するピーク電圧Ｖｐと、ダミー側のフォトダイオード１１における基準電圧Ｖｒｅｆと、の差電圧を抵抗Ｒ０３で除算することで、基準電流Ｉ０１を生成している（式（３）参照）。フォトダイオード１１の出力ノードにおける基準電圧Ｖｒｅｆはほぼ一定であると考えることが可能であるため、基準電流Ｉ０１は、入力振幅ＳＧａにほぼ比例すると考えることができる。即ち、基準電流Ｉ０１の入力振幅ＳＧａに対するリニアリティは極めて高い。
【００６２】
閾値電流Ｉ０２は、基準電流Ｉ０１を所定の比率で折り返す電流である。そのため、閾値電流Ｉ０２の入力振幅ＳＧａに対するリニアリティも基準電流Ｉ０１と同様に高い。閾値電流Ｉ０２により閾値電圧Ｖｔｈが定まる（式（７）参照）ことから、入力振幅ＳＧａに対する閾値電圧Ｖｔｈの高いリニアリティを実現することができる。入力振幅ＳＧａに対する閾値電圧Ｖｔｈの高いリニアリティが実現できることで、デジタル信号の誤判定を減少させることができる。また、特許文献１が開示する演算シフト回路のように、受光回路１では、複雑な回路を使用しないため、電源電圧の変動に応じて、閾値電圧が変動するといった問題が生じることもない。
【００６３】
以上のように、本実施形態に係る受光回路１では、同相信号除去特性を維持しつつ、パルス幅歪みを改善することができる。特に、入力側回路と出力側回路の信号伝達に発光ダイオード−フォトダイオードを用いた場合には、発光ダイオードの特性変動（温度特性又は経時劣化）や、フォトダイオードの特性変動（温度特性）の影響が無視できない。そのため、光結合型絶縁増幅器に使用される受光回路にパルス幅歪みの入力振幅依存性（入力電流依存性）が存在する場合には、温度特性又は経時劣化等により、デジタル信号の再生誤差が懸念される。このような観点からも、受光回路には、パルス幅歪みの入力振幅依存性が存在しないこと、及び、入力振幅に対する閾値電圧の高いリニアリティを確保することが必要である。
【００６４】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。
【００６５】
第１の実施形態に係る受光回路１では、入力振幅に対する閾値電圧の高いリニアリティを実現できる。しかし、入力信号が立ち上がる際、又は立ち下がる際に伴う波形の振動（リンギング）が生じると、コンパレータから誤った信号が出力される恐れがある。
【００６６】
図１２は、入力信号のリンギングによる影響を説明するための図である。図１２に示すように、入力信号の立ち下がり時にリンギングが発生し、リンギングのピークが閾値電圧を超えるようなことがあれば、コンパレータから誤った信号が出力される。そこで、入力信号の立ち上がり時における閾値電圧と、立ち下がり時における閾値電圧を変化させる制御を実施することが考えられる。即ち、閾値電圧にヒステリシスを設定し、リンギングの影響を回避する制御を実施する。より具体的には、入力信号が立ち上がった後は、閾値電圧を低く設定し、ピーク値の絶対値が高いリンギングが生じたとしても、閾値電圧を下回らないように制御する。一方、入力信号が立ち下がった後は、閾値電圧を高く設定、リンギングのピーク値が閾値電圧を上回らないように制御する。しかし、閾値電圧に対してヒステリシスを設定するだけでは、パルス幅歪みが生じてしまう。
【００６７】
図１３は、閾値電圧にヒステリシスを設定した場合のコンパレータ出力の一例を示す図である。図１３に示す波形では、閾値電圧にヒステリシスを設定しているが、閾値電圧は２値のいずれかで固定である。入力信号に対して閾値電圧が変化する訳ではないので、コンパレータの出力するパルス幅は振幅の大きさに応じて、変動する。即ち、入力信号に生じるリンギングに対する対策として、閾値電圧にヒステリシスを設定しただけではパルス幅歪みを解消することができない。
【００６８】
そこで、本実施形態に係る受光回路２では、入力信号に生じるリンギングに対する対策を実施しつつ、パルス幅歪みの改善を行う。
【００６９】
図１４は、本実施形態に係る受光回路２の内部構成の一例を示す図である。図１４において図２と同一構成要素には、同一の符号を付し、その説明を省略する。
【００７０】
受光回路１と受光回路２の相違点は、コンパレータ４０の出力ノードに２つのインバータ回路ＩＮＶ０１及びＩＮＶ０２を直列接続する点と、閾値電流設定回路６０ａの内部構成が異なる点である。
【００７１】
閾値電流設定回路６０ａには、２つのＮチャンネル型ＭＯＳトランジスタＮ０３及びＮ４と、スイッチＳＷ０１〜ＳＷ０４と、が追加されている。スイッチＳＷ０１〜ＳＷ０４は、トランスファーゲート等を用いて実現することができるが、スイッチＳＷ０１〜ＳＷ０４を限定する趣旨ではない。
【００７２】
スイッチＳＷ０１〜ＳＷ０４は、コンパレータ４０の出力信号の論理レベル（出力パルスのレベル）に応じて、Ｎチャンネル型ＭＯＳトランジスタＮ０１とカレントミラー回路を形成するトランジスタを切り替える。例えば、コンパレータ４０の出力信号がＬレベルであれば、Ｎチャンネル型ＭＯＳトランジスタＮ０１とＮ０３とで、カレントミラー回路を形成するように、スイッチＳＷ０１〜ＳＷ０４を切り替える。より具体的には、コンパレータ４０の出力信号がＬレベルの際は、スイッチＳＷ０１及びＳＷ０４を導通し、スイッチＳＷ０２及びＳＷ０３を非導通とする。一方、コンパレータの出力信号がＨレベルであれば、Ｎチャンネル型ＭＯＳトランジスタＮ０１とＮ０４とで、カレントミラー回路を形成するように、スイッチＳＷ０１〜ＳＷ０４を切り替える。
【００７３】
なお、それぞれのカレントミラー回路を形成した場合の閾値電流設定回路６０ａの動作は、第１の実施形態に係る受光回路１において説明した動作と相違する点は存在しないので、説明を省略する。
【００７４】
閾値電流設定回路６０ａでは、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０３とでカレントミラー回路を構成した際の定数ＲＶＴＨ１と、Ｎチャンネル型ＭＯＳトランジスタＮ０１及びＮ０４とでカレントミラー回路を構成した際の定数ＲＶＴＨ２と、を互いに異なる値に設定する。例えば、定数ＲＶＴＨ１を０．７に設計し、定数ＲＶＴＨ２を０．３に設計することで、コンパレータ４０に対する閾値電圧Ｖｔｈは、入力振幅ＳＧａにヒステリシスを持ちつつ、一定の比率で追従することになる。即ち、閾値電圧Ｖｔｈにヒステリシスを設定することで入力信号に生じるリンギングの影響を避けると共に、閾値電圧Ｖｔｈを入力振幅ＳＧａに応じて自動的に変化（入力振幅ＳＧａに追従）させることで、パルス幅歪みの改善を行う。
【００７５】
図１５は、受光回路２のコンパレータ出力の一例を示す図である。図１５に示すとおり、入力信号が立ち上がり始め、閾値電圧Ｖｔｈを超えると、入力信号はＨレベルと判定される。その際、閾値電圧Ｖｔｈを入力振幅ＳＧａの中心より下に設定（例えば、定数ＲＶＴＨ＝０．３）することで、入力信号にリンギングが発生したとしても、再設定された閾値電圧を下回ることは想定し難く、コンパレータ４０から誤った信号が出力される恐れがない。入力信号が立ち下がった場合についても、閾値電圧Ｖｔｈを入力振幅ＳＧａの中心から上に再設定することで、入力信号に生じるリンギングの影響を避けることができる。
【００７６】
閾値電圧Ｖｔｈは、定数ＲＶＴＨ１及びＲＶＴＨ２で定められた比率により、入力振幅ＳＧａに追従する。そのため、入力振幅ＳＧａに依らず、コンパレータ４０が出力するパルス幅は安定する。即ち、パルス幅歪みが生じることもない。
【００７７】
なお、受光回路２に含まれる閾値電流設定回路６０ａでは、３つのトランジスタを用いて、２つのカレントミラー回路を形成し、コンパレータ４０の出力信号の論理レベルに基づいて、これらのカレントミラー回路を切り替えている。しかし、図１４の示す構成に閾値電流設定回路６０ａを限定する趣旨ではない。例えば、４つのトランジスタを用いて予め２つのカレントミラー回路を形成し、これらのカレントミラー回路を相互に切り替えてもよい。即ち、閾値電流設定回路６０ａは、複数のカレントミラー回路を含み、コンパレータ４０が出力するパルスのレベルに応じて、閾値電流Ｉ０２を生成する際に使用するカレントミラー回路を切り替える回路と理解すべきである。
【００７８】
以上のように、本実施形態に係る受光回路２は、閾値電圧にヒステリシスを設定すると共に、閾値電圧を入力振幅に対して所定の比率で追従させる。その結果、入力信号に生じるリンギングに起因してコンパレータから誤った信号が出力されることを防止すると共に、パルス幅歪みの改善を達成する。
【００７９】
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
【符号の説明】
【００８０】
１、２  受光回路
１０、１１  フォトダイオード
１２  遮光板
２０、３０、１０１、１０２  トランスインピーダンスアンプ
２１、３１  反転増幅器
２１ａ、５１、５２、６１  オペアンプ
４０、１０４  コンパレータ
５０、１０３  ピークホールド回路
５３  ディスチャージ電流源
６０、６０ａ、１０５  閾値電流設定回路
１００  半導体装置
Ｃ０１  ホールドコンデンサ
Ｄ０１  ダイオード
ＩＮＶ０１、ＩＮＶ０２  インバータ回路
Ｎ０１〜Ｎ０４  Ｎチャンネル型ＭＯＳトランジスタ
Ｒ０１〜Ｒ０３  抵抗
ＳＷ０１〜ＳＷ０４  スイッチ
【図１】
2014090257.tif 000003
【図２】
2014090257.tif 000004
【図３】
2014090257.tif 000005
【図４】
2014090257.tif 000006
【図５】
2014090257.tif 000007
【図６】
2014090257.tif 000008
【図７】
2014090257.tif 000009
【図８】
2014090257.tif 000010
【図９】
2014090257.tif 000011
【図１０】
2014090257.tif 000012
【図１１】
2014090257.tif 000013
【図１２】
2014090257.tif 000014
【図１３】
2014090257.tif 000015
【図１４】
2014090257.tif 000016
【図１５】
2014090257.tif 000017