(57)【要約】【課題】変換効率の高い直流電源装置を得ること。【解決手段】本発明にかかる直流電源装置は、本発明は、ブリッジ整流器を構成しているダイオードのうち、少なくとも１素子を半導体スイッチに置き換えるか、または少なくとも１素子に対して半導体スイッチを並列に追加接続した構成の整流回路５０と、交流電源１から整流回路５０に流れる電流極性または電流値を検出する電流検出手段（電流検出素子１０，電流検出部１２）と、電流検出手段による検出値に基づいて半導体スイッチの開閉状態を制御する制御部１３と、を備えることを特徴とする。【選択図】図１
2014090570.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ整流器を構成しているダイオードのうち、少なくとも１素子を半導体スイッチに置き換えるか、または少なくとも１素子に対して半導体スイッチを並列に追加接続した構成の整流手段と、
交流電源から前記整流手段に流れる電流極性または電流値を検出する電流検出手段と、
前記電流検出手段による検出値に基づいて前記半導体スイッチの開閉状態を制御する制御手段と、
を備えることを特徴とする直流電源装置。
【請求項２】
前記半導体スイッチがＭＯＳＦＥＴであることを特徴とする請求項１に記載の直流電源装置。
【請求項３】
前記制御手段は、
前記電流検出手段による電流検出値の極性が変化するタイミングまたは当該電流検出値の絶対値がしきい値を超えるタイミングに同期させて前記半導体スイッチをスイッチングさせることにより交流電圧を直流電圧に変換する第１の整流動作と、前記半導体スイッチを常時オフ状態とすることにより当該半導体スイッチ内の寄生ダイオードまたは半導体スイッチに並列接続したダイオードを使用して交流電圧を直流電圧に変換する第２の整流動作とのいずれか一方を選択し、選択した整流動作を前記整流手段が実行するよう前記半導体スイッチを制御する、
ことを特徴とする請求項１または２に記載の直流電源装置。
【請求項４】
前記制御手段は、前記第１の整流動作と前記第２の整流動作のうち、変換効率がより高い整流動作を前記電流検出手段による電流検出値に基づいて選択することを特徴とする請求項３に記載の直流電源装置。
【請求項５】
前記しきい値は各半導体スイッチに個別に設定が可能なしきい値であることを特徴とする請求項３または４に記載の直流電源装置。
【請求項６】
前記整流手段は、出力端子間に接続された２つのコンデンサとともに倍電圧整流回路を形成していることを特徴とする請求項１〜５のいずれか一つに記載の直流電源装置。
【請求項７】
全波整流動作と倍電圧整流動作を切り替える切替手段、
を備えることを特徴とする請求項６に記載の直流電源装置。
【請求項８】
交流電源と前記整流手段の間に接続されたリアクタと、
前記整流手段の２つの入力端子間を前記制御手段の指示に従って短絡・開放する短絡手段と、
を備えることを特徴とする請求項１〜７のいずれか一つに記載の直流電源装置。
【請求項９】
前記電流検出手段による電流検出値に基づいて、前記半導体スイッチのスイッチング制御を許可するか否かを判定する判定手段と、
前記判定手段が前記スイッチング制御を許可しないと判断した場合に、前記制御手段による前記半導体スイッチのスイッチング制御を強制的に停止させる強制停止手段と、
をさらに備えることを特徴とする請求項１〜８のいずれか一つに記載の直流電源装置。
【請求項１０】
前記半導体スイッチのうち、少なくとも一つはワイドバンドギャップ半導体で構成されていることを特徴とする請求項１〜９のいずれか一つに記載の直流電源装置。
【請求項１１】
請求項１〜１０のいずれか一つに記載の直流電源装置と、
前記直流電源装置から電力供給を受けて動作するインバータと、
前記インバータにより駆動される圧縮機と、
を備えることを特徴とする冷凍サイクル装置。
【請求項１２】
請求項１１に記載の冷凍サイクル装置を備えることを特徴とする空気調和機。
【請求項１３】
請求項１１に記載の冷凍サイクル装置を備えることを特徴とする冷蔵庫。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流を直流に変換する直流電源装置に関する。
【背景技術】
【０００２】
直流電源装置においては、高効率化、すなわち、回路における損失を抑えることが課題の一つである。
【０００３】
高効率化を目的とした従来の直流電源装置が特許文献１に記載されている。特許文献１に記載の直流電源装置においては、ダイオードの代わりにＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）を使用した構成の整流器を備え、この整流器に電流が流れ始めるタイミングおよび整流器に流れる電流が０に変化するタイミングに同期させてＭＯＳＦＥＴを制御することにより、導通損失の低減を実現している。この技術は同期整流と呼ばれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４３１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の直流電源装置は同期整流を適用することにより導通損失を低減して高効率化を実現しているが、更なる高効率化の実現が望まれている。
【０００６】
本発明は、上記に鑑みてなされたものであって、交流から直流への変換効率の高い直流電源装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、ブリッジ整流器を構成しているダイオードのうち、少なくとも１素子を半導体スイッチに置き換えるか、または少なくとも１素子に対して半導体スイッチを並列に追加接続した構成の整流手段と、交流電源から前記整流手段に流れる電流極性または電流値を検出する電流検出手段と、前記電流検出手段による検出値に基づいて前記半導体スイッチの開閉状態を制御する制御手段と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、交流から直流への変換を高効率に行うことが可能な直流電源装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明にかかる直流電源装置の実施の形態１の構成例を示す図である。
【図２】図２は、ＭＯＳＦＥＴの動作説明図である。
【図３】図３は、半導体スイッチのオン／オフ制御タイミングを示す図である。
【図４】図４は、ＭＯＳＦＥＴの電流−導通損特性の一例を示す図である。
【図５】図５は、交流電源から出力される電圧が正極性の場合のコンデンサへの充電ルートの例を示す図である。
【図６】図６は、コンデンサの放電ルートの例を示す図である。
【図７】図７は、第１の整流動作と第２の整流動作のどちらを実行するか決定する処理ブロックの一例を示す図である。
【図８】図８は、第１の整流動作と第２の整流動作のどちらを実行するか決定する処理ブロックの一例を示す図である。
【図９】図９は、実施の形態１の直流電源装置の変形例を示す図である。
【図１０】図１０は、実施の形態１の直流電源装置の変形例を示す図である。
【図１１】図１１は、実施の形態１の直流電源装置の変形例を示す図である。
【図１２】図１２は、実施の形態１の直流電源装置の変形例を示す図である。
【図１３】図１３は、図１２の直流電源装置における半導体スイッチのオン／オフ制御タイミングを示す図である。
【図１４】図１４は、実施の形態１の直流電源装置の変形例を示す図である。
【図１５】図１５は、実施の形態１の直流電源装置の変形例を示す図である。
【図１６】図１６は、実施の形態２の直流電源装置における半導体スイッチの制御動作を示す図である。
【図１７】図１７は、実施の形態３の直流電源装置の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本発明にかかる直流電源装置、冷凍サイクル装置、空気調和機および冷蔵庫の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態１．
図１は、本発明にかかる直流電源装置の実施の形態１の構成例を示す図である。本実施の形態の直流電源装置は、交流電源１と、リアクタ２と、半導体スイッチ３および４と、ダイオード５および６と、コンデンサ７、電流検出素子９および１０と、電流検出部１１および１２と、制御部１３と、電圧検出部１４と、駆動部１５とを備える。また、半導体スイッチ３，４およびダイオード５，６は整流回路５０を形成している。
【００１２】
リアクタ２は、整流回路５０の一方の入力端と交流電源１との間に挿入されている。
【００１３】
整流回路５０は、交流電源１から出力された交流電圧を直流電圧に変換する。整流回路５０を形成している半導体スイッチ３および４は、例えばＭＯＳＦＥＴである。これらの半導体スイッチ３および４と各々並列にダイオードを挿入した構成としてもよい。また、ダイオード５および６は周知の整流器である。半導体スイッチ３および４にＭＯＳＦＥＴを用いた場合、素子内部に寄生ダイオードが存在するため、スイッチオフ状態では、半導体スイッチ３および４はダイオードとなり、これらの素子とダイオード５および６とをあわせた４素子でブリッジ整流器の構成となる。
【００１４】
整流回路５０の出力端間にはコンデンサ７が接続されており、このコンデンサ７は、整流回路５０から出力された直流電圧を平滑化する。コンデンサ７の両端には負荷８が接続される。
【００１５】
電流検出素子９および１０はカレントトランスやシャント抵抗などであり、電流検出素子９はコンデンサ７と負荷８の間に、電流検出素子１０は交流電源１と整流回路５０の間にそれぞれ接続されている。これらの電流検出素子９および１０は、接続位置における電流値を検出する。
【００１６】
電流検出部１１および１２は、電流検出素子９および１０が検出した電流値を制御部１３が取り扱い可能な範囲内（低圧内）の値に変換して出力する。この電流検出部１１および１２は増幅器等で実現される。
【００１７】
電圧検出部１４は、コンデンサ７の両端電圧（直流電圧）を検出し、制御部１３が取り扱い可能な範囲内（低圧内）の値に変換して出力する。この電圧検出部１４も増幅器等で実現される。
【００１８】
制御部１３は、電流検出部１１および１２からの入力値（電流値）と、電圧検出部１４からの入力値（電圧値）とに基づいて、半導体スイッチ３および４を制御する。この制御部１３はマイクロコンピュータなどで実現される。
【００１９】
駆動部１５は、制御部１３により生成された、半導体スイッチ３および４を制御するための駆動信号ｓ１およびｓ２を、半導体スイッチ３および４が駆動可能な電圧レベルに変換し、駆動信号Ｓ１およびＳ２として出力する。この駆動部１５はレベルシフト回路などで実現される。
【００２０】
以下、本実施の形態にかかる直流電源装置の動作を説明する。なお、半導体スイッチ３および４がＭＯＳＦＥＴであるものとして説明する。
【００２１】
ここで、本実施の形態の半導体スイッチ３および４として用いることが可能なＭＯＳＦＥＴの基本動作について説明する。一般的に、ＭＯＳＦＥＴはそのゲートに電荷が供給されると、単方向通流素子としてではなく、逆方向にも電流を流す性質がある。ここでいう逆方向とは、ＭＯＳＦＥＴの内部に形成される寄生ダイオードまたは寄生ダイオードと同一方向に並列に外付けしたダイオードがオンする電流の方向とする。以下、図２を用いて説明する。
【００２２】
図２は、ＭＯＳＦＥＴの動作説明図である。なお、ここでは、Ｎ型チャネルのＭＯＳＦＥＴとする。
【００２３】
図２（ａ）および図２（ｂ）で示されるように、ＭＯＳＦＥＴのソース側が正となるように電圧が印加（以下、この状態を「逆電圧印加」という）されている。図２（ａ）は、ＭＯＳＦＥＴのゲートとソースとの間に電圧が印加されておらずＯＦＦとなっている状態（以下、この状態を「ゲートオフ状態」という）を示しており、このゲートオフ状態においては、寄生ダイオードを経由して電流が流れる。
【００２４】
また、図２（ｂ）は、ＭＯＳＦＥＴのゲートとソースとの間に電圧が印加されＯＮとなっている状態（以下、この状態を「ゲートオン状態」という）を示している。このゲートオン状態においては、ＭＯＳＦＥＴのオン抵抗による電圧低下が寄生ダイオードの順方向電圧より低い場合、電流は寄生ダイオードではなくトランジスタ側に流れる。この場合、ダイオードの導通損失よりもＭＯＳＦＥＴのオン抵抗による導通損失の方が小さくなる。このような、ＭＯＳＦＥＴに対する逆電圧印加によって電流を逆方向に導通させ、これにより導通損失を低減させる技術は一般的に同期整流と呼ばれる。
【００２５】
詳細については後述するが、本実施の形態の直流電源装置は、上記の同期整流を実施して交流電圧を直流電圧に変換する動作（第１の整流動作とする）と、同期整流を実施せずに、半導体スイッチ（ＭＯＳＦＥＴ）３および４を常時オフ（ゲートオフ状態）とし、整流回路５０をブリッジ整流器として使用して交流電圧を直流電圧に変換する動作（第２の整流動作とする）とを適宜切り替えることにより、半導体スイッチ３および４における損失を最小限に抑えて高効率化を実現する。
【００２６】
ここでまず、本実施の形態の直流電源装置における第１の整流動作である同期整流動作について説明する。上述したように、本実施の形態の直流電源装置は、半導体スイッチ３および４を動作させる制御部１３を備えている。制御部１３は、電流検出素子１０および電流検出部１２を介して得られた電流検出値等に基づいて、各半導体スイッチをオンオフ制御する。この直流電源装置は、ハーフブリッジと呼ばれる公知の回路に、制御部１３と、電流検出素子９および１０と、電流検出部１１および１２と、電圧検出部１４と、駆動部１５とを付加した構成となっている。図１の回路構成で半導体スイッチ３および４が共にオフであれば、半導体スイッチ３および４の寄生ダイオードを介した全波整流回路となる（上記第２の整流動作を行う）。半導体スイッチ３および４をダイオードに置き換えた場合も同様に、全波整流動作が可能である。本実施の形態の直流電源装置において、ダイオードとせずに半導体スイッチ３および４を備えた構成としているのは、前述の同期整流を適用可能としてダイオードでの導通損失を低減するためである。
【００２７】
図３は、ＭＯＳＦＥＴを利用して構成されている半導体スイッチ３および４のオン／オフ制御タイミングを示す図である。
【００２８】
図３（ａ）は、交流電源１の電源電圧Ｖｓの波形を示し、図１で示される電源電圧Ｖｓの矢印の方向を正極とする。また、図３（ｂ）は、交流電源１から整流回路５０へ流れ込む電流Ｉｓ（以下、電源電流Ｉｓとする）の波形を示し、図１で示される電源電流Ｉｓの矢印の方向を正方向とする。制御部１３は、図３（ｂ）で示される電源電流Ｉｓ、すなわち、電流検出素子１０および電流検出部１２を介して得られた電流検出値に同期させて、半導体スイッチ３を図３（ｃ）で示されるような駆動信号によってオン／オフさせる。より詳細には、制御部１３は、電源電流Ｉｓが正方向に流れ始めるタイミングで半導体スイッチ３をオンさせ（ゲートオン状態にさせ）、その後、電源電流Ｉｓが０となるタイミングで半導体スイッチ３をオフさせる（ゲートオフ状態にさせる）。また、制御部１３は、図３（ｂ）で示される電源電流Ｉｓに同期させて、半導体スイッチ４を図３（ｄ）で示されるような駆動信号によってオン／オフさせる。より詳細には、制御部１３は、電源電流Ｉｓが逆方向に流れ始めるタイミングで半導体スイッチ４をオンさせ、その後、電源電流Ｉｓが０となるタイミングでオフさせる。これにより、半導体スイッチ３および４を流れる電流は、内部に形成されている寄生ダイオードではなく、それぞれ、トランジスタ側を流れるので、ダイオードの順方向電圧ではなくトランジスタでの電圧降下による損失となり、半導体スイッチ３および４における導通損失を低減できる。
【００２９】
なお、制御部１３は、電流検出部１２から得られた電源電流Ｉｓに基づいて半導体スイッチ３および４の制御タイミングを判定しているが、電源電流Ｉｓに加え、電圧検出部１４から得られた直流電圧値の大きさ等を考慮して、半導体スイッチ３および４のオン状態とオフ状態の比率を変更するようにしてもよい。これにより、電源電流や負荷電流などの諸条件に応じてより高効率にシステムを駆動することができる。また、ここでは詳述しないが、電源電圧Ｖｓを検出する電源電圧部を併用し、これらの情報に基づいて制御部１３が半導体スイッチ３および４を制御するシステム構成としてもよい。このようにすることで、種々の環境条件や使用条件に対応することができる。
【００３０】
以上のように、半導体スイッチ３および４を例えばＭＯＳＦＥＴとし、同期整流を行うことにより導通損失の低減が可能である。ＭＯＳＦＥＴは、低電流領域で寄生ダイオードまたは導通方向（アノード・カソードの方向）が寄生ダイオードと同一となるように並列に外付けしたダイオードよりも導通損失が小さい素子特性を有し、本領域（低電流領域）においては効率面で優位となる。しかし、使用領域によっては、導通損失がダイオードよりも増加する。そのため、本実施の形態の直流電源装置においては、使用する素子とその素子に流れる電流量との関係を考慮して、同期整流を行うか否か、すなわち、第１の整流動作（同期整流）と第２の整流動作のどちらを実行するかを選択する。これにより、更なる高効率化が可能となる。
【００３１】
つづいて、本実施の形態の直流電源装置の動作を説明する。図４は、ＭＯＳＦＥＴの電流−導通損特性の一例を示す図である。図４は、半導体スイッチ３および４を構成しているＭＯＳＦＥＴのゲートオン状態における電流−導通損特性の例（実線）と、ゲートオフ状態（すなわちＭＯＳＦＥＴの寄生ダイオード）における電流−導通損特性の例（破線）とを表している。なお、寄生ダイオードと導通方向が同じになるように並列にダイオードを外付けした構成の場合、これら素子の分流等を考慮して定まる電流−導通損特性が破線で示されたものとなる。図４の特性の場合、電流がＡ点以下の領域では同期整流を行った方が導通損を小さくでき、Ａ点を超えた領域では、全波整流を行った方が導通損を小さくできる。そのため、本実施の形態の直流電源装置は、電流がＡ点未満の領域では同期整流（第１の整流動作）を選択する。一方、電流がＡ点を超えている領域では、半導体スイッチ３および４の寄生ダイオードを使用して行う全波整流（第２の整流動作）を選択する。
【００３２】
半導体スイッチ３および４のそれぞれに流れる電流の大きさは、直接的に電源電流Ｉｓの値から、または、間接的に直流電流Ｉｄｃの値（負荷８に流れる電流の値）から、知ることができる。図５は、交流電源１から出力される電圧が正極性の場合のコンデンサ７への充電ルートの例を示す図である。図６は、コンデンサ７の放電ルートの例を示す図である。図５および図６に示したように、電源電流Ｉｓは直流電流Ｉｄｃと相関関係がある。そのため、制御部１３は、いずれかの電流の検出値を用いることで半導体スイッチ３と半導体スイッチ４に流れている電流を間接的に測定し、この測定値が図４に示したＡ点に相当する値よりも小さい場合は同期整流を行うように、半導体スイッチ３および４を制御する（第１の整流動作を実行する）。これ以外の場合は半導体スイッチ３および４が常時ゲートオフ状態となるように制御する（第２の整流動作を実行する）。
【００３３】
図７は、制御部１３において、第１の整流動作と第２の整流動作のどちらを実行するか決定する処理ブロックの一例を示す図である。制御部１３は、図示した演算部６１、運転モード選択部６２および駆動信号生成部６３を含んでおり、これらの構成要素において、電流検出部１１から入力された直流電流Ｉｄｃに基づいて運転モード（実行する整流動作）を選択するとともに、選択した整流動作を整流回路５０に実行させるための駆動信号ｓ１およびｓ２を生成する。
【００３４】
実行する動作の決定処理では、まず、図７に示した演算部６１が、電流検出素子９および電流検出部１１を用いて取得した直流電流Ｉｄｃに対して信号処理（ピークホールド、積分演算処理等）を実施して電流ピーク値、平均値等（図中Ｉｄｃ’とする）を算出する。
【００３５】
次に、運転モード選択部６２が、演算部６１からの出力値Ｉｄｃ’と予め保持している所定のしきい値とを比較し、Ｉｄｃ’がしきい値以下であれば同期整流運転モード（第１の整流動作）、Ｉｄｃ’がしきい値よりも大きければ通常運転モード（第２の整流動作）を選択する。この比較動作で使用するしきい値は、図４に示したＡ点に相当する値、すなわち、ＭＯＳＦＥＴである半導体スイッチ３および４内のトランジスタにおける導通損と寄生ダイオードにおける導通損の大小関係が逆転する値である。
【００３６】
運転モード選択部６２による運転モード選択が終了すると、駆動信号生成部６３が、運転モード選択部６２における選択結果と、電流検出素子１０および電流検出部１２を用いて取得した電源電流Ｉｓとに基づいて、半導体スイッチ３の制御信号である駆動信号ｓ１および半導体スイッチの制御信号である駆動信号ｓ２を生成する。具体的には、運転モード選択部６２における選択結果が同期整流運転モードの場合、駆動信号生成部６３は、電源電流Ｉｓに基づき、図３に示したタイミングで半導体スイッチ３および４のオン／オフ状態が変化するよう、駆動信号ｓ１およびｓ２を制御する。なお、既に説明したように、図３の（ｂ）が電源電流Ｉｓを示す。図３の（ｃ）が半導体スイッチ３のオン／オフタイミングを示し、駆動信号ｓ１に相当する。図３の（ｄ）が半導体スイッチ４のオン／オフタイミングを示し、駆動信号ｓ２に相当する。これに対して、運転モード選択部６２における選択結果が通常運転モードの場合、駆動信号生成部６３は、半導体スイッチ３および４をゲートオフ状態に固定するために、駆動信号ｓ１およびｓ２を常時オフにする。
【００３７】
なお、図７では、直流電流Ｉｄｃに対して演算を行い、運転モードを選択する場合の構成例を示したが、図８に示したような、電源電流Ｉｓに基づいて運転モードを選択する構成としても良い。この場合、電源電流Ｉｓのみで運転モード選択および駆動信号生成が可能であるため、直流電流Ｉｄｃを得るための電流検出素子９および電流検出部１１が不要となり、低コスト化が図れる。
【００３８】
このように、本実施の形態の直流電源装置は、半導体スイッチをスイッチング制御することにより同期整流が可能な構成の整流回路を備え、電源電流Ｉｓ（または直流電流Ｉｄｃ）の値に応じて、同期整流、または、各半導体スイッチ内の寄生ダイオードを用いた全波整流を行うこととした。これにより、コストアップを抑えつつ比較的簡易な方法で、使用環境・使用条件に応じた最適な整流動作を選択して実行することができ、同期整流を固定的に実施する構成の直流電源装置よりも高効率な直流電源装置を実現できる。
【００３９】
なお、図１では整流回路５０内の２素子を半導体スイッチ（ＭＯＳＦＥＴ等）とする例を示したが、図９のように４素子を半導体スイッチとした構成としてもよい。図９の直流電源装置は、図１の直流電源装置の整流回路５０、制御部１３および駆動部１５を整流回路５０ａ、制御部１３ａおよび駆動部１５ａに置き換えた構成となっている。駆動部１５ａは、図１の駆動部１５を構成しているダイオード５および６を半導体スイッチ１６および１７に置き換えたものである。この場合、制御部１３ａから発せられる半導体スイッチ３駆動のための駆動信号ｓ１と半導体スイッチ１７駆動のための駆動信号ｓ４とは同一またはそれに近いタイミングでのオンオフ動作とする。また、制御部１３ａから出力される半導体スイッチ４駆動のための駆動信号ｓ２と半導体スイッチ１６駆動のための駆動信号ｓ３とは同一またはそれに近いタイミングでのオンオフ動作とする。制御部１３ａ内で駆動信号ｓ１〜ｓ４を生成する処理ブロックの構成は図７または図８に示した処理ブロックと同様であり、制御部１３ａ内の駆動信号生成部６３は、駆動信号ｓ１およびｓ２に加えて、駆動信号ｓ３およびｓ４を生成する。図９に示した構成とすることで、低電流域運転での効率（同期整流運転モードで動作する場合の効率）をさらに向上することができる。これとは逆に、整流回路５０内の１素子のみを半導体スイッチに置き換えた構成としてもよい。整流回路５０内の少なくとも１素子を半導体スイッチに置き換えた場合、４つのダイオードからなる構成のブリッジ整流器を用いて交流電圧を直流電圧に変換する場合よりも高効率な変換が実現できる。
【００４０】
また、図１０のように、各半導体スイッチと並列に図の方向で、半導体スイッチ内の寄生ダイオードよりも低損失なダイオード１８〜２１を挿入した構成の整流回路５０ｂを備えるようにして、高電流域においてダイオード１８〜２１を用いた場合には、さらに高効率な直流電源装置を実現できる。また、図１１のように、コンデンサ７をコンデンサ７ａおよび７ｂに置き換え、ダイオード５および６の中点とコンデンサ７ａおよび７ｂの中点を接続した構成の倍電圧整流回路に応用することも可能である。なお、図１の回路のコンデンサ７をコンデンサ７ａおよび７ｂに置き換えて変形する場合を図１１に示したが、図９や図１０の回路を同様に変形することも可能である。
【００４１】
また、図１２に示した回路にも応用が可能である。図１２に示した回路は、図１１の回路に対し、リアクタ２と電流検出素子１０の整流回路５０側の端子を短絡させることが可能なように半導体スイッチ２２および整流ブリッジ回路２３を追加し、電源半周期に少なくとも１回短絡させる制御を制御部１３ｂおよび駆動部１５ｂが行い（図１３参照）、リアクタ２へのエネルギー授受も行うことで力率を改善できるとともに昇圧も可能な回路である。図１３の（ｅ）が半導体スイッチ２２の制御信号である図１２の駆動信号ｓｐに対応している。図１２の回路では、短絡動作時（図１３（ｅ）参照）は、半導体スイッチ３および４、ダイオード５および６には電流が流れないため、同期整流効果が得られない。よって、同期整流動作は短絡動作を行う以外のタイミングで実施する。なお、図１や図９、図１０の回路に対して半導体スイッチ２２および整流ブリッジ回路２３を追加するようにしてもよい。
【００４２】
また、図１４に示した回路にも応用が可能である。図１４に示した回路は、図１２の回路に対し、ダイオード５および６の中点とコンデンサ７ａおよび７ｂの中点を短絡／開放するためのリレー２４を付加し、全波整流回路と倍電圧整流回路を切り替え可能とした回路である。この回路では、制御部１３ｃが駆動信号ｓｒを生成し、これを駆動部１５ｃが駆動信号ＳＲに変換してリレー２４を制御する（開閉させる）ことで、全波整流回路と倍電圧整流回路を切り替える。制御部１３ｃが駆動信号ｓｒをオフとして出力することによりリレー２４の接点を開状態とした場合は全波整流回路、駆動信号ｓｒをオンとして出力することによりリレー２４の接点を閉状態とした場合は倍電圧整流回路となる。なお、図１１の回路に対してリレー２４を追加するようにしてもよい。
【００４３】
本実施の形態では単相電源の場合について説明したが、同様の原理により三相電源の整流ブリッジ回路にも適用可能である。
【００４４】
図１５は、図１２に示した回路の負荷８として、空調機または冷凍機のインバータを接続するシステムの構成例を示す図である。図１５に示したインバータ３０は、冷凍サイクルの圧縮工程に用いる圧縮機３１を駆動する。なお、冷凍サイクルを実現する構成要素には、圧縮機３１の他に、凝縮器３２、膨張器３３および蒸発器３４が含まれる。なお、図１２に示した回路の負荷８をインバータ３０とする場合の構成例を示したが、当然ながら、他の回路（図１，図９，図１０，図１１，図１４に示した回路）の負荷８をインバータ３０とすることも可能である。
【００４５】
なお、半導体スイッチ３、４、５、６、２２は、ＧａＮ（窒素ガリウム）、ＳｉＣ（シリコンカーバイド）、ダイヤモンド等のワイドバンドギャップ半導体で構成されたものとしてもよい。この場合、さらなる低損失化を実現することができる。また、ワイドギャップ半導体を使用した場合、耐電圧や耐熱性が高くなるとともに許容電流密度も高くなる。そのため、半導体スイッチの小型化が可能となり、装置を小型化できる。この効果を得るためには、少なくとも一つの半導体スイッチをワイドバンドギャップ半導体で構成されたものとすればよい。
【００４６】
実施の形態２．
実施の形態２の直流電源装置について説明する。装置の構成は実施の形態１と同様である。ここでは、一例として、図１に示した構成の場合について説明する。なお、実施の形態１と異なる部分についてのみ説明する。
【００４７】
直流電源装置に接続される負荷（図１の負荷８）によって、電流検出素子９，１０および電流検出部１１，１２により求めた電流値（直流電流Ｉｄｃ，電源電流Ｉｓ）の大きさは変化する。しかし、運転条件、負荷状態にあわせて、各半導体スイッチのオン幅を可変させたい場合や逆にオン幅を固定させたい場合等がある。そこで、本実施の形態の直流電源装置において、制御部１３は、半導体スイッチのオン幅を可変とするために、半導体スイッチの駆動信号ｓ１およびｓ２のオンオフ状態を図１６に示したフローチャートに従って設定する。
【００４８】
図１６を参照しながら本実施の形態の制御部１３による駆動信号ｓ１およびｓ２の設定動作を説明する。
【００４９】
制御部１３は、制御周期ごとに図１６のフローチャートに従った動作を繰り返し実行する。具体的には、動作を開始すると、まず、電源電流Ｉｓが正極性か否かを確認する（ステップＳ１１）。
【００５０】
電源電流Ｉｓが正極性の場合（ステップＳ１１：Ｙｅｓ）、電源電流Ｉｓの絶対値が設定値Ａよりも大きいか否かを確認する（ステップＳ１２）。ここで、Ａは「０≦Ａ＜｜Ｉｓ｜の最大値」を満たす値であり、Ａの設定値を変更すると駆動信号ｓ１のオン幅（半導体スイッチ３のオン幅）が変化する。Ａ＝０に設定した場合、駆動信号ｓ１のオン幅は実施の形態１と同じになる。図示を省略している記憶部等がＡの設定値を保持し、設定値は変更が可能とする。
【００５１】
制御部１３は、｜Ｉｓ｜＞Ａの場合（ステップＳ１２：Ｙｅｓ）、駆動信号の状態をｓ１＝オンかつｓ２＝オフに設定する（ステップＳ１４）。すなわち、半導体スイッチ３を同期整流モードとする。一方、｜Ｉｓ｜≦Ａの場合（ステップＳ１２：Ｎｏ）、ｓ１＝オフかつｓ２＝オフに設定する。
【００５２】
また、電源電流Ｉｓが負極性の場合（ステップＳ１１：Ｎｏ）、電源電流Ｉｓの絶対値が設定値Ｂよりも大きいか否かを確認する（ステップＳ１３）。ここで、Ｂは「０≦Ｂ＜｜Ｉｓ｜の最大値」を満たす値であり、Ｂの設定値を変更すると駆動信号ｓ２のオン幅（半導体スイッチ４のオン幅）が変化する。Ｂ＝０に設定した場合、駆動信号ｓ２のオン幅は実施の形態１と同じになる。図示を省略している記憶部等がＢの設定値を保持し、設定値は変更が可能とする。
【００５３】
制御部１３は、｜Ｉｓ｜＞Ｂの場合（ステップＳ１３：Ｙｅｓ）、ｓ１＝オフかつｓ２＝オンに設定する（ステップＳ１６）。すなわち、半導体スイッチ４を同期整流モードとする。一方、｜Ｉｓ｜≦Ｂの場合（ステップＳ１３：Ｎｏ）、ｓ１＝オフかつｓ２＝オフに設定する。
【００５４】
電源電流Ｉｓは負荷状態により可変するので、上記のように駆動信号ｓ１およびｓ２を制御することで半導体スイッチ３および４のオン幅を可変させることが可能であり、積極的に同期整流モードを使用できる。よって、高効率化が実現できる。また、半導体スイッチ３や４のオン幅を固定させたいときは、ステップＳ１４やＳ１６において制御部１３の時間計測機能を利用し、駆動信号ｓ１やｓ２をオンタイミングから所定時間オンさせればよい。こうすることで可聴域での騒音対策が容易となる場合がある。
【００５５】
また、電源電圧検出部を追加し、電源電圧の値と所定値との比較結果によりオン幅を固定しても良い。また、使用環境や使用条件によりオン幅、オフ幅の可変・固定を切り替えても良い。
【００５６】
図１６では、電源電流Ｉｓを使用した制御動作について示したが、電源電流Ｉｓに代えて直流電流Ｉｄｃを使用してもよい。また、図１の構成とした場合について説明したが、他の構成の上記は一例を示したが、実施の形態で示した他の図（図９など）の構成とした場合も同様に適用可能である。
【００５７】
このように、本実施の形態の直流電源装置は、駆動信号ｓ１およびｓ２の設定動作において、設定の変更が可能な比較値ＡおよびＢを使用する構成とした。これにより、整流回路を構成している半導体スイッチのオン幅を接続される負荷の状態に応じて個別に変更することができる。
【００５８】
実施の形態３．
電源系統の乱れや負荷量の急変によって電源電流が急変する場合、半導体スイッチ素子の保護およびシステム保護のため、半導体スイッチの動作を休止させたい場合がある。本実施の形態では、電源電流の急変時に半導体スイッチの動作を強制的に停止させることが可能な直流電源装置を説明する。
【００５９】
電源電流の急変時に半導体スイッチの動作を強制的に停止させる場合、交流電源から負荷までの特定部位の少なくとも１箇所の電流値を検出し、あるいは、電流勾配をモニターし、電流（あるいは電流勾配）の値が所定値を超えた場合、半導体スイッチの駆動信号をオフすることで、信頼性高く運転することが可能である。
【００６０】
図１７は、実施の形態３の直流電源装置の構成例を示す図である。図１７に示した直流電源装置は、図１に示した直流電源装置に対し、駆動信号強制停止部２５と、比較器２６および２７と、論理演算部２８とを追加したものである。
【００６１】
図１７に示した直流電源装置の動作を説明する。なお、図１に示した直流電源装置と異なる部分についてのみ説明する。
【００６２】
比較器２６は、電流検出素子１０および電流検出部１２で検出された電源電流Ｉｓを所定のしきい値と比較し、例えば、Ｉｓが予め設定しておいたしきい値よりも小さければＬｏを出力し、Ｉｓがしきい値以上であればＨｉを出力する。同様に、比較器２７は、電流検出素子９および電流検出部１１で検出された直流電流Ｉｄｃを所定のしきい値と比較し、例えば、Ｉｄｃが予め設定しておいたしきい値よりも小さければＬｏを出力し、Ｉｄｃがしきい値以上であればＨｉを出力する。
【００６３】
論理演算部２８は、比較器２６の出力値と比較器２７の出力値の論理和を取り、いずれかの比較器からの出力値がＨｉ状態であれば、Ｈｉを出力し、これ以外はＬｏを出力する。
【００６４】
駆動信号強制停止部２５は、論理演算部２８の出力がＨｉの場合、制御部１３から出力された駆動信号ｓ１およびｓ２をオフ信号ｓ１’およびｓ２’として出力する（ｓ１’＝オフかつｓ２’＝オフ）。また、論理演算部２８の出力がＬｏの場合には、制御部１３から入力された駆動信号ｓ１およびｓ２をそのままｓ１’およびｓ２’として通過させる（ｓ１’＝ｓ１かつｓ２’＝ｓ２）。
【００６５】
図１７に示した構成では電源電流Ｉｓおよび直流電流Ｉｄｃに基づいて負荷状態の急変（異常）を検出することとしたが、いずれか一方の電流値に基づいて検出するようにしても構わない。
【００６６】
また、駆動信号強制停止部２５の機能を制御部１３に持たせるようにしてもよい。すなわち、制御部１３は、論理演算部２８の出力がＨｉの場合、駆動信号ｓ１およびｓ２をオフ固定とする。駆動信号強制停止部２５の機能に加え、比較器２６，２７および論理演算部２８の機能を制御部１３に持たせるようにしてもよい。
【００６７】
このように、本実施の形態の直流電源装置は、交流電源から負荷までの特定部位の少なくとも１箇所の電流値に基づいて動作異常を検出した場合には半導体スイッチ３および４の駆動信号を強制的にオフ状態にするので、信頼性の高い動作を実現できる。
【００６８】
なお、本実施の形態では、駆動信号を強制停止させるための構成要素を図１の直流電源装置に対して追加する場合について説明したが、実施の形態１で説明した他の直流電源装置（図９など参照）に対して追加してもよい。また、実施の形態２の直流電源装置に対して追加してもよい。
【００６９】
また、各実施の形態では、半導体スイッチを構成するＭＯＳＦＥＴがＮ型チャネルのＭＯＳＦＥＴの場合について説明したが、Ｐ型チャネルのＭＯＳＦＥＴとしても構わない。
【産業上の利用可能性】
【００７０】
以上のように、本発明は、交流から直流への変換を高効率に行う直流電源装置として有用である。
【符号の説明】
【００７１】
１  交流電源、２  リアクタ、３，４，１６，１７，２２  半導体スイッチ、５，６，１８，１９，２０，２１  ダイオード、７，７ａ，７ｂ  コンデンサ、８  負荷、９，１０  電流検出素子、１１，１２  電流検出部、１３，１３ａ，１３ｂ，１３ｃ  制御部、１４  電圧検出部、１５，１５ａ，１５ｂ，１５ｃ  駆動部、２３  整流ブリッジ回路、２４  リレー、２５  駆動信号強制停止部、２６，２７  比較器、２８  論理演算部、３０  インバータ、３１  圧縮機、３２  凝縮器、３３  膨張器、３４  蒸発器、５０，５０ａ，５０ｂ  整流回路、６１  演算部、６２  運転モード選択部、６３  駆動信号生成部。
【図１】
2014090570.tif 000003
【図２】
2014090570.tif 000004
【図３】
2014090570.tif 000005
【図４】
2014090570.tif 000006
【図５】
2014090570.tif 000007
【図６】
2014090570.tif 000008
【図７】
2014090570.tif 000009
【図８】
2014090570.tif 000010
【図９】
2014090570.tif 000011
【図１０】
2014090570.tif 000012
【図１１】
2014090570.tif 000013
【図１２】
2014090570.tif 000014
【図１３】
2014090570.tif 000015
【図１４】
2014090570.tif 000016
【図１５】
2014090570.tif 000017
【図１６】
2014090570.tif 000018
【図１７】
2014090570.tif 000019