(57)【要約】      （修正有）【課題】コンタクトエッチストップ層を通じて分離領域に結合された金属接点を有するイメージセンサを提供する。【解決手段】イメージセンサ画素が、半導体層内に配置された１又はそれ以上のフォトダイオード３１２を含む。この１又はそれ以上のフォトダイオードに結合された半導体層内に画素回路を配置する。この画素回路及び１又はそれ以上のフォトダイオード上の半導体層に近接して保護層を配置する。この保護層３２０上に、コンタクトエッチストップ層３２２を配置する。このコンタクトエッチストップ層を通じて、１又はそれ以上の金属接点３１４を画素回路に結合する。このコンタクトエッチストップ層内に、１又はそれ以上の金属接点が画素回路に結合する際に通過するコンタクトエッチストップ層材料を１又はそれ以上のフォトダイオードから分離する１又はそれ以上の分離領域３１６を定める。【選択図】図３Ｂ
2014204130.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサ画素であって、
半導体層内に配置された１又はそれ以上のフォトダイオードと、
前記１又はそれ以上のフォトダイオードに結合された前記半導体層内に配置された画素回路と、
前記画素回路及び前記１又はそれ以上のフォトダイオードを覆って前記半導体層に近接して配置された保護層と、
前記保護層を覆って配置されたコンタクトエッチストップ層と、
前記コンタクトエッチストップ層を通じて前記画素回路に結合された１又はそれ以上の金属接点と、
前記１又はそれ以上の金属接点が前記画素回路に結合される際に通過するコンタクトエッチストップ層材料を前記１又はそれ以上のフォトダイオードから分離する、前記コンタクトエッチストップ層内に定められた１又はそれ以上の分離領域と、
を備えることを特徴とするイメージセンサ画素。
【請求項２】
前記コンタクトエッチストップ層内に定められた前記１又はそれ以上の分離領域は、前記１又はそれ以上の金属接点と前記１又はそれ以上のフォトダイオードとの間における前記コンタクトエッチストップ層内の応力経路を実質的に排除する、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項３】
前記１又はそれ以上の分離領域は、前記コンタクトエッチストップ層内の、前記１又はそれ以上の金属接点と前記１又はそれ以上のフォトダイオードとの間のコンタクトエッチストップ層材料を除去した場所に定められる、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項４】
前記１又はそれ以上の金属接点は、無境界接点を含む、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項５】
前記コンタクトエッチストップ層は、窒化物を含む、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項６】
前記コンタクトエッチストップ層は、酸窒化ケイ素を含む、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項７】
前記保護層は、酸化物を含む、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項８】
前記コンタクトエッチストップ層を覆って配置された誘電体層をさらに備える、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項９】
前記誘電体層は、ホウリンケイ酸ガラスを含む、
ことを特徴とする請求項８に記載のイメージセンサ画素。
【請求項１０】
前記イメージセンサ画素は、相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサに含まれる、
ことを特徴とする請求項１に記載のイメージセンサ画素。
【請求項１１】
撮像システムであって、
イメージセンサ画素の画素アレイを備え、該イメージセンサ画素の各々は、
半導体層内に配置された１又はそれ以上のフォトダイオードと、
前記１又はそれ以上のフォトダイオードに結合された前記半導体層内に配置された画素回路と、
前記画素回路及び前記１又はそれ以上のフォトダイオードを覆って前記半導体層に近接して配置された保護層と、
前記保護層を覆って配置されたコンタクトエッチストップ層と、
前記コンタクトエッチストップ層を通じて前記画素回路に結合された１又はそれ以上の金属接点と、
前記１又はそれ以上の金属接点が前記画素回路に結合される際に通過するコンタクトエッチストップ層材料を前記１又はそれ以上のフォトダイオードから分離する、前記コンタクトエッチストップ層内に定められた１又はそれ以上の分離領域と、
を含み、
前記撮像システムは、
前記画素アレイに結合されて、該画素アレイの動作を制御する制御回路と、
前記画素アレイに結合されて、前記複数の画素から画像データを読み出す読み出し回路と、
をさらに備えることを特徴とする撮像システム。
【請求項１２】
前記読み出し回路に結合されて、前記イメージセンサ画素から読み出した前記画像データを記憶する機能論理回路をさらに備える、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項１３】
前記コンタクトエッチストップ層内に定められた前記１又はそれ以上の分離領域は、前記１又はそれ以上の金属接点と前記１又はそれ以上のフォトダイオードとの間における前記コンタクトエッチストップ層内の応力経路を実質的に排除する、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項１４】
前記１又はそれ以上の分離領域は、前記コンタクトエッチストップ層内の、前記１又はそれ以上の金属接点と前記１又はそれ以上のフォトダイオードとの間のコンタクトエッチストップ層材料を除去した場所に定められる、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項１５】
前記１又はそれ以上の金属接点は、無境界接点を含む、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項１６】
前記コンタクトエッチストップ層は、窒化物を含む、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項１７】
前記コンタクトエッチストップ層は、酸窒化ケイ素を含む、
ことを特徴とする請求項１１に記載のイメージセンサ画素。
【請求項１８】
前記保護層は、酸化物を含む、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項１９】
前記コンタクトエッチストップ層を覆って配置された誘電体層をさらに備える、
ことを特徴とする請求項１１に記載の撮像システム。
【請求項２０】
前記誘電体層は、ホウリンケイ酸ガラスを含む、
ことを特徴とする請求項１９に記載の撮像システム。
【請求項２１】
前記イメージセンサ画素は、相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサに含まれる、
ことを特徴とする請求項１１に記載の撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に撮像に関する。具体的には、本発明の実施例は、相補型金属酸化膜半導体ベースのイメージセンサに関する。
【背景技術】
【０００２】
相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサに捕捉される高輝度レベル画像の電気的な痕跡は、その後に取得される画像のその後に読み出される電気的な痕跡内に刻み込まれたままとなる場合がある。このイメージセンサ内に残っている先に検知した画像の電気的な痕跡は、「ゴーストアーチファクト」又は「メモリ効果」と呼ばれる。この望ましくない効果は、静止画像、特に高輝度画像又は明るい画像がイメージセンサに繰り返し曝されることによって悪化する恐れがある。ゴースト画像の滞留はノイズを表し、これによりその後に取得される画像が不明瞭になって信号対ノイズ比が低下し、動いているものが撮像された場合にはボケを生じることもある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このメモリ効果の問題は、特に金属相互接続の密度を最大化する手段を使用する高度製造技術を用いて製造されたＣＭＯＳイメージセンサに著しく認められることが分かっている。例えば、いわゆる「無境界接点」を使用するこれらの製造技術がこの問題の根本的原因に関連することが分かっている。
【課題を解決するための手段】
【０００４】
特に定めのない限り様々な図を通じて同様の参照数字が同じ部分を示す以下の図を参照しながら、本発明の非限定的かつ非包括的な実施形態を説明する。
【図面の簡単な説明】
【０００５】
【図１】本発明の教示による、分離領域を有するコンタクトエッチストップ層を通じて画素回路に結合された金属接点を有するイメージセンサ画素を含む例示的な画素アレイを含む撮像システムの一例を示す図である。
【図２Ａ】本発明の教示による分離領域を有するコンタクトエッチストップ層を通じて画素回路に結合された金属接点を有するイメージセンサ画素を含む画素アレイの一例の上面図である。
【図２Ｂ】本発明の教示による分離領域を有するコンタクトエッチストップ層を通じて画素回路に結合された金属接点を有するイメージセンサ画素を含む画素アレイの一例の上面図である。
【図３Ａ】コンタクトエッチストップ層を通じて画素回路に結合された金属接点を有するイメージセンサ画素を含む例示的な画素アレイに含まれる半導体基板層の一例の断面図である。
【図３Ｂ】本発明の教示による、分離領域を有するコンタクトエッチストップ層を通じて画素回路に結合された金属接点を有するイメージセンサ画素を含む例示的な画素アレイに含まれる半導体基板層の一例の断面図である。
【発明を実施するための形態】
【０００６】
図面の複数の図を通じて、対応する参照文字は対応する構成要素を示す。当業者であれば、図中の要素は単純さ及び明確さを目的として示したものであり、必ずしも縮尺通りではないと理解するであろう。例えば、本発明の様々な実施形態をより良く理解できるように、図中の要素の中には、他の要素に対して寸法を誇張しているものもある。また、本発明のこれらの様々な実施形態をより分かり易く示すために、商業的に実現可能な実施形態において有用又は必要な、一般的なものではあるが良く理解されている要素については示していないことが多い。
【０００７】
以下の説明では、本発明を完全に理解できるように数多くの特定の詳細を示している。しかしながら、当業者には、これらの特定の詳細の一部又は全部を伴わずに本開示を実施できることが明らかであろう。その他の場合、本発明を曖昧にしないために、周知の材料又は方法については詳細に説明していない。
【０００８】
本明細書を通じて、「１つの実施形態」、「ある実施形態」、「１つの実施例」又は「ある実施例」に対する言及は、これらの実施形態又は実施例に関連して説明する特定の特徴、構造又は特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書を通じて様々な箇所で出現する「１つの実施形態では」、「ある実施形態では」、「１つの実施例」又は「ある実施例」という表現は、必ずしも全てが同じ実施形態又は同じ実施例について言及しているわけではない。さらに、１又はそれ以上の実施形態又は例では、特定の特徴、構造又は特性をあらゆる好適な結合又は副結合の形で組み合わせることもできる。集積回路、電子回路、組み合わせ論理回路、又は説明する機能を提供する他の好適な構成要素に特定の特徴、構造又は特性を含めることもできる。また、本明細書と共に提供する図は、当業者に対する説明を目的とするものであり、図面は必ずしも縮尺通りではないと理解されたい。
【０００９】
本発明の教示による例は、相補型金属酸化膜半導体（ＣＭＯＳ）イメージセンサのメモリ効果の根本的原因のうちの１つの要因に対処し、エッチストップ層を含むＣＭＯＳイメージセンサのメモリ効果を低減又は排除する解決策を提供するものである。本発明の教示による例示的なＣＭＯＳイメージセンサは、メモリ効果が低減又は排除されたＣＭＯＳイメージセンサ内の無境界接点要素を可能にする例示的なコンタクトエッチストップ層を含む。具体的には、金属接点がコンタクトエッチストップ層を通じて画素回路に結合する場所を除きイメージセンサの表面全体を覆って連続的なコンタクトエッチストップ層を施す代わりに、本発明の教示による例示的なイメージセンサは、分離領域を有するコンタクトエッチストップ層を含むイメージセンサ画素を含む。例えば、１つの例では、このイメージセンサ画素が、半導体層内に配置された１又はそれ以上のフォトダイオードを含む。この１又はそれ以上のフォトダイオードに結合された半導体層には、画素回路が配置される。半導体層に近接して、画素回路及び１又はそれ以上のフォトダイオード上に保護層が配置される。保護層の上にはコンタクトエッチストップ層が配置される。このコンタクトエッチストップ層を通じて、１又はそれ以上の金属接点が画素回路に結合される。コンタクトエッチストップ層内には、金属接点と、金属接点が画素回路に結合する際に通過するコンタクトエッチストップ層材料とを１又はそれ以上のフォトダイオードから分離する１又はそれ以上の分離領域が定められる。本発明の教示によれば、金属接点、及び金属接点が画素回路に結合する際に通過するコンタクトエッチストップ層材料を分離することにより、コンタクトエッチストップ層内のフォトダイオード領域と金属接点との間の応力経路が実質的に排除され、これによりイメージセンサ内のメモリ効果が低減される。
【００１０】
例示すると、図１は、本発明の教示による分離領域を含むコンタクトエッチストップ層を有する例示的な画素アレイ１０２を含む撮像システム１００の一例を示す図である。図示の例に示すように、撮像システム１００は画素アレイ１０２を含み、この画素アレイ１０２は、制御回路１０８と、機能論理回路１０６に結合された読み出し回路１０４とに結合される。
【００１１】
１つの例では、画素アレイ１０２が、撮像センサ又は画素（例えば、画素Ｐ１、Ｐ２、．．．、Ｐｎ）の二次元（２Ｄ）アレイである。１つの例では、各画素がＣＭＯＳ撮像画素である。図示のように、各画素は、行（例えば、行Ｒ１〜Ｒｙ）と列（（例えば、列Ｃ１〜Ｃｘ）の形に配置されて、人物、場所、物体などの画像データを取得し、このデータを用いてこれらの人物、場所、物体などの２Ｄ画像をレンダリングすることができる。
【００１２】
１つの例では、各画素がその画像データ又は画像電荷を取得した後に、これらの画像データが読み出し回路１０４によって読み出され、その後、機能論理回路１０６に転送される。様々な例では、読み出し回路１０４が、増幅回路、アナログ−デジタル変換（ＡＤＣ）回路、又はその他を含むことができる。機能論理回路１０６は、画像データを単純に記憶することができ、或いは（トリミング、回転、赤目除去、輝度調整、コントラスト調整、又はその他などの）後処理画像効果を加えることによって画像データを操作することもできる。１つの例では、読み出し回路１０４が、読み出し列の線（図示）に沿った時点で画像データの行を読み出すことができ、或いは全ての画素の直列読み出し又は同時完全並列読み出しなどの他の様々な技術（図示せず）を用いて画像データを読み出すことができる。
【００１３】
１つの例では、画素アレイ１０２の動作特性を制御するように、画素アレイ１０２に制御回路１０８が結合される。例えば、制御回路１０８は、画像の取得を制御するためのシャッター信号を生成することができる。１つの例では、このシャッター信号が、単一の取得ウィンドウ中に画素アレイ１０２内の全ての画素がそれぞれの画像データを同時に取り込めるようにするためのグローバルシャッター信号である。別の例では、このシャッター信号が、連続的な取得ウィンドウ中に画素の各行、列又はグループが順に有効になるようなローリングシャッタ信号である。
【００１４】
図２Ａは、イメージセンサ画素の例示的な画素アレイ２０２の半導体基板２１０の一例の上面図である。１つの例では、画素アレイ２０２は、図１の画素アレイ１０２の一例をさらに詳細にした図であると理解されたい。図２Ａの例に示すように、画素アレイ２０２はイメージセンサ画素のアレイを含み、このアレイは、複数のフォトダイオード（ＰＤ）と、半導体層２１０内に配列されたフォトダイオードに関連する画素回路にコンタクトエッチストップ層を通じて結合された金属接点２１４とを含む。様々な例では、各画素が、１又はそれ以上のフォトダイオード（例えば、２１２Ａ及び／又は２１２Ｂ）、及び１又はそれ以上の金属接点２１４を含むことができる。図２Ａに示す例では、イメージセンサ画素の１つが、フォトダイオード２１２Ａ及びフォトダイオード２１２Ｂ、並びに半導体基板２１０内の関連する画素回路に結合された１又はそれ以上の金属接点２１４を含む。別の例では、イメージセンサ画素が、フォトダイオードを１つしか含まないこともあると理解されたい。１つの例では、金属接点２１４が、例えば、以下に限定されるわけではないが、転送トランジスタ、フローティングディフュージョンなどの画素回路要素を含むことができる画素回路に結合される。１つの例では、１又はそれ以上のイメージセンサ画素が、電荷−電圧変換フローティングダイオード及び増幅トランジスタを含むこと又は共有することもできる。
【００１５】
以下でさらに詳述するように、１つの例では、画素アレイ２０２上に堆積した保護層上に、コンタクトエッチストップ層が堆積される。コンタクトエッチストップ層の堆積は、画素アレイ２０２内の金属相互接続の密度を高めるために使用できる無境界接点を設ける際に利用できる製造技術である。本発明の教示によれば、１つの例では、コンタクトエッチストップ層内に分離領域が定められ、これによりコンタクトエッチストップ層内のフォトダイオード領域と金属接点の間の、及び金属接点が結合する際に通過するコンタクトエッチストップ層材料への応力経路が実質的に排除される。
【００１６】
例示すると、図２Ｂは、本発明の教示による分離領域２０２Ｂを含むコンタクトエッチストップ層を通じて結合された金属接点２１４を有するイメージセンサ画素を含む画素アレイ２０２の一例の上面図である。図２Ｂの画素アレイ２０２は、図２Ａの画素アレイ２０２と共通しており、以下で参照する同じ名称及び番号の要素は、上記と同様に結合され機能すると理解されたい。この例に示し、以下でさらに詳述するように、本発明の教示によれば、画素アレイ２０２のイメージセンサ画素のコンタクトエッチストップ層内には、例えば図２Ｂに示す分離領域２１６が定められて、金属接点２１４と、金属接点２１４が関連する画素回路に結合する際に通過するコンタクトエッチストップ層材料とをフォトダイオード２１２Ａ及びフォトダイオード２１２Ｂから分離する。具体的には、本発明の教示による分離領域２１６により、コンタクトエッチストップ層内のフォトダイオード２１２Ａ及び２１２Ｂと金属接点２１４との間の応力経路が排除される。本発明の教示によれば、図示のようにコンタクトエッチストップ層内に分離領域２１６を定めることによって画素アレイ２０２の構造を変化させることにより、画素に対するさらなる電気的及び／又は機械的効果が実現され、これにより画素アレイ２０２のゴーストアーチファクト又はメモリ効果が低減されると理解されたい。
【００１７】
例示すると、図３Ａは、本発明の教示によるＣＭＯＳイメージセンサの例示的な画素アレイ３０２に含まれる半導体基板層３１０の一例の断面図である。なお、１つの例では、図３Ａの画素アレイ３０２は、図２Ａの画素アレイ２０２の線Ａ−Ａ’に沿った断面図である。図示の例に示すように、画素アレイ３０２は、例えばシリコンなどを含む半導体基板層３１０を含み、その中にフォトダイオード領域３１２が配置される。この例では、フォトダイオード領域３１２は、画素アレイ３０２のイメージセンサ画素に含まれる半導体３１０内に配置された唯一のフォトダイオード領域であっても、又は複数のフォトダイオード領域のうちの１つであってもよい。図示の例に示すように、半導体基板層３１０内には、フォトダイオード領域３１２を半導体基板層３１０内の隣接する画素回路から分離する浅溝分離（ＳＴＩ）領域３１８が配置される。
【００１８】
図示の例に示すように、画素アレイ３０２の画素回路及びフォトダイオード３１２上には、半導体基板層３１０に近接して保護層３２０が配置される。１つの例では、保護層３２０が、例えば酸化シリコンベースの誘電体層などの絶縁材料を含むことができる。図示の例では、図示の画素回路がポリシリコン領域３２６を含み、１つの例ではこの領域がポリシリコンゲート構造などを表す。当然ながら、画素回路は、例えば以下に限定されるわけではないが、転送トランジスタ、フローティングディフュージョン、増幅トランジスタなどの他の回路構造を含むこともできると理解されたい。図示の例では、ポリシリコン領域３２６を、保護層３２０の酸化物材料で取り囲まれているように示している。
【００１９】
図３Ａには、半導体基板層３１０内の画素アレイ３０２の画素回路及びフォトダイオード３１２上に堆積された保護層３２０上にコンタクトエッチストップ層３２２が配置されることも示している。１つの例では、画素アレイ３０２内に作製される無境界接点を提供する際に、コンタクトエッチストップ層３２２が利用される。従って、コンタクトエッチストップ層３２２は、接点開口部を形成するために用いられるドライエッチングプロセス中に、下にある構造を損傷から守るために利用される。従って、エッチストップ層３２２のエッチング速度は、例えば酸化シリコンベースの誘電体層よりも遅い。
【００２０】
図３Ａには、図示のように半導体基板層３１０上に堆積された保護層３２０上に堆積されたコンタクトエッチストップ層３２２上に配置された誘電体層３２４も示している。１つの例では、誘電体層３２４が、例えばホウリンケイ酸ガラスなどの絶縁材料を含むことができる金属相互接続層３２４である。
【００２１】
図３Ａには、コンタクトエッチストップ層３２２を通じて金属接点３１４が画素回路に結合されていることも示す。１つの例では、金属接点３１４が、コンタクトエッチストップ層３２２及び誘電体層３２４を通じて画素回路のポリシリコン領域３２６に結合される。１つの例では、金属接点３１４が、画素アレイ３０２の例示的なイメージセンサ画素に含まれる複数の金属接点３１４のうちの１つである。
【００２２】
なお、図３Ａに示す例では、コンタクトエッチストップ層３２２が、金属接点３１４とフォトダイオード領域３１２の間で途切れていない。結果的に、図３には、コンタクトエッチストップ層３２２内のフォトダイオード領域３１２と金属接点３１４の間、及びフォトダイオード領域３１２と、金属接点３１４が画素回路のポリシリコン領域３２６に結合する際に通過するコンタクトエッチストップ層３２２との間に応力経路３２８が存在することを示している。
【００２３】
コンタクトエッチストップ層３２２は、例えば酸窒化ケイ素又は炭化ケイ素などを含む窒化ケイ素ベースの誘電体を含む。１つの例では、窒化ケイ素及び／又は酸窒化ケイ素を生成するためのシリコン、窒素及び酸素の供給原を提供するために、電気的に誘起されるプラズマを使用してシラン（ＳｉＨ４）、アンモニア（ＮＨ４）及び酸素（Ｏ２）などのソースガスを分解するプラズマ化学気相成長法（ＰＥＣＶＤ）を用いてコンタクトエッチストップ層３２２を堆積させることができる。
【００２４】
従って、１つの例では、結果として得られるコンタクトエッチストップ層３２２が、残留水素、又は例えばＳｉ−Ｓｉ結合又はＳｉ−Ｈ結合などの原子間の結晶学的結合の不完全形成に起因する有意量の可動電荷を含むことを特徴とすることができる。１つの例では、結果として得られるコンタクトエッチストップ層３２２が、選択した堆積プロセスのパラメータ、又は選択した相対的な反応ガスの量に関連する残留機械応力を有することも特徴とする。
【００２５】
コンタクトエッチストップ層３２２のＰＥＣＶＤ窒化ケイ素及び／又は酸窒化ケイ素内の可動電荷は、コンタクトエッチストップ層３２２に加わる電界などの電気力によって移動することができ、これにより画素アレイ３０２の画素に含まれるフォトダイオード領域３１２及び／又は画素回路などの近隣の半導体領域に望ましくない効果が生じる恐れがある。例えば、上にあるコンタクトエッチストップ層３２２のＰＥＣＶＤ窒化ケイ素及び／又は酸窒化ケイ素内の可動電荷によって下にある低ドープソース又はドレイン領域の空乏特性が変化することにより、画素アレイ３０２の画素に含まれる画素回路に含まれるトランジスタのソース−ドレイン抵抗が影響を受けることがある。また、コンタクトエッチストップ層３２２のＰＥＣＶＤ窒化ケイ素及び／又は酸窒化ケイ素と、二酸化シリコン膜などの他の膜との間の界面は、通常はこの界面における様々な原子間の破壊原子価に電荷を保持することができる。
【００２６】
さらに、画素アレイ３０２のフォトダイオード領域３１２が照明された場合に行われる可能性がある可視光への暴露により、コンタクトエッチストップ層３２２のＰＥＣＶＤ窒化ケイ素及び／又は酸窒化ケイ素内に正味の正電荷蓄積が引き起こされることもある。具体的には、Ｓｉ−Ｓｉ及びＳｉ−Ｈ結晶構造のフォノンモードに関連するエネルギーが、電気キャリアの光学的励起に関与する場合がある。フォノンは、結晶構造に関連する特性であり、従ってコンタクトエッチストップ層３２２のＰＥＣＶＤ窒化ケイ素及び／又は酸窒化ケイ素の応力特性に関連すると考えられる。
【００２７】
上記に要約したコンタクトエッチストップ層３２２のＰＥＣＶＤ窒化ケイ素及び／又は酸窒化ケイ素の電荷に関連する特性は全て、近隣の半導体領域内に望ましくない影響をもたらす恐れがあり、従って画素アレイ３０２内の望ましくないゴーストアーチファクト又はメモリ効果の原因となる可能性がある。
【００２８】
コンタクトエッチストップ層３２２によって生じることがある画素アレイ３０２の望ましくないゴーストアーチファクト又はメモリ効果に対処するために、本発明の教示によれば、コンタクトエッチストップ層３２２内のフォトダイオード３１２と金属接点３１４の間の応力経路３２８を実質的に排除することにより、コンタクトエッチストップ層３２２内に１又はそれ以上の分離領域を定めて応力の一部を解放することができる。
【００２９】
例えば、図３Ｂは、本発明の教示による、分離領域３１６を含むコンタクトエッチストップ層３２２を通じて結合された金属接点３１４を有するイメージセンサ画素を含む例示的な画素アレイ３０２に含まれる半導体基板層３１０の一例の断面図である。なお、１つの例では、図３Ｂの画素アレイ３０２は、図２Ｂの画素アレイ２０２の線Ｂ−Ｂ’に沿った断面図である。図３Ｂの画素アレイ３０２は、図３Ａの画素アレイ３０２と共通しており、以下で参照する同じ名称及び番号の要素は、上記と同様に結合され機能すると理解されたい。
【００３０】
図３Ｂの例に示すように、コンタクトエッチストップ層３２２内には、１又はそれ以上の分離領域３１６が定められる。従って、金属接点３１４、及び金属接点３１４が画素回路に結合する際に通過する周囲のコンタクトエッチストップ層３２２材料は、隣接するフォトダイオード領域３１２から分離される。具体的には、本発明の教示によれば、コンタクトエッチストップ層３２２内に定められた１又はそれ以上の分離領域３１６が、コンタクトエッチストップ層３２２内の１又はそれ以上の金属接点３１４間の応力経路を、画素アレイ３０２のイメージセンサ画素の１又はそれ以上の隣接するフォトダイオード領域３１２から実質的に排除する。１つの例では、図示のように金属接点３１４とフォトダイオード領域３１２の間において、図示のようにコンタクトエッチストップ層３２２の材料を除去又はエッチング除去することによりコンタクトエッチストップ層３２２内に分離領域３１６を定めて、上述したように応力経路３２８を実質的に排除する。本発明の教示によれば、１つの例では、コンタクトエッチング層３２２材料を除去又はエッチング除去することにより、コンタクトエッチストップ層３２２内の応力の少なくとも一部が解放される。
【００３１】
本発明の教示によれば、図示のようにコンタクトエッチストップ層３２２の材料を除去してコンタクトエッチストップ層３２２内に分離領域３１６を定めることにより、画素アレイ３０２のメモリ効果が低減又は排除される。具体的には、図示のようにコンタクトエッチストップ層３２２内に分離領域３１６を定めると、部分３１６が除去されることによってエッチストップ層３２２内に存在するはずの応力が解放され、従ってエッチストップ層３２２内における、又はエッチストップ層３２２の、例えば保護層３２０を含む隣接膜との間の界面における電荷トラップによってエッチストップ層３２２が光学的に励起されてゴーストアーチファクト画像を保持する傾向が低減されるので、画素アレイ３０２のメモリ効果を低減することができる。また、本発明の教示によれば、エッチストップ層３２２から部分３１６を除去する際に行われるトレンチングにより、エッチストップ層３２２内の可動電荷が全体的に減少するので、エッチストップ層３２２のメモリ効果も低減され、これにより画素アレイ３０２のメモリ効果を低減することもできる。
【００３２】
本発明の説明例についての上述の説明は、要約書の記述を含め、包括的であること、又は開示した正確な形に限定されることを意図するものではない。本明細書では、例示を目的として本発明の特定の実施形態及びその例について説明したが、本発明のより広い思想及び範囲から逸脱することなく様々な同等の修正が可能である。当然ながら、特定の例示的な電圧、電流、周波数、電力範囲の値、時間などは説明目的で示したものであり、本発明の教示による他の実施形態及び実施例では他の値を使用することもできると理解されたい。
【図１】
2014204130.tif 000003
【図２Ａ】
2014204130.tif 000004
【図２Ｂ】
2014204130.tif 000005
【図３Ａ】
2014204130.tif 000006
【図３Ｂ】
2014204130.tif 000007
【外国語明細書】
2014204130000001.pdf