(57)【要約】【課題】  伝送特性の劣化を抑制することができる伝送線路、増幅回路装置、及び伝送線路の製造方法を提供する。【解決手段】  増幅回路パッケージ１は、増幅回路チップ４と出力側基板６とを接続している出力側伝送線路１０とを備えている。出力側伝送線路１０は、誘電体基板２０と、誘電体基板２０上に設けられた導体線路２１とを備えている。誘電体基板２０は、その厚み寸法が導体線路の線路方向に沿って変化している。【選択図】図２
2014204164.tif 000002
【特許請求の範囲】
【請求項１】
高周波の伝送線路であって、
誘電体基板と、
前記誘電体基板上に設けられた導体線路と、を備え、
前記誘電体基板は、その厚み寸法が前記導体線路の線路方向に沿って変化していることを特徴とする伝送線路。
【請求項２】
前記導体線路は、当該導体線路の端部に接続される接続部材の幅寸法に応じて、幅寸法が線路方向に沿って変化している請求項１に記載の伝送線路。
【請求項３】
前記導体線路の端部の幅寸法は、当該端部が前記接続部材に対して並列容量成分として機能しうる値よりも小さい値とされている請求項２に記載の伝送線路。
【請求項４】
前記導体線路の端部の幅寸法は、前記端部と前記接続部材とを接続する複数のワイヤそれぞれを線路方向にほぼ平行に延ばした状態で幅方向に並べて配置しうる値とされている請求項２又は３に記載の伝送線路。
【請求項５】
前記誘電体基板の厚み寸法は、特性インピーダンスを線路方向に沿って変化させうる寸法とされている請求項１〜４のいずれか一項に記載の伝送線路。
【請求項６】
線路方向に沿う特性インピーダンスの変化が、Klopfensteinのテーパ線路による線路方向に沿う特性インピーダンスの変化と等価とされている請求項５に記載の伝送線路。
【請求項７】
前記誘電体基板の厚み寸法は、特性インピーダンスを線路方向に沿って一定としうる寸法とされている請求項１〜４のいずれか一項に記載の伝送線路。
【請求項８】
請求項１〜７のいずれか１項に記載の伝送線路を備えている増幅回路装置。
【請求項９】
誘電体基板と、前記誘電体基板上に設けられた導体線路と、を備えた高周波の伝送線路の製造方法であって、
厚み寸法が前記導体線路の線路方向に沿って変化している前記誘電体基板を得るための成形型に、前記誘電体基板の原料素材を充填する工程と、
前記成形型内の前記原料素材を加圧成形して前記誘電体基板を得る工程と、
を含むことを特徴とする伝送線路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、高周波回路等に用いられる伝送線路、増幅回路装置、及び伝送線路の製造方法に関するものである。
【背景技術】
【０００２】
誘電体基板と当該誘電体基板上に設けられた導体線路とによって構成される伝送線路は、集積回路チップ等、電子デバイスを用いた回路に用いられる（例えば、特許文献１参照）。
このような伝送線路は、当該伝送線路が有する特性インピーダンスを利用してインピーダンス変換器として用いられる。伝送線路によってインピーダンス変換器を構成する場合、狭帯域であればλ／４インピーダンス変換器、広帯域であればKlopfensteinのテーパ線路によるインピーダンス変換器が挙げられる。
【０００３】
図８は、伝送線路をλ／４インピーダンス変換器として用いた一例を示す図であり、高出力のトランジスタを複数備えた増幅回路チップを含む増幅回路パッケージの内部構成を示す図である。
図８中、増幅回路パッケージ１００内には、増幅回路チップ１０１と、パッケージの出力端を構成している出力側基板１０２と、増幅回路チップ１０１及び出力側基板１０２の間に介在している伝送線路１０３とを備えている。
【０００４】
伝送線路１０３は、厚み寸法が所定寸法で一定とされた誘電体基板上に矩形状の導体線路を設けることで構成されており、一端が増幅回路チップ１０１の出力端に複数のボンディングワイヤ１０４によって接続されており、他端が複数のボンディングワイヤ１０５によって出力側基板１０２に接続されている。
例えば、増幅回路チップ１０１の出力インピーダンスが約４Ωであり、パッケージ１００の外部で５０Ωで接続する必要がある場合、伝送線路１０３は、特性インピーダンスが約１５Ωに設定されかつその長さがλ／４（λは伝送される信号波の波長）に設定され、両者の間のインピーダンス整合を行うように構成される。つまり、この伝送線路１０３は、上記λ／４インピーダンス変換器を構成している。
なお、伝送線路１０３は、所定の特性インピーダンスを得ることができる、誘電体基板の誘電率、基板の厚み寸法、及び導体線路の幅寸法に設定されている。
【０００５】
図９は、Klopfensteinのテーパ線路を用いた伝送線路基板の一例を示す図である。図９では、電子デバイス等の特性評価を行うために、当該電子デバイスの入出力端のそれぞれにベクトルネットワークアナライザ等の評価機器を接続するための一対の伝送線路基板２０３を示している。
一対の伝送線路基板２０３は、厚み寸法が所定寸法で一定とされた誘電体基板２０４と、誘電体基板２０４上に設けられた導体線路２０５と、コネクタ２０１とを備えている。
一対の伝送線路基板２０３は、評価対象である集積回路チップ２００の入力端及び出力端に接続されている。伝送線路基板２０３は、コネクタ２０１に評価機器が接続されることで、集積回路チップ２００と評価機器とを接続する。
【０００６】
導体線路２０５の一端と、増幅回路チップ２００とは、複数のボンディングワイヤ２０６によって接続されている。
導体線路２０５は、図に示すように、集積回路チップ２００側である一端からコネクタ２０１側である他端に向かって、幅寸法が漸次縮小する形状に形成されており、伝送線路基板２０３は、線路方向一端側と他端側との間で特性インピーダンスが変化するKlopfensteinのテーパ線路を構成している。
伝送線路基板２０３は、増幅回路チップ２００の入出力インピーダンスと、コネクタ２０１のインピーダンスとに応じて、両端の幅寸法が決定され、両者の間のインピーダンス整合を行うように構成される。特性インピーダンスは、誘電体基板２０４の厚みや材質等を変更することなく導体線路２０５の幅寸法を相対的に大きくすれば小さくなる。図９の場合、一端側から他端側に向かって、幅寸法が漸次縮小する形状に形成されているので、一端側と他端側との間で線路方向に沿って特性インピーダンスが漸次大きくなるように変化しており、低インピーダンスの増幅回路チップ２００と、これよりも高いインピーダンスで接続するコネクタ２０１との間のインピーダンス整合を広帯域で行うことができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１９４５０１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図８に示したように、λ／４インピーダンス変換器を構成している伝送線路１０３をパッケージ内における集積回路チップ１０１の接続に用いた場合、伝送線路１０３は、必要な特性インピーダンスを得るために、その導体線路の幅寸法が制限されることがある。
このため、伝送線路１０３の幅寸法を、集積回路チップ１０１の出力端の幅寸法よりも小さくしなければならないことがある。
【０００９】
この場合、図８のように、集積回路チップ１０１及び伝送線路１０３の幅方向両端付近を接続するボンディングワイヤ１０４は、伝送線路１０３の線路方向に対して交差するように延ばさざるを得ない。すると、伝送線路１０３の線路方向に対して交差するように延ばされたボンディングワイヤ１０４は、伝送線路１０３の線路方向に平行に延ばされた他のボンディングワイヤ１０４よりも長さが長くなってしまい、回路として不要な成分を増加させることとなる。このため、増幅回路チップ１０１により増幅される信号特性を悪化させるおそれが生じる。
【００１０】
また、伝送線路１０３の幅寸法が制限されることによって、伝送線路１０３は、出力側基板１０２の幅寸法よりも大きい幅寸法にしなければならないことがある。
この場合、図８に示すように、伝送線路１０３の他端における幅方向両端部が、出力側基板１０２に対して幅方向両側に段差を生じさせる。
このとき、出力側基板１０２に対して段差を生じさせている伝送線路１０３の幅方向両端部は、出力側基板１０２の接続端に対して並列容量成分として機能してしまい、不要な反射波を生じさせる原因となることがあった。
【００１１】
さらに、図９に示したように、Klopfensteinのテーパ線路を構成している伝送線路基板２０３，２０４においても、一端側の幅方向寸法が集積回路チップ２００の幅寸法に対して極端に大きい場合、ボンディングワイヤ２０６を線路方向に対して交差するように延ばさざるを得ず、また、伝送線路基板２０３，２０４の幅方向両端部が、集積回路チップ２００に対して幅方向両側に段差を生じさせることとなる。このため、ボンディングワイヤ２０６を比較的長くしなければならないことによって回路として不要な成分を増加させ、伝送線路基板２０３，２０４の幅方向両端部が、集積回路チップ２００の接続端に対して並列容量成分として機能してしまい、不要な反射波を生じさせる原因となる。
【００１２】
以上のように、伝送線路は、必要な特性インピーダンスを得るために、その導体線路の幅寸法が制限されることがあるので、伝送線路に、当該伝送線路に接続される電子デバイス等の接続部材を接続する場合、電子デバイスの幅寸法に対して伝送線路の幅寸法を常に最適に設定できるとは限らない。
このため、上述のように伝送線路の伝送特性を劣化させてしまうという問題があった。
【００１３】
本発明はこのような事情に鑑みてなされたものであり、伝送特性の劣化を抑制することができる技術を提供することを目的とする。
【課題を解決するための手段】
【００１４】
（１）上記目的を達成するための本発明は、高周波の伝送線路であって、誘電体基板と、前記誘電体基板上に設けられた導体線路と、を備え、前記誘電体基板は、その厚み寸法が前記導体線路の線路方向に沿って変化していることを特徴としている。
【００１５】
上記構成の伝送線路によれば、導体線路の幅寸法や、誘電体基板の誘電率に応じて、誘電体基板の厚みを線路方向に調整することで所定の特性インピーダンスを得ることができる。このため、所定の特性インピーダンスを得つつ、導体線路の幅寸法の自由度を高めることができる。この結果、導体線路を適切な幅寸法とすることができ、伝送特性の劣化を抑制することができる。
【００１６】
（２）上記伝送線路において、前記導体線路は、当該導体線路の端部に接続される接続部材の幅寸法に応じて、幅寸法が線路方向に沿って変化していることが好ましい。
この場合、伝送線路が接続される接続部材の幅寸法に応じて、導体線路の幅寸法をより適切に設定することができ、伝送特性の劣化を抑制することができる。
【００１７】
（３）
前記導体線路の端部の幅寸法は、当該端部が前記接続部材に対して並列容量成分として機能しうる値よりも小さい値とされていることが好ましい。
この場合、導体線路の端部の幅寸法が、接続部材の幅寸法よりも相対的に大きく設定されることで、端部の一部分が接続部材に対して並列容量成分として機能してしまうことを抑制することができる。これにより、不要な反射波が生じるのを抑制することができ、伝送特性の劣化を抑制することができる。
【００１８】
（４）また、前記導体線路の端部の幅寸法は、前記端部と前記接続部材とを接続する複数のワイヤそれぞれを線路方向にほぼ平行に延ばした状態で幅方向に並べて配置しうる値とされていることが好ましい。
例えば、導体線路の端部の幅寸法が小さく、複数のワイヤの内の一部を線路方向に対して交差するように延ばして接続せざるを得ない場合と比較して、当該ワイヤの長さをより短くすることができる。この結果、回路として不要な成分を増加させるのを抑制でき、伝送特性の劣化を抑制することができる。
【００１９】
（５）（６）上記伝送線路において、前記誘電体基板の厚み寸法は、特性インピーダンスを線路方向に沿って変化させうる寸法とされていることが好ましく、より具体的に、線路方向に沿う特性インピーダンスの変化が、Klopfensteinのテーパ線路による線路方向に沿う特性インピーダンスの変化と等価とされていてもよい。
【００２０】
（７）また、前記誘電体基板の厚み寸法は、特性インピーダンスを線路方向に沿って一定としうる寸法とされていてもよい。
【００２１】
（８）また、本発明の増幅回路装置は、上述の伝送線路を備えていることを特徴としている。
【００２２】
（９）また、本発明は、誘電体基板と、前記誘電体基板上に設けられた導体線路と、を備えた高周波の伝送線路の製造方法であって、厚み寸法が前記導体線路の線路方向に沿って変化している前記誘電体基板を得るための成形型に、前記誘電体基板の原料素材を充填する工程と、前記成形型内の前記原料素材を加圧成形して前記誘電体基板を得る工程と、を含むことを特徴としている。
上記構成の伝送線路の製造方法によれば、上記（１）に記載の誘電体基板を備えた伝送線路を得ることができる。
【発明の効果】
【００２３】
本発明によれば、伝送特性の劣化を抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態に係る、増幅回路パッケージの内部構成を示す図である。
【図２】（ａ）は、出力側伝送線路の拡大図であり、図２（ｂ）は、出力側伝送線路の線路方向に沿う断面図である。
【図３】出力側伝送線路の製造工程を示す図である。
【図４】第２の実施形態に係る伝送線路基板を示す図である。
【図５】一方の伝送線路基板の線路方向に沿う断面図である。
【図６】（ａ）は、第３の実施形態に係るＴＲＬ校正用基板を示す図であり、図６（ｂ）は、ＴＲＬ校正用基板の線路方向に沿う断面図である。
【図７】厚み寸法が線路方向に沿って一定である誘電体基板を用いたＴＲＬ校正用基板を示す図である。
【図８】伝送線路をλ／４インピーダンス変換器として用いた一例を示す図であり、高出力のトランジスタを複数並列に配置した増幅回路チップを含む増幅回路パッケージの内部構成を示す図である。
【図９】Klopfensteinのテーパ線路を用いた伝送線路基板の一例を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の好ましい実施形態について図面を参照しながら説明する。
図１は、第１の実施形態に係る、増幅回路パッケージの内部構成を示す図である。この増幅回路パッケージ１は、約２．５ＧＨｚの周波数帯域の高周波信号の増幅が可能に構成されており、入力側リード２が接続されている入力側基板３と、増幅回路チップ４と、出力側リード５が接続されている出力側基板６と、これらが上面に配置されているベースプレート７とを備えている。また、増幅回路パッケージ１は、入力側基板３と増幅回路チップ４とを接続している入力側伝送線路８と、増幅回路チップ４と出力側基板６とを接続している出力側伝送線路１０とを備えている。
【００２６】
入力側基板３は、入力側リード２とパッケージ１内の回路とを接続するための基板である。入力側基板３と、入力側伝送線路８とは複数のボンディングワイヤ１１を介して互いに接続されている。
入力側伝送線路８は、マイクロストリップラインにより構成されており、入力側基板３と増幅回路チップ４との間に配置されている。入力側伝送線路８は、一端が上述したようにボンディングワイヤ１１を介して入力側基板３に接続され、他端が複数のボンディングワイヤ１２を介して増幅回路チップ４に接続されており、これによって、増幅回路チップ４と入力側基板３とを接続している。
【００２７】
増幅回路チップ４は、例えば、ＧａＮ−ＨＥＭＴ（窒化ガリウム高電子移動度トランジスタ）を複数含んで構成されている。増幅回路チップ４は、複数の入力端子４ａと、複数の出力端子４ｂとを有している。これら複数の入力端子４ａ及び複数の出力端子４ｂは、幅方向に並べて配置されている。よって、増幅回路チップ４は、その上面が幅方向に長い矩形状とされている。
複数の入力端子４ａそれぞれには、入力側伝送線路８との間を接続しているボンディングワイヤ１２が接続されている。
幅方向に並べて配置された複数の入力端子４ａに接続されている複数のボンディングワイヤ１２は、複数の入力端子４ａと同様、幅方向に並べられて入力側伝送線路８側に延びている。
【００２８】
入力側伝送線路８は、幅方向に並べて配置されている複数のボンディングワイヤ１２を線路方向にほぼ平行に延ばした状態で接続することができるように、増幅回路チップ４の幅寸法に応じて、幅広に形成されている。このように、複数のボンディングワイヤ１２を線路方向にほぼ平行に延ばした状態で接続することで、各ボンディングワイヤ１２の長さを、例えば、線路方向に対して交差するように延ばした場合と比較してより短くすることができ、回路として不要な成分を増加させるのを抑制できる。
【００２９】
複数の出力端子４ｂそれぞれには、出力側伝送線路１０との間を接続しているボンディングワイヤ１３が接続されている。
出力側伝送線路１０は、マイクロストリップラインとして構成されており、増幅回路チップ４と出力側基板６との間に配置されている。高周波の伝送線路である出力側伝送線路１０は、一端がボンディングワイヤ１３を介して増幅回路チップ４に接続され、他端が複数のボンディングワイヤ１４を介して出力側基板６に接続されており、これによって、増幅回路チップ４と出力側基板６とを接続している。
【００３０】
出力側基板６は、パッケージ１内の回路と出力側リード５とを接続するための基板である。
出力側リード５には、パッケージ１外部の回路に接続されるが、例えば、出力側リード５に接続される回路に対して、インピーダンス５０Ωで接続する必要がある場合、増幅回路チップ４の出力インピーダンスが約４Ωであるとすると、出力側伝送線路１０は、両者間のインピーダンス整合を行うように構成される。
【００３１】
すなわち、本実施形態における出力側伝送線路１０は、増幅回路チップ４の出力インピーダンスを、出力側リード５における所定のインピーダンスに変換するインピーダンス変換器を構成している。
【００３２】
図２（ａ）は、出力側伝送線路１０の拡大図であり、図２（ｂ）は、出力側伝送線路１０の線路方向に沿う断面図である。
増幅回路パッケージ１は、上述のように約２．５ＧＨｚの周波数帯域の高周波信号が入力される。よって、出力側伝送線路１０は、この周波数に応じて一端から他端沿う線路方向の長さＬがλ／４（λは伝送される信号波の波長）に設定されている。
【００３３】
図２中、出力側伝送線路１０は、導電性の金属により形成されているベースプレート７上に設けられたアルミナ等からなる誘電体基板２０と、誘電体基板２０上に設けられた導体線路２１とを備えており、上述のようにマイクロストリップラインを構成している。
【００３４】
導体線路２１は、厚みが数１０μｍの銅箔により形成されており、出力側伝送線路１０の一端側である一端部２１ａ側の幅寸法が、他端部２１ｂ側の幅寸法よりも広い寸法とされている。
増幅回路チップ４の出力端子４ｂは、入力端子４ａと同様、幅方向に並べて配置されているため、これら出力端子４ｂに接続されているボンディングワイヤ１３も、幅方向に並べられて出力側伝送線路１０側に延びている。
【００３５】
ここで、複数のボンディングワイヤ１３は、線路方向にほぼ平行に延ばした状態で幅方向に並べて配置されている。
導体線路２１の一端部２１ａ側の幅寸法Ｗ１は、一端部２１ａと接続部材としての増幅回路チップ４とを接続している複数のボンディングワイヤ１３それぞれを線路方向にほぼ平行に延ばした状態で幅方向に並べて配置しうる値とされている。
【００３６】
例えば、一端部２１ａ側の幅寸法Ｗ１が、複数のボンディングワイヤ１３の全てを線路方向にほぼ平行に延ばした状態で接続することが可能な寸法よりも小さい場合、複数のボンディングワイヤ１３の内の一部は、上記従来例にて示したように、線路方向に対して交差するように延ばさなければならなくなり、回路として不要な成分を増加させることとなる。
【００３７】
しかし、本実施形態のように、幅寸法Ｗ１を複数のボンディングワイヤ１３の全てを線路方向にほぼ平行に延ばした状態で幅方向に並べて配置しうる値とすれば、複数のボンディングワイヤ１３の全てを線路方向にほぼ平行に延ばした状態で接続することができ、ボンディングワイヤ１３の長さを、線路方向に対して交差するように延ばした場合と比較してより短くすることができる。この結果、回路として不要な成分を増加させるのを抑制でき、当該出力側伝送線路１０の伝送特性の劣化を抑制することができる。
【００３８】
さらに、導体線路２１の一端部２１ａ側の幅寸法Ｗ１は、複数の出力端子４ｂが増幅回路チップ４に配置されている幅方向範囲の寸法Ｗ０とほぼ同じ寸法とされている。
例えば、幅寸法Ｗ１が、複数の出力端子４ｂが増幅回路チップ４に配置されている幅方向範囲の寸法Ｗ０よりも極端に広い場合、上記従来例（図８、図９）にて説明したように、導体線路２１の一端部２１ａにおける幅方向両端部が、増幅回路チップ４（の幅方向両端に位置する出力端子４ｂ）に対して幅方向両側に段差を生じさせる。この段差を生じさせている一端部２１ａの幅方向両端部は、増幅回路チップ４に対して並列容量成分として機能してしまい、不要な反射波を生じさせる原因となる。
【００３９】
このため、一端部２１ａ側の幅寸法Ｗ１は、当該一端部２１ａが増幅回路チップ４に対して並列容量成分として機能しうる値よりも小さい値とされている。これによって、不要な反射波が生じるのを抑制することができ、当該出力側伝送線路１０の伝送特性の劣化を抑制することができる。
なお、本実施形態のように一端部２１ａ側の幅寸法Ｗ１が、複数の出力端子４ｂが配置されている幅方向範囲の寸法Ｗ０とほぼ同じ寸法である場合、幅寸法Ｗ１は、一端部２１ａが増幅回路チップ４に対して並列容量成分として機能しうる値よりも小さい値である。
【００４０】
導体線路２１の他端部２１ｂが接続されている出力側基板６は、増幅回路チップ４の幅寸法よりも小さい幅寸法である。このため、導体線路２１の他端部２１ｂ側の幅寸法Ｗ２は、他端部側部材である出力側基板６の幅寸法に応じて、一端部２１ａ側の幅寸法よりも小さい寸法とされている。
【００４１】
導体線路２１の他端部２１ｂと、出力側基板６とを接続している複数のボンディングワイヤ１４も、幅方向に並べて配置されている。
他端部２１ｂ側の幅寸法Ｗ２は、複数のボンディングワイヤ１４それぞれを線路方向にほぼ平行に延ばした状態で幅方向に並べて配置することが可能な値とされている。
これにより、一端部２１ａと同様、回路として不要な成分を増加させるのを抑制でき、当該出力側伝送線路１０の伝送特性の劣化を抑制することができる。
【００４２】
さらに、他端部２１ｂ側の幅寸法Ｗ２は、出力側基板６の幅寸法とほぼ同じ寸法とされている。
他端部２１ｂにおいても、幅寸法Ｗ２が出力側基板６の幅寸法よりも極端に広い場合、導体線路２１の他端部２１ｂにおける幅方向両端部が、出力側基板６に対して幅方向両側に段差を生じさせる。この段差を生じさせている他端部２１ｂの幅方向両端部は、増幅回路チップ４に対して並列容量成分として機能してしまい、不要な反射波を生じさせる原因となる。
【００４３】
このため、他端部２１ｂ側の幅寸法Ｗ２は、当該他端部２１ｂが増幅回路チップ４に対して並列容量成分として機能しうる値よりも小さい値とされている。これにより、一端部２１ａと同様、不要な反射波が生じるのを抑制することができ、当該出力側伝送線路１０の伝送特性の劣化を抑制することができる。
なお、本実施形態のように他端部２１ｂ側の幅寸法Ｗ２が、出力側基板６の幅寸法とほぼ同じ寸法である場合、幅寸法Ｗ２は、他端部２１ｂが出力側基板６に対して並列容量成分として機能しうる値よりも小さい値である。
【００４４】
導体線路２１の幅方向両側の側端部２１ｃは、一端部２１ａの幅方向端部と他端部２１ｂの幅方向端部との間をほぼ直線状に繋いだ形状とされており、一端部２１ａから他端部２１ｂに向かって先細りとなるテーパ状に形成されている。このため、導体線路２１は、一端側の増幅回路チップ４、及び他端側の出力側基板６の幅寸法に応じて、線路方向に沿って幅寸法が変化している。
【００４５】
また、図２（ｂ）に示すように、出力側伝送線路１０の誘電体基板２０は、一端側の厚み寸法Ｔ１が他端側の厚み寸法Ｔ２よりも大きくされており、増幅回路チップ４側である一端から他端に向かって厚み寸法が漸次小さくなるように形成されている。
このように、本実施形態の誘電体基板２０は、厚み寸法が導体線路２１の線路方向に沿って変化している。
【００４６】
本実施形態の誘電体基板２０の厚み寸法は、導体線路２１の線路方向に沿う幅寸法の変化に応じて、出力側伝送線路１０の特性インピーダンスを線路方向に沿って一定としうる寸法とされている。
出力側伝送線路１０の特性インピーダンスは、導体線路２１の幅寸法と、誘電体基板２０の厚み寸法とによって定まる。よって、本実施形態では、導体線路２１の線路方向における単位長さごとのインピーダンスが導体線路２１の幅寸法に応じて所定のインピーダンスとなるように誘電体基板２０の厚み寸法を設定している。これにより、出力側伝送線路１０の特性インピーダンスは、線路方向に沿って一定とされている。
【００４７】
例えば、本実施形態において、上述したように、増幅回路チップ４の出力インピーダンスが約４Ωであり、出力側リード５におけるインピーダンスが５０Ωである必要があるとき、インピーダンス変換を行う出力側伝送線路１０の特性インピーダンスは約１５Ωとする必要がある。
【００４８】
これに対して、本実施形態の出力側伝送線路１０は、例えば、上述の各寸法を下記のようにして形成することができる。なお、誘電体基板２０は、誘電率が１０である素材を用いている。
出力側伝送線路１０の線路方向の長さＬ      ＝  １０．０５  ｍｍ
導体線路２１の一端部２１ａ側の幅寸法Ｗ１  ＝  ４．６５  ｍｍ
導体線路２１の他端部２１ｂ側の幅寸法Ｗ２  ＝  １．１４  ｍｍ
誘電体基板２０の一端側の厚み寸法Ｔ１      ＝  ０．８２  ｍｍ
誘電体基板２０の他端側の厚み寸法Ｔ２      ＝  ０．２  ｍｍ
【００４９】
出力側伝送線路１０は、各部を上記寸法とすることで、線路方向における単位領域ごとの特性インピーダンスの値が約１５Ωとなるようにされており、線路方向に沿って変化している誘電体基板２０の厚み寸法は、特性インピーダンスを線路方向に沿って一定としうる寸法とされている。
【００５０】
このように、本実施形態の出力側伝送線路１０では、導体線路２１の幅寸法が一定ではなく、一端部２１ａから他端部２１ｂに向かって先細りとなるテーパ状に形成されていたとしても、誘電体基板２０の厚み寸法を線路方向に沿って変化させることで、特性インピーダンスを線路方向に沿って一定とすることができる。
【００５１】
以上のように、本実施形態の出力側伝送線路１０によれば、誘電体基板２０の厚み寸法が導体線路２１の線路方向に沿って変化しているので、導体線路２１の幅寸法や、誘電体基板２０の誘電率に応じて誘電体基板２０の厚みを線路方向に調整することができ、所定の特性インピーダンスを得ることができる。このため、所定の特性インピーダンスを得つつ、導体線路２１の幅寸法の自由度を高めることができる。この結果、導体線路２１を適切な幅寸法とすることができ、伝送特性の劣化を抑制することができる。
【００５２】
また、本実施形態では、出力側伝送線路１０の特性インピーダンスが、上述のように線路方向に沿って一定とされているが、誘電体基板２０の厚み寸法を調整すれば、例えば、線路方向に沿って特性インピーダンスを必要に応じて変化させる等、導体線路２１の線路方向に沿う幅寸法の変化に応じて、線路方向に沿う特性インピーダンスの変化を調整することができる。これにより、必要な伝送特性を得ることができる。
【００５３】
また、導体線路２１は、一端側の増幅回路チップ４及び他端側の出力側基板６の幅寸法に応じて、幅寸法が線路方向に沿って変化しているので、増幅回路チップ４や出力側基板６の幅寸法に応じて、導体線路２１の幅寸法をより適切に調整することができる。この結果、上述のように、不要な成分の増加が抑制されるように、ボンディングワイヤ１３，１４を適切に設けることができ、さらに、導体線路２１が並列容量成分として機能するのを抑制することができる。この結果、伝送特性の劣化をより抑制することができる。
【００５４】
また、本実施形態では、導体線路２１の幅寸法及び誘電体基板２０の厚み寸法を調整することで、出力側伝送線路１０の特性インピーダンスを設定する際の自由度が高められる。このため、従来では、比較的低いインピーダンスの電子デバイスとの間でインピーダンス整合を行う場合、一般的には、比較的高価な高誘電体基板が用いられるが、本実施形態の出力側伝送線路１０によれば、低コストの誘電体材料を用いたとしても、所望の特性インピーダンスを得ることができ、低コスト化が可能である。
【００５５】
ここで、本実施形態の出力側伝送線路１０は、以下のようにして製造することができる。図３は、出力側伝送線路１０の製造工程を示す図である。
誘電体基板２０を形成するには、まず、厚み寸法が導体線路２１の線路方向に沿って変化している上述の形状とされた誘電体基板２０が得られる成形型に、当該誘電体基板２０の原料素材となる粉末状あるいはスラリー状のアルミナ等のセラミックスを充填する（工程Ｓ１）。そして、充填した原料素材を加圧成型する（工程Ｓ２）。
【００５６】
原料素材を加圧成型することによって得られた粗形品は、所定条件にて焼成される（工程Ｓ３）。前記粗形品を焼成することによって（工程Ｓ３）、セラミックスからなる板状の誘電体基板２０が得られる。以上の工程は、誘電体基板２０を形成するための工程である。
次いで、誘電体基板２０の表面に導体線路２１を形成又は固定し、さらに、誘電体基板２０をベースプレート７の上面に固定することで出力側伝送線路１０が得られる（工程Ｓ４）。
【００５７】
図４は、第２の実施形態に係る伝送線路基板を示す図である。図４中、一対の伝送線路基板３０は、電子デバイス等の特性評価を行うために、当該電子デバイスの入出力端のそれぞれにベクトルネットワークアナライザ等の評価機器を接続するための基板である。
一対の伝送線路基板３０は、それぞれ一端に集積回路チップ３２が接続されており、他端には、コネクタ３１が接続されている。
コネクタ３１には、ベクトルネットワークアナライザ等の測定機器が接続され、評価対象となる電子デバイスである集積回路チップ３２のＳパラメータ等の測定評価が行われる。従って、一対の伝送線路基板３０の内、一方の伝送線路基板３０は集積回路チップ３２の入力端に接続されており、他方の伝送線路基板３０は出力端に接続されている。
【００５８】
本実施形態に示す伝送線路基板３０においても、第１の実施形態に示した出力側伝送線路１０と同様に、集積回路チップ３２の入出力端のインピーダンスと、コネクタ３１におけるインピーダンスとの整合を行うインピーダンス変換器を構成している。
【００５９】
図５は、一方の伝送線路基板３０の線路方向に沿う断面図である。なお、他方の伝送線路基板３０も、一方の伝送線路基板３０と同じ構成であるので、ここでは、一方の伝送線路基板３０のみを説明する。
図４及び図５を参照して、伝送線路基板３０は、導電性の金属により形成されているベースプレート３３と、ベースプレート３３上に設けられた誘電体基板３４と、誘電体基板３４上に設けられた導体線路３５とを備えており、マイクロストリップラインを構成している。
【００６０】
導体線路３５の一端部には、複数のボンディングワイヤ３６を介して集積回路チップ３２が接続されている。導体線路３５の他端部には、コネクタ３１の中心導体３１ａが接続されている。
伝送線路基板３０の導体線路３５は、図４に示すように、一端部から他端部に亘って幅寸法がほぼ同じ寸法とされている。導体線路３５の幅寸法Ｗ３は、集積回路チップ３２の幅寸法とほぼ同じ値であるとともに、集積回路チップ３２を接続する複数のボンディングワイヤ３６それぞれができるだけ短い寸法で集積回路チップ３２と導体線路３５とを接続可能な値とされている。
【００６１】
伝送線路基板３０の誘電体基板３４は、集積回路チップ３２側である一端から他端に向かって厚み寸法が漸次大きくなるように形成されている。
本実施形態において、誘電体基板２０の一端側の厚み寸法Ｔ３は、他端側の厚み寸法Ｔ４よりも小さく、さらに、誘電体基板３４の一端と他端との間における厚み寸法は、一端側の厚み寸法Ｔ３から他端側に厚み寸法Ｔ４の間で線路方向に沿って滑らかに変化するようにされている。
【００６２】
本実施形態の誘電体基板３４の厚み寸法は、伝送線路基板３０の特性インピーダンスを線路方向に沿って変化させうる寸法とされている。
伝送線路基板３０は、導体線路３５の幅寸法が線路方向に一定の寸法Ｗ３とされている一方、誘電体基板３４の厚み寸法が線路方向に沿って一端から他端に向かって厚み寸法が漸次大きくなっている。
よって、伝送線路基板３０の線路方向における単位長さごとの特性インピーダンスは、一端部から他端部に向かって漸次大きくなり、伝送線路基板３０は、一端部から他端部に向かって特性インピーダンスが線路方向に沿って漸次大きくなるように変化している。
【００６３】
本実施形態の伝送線路基板３０が、評価対象の集積回路チップ３２の入出力インピーダンスが約４Ω、コネクタ３１が５０Ωの出力インピーダンスで接続されるものである場合、伝送線路基板３０は、例えば、上述の各寸法を下記のようにして形成することができる。なお、誘電体基板２０は、誘電率が１０である素材を用いている。
導体線路２１の幅寸法Ｗ３  ＝  ２．５  ｍｍ
誘電体基板２０の一端部の厚み寸法Ｔ３      ＝  ０．１５  ｍｍ
誘電体基板２０の他端部の厚み寸法Ｔ４      ＝  ２．８  ｍｍ
【００６４】
本実施形態の伝送線路基板３０では、上記従来例（図９）にて示した、Klopfensteinのテーパ線路による線路方向に沿う特性インピーダンスの変化と等価な変化が得られるように、誘電体基板３４の厚み寸法が設定されている。
【００６５】
伝送線路基板３０は、各部を上記寸法とすることで、一端側の特性インピーダンスが約５Ω、他端側の特性インピーダンスが約５０Ωとなるようにされており、線路方向に沿って変化している誘電体基板３４の厚み寸法は、特性インピーダンスを線路方向に沿って変化させうる寸法とされている。
このように、本実施形態の伝送線路基板３０では、導体線路３５を一端部から他端部に亘って幅寸法がほぼ同じ寸法とした矩形状としつつも、誘電体基板５４の厚み寸法を線路方向に沿って変化させることで、特性インピーダンスを線路方向に沿って変化させることができる。
【００６６】
Klopfensteinのテーパ線路を用いた場合、上記従来例にて示したように、低インピーダンスの電子デバイスに対してインピーダンス整合を行おうとすると、その電子デバイスに対して線路の端部が比較的幅広になり、電子デバイスを接続するボンディングワイヤを線路方向に対して交差するように延ばさざるを得ず、ボンディングワイヤが比較的長くなることで回路として不要な成分を増加させることとなる。また、比較的幅広とされた線路の端部が電子デバイスに対して並列容量成分として機能してしまい、不要な反射波を生じさせる原因にもなる。
【００６７】
この点、上記構成の伝送線路基板３０では、特性インピーダンスを線路方向に沿って変化させているにもかかわらず、導体線路３５は一端部から他端部に亘って幅寸法がほぼ同じ寸法とされている。さらに、導体線路３５の幅寸法Ｗ３は、集積回路チップ３２の幅寸法とほぼ同じ値とされている。これにより、導体線路３５の一方側の幅方向両端部が集積回路チップ３２に対して幅方向両側に段差を生じさせるのを抑制することができる。
【００６８】
この結果、集積回路チップ３２を接続するための複数のボンディングワイヤ３６それぞれをできるだけ短い寸法とすることができ、回路として不要な成分が増加するのを抑制し、伝送される信号特性が悪化するのを抑制することができる。
さらに、本実施形態の伝送線路基板３０の線路方向一方側における幅方向端部が、集積回路チップ３２に対して並列容量成分として機能するのを抑制でき、不要な反射波が生じるのを抑制することができる。
【００６９】
以上のように、本実施形態の伝送線路基板３０によれば、Klopfensteinのテーパ線路を用いた場合と比較すると、Klopfensteinのテーパ線路と同様の線路方向に沿う特性インピーダンスの変化を得ることで広帯域特性としつつも、不要な反射波が抑制でき、伝送特性の劣化を抑制することができる。
【００７０】
図６（ａ）は、第３の実施形態に係るＴＲＬ校正用基板を示す図であり、図６（ｂ）は、ＴＲＬ校正用基板の線路方向に沿う断面図である。図６中、ＴＲＬ校正用基板５０は、ＴＲＬ（Thru-Reflect-Line）校正を行うために用いられる基板である。ＴＲＬ校正とは、ベクトルネットワークアナライザ等の評価機器を用いて電子デバイス単体の評価を行う際、その測定系の校正を実施するための一手法であり、「スルー」、「リフレクト」、及び「ライン」の標準基板を用いて測定し、その位相差を既知の値と比較することで校正する方法である。
【００７１】
図６中のＴＲＬ校正用基板５０は、上述の「スルー」、又は「ライン」の標準基板として用いられるものであり、導電性の金属により形成されているベースプレート５３と、ベースプレート５３上に設けられた誘電体基板５４と、誘電体基板５４上に設けられた導体線路５５とを備えており、マイクロストリップラインを構成している。
また、ＴＲＬ校正用基板５０は、線路方向両端のそれぞれに評価機器が接続されるコネクタ５１が設けられている。
【００７２】
本実施形態の導体線路５５は、線路方向の中央部５５ａの幅寸法Ｗ５が最も大きい値とされ、線路方向両端に位置する端部５５ｂの幅寸法Ｗ６が最も小さい値とされている。
中央部５５ａと端部５５ｂとを繋ぐ中間部５５ｃは、中央部５５ａから端部５５ｂに向かって先細りとなるテーパ状に形成されている。
線路方向両端の端部５５ｂの上面には、コネクタ５１の中心導体５１ａが接続されている。端部５５ｂの幅方向Ｗ６は、中心導体５１ａの直径とほぼ同じ値とされている。
このように、導体線路５５は、中心導体５１ａの直径に応じて、線路方向に沿って幅寸法が変化している。
【００７３】
本実施形態の誘電体基板５４は、導体線路５５の中央部５５ａに対応する中央部５４ａの厚み寸法Ｔ５が、導体線路５５の端部５５ｂに対応する端部５４ｂの厚み寸法Ｔ６よりも大きい値とされている。
導体線路５５の中間部５５ｃに対応する中間部５４ｃの厚み寸法は、線路方向に沿って中央部５４ａから端部５４ｂに向かって漸次小さくなっている。
このように、本実施形態の誘電体基板５４は、厚み寸法が導体線路５５の線路方向に沿って変化している。
【００７４】
本実施形態の誘電体基板５４の厚み寸法は、導体線路５５の線路方向に沿う幅寸法の変化に応じて、出力側伝送線路１０の特性インピーダンスを線路方向に沿って一定としうる寸法とされている。
【００７５】
例えば、本実施形態ＴＲＬ校正用基板５０の特性インピーダンスが５０Ωである場合、上述の各寸法を下記のようにして形成することができる。なお、誘電体基板５４は、誘電率が３．１である素材を用いている。
導体線路５５の中央部５５ａの幅寸法Ｗ５    ＝  ５  ｍｍ
導体線路５５の端部５５ｂの幅寸法Ｗ６      ＝  １．４２  ｍｍ
誘電体基板５４の中央部５４ａの厚み寸法Ｔ５＝  ２  ｍｍ
誘電体基板５４の端部５４ｂの厚み寸法Ｔ６  ＝  ０．６  ｍｍ
【００７６】
ＴＲＬ校正用基板５０は、各部を上記寸法とすることで、線路方向における微小領域の特性インピーダンスの値が約５０Ωの範囲の値となるようにされており、線路方向に沿って変化している誘電体基板２０の厚み寸法は、特性インピーダンスを線路方向に沿って一定としうる寸法とされている。
【００７７】
このように、本実施形態ＴＲＬ校正用基板５０では、導体線路５５の幅寸法が一定ではなく、矩形状ではない異形状に形成されていたとしても、誘電体基板５４の厚み寸法を線路方向に沿って変化させることで、特性インピーダンスを線路方向に沿って一定とすることができる。
【００７８】
例えば、図７に示すように、ＴＲＬ校正用基板として、厚み寸法が線路方向に沿って一定である誘電体基板３０４を用いた場合、導体線路３０５は、幅寸法が線路方向に沿ってほぼ一定な矩形状とされる。このため、導体線路３０５の線路方向端部は、コネクタ５１の中心導体５１ａの直径と比べて幅広となり、中心導体３０１ａに対して、幅方向両側に段差を生じさせる。この段差を生じさせている導体線路３０５の線路方向端部は、中心導体３０１ａに対して並列容量成分として機能してしまい、不要な反射波を生じさせる原因となる。
【００７９】
さらに、導体線路３０５の線路方向端部は、幅広となることでコネクタ３０１のグランド部３０１ｂに接近し、グランドによる影響を生じさせてしまう。
これら不要な反射波や、グランドによる影響は、ＴＲＬ校正用基板の伝送特性を劣化させ不安定にする。
【００８０】
この点、本実施形態のＴＲＬ校正用基板５０によれば、誘電体基板５４の厚み寸法を線路方向に沿って変化させることによって特性インピーダンスを線路方向に沿って一定としつつ、導体線路５５の幅寸法を中心導体５１ａの直径に応じて線路方向に沿って変化させることができる。
このため、導体線路５５の端部５５ｂの幅寸法をコネクタ５１の中心導体５１ａの直径とほぼ同じ値とすることができ、不要な反射波や、グランドによる影響を抑制することができ、ＴＲＬ校正用基板５０の伝送特性の劣化を抑制することができる。
【００８１】
また、本実施形態のＴＲＬ校正用基板５０によれば、導体線路５５の線路方向に沿う幅寸法の変化に応じて、誘電体基板５４の厚み寸法を導体線路５５の線路方向に沿って変化するように形成し、特性インピーダンスを線路方向に沿って一定とされている。これによって、本実施形態のＴＲＬ校正用基板５０は、図７に示したＴＲＬ校正用基板と同様の特性インピーダンスとすることができる。
【００８２】
なお本発明は、上記各実施形態に限定されるものではない。上記各実施形態では、本発明を、増幅回路パッケージ１内で用いられるインピーダンス整合を行うための伝送線路（出力側伝送線路１０）や、電子デバイス単体の評価に用いるための伝送線路基板、評価測定の校正のための校正用基板に適用した場合を例示したが、本発明は、これら以外の回路基板に設けられる伝送線路に対して適用可能である。
また、上記各実施形態では、伝送線路としてのマイクロストリップラインに対して本発明を適用した場合を例示したが、コプレーナラインやスロットラインに対しても適用可能である。コプレーナラインやスロットラインの場合も、マイクロストリップラインの場合と同様、厚み寸法が線路方向に沿って変化している誘電体基板上に導体線路を設けることで上記各実施形態と同様の効果を得ることができる。
【００８３】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８４】
１  増幅回路パッケージ
４  増幅回路チップ（接続部材）
６  出力側基板（接続部材）
１０  出力側伝送線路
１３  ボンディングワイヤ
１４  ボンディングワイヤ
２０  誘電体基板
２１  導体線路
２１ａ  一端部
２１ｂ  他端部
３０  伝送線路基板
３１ａ  中心導体（接続部材）
３２  集積回路チップ（接続部材）
３４  誘電体基板
３５  導体線路
３６  ボンディングワイヤ
５０  校正用基板
５１ａ  中心導体（接続部材）
５４  誘電体基板
【図１】
2014204164.tif 000003
【図２】
2014204164.tif 000004
【図３】
2014204164.tif 000005
【図４】
2014204164.tif 000006
【図５】
2014204164.tif 000007
【図６】
2014204164.tif 000008
【図７】
2014204164.tif 000009
【図８】
2014204164.tif 000010
【図９】
2014204164.tif 000011