(57)【要約】【課題】消費電力を低減しつつ、同極性の画素の連続数が少なくなるように液晶表示パネルを駆動することができ、さらに、配線本数を低減させつつ色割れが発生することを抑制できる液晶表示装置を提供する。【解決手段】第１の画素７１の薄膜トランジスタは、第２の走査線８２および第１の信号線９１に接続され、第２の画素７２の薄膜トランジスタは、第１の走査線８１および第２の信号線９２に接続され、第３の画素７３の薄膜トランジスタは、第１の走査線８１および第３の信号線９３に接続され、第４の画素７４の薄膜トランジスタは、第２の走査線８２および第２の信号線９２に接続され、第５の画素７５の薄膜トランジスタは、第３の走査線８３および第２の信号線９２に接続され、第６の画素７６の薄膜トランジスタは、第４の走査線８４および第１の信号線９１に接続される。【選択図】図２
2014026069.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタが各々設けられた８つの画素電極と、
４本の走査線と、
３本の信号線とを備え、
前記８つの画素電極のうち、第１から第４の画素電極が走査線方向に順に配置され、第５から第８の画素電極が、前記第１から第４の画素電極における信号線方向に隣接して、走査線方向に順に配置され、
前記４本の走査線のうち、前記第１から第４の画素電極における前記第５から第８の画素電極と反対側に第１の走査線が配置され、前記第１から第４の画素電極が前記第５から第８の画素電極と向かい合う側に、第２の走査線および第３の走査線が配置され、前記第５から第８の画素電極における前記第１から第４の画素電極と反対側に第４の走査線が配置され、
前記３本の信号線のうち、第１の画素電極および第５の画素電極における第２の画素電極および第６の画素電極と反対側に第１の信号線が配置され、第２の画素電極および第６の画素電極が第３の画素電極および第７の画素電極と向かい合う側に第２の信号線が配置され、第４の画素電極および第８の画素電極における第３の画素電極および第７の画素電極と反対側に第３の信号線が配置され、
第１の画素電極の薄膜トランジスタは、前記第２の走査線および第１の信号線に接続され、
第２の画素電極の薄膜トランジスタは、前記第１の走査線および第２の信号線に接続され、
第３の画素電極の薄膜トランジスタは、前記第１の走査線および第３の信号線に接続され、
第４の画素電極の薄膜トランジスタは、前記第２の走査線および第２の信号線に接続され、
第５の画素電極の薄膜トランジスタは、前記第３の走査線および第２の信号線に接続され、
第６の画素電極の薄膜トランジスタは、前記第４の走査線および第１の信号線に接続され、
第７の画素電極の薄膜トランジスタは、前記第４の走査線および第２の信号線に接続され、
第８の画素電極の薄膜トランジスタは、前記第３の走査線および第３の信号線に接続される
ことを特徴とする液晶表示装置。
【請求項２】
第１から第４の画素電極および第５から第８の画素電極と、４本の走査線と、３本の信号線とを繰り返し単位として、走査線方向および信号線方向に隣接させて配置し、
走査線方向に隣接する繰り返し単位において、隣接する信号線を重畳させる
請求項１記載の液晶表示装置。
【請求項３】
１フレームの期間内において、第１の信号線は、第３の信号線の電位の極性と同一の極性を有し、第２の信号線の電位の極性と反対の極性を有する
請求項１または請求項２記載の液晶表示装置。
【請求項４】
表示に寄与する画素電極が含まれる領域である表示領域と表示に寄与しない画素電極が含まれる領域である非表示領域との境界が信号線を挟んだ両画素電極間に存在する場合に、前記表示領域の端部の表示に寄与する前記境界近傍の信号線には、前記表示領域内の信号線と同じ負荷容量を有するように画素電極および薄膜トランジスタが接続される
請求項１から請求項３のうちのいずれか１項に記載の液晶表示装置。
【請求項５】
表示に寄与する画素電極が含まれる領域である表示領域と表示に寄与しない画素電極が含まれる領域である非表示領域との境界が信号線を挟んだ両画素電極間に存在する場合に、前記表示領域の端部の表示に寄与する前記境界近傍の信号線には、表示に寄与しない画素電極および薄膜トランジスタが、表示に寄与する画素電極と同数接続される
請求項１から請求項４のうちのいずれか１項に記載の液晶表示装置。
【請求項６】
表示に寄与する画素電極が含まれる領域である表示領域と表示に寄与しない画素電極が含まれる領域である非表示領域との境界が信号線を挟まない両画素電極間に存在する場合に、前記表示領域の端部の表示に寄与するとともに前記非表示領域に位置する信号線には、前記表示領域内の信号線と同じ負荷容量を有するように画素電極および薄膜トランジスタが接続される
請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置。
【請求項７】
表示に寄与する画素電極が含まれる領域である表示領域と表示に寄与しない画素電極が含まれる領域である非表示領域との境界が信号線を挟まない両画素電極間に存在する場合に、前記表示領域の端部の表示に寄与するとともに前記非表示領域に位置する信号線には、表示に寄与しない画素電極および薄膜トランジスタが、表示に寄与する画素電極の数の３倍接続される
請求項１から請求項６のうちのいずれか１項に記載の液晶表示装置。
【請求項８】
８つの画素電極は、表示用に３色のうちのいずれか１色が割り当てられ、
第１の画素電極、第４の画素電極、第５の画素電極および第８の画素電極は、前記３色の中から第一の色が割り当てられ、
第２の画素電極および第６の画素電極は、前記３色の中から前記第一の色と異なる第二の色が割り当てられ、
第３の画素電極および第７の画素電極には、前記３色の中から前記第一の色または前記第二の色とは異なる第三の色が割り当てられる
請求項１から請求項７のうちのいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式の液晶表示装置に関する。
【背景技術】
【０００２】
近年、消費電力を抑えつつ、同極性の画素の連続数が少なくなるように駆動可能な液晶表示装置が提案されている（特許文献１参照）。図１１は、特許文献１に記載された液晶表示装置の概要を示す説明図である。
【０００３】
特許文献１に記載された液晶表示装置では、奇数行の画素電極が左側に配置されたソースライン（Ｓ１〜Ｓ５）に接続され、偶数行の画素電極が右側に配置されたソースラインに接続され、各ソースラインには、コモン電極電位ＶＣＯＭより高い電位（図１１における＋。以下、正極性と記すこともある。）とＶＣＯＭより低い電位（図１１における−。以下、負極性と記すこともある。）とがソースラインの配置順に交互に出力される。
【０００４】
具体的には、特許文献１に記載された液晶表示装置では、１行の画素数をＮとした場合、ソースラインは、Ｎ＋１（本）設けられる。奇数行の画素電極は、ソースラインＳ１〜ＳＮに接続され、偶数行の画素電極は、ソースラインＳ２〜ＳＮ＋１にそれぞれ接続される。奇数行目の選択期間には、各画素の画素値に応じた電位がソースラインＳ１〜ＳＮへ正極性、負極性、正極性・・・の順に設定され、偶数行目の選択期間には、各画素の画素値に応じた電位がソースラインＳ２〜ＳＮ＋１へ負極性、正極性、負極性・・・の順に設定される。以下、このような構成による駆動方法を、駆動法Ａと記す。
【０００５】
図１１に示す例では、左から奇数番目のソースライン（Ｓ１，Ｓ３，Ｓ５）は、ＶＣＯＭより高い電位で維持される。また、左から偶数番目のソースライン（Ｓ２，Ｓ４）は、ＶＣＯＭより低い電位で維持される。そのため、消費電力を低減することができる。さらに、各画素の極性は、奇数行目では正極性、負極性、正極性・・・となり、偶数行目では負極性、正極性、負極性・・・となり、隣接する画素同士の極性を変えることができる。よって、列毎反転で駆動させつつ、ドット反転の画質を維持できる。
【０００６】
また、配線本数を削減しつつ駆動法Ａを実現する方法が非特許文献１に記載されている。図１２は、非特許文献１に記載された液晶表示装置の概要を示す説明図である。
【０００７】
非特許文献１に記載された液晶表示装置では、各列の画素電極ごとに２本のソースライン（Ｓ１とＳ２、または、Ｓ３とＳ４）がそれぞれ両脇に設けられ、１列分の各画素電極は、両側のソースラインのうちのいずれか一方に交互に接続される。また、列方向の２つの画素電極は、それぞれ１本のゲートライン（Ｇ１〜Ｇ３）を共有して接続される。そのような構成により、半三倍速駆動を実現している。
【０００８】
また、非特許文献１に記載された液晶表示装置の各画素電極には、赤色表示用画素、緑色表示用画素および青色表示用画素が列方向に繰り返される配置になるように各色が割り当てられる。また、行方向の画素電極には、同じ色が割り当てられる。列方向の２つの画素電極は１つのゲートラインを共有して接続されているため、一回のゲートスキャンでは、赤色表示用画素、緑色表示用画素、青色表示用画素のうちのいずれか２色が表示される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−１０７６７９号公報
【非特許文献】
【００１０】
【非特許文献１】Chang Il Ryoo, etc, "Novel Half-Triple-Rate Driving Method for High Resolution TFT-LCDs with an Integrated a-Si Gate Driver", Proc Int Disp Workshops, 15th, Vol.1, p.83-86, 2008
【発明の概要】
【発明が解決しようとする課題】
【００１１】
非特許文献１に記載された液晶表示装置を用いることで、駆動法Ａを実現しつつ、特許文献１に記載された液晶表示装置よりも配線本数を低減させることは可能である。しかし、非特許文献１に記載された液晶表示装置の場合、画素の両脇に２本の信号線を配置する必要があるため、画面の横方向に画素数が増加した場合、信号線が増大してしまうという問題がある。
【００１２】
さらに、上述するように、非特許文献１に記載された液晶表示装置では、１本のゲートスキャンで書きこまれる画素が３色のうち２色のみである。そのため、例えば、黒い背景の上を白い横棒が上下に動く表示が行われる場合、視線を動かしたときに色割れが認識されてしまうという問題がある。そのため、このような色割れを発生させることなく配線本数を低減させ、かつ、特許文献１に記載された液晶表示装置と同等の画質を維持できることが望まれている。
【００１３】
そこで、本発明は、消費電力を低減しつつ、同極性の画素の連続数が少なくなるように液晶表示パネルを駆動することができ、さらに、配線本数を低減させつつ色割れが発生することを抑制できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明による液晶表示装置は、薄膜トランジスタが各々設けられた８つの画素電極（図２における画素電極７１〜７８に相当）と、４本の走査線（図２における走査線８１〜８４に相当）と、３本の信号線（図２における信号線９１〜９３に相当）とを備え、８つの画素電極のうち、第１から第４の画素電極（図２における第１〜４の画素電極７１〜７４に相当）が走査線方向に順に配置され、第５から第８の画素電極（図２における第５〜８の画素電極７５〜７８に相当）が、第１から第４の画素電極における信号線方向に隣接して、走査線方向に順に配置され、４本の走査線のうち、第１から第４の画素電極における第５から第８の画素電極と反対側に第１の走査線（図２における第１の走査線８１に相当）が配置され、第１から第４の画素電極が第５から第８の画素電極と向かい合う側に、第２の走査線（図２における第２の走査線８２に相当）および第３の走査線（図２における第３の走査線８３に相当）が配置され、第５から第８の画素電極における第１から第４の画素電極と反対側に第４の走査線（図２における第４の走査線８４に相当）が配置され、３本の信号線のうち、第１の画素電極および第５の画素電極における第２の画素電極および第６の画素電極と反対側に第１の信号線（図２における第１の信号線９１に相当）が配置され、第２の画素電極および第６の画素電極が第３の画素電極および第７の画素電極と向かい合う側に第２の信号線（図２における第２の信号線９２に相当）が配置され、第４の画素電極および第８の画素電極における第３の画素電極および第７の画素電極と反対側に第３の信号線（図２における第３の信号線９３に相当）が配置され、第１の画素電極の薄膜トランジスタは、第２の走査線および第１の信号線に接続され、第２の画素電極の薄膜トランジスタは、第１の走査線および第２の信号線に接続され、第３の画素電極の薄膜トランジスタは、第１の走査線および第３の信号線に接続され、第４の画素電極の薄膜トランジスタは、第２の走査線および第２の信号線に接続され、第５の画素電極の薄膜トランジスタは、第３の走査線および第２の信号線に接続され、第６の画素電極の薄膜トランジスタは、第４の走査線および第１の信号線に接続され、第７の画素電極の薄膜トランジスタは、第４の走査線および第２の信号線に接続され、第８の画素電極の薄膜トランジスタは、第３の走査線および第３の信号線に接続されることを特徴とする。
【００１５】
そして、第１から第４の画素電極および第５から第８の画素電極と、４本の走査線と、３本の信号線とを繰り返し単位として、走査線方向および信号線方向に隣接させて配置し、走査線方向に隣接する繰り返し単位において、隣接する信号線を重畳させてもよい。
【００１６】
具体的には、１フレームの期間内において、第１の信号線は、第３の信号線の電位の極性と同一の極性を有し、第２の信号線の電位の極性と反対の極性を有する。
【００１７】
また、表示に寄与する画素電極が含まれる領域である表示領域（図９における表示領域Ａ１に相当）と表示に寄与しない画素電極が含まれる領域である非表示領域（例えば、図９における表示領域Ａ２に相当）との境界（図９における境界Ｂ１に相当）が信号線（例えば、図９におけるソースラインＳＬに相当）を挟んだ両画素電極間（例えば、図９における画素電極５１と画素電極５２との間に相当）に存在する場合に、表示領域の端部の表示に寄与する境界近傍の信号線（図９におけるソースラインＳＬに相当）には、表示領域内の信号線と同じ負荷容量を有するように画素電極および薄膜トランジスタが接続されることが好ましい。
【００１８】
また、表示領域（図９における表示領域Ａ１に相当）と非表示領域（例えば、図９における表示領域Ａ２に相当）との境界（図９における境界Ｂ１に相当）が信号線（例えば、図９におけるソースラインＳＬに相当）を挟んだ両画素電極間（例えば、図９における画素電極５１と画素電極５２との間に相当）に存在する場合に、表示領域の端部の表示に寄与する境界近傍の信号線（図９におけるソースラインＳＬに相当）には、表示に寄与しない画素電極（図９における画素電極５１に相当）および薄膜トランジスタが、表示に寄与する画素電極（図９における画素電極５２に相当）と同数接続されることが好ましい。
【００１９】
また、表示領域（図１０における表示領域Ａ４に相当）と非表示領域（図１０における表示領域Ａ５に相当）との境界（図１０における境界Ｂ３に相当）が信号線（例えば、図１０におけるソースラインＳＬに相当）を挟まない両画素電極間（例えば、図１０における画素電極６１と画素電極６２，６３，６４との間に相当）に存在する場合に、表示領域の端部の表示に寄与するとともに非表示領域に位置する信号線（図１０におけるソースラインＳＬに相当）には、表示領域内の信号線と同じ負荷容量を有するように画素電極および薄膜トランジスタが接続されることが好ましい。
【００２０】
また、表示領域（図１０における表示領域Ａ４に相当）と非表示領域（図１０における表示領域Ａ５に相当）との境界（図１０における境界Ｂ３に相当）が信号線（例えば、図１０におけるソースラインＳＬに相当）を挟まない両画素電極間に存在する場合に、表示領域の端部の表示に寄与するとともに非表示領域に位置する信号線（図１０におけるソースラインＳＬに相当）には、表示に寄与しない画素電極（図１０における画素電極６２，６３，６４に相当）および薄膜トランジスタが、表示に寄与する画素電極（図１０における画素電極６１に相当）の数の３倍接続されることが好ましい。
【００２１】
具体的には、８つの画素電極は、表示用に３色のうちのいずれか１色が割り当てられ、第１の画素電極、第４の画素電極、第５の画素電極および第８の画素電極は、３色の中から第一の色が割り当てられ、第２の画素電極および第６の画素電極は、３色の中から第一の色と異なる第二の色が割り当てられ、第３の画素電極および第７の画素電極には、３色の中から第一の色または第二の色とは異なる第三の色が割り当てられる。
【発明の効果】
【００２２】
本発明によれば、消費電力を低減しつつ、同極性の画素の連続数が少なくなるように液晶表示パネルを駆動することができ、さらに、配線本数を低減させつつ色割れが発生することを抑制できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の液晶表示装置が備える液晶表示パネルの例を示す説明図。
【図２】本発明による液晶表示装置の概要を示す説明図。
【図３】各画素電極の電位の状態の例を示す説明図。
【図４】液晶表示パネルの各画素電極にＲＧＢを割り当てた例を示す説明図。
【図５】液晶表示パネルに配置される画素の例を示す説明図。
【図６】液晶表示装置に配置される画素電極および配線の例を示す説明図。
【図７】書き込みが行われる画素電極の推移の例を示す説明図。
【図８】本発明の液晶表示装置が備える液晶表示パネルの他の例を示す説明図。
【図９】表示領域と非表示領域の境界の例を示す説明図。
【図１０】表示領域と非表示領域の境界の例を示す説明図。
【図１１】特許文献１に記載された液晶表示装置の概要を示す説明図。
【図１２】非特許文献１に記載された液晶表示装置の概要を示す説明図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の液晶表示装置が備える液晶表示パネルの例を示す説明図である。
【００２５】
図１に例示する液晶表示パネルは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図１において図示略）との間に液晶（図示略）を挟持する。液晶は、画素電極２１とコモン電極との電位差に応じた状態に変化し、画像が表示される。液晶表示パネルは、１対の基板（図示略）を備え、一方の基板上にマトリクス状に配置された複数の画素電極２１を有し、他方の基板上にコモン電極を有する。画素電極２１群とコモン電極とが対向するように２枚の基板が配置され、その基板間に液晶は注入される。
【００２６】
また、図１に例示する液晶表示パネルは、画素電極の各列の一方の側にそれぞれソースライン（信号線）を備える。個々のソースラインは、各データに応じた電位が出力される電位出力端（図示せず）に接続される。
【００２７】
また、各画素電極２１には、アクティブ素子２２が設けられる。以下の説明では、アクティブ素子２２が薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor）と記す。）である場合を例にして説明するが、ＴＦＴ以外のアクティブ素子が各画素電極２１に設けられていてもよい。各アクティブ素子２２には、例えば、アモルファスシリコンや、低温ポリシリコンが用いられる。
【００２８】
なお、各ＴＦＴ２２は、例えば、そのソースをソースラインに接続され、ドレインを画素電極２１に接続される。
【００２９】
また、液晶表示パネルは、マトリクス状に配置された画素電極に対し、各行の画素電極を挟みこむように、一対のゲートラインを備える。ゲートラインは、各画素電極２１に設けられたＴＦＴ２２のゲートに接続される。
【００３０】
なお、液晶表示装置は、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。したがって、図１に例示する液晶表示パネルの場合、１回の走査で１行の画素電極のうちの一部の画素電極に書き込みが行われ、次の操作でその行の残りの画素電極に書き込みが行われる。
【００３１】
また、本実施形態の液晶表示装置では、図１に例示するパネル結線Ｓが繰り返し配置される。以下、パネル結線Ｓの内容をさらに説明する。図２は、パネル結線Ｓの例を示す説明図である。
【００３２】
パネル結線Ｓは、ＴＦＴを各々備える８つの画素電極７１〜７８、４本の走査線８１〜８４および３本の信号線９１〜９３を繰り返しの単位とする。８つの画素電極のうち、４つの画素電極７１〜７４が走査線方向に順に配置される。以下、この４つの画素電極について、左から順に第１の画素電極７１、第２の画素電極７２、第３の画素電極７３、第４の画素電極７４と記し、この４つの画素電極をまとめて第１から第４の画素電極７１〜７４と記す。
【００３３】
また、他の４つの画素電極も同様に、走査線方向に順に配置される。以下、この４つの画素電極について、左から順に第５の画素電極７５、第６の画素電極７６、第７の画素電極７７、第８の画素電極７８と記し、この４つの画素電極をまとめて第５から第８の画素電極７５〜７８と記す。ただし、この第５から第８の画素電極７５〜７８は、第１から第４の画素電極における信号線方向に隣接して配置される。
【００３４】
走査線は、第１から第４の画素電極７１〜７４と、第５から第８の画素電極７５〜７８とを、それぞれ一対の走査線で挟み込むように配置される。以下、第１から第４の画素電極を挟み込む一対の走査線を、それぞれ第１のゲートライン８１，第２のゲートライン８２と記し、第５から第８の画素電極７５〜７８を挟み込む一対の走査線を、それぞれ第３のゲートライン８３，第４のゲートライン８４と記す。
【００３５】
すなわち、第１から第４の画素電極７１〜７４において、第５から第８の画素電極７５〜７８と反対側に第１のゲートライン８１が配置され、第５から第８の画素電極と向かい合う側に第２のゲートライン８２が配置される。また、第５から第８の画素７５〜７８において、第１から第４の画素電極７１〜７４と向かい合う側に第３のゲートライン８３が配置され、第１から第４の画素電極と反対側に第４のゲートライン８４が配置される。
【００３６】
さらに、信号線は、画素電極の間に１つおきに配置される。したがって、８つの画素電極を１セットとした場合、８つの画素電極には３本の信号線９１〜９３が隣接して配置される。以下、この３本の信号線９１〜９３を、それぞれ第１のソースライン９１、第２のソースライン９２、第３のソースライン９３と記す。
【００３７】
具体的には、第１のソースライン９１が第１の画素電極７１および第５の画素電極７５の左側に配置され、第２のソースライン９２が第２の画素電極７２と第３の画素電極７３の間、および第６の画素電極７６と第７の画素電極７７の間に配置され、第３のソースライン９３が第４の画素電極７４および第８の画素電極７８の右側に配置される。
【００３８】
言い換えると、第１の画素電極７１および第５の画素電極７５における第２の画素電極７２および第６の画素電極７６と反対側に第１のソースライン９１が配置され、第２の画素電極７２および第６の画素電極７６が第３の画素電極７３および第７の画素電極７７と向かい合う側に第２のソースライン９２が配置され、第４の画素電極７４および第８の画素電極７８における第３の画素電極７３および第７の画素電極７７と反対側に第３のソースライン９３が配置されることになる。
【００３９】
すなわち、パネル結線Ｓは、第１から第４の画素電極７１〜７４および第５から第８の画素電極７５〜７８と、４本のゲートライン８１〜８４と、３本のソースライン９１〜９３とを含む繰り返しの単位であり、各パネル配線Ｓは、ソースライン方向およびゲートライン方向に隣接して繰り返し配置される。このとき、ゲートライン方向に隣接するパネル結線Ｓは、隣接するソースラインが重畳する。言い換えると、第一のパネル配線Ｓと、第一のパネル配線Ｓの右側に隣接する第二のパネル配線Ｓとの間で、第一のパネル配線Ｓの右側のソースラインと、第二のパネル配線Ｓの左側のソースラインは共有される。
【００４０】
各画素電極のＴＦＴは、ソースラインおよびゲートラインにそれぞれ接続される。上述する配置により、ゲートラインおよびソースラインで２つの画素電極が囲まれる。ゲートラインおよびソースラインで囲まれた２つの画素電極を１組の画素電極としたとき、その組の画素電極は、ゲートラインおよびソースラインに２種類の態様で接続する。そして、２種類の画素電極の組合せは、それぞれ交互に繰り返し配置される。
【００４１】
具体的には、第１の画素電極７１のＴＦＴは、第２のゲートライン８２および第１のソースライン９１に接続される。第２の画素電極７２のＴＦＴは、第１のゲートライン８１および第２のソースライン９２に接続される。第３の画素電極７３のＴＦＴは、第１のゲートライン８１および第３のソースライン９３に接続される。第４の画素電極７４のＴＦＴは、第２のゲートライン８２および第２のソースライン９２に接続される。
【００４２】
一方、第５の画素電極７５のＴＦＴは、第３のゲートライン８３および第２のソースライン９２に接続される。第６の画素電極７６のＴＦＴは、第４のゲートライン８４および第１のソースライン９１に接続される。第７の画素電極７７のＴＦＴは、第４のゲートライン８４および第２のソースライン９２に接続される。第８の画素電極７８のＴＦＴは、第３のゲートライン８３および第３のソースライン９３に接続される。
【００４３】
このように配置された液晶表示パネルに対し、駆動法Ａを適用する。具体的には、各ソースラインには、正極性の電位と負極性の電位とがソースラインの配置順に交互に出力される。図３は、各画素電極の電位の状態の例を示す説明図である。図３において、コモン電極電位ＶＣＯＭより高い電位の画素電極を＋で示し、ＶＣＯＭより低い電位の画素電極を−で示している。
【００４４】
図３に示す例では、左から奇数番目のソースライン（Ｓ１，Ｓ３）は、ＶＣＯＭより高い電位で維持される。また、左から偶数番目のソースライン（Ｓ２，Ｓ４）は、ＶＣＯＭより低い電位で維持される。言い換えると、１フレームの期間内において、隣接するソースラインの電位の極性が反対の極性で維持され、１つおきにソースラインの電位の極性が同じになるように維持される。
【００４５】
例えば、図１のパネル結線Ｓに着目すると、１フレームの期間内において、第１のソースラインと第３のソースラインの電位の極性は同じになる。一方、第２のソースラインの電位の極性は、第１のソースラインまたは第３のソースラインの電位の極性と反対の極性になる。
【００４６】
以上のように、図１に例示する液晶表示パネルに対し、コモン電極電位ＶＣＯＭより高い電位とＶＣＯＭより低い電位とを各電位出力端（図示せず）から電位出力端の配置順に交互に出力することにより、各ソースラインの電位の変動を抑えることができるため、消費電力を低減することができる。
【００４７】
また、図３に例示する配線の場合、ゲートラインＧ１に選択時電位が設定されると、ゲートラインＧ１に接続された画素電極３２，３３，３６に書き込みが行われる。このとき、画素電極３３が接続されたソースラインＳ３はＶＣＯＭより高い電位で維持されているため、画素電極３３は正極性になる。また、画素電極３２が接続されたソースラインＳ２および画素電極３６が接続されたソースラインＳ４はＶＣＯＭより低い電位で維持されているため、画素電極３２および画素電極３６は負極性になる。次に、ゲートラインＧ２に選択時電位が設定されると、ゲートラインＧ２に接続された画素電極３１，３４，３５に書き込みが行われる。このとき、画素電極３１が接続されたソースラインＳ１および画素電極３５が接続されたソースラインＳ３はＶＣＯＭより高い電位で維持されているため、画素電極３１および画素電極３５は正極性になる。また、画素電極３４が接続されたソースラインＳ２はＶＣＯＭより低い電位で維持されているため、画素電極３４は負極性になる。このことから、１行目の画素電極の極性は、正極性、負極性、正極性・・・となる。
【００４８】
同様に、ゲートラインＧ３に選択時電位が設定されると、ゲートラインＧ３に接続された画素電極４１，４４，４５に書き込みが行われる。このとき、画素電極４１が接続されたソースラインＳ２および画素電極４５が接続されたソースラインＳ４はＶＣＯＭより低い電位で維持されているため、画素電極４１および画素電極４５は負極性になる。また、画素電極４４が接続されたソースラインＳ３はＶＣＯＭより高い電位で維持されているため、画素電極３４は正極性になる。次に、ゲートラインＧ４に選択時電位が設定されると、ゲートラインＧ４に接続された画素電極４２，４３，４６に書き込みが行われる。このとき、画素電極４３が接続されたソースラインＳ２はＶＣＯＭより低い電位で維持されているため、画素電極４３は負極性になる。また、画素電極４２が接続されたソースラインＳ１および画素電極４６が接続されたソースラインＳ３はＶＣＯＭより高い電位で維持されているため、画素電極４２および画素電極４６は正極性になる。このことから、２行目の画素電極の極性は、負極性、正極性、負極性・・・となる。
【００４９】
以下、ゲートラインＧ３およびゲートラインＧ４に選択時電位が設定されることで、３行目の画素電極の極性は、正極性、負極性、正極性・・・となる。このように、各画素の極性は、奇数行目では正極性、負極性、正極性・・・となり、偶数行目では負極性、正極性、負極性・・・となり、隣接する画素同士の極性を変えることができる。すなわち、列毎反転で駆動させても、同極性の画素の連続数が少なくなるように液晶表示パネルを駆動することができるため、ドット反転の画質を維持できる。
【００５０】
次に、図１に例示する液晶表示パネルの各画素電極にＲＧＢを割り当てた例を図４に示す。なお、図４において、赤色が割り当てられた画素電極には「Ｒ」と記し、緑色が割り当てられた画素電極には「Ｇ」と記し、青色が割り当てられた画素電極には「Ｂ」と記している。後述する図６〜８においても同様である。
【００５１】
液晶表示パネルにおける各画素電極および配線は、図１に例示するパネル結線Ｓをソースライン方向およびゲートライン方向にそれぞれ繰り返した配置になる。また、各画素電極には、赤色表示用画素、緑色表示用画素および青色表示用画素が繰り返される配置になるように各色が割り当てられる。
【００５２】
したがって、図１に例示するパネル結線Ｓに着目すると、割り当てられる３色のうち、第１の画素電極、第４の画素電極、第５の画素電極および第８の画素電極に割り当てられる色が同じになる。この場合、第２の画素電極および第６の画素電極には、残りの２色のうちの１色が割り当てられ、第３の画素電極および第７の画素電極には、残りの１色が割り当てられることになる。
【００５３】
そのため、図４に例示するように、ゲートライン方向へ繰り返し配置されるパネル配線Ｓのそれぞれの画素電極に、赤色、緑色および青色を順次割り当てると、各画素電極および配線と各画素電極に割り当てられる色は、３つのパネル結線Ｓの周期で繰り返されることになる。以下、この周期を繰り返し周期Ｃと記す。
【００５４】
次に、図４に例示する液晶表示パネルに用いられるゲートラインおよびソースラインの本数について説明する。
【００５５】
図５は、液晶表示パネルに配置される画素の例を示す説明図である。図５は、１組のＲＧＢを１画素とし、液晶表示パネルが縦にＭ個の画素、横にＮ個の画素を含んでいることを示している。なお、一般に、液晶表示パネルは横長になるように用いられるため、Ｍ＜Ｎが成り立つ。
【００５６】
図６は、図５に例示する液晶表示装置に配置される画素電極および配線の例を示す説明図である。
【００５７】
図６（ａ）は、一般的な液晶表示装置で用いられる画素電極および配線の配置を示している。図６（ａ）に例示する液晶表示装置では、左側に配置されたソースラインおよび下側に配置されたゲートラインに画素電極が接続される。
【００５８】
図６（ｂ）は、非特許文献１に記載された液晶表示装置で用いられる画素電極および配線の配置を示している。図６（ｂ）に例示する液晶表示装置では、上述するように、列方向の各画素電極が２本のソースラインに接続され、行方向の２つの画素電極がそれぞれ１つのゲートラインを共有して接続される。
【００５９】
そして、図６（ｃ）が、本発明の液晶表示装置で用いられる画素電極および配線の配置を示している。図６（ｃ）に例示する配置の場合、行方向の画素電極に対して２本のゲートラインが必要になることから、ゲートラインの本数は２Ｍ（本）になる。また、２組の画素に対しては、３本のソースラインが必要になることから、ソースラインの本数は３Ｎ／２（本）になる。したがって、配線の総本数は、２Ｍ＋３Ｎ／２（本）である。
【００６０】
一方、図６（ａ）に例示する配置の場合、行方向の画素電極と同数のゲートラインが必要になることから、ゲートラインの本数はＭ（本）になる。また、１組の画素に対して、３本のソースラインが必要になることから、ソースラインの本数は３Ｎ（本）になる。したがって、配線の総本数は、Ｍ＋３Ｎ（本）である。
【００６１】
また、図６（ｂ）に例示する配置の場合、１画素が３行の画素電極により構成され、２組の画素に対しては、３本のゲートラインが必要になることから、ゲートラインの本数は３Ｍ／２（本）になる。また、列方向の画素電極に対して２本のソースラインが必要になることから、ソースラインの本数は２Ｎ（本）になる。したがって、配線の総本数は、３Ｍ／２＋２Ｎ（本）である。
【００６２】
次に、図６（ｃ）に例示する配置による配線の総本数と、図６（ａ）に例示する配置による配線の総本数とを比較する。図５に例示する条件より０＜Ｍ＜Ｎが成り立つため、Ｍ＜Ｎ＜３Ｎ／２が成り立つ。この関係式において、それぞれＭ＋３Ｎ／２を加算すると、２Ｍ＋３Ｎ／２＜Ｍ＋５Ｎ／２＜Ｍ＋３Ｎが成り立つ。
【００６３】
すなわち、図６（ｃ）に例示する配置による配線の総本数２Ｍ＋３Ｎ／２は、図６（ａ）に例示する配置による配線の総本数Ｍ＋３Ｎよりも少ない。したがって、図６（ｃ）に例示する配置のほうが、図６（ａ）に例示する配置よりも配線本数を抑えることができる。
【００６４】
さらに、図６（ｃ）に例示する配置による配線の総本数と、図６（ｂ）に例示する配置による配線の総本数とを比較する。図５に例示する条件よりＭ＜Ｎが成り立つため、Ｍ／２＜Ｎ／２が成り立つ。この関係式において、それぞれ３Ｍ／２＋３Ｎ／２を加算すると、２Ｍ＋３Ｎ／２＜３Ｍ／２＋２Ｎが成り立つ。
【００６５】
すなわち、図６（ｃ）に例示する配置による配線の総本数２Ｍ＋３Ｎ／２は、図６（ｂ）に例示する配置による配線の総本数３Ｍ／２＋２Ｎよりも少ない。したがって、図６（ｃ）に例示する配置のほうが、図６（ｂ）に例示する配置よりも配線本数を抑えることができる。
【００６６】
次に、図４に例示する液晶表示パネルの動作を説明する。図７は、各ゲートラインに電位を設定した場合に書き込みが行われる画素電極の推移の例を示す説明図である。図７において、書き込みが行われる画素電極を実線で示し、書き込みが行われない画素電極を破線で示す。
【００６７】
図４に例示するゲートラインＧ１に選択時電位が設定されると、ゲートラインＧ１に接続された画素電極に書き込みが行われる（図７（ａ）参照）。ここで繰り返し周期Ｃにおける画素電極に着目すると、赤色表示用に割り当てられた左から７番目および１０番目の画素電極と、青色表示用に割り当てられた左から３番目および６番目の画素電極と、緑色表示用に割り当てられた左から２番目および１１番目の画素電極とに書き込みが行われる。すなわち、繰り返し周期Ｃにおいて、赤色、緑色、青色表示用に割り当てられた画素電極に対して、それぞれ２つずつ書込みが行われる。
【００６８】
次に、図４に例示するゲートラインＧ２に選択時電位が設定されると、ゲートラインＧ２に接続された画素電極に書き込みが行われる（図７（ｂ）参照）。ここで繰り返し周期Ｃにおける画素電極に着目すると、赤色表示用に割り当てられた左から１番目および４番目の画素電極と、青色表示用に割り当てられた左から９番目および１２番目の画素電極と、緑色表示用に割り当てられた左から５番目および８番目の画素電極とに書き込みが行われる。すなわち、この場合も、繰り返し周期Ｃにおいて、赤色、緑色、青色表示用に割り当てられた画素電極に対して、それぞれ２つずつ書込みが行われる。
【００６９】
以下、図４に例示するゲートラインＧ３およびＧ４に選択時電位が設定された場合も同様に、繰り返し周期Ｃにおいて、赤色、緑色、青色表示用に割り当てられた画素電極に対して、それぞれ２つずつ書込みが行われる（図７（ｃ），（ｄ）参照）。
【００７０】
したがって、１本のゲートラインの走査に対し、常に赤色、緑色、青色表示用に割り当てられた画素電極に対して、それぞれ２つずつ書込みが行われるため、色割れが原理的に発生しない。すなわち、図１に例示する配線に対して図４に例示する色の割り当てを行うことで、色割れが発生することを抑制できる。
【００７１】
なお、図１では、画素電極が矩形である場合を例示しているが、画素電極の形状は矩形に限定されない。画素電極２１に設けられるＴＦＴ２２が接続されるソースラインおよびゲートラインが、図１に例示する関係を満たすことが可能であれば、画素電極の形状は任意である。
【００７２】
図８は、本発明の液晶表示装置が備える液晶表示パネルの他の例を示す説明図である。図８に例示する液晶表示パネルの画素電極の形状は、一方の脚（きゃく）が底辺（上底及び下底）と垂直な台形である。ソースラインおよびゲートラインに囲まれた２つの画素電極は、それぞれ底辺が上下逆に配置される。
【００７３】
また、台形の画素電極の底辺がゲートラインと並行に配置され、かつ、底辺に垂直な脚（きゃく）がソースラインと並行に配置される。また、画素電極は、底辺に垂直ではない脚（きゃく）が、他方の台形の画素電極における底辺に垂直ではない脚（きゃく）と平行になるように形成される。
【００７４】
そして、画素電極に設けられたＴＦＴは、台形の画素電極のうちの短い底辺とゲートラインとの間に配置される。このように画素電極およびＴＦＴを配置することで、開口率の低下を防ぐことが可能になる。
【実施例１】
【００７５】
以下、具体的な実施例により本発明を説明するが、本発明の範囲は以下に説明する内容に限定されない。
【００７６】
本発明の液晶表示装置を用いる場合、実際に表示を行う画素の範囲（画素数）により、表示に寄与する画素電極と、表示に寄与しない画素電極とが存在する。以下、表示に寄与する画素電極が含まれる領域を表示領域と記し、表示に寄与しない画素電極が含まれる領域を非表示領域と記す。また、表示に寄与しない画素電極のことを、ダミー画素電極と記すこともある。
【００７７】
表示領域と非表示領域との境界は、一般に末端のソースライン近傍に存在し、表示する画素の範囲（画素数）に応じて定められる。そこで、第１の実施例では、ソースラインを挟んだ両画素電極間に表示領域と非表示領域の境界が存在する場合を説明する。
【００７８】
図９は、ソースラインを挟んだ両画素電極間に表示領域と非表示領域の境界が存在する場合の例を示す説明図である。図９に例示するソースラインＳＬは、表示領域Ａ１と非表示領域Ａ２との境界Ｂ１に設けられる左端のソースラインであり、ソースラインＳＲは、表示領域Ａ１と非表示領域Ａ３との境界Ｂ２に設けられる右端のソースラインである。
【００７９】
例えば、ソースラインＳＬに接続される画素電極５１，５２のうち、左側の画素電極５１は表示に寄与しない画素電極（ダミー画素電極）であり、右側の画素電極５２は表示に寄与する画素電極である。
【００８０】
仮に、表示に寄与しない画素電極（ダミー画素電極）をソースラインＳＬに接続しない場合、ソースラインＳＬへ接続される画素電極の数は、他のソースラインへ接続される画素電極の数よりも少なくなる。そのため、ソースラインＳＬの負荷が他のソースラインの負荷よりも軽くなってしまうため、表示領域の端部の明るさが他の部分と異なってしまう。
【００８１】
そこで、表示領域Ａ１と非表示領域Ａ２の境界Ｂ１近傍で表示領域端部の表示に寄与するソースラインＳＬに、図９に例示するようなダミー画素電極５１（およびＴＦＴ）を接続することにより、ソースラインＳＬと他のソースラインとの負荷容量を揃えることが可能になるため、表示の均一性を確保することが可能になる。
【００８２】
ソースラインを挟んだ両画素電極間に表示領域Ａ１と非表示領域Ａ２の境界Ｂ１が存在する場合、ソースラインＳＬに接続された各行の画素電極に着目すると、１つの画素電極（ここでは、画素電極５２）が表示に寄与する画素電極になっている。１本のソースラインに接続される各行の画素電極は２つなので、ソースラインＳＬと他のソースラインとの負荷容量を揃えるため、表示に寄与する画素電極と同数の画素電極（ここでは、画素電極５１）およびＴＦＴを、表示に寄与しない画素電極（すなわち、ダミー画素電極）としてソースラインＳＬに接続すればよい。
【００８３】
なお、上記説明では、ソースラインＳＬに接続させるダミー画素電極の配置を例示したが、ダミー画素電極の配置は、右端のソースラインＳＲに対しても同様である。
【実施例２】
【００８４】
第２の実施例では、ソースラインを挟まない両画素電極間に表示領域と非表示領域の境界が存在する場合を説明する。図１０は、ソースラインを挟まない両画素電極間に表示領域と非表示領域の境界が存在する場合の例を示す説明図である。図１０に例示するソースラインＳＬは、表示領域Ａ４と非表示領域Ａ５との境界Ｂ３に設けられる左端のソースラインであり、ソースラインＳＲは、表示領域Ａ４と非表示領域Ａ６との境界Ｂ４に設けられる右端のソースラインである。
【００８５】
図１に例示するパネル結線Ｓは、２行の画素電極を単位として繰り返されるため、例えば、図１０の上側２行の画素電極に着目する。この場合、ソースラインＳＬに接続される画素電極のうち、画素電極６２，６３，６４は表示に寄与しない画素電極（ダミー画素電極）であり、画素電極６１は表示に寄与する画素電極である。
【００８６】
実施例１の場合と同様、仮に、表示に寄与しない画素電極（ダミー画素電極）をソースラインＳＬに接続しない場合、ソースラインＳＬへ接続される画素電極の数は、他のソースラインへ接続される画素電極の数よりも少なくなり、表示領域の端部の明るさが他の部分と異なってしまう。
【００８７】
そこで、表示領域Ａ４と非表示領域Ａ５の境界Ｂ３近傍でありかつ非表示領域に位置するソースラインＳＬに、図１０に例示するようなダミー画素電極６２，６３，６４（およびＴＦＴ）を接続することにより、ソースラインＳＬと他のソースラインとの負荷容量を揃えることが可能になるため、表示の均一性を確保することが可能になる。
【００８８】
ソースラインを挟まない両画素電極間に表示領域Ａ４と非表示領域Ａ５の境界Ｂ３が存在する場合、ソースラインＳＬに接続された２行分の画素電極に着目すると、１つの画素電極（ここでは、画素電極６１）が表示に寄与する画素電極になっている。１本のソースラインに接続される２行分の画素電極は４つである。そこで、ソースラインＳＬと他のソースラインとの負荷容量を揃えるため、表示に寄与する画素電極の３倍の数の画素電極（ここでは、画素電極６２，６３，６４）およびＴＦＴを、表示に寄与しない画素電極（すなわち、ダミー画素電極）としてソースラインＳＬに接続すればよい。
【００８９】
なお、上記説明では、ソースラインＳＬに接続させるダミー画素電極の配置を例示したが、ダミー画素電極の配置は、右端のソースラインＳＲに対しても同様である。
【００９０】
また、実施例１では、表示領域Ａ１の両端ともソースラインを挟む両画素電極間に表示領域と非表示領域の境界Ｂ１，Ｂ２が存在する場合を説明し、実施例２では、表示領域Ａ４の両端ともソースラインを挟まない両画素電極間に表示領域と非表示領域の境界Ｂ３，Ｂ４が存在する場合を説明した。ただし、表示領域のいずれか一方にソースラインを挟む両画素電極間に表示領域と非表示領域の境界が存在してもよく、表示領域のいずれか一方にソースラインを挟まない両画素電極間に表示領域と非表示領域の境界が存在してもよい。この場合の画素電極およびＴＦＴの接続方法は、上述する方法と同様である。
【産業上の利用可能性】
【００９１】
本発明は、アクティブマトリクス方式の液晶表示装置に好適に適用される。
【符号の説明】
【００９２】
２１，３１〜３６，４１〜４６，５１〜５２，６１〜６４  画素電極
２２  アクティブ素子（ＴＦＴ）
Ｓ  パネル結線
Ｇ１〜Ｇ６  ゲートライン
Ｓ１〜Ｓ８  ソースライン
【図１】
2014026069.tif 000003
【図２】
2014026069.tif 000004
【図３】
2014026069.tif 000005
【図４】
2014026069.tif 000006
【図５】
2014026069.tif 000007
【図６】
2014026069.tif 000008
【図７】
2014026069.tif 000009
【図８】
2014026069.tif 000010
【図９】
2014026069.tif 000011
【図１０】
2014026069.tif 000012
【図１１】
2014026069.tif 000013
【図１２】
2014026069.tif 000014