(57)【要約】【課題】ラビングによって生じた導電性のラビングカスがＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）端子や端子配線の脇に付着して、ドライバＩＣ等の半導体チップのバンプをＣＯＧ端子と接続するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）に含まれている粒子を介して隣接する端子配線間でショート（リーク）する不良が発生する可能性がある。【解決手段】液晶表示装置は、ＣＯＧ端子に接続される端子配線に突起を設けて、ラビングされない領域を作る。【選択図】図６
2014206595.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置は、
端子と、
前記端子に接続された配線と、
を有し、
前記端子は半導体チップに取り付けられたバンプに接続するようにされ、
前記配線は前記端子から画素電極がある側の第１の方向に延在する部分があり、
前記配線は突起部を有し、
前記突起部は前記配線から前記第１の方向と交差する第２の方向とは反対の方向に延在し、
前記液晶表示装置は前記第２の方向から所定の角度ずれた第３の方向にラビングするようにされる。
【請求項２】
請求項１の液晶表示装置において、
前記突起部は平面視で四角形形状である。
【請求項３】
請求項２の液晶表示装置において、
前記突起部の第２の方向の長さは前記第１の方向の長さより長い。
【請求項４】
請求項３の液晶表示装置において、
前記第２の方向は前記第１の方向と直角に交差し、前記所定の角度は４５度よりも小さい。
【請求項５】
請求項４の液晶表示装置において、
前記半導体チップはドレインドライバＩＣである。
【請求項６】
液晶表示装置は、
第１の方向に延在する映像信号線と第２の方向に延在する走査線とを有する表示領域と、
前記表示領域以外の領域の周辺領域と
を有し、
前記周辺領域は、端子と、前記端子に接続された配線とを有し、
前記配線は前記端子から前記表示領域がある側の第１の方向に延在する部分があり、
前記配線は前記映像信号線または走査線と接続され、
前記配線は突起部を有し、
前記突起部は前記配線から前記第１の方向と交差する第２の方向とは反対の方向に延在し、
前記液晶表示装置は前記第２の方向から所定の角度ずれた第３の方向にラビングするようにされる。
【請求項７】
請求項６の液晶表示装置において、
前記第１の突起部は平面視で四角形形状である。
【請求項８】
請求項７の液晶表示装置において、
前記第１の突起部の第２の方向の長さは前記第１の方向の長さより長い。
【請求項９】
請求項８の液晶表示装置において、
前記第２の方向は前記第１の方向と直角に交差し、前記所定の角度は４５度よりも小さい。
【請求項１０】
請求項９の液晶表示装置において、
前記配線は前記映像信号に接続される。
【請求項１１】
液晶表示装置は、
ＴＦＴ基板と、
前記ＴＦＴ基板の上に形成され、第１の方向に延在する第１のゲート配線層と、
前記第１のゲート配線層と同じ層で形成された第１の突起配線層と、
前記第１のゲート配線層の上に透明導電膜で形成された第１の端子と、
前記第１の端子と異方性導電テープを介して接続される半導体チップと、
を有し、
前記第１の突起配線層は前記第１のゲート配線層から前記第１の方向と交差する第２の方向とは反対の方向に延在し、
前記液晶表示装置は前記第２の方向から所定の角度ずれた第３の方向にラビングするようにされる。
【請求項１２】
請求項１１の液晶表示装置において、
前記第１の突起配線層は平面視で四角形形状である。
【請求項１３】
請求項１２の液晶表示装置において、
前記第１の突起配線層の第２の方向の長さは前記第１の方向の長さより長い。
【請求項１４】
請求項１３の液晶表示装置において、
前記第２の方向は前記第１の方向と直角に交差し、前記所定の角度は４５度よりも小さい。
【請求項１５】
請求項１４の液晶表示装置において、
前記半導体チップはドレインドライバＩＣであり、前記半導体チップにはバンプが取り付けられている。
【請求項１６】
液晶表示装置は、
第１の端子と、
前記第１の端子に接続された第１の配線と、
第２の端子と、
前記第２の端子に接続された第２の配線と、
を有し、
前記第１の配線は前記第１の端子から画素電極がある側の第１の方向に延在する部分があり、
前記第２の配線は前記第２の端子から画素電極がある側の第１の方向に延在する部分があり、
前記第１の端子と前記第２の端子とは第１の方向において離間されて配置されており、
前記第１の配線は前記第２の端子と対向する部分があり、
前記第１の配線は突起部を有し、
前記突起部は前記第１の端子と前記第２の端子との間であって、前記第１の配線においてラビングカスが付着されやすい側にある。
【請求項１７】
請求項１６の液晶表示装置において、
前記第１の突起部は前記第１の配線から前記第１の方向と交差する第２の方向とは反対の方向に延在する。
【請求項１８】
請求項１７の液晶表示装置において、
前記第１の突起部は平面視で四角形形状である。
【請求項１９】
請求項１８の液晶表示装置において、
前記第１の突起部の第２の方向の長さは前記第１の方向の長さより長い。
【請求項２０】
請求項１９の液晶表示装置において、
前記第２の方向は前記第１の方向と直角に交差し、
前記液晶表示装置は前記第２の方向から所定の角度ずれた第３の方向にラビングするようにされ、前記所定の角度は４５度よりも小さい。
【発明の詳細な説明】
【技術分野】
【０００１】
液晶表示装置に関し、例えば、端子付近のレイアウトに適用可能な技術に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置では、走査線（以下、ゲート線という。）と映像信号線（ソース線またはドレイン線ともいう。以下、ドレイン線という。）とが交差する付近の領域に、ゲート線からの走査信号によってオンする薄膜トランジスタ（ＴＦＴ）と、ドレイン線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成され、画素が構成される。これら複数の画素が形成された領域が表示領域であり、当該表示領域を囲んで周辺領域（額縁領域）が存在する。この周辺領域には、ドレイン線を駆動する映像線駆動回路及びゲート線を駆動する走査線駆動回路を構成する半導体チップや、表示領域のゲート線やドレイン線を半導体チップと接続するためのＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）端子や配線（端子配線）等が設けられている。
【０００３】
近年、液晶表示装置は、情報の認識性を良好にするための表示画像の高精細化に伴い画像数が増加し、ドレイン線およびゲート線の本数が増えている。この増加に伴い半導体チップ装置の入出力数と共に、ＣＯＧ端子や端子配線数も増加しており、大きさの限られた周辺領域に半導体チップと多数のＣＯＧ端子や端子配線とを形成する技術が要望されている。
【０００４】
また、表示領域には配向膜が透明導電膜上に配置されており、液晶の配向を高めるために、配向膜の表面を一定方向に擦って、液晶分子を擦った方向に配列しやすくするラビング（Ｒｕｂｂｉｎｇ）が行われる（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２４４０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
周辺領域には配向膜が積層されておらず、また、端子配線ピッチが小さくなってきているため、ラビングによって次のような問題があることが本願発明者の検討によってあきらかにされた。
【０００７】
すなわち、ラビングによって生じた導電性のラビングカスがＣＯＧ端子や端子配線の脇に付着して、ドライバＩＣ等の半導体チップのバンプをＣＯＧ端子と接続するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）に含まれている粒子を介して隣接する端子配線間でショート（リーク）する不良が発生する可能性がある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、液晶表示装置は、端子配線のレイアウトによってラビングされない領域をつくる。
【発明の効果】
【００１０】
上記液晶表示装置によれば、端子配線間のショート不良の発生を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本願発明に先立って検討した液晶表示装置の全体構成を説明するための図である。
【図２】図１の液晶表示装置に係るドレインドライバＩＣが搭載される部分の断面図である。
【図３】本願発明に先立って検討した液晶表示装置の端子部分のレイアウトパターンを示す図である。
【図４】本願発明に先立って検討した液晶表示装置の実際の端子部分の写真を示す図である。
【図５】本願発明に先立って検討した液晶表示装置の端子部分の課題を説明する図である。
【図６】実施の形態に係る表示装置の構成を説明するための図である。
【図７】別の実施の形態に係る表示装置の構成を説明するための図である。
【図８】実施例に係る液晶表示装置の全体構成を説明するための図である。
【図９】実施例に係る端子部分のレイアウトパターンを示す図である。
【図１０】実施例に係るドレイン配線のレイアウトパターンを示す図である。
【図１１】実施例に係る端子部分のレイアウトパターンによる効果を説明する図である。
【図１２】実施例に係る端子部分のレイアウトパターンによるダブルラビングにおける効果を説明する図である。
【図１３】変形例に係る端子部分のレイアウトパターンによる効果を説明する図である。
【発明を実施するための形態】
【００１２】
以下、実施形態、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００１３】
１．本願発明に先立って検討した技術
図１は本願発明に先立って検討した液晶表示装置の全体構成を説明するための図である。図１において、画素電極、薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板１００の上に、対向基板２００が積層されている。対向基板２００には、カラーフィルタがＴＦＴ基板１００の画素電極に対応して形成されてカラー画像が形成されている。ＴＦＴ基板１００と対向基板２００との間に液晶層が挟持されている。そして液晶分子によって光の透過率を画素毎に制御することによって画像が形成されている。ＴＦＴ基板１００と対向基板２００とによって表示領域ＤＡが形成されている。
【００１４】
ＴＦＴ基板１００には、縦方向（Ｙ方向）に延在し、横方向（Ｘ方向）に配列した複数の映像信号線（ドレイン線）と、横方向に延在して縦方向に配列した複数の走査線（ゲート線）とが存在し、映像信号線と走査線とで囲まれた領域に画素が形成されている。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）を有する。このようにマトリクス状に形成された多くの画素によって表示領域ＤＡが形成されている。ＴＦＴ基板１００の表示領域ＤＡではまず、ＴＦＴが形成され、その上に無機パッシベーション膜が形成され、その上に画素電極が形成されている。無機パッシベーション膜としては例えばＳｉＮなどの絶縁膜が使用され、画素電極としては例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明導電膜が使用される。ＴＦＴ基板１００としては、例えばガラス基板の他に石英ガラスやプラスチック（樹脂）の絶縁性基板が用いられる。
【００１５】
ＴＦＴ基板１００が対向基板２００から露出している部分には、映像信号線を駆動するためのドレインドライバＩＣ３００と走査線を駆動するためのゲートドライバＩＣ３５０が設置され、また、外部から電源、信号等を供給するために、フレキシブル配線基板が設置されている。ドレインドライバＩＣ３００およびゲートドライバＩＣ３５０は半導体チップで形成されている。ドレインドライバＩＣ３００とゲートドライバＩＣ３５０とが一つの半導体チップで形成され、ドレインドライバＩＣ３００の位置に配置されるものであってもよい。
【００１６】
図２は図１の液晶表示装置に係るドレインドライバＩＣが搭載される部分の断面図である。図２に示すように、ドレインドライバＩＣ３００は異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）４００を介してＴＦＴ基板１００に形成された端子１０にそれぞれ接続されている。図２において、ＴＦＴ基板１００の上に端子１０が形成されている。端子１０は、配線メタル、コンタクトホール、透明導電膜（ＩＴＯ）等で形成されるが、図２では省略して描かれている。ドレインドライバＩＣ３００およびゲートドライバＩＣ３５０には、端子１０と接続するためのバンプ３１０が形成されており、バンプ３１０がＴＦＴ基板１００に形成された端子１０と接続される。バンプ３１０と端子１０との間の接続は異方性導電フィルム４００を介して行われる。このようにガラス基板等が用いられるＴＦＴ基板に半導体チップを直接実装することをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装といい、端子１０はＣＯＧ端子ともいう。
【００１７】
異方性導電フィルム４００は樹脂フィルムに導電性粒子４１０が分散されているものであって、ドレインドライバＩＣ３００およびゲートドライバＩＣ３５０とＴＦＴ基板１００とを圧着すると、導電性粒子４１０を介してバンプ３１０と端子１０が電気的に接続される。一方、図２における横方向（Ｙ方向）には、導電性粒子４１０が互いに離間しているので、電気的な導通は生じない。
【００１８】
このように、液晶表示装置では、複数の走査線と、複数の走査線に交差する複数の映像信号線と、複数の画素とが形成された表示領域と、表示領域の外側に形成された端子群とを有する。そして、端子群は、複数の走査線と複数の映像信号線とのうちの何れかに端子配線を介して信号を供給する複数の端子１０を有する。
【００１９】
前述したように、表示領域には配向膜が透明導電膜（ＩＴＯ）上に配置されており、液晶の配向を高めるために、配向膜の表面を一定方向に擦って、液晶分子を擦った方向に配列しやすくするラビングが行われる。図１において、矢印ＡＲがラビング方向を示している。ラビング方向は、例えば、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式ではＸ方向に対して約８度ずれている。
【００２０】
図３は図１の四角で囲った部分（ａ）の本願発明に先立って検討した端子部分のレイアウトパターンを示す図である。透明導電膜（ＩＴＯ）で形成されるドレイン出力端子ＤＯｎはゲート層（ＧＡＬ）で形成されるドレイン線ＤＬｎと接続される。ラビングによって、ＩＴＯが削られてＩｎを含むラビングカスＲＳがドレイン出力端子ＤＯｎおよびドレイン線ＤＬｎの脇に付着する。ただし、ラビングカスＲＳはドレイン線ＤＬｎに接して付着するのではなく、後述するように絶縁膜に付着する。図３では、ドレイン端子ＤＯｎ、ドレイン配線ＤＬｎについてのみ、ラビングカスＲＳが付着する箇所をレイアウトパターン上に示している。
【００２１】
なお、図３ではドレイン出力端子ＤＯｎは右下がりでハッチングされた領域と右上がりでハッチングされた領域の両方である。右下がりでハッチングされた領域の下にはゲート層が配置されているが、右上がりでハッチングの領域の下にはゲート層が配置されていない。本図の他の箇所および図９、図１１、図１２、図１３におけるドレイン出力端子も同様である。
【００２２】
図４（Ａ）は図３の四角で囲った部分（ｃ）に対応する実際のデバイスの写真である。ドレイン出力端子ＤＯｎ，ＤＯｎ＋１やドレイン線ＤＬｎの右側側壁の絶縁膜にＩｎを含むラビングカスＲＳが付着している。ラビングカスＲＳによって、ドレイン出力端子ＤＯｎとドレイン出力端子ＤＯｎ＋１との間隔が、実質狭くなっている。すなわち、ドレイン出力端子ＤＯｎとドレイン線ＤＬｎの右側側壁の絶縁膜に付着したラビングカスＲＳとは電気的に導通することになり、ドレイン線ＤＬｎの右側側壁の絶縁膜とドレイン出力端子ＤＯｎ＋１の左側側壁とが非常に狭い間隔で対向することになる。ここで、ドレイン線ＤＬｎとドレイン出力端子ＤＯｎ＋１との間隔は、例えば設計値で２．８１μｍである。ドレイン線ＤＬｎ上の球状のものがＡＣＦ粒子であり、ＡＣＦ粒子がドレイン線ＤＬｎとドレイン出力端子ＤＯｎ＋１との間に位置するとドレイン出力端子ＤＯｎとドレイン出力端子ＤＯｎ＋１とがラビングカスＲＳを介してショートすることがある。なお、ＡＣＦ粒子の直径は４μｍ程度である。
【００２３】
図４（Ｂ）は図１の四角で囲った部分（ｂ）に対応する実際のデバイスの写真である。ゲート出力端子ＧＯと隣接するゲート線ＧＬとの間のゲート出力端子ＧＯまたはゲート線ＧＬのそれぞれの側壁にはラビングカスが付着していない。これは、ラビング方向ＡＲとゲート出力端子ＧＯおよびゲート線ＧＬとが延在する方向との角度が少ないからである。
【００２４】
図５は図３におけるＡ−Ａ断面図である。ＴＦＴ基板１００上にドレイン線ＤＬ、ＤＬｎ＋１が金属層Ｍ１で形成されている。ドレイン線ＤＬ、ＤＬｎ＋１の上に絶縁膜（Ｇ−ＳｉＮ）ＩＦとパッシベーション膜（絶縁膜）ＰＡＳが覆っている。ドレイン線ＤＬｎ＋１の上においてパッシベーション膜ＰＡＳ上に透明導電膜（ＩＴＯ）で形成されたドレイン出力端子ＤＯｎ＋１が位置している。図５では図示されていないが、ドレイン線ＤＬｎ＋１とドレイン出力端子ＤＯｎ＋１とがコンタクトホール部分で接続されている。また、図５では図示されていないが、ドレイン線ＤＬｎの上においてパッシベーション膜ＰＡＳ上に透明導電膜（ＩＴＯ）で形成されたドレイン出力端子ＤＯｎが位置しており、コンタクトホール部分で接続されている。ラビングによって、ラビングカスＲＳがドレイン線ＤＬｎ上のパッシベーション膜ＰＡＳの窪みの側壁に付着している。ドレイン出力端子ＤＯｎ＋１とラビングカスＲＳがＡＣＦ粒子によって接続される。また、ラビングカスＲＳはドレイン線ＤＬｎに沿ってドレイン出力端子ＤＯｎに至るまで付着していると、ドレイン出力端子ＤＯｎとドレイン出力端子ＤＯｎ＋１とがショートすることになる。
【００２５】
２．実施の形態
図６は実施の形態に係る表示装置の構成を説明するための図である。表示装置１Ａ、１Ｂは、端子１と端子１に接続された配線２とを有する。端子１は半導体チップに取り付けられたバンプに接続するようにされる。配線１は端子１から画素電極がある側の第１の方向（Ｙ方向）に延在する部分を有する。配線１は突起部２ａを有する。突起部２ａは配線１から第１の方向と交差する第２の方向とは反対の方向に延在する。液晶表示装置１Ａ，１Ｂは第２の方向から所定の角度（θ）ずれた第３の方向にラビングするようにされる。
【００２６】
別の表現をすると、液晶表示装置１Ａ，１Ｂは、第１の方向（Ｙ方向）に延在する映像信号線と第２の方向に延在する走査線とを有する表示領域と、表示領域以外の領域の周辺領域とを有する。周辺領域は、端子２と、端子２に接続された配線３とを有する。配線３は端子２から表示領域がある側の第１の方向に延在する部分がある。配線３は映像信号線または走査線と接続される。配線３は突起部３ａを有する。突起部３ａは配線３から第１の方向と交差する第２の方向とは反対の方向に延在する。液晶表示装置１Ａ，１Ｂは第２の方向から所定の角度（θ）ずれた第３の方向にラビングするようにされる。
【００２７】
さらに別の表現をすると、液晶表示装置１Ａ，１Ｂは、ＴＦＴ基板と、ＴＦＴ基板の上に形成され、第１の方向に延在するゲート配線層３と、ゲート配線層３と同じ層で形成された突起配線層３ａと、ゲート配線層３の上に透明導電膜で形成された端子２と、端子２と異方性導電テープを介して接続される半導体チップとを有する。突起配線層３ａはゲート配線層３から第１の方向と交差する第２の方向とは反対の方向に延在する。液晶表示装置１Ａ，１Ｂは第２の方向から所定の角度ずれた第３の方向にラビングするようにされる。
【００２８】
上記構成により、液晶表示装置１Ａ，１Ｂはラビングされない領域をつくることができ、ラビングカスが付着されない領域をつくることができる。したがって、ラビングカスを起因とする不良の発生を低減することができる。
【００２９】
ここで、好ましくは、突起部（突起配線層）３ａは図６に示すように平面視で四角形形状とするのがよい。また、より好ましくは、突起部（突起配線層）３ａの第２の方向の長さ（Ｌ）は第１の方向の長さ（Ｗ）より長くするのがよい。Ｌを長くすることによって、ラビングされない領域を大きくすることができ、ラビングカスが付着されない領域を大きくすることができる。したがって、ラビングカスを起因とする不良の発生をさらに低減することができる。
【００３０】
また、好ましくは、第２の方向は第１の方向と直角に交差するようにするのがよい。この場合、液晶表示装置１Ａ，１Ｂは第２の方向（Ｘ方向）から所定の角度（θ）ずれた第３の方向にラビングするようにされ、θは４５度よりも小さい。
【００３１】
なお、端子１に接続される半導体チップは、例えばドレインドライバＩＣであるが、これに限定されるものではなくゲートドライバとドレイドライバとを一つの半導体チップに形成したのでもよい。
【００３２】
なお、図６（Ａ）と図６（Ｂ）とはラビング方向が反対であり、それによって突起部（突起配線層）３ａの突出方向が反対となっている。
【００３３】
図７は別の実施の形態に係る表示装置の構成を説明するための図である。液晶表示装置１Ｃは、第１の端子２１と、第１の端子２１に接続された第１の配線３１と、第２の端子２２と、第２の端子２２に接続された第２の配線３２と、を有する。第１の配線３１は第１の端子２１から画素電極がある側の第１の方向（Ｙ方向）に延在する部分がある。第２の配線３２は第２の端子２２から画素電極がある側の第１の方向（Ｙ方向）に延在する部分がある。第１の端子２１と第２の端子２２とは第１の方向（Ｙ方向）において離間されて配置されている。第１の配線３１は第２の端子２２と対向する部分がある。第１の配線３１は突起部３１ａを有する。突起部３１ａは第１の端子２１と第２の端子２２との間であって、第１の配線３１においてラビングカスが付着されやすい側にある。
【００３４】
上記構成により、図６とは別の見方をすると、第１の端子２１と第２端子２２の間における第１の配線３１のラビングカスが付着されやすい側の長さ（ｌ２）はラビングカスが付着されにくい側の長さ（ｌ１）よりも長くなる。ｌ２が長くなることによって、ラビングカスが連続して付着する確率が減少する。したがって、ラビングカスを起因とする不良の発生を低減することができる。
【００３５】
好ましくは、第１の突起部３１ａは第１の配線３１から第１の方向と交差する第２の方向とは反対の方向に延在するのがよい。
【００３６】
また、好ましくは、第１の突起部３１ａは平面視で四角形形状であるのがよい。より好ましくは、第１の突起部３１ａの第２の方向の長さ（Ｌ）は第１の方向の長さ（Ｗ）より長いのがよい。Ｌを長くすることによって、ｌ２をさらに長くすることができる。したがって、ラビングカスを起因とする不良の発生をさらに低減することができる。
【００３７】
また、好ましくは、第２の方向は第１の方向（Ｙ方向）と直角に交差するのがよい。この場合、液晶表示装置１Ｃは第２の方向（Ｘ方向）から所定の角度（θ）ずれた第３の方向にラビングするようにされ、所定の角度（θ）は４５度よりも小さい。
【実施例】
【００３８】
以下、上記実施の形態の具体例を説明する。図８は実施例に係る液晶表示装置の全体構成を説明するための図である。なお、図８は図１と同じ図である。したがって、図８と重複する説明は省略する。また、実施例に係る液晶表示装置ＬＣＤＰのドレインドライバＩＣ３００とＴＦＴ基板１００との接続は、図２の液晶表示装置に係るドレインドライバＩＣが搭載される部分の断面図と同じである。
【００３９】
図９は実施例に係る端子部分のレイアウトパターンを示す図である。図９は、図８の四角で囲った部分（ｄ）の端子部分のレイアウトパターンを示す図である。ドレイン端子はいわゆる２段千鳥配置されている。すなわち、偶数番目のドレイン端子ＤＯｎ、ＤＯｎ＋２と奇数番目のドレイン端子ＤＯｎ＋１、ＤＯｎ＋３は上下にずれた位置に配置されている。また、ドレイン端子ＤＯｎとドレイン端子ＤＯｎ＋２との形状は点対称になっている。すなわち、ドレイン端子ＤＯｎ＋１は上側の幅が下側の幅より狭く、ドレイン端子ＤＯｎ＋３は下側の幅が上側の幅より狭くなっている。また、ドレイン端子ＤＯｎ＋１、ＤＯｎ＋３の幅が狭い部分の下に位置するドレイン配線ＤＬｎ＋１、ＤＬｎ＋３の幅も狭くしている。また、ドレイン端子ＤＯｎとドレイン端子ＤＯｎ＋２との形状も点対称になっている。これにより、例えば、ドレイン端子ＤＯｎ＋１とドレイン端子ＤＯｎ＋３との間隔を狭めてもその間にドレイン配線ＤＬｎ＋２を配置することができる。
【００４０】
上側のドレイン端子（例えば、偶数番目のドレイン端子ＤＯｎ、ＤＯｎ＋）と下側のドレイン端子（例えば、奇数番目のドレイン端子ＤＯｎ＋１、ＤＯｎ＋３）との間の部分（図９の四角で囲った（ｆ）部分）にある偶数番目のドレイン配線（例えば、ドレイン配線ＤＬｎ、ＤＬｎ＋２）にＸ方向とは反対方向に突起を設けている。すべての偶数番目のドレイン配線に突起を設けている。ここで、ラビング方向は、Ｘ方向に対して、例えば上（−Ｙ方向）にθ（≒８°）ずれている。
【００４１】
ドレイン端子ＤＯｎ、ＤＯｎ＋１、ＤＯｎ＋２、ＤＯｎ＋３などは透明導電膜（ＩＴＯ層Ｍ３）で、ドレイン配線ＤＬｎ、ＤＬｎ＋１、ＤＬｎ＋２、ＤＬｎ＋３などは導電膜（ゲート層Ｍ１）で形成されている。ドレイン端子を形成するＩＴＯ層Ｍ３とドレイン配線を形成するゲート層Ｍ１とはゲート層Ｍ１の上の絶縁膜に形成されたコンタクトホールを介して接続されている。
【００４２】
図１０は実施例に係るドレイン配線のレイアウトパターンを示す図である。図１０は、図８の四角で囲った部分（ｅ）のレイアウトパターン図である。ゲート層Ｍ１で形成されたドレイン配線は、ＩＴＯ層Ｍ３を介してドレイン層Ｍ２で形成されたドレイン配線に変換される。ドレイン層Ｍ２は導電膜で形成される。ＩＴＯ層Ｍ３はゲート層Ｍ１上の絶縁膜に形成されたコンタクトホールＣＮＴ１を介してゲート層Ｍ１と、ドレイン層Ｍ２上の絶縁膜に形成されたコンタクトホールＣＮＴ２を介してドレイン層Ｍ２とそれぞれ接続されている。ドレイン層Ｍ２で形成されたドレイン配線は表示領域ＤＡ内でＹ方向に延在する。
【００４３】
図１１は実施例に係る端子部分のレイアウトパターンによる効果を説明する図である。図１１は図９の一部を拡大したレイアウトパターン図である。図１１は本発明に先立って検討した表示装置の図３に対応する図面である。透明導電膜（ＩＴＯ）で形成されるドレイン出力端子ＤＯｎはゲート層（ＧＡＬ）で形成されるドレイン線ＤＬｎと接続される。ラビングによって、ＩＴＯが削られてＩｎを含むラビングカスＲＳがドレイン出力端子ＤＯｎおよびドレイン線ＤＬｎの脇に付着する。なお、図１１では、ドレイン端子ＤＯｎ、ＤＯｎ−２、ドレイン配線ＤＬｎ、ＤＬｎ−１についてのみ、ラビングカスＲＳが付着する箇所をレイアウトパターン上に示している。ただし、ラビングカスＲＳはドレイン線ＤＬｎにある突起部分ＰＴの上側（−Ｙ方向側）には付着しない。この部分は、ラビング方向に対して陰になりラビングされない領域となるからである。ここで、図１１のＡ−Ａ断面図は、図５の断面図と同じである。図５に示したように、図１１の四角で囲った部分ＢがＡＣＦ粒子によってショートしたとしても、ドレイン配線ＤＬｎの右側にラビングカスが付着しない部分ができるので、ドレイン端子ＤＯｎとドレイン端子ＤＯｎ＋１とはショートすることがなくなる。
【００４４】
図１２は実施例に係る端子部分のレイアウトパターンによるダブルラビングにおける効果を説明する図である。ダブルラビングといって、双方向にランビングする技術がある。図１２は図１１と同じレイアウトパターンの図である。この技術では、図１２に示すようにラビングカスＲＳはドレイン配線の両脇に付着することになる。なお、図１２では、ドレイン端子ＤＯｎ、ＤＯｎ−２、ドレイン配線ＤＬｎ、ＤＬｎ−１についてのみ、ラビングカスＲＳが付着する箇所をレイアウトパターン上に示している。また、突起ＰＴの上側の部分にもラビングカスＲＳが付着する。ただし、突起ＰＴがあることによって、例えば、ドレイン端子ＤＯｎとドレイン端子ＤＯｎ＋１との間のショートパスが図３の場合に比べて長くなる。したがって、ラビングカスＲＳが連続して付着する確率が図３の場合に比べて低くなる。よって、隣接するドレイン端子間のショート不良を図３の場合に比べて低減することができる。
【００４５】
＜変形例＞
図１３は実施例の変形例に係る端子部分のレイアウトパターンを示す図である。変形例では、実施例の図１１に対してドレイン配線ＤＬｎ−２の部分Ｅにおいて突起がない。その他の構成は実施例と同じである。図１２の四角で囲った部分Ｂだけでなく、部分ＣにおいてもＡＣＦ粒子によってショートが起きうる。しかし、ドレイン端子ＤＯｎ−２と部分Ｃとの距離が、ドレイン端子ＤＯｎと部分Ｂとの距離よりも長いので、ラビングカスＲＳが連続して付着する確率が低くなる。したがって、ドレイン端子ＤＯｎ−２とドレイン端子ＤＯｎ−１とがショートする確率は、ドレイン端子ＤＯｎとドレイン端子ＤＯｎ＋１とがショートする確率よりも低くなる。よって、部分Ｄに突起があれば、部分Ｅに突起がなくても隣接するドレイン端子間のショート不良を低減することができる。
【００４６】
以上、本発明者によってなされた発明を実施の形態、実施例および変形例に基づき具体的に説明したが、本発明は、上記実施の形態、実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
【符号の説明】
【００４７】
１Ａ、１Ｂ、１Ｃ、ＬＣＤＰ…液晶表示装置
２…端子
３…配線
３ａ…突起部
２１…第１の端子
２２…第２の端子
３１…第１の配線
３２…第２の配線
３１ａ…第１の突起部
１００…ＴＦＴ基板
２００…対向基板
３００…ドレインドライバＩＣ
３５０…ゲートドライバＩＣ
ＤＡ…表示領域
【図１】
2014206595.tif 000003
【図２】
2014206595.tif 000004
【図３】
2014206595.tif 000005
【図４】
2014206595.tif 000006
【図５】
2014206595.tif 000007
【図６】
2014206595.tif 000008
【図７】
2014206595.tif 000009
【図８】
2014206595.tif 000010
【図９】
2014206595.tif 000011
【図１０】
2014206595.tif 000012
【図１１】
2014206595.tif 000013
【図１２】
2014206595.tif 000014
【図１３】
2014206595.tif 000015