(57)【要約】【課題】３次元構造のメモリ素子を効率的に製造できる装置を提供する。【解決手段】本発明の３次元構造のメモリ素子製造装置は，基板に対する工程が行われるチャンバ；前記チャンバ内に設けられ前記基板が載置され，昇降によって前記基板が前記チャンバの内部に出入する解除位置及び前記基板に対する工程が行われる工程位置に切り替えられる基板支持台；前記基板支持台が前記解除位置に位置する時，前記基板の上部に配置され，前記基板支持台が前記工程位置に切り替えられる時，前記基板支持台の上部に載置された前記基板のエッジ部を加圧する加圧面を有するエッジリングを含む。【選択図】図９
2014179656.tif 000002
【特許請求の範囲】
【請求項１】
基板に対する工程が行われるチャンバ；
前記チャンバ内に設けられ前記基板が載置され，昇降によって前記基板が前記チャンバの内部に出入する解除位置及び前記基板に対する工程が行われる工程位置に切り替えられる基板支持台；及び
前記基板支持台が前記解除位置に位置する時，前記基板の上部に配置され，前記基板支持台が前記工程位置に切り替えられる時，前記基板支持台の上部に載置された前記基板のエッジ部を加圧する加圧面を有するエッジリングを含むことを特徴とする３次元構造のメモリ素子製造装置。
【請求項２】
前記基板のエッジ部は，前記基板の境界から内側に約０．５mm乃至３mmの範囲の幅を有することを特徴とする請求項１記載の３次元構造のメモリ素子製造装置。
【請求項３】
前記エッジリングは，セラミック材質であることを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
【請求項４】
前記基板支持台は，前記基板の外側に位置するリング形状のエッジ部を有し，
前記エッジリングは，
前記基板支持台のエッジ部の上部に位置する支持部；
前記支持部から前記基板のエッジ部に向かって延長され，前記加圧面を有する加圧部；
前記支持部から前記チャンバの側壁に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の上面に置かれる水平支持部；及び
前記支持部から前記下部に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の側面と接する垂直支持部を備えることを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
【請求項５】
前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ＳｉＣｌ2Ｈ2を含む群から選択された１つ以上のガスとアンモニア系のガスを供給するシャワーヘッドを含むことを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
【請求項６】
前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとアンモニア系のガス，そしてＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給するシャワーヘッドを含むことを特徴とする請求項１又は２記載の３次元構造のメモリ素子製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，メモリ素子を製造する装置に関し，さらに詳しくは３次元構造のメモリ素子を製造する装置に関する。
【背景技術】
【０００２】
電子製品はその体積がますます小さくなる一方，高容量のデータ処理を必要としている。そのため，このような電子製品に使用されるメモリ素子の体積を減らすとともに，その集積度を高める必要があり，このような点から，従来の平面型構造の代わりに３次元構造を有するメモリ素子が検討されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は，メモリ素子の体積を減らすことができるメモリ素子を製造する装置を提供することにある。
【０００４】
本発明の他の目的は，３次元構造のメモリ素子を効率的に製造できる装置を提供することにある。
【０００５】
本発明のさらに他の目的は，複数の薄膜を蒸着する工程で薄膜の応力差によって生じる基板の変形を防止できるメモリ素子を製造する装置を提供することにある。
【０００６】
本発明のさらに他の目的は，次の詳細な説明と添付図面によって明確になる。
【課題を解決するための手段】
【０００７】
本発明の一実施形態による３次元構造のメモリ素子製造装置は，基板に対する工程が行われるチャンバ；前記チャンバ内に設けられ前記基板が載置され，昇降によって前記基板が前記チャンバの内部に出入する解除位置及び前記基板に対する工程が行われる工程位置に切り替えられる基板支持台；前記基板支持台が前記解除位置に位置する時，前記基板の上部に配置され，前記基板支持台が前記工程位置に切り替えられる時，前記基板支持台の上部に載置された前記基板のエッジ部を加圧する加圧面を有するエッジリングを含む。
【０００８】
前記基板のエッジ部は，前記基板の境界から内側に約０．５mm乃至３mmの範囲の幅を有するものとすることができる。
【０００９】
前記エッジリングは，セラミック材質とすることができる。
【００１０】
前記基板支持台は，前記基板の外側に位置するリング形状のエッジ部を有し，前記エッジリングは，前記基板支持台のエッジ部の上部に位置する支持部；前記支持部から前記基板のエッジ部に向かって延長され，前記加圧面を有する加圧部；前記支持部から前記チャンバの側壁に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の上面に置かれる水平支持部；及び前記支持部から前記下部に向かって延長され，前記基板支持台が解除位置にある時，前記チャンバの側壁に設けられた固定突起の側面と接する垂直支持部を備えることができる。
【００１１】
本発明のメモリ素子製造装置は，前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ＳｉＣｌ2Ｈ2を含む群から選択された１つ以上のガスとアンモニア系のガスを供給するシャワーヘッドを含むものとしても良い。
【００１２】
また，本発明のメモリ素子製造装置は，前記基板上に前記絶縁層を積層する時，ＳｉＣＯ(Silicon Carbon Oxide)を積層するために前記基板にエチル系のガス及びメチル系のガスから成る群より選択された１つ以上のガスと共に，ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10を含む群から選択された１つ以上のガスを供給し，前記基板上に前記犠牲層を積層する時，窒化膜を積層するために前記基板にＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとアンモニア系のガス，そしてＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給するシャワーヘッドを含むものとしても良い。
【発明の効果】
【００１３】
本発明の実施形態によれば，メモリ素子を３次元構造に形成することによってメモリ素子の体積を減らすことができる。また，基板上に形成された絶縁層と犠牲層を交互に積層形成した後，半導体トランジスタのチャネルに用いられるポリシリコン薄膜のようなパターンによって絶縁層を支持した状態で犠牲層を効果的に除去できる。また，複数の薄膜を蒸着する工程で薄膜の応力差によって生じる基板の変形を防止できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。
【図２】本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。
【図３】本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。
【図４】本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。
【図５】本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。
【図６】本発明の一実施形態によるメモリ素子製造装置によって実行されるメモリ素子の製造方法を示す概略的な断面図である。
【図７】エチル系のガスの供給量と蒸着された薄膜のエッチング率との関係を示すグラフである。
【図８】メモリ素子製造装置を概略的に示す図である。
【図９】本発明のメモリ素子製造装置を概略的に示す図である。
【図１０】図９に示すエッジリングを概略的に示す斜視図である。
【図１１】図９に示すエッジリングの動作を示す図である。
【図１２】図９に示すエッジリングの動作を示す図である。
【発明を実施するための形態】
【００１５】
図１乃至図６は，メモリ素子の製造方法を示す概略的な断面図である。以下，図１乃至図６を参照してメモリ素子の製造方法を説明する。
【００１６】
まず，図１に示すように，基板１０５が提供され得る。基板１０５は，半導体物質，例えばIV族半導体，III−V族化合物半導体，又はII−VI族酸化物半導体を含むことができる。例えば，IV族半導体は，シリコン，ゲルマニウム又はシリコン−ゲルマニウムを含むことができる。基板１０５は，バルクウエハ又はエピタキシャル層に提供され得る。
【００１７】
次に，基板１０５の上部に不純物を注入して不純物領域１１０を限定できる。次に，基板１０５上に絶縁層１１５及び犠牲層１２０を交互に積層できる。絶縁層１１５と犠牲層１２０は，８×８や１８×１８，又はｎ×ｎの多重層をなすことができる。本実施形態では絶縁層１１５が先に積層され，犠牲層１２０が後で積層されるものとして説明しているが，必要に応じて絶縁層１１５と犠牲層１２０の積層順序は変えることができる。
【００１８】
絶縁層１１５は，シリコン酸化膜(Silicon Dioxide；ＳｉＯ2)であっても良く，基板１０５上に供給されたシラン（ＳｉＨ4）と酸化窒素（Ｎ2Ｏ）を反応させて形成され得る。シラン（ＳｉＨ4）は，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10などに代替され得る。また，犠牲層１２０は，窒化膜(Silicon Nitride；Si3NH4)であっても良く，基板１０５上に供給されたシランとアンモニア系のガスを反応させて形成できる。前記シリコン酸化膜と前記窒化膜は，互いに異なる厚さを有しても良い。一方，シランは，Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ＳｉＣｌ2Ｈ2などに代替でき，アンモニア系のガスは，ＮＨ3であっても良い。また，本実施形態とは異なり，犠牲層１２０は，基板１０５上にＳｉＨ4， Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとアンモニア系のガス，そしてＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給して形成されたシリコン酸化膜であっても良く，この場合，窒化膜上にホウ素(boron)又は燐(phosphorus)（又はホウ素及び燐を同時に注入可能）が注入し得る。
【００１９】
次に，図２に示すように，絶縁層１１５及び犠牲層１２０をエッチングして複数の貫通孔１２５を形成することができ，貫通孔１２５は，絶縁層１１５及び犠牲層１２０を貫通する。貫通孔１２５は，公知のフォトリソグラフィ及びエッチング技術を利用して形成できる。次に，既に公知の半導体トランジスタを形成するためのチャネル形成工程（又はポリシリコン薄膜を形成する工程）を介して貫通孔１２５を埋めるようにパターン１３０を形成できる。この時，パターン１３０は，中空の円筒状であっても良く，同様に，パターン１３０は，絶縁層１１５及び犠牲層１２０を貫通する。例えば，パターン１３０は，多結晶構造に形成しても良く，又は，単結晶構造のエピタキシャル層のような薄膜形状であっても良い。
【００２０】
次に，図３に示すように，パターン１３０の間の絶縁層１１５及び犠牲層１２０をエッチングして開口１３５を形成できる。開口１３５は，フォトリソグラフィ及びエッチング技術を利用して形成できる。
【００２１】
次に，図４に示すように，犠牲層１２０を除去できる。上述のように，絶縁層１１５は，シリコン酸化膜で，犠牲層１２０は，窒化膜であるかＳｉＨ4， Ｓｉ2Ｈ6，Ｓｉ3Ｈ8，Ｓｉ4Ｈ10，ジクロロシラン（ＳｉＣｌ2Ｈ2）を含む群から選択された１つ以上のガスとＢ2Ｈ6，ＰＨ3を含む群から選択された１つ以上のガスを供給して形成されてホウ素(boron)又は燐(phosphorus)（又はホウ素及び燐を同時に注入可能）が注入された窒化膜であっても良い。犠牲層１２０は，絶縁層１１５に対してエッチング選択比(etch selectivity)を有し，犠牲層１２０のエッチング率は，絶縁層１１５のエッチング率に比べて５倍乃至３００倍以上の大きさを有しても良い。したがって，絶縁層１１５と犠牲層１２０が同じ時間の間エッチャントに露出された時，エッチングされた犠牲層１２０の大きさはエッチングされた絶縁層１１５の大きさの５倍乃至３００倍以上であることができ，絶縁層１１５のエッチング程度は非常に小さい。
【００２２】
上述の原理を利用して犠牲層１２０を除去できる。等方性エッチングを用いてエッチャントを開口１３５から絶縁層１１５の間に侵入させることができ，等方性エッチングは，ウェットエッチング又は化学的ドライエッチング(chemical dry etch)を含むことができる。エッチャントは，Ｈ3ＰＯ4，ＨＦ，ＢＯＥ(buffered oxide etch)を含む群から選択されたいずれか１つを含むことができる。これによって，絶縁層１１５の間の犠牲層１２０が除去されて開口１３５と連結されたトンネル１４０が形成され得る。トンネル１４０によってパターン１３０の側壁が露出され得る。
【００２３】
次に，図５に示すように，開口（図４の１３５）及びトンネル（図４の１４０）によって露出された絶縁層１１５及びパターン１３０の側壁上にストレージ媒体１５０を形成できる。ストレージ媒体１５０は，トンネル絶縁層１４２，電荷貯蔵層１４４及びブロック絶縁層１４６を順に形成できる。次に，ストレージ媒体１５０上に導電層１５５を形成できる。例えば，ストレージ媒体１５０及び導電層１５５は，ステップカバレッジの高い化学気相蒸着又はめっき法を用いて形成できる。
【００２４】
次に，図６に示すように，開口（図４の１３５）によって露出された導電層（図５の１５５）を選択的にエッチングして接地選択ゲート電極１６２，制御ゲート電極１６４及びストリング選択ゲート電極１６６を形成できる。
【００２５】
一方，本実施形態とは異なり，エチル系のガス（例えば，Ｃ2Ｈ4）又はメチル系のガス（例えば，ＣＨ3）がシラン（ＳｉＨ4）と共に供給されることができ，これによって絶縁層１１５は，ＳｉＣＯ(Silicon Carbon Oxide)薄膜であっても良い。ＳｉＣＯ薄膜からなる絶縁層１１５は，上述の犠牲層１２０に比べてさらに大きいエッチング選択比を有するため，犠牲層１２０の除去時に，共に損傷された絶縁層１１５の量を最小化できる。図７は，エチル系のガスの供給量と蒸着された薄膜のエッチング率との関係を示すグラフである。図７に示すように，エチル系のガスが供給されることによって，蒸着された薄膜のエッチング率は減少することがわかり，これにより犠牲層１２０とのエッチング選択比を要求に応じて調節できる。
【００２６】
図８は，メモリ素子製造装置を概略的に示す図である。図８に示すように，メモリ素子製造装置１０は，ソースガス又は反応ガスが導入されるための導入部１２を有し，ソースガス又は反応ガスは導入部１２を介して導入され，シャワーヘッド１３を介してチャンバ１１の内部に噴射される。工程進行時，シランは，１〜１０００sccm供給されることができ，反応ガス（例えば，Ｎ2Ｏ又はＮＨ3）は，１００〜５００００sccm供給されることができる。一方，上述のように，エチル系のガス（例えば，Ｃ2Ｈ4）又はメチル系のガス（例えば，ＣＨ3）が供給される場合，５０乃至１００００sccm供給されることができる。
【００２７】
工程の対象となる基板１００は，基板支持台１４の上部に置かれ，基板支持台１４は支持台１６によって支持される。ヒータ１４は，工程進行中に基板の温度を３００乃至７９０℃に維持でき，この時，チャンバ１１内部の圧力は，１０mTorr乃至２５０Torrを維持できる。工程が完了した基板１００は，排出部１７を介して外部に排出される。
【００２８】
図９は，本発明の実施形態によるメモリ素子製造装置を概略的に示す図で，図１０は，図９に示すエッジリングを概略的に示す斜視図である。以下，図８と区別される部分のみについて説明を行い，省略された説明は図８の説明に代替され得る。
【００２９】
図９に示すように，メモリ素子製造装置２１０は，チャンバ２１１の内部に設けられた基板支持台２１４を備え，基板支持台２１４は，支持台２１６によって支持される。後述のように，基板支持台２１４は，別途の駆動部（図示せず）によって支持台２１６とともに昇降し，これによって，基板２１５がチャンバ２１１の内部を出入できる解除位置（図９に図示）と基板２１５に対する工程が行われる工程位置（図１１に図示）に切り替えられる。
【００３０】
基板２１５は，チャンバ２１１の側壁に形成された排出部２１７を介してチャンバ２１１の内部を出入し，排出部２１７を介してチャンバ２１１の内部に移動した基板２１５は，基板支持台２１４の上部に位置する。基板支持台２１４は，基板２１５に比べて大きな直径を有し，基板２１５は，基板支持台２１４の中央に位置する。この時，基板２１５は，基板支持台２１４を貫通するリフトピン２２０によって支持され，基板支持台２１４から上昇離隔された状態を維持する。また，シャワーヘッド２１３は，基板支持台２１４の上部に設けられ，ソースガス又は反応ガスはシャワーヘッド２１３を介してチャンバ２１１の内部に噴射される。
【００３１】
一方，チャンバ２１１は，バキュームガイド(vacuum guide)２１２及びエッジリング２３０をさらに含む。バキュームガイド２１２は，円筒状で，チャンバ２１１の内部に設けられる。図１０に示すように，エッジリング２３０は，チャンバ２１１の内部形状に対応するリング形状で，エッジリング２３０は，支持部２３２，水平支持部２３４，垂直支持部２３６及び加圧面２３８ａを有する加圧部２３８を備える。エッジリング２３０は，基板支持台２１４とシャワーヘッド２１３の間に位置してバキュームガイド２１２の内側壁から突出した固定突起２１２ａ上に置かれる。図９に示すように，基板支持台２１４が解除位置に位置する時，エッジリング２３０は，固定突起２１２ａ上に位置し，後述のように，基板支持台２１４が工程位置に切り替えられる時，エッジリング２３０は，固定突起２１２ａから離脱して基板支持台２１４の上部に置かれる。
【００３２】
図１１及び図１２は，図９に示すエッジリングの動作を示す図である。上述のように，基板支持台２１４は，駆動部（図示せず）によって支持台２１６とともに昇降し，これによって，解除位置及び工程位置に切り替えられることができる。
【００３３】
図１２に示すように，水平支持部２３４は，支持部２３２からチャンバ２１１の側壁に向かって延長され，垂直支持部２３６は，支持部２３２から下部に向かって延長される。加圧部２３８は，支持部２３２からチャンバ２１１の内側に向かって下向きに傾斜して延長される。
【００３４】
図９に示すように，基板支持台２１４が解除位置にある時，エッジリング２３０は，水平支持部２３４及び垂直支持部２３６によって固定突起２１２ａ上に位置することができ，水平支持部２３４は，固定突起２１２ａの上面と接して垂直支持部２３６は，固定突起２１２ａの側面と接する。この時，支持部２３２及び加圧部２３８は，チャンバ２１１の内側に向かって突出した状態を維持する。
【００３５】
図１１に示すように，基板支持台２１４が工程位置に切り替えられる時，基板支持台２１４は，基板２１５の外側に位置するリング形状のエッジ部を用いてエッジリング２３０を持ち上げ，これにより，エッジリング２３０は，固定突起２１２ａから離脱して上昇する。この時，図１２に示すように，支持部２３２は，基板支持台２１４のエッジ部と隣接し，加圧部２３８は，基板支持台２１４に載置された基板２１５のエッジ部と接触して基板２１５のエッジ部を加圧する。すなわち，エッジリング２３０は，基板支持台２１４に置かれた状態で自重によって基板２１５のエッジ部を加圧し，加圧部２３８は，基板２１５のエッジ部と接触する加圧面２３８ａを有する。
【００３６】
以上，図１を参照して説明したように，基板上にシリコン酸化膜と窒化膜を交互に積層する場合，工程によって発生するシリコン酸化膜の応力と窒化膜の応力の間に差が発生し，これにより，基板の変形(warpage，反り又は歪み）が発生する。このような基板の変形によって基板のエッジ部は基板支持台から離隔され，基板は，基板のセンタ部が凹状の「Ｕ」字形状に変形される。これは基板内の温度分布（基板のセンタとエッジの間に）などに影響を及ぼすため，工程均一度（例えば，蒸着率）に大きな影響を及ぼす。実際，上述の工程を終えた後，基板のエッジ部で測定された蒸着率が基板のセンタ部で測定された蒸着率に比べて顕著に低いことが認められた。したがって，基板のエッジ部が基板支持台から離隔して基板が変形される現象を防止するためにエッジリング２３０の加圧部２３８を用いて基板２１５のエッジ部を加圧できる。
【００３７】
一方，図１２に示すように，エッジリング２３０の加圧部２３８によって加圧された基板２１５のエッジ部の幅ｗは，基板２１５の境界から内側に０．５mm乃至３mm程度であることができ，この部分は，実際の半導体工程において半導体素子に使用しない部分であるため，半導体素子の歩留まりに影響を及ぼさない。また，上述の加圧面２３８ａは，エッジ部に対応する幅ｗを有しても良い。
【００３８】
図１２に示すように，エッジリング２３０は，加圧部２３８だけで基板支持台２１４上に支持された状態を維持することができ，支持部２３２は，基板支持台２１４のエッジ部から離隔された状態ｄを維持できる。この場合，エッジリング２３０の全体重さが加圧部２３８の加圧面２３８ａを介して基板２１５のエッジ部に伝達されるため，エッジリング２３０の重さを最小化しても高い圧力を基板２１５のエッジ部に伝達できる。このような原理は，圧力の大きさが接触面積の大きさに反比例するという事実から理解され得る。
【産業上の利用可能性】
【００３９】
本発明は，様々な形態のメモリ素子を提供する方法及び装置に応用され得る。
【図１】
2014179656.tif 000003
【図２】
2014179656.tif 000004
【図３】
2014179656.tif 000005
【図４】
2014179656.tif 000006
【図５】
2014179656.tif 000007
【図６】
2014179656.tif 000008
【図７】
2014179656.tif 000009
【図８】
2014179656.tif 000010
【図９】
2014179656.tif 000011
【図１０】
2014179656.tif 000012
【図１１】
2014179656.tif 000013
【図１２】
2014179656.tif 000014