(57)【要約】【課題】暗電流による影響を低減させる。【解決手段】電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、第１の領域とコンタクト部の間に設けられる第１の転送部と、第２の領域とコンタクト部の間に設けられる第２の転送部とを備える。第１の領域は、光電変換部であり、第２の領域は、光電変換部に蓄積された電荷を保持する電荷保持部であるようにすることができる。第１の領域から第２の領域に電荷が転送される前の時点で、第１の転送部と第２の転送部による制御により、暗電流による電荷が吐き捨てられる。本技術は、ＣＭＯＳなどの撮像素子に適用できる。【選択図】図７
2014022795.tif 000002
【特許請求の範囲】
【請求項１】
電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、
前記第１の領域と前記コンタクト部の間に設けられる第１の転送部と、
前記第２の領域と前記コンタクト部の間に設けられる第２の転送部と
を備える撮像素子。
【請求項２】
前記第１の領域は、光電変換部であり、
前記第２の領域は、前記光電変換部に蓄積された電荷を保持する電荷保持部である
請求項１に記載の撮像素子。
【請求項３】
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される前の時点で、前記第１の転送部をオフ、前記第２の転送部をオンにし、暗電流による電荷の吐き捨てを行い、
前記電荷の吐き捨てが終了後、前記第１の転送部と前記第２の転送部をオンにし、前記第１の領域に蓄積された電荷を、前記第２の領域に転送する
請求項１に記載の撮像素子。
【請求項４】
前記コンタクト部に第３の転送部を接続し、
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される間以外は、前記第３の転送部により暗電流による電荷の吐き捨てを行う
請求項１に記載の撮像素子。
【請求項５】
前記第１の領域と前記第２の領域は、異なる基板上または異なる材質上に形成される
請求項１に記載の撮像素子。
【請求項６】
前記第１の領域は、光電変換部に蓄積された電荷の少なくとも一部を保持する第１の電荷保持部であり、
前記第２の領域は、前記電荷保持部からの電荷を保持する第２の電荷保持部である
請求項１に記載の撮像素子。
【請求項７】
前記第１の領域は、光電変換部であり、
前記第２の領域は、前記光電変換部に蓄積された電荷を信号線に出力する出力部である
請求項１に記載の撮像素子。
【請求項８】
電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、
前記第１の領域と前記コンタクト部の間に設けられる第１の転送部と、
前記第２の領域と前記コンタクト部の間に設けられる第２の転送部と
を備える撮像素子の撮像方法において、
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される前の時点で、前記第１の転送部をオフ、前記第２の転送部をオンにし、暗電流による電荷の吐き捨てを行い、
前記電荷の吐き捨てが終了後、前記第１の転送部と前記第２の転送部をオンにし、前記第１の領域に蓄積された電荷を、前記第２の領域に転送する
ステップを含む撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子、撮像方法に関する。詳しくは、暗電流による影響を抑えた撮像素子、撮像方法に関する。
【背景技術】
【０００２】
従来のCMOSイメージセンサは、一般的に、各画素を順次読み出すローリングシャッタ方式のため、露光タイミングの違いにより画像の歪みが生じる。この問題の対策として、画素内に電荷保持部を設けることによる、全画素同時読み出しグローバルシャッタ方式が提案されている（特許文献１参照）。グローバルシャッタ方式によれば、電荷保持部に全画素同時読み出しを行った後、順次読み出しが可能となるため、露光タイミングを各画素共通にすることができ、画像の歪みを抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１０３６４７号公報
【特許文献２】特開２０１１−１３８８４１号公報
【特許文献３】特開２０１０−１６５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、電荷保持部を光電変換部と同一の基板上に設けた場合、光電変換部からの漏れ出した光が電荷保持部に侵入してしまう可能性があった。光が電荷保持部に侵入してしまうと偽像になってしまうため、そのような光の侵入を防ぐ必要があった。
【０００５】
このような光の侵入を防ぐために、電荷保持部と光電変化部の間に、光を遮光する材料を埋め込むことが考えられる。そのような遮光材が埋め込まれると、電荷保持部と光電変換部は、コンタクトと配線を介して接続され、電荷が転送される構成とされる。
【０００６】
特許文献２や特許文献３でも、電荷保持部と光電変換部が別に設けられているイメージセンサが提案されている。電荷保持部と光電変換部が別に設けられることで、コンタクトを介した光電変換部から電荷保持部への電荷の転送が行われることが提案されている。
【０００７】
このようなコンタクトを介して電荷の転送が行われる場合、コンタクト部分から暗電流が湧き出してしまう。この暗電流を取り去ることは困難であり、温度による変動もあるため、画質に与える影響も大きい。よって、暗電流により画質が低下してしまうことを抑えることが望まれている。
【０００８】
本技術は、このような状況に鑑みてなされたものであり、暗電流により画質が低下してしまうことを防ぐことができるようにするものである。
【課題を解決するための手段】
【０００９】
本技術の一側面の撮像素子は、電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、前記第１の領域と前記コンタクト部の間に設けられる第１の転送部と、前記第２の領域と前記コンタクト部の間に設けられる第２の転送部とを備える。
【００１０】
前記第１の領域は、光電変換部であり、前記第２の領域は、前記光電変換部に蓄積された電荷を保持する電荷保持部であるようにすることができる。
【００１１】
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される前の時点で、前記第１の転送部をオフ、前記第２の転送部をオンにし、暗電流による電荷の吐き捨てを行い、前記電荷の吐き捨てが終了後、前記第１の転送部と前記第２の転送部をオンにし、前記第１の領域に蓄積された電荷を、前記第２の領域に転送するようにすることができる。
【００１２】
前記コンタクト部に第３の転送部を接続し、前記第１の領域に蓄積された電荷が、前記第２の領域に転送される間以外は、前記第３の転送部により暗電流による電荷の吐き捨てを行うようにすることができる。
【００１３】
前記第１の領域と前記第２の領域は、異なる基板上または異なる材質上に形成されるようにすることができる。
【００１４】
前記第１の領域は、光電変換部に蓄積された電荷の少なくとも一部を保持する第１の電荷保持部であり、前記第２の領域は、前記電荷保持部からの電荷を保持する第２の電荷保持部であるようにすることができる。
【００１５】
前記第１の領域は、光電変換部であり、前記第２の領域は、前記光電変換部に蓄積された電荷を信号線に出力する出力部であるようにすることができる。
【００１６】
本技術の一側面の撮像方法は、電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、前記第１の領域と前記コンタクト部の間に設けられる第１の転送部と、前記第２の領域と前記コンタクト部の間に設けられる第２の転送部とを備える撮像素子の撮像方法において、前記第１の領域に蓄積された電荷が、前記第２の領域に転送される前の時点で、前記第１の転送部をオフ、前記第２の転送部をオンにし、暗電流による電荷の吐き捨てを行い、前記電荷の吐き捨てが終了後、前記第１の転送部と前記第２の転送部をオンにし、前記第１の領域に蓄積された電荷を、前記第２の領域に転送するステップを含む。
【００１７】
本技術の一側面の撮像素子、撮像方法は、電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、第１の領域とコンタクト部の間に設けられる第１の転送部と、第２の領域とコンタクト部の間に設けられる第２の転送部とから構成され、第１の領域から第２の領域に電荷が転送される際、第１の転送部と第２の転送部による制御により、暗電流による電荷が吐き捨てられる。
【発明の効果】
【００１８】
本技術の一側面によれば、暗電流により画質が低下してしまうことを防ぐことが可能となる。
【図面の簡単な説明】
【００１９】
【図１】イメージセンサの構成を示す図である。
【図２】単位画素の構成示す図である。
【図３】単位画素の側面図である。
【図４】単位画素の回路図である。
【図５】暗電流の発生について説明するための図である。
【図６】本技術を適用した単位画素の一実施の形態の構成を示す図である。
【図７】単位画素の側面図である。
【図８】単位画素の回路図である。
【図９】単位画素の動作を説明するタイミングチャートである。
【図１０】単位画素の回路図である。
【図１１】単位画素の動作を説明するタイミングチャートである。
【図１２】単位画素の側面図である。
【図１３】単位画素の側面図である。
【図１４】単位画素の回路図である。
【図１５】単位画素の側面図である。
【図１６】単位画素の回路図である。
【図１７】単位画素の側面図である。
【図１８】単位画素の側面図である。
【図１９】単位画素の回路図である。
【発明を実施するための形態】
【００２０】
以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は、以下の順序で行う。
１．個体撮像素子の構成
２．単位画素の構成
３．単位画素の第１の実施の形態
４．単位画素の第２の実施の形態
５．単位画素の第３の実施の形態
６．単位画素の第４の実施の形態
７．単位画素の第５の実施の形態
８．単位画素の第６の実施の形態
９．単位画素の第７の実施の形態
１０．効果
【００２１】
［固体撮像素子の構成］
図１は、本発明が適用される固体撮像素子としてのCMOS（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を示すブロック図である。CMOSイメージセンサ３０は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
【００２２】
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述する。
【００２３】
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
【００２４】
CMOSイメージセンサ３０はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、CMOSイメージセンサ３０とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも構わないし、CMOSイメージセンサ３０と同じ基板上に搭載しても構わない。
【００２５】
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【００２６】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【００２７】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２８】
また、以下に説明する第１乃至第７の実施の形態においては、暗電流による電荷も吐き捨てル動作を行う。暗電流による電荷を吐き捨てるため、暗電流による電荷の画質などに対する影響を軽減させることが可能となる構成とされている。
【００２９】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
【００３０】
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００３１】
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００３２】
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
【００３３】
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
【００３４】
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００３５】
［単位画素の構造］
次に、図１の画素アレイ部４１に行列状に配置されている単位画素５０の具体的な構造について説明する。ここでは、後述する単位画素との差異を明確にするために、従来の単位画素の構成について先に説明する。
【００３６】
従来の単位画素においては、以下に説明するように暗電流が発生し、その暗電流による影響で画質が劣化する可能性がある。後述する第１乃至第７の実施の形態における単位画素においては、暗電流による影響で画質が劣化することを防ぐことができる。暗電流について説明するために、まず従来の単位画素の構成について説明する。
【００３７】
図２、図３、図４は、単位画素の構成例を示している。図２は、単位画素を受光面側から見たときの図である。図３は、単位画素の受光面側を上側にし、図２に示した単位画素をＡ−Ａ’面で切断したときの側面から見たときの図である。図４は、単位画素の回路図を示す図である。
【００３８】
単位画素５０は、光電変換素子として、例えばフォトダイオード（PD）６１を有している。フォトダイオード６１は、例えば、ｎ型基板上に形成されたｐ型ウェル層６２に対して、ｐ型層を基板表面側に形成してｎ型埋め込み層を埋め込むことによって形成される埋め込み型フォトダイオードである。
【００３９】
単位画素５０は、フォトダイオード６１に加えて、転送ゲート（ＴＧ：Transfer Gate）６３とストレージゲート（ＳＧ：Storage Gate）６７を備えるメモリ部（ＭＥＭ）６６を有する。転送ゲート６３は、フォトダイオード６１で光電変換され、フォトダイオード６１の内部に蓄積された電荷を、ゲート電極に駆動信号が印加されることによって転送する。
【００４０】
メモリ部６６は、遮光されている。図２に示したように、メモリ部６６を囲うように、遮光膜８１と絶縁膜８２が設けられ、この遮光膜８１により、メモリ部６６は、遮光されている。また図２、図３に示すように、遮光膜８１は、絶縁膜８２に挟まれた状態で設けられている。
【００４１】
このように、遮光膜８１と絶縁膜８２が、フォトダイオード６１とメモリ部６６との間に設けられているため、フォトダイオード６１からの電荷は、コンタクト６４−１、配線６５、およびコンタクト６４−２を介して転送される。
【００４２】
なお、以下の説明においては、コンタクトとの記載は、配線を含む場合もある。本明細書においては、光電変換部（例えば、フォトダイオード６１）から電荷蓄積部(例えば、メモリ部６６)に電荷が転送される際に、その電荷が通る道を、コンタクトと称する。そのコンタクトは、例えば、コンタクト６４−１、配線６５、およびコンタクト６４−２から構成されるとして説明を続ける。
【００４３】
単位画素５０は、フローティングゲート６８および浮遊拡散領域（FD：Floating Diffusion）６９を有する。フローティングゲート６８は、メモリ部６６に蓄積された電荷を、フローティングゲート６８のゲート電極に駆動信号が印加されることによって、浮遊拡散領域６９に転送する。浮遊拡散領域６９は、ｎ型層からなる電荷電圧変換部であり、フローティングゲート６８によってメモリ部６６から転送された電荷を電圧に変換する。
【００４４】
単位画素５０はさらに、リセットゲート（ＲＳＴ：Reset Gate）７０、増幅トランジスタ（ＡＭＰ：amplifier）７２を有している。リセットゲート７０は、電源と浮遊拡散領域６９との間に接続されており、ゲート電極に駆動信号が印加されることによって浮遊拡散領域６９をリセットする。
【００４５】
増幅トランジスタ７２は、ドレイン電極が電源に接続され、ゲート電極が浮遊拡散領域６９に接続されており、浮遊拡散領域６９の電圧を読み出す。浮遊拡散領域６９と増幅トランジスタ７２は、コンタクト７４−１、配線７５、コンタクト７４−２を介して接続されている。
【００４６】
図示はしていないが、単位画素５０は選択トランジスタも備え、選択トランジスタは、例えば、ドレイン電極が増幅トランジスタ７２のソース電極に、ソース電極が垂直信号線４７（図１）にそれぞれ接続されており、ゲート電極に駆動信号が印加されることで、画素信号を読み出すべき単位画素５０を選択する。選択トランジスタについては、電源と増幅トランジスタ７２のドレイン電極との間に接続した構成を採用することも可能である。
【００４７】
このようにして構成されるCMOSイメージセンサ３０（図１）は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード６１に蓄積された電荷を、遮光されたメモリ部６６へ転送することで、グローバルシャッタ動作（グローバル露光）を実現する。このグローバルシャッタ動作により、全画素一致した露光期間による歪みのない撮像が可能となる。
【００４８】
ところで、図２や図３に示したように、コンタクト６４−１、配線６５、コンタクト６４−２を介して、フォトダイオード６１からメモリ部６６に電荷が転送される際、暗電流による影響を受ける可能性がある。図３を参照するに、フォトダイオード６１とコンタクト６４−１が接している部分を部分Ｂ（図３中、点線の丸を付した部分）とし、メモリ部６６とコンタクト６４−２が接している部分を部分Ｃ（図３中、点線の丸を付した部分）とする。この部分Ｂと部分Ｃのところで、暗電流が発生し、転送されてしまう可能性がある。
【００４９】
図５に、コンタクト６４の部分を拡大した図を示す。暗電流は、コンタクト６４下のN型拡散層とその周辺のｐ型ウェル層６２とのPN Junctionの空乏層Ｅ’（空乏層Ｅ”）からの生成電流である。よって、PN Junctionがある限り原理的に暗電流の発生をなくすことは困難である。
【００５０】
N型拡散層のキャリア濃度が高いほどコンタクトとSi（シリコン）基盤との抵抗が下がるため、一般的にコンタクト６４下のN型拡散層の濃度は、10E19/cm3以上のキャリア濃度になるように設定され、他のN領域よりキャリア濃度が高くなるように設定されている。このためコンタクト６４や拡散領域のサイズによるが、一般に90nm世代のCMOCSデザインルールの場合、１つのコンタクトから10000個/sec程度の暗電流が発生する（図３参照）。
【００５１】
このPN Junctionからの暗電流を少しでも抑制するために、このキャリア濃度を多少でも薄くしPN Junctionの電界を弱めることが考えられる。しかしながら、暗電流を完全に無くすことは困難である。また温度によりPN Junctionから生成される暗電流の量が変わるため、温度による暗電流の量の変化による影響も考慮する必要がある。よって、キャリア濃度を薄くするだけでは、暗電流による影響を低減させることは困難である。
【００５２】
図３に示したように、例えば、部分Ｂで発生した暗電流の電荷は、コンタクト６４−１、配線６５、コンタクト６４−２を介して部分Ｃに転送されるため、結果として、メモリ部５５に蓄積されてしまうことになる。さらに図４を参照するに、コンタクト６４−１、配線６５、コンタクト６４−２は、転送ゲート６３とメモリ部６６との間の図４中、点線で示した部分Ｄにあるため、転送ゲート６３からメモリ部６６に暗電流が流入しやすいことがわかる。
【００５３】
メモリ部６６に、例えば、図３に示したように、10000個/sec程度の暗電流が転送されると、メモリ部６６の蓄積量と比較して、その影響は大きいことがわかる。蓄積時間は、１秒といった比較的長い時間となることは少ないため、10000個/sec程度の暗電流が、実際に転送されることは少ないと考えられるが、蓄積時間が短くても、暗電流が発生し、暗電流による電荷が転送され、メモリ部６６に蓄積される電荷量に影響を与える。この影響により画質が劣化してしまう。
【００５４】
［単位画素の第１の実施の形態］
そこで、暗電流による影響を低減する構成を有する単位画素について、以下に説明する。以下に説明する単位画素は、暗電流が発生するPN Junction の前後にゲートを配置し、その２つのゲートのオン、オフのタイミングを制御することで、発生した暗電流が、光電変換した電荷と混ざらないように制御する。
【００５５】
図６、図７、図８は、暗電流による影響を低減させることができる単位画素１００の構成例を示している。図６は、単位画素１００を受光面側から見たときの図である。図７は、単位画素１００の受光面側を上側にし、図６に示した単位画素１００をＡ−Ａ’面で切断したときの側面から見たときの図である。図８は、単位画素１００の回路図を示す図である。
【００５６】
図６は図２に、図７は図３に、図８は図４に、それぞれ対応し、同一の機能には同一の符号を付し、適宜説明を省略する。また以下の説明においても、図２乃至図８と同一の機能には、同一の符号を付し、その説明を省略する。
【００５７】
図６乃至図８に示した単位画素１００は、図２乃至図４に示した単位画素５０に対して転送ゲート１０１を追加した構成とされている。転送ゲート１０１は、コンタクト６４−２とメモリ部６６の間に設けられている。すなわち図６乃至図８に示した単位画素１００は、フォトダイオード６１とコンタクト６４−１の間に転送ゲート６３を有し、メモリ部６６とコンタクト６４−２との間に転送ゲート１０１を有する。
【００５８】
図８に示すように、単位画素１００は、フォトゲート（ＰＧ）１１１を有する。このフォトゲート１１１は、フォトダイオードをリセットするために設けられている。
【００５９】
このように、同一基板上に、コンタクト６４−１、配線６５、コンタクト６４−２を介してフォトダイオード６１とメモリ部６６を設けており、コンタクト６４−１、配線６５、コンタクト６４−２の前後に転送ゲート６３と転送ゲート１０１を設けている構造となっている。
【００６０】
第１の実施の形態、および以下に説明する第２乃至第７の実施の形態においても、同様に、フォトダイオード６１やメモリ部６６といった電荷を一時的に蓄積する領域が、コンタクトを介して接続されており、そのコンタクトの前後にそれぞれ、電荷の転送を制御するゲート(転送部)を有する構成とされている。
【００６１】
この構成においては、フォトゲート１１１を使用し、フォトゲート１１１をオンにすることにより、全ての画素を同時にリセットし、その後フォトダイオード６１での電荷の蓄積が行われる。そして電荷がメモリ部６６に転送される直前に、転送ゲート６３がオフの状態、転送ゲート１０１がオンの状態とされ、メモリ部６６やコンタクト６４で発生した暗電流が、ドレイン７１に吐き捨てられる。暗電流が吐き捨てられた後、転送ゲート６３がオンの状態とされ、フォトダイオード６１からメモリ部６６に電荷が転送される。
【００６２】
このような処理が行われることで、コンタクト６４の拡散層で発生した電荷を信号電荷と混合させることなく、電荷を保持部（メモリ部６６）へ転送できる。そして転送後、転送ゲート６３、転送ゲート１０１を順次オフにすれば、その後、読み出しまでの間にコンタクト部で暗電流が発生したとしてもその電荷が、信号電荷と混合されることはない。
【００６３】
このような構成および処理がなされることで、図７に示したように、転送されてしまう暗電流による電荷の量を大幅に減らすことが可能となる。図７を参照するに、信号電荷と暗電流が混合されてしまうのは、転送ゲート６３と転送ゲート１０１がともにオンにされているとき、すなわち、フォトダイオード６１からメモリ部６６に電荷が転送されるときである。この２つのゲートがオンにされている状態の時間は、例えば、２５０ｎｓと短い時間であり、この間に、発生する暗電流による電荷は、最大で0.0025個程度である。
【００６４】
よって、暗電流による電荷が、信号電荷と混合されてしまうことを防ぐことが可能となり、仮に混合されてしまったとしても、その電荷量は、非常に小さいものとすることが可能となり、画質の劣化を引き起こす程度にはならない。
【００６５】
［単位画素の駆動例］
ここで、図９のタイミングチャートを参照して、グローバルシャッタ動作を実現するCMOSイメージセンサ３０における単位画素１００の駆動例について説明する。なお、図９において、例えば、フォトゲート１１１の電荷の蓄積時間は、短く図示してあるが、説明のために短く図示してあるだけであり、実際の時間間隔を正確に図示したものではない。
【００６６】
まず、フォトゲート１１１への駆動信号がオンにされることで、フォトダイオード６１がリセットされる。このリセットは、全画素において行われる。リセット終了後、フォトゲート１１１がオフにされ、全画素一括で、新たに被写体からの光から得られた電荷がフォトダイオード６１に蓄積される。
【００６７】
全画素一括で、フォトダイオード６１に蓄積された電荷がメモリ部６６に転送される。メモリ部６６への電荷の転送が実行される前に、メモリ部６６のリセットが行われる。メモリ部６６のリセットは、リセットゲート７０、フローティングゲート６８、ストレージゲート６７のそれぞれの駆動信号がオンにされることで、メモリ部６６および浮遊拡散領域６９に蓄積されている電荷が初期化（リセット）される。
【００６８】
また、メモリ部６６のリセット時には転送ゲート１０１への駆動信号もオンにされる。転送ゲート１０１がオンにされることで、コンタクト６４部分で発生した暗電流による電荷が、メモリ部６６のリセットとともに、吐き捨てられる。換言すれば、転送ゲート１０１がオンにされることで、メモリ部６６のリセットが行われるとともに、暗電流による電荷のリセットも行われる。
【００６９】
メモリ部６６と暗電流による電荷のリセットが行われると、フォトダイオード６１からメモリ部６６への電荷の転送が開始される。電荷が転送されるときには、リセットゲート７０とフローティングゲート６８の駆動信号はオフにされる。また、ストレージゲート６７と転送ゲート１０１の駆動信号のオンの状態は維持される。このような状態のときに、転送ゲート６３への駆動信号がオンの状態にされると、コンタクト６４−１、配線６５、コンタクト６４−２を介して、フォトダイオード６１からメモリ部６６への電荷の転送が行われる。
【００７０】
転送後、メモリ部６６に蓄積された電荷は、保持される。この保持の間は、ストレージゲート６７への駆動信号のみがオンの状態とされている。グルーバルシャッターの場合、この保持時間は画素毎に異なる。読み出しのタイミングになると、フローティングゲート６８への駆動信号がオンの状態にされ、増幅トランジスタ７２への出力が行われる。増幅トランジスタ７２からの垂直信号線４７（図１）への出力時には、オンにされていたフローティングゲート６８とストレージゲート６７の駆動信号がオフに切り替えられ、リセットゲート７０の駆動信号がオンに切り替えられる。
【００７１】
このようにして、増幅トランジスタ７２からの信号出力が行われると、全ての駆動信号がオフの状態とされ、増幅トランジスタ７２からのノイズの出力が行われる。そして、フォトゲート１１１の駆動信号がオンにされることで、フォトダイオード６１のリセットが行われる。このような処理が、それぞれの単位画素１００において繰り返し実行されることで、１画素分のデータの出力が繰り返し行われる。
【００７２】
［単位画素の第２の実施の形態］
次に、第２の実施の形態における単位画素の構成について説明する。図１０は、第２の実施の形態における単位画素２００の回路図を示す図である。図８に示した第１の実施の形態における単位画素１００と、図１０に示した第２の実施の形態における単位画素２００を比較すると、単位画素２００は、単位画素１００に、リセットゲート２０１を追加した点が異なり、他の構成は同じである。
【００７３】
リセットゲート２０１は、転送ゲート６３と転送ゲート１０１の間に設けられる。換言すれば、リセットゲート２０１は、コンタクト６４と配線６５がある部分に設けられ、例えば、配線６５から分岐して設けられる。このリセットゲート２０１は、コンタクト６４の部分で発生した暗電流を吐き捨てるためにある。この暗電流の吐き捨てについて、図１１のタイミングチャートを参照して説明する。
【００７４】
図１１に示したタイミングチャートは、図９に示したタイミングチャートに、リセットゲート２０１のタイミングチャートを追加したチャートである。リセットゲート２０１の駆動信号は、メモリ部６６をリセットする間と、リセット後にフォトダイオード６１からメモリ部６６に電荷を転送する間以外は、オフとされる信号とされる。
【００７５】
このようにすることで、メモリ部６６に、フォトダイオード６１からの電荷が転送される以外のときには、コンタクト６４の部分で発生する暗電流が、リセットゲート２０１により常に吐き捨てられるため、暗電流による影響を低減させることが可能となる。よって、電荷保持中に大量の暗電流が発生した場合でも、リセットゲート２０１を介して全ての電荷を吐き捨てることによりメモリ部６６への電荷の漏れこみを防ぐことができる。
【００７６】
［単位画素の第３の実施の形態］
次に、第３の実施の形態における単位画素の構成について説明する。図１２は、第３の実施の形態における単位画素３００の側面図を示す図である。図７に示した第１の実施の形態における単位画素１００と、図１２に示した第３の実施の形態における単位画素３００を比較するに、単位画素３００は、２つの基板３０１と基板３０２から構成されている点が異なる。
【００７７】
基板３０１には、フォトダイオード６１と転送ゲート６３が設けられている。基板３０２には、転送ゲート１０１、メモリ部６６、ストレージゲート６７、フローティングゲート６８、浮遊拡散領域６９、リセットゲート７０、ドレイン７１、増幅トランジスタ７２、絶縁層３１１、ソース(Source)３１２、およびドレイン３１３が設けられている。基板３０１と基板３０２は、コンタクト６４−１、配線６５、およびコンタクト６４−２を介して接続されている。
【００７８】
図１２に示した単位画素３００は、基板３０１と基板３０２から構成され、基板３０１は、光電変換基板とされ、基板３０２は、蓄積基板とされている。このように、光電変換基板と蓄積基板を別々に設け、上下に配置し、基板間をコンタクト６４と配線６５で接続し、このコンタクト６４と配線６５を挟むように、転送ゲート６３と転送ゲート１０１を配置するように構成することもできる。
【００７９】
またここでは、２つの異なる基板として説明するが、１基板上に異なる材質の領域が設けられ、光電変換部と蓄積部とが、それぞれ異なる材質上に設けられるようにしても良い。以下に説明する第４乃至第７の実施の形態においても、異なる基板の場合を例に挙げて説明するが、異なる材質上でも良い。
【００８０】
このように構成した場合、第１の実施の形態の単位画素５０と同じく、図９に示したタイミングチャートに基づいて動作する。また、転送ゲート６３と転送ゲート１０１を、配線６５の前後に設けたため、第１の実施の形態の単位画素５０の場合と同じく、コンタクト６４部分に発生する暗電流と信号電荷が混合することなく処理することができる。
【００８１】
［単位画素の第４の実施の形態］
次に、第４の実施の形態における単位画素の構成について説明する。図１３は、第４の実施の形態における単位画素４００の側面図を示す図であり、図１４は、第４の実施の形態における単位画素４００の回路図である。図７に示した第１の実施の形態における単位画素１００と、図１３に示した第４の実施の形態における単位画素４００を比較するに、単位画素４００は、電荷蓄積部（Capacitor）４０１を備える点が異なる。
【００８２】
電荷蓄積部４０１は、電荷保持部として設けられており、メモリ部６６の代わりに設けられている。電荷蓄積部４０１は、多結晶シリコン（Poly Si）電極で構成することができる。コンタクト６４−１のフォトダイオード６１側には、転送ゲート６３が備えられ、電荷蓄積部４０１側には、転送ゲート１０１が設けられている。
【００８３】
このように、図１３に示した単位画素４００においても、電荷蓄積部４０１に接続されるコンタクト６４−１の前後に転送ゲート６３と転送ゲート１０１が設けられている。また、単位画素４００は、図９に示したタイミングチャートに基づき処理を行う。すなわち、転送ゲート１０１をオンにし、転送ゲート６３をオフにすることにより暗電流による電荷の吐き捨てを、電荷の転送を開始する前に行う。そして、転送ゲート１０１と転送ゲート６３をオンにすることで、フォトダイオード６１から電荷蓄積部４０１に電荷の転送が行われる。
【００８４】
このように電荷の転送が行われることで、単位画素４００においても、上述した第１の実施の形態における単位画素１００や、第３の実施の形態における単位画素３００と同様に、信号電荷と暗電流による電荷が混合してしまうようなことを防ぐことが可能となる。
【００８５】
［単位画素の第５の実施の形態］
次に、第５の実施の形態における単位画素の構成について説明する。図１５は、第５の実施の形態における単位画素５００の側面図を示す図であり、図１６は、第５の実施の形態における単位画素５００の回路図である。
【００８６】
図１３に示した第４の実施の形態における単位画素４００と、図１５に示した第５の実施の形態における単位画素５００を比較するに、単位画素５００は、電荷蓄積部（Capacitor）５０１を備えるとともに、メモリ部６６も備える点が異なる。図７に示した第１の実施の形態における単位画素１００と比較すると、電荷蓄積部５０１を備える点が異なる。すなわち単位画素５００は、電荷を蓄積する蓄積部を２個備える。
【００８７】
図１５に示した単位画素５００は、図１３に示した単位画素４００と同じく、多結晶シリコン（Poly Si）電極で構成することができる電荷保持部としての電荷蓄積部５０１を備えるとともに、ｐ型ウェル層６２に埋め込み型の電荷保持部としてのメモリ部６６を備える。
【００８８】
電荷蓄積部５０１に接続されるコンタクト６４−１は、フローティングゲート６８とリセットゲート７０の間に設けられている。コンタクト６４−１の一方には、フローティングゲート６８が備えられ、他方の電荷蓄積部５０１側には、転送ゲート１０１が設けられている。
【００８９】
単位画素５００においては、メモリ部６６にフォトダイオード６１からの電荷が転送されるが、メモリ部６６の容量以上の電荷が転送された場合などに、電荷蓄積部５０１に電荷が転送され、蓄積される。その際、フローティングゲート６８と転送ゲート１０１の２つのゲートが、コンタクト６４−１前後にあるため、上記した実施の形態と同じく、２つのゲートのオン、オフを切り換えることで、コンタクト６４−１部分に発生する暗電流による電荷を吐き捨てることができ、暗電流による電荷が信号電荷に混合されてしまうようなことを防ぐことが可能となる。
【００９０】
また、リセットゲート７０を、コンタクト６４−１部分に発生した暗電流を吐き捨てるために用いることも可能であり、例えば、第２の実施の形態の単位画素２００と同じく、図１１のタイミングチャートを参照して説明したように、メモリ部６６や電荷蓄積部５０１への電荷の転送時以外のときには、駆動信号がオンにされ、暗電流の吐き捨てが行われる状態とされるようにすることが可能である。このようにすれば、暗電流による影響を低減できることは，第２の実施の形態のところで説明した通りである。
【００９１】
また、図１５、図１６に示した単位画素５００は、電荷蓄積部５０１とともに、メモリ部６６も有しているため、小信号時には、埋め込みチャネル部であるメモリ部６６のみに、電荷が保持されるようにすることができる。このことにより、小信号時の暗示特性を改善することができる。
【００９２】
［単位画素の第６の実施の形態］
次に、第６の実施の形態における単位画素の構成について説明する。第６の実施の形態は、グローバルシャッタ以外のデバイスにも適用できる形態である。また、第６の実施の形態は、光電変換部がSi（ｐ型ウェル層６２）ではなく別な材料、例えば、有機半導体の場合の例である。
【００９３】
図１７は、第６の実施の形態における単位画素６００の側面図を示す図である。図１７に示した第６の実施の形態における単位画素６００は、図１２に示した第３の実施の形態における単位画素３００と同じく、２つの基板で構成され、光電変換基板と蓄積基板から構成されている。
【００９４】
蓄積基板は、基板６０１であり、転送ゲート６３、メモリ部６６、ストレージゲート６７、フローティングゲート６８、浮遊拡散領域６９、リセットゲート７０、ドレイン７１、増幅トランジスタ７２、絶縁層３１１、ソース(Source)３１２、ドレイン３１３、およびソース６１１が設けられている。光電変換基板は、基板６０２、光電変換部６０３、透明電極６０４，６０５から構成されている。
【００９５】
基板６０２は、多結晶シリコン（Poly Si）で構成され、その一部に、ＴＦＴ（Thin Film Transistor）で構成される転送ゲート６２１が設けられている。なお、転送ゲート６２１は、ＴＦＴ以外で構成されていても良い。光電変換部６０３は、透明電極６０４と透明電極６０５に挟まれた状態で基板６０２上に設けられる。光電変換部６０３は、例えば、図７の単位画素１００のフォトダイオード６１に該当し、被写体からの光を電荷に変換し、蓄積する。
【００９６】
光電変換部６０３からの電荷は、コンタクト６４を介して、メモリ部６６に転送される。転送は、転送ゲート６２１と転送ゲート６３の制御のもと行われるため、第１の実施の形態の単位画素１００の場合と同じく、コンタクト６４から発生する暗電流による電荷と、信号電荷が混合されることなく行われる。
【００９７】
［単位画素の第７の実施の形態］
次に、第７の実施の形態における単位画素の構成について説明する。第７の実施の形態は、グローバルシャッタ以外のデバイスにも適用できる形態である。第１乃至第６の実施の形態においては、メモリ部６６または電荷蓄積部４０１といった電荷蓄積部を備え、フォトダイオード６１または光電変換部６０３からの電荷が転送され、一旦蓄積される構成を例にあげて説明した。第７の実施の形態として、電荷蓄積部を備えていない単位電荷を例に挙げて説明する。
【００９８】
図１８に示した第７の実施の形態における単位画素７００は、図１７に示した単位画素６００と同じく、光電変換基板を有し、その光電交換基板は、光電変換部６０３が、透明電極６０４と透明電極６０５に挟まれた状態で基板６０２上に設けられている。
【００９９】
単位画素７００は、光電変換部６０３が電荷を保持し、その保持された電荷は、基板７０１を介して垂直信号線４７（図１）に出力される。基板７０１は、光電変換部６０３からの電荷を信号線に転送(出力)するための構成を有する。具体的には、基板７０１は、転送ゲート６３、浮遊拡散領域６９、リセットゲート７０、ドレイン７１、増幅トランジスタ７２、絶縁層３１１、ソース(Source)３１２、ドレイン３１３、およびソース６１１から構成されている。
【０１００】
このような構成を有する単位画素７００においても、光電変換部６０３で保持された電荷を、基板７０１を介して垂直信号線４７に転送する際、転送ゲート６２１と転送ゲート６３の制御のもと転送が行われるため、単位画素１００の場合と同じく、コンタクト６４から発生する暗電流による電荷と、信号電荷が混合されることなく転送を行うことが可能となる。
【０１０１】
［効果］
このように暗電流が発生する可能性のあるコンタクトの前後に、ゲートを設け、電荷の転送時に一方のゲートをオンにすることで、暗電流による電荷の吐き捨てを行う。暗電流の吐き捨てが終了した後、オフにされていた他方のゲートもオンにすることで、信号電荷の転送が行われる。このように、２つのゲートを設け、暗電流による電荷を吐き捨てた後、信号電荷の転送を行うようにすることで、暗電流による電荷と、信号電荷が混合されることなく転送を行うことが可能となる。よって、ノイズの少ない高画像のイメージセンサを形成することができる。
【０１０２】
また、コンタクトに暗電流の吐き捨て用のゲートを設け、信号電荷の転送を行うとき以外は、オンの状態にし、暗電流を吐き捨てるようにする。このようにすることで、信号電荷の転送を行うときには、暗電流が吐き捨てられている状態なので、暗電流による電荷と、信号電荷が混合されることなく転送を行うことが可能となる。よって、ノイズの少ない高画像のイメージセンサを形成することができる。
【０１０３】
上記した実施の形態においては、単位画素を例に挙げて説明をしたが、暗電流が発生する構成を有するデバイスなどに、本技術は適用できる。換言すれば、PN Junctionがあり、暗電流が発生するような部分に対して、本技術を適用することができる。
【０１０４】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１０５】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１０６】
なお、本技術は以下のような構成も取ることができる。
【０１０７】
（１）
電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、
前記第１の領域と前記コンタクト部の間に設けられる第１の転送部と、
前記第２の領域と前記コンタクト部の間に設けられる第２の転送部と
を備える撮像素子。
（２）
前記第１の領域は、光電変換部であり、
前記第２の領域は、前記光電変換部に蓄積された電荷を保持する電荷保持部である
前記（１)に記載の撮像素子。
（３）
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される前の時点で、前記第１の転送部をオフ、前記第２の転送部をオンにし、暗電流による電荷の吐き捨てを行い、
前記電荷の吐き捨てが終了後、前記第１の転送部と前記第２の転送部をオンにし、前記第１の領域に蓄積された電荷を、前記第２の領域に転送する
前記（１)または前記（２）に記載の撮像素子。
（４）
前記コンタクト部に第３の転送部を接続し、
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される間以外は、前記第３の転送部により暗電流による電荷の吐き捨てを行う
前記（１)乃至（３）のいずれかに記載の撮像素子。
（５）
前記第１の領域と前記第２の領域は、異なる基板上または異なる材質上に形成される
前記（１)乃至（３）のいずれかに記載の撮像素子。
（６）
前記第１の領域は、光電変換部に蓄積された電荷の少なくとも一部を保持する第１の電荷保持部であり、
前記第２の領域は、前記電荷保持部からの電荷を保持する第２の電荷保持部である
前記（１)に記載の撮像素子。
（７）
前記第１の領域は、光電変換部であり、
前記第２の領域は、前記光電変換部に蓄積された電荷を信号線に出力する出力部である
前記（１)に記載の撮像素子。
（８）
電荷を蓄積する第１の領域と第２の領域を接続するコンタクト部と、
前記第１の領域と前記コンタクト部の間に設けられる第１の転送部と、
前記第２の領域と前記コンタクト部の間に設けられる第２の転送部と
を備える撮像素子の撮像方法において、
前記第１の領域に蓄積された電荷が、前記第２の領域に転送される前の時点で、前記第１の転送部をオフ、前記第２の転送部をオンにし、暗電流による電荷の吐き捨てを行い、
前記電荷の吐き捨てが終了後、前記第１の転送部と前記第２の転送部をオンにし、前記第１の領域に蓄積された電荷を、前記第２の領域に転送する
ステップを含む撮像方法。
【符号の説明】
【０１０８】
６１  フォトダイオード，  ６３  転送ゲート，  ６４  コンタクト，  ６５  配線，  ６６  メモリ部，  ６７  ストレージゲート，  ６８  フローティングゲート，  ６９  浮遊拡散領域，  ７０  リセットゲート，  ７２  増幅トランジスタ，  １０１  転送ゲート，  ４０１  電荷蓄積部
【図１】
2014022795.tif 000003
【図２】
2014022795.tif 000004
【図３】
2014022795.tif 000005
【図４】
2014022795.tif 000006
【図５】
2014022795.tif 000007
【図６】
2014022795.tif 000008
【図７】
2014022795.tif 000009
【図８】
2014022795.tif 000010
【図９】
2014022795.tif 000011
【図１０】
2014022795.tif 000012
【図１１】
2014022795.tif 000013
【図１２】
2014022795.tif 000014
【図１３】
2014022795.tif 000015
【図１４】
2014022795.tif 000016
【図１５】
2014022795.tif 000017
【図１６】
2014022795.tif 000018
【図１７】
2014022795.tif 000019
【図１８】
2014022795.tif 000020
【図１９】
2014022795.tif 000021