(57)【要約】【課題】  表示サイズを各種サイズに調整し、動作時の消費電力を可能な限り下げることができるＥＬ表示装置及び電子機器を提供する。【解決手段】  ＥＬ素子１３０に流れる電流をオンオフするトランジスター１２４にゲート信号ＧＥＬを供給するゲートドライバー回路２０は、一垂直走査期間１Ｖを規定する第１基準信号を生成する第１デコーダー１４１と、ＩＶの前半に第２、第４基準信号を生成する第２、第４デコーダー１４２，１４４と、ＩＶの後半に第３、第５基準信号を生成する第３、第５デコーダー１４３，１４５と、第１、第２、第４基準信号に基づいて垂直走査方向の上流側の画素群に第２ゲート信号を供給する第１ゲートドライバー群１５１−１〜１５１−（ｍ／２）と、第１、第３及び第５基準信号に基づいて垂直走査方向の下流側の画素群に第２ゲート信号を供給する第２ゲートドライバー群１５１−（ｍ／２＋１）〜１５１−ｍと、を有する。【選択図】      図３
2014186084.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、
前記複数の画素の各々に配置されるＥＬ素子と、
前記複数の画素の各々に配置され、第１ゲートに入力される第１ゲート信号に基づいて前記ＥＬ素子に駆動電流を供給する第１トランジスターと、
前記複数の画素の各々に配置され、第２ゲートに入力される第２ゲート信号に基づいて前記ＥＬ素子に流れる電流をオン／オフする第２トランジスターと、
前記複数の画素の各々に配置される前記第２トランジスターの前記第２ゲートに、前記第２ゲート信号を供給するゲートドライバー回路と、
を有し、
前記ゲートトライバー回路は、
アドレス信号に基づいて一垂直走査期間を規定する第１基準信号を生成する第１デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の前半に一つの第２基準信号を生成する第２デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の後半に一つの第３基準信号を生成する第３デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の前半に、前記第２基準信号とは異なるタイミンクで一つの第４基準信号を生成する第４デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の後半に、前記第３基準信号とは異なるタイミングで一つの第５基準信号を生成する第５デコーダーと、
前記第２及び第４基準信号に基づいて、垂直走査範囲を二分する位置よりも垂直走査方向の上流側の画素群に前記第２ゲート信号を供給する第１ゲートドライバー群と、
前記第３及び第５基準信号に基づいて、前記垂直走査範囲を二分する位置よりも前記垂直走査方向の下流側の画素群に前記第２ゲート信号を供給する第２ゲートドライバー群と、
を有することを特徴とするＥＬ表示装置。
【請求項２】
請求項１において、
前記複数の画素の各々は、第３ゲートに入力される第３ゲート信号に基づいて前記ＥＬ素子のアノードにリセット電位を供給する第３トランジスターをさらに有し、
前記第１ゲートドライバー群は、前記第２及び第４基準信号に基づいて、前記垂直走査方向の前記上流側の画素群に前記第３ゲート信号を供給し、
第２ゲートドライバー群は、前記第３及び第５基準信号に基づいて、前記垂直走査方向の前記下流側の画素群に前記第３ゲート信号を供給することを特徴とするＥＬ表示装置。
【請求項３】
請求項１または２において、
前記複数の画素の各々は、第４ゲートに入力される第４ゲート信号に基づいて前記第１ゲートにデータ電位を供給する第４トランジスターをさらに有し、
前記第１及び第２ゲートドライバー群は、前記第１基準信号がアクティブである期間に第４ゲート設定信号に基づいて、前記垂直走査方向の前記上流側及び前記下流側の画素群に前記第４ゲート信号を供給することを特徴とするＥＬ表示装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記複数の画素の各々は、第５ゲートに入力される第５ゲート信号に基づいて前記第１トランジスターの前記第１ゲートとソースとをショートさせる第５トランジスターをさらに有し、
前記第１及び第２ゲートドライバー群は、前記第１基準信号がアクティブである期間に第５ゲート設定信号に基づいて、前記垂直走査方向の前記上流側及び前記下流側の画素群に前記第５ゲート信号を供給することを特徴とするＥＬ表示装置。
ことを特徴とするＥＬ表示装置。
【請求項５】
請求項１乃至４のいずれか記載のＥＬ表示装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ表示装置及び電子機器等に関する。
【背景技術】
【０００２】
有機ＥＬ素子をマトリクス配置したマトリクス型ＥＬ表示装置では、液晶表示装置と同様に、ゲートドライバーから走査線を介して、画素選択トランジスターのゲートに走査信号を供給して、各画素を選択駆動している。ＥＬ表示装置では、各画素には画素選択トランジスター以外にもトランジスターが配置され、画素内の複数のトランジスターのゲートにゲートドライバーから信号を供給する必要がある。
【０００３】
特許文献１では、ゲート線を駆動するゲートドライバーにシフトレジスターを用いている。そのシフトレジスターへの入力データによって、ＥＬ素子に流れる電流をオン／オフするスイッチングトランジスターのゲートを制御して、様々なタイミンクでＥＬ素子を点灯、非点灯させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３―１５００８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
同一のパネルを用いて、フルサイズの表示領域と、それよりも小さい表示領域とを切り換え、非表示領域ではＥＬ素子を非点灯にしなければならない場合がある。例えば、ＸＧＡサイズでパネルを作成しておき、それよりも小さいサイズ、たとえば、ＳＶＧＡ，ＱＨＤサイズにも対応できるパネルが必要になる。
【０００６】
表示サイズの切り替えを従来のシフトレジスター方式のゲートドライバーで行う場合、ゲート制御信号は、フルサイズのままの制御信号とし、非表示ラインの額縁には、非表示のデータを供給することで実現できる。しかし、これではパネルサイズが小さくなっても、大きなパネルサイズと同じ信号が必要になってしまい、電力のムダ使いが生じる。
【０００７】
電力のムダ使いを減らすために、シフトレジスターの途中からデータを入れられるようにし、使用しないラインのゲート信号を固定できる回路を追加することができる。しかし、画面サイズを小さくするサイズは固定ではなく、自由に変えられることが望ましい。
【０００８】
このように、表示サイズを各種サイズに調整し、待機時や動作時の消費電力を可能な限り下げるなどの様々な要求に応えるには、シフトレジスター方式では対応しきれない。
【０００９】
本発明の幾つかの態様は、シフトレジスターに代えてデコーダーを採用することで、上述した課題を解決することができるＥＬ表示装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
（１）本発明の一態様は、
マトリクス状に配置された複数の画素と、
前記複数の画素の各々に配置されるＥＬ素子と、
前記複数の画素の各々に配置され、第１ゲートに入力される第１ゲート信号に基づいて前記ＥＬ素子に駆動電流を供給する第１トランジスターと、
前記複数の画素の各々に配置され、第２ゲートに入力される第２ゲート信号に基づいて前記ＥＬ素子に流れる電流をオン／オフする第２トランジスターと、
前記複数の画素の各々に配置される前記第２トランジスターの前記第２ゲートに、前記第２ゲート信号を供給するゲートドライバー回路と、
を有し、
前記ゲートトライバー回路は、
アドレス信号に基づいて一垂直走査期間を規定する第１基準信号を生成する第１デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の前半に一つの第２基準信号を生成する第２デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の後半に一つの第３基準信号を生成する第３デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の前半に、前記第２基準信号とは異なるタイミンクで一つの第４基準信号を生成する第４デコーダーと、
前記アドレス信号に基づいて前記一垂直走査期間の後半に、前記第３基準信号とは異なるタイミングで一つの第５基準信号を生成する第５デコーダーと、
前記第２及び第４基準信号に基づいて、垂直走査範囲を二分する位置よりも垂直走査方向の上流側の画素群に前記第２ゲート信号を供給する第１ゲートドライバー群と、
前記第３及び第５基準信号に基づいて、前記垂直走査範囲を二分する位置よりも前記垂直走査方向の下流側の画素群に前記第２ゲート信号を供給する第２ゲートドライバー群と、
を有するＥＬ表示装置に関する。
【００１１】
本発明の一態様によれば、ゲートドライバー回路はシフトレジスターを用いることなく、第１〜第５デコーダーからの第１〜第５基準信号に基づいて、画素回路に供給されるタイミング信号であるゲート信号（階調データに基づく第１ゲート信号は除く）を生成できる。特に、ＥＬ素子を点灯／非点灯させる第２ゲート信号は、垂直走査方向の上流側、下流側で独立して設定できる。よって、垂直走査方向の上流側のみ、下流側のみ、あるいは上流及び下流側の双方にて、任意に非点灯期間を設定することができる。それにより、有機ＥＬ素子のＯＮ／ＯＦＦ周期が２倍になり、フリッカーを低減しながら、明るさの調整が可能になる。
【００１２】
（２）本発明の一態様では、前記複数の画素の各々は、第３ゲートに入力される第３ゲート信号に基づいて前記ＥＬ素子のアノードにリセット電位を供給する第３トランジスターをさらに有し、前記第１ゲートドライバー群は、前記第２及び第４基準信号に基づいて、前記垂直走査方向の前記上流側の画素群に前記第３ゲート信号を供給し、第２ゲートドライバー群は、前記第３及び第５基準信号に基づいて、前記垂直走査方向の前記下流側の画素群に前記第３ゲート信号を供給することができる。
【００１３】
本発明の一態様によれば、第３ゲート信号は第２ゲート信号とほぼ論理が反転する関係である。よって、第２ゲート信号と同様に第３ゲート信号もまた、垂直走査方向の上流側のみ、下流側のみ、あるいは上流及び下流側の双方にて、リセット期間を任意に設定することができるようにしている。
【００１４】
（３）本発明の一態様では、前記複数の画素の各々は、第４ゲートに入力される第４ゲート信号に基づいて前記第１ゲートにデータ電位を供給する第４トランジスターをさらに有し、前記第１及び第２ゲートドライバー群は、前記第１基準信号がアクティブである期間に第４ゲート設定信号に基づいて、前記垂直走査方向の前記上流側及び前記下流側の画素群に前記第４ゲート信号を供給することができる。
【００１５】
（４）本発明の一態様では、前記複数の画素の各々は、第５ゲートに入力される第５ゲート信号に基づいて前記第１トランジスターの前記第１ゲートとソースとをショートさせる第５トランジスターをさらに有し、前記第１及び第２ゲートドライバー群は、前記第１基準信号がアクティブである期間に第５ゲート設定信号に基づいて、前記垂直走査方向の前記上流側及び前記下流側の画素群に前記第５ゲート信号を供給することができる。
【００１６】
ＥＬ素子へのデータ書き込み前に補償期間を設定する第５ゲート信号や、補償期間後の書込み期間を設定する第４ゲート信号は、垂直走査方向の１出力のみを任意に設定できる。よって、垂直走査方向にて任意に補償期間及び書込み期間を設定することができる。それにより、デコーダーの先頭から最終アドレスを変更することで、表示サイズを任意に変更することができる。
【００１７】
（５）本発明の他の態様は、上述したＥＬ表示装置を含む電子機器を定義している。この電子機器として、例えば電子ビューファインダー（ＥＶＦ）やヘッドマウントディスプレー（ＨＭＤ）等を挙げることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明のＥＬ表示装置の一例を示す図である。
【図２】図１に示す画素回路の回路図である。
【図３】図１に示すゲートドライバー回路のブロック図である。
【図４】図３に示す５つのデコーダーの関係を示す図である。
【図５】図３に示す一つのデコーダーの詳細示すブロック図である。
【図６】デコーダー出力と、それに基づいて生成される信号波形を示すタイミングチャートである。
【図７】図３に示す一つのゲートドライバーを示す回路図である。
【図８】デコーダー出力と、図７の回路により生成されるゲート信号を示すタイミングチャートの一例である。
【図９】デコーダー出力と、図７の回路により生成されるゲート信号を示すタイミングチャートの他の一例である。
【図１０】デコーダー出力と、図７の回路により生成されるゲート信号を示すタイミングチャートのさらに他の一例である。
【図１１】デコーダー出力と、図７の回路により生成されるゲート信号を示すタイミングチャートのさらに他の一例である。
【図１２】非点灯期間中の最初の一水平走査期間でデータ書き込みするゲート信号波形を示すタイミングチャートである。
【図１３】一垂直走査期間内でデータ書込み期間、非発光期間及び発光期間を示すタイミングチャートである。
【図１４】電子機器の一例であるディジタルスチルカメラを示す図である。
【図１５】電子機器の他の一例であるオーバーヘッド・ディスプレイの外観図である。
【図１６】オーバーヘッド・ディスプレイのＥＬ表示装置及び光学系を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２０】
１．ＥＬ表示装置
図１は、本実施形態のＥＬ表示装置１０を示している。ＥＬ表示装置１０は、半導体基板例えばシリコン基板１上にゲートドライバー回路２０、デマルチプレクサ４０、レベルシフト回路３０、データ線駆動回路６０及び表示部１００を形成している。
【００２１】
表示部１００には、行方向（横方向）Ｘに沿って複数の走査線１２が配置され、列方向（縦方向）Ｙに沿って複数のデータ線１４が配置されている。複数の走査線１２及び複数のデータ線１４の各１本に接続される複数の画素回路１１０がマトリクス状に配置されている。
【００２２】
本実施形態では、１本の走査線１２に沿って連続する３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、青（Ｂ）の画素に対応し、これら３画素がカラー画像の１ドットを表現する。
【００２３】
画素回路１１０の一例について説明する。ｉ行目の画素回路１１０は、図２に示すように、Ｐ型トランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。画素回路１１０には、走査信号Ｇｗｒ（ｉ）、制御信号Ｇｅｌ（ｉ）、Ｇｃｍｐ（ｉ）、Ｇｏｒｓｔ（ｉ）が供給される。
【００２４】
駆動トランジスター（第１トランジスター）１２１は、ソースが給電線１１６に接続され、ドレインはトランジスター１２４を介してＯＬＥＤ１３０に接続され、ＯＬＥＤ１３０に流れる電流を制御する。データ線電位（階調電位）を書き込むトランジスター（第４トランジスター）１２２は、ゲート（第４ゲート）が走査線１２に接続され、ドレイン／ソースの一方がデータ線１４に接続され、他方がトランジスター１２１のゲート（第１ゲート）に接続されている。保持容量１３２はトランジスター１２１のゲート線と給電線１１６との間に接続され、トランジスター１２１のソース・ゲート間の電圧を保持する。給電線１１６には、電源の高電位Ｖｅｌが給電される。ＯＬＥＤの１３０のカソードは共通電極とされ、電源の低電位Ｖｃｔに設定される。
【００２５】
トランジスター（第５トランジスター）１２３は、ゲートに制御信号Ｇｃｍｐ（ｉ）が入力され、制御信号Ｇｃｍｐ（ｉ）に従って第１トランジスター１２１のゲート・ドレイン間をショートさせる。それにより、第１トランジスター１２１はダイオード接続となる。その結果、保持容量１３２に第１トランジスター１２１のしきい値電圧が保持される。この期間は、トランジスター１２１のしきい値のばらつきを補償する補償期間と称される。よって、トランジスター１２２がオンされている間であって、補償期間の終了後が、トランジスター１２１のゲート及び保持容量１３２にデータ電位が書き込まれる書込み期間となる。
【００２６】
ＯＬＥＤ１３０の点灯制御トランジスター（第２トランジスター）１２４は、ゲート（第２ゲート）に制御信号Ｇｅｌ（ｉ）が入力され、トランジスター１２１のドレインとＯＬＥＤ１３０のアノードとの間をオン／オフする。リセットトランジスター（第３トランジスター）１２５は、ゲート（第３ゲート）に制御信号Ｇｏｒｓｔ（ｉ）が入力され、制御信号Ｇｏｒｓｔ（ｉ）に従ってＯＬＥＤ１３０のアノードに、給電線１６の電位であるリセット電位Ｖｏｒｓｔを供給する。このリセット電位Ｖｏｒｓｔと共通電位Ｖｃｔとの差がＯＬＥＤ１３０の発光しきい値を下回るように設定される。
【００２７】
図１に示すゲートドライバー回路２０は、ｉ行目の走査線１２に走査信号Ｇｗｒ（ｉ）を供給する。ゲートドライバー回路２０の詳細については後述する。図１にて列方向Ｙに沿って延びるデータ線１４と給電線１６との間に誘電体を配置することで保持容量５０が形成される。レベルシフト回路３０は、データ線駆動回路６０及びデマルチプレクサ４０を介して供給されるデータ信号（階調レベル）に応じて、例えば保持容量５０とレベルシフト回路３０内の保持容量とを用いて容量分割方式にて、トランジスター１２１のしきい値電圧よりもレベルシフトさせてデータ線１４に供給する。この容量分割方式は例えば特願２０１１−２２８８８５号に記載されているので説明を省略する。なお、本実施形態では必ずしも容量分割駆動方式を用いなくても良い。
【００２８】
デマルチプレクサ４０は、図１の表示部１００の一ライン（ｉ行）上にある複数画素に、ＲＧＢ毎に時分割でデータ電位を切り換え出力する。データ線駆動回路６０は、図１に示すように、シフトレジスターと、シフトレジスターからのクロックに従って順次データをラッチするデータラッチ回路と、データラッチ回路からのデータを同時にラッチするラインラッチ回路と、ラインラッチ回路からのデータをデジタル−アナログ変換して、階調電圧として出力するデジタル−アナログ変換回路とを含んでいる。
【００２９】
２．ＥＬ表示装置のゲートドライバー回路
図３は、図１に示すゲートドライバー回路２０の詳細を示している。本実施形態のゲートドライバー回路２０は、シフトレジスターの代わりにデコーダーを用いている。ゲートドライバー回路２０は、デコーダー制御回路１４０と、第１デコーダー（デコーダーＡ）１４１と、第２デコーダー（デコーダーＢＵ）１４２と、第３デコーダー（デコーダーＢＤ）１４３と、第４デコーダー（デコーダーＣＵ）１４４と、第５デコーダー（デコーダーＣＤ）１４５と、を含む。ゲートドライバー回路２０は、バッファー１５０と、第１〜第ｍのゲートドライバー１５１−１〜１５１−ｍとを含む。第１〜第ｍのゲートドライバー１５１−１〜１５１−ｍは、図１に示す列方向Ｙに沿って配列されたｍ個の画素回路１１０に各種ゲート信号（ＧＥＬ，ＧＯＲＳＴ，ＧＷＲ，ＧＣＭＰ）をそれぞれ供給する。
【００３０】
図４は、５つのデコーダー１４１〜１４５（Ａ，ＢＵ，ＢＤ，ＣＵ，ＣＤ）の関係を示している。本実施形態では、図１に示す列方向Ｙの画素数はｍ（ｍは偶数で例えば７６８）である。第１デコーダー（デコーダーＡ）１４１は、図３に示すデコーダー制御回路１４０からの１０ビットのアドレス信号［９：０］に従って、第１〜第ｍのゲートドライバー１５１−１〜１５１−ｍにデコーダー出力を供給する。第２デコーダー（デコーダーＢＵ）１４２と第４デコーダー（デコーダーＣＵ）１４４とは、図３に示すデコーダー制御回路１４０からの９ビットのアドレス信号［８：０］に従って、垂直走査範囲を二分する位置よりも垂直走査方向にて上流側に位置する第１〜第（ｍ／２）のゲートドライバー１５１−１〜１５１−（ｍ／２）にデコーダー出力を供給する。なお、第１〜第（ｍ／２）のゲートドライバー１５１−１〜１５１−（ｍ／２）を、第１ゲートドライバー群とも称する。第３デコーダー（デコーダーＢＤ）１４３と第５デコーダー（デコーダーＣＤ）１４５とは、図３に示すデコーダー制御回路１４０からの９ビットのアドレス信号［８：０］に従って、垂直走査範囲を二分する位置よりも垂直走査方向にて下流側に位置する第（ｍ／２＋１）〜第ｍのゲートドライバー１５１−（ｍ／２＋１）〜１５１−ｍにデコーダー出力を供給する。第（ｍ／２＋１）〜第ｍのゲートドライバー１５１−（ｍ／２＋１）〜１５１−ｍは、第２ゲートドライバー群とも称する。
【００３１】
図５は、９ビットのアドレス信号＜Ａ９：Ａ１＞が入力されるデコーダーＢＵ，ＢＤ，ＣＵ，ＣＤに共通の構成を示している。デコーダーＡも、１０ビットのアドレス信号＜Ａ１０：Ａ１＞が入力される点を除いて、図５と同様の構成を有する。図５に示すように、デコーダーＢＵ，ＢＤ，ＣＵ，ＣＤは、ｍ個のデコーダー素子ＤＥＣ−１〜ＤＥＣ−ｍを有する。ｍ個のデコーダー素子ＤＥＣ−１〜ＤＥＣ−ｍは、例えば９ビットのアドレス信号＜Ａ９：Ａ１＞が全てＨｉｇｈの時のみ出力ＯＵＴがＨｉｇｈになる。図５に示すように、ｍ個のデコーダー素子ＤＥＣ−１〜ＤＥＣ−ｍに入力される９ビットのアドレス信号の組み合わせはそれぞれ異なるので、いずれか一つのデコーダー素子ＤＥＣからのみＨｉｇｈが出力される。
【００３２】
図６に、５つのデコーダー１４１〜１４５（Ａ，ＢＵ，ＢＤ，ＣＵ，ＣＤ）の例えばＯＵＴ１から出力される基準信号を示している。第１デコーダー（デコーダーＡ）１４１は、アドレス信号に基づいて一垂直走査期間（１Ｖ）に一つの第１基準信号を生成する。つまり、第１デコーダー（デコーダーＡ）１４１からの第１基準信号は一垂直走査信号となる。第２デコーダー（デコーダーＢＵ）１４２は、アドレス信号に基づいて一垂直走査期間（１Ｖ）の前半に一つの第２基準信号を生成する。第３デコーダー（デコーダーＢＤ）１４３は、アドレス信号に基づいて一垂直走査期間（１Ｖ）の後半に一つの第３基準信号を生成する。第４デコーダー（デコーダーＣＵ）１４４は、アドレス信号に基づいて一垂直走査期間（１Ｖ）の前半に、第２基準信号とは異なるタイミンクで一つの第４基準信号を生成する。第５デコーダー（デコーダーＣＤ）１４５は、アドレス信号に基づいて一垂直走査期間（１Ｖ）の後半に、第３基準信号とは異なるタイミングで一つの第５基準信号を生成する。５つのデコーダー１４１〜１４５（Ａ，ＢＵ，ＢＤ，ＣＵ，ＣＤ）からの第１〜第５の基準信号やクロック信号ＣＫに加え、これらをロジック回路で処理することで得られる各種信号（例えばＡ＋Ｂ＋Ｃ）を示している。
【００３３】
図３に示す第１〜第ｍのゲートドライバー１５１−1〜１５１−ｍの各々は、図７に示す共通の構成を有している。図７に示すデコーダー回路を、図８〜図１１に示すタイミングチャートを参照して説明する。なお、図７において、デコーダーＢはデコーダーＢＵ，ＢＤのいずれか一方であり、デコーダーＣはデコーダーＣＵ，ＣＤのいずれか一方である。
【００３４】
先ず、図２に示す第２トランジスター１２４に供給される第２ゲート信号ＧＥＬの生成について、図７〜図１１を参照して説明する。なお、図７において符号のない端子はテスト端子であり、デコーダー使用時には図７に示す各２組のトランスファーゲートのうちの下側のゲートを常時開く電位に固定される。デコーダーＢ，Ｃの論理和（オア）出力である信号ｍｅｔ０９８と、図３のバッファー１５０から供給される信号ＧＥＬ＿ＳＥとが、図７に示すように論理積（アンド）されて、信号ｍｅｔ２２６が生成される。図３のバッファー１５０から供給されるクロックＣＫ、信号ｍｅｔ０９８及びデコーダーＢに基づいて、図７に示すように信号ｍｅｔ２１４が生成される。図７に示すように、これら信号ｍｅｔ２１４，ｍｅｔ２２６の論理和として、信号ｍｅｔ０１４１が生成される。第２ゲート信号ＧＥＬとして、信号ｍｅｔ０１４１が出力される（図８〜図１１参照）。
【００３５】
次に、図２に示す第３トランジスター１２５に供給される第３ゲート信号ＧＯＲＳＴの生成について、図７〜図１１を参照して説明する。上述したように、デコーダーＢ，Ｃの出力に基づいて生成される信号ｍｅｔ０４９，ｍｅｔ２１４は、図７に示すように否定論理和（ノア）されて、信号ｍｅｔ０１８８が生成される。第３ゲート信号ＧＯＲＳＴとして、信号ｍｅｔ０１８８が出力される（図８〜図１１参照）。
【００３６】
次に、図２に示す第４トランジスター１２２に供給される第４ゲート信号ＧＷＲの生成について、図７〜図１１を参照して説明する。デコーダーＡの出力と、図３に示すバッファー１５０からの第４ゲート設定信号ＷＲとは、図７に示すように否定論理積（ナンド）され、それが第４ゲート信号ＧＷＲとして出力される（図８〜図１１参照）。
【００３７】
次に、図２に示す第５トランジスター１２３に供給される第５ゲート信号ＧＣＭＰの生成について、図７〜図１１を参照して説明する。デコーダーＡの出力と、図３に示すバッファー１５０からの第５ゲート設定信号ＣＭＰとは、図７に示すように否定論理積（ナンド）され、それが第５ゲート信号ＧＣＭＰとして出力される（図８〜図１１参照）。
【００３８】
以上のようにして、図３に示す第１〜第ｍゲートドライバー１５１−１〜１５１−ｍから、それぞれ第２〜第５ゲート信号ＧＥＬ，ＧＯＲＳＴ，ＧＷＲ，ＧＣＭＰが出力される。ただし、第１〜第ｍゲートドライバー１５１−１〜１５１−ｍからの第２〜第５ゲート信号ＧＥＬ，ＧＯＲＳＴ，ＧＷＲ，ＧＣＭＰは、アドレス信号に基づいてクロックＣＫの一周期（一水平走査期間１Ｈ）ずつ立ち上がり又は立下りタイミングがシフトしている。これにより、図１に示す列方向Ｙに沿って配置された画素を順次駆動することができる。なお、クロックＣＫとデコーダー入力の周期を変更することで、表示サイズに応じて一水平走査期間１Ｈの長さを変更することができる。
【００３９】
このように、本実施形態では図８〜図１１にて明らかなように、アドレス信号によりデコーダーＡ，Ｂ（ＢＵまたはＢＤ），Ｃ（ＣＵまたはＣＤ）の出力波形を生成し、それによって第２〜第５ゲート信号ＧＥＬ，ＧＯＲＳＴ，ＧＷＲ，ＧＣＭＰを生成できるので、シフトレジスターは不要となる。
【００４０】
特に、ＥＬ素子１３０の点灯／非点灯させる第２ゲート信号ＧＥＬは、垂直走査範囲を二分する位置よりも垂直走査方向の上流側、下流側でそれぞれ独立して設定できる。よって、垂直走査方向の上流側のみ、下流側のみ、あるいは上流及び下流側の双方にて、任意に非点灯期間を設定することができる。それにより、ＯＬＥＤ１３０のＯＮ／ＯＦＦ周期が２倍になり、フリッカーを低減しながら、明るさの調整が可能になる。
【００４１】
第３ゲート信号ＧＯＲＳＴは第２ゲート信号ＧＥＬとほぼ論理が反転する関係である。よって、第２ゲート信号ＧＥＬと同様に第３ゲート信号ＧＯＲＳＴもまた、垂直走査範囲を二分する位置よりも垂直走査方向の上流側のみ、下流側のみ、あるいは上流及び下流側の双方にて、リセット期間を任意に設定することができる。
【００４２】
また、ＥＬ素子１３０へのデータ書き込み前に補償期間を設定する第５ゲート信号ＧＣＭＰや、補償期間後の書込み期間を設定する第４ゲート信号ＧＷＲは、垂直走査方向の１出力のみを任意設定できる。よって、垂直走査方向にて任意に補償期間及び書込み期間を設定することができる。それにより、デコーダーの先頭から最終アドレスを変更することで、表示サイズを任意に変更することができる。
【００４３】
図１２に、ｎ行目と（ｎ＋ｋ＋１）行目の画素に供給される第２〜第５ゲート信号ＧＥＬ，ＧＯＲＳＴ，ＧＷＲ，ＧＣＭＰを示す。図１２では、ｎ行目と（ｎ＋ｋ＋１）行目の画素にて、第２ゲート信号ＧＥＬがＨｉｇｈとなって第２トランジスター１２４がオフしている非点灯期間が、ほぼ（２＋ｋ）Ｈ期間に亘って設定される。その非点灯期間の最初の一水平走査期間（１Ｈ）に、第４ゲート信号ＧＷＲをＬｏｗとして図２の第４トランジスター１２２をオンさせることができる。
【００４４】
また、第４トランジスター１２２のオン期間よりも短い期間に亘って第５ゲート信号ＧＣＭＰがＬｏｗとされ、図２に示す第５トランジスター１２３がオンされる。それにより、補償期間が設定され、補償期間後も第５トランジスター１２３がオンされている期間が書込み期間となる。さらに、ｎ行目の画素から明らかなように、（２＋ｋ）Ｈの全期間に亘って第３ゲート信号ＧＯＲＳＴはＬｏｗとされ、図２に示す第３トランジスター１２５はオンとされる。書込み期間の無い非点灯期間（ｋＨ）では、第２〜第４ゲート信号ＧＥＬ，ＧＣＭＰ，ＧＷＲはＨｉｇｈとなり、第２〜第４トランジスター１２４，１２５，１２２はオフされる。
【００４５】
図１３に、ｎ行目の画素について、一垂直走査期間（１Ｖ＝７６８Ｈ））中の非点灯期間（ＨＯＦＦ１，ＨＯＦＦ２）と点灯期間（ＨＯＮ１，ＨＯＮ２）の設定例を示す。非点灯期間（ＨＯＦＦ１）中に第４ゲート信号ＧＷＲがＬｏｗとなってデータ書き込みが行われている。非点灯期間（ＨＯＦＦ１，ＨＯＦＦ２）と点灯期間（ＨＯＮ１，ＨＯＮ２）は、一水平走査期間（１Ｈ）単位で長さを調整することで、明るさを調整するができる。
【００４６】
３．電子機器
図１４は、このディジタルスチルカメラ２００の構成を示す斜視図であるが、外部機器との接続についても簡易的に示すものである。ディジタルスチルカメラ２００のケース２０２の背面には、上述したＥＬ表示装置１０が適用される表示装置２０４が設けられる。表示装置２０４は、ＣＣＤ（Charge Coupled Device）による撮像信号に基づいて、表示を行う構成となっている。このため、表示装置２０４は、被写体を表示する電子ビューファインダとして機能する。ケース２０２の観察側（図においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット２０６が設けられている。
【００４７】
ここで、撮影者が表示装置２０４に表示された被写体像を確認して、シャッタボタン２０８を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板２１０のメモリに転送・格納される。
【００４８】
このディジタルスチルカメラ２００には、ケース２０２の側面に、ビデオ信号出力端子２１２と、データ通信用の入出力端子２１４とが設けられている。ビデオ信号出力端子２１２にはテレビモニタ２３０が、データ通信用の入出力端子２１４にはパーソナルコンピュータ４４０が、それぞれ必要に応じて接続される。さらに、所定の操作によって、回路基板２１０のメモリに格納された撮像信号が、テレビモニタ２３０や、パーソナルコンピュータ２４０に出力される。
【００４９】
図１５及び図１６は、ヘッドマウント・ディスプレイ３００を示している。ヘッドマウント・ディスプレイ３００は、眼鏡と同様にテンプル３１０、ブリッジ３２０、レンズ３０１Ｌ，３０１Ｒを有する。ブリッジ３２０の内側には、左眼用の表示装置１０Ｌと右眼用の表示装置１０Ｒとが設けられる。これら表示装置１０Ｌ，１０Ｒとして、図１に示す表示装置１０を適用できる。
【００５０】
表示装置１０Ｌ，１０Ｒに表示される画像は、光学レンズ３０２Ｌ，３０２Ｒ及びハーフミラー３０３Ｌ，３０３Ｒを介して両眼に入射される。視差を伴い左眼、右眼用画像とすることで、３Ｄ表示が可能である。なお、ハーフミラー３０３Ｌ，３０３ｒは外光を透過するので、装着者の視野を妨げない。
【００５１】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より、その異なる用語に置き換えることができる。またＥＬ表示装置、電子機器等の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【００５２】
例えば、図１に示すデータ線駆動回路６０の最終段にあるアンプのスルーレートを変更するように構成しても良い。表示サイズの変更によりライン数が少なくなると、その分だけ一水平走査期間（１Ｈ）を長くできる。そのため、アンプの書込みスピードを遅くしてスルーレートを下げることができる。それにより消費電力が低減する。
【００５３】
また、図１に示すデータ駆動回路６０内に設けられるシフトレジスターをデコーダーに変更しても良い。その際、表示ライン数、表示開始位置等の情報を書き換え可能なレジスターを設け、そのレジスターに応じてデコーダーの制御カウンターを制御することができる。
【符号の説明】
【００５４】
１  シリコン基板（表示パネル）、１０  ＥＬ表示装置、１２  走査線、１４  データ線、２０  ゲートドライバー回路、１２１  第１トランジスター、１２２  第４トランジスター、１２３  第５トランジスター、１２４  第２トランジスター、１２５  第３トランジスター、１３０  ＥＬ素子、１４０  デコーダー制御回路、１４１，Ａ  第１デコーダー、１４２，ＢＵ  第２デコーダー、１４３，ＢＤ  第３デコーダー、１４４，ＣＵ  第４デコーダー、１４５，ＣＤ  第５デコーダー、１５０  バッファー、１５１−１〜１５１−ｍ／２  第１ゲートドライバー群、１５１−（ｍ／２＋１）〜１５１−ｍ  第２ゲートトライバー群、ＧＥＬ第２ゲート信号、ＧＣＭＰ  第３ゲート信号、ＧＷＲ  第４ケゲート信号、ＧＯＲＳＴ  第５ゲート信号、２００，３００  電子機器
【図１】
2014186084.tif 000003
【図２】
2014186084.tif 000004
【図３】
2014186084.tif 000005
【図４】
2014186084.tif 000006
【図５】
2014186084.tif 000007
【図６】
2014186084.tif 000008
【図７】
2014186084.tif 000009
【図８】
2014186084.tif 000010
【図９】
2014186084.tif 000011
【図１０】
2014186084.tif 000012
【図１１】
2014186084.tif 000013
【図１２】
2014186084.tif 000014
【図１３】
2014186084.tif 000015
【図１４】
2014186084.tif 000016
【図１５】
2014186084.tif 000017
【図１６】
2014186084.tif 000018