(57)【要約】【課題】本発明は、磁気抵抗効果素子の形成に際しての集積回路のチャージングダメージを低減し、ノイズ特性及び信頼性の高い磁気センサを提供することを目的とする。【解決手段】本発明の磁気センサは、半導体素子を有する半導体基板と半導体基板の表面に積層され半導体素子に連結される磁気抵抗効果素子を有する磁気素子層とを備え、磁気素子層が、回路の一部として機能しないダミー素子を有し、ダミー素子は電気的に接地されている。半導体基板は電気的に接地され、ダミー素子は半導体基板に電気的に接続されていることが好ましい。また、平面視において、半導体素子が中央領域に形成され、磁気抵抗効果素子が周辺領域に形成され、半導体素子と磁気抵抗効果素子とを電気的に接続する結線が中央領域と周辺領域との間の中間領域に配設される。【選択図】図２
2014145597.tif 000002
【特許請求の範囲】
【請求項１】
表面部分に形成された半導体素子を有する半導体基板、及び
この半導体基板の表面側に積層され、前記半導体素子に連結される磁気抵抗効果素子を有する磁気素子層を備える磁気センサであって、
前記磁気素子層が、回路の一部として機能しない１又は複数のダミー素子を有し、
前記ダミー素子は、電気的に接地されていることを特徴とする磁気センサ。
【請求項２】
前記半導体基板は、電気的に接地されており、前記ダミー素子は、前記半導体基板に電気的に接続されている請求項１に記載の磁気センサ。
【請求項３】
平面視において、前記半導体素子が中央領域に形成され、前記磁気抵抗効果素子が周辺領域に形成され、前記半導体素子と磁気抵抗効果素子とを電気的に接続する結線が前記中央領域と周辺領域との間の中間領域に配設されており、前記ダミー素子が、前記中間領域又は周辺領域に形成されている請求項１又は請求項２に記載の磁気センサ。
【請求項４】
平面視において前記磁気抵抗効果素子よりも外縁側にシールリング部を備え、
前記シールリング部は、電気的に接地されており、前記ダミー素子は、前記シールリング部に電気的に接続されている請求項１、請求項２又は３に記載の磁気センサ。
【請求項５】
表面部分に形成された半導体素子を有する半導体基板の表面側に、前記半導体素子に連結される磁気抵抗効果素子を有する磁気素子層を積層させる工程を有し、
前記工程が電子、イオン、プラズマの少なくともいずれか一つを用いたエッチング処理並びに製膜処理を含む磁気センサの製造方法であって、前記エッチング処理及び製膜処理において、回路の一部として機能しない１又は複数のダミー素子を電気的に接地された状態で形成することを特徴とする磁気センサの製造方法。
【請求項６】
前記ダミー素子が、前記磁気素子層に形成されるダミー磁気抵抗効果素子を有し、
前記ダミー素子を磁気抵抗効果素子と同一手順で形成する請求項５に記載の磁気センサの製造方法。
【請求項７】
前記磁気素子層を積層する工程の後、前記ダミー素子よりも中央領域側のスクライブラインに沿って半導体基板を切断する工程をさらに有する請求項５又は請求項６に記載の磁気センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、磁気センサ及び磁気センサの製造方法に関する。
【背景技術】
【０００２】
磁気センサとしては、半導体基板と、この半導体基板上に形成される集積回路部と、半導体基板及び集積回路部の表面側に積層される平坦化層と、この平坦化層の表面側に積層され磁気抵抗効果素子を有する磁気素子層とを備えるものが公知である（特許第４７７４６７４号公報参照）。この磁気センサを製造するにあっては、平坦化層上に磁気抵抗効果素子を形成する磁気抵抗素子形成工程において、電子、イオン及びプラズマの少なくともいずれか１つを用いたエッチング処理及び製膜処理が施される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４７７４６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、磁気抵抗効果素子形成工程によって、集積回路部のトランジスタ素子等の電気素子や絶縁膜や層間膜などがチャージングダメージを受けるおそれがある。トランジスタ素子がチャージングダメージを受けると、トランジスタ素子のノイズ特性の悪化や、閾値電圧の変動、信頼性の低下を招くおそれがあり、特に、薄膜化されたトランジスタ素子にあってはノイズ特性の悪化等がより懸念される。このチャージングダメージを受けたトランジスタ素子に対して高温アニール、水素アニール等の回復処理を行うことも考えられるが、この回復処理に際して磁気抵抗効果素子の特性変動を招くおそれがある。また、チャージング量が大きいと、絶縁膜、層間膜等の破壊を招くおそれがあり、またパッド部分の破壊や表面荒れ等が生ずるおそれもある。
【０００５】
本発明は、このような事情に基づいてなされものであり、磁気抵抗効果素子の形成に際しての集積回路のチャージングダメージを低減し、ノイズ特性及び信頼性の高く、特性変動が抑えられた磁気センサ及びその磁気センサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決すべくなされた発明は、
表面部分に形成された半導体素子を有する半導体基板、及び
この半導体基板の表面側に積層され、前記半導体素子に連結される磁気抵抗効果素子を有する磁気素子層
を備える磁気センサであって、
前記磁気素子層が、回路の一部として機能しない１又は複数のダミー素子を有し、
前記ダミー素子は、電気的に接地されていることを特徴とする磁気センサである。
【０００７】
当該磁気センサは、磁気抵抗効果素子を形成するに際して、加工の初期段階で、ウエハー全体に対してチャージされた電荷が、加工の最終段階において、ウエハー表面で、絶縁膜以外となる、加工後の磁気素子に対して、電荷のチャージングが集中してしまう。この時、ウエハー表面に、半導体基板と電気的に接地されているダミー素子を多数配置しておくことによって、この電荷をダミー素子を介して、半導体基板へ逃すことができ、実素子へのチャージングの集中を防ぐことができる。このため、磁気抵抗効果素子の形成に際して、半導体素子等がチャージングダメージを受け難く、当該磁気センサのノイズ特性及び信頼性の向上を図ることができる。
【０００８】
当該磁気センサは、前記半導体基板は、電気的に接地されており、前記ダミー素子は、前記半導体基板に電気的に接続されていることが好ましい。これにより、磁気抵抗効果素子を形成するに際して磁気素子層に電荷がチャージングされると、この電荷を、ダミー素子を介して半導体基板に逃し、さらに半導体基板から外部に逃すことができる。
【０００９】
当該磁気センサは、平面視において、前記半導体素子が中央領域に形成され、前記磁気抵抗効果素子が周辺領域に形成され、前記半導体素子と磁気抵抗効果素子とを電気的に接続する結線が前記中央領域と周辺領域との間の中間領域に配設されており、前記ダミー素子が、前記中間領域又は周辺領域に形成された構成を採用することも可能である。これにより、磁気抵抗効果素子を周辺領域に形成するに際して、磁気素子層にチャージングされる電荷を周辺領域又は中間領域のダミー素子を介して逃すことができる。
【００１０】
当該磁気センサは、平面視において前記磁気抵抗効果素子よりも外縁側にシールリング部を備え、前記シールリング部が電気的に接地されており、前記ダミー素子が前記シールリング部に電気的に接続する方法もある。これにより、磁気抵抗効果素子を形成するに際して、磁気素子層にチャージングされる電荷を、ダミー素子を介してシールリング部に逃し、さらにシールリング部から外部に逃すこともできる。
【００１１】
前記課題を解決すべくなされた他の発明は、
表面部分に形成された半導体素子を有する半導体基板の表面側に、前記半導体素子に連結される磁気抵抗効果素子を有する磁気素子層を積層させる工程を有し、
前記工程がプラズマを用いたエッチング処理を含む磁気センサの製造方法であって、
前記エッチング処理において、回路の一部として機能しない１又は複数のダミー素子を電気的に接地された状態で形成することを特徴とする磁気センサの製造方法である。
【００１２】
当該磁気センサの製造方法によれば、磁気素子層を積層させる工程の電子、イオン及びプラズマの少なくともいずれか１つを用いたエッチング処理及び製膜処理に際して、磁気素子層に電荷がチャージングされると、この電荷を電気的に接地されているダミー素子を介して逃すことができる。このため、磁気抵抗効果素子の形成に際して、半導体素子等がチャージングダメージを受け難く、当該磁気センサのノイズ特性及び信頼性の向上を図ることができる。
【００１３】
当該磁気センサの製造方法は、前記ダミー素子が、前記磁気素子層に形成されるダミー磁気抵抗効果素子を有し、前記ダミー素子を磁気抵抗効果素子と同一手順で形成することが好ましい。この製造方法によれば、磁気抵抗効果素子の形成とともに磁気素子層にダミー磁気抵抗素子も形成することができる。また、この磁気抵抗効果素子の形成に際して磁気素子層に電荷がチャーシングされたとしても、ダミー磁気抵抗素子を有するダミー素子を介して前記電荷を逃すことができる。
【００１４】
当該磁気センサの製造方法は、前記磁気素子層を積層する工程の後、前記ダミー素子よりも中央領域側のスクライブラインに沿って半導体基板を切断する工程をさらに有することもできる。これにより当該製造方法によって製造された磁気センサが前記ダミー素子を除去したものとすることができ、最終製品としての磁気センサにダミー素子が与える影響がある場合にも、その影響を考慮することなく、ダメージチャージングの抑制に適したダミー素子を採用することができる。
【発明の効果】
【００１５】
以上説明したように、本発明の磁気センサは、ノイズ特性及び信頼性が高く、また本発明の磁気センサの製造方法は、ノイズ特性及び信頼性の高く特性変動が抑えられた磁気センサを容易且つ確実に製造することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る磁気センサの概略的平面図である。
【図２】図１の磁気センサの模式的断面図である。
【図３】本発明の一実施形態に係る磁気センサの製造工程を説明するための工程図である。
【図４】本発明の他の実施形態に係る磁気センサの概略的断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の磁気センサの一実施の形態を図１乃至図４を参照しつつ詳説する。
【００１８】
＜磁気センサ１＞
図１の磁気センサ１は、磁気抵抗効果素子３１を磁界検出素子として利用し、この磁気抵抗効果素子３１に加わる外部磁界によって変化する磁気抵抗効果素子３１の抵抗値を集積回路により測定して、外部磁界の変化を測定する磁気センサ１である。
【００１９】
当該磁気センサ１は、平面視において、集積回路の半導体素子１３が配設される半導体素子配設部Ａ１と、この半導体素子配設部Ａ１の外側に配設されるシールリング部Ａ２と、このシールリング部Ａ２の外縁側に配設されるスクライブ部Ａ３とを有している。なお、図１においては、複数の磁気センサ１が半導体ウエハーに形成され、スクライブ部Ａ３を介して切断される前の状態の磁気センサ１を示している。
【００２０】
前記半導体素子配設部Ａ１は、平面視において、集積回路の半導体素子１３が形成される中央領域Ａ１１、前記磁気抵抗効果素子３１が形成される周辺領域Ａ１２、及び集積回路と前記磁気抵抗効果素子３１とを電気的に接続するブリッジ配線２３が形成される前記中央領域Ａ１１と前記周辺領域Ａ１２との間の中間領域Ａ１３とに区画されている。また、周辺領域Ａ１２は、パッドが形成されるパッド領域ＰＤを備えている。また、前記磁気抵抗効果素子３１を形成する周辺領域Ａ１２は、平面視中央領域Ａ１１の前後左右に４か所に配設されている。この４か所の磁気抵抗効果素子３１の配置に基づいて、当該磁気センサ１は二軸磁気センサとすることも三軸磁気センサとすることも可能である。
【００２１】
当該磁気センサ１は、図２に示すように、表面部分に集積回路の半導体素子１３が形成された半導体基板１０と、この半導体基板１０の表面側に積層され磁気抵抗効果素子３１を有する磁気素子層３０とを備えている。また、当該磁気センサ１は、半導体基板１０と磁気素子層３０との間に配設され、集積回路と磁気抵抗効果素子３１とを電気的に接続する配線２２が形成された中間層２０をさらに備えている。前記磁気素子層３０には、回路の一部として機能しないダミー素子３５が設けられている。なお、ダミー素子３５は、前記磁気抵抗効果素子３１の抵抗値を測定する集積回路としては機能せず磁気素子層３０に形成されている素子を意味する。また、前記中間層２０には、このダミー素子３５と半導体基板１０とを電気的に接続するダミー素子用配線２５が設けられている。なお、ダミー素子３５及びダミー素子用配線２５は、平面視において、磁気抵抗効果素子３１に近接する位置で且つ前記中間領域Ａ１３に形成し、磁気抵抗効果素子３１が形成される周辺領域Ａ１２の個数に対応して４つのダミー素子３５を設ける方法もある（図１参照）。また、ｃｈｉｐ上の任意の箇所に、1個又は複数個のダミー素子を配置する方法もある。
【００２２】
前記半導体基板１０は、基板本体１１と、フィールド絶縁膜１２と、複数の回路素子１３と、絶縁膜１４と、基板配線１５とを備えている。前記基板本体１１は、互いに直交するＸ軸及びＹ軸に沿った辺を有する方形状でＸ軸及びＹ軸に直交するＺ軸方向に所定の厚みを有する板状部材から構成されている。この基板本体１１としては例えば、ｐ−Ｓｉ基板等から構成することができる。
【００２３】
前記フィールド絶縁膜１２は、前記基板本体１１の表面に形成されている。前記半導体基板１０の表面は、素子分離箇所１０ａとそれ以外の活性化箇所１０ｂとに区分されている。素子分離箇所１０ａにおいては、ＬＯＣＯＳ法又はＳＴＩ法（シャロートレンチ素子分離法）によって前記フィールド絶縁膜１２が基板本体１１の表面に形成され、このフィールド絶縁膜１２の表面には所望箇所に抵抗、ヒューズ、キャパシタ等の回路素子１３が形成されている。また、活性化箇所には、ＭＯＳトランジスタ等の回路素子１３（半導体素子）が形成されている。
【００２４】
さらに、前記絶縁膜１４は、前記回路素子１３、フィールド絶縁膜１２及び基板本体１１の表面側に積層されている。前記基板配線１５は、この絶縁膜１４の表面に形成されている。この基板配線１５は例えば導電膜から構成することができる。この絶縁膜１４の表面に形成される基板配線１５及び後述する中間層２０の配線２２によって複数の前記回路素子１３が電気的に接続されることで、集積回路として機能する。
【００２５】
また、前記絶縁膜１４には、前記回路素子１３と基板配線１５との電気的接続を行うための複数のコンタクトホールＣがＺ軸方向に沿って形成されている。このコンタクトホールＣには導電性物質が充填されている。
【００２６】
前記中間層２０は、前記半導体基板１０の絶縁膜１４の表面に積層され配線層として機能する複数の層（以下、裏面側から表面側にかけて第１層Ｌ１、第２層Ｌ２及び第３層Ｌ３ということがある）を有している。この複数の層Ｌ１、Ｌ２、Ｌ３は、表面側の層と裏面側の層とを絶縁する層間絶縁膜２１を有している。複数の層Ｌ１，Ｌ２，Ｌ３の層間絶縁膜２１のうち最表面に配設される層以外の層（第１層Ｌ１及び第２層Ｌ２）の層間絶縁膜２１の表面には、半導体基板１０の回路素子１３同士を電気的に接続するための配線２２が形成されている。また、この複数の層のうち最表面に配設される層以外の少なくとも１つの層の層間絶縁膜２１の表面（第２層Ｌ２の層間絶縁膜２１の表面）には、集積回路と磁気抵抗効果素子３１とを電気的に接続するためのブリッジ配線２３が形成されている。これらの配線２２及びブリッジ配線２３は例えば導電膜から構成することができる。
【００２７】
層間絶縁膜２１には、複数の回路用ビアホールＶとダミー素子用ビアホールＶｇがＺ軸方向に沿って形成されている。回路用ビアホールＶ及びダミー素子用ビアホールＶｇには導電性物質が充填されている。また、中間層２０の複数の層のうち最表層となる層（第３層Ｌ３）の層間絶縁膜２１は、少なくとも磁気抵抗効果素子３１の形成領域において表面が平坦化されていることが好ましい。
【００２８】
複数の前記コンタクトホールＣ及び回路用ビアホールＶは、磁気抵抗効果素子３１と中間領域Ａ１３の後述するブリッジ配線２３と半導体基板１０の回路素子１３とを電気的に接続するよう配設されている。また、前記ダミー素子用ビアホールＶｇは、充填される導電性材料によってダミー素子３５と基板配線１５とを電気的に接続するよう配設されている。換言すれば、ダミー素子用ビアホールＶｇに充填される導電性材料によってダミー素子３５と基板配線１５とを電気的に接続するダミー素子用配線２５が構成されている。
【００２９】
また、前記パッド領域ＰＤにおいて、前記中間層２０には平面視方形状のパッド用ホールが形成されており、このパッド用ホールに導電性材料が充填されてパッド部が形成されている。
【００３０】
前記磁気素子層３０は、前記磁気抵抗効果素子３１と前記ダミー素子３５との表面に積層されるパッシベーション膜３２を備えている。前記磁気抵抗効果素子３１は、前記周辺領域Ａ１２において前記中間層２０の表層（第３層Ｌ３の層間絶縁膜２１）の表面に形成される。前記ダミー素子３５は、前記中間領域Ａ１３において前記中間層２０の表層に形成され、具体的には平面視ダミー素子用配線２５と同一箇所に形成される。なお、ダミー素子３５は、前記磁気抵抗効果素子３１と同一材料で形成されている。また、ダミー素子３５は、磁気抵抗効果素子３１と同一手順で形成される。さらに、ダミー素子３５は、磁気抵抗効果素子３１と同一構造を有している。
【００３１】
また、前記パッシベーション膜３２は、中間層２０（第３層Ｌ３）、磁気抵抗効果素子３１及びダミー素子３５の表面を覆うように形成されている。パッシベーション膜３２は、当該磁気センサ１の全体を覆うように形成された後、前記パッドに対応する部分が除去される。これにより、パッドがＡｕ線等とボンディングできるよう表面に表出することになる。
【００３２】
＜磁気センサ１の製造方法＞
次に、当該磁気センサ１の製造方法について説明する。当該磁気センサ１の製造方法は、図３に示すように、半導体基板形成工程Ｓ１、中間層形成工程Ｓ２、磁気素子層形成工程Ｓ３及び切断工程Ｓ４を有している。
【００３３】
前記半導体基板形成工程Ｓ１は、基板本体１１の表面に回路素子１３（半導体素子１３）を有する半導体基板１０を形成する工程である。この半導体基板形成工程Ｓ１においては、基板本体１１の表面にフィールド絶縁膜１２及び回路素子１３を形成し、この表面に絶縁膜１４を積層し、所望箇所にコンタクトホールを形成し、このコンタクトホールに導電性材料を充填し、さらに絶縁膜１４の表面に基板配線１５を積層形成する。なお、半導体基板形成工程Ｓ１は、従来公知の方法によって集積回路を形成することができ、具体的には、薄膜成長手順、リソグラフィ手順、エッチング手順などが用いられる。
【００３４】
前記中間層形成工程Ｓ２は、半導体基板形成工程Ｓ１によって形成された半導体基板１０の表面に複数の層からなる中間層２０を積層形成する工程である。この中間層形成工程Ｓ２の各層Ｌ１〜Ｌ３の形成において、層間絶縁膜２１を形成し、この層間絶縁膜２１に回路用ビアホールＶ及びダミー素子用ビアホールＶｇを形成し、この回路用ビアホールＶ及びダミー素子用ビアホールＶｇに導電性材料を充填する。なお、この回路用ビアホールＶ及びダミー素子用ビアホールＶｇは同一手順で同時に形成され、また回路用ビアホールＶ及びダミー素子用ビアホールＶｇへの導電性材料の充填は同一手順によって同時に行われる。また、中間層２０の複数の層のうち最表面に配設される層以外の層（第１層Ｌ１及び第２層Ｌ２）の形成にあっては、前記のように導電性材料が充填された回路用ビアホールＶ（又はコンタクトホールＣ）の表面に回路用の配線２２を形成する。また、この回路用の配線２２の形成に際して、前記ブリッジ配線２３を有する層にあってはこのブリッジ配線２３も同一手順で同時に形成している。なお、この中間層形成工程も、従来公知の方法を採用することができ、例えば薄膜成長手順、リソグラフィ手順、エッチング手順などが用いられる。
【００３５】
前記磁気素子層形成工程Ｓ３は、中間層２０の表面側に磁気素子層３０を積層する工程であり、中間層２０の表面に磁気抵抗効果素子３１及びダミー素子３５を形成する手順を有する。この磁気素子層形成工程Ｓ３にあっては、前記磁気抵抗効果素子３１は、中間層２０の回路用ビアホールＶの表面に積層され、またダミー素子３５は、ダミー素子用ビアホールＶｇの表面に積層される。ここで、磁気抵抗効果素子３１とダミー素子３５とは同一手順によって同時に形成される。この磁気抵抗効果素子３１及びダミー素子３５の形成は、従来公知の方法を採用することが可能であり、電子、イオン及びプラズマの少なくともいずれか一つを用いたエッチング処理を含んでいる。このエッチング処理に際して、半導体基板１０（の基板配線１５）は電気的に接地され、ダミー素子３５は電気的に接地状態で形成されることになる。なお、磁気素子層形成工程Ｓ３においてプラズマを用いたエッチング処理を行う場合、中間層２０の表面などに電荷がチャージングされやすいが、前記のようにダミー素子用ビアホールＶｇの表面にダミー素子３５が積層形成されていくので、このダミー素子３５を介して電荷を外部に的確に逃すことができる。特に、磁気素子層形成工程Ｓ３におけるプラズマを用いたエッチング処理にあっては他の層の形成工程に比べて半導体基板１０の回路素子１３（例えばＭＯＳトランジスタ）の存在領域（平面視）に対する回路素子１３に接続される開口の数及び面積が非常に少ないため、ＭＯＳトランジスタに電荷がチャージングされると、このＭＯＳトランジスタの破壊を招くおそれもあるが、前記のようにダミー素子３５によって表面側から電荷を逃すことができるので、ＭＯＳトランジスタに電荷がチャージングされ難い。
【００３６】
前記切断工程Ｓ４は、中間層２０及び磁気素子層３０が積層形成された半導体基板１０をスクライブ部Ａ３のスクライブラインに沿って切断する工程である。
【００３７】
＜利点＞
当該磁気センサ１の製造方法によれば、前述のように磁気素子層形成工程Ｓ３のプラズマを用いたエッチング処理に際して回路素子１３に電荷がチャージングされ難いので、回路素子１３の破壊を防止することができる。また、磁気素子層３０（又は中間層２０の表層）にチャージングされた電荷をダミー素子３５を介して外部に的確に逃すことができるため、磁気素子層形成工程Ｓ３に際して回路素子１３、絶縁膜１４、層間絶縁膜２１等がチャージングダメージを受け難い。このため、製造される磁気センサ１のノイズ特性及び信頼性の向上を図ることができる。
【００３８】
また、前記実施形態では磁気センサ１が複数のダミー素子３５を有するので、磁気素子層３０（又は中間層２０の表層）にチャージングされた電荷をこの複数のダミー素子３５によってより的確に逃すことができる。
【００３９】
＜その他の実施形態＞
本発明は前記実施形態に限定されるものではない。例えば、本発明に係る磁気センサ１はダミー素子３５を中間領域Ａ１３に形成するものについて説明したが、本発明はこれに限定されるものではなく、本発明においてダミー素子の形成箇所及び形成個数は適宜設計変更可能な事項である。つまり、ダミー素子３５を例えば集積回路形成部の周辺領域Ａ１２に形成することも可能である。さらには、例えば図４に示すように、シールリング部Ａ２にダミー素子３５を形成することも可能である。この図４に示す磁気センサ１は、シールリング部Ａ２に配設される金属層が中間層２０の表面に表出しており、この表出した金属層の一部によってダミー素子３５が構成されている。この図４に示す磁気センサ１は、半導体基板１０が基板本体１１の表面に積層形成される配線１７を有し、中間層２０が配線１７の表面に積層形成される金属膜を有し、この金属膜の一部が中間層２０の表面側に表出している。そして、この表面側に表出した金属膜の一部が前記ダミー素子３５として機能し、中間層２０内の金属膜が前記ダミー素子用配線２５として機能することになる。なお、図４においては上記実施形態（図１及び図２）と同一の作用機能を奏する構成については同一符号を用い、その説明を省略する。
【００４０】
さらには、当該磁気センサ１にあっては、ダミー素子３５をスクライブ部Ａ３に形成した構成を採用することも可能である。これにより、前記製造方法の切断工程において、ダミー素子３５よりも中央領域側のスクライブラインに沿って半導体基板１０を切断することで、最終製品の磁気センサ１として前記ダミー素子３５を除去したものとすることができる。
【００４１】
また、当該磁気センサ１にあっては、複数の領域に複数のダミー素子３５が形成された構成を採用することも可能である。具体的には、例えば前記実施形態のように中間領域Ａ１３にダミー素子を設けるとともに、図４に示すようにシールリング部Ａ２にもダミー素子を設ける構成を採用することも可能である。
【００４２】
さらに、前記実施形態においては、ダミー素子が半導体基板に電気的に接続されているものについて説明したが、本発明は必ずしもこれに限定されるものではなく、例えば中間層の配線に電気的に接続され、結果としてダミー素子が電気的に接地されるものであれば、本発明の意図する範囲内である。
【００４３】
また、前記実施形態においては、ダミー素子が磁気抵抗効果素子と同一手順によって同一素材から同一構造に形成されているものについて説明したが、本発明はこれに限定されるものではなく、例えばダミー素子として、パッドと略同様の構造からなるダミーパッドや、ダミー素子用ビアホールに充填される導電性材料や、中間層の最表面に形成するダミー配線を採用することも可能である。
【産業上の利用可能性】
【００４４】
以上説明したように、本発明の磁気センサは、前述のようにノイズ特性及び信頼性が高く、例えば二軸方向や三軸方向の磁界の強さを検知する磁気センサとして好適に用いることができる。
【符号の説明】
【００４５】
１  磁気センサ
１０  半導体基板
１０ａ  素子分離箇所
１０ｂ  活性化箇所
１１  基板本体
１２  フィールド絶縁膜
１３  回路素子（半導体素子）
１４  絶縁膜
１５  基板配線
１７  配線
２０  中間層
２１  層間絶縁膜
２２  配線
２３  ブリッジ配線
２５  ダミー素子用配線
３０  磁気素子層
３１  磁気抵抗効果素子
３２  パッシベーション膜
３５  ダミー素子
Ａ１  半導体素子配設部
Ａ１１  中央領域
Ａ１２  周辺領域
Ａ１３  中間領域
Ａ２  シールリング部
Ａ３  スクライブ部
Ｃ  回路用コンタクトホール
Ｌ１  第１層
Ｌ２  第２層
Ｌ３  第３層
ＰＤ  パッド領域
Ｓ１  半導体基板形成工程
Ｓ２  中間層形成工程
Ｓ３  磁気素子層形成工程
Ｓ４  切断工程
Ｖ  回路用ビアホール
Ｖｇ  ダミー素子用ビアホール
【図１】
2014145597.tif 000003
【図２】
2014145597.tif 000004
【図３】
2014145597.tif 000005
【図４】
2014145597.tif 000006