(57)【要約】【課題】表示性能のばらつきを抑制することが可能な表示装置およびその製造方法、並びに電子機器を提供する。【解決手段】本開示の表示装置は、画素電極を有する表示層と、表示層の下層に配設されると共に、画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、半導体層と外部回路とを接続する端子部とを備え、端子部は、配線層と同一材料の第１導電層を含む。【選択図】図３Ｂ
2014145857.tif 000002
【特許請求の範囲】
【請求項１】
画素電極を有する表示層と、
前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、
前記半導体層と外部回路とを電気的に接続する端子部とを備え、
前記端子部は、前記配線層と同一材料の第１導電層を含む
表示装置。
【請求項２】
前記半導体層はゲート電極および一対のソース・ドレイン電極を含み、前記端子部は前記ゲート電極または前記一対のソース・ドレイン電極と同一材料の第１導電層によって構成されている、請求項１に記載の表示装置。
【請求項３】
前記半導体層は多層配線層を備え、前記端子部は前記多層配線層を構成する金属膜と同一材料の第１導電層によって構成されている、請求項２に記載の表示装置。
【請求項４】
前記端子部は、前記ゲート電極，前記一対のソース・ドレイン電極および前記金属膜の少なくとも１種と同一材料の第１導電層、または前記第１導電層と前記画素電極を構成する材料を含む第２導電層との積層構造によって構成されている、請求項３に記載の表示装置。
【請求項５】
前記画素電極および前記端子部の前記第２導電層は透明電極膜と反射電極膜との積層構造を有し、前記端子部を構成する前記第２導電層の前記透明電極膜は開口を有する、請求項４に記載の表示装置。
【請求項６】
前記端子部は少なくとも両端に保護膜を有する、請求項１に記載の表示装置。
【請求項７】
前記エッチャントは、酢酸，リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液である、請求項１に記載の表示装置。
【請求項８】
前記端子部は、アルミニウム（Ａｌ），銀（Ａｇ）およびモリブデン（Ｍｏ）のうちの少なくとも１種を含む、請求項１に記載の表示装置。
【請求項９】
前記端子部は、タンタル（Ｔａ）およびタングステン（Ｗ）のうちの少なくとも１種を含む、請求項１に記載の表示装置。
【請求項１０】
前記端子部は、チタン（Ｔｉ），窒化チタン（ＴｉＮ）および銅（Ｃｕ）のうちの少なくとも１種を含む、請求項１に記載の表示装置。
【請求項１１】
前記画素電極および配線層の少なくとも一方は互いに異なるエッチング性を有する層を積層した構成を有する、請求項１に記載の表示装置。
【請求項１２】
前記画素電極は、アルミニウム（Ａｌ）またはアルミニウム合金と酸化インジウムスズ（ＩＴＯ）とが積層された構成を有する、請求項１に記載の表示装置。
【請求項１３】
前記配線層は、Ｔｉ／Ａｌ／Ｔｉの積層構造を有する、請求項１に記載の表示装置。
【請求項１４】
前記半導体層は、前記ゲート電極，半導体膜，一対のソードレイン電極の順または半導体膜，ゲート電極，一対のソース・ドレイン電極の順に設けられている、請求項１に記載の表示装置。
【請求項１５】
基板上の半導体層に配線層を形成すると共に、端子部に前記配線層と同一材料の第１導電層を形成する工程と、
表示層を構成する画素電極を前記配線層と同じエッチャントによって除去される材料により前記半導体層および前記第１導電層上に連続膜として形成する工程と、
前記半導体層および前記第１配線層上に連続膜として表示層を構成する、前記配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程と、
前記第１導電層上の前記画素電極の少なくとも一部を除去し端子部を形成する工程と
を含む表示装置の製造方法。
【請求項１６】
前記配線層および前記第１導電層の形成工程と前記画素電極の形成工程との間に、
前記配線層および前記第１導電層上に連続膜として保護膜を形成する工程と、
前記配線層上の前記保護膜を除去する工程とを含む、請求項１５に記載の表示装置の製造方法。
【請求項１７】
前記第１導電層上に第２導電層として前記画素電極を形成したのち、前記画素電極の少なくとも一部を除去する、請求項１５に記載の表示装置の製造方法。
【請求項１８】
前記画素電極を反射電極膜と透明電極膜とから構成し、前記第２導電層は前記画素電極から前記透明電極の少なくとも一部を除去することによって形成する、請求項１７に記載の表示装置の製造方法。
【請求項１９】
表示装置を備え、
前記表示装置は、
画素電極を有する表示層と、
前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、
前記半導体層と外部回路とを電気的に接続する端子部とを備え、
前記端子部は、前記配線層と同一材料の第１導電層を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、例えば薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が設けられた半導体層を有する表示装置、およびその製造方法、並びにこれを備えた電子機器に関する。
【背景技術】
【０００２】
表示装置、例えば有機ＥＬ（Electro Luminescence）表示装置は有機発光ダイオードに流れる電流によって輝度を制御する表示デバイスである。このためスイッチング素子として一般的に使用されている低温ポリシリコンＴＦＴの特性ムラが表示ムラとして発現しやすいという問題がある。
【０００３】
この問題を解決するために、近年の有機ＥＬ表示装置では、駆動回路の工夫によってＴＦＴの特性ムラを解消し、表示性能を改善する方法が報告されている。その一方で、有機ＥＬ表示装置は、液晶表示装置よりも用いられるＴＦＴの数や配線回路の本数が増加したり、容量素子を大面積化すること等により回路が複雑になっている。このため、レイアウトが圧迫され、短絡不良が増加し、歩留まりが低下するという問題があった。
【０００４】
短絡不良は、低抵抗化のために比較的厚く形成された配線層をドライエッチング加工する際にダストが飛来することによって引き起こされるため、例えば、特許文献１に示したように配線層の加工としてウェットエッチングを用いる手法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１２７５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで配線層は、例えばフレキシブルプリントサーキット等の外部回路と接続するための端子部としても用いられており、実装部材を介して外部回路と接続されている。しかしながら、配線層は、実装部材を積層するまでは端子部の最表面として曝されているため、他のウェットエッチング工程、例えば表示素子の画素電極を加工する工程において損傷を受け、表示性能にばらつきが生じるという問題があった。
【０００７】
本技術はかかる問題点に鑑みてなされたもので、その目的は、表示性能のばらつきを抑制することが可能な表示装置およびその製造方法、並びに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本技術の表示装置は、画素電極を有する表示層と、表示層の下層に配設されると共に、画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、半導体層と外部回路とを電気的に接続する端子部とを備えたものであり、端子部は、配線層と同一材料の第１導電層を含む。
【０００９】
本技術の表示装置の製造方法は、以下のＡ〜Ｃの工程を含むものである。
（Ａ）基板上に半導体層を構成する配線層および端子部を構成する配線層と同一材料の第１導電層を形成する工程
（Ｂ）半導体層および第１配線層上に連続膜として表示層を構成する、配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程
（Ｃ）第１導電層上の画素電極の少なくとも一部を除去し端子部を形成する工程
【００１０】
本技術の電子機器は、上記本技術の表示装置を備えたものである。
【００１１】
本技術の表示装置およびその製造方法、並びに電子機器では、配線層と画素電極とは同じエッチャントによって除去される材料により形成される。端子部は少なくとも配線層と同一工程において形成された第１導電層を含む。端子部は、その形成工程において第１導電層上に画素電極となる金属膜が形成されたのち、この第１導電層上の金属膜の少なくとも一部が除去される。これにより、端子部を構成する導電層のエッチングによる損傷が低減される。
【発明の効果】
【００１２】
本技術の表示装置およびその製造方法、並びに電子機器によれば、端子部を構成する導電層（第１導電層）を配線層と同一工程において形成し、導電層上に表示層の画素電極となる金属膜を形成したのちこの金属膜の少なくとも一部を除去するようにした。これにより、端子部のエッチングによる損傷が低減され、表示性能のばらつきを抑制することが可能となる。よって信頼性の高い電子機器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】表示装置の構成を表す図である。
【図２】図２に示した画素駆動回路の一例を表す図である。
【図３Ａ】本開示の第１の実施の形態に係る表示装置の構成を表す平面図である。
【図３Ｂ】図３Ａに示した表示装置の断面図である。
【図４Ａ】図３に示した表示装置の製造方法を工程順に表す断面図である。
【図４Ｂ】図４Ａに続く工程を表す断面図である。
【図４Ｃ】図４Ｂに続く工程を表す断面図である。
【図４Ｄ】図４Ｃに続く工程を表す断面図である。
【図５Ａ】図４Ｄに続く工程を表す断面図である。
【図５Ｂ】図５Ａに続く工程を表す断面図である。
【図５Ｃ】図５Ｂに続く工程を表す断面図である。
【図６】本開示の第２の実施の形態に係る表示装置の端子部の構成を表す断面図である。
【図７Ａ】図６に示した表示装置の製造方法を工程順に表す断面図である。
【図７Ｂ】図７Ａに続く工程を表す断面図である。
【図７Ｃ】図７Ｂに続く工程を表す断面図である。
【図８Ａ】図７Ｃに続く工程を表す断面図である。
【図８Ｂ】図８Ａに続く工程を表す断面図である。
【図８Ｃ】図８Ｂに続く工程を表す断面図である。
【図９】本開示の変形例１に係る表示装置の構成を表す断面図である。
【図１０Ａ】図９に示した表示装置の製造方法を工程順に表す断面図である。
【図１０Ｂ】図１０Ａに続く工程を表す断面図である。
【図１０Ｃ】図１０Ｂに続く工程を表す断面図である。
【図１１】本開示の変形例２に係る表示装置の端子部の構成を表す断面図である。
【図１２Ａ】図１１に示した表示装置の製造方法を工程順に表す断面図である。
【図１２Ｂ】図１２Ａに続く工程を表す断面図である。
【図１２Ｃ】図１２Ｂに続く工程を表す断面図である。
【図１２Ｄ】図１２Ｃに続く工程を表す断面図である。
【図１３】本開示の変形例３に係る表示装置の端子部の構成を表す断面図である。
【図１４Ａ】図１３に示した表示装置の製造方法を工程順に表す断面図である。
【図１４Ｂ】図１４Ａに続く工程を表す断面図である。
【図１４Ｃ】図１４Ｂに続く工程を表す断面図である。
【図１５Ａ】図１４Ｃに続く工程を表す断面図である。
【図１５Ｂ】図１５Ａに続く工程を表す断面図である。
【図１５Ｃ】図１５Ｂに続く工程を表す断面図である。
【図１６Ａ】上記実施の形態等の画素を用いた表示装置の適用例１の表側から見た外観を表す斜視図である。
【図１６Ｂ】上記実施の形態等の画素を用いた表示装置の適用例１の裏側から見た外観を表す斜視図である。
【図１７】適用例２の外観を表す斜視図である。
【図１８Ａ】適用例２の表側から見た外観を表す斜視図である。
【図１８Ｂ】適用例２の裏側から見た外観を表す斜視図である。
【図１９】適用例３の外観を表す斜視図である。
【図２０】適用例４の外観を表す斜視図である。
【図２１Ａ】適用例５の閉じた状態の正面図、左側面図、右側面図、上面図および下面図である。
【図２１Ｂ】適用例５の開いた状態の正面図および側面図である。
【発明を実施するための形態】
【００１４】
以下、本開示における実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．表示装置の全体構成
２．第１の実施の形態（端子部を配線層から構成し、その端部に保護膜を形成した例）
２−１．端子部の構成
２−２．製造方法
２−３．作用・効果
３．第２の実施の形態（端子部を配線層と画素電極との積層構造とした例）
４．変形例１（多層配線を有する一例）
５．変形例２（多層配線を有する他の例）
６．変形例３（配線層を互いにエッチング性の異なる材料からなる積層構造とした例）
７．適用例（回路基板を備えた表示装置および電子機器の例）
【００１５】
＜１．表示装置の全体構成＞
図１は、本開示の表示装置（表示装置１）の平面構成の一例を表したものである。この表示装置１は、例えば検査用のモニター等に用いられるものであり、表示領域１１０Ａに複数の画素（赤画素１０Ｒ，緑画素１０Ｇ，青画素１０Ｂ）を例えば行列状（マトリクス状）に配置した構成を有している。画素部１０は、例えば、赤色の単色光を発生する赤色発光素子３０Ｒ（赤画素１０Ｒ）と、緑色の単色光を発生する緑色発光素子３０Ｇ（緑画素１０Ｇ）と、青色の単色光を発生する青色発光素子３０Ｂ（青画素１０Ｂ）とを有している（いずれも図３Ａ参照）。発光素子３０Ｒ，３０Ｇ，３０Ｂは、例えば後述する有機ＥＬ素子のほか、無機ＥＬ素子，半導体レーザ，ＬＥＤ（Light Emitting Diode）等により構成されている。表示領域１１０Ａの周辺（周辺領域１１０Ｂ）には、映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０が設けられている。
【００１６】
表示領域１１０Ａ内には画素駆動回路１４０が設けられている。図２は、画素駆動回路１４０の一例を表したものである。画素駆動回路１４０は、後述する画素電極３１の下層に形成されたアクティブ型の駆動回路である。即ち、この画素駆動回路１４０は、駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２と、これらトランジスタＴｒ１，Ｔｒ２の間のキャパシタ（保持容量）Ｃｓと、第１の電源ライン（Ｖｃｃ）および第２の電源ライン（ＧＮＤ）の間において駆動トランジスタＴｒ１に直列に接続された発光素子３０Ｒ（または３０Ｇ，３０Ｂ）とを有する。駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、一般的な薄膜トランジスタにより構成され、その構成は例えば逆スタガ構造（いわゆるボトムゲート型；ゲート電極，チャネル層，一対のソードレイン電極の順に積層された構造）でもよいしスタガ構造（トップゲート型；チャネル層，ゲート電極，一対のソース・ドレイン電極の順に積層された構造）でもよく特に限定されない。
【００１７】
画素駆動回路１４０において、列方向には信号線１２０Ａが複数配置され、行方向には走査線１３０Ａが複数配置されている。各信号線１２０Ａと各走査線１３０Ａとの交差点が、発光素子３０Ｒ，３０Ｇ，３０Ｂのいずれか一つに対応している。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介して書き込みトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介して書き込みトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。
【００１８】
図３Ａは、後述する第１の実施の形態における画素部１０および端子部４０の平面構成を表したものである。図３Ｂは、図３Ａに示した画素部１０を構成する１つの画素（例えば赤画素１０Ｒ）および端子部４０の一点破線Ｉ−Ｉにおける断面構成を表したものである。半導体層２０は、例えば上述した駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２等が設けられたものであり、表示層３０は、半導体層２０上に設けられると共に、上述した発光素子３０を有するものである。
【００１９】
本開示の表示装置１では、端子部４０は、例えば駆動トランジスタＴｒ１を構成する配線層、具体的にはゲート電極２１または一対のソース・ドレイン電極２５（ソース電極２５Ａ，ドレイン電極２５Ｂ）と同一工程において形成された導電層４２（第１導電層）によって構成されている。端子部４０は、表示装置１における引き出し配線と外部回路（例えば、フレキシブルプリントサーキット）との接続部である。
【００２０】
以下に、画素部１０を構成する半導体層２０および表示装置３０と端子部４０とについて説明する。
【００２１】
（半導体層の構成）
基板１１上の半導体層２０には、上記した駆動用または書き込み用のトランジスタＴｒ１，Ｔｒ２が形成されており、これらトランジスタＴｒ１およびＴｒ２上には、平坦化絶縁膜２６が設けられている。トランジスタＴｒ１，Ｔｒ２（以下、薄膜トランジスタ２０Ａとする）はトップゲート型およびボトムゲート型のいずれでもよいが、ここではボトムゲート型の薄膜トランジスタ２０Ａを例に説明する。薄膜トランジスタ２０Ａでは、基板１１側から順に、ゲート電極２１，ゲート絶縁膜２２，チャネル領域を形成する有機半導体膜（チャネル層２３），層間絶縁膜２４および一対のソース・ドレイン電極（ソース電極２５Ａ，ドレイン電極２５Ｂ）がこの順に設けられている。
【００２２】
基板１１は、ガラス基板の他、ポリエーテルサルフォン，ポリカーボネート，ポリイミド類，ポリアミド類，ポリアセタール類，ポリエチレンテレフタラート，ポリエチレンナフタレート，ポリエチルエーテルケトン，ポリオレフィンルイ等のプレスチック基板、表面に絶縁処理がされたアルミニウム（Ａｌ），ニッケル（Ｎｉ），銅（Ｃｕ），ステンレス等の金属箔基板または紙等を用いることができる。また、これらの基板上には密着性や平坦性を改善するためのバッファ層やガスバリア性を向上するためのバリア膜等の機能性膜を形成してもよい。更に、スパッタリング法等により、基板１１を加熱することなくチャネル層２３を成膜することが可能であれば、基板１１に安価なプラスチックフィルムを用いることも可能である。
【００２３】
ゲート電極２１は、薄膜トランジスタ１０にゲート電圧を印加し、このゲート電圧によりチャネル層２３中のキャリア密度を制御する役割を有する。ゲート電極２１は基板１１上の選択的な領域に設けられ、例えば白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），Ｃｕ，タングステン（Ｗ），ニッケル（Ｎｉ），Ａｌおよびタンタル（Ｔａ）等の金属単体または合金により構成されている。また、これらのうちの２種以上を積層させて用いるようにしてもよい。
【００２４】
ゲート絶縁膜２２は、ゲート電極２１とチャネル層２３との間に、例えば、厚み５０ｎｍ〜１μｍの範囲で設けられている。ゲート絶縁膜２２は、例えばシリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＯＮ），ハフニウム酸化膜（ＨｆＯ），アルミニウム酸化膜（ＡｌＯ），窒化アルミニウム膜（ＡｌＮ），タンタル酸化膜（ＴａＯ），ジルコニウム酸化膜（ＺｒＯ），ハフニウム酸窒化膜，ハフニウムシリコン酸窒化膜,アルミニウム酸窒化膜，タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも１つを含む絶縁膜により形成される。このゲート絶縁膜２２は単層構造としてもよく、または例えばＳｉＮとＳｉＯ等２種類以上の材料を用いた積層構造としてしてもよい。ゲート絶縁膜２２を積層構造とした場合、チャネル層２３との界面特性を改善したり、外気からチャネル層２３への不純物（例えば、水分）の混入を効果的に抑制することが可能である。ゲート絶縁膜２２は、塗布形成後にエッチングによって所定の形状にパターニングされるが、材料によっては、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成してもよい。
【００２５】
チャネル層２３はゲート絶縁膜２２上に島状に設けられ、ソース電極２５Ａおよびドレイン電極２５Ｂの間のゲート電極２１に対向する位置にチャネル領域２４Ｃを有している。チャネル層２３の厚みは例えば、５ｎｍ〜１００ｎｍである。チャネル層２３は、例えばperi-Xanthenoxanthene(ＰＸＸ)誘導体等の有機半導体材料により構成されている。有機半導体材料としては、例えば、ポリチオフェン、ポリチオフェンにヘキシル基を導入したポリ−３−ヘキシルチオフェン［Ｐ３ＨＴ］、ペンタセン［２，３，６，７−ジベンゾアントラセン］、ポリアントラセン、ナフタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、ベンゾピレン、ジベンゾピレン、トリフェニレン、ポリピロール、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリフェニレン、ポリフラン、ポリインドール、ポリビニルカルバゾール、ポリセレノフェン、ポリテルロフェン、ポリイソチアナフテン、ポリカルバゾール、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリチエニレンビニレン、ポリナフタレン、ポリピレン、ポリアズレン、銅フタロシアニンで代表されるフタロシアニン、メロシアニン、ヘミシアニン、ポリエチレンジオキシチオフェン、ピリダジン、ナフタレンテトラカルボン酸ジイミド、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］、４，４’−ビフェニルジチオール（ＢＰＤＴ）、４，４’−ジイソシアノビフェニル、４，４’−ジイソシアノ−ｐ−テルフェニル、２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン、２，５−ビス（５’−チオアセトキシル−２’−チオフェニル）チオフェン、４，４’−ジイソシアノフェニル、ベンジジン（ビフェニル−４，４’−ジアミン）、ＴＣＮＱ（テトラシアノキノジメタン）、テトラチアフルバレン（ＴＴＦ）−ＴＣＮＱ錯体、ビスエチレンテトラチアフルバレン（ＢＥＤＴＴＴＦ）−過塩素酸錯体、ＢＥＤＴＴＴＦ−ヨウ素錯体、ＴＣＮＱ−ヨウ素錯体に代表される電荷移動錯体、ビフェニル−４，４’−ジカルボン酸、２４−ジ（４−チオフェニルアセチリニル）−２−エチルベンゼン、２４−ジ（４−イソシアノフェニルアセチリニル）−２−エチルベンゼン、デンドリマー、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８４等のフラーレン、２４−ジ（４−チオフェニルエチニル）−２−エチルベンゼン、２，２”−ジヒドロキシ−１，１’：４’，１”−テルフェニル、４，４’−ビフェニルジエタナール、４，４’−ビフェニルジオール、４，４’−ビフェニルジイソシアネート、２４−ジアセチニルベンゼン、ジエチルビフェニル−４，４’−ジカルボキシレート、ベンゾ［２２−ｃ；３，４−ｃ’；５，６−ｃ”］トリス［２２］ジチオール−２４，７−トリチオン、アルファ−セキシチオフェン、テトラチオテトラセン、テトラセレノテトラセン、テトラテルルテトラセン、ポリ（３−アルキルチオフェン）、ポリ（３−チオフェン−β−エタンスルホン酸）、ポリ（Ｎ−アルキルピロール）ポリ（３−ア��キルピロール）、ポリ（３，４−ジアルキルピロール）、ポリ（２，２’−チエニルピロール）、ポリ（ジベンゾチオフェンスルフィド）、キナクリドンが挙げられる。また、この他、縮合多環芳香族化合物、ポルフィリン系誘導体、フェニルビニリデン系の共役系オリゴマーおよびチオフェン系の共役系オリゴマーから成る群から選択された化合物を用いてもよい。更に、有機半導体材料と絶縁性の高分子材料を混合して用いても構わない。
【００２６】
チャネル層２３は、真空蒸着法を用いて形成してもよいが、例えば上記材料を例えば有機溶媒に溶解してインク溶液とし、塗布・印刷プロセスを用いて形成することが好ましい。塗布・印刷プロセスは真空蒸着法よりもコストを削減できると共に、スループットの向上に効果的なためである。塗布・印刷プロセスの具体的な例としては、キャストコーティング、スピンコーティング、スプレイコーティング、インクジェット印刷、凸版印刷、フレキソ印刷、スクリーン印刷、グラビア印刷、グラビアオフセット印刷等の方法が挙げられる。
【００２７】
ソース電極２５Ａおよびドレイン電極２５Ｂは、互いに離間してチャネル層２３上に設けられ、チャネル層２３と電気的に接続されている。ソース電極２５Ａおよびドレイン電極２５Ｂを構成する材料としては、金属材料や半金属，無機半導体材料を用いる。具体的には、上記ゲート電極２１において列挙した導電膜材料の他、例えばアルミニウム（Ａｌ），金（Ａｕ），銀（Ａｇ），酸化インジウムスズ（ＩＴＯ）あるいは酸化モリブデン（ＭｏＯ）あるいはこれら金属の合金等が挙げられる。ソース電極２５Ａおよびドレイン電極２５Ｂはこれら金属単体または合金によって構成されており、単層あるいは２種以上を積層させて用いるようにしてもよい。積層構造として、例えばＴｉ／Ａｌ／Ｔｉ，Ｍｏ／Ａｌ等の積層構造が挙げられる。
【００２８】
平坦化絶縁膜２６は、薄膜トランジスタ２０Ａが形成された基板１１の表面を平坦化するためのものである。平坦化絶縁膜１３の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化ケイ素（ＳｉＯ2）等の無機材料が挙げられる。
【００２９】
（表示層の構成）
表示層３０は赤色発光素子３０Ｒ（または緑色発光素子３０Ｇあるいは青色発光素子３０Ｂ）を含み、半導体層２０、具体的には平坦化絶縁膜２６上に設けられている。赤色発光素子３０Ｒは半導体層２０側から陽極としての画素電極３１、電極間絶縁膜３２（隔壁）、発光層を含む有機層３３、および陰極としての対向電極３４がこの順に積層された発光素子である。対向電極３４上には、封止層３５を介して封止用基板３６が貼り合わされている。薄膜トランジスタ２０Ａと赤色発光素子３０Ｒは、平坦化絶縁膜２６に設けられた接続孔２６Ａを介して画素電極３１に電気的に接続されている。
【００３０】
画素電極３１は、反射層としての機能も兼ねており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。特に、画素電極３１が陽極として使われる場合には、画素電極３１は正孔注入性の高い材料により構成されていることが望ましい。このような画素電極３１としては、例えば、アルミニウム（Ａｌ），クロム（Ｃｒ），金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ），銅（Ｃｕ），タングステン（Ｗ）あるいは銀（Ａｇ）等の金属元素の単体または合金が挙げられる。画素電極３１の表面には、仕事関数の大きな透明電極を積層することが好ましい。本開示では、画素電極３１が上記Ａｌ等の反射機能を有する材料によって形成された層（反射電極膜３１Ａ）とインジウムとスズの酸化物（ＩＴＯ）等の透明導電材料によって形成された層（透明電極膜３１Ｂ）との積層構造を有する場合を例に挙げて説明する。
【００３１】
電極間絶縁膜３２は、画素電極３１と対向電極３４との絶縁性を確保すると共に発光領域を所望の形状にするためのものであり、例えば感光性樹脂により構成されている。電極間絶縁膜３２は画素電極３１の周囲のみに設けられており、画素電極３１のうち電極間絶縁膜３２から露出した領域が発光領域となっている。なお、有機層３３および対向電極３４は電極間絶縁膜３２の上にも設けられているが、発光が生じるのは発光領域だけである。
【００３２】
有機層３３は、例えば、画素電極３１側から順に、正孔注入層，正孔輸送層，発光層，電子輸送層および電子注入層を積層した構成を有する。これらの層は必要に応じて設ければよい。有機層３３を構成する層は、発光素子３０Ｒ，３０Ｇ，３０Ｂの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。電子注入層は、電子注入効率を高めるためのものである。
【００３３】
対向電極３４は、例えばアルミニウム（Ａｌ），マグネシウム（Ｍｇ），カルシウム（Ｃａ）またはナトリウム（Ｎａ）の合金により構成されている。中でも、マグネシウムと銀との合金（Ｍｇ−Ａｇ合金）は、薄膜での導電性と吸収の小ささとを兼ね備えているので好ましい。Ｍｇ−Ａｇ合金におけるマグネシウムと銀との比率は特に限定されないが、膜厚比でＭｇ：Ａｇ＝２０：１〜１：１の範囲であることが望ましい。また、対向電極３４の材料は、アルミニウム（Ａｌ）とリチウム（Ｌｉ）との合金（Ａｌ−Ｌｉ合金）でもよい。
【００３４】
封止層３５は、例えば、窒化ケイ素（ＳｉＮx），酸化ケイ素（ＳｉＯx）または金属酸化物等からなる層と、熱硬化型樹脂または紫外線硬化型樹脂等からなる層との積層構造を有する。封止層３５上には、例えば、遮光膜およびカラーフィルタが設けられた封止用基板３６が貼り合わされている。
【００３５】
（端子部の構成）
端子部４０は、上述したように、表示装置１における各種配線と外部回路とを接続するためのものであり、本実施の形態では、半導体層２０に設けられた配線層、例えばゲート電極２１、またはソース電極２５Ａおよびドレイン電極２５Ｂ等と同一工程、即ち同一材料によって形成された導電層４２（第１導電層）によって構成されている。あるいは、端子部４０は導電層４２の上に画素電極３１と同一工程において形成された導電層（第２導電層）が積層された構成を有する。
【００３６】
なお、本開示の表示装置１は、端子部４０の導電層４２と同一工程において形成された配線層（ゲート電極２１またはソース電極２５Ａおよびドレインドレイン電極２５Ｂの一方）と表示層３０の画素電極３１とが同じエッチャントによって除去される材料（同じエッチング性を有する材料）を含んでされている。エッチャントの種類としては、例えば、酢酸，リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液が挙げられる。酢酸，リン酸または硝酸系の水溶液では、例えばアルミニウム（Ａｌ），銀（Ａｇ）またはモリブデン（Ｍｏ）を除去することができる。フッ酸または硝酸系の水溶液では、例えばタンタル（Ｔａ）またはタングステン（Ｗ）を除去することができる。アンモニア過水系の溶液では、例えばチタン（Ｔｉ），窒化チタン（ＴｉＮ）または銅（Ｃｕ）を除去することができる。
【００３７】
＜２．第１の実施の形態＞
（２−１．端子部の構成）
本開示の第１の実施の形態における表示装置１は、図３Ｂに示したように、端子部４０が半導体層２０に設けられた配線層、ここではソース電極２５Ａおよびドレイン電極２５Ｂと同一工程において形成された導電層４２によって形成された構成を有する。本実施の形態では、端子部４０は基板１１側からに絶縁膜４１，導電層４２および開口４３Ａを有する絶縁膜４３の順に積層されており、導電層４２の端部、具体的には上面の周縁部から側面にかけて保護膜４４によって覆われている。
【００３８】
本実施の形態における表示装置１の端子部４０は以下のようにして製造することができる。
【００３９】
（２−２．製造方法）
図４Ａに示したように、一般的な方法を用いて基板１１上に半導体層２０および端子部４０を形成する。まず、基板１１の全面に例えばスパッタリング法や真空蒸着法を用いて、ゲート電極２１となる金属膜を形成する。次いで、この金属膜を例えばフォトリソグラフィおよびエッチングを用いてパターニングすることにより、ゲート電極２１を形成する。続いて、基板１１およびゲート電極２１の全面に、ゲート絶縁膜２２，絶縁膜４１およびチャネル層２３を順に成膜する。具体的には、基板１１上の全面にわたって、例えばスピンコート法により、上述したゲート絶縁膜材料、例えばＰＶＰ（Polyvinylpyrrolidone）溶液を塗布し、乾燥させる。これにより、画素部１０におけるゲート絶縁膜２２および端子部４０における絶縁膜４１が形成される。次いで、このゲート絶縁膜２２上に有機半導体材料、例えばＰＸＸ化合物溶液を塗布する。その後、塗布した有機半導体材料を加熱することにより、ゲート絶縁膜２２上にチャネル層２３が形成される。
【００４０】
続いて、チャネル層２３上に層間絶縁膜２４を形成したのち、チャネル層２３，層間絶縁膜２４および絶縁膜４１上に金属膜を形成する。具体的には、例えばスパッタリング法を用いて、例えばＭｏ／Ａｌ／Ｍｏの積層膜を成膜する。次に、例えばフォトリソグラフィ法を用いたエッチングによりソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層４２を形成する。
【００４１】
次いで、図４Ｂに示したように、層間絶縁膜２４およびソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層４２上に、例えばＳｉＮをスパッタリング法によってベタ膜４４Ｐとして成膜したのち、図４Ｃに示したように、画素部１０上にドライエッチングにて除去して保護膜４４を形成する。続いて、図４Ｄに示したように、画素部１０に、例えばポリイミド等の感光性樹脂を塗布し、露光および現像によって平坦化絶縁膜２６を所定の形状にパターニングすると共に、接続孔２６Ａを形成し、焼成する。次に、平坦化絶縁膜２６上および端子部４０の保護膜４４上に、例えばスパッタ法により、例えばＡｌ／ＩＴＯからなる金属膜３１Ｐを形成する。
【００４２】
続いて、図５Ａに示したように、ウェットエッチングにより端子部４０の全面および画素部１０の一部の金属膜３１Ｐを選択的に除去して発光素子３０Ｒ，３０Ｇ，３０Ｂごとに分離した画素電極３１を形成する。次いで、図５Ｂに示したように、端子部４０上の保護膜４２を例えばＳＦ６を用いたドライエッチングによって除去し、外部回路との接続部となる開口４３Ａを形成する。続いて、図５Ｃに示したように、画素部１０および端子部４０上の全面に絶縁膜を成膜したのちこの絶縁膜を加工して、発光領域を規定する窓状の電極間絶縁膜３２および絶縁膜４３を形成する。この後、画素部１０に発光層を含む有機層３３および対向電極３４を、例えば蒸着法を用いて成膜したのち、封止層３５を介して封止用基板３６を貼り合わせる。最後に、端子部４０に外部回路と接続するためのＦＰＣを実装することにより、表示装置１が完成する。
【００４３】
このような表示装置１は、検査用のモニターの他に、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４４】
（２−３．作用・効果）
一般的に、表示装置を構成する駆動トランジスタＴｒ１（または書き込みトランジスタＴｒ２）のゲート電極またはソース電極およびドレイン電極等の配線材料としては体積抵抗率および配線材料の加工性の観点からＡｌを主体とした金属を用いることが好ましい。また、トップエミッション型有機ＥＬ表示装置における発光素子の画素電極の材料としては、ＡｌやＡｇのような反射率の高い金属材料を用いることにより高い発光効率が得られる。ところが、上記配線層と画素電極とを同一材料あるいは同一のエッチャントに溶解する材料を用い、各種配線と外部回路とを接続する端子部を、画素部を構成する配線層と同一材料によって形成した場合には、配線層の加工工程において端子部を形成する導電層の表面が損傷を受けたりエッチングされてしまう。このため、端子部が正常に形成できずに、実装不良や端子部の抵抗値の上昇等が起こり、製造歩留まりの低下や、性能のばらつきによる信頼性が低下するという問題があった。
【００４５】
これに対して本実施の形態では、半導体層２０に形成する配線層（ここではソース電極２５Ａおよびドレイン電極２５Ｂ）と同一工程において形成される金属膜を端子部４０の導電層４２として形成したのち導電層４２上に保護膜４４を形成するようにした。この保護膜４４は、導電層４２をエッチングするエッチャントによって除去されない材料を用いて形成されている。これにより、ソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層４２と同じエッチャントによって除去される材料、即ち同じエッチング性を有する材料によって形成された画素電極３１を加工する工程における導電層４２への損傷が防止される。
【００４６】
以上のように、本実施の形態における表示装置１およびその製造方法では、半導体層２０に形成する配線層と同一工程、同一材料によって形成された金属膜を端子部４０を構成する導電層４２として形成したのち、導電層４２上に保護膜４４を形成するようにした。これにより、のちのエッチング工程において、導電層４２の損傷が防止され、正常な端子部４０を形成することが可能となる。よって、特性のばらつきが低減されると共に、製造歩留まりが向上する。即ち、信頼性の高い表示装置を提供することが可能となる。
【００４７】
以下、第２の実施の形態および変形例１〜３について説明する。なお、第１の実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
【００４８】
＜３．第２の実施の形態＞
図６は本開示の第２の実施の形態における表示装置２の端子部５０の断面構成を表したものである。この端子部５０は、半導体層２０に形成された配線層と同一工程において形成された導電層５１上に画素電極３１と同一工程において形成された導電層５２が積層されている点が上記第１の実施の形態と異なる。
【００４９】
端子部５０は、第１の実施の形態と同様に配線層（ここではソース電極２５Ａおよびドレイン電極２５Ｂ）と同一工程において形成された導電層５１を有し、この導電層５１上に画素電極３１と同一工程において形成された導電層５２が積層されている。本実施の形態における画素電極３１は、第１の実施の形態と同様に、配線層、例えばソース電極２５Ａおよびドレイン電極２５Ｂと同じエッチング性を有する材料（例えば、ともにＡｌまたはＡｌ合金）によって形成された層（反射電極膜３１Ａ）と、ＩＴＯのような透明導電材料を用いて形成された層（透明導電膜３１Ｂ）との積層構造を有する。よって、端子部５０の導電層５２も画素電極３１と同様に、ソース電極２５Ａおよびドレイン電極２５Ｂと同じエッチング性を有する材料、即ち、導電層５１と同じエッチング性を有する材料からなる層（導電層５２Ａ）と、透明導電材料からなる層（透明電極層５２Ｂ）とがこの順に積層された構成を有する。但し、本実施の形態における端子部５０は、表面の透明電極材料層５２Ｂの一部、具体的には開口５３Ａ内の外部回路との接続面となる部分が除去され、導電層５２Ａが露出している。
【００５０】
本実施の形態における表示装置１の端子部５０は以下のようにして製造することができる。まず、上記第１の実施の形態と同様の方法を用いて図７Ａに示したようにソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層５１まで形成する。続いて、図７Ｂに示したように、平坦化絶縁膜２６を形成したのち、ドレイン電極２５Ｂおよび平坦化絶縁膜２６の表面並びに端子部５０における導電層５１上に例えばＡｌ（５２Ａ）／ＩＴＯ（５２Ｂ）からなる金属膜３１Ｐ，５２を成膜する。
【００５１】
次いで、図７Ｃに示したように所定の形状となるように選択的にＩＴＯを除去する。このとき、端子部５０上のＩＴＯ（５２Ｂ）は除去しない。続いて、図８Ａに示したように、画素電極３１および導電層５２（５２Ａ，５２Ｂ）を加工したのち、図８Ｂに示したように発光領域を規定する窓状の電極間絶縁膜３２および開口５３Ａを有する絶縁膜５３を形成する。次に、図８Ｃに示したように、開口５３Ａ内の導電膜５２Ｂをエッチング、具体的には、開口５３Ａと略同一の開口となるように除去して導電層５２と外部回路との導通を図る。この後、画素部１０に発光層を含む有機層３３を、蒸着法を用いて成膜したのち、封止層３５を介して封止用基板３６を貼り合わせる。最後に、端子部４０に外部回路と接続するためのＦＰＣを実装することにより、表示装置２が完成する。
【００５２】
画素電極が金属膜と透明電極膜との積層構造として構成されている表示装置において、この画素電極を外部回路と接続する端子部として用いた場合には、端子部に当該画素電極を用いない表示装置と比較して平均実装抵抗値が上昇するという問題がある。また、非常にばらつきが大きくなり表示ムラが発生するという問題があった。これは、反射電極膜と透明電極、例えばＡｌ−Ｎｉ合金とＩＴＯをダイレクトコンタクトさせた場合において、Ａｌ3Ｎｉ層粒子を介した部分的なオーミック接触部と、Ａｌ酸化膜を介した非オーミック接触部とが混在することによる。また、実装部材の導電フィラーと端子部の表面とが点接触になっているためと考えられる。
【００５３】
これに対して、本実施の形態では、端子部５０を配線層と同一工程において形成された導電層５１と画素電極３１と同一工程によって形成された導電層５２との積層構造とした。その製造工程において、画素電極３１の加工時に、端子部５０における導電層５２に設けられた透明電極膜５２Ｂをそのまま残し、反射電極膜５２Ａのエッチング時における保護膜として用いるようにした。これにより、エッチングによる端子部５０を構成する導電層５１および導電層５２（反射電極膜５２Ａ）の損傷を防止することが可能となる。また、画素電極３１のパターニング後に、端子部５０の上面の透明電極膜５２Ｂを除去するようにした。これにより、端子部５０における抵抗値の上昇が防止される。
【００５４】
以上のように、本実施の形態における表示装置２およびその製造方法では、反射電極膜５２Ａの加工時に透明電極膜５２Ｂを保護膜として用いることによって端子部５０を正常に形成することが可能となる。また、最終的に端子部５０上の透明電極膜５２Ｂを除去することによって、端子部５０における抵抗値の上昇を防ぐことが可能となる。よって、特性のばらつきが低減されると共に、製造歩留まりが向上する。即ち、信頼性の高い表示装置を提供することが可能となる。
【００５５】
＜４．変形例１＞
図９は上記第１の実施の形態の変形例における表示装置３の画素部６０および端子部４０の断面構成を表したものである。この表示装置３では、画素部６０を構成する半導体層２０を多層配線とした点が上記第１の実施の形態と異なる。この半導体層２０は、薄膜トランジスタ２０Ａを構成する各層と平坦化絶縁膜２６との間に、例えば、ポリイミド等の樹脂材料によって形成された層間絶縁膜６１とゲート電極２１やソース電極２５Ａ，ドレイン電極２５Ｂと同様の金属材料によって形成された配線層６２が積層された構成を有する。なお、本変形例における端子部４０を構成する導電層４２は、ゲート電極２１またはソース電極２５Ａ，ドレイン電極２５Ｂの形成工程の他に、配線層６２を用いてもよい。この場合には、配線層６２は画素電極３１（特に反射電極膜３１Ａ）と同じエッチング性を有する材料によって構成されている。
【００５６】
本変形例における表示装置３は以下のようにして製造することができる。まず、上記第１の実施の形態と同様の方法を用いて図１０Ａに示したようにソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層４２を形成したのち、端子部４０上に保護膜４４を形成する。続いて、図１０Ｂに示したように、層間絶縁膜２４，ソース電極２５Ａおよびドレイン電極２５Ｂ上に層間絶縁膜６１および配線層６２を形成したのち、平坦化絶縁膜２６および画素電極膜３１Ｐを順に形成する。また、端子部４０の保護膜４４上にも画素電極膜３１Ｐを形成する。
【００５７】
次に、図１０Ｃに示したように、画素電極膜３１Ｐをウェットエッチングにより端子部４０の全面を除去すると共に、画素部１０を加工したのち、端子部４０上の保護膜４４を例えばＳＦ６等を用いたドライエッチングによって外部回路との接続部を選択的に除去する。続いて、図１０Ｃに示したように、発光領域を規定する窓状の電極間絶縁膜３２および端子部４０上に絶縁膜４３を形成する。この後、画素部１０に発光層を含む有機層３３を、蒸着法を用いて成膜したのち、封止層３５を介して封止用基板３６を貼り合わせる。最後に、端子部４０に外部回路と接続するためのＦＰＣを実装することにより、表示装置１が完成する。
【００５８】
＜５．変形例２＞
図１１は上記第２の実施の形態の変形例における表示装置４の端子部７０の断面構成を表したものである。この表示装置４では、上記変形例１と同様に半導体層２０が多層配線構造を有すると共に、端子部７０を構成する導電層が３層構造を有する点が上記第２の実施の形態と異なる。この導電層は、例えばソース電極２５Ａ，ドレイン電極２５Ｂと同一工程において形成された導電層７２、配線層６２と同一工程において形成された導電層７５、画素電極３１と同一工程において形成された導電層７３をこの順に積層した構成を有する。なお、導電層７２はゲート電極２１と同一工程において形成しても構わない。
【００５９】
本変形例における表示装置４は以下のようにして製造することができる。まず、上記第２の実施の形態と同様の方法を用いて図１２Ａに示したようにソース電極２５Ａ，ドレイン電極２５Ｂと、絶縁膜７１上に導電層７２とを形成する。続いて、図１２Ｂに示したように、層間絶縁膜２４，ソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層５１上に層間絶縁膜６１および配線層６２を、端子部７０の導電層７２上に導電層７５を形成する。
【００６０】
次に、図１２Ｃに示したように、平坦化絶縁膜２６および画素電極３１および導電層７３を形成したのち、図１２Ｄに示したように、発光領域を規定する窓状の電極間絶縁膜３２および絶縁膜７４を形成する。更に端子部７０に画素電極３１と同時に成膜した導電層７３（反射電極膜７３Ａ，透明電極膜７３Ｂ）のうち、保護膜として機能していた透明電極膜７３Ｂを除去する。その後、画素部１０に含む有機層３３を、蒸着法を用いて成膜したのち、封止層３５を介して封止用基板３６を貼り合わせる。最後に、端子部７０に外部回路と接続するためのＦＰＣを実装することにより、表示装置１が完成する。
【００６１】
表示装置は更なる大型化および高精細化が求められている。表示装置を大型化した場合には、配線抵抗および寄生容量による負荷により信号遅延が起こる。また、高精細化では画素数の増加に伴い、特に有機ＥＬ表示装置においては駆動用の配線や信号線を形成する配線層の密度が高くなり、これによって短絡不良が増加し製造歩留まりが低下するという問題があった。この問題を解決するために、各種配線を形成する層を多層化する方法がある。本発明では配線層を多層化する場合には、信号の遅延を回避するために多層化した配線層間に誘電率の低いポリイミド等の感光性樹脂を用いたが、これら樹脂系材料は耐ドライエッチング性が低い。このため、感光性層間絶縁樹脂上の配線層をドライエッチングで加工すると、絶縁膜に穴が空いて上下配線層がショートしたり、絶縁膜表面の荒れによって外観ムラが発生する等、製造歩留まりの低下および品質のばらつき等が発生しやすくなる。
【００６２】
そこで、多層配線化するために追加した配線層６２はウェットエッチングで加工できる
例えばＭｏ／Ａｌ積層金属を用いることが好ましい。本変形例１，２によれば、例えば変形例１では、端子部４０の導電層４２を、ゲート電極２１またはソース電極２５Ａ，ドレイン電極２５Ｂあるいは配線層６２と同一工程によって形成したのち、導電層４２上に保護膜４４を形成するようにした。変形例２では、端子部７０を構成する導電層を３層構造（導電層７２，７５，７３）とし、その形成工程において、最上層に透明電極膜７３Ｂを形成するようにした。このため、半導体層２０を感光性の樹脂材料によって形成された層間絶縁膜６１を備えた多層配線構造とした場合でも、端子部４０（，７０）の導電層４２（，７２，７５，７３）のエッチングによる損傷を防ぐことができる。よって、製造歩留まりが高く信頼性に優れたより大型且つ高精細な表示装置を提供することが可能となる。
【００６３】
＜６．変形例３＞
図１３は本開示の変形例における表示装置５の端子部８０の断面構成を表したものである。この表示装置５は、ソース電極２５Ａおよびドレイン電極２５Ｂを互いにエッチング性の異なる金属材料を積層した構成を有する。具体的には、ソース電極２５Ａおよびドレイン電極２５Ｂは基板１１側から例えばＡｌ合金，Ｔｉ（またはＷ）の順に積層したものであり、ソース電極２５Ａおよびドレイン電極２５Ｂと同一工程によって形成された端子部８０の導電層もまた、Ａｌ合金からなる導電層８２ＡおよびＴｉ（またはＷ）からなる導電層８２Ｂがこの順に積層されている。
【００６４】
本変形例における表示装置５は以下のようにして製造することができる。まず、上記第１の実施の形態と同様の方法を用いて図１４Ａに示したようにソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層８２（導電層８２Ａ，８２Ｂ）を形成する。このとき、ソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層８２（導電層８２Ａ，８２Ｂ）は、配線層６２の材料とはエッチャント性の異なる金属材料、例えばＴｉ／Ａｌの積層構造とする。続いて、図１４Ｂに示したように、層間絶縁膜２４，ソース電極２５Ａ，ドレイン電極２５Ｂおよび導電層８２上に層間絶縁膜６１および金属膜６２Ａを形成する。次に、図１４Ｃに示したように、画素部１０における金属膜６２Ａを加工して配線層６２を形成すると共に、端子部８０における金属膜６２Ａを除去する。このとき、導電層８２Ｂ（Ｔｉ／Ａｌ積層構造のＴｉ層）がエッチング保護膜として働く。
【００６５】
続いて、図１５Ａに示したように、平坦化絶縁膜２６を形成したのち、画素電極膜３１Ｐを平坦化絶縁膜２６および端子部８０の全面にわたって成膜する。次に、図１５Ｂに示したように画素電極膜３１Ｐをパターニングして画素電極３１を形成すると共に、端子部８０上の画素電極膜３１Ｐを除去する。続いて、図１５Ｃに示したように、絶縁膜の成膜および加工によって、発光領域を規定する窓状の電極間絶縁膜３２および端子部８０上の絶縁膜８３を形成する。この後、画素部１０に発光層を含む有機層３３を、蒸着法を用いて成膜したのち、封止層３５を介して封止用基板３６を貼り合わせる。最後に、端子部８０に外部回路と接続するためのＦＰＣを実装することにより、表示装置１が完成する。
【００６６】
このように、半導体層２０に形成された配線層（ゲート電極２１，ソース電極２５Ａ，ドレイン電極２５Ｂおよび配線層６２）のいずれかを互いに異なるエッチング性を有する材料の積層構造、特に、上層に画素電極３１とは異なるエッチング性を有する材料を用いることによって上記第１および変形例１のように別途保護膜を形成することなく、端子部８０を正常に形成することが可能となる。
【００６７】
＜７．適用例＞
上記第１、第２の実施の形態および変形例１〜３で説明した表示装置１〜５は、例えば、下記電子機器として好適に用いることができる。
【００６８】
（適用例１）
図１６Ａは、スマートフォンの外観を表側から、図１６Ｂは裏側から表したものである。このスマートフォンは、例えば、表示部６１０（表示装置１）および非表示部（筐体）６２０と、操作部６３０とを備えている。操作部６３０は、図１６Ａに示したように非表示部６２０の前面に設けられていてもよいし、図１６Ｂに示したように上面に設けられていてもよい。
【００６９】
（適用例２）
図１７は、適用例１に係るテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル２１０およびフィルターガラス２２０を含む映像表示画面部２００を有しており、映像表示画面２００が、上記表示装置に相当する。
【００７０】
（適用例３）
図１８Ａは、適用例２に係るデジタルカメラの外観を表側から、図１８Ｂは裏側から表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部３１０、上記表示装置としての表示部３２０、メニュースイッチ３３０およびシャッターボタン３４０を有している。
【００７１】
（適用例４）
図１９は、適用例３に係るノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体４１０，文字等の入力操作のためのキーボード４２０および上記表示装置としての表示部４３０を有している。
【００７２】
（適用例６）
図２０は、適用例４に係るビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５１０，この本体部５１０の前方側面に設けられた被写体撮影用のレンズ５２０，撮影時のスタート／ストップスイッチ５３０および上記表示装置としての表示部５４０を有している。
【００７３】
（適用例７）
図２１Ａは、適用例５に係る携帯電話機の閉じた状態における正面図、左側面図、右側面図、上面図および下面図を表したものである。図２１Ｂは、携帯電話機の開いた状態における正面図および側面図を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。ディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置に相当する。
【００７４】
以上、第１，第２の実施の形態、変形例１〜３および適用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件等は限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００７５】
なお、本技術は以下のような構成をとることも可能である。
（１）画素電極を有する表示層と、前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、前記半導体層と外部回路とを電気的に接続する端子部とを備え、前記端子部は、前記配線層と同一材料の第１導電層を含む表示装置。
（２）前記半導体層はゲート電極および一対のソース・ドレイン電極を含み、前記端子部は前記ゲート電極または前記一対のソース・ドレイン電極と同一材料の第１導電層によって構成されている、前記（１）に記載の表示装置。
（３）前記半導体層は多層配線層を備え、前記端子部は前記多層配線層を構成する金属膜と同一材料の第１導電層によって構成されている、前記（２）に記載の表示装置。
（４）前記端子部は、前記ゲート電極，前記一対のソース・ドレイン電極および前記金属膜の少なくとも１種と同一材料の第１導電層、または前記第１導電層と前記画素電極を構成する材料を含む第２導電層との積層構造によって構成されている、前記（３）に記載の表示装置。
（５）前記画素電極および前記端子部の前記第２導電層は透明電極膜と反射電極膜との積層構造を有し、前記端子部を構成する前記第２導電層の前記透明電極膜は開口を有する、前記（４）に記載の表示装置。
（６）前記端子部は少なくとも両端に保護膜を有する、前記（１）乃至（５）のいずれかに記載の表示装置。
（７）前記エッチャントは、酢酸，リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液である、前記（１）乃至（６）のいずれかに記載の表示装置。
（８）前記端子部は、アルミニウム（Ａｌ），銀（Ａｇ）およびモリブデン（Ｍｏ）のうちの少なくとも１種を含む、前記（１）乃至（７）のいずれかに記載の表示装置。
（９）前記端子部は、タンタル（Ｔａ）およびタングステン（Ｗ）のうちの少なくとも１種を含む、前記（１）乃至（８）のいずれかに記載の表示装置。
（１０）前記端子部は、チタン（Ｔｉ），窒化チタン（ＴｉＮ）および銅（Ｃｕ）のうちの少なくとも１種を含む、前記（１）乃至（９）のいずれかに記載の表示装置。
（１１）前記画素電極および配線層の少なくとも一方は互いに異なるエッチング性を有する層を積層した構成を有する、前記（１）乃至（１０）のいずれかに記載の表示装置。
（１２）前記画素電極は、アルミニウム（Ａｌ）またはアルミニウム合金と酸化インジウムスズ（ＩＴＯ）とが積層された構成を有する、前記（１）乃至（１１）のいずれかに記載の表示装置。
（１３）前記配線層は、Ｔｉ／Ａｌ／Ｔｉの積層構造を有する、前記（１）乃至（１２）のいずれかに記載の表示装置。
（１４）前記半導体層は、前記ゲート電極，半導体膜，一対のソードレイン電極の順または半導体膜，ゲート電極，一対のソース・ドレイン電極の順に設けられている、前記（１）乃至（１３）のいずれかに記載の表示装置。
（１５）基板上の半導体層に配線層を形成すると共に、端子部に前記配線層と同一材料の第１導電層を形成する工程と、表示層を構成する画素電極を前記配線層と同じエッチャントによって除去される材料により前記半導体層および前記第１導電層上に連続膜として形成する工程と、前記半導体層および前記第１配線層上に連続膜として表示層を構成する、前記配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程と、前記第１導電層上の前記画素電極の少なくとも一部を除去し端子部を形成する工程とを含む表示装置の製造方法。
（１６）前記配線層および前記第１導電層の形成工程と前記画素電極の形成工程との間に、前記配線層および前記第１導電層上に連続膜として保護膜を形成する工程と、前記配線層上の前記保護膜を除去する工程とを含む、前記（１５）に記載の表示装置の製造方法。
（１７）前記第１導電層上に第２導電層として前記画素電極を形成したのち、前記画素電極の少なくとも一部を除去する、前記（１５）または（１６）に記載の表示装置の製造方法。
（１８）前記画素電極を反射電極膜と透明電極膜とから構成し、前記第２導電層は前記画素電極から前記透明電極の少なくとも一部を除去することによって形成する、前記（１７）に記載の表示装置の製造方法。
（１９）表示装置を備え、前記表示装置は、画素電極を有する表示層と、前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、前記半導体層と外部回路とを電気的に接続する端子部とを備え、前記端子部は、前記配線層と同一材料の第１導電層を含む電子機器。
【符号の説明】
【００７６】
１〜５…表示装置、１０…画素部、１１…基板、２０Ａ…薄膜トランジスタ、２１…ゲート電極、２２…ゲート絶縁膜、２３…半導体膜、２４…層間絶縁膜、２５Ａ…ソース電極、２５Ｂ…ドレイン電極層、３０…発光素子、４０，５０，６０，７０，８０…端子部。
【図１】
2014145857.tif 000003
【図２】
2014145857.tif 000004
【図３Ａ】
2014145857.tif 000005
【図３Ｂ】
2014145857.tif 000006
【図４Ａ】
2014145857.tif 000007
【図４Ｂ】
2014145857.tif 000008
【図４Ｃ】
2014145857.tif 000009
【図４Ｄ】
2014145857.tif 000010
【図５Ａ】
2014145857.tif 000011
【図５Ｂ】
2014145857.tif 000012
【図５Ｃ】
2014145857.tif 000013
【図６】
2014145857.tif 000014
【図７Ａ】
2014145857.tif 000015
【図７Ｂ】
2014145857.tif 000016
【図７Ｃ】
2014145857.tif 000017
【図８Ａ】
2014145857.tif 000018
【図８Ｂ】
2014145857.tif 000019
【図８Ｃ】
2014145857.tif 000020
【図９】
2014145857.tif 000021
【図１０Ａ】
2014145857.tif 000022
【図１０Ｂ】
2014145857.tif 000023
【図１０Ｃ】
2014145857.tif 000024
【図１１】
2014145857.tif 000025
【図１２Ａ】
2014145857.tif 000026
【図１２Ｂ】
2014145857.tif 000027
【図１２Ｃ】
2014145857.tif 000028
【図１２Ｄ】
2014145857.tif 000029
【図１３】
2014145857.tif 000030
【図１４Ａ】
2014145857.tif 000031
【図１４Ｂ】
2014145857.tif 000032
【図１４Ｃ】
2014145857.tif 000033
【図１５Ａ】
2014145857.tif 000034
【図１５Ｂ】
2014145857.tif 000035
【図１５Ｃ】
2014145857.tif 000036
【図１６Ａ】
2014145857.tif 000037
【図１６Ｂ】
2014145857.tif 000038
【図１７】
2014145857.tif 000039
【図１８Ａ】
2014145857.tif 000040
【図１８Ｂ】
2014145857.tif 000041
【図１９】
2014145857.tif 000042
【図２０】
2014145857.tif 000043
【図２１Ａ】
2014145857.tif 000044
【図２１Ｂ】
2014145857.tif 000045