(57)【要約】      （修正有）【課題】基板反りを抑制した多層電子支持構造体を提供する。【解決手段】ビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体２００であって、前記ビア層が、２つの隣接するフィーチャ層の間にはさまれる誘電材料およびＸＹ平面に対して垂直なＺ方向に前記一対の隣接するフィーチャ層の間にまたがる誘電材料を通しての少なくとも１個の構成要素２０６、２０８を備え、前記少なくとも１個の構成要素２０６、２０８が、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有することによって特徴づけられ、そして、少なくとも１個の構成要素が誘電材料内に完全に封入されてかつその周囲から電気的に絶縁される。【選択図】図２
2014022716.tif 000002
【特許請求の範囲】
【請求項１】
ビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体であって、前記ビア層が、前記２つの隣接するフィーチャ層の間にはさまれる誘電材料および前記ＸＹ平面に対して垂直なＺ方向に前記一対の隣接するフィーチャ層の間にまたがる前記誘電材料を通しての少なくとも１個の構成要素を備え、前記少なくとも１個の構成要素が、前記ＸＹ平面内の短い寸法の長さの少なくとも３倍の前記ＸＹ平面内の長い寸法を有することによって特徴づけられ、そして、前記少なくとも１個の構成要素が前記誘電材料内に完全に封入されてかつその周囲から電気的に絶縁されることを特徴とする構造体。
【請求項２】
前記少なくとも１個の構成要素が電気的に非機能性であることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項３】
導電性ビアおよびフィーチャの中心電子機能領域および周囲の領域を備え、前記構成要素が、前記周囲の領域内に位置していることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項４】
前記導電性ビアおよびフィーチャの中心電子機能領域が、フリップチップ技術によってチップを連結するためにあることを特徴とする請求項３に記載の多層電子支持構造体。
【請求項５】
フリップチップＢＧＡ（ＦＣＢＧＡ）、フリップチップチップスケールパッケージ（ＦＣＣＳＰ）、フリップチップピングリッドアレイ（ＦＣＰＧＡ）およびフリップチップランドグリッドアレイ（ＦＣＬＧＡ）を含む群から選択される請求項４に記載の多層電子支持構造体。
【請求項６】
少なくとも１０ｍｍｘ１０ｍｍおよび６０ｍｍｘ６０ｍｍを超えない平面寸法を有する請求項３に記載の多層電子支持構造体。
【請求項７】
前記中心電子機能領域が少なくとも５ｍｍｘ５ｍｍおよび２５ｍｍｘ２５ｍｍを超えない寸法を有することを特徴とする請求項３に記載の多層電子支持構造体。
【請求項８】
前記少なくとも１個の構成要素が残留応力を軽減してかつ平面性を補助するためにあることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項９】
前記少なくとも１個の構成要素が前記支持構造体のエッジに沿って配置されることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項１０】
前記少なくとも１個の構成要素が前記中心電子機能領域の全ての側面に沿って前記周囲の領域内に配置されることを特徴とする請求項３に記載の多層電子支持構造体。
【請求項１１】
前記チップを支持するため、チップの回りに半径方向に配置される複数の構成要素を備える請求項１に記載の多層電子支持構造体。
【請求項１２】
前記少なくとも１個の構成要素が前記支持構造体の角内に配置するためのコーナー角を備えることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項１３】
少なくとも１個の構成要素が単一層の範囲内にあることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項１４】
少なくとも１個の構成要素が複数の層にまたがることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項１５】
正方形形状の、矩形形状の、Ｔ形状の、逆Ｔ形状の、Ｉ形状の、Ｊ形状の、およびＬ形状の外形からなるグループから選択される外形を有する請求項１に記載の多層電子支持構造体。
【請求項１６】
フィーチャ層内のパッドおよび前記パッド上の非円柱形のビアを備える請求項１５に記載の多層電子支持構造体。
【請求項１７】
前記パッドがチタン、タンタル、タングステンおよびクロムを含む群から選択される金属を備える接着材層を備えることを特徴とする請求項１６に記載の多層電子支持構造体。
【請求項１８】
前記構成要素がその長さに沿って波形または小鈍鋸歯状であることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項１９】
前記誘電材料がポリマーを備えることを特徴とする請求項１に記載の多層電子支持構造体。
【請求項２０】
前記ポリマーがポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を備えることを特徴とする請求項２０に記載の多層電子支持構造体。
【請求項２１】
前記誘電材料が無機含有物を更に備えることを特徴とする請求項２０に記載の多層電子支持構造体。
【請求項２２】
前記無機含有物がガラスファイバを備えることを特徴とする請求項２２に記載の多層電子支持構造体。
【請求項２３】
前記無機含有物がセラミック粒子を備えることを特徴とする請求項２２に記載の多層電子支持構造体。
【請求項２４】
多層電子支持構造体内に少なくとも１個の構成要素を組み込むステップを含む前記多層電子支持構造体を剛性化するためのプロセス。
【請求項２５】
前記少なくとも構成要素が非電子機能細長金属含有物を備えることを特徴とする請求項２４に記載のプロセス。
【請求項２６】
下位誘電層上へシード層を堆積するステップと、前記シード層上へ前記少なくとも１個の構成要素の第１層をパターンまたはパネルメッキするステップと、を含む請求項２４に記載のプロセス。
【請求項２７】
前記シード層上へ前記少なくとも１個の非電子機能細長金属含有物の第１層上へ付加層を構築するステップを更に含む請求項２６に記載のプロセス。
【請求項２８】
請求項２４に記載のプロセスであって、以下のステップ、すなわち、
（ａ）ビア柱層内のビア柱の端部を露出するために処理される下位ビア柱層を含む基板を得るステップと、
（ｂ）シード層によって前記基板を覆うステップと、
（ｃ）前記シード層の上にフォトレジストの第１層を塗布するステップと、
（ｄ）前記少なくとも１個の構成要素の第１の部分を含むフィーチャのパターンを形成するために前記フォトレジストを露光してかつ現像するステップと、
（ｅ）前記少なくとも１個の構成要素の第１の部分を備えるフィーチャ層を製作するために前記フィーチャのパターンに金属を堆積するステップと、
（ｆ）前記フォトレジストの第１層を剥離するステップと、
（ｇ）第２のフォトレジスト層を塗布するステップと、
（ｈ）前記少なくとも１個の構成要素の第２の部分を備えるビア柱のパターンを露光してかつ現像するステップと、
（ｉ）前記ネガパターンに前記少なくとも１個の構成要素の前記第２の部分を備える金属層を堆積するステップと、
（ｊ）前記フォトレジストを剥離して前記少なくとも１個の非電子機能細長金属含有物を直立したままにするステップと、
（ｋ）前記少なくとも１個の構成要素を隔離するために前記シード層を除去するステップと、
（ｌ）前記少なくとも１個の非電子機能細長金属含有物の上に誘電材料を積層するステップと、から成るプロセス。
【請求項２９】
ビア柱の端部を露出するために前記多層電子支持構造体を薄くする更なるステップ（ｍ）を含む請求項２７に記載のプロセス。
【請求項３０】
前記薄くされた表面の上に金属シード層を堆積する更なるステップ（ｎ）を含む請求項２９に記載のプロセス。
【請求項３１】
前記少なくとも１個の構成要素が更なるフィーチャ層を備え、および、ステップ（ｃ）から（ｆ）および（ｌ）が繰り返されることを特徴とする請求項２８に記載のプロセス。
【請求項３２】
前記少なくとも１個の構成要素がステップ（ｇ）から（ｋ）を繰り返すことによって製作される更なるビア柱層を備えることを特徴とする請求項２８に記載のプロセス。
【請求項３３】
請求項２４に記載のプロセスであって、少なくとも１個のビア柱層が少なくとも１個の構成要素の一部分を含み、および、前記プロセスが以下のステップ、すなわち、（ｉ）その銅が露出されるところで下位フィーチャ層を含む基板を得るステップと、
（ｉｉ）シード層によって前記基板を覆うステップと、
（ｉｉｉ）前記シード層の上に金属層を堆積するステップと、
（ｉｖ）前記金属層の上にフォトレジスト層を塗布するステップと、
（ｖ）前記少なくとも１個の構成要素を含むビア柱のポジパターンを露光してかつ現像するステップと、
（ｖｉ）露出される前記金属層をエッチング除去するステップと、
（ｖｉｉ）前記フォトレジストを剥離して、前記少なくとも１個の構成要素を含むビア柱を直立したままにするステップと、
（ｖｉｉｉ）前記ビア柱および少なくとも１個の構成要素の上に誘電材料を積層するステップと、を含むプロセス。
【請求項３４】
前記金属を露出するために薄くする更なるステップ（ｉｘ）を含む請求項３３に記載のプロセス。
【請求項３５】
前記薄くされた表面の上に金属シード層を堆積する更なるステップ（ｘ）を含む請求項３３に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概ね薄いが剛性剛直な多層電子支持構造体におよびその製作の方法に関する。
【背景技術】
【０００２】
フリップチップボールグリッドアレイ（ＦＣＢＧＡ）およびフリップチップスケールパッケージ（ＦＣＣＳＰ）の形態の先端ＩＣ基板は、通常一般的に、一方または両方の側面上に少数の、一般的に２層以上の銅層を有するガラス／ポリマー誘電複合体である『コア』構造体を使用する。銅層は、メッキされたスルーホール（ＰＴＨ）を使用して、電気的に相互接続される。
【０００３】
ガラス／ポリマー誘電複合体コアは、充填された銅マイクロビアによって相互接続される銅金属の層によって、順に交互にする誘電体、一般的にポリマーフィルムまたはプリプレグの層から成る多層スタックがその上に構築されるベースとして機能する。
【０００４】
完成したＦＣＢＧＡまたはＦＣＣＳＰ基板ユニットは、高度な平坦度を実証することを要求され、かつ時には「第１レベルアセンブリ」として公知であるものにおける能動（ＩＣ）および受動構成要素の取り付けのような、以降の処理ステップを支持するために反りがないことを要求される。
【０００５】
製作、以降の処理中におよび使用中の間に応力をバランスさせるために、それはさもなければ反りまたは層間剥離に結びつく可能性があるが、多層スタックが好ましくはベースの両側面に構築される。第１レベルアセンブリの後、ＩＣ（複数ＩＣ）、受動構成要素およびそれらを載せる基板を含む、全体のユニットが時には『ＩＣパッケージ』として公知である。
【０００６】
ＩＣパッケージは次のレベルの電子サブシステムへの取付部材を必要とし、それは通常プリント回路基板（ＰＣＢ）を含む。ＩＣパッケージをＰＣＢに取り付けるために使用される一連のプロセスは、時には『第２レベルアセンブリ』と称する。
【０００７】
多くの現代の電子システム、特に多機能電話、タブレットなどのようなハンドヘルド装置は、付加機能、強化された電気性能、低い熱放散、および、ますます薄いＩＣパッケージを必要とする。従って、ＩＣ基板が、一連のスタックされたダイまたは時には『ＰｏＰ』、パッケージオンパッケージの頭字語、と称するものを使用してさらに別のＩＣパッケージのような、３Ｄパッケージアーキテクチャをその上に載せることができるので、第１および第２レベルアセンブリプロセスはますます複雑になる。
【０００８】
従って認識されることは、ＦＣＢＧＡまたはＦＣＣＳＰ形態の先端ＩＣ基板は、それらが一般的に第１および第２レベルアセンブリの両方の処理中に種々の高い温度および厳しい処理状態にさらされるので、それら自体の製作中だけでなく、以降の処理においてもまた優れた平坦度を有する必要があることである。
【０００９】
上記の結果、ＩＣ基板の反りが、特にダイスタッキングおよび３Ｄ  ＰｏＰアーキテクチャが使用される時、第１および第２レベルアセンブリ中の歩留りをひどく低下させるかもしれない。反ったＦＣＢＧＡおよびＦＣＣＳＰ基板またはＩＣパッケージは、基板にＩＣを相互接続するフリップチップバンプ内のクラック、ＰＣＢに（またはＰｏＰ構成で別のＩＣパッケージに）ＩＣパッケージを相互接続するＢＧＡボール内のクラックまたはダイクラッキングさえ引き起こす可能性があり、その全てが、システム故障に至ることになる。
【００１０】
現代のハンドヘルド装置に対して低いフォームファクタスペース要件を満たしてかつより多くの装置機能に対してそのうえより高い接点で低いインダクタンスおよび低い熱インピーダンスを達成する要求によって駆り立てられて、ますます薄いＩＣ基板に対する需要が増大している。従って、マイクロエレクトロニクス業界は、層のビルドアップから造られるが、中心『コア』セクションを伴わないＦＣＢＧＡまたはＦＣＣＳＰ形態を有する『コアレス』ＩＣ基板と称されるものを使用することを検討してきた。このタイプのコアレス基板は、有意に縮小された厚さ、ＩＣへのおよびそれからの短いビア経路に起因して改善されたシステムインダクタンスおよび改善された熱インピーダンスを有する。しかしながら、コアレス基板はまた、不在のコアセクションによって通常与えられるであろう機械的剛直性のそれらの固有の欠如および支持体の欠如に起因する反りに、より影響されやすい。その上に第１および第２レベルアセンブリを製作する時、ならびに特にダイおよび／またはパッケージをスタックするために使用される熱プロセスの結果、これらの課題は高い処理温度に曝されている間に深刻になるかもしれない。
【００１１】
誘電フィルムを備えたビルドアップ構造体を特徴とする種々のコアレス基板技術が、近年提唱されてきた。ほとんどのコアレス基板技術は、受け入れられるレベルの平坦度を維持してかつ構造体内のコアの欠如を補正するために、基板のＩＣ側に取り付けられる外部金属フレーム補剛材を必要とする。しかしながら認識されるであろうことは、この種の外部補剛材が基板の上面の上に高価な面積スペースを占め、および、この占められたスペースが、基板表面上にスタックされる付加ＩＣパッケージを連結するのに必要かもしれない受動構成要素装着具および／またはパッドを取り付けるためのような他の目的のために利用できないことである。
【００１２】
この課題に対処する１つのアプローチは、ＡＭＩＴＥＣによって開発され、かつＨｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）内に記載されるように、コアレスＩＣ基板の使用である。Ａｍｉｔｅｃの技術は、全体的な基板平坦度および反り耐性を強化するガラスファブリック／ポリマー複合材料（プリプレグ）を使用することができてかつそれゆえに上記の通りに外部金属フレーム補剛材に対する必要性を解消するコアレス基板の製作を可能にする。
【００１３】
それにもかかわらず、低い熱インピーダンスを有する薄い基板のようなより厳しい要求を満たすことの増え続ける需要は、（特許文献１）、（特許文献２）および（特許文献３）にて説明した、ＡＭＩＴＥＣコアレス構造体さえ克服するのが難しいと見いだすかもしれない更なる難題を提起する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第７，６８２，９７２号明細書
【特許文献２】米国特許第７，６６９，３２０号明細書
【特許文献３】米国特許第７，６３５，６４１号明細書
【発明の概要】
【課題を解決するための手段】
【００１５】
本発明の第１の態様が、ビア層によって隔てられるＸＹ平面内に延在する少なくとも一対の隣接するフィーチャ層を備える多層電子支持構造体であって、前記ビア層が、２つの隣接するフィーチャ層の間にはさまれる誘電材料およびＸＹ平面に対して垂直なＺ方向に前記一対の隣接するフィーチャ層の間にまたがる誘電材料を通しての少なくとも１個の構成要素を備え、前記少なくとも１個の構成要素が、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有することによって特徴づけられ、そして、少なくとも１個の構成要素が誘電材料内に完全に封入されてかつその周囲から電気的に絶縁されることを特徴とする構造体を提供することに向けられる。
【００１６】
いくつかの実施態様において、少なくとも１個の構成要素が電気的に非機能性である。
【００１７】
いくつかの実施態様において、多層電子支持構造体が導電性ビアおよびフィーチャの中心電子機能領域および周囲の領域を備え、構成要素が、周囲の領域内に位置している。
【００１８】
いくつかの実施態様において、導電性ビアおよびフィーチャの中心電子機能領域が、フリップチップ技術によってチップを連結するためにある。
【００１９】
いくつかの実施態様において、この技術がフリップチップＢＧＡ（ＦＣＢＧＡ）、フリップチップチップスケールパッケージ（ＦＣＣＳＰ）、フリップチップピングリッドアレイ（ＦＣＰＧＡ）およびフリップチップランドグリッドアレイ（ＦＣＬＧＡ）を含む群から選択される。
【００２０】
いくつかの実施態様において、多層電子支持構造体が少なくとも２５ｍｍｘ２５ｍｍおよび６０ｍｍｘ６０ｍｍを超えない平面寸法を有する。
【００２１】
いくつかの実施態様において、中心電子機能領域が少なくとも１０ｍｍｘ１０ｍｍおよび２５ｍｍｘ２５ｍｍを超えない寸法を有する。
【００２２】
いくつかの実施態様において、少なくとも１個の構成要素が残留応力を軽減して平面性を補助するためにある。
【００２３】
いくつかの実施態様において、少なくとも１個の構成要素が支持構造体のエッジに沿って配置される。
【００２４】
いくつかの実施態様において、少なくとも１個の構成要素が中心電子機能領域の全ての側面に沿って周囲の領域内に配置される。
【００２５】
いくつかの実施態様において、多層電子支持構造体が、チップの回りに半径方向に配置される複数の構成要素を備えるチップを支持するのに役に立つ。
【００２６】
いくつかの実施態様において、少なくとも１個の構成要素が支持構造体の角内に配置するためのコーナー角を備える。
【００２７】
いくつかの実施態様において、少なくとも１個の構成要素が単一層の範囲内にある。
【００２８】
いくつかの実施態様において、少なくとも１個の構成要素が複数の層にまたがる。
【００２９】
いくつかの実施態様において、少なくとも１個の構成要素が正方形形状の、矩形形状の、Ｔ形状の、逆Ｔ形状の、Ｉ形状の、Ｊ形状の、およびＬ形状の外形からなるグループから選択される外形を有する。
【００３０】
いくつかの実施態様において、少なくとも１個の構成要素がフィーチャ層内のパッドおよび前記パッド上の非円柱形のビアを備える。
【００３１】
いくつかの実施態様において、パッドがチタン、タンタル、タングステンおよびクロムを含む群から選択される金属を備える接着材層を備える。
【００３２】
いくつかの実施態様において、構成要素がその長さに沿って波形または小鈍鋸歯状である。
【００３３】
いくつかの実施態様において、誘電材料がポリマーを備える。
【００３４】
いくつかの実施態様において、ポリマーがポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物を備える。
【００３５】
いくつかの実施態様において、誘電材料が無機含有物を更に備える。
【００３６】
いくつかの実施態様において、無機含有物がガラスファイバを備える。
【００３７】
いくつかの実施態様において、無機含有物がセラミック粒子を備える。
【００３８】
本発明の第二態様は、多層電子支持構造体内に少なくとも１個の構成要素を組み込むステップを含む多層電子支持構造体を剛性化するためのプロセスに関する。
【００３９】
いくつかの実施態様において、少なくとも構成要素が非電子機能細長金属含有物を備える。
【００４０】
いくつかの実施態様において、この方法が次のステップを含む：下位誘電層上へシード層を堆積するステップと、シード層上へ少なくとも１個の構成要素の第１層をパターンまたはパネルメッキするステップ。
【００４１】
いくつかの実施態様において、この方法がシード層上へ少なくとも１個の非電子機能細長金属含有物の第１層上へ付加層を構築するステップを更に含む。
【００４２】
いくつかの実施態様において、この方法が次のステップを更に含む：
（ａ）ビア柱層内のビア柱の端部を露出するために処理される下位ビア柱層を含む基板を得るステップと、
（ｂ）シード層によって基板を覆うステップと、
（ｃ）シード層の上にフォトレジストの第１層を塗布するステップと、
（ｄ）少なくとも１個の構成要素の第１の部分を含むフィーチャのパターンを形成するためにフォトレジストを露光して現像するステップと、
（ｅ）少なくとも１個の構成要素の第１の部分を備えるフィーチャ層を製作するためにフィーチャのパターンに金属を堆積するステップと、
（ｆ）フォトレジストの第１層を剥離するステップと、
（ｇ）第２のフォトレジスト層を塗布するステップと、
（ｈ）少なくとも１個の構成要素の第２の部分を備えるビア柱のパターンを露光して現像するステップと、
（ｉ）ネガパターンに少なくとも１個の構成要素の第２の部分を備える金属層を堆積するステップと、
（ｊ）フォトレジストを剥離して少なくとも１個の非電子機能細長金属含有物を直立したままにするステップと、
（ｋ）少なくとも１個の構成要素を隔離するためにシード層を除去するステップと、
（ｌ）少なくとも１個の非電子機能細長金属含有物の上に誘電材料を積層するステップ。
【００４３】
いくつかの実施態様において、この方法が更なるステップを含む：（ｍ）ビア柱の端部を露出するために多層電子支持構造体を薄くする。
【００４４】
いくつかの実施態様において、この方法が更なるステップを含む：（ｎ）薄くされた表面の上に金属シード層を堆積する。
【００４５】
いくつかの実施態様において、少なくとも１個の構成要素が更なるフィーチャ層を備え、および、ステップ（ｃ）から（ｆ）および（ｌ）が繰り返される。
【００４６】
いくつかの実施態様において、少なくとも１個の構成要素がステップ（ｇ）から（ｋ）を繰り返すことによって製作される更なるビア柱層を備える。
【００４７】
いくつかの実施態様において、少なくとも１個のビア柱層が少なくとも１個の構成要素の一部分を含み、および、このプロセスが次のステップを含む：（ｉ）その銅が露出されるところで下位フィーチャ層を含む基板を得るステップと、
（ｉｉ）シード層によって基板を覆うステップと、
（ｉｉｉ）シード層の上に金属層を堆積するステップと、
（ｉｖ）金属層の上にフォトレジスト層を塗布するステップと、
（ｖ）少なくとも１個の構成要素を含むビア柱のポジパターンを露光して現像するステップと、
（ｖｉ）露出される金属層をエッチング除去するステップと、
（ｖｉｉ）フォトレジストを剥離して、少なくとも１個の構成要素を含むビア柱を直立したままにするステップと、
（ｖｉｉｉ）ビア柱および少なくとも１個の構成要素の上に誘電材料を積層するステップ。
【００４８】
いくつかの実施態様において、このプロセスが更なるステップを含む：（ｉｘ）金属を露出するために薄くする。
【００４９】
いくつかの実施態様において、このプロセスが更なるステップを含む：（ｘ）薄くされた表面の上に金属シード層を堆積する。
【図面の簡単な説明】
【００５０】
本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。
【００５１】
次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：
【００５２】
【図１】従来技術の多層複合支持構造体の簡略断面図である。
【図２】構成要素を含む電子支持構造体の一実施態様の平面図である。
【図３】構成要素を含む電子支持構造体のさらにもう一つの実施態様の平面図である。
【図４】構成要素を含む電子支持構造体のさらにもう一つの実施態様の平面図である。
【図５】構成要素を含む電子支持構造体の更なる一実施態様の平面図である。
【図６】小鈍鋸歯状の構成要素の概略例である。
【図７】構成要素を製作するための１つの方法の流れ図である。
【図８】構成要素を製作するための一変形方法の流れ図である。
【図９】誘電材料によって取り囲まれるＬ形状の支持要素の断面の概略例である。
【図１０】誘電材料によって取り囲まれるＴ形状の支持要素の断面の概略例である。および、
【図１１】誘電材料によって取り囲まれるＩ形状の支持要素の断面の概略例である。
【発明を実施するための形態】
【００５３】
図１を参照して、従来技術の多層電子支持構造体の簡略断面図が示される。図１を参照して、従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。
【００５４】
ビアがドリルアンドフィル技術によって製作される所で、ビアは概ね実質的に円形の断面を有する。しかしながら、例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、図１の構造体は、あるいは、フォトレジスト内のパターン内に電気メッキをする（パターンメッキ）か、またはパネルメッキし、次いで選択的にエッチングし、どちらにせよ直立したビア柱を残し、そして次に、その上に誘電プリプレグを積層することによって製作されることができる。
【００５５】
『ドリルアンドフィルビア』アプローチを使用して非円形ビアを製作することは、断面制御および形状における困難に起因してひどく高くなる。レーザー穴あけの限界に起因する約５０−６０ミクロン直径の最小ビアサイズもまた、ある。これらの困難は、なかでも、銅ビアフィル電気メッキプロセスに起因する陥凹形成および／または半球形の成型、レーザー穴あけプロセスに起因するビアテーパリング形状および側壁粗さ、およびポリマー／ガラス誘電体内に溝を生成する『ルーティング』モードでスロットをミリングするための高価なレーザー穴あけ機を使用することに起因するより高いコスト、に関連する。
【００５６】
メッキおよびフォトレジスト技法の柔軟性を使用して、広範囲にわたるビア形状およびサイズが、費用対効果が高い状態で製作されることができることが驚くべきことに見いだされた。さらに、異なるビア形状およびサイズが同じ層内に製作されることができる。ＡＭＩＴＥＣによって開発された私有ビア柱アプローチが、ｘ−ｙ平面内に延在する構造体が一般的により従来のビア柱の間で、ビア層内に製作されることを可能にする。銅パターンメッキアプローチが使用される時、これは特に容易にされ、そこで、円滑な、まっすぐな、テーパーがつかない溝がフォトレジスト材料内に生成され、そして次に、シード層の上の溝に銅をパターンメッキすることによってこれらの溝に銅をその後堆積することによって埋められることができる。ドリルアンドフィルビアアプローチとは対照的に、ビアポスト技術は陥凹なし、半球なしの銅コネクタを得るようにフォトレジスト層内の溝が充填されることを可能にする。銅の堆積の後、フォトレジストがその後剥離され、金属シード層がその後除去され、および、永続的な、ポリマーガラス誘電体がその上におよびその周りに塗布される。このように作り出される銅構造体は、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）、（特許文献２）および（特許文献３）内に記載されるプロセスフローを使用することができる。
【００５７】
理解されるであろうことは、チップが確実にそれらに接続することができるように、相互接続部が十分に剛直剛性である必要があることである。反りおよび曲げは、貧弱なまたは断続的な接続部を作り出すかもしれない。
【００５８】
剛性を確実にする一方法は、基板またはコア上へ相互接続構造体を堆積することである。残念なことに、これは相互接続構造体の厚さを増大する。
【００５９】
また、剛性剛直なますます薄い相互接続部に対する推進力が、ある。
【００６０】
種々のチップ取付技術の間に、いわゆる、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）、フリップチップチップスケールパッケージ（ＦＣＣＳＰ）、フリップチップピングリッドアレイ（ＦＣＰＧＡ）およびフリップチップランドグリッドアレイ（ＦＣＬＧＡ）のようなフリップチップ技術がある。
【００６１】
概ね、フリップチップ技術用の基板またはインターポーザは、チップのサイズの１．２ｘを超えない。フリップチップボールグリッドアレイマウントおよびＦＣＢＧＡおよびフリップチップチップスケールパッケージ（ＦＣＣＳＰ）はアセンブリ中の反りに特に影響されやすい。
【００６２】
驚くべきことに、そこへ補剛材を電気メッキすることによって、薄くて剛直な相互接続構造体を製作することが可能であることが見いだされた。この種の補剛材は、１つ以上のビア平面にまたがって、Ｘ−Ｙ方向に延在するが、電子機能を果たさない構成要素である。
【００６３】
フリップチップは、概ね５ｍｍｘ５ｍｍと２５ｍｍｘ２５ｍｍとの間のサイズである。
【００６４】
ＦＣＢＧＡ基板サイズは、通常１０ｍｍｘ１０ｍｍから６０ｍｍｘ６０ｍｍにわたり、正方形または矩形であることができる。ＦＣＣＳＰ基板サイズは、通常１０ｍｍｘ１０ｍｍから２５ｍｍｘ２５ｍｍにわたる。
【００６５】
基板またはインターポーザを剛性化するために、構成要素が多層支持構造体内の異なる位置に配置されることができるが、一般的にチップが配置される中心電気機能領域のまわりの周縁領域内に配置される。後述するように、構成要素は種々の断面または外形を有することができる。
【００６６】
図２を参照して、多層電子支持構造体２００の平面図が示される。多層電子支持構造体２００は一般的にＦＣＢＧＡに対して１０ｍｍｘ１０ｍｍと６０ｍｍｘ６０ｍｍとの間の平面寸法を有し、正方形または矩形であることができる。
【００６７】
ＦＣＣＳＰ基板サイズは概ね、１０ｍｍｘ１０ｍｍから２５ｘ２５ｍｍにわたる。
【００６８】
多層電子支持構造体のエッジの方へチップから離れて移動するにつれて、電気伝導度のために必要とされず剛性化目的のために使用されることができる領域がある。
【００６９】
多層電子支持構造体２００は、例えば、チップをプリント回路基板に接続するような用途のための相互接続部として機能する。一般的に、多層電子支持構造体２００は、例えば、図１内に示すような導電性ビアおよびフィーチャの中心機能領域２０２を有し、そのまわりに、非機能周囲２０４が、概ね設けられる。導電性ビアおよびフィーチャの中心機能領域２０２は、１０ｍｍｘ１０ｍｍと２５ｍｍｘ２５ｍｍとの間の寸法を有することができる。
【００７０】
１個以上の構成的エッジ２０６および１個以上の構成的角２０８のような１個以上の構成要素が、中心機能領域２０２の導電性ビアおよびフィーチャと共に製作されることができてかつビア柱の少なくとも１つの層にまたがることができる。一般的に、後述するように、構成要素がフィーチャ層およびビア層にまたがる。それらは、更なる層にまたがることができる。
【００７１】
構成的エッジ２０６および構成的角２０８は、残留応力を軽減するのを助けることができてそれによって基板２００の反りを防ぐことができてかつ平面性が維持されることを確実にするのを助ける。
【００７２】
図３を参照して、第２の実施態様において、多層電子支持構造体３００が、中心機能領域３０２の角から周囲の構造体３０４を横切って多層電子支持構造体３００の角Ａ、Ｂ、Ｃ、Ｄに向かってまたがる中心機能領域３０２周辺に半径方向に配置される複数の構成要素３１０、３１２、３１４、３１６を備えることができる。したがって、斜めの支柱３１０が基板３００の角Ｂを中心機能領域３０２の角Ｆに接続することができる。斜めの支柱３１２が、基板３００の角Ｃを中心機能領域３０２の角Ｇに接続することができる。斜めの支柱３１４が、基板３００の角Ａを中心機能領域３０２の角Ｅに接続することができる。斜めの支柱３１６が、基板３００の角Ｄを中心機能領域３０２の角Ｈに接続することができる。
【００７３】
図４を参照して、第３の実施態様において、多層電子支持構造体４００が中心機能領域４０２周辺で半径方向に配置される複数の構成要素４１８を備えることができ、最も近い長いエッジに対して大部分は垂直であるが、角には、斜めの構成要素４２０が設けられることができる。
【００７４】
図５を参照して、第４の実施態様において、多層電子支持構造体５００が構造体５００のエッジの近くの外側の行に沿った複数の構成的ストリップ５０６および構成的角５０８およびストリップ５０６の外側の行に対してずらされる構成的ストリップ５２２の第２の、内側行を備える。第２の行内の構成的ストリップ５２４が、タイ５２６によって外側の行内のストリップおよび角５０８に連結されることができる。実際に、外側のストリップ５０６、角５０８、内側構成的ストリップ５２２、５２４およびタイ５２６がパターンメッキによってまたは以降のエッチングを伴うパネルメッキによって共に堆積されることができるので、製造されることができる補強形状およびサイズのほぼ無限の多様性がある。共に堆積されるタイ部材と共に結紮されることができるかまたは誘電体５０４の周囲内に隔離されるままにしておかれることができるストリップの１つ以上の層を備えたエッジを補強することに加えて、エッジが小鈍鋸歯状の構成的ストリップ５２８によってまたは波形構成的ストリップによって強化されることができる。
【００７５】
図６に示すように、構成要素は、どこに配置されても、バーのようなストリップであることに加えて、細長小鈍鋸歯状要素６２８または波形要素（図示せず）であることができる。
【００７６】
したがって、多層電子支持構造体が、一般的に誘電多層電子支持構造体内の非電子機能細長金属含有物である少なくとも１個の構成要素を組み込むことによって平面性を補助してかつ反りを防ぐために剛性化されることができる。
【００７７】
ここまで、ｘ−ｙ平面内の構成要素の形状が、検討された。理解されるであろうことは、構成要素が厚さを有してかつ単一ビア柱層にまたがることができるかまたは複数の層にまたがることができることである。
【００７８】
中心機能領域内に見いだされる電子機能要素が構成要素と共に堆積されることができるので、いくつかの実施態様では、非電子機能細長金属含有物である構成要素が、フィーチャ層内の第１の部分またはパッド、およびフィーチャ層内の第１の部分またはパッドの上に置かれたビア柱層内の第２の部分として製作されることができる。
【００７９】
図７を参照して、少なくとも１個の構成要素が、フィーチャ層内の第１の部分およびその上に堆積されるビア柱層内の第２の部分からなる少なくとも一対の部分から、以下の諸ステップからなる２段階のプロセスで製作されることができる：ビア柱の端部を露出するために処理される下位ビア柱層を含む基板を得る−ステップ（ａ）。一般的に、ビア柱の端部を露出する処理が、化学研摩、機械研削および研磨、または化学機械研磨ＣＭＰを含む。銅ビアの露出端を備えた基板が、次に一般的に銅のシード層によってコーティングされる−ステップ（ｂ）。第１の、薄いフォトレジスト層が、シード層の上に塗布され−ステップ（ｃ）、および、第１の、薄いフォトレジスト層が少なくとも１個の構成要素の第１の部分を含むフィーチャのネガパターンを形成するために露光されて現像される−ステップ（ｄ）。金属、一般的に銅が、フィーチャのネガパターンに堆積されて、なかでも、少なくとも１個の構成要素の第１の部分を形成する−ステップ（ｅ）。第１の薄いフォトレジスト層が剥離され−ステップ（ｆ）、少なくとも１個の構成要素の第１の部分を含むフィーチャの層を直立したままにする。第２の、より厚いフォトレジスト層が、次に塗布され−ステップ（ｇ）、および、少なくとも１個の構成要素の第２の部分を含むビア柱の第２のネガパターンがその中に露光されて現像される−ステップ（ｈ）。金属、一般的に銅の層が、第２のパターン内に現像される溝内に堆積され−ステップ（ｉ）、少なくとも１個の構成要素の第１の部分の少なくとも一部の上に少なくとも１個の構成要素の第２の部分を含むビア柱の層を製作する。第２のフォトレジスト層が剥離され−ステップ（ｊ）、フィーチャ、ビア柱および少なくとも１個の構成要素を直立したままにする。露出されたシード層が次に除去され−ステップ（ｋ）、少なくとも１個の構成要素を隔離する。露出されたシード層の除去は、例えば、水酸化アンモニウムまたは塩化銅の短い制御されたウエットエッチングに構造体をさらすことによって達成されることができる。誘電材料が、フィーチャ、ビア柱および少なくとも１個の構成要素の上に次いで積層される−ステップ（ｌ）。
【００８０】
ビア柱が下位フィーチャ層またはパッドとＸＹ平面内に同じ寸法を有する所で、非電子機能細長金属含有物が単純な矩形の補剛材の外形を有することができる。下位フィーチャ層またはパッドがビア柱を越えて延在する所で、非電子機能細長金属含有物がＬビームまたはＪビームの外形を有することができる。第２のシード層がその上に堆積され、および第２のフィーチャ層が最上部に置かれる場合、非電子機能細長金属含有物がＴまたはＩ形状の外形を有することができる。
【００８１】
このように、フィーチャ層内に第１の部分およびビア層内に第２の部分を備える構成要素が製作されることができる。フィーチャ層内の第１の部分が、正方形または矩形の断面を備えた構成要素を作り出すビア層内の第２の部分によって完全に覆われることができる。フィーチャ層内の第１の部分がビア層内の第２の部分よりＸＹ平面内に更に延在する場合、構成要素がＬまたはＪビームまたは逆Ｔに似ている断面を有する。さかさまに使用される場合、逆Ｔ断面は、もちろん、Ｔに似ている。ＸＹ平面内に延在してかつ正方形、矩形、Ｊ、ＬまたはＴ断面を有する一定幅の線形構成要素が、正方形、矩形、Ｊ、ＬまたはＴビームとしてふるまってかつ単純ビーム理論に従って変形に耐える。
【００８２】
更なるシード層およびフィーチャ層内の付加部分を堆積することによって、正方形または矩形構成要素がＴ構成要素に変換されることができ、逆Ｔ構成要素がＩ構成要素に変換されることができる。
【００８３】
更なるビアおよびフィーチャ層を堆積することによって、多層電子支持構造体のより多くの層にまたがるより複雑な断面を備えた構成要素が、製作されることができる。したがって、付加層の更なるビルドアップを可能にするために、誘電材料が金属を露出するために薄くされることができる−ステップ（ｍ）。薄層化は、機械研削もしくは研磨、化学研摩または化学機械研摩ＣＭＰを使用して達成されることができる。薄層化はさらに、構造体を平坦化する。次いで、金属シード層、例えば銅が薄くされた表面の上に堆積されることができ−ステップ（ｎ）、更なる層が構築されることを可能にする。シード層は、一般的に０．５ミクロンから１．５ミクロンである。その接着を補助するために、一般的に厚さ０．０４から０．１ミクロンである、チタン、タンタル、クロム、タングステンまたはその混合物の接着材層が、最初に堆積されることができる。シード層は、例えば、スパッタリングまたは無電解メッキを使用して堆積されることができる。
【００８４】
構成要素が更なるフィーチャ層を備える所で、それはステップ（ｃ）から（ｆ）および（ｌ）を繰り返すことによって製作されることができる。構成要素が更なるビア柱層を備える所で、これはステップ（ｇ）から（ｋ）を繰り返すことによって製作されることができる、など。
【００８５】
誘電材料は、概ね、ポリイミド、エポキシ、ビスマレイミド、トリアジンおよびその混合物のような、ポリマーマトリクスを備える複合材料であってかつセラミックまたはガラスを更に備えることができる。一般的に、誘電体はセラミックフィラーを備えたポリマー樹脂プリプレグ内の編ガラスファイバのバンドルからなるプリプレグとして設けられる。
【００８６】
図８を参照すると、一変形製作ルートにおいて、構成要素の一部分を含むビア柱層が、次のステップによって製作されることができる：基板を得る−ステップ（ｉ）、およびシード層によって基板を覆う−ステップ（ｉｉ）、それは、一般的に銅であってかつ一般的にスパッタリングによってまたは無電解メッキによって堆積される。金属層が、シード層の上に堆積される−ステップ（ｉｉｉ）。この金属層は、一般的に銅であってかつ電気メッキによって堆積されることができる。フォトレジスト層が、金属層の上に置かれ−ステップ（ｉｖ）、および、構成要素の一部分を含むビア柱のポジパターンが、その中に露光されて現像される−ステップ（ｖ）。露出される金属層が、エッチング除去される−ステップ（ｖｉ）。銅のエッチング除去は、例えば、水酸化アンモニウムまたは塩化銅のような銅エッチング液を使用して実行されることができる。フォトレジストが次いで剥離され−ステップ（ｖｉｉ）、ビア層内の構成要素を直立したままにし、および、誘電材料がビア層および少なくとも１個の構成要素の上に積層される−ステップ（ｖｉｉｉ）。
【００８７】
更なるビルドアップを可能にするために、誘電層が薄くされることができ−ステップ（ｉｘ）、例えば、化学もしくは機械研磨もしくは研削、または化学機械研摩を使用して金属を露出する。薄層化は、層を平坦化する。
【００８８】
次いで、薄くされた表面の上に、銅のような、金属シード層が堆積されることができる−ステップ（ｘ）。
【００８９】
いくつかの実施態様において、この方法がその上に更なる層を層毎にメッキすることによって少なくとも１個の構成要素の付加部分を構築するステップを更に含む。
【００９０】
図９を参照して、Ｌ形状の外形（断面）を備えた構成要素９００が、示される。
Ｌ形状の構成要素９００が、（フィーチャ層内の）広い第１の部分９０２およびより広い第１の部分９０２上へ堆積されることができる（ビア層内の）狭い第２の部分９０４から成る。第１の部分９０２が、下位シード層９０８の上に概ね堆積される。Ｌ形状の構成要素９００は、一般的にプリプレグとして塗布されるガラス繊維強化ポリマーである誘電材料９０６によって囲まれてかつ絶縁される。Ｊ形状の構成要素が、同様に製作されることができる。
【００９１】
図１０を参照して、Ｔ形状の構成要素１０００が示される。第２層１００２が第１層１００４を越えて誘電周囲１００６の上に延在するので、シード層１００８およびおそらくその下の接着材層が、更なる層１００２を堆積する前にスパッタリングまたは無電解メッキによって堆積される。シード層１００８が、誘電材料１００６上へ更なる層１００２を電気メッキするのを容易にする。それ自体シード層１０１２の上に製作される下位パッド１０１０の上に、第１層１００４が、もちろんまた、概ね堆積される。
【００９２】
図１１を参照して、Ｉ形状の構成要素１１００が金属の３層１１０２、１１０４、１１０８をパターン化してかつ２または３段階でその周囲に誘電体１１０６を積層することによって製作されることができる。Ｉ形状の構成要素１１００の第１の１１０２および第３の１１０８層が、一般的に誘電材料１１０６への接着を可能にするためにシード層１１１０、１１１４の上に堆積されるフィーチャ層である。Ｉ形状の構成要素１１００の垂直部分である第２層１１０４が一般的にビア柱層内に製作され、および、それがその下のより広い第１の（フィーチャ）層１１０２上へ堆積されるので、それはその下にシード層を必要としない。
【００９３】
図９、１０および１１内に示される構成要素が、一例としてだけ提供される。他の構成要素が、異なる形状を有することができてかつ多層相互接続構造体の３つを超える層にまたがることができる。
【００９４】
示された種々の構成的構造体および配置が例証として提供され、および、異なる実施態様が更なる構成的金属含有物を含むことができ、かつ異なって配置されることができる。
【００９５】
したがって当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。
【００９６】
請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。
【符号の説明】
【００９７】
１００  多層電子支持構造体
１０２、１０４、１０６  機能層またはフィーチャ層
１０８  フィーチャ
１１０、１１２、１１４、１１６  誘電体
１１８  ビア
２００  多層電子支持構造体
２０２  中心機能領域
２０４  非機能周囲
２０６  構成的エッジ
２０８  構成的角
３００  多層電子支持構造体
３０２  中心機能領域
３０４  周囲の構造体
３１０、３１２、３１４、３１６  構成要素  斜めの支柱
４００  多層電子支持構造体
４０２  中心機能領域
４１８  構成要素
４２０  斜めの構成要素
５００  多層電子支持構造体
５０４  誘電体
５０８  構成的角
５０６、５２２、５２４  構成的ストリップ
５２６  タイ
５０６  外側のストリップ
５２８  小鈍鋸歯状の構成的ストリップ
６２８  細長小鈍鋸歯状要素
９００  Ｌ形状の構成要素
９０２  広い第１の部分
９０４  狭い第２の部分
９０６  誘電材料
９０８  下位シード層
１０００  Ｔ形状の構成要素
１００２  第２層
１００２  第１の（フィーチャ）層
１００４  第１層
１００６  誘電周囲
１００８  シード層
１０１２  シード層
１０１０  下位パッド
１１００、１０００  Ｉ形状の構成要素
１１０２  第１の層
１１０４  第２の層
１１０６  誘電体
１１０８  第３の層
１１１０、１１１４  シード層
【図１】
2014022716.tif 000003
【図２】
2014022716.tif 000004
【図３】
2014022716.tif 000005
【図４】
2014022716.tif 000006
【図５】
2014022716.tif 000007
【図６】
2014022716.tif 000008
【図７】
2014022716.tif 000009
【図８】
2014022716.tif 000010
【図９】
2014022716.tif 000011
【図１０】
2014022716.tif 000012
【図１１】
2014022716.tif 000013