(57)【要約】【課題】  半導体トランジスタの信頼性不良を短時間でスクリーニングする。【解決手段】  被試験トランジスタの信頼性不良を検出するテスト方法であって、ゲート端子、ドレイン端子、及びソース端子に夫々所定のかかる被試験トランジスタがオフ状態となる電圧を、ドレイン端子に印加するドレイン電圧を徐々に変化させながら印加し、ドレイン電圧の変化に対するドレイン電流の変化量が所定値を超える被試験トランジスタを不良と判定する。【選択図】        図１
2014119379.tif 000002
【特許請求の範囲】
【請求項１】
半導体トランジスタのウェハ試験またはパッケージ試験において、信頼性不良を検出するテスト方法であって、
被試験トランジスタのゲート端子、ドレイン端子、及びソース端子に夫々所定の前記被試験トランジスタがオフ状態となる電圧を、前記ドレイン端子に印加するドレイン電圧を徐々に変化させながら印加し、前記ドレイン電圧の変化に対するドレイン電流の変化量が所定値を超える前記被試験トランジスタを不良判定することを特徴とするテスト方法。
【請求項２】
前記被試験トランジスタが、化合物半導体で構成されたトランジスタであることを特徴とする請求項１に記載のテスト方法。
【請求項３】
前記ドレイン電圧を任意の電圧ステップで変化させ、前記電圧ステップに対する前記ドレイン電流の変化量が前記所定値を超える前記被試験トランジスタを不良判定することを特徴とする請求項１又は２に記載のテスト方法。
【請求項４】
前記ドレイン電流をテスト装置に内蔵したＤＣ測定ユニットを用いて測定することを特徴とする請求項３に記載のテスト方法。
【請求項５】
前記ドレイン電圧および前記ドレイン電流をテスト装置に内蔵したデジタイザ及びｄＩ／ｄＶ測定ユニットでサンプリングし、サンプリングされた前記ドレイン電圧および前記ドレイン電流に基づき、前記ドレイン電流の変化量を求めることを特徴とする請求項３に記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体トランジスタのテスト方法に関し、特に、パワーデバイス等の高耐圧仕様の半導体トランジスタの信頼性不良に対してスクリーニングを行うテスト方法に関する。
【背景技術】
【０００２】
パワーデバイス等の高電圧の耐圧仕様の半導体回路で、特にＧａＮやＳｉＣなどの化合物半導体を材料とする半導体回路では、オフバイアス状態（高電圧印加状態）での信頼性不良のスクリーニングをいかに効率的に行うかが重要な課題となっている。
【０００３】
一般的なオフバイアス状態（高電圧印加状態）での信頼性不良のスクリーニング方法として、ストレス試験やバーンインが行なわれる。しかしながら、ＧａＮやＳｉＣなどの化合物半導体を材料とするパワーデバイスではスクリーニングに数十秒〜数時間の長時間のストレス印加またはバーンインが必要であり、Ｓｉ（シリコン）を材料とするパワーデバイスのように一秒程度のストレス印加で信頼性不良チップをスクリーニングすることができない。このため、コスト増加の原因となるものの、数十秒〜数時間の長時間のストレス印加またはバーンインによって、信頼性不良のスクリーニングを実施している。
【０００４】
かかるストレス試験やバーンインでは、図６に示すように、被試験トランジシタ１０のゲート端子１１、ソース端子１２、及び、ドレイン端子１３に試験装置を接続し、被試験トランジスタのゲート電圧を制御することで被試験トランジスタをオフ状態（ターンオフ）に設定後、ドレイン電圧に試験電圧（通常、仕様電圧の最大値よりも数百Ｖ程度高い電圧。以降「ストレス電圧」と称する）を印加することで信頼性不良を加速させ、スクリーニングを行う。
【０００５】
被試験トランジスタが良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及び、ドレイン電流の変化の様子を図７に、不良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及び、ドレイン電流の変化の様子を図８に示す。
【０００６】
被試験トランジスタが良品であれば、図７に示すように、被試験トランジスタがオフ状態に設定されているため、ドレイン端子に流れるリーク電流は室温で数マイクロアンペア、高温（１５０℃など）でも数十マイクロアンペア〜数ミリアンペアの電流しか流れない。また、ストレス電圧印加後の時間経過に対して急激な電流変化は発生しない。
【０００７】
一方、被試験トランジスタが不良品の場合、破壊するまではドレイン端子のリーク電流は室温で数マイクロアンペア、高温（１５０℃など）でも数十マイクロアンペア〜数ミリアンペアの電流しか流れない。しかし、不良が発生した瞬間から、図８に示すように、ドレイン端子のリーク電流が急増する。ドレイン電流が、ほぼ試験装置の電流レンジがレンジオーバーする制限値まで流れると、ドレイン電流が制限値にクランプされるためドレイン電圧は降下する。
【０００８】
したがって、ドレイン電流またはドレイン電圧を測定することにより被試験トランジスタの信頼性不良をスクリーニングすることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−３０２４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところが、ＧａＮやＳｉＣなどの化合物半導体を材料とするパワートランジスタでは不良をスクリーニングするためのストレス印加時間が長くなる。ストレス印加時間（スクリーニング時間）を短縮する方法として、ドレイン電圧をより高電圧に設定して加速試験を行なう方法が、一般的に使用されている（図９参照）。図９（ｃ）では、図９（ｂ）に示すドレイン電圧よりも高電圧を印加してスクリーニングを行うことで、ストレス印加時間の短縮を図っている。
【００１１】
特許文献１では、かかる加速試験における試験条件の設定方法として、信頼性不良により顕在化する電気特性に着目し、累積時間、及び、印加電圧や温度などの物理条件で決まる負荷条件を与えた場合のかかる電気特性の初期特性からの変化を測定している。負荷条件に応じた電気特性の変化から、負荷条件に対して実際に加えられた負荷量を評価し、要求される故障率を設定した場合に、どれだけの時間、どれだけの高電圧を加速試験において印加したら良いかを求めている。なお、上記特許文献１では、負荷条件として、一定の電圧を所定時間印加し、電圧印加後の電気特性（磁気蓄電器の充電特性）の変化を測定した後、放電後の同じ素子に異なる印加電圧を再度印加し、かかる充電特性の変化を測定している。
【００１２】
しかしながら、特許文献１における上記の電気特性は、負荷条件に応じて一意に決定される特性である必要が有る。一方、上述したパワーデバイスのオフバイアス試験は破壊試験であり、オフバイアス試験の場合に、どのような電気特性を設定したら良いのか不明である。
【００１３】
短縮すべきストレス印加時間に対し、どれだけの高電圧をドレイン端子に印加したらよいかの指針がない状況では、想定される使用条件、不良率に対し、本来不必要な高電圧を被試験トランジスタに印加することになりかねず、歩留まりの悪化を招く虞がある。
【００１４】
上記の問題点を鑑み、本発明は、特にＧａＮやＳｉＣなどの化合物半導体を材料としたパワーデバイスのストレス印加試験において、短時間（一秒程度以下）で信頼性不良をスクリーニングすることのできるテスト方法を提供することをその目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明に係る信頼性不良のテスト方法は、
半導体トランジスタのウェハ試験またはパッケージ試験において、信頼性不良を検出するテスト方法であって、
被試験トランジスタのゲート端子、ドレイン端子、及びソース端子に夫々所定の前記被試験トランジスタがオフ状態となる電圧を、前記ドレイン端子に印加するドレイン電圧を徐々に変化させながら印加し、前記ドレイン電圧の変化に対するドレイン電流の変化量が所定値を超える前記被試験トランジスタを不良判定することを特徴とする。
【００１６】
上記特徴の本発明に係るテスト方法は、前記被試験トランジスタが、化合物半導体で構成されたトランジスタであることが好ましい。
【００１７】
上記特徴の本発明に係るテスト方法は、前記ドレイン電圧を任意の電圧ステップで変化させ、前記電圧ステップに対する前記ドレイン電流の変化量が前記所定値を超える前記被試験トランジスタを不良判定することが好ましい。
【００１８】
上記特徴の本発明に係るテスト方法は、前記ドレイン電流をテスト装置に内蔵したＤＣ測定ユニットを用いて測定することが好ましい。
【００１９】
上記特徴の本発明に係るテスト方法は、前記ドレイン電圧および前記ドレイン電流をテスト装置に内蔵したデジタイザ及びｄＩ／ｄＶ測定ユニットでサンプリングし、サンプリングされた前記ドレイン電圧および前記ドレイン電流に基づき、前記ドレイン電流の変化量を求めることが好ましい。
【発明の効果】
【００２０】
本発明に依れば、被試験トランジスタのオフ状態において、ドレイン端子に高電圧を印加してリーク電流の電流量を測定し、信頼性不良を検出するに際して、ドレイン電圧を徐々に変化させながら印加した際のドレイン電圧の変化に対するドレイン電流の変化量（つまりは、微分コンダクタンスｄＩ／ｄＶの値）に基づき、信頼性不良を検出する。
【００２１】
これにより、ドレイン電流の変化量が所定値を超えた時点で不良と判定することができるため、短時間でのテストが可能となる。出荷検査に必要な工数やコストを削減でき、製品の製造コストの低減を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る信頼性不良のテスト方法の構成例を示すフローチャート
【図２】本発明の一実施形態に係るテスト方法において、被試験トランジシタが良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及びドレイン端子に流れる電流の変化を示すタイミングチャート
【図３】本発明の一実施形態に係るテスト方法において、被試験トランジシタが不良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及びドレイン端子に流れる電流の変化を示すタイミングチャート
【図４】ドレイン端子に印加する電圧を増加させながらオフ状態下で流れるドレイン電流を測定した時の、ドレイン電流の変化を示すグラフ
【図５】デジタイザ及びｄＩ／ｄＶユニットを用いた本発明のテスト方法の一実施形態を示すタイミングチャート
【図６】被試験トランジスタのストレス試験またはバーンイン試験を行なう場合の構成例を示すブロック図
【図７】従来のストレス試験において、被試験トランジシタが良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及びドレイン端子に流れる電流の時間変化を示すタイミングチャート
【図８】従来のストレス試験において、被試験トランジシタが不良品の場合の試験時におけるゲート端子とドレイン端子の電圧、及びドレイン端子に流れる電流の時間変化を示すタイミングチャート
【図９】従来のストレス試験において、試験時におけるゲート端子とドレイン端子の電圧の時間変化を、２つの異なるドレイン電圧の場合について示すタイミングチャート
【発明を実施するための形態】
【００２３】
〈第１実施形態〉
本発明の一実施形態に係る信頼性不良のテスト方法（以降、適宜「本発明方法１」と称する）の構成例を図１のフローチャートに示す。本発明方法１は、特に、ＧａＮやＳｉＣなどの化合物半導体を材料としたパワートランジスタの信頼性不良のスクリーニング方法を想定している。しかしながら、本発明方法１は、これに限られるものではない。また、本発明方法１は、上記図１のフローチャートで示される方法に限定されるものではない。
【００２４】
ＧａＮやＳｉＣなどの化合物半導体の信頼性不良チップでは、オフ状態において、ドレイン電圧の増加に伴ってある特定の電圧を境に急激にリーク電流が増加する特徴がある。本発明方法１では、ドレイン端子に印加するドレイン電圧Ｖｄを徐々に変化させながら、ドレイン電圧Ｖｄの変化に対するドレイン電流Ｉｄの変化量ΔＩｄ／ΔＶｄを求め、ΔＩｄ／ΔＶｄが所定値よりも大きいチップを不良品と判定する。
【００２５】
先ず、上述した図６に示すように、被試験トランジスタ１０のドレイン端子１３、ソース端子１２、ゲート端子１１の夫々を試験装置に接続し、テストを開始する（ステップＳ１００）。そして、ドレイン端子１３、ソース端子１２、ゲート端子１１の夫々に、被試験トランジスタがオフ状態となる電圧を印加する（ステップＳ１０１）。具体的には、例えば、ゲート端子１１にソース電圧を基準として負電圧をゲート電圧として印加し、被試験トランジスタをオフ状態に設定した後、ドレイン端子１３に印加するドレイン電圧Ｖｄを、ソース端子１２に印加するソース電圧を基準として＋６００Ｖ（仕様電圧が望ましい）に設定する。
【００２６】
そして、試験装置に内蔵されたＤＣ測定ユニットを用いてドレイン端子１３に流れるドレインリーク電流（ドレイン電流）Ｉｄを測定する（ステップＳ１０２）。
【００２７】
その後、被試験トランジスタ１０の試験装置との接続を維持したまま、ドレイン電圧をオフせず、所定値（ΔＶｄ）だけ増加させる。ここでは、ドレイン電圧Ｖｄを６００Ｖから１０Ｖだけ増加させ、ソース電圧を基準として＋６１０Ｖに再設定し、かかるドレイン電圧を印加する（ステップＳ１０３）。ドレイン電圧をオフし、再度高電圧を印加する場合、電圧が安定するまで５０ｍ秒程度の時間が必要であるが、ドレイン電圧をオフせず増加させることにより、数ミリ秒の短時間でドレイン電圧を変化させ、安定させることができる。
【００２８】
そして、ステップＳ１０２と同様、試験装置に内蔵されたテスタを用いてドレイン電流Ｉｄを再度測定する（ステップＳ１０４）。
【００２９】
その後、ステップＳ１０４において測定されたドレイン電流Ｉｄの、前回の測定におけるドレイン電流（試験装置の記憶部に保存されている）からの増加量ΔＩｄを求める（ステップＳ１０５）。
【００３０】
その後、ステップＳ１０６において、かかる増加量ΔＩｄが、設定値（本実施形態の例では、１０μＡ）を超えていないかを判定する。つまり、本実施形態では、ΔＶｄが１０Ｖであるので、上記ドレイン電流の変化量ΔＩｄ／ΔＶｄが所定値１μＡ／Ｖを超える場合に、不良品と判断される。ΔＩｄが設定値を超えている場合（ステップＳ１０６でＹＥＳ分枝）、被試験トランジスタを不良品と判断し、試験を終了する。
【００３１】
一方、ΔＩｄが設定値以下である場合（ステップＳ１０６でＮＯ分枝）、測定したドレイン電圧が、ドレイン電流の測定対象とする最後のドレイン電圧か否かを判断する（ステップＳ１０７）。最後のドレイン電圧でない場合は、ステップＳ１０３に戻って、ドレイン電圧を増加させ再度ドレイン電流を測定し、ドレイン電流の増加量ΔＩｄが、設定値を超えていないかを再度判定する。最後のドレイン電圧である場合（ステップＳ１０７でＹＥＳ分枝）、被試験トランジスタを良品と判断し、試験を終了する。
【００３２】
図２及び図３に、本発明方法１に従ってストレス試験を行なう場合の試験時におけるゲート端子１１とドレイン端子１３の電圧変化、及びドレイン端子に流れるドレイン電流の変化のタイミングチャートを示す。図２は被試験トランジシタが良品の場合、図３は被試験トランジシタが不良品の場合である。本発明方法１により、ドレイン電流Ｉｄは、良品であれば図２に示すように変化するが、不良品であれば、図３に示すように特定のドレイン電圧から急激に増加する。かかるドレイン電流の急激な増加を検知することで、数十秒以上の長時間のストレス試験を行なうことなく、試験結果の良不良を判定できる。
【００３３】
このようにして、例えば６００Ｖから９００Ｖまで、１０Ｖ刻みでドレイン電圧に対するドレイン電流を測定し、ドレイン電流の変化量ΔＩｄ／ΔＶｄを求め、ΔＩｄ／ΔＶｄが上記のドレイン電圧の測定範囲において全て所定値以下であれば、良品と判断する。この条件では、ドレイン電流Ｉｄの測定を３１回繰り返すことになるが、ドレイン電圧の再印加に必要な時間は、長めに見積もっても１回毎に１０ｍ秒程度であり、試験に要する時間は、最初の６００Ｖのドレイン電圧印加に必要な１００ｍ秒と、その後の徐々に増加するドレイン電圧印加に必要な時間３０×１０ｍ秒の和で、合計４００ｍ秒程度である。したがって、１秒以下の短時間で、信頼性不良をスクリーニングすることが可能となる。
【００３４】
図４に、ドレイン電圧の変化に対するドレインリーク電流の測定結果の例を示す。一例であるが、良品では＋１０Ｖの電圧変化で約１μＡ程度のドレイン電流増加しか発生しないが、不良品では約５０μＡ程度ドレイン電流の増加が発生している。
【００３５】
なお、上記実施形態では、６００Ｖから９００Ｖまで、１０Ｖ刻みでドレイン電圧に対するドレイン電流を測定し、ドレイン電圧に対するドレイン電流の変化量ΔＩｄ／ΔＶｄが所定値を超えた時点で不良品と判断し、それ以降のドレイン電流の測定は行わない構成となっている。しかしながら、本発明はこれに限られるものではなく、６００Ｖから９００Ｖまでの全ての測定範囲でドレイン電流の測定を行った後で、ドレイン電流の変化量に基づき、良品か不良品かの判断をしても構わない。
【００３６】
また、試験装置に内蔵されたデジタイザ、及び、ｄＩ／ｄＶユニット（ドレイン電圧およびドレイン電流をトレースする機能を持つハードウェア）を用いる場合の本発明方法１の適用例を以下に示す。試験時におけるフローチャートは、図１と同様のものを採用することができる。
【００３７】
ステップＳ１０１において、被試験トランジスタ１０のドレイン端子１３、ソース端子１２、ゲート端子１１の夫々に、被試験トランジスタがオフ状態となる電圧を印加し、その後、ドレイン端子１３に印加されるドレイン電圧をスイープさせながらドレイン電流をサンプリングする。この場合の、ストレス試験時におけるゲート端子、ドレイン端子、ソース端子の電圧変化のタイミングチャートを図５に示す。
【００３８】
被試験トランジスタが良品の場合はドレイン電流のドレイン電圧の変化に対する変化量ｄＩｄ／ｄＶｄは図５（ｃ）に示すように変化し、６００Ｖから９００Ｖまでのドレイン電圧の測定範囲に渡ってテストスペック（所定値）を超えることはない。しかしながら、被試験トランジスタが不良品の場合はかかるドレイン電流の変化量ｄＩｄ／ｄＶｄは、図５（ｄ）に示すように、ある電圧（図５の例では、７７０Ｖ程度）から急激に変化量が増加し、変化量がテストスペックを超える。したがって、ドレイン電流の変化量ｄＩｄ／ｄＶｄの値を測定することで、数十ｍ秒〜数百ｍ秒程度の短時間で、信頼性不良をスクリーニングすることができる。
【００３９】
以上、本発明方法１に依れば、ドレイン電圧の変化に対するドレイン電流の変化量に基づいて不良を検出できるため、短時間で、信頼性不良（ストレス不良およびバーンイン不良）をスクリーニングすることができる。これにより、出荷検査に必要な工数やコストを削減でき、製品の製造コストの低減を図ることができる。
【産業上の利用可能性】
【００４０】
本発明は、半導体デバイスのテスト方法としての利用が可能であり、特に、化合物半導体を材料としたパワーデバイス等、高耐圧仕様の半導体トランジスタの信頼性テスト方法として好適に利用可能である。
【符号の説明】
【００４１】
１：  本発明の一実施形態に係るテスト方法（本発明方法）
１０：  被試験トランジスタ
１１：  ゲート端子
１２：  ソース端子
１３：  ドレイン端子
【図１】
2014119379.tif 000003
【図２】
2014119379.tif 000004
【図３】
2014119379.tif 000005
【図４】
2014119379.tif 000006
【図５】
2014119379.tif 000007
【図６】
2014119379.tif 000008
【図７】
2014119379.tif 000009
【図８】
2014119379.tif 000010
【図９】
2014119379.tif 000011