(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記セラミック素体の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記セラミック素体に含まれたセラミック物質より高い粘度を有するセラミック物質を含み、上記セラミック素体の上面及び下面のうち少なくとも一面に形成された段差補償用カバーと、を含む積層セラミック電子部品を提供する。【選択図】図２
2014022719.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック素体と、
上記複数の誘電体層の各々の少なくとも一面に形成された複数の内部電極と、
上記セラミック素体に含まれたセラミック物質より高い粘度を有するセラミック物質を含み、上記複数の誘電体層の積層方向に垂直な、上記セラミック素体の一対の面のうち少なくとも一面に形成された段差補償用カバーと
を含む、積層セラミック電子部品。
【請求項２】
上記段差補償用カバーに含まれたセラミック物質の粘度は、１０，０００から１，０００，０００ｃｐｓである、請求項１に記載の積層セラミック電子部品。
【請求項３】
上記段差補償用カバーは、上記セラミック素体の陥没したマージン部に形成される、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
上記段差補償用カバーは、上記セラミック素体の上記一対の面のうち少なくとも一面を完全に覆うように形成される、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
上記複数の内部電極は、上記積層方向と平行な上記セラミック素体の一対の端面から、上記積層方向に沿って交互に露出し、
上記一対の端面の各々に形成され、上記複数の内部電極の露出した部分と電気的に連結された一対の外部電極をさらに含む、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
第１セラミックスラリーで複数のセラミックグリーンシートを用意する段階と、
上記複数のセラミックグリーンシートの各々の少なくとも一面に内部電極パターンを形成する段階と、
上記内部電極パターンが形成された上記複数のセラミックグリーンシートを積層して積層体を形成する段階と、
上記複数のセラミックグリーンシートの積層方向に垂直な、上記積層体の一対の面のうち少なくとも一面に上記第１セラミックスラリーより高い粘度を有する第２セラミックスラリーで段差補償用カバーを形成する段階と、
上記段差補償用カバーが形成された積層体をチップ別に切断する段階と、
上記切断された積層体を焼成してセラミック素体を形成する段階と、を含む、積層セラミック電子部品の製造方法。
【請求項７】
上記段差補償用カバーを形成する段階において、上記第２セラミックスラリーの粘度は、１０，０００から１，０００，０００ｃｐｓである、請求項６に記載の積層セラミック電子部品の製造方法。
【請求項８】
上記段差補償用カバーを形成する段階において、上記段差補償用カバーは、上記積層体の上記一対の面のうち少なくとも一面に１０，０００から３００，０００ｃｐｓの粘度を有する上記第２セラミックスラリーを塗布して形成する、請求項７に記載の積層セラミック電子部品の製造方法。
【請求項９】
上記段差補償用カバーを形成する段階において、上記段差補償用カバーは、３００，００１から１，０００，０００ｃｐｓの粘度を有する上記第２セラミックスラリーでセラミックカバーシートを用意し、上記積層体の上記一対の面のうち少なくとも一面に上記セラミックカバーシートを高温及び高圧プレス（ｐｒｅｓｓ）して形成する、請求項７に記載の積層セラミック電子部品の製造方法。
【請求項１０】
上記段差補償用カバーを形成する段階において、上記段差補償用カバーは、上記積層体の陥没したマージン部に形成する、請求項６から９の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１１】
上記段差補償用カバーを形成する段階において、上記段差補償用カバーは、上記積層体の上記一対の面のうち少なくとも一面を完全に覆うように形成する、請求項６から１０の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１２】
上記内部電極パターンは、上記積層方向と平行な上記セラミック素体の一対の端面から、上記積層方向に沿って交互に露出するように形成され、
上記一対の端面の各々に、上記内部電極パターンの露出した部分を覆うように一対の外部電極を形成する段階をさらに含む、請求項６から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
セラミック材料を用いる電子部品としてキャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタ等がある。
【０００３】
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ、Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所を有する電子部品である。
【０００４】
このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話等の多様な電子製品の回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサである。
【０００５】
最近、映像機器の大型化またはコンピュータの中央処理装置（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の速度上昇等のような理由によって電子機器の発熱が深化している。
【０００６】
従って、上記積層セラミックキャパシタには、電子機器に設置された集積回路（ＩＣ、Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の安定的な動作のため、高い温度においても安定した容量及び信頼性の確保が求められている。
【０００７】
このような積層セラミックキャパシタは、セラミックシート上にシートの面積より小さい一定の厚さを有する内部電極を印刷してから積層するため、マージン部と内部電極が形成された誘電体層との段差が必然的に発生するようになる。
【０００８】
よって、製造過程において、内部電極が印刷された複数のシートを積層してから同一圧力で圧搾するとき、段差があるマージン部を収縮するのに限界があることから、このような段差により、積層された誘電体層のうち一部が剥離されるデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）またはクラックが発生するおそれがある。
【０００９】
従って、このようなデラミネーションまたはクラックを通じて湿気、イオン及び導電性異物等が内部電極の露出した面に浸透して積層セラミック電子部品の絶縁抵抗の劣化及び信頼性低下等の問題をもたらす可能性がある。なお、このような問題は、特にシートの積層数が多い超高容量の製品においてさらに深化する可能性がある。
【００１０】
先行技術文献１は、積層セラミックキャパシタに関するもので、内部電極が形成されたセラミックグリーンシート積層体の上下面に外層セラミックグリーンシートを形成しているが、外層セラミックグリーンシートを構成する物質の粘度がセラミック積層体を構成する物質の粘度に比べて高粘度であるという内容は開示していない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−１４１９９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
当該技術分野では、積層セラミック電子部品におけるセラミック素体の段差を補償してデラミネーションまたはクラックの発生を抑制することで、内部電極の露出した面に湿気、イオン及び導電性異物等が浸透することを最小限にすることができる新たな方案が求められてきた。
【課題を解決するための手段】
【００１３】
本発明の一側面は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記セラミック素体の積層方向に沿って上記セラミック素体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記セラミック素体に含まれたセラミック物質より高い粘度を有するセラミック物質を含み、上記セラミック素体の上面及び下面のうち少なくとも一面に形成された段差補償用カバーと、を含む積層セラミック電子部品を提供する。
【００１４】
本発明の一実施形態において、上記段差補償用カバーに含まれたセラミック物質の粘度は、１０，０００から１，０００，０００ｃｐｓであることができる。
【００１５】
本発明の一実施形態において、上記段差補償用カバーは、上記セラミック素体の陥没したマージン部に形成されることができる。
【００１６】
本発明の一実施形態において、上記段差補償用カバーは、上記セラミック素体の上面及び下面のうち少なくとも一面を完全に覆うように形成されることができる。
【００１７】
本発明の一実施形態において、上記セラミック素体の両端面に形成され、上記第１及び第２内部電極の露出した部分と電気的に連結された第１及び第２外部電極をさらに含むことができる。
【００１８】
本発明の他の側面は、第１セラミックスラリーで複数のセラミックグリーンシートを用意する段階と、上記複数のセラミックグリーンシートの少なくとも一面に両端面を通じて交互に露出するように第１及び第２内部電極パターンを形成する段階と、上記第１及び第２内部電極パターンが形成された上記複数のセラミックグリーンシートを積層して積層体を形成する段階と、上記積層体の上面及び下面のうち少なくとも一面に上記第１セラミックスラリーより高い粘度を有する第２セラミックスラリーで段差補償用カバーを形成する段階と、上記段差補償用カバーが形成された積層体をチップ別に切断する段階と、上記切断された積層体を焼成してセラミック素体を形成する段階と、を含む積層セラミック電子部品の製造方法を提供する。
【００１９】
本発明の一実施形態において、上記段差補償用カバーを形成する段階における上記第２セラミックスラリーの粘度は、１０，０００から１，０００，０００ｃｐｓであることができる。
【００２０】
本発明の一実施形態において、上記段差補償用カバーを形成する段階における上記段差補償用カバーは、上記積層体の上面及び下面のうち少なくとも一面に１０，０００から３００，０００ｃｐｓの粘度を有する上記第２セラミックスラリーを塗布して形成することができる。
【００２１】
本発明の一実施形態において、上記段差補償用カバーを形成する段階における上記段差補償用カバーは、３００，００１から１，０００，０００ｃｐｓの粘度を有する上記第２セラミックスラリーでセラミックカバーシートを用意し、上記積層体の上面及び下面のうち少なくとも一面に上記セラミックカバーシートを高温及び高圧プレス（ｐｒｅｓｓ）して形成することができる。
【００２２】
本発明の一実施形態において、上記段差補償用カバーを形成する段階における上記段差補償用カバーは、上記積層体の陥没したマージン部に形成することができる。
【００２３】
本発明の一実施形態において、上記段差補償用カバーを形成する段階における上記段差補償用カバーは、上記積層体の上面及び下面のうち少なくとも一面を完全に覆うように形成することができる。
【００２４】
本発明の一実施形態において、上記セラミック素体の両端面に上記第１及び第２内部電極パターンの露出した部分を覆うように第１及び第２外部電極を形成する段階をさらに含むことができる。
【発明の効果】
【００２５】
本発明の一実施形態によると、セラミック素体の長さ方向に沿って少なくとも縁部に段差補償用カバーを形成してセラミック素体の段差を補償することにより、デラミネーションまたはクラックの発生を抑制し、セラミック素体の段差が発生した部分を通じて湿気、イオン及び導電性異物等が内部電極の露出した面に浸透することを最小限にして積層セラミック電子部品の絶縁抵抗の劣化を防止すると共に、信頼性を向上させることができる効果がある。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態による積層セラミックキャパシタの概略的な構造を示す斜視図である。
【図２】図１における外部電極を省略し、セラミック素体を概略的に示す斜視図である。
【図３】図２のＡ−Ａ'線に沿った断面図である。
【図４】図２の側面図である。
【図５】図２のセラミック素体を個別に切断する前に、複数個を縦方向に連結した状態を示す側面図である。
【図６】本発明の他の実施形態による積層セラミックキャパシタのセラミック素体、第１内部電極及び段差補償用カバーを示す斜視図である。
【図７】図６のＢ−Ｂ'線に沿った断面図である。
【発明を実施するための形態】
【００２７】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２８】
本発明は、積層セラミック電子部品に関するもので、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
【００２９】
また、本実施形態においては、説明の便宜のためにセラミック素体の外部電極が形成された面を両端面に設定し、これと垂直に交差する面を両側面に設定し、厚さ方向の面を上下面に設定して説明する。
【００３０】
図１から図４を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層が積層されたセラミック素体１１０と、セラミック素体１１０の一面に形成され、セラミック素体１１０の上下方向に沿ってセラミック素体１１０の両端面を通じて交互に露出する第１及び第２内部電極１２１、１２２と、セラミック素体１１０の上面及び下面のうち少なくとも一面に形成された段差補償用カバー１４０と、を含む。
【００３１】
このとき、段差補償用カバー１４０は、セラミック素体１１０の上面及び下面のうち陥没が激しいマージン部における一側の角部に形成されることができる。
【００３２】
また、セラミック素体１１０の両端面には、第１及び第２内部電極１２１、１２２の露出した部分とそれぞれ電気的に連結される第１及び第２外部電極１３１、１３２を形成することができる。
【００３３】
段差補償用カバー１４０は、セラミック素体１１０のマージン部に対する段差を補償することで、デラミネーションまたはクラックの発生を抑制して製品の信頼性を向上させることができる。
【００３４】
このとき、段差補償用カバー１４０は、第１及び第２外部電極１３１、１３２の結合が容易であるようにセラミック素体１１０のマージン部が位置した角部にセラミック素体１１０が直方体をなすサイズでマージン部に発生した段差の高さの分だけ、即ち、図２のｔ１からｔ２を引いた高さの分だけ形成することが好ましい。
【００３５】
本実施形態では、左右角部に形成された段差補償用カバー１４０のサイズを対称に構成したが、本発明がこれに限定されるものではなく、段差のサイズに差異が出る場合、左右の段差補償用カバー１４０のサイズもこれに対応するように非対称に構成する等、多様に変更することができる。
【００３６】
段差補償用カバー１４０は、グルータイプ（ｇｌｕｅ  ｔｙｐｅ）の物質で、セラミック粉末、溶剤及びポリマー等を含むことができる。
【００３７】
このとき、段差補償用カバー１４０に含まれるセラミック物質は、セラミック素体１１０を形成するセラミック物質に比べて高い粘度を有するように構成することができる。
【００３８】
段差補償用カバー１４０の粘度は、１０，０００から１，０００，０００ｃｐｓが好ましい。
【００３９】
段差補償用カバー１４０の粘度がこの範囲内にあると、流動性が与えられて塗布時にマージン部の段差充填率が高くなるためである。
【００４０】
これに対し、段差補償用カバー１４０の粘度が１０，０００ｃｐｓ未満の場合、有機物の含量低下によって塗布するときに不十分になりかねない。また、段差補償用カバー１４０の粘度が１，０００，０００ｃｐｓ超過の場合、流動性の低下によってマージン部の段差を充填するときに不十分になりかねない。このようなセラミック物質の粘度は、共に含まれる溶剤の希釈量を調節して調整することができる。
【００４１】
セラミック素体１１０は、複数の誘電体層を積層して形成されることができる。
【００４２】
このとき、セラミック素体１１０を構成する複数の誘電体層は、焼結された状態で、隣接する誘電体層間の境界が確認できないほど一体化されていることができる。
【００４３】
また、セラミック素体１１０は、その形状に特に制限されないが、一般的に直方体であることができる。
【００４４】
また、セラミック素体１１０は、その寸法に特に制限されないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズに構成して１．０μＦ以上の高容量を有する積層セラミックキャパシタ１００を構成することができる。
【００４５】
このようなセラミック素体１１０を構成する誘電体層は、セラミック粉末、例えば、ＢａＴｉＯ３系セラミック粉末等を含むことができる。
【００４６】
ＢａＴｉＯ３系セラミック粉末は、ＢａＴｉＯ３にＣａまたはＺｒ等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等であることができるが、これに限定されるものではない。
【００４７】
セラミック粉末の平均粒径は０．８μｍ以下であることができ、より好ましくは、０．０５から０．５μｍであることができるが、本発明がこれに限定されるものではない。
【００４８】
誘電体層は、必要に応じて、セラミック粉末と共に、遷移金属酸化物、炭化物、希土類元素、Ｍｇ、Ａｌのうち少なくとも一つをさらに含むことができる。
【００４９】
また、誘電体層の厚さは、積層セラミックキャパシタの容量設計によって任意に変更することができる。
【００５０】
本実施形態において、誘電体層の厚さは、それぞれ１．０μｍ以下で構成されることができ、好ましくは、０．０１から１．０μｍであるが、本発明がこれに限定されるものではない。
【００５１】
第１及び第２内部電極１２１、１２２は、導電性金属を含む導電性ペーストによって形成されることができる。このとき、導電性金属はＮｉ、Ｃｕ、Ｐｄまたはこれらの合金であることができるが、本発明がこれに限定されるものではない。
【００５２】
このような第１及び第２内部電極１２１、１２２は、誘電体層を形成するセラミックグリーンシート上にスクリーン印刷法またはグラビア印刷法のような印刷方法を通じて導電性ペーストで内部電極を印刷し、その内部電極が印刷されたセラミックグリーンシートを交互に積層してから焼成してセラミック素体１１０に形成することができる。
【００５３】
このとき、第１及び第２内部電極１２１、１２２が重畳される領域によって静電容量を形成するようになる。
【００５４】
また、第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決定されることができる。例えば、セラミック素体１１０のサイズを考慮して０．２から１．０μｍの範囲内にあるように決定することができるが、本発明がこれに限定されるものではない。
【００５５】
上のように構成された本実施形態の積層セラミックキャパシタ１００の作用について説明する。
【００５６】
誘電体層は、第１及び第２内部電極１２１、１２２が形成されていない部分に所定のマージン部を有する。
【００５７】
このようなマージン部は、それぞれの誘電体層を積層してセラミック素体１１０を形成した後、第１及び第２内部電極１２１、１２２に異物が浸透することを防止する役割をすると共に、第１及び第２内部電極１２１、１２２を外部衝撃から保護して電気的短絡を防止する役割等をすることができる。
【００５８】
このとき、第１及び第２内部電極１２１、１２２とマージン部との段差により、印刷シートを積層してから圧搾すると、特にセラミック素体１１０の角部分にデラミネーションまたはクラックが発生してその部分を通じて湿気、イオン及び導電性異物が第１及び第２内部電極１２１、１２２の露出した部分に浸透して絶縁抵抗の劣化及び信頼性の低下等の問題点が発生する可能性がある。
【００５９】
このとき、全ての誘電体層に第１及び第２内部電極１２１、１２２を形成すると、マージン部の幅が大きくなってこのような問題を改善することができる。
【００６０】
しかしながら、セラミック素体１１０の角部分に対する段差の影響性が大きくなり、圧搾段階で段差部への物質移動が足りなくなってマージン部の密度が低下することから、クラックが発生する可能性がある。
【００６１】
また、空いている段差部を充填するために内部電極を増加させると、内部電極の途切れが深化して信頼性が低下するおそれがある。このような段差は、積層数×内部電極の厚さで示され、積層数が多い超高容量の機種でさらに深化する可能性がある。
【００６２】
セラミック素体１１０の設計上の厚さをｔ１、左右側面の厚さをｔ２、最上側に配置された第１内部電極１２１と最下側に配置された第１内部電極１２１との間の間隔をｔａとするとき、デラミネーションまたはクラックが発生するマージン部の陥没比は、下記数学式１で示されることができる。
【００６３】
［数１］
０≦（ｔ１−ｔ２）／（ｔ１−ｔａ）≦０．１５
【００６４】
即ち、（ｔ１−ｔ２）／（ｔ１−ｔａ）の値が０であると、マージン部の陥没が全くなくて段差がない状態で、（ｔ１−ｔ２）／（ｔ１−ｔａ）の値が０．１５であると、セラミック素体１１０の上面に対してマージン部の陥没が１５％である状態を示す。
【００６５】
従って、上記の通り、マージン部の陥没が１５％以下の場合、段差補償用カバー１４０を用いて陥没したマージン部を補償することで、セラミック素体のデラミネーションまたはクラックをより効果的に抑制することができる。
【００６６】
図６及び図７は、本発明の他の実施形態による積層セラミックキャパシタを示すものである。
【００６７】
ここで、セラミック素体１１０、第１及び第２内部電極１２１、１２２、第１及び第２外部電極１３１、１３２の構造は、前述した一実施形態と同一であるため、重複を避けるために具体的な説明は省略し、段差補償用カバー１４０'の他の実施形態を示した上で、これを基礎として具体的に説明する。
【００６８】
図６及び図７を参照すると、段差補償用カバー１４０'は、セラミック素体１１０の段差が発生した角部のみならず、セラミック素体１１０の上面及び下面のうち少なくとも一面を完全に覆うように形成されることができる。
【００６９】
本実施形態には、段差補償用カバー１４０'がセラミック素体１１０の上面及び下面を全て覆うように示されているが、場合によっては、セラミック素体１１０の上面及び下面のうち一面のみ選択的に覆うように形成されることができる。
【００７０】
このような段差補償用カバー１４０'は、セラミック素体１１０の両側において内部電極１２１、１２２とマージン部との段差によってデラミネーションまたはクラックが発生することを抑制すると共に、セラミック素体１１０の最外郭面を覆うカバー層の役割を共に行うことで、湿気、イオン及び導電性異物等が第１及び第２内部電極に浸透することを抑制して信頼性の低下を防止することができる。
【００７１】
このとき、段差補償用カバー１４０'の厚さを過度に厚くすると、チップのサイズが過度に大きくなる可能性があるため、最小限の厚さを有するように適切に調節することが好ましい。
【００７２】
以下では、本発明の一実施形態による積層セラミックキャパシタ１００の製造方法を説明する。
【００７３】
まず、複数のセラミックグリーンシートを用意する。
【００７４】
セラミックグリーンシートは、セラミック素体１１０の誘電体層を形成するためのもので、セラミック粉末、ポリマー及び溶剤等を混合して第１セラミックスラリーを製造し、その第１セラミックスラリーをドクターブレード等の工法を通じて数μｍ厚さを有するシート（ｓｈｅｅｔ）状に製作して用意することができる。
【００７５】
その後、それぞれのセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば、０．２から１．０μｍの厚さで導電性ペーストを印刷して第１内部電極１２１及び第２内部電極１２２をそれぞれ形成する。
【００７６】
第１及び第２内部電極１２１、１２２は、上記セラミックグリーンシートの縁部に沿ってマージン部が形成されるように導電性ペーストを印刷して形成することができる。
【００７７】
このとき、第１内部電極１２１は、第１セラミックグリーンシート上に上記第１セラミックグリーンシートの一端面を通じて露出するように形成し、第２内部電極１２２は、第１内部電極１２１と反対方向に第２セラミックグリーンシート上に第２セラミックグリーンシートの他端面を通じて露出するように形成することができる。
【００７８】
上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法等を用いることができ、上記導電性ペーストは、金属粉末、セラミック粉末及びシリカ（ＳｉＯ２）粉末等を含むことができる。
【００７９】
また、上記導電性ペーストの平均粒径は、５０から４００ｎｍであることができるが、本発明がこれに限定されるものではない。
【００８０】
なお、上記金属粉末は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、コバルト（Ｃｏ）及びアルミニウム（Ａｌ）のうち少なくとも一つであるか、または、それらの合金を用いることができる。
【００８１】
次に、上記第１セラミックグリーンシートと上記第２セラミックグリーンシートとを交互に複数個積層した後、積層方向から加圧して積層された上記複数の第１及び第２セラミックグリーンシートと上記複数の第１及び第２セラミックグリーンシート上に形成された第１及び第２内部電極１２１、１２２とを上下方向に圧搾させて積層体を構成する。
【００８２】
続いて、上記積層体の上下面のうち第１及び第２内部電極１２１、１２２が形成されていないために積層時に段差が発生したマージン部に対応する部分に段差補償用カバー１４０を形成する。
【００８３】
段差補償用カバー１４０は、セラミック粉末、ポリマー及び溶剤等を混合して第２セラミックスラリーを製造した第２セラミックスラリーを用いて形成することができる。
【００８４】
また、上記積層体の該当する部分に第２セラミックスラリーを塗布して形成することができる。
【００８５】
このとき、段差補償用カバー１４０を形成する第２セラミックスラリーに含まれるセラミック粉末は、セラミックグリーンシートを形成する第１セラミックスラリーに含まれるセラミック粉末に比べて高い粘度を有するように構成されることができる。
【００８６】
段差補償用カバー１４０に含まれるセラミック物質の粘度は、１０，０００から３００，０００ｃｐｓであることが好ましい。また、粘度が１０，０００から３００，０００ｃｐｓの場合、上記第２セラミックスラリーを上記積層体に塗布して段差補償用カバー１４０を形成することができ、粘度が３００，００１から１，０００，０００ｃｐｓの場合、上記第２セラミックスラリーでセラミックカバーシートを製造した後、このセラミックカバーシートを上記積層体に高温及び高圧プレスすることで、段差補償用カバー１４０を形成することができる。積層した複数のセラミックグリーンシートを加圧するときと比較して、高温及び高圧でセラミックカバーシートをプレスしてよい。個別に切断する前のセラミック素体の断面は、図５に示される。
【００８７】
また、段差補償用カバー１４０'は、必要に応じて、上記積層体の上面及び下面のうち少なくとも一面を完全に覆うようにカバー層で形成することができる。
【００８８】
次に、上記積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成してマージン部の段差が発生したそれぞれの角部に段差補償用カバー１４０が形成されたセラミック素体１１０を完成させる。
【００８９】
続いて、セラミック素体１１０の両端面に第１及び第２内部電極１２１、１２２の露出した部分を覆って電気的に連結されることができるように第１及び第２外部電極１３１、１３２を形成する。
【００９０】
このとき、第１及び第２外部電極１３１、１３２は、必要に応じて、その表面にニッケルまたはスズ等でめっき処理を行うことができる。
【００９１】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００９２】
１００  積層セラミックキャパシタ
１１０  セラミック素体
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１４０、１４０'  段差補償用カバー
【図１】
2014022719.tif 000003
【図２】
2014022719.tif 000004
【図３】
2014022719.tif 000005
【図４】
2014022719.tif 000006
【図５】
2014022719.tif 000007
【図６】
2014022719.tif 000008
【図７】
2014022719.tif 000009