(57)【要約】【課題】フリップチップ実装を行っても接合部分に剥離が生じるのを抑制できるようにする。【解決手段】少なくとも第１導電型層２１および第２導電型層２３を有する半導体層２０と、前記半導体層２０における前記第１導電型層２１の露出面とオーミック接合するように形成された第１電極５０と、前記半導体層２０における前記第２導電型層２３の露出面の上方側に位置するように配されて外部との接合に用いられる端子面６３、当該第２導電型層２３の露出面と直接接合する接合面６１、および、前記第１電極５０と電気的に接続する接続箇所６２を有して形成された第１電極パッド６０と、を備えて半導体素子を構成する。【選択図】図１
2014022380.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１導電型層および第２導電型層を有する半導体層と、
前記半導体層における前記第１導電型層の露出面とオーミック接合するように形成された第１電極と、
前記半導体層における前記第２導電型層の露出面の上方側に位置するように配されて外部との接合に用いられる端子面と、当該第２導電型層の露出面と直接接合する接合面と、前記第１電極と電気的に接続する接続箇所とを有して形成された第１電極パッドと、
を備えることを特徴とする半導体素子。
【請求項２】
少なくとも第１導電型層および第２導電型層を有する半導体層と、
前記半導体層における前記第１導電型層の露出面とオーミック接合するように形成された第１電極と、
前記半導体層における前記第２導電型層の露出面の上方側に位置するように配されて外部との接合に用いられる端子面と、当該第２導電型層の露出面と直接接合する接合面と、前記第１電極と電気的に接続する接続箇所とを有して形成された第１電極パッドと、
前記第１電極パッドの端子面上に形成された金属材料からなるバンプと、
を備えることを特徴とする半導体素子。
【請求項３】
前記半導体層は、III族窒化物半導体層であり、
前記第１電極は、アルミニウムを含む金属材料によって形成され、
前記第１電極パッドは、前記第１電極よりアルミニウム含有率が低い金属材料によって形成されている
ことを特徴とする請求項１または２記載の半導体素子。
【請求項４】
前記半導体層は、発光層を挟んで前記第１導電型層と前記第２導電型層とが配された発光素子用のものである
ことを特徴とする請求項１または２記載の半導体素子。
【請求項５】
前記半導体層は、前記第１導電型層、前記発光層および前記第２導電型層の積層方向に掘られた溝構造部を有し、当該溝構造部によって発光領域と非発光領域とが分断されているとともに、当該溝構造部の底部に前記第１導電型層の露出面が形成されており、
前記第１電極パッドは、前記非発光領域における前記第２導電型層の露出面と直接接合するように形成されており、
前記発光領域における前記第２導電型層の露出面上には、当該露出面と直接接合するように形成された第２電極と、当該第２電極と電気的に接続するとともに外部との接合に用いられる端子面を有する第２電極パッドとが形成されている
ことを特徴とする請求項４記載の半導体素子。
【請求項６】
前記第２電極パッドの端子面上に金属材料からなるバンプが形成されている
ことを特徴とする請求項５記載の半導体素子。
【請求項７】
基板上に、当該基板側から順に、第１導電型層、発光層および第２導電型層を有する積層構造の半導体層を形成する工程と、
前記第２導電型層の側からエッチングにより溝構造部を形成し、当該溝構造部によって前記半導体層を発光領域と非発光領域とに分断するとともに、当該溝構造部の底部に前記第１導電型層を露出させる工程と、
少なくとも前記溝構造部の底部における前記第１導電型層の露出面と接合する第１電極を、アルミニウムを含む金属材料によって形成する工程と、
前記第１電極に対する熱処理を行って当該第１電極を前記第１導電型層の露出面とオーミック接合させる工程と、
前記第１電極と電気的に接続する接続箇所を有するとともに、前記非発光領域における前記第２導電型層の露出面と直接接合する接合面を有し、外部との接合に用いられる端子面が当該接合面の上方側に位置するように構成された第１電極パッドを、前記第１電極よりアルミニウム含有率が低い金属材料によって形成する工程と
を備えることを特徴とする半導体素子の製造方法。
【請求項８】
前記発光領域における前記第２導電型層の露出面上に第２電極を形成する工程と、
前記第２電極上に外部との接合に用いられる端子面を有する第２電極パッドを形成する工程と、
前記第１電極パッドの端子面上および前記第２電極パッドの端子面上のそれぞれに金属材料からなるバンプを形成する工程と
を備えることを特徴とする請求項７記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子およびその製造方法に関し、特にフリップチップ実装されて用いられる半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子の一種として、ＬＥＤ（Light Emitting Diode）等の発光素子が広く普及している。そして、ＬＥＤ等の発光素子については、Ｎｉ層の表面をＡｕ層で覆ったバンプを素子側に形成しておき、そのバンプを用いてプリント配線基板上にフリップチップ実装することが提案されている（例えば特許文献１参照）。
【０００３】
フリップチップ実装に対応する発光素子としては、例えば図４に示すように構成されたものがある（例えば特許文献２参照）。図例の発光素子は、図示せぬサファイア基板上にｎ型の第１導電型層２１と発光層２２とｐ型の第２導電型層２３とが順に積層されてなる半導体層２０を備えている。この半導体層２０には、第２導電型層２３の側からのエッチングにより溝構造部２４が形成されており、この溝構造部２４によって第２導電型層２３が複数領域に分断されるとともに、第１導電型層２１が露出部分を有することになる。分断された一方の第２導電型層２３上には第２電極３０が成膜されており、さらに第２電極３０上には第２電極パッド４０が成膜されている。また、他方の第２導電型層２３上には、第１電極１１０が、溝構造部２４の底部における第１導電型層２１の露出部分にまで延びるように成膜されており、さらに第１電極１１０上には第１電極パッド１２０が成膜されている。
このような構成の発光素子は、第１電極パッド１２０および第２電極パッド４０の上面が外部との接合に用いられる端子面となり、その端子面上にバンプが形成されることになるが、第１電極パッド１２０および第２電極パッド４０の上面の高さを容易に揃えることができるため、フリップチップ実装の際に素子が傾いてしまう等の不都合の発生を抑えることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１２８４５７号公報
【特許文献２】特開２０１１−１４２３０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来構成の発光素子では、予めバンプを素子側に形成しておき、そのバンプを用いてフリップチップ実装をした際に、バンプとその形成面との界面状態によっては、フリップチップ実装による基板上への素子のアセンブリ後に接合部分（特にメッキにより形成されたバンプとその形成面との接合部分）に剥離が生じるおそれがあることがわかった。
【０００６】
本発明は、フリップチップ実装を行っても接合部分に剥離が生じるのを抑制することができる半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した目的達成のために、本願発明者は、先ず、接合部分に剥離が生じてしまう要因について検討した。
具体的には、例えば、特許文献２で開示された構成の発光素子（図４参照）におけるバンプ形成予定面となる電極パッドの上面に、特許文献１で開示されたように予めバンプを形成しておく場合について検討した。この場合、特に第１電極パッド１２０上にメッキにより形成されたバンプについて、剥離してしまう不具合が生じ得ることがわかった。これは、バンプとその形成面である第１電極パッド１２０との界面状態（特に表面粗さの状態）による影響が大きいと推察される。さらに詳しくは、バンプと第１電極パッド１２０との接合部分の剥離は、これらの間の界面（特に第１電極パッド１２０の上面）が平坦ではなく、微細な凹凸ができる程度に表面が粗くなっていると、その凹凸の凹部に生じ得るボイド等が悪影響を及ぼすために生じると考えられる。そして、第１電極パッド１２０の表面粗さについては、その下方における第１電極パッド１２０と第１電極１１０との界面状態が大きな影響を及ぼしていると考えられる。すなわち、第１電極１１０の表面が粗くなっていると、その表面に積層される第１電極パッド１２０についても、第１電極１１０と同様に表面が粗くなってしまうのである。したがって、接合部分の剥離抑制のためには、第１電極１１０および第１電極パッド１２０のそれぞれの上面につき、表面粗さを所定値以下に抑えるような平坦化を行えばよいと考えられる。
ところが、第１電極１１０は、第１導電型層２１に対して低抵抗なオーミック性を備える必要がある。オーミック性を備えるためには、例えば第１電極１１０の形成材料として特定種類の金属材料を用いつつ所定温度での熱処理を施すことが考えられるが、その場合には熱処理時の金属拡散等によって第１電極１１０の表面に微細な凹凸ができる程度に当該表面が粗くなってしまう。つまり、オーミック性を備えようとすると、第１電極１１０の表面が粗くならざるを得ない場合がある。
これらの点を踏まえた上で、本願発明者は、さらに鋭意検討を重ねた。つまり、発光素子における電極構造は、一般に金属薄膜を利用して構成されるため、膜の均一性や導電性等が重視され、その表面粗さに着目されることは稀と考えられるが、本願発明者は、敢えて表面粗さに着目して鋭意検討を重ねた。その結果、本願発明者は、第１電極パッド１２０について、第１電極１１０との電気的な接続を確保しつつも、当該第１電極１１０上に形成するのではなく、当該第１電極１１０の下に位置する第２導電型層２３と直接接合させるように形成し、その接合面の上方にバンプなど外部接続用端子の形成予定面となる第１電極パッド上面の領域（以後、「端子面」とする。）を配するようにすれば、オーミック性を備えるために第１電極１１０の表面が粗くなっている場合であっても、その影響を受けることなく、第１電極パッド１２０における端子面を平坦化させ得るのではないかとの着想に至った。
本発明は、上述した本願発明者による新たな着想に基づいてなされたものである。
【０００８】
本発明の第１の態様は、
少なくとも第１導電型層および第２導電型層を有する半導体層と、
前記半導体層における前記第１導電型層の露出面とオーミック接合するように形成された第１電極と、
前記半導体層における前記第２導電型層の露出面の上方側に位置するように配されて外部との接合に用いられる端子面と、当該第２導電型層の露出面と直接接合する接合面と、前記第１電極と電気的に接続する接続箇所とを有して形成された第１電極パッドと、
を備えることを特徴とする半導体素子である。
本発明の第２の態様は、
少なくとも第１導電型層および第２導電型層を有する半導体層と、
前記半導体層における前記第１導電型層の露出面とオーミック接合するように形成された第１電極と、
前記半導体層における前記第２導電型層の露出面の上方側に位置するように配されて外部との接合に用いられる端子面と、当該第２導電型層の露出面と直接接合する接合面と、前記第１電極と電気的に接続する接続箇所とを有して形成された第１電極パッドと、
前記第１電極パッドの端子面上に形成された金属材料からなるバンプと、
を備えることを特徴とする半導体素子である。
本発明の第３の態様は、第１または第２の態様に記載の発明において、
前記半導体層は、III族窒化物半導体層であり、
前記第１電極は、アルミニウムを含む金属材料によって形成され、
前記第１電極パッドは、前記第１電極よりアルミニウム含有率が低い金属材料によって形成されていることを特徴とする。
本発明の第４の態様は、第１または第２の態様に記載の発明において、
前記半導体層は、発光層を挟んで前記第１導電型層と前記第２導電型層とが配された発光素子用のものであることを特徴とする。
本発明の第５の態様は、第４の態様に記載の発明において、
前記半導体層は、前記第１導電型層、前記発光層および前記第２導電型層の積層方向に掘られた溝構造部を有し、当該溝構造部によって発光領域と非発光領域とが分断されているとともに、当該溝構造部の底部に前記第１導電型層の露出面が形成されており、
前記第１電極パッドは、前記非発光領域における前記第２導電型層の露出面と直接接合するように形成されており、
前記発光領域における前記第２導電型層の露出面上には、当該露出面と直接接合するように形成された第２電極と、当該第２電極と電気的に接続するとともに外部との接合に用いられる端子面を有する第２電極パッドとが形成されていることを特徴とする。
本発明の第６の態様は、第５の態様に記載の発明において、
前記第２電極パッドの端子面上に金属材料からなるバンプが形成されていることを特徴とする。
本発明の第７の態様は、
基板上に、当該基板側から順に、第１導電型層、発光層および第２導電型層を有する積層構造の半導体層を形成する工程と、
前記第２導電型層の側からエッチングにより溝構造部を形成し、当該溝構造部によって前記半導体層を発光領域と非発光領域とに分断するとともに、当該溝構造部の底部に前記第１導電型層を露出させる工程と、
少なくとも前記溝構造部の底部における前記第１導電型層の露出面と接合する第１電極を、アルミニウムを含む金属材料によって形成する工程と、
前記第１電極に対する熱処理を行って当該第１電極を前記第１導電型層の露出面とオーミック接合させる工程と、
前記第１電極と電気的に接続する接続箇所を有するとともに、前記非発光領域における前記第２導電型層の露出面と直接接合する接合面を有し、外部との接合に用いられる端子面が当該接合面の上方側に位置するように構成された第１電極パッドを、前記第１電極よりアルミニウム含有率が低い金属材料によって形成する工程と
を備えることを特徴とする半導体素子の製造方法である。
本発明の第８の態様は、第７の態様に記載の発明において、
前記発光領域における前記第２導電型層の露出面上に第２電極を形成する工程と、
前記第２電極上に外部との接合に用いられる端子面を有する第２電極パッドを形成する工程と、
前記第１電極パッドの端子面上および前記第２電極パッドの端子面上のそれぞれに金属材料からなるバンプを形成する工程と
を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、フリップチップ実装を行っても接合部分に剥離が生じるのを抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明が適用された発光素子の概略構成例を示す側断面図である。
【図２】本発明が適用された発光素子の製造方法の手順を示す説明図である。
【図３】本発明が適用された発光素子の他の概略構成例を示す側断面図である。
【図４】従来における発光素子の概略構成例を示す側断面図（その１）である。
【図５】従来における発光素子の概略構成例を示す側断面図（その２）である。
【発明を実施するための形態】
【００１１】
以下、図面に基づき、本発明に係る半導体素子およびその製造方法について説明する。
本実施形態では、半導体素子として発光素子を例に挙げ、以下の順序で項分けをして説明を行う。
１．発光素子の構成
２．発光素子の製造手順
３．本実施形態の効果
４．変形例等
【００１２】
＜１．発光素子の構成＞
先ず、発光素子の構成について説明する。
図１は、本発明が適用された発光素子の概略構成例を示す側断面図である。なお、図中において、従来構成の発光素子（図４参照）と同一の構成要素には同一の符号を付している。
【００１３】
図例の発光素子は、透光性を有するサファイア基板１０上に、第１導電型層２１と、発光層２２と、第２導電型層２３とが順に積層されてなる半導体層２０を備えている。半導体層２０は、例えば、第１導電型層２１がｎ型のＡｌＧａＮ、発光層２２がＡｌＩｎＧａＮ、第２導電型層２３がｐ型のＡｌＧａＮのIII族窒化物半導体層であるが、ｎ型とｐ型は逆転していてもよく、また半導体材料としてＡｌＧａＮ以外のＧａＮやＩｎＧａＮ等を用いてもよい。
【００１４】
また、半導体層２０は、第１導電型層２１、発光層２２および第２導電型層２３の積層方向に掘られた溝構造部２４を有している。つまり、半導体層２０には、第２導電型層２３の側からのエッチングにより溝構造部２４が形成されている。そして、溝構造部２４によって、半導体層２０は、第２導電型層２３が発光領域２５と非発光領域２６との複数領域に分断されるとともに、当該溝構造部２４の底部に第１導電型層２１の露出面が形成されている。ここでいう「底部」は、溝構造部２４の底面と当該底面近傍の側壁面との少なくとも一方であればよい。したがって、溝構造部２４の形成深さは、第２導電型層２３を分断する深さであれば、図例のように第１導電型層２１の途中までエッチング除去されてなるものでも、第１導電型層２１が露出した時点でエッチングを止めてなるものでも、或いは第１導電型層２１を完全に除去してなるものでもよい。第１導電型層２１を完全に除去した場合は、露出した第１導電型層２１の側壁面等と後述する第１電極５０とが電気的に接続することになる。そして、第１導電型層２１については、発光領域２５と非発光領域２６の電気的な接続が、何らかの手段によって確保されるものとする。また、溝構造部２４の形成幅は、第２導電型層２３を分断するのに十分な幅であればよい。
【００１５】
このような溝構造部２４が形成された半導体層２０において、少なくとも第２導電型層２３の表面（すなわち第２導電型層２３の露出面）は、溝構造部２４の底面および側壁面とは異なりエッチング加工された面ではなく、エピタキシャル成長面が維持された面となるので、エッチング面よりも平坦性を維持できる。したがって、第２導電型層２３の表面は、発光領域２５と非発光領域２６とのいずれについても、平坦性に優れた面であると言える。
【００１６】
溝構造部２４によって分断された複数領域のうち、発光領域２５における第２導電型層２３上には、第２電極３０が成膜されている。第２電極３０は、ｐ型の第２導電型層２３に対して低抵抗なオーミック性を確保し易いＡｕ系の金属材料を用いて形成することが好ましく、具体的には例えばＮｉ／Ａｕを用いて形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。
また、第２電極３０上には、第２電極パッド４０が成膜されている。第２電極パッド４０は、その上面が端子面４１となるもので、例えばＴｉ／Ａｕを用いて形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。
【００１７】
一方、溝構造部２４によって分断された複数領域のうち、非発光領域２６における第２導電型層２３上には、第１電極５０が成膜されている。ただし、第１電極５０は、第２導電型層２３上の全面を覆うのではなく、部分的に第２導電型層２３の露出面を残すような態様で成膜されている。さらに、第１電極５０は、第２導電型層２３上から溝構造部２４の底部における第１導電型層２１の露出部分にまで延びるように成膜されている。その結果として、第１電極５０は、溝構造部２４内における第１導電型層２１の露出部分と接合する接合面５１を有することになる。このような構成の第１電極５０は、ｎ型の第１導電型層２１に対して低抵抗なオーミック性を確保し易いＡｌ系の金属材料を用いて形成することが好ましく、具体的には例えばＴｉ／Ａｌ／ＴｉまたはＴｉ／Ａｌを用いて形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。
【００１８】
また、非発光領域２６における第２導電型層２３上において、第１電極５０に覆われていない当該第２導電型層２３の露出面上には、第１電極パッド６０が成膜されている。第２導電型層２３の露出面上に形成されることから、第１電極パッド６０は、当該第２導電型層２３の露出面と直接接合する接合面６１を有することになる。また、第１電極パッド６０は、第１電極５０と電気的に接続する接続箇所６２を確保しつつ、その上面が端子面６３となるもので、当該端子面６３が第２電極パッド４０の端子面４１とほぼ同じ高さとなるように形成されている。その結果として、第１電極パッド６０は、第２導電型層２３の露出面の上方側に位置するように配されて外部との接合に用いられる端子面６３と、第２導電型層２３の露出面と直接接合する接合面６１と、第１電極５０と電気的に接続する接続箇所６２とを有していることになる。ここで、「露出面の上方側に位置する」とは、第２導電型層２３の露出面（すなわち第１電極パッド６０の接合面６１）と、第１電極パッド６０の端子面６３とが、平面的に重なり合う部分を有して配置されていることをいう。つまり、重なり合う部分を有していればよく、必ずしも接合面６１と端子面６３とが平面的に一致している必要はない。また、「露出面と直接接合する」とは、第２導電型層２３の露出面と第１電極パッド６０の接合面６１との間に介在するものがなく接合している状態のことをいう。このような構成の第１電極パッド６０は、例えばＴｉ／ＡｕのようにＡｌを全く含有しない金属材料を用いて形成することが考えられる。ただし、他の公知金属材料であっても、Ａｌを全く含有しない金属材料、またはＡｌを含有していてもその含有率が第１電極５０の形成材料に比べて低く僅かな含有量に過ぎない金属材料であれば、第１電極パッド６０の形成材料として用いることも可能である。
【００１９】
第１電極パッド６０の端子面６３上および第２電極パッド４０の端子面４１上のそれぞれには、外部との接合に用いられるバンプ７０が形成されている。バンプ７０は、例えばＰを添加したＮｉメッキ層の表面をＡｕメッキ層で覆って形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。
【００２０】
以上のような構成の発光素子は、図示せぬプリント配線基板上にフリップチップ実装されて用いられる。詳しくは、例えば図に示した状態の天地を逆転させた状態で、バンプ７０がプリント配線基板上の電極部分に接触するように発光素子を当該プリント配線基板上に載置して、バンプ７０と電極部分とを接合させる。このようにして、発光素子は、プリント配線基板上にフリップチップ実装される。このとき、発光素子における端子面４１，６３の高さが揃っており、かつ、それぞれにおけるバンプ７０がほぼ同じ高さに形成されていれば、当該発光素子が傾いてしまう等の不都合の発生を抑えることができる。このことは、フリップチップ実装の際の接続不良等の発生を抑制するためには非常に有効であると言える。
【００２１】
フリップチップ実装された発光素子は、バンプ７０を介して第１電極パッド６０と第２電極パッド４０との間に電圧を印加することで、外部へ向けて光を放出する。詳しくは、バンプ７０を介して第１電極パッド６０と第２電極パッド４０との間に電圧を印加すると、第１電極パッド６０から第１電極５０を通じて第１導電型層２１へ電子が流れ込むとともに、第２電極パッド４０から第２電極３０を通じて第２導電型層２３へ正孔が流れ込む。そして、発光領域２５の発光層２２において、電子と正孔が再結合して光が発生する。この光が、発光層２２から第１導電型層２１および透光性のあるサファイア基板１０を通じて外部へ向けて放出されるのである。
【００２２】
なお、ここで説明した発光素子の状態は、当該説明のために例示した一態様に過ぎず、図に示した状態またはその天地を逆転させた状態に限定されないことは勿論である。
【００２３】
＜２．発光素子の製造手順＞
次に、上述した構成の発光素子の製造手順について説明する。
図２は、本発明が適用された発光素子の製造方法の手順を示す説明図である。
【００２４】
上述した構成の発光素子の製造は、以下に述べる手順で行われる。
先ず、所望厚さの板状に形成されたサファイア基板１０を用意し、そのサファイア基板１０上に、当該サファイア基板１０側から順に、第１導電型層２１、発光層２２および第２導電型層２３を有する積層構造の半導体層２０を形成する工程を行う。第１導電型層２１、発光層２２および第２導電型層２３の形成は、従来構成の発光素子（図４参照）と同様に、例えばIII族窒化物半導体材料により、公知の成膜手法を用いて行えばよい。このようにして形成された第２導電型層２３の上面は、平坦性に優れた面である。
【００２５】
そして、サファイア基板１０上に半導体層２０を形成したら、図２（ａ）に示すように、半導体層２０に対して第２導電型層２３の側からのエッチングにより溝構造部２４を形成する工程を行う。エッチングは、半導体層２０の形成材料を考慮しつつ公知の手法を用いて行えばよいが、一具体例としては反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）が挙げられる。また、エッチング深さは、既に説明したように、第２導電型層２３を発光領域２５と非発光領域２６とに分断するとともに、溝構造部２４の底部に第１導電型層２１を露出させる深さであればよい。
【００２６】
その後は、図２（ｂ）に示すように、発光領域２５における第２導電型層２３の露出面上に第２電極３０を形成する工程を行う。第２電極３０は、第２導電型層２３に対してオーミック性を確保し易いＡｕ系の金属材料（例えばＮｉ／Ａｕ）を用いて、スパッタリング等の公知の成膜手法により形成すればよい。このとき、第２導電型層２３の上面が平坦性に優れた面であることから、その上に形成される第２電極３０の上面も表面粗れ等が生じず平坦性に優れた面となる。
【００２７】
次いで、図２（ｃ）に示すように、第１電極５０を形成する工程を行う。この工程では、先ず、非発光領域２６における第２導電型層２３上にレジスト５２を形成する。レジスト５２は、第１電極５０に覆われずに第２導電型層２３の露出面となる箇所に対応するように、当該第２導電型層２３上に部分的に形成する。レジスト５２の形成材料および形成手法は、公知技術を利用すればよい。レジスト５２の形成後は、続いて、第１電極５０を成膜する。このとき、第１電極５０は、非発光領域２６における第２導電型層２３上のみならず、当該第２導電型層２３上から溝構造部２４の底部における第１導電型層２１の露出部分にまで延びるように成膜する。第１電極５０の成膜は、Ａｌ系の金属材料（例えばＴｉ／Ａｌ／ＴｉまたはＴｉ／Ａｌ）を用いて、スパッタリング等の公知の手法により行えばよい。そして、第１電極５０の成膜後は、レジスト５２の除去を行う。このようなリフトオフプロセスにより、溝構造部２４内の第１導電型層２１の露出部分まで延び、かつ、第２導電型層２３上の全面を覆うのではなく部分的に当該第２導電型層２３の露出面を残すような態様で、第１電極５０が成膜されることになる。
【００２８】
レジスト５２の除去後は、続いて、第１電極５０を第１導電型層２１の露出面とオーミック接合させるべく、当該第１電極５０に対する熱処理を施す工程を行う。具体的には、第１電極５０に対して所定ガス雰囲気中で例えば４００℃〜６００℃の熱処理を施す。熱処理は、公知の手法によって行えばよい。この熱処理の後においては、第１電極５０がＡｌ系の金属材料により成膜されているため、Ａｌ拡散等によって凹凸ができる程度に当該第１電極５０の表面が粗くなってしまう可能性がある。ただし、このような熱処理の影響は、第１電極５０には及ぶが、Ａｌ拡散等が生じ得ない半導体層２０には及ばない。したがって、レジスト５２によって保護されていた第２導電型層２３の露出面については、熱処理の後であっても、表面が粗くならずに平坦性に優れた面となる。
【００２９】
ここで、必要に応じて、第１電極５０上に図示せぬ保護膜を形成する工程を行ってもよい。保護膜としては、例えばＳｉＯ２膜を公知の成膜手法により形成することが考えられる。
【００３０】
その後は、図２（ｄ）に示すように、第１電極パッド６０および第２電極パッド４０を形成する工程を行う。
第１電極パッド６０は、第１電極５０の成膜時にレジスト５２で保護されていた部分、すなわち非発光領域２６における第２導電型層２３の露出面上に、当該第２導電型層２３に対してオーミック性を確保し易いＡｕ系の金属材料（例えばＴｉ／Ａｕ／ＴｉまたはＴｉ／Ａｕ）を用いて、スパッタリング等の公知の成膜手法により形成すればよい。これにより、第２導電型層２３の露出面上には、当該露出面と直接接合する接合面６１を有するとともに、非発光領域２６における第２導電型層２３上に形成された第１電極５０と電気的に接続する接続箇所６２をも有し、さらに接合面６１の上方側に端子面６３を有してなる第１電極パッド６０が形成されることになる。このとき、第２導電型層２３の露出面が平坦性に優れた面であることから、その上に形成される第１電極パッド６０の端子面６３も表面が粗くならずに平坦性に優れた面となる。
また、第２電極パッド４０は、第２電極３０の上面に、当該第２電極３０に対してオーミック性を確保し易いＡｕ系の金属材料（例えばＴｉ／Ａｕ）を用いて、スパッタリングや真空蒸着等の公知の成膜手法により形成すればよい。このとき、第２電極３０の上面が平坦性に優れた面であることから、その上に形成される第２電極パッド４０の端子面４１も表面粗れ等が生じず平坦性に優れた面となる。
なお、第１電極パッド６０と第２電極パッド４０とは、一方を形成した後に他方を形成してもよいし、両方を同時に形成してもよい。いずれの場合であっても、端子面４１，６３の高さが揃うように、第１電極パッド６０および第２電極パッド４０が形成されるものとする。
【００３１】
その後は、図２（ｅ）に示すように、第１電極パッド６０の端子面６３上および第２電極パッド４０の端子面４１上のそれぞれにバンプ７０を形成する工程を行う。バンプ７０は、例えばＰを添加したＮｉ層の表面をＡｕ層で覆うように、それぞれの金属材料を用いつつ無電解メッキや置換メッキ等の公知の成膜手法により形成すればよい。バンプ７０の形成は、端子面４１，６３のそれぞれに対して、別個に行ってもよいが、同時に行ったほうが効率的で好ましい。
【００３２】
バンプ７０の形成後は、必要に応じて、サファイア基板１０の研磨・研削や、スクライブによる小片化等を行う。
以上のような一連の手順を経ることで、図１を用いて説明した構成の発光素子が製造される。
【００３３】
＜３．本実施形態の効果＞
本実施形態で説明した発光素子およびその製造方法によれば、以下のような効果が得られる。
【００３４】
本実施形態においては、第１電極パッド６０の接合面６１が、第１電極５０の上面ではなく、第２導電型層２３の露出面と直接接合している。この第２導電型層２３の露出面は、平坦性に優れた面である。そのため、第１電極パッド６０は、表面状態が粗くなっている面に接合される場合とは異なり、表面の粗さに起因して発生し得るボイド等の悪影響が及ぶことがなく、第２導電型層２３の露出面との接合にあたって、当該第２導電型層２３との間の機械的な接合強度を十分に確保することができる。さらには、第２導電型層２３の露出面が平坦性に優れていることから、その上方側に位置することになる端子面６３についても、第２導電型層２３の露出面と同様に平坦性に優れたものとなり、その端子面６３上にメッキによりバンプ７０が形成される場合であっても、当該バンプ７０との間の機械的な接合強度を十分に確保することができる。
したがって、第１電極パッド６０と第２導電型層２３との界面および第１電極パッド６０とバンプ７０との界面のそれぞれにおいて接合強度を十分に確保できるので、オーミック性を備えるために第１電極５０の表面が粗くなっている場合であっても、その悪影響が接合状態に及ぶことなく、フリップチップ実装によるプリント配線基板上への発光素子のアセンブリ後に接合部分に剥離が生じてしまうのを抑制することができる。
しかも、その場合であっても、第１電極パッド６０は第１電極５０と電気的に接続しており、第１電極５０は第１導電型層２１の露出面とオーミック接合していることから、電圧印加時の導電特性が阻害されてしまうこともない。
つまり、本実施形態によれば、フリップチップ実装される発光素子の電極構造につき、剥離を抑制するための機械的な接合強度の確保と電圧印加時の良好な導電性の確保との両立を図ることができる。
【００３５】
本実施形態で説明したように、半導体層２０がIII族窒化物半導体層である場合には、Ａｌを含む金属材料によって第１電極５０を形成することで電圧印加時の良好な導電性の確保しつつ、第１電極５０よりＡｌ含有率が低く、好ましくはＡｌを含有しない金属材料によって第１電極パッド６０を形成することで、剥離を抑制するための機械的な接合強度を確保することができる。
【００３６】
本実施形態で説明した構成および製造手順は、半導体素子の一例である発光素子、すなわち第１導電型層２１、発光層２２および第２導電型層２３が順に積層された半導体層２０を備えるものに適用した場合に非常に有効であると言える。なぜならば、このような発光素子は、バンプ７０を介したフリップチップ実装をすると当該バンプ７０を通じての放熱が行い易く、そのためにフリップチップ実装されて用いられることが多いので、上述したように機械的接合強度確保と電圧印加時の良好な導電性確保との両立を図ることが非常に重要となるからである。
【００３７】
本実施形態で説明したように、半導体層２０が溝構造部２４を有した構成であれば、端子面４１，６３の高さを揃えることが容易となるので、フリップチップ実装の際に発光素子が傾いてしまう等の不都合の発生を抑えることができる。つまり、上述したように機械的接合強度確保と電圧印加時の良好な導電性確保との両立を図りつつ、さらにフリップチップ実装の際の接続不良等の発生をも抑え得るようになるので、フリップチップ実装の信頼性を向上させることができる。
【００３８】
本実施形態で説明したように、端子面４１，６３上のそれぞれに予めバンプ７０を形成しておき、バンプ７０が形成されている状態で発光素子製品としての工場出荷を行えば、当該バンプ７０が形成されていない場合に比べて、製品出荷先で発光素子をフリップチップ実装する際の工数削減が図れる。したがって、発光素子製品の利用者にとっては、利便性に優れたものとなる。しかも、アセンブリ後における接合部分の剥離が抑制されるので、製品信頼性についても非常に優れたものとなる。
【００３９】
＜４．変形例等＞
以上に本発明の実施形態を説明したが、上述した開示内容は、本発明の例示的な実施形態を示すものである。すなわち、本発明の技術的範囲は、上述の例示的な実施形態に限定されるものではない。
以下に、上述した実施形態以外の変形例について説明する。
【００４０】
上述した実施形態では、第１電極５０が非発光領域２６における第２導電型層２３上から溝構造部２４の底部にまで延びるように成膜されている場合を例に挙げたが、本発明はこのような構成に限定されるものではない。
図３は、本発明が適用された発光素子の他の概略構成例を示す側断面図である。
図例の発光素子では、溝構造部２４の底部に第１電極５０が成膜されている。そして、第２導電型層２３上から溝構造部２４の底部の第１電極５０の上面にまで延びるように、第１電極パッド６０が成膜されている。
このような構成の発光素子であっても、第１電極５０は、第１導電型層２１の露出面にオーミック接合される。また、第１電極パッド６０は、第１電極５０と電気的に接続するとともに、第２導電型層２３の露出面と直接接合し、さらにその接合面の上方側に端子面６３を有することになる。したがって、上述した実施形態の場合と同様に、フリップチップ実装される発光素子の電極構造につき、機械的接合強度確保と電圧印加時の良好な導電性確保との両立を図ることができる。
【００４１】
また、上述した実施形態では、半導体層２０がIII族窒化物半導体層である場合に、第１電極５０がＡｌを含む金属材料によって形成され、第１電極パッド６０がＡｌ含有率の低い金属材料によって形成されている場合を例に挙げたが、半導体材料と金属材料については、これらの間のオーミック性や接合性、耐熱性等を考慮しつつ、他種の材料を用いた構成とすることも考えられる。後述の実施例に挙げたように、Ａｌを多く含む電極の場合は熱処理後の表面粗さが熱処理前の約３０倍であり、Ａｕを多く含む（Ａｌを含まない）電極の場合は熱処理後の表面粗さが熱処理前の約５倍であり、Ａｌを含まない方が良好な表面平坦性を得やすい。しかし、半導体層に対して良好なオーミック性を得るための金属材料の選択は限られており、半導体層２０がIII族窒化物半導体層である場合は、ｎ型層にＡｌ以外の金属を用いる選択は一長一短があり、Ａｌを選択せざるを得ない場合が多い。第１電極５０にＡｌ以外の金属を選択する場合であっても、熱処理後の表面粗さがＲａ＝１５０Åを超えるような場合は、上述した実施形態を用いることが好ましい。
【００４２】
また、上述した実施形態では、半導体素子の製造にあたり、レジスト５２を利用して第１電極５０を成膜した後に、そのレジスト５２の除去部分に第１電極パッド６０を成膜することで、第１電極５０に対して行う熱処理の影響が第１電極パッド６０に及ばないようにした場合を例に挙げた。このように、第１電極５０の熱処理後に第１電極パッド６０を形成することで、第１電極パッド６０に対する熱処理の影響は無く、第２導電型層２３上の表面平坦性を端子面６３にそのまま引き継ぐことができる。ただし、例えば第１電極パッド６０について熱処理の影響に耐え得る材料選択等を行えば、先に第２導電型層２３上の所望箇所に第１電極パッド６０を成膜しておき、その後に第１電極５０の成膜を行うようにすることも考えられる。その場合は、第１電極５０とともに第１電極パッド６０も熱処理を受けることとなる。
【００４３】
また、上述した実施形態では、バンプ７０について、Ｐを添加したＮｉ層の表面をＡｕ層で覆うように、無電解メッキ等によって形成する場合を例に挙げたが、例えば金属材料によるメッキベタ膜によって形成しても構わない。
さらに、上述した実施形態では、端子面４１，６３上に予めバンプ７０を形成しておく場合を例に挙げて説明したが、製品出荷時にはバンプ７０を形成しておくことなく、製品出荷後からフリップチップ実装までのいずれかの時点でバンプ７０を形成することも考えられる。すなわち、端子面４１，６３上には、必ずしもバンプ７０が形成されていなくても構わない。また、バンプ以外の方法で実装する場合であっても、本端子面４１，６３は外部との接合に使用できる。
【００４４】
また、上述した実施形態では、本発明を発光素子に適用した場合を例に挙げたが、本発明はこれに限定されるものではなく、ｐｎ接合の半導体素子であれば発光素子以外にも適用することが考えられ、その場合にも電極構造につき機械的接合強度確保と電圧印加時の良好な導電性確保との両立を図ることができる。
【実施例】
【００４５】
次に、実施例を挙げて、本発明を具体的に説明する。ただし、本発明が、以下の実施例に限定されないことは勿論である。
【００４６】
（実施例１）
実施例１では、図１に示した構成の発光素子を製造した。具体的には、サファイア基板１０上に、ｎ型のＡｌＧａＮからなる第１導電型層２１、ＡｌＩｎＧａＮからなる発光層２２、および、ｐ型のＡｌＧａＮからなる第２導電型層２３が順に積層されてなる半導体層２０を形成するとともに、その半導体層２０に溝構造部２４をＲＩＥによって形成し、半導体層２０を発光領域２５と非発光領域２６とに分断した。なお、第２導電型層２３の上面（露出面）は、触針式表面粗さ測定装置（ケーエルエーテンコール社製Alpha-Step IQ）による測定の結果、表面粗さＲａ＝１０Å程度の平坦性に優れた面となる。
【００４７】
そして、発光領域２５における第２導電型層２３の露出面上には、第２電極（すなわちｐ型電極）３０として、Ｎｉ／Ａｕの金属材料をそれぞれ１００Å／２００Åの膜厚で成膜した。
【００４８】
一方、非発光領域２６における第２導電型層２３の露出面上と、溝構造部２４の底部における第１導電型層２１の露出面上とには、第１電極（すなわちｎ型電極）５０として、これらの間の繋ぐ連続膜となるように、Ｔｉ／Ａｌ／Ｔｉの金属材料をそれぞれ３００Å／６０００Å／５０Åの膜厚で成膜した。この第１電極５０は、第２導電型層２３上の全面を覆うのではなく、部分的に当該第２導電型層２３の露出面を残すように成膜されている。そして、第１電極５０に対しては、第１導電型層２１とのオーミック性確保のために、Ｎ２＋Ｏ２ガス雰囲気中で５５０℃の熱処理を施した。この熱処理により、第１電極５０の表面には凹凸ができ、熱処理前に表面粗さＲａ＝１０Å程度であってものが、熱処理後に表面粗さＲａ＝３００Å程度となる。なお、Ａｌを含まない第２電極３０においては、熱処理後においても表面粗さが大幅に大きくなることはなく、熱処理後の表面粗さはＲａ＝５０Å程度であった。
【００４９】
その後、第２電極３０の上面には、第２電極パッド（すなわちｐ型電極パッド）４０として、Ｔｉ／Ａｕ／Ｔｉの金属材料をそれぞれ２００Å／２０００Å／１００Åの膜厚で成膜した。同時に、第１電極５０に覆われていない第２導電型層２３の露出面上にも、第１電極パッド（すなわちｎ型電極パッド）６０として、Ｔｉ／Ａｕ／Ｔｉの金属材料をそれぞれ２００Å／２０００Å／１００Åの膜厚で成膜した。この第１電極パッド６０は、第２導電型層２３の露出面が平坦性に優れ表面粗れ等が生じておらず、第１電極５０の上面に形成される場合とは異なり当該第１電極５０に対する熱処理（すなわち当該第１電極５０の表面粗さ）の影響を受けないことから、端子面６３が表面粗さＲａ＝１０Å程度の平坦性に優れた面となる。なお、第２電極パッド４０の端子面４１は、表面粗さＲａ＝５０Å程度の面となる。
なお、ここでは、第２電極パッド４０と第１電極パッド６０を同一工程で形成しており、各電極材の厚さの差分高さがｎ側とｐ側で異なることになるが、その差は最大で０．５μｍ程度なので、この値を鑑みれば大きな影響は出ないと考えられる。ただし、第１電極パッド６０における端子面６３の高さを第２電極パッド４０における端子面４１の高さに揃えるように、厚さを変えて別々に成膜しても良い。
【００５０】
そして、第１電極パッド６０の端子面６３上および第２電極パッド４０の端子面４１上には、無電解ニッケルメッキでＰを添加したＮｉ層を形成し、その表面を置換金メッキで被覆し、さらに置換金メッキ表面を無電解金メッキで覆うことで、バンプ７０を６μｍの厚さで形成した。
【００５１】
このような実施例１の発光素子において、第１電極パッド６０の端子面６３は、表面粗さＲａ＝１０Å程度の平坦性に優れた面となる。そのため、端子面６３は、その上に形成されるバンプ７０との接合強度を十分に確保することができ、バンプをＳｉ基板にはんだ接合（Ａｕ/Ｓｎ半田を３００℃加熱）した後、ダイシェア測定装置アークテック社製万能型ボンドテスター４０００−ＰＸＹ（条件：ボールシェアテスト）により発光素子に水平方向の応力を加えてシェア強度を測定した結果、接合の強さを表す指標となるシェア強度は２４０g程度であった。
【００５２】
（比較例１）
次に、上述した実施例１に対する比較例１を説明する。比較例１では、図４に示す従来構成の発光素子を製造した。具体的には、非発光領域２６における第２導電型層２３の露出面上から、溝構造部２４の底部における第１導電型層２１の露出部分にまで延びるように、第１電極（すなわちｎ型電極）１１０として、Ｔｉ／Ａｌ／Ｔｉの金属材料をそれぞれ３００Å／６０００Å／５０Åの膜厚で成膜した。そして、第１電極１１０に対しては、第１導電型層２１とのオーミック性確保のために、５５０℃の熱処理を施した。この熱処理の後、第１電極１１０上には、第１電極パッド（すなわちｎ型電極パッド）１２０として、Ｔｉ／Ａｕ／Ｔｉの金属材料を、それぞれ２００Å／２０００Å／１００Åの膜厚で成膜した。他は、実施例１の場合と全く同様である。
【００５３】
このような比較例１の発光素子において、熱処理後における第１電極１１０は、表面粗さＲａ＝３００Å程度となる。そのため、その上に第１電極パッド１２０を形成しても、当該第１電極パッド１２０の表面は下地の表面粗さＲａを引き継ぐことになるため、当該第１電極パッド１２０の端子面においても表面粗さＲａ＝３００Å程度となる。
【００５４】
したがって、比較例１の発光素子では、必ずしも第１電極パッド１２０の端子面上に形成されるバンプとの接合強度を十分に確保できるとは言えず、接合の強さを表す指標となるシェア強度が１４０ｇ程度となる。
【００５５】
（比較例２）
次に、上述した実施例１に対する比較例２を説明する。比較例２では、図５に示す従来構成の発光素子を製造した。具体的には、第１導電型層２１、発光層２２および第２導電型層２３が順に積層されてなる半導体層２０の一部を第２導電型層２３の側からエッチング除去して、第１導電型層２１の露出面を形成した。そして、その第１導電型層２１の露出面上に、第１電極（すなわちｎ型電極）１１０として、Ｔｉ／Ａｌ／Ｔｉの金属材料をそれぞれ３００Å／６０００Å／５０Åの膜厚で成膜した後、その成膜した第１電極１１０に対して５５０℃の熱処理を施した。さらに、第１電極１１０上には、第１電極パッド（すなわちｎ型電極パッド）１２０として、Ｔｉ／Ａｕ／Ｔｉの金属材料を、それぞれ２００Å／２０００Å／１００Åの膜厚で成膜した。
【００５６】
このような比較例２の発光素子において、第１電極１１０の上面は、熱処理によって凹凸ができることに加えて、第１導電型層２１の露出面を形成した際のエッチングによる表面荒れも加算されるため、表面粗さＲａ≧３００Å程度となる。そのため、そのため、その上に第１電極パッド１２０を形成しても、当該第１電極パッド１２０の表面は下地の表面粗さＲａを引き継ぐことになるため、当該第１電極パッド１２０の端子面においても表面粗さＲａ≧３００Å程度となる。
【００５７】
したがって、比較例２の発光素子では、必ずしも第１電極パッド１２０の端子面上に形成されるバンプとの接合強度を十分に確保できるとは言えず、接合の強さを表す指標となるシェア強度が１２０ｇ程度となる。
【００５８】
しかも、比較例２の発光素子では、フリップチップ実装のために、ｐ側とｎ側とでバンプの厚さを変える必要が生じたり、あるいは第１電極パッド１２０と第２電極パッド４０の厚さを変える必要が生じたりする。そのため、バンプ等の形成工程での工数増を招くおそれがある点でも好ましくない。
【００５９】
（まとめ）
以上に説明した実施例１と比較例１，２とを比べると、実施例１におけるシェア強度が２４０ｇ程度であるのに対して、比較例１におけるシェア強度は１４０ｇ程度、比較例２におけるシェア強度は１２０ｇ程度であり、実施例１のシェア強度のほうが優れていることがわかる。また、シェア強度測定における破断箇所を観察すると、実施例１では主にＳｉ基板上のＡｕ／Ｓｎはんだ層とバンプとの間で起きているのに対し、比較例１，２のようにシェア強度が弱いものでは、バンプと電極パッドとの間（端子面）で起きていることが分かった。したがって、実施例１の発光素子であれば、比較例１，２の場合と比べて、フリップチップ実装を行った後に接合部分に剥離が生じてしまうのを抑制できる。
【符号の説明】
【００６０】
１０…サファイア基板、２０…半導体層、２１…第１導電型層、２２…発光層、２３…第２導電型層、２４…溝構造部、２５…発光領域、２６…非発光領域、３０…第２電極、４０…第２電極パッド、４１…端子面、５０…第１電極、６０…第１電極パッド、６１…接合面、６２…接続箇所、６３…端子面、７０…バンプ
【図１】
2014022380.tif 000003
【図２】
2014022380.tif 000004
【図３】
2014022380.tif 000005
【図４】
2014022380.tif 000006
【図５】
2014022380.tif 000007