(57)【要約】【課題】簡素な構成で画素回路の欠陥を検出可能な電気光学装置、及び該電気光学装置を備えた電子機器を提供すること。【解決手段】電気光学装置としての液晶装置１００は、トランジスターと、トランジスターに第１コンタクト部を介して電気的に接続された画素電極とを含む画素回路と、画素回路を有する画素Ｐが複数配置された画素領域Ｅの対向する２辺部に沿った位置に、画素電極と同じ第１配線層に形成された検査用電極を含むＴＥＧパターン８０と、第１配線層よりも下層の第２配線層に形成され、検査用電極に第２コンタクト部を介して電気的に接続された一対の引き回し配線と、を備え、第１コンタクト部の層構成と第２コンタクト部の層構成とが同じであることを特徴とする。【選択図】図２
2014186197.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された、トランジスターと、前記トランジスターに第１コンタクト部を介して電気的に接続された画素電極とを含む画素回路と、
複数の前記画素回路が配置された画素領域の少なくとも１辺部に沿った位置に、前記画素電極と同じ第１配線層に形成された検査用電極を含むＴＥＧパターンと、
前記第１配線層よりも下層の第２配線層に形成され、前記検査用電極に第２コンタクト部を介して電気的に接続された一対の引き回し配線と、を備え、
前記基板上において、前記第１コンタクト部の層構成と前記第２コンタクト部の層構成とが同じであることを特徴とする電気光学装置。
【請求項２】
前記ＴＥＧパターンは、複数の前記検査用電極と、前記第１配線層と前記第２配線層との間の配線層に、前記第２コンタクト部を介して複数の前記検査用電極を電気的に直列に接続させる中継電極とを含み、
前記一対の引き回し配線は、前記中継電極に電気的に接続されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１コンタクト部及び前記第２コンタクト部は、前記第１配線層に接する層間絶縁膜を貫通する柱状のコンタクト部であることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記検査用電極は、前記画素電極と同じ導電膜を用いて、前記画素電極とほぼ同じ大きさで形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記基板上に形成された複数の外部接続用端子を有し、
前記一対の引き回し配線のうちの一方は、前記複数の外部接続用端子のうち固定電位が供給される外部接続用端子に電気的に接続されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
【請求項６】
前記画素領域の四辺部のうち少なくとも対向する２辺部に沿った位置に形成された複数の前記ＴＥＧパターンを備え、
前記複数の前記ＴＥＧパターンが直列に接続されていることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
【請求項７】
前記画素領域の四辺部に沿った位置において、前記検査用電極に隣り合って形成されたダミーパターンを相互に連結させた連結ダミーパターンを有し、
前記連結ダミーパターンに固定電位が与えられることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記ダミーパターンは、前記画素電極と同じ大きさであることを特徴とする請求項７に記載の電気光学装置。
【請求項９】
複数の前記検査用電極及び前記連結ダミーパターンは、前記画素領域を囲んで設けられた遮光性の見切り部と平面視で重なっていることを特徴とする請求項７または８に記載の電気光学装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、該電気光学装置を備えた電子機器に関する。詳しくは、電気光学装置の画素回路における機能の検出手段に関する。
【背景技術】
【０００２】
電気光学装置として、絵素電極と、絵素電極に接続されたスイッチング素子とを有するアクティブマトリックス駆動方式の液晶表示装置が挙げられる。
このような液晶表示装置の製造方法として、絵素電極を複数絵素ごとにブロック化し、且つ同一ブロック内の絵素電極を連結部を介して相互に連通した状態にパターン形成する工程と、該ブロックごとに電気特性を測定してブロック全体の良否を判定する工程と、不良と判断されたブロックの連結部を順次切断し、その都度電気特性を測定して不良箇所を検出する工程と、不良箇所を修正する修正工程とを含む液晶表示装置の製造方法が開示されている（特許文献１）。
上記特許文献１の液晶表示装置の製造方法によれば、製造途中で絵素の欠陥部の検出、修正を可能とし、これにより生産性及び歩留まりの向上が図れ、またコストを低減できるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−３０４４３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１の液晶表示装置の製造方法では、複数の絵素電極をブロック化する工程と、ブロック化された絵素電極を電気的に独立化するために連結部を切断する工程とが必要であり、製造プロセスが複雑となって、必ずしも生産性の向上が図れるとは言い難い。したがって、絵素の欠陥部をより簡素な方法で検出可能であることが望まれているという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］本適用例に係わる電気光学装置は、基板と、前記基板上に形成された、トランジスターと、前記トランジスターに第１コンタクト部を介して電気的に接続された画素電極とを含む画素回路と、複数の前記画素回路が配置された画素領域の少なくとも１辺部に沿った位置に、前記画素電極と同じ第１配線層に形成された検査用電極を含むＴＥＧパターンと、前記第１配線層よりも下層の第２配線層に形成され、前記検査用電極に第２コンタクト部を介して電気的に接続された一対の引き回し配線と、を備え、前記基板上において、前記第１コンタクト部の層構成と前記第２コンタクト部の層構成とが同じであることを特徴とする。
【０００７】
本適用例によれば、基板上において、第１コンタクト部の層構成と第２コンタクト部の層構成とが同じであるため、検査用電極を含むＴＥＧパターンの電気抵抗を計測することにより、第１コンタクト部を介して接続されたトランジスターと画素電極との間の電気的な接続状態が正常か否かを検出することができる。つまり、特許文献１のように画素電極を連結したり、再び電気的に独立化させたりする必要が無いので、簡素な構成で、画素回路の欠陥を製造プロセスにおいて検出可能な電気光学装置を提供できる。
【０００８】
［適用例２］上記適用例に係わる電気光学装置において、前記ＴＥＧパターンは、複数の前記検査用電極と、前記第１配線層と前記第２配線層との間の配線層に、前記第２コンタクト部を介して複数の前記検査用電極を電気的に直列に接続させる中継電極とを含み、前記一対の引き回し配線は、前記中継電極に電気的に接続されていることを特徴とする。
この構成によれば、ＴＥＧパターンは中継電極を介して直列に接続された複数の検査用電極を含む。したがって、直列に接続された複数の検査用電極を含むＴＥＧパターンの電気抵抗を計測することにより画素回路の欠陥を検出するので、１つの検査用電極を利用する場合に比べて、該欠陥の検出精度を向上させることができる。
【０００９】
［適用例３］上記適用例に係わる電気光学装置において、前記第１コンタクト部及び前記第２コンタクト部は、前記第１配線層に接する層間絶縁膜を貫通する柱状のコンタクト部であることを特徴とする。
この構成によれば、柱状である第１コンタクト部の接続信頼性を、同じく柱状である第２コンタクト部を含むＴＥＧパターンを用いて検出することができる。
【００１０】
［適用例４］上記適用例に係わる電気光学装置において、前記検査用電極は、前記画素電極と同じ導電膜を用いて、前記画素電極とほぼ同じ大きさで形成されていることが好ましい。
この構成によれば、画素電極や検査用電極を覆う例えば配向膜などの表面状態が画素領域とその周辺部とで変化し難い。したがって、配向膜などの表面状態に起因して、表示品質が低下することを抑制することができる。
【００１１】
［適用例５］上記適用例に係わる電気光学装置において、前記基板上に形成された複数の外部接続用端子を有し、前記一対の引き回し配線のうちの一方は、前記複数の外部接続用端子のうち固定電位が供給される外部接続用端子に電気的に接続されていることが好ましい。
この構成によれば、ＴＥＧパターンの電気抵抗を計測する際に、検査用電極に電位が与えられても、いずれは固定電位にすることが可能となる。すなわち、検査用電極が固定電位以外の電位で保持されることに起因する表示品質の低下を抑制することができる。
【００１２】
［適用例６］上記適用例に係わる電気光学装置において、前記画素領域の四辺部のうち少なくとも対向する２辺部に沿った位置に形成された複数の前記ＴＥＧパターンを備え、前記複数の前記ＴＥＧパターンが直列に接続されていることが好ましい。
この構成によれば、１つのＴＥＧパターンを用いて画素回路の欠陥を検出する場合に比べて、複数のＴＥＧパターンを用いるので、画素回路の欠陥の検出精度をさらに向上させることができる。
【００１３】
［適用例７］上記適用例に係わる電気光学装置であって、前記画素領域の四辺部に沿った位置において、前記検査用電極に隣り合って形成されたダミーパターンを相互に連結させた連結ダミーパターンを有し、前記連結ダミーパターンに固定電位が与えられることが好ましい。
この構成によれば、画素領域の四辺部に沿った位置に固定電位に接続された連結ダミーパターンを有しているので、ダミーパターンに隣り合う検査用電極が仮に固定電位以外の電位になったことに起因する表示不具合を目立ち難くすることができる。
【００１４】
［適用例８］上記適用例に係わる電気光学装置において、前記ダミーパターンは、前記画素電極と同じ大きさであることが好ましい。
この構成によれば、画素電極、検査用電極、ダミーパターンを覆う例えば配向膜などの表面状態が画素領域とその周辺部とで変化し難い。したがって、配向膜などの表面状態に起因して、表示品質が低下することを抑制することができる。
【００１５】
［適用例９］上記適用例に係わる電気光学装置において、複数の前記検査用電極及び前記連結ダミーパターンは、前記画素領域を囲んで設けられた遮光性の見切り部と平面視で重なっていることが好ましい。
この構成によれば、検査用電極及び連結ダミーパターンが設けられた部分において、表示不具合が発生したとしても見切り部によって遮光されるので、表示不具合が目立ち難い電気光学装置を提供できる。
【００１６】
［適用例１０］本適用例に係わる電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
本適用例によれば、画素回路の欠陥が予め検出され、高い信頼性品質を有する電子機器を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線で切った液晶装置の構造を示す概略断面図。
【図２】液晶装置の電気的な構成を示す回路図。
【図３】画素回路の電気的な構成を示す等価回路図。
【図４】液晶装置における画素の構造を示す概略断面図。
【図５】ＴＥＧパターンの形成領域を示す概略平面図。
【図６】マザー基板を示す概略平面図。
【図７】ＴＥＧパターンの電気的な構成を示す回路図。
【図８】ＴＥＧパターンの構成と構成の配置を示す概略平面図。
【図９】ＴＥＧパターンの配線構造の一例を示す概略断面図。
【図１０】（ａ）〜（ｅ）はＴＥＧパターンの形成方法を示す概略断面図。
【図１１】層間絶縁膜上のグローバル段差を示す概略断面図。
【図１２】投射型表示装置の構成を示す概略図。
【図１３】変形例のＴＥＧパターンの配線構造を示す概略断面図。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１９】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２０】
（第１実施形態）
本実施形態では、電気光学装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２１】
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について図１〜図４を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線で切った液晶装置の構造を示す概略断面図、図２は液晶装置の電気的な構成を示す回路図、図３は画素回路の電気的な構成を示す等価回路図、図４は液晶装置における画素の構造を示す概略断面図である。
【００２２】
図１（ａ）及び（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された第１基板としての素子基板１０及び第２基板としての対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。
【００２３】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材４０を介して間隔をおいて接着され、その間隔に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２４】
シール材４０の内側に複数の画素Ｐが配列した画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００２５】
素子基板１０には、複数の外部接続用端子１０４が設けられている。複数の外部接続用端子１０４が配列した第１辺部に沿ったシール材４０と該第１辺部との間にデータ線駆動回路１０１が設けられている。データ線駆動回路１０１と画素領域Ｅとの間であって、シール材４０が配置された部分よりも内側にサンプリング回路７０が設けられている。また、該第１辺部に対向する第２辺部に沿ったシール材４０と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、該第１辺部と直交し互いに対向する第３及び第４辺部に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２辺部に沿ったシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
【００２６】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該第１辺部に沿って配列した複数の外部接続用端子１０４に接続されている。以降、該第１辺部に沿った方向をＸ方向とし、該第１辺部と直交し互いに対向する第３及び第４辺部に沿った方向をＹ方向として説明する。
【００２７】
データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０は、画素Ｐの画素回路を駆動制御する周辺回路である。画素回路、周辺回路については後述する。
【００２８】
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（Thin  Film  Transistor、以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における基板としての素子基板１０は、少なくとも基材１０ｓと、基材１０ｓ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。
【００２９】
対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。対向基板２０は、少なくとも基材２０ｓと、基材２０ｓ上に形成された見切り部２１、共通電極２３、配向膜２４を含むものである。
【００３０】
見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３、サンプリング回路７０と重なる位置に設けられている。これにより対向基板２０側からこれらの周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００３１】
平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００３２】
共通電極２３は、例えばＩＴＯ（Indium  Tin  Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
【００３３】
画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、配向膜１８及び配向膜２４として上記無機配向膜が採用されている。
【００３４】
このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００３５】
次に、図２及び図３を参照して、液晶装置１００の電気的な構成について説明する。図２に示すように、液晶装置１００は、素子基板１０上の画素領域Ｅを囲む周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、サンプリング回路７０などの周辺回路（なお、図２では検査回路１０３の図示を省略した）と、複数の外部接続用端子１０４と、を有している。さらに、外部接続用端子１０４に接続された、データ線駆動回路１０１に電源（ＶＤＤＸ、ＶＳＳＸ）や駆動用の信号（ＤＸ、ＣＬＸなど）を供給するためのデータ線駆動回路用配線１１４、走査線駆動回路１０２に電源（ＶＤＤＹ、ＶＳＳＹ）や駆動用の信号（ＤＹ、ＣＬＹなど）を供給するための走査線駆動回路用配線１２１、画像信号（ＶＩＤ１〜ＶＩＤ６）をサンプリング回路７０を介してデータ線６ａに供給するための複数の画像信号線１１１などを含む複数の引き回し配線を有している。
【００３６】
データ線駆動回路１０１には、外部回路から外部接続用端子１０４及びデータ線駆動回路用配線１１４を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）、及びＸ開始パルス信号ＤＸが供給される。データ線駆動回路１０１は、Ｘ開始パルス信号ＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）に基づくタイミングで、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎを順次生成して複数の選択信号供給線１１３にそれぞれ出力する。
【００３７】
走査線駆動回路１０２には、外部回路から外部接続用端子１０４及び走査線駆動回路用配線１２１を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ）、Ｙ開始パルス信号ＤＹが供給される。走査線駆動回路１０２は、これらの信号に基づいて走査信号Ｇ１，・・・，Ｇｍを順次生成して複数の走査線３ａにそれぞれ出力する。
【００３８】
サンプリング回路７０は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリングトランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６ａがそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１１３に接続されている。つまりデータ線駆動回路１０１から各選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎが６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには６本の画像信号線１１１のうちいずれかが接続配線１１２を経由して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６ａが接続されている。サンプリング回路７０は、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎが入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎに応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。
【００３９】
図２に示すように、液晶装置１００には、前述したように、素子基板１０の中央部分を占める画素領域Ｅに、マトリックス状に配列された複数の画素Ｐを有している。
【００４０】
図３に示すように、複数の画素Ｐには、それぞれ、画素電極１５と当該画素電極１５をスイッチング制御するためのＴＦＴ３０と、保持容量１６とが形成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号Ｇ１，・・・，Ｇｍが供給される走査線３ａが当該ＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３ａと並行して配置された容量線３ｂに接続されている。
【００４１】
容量線３ｂは、図２に示すようにＸ方向において画素領域Ｅの外側まで引き出され、容量線３ｂの両端が走査線駆動回路１０２と画素領域Ｅとの間においてＹ方向に延在する一対の接続配線１３１に電気的に接続されている。一対の接続配線１３１のそれぞれは、対向基板２０の角部に設けられた４つの上下導通部１０６のうちＸ方向において対峙する上下導通部１０６同士を電気的に接続する一対の接続配線１３２に電気的に接続されている。
一対の接続配線１３２同士は、上下導通部１０６と電気的に接続された対向基板２０の共通電極２３を介して電気的に接続される。さらに一対の接続配線１３２のうちの外部接続用端子１０４側に位置する接続配線１３２は、共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に接続されている。つまり、容量線３ｂには、共通電位（ＬＣＣＯＭ）が印加される。共通電位（ＬＣＣＯＭ）は、画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されて電位が変動する画素電極１５に対して、一定の電位であることから固定電位とも言う。
【００４２】
サンプリング回路７０の６個を１つの単位（系列）としたＳ−ＴＦＴ７１に供給される選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６ａに対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。なお、図２に示すように、本実施形態においては、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎは、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）のそれぞれに対応して、６本のデータ線６ａの組に対してグループ（系列）ごとに供給されるよう構成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。
【００４３】
走査線３ａには走査線駆動回路１０２から所定のタイミングでパルス的に走査信号Ｇ１，・・・，Ｇｍが、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号Ｇ１，・・・，ＧｍによってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６ａから供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。
さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。
【００４４】
画素電極１５を介して液晶層５０（図１（ｂ）参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された共通電極２３との間で一定期間保持される。液晶層５０は印加される電圧レベルにより液晶分子の配向や秩序が変化して、液晶層５０を透過する光が変調され、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために共通電位（ＬＣＣＯＭ）に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置１００の駆動方式は、相展開駆動方式に限定されるものではない。
【００４５】
また、周辺回路は、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０以外に、データ線６ａに所定電圧レベルのプリチャージ信号を上記画像信号（ＶＩＤ１〜ＶＩＤ６）に先行して供給するプリチャージ回路を含むものとしてもよい。
【００４６】
図２に戻り、素子基板１０には、Ｘ方向において画素領域Ｅを挟んで配置され、且つＹ方向において画素領域Ｅに沿って配置された複数のＴＥＧパターン８０が設けられている。本実施形態では、ＴＥＧパターン８０は、画素領域Ｅの４隅に対応して４つ配置されている。また、複数（４つ）のＴＥＧパターン８０は、画素領域Ｅの３辺部に沿って配置された３つの接続配線８２，８３，８４によって電気的に直列に接続されて、コンタクトチェーン８０Ｃを構成している。画素領域Ｅの右下隅に対応して配置されたＴＥＧパターン８０は、引き回し配線８１に電気的に接続されている。引き回し配線８１は、Ｘ方向に配列する複数の外部接続用端子１０４の右端に設けられた検査端子（ＴＥＧ）に電気的に接続されている。画素領域Ｅの左下隅に対応して配置されたＴＥＧパターン８０は、引き回し配線８５に電気的に接続されている。引き回し配線８５は、共通電位（ＬＣＣＯＭ）が与えられる上下導通部１０６に繋がった接続配線１３２に電気的に繋がっている。つまり、直列に接続された複数（４つ）のＴＥＧパターン８０を含むコンタクトチェーン８０Ｃの一方は引き回し配線８１を介して検査端子（ＴＥＧ）に接続され、他方は引き回し配線８５を介して固定電位である共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に電気的に接続されている。
【００４７】
複数のＴＥＧパターン８０は、図３に示した画素Ｐの画素回路の欠陥を検出するために、画素領域Ｅの対向する２辺部に沿って設けられている。画素回路の欠陥とは、ＴＦＴ３０と画素電極１５との電気的な接続における欠陥を指す。
【００４８】
次に、画素Ｐの構造について、図４を参照して説明する。
図４に示すように、素子基板１０の基材１０ｓ上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属、あるいはこれらの金属のうちの少なくとも１つを用いた合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００４９】
走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを有するＬＤＤ（Lightly  Doped  Drain）構造が形成されている。
【００５０】
半導体層３０ａを覆うようにゲート絶縁膜１１ｂが形成される。さらにゲート絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成される。
【００５１】
ゲート電極３０ｇとゲート絶縁膜１１ｂとを覆うようにして第１層間絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置にゲート絶縁膜１１ｂ、第１層間絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。
【００５２】
そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第１層間絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）やその合金などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介して第１ソース・ドレイン領域３０ｓに繋がるソース電極３１及びデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介して第２ソース・ドレイン領域３０ｄに繋がるドレイン電極３２（中継電極６ｂ）が形成される。
【００５３】
次に、データ線６ａ及び中継電極６ｂと第１層間絶縁膜１１ｃを覆って第２層間絶縁膜１２が形成される。第２層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical  Mechanical  Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。
【００５４】
第２層間絶縁膜１２を覆うように導電膜が形成され、これをデータ線６ａに沿って複数の画素Ｐに跨るようにパターニングすることにより、下容量電極１６ａが形成される。
【００５５】
下容量電極１６ａのうち、後に形成される誘電体膜１６ｃを介して上容量電極１６ｂと対向する部分の外縁部を覆うようにスペーサー絶縁膜１３が形成される。また、スペーサー絶縁膜１３の形成時に、下容量電極１６ａのうちコンタクト部ＣＮＴ４と重なる部分には柱状の絶縁部１３ｂが形成される。
【００５６】
スペーサー絶縁膜１３及び柱状の絶縁部１３ｂを覆うと共に、下容量電極１６ａを覆って誘電体膜１６ｃが成膜される。誘電体膜１６ｃとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。
【００５７】
平面的に中継電極６ｂと重なる位置に第２層間絶縁膜１２とスペーサー絶縁膜１３と誘電体膜１６ｃとを貫通するコンタクトホールＣＮＴ３が形成される。このコンタクトホールＣＮＴ３を被覆すると共に誘電体膜１６ｃを覆う導電膜が形成され、これをパターニングすることにより、下容量電極１６ａに対向配置され、コンタクトホールＣＮＴ３を介して中継電極６ｂに繋がる上容量電極１６ｂが形成される。
コンタクト部ＣＮＴ４は、本発明における柱状の第１コンタクト部の一例であり、下容量電極１６ａ上に形成された柱状の絶縁部１３ｂ及び誘電体膜１６ｃを含む柱状構造体と、該柱状構造体の表面を覆う上容量電極１６ｂとによって構成されている。
【００５８】
次に、上容量電極１６ｂと誘電体膜１６ｃとを覆う第３層間絶縁膜１４が形成される。第３層間絶縁膜１４も例えばシリコンの酸化物や窒化物からなり、表面にコンタクト部ＣＮＴ４の頭頂部の少なくとも一部が露出するように例えばＣＭＰ処理が施されて形成される。
【００５９】
第３層間絶縁膜１４を覆うようにＩＴＯなどの透明導電膜（電極膜）が成膜される。この透明導電膜（電極膜）をパターニングしてコンタクト部ＣＮＴ４を介して上容量電極１６ｂと繋がる画素電極１５が形成される。つまり、画素電極１５は柱状のコンタクト部ＣＮＴ４と接することによって電気的にＴＦＴ３０に接続される。所謂コンタクトホールを用いて画素電極１５との接続を図る場合に比べて、柱状のコンタクト部ＣＮＴ４を用いていることから、画素電極１５の表面にはコンタクト部ＣＮＴ４との接触に伴う凹凸が生じない。
【００６０】
上述したように上容量電極１６ｂはコンタクトホールＣＮＴ３及び中継電極６ｂを介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、柱状のコンタクト部ＣＮＴ４を介して画素電極１５と電気的に接続している。
【００６１】
下容量電極１６ａの本線部は走査線３ａの延在方向（Ｘ方向）において複数の画素Ｐに跨るように形成され、等価回路（図３参照）における容量線３ｂとしても機能している。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を下容量電極１６ａと上容量電極１６ｂとの間において保持することができる。
【００６２】
下容量電極１６ａを容量線３ｂとして機能させるため、本実施形態では電気抵抗の上昇を抑える積層構造が採用されている。具体的には、下容量電極１６ａは、例えば金属材料であるＡｌ（アルミニウム）あるいはその合金などからなる第１電極層１６ａ１と、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｗ（タングステン）などの金属のうちの少なくとも１つを含む合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層された導電層である第２電極層１６ａ２とが積層されたものである。
これに対して上容量電極１６ｂは、下容量電極１６ａに比べて電気抵抗が高くてもよいので、他の層のパターニングに対して耐性を有する例えばＴｉのナイトライドなどが用いられている。
【００６３】
このように素子基板１０の基材１０ｓ上には、複数の配線層が形成されており、本実施形態では、複数の配線層について、層間絶縁膜の符号を用いて次のように呼ぶこととする。下地絶縁膜１１ａ、ゲート絶縁膜１１ｂ、第１層間絶縁膜１１ｃを含む配線層を配線層１１と呼ぶ。配線層１１の代表的な配線や電極は走査線３ａ、ゲート電極３０ｇである。第２層間絶縁膜１２を含む配線層を配線層１２と呼ぶ。配線層１２の代表的な配線や電極はデータ線６ａである。スペーサー絶縁膜１３、柱状の絶縁部１３ｂ、誘電体膜１６ｃを含む配線層を配線層１３と呼ぶ。配線層１３の代表的な配線や電極は下容量電極１６ａ（容量線３ｂ）である。同じく、第３層間絶縁膜１４を含む配線層を配線層１４と呼ぶ。配線層１４の代表的な配線や電極は、上容量電極１６ｂ、画素電極１５である。なお、配線層の呼び方はこれに限定されるものではない。
【００６４】
画素電極１５を覆うように配向膜１８が形成され、液晶層５０を介して素子基板１０に対向配置される対向基板２０の共通電極２３を覆うように配向膜２４が形成される。前述したように、配向膜１８，２４は無機配向膜であって、酸化シリコンなどの無機材料を所定の方向から例えば斜め蒸着して柱状に成長したカラム１８ａ，２４ａの集合体からなる。このような配向膜１８，２４に対して負の誘電異方性を有する液晶分子ＬＣは、配向膜面の法線方向に対してカラム１８ａ，２４ａの傾斜方向に３度〜５度のプレチルト角度θｐを有して略垂直配向する。画素電極１５と共通電極２３との間に交流電位を与えて液晶層５０を駆動することによって液晶分子ＬＣは画素電極１５と共通電極２３との間に生ずる電界方向に傾くように挙動（振動）する。
前述したように、柱状のコンタクト部ＣＮＴ４を用いていることから画素電極１５の表面には凹凸が生じていない。したがって、画素電極１５を覆う配向膜１８の表面にも凹凸が生じないので、安定した液晶分子ＬＣの配向状態が得られる。
【００６５】
次に、本実施形態のＴＥＧパターン８０について、図５〜図１１を参照して説明する。
図５はＴＥＧパターンの形成領域を示す概略平面図、図６はマザー基板を示す概略平面図、図７はＴＥＧパターンの電気的な構成を示す回路図、図８はＴＥＧパターンの構成と構成の配置を示す概略平面図、図９はＴＥＧパターンの配線構造の一例を示す概略断面図、図１０（ａ）〜（ｅ）はＴＥＧパターンの形成方法を示す概略断面図、図１１は層間絶縁膜上のグローバル段差を示す概略断面図である。
【００６６】
ＴＥＧパターン８０は、画素領域Ｅに設けられた画素Ｐの画素回路における欠陥を検出するにあたり、画素回路の近く即ち画素領域Ｅと周辺回路（サンプリング回路７０、走査線駆動回路１０２、検査回路１０３）との間の領域に形成することが好ましい。本実施形態では、ＴＥＧパターン８０は、図５に示すように、画素領域ＥのＸ方向において対向する２辺部に沿った領域Ｅ１、領域Ｅ２、領域Ｅ３、領域Ｅ４（以降、領域Ｅ１〜領域Ｅ４として示す）に形成されている。領域Ｅ１に設けられたＴＥＧパターン８０は、素子基板１０の第１辺部に配列した複数の外部接続用端子１０４の右端側に位置する検査端子１０７に電気的に接続されている。
【００６７】
複数のＴＥＧパターン８０は、画素領域Ｅの４隅に対応した位置であれば、領域Ｅ１〜領域Ｅ４に配置されることに限定されず、例えば、画素領域ＥのＹ方向において対向する２辺部に沿った領域Ｅ５、領域Ｅ６、領域Ｅ７、領域Ｅ８（以降、領域Ｅ５〜領域Ｅ８として示す）に配置されていてもよい。また、領域Ｅ１〜領域Ｅ８のすべてに配置されていてもよい。また、画素領域Ｅの対角に対応して、領域Ｅ１と領域Ｅ３、領域Ｅ２と領域Ｅ４、領域Ｅ５と領域Ｅ７、領域Ｅ６と領域Ｅ８のいずれかに配置されていてもよい。
【００６８】
このようなＴＥＧパターン８０が形成される素子基板１０は、実際の製造工程では、図６に示すように、素子基板１０よりも大きなマザー基板Ｗに設計上面付け（レイアウト）された状態で形成される。マザー基板Ｗは、素子基板１０の基材１０ｓと同じ透光性の例えば石英基板やガラス基板が用いられる。本実施形態では、マザー基板Ｗはウェハ状の石英基板であって、ウェハ状のマザー基板Ｗの一部を切り欠いたオリフラを基準として、Ｘ方向とＹ方向とに複数の素子基板１０がレイアウトされて製造される。
【００６９】
複数の素子基板１０のそれぞれにＴＥＧパターン８０が形成されることから、それぞれの素子基板１０における画素回路の欠陥の有無をマザー基板Ｗの状態で検出することが可能である。マザー基板Ｗを用いて製造された複数の素子基板１０のそれぞれに対して対向基板２０を貼り合わせ、素子基板１０と対向基板２０との間に液晶を封入して液晶装置１００ができあがる。マザー基板Ｗにおいて素子基板１０の外形に沿った部分を切断することにより、マザー基板Ｗから個々の液晶装置１００を取り出すことができる。
【００７０】
図７に示すように、本実施形態では、画素領域Ｅの対向する２辺部に沿った位置に、４つのＴＥＧパターン８０が設けられており、これらのＴＥＧパターン８０は電気的に直列に接続されている。それぞれのＴＥＧパターン８０は、電気的に抵抗として機能しており、前述した領域Ｅ１に配置されたＴＥＧパターン８０を抵抗Ｒ１と呼ぶこともある。同様に、領域Ｅ２に配置されたＴＥＧパターン８０を抵抗Ｒ２と呼び、領域Ｅ３に配置されたＴＥＧパターン８０を抵抗Ｒ３と呼び、領域Ｅ４に配置されたＴＥＧパターン８０を抵抗Ｒ４と呼ぶこともある。抵抗Ｒ１と抵抗Ｒ２は接続配線８２により接続され、抵抗Ｒ２と抵抗Ｒ３は接続配線８３により接続され、抵抗Ｒ３と抵抗Ｒ４は接続配線８４により接続されている。また、本実施形態では、４つの抵抗Ｒ１（ＴＥＧパターン８０）〜抵抗Ｒ４（ＴＥＧパターン８０）が直列に接続された状態をコンタクトチェーン８０Ｃと呼ぶ。コンタクトチェーン８０Ｃの一方の端は引き回し配線８１を介して検査端子１０７（ＴＥＧ）に接続されている。コンタクトチェーン８０Ｃの他方の端は引き回し配線８５を介して接続配線１３１，１３２に接続されている。接続配線１３１，１３２は、画素領域Ｅを囲む位置に設けられ、共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に電気的に接続されている。
本実施形態では、検査端子１０７と共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４との間のコンタクトチェーン８０Ｃの電気抵抗を計測することにより、画素回路の欠陥の有無を検出している。
【００７１】
次に、抵抗として機能するＴＥＧパターン８０の具体的な構成について、図８を参照して説明する。なお、図８は図７における抵抗Ｒ１としてのＴＥＧパターン８０の具体的な構成を示す概略平面図である。
【００７２】
図８に示すように、画素領域Ｅには、ほぼ正方形の画素電極１５がＸ方向とＹ方向とに配置されている。画素領域Ｅに沿って配置されたＴＥＧパターン８０は、複数の検査用電極９１と、複数の検査用電極９１を電気的に直列に接続させるために設けられた複数の中継電極９２とを有している。複数の中継電極９２の一方の端に引き回し配線８１が電気的に接続され、複数の中継電極９２の他方の端に接続配線８２が電気的に接続されている。
【００７３】
検査用電極９１は平面視で画素電極１５とほぼ同じ大きさの正方形である。検査用電極９１は、画素領域Ｅの画素電極１５に隣り合って配置されると共に、Ｙ方向に画素電極１５と同じ配置ピッチで複数配置されている。本実施形態では、検査用電極９１はＹ方向に２５個配置されている。
【００７４】
中継電極９２は、基材１０ｓ上において検査用電極９１よりも下層に設けられている。そして、中継電極９２は、隣り合って配置された検査用電極９１と平面視で重なるように配置され、コンタクト部９３によって上記隣り合う検査用電極９１のそれぞれと電気的に接続されている。コンタクト部９３は、本発明における第２コンタクト部に相当するものである。
【００７５】
引き回し配線８１及び接続配線８２は基材１０ｓ上において中継電極９２よりも下層に設けられ、コンタクトホール９４により中継電極９２と電気的に接続されている。
【００７６】
Ｙ方向に配置された検査用電極９１の周囲には、ダミーパターン１５ｄが複数配置されている。ダミーパターン１５ｄは平面視で大きさが画素電極１５と同じ正方形であり、画素電極１５と同じ配置ピッチでＸ方向とＹ方向とに配置されている。ダミーパターン１５ｄは、検査用電極９１が配置されていない画素領域Ｅに沿った部分にも配置されている。複数のダミーパターン１５ｄは連結されており、連結されたダミーパターン１５ｄを連結ダミーパターン１５ｄｃと呼ぶ。連結ダミーパターン１５ｄｃには固定電位としての共通電位（ＬＣＣＯＭ）が与えられている。
検査用電極９１及び連結ダミーパターン１５ｄｃは、画素電極１５と同じ配線層において、画素電極１５と同じ透明導電膜を用いてパターニングされている。なお、図８では、画素電極１５、検査用電極９１、連結ダミーパターン１５ｄｃをそれぞれ分かり易くするため異なるハッチングを施して表示している。
【００７７】
次に、図９〜図１０を参照して、ＴＥＧパターン８０の配線構造について説明する。
図９に示すように、素子基板１０の基材１０ｓ上に、下地絶縁膜１１ａ、ゲート絶縁膜１１ｂ、第１層間絶縁膜１１ｃを形成する。第１層間絶縁膜１１ｃ上に引き回し配線８１と接続配線８２とを形成する。引き回し配線８１及び接続配線８２と第１層間絶縁膜１１ｃとを覆う第２層間絶縁膜１２を形成する。すなわち、引き回し配線８１及び接続配線８２は、前述した画素回路の配線層１２においてデータ線６ａを形成する工程で同時に形成することができる。
【００７８】
第２層間絶縁膜１２上に島状に孤立した複数の配線１６ｄを形成する。複数の配線１６ｄは、第２層間絶縁膜１２上においてほぼ等間隔に配置され、前述した画素回路の配線層１３において下容量電極１６ａを形成する工程で同時に形成することができる。以降の工程については、図１０（ａ）〜（ｅ）を参照して説明する。なお、図１０（ａ）〜（ｅ）は図９に示したＴＥＧパターン８０の配線構造のうち左側の部分を示すものである。
【００７９】
図１０（ａ）に示すように、複数の配線１６ｄと第２層間絶縁膜１２を覆う層間絶縁膜前駆体１３ａを形成する。層間絶縁膜前駆体１３ａの形成方法としては厚膜形成が可能な例えばプラズマＣＶＤ法を挙げることができる。層間絶縁膜前駆体１３ａ上において複数の配線１６ｄと重なる位置に例えばフォトリソグラフィ法により複数のレジストパターン９０を形成する。そして、層間絶縁膜前駆体１３ａを例えばドライエッチングする。レジストパターン９０が形成された部分ではドライエッチングの進行が遅れるので、図１０（ｂ）に示すように、複数の配線１６ｄを覆う層間絶縁膜前駆体１３ａの部分に柱状の絶縁部１３ｂが形成される。そして、ドライエッチングによって形成されたスペーサー絶縁膜１３と柱状の絶縁部１３ｂとを覆って誘電体膜１６ｃを成膜する。
【００８０】
次に、図１０（ｃ）に示すように、第２層間絶縁膜１２、スペーサー絶縁膜１３、誘電体膜１６ｃを貫通して引き回し配線８１に達するコンタクトホール９４を形成する。図１０（ｃ）には図示していないが、接続配線８２に達するコンタクトホール９４も同時に形成される。続いて、コンタクトホール９４の内部を被覆すると共に誘電体膜１６ｃを覆う導電膜を成膜してパターニングすることにより、複数の中継電極９２を形成する。左端の中継電極９２は、コンタクトホール９４の内部を被覆すると共に、誘電体膜１６ｃを介して左端の柱状の絶縁部１３ｂを覆って柱状のコンタクト部９３を構成する。図１０（ｃ）には図示していないが、右端の中継電極９２は、誘電体膜１６ｃを介して右端の柱状の絶縁部１３ｂを覆って柱状のコンタクト部９３を構成する。他の中継電極９２は、誘電体膜１６ｃで覆われた隣り合う柱状の絶縁部１３ｂを覆って柱状のコンタクト部９３を構成する。複数の中継電極９２同士は、この時点では電気的に独立している。柱状のコンタクト部９３の配線１６ｄ上における高さや大きさは、画素回路におけるコンタクト部ＣＮＴ４（図４参照）とほぼ同じである。言い換えれば、コンタクト部９３は、本発明における柱状の第２コンタクト部に相当するものであり、基材１０ｓ上において画素回路のコンタクト部ＣＮＴ４と同じ層構成となっている。複数の中継電極９２は、前述した画素回路の配線層１４において上容量電極１６ｂを形成する工程で同時に形成することができる。
【００８１】
次に、図１０（ｄ）に示すように、コンタクト部９３と誘電体膜１６ｃとを覆う層間絶縁膜前駆体１４ａを形成する。層間絶縁膜前駆体１４ａの形成方法は、層間絶縁膜前駆体１３ａと同じで例えばプラズマＣＶＤ法を用いることができる。そして、層間絶縁膜前駆体１４ａの表面に研磨処理（ＣＭＰ処理）を施す。研磨処理工程では、柱状のコンタクト部９３における頭頂部の少なくとも一部が露出するように研磨処理を行う。これにより、表面にコンタクト部９３の頭頂部が露出した第３層間絶縁膜１４が形成される。
【００８２】
次に、図１０（ｅ）に示すように、第３層間絶縁膜１４の表面を覆う透明導電膜（ＩＴＯ、ＩＺＯなど）を成膜してパターニングすることにより、隣り合うコンタクト部９３（中継電極９２）に接する複数の検査用電極９１を形成する。検査用電極９１は、前述した画素回路の配線層１４において画素電極１５を形成する工程で同時に形成することができる。検査用電極９１は、ほぼ等間隔で複数配置され、隣り合うコンタクト部９３（中継電極９２）と接するように形成される。
【００８３】
図９に戻って、引き回し配線８１に対してコンタクトホール９４及びコンタクト部９３（中継電極９２）を介して電気的に接続された左端の検査用電極９１は、ＴＥＧパターン８０における抵抗Ｒ１１として機能する。接続配線８２に対してコンタクトホール９４とコンタクト部９３を介して電気的に接続された右端の検査用電極９１は、ＴＥＧパターン８０における抵抗Ｒ１ｎとして機能する。つまり、抵抗Ｒ１として機能するＴＥＧパターン８０は、抵抗Ｒ１１〜抵抗Ｒ１ｎまでの複数の抵抗によって構成されている。前述したように、本実施形態では、検査用電極９１はＹ方向に２５個配置されているので、抵抗Ｒ１は、ｎが１〜２５の抵抗（抵抗Ｒ１１〜抵抗Ｒ１ｎ）を含んでいる。
【００８４】
図７に示した、コンタクトチェーン８０Ｃにおける他の抵抗Ｒ２，Ｒ３，Ｒ４においても上記抵抗Ｒ１と同じように、それぞれ２５個の抵抗を含んでいる。ゆえに、抵抗Ｒ１〜抵抗Ｒ４を直列に接続すると、コンタクトチェーン８０Ｃは直列に接続された１００個の抵抗（検査用電極９１）を含むことになる。１個の抵抗（検査用電極９１）の電気抵抗が例えば２００Ω〜５００Ωであるならば、コンタクトチェーン８０Ｃの電気抵抗は２０ｋΩ〜５０ｋΩとなる。コンタクトチェーン８０Ｃの電気抵抗を計測する方法としては、前述した検査端子１０７と共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４との間に電位を与え、コンタクトチェーン８０Ｃを流れる電流を計測することで、電気抵抗を求めることができる。コンタクトチェーン８０Ｃの電気抵抗を正確に計測する観点から、少なくとも１μＡ程度の電流が流れることが求められる。したがって、例えば、検査端子１０７と上記外部接続用端子１０４との間に１Ｖの電圧を印加したときに、１μＡ程度の電流が流れる電気抵抗は１ＭΩとなる。すなわち、１ＭΩ以下の電気抵抗となるようにコンタクトチェーン８０Ｃを構成することが好ましい。
【００８５】
複数のＴＥＧパターン８０を含むコンタクトチェーン８０Ｃの電気抵抗を計測したときに、マザー基板Ｗにおける他の素子基板１０に比べて、著しく電気抵抗が大きい、あるいはＴＥＧパターン８０の断線が考えられる場合、当該コンタクトチェーン８０Ｃが形成された素子基板１０の画素回路におけるＴＦＴ３０と画素電極１５とがコンタクト部ＣＮＴ４によって正常に接続されていないと判断することができる。
【００８６】
画素電極１５や検査用電極９１が形成される第３層間絶縁膜１４には、前述したようにＣＭＰ処理が施されているものの、図５に示したＡ−Ａ’線に沿った第３層間絶縁膜１４の表面は、図１１に示すように、画素領域Ｅを挟んだ領域Ｅ９が盛り上がった形状となる。領域Ｅ９には、図５に示すように周辺回路である走査線駆動回路１０２が形成されている。画素領域Ｅには複数の画素Ｐに対応してＴＦＴ３０を含む画素回路が形成されている。領域Ｅ９における走査線駆動回路１０２を構成するところの薄膜トランジスターやこれに繋がる配線の配置密度の方が画素領域ＥにおけるＴＦＴ３０や信号配線の配置密度よりも高いことにより、ＣＭＰ処理工程での研磨レートに違いが生じて、このような凹凸が生ずる。画素Ｐ単位に生ずる凹凸に対してこのような素子基板１０の全体に亘る凹凸をグローバル段差と呼ぶ。
【００８７】
ＴＥＧパターン８０が設けられる領域Ｅ１，Ｅ４は、画素領域Ｅと周辺回路との間であって、グローバル段差の影響が小さい領域に設けることが好ましい。つまり、画素回路の配線構造とＴＥＧパターン８０の配線構造とをほぼ同じ状態とすることで、ＴＥＧパターン８０の電気抵抗を計測すれば、画素回路におけるＴＦＴ３０と画素電極１５との電気的な接続を図るコンタクト部ＣＮＴ４が正常に機能しているか否か検出することができる。
【００８８】
画素回路の欠陥を適正に検出する観点から、画素領域Ｅにおける第３層間絶縁膜１４の平均膜厚と、ＴＥＧパターン８０が配置される部分の第３層間絶縁膜１４の平均膜厚との差は、画素領域Ｅにおける第３層間絶縁膜１４の平均膜厚のおよそ２５％以内であることが好ましい。
【００８９】
上記第１実施形態の効果は、以下の通りである。
（１）電気光学装置としての液晶装置１００は、素子基板１０に複数のＴＥＧパターン８０を含むコンタクトチェーン８０Ｃが形成されている。素子基板１０における画素回路の配線構造とＴＥＧパターン８０の配線構造がほぼ同じであるため、コンタクトチェーン８０Ｃの電気抵抗を計測することで、画素回路のＴＦＴ３０と画素電極１５とがコンタクト部ＣＮＴ４を介して正常に接続されているか否かを検出することができる。したがって、前述した特許文献１のように絵素電極を連結する工程や、連結後に再び絵素電極を独立化する工程が不要である。また、画素回路を形成する工程でＴＥＧパターン８０を形成することができるので、ＴＥＧパターン８０を形成するために新たな工程を必要としない。ゆえに、素子基板１０における画素回路の欠陥を簡素な構成で検出可能であると共に、マザー基板Ｗに素子基板１０がレイアウトされた状態で画素回路の欠陥を検出可能な電気光学装置としての液晶装置１００を提供することができる。
（２）コンタクトチェーン８０Ｃは、一方が共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に接続されている。したがって、コンタクトチェーン８０Ｃの電気抵抗を計測するために、検査端子１０７と上記外部接続用端子１０４との間に電位を与えることにより、画素電極１５に隣り合う検査用電極９１が画素電極１５と異なる電位になったとしても、いずれは検査用電極９１に共通電位（ＬＣＣＯＭ）が与えられる。共通電位（ＬＣＣＯＭ）は検査用電極９１に対して液晶層５０を挟んで対向する共通電極２３に与えられる電位であるため、検査用電極９１の電位によって表示が乱されることを低減できる。また、複数の検査用電極９１の周囲にも同じく共通電位（ＬＣＣＯＭ）が与えられる連結ダミーパターン１５ｄｃが配置されているので、同じ理由で画素領域Ｅを囲む領域における表示の不具合を低減できる。
（３）検査用電極９１、ダミーパターン１５ｄはいずれも画素電極１５を形成する工程で形成され、平面視で同じ大きさの形状（正方形）である。したがって、これらを覆う配向膜（無機配向膜）１８の表面に不規則的な凹凸が生じ難いので、配向膜１８の表面の不規則な凹凸に起因する液晶分子の乱れによる表示不具合を低減できる。また、検査用電極９１と連結ダミーパターン１５ｄｃは、対向基板２０側の見切り部２１と平面視で重なる位置に形成されるので、検査用電極９１や連結ダミーパターン１５ｄｃが形成された部分に仮に表示不具合が発生しても認識されない。
【００９０】
（第２実施形態）
＜電子機器＞
次に、電子機器としての投射型表示装置について、図１２を参照して説明する。図１２は投射型表示装置の構成を示す概略図である。
【００９１】
図１２に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００９２】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００９３】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００９４】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００９５】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００９６】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００９７】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、液晶装置１００を用いているので、画素回路におけるＴＦＴ３０と画素電極１５との電気的な接続信頼性が確保され、所望の表示状態が安定的に得られる投射型表示装置１０００を提供することができる。
【００９８】
本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００９９】
（変形例１）素子基板１０におけるＴＥＧパターン８０の配線構造は、柱状のコンタクト部９３を含む構成に限定されない。図１３は変形例のＴＥＧパターンの配線構造を示す概略断面図である。詳しくは、第１実施形態で示した図９に対応する断面図である。したがって、第１実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。
図１３に示すように、変形例のＴＥＧパターン８０Ｐは、第２層間絶縁膜１２上に形成された複数の中継電極１６ｈを有する。複数の中継電極１６ｈはほぼ等間隔で配置され、下容量電極１６ａ（図４参照）を形成する工程と同じ工程で形成されたものである。左端の中継電極１６ｈはコンタクトホール９４の内部を被覆して引き回し配線８１に電気的に接続されている。右端の中継電極１６ｈはコンタクトホール９４の内部を被覆して接続配線８２に電気的に接続されている。
複数の中継電極１６ｈを覆ってスペーサー絶縁膜１３と誘電体膜１６ｃが形成される。さらに、スペーサー絶縁膜１３及び誘電体膜１６ｃを貫通して複数の中継電極１６ｈのそれぞれに接する柱状プラグ９３ｐが形成される。柱状プラグ９３ｐは、導電性の例えば金属やその合金などからなる。複数の柱状プラグ９３ｐと誘電体膜１６ｃを覆う層間絶縁膜前駆体１４ａ（図１０（ｄ）参照）が形成される。また、層間絶縁膜前駆体１４ａに研磨処理を施して、複数の柱状プラグ９３ｐの頭頂部が表面に露出した第３層間絶縁膜１４が形成される。第３層間絶縁膜１４上には、隣り合う柱状プラグ９３ｐと接する検査用電極９１が複数形成される。つまり、変形例のＴＥＧパターン８０Ｐは、第１実施形態のＴＥＧパターン８０における柱状のコンタクト部９３を導電性の柱状プラグ９３ｐに置き換えたものである。
なお、ＴＥＧパターン８０は、柱状のコンタクト部や柱状プラグに限定されず、所謂コンタクトホールの構成を採用してもよい。当然ながらこれらのコンタクト部の構成は、画素回路におけるＴＦＴ３０と画素電極１５とを繋ぐコンタクト部の構成と同一であることが好ましい。
【０１００】
（変形例２）上記第１実施形態では、ＴＥＧパターン８０を画素領域Ｅに沿った位置に複数（４つ）のＴＥＧパターン８０を設けたが、これに限定されない。例えば、図５の画素領域Ｅにおける４辺部のうち少なくとも１辺部に沿った位置にＴＥＧパターン８０を設ければよい。また、コンタクトチェーン８０Ｃは複数のＴＥＧパターン８０を有することに限定されず、１つのＴＥＧパターン８０を含むとしてもよい。さらに、ＴＥＧパターン８０は２５個の検査用電極９１を含むことに限定されず、１つの検査用電極９１を有する構成としてもよし、２５個より多い数の検査用電極９１を有する構成としてもよい。なお、画素回路におけるＴＦＴ３０と画素電極１５との接続状態をより精度よく検出するには、画素領域Ｅの４辺部に沿って検査用電極９１を配置して直列に接続することが好ましい。
【０１０１】
（変形例３）検査用電極９１及びダミーパターン１５ｄの大きさと形状は必ずしも画素電極１５と同じでなくてもよい。画素領域Ｅの近傍における配線層の表面に極端な凹凸が生じない範囲で、例えば画素電極１５よりも大きな検査用電極９１及びダミーパターン１５ｄを設けてもよい。
【０１０２】
（変形例４）上記第１実施形態におけるＴＥＧパターン８０を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、反射型の液晶装置にも適用可能である。また、液晶装置に限らず、画素Ｐごとに発光素子を備えた有機エレクトロルミネッセンス装置にも適用することができる。
【０１０３】
（変形例５）電気光学装置としての液晶装置１００が適用される電子機器は、上記第２実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部に適用することができる。
【符号の説明】
【０１０４】
１０…基板としての素子基板、１４…第３層間絶縁膜、１５…画素電極、１５ｄ…ダミーパターン、１５ｄｃ…連結ダミーパターン、２０…対向基板、３０…トランジスターとしてのＴＦＴ、８０，８０Ｐ…ＴＥＧパターン、８０Ｃ…コンタクトチェーン、８１，８５…一対の引き回し配線、９１…検査用電極、９２…中継電極、９３…第２コンタクト部としてのコンタクト部、１００…電気光学装置としての液晶装置、１０１…データ線駆動回路、１０２…走査線駆動回路、１０３…検査回路、１０７…検査端子、１０００…電子機器としての投射型表示装置、ＣＮＴ４…第１コンタクト部としてのコンタクト部、Ｅ…画素領域、Ｐ…画素。
【図１】
2014186197.tif 000003
【図２】
2014186197.tif 000004
【図３】
2014186197.tif 000005
【図４】
2014186197.tif 000006
【図５】
2014186197.tif 000007
【図６】
2014186197.tif 000008
【図７】
2014186197.tif 000009
【図８】
2014186197.tif 000010
【図９】
2014186197.tif 000011
【図１０】
2014186197.tif 000012
【図１１】
2014186197.tif 000013
【図１２】
2014186197.tif 000014
【図１３】
2014186197.tif 000015