(57)【要約】      （修正有）【課題】モータの効率を向上すると共に信号の歪みを減らすことができる、モータ駆動過電流検出回路及びその方法を提供する。【解決手段】ソース型スイッチング素子群１１と、シンク型スイッチング素子群１３とを備え、駆動制御信号によってスイッチング動作してモータＭを駆動するモータ駆動部１０と、ディストリビューションスイッチング素子に直列接続されたセンス抵抗を備え、モータＭを通じて流れる電流でセンシング用電流をディストリビュートし、該センス抵抗を通じて該ディストリビュートされた電流を検知するディストリビューションセンス部３０と、シンク型スイッチング素子群１３のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持するオン抵抗保持部５０とを含む。【選択図】図１ａ
2014027871.tif 000002
【特許請求の範囲】
【請求項１】
Ｈ−ブリッジの上側に接続され、電源電圧をモータに印加するソース型スイッチング素子群と、前記Ｈ−ブリッジの下側に接続され、前記モータを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群とを備え、駆動制御信号によってスイッチング動作して前記モータを駆動するモータ駆動部と、
前記シンク型スイッチング素子群の各シンク型スイッチング素子に並列接続されたプリージングスイッチング素子及び該ディストリビューションスイッチング素子に直列接続されたセンス抵抗を備え、前記ディストリビューションスイッチング素子のターンオンによって前記モータを通じて流れる電流でセンシング用電流をディストリビュートし、前記センス抵抗を通じて前記ディストリビュートされた電流を検知するディストリビューションセンス部と、
前記シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続された前記ディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持するオン抵抗保持部と、を含んで構成される、モータ駆動過電流検出回路。
【請求項２】
前記ソース型スイッチング素子群は、Ｐタイプの第１のＦＥＴ及び該第１のＦＥＴと交互に動作するＰタイプの第２のＦＥＴを備え、
前記シンク型スイッチング素子群は、Ｎタイプの第３のＦＥＴ及び該第３のＦＥＴと交互に動作するＮタイプの第４のＦＥＴを備える、請求項１に記載のモータ駆動過電流検出回路。
【請求項３】
前記ソース型及びシンク型スイッチング素子群は、各ＦＥＴ別に並列接続された還流ダイオードを備える、請求項２に記載のモータ駆動過電流検出回路。
【請求項４】
前記第３のＦＥＴに並列接続された前記ディストリビューションスイッチング素子は、第５のＦＥＴであり、
前記第４のＦＥＴに並列接続された前記ディストリビューションスイッチング素子は、第６のＦＥＴであって、前記第５のＦＥＴと交互にターンオン動作する、請求項２に記載のモータ駆動過電流検出回路。
【請求項５】
前記オン抵抗保持部は、カレントミラ回路を備え、
前記シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続された前記ディストリビューションスイッチング素子をターンオンさせ、前記シンク型スイッチング素子群のうち、ターンオフされるシンク型スイッチング素子に並列接続された前記ディストリビューションスイッチング素子をターンオフさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持する、請求項１に記載のモータ駆動過電流検出回路。
【請求項６】
前記オン抵抗保持部は、前記第５のＦＥＴをターンオンさせる第１のカレントミラ回路及び前記第６のＦＥＴをターンオンさせる第２のカレントミラ回路を備え、
前記第１のカレントミラ回路は、前記第３のＦＥＴの駆動制御信号と同一または相反する信号によって前記第５のＦＥＴのゲートを駆動させてターンオンさせ、
前記第２のカレントミラ回路は、前記第４のＦＥＴの駆動制御信号と同一または相反する信号によって前記第６のＦＥＴのゲートを駆動させてターンオンさせる、請求項４に記載のモータ駆動過電流検出回路。
【請求項７】
前記第５及び第６のＦＥＴは、ＰタイプのＦＥＴであり、
前記第１のカレントミラ回路は、前記第５のＦＥＴとミラリングされたＰタイプの第７のＦＥＴと、ドレーン電極を介して電流ソースを供給されるＮタイプの第９のＦＥＴと、前記第９のＦＥＴとミラリングされ、ドレーン電極が前記第７のＦＥＴのドレーン及びゲート電極に接続されたＮタイプの第１０のＦＥＴと、前記第４のＦＥＴに対する駆動制御信号と同じ信号によってターンオンされ、ドレーン電極が前記第９及び第１０のＦＥＴのゲート電極に接続され、ソース電極がグラウンドに接続されたＮタイプの第１１のＦＥＴと、を備え、
前記第２のカレントミラ回路は、前記第６のＦＥＴとミラリングされたＰタイプの第８のＦＥＴと、ドレーン電極を介して電流ソースを供給されるＮタイプの第１２のＦＥＴと、前記第１２のＦＥＴとミラリングされ、ドレーン電極が前記第８のＦＥＴのドレーン及びゲート電極に接続されたＮタイプの第１３のＦＥＴと、前記第３のＦＥＴに対する駆動制御信号と同じ信号によってターンオンされ、ドレーン電極が前記第１２及び第１３のＦＥＴのゲート電極に接続され、ソース電極がグラウンドに接続されたＮタイプの第１４のＦＥＴとを備える、請求項６に記載のモータ駆動過電流検出回路。
【請求項８】
前記モータ駆動過電流検出回路は、
前記ディストリビューションセンス部で検知された信号の高周波ノイズを除去するローパスブイルタ部と、
前記高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断する比較部とをさらに備える、請求項１〜７のうちのいずれか一つに記載のモータ駆動過電流検出回路。
【請求項９】
Ｈ−ブリッジの上側に接続され、電源電圧をモータに印加するソース型スイッチング素子群と、前記Ｈ−ブリッジの下側に接続され、前記モータを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群とを備え、駆動制御信号によってスイッチング動作して前記モータを駆動するモータ駆動部と、
前記モータ駆動部の前記ソース型及びシンク型スイッチング素子群を制御するための前記駆動制御信号を印加する駆動制御部と、
前記シンク型スイッチング素子群の各シンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子及び該ディストリビューションスイッチング素子に直列接続されたセンス抵抗を備え、前記ディストリビューションスイッチング素子のターンオンによって前記モータを通じて流れる電流でセンシング用電流をディストリビュートし、前記センス抵抗を通じて前記ディストリビュートされた電流を検知するディストリビューションセンス部と、
前記シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続された前記ディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持するオン抵抗保持部とを含んで構成される、ヘッドルームの電圧損失がないモータ駆動回路。
【請求項１０】
前記ソース型スイッチング素子群は、Ｐタイプの第１のＦＥＴ及び該第１のＦＥＴと交互に動作するＰタイプの第２のＦＥＴを備え、
前記シンク型スイッチング素子群は、Ｎタイプの第３のＦＥＴ及び該第３のＦＥＴと交互に動作するＮタイプの第４のＦＥＴを備え、
前記第３のＦＥＴに並列接続された前記ディストリビューションスイッチング素子は、第５のＦＥＴであり、
前記第４のＦＥＴに並列接続された前記ディストリビューションスイッチング素子は、第６のＦＥＴであって、前記第５のＦＥＴと交互にターンオン動作する、請求項９に記載のヘッドルームの電圧損失がないモータ駆動回路。
【請求項１１】
前記オン抵抗保持部は、前記第５のＦＥＴをターンオンさせる第１のカレントミラ回路及び前記第６のＦＥＴをターンオンさせる第２のカレントミラ回路を備え、
前記第１のカレントミラ回路は、前記第３のＦＥＴの駆動制御信号と同一または相反する信号によって前記第５のＦＥＴのゲートを駆動させてターンオンさせ、
前記第２のカレントミラ回路は、前記第４のＦＥＴの駆動制御信号と同一または相反する信号によって前記第６のＦＥＴのゲートを駆動させてターンオンさせる、請求項１０に記載のヘッドルームの電圧損失がないモータ駆動回路。
【請求項１２】
前記ヘッドルームの電圧損失がないモータ駆動回路は、
前記ディストリビューションセンス部の前記センス抵抗を通じて検知された信号の高周波ノイズを除去するローパスフィルタ部と、
前記ローパスフィルタ部によって高周波ノイズの除去された信号と基準電圧信号とを比較し、過電流の有無を判断する比較部と、をさらに備える、請求項９〜１１のうちのいずれか一つに記載のヘッドルームの電圧損失がないモータ駆動回路。
【請求項１３】
前記駆動制御部は、
前記駆動制御信号を生成するためのプリ制御信号を生成する制御信号生成部と、
前記比較部の判断結果に基づいてオン／オフスイッチングされ、前記プリ制御信号を伝達する制御スイッチング部と、
前記制御スイッチング部のスイッチングによって前記制御信号生成部から前記プリ制御信号を入力され、前記駆動制御信号を生成して印加する駆動制御信号印加部
とを備える、請求項１２に記載のヘッドルームの電圧損失がないモータ駆動回路。
【請求項１４】
Ｈ−ブリッジの上側に接続され、電源電圧をモータに印加するソース型スイッチング素子群と、前記Ｈ−ブリッジの下側に接続され、前記モータを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群とを備えるモータ駆動回路の過電流検出方法において、
駆動制御信号によって前記ソース型及びシンク型スイッチング素子群各々の一つのスイッチング素子がターンオンされ、前記モータを駆動するステップと、
前記シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持させ、前記ディストリビューションスイッチング素子のターンオンによって前記モータを通じて流れる電流でセンシング用電流をディストリビュートするステップと、
前記ディストリビューションスイッチング素子に直列接続されたセンス抵抗を通じて前記ディストリビュートされた電流を検知して過電流を検出するステップ
とを含んで構成される、モータ駆動回路の過電流検出方法。
【請求項１５】
前記ソース型スイッチング素子群は、Ｐタイプの第１及び第２のＦＥＴを備え、
前記シンク型スイッチング素子群は、Ｎタイプの第３及び第４のＦＥＴを備え、
前記モータを駆動するステップにて、前記第２のＦＥＴは前記第１のＦＥＴと交互に動作し、前記第４のＦＥＴは前記第３のＦＥＴと交互に動作し、
前記第３のＦＥＴに並列接続された前記ディストリビューションスイッチング素子は、第５のＦＥＴであり、前記第４のＦＥＴに並列接続された前記ディストリビューションスイッチング素子は第６のＦＥＴであり、
前記センシング用電流をディストリビュートするステップにて、前記第５及び第６のＦＥＴは交互にターンオン動作する、請求項１４に記載のモータ駆動回路の過電流検出方法。
【請求項１６】
前記センシング用電流をディストリビュートするステップにて、
前記第３のＦＥＴの駆動制御信号と同一または相反する信号によって第１のカレントミラ回路が前記第５のＦＥＴのゲートを駆動させてターンオンさせ、
前記第４のＦＥＴの駆動制御信号と同一または相反する信号によって第２のカレントミラ回路が前記第６のＦＥＴのゲートを駆動させてターンオンさせる、請求項１５に記載のモータ駆動回路の過電流検出方法。
【請求項１７】
前記電流を検知して過電流を検出するステップは、
前記センス抵抗によって電流を検知するステップと、
前記検知された信号の高周波ノイズを除去するステップと、
高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断するステップ
とを備える、請求項１４〜１６のうちのいずれか一つに記載のモータ駆動回路の過電流検出方法。
【請求項１８】
前記モータ駆動回路の過電流検出方法は、
前記過電流の有無を判断するステップの判断結果に基づいてオン／オフスイッチングされ、該オンーオフスイッチングによってプリ制御信号から前記ソース型及びシンク型スイッチング素子群を制御するための前記駆動制御信号を生成して印加するステップを、さらに備える、請求項１７に記載のモータ駆動回路の過電流検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動過電流検出回路、ヘッドルームの電圧損失がないモータ駆動回路及びモータ駆動回路の過電流検出方法に関し、特に、従来のセンス抵抗にかかる、電圧ヘッドルーム損失がないモータ駆動過電流検出回路、ヘッドルームの電圧損失がないモータ駆動回路及びモータ駆動回路の過電流検出方法に関する。
【背景技術】
【０００２】
モータ駆動のためのモータ駆動回路において、過電流によって過度な速度増加、回路ブレークダウン（Ｂｒｅａｋ  ｄｏｗｎ）などの問題が発生することがある。このような問題を解決するため、従来には、１オーム以下のセンス抵抗を挿入し、センス電圧をチェックし、過電流時にモータ駆動回路の動作を停止するようにしている。しかし、１オーム以下のセンス抵抗でも数Ａ（アンペア）の過電流が流れる場合、数百ｍＶ以上の電圧ヘッドルーム（Ｈｅａｄｒｏｏｍ）損失が発生することになる。このような電圧ヘッドルーム損失は、モータ駆動回路の出力電流と出力電圧のフールスイング（Ｆｕｌｌ  Ｓｗｉｎｇ）を邪魔し、モータ効率を減少させるようになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開公報第ＷＯ２００５／０６４７８２号
【特許文献２】米国公開公報第ＵＳ２００８／０２２５４５６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的な構造の従来のモータ駆動回路が、図５に示されている。
【０００５】
図５を参照して、モータ駆動回路は、日一ブリッジを形成するＭ１〜Ｍ４スイッチング素子を含むモータ駆動部１と、センス抵抗Ｒｓから成る電流センス部３と、ＬＰＦ４と、比較器５と、制御ロジッグ（または駆動制御部９）とを備える。従来のモータ駆動回路は、回路に流れる過電流をＶｓｅｎｓｅノードにてチェックする。センス抵抗Ｒｓとセンス抵抗に流れる電流との積によってＶｓｅｎｓｅが決まる。即ち、電圧Ｖｓｅｎｓｅ分の電圧ヘッドルームが、過電流のチェックのために無駄使ってしまう。
【０００６】
図５において、各電流経路が切り換えられて電流が流れるようになる。即ち、Ｍ１とＭ４、Ｍ２とＭ３とが各々ベア（ｐａｉｒ）として動作するようになる。センス抵抗Ｒｓに流れる電流は、IＭ１＝IＭ２＝IＭ３＝IＭ４である。過電流チェックのための電圧Ｖｓｅｎｓｅは、抵抗ＲＦ及びキャパシタＣＦから構成されたＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）４を経った後、比較器５において一定なレベルに設定されたＶｒｅｆと比較され、制御スイッチング部、例えばゲートドライバスイッチをオン／オフする。
【０００７】
本発明は、上記の問題点に鑑みて成されたものであって、従来のセンス抵抗によるヘッドルーム電圧損失を無く、モータの効率を向上すると共に信号の歪みを減らすことができる、モータ駆動過電流検出回路、ヘッドルームの電圧損失がないモータ駆動回路及びモータ駆動回路の過電流検出方法を提供することに、その目的がある。
【課題を解決するための手段】
【０００８】
上記目的を解決するために、本発明の第１の形態によれば、Ｈ−ブリッジの上側に接続され、電源電圧をモータに印加するソース型スイッチング素子群と、Ｈ−ブリッジの下側に接続され、モータを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群とを備え、駆動制御信号によってスイッチング動作してモータを駆動するモータ駆動部と、シンク型スイッチング素子群の各シンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子及び該ディストリビューションスイッチング素子に直列接続されたセンス抵抗を備え、ディストリビューションスイッチング素子のターンオンによってモータを通じて流れる電流でセンシング用電流をディストリビュートし、センス抵抗を通じてディストリビュートされた電流を検知するディストリビューションセンス部と、シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持するオン抵抗保持部と、を含んで構成されるモータ駆動過電流検出回路が提供される。
【０００９】
一実施形態によれば、ソース型スイッチング素子群は、Ｐタイプの第１のＦＥＴ及び該第１のＦＥＴと交互に動作するＰタイプの第２のＦＥＴを備え、シンク型スイッチング素子群は、Ｎタイプの第３のＦＥＴ及び該第３のＦＥＴと交互に動作するＮタイプの第４のＦＥＴを備える。
【００１０】
また、一実施形態によれば、ソース型及びシンク型スイッチング素子群は、各ＦＥＴ別に並列接続された還流ダイオードを備える。
【００１１】
また、一実施形態によれば、第３のＦＥＴに並列接続されたディストリビューションスイッチング素子は第５のＦＥＴで、第４のＦＥＴに並列接続されたディストリビューションスイッチング素子は第６のＦＥＴであって、第５のＦＥＴと交互にターンオン動作する。
【００１２】
また、一実施形態によれば、オン抵抗保持部は、カレントミラ回路を備え、シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、シンク型スイッチング素子群のうち、ターンオフされるシンク型スイッチング素子に並列接続された前記ディストリビューションスイッチング素子をターンオフさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持する。
【００１３】
また、一実施形態によれば、オン抵抗保持部は、第５のＦＥＴをターンオンさせる第１のカレントミラ回路及び第６のＦＥＴをターンオンさせる第２のカレントミラ回路を備え、第１のカレントミラ回路は、第３のＦＥＴの駆動制御信号と同一または相反する信号によって第５のＦＥＴのゲートを駆動させてターンオンさせ、第２のカレントミラ回路は、第４のＦＥＴの駆動制御信号と同一または相反する信号によって第６のＦＥＴのゲートを駆動させてターンオンさせる。
【００１４】
また、一実施形態によれば、第５及び第６のＦＥＴはＰタイプのＦＥＴで、第１のカレントミラ回路は、第５のＦＥＴとミラリングされたＰタイプの第７のＦＥＴと、ドレーン電極を介して電流ソースを供給されるＮタイプの第９のＦＥＴと、第９のＦＥＴとミラリングされ、ドレーン電極が第７のＦＥＴのドレーン及びゲート電極に接続されたＮタイプの第１０のＦＥＴと、第４のＦＥＴに対する駆動制御信号と同じ信号によってターンオンされ、ドレーン電極が第９及び第１０のＦＥＴのゲート電極に接続され、ソース電極がグラウンドに接続されたＮタイプの第１１のＦＥＴとを備え、第２のカレントミラ回路は、第６のＦＥＴとミラリングされたＰタイプの第８のＦＥＴと、ドレーン電極を介して電流ソースを供給されるＮタイプの第１２のＦＥＴと、該第１２のＦＥＴとミラリングされ、ドレーン電極が第８のＦＥＴのドレーン及びゲート電極に接続されたＮタイプの第１３のＦＥＴと、該第３のＦＥＴに対する駆動制御信号と同じ信号によってターンオンされ、ドレーン電極が第１２及び第１３のＦＥＴのゲート電極に接続され、ソース電極がグラウンドに接続されたＮタイプの第１４のＦＥＴとを備える。
【００１５】
また、一実施形態によれば、モータ駆動過電流検出回路は、ディストリビューションセンス部で検知された信号の高周波ノイズを除去するローパスフィルタ部と、高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断する比較部とを、さらに備える。
【００１６】
次に、前述の問題を解決するために、本発明の第２の形態によって、Ｈ−ブリッジの上側に接続され、電源電圧をモータに印加するソース型スイッチング素子群と、Ｈ−ブリッジの下側に接続され、モータを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群とを備え、駆動制御信号によってスイッチング動作してモータを駆動するモータ駆動部と、このモータ駆動部のソース型及びシンク型スイッチング素子群を制御するための駆動制御信号を印加する駆動制御部と、シンク型スイッチング素子群の各シンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子及び該ディストリビューションスイッチング素子に直列接続されたセンス抵抗を有し、ディストリビューションスイッチング素子のターンオンによってモータを通じて流れる電流でセンシング用電流をディストリビュートし、センス抵抗を通じてディストリビュートされた電流を検知するディストリビューションセンス部と、シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持するオン抵抗保持部とを含んで構成される、ヘッドルームの電圧損失がないモータ駆動回路が提供される。
【００１７】
一実施形態によれば、ソース型スイッチング素子群は、Ｐタイプの第１のＦＥＴ及び該第１のＦＥＴと交互に動作するＰタイプの第２のＦＥＴを備え、シンク型スイッチング素子群は、Ｎタイプの第３のＦＥＴ及び該第３のＦＥＴと交互に動作するＮタイプの第４のＦＥＴを備え、第３のＦＥＴに並列接続されたディストリビューションスイッチング素子は第５のＦＥＴで、第４のＦＥＴに並列接続されたディストリビューションスイッチング素子は第６のＦＥＴであって、第５のＦＥＴと交互にターンオン動作する。
【００１８】
また、一実施形態によれば、オン抵抗保持部は、第５のＦＥＴをターンオンさせる第１のカレントミラ回路と、第６のＦＥＴをターンオンさせる第２のカレントミラ回路とを備え、第１のカレントミラ回路は、第３のＦＥＴの駆動制御信号と同一または相反する信号によって第５のＦＥＴのゲートを駆動させてターンオンさせ、第２のカレントミラ回路は、第４のＦＥＴの駆動制御信号と同一または相反する信号によって第６のＦＥＴのゲートを駆動させてターンオンさせる。
【００１９】
また、一実施形態によれば、ヘッドルームの電圧損失がないモータ駆動回路は、ディストリビューションセンス部のセンス抵抗を通じて検知された信号の高周波ノイズを除去するローパスフィルタ部と、このローパスフィルタ部によって高周波ノイズの除去された信号と基準電圧信号とを比較し、過電流の有無を判断する比較部と、をさらに備える。
【００２０】
また、一実施形態によれば、駆動制御部は、駆動制御信号を生成するためのプリ（ｐｒｅ）制御信号を生成する制御信号生成部と、比較部の判断結果に基づいてオン／オフスイッチングされ、該プリ制御信号を伝達する制御スイッチング部と、この制御スイッチング部のスイッチングによって制御信号生成部からプリ制御信号を入力され、駆動制御信号を生成して印加する駆動制御信号印加部とを備える。
【００２１】
次に、前述の問題を解決するために、本発明の第３の実施形態によって、Ｈ−ブリッジの上側に接続され、電源電圧をモータに印加するソース型スイッチング素子群と、Ｈ−ブリッジの下側に接続され、モータを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群とを含むモータ駆動回路の過電流検出方法において、駆動制御信号によってソース型及びシンク型スイッチング素子群各々の一つのスイッチング素子がターンオンされ、モータを駆動するステップと、シンク型スイッチング素子群のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持させ、ディストリビューションスイッチング素子のターンオンによってモータを通じて流れる電流でセンシング用電流をディストリビュートするステップと、ディストリビューションスイッチング素子に直列接続されたセンス抵抗を通じてディストリビュートされた電流を検知して過電流を検出するステップと、を含むモータ駆動回路の過電流検出方法が提供される。
【００２２】
一実施形態によれば、ソース型スイッチング素子群は、Ｐタイプの第１及び第２のＦＥＴを備え、シンク型スイッチング素子群は、Ｎタイプの第３及び第４のＦＥＴを備え、モータを駆動するステップにおいて、第２のＦＥＴは第１のＦＥＴと交互に動作し、第４のＦＥＴは第３のＦＥＴと交互に動作し、第３のＦＥＴに並列接続されたディストリビューションスイッチング素子は第５のＦＥＴで、第４のＦＥＴに並列接続されたディストリビューションスイッチング素子は第６のＦＥＴで、センシング用電流をディストリビュートするステップにおいて、第５及び第６のＦＥＴは交互にターンオン動作する。
【００２３】
また、一実施形態によれば、センシング用電流をディストリビュートするステップにおいては、第３のＦＥＴの駆動制御信号と同一または相反する信号によって、第１のカレントミラ回路が第５のＦＥＴのゲートを駆動させてターンオンさせ、第４のＦＥＴの駆動制御信号と同一または相反する信号によって、第２のカレントミラ回路が第６のＦＥＴのゲートを駆動させてターンオンさせる。
【００２４】
また、一実施形態によれば、電流を検知して過電流を検出するステップは、センス抵抗によって電流を検知するステップと、該検知された信号の高周波ノイズを除去するステップと、高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断するステップと、を備える。
【００２５】
また、一実施形態によれば、モータ駆動回路の過電流検出方法は、過電流の有無を判断するステップでの判断結果に基づいてオン／オフスイッチングされ、該オン−オフスイッチングによって、プリ制御信号からソース型及びシンク型スイッチング素子群を制御するための駆動制御信号を生成して印加するステップと、をさらに備える。
【発明の効果】
【００２６】
本発明によれば、従来センス抵抗によるヘッドルーム電圧損失を無くし、モータの効率を向上すると共に信号の歪みを減らすことができる。
【００２７】
また、本発明によれば、ディストリビューション経路に流れる電流を調節し、従来の構造で発生するセンス抵抗による電圧ヘッドルーム損失を無くすことによって、モータの効率を改善することができる。
【００２８】
また、本発明によれば、過電流をチェックするノードで、従来の構造がモータを経由する電流の１００％をもって過電流をチェックすることに比べて、非常に小さな電流だけでも過電流チェックが可能で、信号の歪みが少なく、相当に安定な回路の具現が可能である。
【００２９】
本発明の多様な実施形態によって直接的に言及されない多様な効果が、本発明の実施形態による多様な構成から該当技術分野において通常の知識を持った者によって導出されることができることは、自明である。
【図面の簡単な説明】
【００３０】
【図１ａ】本発明の一実施形態によるモータ駆動過電流検出回路を概略的に示す回路図である。
【図１ｂ】本発明の他の実施形態によるヘッドルームの電圧損失がないモータ駆動回路において図１ａの過電流検出回路から検出された電流の過電流の有無を判断し、該判断結果に基づいて駆動制御信号を印加する構成を概略的に示す回路図である。
【図２ａ】図１ａによる過電流検出回路の動作を概略的に示す回路図である。
【図２ｂ】図１ａによる過電流検出回路の動作を概略的に示す回路図である。
【図３】本発明のさらに他の実施形態によるモータ駆動回路の過電流検出方法を概略的に示す流れ図である。
【図４】本発明のさらに他の実施形態によるモータ駆動回路の過電流検出方法の一部工程を概略的に示す流れ図である。
【図５】従来のモータ駆動回路を概略的に示す回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３２】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」及び「備える」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００３３】
まず、本発明の第１の実施形態によるモータ駆動過電流検出回路を図面を参照して詳しくよく見る。参照される図面に記載しなかった図面符号は、同じ構成を示す他の図面での図面符号であることができる。
【００３４】
図１ａは、本発明の一実施形態によるモータ駆動過電流検出回路を概略的に示す回路図で、図２ａ及び図２ｂは、各々図１ａによる過電流検出回路の動作を概略的に示す回路図である。図１ｂは、図１ａの過電流検出回路から検出された電流の過電流の有無を判断し、該判断結果に基づいて駆動制御信号を印加する構成を概略的に示す回路図である。
【００３５】
図１ａを参照して、一実施形態によるモータ駆動過電流検出回路は、モータ駆動部１０、ディストリビューションセンス部３０及びオン抵抗保持部５０を備える。また、図１ｂに示すように、他の実施形態によれば、モータ駆動過電流検出回路は、ＬＰＦ部６０及び比較部７０をさらに備える。
【００３６】
図１ａを参照して、モータ駆動部１０について詳記する。
【００３７】
モータ駆動部１０は、Ｈ−ブリッジを形成するソース型スイッチング素子群１１とシンク型スイッチング素子群１３とを備える。ソース型スイッチング素子群１１は、Ｈ−ブリッジの上側で電源電圧端ＶＤＤに接続され、ターンオン動作によって電源電圧をモータＭに印加する。シンク型スイッチング素子群１３は、Ｈ−ブリッジの下側に接続され、モータＭを通じて流れる電流をグラウンドへとシンク（ｓｉｎｋ）させる。図１ａにおいて、モータＭを正逆回転させるＨ−ブリッジ回路が示されているが、３相モータを駆動するＨ−ブリッジ回路でもよい。
【００３８】
モータ駆動部１０は、例えば、図１ｂの駆動制御部９０から駆動制御信号を受けて、該駆動制御信号に基づいてターンオン動作し、モータＭを駆動する。ソース型スイッチング素子群１１のうちの一部、例えば一つのソース型スイッチング素子がターンオンされ、シンク型スイッチング素子群１３のうちの一部、例えば一つのシンク型スイッチング素子がターンオンされ、電源電圧端ＶＤＤの電源電圧が該ターンオンされたソース型スイッチング素子を通じてモータＭに印加され、モータＭを通じて流れる電流の出力が該ターンオンされたシンク型スイッチング素子を通じてグラウンドへとシンクされる。
【００３９】
詳しくは、図１ａに示すように、ソース型スイッチング素子群１１は、Ｐタイプの第１のＦＥＴ（Ｍ１）と、該第１のＦＥＴ（Ｍ１）と交互に動作するＰタイプの第２のＦＥＴ（Ｍ２）とを備える。また、シンク型スイッチング素子群１３は、Ｎタイプの第３のＦＥＴ（Ｍ３）と、該第３のＦＥＴ（Ｍ３）と交互に動作するＮタイプの第４のＦＥＴ（Ｍ４）とを備える。ソース型スイッチング素子群１１において、交番スイッチングのために互いに相反する駆動制御信号が印加される。また、シンク型スイッチング素子群１３の場合にも同様である。ソース型スイッチング素子群１１に印加される駆動制御信号と、シンク型スイッチング素子群１３に印加される駆動制御信号とは、周波数が同一または異なってもよい。例えば、ソース型スイッチング素子群１１に印加される駆動制御信号の周波数が、シンク型スイッチング素子群１３に印加される駆動制御信号の周波数より大きくてもよい。
【００４０】
また、図１ａに示すように、ソース型スイッチング素子群１１のＰタイプのＦＥＴの交番動作とシンク型スイッチング素子群１３のＮタイプのＦＥＴの交番動作とによって、モータＭが正回転または逆回転をするようになる。示されていないが、３相モータの場合、ソース型スイッチング素子群が３個のＰタイプのＦＥＴ素子を備え、シンク型スイッチング素子群が３個のＮタイプのＦＥＴ素子を備える。この場合にも、駆動制御信号によってソース型ヌイッチング素子群のうちのいずれか一つのＰタイプのＦＥＴとシンク型スイッチング素子群のうちのいずれか一つのＮタイプのＦＥＴとが一対をなして動作し、３相モータを駆動するようになる。
【００４１】
また、図１ａに示すように、一実施形態によれば、ソース型及びシンク型スイッチング素子群１１、１３は、各ＦＥＴ別に並列接続された還流ダイオード（Ｆｒｅｅｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）Ｄ１〜Ｄ４を備える。これらの還流ダイオードＤ１〜Ｄ４は逆並列ダイオードであって、誘導性負荷、即ちモータＭを駆動するスイッチング素子を保護するために使われる。モータＭが誘導性負荷であるため、スイッチング信号がオンからオフに変われば、その前に流れた電流が同時に消えなくて一部が残るようになる。還流ダイオードは、該残っている電流が抜けるように閉ループを作る機能をする。
【００４２】
次に、図１ａを参照して、ディストリビューションセンス部３０について詳記する。
【００４３】
ディストリビューションセンス部３０は、シンク型スイッチング素子群１３の各シンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子Ｍ５、Ｍ６と、該ディストリビューションスイッチング素子Ｍ５、Ｍ６に直列接続されたセンス抵抗Ｒｓ１、Ｒｓ２とを備える。ディストリビューションセンス部３０は、図５に示された従来のセンス抵抗でのヘッドルーム電圧損失を除去するためのものである。ディストリビューションスイッチング素子Ｍ５、Ｍ６のターンオンによって、モータＭを通じて流れる電流でセンシング用電流をディストリビュートする。ここで、ディストリビューションスイッチング素子とは、モータＭを通じて流れる電流からセンシングのための電流を分けて抜き取るためのスイッチング素子を言う。ここでは、電流を分けて抜き取ることを「ディストリビュート」（分配）（または、ブリージング）と表現する。ディストリビューションセンス部３０は、ディストリビューションスイッチング素子Ｍ５、Ｍ６によってディストリビュートされた（ｄｉｓｔｒｉｂｕｔｅｄ）（または、ブリージングされた、ｂｌｅｅｄｅｄ）電流をセンス抵抗を通じて検知する。
【００４４】
ディストリビューションセンス部３０は、ターンオンされたシンク型スイッチング素子に並列接続される経路を形成する各経路の抵抗値に反比例し、電流が分配されるようになる。ディストリビューションセンス部３０の抵抗値は、ディストリビューションスイッチング素子Ｍ５、Ｍ６のオン抵抗とディストリビューションセンス抵抗Ｒｓ１、Ｒｓ２とによって決まる。そのため、ディストリビューションスイッチング素子Ｍ５、Ｍ６の大きさ及びディストリビューションセンス抵抗Ｒｓ１、Ｒｓ２の大きさを調節することによって、従来とは異なり、ヘッドルーム電圧の損失を除去することができる。
【００４５】
また、図１ａに示すように、一実施形態によれば、シンク型スイッチング素子群１３がＮタイプの第３のＦＥＴ（Ｍ３）及び該第３のＦＥＴ（Ｍ３）と交互に動作するＮタイプの第４のＦＥＴ（Ｍ４）を備える場合、ディストリビューションセンス部３０のディストリビューションスイッチング素子は、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）を備える。ディストリビューションスイッチング素子における第５のＦＥＴ（Ｍ５）は、シンク型スイッチング素子である第３のＦＥＴ（Ｍ３）に並列接続され、ディストリビューションスイッチング素子における第６のＦＥＴ（Ｍ６）は、シンク型スイッチング素子である第４のＦＥＴ（Ｍ４）に並列接続される。また、第６のＦＥＴ（Ｍ６）は、第５のＦＥＴ（Ｍ５）と交互にターンオン動作する。例えば、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）は、図１ａに示すようにＰタイプのＦＥＴであってもよく、他の例では、図１ａとは異なり、ディストリビューションスイッチング素子はＰタイプのＦＥＴではないＮタイプのＦＥＴであってもよい。
【００４６】
次に、図１ａを参照して、オン抵抗保持部５０について詳記する。
【００４７】
図１ａのオン抵抗保持部５０は、シンク型スイッチング素子群１３のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子Ｍ５、Ｍ６をターンオンさせ、該ターンオンされたディストリビューションスイッヂング素子のオン抵抗を保持する。
【００４８】
図２ａ及び図２ｂに示すように、一実施形態によれば、オン抵抗保持部５０は、カレントミラ回路を備える。カレントミラによって、シンク型スイッチング素子群１３のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、シンク型スイッチング素子群１３のうち、ターンオフされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオフさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持する。
【００４９】
また、図２ａ及び図２ｂに示すように、ディストリビューションセンス部３０のディストリビューションスイッチング素子が第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）を備える場合、ディストリビューションスイッチング素子をスイッチングするためのオン抵抗保持部５０について詳記する。図２ａ及び図２ｂとは異なり、ディストリビューションスイッチング素子はＰタイプのＦＥＴではないＮタイプのＦＥＴを含んで構成されてもよい。図２ａ及び図２ｂに示すように、一実施形態によれば、オン抵抗保持部５０は、第５のＦＥＴ（Ｍ５）をターンオンさせる第１のカレントミラ回路５０ａ及び第６のＦＥＴ（Ｍ６）をターンオンさせる第２のカレントミラ回路５０ｂを備える。
【００５０】
第１のカレントミラ回路５０ａは、第３のＦＥＴ（Ｍ３）の駆動制御信号と同一または相反する信号によって第５のＦＥＴ（Ｍ５）のゲートを駆動させ、第５のＦＥＴ（Ｍ５）をターンオンさせる。また、第２のカレントミラ回路５０ｂは、第４のＦＥＴ（Ｍ４）の駆動制御信号と同一または相反する信号によって第６のＦＥＴ（Ｍ６）のゲートを駆動させ、第６のＦＥＴ（Ｍ６）をターンオンさせる。図２ａ及び図２ｂでは、ディストリビューションスイッチング素子における第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＰタイプの場合が示されているが、ＮタイプのＦＥＴで構成されてもよい。第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＮタイプのＦＥＴで構成される場合、第１及び第２のカレントミラ回路も適宜変形されてもよい。また、図２ａ及び図２ｂでは、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＰタイプのＦＥＴの場合に、第１及び第２のカレントミラ回路５０ａ、５０ｂは、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）に並列接続されたシンク型スイッチング素子における第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）の駆動制御信号と相反する信号によって第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）をターンオンさせるが、シンク型スイッチング素子における第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）の駆動制御信号と同一信号によって第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）をターンオンさせてもよい。
【００５１】
例えば、図２ａ及び図２ｂに示すように、一実施形態によれば、ディストリビューションスイッチング素子における第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）はＰタイプのＦＥＴであってもよい。第１のカレントミラ回路５０ａは、Ｐタイプの第７のＦＥＴ（Ｍ７）、Ｎタイプの第９のＦＥＴ（Ｍ９）、Ｎタイプの第１０のＦＥＴ（Ｍ１０）及びＮタイプの第１１のＦＥＴ（Ｍ１１）を備える。第７のＦＥＴ（Ｍ７）は第５のＦＥＴ（Ｍ５）とミラリングされる。第９のＦＥＴ（Ｍ９）は、ドレーン電極を介して電流ソースを供給される。また、第１０のＦＥＴ（Ｍ１０）は第９のＦＥＴ（Ｍ９）とミラリングされ、ドレーン電極が第７のＦＥＴ（Ｍ７）のドレーン及びゲート電極に接続される。そして、第１１のＦＥＴ（Ｍ１１）は、第４のＦＥＴ（Ｍ４）に対する駆動制御信号と同じ信号によってターンオンされ、ドレーン電極が第９のＦＥＴ（Ｍ９）及び第１０のＦＥＴ（Ｍ１０）のゲート電極に接続され、ソース電極がグラウンドに接続される。
【００５２】
続いて、第２のカレントミラ回路５０ｂは、Ｐタイプの第８のＦＥＴ（Ｍ８）、Ｎタイプの第１２のＦＥＴ（Ｍ１２）、Ｎタイプの第１３のＦＥＴ（Ｍ１３）及びＮタイプの第１４のＦＥＴ（Ｍ１４）を備える。第８のＦＥＴ（Ｍ８）は、第６のＦＥＴ（Ｍ６）とミラリングされて、第１２のＦＥＴ（Ｍ１２）はドレーン電極を介して電流ソースを供給される。また、第１３のＦＥＴ（Ｍ１３）は第１２のＦＥＴ（Ｍ１２）とミラリングされ、ドレーン電極が第８のＦＥＴ（Ｍ８）のドレーン及びゲート電極に接続される。また、第１４のＦＥＴ（Ｍ１４）は、第３のＦＥＴ（Ｍ３）に対する駆動制御信号と同じ信号によってターンオンされ、ドレーン電極が第１２及び第１３のＦＥＴ（Ｍ１３）のゲート電極に接続され、ソース電極がグラウンドに接続される。
【００５３】
次に、図１ｂに示すように、他の実施形態によるモータ駆動過電流検出回路について詳記する。他の実施形態によるモータ駆動過電流検出回路は、ローパスフィルタ部６０及び比較部７０をさらに備える。ローパスフィルタ（ＬＰＦ）部６０は、ディストリビューションセンス部で検知された信号の高周波ノイズを除去して比較部７０に供給する。また、比較部７０は、ＬＰＦ部６０で高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断する。
【００５４】
比較部７０での判断結果に基づいて、図１ｂの駆動制御部９０にフィードパックされ、駆動制御信号がモータ駆動部１０に供給されるか遮断されることによって、過電流を遮断し、正常的なモータの駆動が行われるようになる。
【００５５】
本発明の実施形態によるモータ駆動過電流検出回路について詳記する。本発明の構造は、従来のようなセンス抵抗Ｒｓによる追加の電圧ヘッドルームによる電圧損失がない。また、図５の従来構造と比較すると、ディストリビューション経路が新しく形成され、ディストリビューションスイッチング素子のオン抵抗保持のための構成、例えばカレントミラ回路が追加されている。
【００５６】
図２ｂに示すように、ディストリビューション経路が形成されることによって、例えば、ＩＭ１＝ＩＭ４＋ＩＭ６になる。ディストリビューションスイッチング素子Ｍ５及びＭ６は、ディストリビューションセンス抵抗による電圧Ｖｓｅｎｓｅを検出するためにディストリビューション経路（Ｂｌｅｅｄｉｎｇ  Ｐａｔｈ）を形成する。シンク型スイッチング素子Ｍ３及びＭ４以外の追加の電流経路を形成することによって、過電圧のチェックのためのＶｓｅｎｓｅノードを、従来のように電圧ヘッドルームの消耗なしに具現することができる。
【００５７】
この場合、メイン経路であるシンク型スイッチング素子Ｍ３及びＭ４のオン抵抗と比較してディストリビューション経路Ａの抵抗、例えばディストリビューションスイッチング素子Ｍ５のオン抵抗とディストリビューションセンス抵抗Ｒｓ１との和と、ディストリビューション経路Ｂの抵抗、例えばディストリビューションスイッチング素子Ｍ６のオン抵抗とディストリビューションセンス抵抗Ｒｓ２との和が相当に大きくなければならないことに注意されたい。なぜなら、メイン経路に流れる電流の大きさは、モータＭの効率に関係されるためである。即ち、モータＭの効率を妨害しないためにメイン経路に電流の大部分が流れるようにし、ディストリビューションスイッチング素子Ｍ５及びＭ６によって形成されるディストリビューション経路には過電流をチェックすることができる位の小さな電流だけ流れるようにする。これは、ディストリビューションセンス抵抗値と、ソース型スイッチング素子Ｍ１及びＭ２、シンク型スイッチング素子Ｍ３及びＭ４、ディストリビューションスイッチング素子Ｍ５及びＭ６のトランジスタサイズとを調節することによって具現することができる。
【００５８】
例えば、スイッチング素子Ｍ１及びＭ４のオン抵抗が１０オーム、Ｍ１に１Ａの電流が流れるとする。１Ａの電流は、Ｍ４だけでなくＭ６にも流れる。言い替えれば、ＩＭ１＝ＩＭ４＋ＩＭ６になり、この時、ＩＭ４に１Ａの９８％、Ｍ６に２％、即ち、Ｍ４に０．９８Ａ、Ｍ６に０．０２Ａの電流が流れる。図２ｂでは、メイン経路Ｂとディストリビューション経路Ｂとの抵抗比は２：９８に設定される。即ち、Ｍ４のオン抵抗が１０オームの場合、Ｍ６のオン抵抗とディストリビューションセンス抵抗Ｒｓ２との和は、約４９０オームにならなければならない。このような抵抗比は、シミュレーション結果によって最適の割合が決まらなければならない。
【００５９】
また、カレントミラ回路を形成するスイッチング素子Ｍ７〜Ｍ１４は、ディストリビューションスイッチング素子Ｍ５及びＭ６のオン抵抗を一定に保持させ、図１ｂの制御スイッチング部９３、例えばゲートドライバスイッチのオン／オフによってディストリビューションスイッチング素子Ｍ５及びＭ６をオン／オフさせ、ディストリビューション経路をオン／オフさせる役目をする。詳しくは、まず、Ｍ１１及びＭ１４は、カレントミラ回路をオン／オフする。例えば、駆動制御信号Ｐ１＿ｉｎ及び、Ｎ２＿ｉｎが活性状態（Ａｃｔｉｖｅ）の場合、Ｍ１１によってディストリビューション経路Ａはオフされ、反対に、駆動制御信号Ｐ２＿ｉｎ及びＮ１＿ｉｎが活性状態の場合は、Ｍ１４によってディストリビューション経路Ｂはオフされるので、電流消耗を減らすことができる。
【００６０】
図２ｂでは、過電流をチェックするためにディストリビューションスイッチング素子Ｍ６に流れる。０．０２Ａの電流は、ディストリビューションセンス抵抗Ｒｓ２と掛けられ、Ｖｓｅｎｓｅ２ノードに現われるようになる。以後の過程は、図１ｂに示すようにＬＰＦ部６０を経った後、比較部７０にて過電流の有無が判断され、それによって制御スイッチング部９３、例えばゲートドライバスイッチをオン／オフするようになる。
【００６１】
次に、図面を参照して、本発明の第２の実施形態によるヘッドルームの電圧損失がないモータ駆動回路について詳記する。前述の第１の実施形態によるモータ駆動過電流検出回路及び図１ａ、図２ａ及び図２ｂを参照し、重複する説明は省略することにする。
【００６２】
図１ｂは、本発明のさらに他の実施形態によるヘッドルームの電圧損失がないモータ駆動回路において、図１ａの過電流検出回路から検出された電流の過電流の有無を判断し、該判断結果に基づいて駆動制御信号を印加する構成を概略的に示す回路図である。
【００６３】
本発明の第２の実施形態によるヘッドルームの電圧損失がないモータ駆動回路は、前述の第１の実施形態によるモータ駆動過電流検出回路を備える。よって、第２の実施形態によるヘッドルームの電圧損失がないモータ駆動回路の構成要素の中で第１の実施形態によるモータ駆動過電流検出回路と重複する構成要素に対する説明は、前述の通りである。
【００６４】
図１ａ及び図１ｂに示すように、一実施形態によるヘッドルームの電圧損失がないモータ駆動回路は、モータ駆動部１０、駆動制御部９０、ディストリビューションセンス部３０及びオン抵抗保持部５０を備える。
【００６５】
モータ駆動部１０は、Ｈ−ブリッジの上側に接続され、電源電圧をモータＭに印加するソース型スイッチング素子群１１と、Ｈ−ブリッジの下側に接続され、モータＭを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群１３とを備える。モータ駆動部１０は、駆動制御信号によってスイッチング動作し、モータＭを駆動させる。図１ａでは、モータ駆動部１０はモータＭを正逆回転させるＨ−ブリッジ回路が示されているが、３相モータを駆動するＨ−ブリッジ回路であってもよい。
【００６６】
図１ａに示すように、一実施形態によれば、ソース型スイッチング素子群１１は、Ｐタイプの第１のＦＥＴ（Ｍ１）及び該第１のＦＥＴ（Ｍ１）と交互に動作するＰタイプの第２のＦＥＴ（Ｍ２）を備える。シンク型スイッチング素子群１３は、Ｎタイプの第３のＦＥＴ（Ｍ３）及び該第３のＦＥＴ（Ｍ３）と交互に動作するＮタイプの第４のＦＥＴ（Ｍ４）を備える。
【００６７】
一実施形態によれば、ソース型及びシンク型スイッチング素子群１１、１３は、各ＦＥＴ別に並列接続された還流ダイオードＤ１〜Ｄ４を備える。
【００６８】
次に、図１ｂを参照して、駆動制御部９０について詳記する。駆動制御部９０は、モータ駆動部１０のソース型及びシンク型スイッチング素子群１１、１３を制御するための駆動制御信号を供給する。
【００６９】
図１ｂに示すように、一実施形態によれば、駆動制御部９０は、制御信号生成部９１、制御スイッチング部９３及び駆動制御信号印加部９５を備える。制御信号生成部９１は、モータＭの速度などを総括制御するためにプリ制御信号を生成して出力する。このプリ制御信号は、駆動制御信号を生成するための基礎信号である。例えば、図１ｂに示すようにプリ制御信号としてＰ１、Ｐ２、Ｎ１、Ｎ２が生成されて出力される。制御スイッチング部９３は、図１ｂの比較部７０の判断結果に基づいてオン／オフスイッチングされ、制御信号生成部９１から出力されるプリ制御信号を駆動制御信号印加部９５に伝達する。駆動制御信号印加部９５は、制御スイッチング部９３のスイッチングによって制御信号生成部９１からプリ制御信号を入力され、駆動制御信号を生成してモータ駆動部１０に供給する。
【００７０】
例えば、図１ｂに示すように、制御スイッチング部９３のスイッチオン動作によって、プリ制御信号Ｐ１から駆動制御信号Ｐ１＿ｉｎを、プリ制御信号Ｐ２から駆動制御信号Ｐ２＿ｉｎを、プリ制御信号Ｎ１から駆動制御信号Ｎ１＿ｉｎを、プリ制御信号Ｎ２から駆動制御信号Ｎ２＿ｉｎを生成してモータ駆動部１０に印加する。比較部７０の判断結果に基づいて、制御スイッチング部９３の各スイッチング素子がスイッチングされ、それによって伝達されたプリ制御信号から該当の駆動制御信号が生成される。
【００７１】
次に、図１ａのディストリビューションセンス部３０について詳記する。ディストリビューションセンス部３０は、シンク型スイッチング素子群１３の各シンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子と、該ディストリビューションスイッチング素子に直列接続されたセンス抵抗とを備える。ディストリビューションスイッチング素子のターンオンによってモータＭを通じて流れる電流でセンシング用電流をディストリビュートする。このとき、ディストリビューションセンス部３０は、ディストリビューションスイッチング素子によってディストリビュートされた電流をセンス抵抗を通じて検知する。
【００７２】
また、図１ａに示すように、一実施形態によれば、シンク型スイッチング素子群１３がＮタイプの第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）を備える場合、ディストリビューションセンス部３０のディストリビューションスイッチング素子は、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）を備える。この場合、ディストリビューションスイッチング素子における第５のＦＥＴ（Ｍ５）はシンク型スイッチング素子である第３のＦＥＴ（Ｍ３）に並列接続され、ディストリビューションスイッチング素子における第６のＦＥＴ（Ｍ６）はシンク型スイッチング素子である第４のＦＥＴ（Ｍ４）に並列接続される。また、Ｐタイプの第６のＦＥＴ（Ｍ６）は、第５のＦＥＴ（Ｍ５）と交互にターンオン動作する。例えば、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）は、図１ａに示すようにＰタイプのＦＥＴであってもよい。他の例では、図１ａとは異なり、ディストリビューションスイッチング素子はＰタイプのＦＥＴではないＮタイプのＦＥＴであってもよい。
【００７３】
次に、図１ａを参照して、オン抵抗保持部５０について詳記する。オン抵抗保持部５０は、シンク型スイッチング素子群１３のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持する。
【００７４】
図２ａ及び図２ｂに示すように、一実施形態によれば、オン抵抗保持部５０はカレントミラ回路を備える。カレントミラによって、シンク型スイッチング素子群１３のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、シンク型スイッチング素子群１３のうち、ターンオフされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオフさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持する。
【００７５】
例えば、ディストリビューションセンス部３０のディストリビューションスイッチング素子がＰタイプの第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）を含んで構成される場合、オン抵抗保持部５０は、Ｐタイプの第５のＦＥＴ（Ｍ５）をターンオンさせる第１のカレントミラ回路５０ａ及びＰタイプの第６のＦＥＴ（Ｍ６）をターンオンさせる第２のカレントミラ回路５０ｂを備える。
【００７６】
第１のカレントミラ回路５０ａは、第３のＦＥＴ（Ｍ３）の駆動制御信号と同一または相反する信号によって第５のＦＥＴ（Ｍ５）のゲートを駆動させ、第５のＦＥＴ（Ｍ５）をターンオンさせる。また、第２のカレントミラ回路５０ｂは、第４のＦＥＴ（Ｍ４）の駆動制御信号と同一または相反する信号によって第６のＦＥＴ（Ｍ６）のゲートを駆動させ、第６のＦＥＴ（Ｍ６）をターンオンさせる。図２ａ及び図２ｂでは、ディストリビューションスイッチング素子における第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＰタイプの場合に対して示されているが、ＮタイプのＦＥＴで構成されてもよい。第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＮタイプのＦＥＴで構成される場合、第１及び第２のカレントミラ回路も適宜変形されてもよい。また、図２ａ及び図２ｂでは、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＰタイプのＦＥＴの場合に、第１及び第２のカレントミラ回路５０ａ、５０ｂは、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）に並列接続されたシンク型スイッチング素子における第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）の駆動制御信号と相反する信号によって第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）をターンオンさせるが、これと異なり、シンク型スイッチング素子における第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）の駆動制御信号と同一信号によって第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）をターンオンさせてもよい。
【００７７】
また、他の実施形態によれば、ヘッドルームの電圧損失がないモータ駆動回路は、ローパスフィルタ部６０及び比較部７０をさらに備える。ローパスフィルタ（ＬＰＦ）部６０は、ディストリビューションセンス部で検知された信号の高周波ノイズを除去して比較部７０に印加する。また、比較部７０は、ＬＰＦ部６０で高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断する。比較部７０での判断結果に基づいて、図１ｂの駆動制御部９０にフィードバックされることによって、駆動制御信号がモータ駆動部１０に印加されるか遮断されるようになる。
【００７８】
次に、図面を参照して、本発明の第３の実施形態によるモータ駆動回路の過電流検出方法について詳記する。前述の第１の実施形態によるモータ駆動過電流検出回路、前述の第２の実施形態によるヘッドルームの電圧損失がないモータ駆動回路及び図１ａ及び図１ｂ、図２ａ及び図２ｂを参照し、重複する説明は省略することにする。
【００７９】
図３は、本発明のさらに他の実施形態によるモータ駆動回路の過電流検出方法を概略的に示す流れ図で、図４は、本発明のさらに他の実施形態によるモータ駆動回路の過電流検出方法の一部工程を概略的に示す流れ図である。
【００８０】
図３に示すように、一実施形態によるモータ駆動回路の過電流検出方法は、Ｈ−ブリッジの上側に接続され、電源電圧をモータＭに印加するソース型スイッチング素子群１１と、Ｈ−ブリッジの下側に接続され、モータＭを通じて流れる電流をグラウンドへとシンクさせるシンク型スイッチング素子群１３とを備えるモータ駆動回路に適用される。モータ駆動回路の過電流検出方法は、モータ駆動ステップ（Ｓ１００）、電流ディストリビューションステップ（Ｓ３００）及び過電流センシング及び検出ステップ（Ｓ５００）を備える。
【００８１】
詳しくは、図３のモータ駆動ステップ（Ｓ１００）では、駆動制御信号によってソース型及びシンク型スイッチング素子群１１、１３各々の一部、例えば一つのスイッチング素子がターンオンされ、モータＭを駆動する。
【００８２】
図１ａに示すように、一実施形態によれば、ソース型スイッチング素子群１１はＰタイプの第１のＦＥＴ（Ｍ１）及び第２のＦＥＴ（Ｍ２）を備え、シンク型スイッチング素子群１３はＮタイプの第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）を備える。モータ駆動ステップ（Ｓ１００）では、Ｐタイプの第２のＦＥＴ（Ｍ２）はＰタイプの第１のＦＥＴ（Ｍ１）と交互に動作し、Ｎタイプの第４のＦＥＴ（Ｍ４）はＮタイプの第３のＦＥＴ（Ｍ３）と交互に動作し、モータＭを駆動する。図１ａのモータ駆動部１０では、モータＭを正逆回転させるＨ−ブリッジ回路が示されているが、３相モータを駆動するＨ−ブリッジ回路が用いられてもよい。
【００８３】
図２ａに示すように、駆動制御信号Ｐ１＿ｉｎと駆動制御信号Ｎ２＿ｉｎとが同時に印加されると、ソース型スイッチング素子群１１のうちＰタイプの第１のＦＥＴ（Ｍ１）が駆動制御信号Ｐ１＿ｉｎによってターンオンされ、電源電圧がＰタイプの第１のＦＥＴ（Ｍ１）を通じてモータＭに印加されてモータＭが駆動される。同時に、シンク型スイッチング素子群１３のうちＮタイプの第４のＦＥＴ（Ｍ４）が駆動制御信号Ｎ２＿ｉｎによってターンオンされ、モータＭを流れる電流がＮタイプの第４のＦＥＴ（Ｍ４）を通じて接地電源へとシンクされる。
【００８４】
例えば、駆動制御信号Ｐ１＿ｉｎと駆動制御信号Ｐ２＿ｉｎとが交互にソース型スイッチング素子群１１に印加され、駆動制御信号Ｎ１＿ｉｎと駆動制御信号Ｎ２＿ｉｎとが交互にシンク型スイッチング素子群１３に印加される。ソース型スイッチング素子群１１に印加される駆動制御信号とシンク型スイッチング素子群１３に印加される駆動制御信号とは、周波数が等しいか異なることがある。
【００８５】
一実施形態によれば、ソース型及びシンク型スイッチング素子群１１、１３は、各ＦＥＴ別に並列接続された還流ダイオードＤ１〜Ｄ４を備える。
【００８６】
次に、図３の電流ディストリビューションステップ（Ｓ３００）では、シンク型スイッチング素子群１３のうち、ターンオンされるシンク型スイッチング素子に並列接続されたディストリビューションスイッチング素子をターンオンさせ、該ターンオンされたディストリビューションスイッチング素子のオン抵抗を保持する。また、図３の電流ディストリビューションステップ（Ｓ３００）では、ディストリビューションスイッチング素子のターンオンによってモータＭを通じて流れる電流でセンシング用電流をディストリビュートする。
【００８７】
また、一実施形態によれば、シンク型スイッチング素子群１３がＮタイプの第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）を備え、ディストリビューションスイッチング素子における第５のＦＥＴ（Ｍ５）はシンク型スイッチング素子である第３のＦＥＴ（Ｍ３）に並列接続され、ディストリビューションスイッチング素子における第６のＦＥＴ（Ｍ６）はシンク型スイッチング素子である第４のＦＥＴ（Ｍ４）に並列接続された場合について説明する。第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）は、図１ａ、図２ａ及び図２ｂに示すようにＰタイプのＦＥＴであってもよく、他の例では、ＰタイプのＦＥＴではないＮタイプのＦＥＴであってもよい。
【００８８】
図３の電流ディストリビューションステップ（Ｓ３００）では、図２ａ及び図２ｂの第１のカレントミラ回路５０ａによって第５のＦＥＴ（Ｍ５）をターンオンさせるか、または第２のカレントミラ回路５０ｂによって第６のＦＥＴ（Ｍ６）をターンオンさせる。第１及び第２のカレントミラ回路５０ａ、５０ｂは、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）のタイプによって、または第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）のゲートを駆動させるためのカレントミラの駆動信号が第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）に並列接続されたシンク型スイッチング素子における第３のＦＥＴ（Ｍ３）及び第４のＦＥＴ（Ｍ４）の駆動信号と同じか相反する信号かによって、多様に変更して具現することができる。
【００８９】
例えば、第３のＦＥＴ（Ｍ３）の駆動制御信号と同一または相反する信号によって、第１のカレントミラ回路５０ａが第５のＦＥＴ（Ｍ５）のゲートを駆動させ、第５のＦＥＴ（Ｍ５）をターンオンさせる。また、第４のＦＥＴ（Ｍ４）の駆動制御信号と同一または相反する信号によって、第２のカレントミラ回路５０ｂが第６のＦＥＴ（Ｍ６）のゲートを駆動させ、第６のＦＥＴ（Ｍ６）をターンオンさせる。詳しくは、図２ａ及び図２ｂでは、第５のＦＥＴ（Ｍ５）及び第６のＦＥＴ（Ｍ６）がＰタイプのＦＥＴで、第１のカレントミラ回路５０ａは第３のＦＥＴ（Ｍ３）の駆動制御信号と相反する信号によって第５のＦＥＴ（Ｍ５）のゲート電源電圧をシンクさせ、第５のＦＥＴ（Ｍ５）をターンオンさせ、第ヤ２のカレントミラ回路５０ｂは、第４のＦＥＴ（Ｍ４）の駆動制御信号と相反する信号によって第６のＦＥＴ（Ｍ６）のゲート電源電圧をシンクさせ、第６のＦＥＴ（Ｍ６）をターンオンさせる。
【００９０】
次に、図３の過電流センシング及び検出ステップ（Ｓ５００）では、ディストリビューションスイッチング素子に直列接続されたセンス抵抗を通じてディストリビュートされた電流を検知して過電流を検出する。
【００９１】
図４を参照して、モータ駆動回路の過電流検出方法について詳記する。図４に示すように、過電流センシング及び検出ステップ（Ｓ５００）は、電流センシングステップ（Ｓ５１０）、高周波ノイズ除去ステップ（Ｓ５３０）及び過電流判断ステップ（Ｓ５５０）を備える。
【００９２】
電流センシングステップ（Ｓ５１０）では、センス抵抗によって電流を検知する。高周波ノイズ除去ステップ（Ｓ５３０）では、検知された信号に含まれた高周波ノイズを除去する。過電流判断ステップ（Ｓ５５０）では、高周波ノイズの除去された電圧信号と基準電圧信号とを比較し、過電流の有無を判断する。
【００９３】
また、図４に示すように、他の実施形態によるモータ駆動回路の過電流検出方法について詳記する。他の実施形態によるモータ駆動回路の過電流検出方法は、駆動制御信号印加ステップ（Ｓ７００）をさらに備える。駆動制御信号印加ステップ（Ｓ７００）は、過電流の有無を判断するステップ（Ｓ５５０）の判断結果に基づいてオン／オフスイッチングされ、該オンーオフスイッチングによってプリ制御信号からソース型及びシンク型スイッチング素子群１１、１３を制御するための駆動制御信号を生成して印加する。
【００９４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９５】
１０  モータ駆動部
１１  ソース型スイッチング素子群
１３  シンク型スイッチング素子群
３０  ディストリビューションセンス部
５０  オン抵抗保持部
６０  ローパスフィルタ部
７０  比較部
９０  駆動制御部
９１  制御信号生成部
９３  制御スイッチング部
９５  駆動制御信号印加部
【図１ａ】
2014027871.tif 000003
【図１ｂ】
2014027871.tif 000004
【図２ａ】
2014027871.tif 000005
【図２ｂ】
2014027871.tif 000006
【図３】
2014027871.tif 000007
【図４】
2014027871.tif 000008
【図５】
2014027871.tif 000009