(57)【要約】【課題】補償精度が高く且つ補償制御のための時間が短い周波数補償回路を提供する。【解決手段】周波数補償回路１は、デジタルオシレータ４と、サンプリング正弦波周波数演算部６と、周波数補償信号生成部７とを有する。デジタルオシレータ４は、アナログ発振器から出力されるアナログ発振周波数に基づいて、目標周波数でサンプリングされることによりデジタル化された正弦波信号から第１サンプリング信号を順次出力する。サンプリング正弦波周波数演算部６は、複数の第１サンプリング信号で形成されるサンプリング正弦波の周波数を演算する。周波数補償信号生成部７は、サンプリング正弦波の周波数と、正弦波信号の周波数に対応する目標正弦波信号周波数とを比較して、アナログ発振周波数を補償するための周波数補償信号を生成する。【選択図】図２
2014179688.tif 000002
【特許請求の範囲】
【請求項１】
アナログ発振器から出力されるアナログ発振周波数に基づいて、目標周波数でサンプリングされることによりデジタル化された正弦波信号から第１サンプリング信号を順次出力するデジタルオシレータと、
複数の前記第１サンプリング信号で形成されるサンプリング正弦波の周波数を演算するサンプリング正弦波周波数演算部と、
前記サンプリング正弦波の周波数と、前記正弦波信号の周波数に対応する目標正弦波信号周波数とを比較して、前記アナログ発振周波数を補償するための周波数補償信号を生成する周波数補償信号生成部と、
を有することを特徴とする周波数補償回路。
【請求項２】
前記サンプリング正弦波周波数演算部は、
前記サンプリング正弦波と、第１基準正弦波信号、及び前記第１基準正弦波信号と同一の周波数を有し且つ前記第１基準正弦波信号から位相がπ／２遷移した第２基準信号とをそれぞれ乗算処理して、第１正弦波相関値及び第２正弦波相関値を演算する相関値演算部と、
前記第１正弦波相関値及び第２正弦波相関値から、前記サンプリング正弦波の周波数を演算する周波数演算部と、
を有する、請求項１に記載の周波数補償回路。
【請求項３】
前記相関値演算部は、第１基準正弦波信号の周波数の１／４の周期であるダウンサンプリング周波数で、前記第１サンプリング信号をダウンサンプリングする、請求項２に記載の周波数補償回路。
【請求項４】
前記第１サンプリング信号を順次出力する複数段のレジスタであって、初段から最終段の前段までは、前記アナログ発振周波数で前記第１サンプリング信号を順次出力し、最終段では、前記ダウンサンプリング周波数で前記第１サンプリング信号を順次出力する複数段のレジスタを有するリサンプラーを更に有する、請求項３に記載の周波数補償回路。
【請求項５】
前記アナログ発振周波数は、少なくとも２つの物理量により制御され、
前記少なくとも２つの物理量は、前記周波数補償信号に基づいて、互いに異なるタイミングで決定される、請求項１〜４の何れか一項に記載の周波数補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数補償回路に関する。より詳細には、本発明は、アナログ発振信号を補償する周波数補償回路に関する。
【背景技術】
【０００２】
Ｉチャネル信号及びＱチャネル信号に対して帯域通過機能を有するフィルタである複素バンドパスフィルタ（Complex Band-pass filter)が知られている。複素バンドパスフィルタは、ＯＴＡ（Operational Transconductance Amplifier：オペレーショナル・トランスコンダクタンス・アンプ）を含むローパスフィルタによって形成される。複素バンドパスフィルタの周波数特性は、内蔵されるＯＴＡを補償することによって調整される。
【０００３】
また、リングオシレータ、ＶＣＯ（Voltage Controlled Oscillator：電圧制御可変発振器）等のアナログ発振器の周波数を補償するための種々の方法が知られている。例えば、リングオシレータの発振周波数と、基準周波数とを比較して、比較結果に基づいて遅延時間が異なる複数の遅延素子を選択的に挿入することによってリングオシレータの周波数を補償することが知られる。また、ＶＣＯの発振周波数と基準周波数とをモジュロカウンタを使用して比較することによって、ＶＣＯの周波数を補償することが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−４８４４６号公報
【特許文献２】特開平５−１２９９５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、遅延時間が異なる複数の遅延素子を選択的に挿入することによって、アナログ発振器の発振周波数を補償する場合、補償精度は遅延素子の遅延値に依存するため、補償精度を高くすることは容易ではない。また、モジュロＮカウンタを使用してアナログ発振器の発振周波数を補償する場合、周波数の補償は、モジュロカウンタの周期ごとに実行される。このため、補償精度を高くするために、モジュロカウンタのカウンタ数を増加させると、補償間隔が長くなる。一方、補償間隔を短くするために、モジュロカウンタのカウンタ数を減少させると、補償精度が低くなる。
【０００６】
本発明はこれらの課題を解決することを目的とする。すなわち、本発明は、補償精度が高く且つ補償間隔が短い周波数補償回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、周波数補償回路は、デジタルオシレータと、サンプリング正弦波周波数演算部と、周波数補償信号生成部とを有する。デジタルオシレータは、アナログ発振器から出力されるアナログ発振周波数に基づいて、目標周波数でサンプリングされることによりデジタル化された正弦波信号から第１サンプリング信号を順次出力する。サンプリング正弦波周波数演算部は、複数の第１サンプリング信号で形成されるサンプリング正弦波の周波数を演算する。周波数補償信号生成部は、サンプリング正弦波の周波数と、正弦波信号の周波数に対応する目標正弦波信号周波数とを比較して、アナログ発振周波数を補償するための周波数補償信号を生成する。
【発明の効果】
【０００８】
周波数補償回路は、デジタルオシレータがアナログ発振器から出力されるアナログ発振周波数で出力される複数の第１サンプリング信号で形成されるサンプリング正弦波の周波数を演算する。そして、周波数補償回路は、複数の第１サンプリング信号で形成されるサンプリング正弦波の周波数と目標正弦波信号周波数とを比較して生成される周波数補償信号を使用してアナログ発振器の発振周波数を補償する。このため、周波数補償回路は、精度が高く且つ補償間隔が短い補償が可能である。
【図面の簡単な説明】
【０００９】
【図１】周波数補償回路付き複素バンドパスフィルタの一例を示す図である。
【図２】周波数補償回路の内部回路図である。
【図３】（ａ）は図２に示す周波数補償回路のアナログ発振部及びコンパレータを示す図であり、（ｂ）はアナログ発振部のＯＴＡの内部回路図である。
【図４】バイアス部の内部回路図である。
【図５】ＯＴＡの可変容量部の内部回路図である。
【図６】デジタルオシレータ及びリサンプラーとを示す図である。
【図７】図６に示すデジタルオシレータの入力信号の周波数と出力信号波形との関係を示す図である。
【図８】（ａ）はリサンプラーを含まない回路を示す図であり、（ｂ）はリサンプラーを含む回路を示す図である。
【図９】サンプリング正弦波周波数演算部の内部回路図である。
【図１０】（ａ）は図６に示すサンプリング正弦波周波数演算部の入力信号の一例を示す図であり、（ｂ）はサンプリング正弦波周波数演算部の出力信号の誤差を示す図である。
【図１１】（ａ）はリファレンス周波数生成回路の内部回路図であり、（ｂ）は（ａ）に示す回路の真理値表である。
【図１２】（ａ）は周波数の変動を示す図であり、（ｂ）は（ａ）に示す周波数変動を含む波形のデジタルオシレータからの出力波形を示す図であり、（ｃ）は（ａ）に示す周波数変動を含む波形のリサンプラーからの出力波形を示す図であり、（ｄ）は（ａ）に示す周波数変動の位相演算結果を示す図であり、（ｅ）は（ａ）に示す周波数変動を含む波形のアナログ発振周波数演算部からの出力波形を示す図であり、（ｆ）は従来の方法により検出された周波数変化を示す図である。
【図１３】周波数補償回路のシミュレーション結果を示す図である。
【図１４】（ａ）はシングル発振器の内部回路図であり、（ｂ）はシングル発振器の回路図である。
【発明を実施するための形態】
【００１０】
図１は、周波数補償回路付き複素バンドパスフィルタの一例を示す図である。
【００１１】
周波数補償回路付き複素バンドパスフィルタ１００は、周波数補償回路１と、ＯＴＡ１１１及び１１２を含む複素バンドパスフィルタ１１０とを有する。
【００１２】
周波数補償回路１は、第１ループフィルタ９ａと、第２ループフィルタ９ｂと、周波数変位演算部１０と、バイアス部１１とを有する。
【００１３】
図２は、周波数補償回路１の内部回路図である。
【００１４】
周波数変位演算部１０は、アナログ発振部２と、コンパレータ３と、デジタルオシレータ４と、リサンプラー５と、サンプリング正弦波周波数演算部６と、周波数補償信号生成部７と、リファレンス周波数生成回路８とを有する。
【００１５】
図３（ａ）はアナログ発振部２及びコンパレータ３を示す図であり、図３（ｂ）はアナログ発振部のＯＴＡ２１の内部回路図である。
【００１６】
アナログ発振部２は、直列接続された２つのＯＴＡ２１を有する。ＯＴＡ２１は、一対の入力トランジスタ２２ａ及び２２ｂと、一対のカレントミラートランジスタ２３ａ及び２３ｂと、一対の可変キャパシタ２４ａ及び２４ｂと、一対の増幅用トランジスタ２５ａ及び２５ｂと、３つのバイアス用トランジスタ２６ａ〜２６ｃとを有する。ＯＴＡ２１は、定電流源２７と基準トランジスタ２８とを更に有する。
【００１７】
ＯＴＡ２１は、バイアス部１１からバイアス用トランジスタ２６ａ〜２６ｃのゲートに入力される電圧を調整するとともに、可変キャパシタ２４ａ及び２４ｂの容量値を調整することにより、ユニティゲイン周波数が調整される。
【００１８】
図４はバイアス部１１の内部回路図であり、図５は可変キャパシタ２４ａの内部回路図である。
【００１９】
バイアス部１１は、ｇｍｃｔｌ０〜ｇｍｃｔｌ（ｎ−１）のスイッチを切り替えることで、トランジスタＭｂ５のゲート及びドレインに印加される電圧を変更できる。トランジスタＭｂ５のゲート及びドレインは、ＯＴＡ２１の３つのバイアス用トランジスタ２６ａ〜２６ｃに接続される。
【００２０】
可変キャパシタ２４ａは、選択信号ＳＥＬ〔６：０〕を切り替えることで、容量値を変更できる。可変キャパシタ２４ｂは、可変キャパシタ２４ａと同一の回路構成を有する。
【００２１】
ＯＴＡ２１は、複素バンドパスフィルタ１１０に含まれるＯＴＡ１１１及び１１２と同一の構成を有する。複素バンドパスフィルタ１１０のカットオフ周波数と、ＯＴＡ１１１及び１１２のユニティゲイン周波数は等しいので、ＯＴＡ２１のユニティゲイン周波数を調整することにより、複素バンドパスフィルタ１１０のカットオフ周波数が調整される。
【００２２】
アナログ発振部２は、ＯＴＡ２１のユニティゲイン周波数で位相を１８０度以上遷移させて、フィードバックさせることにより、発振周波数ｆaoscで発振する。
【００２３】
コンパレータ３は、一方の入力端子がＯＴＡ２１の正出力端子に接続され、他方の入力端子がＯＴＡ２１の負出力端子に接続される。ＯＴＡ２１から出力される差動信号を互いに比較して、比較結果に基づいてＨレベル又はＬレベルのデジタル信号を出力する。このため、コンパレータ３の出力信号は、アナログ発振部２の発信周波数ｆaoscと同一の周波数を有するパルス信号となる。コンパレータ３の出力信号は、デジタルオシレータ４のクロック端子及びリサンプラー５の内部に配置されるレジスタのクロック端子にそれぞれ入力される。
【００２４】
図６（ａ）は、デジタルオシレータ４及びリサンプラー５とを示す図である。
【００２５】
デジタルオシレータ４は、複数の正弦波テーブルＡ１、Ａ２、・・・Ａｎを記憶するメモリを有する。複数の正弦波テーブルＡ１、Ａ２、・・・Ａｎはそれぞれ、同一のサンプリング周波数でサンプリングされることによりデジタル化された正弦波信号が記憶される。デジタルオシレータ４は、選択信号ＳＥＬに従って、複数の正弦波テーブルＡ１、Ａ２、・・・Ａｎの何れか１つの正弦波テーブルを選択する。選択された正弦波テーブルに記憶されるデータは、コンパレータ３から出力されるアナログ発振部２の発信周波数ｆaoscと同一の周波数を有するパルス信号の立ち上がりエッジに応じて、ｍビットのデジタル信号である第１サンプリング信号として順次読み出される。
【００２６】
図６（ｂ）は、デジタルオシレータ４に記憶される正弦波テーブルの一例を示す図である。
【００２７】
デジタルオシレータ４のアドレスＡに記憶される第１正弦波テーブルＡ１は、１３個のサンプリング信号により１周期の正弦波を形成する。一方、デジタルオシレータ４のアドレスＢに記憶される第１正弦波テーブルＡ２は、１７個のサンプリング信号により１周期の正弦波を形成する。第１正弦波テーブルＡ１及び第２正弦波テーブルＡ２のサンプリング周波数は同一であり、アナログ発振部２が目標とする発振周波数ｆtargetである。したがって、第１正弦波テーブルＡ１に記憶される正弦波の周波数は、アナログ発振部２が目標とする発振周波数ｆtargetの１／１３となる。また、第２正弦波テーブルＡ２に記憶される正弦波の周波数は、アナログ発振部２が目標とする発振周波数ｆtargetの１／１７となる。
【００２８】
デジタルオシレータ４は、アナログ発振部２が目標とする発振周波数でサンプリングされている正弦波テーブルＡ１、Ａ２、・・・Ａｎを、アナログ発振部２の発振周波数ｆaoscでサンプリングする。このため、デジタルオシレータ４から出力される第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinは、アナログ発振部２が目標とする発振周波数ｆtargetと、実際にアナログ発振部２の発振周波数ｆaoscとの差異を含むことになる。アナログ発振部２の発振周波数ｆaoscが、アナログ発振部２が目標とする発振周波数ｆtargetよりも低い場合には、第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinは、正弦波テーブルに記憶される正弦波信号の周波数よりも低くなる。アナログ発振部２の発振周波数ｆaoscが、アナログ発振部２が目標とする発振周波数ｆtargetよりも高い場合には、第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinは、正弦波テーブルに記憶される正弦波信号の周波数よりも高くなる。アナログ発振部２の発振周波数ｆaoscが、アナログ発振部２が目標とする発振周波数ｆtargetと等しい場合には、第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinは、正弦波テーブルに記憶される正弦波信号の周波数と等しくなる。図７を参照して、アナログ発振部２から出力される発振周波数ｆaoscと、アナログ発振部２が目標とする発振周波数に対応する第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinとの関係をより詳細に説明する。
【００２９】
図７は、デジタルオシレータ４の入力信号の周波数と、デジタルオシレータ４から出力される第１サンプリング信号で形成されるサンプリング正弦波との関係を示す図である。図７（ａ）はデジタルオシレータ４の入力信号の周波数ｆaoscが目標とする発振周波数ｆtargetと同一の場合の信号波形である。また、図７（ｂ）はデジタルオシレータ４の入力信号の周波数ｆaoscが目標とする発振周波数ｆtargetより高い場合の信号波形であり、図７（ｃ）はデジタルオシレータ４の入力信号の周波数ｆaoscが目標とする発振周波数ｆtargetより低い場合の信号波形である。
【００３０】
図７（ａ）では、デジタルオシレータ４の入力信号の周波数ｆaoscが目標とする発振周波数ｆtargetと同一である。このため、デジタルオシレータ４から出力される第１サンプリング信号のサンプリング周期ｔs0は、正弦波テーブルに記憶された正弦波信号のサンプリング周期と等しくなる。サンプリング周期ｔs0が正弦波テーブルに記憶された正弦波信号のサンプリング周期と等しいので、第１サンプリング信号で形成されるサンプリング正弦波のπ／２の波長ｔ0は、正弦波テーブルに記憶された正弦波信号のπ／２の波長と等しくなる。
【００３１】
図７（ｂ）では、デジタルオシレータ４の入力信号の周波数ｆaoscが目標とする発振周波数ｆtargetよりも高い。このため、デジタルオシレータ４から出力される第１サンプリング信号のサンプリング周期ｔsfは、正弦波テーブルに記憶された正弦波信号のサンプリング周期よりも短くなる。サンプリング周期ｔsfが正弦波テーブルに記憶された正弦波信号のサンプリング周期より短いので、第１サンプリング信号で形成されるサンプリング正弦波のπ／２の波長ｔfは、正弦波テーブルに記憶された正弦波信号のπ／２の波長より短くなる。
【００３２】
図７（ｃ）では、デジタルオシレータ４の入力信号の周波数ｆaoscが目標とする発振周波数ｆtargetよりも低い。このため、デジタルオシレータ４から出力される第１サンプリング信号のサンプリング周期ｔssは、正弦波テーブルに記憶された正弦波信号のサンプリング周期よりも長くなる。サンプリング周期ｔssが正弦波テーブルに記憶された正弦波信号のサンプリング周期より長いので、第１サンプリング信号で形成されるサンプリング正弦波のπ／２の波長ｔsは、正弦波テーブルに記憶された正弦波信号のπ／２の波長より長くなる。
【００３３】
デジタルオシレータ４では、目標とする発振周波数ｆtargetでサンプリングされることによりデジタル化された正弦波信号を、アナログ発振部２から出力される発振周波数ｆaoscで第１サンプリング信号として順次出力する。このため、第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinは、アナログ発振部２から出力される発振周波数ｆaoscの変動に応じて変動する。
【００３４】
デジタルオシレータ４から出力された第１サンプリング信号は、リサンプラー５のデータ入力端子に入力される。
【００３５】
リサンプラー５は、直列接続された複数のレジスタを有する。直列接続された複数のレジスタの初段のレジスタのデータ入力端子には、デジタルオシレータ４から出力されたｍビットのデジタル信号である第１サンプリング信号が入力される。直列接続された複数のレジスタの前段のレジスタのデータ出力端子は、次段のレジスタのデータ入力端子に接続される。直列接続された複数のレジスタの初段から最終段の１つ前のレジスタのクロック入力端子には、コンパレータ３の出力信号が入力される。直列接続された複数のレジスタの最終段のレジスタのクロック入力端子には、コンパレータ３の出力信号の周波数ｆaoscよりも低い周波数を有するダウンサンプリング信号ｆsが入力される。ダウンサンプリング信号ｆsは、サンプリング正弦波周波数演算部６の内部に配置されるレジスタのクロック入力端子にも入力される。直列接続された複数のレジスタの最終段のレジスタのデータ出力端子からは、ダウンサンプリング信号ｆsの立ち上がりエッジに同期して、ｍビットのデジタル信号である第２サンプリング信号が出力される。
【００３６】
リサンプラー５は、いわゆるＦＩＦＯ（First In First Out）と同様に、複数の第１サンプリング信号を順次記憶する。リサンプラー５の１〜４段目のレジスタは、コンパレータ３の出力信号の周波数に応じて動作する。リサンプラー５の５段目のレジスタは、ダウンサンプリング信号ｆsをコンパレータ３の出力信号の周波数に同期させた信号で動作する。リサンプラー５の６〜７段目のレジスタは、ダウンサンプリング信号ｆで動作する。リサンプラー５の６〜７段目のレジスタはコンパレータ３の出力信号の周波数よりも低い周波数を有するダウンサンプリング信号ｆsに応じて動作するので、リサンプラー５は、第１サンプリング信号をダウンサンプリングして、第２サンプリング信号として出力する。リサンプラー５から出力された第２サンプリング信号は、サンプリング正弦波周波数演算部６に入力される。
【００３７】
図８を参照して、リサンプラー５の機能について説明する。
【００３８】
図８（ａ）は、デジタルオシレータ４とサンプリング正弦波周波数演算部６とがリサンプラー５を介さずに直接接続される回路を示す図である。図８（ｂ）は、デジタルオシレータ４とサンプリング正弦波周波数演算部６とがリサンプラー５を介して接続される回路を示す図である。
【００３９】
上述のように、デジタルオシレータ４から第１サンプリング信号を読み出す周波数である周波数ｆaoscと、サンプリング正弦波周波数演算部６の内部のレジスタのクロック信号として使用されるダウンサンプリング信号の周波数ｆsとは互いに相違する。リサンプラー５を介さずにデジタルオシレータ４とサンプリング正弦波周波数演算部６とが直接接続される場合、デジタルオシレータ４の出力信号が遷移しているときの信号がサンプリング正弦波周波数演算部６の内部のレジスタに記憶されるおそれがある。すなわち、デジタルオシレータ４とサンプリング正弦波周波数演算部６とが直接接続される場合、ダウンサンプリング信号のタイミングによっては、サンプリング正弦波周波数演算部６の内部のレジスタに不定の信号が記憶されるおそれがある。
【００４０】
一方、デジタルオシレータ４とサンプリング正弦波周波数演算部６とがリサンプラー５を介して接続される場合、リサンプラー５の１〜４段目のレジスタはデジタルオシレータ４のクロック信号に同期して信号を記憶する。リサンプラー５の１〜４段目のレジスタは、デジタルオシレータ４と同期して動作するため、不定のデータが記憶されるおそれはない。リサンプラー５の１〜４段目のレジスタに不定のデータが記憶されないので、リサンプラー５の出力信号が入力されるサンプリング正弦波周波数演算部６の内部のレジスタは、不定のデータが記憶されるおそれはない。また、リサンプラー５の５段目のレジスタで、ダウンサンプリング信号ｆsをコンパレータ３の出力信号の周波数に同期させた信号にリサンプリングされる。そして、リサンプラー５の６〜７段目のレジスタにおいて、ダウンサンプリング信号ｆsにダウンサンプリングされる。リサンプラー５に含まれるレジスタの数をより多くすることにより、動作はより安定する。
【００４１】
図９は、サンプリング正弦波周波数演算部６の内部回路図である。
【００４２】
サンプリング正弦波周波数演算部６は、ラッチ部６０と、ｓｉｎ相関器６１と、ｃｏｓ相関器６２と、除算器６３と、位相演算部６４と、周波数演算部６５とを有する。
【００４３】
ラッチ部６０は、直列接続された第１〜第８レジスタ６０１〜６０８を有する。第１レジスタ６０１のデータ入力端子は、リサンプラー５から出力されたｍビットのデジタル信号である第２サンプリング信号が入力される。第１〜第８レジスタ６０１〜６０８のクロック入力端子には、リサンプラー５の最終段のレジスタのクロック入力端子と同様に、ダウンサンプリング信号ｆsが入力される。第１〜第８レジスタ６０１〜６０８は、ダウンサンプリング信号ｆsの立ち上がりエッジに応じて第２サンプリング信号を順次出力する。
【００４４】
ｓｉｎ相関器６１は、４入力加算器６１１とレジスタ６１２とを有する。４入力加算器６１１は、第１レジスタ６０１及び第５レジスタ６０５のデータ出力端子から出力される信号の反転信号と、第３レジスタ６０３及び第７レジスタ６０７のデータ出力端子から出力される信号とを加算する。レジスタ６１２は、４入力加算器６１１で加算された信号をダウンサンプリング信号ｆsの立ち上がりエッジに同期して出力する。
【００４５】
ｃｏｓ相関器６２は、４入力加算器６２１とレジスタ６２２とを有する。４入力加算器６２１は、第２レジスタ６０２及び第６レジスタ６０６のデータ出力端子から出力される信号の反転信号と、第４レジスタ６０４及び第８レジスタ６０８のデータ出力端子から出力される信号とを加算する。レジスタ６２２は、４入力加算器６２１で加算された信号をダウンサンプリング信号ｆsの立ち上がりエッジに同期して出力する。
【００４６】
ラッチ部６０、ｓｉｎ相関器６１、及びｃｏｓ相関器６２は、第２サンプリング信号と、ダウンサンプリング信号ｆsの周波数の１／４の周波数を有する２つの正弦波信号ＡＯＳＣ＿ｓｉｎ（ｔ）及びＡＯＳＣ＿ｃｏｓ（ｔ）との間の相関をとる処理を実行する。
【００４７】
第７レジスタ６０７のデータ出力端子から出力される信号はＡＯＳＣ＿ｓｉｎ（ｔ）のπ／２の信号である「１」であり、第５レジスタ６０５のデータ出力端子から出力される信号の反転信号はＡＯＳＣ＿ｓｉｎ（ｔ）の３π／２の信号である「−１」である。第３レジスタ６０３のデータ出力端子から出力される信号はＡＯＳＣ＿ｓｉｎ（ｔ）の５π／２の信号である「１」であり、第１レジスタ６０１のデータ出力端子から出力される信号の反転信号はＡＯＳＣ＿ｓｉｎ（ｔ）の７π／２の信号である「−１」である。ＡＯＳＣ＿ｓｉｎ（ｔ）の０、π、２π及び３πの信号は「０」なので、乗算されていない。
【００４８】
第８レジスタ６０８のデータ出力端子から出力される信号はＡＯＳＣ＿ｃｏｓ（ｔ）の０の信号である「１」であり、第６レジスタ６０６のデータ出力端子から出力される信号の反転信号はＡＯＳＣ＿ｃｏｓ（ｔ）のπの信号である「−１」である。第４レジスタ６０４のデータ出力端子から出力される信号はＡＯＳＣ＿ｃｏｓ（ｔ）の２πの信号である「１」であり、第２レジスタ６０２のデータ出力端子から出力される信号の反転信号はＡＯＳＣ＿ｃｏｓ（ｔ）の３πの信号である「−１」である。ＡＯＳＣ＿ｃｏｓ（ｔ）のπ／２、３π／２、５π／２及び７π／２、の信号は「０」なので、乗算されていない。
【００４９】
このように、ラッチ部６０、ｓｉｎ相関器６１、及びｃｏｓ相関器６２は、第２サンプリング信号と、２つの正弦波信号ＡＯＳＣ＿ｓｉｎ（ｔ）及びＡＯＳＣ＿ｃｏｓ（ｔ）との間の相関を２周期に亘ってとる相関値演算部として機能する。ラッチ部６０及びｓｉｎ相関器６１は、第２サンプリング信号と、ＡＯＳＣ＿ｓｉｎ（ｔ）とを乗算処理して、乗算信号を第１正弦波相関値Ｓkとして出力する。また、ラッチ部６０及びｃｏｓ相関器６２は、第２サンプリング信号と、ＡＯＳＣ＿ｃｏｓ（ｔ）とを乗算処理して、乗算信号を第２正弦波相関値Ｃkとして出力する。
【００５０】
第１正弦波相関値Ｓk及び第２正弦波相関値Ｃkの演算式を式（１）〜（４）に示す。
【００５１】
【数１】
2014179688.tif 000003
【数２】
2014179688.tif 000004
【数３】
2014179688.tif 000005
【数４】
2014179688.tif 000006
【００５２】
ここで、Ｔuは第１サンプリング信号で形成されるサンプリング正弦波の周期であり、φ（ｋ）は第１サンプリング信号で形成されるサンプリング正弦波の位相である。
【００５３】
除算器６３は、ｔａｎ値演算部６３１と、レジスタ６３２とを有する。ｔａｎ値演算部６３１は、ｓｉｎ値とｃｏｓ値とに基づいてｔａｎ値を演算するためのテーブルを記憶するメモリを有し、レジスタ６１２及び６２２からそれぞれ出力される第１正弦波相関値Ｓk及び第２正弦波相関値Ｃkからｔａｎ値を演算する。レジスタ６３２は、ｔａｎ値演算部６３１で演算されたｔａｎ値信号をダウンサンプリング信号ｆsの立ち上がりエッジに同期して出力する。
【００５４】
除算器６３は、第２正弦波相関値Ｃkを第１正弦波相関値Ｓkで除算することにより、第１サンプリング信号で形成されるサンプリング正弦波の位相φ（ｋ）のｔａｎ値に相当するｔａｎ値信号を生成する機能を有する。
【００５５】
位相演算部６４は、ｔａｎ-1値演算部６４１と、レジスタ６４２とを有する。ｔａｎ-1値演算部６４１は、ｔａｎ値に基づいてｔａｎ-1値を演算するためのテーブルを記憶するメモリを有し、レジスタ６３２から出力されるｔａｎ値信号からｔａｎ-1値を演算する。レジスタ６４２は、ｔａｎ-1値演算部６４１で演算されたｔａｎ-1値信号をダウンサンプリング信号ｆsの立ち上がりエッジに同期して出力する。
【００５６】
位相演算部６４は、レジスタ６３２から出力されるｔａｎ値信号からｔａｎ-1値を演算することにより、第１サンプリング信号で形成されるサンプリング正弦波の位相φ（ｋ）に相当するｔａｎ-1値信号を生成する機能を有する。
【００５７】
周波数演算部６５は、第１レジスタ６５１と、第２レジスタ６５２と、第３レジスタ６５３と、減算器６５４とを有する。第１レジスタ６５１、第２レジスタ６５２及び第３レジスタ６５３は直列接続され、クロック入力端子はダウンサンプリング信号ｆsが入力される。減算器６５４は、第３レジスタ６５３の出力信号から第１レジスタ６５１の入力信号を減算する。
【００５８】
周波数演算部６５は、微分回路として機能する。すなわち、周波数演算部６５は、位相演算部６４から出力される、位相φ（ｋ）に相当するｔａｎ-1値信号を微分することにより第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinを演算する機能を有する。周波数演算部６５で演算される第２サンプリング信号は、第１サンプリング信号をダウンサンプリングしたものなので、周波数演算部６５は、第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinを計算することになる。
【００５９】
除算器６３、位相演算部６４及び周波数演算部６５は、第１正弦波相関値Ｓk及び第２正弦波相関値Ｃkから、デジタルオシレータ４から出力される第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinを演算する周波数演算部として機能する。
【００６０】
図１０（ａ）はサンプリング正弦波周波数演算部６の入力信号の一例を示す図であり、図１０（ｂ）はサンプリング正弦波周波数演算部６の出力信号の誤差を示す図である。図１０（ａ）において、横軸はダウンサンプリング信号ｆsの周期を単位とした時間軸である。第２サンプリング信号は、周波数を−８．０％〜＋８．０％の間で変化させている。
【００６１】
図１０に示すように、サンプリング正弦波周波数演算部６の演算による誤差はほとんどない。
【００６２】
周波数補償信号生成部７は、サンプリング正弦波周波数演算部６から出力される第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinに対応するｍビットの信号と、リファレンス周波数生成回路８から出力されるｍビットの基準信号とを比較する。周波数補償信号生成部７は、第１サンプリング信号で形成されるサンプリング正弦波の周波数ｆsinと基準周波数との差をｍビットのデジタル信号である周波数誤差信号として出力する。
【００６３】
図１１（ａ）はリファレンス周波数生成回路８の内部回路図であり、図１１（ｂ）はリファレンス周波数生成回路８の真理値表である。
【００６４】
リファレンス周波数生成回路８は、レジスタ部８１と、セレクタ部８２とを有する。レジスタ部８１は、４つの周波数信号ｆｒｅｆ＿Ａ〜ｆｒｅｆ＿Ｄを記憶する。４つの周波数信号ｆｒｅｆ＿Ａ〜ｆｒｅｆ＿Ｄはそれぞれ、デジタルオシレータ４の選択された正弦波テーブルに記憶される正弦波の周波数に対応する。すなわち、４つの周波数信号ｆｒｅｆ＿Ａ〜ｆｒｅｆ＿Ｄはそれぞれ、目標とする発振周波数ｆtargetでサンプリングされた正弦波テーブルに記憶される正弦波の周波数に対応する。例えば、デジタルオシレータ４で正弦波テーブルＡ１が選択された場合、正弦波テーブルＡ１に記憶されるデータを目標とする発振周波数ｆtargetでサンプリングしたときの正弦波の周波数が選択される。一例では、デジタルオシレータ４の正弦波テーブルＡ１が選択された場合、レジスタ部８１の周波数信号ｆｒｅｆ＿Ａが選択され、デジタルオシレータ４の正弦波テーブルＡ２が選択された場合、レジスタ部８１の周波数信号ｆｒｅｆ＿Ｂが選択される。また、デジタルオシレータ４の正弦波テーブルＡ３が選択された場合、レジスタ部８１の周波数信号ｆｒｅｆ＿Ｃが選択され、デジタルオシレータ４の正弦波テーブルＡ４が選択された場合、レジスタ部８１の周波数信号ｆｒｅｆ＿Ｄが選択される。
【００６５】
デジタルオシレータ４に記憶される正弦波テーブルＡ１がセレクタ部８２は、外部から入力されるセレクタ信号に基づいて、４つの周波数信号ｆｒｅｆ＿Ａ〜ｆｒｅｆ＿Ｄの何れか１つを選択的に出力する。
【００６６】
第１ループフィルタ９ａは、ｍビットのデジタル信号である周波数誤差信号に基づいて、可変キャパシタ２４ａ及び２４ｂの容量値を調整する。また、第２ループフィルタ９ｂは、ｍビットのデジタル信号である周波数誤差信号に基づいて、バイアス部１１のスイッチを切り替える。第１ループフィルタ９ａ及び第２ループフィルタ９ｂの内部回路を相違させることにより、可変キャパシタ２４ａ及び２４ｂの容量値を調整するタイミングと、バイアス部１１のスイッチを切り替えるタイミングとを相違させることができる。例えば、第１ループフィルタ９ａの動作を第２ループフィルタ９ｂの動作よりも早くすることにより、可変キャパシタ２４ａ及び２４ｂの容量値を調整する頻度をバイアス部１１のスイッチを切り替える頻度よりも多くすることができる。
【００６７】
図１２は、周波数変位演算部１０のシミュレーション結果を示す図である。図１２（ａ）は、アナログ発振部２の発振周波数の変動を示す図であり、図１２（ｂ）は図１２（ａ）に示す周波数変動を含む波形のデジタルオシレータ４からの出力波形を示す図である。図１２（ｃ）は図１２（ａ）に示す周波数変動を含む波形のリサンプラー５からの出力波形を示す図であり、図１２（ｄ）は図１２（ａ）に示す周波数変動を含む波形の位相演算部６４からの出力波形を示す図である。図１２（ｅ）は図１２（ａ）に示す周波数変動を含む波形のリサンプラー５からの出力波形を示す図であり、図１２（ｄ）は、図１２（ａ）に示す周波数変動を含む波形のサンプリング正弦波周波数演算部６からの出力波形を示す図である。また、図１２（ｆ）は、特許文献２に記載される技術により、図１２（ａ）に示す周波数変動を含む波形を補償した波形を示す図である。
【００６８】
特許文献２に記載される技術では、補償精度を上げようとすると、モジュロ数がｍサイクルで大きくなり、ループ制御時間が長くなる。すなわち、特許文献２に記載される技術では、補償精度とループ制御時間とはトレードオフの関係になる。このため、図１２（ｆ）に示すように、特許文献２に記載される技術では、高い補償精度を得ようとすると、ループ制御時間が長くなり、周波数の変動に追従できなくなる。一方、図１２（ａ）と図１２（ｅ）との比較から明らかなように、周波数変位演算部１０では、高い補償精度を有し且つ周波数の変動に追従可能な早いループ制御が可能であり、短い補償間隔が実現可能である。
【００６９】
図１３（ａ）及び１３（ｂ）はそれぞれ、周波数補償回路１のシミュレーション結果を示す図である。図１３（ａ）において、実線はアナログ発振部２の出力信号であり、破線は、位相演算部６４の出力信号であり、一転鎖線はループフィルタ（ＰＩＤ）の出力である。また、図１３（ｂ）において、実線はアナログ発振部２の出力信号であり、破線は、位相演算部６４の出力信号であり、一点鎖線は実線はアナログ発振部２の周波数制御信号であり、二点鎖線はサンプリング正弦波周波数演算部６の出力信号である。
【００７０】
図１３（ｂ）に示されるように、サンプリング正弦波周波数演算部６の出力信号はアナログ発振部２の周波数の変化に追従して、変化している。
【００７１】
周波数補償回路１は、周波数補償回路付き複素バンドパスフィルタ１００に含まれるＯＴＡ１１１及び１１２と電気的等価なＯＴＡ２１で形成されるアナログ発振部２を有する。アナログ発振部２の発振周波数を目標とする周波数にするように調整することにより、周波数補償回路付き複素バンドパスフィルタ１００に含まれるＯＴＡ１１１及び１１２のカットオフ周波数が調整される。
【００７２】
また、周波数補償回路１では、アナログ発振部２の発振周波数を全てデジタル信号で処理することによりフィードバック制御することができる。周波数補償回路１は、スイッチド・キャパシタ及びアナログＰＬＬ技術等のアナログ素子を含んでおらず、プログラマブル且つ高精度のデジタル補償が可能である。
【００７３】
周波数補償回路１は、複素バンドパスフィルタ１１０のカットオフ周波数を補償するために配置されるが、アナログＶＣＯの周波数制御など他の素子の周波数制御に使用してもよい。
【００７４】
ＯＴＡ２１は差動式であるが、差動式ではないシングル発振器としてもよい。図１４（ａ）はシングル発振器１２０の内部回路図であり、図１４（ｂ）はシングル発振器１２０の回路図である。
【００７５】
ＯＴＡ１２１は、一対の入力トランジスタ１２２ａ及び１２２ｂと、一対のカレントミラートランジスタ１２３ａ及び１２３ｂと、可変キャパシタ１２４と、増幅用トランジスタ１２５と、バイアス用トランジスタ１２６ａ及び１２６ｂとを有する。ＯＴＡ１２１の一方の入力端子は接地され、他方の入力端子は出力端子に接続される。ＯＴＡ１２１は、ユニティゲイン周波数での位相を１８０度以上遷移させることで、ユニティゲイン周波数で発振する。
【００７６】
デジタルオシレータ４は、同一のサンプリング周波数でサンプリングされた正弦波信号を記憶するが、異なるサンプリング周波数でサンプリングされた複数の正弦波信号を更に記憶してもよい。異なるサンプリング周波数でサンプリングされた複数の正弦波信号を更に記憶することにより、目標とする周波数を複数有することができる。
【００７７】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００７８】
１    周波数補償回路
２    アナログ発振部
３    コンパレータ
４    デジタルオシレータ
５    リサンプラー
６    サンプリング正弦波周波数演算部
７    周波数補償信号生成部
８    リファレンス周波数生成回路
９ａ、９ｂ    ループフィルタ
１０    周波数変位演算部
１１    バイアス部
１００    周波数補償回路付き複素バンドパスフィルタ
１１０    複素バンドパスフィルタ
【図１】
2014179688.tif 000007
【図２】
2014179688.tif 000008
【図３】
2014179688.tif 000009
【図４】
2014179688.tif 000010
【図５】
2014179688.tif 000011
【図６】
2014179688.tif 000012
【図７】
2014179688.tif 000013
【図８】
2014179688.tif 000014
【図９】
2014179688.tif 000015
【図１０】
2014179688.tif 000016
【図１１】
2014179688.tif 000017
【図１２】
2014179688.tif 000018
【図１３】
2014179688.tif 000019
【図１４】
2014179688.tif 000020