(57)【要約】【課題】電子機器において、揮発性メモリとコントローラ部との間で発生するリーク電流を軽減することを目的とする。【解決手段】プログラムが格納された不揮発性メモリと、不揮発性メモリから読み出したプログラムが格納される揮発性メモリと、不揮発性メモリおよび揮発性メモリの動作を制御するコントローラ部３と、コントローラ部３および揮発性メモリへの電力を制御する電源制御部１０とを備える。コントローラ部３は、他の電源ラインから分離され、電源制御部１０から揮発性メモリのインターフェース信号用の電源が供給される電源部と、電源部から電圧が供給され、電源制御部１０からの信号により揮発性メモリに供給される信号の出力論理を固定する信号固定部とを有する構成とした。【選択図】図２
2014209324.tif 000002
【特許請求の範囲】
【請求項１】
プログラムが格納された不揮発性メモリと、前記不揮発性メモリから読み出したプログラムが格納される揮発性メモリと、前記不揮発性メモリおよび前記揮発性メモリの動作を制御するコントローラ部と、前記コントローラ部および前記揮発性メモリへの電力を制御する電源制御部とを備え、
前記コントローラ部は、他の電源ラインから分離され、前記電源制御部から前記揮発性メモリのインターフェース信号用の電源が供給される電源部と、前記電源部から電圧が供給され、前記電源制御部からの信号により前記揮発性メモリに供給される信号の出力論理を固定する信号固定部とを有する構成とした、
電子機器。
【請求項２】
前記コントローラ部は、電源制御部から送られる信号の電圧範囲が前記揮発性メモリの前記インターフェース信号の電源電圧の範囲を超えた場合に、前記信号固定部により固定された論理情報により前記揮発性メモリを制御するように構成した、
請求項１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、不揮発性メモリからプログラムを読み出して揮発性メモリに格納し、揮発性メモリからプログラムを取得して実行するように構成した電子機器に関する。
【背景技術】
【０００２】
特許文献１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）に対して、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）が接続された電子機器を開示している。特許文献１では、電源をオフする際に、ＣＰＵがスタックポインタの値をＲＡＭからＲＯＭに退避することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本技術は、不揮発性メモリからプログラムを読み出して揮発性メモリに格納し、揮発性メモリからプログラムを取得して、実行するように構成した電子機器において、揮発性メモリとコントローラ部との間で発生するリーク電流を軽減することを目的とする。
【課題を解決するための手段】
【０００５】
本技術による電子機器は、プログラムが格納された不揮発性メモリと、前記不揮発性メモリから読み出したプログラムが格納される揮発性メモリと、前記不揮発性メモリおよび揮発性メモリの動作を制御するコントローラ部と、前記コントローラ部および揮発性メモリへの電力を制御する電源制御部とを備え、前記コントローラ部は、他の電源ラインから分離され、前記電源制御部から揮発性メモリのインターフェース信号用の電源が供給される電源部と、前記電源部から電圧が供給され、前記電源制御部からの信号により揮発性メモリに供給される信号の出力論理を固定する信号固定部とを有する構成とした。
【発明の効果】
【０００６】
本技術によれば、揮発性メモリとコントローラ部とが電源回路を共用した構成において、揮発性メモリとコントローラ部との間で発生するリーク電流を軽減することができる。
【図面の簡単な説明】
【０００７】
【図１】本技術の一実施の形態による撮像装置の構成を示すブロック図である。
【図２】図１の要部の構成と信号のやりとりを示すブロック図である。
【図３】電源制御部から供給される各種電源電圧、リセット信号、ＣＦＯ制御信号、ＣＫＥ信号と、ＤＲＡＭの動作状態、およびコントローラ部の動作状態の一例を示すタイミングチャートである。
【図４】撮像装置の起動動作を説明するためのフローチャートである。
【発明を実施するための形態】
【０００８】
以下、本技術の一実施の形態による電子機器について、撮像装置を例にとって、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【０００９】
なお、発明者らは、当業者が本技術を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
【００１０】
［１．撮像装置の構成］
図１は、本技術の一実施の形態による撮像装置の構成を示すブロック図である。
【００１１】
図１に示すように、撮像装置は、光学系１で形成された被写体像をイメージセンサ２で撮像して画像信号を生成するように構成されている。
【００１２】
光学系１は、ズームレンズ１Ａ、メカニカルシャッター１Ｂ、フォーカスレンズ１Ｃを有する。また、図示していないが、ぶれ補正用のレンズなど、その他の光学部品を有している。ズームレンズ１Ａは、光学系１の光軸に沿って移動可能であり、この移動に伴い、焦点距離を変えることができる。ズームモータ１Ｄは、ズームレンズ１Ａを光軸に沿って駆動する。
【００１３】
メカニカルシャッター１Ｂは、コントローラ部３からの制御により、撮影時にイメージセンサ２に入射する光を透過したり、遮断したりする。メカニカルシャッター１Ｂは、先幕及び後幕を有するシャッターである。メカニカルシャッター１Ｂは、コントローラ部３に設定されたシャッタースピードに応じて制御される。メカニカルシャッター１Ｂは、シャッタースイッチが全押しされたタイミングで稼動される。
【００１４】
フォーカスレンズ１Ｃは、光軸に沿って移動可能であり、この移動に伴い、被写体像のフォーカス状態を変えることができる。フォーカスモータ１Ｅは、フォーカスレンズ１Ｃを光軸に沿って駆動する。
【００１５】
イメージセンサ２は、光学系１で形成された被写体像を撮像してデジタル信号の画像信号を生成する。タイミングジェネレータ（ＴＧ）２１は、コントローラ部３の指示にしたがって、イメージセンサ２に対して同期信号を送信する。この同期信号を様々に変えることにより、イメージセンサ２の動作を制御するのである。
【００１６】
コントローラ部３は、撮像装置全体を制御するものである。コントローラ部３は、例えば、マイクロコンピュータで実現可能である。また、コントローラ部３は、１つの半導体チップで構成してもよいし、画像処理部を実現する半導体チップと動作制御部を実現する半導体チップとに分けて構成してもよい。さらに、半導体チップと周辺回路とを搭載した制御ボードで構成してもよい。
【００１７】
カードスロット４は、メモリーカード４１を装着可能であり、メモリーカード４１とのデータの送受信を行う。通信部５は、コントローラ部３とのデータの送受信を行う。操作部６は、十字キーや押下釦、タッチパネル等で構成され、撮像装置の各種の設定を行うための部材である。レリーズ釦７は、ユーザーの押下操作により、撮影レリーズの指示をコントローラ部３に与える操作部材である。
【００１８】
不揮発性メモリであるＮＡＮＤ型のフラッシュメモリ８は、コントローラ部３で使用するプログラムや撮像装置で生成したデータなどを格納する。フラッシュメモリ８は、コントローラ部３と電気的に接続されている。
【００１９】
揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）９は、ＬＰＤＤＲ（Ｌｏｗ  Ｐｏｗｅｒ  Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）等により構成され、コントローラ部３がフラッシュメモリ８から読み出したプログラムを格納することが可能である。ＤＲＡＭ９は、コントローラ部３と、電源制御部１０と電気的に接続されている。
【００２０】
電源制御部１０は、電源１１から電力をコントローラ部３やＤＲＡＭ９に供給する。電源１１には、リチウムイオンやニッケル水素などのバッテリー、又は、ＡＣアダプターを介した家庭用電源が考えられる。
【００２１】
電源スイッチ１２は、ユーザーからの操作に基づいて、コントローラ部３の電源のＯＮ／ＯＦＦを操作するため、電源制御部１０に電源のＯＮ／ＯＦＦを示す信号を送信する。電源制御部１０は、電源スイッチ１２から電源のＯＮ／ＯＦＦを示す信号を受け付けると、その信号に応じて、コントローラ部３やＤＲＡＭ９に対する電力の供給を制御する。
【００２２】
［２．コントローラ部とＤＲＡＭの電源制御に関する構成］
図２は、図１の要部の構成と信号のやりとりを示すブロック図である。
【００２３】
図２に示すよう、コントローラ部３は、電源制御部１０からコントローラ部用電源で駆動される。コントローラ部３は、電源制御部１０からリセット信号を受信し、受信したリセット信号に応じてリセット状態・リセット解除状態との間で遷移可能である。コントローラ部３は、リセット状態からリセット解除状態に遷移すると、不揮発性メモリであるＮＡＮＤ型のフラッシュメモリ８よりプログラムの読み出しを行う。
【００２４】
また、コントローラ部３は、制御信号によって、コントローラ部３の状態を電源制御部１０に読み書きさせることができる。具体的には、コントローラ部３は、電源制御部１０に設けたレジスタ１０Ａに、ＮＡＮＤ型のフラッシュメモリ８より読み出したプログラムの起動回数等のプログラムの起動情報を保持させる。
【００２５】
コントローラ部３は、制御信号によって、コントローラ部３の動作状態に応じて電源制御部１０から供給されるコントローラ部３の電源電圧を変更することもできる。
【００２６】
さらに、コントローラ部３は、ＤＲＡＭ９に供給されるクロックイネーブル信号であるＣＫＥ（Ｃｌｏｃｋ  Ｅｎａｂｌｅ）信号の出力論理を固定させるＣＫＥ信号固定用の論理ゲート３Ａと、アドレス信号やデータ信号等のＤＲＡＭ９に供給されるＤＲＡＭ信号の出力論理を固定させるＤＲＡＭ信号固定用の論理ゲート３Ｂと、電源制御部１０から送られる制御信号であるＣＦＯ制御信号により入力トレラント機能を実行する論理ゲート３Ｃとからなる信号固定部を有している。また、コントローラ部３は、他の電源ラインから分離された島状の電源部３Ｄを有し、この電源部３Ｄには、電源制御部１０からＤＲＡＭ９のインターフェース（Ｉ／Ｆ）信号用の電源が供給され、信号固定部を構成する論理ゲート３Ａ、３Ｂ、３Ｃに電圧が供給されるように構成されている。島状の電源部３Ｄは、コントローラ部３を１つの半導体チップにより構成する場合は、半導体チップの中に、配線部の一部として形成すればよい。また、島状の電源部３Ｄは、コントローラ部３を１つ以上の半導体チップにより構成する場合は、半導体チップが搭載される配線基板に配線部の一部として形成すればよい。
【００２７】
コントローラ部３は、電源制御部１０から送られるＣＦＯ信号によって、ＤＲＡＭ９に出力するＣＫＥ信号の出力論理を固定させるＣＫＥ信号固定用の論理ゲート３Ａと、アドレス信号やデータ信号等のＤＲＡＭへの入力信号の出力論理を固定させるＤＲＡＭ信号固定用の論理ゲート３Ｂとについて、出力論理を固定させるリテンション機能を実行する。なお、ＣＦＯ制御信号の入力トレラント機能用の論理ゲート３Ｃは、入力トレラント機能を実行するもので、電源制御部１０から送られるＣＦＯ制御信号の電圧範囲がＤＲＡＭ９のＩ／Ｆ信号の電源電圧の範囲を超えた場合に、正しく論理を取り込むためのトレラント機能を実行する。これによって、コントローラ部３は、ＣＦＯ制御信号によって制御されている間、コントローラ部３内に設けられたＤＲＡＭアクセス部３Ｅから送られるＤＲＡＭ９へのアクセス要求を制御するためのＣＫＥ信号、ＤＲＡＭ信号の論理情報は適用されず、信号固定部の論理ゲート３Ａ、３Ｂにより固定された論理情報により制御されることなる。
【００２８】
電源制御部１０は、ＤＲＡＭ９への電力供給を行うとともに、コントローラ部３の電源部３ＤにＤＲＡＭ９のＩ／Ｆ信号用の電力供給を行う。また、電源制御部１０は、ＮＡＮＤ型のフラッシュメモリ８より読み出したプログラムの起動回数やＣＦＯ制御信号の制御を行う設定値等を保持するレジスタ１０Ａと、所定時間ごとにコントローラ部３を起動させたり、停止させたりする自動電源制御部１０Ｂとを有している。
【００２９】
ここで、図２に示す構成においては、電源制御部１０からの電力が、ＤＲＡＭ９に供給されるとともに、ＤＲＡＭ９のＩ／Ｆ信号用の電源部３Ｄにも供給されるように構成しており、ＤＲＡＭ９の電源回路と、ＤＲＡＭ９のＩ／Ｆ信号用の電源回路とを共用している。これにより、ＤＲＡＭ９の動作周波数が高くなってきた場合に、ＤＲＡＭ信号のインピーダンスを下げ、ＤＲＡＭ信号の波形を改善することができる。また、コントローラ部３は、ＣＦＯ制御信号により論理ゲート３Ａ、３Ｂ、３Ｃからなる信号固定部を制御して、ＤＲＡＭ信号の出力論理を固定する制御を行う構成であり、これによりＤＲＡＭ９とコントローラ部３の間で発生する不要なリーク電流を軽減することができる。
【００３０】
［３．コントローラ部とＤＲＡＭの動作］
図３は、電源制御部から供給される各種電源電圧、リセット信号、ＣＦＯ制御信号、ＣＫＥ信号と、ＤＲＡＭの動作状態、およびコントローラ部の動作状態の一例を示すタイミングチャートである。
【００３１】
図３において、タイミングｔ１は、撮像装置の通常動作状態のタイミングを示している。このタイミングにおいては、コントローラ部３は動作状態であり、コントローラ部３のＤＲＡＭアクセス部３ＥからＤＲＡＭ９にアクセスが行われている状態となっている。この時、ＤＲＡＭ９のＩ／Ｆ用電源ライン、およびコントローラ部用電源ラインによって、コントローラ部３および電源部３Ｄに電力が供給され、リセット信号は解除状態である。また、ＣＦＯ制御信号による制御は、解除されており、ＤＲＡＭアクセス部３Ｅから出力される信号が有効となっている。
【００３２】
また、ＣＫＥ信号は、ＤＲＡＭアクセス部３Ｅの状態に応じて、適宜ロウ（Ｌ）／ハイ（Ｈ）に制御されている。ＤＲＡＭアクセス部３Ｅによるアクセスが有効な期間中は、ＣＫＥ信号はＨとなる。ＤＲＡＭ９へのアクセスが必要なくなった場合、ＤＲＡＭアクセス部３ＥからセルフリフレッシュコマンドがＤＲＡＭ９に対して発行され、ＣＫＥ信号はＬとなる。これによりＤＲＡＭ９は最小限の電流でＤＲＡＭ９内のデータを保持することができる。
【００３３】
ｔ２は、ＤＲＡＭ９がセルフリフレッシュ動作状態において、コントローラ部３の電源を遮断する条件に入った場合のタイミングを示している。このタイミングにおいては、コントローラ部３から電源制御部１０に対して制御信号が送られ、ＣＦＯ制御信号による制御を行うための状態に設定され、電源制御部１０からのＣＦＯ制御信号はＬとなる。これにより、ＤＲＡＭアクセス部３Ｅから出力されるＣＫＥ信号やＤＲＡＭへのアクセス信号が無効化され、特定の論理に固定され、ＤＲＡＭアクセス部３Ｅの状態に関わらず、ＤＲＡＭ９のセルフリフレッシュ動作状態が保持されることとなる。
【００３４】
ｔ３は、コントローラ部３がＣＦＯ制御信号による制御に移行した後、コントローラ部３がリセット状態となったタイミングを示している。このタイミングにおいては、コントローラ部３から電源制御部１０に対して制御信号が送られ、コントローラ部３をリセット状態にするために、電源制御部１０からのリセット信号はＬとなる。これにより、コントローラ部３はリセット状態となる。
【００３５】
ｔ４は、電源制御部１０がコントローラ部３にリセット信号を送り、リセット状態とした後、コントローラ部用電源ラインからの電力供給を停止したタイミングを示している。このタイミングにおいては、コントローラ部用電源ラインからコントローラ部３への電力供給は停止するが、コントローラ部３のＣＫＥ信号固定用の論理ゲート３Ａ、ＤＲＡＭ信号固定用の論理ゲート３Ｂ、ＣＦＯ制御信号の入力トレラント機能を実行する論理ゲート３Ｃ、およびＤＲＡＭ９のＩ／Ｆ用電源ラインが接続されている電源部３Ｄには、継続して電力が供給される。
【００３６】
ｔ５は、ユーザーにより電源スイッチ１２がＯＮにされた場合、もしくは電源制御部１０が所定の時間経過後にコントローラ部用電源ラインがＯＮにされた場合の状態のタイミングを示している。このタイミングにおいては、コントローラ部用電源ラインがＯＮにされても、リセット信号はＬで、リセット状態であるため、コントローラ部３はリセット状態となる。このときも、ＤＲＡＭ９はセルフリフレッシュ動作状態を継続する。
【００３７】
ｔ６は、電源制御部１０が所定の時間経過後に、コントローラ部３のリセット信号をＨにした場合のタイミングを示している。このタイミングにおいては、リセット信号がＨとなり、コントローラ部３のリセット状態が解除されると、コントローラ部３は起動動作に移行し、フラッシュメモリ８からのプログラムの読み出し動作を行う。
【００３８】
ｔ７は、コントローラ部３が所定の時間経過後に、電源制御部１０に対して制御信号が送られ、ＣＦＯ制御信号による制御が解除されたタイミングを示している。このタイミングにおいては、ＣＦＯ制御信号はＨとなる。これにより、ＤＲＡＭアクセス部３Ｅから出力されるＣＫＥ信号やＤＲＡＭアクセス信号が有効となり、ＤＲＡＭ９が制御される。
【００３９】
ｔ８は、ＣＦＯ制御信号をＨとした後、ＤＲＡＭ９からデータを読み出し始めるタイミングを示している。このタイミングにおいては、コントローラ部３のＤＲＡＭアクセス部３ＥからＤＲＡＭ９にアクセスが行われている状態となっている。
【００４０】
［４．撮像装置の起動動作］
図４は、撮像装置の起動動作を説明するためのフローチャートである。
【００４１】
まず、図４において、コールドブートは、バッテリーが装填された場合や電源制御部１０が初めてコントローラ部３の電源をＯＮする状態であり、コントローラ部３が図４に示す動作を開始する。
【００４２】
ステップＳ１において、電源制御部１０は、コントローラ部３およびＤＲＡＭ９に電力を供給する。次のステップＳ２において、コントローラ部３はフラッシュメモリ８からプログラムを読み出し、ＤＲＡＭ９にプログラムを格納する。次のステップＳ３において、コントローラ部３は、電源制御部１０のレジスタ１０Ａのデータを参照し、ＣＦＯ制御信号をＨに切り替える。
【００４３】
そして、次のステップＳ４において、コントローラ部３は、レジスタ１０Ａに記録されたプログラムの起動情報としての起動回数が０回かどうかをチェックし、０回の場合は「Ｙ］のフローに進み、０回でない場合は、「Ｎ」のフローに進む。
【００４４】
レジスタ１０Ａに記録されたプログラムの起動回数が０回の場合、ステップＳ５において、コントローラ部３は、電源制御部１０のレジスタ１０Ａの起動回数のデータを１回に更新する。その後、ステップＳ６において、コントローラ部３は、コントローラ部３内のＤＲＡＭアクセス部３Ｅのパラメータ設定を行い、ステップＳ７において、コントローラ部３は、ＤＲＡＭ９の初期化動作を行う。その後、コントローラ部３は、ステップＳ８において、ＤＲＡＭアクセス部３ＥからＤＲＡＭ９へのアクセスを正しく行うため、ＤＲＡＭ９のＩ／Ｆ信号の遅延調整を行う。これによって、ＤＲＡＭアクセス部３Ｅは、ＤＲＡＭ９に対してアクセス可能となる。その後、コントローラ部３は、ステップＳ９において、フラッシュメモリ８からプログラムやその他の撮像装置で使用するデータを読み出し、ＤＲＡＭ９に格納する。
【００４５】
ステップＳ９の動作が完了すると、コントローラ部３は、カメラとして記録動作や再生動作が可能になる（ステップＳ１４）。
【００４６】
コントローラ部３は、ＤＲＡＭ９にプログラムおよびデータを格納した後、電源制御部１０の自動電源制御部１０Ｂに、ユーザーによる電源スイッチ１２の操作や操作部６による再生操作等の撮像装置の操作が行わなければ、コントローラ部３の電源をＯＦＦする設定を行う（ステップＳ１５）。また、ステップＳ１５において、ユーザーが所定時間経過後に電源をＯＦＦするタイマーを自動電源制御部１０Ｂに設定している場合、電源制御部１０は、所定時間経過後にコントローラ部３の電源をＯＦＦする動作を実行する。これらの設定により、電源制御部１０はコントローラ部３の電源をＯＦＦする動作を行う。この際、ＤＲＡＭ９のＩ／Ｆ用電源はＯＮのままである。
【００４７】
次に、ユーザーの電源スイッチ１２操作や操作部６による再生操作等の撮像装置の操作があった場合、もしくは電源制御部１０の自動電源制御部１０Ｂによる電源ＯＮの制御が行われた場合、電源制御部１０はコントローラ部３の電源をＯＮする（ステップＳ１６）。
【００４８】
この後は、コントローラ部３は、ステップＳ１、Ｓ２、Ｓ３の動作を実行し、ステップＳ４において、レジスタ１０Ａに記録された起動回数のデータの判断動作を行う。
【００４９】
一方、ステップＳ４において、コントローラ部３は、レジスタ１０Ａに記録されたプログラムの起動回数が０回かどうかをチェックし、０回でない場合は、「Ｎ」のフローに進む。
【００５０】
レジスタ１０Ａに記録されたプログラムの起動回数が０回でない場合、ステップＳ１０において、コントローラ部３は、プログラムの起動回数がＤＲＡＭ９の電源をＯＦＦする条件に達しているか否かの判断動作を実行する。ステップＳ１０において、ＤＲＡＭ９の電源をＯＦＦする条件とは、例えば、バーテリーの装填、またはユーザーによる操作により、フラッシュメモリ８からプログラムを読み出してＤＲＡＭ９に格納してから所定時間経過した場合である。所定時間経過したかどうかは、電源制御部１０の自動電源制御部１０Ｂにより、コントローラ部３の起動と電源ＯＦＦが所定回数繰り返されたことを検知することにより、判断することが可能である。また、電源をＯＦＦする条件には、電源としてのバッテリーを用いた場合であって、そのバッテリーの残量が所定量を下回った場合を含む。なお、ステップＳ１０の判断動作を設けている理由は、ＤＲＡＭ９をセルフリフレッシュ状態で保持していると、ユーザーが何もしないまま、バッテリーを消費してしまうためである。これにより、ユーザーが操作しなかった場合等、所定の時間経過後にＤＲＡＭ９を含めて完全に電源をＯＦＦする機能を設けておくことにより、バッテリーの無駄な消費を防ぐことが可能となる。
【００５１】
ステップＳ１０において、コントローラ部３が、電源ＯＦＦは不要と判断した場合は、「Ｎ」のフローに進み、電源ＯＦＦは必要と判断した場合は、「Ｙ」のフローに進む。コントローラ部３が電源ＯＦＦは不要と判断した場合は、次のステップＳ１１において、電源制御部１０のレジスタ１０Ａの値をインクリメントする。つまり、起動回数のデータを１回分追加して更新する。その後、ステップＳ１２において、コントローラ部３は、ＤＲＡＭアクセス部３Ｅのパラメータ設定を行い、ステップＳ１３において、ＤＲＡＭアクセス部３ＥからＤＲＡＭ９へのアクセスを正しく行うためのＤＲＡＭ９のＩ／Ｆ信号の遅延調整を行う。
【００５２】
ステップＳ１３が完了すると、コントローラ部３は、撮像装置としての記録動作や再生動作が可能になる（ステップＳ１４）。この場合、ステップＳ６〜ステップＳ９の動作フローと比べて、ステップＳ７とステップＳ９の動作が不要になる。この結果、ＤＲＡＭ９にプログラムが記憶されているため、ＤＲＡＭ９へのアクセスが可能となった段階で、以降のプログラムはＤＲＡＭ９から読み出せばよく、フラッシュメモリ８からプログラムやデータを読み出して、ＤＲＡＭ９に格納する動作を行わなくてもよい。
【００５３】
この後の動作フローは、ステップＳ１５、Ｓ１６となる。
【００５４】
ステップＳ１０において、コントローラ部３が、電源をＯＦＦすることが必要であると判断した場合は、「Ｙ」のフローに進み、ステップＳ１７において、電源制御部１０のレジスタ１０Ａに記録されている起動回数の起動情報を消去する。この後、ステップＳ１８において、ＤＲＡＭ９のＩ／Ｆ用電源をＯＦＦした後、ステップＳ１９において、コントローラ部３の電源をＯＦＦする。この結果、撮像装置の電源が全てＯＦＦになる。
【００５５】
以上のように本技術によれば、電子機器は、プログラムが格納された不揮発性メモリと、不揮発性メモリから読み出したプログラムが格納される揮発性メモリと、不揮発性メモリおよび揮発性メモリの動作を制御するコントローラ部と、コントローラ部および不揮発性メモリへの電力を制御する電源制御部とを備えている。コントローラ部は、他の電源ラインから分離され、電源制御部から揮発性メモリのインターフェース信号用の電源が供給される電源部と、電源部から電圧が供給され、電源制御部からの信号により揮発性メモリに供給される信号の出力論理を固定する信号固定部とを有する構成としたものである。
【００５６】
これにより、電源制御部からの電力が、揮発性メモリに供給されるとともに、揮発性メモリのＩ／Ｆ信号用の電源部にも供給されるように構成し、揮発性メモリの電源回路と、揮発性メモリのＩ／Ｆ信号用の電源回路とを共用している。これにより、揮発性メモリの動作周波数が高くなってきた場合に、揮発性メモリへの入力信号のインピーダンスを下げ、入力信号の波形を改善することができる。また、コントローラ部は、電源制御部からの信号により信号固定部を制御して、揮発性メモリに供給される信号の出力論理を固定する制御を行う構成であり、これにより揮発性メモリとコントローラ部の間で発生する不要なリーク電流を軽減することができる。
【００５７】
（他の実施の形態）
上記の説明においては、光学系とイメージセンサが別々に設けられた撮像装置の例を説明したが、光学系とＣＭＯＳイメージセンサと一部の画像処理回路部とを一体にしたスマートフォン等のカメラモジュールにも、本技術は適用可能である。
【００５８】
以上のように、本技術における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【００５９】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００６０】
また、上述の実施の形態は、本技術における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【００６１】
以上のように本技術は、デジタルカメラやスマートフォンのカメラモジュールのような撮像装置等に適用可能である。
【符号の説明】
【００６２】
１    光学系
１Ａ    ズームレンズ
１Ｂ    メカニカルシャッター
１Ｃ    フォーカスレンズ
１Ｄ    ズームモータ
１Ｅ    フォーカスモータ
２    イメージセンサ
３    コントローラ部
３Ａ    論理ゲート
３Ｂ    論理ゲート
３Ｃ    論理ゲート
３Ｄ    電源部
３Ｅ    ＤＲＡＭアクセス部
４    カードスロット
５    通信部
６    操作部
７    レリーズ釦
８    フラッシュメモリ
９    ＤＲＡＭ
１０    電源制御部
１０Ａ    レジスタ
１０Ｂ    自動電源制御部
１１    電源
１２    電源スイッチ
２１    タイミングジェネレータ
４１    メモリーカード
【図１】
2014209324.tif 000003
【図２】
2014209324.tif 000004
【図３】
2014209324.tif 000005
【図４】
2014209324.tif 000006