(57)【要約】      （修正有）【課題】イオンの照射に起因する問題を解決した、良好な特性が得られる半導体基板を提供する。【解決手段】単結晶半導体基板１００の表面から所定の深さに損傷領域を形成し、表面をプラズマ処理し、プラズマ処理された基板の表に、絶縁層を形成する。絶縁層を介して、単結晶半導体基板を、絶縁表面を有する基板に貼り合わせ、損傷領域で分離して、絶縁表面を有する基板上に単結晶半導体層１０４を形成する。これにより、単結晶半導体層と絶縁層との界面における欠陥を低減した。【選択図】図１
2014209631.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板上に保護層を形成し、
前記保護層を介して、前記単結晶半導体基板にイオンを照射して損傷領域を形成し、
前記保護層を除去し、
前記単結晶半導体基板の表面をプラズマ処理し、
前記単結晶半導体基板上に第１の絶縁層を形成し、
絶縁表面を有する基板上に第２の絶縁層を形成し、
前記第１の絶縁層及び前記第２の絶縁層を介して、前記単結晶半導体基板と前記絶縁表面を有する基板とを貼り合わせ、
加熱処理を行い、前記単結晶半導体基板を前記損傷領域で分離し、前記絶縁表面を有する基板上に単結晶半導体層を形成し、
前記イオンは、Ｈ＋、Ｈ２＋、Ｈ３＋を有し、Ｈ３＋は、Ｈ＋及びＨ２＋よりも多く含まれており、
前記プラズマ処理は、高周波を用い、希ガス混合雰囲気下で行い、
前記第１の絶縁層及び前記第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成された酸化シリコンを有することを特徴とする半導体基板の作製方法。
【請求項２】
請求項１において、
前記単結晶半導体基板と前記絶縁表面を有する基板とを貼り合わせた後、加圧処理及び加熱処理を行うことを特徴とする半導体基板の作製方法。
【請求項３】
請求項１または２において、
前記単結晶半導体層の表面を化学的機械的研磨により平坦化し、加熱処理及びレーザ照射を行うことを特徴とする半導体基板の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記プラズマ処理を、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下の電子密度、且つ０．２ｅＶ以上２．０ｅＶ以下の電子温度にて行うことを特徴とする半導体基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板及び半導体基板の作製方法、半導体装置、電子機器に関する。
【背景技術】
【０００２】
近年、単結晶シリコンのインゴットを薄くスライスして作製されるシリコンウエハーに
代わって、ＳＯＩ（シリコン・オン・インシュレーター）基板を用いた集積回路の開発が
進められている。ＳＯＩ基板は、絶縁表面に薄い単結晶シリコン層を設けた構造を有して
おり、これを用いることにより、トランジスタのドレインと基板間における寄生容量を低
減し、半導体集積回路の性能を向上させることができる。
【０００３】
ＳＯＩ基板の製造方法は様々であるが、形成される単結晶半導体層の品質と生産性（ス
ループット）を両立させるものとして、スマートカット（登録商標）法と呼ばれる方式が
知られている。スマートカット法では、単結晶シリコン基板（ボンドウエハー）に水素イ
オンを導入した後、別の基板（ベースウエハー）と室温にて貼り合わせる。貼り合わせは
、ファンデルワールス力を利用した強固な接合を形成することにより行われる。その後、
５００℃程度の温度で熱処理されることで、水素イオンが導入された領域にて単結晶シリ
コン基板が分離し、別の基板上（ベースウエハー）には単結晶シリコン層が残存する。
【０００４】
このようなスマートカット法を用いて単結晶シリコン薄膜をガラス基板上に形成する技
術の一例として、本出願人によるものがある（例えば、特許文献１参照）。
【０００５】
特許文献１では、ガラス基板に絶縁性を有する被膜を形成することで、単結晶シリコン
層の汚染を防ぎ、高性能な半導体装置を提供することに成功している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６３３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一方で、スマートカット法を用いて単結晶シリコン薄膜をガラス基板上に形成する際の
問題点は、基板に起因する汚染の問題に限られない。一例としては、イオンの照射に伴う
ダメージに起因するものがある。しかしながら、スマートカット法がイオンの照射を前提
としている以上、イオンの照射に起因する問題を避けて通ることは出来ない。
【０００８】
上述の如き問題点に鑑み、本発明では、イオンの照射に起因する問題を解決した、良好
な特性が得られる半導体基板を提供することを課題とする。また、該半導体基板を用いた
半導体装置、電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明では、イオン照射の後、単結晶半導体層の表面にプラズマ処理を施す。これによ
り、単結晶半導体層表面の汚染物の除去し、また、緻密な表面を形成することができる。
つまり、単結晶半導体層と、後に形成される絶縁層との界面における欠陥を低減すること
ができる。
【００１０】
本発明の半導体基板の作製方法の一は、単結晶半導体基板の表面から所定の深さに損傷
領域（イオン注入層、イオンドーピング層ともいう）を形成し、単結晶半導体基板の表面
をプラズマ処理し、プラズマ処理された単結晶半導体基板の表面に、絶縁層を形成し、絶
縁層を介して、単結晶半導体基板と絶縁表面を有する基板を貼り合わせ、単結晶半導体基
板に対して加熱処理を施すことで、単結晶半導体基板を損傷領域で分離して、絶縁表面を
有する基板上に単結晶半導体層を形成することを特徴としている。
【００１１】
本発明の半導体基板の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに
損傷領域を形成し、単結晶半導体基板の表面をプラズマ処理し、絶縁表面を有する基板上
に絶縁層を形成し、絶縁層を介して、単結晶半導体基板と絶縁表面を有する基板を貼り合
わせ、単結晶半導体基板に対して加熱処理を施すことで、単結晶半導体基板を損傷領域で
分離して、絶縁表面を有する基板上に単結晶半導体層を形成することを特徴としている。
【００１２】
上記において、絶縁層は、有機シランガスを用いた化学気相成長法により形成されても
良い。また、損傷領域を形成する前に保護膜を形成し、損傷領域を形成した後に保護膜を
除去しても良い。
【００１３】
本発明の半導体基板の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに
損傷領域を形成し、単結晶半導体基板の表面をプラズマ処理し、プラズマ処理された単結
晶半導体基板の表面に、第１の絶縁層を形成し、第１の絶縁層に接して第２の絶縁層を形
成し、第２の絶縁層を介して、単結晶半導体基板及び第１の絶縁層と絶縁表面を有する基
板を貼り合わせ、単結晶半導体基板に対して加熱処理を施すことで、単結晶半導体基板を
損傷領域で分離して、絶縁表面を有する基板上に単結晶半導体層を形成することを特徴と
している。
【００１４】
本発明の半導体基板の作製方法の他の一は、単結晶半導体基板の表面から所定の深さに
損傷領域を形成し、単結晶半導体基板の表面をプラズマ処理し、プラズマ処理された単結
晶半導体基板の表面に、第１の絶縁層を形成し、絶縁表面を有する基板上に第２の絶縁層
を形成し、第２の絶縁層を介して、単結晶半導体基板及び第１の絶縁層と絶縁表面を有す
る基板を貼り合わせ、単結晶半導体基板に対して加熱処理を施すことで、単結晶半導体基
板を損傷領域で分離して、絶縁表面を有する基板上に単結晶半導体層を形成することを特
徴としている。
【００１５】
上記において、第１の絶縁層は、積層構造で形成されていても良い。また、第１の絶縁
層は、酸化窒化シリコン層と窒化酸化シリコン層の積層構造で形成され、酸化窒化シリコ
ン層は、単結晶半導体基板と接するように形成されていても良い。
【００１６】
また、第２の絶縁層は、有機シランガスを用いた化学気相成長法により形成されても良
い。また、損傷領域を形成する前に保護膜を形成し、損傷領域を形成した後に保護膜を除
去しても良い。
【００１７】
上記においてプラズマ処理を、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下の
電子密度、且つ０．２ｅＶ以上２．０ｅＶ以下の電子温度にて行うと好ましい。また、前
記プラズマ処理は、水素（Ｈ２）雰囲気下、酸素（Ｏ２）雰囲気下、又は酸素と水素の混
合雰囲気下にて行っても良い。
【００１８】
上記の作製方法を用いて、半導体基板を提供することができる。
【００１９】
また、上記の半導体基板を用いて、様々な半導体装置、電子機器を提供することができ
る。
【００２０】
なお、本発明において、半導体装置とは、液晶表示装置やエレクトロルミネッセンス表
示装置をはじめとする表示装置、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎ
ｔｉｆｉｃａｔｉｏｎ）タグ、ＲＦタグ、ＲＦチップ、無線プロセッサ、無線メモリ、Ｉ
Ｃ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＩＣラベル、電子タグ、電子チップ
等と呼ばれる無線タグ、中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉ
ｔ（ＣＰＵ））をはじめとするマイクロプロセッサ、集積回路、その他単結晶半導体基板
からの分離によって形成された単結晶半導体層を用いる半導体装置全般を言うものとする
。
【発明の効果】
【００２１】
本発明により、単結晶半導体層と絶縁層との界面における欠陥を低減した半導体基板を
提供することができる。また、当該半導体基板を用いた半導体装置、電子機器を提供する
ことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の半導体基板の作製工程を示す図である。
【図２】本発明の半導体基板の作製に用いる装置を示す図である。
【図３】本発明の半導体基板の作製工程を示す図である。
【図４】本発明の半導体基板の作製工程を示す図である。
【図５】本発明の半導体基板の作製工程を示す図である。
【図６】本発明の半導体装置の作製工程を示す図である。
【図７】本発明の半導体装置の作製工程を示す図である。
【図８】本発明の半導体装置の作製工程を示す図である。
【図９】本発明の半導体装置の平面図及び断面図である。
【図１０】本発明の半導体装置の平面図及び断面図である。
【図１１】本発明の半導体装置の構成を示す図である。
【図１２】本発明の半導体装置の構成を示す図である。
【図１３】本発明の半導体装置を用いた電子機器を示す図である。
【図１４】本発明の半導体装置の用途を示す図である。
【図１５】本発明の半導体装置の作製工程を示す図である。
【図１６】本発明の半導体装置の作製工程を示す図である。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００２４】
（実施の形態１）
本実施の形態では、本発明の半導体基板の製造方法の一例について、図１乃至３を参照
して説明する。
【００２５】
はじめに、単結晶半導体基板１００を用意する。そして、単結晶半導体基板１００の表
面にイオンを照射して、表面から所定の深さにイオンを導入し、損傷領域１０２（イオン
注入層、イオンドーピング層とも呼ぶ）及び単結晶半導体層１０４を形成する（図１（Ａ
）参照）。損傷領域１０２の形成方法としては、半導体層への不純物元素の添加に用いら
れる方法（イオンドーピング法）や、イオン化したガスを質量分離して選択的に半導体層
に照射する方法（イオン注入法）等が挙げられる。イオンの照射は、形成される単結晶半
導体層１０４の厚さを考慮して行えば良い。該単結晶半導体層１０４の厚さは５ｎｍ乃至
５００ｎｍ程度とすればよく、１０ｎｍ乃至２００ｎｍの厚さとするとより好ましい。イ
オンを照射する際の加速電圧は上記の厚さを考慮して決定することができる。
【００２６】
単結晶半導体基板１００は、単結晶半導体材料からなる基板であれば特に限られないが
、一例として、単結晶シリコン基板を用いることができる。その他、単結晶ゲルマニウム
基板を用いても良いし、ガリウムヒ素、インジウムリンなどの化合物半導体による基板な
どを適用することもできる。
【００２７】
照射するイオンとしては、フッ素に代表されるハロゲンや、水素、ヘリウム等のイオン
が挙げられる。ハロゲンのイオンとしてフッ素イオンを照射する場合には、原料ガスとし
てＢＦ３を用いれば良い。たとえば、単結晶半導体基板１００として単結晶シリコン基板
を用いて、該単結晶シリコン基板にフッ素イオンのようなハロゲンイオンを照射した場合
には、損傷領域１０２には微小な空洞が形成される。これは、導入されたハロゲンイオン
がシリコン結晶格子内のシリコン原子を追い出すためである。このようにして形成された
微小な空洞の体積を変化させることにより、単結晶シリコン基板を分離させることができ
る。具体的には、低温の熱処理によって微小な空洞の体積変化を誘起する。なお、フッ素
イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い
。
【００２８】
また、同一の原子から成り、質量数の異なる複数のイオンを照射してもよい。例えば、
水素イオンを照射する場合には、Ｈ＋、Ｈ２＋、Ｈ３＋イオンを含ませると共に、Ｈ３＋
イオンの割合を高めておくと良い。Ｈ３＋イオンの割合を高めることで照射効率を高める
ことができるため、照射時間を短縮することができる。
【００２９】
次に、単結晶半導体層１０４の表面にプラズマ処理を行う（図１（Ｂ）参照）。具体的
には、水素（Ｈ２）雰囲気下、酸素（Ｏ２）雰囲気下、又は酸素と水素の混合雰囲気下に
てプラズマ処理を行い、単結晶半導体層１０４の表面を改質する。水素雰囲気下にてプラ
ズマ処理を行うことにより、表面をエッチングし、汚染物を除去することができる。また
、単結晶半導体層１０４の表面の一部を除去し、内部の緻密な膜を表出させることができ
る。また、水素により単結晶半導体層中のダングリングボンドを終端することができる。
酸素雰囲気下にてプラズマ処理を行うことにより、表面に緻密な酸化膜を形成することが
できる。すなわち、これらの雰囲気下においてプラズマ処理を行うことにより、単結晶半
導体層１０４と後に形成される接合層との界面を清浄に保ち、欠陥を低減することができ
る。なお、上記の雰囲気に希ガス元素を加えても、同様の効果を得ることができる。
【００３０】
ここで、単結晶半導体層１０４の表面にプラズマ処理を行わない場合について考えてみ
る。単結晶半導体層１０４の表面にプラズマ処理を行わない場合には、単結晶半導体層１
０４と接合層との界面に欠陥が存在することになり、界面準位密度が増加し、固定電荷が
生じる。このような単結晶半導体層１０４を用いて形成された半導体素子（例えばトラン
ジスタ）では、単結晶半導体本来の特性が得られない。具体的には、しきい値電圧の変動
や移動度の低下、Ｓ値（Ｉｄ‐Ｖｇ曲線において、Ｉｄを一桁増加させるために必要なＶ
ｇ）の増大といった様々な問題が発生してしまう。単結晶半導体層１０４に対するプラズ
マ処理は、これらの問題の解決に極めて有効である。本発明により、諸問題の根源である
界面の欠陥を低減することができる。
【００３１】
なお、界面の欠陥を低減する方法としては、熱酸化法による酸化膜の形成という方法も
ある。しかしながら、熱酸化に必要な高温条件はスマートカット法には適用できない。ス
マートカット法は、加熱処理により単結晶半導体層の分離を行うものであるが、該加熱の
温度条件は４００℃以上６００℃以下程度と比較的低温である。一方、熱酸化に必要な温
度条件は８００℃以上であり、スマートカット法においてこのような高温プロセスを採用
した場合には、単結晶半導体層１０４の分離が進行してしまうのである。以上のような理
由から、スマートカット法における界面の欠陥低減にはプラズマ処理が好適であることが
分かる。
【００３２】
なお、上記のプラズマ処理としては、高周波（マイクロ波等）を用いて高密度（好まし
くは１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下）且つ低電子温度（０．２ｅＶ
以上２．０ｅＶ以下（より好ましくは０．５ｅＶ以上１．５ｅＶ以下））の条件下で行う
プラズマ処理（以下「高密度プラズマ処理」という）が好ましい。低電子温度が特徴であ
る高密度プラズマ処理は、活性種の運動エネルギーが低いため、通常のプラズマ処理に比
べてプラズマによるダメージが少ない。このため、通常のプラズマ処理に比べて、一層良
質な界面を形成することができる。なお、高密度プラズマ処理においては、水素と希ガス
（ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノ
ン（Ｘｅ）等）の混合雰囲気、又は酸素と水素と希ガスの混合雰囲気とすることが好まし
い。
【００３３】
なお、本実施の形態においては、プラズマ処理として、水素又は酸素を少なくとも有す
る雰囲気にて行うものを一例として挙げたが、本発明はこれに限られない。例えば、酸化
窒素（ＮＯｘ）、アンモニア（ＮＨ３）、窒素（Ｎ２）等を含む雰囲気下、若しくはこれ
らと水素、酸素、希ガス等の混合雰囲気下にて行っても良い。
【００３４】
図２に、プラズマ処理を行うための装置の構成例を示す。図２のプラズマ処理装置は、
プラズマ処理を行う単結晶半導体基板１００を配置するための支持台２００、ガスを導入
するためのガス供給部２０２、ガスを排気するために真空ポンプに接続する排気口２０４
、アンテナ２０６、誘電体板２０８、プラズマ発生用のマイクロ波を供給するマイクロ波
供給部２１０を有している。また、支持台２００に温度制御部２１２を設けることによっ
て、単結晶半導体基板１００の温度を制御することが可能である。
【００３５】
次に、プラズマ処理の手順を説明する。まず、プラズマ処理装置の処理室内を真空にし
て、ガス供給部２０２から水素又は酸素を含むプラズマ処理用ガスを導入する。なお、用
いるガスはこれに限られない。単結晶半導体基板１００の温度は室温程度にするか、若し
くは温度制御部２１２により１００℃以上４００℃以下の範囲で加熱する。単結晶半導体
基板１００と誘電体板２０８との間隔（以下「電極間隔」ともいう）は、１０ｍｍ以上８
０ｍｍ以下（好ましくは２０ｍｍ以上６０ｍｍ以下）程度である。
【００３６】
次に、マイクロ波供給部２１０から、アンテナ２０６にマイクロ波（例えば、周波数２
．４５ＧＨｚ）を供給する。誘電体板２０８を通じてマイクロ波が処理室内に導入される
ことで、プラズマ２１４が生成される。このように、マイクロ波を用いてプラズマの励起
を行うと、低電子温度且つ高電子密度のプラズマを生成することができる。なお、本実施
の形態においては、マイクロ波を用いて高密度プラズマ処理を行う場合について説明した
が、本発明はこれに限られるものではない。
【００３７】
次に、プラズマ処理を施した単結晶半導体層１０４上に、接合層１０６を形成する（図
１（Ｃ）参照）。接合層１０６は、酸化シリコン膜を、有機シランガスを用い化学気相成
長法（ＣＶＤ法）により形成すると良い。その他に、シランガスを用いて化学気相成長法
により作製される酸化シリコン膜を適用することもできる。化学気相成長法を用いる場合
には、損傷領域１０２から脱ガスが起こらない温度条件で成膜する必要がある。なお、単
結晶半導体基板１００から単結晶半導体層１０４を分離する熱処理には、成膜温度よりも
高い温度が適用される。また、接合層１０６は絶縁性材料より形成されるため、絶縁層と
呼ぶこともできる。
【００３８】
また、接合層１０６としては、ＳｉＨ４とＮＯ２を原料ガスとして用いて、ＬＰＣＶＤ
法により酸化窒化シリコン膜を形成してもよい。これにより、３００℃以上４００℃以下
の低温条件においても、良質な接合層１０６を形成することができる。例えば、ＳｉＨ４
の流量が４０ｓｃｃｍ、ＮＯ２の流量が４００ｓｃｃｍ、圧力が２６６．６Ｐａ、温度が
３５０℃の条件において良好な接合層を形成することができた。
【００３９】
接合層１０６は平滑に形成され、親水性表面を有する。この接合層１０６としては酸化
シリコン膜が適している。特に有機シランガスを用いて化学気相成長法により作製される
酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：Ｓｉ（Ｏ
Ｃ２Ｈ５）４）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラ
シロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキ
サメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、ト
リスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用
いることができる。
【００４０】
上記接合層１０６は、５ｎｍ乃至５００ｎｍ程度の厚さで設けられる。この程度の厚さ
とすることにより、被成膜表面を平滑化すると共に、当該膜の成長表面の平滑性を確保す
ることが可能である。また、接合する基板との歪みを緩和することができる。なお、後の
絶縁表面を有する基板１１０にも同様の接合層を設けておくことができる。このように、
接合を形成する面の一方又は双方を、有機シランを原材料として成膜した酸化シリコン膜
とすることで、接合を非常に強固なものとすることができる。
【００４１】
なお、単結晶半導体層１０４と接合層１０６の間に窒素含有絶縁層を設ける構成として
もよい。窒素含有絶縁層は窒化シリコン、窒化酸化シリコン若しくは酸化窒化シリコンか
ら選ばれた一又は複数の材料を用いて形成することができる。なお、窒素含有絶縁層は単
層構造でも良いし積層構造でも良い。例えば、単結晶半導体層１０４側から酸化窒化シリ
コン膜、窒化酸化シリコン膜を積層して窒素含有絶縁層とすることができる。窒素含有絶
縁層は、アルカリ金属、アルカリ土類金属のような可動イオンや水分等の不純物が単結晶
半導体層１０４に侵入することを防ぐために設けられる。なお、不純物の侵入を防ぐこと
ができるのであれば、窒素含有絶縁層以外の絶縁層を設けても良い。
【００４２】
なお、ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が
多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以
上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０
原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成におい
て、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％
以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水
素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラ
ザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒ
ｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素
の含有比率は、その合計が１００原子％を超えない値をとる。
【００４３】
次に、絶縁表面を有する基板１１０と、接合層１０６とを密接させる（図１（Ｄ）参照
）。絶縁表面を有する基板１１０と接合層１０６とを密接させて圧力をかけることで、強
固な接合を形成することが可能である。なお、接合層１０６を介して絶縁表面を有する基
板１１０と単結晶半導体基板１００を貼り合わせた後には、加熱処理を行うことが好まし
い。加圧処理及び加熱処理を行うことで接合強度を向上させることができる。
【００４４】
良好な接合を形成するために、接合が形成される表面を活性化しておいても良い。例え
ば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しく
はイオンビームを利用する場合には、アルゴン等の不活性ガス原子ビーム若しくは不活性
ガスイオンビームを用いることができる。その他に、プラズマ処理若しくはラジカル処理
を行う。このような表面処理により、２００℃乃至４００℃程度の低温で異種材料間の接
合を形成することができる。
【００４５】
なお、絶縁表面を有する基板１１０としては、アルミノシリケートガラス、アルミノホ
ウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基
板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。好ましくはガ
ラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代
（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる
大面積のマザーガラス基板を用いることもできる。大面積のマザーガラス基板を絶縁表面
を有する基板１１０として用いることで、半導体基板の大面積化が実現できる。なお、絶
縁表面を有する基板１１０は上記の基板に限定されるものではない。例えば、耐熱温度が
許せば樹脂材料からなる基板を用いることも可能である。
【００４６】
次に、加熱処理を行い、損傷領域１０２を分離面として単結晶半導体層１０４を単結晶
半導体基板１００から分離する（図１（Ｅ）参照）。例えば、４００℃乃至６００℃の熱
処理を行うことにより、損傷領域１０２に形成された微小な空洞の体積変化を誘起して分
離させることができる。接合層１０６は絶縁表面を有する基板１１０と接合しているので
、絶縁表面を有する基板１１０上には単結晶半導体基板１００と同じ結晶性の単結晶半導
体層１０４が残存することとなる。
【００４７】
絶縁表面を有する基板１１０としてガラス基板を用いる場合には、ガラス基板の歪み点
近傍、具体的には歪み点±５０℃で加熱を行えば良い。より具体的には、５８０℃以上６
８０℃以下で行えばよい。なお、ガラス基板は加熱によって収縮するという性質を有する
。このため、あらかじめガラス基板を歪み点近傍、具体的には歪み点±５０℃程度（若し
くはそれ以上）で加熱しておくと、その後の加熱処理における収縮を抑制することができ
る。これにより、熱膨張率の異なる単結晶半導体層を接合したガラス基板に加熱処理を行
う場合であっても、ガラス基板からの単結晶半導体層の剥離を防ぐことができる。また、
ガラス基板及び単結晶半導体層の反りなどの変形を防止することもできる。
【００４８】
なお、ガラス基板を用いる場合には、加熱終了時の急速な冷却を避けることが好ましい
。具体的には２℃／分以下、好ましくは０．５℃／分以下、より好ましくは０．３℃／分
以下の速度で、歪み点以下の温度まで冷却するとよい。降温速度を小さくすることにより
、ガラス基板が縮む際に生じる局所的な応力を緩和することができる。該加熱処理は大気
圧下で行っても良いし、減圧下で行っても良い。雰囲気も窒素雰囲気、酸素雰囲気など、
適宜設定することができる。なお、該加熱処理は、加熱後に収縮する性質を有する基板を
用いる場合であればガラス基板に限らず適用することができる。
【００４９】
なお、接合の工程に係る加熱処理と、分離の工程に係る加熱処理とを同時に行うことも
できる。この場合、１度の加熱処理で二つの工程を行うことができるため、工程数を低減
し、低コストに半導体基板を作製することができる。
【００５０】
上記の工程によって得られた単結晶半導体層１０４については、その表面を平坦化する
ため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）を行うことが好ましい。単結晶半導体層１０４の平坦性を向上することによ
り、後に形成する半導体素子のばらつきを抑えることができる。なお、所望の特性が得ら
れるようであれば、ＣＭＰ工程は省略してもかまわない。
【００５１】
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層１０４の特性
を向上させても良い。なお、加熱処理時の温度は、絶縁表面を有する基板１１０の耐熱温
度を目安とすることができる。絶縁表面を有する基板１１０としてガラス基板を用いる場
合には、ガラス基板の歪み点を目安とすればよい。具体的には、歪み点±５０℃（５８０
℃以上６８０℃以下）程度の温度にて加熱処理を行えばよい。
【００５２】
レーザー光の照射には、例えば、連続発振のレーザー（ＣＷレーザー）や、擬似的なＣ
Ｗレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レー
ザー）等を用いることができる。具体的には、連続発振のレーザーとして、Ａｒレーザー
、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー
、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレ
キサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等を
用いることができる。また擬似的なＣＷレーザーとして、Ａｒレーザー、Ｋｒレーザー、
エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザ
ー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、ア
レキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レ
ーザーのようなパルス発振レーザーを用いることができる。このようなパルス発振レーザ
ーは、発振周波数を増加させると、連続発振レーザーと同等に扱うことができる。
【００５３】
次に、絶縁表面を有する基板１１０側に接合層１０６を設ける場合について、図３を用
いて説明する。なお、図１（Ｂ）に示すプラズマ処理の工程までは同様であるため、詳細
については省略する。
【００５４】
単結晶半導体層１０４にプラズマ処理を施した後に（図３（Ａ）参照）、バリア層３０
０及び接合層１０６が形成された絶縁表面を有する基板１１０と、単結晶半導体基板１０
０とを密着させる（図３（Ｂ）参照）。具体的には、接合層１０６とプラズマ処理を施し
た単結晶半導体層１０４とを密着させ、接合させる。なお、バリア層３００は、単結晶半
導体層１０４へのアルカリ金属やアルカリ土類金属のような不純物の侵入を防ぐために設
けている。絶縁表面を有する基板１１０から単結晶半導体層１０４への不純物の侵入が問
題とならない場合には、バリア層３００を設けない構成としても良い。
【００５５】
バリア層３００は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコ
ン等から選択された一又は複数の材料を用いて形成することができる。バリア層３００は
単層構造でも良いし積層構造でも良い。なお、不純物の侵入を防ぐことができるのであれ
ば、上記材料を用いて形成することに限られない。バリア層３００は絶縁性材料より形成
されるため、絶縁層と呼ぶこともできる。
【００５６】
その後、単結晶半導体基板１００を分離する（図３（Ｃ）参照）。単結晶半導体基板１
００を分離する際の熱処理は、図１（Ｅ）の場合と同様にして行うことができるため、詳
細については省略する。このようにして、図３（Ｃ）に示す半導体基板を得ることができ
る。
【００５７】
図３（Ｃ）に示す半導体基板に対しても、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅ
ｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。単結晶半導体
層１０４の平坦性を向上することにより、後に形成する半導体素子のばらつきを抑えるこ
とができる。なお、所望の特性が得られるようであれば、ＣＭＰ工程は省略してもかまわ
ない。
【００５８】
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層１０４の特性
を向上させても良い。加熱処理時の温度や用いることができるレーザーについては、上記
を参照できるため、ここでは省略する。
【００５９】
以上により、単結晶半導体層１０４と接合層１０６の界面における欠陥を低減した半導
体基板を提供することができる。これにより、後に形成される半導体素子の特性を大きく
向上させた半導体装置を提供することができる。
【００６０】
（実施の形態２）
本実施の形態では、本発明の半導体基板の製造方法の別の一例について、図４及び５を
参照して説明する。なお、本実施の形態においては、実施の形態１にて示した欠陥の修復
に加えて、イオン照射時における単結晶半導体層のダメージを低減することが可能な半導
体基板の製造方法について説明する。
【００６１】
はじめに、単結晶半導体基板４００上に保護層４５０を形成する（図４（Ａ）参照）。
単結晶半導体基板４００は、単結晶半導体材料からなる基板であれば特に限られないが、
一例として、単結晶シリコン基板を用いることができる。その他、単結晶ゲルマニウム基
板を用いても良いし、ガリウムヒ素、インジウムリンなどの化合物半導体による基板など
を適用することもできる。
【００６２】
保護層４５０は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン
等から選択された一又は複数の材料を用いて形成することができる。保護層４５０は単層
構造でも良いし積層構造でも良い。保護層４５０の形成方法としては、化学気相成長法（
ＣＶＤ法）やスパッタ法、熱酸化法、熱窒化法等が挙げられるが、特にこれに限られるも
のではない。厚さは５０ｎｍ乃至２００ｎｍ程度とすることが好ましい。なお、保護層４
５０は絶縁性材料より形成されるため、絶縁層と呼ぶこともできる。保護層４５０を設け
ることにより、イオン照射による単結晶半導体基板４００の表面（後の単結晶半導体層の
表面）の荒れを防ぐことができる。
【００６３】
次に、保護層４５０を介して、単結晶半導体基板４００の表面にイオンを照射して、表
面から所定の深さにイオンを導入し、損傷領域４０２及び単結晶半導体層４０４を形成す
る（図４（Ｂ）参照）。損傷領域４０２及び単結晶半導体層４０４の作製方法の詳細につ
いては実施の形態１を参照できるため、ここでは省略する。
【００６４】
損傷領域４０２を形成した後に、保護層４５０を除去し、単結晶半導体層４０４の表面
にプラズマ処理を行う（図４（Ｃ）参照）。具体的には、水素（Ｈ２）雰囲気下、又は酸
素（Ｏ２）と水素の混合雰囲気下にてプラズマ処理を行い、単結晶半導体層４０４の表面
を改質する。これにより、単結晶半導体層４０４表面の汚染物を除去し、また、緻密な表
面を形成することができるため、単結晶半導体層４０４と後に形成される接合層との界面
における欠陥を低減することができる。なお、本実施の形態においては、保護層４５０に
より、イオン照射時の単結晶半導体層４０４表面のダメージは軽減されている。しかしな
がら、一定の欠陥は依然として存在する。このため、保護層４５０を除去して単結晶半導
体層４０４にプラズマ処理を行うことにより、欠陥をより一層低減することができる。
【００６５】
また、保護層４５０自体もイオン照射によりダメージを受けている。このため、本実施
の形態においては保護層４５０を残存させずに除去することで、劣化した保護層を用いな
い半導体基板を作製する。劣化した保護層を除去することにより、より一層の特性向上を
実現できる。
【００６６】
なお、プラズマ処理の詳細については、実施の形態１を参照できるため、ここでは省略
する。
【００６７】
次に、プラズマ処理を施した単結晶半導体層４０４上に、接合層４０６を形成する（図
５（Ａ）参照）。接合層４０６は、酸化シリコン膜を、有機シランガスを用い化学気相成
長法（ＣＶＤ法）により形成すると良い。その他に、シランガスを用いて化学気相成長法
により作製される酸化シリコン膜を適用することもできる。化学気相成長法を用いる場合
には、損傷領域４０２から脱ガスが起こらない温度条件で成膜する必要がある。なお、単
結晶半導体基板４００から単結晶半導体層４０４を分離する熱処理には、成膜温度よりも
高い温度が適用される。また、接合層４０６は絶縁性材料より形成されるため、絶縁層と
呼ぶこともできる。
【００６８】
接合層４０６の作製方法等の詳細については、実施の形態１を参照することができるた
め、ここでは省略する。
【００６９】
なお、単結晶半導体層４０４と接合層４０６の間に窒素含有絶縁層を設ける構成として
もよい。窒素含有絶縁層は窒化シリコン、窒化酸化シリコン若しくは酸化窒化シリコンか
ら選ばれた一又は複数の材料を用いて形成することができる。なお、窒素含有絶縁層は単
層構造でも良いし積層構造でも良い。例えば、単結晶半導体層４０４側から酸化窒化シリ
コン膜、窒化酸化シリコン膜を積層することができる。窒素含有絶縁層は、アルカリ金属
、アルカリ土類金属のような可動イオンや水分等の不純物が単結晶半導体層４０４に侵入
することを防ぐために設けられる。なお、不純物の侵入を防ぐことができるのであれば、
窒素含有絶縁層以外の絶縁層を設けても良い。
【００７０】
次に、絶縁表面を有する基板４１０と、接合層４０６とを密接させる（図５（Ｂ）参照
）。絶縁表面を有する基板４１０と接合層４０６とを密接させて圧力をかけることで、強
固な接合を形成することが可能である。なお、接合層４０６を介して絶縁表面を有する基
板４１０と単結晶半導体基板４００を貼り合わせた後には、加熱処理を行うことが好まし
い。加圧処理及び加熱処理を行うことで接合強度を向上させることができる。
【００７１】
良好な接合を形成するために、接合が形成される表面を活性化しておいても良い。例え
ば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しく
はイオンビームを利用する場合には、アルゴン等の不活性ガス原子ビーム若しくは不活性
ガスイオンビームを用いることができる。その他に、プラズマ処理若しくはラジカル処理
を行う。このような表面処理により、２００℃乃至４００℃程度の低温で異種材料間の接
合を形成することができる。
【００７２】
なお、絶縁表面を有する基板４１０としては、アルミノシリケートガラス、アルミノホ
ウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基
板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。好ましくはガ
ラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代
（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる
大面積のマザーガラス基板を用いることもできる。大面積のマザーガラス基板を絶縁表面
を有する基板４１０として用いることで、半導体基板の大面積化が実現できる。なお、絶
縁表面を有する基板４１０は上記の基板に限定されるものではない。例えば、耐熱温度が
許せば樹脂材料からなる基板を用いることも可能である。
【００７３】
次に、加熱処理を行い、損傷領域４０２を分離面として単結晶半導体層４０４を単結晶
半導体基板４００から分離する（図５（Ｃ）参照）。例えば、４００℃乃至６００℃の熱
処理を行うことにより、損傷領域４０２に形成された微小な空洞の体積変化を誘起して分
離させることができる。接合層４０６は絶縁表面を有する基板４１０と接合しているので
、絶縁表面を有する基板４１０上には単結晶半導体基板４００と同じ結晶性の単結晶半導
体層４０４が残存することとなる。
【００７４】
分離における加熱処理の詳細については、実施の形態１を参照することができる。なお
、接合の工程に係る加熱処理と、分離の工程に係る加熱処理とを同時に行うこともできる
。この場合、１度の加熱処理で二つの工程を行うことができるため、工程数を低減し、低
コストに半導体基板を作製することができる。
【００７５】
上記の工程によって得られた単結晶半導体層４０４については、その表面を平坦化する
ため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎ
ｇ：ＣＭＰ）を行うことが好ましい。単結晶半導体層４０４の平坦性を向上することによ
り、後に形成する半導体素子のばらつきを抑えることができる。なお、所望の特性が得ら
れるようであれば、ＣＭＰ工程は省略してもかまわない。
【００７６】
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層４０４の特性
を向上させても良い。なお、加熱処理時の温度や、用いるレーザーに関しては、実施の形
態１を参照することができる。
【００７７】
本実施の形態においても、実施の形態１と同様に、絶縁表面を有する基板４１０側に接
合層４０６を設けて半導体基板を作製することができる。この場合、図４（Ｃ）に示すプ
ラズマ処理の工程まで行った後、図３の工程を行えば良い。
【００７８】
以上により、単結晶半導体層４０４と接合層４０６の界面における欠陥を低減した半導
体基板を提供することができる。これにより、後に形成される半導体素子の特性を大きく
向上させた半導体装置を提供することができる。なお、本実施の形態においては、保護層
４５０を設けることにより、イオン照射の際の単結晶半導体層４０４へのダメージを低減
している。これにより、欠陥を低減することができるため、半導体素子の特性をより一層
高めることができる。また、イオン照射の後に保護層４５０を除去するため、劣化した保
護層４５０が残存せず、特性のきわめて良好な半導体基板を提供することができる。
【００７９】
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
【００８０】
（実施の形態３）
本実施の形態では、本発明の半導体装置の製造方法の一例について、図６乃至９を参照
して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を
挙げて説明するが、本発明の半導体装置は液晶表示装置に限られるものではない。
【００８１】
はじめに、実施の形態１や実施の形態２などに示した方法を用いて、絶縁表面を有する
基板上に単結晶半導体層を形成する（図６（Ａ）参照）。ここでは、絶縁表面を有する基
板６００の上にバリア層６０２、接合層６０４、単結晶半導体層６０６を順に設けた構成
を用いて説明するが、本発明はこれに限られるのもではない。次に、単結晶半導体層６０
６及び接合層６０４を所望の形状にパターニングして、島状の単結晶半導体層を形成する
。
【００８２】
なお、パターニングの際のエッチング加工としては、プラズマエッチング（ドライエッ
チング）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するには
プラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、
ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜
加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可
能であり、基板の全面にマスク層を形成する必要はない。
【００８３】
単結晶半導体層６０６及び接合層６０４をパターニングした後には、しきい値電圧を制
御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例え
ば、ｐ型不純物として、硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃
度で添加することができる。
【００８４】
絶縁表面を有する基板６００上には、バリア層６０２として窒化シリコン層と酸化シリ
コン層が積層構造で形成されている。バリア層６０２を設けることで、単結晶半導体層６
０６の可動イオンによる汚染を防止できる。なお、窒化シリコン層に換えて、窒化酸化シ
リコン層、窒化アルミニウム層、窒化酸化アルミニウム層を適用しても良い。
【００８５】
次に、島状の単結晶半導体層を覆うゲート絶縁層６０８を形成する（図６（Ｂ）参照）
。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれ
ぞれ単結晶半導体層６１０、単結晶半導体層６１２、単結晶半導体層６１４と呼ぶことに
する。ゲート絶縁層６０８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０
ｎｍ以上１５０ｎｍ以下程度として珪素を含む絶縁膜で形成する。具体的には、窒化シリ
コン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材
料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層６０８は単層構造であ
っても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に
、膜厚１ｎｍ以上１００ｎｍ以下程度、好ましくは１ｎｍ以上１０ｎｍ以下程度、より好
ましくは２ｎｍ以上５ｎｍ以下程度の薄い酸化シリコン膜を形成してもよい。なお、低い
温度でリーク電流の少ないゲート絶縁膜を形成するために、アルゴンなどの希ガス元素を
反応ガスに含ませても良い。
【００８６】
次に、ゲート絶縁層６０８上にゲート電極層として用いる第１の導電膜と第２の導電膜
とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の
導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜及
び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することが
できる。第１の導電膜及び第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チ
タン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ
）、ネオジム（Ｎｄ）から選ばれた元素、又は前記の元素を主成分とする合金材料もしく
は化合物材料等を用いて形成すればよい。また、第１の導電膜及び第２の導電膜としてリ
ン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄ
Ｃｕ合金などを用いてもよい。なお、本実施の形態においては２層構造を用いて説明して
いるが、本発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造で
あっても良い。
【００８７】
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク６１６ａ、マスク６
１６ｂ、マスク６１６ｃ、マスク６１６ｄ、及びマスク６１６ｅを形成する。そして、前
記のマスクを用いて第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート
電極層６１８ａ、第１のゲート電極層６１８ｂ、第１のゲート電極層６１８ｃ、第１のゲ
ート電極層６１８ｄ、第１の導電層６１８ｅ、導電層６２０ａ、導電層６２０ｂ、導電層
６２０ｃ、導電層６２０ｄ、及び導電層６２０ｅを形成する（図６（Ｃ）参照）。
【００８８】
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合
型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力
量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することによ
り、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形
状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとして
は、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ
４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス、又はＯ２を適宜用いることが
できる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第
２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用
いて第１の導電膜をエッチングする。
【００８９】
次に、マスク６１６ａ、マスク６１６ｂ、マスク６１６ｃ、マスク６１６ｄ、及びマス
ク６１６ｅを用いて、導電層６２０ａ、導電層６２０ｂ、導電層６２０ｃ、導電層６２０
ｄ、及び導電層６２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導
電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高い
エッチング条件でエッチングする。このエッチングによって、第２のゲート電極層６２２
ａ、第２のゲート電極層６２２ｂ、第２のゲート電極層６２２ｃ、第２のゲート電極層６
２２ｄ、及び第２の導電層６２２ｅを形成する。本実施の形態では、第２のゲート電極層
及び第２の導電層もテーパー形状を有しているが、そのテーパー角は、第１のゲート電極
層６１８ａ、第１のゲート電極層６１８ｂ、第１のゲート電極層６１８ｃ、第１のゲート
電極層６１８ｄ、及び第１の導電層６１８ｅの有するテーパー角より大きい。なお、テー
パー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９
０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度
未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可
能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するた
めのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
【００９０】
以上の工程によって、周辺駆動回路領域６８０に、ゲート電極層６２４ａ、ゲート電極
層６２４ｂ、画素領域６９０に、ゲート電極層６２４ｃ、ゲート電極層６２４ｄ、及び導
電層６２４ｅを形成することができる（図６（Ｄ）参照）。なお、マスク６１６ａ、マス
ク６１６ｂ、マスク６１６ｃ、マスク６１６ｄ、及びマスク６１６ｅは、上記工程の後に
除去する。
【００９１】
次に、ゲート電極層６２４ａ、ゲート電極層６２４ｂ、ゲート電極層６２４ｃ、ゲート
電極層６２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物
領域６２６ａ、第１のｎ型不純物領域６２６ｂ、第１のｎ型不純物領域６２８ａ、第１の
ｎ型不純物領域６２８ｂ、第１のｎ型不純物領域６３０ａ、第１のｎ型不純物領域６３０
ｂ、第１のｎ型不純物領域６３０ｃを形成する（図７（Ａ）参照）。本実施の形態では、
不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う
。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１
×１０１７／ｃｍ３以上５×１０１８／ｃｍ３以下程度の濃度で含まれるようにする。
【００９２】
次に、単結晶半導体層６１０、単結晶半導体層６１４の一部を覆うマスク６３２ａ、マ
スク６３２ｂ、マスク６３２ｃを形成する。そして、マスク６３２ａ、マスク６３２ｂ、
マスク６３２ｃ、及び第２のゲート電極層６２２ｂをマスクとしてｎ型を付与する不純物
元素を添加する。これにより、第２のｎ型不純物領域６３４ａ、第２のｎ型不純物領域６
３４ｂ、第３のｎ型不純物領域６３６ａ、第３のｎ型不純物領域６３６ｂ、第２のｎ型不
純物領域６４０ａ、第２のｎ型不純物領域６４０ｂ、第２のｎ型不純物領域６４０ｃ、第
３のｎ型不純物領域６４２ａ、第３のｎ型不純物領域６４２ｂ、第３のｎ型不純物領域６
４２ｃ、第３のｎ型不純物領域６４２ｄが形成される。本実施の形態では、不純物元素を
含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、
第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が５×１０１９／ｃ
ｍ３以上５×１０２０／ｃｍ３以下程度の濃度で含まれるようにする。第３のｎ型不純物
領域６３６ａ、第３のｎ型不純物領域６３６ｂには、第３のｎ型不純物領域６４２ａ、第
３のｎ型不純物領域６４２ｂ、第３のｎ型不純物領域６４２ｃ、第３のｎ型不純物領域６
４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。ま
た、チャネル形成領域６３８、チャネル形成領域６４４ａ及びチャネル形成領域６４４ｂ
が形成される（図７（Ｂ）参照）。
【００９３】
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する
。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔ
ｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域６３６ａ、第３のｎ
型不純物領域６３６ｂは、第１のゲート電極層６１８ｂと重なる領域に形成されている。
これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流
の劣化を防止することができる。一方、第３のｎ型不純物領域６４２ａ、第３のｎ型不純
物領域６４２ｂ、第３のｎ型不純物領域６４２ｃ、第３のｎ型不純物領域６４２ｄはゲー
ト電極層６２４ｃ、ゲート電極層６２４ｄと重なっておらず、オフ電流を低減する効果が
ある。
【００９４】
次に、マスク６３２ａ、マスク６３２ｂ、マスク６３２ｃを除去し、単結晶半導体層６
１２、単結晶半導体層６１４を覆うマスク６４６ａ、マスク６４６ｂを形成する。そして
、マスク６４６ａ、マスク６４６ｂ、ゲート電極層６２４ａをマスクとしてｐ型を付与す
る不純物元素を添加する。これにより、第１のｐ型不純物領域６４８ａ、第１のｐ型不純
物領域６４８ｂ、第２のｐ型不純物領域６５０ａ、第２のｐ型不純物領域６５０ｂが形成
される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６
）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物
領域にｐ型を付与する不純物元素であるボロン（Ｂ）が１×１０２０／ｃｍ３以上５×１
０２１／ｃｍ３以下程度の濃度で含まれるようにする。また、チャネル形成領域６５２が
形成される（図７（Ｃ）参照）。
【００９５】
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する
。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔ
ｌｙＤｏｐｅｄ  Ｄｒａｉｎ）領域となる。
【００９６】
その後、マスク６４６ａ、マスク６４６ｂを除去する。マスクを除去した後に、ゲート
電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減
圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化す
るために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
【００９７】
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態
では、絶縁膜６５４と絶縁膜６５６の積層構造とする（図８（Ａ）参照）。絶縁膜６５４
として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜６５６として酸化窒化シ
リコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造とし
たが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜
６５４及び絶縁膜６５６をプラズマＣＶＤ法を用いて連続的に形成する。なお、絶縁膜６
５４及び絶縁膜６５６は上記材料に限定されるものではない。
【００９８】
絶縁膜６５４、絶縁膜６５６は他に、酸化シリコンや窒化シリコン、酸化アルミニウム
、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸
化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機
絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサ
ン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をい
う。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置
換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられ
る。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を
含む有機基と、フルオロ基とを用いてもよい。また、ポリイミド、アクリル、ポリアミド
、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いるこ
ともできる。
【００９９】
次いで、レジスト材料からなるマスクを用いて絶縁膜６５４、絶縁膜６５６、ゲート絶
縁層６０８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形
成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良
い。本実施の形態では、酸化窒化シリコン膜である絶縁膜６５６と、窒化酸化シリコン膜
である絶縁膜６５４及びゲート絶縁層６０８と選択比が取れる条件で、第１のエッチング
を行い、絶縁膜６５６を除去する。次に、第２のエッチングによって、絶縁膜６５４及び
ゲート絶縁層６０８を除去し、ソース又はドレインに達する開口部を形成する。
【０１００】
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより
、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はド
レイン電極層６５８ａ、ソース電極層又はドレイン電極層６５８ｂ、ソース電極層又はド
レイン電極層６６０ａ、ソース電極層又はドレイン電極層６６０ｂ、ソース電極層又はド
レイン電極層６６２ａ、ソース電極層又はドレイン電極層６６２ｂを形成する。ソース電
極層又はドレイン電極層には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ
）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニ
ッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（
Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、
ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウ
ム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、また
は、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（Ｉ
ＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物
（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ
−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他
にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリ
サイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデ
ン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもで
きる。
【０１０１】
以上の工程で周辺駆動回路領域６８０にｐチャネル型薄膜トランジスタ６６４、及びｎ
チャネル型薄膜トランジスタ６６６を、画素領域６９０にｎチャネル型薄膜トランジスタ
６６８、容量配線６７０が形成される（図８（Ｂ）参照）。
【０１０２】
次に第２の層間絶縁層として絶縁膜６７２を形成する。絶縁膜６７２としては酸化シリ
コン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化ア
ルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミ
ニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素
膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン
、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、
シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド
、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。
【０１０３】
本実施の形態では、平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が
高く、且つ、平坦化率の高いものが要求されるため、スピンコート法に代表される塗布法
を用いて形成することが好ましい。
【０１０４】
次に、画素領域６９０の絶縁膜６７２にコンタクトホールを形成し、画素電極層６７４
を形成する（図８（Ｃ）参照）。画素電極層６７４は、インジウム錫酸化物（ＩＴＯ）、
酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、
酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタング
ステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナ
ジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）
、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ
）、銀（Ａｇ）等の金属又はその合金、若しくはその金属窒化物を用いて形成することが
できる。
【０１０５】
また、画素電極層６７４としては導電性高分子（導電性ポリマーともいう）を含む導電
性組成物を用いることもできる。画素電極層として導電性組成物で薄膜を形成する場合に
は、その薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下となるように形成すること
が好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５
５０ｎｍにおける透光率が７０％以上であることが好ましい。また、含まれる導電性高分
子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１０６】
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができ
る。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェ
ン及びその誘導体、又は、これらの共重合体等があげられる。
【０１０７】
共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、
ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロー
ル）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（
３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−
メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）
、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）
、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３
−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン
）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エ
トキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオ
フェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレン
ジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチ
ルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポ
リ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
【０１０８】
上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を
添加して使用しても良い。
【０１０９】
なお、有機樹脂は、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であ
ってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリ
エチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等の
ポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド
６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ
化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオ
ロエチレンコポリマー、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルア
ルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、ポリ塩化ビニ
ル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、
ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂及
びこれらの共重合体等が挙げられる。
【０１１０】
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピン
グすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調
節してもよい。
【０１１１】
アクセプタ性のドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シ
アノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素
、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸とし
ては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭
化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水
素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機
酸が挙げられる。有機カルボン酸及び有機スルホン酸としては、カルボン酸化合物及びス
ルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以
上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノ
エチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノ
アザナフタレン等を挙げることができる。
【０１１２】
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等
が挙げられる。
【０１１３】
上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エス
テル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング
法、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法により画素電極層６７
４となる薄膜を形成することができる。
【０１１４】
次に、画素電極層６７４及び絶縁膜６７２を覆うように、配向膜と呼ばれる絶縁層９０
２を形成する（図９（Ｂ）参照）。絶縁層９０２は、スクリーン印刷法やオフセット印刷
法を用いて形成することができる。なお、図９は、半導体装置の平面図及び断面図を示し
ており、図９（Ａ）は半導体装置の平面図、図９（Ｂ）は図９（Ａ）のＣ−Ｄにおける断
面図である。半導体装置には、外部端子接続領域６７６、封止領域６７８、周辺駆動回路
領域６８０、画素領域６９０が設けられる。
【０１１５】
絶縁層９０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層９０６
についても、絶縁層９０２と同様にして形成することができる。
【０１１６】
その後、対向基板９００と、絶縁表面を有する基板６００とを、シール材９１４及びス
ペーサ９１６を介して貼り合わせ、その空隙に液晶層９０４を設ける。なお、対向基板９
００には、配向膜として機能する絶縁層９０６、対向電極として機能する導電層９０８、
カラーフィルターとして機能する着色層９１０、偏光子９１２（偏光板ともいう）等が設
けられている。なお、絶縁表面を有する基板６００にも偏光子９１８（偏光板）を設ける
が、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、
一方に設ければ良い。
【０１１７】
続いて、画素領域と電気的に接続されている端子電極層９２０に、異方性導電体層９２
２を介して、ＦＰＣ９２４を接続する。ＦＰＣ９２４は、外部からの信号を伝達する役目
を担う。上記の工程により、液晶表示装置を作製することができる。
【０１１８】
本発明では、単結晶半導体層６０６をプラズマ処理して、接合層６０４と単結晶半導体
層６０６との界面における欠陥を低減している。これにより、画素領域及び周辺回路領域
に、特性の優れた半導体素子を作製することができる。具体的には、画素領域や周辺回路
領域において、しきい値電圧の変動が小さく、移動度が大きく、Ｓ値（Ｉｄ‐Ｖｇ曲線に
おいて、Ｉｄを一桁増加させるために必要なＶｇ）が小さいトランジスタを作製すること
ができる。また、信頼性の高いトランジスタを作製することができる。
【０１１９】
本実施の形態のように優れた特性のトランジスタを用いることにより、周辺回路領域に
おいては十分な高速動作が可能となり、画素領域においては高速動作と共に正確な階調表
示が可能となる。すなわち、本発明により、優れた画質及び優れた動画特性を有する半導
体装置を提供することができる。また、ＩＣチップを外付けで設ける必要が無いため、半
導体装置の厚み及び額縁部分の面積を低減し、表示領域を有効に活用した半導体装置を低
コストに提供することができる。
【０１２０】
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、本発
明はこれに限られるものではない。本実施の形態は、実施の形態１及び２と適宜組み合わ
せて用いることができる。
【０１２１】
（実施の形態４）
本実施の形態では、本発明に係る発光素子を有する半導体装置（エレクトロルミネッセ
ンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトラン
ジスタの作製方法は、実施の形態３を参照することができるため、詳細については省略す
る。
【０１２２】
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの
方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図１
０を用いて説明するが、本発明はこれに限られるものではない。
【０１２３】
図１０の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図１０（
Ａ）は半導体装置の平面図であり、図１０（Ｂ）は、図１０（Ａ）のＥ−Ｆにおける断面
図である。図１０において半導体装置は、外部端子接続領域１０３０、封止領域１０３２
、駆動回路領域１０３４、画素領域１０３６を有している。
【０１２４】
図１０に示す半導体装置は、素子基板１０００、絶縁膜１００２、薄膜トランジスタ１
０５０、薄膜トランジスタ１０５２、薄膜トランジスタ１０５４、薄膜トランジスタ１０
５６、発光素子１０６０、絶縁層１０６８、充填材１０７０、シール材１０７２、配線層
１０７４、端子電極層１０７６、異方性導電層１０７８、ＦＰＣ１０８０、封止基板１０
９０によって構成されている。なお、発光素子１０６０は、第１の電極層１０６２と発光
層１０６４と第２の電極層１０６６とを含む。
【０１２５】
第１の電極層１０６２としては、発光層１０６４より放射する光を透過できるように、
光透過性を有する導電性材料を用いる。一方、第２の電極層１０６６としては、発光層１
０６４より放射する光を反射することができる導電性材料を用いる。
【０１２６】
第１の電極層１０６２としては、酸化タングステンを含むインジウム酸化物、酸化タン
グステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタン
を含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ
）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴ
ＳＯ）等を用いても良い。
【０１２７】
また、第１の電極層１０６２としては、導電性高分子（導電性ポリマーともいう）を含
む導電性組成物を用いることもできる。なお、詳細については実施の形態３を参照するこ
とができるため、ここでは省略する。
【０１２８】
第２の電極層１０６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅
、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、および
それらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物
質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
【０１２９】
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してや
れば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層
１０６２を形成し、光透過性を有する材料を用いて第２の電極層１０６６を形成する。両
面放射の場合には、光透過性を有する材料を用いて第１の電極層１０６２及び第２の電極
層１０６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する
材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積
層構造にて、他方の電極層を形成する構成としても良い。電極層に用いることができる材
料は下面放射の場合と同様であるため、ここでは省略する。
【０１３０】
なお、光透過性を有さない金属膜のような材料であっても、膜厚を薄く（５ｎｍ以上３
０ｎｍ以下程度）することにより、光を透過する状態にすることができる。これにより、
上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
【０１３１】
封止基板１０９０にカラーフィルター（着色層）を形成する構成としてもよい。カラー
フィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色
変換層を用いる構成であっても良い。
【０１３２】
本発明では、単結晶半導体層をプラズマ処理して、接合層と単結晶半導体層との界面に
おける欠陥を低減している。これにより、画素領域及び周辺回路領域に、特性の優れた半
導体素子を作製することができる。具体的には、画素領域や周辺回路領域において、しき
い値電圧の変動が小さく、移動度が大きく、Ｓ値（Ｉｄ‐Ｖｇ曲線において、Ｉｄを一桁
増加させるために必要なＶｇ）が小さいトランジスタを作製することができる。また、信
頼性の高いトランジスタを作製することができる。
【０１３３】
本実施の形態のように優れた特性のトランジスタを用いることにより、周辺回路領域に
おいては十分な高速動作が可能となり、画素領域においては高速動作と共に正確な階調表
示が可能となる。すなわち、本発明により、優れた画質及び優れた動画特性を有する半導
体装置を提供することができる。また、ＩＣチップを外付けで設ける必要が無いため、半
導体装置の厚み及び額縁部分の面積を低減し、表示領域を有効に活用した半導体装置を低
コストに提供することができる。
【０１３４】
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、本発
明はこれに限られるものではない。本実施の形態は、実施の形態１乃至３と適宜組み合わ
せて用いることができる。
【０１３５】
（実施の形態５）
本実施の形態では、本発明に係る半導体装置の別の例について、図１１及び１２を参照
して説明する。なお、本実施の形態においては、マイクロプロセッサ及び電子タグを例に
挙げて説明するが、本発明の半導体装置はこれらに限られるものではない。
【０１３６】
図１１に、本発明のマイクロプロセッサの構成の一例を示す。図１１のマイクロプロセ
ッサ１１００は、本発明の半導体基板を用いて製造されるものである。該マイクロプロセ
ッサ１１００は、演算回路１１０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ（Ａ
ＬＵ））、演算回路制御部１１０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部１１
０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部１１０４（Ｉｎｔｅ
ｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部１１０５（Ｔｉｍｉｎｇ  Ｃｏ
ｎｔｒｏｌｌｅｒ）、レジスタ１１０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部１１０７
（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース１１０８（Ｂｕｓ
Ｉ／Ｆ）、読み出し専用メモリ１１０９（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ（ＲＯＭ
））、及びメモリインターフェース１１１０（ＲＯＭ  Ｉ／Ｆ）を有している。
【０１３７】
バスインターフェース１１０８を介してマイクロプロセッサ１１００に入力された命令
は、命令解析部１１０３に入力され、デコードされた後、演算回路制御部１１０２、割り
込み制御部１１０４、レジスタ制御部１１０７、タイミング制御部１１０５に入力される
。演算回路制御部１１０２、割り込み制御部１１０４、レジスタ制御部１１０７、タイミ
ング制御部１１０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路
制御部１１０２は、演算回路１１０１の動作を制御するための信号を生成する。また、割
り込み制御部１１０４は、マイクロプロセッサ１１００のプログラム実行中に、外部の入
出力装置や周辺回路からの割り込み要求を、その優先度等から判断して処理する。レジス
タ制御部１１０７は、レジスタ１１０６のアドレスを生成し、マイクロプロセッサ１１０
０の状態に応じてレジスタ１１０６の読み出しや書き込みを行う。タイミング制御部１１
０５は、演算回路１１０１、演算回路制御部１１０２、命令解析部１１０３、割り込み制
御部１１０４、レジスタ制御部１１０７の動作のタイミングを制御する信号を生成する。
例えばタイミング制御部１１０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信
号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各
種回路に供給する。なお、図１１に示すマイクロプロセッサ１１００の構成は、あくまで
一例であり、その用途によって適宜構成を変更することができる。
【０１３８】
本発明のマイクロプロセッサ１１００は、ガラス基板上に接合された結晶方位が一定の
単結晶半導体層を用いて集積回路を形成しているため、処理速度の高速化、低消費電力化
を実現できる。さらに、本発明の半導体基板を用いて作製されたマイクロプロセッサ１１
００では、単結晶半導体層をプラズマ処理して、接合層と単結晶半導体層との界面におけ
る欠陥を低減している。これにより、半導体素子の特性が向上するため、非常に高性能且
つ信頼性の高いマイクロプロセッサを提供することができる。
【０１３９】
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例
について図１２を参照して説明する。図１２は無線通信により外部装置と信号の送受信を
行って動作する無線タグの一例である。なお、本発明の無線タグは内部に中央処理装置（
ＣＰＵ）を有しており、いわば小型のコンピュータである。無線タグ１２００は、アナロ
グ回路部１２０１とデジタル回路部１２０２を有している。アナログ回路部１２０１とし
て、共振容量を有する共振回路１２０３、整流回路１２０４、定電圧回路１２０５、リセ
ット回路１２０６、発振回路１２０７、復調回路１２０８、変調回路１２０９を有してい
る。デジタル回路部１２０２は、ＲＦインターフェース１２１０、制御レジスタ１２１１
、クロックコントローラ１２１２、インターフェース１２１３、中央処理装置１２１４、
ランダムアクセスメモリ１２１５、読み出し専用メモリ１２１６を有している。
【０１４０】
このような構成の無線タグ１２００の動作は概略以下の通りである。アンテナ１２１７
が受信した信号は共振回路１２０３により誘導起電力を生じる。誘導起電力は、整流回路
１２０４を経て容量部１２１８に充電される。この容量部１２１８はセラミックコンデン
サーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量
部１２１８は無線タグ１２００と一体にて形成されていても良いし、別の部品として無線
タグ１２００を構成する絶縁表面を有する基板に取り付けられていても良い。
【０１４１】
リセット回路１２０６は、デジタル回路部１２０２をリセットし初期化する信号を生成
する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する
。発振回路１２０７は、定電圧回路１２０５により生成される制御信号に応じて、クロッ
ク信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１
２０８は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回
路１２０９は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回
路１２０９は、共振回路１２０３の共振点を変化させることにより通信信号の振幅を変化
させている。クロックコントローラ１２１２は、電源電圧又は中央処理装置１２１４にお
ける消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号
を生成している。電源電圧の監視は電源管理回路１２１９が行っている。
【０１４２】
アンテナ１２１７から無線タグ１２００に入力された信号は復調回路１２０８で復調さ
れた後、ＲＦインターフェース１２１０で制御コマンドやデータなどに分けられる。制御
コマンドは制御レジスタ１２１１に格納される。制御コマンドには、読み出し専用メモリ
１２１６に記憶されているデータの読み出し、ランダムアクセスメモリ１２１５へのデー
タの書き込み、中央処理装置１２１４への演算命令などが含まれている。中央処理装置１
２１４は、インターフェース１２１３を介して読み出し専用メモリ１２１６、ランダムア
クセスメモリ１２１５、制御レジスタ１２１１にアクセスする。インターフェース１２１
３は、中央処理装置１２１４が要求するアドレスより、読み出し専用メモリ１２１６、ラ
ンダムアクセスメモリ１２１５、制御レジスタ１２１１のいずれかに対するアクセス信号
を生成する機能を有している。
【０１４３】
中央処理装置１２１４の演算方式は、読み出し専用メモリ１２１６にＯＳ（オペレーテ
ィングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を
採用することができる。また、演算回路を構成して、演算処理をハードウェア的に処理す
る方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用
の演算回路で一部の処理を行い、残りの演算を、プログラムを用いて中央処理装置１２１
４が実行する方式を適用することができる。
【０１４４】
本発明の無線タグ１２００は、ガラス基板上に接合された結晶方位が一定の単結晶半導
体層を用いて集積回路を形成しているため、処理速度の高速化、低消費電力化を実現でき
る。さらに、本発明の半導体基板を用いて作製された無線タグ１２００では、単結晶半導
体層をプラズマ処理して、接合層と単結晶半導体層との界面における欠陥を低減している
。これにより、半導体素子の特性が向上するため、非常に高性能且つ信頼性の高い無線タ
グを提供することができる。
【０１４５】
なお、本実施の形態は、実施の形態１乃至４と適宜組み合わせて用いることができる。
【０１４６】
（実施の形態６）
本実施の形態では、本発明の半導体装置、特に表示装置を用いた電子機器について、図
１３を参照して説明する。
【０１４７】
本発明の半導体装置を用いて作製される電子機器として、ビデオカメラ、デジタルカメ
ラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム
、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末
（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ
）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げ
られる。
【０１４８】
図１３（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１３０
１、支持台１３０２、表示部１３０３、スピーカー部１３０４、ビデオ入力端子１３０５
等を含む。表示部１３０３には、本発明の半導体装置が用いられている。本発明により、
低コスト且つ高画質なテレビ受像器又はパーソナルコンピュータのモニタを提供すること
ができる。
【０１４９】
図１３（Ｂ）はデジタルカメラである。本体１３１１の正面部分には受像部１３１３が
設けられており、本体１３１１の上面部分にはシャッターボタン１３１６が設けられてい
る。また、本体１３１１の背面部分には、表示部１３１２、操作キー１３１４、及び外部
接続ポート１３１５が設けられている。表示部１３１２には、本発明の半導体装置が用い
られている。本発明により、低コスト且つ高画質なデジタルカメラを提供することができ
る。
【０１５０】
図１３（Ｃ）はノート型パーソナルコンピュータである。本体１３２１には、キーボー
ド１３２４、外部接続ポート１３２５、ポインティングデバイス１３２６が設けられてい
る。また、本体１３２１には、表示部１３２３を有する筐体１３２２が取り付けられてい
る。表示部１３２３には、本発明の半導体装置が用いられている。本発明により、低コス
ト且つ高画質なノート型パーソナルコンピュータを提供することができる。
【０１５１】
図１３（Ｄ）はモバイルコンピュータであり、本体１３３１、表示部１３３２、スイッ
チ１３３３、操作キー１３３４、赤外線ポート１３３５等を含む。表示部１３３２にはア
クティブマトリクス表示装置が設けられている。表示部１３３２には、本発明の半導体装
置が用いられている。本発明により、低コスト且つ高画質なモバイルコンピュータを提供
することができる。
【０１５２】
図１３（Ｅ）は画像再生装置である。本体１３４１には、表示部Ｂ１３４４、記録媒体
読み込み部１３４５及び操作キー１３４６が設けられている。また、本体１３４１には、
スピーカー部１３４７及び表示部Ａ１３４３それぞれを有する筐体１３４２が取り付けら
れている。表示部Ａ１３４３及び表示部Ｂ１３４４それぞれには、本発明の半導体装置が
用いられている。本発明により、低コスト且つ高画質な画像再生装置を提供することがで
きる。
【０１５３】
図１３（Ｆ）は電子書籍である。本体１３５１には操作キー１３５３が設けられている
。また、本体１３５１には複数の表示部１３５２が取り付けられている。表示部１３５２
には、本発明の半導体装置が用いられている。本発明により、低コスト且つ高画質な電子
書籍を提供することができる。
【０１５４】
図１３（Ｇ）はビデオカメラであり、本体１３６１には外部接続ポート１３６４、リモ
コン受信部１３６５、受像部１３６６、バッテリー１３６７、音声入力部１３６８、操作
キー１３６９が設けられている、また、本体１３６１には、表示部１３６２を有する筐体
１３６３が取り付けられている。表示部１３６２には、本発明の半導体装置が用いられて
いる。本発明により、低コスト且つ高画質なビデオカメラを提供することができる。
【０１５５】
図１３（Ｈ）は携帯電話であり、本体１３７１、筐体１３７２、表示部１３７３、音声
入力部１３７４、音声出力部１３７５、操作キー１３７６、外部接続ポート１３７７、ア
ンテナ１３７８等を含む。表示部１３７３には、本発明の半導体装置が用いられている。
本発明により、低コスト且つ高画質な携帯電話を提供することができる。
【０１５６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。なお、本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いること
ができる。
【０１５７】
（実施の形態７）
本実施の形態では、本発明の半導体装置、特に無線タグの用途について、図１４を参照
して説明する。
【０１５８】
本発明により無線タグとして機能する半導体装置を形成することができる。無線タグの
用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転
免許証や住民票等、図１４（Ａ）参照）、包装用容器類（包装紙やボトル等、図１４（Ｃ
）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１４（Ｂ）参照）、乗物類（自
転車等、図１４（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活
用品類、電子機器等の商品や荷物の荷札（図１４（Ｅ）、（Ｆ）参照）等の物品に設けて
使用することができる。なお、図１４において、無線タグは１４００で示すものである。
【０１５９】
なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単に
テレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、携帯電話の他、実施の形態５に
て示した物品等を指す。また、上記半導体装置を、動物類、人体等に用いることができる
。
【０１６０】
無線タグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例
えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に
埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦＩＤタグを設
けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回
り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品
システムやレンタル店のシステムなどの効率化を図ることができる。本発明により作製す
ることが可能な無線タグは、高い性能且つ信頼性を有しており、さまざまな物品に対して
適用することができる。
【０１６１】
本発明により形成することが可能な無線タグを、物の管理や流通のシステムに応用する
ことで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタ
グに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで
、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うこと
ができる。
【０１６２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品に対して用いることが可能
である。なお、本実施の形態は、実施の形態１乃至６と適宜組み合わせて用いることがで
きる。
【実施例１】
【０１６３】
本実施例では、本発明の半導体基板の製造条件等の詳細について図１５及び１６を用い
て説明する。
【０１６４】
はじめに、単結晶シリコン基板１５００を用意する。ここで、単結晶シリコン基板１５
００の厚さは、７００μｍ程度であった。次に、単結晶シリコン基板１５００上に保護層
として機能する酸化窒化シリコン膜１５０２を１５０ｎｍ程度の厚さで形成する（図１５
（Ａ）参照）。なお、本実施例において、酸化窒化シリコン膜は化学気相成長法（ＣＶＤ
法）を用いて形成した。
【０１６５】
次に、酸化窒化シリコン膜１５０２を介して、単結晶シリコン基板１５００の表面にイ
オンを照射して、表面から所定の深さに水素イオン（Ｈ＋、Ｈ２＋、Ｈ３＋等）を導入し
、損傷領域１５０４及び単結晶シリコン層１５０６を形成する（図１５（Ｂ）参照）。イ
オンの照射により作製された単結晶シリコン層１５０６の厚さは９０ｎｍ程度であった。
本実施例におけるイオン照射は、原料ガスとしてＨ２ガスを用い、加速電圧を４０ｋＶと
し、添加するドーズ量が２．０×１０１６ｉｏｎｓ／ｃｍ２となる条件にて行った。
【０１６６】
損傷領域１５０４を形成した後に、酸化窒化シリコン膜１５０２を除去し、単結晶シリ
コン層１５０６の表面にプラズマ処理を行う（図１５（Ｃ）参照）。酸化窒化シリコン膜
１５０２の除去は、ＢＨＦ（フッ酸緩衝液）を用いたウエットエッチングにて行った。プ
ラズマ処理は、酸素（Ｏ２）と水素（Ｈ２）の混合雰囲気下にて行った。より詳細には、
酸素（Ｏ２）と水素（Ｈ２）をそれぞれ１００ｓｃｃｍの流量として４０Ｐａの圧力に保
ち、１００Ｗ、２７．１２ＭＨｚの電力を供給してプラズマを生成した。なお、電極間隔
は２０ｍｍ程度であった。
【０１６７】
上記のプラズマ処理に続いて、酸化窒化シリコン膜１５０８を形成する。本実施例にお
いて、酸化窒化シリコン膜１５０８は、ＳｉＨ４とＮ２Ｏをそれぞれ４ｓｃｃｍ、８００
ｓｃｃｍの流量として４０Ｐａの圧力に保ち、５０Ｗ、２７．１２ＭＨｚの電力を供給し
て形成した。その後、酸化窒化シリコン膜１５０８上に窒化酸化シリコン膜１５１０を形
成した（図１５（Ｄ）参照）。なお、酸化窒化シリコン膜１５０８及び窒化酸化シリコン
膜１５１０を成膜する際の温度は４００℃以下であった。また、酸化窒化シリコン膜１５
０８の厚さは１００ｎｍ程度、窒化酸化シリコン膜１５１０の厚さは５０ｎｍ程度であっ
た。
【０１６８】
次に、窒化酸化シリコン膜１５１０上に、接合層として機能する酸化シリコン膜１５１
２を形成する（図１６（Ａ）参照）。本実施例では、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ
（ＯＣ２Ｈ５）４）を用いて化学気相成長法（ＣＶＤ法）により酸化シリコン膜１５１２
を形成した。酸化シリコン膜１５１２の膜厚は５０ｎｍ程度であった。
【０１６９】
次に、酸化シリコン膜１５１２を介して単結晶シリコン基板１５００とガラス基板１５
１４とを密接させる（図１６（Ｂ）参照）。ガラス基板１５１４と酸化シリコン膜１５１
２とを密接させて圧力をかけることで、強固な接合が形成される。
【０１７０】
次に、加熱処理を行い、損傷領域１５０４を分離面として単結晶シリコン層１５０６を
単結晶シリコン基板１５００から分離する（図１６（Ｃ）参照）。本実施例においては、
６００℃、２時間の熱処理を行うことにより分離させた。
【０１７１】
以上の工程により、ガラス基板１５１４上に、接合層として機能する酸化シリコン膜１
５１２、窒化酸化シリコン膜１５１０、酸化窒化シリコン膜１５０８、単結晶シリコン層
１５０６が積層された半導体基板が形成された。
【０１７２】
なお、本実施例はあくまで一例であり、本発明はこれに限られるものではない。本実施
例の条件等は、実施の形態１乃至７と適宜組み合わせて用いることができる。
【符号の説明】
【０１７３】
１００    単結晶半導体基板
１０２    損傷領域
１０４    単結晶半導体層
１０６    接合層
１１０    基板
２００    支持台
２０２    ガス供給部
２０４    排気口
２０６    アンテナ
２０８    誘電体板
２１０    マイクロ波供給部
２１２    温度制御部
２１４    プラズマ
３００    バリア層
４００    単結晶半導体基板
４０２    損傷領域
４０４    単結晶半導体層
４０６    接合層
４１０    基板
４５０    保護層
６００    基板
６０２    バリア層
６０４    接合層
６０６    単結晶半導体層
６０８    ゲート絶縁層
６１０    単結晶半導体層
６１２    単結晶半導体層
６１４    単結晶半導体層
６３８    チャネル形成領域
６５２    チャネル形成領域
６５４    絶縁膜
６５６    絶縁膜
６６４    ｐチャネル型薄膜トランジスタ
６６６    ｎチャネル型薄膜トランジスタ
６６８    ｎチャネル型薄膜トランジスタ
６７０    容量配線
６７２    絶縁膜
６７４    画素電極層
６７６    外部端子接続領域
６７８    封止領域
６８０    周辺駆動回路領域
６９０    画素領域
９００    対向基板
９０２    絶縁層
９０４    液晶層
９０６    絶縁層
９０８    導電層
９１０    着色層
９１２    偏光子
９１４    シール材
９１６    スペーサ
９１８    偏光子
９２０    端子電極層
９２２    異方性導電体層
９２４    ＦＰＣ
１０００    素子基板
１００２    絶縁膜
１０３０    外部端子接続領域
１０３２    封止領域
１０３４    駆動回路領域
１０３６    画素領域
１０５０    薄膜トランジスタ
１０５２    薄膜トランジスタ
１０５４    薄膜トランジスタ
１０５６    薄膜トランジスタ
１０６０    発光素子
１０６２    電極層
１０６４    発光層
１０６６    電極層
１０６８    絶縁層
１０７０    充填材
１０７２    シール材
１０７４    配線層
１０７６    端子電極層
１０７８    異方性導電層
１０８０    ＦＰＣ
１０９０    封止基板
１１００    マイクロプロセッサ
１１０１    演算回路
１１０２    演算回路制御部
１１０３    命令解析部
１１０４    制御部
１１０５    タイミング制御部
１１０６    レジスタ
１１０７    レジスタ制御部
１１０８    バスインターフェース
１１０９    読み出し専用メモリ
１１１０    メモリインターフェース
１２００    無線タグ
１２０１    アナログ回路部
１２０２    デジタル回路部
１２０３    共振回路
１２０４    整流回路
１２０５    定電圧回路
１２０６    リセット回路
１２０７    発振回路
１２０８    復調回路
１２０９    変調回路
１２１０    ＲＦインターフェース
１２１１    制御レジスタ
１２１２    クロックコントローラ
１２１３    インターフェース
１２１４    中央処理装置
１２１５    ランダムアクセスメモリ
１２１６    読み出し専用メモリ
１２１７    アンテナ
１２１８    容量部
１２１９    電源管理回路
１３０１    筺体
１３０２    支持台
１３０３    表示部
１３０４    スピーカー部
１３０５    ビデオ入力端子
１３１１    本体
１３１２    表示部
１３１３    受像部
１３１４    操作キー
１３１５    外部接続ポート
１３１６    シャッターボタン
１３２１    本体
１３２２    筐体
１３２３    表示部
１３２４    キーボード
１３２５    外部接続ポート
１３２６    ポインティングデバイス
１３３１    本体
１３３２    表示部
１３３３    スイッチ
１３３４    操作キー
１３３５    赤外線ポート
１３４１    本体
１３４２    筐体
１３４３    表示部Ａ
１３４４    表示部Ｂ
１３４５    部
１３４６    操作キー
１３４７    スピーカー部
１３５１    本体
１３５２    表示部
１３５３    操作キー
１３６１    本体
１３６２    表示部
１３６３    筐体
１３６４    外部接続ポート
１３６５    リモコン受信部
１３６６    受像部
１３６７    バッテリー
１３６８    音声入力部
１３６９    操作キー
１３７１    本体
１３７２    筐体
１３７３    表示部
１３７４    音声入力部
１３７５    音声出力部
１３７６    操作キー
１３７７    外部接続ポート
１３７８    アンテナ
１５００    単結晶シリコン基板
１５０２    酸化窒化シリコン膜
１５０４    損傷領域
１５０６    単結晶シリコン層
１５０８    酸化窒化シリコン膜
１５１０    窒化酸化シリコン膜
１５１２    酸化シリコン膜
１５１４    ガラス基板
６１６ａ    マスク
６１６ｂ    マスク
６１６ｃ    マスク
６１６ｄ    マスク
６１６ｅ    マスク
６１８ａ    ゲート電極層
６１８ｂ    ゲート電極層
６１８ｃ    ゲート電極層
６１８ｄ    ゲート電極層
６１８ｅ    導電層
６２０ａ    導電層
６２０ｂ    導電層
６２０ｃ    導電層
６２０ｄ    導電層
６２０ｅ    導電層
６２２ａ    ゲート電極層
６２２ｂ    ゲート電極層
６２２ｃ    ゲート電極層
６２２ｄ    ゲート電極層
６２２ｅ    導電層
６２４ａ    ゲート電極層
６２４ｂ    ゲート電極層
６２４ｃ    ゲート電極層
６２４ｄ    ゲート電極層
６２４ｅ    導電層
６２６ａ    ｎ型不純物領域
６２６ｂ    ｎ型不純物領域
６２８ａ    ｎ型不純物領域
６２８ｂ    ｎ型不純物領域
６３０ａ    ｎ型不純物領域
６３０ｂ    ｎ型不純物領域
６３０ｃ    ｎ型不純物領域
６３２ａ    マスク
６３２ｂ    マスク
６３２ｃ    マスク
６３４ａ    ｎ型不純物領域
６３４ｂ    ｎ型不純物領域
６３６ａ    ｎ型不純物領域
６３６ｂ    ｎ型不純物領域
６４０ａ    ｎ型不純物領域
６４０ｂ    ｎ型不純物領域
６４０ｃ    ｎ型不純物領域
６４２ａ    ｎ型不純物領域
６４２ｂ    ｎ型不純物領域
６４２ｃ    ｎ型不純物領域
６４２ｄ    ｎ型不純物領域
６４４ａ    チャネル形成領域
６４４ｂ    チャネル形成領域
６４６ａ    マスク
６４６ｂ    マスク
６４８ａ    ｐ型不純物領域
６４８ｂ    ｐ型不純物領域
６５０ａ    ｐ型不純物領域
６５０ｂ    ｐ型不純物領域
６５８ａ    ドレイン電極層
６５８ｂ    ドレイン電極層
６６０ａ    ドレイン電極層
６６０ｂ    ドレイン電極層
６６２ａ    ドレイン電極層
６６２ｂ    ドレイン電極層
【図１】
2014209631.tif 000003
【図２】
2014209631.tif 000004
【図３】
2014209631.tif 000005
【図４】
2014209631.tif 000006
【図５】
2014209631.tif 000007
【図６】
2014209631.tif 000008
【図７】
2014209631.tif 000009
【図８】
2014209631.tif 000010
【図９】
2014209631.tif 000011
【図１０】
2014209631.tif 000012
【図１１】
2014209631.tif 000013
【図１２】
2014209631.tif 000014
【図１３】
2014209631.tif 000015
【図１４】
2014209631.tif 000016
【図１５】
2014209631.tif 000017
【図１６】
2014209631.tif 000018