(57)【要約】【課題】無信号時のスピーカへの直流電流を抑制するとともに、ポップ音を低減させることが可能な電子回路を提供する。【解決手段】出力回路の起動時において、音声入力信号が無信号レベルである基準電圧に固定される。その後、制御パルス信号により、活性化状態と非活性化状態と交互に繰り返して活性化状態の割合が非活性化状態の割合よりも段階的に高くなるように出力回路を制御する。その後、制御パルス信号により出力回路を活性化状態に固定する。その後、オフセット制御回路は、調整電圧を段階的に変化させることにより、第１の出力端子の出力電圧が第２の出力端子の基準電圧以上の状態であることを示すように比較結果信号が変化した場合には、第１の出力端子の出力電圧が第２の出力端子の基準電圧以上の状態であることを比較結果信号が示した時の値に調整電圧を固定する。【選択図】図１
2014027356.tif 000002
【特許請求の範囲】
【請求項１】
スピーカの両端間に音声出力信号を供給して電流を流すことにより前記スピーカから音声を出力させる電子回路であって、
音声入力信号が入力される入力端子と、
前記スピーカの一端に接続される第１の出力端子と、
基準電圧が供給され前記スピーカの他端に接続される第２の出力端子と、
制御パルス信号により活性化状態又は非活性化状態に制御され、活性化状態において、出力を前記第１の出力端子に電気的に接続し、前記入力端子を介して入力された音声入力信号と、調整電圧と、オフセット電圧とを加算して得られた音声出力信号を、前記第１の出力端子に出力し、一方、非活性化状態において、出力を前記第１の出力端子から電気的に絶縁する出力回路と、
前記第１の出力端子の出力電圧と前記第２の出力端子の基準電圧とを比較し、この比較結果に応じた比較結果信号を出力する電圧比較回路と、
前記比較結果信号に応じて、前記調整電圧を出力するオフセット制御回路を備え、
前記出力回路の起動時において、
前記音声入力信号が無信号レベルである前記基準電圧に固定され、
その後、前記制御パルス信号により、活性化状態と非活性化状態と交互に繰り返して活性化状態の割合が非活性化状態の割合よりも段階的に高くなるように前記出力回路を制御し、
その後、前記制御パルス信号により前記出力回路を活性化状態に固定し、
その後、前記オフセット制御回路は、前記調整電圧を段階的に変化させることにより、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを示すように前記比較結果信号が変化した場合には、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを前記比較結果信号が初めて示した時の値に前記調整電圧を固定する
ことを特徴とする電子回路。
【請求項２】
前記オフセット制御回路は、
前記調整電圧を出力するＤＡＣ回路と、
前記比較結果信号に応じて、前記調整電圧を一定の割合で段階的に変化させるように前記ＤＡＣ回路を制御するステップ制御回路を有する
ことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記ＤＡＣ回路が出力可能である前記調整電圧の範囲は、前記出力回路の前記オフセット電圧の分布よりも広くなるように設定されている
ことを特徴とする請求項２に記載の電子回路。
【請求項４】
前記ステップ制御回路は、
前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧未満の状態であることを前記比較結果信号が示している場合、前記ＤＡＣ回路を制御して、前記調整電圧を人間の可聴周波数以下の時間間隔で段階的に変化させ、
一方、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを前記比較結果信号が示している場合、前記ＤＡＣ回路を制御して、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを前記比較結果信号が初めて示した時の値に前記調整電圧を固定する
ことを特徴とする請求項２または３に記載の電子回路。
【請求項５】
前記出力回路の起動時において、
前記制御パルス信号により、人間の可聴周波数よりも高い周波数で活性化状態と非活性状態とを繰り返すように前記出力回路を制御する
ことを特徴とする請求項１に記載の電子回路。
【請求項６】
前記出力回路の起動時において、
前記制御パルス信号のデューティ比が活性化状態に対応するように、前記制御パルス信号により前記出力回路が制御され、前記デューティ比は、０％から１００％に段階的に変化する
ことを特徴とする請求項１から５のいずれか一項に記載の電子回路。
【請求項７】
前記ステップ制御回路は、
前記調整電圧を最小値から段階的に上昇させるように前記ＤＡＣ回路を制御し、または、前記調整電圧を最大値から段階的に降下させるように前記ＤＡＣ回路を制御する
ことを特徴とする請求項２から４のいずれか一項に記載の電子回路。
【請求項８】
前記制御パルス信号を出力するイネーブル制御回路をさらに備えることを特徴とする請求項１に記載の電子回路。
【請求項９】
前記出力回路の起動後、前記オフセット制御回路は、継続して、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを前記比較結果信号が初めて示した時の前記値に前記調整電圧を固定する
ことを特徴とする請求項１から８のいずれか一項に記載の電子回路。
【請求項１０】
スピーカと、
前記スピーカの両端間に音声出力信号を供給して電流を流すことにより前記スピーカから音声を出力させる電子回路を備え、
前記電子回路は、
音声入力信号が入力される入力端子と、
前記スピーカの一端に接続される第１の出力端子と、
基準電圧が供給され前記スピーカの他端に接続される第２の出力端子と、
制御パルス信号により活性化状態又は非活性化状態に制御され、活性化状態において、出力を前記第１の出力端子に電気的に接続し、前記入力端子を介して入力された音声入力信号と、調整電圧と、オフセット電圧とを加算して得られた音声出力信号を、前記第１の出力端子に出力し、一方、非活性化状態において、出力を前記第１の出力端子から電気的に絶縁する出力回路と、
前記第１の出力端子の出力電圧と前記第２の出力端子の基準電圧とを比較し、この比較結果に応じた比較結果信号を出力する電圧比較回路と、
前記比較結果信号に応じて、前記調整電圧を出力するオフセット制御回路を備え、
前記出力回路の起動時において、
前記音声入力信号が無信号レベルである前記基準電圧に固定され、
その後、前記制御パルス信号により、活性化状態と非活性化状態と交互に繰り返して活性化状態の割合が非活性化状態の割合よりも段階的に高くなるように前記出力回路を制御し、
その後、前記制御パルス信号により前記出力回路を活性化状態に固定し、
その後、前記オフセット制御回路は、前記調整電圧を段階的に変化させることにより、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを示すように前記比較結果信号が変化した場合には、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを前記比較結果信号が初めて示した時の値に前記調整電圧を固定する
ことを特徴とする音声出力システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子回路、および、音声出力システムに関する。
【背景技術】
【０００２】
従来、音声信号出力回路において、製造上の素子特性分布により無信号時の出力電位と基準電圧との間に偏差すなわちオフセット電圧が生じる。
【０００３】
このため、回路起動時や停止時において、入力に無信号レベル（基準電圧）を入力しても出力信号はオフセット電圧の分だけ急峻に変化する。これにより、スピーカから耳障りなポップ音を発生させ、また、無信号時においてスピーカへの直流電流が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１５９８７１
【特許文献２】特開２００７−１１６５３３
【特許文献３】特開２００８−４１５６
【発明の概要】
【発明が解決しようとする課題】
【０００５】
無信号時のスピーカへの直流電流を抑制するとともに、ポップ音を低減させることが可能な電子回路、および、音声出力システムを提供する。
【課題を解決するための手段】
【０００６】
実施例に従った電子回路は、スピーカの両端間に音声出力信号を供給して電流を流すことにより前記スピーカから音声を出力させる電子回路である。電子回路は、音声入力信号が入力される入力端子を備える。電子回路は、前記スピーカの一端に接続される第１の出力端子を備える。電子回路は、基準電圧が供給され前記スピーカの他端に接続される第２の出力端子を備える。電子回路は、制御パルス信号により活性化状態又は非活性化状態に制御され、活性化状態において、出力を前記第１の出力端子に電気的に接続し、前記入力端子を介して入力された音声入力信号と、調整電圧と、オフセット電圧とを加算して得られた音声出力信号を、前記第１の出力端子に出力し、一方、非活性化状態において、出力を前記第１の出力端子から電気的に絶縁する出力回路を備える。電子回路は、前記第１の出力端子の出力電圧と前記第２の出力端子の基準電圧とを比較し、この比較結果に応じた比較結果信号を出力する電圧比較回路を備える。電子回路は、前記比較結果信号に応じて、前記調整電圧を出力するオフセット制御回路を備える。
【０００７】
前記出力回路の起動時において、前記音声入力信号が無信号レベルである前記基準電圧に固定される。その後、前記制御パルス信号により、活性化状態と非活性化状態と交互に繰り返して活性化状態の割合が非活性化状態の割合よりも段階的に高くなるように前記出力回路を制御する。その後、前記制御パルス信号により前記出力回路を活性化状態に固定する。その後、前記オフセット制御回路は、前記調整電圧を段階的に変化させることにより、前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを示すように前記比較結果信号が変化した場合には、前記比較結果信号が前記第１の出力端子の出力電圧が前記第２の出力端子の基準電圧以上の状態であることを示した時の値に前記調整電圧を固定する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係る音声出力システム１０００の構成の一例を示す図である。
【図２】図２は、図１に示す電子回路１００の各動作波形の一例を示す波形図である。
【発明を実施するための形態】
【０００９】
以下、各実施例について図面に基づいて説明する。
【実施例１】
【００１０】
図１は、実施例１に係る音声出力システム１０００の構成の一例を示す図である。
【００１１】
図１に示すように、音声出力システム１０００は、電子回路１００と、スピーカ２２を備える。
【００１２】
この音声出力システム１０００は、例えば、携帯電話に適用される。この場合スピーカ２２は、携帯電話の受話器部分に適用される。
【００１３】
電子回路１００は、スピーカ２２の両端２２ａ、２２ｂ間に音声出力信号を供給して電流ｉを流すことによりスピーカ２２から音声を出力させるようになっている。
【００１４】
この電子回路１００は、例えば、図１に示すように、入力端子ＴＩＮと、第１の出力端子Ｔ１と、第２の出力端子Ｔ２と、オフセット制御回路２０と、出力回路２１と、イネーブル制御回路２５と、電圧比較回路２６を備える。
【００１５】
入力端子ＴＩＮは、音声入力信号ＶＩＮが入力されるようになっている。なお、出力回路２１の起動時において、この音声入力信号ＶＩＮは無信号レベルである基準電圧ＶＲＥＦに固定される。
【００１６】
第１の出力端子Ｔ１は、スピーカ２２の一端２２ａに接続されるようになっている。
【００１７】
第２の出力端子Ｔ２は、基準電圧ＶＲＥＦが供給され、スピーカ２２の他端２２ｂに接続されるようになっている。
【００１８】
イネーブル制御回路２５は、制御パルス信号ＥＮを出力するようになっている。
【００１９】
このイネーブル制御回路２５は、出力回路２１の起動時において、制御パルス信号ＥＮにより、人間の可聴周波数（可聴帯域２０Ｈｚ〜２０ｋＨｚ）よりも高い周波数で活性化状態と非活性状態とを繰り返すように出力回路２１を制御する。
【００２０】
例えば、イネーブル制御回路２５は、出力回路２１の起動時において、制御パルス信号ＥＮのデューティ比が活性化状態に対応するように、制御パルス信号ＥＮにより出力回路２１を制御する。このとき、イネーブル制御回路２５は、デューティ比を０％から１００％に段階的に変化させる。
【００２１】
出力回路２１は、上述のように、制御パルス信号ＥＮにより活性化状態又は非活性化状態に制御されるようになっている。この出力回路２１は、製品毎に固有のオフセット電圧ΔＶを有する。
【００２２】
この出力回路２１は、活性化状態において、出力を第１の出力端子Ｔ１に電気的に接続し、入力端子ＴＩＮを介して入力された音声入力信号ＶＩＮと、調整電圧ＶＤＡＣと、オフセット電圧ΔＶとを加算して得られた音声出力信号を、第１の出力端子Ｔ１に出力するようになっている。
【００２３】
したがって、出力回路２１が活性化状態である場合、第１の出力端子Ｔ１の出力電圧ＶＯは音声出力信号の電圧となる。
【００２４】
一方、出力回路２１は、非活性化状態において、出力を第１の出力端子Ｔ１から電気的に絶縁するようになっている。
【００２５】
ここで、図１に示すように、第１の出力端子Ｔ１と第２の出力端子Ｔ２とはスピーカ２２の負荷を介して接続されている。したがって、出力回路２１が非活性化状態である場合、スピーカ２２のインピーダンスは高々数Ω〜十数Ωであるため、速やかに、第１の出力端子Ｔ１の出力電圧ＶＯは、第２の出力端子Ｔ２と同電位、すなわち基準電圧ＶＲＥＦとなる。
【００２６】
また、電圧比較回路２６は、第１の出力端子Ｔ１の出力電圧ＶＯと第２の出力端子Ｔ２の基準電圧ＶＲＥＦとを比較し、この比較結果に応じた比較結果信号ＥＳを出力するようになっている。
【００２７】
なお、この電圧比較回路２６自体のオフセット電圧に関しては、このオフセット電圧をキャンセルする技術が一般的に実施されているため、問題とならない。
【００２８】
オフセット制御回路２０は、比較結果信号ＥＳに応じて、調整電圧ＶＤＡＣを出力するようになっている。
【００２９】
このオフセット制御回路２０は、例えば、図１に示すように、ＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）回路２３と、ステップ制御回路２４を有する。
【００３０】
ＤＡＣ回路２３は、調整電圧ＶＤＡＣを出力するようになっている。
【００３１】
なお、ＤＡＣ回路２３が出力可能である調整電圧ＶＤＡＣの範囲（調整電圧ＶＤＡＣの最小値と最大値）は、出力回路２１のオフセット電圧ΔＶの分布よりも広くなるように設定されている。これにより、後述のように、調整電圧ＶＤＡＣを調整することにより、調整電圧ＶＤＡＣでオフセット電圧ΔＶを相殺することができる。
【００３２】
ステップ制御回路２４は、出力回路２１の起動時において、比較結果信号ＥＳに応じて、調整電圧ＶＤＡＣを一定の割合で段階的に変化させるようにＤＡＣ回路２３を制御する。特に、ステップ制御回路２４は、調整電圧ＶＤＡＣを最小値（ＶＤＣＡｍｉｎ）から段階的に上昇させるようにＤＡＣ回路２３を制御する。なお、ステップ制御回路２４は、調整電圧ＶＤＡＣを最大値から段階的に降下させるようにＤＡＣ回路２３を制御するようにしてもよい。
【００３３】
例えば、このステップ制御回路２４は、比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ未満の状態であることを示している場合（比較結果信号ＥＳが“Ｌｏｗ”レベル、すなわち、論理“０”）、ＤＡＣ回路２３を制御して、調整電圧ＶＤＡＣを人間の可聴周波数（可聴帯域）以下の時間間隔で段階的に変化させる。
【００３４】
なお、第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ未満の状態は、調整電圧ＶＤＡＣ＋オフセット電圧ΔＶ＜０であることと等価である。
【００３５】
一方、ステップ制御回路２４は、比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態であることを示している場合（比較結果信号ＥＳが“Ｈｉｇｈ”レベル、すなわち、論理“１”）、ＤＡＣ回路２３を制御して、調整電圧ＶＤＡＣを比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態であることを初めて示した時の値ＶＤＡＣｘに固定する。
【００３６】
なお、第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態は、調整電圧ＶＤＡＣ＋オフセット電圧ΔＶ≧０であることと等価である。特に、ＤＡＣ回路２３が値ＶＤＡＣｘを出力している場合、調整電圧ＶＤＡＣ（値ＶＤＡＣｘ）＋オフセット電圧ΔＶ≒０となる。
【００３７】
また、出力回路２１の起動後、オフセット制御回路２０は、継続して、調整電圧ＶＤＡＣを、比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態であることを初めて示した時の値ＶＤＡＣｘに固定するようになっている。
【００３８】
なお、本実施例では基準電圧ＶＲＥＦを想定しているが、これはシステムのＧＮＤ＝０Ｖを基準電圧ＶＲＥＦとする場合をも包含している。
【００３９】
次に、以上のような構成・機能を有する電子回路１００の動作の一例について説明する。ここで、図２は、図１に示す電子回路１００の各動作波形の一例を示す波形図である。
【００４０】
図２に示すように、出力回路２１の起動時において、音声入力信号ＶＩＮが無信号レベルである基準電圧ＶＲＥＦに固定され、同時にステップ制御回路２４をＤＡＣの最小値（マイナス値)になるようセットする。初期状態では出力回路２１は影響を与えず出力電圧ＶＯ＝基準電圧ＶＲＥＦである。
【００４１】
そして、出力回路２１の起動に先立ち、ステップ制御回路２４は、調整電圧ＶＤＡＣの最小値を示すようにＤＡＣ回路２３を制御する（時間ｔ０）。
【００４２】
その後、電子回路１００は、制御パルス信号ＥＮにより、活性化状態と非活性化状態と交互に繰り返して活性化状態の割合が非活性化状態の割合よりも段階的に高くなるように出力回路２１を制御する（時間ｔ１〜ｔ２）。このとき、イネーブル制御回路２５は、デューティ比を０％から１００％に段階的に変化させる。
【００４３】
なお、既述のように、出力回路２１の活性化状態では、出力電圧ＶＯ=基準電圧ＶＲＥＦ+調整電圧ＶＤＡＣ+オフセット電圧ΔＶとなる。一方、出力回路２１の非活性化状態では、出力電圧ＶＯ=基準電圧ＶＲＥＦとなる。
【００４４】
また、既述のように、制御パルス信号ＥＮにより、人間の可聴周波数（可聴帯域２０Ｈｚ〜２０ｋＨｚ）よりも高い周波数で活性化状態と非活性状態とを繰り返すように出力回路２１を制御する。
【００４５】
これにより、図２の音圧レベル（人間の耳に聞こえる音声量）のように擬似的にゆっくりと電位が降下するよう変化するようになり、聴感では可聴周波数以下となる。すなわち、スピーカ２２から発生するポップ音を可聴帯域外にすることが可能である。
【００４６】
その後、電子回路１００は、制御パルス信号ＥＮにより出力回路２１を活性化状態に固定する（時間ｔ２〜）。
【００４７】
このとき、出力電圧ＶＯ=基準電圧ＶＲＥＦ+調整電圧ＶＤＡＣ+オフセット電圧ΔＶとなっており、目標となる基準電圧ＶＲＥＦに加えて調整電圧ＶＤＡＣ+ΔＶが重畳されている状態となっている。そして、前述の通り、調整電圧ＶＤＡＣの電圧範囲はオフセット電圧の分布よりも広く、また、調整電圧ＶＤＡＣを最小値になるようセットしているため、調整電圧ＶＤＡＣ+オフセット電圧ΔＶは必ずマイナスとなる。
【００４８】
その後、オフセット制御回路２０のステップ制御回路２４は、比較結果信号ＥＳ（“０”）に応じて、調整電圧ＶＤＡＣを一定の割合で段階的に変化させるようにＤＡＣ回路２３を制御する。
【００４９】
このとき、ステップ制御回路２４は、ＤＡＣ回路２３を制御して、調整電圧ＶＤＡＣを人間の可聴周波数（可聴帯域）以下の時間間隔で段階的に変化させる。
【００５０】
これにより、図２の音圧レベルは、聴感では可聴周波数以下となる。
【００５１】
そして、調整電圧ＶＤＡＣを段階的に変化させることにより、比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態であることを示すように変化（比較結果信号ＥＳが“０”から“１”に変化）する（時間ｔ３）。
【００５２】
そして、比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態であることを示すように変化した場合には、オフセット制御回路２０は、調整電圧ＶＤＡＣを比較結果信号ＥＳが第１の出力端子Ｔ１の出力電圧ＶＯが第２の出力端子Ｔ２の基準電圧ＶＲＥＦ以上の状態であることを示した時の値ＶＤＡＣｘに固定する。これにより、出力回路２１の起動が完了する。
【００５３】
このように、出力電圧ＶＯ≧基準電圧ＶＲＥＦになるまで、調整電圧ＶＤＡＣを一段階ずつ可聴周波数以下となる時間間隔で単調に増加させることにより、オフセットが調整電圧ＶＤＡＣの１段階以内に収まる。
【００５４】
以上により、出力回路２１の起動や停止の際に発生するポップ音と無信号時の直流電流を同時に抑制される。
【００５５】
以上のように、本実施例１に係る電子回路１００によれば、無信号時のスピーカへの直流電流を抑制するとともに、ポップ音を低減させることができる。
【００５６】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【００５７】
１００  電子回路
１０００  音声出力システム
【図１】
2014027356.tif 000003
【図２】
2014027356.tif 000004