(57)【要約】【課題】不揮発性メモリのための適応的エラー訂正を提供する。【解決手段】  センス増幅器読み取り検出窓を動的に調整する、不揮発性メモリのための適応的エラー訂正のための方法およびシステムが開示される。メモリ制御回路は、エラー訂正符号（ＥＣＣ）ルーチンを使用して、これらのＥＣＣルーチンを使用しては訂正不可能であるビットエラーを検出する。その後、メモリ制御回路は、センス増幅器読み取り検出窓を動的に調整して、正確なデータが求められることを可能にする。その後、訂正データが外部回路に出力されることができる。訂正データはまた、後続の読み出し動作が以前にビット誤りのあったアドレスロケーションに対するアクセスを試みるときの、後のアクセスのために記憶されることもできる。開示される方法およびシステムはまた、不揮発性メモリでないメモリに関連して使用されることもできる。【選択図】図１
2014044791.tif 000002
【特許請求の範囲】
【請求項１】
メモリシステムであって、
メモリセルのアレイと、
前記メモリセルのアレイ内の複数のメモリセルに関して検知される電圧レベルに関連付けられるデータ出力信号を提供するように構成されるセンス増幅器回路であって、該センス増幅器回路は、前記検知される電圧レベルに対する読み取り検出窓を有する、センス増幅器回路と、
前記データ出力信号を受信し、少なくとも１つのエラー訂正制御（ＥＣＣ）ルーチンを適用することによって前記データ出力信号内のビットエラーを識別し訂正するように構成されるメモリ制御回路とを備え、前記メモリ回路は、識別されたビットエラーが前記少なくとも１つのＥＣＣルーチンによって訂正可能でないときに、少なくとも１つの動作パラメータを調整することによって、前記読み取り検出窓を変化させ、前記調整された少なくとも１つの動作パラメータを使用して、前記センス増幅器に、前記複数のメモリセルに関する電圧レベルを再検知させるようにさらに構成される、メモリシステム。
【請求項２】
前記少なくとも１つのＥＣＣルーチンは、シングルビットエラーおよびダブルビットエラーを識別するように構成され、シングルビットエラーのみを訂正するように構成される、請求項１に記載のメモリシステム。
【請求項３】
前記メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイを含み、前記少なくとも１つの動作パラメータは、前記センス増幅器回路に対する電流基準信号を含む、請求項１に記載のメモリシステム。
【請求項４】
基準電流制御信号に基づいて前記センス増幅器回路に前記電流基準信号を提供するように構成される基準電流生成回路をさらに備え、前記メモリ制御回路は、識別されたビットエラーが訂正可能でないときに前記基準電流制御信号を調整するようにさらに構成される、請求項３に記載のメモリシステム。
【請求項５】
前記メモリ制御回路は、前記基準電流制御信号を調整するように構成され、それによって、前記読み取り検出窓は調整窓にわたって変化される、請求項４に記載のメモリシステム。
【請求項６】
前記メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイを含み、前記少なくとも１つの動作パラメータは、前記複数のメモリセルに印加される読み出し電圧レベルを含む、請求項１に記載のメモリシステム。
【請求項７】
前記メモリ制御回路は、検出されるが訂正不可能なビットエラーが訂正されるまで前記読み取り検出窓を変化させ、訂正データを出力するように構成される、請求項１に記載のメモリシステム。
【請求項８】
前記メモリ制御回路は、前記少なくとも１つの動作パラメータに関して調整限界に達している場合に読み出し失敗を報告するようにさらに構成される、請求項７に記載のメモリシステム。
【請求項９】
前記メモリ制御回路は、前記訂正データを前記データ記憶回路内に記憶するようにさらに構成される、請求項７に記載のメモリシステム。
【請求項１０】
前記メモリ制御回路は、後続の読み出し動作が、前記メモリセルのアレイ内の以前に訂正されたアドレスロケーションからのデータに対処する場合に、前記記憶されている訂正データにアクセスするようにさらに構成される、請求項８に記載のメモリシステム。
【請求項１１】
前記メモリ制御回路は、訂正不可能なビットエラーが検出されると外部回路にホールドコマンドをアサートし、訂正データが求められると前記ホールドコマンドをアサート解除するようにさらに構成される、請求項１に記載のメモリシステム。
【請求項１２】
メモリシステムからデータを読み出すための方法であって、
センス増幅器回路を使用してメモリセルのアレイ内の複数のメモリセルに関する電圧レベルを検知するステップであって、前記センス増幅器回路は前記検知される電圧レベルに対する読み取り検出窓を有する、検知するステップと、
前記複数のメモリセルに関する検知される電圧レベルに関連付けられるデータ出力信号内のビットエラーを識別し訂正するために、エラー訂正符号（ＥＣＣ）ルーチンを適用するステップと、
識別されたビットエラーが前記ＥＣＣルーチンを使用して訂正可能でないときに、少なくとも１つの動作パラメータを調整することによって前記読み取り検出窓を変化させるステップと、
すべての識別されたビットエラーが前記ＥＣＣルーチンを使用して訂正可能になるまで、前記検知するステップ、前記適用するステップ、および前記変化させるステップを反復するステップとを含む、方法。
【請求項１３】
前記少なくとも１つの動作パラメータについて調整限界に達している場合に、読み出し失敗を報告して前記反復ステップを終了するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記ＥＣＣルーチンは、シングルビットエラーおよびダブルビットエラーを識別し、シングルビットエラーのみを訂正するように構成される、請求項１２に記載の方法。
【請求項１５】
前記メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイを含み、前記変化させるステップは、前記センス増幅器回路に対する電流基準信号を調整することによって前記読み取り検出窓を変化させるステップを含む、請求項１２に記載の方法。
【請求項１６】
前記メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイを含み、前記変化させるステップは、前記複数のメモリセルに印加される読み出し電圧レベルを調整することによって前記読み取り検出窓を変化させるステップを含む、請求項１２に記載の方法。
【請求項１７】
訂正データを出力するステップをさらに含む、請求項１２に記載の方法。
【請求項１８】
前記訂正データをデータ記憶装置内に記憶するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
後続の読み出し動作が、前記メモリセルのアレイ内の以前に訂正されたアドレスロケーションからのデータに対処する場合に、前記記憶されている訂正データにアクセスするステップをさらに含む、請求項１８に記載の方法。
【請求項２０】
訂正不可能なビットエラーが検出される場合に外部回路にホールドコマンドをアサートするステップと、すべての識別されたビットエラーが前記ＥＣＣルーチンを使用して訂正可能になると前記ホールドコマンドをアサート停止するステップとをさらに含む、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の技術分野は、不揮発性メモリ（ＮＶＭ）に関し、より詳細には、ＮＶＭセル内に記憶されるデータ内のエラーを訂正するための技法に関する。
【背景技術】
【０００２】
プログラム可能メモリは、スプリットゲートＮＶＭセルを含む不揮発性メモリ（ＮＶＭ）セルを使用して実装されてきている。これらのプログラム可能メモリは、所望に応じて、独立型メモリ集積回路として実装されることができるか、または、他の集積回路内に埋め込まれることができる。
【０００３】
動作中、ＮＶＭセル内に記憶されるデータはエラーを含む可能性がある。従って、多くのＮＶＭシステムは性能を向上させるためにエラー訂正符号（ＥＣＣ）ルーチンを使用する。たとえば、ＮＶＭシステム内の所与のアドレスに位置するマルチビットデータについて、ＥＣＣルーチンがマルチビットデータに適用されて、マルチビットデータとともにＮＶＭシステム内に記憶されるＥＣＣデータが生成される。その後、このマルチビットデータがアドレスロケーションから読み出されるとき、ＥＣＣルーチンが再び実行されて、そのマルチビットデータのためのＥＣＣデータが再生成される。次いで、再生成されたＥＣＣデータは元のＥＣＣデータと比較されて、マルチビットデータに適用されたＥＣＣルーチンに応じて、アドレスロケーションから読み出されたマルチビットデータ内に、シングルビット、ダブルビット、またはより大きいマルチビットのエラーが存在するか否かが判定される。特に、シングルビットエラーを識別して訂正することができ、ダブルビットエラーを識別することはできるが、訂正することはできないＥＣＣルーチンが採用されることが多い。
【０００４】
ＮＶＭシステムが長期間かけて使用されるにつれて、ＮＶＭセルの性能は劣化する可能性がある。この性能の劣化は、データがＮＶＭシステム内に記憶されるとき、およびデータがＮＶＭシステムから読み出されるときに発生するビットエラー数を増大させる可能性がある。いくつかの用途について、このビットエラーの増大は、ＮＶＭシステムがもはや十分に信頼可能ではないようにする可能性があり、それによって、そのような用途のためのＮＶＭシステムの耐用年数が制限される。
【図面の簡単な説明】
【０００５】
添付の図面はほんの一例の実施形態を示すに過ぎず、それゆえ、本発明の範囲を限定するものとみなされるべきではないことに留意されたい。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない
【０００６】
【図１】読み取り検出窓を動的に変化させるために動作パラメータを調整するＥＣＣ論理回路を含む不揮発性メモリ（ＮＶＭ）システムに関するブロック図。
【図２】プログラム／消去サイクルカウントが増大するときの、ＮＶＭセル内の消去状態電圧において発生する変化を示すビットヒストグラムの図。
【図３】センス増幅器読み取り検出窓に対する調整の図。
【図４】読み取り検出窓を調整するためにセンス増幅器基準電流を変化させるための一実施形態のブロック図。
【図５】センス増幅器読み取り検出窓を調整するために動作パラメータを変化させるための一実施形態のプロセス図。
【図６】センス増幅器読み取り検出窓を調整するために基準電流パラメータを変化させるための一実施形態のプロセス図。
【図７】センス増幅器の一実施形態の回路図。
【発明を実施するための形態】
【０００７】
センス増幅器読み取り検出窓を動的に調整する、不揮発性メモリのための適応的エラー訂正のための方法およびシステムが開示される。開示される方法およびシステムは、エラー訂正符号（ＥＣＣ）ルーチンを使用して、これらのＥＣＣルーチンを使用しては訂正不可能であるビットエラーを検出する。センス増幅器読み取り検出窓に対して動的な調整を行うことによって、正確なデータが求められることが可能になる。その後、訂正データが外部回路に出力されることができる。訂正データはまた、後続の読み出し動作が以前にビット誤りのあったアドレスロケーションに対するアクセスを試みるときの、後のアクセスのために記憶されることもできる。開示される方法およびシステムはまた、不揮発性メモリでないメモリに関連して使用されることもできる。所望に応じて、種々の特徴および変形形態が実装されることができ、関連のまたは修正されたシステムおよび方法も、同様に利用されることができる。
【０００８】
下記により詳細に説明されるように、開示される実施形態は、ＥＣＣルーチンを通じて識別可能であるが訂正可能ではないビットエラーが、動作パラメータを調整し、それによって、センス増幅器回路のための読み取り検出窓を調整することによって訂正されることを可能にする。調整された動作パラメータは、たとえば、基準電流、電圧、ならびに／または、所望のセンス増幅器アーキテクチャおよび読み取り検出窓調整に依存する他のパラメータを含むことができる。プログラムされたＮＶＭセルが消去されたセルとして読み出されるため、かつ／または、消去されたＮＶＭセルがプログラムされたセルとして読み出されるため、ＮＶＭセルの経年劣化に起因して、または他の動作条件から、ビットエラーが発生する可能性がある。読み取り検出窓を調整することによって、センス増幅器は、ＮＶＭセルにとって適切なプログラム／消去状態を検出し得、それによって、アクセスされたデータ内に存在し得る訂正不可能なビットエラーの数が低減される。たとえば、ビットエラーがダブルビットエラーからシングルビットエラーに低減される場合、そうでなければダブルビットエラーを訂正することが可能ではないＥＣＣルーチンが、ここではアクセスされたデータ内のシングルビットエラーを訂正することができる。本明細書で開示する実施形態は、マルチビットデータ内に識別されることができるビットエラーの数がこのマルチビットデータ内で訂正されることができるビットエラーの数を超える任意の所望のＥＣＣルーチンに関連して使用されることができることに留意されたい。さらに、ＥＣＣルーチンは、所望に応じて、ハミング符号、リードソロモン符号、ＢＣＨ（ボース−チョーンドリ−オッカンガム）符号、ビタビ復号器、および／または他のエラー訂正符号技法に基づくことができることに留意されたい。有利には、本明細書に記載の実施形態は、そうでなければ訂正不可能であるビットエラーが訂正されることを可能にすることによって、ＮＶＭセルの耐用年数を延長する。
【０００９】
下記に記載の実施形態は、読み取り検出窓を調整するための主要な機構としてセンス増幅器基準電流に対する変更を利用するが、他の動作パラメータも調整され得ることにさらに留意されたい。たとえば、アクセスされるＮＶＭセルがビット線電圧に対する変化を引き起こすために許容される積分時間を調整するために、センス増幅器読み取りタイミングが変更されることができる。さらに、アクセスされるＮＶＭセルに印加される読み出し電圧レベルが調整され得、それによって、センス増幅器回路に対する読み取り検出窓が調整される。所望される場合、センス増幅器読み取り検出窓を変化させるために他の動作パラメータも調整され得る。またさらに、正確なデータが読み取り検出窓に対する調整を通じて検出されると、さまざまな追加のステップがこの訂正データに対して行われることができる。たとえば、訂正データは誤りのあったアドレス内に再書き込みされることができる。訂正データはメモリ回路内に記憶され、後に使用するために保存されることができる。また、訂正データを取得した調整に関連付けられるパラメータがメモリ回路内に記憶され、後に使用するために保存されることができる。本明細書に記載のＮＶＭシステムは、フラッシュメモリシステム、フローティングゲートＮＶＭセルを使用するシステム、スプリットゲートＮＶＭセルを使用するシステム、および／または他の所望のＮＶＭシステムを含むさまざまな異なるＮＶＭシステムであることができることにさらに留意されたい。さらに、ＮＶＭセル内の電荷蓄積層は、所望される場合、分離した電荷蓄積層（たとえば、シリコンナノ結晶、金属ナノクラスタ、窒化物など）、連続した電荷蓄積層（たとえば、ポリシリコンなど）または他の電荷蓄積層を含むことができる。またさらに、記載の実施形態は例示的なメモリシステムとしてＮＶＭシステムを使用するが、所望される場合、ＮＶＭメモリセルを利用するのではなく、他のタイプのメモリセルを用いるメモリシステムが利用され得ることに留意されたい。検出されるが訂正不可能なＥＣＣ誤りに基づいて読み取りマージンを依然として動的に調整しながら、他の変形形態も実装され得る。
【００１０】
図１は、ＮＶＭ１０２と、メモリ制御回路１２０とを含むＮＶＭシステム１００のブロック図である。ＮＶＭ１０２は、ＮＶＭセルのアレイ１０４と、コアロジック１０６と、アナログ信号生成回路１０８と、ワード線ドライバ回路（ＷＬ  ＤＲＶＲＳ）１１０とを含む。メモリ制御回路１２０は、制御論理回路１２２と、エラー訂正符号（ＥＣＣ）論理回路１２４と、電流基準制御回路１２６と、アドレスマッピング制御回路１２８と、スクラッチＲＡＭ（ランダム・アクセス・メモリ）１３０とを含む。ＥＣＣ論理回路１２４および電流基準制御回路１２６は、所望される場合、単一の機能ブロックに組み合わされ得ることに留意されたい。所望に応じて、他の変形形態も実装され得る。ＮＶＭシステム１００およびメモリ制御回路１２０は、制御（ＣＮＴＬ）信号線１３２を通じて互いに制御情報を通信し、アドレス（ＡＤＤＲ）信号線１３４を通じて互いにアドレス情報を通信し、データ（ＤＡＴＡ）信号線１３６を通じて互いにデータ情報を通信する。メモリ制御回路１２０は、制御線１４０を通じてさらに外部回路と通信をやり取りする。たとえば、制御情報は制御（ＣＮＴＬ）信号線１４２を通じて通信される。アドレス情報はアドレス（ＡＤＤＲ）信号線１４４を通じて通信される。そして、データ情報はデータ（ＤＡＴＡ）信号線１４６を通じて通信される。メモリ制御回路１２０およびＮＶＭ１００は、所望される場合、単一の集積回路内に集積されることができることに留意されたい。さらに、外部回路は、同じ集積回路内に位置する、または異なる集積回路内に位置する追加の回路であることができることに留意されたい。
【００１１】
ＮＶＭセルアレイ１０４は、複数のＮＶＭセルを含む。動作時、ＮＶＭセルはＮＶＭセルによって記憶される論理値を示すプログラム状態または消去状態に置かれる。これらの論理値は、ＮＶＭセルアレイ１０４内に記憶されているデータと、ＮＶＭセルアレイ１０４内に記憶されているデータ内のエラーを訂正するためにＮＶＭシステム１００によって使用されるＥＣＣルーチンに関連付けられるエラー訂正符号（ＥＣＣ）データとの両方を表す。ＥＣＣロジック１２４は、ＮＶＭセルアレイ１０４内に記憶されることになるデータを受信し、ＮＶＭシステム１００内でイネーブルされるＥＣＣルーチンを使用してＥＣＣデータを生成する。その後、ＥＣＣデータはデータとともにＮＶＭセルアレイ１０４内に記憶される。その後データがＮＶＭアレイ１０４から読み出されるとき、ＥＣＣデータも読み出される。その後、ＥＣＣロジック１２４は、ＮＶＭセルアレイ１０４から読み出されるデータに基づいてＥＣＣチェックデータを再生成する。その後、ＥＣＣチェックデータは、記憶されているＥＣＣデータに対して比較される。この比較が一致する場合、データは正確であるとみなされる。比較が一致しない場合、データはエラーを含むとみなされる。ＥＣＣルーチンは多くの場合シングルビットエラーを検出し訂正し、ＥＣＣルーチンは多くの場合ダブルビットエラーを検出するが訂正はしない。より洗練された複雑なＥＣＣルーチンはマルチビットエラーを検出して訂正することができる。さらに、ＥＣＣルーチンは多くの場合、それらが訂正することができるよりも高次のビットエラーを検出することができる。
【００１２】
ワード線ドライバ回路（ＷＬ  ＤＲＶＲＳ）１１０は、ＮＶＭセルアレイ１０４内の選択されたＮＶＭセル行にワード線電圧を提供する。ＮＶＭセル行はメモリ制御回路１２０によって提供される行アドレス情報に基づいて選択される。アレイ１０４内のＮＶＭセルがスプリットゲートＮＶＭセルである場合、ワード線ドライバ回路（ＷＬ  ＤＲＶＲＳ）１１０は、ＮＶＭセルの選択ゲートドライバおよび制御ゲートドライバの両方を含むことになる。コアロジック１０６は、選択されたＮＶＭセルにアクセスする回路を含み、選択されたＮＶＭセル行からさらにデータ線の列選択を行う列ロジックを含む。たとえば、コアロジック１０６は、センス増幅器回路、タイミング回路、制御回路、および、ＮＶＭセルアレイ１０４内の選択されたＮＶＭセル行からのデータ線への制御されたアクセスを提供するスイッチング回路を含むことができる。アナログ信号生成回路１０８は、コアロジック１０６によって利用されるアナログ信号を生成および／または提供するように構成される。たとえば、アナログ信号生成回路１０８は、基準電流生成器、入出力回路、電圧ポンプ、電圧レギュレータおよび電圧基準生成器を含むことができる。制御（ＣＮＴＬ）信号線１１４を使用してコアロジック１０６とアナログ信号生成回路１０８との間で制御信号が通信される。
【００１３】
本明細書に記載の特定の実施形態について下記にさらに詳細に説明されるように、アナログ信号生成回路１０８によって可変センス増幅器基準電流信号（ＩＳＡ＿ＲＥＦ）１１６が生成されて、コアロジック１０６内のセンス増幅器回路に提供される。他の信号（ＳＧＮＬＳ）１１８も、アナログ信号生成回路１０８によって生成されてコアロジック１０６に提供される。さらに、コアロジック１０６は、セルアレイ１０４からＮビットのデータワードを読み出すように構成される複数のセンス増幅器（ＳＡ）を含む。たとえば、第１のセンス増幅器（ＳＡ０）１０７Ａ〜第Ｎのセンス増幅器（ＳＡＮ−１）の複数Ｎ個のセンス増幅器は、ＮＶＭアレイ１０４からＮビットのデータワードを読み出すように構成される。さらに、複数セット（Ｘ）のビット線のうちの１つが、たとえば、マルチプレクサ回路を使用してセルアレイ１０４から選択される。図示のように、Ｎ本のビット線から成る第１のセット１０５Ａ（ＢＬＳ０）〜Ｎ本のビット線から成る第Ｘのセット１０５Ｂ（ＢＬＳＸ−１）の異なるＸセットのビット線が、ＮＶＭアレイ１０４からコア論理回路１０６へ提供される。その後、Ｎ本のビット線から成るこれらのセット１０５Ａ．．．１０５Ｂのうちの１つが、所与の読み出し動作についてセンス増幅器１０７Ａ．．．１０７Ｂによる読み出しのために選択される。
【００１４】
上述のように、ＥＣＣ論理回路１２４は、ＮＶＭセルアレイ１０４に書き込まれているデータにＥＣＣルーチンを適用し、ＮＶＭセルアレイ１０４に書き込まれるデータとともに記憶されるＥＣＣデータを生成する。読み出し動作中、ＥＣＣデータは再生成されたＥＣＣデータと比較されて、ＮＶＭセルアレイから読み出されるデータがビットエラーを含むか否かが判定される。本明細書においてさらに説明されるように、ＥＣＣロジック１２４によって為される判定に基づいて、電流基準制御回路１２６は、ＮＶＭ１０２に制御信号を提供して、コアロジック１０６内のセンス増幅器回路に印加されるセンス増幅器基準電流信号（ＩＳＡ＿ＲＥＦ）１１６を制御して変化させる。たとえば、ＥＣＣ論理回路１２４によってダブルビットエラーが検出される場合、電流基準制御回路１２６は、ＮＶＭセルアレイ１０４から正確なデータが読み出されるか否かを判定するために、センス増幅器基準電流信号（ＩＳＡ＿ＲＥＦ）１１６が、値の選択される範囲にわたって変化されるようにすることができる。ここでも、所望される場合、センス増幅器基準電流信号（ＩＳＡ＿ＲＥＦ）１１６に加えて、またはその代わりに、他の動作パラメータも調整され得ることに留意されたい。たとえば、アレイ１０４内のＮＶＭセルに対する読み出し電圧レベルが、アナログ生成回路１０８によって生成されて、正確なデータがＮＶＭセルアレイ１０４から読み出されることができるか否かを判定するために値の選択される範囲にわたって変化させるために調整されることができる。たとえば、アクセスされるＮＶＭセルのゲートに印加されるワード線電圧を調整することによる、読み出し電圧レベルのこの調整は、アクセスされるＮＶＭセルの電圧レベルを検出するために使用される、センス増幅器に対する読み取り検出窓を効果的に調整する。スプリットゲートＮＶＭセルについては、制御ゲートワード線電圧が、読み出し電圧レベル調整を提供するために、アクセスされるＮＶＭセルに対して調整されることができる。所望に応じて、他の変形形態が実装され得る。
【００１５】
制御論理回路１２２は、メモリ制御回路１２０およびＮＶＭシステム１０２の動作を制御するように構成される。アドレスマッピング制御回路１２８は、外部回路からアドレス情報を受信し、ＮＶＭセルアレイ１０４に対してデータを読み書きするためにアドレスを生成する。スクラッチＲＡＭ（ランダム・アクセス・メモリ）１３０は、メモリ制御回路１２０によって利用されるデータを記憶し取り出すためにメモリ制御回路１２０によってアクセス可能なデータ記憶回路である。たとえば、下記にさらに詳細に説明されるように、スクラッチＲＡＭまたはデータ記憶回路１３０は、ダブルビットエラーがＥＣＣロジック１２４によって検出されるＮＶＭセルアレイ１０４内のアドレスロケーションについての訂正データを記憶するために使用されることができる。さらに、アドレスマッピング回路１２８は、外部回路が、すでに訂正されたＮＶＭセルアレイ１０４内のアドレスロケーションを提供する場合には、ＮＶＭセルアレイ１０４内のメモリロケーションではなく、スクラッチＲＡＭ１３０内のメモリロケーションに対するアドレスポインタを提供することができる。訂正データ、アドレスロケーション、パラメータ情報、および／または任意の他の所望の情報を記憶するために、他のデータ記憶回路もメモリ制御回路１２０によって利用され得ることに留意されたい。
【００１６】
図２は、プログラム／消去サイクルカウントが増大するときの、ＮＶＭセル内に記憶される消去状態電圧において発生する変化を示すビットヒストグラム２００である。ｘ軸２０４は消去状態にあるＮＶＭセルに関する閾値電圧の電圧（Ｖｔ）を表し、ｙ軸２０２は、特定の閾値電圧を有するＮＶＭアレイ内のビットまたはセルの数を表す。分布曲線２０６は、ＮＶＭアレイが初期プログラム／消去サイクルにおいて最初に使用されるときの、ＮＶＭアレイ内のＮＶＭセルに関する閾値電圧分布を表す。分布曲線２０８は、１０００プログラム／消去サイクル後の、ＮＶＭアレイ内のＮＶＭセルに関する閾値電圧分布を表す。分布曲線２１０は、１０，０００プログラム／消去サイクル後の、ＮＶＭアレイ内のＮＶＭセルに関する閾値電圧分布を表す。そして、分布曲線２１２は、１００，０００プログラム／消去サイクル後の、ＮＶＭアレイ内のＮＶＭセルに関する閾値電圧分布を表す。従って、ＮＶＭアレイが年数を経るにつれて、分布曲線はＮＶＭセルに対する読み出し動作に関する電圧レベルにより近づいて移動する。たとえば、１つの通常読み出し電圧レベルは、矢印２１４によって図示されるような１．４５ボルトである。分布曲線がこの通常読み出し電圧レベル２１４に近づいて移動するにつれて、ビットエラーは通常読み出し電圧レベルに十分近い消去電圧レベルを記憶するＮＶＭセルから、消去セルではなくプログラムセルとして検出される可能性がますます高くなる。同様に、エラーは、ＮＶＭシステムが劣化するにつれて、通常読み出し電圧レベルに近づいて移動するプログラム電圧レベルからも発生する可能性がある。たとえば、高温焼成中の保持損失に起因してより低く偏移する、通常読み出し電圧レベルを上回る電圧レベルを有するプログラムビットについてエラーが発生する可能性がある。
【００１７】
有利には、本明細書に記載の実施形態は、ＮＶＭアレイ１０４から読み出されるデータを訂正するために、ＮＶＭシステムに関する動作パラメータを変化させ、それによって、ＮＶＭセルからデータ値を検出するためのセンス増幅器読み取り検出窓を調整する。たとえば、センス増幅器回路に対する基準電流は、ダブルビットＥＣＣエラーが除去されることができるか否かを判定するために或る値の範囲にわたって変化されることができ、そうである場合、訂正データがＮＶＭアレイ１０４から読み出されるデータとして確定され、提供される。さらに、ここでも、読み出し電圧レベルは、センス増幅器読み取り検出窓を調整するために変化されることができ、所望に応じて、他の動作パラメータもセンス増幅器読み取り検出窓を調整するために変化され得ることに留意されたい。
【００１８】
図３は、検出窓調整の図３００である。図２と同様に、ｘ軸３０４はＮＶＭセルに関する閾値電圧の電圧（Ｖｔ）を表し、ｙ軸３０２は、特定の閾値電圧を有するＮＶＭアレイ内のビットまたはセルの数を表す。分布曲線３０６は消去されているＮＶＭセルを表し、分布曲線３０８は、プログラムされているＮＶＭセルを表す。矢印２１４は公称読み出し電圧レベルを表し、この読み出し電圧は、読み出し動作中にＮＶＭセルのゲートに印加され、事実上、ＮＶＭセルに関するターンオン閾値電圧を決定するバイアス電圧を表す。破線３１４および３１６は、センス増幅器読み取り検出窓３１２の端部を表す。ＮＶＭセル電圧レベルがセンス増幅器読み取り検出窓３１２内になると、センス増幅器はＮＶＭセルに関する不正確なデータを取り出す可能性がある。本明細書に記載のように、センス増幅器読み取り検出窓３１２は、調整下限３２０と調整上限３２２との間の、矢印３２１および３２３によって示されるような、調整窓３１８内で調整されることができる。調整限界３２０および３２２は、所望に応じて、調整されている動作パラメータおよびこれらの調整の範囲に応じて選択されることができる。たとえば、調整されるセンス増幅器動作パラメータは、所望に応じて、センス増幅器基準電流、読み出し電圧レベル、および／または他の動作パラメータを含むことができる。
【００１９】
消去ＮＶＭセル電圧およびプログラムＮＶＭセル電圧はこのセンス増幅器検出窓３１２内にならないように設計されるが、それにもかかわらず、ＮＶＭセル電圧は、ＮＶＭアレイの性能劣化に起因してこのセンス増幅器検出窓３１２内になる場合がある。この性能劣化は、たとえば、サイクルカウントが大きくなることに起因して消去セルに対して記憶される電圧が上昇するとき、または、データ保持の電荷損失に起因してプログラムセルに対して記憶される電圧が低いときに発生する可能性がある。ＮＶＭセルによって上昇した消去電圧および／もしくは低減したプログラム電圧が記憶される場合、ならびに／または、センス増幅器回路が不正確なデータ値を読み出す場合の、他の条件も性能劣化を発生させる可能性がある。
【００２０】
図４は、センス増幅器検出窓を調整するためにセンス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６を変化させる一実施形態４００のブロック図である。列マルチプレクサ（ＭＵＸ）４０４は、ＮＶＭセルアレイから複数（Ｘ個）のＮビット・データ・パス４０２を受ける。各Ｎビット・データ・パスは、ＮＶＭアレイ１０４内のＮＶＭセル内に記憶されるデータ、およびこのデータに関連付けられる、記憶されているＥＣＣデータを表す。その後、ＭＵＸ（Ｘ：１）４０４はＮビット・データ・パス４０５としてセンス増幅器回路４０６に提供するために、これらの複数（Ｘ個）のＮビット・データ・パスのうちの１つの選択を行う。センス増幅器回路４０５は、その後、選択されたＮビット・データ・パスに出力信号を提供するＮＶＭセル内に記憶されている電圧レベルを検知することによってＮビット・データ・パス４０５によって表されるデータを読み出す。検知動作の後、センス増幅器回路４０６は、次いで、Ｎビットデータ出力信号４０７を、ＥＣＣ論理回路１２４、および所望に応じて、他の回路４１４に提供する。ＥＣＣ論理回路１２４は、ＥＣＣルーチンをＮビットデータ出力信号４０７のデータ部に適用して、記憶されているデータに関連付けられるＥＣＣデータを再生成する。その後、ＥＣＣ論理回路１２４は再生成されたＥＣＣデータを記憶されているＥＣＣデータと比較して、記憶されているデータ内にビットエラーが存在するか否かを判定する。ＥＣＣ論理回路１２４が訂正することができないビットエラーが検出される場合、ＥＣＣ論理回路は基準電流制御回路１２６にエラー指示信号４１０を提供する。その後、基準電流制御回路１２６は、電流制御信号４１２をセンス増幅器（ＳＡ）電流基準生成回路に提供して、センス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６が、センス増幅器検出窓３２２を調整するように変化されるようにする。その後、センス増幅器回路４０６は、選択されたＮビット・データ・パス４０５上のデータレベルを再検知する。このプロセスは、ＥＣＣ論理回路１２４がもはや、訂正されることができないビットエラーを検出しなくなるか、または、たとえば、選択された範囲のパラメータ変更が適用され終わった後に、読み出し動作が失敗したという判定が為されるまで、反復される。
【００２１】
本明細書に記載の特定の実施形態について、シングルビット訂正・ダブルビット検出ＥＣＣルーチンが利用されることにさらに留意されたい。読み出し動作中にダブルビットエラーが発生すると、センス増幅器基準電流または他の動作パラメータが変更され、一連の再読み出し動作が行われる。この変更は、有効データが返されるまで閾値電圧（Ｖｔ）読み取り窓を効率的に掃引するように構成される。本明細書に記載のように、所望される場合、この正確なデータは、ＮＶＭシステムまたは他の回路内のランダム・アクセス・メモリ（ＲＡＭ）のようなメモリ内に記憶されることができる。問題のあるアドレスが後に読み出し動作のために呼び出される場合、ポインタは読み出しをＮＶＭアレイからそのメモリロケーションにリダイレクトする。さらに、所望される場合、本明細書に記載のエラー訂正技法は、可能性として、すでに実地で稼働しているＮＶＭシステムに対するファームウェア更新を通じて実装されることができる。
【００２２】
図５は、センス増幅器読み取り検出窓を調整するために動作パラメータを変更するための一実施形態５００のプロセス図である。ブロック５０２において、ＮＶＭアレイ１０４に対して読み出し動作が実施される。ブロック５０４において、出力データがセンス増幅器（ＳＡ）回路から受け取られる。ブロック５０６において、センス増幅器回路からの出力データにＥＣＣルーチンが適用される。判定ブロック５０８において、ダブルビットエラーが検出されているか否かの判定が行われる。「いいえ」の場合、ブロック５１２に達し、ここで、読み出しが完了してセンス増幅器回路からのデータ出力が利用される。「はい」の場合、判定ブロック５１４に達し、ここで、追加の読み取り窓調整が利用可能であるか否かの判定が行われる。「いいえ」である場合、ブロック５１６に達し、読み出しは失敗する。「はい」の場合、ブロック５１０に達し、ここで、センス増幅器基準電流（ＩＳＡ＿ＲＥＦ）および／またはＮＶＭセル読み出し電圧レベルのような、センス増幅器回路に関する少なくとも１つの動作パラメータが、センス増幅器回路のために読み取り窓を変化させるために調整される。次いで、フローはブロック５０２に戻り、ここで、センス増幅器回路はデータを再検知し、センス増幅器回路から再び出力データが受信される。この例示的な実施形態はＥＣＣルーチンによって検出可能であるが訂正可能ではないダブルビットエラーに対処しているが、再び、本明細書で開示する実施形態は、マルチビットデータ内に識別されることができるビットエラーの数がこのマルチビットデータ内で訂正されることができるビットエラーの数を超える任意の所望のＥＣＣルーチンに関連して使用されることができることに留意されたい。
【００２３】
図６は、ＮＶＭアレイ１０４からの出力データ内でビットエラーが検出された後に、読み取り検出窓を調整するためにセンス増幅器基準電流パラメータを変更するための一実施形態６００のプロセス流れ図である。ブロック６０２において、ＮＶＭアレイ１０４に対する読み出しが開始される。ブロック６０４において、外部読み出しアドレスがアドレスマッピング制御回路（ＡＭＣＣ）１２８へ伝播し、当該アドレスマッピング制御回路が外部アドレスを受信する。ブロック６０６において、アドレスマッピング制御回路（ＡＭＣＣ）１２８によって生成されるＮＶＭアドレス（ＡＤＤＲ）、およびメモリ制御回路（ＭＣＣ）１２０からの関連制御（ＣＮＴＬ）信号が、ＮＶＭアレイ１０２の読み出しを開始するために使用される。次に、ブロック６０８において、ＮＶＭアレイ１０２は読み出し動作を実行し、関連付けられるデータおよびＥＣＣ情報がメモリ制御回路（ＭＣＣ）１２０に送り返される。ブロック６１０において、ＥＣＣ論理回路１２４は、その後、ＥＣＣルーチンを使用して読み出されたデータからＥＣＣデータを再生成することによって、および、この新たなＥＣＣデータを記憶されているＥＣＣデータと比較することによってデータの精度をチェックする。次に、判定ブロック６１２において、ＥＣＣダブルビットエラーがＥＣＣ論理回路１２４によって検出されているか否かの判定が行われる。「いいえ」の場合、フローはブロック６１４に移動し、ここで、読み出し動作は完了する。「はい」の場合、フローはブロック６１６に移動し、ここで、エラー回復ステップが開始する。
【００２４】
本明細書に記載のように、エラー回復ステップは、センス増幅器回路４０６のために読み取り窓を調整するためにセンス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６を変化させることを含む。最初に、図示されている実施形態６００について、メモリ制御回路（ＭＣＣ）６１６は、ＮＶＭホールドコマンドを外部回路にアサートする。このホールドコマンドは、外部回路に、ＮＶＭシステム１００にエラー回復プロセスを完了するための時間を提供するように、ＮＶＭシステム１００に対するさらなる読み出しまたは他のコマンドを保留するよう通知する。次に、判定ブロック６２６において、読み出されているアドレスがスクラッチメモリ（ＲＡＭ）１３０内にすでに記憶されているか否かの判定が行われる。「はい」の場合、このアドレスに対する訂正データがスクラッチメモリ（ＲＡＭ）１３０内にすでに記憶されている。この訂正データが、ＮＶＭシステム１００からの出力データとして使用され、読み出しはブロック６２８において完了する。「いいえ」の場合、フローはブロック６１８に進む。
【００２５】
ブロック６１８において、メモリ制御回路（ＭＣＣ）６１６はセンス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６を調整する。次に、ブロック６２０に達し、ここで、メモリ制御回路（ＭＣＣ）１２０は誤りのあるＮＶＭアドレスを対象とする読み出し動作を実行する。判定ブロック６２２において、ＮＶＭシステム１０２から新たに読み出されたデータおよびＥＣＣ情報に基づいて、ＥＣＣダブルビットエラーが依然として検出されるか否かの判定が行われる。「はい」の場合、フローはブロック６１８に戻る。
【００２６】
所望に応じて、さまざまな調整技法がブロック６１８に関連して適用されることができることに留意されたい。たとえば、最初にブロック６１８に達するとき、メモリ制御回路（ＭＣＣ）６１６はセンス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６をその最下限に調整することができる。その後、ステップ６１８に達する度毎に、メモリ制御回路（ＭＣＣ）６１６はセンス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６をより大きな電流量に増分しながら調整することができる。増分調整は、センス増幅器検出窓３１２を所望の調整窓３１８にわたって効率的に掃引するために使用されることができる。増分のサイズは、所望に応じて選択されることができ、可変増分調整も使用され得る。所望される場合、ブロック６１４において読み出し動作が完了する前に最大電流限界に達する場合に、読み出し失敗が指示されることができることにさらに留意されたい。センス増幅器検出窓３１２を効果的に調整するために依然としてセンス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６を調整しながら、他の変形形態および技法も使用され得ることにさらに留意されたい。本明細書に記載のように、この調整は、センス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６を調整することによってセンス増幅器検出窓３１２を変化させることによって正確なデータが検出されることができるか否かを判定するために行われている。
【００２７】
ブロック６２２における判定が「いいえ」である場合、ＥＣＣダブルビットエラーはもはや検出されていないとして、ブロック６２４に達する。ブロック６１４において、誤りのあるＮＶＭアドレスおよび関連データ情報がスクラッチメモリ（ＲＡＭ）１３０内に記憶される。従って、判定ブロック６２６に達する後続の読み出しは、ＮＶＭセルアレイ１０４の内容ではなく、アドレスマッピング回路１２８によってスクラッチメモリ（ＲＡＭ）１３０の内容にマッピングされることになる。さらに、センス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６が、その元の値にリセットされる。さらに、外部回路に対するＮＶＭホールドコマンドがアサート解除されて、それによって、外部回路はＮＶＭシステム１００に関連する追加の動作を継続することができる。その後、フローはブロック６１４に移動し、ここで、読み出し動作は完了する。
【００２８】
図７は、センス増幅器回路４０６が受けるＮ個のデータパス４０５の各々に利用されることができる差動センス増幅器の実施形態７００の回路図である。図示されている実施形態７００について、アクセスされるＮＶＭセルによって生成される電流は電流源（ＩＣＥＬＬ）７０８によって表される。コンデンサ（ＣＢＬ１）７０６は、第１のビット線（ＢＬ１）７１２に関するビット線キャパシタンスを表す。図示のように、この電流源（ＩＣＥＬＬ）７０８およびビット線キャパシタンス（ＣＢＬ１）７０６は、第１のビット線（ＢＬ１）と接地（ＧＮＤ）７２２との間で並列に結合される。第２のビット線（ＢＬ２）も、差動センス増幅器に設けられる。コンデンサ（ＣＢＬ２）７０２は、第２のビット線（ＢＬ２）７１０に関するビット線キャパシタンスを表す。電流源（ＩＳＡ＿ＲＥＦ（可変））７０４は、センス増幅器基準電流を表し、これは、読み取り検出窓を調整するためにセンス増幅器基準電流を変化させる実施形態について上述した可変センス増幅器基準電流（ＩＳＡ＿ＲＥＦ）１１６に対応する。第１のビット線（ＢＬ１）７１２および第２のビット線（ＢＬ２）７１０は、トランジスタ（Ｍ１）７１４と、トランジスタ（Ｍ２）７１６と、トランジスタ（Ｍ３）７１８とを含むプリチャージ回路に接続される。トランジスタ（Ｍ１）７１４は、供給電圧（ＶＤＤ）７２０と第２のビット線（ＢＬ２）７１０との間に接続され、トランジスタ（Ｍ２）７１６は、供給電圧（ＶＤＤ）と第１のビット線（ＢＬ１）７１２との間に接続される。トランジスタ（Ｍ３）７１８は第１のビット線（ＢＬ１）７１２と第２のビット線（ＢＬ２）７１０との間に接続される。トランジスタ（Ｍ１）７１４、トランジスタ（Ｍ２）７１６、およびトランジスタ（Ｍ３）７１８のゲートは各々、等化（ＥＱ）信号７２４に結合される。等化（ＥＱ）信号７２４がアクティブであるとき、ビット線（Ｂ１、Ｂ２）７１０および７１２は等化されて、供給電圧（ＶＤＤ）７２０に予備充電される。
【００２９】
トランジスタ（Ｍ４、Ｍ５、Ｍ６、Ｍ７）７２６、７２８、７２９、および７３０は、電流源（ＩＣＥＬＬ）７０８によって表されるアクセスＮＶＭセルから受信される電流と、基準電流（ＩＳＡ＿ＲＥＦ（可変））７０４との間の差に応じて、ビット線（ＢＬ１、ＢＬ２）を強制的に逆電圧にするように動作する。詳細には、トランジスタ（Ｍ４）７２６およびトランジスタ（Ｍ６）７２８は、その入力が第２のビット線（ＢＬ２）７１０に結合され、その出力が第１のビット線（ＢＬ１）７１２に結合されているインバータとして動作する。トランジスタ（Ｍ５）７２９およびトランジスタ（Ｍ７）７３０は、その入力が第１のビット線（ＢＬ１）７１２に結合され、その出力が第２のビット線（ＢＬ２）７１０に結合されているインバータとして動作する。上記で示されているように、トランジスタ（Ｍ４、Ｍ５、Ｍ６、Ｍ７）７２６、７２８、７２９、および７３０によって形成される交差結合インバータは、ビット線（ＢＬ１、ＢＬ２）を強制的に逆電圧にするように動作し、それによって、一方が供給電圧（ＶＤＤ）７２０にプルアップされることになり、一方が接地（ＧＮＤ）７２２にプルダウンされることになる。トランジスタ（Ｍ８）７３２はトランジスタ（Ｍ６）７２８のドレインとトランジスタ（Ｍ７）２３０のドレインとの間に結合され、そのゲートにおいてイネーブル（ＥＮ）信号を受信する。イネーブル（ＥＮ）信号７３４がアクティブであるとき、トランジスタ（Ｍ６）７２８およびトランジスタ（Ｍ７）２３０のドレインは接地に結び付けられ、センス増幅器がイネーブルされて動作する。イネーブル（ＥＮ）信号７３４がアクティブでないとき、トランジスタ（Ｍ６）７２８およびトランジスタ（Ｍ７）２３０のドレインは浮動であり、センス増幅器はオフになって動作しない。
【００３０】
センス増幅器７００は、ビット線（ＢＬ１、ＢＬ２）７１０および７１２上の電圧に基づいて２つの出力信号を提供する。第１の出力信号（ＯＵＴ１）７４６は第１のインバータ（ＩＮＶ１）７３８を通じて第１のビット線（ＢＬ１）７１２に結合される。第１のビット線（ＢＬ１）７１２と接地（ＧＮＤ）７２２との間に結合されるコンデンサ（ＣＬＯＡＤ１）７４２は、第１の出力信号（ＯＵＴ１）７４６に対する出力信号パスの負荷キャパシタンスを表す。第２の出力（ＯＵＴ２）７４４は第２のインバータ（ＩＮＶ２）７３６を通じて第２のビット線（ＢＬ２）７１０に結合される。第２のビット線（ＢＬ２）７１０と接地（ＧＮＤ）７２２との間に結合されるコンデンサ（ＣＬＯＡＤ２）７４０は、第２の出力信号（ＯＵＴ２）７４４に対する出力信号パスの負荷キャパシタンスを表す。動作時、ビット線（ＢＬ１、ＢＬ２）７１０および７１２上の電圧がハイおよびローに動くと、インバータ（ＩＮＶ１、ＩＮＶ２）７３６および７３８は、これらのインバータに関する閾値スイッチング電圧に応じて、電圧信号を強制的に逆の電圧源極性にする。
【００３１】
実施形態７００は、センス増幅器回路４０６とともにセンス増幅器のために使用され得る１つのセンス増幅器の実施態様を表すことに留意されたい。ＥＣＣダブルビットエラーに対処するために、依然として本明細書に記載の可変センス増幅器読み取り窓技法を利用しながら、異なるセンス増幅器回路の実施態様も使用され得る。図示のように、トランジスタ（Ｍ１）７１４、トランジスタ（Ｍ２）７１６、トランジスタ（Ｍ３）７１８、トランジスタ（Ｍ４）７２６、およびトランジスタ（Ｍ５）７２９は各々ＰＭＯＳトランジスタであることにも留意されたい。さらに、トランジスタ（Ｍ６）７２８、トランジスタ（Ｍ７）７３０、およびトランジスタ（Ｍ８）７３２は各々ＮＭＯＳトランジスタである。所望に応じて、変形形態が実装され得る。
【００３２】
本明細書に記載のように、所望に応じて、さまざまな実施形態が実装されることができ、種々の特徴および変形形態が実装されることができる。
【００３３】
１つの実施形態では、メモリシステムは、メモリセルのアレイと、センス増幅器回路と、メモリ制御回路とを含む。センス増幅器回路は、メモリセルのアレイ内の複数のメモリセルに関して検知される電圧レベルに関連付けられるデータ出力信号を提供するように構成され、センス増幅器回路は、検知される電圧レベルに対する読み取り検出窓を有する。メモリ制御回路は、データ出力信号を受信し、少なくとも１つのエラー訂正制御（ＥＣＣ）ルーチンを適用することによってデータ出力信号内のビットエラーを識別し訂正するように構成される。メモリ回路は、識別されたビットエラーが少なくとも１つのＥＣＣルーチンによって訂正可能でないときに、少なくとも１つの動作パラメータを調整することによって、読み取り検出窓を変化させ、調整された少なくとも１つの動作パラメータを使用して、センス増幅器回路に、複数のメモリセルに関する電圧レベルを再検知させるようにさらに構成される。さらなる実施形態では、ＥＣＣルーチンは、シングルビットエラーおよびダブルビットエラーを識別するように構成され、シングルビットエラーのみを訂正するように構成される。
【００３４】
他の実施形態では、メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイであり、少なくとも１つの動作パラメータは、センス増幅器回路に対する電流基準信号を含む。またさらに、メモリシステムは、基準電流制御信号に基づいてセンス増幅器回路に電流基準信号を提供するように構成される基準電流生成回路を含むことができ、メモリ制御回路は、識別されたビットエラーが訂正可能でないときに基準電流制御信号を調整するようにさらに構成される。加えて、メモリ制御回路は、基準電流制御信号を調整するように構成されることができ、それによって、読み取り検出窓は調整窓にわたって変化される。追加の実施形態では、メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイであり、少なくとも１つの動作パラメータは、複数のメモリセルに印加される読み出し電圧レベルを含む。
【００３５】
さらなる実施形態では、メモリ制御回路は、検出されるが訂正不可能なビットエラーが訂正されるまで読み取り検出窓を変化させ、訂正データを出力するように構成される。加えて、メモリ制御回路は、少なくとも１つの動作パラメータに関して調整限界に達している場合に読み出し失敗を報告するようにさらに構成されることができる。加えて、メモリ制御回路は、訂正データをデータ記憶回路内に記憶するようにさらに構成されることができる。またさらに、メモリ制御回路は、後続の読み出し動作が、メモリセルのアレイ内の以前に訂正されたアドレスロケーションからのデータに対処する場合に、記憶されている訂正データにアクセスするように構成されることができる。またさらなる実施形態では、メモリ制御回路は、訂正不可能なビットエラーが検出されると外部回路にホールドコマンドをアサートし、訂正データが求められるとホールドコマンドをアサート解除するようにさらに構成されることができる。
【００３６】
別の実施形態では、メモリシステムからデータを読み出すための方法は、センス増幅器回路を使用してメモリセルのアレイ内の複数のメモリセルに関する電圧レベルを検知するステップであって、センス増幅器回路は検知される電圧レベルに対する読み取り検出窓を有する、検知するステップと、複数のメモリセルに関する検知される電圧レベルに関連付けられるデータ出力信号内のビットエラーを識別し訂正するために、エラー訂正符号（ＥＣＣ）ルーチンを適用するステップと、識別されたビットエラーがＥＣＣルーチンを使用して訂正可能でないときに、少なくとも１つの動作パラメータを調整することによって読み取り検出窓を変化させるステップと、すべての識別されたビットエラーがＥＣＣルーチンを使用して訂正可能になるまで、検知するステップ、適用するステップ、および変化させるステップを反復するステップとを含む。さらなる実施形態では、方法は、少なくとも１つの動作パラメータについて調整限界に達している場合に、読み出し失敗を報告して反復ステップを終了するステップを含む。またさらに、ＥＣＣルーチンは、シングルビットエラーおよびダブルビットエラーを識別し、シングルビットエラーのみを訂正するように構成されることができる。
【００３７】
他の実施形態では、メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイを含み、変化させるステップは、センス増幅器回路に対する電流基準信号を調整することによって読み取り検出窓を変化させるステップを含む。またさらなる実施形態について、メモリセルのアレイは、不揮発性メモリ（ＮＶＭ）セルのアレイを含み、変化させるステップは、複数のメモリセルに印加される読み出し電圧レベルを調整することによって読み取り検出窓を変化させるステップを含む。
【００３８】
さらなる実施形態では、方法は、訂正データを出力するステップを含む。加えて、方法は、訂正データをデータ記憶回路内に記憶するステップを含むことができる。またさらに、方法は、後続の読み出し動作が、メモリセルのアレイ内の以前に訂正されたアドレスロケーションからのデータに対処する場合に、記憶されている訂正データにアクセスするステップを含むこともできる。別の実施形態では、方法は、訂正不可能なビットエラーが検出される場合に外部回路にホールドコマンドをアサートするステップと、すべての識別されたビットエラーがＥＣＣルーチンを使用して訂正可能になるとホールドコマンドをアサート停止するステップとを含む。
【００３９】
別途記載されない限り、「第１の」および「第２の」のような用語は、そのような用語が説明する要素間で適宜区別するように使用される。従って、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されていない。
【００４０】
記載のシステムおよび方法のさらなる改変および代替的な実施形態が、本明細書を考慮すれば当業者には明らかであろう。それゆえ、記載のシステムおよび方法はこれらの例示的な構成によっては限定されないことが認識されよう。本明細書において図示および記載されているシステムおよび方法の形態は、例示的な実施形態とみなされるべきであることを理解されたい。実施態様においてさまざまな変更を行うことができる。従って、本明細書において、具体的な実施形態を参照して本発明を説明したが、本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、このような改変が本発明の範囲内に含まれることが意図されている。さらに、本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。
【図１】
2014044791.tif 000003
【図２】
2014044791.tif 000004
【図３】
2014044791.tif 000005
【図４】
2014044791.tif 000006
【図５】
2014044791.tif 000007
【図６】
2014044791.tif 000008
【図７】
2014044791.tif 000009