(57)【要約】【課題】  回路面積の増加を抑制しつつ、不良の記憶素子から読み出されるデータを修復する。【解決手段】  不揮発性半導体記憶装置は、一度だけ書き込み可能な複数の素子を含み、複数の素子のうちの一部の素子に、不良の素子の位置と一部の素子の少なくとも１つの素子の位置とのいずれかを示す第１情報が記憶されているヒューズ回路と、一部の素子から読み出される第１情報を記憶する記憶回路と、複数の素子から読み出されるデータのうち、記憶回路に記憶されている第１情報が示す位置の素子から読み出されるデータを修復する修復回路とを有している。【選択図】  図１
2014182850.tif 000002
【特許請求の範囲】
【請求項１】
一度だけ書き込み可能な複数の素子を含み、前記複数の素子のうちの一部の素子に、不良の素子の位置と前記一部の素子の少なくとも１つの素子の位置とのいずれかを示す第１情報が記憶されているヒューズ回路と、
前記一部の素子から読み出される前記第１情報を記憶する記憶回路と、
前記複数の素子から読み出されるデータのうち、前記記憶回路に記憶されている前記第１情報が示す位置の素子から読み出されるデータを修復する修復回路と
を備えていることを特徴とする不揮発性半導体記憶装置。
【請求項２】
請求項１記載の不揮発性半導体記憶装置において、
前記素子は、切断および非切断のいずれかの状態に設定されることにより、データを記憶するヒューズ素子であり、
前記一部の素子が非切断の状態のとき、前記一部の素子から読み出される前記第１情報は、前記一部の素子の少なくとも１つの素子の位置を示していること
を特徴とする不揮発性半導体記憶装置。
【請求項３】
請求項１または請求項２に記載の不揮発性半導体記憶装置において、
前記ヒューズ回路から読み出される前記第１情報の誤りを修復する訂正回路を備え、
前記一部の素子は、前記第１情報の前記誤りを修復するための第２情報と前記第１情報とを記憶し、
前記訂正回路は、前記一部の素子に記憶されている前記第１情報および前記第２情報を受け、前記一部の素子から読み出された前記第１情報の前記誤りを前記第２情報に基づいて修復すること
を特徴とする不揮発性半導体記憶装置。
【請求項４】
一度だけ書き込み可能な複数の素子を含むヒューズ回路を備えた不揮発性半導体記憶装置の試験方法であって、
前記ヒューズ回路内の前記複数の素子のうち、一部の素子を除く素子にデータを書き込み、
前記一部の素子に記憶される情報に基づいて前記データを修復する修復回路を介して、前記ヒューズ回路に記憶されている前記データを読み出し、
読み出された前記データが正しいか否かを判定し、
前記読み出されたデータに誤ったデータが存在するとき、前記誤ったデータを修復できるか否かを判定し、
前記誤ったデータを修復できるとき、前記一部の素子の少なくとも１つの素子の位置を示す情報が記憶されている初期状態の前記一部の素子に、前記誤ったデータが読み出された素子の位置を示す第１情報を書き込み、
前記一部の素子に前記第１情報が書き込まれた後、前記ヒューズ回路に記憶されている前記データを、前記修復回路を介して再度読み出し、
再度読み出された前記データが正しいか否かを判定すること
を特徴とする不揮発性半導体記憶装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置および不揮発性半導体記憶装置の試験方法に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置に用いられる記憶素子として、一度だけ書き込み可能なヒューズ素子が知られている。例えば、不揮発性半導体記憶装置は、マトリックス状に配置されたヒューズ素子を有している。この種の不揮発性半導体記憶装置は、半導体記憶装置の冗長メモリの使用に関する情報（例えば、不良メモリのアドレス情報）、チップの識別情報、セキュリティコード、トリミングデータ等の記憶に用いられる。例えば、不揮発性半導体記憶装置の製造工程において、ヒューズ素子を切断することにより、データが不揮発性半導体記憶装置に書き込まれる。
【０００３】
近年、不良のヒューズ素子が存在するときにも正しいデータを読み出す不揮発性半導体記憶装置が提案されている。例えば、１ビットのデータを複数のヒューズ素子に記憶する不揮発性半導体記憶装置が提案されている（例えば、特許文献１参照）。あるいは、不良のヒューズ素子の位置を示すアドレスを記憶するＲＯＭ（Read Only Memory）等のメモリを追加した不揮発性半導体記憶装置が提案されている（例えば、特許文献２参照）。例えば、不良のヒューズ素子の位置を示すアドレスを記憶するＲＯＭは、マトリックス状に配置されたヒューズ素子とは別に設けられる。そして、不揮発性半導体記憶装置は、例えば、ＲＯＭに記憶されているアドレスに対応する位置のヒューズ素子から読み出されるデータを反転して出力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２１０３１６号公報
【特許文献２】特開２０１１−２０４３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
１ビットのデータを複数のヒューズ素子に記憶する不揮発性半導体記憶装置では、１ビットのデータを１つのヒューズ素子に記憶する不揮発性半導体記憶装置に比べて、ヒューズ素子の個数が増加する。このため、不揮発性半導体記憶装置の回路面積が大きくなる。また、不良のヒューズ素子の位置を示すアドレスを記憶するＲＯＭを追加した不揮発性半導体記憶装置では、マトリックス状に配置されたヒューズ素子とは別にＲＯＭを設けるため、回路面積が大きくなるおそれがある。
【０００６】
１つの側面では、本件開示の不揮発性半導体記憶装置および不揮発性半導体記憶装置の試験方法は、回路面積の増加を抑制しつつ、不良の記憶素子から読み出されるデータを修復することを目的とする。
【課題を解決するための手段】
【０００７】
一観点によれば、不揮発性半導体記憶装置は、一度だけ書き込み可能な複数の素子を含み、複数の素子のうちの一部の素子に、不良の素子の位置と一部の素子の少なくとも１つの素子の位置とのいずれかを示す第１情報が記憶されているヒューズ回路と、一部の素子から読み出される第１情報を記憶する記憶回路と、複数の素子から読み出されるデータのうち、記憶回路に記憶されている第１情報が示す位置の素子から読み出されるデータを修復する修復回路とを有している。
【０００８】
別の観点によれば、一度だけ書き込み可能な複数の素子を含むヒューズ回路を備えた不揮発性半導体記憶装置の試験方法であって、ヒューズ回路内の複数の素子のうち、一部の素子を除く素子にデータを書き込み、一部の素子に記憶される情報に基づいてデータを修復する修復回路を介して、ヒューズ回路に記憶されているデータを読み出し、読み出されたデータが正しいか否かを判定し、読み出されたデータに誤ったデータが存在するとき、誤ったデータを修復できるか否かを判定し、誤ったデータを修復できるとき、一部の素子の少なくとも１つの素子の位置を示す情報が記憶されている初期状態の一部の素子に、誤ったデータが読み出された素子の位置を示す第１情報を書き込み、一部の素子に第１情報が書き込まれた後、ヒューズ回路に記憶されているデータを、修復回路を介して再度読み出し、再度読み出されたデータが正しいか否かを判定する。
【発明の効果】
【０００９】
本件開示の不揮発性半導体記憶装置および不揮発性半導体記憶装置の試験方法は、回路面積の増加を抑制しつつ、不良の記憶素子から読み出されるデータを修復できる。
【図面の簡単な説明】
【００１０】
【図１】不揮発性半導体記憶装置の一実施形態を示す図である。
【図２】図１に示したヒューズ回路に記憶される不良位置情報の一例を示す図である。
【図３】図１に示したデコード回路の入力信号と出力信号との関係の一例を示す図である。
【図４】図１に示したデータ修復回路の一例を示す図である。
【図５】図１に示したデータ修復回路の別の例を示す図である。
【図６】図１に示した不揮発性半導体記憶装置の比較例を示す図である。
【図７】図６に示したヒューズ回路に記憶される不良位置情報の一例を示す図である。
【図８】図６に示したデータ修復回路の一例を示す図である。
【図９】不揮発性半導体記憶装置の別の実施形態を示す図である。
【図１０】図９に示したヒューズ回路に記憶される不良位置情報および付加情報の一例を示す図である。
【図１１】図９に示した情報修復回路の一例を示す図である。
【図１２】図９に示したヒューズ回路に記憶される不良位置情報および付加情報の別の例を示す図である。
【図１３】不揮発性半導体記憶装置の別の実施形態を示す図である。
【図１４】図１３に示したデータ修復回路の一例を示す図である。
【図１５】図１３に示したデータ修復回路の別の例を示す図である。
【図１６】不揮発性半導体記憶装置の試験方法の一実施形態を示す図である。
【図１７】図１、図９および図１３に示した不揮発性半導体記憶装置が搭載されるシステムの一例を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施形態を図面を用いて説明する。
【００１２】
図１は、不揮発性半導体記憶装置の一実施形態を示している。この実施形態の不揮発性半導体記憶装置ＭＥＭは、例えば、電源が切られてもデータを保持できる不揮発性の半導体メモリである。例えば、不揮発性半導体記憶装置ＭＥＭは、ＬＳＩ（Large Scale Integration）に搭載される。また、例えば、不揮発性半導体記憶装置ＭＥＭは、半導体記憶装置の冗長メモリの使用に関する情報（例えば、不良メモリのアドレス情報）、チップの識別情報、セキュリティコード、トリミングデータ等の記憶に用いられる。不揮発性半導体記憶装置ＭＥＭは、例えば、ヒューズ回路１０、不良位置記憶回路２０、判定回路３０およびデータ修復回路４０を有している。
【００１３】
ヒューズ回路１０は、例えば、一度だけ書き込み可能な複数（ｍ×ｎ個）の記憶素子ＭＥを有している。例えば、ヒューズ回路１０は、マトリックス状に配置された記憶素子ＭＥを有している。記憶素子ＭＥは、例えば、過電圧または過電流により切断されるヒューズである。あるいは、記憶素子ＭＥは、レーザ光の照射により切断されるヒューズである。以下、記憶素子ＭＥをヒューズ素子ＭＥとも称する。例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥは、論理値“０”を記憶している状態に対応している。また、例えば、切断された状態のヒューズ素子ＭＥは、論理値“１”を記憶している状態に対応している。すなわち、ヒューズ素子ＭＥは、一度だけ書き込み可能な素子の一例である。
【００１４】
図１の例では、ヒューズ回路１０の容量は、ｍ×ｎビット（ｍアドレス×ｎビット）である。例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥには、半導体記憶装置の冗長メモリの使用に関する情報、チップの識別情報、セキュリティコード、トリミングデータ等のデータが記憶されている。例えば、ヒューズ回路１０は、読み出すデータの位置を示すアドレスＡＤＲを、不揮発性半導体記憶装置ＭＥＭの外部から受ける。
【００１５】
また、例えば、アドレス０のヒューズ素子ＭＥには、不良のヒューズ素子ＭＥの位置を示す第１情報が記憶されている。なお、例えば、不良のヒューズ素子ＭＥがアドレス１からアドレスｍ−１までのヒューズ素子ＭＥに存在しない場合、アドレス０のヒューズ素子ＭＥには、アドレス０のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置を示す第１情報が記憶されている。
【００１６】
このように、複数のヒューズ素子ＭＥのうちの一部のヒューズ素子ＭＥ（図１では、アドレス０のヒューズ素子ＭＥ）に、不良のヒューズ素子ＭＥの位置と一部のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置とのいずれかを示す第１情報が記憶されている。以下、アドレス０のヒューズ素子ＭＥに記憶されている第１情報を、不良のヒューズ素子ＭＥの位置が示されているか否かに拘わらず、不良位置情報とも称する。
【００１７】
例えば、不揮発性半導体記憶装置ＭＥＭの初期化動作では、ヒューズ回路１０は、所定のアドレス（図１では、アドレス０）のヒューズ素子ＭＥに記憶されているデータＤＦを不良位置記憶回路２０に出力する。すなわち、初期化動作では、ヒューズ回路１０は、複数のヒューズ素子ＭＥのうちの一部のヒューズ素子ＭＥに記憶されているデータＤＦを不良位置記憶回路２０に出力する。また、初期化後の動作では、ヒューズ回路１０は、アドレスＡＤＲで指定されたヒューズ素子ＭＥに記憶されているデータＤＦをデータ修復回路４０に出力する。
【００１８】
このように、この実施形態では、アドレスＡＤＲで指定されたヒューズ素子ＭＥのデータＤＦが読み出されるため、ランダムアクセスを実行できる。また、この実施形態では、ヒューズ回路１０内の複数のヒューズ素子ＭＥの一部のヒューズ素子ＭＥに不良位置情報が記憶されるため、ヒューズ回路１０とは別のヒューズ素子やＲＯＭを追加しなくてもよい。この結果、この実施形態では、回路面積の増加を抑制できる。
【００１９】
不良位置記憶回路２０は、一部の素子から読み出される第１情報を記憶する記憶回路の一例である。例えば、不良位置記憶回路２０は、初期化動作において、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦを記憶する。不良位置記憶回路２０は、例えば、アドレス記憶回路２２およびビット位置記憶回路２４を有している。
【００２０】
アドレス記憶回路２２は、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦ（不良位置情報）のうち、不良のヒューズ素子ＭＥを含むアドレスを示す不良アドレス情報ＡＩＮＦを記憶する。また、ビット位置記憶回路２４は、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦ（不良位置情報）のうち、不良のヒューズ素子ＭＥのビット位置を示す不良ビット位置情報ＢＩＮＦを記憶する。
【００２１】
判定回路３０は、例えば、ヒューズ回路１０が受けるアドレスＡＤＲと、不良位置記憶回路２０に記憶されている不良位置情報（不良アドレス情報ＡＩＮＦ、不良ビット位置情報ＢＩＮＦ）とに基づいて、ヒューズ回路１０から読み出されるデータＤＦを修復するか否かを判定する。すなわち、判定回路３０は、ヒューズ回路１０から読み出されるデータＤＦの位置を示すアドレスＡＤＲと、不良位置記憶回路２０に記憶されている不良位置情報とに基づいて、ヒューズ回路１０から読み出されるデータＤＦを修復するか否かを判定する。例えば、判定回路３０は、アドレス比較回路３２およびデコード回路３４を有している。
【００２２】
アドレス比較回路３２は、ヒューズ回路１０から読み出されるデータＤＦの位置を示すアドレスＡＤＲを受ける。さらに、アドレス比較回路３２は、不良アドレス情報ＡＩＮＦをアドレス記憶回路２２から受ける。そして、アドレス比較回路３２は、アドレスＡＤＲと不良アドレス情報ＡＩＮＦが示すアドレスとが一致しているか否かを判定する。例えば、アドレス比較回路３２は、アドレスＡＤＲと不良アドレス情報ＡＩＮＦが示すアドレスとが一致している場合、論理値“１”の信号ＳＩＧＡをデータ修復回路４０に出力する。また、例えば、アドレス比較回路３２は、アドレスＡＤＲと不良アドレス情報ＡＩＮＦが示すアドレスとが一致していない場合、論理値“０”の信号ＳＩＧＡをデータ修復回路４０に出力する。
【００２３】
デコード回路３４は、不良ビット位置情報ＢＩＮＦをアドレス記憶回路２２から受ける。そして、デコード回路３４は、不良ビット位置情報ＢＩＮＦをｎビットのワンホット信号ＤＯＨに変換する。ワンホット信号ＤＯＨでは、図３に示すように、ワンホット信号ＤＯＨのｎビットのうち、不良のヒューズ素子ＭＥの位置（ビット位置）に対応するビットのみ、論理値“１”になる。
【００２４】
データ修復回路４０は、ヒューズ回路１０から読み出されるデータＤＦを、判定回路３０の判定結果に基づいて修復する。例えば、データ修復回路４０は、データＤＦをヒューズ回路１０から受ける。また、例えば、データ修復回路４０は、信号ＳＩＧＡおよびワンホット信号ＤＯＨを判定回路３０のアドレス比較回路３２およびデコード回路３４からそれぞれ受ける。
【００２５】
そして、データ修復回路４０は、信号ＳＩＧＡが論理値“１”の場合、ワンホット信号ＤＯＨの論理値“１”のビットに対応するデータＤＦのビットの論理値を修復する。これにより、誤ったデータＤＦは、正しいデータＤＯＵＴに修復される。例えば、データ修復回路４０は、データＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００２６】
なお、例えば、データ修復回路４０は、信号ＳＩＧＡが論理値“０”の場合、ワンホット信号ＤＯＨの論理値に拘わらず、ヒューズ回路１０から読み出されたデータＤＦを修復しない。すなわち、データ修復回路４０は、信号ＳＩＧＡが論理値“０”の場合、ヒューズ回路１０から受けたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００２７】
このように、データ修復回路４０は、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復する。すなわち、判定回路３０およびデータ修復回路４０を含む回路は、複数のヒューズ素子ＭＥから読み出されるデータＤＦのうち、不良位置記憶回路２０に記憶されている不良位置情報が示す位置のヒューズ素子ＭＥから読み出されるデータＤＦを修復する修復回路の一例である。
【００２８】
なお、不揮発性半導体記憶装置ＭＥＭの構成は、この例に限定されない。例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥは、論理値“１”を記憶している状態に対応していてもよい。この場合、切断された状態のヒューズ素子ＭＥは、論理値“０”を記憶している状態に対応する。
【００２９】
図２は、図１に示したヒューズ回路１０に記憶される不良位置情報の一例を示している。なお、図２は、ヒューズ回路１０の容量が２５６ビット（３２アドレス×８ビット）のときの不良位置情報の一例を示している。すなわち、ヒューズ回路１０内の２５６個のヒューズ素子ＭＥは、８個（ｎ＝８）のヒューズ素子ＭＥを１アドレスとして、３２個（ｍ＝３２）のアドレスのいずれかに割り当てられている。したがって、データＤＦのデータ幅は、８ビットである。
【００３０】
例えば、８ビットの不良位置情報（アドレス０のデータＤＦ）は、５ビットの不良アドレス情報ＡＩＮＦと、３ビットの不良ビット位置情報ＢＩＮＦとを有している。図２の例では、アドレス０のデータＤＦの上位５ビット（ビット３−ビット７）に、不良アドレス情報ＡＩＮＦが割り当てられ、アドレス０のデータＤＦの下位３ビット（ビット０−ビット２）に、不良ビット位置情報ＢＩＮＦが割り当てられている。
【００３１】
アドレス１からアドレス３１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、例えば、アドレス０のデータＤＦの全てのビットは、論理値“０”である。したがって、例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、アドレス０のヒューズ素子ＭＥは、初期状態（非切断の状態）に維持される。これにより、この実施形態では、不良のヒューズ素子ＭＥがヒューズ回路１０に存在しない場合、切断による不良がアドレス０のヒューズ素子ＭＥに発生することを防止できる。
【００３２】
なお、アドレス０の８個のヒューズ素子ＭＥに記憶されている不良位置情報“００００００００”は、アドレス０のビット０のヒューズ素子ＭＥを示している。このように、不良のヒューズ素子ＭＥがアドレス１からアドレスｍ−１までのヒューズ素子ＭＥに存在しない場合、アドレス０のヒューズ素子ＭＥは、アドレス０のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置（図２では、アドレス０のビット０）を示す不良位置情報を記憶する。
【００３３】
したがって、この実施形態では、不良のヒューズ素子ＭＥがヒューズ回路１０に存在しないときに、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥから読み出されるデータＤＦが誤って修正されることを防止できる。
【００３４】
また、例えば、アドレス１からアドレス３１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが１つ存在する場合、アドレス０のデータＤＦには、不良のヒューズ素子ＭＥの位置を示す不良位置情報が記憶されている。例えば、アドレス１のビット３のヒューズ素子ＭＥが不良のヒューズ素子ＭＥの場合、アドレス１を示す不良アドレス情報ＡＩＮＦ“００００１”がアドレス０のデータＤＦのビット３からビット７に記憶されている。また、ビット３を示す不良ビット位置情報ＢＩＮＦ“０１１”がアドレス０のデータＤＦのビット０からビット２に記憶されている。
【００３５】
なお、ヒューズ回路１０に記憶される不良位置情報の配置は、この例に限定されない。例えば、アドレス０のデータＤＦの下位５ビット（ビット０−ビット４）に、不良アドレス情報ＡＩＮＦが割り当てられ、アドレス０のデータＤＦの上位３ビット（ビット５−ビット７）に、不良ビット位置情報ＢＩＮＦが割り当てられてもよい。
【００３６】
また、例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“１”を記憶している状態に対応している場合、不良位置情報は、アドレス３１のヒューズ素子ＭＥに記憶されてもよい。この場合、アドレス０からアドレス３０までのヒューズ素子ＭＥに、半導体記憶装置の冗長メモリの使用に関する情報、チップの識別情報、セキュリティコード、トリミングデータ等のデータが記憶される。そして、アドレス０からアドレス３０までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、アドレス３１のヒューズ素子ＭＥは、初期状態（非切断の状態）に維持される。
【００３７】
例えば、アドレス３１の８個のヒューズ素子ＭＥに記憶されている不良位置情報“１１１１１１１１”は、アドレス３１のビット８のヒューズ素子ＭＥを示している。すなわち、アドレス３１のヒューズ素子ＭＥは、不良のヒューズ素子ＭＥがアドレス０からアドレス３０までのヒューズ素子ＭＥに存在しない場合、アドレス３１のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置を示す不良位置情報を記憶する。
【００３８】
また、データＤＦのデータ幅は８ビットに限定されない。例えば、不良アドレス情報ＡＩＮＦ、不良ビット位置情報ＢＩＮＦおよびデータＤＦのそれぞれのデータ幅をａ、ｂ、ｎとしたとき、データ幅ａ、ｂ、ｎの関係は、式（１）で表される。なお、式（１）は、不良位置情報を１アドレス分のヒューズ素子ＭＥに記憶させるときの条件に対応している。また、不良アドレス情報ＡＩＮＦのデータ幅ａとアドレスの個数ｍとの関係は、式（２）で表される。ここで、式（１）および式（２）の＾はべき乗演算子である。
【００３９】
２＾ｂ≧ｎ≧ａ＋ｂ    ・・・（１）
２＾ａ≧ｍ            ・・・（２）
図３は、図１に示したデコード回路３４の入力信号と出力信号との関係の一例を示している。なお、図２は、データＤＦのデータ幅が８ビット（ｎ＝８）のときのデコード回路３４の入力信号と出力信号との関係の一例を示している。例えば、デコード回路３４の入力信号および出力信号は、３ビットの不良ビット位置情報ＢＩＮＦおよび８ビットのワンホット信号ＤＯＨである。例えば、デコード回路３４は、３ビットの不良ビット位置情報ＢＩＮＦを、８ビットのワンホット信号ＤＯＨに変換する。
【００４０】
図３の例では、“０００”の不良ビット位置情報ＢＩＮＦは、“０００００００１”のワンホット信号ＤＯＨに変換される。“０００００００１”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット０のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット０であることを示している。
【００４１】
“００１”の不良ビット位置情報ＢＩＮＦは、“００００００１０”のワンホット信号ＤＯＨに変換される。“００００００１０”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット１のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット１であることを示している。
【００４２】
“０１０”の不良ビット位置情報ＢＩＮＦは、“０００００１００”のワンホット信号ＤＯＨに変換される。“０００００１００”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット２のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット２であることを示している。
【００４３】
“０１１”の不良ビット位置情報ＢＩＮＦは、“００００１０００”のワンホット信号ＤＯＨに変換される。“００００１０００”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット３のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット３であることを示している。
【００４４】
“１００”の不良ビット位置情報ＢＩＮＦは、“０００１００００”のワンホット信号ＤＯＨに変換される。“０００１００００”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット４のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット４であることを示している。
【００４５】
“１０１”の不良ビット位置情報ＢＩＮＦは、“００１０００００”のワンホット信号ＤＯＨに変換される。“００１０００００”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット５のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット５であることを示している。
【００４６】
“１１０”の不良ビット位置情報ＢＩＮＦは、“０１００００００”のワンホット信号ＤＯＨに変換される。“０１００００００”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット６のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット６であることを示している。
【００４７】
“１１１”の不良ビット位置情報ＢＩＮＦは、“１０００００００”のワンホット信号ＤＯＨに変換される。“１０００００００”のワンホット信号ＤＯＨは、ワンホット信号ＤＯＨのビット７のみが論理値“１”であるため、不良のヒューズ素子ＭＥのビット位置がビット７であることを示している。
【００４８】
このように、デコード回路３４は、不良のヒューズ素子ＭＥの位置（ビット位置）に対応するビットのみを論理値“１”にした８ビットのワンホット信号ＤＯＨを生成する。なお、データＤＦのデータ幅がｎビットの場合、デコード回路３４は、不良のヒューズ素子ＭＥの位置（ビット位置）に対応するビットのみを論理値“１”にしたｎビットのワンホット信号ＤＯＨを生成する。
【００４９】
図４は、図１に示したデータ修復回路４０の一例を示している。なお、図４は、論理値“１”を記憶するヒューズ素子ＭＥの不良を修復対象にした場合のデータ修復回路４０の一例を示している。例えば、切断された状態のヒューズ素子ＭＥが論理値“１”を記憶している状態に対応している場合、データ修復回路４０は、切断不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復する。切断不良は、例えば、切断対象のヒューズ素子ＭＥが切断されていない状態を維持している不良である。
【００５０】
図４のデータＤＦ［０］、ＤＦ［１］、ＤＦ［ｎ−１］は、データＤＦのビット０、ビット１、ビットｎ−１の信号をそれぞれ示している。ワンホット信号ＤＯＨ［０］、ＤＯＨ［１］、ＤＯＨ［ｎ−１］は、ワンホット信号ＤＯＨのビット０、ビット１、ビットｎ−１の信号をそれぞれ示している。また、図４のデータＤＯＵＴ［０］、ＤＯＵＴ［１］、ＤＯＵＴ［ｎ−１］は、データＤＯＵＴのビット０、ビット１、ビットｎ−１の信号をそれぞれ示している。
【００５１】
データ修復回路４０は、データＤＦの各ビットに対応したユニット回路ＵＮＴ１を有している。ユニット回路ＵＮＴ１の符号の括弧内の数字は、データＤＦの各ビットに対応している。ユニット回路ＵＮＴ１は互いに同様の回路であるため、データＤＦのビット０に対応するユニット回路ＵＮＴ１（０）について説明する。
【００５２】
ユニット回路ＵＮＴ１（０）は、論理積回路ＡＮＤ１０および論理和回路ＯＲ１０を有している。論理積回路ＡＮＤ１０は、アドレス比較回路３２から信号ＳＩＧＡを受け、デコード回路３４からワンホット信号ＤＯＨ［０］を受ける。そして、論理積回路ＡＮＤ１０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積を、論理和回路ＯＲ１０に出力する。
【００５３】
論理和回路ＯＲ１０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積を論理積回路ＡＮＤ１０から受け、データＤＦ［０］をヒューズ回路１０から受ける。そして、論理和回路ＯＲ１０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積とデータＤＦ［０］との論理和をデータＤＯＵＴ［０］として不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００５４】
ユニット回路ＵＮＴ１（０）では、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積は、データＤＦのアドレスが不良のヒューズ素子ＭＥのアドレスと一致し、かつ、不良のヒューズ素子ＭＥの位置がビット０のとき、論理値“１”になる。この場合、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積とデータＤＦ［０］との論理和であるデータＤＯＵＴ［０］は、データＤＦ［０］の論理値に拘わらず、論理値“１”になる。このように、データ修復回路４０は、不良のヒューズ素子ＭＥから読み出されたデータＤＦを、論理値“１”に変更する。そして、データ修復回路４０は、不良のヒューズ素子ＭＥから読み出されたデータＤＦとして、論理値“１”のデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００５５】
また、ユニット回路ＵＮＴ１（０）では、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積は、データＤＦのアドレスが不良のヒューズ素子ＭＥのアドレスと一致していないとき、論理値“０”になる。あるいは、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積は、不良のヒューズ素子ＭＥの位置がビット０以外のとき、論理値“０”になる。
【００５６】
信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積が論理値“０”の場合、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積とデータＤＦ［０］との論理和であるデータＤＯＵＴ［０］は、データＤＦ［０］と同じ論理値になる。すなわち、データ修復回路４０は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦに対しては、論理値を変更しない。したがって、データ修復回路４０は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００５７】
このように、データ修復回路４０は、論理値“１”を記憶しているヒューズ素子ＭＥに不良（例えば、切断不良）のヒューズ素子ＭＥが１つ存在する場合、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【００５８】
図５は、図１に示したデータ修復回路４０の別の例を示している。なお、図５に示したデータ修復回路４０の修復対象は、論理値“１”を記憶するヒューズ素子ＭＥの不良でもよいし、論理値“０”を記憶するヒューズ素子ＭＥの不良でもよい。例えば、データ修復回路４０の修復対象は、切断不良に限定されない。図５のデータＤＦ［０］、ＤＦ［１］、ＤＦ［ｎ−１］、ワンホット信号ＤＯＨ［０］、ＤＯＨ［１］、ＤＯＨ［ｎ−１］、データＤＯＵＴ［０］、ＤＯＵＴ［１］、ＤＯＵＴ［ｎ−１］の意味は、図４と同じである。
【００５９】
データ修復回路４０は、データＤＦの各ビットに対応したユニット回路ＵＮＴ２を有している。ユニット回路ＵＮＴ２の符号の括弧内の数字は、データＤＦの各ビットに対応している。ユニット回路ＵＮＴ２は互いに同様の回路であるため、データＤＦのビット０に対応するユニット回路ＵＮＴ２（０）について説明する。
【００６０】
ユニット回路ＵＮＴ２（０）は、図４に示した論理和回路ＯＲ１０の代わりに、排他的論理和回路ＥＸＯＲ１０を有している。ユニット回路ＵＮＴ２（０）のその他の構成は、図４に示したユニット回路ＵＮＴ１（０）と同様である。例えば、ユニット回路ＵＮＴ２（０）は、論理積回路ＡＮＤ１０および排他的論理和回路ＥＸＯＲ１０を有している。論理積回路ＡＮＤ１０は、アドレス比較回路３２から信号ＳＩＧＡを受け、デコード回路３４からワンホット信号ＤＯＨ［０］を受ける。そして、論理積回路ＡＮＤ１０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積を、排他的論理和回路ＥＸＯＲ１０に出力する。
【００６１】
排他的論理和回路ＥＸＯＲ１０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積を論理積回路ＡＮＤ１０から受け、データＤＦ［０］をヒューズ回路１０から受ける。そして、排他的論理和回路ＥＸＯＲ１０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積とデータＤＦ［０］との排他的論理和をデータＤＯＵＴ［０］として不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００６２】
ユニット回路ＵＮＴ２（０）では、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積は、データＤＦのアドレスが不良のヒューズ素子ＭＥのアドレスと一致し、かつ、不良のヒューズ素子ＭＥの位置がビット０のとき、論理値“１”になる。この場合、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積とデータＤＦ［０］との排他的論理和であるデータＤＯＵＴ［０］は、データＤＦ［０］の論理を反転した論理値になる。このように、データ修復回路４０は、不良のヒューズ素子ＭＥから読み出されたデータＤＦの論理を反転する。そして、データ修復回路４０は、不良のヒューズ素子ＭＥから読み出されたデータＤＦとして、データＤＦの論理を反転した論理値のデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００６３】
また、ユニット回路ＵＮＴ２（０）では、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積は、データＤＦのアドレスが不良のヒューズ素子ＭＥのアドレスと一致していないとき、論理値“０”になる。あるいは、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積は、不良のヒューズ素子ＭＥの位置がビット０以外のとき、論理値“０”になる。
【００６４】
信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積が論理値“０”の場合、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積とデータＤＦ［０］との排他的論理和であるデータＤＯＵＴ［０］は、データＤＦ［０］と同じ論理値になる。すなわち、データ修復回路４０は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦに対しては、論理値を変更しない。したがって、データ修復回路４０は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【００６５】
このように、データ修復回路４０は、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが１つ存在する場合、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【００６６】
図６は、図１に示した不揮発性半導体記憶装置ＭＥＭの比較例を示している。図６に示した不揮発性半導体記憶装置ＭＥＭｃｅｘは、図１に示した不揮発性半導体記憶装置ＭＥＭの検討過程に発明された構成の一例である。図１で説明した回路と同様の回路については、詳細な説明を省略する。
【００６７】
不揮発性半導体記憶装置ＭＥＭｃｅｘは、例えば、ヒューズ回路１００、不良位置記憶回路２００、判定回路３００およびデータ修復回路４００を有している。ヒューズ回路１００は、例えば、マトリックス状に配置されたヒューズ素子ＭＥを有している。図６の例では、ヒューズ回路１００の容量は、１６×８ビットである。例えば、アドレス１５のヒューズ素子ＭＥには、不良のヒューズ素子ＭＥの位置等を示す不良位置情報が記憶されている。不揮発性半導体記憶装置ＭＥＭｃｅｘでは、不良位置情報に含まれる情報が図１に示した不揮発性半導体記憶装置ＭＥＭと相違する。例えば、不揮発性半導体記憶装置ＭＥＭｃｅｘでは、図７に示すように、データＤＦの修復を実行するか否かを示す修復イネーブルＥＮが不良位置情報に含まれる。
【００６８】
アドレス０からアドレス１４までのヒューズ素子ＭＥには、半導体記憶装置の冗長メモリの使用に関する情報、チップの識別情報、セキュリティコード、トリミングデータ等のデータが記憶されている。
【００６９】
例えば、不揮発性半導体記憶装置ＭＥＭｃｅｘの初期化動作では、ヒューズ回路１００は、所定のアドレス（図６では、アドレス１５）のヒューズ素子ＭＥに記憶されているデータＤＦを不良位置記憶回路２００に出力する。また、初期化後の動作では、ヒューズ回路１００は、アドレスＡＤＲで指定されたヒューズ素子ＭＥに記憶されているデータＤＦをデータ修復回路４００に出力する。
【００７０】
不良位置記憶回路２００は、例えば、初期化動作において、アドレス１５のヒューズ素子ＭＥから読み出されたデータＤＦを記憶する。例えば、不良位置記憶回路２００は、アドレス記憶回路２２０、ビット位置記憶回路２４０およびイネーブル記憶回路２６０を有している。
【００７１】
アドレス記憶回路２２０は、アドレス１５のヒューズ素子ＭＥから読み出されたデータＤＦ（不良位置情報）のうち、不良のヒューズ素子ＭＥを含むアドレスを示す不良アドレス情報ＡＩＮＦを記憶する。ビット位置記憶回路２４０は、アドレス１５のヒューズ素子ＭＥから読み出されたデータＤＦ（不良位置情報）のうち、不良のヒューズ素子ＭＥのビット位置を示す不良ビット位置情報ＢＩＮＦを記憶する。イネーブル記憶回路２６０は、アドレス１５のヒューズ素子ＭＥから読み出されたデータＤＦ（不良位置情報）のうち、修復イネーブルＥＮを記憶する。
【００７２】
判定回路３００は、例えば、アドレスＡＤＲと、不良位置記憶回路２００に記憶されている不良位置情報（不良アドレス情報ＡＩＮＦ、不良ビット位置情報ＢＩＮＦ）とを受ける。そして、判定回路３００は、ヒューズ回路１００から読み出されたデータＤＦが、不良位置情報が示す位置のヒューズ素子ＭＥから読み出されたデータＤＦか否かを判定する。
【００７３】
例えば、判定回路３００は、アドレス比較回路３２０およびデコード回路３４０を有している。アドレス比較回路３２０は、図１に示したアドレス比較回路３２と同様である。例えば、アドレス比較回路３２０は、アドレスＡＤＲと不良アドレス情報ＡＩＮＦが示すアドレスとが一致している場合、論理値“１”の信号ＳＩＧＡをデータ修復回路４００に出力する。デコード回路３４０は、図１に示したデコード回路３４と同様である。例えば、デコード回路３４０は、図３に示したように、３ビットの不良ビット位置情報ＢＩＮＦを８ビットのワンホット信号ＤＯＨに変換する。
【００７４】
データ修復回路４００は、ヒューズ回路１００から読み出されるデータＤＦを、判定回路３００の判定結果およびイネーブル記憶回路２６０に記憶されている修復イネーブルＥＮに基づいて修復する。そして、データ修復回路４００は、修復後のデータＤＦに対応するデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭｃｅｘの外部に出力する。
【００７５】
例えば、データ修復回路４００は、修復イネーブルＥＮおよび信号ＳＩＧＡの両方が論理値“１”の場合、ワンホット信号ＤＯＨの論理値“１”のビットに対応するデータＤＦのビットの論理値を修復する。これにより、誤ったデータＤＦは、正しいデータＤＯＵＴに修復される。
【００７６】
なお、例えば、データ修復回路４００は、修復イネーブルＥＮが論理値“０”の場合、信号ＳＩＧＡおよびワンホット信号ＤＯＨの論理値に拘わらず、ヒューズ回路１００から読み出されたデータＤＦを修復しない。すなわち、データ修復回路４００は、修復イネーブルＥＮが論理値“０”の場合、ヒューズ回路１００から受けたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭｃｅｘの外部に出力する。
【００７７】
図７は、図６に示したヒューズ回路１００に記憶される不良位置情報の一例を示している。データＤＦのデータ幅は、８ビットである（ｎ＝８）。例えば、８ビットの不良位置情報（アドレス１５のデータＤＦ）は、１ビットの修復イネーブルＥＮと、４ビットの不良アドレス情報ＡＩＮＦと、３ビットの不良ビット位置情報ＢＩＮＦとを有している。図７の例では、アドレス１５のデータＤＦの最上位ビット（ビット７）に、修復イネーブルＥＮが割り当てられている。そして、アドレス１５のデータＤＦのビット３からビット７までの４ビットに、不良アドレス情報ＡＩＮＦが割り当てられ、アドレス１５のデータＤＦのビット０からビット２までの３ビットに、不良ビット位置情報ＢＩＮＦが割り当てられている。
【００７８】
アドレス０からアドレス１４までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、例えば、アドレス１５のデータＤＦの全てのビットは、論理値“０”である。なお、アドレス１５のヒューズ素子ＭＥに記憶されている不良位置情報“００００００００”に一致する位置（アドレス０のビット０）のヒューズ素子ＭＥから読み出されるデータＤＦは、修復イネーブルＥＮが論理値“０”であるため、修復されない。したがって、不揮発性半導体記憶装置ＭＥＭｃｅｘでは、不良のヒューズ素子ＭＥがヒューズ回路１００に存在しないときに、アドレス０からアドレス１４までのヒューズ素子ＭＥから読み出されるデータＤＦが誤って修正されることを防止できる。
【００７９】
また、例えば、アドレス０からアドレス１４までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが１つ存在する場合、アドレス１５のデータＤＦには、論理値“１”の修復イネーブルＥＮが記憶されている。さらに、アドレス１５のデータＤＦには、不良のヒューズ素子ＭＥのアドレスおよびビット位置を示す不良アドレス情報ＡＩＮＦおよび不良ビット位置情報ＢＩＮＦが記憶されている。例えば、アドレス１のビット３のヒューズ素子ＭＥが不良のヒューズ素子ＭＥの場合、データＤＦの修復を有効にする修復イネーブルＥＮ“１”がアドレス１５のデータＤＦのビット７に記憶されている。さらに、アドレス１を示す不良アドレス情報ＡＩＮＦ“０００１”がアドレス１５のデータＤＦのビット３からビット６に記憶されている。また、ビット３を示す不良ビット位置情報ＢＩＮＦ“０１１”がアドレス０のデータＤＦのビット０からビット２に記憶されている。
【００８０】
このように、不揮発性半導体記憶装置ＭＥＭｃｅｘでは、不良位置情報に修復イネーブルＥＮが含まれるため、修復可能なヒューズ回路１００の容量は、図１に示した不揮発性半導体記憶装置ＭＥＭに比べて小さくなる。
【００８１】
例えば、ヒューズ回路１００の容量がｍ×ｎビット（ｍアドレス×ｎビット）の場合、不良位置情報を１アドレス分のヒューズ素子ＭＥに記憶させるときの条件は、式（３）で表される。式（３）のａ、ｂ、ｎは、不良アドレス情報ＡＩＮＦ、不良ビット位置情報ＢＩＮＦおよびデータＤＦのそれぞれのデータ幅を示している。また、不良アドレス情報ＡＩＮＦのデータ幅ａとアドレスの個数ｍとの関係は、上述した式（２）で表される。
【００８２】
２＾ｂ≧ｎ≧ａ＋ｂ＋１    ・・・（３）
ここで、不良のヒューズ素子ＭＥの修復をヒューズ回路１００内のヒューズ素子ＭＥで実現する場合、修復用の情報（例えば、不良位置情報）のデータ量は、少ない方がよい。例えば、ヒューズ回路１００の容量（ｍアドレス×ｎビット）を任意に選択することが困難な場合、使用不能なヒューズ素子ＭＥ（不要なヒューズ素子ＭＥ）が増加するおそれがある。使用不能なヒューズ素子ＭＥが増加した場合、データの記憶に使用可能なヒューズ素子ＭＥの数（データの記憶領域）は減少する。この場合、データの記憶領域を確保するために、２個目のヒューズ回路が不揮発性半導体記憶装置ＭＥＭｃｅｘに追加されるおそれがある。
【００８３】
例えば、ヒューズ回路１００の容量が２５６ビット（３２アドレス×８ビット）の場合、修復イネーブルＥＮを含む不良位置情報のデータ量は、９ビット（＝（１＋ｌｏｇ２２５６）ビット）である。１アドレス分のビット数が８ビットであるため、９ビットの不良位置情報を記憶する場合、２アドレス分のヒューズ素子ＭＥが不良位置情報の記憶領域に割り当てられる。この場合、残りの３０アドレス分のヒューズ素子ＭＥがデータの記憶領域に割り当てられる。したがって、例えば、３１アドレス分のデータを記憶する場合、ヒューズ回路１００とは別のヒューズ回路が不揮発性半導体記憶装置ＭＥＭｃｅｘに追加される。この結果、不揮発性半導体記憶装置ＭＥＭｃｅｘの回路面積は増加する。
【００８４】
これに対し、図１に示した不揮発性半導体記憶装置ＭＥＭでは、図２に示したように、不良位置情報は１アドレス分のヒューズ素子ＭＥに記憶される。したがって、残りの３１アドレス分のヒューズ素子ＭＥがデータの記憶領域に割り当てられる。このため、例えば、３１アドレス分のデータを記憶する場合、不揮発性半導体記憶装置ＭＥＭは、ヒューズ回路１０とは別のヒューズ回路を追加せずに、３１アドレス分のデータを記憶できる。このように、不揮発性半導体記憶装置ＭＥＭは、回路面積の増加を抑制しつつ、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【００８５】
なお、ヒューズ回路１００の容量（ｍアドレス×ｎビット）を任意に選択できる場合でも、不揮発性半導体記憶装置ＭＥＭは、不揮発性半導体記憶装置ＭＥＭｃｅｘに比べて、回路面積を低減できる。例えば、不揮発性半導体記憶装置ＭＥＭは、修復イネーブルＥＮの記憶領域に割り当てられる１ビット分のヒューズ素子ＭＥ（例えば、否定論理積回路換算で数百ゲート相当の面積）を削減できる。
【００８６】
また、不揮発性半導体記憶装置ＭＥＭでは、例えば、不揮発性半導体記憶装置ＭＥＭｃｅｘで使用されるイネーブル記憶回路２６０およびデータ修復回路４００内の論理回路の一部（例えば、図８に示す論理積回路ＡＮＤ１２０）を省くことができる。
【００８７】
図８は、図６に示したデータ修復回路４００の一例を示している。なお、図８は、図５に示したデータ修復回路４０の比較例に対応している。図８のデータＤＦ［０］、ＤＦ［１］、ＤＦ［ｎ−１］、ワンホット信号ＤＯＨ［０］、ＤＯＨ［１］、ＤＯＨ［ｎ−１］、データＤＯＵＴ［０］、ＤＯＵＴ［１］、ＤＯＵＴ［ｎ−１］の意味は、図５と同じである。
【００８８】
データ修復回路４００は、データＤＦの各ビットに対応したユニット回路ＵＮＴ１００を有している。ユニット回路ＵＮＴ１００の符号の括弧内の数字は、データＤＦの各ビットに対応している。ユニット回路ＵＮＴ１００は互いに同様の回路であるため、データＤＦのビット０に対応するユニット回路ＵＮＴ１００（０）について説明する。
【００８９】
ユニット回路ＵＮＴ１００（０）は例えば、論理積回路ＡＮＤ１００、ＡＮＤ１２０および排他的論理和回路ＥＸＯＲ１００を有している。したがって、ユニット回路ＵＮＴ１００（０）では、例えば、図５に示したユニット回路ＵＮＴ２（０）に比べて、論理積回路ＡＮＤ１２０の分だけ回路面積が増加する。
【００９０】
例えば、論理積回路ＡＮＤ１００は、アドレス比較回路３２０から信号ＳＩＧＡを受け、デコード回路３４０からワンホット信号ＤＯＨ［０］を受ける。そして、論理積回路ＡＮＤ１００は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積を、論理積回路ＡＮＤ１２０に出力する。
【００９１】
論理積回路ＡＮＤ１２０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積を論理積回路ＡＮＤ１００から受け、修復イネーブルＥＮをイネーブル記憶回路２６０から受ける。そして、論理積回路ＡＮＤ１２０は、信号ＳＩＧＡとワンホット信号ＤＯＨ［０］との論理積と修復イネーブルＥＮとの論理積を、排他的論理和回路ＥＸＯＲ１００に出力する。
【００９２】
排他的論理和回路ＥＸＯＲ１００は、ヒューズ回路１０から読み出されたデータＤＦ［０］と論理積回路ＡＮＤ１２０の出力信号とを受ける。そして、排他的論理和回路ＥＸＯＲ１００は、データＤＦ［０］と論理積回路ＡＮＤ１２０の出力信号との排他的論理和をデータＤＯＵＴ［０］として不揮発性半導体記憶装置ＭＥＭｃｅｘの外部に出力する。
【００９３】
論理積回路ＡＮＤ１２０の出力信号は、修復イネーブルＥＮが論理値“０”のとき、信号ＳＩＧＡおよびワンホット信号ＤＯＨの論理値に拘わらず、論理値“０”になる。したがって、修復イネーブルＥＮが論理値“０”の場合、論理積回路ＡＮＤ１２０の出力信号とデータＤＦ［０］との排他的論理和であるデータＤＯＵＴ［０］は、データＤＦ［０］と同じ論理値になる。すなわち、データ修復回路４００は、修復イネーブルＥＮが論理値“０”の場合、信号ＳＩＧＡおよびワンホット信号ＤＯＨの論理値に拘わらず、ヒューズ回路１００から読み出されたデータＤＦを修復しない。
【００９４】
なお、修復イネーブルＥＮが論理値“１”の場合、ユニット回路ＵＮＴ１００は、不良のヒューズ素子ＭＥから読み出されたデータＤＦの論理を反転したデータＤＯＵＴを、不揮発性半導体記憶装置ＭＥＭｃｅｘの外部の外部に出力する。あるいは、ユニット回路ＵＮＴ１００は、修復イネーブルＥＮが論理値“１”の場合、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭｃｅｘの外部に出力する。
【００９５】
各ユニット回路ＵＮＴ１００の回路面積は、図５に示したユニット回路ＵＮＴ２に比べて、論理積回路ＡＮＤ１２０の分だけ増加する。このため、データ修復回路４００の回路面積は、図５に示したデータ修復回路４０に比べて、ｎ個（データＤＦのビット数）の論理積回路ＡＮＤ１２０の分だけ増加する。換言すれば、図１に示した不揮発性半導体記憶装置ＭＥＭは、不揮発性半導体記憶装置ＭＥＭｃｅｘに比べて回路面積を低減できる。
【００９６】
以上、図１から図５に示した実施形態では、不揮発性半導体記憶装置ＭＥＭは、ヒューズ回路１０、不良位置記憶回路２０、判定回路３０およびデータ修復回路４０を有している。ヒューズ回路１０は、一度だけ書き込み可能な複数のヒューズ素子ＭＥを含み、複数のヒューズ素子ＭＥのうちの一部のヒューズ素子ＭＥ（例えば、アドレス０のヒューズ素子ＭＥ）に不良位置情報が記憶されている。不良位置情報は、不良のヒューズ素子ＭＥの位置と一部のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置とのいずれかを示す情報である。
【００９７】
不良位置記憶回路２０は、一部のヒューズ素子から読み出される不良位置情報を記憶する。判定回路３０およびデータ修復回路４０は、複数のヒューズ素子ＭＥから読み出されるデータＤＦのうち、不良位置記憶回路２０に記憶されている不良位置情報が示す位置のヒューズ素子ＭＥから読み出されるデータＤＦを修復する。例えば、データの記憶領域（複数のヒューズ素子ＭＥのうちの一部のヒューズ素子ＭＥを除くヒューズ素子ＭＥ）に不良のヒューズ素子ＭＥが存在する場合、不良位置情報は、不良のヒューズ素子ＭＥの位置を示している。これにより、不揮発性半導体記憶装置ＭＥＭは、不良のヒューズ素子ＭＥから読み出されるデータＤＦを不良位置情報に基づいて修復できる。
【００９８】
また、例えば、データの記憶領域（複数のヒューズ素子ＭＥのうちの一部のヒューズ素子ＭＥを除くヒューズ素子ＭＥ）に不良のヒューズ素子ＭＥが存在しない場合、不良位置情報は、一部のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置を示している。したがって、この実施形態では、不良のヒューズ素子ＭＥがデータの記憶領域に存在しないときに、データの記憶領域から読み出されるデータＤＦが誤って修正されることを防止できる。
【００９９】
また、この実施形態では、ヒューズ回路１０内の複数のヒューズ素子ＭＥの一部のヒューズ素子ＭＥに不良位置情報が記憶されるため、ヒューズ回路１０とは別のヒューズ素子やＲＯＭを追加しなくてもよい。この結果、この実施形態では、回路面積の増加を抑制できる。さらに、この実施形態では、例えば、図６−８で説明した修復イネーブルＥＮ等の信号を使用せずに、データの記憶領域から読み出されるデータＤＦが誤って修正されることを防止できる。この結果、この実施形態では、不良位置情報のデータ量が増加することを抑制できる。これにより、この実施形態では、図６−８で説明した不揮発性半導体記憶装置ＭＥＭｃｅｘに比べて、不揮発性半導体記憶装置ＭＥＭの回路面積を低減できる。
【０１００】
このように、この実施形態では、不揮発性半導体記憶装置ＭＥＭの回路面積の増加を抑制しつつ、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【０１０１】
さらに、この実施形態では、初期状態（非切断の状態）のヒューズ素子ＭＥから読み出される不良位置情報で指定されるヒューズ素子ＭＥを、不良位置情報の記憶領域の少なくとも一部に割り当ててもよい。この場合、例えば、不良のヒューズ素子ＭＥがデータの記憶領域に存在しないとき、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥは、初期状態（非切断の状態）に維持される。この結果、この実施形態では、不良のヒューズ素子ＭＥがデータの記憶領域に存在しない場合、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥに、切断不良が発生することを抑制できる。あるいは、この実施形態では、不良のヒューズ素子ＭＥがデータの記憶領域に存在しない場合、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥの切断工程を短縮できる。
【０１０２】
図９は、不揮発性半導体記憶装置の別の実施形態を示している。この実施形態の不揮発性半導体記憶装置ＭＥＭでは、情報修復回路５０が図１に示した不揮発性半導体記憶装置ＭＥＭに追加されている。また、この実施形態の不揮発性半導体記憶装置ＭＥＭでは、ヒューズ回路１０内の一部のヒューズ素子ＭＥ（図９では、アドレス０のヒューズ素子ＭＥ）に記憶される情報が図１に示した不揮発性半導体記憶装置ＭＥＭと相違する。図９に示した不揮発性半導体記憶装置ＭＥＭのその他の構成は、図１に示した不揮発性半導体記憶装置ＭＥＭと同様である。図１から図５で説明した要素と同様の要素については、同様の符号を付し、これ等については、詳細な説明を省略する。
【０１０３】
不揮発性半導体記憶装置ＭＥＭは、例えば、ヒューズ回路１０、不良位置記憶回路２０、判定回路３０、データ修復回路４０および情報修復回路５０を有している。なお、情報修復回路５０は、ヒューズ回路１０から読み出される第１情報（不良位置情報）の誤りを修復する訂正回路の一例である。
【０１０４】
ヒューズ回路１０は、アドレス０のヒューズ素子ＭＥに記憶される情報を除いて、図１に示したヒューズ回路１０と同様である。例えば、アドレス０のヒューズ素子ＭＥは、第１情報（不良位置情報）および第２情報を記憶している。第２情報は、第１情報の誤りを修復するための情報である。以下、第２情報を付加情報とも称する。
【０１０５】
例えば、不揮発性半導体記憶装置ＭＥＭの初期化動作では、ヒューズ回路１０は、所定のアドレス（図９では、アドレス０）のヒューズ素子ＭＥに記憶されているデータＤＦ（不良位置情報および付加情報）を情報修復回路５０に出力する。これにより、情報修復回路５０は、アドレス０のヒューズ素子ＭＥに記憶されている不良位置情報および付加情報を受ける。そして、情報修復回路５０は、アドレス０のヒューズ素子ＭＥから読み出された不良位置情報の誤りを付加情報に基づいて修復する。
【０１０６】
これにより、正しい不良位置情報（不良アドレス情報ＡＩＮＦ、不良ビット位置情報ＢＩＮＦ）が生成される。例えば、情報修復回路５０は、不良アドレス情報ＡＩＮＦおよび不良ビット位置情報ＢＩＮＦを、不良位置記憶回路２０のアドレス記憶回路２２およびビット位置記憶回路２４にそれぞれ出力する。
【０１０７】
不良位置記憶回路２０、判定回路３０およびデータ修復回路４０は、図１に示した不良位置記憶回路２０、判定回路３０およびデータ修復回路４０と同様である。
【０１０８】
図１０は、図９に示したヒューズ回路１０に記憶される不良位置情報および付加情報の一例を示している。例えば、図１１に示す情報修復回路５０を適用した場合、図１０に示した付加情報の修復対象は、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥのうち、論理値“１”を記憶するヒューズ素子ＭＥの不良である。
【０１０９】
アドレス０のヒューズ素子ＭＥには、例えば、不良位置情報および付加情報が記憶されている。不良位置情報は、例えば、ｉビットの不良アドレス情報ＡＩＮＦｔと、ｊビットの不良ビット位置情報ＢＩＮＦｔとを有している。また、付加情報は、例えば、ｉビットの不良アドレス情報ＡＩＮＦｒと、ｊビットの不良ビット位置情報ＢＩＮＦｒとを有している。
【０１１０】
以下、ｉビットの不良アドレス情報ＡＩＮＦｔおよびｉビットの不良アドレス情報ＡＩＮＦｒを、不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］および不良アドレス情報ＡＩＮＦｒ［ｉ−１：０］ともそれぞれ称する。また、ｊビットの不良ビット位置情報ＢＩＮＦｔおよびｊビットの不良ビット位置情報ＢＩＮＦｒを、不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］および不良ビット位置情報ＢＩＮＦｒ［ｊ−１：０］ともそれぞれ称する。
【０１１１】
例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが１つ存在する場合、アドレス０の所定のヒューズ素子ＭＥには、不良のヒューズ素子ＭＥの位置を示す不良位置情報が記憶されている。例えば、不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］の記憶領域に割り当てられたヒューズ素子ＭＥには、不良のヒューズ素子ＭＥのアドレスを示す不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］が記憶されている。また、不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］の記憶領域に割り当てられたヒューズ素子ＭＥには、不良のヒューズ素子ＭＥのビット位置を示す不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］が記憶されている。
【０１１２】
なお、不良アドレス情報ＡＩＮＦｒ［ｉ−１：０］の記憶領域に割り当てられたヒューズ素子ＭＥには、例えば、不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］と同じ論理値が記憶される。したがって、アドレス０のヒューズ素子ＭＥから読み出されるデータＤＦに誤りがない場合、不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］および不良アドレス情報ＡＩＮＦｒ［ｉ−１：０］は、互いに同じ論理値である。
【０１１３】
また、不良ビット位置情報ＢＩＮＦｒ［ｊ−１：０］の記憶領域に割り当てられたヒューズ素子ＭＥには、例えば、不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］と同じ論理値が記憶される。したがって、アドレス０のヒューズ素子ＭＥから読み出されるデータＤＦに誤りがない場合、不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］および不良ビット位置情報ＢＩＮＦｒ［ｊ−１：０］は、互いに同じ論理値である。
【０１１４】
また、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、例えば、アドレス０の全てのヒューズ素子ＭＥには、論理値“０”が記憶されている。したがって、例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、アドレス０のヒューズ素子ＭＥは、初期状態（非切断の状態）に維持される。このように、不良のヒューズ素子ＭＥがアドレス１からアドレスｍ−１までのヒューズ素子ＭＥに存在しない場合、アドレス０のヒューズ素子ＭＥは、アドレス０のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置（例えば、アドレス０のビット０）を示す不良位置情報を記憶する。
【０１１５】
これにより、図９に示した不揮発性半導体記憶装置ＭＥＭにおいても、不良のヒューズ素子ＭＥがヒューズ回路１０に存在しないときに、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥから読み出されるデータＤＦが誤って修正されることを防止できる。
【０１１６】
ここで、例えば、不良アドレス情報ＡＩＮＦｔ、不良ビット位置情報ＢＩＮＦｔ、付加情報およびデータＤＦのそれぞれのデータ幅をａ、ｂ、ｃ、ｎとしたとき、データ幅ａ、ｂ、ｃ、ｎの関係は、式（４）で表される。なお、式（４）は、不良位置情報（不良アドレス情報ＡＩＮＦｔ、不良ビット位置情報ＢＩＮＦｔ）および付加情報（不良アドレス情報ＡＩＮＦｒ、不良ビット位置情報ＢＩＮＦｒ）を１アドレス分のヒューズ素子ＭＥに記憶させるときの条件に対応している。また、不良アドレス情報ＡＩＮＦｔのデータ幅ａとアドレスの個数ｍとの関係は、上述した式（２）で表される。
【０１１７】
２＾ｂ≧ｎ≧ａ＋ｂ＋ｃ    ・・・（４）
図１０の例では、式（４）のデータ幅ａ、ｂ、ｃは、それぞれｉ、ｊ、ｉ＋ｊである。
【０１１８】
なお、ヒューズ回路１０に記憶される不良位置情報および付加情報の配置は、この例に限定されない。例えば、不良位置情報と付加情報とが記憶される位置は、逆でもよい。また、例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“１”を記憶している状態に対応している場合、不良位置情報および付加情報は、不良アドレス情報ＡＩＮＦｔ（全ビットが論理値“１”）により指定されるアドレスのヒューズ素子ＭＥに記憶されてもよい。
【０１１９】
図１１は、図９に示した情報修復回路５０の一例を示している。なお、図１１は、図１０に示した不良位置情報および付加情報を使用する情報修復回路５０の一例を示している。すなわち、図１１に示した情報修復回路５０の修復対象は、例えば、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥのうち、論理値“１”を記憶するヒューズ素子ＭＥの不良である。例えば、切断された状態のヒューズ素子ＭＥが論理値“１”を記憶している状態に対応している場合、情報修復回路５０は、切断不良のヒューズ素子ＭＥから読み出される不良位置情報を修復する。
【０１２０】
図１１の不良アドレス情報ＡＩＮＦｔ［０］、ＡＩＮＦｔ［１］、ＡＩＮＦｔ［ｉ−１］は、不良アドレス情報ＡＩＮＦｔのビット０、ビット１、ビットｉ−１の信号をそれぞれ示している。不良アドレス情報ＡＩＮＦｒ［０］、ＡＩＮＦｒ［１］、ＡＩＮＦｒ［ｉ−１］は、不良アドレス情報ＡＩＮＦｒのビット０、ビット１、ビットｉ−１の信号をそれぞれ示している。不良アドレス情報ＡＩＮＦ［０］、ＡＩＮＦ［１］、ＡＩＮＦ［ｉ−１］は、不良アドレス情報ＡＩＮＦのビット０、ビット１、ビットｉ−１の信号をそれぞれ示している。
【０１２１】
また、図１１の不良ビット位置情報ＢＩＮＦｔ［０］、ＢＩＮＦｔ［１］、ＢＩＮＦｔ［ｊ−１］は、不良ビット位置情報ＢＩＮＦｔのビット０、ビット１、ビットｊ−１の信号をそれぞれ示している。不良ビット位置情報ＢＩＮＦｒ［０］、ＢＩＮＦｒ［１］、ＢＩＮＦｒ［ｊ−１］は、不良ビット位置情報ＢＩＮＦｒのビット０、ビット１、ビットｊ−１の信号をそれぞれ示している。不良ビット位置情報ＢＩＮＦ［０］、ＢＩＮＦ［１］、ＢＩＮＦ［ｊ−１］は、不良ビット位置情報ＢＩＮＦのビット０、ビット１、ビットｊ−１の信号をそれぞれ示している。
【０１２２】
情報修復回路５０は、不良アドレス情報ＡＩＮＦｔ、ＡＩＮＦｒの誤りを修復するアドレス情報修復回路５２と、不良ビット位置情報ＢＩＮＦｔ、ＢＩＮＦｒの誤りを修復するビット情報修復回路５４とを有している。
【０１２３】
アドレス情報修復回路５２は、不良アドレス情報ＡＩＮＦｔ、ＡＩＮＦｒのビット毎の論理和を、不良アドレス情報ＡＩＮＦとしてアドレス記憶回路２２に出力する。例えば、アドレス情報修復回路５２は、不良アドレス情報ＡＩＮＦｔの各ビットに対応した論理和回路ＯＲ２を有している。論理和回路ＯＲ２の符号の括弧内の数字は、不良アドレス情報ＡＩＮＦｔの各ビットに対応している。例えば、論理和回路ＯＲ２（０）は、不良アドレス情報ＡＩＮＦｔ［０］、ＡＩＮＦｒ［０］をヒューズ回路１０から受ける。そして、論理和回路ＯＲ２（０）は、不良アドレス情報ＡＩＮＦｔ［０］、ＡＩＮＦｒ［０］の論理和を不良アドレス情報ＡＩＮＦ［０］としてアドレス記憶回路２２に出力する。
【０１２４】
したがって、例えば、論理値“０”になる不良が不良アドレス情報ＡＩＮＦｔ［０］、ＡＩＮＦｒ［０］の一方に発生したときにも、論理和回路ＯＲ２（０）は、論理値“１”の不良アドレス情報ＡＩＮＦ［０］をアドレス記憶回路２２に出力する。このように、アドレス情報修復回路５２は、論理値“１”が正しい論理値の場合、不良アドレス情報ＡＩＮＦｔの誤りを修復できる。
【０１２５】
ビット情報修復回路５４は、不良ビット位置情報ＢＩＮＦｔ、ＢＩＮＦｒのビット毎の論理和を、不良ビット位置情報ＢＩＮＦとしてビット位置記憶回路２４に出力する。例えば、ビット情報修復回路５４は、不良ビット位置情報ＢＩＮＦｔの各ビットに対応した論理和回路ＯＲ４を有している。論理和回路ＯＲ４の符号の括弧内の数字は、不良ビット位置情報ＢＩＮＦｔの各ビットに対応している。例えば、論理和回路ＯＲ４（０）は、不良ビット位置情報ＢＩＮＦｔ［０］、ＢＩＮＦｒ［０］をヒューズ回路１０から受ける。そして、論理和回路ＯＲ４（０）は、不良ビット位置情報ＢＩＮＦｔ［０］、ＢＩＮＦｒ［０］の論理和を不良ビット位置情報ＢＩＮＦ［０］としてビット位置記憶回路２４に出力する。
【０１２６】
したがって、例えば、論理値“０”になる不良が不良ビット位置情報ＢＩＮＦｔ［０］、ＢＩＮＦｒ［０］の一方に発生したときにも、論理和回路ＯＲ４（０）は、論理値“１”の不良ビット位置情報ＢＩＮＦ［０］をビット位置記憶回路２４に出力する。このように、ビット位置記憶回路２４は、論理値“１”が正しい論理値の場合、不良ビット位置情報ＢＩＮＦｔの誤りを修復できる。
【０１２７】
なお、情報修復回路５０の構成は、この例に限定されない。例えば、論理値“０”を記憶するヒューズ素子ＭＥの不良を修復する場合、情報修復回路５０は、論理和回路ＯＲ２、ＯＲ４の代わりに、論理積回路を有してもよい。論理和回路ＯＲ２、ＯＲ４の代わりに論理積回路を有する情報修復回路５０では、例えば、切断された状態のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、切断不良のヒューズ素子ＭＥから読み出される不良位置情報が修復される。
【０１２８】
図１２は、図９に示したヒューズ回路１０に記憶される不良位置情報および付加情報の別の例を示している。なお、図１２に示した付加情報（検査ビットＣＩＮＦ）の修復対象は、論理値“１”を記憶するヒューズ素子ＭＥの不良でもよいし、論理値“０”を記憶するヒューズ素子ＭＥの不良でもよい。例えば、付加情報（検査ビットＣＩＮＦ）の修復対象は、切断不良に限定されない。
【０１２９】
不良位置情報および付加情報を１アドレス分のヒューズ素子ＭＥに記憶させる場合、不良アドレス情報ＡＩＮＦｔ、不良ビット位置情報ＢＩＮＦｔ、検査ビットＣＩＮＦおよびデータＤＦのそれぞれのデータ幅ａ、ｂ、ｃ、ｎの関係は、上述した式（４）で表される。なお、図１２の例では、式（４）のデータ幅ａ、ｂ、ｃは、それぞれｉ、ｊ、ｋである。また、不良アドレス情報ＡＩＮＦｔのデータ幅ａとアドレスの個数ｍとの関係は、上述した式（２）で表される。
【０１３０】
例えば、アドレス０のヒューズ素子ＭＥには、ｉビットの不良アドレス情報ＡＩＮＦｔおよびｊビットの不良ビット位置情報ＢＩＮＦｔを含む不良位置情報と、ｋビットの検査ビットＣＩＮＦを含む付加情報とが記憶されている。以下、ｋビットの検査ビットＣＩＮＦを、検査ビットＣＩＮＦ［ｋ−１：０］とも称する。不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］、不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］および検査ビットＣＩＮＦ［ｋ−１：０］を含む符号は、例えば、ハミング符号である。
【０１３１】
不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］および不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］は、図１０で説明した不良アドレス情報ＡＩＮＦｔ［ｉ−１：０］および不良ビット位置情報ＢＩＮＦｔ［ｊ−１：０］と同様である。検査ビットＣＩＮＦ［ｋ−１：０］は、例えば、ハミング符号の検査ビットである。例えば、検査ビットＣＩＮＦ［ｋ−１：０］は、検査ビットＣＩＮＦ［ｋ−１：０］の記憶領域に割り当てられたヒューズ素子ＭＥに記憶されている。
【０１３２】
なお、例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、アドレス０の全てのヒューズ素子ＭＥには、論理値“０”が記憶されている。したがって、例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、アドレス０のヒューズ素子ＭＥは、初期状態（非切断の状態）に維持される。このように、不良のヒューズ素子ＭＥがアドレス１からアドレスｍ−１までのヒューズ素子ＭＥに存在しない場合、アドレス０のヒューズ素子ＭＥは、アドレス０のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置（例えば、アドレス０のビット０）を示す不良位置情報を記憶する。
【０１３３】
ここで、図９に示した不良位置情報（不良アドレス情報ＡＩＮＦｔ、不良ビット位置情報ＢＩＮＦｔ）および付加情報（検査ビットＣＩＮＦ）を使用する情報修復回路５０は、例えば、ハミング符号を復号する復号回路である。
【０１３４】
なお、ヒューズ回路１０に記憶される不良位置情報および付加情報の配置は、この例に限定されない。例えば、不良位置情報と付加情報とが記憶される位置は、逆でもよい。また、例えば、不良位置情報および付加情報は、アドレス０とは別のアドレスのヒューズ素子ＭＥに記憶されてもよい。また、例えば、不良アドレス情報ＡＩＮＦｔ、不良ビット位置情報ＢＩＮＦｔおよび検査ビットＣＩＮＦを含む符号は、ハミング符号以外の誤り訂正符号でもよい。
【０１３５】
以上、この実施形態においても、図１から図５で説明した実施形態と同様の効果を得ることができる。例えば、この実施形態では、不揮発性半導体記憶装置ＭＥＭの回路面積の増加を抑制しつつ、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。さらに、この実施形態では、不揮発性半導体記憶装置ＭＥＭは、ヒューズ回路１０から読み出される不良位置情報の誤りを修復する情報修復回路５０を有している。このため、この実施形態では、不揮発性半導体記憶装置ＭＥＭの不良を低減できる。
【０１３６】
図１３は、不揮発性半導体記憶装置の別の実施形態を示している。この実施形態の不揮発性半導体記憶装置ＭＥＭは、ヒューズ回路１０内の２つのヒューズ素子ＭＥの不良を修復可能であることを除いて、図１に示した不揮発性半導体記憶装置ＭＥＭと同様である。図１から図１２で説明した要素と同様の要素については、同様の符号を付し、これ等については、詳細な説明を省略する。
【０１３７】
不揮発性半導体記憶装置ＭＥＭは、例えば、ヒューズ回路１０と、２つの不良位置記憶回路２０（２０（１）、２０（２））と、２つの判定回路３０（３０（１）、３０（２））と、データ修復回路４２とを有している。
【０１３８】
ヒューズ回路１０は、アドレス０のヒューズ素子ＭＥに記憶される情報を除いて、図１に示したヒューズ回路１０と同様である。例えば、アドレス０のヒューズ素子ＭＥは、２つの不良位置情報を記憶している。例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが２つ存在する場合、２つの不良位置情報は、２つの不良のヒューズ素子ＭＥの位置をそれぞれ示している。以下、２つの不良位置情報の一方および他方を第１不良位置情報および第２不良位置情報ともそれぞれ称する。
【０１３９】
第１不良位置情報および第２不良位置情報は、例えば、図２に示した不良位置情報と同様である。例えば、第１不良位置情報は、不良のヒューズ素子ＭＥを含むアドレスを示す不良アドレス情報ＡＩＮＦ１と、不良のヒューズ素子ＭＥのビット位置を示す不良ビット位置情報ＢＩＮＦ１とを有している。また、例えば、第２不良位置情報は、不良のヒューズ素子ＭＥを含むアドレスを示す不良アドレス情報ＡＩＮＦ２と、不良のヒューズ素子ＭＥのビット位置を示す不良ビット位置情報ＢＩＮＦ２とを有している。
【０１４０】
例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが２つ存在する場合、第１不良位置情報（不良アドレス情報ＡＩＮＦ１、不良ビット位置情報ＢＩＮＦ１）は、１つ目の不良のヒューズ素子ＭＥの位置を示している。そして、第２不良位置情報（不良アドレス情報ＡＩＮＦ２、不良ビット位置情報ＢＩＮＦ２）は、２つ目の不良のヒューズ素子ＭＥの位置を示している。
【０１４１】
また、例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが１つ存在する場合、第１不良位置情報（不良アドレス情報ＡＩＮＦ１、不良ビット位置情報ＢＩＮＦ１）は、不良のヒューズ素子ＭＥの位置を示している。そして、第２不良位置情報（不良アドレス情報ＡＩＮＦ２、不良ビット位置情報ＢＩＮＦ２）は、アドレス０のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置（例えば、アドレス０のビット０）を示している。例えば、第２不良位置情報（不良アドレス情報ＡＩＮＦ２、不良ビット位置情報ＢＩＮＦ２）の全てのビットは、論理値“０”である。
【０１４２】
また、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、例えば、アドレス０のデータＤＦ（２つの不良位置情報）の全てのビットは、論理値“０”である。この場合、不良アドレス情報ＡＩＮＦ１および不良ビット位置情報ＢＩＮＦ１で指定される位置は、アドレス０のビット０である。また、不良アドレス情報ＡＩＮＦ２および不良ビット位置情報ＢＩＮＦ２で指定される位置は、アドレス０のビット０である。すなわち、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが存在しない場合、２つの不良位置情報は、アドレス０のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置（例えば、アドレス０のビット０）を示している。
【０１４３】
ヒューズ回路１０は、例えば、不揮発性半導体記憶装置ＭＥＭの初期化動作では、所定のアドレス（図１３では、アドレス０）のヒューズ素子ＭＥに記憶されているデータＤＦ（２つの不良位置情報）を２つの不良位置記憶回路２０に出力する。
【０１４４】
不良位置記憶回路２０（１）、２０（２）は、図１に示した不良位置記憶回路２０と同様である。例えば、不良位置記憶回路２０（１）のアドレス記憶回路２２は、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦ（２つの不良位置情報）のうち、不良アドレス情報ＡＩＮＦ１を記憶する。不良位置記憶回路２０（１）のビット位置記憶回路２４は、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦ（２つの不良位置情報）のうち、不良ビット位置情報ＢＩＮＦ１を記憶する。
【０１４５】
また、例えば、不良位置記憶回路２０（２）のアドレス記憶回路２２は、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦ（２つの不良位置情報）のうち、不良アドレス情報ＡＩＮＦ２を記憶する。また、不良位置記憶回路２０（２）のビット位置記憶回路２４は、アドレス０のヒューズ素子ＭＥから読み出されたデータＤＦ（２つの不良位置情報）のうち、不良ビット位置情報ＢＩＮＦ２を記憶する。
【０１４６】
判定回路３０（１）、３０（２）は、図１に示した判定回路３０と同様である。例えば、判定回路３０（１）のアドレス比較回路３２は、アドレスＡＤＲと、不良位置記憶回路２０（１）のアドレス記憶回路２２から受けた不良アドレス情報ＡＩＮＦ１が示すアドレスとが一致しているか否かを判定する。例えば、アドレス比較回路３２は、アドレスＡＤＲと不良アドレス情報ＡＩＮＦ１が示すアドレスとが一致している場合、論理値“１”の信号ＳＩＧＡ１をデータ修復回路４２に出力する。また、例えば、アドレス比較回路３２は、アドレスＡＤＲと不良アドレス情報ＡＩＮＦ１が示すアドレスとが一致していない場合、論理値“０”の信号ＳＩＧＡ１をデータ修復回路４２に出力する。
【０１４７】
判定回路３０（１）のデコード回路３４は、不良位置記憶回路２０（１）のアドレス記憶回路２２から不良ビット位置情報ＢＩＮＦ１を受ける。そして、デコード回路３４は、不良ビット位置情報ＢＩＮＦ１をｎビットのワンホット信号ＤＯＨ１に変換する。ワンホット信号ＤＯＨ１では、ワンホット信号ＤＯＨのｎビットのうち、不良のヒューズ素子ＭＥの位置（ビット位置）に対応するビットのみ、論理値“１”になる。
【０１４８】
判定回路３０（２）の動作は、判定回路３０（１）と同様である。例えば、判定回路３０（２）のアドレス比較回路３２の動作は、不良位置記憶回路２０（１）、不良アドレス情報ＡＩＮＦ１および信号ＳＩＧＡ１を、不良位置記憶回路２０（２）、不良アドレス情報ＡＩＮＦ２および信号ＳＩＧＡ２に読み替えることで説明される。また、判定回路３０（２）のデコード回路３４の動作は、不良位置記憶回路２０（１）、不良ビット位置情報ＢＩＮＦ１およびワンホット信号ＤＯＨ１を、不良位置記憶回路２０（２）、不良ビット位置情報ＢＩＮＦ２およびワンホット信号ＤＯＨ２に読み替えることで説明される。
【０１４９】
データ修復回路４２は、ヒューズ回路１０から読み出されるデータＤＦを、判定回路３０（１）、３０（２）の判定結果に基づいて修復する。例えば、データ修復回路４２は、データＤＦをヒューズ回路１０から受ける。また、データ修復回路４２は、信号ＳＩＧＡ１およびワンホット信号ＤＯＨ１を判定回路３０（１）のアドレス比較回路３２およびデコード回路３４からそれぞれ受ける。さらに、データ修復回路４２は、信号ＳＩＧＡ２およびワンホット信号ＤＯＨ２を判定回路３０（２）のアドレス比較回路３２およびデコード回路３４からそれぞれ受ける。
【０１５０】
そして、データ修復回路４２は、信号ＳＩＧＡ１が論理値“１”の場合、ワンホット信号ＤＯＨ１の論理値“１”のビットに対応するデータＤＦのビットの論理値を修復する。また、データ修復回路４２は、信号ＳＩＧＡ２が論理値“１”の場合、ワンホット信号ＤＯＨ２の論理値“１”のビットに対応するデータＤＦのビットの論理値を修復する。これにより、ヒューズ回路１０内に不良のヒューズ素子ＭＥが２つ存在するときにも、誤ったデータＤＦは、正しいデータＤＯＵＴに修復される。例えば、データ修復回路４２は、データＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１５１】
なお、例えば、データ修復回路４２は、信号ＳＩＧＡ１、ＳＩＧ２の両方が論理値“０”の場合、ワンホット信号ＤＯＨ１、ＤＯＨ２の論理値に拘わらず、ヒューズ回路１０から読み出されたデータＤＦを修復しない。すなわち、データ修復回路４２は、信号ＳＩＧＡ１、ＳＩＧＡ２の両方が論理値“０”の場合、ヒューズ回路１０から受けたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１５２】
このように、データ修復回路４２は、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復する。すなわち、判定回路３０およびデータ修復回路４２を含む回路は、複数のヒューズ素子ＭＥのうち、不良位置記憶回路２０に記憶されている不良位置情報が示す位置のヒューズ素子ＭＥから読み出されるデータＤＦを修復する修復回路の一例である。
【０１５３】
ここで、例えば、不良アドレス情報ＡＩＮＦ１、ＡＩＮＦ２の各データ幅a、不良ビット位置情報ＢＩＮＦ１、ＢＩＮＦ２の各データ幅ｂおよびデータＤＦのデータ幅ｎの関係は、式（５）で表される。なお、式（５）は、２つの不良位置情報（不良アドレス情報ＡＩＮＦ１、ＡＩＮＦ２、不良ビット位置情報ＢＩＮＦ１、ＢＩＮＦ２）を１アドレス分のヒューズ素子ＭＥに記憶させるときの条件に対応している。また、不良アドレス情報ＡＩＮＦ１、ＡＩＮＦ２の各データ幅ａとアドレスの個数ｍとの関係は、上述した式（２）で表される。
【０１５４】
２＾ｂ≧ｎ≧２×（ａ＋ｂ）    ・・・（５）
なお、不揮発性半導体記憶装置ＭＥＭの構成は、この例に限定されない。例えば、２アドレス分のヒューズ素子ＭＥが２つの不良位置情報の記憶領域に割り当てられてもよい。例えば、第１位置不良情報がアドレス０に記憶され、第２位置不良情報がアドレス１に記憶されてもよい。この場合、アドレス２からからアドレスｍ−１までのヒューズ素子ＭＥに、半導体記憶装置の冗長メモリの使用に関する情報、チップの識別情報、セキュリティコード、トリミングデータ等のデータが記憶される。
【０１５５】
また、不揮発性半導体記憶装置ＭＥＭは、不良位置記憶回路２０と判定回路３０との組を３つ以上有してもよい。この場合、不揮発性半導体記憶装置ＭＥＭは、不良位置記憶回路２０と判定回路３０との組の数に応じた数の不良を修復できる。
【０１５６】
図１４は、図１３に示したデータ修復回路４２の一例を示している。なお、図１４は、論理値“１”を記憶するヒューズ素子ＭＥの不良を修復対象にした場合のデータ修復回路４２の一例を示している。例えば、切断された状態のヒューズ素子ＭＥが論理値“１”を記憶している状態に対応している場合、データ修復回路４２は、切断不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復する。
【０１５７】
図１４のデータＤＦ［０］、ＤＦ［１］、ＤＦ［ｎ−１］、データＤＯＵＴ［０］、ＤＯＵＴ［１］、ＤＯＵＴ［ｎ−１］の意味は、図４と同じである。ワンホット信号ＤＯＨ１［０］、ＤＯＨ１［１］、ＤＯＨ１［ｎ−１］は、ワンホット信号ＤＯＨ１のビット０、ビット１、ビットｎ−１の信号をそれぞれ示している。ワンホット信号ＤＯＨ２［０］、ＤＯＨ２［１］、ＤＯＨ２［ｎ−１］は、ワンホット信号ＤＯＨ２のビット０、ビット１、ビットｎ−１の信号をそれぞれ示している。
【０１５８】
データ修復回路４２は、データＤＦの各ビットに対応したユニット回路ＵＮＴ３を有している。ユニット回路ＵＮＴ３の符号の括弧内の数字は、データＤＦの各ビットに対応している。ユニット回路ＵＮＴ３は互いに同様の回路であるため、データＤＦのビット０に対応するユニット回路ＵＮＴ３（０）について説明する。
【０１５９】
ユニット回路ＵＮＴ３（０）は、論理積回路ＡＮＤ１１、ＡＮＤ１２および論理和回路ＯＲ１１を有している。論理積回路ＡＮＤ１１は、判定回路３０（１）のアドレス比較回路３２から信号ＳＩＧＡ１を受け、判定回路３０（１）のデコード回路３４からワンホット信号ＤＯＨ１［０］を受ける。そして、論理積回路ＡＮＤ１１は、信号ＳＩＧＡ１とワンホット信号ＤＯＨ１［０］との論理積を、論理和回路ＯＲ１１に出力する。
【０１６０】
論理積回路ＡＮＤ１２は、判定回路３０（２）のアドレス比較回路３２から信号ＳＩＧＡ２を受け、判定回路３０（２）のデコード回路３４からワンホット信号ＤＯＨ２［０］を受ける。そして、論理積回路ＡＮＤ１２は、信号ＳＩＧＡ２とワンホット信号ＤＯＨ２［０］との論理積を、論理和回路ＯＲ１２に出力する。
【０１６１】
論理和回路ＯＲ１１は、論理積回路ＡＮＤ１１の出力信号と、論理積回路ＡＮＤ１２の出力信号と、ヒューズ回路１０から読み出されたデータＤＦ［０］とを受ける。そして、論理和回路ＯＲ１１は、論理積回路ＡＮＤ１１の出力信号と、論理積回路ＡＮＤ１２の出力信号と、データＤＦ［０］との論理和を、データＤＯＵＴ［０］として不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１６２】
ユニット回路ＵＮＴ３（０）では、論理積回路ＡＮＤ１１の出力信号は、例えば、データＤＦのアドレスが１つ目の不良のヒューズ素子ＭＥのアドレスと一致し、かつ、１つ目の不良のヒューズ素子ＭＥの位置がビット０のとき、論理値“１”になる。この場合、データＤＯＵＴ［０］は、データＤＦ［０］の論理値に拘わらず、論理値“１”になる。このように、データ修復回路４２は、１つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦを、論理値“１”に変更する。そして、データ修復回路４２は、１つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦとして、論理値“１”のデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１６３】
また、ユニット回路ＵＮＴ３（０）では、論理積回路ＡＮＤ１２の出力信号は、例えば、データＤＦのアドレスが２つ目の不良のヒューズ素子ＭＥのアドレスと一致し、かつ、２つ目の不良のヒューズ素子ＭＥの位置がビット０のとき、論理値“１”になる。この場合、データＤＯＵＴ［０］は、データＤＦ［０］の論理値に拘わらず、論理値“１”になる。このように、データ修復回路４２は、２つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦを、論理値“１”に変更する。そして、データ修復回路４２は、２つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦとして、論理値“１”のデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１６４】
また、ユニット回路ＵＮＴ１（０）では、論理積回路ＡＮＤ１１の出力信号は、例えば、データＤＦのアドレスが１つ目の不良のヒューズ素子ＭＥのアドレスと一致していないとき、論理値“０”になる。あるいは、論理積回路ＡＮＤ１１の出力信号は、例えば、１つ目の不良のヒューズ素子ＭＥの位置がビット０以外のとき、論理値“０”になる。論理積回路ＡＮＤ１２の出力信号は、例えば、データＤＦのアドレスが２つ目の不良のヒューズ素子ＭＥのアドレスと一致していないとき、論理値“０”になる。あるいは、論理積回路ＡＮＤ１２の出力信号は、例えば、２つ目の不良のヒューズ素子ＭＥの位置がビット０以外のとき、論理値“０”になる。
【０１６５】
論理積回路ＡＮＤ１１、ＡＮＤ１２の両方の出力信号が論理値“０”の場合、データＤＯＵＴ［０］は、データＤＦ［０］と同じ論理値になる。すなわち、データ修復回路４２は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦに対しては、論理値を変更しない。したがって、データ修復回路４２は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１６６】
このように、データ修復回路４２は、論理値“１”を記憶しているヒューズ素子ＭＥに不良（例えば、切断不良）のヒューズ素子ＭＥが２つ存在する場合にも、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【０１６７】
なお、データ修復回路４２の構成は、この例に限定されない。例えば、不揮発性半導体記憶装置ＭＥＭが不良位置記憶回路２０と判定回路３０との組を３つ以上有している場合、各ユニット回路ＵＮＴ３は、不良位置記憶回路２０と判定回路３０との組の数に応じた数の論理積回路（ＡＮＤ１１、ＡＮＤ１２、・・・）を有してもよい。
【０１６８】
図１５は、図１３に示したデータ修復回路４２の別の例を示している。なお、図１５に示したデータ修復回路４２の修復対象は、論理値“１”を記憶するヒューズ素子ＭＥの不良でもよいし、論理値“０”を記憶するヒューズ素子ＭＥの不良でもよい。例えば、データ修復回路４２の修復対象は、切断不良に限定されない。図１５のデータＤＦ［０］、ＤＦ［１］、ＤＦ［ｎ−１］、ワンホット信号ＤＯＨ１［０］、ＤＯＨ１［１］、ＤＯＨ１［ｎ−１］、ＤＯＨ２［０］、ＤＯＨ２［１］、ＤＯＨ２［ｎ−１］、データＤＯＵＴ［０］、ＤＯＵＴ［１］、ＤＯＵＴ［ｎ−１］の意味は、図１４と同じである。
【０１６９】
データ修復回路４２は、データＤＦの各ビットに対応したユニット回路ＵＮＴ４を有している。ユニット回路ＵＮＴ４の符号の括弧内の数字は、データＤＦの各ビットに対応している。ユニット回路ＵＮＴ４は互いに同様の回路であるため、データＤＦのビット０に対応するユニット回路ＵＮＴ４（０）について説明する。
【０１７０】
ユニット回路ＵＮＴ４（０）は、図１４に示した論理和回路ＯＲ１１の代わりに、排他的論理和回路ＥＸＯＲ１１を有している。ユニット回路ＵＮＴ４（０）のその他の構成は、図１４に示したユニット回路ＵＮＴ３（０）と同様である。例えば、ユニット回路ＵＮＴ４（０）は、論理積回路ＡＮＤ１１、ＡＮＤ１２および排他的論理和回路ＥＸＯＲ１１を有している。論理積回路ＡＮＤ１１は、判定回路３０（１）のアドレス比較回路３２から信号ＳＩＧＡ１を受け、判定回路３０（１）のデコード回路３４からワンホット信号ＤＯＨ１［０］を受ける。そして、論理積回路ＡＮＤ１１は、信号ＳＩＧＡ１とワンホット信号ＤＯＨ１［０］との論理積を、排他的論理和回路ＥＸＯＲ１１に出力する。
【０１７１】
論理積回路ＡＮＤ１２は、判定回路３０（２）のアドレス比較回路３２から信号ＳＩＧＡ２を受け、判定回路３０（２）のデコード回路３４からワンホット信号ＤＯＨ２［０］を受ける。そして、論理積回路ＡＮＤ１２は、信号ＳＩＧＡ２とワンホット信号ＤＯＨ２［０］との論理積を、排他的論理和回路ＥＸＯＲ１１に出力する。
【０１７２】
排他的論理和回路ＥＸＯＲ１１は、論理積回路ＡＮＤ１１の出力信号と、論理積回路ＡＮＤ１２の出力信号と、ヒューズ回路１０から読み出されたデータＤＦ［０］とを受ける。そして、排他的論理和回路ＥＸＯＲ１１は、論理積回路ＡＮＤ１１の出力信号と、論理積回路ＡＮＤ１２の出力信号と、データＤＦ［０］との排他的論理和を、データＤＯＵＴ［０］として不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１７３】
ユニット回路ＵＮＴ４（０）では、論理積回路ＡＮＤ１１の出力信号は、例えば、データＤＦのアドレスが１つ目の不良のヒューズ素子ＭＥのアドレスと一致し、かつ、１つ目の不良のヒューズ素子ＭＥの位置がビット０のとき、論理値“１”になる。また、論理積回路ＡＮＤ１２の出力信号は、例えば、データＤＦのアドレスが２つ目の不良のヒューズ素子ＭＥのアドレスと一致し、かつ、２つ目の不良のヒューズ素子ＭＥの位置がビット０のとき、論理値“１”になる。
【０１７４】
２つ目の不良のヒューズ素子ＭＥの位置は、１つ目の不良のヒューズ素子ＭＥの位置と異なるため、論理積回路ＡＮＤ１２の出力信号が論理値“１”のとき、論理積回路ＡＮＤ１１の出力信号は、論理値“０”である。同様に、論理積回路ＡＮＤ１１の出力信号が論理値“１”のとき、論理積回路ＡＮＤ１２の出力信号は、論理値“０”である。
【０１７５】
したがって、論理積回路ＡＮＤ１１の出力信号が論理値“１”の場合、データＤＯＵＴ［０］は、データＤＦ［０］の論理を反転した論理値になる。このように、データ修復回路４２は、１つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦの論理を反転する。そして、データ修復回路４２は、１つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦとして、データＤＦの論理を反転した論理値のデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１７６】
同様に、論理積回路ＡＮＤ１２の出力信号が論理値“１”の場合、データＤＯＵＴ［０］は、データＤＦ［０］の論理を反転した論理値になる。このように、データ修復回路４２は、２つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦの論理を反転する。そして、データ修復回路４２は、２つ目の不良のヒューズ素子ＭＥから読み出されたデータＤＦとして、データＤＦの論理を反転した論理値のデータＤＯＵＴを不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１７７】
また、ユニット回路ＵＮＴ４（０）では、論理積回路ＡＮＤ１１の出力信号は、例えば、データＤＦのアドレスが１つ目の不良のヒューズ素子ＭＥのアドレスと一致していないとき、論理値“０”になる。あるいは、論理積回路ＡＮＤ１１の出力信号は、例えば、１つ目の不良のヒューズ素子ＭＥの位置がビット０以外のとき、論理値“０”になる。論理積回路ＡＮＤ１２の出力信号は、例えば、データＤＦのアドレスが２つ目の不良のヒューズ素子ＭＥのアドレスと一致していないとき、論理値“０”になる。あるいは、論理積回路ＡＮＤ１２の出力信号は、例えば、２つ目の不良のヒューズ素子ＭＥの位置がビット０以外のとき、論理値“０”になる。
【０１７８】
論理積回路ＡＮＤ１１、ＡＮＤ１２の両方の出力信号が論理値“０”の場合、データＤＯＵＴ［０］は、データＤＦ［０］と同じ論理値になる。すなわち、データ修復回路４２は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦに対しては、論理値を変更しない。したがって、データ修復回路４２は、不良のヒューズ素子ＭＥ以外のヒューズ素子ＭＥから読み出されたデータＤＦをデータＤＯＵＴとして不揮発性半導体記憶装置ＭＥＭの外部に出力する。
【０１７９】
このように、データ修復回路４２は、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに不良のヒューズ素子ＭＥが２つ存在する場合にも、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【０１８０】
なお、データ修復回路４２の構成は、この例に限定されない。例えば、不揮発性半導体記憶装置ＭＥＭが不良位置記憶回路２０と判定回路３０との組を３つ以上有している場合、各ユニット回路ＵＮＴ３は、不良位置記憶回路２０と判定回路３０との組の数に応じた数の論理積回路（ＡＮＤ１１、ＡＮＤ１２、・・・）を有してもよい。また、例えば、不揮発性半導体記憶装置ＭＥＭは、２つの不良位置情報の誤りを修復可能にするために、図９に示した情報修復回路５０を有してもよい。
【０１８１】
以上、この実施形態においても、図１から図５で説明した実施形態と同様の効果を得ることができる。例えば、この実施形態では、不揮発性半導体記憶装置ＭＥＭの回路面積の増加を抑制しつつ、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。さらに、この実施形態では、不揮発性半導体記憶装置ＭＥＭは、不良位置記憶回路２０と判定回路３０との組を複数有している。このため、この実施形態では、不良位置記憶回路２０と判定回路３０との組の数に応じた数の不良を修復できる。この結果、この実施形態では、不揮発性半導体記憶装置ＭＥＭの不良を低減できる。
【０１８２】
図１６は、不揮発性半導体記憶装置の試験方法の一実施形態を示している。例えば、図１６は、図１、図９および図１３に示した不揮発性半導体記憶装置ＭＥＭの試験方法を示している。すなわち、図１６に示した不揮発性半導体記憶装置ＭＥＭの試験方法は、一度だけ書き込み可能な複数のヒューズ素子ＭＥを含むヒューズ回路１０を有する不揮発性半導体記憶装置ＭＥＭの試験方法の一例である。
【０１８３】
ステップＳ１００では、ヒューズ回路１０内の複数のヒューズ素子ＭＥのうち、データの記憶領域に割り当てられたヒューズ素子ＭＥ（一部のヒューズ素子ＭＥを除くヒューズ素子ＭＥ）に、所定のデータが書き込まれる。例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、論理値“１”が書き込まれるヒューズ素子ＭＥが切断される。これにより、データの記憶領域に割り当てられたヒューズ素子ＭＥに、所定のデータが記憶される。ここで、データの記憶領域に割り当てられたヒューズ素子ＭＥは、例えば、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥである。
【０１８４】
ステップＳ１２０では、ヒューズ回路１０に記憶されているデータが、一部のヒューズ素子ＭＥに記憶される不良位置情報に基づいてデータを修復する修復回路を介して、読み出される。例えば、図１および図９に示した不揮発性半導体記憶装置ＭＥＭでは、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに記憶されているデータがデータ修復回路４０を介して読み出される。また、例えば、図１３に示した不揮発性半導体記憶装置ＭＥＭでは、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに記憶されているデータがデータ修復回路４２を介して読み出される。
【０１８５】
ステップＳ１３０では、ステップＳ１２０で読み出されたデータが正しいか否かが判定される。例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、切断されていないヒューズ素子ＭＥから読み出されたデータが論理値“０”であるか否かが判定される。また、切断されたヒューズ素子ＭＥから読み出されたデータが論理値“１”であるか否かが判定される。
【０１８６】
データが正しい場合（ステップＳ１３０のＹｅｓ）、不揮発性半導体記憶装置ＭＥＭは良品として扱われ、不揮発性半導体記憶装置ＭＥＭの試験は終了する。このように、ステップＳ１３０では、不揮発性半導体記憶装置ＭＥＭが良品か否かが判定される。なお、誤ったデータが存在する場合（ステップＳ１３０のＮｏ）、不揮発性半導体記憶装置ＭＥＭの試験は、ステップＳ１４０に移る。
【０１８７】
ステップＳ１４０では、誤ったデータが修復可能であるか否かが判定される。このように、ステップＳ１２０で読み出されたデータに誤ったデータが存在するとき、誤ったデータを修復できるか否かが判定される。例えば、誤ったデータの数が修復可能数以下であるか否かが判定される。また、例えば、修復対象を切断不良に限定している場合、誤ったデータは切断不良であるか否かも判定される。
【０１８８】
例えば、図１および図９に示した不揮発性半導体記憶装置ＭＥＭでは、誤ったデータの数が１つか否かが判定される。また、例えば、図１３に示した不揮発性半導体記憶装置ＭＥＭでは、誤ったデータの数が不良位置記憶回路２０と判定回路３０との組の数以下か否かが判定される。
【０１８９】
誤ったデータが修復可能でない場合（ステップＳ１４０のＮｏ）、不揮発性半導体記憶装置ＭＥＭは不良品として扱われ、不揮発性半導体記憶装置ＭＥＭの試験は終了する。このように、ステップＳ１４０では、不揮発性半導体記憶装置ＭＥＭが不良品か否かが判定される。なお、誤ったデータが修復可能である場合（ステップＳ１４０のＹｅｓ）、不揮発性半導体記憶装置ＭＥＭの試験は、ステップＳ１５０に移る。
【０１９０】
ステップＳ１５０では、ヒューズ回路１０内の複数のヒューズ素子ＭＥのうち、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥ（一部のヒューズ素子ＭＥ）に、誤ったデータが読み出されたヒューズ素子の位置を示す不良位置情報が書き込まれる。例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、論理値“１”が書き込まれるヒューズ素子ＭＥが切断される。
【０１９１】
これにより、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥに、不良位置情報が記憶される。ここで、不良位置情報の記憶領域に割り当てられたヒューズ素子ＭＥは、例えば、アドレス０のヒューズ素子ＭＥである。なお、不良位置情報が書き込まれる前の初期状態では、アドレス０のヒューズ素子ＭＥに記憶されている情報は、例えば、アドレス０のビット０のヒューズ素子ＭＥの位置を示している。
【０１９２】
すなわち、初期状態の一部のヒューズ素子ＭＥには、一部のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置を示す情報が記憶されている。そして、誤ったデータを修復できるとき、初期状態の一部のヒューズ素子ＭＥに、誤ったデータが読み出されたヒューズ素子の位置を示す不良位置情報が書き込まれる。なお、図９に示した不揮発性半導体記憶装置ＭＥＭでは、ステップＳ１５０において、不良位置情報および付加情報がアドレス０のヒューズ素子ＭＥに書き込まれる。
【０１９３】
ステップＳ１６０では、ヒューズ回路１０に記憶されているデータが、一部のヒューズ素子ＭＥに記憶される不良位置情報に基づいてデータを修復する修復回路を介して、再度読み出される。すなわち、ヒューズ回路１０に記憶されているデータは、一部のヒューズ素子ＭＥに不良位置情報が書き込まれた後、修復回路を介して再度読み出される。
【０１９４】
例えば、図１および図９に示した不揮発性半導体記憶装置ＭＥＭでは、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに記憶されているデータがデータ修復回路４０を介して読み出される。また、例えば、図１３に示した不揮発性半導体記憶装置ＭＥＭでは、アドレス１からアドレスｍ−１までのヒューズ素子ＭＥに記憶されているデータがデータ修復回路４２を介して読み出される。
【０１９５】
例えば、ステップＳ１３０で誤ったデータと判定されたデータは、不良位置情報がステップＳ１５０でアドレス０のヒューズ素子ＭＥに書き込まれているため、データ修復回路４０やデータ修復回路４２で修復される。このため、ステップＳ１６０では、不揮発性半導体記憶装置ＭＥＭは、修復したデータを出力する。そして、ステップＳ１７０において、誤ったデータが修復されたか否かが判定される。
【０１９６】
ステップＳ１７０では、ステップＳ１６０で再度読み出されたデータが正しいか否かが判定される。例えば、切断されていない状態（非切断の状態）のヒューズ素子ＭＥが論理値“０”を記憶している状態に対応している場合、切断されていないヒューズ素子ＭＥから読み出されたデータが論理値“０”であるか否かが判定される。また、切断されたヒューズ素子ＭＥから読み出されたデータが論理値“１”であるか否かが判定される。
【０１９７】
データが正しい場合（ステップＳ１７０のＹｅｓ）、不揮発性半導体記憶装置ＭＥＭは良品として扱われ、不揮発性半導体記憶装置ＭＥＭの試験は終了する。一方、誤ったデータが存在する場合（ステップＳ１７０のＮｏ）、不揮発性半導体記憶装置ＭＥＭは不良品として扱われ、不揮発性半導体記憶装置ＭＥＭの試験は終了する。このように、ステップＳ１７０では、不揮発性半導体記憶装置ＭＥＭが良品か不良品かが判定される。
【０１９８】
以上、図１６に示した実施形態では、ヒューズ回路１０内に記憶されているデータに誤ったデータが存在するとき、誤ったデータを修復できるか否かが判定される。そして、誤ったデータを修復できるとき、一部（例えば、アドレス０）のヒューズ素子ＭＥに、誤ったデータが読み出されたヒューズ素子ＭＥの位置を示す不良位置情報が書き込まれる。なお、不良位置情報が書き込まれる前の初期状態の一部のヒューズ素子ＭＥには、一部のヒューズ素子ＭＥの少なくとも１つのヒューズ素子ＭＥの位置を示す情報が記憶されている。
【０１９９】
このように、この実施形態では、ヒューズ回路１０内の複数のヒューズ素子ＭＥの一部のヒューズ素子ＭＥに不良位置情報が書き込まれるため、回路面積の増加を抑制できる。すなわち、この実施形態では、不揮発性半導体記憶装置ＭＥＭの回路面積の増加を抑制しつつ、不良のヒューズ素子ＭＥから読み出されるデータＤＦを修復できる。
【０２００】
また、この実施形態では、ヒューズ回路１０内に記憶されているデータに誤ったデータが存在しないとき、一部のヒューズ素子ＭＥは初期状態（非切断の状態）に維持されるため、一部のヒューズ素子ＭＥの切断工程を省略できる。また、この実施形態では、ヒューズ回路１０内に記憶されているデータに誤ったデータが存在しないとき、一部のヒューズ素子ＭＥは初期状態（非切断の状態）に維持されるため、一部のヒューズ素子ＭＥに切断不良が発生することを抑制できる。
【０２０１】
図１７は、図１、図９および図１３に示した不揮発性半導体記憶装置ＭＥＭが搭載されるシステムＳＹＳの一例を示している。図１７の×印は、メモリブロックＭＢＬＫ４に不良があることを示している。システムＳＹＳは、例えば、半導体記憶装置である。例えば、システムＳＹＳは、不揮発性半導体記憶装置ＭＥＭ、記憶部ＦＦ１０およびメモリモジュールＭＳＹＳを有している。
【０２０２】
不揮発性半導体記憶装置ＭＥＭには、例えば、メモリモジュールＭＳＹＳの冗長メモリブロックＭＢＬＫＲの使用に関する情報（例えば、不良のメモリブロックＭＢＬＫ４のアドレス情報）が記憶されている。例えば、不揮発性半導体記憶装置ＭＥＭは、不良のメモリブロックＭＢＬＫ４のアドレスを示すデータＤＯＵＴを記憶部ＦＦ１０に出力する。
【０２０３】
記憶部ＦＦ１０は、例えば、フリップフロップ回路等の揮発性メモリである。例えば、記憶部ＦＦ１０は、データＤＯＵＴを不揮発性半導体記憶装置ＭＥＭから受け、データＤＯＵＴを記憶する。そして、記憶部ＦＦ１０は、データＤＯＵＴをメモリモジュールＭＳＹＳに出力する。
【０２０４】
メモリモジュールＭＳＹＳは、７個のメモリブロックＭＢＬＫ（ＭＢＬＫ１−ＭＢＬＫ７）と、冗長メモリブロックＭＢＬＫＲと、７個のセレクタＳＥＬ（ＳＥＬ１−ＳＥＬ７）とを有している。メモリブロックＭＢＬＫは、例えば、半導体メモリである。
【０２０５】
冗長メモリブロックＭＢＬＫＲは、メモリブロックＭＢＬＫ１−ＭＢＬＫ７に不良のメモリブロックＭＢＬＫが存在するとき、不良のメモリブロックＭＢＬＫの代わりに使用される半導体メモリである。図１７の例では、不良のメモリブロックＭＢＬＫは、メモリブロックＭＢＬＫ４である。この場合、冗長メモリブロックＭＢＬＫＲは、メモリブロックＭＢＬＫ４の代わりに使用される。以下、冗長メモリブロックＭＢＬＫＲをメモリブロックＭＢＬＫＲとも称する。
【０２０６】
セレクタＳＥＬは、データＤＯＵＴを記憶部１０から受ける。そして、セレクタＳＥＬは、データＤＯＵＴに基づいて、接続先のメモリブロックＭＢＬＫを選択する。例えば、データＤＯＵＴがメモリブロックＭＢＬＫ４のアドレスを示している場合、セレクタＳＥＬ１−ＳＥＬ７は、メモリブロックＭＢＬＫ１−ＭＢＬＫ３、ＭＢＬＫ５−ＭＢＬＫ７、ＭＢＬＫＲにそれぞれ接続される。これにより、メモリモジュールＭＳＹＳは、正常な７個のメモリブロックＭＢＬＫ（ＭＢＬＫ１−ＭＢＬＫ３、ＭＢＬＫ５−ＭＢＬＫ７、ＭＢＬＫＲ）を使用できる。
【０２０７】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
一度だけ書き込み可能な複数の素子を含み、前記複数の素子のうちの一部の素子に、不良の素子の位置と前記一部の素子の少なくとも１つの素子の位置とのいずれかを示す第１情報が記憶されているヒューズ回路と、
前記一部の素子から読み出される前記第１情報を記憶する記憶回路と、
前記複数の素子から読み出されるデータのうち、前記記憶回路に記憶されている前記第１情報が示す位置の素子から読み出されるデータを修復する修復回路と
を備えていることを特徴とする不揮発性半導体記憶装置。
（付記２）
付記１記載の不揮発性半導体記憶装置において、
前記素子は、切断および非切断のいずれかの状態に設定されることにより、データを記憶するヒューズ素子であり、
前記一部の素子が非切断の状態のとき、前記一部の素子から読み出される前記第１情報は、前記一部の素子の少なくとも１つの素子の位置を示していること
を特徴とする不揮発性半導体記憶装置。
（付記３）
付記１または付記２に記載の不揮発性半導体記憶装置において、
前記ヒューズ回路から読み出される前記第１情報の誤りを修復する訂正回路を備え、
前記一部の素子は、前記第１情報の前記誤りを修復するための第２情報と前記第１情報とを記憶し、
前記訂正回路は、前記一部の素子に記憶されている前記第１情報および前記第２情報を受け、前記一部の素子から読み出された前記第１情報の前記誤りを前記第２情報に基づいて修復すること
を特徴とする不揮発性半導体記憶装置。
（付記４）
付記１ないし付記３のいずれか１項に記載の不揮発性半導体記憶装置において、
前記修復回路は、
前記ヒューズ回路から読み出されるデータの位置を示すアドレスと、前記記憶回路に記憶されている前記第１情報とに基づいて、前記ヒューズ回路から読み出される前記データを修復するか否かを判定する判定回路と、
前記ヒューズ回路から読み出される前記データを、前記判定回路の判定結果に基づいて修復するデータ修復回路と
を備えていることを特徴とする不揮発性半導体記憶装置。
（付記５）
一度だけ書き込み可能な複数の素子を含むヒューズ回路を備えた不揮発性半導体記憶装置の試験方法であって、
前記ヒューズ回路内の前記複数の素子のうち、一部の素子を除く素子にデータを書き込み、
前記一部の素子に記憶される情報に基づいて前記データを修復する修復回路を介して、前記ヒューズ回路に記憶されている前記データを読み出し、
読み出された前記データが正しいか否かを判定し、
前記読み出されたデータに誤ったデータが存在するとき、前記誤ったデータを修復できるか否かを判定し、
前記誤ったデータを修復できるとき、前記一部の素子の少なくとも１つの素子の位置を示す情報が記憶されている初期状態の前記一部の素子に、前記誤ったデータが読み出された素子の位置を示す第１情報を書き込み、
前記一部の素子に前記第１情報が書き込まれた後、前記ヒューズ回路に記憶されている前記データを、前記修復回路を介して再度読み出し、
再度読み出された前記データが正しいか否かを判定すること
を特徴とする不揮発性半導体記憶装置の試験方法。
【０２０８】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０２０９】
１０、１００‥ヒューズ回路；２０、２００‥不良位置記憶回路；２２、２２０‥アドレス記憶回路；２４、２４０‥ビット位置記憶回路；３０、３００‥判定回路；３２、３２０‥アドレス比較回路；３４、３４０‥デコード回路；４０、４２、４００‥データ修復回路；５０‥情報修復回路；２６０‥イネーブル記憶回路；ＦＦ１０‥記憶部；ＭＢＬＫ１−ＭＢＬＫ７‥メモリブロック；ＭＢＬＫＲ‥冗長メモリブロック；ＭＥ‥ヒューズ素子；ＭＥＭ‥不揮発性半導体記憶装置；ＭＳＹＳ‥メモリモジュール；ＳＥＬ１−ＳＥＬ７‥セレクタ；ＳＹＳ‥システム
【図１】
2014182850.tif 000003
【図２】
2014182850.tif 000004
【図３】
2014182850.tif 000005
【図４】
2014182850.tif 000006
【図５】
2014182850.tif 000007
【図６】
2014182850.tif 000008
【図７】
2014182850.tif 000009
【図８】
2014182850.tif 000010
【図９】
2014182850.tif 000011
【図１０】
2014182850.tif 000012
【図１１】
2014182850.tif 000013
【図１２】
2014182850.tif 000014
【図１３】
2014182850.tif 000015
【図１４】
2014182850.tif 000016
【図１５】
2014182850.tif 000017
【図１６】
2014182850.tif 000018
【図１７】
2014182850.tif 000019