(57)【要約】【課題】電界放出素子用エミッタの作製方法として、大型な製造装置を用いる必要もなく、良質なエミッタを作製する。【解決手段】導電性基板自体であるか、基板上に形成された薄膜導体層である導体層10上に順に積層された第一層11、第二層12に同一軸心の一連の透孔11a,12aが形成され、この一連の透孔11a,12aの底部には導体層10の表面の一部が露呈している一方、第一層11に形成される透孔11aの径φ2が第二層12に形成される透孔12aの径φ1よりも大径である結果、第二層12の透孔12aの内周縁部近傍が半径方向内方に張り出して第一層11に形成された透孔11aの開口に被さる庇14となった構造を基本積層構造16として得た後に、この基本積層構造16に対し、IPVD、特にHiPIMSによるスパッタ粒子の堆積を図ることで、上記の一連の透孔11a,12aを介して露呈した導体層11表面に円錐形状のエミッタ18を形成する。【選択図】図１
2014044885.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板自体であるか、基板上に形成された薄膜導体層である導体層上に順に積層された第一層、第二層に同一軸心の一連の透孔が形成され、該一連の透孔の底部には上記導体層の表面の一部が露呈している一方、上記第一層に形成される透孔の径が上記第二層に形成される透孔の径よりも大径である結果、該第二層の透孔の内周縁部近傍が半径方向内方に張り出して上記第一層に形成された透孔の開口に被さる庇となった構造を基本積層構造として得た後；
該基本積層構造に対し、イオン化スパッタリング法を用いてスパッタ粒子の堆積を図ることで、上記一連の透孔を介して露呈した上記導体層表面にエミッタを形成すること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項２】
請求項１に記載の電界放出素子用エミッタの作製方法であって；
上記のイオン化スパッタリング法は、電力を投入するオン時間と、これに続く電力無供給期間であるオフ時間との和を単位周期とし、該単位周期に対する該オン時間の比であるデューティ比を所定の値にして該単位周期を繰り返して行くデューティ制御によりパルス電源をオン・オフ駆動し、該オン時間中に出力する負の出力電圧によりプラズマを生成する高出力インパルスマグネトロンスパッタリング法であること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項３】
請求項２に記載の電界放出素子用エミッタの作製方法であって；
上記デューティ比は10％以下であること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項４】
請求項２に記載の電界放出素子用エミッタの作製方法であって；
上記プラズマに対し、上記基本積層構造の電位に対して正となるバイアス電圧を実効的に印加すること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項５】
請求項４に記載の電界放出素子用エミッタの作製方法であって；
上記プラズマに対し、上記基本積層構造の電位に対して正となる上記バイアス電圧の上記実効的な印加は、上記パルス電源の上記オフ時間中になされること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項６】
請求項１に記載の電界放出素子用エミッタの作製方法であって；
上記エミッタ材料として、導電性を呈する硼化物、導電性を呈する炭化物、炭化物半導体、導電性を呈する窒化物、窒化物半導体、導電性を呈する酸化物の中から選択された材料を用いること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項７】
請求項１に記載の電界放出素子用エミッタの作製方法であって；
上記の第一層が絶縁層、第二層が自身の表面及び自身に開けられた透孔の内周面上に犠牲層の堆積されたゲート電極層であること：
を特徴とする電界放出素子用エミッタの作製方法。
【請求項８】
請求項１に記載の電界放出素子用エミッタの作製方法であって；
上記第一層が有機薄膜層であり、上記第二層がフォトレジストであること；
を特徴とする電界放出素子用エミッタの作製方法。
【請求項９】
請求項８に記載の電界放出素子用エミッタの作製方法であって；
上記エミッタを作製した後、上記第一層、上記第二層を除去する工程を有すること；
を特徴とする電界放出素子用エミッタの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電界が印加されることで円錐形状の頂点に相当する先端から電子(冷電子)を放出する電界放出素子(冷電子放出素子とも言う)に関し、特に当該エミッタの作製法における改良に関する。
【背景技術】
【０００２】
昨今ではテレビ等に代表される映像表示装置に、古典的な熱電子放出タイプの陰極線管(CRT)に代わり、液晶ディスプレイパネルやプラズマディスプレイパネルを用いた平板表示装置がかなりな普及を見せてきた。しかし、動画表示性能は未だ従前のCRTに比べて劣るため、CRTと同等以上の動画表示性能を有する映像表示装置が望まれている。
【０００３】
この要望に応える有望な表示装置として、CRTにおけるヒータでの熱励起には頼らず、導体表面に高電界を掛けることで電子(冷電子)を放出する電界放出電子源を用い、放出電子で蛍光体を発光させる電界放出型の平板表示装置がある。この場合、高電界の印加時に電子を放出するエミッタ(電子放出源)の先端形状が問題になり、これまでにも放出効率を追求するためのエミッタ先端先鋭化に関し、種々の作製方法が提案されてきた。
【０００４】
中でも基本的な一作製例としては、下記非特許文献１に開示の手法がある。この手法に関し、図４に即して説明してみると、まず同図(A)に示すように、導電性基板自体であるか、非導電性基板等、適当なる基板上に形成された導体層であって、将来その上にエミッタが形成されて当該エミッタの支持部材層ともなるエミッタ構築用導体層50上に、例えばSiO2からなる絶縁層51と、金属、望ましくはモリブデンから成り、将来エミッタに高電界を印加するゲート電極が作られるゲート電極層52を順次堆積する。次いで、同図(B)に示すように、ゲート電極層52のみをエッチングし、所定の径φ1の円形透孔52aを形成する。
【０００５】
引き続き適当なエッチング剤、例えば沸酸等によりゲート電極層52の透孔52aを介して表面が露呈した絶縁層51をエッチングすると、横方向エッチングも進行するために、同図(C)に示すように、当該絶縁層51には、その上のゲート電極層52の径φ1よりも上部開口部においては大径の径φ2を持つ円形透孔51aが形成され、この透孔51aの底部においては下地導体層50の表面の一部が露呈する。その後、基板(導体層50)を回転させながら、例えば角度20度程度からの斜め入射で金属、例えばアルミニウム層53を堆積させると、この堆積層53は同図(D)に示すように、ゲート電極層52の表面上と当該ゲート電極層に開けられた透孔52aの内周面に付着する。堆積層53は、後述の工程からも理解されるように、当分野において一般には「犠牲層」と呼ばれることが多い。それは、最終的な目的構造体(ここでの議論における最終目的構造体としての対象はエミッタ)が形成された後、当該最終目的構造体及びそれを支持する導体層や周辺の層構造等々、残すべき必要なものには大きな損傷を与えることなく、自身が剥離されることによって、自身の上に堆積され、最終目的構造体の形成後には不要となった堆積層をまで、一緒に除去し得る層となるからである。これは当分野における既存概念であるが、本書においても犠牲層とはこのような概念に従う層のことを言う。なお、犠牲層は上述のように、文字通り自身が犠牲となってその上に堆積乃至付着している層を除去する機能を呈すればよいので、アルミニウム等の金属層には限定されるものでなく、残すべきものの物性に応じて材料は適選される。
【０００６】
このような構造体に対し、エミッタ材料として適当な金属、一般にはモリブデンを高真空中での蒸着等の直進性の高い堆積手法により蒸着して行くと、透孔52a,51aを介して侵入するモリブデンが導体層50上に堆積して行くに連れ、犠牲層53上にもモリブデン層54が堆積して行き、かつ、面内方向でのマイグレーションにより、堆積に伴いゲート電極層52の透孔の径φ1を縮径して行くようになり、同図(E)に示すように、最終的には透孔52aが閉ざされ、これに呼応するように、導体層50上には円錐形状のエミッタ55が形成される。
【０００７】
その後、犠牲層53をエッチング除去すれば、犠牲層53上の堆積層であるモリブデン層54も同時に除去され、同図(F)に示すように、絶縁層51及びゲート電極層52に開けられた一連の透孔51a,52a内において、エミッタ構築用導体層50上には先端が鋭利な円錐形状のエミッタ55が形成される。
【０００８】
このようにして作製されたエミッタは通常、「スピント型エミッタ」と呼ばれているので、本書でもそれに従うが、これは一般に、複数個を一次元ないし二次元アレイ上に集積形成したチップ構造として市場に提供される。下記非特許文献１でも、エミッタ電位に対し相対的にゲート電極層52に100Vから300V程度の電圧を印加すると、1チップ当たり50から150μA程度の電子を真空中に放出可能であるとされている。実際、将来的に見ても、十分な電子流を供給できる可能性は極めて高く、こうした円錐形状を持つスピント型エミッタは極めて有望な電子放出源となることに疑いはない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開2000-144384号公報
【特許文献２】特開2010-055907公報
【非特許文献】
【００１０】
【非特許文献１】C.A.Spindt,“Physical Properties of thin-film field emission cathode with molybdenum cones”, Journal of applied Physics, vol.47,(1976) p.5248
【非特許文献２】G.N.A.van Veen, B.Theunissen, K.van de Heuvel, R.Horne, A.L.J.Burgmans, “Collimated sputter deposition, a novel method for large area deposition of Spindt type field emission tip”, Journal of Vacuum Science and Technology B, Vol. 13, No. 2 (1995) pp.478-481
【非特許文献３】Leonard Dvorson and Akintunde I.Akinwande, “Double-gated Spindt emitters with stacked focusing electrode”, Journal of Vacuum Science & Technology B, Vol.20, No.1, (2002) p.53
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、スピント型エミッタを真に普及させて行くためには、なお解決せねばならない諸点も多い。一つはエミッタ材料、代表的にはモリブデンの堆積の際には直進性の高い堆積手法を用いる必要があるということ、そしてそれがためにエミッタ作製装置側に現実的な制約が生じ易いということがある。スパッタリング等による蒸着粒子がランダムな方向からエミッタ構築用導体層上に透孔を介して入射するような手法では良好な円錐形状が形成できない。また、導体層のどの位置に対しても垂直に入射させる必要がある。モリブデンが基板に対して斜めに入射してしまうと、エミッタの形状は入射した角度に依存して基板に対して斜めになってしまう。そこでまず、エミッタの作製装置はこの要件を満たさねばならない。
【００１２】
通常、モリブデン等の高融点金属の蒸着には電子ビーム蒸着法などが用いられる。しかし、この電子ビーム蒸着法では蒸発源はほとんど点光源と見なすことができるので、そのような状況で基板全面に対して垂直にモリブデン粒子を入射させることは不可能である。それでもあえて用いて、できるだけ蒸着粒子の平行度を保ったままエミッタを作製しようとすると、エミッタ構築用導体層と蒸着源を大きく離す他ない。例えば既掲の特許文献１においては、蒸発源と基板の距離を1.8mに設定することが開示されている。しかし、それでも基板上において面内方向に100mmも離れれば、複数個のエミッタを二次元アレイ上に同時作製する際、離れたエミッタ同士の間に均質性は見込めない。もちろん、基板(導体層)サイズが大きくなればなる程，基板と蒸発源の距離をさらに離す必要が有り、それでは蒸着装置のサイズが非常に大きなものとなって取り扱いに苦慮するか、その分、大幅なコスト高になると言う問題が生まれる。また，真空蒸着法では、エミッタ材料として原理的に望ましいとはされても、仕事関数の低いLaB6や窒化物、炭化物材料を化学量論的な組成比を保ったまま蒸着することも困難であるため、使うことはできず、エミッタ材料が限定されてしまうという問題もある。
【００１３】
そこで、エミッタ材料の成膜の際に、既掲の非特許文献２に示されるような、スパッタリングを用いる手法が提案された。この手法ではスパッタリングにより基板上に飛来する粒子の入射角を垂直に保つために、基板とスパッタリングターゲットとの間にコリメータを挿入する方法が開示されている。基板の直近に厚さ0.6mmのタンタルの板に直径0.15mmの穴が1cm2あたり100個形成されているコリメータを配置することで、良好な形状のエミッタが形成できるとされている。しかし、この方法でも、コリメータの穴の中心付近と端とでは飛来する粒子の角度が異なってしまうために、コリメータの穴の配置ピッチに応じて複数のエミッタ間に形状分布が発生してしまう。さらにはコリメータそのものの上にも成膜されてしまうため、コリメータに起因するダストの発生等の問題や、使用を重ねるに伴いコリメータの穴の形状が変化してしまうので、コリメータを頻繁に交換しなければならないという問題も発生する。
【００１４】
本発明はこのような諸点に着目し、電界放出素子用エミッタの作製方法として、これまでに開示されている作製法では避けがたかった種々の欠点を解消ないし少なくとも緩和できる新たなる手法を提供せんとするものである。
【課題を解決するための手段】
【００１５】
本発明者は上記目的を達成するため、これまでのエミッタ作製方法、すなわち、円錐形状に粒子を堆積して行くことを主眼とする技術にのみ捕われていたのではエミッタ作製技術の進歩にも限界があると考え、円錐形状を構築する上で従前は寧ろ不適と思われていたような、言わば他分野の堆積手法にまで、鋭意、探索の手を伸ばした。その結果、着目するに至ったのは、幾何形状に特徴のある立体構造物ではなく、均質に平面膜を堆積して行くための技術に属するイオン化スパッタリング法(Ionized Physical Vapor Deposition：略称IPVD)であり、特にはその改良例としての高出力インパルスマグネトロンスパッタリング法(High Power Impulse Magnetron Sputtering：略称HiPIMS)である。
【００１６】
通常用いられるスパッタ成膜法は、成膜源であるターゲットと成膜される基板との距離が10cm程度であり、しかも、例えば4mを越える大面積の基板にも均一性良く成膜し得る成熟した成膜技術である。しかし、ターゲットより放出されるスパッタ粒子は電気的に中性の原子の比率が高く、また、そのスパッタ粒子の持つ運動エネルギに対する粒子の数分布は20eVあたりに極大を持ち、スパッタ時にターゲットに印加される電圧に相当する運動エネルギを上限として急激に小さくなる。これは本発明が対象とする、円錐形状という特徴的幾何形状を持つエミッタの作製には不向きな事実である。平面性を保って成膜して行く均一成膜には良くても、円錐形状、しかもその頂点が極力先鋭であるべきとする特殊形状の作製には向かない。
【００１７】
もっとも、こうした従前のスパッタ法においても、投入電力を大きくすれば、それに連れてターゲット全面に広がるプラズマ密度が増加し、これと共に正にイオン化したスパッタ粒子の比率が大きくなることは知られている。正にイオン化したスパッタ粒子は、プラズマ電位として知られる基板に自発的に生じる負電位、あるいは、これに加えて基板に意図的に印加した負電位によって加速されることにより、基板面に対して垂直に入射させることができるようになる。もちろん、このことだけでは円錐形状を堆積構築することはできないが、少なくとも有利な事実にはなり得る。しかし、正にイオン化したスパッタ粒子の中性を含めた全体のスパッタ粒子に対する比率を、例えば数パーセント以上となるようにしようとすると、投入電力を単に増加させる方法では、ターゲットにおいて消費される電力がターゲットを溶融させる等の不具合を生じせしめてしまい、実質的に採用することができない。
【００１８】
これに対し、高周波(RF)支援その他、積極的な飛来粒子の正イオン化を図るIPVD、特にはHiPIMS法では、プラズマを生成する電力供給を所定のデューティ比に基づいて短時間毎に繰り返し行うことで、ターゲット溶融の虞(おそれ)から逃れ、飛来粒子の直進性を高めることができる。すなわち、電力を投入するオン時間Tonと、これに続く電力無供給期間であるオフ時間Toffとの和を単位周期Tp(=Ton+Toff)とし、当該単位周期Tpに対するオン時間Tonの比であるデューティ比Dy(％)を所定の値として当該単位周期Tpを繰り返して行くデューティ制御によりパルス電源をオン・オフ駆動し、相対的に短いオン時間Ton中に出力する負の出力電圧によりプラズマを生成して行くのである。既に当分野においては周知ではあるが、図５(A)にこのHiPIMSを適用する装置構造の概略を示し、その構造、動作に就き説明しておくと、スパッタリング材料源であるターゲット61とスパッタリングを受ける基板62は、真空チェンバ63内に互いに距離を置いて対峙するように配置される。
【００１９】
この状態で、基板62とターゲット61間にパルス電源64からの電力を所定のデューティ比Dy=(Ton/Tp)x100(％)に基づいて印加する。すなわち、印加電圧パルス波形は図５(B)に示すようなものとなり、時間軸tに沿い、所定の周期Tp中において電力が実際に供給されるオン時間Tonは一般にはオフ時間Toffに比してかなり短く、例えばデューティ比Dy=5％程度とされることが多い。負の出力電圧-Vonはもちろん用途毎に適選されるが、例えば-500V程度にはなり得る。なお、ターゲット61は装置構成においては図示しないカソード電極に固定され、パルス電源64に対し電気的導通が取られる。
【００２０】
このようなHiPIMS手法を用いると、時定数の大きい溶融等の熱的物理現象に起因する問題を避けながら、プラズマ生成の時定数が小さいことを利用して高いプラズマ密度を実現することができ、正にイオン化したスパッタ粒子を多く得ることができる。つまり、ターゲット材料の溶融不具合もなく、さらに、直進コリメータ等に起因するダストの発生等の問題もなく、直進性の良いスパッタ粒子を得ることができる。
【００２１】
同様の利点は、HiPIMSを含む、より広義の上述したIPVDに属する各技術にも見込むことができる。しかし、こうしたIPVD技術では、正イオン化スパッタ粒子が電界加速により、大きな運動エネルギを持つことから、成膜基板、あるいは、成膜された薄膜に到達した後に、それらの表面上を動く、いわゆる、表面マイグレーションの平均自由行程が通常のスパッタ法に比べてかなり大きくなる。そのため、この技術は、寧ろ、円錐形の構造物を構築するには不向きとされ、逆に均質にトレンチ(溝構造)ないしその上位概念である盲孔内に金属材料を充填する等の用途にのみ、使われていた。集積回路の基板ないしはその上に形成された絶縁層に形成された配線パタンに従うトレンチ構造を均質に金属材料で満たすことで、良質な金属配線を這わせる等の用途に使われたのである。
【００２２】
例えばHiPIMS等、IPVD技術の提供される以前の古典的スパッタ法で図６(A)に示すようなトレンチ(広義には盲孔)71を金属材料で埋め込もうとすると、飛来粒子72はその殆どが電気的に中性であるため、基板各地点からターゲートを見込む角度がそれぞれに変わることや、あるいは飛来中に真空チェンバ内に導入したアルゴンガス分子等による散乱を受けて方向がランダムに変わる結果、基板に到達する粒子の各々は基板入射角度が異なり、トレンチ内周壁に付着する量が多くなって、しかも、トレンチ71の入口、開口近辺程、飛来粒子72は付着しやすくなる。結果、同図(C)に示すように、トレンチ71の深い部分が埋まらないまま、トレンチ開口が閉ざされてしまうという状態が生ずる。もちろんこれは、良好な電気配線を得る上での障害となる。
【００２３】
これに対し、HiPIMSを用いると、同図(D)に示すトレンチ71を金属材料で充填する際にも、同図(E)に示すように、飛来粒子74の直進性が高まるため、トレンチ71の底にまで均質に飛来粒子74が届くようになり、同図(F)に示すように、トレンチ71の上部開口部近傍のみが早めに閉ざされて行くようなこともなく、均質にトレンチ71が埋まって行き、最終的にトレンチ内が全てほぼ均質に金属材料で埋められた良好な配線を得ることができる。なお、基板間電位差により加速した飛来粒子がトレンチの内周壁に既に堆積している原子を再スパッタするため、これも埋込み効率の向上に繋がるとも言われている。
【００２４】
本発明者は、このように、HiPIMS等、広義にはIPVD技術の持つ利点をのみ、円錐形状のエミッタ作製に寄与させ得ないかと考えた。繰り返すが、そのままでは、IPVDは均質平面膜の作製には望ましい技術であっても、本発明で対象としているエミッタ作製には不適である。上述のトレンチ埋め込み過程に認められるように、均質に高さ方向に伸びる堆積構造体しか得られないことになる。しかし、本発明者は、IPVDを適用する出発部材の構造、すなわちIPVDによりスパッタリングを受ける側の構造に特殊性があれば、この技術を適用できるのではないかとの発想に至った。そうした観点からしてみると、図４に示したスピント型エミッタの作製時に見られる、導体層50上の第一、第二層51,52における「オーバハング構造」は極めて有意に作用するのではないかとの知見に至った。つまり、上層52の透孔52aの径φ1に比し、下層51の透孔51aの上部開口径φ2が大径である結果、下層の第一層51の透孔51aの内部から見ると、そのまさに開口部分に、上の第二層の透孔内周縁部が半径方向内方に向けて庇のように突き出した構造特徴をこの積層構造は有していることになる。
【００２５】
してみると、従前のスピント型エミッタ作製技術では、本発明で重きを置く程には重要視されていなかったかも知れないが、この「オーバハング構造」を必須の構造とすれば、後は製造の現場での各種パラメータの設計的選択により、IPVDを用いての円錐形状の高品質エミッタが作製できるのではないかと思われた。実際、この発想の下、鋭意実験を施した所、これは極めて有効な手段であることが実証された。
【００２６】
こうした研究過程に基づき、本発明者は下記のような新たなる電界放出素子用エミッタの作製方法を提案する。なお、上述のIPVD、HiPIMSなる用語に就いては、既に当業界においてこの略称は周知であり、逆にこの略称からその装置構成や動作原理は一義的に認識されるので、以下において本発明の構成に就き述べる場合にも、この略称をのみ使う場合がある。
【００２７】
まず、本発明では、
導電性基板自体であるか、基板上に形成された薄膜導体層である導体層上に順に積層された第一層、第二層に同一軸心の一連の透孔が形成され、当該一連の透孔の底部には導体層の表面の一部が露呈している一方、第一層に形成される透孔の径が第二層に形成される透孔の径よりも大径である結果、第二層の透孔の内周縁部近傍が半径方向内方に張り出して第一層に形成された透孔の開口に被さる庇となった構造を基本積層構造として得た後、この基本積層構造に対し、イオン化スパッタリング法(IPVD)によるスパッタ粒子の堆積を図ることで、一連の透孔を介して露呈した導体層表面にエミッタを形成すること，
を特徴とする電界放出素子用エミッタの作製方法を提案する。
【００２８】
この基本構成を満たした上で、本発明ではさらに、上記のイオン化スパッタリング法として、電力を投入するオン時間と、これに続く電力無供給期間であるオフ時間との和を単位周期とし、当該単位周期に対するオン時間の比であるデューティ比を所定の値として当該単位周期を繰り返して行くデューティ制御によりパルス電源をオン・オフ駆動し、オン時間中に出力する負の出力電圧によりプラズマを生成する高出力インパルスマグネトロンスパッタリング法を用いることを提案する。デューティ比に関しては、後に説明する理由により、実質的には10％以下とし、望ましくは5％程度とすることを推奨する。
【００２９】
また、望ましくは生成されるプラズマに対し、基本積層構造の電位に対して正となるバイアス電圧を実効的に印加することも提案する。このバイアス電圧印加は常時であっても良い外、本発明ではまた、これも後述の理由により、オン時間中には印加せずとも、パルス電源のオフ時間中になすことを提案する。
【００３０】
さらに、本発明では、エミッタの材料として、導電性を呈する硼化物、導電性を呈する炭化物、炭化物半導体、導電性を呈する窒化物、窒化物半導体、導電性を呈する酸化物の中から選択された材料を用いることも提案する。
【００３１】
本発明ではまた、上記の基本構成を満たした上で、上記の第一層が絶縁層、第二層が自身の表面及び自身に開けられた透孔の内周面上に犠牲層の堆積されたゲート電極層であることを特徴とする電界放出素子用エミッタの作製方法も提案する。犠牲層という用語に関しては既にその概念を定義した通りである。
【００３２】
一方ではまた、本発明では同じく上記の基本構成を満たした上で、上記の第一層が有機薄膜層であり、第二層がフォトレジストであることを特徴とする電界放出素子用エミッタの作製方法も提案する。この場合にはさらに、エミッタを作製した後、当該第一層、第二層を除去する工程を付加することも提案する。
【発明の効果】
【００３３】
本発明によると、電界放出素子用エミッタを作製するに際し、従前においては極めて大型な設備を必要としていた所、IPVDないしその下位概念であるHiPIMSの使用により、大幅に装置構造を小型化でき、結局はコストの低廉化、それに基づく電界放出素子の市場普及に大いに寄与する。
【００３４】
さらに、エミッタ材料に関する従来の制約が大きく解かれ、材料選択範囲が極めて広がるため、最適な材料を用い得るようになり、この点からも電子放出効率の向上を図ることができる。
【００３５】
また、本発明の特定の態様に従い、基本積層構造における第一層が有機薄膜層、第二層がフォトレジストであって、既述の犠牲層は不要とする構成に従えば、スパッタリングの前工程においてこれも極めて大型な装置、設備を必要とする当該犠牲層の作製工程を排除することができ、大きなコスト低下と歩留まり向上を生んで、この種電子放出素子の市場における飛躍的普及を望むことができる。また、エミッタ作成後に第一、第二層を簡単に除去可能であるので、その後のゲート電極作製はもちろん簡単であるのみならず、要すれば既に公知となっている手法に従い、必要な段数の集束電極を形成することができ、もって電界放出素子性能を大きく向上させることもできる。
【００３６】
将来的には、これまでのレントゲン撮像装置に比すと二十分の一程にも被爆線量を低減できる電界放出素子アレイを用いたＸ線イメージセンサ等の発現も期待されているが、こうした技術の具現化にも本願発明は大いに寄与することになる。
【図面の簡単な説明】
【００３７】
【図１】本発明電界放出素子用エミッタの作製方法の望ましい一実施形態におけるの工程順に沿った説明図である。
【図２】発明電界放出素子用エミッタの作製方法の望ましい他の実施形態における工程順に沿った説明図である。
【図３】本発明に用い得るHiPIMSにおけるバイアス電圧の印加についての説明図である。
【図４】従来提示されていた電界放出素子用エミッタの作製方法の工程順に沿った説明図である。
【図５】本発明に適用可能なHiPIMSの装置構成と電力供給に関する説明図である。
【図６】HiPIMSによらない場合とHiPIMSによる場合の従前のトレンチ埋込み過程に関する説明図である。
【発明を実施するための形態】
【００３８】
以下、本発明における電界放出素子用エミッタの作製方法の望ましい実施形態に就き説明するが、まず図１には、本願発明の第一の実施形態が示されている。作製工程に従い順を追って説明すると、導電性基板それ自体であるか、または適当なる基板上に形成された薄膜導体層であるエミッタ構築用導体層10の上に、第一層11，第二層12を順に積層形成する。この実施形態の場合、第一層11は例えばプラズマ援用化学気相合成法(PECVD)等により形成されたSiO2絶縁層であり、第二層12は金属、例えばモリブデン等より成るゲート電極層である。本発明者による一実験例においては、第一層11の膜厚は0.9μm、第二層12のそれは0.2μmとした。
【００３９】
ゲート電極層である第二層12を通常のフォトリソグラフィとエッチング工程によりエッチングし、同図(B)に示すように当該第二層12に所定の径φ1の円形透孔12aを形成する。同じく一実験例においては、透孔径φ1は1μmとした。
【００４０】
引き続いて適当なエッチング剤、例えば沸酸等によりゲート電極層12の透孔12aを介して表面が露呈した絶縁層である第一層11をエッチングし、その際の横方向エッチング効果を利用して、同図(C)に示すように、第一層11に、その上の第二層透孔径φ1よりも上部開口部においては大径の透孔開口径φ2を持つ第二層透孔12aと同一軸心の円形透孔11aを穿ち、この透孔11aの底部に導体層10の表面の一部を露呈させる一方で、上記の径の差を利用して、第一層11の透孔11aの内部から上を見上げると、第二層12の透孔12aの内周面部分が半径方向内方に張り出して被さる庇14となったオーバハング形状を確定させる。この張り出し距離、すなわち径差(φ2-φ1)は後述の工程に従い作製されるエミッタの作成後寸法を確定させることにもなるが、十分な張り出し距離を持つ限り、後は設計事項の問題であり、適当なる寸法差とすることができる。換言すれば、少なくとも、こうした庇14を持つ構造は本発明を適用する上での必須構造となる。
【００４１】
つまり、本発明では、エミッタの構築される導体層10上に順に積層された第一層11、第二層12に軸心を同じくする一連の透孔11a,12aを形成し、当該一連の透孔11a,12aの底部には導体層11の表面の一部を露呈させる一方で、第一層11に形成される透孔11aの径が第二層12に形成される透孔12aの径よりも大径である結果、第二層12の透孔12aの内周縁部近傍が半径方向内方に張り出し、第一層11に形成された透孔11aの開口に被さる庇となった構造の積層構造が、後にスパッタ粒子の堆積を受けるに際しての基本積層構造16となる。なお、既述のように、実験例において上記の通り第二層透孔径φ1を1μmとしたとき、第一層透孔径φ2は横方向エッチングにより2.2μmとなった。
【００４２】
ただし、本発明のこの第一の実施形態では、基本積層構造16をそのままHiPIMS装置等のIPVD装置に掛けるのではなく、その前に図１(D)に示すように、第二層12の上にさらに既述の概念に従う犠牲層13、例えばここでは望ましい犠牲層としてアルミニウム層13を形成する。すなわち、基本積層構造16を面内で回転させながら、例えば角度20度程度からの斜め入射でアルミニウムを照射し、第二層であるゲート電極層12の表面と、それに開けられた透孔12aの内周面にのみ、当該アルミニウム層13を付着させる。アルミニウムの厚さは任意に選ぶことができるが、実験例では100nmとした。換言すれば、この第一の本発明実施形態においては、第二層12は自身の表面及び自身に開けられた透孔12aの内周面上に犠牲層13の堆積されたゲート電極層である。
【００４３】
犠牲層13も有する基本積層構造16を、次いでIPVD装置、特にこの実施形態では図５に即して既に説明したHiPIMS装置60に掛ける。この状態は模式的に図１(E)に示してあり、当該基本積層構造16をHiPIMS装置60の真空チェンバ63内接地側定位置に配置してターゲット61に対峙させる。もちろん、説明のためであるので、同図中では一つしか示していない積層構造は一般に二次元アレイに複数個が設置される。
【００４４】
その後、図５(B)に示したようなデューティ比Dyを持つ電力供給姿態でHiPIMS装置60を稼働し、例えばモリブデンターゲット61をスパッタすると、図１(F)に示すように、一連の透孔12a,11aを介して侵入するモリブデンが導体層10上に堆積して行くに連れ、犠牲層13上にもモリブデン層17が堆積して行き、かつ、この堆積に伴う面内方向のマイグレーションにより、第二層(絶縁層)12の透孔の径φ1を縮径して行くようになって、最終的には透孔12aが閉ざされ、これに呼応するように、導体層10上には成長した円錐形状のエミッタ18が形成される。
【００４５】
その後、犠牲層13をエッチング除去すれば、犠牲層13上の堆積層であるモリブデン層17も同時に除去され、同図(G)に示すように、絶縁層11及びゲート電極層12に開けられた一連の透孔11a,12a介して露呈したエミッタ構築用導体層10の表面上には先端が鋭利な円錐形状のエミッタ18が形成される。
【００４６】
以上のように、本発明の開示される以前においてはIPVD装置を円錐形状の構築に使うことは不適と常識的に考えられていたのにも拘わらず、基本積層構造16、すなわち庇14を持つ積層構造を必須とする本発明では、現場での各種パラメータの選択により、十分に満足で、IPVD装置の持つ飛来粒子の直進性の良さを享受した良質なエミッタ18を構築することができた。さらに下記の工夫等を加味することで、極めて有用なエミッタ作製手法となり得た。
【００４７】
上記の実施形態を実証する実験例においては、モリブデンターゲット61は直径50mmのものを用いたが、プラズマ放電を容易にするためにマグネトロン磁場が導入されているために、実際には半径11mmのリングを最深部とする、半径5〜15mmの領域からモリブデンがスパッタ放出された。また、ターゲットと基本積層構造16(上述の第一の実施形態では最上層は犠牲層13となっているが)との間の距離は50mmとした。真空チェンバ63内にはアルゴンガスを封入してスパッタリングを行ったが、本発明によると、エミッタ材料として選択できる物質は極めて広くなる。
【００４８】
以下に述べる諸点は、後述する本発明のより望ましい実施形態である本発明第二実施形態においても適用できる内容であるが、まず言えることは、本発明によると、従前の真空蒸着に比べて成膜装置を格段に小さくできる利点があるということである。例えば、従前の真空蒸着を用いる場合には製造装置が極めて大型になってしまわざるを得なかったが、本発明において用いるIPVD装置、下位概念のHiPIMS装置は、総じて言ってもターゲットと積層構造との距離を5cm程度にも設定できる。この小型化の効果は極めて大きく、結局は大幅な低コスト化を生む。
【００４９】
さらに、エミッタ材料としては、従来の真空蒸着法では既述の通り、化学量論的な組成比の成膜が困難であるために材料選択範囲が極めて限られていたのとは異なり、IPVD装置(HiPIMS装置)を用いる本発明においては、例えばLaB6のような硼化物、TiC,ZrC,HfC,NbC,TaC,Mo0C, WC等、導電性を呈する炭化物、SiCやGeC等の炭化物半導体(不純物ドープしたものも含む)、TiN,VN,CrN,ZrN,NbN,MoN,HfN,TaN,WN等、導電性を呈する窒化物、AlN,GaN等の窒化物半導体(不純物ドープしたものも含む)、さらにはまた、Sr2RuO4,SrRuO3,RuO2,IrO2,Sr4Ru3O10,CaRuO3,BaRuO3,LaNiO3,La3Ni2O7,ReO3,SrFeO3,SrCoO3,SrIrO3,ZnO,InO2,InGaZnO等、導電性を呈する酸化物等も用いることができる。もちろん、真空チェンバ内封入ガス種も用いるエミッタ材料に応じて適選でき、例えば窒化物を選択した場合は窒素ガスもしくはアルゴンガスと窒素ガスを混合したものが選択でき、また、酸化物を選択した場合は、酸素ガスしくはアルゴンガスと酸素ガスの混合ガスが選択できる。
【００５０】
HiPIMS装置60の真空チェンバ63内の圧力に関しては、通常のスパッタリングが行える圧力であれば良く、0.1Pa〜10Paにおいて良好な円錐形状のエミッタが形成できたが、特にエミッタ高さが高く(アスペクト比が大きく)、良好な電子放出特性が得られたのは上記範囲でもやや低目の圧力条件、例えば3Pa程度であった。
【００５１】
次いで、同じく後述の本発明第二の実施形態にも適用できる事実として、本発明者はさらに望ましい条件も開発した。それは、パルス電源64のオン時間Ton中に生成され、またオフ時間Toff中にも直ぐには消えずに残存するプラズマに対し、基本積層構造16の電位に対して正となるバイアス電圧を実効的に印加する，と言うことである。図５(B)に即しての説明では、特にバイアス電圧は掛けておらず、プラズマとの間で自発的に生ずる電位差で飛来粒子加速エネルギを得ており、もちろんこのままでも本発明には十分適用できる。
【００５２】
しかし、HiPIMS装置60により真空チェンバ63内に生ずるプラズマに対し、図３(A)に示すように、基本積層構造16の電位に対しての相対的電位差を正方向に呈する正のバイアス電圧Vbを実効的に印加すると、なおのこと、好結果が得られた。この実効的な正バイアス電圧Vbの印加に関しては、幾つかの印加モードが考えられる。例えばパルス電源64のオン時間Ton、オフ時間Toffのそれぞれの期間に場合分けして考えると、まず、オン時間Ton中であるかオフ時間Toff中であるかに拘らず、常時、この正のバイアス電圧Vbを印加すると言う手法がある。そうではなく、パルス電源64のオン時間Ton中にのみ、正のバイアス電圧Vbを印加すると言うことも考えられはする。ただ、本発明がこれをあえて積極的に排斥するということではないが、後に改めて説明する所からも理解されるように、わざわざオン時間Ton中にのみ限って正のバイアス電圧Vbをプラズマに印加するということは、装置が複雑になるだけで、効果はある程度はあるものの、薄いと考えられる。逆に、パルス電源のオフ時間Toff中だけであっても、当該正のバイアス電圧を印加するという手法は大いに効果的であり、かつ、以下に述べるように、装置の組み方によっては、その方が電源周りの装置構成を簡単化できるという付帯効果も期待できる。
【００５３】
例えば、図３(D)に示すように、HiPIMS装置60の真空チェンバ63内に専用のバイアス電極66を挿入し、これにバイアス電源65を接続すれば、パルス電源64のオン・オフ動作に拘らず、常時、プラズマに対し、基本積層構造16の電位に対して相対的に正のバイアス電圧Vbを実効的に印加できる。また、同図(C)に示すように、基本積層構造16に対してバイアス電源65を接続し、当該基本積層構造16に負のバイアス電圧を印加することでも、基本積層構造16の電位に対する相対電位差として、プラズマには実効的に正のバイアス電圧Vbを印加できることになり、これもまた、常時印加に適用できる。一方、同図(B)に示すように、回路ブロック図上では直列に示されているように、パルス電源64とバイアス電源65とを接続し、パルス電源65のオフ時間Toff中にはその出力端電位をバイアス電源65で正の方向に振るようにすれば、パルス電源64のオフ時間Toff中に、ターゲート61を介し、プラズマに対し正のバイアス電圧Vbを実効的に印加できる。さらに、図示していないがパルス電源64と並設の関係で独立にバイアス電源65を設け、そこから別途な配線を介してターゲート61に電気的な接続を取るようにすれば、プラズマに対し、常時、正のバイアス電圧を印加する装置構成も構築できる。
【００５４】
いずれにしても、このように、基本積層構造16の電位に対し相対的に正となるバイアス電圧Vbを掛ける構成とすると、パルス電力供給時、すなわちパルス電源64のオン時間Ton中に生成された高密度プラズマは、この正電位を遮蔽しようとして自身の電位(プラズマ電位)を上昇させるので、基本積層構造16との間の相対的電位差が大きくなり、飛来粒子の加速エネルギが増す結果、作製されるエミッタをより高くして良好な電子放出特性を得ることができるようになる。特に、これはパルス電源64のオフ時間Toff中において効果的である。パルス電源64のオンにより生成されたプラズマは、パルス電源64がオフとなっても直ちには消失しない。生成されたスパッタ粒子は、パルス電源オフ時間Toff中に入っても少なくとも暫く残存する。従って、外部からは電力供給のないパルス電源64のオフ時間Toff中に、生成しているプラズマに対し基本積層構造16に対する正のバイアス電圧Vbを印加することは、加速エネルギを与える上で極めて有効で、スパッタ粒子の堆積効率を高めることができる。
【００５５】
仮に、パルス電源64のオン時間Tonが相当に長ければ、この時に多量のスパッタ粒子が生成されるので、当該オン時間Ton中にプラズマに対し正のバイアス電圧Vbを印加することはある意味では最も効果的なのであるが、本発明を現実的に適用する場合、下記実験例等からも分るように、オン時間Tonは実際には一般にかなり短く設定される(デューティ比Dyは相当小さくされる)。そのため、オン時間Ton中にバイアス電圧を掛けたこと自体の効果は、あったにしても、顕著には認められない場合がある。従って、本発明においてこれを積極的に排斥するものではないが、パルス電源64のわざわざオン時間Ton中にのみだけを選んで、プラズマに正のバイアス電圧Vbを印加するような装置をあえて組むことは得策ではない。また、既掲の図３(C)，(D)に示すような装置構成で、逆にパルス電源64のオフ時間Toff中にのみ、パルス電源64のオン・オフ動作に同期を取ってオンとなるようなバイアス電源65を組むことも、パルス電源64との同期回路やスイッチング回路等、追加の回路装置を必要とするため、複雑化する意味合いが強く、何らかの必要な事情が存在する場合を除き、これもやはり得策ではない。これらの場合には、図示の通りのままに、常時印加が望ましい。もちろん、そうであれば、パルス電源64のオン時間Ton中にも、上述のように、当該オン時間Tonが短か過ぎるので効果は実際には薄いかも知れないが、プラズマに対し正のバイアス電圧を印加できることにもなる。一方で、図３(B)に示すようなバイアス電圧印加装置構成を採り、パルス電源64のオフ時間Toff中にプラズマに対する正のバイアス電圧を印可する構成とする場合には、パルス電源64とバイアス電源65とを装置として一体のモジュールに組み易く、真空チェンバ63周りや基本積層構造16の側には既存装置に対し、新たに追加する設備、装置を要しないため、現実的には有利であると言える。
【００５６】
バイアス電圧Vbの値は設計的な選択の問題ではあるが、本発明者の実験例ではパルス出力時の投入電力100W、オン時間Ton時の負の出力電圧-Von=-500Vに対し、バイアス電圧Vbは100V程度未満に良好な範囲があり、望ましくはVb=50Vであった。出力デューティ比Dyは単位周期Tp=5msecにおいて5％、すなわちオン時間Ton=250μsecとした。因みにバイアス電圧を印加しない場合には0.4μm程度の高さのエミッタが得られたのに対し、バイアス電圧50Vでは0.65μm程度となり、それ以上に高くするとエネルギの高くなった飛来粒子による再スパッタの影響からか、高さは徐々に低くなっていった。エミッタの裾野の径、つまり導体層10の表面に接する部分の径は1.9μm 程度であった。また、デューティ比Dyに関しては、上記実験例では5％が望ましかったが、他の実験結果等も加味して総合しても、10％以下とすることが実践的であった。
【００５７】
デューティ比Dyを10%以上に増やして行くと、過熱でターゲット61が溶ける危険が増して行く。本発明者の実験では、デューティ比Dyを20％にまで上げても、まだ問題となる程のターゲート溶融は生じなかったが、期待した程にプラズマ発光は大きくならず、やはりターゲットの過熱が懸念される状態となった。デューティ比Dyの下限値については手法上における制約は認められなかった。実験装置に用いたパルス電源では0.7％未満にすると動作の安定性が損なわれたが、それは単にその電源装置の性能的な問題であって、本発明にとっての原理的制約とはならない。既述した通り、基本積層構造の援用に重きを置く本発明の原理方法においては、デューティ比制御に依らない他のIPVD装置であっても援用可能である。
【００５８】
図２には本発明の第二の実施形態が示されており、これは上述の第一の実施形態よりもさらに優れた利点を持つ。まず、同図(A)に示すように、導電性基板それ自体であるか、または非導電性基板その他、適当なる基板上に形成された薄膜層であるエミッタ構築用導体層10の上に、第一層11，第二層12を順に積層形成する。本発明者の一実験例では第一層11の膜厚は0.4μm、第二層12の膜厚は0.7μmとしたが、この第二の実施形態の場合、第一層11は有機薄膜層である。具体的な材質に関しては選択範囲が広いが、本発明者の実験例では2.38%のTMAH(テトラメチルアンモニウムハイドロオキサイド)等、一般的なフォトレジスト用の現像液で簡単にエッチングできる塗布剤として、例えば東京都千代田区富士見1-11-2東京富士見ビル在の日本化薬株式会社販売に係る商品名「LOR-7A」なる有機材料を選び、これを回転塗布し、焼成した。
【００５９】
第二層12は通常のフォトレジスト層であって良く、これも選択範囲が広いが、本発明者の実験例では、東京都千代田区大手町二丁目6番1号在の信越化学工業株式会社の販売に係る商品名「SIPR-9740-0.7」なるレジスト剤を選んだ。
【００６０】
この後、第二層12であるフォトレジスト層12に露光装置を用いて1μm程度の孔パタンを露光し、現像する。これにより、フォトレジスト層12はもちろん、露光された1μm径の穴パタン部分のみがエッチングされ、当該フォトレジスト層12には図２(B)に示すようにこの場合径φ1=1μmの透孔が穿たれる。しかし、その下の第一層11には感光性がないため、露光されているか否かにかかわらず、現像液によりエッチングされ、その際の横方向エッチング効果によって、第一層11には、その上の第二層透孔径φ1よりも上部開口部においては大径の透孔開口径φ2(例えば同じ一実験例では1.7μm径となった)を持ち、第二層透孔12aと同一軸心の円形透孔11aが形成され、この透孔11aの底部に導体層10の表面の一部が露呈する。その一方で、上記の径差により、第一実施形態におけると同様に、第一層11の透孔11aの内部から上を見上げると、上層第二層12の透孔12aの内周面部分が半径方向内方に張り出して被さる庇14となったオーバハング形状が構築される。もちろんこの実施形態においても、この張り出し距離、すなわち径差(φ2-φ1)は後述の工程に従い作製されるエミッタの作成後寸法を確定させることにもなるが、十分な張り出し距離を持つ限り、やはり後は設計事項の問題であり、適当なる寸法差とすることができる。しかし、繰り返すが、少なくとも、こうした庇14を持つ構造は本発明を適用する上での必須構造である。
【００６１】
このようにして、この第二の実施形態でも、エミッタの構築される導体層10上に順に積層された第一層11、第二層12に同一軸心の一連の透孔11a，12aが形成され、当該一連の透孔の底部には導体層10の表面の一部が露呈している一方、第一層11に形成される透孔11aの径が第二層12に形成される透孔12aの径よりも大径である結果、第二層12の透孔12aの内周縁部近傍が半径方向内方に張り出し、第一層11に形成された透孔11aの開口に被さる庇となった構造を、スパッタ粒子の堆積を受けるに際しての基本積層構造16として得ることができるので、これを図２(C)に示すようにIPVD装置、望ましくはHiPIMS装置に入れ、スパッタリングによるエミッタ成長を図る。
【００６２】
スパッタリング作業に関しては既に第一の実施形態におけると同様で良い。図５(B)に示したようなデューティ比Dyを持つ電力供給姿態でHiPIMS装置60を稼働し、例えばモリブデンターゲット61をスパッタすると、図２(D)に示すように、一連の透孔12a,11aを介して侵入するモリブデンが導体層10上に堆積して行くに連れ、第二層12上にもモリブデン層17が堆積して行き、かつ、この堆積に伴う面内方向でのマイグレーションにより、第二層12の透孔の径φ1を縮径して行くようになり、最終的には透孔12aが閉ざされ、これに呼応するように、導体層10上には円錐形状のエミッタ18が形成される。ただし、フォトレジストは温度上昇により変形することがあるので、積層構造16を冷却することが望ましい。冷却のための手段は既にこの種の装置に用意されている。先と同様、図２(C)では説明のために模式的に一つしか示していない基本積層構造16は、一般に二次元アレイに複数個が設置される。
【００６３】
また、スパッタリング工程においては既に第一実施形態に即し、特に図３に即して説明した通り、望ましくは基本積層構造16の電位に対し相対的に正となるバイアス電圧Vbを掛けるのが良い。その印加の仕方、印加モード、印加装置構成、効果に就いても、既述の内容に従うことができる。パルス電源稼働に関するデューティ比Dyその他の条件も、既に第一実施形態の実験例に即して述べたと同様にした。作製されるエミッタの高さ等も、同様に満足なものとなった。
【００６４】
このようにして、エミッタ18の円錐形状が作製されたならば、この実施形態では第一、第二層11,12を除去することも可能となる。例えばアセトンやNMP(Nメチル２ピロリドン)等、フォトレジストを溶解することが可能な種々の有機溶剤や、神奈川県川崎市中原区中丸子150番地在の東京応化工業株式会社販売に係るハクリ106溶液(モノエタノールアミンを主成分とするレジスト剥離液)等の溶液により、第一、第二層11,12を共に除去できる。
【００６５】
この第二の実施形態によると、既に述べた本発明第一の実施形態により得られる利点、すなわち、従前の真空蒸着に比べて成膜装置を格段に小さくできることや、エミッタ材料の選択範囲が飛躍的に広がることに加えて、スパッタリング工程の前工程において必要な設備の大幅な省略をも果たすことができる。
【００６６】
すなわち、第一の実施形態では、図４に示した従前のスピント型エミッタ作製方法と同様に、基本積層構造16の上に犠牲層13を作製していた。しかし、このために当該基本積層構造16を回転させながら斜め入射でアルミニウムを成膜する際、やはり蒸着粒子の入射角が揃っている必要があるため，直進性の高い真空蒸着法が必要な外、積層構造を回転させるスペースが必要であることから、蒸着装置のサイズが非常に大きくなり，結果として、スパッタリングの事前工程においてさえもコスト高の要因を生む不利は避けがたかった。これに対し、本発明のこの第二の実施形態によれば、そうした前工程での大型な装置設備は一切、不要となり、大幅なコスト低下を招き得る外、製造工程の簡略化により、歩留まりを低める危険因子を低減することができる。電子放出源の普及には極めて多大なる寄与をなし得る。
【００６７】
また、そもそも従前から、スピント型エミッタには電子ビームを集束させるために必要な、良好な電子レンズを形成するのが困難であるという点も指摘されていた。既掲の非特許文献３には，引き出し電極とは別に電子ビームを集束させるための集束電極を備えたダブルゲートを持つスピント型エミッタ装置が開示されているが、電子ビームを集束させると電子電流が二桁以上減少するという不具合が出る。集束特性を向上させるために電極を三段以上積むことも原理的には可能であるが、実際に作製してみると歩留まりが極端に悪くなる。
【００６８】
これに対し、集束特性を改善するために多段の電極を容易に形成する方法は，本発明者等の手になる、既掲の特許文献２に開示の手法がある。しかし、この手法は、図４(F)や図１(G)に示されているような、エミッタが作製されたときに既にゲート電極が作製されてしまっている構造には適用が出来ない。ところが、顕かなように、本発明の第二の実施形態によれば、望ましくは図２(E)に示すように、最終的にエミッタ支持基盤ともなる導体層10上にてエミッタをのみ露出的に起立させた構造をも得ることができるので、その構造であれば、既掲の特許文献２に開示した手法により、ゲート電極及び必要な段数の集束電極を形成することができる。もちろん、通常のゲート電極形成法も多々あるので、任意に選択すれば良い。
【００６９】
以上、本発明の望ましい実施形態に就き説明したが、本発明の要旨構成に即する限り、任意の改変は自由である。
【符号の説明】
【００７０】
10  (エミッタ構築用)導体層
11  第一層
11a 透孔
12  第二層
12a 透孔
13  犠牲層
14  庇
16  基本積層構造
17  堆積層
18  エミッタ
60  HiPIMS装置
61  ターゲート
62  基板
63  真空チェンバ
64  パルス電源
65  バイアス電源
【図１】
2014044885.tif 000003
【図２】
2014044885.tif 000004
【図３】
2014044885.tif 000005
【図４】
2014044885.tif 000006
【図５】
2014044885.tif 000007
【図６】
2014044885.tif 000008