(57)【要約】【課題】電源公差による輝度変化を抑えることが可能な階調電圧発生回路、及び、当該階調電圧発生回路をデジタル／アナログ変換の際のアナログ電圧（階調電圧）の生成に用いる表示装置を提供する。【解決手段】階調電圧発生回路を、複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、ラダー抵抗回路に対して直列に接続された電流源と、を備える構成とすることにより、電源公差による輝度変化を抑える。【選択図】  図５
2014182345.tif 000002
【特許請求の範囲】
【請求項１】
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備える階調電圧発生回路。
【請求項２】
定電流源は、電流出力アンプから成る請求項１に記載の階調電圧発生回路。
【請求項３】
電流出力アンプは、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、
電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、
を有する請求項２に記載の階調電圧発生回路。
【請求項４】
所定の基準電圧は、バンドギャップリファレンス回路の出力電圧である請求項３に記載の階調電圧発生回路。
【請求項５】
基準抵抗は、ラダー抵抗回路の各抵抗の近傍に形成されている請求項３に記載の階調電圧発生回路。
【請求項６】
基準抵抗は、ラダー抵抗回路の各抵抗と同一の部材で形成されている請求項５に記載の階調電圧発生回路。
【請求項７】
基準抵抗は、ラダー抵抗回路の各抵抗と同一のプロセスにて形成されている請求項５に記載の階調電圧発生回路。
【請求項８】
差動アンプに与える所定の基準電圧を、複数の電圧の中から選択して設定する電圧設定部を有する請求項３に記載の階調電圧発生回路。
【請求項９】
電圧設定部は、
第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、
複数の電圧の中から１つを選択して、差動アンプに与える所定の基準電圧とする電圧選択部と、
を有する請求項８に記載の階調電圧発生回路。
【請求項１０】
電圧選択部は、差動アンプの特性ばらつきに応じて複数の電圧のうちの１つを選択する請求項９に記載の階調電圧発生回路。
【請求項１１】
発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備える表示装置。
【請求項１２】
画素回路は、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する請求項１１に記載の表示装置。
【請求項１３】
画素回路の電源とラダー抵抗回路の電源とが共通である請求項１１に記載の表示装置。
【請求項１４】
発光素子は、有機エレクトロルミネッセンス素子である請求項１１に記載の表示装置。
【請求項１５】
ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、階調電圧発生回路及び表示装置に関する。
【背景技術】
【０００２】
デジタル映像信号を入力とする表示装置は、入力されるデジタル映像信号をアナログ映像信号に変換するデジタル／アナログ変換回路を備えている。デジタル／アナログ変換回路には、デジタル映像信号のビット数に対応した複数の階調電圧の中から、デジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換する階調電圧選択型のものがある。そして、複数の階調電圧を発生する階調電圧発生回路として、複数の抵抗が直列に接続されて成り、各抵抗の端部（ノード）から、電圧値が異なる複数の階調電圧を出力するラダー抵抗回路を用いる構成のものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２３３１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ラダー抵抗回路による抵抗分圧によって階調電圧を生成すると、階調電圧発生回路の基準電圧（電源電圧）の電源公差により、階調電圧の電圧値が抵抗分圧比で変化する。そして、例えば、発光素子を駆動する駆動トランジスタにＰチャネル型トランジスタを用いた場合、駆動トランジスタのソース電位の変化量と、ゲート電位（階調電圧の電圧値）の変化量とが異なるため、駆動トランジスタのオーバードライブ電圧が変わり、その結果、輝度が変化する。
【０００５】
そこで、本開示は、電源公差による輝度変化を抑えることが可能な階調電圧発生回路、及び、当該階調電圧発生回路をデジタル／アナログ変換の際のアナログ電圧（階調電圧）の生成に用いる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための本開示の階調電圧発生回路は、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備える。
【０００７】
また、上記の目的を達成するための本開示の表示装置は、
発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備える。
【０００８】
上記の構成の階調電圧発生回路あるいは表示装置では、定電流源の電流値Ｉとラダー抵抗回路の抵抗値Ｒによる、階調電圧発生回路の基準電圧（電源電圧）からのＩＲドロップによって階調電圧を生成することになるために、基準電圧と階調電圧の電位差は一定になる。これにより、電源公差が起きたとしても、駆動トランジスタのゲート−ソース間の電位差は変化しないため、駆動トランジスタが飽和領域で動作している限り、輝度は変わらない。
【発明の効果】
【０００９】
本開示によれば、電源公差が起きたとしても、駆動トランジスタのゲート−ソース間の電位差は変化しないため、電源公差による輝度変化を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の適用例に係るアクティブマトリクス型有機ＥＬ表示装置のシステム構成の概略を示すブロック図である。
【図２】図２は、ＤＡ変換回路内蔵の駆動部の構成の一例を示す回路図である。
【図３】図３は、アクティブマトリクス型有機ＥＬ表示装置における画素（画素回路）の構成の一例を示す回路図である。
【図４】図４Ａは、電源公差によって階調電圧の電圧値が抵抗分圧比で変化する様子を示す図であり、図４Ｂは、階調電圧の電圧値の変化によって駆動トランジスタから有機ＥＬ素子に供給される電流Ｉoledが変わることについて説明する図である。
【図５】図５Ａは、本開示の実施形態に係る階調電圧発生回路の構成を示す回路図であり、図５Ｂは、本実施形態に係る階調電圧発生回路の作用、効果を説明する図である。
【図６】図６は、実施例１に係る定電流源の回路構成を示す回路図である。
【図７】図７は、実施例２に係る定電流源の回路構成を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の階調電圧発生回路及び表示装置、全般に関する説明
２．本開示の技術が適用される表示装置
２−１．システム構成
２−２．ＤＡ変換回路内蔵の駆動部
２−３．画素回路
２−４．電源公差について
３．実施形態の説明
３−１．実施例１
３−２．実施例２
４．本開示の構成
【００１２】
＜１．本開示の階調電圧発生回路及び表示装置、全般に関する説明＞
本開示の階調電圧発生回路は、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備える。
【００１３】
また、本開示の階調電圧発生回路は、
発光素子を含む画素回路が配置されて成り、複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する表示装置において、複数の階調電圧を発生する階調電圧発生回路として用いられる。
【００１４】
画素回路の発光素子として、有機薄膜に電界をかけると発光する現象を用いた有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を例示することができる。有機ＥＬ素子は、電流駆動型の発光素子（電気光学素子）の一例である。電流駆動型の発光素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１５】
有機ＥＬ素子を画素（画素回路）の発光部（発光素子）として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）は、次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
【００１６】
上述した好ましい構成、形態を含む本開示の階調電圧発生回路及び表示装置にあっては、定電流源について、電流出力アンプから成る構成とすることができる。電流出力アンプについては、ラダー抵抗回路に対して直列に接続された電流源トランジスタと、電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、を有する構成とすることができる。このとき、所定の基準電圧を、バンドギャップリファレンス回路の出力電圧とするのが好ましい。
【００１７】
また、上述した好ましい構成、形態を含む本開示の階調電圧発生回路及び表示装置にあっては、基準抵抗について、ラダー抵抗回路の各抵抗の近傍に形成されている構成とすることができる。このとき、基準抵抗をラダー抵抗回路の各抵抗と同一の部材で形成する、あるいは又、ラダー抵抗回路の各抵抗と同一のプロセスにて形成するのが好ましい。
【００１８】
あるいは又、上述した好ましい構成、形態を含む本開示の階調電圧発生回路及び表示装置にあっては、差動アンプに与える所定の基準電圧を、複数の電圧の中から選択して設定する電圧設定部を有する構成とすることができる。そして、電圧設定部について、第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、複数の電圧の中から１つを選択して、電流源トランジスタに流れる電流を決める電圧とする電圧選択部と、を有する構成とすることができる。このとき、電圧選択部については、差動アンプの特性ばらつきに応じて複数の電圧のうちの１つを選択する構成とすることができる。
【００１９】
あるいは又、上述した好ましい構成、形態を含む本開示の表示装置にあっては、画素回路について、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する構成とすることができる。また、画素回路の電源とラダー抵抗回路の電源とが共通である構成とすることができる。また、ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される構成とすることができる。
【００２０】
＜２．本開示の技術が適用される表示装置＞
ここでは、本開示の技術が適用される表示装置として、電流駆動型の発光素子の一例である有機ＥＬ素子を、画素（画素回路）の発光部（発光素子）とするアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。但し、本開示の技術は、有機ＥＬ表示装置への適用に限られるものではない。すなわち、本開示の技術は、階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する表示装置全般に対して適用可能である。
【００２１】
［２−１．システム構成］
図１は、本開示の適用例に係るアクティブマトリクス型有機ＥＬ表示装置のシステム構成の概略を示すブロック図である。
【００２２】
図１に示すように、本適用例に係るアクティブマトリクス型有機ＥＬ表示装置は、発光素子（発光部）を含む画素１０が行列状（マトリクス状）に２次元配置されて成る画素部２０と、例えば２つの行走査部３０Ａ，３０Ｂと、階調電圧発生回路４０と、駆動部５０と、を備えている。画素部２０には、行列状の画素配置に対して、画素行毎に走査線２１が配線され、画素列毎に信号線２２が配線されている。
【００２３】
行走査部３０Ａ，３０Ｂは、画素部２０の左右両側に設けられている。これらの行走査部３０Ａ，３０Ｂは、シフトレジスタやアドレスデコーダ等によって構成され、画素部２０の各画素１０を行単位で選択するための走査信号を走査線２１に対して画素部２０の左右両側から順次出力する。尚、ここでは、画素部２０の左右両側に行走査部３０Ａ，３０Ｂを配置するとしたが、左右の一方側にのみ行走査部３０Ａ／３０Ｂを配置する構成を採ることも可能である。但し、走査線２１における走査信号の伝搬遅延等を考慮した場合、画素部２０の左右両側に行走査部３０Ａ，３０Ｂを配置するのが好ましい。
【００２４】
階調電圧発生回路４０は、その詳細については後述するが、複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路から構成されている。ラダー抵抗回路は、駆動部５０に入力されるデジタル映像信号のビット数に対応した数の階調電圧を生成する。一例として、デジタル映像信号が８ビットの場合、ラダー抵抗回路は２５６個の階調電圧を生成する。
【００２５】
駆動部５０は、デジタル／アナログ変換回路（以下、ＤＡ変換回路と記述する場合もある）を内蔵しており、階調電圧発生回路４０で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換する。駆動部５０から出力されるアナログ映像信号は、行走査部３０Ａ，３０Ｂによって選択走査された画素行に対して信号線２２を通して供給され、当該画素行の各画素１０の発光素子を発光駆動する。
【００２６】
［２−２．ＤＡ変換回路内蔵の駆動部］
図２は、ＤＡ変換回路内蔵の駆動部の構成の一例を示す回路図である。図２には、階調電圧発生回路４０における複数の抵抗が直列に接続されて成るラダー抵抗回路４１の回路例についても図示している。ここでは、一例として、デジタル映像信号が８ビットで、これに対応して階調電圧発生回路４０が２５６個の階調電圧ＶGO〜ＶG255を発生する場合を例に挙げて示している。
【００２７】
図２に示すように、駆動部５０は、シフトレジスタ５１、ＤＡ変換回路５２、及び、アンプ５３から成る単位回路が、画素列毎に、即ち、信号線２２毎に設けられた構成となっている。シフトレジスタ５１は、画素列毎に、８ビットの映像データＤａｔａ［７：０］を出力する。ＤＡ変換回路５２は、階調電圧発生回路４０から与えられる２５６個の階調電圧ＶGO〜ＶG255の中から、シフトレジスタ５１から出力される映像データＤａｔａ［７：０］に対応する１つの階調電圧を選択して出力する。アンプ５３は、ＤＡ変換回路５２から出力される階調電圧を増幅し、アナログ映像信号Ｖsigとして信号線２２に出力することによって画素１０の発光素子を発光駆動する。
【００２８】
階調電圧発生回路４０において、ラダー抵抗回路４１は、デジタル映像信号のビット数に対応した数の抵抗が、第１電源（高電位側の電源）Ｖccと、第２電源（低電位側の電源、本例では、グランドＧＮＤ）との間に直列に接続された構成となっている。第１電源の電圧Ｖccは、階調電圧発生回路４０（ラダー抵抗回路４１）の基準電圧となる。ここで、ラダー抵抗回路４１の各抵抗の抵抗値は、例えば、画素部２０のガンマ特性に応じて決定される。また、ラダー抵抗回路４１の高電位側の電源は、画素（画素回路）１０の高電位側の電源Ｖccと共通となっている。
【００２９】
［２−３．画素回路］
図３は、アクティブマトリクス型有機ＥＬ表示装置における画素（画素回路）の構成の一例を示す回路図である。
【００３０】
図３に示すように、画素１０は、電流駆動型の発光素子の一例である有機ＥＬ素子１１と、有機ＥＬ素子１１に電流を流すことによって当該有機ＥＬ素子１１を駆動する駆動回路とによって構成されている。有機ＥＬ素子１１は、全ての画素１０に対して共通に配線された共通電源線２４にカソード電極が接続されている。
【００３１】
有機ＥＬ素子１１を駆動する駆動回路は、駆動トランジスタ１２、サンプリングトランジスタ１３、発光制御トランジスタ１４、保持容量１５、及び、補助容量１６を有する構成となっている。尚、ガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成することを想定し、駆動トランジスタ１２として、Ｐチャネル型のトランジスタを用いている。また、本回路例では、サンプリングトランジスタ１３及び発光制御トランジスタ１４についても、駆動トランジスタ１２と同様に、Ｐチャネル型のトランジスタを用いている。
【００３２】
本回路例では、画素トランジスタとして、駆動トランジスタ１２及びサンプリングトランジスタ１３の他に、発光制御トランジスタ１４を有している。従って、図１に示す行走査部３０Ａ,３０Ｂに加えて、発光制御トランジスタ１４を駆動する駆動走査部６０を備えている。駆動走査部６０は、発光制御トランジスタ１４を行単位で駆動するための発光制御信号を、画素行毎に配線された制御線２３に出力する。
【００３３】
上記の構成の画素１０において、サンプリングトランジスタ１３は、行走査部３０Ａ,３０Ｂから与えられる走査信号による駆動の下に、駆動部５０から信号線２２を通して供給される映像信号の信号電圧Ｖsigをサンプリングすることによって画素内に書き込む。発光制御トランジスタ１４は、駆動トランジスタ１２に対して直列に接続されている。より具体的には、発光制御トランジスタ１４は、電源Ｖccと駆動トランジスタ１２のソース電極との間に接続されており、駆動走査部６０から与えられる発光制御信号による駆動の下に、有機ＥＬ素子１１の発光／非発光の制御を行なう。
【００３４】
保持容量１５は、駆動トランジスタ１２のゲート電極とソース電極との間に接続されており、サンプリングトランジスタ１３によるサンプリングによって書き込まれた信号電圧Ｖsigを保持する。駆動トランジスタ１２は、保持容量１５が保持した信号電圧Ｖsigに応じた駆動電流を有機ＥＬ素子１１に流すことによって有機ＥＬ素子１１を発光駆動する。補助容量１６は、駆動トランジスタ１２のソース電極と、固定電位のノード、例えば、電源Ｖccとの間に接続されており、信号電圧Ｖsigを書き込んだときに駆動トランジスタ１２のソース電位が変動するのを抑制する作用を為す。
【００３５】
ここで、有機ＥＬ素子１１は、電流駆動型の発光素子のため、デバイスに流れる電流値をコントロールすることによって発光の階調を得る。有機ＥＬ素子１１に流れる電流値のコントロールに当たっては、駆動トランジスタ１２のゲート電極に映像信号の信号電圧Ｖsigを書き込み、駆動トランジスタ１２を電流源として使用する際のオーバードライブ電圧をコントロールするようにしている。オーバードライブ電圧は、所望の階調を得る電圧よりも高い電圧である。
【００３６】
尚、本回路例では、駆動トランジスタ１２及びサンプリングトランジスタ１３の他に、発光制御トランジスタ１４を有する画素回路を例に挙げたが、画素回路としては、発光制御トランジスタ１４を持たない回路構成とすることも可能である。また、画素トランジスタとしてＰチャネル型のトランジスタを用いる画素回路を例示したが、Ｎチャネル型のトランジスタを用いる画素回路を排除するものではない。
【００３７】
［２−４．電源公差について］
ところで、階調電圧発生回路４０において、ラダー抵抗回路４１による抵抗分圧によって階調電圧を生成すると、階調電圧発生回路４０の電源Ｖccの電源公差により、階調電圧の電圧値が抵抗分圧比で変化する（図４Ａ参照）。ここで、例えば、有機ＥＬ素子１１を駆動する駆動トランジスタ１２をＰチャネル型トランジスタで構成し、階調電圧発生回路４０の電源と画素１０の電源が共通（Ｖcc）の場合を考える。この場合、駆動トランジスタ１２のソース電位の変化量と、ゲート電位（階調電圧の電圧値）の変化量とが異なるため、駆動トランジスタ１２のオーバードライブ電圧が変わる。その結果、駆動トランジスタ１２から有機ＥＬ素子１１に供給される電流Ｉoledが変わるため、輝度が変化する（図４Ｂ参照）。これは、電源公差による輝度変化のため、表示パネルの市場での輝度ばらつきとなる。
【００３８】
図４Ａに簡略的に示すラダー抵抗回路４１において、全抵抗値をＲgamとし、信号電圧（階調電圧）Ｖsigを与える抵抗値をＲsigとしている。電源公差をΔＶとするとき、電源ＶccがΔＶだけ変化するのに対して、階調電圧の電圧値が抵抗分圧比（＝Ｒsig／Ｒgam）で変化する。
図４Ｂに、有機ＥＬ素子１１に流れる所望の電流Ｉoledを与える式（１）と、電源公差ΔＶによる変化後に有機ＥＬ素子１１に流れる電流Ｉoled’を与える式（２）を示す。これらの式（１），（２）において、μは駆動トランジスタ１２のチャネルを構成する半導体薄膜の移動度、Ｖthは閾値電圧、Ｖgsはゲート−ソース間電圧である。また、Ｗは駆動トランジスタ１２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００３９】
＜３．実施形態の説明＞
この電源公差ΔＶによる輝度変化を抑えるべく為されたのが本開示の技術である。図５Ａは、本開示の実施形態に係る階調電圧発生回路の構成を示す回路図である。図５Ａに示すように、本実施形態に係る階調電圧発生回路４０は、複数の抵抗の端部から電圧値が異なる複数の階調電圧、例えば２５６個の階調電圧ＶG0〜ＶG256を出力するラダー抵抗回路４１に対して、直列に接続された定電流源７０を有する構成となっている。
【００４０】
上記の構成の本実施形態に係る階調電圧発生回路４０では、図５Ｂに示すように、定電流源７０の電流値Ｉとラダー抵抗回路４１の抵抗値Ｒ（Ｒgam）による、基準電圧ＶccからのＩＲドロップによって階調電圧ＶG0〜ＶG256を生成することになる。そのため、基準電圧Ｖccと階調電圧ＶG0〜ＶG256の電位差は一定になる。これにより、電源公差ΔＶが起きたとしても、駆動トランジスタ１２のゲート−ソース間の電位差は変化しないため、駆動トランジスタ１２が飽和領域で動作している限り、輝度は変わらない。従って、電源公差ΔＶによる輝度変化を抑えることができる。
【００４１】
以下に、定電流源７０についての具体的な実施例について説明する。
【００４２】
［３−１．実施例１］
図６は、実施例１に係る定電流源の回路構成を示す回路図である。実施例１では、定電流源７０として、電流出力アンプ８０を用いている。図６に示すように、電流出力アンプ８０は、電流源トランジスタ８１、基準抵抗８２、及び、差動アンプ８３を有する構成となっている。
【００４３】
電流源トランジスタ８１は、ラダー抵抗回路４１に対して直列に接続されている。より具体的には、電流源トランジスタ８１は、ラダー抵抗回路４１の最も低電位側の抵抗の開放端に一方のソース／ドレイン電極が接続されている。基準抵抗８２は、電流源トランジスタ８１に対して直列に接続されている。より具体的には、基準抵抗８２は、一端が電流源トランジスタ８１の他方のソース／ドレイン電極に接続され、他端が低電位側の電源（本例では、グランドＧＮＤ）に接続されている。差動アンプ８３は、基準電圧Ｖrefを非反転（＋）入力とし、電流源トランジスタ８１と基準抵抗８２との接続ノードＮの電圧を反転（−）入力としており、当該接続ノードＮの電圧の基準電圧Ｖrefに対する差電圧に応じて電流源トランジスタ８１を駆動する。
【００４４】
上記の構成の電流出力アンプ８０において、基準電圧Ｖrefとしては、基準電圧回路の一種である、電源公差ΔＶの影響を受けない、周知のバンドギャップリファレンス回路の出力電圧を用いるのが好ましい。バンドギャップリファレンス回路の出力電圧は、一般的に、１．２５［Ｖ］である。この出力電圧は、シリコンのバンドギャップエネルギーに起因する。
【００４５】
また、基準抵抗８２については、ラダー抵抗回路４１の各抵抗の近傍に、各抵抗と同一の部材（例えば、ポリ抵抗）で、各抵抗と同一のプロセスにて形成されるのが好ましい。このようにして基準抵抗８２を形成することで、基準抵抗８２の抵抗値のばらつきを、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきとほぼ等しくすることができる。
【００４６】
ここで、基準抵抗８２の抵抗値をＲrefとし、基準抵抗８２に流れる電流をＩrefとすると、電流Ｉrefは、
Ｉref＝Ｖref／Ｒref
なる式で与えられる。また、ラダー抵抗回路４１で得られる階調電圧（信号電圧）Ｖsigは、
Ｖsig＝Ｒsig・Ｉref
＝（Ｒsig／Ｒref）Ｖref
で与えられる。
【００４７】
ところで、ラダー抵抗回路４１の各抵抗や基準抵抗８２には抵抗値のばらつきがある。この抵抗ばらつき係数をαとすると、基準抵抗８２に流れる電流Ｉrefは、
Ｉref＝Ｖref／αＲref
となる。
【００４８】
これに対して、定電流源７０として電流出力アンプ８０を用いていることで、ラダー抵抗回路４１で得られる階調電圧（信号電圧）Ｖsigは、
Ｖsig＝αＲsig・Ｉref
＝（αＲsig／αＲref）Ｖref
＝（Ｒsig／Ｒref）Ｖref
となる。上記の式から明らかなように、電圧−電流変換時、電流−電圧変換時にそれぞれ抵抗値の項を含んでいるため、抵抗ばらつき係数αの項が消去される。
【００４９】
すなわち、ラダー抵抗回路４１に対して定電流源７０を直列に接続し、当該定電流源７０として電流出力アンプ８０を用いることで、ラダー抵抗回路４１の抵抗値のばらつきをキャンセルすることができる。これにより、階調電圧発生回路４０、即ち、ラダー抵抗回路４１で生成される階調電圧（信号電圧）Ｖsigを、ラダー抵抗回路４１の抵抗値のばらつきによらず一定にすることができる。
【００５０】
［３−２．実施例２］
実施例１では、差動アンプ８３の非反転（＋）入力となる基準電圧Ｖrefとして、バンドギャップリファレンス回路の出力電圧（バンドギャップリファレンス電圧）を用いるとしたが、このバンドギャップリファレンス電圧（基準電圧）Ｖrefにも固体差がある。
【００５１】
この基準電圧Ｖrefの固体差の影響を排除すべく為されたのが実施例２である。図７は、実施例２に係る定電流源の回路構成を示す回路図である。実施例２では、電流出力アンプ８０に加えて、差動アンプ８３の非反転（＋）入力となる基準電圧を、複数の電圧の中から選択して設定する電圧設定部９０用いる構成を採っている。
【００５２】
電圧設定部９０は、電圧出力部９１、電圧選択部９２、及び、選択情報記憶部９３を有する構成となっている。電圧出力部９１は、複数の抵抗が直列に接続されて成り、各抵抗の端部から複数の電圧を出力するラダー抵抗回路から構成されている。ラダー抵抗回路は、高電位側電源である第１電源と、低電位側電源である第２電源（本例では、グランドＧＮＤ）との間に接続されており、第１電源の電圧を基準電圧Ｖrefとし、この基準電圧Ｖrefを複数の電圧の中の最大の電圧としている。基準電圧Ｖrefとして、バンドギャップリファレンス電圧を用いることができる。
【００５３】
電圧選択部９２は、ラダー抵抗回路の各抵抗の端部（ノード）に一端が接続され、他端が共通に接続された複数のスイッチ素子（例えば、トランジスタ）から成り、選択情報記憶部９３から与えられる選択情報に基づいて複数の電圧の中から１つを選択する。電圧選択部９２で選択された電圧は、差動アンプ８３にその非反転入力として与えられる。選択情報記憶部９３には、あらかじめ、基準電圧Ｖrefの固体差や差動アンプ８３などの特性ばらつきに対応した選択情報が記憶される。
【００５４】
上述した実施例２によれば、実施例１と同様に、定電流源７０として電流出力アンプ８０を用いることで、当該電流出力アンプ８０の作用によって、ラダー抵抗回路４１の抵抗値のばらつきに起因する階調電圧ＶG0〜ＶG256の電圧値の変化を補正することができる。加えて、差動アンプ８３の非反転（＋）入力となる基準電圧を、複数の電圧の中から選択して設定することで、基準電圧Ｖrefの固体差や差動アンプ８３などの特性ばらつきについても補正できる利点がある。
【００５５】
＜４．本開示の構成＞
尚、本開示は以下のような構成を取ることもできる。
［１］複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備える階調電圧発生回路。
［２］定電流源は、電流出力アンプから成る上記［１］に記載の階調電圧発生回路。
［３］電流出力アンプは、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、
電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、
を有する上記［２］に記載の階調電圧発生回路。
［４］所定の基準電圧は、バンドギャップリファレンス回路の出力電圧である上記［３］に記載の階調電圧発生回路。
［５］基準抵抗は、ラダー抵抗回路の各抵抗の近傍に形成されている上記［３］または上記［４］に記載の階調電圧発生回路。
［６］基準抵抗は、ラダー抵抗回路の各抵抗と同一の部材で形成されている上記［５］に記載の階調電圧発生回路。
［７］基準抵抗は、ラダー抵抗回路の各抵抗と同一のプロセスにて形成されている上記［５］または上記［６］に記載の階調電圧発生回路。
［８］  差動アンプに与える所定の基準電圧を、複数の電圧の中から選択して設定する電圧設定部を有する上記［３］乃至上記［７］のいずれかに記載の階調電圧発生回路。
［９］電圧設定部は、
第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、
複数の電圧の中から１つを選択して、差動アンプに与える所定の基準電圧とする電圧選択部と、
を有する上記［８］に記載の階調電圧発生回路。
［１０］電圧設定部は、差動アンプの特性ばらつきに応じて複数の電圧のうちの１つを選択する上記［９］に記載の階調電圧発生回路。
［１１］発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備える表示装置。
［１２］画素回路は、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する上記［１１］に記載の表示装置。
［１３］画素回路の電源とラダー抵抗回路の電源とが共通である上記［１１］または上記［１２］に記載の表示装置。
［１４］発光素子は、有機エレクトロルミネッセンス素子である上記［１２］乃至上記［１４］のいずれかに記載の表示装置。
［１５］ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される上記［１１］乃至上記［１４］のいずれかに記載の表示装置。
【符号の説明】
【００５６】
１０・・・画素（画素回路）、１１・・・有機ＥＬ素子、１２・・・駆動トランジスタ、１３・・・サンプリングトランジスタ、１４・・・発光制御トランジスタ、１５・・・保持容量、１６・・・補助容量、２０・・・画素部、２１・・・走査線、２２・・・信号線、２３・・・制御線、２４・・・共通電源線、３０Ａ，３０Ｂ・・・行走査部、４０・・・階調電圧発生回路、４１・・・ラダー抵抗回路、５０・・・駆動部、６０・・・駆動走査部、７０・・・定電流源、８０・・・電流出力アンプ、８１・・・電流源トランジスタ、８２・・・基準抵抗、８３・・・差動アンプ、９０・・・電圧設定部、９１・・・電圧出力部、９２・・・電圧選択部、９３・・・選択情報記憶部
【図１】
2014182345.tif 000003
【図２】
2014182345.tif 000004
【図３】
2014182345.tif 000005
【図４】
2014182345.tif 000006
【図５】
2014182345.tif 000007
【図６】
2014182345.tif 000008
【図７】
2014182345.tif 000009