(57)【要約】      （修正有）【課題】高解像度／高精度／高速な面内分布の検出に適した感圧センサを低コストで提供する。【解決手段】感圧センサはアクティブマトリクス構造をなし、フィルム上に形成された電極配線マトリクスと、前記電極配線マトリクス上に形成されたセル電極とを有し、前記セル電極に接続されたアクティブ素子は印刷ＴＦＴ５で構成されている。【選択図】図１
2014119375.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス構造をなし、フィルム上に形成された電極配線マトリクスと、前記電極配線マトリクス上に形成されたセル電極とを有し、前記セル電極に接続されたアクティブ素子は印刷ＴＦＴで構成されていることを特徴とする感圧センサ。
【請求項２】
印刷ＴＦＴで構成されたスキャンドライバを備えていることを特徴とする請求項１に記載の感圧センサ。
【請求項３】
前記スキャンドライバの各ステージが、前記ステージへの入力がなされるゲートとドレインとがダイオード接続された第１ＴＦＴと、前記第１ＴＦＴのソースと前記ステージの出力との間の充電ノードをゲート入力としてクロック入力と前記ステージの出力との間をドレイン・ソース間で接続する第２ＴＦＴと、前記充電ノードと電圧源との間をドレイン・ソース間で接続する第３ＴＦＴと、前記電圧源と前記ステージの出力との間をドレイン・ソース間で接続するとともにゲートが前記ステージの出力に接続された第４ＴＦＴとを備えることを特徴とする請求項２に記載の感圧センサ。
【請求項４】
印刷ＴＦＴで構成されたデータセレクタを備えていることを特徴とする請求項１ないし３のいずれか１項に記載の感圧センサ。
【請求項５】
前記電極配線マトリクスのデータ線にスイッチＴＦＴを介して接続されている静電気保護回路を備えていることを特徴とする請求項１ないし４のいずれか１項に記載の感圧センサ。
【請求項６】
センサ回路を構成する全てのノードがＴＦＴを介してＣＯＭ電極に接続可能であることを特徴とする請求項１ないし５のいずれか１項に記載の感圧センサ。
【請求項７】
感圧センサセルが印刷プロセスで作製されたことを特徴とする請求項１ないし６のいずれか１項に記載の感圧センサ。
【請求項８】
印刷ＴＦＴで構成されたゲートセレクタを備えていることを特徴とする請求項１に記載の感圧センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力を測定する感圧センサに関するものである。
【背景技術】
【０００２】
可撓性を有する二枚のフィルム基材の相互間に、導電層が塗布された複数の行・列電極が交差する態様（パッシブマトリクス構造）で配置された感圧センサが知られている（例えば特許文献１参照）。この種の感圧センサは、圧力が加えられると、交差する態様で配置された導電層同士が接触し、これにより抵抗値が変化する。そして、この抵抗値の変化を検知することにより、加えられた圧力の面内分布を測定することができる。
【０００３】
また近年、印刷プロセスで作製する薄膜トランジスタ（ＴＦＴ）が注目を集めている（例えば非特許文献１参照）。ここで印刷プロセスとは、コーティングや印刷法（インクジェット、凸版、凹版、平版、孔版等）により、真空工程を用いずに半導体素子を作製する方法を指す。真空工程を多用するエレクトロニクス分野において、印刷プロセスは生産方式の革新技術として有望である。印刷プロセスで作製するＴＦＴは大面積、低コスト、低環境負荷、低温形成、フレキシブルといった可能性を持っていることが注目されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−５７９９２号公報
【非特許文献】
【０００５】
【非特許文献１】ＯＰＴＲＯＮＩＣＳ（２０１１）５月号特集, vol 30  No. 353, (株)オプトロニクス社
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の感圧センサは、ＴＦＴ等の能動素子を備えていないため、パッシブマトリクス（単純マトリクス）構造で構成され、同一の出力線（データ線）上に複数の感圧点があると、互いの出力が干渉し易いため、高解像度／高精度／高速な面内分布の検出に不向きであった。
【０００７】
またコスト的な理由から駆動回路ＩＣや検出回路ＩＣをフィルム上に実装できないため、マトリクスの全配線をフィルム外部に引出す必要があり、この点も高解像度化を妨げる要因となっていた。
【０００８】
本発明は、高解像度／高精度／高速な面内分布の検出に適した感圧センサを低コストで提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するための第１の発明は、アクティブマトリクス構造をなし、フィルム上に形成された電極配線マトリクスと、前記電極配線マトリクス上に形成されたセル電極とを有し、前記セル電極に接続されたアクティブ素子は印刷ＴＦＴで構成されていることを特徴とする感圧センサである。
【００１０】
また、第２の発明は、前記第１の発明において、印刷ＴＦＴで構成されたスキャンドライバを備えていることを特徴とする。
【００１１】
また、第３の発明は、前記第２の発明において、前記スキャンドライバの各ステージが、前記ステージへの入力がなされるゲートとドレインとがダイオード接続された第１ＴＦＴと、前記第１ＴＦＴのソースと前記ステージの出力との間の充電ノードをゲート入力としてクロック入力と前記ステージの出力との間をドレイン・ソース間で接続する第２ＴＦＴと、前記充電ノードと電圧源との間をドレイン・ソース間で接続する第３ＴＦＴと、前記電圧源と前記ステージの出力との間をドレイン・ソース間で接続するとともにゲートが前記ステージの出力に接続された第４ＴＦＴとを備えることを特徴とする。
【００１２】
また、第４の発明は、前記第１ないし第３の発明において、印刷ＴＦＴで構成されたデータセレクタを備えていることを特徴とする。
【００１３】
また、第５の発明は、前記第１ないし第４の発明において、前記電極配線マトリクスのデータ線にスイッチＴＦＴを介して接続されている静電気保護回路を備えていることを特徴とする。
【００１４】
また、第６の発明は、前記第１ないし第５の発明において、センサ回路を構成する全てのノードがＴＦＴを介してＣＯＭ電極に接続可能であることを特徴とする。
【００１５】
また、第７の発明は、前記第１ないし第６の発明において、感圧センサセルが印刷プロセスで作製されたことを特徴とする。
【００１６】
また、第８の発明は、前記第１の発明において、印刷ＴＦＴで構成されたゲートセレクタを備えていることを特徴とする。
【発明の効果】
【００１７】
第１の発明によれば、感圧センサをアクティブマトリクス構造とするので、同一の出力線上に複数の接触点があっても、互いの出力が干渉し難くなり、高解像度／高精度／高速化が可能となる。また、セル電極に接続されたアクティブ素子が印刷ＴＦＴで構成されていることにより、アクティブマトリクス構造を安価に作製することが可能となる。
【００１８】
第２の発明によれば、感圧センサがスキャンドライバを備えていることにより、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。また、スキャンドライバが印刷ＴＦＴで構成されていることにより、スキャンドライバを安価に作製することが可能となる。
【００１９】
第３の発明によれば、スキャンドライバが、微細形状のパターニング制約が厳しい印刷プロセスに適した構成となる。
【００２０】
第４の発明によれば、感圧センサがデータセレクタを備えていることにより、フィルム外部に引出すデータ配線数を削減することができ、高解像度化が可能となる。また、データセレクタが印刷ＴＦＴで構成されていることにより、データセレクタを安価に作製することが可能となる。
【００２１】
第５の発明によれば、感圧センサが、データ線にスイッチＴＦＴを介して接続された静電気保護回路を備えていることにより、感圧センサの出力への影響を抑えた状態で感圧センサの静電気耐性を向上することができる。
【００２２】
第６の発明によれば、センサ回路全体を静電気から保護することが可能となる。
【００２３】
第７の発明によれば、感圧センサセルを安価に作製することができる。
【００２４】
第８の発明によれば、感圧センサがゲートセレクタを備えていることにより、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。また、ゲートセレクタが印刷ＴＦＴで構成されていることにより、ゲートセレクタを安価に作製することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態を示すものであり、感圧センサの構成を示す回路図
【図２】本発明の実施形態を示すものであり、感圧センサセル（印刷ＴＦＴを含む）の層構造を説明する断面図
【図３】本発明の実施形態を示すものであり、引出し配線削減の概念を説明する図
【図４】本発明の実施形態を示すものであり、（ａ）はスキャンドライバ（１段分）の構成を示す回路図、（ｂ）は（ａ）の回路の動作を説明するタイミングチャート
【図５】本発明の実施形態を示すものであり、スキャンドライバの入力信号ＣＫ＋およびＣＫ−の位相関係を説明する図
【図６】本発明の実施形態を示すものであり、データセレクタの構成を示す回路図
【図７】本発明の実施形態を示すものであり、ゲートセレクタの構成および当該ゲートセレクタを備える感圧センサの構成を示す回路図
【発明を実施するための形態】
【００２６】
〔第１の実施形態〕
本発明による感圧センサの実施形態を、図面を参照して詳細に説明する。
図１は、本発明による感圧センサの回路構成の実施形態を示す図である。この感圧センサはアクティブマトリクス（ＡＭ）構造であり、感圧センサセルアレイ１と、スキャンドライバ２と、データセレクタ３と、静電気保護回路４とを備える。なお、静電気保護素子５は浮遊ゲートＴＦＴ型保護素子であり、スキャンドライバ２、データセレクタ３、静電気保護回路４、各々に備えられている。
【００２７】
感圧センサセルアレイ１の各セルは、感圧可変抵抗６と、それに接続された、スイッチング機能を有するｐ型の印刷ＴＦＴであるＴＦＴ（アクティブ素子）３０とを備える。
【００２８】
図２は、本発明による感圧センサセル（ＴＦＴ３０を含む）の層構造を説明する図である。この感圧センサセルは、可撓性を有する二枚のフィルム基材７，１７と、ゲート電極配線８と、ゲート絶縁層９と、ソース・ドレイン電極配線１０と、半導体層１１と、半導体保護層１２と、層間絶縁層１３と、セル電極１４と、感圧導電層１５と、共通電極（ＣＯＭ電極）１６とを備える。符号８〜１１でＴＦＴ３０を構成し、符号１４〜１６で感圧可変抵抗６を構成している。図２の符号８〜１６の構造を含む感圧センサセルと、以降で説明するスキャンドライバ２、データセレクタ３、および静電気保護回路４とは、印刷プロセスを用いて形成することが可能である。この場合に、これらを構成するＴＦＴは印刷ＴＦＴとなる。
【００２９】
図３は、本発明による引出し配線削減の概念を説明する図である。従来の配線引出し形態では、ｍ行ｎ列マトリクスの場合、ｍ＋ｎ本の配線を外部へ引出す必要があった。
【００３０】
本発明による改良した形態では、同じくｍ行ｎ列マトリクスの場合、引出し配線数は６＋ｎ／２本になる（スキャンドライバ２によりｍ→４、データセレクタ３によりｎ→ｎ／２＋２）。この形態は、ｍ，ｎの数が大きくなる程、引出し配線削減において有利になる。
【００３１】
スキャンドライバ２は、感圧センサセルアレイ１の各ゲート線に順次走査パルスを印加し、各ゲート線に接続された感圧センサセルを順次選択する機能を有する。選択されたセルのＴＦＴは導通状態になり、ＣＯＭ電極から感圧可変抵抗６を介して接続されたデータ線へ出力電流が流れる。本感圧センサでは、この出力電流を逐次検出することにより、圧力分布を測定する。
【００３２】
図４（ａ）は、本発明によるスキャンドライバ（１段分）の回路構成と動作を説明する図である。１段分のスキャンドライバは、入力ＴＦＴ１８と、出力ＴＦＴ１９と、リセットＴＦＴ２０と、出力補助ＴＦＴ２１と、保持容量２２，２３とを備える。出力補助ＴＦＴ２１は、出力ＴＦＴ１９に比べて、サイズ（チャネル幅／チャネル長）を１／１０以下程度に小さく設計することが望ましい。各ステージにおいて、入力ＴＦＴ（第１ＴＦＴ）１８は、ステージへの入力ＩＮ（便宜上、信号と端子とに同符号を用いる。他の符号についても同様。）となるゲートとドレインとがダイオード接続された構成をなす。保持容量（第１容量）２２は、入力ＴＦＴ１８のソースとステージの出力ＯＵＴ（出力ＴＦＴ１９の一方のソース／ドレイン端子）との間に接続されている。出力ＴＦＴ（第２ＴＦＴ）１９は、保持容量２２の入力ＴＦＴ１８のソース側のノードＮＡをゲート入力としてクロック入力ＣＫと出力ＯＵＴとの間をドレイン・ソース間で接続する構成である。ノードＮＡは入力ＴＦＴ１８のソースと出力ＯＵＴとの間の充電ノードであって、必ずしも保持容量２２を作り込んで形成する必要はなく、寄生容量により実現しても良い。リセットＴＦＴ（第３ＴＦＴ）２０は、リセット信号ＲＳＴをゲート入力とし、ノードＮＡとハイレベル定電圧源（電圧源）ＶＧＨとの間をドレイン・ソース間で接続する構成である。出力補助ＴＦＴ（第４ＴＦＴ）２１は、出力ＯＵＴをゲート入力として出力ＯＵＴとハイレベル定電圧源ＶＧＨとの間にダイオード接続された構成である。保持容量（第２容量）２３は、出力補助ＴＦＴ２１のドレイン・ソース間に接続された構成である。図４では各ＴＦＴがｐチャネル型で示されているが、動作論理を反転させればｎチャネル型としても良い。
【００３３】
各段のスキャンドライバにはクロック信号ＣＫが出力ＴＦＴ１９に、ハイレベル定電圧源ＶＧＨがリセットＴＦＴ２０に接続されており、図４（ｂ）に示すように、ＣＫがハイレベルのタイミングで入力信号ＩＮのローレベルパルスが入力ＴＦＴ１８に入力されると、クロック信号ＣＫの次の半周期でローレベルが出力ＴＦＴ１９を通過することにより、ＩＮからＣＫ半周期分遅れたローレベルパルス信号の出力ＯＵＴを出力ＴＦＴ１９より出力する。この半周期では、クロック入力にローレベルが入力されても、出力ＴＦＴ１９の他方のソース／ドレイン端子から保持容量２２を介したブートストラップ効果によってノードＮＡの電位がさらに低下するので、出力ＴＦＴ１９を十分にＯＮ状態とすることができる。出力ＯＵＴのパルスを出力した直後には、ＲＳＴパルスをリセットＴＦＴ２０に入力し、ノードＮＡで保持していたローレベル電位をハイレベルにリセットする必要がある。ノードＮＡのリセット後にフローティング状態となる出力ＯＵＴに対して、出力ＯＵＴの電位が低下すると出力補助ＴＦＴ２１がＯＮ状態となってチャネル抵抗を利用したハイレベル定電圧源ＶＧＨからの緩慢な充電で出力ＯＵＴをハイレベルに維持する。
【００３４】
図４（ａ）の単段スキャンドライバを図１に示す様に直列多段に接続（隣接するステージ間で、前段側の出力ＯＵＴと後段側の入力ＩＮとを互いに接続し、さらに後段側の出力ＯＵＴを前段側のリセット端子ＲＳＴにも接続する）し、奇数段と偶数段各々に図５に示す位相が反転しているクロック信号ＣＫ＋とＣＫ−とを交互に接続し、初段の入力ＩＮと終段のリセット端子ＲＳＴとにトリガパルス信号ＳＴを入力することにより（初段の入力ＩＮと終段のリセット端子ＲＳＴとのパルスタイミングが同時になるように、総段数に応じてパルス周期を調節する必要がある）、各ゲート線に順次走査パルスを印加する回路が実現できる。
【００３５】
湿式成膜が原則である印刷プロセスでは、真空工程とフォトリソグラフィを用いる他の半導体プロセスと比較して、微細形状のパターニング制約が厳しい。従って、多数のＴＦＴが複雑に接続する回路を作製することは比較的不向きといえる。この事情を鑑み、図４（ａ）のスキャンドライバでは、必要最小限の構成素子（入力ＴＦＴ１８、出力ＴＦＴ１９、リセットＴＦＴ２０）に、出力補助ＴＦＴ２１と保持容量２２，２３を追加したシンプルな回路構成としている。
【００３６】
図６は、本発明によるデータセレクタ３の回路構成と動作を説明する図である。２本のデータ線を切替ＴＦＴ２４，２５で切替えて出力線を共用することにより、引出し配線数を削減する。切替えは切替信号ＳＷ１，ＳＷ２で行い、各々のローレベル期間が重ならない様に設定している。本実施形態では、共用データ線数を２本としているが、３本以上でも良い。
【００３７】
感圧センサを構成するＴＦＴや感圧可変抵抗を静電気から保護するためには、全ての引出し配線に静電気保護素子５を付加すべきである。しかし、出力線に保護素子を付加してしまうと、保護素子を流れる電流がそのまま出力ノイズになってしまう。そこで、静電気保護回路４を導入する。静電気保護回路４は、電極配線マトリクスのデータ線に、ここではデータ線のデータセレクタ３とは反対側の末端に、ＴＦＴ（スイッチＴＦＴ）２６を介して接続されている。この回路により、感圧センサを駆動しない時には、ＴＦＴ２６をＯＮさせて、出力端子で発生した静電気をＣＯＭ電極へ逃がす経路（データ線、静電気保護回路４を経由）を確保できる。また感圧センサの駆動時には、ハイレベル定電圧源ＶＧＨがＴＦＴ２６をＯＦＦすることにより、この経路を遮断し、出力ノイズを抑えられる。
【００３８】
また本感圧センサは、センサ全体の静電気保護を考慮し、センサ回路を構成する全てのノードがＴＦＴを介してＣＯＭ電極へ繋がるように設計している。
【００３９】
〔第２の実施形態〕
上記の実施形態では、スキャンドライバ２を用いて、ゲート側の引出し配線数の削減を行っていたが、データ側と同様にセレクタを用いても良い。
【００４０】
図７は、本発明によるゲートセレクタ２７の回路構成と動作を説明する図である。２本のデータ線を切替ＴＦＴ２８，２９で切替えてＲ線を共用することにより、引出し配線数を削減する。切替えは、相補的にハイレベルとローレベルとが切り替わる切替信号ＳＷ３，ＳＷ４で行い、各々のローレベル期間が重ならない様に設定している。本実施形態では、共用データ線数を２本としているが、３本以上でも良い。ゲートセレクタ２７も印刷プロセスを用いて形成することが可能である。この場合に、ゲートセレクタ２７を構成するＴＦＴは印刷ＴＦＴとなる。
【００４１】
以上のように、本発明においては、以下の特徴が単独で、若しくは、適宜組合わされて備えられている。
【００４２】
本発明の感圧センサは、フィルム上に形成されたｍ行ｎ列（ｍ，ｎを共に２以上の自然数とする）の電極配線マトリクス（ゲート線およびデータ線のマトリクス）と、マトリクス上に形成されたｍ×ｎ個のセル電極と、前記各電極に接続されたｍ×ｎ個のＴＦＴにより構成されるアクティブマトリクス構造（ＡＭ構造）を有する。当該構成（ＡＭ構造）により、同一の出力線上に複数の接触点があっても、互いの出力が干渉し難くなり、高解像度／高精度／高速化が可能となる。
【００４３】
また、本発明の感圧センサは、ＴＦＴにより構成される駆動回路（スキャンドライバ）を有する。当該構成（スキャンドライバ）により、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。
【００４４】
また、本発明の感圧センサは、ＴＦＴにより構成される出力制御回路（データセレクタ）を有する。当該構成（データセレクタ）により、フィルム外部に引出すデータ配線数を削減することができ、高解像度化が可能となる。
【００４５】
また、本発明の感圧センサは、ＴＦＴにより構成される駆動制御回路（ゲートセレクタ）を有する。当該構成（ゲートセレクタ）により、フィルム外部に引出すゲート配線数を削減することができ、高解像度化が可能となる。
【００４６】
また、本発明の感圧センサは、ＴＦＴにより構成される静電気保護回路を有する。当該構成（静電気保護回路）により、感圧センサの静電気耐性を向上することができる。
【００４７】
また、本発明の感圧センサは、例えばゲート電極、ゲート絶縁層、ソース・ドレイン電極、半導体層、半導体保護層、層間絶縁膜、セル電極を印刷プロセスで作製したＴＦＴ（印刷ＴＦＴ）を有する。当該構成（印刷ＴＦＴ）により、ＡＭ構造／スキャンドライバ／データセレクタ／ゲートセレクタ／静電気保護回路を安価に作製することが可能となる。
【産業上の利用可能性】
【００４８】
エレクトロニクス、ロボテクス、機械工学等の分野への応用が期待できる。
【符号の説明】
【００４９】
１  感圧センサセルアレイ
２  スキャンドライバ
３  データセレクタ
４  静電気保護回路
５  静電気保護素子（浮遊ゲートＴＦＴ型）
６  感圧可変抵抗
７，  １７  フィルム基材
８  ゲート電極配線
９  ゲート絶縁層
１０  ソース・ドレイン電極配線
１１  半導体層
１２  半導体保護層
１３  層間絶縁層
１４  セル電極
１５  感圧導電層
１６  共通電極（ＣＯＭ電極）
１８  入力ＴＦＴ
１９  出力ＴＦＴ
２０  リセットＴＦＴ
２１  出力補助ＴＦＴ
２２，  ２３  保持容量
２４，  ２５，  ２８，  ２９  切替ＴＦＴ
２６，３０  ＴＦＴ
２７  ゲートセレクタ
【図１】
2014119375.tif 000003
【図２】
2014119375.tif 000004
【図３】
2014119375.tif 000005
【図４】
2014119375.tif 000006
【図５】
2014119375.tif 000007
【図６】
2014119375.tif 000008
【図７】
2014119375.tif 000009