(57)【要約】【課題】電界効果トランジスタの寄生抵抗の抽出精度を向上させる。【解決手段】寄生抵抗抽出装置は、ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＨＥＭＴまたはＭＯＳＦＥＴのＳパラメータを測定するＳパラメータ測定部１００と、Ｓパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換部１０１と、ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ、Ｖと定義したとき、所定の関係式から得られるＲｅ｛Ｚ11｝とインピーダンス行列変換部１０１が求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，Ｖを最小二乗法により決定する演算部１０２とを備える。【選択図】  図４
2014022423.tif 000002
【特許請求の範囲】
【請求項１】
ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＨＥＭＴまたはＭＯＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定ステップと、
このＳパラメータ測定ステップで測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換ステップと、
ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ、Ｖと定義したとき、
【数１】
2014022423.tif 000032
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換ステップで求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，Ｖの組み合わせを最小二乗法により決定する演算ステップとを備えることを特徴とする電界効果トランジスタの寄生抵抗抽出方法。
【請求項２】
請求項１記載の電界効果トランジスタの寄生抵抗抽出方法において、
前記インピーダンス行列変換ステップは、さらに、インピーダンスの実部Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝を求め、
前記演算ステップは、ドレイン抵抗をＲdと定義したとき、
【数２】
2014022423.tif 000033
の関係式から得られるＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝と前記インピーダンス行列変換ステップで求めたＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdとフィッティングパラメータＧ，Ｖの組み合わせを最小二乗法により決定することを特徴とする電界効果トランジスタの寄生抵抗抽出方法。
【請求項３】
ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＭＥＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定ステップと、
このＳパラメータ測定ステップで測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換ステップと、
ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ，ＶB，Ｖpと定義したとき、
【数３】
2014022423.tif 000034
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換ステップで求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，ＶB，Ｖpの組み合わせを最小二乗法により決定する演算ステップとを備えることを特徴とする電界効果トランジスタの寄生抵抗抽出方法。
【請求項４】
請求項３記載の電界効果トランジスタの寄生抵抗抽出方法において、
前記インピーダンス行列変換ステップは、さらに、インピーダンスの実部Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝を求め、
前記演算ステップは、ドレイン抵抗をＲdと定義したとき、
【数４】
2014022423.tif 000035
の関係式から得られるＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝と前記インピーダンス行列変換ステップで求めたＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdとフィッティングパラメータＧ，ＶB，Ｖpの組み合わせを最小二乗法により決定することを特徴とする電界効果トランジスタの寄生抵抗抽出方法。
【請求項５】
ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＨＥＭＴまたはＭＯＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定手段と、
このＳパラメータ測定手段が測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換手段と、
ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ、Ｖと定義したとき、
【数５】
2014022423.tif 000036
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換手段が求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，Ｖの組み合わせを最小二乗法により決定する演算手段とを備えることを特徴とする電界効果トランジスタの寄生抵抗抽出装置。
【請求項６】
請求項５記載の電界効果トランジスタの寄生抵抗抽出装置において、
前記インピーダンス行列変換手段は、さらに、インピーダンスの実部Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝を求め、
前記演算手段は、ドレイン抵抗をＲdと定義したとき、
【数６】
2014022423.tif 000037
の関係式から得られるＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝と前記インピーダンス行列変換手段が求めたＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdとフィッティングパラメータＧ，Ｖの組み合わせを最小二乗法により決定することを特徴とする電界効果トランジスタの寄生抵抗抽出装置。
【請求項７】
ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＭＥＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定手段と、
このＳパラメータ測定手段が測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換手段と、
ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ，ＶB，Ｖpと定義したとき、
【数７】
2014022423.tif 000038
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換手段が求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，ＶB，Ｖpの組み合わせを最小二乗法により決定する演算手段とを備えることを特徴とする電界効果トランジスタの寄生抵抗抽出装置。
【請求項８】
請求項７記載の電界効果トランジスタの寄生抵抗抽出装置において、
前記インピーダンス行列変換手段は、さらに、インピーダンスの実部Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝を求め、
前記演算手段は、ドレイン抵抗をＲdと定義したとき、
【数８】
2014022423.tif 000039
の関係式から得られるＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝と前記インピーダンス行列変換手段が求めたＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdとフィッティングパラメータＧ，ＶB，Ｖpの組み合わせを最小二乗法により決定することを特徴とする電界効果トランジスタの寄生抵抗抽出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタのデバイスパラメータを求める技術に係り、特に電界効果トランジスタの寄生抵抗を抽出する寄生抵抗抽出方法および装置に関するものである。
【背景技術】
【０００２】
電界効果トランジスタのデバイスパラメータ抽出法は様々な手法が提案されてきた。その中で寄生抵抗抽出について話を絞り、従来の技術について述べる。ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）の寄生抵抗抽出についてはコールドＦＥＴ法が広く用いられており、最も優れた方法と考えられている（非特許文献１、非特許文献２参照）。
【０００３】
図５は、電界効果トランジスタの等価回路を示す図である。ここでは、ゲートソース間電圧Ｖgs＝０Ｖ、ドレインソース間電圧Ｖds＝０Ｖの場合について示している。図５において、１はゲート端子、２はドレイン端子、３はソース端子、１５は真性領域、Ｒgはゲート抵抗、Ｒdはドレイン抵抗、Ｒsはソース抵抗、Ｒc1はチャネル抵抗、Ｌgはゲートインダクタンス、Ｌdはドレインインダクタンス、Ｌsはソースインダクタンス、Ｃgsはゲート容量、Ｉgはゲート電流である。
【０００４】
コールドＦＥＴ法とは、ドレインソース間電圧Ｖdsをゼロあるいは極微小な電圧に限定して、ゲートソース間電圧Ｖgsを大きく変化させてデバイスパラメータの抽出を行う方法である。また、コールドＦＥＴ法では、測定したＳパラメータをインピーダンス行列［Ｚ］へ変換して解析に用いる。インピーダンス行列［Ｚ］への変換については、例えば非特許文献３に開示されている。
【０００５】
コールドＦＥＴ法では、ドレインソース間電圧Ｖdsがゼロあるいは極微小であるため、トランジスタが増幅作用を持たないいわゆる抵抗動作領域での測定になる。よって、通常の動作状態のトランジスタに比べてより単純な等価回路で置き換えることが可能となり、デバイスパラメータの抽出が容易になると考えられている。電界効果トランジスタをソース接地して、ゲート端子１をポート１、ドレイン端子２をポート２と定義した場合のインピーダンス行列［Ｚ］を示す。
【０００６】
【数１】
2014022423.tif 000003
【０００７】
また、コールドＦＥＴ法で用いる行列［Ｚ］の各行列要素と、電界効果トランジスタの持つデバイスパラメータとの関係式を下記の式［２］−式［９］に示す。コールドＦＥＴ法では、これらの連立方程式を解くことによって寄生抵抗の値を抽出する。ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＝０の場合、図５の等価回路において、式［２］−式［５］の関係が成立する。
【０００８】
【数２】
2014022423.tif 000004
【０００９】
【数３】
2014022423.tif 000005
【００１０】
【数４】
2014022423.tif 000006
【００１１】
【数５】
2014022423.tif 000007
【００１２】
式［２］−式［４］において、ωは角周波数である。ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＜＜電界効果トランジスタの閾値電圧Ｖtの場合の電界効果トランジスタの等価回路を図６に示す。図６において、Ｃbはゲート容量、Ｃgdはゲートドレイン間容量、Ｃdsはドレインソース間容量である。ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＜＜閾値電圧Ｖtの場合、図６の等価回路において、式［６］の関係が成立する。
【００１３】
【数６】
2014022423.tif 000008
【００１４】
式［６］において、Ｒｅ｛Ｚ11｝は電界効果トランジスタの入力インピーダンスＺ11の実部である。ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＞＞ゲートショットキー接合の拡散電位Ｖfの場合の電界効果トランジスタの等価回路を図７に示す。図７において、Ｒc2はチャネル抵抗、Ｒdyはゲートショットキー接合の微分抵抗である。ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＞＞拡散電位Ｖfの場合、図７の等価回路において、式［７］−式［９］の関係が成立する。
【００１５】
【数７】
2014022423.tif 000009
【００１６】
【数８】
2014022423.tif 000010
【００１７】
【数９】
2014022423.tif 000011
【００１８】
式［７］−式［９］において、ｎはショットキー接合の理想ファクター、ｋはボルツマン定数、Ｔは接合部分の絶対温度、ｑは素電荷である。
インピーダンスＺ11の虚部にはゲート容量Ｃb、ゲートドレイン間容量Ｃgd、ドレインソース間容量Ｃds、ゲートインダクタンスＬg、ソースインダクタンスＬs等が含まれているが、インピーダンスＺ11の実部には含まれないため、式［６］、式［７］においては、これらのリアクタンスの影響は取り除かれる。
【００１９】
上記の方程式をさらに詳細に検証していく。抽出するデバイスパラメータの数が多いため、コールドＦＥＴ法による測定はドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＝０の条件（式［２］−式［５］）以外に、ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＜＜閾値電圧Ｖtの条件（式［６］）あるいはドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＞＞拡散電位Ｖfの条件（式［７]−式［９］）でインピーダンス行列［Ｚ］の測定結果を用いる必要がある。言い換えると、従来のコールドＦＥＴ法では、ゲートソース間電圧Ｖgsの大きく異なる複数の測定を組み合わせることが寄生抵抗抽出のために必須となっていた。そして、従来のコールドＦＥＴ法では、真性領域１５の外にある抵抗やインダクタンスは常に不変であると仮定していた。
【００２０】
従来のコールドＦＥＴ法の最初の問題は、ゲートソース間電圧Ｖgs＝０の状態とゲートソース間電圧Ｖgs＜＜閾値電圧Ｖtの状態ではゲート電極周辺の空乏層の状態がかなり異なるにも関わらず、空乏層の状態を同一と仮定していることである。例えばゲートソース間電圧Ｖgs＜＜閾値電圧Ｖtの条件では、ゲート空乏層がウエハ面内横方向にも大きく広がるため、ソース抵抗Ｒsとドレイン抵抗Ｒdとが発生するゲート脇の領域を空乏層が侵食している。そのため、図６の等価回路におけるソース抵抗Ｒsとドレイン抵抗Ｒdの値は、図５  の等価回路におけるソース抵抗Ｒsとドレイン抵抗Ｒdとはやや異なる値になる。また、ゲート脇の領域を空乏層が侵食する現象は短チャネルの電界効果トランジスタほど顕著になるため、高周波特性の高い電界効果トランジスタほど正確な寄生抵抗抽出が難しくなる傾向がある。
【００２１】
一方、ゲートソース間電圧Ｖgs＞＞拡散電位Ｖfの条件ではゲート電極に大きなゲート電流Ｉgが流れており、その結果ゲート容量Ｃgsが十分大きく無視できると同時に、ゲート電流Ｉgによる局所的な自己発熱で、ソース抵抗Ｒs、ドレイン抵抗Ｒd、チャネル抵抗Ｒc、ゲートショットキー接合の微分抵抗Ｒdyの抵抗値の増加が起こるという問題がある。
【００２２】
しかし、コールドＦＥＴ法では、発熱による抵抗値の増加は補正していないし、補正する良い方法もない。また、コールドＦＥＴ法では、ゲート電流Ｉgによってゲートショットキー接合の微分抵抗Ｒdyが十分小さくなることを期待している。何故なら、ゲートショットキー接合の微分抵抗Ｒdyが十分小さくなると、式［７］のインピーダンスＺ11の実部Ｒｅ｛Ｚ11｝はＲs＋Ｒgが支配的な項となるため、Ｒｅ｛Ｚ11｝よりＲs＋Ｒgの値を正確に抽出できるからである。
【００２３】
理想ショットキー接合ではゲート電流Ｉgを任意に増加させることが可能であり、その結果、微分抵抗Ｒdyをゼロ近傍まで低下させることができる。しかし、実際のショットキー接合では、あるゲート電流Ｉgで発熱による抵抗上昇と熱破壊が始まるため、あまり大きな電流は流せない。結果としてゲートショットキー接合の微分抵抗Ｒdy（式［９］）は、ゲート抵抗Ｒgやソース抵抗Ｒsと比較して同等以上の大きな値を持つことになり、期待したほど低抵抗にならない。また、コールドＦＥＴ法では、熱破壊の寸前まで電流を増加させることから、測定結果が不安定になりやすいという問題もあった。これらの問題があるため、ゲートソース間電圧Ｖgs＞＞拡散電位Ｖfの条件を寄生抵抗抽出に用いることも本来好ましくない。以上述べたようにバイアス条件の大幅に異なる測定結果を混同して解析に用いることがコールドＦＥＴ法の様々な問題の原因であった。
【先行技術文献】
【非特許文献】
【００２４】
【非特許文献１】G.Dambrine，A.Cappy，F.Heliodore，and E.Playez，“A New Method for Determining the FET Small-Signal Equivalent Circuit”，IEEE Transaction on Microwave Theory and Techniques，Vol.36，No.7，July 1988，pp.1151-1159
【非特許文献２】R.Tayrani，J.E.Gerber，T.Daniel，R.S.Pengelly，and U.L.Rohde，“A New and Reliable Direct Parasitic Extraction Method for MESFETs and HEMTs”，Microwave Conference 23rd European，Sept.1993，pp.451-453
【非特許文献３】小西良弘著，“高周波マイクロ波回路の構成法”，総合電子出版社，ＩＳＢＮ４−９１５４４９−６９−６，１９９３年，ｐｐ．３０
【発明の概要】
【発明が解決しようとする課題】
【００２５】
従来のコールドＦＥＴ法では、電界効果トランジスタの寄生抵抗の抽出精度に限界があった。寄生抵抗の抽出精度に限界がある第１の理由は、ゲートソース間電圧Ｖgs＝０の状態とゲートソース間電圧Ｖgs＜＜閾値電圧Ｖtの状態ではゲート電極周辺の空乏層の状態がかなり異なるにも関わらず、空乏層の状態を同一と仮定することにある。寄生抵抗の抽出精度に限界がある第２の理由は、ゲートソース間電圧Ｖgs＞＞拡散電位Ｖfの条件ではゲート電極に大きなゲート電流Ｉgが流れており、その結果ゲート容量Ｃgsが十分大きく無視できると同時に、局所的な自己発熱によってソース抵抗Ｒs、ドレイン抵抗Ｒd、チャネル抵抗Ｒc、ゲートショットキー接合の微分抵抗Ｒdyの抵抗値の増加が起こることにある。寄生抵抗の抽出精度に限界がある第３の理由は、本来小さい方が好ましい微分抵抗Ｒdyが、ゲートショットキー接合の発熱により、期待したほど小さくならないことにある。
【００２６】
本発明は、上記課題を解決するためになされたもので、電界効果トランジスタの寄生抵抗の抽出精度を向上させることができる寄生抵抗抽出方法および装置を提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明の電界効果トランジスタの寄生抵抗抽出方法は、ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＨＥＭＴまたはＭＯＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定ステップと、このＳパラメータ測定ステップで測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換ステップと、ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ、Ｖと定義したとき、
【数１０】
2014022423.tif 000012
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換ステップで求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，Ｖの組み合わせを最小二乗法により決定する演算ステップとを備えることを特徴とするものである。
【００２８】
また、本発明の電界効果トランジスタの寄生抵抗抽出方法は、ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＭＥＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定ステップと、このＳパラメータ測定ステップで測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換ステップと、ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ，ＶB，Ｖpと定義したとき、
【数１１】
2014022423.tif 000013
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換ステップで求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，ＶB，Ｖpの組み合わせを最小二乗法により決定する演算ステップとを備えることを特徴とするものである。
【００２９】
また、本発明の電界効果トランジスタの寄生抵抗抽出装置は、ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＨＥＭＴまたはＭＯＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定手段と、このＳパラメータ測定手段が測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換手段と、ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ、Ｖと定義したとき、
【数１２】
2014022423.tif 000014
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換手段が求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，Ｖの組み合わせを最小二乗法により決定する演算手段とを備えることを特徴とするものである。
【００３０】
また、本発明の電界効果トランジスタの寄生抵抗抽出装置は、ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを変化させながら、対象となる電界効果トランジスタであるＭＥＳＦＥＴのＳパラメータをＶgs毎に測定するＳパラメータ測定手段と、このＳパラメータ測定手段が測定したＳパラメータをインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝を求めるインピーダンス行列変換手段と、ゲート抵抗をＲg、ソース抵抗をＲs、フィッティングパラメータをＧ，ＶB，Ｖpと定義したとき、
【数１３】
2014022423.tif 000015
の関係式から得られるＲｅ｛Ｚ11｝と前記インピーダンス行列変換手段が求めたＲｅ｛Ｚ11｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗ＲsとフィッティングパラメータＧ，ＶB，Ｖpの組み合わせを最小二乗法により決定する演算手段とを備えることを特徴とするものである。
【発明の効果】
【００３１】
本発明によれば、従来と比べて、電界効果トランジスタの精度の高い抵抗抽出が可能となり、電界効果トランジスタを含む高周波回路の設計精度向上を実現することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施の形態によるインピーダンス行列［Ｚ］のフィッティング結果を示す図である。
【図２】本発明の第１の実施の形態によるインピーダンス行列［Ｚ］のフィッティング結果を示す図である。
【図３】本発明の第１の実施の形態によるインピーダンス行列［Ｚ］のフィッティング結果を示す図である。
【図４】本発明の第１の実施の形態に係る寄生抵抗抽出装置の構成を示すブロック図である。
【図５】Ｖgs＝０Ｖ、Ｖds＝０Ｖの場合の電界効果トランジスタの等価回路を示す図である。
【図６】Ｖgs＜＜Ｖt、Ｖds＝０Ｖの場合の電界効果トランジスタの等価回路を示す図である。
【図７】Ｖgs＞＞Ｖf、Ｖds＝０Ｖの場合の電界効果トランジスタの等価回路を示す図である。
【発明を実施するための形態】
【００３３】
［第１の実施の形態］
図５の等価回路を用いて本発明の第１の実施の形態による寄生抵抗抽出方法を説明する。対象となるデバイスは、２次元電子ガス層を持つＨＥＭＴ構造の電界効果トランジスタとする。前記のとおり、図５の等価回路は、ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＝０の条件（式［２］−式［５］）に対応する等価回路である。インピーダンス行列［Ｚ］の要素の実部と虚部は別々に計算することができるため、式［２］−式［５］の実部だけを書き出すと以下の４式が得られる。
【００３４】
【数１４】
2014022423.tif 000016
【００３５】
【数１５】
2014022423.tif 000017
【００３６】
【数１６】
2014022423.tif 000018
【００３７】
【数１７】
2014022423.tif 000019
【００３８】
上記４式の中で、独立しているのは式［１０］−式［１２］の３式であり、未知数が４個あるので通常は解が得られない。そこで、ゲートソース間電圧Ｖgsをゼロ近傍で微小に増減させた場合のインピーダンス行列［Ｚ］を用いて、その結果から独立した別の式を得る方法を考える。ここで与えるゲートソース間電圧Ｖgsとしては、ゲート空乏層の変化を小さく留めるためにゼロ近傍であり、かつ閾値電圧Ｖt＜＜ゲートソース間電圧Ｖgs＜＜拡散電位Ｖfの範囲であることが望まれる。ゲートソース間電圧Ｖgsに対するチャネル抵抗Ｒcの変化率が大きいため、式［１０］−式［１２］と独立な新しい方程式が得られる。しかし、もし式［１０］−式［１２］以外の関係式を導入しなければ、チャネル抵抗Ｒcがゲートソース間電圧Ｖgsに依存して変化するため、独立な方程式数の増加と未知数（異なる値を持つＲc）の増加が、同じ速度で進んでしまい、やはり解が得られない。よって次にこの未知数Ｒcの増加を止める方法を考える。
【００３９】
ここではまず２次元電子ガス層を持つＨＥＭＴ構造の場合を具体的に考える。チャネル抵抗Ｒcの理論式は以下のように与えられる。
【００４０】
【数１８】
2014022423.tif 000020
【００４１】
【数１９】
2014022423.tif 000021
【００４２】
【数２０】
2014022423.tif 000022
【００４３】
式［１４］−式［１６］は文献「K.Lee，M.S.Shur，T.J.Drummond，and H.Morkoc，“Parasitic MESFET in (Al, Ga)As/GaAs Modulation Doped FET's and MODFET Characterization”，IEEE Transaction on Electron Devices，Vol.ED-31，No.1，January 1984，pp.29-35」に開示されている。ここで、Ｇ0はドレインコンダクタンス、Ｖ0は電圧、μは電子移動度、εrはスペーサー層の誘電率、Ｚgはゲート幅、Ｌgはゲート長、ｄ2はゲートメタルと２次元電子ガス層の実効的な距離である。
【００４４】
Ｇ0とＶ0は式［１５］、式［１６］を用いて計算することが可能なデバイス固有の定数である。しかし、現実のＨＥＭＴでは様々な誤差要因があるため、式［１５］、式［１６］は必ずしも正確ではない。よって、今後はＧ0とＶ0をフィッティングパラメータとして扱う。もちろんＧ0とＶ0が式［１５］、式［１６］から著しく逸脱した値を示せば測定や計算に何らかの不具合が予測されるので、１つのベンチマークとなる。
【００４５】
上記の式［１４］−式［１６］はＨＥＭＴに対するものであるが、文献「岸野正剛，小柳光正，“ＶＬＳＩデバイスの物理”，丸善出版，ＩＳＢＮ４−６２１−０３０９４−９，１９８６年，ｐｐ．９０」の記載から、Ｎ型ＭＯＳ電界効果トランジスタについてもドレインソース間電圧Ｖdsがゼロ近傍において式［１４］−式［１６］とほぼ同じ式が得られ、ＨＥＭＴと同様に寄生抵抗抽出が可能なことが容易に想像できる。
【００４６】
具体的なフィッティング手順を述べていく。まず式［１４］を式［１０］−式［１３］へ代入して、電界効果トランジスタのＳパラメータ測定から得られたＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝と最小二乗的に一致するようフィッティングを行い、パラメータＧ0，Ｖ0および抵抗Ｒg，Ｒs，Ｒdを決定する。このとき、閾値電圧Ｖt＜＜ゲートソース間電圧Ｖgs＜＜拡散電位Ｖfの全体でフィッティングを行うのが好ましい。例えばＶgs＝−０．２Ｖ，−０．１Ｖ，０Ｖ，０．１Ｖ，０．２Ｖで測定したＺ行列を用いる。
【００４７】
ここで、ゲートソース間電圧Ｖgsの範囲が狭過ぎると、各測定条件の独立性が弱くなりフィッティング結果が安定しない。よって、最初はゲートソース間電圧Ｖgsの狭い範囲から初めて、結果が安定するまでゲートソース間電圧Ｖgsの走査範囲を広くして行く必要がある。しかし、ゲートソース間電圧Ｖgsが大きくなり閾値電圧Ｖtへ接近すると、電界効果トランジスタがピンチオフするため、式［１４］が成立せず、フィッティングの二乗誤差が増加する。また、ゲートソース間電圧Ｖgsが拡散電位Ｖfへ接近するとゲート順方向電流Ｉgが増加することから、式［１４］が成立しなくなり、フィッティングの二乗誤差が増加する。よって、二乗誤差の傾向を観察しながらゲートソース間電圧Ｖgsの範囲を決定して行く事になる。
【００４８】
ここで、未知数の数と抽出精度について考察する。式［１４］を用いる限りゲートソース間電圧Ｖgsを様々に変化させても、Ｇ0とＶ0の２個しか新たな未知数は増加しない。よって、ゲートソース間電圧Ｖgsを２点以上選んで評価すると、全ての抵抗値Ｒg，Ｒs，Ｒdが抽出できる独立性の高い連立方程式が得られる。また、３個、４個と方程式を増加して行くとさらに正確な結果が得られる。その理由は、フィッティングの二乗誤差を表す関数は式［１４］の汎関数であるため、個別の測定値に多少の誤差が含まれていても、安定かつ正確なフィッティング結果が得られるからである。
【００４９】
図１−図３は本実施の形態によるインピーダンス行列［Ｚ］のフィッティング結果を示す図である。ゲートソース間電圧Ｖgsは−０．２Ｖから＋０．２Ｖの範囲でフィッティングされている。図１は測定周波数が１ＧＨｚの場合のフィッティング結果であり、図２は測定周波数が１０ＧＨｚの場合のフィッティング結果であり、図３は測定周波数が２０ＧＨｚの場合のフィッティング結果である。図１−図３において、Ｍｅａｓ．Ｒｅ｛Ｚ11｝，Ｍｅａｓ．Ｒｅ｛Ｚ12｝，Ｍｅａｓ．Ｒｅ｛Ｚ22｝はそれぞれＳパラメータ測定から得られたインピーダンスＺ11，Ｚ12，Ｚ22の実部である。Ｓｉｍ  Ｒｅ｛Ｚ11｝，Ｓｉｍ  Ｒｅ｛Ｚ12｝，Ｓｉｍ  Ｒｅ｛Ｚ22｝はそれぞれフィッティング終了後の関係式（式［１４］を式［１０］−式［１３］へ代入した式）から得られたインピーダンスＺ11，Ｚ12，Ｚ22の実部である。
【００５０】
図１−図３に示したフィッティングの結果、Ｒg＝４．１Ω、Ｒs＝５．９Ω、Ｒd＝７．８Ω、Ｇ0＝０．４２Ｓ／Ｖ、Ｖ0＝−０．５  Ｖの値が得られた。式［２］−式［４］より基本的にＺパラメータの実部には周波数依存性が存在しないことが分かる。よって、どの測定周波数のＺ行列を使っても同じ結果になるはずであり、図１−図３はそのことを示している。ただし、Ｓパラメータ測定の技術的な問題により、あまり低い周波数においてはＺ行列実部の測定誤差が大きくなるため、抵抗値の抽出精度が劣化する。また、低周波では電界効果トランジスタの周波数分散の影響が現われて測定誤差が大きくなる。反対にあまり高い周波数になると、その他の測定誤差要因、たとえば校正精度やプローブ間干渉のためＳパラメータの測定誤差が大きくなる。以上の事情から各電界効果トランジスタに固有の最適な測定周波数レンジというものがあり、Ｚパラメータの周波数依存性を評価して、低周波側と高周波側の値が安定しないデータを棄却する必要がある。通常の電界効果トランジスタでは１ＧＨｚから２０ＧＨｚの測定周波数が目安になる。
【００５１】
図４は本実施の形態に係る寄生抵抗抽出装置の構成を示すブロック図である。寄生抵抗抽出装置は、Ｓパラメータ測定部１００と、インピーダンス行列変換部１０１と、演算部１０２と、出力部１０３とを備えている。
【００５２】
Ｓパラメータ測定部１００は、ドレインソース間電圧Ｖds＝０の条件下でゲートソース間電圧Ｖgsを０近傍で変化させながら、対象となる電界効果トランジスタのＳパラメータをＶgs毎に測定する。
インピーダンス行列変換部１０１は、Ｓパラメータ測定部１００が測定したＶgs毎のＳパラメータをそれぞれインピーダンス行列［Ｚ］に変換して、インピーダンスの実部Ｒｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝をＶgs毎に求める。上記のとおり、Ｓパラメータをインピーダンス行列［Ｚ］に変換する手法は、非特許文献３に開示されている。
【００５３】
演算部１０２は、インピーダンス行列変換部１０１が求めたＲｅ｛Ｚ11｝と関係式（式［１４］を式［１０］−式［１３］へ代入した式）から得られるＲｅ｛Ｚ11｝とが一致し、インピーダンス行列変換部１０１が求めたＲｅ｛Ｚ12｝と関係式から得られるＲｅ｛Ｚ12｝とが一致し、インピーダンス行列変換部１０１が求めたＲｅ｛Ｚ22｝と関係式から得られるＲｅ｛Ｚ22｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdおよびフィッティングパラメータＧ0，Ｖ0を最小二乗法により決定する。
出力部１０３は、演算部１０２が算出したゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdおよびフィッティングパラメータＧ0，Ｖ0を表示する。
【００５４】
以上のように本実施の形態による方法では、抵抗抽出の過程で用いるゲートソース間電圧Ｖgsはゼロ近傍だけであることが分かる。つまり、従来のコールドＦＥＴ法が持っている極端なバイアス条件、すなわちゲートソース間電圧Ｖgs＜＜閾値電圧Ｖt  、ゲートソース間電圧Ｖgs＞＞拡散電位Ｖfを用いることなく、精度の高い抵抗抽出が可能である。それと同時に、本実施の形態では、ゲートショットキー接合を破壊する大きなゲート電流Ｉgが流れない条件で抵抗抽出を行っている。そのため、ＨＥＭＴを損傷することなく測定を安定的に継続することができる。
【００５５】
なお、式［１４］を式［１０］−式［１３］へ代入した式の代わりに以下の３式を用いてもよい。
【００５６】
【数２１】
2014022423.tif 000023
【００５７】
【数２２】
2014022423.tif 000024
【００５８】
【数２３】
2014022423.tif 000025
【００５９】
式［１７］−式［１９］は、式［１４］を式［１０］−式［１３］へ代入した式に相当するものであるが、Ｇ0，Ｖ0の代わりにフィッティングパラメータＧ，Ｖを用いている。Ｇ0，Ｖ0は本来、デバイス固有の定数であるが、様々な誤差要因があるため、フィッティングの結果得られたパラメータＧ0，Ｖ0はデバイス固有の定数とは完全には一致しない。そこで、誤差分を含むフィッティングパラメータとしてＧ，Ｖを用いている。
【００６０】
［第２の実施の形態］
図５の等価回路を用いて本発明の第２の実施の形態による寄生抵抗抽出方法を説明する。本実施の形態では、対象となるデバイスをＭＥＳＦＥＴとする。前記のとおり、図５の等価回路は、ドレインソース間電圧Ｖds＝０、ゲートソース間電圧Ｖgs＝０の条件（式［２］−式［５］）に対応する等価回路である。第１の実施の形態に示したＨＥＭＴの場合との違いは式［１４］のみであるため、その部分だけを説明する。
【００６１】
ＭＥＳＦＥＴのチャネルとはゲート空乏層の下に残る伝導層であり、その厚みはゲートソース間電圧Ｖgsに依存して変化する。一方、ＨＥＭＴはチャネルがゲートから常に一定の距離にあって変化しない。よって、チャネル抵抗Ｒcのゲートソース間電圧Ｖgs依存性はＭＥＳＦＥＴとＨＥＭＴで異なる。ＭＥＳＦＥＴのチャネル抵抗Ｒcは以下の式で与えられる。
【００６２】
【数２４】
2014022423.tif 000026
【００６３】
【数２５】
2014022423.tif 000027
【００６４】
【数２６】
2014022423.tif 000028
【００６５】
式［２０］−式［２２］は文献「P.L.Hower and N.G.Bechtel，“Current Saturation and Small-Signal Charactoristics of GaAs Field-Effect Transistors”，IEEE Transaction on electron devices，Vol.ED-20，No.3，March 1973，pp.213-220」に開示されている。ここで、Ｇ1はオープンチャネルドレインコンダクタンス、Ｖpはピンチオフ電圧、μは電子移動度、Ｚgはゲート幅、Ｌgはゲート長、ａはチャネル接合の深さ、Ｎ0はチャネルのキャリア濃度、ＶBはショットキー接合の内蔵ポテンシャル、ｑは素電荷である。
【００６６】
Ｇ1は式［２１］を用いて計算することが可能なデバイス固有の定数である。また、ＶB、Ｎ0、ａもショットキー接合の構造に特有の定数である。しかし、現実のＭＥＳＦＥＴでは様々な誤差要因があるため、式［２１］、式［２２］は必ずしも正確ではない。よって、今後はＧ1、Ｖp、ＶBをフィッティングパラメータとして扱う。もちろんＧ1が式［２１］から著しく逸脱した値を示せば測定や計算に何らかの不具合が予測される。また、Ｖpもサブスレッシュホールド特性から予測される値と大きな違いは無いはずである。
【００６７】
本実施の形態では、式［２０］を式［１０］−式［１３］へ代入して、電界効果トランジスタのＳパラメータ測定から得られたＲｅ｛Ｚ11｝，Ｒｅ｛Ｚ12｝，Ｒｅ｛Ｚ22｝と最小二乗的に一致するようフィッティングを行い、パラメータＧ1，Ｖp，ＶBおよび抵抗Ｒg，Ｒs，Ｒdを決定すればよい。
【００６８】
本実施の形態においても寄生抵抗抽出装置の構成は第１の実施の形態と同様であるので、図４の符号を用いて説明する。
Ｓパラメータ測定部１００とインピーダンス行列変換部１０１の動作は第１の実施の形態と同じである。
【００６９】
本実施の形態の演算部１０２は、インピーダンス行列変換部１０１が求めたＲｅ｛Ｚ11｝と関係式（式［２０］を式［１０］−式［１３］へ代入した式）から得られるＲｅ｛Ｚ11｝とが一致し、インピーダンス行列変換部１０１が求めたＲｅ｛Ｚ12｝と関係式から得られるＲｅ｛Ｚ12｝とが一致し、インピーダンス行列変換部１０１が求めたＲｅ｛Ｚ22｝と関係式から得られるＲｅ｛Ｚ22｝とが一致するように、ゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdおよびフィッティングパラメータＧ1，Ｖp，ＶBを最小二乗法により決定する。
出力部１０３は、演算部１０２が算出したゲート抵抗Ｒg、ソース抵抗Ｒs、ドレイン抵抗ＲdおよびフィッティングパラメータＧ1，Ｖp，ＶBを表示する。
【００７０】
こうして、本実施の形態では、ＭＥＳＦＥＴに関して第１の実施の形態と同様の効果を得ることができる。
なお、式［２０］を式［１０］−式［１３］へ代入した式の代わりに以下の３式を用いてもよい。
【００７１】
【数２７】
2014022423.tif 000029
【００７２】
【数２８】
2014022423.tif 000030
【００７３】
【数２９】
2014022423.tif 000031
【００７４】
式［２３］−式［２５］は、式［２０］を式［１０］−式［１３］へ代入した式に相当するものであるが、Ｇ1の代わりにフィッティングパラメータＧを用いている。Ｇ1は本来、デバイス固有の定数であるが、様々な誤差要因があるため、フィッティングの結果得られたパラメータＧ1はデバイス固有の定数とは完全には一致しない。そこで、誤差分を含むフィッティングパラメータとしてＧを用いている。
【００７５】
第１、第２の実施の形態で説明した寄生抵抗抽出装置のうち少なくともインピーダンス行列変換部１０１と演算部１０２とは、ＣＰＵ、記憶装置及びインタフェースを備えたコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。ＣＰＵは、記憶装置に格納されたプログラムに従って第１、第２の実施の形態で説明した処理を実行する。
【産業上の利用可能性】
【００７６】
本発明は、電界効果トランジスタのデバイスパラメータを求める技術に適用することができる。
【符号の説明】
【００７７】
１…ゲート端子、２…ドレイン端子、３…ソース端子、１５…真性領域、１００…Ｓパラメータ測定部，１０１…インピーダンス行列変換部、１０２…演算部、１０３…出力部、Ｖgs…ゲートソース間電圧、Ｖds…ドレインソース間電圧、Ｒg…ゲート抵抗、Ｒs…ソース抵抗、Ｒd…ドレイン抵抗、Ｒc，Ｒc1，Ｒc2…チャネル抵抗、Ｒdy…ゲートショットキー接合の微分抵抗、Ｌg…ゲートインダクタンス、Ｌs…ソースインダクタンス、Ｌd…ドレインインダクタンス、Ｃgs，Ｃb…ゲート容量、Ｃgd…ゲートドレイン間容量、Ｃds…ドレインソース間容量。
【図１】
2014022423.tif 000040
【図２】
2014022423.tif 000041
【図３】
2014022423.tif 000042
【図４】
2014022423.tif 000043
【図５】
2014022423.tif 000044
【図６】
2014022423.tif 000045
【図７】
2014022423.tif 000046