(57)【要約】【課題】薄膜キャパシタ等の積層構造体において、その電極材料として低融点の導電材料を用いると共に、誘電体層の特性を向上させる。【解決手段】本発明に係る製造方法は、積層構造体を製造する方法であり、工程（ａ）、工程（ｂ）、工程（ｃ）、及び工程（ｄ）を有している。工程（ａ）では、第２電極層１２の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、誘電体層２となる成膜層を形成する。工程（ｂ）は、工程（ａ）の後に実行される。工程（ｂ）では、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層２を形成する。工程（ｃ）は、工程（ｂ）より後に実行される。工程（ｃ）では、誘電体層２上に第１電極層１１を形成する。工程（ｄ）は、工程（ｂ）より後に実行される。工程（ｄ）では、基材を下地層３として用いて、該下地層３上に第２電極層１２を形成する。【選択図】図１
2014179357.tif 000002
【特許請求の範囲】
【請求項１】
第１電極層と、第１電極層に対向して配置された第２電極層と、第１電極層と第２電極層との間に介在した誘電体層と、第２電極層の下地であって該第２電極層と誘電体層との間に介在した下地層とを備える積層構造体を製造する方法であって、
（ａ）前記第２電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、前記誘電体層となる成膜層を形成する工程と、
（ｂ）工程（ａ）の後、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する工程と、
（ｃ）工程（ｂ）の後、誘電体層上に前記第１電極層を形成する工程と、
（ｄ）工程（ｂ）の後、基材を前記下地層として用いて、該下地層上に前記第２電極層を形成する工程と
を有する、積層構造体の製造方法。
【請求項２】
工程（ｄ）は、
（ｄ１）工程（ｂ）の後、基材に対して加工を施して該基材の厚さを小さくすることにより、下地層を形成する工程と、
（ｄ２）工程（ｄ１）の後、下地層上に第２電極層を形成する工程と
を含む、請求項１に記載の積層構造体の製造方法。
【請求項３】
工程（ａ）にて用いる基材は、ニッケルを主成分として含む導電材料から構成され、
工程（ｄ１）では、下地層の厚さが０．２μｍ以上１８μｍ以下の寸法となる様に、基材に対して加工を施し、
工程（ｄ２）では、銅を主成分として含む導電材料を用いて、第２電極層を、その厚さが５μｍ以上２５μｍ以下の寸法となる様に形成する、
請求項２に記載の積層構造体の製造方法。
【請求項４】
工程（ｄ１）では、下地層の厚さが、工程（ｄ２）にて形成する第２電極層の厚さ以下の寸法となる様に、基材に対して加工を施す、請求項３に記載の積層構造体の製造方法。
【請求項５】
工程（ａ）では、成膜層の形成に、チタン酸バリウムを主成分として含む誘電体材料を用い、
工程（ｂ）では、熱処理温度を６００℃以上１２００℃以下の温度に設定する、請求項１乃至請求項４の何れかに記載の積層構造体の製造方法。
【請求項６】
第１電極層と、第１電極層に対向して配置された第２電極層と、第１電極層と第２電極層との間に介在した誘電体層と、第２電極層の下地であって該第２電極層と誘電体層との間に介在した下地層とを備える積層構造体を製造する方法であって、
（ｅ）前記第２電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、前記誘電体層となる成膜層を形成する工程と、
（ｆ）工程（ｅ）の後、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する工程と、
（ｇ）工程（ｆ）の後、誘電体層上に前記第１電極層を形成する工程と、
（ｈ）工程（ｆ）の後、基材を除去することにより、誘電体層の表面を露出させる工程と、
（ｉ）工程（ｈ）にて露出させた誘電体層の表面上に、誘電体材料を用いて前記下地層を形成する工程と、
（ｊ）工程（ｉ）の後、下地層上に前記第２電極層を形成する工程と
を有する、積層構造体の製造方法。
【請求項７】
第１電極層と、
第１電極層に対向して配置された第２電極層と、
第１電極層と第２電極層との間に介在した誘電体層と、
第２電極層の下地であって該第２電極層と誘電体層との間に介在した下地層と
を備える、積層構造体。
【請求項８】
下地層は、導電材料から構成されており、該導電材料の融点が、第２電極層を構成する導電材料の融点より高い、請求項７に記載の積層構造体。
【請求項９】
下地層は、ニッケルを主成分として含む導電材料から構成されており、該下地層の厚さは、０．２μｍ以上１８μｍ以下の寸法であり、
第２電極層は、銅を主成分として含む導電材料から構成されており、該第２電極層の厚さは、５μｍ以上２５μｍ以下の寸法である、
請求項８に記載の積層構造体。
【請求項１０】
下地層の厚さは、第２電極層の厚さ以下である、請求項９に記載の積層構造体。
【請求項１１】
下地層は、誘電体材料から構成されている、請求項７に記載の積層構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ回路を有した回路基板や薄膜キャパシタ等の積層構造体、及びその製造方法に関する。
【背景技術】
【０００２】
本願に関連する技術として、絶縁基板内に薄膜キャパシタを埋め込む技術が存在する（例えば、特許文献１参照）。この技術により作製された基板は、コンデンサ内蔵基板と呼ばれ、薄膜キャパシタの高密度化が可能である。薄膜キャパシタは、電極箔と、該電極箔上に形成された誘電体層と、該誘電体層上に形成された電極層とから構成されており、シート状である。電極箔や電極層を構成する材料には、融点が高く且つ酸化し難いニッケル(Ni)や白金(Pt)等の導電材料が用いられる。
【０００３】
薄膜キャパシタの製造過程において、誘電体層は次の様に作製される。先ず、誘電体層となる成膜層を電極箔上に形成し、その後、該成膜層に対して熱処理を施す。これにより、誘電体層の結晶性が高まり、その結果、該誘電体層において高い誘電特性が得られることになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１０３９６７号公報
【特許文献２】特開２００９−２６０３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
コンデンサ内蔵基板に回路を構築する場合、薄膜キャパシタに対して配線が施される。配線を構成する導電材料には、電気抵抗が小さく且つ廉価である銅(Cu)が用いられる。そして、薄膜キャパシタの電極箔や電極層を構成する導電材料にも銅(Cu)を用いることが望まれている。しかしながら、銅(Cu)は、ニッケル(Ni)等の導電材料に比べて、融点が低く且つ酸化し易い。このため、電極箔として銅箔を用いた場合、成膜層に対する熱処理温度を高めることが出来なくなる。熱処理温度が低いと、誘電体層において高い誘電特性を得ることが困難になる。
【０００６】
薄膜キャパシタの製造方法として、次の様な技術が提案されている（例えば、特許文献２参照）。先ず、金属箔上に成膜層を形成し、その後、該成膜層に対して熱処理を施すことにより誘電体層を形成する。次に、誘電体層上に第１電極層を形成する。その後、金属箔を全て除去することにより、誘電体層の表面を露出させる。次に、露出させた誘電体層の表面上に第２電極層を形成する。この技術によれば、金属箔を構成する材料として高融点の導電材料を用いることにより、成膜層に対する熱処理温度を高めることが可能となる。又、第１電極層及び第２電極層は、熱処理の実行後に形成されるので、第１電極層及び第２電極層を構成する導電材料として銅(Cu)を用いることが可能となる。その一方で、この技術では、金属箔の除去に伴って誘電体層が損傷し、それが原因となって誘電体層の特性が低下する虞がある。
【０００７】
そこで本発明の目的は、薄膜キャパシタ等の積層構造体において、その電極材料として低融点の導電材料を用いると共に、誘電体層の特性を向上させることである。
【課題を解決するための手段】
【０００８】
本発明に係る製造方法は、積層構造体を製造する方法であり、工程（ａ）、工程（ｂ）、工程（ｃ）、及び工程（ｄ）を有している。製造される積層構造体は、第１電極層と、第１電極層に対向して配置された第２電極層と、第１電極層と第２電極層との間に介在した誘電体層と、第２電極層の下地であって該第２電極層と誘電体層との間に介在した下地層とを備えている。工程（ａ）では、第２電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、誘電体層となる成膜層を形成する。工程（ｂ）は、工程（ａ）の後に実行される。工程（ｂ）では、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する。工程（ｃ）は、工程（ｂ）より後に実行される。工程（ｃ）では、誘電体層上に第１電極層を形成する。工程（ｄ）は、工程（ｂ）より後に実行される。工程（ｄ）では、基材を下地層として用いて、該下地層上に第２電極層を形成する。
【０００９】
上記製造方法の具体的態様において、工程（ｄ）は、工程（ｄ１）及び工程（ｄ２）を含んでいる。工程（ｄ１）は、工程（ｂ）より後に実行される。工程（ｄ１）では、基材に対して加工を施して該基材の厚さを小さくすることにより、下地層を形成する。工程（ｄ２）は、工程（ｄ１）の後に実行される。工程（ｄ２）では、下地層上に第２電極層を形成する。
【００１０】
より具体的な態様において、工程（ａ）にて用いる基材は、ニッケルを主成分として含む導電材料から構成されている。そして、工程（ｄ１）では、下地層の厚さが０．２μｍ以上１８μｍ以下の寸法となる様に、基材に対して加工を施す。又、工程（ｄ２）では、銅を主成分として含む導電材料を用いて、第２電極層を、その厚さが５μｍ以上２５μｍ以下の寸法となる様に形成する。更に具体的な態様において、工程（ｄ１）では、下地層の厚さが、工程（ｄ２）にて形成する第２電極層の厚さ以下の寸法となる様に、基材に対して加工を施す。
【００１１】
上記製造方法の他の具体的態様において、工程（ａ）では、成膜層の形成に、チタン酸バリウムを主成分として含む誘電体材料を用いる。そして、工程（ｂ）では、熱処理温度を６００℃以上１２００℃以下の温度に設定する。
【００１２】
本発明に係る他の製造方法は、積層構造体を製造する方法であり、工程（ｅ）、工程（ｆ）、工程（ｇ）、工程（ｈ）、工程（ｉ）、及び工程（ｊ）を有している。製造される積層構造体は、第１電極層と、第１電極層に対向して配置された第２電極層と、第１電極層と第２電極層との間に介在した誘電体層と、第２電極層の下地であって該第２電極層と誘電体層との間に介在した下地層とを備えている。工程（ｅ）では、第２電極層の形成に用いる導電材料の融点より高い融点を有する導電材料から構成された基材上に、誘電体層となる成膜層を形成する。工程（ｆ）は、工程（ｅ）の後に実行される。工程（ｆ）では、成膜層に対して熱処理を施すことにより、該成膜層から誘電体層を形成する。工程（ｇ）は、工程（ｆ）より後に実行される。工程（ｇ）では、誘電体層上に第１電極層を形成する。工程（ｈ）は、工程（ｆ）より後に実行される。工程（ｈ）では、基材を除去することにより、誘電体層の表面を露出させる。工程（ｉ）では、工程（ｈ）にて露出させた誘電体層の表面上に、誘電体材料を用いて下地層を形成する。工程（ｊ）は、工程（ｉ）の後に実行される。工程（ｊ）では、下地層上に第２電極層を形成する。
【００１３】
本発明に係る積層構造体は、第１電極層と、第１電極層に対向して配置された第２電極層と、第１電極層と第２電極層との間に介在した誘電体層と、第２電極層の下地であって該第２電極層と誘電体層との間に介在した下地層とを備えている。
【００１４】
上記積層構造体の具体的構成において、下地層は、導電材料から構成されており、該導電材料の融点が、第２電極層を構成する導電材料の融点より高い。より具体的な構成において、下地層は、ニッケルを主成分として含む導電材料から構成されており、該下地層の厚さは、０．２μｍ以上１８μｍ以下の寸法である。又、第２電極層は、銅を主成分として含む導電材料から構成されており、該第２電極層の厚さは、５μｍ以上２５μｍ以下の寸法である。更に具体的な構成において、下地層の厚さは、第２電極層の厚さ以下である。
【００１５】
上記積層構造体の他の具体的構成において、下地層は、誘電体材料から構成されている。
【発明の効果】
【００１６】
本発明に係る積層構造体及びその製造方法によれば、電極材料として低融点の導電材料を用いると共に、誘電体層の特性を向上させることが出来る。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る薄膜キャパシタを示した断面図である。
【図２】第１実施形態に係る薄膜キャパシタの製造方法にて実行される成膜工程の説明に用いられる断面図である。
【図３】該製造方法にて実行される熱処理工程の説明に用いられる断面図である。
【図４】該製造方法にて実行される第１電極層形成工程の説明に用いられる断面図である。
【図５】該製造方法にて実行される下地層形成工程の説明に用いられる断面図である。
【図６】第１実験に用いたサンプルを示す断面図である。
【図７】第１実験でのリーク電流の測定結果を示した図である。
【図８】第２実験でのサンプル作製にて実行するエッチング工程の説明に用いられる断面図である。
【図９】オーバーエッチングが生じたサンプルの説明に用いられる断面図である。
【図１０】第３実験に用いたサンプルを示す断面図である。
【図１１】下地層の露出が生じたサンプルの説明に用いられる断面図である。
【図１２】第４実験に用いたサンプルを示す断面図である。
【図１３】第５実験に用いたサンプルについて、その反りの説明に用いられる断面図である。
【図１４】本発明の第２実施形態に係る薄膜キャパシタを示した断面図である。
【図１５】第２実施形態に係る薄膜キャパシタの製造方法にて実行される除去工程の説明に用いられる断面図である。
【図１６】該製造方法にて実行される下地層形成工程の説明に用いられる断面図である。
【発明を実施するための形態】
【００１８】
図１は、本発明の第１実施形態に係る薄膜キャパシタを示した断面図である。図１に示す様に、薄膜キャパシタは、第１電極層１１、第２電極層１２、誘電体層２、及び下地層３を備えている。
【００１９】
第１電極層１１及び第２電極層１２は、互いに対向して配置されている。第１電極層１１及び第２電極層１２はそれぞれ、銅(Cu)を主成分として含む導電材料から構成されている。尚、第１電極層１１及び第２電極層１２を構成する導電材料にはそれぞれ、銅(Cu)に代えて或いは銅(Cu)に加えて、アルミニウム(Al)、マグネシウム(Mg)、亜鉛(Zn)等、薄膜キャパシタの電極材料として好ましい他の物質が含まれていてもよい。又、第１電極層１１及び第２電極層１２を構成する導電材料には、同種の材料が用いられてもよいし、異種の材料が用いられてもよい。
【００２０】
誘電体層２は、第１電極層１１と第２電極層１２との間に介在している。誘電体層２は、チタン酸バリウム(BaTiO3)を主成分として含む誘電体材料から構成されている。尚、誘電体層２を構成する誘電体材料には、チタン酸バリウム(BaTiO3)に代えて或いはチタン酸バリウム(BaTiO3)に加えて、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等、他の物質が含まれていてもよい。又、誘電体材料には、誘電体層２の特性（誘電特性、絶縁特性、強度等）を向上させるべく、種々の添加物が含まれていてもよい。
【００２１】
下地層３は、第２電極層１２の下地であって該第２電極層１２と誘電体層２との間に介在している。下地層３は、ニッケル(Ni)を主成分として含む導電材料から構成されており、該導電材料の融点は、第２電極層１２を構成する導電材料（本実施形態では、銅(Cu)を主成分として含む導電材料）の融点より高い。尚、下地層３を構成する導電材料には、ニッケル(Ni)に代えて或いはニッケル(Ni)に加えて、白金(Pt)等、第２電極層１２を構成する導電材料の融点より高い融点を有する他の物質が含まれていてもよい。
【００２２】
下地層３の厚さＴ１は、０．２μｍ以上１８μｍ以下の寸法に設定されている。又、第２電極層１２の厚さＴ２は、５μｍ以上２５μｍ以下の寸法に設定されている。好ましくは、下地層３の厚さＴ１は、第２電極層１２の厚さＴ２以下の寸法に設定される。
【００２３】
次に、第１実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、熱処理工程、第１電極層形成工程、下地層形成工程、及び第２電極層形成工程が順に実行される。
【００２４】
図２は、成膜工程の説明に用いられる断面図である。図２に示す様に、成膜工程では先ず、ニッケル(Ni)を主成分として含む導電材料から構成された基材３０を用意する。具体的には、基材３０は、第２電極層１２の形成に用いる導電材料（本実施形態では、銅(Cu)を主成分として含む導電材料）の融点より高い融点を有する導電材料から構成されたものである。基材３０には、例えば金属箔を採用することが出来る。尚、基材３０を構成する導電材料には、ニッケル(Ni)に代えて或いはニッケル(Ni)に加えて、白金(Pt)等、第２電極層１２の形成に用いる導電材料の融点より高い融点を有する他の物質を含ませてもよい。
【００２５】
成膜工程では次に、チタン酸バリウム(BaTiO3)を主成分として含む誘電体材料を用いて、基材３０上に、誘電体層２となる成膜層２０を形成する。尚、成膜層２０の形成に用いる誘電体材料には、チタン酸バリウム(BaTiO3)に代えて或いはチタン酸バリウム(BaTiO3)に加えて、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等、他の物質を含ませてもよいし、更に種々の添加物を含ませてもよい。
【００２６】
成膜層２０の形成には、ゾル‐ゲル法、ＭＯＣＶＤ(Metal  Organic  Chemical  Vapor  Deposition)法、スパッタリング法、蒸着法、粉末噴射コーティング法等の成膜法を用いる。尚、粉末噴射コーティング法は、気体の流れを利用して、粉末をターゲット（基材３０）の表面に噴き付け、これにより該ターゲットの表面上に粉末を堆積させて薄膜を形成する方法である。粉末噴射コーティング法には、ＰＪＤ(Powder  Jet  Deposition)法やＡＤ(Aerosol  Deposition)法等の手法が存在する。
【００２７】
図３は、熱処理工程の説明に用いられる断面図である。図３に示す様に、熱処理工程では、成膜層２０に対して熱処理を施すことにより、該成膜層２０から誘電体層２を形成する。このとき、熱処理温度を６００℃以上１２００℃以下の温度に設定する。尚、誘電体層２の結晶性を高めるためには、熱処理温度を８００℃以上の温度に設定することが好ましい。
【００２８】
図４は、第１電極層形成工程の説明に用いられる断面図である。図４に示す様に、第１電極層形成工程では、銅(Cu)を主成分として含む導電材料を用いて、誘電体層２上に第１電極層１１を形成する。尚、第１電極層１１の形成に用いる導電材料には、銅(Cu)に代えて或いは銅(Cu)に加えて、アルミニウム(Al)、マグネシウム(Mg)、亜鉛(Zn)等、薄膜キャパシタの電極材料として好ましい他の物質を含ませてもよい。
【００２９】
第１電極層１１の形成には、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法を用いる。尚、第１電極層１１を電解メッキ法で形成する場合、第１電極層１１の形成前に、スパッタリング法や蒸着法等の手法により電解メッキ用の下地を形成する。
【００３０】
図５は、下地層形成工程の説明に用いられる断面図である。図５に示す様に、下地層形成工程では、基材３０に対して加工を施して該基材３０の厚さＴ３（図４参照）を小さくすることにより、基材３０から下地層３を形成する。具体的には、下地層３の厚さＴ１が０．２μｍ以上１８μｍ以下の寸法となる様に、基材３０に対して加工を施す。好ましくは、下地層３の厚さＴ１が、第２電極層形成工程にて形成する第２電極層１２の厚さＴ２（図１参照）以下の寸法となる様に、又、後述する様に下地層３を電解メッキ用の下地や誘電体層２の保護膜として利用するために必要な寸法となる様に、基材３０に対して加工を施す。
【００３１】
基材３０の加工には、研磨等の機械的手法、ウェットエッチング等の化学的手法、又はイオンミリング等の物理的手法を用いる。尚、基材３０の加工に伴う第１電極層１１の劣化を防止するべく、第１電極層１１に対してマスキング処理を施すことが好ましい。その一方で、例えばウェットエッチングを用いる場合、基材３０を選択的に除去することが可能なエッチング液を用いることにより、第１電極層１１に対するマスキング処理が不要となる。
【００３２】
第２電極層形成工程では、図１に示す様に、銅(Cu)を主成分として含む導電材料を用いて、下地層３上に第２電極層１２を形成する。具体的には、第２電極層１２を、その厚さＴ２が５μｍ以上２５μｍ以下の寸法となる様に形成する。尚、第２電極層１２の形成に用いる導電材料には、銅(Cu)に代えて或いは銅(Cu)に加えて、アルミニウム(Al)、マグネシウム(Mg)、亜鉛(Zn)等、薄膜キャパシタの電極材料として好ましい他の物質を含ませてもよい。
【００３３】
第２電極層１２の形成には、スパッタリング法、蒸着法、メッキ法、スクリーン印刷法等の手法を用いる。尚、第２電極層１２を電解メッキ法で形成する場合、下地層３を、電解メッキ用の下地として利用することが出来る。従って、電解メッキ用の新たな下地を形成する必要がなく、その結果、薄膜キャパシタの製造過程が簡略化されることになる。
【００３４】
本実施形態の製造方法において、基材３０を構成する導電材料として高融点の導電材料（本実施形態では、ニッケル(Ni)を主成分として含む導電材料）が用いられている。従って、熱処理工程において、成膜層２０に対する熱処理温度を高めることが出来る。これにより、誘電体層２の結晶性が高まり、その結果、該誘電体層２において高い誘電特性が得られることになる。又、第１電極層１１及び第２電極層１２は、熱処理の実行後に形成されるので、第１電極層１１及び第２電極層１２を、低融点の導電材料（本実施形態では、銅(Cu)を主成分として含む導電材料）を用いて形成することが出来る。
【００３５】
又、本実施形態の製造方法によれば、下地層形成工程にて基材３０を全て除去したとすれば露出することとなる誘電体層２の表面２ａ（図４参照）が、下地層３によって覆われたままとなる。このため、基材３０の加工に用いられる研磨液やエッチング液が誘電体層２に接触し難く、又、第２電極層１２の形成に用いるメッキ液等の処理液が誘電体層２に接触し難い。従って、誘電体層２の表面２ａには摩耗が生じ難い。即ち、下地層３は、誘電体層２を保護する保護膜として機能することになる。よって、誘電体層２において、基材３０の加工や第２電極層１２の形成が原因となる特性の低下が生じに難くなる。後述する実験結果から、特に下地層３の厚さＴ１を０．２μｍ以上の寸法に設定することにより、誘電体層２において特性の低下が殆ど生じなくなる。
【００３６】
本実施形態の薄膜キャパシタの使用例として、第１電極層１１及び／又は第２電極層１２に電極パターンを形成することが挙げられる。第２電極層１２に電極パターンを形成する場合、第２電極層１２に対してエッチング処理を施す。これに加えて、下地層３にもエッチング処理を施す必要がある。下地層３のエッチング処理は、この処理が原因となって第２電極層１２に対して悪影響が及ぶことがない様に、短時間で実行されることが好ましい。ここで、悪影響の一例として、第２電極層１２がエッチング液によって浸食されること（オーバーエッチング）が挙げられる。そこで、下地層３の厚さＴ１を小さくすることより、下地層３のエッチング処理に要する時間が短くなる。後述する実験結果から、特に下地層３の厚さＴ１を１８μｍ以下の寸法に設定することにより、第２電極層１２に対して悪影響が殆ど及ばなくなる。
【００３７】
コンデンサ内蔵基板において薄膜キャパシタに対して配線を施す場合、配線用のビアを絶縁基板に形成する必要がある。特に、第２電極層１２に通じる配線を形成する場合、該配線用のビアは、これが第２電極層１２を貫通して下地層３の一部を露出させることがない様に形成されることが好ましい。後述する実験結果から、特に第２電極層１２の厚さＴ２を５μｍ以上の寸法に設定することにより、通常の加工精度であっても下地層３の露出を防止することが出来る。
【００３８】
又、薄膜キャパシタにおいて、下地層３と第２電極層１２との密着強度は第２電極層１２の厚さＴ２に依存する。具体的には、厚さＴ２が小さい程、下地層３と第２電極層１２との界面での剥離が生じ難くなる。後述する実験結果から、特に第２電極層１２の厚さＴ２を２５μｍ以下の寸法に設定することにより、下地層３と第２電極層１２との界面において剥離が生じ難くなる。
【００３９】
薄膜キャパシタの製造過程において熱処理工程を実行することにより、基材３０には、成膜層２０の形成面が凹面状に湾曲した反りが発生することになる。その一方で、第２電極層１２を形成することにより、第２電極層１２には、その厚みに応じた引っ張り応力が発生し、その結果、下地層３（基材３０）の反りが緩和されることになる。後述する実験結果から、特に下地層３の厚さＴ１を第２電極層１２の厚さＴ２以下の寸法に設定することにより、薄膜キャパシタの反り量を小さくすることが出来る。
【００４０】
本願発明者は、本実施形態の薄膜キャパシタについて、下地層３の厚さＴ１及び第２電極層１２の厚さＴ２を最適化するための５つの実験を行った。第１実験では、厚さＴ１とリーク電流との関係を評価した。第２実験では、厚さＴ１とオーバーエッチングとの関係を評価した。第３実験では、厚さＴ２とビア形成状態との関係を評価した。第４実験では、厚さＴ２と密着強度との関係を評価した。第５実験では、厚さＴ１，Ｔ２と反りとの関係を評価した。尚、これらの実験では、下地層３を構成する導電材料としてニッケル(Ni)を用い、第２電極層１２を構成する導電材料として銅(Cu)を用いた。その他、誘電体層２を構成する誘電体材料にはチタン酸バリウム(BaTiO3)を用い、第１電極層１１を構成する導電材料には銅(Cu)を用いた。
【００４１】
図６は、第１実験に用いたサンプルを示す断面図である。サンプルの作製では、成膜工程の実行後、熱処理工程において１０００℃の熱処理温度で誘電体層２を形成した。次に、第１電極層１１を形成する前に下地層形成工程を実行した。下地層形成工程では、塩化鉄を含むエッチング液を用いて下地層３を形成した。その後、下地層３上に第２電極層１２を形成した。最後に、誘電体層２上に、マスクスパッタリング法を用いて第１電極層１１を形成し、これにより図６に示されるサンプルを完成させた。ここで、第１電極層１１について、厚さを１μｍとし、寸法を５ｍｍ×５ｍｍとした。そして、第１実験では、下地層３の厚さＴ１が様々な寸法に設定されたサンプルを用意した。
【００４２】
第１実験では、各サンプルの電極（第１電極層１１及び第２電極層１２）間に１０Ｖの電圧を印加し、このときサンプルに流れるリーク電流を測定した。図７は、測定結果をグラフで示した図である。測定結果から次のことがわかる。下地層３の厚さＴ１を０．０５μｍから０．２μｍまで大きくすることにより、リーク電流が、１×１０−９Ａ以下の値まで顕著に減少する。そして、厚さＴ１が０．２μｍより大きい場合、リーク電流は、１×１０−９Ａと１×１０−１０Ａとの間の値となる。この結果から、下地層３の厚さＴ１について、好ましい寸法は０．２μｍ以上であることがわかった。
【００４３】
図８（ａ）及び図８（ｂ）は、第２実験でのサンプル作製にて実行するエッチング工程の説明に用いられる断面図である。第２実験では、成膜工程、熱処理工程、下地層形成工程、及び第２電極層形成工程をこの順に実行した後、エッチング工程を実行した。エッチング工程では先ず、図８（ａ）に示す様に、第２電極層１２上の２箇所にレジスト膜４１を形成し、これにより第２電極層１２に対してマスキング処理を施した。次に、図８（ｂ）に示す様に、第２電極層１２に対してレジスト膜４１側からエッチング処理を施し、更に下地層３に対してレジスト膜４１側からエッチング処理を施した。エッチング処理には、塩化鉄を含むエッチング液を用いた。そして、第２実験では、第２電極層１２の厚さＴ２を５μｍ以上６μｍ以下の寸法に設定した。又、下地層３の厚さＴ１が様々な寸法に設定されたサンプルを、５０個ずつ用意した。
【００４４】
ここで、下地層３の厚さＴ１が大き過ぎると、該下地層３のエッチング処理に要する時間が長くなり、その結果、図９に示す様に、第２電極層１２がエッチング液によって浸食されることになる（オーバーエッチング）。そこで、各サンプルについて、断面観察によってオーバーエッチングの有無を確認し、オーバーエッチングが生じた不良品の数をカウントした。その結果、下地層３の厚さＴ１が１８μｍ以下の寸法に設定されたサンプルについては、不良品が生じなかった。一方、厚さＴ１が１９μｍ以上２０μｍ以下の寸法に設定されたサンプルでは、２個の不良品が生じた。厚さＴ１が２１μｍ以上２５μｍ以下の寸法に設定されたサンプルでは、１０個の不良品が生じた。又、厚さＴ１が２６μｍ以上３０μｍ以下の寸法に設定されたサンプルでは、１３個の不良品が生じた。この結果から、下地層３の厚さＴ１について、好ましい寸法は１８μｍ以下であることがわかった。
【００４５】
図１０は、第３実験に用いたサンプルを示す断面図である。サンプルの作製では、基材３０上に第２電極層１２を形成し、その後、基材３０に対して下地層形成工程を実行することにより下地層３を形成した。次に、第２電極層１２上に樹脂層４２を形成し、その後、樹脂層４２上に銅箔４３を貼り付けた。最後に、第２電極層１２に通じる配線を形成することを想定して、該配線用のビア４４を形成した。具体的には、銅箔４３に対してエッチング処理を施した後、樹脂層４２に対してレーザ加工を施した。これにより、図１０に示されるサンプルを完成させた。そして、第３実験では、第２電極層１２の厚さＴ２が様々な寸法に設定されたサンプルを、５０個ずつ用意した。
【００４６】
ここで、第２電極層１２の厚さＴ２が小さ過ぎると、図１１に示す様に、ビア４４が第２電極層１２を貫通し、その結果、下地層３の一部が露出することになる。そこで、各サンプルについて、顕微鏡観察によって下地層３の露出の有無を確認し、下地層３の露出が生じた不良品の数をカウントした。その結果、第２電極層１２の厚さＴ２が５μｍ以上の寸法に設定されたサンプルについては、不良品が生じなかった。一方、厚さＴ２が４μｍ以上５μｍ未満の寸法に設定されたサンプルでは、３個の不良品が生じた。厚さＴ２が３μｍ以上４μｍ未満の寸法に設定されたサンプルでは、１２個の不良品が生じた。又、厚さＴ２が２μｍ以上３μｍ未満の寸法に設定されたサンプルでは、１７個の不良品が生じた。この結果から、第２電極層１２の厚さＴ２について、好ましい寸法は５μｍ以上であることがわかった。
【００４７】
図１２は、第４実験に用いたサンプルを示す断面図である。サンプルの作製では、基材３０上に誘電体層２を形成した後、基材３０に対して下地層形成工程を実行することにより下地層３を形成した。次に、下地層３上に第２電極層１２を形成した。最後に、第２電極層１２及び下地層３に対してエッチング処理を施すことにより、これらの形状を、寸法が５ｍｍ×５ｍｍの正方形にした。これにより、図１２に示されるサンプルを完成させた。ここで、下地層３について、その厚さＴ１を１０μｍとした。そして、第４実験では、第２電極層１２の厚さＴ２が様々な寸法に設定されたサンプルを、２５個ずつ用意した。
【００４８】
第４実験では、各サンプルについて、第２電極層１２に対して粘着テープを貼り付けた後、該粘着テープを剥ぎ取った。そして、第２電極層１２の全部又は一部が下地層３から剥離した不良品の数をカウントした。その結果、第２電極層１２の厚さＴ２が２５μｍ以下の寸法に設定されたサンプルについては、不良品が生じなかった。一方、厚さＴ２が２８μｍの寸法に設定されたサンプルでは、２個の不良品が生じた。又、厚さＴ２が３０μｍの寸法に設定されたサンプルでは、７個の不良品が生じた。この結果から、第２電極層１２の厚さＴ２について、好ましい寸法は２５μｍ以下であることがわかった。
【００４９】
図１３は、第５実験に用いたサンプルについて、その反りの説明に用いられる断面図である。図１３に示す様に、薄膜キャパシタには、その製造過程において反りが発生する。そこで、第５実験では、下地層３の厚さＴ１及び第２電極層１２の厚さＴ２がそれぞれ様々な寸法に設定されたサンプルを用意し、各サンプルについて反り量Ｗを測定した。尚、各サンプルの寸法を２０ｍｍ×２０ｍｍとした。
【００５０】
表１は、反り量Ｗの測定結果を示した表である。ここで、寸法が２０ｍｍ×２０ｍｍのサンプルについては、その反り量Ｗは５０μｍ以下であることが好ましい。そして、測定結果から次のことがわかる。下地層３の厚さＴ１が第２電極層１２の厚さＴ２以下の寸法に設定されたサンプルについては、反り量Ｗが５０μｍ以下となる。一方、厚さＴ１が厚さＴ２より大きい寸法に設定されたサンプルについては、反り量Ｗが５０μｍより大きくなる。この結果から、下地層３の厚さＴ１について、好ましい寸法は第２電極層１２の厚さＴ２以下であることがわかった。
【００５１】
【表１】
2014179357.tif 000003
【００５２】
図１４は、本発明の第２実施形態に係る薄膜キャパシタを示した断面図である。図１４に示す様に、薄膜キャパシタは、第１電極層１１、第２電極層１２、誘電体層２、及び下地層２１を備えている。以下、第２実施形態の薄膜キャパシタの構成の内、第１実施形態の薄膜キャパシタの構成と相違している部分、具体的には下地層２１について説明する。尚、第２実施形態の薄膜キャパシタの他の構成については、第１実施形態の薄膜キャパシタと同じであるので説明を省略する。
【００５３】
下地層２１は、第２電極層１２の下地であって該第２電極層１２と誘電体層２との間に介在している。下地層２１は、チタン酸バリウム(BaTiO3)を主成分として含む誘電体材料から構成されている。尚、下地層２１を構成する誘電体材料には、チタン酸バリウム(BaTiO3)に代えて或いはチタン酸バリウム(BaTiO3)に加えて、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等、他の物質が含まれていてもよいし、更に種々の添加物が含まれていてもよい。又、下地層２１を構成する誘電体材料には、誘電体層２を構成する誘電体材料と同種の材料が用いられてもよいし、異種の材料が用いられてもよい。
【００５４】
次に、第２実施形態に係る薄膜キャパシタの製造方法について説明する。該製造方法では、成膜工程、熱処理工程、第１電極層形成工程、除去工程、下地層形成工程、及び第２電極層形成工程が順に実行される。尚、成膜工程、熱処理工程、及び第１電極層形成工程はそれぞれ、第１実施形態の成膜工程、熱処理工程、及び第１電極層形成工程と同じであるので、説明を省略する。
【００５５】
図１５は、除去工程の説明に用いられる断面図である。図１５に示す様に、除去工程では、基材３０を全て除去することにより、誘電体層２の表面２ａを露出させる。基材３０の除去には、研磨等の機械的手法、ウェットエッチング等の化学的手法、又はイオンミリング等の物理的手法を用いる。尚、基材３０の除去に伴う第１電極層１１の劣化を防止するべく、第１電極層１１に対してマスキング処理を施すことが好ましい。その一方で、例えばウェットエッチングを用いる場合、基材３０を選択的に除去することが可能なエッチング液を用いることにより、第１電極層１１に対するマスキング処理が不要となる。
【００５６】
図１６は、下地層形成工程の説明に用いられる断面図である。図１６に示す様に、下地層形成工程では、チタン酸バリウム(BaTiO3)を主成分として含む誘電体材料を用いて、誘電体層２の表面２ａ上に下地層２１を形成する。尚、下地層２１の形成に用いる誘電体材料には、チタン酸バリウム(BaTiO3)に代えて或いはチタン酸バリウム(BaTiO3)に加えて、ニオブ酸リチウム(LiNbO3)、ホウ酸リチウム(Li2B4O7)、チタン酸ジルコン酸鉛(PbZrTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸ジルコン酸ランタン鉛(PbLaZrTiO3)、タンタル酸リチウム(LiTaO3)、酸化亜鉛(ZnO)、酸化タンタル(Ta2O5)等、他の物質を含ませてもよいし、更に種々の添加物を含ませてもよい。
【００５７】
下地層２１の形成には、ゾル‐ゲル法、ＭＯＣＶＤ法、スパッタリング法、蒸着法、粉末噴射コーティング法等の成膜法を用いる。又、誘電体微粒子を含んだ分散溶液を誘電体層２の表面２ａに塗布することにより、該表面２ａ上に塗布膜を形成し、該塗布膜を下地層２１として用いてもよい。
【００５８】
下地層２１の形成後、該下地層２１に対して熱処理を施してもよい。特に分散溶液を用いて下地層２１を形成した場合、該下地層２１に対して熱処理を施すことが好ましい。下地層２１に対する熱処理温度は、第１電極層１１が影響を受け難い温度に設定されることが好ましい。
【００５９】
第２電極層形成工程では、図１４に示す様に、下地層２１上に第２電極層１２を形成する。尚、第２電極層１２の形成に用いる導電材料及び形成手法は、第１実施形態と同じである。
【００６０】
本実施形態の製造方法によれば、第１実施形態の製造方法と同様、誘電体層２において高い誘電特性を得ることが出来る。又、第１電極層１１及び第２電極層１２を、低融点の導電材料を用いて形成することが出来る。
【００６１】
又、本実施形態の製造方法によれば、除去工程にて露出させた誘電体層２の表面２ａが、下地層形成工程にて下地層２１によって覆われる。従って、除去工程の実行により誘電体層２の表面２ａが摩耗した場合でも、摩耗箇所が下地層２１によって修復されることになる。よって、基材３０の除去に伴って生じ得る誘電体層２の特性の低下が、下地層２１の形成によって防止されることになる。
【００６２】
尚、本発明の各部構成は上記実施形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、第１実施形態の薄膜キャパシタは、下地層３の厚さＴ１が第２電極層１２の厚さＴ２より大きい寸法に設定された構成を有していてもよい。又、第１実施形態の製造方法は、下地層形成工程のない形態を有していてもよい。この形態では、第２電極層形成工程において、基材３０をそのまま下地層３として用いて、該下地層３上に第２電極層１２を形成する。
【００６３】
第１実施形態の製造方法において、第１電極層形成工程は、下地層形成工程より後に実行されてもよい。又、第２実施形態の製造方法において、第１電極層形成工程は、除去工程より後に実行されてもよい。製造方法の工程順は、これらに限定されるものではなく、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
【００６４】
上述した薄膜キャパシタ及びその製造方法の各種構成は、コンデンサ回路を有した回路基板等、種々の積層構造体に適用することが出来る。
【符号の説明】
【００６５】
１１  第１電極層
１２  第２電極層
２  誘電体層
２ａ  表面
２０  成膜層
２１  下地層
３  下地層
３０  基材
【図１】
2014179357.tif 000004
【図２】
2014179357.tif 000005
【図３】
2014179357.tif 000006
【図４】
2014179357.tif 000007
【図５】
2014179357.tif 000008
【図６】
2014179357.tif 000009
【図７】
2014179357.tif 000010
【図８】
2014179357.tif 000011
【図９】
2014179357.tif 000012
【図１０】
2014179357.tif 000013
【図１１】
2014179357.tif 000014
【図１２】
2014179357.tif 000015
【図１３】
2014179357.tif 000016
【図１４】
2014179357.tif 000017
【図１５】
2014179357.tif 000018
【図１６】
2014179357.tif 000019