(57)【要約】【課題】静電放電特性を向上させた静電放電保護素子及びその製造方法を提供する。【解決手段】本発明の静電放電保護素子１００は、基板１１０と、基板１１０上に形成されるめっき膜を有する静電放電吸収層１２０と、基板１１０上で静電放電吸収層１２０を介して一定間隙をおいて配設される電極１３０と、基板１１０及び電極１３０を覆う絶縁層とを含む。【選択図】図１
2014044931.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されるめっき膜を有する静電放電吸収層と、
前記基板上で前記静電放電吸収層を介して一定間隙をおいて配設される電極と、
前記基板及び前記電極を覆う絶縁層
とを含む静電放電保護素子。
【請求項２】
前記静電放電吸収層は、複数の金属層から成る複層構造を有する、請求項１に記載の静電放電保護素子。
【請求項３】
前記静電放電吸収層は、エンボス状の表面を有する、請求項１に記載の静電放電保護素子。
【請求項４】
前記静電放電吸収層は、前記基板と前記絶縁層との境界に設けられる、請求項１に記載の静電放電保護素子。
【請求項５】
前記絶縁層は、前記基板上に積層された複数のレジストパターンを有し、
前記電極部は、前記レジストパターンにかけて形成され、
前記静電放電吸収層は、レジストパターン間の境界に設けられる、請求項１に記載の静電放電保護素子。
【請求項６】
前記静電放電吸収層は、
前記基板上に形成される第１の金属層と、
前記第１の金属層を覆う第２の金属層とを含み、
前記第１の金属層は、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうちの少なくともいずれか一つから成り、
前記第２の金属層は、スズ（Ｓｎ）から成る、請求項１に記載の静電放電保護素子。
【請求項７】
前記絶縁層は、感光性レジストパターンを含む、請求項１に記載の静電放電保護素子。
【請求項８】
基板上にめっき工程を施して静電放電吸収層を形成するステップと、
前記基板上で前記静電放電吸収層を介して一定間隙をおいて電極を形成するステップと、
前記基板及び前記電極を覆う絶縁層を形成するステップ
とを含む静電放電保護素子の製造方法。
【請求項９】
前記静電放電吸収層を形成するステップは、
前記基板上に第１の金属層を形成するステップと、
前記第１の金属層を触媒金属層として用いる無電解めっき工程を行うステップとを含む請求項８に記載の静電放電保護素子の製造方法。
【請求項１０】
前記静電放電吸収層を形成するステップは、
スズを、電気を用いて前記基板上にめっきするスズめっき工程を行うステップを含む、請求項８に記載の静電放電保護素子の製造方法。
【請求項１１】
前記静電放電吸収層を形成するステップは、
前記基板上に第１の金属層を形成するステップと、
前記第１の金属層を触媒金属層として用いるスズめっき工程を行うステッフとを含み、
前記スズめっき工程を行うステップは、
スズソース（Ｔｉｎ  ｓｏｕｃｒｅ）としてＳｎＣｌ２、錯化剤としてエチレンジアミン４アセット酸（ＥＤＴＡ）、シートレート（ｃｉｔｒａｔｅ）、還元剤としてＮａＢＨ４、加速剤（ａｃｃｅｌｅｒａｔｏｒ）を含むめっき液を準備するステップと、
前記めっき液を用いて略２０℃〜８０℃の温度範囲で無電解めっき工程を行うステップとを含む請求項８に記載の静電放電保護素子の製造方法。
【請求項１２】
前記静電放電吸収層を形成するステップは、
前記電極を形成するステップの前に、前記基板に対して行われる、請求項８に記載の静電放電保護素子の製造方法。
【請求項１３】
前記電極を形成するステップは、
前記基板上に下部電極を形成するステップと、前記下部電極上に上部電極を形成するステップとを含み、
前記静電放電吸収層を形成するステップは、
前記下部電極を形成するステップの後及び前記上部電極を形成する前に行われる、請求項８に記載の静電放電保護素子の製造方法。
【請求項１４】
前記絶縁層を形成するステップは、
前記基板上に感光性レジスト膜を形成するステップと、
前記感光性レジスト膜をパターン付けするステップとを含む請求項８に記載の静電放電保護素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電放電保護素子及びその製造方法に関し、特に、静電放電特性を向上した静電放電保護素子及びその製造方法に関する。
【背景技術】
【０００２】
静電放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ:ＥＳＤ）から所定の電子部品を保護する静電放電保護素子が広く使われている。一般的な静電放電保護素子は、素子体、該素子体上で一定間隔をおいて配設される電極と、該電極間に充電される機能層（ｆｕｎｔｉｏｎａｌ  ｌａｙｅｒ）とで構成される。該素子体には、アルミナなどを主成分にするセラミックシート、バリスタシート、低温同時焼成セラミック（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃ:ＬＩＣＣ）などが使われる。各電極は、素子体に対してスパッタリング工程などの薄膜工程によって形成される。また、放電層は、金属、絶縁体、エポキシなどの混合材料で形成される。また、機能層は、スパッタリング工程によって形成されるか、または絶縁無機材料に導電性無機材料を混合して形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００９／００１６４９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上記の問題点に鑑みて成されたものであって、静電放電特性を向上させた静電放電保護素子及びその製造方法を提供することに、その主な目的がある。
【０００５】
また、本発明の他の目的は、製造工程の効率を向上させた静電放電保護素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を解決するために、本発明による静電放電保護素子は、基板と、該基板上に形成されるめっき膜を有する静電放電吸収層と、前記基板上で前記静電放電吸収層を介して一定間隙をおいて配設される電極と、前記基板及び前記電極が覆う絶縁層とを含む。
【０００７】
一実施形態によれば、前記静電放電吸収層は、複数の金属層から成る複層構造を有する。
【０００８】
一実施形態によれば、前記静電放電吸収層は、エンボス状（ｅｍｂｏｓｓｅｄ ｓｈａｐｅ）の表面を有する。
【０００９】
一実施形態によれば、前記静電放電吸収層は、前記基板と前記絶縁層との境界に設けられる。
【００１０】
一実施形態によれば、前記絶縁層は、前記基板上に積層された複数のレジストパターンを有し、前記電極部は、前記レジストパターンにかけて形成され、前記静電放電吸収層は、レジストパターンの境界に設けられる。
【００１１】
一実施形態によれば、前記静電放電吸収層は、前記基板上に形成される第１の金属層及び該第１の金属層を覆う第２の金属層を含み、前記第１の金属層は、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）のうちの少なくともいずれか一つから成り、前記第２の金属層は、スズ（Ｓｎ）から成る。
【００１２】
一実施形態によれば、前記絶縁層は、感光性レジストパターンを含む。
【００１３】
また、上記目的を解決するために、本発明の他の実施形態による静電放電保護素子の製造方法は、基板上にめっき工程を施して静電放電吸収層を形成するステップと、前記基板上で前記静電放電吸収層を介して一定間隙をおいて電極を形成するステップと、前記基板及び前記電極が覆う絶縁層を形成するステップとを含む。
【００１４】
一実施形態によれば、前記静電放電吸収層を形成するステップは、前記基板上に第１の金属層を形成するステップと、前記第１の金属層を触媒金属層として用いる無電解めっき工程を行うステップとを含む。
【００１５】
一実施形態によれば、前記静電放電吸収層を形成するステップは、スズ（Ｓｎ）を電気を用いて前記基板上にめっきするスズめっき（ｔｉｎ  ｐｌａｔｉｎｇ）工程を行うステップを含む。
【００１６】
一実施形態によれば、前記静電放電吸収層を形成するステップは、前記基板上に第１の金属層を形成するステップと、前記第１の金属層を触媒金属層として用いるスズめっき工程を行うステップとを含み、前記スズめっき工程を行うステップは、スズソース（Ｔｉｎ  ｓｏｕｒｃｅ）としてＳｎＣｌ２、錯化剤としてエチレンジアミン４アセット酸（ＥＤＴＡ）、シートレート（ｃｉｔｒａｔｅ）、還元剤としてＮａＢＨ４、加速剤（ａｃｃｅｌｅｒａｔｏｒ）を含むめっき液を準備するステップと、前記めっき液を用いて略２０℃〜８０℃の温度範囲で無電解めっき工程を行うステップとを含む。
【００１７】
一実施形態によれば、前記静電放電吸収層を形成するステップは、前記電極を形成するステップの前に、前記基板に対して行われる。
【００１８】
一実施形態によれば、前記電極を形成するステップは、前記基板上に下部電極を形成するステップと、前記下部電極上に上部電極を形成するステップとを含み、前記静電放電吸収層を形成するステップは、前記下部電極を形成するステップの後及び前記上部電極を形成する前に行われる。
【００１９】
一実施形態によれば、前記絶縁層を形成するステップは、前記基板上に感光性レジスト膜を形成するステップと、前記感光性レジスト膜をパターン付けするステップとを含む。
【発明の効果】
【００２０】
本発明によれば、比較的広い領域に対してサージ電流を遮断することができる構造の静電放電吸収層を備えるため、静電放電特性効率を向上させることができる。
【００２１】
また、本発明によれば、電極部を絶縁する絶縁層として感光性レジストを使うので、該感光性レジストを形成する過程において外部電極のパターンを形成することができ、該外部電極を下面電極として設計可能で、保護素子の実装時に必要な実装面積の減少が可能になる。
【００２２】
また、本発明によれば、機能層である静電放電吸収層を、薄膜形成工程ではないめっき工程を用いて形成するので、比較的、製造費用を低下させると共に、めっき工程の条件を変更することによって、電極の間隔を保証することができる。
【００２３】
また、本発明によれば、同時焼成工程時、放電媒体に含まれたソルベントなどが気化して発生された気化物が素体の外部へ排出される過程において、該気化物によって素体に影響を与えるような問題を防止することができる。
【００２４】
また、本発明によれば、電極部を覆う絶縁層を感光性レジストで形成するので、外部電極を下面電極として具現することができ、保護素子のセット製品への適用時に該保護素子の実装面積を減少することができる。
【００２５】
また、本発明によれば、静電放電吸収層が感光性ポリマ系列の類似材料であるレジストパターン間に設けられ、この場合、レジストパターンの接合は、高分子材料の接合力によって接合力が比較的増加するので、静電放電吸収層を基板と絶縁層との間に設ける時生じる信頼性の問題を解消することができる。
【００２６】
また、本発明によれば、絶縁層の中間部分で下部電極と上部電極との境界に設けられ、サージ電流の浸透時、静電放電吸収層が該静電放電吸収層の下層で多様な機能をコイル及び層に浸透される前に遮断することができ、該静電放電吸収層の下層に対する損傷を最小化することができる。
【００２７】
また、本発明によれば、高分子材料の接合力によって比較的接合力の高いレジストパターンの接合面に静電放電吸収層が形成されるので、静電放電吸収層を基板と絶縁層との間に設けられる時生じる接合及び吸湿信頼性の低下を防止することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態による静電放電保護素子を示す図面である。
【図２】本発明の一実施形態による静電放電保護素子の製造方法を示す順序図である。
【図３】本発明の一実施形態による静電放電保護素子の製造過程を説明する図面である。
【図４】同じく、本発明の一実施形態による静電放電保護素子の製造過程を説明する図面である。
【図５】本発明の他の実施形態による静電放電保護素子を示す図面である。
【図６】本発明の他の実施形態による静電放電保護素子の製造方法を示す順序図である。
【図７】本発明の他の実施形態による静電放電保護素子の製造過程を説明する図面である。
【図８】同じく、本発明の他の実施形態による静電放電保護素子の製造過程を説明する図面である。
【図９】同じく、本発明の他の実施形態による静電放電保護素子の製造過程を説明する図面である。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３０】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００３１】
以下、添付図面を参照して、本発明の実施形態による静電放電保護素子及びその製造方法について詳記する。
【００３２】
図１は、本発明の一実施形態による静電放電保護素子を示す図面である。図１に示すように、本発明の一実施形態による静電放電保護素子１００は、基板１１０、静電放電吸収層１２０、電極部１３０及び絶縁層１４０を含む。
【００３３】
前記基板１１０は、所定の絶縁基板である。前記基板１１０には、セラミックシート（ｃｅｒａｍｉｃ  ｓｈｅｅｔ）、バリスタシート（ｂａｒｉｓｔｏｒ  ｓｈｅｅｔ）、液晶高分子（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐｏｌｙｍｅｒ）などが挙げられる。前記静電放電吸収層１２０は、前記電極を１３０間で静電放電（ＥＳＤ）を吸収または遮断する機能層として使われる。前記絶縁層１４０は、前記電極部１３０を覆って保護する。
【００３４】
前記静電放電吸収層１２０は、めっき工程を施して形成される結果物である。詳しくは、前記静電放電吸収層１２０は、前記基板１１０上に形成される第１の金属層１２２と、該第１の金属層１２２をシード層として用いるめっき工程を施して形成される第２の金属層１２４とを含む。これによって、前記静電放電吸収層１２０は、第１の金属層１２２と前記第２の金属層１２４から成る金属複層構造を有する。前記静電放電吸収層１２０に対して無電解めっき工程を施す場合、該静電放電吸収層１２０は、前記基板１１０上で複数の凸部を有するエンボス状の表面を有する。これによって、前記静電放電吸収層１２０は、スパッタリング工程などの薄膜形成工程によって形成されるフラットな表面の薄膜形態を有するのに比べて比較的広い表面積を有する。
【００３５】
前記第１の金属層１２２は、望ましくは、前記第２の金属層１２４の形成のためにダブルオービタルを有して触媒金属の役目が可能な金属で形成される。例えば、前記第１の金属層１２２は、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、銀（Ａｇ）、金（Ａｕ）、コバルト（Ｃｏ）、スズ（Ｓｎ）及びニッケル（Ｎｉ）のうちの少なくともいずれか一つによって形成される。前記第２の金属層１２４は、前記第１の金属層１２２に対して無電解めっき工程を施して形成されるもので、多様な種類の金属によって形成される。例えば、前記第２の金属層１２４は、スズによって設けられる。
【００３６】
前記電極部１３０は、前記静電放電吸収層１３０を介して離間して配設される第１の電極１３３及び第２の電極１３５を含む。前記第１及び第２の電極１３３、１３５は、多様な種類の金属から成る。一例として、前記第１及び第２の電極１３３、１３５は、銅から成る金属パターンであってもよい。
【００３７】
前記絶縁層１４０は、前記基板１１０及び前記電極部１３０を覆って保護する。前記絶縁層１４０は、第１の絶縁層１４２及び前記第１の絶縁層１４２上に積層された第２の絶縁層１４４を含む。前記絶縁層１４０は、感光性レジスト材料から成る。すなわち、前記第１及び第２の絶縁層１４２、１４４は、互いに類似または異なる造成の感光性レジストパターンであってもよい。
【００３８】
前述のように、本発明の一実施形態による静電放電保護素子１００は、第１及び第２の電極１３３、１３５間に設けられ、静電放電（ＥＳＤ）を吸収処理する静電放電吸収層１２０を含む。この静電放電吸収層１２０は、無電解めっき工程を施して形成される結果物である。この場合、前記静電放電吸収層は、前記静電放電吸収層をスパッタリング工程などの薄膜形成工程によって形成されることに比べてエンボス状の表面を有する。前記静電放電吸収層１２０がエンボス状の表面を有する場合、フラットな形状の表面を有する静電放電吸収層に比べて、表面積が比較的広くなり、サージ電流（ｓｕｒｇｅ  ｖｏｌｔａｇｅ）の移動経路を増加させることによって、機能層の抵抗を減少させることができる。これによって、本発明による静電放電保護素子は、比較的広い領域に対してサージ電流を遮断することができるような構造の静電放電吸収層を備えるため、静電放電特性の効率を向上させることができる。
【００３９】
また、本発明の一実施形態による静電放電保護素子１００は、電極部１３０を絶縁する絶縁層として感光性レジストを使う。この場合、前記レジストは、絶縁層の役目をすると共に外部電極（図示せず）の形成パターンを行うことができる。また、前記外部電極を下面電極として設計可能で、前記保護素子１００の実装時、必要実装面積を減少することができる。これによって、本発明による静電放電保護素子は、電極部を絶縁する絶縁層として感光性レジストを使うので、該感光性レジストを形成する過程において外部電極の形成パターンを行うことができ、前記外部電極を下面電極として設計可能で、前記保護素子の実装時に必要な実装面積の減少が可能な構造を有する。
【００４０】
次に、図１を参照して説明した本発明の一実施形態による静電放電保護素子１００の製造過程について詳記する。前述の静電放電保護素子１００に対して重複する説明は省略する。
【００４１】
図２は、本発明の一実施形態による静電放電保護素子の製造方法を示す順序図で、図３及び図４は各々、本発明の一実施形態による静電放電保護素子の製造過程を説明する図面である。
【００４２】
図２及び図３に示すように、基板１１０上に第１の金属層１２２を形成する（Ｓ１１０）。この基板１１０としては、多様な種類の絶縁基板が使われてもよい。例えば、基板１１０には、セラミックシート、バリスタシート、液品高分子などが挙げられる。
【００４３】
前記第１の金属層１２２を形成するステップは、前記基板１１０に対して金属前処理工程を行うステップを含む。前記前処理工程を行うステップは、絶縁性基板の表面にめっき膜を形成する。前記前処理工程としては、パラジウム、ロジウム、銀、金、コバルト、スズ及びニッケルのうちの少なくともいずれか一つの金属を用いる前処理工程が挙げられる。
【００４４】
続いて、前記基板１１０に対してめっき工程を施して静電放電吸収層１２０を形成する（Ｓ１２０）。この静電放電吸収層１２０を形成するステップは、前記基板１１０に対して、前記第１の金属層１２２をシード層にする無電解めっき工程を行うステップを含む。一例として、前記無電解めっき工程は、スズを電気を用いて特定なめっき対象物にめっきするスズめっき工程が挙げられる。前記ティンめっきに用いられるめっき液は、Ｔｉｎ  ｓｏｕｒｃｅとしてＳｎＣｌ２、錯化剤としてエチレンジアミン４アセット酸（ＥＤＴＡ）、シートレート（ｃｉｔｒａｔｅ）、還元剤としてＮａＢＨ４、加速剤（ａｃｃｅｌｅｒａｔｏｒ）、その他添加剤などが挙げられる。ｐＨは略８〜１３に調節される。前記めっき工程は、略２０℃〜８０℃の温度条件で略１時間間行われる。このような無電解めっき工程によって、前記基板１１０上には、第１及び第２の金属層１２２、１２４から成る複層構造を有し、エンボス状の表面を有する静電放電吸収層１２０が形成される。
【００４５】
続いて、前記基板１１０上に第１のレジストパターン１４２を形成する（Ｓ１３０）。前記第１のレジストパターン１４２を形成するステップは、前記静電放電吸収層１２０が形成される前記基板１１０を覆う第１のレジスト膜を形成するステップと、前記静電放電吸収層１２０の一部が露出するように前記第１のレジスト膜をパターン付けするステップとを含む。
【００４６】
続いて、前記基板１１０に対して前記第１のレジストパターン１４２をめっき防止膜にするめっき工程を行う（Ｓ１４０）。このめっき工程には、無電解めっき工程が挙げられる。これによって、前記第１のレジストパターン１４２によって露出した前記基板１１０の領域にめっき膜が形成されることによって、前記基板１１０上で一定間隙をおいて離間される下部電極１３２、１３４が形成される。
【００４７】
続いて、図２及び図４に示すように、前記第１のレジストパターン１４２上に下部電極１３２、１３４を露出させる第２のレジストパターン１４４を形成する（Ｓ１５０）。この第２のレジストパターン１４４を形成するステップは、前記第１のレジストパターン１４２及び前記下部電極１３２、１３４の一部を覆う第２のレジスト膜を形成するステップと、前記下部電極１３２、１３４が露出するように、前記第２のレジスト膜をパターン付けするステップとを含む。
【００４８】
続いて、前記第２のレジストパターン１３４をめっき防止膜にするめっき工程を行う（Ｓ１６０）。このめっき工程には、無電解めっき工程が挙げられる。これによって、前記基板１１０上には、下部電極１３２、１３４上にめっき膜が形成された第１及び第２の電極１３３、１３５から成る電極部１３０が形成される。前記第１及び第２の電極１３３、１３５は、前記静電放電吸収層１２Oを介して互いに一定間隙をおいて離間され、前記第１及び第２のレジストパターン１４２、１４４によってカバされて保護された構造を有する。
【００４９】
前述のように、本発明の一実施形態による静電放電保護素子の製造方法は、めっき工程を施して静電放電吸収層１２０を形成することができる。この場合、前記静電放電吸収層をスパッタリング工程などの薄膜形成工程によって形成することに比べて比較的工程単価が低く、めっき工程条件の変更を通じて前記静電放電吸収層の間隔を調節することによって、電極の電極間隔を補償することができる。これによって、本発明による静電放電保護素子及びその製造方法によれば、機能層である静電放電吸収層を薄膜形成工程ではないめっき工程を用いて形成するので、比較的工程の単価を低めると共に、めっき工程条件を変化することによって電極の間隔を補償することができる。
【００５０】
また、本発明の一実施形態による静電放電保護素子の製造方法によれば、絶縁性材料として感光性レジストを使うので、比較的低い温度のキューア（ｃｕｒｅ）温度を有する。この場合、後続工程としての同時焼成工程の時、放電媒体に含まれたソルベントなどが気化して発生する気化物が素体の外部へ排出される過程で該気化物によって素体に影響を与えるような問題を防止することができる。これに加えて、感光性レジストで絶縁層を形成するので、外部電極を下面電極として具現することができ、セット製品への適用時に実装面積を減少することができる。
【００５１】
次に、本発明の他の実施形態による静電放電保護素子について詳記する。前述した本発明の一実施形態による静電放電保護素子及びその製造方法に対して重複する説明は省略することにする。
【００５２】
図５は、本発明の他の実施形態による静電放電保護素子を示す図面である。図５に示すように、本発明の他の実施形態による静電放電保護素子２００は、基板２１０、静電放電吸収層２２０、電極部２３０及び絶縁層２４０を含む。
【００５３】
前記基板２１０は所定の絶縁基板である。前記静電放電吸収層２２０は、前記電極部２３０の第１及び第２の電極２３３、２３５間で静電放電（ＥＳＤ）を吸収または遮断する機能層である。前記絶縁層２４０は、前記基板２１０を覆う第３のレジストパターン２４２及び前記第３のレジストパターン２４２を覆う第４のレジストパターン２４４から成り、前記電極部２３０をカバーできる。
【００５４】
前記静電放電吸収層２２０は、第３の金属層２２２と、該第３の金属層２２２上に形成されるめっき層である第４の金属層２２４とから成る金属複層構造を有する。前記静電放電吸収層２２０は、無電解めっき工程を施して形成される結果物であって、エンボス状の表面を有する。
【００５５】
前記電極部２３０は、前記基板２１０上で互いに離間して配設される第３の電極２３６及び第４の電極２３８を有する。これらの第３及び第４の電極２３６、２３８の各々は、前記第３及び第４のレジストパターン２４２、２４４にかけて設けられる。詳しくは、前記電極部２３０の各々は、前記基板２１０上で互いに上下に配設された下部電極２３２と上部電極２３４とに区分される。前記下部電極２３２は、前記基板２１０上で互いに離間して配設され、前記第３のレジストパターン２４２によって取り囲まれた第１及び第２の下部電極２３２ａ、２３２ｂを有する。前記上部電極２３４は、前記第１の下部電極２３２ａと共に前記第３の電極２３６を成す第１の上部電極２３４ａ及び前記第２の下部電極２３２ｂ上に配設され、前記第２の下部電極２３２ｂと共に前記第４の電極２３８を成す第２の上部電極２３４ｂを有する。前記第１及び第２の上部電極２３４ａ、２３４ｂは、前記第１の下部電極２３２ａ上で前記第４のレジストパターン２４４によって取り囲まれる。
【００５６】
前記静電放電吸収層２２０は、前記第３のレジストパターン２４２と前記第４のレジストパターン２４４との境界面に設けられる。また、前記静電放電吸収層２２０は、前記下部電極２３２と前記上部電極２３４との境界に設けられる。これによって、前記静電放電吸収層２２０は、前記第３及び第４の電極２３６、２３８間に配設された機能層であってもよい。静電放電（ＥＳＤ）機能をする部品は、通常、フィルタなどの多様な部品に内蔵され、ＥＳＤ電極は多くの機能を行う金属コイル（ｍｅｔａｌ  ｃｏｉｌ）及び層上に形成されてもよい。しかし、前記静電放電吸収層２２０は、絶縁層２３０内で中間層位置に設けられることによって、サージ電流の浸透時、該サージ電流が静電放電吸収層２２０より下層に設けられるコイル及び層などにまで浸透することを防止することができる。
【００５７】
前述のように、本発明の他の実施形態による静電放電保護素子２００は、前記電極部２３０の上部電極２４４と下部電極２４６との間の境界に設けられる静電放電吸収層２２０を備える。これによって、本発明による静電放電保護素子は、絶縁層の中間部分で下部電極と上部電極との境界に設けられ、サージ電流の浸透時、静電放電吸収層が前記静電放電吸収層の下層で多様な機能をコイル及び層に浸透される前に前もって遮断することができ、前記静電放電吸収層の下層に対する損傷を最小化することができる。
【００５８】
また、本発明の他の実施形態による静電放電保護素子２００は、前記静電放電吸収層２２０が前記第３のレジストパターン２４２と前記第４のレジストパターン２４４との境界に設けられる。もし、静電放電吸収層２２０が前記基板２１０と前記第３のレジストパターン２４２との境界にある場合、前記静電放電吸収層２２０が前記基板２１０と前記絶縁層２４０との接合の信頼性を低下させるか、吸湿による信頼性を低下させるなどの問題を防止することができる。しかし、本発明による静電放電保護素子は、高分子材料の接合力によって比較的接合力の高いレジストパターンの接合面に静電放電吸収層が形成されるので、静電放電吸収層を基板と絶縁層との間に設ける時に生じる、接合及び吸湿信頼性の低下を防止することができる。
【００５９】
次に、図５を参照して説明した本発明の他の実施形態による静電放電保護素子２００の製造過程について詳記する。上述した静電放電保護素子に対して重複する説明は省略することにする。
【００６０】
図６は、本発明の他の実施形態による静電放電保護素子の製造方法を示す順序図で、図７〜図９は各々、本発明の他の実施形態による静電放電保護素子の製造過程を説明する図面である。
【００６１】
図６及び図７に示すように、基板２１０上に下部電極２３２を形成する（Ｓ２１０）。この下部電極２３２を形成するステップは、前記基板２１０を前処理するステップと、前記基板２１０上にシード層を形成するステップと、前記基板２１０上にパターン形成用レジストパターンを形成するステップと、前記レジストパターンを用いるパターニング工程を施してシード層パターンを形成するステップと、前記基板２１０上に前記シード層パターンを露出させる第３のレジストパターン２４２を形成するステップと、前記第３のレジストパターン２４２をめっき防止膜にして前記基板２１０に対して無電解めっき工程を行うステップとを含む。これによって、前記基板２１０上には、下部電極２３２及び前記下部電極２３２を取り囲む第３のレジストパターン２４２が形成される。
【００６２】
続いて、図６及び図８に示すように、下部電極２３２及び第３のレジストパターン２４２上に静電放電吸収層２２０を形成する（Ｓ２２０）。この静電放電吸収層２２０を形成するステップは、前記下部電極２３２及び前記第３のレジストパターン２４２に対して金属前処理工程を施して第１の金属層２２２を形成するステップと、無電解めっき工程を施して前記第１の金属層２２２を覆う第２の金属層２２４を形成するステップとを含む。これによって、前記下部電極２３２及び前記第３のレジストパターン２４２上には、エンボス状の表面を有し、前記第１及び第２の金属層２２２、２２４から成る複層構造を有する静電放電吸収層２２０が形成される。
【００６３】
続いて、図６及び図９に示すように、静電放電吸収層２２０上に上部電極２３４及び第４のレジストパターン２４４を形成する（Ｓ２３０）。この上部電極２３４を形成するステップは、前記静電放電吸収層２２０を覆う第４のレジスト膜を形成するステップと、前記第４のレジスト膜をパターニングして前記下部電極２３２を露出させる第４のレジストパターン２４４を形成するステップと、前記第４のレジストパターン２４４をめっき防止膜にするめっき工程を施して前記下部電極２３２上にめっき膜を形成するステップとを含む。これによって、基板２１０上には、下部電極２３２及び上部電極２３４から成る電極部２３０と、前記下部電極２３２を取り囲む第３のレジストパターン２４２と、前記上部電極２３４を取り囲みながら前記第３のレジストパターン２４２を覆う第４のレジストパターン２４４と、前記下部及び上部電極２３６、２３８間の境界及び前記第３及び第４のレジストパターン２４２、２４４間の境界に形成される静電放電吸収層２２０とを具備する静電放電保護素子が製造される。
【００６４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許諾求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６５】
１００  静電放電保護素子
１１０  基板
１２０  静電放電吸収層
１２２  第１の金属層
１２４  第２の金属層
１３０  電極部
１３３  第１の電極
１３５  第２の電極
１４０  絶縁層
１４２  第１のレジストパターン
１４４  第２のレジストパターン
【図１】
2014044931.tif 000003
【図２】
2014044931.tif 000004
【図３】
2014044931.tif 000005
【図４】
2014044931.tif 000006
【図５】
2014044931.tif 000007
【図６】
2014044931.tif 000008
【図７】
2014044931.tif 000009
【図８】
2014044931.tif 000010
【図９】
2014044931.tif 000011