(57)【要約】【課題】異常に際してドレイン端子とソース端子との導通を遮断することのできる絶縁ゲート型電界効果トランジスタ、及び同トランジスタを内蔵したモータ制御装置を提供する。【解決手段】ドレイン端子３７に接続されたドレイン領域３２とソース端子３８に接続されたソース領域３３とがシリコン半導体基板３１に間隔を置いて形成されるとともに、チャネル領域３４の表面に酸化膜３５を介してゲート電極３６が形成される。ＦＥＴ１８ａは、シリコン半導体基板３１におけるチャネル領域３４全体がドレイン領域３２とソース領域３３との中間位置においてゲート電極３６ともども溝４３，４４によって二つに分離される。分離された二つのチャネル領域３４を導通するワイヤ４１が設けられる。予め定められた高温領域になるとワイヤ４１が切断される。【選択図】図４
2014027005.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン端子に接続されたドレイン領域とソース端子に接続されたソース領域とがシリコン半導体に間隔を置いて形成されるとともに、前記ドレイン領域と前記ソース領域との間のチャネル領域の表面にゲート絶縁膜を介してゲート電極が形成された絶縁ゲート型電界効果トランジスタにおいて、
当該トランジスタは、前記シリコン半導体における前記チャネル領域全体が前記ドレイン領域と前記ソース領域との中間位置において前記ゲート電極ともども絶縁領域によって二つに分離され、且つ分離された二つのチャネル領域を導通する導通部材が設けられ、且つ予め定められた高温領域になると前記導通部材を切断する
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項２】
請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、
当該トランジスタは、温度上昇に伴い前記導通部材側に変形する切断部材を備える
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項３】
請求項２に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記切断部材は、その一部が前記導通部材に沿って延びる形状で配設される
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項４】
請求項２または３に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記切断部材はバイメタルである
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項５】
請求項２〜４のいずれか一項に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記切断部材は、一端が前記トランジスタに固定されるとともに他端が前記温度上昇に伴う変形に際して前記導通部材に当接する状態で配設される
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項６】
請求項１〜５のいずれか一項に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記導通部材はワイヤである
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項７】
請求項１〜５のいずれか一項に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記導通部材は金属膜である
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項８】
請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記導通部材は、前記チャネル領域に固定される端部が温度上昇に伴い変形する材料により形成されるとともに他の部分がワイヤにより形成され、前記端部が温度上昇に伴い前記ワイヤを伸長させる方向に変形する
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項９】
請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、
前記導通部材は、バイメタルであり、前記二つのチャネル領域間に掛け渡す態様でそれらチャネル領域にそれぞれ固定される
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項１０】
請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、
当該トランジスタは、その表面に凹部が形成されてなるとともに、同凹部の開口を塞ぐ形状の前記導通部材としての金属膜が設けられてなる
ことを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項１１】
入力信号に応じて作動するスイッチング素子としての絶縁ゲート型電界効果トランジスタであり且つ請求項１〜１０のいずれか一項に記載の絶縁ゲート型電界効果トランジスタを複数有してなるとともに、一対のスイッチング素子が直列に接続されたスイッチングアームをモータの各相に対応して並列に接続してなる駆動回路を備えるモータ制御装置。
【請求項１２】
請求項１１に記載のモータ制御装置において、
当該装置は、前記導通部材が切断されたときに、前記スイッチングアームの全てを用いて前記モータを駆動する第１駆動モードから、前記導通部材が切断された前記スイッチング素子を含むスイッチングアーム以外のスイッチングアームのみを用いて前記モータを駆動する第２駆動モードに切り替える
ことを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型電界効果トランジスタ及び同トランジスタを内蔵したモータ制御装置に関するものである。
【背景技術】
【０００２】
絶縁ゲート型電界効果トランジスタ（例えば特許文献１参照）は、高速のオン・オフ制御が可能なスイッチング素子として、電源装置やモータ制御装置などに広く利用されている。絶縁ゲート型電界効果トランジスタの一例を図２１に示す。この絶縁ゲート型電界効果トランジスタはＰ型のシリコン半導体基板１０１を備える。シリコン半導体基板１０１の表面には、ドレイン端子１０２に接続されたＮ型のドレイン領域１０３とソース端子１０４に接続されたＮ型のソース領域１０５とが形成される。ドレイン領域１０３とソース領域１０５との間のチャネル領域１０６にはゲート絶縁膜１０７を介してゲート電極１０８が形成される。
【０００３】
尚、本発明にかかる先行技術文献としては、上記特許文献１の他にも以下の特許文献２及び３が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−９６０３４号公報
【特許文献２】国際公開第２００５／９１４８８号パンフレット
【特許文献３】特開２００８−２１１９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
絶縁ゲート型電界効果トランジスタは、例えば過度に大きい電流や電圧が供給されるなどして異常が生じた場合に、ドレイン端子とソース端子との間が短絡する、いわゆるショート故障になることが多い。絶縁ゲート型電界効果トランジスタにショート故障が生じると、同トランジスタを通じて他の機器に常時電力が供給されてしまうため、他の機器への影響が大きくなる。他の機器への影響を避けるためには、絶縁ゲート型電界効果トランジスタから他の機器への電力供給を遮断するためのリレー等の機器を別途設けることも考えられる。この場合、装置の複雑化を招くため好ましくない。
【０００６】
本発明は、そうした実情に鑑みてなされたものであり、その目的は、異常に際してドレイン端子とソース端子との導通を遮断することのできる絶縁ゲート型電界効果トランジスタ、及び同トランジスタを内蔵したモータ制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記目的を達成するための手段及びその作用効果について説明する。
請求項１に記載の発明は、ドレイン端子に接続されたドレイン領域とソース端子に接続されたソース領域とがシリコン半導体に間隔を置いて形成されるとともに、前記ドレイン領域と前記ソース領域との間のチャネル領域の表面にゲート絶縁膜を介してゲート電極が形成された絶縁ゲート型電界効果トランジスタにおいて、当該トランジスタは、前記シリコン半導体における前記チャネル領域全体が前記ドレイン領域と前記ソース領域との中間位置において前記ゲート電極ともども絶縁領域によって二つに分離され、且つ分離された二つのチャネル領域を導通する導通部材が設けられ、且つ予め定められた高温領域になると前記導通部材を切断することをその要旨とする。
【０００８】
上記構成によれば、絶縁ゲート型電界効果トランジスタに過度に大きい電流や電圧が供給される等して同トランジスタの温度が高くなったときに、導通部材が切断されるために、絶縁領域によって分離された二つのチャネル領域間の導通を遮断することができる。そのため、絶縁ゲート型電界効果トランジスタの異常に際して、ドレイン領域とソース領域との導通、ひいてはドレイン端子とソース端子との導通が遮断された状態にすることができる。
【０００９】
請求項２に記載の発明は、請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、当該トランジスタは、温度上昇に伴い前記導通部材側に変形する切断部材を備えることをその要旨とする。
【００１０】
上記構成によれば、絶縁ゲート型電界効果トランジスタの温度が高くなったときに、切断部材を変形させて導通部材に当接させることができるため、同切断部材により導通部材を切断することができる。
【００１１】
請求項３に記載の発明は、請求項２に記載の絶縁ゲート型電界効果トランジスタにおいて、前記切断部材は、その一部が前記導通部材に沿って延びる形状で配設されることをその要旨とする。
【００１２】
上記構成によれば、切断部材の変形に際して上記導通部材に沿って延びる部分が同導通部材に当接し易い構造になるため、絶縁ゲート型電界効果トランジスタの温度が高くなったときに切断部材を導通部材に当接させるといった構造を容易に実現することができる。
【００１３】
尚、温度上昇に伴い導通部材側に変形する切断部材としては、形状記憶合金や超弾性合金を採用することの他、請求項４によるように、バイメタルを採用することができる。
請求項５に記載の発明は、請求項２〜４のいずれか一項に記載の絶縁ゲート型電界効果トランジスタにおいて、前記切断部材は、一端が前記トランジスタに固定されるとともに他端が前記温度上昇に伴う変形に際して前記導通部材に当接する状態で配設されることをその要旨とする。
【００１４】
上記構成によれば、電界効果トランジスタに固定された端部を支点に切断部材を変形させることができるため、その変形に際して切断部材の固定されていない側の端部を大きく移動させて導通部材に当接させることができる。
【００１５】
尚、前記導通部材としては、請求項６によるようにワイヤを採用したり、請求項７によるように金属膜を採用したりすることができる。
請求項８に記載の発明は、請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、前記導通部材は、前記チャネル領域に固定される端部が温度上昇に伴い変形する材料により形成されるとともに他の部分がワイヤにより形成され、前記端部が温度上昇に伴い前記ワイヤを伸長させる方向に変形することをその要旨とする。
【００１６】
上記構成によれば、絶縁ゲート型電界効果トランジスタの温度が高くなったときに、ワイヤを伸長させる方向への導通部材の端部の変形を通じて、導通部材の一部を構成するワイヤを引きちぎるようにして切断することができる。
【００１７】
請求項９に記載の発明は、請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、前記導通部材は、バイメタルであり、前記二つのチャネル領域間に掛け渡す態様でそれらチャネル領域にそれぞれ固定されることをその要旨とする。
【００１８】
上記構成によれば、絶縁ゲート型電界効果トランジスタの温度上昇に伴いバイメタルの内部に生じる応力によって同バイメタルの中間部分を破断させることにより、導通部材としてのバイメタルを切断することができる。
【００１９】
請求項１０に記載の発明は、請求項１に記載の絶縁ゲート型電界効果トランジスタにおいて、当該トランジスタは、その表面に凹部が形成されてなるとともに、同凹部の開口を塞ぐ形状の前記導通部材としての金属膜が設けられてなることをその要旨とする。
【００２０】
上記構成によれば、絶縁ゲート型電界効果トランジスタの温度が高くなったときに、凹部に封入された気体の膨張によって金属膜を破断させることにより、導通部材を切断することができる。
【００２１】
請求項１１に記載の発明は、入力信号に応じて作動するスイッチング素子としての絶縁ゲート型電界効果トランジスタであり且つ請求項１〜１０のいずれか一項に記載の絶縁ゲート型電界効果トランジスタを複数有してなるとともに、一対のスイッチング素子が直列に接続されたスイッチングアームをモータの各相に対応して並列に接続してなることをその要旨とする。
【００２２】
上記構成によれば、絶縁ゲート型電界効果トランジスタの異常に際してドレイン領域とソース領域との導通、ひいてはドレイン端子とソース端子との導通が遮断された状態にすることができる。したがって、絶縁ゲート型電界効果トランジスタの異常による影響を小さく抑えつつモータの駆動制御を実行することが可能になる。
【００２３】
請求項１２に記載の発明は、請求項１１に記載のモータ制御装置において、当該装置は、前記導通部材が切断されたときに、前記スイッチングアームの全てを用いて前記モータを駆動する第１駆動モードから、前記導通部材が切断された前記スイッチング素子を含むスイッチングアーム以外のスイッチングアームのみを用いて前記モータを駆動する第２駆動モードに切り替えることをその要旨とする。
【００２４】
上記構成によれば、導通部材が切断されたスイッチング素子を通じたモータへの電力供給を遮断した上で同スイッチング素子を含むスイッチングアーム以外のスイッチングアームのみを用いてモータを駆動することができる。そのため、絶縁ゲート型電界効果トランジスタに異常が生じた場合であっても、その異常による影響を小さく抑えつつモータの駆動制御を実行することができる。
【発明の効果】
【００２５】
この発明によれば、異常に際してドレイン端子とソース端子との導通を遮断することのできる絶縁ゲート型電界効果トランジスタ、及び同トランジスタを内蔵したモータ制御装置を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明を具体化した第１実施形態が適用される電動パワーステアリング装置の概略構成図。
【図２】電動パワーステアリング装置の電気的構成を示すブロック図。
【図３】三角波をＰＷＭキャリヤとした電流制御の態様を示す説明図。
【図４】第１実施形態のＦＥＴの断面構造を示す断面図。
【図５】同ＦＥＴのオープン故障時の断面構造を示す断面図。
【図６】（ａ）〜（ｅ）同ＦＥＴの製造における各工程を示す説明図。
【図７】第２実施形態のＦＥＴの内部構造を示す端面図。
【図８】同ＦＥＴを図７の矢印Ａ方向から見た平面図。
【図９】同ＦＥＴのオープン故障時の内部構造の一例を示す端面図。
【図１０】同ＦＥＴのオープン故障時の内部構造の他の例を示す端面図。
【図１１】（ａ）〜（ｅ）同ＦＥＴの製造における各工程を示す説明図。
【図１２】（ａ）〜（ｃ）同ＦＥＴの製造における各工程を示す説明図。
【図１３】第３実施形態のＦＥＴの断面構造を示す断面図。
【図１４】同ＦＥＴのオープン故障時の断面構造を示す断面図。
【図１５】第４実施形態のＦＥＴの断面構造を示す断面図。
【図１６】同ＦＥＴのオープン故障時の断面構造の一例を示す断面図。
【図１７】同ＦＥＴのオープン故障時の断面構造の他の例を示す断面図。
【図１８】第５実施形態のＦＥＴの内部構造を示す端面図。
【図１９】同ＦＥＴを図１８の矢印Ｂ方向から見た平面図。
【図２０】同ＦＥＴのオープン故障時の内部構造の一例を示す端面図。
【図２１】従来の絶縁ゲート型電界効果トランジスタの断面図。
【発明を実施するための形態】
【００２７】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図面に従って説明する。
図１に示すように、電動パワーステアリング装置（ＥＰＳ）１において、ステアリング２が固定されたステアリングシャフト３は、ラックアンドピニオン機構４を介してラック軸５と連結されており、ステアリング操作に伴うステアリングシャフト３の回転は、ラックアンドピニオン機構４によりラック軸５の往復直線運動に変換される。尚、ステアリングシャフト３は、コラムシャフト３ａ、インターミディエイトシャフト３ｂ、及びピニオンシャフト３ｃを連結してなる。そして、このステアリングシャフト３の回転に伴うラック軸５の往復直線運動が、同ラック軸５の両端に連結されたタイロッド６を介して図示しないナックルに伝達されることにより、転舵輪７の舵角、即ち車両の進行方向が変更される。
【００２８】
またＥＰＳ１は、操舵系にステアリング操作を補助するためのアシスト力を付与する操舵力補助装置としてのＥＰＳアクチュエータ１０と、該ＥＰＳアクチュエータ１０の作動を制御するＥＣＵ１１とを備えている。
【００２９】
ＥＰＳアクチュエータ１０は、駆動源であるモータ１２が減速機構１３を介してコラムシャフト３ａと駆動連結された所謂コラム型のＥＰＳアクチュエータとして構成されている。尚、上記モータ１２としてはブラシレスモータが採用されており、同モータ１２は、モータ制御装置としてのＥＣＵ１１から三相（Ｕ，Ｖ，Ｗ）の駆動電力の供給を受けることにより回転する。そして、ＥＰＳアクチュエータ１０は、モータ１２の回転を減速してコラムシャフト３ａに伝達することにより、そのモータトルクをアシスト力として操舵系に付与する。
【００３０】
ＥＣＵ１１にはトルクセンサ１４及び車速センサ１５が接続されている。ＥＣＵ１１は、それらセンサの出力信号に基づいて操舵トルクτ及び車速Ｖを検出する。そして、ＥＣＵ１１は、これら操舵トルクτ及び車速Ｖに基づいて目標アシスト力を演算し、当該目標アシスト力をＥＰＳアクチュエータ１０に発生させるべく、その駆動源であるモータ１２への駆動電力の供給を通じて該ＥＰＳアクチュエータ１０の作動、即ち操舵系に付与するアシスト力を制御する。
【００３１】
次に、ＥＰＳ１の電気的構成について説明する。
図２に示すように、ＥＣＵ１１は、モータ制御信号を出力するマイコン１７と、同マイコン１７の出力するモータ制御信号に基づいてモータ１２に三相の駆動電力を供給する駆動回路１８とを備えている。
【００３２】
駆動回路１８は、絶縁ゲート型電界効果トランジスタ（ＦＥＴ）１８ａ，１８ｄ、ＦＥＴ１８ｂ，１８ｅ、及びＦＥＴ１８ｃ，１８ｆの各組の直列回路を並列に接続することにより形成されている。そして、ＦＥＴ１８ａ，１８ｄ、ＦＥＴ１８ｂ，１８ｅ、ＦＥＴ１８ｃ，１８ｆの各接続点１９ｕ，１９ｖ，１９ｗはそれぞれモータ１２の各相のモータコイル１２ｕ，１２ｖ，１２ｗに接続されている。
【００３３】
即ち、駆動回路１８は、直列に接続された一対のスイッチング素子を基本単位（スイッチングアーム）として、各相に対応する３つのスイッチングアーム１８ｕ，１８ｖ，１８ｗが並列に接続された構造のＰＷＭインバータとして構成されている。そして、マイコン１７の出力するモータ制御信号は、駆動回路１８を構成する各ＦＥＴ１８ａ〜１８ｆのスイッチング状態（オン／オフ作動）を規定するゲートオン／オフ信号となっている。
【００３４】
つまり、駆動回路１８を構成する上記各ＦＥＴ１８ａ〜１８ｆは、そのゲート電極に対して、上記モータ制御信号に基づく制御電圧が印加されることによりオン／オフする。そして、各相のモータコイル１２ｕ，１２ｖ，１２ｗに対する通電パターンが切り替わることにより、三相の駆動電力がモータ１２に供給されるようになっている。
【００３５】
詳述すると上記マイコン１７は、図３に示すように、各相のモータコイル１２ｕ，１２ｖ，１２ｗに印加すべき相電圧に対応する各ＤＵＴＹ指示値Ｄｕ，Ｄｖ，ＤｗとＰＷＭキャリア（搬送波）である三角波との比較に基づいて、その駆動回路１８に出力するモータ制御信号を生成する。本実施形態では、上下にシフトされた位相の等しい二つの三角波δ１，δ２を用いることにより（δ１＞δ２）、所謂アーム短絡による貫通電流の発生を回避すべく、デッドタイムが設定されている。
【００３６】
即ち、マイコン１７は、同図中、上側に位置する三角波δ１との比較において、当該三角波δ１の値よりも各ＤＵＴＹ指示値Ｄｕ，Ｄｖ，Ｄｗの方が高い場合には、当該相に対応する高電位側（上段）の各ＦＥＴ１８ａ，１８ｂ，１８ｃをオンし、低い場合には、これらの各ＦＥＴ１８ａ，１８ｂ，１８ｃをオフするようなモータ制御信号を生成する。そして、同図中、下側の三角波δ２との比較において、当該三角波δ２の値よりもＤＵＴＹ指示値Ｄｕ，Ｄｖ，Ｄｗの方が低い場合には、当該相に対応する低電位側（下段）の各ＦＥＴ１８ｄ，１８ｅ，１８ｆをオンし、高い場合には、これらの各ＦＥＴ１８ｄ，１８ｅ，１８ｆをオフとするようなモータ制御信号を生成する構成になっている。
【００３７】
また、図２に示すように、本実施形態では、駆動回路１８を構成する各スイッチングアーム１８ｕ，１８ｖ，１８ｗの低電位側（接地側、同図中の下側）にはそれぞれ、各相に対応する電流センサ２０ｕ，２０ｖ，２０ｗが設けられている。尚、これら電流センサ２０ｕ，２０ｖ，２０ｗは、各スイッチングアーム１８ｕ，１８ｖ，１８ｗに対して直列に接続されたシャント抵抗の端子間電圧を増幅して出力する周知の構成を有している。そして、本実施形態のマイコン１７は、これら電流センサ２０ｕ，２０ｖ，２０ｗの出力信号に基づいて、モータ１２に通電される各相電流値Ｉｕ，Ｉｖ，Ｉｗを検出する。
【００３８】
マイコン１７において、電流検出部２１により検出された各相電流値Ｉｕ，Ｉｖ，Ｉｗは、上記操舵トルクτ及び車速Ｖとともにモータ制御部２２に入力される。またモータ制御部２２には、モータレゾルバ２３により検出されたモータ回転角θが入力される。そして、マイコン１７は、このモータ制御部２２において、これらの状態量に基づく電流制御を実行することにより、上記駆動回路１８に出力するモータ制御信号を生成する。
【００３９】
詳述すると、モータ制御部２２は、上記操舵トルクτ及び車速Ｖに基づいて、操舵系に付与すべきアシスト力（目標アシスト力）に対応した電流指令値を演算する。詳しくは、検出される操舵トルクτが大きいほど、また車速Ｖが低いほど、より大きなアシスト力が発生するような電流指令値を演算する。そして、モータ制御部２２は、その電流指令値に実電流値を追従させるべく、電流フィードバック制御を実行することにより、モータ制御信号を生成する。
【００４０】
具体的には、本実施形態のモータ制御部２２は、上記モータ回転角θに基づいて、その実電流値として検出される上記各相電流値Ｉｕ，Ｉｖ，Ｉｗをｄ／ｑ座標系のｄ軸電流値及びｑ軸電流値に変換する。また、同モータ制御部２２は、上記電流指令値としてｑ軸電流指令値を演算する（ｄ軸電流指令値はゼロ）。そして、ｄ／ｑ座標系において各軸電流指令値に各軸電流値を追従させるべく電流フィードバック制御演算を実行し、その演算結果として得られるｄ／ｑ座標系の電圧指令値を逆変換（二相／三相変換）することにより、三相座標系（Ｕ，Ｖ，Ｗ）の各相電圧指令値を演算する。
【００４１】
更に、モータ制御部２２は、このようにして演算された各相電圧指令値に基づく各ＤＵＴＹ指示値Ｄｕ，Ｄｖ，Ｄｗを、上述のようにＰＷＭキャリアである三角波（δ１，δ２）と比較することにより、モータ制御信号を生成する。そして、本実施形態では、このモータ制御信号をマイコン１７が駆動回路１８に出力することにより、ＥＰＳアクチュエータ１０の駆動源であるモータ１２に対し、その目標アシスト力を発生するための駆動電力が供給されるようになっている。
【００４２】
また、マイコン１７には、上記駆動回路１８及びモータ１２間の電力供給経路に生じた異常を検出する異常検出部２５が設けられている。具体的には、異常検出部２５には、電流検出部２１により検出された各相の相電流値Ｉｕ，Ｉｖ，Ｉｗ、上記モータ制御部２２において演算された各ＤＵＴＹ指示値Ｄｕ，Ｄｖ，Ｄｗ、及びモータ回転角速度ωが入力される。そして、異常検出部２５は、これらの状態量に基づいて、各相の電流供給経路における通電不良の発生を検出する。
【００４３】
本実施形態では、異常検出部２５による検出結果は、異常検出信号Ｓｔｒとして上記モータ制御部２２に入力される。そして、モータ制御部２２は、その異常検出信号Ｓｔｒが通電不良の発生を示し、且つ、その通電不良発生相が一相のみである場合には、当該通電不良発生相以外の二相を通電相としてモータ１２に対する駆動電力の供給を継続すべく、そのモータ制御信号の生成を実行する。
【００４４】
尚、このような通電不良の発生要因としては、駆動回路１８を構成する各ＦＥＴ１８ａ〜１８ｆのオープン（開固定）故障、及び同駆動回路１８と各相のモータコイル１２ｕ，１２ｖ，１２ｗとの間を接続する電力供給線２６ｕ，２６ｖ，２６ｗの断線等が挙げられる。そして、上記の各状態量（相電流値、ＤＵＴＹ指示値、及びモータ回転角速度）に基づく通電不良検出、及び通電不良発生相以外の二相を通電相とする継続制御（二相駆動）の詳細については、例えば特許文献２や特許文献３等の記載を参照されたい。
【００４５】
本実施形態では、駆動回路１８の各ＦＥＴ１８ａ〜１８ｆの何れかにショート故障が生じると、不要なタイミングでモータ１２の特定の相に電力が供給されてしまったり必要なタイミングでモータ１２の特定の相に電力が供給されなくなったりするなど、駆動回路１８が適正に機能しなくなる。そのため、各ＦＥＴ１８ａ〜１８ｆの正常作動時と同様の駆動態様でモータ１２を適正に駆動することができなくなるばかりか、前述した二相駆動によるモータ１２の駆動を適切に実行することもできなくなる。そうしたショート故障による影響を回避するためには、ＦＥＴ１８ａ〜１８ｆと直列に通電を遮断するための機器（例えばリレー）を設けて、ショート故障の発生時に同機器によって通電を遮断すればよい。ただし、この場合にはＥＣＵ１１の構造の複雑化や、部品点数の増加に伴うコストアップ、故障率の上昇などを招いてしまう。この点を踏まえて本実施形態では、各ＦＥＴ１８ａ〜１８ｆとして、その異常に際してオープン故障になる構造のものが採用されている。
【００４６】
以下、各ＦＥＴ１８ａ〜１８ｆの具体的な構造を説明する。尚、各ＦＥＴ１８ａ〜１８ｆは同一構造のものであるため、以下ではＦＥＴ１８ａについてのみ説明する。
図４に示すように、ＦＥＴ１８ａはＰ型のシリコン半導体基板３１を備えている。この半導体基板３１にはＮ型のドレイン領域３２とＮ型のソース領域３３とが形成されている。ドレイン領域３２とソース領域３３との間のチャネル領域３４の表面には、一部がゲート絶縁膜として機能する酸化膜３５を介してゲート電極３６が形成されている。また、ドレイン領域３２にはドレイン端子３７が接続されており、ソース領域３３にはソース端子３８が接続されている。
【００４７】
また、ＦＥＴ１８ａは第１分離部３９及び第２分離部４０の二つ分離部に分離された構造になっている。第１分離部３９には、ドレイン端子３７、ドレイン領域３２全体、ゲート電極３６の上記ドレイン領域３２側の部分、及びチャネル領域３４の上記ドレイン領域３２側の部分が形成されている。また第２分離部４０には、ソース端子３８、ソース領域３３全体、ゲート電極３６の上記ソース領域３３側の部分、及びチャネル領域３４の上記ソース領域３３側の部分が形成されている。これら第１分離部３９及び第２分離部４０は間隔をおいて配置されている。このようにＦＥＴ１８ａは、半導体基板３１における上記チャネル領域３４全体がドレイン領域３２とソース領域３３との中間位置において上記ゲート電極３６ともども絶縁領域（詳しくは、溝４３，４４からなる空間）によって二つに分離された構造になっている。
【００４８】
更に、ＦＥＴ１８ａには第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とを導通する導通部材としてのワイヤ４１が取り付けられている。このワイヤ４１は、アルミニウムにより形成されており、一端が第１分離部３９のチャネル領域３４（詳しくは、同チャネル領域３４に固定された後述する切断部材４２）に固定されるとともに他端が第２分離部４０のチャネル領域３４に固定されている。
【００４９】
また、ＦＥＴ１８ａにはバイメタルにより形成された切断部材４２が取り付けられている。この切断部材４２は、上記第１分離部３９のチャネル領域３４を始点に前記ワイヤ４１に沿うように第２分離部４０に向けて延びる形状で、一端が第１分離部３９のチャネル領域３４に固定されている。切断部材４２は、温度上昇に伴う変形に際して、その先端部分（図中左側の端部）がワイヤ４１側に変形する状態で配設される。
（作用）
以下、ＦＥＴ１８ａの異常に際してオープン故障に至る過程について説明する。
【００５０】
本実施形態では、ＦＥＴ１８ａに過度に大きい電流や電圧が供給される等して同ＦＥＴ１８ａの温度が高くなると切断部材４２の温度も高くなるために、同切断部材４２が、その先端部分がワイヤ４１に押し付けられる態様で変形する。本実施形態では、切断部材４２が上記ＦＥＴ１８ａに固定された端部を支点に変形するため、その変形に際して切断部材４２の固定されていない側の端部（図中左側の端部）が大きく移動してワイヤ４１に押し付けられる。
【００５１】
ＦＥＴ１８ａが予め定められた高温領域になって切断部材４２の変形量が大きくなると、図５に示すように、ワイヤ４１が切断部材４２の先端部分によって押し切られる態様で切断される。これにより第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域との導通が遮断されて、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通が遮断された状態になる。
【００５２】
尚、本実施形態では、上記高温領域として、ＦＥＴ１８ａのジャンクション温度が動作保証範囲の上限温度（例えば、摂氏１５０度）になる温度領域が設定されている。詳述すると、ＦＥＴ１８ａのジャンクション温度が上記上限温度となる温度領域になると切断部材４２によってワイヤ４１が切断されるように同切断部材４２の形状やワイヤ４１の形状が予め設定されている。
【００５３】
本実施形態では、ＦＥＴ１８ａの異常に際してドレイン端子３７とソース端子３８との導通を遮断した状態にすることができる。そのため、故障したＦＥＴ（例えば１８ａ）、すなわちワイヤ４１が切断されたＦＥＴを通じたモータ１２への電力供給を遮断した上で同ＦＥＴを含むスイッチングアーム（例えば１８ｕ）以外のスイッチングアーム（例えば１８ｖ，１８ｗ）のみを用いてモータ１２を駆動することができる。したがって、各ＦＥＴ１８ａ〜１８ｆの何れかに異常が生じた場合であっても、その異常による影響を小さく抑えつつモータ１２の駆動制御を実行することができる。
【００５４】
詳しくは、各ＦＥＴ１８ａ〜１８ｆの何れかに異常が生じた場合であっても、二つのスイッチングアームを構成する四つのＦＥＴが正常に機能している状況であれば、それらスイッチングアームを用いて二相駆動によるモータ１２の駆動を適切に実行することができる。そのため、ＦＥＴ１８ａ〜１８ｆの異常時におけるＥＰＳ１によるアシスト力の低下を小さく抑えることができる。また本実施形態では、故障したＦＥＴ１８ａを介したモータ１２への電力供給を遮断するための機器を設けることなく同電力供給を遮断することができるため、ＥＣＵ１１の構造の複雑化や、部品点数の増加に伴うコストアップ、故障率の上昇などを回避することができる。
【００５５】
以下、ＦＥＴ１８ａの製造方法について説明する。
ＦＥＴ１８ａの製造に際しては先ず、図６（ａ）に示すように、Ｐ型のシリコン半導体基板３１（ボロン［Ｂ］の入った不純物半導体であるシリコン基板）を用意する。
【００５６】
次に、図６（ｂ）に示すように、半導体基板３１にＮ型のドレイン領域３２及びＮ型のソース領域３３を形成する。具体的には、半導体基板３１に、ドレイン領域３２が形成される部分とソース領域３３が形成される部分とが露出するパターンのレジスト膜を形成する。その後、上記レジスト膜をマスクとして、上記半導体基板３１にＮ型の不純物（例えばリン［Ｐ］）をイオン注入法によりドーピングする。そして、半導体基板３１に熱処理を行うことによって同半導体基板３１にＮ型半導体領域であるドレイン領域３２とソース領域３３とを形成する。
【００５７】
次に、図６（ｃ）に示すように、半導体基板３１を高温の酸化性雰囲気の下で高温にすることにより、同半導体基板３１の表面に酸化膜３５を形成する。
次に、図６（ｄ）に示すように、上記酸化膜３５にゲート電極３６、ドレイン端子３７、及びソース端子３８を形成する。
【００５８】
ゲート電極３６は具体的には次のように形成される。先ず、酸化膜３５の表面にゲート電極３６が形成される部分が露出するパターンのレジスト膜を形成する。その後、上記レジスト膜をマスクとして、酸化膜３５をエッチングすることにより、ゲート電極３６が形成される部分に凹部を形成する。そして、上記凹部にＣＶＤ法により、ゲート電極３６となる多結晶シリコンの膜を形成する。
【００５９】
また、ドレイン端子３７及びソース端子３８は具体的には次のように形成される。先ず、酸化膜３５の表面にドレイン端子３７が形成される部分とソース端子３８が形成される部分とが露出するパターンのレジスト膜を形成する。その後、このレジスト膜をマスクとして、酸化膜３５をエッチングすることにより、ドレイン端子３７が形成される部分とソース端子３８が形成される部分とに凹部を形成する。そして、それら凹部にスパッタ法によりドレイン端子３７やソース端子３８となるアルミニウム膜を形成する。
【００６０】
次に、図６（ｅ）に示すように、酸化膜３５が形成された半導体基板３１を第１分離部３９と第２分離部４０とに分割する。具体的には、酸化膜３５の表面（図６（ｅ）中の上側の面）にレジスト膜を形成するとともに、同レジスト膜をマスクとして酸化膜３５をエッチングすることにより、酸化膜３５をドレイン端子３７側の部分とソース端子３８側の部分とに分割する溝４３を形成する。また、半導体基板３１における上記酸化膜３５が形成されない側の表面（図６（ｅ）中の下側の面）にレジスト膜を形成するとともに、このレジスト膜をマスクとして半導体基板３１をエッチングすることにより、同半導体基板３１をドレイン領域３２側の部分とソース領域３３側の部分とに分割する溝４４を形成する。本実施形態では、酸化膜３５の溝４３と半導体基板３１の溝４４とが連通しており、それら溝４３，４４によりＦＥＴ１８ａが第１分離部３９及び第２分離部４０に分離された構造になっている。
【００６１】
本実施形態では、このようにして第１分離部３９及び第２分離部４０からなる素子４６が形成される。詳しくは、同一のウェハに上記素子４６が多数形成されるとともにそれら素子４６がダイシングなどによって分離されることにより、個々の素子４６が形成される。その後、素子４６を基板（図示略）に固定し、同基板に形成された各端子とこれに対応する素子４６のゲート電極３６、ドレイン端子３７、ソース端子３８とを各別にワイヤボンディングにより接続し、素子４６を基板ともどもインサート成形することによりディスクリート部品としてのＦＥＴ１８ａを形成する。
【００６２】
本実施形態では、ＦＥＴ１８ａをディスクリート部品にする過程、詳しくは素子４６を上記基板に固定した後に、前記切断部材４２及びワイヤ４１の取り付けを行う。素子４６が上記基板に固定されると、図４に示すように、同素子４６における酸化膜３５の溝４３と半導体基板３１の溝４４との接続部分に、同溝４３の幅が溝４４の幅より大きくなる形状の段差４５が形成される。ＦＥＴ１８ａの製造に際しては、この段差４５の第１分離部３９側の部分に切断部材４２の端部を固定することにより、切断部材４２が取り付けられる。また、ワイヤ４１の一端を上記段差４５における第２分離部４０側の部分に固定するとともに他端を切断部材４２に固定することにより、ワイヤ４１が取り付けられる。
【００６３】
以上説明したように、本実施形態によれば、以下に記載する効果が得られるようになる。
（１）チャネル領域３４全体をドレイン領域３２とソース領域３３との中間位置においてゲート電極３６ともども絶縁領域によって二つに分離し、それら分離した二つのチャネル領域３４を導通するワイヤ４１を設けた。予め定められた高温領域になるとワイヤ４１が切断されるようにした。そのため、ＦＥＴ１８ａ〜１８ｆに過度に大きい電流や電圧が供給される等してＦＥＴ１８ａ〜１８ｆの温度が高くなったときに、ワイヤ４１が切断されるため、絶縁領域によって分離された二つのチャネル領域３４間の導通を遮断することができる。したがって、ＦＥＴ１８ａ〜１８ｆの異常に際して、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通を遮断することができる。
【００６４】
（２）温度上昇に伴いワイヤ４１側に変形する切断部材４２をＦＥＴ１８ａ〜１８ｆに設けた。そのため、ＦＥＴ１８ａ〜１８ｆの温度が高くなったときに、切断部材４２を変形させてワイヤ４１に当接させることができるため、同切断部材４２によってワイヤ４１を押し切る態様で同ワイヤ４１を切断することができる。
【００６５】
（３）切断部材４２をワイヤ４１に沿って延びる形状で配設した。これにより、切断部材４２の変形に際してワイヤ４１が同導通部材に当接し易い構造になるため、ＦＥＴ１８ａ〜１８ｆの温度が高くなったときに切断部材４２によってワイヤ４１を切断するといった構造を容易に実現することができる。
【００６６】
（４）切断部材４２を、その一端が第１分離部３９に固定されるとともに他端が温度上昇に伴う変形に際してワイヤ４１に当接する状態で配設した。そのため切断部材４２を、上記ＦＥＴ１８ａ〜１８ｆに固定された端部を支点に変形させることができる。したがって、切断部材４２の変形に際して同切断部材４２における上記切断部材４２の固定されていない側の端部を大きく移動させてワイヤ４１に押し付けることができる。
【００６７】
（５）ＦＥＴ１８ａ〜１８ｆの異常に際して同ＦＥＴ１８ａ〜１８ｆをオープン故障にすることができるため、ＦＥＴ１８ａ〜１８ｆの異常による影響を小さく抑えつつモータ１２の駆動制御を実行することができる。
【００６８】
（６）ＦＥＴ１８ａ〜１８ｆのオープン故障時に、スイッチングアーム１８ｕ，１８ｖ，１８ｗの全てを用いてモータ１２を駆動する第１駆動モードとしての通常駆動からオープン故障になったＦＥＴを含むスイッチングアーム以外のスイッチングアームのみを用いてモータ１２を駆動する第２駆動モードとしての二相駆動に切り替えるようにした。したがって、各ＦＥＴ１８ａ〜１８ｆの何れかに異常が生じた場合であっても、その異常による影響を小さく抑えつつモータ１２の駆動制御を実行することができる。
【００６９】
（第２実施形態）
以下、本発明を具体化した第２実施形態を、図面に従って、第１実施形態との相違点を中心に説明する。尚、以下では第１実施形態と同様の構成については同一の符号を付し、同構成についての詳細な説明は省略する。
【００７０】
第１実施形態では、第１分離部３９と第２分離部４０との間に導通部材としてのワイヤ４１と切断部材４２とが配設されているのに対し、本実施形態では、第１分離部３９と第２分離部４０との間に、導通部材としての金属膜とバイメタルにより形成された切断部材が配設されている。
【００７１】
以下、本実施形態の各ＦＥＴ５０ａ〜５０ｆの具体的な構造を説明する。尚、各ＦＥＴ５０ａ〜５０ｆは同一構造のものであるため、以下ではＦＥＴ５０ａについてのみ説明する。
【００７２】
図７及び図８に示すように、ＦＥＴ５０ａには、酸化膜５８を貫通する貫通孔５１と半導体基板５２を貫通する貫通孔５３とが形成されている。それら貫通孔５１，５３は互いに連通してＦＥＴ５０ａを貫通する貫通孔を構成しており、それら貫通孔５１，５３を間に挟む位置に第１分離部３９と第２分離部４０とがそれぞれ配置されている。これにより本実施形態のＦＥＴ５０ａは、半導体基板５２における上記チャネル領域３４全体がドレイン領域３２とソース領域３３との中間位置において上記ゲート電極３６ともども絶縁領域（詳しくは、貫通孔５１，５３からなる空間）によって二つに分離された構造になっている。
【００７３】
また、ＦＥＴ５０ａにおける貫通孔５１と貫通孔５３との境界部分には、第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とを導通する導通部材としての金属膜５４（具体的にはアルミニウム膜）が形成されている。金属膜５４は、一端が第１分離部３９のチャネル領域３４に固定されるとともに他端が第２分離部４０のチャネル領域３４に固定されて、半導体基板５２に形成された貫通孔５３の開口の略全体を覆う形状に形成されている。
【００７４】
更に、ＦＥＴ５０ａにはバイメタルにより形成された第１切断部材５６及び第２切断部材５７が取り付けられている。第１切断部材５６及び第２切断部材５７は共に平面形状がＬ字型の平板形状に形成されている。第１切断部材５６は、上記第１分離部３９のチャネル領域３４を始点に前記金属膜５４に沿うように第２分離部４０に向けて延びる形状で同第１分離部３９に固定されている。第２切断部材５７は、上記第２分離部４０のチャネル領域３４を始点に前記金属膜５４に沿うように第１分離部３９に向けて延びる形状で同第２分離部４０に固定されている。詳しくは、第１切断部材５６及び第２切断部材５７は、同第１切断部材５６の先端部分と第２切断部材５７の先端部分との間に階段形状で延びる間隔が形成されるように、且つ各切断部材５６，５７によって金属膜５４の略全面を覆うように取り付けられている。また、第１切断部材５６及び第２切断部材５７は、温度上昇に伴う変形に際して、その先端部分（図中左側の端部）が金属膜５４側に変形する状態で配設される。
（作用）
以下、ＦＥＴ５０ａの異常に際してオープン故障に至る過程について説明する。
【００７５】
本実施形態では、ＦＥＴ５０ａに過度に大きい電流や電圧が供給される等して同ＦＥＴ５０ａの温度が高くなると第１切断部材５６及び第２切断部材５７の温度も高くなるために、それら切断部材５６，５７が、その先端部分が金属膜５４に押し付けられる態様で変形する。本実施形態では、第１切断部材５６が第１分離部３９に固定された端部を支点に変形するため、その変形に際して第１切断部材５６の固定されていない側の端部（図７中の左側の端部）が大きく移動して金属膜５４に押し付けられる。また、第２切断部材５７は、第２分離部４０に固定された端部を支点に変形するため、その変形に際して第２切断部材５７の固定されていない側の端部（図７中の右側の端部）が大きく移動して金属膜５４に押し付けられる。
【００７６】
ＦＥＴ５０ａが予め定められた高温領域になって第１切断部材５６及び第２切断部材５７の変形量が大きくなると、図９に示すように、第１切断部材５６の先端部分と第２切断部材５７の先端部分とによって金属膜５４が押し広げつつ押し切られる態様で切断される。これにより第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域との導通が遮断されて、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通が遮断された状態になる。
【００７７】
尚、その後にＦＥＴ５０ａの温度が低下して第１切断部材５６及び第２切断部材５７が変形前の形状に復帰したとしても、図１０に示すように、各切断部材５６，５７が間隔を置いて配置されており且つ金属膜５４は切断されたままの状態になるため、ドレイン端子３７とソース端子３８との導通遮断状態が保持される。
【００７８】
本実施形態では、上記高温領域として、ＦＥＴ５０ａのジャンクション温度が動作保証範囲の上限温度になる温度領域が設定されている。詳述すると、ＦＥＴ５０ａのジャンクション温度が上記上限温度となる温度領域になると第１切断部材５６及び第２切断部材５７によって金属膜５４が切断されるように、各切断部材５６，５７の形状や金属膜５４の材質及び厚さが予め設定されている。
【００７９】
以下、ＦＥＴ５０ａの製造方法について説明する。
ＦＥＴ５０ａの製造に際しては先ず、図１１（ａ）に示すように、Ｐ型のシリコン半導体基板５２を用意する。
【００８０】
次に、図１１（ｂ）に示すように、半導体基板５２にＮ型のドレイン領域３２及びＮ型のソース領域３３を形成する。具体的には、半導体基板３１に、ドレイン領域３２が形成される部分とソース領域３３が形成される部分とが露出するパターンのレジスト膜を形成する。その後、上記レジスト膜をマスクとして、上記半導体基板３１にＮ型の不純物をイオン注入法によりドーピングする。そして、半導体基板３１に熱処理を行うことによって同半導体基板３１にＮ型半導体領域であるドレイン領域３２とソース領域３３とを形成する。
【００８１】
次に、図１１（ｃ）に示すように、半導体基板５２を高温の酸化性雰囲気の下で高温にすることにより、同半導体基板３１の表面に酸化膜５８の一部を形成する。
次に、図１１（ｄ）に示すように、半導体基板５２において前記金属膜５４が形成される部分の酸化膜５８を除去して同部分を露出させる。具体的には、酸化膜５８の表面に上記金属膜５４が形成される部分、すなわち酸化膜５８が除去される部分が露出するパターンのレジスト膜を形成した後に、同レジスト膜をマスクとして酸化膜５８をエッチングする。
【００８２】
次に、図１１（ｅ）に示すように、上記金属膜５４を形成する。先ず、酸化膜５８の表面及び半導体基板５２の露出部分に蒸着法により金属膜を形成する。その後、形成した金属膜の表面に上記金属膜５４を形成する部分以外の部分が露出するパターンのレジスト膜を形成する。そして、このレジスト膜をマスクとして、余分な金属膜をエッチングすることにより、上記金属膜５４を形成する。
【００８３】
次に、図１２（ａ）に示すように、半導体基板５２を高温の酸化性雰囲気の下で高温にすることにより、酸化膜５８及び金属膜５４の表面に同酸化膜５８の残りの部分を形成する。
【００８４】
次に、図１２（ｂ）に示すように、上記酸化膜５８にゲート電極３６、ドレイン端子３７、及びソース端子３８を形成する。
ゲート電極３６は具体的には次のように形成される。先ず、酸化膜５８の表面にゲート電極３６が形成される部分が露出するパターンのレジスト膜を形成する。その後、上記レジスト膜をマスクとして、酸化膜５８をエッチングすることにより、ゲート電極３６が形成される部分に凹部を形成する。そして、上記凹部にＣＶＤ法により、ゲート電極３６となる多結晶シリコンの膜を形成する。
【００８５】
また、ドレイン端子３７及びソース端子３８は具体的には次のように形成される。先ず、酸化膜５８の表面にドレイン端子３７が形成される部分とソース端子３８が形成される部分とが露出するパターンのレジスト膜を形成する。その後、このレジスト膜をマスクとして、酸化膜５８をエッチングすることにより、ドレイン端子３７が形成される部分とソース端子３８が形成される部分とに凹部を形成する。そして、それら凹部にスパッタ法によりドレイン端子３７やソース端子３８となるアルミニウム膜を形成する。
【００８６】
次に、図１２（ｃ）に示すように、ＦＥＴ５０ａを第１分離部３９と第２分離部４０とに分離する貫通孔５１及び貫通孔５３を形成する。
具体的には、酸化膜５８の表面（図１２（ｃ）中の上側の面）にレジスト膜を形成するとともに、同レジスト膜をマスクとして酸化膜５８をエッチングすることにより、酸化膜５８を貫通する貫通孔５１を形成する。また、半導体基板５２における上記酸化膜５８が形成されない側の表面（図１２（ｃ）中の下側の面）にレジスト膜を形成するとともに、このレジスト膜をマスクとして半導体基板５２をエッチングすることにより、同半導体基板５２を貫通する貫通孔５３を形成する。本実施形態では、酸化膜５８の貫通孔５１と半導体基板５２の貫通孔５３とが連通しており、それら貫通孔５１，５３によりＦＥＴ５０ａの第１分離部３９と第２分離部４０とが分離された構造になっている。
【００８７】
本実施形態では、このようにして第１分離部３９、第２分離部４０、金属膜５４を備えた素子５９が形成される。詳しくは、同一のウェハに上記素子５９が多数形成されるとともにそれら素子５９がダイシングなどによって分離されることにより、個々の素子５９が形成される。その後、素子４６を基板（図示略）に固定し、同基板に形成された各端子とこれに対応する素子５９のゲート電極３６、ドレイン端子３７、及びソース端子３８とを各別にワイヤボンディングにより接続し、素子５９を基板ともどもインサート成形することによりディスクリート部品としてのＦＥＴ５０ａを形成する。
【００８８】
本実施形態では、ＦＥＴ５０ａをディスクリート部品にする過程、詳しくは素子５９を上記基板に固定した後に、前記第１切断部材５６及び第２切断部材５７の取り付けを行う。素子５９が上記基板に固定されると、図７または図８に示すように、酸化膜５８の貫通孔５１と半導体基板３１の貫通孔５３との接続部分に、同貫通孔５１の断面積が貫通孔５３の断面積より大きくなる形状の段差５９ａが形成される。ＦＥＴ５０ａの製造に際しては、この段差５９ａの第１分離部３９側の部分に第１切断部材５６の端部を固定することによって同第１切断部材５６が取り付けられる一方、段差５９ａの第２分離部４０側の部分に第２切断部材５７の端部を固定することにより同第２切断部材５７が取り付けられる。
【００８９】
以上説明したように、本実施形態によれば、前記（５）及び（６）に記載の効果に準じた効果に加えて、以下の（７）〜（１０）に記載する効果が得られるようになる。
（７）チャネル領域３４全体をドレイン領域３２とソース領域３３との中間位置においてゲート電極３６ともども絶縁領域によって二つに分離し、それら分離した二つのチャネル領域３４を導通する金属膜５４を設けた。予め定められた高温領域になると金属膜５４が切断されるようにした。そのため、ＦＥＴ５０ａ〜５０ｆに過度に大きい電流や電圧が供給される等してＦＥＴ５０ａ〜５０ｆの温度が高くなったときに、金属膜５４が切断されるため、絶縁領域によって分離された二つのチャネル領域３４間の導通を遮断することができる。したがって、ＦＥＴ５０ａ〜５０ｆの異常に際して、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通を遮断することができる。
【００９０】
（８）温度上昇に伴い金属膜５４側に変形する第１切断部材５６及び第２切断部材５７をＦＥＴ５０ａ〜５０ｆに設けた。そのため、ＦＥＴ５０ａ〜５０ｆの温度が高くなったときに、各切断部材５６、５７を変形させて金属膜５４に当接させることができるため、それら切断部材５６，５７によって押し切る態様で同ワイヤ４１を切断することができる。
【００９１】
（９）第１切断部材５６及び第２切断部材５７を金属膜５４に沿って延びる形状で配設した。これにより、第１切断部材５６及び第２切断部材５７の変形に際して金属膜５４がそれら切断部材５６，５７に当接し易い構造になるため、ＦＥＴ５０ａ〜５０ｆの温度が高くなったときに各切断部材５６，５７によって金属膜５４を切断するといった構造を容易に実現することができる。
【００９２】
（１０）第１切断部材５６を、その一端が第１分離部３９に固定されるとともに他端が温度上昇に伴う変形に際して金属膜５４に当接する状態で配設した。また、第２切断部材５７を、その一端が第２分離部４０に固定されるとともに他端が温度上昇に伴う変形に際して金属膜５４に当接する状態で配設した。そのため各切断部材５６、５７を、上記ＦＥＴ５０ａ〜５０ｆに固定された端部を支点に変形させることができる。したがって、各切断部材５６，５７の変形に際して、それら切断部材５６，５７の固定されていない側の端部を大きく移動させて金属膜５４に押し付けることができる。
【００９３】
（第３実施形態）
以下、本発明を具体化した第３実施形態を、図面に従って、第１実施形態及び第２実施形態との相違点を中心に説明する。尚、以下では第１実施形態及び第２実施形態と同様の構成については同一の符号を付し、同構成についての詳細な説明は省略する。
【００９４】
以下、本実施形態の各ＦＥＴ６０ａ〜６０ｆの具体的な構造を説明する。尚、各ＦＥＴ６０ａ〜６０ｆは同一構造のものであるため、以下ではＦＥＴ６０ａについてのみ説明する。
【００９５】
図１３に示すように、ＦＥＴ６０ａは、前記第１分離部３９に固定される第１連結部材６１、前記第２分離部４０に固定される第２連結部材６２、並びに上記第１連結部材６１と上記第２連結部材６２とを接続するワイヤ６３を備えている。ＦＥＴ６０ａでは、これら第１連結部材６１、第２連結部材６２、及びワイヤ６３によって第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とが導通している。
【００９６】
第１連結部材６１及び第２連結部材６２は共に、酸化膜３５の溝４３の深さ方向（図中における上下方向）に延びる形状で配設されている。第１連結部材６１の一端は第１分離部３９のチャネル領域３４（詳しくは、段差４５）に固定されており、同第１連結部材６１の他端にはワイヤ６３の端部が固定されている。第２連結部材６２の一端は第２分離部４０のチャネル領域３４（詳しくは、段差４５）に固定されており、同第２連結部材６２の他端にはワイヤ６３の端部が固定されている。ワイヤ６３は、第１連結部材６１の先端部分と第２連結部材６２の先端部分（図中上方の端部）とを接続する形状で取り付けられている。第１連結部材６１及び第２連結部材６２は、バイメタルにより形成されており、温度上昇に伴いワイヤ６３を伸長させる態様、すなわち各連結部材６１，６２の先端部分が互いに離間する態様で変形するように配設されている。
（作用）
以下、ＦＥＴ６０ａの異常に際してオープン故障に至る過程について説明する。
【００９７】
本実施形態では、ＦＥＴ６０ａに過度に大きい電流や電圧が供給される等して同ＦＥＴ６０ａの温度が高くなると第１連結部材６１及び第２連結部材６２の温度も高くなるために、それら連結部材６１，６２がワイヤ６３を伸長させる方向に変形する。
【００９８】
ＦＥＴ６０ａが予め定められた高温領域になって第１連結部材６１及び第２連結部材６２の変形量が大きくなると、図１４に示すように、ワイヤ６３が引きちぎられる態様で切断される。これにより第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域との導通が遮断されて、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通が遮断された状態になる。
【００９９】
尚、本実施形態では、上記高温領域として、ＦＥＴ６０ａのジャンクション温度が動作保証範囲の上限温度になる温度領域が設定されている。詳述すると、ＦＥＴ６０ａのジャンクション温度が上記上限温度となる温度領域になるとワイヤ６３が切断されるように各連結部材６１，６２の形状やワイヤ６３の形状が予め設定されている。
【０１００】
以下、ＦＥＴ６０ａの製造方法を説明する。
ＦＥＴ６０ａの製造に際しては先ず、第１実施形態と同様の態様（図６参照）で、第１分離部３９と第２分離部４０とからなる素子４６を形成する。そして、この素子４６を基板（図示略）に固定し、同基板に形成された各端子とこれに対応する素子４６のゲート電極３６、ドレイン端子３７、及びソース端子３８とを各別にワイヤボンディングにより接続し、素子４６を基板ともどもインサート成形することによりディスクリート部品としてのＦＥＴ６０ａを形成する。
【０１０１】
本実施形態では、ＦＥＴ６０ａをディスクリート部品にする過程、詳しくは素子４６を上記基板に固定した後に、上記第１連結部材６１、第２連結部材６２、及びワイヤ６３の取り付けを行う。詳しくは先ず、図１３に示すように、酸化膜３５の溝４３と半導体基板３１の溝４４との接続部分に形成された段差４５の上記第１分離部３９側の部分に第１取り付け穴６４を形成するとともに、同段差４５の第２分離部４０側の部分に第２取り付け穴６５を形成する。
【０１０２】
そして、第１連結部材６１の端部を第１取り付け穴６４に挿入するとともに半田付けして固定することにより、同第１連結部材６１を第１分離部３９に取り付ける。また、第２連結部材６２の端部を第２取り付け穴６５に挿入するとともに半田付けして固定することにより、同第２連結部材６２を第２分離部４０に取り付ける。更に、ワイヤ６３の一端を第１連結部材６１の先端部分に半田付けして固定し、他端を第２連結部材６２の先端部分に半田付けして固定する。
【０１０３】
以上説明したように、本実施形態によれば、前記（５）及び（６）に記載の効果に準じた効果に加えて、以下の（１１）及び（１２）に記載する効果が得られるようになる。
（１１）チャネル領域３４全体をドレイン領域３２とソース領域３３との中間位置においてゲート電極３６ともども絶縁領域によって二つに分離し、それら分離した二つのチャネル領域３４を導通する第１連結部材６１、第２連結部材６２、及びワイヤ６３を設けた。予め定められた高温領域になるとワイヤ６３が切断されるようにした。そのため、ＦＥＴ６０ａ〜６０ｆに過度に大きい電流や電圧が供給される等してＦＥＴ６０ａ〜６０ｆの温度が高くなったときに、ワイヤ６３が切断されるため、絶縁領域によって分離された二つのチャネル領域３４間の導通を遮断することができる。したがって、ＦＥＴ６０ａ〜６０ｆの異常に際して、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通を遮断することができる。
【０１０４】
（１２）第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とを導通する導通部材を、各チャネル領域３４に固定される端部である第１連結部材６１及び第２連結部材６２をバイメタルにより形成するとともに他の部分をワイヤ６３により形成した。そして、第１連結部材６１及び第２連結部材６２を、温度上昇に伴いワイヤ６３を伸長させる方向に変形させるようにした。そのため、ＦＥＴ６０ａ〜６０ｆの温度が高くなったときに、ワイヤ６３を伸長させる方向への各連結部材６１，６２の変形を通じて、同ワイヤを引きちぎるようにして切断することができる。
【０１０５】
（第４実施形態）
以下、本発明を具体化した第４実施形態を、図面に従って、第１〜第３実施形態との相違点を中心に説明する。尚、以下では第１〜第３実施形態と同様の構成については同一の符号を付し、同構成についての詳細な説明は省略する。
【０１０６】
以下、本実施形態の各ＦＥＴ７０ａ〜７０ｆの具体的な構造を説明する。尚、各ＦＥＴ７０ａ〜７０ｆは同一構造のものであるため、以下ではＦＥＴ７０ａについてのみ説明する。
【０１０７】
図１５に示すように、ＦＥＴ７０ａには、第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とを導通する導通部材としての連結部材７１が取り付けられている。この連結部材７１は、バイメタルにより形成されて、その一端が第１分離部３９に半田付けによって固定されるとともに他端が第２分離部４０に半田付けによって固定されている。
（作用）
以下、ＦＥＴ７０ａの異常に際してオープン故障に至る過程について説明する。
【０１０８】
本実施形態では、ＦＥＴ７０ａに過度に大きい電流や電圧が供給される等して同ＦＥＴ７０ａの温度が高くなると連結部材７１の温度も高くなるために、同連結部材７１を湾曲させるように変形させる力が発生する。ただし、連結部材７１は両端がＦＥＴ７０ａに固定されてその変形が規制されているため、このとき同連結部材７１の内部に応力が発生する。
【０１０９】
ＦＥＴ７０ａが予め定められた高温領域になって連結部材７１の内部応力が大きくなると、図１６に示すように、その内部応力によって連結部材７１の中間部分が破断するとともに、その破断部分が互いに離間するように連結部材７１が変形するようになる。これにより第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域との導通が遮断されて、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通が遮断された状態になる。
【０１１０】
尚、ＦＥＴ７０ａは、連結部材７１が破断した後に、同連結部材７１をＦＥＴ７０ａに固定している半田７２が溶けるようになっている。そのため、このとき溶けた半田７２の表面張力によって、破断した連結部材７１のそれぞれが、半田７２の付着した部分を支点に破断した側の端部を持ち上げる態様で回動するようになる。そして、その後におけるＦＥＴ７０ａの温度低下に伴って半田７２が再度固まると、破断した連結部材７１がそれぞれ、上述のように回動した状態（図１７に示す状態）のままで固定される。そのためＦＥＴ７０ａでは、連結部材７１が破断した後にＦＥＴ７０ａの温度が低下して破断した連結部材７１のそれぞれが変形前の形状に復帰したとしても、図１７に示すように、連結部材７１の各破断面が互いに離間した状態になり、ドレイン端子３７とソース端子３８との導通遮断状態が保持される。
【０１１１】
本実施形態では、上記高温領域として、ＦＥＴ７０ａのジャンクション温度が動作保証範囲の上限温度になる温度領域が設定されている。詳述すると、ＦＥＴ７０ａのジャンクション温度が上記上限温度となる温度領域になると連結部材７１が破断するように同連結部材７１の形状が予め設定されている。
【０１１２】
以下、ＦＥＴ７０ａの製造方法を説明する。
ＦＥＴ７０ａの製造に際しては先ず、第１実施形態と同様の態様（図６参照）で、第１分離部３９と第２分離部４０とからなる素子４６を形成する。そして、この素子４６を基板（図示略）に固定し、同基板に形成された各端子とこれに対応する素子４６のゲート電極３６、ドレイン端子３７、及びソース端子３８とを各別にワイヤボンディングにより接続し、素子４６を基板ともどもインサート成形することによりディスクリート部品としてのＦＥＴ７０ａを形成する。
【０１１３】
本実施形態では、ＦＥＴ７０ａをディスクリート部品にする過程、詳しくは素子４６を上記基板に固定した後に、上記連結部材７１の取り付けを行う。詳しくは、図１５に示すように、連結部材７１を、前記段差４５の上記第１分離部３９側の部分と上記第２分離部４０側の部分との間に掛け渡す態様で同段差４５に置く。そして、その状態で連結部材７１の第１分離部３９側の端部を同第１分離部３９に半田付けして固定するとともに、同連結部材７１の第２分離部４０側の端部を同第２分離部４０に半田付けして固定する。
【０１１４】
以上説明したように、本実施形態によれば、前記（５）及び（６）に記載の効果に準じた効果に加えて、以下の（１３）及び（１４）に記載する効果が得られるようになる。
（１３）チャネル領域３４全体をドレイン領域３２とソース領域３３との中間位置においてゲート電極３６ともども絶縁領域によって二つに分離し、それら分離した二つのチャネル領域３４を導通する連結部材７１を設け、予め定められた高温領域になると連結部材７１が切断されるようにした。そのため、ＦＥＴ７０ａ〜７０ｆに過度に大きい電流や電圧が供給される等してＦＥＴ７０ａ〜７０ｆの温度が高くなったときに、連結部材７１が切断されるため、絶縁領域によって分離された二つのチャネル領域３４間の導通を遮断することができる。したがって、ＦＥＴ７０ａ〜７０ｆの異常に際して、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通を遮断することができる。
【０１１５】
（１４）連結部材７１をバイメタルにより形成し、各分離部３９，４０のチャネル領域３４間に掛け渡す態様でそれらチャネル領域３４にそれぞれ固定した。そのため、各ＦＥＴ７０ａ〜７０ｆの温度上昇に伴い連結部材７１の内部に生じる応力によって同連結部材７１の中間部分を破断させることにより、導通部材としての連結部材７１を切断することができる。
【０１１６】
（第５実施形態）
以下、本発明を具体化した第５実施形態を、図面に従って、第１〜第４実施形態との相違点を中心に説明する。尚、以下では第１〜第４実施形態と同様の構成については同一の符号を付し、同構成についての詳細な説明は省略する。
【０１１７】
以下、本実施形態の各ＦＥＴ８０ａ〜８０ｆの具体的な構造を説明する。尚、各ＦＥＴ８０ａ〜８０ｆは同一構造のものであるため、以下ではＦＥＴ８０ａについてのみ説明する。
【０１１８】
図１８及び図１９に示すように、ＦＥＴ８０ａには、酸化膜８１を貫通する貫通孔８２と半導体基板５２を貫通する貫通孔５３とが形成されている。それら貫通孔８２，５３は互いに連通しており、それら貫通孔８２，５３を間に挟む位置に前記第１分離部３９と第２分離部４０とがそれぞれ配置されている。これにより本実施形態のＦＥＴ８０ａは、半導体基板５２における上記チャネル領域３４全体がドレイン領域３２とソース領域３３との中間位置において上記ゲート電極３６ともども絶縁領域（詳しくは、貫通孔８２，５３からなる空間）によって二つに分離された構造になっている。
【０１１９】
また、ＦＥＴ８０ａにおける貫通孔８２と貫通孔５３との境界部分には、第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とを導通する導通部材としての金属膜８３（具体的にはアルミニウム膜）が形成されている。この金属膜８３は、半導体基板５２に形成された貫通孔５３の上記酸化膜８１側の開口の周縁全周に渡り密着して同開口の全体を塞ぐ形状に形成されている。
【０１２０】
更に、ＦＥＴ８０ａには、上記半導体基板５２における上記酸化膜８１の形成面と反対側の面（図１８中の下方側の面）に、絶縁膜８４を介してシリコン基板８５が取り付けられている。ＦＥＴ８０ａは、その内部に半導体基板５２の貫通孔５３と金属膜８３とシリコン基板８５とによって区画された空間が形成されており、同空間の内部に気体（例えば空気）が封入された状態になっている。言い換えれば、ＦＥＴ８０ａの酸化膜８１側の面には、半導体基板５２の貫通孔５３と絶縁膜８４とからなる凹部が形成されている。そして、第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４とを導通する金属膜８３が上記凹部の開口全体を塞ぐように配設されている。
（作用）
以下、ＦＥＴ８０ａの異常に際してオープン故障に至る過程について説明する。
【０１２１】
本実施形態では、ＦＥＴ８０ａに過度に大きい電流や電圧が供給される等して同ＦＥＴ８０ａの温度が高くなると、前記空間の内部に封入された気体の温度も高くなるため、同気体が膨張しつつ上記空間の内部圧力が上昇する。
【０１２２】
ＦＥＴ８０ａが予め定められた高温領域になって上記気体の膨張量が大きくなったり上記空間の内部圧力が高くなったりすると、図２０に示すように、金属膜８３の一部が破断する。本実施形態のＦＥＴ８０ａでは、導通部材としての金属膜８３の一部が破断した場合に、金属膜８３における導通経路の断面積が小さくなって同金属膜８３を介して供給される電力による発熱量が大きくなるため、その後において金属膜８３の温度が更に上昇して溶けるようになっている。その結果、第１分離部３９のチャネル領域３４と第２分離部４０のチャネル領域３４との導通を遮断する態様で金属膜８３が切断されて、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通が遮断された状態になる。
【０１２３】
尚、本実施形態では、上記高温領域として、ＦＥＴ８０ａのジャンクション温度が動作保証範囲の上限温度になる温度領域が設定されている。詳述すると、ＦＥＴ８０ａのジャンクション温度が上記上限温度となる温度領域になると金属膜８３が切断されるように金属膜８３の材質や厚さ、貫通孔５３の形状が予め設定されている。
【０１２４】
以下、ＦＥＴ８０ａの製造方法を説明する。
図１８に示すように、ＦＥＴ８０ａの製造に際しては先ず、第２実施形態と同様の態様（図１１及び図１２参照）で、第１分離部３９と第２分離部４０と金属膜８３を備えた素子部分８６を形成する。
【０１２５】
また、この素子部分８６とは別にシリコン基板８５を用意し、このシリコン基板８５を高温の酸化性雰囲気の下で高温にすることにより、同シリコン基板８５の表面に前記絶縁膜８４となる酸化膜が形成される。
【０１２６】
次に、絶縁膜８４が形成されたシリコン基板８５と上記素子部分８６とを、同絶縁膜８４を間に挟む態様（図１８に示す態様）で貼り合わせることにより、素子部分８６と絶縁膜８４とシリコン基板８５とからなるＦＥＴ８０ａが形成される。
【０１２７】
詳しくは、同一のウェハに上記ＦＥＴ８０ａが多数形成されるとともにそれらＦＥＴ８０ａがダイシングなどによって分離されることにより、個々のＦＥＴ８０ａが形成される。そして、このＦＥＴ８０ａを基板（図示略）に固定し、同基板に形成された各端子とこれに対応するＦＥＴ８０ａのゲート電極３６、ドレイン端子３７、及びソース端子３８とを各別にワイヤボンディングにより接続し、ＦＥＴ８０ａを基板ともどもインサート成形することによりディスクリート部品としてのＦＥＴ８０ａを形成する。
【０１２８】
以上説明したように、本実施形態によれば、前記（５）及び（６）に記載の効果に準じた効果に加えて、以下の（１５）及び（１６）に記載する効果が得られるようになる。
（１５）チャネル領域３４全体をドレイン領域３２とソース領域３３との中間位置においてゲート電極３６ともども絶縁領域によって二つに分離し、それら分離した二つのチャネル領域３４を導通する金属膜８３を設け、予め定められた高温領域になると金属膜８３が切断されるようにした。そのため、ＦＥＴ８０ａ〜８０ｆに過度に大きい電流や電圧が供給される等してＦＥＴ８０ａ〜８０ｆの温度が高くなったときに、金属膜８３が切断されるため、絶縁領域によって分離された二つのチャネル領域３４間の導通を遮断することができる。したがって、ＦＥＴ８０ａ〜８０ｆの異常に際して、ドレイン領域３２とソース領域３３との導通、ひいてはドレイン端子３７とソース端子３８との導通を遮断することができる。
【０１２９】
（１６）ＦＥＴ８０ａ〜８０ｆの表面に凹部を形成するとともに、同凹部の開口を塞ぐ形状で金属膜８３を設けるようにした。そのため、ＦＥＴ８０ａ〜８０ｆの温度が高くなったときに、凹部に封入された気体の膨張によって金属膜８３を破断させることにより、同金属膜８３を切断することができる。
【０１３０】
（他の実施形態）
尚、上記各実施形態は、以下のように変更して実施してもよい。
・第１実施形態において、バイメタルにより形成した切断部材をワイヤ４１と交差する方向に延びる態様で配設してもよい。また、切断部材として直線状に延びるものを配設することに限らず、例えば渦巻き形状で延びるもの等、その延設方向における途中で曲がった形状のものを配設してもよい。要は、温度上昇に伴う変形に際して、ワイヤ４１に当接して同ワイヤ４１を切断することができればよい。
【０１３１】
・第３実施形態において、第１連結部材６１をワイヤ６３の固定部分に近い部位ほど第１分離部３９から離間する延設形状で設けたり、第２連結部材６２をワイヤ６３の固定部分に近い部位ほど第２分離部４０から離間する延設形状で設けたりしてもよい。同構成によれば、第１連結部材６１と第１分離部３９との距離を大きくしたり第２連結部材６２と第２分離部４０との距離を大きくしたりできるため、ワイヤ６３を切断するべく各連結部材６１，６２の先端部分を互いに離間する態様で変形させる上で必要になるスペースを容易に確保することができる。尚、温度上昇による各切断部材５６，５７の変形力を効率良くワイヤ６３に伝えて同ワイヤ６３を切断するためには、各切断部材４２の変形方向と上記ワイヤ６３の両固定部分を繋ぐ直線とが一致することが望ましい。
【０１３２】
・第３実施形態において、第１連結部材６１及び第２連結部材６２の一方を省略してもよい。この場合には、ＦＥＴ６０ａを、ワイヤ６３における連結部材が接続されない側の端部がチャネル領域３４に直接固定される構造にすればよい。
【０１３３】
・第３実施形態において、第１連結部材６１の第１分離部３９への固定態様や第２連結部材６２の第２分離部４０への固定態様は任意に変更することができる。例えば各連結部材６１，６２を、前記段差４５に取り付け用の穴を形成することなく、半導体基板３１の溝４３の内面（チャネル領域３４の一部を構成する部分）に直接固定したり、段差４５（チャネル領域３４の一部を構成する部分）に直接固定したりしてもよい。
【０１３４】
・第１実施形態の切断部材４２や、第２実施形態の各切断部材５６，５７、第３実施形態の各連結部材６１，６２を、温度上昇に伴い変形する材料であれば、形状記憶合金や超弾性合金などといったバイメタル以外の材料によって形成してもよい。
【０１３５】
・第１，第３実施形態において、ワイヤ４１，６３をアルミニウム以外の金属材料により形成してもよい。また、導電性を有する樹脂材料によって形成されたものをワイヤ４１，６３に代えて配設することも可能である。要は、導電性を有する材料により形成されたものであれば、ワイヤ４１，６３に代えて採用することができる。
【０１３６】
・第２，第５実施形態において、金属膜５４，８３をアルミニウム以外の金属材料により形成してもよい。また、導電性を有する樹脂材料によって形成される膜を金属膜５４，８３に代えて配設することも可能である。要は、導電性を有する材料により形成された膜であれば、金属膜５４，８３に代えて採用することができる。
【０１３７】
・各実施形態において、導通部材が切断される高温領域として、ＦＥＴのジャンクション温度が動作保証範囲の上限温度になる温度領域を設定することに限らず、任意の高温領域を設定することができる。
【０１３８】
・各実施形態において、モータ１２の駆動制御の実行態様は任意に変更することができる。
・各実施形態では、Ｐチャネル型の絶縁ゲート型電界効果トランジスタや同トランジスタが設けられたモータ制御装置に本発明を適用したが、Ｎチャネル型の絶縁ゲート型電界効果トランジスタや同トランジスタが設けられたモータ制御装置にも本発明は適用することができる。また、本発明は、モータ制御装置以外の装置に取り付けられた絶縁ゲート型電界効果トランジスタにも適用することができる。
【符号の説明】
【０１３９】
１１…ＥＣＵ、１２…モータ、１８…駆動回路、１８ａ〜１８ｆ，５０ａ〜５０ｆ，６０ａ〜６０ｆ，７０ａ〜７０ｆ，８０ａ〜８０ｆ…ＦＥＴ、１８ｕ〜１８ｗ…スイッチングアーム、３１，５２…シリコン半導体基板、３２…ドレイン領域、３３…ソース領域、３４…チャネル領域、３５，５８，８１…酸化膜、３６…ゲート電極、３７…ドレイン端子、３８…ソース端子、３９…第１分離部、４０…第２分離部、４１，６３…ワイヤ、４２…切断部材、４３，４４…溝、５１，５３，８２…貫通孔、５４，８３…金属膜、５６…第１切断部材、５７…第２切断部材、６１…第１連結部材、６２…第２連結部材、７１…連結部材、７２…半田、８４…絶縁膜、８５…シリコン基板。
【図１】
2014027005.tif 000003
【図２】
2014027005.tif 000004
【図３】
2014027005.tif 000005
【図４】
2014027005.tif 000006
【図５】
2014027005.tif 000007
【図６】
2014027005.tif 000008
【図７】
2014027005.tif 000009
【図８】
2014027005.tif 000010
【図９】
2014027005.tif 000011
【図１０】
2014027005.tif 000012
【図１１】
2014027005.tif 000013
【図１２】
2014027005.tif 000014
【図１３】
2014027005.tif 000015
【図１４】
2014027005.tif 000016
【図１５】
2014027005.tif 000017
【図１６】
2014027005.tif 000018
【図１７】
2014027005.tif 000019
【図１８】
2014027005.tif 000020
【図１９】
2014027005.tif 000021
【図２０】
2014027005.tif 000022
【図２１】
2014027005.tif 000023