(57)【要約】【課題】スパッタパワー密度が高い状態でも、成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできる膜の製造方法を提供する。【解決手段】インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びスズ（Ｓｎ）を含む金属酸化物ターゲットを用いて、Ｎ２Ｏガスを含有する気体雰囲気下で、スパッタリングにより、基板上に膜を形成することを特徴とする膜の製造方法。【選択図】図２
2014055324.tif 000002
【特許請求の範囲】
【請求項１】
インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びスズ（Ｓｎ）を含む金属酸化物ターゲットを用いて、Ｎ２Ｏガスを含有する気体雰囲気下で、スパッタリングにより、基板上に膜を形成することを特徴とする膜の製造方法。
【請求項２】
前記気体雰囲気は、希ガスを含み、全圧に対する前記Ｎ２Ｏの分圧比が、０．５〜３０％であることを特徴とする請求項１に記載の膜の製造方法。
【請求項３】
前記スパッタリング時の成膜圧力が、０．１〜５．０Ｐａであることを特徴とする請求項１又は２に記載の膜の製造方法。
【請求項４】
前記スパッタリングが、直流スパッタであることを特徴とする請求項１〜３のいずれかに記載の膜の製造方法。
【請求項５】
前記スパッタリング時のパワー密度が１．０〜２５Ｗ／ｃｍ２であることを特徴とする請求項１〜４のいずれかに記載の膜の製造方法。
【請求項６】
前記スパッタリング時の成膜速度が、前記基板に対して垂直方向に１〜２５０ｎｍ／分であることを特徴とする請求項１〜５のいずれかに記載の膜の製造方法。
【請求項７】
前記スパッタリング時の前記ターゲットと前記基板間の距離が、前記基板に対して垂直方向に１０〜１５０ｍｍの範囲であることを特徴とする請求項１〜６のいずれかに記載の膜の製造方法。
【請求項８】
前記ターゲットが、インジウム（Ｉｎ）、スズ（Ｓｎ）及び亜鉛（Ｚｎ）を、以下の原子数比で含有することを特徴とする請求項１〜７のいずれかに記載の膜の製造方法。
［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．５０以下
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０．１０以上０．２５以下
［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．６０以下
【請求項９】
前記スパッタリングして得られた膜を、１５０℃〜５００℃、０．５分〜１２０００分の条件でアニール処理することを特徴とする請求項１〜８のいずれかに記載の膜の製造方法。
【請求項１０】
前記アニール処理を、酸素含有率が体積比率１０％〜４０％である気体雰囲気下で行うことを特徴とする請求項９に記載の膜の製造方法。
【請求項１１】
請求項１〜１０のいずれかに記載の製造方法で作製された半導体膜。
【請求項１２】
請求項１１に記載の半導体膜として用いた電界効果型薄膜トランジスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、膜の製造方法、特に酸化物半導体からなる薄膜の製造方法に関する。
【背景技術】
【０００２】
電界効果型薄膜トランジスタ（ＴＦＴ）は、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。
【０００３】
また、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
【０００４】
ＴＦＴとして現在最も広く用いられているシリコン系半導体薄膜よりも安定性が優れるとして、金属酸化物からなる透明半導体薄膜が注目されている（例えば特許文献１，２）。
【０００５】
従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜するのが一般的である。
【０００６】
しかし、酸素濃度のわずかな振れにより、膜中のキャリア濃度が大きく変化する。そこでスパッタパワー密度を高くして成膜することにより、膜中のキャリア濃度の酸素依存性を緩やかにすることが知られている。しかしスパッタパワー密度を高くすると、成膜レートが速くなるため膜中のキャリア濃度が１０１８ｃｍ−３を超え、ＴＦＴに用いたときに良好な特性が得られなくなる。従って、キャリア濃度を１０１８ｃｍ−３以下とするために、成膜気体中の酸素濃度を高くする必要があった。そのため、成膜レートが遅くなり、生産性が低下するという課題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】ＷＯ２００９／０８４５３７
【特許文献２】ＷＯ２０１１／１３２４１８
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、スパッタパワー密度が高い状態でも、成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできる膜の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明者等は鋭意検討した結果、スパッタリング時にＮ２Ｏガスを含有する雰囲気下で成膜することにより、スパッタパワー密度が高い状態においても成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできることを見出した。
本発明によれば、以下の膜の製造方法等が提供される。
１．インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びスズ（Ｓｎ）を含む金属酸化物ターゲットを用いて、Ｎ２Ｏガスを含有する気体雰囲気下で、スパッタリングにより、基板上に膜を形成することを特徴とする膜の製造方法。
２．前記気体雰囲気は、希ガスを含み、全圧に対する前記Ｎ２Ｏの分圧比が、０．５〜３０％であることを特徴とする１に記載の膜の製造方法。
３．前記スパッタリング時の成膜圧力が、０．１〜５．０Ｐａであることを特徴とする１又は２に記載の膜の製造方法。
４．前記スパッタリングが、直流スパッタであることを特徴とする１〜３のいずれかに記載の膜の製造方法。
５．前記スパッタリング時のパワー密度が１．０〜２５Ｗ／ｃｍ２であることを特徴とする１〜４のいずれかに記載の膜の製造方法。
６．前記スパッタリング時の成膜速度が、前記基板に対して垂直方向に１〜２５０ｎｍ／分であることを特徴とする１〜５のいずれかに記載の膜の製造方法。
７．前記スパッタリング時の前記ターゲットと前記基板間の距離が、前記基板に対して垂直方向に１０〜１５０ｍｍの範囲であることを特徴とする１〜６のいずれかに記載の膜の製造方法。
８．前記ターゲットが、インジウム（Ｉｎ）、スズ（Ｓｎ）及び亜鉛（Ｚｎ）を、以下の原子数比で含有することを特徴とする１〜７のいずれかに記載の膜の製造方法。
［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．５０以下
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０．１０以上０．２５以下
［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．６０以下
９．前記スパッタリングして得られた膜を、１５０℃〜５００℃、０．５分〜１２０００分の条件でアニール処理することを特徴とする１〜８のいずれかに記載の膜の製造方法。
１０．前記アニール処理を、酸素含有率が体積比率１０％〜４０％である気体雰囲気下で行うことを特徴とする９に記載の膜の製造方法。
１１．１〜１０のいずれかに記載の製造方法で作製された半導体膜。
１２．１１に記載の半導体膜として用いた電界効果型薄膜トランジスタ素子。
【発明の効果】
【００１０】
本発明によれば、スパッタパワー密度が高い状態でも、成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできる膜の製造方法が提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の電界効果型薄膜トランジスタ素子の一実施形態を示す概略図である。
【図２】実施例１〜４で製造した膜におけるキャリア濃度とスパッタリング雰囲気の関係を示すグラフである。
【図３】比較例１〜３で製造した膜におけるキャリア濃度とスパッタリング雰囲気の関係を示すグラフである。
【図４】実施例５と比較例４で製造した膜のＴＦＴ特性を示すグラフである。
【発明を実施するための形態】
【００１２】
本発明の製造方法では、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）を含む金属酸化物ターゲットを用いて、Ｎ２Ｏガスを含有する気体雰囲気下で、スパッタリングにより、基板上に酸化物半導体薄膜を形成する。
スパッタリング時の系内にＮ２Ｏを含ませることでキャリア濃度を効果的に減少させる。Ｎ２Ｏ分圧は、好ましくは１×１０−３〜１×１００Ｐａ、より好ましくは５×１０−３〜１×１０−１Ｐａである。
【００１３】
また、スパッタリング時の気体雰囲気は、希ガスとＮ２Ｏガスを含むことが好ましく、更に酸素ガスを含まないことが好ましい。希ガスとして、アルゴンガス、ネオンガス、クリプトンガス等が挙げられる。
全圧に対するＮ２Ｏの分圧比は、例えば、０．５〜３０％、好ましくは０．７〜２５％、より好ましくは１〜２０％である。なお、ここでいう全圧は、スパッタリング時の成膜圧力（スパッタ圧力）を意味する。
スパッタリング時の気体雰囲気は、希ガスとＮ２Ｏガスの他、酸素ガス、水（水蒸気）等を含んでもよい（例えば、０〜５体積程度％）。
【００１４】
スパッタリング方法は、特に限定されるものではないが、プラズマ活性の低いＤＣスパッタリングや周波数１０ＭＨｚ以下の高周波スパッタリングにより行なうことができる。また、パルススパッタリングでも好適に成膜できる。
ＤＣスパッタリングは、大面積に成膜できかつ成膜速度も速いのでより好適に成膜できる。
【００１５】
本発明は、ＲＦスパッタリングの適用も可能である。ＲＦは本来活性の高い成膜方法であるため、系内に水を導入する必要はない。ただし、周波数の増加につれて成膜速度が遅くなるため、水を導入して、１０ＭＨｚ以下の周波数で成膜してもよい。その場合、キャリア源の電子が減少するため、トランジスタがＦＥＴ駆動し得る範囲で調整することが好ましい。
【００１６】
背圧は、通常１×１０−３Ｐａ以下が好ましく、より好ましくは８×１０−４Ｐａ以下である。
背圧が１×１０−３Ｐａ以下であれば、雰囲気ガス中の不純物元素の影響で、被成膜用基体と酸化物薄膜の密着性が低下し難いため好ましい。
【００１７】
スパッタリング時の成膜圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜５．０Ｐａ、より好ましくは０．１〜３．０Ｐａである。
尚、上記背圧とは、アルゴン、酸素、水、Ｎ２Ｏ等を導入する前の真空度をいい、成膜圧力とは、アルゴン、酸素、水、Ｎ２Ｏ等を導入後のスパッタ開始時の圧力をいう。
【００１８】
スパッタリング時のパワー密度は、１．０〜２５Ｗ／ｃｍ２とすることができる。本発明は、このようにパワー密度が高くても、酸素濃度を高くすることなく、所望のキャリア濃度の酸化物半導体薄膜が得られる。
【００１９】
スパッタリング時の成膜速度を、基板に対して垂直方向に１〜２５０ｎｍ／分とすることができる。効率的に成膜することが可能である。
【００２０】
薄膜を形成する基板としては、シリコンウエハー、アルカリガラス、無アルカリガラス、石英ガラス等の無機材料；ポリカーボネート、ポリアリレート、ポリエーテルスルホン、ポリエーテルニトリル等のプラスチックシート及びフイルム等を使用することができる。
また、ボトムゲート構造のトランジスタの基板であれば、ＳｉＯ２，ＳｉＮｘ，ＳｉＮｘＯｙ，Ａｌ２Ｏ３，Ｔａ２Ｏ３，ＨｆＯ２等の無機物；ポリエチレンテレフタレート、ポリビニルフェノール、ＰＭＡ、フッ素系ポリマー等の有機物を用いることができる。
【００２１】
スパッタリング時の基板及びターゲット間の距離（Ｓ−Ｔ距離）の上限は、好ましくは１５０ｍｍ以下、より好ましくは１１０ｍｍ以下、特に好ましくは８０ｍｍ以下であり、下限は、好ましくは１０ｍｍ以上、より好ましくは５ｍｍ以上である。Ｓ−Ｔ距離が１５０ｍｍ以下であれば、成膜速度を工業化に適した範囲にすることができる。一方、１０ｍｍ以上であれば、プラズマによるダメージを抑えることができる。
【００２２】
成膜時基板の温度は通常、室温〜３００℃である。
基板温度が上記範囲であれば、基板が変形し難い。尚、大面積を成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーは回転させたり、マグネットを動かしエロージョン範囲を広げたりする等の方法をとることが好ましい。
【００２３】
本発明で用いるターゲットは、酸化インジウム系の高い移動度が期待できる酸化物からなるターゲットであれば、使用可能であるが、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）から成る金属酸化物ターゲットが最も適している。
【００２４】
インジウム（Ｉｎ）、スズ（Ｓｎ）及び亜鉛（Ｚｎ）の原子数比は、例えば以下の通りである。
［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．７０以下（好ましくは０．０１を超えて０．６０以下、より好ましくは０．０５を超えて０．５０以下）
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０．１０以上０．５５以下（好ましくは０．１０以上０．４５以下、より好ましくは０．１０以上０．２５以下）
［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．８０以下（好ましくは０．１を超えて０．７０以下、より好ましくは０．２を超えて０．６０以下）
【００２５】
インジウム、スズ、亜鉛元素以外に本発明の効果を損なわない限りにおいて添加元素を含んでもよく、例えば、Ｍｇ，Ａｌ，Ｃａ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｇａ，Ｓｒ，Ｂａ又は希土類元素を含んでもよい。好ましくは、Ｍｇ，Ａｌ，Ｇａ，Ｎｉ，Ｃｕ，Ｚｎ，Ｓｒ又はＹである。これら添加元素を１種又は２種以上含むことができる。これらの元素を１０重量％以下の割合で含有してもよい。
【００２６】
ターゲットは、ターゲットの電気抵抗値を下げるために、上記以外の元素を３重量％以下の割合で含有してもよい。
【００２７】
本発明で用いるターゲットは、実質的にＩｎ，Ｚｎ，Ｓｎの酸化物からなっており、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。ここで「実質的」とは、９０重量％以上１００重量％以下、９５重量％以上１００重量％以下、又は９８重量％以上１００重量％以下又は１００重量％が、これらの酸化物であることを意味する。
【００２８】
ターゲットは、好ましくは還元雰囲気で焼結したターゲットが好ましい。
ターゲットのバルク抵抗は、０．００１〜１０００ｍΩｃｍであることが好ましく、０．０１〜１００ｍΩｃｍであることがより好ましい。また、焼結ターゲットが正３価以下の元素を含む場合、当該ドープしている正３価以下の元素は、ターゲットを製造する時に酸化物或いは金属粉末の状態で加えることができる。
ターゲットの焼結密度は、通常７０％以上、好ましくは８５％以上、より好ましくは９５％以上、特に好ましくは９９％以上である。
【００２９】
本発明の製法において、スパッタリングにより成膜した後に、その膜をアニール処理してもよい。アニール処理することにより、膜全体のキャリア濃度を均一化することできる。熱処理の温度は、１５０℃以上が好ましく、５００℃以下が好ましい。１５０℃以上であれば、処理効果が発現し、適切な処理時間とすることができ５００℃以下であれば、基板が変形し難い。より好ましくは２５０〜４００℃である。
【００３０】
また、熱処理時間は、０．５分以上が好ましく、１２０００分以下が好ましい。０．５分以上であれば、適切な時間で内部まで伝熱し、十分な処理ができ、１２０００分以下であれば、工業的に使用でき、処理中に基板が破損・変形し難い。熱処理時間はアニール温度に依存するが、２時間以内が生産性上好ましい。より好ましくは１５分〜１２０分ある。
【００３１】
アニール処理は、通常、酸素含有率が体積比率１０％〜４０％である気体雰囲気下で行う。このような雰囲気で行うことにより、膜中酸素量を最適状態にすることができる。
【００３２】
本発明で得られる酸化物半導体膜は、薄膜トランジスタの半導体薄膜として好適に用いることができる。本発明の酸化物半導体を含む電界効果型トランジスタは、電界効果移動度及びｏｎ−ｏｆｆ比が高く、ノーマリーオフを示すとともに、ピンチオフが明瞭なトランジスタである。また、本発明の酸化物半導体を含む電界効果型トランジスタは、酸化物半導体を低温で成膜できるので、無アルカリガラス等の耐熱温度に限界のある基板上に構成することが可能である。
【００３３】
本発明で得られる酸化物半導体膜は、種々の電界効果型トランジスタに適用することができる。
例えば、本発明の膜は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。また、ＴＦＴを論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。
【００３４】
トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクト等、公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
ここで、ボトムゲート構成のＴＦＴとは、通常、ゲート電極を設置（成膜）した後に半導体層を設置（成膜）する構成のことである。
【００３５】
図１は、本発明の膜を備えてなる薄膜トランジスタの一実施形態に係る概略断面図である。
この薄膜トランジスタ１はボトムゲート型であり、ガラス基板６０上に、ゲート電極３０が形成され、その上にゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、酸化物半導体膜４０が形成され、さらにその上にドレイン電極１０とソース電極２０とが離間して形成されている。
【００３６】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極を形成する材料に特に制限はなく、一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ（登録商標）），ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
【００３７】
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極は、異なる２層以上の導電層を積層した多層構造とすることもでき、特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
【００３８】
ゲート絶縁膜５０を形成する材料も特に制限はなく、一般に用いられているものを任意に選択できる。
ゲート絶縁膜５０の材料としては、例えばＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
【００３９】
このようなゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００４０】
酸化物半導体膜４０は、本発明の成膜方法により得られる膜であり、好ましくは酸化インジウムと正４価以下の元素の酸化物とを含有する薄膜である。
酸化物半導体膜４０は、好ましくはホール測定で求めたキャリア密度が１×１０１８ｃｍ−３以下であり、より好ましくは５×１０１７ｃｍ−３未満、さらに好ましくは５×１０１６ｃｍ−３未満である。キャリア密度が１×１０１８ｃｍ−３以下であれば、漏れ電流を抑えることができる。
尚、キャリア密度の下限としては、酸化物半導体膜４０を備える素子の用途にもよるが、例えば１０１５／ｃｍ−３以上とするのが好ましい。
【００４１】
酸化物半導体膜４０の比抵抗は、四端子法で求めた値が、１０−１〜１０８Ωｃｍが好ましく、より好ましくは１０１〜１０７Ωｃｍであり、さらに好ましくは１０２〜１０６Ωｃｍである。
比抵抗が１０−１Ωｃｍ〜１０８Ωｃｍであれば、半導体として機能する。
【００４２】
酸化物半導体膜４０の膜厚は、膜４０自身の比抵抗に応じて適宜最適な値が選定されるが、０．５〜５００ｎｍが好ましく、より好ましくは１〜１５０ｎｍであり、さらに好ましくは３〜８０ｎｍであり、特に好ましくは１０〜６０ｎｍである。膜厚が３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。
膜厚が０．５ｎｍ〜５００ｎｍであれば、適切な成膜時間で均一に成膜することができ、工業的に採用できる。
【００４３】
薄膜トランジスタ１の電界効果移動度は、好ましくは１ｃｍ２／Ｖｓ以上であり、より好ましくは５ｃｍ２／Ｖｓ以上、さらに好ましくは１８ｃｍ２／Ｖｓ以上である。
電界効果移動度が１ｃｍ２／Ｖｓ以上であれば、十分なスイッチング速度が得られる。
【００４４】
薄膜トランジスタ１のｏｎ−ｏｆｆ比は、好ましくは１０３以上であり、より好ましくは１０４以上、より好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。
【００４５】
また、薄膜トランジスタ１は、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。
閾値電圧は、好ましくは０．０１〜５Ｖ、より好ましくは０．０５〜３Ｖ、より好ましくは０．１〜２Ｖ、さらに好ましくは０．２〜１Ｖである。０．０１〜５Ｖの範囲であれば、消費電力が抑えられ、ノーマリーオフとすることができる。
【実施例】
【００４６】
実施例１〜４
マグネトロンスパッタリング装置に、３インチのスパッタリングターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハー及び基板Ｂ１としてスライドガラスをそれぞれ装着した。基板をチャンバー内へ搬送後、到達圧力が５．０×１０−４Ｐａとなった後に、ＡｒガスとＮ２Ｏガスを導入し、表１の条件にて膜厚５０ｎｍの非晶質膜を成膜した。尚、表中の［Ｎ２Ｏ］／［Ｎ２Ｏ］＋［Ｏ２］＋［Ａｒ］）等は各気体の分圧比を示す。「５．０Ｅ−０３」は「５．０×１０−３」を意味する。
【００４７】
用いたスパッタリングターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝１８．３：１５：４８．５原子％であった。スパッタリング時のパワー密度は３．３Ｗ／ｃｍ２であり、成膜速度は、基板に対して垂直方向に５ｎｍ／分であった。ターゲットと基板間の距離は、基板に対して垂直方向に６０ｍｍであった。
得られた薄膜について、以下の方法で、キャリア濃度を測定した。結果を表１及び図２に示す。
【００４８】
［キャリア濃度の評価］
基板Ｂ１を１ｃｍ平方の四角形にカットし、４隅にＡｕ電極をつけた。Ａｕ電極に銅線を銀ペーストで接着し、ホール効果測定用の素子とした。キャリア濃度の測定は、室温にてホール効果測定装置ＨＬ−５５００ＰＣ，ＡＣＣＥＮＴを用いてホール効果測定を行うことにより求めた。
【００４９】
比較例１〜３
スパッタリングの気体雰囲気を表１に示すように変えた他は、実施例１と同様に成膜して評価した。結果を表１及び図３に示す。
【００５０】
実施例５
４インチカソードのマグネトロンスパッタリング装置に、実施例１で得られた酸化物半導体膜が形成された基板Ａ１を再度装着するとともに、カソードにＡｕターゲットを装着し、専用のメタルマスクを用いて、下記の条件でＡｕ電極を５０ｎｍ成膜し、Ｗ／Ｌ＝１０００／２００μｍのＴＦＴ特性評価用素子を作製した。
その後、大気中３００℃１時間でアニーリングした後、ケースレーの４２００ＳＣＳにセットし、Ｖｄｓ＝５Ｖの条件でＴＦＴの伝達特性を評価した。結果を表２及び図４に示す。
【００５１】
比較例４
比較例１で得られた酸化物半導体膜が形成された基板Ａ１を用いた他は、実施例５と同様にＴＦＴ特性評価用素子を作製して評価した。結果を表２及び図４に示す。
【００５２】
【表１】
2014055324.tif 000003
【００５３】
【表２】
2014055324.tif 000004
【産業上の利用可能性】
【００５４】
本発明により得られる薄膜は光機能材料、半導体材料、光触媒材料等として有用なものである。例えば蛍光体、半導体用の素子、塗布型半導体用インク、スパッタリングターゲット、太陽電池用の電極材料、ダイオード、光センサー、ガスセンサー、液晶表示装置やＥＬ表示装置等に利用できる。
【符号の説明】
【００５５】
１  薄膜トランジスタ
１０  ドレイン電極
２０  ソース電極
３０  ゲート電極
４０  酸化物半導体膜
５０  ゲート絶縁膜
６０  ガラス基板
【図１】
2014055324.tif 000005
【図２】
2014055324.tif 000006
【図３】
2014055324.tif 000007
【図４】
2014055324.tif 000008