(57)【要約】【課題】自動周波数制御の開始時点に生ずるビットエラーを防止することにより、無線通信システムにおける低消費電力化に寄与することができる無線通信装置および受信信号の処理方法を提供する。【解決手段】周波数検波部１５は中間周波数信号Ｓ１２を復調して周波数検波信号Ｓ１５を生成する。ＤＣオフセット検出部１６は周波数検波信号Ｓ１５に重畳しているＤＣオフセットのレベルを検出し、検出したＤＣオフセットのレベルに応じたオフセット補正量Ｓ１６を出力する。ＤＣオフセット除去部１７はオフセット補正量Ｓ１６に基づいて周波数検波信号Ｓ１５に重畳しているＤＣオフセットを除去する。同期検出部１９はＤＣオフセットが除去された復調信号から同期検出信号Ｓ１９を生成する。ＤＣオフセット検出部１６は同期検出信号Ｓ１９に応答して中間周波数信号Ｓ１２に対する周波数制御が開始されるとオフセット補正量Ｓ１６を段階的に小さくする。【選択図】図７
2014027530.tif 000002
【特許請求の範囲】
【請求項１】
受信信号と周波数が可変であるローカル信号とを混合して中間周波数信号を生成する混合器と、
前記中間周波数信号を復調して得られる復調信号に重畳しているＤＣオフセットのレベルを検出し、制御信号が入力されていない場合には検出したＤＣオフセットのレベルに応じた大きさのオフセット補正量を出力し、前記制御信号が入力された場合には検出したＤＣオフセットのレベルに応じた大きさから大きさを段階的に小さくしたオフセット補正量を出力するオフセット検出部と、
前記オフセット検出部から出力されたオフセット補正量に基づいて前記復調信号に重畳しているＤＣオフセットを除去するＤＣオフセット除去部と、
前記制御信号が入力された場合に前記オフセット検出部から出力されたオフセット補正量の大きさに対応した周波数補正量に基づいて前記ローカル信号の周波数を補正する周波数補正部と、
前記ＤＣオフセット除去部によりＤＣオフセットが除去された復調信号に基づいて前記制御信号を生成し、生成した制御信号を前記ＤＣオフセット検出部および前記周波数補正部に入力する制御部と、
を含む無線通信装置。
【請求項２】
前記ＤＣオフセット検出部は、前記制御信号が入力された場合にはカウンタのカウント動作に連動して前記オフセット補正量を段階的に変化させる請求項１に記載の無線通信装置。
【請求項３】
前記周波数補正部は、前記ＤＣオフセット検出部から出力された段階的に小さくなる前のオフセット補正量に対応する大きさの周波数補正量に向けて周波数補正量の大きさを段階的に変化させる請求項２に記載の無線通信装置。
【請求項４】
前記周波数補正部は、前記周波数補正量の大きさを前記オフセット補正量の大きさの変化と連動するように変化させる請求項３に記載の無線通信装置。
【請求項５】
前記周波数補正量の大きさと前記オフセット補正量の大きさとは共通のカウンタのカウント値に応じて変化する請求項４に記載の無線通信装置。
【請求項６】
前記ＤＣオフセット検出部は、前記オフセット補正量を段階的に小さくする際に、前記ローカル信号の周波数が前記周波数補正量に基づいて補正された周波数に収束した後に前記オフセット補正量の大きさを変化させる請求項３乃至５のいずれか１項に記載の無線通信装置。
【請求項７】
前記ローカル信号を生成すると共に、前記ローカル信号の周波数が前記周波数補正量に基づいて補正された周波数に収束したことを示すロック検出信号を生成するローカル信号生成部を更に含み、
前記ＤＣオフセット検出部は、前記オフセット補正量を段階的に小さくする際に、前記ロック検出信号に基づいて前記オフセット補正量を変化させる請求項６に記載の無線通信装置。
【請求項８】
受信信号の周波数変換を行って中間周波数信号を得るステップと、
前記中間周波数信号を復調して復調信号を得るステップと、
前記復調信号に重畳しているＤＣオフセットのレベルを検出し、検出したＤＣオフセットのレベルに応じたオフセット補正量を得るステップと、
前記オフセット補正量に基づいて前記復調信号に重畳しているＤＣオフセットを除去するステップと、
ＤＣオフセットが除去された復調信号に基づいて制御信号を得るステップと、
前記制御出信号に応答して前記復調信号に重畳しているＤＣオフセットが解消するように前記中間周波数信号の周波数制御を行うステップと、
前記制御信号に応答して前記オフセット補正量を段階的に小さくするステップと、
を含む受信信号の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置および受信信号の処理方法に関し、特に自動周波数制御機能を有する無線通信装置およびその受信信号の処理方法に関する。
【背景技術】
【０００２】
無線通信装置に備えられた水晶発振器の発振周波数ばらつきや環境温度変化等によって生じる送信周波数と受信周波数との周波数誤差を補償する技術として、自動周波数制御（ＡＦＣ：Auto Frequency Control）が知られている。
【０００３】
特許文献１には、レベルの偏りのない既知情報を含む信号によって角度変調されたＴＤＭＡ信号を受信信号として入力する入力手段と、変更可能な発振周波数をもつ局部発振信号を発振する局部発振器（１０８）を含み、局部発振信号に基づいて受信信号の搬送波周波数を変換し、周波数変換した信号を出力する搬送波周波数変換手段（１０２）と、周波数変換した信号を復調して、復調信号を出力する復調部（１０３）と、復調信号と既知信号パターンとの比較によって同期検出を行い、同期を検出したときに同期検出信号を出力する同期検出部（１０５）と、復調信号をコンデンサ結合によって直流カットして同期検出部に渡すためのコンデンサ結合部（１０４）と、同期検出信号に応答して、復調信号のレベルから周波数変換した信号の周波数オフセットを計算して、この計算結果をＡＦＣ信号として局部発振器に入力して、入力搬送波周波数を変更するための自動周波数制御部（１０６）とを有する周波数オフセット補正機能付き通信装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１６２９３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
無線通信システムにおいては、低消費電力化および周波数の利用効率の向上が求められている。無線通信システムにおいて、電波をより遠方まで到達させることができれば、基地局は広い範囲をカバーすることができ、周波数利用効率が高くなる。この場合、送信側において電力を上げて送信を行う必要がある。一般的には、受信側より送信側の消費電力が大きい。このような状況下で、無線通信システムにおける消費電力を削減するためには送信側において送信時間を短縮することが有効である。
【０００６】
ところで、自動周波数制御（ＡＦＣ）機能を有する受信側の無線通信装置では、受信したデータの同期検出を契機として自動周波数制御（ＡＦＣ）を開始する。自動周波数制御（ＡＦＣ）が開始されると、受信信号を復調することにより得られる復調信号に重畳するＤＣオフセットが解消され、これにより受信データの再生が可能となる。しかしながら、自動周波数制御（ＡＦＣ）が開始されてから目標周波数に安定するまでの期間が長いと、この期間においてはＤＣオフセットが解消されず、ビットエラーを生じることとなる。このビットエラーを生じるタイミングが受信データのプリアンブル（図３参照）の後半部分となると、プリアンブルに続くユニークワード（図３参照）の検出ができなくなる場合があり、これによってユニークワードに続くユーザデータ（図３参照）の先頭部分を検出することができなくなる。その結果、受信側においてデータ再生を行うことができなくなる。これを回避するためには、同期検出を行うためにデータの先頭部分に付与されるプリアンブルを長くする必要がある。しかしながら、データのプリアンブルを長くすることは、送信側における送信時間の増大を招き、結果として送信側における消費電力が増大する。
【０００７】
本発明は、上記した点に鑑みてなされたものであり、自動周波数制御（ＡＦＣ）の開始時後に生ずるビットエラーを防止することにより、無線通信システムにおける電力消費量の削減に寄与することができる無線通信装置および受信信号の処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明に係る無線通信装置は、受信信号と周波数が可変であるローカル信号とを混合して中間周波数信号を生成する混合器と、前記中間周波数信号を復調して得られる復調信号に重畳しているＤＣオフセットのレベルを検出し、制御信号が入力されていない場合には検出したＤＣオフセットのレベルに応じた大きさのオフセット補正量を出力し、前記制御信号が入力された場合には検出したＤＣオフセットのレベルに応じた大きさから大きさを段階的に小さくしたオフセット補正量を出力するオフセット検出部と、前記オフセット検出部から出力されたオフセット補正量に基づいて前記復調信号に重畳しているＤＣオフセットを除去するＤＣオフセット除去部と、前記制御信号が入力された場合に前記オフセット検出部から出力されたオフセット補正量の大きさに対応した周波数補正量に基づいて前記ローカル信号の周波数を補正する周波数補正部と、前記ＤＣオフセット除去部によりＤＣオフセットが除去された復調信号に基づいて前記制御信号を生成し、生成した制御信号を前記ＤＣオフセット検出部および前記周波数補正部に入力する制御部と、を含む。
【０００９】
また、上記の目的を達成するために、本発明に係る受信信号の処理方法は、受信信号の周波数変換を行って中間周波数信号を得るステップと、前記中間周波数信号を復調して復調信号を得るステップと、前記復調信号に重畳しているＤＣオフセットのレベルを検出し、検出したＤＣオフセットのレベルに応じたオフセット補正量を得るステップと、前記オフセット補正量に基づいて前記復調信号に重畳しているＤＣオフセットを除去するステップと、ＤＣオフセットが除去された復調信号に基づいて制御信号を得るステップと、前記制御出信号に応答して前記復調信号に重畳しているＤＣオフセットが解消するように前記中間周波数信号の周波数制御を行うステップと、前記制御信号に応答して前記オフセット補正量を段階的に小さくするステップと、を含む。
【発明の効果】
【００１０】
本発明に係る無線通信装置および受信信号の処理方法によれば、自動周波数制御（ＡＦＣ）の開始後に生ずるビットエラーが防止され、これにより、無線通信システムにおける電力消費量の削減に寄与することができる。
【図面の簡単な説明】
【００１１】
【図１】比較例に係る無線通信装置の構成を示すブロック図である。
【図２】比較例に係る無線通信装置の構成要素であるオフセット検出部の構成を示すブロック図である。
【図３】受信データのフレーム構成を示す図である。
【図４】比較例に係る無線通信装置の構成要素であるＡＦＣコントローラの構成を示すブロック図である。
【図５】比較例に係る無線通信装置の動作を示すタイムチャートである。
【図６】比較例に係る無線通信装置に係る周波数検波信号に生じるＤＣオフセットとオフセット補正量との関係を示す図である。
【図７】本発明の第１の実施形態に係る無線通信装置の構成を示すブロック図である。
【図８】本発明の第１の実施形態に係る無線通信装置の構成要素であるオフセット検出部の構成を示すブロック図である。
【図９】本発明の第１の実施形態に係る無線通信装置の動作を示すタイムチャートである。
【図１０】本発明の第１の実施形態に係る周波数検波信号に生じるＤＣオフセットとオフセット補正量との関係を示す図である。
【図１１】発明の第２の実施形態に係る無線通信装置の構成を示すブロック図である。
【図１２】本発明の第２の実施形態に係る無線通信装置の構成要素であるＡＦＣコントローラの構成を示すブロック図である。
【図１３】本発明の第２の実施形態に係る無線通信装置の構成要素である周波数補正量制御部の構成を示すブロック図である。
【図１４】本発明の第２の実施形態に係る無線通信装置の動作を示すタイムチャートである。
【図１５】本発明の第２の実施形態に係る周波数検波信号に生じるＤＣオフセットとオフセット補正量との関係を示す図である。
【図１６】発明の第３の実施形態に係る無線通信装置の構成を示すブロック図である。
【図１７】本発明の第３の実施形態に係る無線通信装置の構成要素であるオフセット検出部の構成を示すブロック図である。
【図１８】本発明の第３の実施形態に係る無線通信装置の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１２】
はじめに、本発明の実施形態に係る無線通信装置の比較対象となる比較例に係る無線通信装置について説明する。なお、以下の説明では、特定小電力無線システムで採用されているＦＳＫ（Frequency Shit Keying）変調方式で変調された変調信号を受信する無線通信装置（受信機）を例に説明する。
【００１３】
図１は、本発明の比較例に係る無線通信装置５００の構成を示すブロック図である。図示しない送信機から送信されたＦＳＫ変調信号は、アンテナ１０により受信され、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）１１に供給される。
【００１４】
低雑音増幅器１１は、受信したＦＳＫ変調信号を増幅して増幅信号Ｓ１１を生成し、これをミキサ１２に供給する。
【００１５】
ミキサ１２は、低雑音増幅器１１から供給される増幅信号Ｓ１１とＰＬＬ回路２３から供給されるローカル信号Ｓ２３との周波数混合により増幅信号Ｓ１１の周波数変換を行い、増幅信号Ｓ１１の周波数よりも低周波の中間周波数信号Ｓ１２を生成する。中間周波数信号Ｓ１２は、バンドパスフィルタ１３に供給される。
【００１６】
バンドパスフィルタ１３は、中間周波数信号Ｓ１２から不要な周波数成分を除去した信号Ｓ１３を生成し、これをリミッタ１４に供給する。
【００１７】
リミッタ１４は、振幅成分を持つ信号Ｓ１３から振幅一定の信号（方形波）Ｓ１４を生成し、一定振幅となった信号Ｓ１４を周波数検波部１５に供給する。
【００１８】
周波数検波部１５は、周波数変調されている信号Ｓ１４における周波数変化を電圧変化に変換した周波数検波信号（復調信号）Ｓ１５を生成する。すなわち、周波数検波部１５は、入力信号が所定の基準周波数ｆ１よりも高周波の区間ではハイレベルの信号を出力し、入力信号が基準周波数ｆ１よりも低周波の区間ではローレベルの信号を出力する。周波数検波信号Ｓ１５は、ＤＣオフセット検出部１６およびＤＣオフセット除去部１７にそれぞれ供給される。
【００１９】
ＤＣオフセット検出部１６は、周波数検波信号Ｓ１５に重畳しているＤＣオフセットのレベル（以下ＤＣオフセット量という）を検出し、検出したＤＣオフセット量をオフセット補正量Ｓ１６として出力する。周波数検波信号Ｓ１５に生じるＤＣオフセットは、中間周波数信号Ｓ１２の周波数の基準周波数ｆ１からのずれに起因するものである。
【００２０】
ここで、図２は、ＤＣオフセット検出部１６の構成を示すブロック図である。ＤＣオフセット検出部１６は、変曲点検出回路１６１と、平均化回路１６２とを含んで構成されている。変曲点検出回路１６１は、周波数検波信号Ｓ１５の各変曲点（ハイレベル点とローレベル点の中間点）を抽出する。平均化回路１６２は、抽出された各変曲点の電圧レベルを平均化することにより周波数検波信号Ｓ１５のＤＣオフセット量を検出し、その検出した値をオフセット補正量Ｓ１６として出力する。また、平均化回路１６２は、ＡＦＣコントローラ２０から供給される自動周波数制御（ＡＦＣ）の開始時点を示すＡＦＣタイミング信号（制御信号）Ｓ２０Ａの立ち上がりのタイミングで、その出力値であるオフセット補正量Ｓ１６をゼロにリセットする。なお、ＤＣオフセット検出部１６は、周波数検波信号Ｓ１５の各ハイレベルのピーク点と各ローレベルのピーク点を抽出し、抽出した各点の電圧レベルを平均化することによりＤＣオフセット量を検出してもよい。オフセット補正量Ｓ１６は、ＤＣオフセット除去部１７およびＡＦＣコントローラ２０にそれぞれ供給される。
【００２１】
ＤＣオフセット除去部１７は、ＤＣオフセット検出部１６から出力されるオフセット補正量Ｓ１６に基づいて周波数検波信号Ｓ１５に生じているＤＣオフセットを除去する。すなわち、ＤＣオフセット除去部１７は、周波数検波信号Ｓ１５に生じているＤＣオフセットレベルを、オフセット補正量Ｓ１６分シフトさせる処理を行うことによりＤＣオフセットが除去された周波数検波信号Ｓ１７を生成する。ＤＣオフセットが除去された周波数検波信号Ｓ１７は、プリアンブル再生部１８に供給される。
【００２２】
プリアンブル再生部１８は、ＤＣオフセットが除去された周波数検波信号Ｓ１７から適切なシンボルタイミングを抽出し、そのシンボルタイミングで受信データのプリアンブルのデータ判定を行い、プリアンブル再生信号Ｓ１８を生成する。
【００２３】
ここで、図３は、無線通信装置５００において受信される受信データ３００の概略のフレーム構成を示す図である。受信データ３００は、プリアンブル３０１、ユニークワード３０２およびユーザデータ３０３により構成される。プリアンブル３０１は、無線通信装置５００が同期検出を行うための同期用信号（例えば“１”と“０”の繰り返し信号）を含んでいる。ユニークワード３０２は、プリアンブル３０１とユーザデータ３０３との間に挿入されている。ユニークワード３０２は、予め定められたビットパターンを有しており、ユーザデータ３０３の先頭（開始）を検出するために設けられている。ユーザデータ３０３は、音声データ、画像データ、テキストデータ等のユーザの利用に供されるデータを格納する部分である。
【００２４】
プリアンブル再生部１８は、例えば、“１”と“０”の繰り返し信号により構成されるプリアンブル３０１の再生を行って、プリアンブル再生信号Ｓ１８を生成し、これを同期検出部１９およびデータ再生部２４に供給する。
【００２５】
同期検出部１９は、プリアンブル再生信号Ｓ１８を用いて同期検出を行い、無線通信装置５００の動作を受信データに同期させるための同期検出信号Ｓ１９を生成する。同期検出信号Ｓ１９は、ＡＦＣコントローラ２０およびデータ再生部２４に供給される。
【００２６】
データ再生部２４は、同期検出信号Ｓ１９に応答して受信データに含まれるユニークワード３０２の検出を行う。ユニークワード３０２の検出は、データ再生部２４が予め保持しているビットパターンとのパターンマッチングにより行われる。データ再生部２４は、ユニークワード３０２を検出することによりユーザデータ３０３の先頭（開始）を検出し、ユーザデータ３０３の先頭部からデータ再生処理を行い、再生データＳ２４を図示しない後段のブロックに供給する。
【００２７】
図４は、ＡＦＣコントローラ２０の構成を示すブロック図である。ＡＦＣコントローラ２０は、周波数換算部２０１と、ＡＦＣタイミング信号生成部２０２とを含んで構成されている。ＡＦＣタイミング信号生成部２０２は、同期検出部１９から供給される同期検出信号Ｓ１９に応答して自動周波数制御（ＡＦＣ）の開始時点を定めるＡＦＣタイミング信号（制御信号）Ｓ２０Ａを生成し、これを周波数換算部２０１に供給するとともに、ＰＬＬ周波数設定部２２およびＤＣオフセット検出部１６に供給する。周波数換算部２０１は、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなると、ＤＣオフセット検出部１６から供給されるオフセット補正量Ｓ１６を周波数補正量に換算した周波数補正量Ｓ２０Ｂを出力する。すなわち、周波数補正量Ｓ２０Ｂは、中間周波数信号Ｓ１２の基準周波数ｆ１に対する周波数ずれを解消するための周波数補正量を示している。周波数補正量Ｓ２０Ｂは、ＰＬＬ周波数設定部２２に供給される。
【００２８】
周波数保持部２１は、ローカル信号Ｓ２３の周波数の基準値（すなわち、自動周波数制御（ＡＦＣ）の開始時点におけるＰＬＬ回路２３の周波数設定値）を保持するレジスタである。周波数保持部２１に保持されている周波数は、周波数情報Ｓ２１としてＰＬＬ周波数設定部２２に供給される。
【００２９】
ＰＬＬ周波数設定部２２は、ＡＦＣコントローラ２０から供給されるＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなる区間において、周波数情報Ｓ２１によって示される周波数と周波数補正量Ｓ２０Ｂとの和を算出し、算出した値を周波数設定値Ｓ２２として出力する。周波数設定値Ｓ２２は、ＰＬＬ回路２３に供給される。
【００３０】
ＰＬＬ回路２３は、位相検出器、ループフィルタ、電圧制御発振器、分周器などを含んで構成されており、周波数設定値Ｓ２２に相当する周波数のローカル信号Ｓ２３を生成し、これをミキサ１２に供給する。
【００３１】
このように、無線通信装置５００では、ミキサ２、周波数検波部１５、ＤＣオフセット検出部１６、ＡＦＣコントローラ２０、ＰＬＬ周波数設定部２２およびＰＬＬ回路２３を含む周波数制御ループが構成され、周波数検波信号Ｓ１５に重畳するＤＣオフセットが解消するようにローカル信号Ｓ２３の周波数が制御され、これによって中間周波数信号Ｓ１２の周波数が基準周波数ｆ１と一致するように制御される。
【００３２】
次に、上述した構成を有する無線通信装置５００の動作について説明する。図５は、無線通信装置５００の動作を例示するタイムチャートである。
【００３３】
アンテナ１０で受信されたＦＳＫ変調信号は、低雑音増幅器１１によって増幅され、ミキサ１２に入力される。ミキサ１２は、低雑音増幅器１１から供給される増幅信号Ｓ１１とＰＬＬ回路２３から供給されるローカル信号Ｓ２３との周波数混合により増幅信号Ｓ１１の周波数変換を行い、中間周波数信号Ｓ１２を生成する。この時点では、自動周波数制御（ＡＦＣ）が開始されていないので、ローカル信号Ｓ２３は、初期値（図５の例では、９２０ＭＨｚ）に設定されている。従って、中間周波数信号Ｓ１２には、周波数検波部１５において設定されている基準周波数ｆ１に対する周波数ずれを生じている。なお、以下の説明は、中間周波数信号Ｓ１２は、基準周波数ｆ１に対して＋５０ｋＨｚの周波数ずれが生じているものとして説明する。
【００３４】
中間周波数信号Ｓ１２は、バンドパスフィルタ１３およびリミッタ１４により所定の処理が施され、周波数検波部１５に入力される。
【００３５】
周波数検波部１５は、周波数変調されている信号Ｓ１４における周波数変化を電圧変化に変換した周波数検波信号Ｓ１５を生成する。図５に例示すように、周波数検波信号Ｓ１５は、データ“１”に対応するハイレベル部分とデータ“０”に対応するローレベル部分を含む。また、周波数検波信号Ｓ１５は、自動周波数制御（ＡＦＣ）が開始される前の期間において、中間周波数信号Ｓ１２の周波数ずれ量（＋５０ｋＨｚ）に相当するＤＣオフセットを生じている。
【００３６】
ＤＣオフセット検出部１６は、周波数検波信号Ｓ１５に生じている＋５０ｋＨｚに相当するＤＣオフセット量を検出し、検出したＤＣオフセット量をオフセット補正量Ｓ１６として出力する。なお、図５においては、理解を容易にするために、オフセット補正量Ｓ１６は、周波数に換算した値が示されている。
【００３７】
ＤＣオフセット除去部１７は、周波数検波信号Ｓ１５のＤＣオフセットレベルを、オフセット補正量Ｓ１６分シフトさせる処理を行うことにより、ＤＣオフセットが除去された周波数検波信号Ｓ１７を生成する。ＤＣオフセット除去部１７の作用により、自動周波数制御（ＡＦＣ）が開始される前においてもゼロレベルを中心とした周波数検波信号Ｓ１７が生成され、後段のプリアンブル再生部１８においてデータ再生が可能となる。仮にＤＣオフセット除去前の周波数検波信号Ｓ１５を後段のプリアンブル再生部１８に供給した場合、プリアンブル再生部１８は、適正にデータを再生することができず、ビットエラーとなる。その結果、同期検出部１９による同期検出が不可となる。
【００３８】
プリアンブル再生部１８において、受信データ３００のプリアンブル３０１が再生されると、同期検出信号Ｓ１９がハイレベルとなり、これに伴って、ＡＦＣタイミング信号Ｓ２０Ａもハイレベルとなる。ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなると、自動周波数制御（ＡＦＣ）が開始されるとともに、ＤＣオフセット検出部１６は、オフセット補正量Ｓ１６をリセットしてゼロにする。すなわち、自動周波数制御（ＡＦＣ）が開始された後は、周波数ずれが解消され、これに伴ってＤＣオフセットが解消されることとなるので、ＤＣオフセット除去部１７によるオフセット除去処理は不要となる。従って、無線通信装置５００では、自動周波数制御（ＡＦＣ）の開始と同時にオフセット補正量Ｓ１６をリセットする。
【００３９】
ＡＦＣコントローラ２０は、自動周波数制御（ＡＦＣ）が開始されるとその時点におけるオフセット補正量Ｓ１６（＋５０ｋＨｚ相当）を取り込み、取り込んだオフセット補正量Ｓ１６から周波数補正量Ｓ２０Ｂを導出する。図５に示す例では、ＡＦＣコントローラ２０は、周波数補正量Ｓ２０Ｂとして−５０ｋＨｚを導出することとなる。
【００４０】
ＰＬＬ周波数設定部２２は、周波数保持部２１から供給される周波数情報Ｓ２１によって示される周波数（図５に示す例では９２０ＭＨｚ）と、周波数補正量Ｓ２０Ｂ（図５に示す例では−５０ｋＨｚ）とを加算して得た周波数９１９．９５０ＭＨｚをローカル信号Ｓ２３の周波数設定値Ｓ２２として出力する。これにより、ローカル信号Ｓ２３の周波数は、初期値の９２０ＭＨｚから９１９．９５０ＭＨｚに変化する。これにより、中間周波数信号Ｓ１２と基準周波数ｆ１との周波数ずれが解消され、周波数検波信号Ｓ１５におけるＤＣオフセットが解消される。
【００４１】
なお、自動周波数制御（ＡＦＣ）は、受信データ３００のプリアンブル３０１の領域で行われ、ユニークワード３０２の再生時点までに完了しておく必要がある。
【００４２】
ここで、図５に示すように、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなって自動周波数制御（ＡＦＣ）が開始されてから、ローカル信号Ｓ２３の周波数が周波数設定値Ｓ２２に安定するまでにある程度の時間を要する（以下、この時間を安定化期間と称する）。特に周波数補正量が大きい場合には、より長い安定化期間を要する。一方、ＤＣオフセット検出回路１６では、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなるタイミングでオフセット補正量Ｓ１６をリセットする。
【００４３】
図６には、自動周波数制御（ＡＦＣ）開始直後における周波数検波信号Ｓ１５のＤＣオフセットの推移（実線）と、オフセット補正量Ｓ１６の推移（破線）が示されている。図６に示すように、安定化期間Ｔにおいては、周波数検波信号Ｓ１５にＤＣオフセットが残存している。一方、オフセット補正量Ｓ１６は、自動周波数制御（ＡＦＣ）の開始と同時にリセットされてゼロとなる。オフセット補正量Ｓ１６がゼロとなると、ＤＣオフセット除去部１７によるＤＣオフセットの除去処理が実質的に無効となる。すなわち、自動周波数制御（ＡＦＣ）の開始直後の安定化期間では、周波数検波信号Ｓ１５に残存しているＤＣオフセットは、ＤＣオフセット除去部１７において除去されない。従って、安定化期間では、周波数検波信号Ｓ１７はゼロレベルを中心とする波形ではなくなり（図５参照）、安定化期間に対してシンボル時間が短い場合には、ビットエラーを引き起こす。周波数検波信号Ｓ１７においてＤＣオフセットが除去されない場合、プリアンブル再生部１８は、 例えば“０１０１・・・”と再生すべきプリアンブルを例えば“１１１１・・・”と誤って再生することとなる。
【００４４】
一方、データ再生部２４では、受信した熱雑音がユニークワード３０２と偶然一致した場合、当該熱雑音を誤ってユニークワードとして検出してしまう場合がある。このようなユニークワードの誤検出を回避するために、ユニークワード３０２に連続するプリアンブル３０１の後半部分とユニークワード３０２との同時監視が行われている。すなわち、監視領域を拡張することで、ユニークワードの誤検出の確率を低減しようというものである。この場合において、熱雑音等により同期検出部１９による同期検出が遅れ、これによって自動周波数制御（ＡＦＣ）の開始時点がプリアンブル３０１の後半にずれ込むと、ユニークワード３０２と同時監視されるプリアンブル領域に上述のビットエラーが生じることとなる。このビットエラーにより、プリアンブル３０１の後半部分とユニークワード３０２からなる一連のビットパターンを検出ことができなくなるので、結果としてユニークワード３０２の検出が不可となり、これに伴ってユーザデータ３０３の再生も不可となる。これを回避するためには、送信側において、より長いプリアンブルを付与してデータ送信を行う必要がある。しかしながら、プリアンブル長の増加は送信時間の増大に繋がり、結果として、消費電力の増大を招く。このように、比較例に係る無線通信装置５００では、自動周波数制御（ＡＦＣ）の開始直後に生じるビットエラーに起因して送信装置も含む無線通信システムにおける低消費電力化の実現が困難である。
【００４５】
以下に示す本発明の実施形態に係る無線通信装置では、上述の比較例に係る無線通信装置５００における自動周波数制御（ＡＦＣ）の開始時点におけるビットエラーを解消することにより、プリアンブル長の増加を不要とするものである。
【００４６】
[第１の実施形態]
図７は、本発明の第１の実施形態に係る無線通信装置１００の構成を示すブロック図である。なお、図７において、上述した比較例に係る無線通信装置５００と同一のブロックおよび信号等には、同一の参照符号を付与している。また、以下の説明では、本実施形態に係る無線通信装置１００が比較例に係る無線通信装置５００と共通する部分については、それらの説明を省略する。
【００４７】
本実施形態に係る無線通信装置１００では、比較例に係る無線通信装置５００と同様、ミキサ２、周波数検波部１５、ＤＣオフセット検出部１６ａ、ＡＦＣコントローラ２０、ＰＬＬ周波数設定部２２およびＰＬＬ回路２３を含む周波数制御ループが構成され、周波数検波信号Ｓ１５に重畳するＤＣオフセットが解消するようにローカル信号Ｓ２３の周波数が制御され、これによって中間周波数信号Ｓ１２の周波数が基準周波数ｆ１と一致するように制御される。なお、ミキサ１２は、本発明の周波数混合器に対応し、周波数検波部１５は、本発明の復調部に対応し、ＰＬＬ回路２３は、本発明のローカル信号信号生成部に対応し、ＡＦＣコントローラ２０は、本発明の制御部および周波数補正部に対応し、ＰＬＬ周波数設定部２２は、本発明の周波数補正部に対応する。
【００４８】
本実施形態に係る無線通信装置１００は、比較例に係る無線通信装置５００のＤＣオフセット検出部１６とは異なる構成のＤＣオフセット検出部１６ａを有する。図８は、本実施形態に係るＤＣオフセット検出部１６ａの構成を示すブロック図である。
【００４９】
カウンタ制御部１６３には、ＡＦＣコントローラ２００からＡＦＣタイミング信号（制御信号）Ｓ２０Ａが入力される。カウンタ制御部１６３は、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなってから、カウンタ１６４が８カウントするまでの期間においてハイレベルを呈するカウンタイネーブル信号Ｓ１６３を生成し、これをカウンタ１６４に供給するとともにセレクタ１６８の制御端子に供給する。
【００５０】
カウンタ１６４は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する間、図示しないクロックパルス生成器によって生成される基準クロックパルスのパルス数をカウントアップする。本実施形態では、カウンタは、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する間０〜８までカウントする。カウンタ１６４のカウント値Ｓ１６４は、乗算器１６７およびカウンタ制御部１６３に供給される。
【００５１】
レジスタ１６５は、自動周波数制御（ＡＦＣ）の開始時点を示すＡＦＣタイミング信号Ｓ２０Ａの立ち上がりのタイミングでオフセット補正量Ｓ１６を取り込んで保持し、その保持値Ｓ１６５を１／８乗算器１６６に供給する。なおレジスタ１６５は、ＲＡＭなどのメモリで構成されていてもよい。
【００５２】
１／８乗算器１６６は、レジスタ１６５に保持されたオフセット補正量の保持値Ｓ１６５の１／８倍に相当する値Ｓ１６６を生成し、これを乗算器１６７に供給する。
【００５３】
乗算器１６７は、１／８乗算器１６６から出力される値Ｓ１６６と、カウンタ１６４のカウント値Ｓ１６４とを乗算して得た乗算値Ｓ１６７をセレクタ１６８の第１の入力端子に供給する。
【００５４】
セレクタ１６８は、カウンタ制御部１６３からのカウンタイネーブル信号Ｓ１６３が入力される制御端子と、乗算器１６７からの乗算値Ｓ１６７が入力される第１の入力端子と、オフセット補正量としてゼロレベルが入力される第２の入力端子を有する。セレクタ１６８は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間においては、第１の入力端子に入力される乗算値Ｓ１６７を選択する一方、カウンタイネーブル信号Ｓ１６３がローレベルを呈する期間においては、第２の入力端子に入力されるゼロレベルを選択し、選択値Ｓ１６８を減算器１６９に供給する。
【００５５】
変曲点検出回路１６１は、周波数検波信号Ｓ１５の各変曲点（ハイレベル点とローレベル点の中間点）を抽出する。平均化回路１６２は、抽出された各変曲点の電圧レベルを平均化し、これによって得た値をオフセット量検出値Ｓ１６２として出力する。平均化回路１６２は、カウンタイネーブル信号Ｓ１６３の立ち上がり時点のオフセット検出値Ｓ１６２を保持し、カウンタイネーブル信号Ｓ１６３の立ち下がりのタイミングでオフセット量検出値Ｓ１６２をリセットする。平均化回路１６２より出力されるオフセット量検出値Ｓ１６２は、減算器１６９に供給される。
【００５６】
減算器１６９は、オフセット量検出値Ｓ１６２からセレクタ１６８の選択値Ｓ１６８を差し引く減算処理を行い、これによって得られた値をオフセット補正量Ｓ１６として出力する。
【００５７】
次に、上述した構成を有する本実施形態に係る無線通信装置１００の動作について説明する。図９は、本実施形態に係る無線通信装置１００の動作を例示するタイムチャートである。
【００５８】
データ受信時点から自動周波数制御（ＡＦＣ）が開始されるまでの期間（すなわち、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなるまでの期間）における動作は、上述した比較例に係る無線通信装置５００と同様である。図９では、この期間においてＤＣオフセット検出部１６ａが、周波数検波信号Ｓ１５に生じている＋５０ｋＨｚ相当のＤＣオフセットを検出し、＋５０ｋＨｚ相当のオフセット補正量Ｓ１６を出力している場合が例示されている。
【００５９】
ＡＦＣ制御信号Ｓ２０Ａがハイレベルとなるタイミングで、カウンタ制御部１６３から出力されるカウンタイネーブル信号Ｓ１６３はハイレベルとなる。カウンタ１６４は、カウンタイネーブル信号Ｓ１６３がハイレベルとなると、図示しない基準クロックパルスのパルス数のカウントアップを開始する。カウンタ１６４のカウント値Ｓ１６４が８となったとき、カウンタイネーブル信号Ｓ１６３はローベルとなり、これに伴い、カウンタ１６４はカウントアップ動作を停止する。
【００６０】
レジスタ１６５は、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなるタイミングで、オフセット補正量Ｓ１６を取り込み、取り込んだ値を保持する。図９に示す例では、レジスタ１６５は、＋５０ｋＨｚ相当のオフセット補正量を保持する。なお、図９においては
、理解を容易にするために、オフセット補正量Ｓ１６、レジスタ保持値Ｓ１６５、１／８乗算器出力Ｓ１６６および乗算器出力Ｓ１６７は、周波数に換算した値が示されている。
【００６１】
１／８乗算器１６６は、レジスタ１６５の保持値Ｓ１６５を１／８倍することにより得た値（すなわち＋６．２５ｋＨｚ相当）を出力値Ｓ１６６として出力する。
【００６２】
乗算器１６７は、カウンタ１６４のカウント値Ｓ１６４と、１／８乗算器１６６の出力値Ｓ１６６とを乗算し、乗算値Ｓ１６７を出力する。すなわち、乗算器１６７は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間内において、カウンタ１６４のインクリメント動作に連動して、０[ｋＨｚ]、＋６．２５[ｋＨｚ]、＋１２．５[ｋＨｚ]、＋１８．７５[ｋＨｚ]、＋２５[ｋＨｚ]、＋３１．２５[ｋＨｚ]、＋３７．５[ｋＨｚ]、＋４３．７５[ｋＨｚ]、＋５０[ｋＨｚ]に相当する値を乗算値Ｓ１６７として順次出力する。
【００６３】
セレクタ１６８は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間において、上述のように順次変化する乗算器１６７からの乗算値Ｓ１６７を選択値Ｓ１６８として出力する。
【００６４】
平均化回路１６２は、カウンタイネーブル信号Ｓ１６３がハイレベルとなるタイミングにおけるオフセット量検出値（＋５０ｋＨｚ相当）を保持し、その保持しているオフセット量検出値Ｓ１６２を出力する。
【００６５】
減算器１６９は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間において、平均化回路１６２から出力されるオフセット量検出値Ｓ１６２からセレクタ１６８によって選択された乗算値Ｓ１６７を減算する。すなわち、減算器１６９は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間において、カウンタ１６４のインクリメント動作に連動して、５０[ｋＨｚ]、＋４３．７５[ｋＨｚ]、＋３７．５[ｋＨｚ]、＋３１．２５[ｋＨｚ]、＋２５[ｋＨｚ]、＋１８．７５[ｋＨｚ]、＋１２．５[ｋＨｚ]、＋６．２５[ｋＨｚ]、０[ｋＨｚ]に相当するＤＣオフセット量をオフセット補正量Ｓ１６として順次出力する。
【００６６】
一方、ＰＬＬ周波数設定部２２は、比較例に係る無線通信装置５００と同様、＋５０ｋＨｚの周波数ずれを補正するべく、ＡＦＣタイミング信号Ｓ２０Ａの立ち上がりのタイミングで、ローカル信号Ｓ２３の周波数を９１９．９５０ＭＨｚに設定するべく周波数設定値Ｓ２２を出力する。これにより、自動周波数制御（ＡＦＣ）開始前において９２０ＭＨｚに設定されていたローカル信号Ｓ２３の周波数は、ＡＦＣタイミング信号Ｓ２０Ａの立ち上がり時点から、９１９．９５０ＭＨｚに向けて徐々に低下する。
【００６７】
なお、カウンタイネーブル信号Ｓ１６３がローレベルとなった後は、セレクタ１６８は、第２の入力端子に入力されたゼロレベルを選択し、また平均化回路１６２から出力されるオフセット量検出値Ｓ１６２がリセットされるので、オフセット補正量Ｓ１６となる。
【００６８】
図１０は、本実施形態に係る無線通信装置１００における、自動周波数制御（ＡＦＣ）開始直後の周波数検波信号Ｓ１５のＤＣオフセットの推移（実線）と、オフセット補正量Ｓ１６の推移（破線）を示す図である。図１０に示すように、自動周波数制御（ＡＦＣ）開始直後の安定化期間Ｔにおいては、周波数検波信号Ｓ１５にＤＣオフセットが残存している。一方、オフセット補正量Ｓ１６は、自動周波数制御（ＡＦＣ）の開始後の所定期間内（本実施形態ではカウンタ１６４が８カウントするまでの期間）において、自動周波数制御（ＡＦＣ）開始時点のオフセット補正量から徐々にゼロに近づくように段階的に変化する。このようにオフセット補正量Ｓ１６を自動周波数制御（ＡＦＣ）の開始時点からゼロに向けて段階的に小さくすることで、ＤＣオフセット除去部１７によるＤＣオフセット除去処理は自動周波数制御（ＡＦＣ）が開始された後でも有効に実施される。すなわち、オフセット補正量Ｓ１６が段階的に変化する期間は、ローカル信号Ｓ２３の周波数が安定化するまでの安定化期間と重なっているので、ＤＣオフセット除去部１７は、安定化期間において、周波数検波信号Ｓ１５に残存するＤＣオフセットを除去することが可能となる。これにより、図９に示すように、安定化期間では、ＤＣオフセット除去部１７から出力される周波数検波信号Ｓ１７はゼロレベルを中心とする波形となり、上述の比較例に係る無線通信装置５００において生じていたビットエラーが解消される。その結果、かかるビットエラーを回避するために必要であった長いプリアンブル領域を短縮することができ、送信側において、送信時間の短縮を図ることが可能となる。これにより、送信側と受信側との間でより少ない電力で無線通信を行うことが可能となり、無線通信システムにおける低消費電力化に寄与することできる。
[第２の実施形態]
図１１は、本発明の第２の実施形態に係る無線通信装置１０１の構成を示すブロック図である。なお、図１１において、上述した比較例に係る無線通信装置５００および第１の実施形態に係る無線通信装置１００と同一のブロックおよび信号等には、同一の参照符号を付与している。また、以下の説明では、本実施形態に係る無線通信装置１０１が比較例に係る無線通信装置５００および第１の実施形態に係る無線通信装置１００と共通する部分については、それらの説明を省略する。
【００６９】
本実施形態に係る無線通信装置１０１は、第１の実施形態に係るＤＣオフセット検出部１６ａと同様の構成および機能を有するＤＣオフセット検出部１６ｂを有する。本実施形態に係るＤＣオフセット検出部１６ｂは、カウンタ制御部１６３からのカウンタイネーブル信号Ｓ１６３とカウンタ１６４からのカウント値Ｓ１６４が、ＡＦＣコントローラ２０ａに供給されるように構成されている点において第１の実施形態に係るＤＣオフセット検出部１６ａと異なる。また、本実施形態に係る無線通信装置１０１は、比較例および第１の実施形態に係るＡＦＣコントローラ２０とは異なる構成および機能を有するＡＦＣコントローラ２０ｂを有する。
【００７０】
図１２は、本実施形態に係るＡＦＣコントローラ２０ｂの構成を示す図である。ＡＦＣコントローラ２０ｂは、比較例および第１の実施形態に係るＡＦＣコントローラ２０と同様、周波数換算部２０１と、ＡＦＣタイミング信号生成部２０２を含む。本実施形態に係るＡＦＣコントローラ２０ｂは、周波数補正量制御部２０３を更に含む。
【００７１】
ＡＦＣタイミング信号生成部２０２は、同期検出信号Ｓ１９に応答して自動周波数制御（ＡＦＣ）の開始時点を定めるＡＦＣタイミング信号Ｓ２０Ａを生成し、これを周波数換算部２０１および周波数補正量制御部２０３に供給するとともに、ＰＬＬ周波数設定部２２およびＤＣオフセット検出部１６ｂに供給する。周波数換算部２０１は、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなると、ＤＣオフセット検出部１６から供給されるオフセット補正量Ｓ１６を周波数補正量に換算した暫定周波数補正量Ｓ２０１を導出し、これを周波数補正量制御部２０３に供給する。周波数補正量制御部２０３には、ＤＣオフセット検出部１６ｂからカウンタイネーブル信号Ｓ１６３およびカウント値Ｓ１６４が供給される。
【００７２】
図１３は、周波数補正量制御部２０３の構成を示すブロック図である。１／８乗算器２１０は、周波数換算部２０１から供給される暫定周波数補正量Ｓ２０１の１／８倍に相当する値Ｓ２１０を生成し、これを乗算器２１１に供給する。
【００７３】
乗算器２１１は、１／８乗算器２１０の出力値Ｓ２１０と、カウンタ１６４のカウント値Ｓ１６４とを乗算して得た乗算値Ｓ２１１をセレクタ２１２の第１の入力端子に供給する。
【００７４】
セレクタ２１２は、カウンタイネーブル信号Ｓ１６３が入力される第１の制御端子と、ＡＦＣタイミング信号Ｓ２０Ａが入力される第２の制御端子と、乗算器２１１からの乗算値Ｓ２１１が入力される第１の入力端子と、暫定周波数補正量Ｓ２０１が入力される第２の入力端子と、周波数補正量として０[ｋＨｚ]が入力される第３および第４の入力端子を有する。セレクタ２１２は、カウンタイネーブル信号Ｓ１６３およびＡＦＣタイミング信号Ｓ２０Ａの双方がハイレベルを呈する期間においては、第１の入力端子に入力される乗算値Ｓ２１１を選択し、カウンタイネーブル信号Ｓ１６３がローレベルを呈し且つＡＦＣタイミング信号Ｓ２０Ａがハイレベルを呈する期間においては第２の入力端子に入力される暫定周波数補正量Ｓ２０１を選択し、ＡＦＣタイミング信号Ｓ２０Ａがローレベルを呈する期間は、第３または第４の入力端子に入力される０[ｋＨｚ]を選択する。セレクタ２１２は、選択した値を周波数補正量Ｓ２０Ｂとして出力する。
【００７５】
次に、上述した構成を有する本実施形態に係る無線通信装置１０１の動作について説明する。図１４は、本実施形態に係る無線通信装置１０１の動作を例示するタイムチャートである。
【００７６】
データ受信時点から自動周波数制御（ＡＦＣ）が開始されるまでの期間（すなわち、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなるまでの期間）における動作は、上述した比較例および第１の実施形態に係る無線通信装置と同様である。図１４では、この期間においてＤＣオフセット検出部１６ｂが、周波数検波信号Ｓ１５に生じている＋５０ｋＨｚ相当のＤＣオフセットを検出し、＋５０ｋＨｚ相当のオフセット補正量Ｓ１６を出力している場合が例示されている。
【００７７】
ＤＣオフセット検出部１６ｂは、第１の実施形態の場合と同様、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間内において、オフセット補正量Ｓ１６が徐々にゼロに近づくように段階的にオフセット補正量Ｓ１６を変化させる。なお、図１４においては、理解を容易にするために、オフセット補正量Ｓ１６は、周波数に換算した値が示されている。
【００７８】
一方、ＡＦＣコントローラ２０ｂを構成する周波数変換部２０１は、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなると、オフセット補正量Ｓ１６（図１４の例では＋５０ｋＨｚ相当）を取り込み、取り込んだ値を周波数補正量に換算し、これを暫定周波数補正量Ｓ２０１として出力する。図１４の例では、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなると、暫定周波数補正量Ｓ２０１として−５０ｋＨｚが出力される。
【００７９】
１／８乗算器２１０は、暫定周波数補正量Ｓ２０１（−５０ｋＨｚ）を１／８倍することにより得た値（すなわち−６．２５ｋＨｚ）を出力値Ｓ２１０として出力する。
【００８０】
乗算器２１１は、カウンタ１６４のカウント値Ｓ１６４と、１／８乗算器２１１の出力値Ｓ２１１とを乗算し、乗算値Ｓ２１１を出力する。すなわち、乗算器２１１は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間内において、カウンタ１６４のインクリメント動作に連動して、０［ｋＨｚ］、−６．２５[ｋＨｚ]、−１２．５[ｋＨｚ]、−１８．７５[ｋＨｚ]、−２５[ｋＨｚ]、−３１．２５[ｋＨｚ]、−３７．５[ｋＨｚ]、−４３．７５[ｋＨｚ]、−５０[ｋＨｚ]に相当する値を乗算値Ｓ２１１として順次出力する。
【００８１】
セレクタ２１２は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間において、乗算器２１１から出力される上記の乗算値Ｓ２１１を選択し、これを周波数補正量Ｓ２０Ｂとして出力する。
【００８２】
ＰＬＬ周波数設定部２２は、周波数保持部２１から供給される周波数情報Ｓ２１によって示される周波数（図１４に示す例では９２０ＭＨｚ）と、周波数補正量Ｓ２０Ｂとを加算して得た周波数をローカル信号Ｓ２３の周波数設定値Ｓ２２として出力する。図１４の例では、ＰＬＬ周波数設定部２２は、カウンタイネーブル信号Ｓ１６３がハイレベルを呈する期間において、周波数設定値Ｓ２２をカウンタ１６４のインクリメント動作と連動して９２０ＭＨｚから９１９．９５０ＭＨｚに向けて６．２５ｋＨｚずつ段階的に低下させる。
【００８３】
これにより、ローカル信号Ｓ２３の周波数は、初期値の９２０ＭＨｚから９１９．９５０ＭＨｚに向けて６．２５ｋＨｚずつ段階的に低下する。
【００８４】
このように、本実施形態に係る無線通信装置１０１によれば、自動周波数制御（ＡＦＣ）が開始されると、周波数補正量Ｓ２０Ｂがカウンタのインクリメント動作に連動して段階的に変化することにより、ローカル信号Ｓ２３の周波数が段階的に変化する動作となる。
【００８５】
なお、カウンタイネーブル信号Ｓ１６３がローレベルとなった後は、セレクタ２１１は、暫定周波数補正量Ｓ２０１（図１４に示す例では−５０ｋＨｚ）を選択することとなり、その結果、ローカル信号Ｓ２３の周波数は９１９．９５０ＭＨｚに維持される。
【００８６】
図１５は、第２の実施形態に係る無線通信装置１０１における、自動周波数制御（ＡＦＣ）開始直後の周波数検波信号Ｓ１５のＤＣオフセットの推移（実線）と、オフセット補正量Ｓ１６の推移（破線）を示す図である。第２の実施形態に係る無線通信装置１０１によれば、自動周波数制御（ＡＦＣ）の開始後の所定期間においては、カウンタ１６４のインクリメント動作に連動してローカル信号Ｓ２３の周波数が段階的に変化する。従って、図１５に示すように、周波数検波信号Ｓ１５に生ずるＤＣオフセットも、オフセット補正量Ｓ１６の段階的な変化に連動するように段階的に変化する。
【００８７】
ここで、上述の比較例および第１の実施形態に係る無線通信装置では、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなるタイミングでオフセット補正量Ｓ１６に相当する周波数分（−５０ｋＨｚ）を一度に変化させる制御方法であった。しかし、周波数補正量が大きいほどローカル信号Ｓ２３の周波数が安定するまでの安定化期間Ｔは長くなる。さらに温度変化等により送信側と受信側の水晶発振周波数がずれることにより、受信毎にＤＣオフセット検出部にて検出されるＤＣオフセット量は異なる場合があり、受信毎に異なる周波数補正量となる場合がある。結果として、自動周波数制御（ＡＦＣ）を行う毎にローカル信号Ｓ２３の周波数が安定するまでの安定化期間Ｔが変動することとなる。これに対し、第１の実施形態に係る無線通信装置１００においては、自動周波数制御（ＡＦＣ）開始直後におけるオフセット補正量Ｓ１６を段階的に変化させるタイミングを固定としているため、自動周波数制御（ＡＦＣ）により設定変更されたローカル信号Ｓ２３の周波数とオフセット補正量Ｓ１６とが整合しない場合がある。その結果、周波数検波信号Ｓ１７において、ＤＣオフセットが残存し、ビットエラーが生じる可能性がある。
【００８８】
一方、第２の実施形態に係る無線通信装置１０１においては、オフセット補正量Ｓ１６をカウンタ１６４のインクリメント動作に連動して段階的に変化させることに加え、周波数補正量Ｓ２０Ｂ（周波数設定値Ｓ２２）も同様にカウンタ１６４のインクリメント動作に連動して段階的に変化させている。これにより、１回の周波数補正量Ｓ２０Ｂを小さくすることができ、ローカル信号Ｓ２３の周波数が安定するまでの安定化期間Ｔは短くなる。その結果、自動周波数制御（ＡＦＣ）により設定変更されたローカル信号Ｓ２３の周波数とオフセット補正量Ｓ１６との間の不整合を軽減することができ、自動周波数制御（ＡＦＣ）開始時におけるビットエラーの発生を更に抑制することがきる。すなわち、自動周波数補正（ＡＦＣ）が開始直後にＤＣオフセット除去部１７から出力される周波数検波信号Ｓ１７はゼロレベルを中心とする波形となり、自動周波数制御（ＡＦＣ）開始後におけるビットエラーの発生を防止することが可能となる。その結果、かかるビットエラーを回避するために必要であった長いプリアンブル領域を短縮することができ、送信側において、送信時間の短縮を図ることが可能となるので、送信側と受信側との間でより小さい電力で無線通信を行うことが可能となる。
［第３の実施形態］
図１６は、本発明の第３の実施形態に係る無線通信装置１０２の構成を示すブロック図である。なお、図１６において、上述した比較例に係る無線通信装置５００、第１および第２の実施形態に係る無線通信装置１００および１０１と同一のブロックおよび信号等には、同一の参照符号を付与している。また、以下の説明では、本実施形態に係る無線通信装置１０２が比較例に係る無線通信装置５００、第１および第２の実施形態に係る無線通信装置１００および１０１と共通する部分については、それらの説明を省略する。
【００８９】
本実施形態に係る無線通信装置１０２は、ＰＬＬ回路２３ｃがＰＬＬロック検出信号Ｓ２３Ａを生成し、これをＤＣオフセット検出部１６ｃに供給するように構成されている点およびＤＣオフセット検出部１６ｃがＰＬＬロック検出信号Ｓ２３Ａに同期して段階的に変化するオフセット補正量Ｓ１６の変化タイミングを定める点が上述の第２の実施形態に係る無線通信装置１０１と異なる。
【００９０】
本実施形態に係るＰＬＬ回路２３ｃは、ローカル信号Ｓ２３を出力するのみならず、ＰＬＬロック検出信号Ｓ２３Ａを出力する。ＰＬＬロック検出信号Ｓ２３Ａは、ローカル信号Ｓ２３の周波数が、周波数設定値Ｓ２２に対する所定範囲内に収束し、安定状態になったときにハイレベルとなる信号である。ＰＬＬロック検出信号Ｓ２３Ａは、ＤＣオフセット検出部１６ｃに供給される。
【００９１】
図１７は、本実施形態に係るＤＣオフセット検出部１６ｃの構成を示すブロック図である。
【００９２】
カウンタ制御部１６３´には、ＡＦＣタイミング信号Ｓ２０ＡおよびＰＬＬロック検出信号Ｓ２３Ａが入力される。カウンタ制御部１６３´は、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなってから、カウンタ１６４´が８カウントするまでの期間においてハイレベルを呈する第１のカウンタイネーブル信号Ｓ１６３を生成し、これをカウンタ１６４´に供給するとともにセレクタ１６８の制御端子に供給する。また、カウンタ制御部１６３´は、ＰＬＬロック検出信号Ｓ２３Ａの立ち上がりを検出したときにハイレベルとなる第２のカウンタイネーブル信号Ｓ１６３Ａを生成し、これをカウンタ１６４´に供給する。
【００９３】
カウンタ１６４´は、第１のカウンタイネーブル信号Ｓ１６３がハイレベルとなるタイミングでカウントアップを開始し、カウント値１以降は、第２のカウンタイネーブル信号Ｓ１６３Ａもハイレベルとなる条件にてカウントアップを行う。つまり、カウンタ１６４´は、カウント値１以降についてはローカル信号Ｓ２３の周波数が安定化した後にカウントアップ動作を行う。本実施形態においては、カウンタ１６４´は、カウンタイネーブル信号Ｓ１６３に基づいて０〜８までカウントする。カウンタ１６４´のカウント値Ｓ１６４は、乗算器１６７およびカウンタ制御部１６３´に供給される。上記以外は、第２の実施形態に係るＤＣオフセット検出部１６ｂと同様である。
【００９４】
次に、上述した構成を有する本実施形態に係る無線通信装置１０２の動作について説明する。図１８は、本実施形態に係る無線通信装置１０２の動作を例示するタイムチャートである。
【００９５】
データ受信時点から自動周波数制御（ＡＦＣ）が開始されるまでの期間（すなわち、ＡＦＣタイミング信号Ｓ２０Ａがハイレベルとなるまでの期間）における動作は、上述した比較例、第１および第２の実施形態に係る無線通信装置と同様である。図１８では、この期間においてＤＣオフセット検出部１６ｃが、周波数検波信号Ｓ１５に生じている＋５０ｋＨｚ相当のＤＣオフセットを検出し、＋５０ｋＨｚ相当のオフセット補正量Ｓ１６を出力している場合が例示されている。なお、図１８においては、理解を容易にするために、オフセット補正量Ｓ１６は、周波数に換算した値が示されている。
【００９６】
ＡＦＣ制御信号Ｓ２０Ａがハイレベルとなるタイミングで、カウンタ制御部１６３´から出力される第１のカウンタイネーブル信号Ｓ１６３はハイレベルを呈する。カウンタ１６４´は、カウンタイネーブル信号Ｓ１６３がハイレベルとなる期間において、図示しない基準クロックパルスのパルス数のカウントアップを開始する。カウンタ１６４´のカウント値Ｓ１６４が８となったとき、カウンタイネーブル信号Ｓ１６３は、ローベルとなり、これに伴いカウンタ１６４´はカウントアップ動作を停止する。
【００９７】
カウンタ１６４´は、カウント値１以降については第１のカウンタイネーブル信号Ｓ１６３と第２のカウンタイネーブル信号Ｓ１６３Ａがハイレベルとなる条件にてカウントアップを行う。
【００９８】
本実施形態に係る無線通信装置１０２では、上述の第２の実施形態に係る無線通信装置１０１と同様、カウンタ１６４´のインクリメント動作に連動してオフセット補正量Ｓ１６および周波数補正量Ｓ２０Ｂ（周波数設定値Ｓ２２）を段階的に変化させる。ＰＬＬロック検出信号Ｓ２３Ａは、新たな周波数設定値Ｓ２２が与えられ、ローカル信号Ｓ２３の周波数が設定周波数に収束するとローレベルからハイレベルに遷移する。第２のカウンタイネーブル信号Ｓ１６３Ａは、ＰＬＬロック検出信号Ｓ２３Ａのハイレベルを検出するとハイレベルとなる。従って、カウンタ１６４´は、ローカル信号Ｓ２３の周波数が安定状態となった後にカウントアップを行う。つまり、ローカル信号Ｓ２３の周波数が安定状態となった後に、オフセット補正量Ｓ１６および周波数補正量Ｓ２０Ｂ（周波数設定値Ｓ２２）が更新される。
【００９９】
このように、本実施形態に係る無線通信装置１０２によれば、ローカル信号Ｓ２３の周波数が安定化するまでの安定化期間Ｔと、オフセット補正量Ｓ１６および周波数補正量Ｓ２０Ｂ（周波数設定値Ｓ２２）の変更タイミングとを完全に連動させることが可能となる。これにより、周波数検波信号Ｓ１５に生ずるＤＣオフセットと、オフセット補正量Ｓ１６との間の不整合をほぼ完全に解消することができる。その結果、自動周波数補正（ＡＦＣ）が開始直後にＤＣオフセット除去部１７から出力される周波数検波信号Ｓ１７はゼロレベルを中心とする波形となり、自動周波数制御（ＡＦＣ）開始後におけるビットエラーの発生を防止することが可能となる。従って、このビットエラーを回避するために必要であった長いプリアンブル領域を短縮することができ、送信側において、送信時間の短縮を図ることが可能となるので、送信側と受信側との間でより小さい電力で無線通信を行うことが可能となる。
【０１００】
なお、上記の各実施形態では、０〜８までカウントするカウンタ１６４、１６４´と、１／８乗算器１６６と、乗算器１６７とを組み合わせて、オフセット補正量Ｓ１６を８段階で変化させる場合を例示したが、これに限定されるものではなく、オフセット補正量Ｓ１６を任意のステップ数で変化させることが可能である。この場合、０〜ｎまでをカウントするカウンタと、１／ｎ乗算器（ｎは任意の自然数）を用いればよい。また、この場合において、周波数補正量Ｓ２０Ｂをオフセット補正量Ｓ１６に連動して変化させる場合、１／８乗算器２１０を１／ｎ乗算器に置き換えればよい。また、このような回路構成に限らず、他の回路構成によってオフセット補正量および周波数補正量を段階的に変化させるようにしてもよい。
【０１０１】
また、上述の各実施形態では、ＦＳＫ変調方式で変調された変調信号を受信する場合を例示したが、受信信号の変調方式は、ＦＳＫ変調方式以外の他の変調方式であってもよい。
【符号の説明】
【０１０２】
１２  ミキサ（混合器）
１５  周波数検波部（復調部）
１６、１６ａ、１６ｂ、１６ｃ  ＤＣオフセット検出部
１７  オフセット除去部
１９  同期検出部
２０、２０ｂ  ＡＦＣコントローラ（制御部、周波数補正部）
２１  周波数保持部
２２  ＰＬＬ周波数設定部（周波数補正部）
２３、２３ｃ  ＰＬＬ回路（ローカル信号生成部）
２４  データ再生部
１００、１０１、１０２、５００  無線通信装置
Ｓ１２  中間周波数信号
Ｓ１５  周波数検波信号（復調信号）
Ｓ１６  オフセット補正量
Ｓ１９  同期検出信号
Ｓ２０Ａ  ＡＦＣタイミング信号（制御信号）
Ｓ２０Ｂ  周波数補正量
Ｓ２２  周波数設定値
Ｓ２３  ローカル信号
Ｓ２３Ａ  ロック検出信号
【図１】
2014027530.tif 000003
【図２】
2014027530.tif 000004
【図３】
2014027530.tif 000005
【図４】
2014027530.tif 000006
【図５】
2014027530.tif 000007
【図６】
2014027530.tif 000008
【図７】
2014027530.tif 000009
【図８】
2014027530.tif 000010
【図９】
2014027530.tif 000011
【図１０】
2014027530.tif 000012
【図１１】
2014027530.tif 000013
【図１２】
2014027530.tif 000014
【図１３】
2014027530.tif 000015
【図１４】
2014027530.tif 000016
【図１５】
2014027530.tif 000017
【図１６】
2014027530.tif 000018
【図１７】
2014027530.tif 000019
【図１８】
2014027530.tif 000020