(57)【要約】【課題】電子シャッタの高速化を図ることができる裏面照射型固体撮像素子の画素構造を提供する。【解決手段】裏面照射型固体撮像素子２０の画素構造の各画素部は、信号電荷を収集する電荷収集ゲート２１及び２２と、信号電荷を出力側に転送するＶＣＣＤ２５と、信号電荷を廃棄するオーバーフロードレインゲート２３及びドレイン２４と、を備え、電荷収集ゲート２２は、電荷収集ゲート２１、オーバーフロードレインゲート２３、ドレイン２４及びＶＣＣＤ２５の各電極の面積を合計した合計面積を画素の面積から差し引いた面積よりも小さい面積の電極を有し、電荷収集ゲート２１が収集した信号電荷を、第１の期間においてＶＣＣＤ２５に出力し、第１の期間に続く第２の期間においてオーバーフロードレインゲート２３及びドレイン２４に出力する。【選択図】図１
2014022689.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型固体撮像素子の画素構造であって、
前記各画素部は、
前記被写体光によって発生した信号電荷を収集する信号電荷収集部と、
前記信号電荷収集部に接続され前記信号電荷を出力する信号電荷出力部と、
前記信号電荷出力部に接続され入力した信号電荷を出力側に転送する転送部と、
前記信号電荷出力部に接続され入力した信号電荷を廃棄する信号電荷廃棄部と、
を備え、
前記信号電荷出力部は、前記信号電荷収集部、前記転送部及び前記信号電荷廃棄部の各電極の面積を合計した合計面積を前記画素の面積から差し引いた面積よりも小さい面積の電極を有し、前記信号電荷収集部が収集した前記信号電荷を、第１の期間において前記転送部に出力し、前記第１の期間に続く第２の期間において前記信号電荷廃棄部に出力するものであることを特徴とする裏面照射型固体撮像素子の画素構造。
【請求項２】
前記信号電荷出力部と前記転送部との間に、前記信号電荷出力部に接続され前記信号電荷を順次蓄積して前記転送部に転送する複数の信号電荷蓄積転送部をさらに備え、
前記信号電荷出力部は、前記信号電荷収集部、前記転送部、前記信号電荷廃棄部及び前記複数の信号電荷蓄積転送部の各電極の面積を合計した合計面積を前記画素の面積から差し引いた面積よりも小さい面積の電極を有し、前記信号電荷収集部が収集した前記信号電荷を、前記第１の期間において前記複数の信号電荷蓄積転送部を経由して前記転送部に出力し、前記第２の期間において前記信号電荷廃棄部に出力するものであることを特徴とする請求項１に記載の裏面照射型固体撮像素子の画素構造。
【請求項３】
請求項１又は請求項２に記載の裏面照射型固体撮像素子の画素構造と、
前記他の面側に設けられた裏面電極と、
を備えたことを特徴とする裏面照射型固体撮像素子。
【請求項４】
請求項３に記載の裏面照射型固体撮像素子を駆動する駆動装置であって、
前記裏面電極を駆動する電圧を印加する裏面電極電圧印加手段と、
前記被写体光によって発生した信号電荷を前記信号電荷収集部に収集させる電圧を前記信号電荷収集部に印加する信号電荷収集電圧印加手段と、
前記信号電荷収集部が収集した前記信号電荷を前記信号電荷出力部に転送させる電圧を前記信号電荷出力部に印加する信号電荷出力電圧印加手段と、
前記信号電荷出力部から入力した信号電荷を前記出力側に向けて転送するための電圧を印加する転送電圧印加手段と、
前記信号電荷出力部から入力した信号電荷を廃棄するための電圧を印加する廃棄電圧印加手段と、
を備えたことを特徴とする駆動装置。
【請求項５】
請求項３に記載の裏面照射型固体撮像素子と、
請求項４に記載の駆動装置と、
前記裏面照射型固体撮像素子の複数の画素部からの信号を処理して映像信号を出力する信号処理回路と、
を備えたことを特徴とする撮像装置。
【請求項６】
半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型固体撮像素子の画素構造の駆動方法であって、
前記各画素部は、
前記被写体光によって発生した信号電荷を収集する信号電荷収集部と、
前記信号電荷収集部に接続され前記信号電荷を出力する信号電荷出力部と、
前記信号電荷出力部に接続され入力した信号電荷を出力側に転送する転送部と、
前記信号電荷出力部に接続され入力した信号電荷を廃棄する信号電荷廃棄部と、
を備え、
前記信号電荷出力部は、前記信号電荷収集部、前記転送部及び前記信号電荷廃棄部の各電極の面積を合計した合計面積を前記画素の面積から差し引いた面積よりも小さい面積の電極を有し、
前記信号電荷出力部が、前記信号電荷収集部が収集した前記信号電荷を、第１の期間において前記転送部に出力するステップと、
前記信号電荷出力部が、前記第１の期間に続く第２の期間において前記信号電荷廃棄部に出力するステップと、
を含むことを特徴とする裏面照射型固体撮像素子の画素構造の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射型固体撮像素子の画素構造、裏面照射型固体撮像素子、駆動装置及び撮像装置並びに裏面照射型固体撮像素子の画素構造の駆動方法に関する。
【背景技術】
【０００２】
固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなど、撮影装置に使用されている。これまで、固体撮像素子は、画素を微細化し多画素化することで高画質化が行われてきたが、画素の微細化は同時に感度や飽和電荷量の低下も引き起こす。そこで、画素を微細化しても感度を高められる構造として、表面照射型に代わる裏面照射型が注目されており、作製方法が発明されている（特許文献１）。裏面照射型固体撮像素子では、各画素の光電変換部が素子の裏面側に設けられ、Ａ／Ｄ変換器や信号蓄積部などが素子の表面側に設けられる。
【０００３】
ところで、表面照射型固体撮像素子には、垂直オーバーフロードレイン構造を備えたものがあり、この構造を信号電荷の余剰分を掃き出すために使用するとブルーミングを抑制することができるようになっている。また、この種の表面照射型固体撮像素子は、所望の受光期間に信号電荷を取り込み、それ以外の信号電荷を垂直オーバーフロードレイン経由で廃棄することにより、電子シャッタ機能を実現している。
【０００４】
しかしながら、これと同様な構成では、裏面照射型固体撮像素子に電子シャッタ機能を持たせることはできない。以下、その理由を説明する。
【０００５】
図２４は、表面照射型フォトゲートにおける垂直オーバーフロードレインの断面模式図である。表面照射型フォトゲートにおいて、フォトゲートの底のオーバーフロードレインバリアとｎ型基板を用いてオーバーフロードレイン構造を実現している。
【０００６】
図２５は、表面照射型フォトゲートの垂直オーバーフロードレインの深さ方向の電位分布図である。ここで、横軸は図２４に示した断面Ａ１−Ａ２における表面からの深さを示し、縦軸は電位を示している。
【０００７】
表面照射型では、蓄積時においてはゲート電極にＶＨの電圧を印加することにより電荷が電荷蓄積部に蓄積され、リセット電圧印加時においてはゲート電極にＶＬの電圧を印加することにより電荷蓄積部に蓄積していた電荷が基板へと捨てられる。
【０００８】
しかしながら、裏面照射型では、基板側から光を入射させて表面側に電荷を集める構造なので、基板をドレインとして使用することができず、表面照射型の垂直オーバーフロードレイン構造を実現することができない。
【０００９】
そこで、裏面照射型固体撮像素子においてもオーバーフロードレインを実現するための構造が研究されており、ドレインを裏面側に構成したもの（特許文献２）、ドレインを表面側に構成したもの（特許文献３〜５）が知られている。
【００１０】
特許文献２には、裏面側に透明電極を備えて裏面側に電荷を掃き捨てる構成を有するものが記載され、この構成により縦型オーバーフロードレイン構造となり、多画素、高ダイナミックレンジを可能にし、裏面側に電荷を掃き捨てる電子シャッタを可能にすると記載されている。
【００１１】
特許文献３には、半導体基板の裏面側に複数のフォトセンサ部を設け、表面側にはフォトセンサ部の各画素列に対応する領域毎に垂直転送レジスタとオーバーフロードレイン部とを並列に設けたものが記載され、オーバーフロードレイン部を用いて電子シャッタ機能も容易に実現できると記載されている。
【００１２】
特許文献４には、光を入射する裏面側から順次、ｐ層、ｎ層、ｐ＋層、ｎ＋層、電極が形成されたものが記載され、ｐ＋層に形成されるバリアを消失させられる程度の電圧を電極に印加することにより光電変換領域に形成された電位井戸内の電荷をリセットすることができるので、これを利用して電子シャッタを実現することができると記載されている。
【００１３】
特許文献５には、特許文献４記載のものの改良タイプが記載されており、ｎ層の最大電位点と平面視上重なる位置にｎ＋層を形成することにより、光電変換領域に形成された電位井戸内の電荷を完全にリセットすることができるので、電子シャタ機能を十分に実現することができると記載されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平９−３３１０５２号公報
【特許文献２】特開２００１−２５７３３７号公報
【特許文献３】特開２００３−２０９２４５号公報
【特許文献４】特開２００８−１０３３６８号公報
【特許文献５】特開２００８−１０３６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献２〜５に記載の裏面照射型固体撮像素子は、オーバーフロードレイン構造により電子シャッタ機能を実現しようとするものではあるが、電子シャッタの高速化については考慮されておらず、画質の向上は困難であった。
【００１６】
本発明は、前述の事情に鑑み、電子シャッタの高速化を図ることができる裏面照射型固体撮像素子の画素構造、裏面照射型固体撮像素子、駆動装置及び撮像装置並びに裏面照射型固体撮像素子の画素構造の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の裏面照射型固体撮像素子の画素構造は、半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型固体撮像素子の画素構造であって、前記各画素部は、前記被写体光によって発生した信号電荷を収集する信号電荷収集部と、前記信号電荷収集部に接続され前記信号電荷を出力する信号電荷出力部と、前記信号電荷出力部に接続され入力した信号電荷を出力側に転送する転送部と、前記信号電荷出力部に接続され入力した信号電荷を廃棄する信号電荷廃棄部と、を備え、前記信号電荷出力部は、前記信号電荷収集部、前記転送部及び前記信号電荷廃棄部の各電極の面積を合計した合計面積を前記画素の面積から差し引いた面積よりも小さい面積の電極を有し、前記信号電荷収集部が収集した前記信号電荷を、第１の期間において前記転送部に出力し、前記第１の期間に続く第２の期間において前記信号電荷廃棄部に出力するものである構成を有している。
【００１８】
この構成により、本発明の裏面照射型固体撮像素子の画素構造は、信号電荷出力部が、信号電荷収集部が収集した信号電荷を、第１の期間において転送部に出力し、第１の期間に続く第２の期間において信号電荷廃棄部に出力するので、電子シャッタの機能を有することとなる。
【００１９】
また、この構成により、本発明の裏面照射型固体撮像素子の画素構造は、電子シャッタの応答を司る電極である信号電荷出力部の電極面積を従来のものよりも狭くすることによりＲＣ時定数を小さくすることができるので、入力信号に対する応答速度を速めることができる。
【００２０】
したがって、本発明の裏面照射型固体撮像素子の画素構造は、電子シャッタの高速化を図ることができる。
【００２１】
また、本発明の裏面照射型固体撮像素子の画素構造は、前記信号電荷出力部と前記転送部との間に、前記信号電荷出力部に接続され前記信号電荷を順次蓄積して前記転送部に転送する複数の信号電荷蓄積転送部をさらに備え、前記信号電荷出力部は、前記信号電荷収集部、前記転送部、前記信号電荷廃棄部及び前記複数の信号電荷蓄積転送部の各電極の面積を合計した合計面積を前記画素の面積から差し引いた面積よりも小さい面積の電極を有し、前記信号電荷収集部が収集した前記信号電荷を、前記第１の期間において前記複数の信号電荷蓄積転送部を経由して前記転送部に出力し、前記第２の期間において前記信号電荷廃棄部に出力するものである構成を有している。
【００２２】
この構成により、本発明の裏面照射型固体撮像素子の画素構造は、信号電荷出力部と転送部との間に複数の信号電荷蓄積転送部を備えたものにおいても、電子シャッタの高速化を図ることができる。
【００２３】
本発明の裏面照射型固体撮像素子は、裏面照射型固体撮像素子の画素構造と、前記他の面側に設けられた裏面電極と、を備えた構成を有している。
【００２４】
この構成により、本発明の裏面照射型固体撮像素子は、裏面照射型固体撮像素子の画素構造を備えるので、電子シャッタの高速化を図ることができる。
【００２５】
本発明の駆動装置は、前記裏面電極を駆動する電圧を印加する裏面電極電圧印加手段と、前記被写体光によって発生した信号電荷を前記信号電荷収集部に収集させる電圧を前記信号電荷収集部に印加する信号電荷収集電圧印加手段と、前記信号電荷収集部が収集した前記信号電荷を前記信号電荷出力部に転送させる電圧を前記信号電荷出力部に印加する信号電荷出力電圧印加手段と、前記信号電荷出力部から入力した信号電荷を前記出力側に向けて転送するための電圧を印加する転送電圧印加手段と、前記信号電荷出力部から入力した信号電荷を廃棄するための電圧を印加する廃棄電圧印加手段と、を備えた構成を有している。
【００２６】
この構成により、本発明の駆動装置は、裏面照射型固体撮像素子の画素構造を備える裏面照射型固体撮像素子に対して、電子シャッタの高速化を図ることができる。
【００２７】
本発明の撮像装置は、裏面照射型固体撮像素子と、駆動装置と、前記裏面照射型固体撮像素子の複数の画素部からの信号を処理して映像信号を出力する信号処理回路と、を備えた構成を有している。
【００２８】
この構成により、本発明の撮像装置は、裏面照射型固体撮像素子の画素構造を備える裏面照射型固体撮像素子を有するので、電子シャッタの高速化を図ることができる。
【００２９】
本発明の裏面照射型固体撮像素子の画素構造の駆動方法は、半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側から被写体光を入射する裏面照射型固体撮像素子の画素構造の駆動方法であって、前記各画素部は、前記被写体光によって発生した信号電荷を収集する信号電荷収集部と、前記信号電荷収集部に接続され前記信号電荷を出力する信号電荷出力部と、前記信号電荷出力部に接続され入力した信号電荷を出力側に転送する転送部と、前記信号電荷出力部に接続され入力した信号電荷を廃棄する信号電荷廃棄部と、を備え、前記信号電荷出力部は、前記信号電荷収集部、前記転送部及び前記信号電荷廃棄部の各電極の面積を合計した合計面積を前記画素の面積から差し引いた面積よりも小さい面積の電極を有し、前記信号電荷出力部が、前記信号電荷収集部が収集した前記信号電荷を、第１の期間において前記転送部に出力するステップと、前記信号電荷出力部が、前記第１の期間に続く第２の期間において前記信号電荷廃棄部に出力するステップと、を含む構成を有している。
【００３０】
この構成により、本発明の裏面照射型固体撮像素子の画素構造の駆動方法は、電子シャッタの機能を有し、入力信号に対する応答速度を速めることができる裏面照射型固体撮像素子の画素構造に対して、電子シャッタの高速化を図ることができる。
【発明の効果】
【００３１】
本発明は、電子シャッタの高速化を図ることができるという効果を有する裏面照射型固体撮像素子の画素構造、裏面照射型固体撮像素子、駆動装置及び撮像装置並びに裏面照射型固体撮像素子の画素構造の駆動方法を提供することができるものである。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る駆動装置の構成と、裏面照射型固体撮像素子の表面側の構成を模式的に示した図である。
【図２】本発明に係る裏面照射型固体撮像素子の電荷収集ゲートからＶＣＣＤに沿った断面模式図である。
【図３】本発明に係る裏面照射型固体撮像素子の電荷収集ゲートからドレインに沿った断面模式図である。
【図４】本発明に係る裏面照射型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形の模式図である（電子シャッタの時間開口率１／１）。
【図５】本発明に係る裏面照射型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形の模式図である（電子シャッタの時間開口率１／２）。
【図６】本発明に係る裏面照射型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形の模式図である（電子シャッタの時間開口率１／４）。
【図７】本発明に係る裏面照射型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形の模式図である（電子シャッタの時間開口率１／８）。
【図８】本発明に係る裏面照射型固体撮像素子において、図６における期間Ｔ１、Ｔ２、Ｔ３、Ｔ４での断面電位模式図である。
【図９】従来の表面照射型固体撮像素子、従来の裏面照射型固体撮像素子、本発明に係る裏面照射型固体撮像素子において、電子シャッタの応答を司る電極と、その電極が１画素内で占める面積の割合及び配線抵抗比の一例を示す図である。
【図１０】従来の表面照射型固体撮像素子を示す図である。
【図１１】従来の表面照射型固体撮像素子、従来の裏面照射型固体撮像素子、本発明に係る裏面照射型固体撮像素子において、電子シャッタの応答を司る電極に印加される電圧の応答特性を示す図である。
【図１２】従来の表面照射型の画素周辺記録型固体撮像素子を示した模式図である。
【図１３】従来の表面照射型の画素周辺記録型固体撮像素子における１画素の平面模式図である。
【図１４】従来の表面照射型の画素周辺記録型固体撮像素子の画素で電子シャッタの応答を司る電極であるフォトゲート電極の応答特性を示す図である。
【図１５】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の表面側平面模式図と、駆動装置１０の構成図とを示す図である。
【図１６】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の画素の表面側平面模式図である。
【図１７】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の画素で電子シャッタの応答を司る電極である電荷収集ゲート電極の応答特性を示す図である。
【図１８】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形模式図である（電子シャッタの時間開口率１／１）。
【図１９】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形模式図である（電子シャッタの時間開口率１／２）。
【図２０】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形模式図である（電子シャッタの時間開口率１／４）。
【図２１】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子の電子シャッタ機能を動作させるための駆動電圧波形模式図である（電子シャッタの時間開口率１／８）。
【図２２】第１実施形態における裏面照射型の画素周辺記録型固体撮像素子において、図２０における期間Ｔ１、Ｔ２、Ｔ３、Ｔ４での断面電位模式図である。
【図２３】第２実施形態における撮像装置のブロック構成図である。
【図２４】従来の表面照射型フォトゲートにおける垂直オーバーフロードレインの断面模式図である。
【図２５】従来の表面照射型フォトゲートの垂直オーバーフロードレインの深さ方向の電位分布図である。
【発明を実施するための形態】
【００３３】
まず、本発明の実施形態について説明する前に、本発明に係る裏面照射型固体撮像素子の画素構造の基本的な構成について説明する。
【００３４】
図１は、本発明に係る駆動装置１０の構成と、裏面照射型固体撮像素子２０の表面側の構成を模式的に示した図である。
【００３５】
駆動装置１０は、裏面照射型固体撮像素子２０に対して、駆動電圧φＢＳを印加する裏面電極電圧印加部１１、駆動電圧φＧ１を印加するゲート電極電圧印加部１２、駆動電圧φＧ２を印加するゲート電極電圧印加部１３、駆動電圧φＯＤＧを印加する廃棄電極電圧印加部１４、駆動電圧φＤＲＡを印加するドレイン電極電圧印加部１５、駆動電圧φＶを印加する垂直転送電圧印加部１６、駆動電圧φＨを印加する水平転送電圧印加部１７を備えている。
【００３６】
ここで、裏面電極電圧印加部１１は、本発明に係る裏面電極電圧印加手段を構成する。ゲート電極電圧印加部１２は、本発明に係る信号電荷収集電圧印加手段を構成する。ゲート電極電圧印加部１３は、本発明に係る信号電荷出力電圧印加手段を構成する。廃棄電極電圧印加部１４は、本発明に係る廃棄電圧印加手段を構成する。ドレイン電極電圧印加部１５は、本発明に係る廃棄電圧印加手段を構成する。垂直転送電圧印加部１６は、本発明に係る転送電圧印加手段を構成する。
【００３７】
裏面照射型固体撮像素子２０は、電荷収集ゲート２１及び２２、オーバーフロードレインゲート２３、ドレイン２４、ＶＣＣＤ（垂直転送ＣＣＤ）２５、ＨＣＣＤ（水平転送ＣＣＤ）２６、アンプ２７を備えている。図中に拡大図で示した領域が１画素の領域である。
【００３８】
ここで、電荷収集ゲート２１は、本発明に係る信号電荷収集部を構成する。電荷収集ゲート２２は、本発明に係る信号電荷出力部を構成する。オーバーフロードレインゲート２３及びドレイン２４は、本発明に係る信号電荷廃棄部を構成する。
【００３９】
図示のように、裏面照射型固体撮像素子２０の画素構造は、電荷収集ゲート２１の電極である電荷収集ゲート電極Ｇ１、電荷収集ゲート２２の電極である電荷収集ゲート電極Ｇ２、オーバーフロードレインゲート２３の電極であるオーバーフロードレインゲート電極ＯＤＧ、ドレイン２４の電極であるドレイン電極ＤＲＡ、ＶＣＣＤ２５の電極であるＶＣＣＤ電極Ｖ１〜Ｖ４を含む。
【００４０】
ここで、電荷収集ゲート電極Ｇ２の面積は、電荷収集ゲート電極Ｇ１の面積と、オーバーフロードレインゲート電極ＯＤＧの面積と、ドレイン電極ＤＲＡの面積と、ＶＣＣＤ電極Ｖ１〜Ｖ４の面積と、を合計した合計面積を画素の面積から差し引いた面積よりも小さい。
【００４１】
電荷収集ゲート電極Ｇ１は、ゲート電極電圧印加部１２から駆動電圧φＧ１を入力するようになっている。電荷収集ゲート電極Ｇ２は、ゲート電極電圧印加部１３から駆動電圧φＧ２を入力するようになっている。オーバーフロードレインゲート電極ＯＤＧは、廃棄電極電圧印加部１４から駆動電圧φＯＤＧを入力するようになっている。ドレイン電極ＤＲＡは、ドレイン電極電圧印加部１５から駆動電圧φＤＲＡを入力するようになっている。
【００４２】
ＶＣＣＤ電極Ｖ１〜Ｖ４は、垂直転送電圧印加部１６が出力する、互いに位相が異なる４相クロックの駆動電圧φＶ（φＶ１〜４）によって駆動されるようになっている。例えば、ＶＣＣＤ電極Ｖ１、Ｖ２、Ｖ３及びＶ４には、それぞれ、駆動電圧φＶ１、φＶ２、φＶ３及びφＶ４が印加される。この４相クロックのφＶ１〜４が印加されることにより、ＶＣＣＤ２５は、電荷収集ゲート２２が出力する信号電荷をＨＣＣＤ２６に順次転送するようになっている。
【００４３】
ＶＣＣＤ２５は、全列共通のＨＣＣＤ２６に接続されている。ＨＣＣＤ２６は、水平転送電圧印加部１７から駆動電圧φＨを入力するようになっており、アンプ２７に接続されている。アンプ２７は、信号電荷を増幅して外部信号として出力するようになっている。
【００４４】
図１は、裏面照射型固体撮像素子２０の表面側の構成を示しているので、裏面側にある光電変換部は図示していないが、光電変換部で発生した信号電荷は、表面側の電荷収集ゲート２１に集まり、電荷収集ゲート２２に送られる。電荷収集ゲート２２の出口は２つに分岐しており、オーバーフロードレインゲート２３を経て画素毎のドレイン２４に繋がる経路と、画素毎のＶＣＣＤ２５に繋がる経路とに分かれる。
【００４５】
図２は、裏面照射型固体撮像素子２０の電荷収集ゲート２１からＶＣＣＤ２５に沿った断面模式図である。
【００４６】
裏面照射型固体撮像素子２０は、複数の画素部（図１参照）が二次元アレイ状に配列形成される面側である半導体基板の表面４１、光を入射する裏面４２を有する。ここで、表面４１は本発明に係る１つの面を構成し、裏面４２は本発明に係る他の面を構成する。
【００４７】
また、裏面照射型固体撮像素子２０は、半導体基板の裏面４２側から、ｐ＋半導体層５１（裏面電極ＢＳ）、ｐ−半導体層５２（光電変換部）及びｎ−半導体層５３（電荷収集層）が順次形成された構成を有する。これら各層は、エピタキシャル成長法によって形成されたものである。ここで、ｐ＋半導体層５１は、駆動装置１０（図１参照）の裏面電極電圧印加部１１から駆動電圧φＢＳを入力するようになっている。このｐ＋半導体層５１は、本発明に係る裏面電極を構成する。
【００４８】
さらに、裏面照射型固体撮像素子２０は、ｎ−半導体層５３の上面に順次形成されたｐ−半導体層（ｐウエル）５４、ｎ＋半導体層５５、酸化膜５６、配線層５７を備えている。
【００４９】
図３は、裏面照射型固体撮像素子２０の電荷収集ゲート２１からドレイン２４に沿った断面模式図であり、図２と同様な構成には同一の符号を付している。図示のように、電荷収集ゲート電極Ｇ１、電荷収集ゲート電極Ｇ２、オーバーフロードレインゲート電極ＯＤＧ、ドレイン電極ＤＲＡが形成されている。ドレイン電極ＤＲＡは、ｎ−半導体層５３の転送路及び配線層５７に接続されている。
【００５０】
なお、裏面照射型固体撮像素子２０の製造方法としては、例えば、特開２０１０−２８３２３２号公報に記載されており、公知であるので説明を省略する。
【００５１】
以上説明した裏面照射型固体撮像素子２０において、電荷収集ゲート電極Ｇ２とオーバーフロードレインゲート電極ＯＤＧとＶＣＣＤ電極Ｖ１の３つの電極に対する電圧印加の関係により、裏面照射型固体撮像素子２０の電子シャッタ機能を動作させることができる。以下、図面を参照しながら具体的に説明する。
【００５２】
図４〜図７は、裏面照射型固体撮像素子２０の電子シャッタ機能を動作させるための駆動電圧波形の模式図である。図４は電子シャッタの時間開口率１／１（全時間露光）、図５は電子シャッタの時間開口率１／２、図６は電子シャッタの時間開口率１／４、図７は電子シャッタの時間開口率１／８での駆動電圧波形の模式図を示す。
【００５３】
駆動装置１０は、図４〜図７に示すように、駆動電圧φＢＳとして予め定められた電圧振幅の直流電圧を裏面電極ＢＳに印加し、駆動電圧φＧ１として駆動電圧φＢＳよりも高い直流電圧を電荷収集ゲート電極Ｇ１に印加する。その結果、裏面電極ＢＳと電荷収集ゲート電極Ｇ１との間に直流のバイアスが加わって空乏層が広がった状態となり、光電変換部であるｐ−半導体層５２で発生した信号電荷は電荷収集ゲート電極Ｇ１に高速に集まる。
【００５４】
また、駆動装置１０は、図４〜図７に示すように、電荷収集ゲート電極Ｇ２、ＶＣＣＤ電極Ｖ１及び電極Ｖ２に駆動電圧として、それぞれ、φＧ２、φＶ１及びφＶ２のクロックを出力する。これらのクロックは、ハイレベル期間が１周期の１／２、ローレベル期間が１周期の１／２になっており、１／４周期ずつ位相が互いに異なっている。これらの駆動電圧により、電荷収集ゲート２１に収集された信号電荷のうち、図中に「使う」と記載した期間（電子シャッタの開口期間）の信号電荷が電荷収集ゲート２２を経由してＶＣＣＤ２５に順次転送される。なお、ＶＣＣＤ電極Ｖ３及び電極Ｖ４の駆動電圧波形の図示は省略している。
【００５５】
また、駆動装置１０は、図４に示すように、電子シャッタの時間開口率１／１では、駆動電圧φＯＤＧとして予め定められた電圧振幅の直流電圧をオーバーフロードレインゲート電極ＯＤＧに印加し、駆動電圧φＤＲＡとして駆動電圧φＯＤＧよりも高い直流電圧をドレイン電極ＤＲＡに印加する。
【００５６】
一方、駆動装置１０は、図５〜図７に示すように、電子シャッタの時間開口率１／１以外では、駆動電圧φＯＤＧとして予め定められた電圧ＶＬ、ＶＨを有するクロックをオーバーフロードレインゲート電極ＯＤＧに印加し、駆動電圧φＤＲＡとして駆動電圧φＯＤＧの電圧ＶＨよりも高い直流電圧をドレイン電極ＤＲＡに印加する。この駆動電圧により、電荷収集ゲート２１に収集された信号電荷のうち、図中に「捨てる」と記載した期間（電子シャッタの閉口期間）の信号電荷が電荷収集ゲート２２及びオーバーフロードレインゲート電極ＯＤＧを経由してドレイン電極ＤＲＡに捨てられる。
【００５７】
次に、図４〜図７の駆動電圧波形における具体的な動作を説明するため、図６に示した電子シャッタの時間開口率１／４の場合を取り上げ、その断面電位模式図を図８に示す。図８は、図６における期間Ｔ１、Ｔ２、Ｔ３、Ｔ４での断面電位模式図であり、ＢＳ−Ｇ１−Ｇ２−Ｖ１−Ｖ２−Ｖ３の経路は実線で表し、Ｇ２−ＯＤＧ−ＤＲＡの経路は点線で表している。
【００５８】
期間Ｔ１のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷は、電荷収集ゲート２１及び２２を経てＶＣＣＤ電極Ｖ１に移動し、そこに留まる。
【００５９】
期間Ｔ２のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷は、電荷収集ゲート電極Ｇ１に移動し、そこに留まる。また、期間Ｔ１においてＶＣＣＤ電極Ｖ１で留まっていた信号電荷は、ＶＣＣＤ電極Ｖ１とＶ２に留まる。
【００６０】
期間Ｔ３のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷は、電荷収集ゲート電極Ｇ１に移動し、そこに留まる。また、期間Ｔ２においてＶＣＣＤ電極Ｖ１と電極Ｖ２で留まっていた信号電荷は、ＶＣＣＤ電極Ｖ２と電極Ｖ３に転送される。
【００６１】
期間Ｔ４のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷と、期間Ｔ２とＴ３において電荷収集ゲート電極Ｇ１に留まっていた信号電荷は、Ｇ１−Ｇ２−ＯＤＧ−ＤＲＡの経路でドレイン２４に捨てられる。
【００６２】
まとめると、期間Ｔ１からＴ４までの動作において、期間Ｔ１で発生した信号電荷はＶ１−Ｖ２−Ｖ３の経路に転送され、裏面照射型固体撮像素子２０の外部に転送されるが、期間Ｔ２、Ｔ３、Ｔ４で発生した信号電荷はＧ２−ＯＤＧ−ＤＲＡの経路でドレイン電極ＤＲＡに捨てられる。すなわち、この場合の電子シャッタの時間開口率は１／４である。
【００６３】
なお、例えば、図６に示された１周期のうち、期間Ｔ１が本発明に係る第１の期間に相当し、期間Ｔ２〜Ｔ４が本発明に係る第２の期間に相当する。ここで、１周期を期間Ｔ２、Ｔ３、Ｔ４、Ｔ１と解釈すれば、１周期は「捨てる」期間に「使う」期間が続いた期間となる。
【００６４】
図９は、従来の表面照射型固体撮像素子、従来の裏面照射型固体撮像素子、本実施形態における裏面照射型固体撮像素子２０において、電子シャッタの応答を司る電極と、その電極が１画素内で占める面積の割合及び配線抵抗比の一例を示す。
【００６５】
ここで、従来の表面照射型固体撮像素子は、図１０に示す構成を有する。すなわち、従来の表面照射型固体撮像素子３０は、信号電荷を発生するフォトゲート３１、アナログスイッチとして機能するトランスファゲート３２、信号電荷を垂直方向に転送するＶＣＣＤ３３、信号電荷を水平方向に転送するＨＣＣＤ３４、信号電荷を増幅するアンプ３５を備えている。
【００６６】
また、従来の裏面照射型固体撮像素子としては、例えば、前述の特許文献３の図３に示されたものである。
【００６７】
図９に示すように、まず、従来の表面照射型固体撮像素子（図１０参照）の例においては、電子シャッタの応答を司る電極はフォトゲート３１であり、この電極が１画素内で占める面積の割合は５０％である。配線抵抗比は、この従来の表面照射型固体撮像素子の場合を１００％とする。
【００６８】
次に、従来の裏面照射型固体撮像素子（特許文献３の図３参照）においては、電子シャッタの応答を司る電極はオーバーフロードレイン部であり、この電極が１画素内で占める面積の割合は５０％である。裏面照射型では光電変換部が裏面にあるため、表面照射型で光電変換部であった面積も配線として使用できる。そのため、従来の裏面照射型固体撮像素子は、従来の表面照射型固体撮像素子に対して、配線抵抗は２分の１に低減でき、配線抵抗比は５０％に低減できる。
【００６９】
次に、本発明に係る裏面照射型固体撮像素子２０（図１参照）においては、電子シャッタの応答を司る電極は電荷収集ゲート電極Ｇ２であり、この電極が１画素内で占める面積の割合は６％である。裏面照射型固体撮像素子２０は、裏面照射型であるので、従来の表面照射型固体撮像素子に対して、配線抵抗比は５０％に低減できる。
【００７０】
本発明に係る裏面照射型固体撮像素子２０の画素構造（図１〜図３参照）において、図４〜図７に示した駆動波形を印加すると、前述のように電子シャッタとして動作させることができる。また、この電子シャッタを動作させることにより、以下に示すように、裏面照射型固体撮像素子２０は、図９に示した従来の表面照射型固体撮像素子や従来の裏面照射型固体撮像素子よりも高速に応答させることができる。
【００７１】
図１１は、電子シャッタの応答を司る電極に印加される電圧の応答特性を示す図であって、図９に示した、電子シャッタの電極が１画素内で占める面積の割合と配線抵抗比とに応じて、容量Ｃと抵抗Ｒの値を相対値として比較したグラフである。図１１において、横軸のＲＣは、抵抗Ｒと容量Ｃの積であるＲＣ時定数を示している。
【００７２】
図１１において、点線で示す応答特性は、Ｒ＝１、Ｃ＝０．５の場合の応答特性であり、従来の表面照射型固体撮像素子の応答特性に相当する。一点鎖線で示す応答特性は、Ｒ＝０．５、Ｃ＝０．５の場合であり、従来の裏面照射型固体撮像素子の応答特性に相当する。実線で示す応答特性は、Ｒ＝０．５、Ｃ＝０．０６の場合であり、本実施形態における裏面照射型固体撮像素子２０の応答特性に相当する。
【００７３】
図１１に示すように、Ｒ＝１、Ｃ＝０．５の場合に比べて、Ｒ＝０．５、Ｃ＝０．０６の場合は、電子シャッタが約１０倍高速に応答する。さらに、この電子シャッタは、図１に示した構成及び図４〜図７の駆動波形から明らかなように、画素のリセット、露光、信号の読み出しを全画素同時に行うことができる、いわゆるグローバルシャッタである。
【００７４】
（第１実施形態）
次に、本発明に係る駆動装置を、裏面照射型の画素周辺記録型固体撮像素子に適用した例を挙げて説明する。
【００７５】
ここで、画素周辺記録型固体撮像素子について簡単に説明する。画素周辺記録型固体撮像素子には、表面照射型と裏面照射型とがある。図１２は、表面照射型の画素周辺記録型固体撮像素子を示した模式図である。
【００７６】
図１２に示すように、表面照射型の画素周辺記録型固体撮像素子６０は、フォトゲート６１、ＣＣＤメモリ６２、合流部６３、ドレイン６４、ＶＣＣＤ６５、ＨＣＣＤ６６、アンプ６７を備えている。フォトゲート６１に、信号電荷を順次記録する斜行直線状のＣＣＤメモリ６２が、画素毎に１本直接接続した構造になっている。ＣＣＤメモリ６２に記録された信号電荷は、合流部６３及びドレイン６４を経てＶＣＣＤ６５に転送される。なお、図中に点線で示した、画素幅×画素長の領域が１画素の領域である。
【００７７】
図１３は、表面照射型の画素周辺記録型固体撮像素子６０における１画素の平面模式図である。フォトゲート６１の電極は、フォトゲート電極ＰＧ１とフォトゲート電極ＰＧ２の２枚構成になっている。ＣＣＤメモリ６２は、ＣＣＤメモリ電極Ｍ１からＭ４までを含み、４相駆動で動作するようになっている。ＶＣＣＤ６５は、ＣＣＤメモリ電極Ｍ１、ＶＣＣＤ電極Ｖ２、ＣＣＤメモリ電極Ｍ３、ＶＣＣＤ電極Ｖ４の４相駆動になっている。この構成のうち、電子シャッタ機能を構成する電極は、フォトゲート電極ＰＧ１とフォトゲート電極ＰＧ２の２枚であるが、電子シャッタの応答を司る電極はフォトゲート電極ＰＧ２である。
【００７８】
図１４は、表面照射型の画素周辺記録型固体撮像素子６０の画素で電子シャッタの応答を司る電極であるフォトゲート電極ＰＧ２の応答特性を示したものである。印加した矩形の入力波形（点線）は、１周期１０００ナノ秒、デューティ比５０％、ＶＨ＝１２Ｖ、ＶＬ＝０Ｖである。応答波形（実線）は、矩形波を印加してから５００ナノ秒で、１１．９５Ｖまで立ち上がっている。これは十分な印加電圧が加わる電子シャッタは、パルス幅が５００ナノ秒程度必要であることを示している。
【００７９】
次に、本実施形態における裏面照射型の画素周辺記録型固体撮像素子７０の表面側平面模式図と、駆動装置１０の構成図とを図１５に示す。
【００８０】
裏面照射型の画素周辺記録型固体撮像素子７０は、電荷収集ゲート７１及び７２、オーバーフロードレインゲート７３、上書きゲート７４、ドレイン７５、ＣＣＤメモリ７６、合流部７７、ＶＣＣＤ７８、ＨＣＣＤ７９、アンプ８０を備えている。図中に点線で示した、画素幅×画素長の領域が１画素の領域である。
【００８１】
ここで、裏面照射型の画素周辺記録型固体撮像素子７０は、本発明に係る裏面照射型固体撮像素子を構成する。電荷収集ゲート７１は、本発明に係る信号電荷収集部を構成する。電荷収集ゲート７２は、本発明に係る信号電荷出力部を構成する。オーバーフロードレインゲート７３及びドレイン７５は、本発明に係る信号電荷廃棄部を構成する。ＣＣＤメモリ７６は、本発明に係る複数の信号電荷蓄積転送部を構成する。ＶＣＣＤ７８は、本発明に係る転送部を構成する。
【００８２】
図１５では裏面照射型の画素周辺記録型固体撮像素子７０の表面側の構成を示しているので、裏面側にある光電変換部は図示していないが、光電変換部で発生した信号電荷は、表面側の電荷収集ゲート７１に集まり、電荷収集ゲート７２に送られる。電荷収集ゲート７２の出口は２つに分岐しており、オーバーフロードレインゲート７３を経て画素毎のドレイン７５に繋がる経路と、画素毎の斜行直線状のＣＣＤメモリ７６に繋がる経路とに分かれる。
【００８３】
ＣＣＤメモリ７６は、合流部７７を経て１列共通の読み出し用のＶＣＣＤ７８に接続されている。合流部７７は、上書きゲート７４を経てドレイン７５に接続されている。ＶＣＣＤ７８は、全列共通のＨＣＣＤ７９に接続されている。ＨＣＣＤ７９は、信号電荷を増幅して外部信号として出力するアンプ８０に接続されている。
【００８４】
図１６は、裏面照射型の画素周辺記録型固体撮像素子７０の画素の表面側平面模式図である。裏面照射型の画素周辺記録型固体撮像素子７０の画素構造は、電荷収集ゲート７１の電極である電荷収集ゲート電極Ｇ１、電荷収集ゲート７２の電極である電荷収集ゲート電極Ｇ２、オーバーフロードレインゲート７３の電極であるオーバーフロードレインゲート電極ＯＤＧ、上書きゲート７４の電極である上書きゲート電極ＯＷＧ、ドレイン７５の電極であるドレイン電極ＤＲＡ、ＣＣＤメモリ７６の電極であるＣＣＤメモリ電極Ｍ１〜Ｍ４、ＶＣＣＤ７８の電極であるＶＣＣＤ電極Ｍ１、Ｖ２、Ｍ３、Ｖ４を含む。
【００８５】
ＣＣＤメモリ７６は、蓄積転送電圧印加部１８が出力する、互いに位相が異なる４相クロックの駆動電圧φＭ（φＭ１〜４）によって駆動されるようになっている。例えば、ＣＣＤメモリ電極Ｍ１、Ｍ２、Ｍ３及びＭ４には、それぞれ、駆動電圧φＭ１、φＭ２、φＭ３及びφＭ４が印加される。この４相クロックのφＭ１〜４が印加されることにより、ＣＣＤメモリ７６は、電荷収集ゲート２２が出力する信号電荷を順次蓄積してＶＣＣＤ７８に順次転送するようになっている。
【００８６】
裏面照射型の画素周辺記録型固体撮像素子７０は、図１に示した裏面照射型固体撮像素子２０における電荷収集ゲート２２とＶＣＣＤ２５との間に、ＣＣＤメモリ７６を備えた構成となっているので、その断面は、図２に示した断面方向ではＶ１、Ｖ２、Ｖ３、Ｖ４がＭ２、Ｍ３、Ｍ４、Ｍ１となり、図３に示した断面方向では裏面照射型固体撮像素子２０と同等の構成となる。
【００８７】
ＣＣＤメモリ７６の最終段は、合流部電極ＳＷ、上書きゲート電極ＯＷＧを経てドレインＤＲＡに繋がる経路と、合流部電極ＳＷ、ＶＣＣＤ電極Ｍ１、Ｖ２、Ｍ３、Ｖ４に繋がる経路とがある。ＶＣＣＤ７８は、ＣＣＤメモリＭ１、垂直転送路Ｖ２、ＣＣＤメモリＭ３、垂直転送路Ｖ４の４相駆動になっている。この構成の内、電子シャッタ機能を構成する電極は電荷収集ゲート電極Ｇ２、オーバーフロードレインゲート電極ＯＤＧ、ＣＣＤメモリ電極Ｍ２の３個であるが、電子シャッタの応答を司る電極は電荷収集ゲート電極Ｇ２である。
【００８８】
ここで、電荷収集ゲート電極Ｇ２の面積は、電荷収集ゲート電極Ｇ１の面積と、オーバーフロードレインゲート電極ＯＤＧの面積と、ドレイン電極ＤＲＡの面積と、ＣＣＤメモリ電極Ｍ１〜Ｍ４の面積と、ＶＣＣＤ電極Ｍ１、Ｖ２、Ｍ３、Ｖ４の面積と、を合計した合計面積を画素の面積から差し引いた面積よりも小さい。
【００８９】
図１７は、裏面照射型の画素周辺記録型固体撮像素子７０の画素で電子シャッタの応答を司る電極である電荷収集ゲート電極Ｇ２の応答特性を示す。１周期１０００ナノ秒、デューティ比５０％、ＶＨ＝１２Ｖ、ＶＬ＝０Ｖの矩形波を印加した場合である。
【００９０】
図１７に示すように、印加した矩形の入力波形（点線）と応答波形（実線）とがほぼ一致している。また、立ち上がり部の拡大図に示すように、矩形波を印加してから応答波形が立ち上がるまでの時間は、ほぼ４ナノ秒である。これは、電子シャッタの応答特性が非常に速いことを示している。裏面照射型の画素周辺記録型固体撮像素子７０では、電子シャッタの応答を司る電荷収集ゲート電極Ｇ２の面積が従来のものよりも小さくなったことと、配線抵抗の低減が実現できたことにより、高速な応答が実現できた。
【００９１】
図１８〜図２１は、裏面照射型の画素周辺記録型固体撮像素子７０の電子シャッタ機能を動作させるための駆動電圧波形模式図を示している。図１８は電子シャッタの時間開口率１／１（全時間露光）、図１９は電子シャッタの時間開口率１／２、図２０は電子シャッタの時間開口率１／４、図２１は電子シャッタの時間開口率１／８での駆動電圧波形の模式図を示す。
【００９２】
本実施形態における駆動装置１０は、図１８〜図２１に示すように、駆動電圧φＢＳとして−５Ｖの直流電圧を裏面電極ＢＳに印加し、駆動電圧φＧ１として駆動電圧φＢＳよりも高い４Ｖの直流電圧を電荷収集ゲート電極Ｇ１に印加する。その結果、裏面電極ＢＳと電荷収集ゲート電極Ｇ１との間に直流のバイアスが加わって空乏層が広がった状態となり、光電変換部であるｐ−半導体層５２（図２、図３参照）で発生した信号電荷は電荷収集ゲート電極Ｇ１に高速に集まる。
【００９３】
また、駆動装置１０は、図１８〜図２１に示すように、電荷収集ゲート電極Ｇ２、ＣＣＤメモリ電極Ｍ２及びＭ３に駆動電圧として、それぞれ、φＧ２、φＭ２及びφＭ３のクロックを出力する。これらのクロックは、ハイレベル期間が１周期の１／２、ローレベル期間が１周期の１／２になっており、１／４周期ずつ位相が互いに異なっている。駆動電圧φＧ２は、ハイレベルが８Ｖ、ローレベルが−３．５Ｖである。駆動電圧φＭ２及びφＭ３はともに、ハイレベルが１２Ｖ、ローレベルが−３．５Ｖである。これらの駆動電圧により、電荷収集ゲート７１に収集された信号電荷のうち、図中に「使う」と記載した期間（電子シャッタの開口期間）の信号電荷が電荷収集ゲート７２を経由してＶＣＣＤ７８に順次転送される。
【００９４】
また、駆動装置１０は、図１８に示すように、電子シャッタの時間開口率１／１では、駆動電圧φＯＤＧとして−３．５Ｖの直流電圧をオーバーフロードレインゲート電極ＯＤＧに印加し、駆動電圧φＤＲＡとして駆動電圧φＯＤＧよりも高い２６Ｖの直流電圧をドレイン電極ＤＲＡに印加する。
【００９５】
一方、駆動装置１０は、図１９〜図２１に示すように、電子シャッタの時間開口率１／１以外では、駆動電圧φＯＤＧとして電圧ＶＬ＝−３．５Ｖ、電圧ＶＨ＝１５Ｖを有するクロックをオーバーフロードレインゲート電極ＯＤＧに印加し、駆動電圧φＤＲＡとして駆動電圧φＯＤＧの電圧ＶＨよりも高い直流電圧２６Ｖをドレイン電極ＤＲＡに印加する。この駆動電圧により、電荷収集ゲート７１に収集された信号電荷のうち、図中に「捨てる」と記載した期間（電子シャッタの閉口期間）の信号電荷が電荷収集ゲート７２及びオーバーフロードレインゲート７３を経由してドレイン７５に捨てられる。
【００９６】
次に、図１８〜図２１の駆動電圧波形における具体的な動作を説明するため、図２０に示した電子シャッタの時間開口率１／４の場合を取り上げ、その断面電位模式図を図２２に示す。図２２は、図２０における期間Ｔ１、Ｔ２、Ｔ３、Ｔ４での断面電位模式図であり、ＢＳ−Ｇ１−Ｇ２−Ｍ２−Ｍ３−Ｍ４の経路は実線で表し、Ｇ２−ＯＤＧ−ＤＲＡの経路は点線で表している。
【００９７】
期間Ｔ１のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷は、電荷収集ゲート２１及び２２を経てＣＣＤメモリ電極Ｍ２に移動し、そこで留まる。
【００９８】
期間Ｔ２のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷は、電荷収集ゲート電極Ｇ１に移動し、そこに留まる。また、期間Ｔ１においてＣＣＤメモリ電極Ｍ２で留まっていた信号電荷は、ＣＣＤメモリ電極Ｍ２とＣＣＤメモリ電極Ｍ３に留まる。
【００９９】
期間Ｔ３のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷は、電荷収集ゲート電極Ｇ１に移動し、そこに留まる。また、期間Ｔ２においてＣＣＤメモリ電極Ｍ２とＣＣＤメモリ電極Ｍ３で留まっていた信号電荷は、ＣＣＤメモリ電極Ｍ３とＣＣＤメモリ電極Ｍ４に転送される。
【０１００】
期間Ｔ４のバイアス関係において、裏面電極ＢＳ近傍の空乏層で発生した信号電荷と、期間Ｔ２とＴ３において電荷収集ゲート電極Ｇ１に留まっていた信号電荷は、Ｇ１−Ｇ２−ＯＤＧ−ＤＲＡの経路でドレイン電極ＤＲＡに捨てられる。
【０１０１】
まとめると、期間Ｔ１からＴ４までの動作において、期間Ｔ１で発生した信号電荷はＭ２−Ｍ３−Ｍ４の経路に転送され、裏面照射型の画素周辺記録型固体撮像素子７０の外部に転送されるが、期間Ｔ２、Ｔ３、Ｔ４に発生した信号電荷はＧ２−ＯＤＧ−ＤＲＡの経路でドレイン電極ＤＲＡに捨てられる。すなわち、この場合の電子シャッタの時間開口率は１／４である。
【０１０２】
以上のように、本実施形態における裏面照射型の画素周辺記録型固体撮像素子７０は、電子シャッタとして動作し、かつ、従来の表面照射型や裏面照射型の固体撮像素子よりも、電子シャッタの高速化を図ることができる。したがって、裏面照射型の画素周辺記録型固体撮像素子７０は、撮像画質の向上を図ることができる。
【０１０３】
（第２実施形態）
図２３に示すように、本実施形態における撮像装置９０は、図１５に示した駆動装置１０及び裏面照射型の画素周辺記録型固体撮像素子７０に加え、被写体光を入射して集光するレンズ９１、アナログ信号の処理を行うアナログ信号処理部９２、アナログ信号をデジタル信号に変換（以下「ＡＤ変換」という。）するＡＤ変換部９３、デジタルの信号の処理を行うデジタル信号処理部９４、映像信号を記憶する映像信号メモリ９５、映像信号を出力する映像信号出力部９６、映像を表示する表示部９７を備えている。
【０１０４】
なお、駆動装置１０及び裏面照射型の画素周辺記録型固体撮像素子７０の構成については、第１実施形態で説明したので省略する。また、アナログ信号処理部９２及びデジタル信号処理部９４は、本発明に係る信号処理回路を構成する。また、撮像装置９０は、図示を省略したが、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えた制御部を有し、この制御部がＲＯＭに記憶されたプログラムに基づいて装置全体の制御を行うようになっている。
【０１０５】
以下、図２３を中心に、適宜図１５を用いて撮像装置９０の動作を説明する。
【０１０６】
駆動装置１０は、第１実施形態で説明したように、各駆動電圧を印加することにより、裏面照射型の画素周辺記録型固体撮像素子７０を駆動する。その結果、レンズ９１を通過して電荷収集ゲート２１に入射した光信号の信号電荷は、順次、ＣＣＤメモリ７６に蓄積される。
【０１０７】
その結果、レンズ９１を通過して電荷収集ゲート２１に入射した光信号のうち、予め定められた電子シャッタの開口時間内に蓄積された信号電荷は、順次、ＣＣＤメモリ７６に蓄積される。
【０１０８】
その後、駆動装置１０は、ＣＣＤメモリ７６に蓄積された信号電荷の読み出しの駆動を行う。すなわち、駆動装置１０は、読出用クロックの駆動電圧φＭをＣＣＤメモリ７６に印加し、駆動電圧φＶをＶＣＣＤ７８に印加し、駆動電圧φＨをＨＣＣＤ７９に印加する。その結果、ＣＣＤメモリ７６に蓄積された信号電荷がアンプ８０経由でアナログ信号処理部９２に出力される。
【０１０９】
アナログ信号処理部９２は、裏面照射型の画素周辺記録型固体撮像素子７０から出力されるアナログ信号に対して自動利得調整や相関二重サンプリング処理等のアナログ信号処理を行って、ＡＤ変換部９３に出力する。
【０１１０】
ＡＤ変換部９３は、アナログ信号処理部９２が印加するアナログ信号をデジタル信号に変換し、デジタル信号処理部９４に出力する。
【０１１１】
デジタル信号処理部９４は、ＡＤ変換部９３から得られる映像信号に対し、撮影時のフレームに対応させた並べ替えや、補間処理及びホワイトバランス補正、ＲＧＢ／ＹＣ変換処理等のデジタル信号処理を行って、映像信号メモリ９５に出力する。
【０１１２】
映像信号メモリ９５は、デジタル信号処理部９４からのデジタル値の映像信号を入力して記憶する。この映像信号メモリ９５は、例えば数千フレーム程度の映像信号を保存することができる。
【０１１３】
映像信号出力部９６は、映像信号メモリ９５からの映像信号を例えばＨＤ−ＳＤＩ（High Definition - Serial Digital Interface）の規格の映像信号に変換し、表示部９７及び外部装置（図示省略）に所定レートで出力する。例えば、通常のテレビレートの場合、映像信号出力部９６は３０フレーム／秒で映像信号を出力する。
【０１１４】
表示部９７は、例えば液晶ディスプレイで構成され、映像信号出力部９６が出力する映像信号に基づいた映像を表示する。
【０１１５】
以上のように、本実施形態における撮像装置９０は、駆動装置１０及び裏面照射型の画素周辺記録型固体撮像素子７０を備えたことにより、従来の表面照射型や裏面照射型の固体撮像素子を備えた撮像装置よりも、電子シャッタの高速化を図ることができる。したがって、撮像装置９０は、撮像画質の向上を図ることができる。
【産業上の利用可能性】
【０１１６】
以上のように、本発明に係る裏面照射型固体撮像素子の画素構造、裏面照射型固体撮像素子、駆動装置及び撮像装置並びに裏面照射型固体撮像素子の画素構造の駆動方法は、電子シャッタの高速化を図ることができるという効果を有し、デジタルスチルカメラやデジタルビデオカメラなどの撮影装置に用いる裏面照射型固体撮像素子の画素構造、裏面照射型固体撮像素子、駆動装置及び撮像装置並びに裏面照射型固体撮像素子の画素構造の駆動方法として有用である。
【符号の説明】
【０１１７】
１０  駆動装置
１１  裏面電極電圧印加部（裏面電極電圧印加手段）
１２  ゲート電極電圧印加部（信号電荷収集電圧印加手段）
１３  ゲート電極電圧印加部（信号電荷出力電圧印加手段）
１４  廃棄電極電圧印加部（廃棄電圧印加手段）
１５  ドレイン電極電圧印加部（廃棄電圧印加手段）
１６  垂直転送電圧印加部（転送電圧印加手段）
２０  裏面照射型固体撮像素子
２１  電荷収集ゲート（信号電荷収集部）
２２  電荷収集ゲート（信号電荷出力部）
２３  オーバーフロードレインゲート（信号電荷廃棄部）
２４  ドレイン（信号電荷廃棄部）
２５  ＶＣＣＤ（転送部）
４１  表面（１つの面）
４２  裏面（他の面）
５１  ｐ＋半導体層（裏面電極）
７０  裏面照射型の画素周辺記録型固体撮像素子（裏面照射型固体撮像素子）
７１  電荷収集ゲート（信号電荷収集部）
７２  電荷収集ゲート（信号電荷出力部）
７３  オーバーフロードレインゲート（信号電荷廃棄部）
７５  ドレイン（信号電荷廃棄部）
７６  ＣＣＤメモリ（複数の信号電荷蓄積転送部）
７８  ＶＣＣＤ（転送部）
９０  撮像装置
９２  アナログ信号処理部（信号処理回路）
９４  デジタル信号処理部（信号処理回路）
【図１】
2014022689.tif 000003
【図２】
2014022689.tif 000004
【図３】
2014022689.tif 000005
【図４】
2014022689.tif 000006
【図５】
2014022689.tif 000007
【図６】
2014022689.tif 000008
【図７】
2014022689.tif 000009
【図８】
2014022689.tif 000010
【図９】
2014022689.tif 000011
【図１０】
2014022689.tif 000012
【図１１】
2014022689.tif 000013
【図１２】
2014022689.tif 000014
【図１３】
2014022689.tif 000015
【図１４】
2014022689.tif 000016
【図１５】
2014022689.tif 000017
【図１６】
2014022689.tif 000018
【図１７】
2014022689.tif 000019
【図１８】
2014022689.tif 000020
【図１９】
2014022689.tif 000021
【図２０】
2014022689.tif 000022
【図２１】
2014022689.tif 000023
【図２２】
2014022689.tif 000024
【図２３】
2014022689.tif 000025
【図２４】
2014022689.tif 000026
【図２５】
2014022689.tif 000027