(57)【要約】【課題】比較的低コストで、ワイヤーボンディング及び動作テストを行う。【解決手段】集積回路が形成された半導体基板９と、半導体基板９上の平面中央部に形成され、集積回路と外部回路間で信号を入出力する内部電極パッド２と、半導体基板９上の平面外周部に形成された外周電極パッド６と、一方の端部が内部電極パッド２に接続されると共に、他方の端部が外周電極パッド６に接続され、内部電極パッド２と外周電極パッド６との間で信号を伝送するパターン配線７と、を備える。【選択図】図２
2014022630.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された半導体基板と、
前記半導体基板上の平面中央部に形成され、前記集積回路と外部回路間で信号を入出力する内部電極パッドと、
前記半導体基板上の平面外周部に形成された外周電極パッドと、
一方の端部が前記内部電極パッドに接続されると共に、他方の端部が前記外周電極パッドに接続され、前記内部電極パッドと前記外周電極パッドとの間で信号を伝送するパターン配線と
を備えることを特徴とする半導体装置。
【請求項２】
前記半導体基板は、
集積回路が形成されたウエーハと、
前記ウエーハの上面に絶縁膜により形成された絶縁層と
を備え、
前記パターン配線は、前記絶縁層に設けられたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記パターン配線は、アルミニウム又は銅で形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パターン配線は、導体で形成された導体配線と、抵抗性薄膜とが連結されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記導体配線は、アルミニウム又は銅で形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記抵抗性薄膜は、多結晶シリコンで形成されていることを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記内部電極パッドと再配線を介して接続され、前記外部回路との接続端子となる外部電極、を更に備えたことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記再配線は、アルミニウム、銅、又は金のいずれかで形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記再配線上に、パッシベーション膜を備えることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記パッシベーション膜は、窒化シリコン膜で形成されたことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記パッシベーション膜上に、バッファ膜を備えることを特徴とする請求項９又は１０に記載の半導体装置。
【請求項１２】
前記バッファ膜は、ポリイミド膜で形成されたことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記外部電極は、半田端子であることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Personal Digital Assistance）、等の情報端末機器の小型化に伴い、内部に使用されるＬＳＩなどの半導体装置に対する小型化の要求が高まっている。こうした状況において、ＢＧＡ（Ball Grid Array）構造と呼ばれる実装技術が着目されている。
【０００３】
このようなＢＧＡ構造を利用してＣＳＰ（Chip Size Package）技術と呼ばれる、半導体チップの面積と実装面積が同程度となるパッケージ技術が開発されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２９７９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術では、半導体基板の平面中央部に電極パッド（以下、内部電極パッド）が設けられた場合、仮パッケージで組み立てを行う際、内部電極パッドへのワイヤーボンディングが困難になるという問題があった。
【０００６】
また、パッドに対して半導体基板に対して斜め方向からテスト針を接触させることにより、適切に動作するか否かを検証する動作テストを行うが、この動作テストの際、内部電極パッドが設けられている場合、テスト針同士が接触して適切に動作テストを行うことが困難な場合があった。また、半導体基板に対して垂直方向から接触させることが可能な特殊な針を用いて、動作テストを行うと、テスト費用が増大するという問題があった。
【０００７】
本発明の目的は、比較的低コストで、ワイヤーボンディング及び動作テストが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、集積回路が形成された半導体基板と、前記半導体基板上の平面中央部に形成され、前記集積回路と外部回路間で信号を入出力する内部電極パッドと、前記半導体基板上の平面外周部に形成された外周電極パッドと、一方の端部が前記内部電極パッドに接続されると共に、他方の端部が前記外周電極パッドに接続され、前記内部電極パッドと前記外周電極パッドとの間で信号を伝送するパターン配線とを備える半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、比較的低コストで、ワイヤーボンディング及び動作テストが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る半導体装置の模式的平面構成図。
【図２】図１のＡ−Ａ線に沿う模式的断面構造図。
【図３】第１の実施の形態に係る半導体装置の模式的内部平面構成図。
【図４】第１の実施の形態に係る半導体装置を簡略的に示した斜視図。
【図５】第２の実施の形態に係る半導体装置のパターン配線周辺部の図であって、（ａ）模式的平面構成図、（ｂ）図５（ａ）におけるＣ−Ｃ線に沿う模式的断面構造図。
【図６】第２の実施の形態に係る半導体装置の変形例のパターン配線周辺部の模式的平面構成図。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１２】
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
［第１の実施の形態］
図１は、第１の実施の形態に係る半導体装置１の模式的平面構成図である。
【００１４】
図１に示すように、半導体装置１は、ＣＳＰ（Chip Size Package）構造を有しており、内部に設けられ外部と信号の入出力を行うための内部電極パッド２と、半導体基板９の外周部に設けられ外部と信号の入出力を行うための外部電極パッド４と、外部引出電極となる半田端子３と、再配線５とを示している。
【００１５】
半田端子３は、半導体基板９上で２列に配置される。また、内部電極パッド２は、半導体基板９の平面中央部に設けられており、外部電極パッド４は、半導体基板９の平面外周部に設けられている。
【００１６】
再配線５は、半田端子３と外部電極パッド４又は内部電極パッド２とを接続し、半田端子３と外部電極パッド４との間、又は半田端子３と内部電極パッド２との間の信号を伝送する。
【００１７】
図２は、図１のＡ−Ａ線に沿う模式的断面構造図である。
【００１８】
半導体基板９は、ウエーハ１０と、絶縁層１１とを有している。
【００１９】
ウエーハ１０は、矩形状に形成されており、既知の半導体製造技術によって所定の半導体回路（図示せず）を形成している。
【００２０】
そして、半導体回路が形成されたウエーハ１０の上面には、酸化膜などの絶縁膜による絶縁層１１が形成されている。絶縁層１１は、ＣＶＤ（Chemical Vapor Deposition：化学気相成長法）などの適宜の製膜技術によって所定厚みに形成している。
【００２１】
本実施形態では、所定厚みの絶縁層１１の形成後、ＣＭＰ（Chemical Mechanical Polishing）技術によって絶縁層１１の上面が平坦化されている。なお、絶縁層１１は必ずしも平坦化する必要はなく、必要に応じて平坦化処理を行ってよい。
【００２２】
絶縁層１１の上面には、スパッタリングなどによって金属膜が形成され、この金属膜を所定のパターンにパターンニングされることにより形成された再配線５が設けられている。
【００２３】
なお、本実施形態では、再配線５はアルミニウムによって形成しているが、アルミニウムに限らず、銅や金で形成されていてもよい。
【００２４】
ウエーハ１０の上面には、再配線５を覆うように再配線５上にＣＶＤによって窒化シリコン膜で構成したパッシベーション膜１３が形成されている。なお、パッシベーション膜１３は窒化シリコン膜に限定するものではなく、適宜の絶縁膜としてよい。
【００２５】
パッシベーション膜１３上には、スピンコーティングなどによってポリイミド膜などのバッファ膜１５が形成されている。なお、バッファ膜１５はポリイミド膜に限定するものではなく、適宜の絶縁膜としてよい。
【００２６】
ウエーハ１０の電界めっき処理により、開口部には銅被膜で構成したパッド１７が形成されている。
【００２７】
パッド１７には半田端子３が形成されている。半田端子３は、いわゆる半田ボールであって、外部回路との接続端子となる。半田端子３は、所定粒径の半田ボールをパッド１７に溶着させることにより形成するようにしてもよいし、半田ペーストの塗布あるいは半田めっきによる半田被膜の形成後に加熱溶融させることにより、ボール状とした半田端子３を形成するようにしてもよい。
【００２８】
ウエーハ１０上には感光性樹脂が塗布されることにあり、感光性樹脂膜１９が形成されている。感光性樹脂は、ポリイミドやポリベンゾオキサゾールなどを用いることができる。
【００２９】
なお、感光性樹脂膜１９は、ウエーハ１０上に感光性樹脂を塗布した後にパターンニングしてパッド１７上に開口を形成し、この開口を介してパッド１７を感光性樹脂から露出させている。感光性樹脂は、既知のフォトリソグラフィー技術による露光に基づいて硬化させ、未露光部分をエッチングによって除去することにより極めて容易にパターンニングすることができる。
【００３０】
また、絶縁層１１には、再配線５と接触するように上述した内部電極パッド２が設けられ、さらに半導体基板９上の平面外周部に形成された外周電極パッド６が設けられている。
【００３１】
内部電極パッド２と、外周電極パッド６とは、絶縁層１１に設けられたパターン配線７で電気的に接続されている。具体的には、パターン配線７は、一方の端部が内部電極パッド２に接続されると共に、他方の端部が外周電極パッド６に接続され、内部電極パッド２と外周電極パッド６との間で信号を伝送する。
【００３２】
パターン配線７は、まず、所定厚みに形成した絶縁層１１の上面にスパッタリングなどによってアルミニウム又は銅の金属膜が形成され、この金属膜をフォトリソグラフィー技術を用いてパターンニングされることにより形成されている。そして、形成したパターン配線７の上面に絶縁層１１がさらに形成されている。
【００３３】
図３は、第１の実施の形態に係る半導体装置１の模式的内部平面構成図である。具体的には、図２に示すＢ−Ｂの層を示した図である。
【００３４】
図３に示すように、内部電極パッド２と、外周電極パッド６とは、パターン配線７で電気的に接続されている。具体的には、パターン配線７は、一方の端部が内部電極パッド２に接続されると共に、他方の端部が外周電極パッド６に接続され、内部電極パッド２と外周電極パッド６との間で信号を伝送する。
【００３５】
図４は、第１の実施の形態に係る半導体装置１を簡略的に示した斜視図である。
【００３６】
図４に示すように、半導体装置１は、集積回路（図示しない）が形成された半導体基板９を備えており、半導体基板９上の平面中央部には、内部電極パッド２が形成され、集積回路と、半田端子３に接続される外部回路（図示しない）間で信号を入出力する。即ち、内部電極パッド２から、再配線５、半田端子３を介して、外部回路との間で信号を入出力する。
【００３７】
また、半導体基板９上の平面外周部には外周電極パッド６が形成されている。
【００３８】
そして、内部電極パッド２と、外周電極パッド６とを電気的に接続するように、パターン配線７が形成されている。
【００３９】
このように、第１の実施の形態に係る半導体装置１によれば、集積回路が形成された半導体基板９と、半導体基板９上の平面中央部に形成され、集積回路と外部回路間で信号を入出力する内部電極パッド２と、半導体基板９上の平面外周部に形成された外周電極パッド６と、一方の端部が内部電極パッド２に接続されると共に、他方の端部が外周電極パッド６に接続され、内部電極パッド２と外周電極パッド６との間で信号を伝送するパターン配線７とを備えたので、比較的低コストで、ワイヤーボンディング及び動作テストを行うことができる。
【００４０】
具体的には、内部電極パッド２が設けられている場合、内部電極パッド２から再配線５により信号を取り出す必要がなく、仮パッケージで組み立てを行う際に、パターン配線７により内部電極パッド２と電気的に接続された外周電極パッド６から信号を取り出すことができるので、ワイヤーボンディングが容易となる。
【００４１】
また、動作テストの際、外周電極パッド６に対してテスト針を接触させることによりテストを実行することができるので、内部電極パッド２に対してテスト針を接触させる必要がない。そのため、半導体基板９に対して垂直方向から接触させることが可能な特殊な針を用いることなく、適切に動作するか否かを検証する動作テストを行うことができる。そのため、テスト費用を削減することができる。
【００４２】
また、半導体基板９は、集積回路が形成されたウエーハ１０と、ウエーハ１０の上面に絶縁膜により形成された絶縁層１１とを有し、パターン配線７は、絶縁層１１に設けられたことので、ワイヤーボンディング時の再配線同士の接触を確実に防止すると共に、動作テスト時におけるテスト針同士の接触を確実に防止することができる。
【００４３】
パターン配線７は、アルミニウム又は銅で形成されているので、確実に信号を伝達することができる。
【００４４】
半導体装置１は、内部電極パッド２と再配線５を介して接続され、外部回路との接続端子となる外部電極（半田端子）３を有しているので、確実に外部回路との間で信号を伝送することがきる。
【００４５】
［第２の実施の形態］
第１の実施形態では、アルミニウム又は銅で形成されたパターン配線７を備えた半導体装置１を例に挙げて説明したが、これに限らない。
【００４６】
第２の実施形態では、導体で形成された導体配線と、抵抗性薄膜とが連結されて構成されたパターン配線を備えた半導体装置を例に挙げて説明する。
【００４７】
図５は、第２の実施の形態に係る半導体装置１Ａのパターン配線周辺部の図である。図５（ａ）は、模式的平面構成図であり、図５（ｂ）は、図５（ａ）におけるＣ−Ｃ線に沿う模式的断面構造図である。
【００４８】
図５（ａ）および図５（ｂ）に示すように、半導体装置１Ａのパターン配線７Ａは、導体で形成された導体配線２１ａ，２１ｂと、抵抗性薄膜２２とが連結されて構成されている。
【００４９】
導体配線２１ａは、アルミニウム又は銅で形成されており、一方の端部が内部電極パッド２に接続されると共に、他方の端部が抵抗性薄膜２２に接続されている。
【００５０】
導体配線２１ｂは、アルミニウム又は銅で形成されており、一方の端部が外周電極パッド６に接続されると共に、他方の端部が抵抗性薄膜２２に接続されている。
【００５１】
抵抗性薄膜２２は、多結晶シリコンで形成されており、一方の端部が導体配線２１ａに接続されると共に、他方の端部が導体配線２１ｂに接続されている。
【００５２】
これにより、パターン配線７Ａは、一方の端部が内部電極パッド２に接続されると共に、他方の端部が外周電極パッド６に接続され、内部電極パッド２と外周電極パッド６との間で信号を伝送することができる。
【００５３】
また、パターン配線７Ａは、抵抗性薄膜２２を介して、内部電極パッド２と外周電極パッド６と接続するので、抵抗値が異なり耐食性に優れている。具体的には、外周電極パッド６の腐食が進み、導体配線２１ｂが腐食したとしても、抵抗性薄膜２２は抵抗値が異なり、腐食し難く、内部電極パッド２の腐食を防止することができる。
【００５４】
以上のように、第２の実施の形態に係る半導体装置１Ａによれば、パターン配線７Ａは、導体で形成された導体配線２１ａ，２１ｂと、抵抗性薄膜２２とが連結されているので、腐食を防止することができる。
【００５５】
また、導体配線２１ａ，２１ｂは、アルミニウム又は銅で形成されているので、確実に信号を伝達することができる。
【００５６】
さらに、抵抗性薄膜２２は、多結晶シリコンで形成されているので、確実に腐食を防止することができる。
【００５７】
また、第２の実施の形態に係る半導体装置１Ａのパターン配線７Ａが備える導体配線２１ａ，２１ｂと、抵抗性薄膜２２との断面積はそれぞれ同一でもよいし、それぞれ異なる断面積を有する構造でもよい。
【００５８】
さらに、抵抗性薄膜２２は直線とは限らず、所定の抵抗値を有するような形状としてもよい。
【００５９】
図６は、第２の実施の形態に係る半導体装置１Ａの変形例のパターン配線周辺部の模式的平面構成図である。
【００６０】
図６に示すように、半導体装置１Ａのパターン配線７Ａは、導体で形成された導体配線２１ａ，２１ｂと、抵抗性薄膜２３とが連結されて構成されている。
【００６１】
抵抗性薄膜２３は、多結晶シリコンで形成されており、一方の端部が導体配線２１ａに接続されると共に、他方の端部が導体配線２１ｂに接続されており、周期的に屈折した構造を有している。
【００６２】
これにより、抵抗性薄膜２３は、同一素材で形成された抵抗性薄膜２２に対して、異なる抵抗値を有することとなり、より腐食防止の高い効果を奏する。
【００６３】
また、ゲートやベースにより、抵抗性薄膜の抵抗値を制御するようにしてもよい。
【００６４】
（その他の実施の形態）
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００６５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００６６】
本発明の半導体装置は、例えば、携帯電話、ＰＤＡの電子機器に適用される。
【符号の説明】
【００６７】
１，１Ａ…半導体装置
２…内部電極パッド
３…半田端子（外部電極）
４…外部電極パッド
５…再配線
６…外周電極パッド
７，７Ａ…パターン配線
９…半導体基板
１０…ウエーハ
１１…絶縁層
１３…パッシベーション膜
１５…バッファ膜
１７…パッド
１９…感光性樹脂膜
２１ａ，２１ｂ…導体配線
２２，２３…抵抗性薄膜
【図１】
2014022630.tif 000003
【図２】
2014022630.tif 000004
【図３】
2014022630.tif 000005
【図４】
2014022630.tif 000006
【図５】
2014022630.tif 000007
【図６】
2014022630.tif 000008