(57)【要約】【課題】ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置を得る。【解決手段】化合物半導体積層構造１０と、化合物半導体積層構造１０の上方に設けられたゲート電極９とを備え、化合物半導体積層構造１０は、電子走行層３と、電子供給層４と、電子供給層４とゲート電極９との間に設けられたｐ型半導体層６と、電子供給層４とｐ型半導体層６との間に設けられており、ｐ型半導体層６のｐ型不純物の拡散を抑制する拡散抑制層５とを含み、拡散抑制層５は、下面から上面に向かうにつれてアルミニウム濃度が増加する。【選択図】図２
2014027187.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に設けられた電極と
を備え、
前記化合物半導体積層構造は、
前記電極の下方に設けられたｐ型半導体層と、
前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層と
を含み、
前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加することを特徴とする化合物半導体装置。
【請求項２】
前記拡散抑制層は、前記上面におけるアルミニウム濃度が前記ｐ型半導体層のアルミニウム濃度よりも高いことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記拡散抑制層は、前記下面におけるアルミニウム濃度が、当該拡散抑制層の下方に存する電子供給層のアルミニウム濃度と同等であることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記拡散抑制層は、前記ゲート電極に位置整合した部位のみに形成されていることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項５】
化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の上方に電極を形成する工程と
を備え、
前記化合物半導体積層構造は、
前記電極の下方に設けられたｐ型半導体層と、
前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層と
を含み、
前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加することを特徴とする化合物半導体装置の製造方法。
【請求項６】
前記拡散抑制層は、前記上面におけるアルミニウム濃度が前記ｐ型半導体層のアルミニウム濃度よりも高いことを特徴とする請求項５に記載の化合物半導体装置の製造方法。
【請求項７】
前記拡散抑制層は、前記下面におけるアルミニウム濃度が、当該拡散抑制層の下方に存する電子供給層のアルミニウム濃度と同等であることを特徴とする請求項５又は６に記載の化合物半導体装置の製造方法。
【請求項８】
前記拡散抑制層は、前記ゲート電極に位置整合した部位のみに形成されていることを特徴とする請求項５〜７のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２３１５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化物半導体デバイスでは、２ＤＥＧの発生量を局所的に制御する技術が要求されている。例えばＨＥＭＴの場合には、いわゆるフェイルセーフの観点から、電圧のオフ時には電流が流れない、所謂ノーマリオフ動作が望まれる。そのためには、電圧のオフ時においてゲート電極の下方における２ＤＥＧの発生量を抑える工夫が必要である。
ノーマリオフ動作のＧａＮ・ＨＥＭＴを実現するための手法の一つとして、ｐ型ＧａＮ層又はｐ型ＡｌＧａＮ層を電子供給層とゲート電極との間に形成し、ｐ−ｎ接合によるバンド変調効果により２ＤＥＧの濃度を制御する手法が提案されている。
【０００６】
ｐ型ＧａＮ層又はｐ型ＡｌＧａＮ層は、ＧａＮ層又はＡｌＧａＮ層にｐ型不純物であるＭｇを導入することで形成される。この場合、ｐ型ＧａＮ層又はｐ型ＡｌＧａＮ層に導入したＭｇが下層の電子供給層まで拡散する。Ｍｇの電子供給層への拡散により、トランジスタのオン時における抵抗性能が劣化するという問題がある。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
化合物半導体装置の一態様は、化合物半導体積層構造と、前記化合物半導体積層構造の上方に設けられた電極とを備え、前記化合物半導体積層構造は、前記電極の下方に設けられたｐ型半導体層と、前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層とを含み、前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加する。
【０００９】
化合物半導体装置の製造方法の一態様は、化合物半導体積層構造を形成する工程と、前記化合物半導体積層構造の上方に電極を形成する工程とを備え、前記化合物半導体積層構造は、前記電極の下方に設けられたｐ型半導体層と、前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層とを含み、前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加する。
【発明の効果】
【００１０】
上記の諸態様によれば、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置が得られる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】拡散抑制層の厚み方向におけるＡｌ濃度（％）を示す特性図である。
【図４】第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図５】図４に引き続き、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図６】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図７】図６に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図８】第３の実施形態による電源装置の概略構成を示す結線図である。
【図９】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１２】
以下、化合物半導体装置及びその製造方法の諸実施形態について説明する。
【００１３】
（第１の実施形態）
本実施形態では、化合物半導体装置として、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、化合物半導体積層構造の素子分離領域には素子分離構造が形成される。
【００１４】
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉ基板１上に、化合物半導体積層構造１０を形成する。成長用基板としては、Ｓｉ基板の代わりに、ＳｉＣ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体積層構造１０は、バッファ層２、電子走行層３、電子供給層４、拡散抑制層５、及びｐ型半導体層６を有して構成される。なお、電子走行層３と電子供給層４との間にスペーサ層を形成するようにしても良い。
【００１５】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層３の電子供給層４との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層３の化合物半導体（ここではＧａＮ）と電子供給層４の化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
【００１６】
詳細には、Ｓｉ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００１７】
先ず、Ｓｉ基板１上に、ＡｌＮを１０ｎｍ程度〜１０００ｎｍ程度、ここでは１００ｎｍ程度の厚みに成長する。これにより、バッファ層２が形成される。
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１８】
次に、バッファ層２上に、ｉ（インテンショナリ・アンドープ）−ＧａＮを１０００ｎｍ程度〜３０００ｎｍ程度、ここではｎｍ程度の厚みに成長する。これにより、電子走行層３が形成される。
ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１９】
次に、電子走行層３上に、ｎ−ＡｌＧａＮを１０ｎｍ程度〜４０ｎｍ程度、ここでは３０ｎｍ程度の厚みに成長する。これにより、電子供給層４が形成される。
ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。ＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。電子供給層４のＡｌＧａＮをＡｌxＧａ1-xＮ（０＜ｘ＜１）として、Ａｌ濃度（ｘ×１００％）を１０％程度〜３０％程度、ここでは２０％程度とする。
【００２０】
ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００２１】
なお、電子走行層３と電子供給層４との間に、ｉ−ＡｌＧａＮを例えば５ｎｍ程度の厚みに成長し、スペーサ層を形成するようにしても良い。
【００２２】
次に、電子供給層４上に、ｉ−ＡｌＧａＮを１ｎｍ程度〜５ｎｍ程度、ここでは２ｎｍ程度の厚みに成長する。これにより、拡散抑制層５が形成される。
ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長の開始から終了にかけて、ＴＭＡガスの流量を徐々に増加させる。拡散抑制層５のＡｌＧａＮは、その下面（裏面）のＡｌ濃度が電子供給層４のＡｌＧａＮのＡｌ濃度と同程度とされ、その上面（表面）のＡｌ濃度がｐ型半導体層６のＡｌ濃度よりも大きく調節される。
【００２３】
具体的には、図３に示すように、成長の開始時には、ＡｌＧａＮのＡｌ濃度が下層である電子供給層４のＡｌＧａＮと同程度（２０％程度）とされる。原料ガスのうちでＴＭＡガスの流量を徐々に増加させてゆき、成長の終了時には、Ａｌ濃度がほぼ１００％の状態、即ちほぼＡｌＮの状態とされる。以上により、電子供給層４側の下面からｐ型半導体層６側の上面に向かうにつれてＡｌ濃度が漸増する拡散抑制層５が形成される。拡散抑制層５では、その下面におけるＡｌ濃度が電子供給層４のＡｌ濃度と同程度（ここでは２０％程度）であり、その上面におけるＡｌ濃度がｐ型半導体層６のＡｌ濃度よりも高い（ここではほぼ１００％）。
【００２４】
次に、拡散抑制層５上に、ｐ型半導体、ここではｐ−ＧａＮを１０ｎｍ程度〜１００ｎｍ程度、ここでは５０ｎｍ程度の厚みに成長する。これにより、ｐ型半導体層６が形成される。なお、ｐ型半導体としては、ｐ−ＧａＮの代わりにｐ−ＡｌＧａＮを形成しても良い。
ＧａＮの成長条件としては、原料ガスとしてＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００２５】
ＧａＮをｐ型として成長する際には、ｐ型不純物（ｐ型ドーパント）として例えばＭｇを所定の流量でＧａＮ原料ガスに添加し、ＧａＮにＭｇをドーピングする。Ｍｇのドーピング濃度は、５×１０19／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０19／ｃｍ3程度とする。なお、ｐ型不純物としては、Ｍｇの代わりにＢｅ等を用いても良い。
【００２６】
続いて、化合物半導体積層構造１０の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造１０及びＳｉ基板１の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体積層構造１０上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造１０のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００２７】
続いて、図１（ｂ）に示すように、ｐ型半導体層６をゲート電極の形成予定部位にのみ残す。
詳細には、化合物半導体積層構造１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工する。これにより、ゲート電極の形成予定部位に相当するｐ型半導体層６の表面のみを覆うレジストマスクが形成される。
【００２８】
このレジストマスクを用いて、拡散抑制層５の表面が露出するまで、ｐ型半導体層６をドライエッチングする。これにより、ｐ型半導体層６のゲート電極の形成予定部位以外の部分が除去され、ｐ型半導体層６はゲート電極の形成予定部位にのみ残存する。このドライエッチングには、例えば塩素系のエッチングガスを用いる。
レジストマスクは、灰化処理等により除去される。
【００２９】
続いて、図２（ａ）に示すように、ソース電極７及びドレイン電極８を形成する。
詳細には、先ず、拡散抑制層５におけるソース電極及びドレイン電極の形成予定部位（電極形成予定部位）に電極溝５ａ，５ｂを形成する。
化合物半導体積層構造１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定部位に相当する拡散抑制層５の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３０】
このレジストマスクを用いて、電子供給層４の表面が露出するまで、拡散抑制層５の電極形成予定部位をドライエッチングして除去する。これにより、拡散抑制層５に、電子供給層４の表面の電極形成予定部位を露出する電極溝５ａ，５ｂが形成される。このドライエッチングには、例えば塩素系のエッチングガスを用いる。
レジストマスクは、灰化処理等により除去される。
【００３１】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造１０上に塗布し、電極溝５ａ，５ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３２】
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極溝５ａ，５ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極溝５ａ，５ｂを電極材料の一部で埋め込むソース電極７及びドレイン電極８が形成される。
【００３３】
続いて、図２（ｂ）に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造１０上に塗布し、ｐ型半導体層６上を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３４】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ｐ型半導体層６上を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ｐ型半導体層６上にゲート電極９が形成される。
【００３５】
しかる後、ＳｉＮ等のパッシベーション膜の形成、ソース電極７、ドレイン電極８、ゲート電極９と接続される配線の形成の諸工程を経て、本実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３６】
本実施形態では、電子供給層４とｐ型半導体層６との間に、Ａｌを含有する拡散抑制層５が形成される。ｐ型半導体層６からｐ型不純物のＭｇが拡散しても、下方（電子供給層４側）へのＭｇの拡散が拡散抑制層５によりブロックされ、電子供給層４への拡散が抑止される。拡散抑制層５では、下面から上面に向かうにつれてＡｌ濃度が漸増する。ｐ型不純物の拡散抑止は主にＡｌに起因するものと推認されており、拡散抑制層５においてｐ型半導体層６と接する上面側でＡｌ濃度を高くすることで、効率良くｐ型不純物の拡散が抑止される。拡散抑制層５では、下面におけるＡｌ濃度が電子供給層４のＡｌ濃度と同程度であり、上面におけるＡｌ濃度がｐ型半導体層６のＡｌ濃度よりも高い。この構成を採ることにより、電子供給層４に影響を及ぼすことなく、より確実なｐ型不純物の拡散抑止が実現する。
【００３７】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、拡散抑制層を有しない比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて、電子供給層のＭｇ濃度をＳＩＭＳにより測定した。その結果、比較例では、電子供給層における高いＭｇ濃度が確認された。これに対して本実施形態では、電子供給層のＭｇ濃度は比較例に比べて極めて低く、拡散抑制層によるＭｇの優れた拡散抑止機能が確認された。
【００３８】
以上説明したように、本実施形態によれば、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００３９】
（変形例）
第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて開示するが、拡散抑制層の形成態様が若干異なる点で第１の実施形態と相違する。
図４〜図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。なお、図示は省略するが、化合物半導体積層構造の素子分離領域には素子分離構造が形成される。
【００４０】
先ず、第１の実施形態の図１（ａ）と同様に、Ｓｉ基板１上に、バッファ層２、電子走行層３、電子供給層４、拡散抑制層５、及びｐ型半導体層６を順次成長し、化合物半導体積層構造１０を形成する。
【００４１】
続いて、素子分離構造を形成した後、図４（ａ）に示すように、拡散抑制層５及びｐ型半導体層６をゲート電極の形成予定部位にのみ残す。
詳細には、化合物半導体積層構造１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工する。これにより、ゲート電極の形成予定部位に相当するｐ型半導体層６の表面のみを覆うレジストマスクが形成される。
【００４２】
このレジストマスクを用いて、電子供給層４の表面が露出するまで、ｐ型半導体層６及び拡散抑制層５をドライエッチングする。これにより、拡散抑制層５及びｐ型半導体層６のゲート電極の形成予定部位以外の部分が除去され、拡散抑制層５及びｐ型半導体層６はゲート電極の形成予定部位にのみ残存する。このドライエッチングには、例えば塩素系のエッチングガスを用いる。
レジストマスクは、灰化処理等により除去される。
【００４３】
続いて、図４（ｂ）に示すように、ソース電極７及びドレイン電極８を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造１０上に塗布し、電子供給層４のソース電極及びドレイン電極の形成予定部位（電極形成予定部位）を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００４４】
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電子供給層４の電極形成予定部位を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ソース電極７及びドレイン電極８が形成される。
【００４５】
続いて、図５に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造１０上に塗布し、ｐ型半導体層６上を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００４６】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ｐ型半導体層６上を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ｐ型半導体層６上にゲート電極９が形成される。
【００４７】
しかる後、ＳｉＮ等のパッシベーション膜の形成、ソース電極７、ドレイン電極８、ゲート電極９と接続される配線の形成の諸工程を経て、本例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４８】
本例では、電子供給層４とｐ型半導体層６との間に、Ａｌを含有する拡散抑制層５が形成される。ｐ型半導体層６からｐ型不純物のＭｇが拡散しても、下方（電子供給層４側）へのＭｇの拡散が拡散抑制層５によりブロックされ、電子供給層４への拡散が抑止される。拡散抑制層５では、下面から上面に向かうにつれてＡｌ濃度が漸増する。ｐ型不純物の拡散抑止は主にＡｌに起因するものと推認されており、拡散抑制層５においてｐ型半導体層６と接する上面側でＡｌ濃度を高くすることで、効率良くｐ型不純物の拡散が抑止される。拡散抑制層５では、下面におけるＡｌ濃度が電子供給層４のＡｌ濃度と同程度であり、上面におけるＡｌ濃度がｐ型半導体層６のＡｌ濃度よりも高い。この構成を採ることにより、電子供給層４に影響を及ぼすことなく、より確実なｐ型不純物の拡散抑止が実現する。
【００４９】
以上説明したように、本例によれば、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００５０】
（第２の実施形態）
本実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、ゲート絶縁膜を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴである点で第１の実施形態と相違する。
図６〜図７は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、化合物半導体積層構造の素子分離領域には素子分離構造が形成される。
【００５１】
先ず、第１の実施形態の図１（ａ）と同様に、Ｓｉ基板１上に、バッファ層２、電子走行層３、電子供給層４、拡散抑制層５、及びｐ型半導体層６を順次成長し、化合物半導体積層構造１０を形成する。
【００５２】
続いて、素子分離構造を形成した後、第１の実施形態の図１（ｂ）と同様に、リソグラフィー及びドライエッチングによりｐ型半導体層６を加工し、ｐ型半導体層６をゲート電極の形成予定部位にのみ残す。
【００５３】
続いて、図６（ａ）に示すように、ゲート絶縁膜２１を形成する。
詳細には、ｐ型半導体層６を覆うように、化合物半導体積層構造１０上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜２１が形成される。
【００５４】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても好適である。
【００５５】
続いて、図６（ｂ）に示すように、ソース電極７及びドレイン電極８を形成する。
詳細には、先ず、拡散抑制層５及びゲート絶縁膜２１におけるソース電極及びドレイン電極の形成予定部位（電極形成予定部位）に電極溝２２，２３を形成する。
化合物半導体積層構造１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定部位に相当するゲート絶縁膜２１の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００５６】
このレジストマスクを用いて、電子供給層４の表面が露出するまで、ゲート絶縁膜２１及び拡散抑制層５の電極形成予定部位をドライエッチングして除去する。これにより、拡散抑制層５及びゲート絶縁膜２１に、電子供給層４の表面の電極形成予定部位を露出する電極溝２２，２３が形成される。このドライエッチングには、例えば塩素系のエッチングガスを用いる。
レジストマスクは、灰化処理等により除去される。
【００５７】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造１０上に塗布し、電極溝２２，２３を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００５８】
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極溝２２，２３を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極溝２２，２３を電極材料の一部で埋め込むソース電極７及びドレイン電極８が形成される。
【００５９】
続いて、図７に示すように、ゲート電極９を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体積層構造１０上に塗布し、ｐ型半導体層６上に位置整合したゲート絶縁膜２１の部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００６０】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜２１上を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ｐ型半導体層６上にゲート絶縁膜２１を介してゲート電極９が形成される。
【００６１】
しかる後、ＳｉＮ等のパッシベーション膜の形成、ソース電極７、ドレイン電極８、ゲート電極９と接続される配線の形成の諸工程を経て、本実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００６２】
本実施形態では、電子供給層４とｐ型半導体層６との間に、Ａｌを含有する拡散抑制層５が形成される。ｐ型半導体層６からｐ型不純物のＭｇが拡散しても、下方（電子供給層４側）へのＭｇの拡散が拡散抑制層５によりブロックされ、電子供給層４への拡散が抑止される。拡散抑制層５では、下面から上面に向かうにつれてＡｌ濃度が漸増する。ｐ型不純物の拡散抑止は主にＡｌに起因するものと推認されており、拡散抑制層５においてｐ型半導体層６と接する上面側でＡｌ濃度を高くすることで、効率良くｐ型不純物の拡散が抑止される。拡散抑制層５では、下面におけるＡｌ濃度が電子供給層４のＡｌ濃度と同程度であり、上面におけるＡｌ濃度がｐ型半導体層６のＡｌ濃度よりも高い。この構成を採ることにより、電子供給層４に影響を及ぼすことなく、より確実なｐ型不純物の拡散抑止が実現する。
【００６３】
以上説明したように、本実施形態によれば、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００６４】
なお、本実施形態でも、第１の実施形態の変形例と同様に、拡散抑制層５をｐ型半導体層６下のみに形成するようにしても良い。
【００６５】
（第３の実施形態）
本実施形態では、第１及び第２の実施形態並びに変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図８は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００６６】
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
【００６７】
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１及び第２の実施形態並びに変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００６８】
本実施形態では、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、電源装置に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００６９】
（第４の実施形態）
本実施形態では、第１及び第２の実施形態並びに変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図９は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００７０】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１及び第２の実施形態並びに変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図９では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
【００７１】
本実施形態では、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００７２】
（他の実施形態）
第１〜第４の実施形態並びに変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００７３】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態並びに変形例では、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＮ、拡散抑制層がｉ−ＩｎＡｌＮ、ｐ型半導体層がｐ−ＧａＮで形成される。
また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００７４】
本例では、電子供給層とｐ型半導体層との間に、Ａｌを含有する拡散抑制層が形成される。ｐ型半導体層からｐ型不純物のＭｇが拡散しても、下方（電子供給層側）へのＭｇの拡散が拡散抑制層によりブロックされ、電子供給層への拡散が抑止される。拡散抑制層では、下面から上面に向かうにつれてＡｌ濃度が漸増する。ｐ型不純物の拡散抑止は主にＡｌに起因するものと推認されており、拡散抑制層においてｐ型半導体層と接する上面側でＡｌ濃度を高くすることで、効率良くｐ型不純物の拡散が抑止される。拡散抑制層では、下面におけるＡｌ濃度が電子供給層のＡｌ濃度と同程度であり、上面におけるＡｌ濃度がｐ型半導体層のＡｌ濃度よりも高い。この構成を採ることにより、電子供給層に影響を及ぼすことなく、より確実なｐ型不純物の拡散抑止が実現する。
【００７５】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７６】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態並びに変形例では、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、拡散抑制層がｉ−ＩｎＡｌＧａＮ、ｐ型半導体層がｐ−ＧａＮで形成される。
で形成される。
【００７７】
本例では、電子供給層とｐ型半導体層との間に、Ａｌを含有する拡散抑制層が形成される。ｐ型半導体層からｐ型不純物のＭｇが拡散しても、下方（電子供給層側）へのＭｇの拡散が拡散抑制層によりブロックされ、電子供給層への拡散が抑止される。拡散抑制層では、下面から上面に向かうにつれてＡｌ濃度が漸増する。ｐ型不純物の拡散抑止は主にＡｌに起因するものと推認されており、拡散抑制層においてｐ型半導体層と接する上面側でＡｌ濃度を高くすることで、効率良くｐ型不純物の拡散が抑止される。拡散抑制層では、下面におけるＡｌ濃度が電子供給層のＡｌ濃度と同程度であり、上面におけるＡｌ濃度がｐ型半導体層のＡｌ濃度よりも高い。この構成を採ることにより、電子供給層に影響を及ぼすことなく、より確実なｐ型不純物の拡散抑止が実現する。
【００７８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、ｐ型半導体層を用いるも、ｐ型不純物の拡散を抑止して、オン時の抵抗性能を損なうことなくノーマリオフ動作を実現する信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７９】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００８０】
（付記１）化合物半導体積層構造と、
前記化合物半導体積層構造の上方に設けられた電極と
を備え、
前記化合物半導体積層構造は、
前記電極の下方に設けられたｐ型半導体層と、
前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層と
を含み、
前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加することを特徴とする化合物半導体装置。
【００８１】
（付記２）前記拡散抑制層は、前記上面におけるアルミニウム濃度が前記ｐ型半導体層のアルミニウム濃度よりも高いことを特徴とする付記１に記載の化合物半導体装置。
【００８２】
（付記３）前記拡散抑制層は、前記下面におけるアルミニウム濃度が、当該拡散抑制層の下方に存する電子供給層のアルミニウム濃度と同等であることを特徴とする付記１又は２に記載の化合物半導体装置。
【００８３】
（付記４）前記拡散抑制層は、前記ゲート電極に位置整合した部位のみに形成されていることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
【００８４】
（付記５）化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の上方に電極を形成する工程と
を備え、
前記化合物半導体積層構造は、
前記電極の下方に設けられたｐ型半導体層と、
前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層と
を含み、
前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加することを特徴とする化合物半導体装置の製造方法。
【００８５】
（付記６）前記拡散抑制層は、前記上面におけるアルミニウム濃度が前記ｐ型半導体層のアルミニウム濃度よりも高いことを特徴とする付記５に記載の化合物半導体装置の製造方法。
【００８６】
（付記７）前記拡散抑制層は、前記下面におけるアルミニウム濃度が、当該拡散抑制層の下方に存する電子供給層のアルミニウム濃度と同等であることを特徴とする付記５又は６に記載の化合物半導体装置の製造方法。
【００８７】
（付記８）前記拡散抑制層は、前記ゲート電極に位置整合した部位のみに形成されていることを特徴とする付記５〜７のいずれか１項に記載の化合物半導体装置の製造方法。
【００８８】
（付記９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に設けられた電極と
を備え、
前記化合物半導体積層構造は、
前記電極の下方に設けられたｐ型半導体層と、
前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層と
を含み、
前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加することを特徴とする電源回路。
【００８９】
（付記１０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の上方に設けられた電極と
を備え、
前記化合物半導体積層構造は、
前記電極の下方に設けられたｐ型半導体層と、
前記ｐ型半導体層の下方に設けられており、前記ｐ型半導体層のｐ型不純物の拡散を抑制する拡散抑制層と
を含み、
前記拡散抑制層は、下面から上面に向かうにつれてアルミニウム濃度が増加することを特徴とする高周波増幅器。
【符号の説明】
【００９０】
１  Ｓｉ基板
２  バッファ層
３  電子走行層
４  電子供給層
５  拡散抑制層
５ａ，５ｂ，２２，２３  電極溝
６  ｐ型半導体層
７  ソース電極
８  ドレイン電極
９  ゲート電極
１０  化合物半導体積層構造
２１  ゲート絶縁膜
３１  一次側回路
３２  二次側回路
３３  トランス
３４  交流電源
３５  ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ  スイッチング素子
４１  ディジタル・プレディストーション回路
４２ａ，４２ｂ  ミキサー
４３  パワーアンプ
【図１】
2014027187.tif 000003
【図２】
2014027187.tif 000004
【図３】
2014027187.tif 000005
【図４】
2014027187.tif 000006
【図５】
2014027187.tif 000007
【図６】
2014027187.tif 000008
【図７】
2014027187.tif 000009
【図８】
2014027187.tif 000010
【図９】
2014027187.tif 000011