(57)【要約】      （修正有）【課題】３次元積層ＩＣデバイスにおいて層間コネクターを形成する方法を提供する。【解決手段】誘電体層２２を貫いて第１の導電層２４までコンタクト開口部が形成される。Ｎ枚のエッチマスクは、離間された開エッチ領域と、それ以外の場所のマスク領域とを有する。ここで、２Ｎ−１はＷ未満であり、２ＮはＷ以上である。層のスタックはＷ−１個のコンタクト開口部を通じてのみエッチングされ、Ｗ−１個の導電層まで延びる延長コンタクト開口部が形成され、各エッチマスクｎ＝１，２，．．．，Ｎについて、コンタクト開口部の最大で半数について２ｎ−１個の導電層がエッチングされる。コンタクト開口部は、エッチマスクの開エッチ領域の異なる組合せを用いてエッチングされる。層間コネクターはコンタクト開口部内に形成される。【選択図】図６
2014022717.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層／導電層のスタックを含む集積回路デバイスとともに用いるための、該集積回路デバイスの表面から前記導電層に延伸する層間コネクターを形成する方法であって、
誘電体層を貫いて前記集積回路デバイスのコンタクト領域において離間したコンタクト開口部を形成するステップであって、誘電体層材料が前記コンタクト開口部のそれぞれを分離し、該コンタクト開口部はＷ個の導電層のそれぞれについて該導電層の上に重なる、ステップと、
前記コンタクト開口部を作製するステップは、
第１のコンタクト開口部を第１の導電層まで形成するステップと、
一組のＮ枚のエッチマスクを用いるステップであって、２Ｎ−１はＷ未満であり、２ＮはＷ以上であり、前記エッチマスクは、マスク領域と、選択されたコンタクト開口部に対応する離間された開エッチ領域とを有する、ステップと、
前記Ｎ枚のエッチマスクを用いて、Ｗ−１個の導電層に延びる延長コンタクト開口部を形成するために、Ｗ−１個のコンタクト開口部を通じてのみ前記誘電体層／導電層のスタックをエッチングするステップであって、、
前記エッチングするステップは、エッチマスクｎ＝１，２，．．．，Ｎごとに、前記コンタクト開口部の最大で半数について２ｎ−１個の導電層をエッチングするステップを含み、
前記エッチングするステップは、前記コンタクト開口部が、前記エッチマスクの前記開エッチ領域の異なる組合せを用いてエッチングされるように実行される、ステップと、
前記導電層のそれぞれを電気的に接続するために、前記第１のコンタクト開口部及び前記延長コンタクト開口部内に層間コネクターを形成するステップと、
を含む、ことを特徴とする前記層間コネクターを形成する方法。
【請求項２】
前記コンタクト開口部を形成するステップは、最も深いコンタクト開口部から最も浅いコンタクト開口部までの範囲にわたる深さを有するコンタクト開口部を形成し、
前記誘電体層の上面における前記最も深いコンタクト開口部の断面積は、前記第１の導電層における前記最も浅いコンタクト開口部の断面積よりも約０％〜４００％大きい、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記コンタクト開口部を形成するステップは、最も深いコンタクト開口部から最も浅いコンタクト開口部までの範囲にわたる深さを有するコンタクト開口部を形成し、
前記誘電体層の上面における前記最も深いコンタクト開口部の断面積は、前記第１の導電層における前記最も浅いコンタクト開口部の断面積よりも約０％〜１００％大きい、
ことを特徴とする請求項１に記載の方法。
【請求項４】
前記コンタクト開口部を取り囲む前記誘電体層材料が前記エッチングするステップ中に実質的に影響を受けないように、前記コンタクト開口部を形成するステップが実行され、前記Ｎ枚のエッチマスクが構成される、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記エッチマスクを用いるステップ及び前記エッチングするステップは、前記コンタクト開口部及び前記延長コンタクト開口部の外周が類似した形状を有するように実行される、ことを特徴とする請求項１に記載の方法。
【請求項６】
前記コンタクト開口部形成ステップは、層間誘電体を含む前記誘電体層とエッチストップ層とを貫いて前記コンタクト開口部を形成することを含む、ことを特徴とする請求項１に記載の方法。
【請求項７】
前記第１のコンタクト開口部は前記エッチングするステップ中にエッチングされず、
ｎ＝１、２、及び３であって、第２のコンタクト開口部は、３つのエッチマスクを用いて７つの導電層を貫いてエッチングされ、
ｎ＝１であって、第３のコンタクト開口部は、１つのエッチマスクを用いて１つの導電層を貫いてエッチングされ、
ｎ＝２及び３であって、第４のコンタクト開口部は、２つのエッチマスクを用いて６つの導電層を貫いてエッチングされ、
ｎ＝２であって、第５のコンタクト開口部は、１つのエッチマスクを用いて２つの導電層を貫いてエッチングされ、
ｎ＝１、及び３であって、第６のコンタクト開口部は、２つのエッチマスクを用いて５つの導電層を貫いてエッチングされ、
ｎ＝１及び２であって、第７のコンタクト開口部は、２つのエッチマスクを用いて３つの導電層を貫いてエッチングされ、
ｎ＝３であって、第８のコンタクト開口部は、１つのエッチマスクを用いて４つの導電層を貫いてエッチングされる、
ことを特徴とする請求項１に記載の方法。
【請求項８】
Ｗ＝８でありＮは３に等しい、ことを特徴とする請求項７に記載の方法。
【請求項９】
前記第１のコンタクト開口部乃至前記第８のコンタクト開口部は、前記第２のコンタクト開口部が前記第１のコンタクト開口部と前記第３のコンタクト開口部との間に配置され、前記第３のコンタクト開口部が前記第２のコンタクト開口部と前記第４のコンタクト開口部に配置され、以下同様となるように数値順で配置される、ことを特徴とする請求項７に記載の方法。
【請求項１０】
前記コンタクト開口部を形成するステップは、隣接した層間コネクターが終端する導体から少なくとも２レベル離れて位置する導体において少なくとも幾つかの層間コネクターが終端するように行われる、ことを特徴とする請求項１に記載の方法。
【請求項１１】
前記エッチングするステップは、
前記層間コネクターが、より大きな深さから、平均深さ、より浅い深さまでの範囲にわたる深さを有し、
前記より大きな深さを有する第１の層間コネクターが、前記より浅い深さを有する第２の層間コネクターに隣接し、
前記平均深さを有する第３の層間コネクター及び第４の層間コネクターが互いに隣接するように行われることを特徴とする、請求項１に記載の方法。
【請求項１２】
前記エッチングするステップは、前記第１の層間コネクターが最も大きな深さを有し、前記第２の層間コネクターが最も浅い深さを有するように行われる、ことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記エッチングするステップは、
２つの前記最も大きな深さを有する２つの前記層間コネクターが互いに隣接せず、
２つの前記最も浅い深さを有する２つの前記層間コネクターが互いに隣接しない
ように行われる、ことを特徴とする請求項１１に記載の方法。
【請求項１４】
前記コンタクト開口部を形成するステップは、前記層間コネクターが実質的に一定のピッチだけ互いに分離されるように前記コンタクト開口部を配置することを含む、ことを特徴とする請求項１１に記載の方法。
【請求項１５】
前記コンタクト開口部を形成するステップは、前記層間コネクターが実質的に一定のピッチだけ互いに分離されるように前記コンタクト開口部を配置することを含む、ことを特徴とする請求項１に記載の方法。
【請求項１６】
集積回路デバイスであって、
上側導電層と下側導電層とを含む交互の誘電体層及び導電層のスタックと、
前記上側導電層の上に重なる層であって、上面を有する、上に重なる層と、
前記上に重なる層の前記上面から前記導電層のうちのそれぞれ１つに延伸し、該導電層との電気的コンタクトを形成する層間コネクターであって、第１の層間コネクターと、第２の層間コネクターと、第３の層間コネクターと、第４の層間コネクターとを含む、層間コネクターと、
を備え、
前記層間コネクターは、平均ピッチだけ互いに分離され、
前記層間コネクターは、より大きな深さから、平均深さ、より浅い深さへの範囲にわたる深さを有し、
前記より大きな深さを有する前記第１の層間コネクターは、前記より浅い深さを有する前記第２の層間コネクターに隣接し、
前記実質的に平均深さを有する前記第３の層間コネクター及び前記第４の層間コネクターは互いに隣接する、
ことを特徴とする集積回路デバイス。
【請求項１７】
前記第１の層間コネクターは前記層間コネクターの中で最も大きな深さを有し、前記第２の層間コネクターは前記層間コネクターの中で最も浅い深さを有する、ことを特徴とする請求項１６に記載の集積回路デバイス。
【請求項１８】
２つの前記最も大きな深さを有する２つの前記層間コネクターが互いに隣接せず、
２つの前記最も浅い深さを有する２つの前記層間コネクターが互いに隣接しない、ことを特徴とする請求項１６に記載の集積回路デバイス。
【請求項１９】
隣接する層間コネクター間の前記ピッチは実質的に一定のピッチである、ことを特徴とする請求項１６に記載の集積回路デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、高密度集積回路デバイスに関するものであり、より具体的には、マルチレベル３次元積層デバイスの相互接続構造に関する。
【背景技術】
【０００２】
高密度メモリデバイスの製造において、集積回路上の単位面積あたりのデータ量は重要な要素となり得る。このため、メモリデバイスの臨界寸法がリソグラフィー技術の限界に近づくとともに、より大きな格納密度及びビットあたりのより低いコストを達成するために、メモリセルの複数レベルを積層する技法が提案されている。
【０００３】
例えば、Lai他「A  Multi-Layer  Stackable  Thin-Film  Transistor  (TFT)  NAND-Type  Flash  Memory」（IEEE  Int'l  Electron  Devices  Meeting,  11-13  Dec.  2006）及びJung他「Three  Dimensionally  Stacked  NAND  Flash  Memory  Technology  Using  Stacking  Single  Crystal  Si  Layers  on  ILD  and  TANOS  Structure  for  Beyond  30nm  Node」（IEEE  Int'l  Electron  Devices  Meeting,  11-13  Dec.  2006）において、電荷トラップ型メモリに薄膜トランジスタ技法が適用されている。
【０００４】
また、Johnson他「512-Mb  PROM  With  a  Three-Dimensional  Array  of  Diode/Anti-fuse  Memory  Cells」（IEEE  J.  of  Solid-State  Circuits,  Vol.  38,  No.  11,  Nov.  2003）において、アンチヒューズメモリにクロスポイントアレイ技法が適用されている。「Three-Dimensional  Memory」と題する、Cleevesに対する米国特許第７，０８１，３７７号も参照されたい。
【０００５】
電荷トラップ型メモリ技術において垂直ＮＡＮＤセルを提供する別の構造が、Kim他「Novel  3-D  Structure  for  Ultra-High  Density  Flash  Memory  with  VRAT  and  PIPE」（2008  Symposium  on  VLSI  Technology  Digest  of  Technical  Papers;  17-19  June  2008;  pages  122-123）に記載されている。
【０００６】
３次元（３−Ｄ）積層メモリデバイスにおいて、メモリセルの下側レベルを復号回路部等に結合するのに用いられる導電性相互接続部が上側レベルを貫通する。相互接続部を実装するコストは、必要とされるリソグラフィーステップ数とともに増大する。リソグラフィーステップ数を減少させる１つの手法はTanaka他「Bit  Cost  Scalable  Technology  with  Punch  and  Plug  Process  for  Ultra  High  Density  Flash  Memory」（2007  Symposium  on  VLSI  Technology  Digest  of  Technical  Papers;  12-14  June  2007;  pages  14-15）に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第７，０８１，３７７号明細書
【非特許文献】
【０００８】
【非特許文献１】「A  Multi-Layer  Stackable  Thin-Film  Transistor  (TFT)  NAND-Type  Flash  Memory」、IEEE  Int'l  Electron  Devices  Meeting、11-13  Dec.  2006
【非特許文献２】「Three  Dimensionally  Stacked  NAND  Flash  Memory  Technology  Using  Stacking  Single  Crystal  Si  Layers  on  ILD  and  TANOS  Structure  for  Beyond  30nm  Node」、IEEE  Int'l  Electron  Devices  Meeting、11-13  Dec.  2006
【非特許文献３】「512-Mb  PROM  With  a  Three-Dimensional  Array  of  Diode/Anti-fuse  Memory  Cells」、IEEE  J.  of  Solid-State  Circuits、  Vol.38、  No.11、Nov.  2003
【非特許文献４】「Novel  3-D  Structure  for  Ultra-High  Density  Flash  Memory  with  VRAT  and  PIPE」、2008  Symposium  on  VLSI  Technology  Digest  of  Technical  Papers、17-19  June  2008、pages122-123
【非特許文献５】「Bit  Cost  Scalable  Technology  with  Punch  and  Plug  Process  for  Ultra  High  Density  Flash  Memory」、2007  Symposium  on  VLSI  Technology  Digest  of  Technical  Papers、12-14  June  2007、pages14-15
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の３Ｄ積層メモリデバイスに伴う欠点のうちの１つは、通常、コンタクトレベルごとに別個のマスクが用いられることである。したがって、例えば２０個のコンタクトレベルが存在する場合、一般に２０枚の異なるマスクが必要とされ、各コンタクトレベルは、そのレベルのマスクの生成と、そのレベルのエッチングステップとを必要とする。
【００１０】
本発明の幾つかの例によれば、２Ｎ個の導電層へのアクセスを提供するのにＮ枚のマスクしか必要とされない。幾つかの例によれば、各マスクシーケンス番号ｎについて２ｎ−１個の導電層がエッチングされる。幾つかの例では、エッチマスクは、選択されたコンタクト開口部の上にのみ重なり、誘電体層の他の部分をマスクするように位置決めされた別個の開エッチ（open  etch）領域を有する。
【課題を解決するための手段】
【００１１】
誘電体層／導電層のスタックを含む集積回路デバイスとともに用いるための方法の第１の例は、デバイスの表面から導電層まで延びる層間コネクターを形成する。本方法は以下のように実行される。誘電体層を貫いて集積回路のコンタクト領域内に離間されたコンタクト開口部が形成され、誘電体層材料がコンタクト開口部のそれぞれを分離し、コンタクト開口部がＷ個の導電層のそれぞれの導体の上に重なる。コンタクト開口部を形成することによって、第１の導電層までの第１のコンタクト開口部も形成される。一組のＮ枚のエッチマスクが用いられる。ここで、２Ｎ−１はＷ（総導電層数）未満であり、２ＮはＷ以上であり、エッチマスクは選択されたコンタクト開口部に対応する離間された開エッチ領域と、それ以外の場所のマスク領域とを有する。Ｎ枚のエッチマスクを用いて、誘電体層／導電層のスタックはＷ−１個のコンタクト開口部を通じてのみエッチングされ、Ｗ−１個の導電層に延びる延長コンタクト開口部が形成される。ｎ番目のエッチング中、各エッチマスクｎ＝１，２，．．．，Ｎについて、最大で半数のコンタクト開口部について２ｎ−１個の導電層がエッチングされる。エッチングは、コンタクト開口部がエッチマスクの開エッチ領域の様々な組合せを用いてエッチングされるように実行される。第１のコンタクト開口部及び延長コンタクト開口部内に、導電層のそれぞれに電気的に接続するための層間コネクターが形成される。
【００１２】
本方法の例は、以下のうちの１つ又は複数を含み得る。コンタクト開口部を取り囲む誘電材料がエッチングステップ中に実質的に影響を受けないようにＮ枚のエッチマスクを構成し得る。コンタクト開口部は、少なくとも幾つかの層間コネクターが、隣接する層間コネクターが終端する導体から少なくとも２レベル離れて位置する導体において終端するようにエッチングし得る。層間コネクターは、より大きな深さから、平均深さ、より浅い深さまでの範囲にわたるサイズを有し、より大きな深さを有する第１の層間コネクターはより浅い深さを有する第２の層間コネクターに隣接し、平均深さを有する第３の層間コネクター及び第４の層間コネクターは互いに隣接し得る。
【００１３】
集積回路デバイスの例は、交互の誘電体層及び導電層のスタックを含み、導電層は上側導電層と下側導電層とを含む。上に重なる層（overlying  layer）が上側導電層上にあり、上面を有する。層間コネクターが上に重なる層の上面から導電層のそれぞれ１つに延び、その導電層との電気コンタクトが形成される。層間コネクターは平均ピッチだけ互いから分離される。層間コネクターは、より大きな深さから、平均深さ、より浅い深さまでの範囲にわたる深さを有する。より大きな深さを有する第１の層間コネクターは、より浅い深さを有する第２の層間コネクターに隣接する。実質的に平均深さを有する第３の層間コネクター及び第４の層間コネクターは互いに隣接する。
【００１４】
集積回路デバイスの例は、以下のうちの１つ又は複数を含み得る。第１の層間コネクターは、層間コネクターの中で最も大きな深さを有し、第２の層間コネクターは層間コネクターの中で最も浅い深さを有し得る。隣接した層間コネクター間のピッチは実質的に一定のピッチとし得る。
【００１５】
本技術の他の態様及び利点は、以下の図面、詳細な説明及び特許請求の範囲を検討することにより、把握される。
【図面の簡単な説明】
【００１６】
【図１】本発明に従って処理される垂直コンタクト領域を備える集積回路デバイスの１つの例の単純化された断面図である。
【図２】コンタクト領域フォトレジストマスクを用いて垂直コンタクト領域に作製されるコンタクト開口部を示す図である。
【図３】コンタクト開口部の第１の組を通じて４つの導電層を貫いてエッチングするのに用いられる第１のフォトレジストマスクを示す図である。
【図４】コンタクト開口部の第２の組を通じて２つの導電層を貫いてエッチングするのに用いられる第２のフォトレジストマスクを示す図である。
【図５】コンタクト開口部の第３の組を通じて１つの導電層を貫いてエッチングするのに用いられる第３のフォトレジストマスクを示す図である。図５は、コンタクト領域フォトレジストマスク並びに第１のフォトレジストマスク及び第２のフォトレジストマスクも示し、それによって、それぞれの開エッチ領域間の関係を容易に見てとることができる。
【図６】層間コネクターが、コンタクト開口部内に、層間誘電体の上面から導電層まで形成された後の図５の構造を示す図である。
【図７】図５に類似しているが、開エッチ領域のサイズ及び数について異なるスキームを有する第１のフォトレジストマスク、第２のフォトレジストマスク、及び第３のフォトレジストマスクを用いて延長コンタクト開口部を作製するときに何が生じ得るかの例を示す図である。
【発明を実施するための形態】
【００１７】
図１は、集積回路デバイス１０の１つの例の単純化された断面図であり、集積回路デバイス１０は、メモリセル領域１２と、垂直コンタクト領域１４と、アレイ／周辺境界領域１６と、周辺ＣＭＯＳデバイス領域１８とを備える。本発明は、垂直コンタクト領域１４に関する。デバイス１０は、本発明とともに用いることができる１つのタイプの集積回路デバイスの例として示されているが、他のものも可能である。
【００１８】
図２も参照すると、垂直コンタクト領域１４が、誘電基板２６上で交互になった誘電体層２２及び導電層２４のスタック２０を含む。この例では、誘電体層２２．０〜２２．７及び導電層２４．０〜２４．７として識別される８対の誘電体層２２及び導電層２４が存在する。誘電体層２２は、酸化物、窒化物、酸窒化物、ケイ酸塩等とすることができる。二酸化ケイ素の誘電率よりも低い誘電率を有する、ＳｉＣＨＯｘ等の低誘電率材料が好ましい場合がある。二酸化ケイ素の誘電率よりも高い誘電率を有する、ＨｆＯｘ、ＨｆＯＮ、ＡｌＯｘ、ＲｕＯｘ、ＴｉＯｘ等の高誘電率（ｈｉｇｈ−ｋ）材料も含めることができる。導電層２４は、（Ａｓ、Ｐ、Ｂ等のドーパントを用いて）高濃度にドープされたポリシリコンを含む導電性半導体、ＴｉＳｉ、ＣｏＳｉを含むケイ素化合物、ＩｎＺｎＯ、ＩｎＧａＺｎＯを含む酸化物半導体、及び半導体とケイ素化合物との組合せとすることができる。導電層２４は、金属、導電性化合物、又はＡｌ、Ｃｕ、Ｗ、Ｔｉ、Ｃｏ、Ｎｉ、ＴｉＮ、ＴａＮ、ＴａＡｌＮ等を含む材料の組合せとすることもできる。
【００１９】
通常ＳｉＮからなるエッチストップ層２８がスタック２０上に配置され、層２８上に層間誘電体３０を有する。層間誘電体３０は、ＳｉＯ２、ＰＳＧ、ＢＰＳＧ、又はそれらの組合せで作製することができ、下記の論考から明らかとなるように、使い捨て可能でないハードマスクとしての役割を果たす。エッチストップ層２８は、後述するように、この層をエッチング同期機能に用いることができるように選択され、ハードマスク３０がＳｉＮであるときはＳｉＮとすることができない。
【００２０】
図２〜図５は、垂直コンタクト領域１４において、コンタクト開口部３２（図面においてロケーション０〜７で識別される）と、延長コンタクト開口部３４（図３〜図７を参照されたい）とを作製するのに用いられるステップを示している。図２に示す垂直コンタクト領域１４は、図１に示すものと同じ状態にある。加えて、図２は、開エッチ領域３８及び閉マスク領域４０を有するコンタクト開口部フォトレジストマスク３６を示している。コンタクト開口部フォトレジストマスク３６を用いて、コンタクト開口部３２はハードマスク３０、エッチストップ層２８、及び第１の誘電体層２２．０を貫いてエッチングされ、第１の導電層２４．０において止まる。この例では、８個の導電層２４のそれぞれにつき１つ、８個のコンタクト開口部３２を作製するのに用いられる８個の開エッチ領域３８が存在する。導電層２４の数はＷとして参照される場合がある。ＣＯ（コンタクト開口部）ベースのエッチングと呼ばれることもあるコンタクト開口部フォトレジストマスク３６を用いたエッチングは、導電層２４．０の頂面で止まる、例えばＣＦ４／Ｃ５Ｆ８／ＣＨ２Ｆ２／Ｏ２／Ａｒを含むエッチ化学物質（etch  chemistry）を用いた、例えば反応性イオンエッチングを用いて、窒化ケイ素層／ポリシリコン層／ケイ素酸化物層に対し行うことができる。コンタクト開口部３２を作製するのに他の手順も用いることができる。コンタクト開口部３２の作製により、後続のエッチングステップのための開口部のパターンが提供される。
【００２１】
図２〜図５において、開エッチ領域３８は、簡略化のため、マスク３６内に形成された単純な開口部として示されている。実際には、非線形光学により、ハードマスク３０の上面４８上に所望のイメージを作成するためにフォトレジストマスク内に複雑なパターンが形成されることが必要とされる場合がある。したがって、開エッチ領域３８のサイズ及び形状は、イメージ４１（図２Ａを参照）のロケーションにおいて一組のコンタクト開口部３２を形成する前にハードマスク３０の上面４８上に向けられたイメージ４１のサイズ及び形状に対応しない場合がある。図２Ａの例において、上面４８に向けられたイメージ４１は基本的に正方形であり、結果として生じるコンタクト開口部３２間に良好な分離を与えるようなパターンに配列される。イメージ４１の他のパターンも用いることができる。図２Ａの例によって提供される改良された分離は、開エッチ領域３８と、散乱バー等のフォトレジストマスク上の他の特徴部との双方を受け入れるのにも有用である。
【００２２】
説明を容易にするために、本出願の残りの図面において、直線状に配列された開エッチ領域３８及びコンタクト開口部３２が示されている。上面４８上に投影されたイメージ４１のサイズは、通常、第１のフォトレジストマスク４２、第２のフォトレジストマスク４４、及び第３のフォトレジストマスク４６を用いて投影される後続のイメージよりも幾分大きくなる。これは、後続のイメージングステップ及びエッチングステップ中に生じる可能性がある僅かなずれを受け入れ、コンタクト開口部３２を取り囲む誘電材料の侵食を防ぐのに役立つ。イメージ４１の形状は、長方形、円形、又は楕円形等、正方形以外とすることができる。エッチング中に作製されるコンタクト開口部３２の断面形状は通常、イメージ４１の形状に従う。
【００２３】
図３〜図５は、第１のフォトレジストマスク４２、第２のフォトレジストマスク４４、及び第３のフォトレジストマスク４６を用いてエッチングした後の垂直コンタクト領域１４を示している。図２に関して上述したように、導電層２４の表面上に向けられるイメージは、後続のイメージングステップ及びエッチングステップ中に生じる可能性がある僅かなずれを受け入れ、コンタクト開口部３２を取り囲む誘電材料の侵食を防ぐのに役立つように、イメージ４１よりも小さくすることができる。エッチングプロセスは、例えばタイミングモードエッチングを用いて、単一のエッチ化学物質を用いて実行することができる。代替的に、エッチングプロセスは、異なる層を貫いて個々にエッチングするのに異なるエッチ化学物質を用いて実行することができる。コンタクト開口部フォトレジストマスク３６はＷ個の導電層２４のそれぞれの開エッチ領域３８を含む一方、フォトレジストマスク４２、４４、及び４６のそれぞれは開エッチ領域３８の半数、この例では４つを含む。マスク３６、４２、４４、及び４６の全てを示す図５を参照すると、マスク４２〜４６の各開領域３８が適切なコンタクト開口部３２と位置合わせされていることがわかる。第１のフォトレジストマスク４２、第２のフォトレジストマスク４４、及び第３のフォトレジストマスク４６を用いたエッチングは、適切な導電層２４．０〜２４．７の頂面で止まる、例えばＣＦ４／Ｎ２／ＣＨ２Ｆ２／ＨＢＲ／Ｈｅ−Ｏ２／Ｈｅを含むエッチ化学物質を用いた、例えば反応性イオンエッチング用いて、ケイ素酸化物層／ポリシリコン層について実行することができる。
【００２４】
図３に示す第１のフォトレジストマスク４２がハードマスク３０の上面４８の上に位置決めされ、開エッチ領域３８が、ロケーション１、３、５、及び７においてコンタクト開口部３２．１、３２．３、３２．５、及び３２．７と位置合わせされている。ロケーション１、３、５、及び７におけるコンタクト開口部３２の底部の材料は、第１のフォトレジストマスク４２の開エッチ領域３８からイメージ（図示せず）に対し露光され、次に、第１の導電層２４．０及び第２の誘電体層２２．１を貫いて４レベルエッチングされ、図３に示す構造が形成される。次に、図４に示すように、第１のフォトレジストマスク４２が除去され、次に、第２のフォトレジストマスク４４が、図３の結果として生じた構造の上に、開エッチ領域３８がロケーション１、３、４、及び６においてコンタクト開口部３２．１、３２．３、３２．４、及び３２．６と位置合わせされるように位置決めされる。コンタクト開口部３２．１、３２．３、３２．４、及び３２．６の底部における構造は、第２のフォトレジストマスク４４の開エッチ領域３８からイメージ（図示せず）に対し露光され、次に、２レベルエッチングされ、図４に示す構造が作製される。次に、第２のフォトレジストマスク４４が除去され、第３のフォトレジストマスク４６が、図４の結果として生じた構造の上に、開エッチ領域３８がロケーション１、２、５、及び６においてコンタクト開口部３２．１、３２．２、３２．５、及び３２．６と位置合わせされるように位置決めされる。コンタクト開口部３２．１、３２．２、３２．５、及び３２．６の底部における構造は、第３のフォトレジストマスク４６の開エッチ領域３８からイメージ（図示せず）に対し露光され、次に１レベルエッチングされ、図５に示す、コンタクト開口部３２．０と７つの延長コンタクト開口部３４．１〜３４．７とを含む構造が作製される。第１のフォトレジストマスク４２、第２のフォトレジストマスク４４、及び第３のフォトレジストマスク４６を用いたエッチングの順序は切り替えることができ、それによって、例えば第３のマスク４６が最初に用いられ、第２のマスク４４が２番目に用いられ、第１のマスク４２が３番目に用いられる。
【００２５】
図５Ａは、ロケーション１におけるコンタクト開口部の簡略化され、拡大され、幾分強調された断面図である。図５Ａは、ハードマスク３０の上面４８と導電層２４．０との間のコンタクト開口部が、導電層２４．０と２４．７との間のコンタクト開口部よりも大きな断面積をどのように有するかを示している。第１の上側の導電層２４．０における、より大きな断面積から、下側導電層２４．７における、より小さな断面積へコンタクト開口部がテーパー状になっていることも示されている。
【００２６】
図６は、それぞれ導電層２４．０、２４．１、２４．６、２４．２、２４．５、２４．３、及び２４．４との電気接続を提供する、コンタクト開口部３２．０及び延長コンタクト開口部３４．１〜３４．７に形成された導電性の層間コネクター５０を示している。層間コネクター５０は、上記で論考した同じ導体材料で形成することができる。しかしながら、ドーピングされたＳｉ、Ｗ、及びＣｕが好ましい場合がある。なぜなら、これらの導電性材料の化学機械研磨に関して既存の知識が存在するためである。層間コネクター５０は、ロケーション０〜７に対応する層間コネクター５０．０〜５０．７として識別される。
【００２７】
幾つかの例では、層間コネクター５０が、それらが貫通する導電層２４から絶縁されていることが望ましい場合がある。これは、例えば、延長コンタクト開口部３４．１〜３４．７の内側の全て又は幾らかを誘電材料で完全に又は部分的にライニング（lining）することによって達成することができる。図６は、コンタクト開口部３２及び延長コンタクト開口部３４のそれぞれが誘電絶縁スリーブ６２でライニングされている例を示している。ライニングすることによって、層間コネクター５０が、それらが貫通する導電層２４から絶縁される。例えば、２０１２年４月１９日に出願された米国特許出願第１３／４５１，４１１号を参照されたい。
【００２８】
使用時に、この例では、ハードマスク３０と、エッチストップ層２８と、第１の誘電体層２２とを含む誘電体層を貫いて、離間されたコンタクト開口部３２が作製される。コンタクト開口部３２の作製によって、後続のエッチングステップの開口部のパターンが提供される。コンタクト開口部３２は、誘電体層材料がコンタクト開口部を分離し、コンタクト開口部がＷ（この例では８）個の導電層のそれぞれの導電層２４の上に重なるように形成される。コンタクト開口部３２は第１の導電層２４．０まで形成される。この例では、コンタクト開口部３２はコンタクト開口部フォトレジストマスク３６を用いて作製されるが、コンタクト開口部３２を作製するための他の手順も用いることができる。
【００２９】
一組のＮ個のエッチマスクが用いられる。ここで、２Ｎ−１はＷ未満であり、２ＮはＷ以上である。例えば、Ｎが３に等しい場合、３つのマスクを用いて、第１の導電層２４．０の下の７個の導電層２４のそれぞれに１つ、７個の延長コンタクト開口部３４を形成することができる。各エッチマスク４２、４４、及び４６は、選択されたコンタクト開口部３２の上に重なるように位置決めされた別個の開エッチ領域３８と、それ以外の場所でハードマスク３０を覆うマスク領域４０とを有する。
【００３０】
Ｎ個のエッチマスクを用いたエッチングは、コンタクト開口部３２を通じてのみ行われ、導電層２４においてランドエリア（landing  area）５８まで延びる延長コンタクト開口部３４が形成される。このため、ランドエリア５８は、コンタクト開口部３２．０及び延長コンタクト開口部３４．１〜３４．７の下端に見られる。このエッチングは、コンタクト開口部３２を取り囲む誘電材料が実質的に影響を受けず、そのため、エッチングステップ中に、コンタクト開口部３２を取り囲む側壁材料が比較的少ない量しか取り除かれないように行われる。この１つの例は、ハードマスク３０の上面４８と導電層２４．７との間のコンタクト開口部を、導電層２４．０と２４．６との間のコンタクト開口部よりも大きな断面積を有するように形成することを含む。
【００３１】
通常動作中、各エッチングステップ中にコンタクト開口部３２の半数がエッチングされる。例えば、５つのフォトレジストマスクを用いて、３１個の異なる導電層２４に達するように３１個のコンタクト開口部を通じてエッチングするとき、各マスクは、コンタクト開口部の半数（１６個）をエッチングするのに用いられる。一方、５つのフォトレジストマスクを用いて２９個の異なる導電層２４に達するように２９個のコンタクト開口部を通じてエッチングする場合等、エッチングすることができる導電層２４の数が、エッチングされる電極導電層の数よりも大きい場合、マスクのうちの少なくとも幾つかは、コンタクト開口部の半数をエッチングするのに用いられるのではなく、それらのフォトレジストマスクは、コンタクト開口部の事実上半数と呼ばれることもある、コンタクト開口部の最大で半数をエッチングするのに用いられる。したがって、各エッチングステップ中、各エッチマスクｎ＝１，２．．．Ｎについて、コンタクト開口部の最大で半数について２ｎ−１個の導電層がエッチングされる。
【００３２】
エッチングステップは、各コンタクト開口部３２が、この例では第１のエッチマスク４２、第２のエッチマスク４４、及び第３のエッチマスク４６であるエッチマスクの開エッチ領域３８の異なる組合せを用いてエッチングされるように実行される。続いて、延長コンタクト開口部３４内に、導電層２４のそれぞれに電気的に接続するための層間コネクター５０が形成される。
【００３３】
幾つかの例では、開エッチ領域３８の外周の形状は、コンタクト開口部３２及び延長コンタクト開口部３４の外周の形状（ともに概ね正方形である等）に類似している。
【００３４】
上記説明された形状は、理想化された形状である。図２Ａに示された概ね正方形の形状に代えて、他の例は、円形、楕円形、及び長方形を含む他の断面形状を作製することができる。
【００３５】
図２〜図５の開示された例では、第１のコンタクト開口部３２．０はエッチマスク４２、４４、４６を用いてエッチングされない。第２のコンタクト開口部３２．１は、３つ全てのエッチマスク４２、４４、４６を用いて７つの導電層２４を貫いてエッチングされる。第３のコンタクト開口部３２．２は、エッチマスク４６を用いて１つの導電層２４を貫いてエッチングされる。第４のコンタクト開口部３２．３は、エッチマスク４２及び４４を用いて、６つの導電層２４を貫いてエッチングされる。第５のコンタクト開口部３２．４は、エッチマスク４４を用いて２つの導電層２４を貫いてエッチングされる。第６のコンタクト開口部３２．５は、エッチマスク４２及び４６を用いて５つの導電層２４を貫いてエッチングされる。第７のコンタクト開口部３２．６は、エッチマスク４２及び４６を用いて３つの導電層２４を貫いてエッチングされる。第８のコンタクト開口部３２．７は、１つのエッチマスク４２を用いて４つの導電層２４を貫いてエッチングされる。
【００３６】
図５及び図６から明らかであるように、幾つかの例では、コンタクト開口部エッチングステップは、少なくとも幾つかの層間コネクター５０が、隣接する層間コネクター５０が終端する導電層２４から少なくとも２レベル離れて位置する導電層２４において終端するように実行することができる。例えば、ロケーション１における層間コネクター５０対ロケーション０及び２における隣接する層間コネクターを参照されたい。これを行う他に、図２Ａ等に示すイメージのパターンを提供することによって、コンタクト間により大きな空間が存在するので、上記少なくとも幾つかの層間コネクター５０とそれらの導電層２４との間のコンタクト拡大が容易になる。そのような構成によって、近傍のコンタクト開口部に対する絶縁を損なうことなく最も深いコンタクト開口部を達成するためのプロセスウィンドウ(process  window)がより多く残される。
【００３７】
幾つかの例では、表面４８におけるコンタクト開口部の断面積は、全て概ね等しいことが好ましい場合があるが、実際には、コンタクト開口部が深いほど、表面４８におけるコンタクト開口部の断面積が大きくなる。表面４８における最も浅いコンタクト開口部、通常、導電層２４．０にのみ延びるコンタクト開口部の断面積は、導電層２４．０におけるコンタクト開口部の断面積とほぼ同じとすることができる。一方、最も深いコンタクト開口部の場合、表面４８における断面積は、導電層２４．０における断面積よりも１００％大きい場合があるか、幾つかの場合には更には４００％大きい場合がある。
【００３８】
コンタクト開口部間の中心間の距離であるピッチは一定の距離であるのが一般的である。一方、効率性のために、ピッチを最小距離に保つことも望ましい。一方、２つの比較的深いコンタクト開口部が互いに隣接して位置決めされた場合、上面４８における比較的深いコンタクト開口部の断面積が比較的大きいことに起因して、それらのコンタクト開口部を分離する層間誘電体３０の量が、デバイスの完全性を危うくするほど小さくなる可能性がある。しかしながら、この問題は、（１）最も深いコンタクト開口部（このため、表面４８における最も大きな断面積又は最も大きな断面積のうちの１つを通常有する最も深い層間コネクター５０）が最も浅いコンタクト開口部（このため、表面４８における最も小さな断面積又は最も小さな断面積のうちの１つを通常有する最も浅い層間コネクター５０）の隣にあり、（２）次に最も深いコンタクト開口部が次に最も浅いコンタクト開口部の隣にあり、（３）ほぼ同じ深さのコンタクト開口部が互いに隣り合うまで以下同様、となるようにコンタクト開口部を配列することによって最小限にすることができる。この比較的単純な例が図６に示されている。ロケーション０における最も浅い層間コネクター５０．０がロケーション１における最も深い層間コネクター５０．１の隣にあり、ロケーション２における次に最も浅い層間コネクター５０．２が、最も深い層間コネクター５０．１と、ロケーション３における次に最も深い層間コネクター５０．３との間にあり、以下同様である。これは、上記で論考したエッチングステップ数を依然として最小限にしながら、開エッチ領域３８の適切な位置合わせによって、本発明の様々な例を通じて達成することができる。
【００３９】
本発明の幾つかの例の別の利点は、図５及び図７の比較から明らかとなる。同様の要素は同様の参照符号を用いて参照される。図７は図５と類似しているが、開エッチ領域３８のサイズ及び数について異なるスキームを有する第１のフォトレジストマスク５２、第２のフォトレジストマスク５４、及び第３のフォトレジストマスク５６を用いる。図７の第１のフォトレジストマスク５２は、コンタクト開口部３２の半数（この例では４つ）及びそれらのコンタクト開口部３２間のハードマスク３０．１を覆う１つの開エッチ領域３８を有する。第１のフォトレジストマスク５２は、他のコンタクト開口部及びそれらのコンタクト開口部間のハードマスク３０．１を覆う１つの閉マスク領域４０も有する。第２のフォトレジストマスク５４は、コンタクト開口部３２の４分の１（この例では２つ）及びそれらのコンタクト開口部３２間のハードマスク３０．１をそれぞれ交互に覆う、２つの開エッチ領域３８及び２つの閉マスク領域４０を有する。第３のフォトレジストマスク５６は、コンタクト開口部３２の８分の１（この例では１つ）をそれぞれ交互に覆う、４つの開エッチ領域３８及び４つの閉マスク領域４０を有する。
【００４０】
図７の例とともに用いられるプロセスによって、酸化物ハードマスクとしての役割を果たす、激しく劣化したハードマスク３０．１が生じ、これは更なる処理の前に除去されなくてはならない。除去プロセスは複雑でありかつコストがかかる。したがって、本発明の様々な例の別の利点は、延長コンタクト開口部３４の作製後に、ハードマスク３０を除去する必要性が事実上なくなることである。
【００４１】
図７に関して上記で論考した、延長コンタクト開口部３４を作製するためのプロセスは、２０．．．２ｎ−１に基づいてバイナリプロセスと呼ぶこともできる。ここで、ｎはエッチングステップ数である。すなわち、第１のフォトレジストマスク５２は、２０個のコンタクト開口部３２を交互に覆い、２０個のコンタクト開口部３２を露光させ、第２のフォトレジストマスク５４は２１個のコンタクト開口部３２を交互に覆い、２１個のコンタクト開口部３２を露光させ、第３のフォトレジストマスク５６は、２２個のコンタクト開口部３２を交互に覆い、２２個のコンタクト開口部３２を露光させ、以下同様である。このバイナリプロセスを用ると、ｎ個のマスクを用いて、２ｎ個の導電層２４の２ｎ個のコンタクト開口部３２へのアクセスを提供することができる。
【００４２】
２０１１年３月１６日に出願された、「REDUCED  NUMBER  OF  MASK  FOR  IC  DEVICE  WITH  STACKED  CONTACT  LEVELS」と題する米国特許出願第１３／０４９，３０３号、２０１１年５月２４日に出願された、「MULTILAYER  CONNECTION  STRUCTURE  AND  MAKING  METHOD」と題する米国特許出願第１３／１１４，９３１号、２０１２年４月１９日に出願された、「METHOD  FOR  CREATING  A  3D  STACKED  MULTICHIP  MODULE」と題する米国特許出願第１３／４５１，４１１号、２０１２年４月１９日に出願された、「INTEGRATED  CIRCUIT  CAPACITOR  AND  METHOD」と題する米国特許出願第１３／４５１，４２８号において、コンタクト開口部３２及び延長コンタクト開口部３４を作製する類似した技法及び方法に関する更なる情報が開示されている。これらの特許出願の開示は参照により援用(incorporate)される。これらの４つの出願及び本出願は同一譲受人を有する。
【００４３】
本発明は、例えば３Ｄ  ＮＡＮＤフラッシュメモリを含む、多岐にわたる集積回路デバイスとともに用いることができ、例えば、シリコン貫通電極（ＴＳＶ）構造又はマイクロ流体ヒートシンク／散逸構造を含む、集積回路の特徴部とすることができる。
【００４４】
本発明を、上記で詳述した好ましい実施形態及び例を参照することによって開示しているが、これらの例は、限定する意味ではなく例示するものとして意図されていることが理解されるべきである。当業者には、変更及び組合せが容易に思いつくはずであり、それら変更及び組合せは、本発明の趣旨及び以下の特許請求の範囲の範囲内にあることが考えられる。例えば、幾つかの例では、２つ以上の層間コネクター５０を同じ導電層２４に延伸させることが望ましい場合がある。これは、適切なフォトレジストマスク４２、４４、及び４６内の開エッチ領域３８を単に複製して、所望のロケーションに追加の延長コンタクト開口部３４を形成することによって達成することができる。例えば、第２の層間コネクター５０を導電層２４．３に延ばすために、上述したエッチングシーケンスを変更する必要なく、第２のフォトレジストマスク４４及び第３のフォトレジストマスク４６に追加の一組の位置合わせされた開エッチ領域３８を設けることができる。
【００４５】
上記で言及されたあらゆる特許、特許出願、及び刊行物の開示は、参照により援用（incorporate）される。
【図１】
2014022717.tif 000003
【図２】
2014022717.tif 000004
【図２Ａ】
2014022717.tif 000005
【図３】
2014022717.tif 000006
【図４】
2014022717.tif 000007
【図５】
2014022717.tif 000008
【図５Ａ】
2014022717.tif 000009
【図６】
2014022717.tif 000010
【図７】
2014022717.tif 000011
【外国語明細書】
2014022717000001.pdf