(57)【要約】【課題】画素電極の段差に起因する光電変換膜の膜厚変動やクラックを防止、あるいは抑制しつつ、より感度を高めることができる光電変換膜素子を提供する。【解決手段】  基板上に配列された複数の第１電極２１と、複数の第１電極の上を覆うと共に隣接する第１電極の間に埋められた、球状の半導体材料からなる平坦化層２２と、平坦化層上に形成された光電変換膜２３と、光電変換膜上に形成された第２電極２４と、を備える。【選択図】図１
2014179354.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配列された複数の第１電極と、
前記複数の第１電極の上を覆うと共に隣接する第１電極の間に埋められた、球状の半導体材料からなる平坦化層と、
前記平坦化層上に形成された光電変換膜と、
前記光電変換膜上に形成された第２電極と、
を備えることを特徴とする光電変換膜素子。
【請求項２】
前記球状の半導体材料が、球状分子からなる請求項１記載の光電変換膜素子。
【請求項３】
前記球状分子は、フラーレン誘導体、または、カルボシランデンドリマーであることを特徴とする請求項２に記載の光電変換膜素子。
【請求項４】
前記平坦化層は、前記球状の半導体材料を含む溶液を前記複数の第１電極が形成された前記基板上に塗布し、それを乾燥して形成されたことを特徴とする請求項１〜３のいずれか１項に記載の光電変換膜素子。
【請求項５】
前記第２電極の上方には、封止層を介して、前記各第１電極に対応する位置に所定の色を有するカラーフィルタが形成されていることを特徴とする請求項１〜４のいずれか１項に記載の光電変換膜素子。
【請求項６】
前記カラーフィルタの上方には、前記平坦化層とは別の平坦化層を介してマイクロレンズが形成されていることを特徴とする請求項５に記載の光電変換膜素子。
【請求項７】
前記球状の半導体材料が、球状ナノ粒子からなる請求項１記載の光電変換膜素子。
【請求項８】
前記球状ナノ粒子は、シリコンナノ粒子、酸化チタンナノ粒子、酸化亜鉛ナノ粒子、または、銀ナノ粒子であることを特徴とする請求項７に記載の光電変換膜素子。
【請求項９】
前記平坦化層は、前記球状の半導体材料を含む溶液を前記複数の第１電極が形成された前記基板上に塗布し、それを乾燥して形成されたことを特徴とする請求項７または８に記載の光電変換膜素子。
【請求項１０】
前記第２電極の上方には、封止層を介して、前記各第１電極に対応する位置に所定の色を有するカラーフィルタが形成されていることを特徴とする請求項７〜９のいずれか１項に記載の光電変換膜素子。
【請求項１１】
前記カラーフィルタの上方には、前記平坦化層とは別の平坦化層を介してマイクロレンズが形成されていることを特徴とする請求項１０に記載の光電変換膜素子。
【請求項１２】
基板上に配列された複数の第１電極を形成する工程と、
前記複数の第１電極の上を覆うと共に隣接する第１電極の間に埋められた、球状の半導体材料からなる平坦化層を形成する工程と、
前記平坦化層上に、光電変換膜を形成する工程と、
前記光電変換膜上に、第２電極を形成する工程と、
を含むことを特徴とする光電変換膜素子の製造方法。
【請求項１３】
前記平坦化層を形成する工程において、
前記球状の半導体材料を含む溶液を塗布する工程を備えたことを特徴とする請求項１２に記載の光電変換膜素子の製造方法。
【請求項１４】
前記平坦化層を形成する工程において、
前記球状の半導体材料を含む溶液を塗布する工程の後に、前記溶液を乾燥する工程をさらに備えたことを特徴とする請求項１３に記載の光電変換膜素子の製造方法。
【請求項１５】
前記球状の半導体材料が、球状分子からなる請求項１２〜１４のいずれか１項に記載の光電変換膜素子の製造方法。
【請求項１６】
前記球状分子は、フラーレン誘導体、または、カルボシランデンドリマーであることを特徴とする請求項１５に記載の光電変換膜素子の製造方法。
【請求項１７】
前記第２電極の上方に、封止層を介して、前記各第１電極に対応する位置に所定の色を有するカラーフィルタを形成する工程を備えたことを特徴とする請求項１２〜１６のいずれか１項に記載の光電変換膜素子の製造方法。  
【請求項１８】
前記カラーフィルタの上方に、前記平坦化層とは別の平坦化層を介してマイクロレンズを形成する工程を備えていることを特徴とする請求項１７に記載の光電変換膜素子の製造方法。
【請求項１９】
前記球状の半導体材料が、球状ナノ粒子からなる請求項１２〜１４のいずれか１項に記載の光電変換膜素子の製造方法。
【請求項２０】
前記球状ナノ粒子は、シリコンナノ粒子、酸化チタンナノ粒子、酸化亜鉛ナノ粒子、または、銀ナノ粒子であることを特徴とする請求項１９に記載の光電変換膜素子の製造方法。
【請求項２１】
前記第２電極の上方に、封止層を介して、前記各第１電極に対応する位置に所定の色を有するカラーフィルタを形成する工程を備えたことを特徴とする請求項１９または２０に記載の光電変換膜素子の製造方法。
【請求項２２】
前記カラーフィルタの上方に、前記平坦化層とは別の平坦化層を介してマイクロレンズを形成する工程を備えていることを特徴とする請求項２１に記載の光電変換膜素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに用いられる光電変換膜素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、CCDイメージセンサやCMOSイメージセンサは、携帯電話、コンパクトデジタルスチルカメラ、デジタルビデオカメラなどに広く採用されており需要が拡大している。このようなイメージセンサでは、半導体基板内（例えばシリコン基板）に光電変換部が複数設けられ、その上方に赤、緑、青などの３種あるいは４種のモザイク状に配列されたカラーフィルタが設けられ、各カラーフィルタの上にそれぞれマイクロレンズが設けられている。このマイクロレンズにより集光された光は対応するカラーフィルタに入射され、各カラーフィルタに対応した色に分光され、対応する光電変換部に入射する。各光電変換部からはカラーフィルタに対応した色の信号が出力される。
【０００３】
このようなイメージセンサでは、通常、半導体基板内に画素毎に信号を読み出すための回路が設けられている。そのため、画素内での光電変換部の占める割合がその分だけ少なく、感度が低くなる傾向がある。これを解決する方法の一つに、半導体基板の内部ではなく半導体基板上に光電変換部を形成する技術がある（例えば、特許文献１参照）。
特許文献１では、図５に示すように、基板１０上に光電変換膜素子９０が形成された積層構造のイメージセンサを開示している。光電変換膜素子９０は、複数の画素電極９１と、その上方に設けられた有機膜からなる光電変換膜９３と、その上方に設けられた透明導電膜からなる対向電極９４とを備える。対向電極９４上には有機膜を水や酸素から遮断する保護膜が設けられ、その上方に各画素に対応するカラーフィルタが配置され、さらに各カラーフィルタ上にレンズが設置される場合もある。この積層構造によれば、基板１０に画素毎に信号を読み出すための回路を設け、その上の光電変換膜素子９０に画素毎に光電変換部を設けることができるので、画素内での光電変換部の占める割合を増加させることができる。
【０００４】
しかし、このような光電変換膜素子では、図５に示すように、光電変換膜９３の直下の画素電極９１の端部（図中ａ）において画素電極９１の膜厚に相当する段差が存在する。そうすると、画素電極９１上の光電変換膜９３に画素電極９１の段差に対応した膜厚変動を生じたり、クラック等の欠陥が生じたりする。そのような光電変換膜９３上に対向電極９４を形成すると、画素電極９１と対向電極９４の接触や電界集中により、暗電流の増大や短絡などの画素不良が発生する。更に、クラック欠陥は、白キズの発生、暗電流の増大、画素電極と光電変換膜の密着性や光電変換膜素子の耐熱性を低下させ、イメージセンサの信頼性悪化にもつながる。
【０００５】
このことを防止するために、特許文献１では、画素電極９１の端部の段差を完全に解消するため、隣接する画素電極間に絶縁層を埋め込み、画素電極９１の表面と画素電極９１間の絶縁層の表面とを同一平面にする構成が開示されている。このように光電変換膜の下地を平坦化する方法としては、トレンチ分離法とダマシン法の２種類が開示されている。
図６は、トレンチ分離法による平坦化方法を示した図である。まず図６（ａ）に示すように、多層配線を形成した絶縁層８１上に、画素電極となるバリアメタル層８３、配線層８４、バリアメタル層８５を積層する。次に図６（ｂ）に示すように、フォトリソグラフィとドライエッチングにより、画素電極９１を形成する領域以外の金属層（バリアメタル層８３、配線層８４、バリアメタル層８５）を除去してトレンチ８６を画素電極９１の周囲に形成する。続いて、図６（ｃ）に示すように、画素電極９１上に、SiO、SiN、または、SiONからなる絶縁層８７を堆積する。その後、図６（ｄ）に示すように、化学的機械研磨（CMP）法やエッチバック法により金属層表面まで表面平坦化を実施する。
【０００６】
図７は、ダマシン法による平坦化方法を示した図である。まず図７（ａ）に示すように、多層配線上に、SiO、SiN、または、SiONからなる絶縁層８７を成膜する。この後CMPなどで表面を平坦化することもある。次に図７（ｂ）に示すように、画素電極を形成する領域に、多層配線と接続するビアプラグを形成するためのビア孔８８をフォトリソグラフィとドライエッチングで開口する。絶縁層８７の厚さから画素電極の厚さの分だけ差し引いた深さだけ絶縁層８７をエッチングする。続いて、図７（ｃ）に示すように、ビア孔８８上部にフォトリソグラフィとドライエッチングにより画素電極の形状に合うように開口を形成する。画素電極の厚さの分だけエッチングすると先に形成したビア孔８８が多層配線まで貫通することになる。次に図７（ｄ）に示すように、ビア孔８８にTiNなどのバリアメタルをスパッタやCVDで成膜したのち、ビアプラグ材料としてWなどをCVD法により絶縁層８７を被覆するよう形成する。その後、図７（ｅ）に示すように、CMP法やエッチバック法によって絶縁層表面まで平坦化する。
【０００７】
これにより、光電変換膜の下地が平坦となるので、光電変換膜に膜厚変動が生じたり、クラック等の欠陥が生じたりすることを防止することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許４４４４３７１号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、近年、多画素化が進むことにより１画素当たりの面積が縮小し、これに伴い、１画素当たりの受光量が減少して感度が低下する傾向にある。積層構造のイメージセンサは画素内での光電変換膜の占める割合が比較的大きいとはいえ、多画素化に伴う感度低下の問題は生じ得る。
そこで、本発明は、画素電極の段差に起因する光電変換膜の膜厚変動やクラックを防止、あるいは抑制しつつ、より感度を高めることができる光電変換膜素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る光電変換膜素子は、基板上に配列された複数の第１電極と、前記複数の第１電極の上を覆うと共に隣接する第１電極の間に埋められた、球状の半導体材料からなる平坦化層と、前記平坦化層上に形成された光電変換膜と、前記光電変換膜上に形成された第２電極と、を備える。
【発明の効果】
【００１１】
上記構成によれば、平坦化層の存在により第１電極の段差に起因する光電変換膜の膜厚変動やクラックを防止、あるいは抑制することができる。これにより、暗電流を低減し、短絡などの画素不良、素子の耐熱性の低下を防止することができる。
さらに、平坦化層が球形の半導体材料からなるので、平坦化層の配向が均一となり、その結果、その上の光電変換膜の配向も揃えることができる。これにより感度を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係るイメージセンサの構造を示す断面図
【図２】平坦化層に用いられるフラーレン誘導体を例示する図
【図３】本発明の実施形態に係るイメージセンサの製造工程を示す断面図
【図４】実験結果を示す図
【図５】従来のイメージセンサの構造を示す断面図
【図６】従来のトレンチ分離法による画素電極の平坦化方法を示す断面図
【図７】従来のダマシン法による画素電極の平坦化方法を示す断面図
【発明を実施するための形態】
【００１３】
＜構成＞
図１は、本発明の実施形態に係るイメージセンサの構造を示す断面図である。
図１に示すように、イメージセンサは、基板１０と、基板１０上に形成された光電変換膜素子２０と、光電変換膜素子２０上に形成された封止層３１と、封止層３１上に形成されたカラーフィルタ３２と、カラーフィルタ３２上に形成された平坦化層３３と、平坦化層３３上に形成されたマイクロレンズ３４とを備える。カラーフィルタ３２およびマイクロレンズ３４は画素毎に形成されている。カラーフィルタは色毎に厚さが異なるため、カラーフィルタの上面に段差が生じる。この段差をなくすために平坦化層３３が形成されている。
【００１４】
基板１０は、光電変換膜素子２０の下地となるものであり、半導体基板１１と、半導体基板１１内に形成された信号読出部１２と、半導体基板１１上に形成された絶縁層１３と、絶縁層１３に形成されたビアプラグ１４とを備える。信号読出部１２とビアプラグ１４は画素毎に形成されている。
光電変換膜素子２０は、基板１０上に形成された複数の画素電極２１と、画素電極２１上を覆うと共に隣接する画素電極２１間に埋められた平坦化層２２と、平坦化層２２上に形成された光電変換膜２３と、光電変換膜２３上に形成された対向電極２４とを備える。光電変換膜２３および対向電極２４は、画素電極２１が形成された領域全体を覆うように形成されている。
【００１５】
複数の画素電極２１は、各々が絶縁層１３中に形成されたビアプラグ１４を介して、各々が信号読出部１２に接続されている。画素電極２１は、Al、W、Ti、TiN、TaN、Cuなどから形成される。また、Al、Wなどの金属とTiNなどと積層してもよい。ビアプラグ１４はW、Cuなどの導電性材料から選ばれる。画素電極２１の厚みは、特に限定はされないが、概ね１０nm〜１５０nmが設定され、電極間容量低減やリーク電流抑制の観点から、好ましくは３０nm〜１００nm、さらに好ましくは３０nm〜５０nmが設定される。
【００１６】
平坦化層２２はスピンコーティングされた塗布膜で形成されることで、エッチバックなどの表面平坦化工程を必要とせず、簡便に画素電極間を埋め込み、さらに基板表面を平坦化することができる。平坦化層２２は、フラーレン誘導体またはカルボシランデンドリマーなどの球形分子の半導体材料、あるいは、シリコンナノ粒子、酸化チタンナノ粒子、酸化亜鉛ナノ粒子、または、銀ナノ粒子などの球状ナノ粒子からなる半導体材料からなる。
【００１７】
＜平坦化層の材料＞
平坦化層２２に用いられるフラーレン誘導体としては、図２に示すように、C60、C70、C84などの誘導体が挙げられ、例えば、図２（ａ）に示すメタノフラーレンフェニル-C61-酪酸-メチルエステル（［C60］PCBM）など、可溶性のフラーレン誘導体が挙げられる。
また、球状分子としては、フラーレン誘導体に限らず広く導電性及び半導体の球状の分子が用いられ、例えば、カルボシランデンドリマーなどが挙げられる。
【００１８】
平坦化層２２に用いるフラーレン誘導体溶液やナノ粒子溶液に用いられる溶媒は、水、有機溶媒であることが好ましい。
フラーレン誘導体を溶かす有機溶媒としては、例えば、芳香族炭化水素、脂肪族炭化水素、塩素化炭化水素等が挙げられる。これらの溶媒を単独で用いてもよく、または、２種類以上の溶媒を任意の割合で混合して用いることも可能である。塗布法に好適な溶媒としては、例えば、トルエン、キシレン、メシチレン、テトラリン、デカリン、ビシクロヘキシル、ｎ−ブチルベンゼン、ｓｅｃ−ブチルベゼン、ｔｅｒｔ−ブチルベンゼン等の炭化水素系溶媒、四塩化炭素、クロロホルム、ジクロロメタン、ジクロロエタン、クロロブタン、ブロモブタン、クロロペンタン、ブロモペンタン、クロロヘキサン、ブロモヘキサン、クロロシクロヘキサン、ブロモシクロヘキサン等のハロゲン化飽和炭化水素系溶媒、クロロベンゼン、ジクロロベンゼン、トリクロロベンゼン等のハロゲン化不飽和炭化水素系溶媒、テトラヒドロフラン、テトラヒドロピラン等のエーテル類系溶媒等が挙げられる。フラーレン誘導体は、通常、溶媒に０．１重量％以上溶解させることができる。
【００１９】
溶液からの成膜には、回転塗布法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット印刷法、ディスペンサー印刷法、ノズルコート法、キャピラリーコート法等の塗布法を用いることができ、スピンコート法、フレキソ印刷法、インクジェット印刷法、ディスペンサー印刷法が好ましい。
【００２０】
フラーレン誘導体の溶液塗布後の溶媒の乾燥および膜形成は、真空中室温で３０分〜９０分、あるいはホットプレート上で１００℃〜２００℃、３分〜１０分行う。溶液の種類に応じて適宜最良の方法が選択される。
また、平坦化層２２に用いられる球状ナノ粒子としては、シリコンナノ粒子、酸化チタンナノ粒子、酸化亜鉛ナノ粒子、銀ナノ粒子などの半導体や導電性粒子から選ばれる。「ナノ粒子」とは、平均粒径が１ｎｍ〜５００ｎｍの範囲の粉体である。ここで言う平均粒径とは、レーザー回折・散乱法によって求めた粒度分布における積算値５０％での粒径を意味する。ナノ粒子に用いられる溶媒は、ナノ粒子が可溶である必要は無く、ナノ粒子分散液として用いてもよい。分散液としては、水、エタノールなどのアルコール、キシレンやブチルアセテートなどのほか、フラーレン誘導体に用いられる有機溶剤が用いられる。
【００２１】
ナノ粒子分散液塗布後の溶媒の乾燥および膜形成は、ホットプレート上で１００℃〜３００℃、３分〜１０分行う。溶液の種類に応じて適宜最良の方法が選択される。また、まず溶媒乾燥のため加熱（１００℃〜２００℃）し、その後ナノ粒子焼結のための加熱（１５０℃〜３００℃）の２段以上の加熱方法も適宜選択される。
＜製造方法＞
図３は、本発明の実施形態に係るイメージセンサの製造工程を示す断面図である。
【００２２】
図３（ａ）に示すように、例えば、フラーレン誘導体として図２中のPCBMのクロロベンゼン溶液を画素電極２１上に回転塗布法によって塗布し、塗布膜２５を形成する。
次に図３（ｂ）に示すように、塗布膜２５をホットプレート２６で例えば１５０℃５分間加熱して溶媒を蒸発させて平坦化層２２を形成する。この加熱は、溶媒を除去するために１２０℃での１分間ベークしたのち、焼結のための１５０℃で２分間加熱の２段で実施してもよい。ベーク温度、ベーク時間は、平坦化層２２の材料に応じて最適な条件を選ぶことができる。
【００２３】
平坦化層２２の厚さは、画素電極２１の厚さ、すなわち電極段差に応じて決定され、概ね、画素電極上で１０nm〜１００nm、好ましくは１０nm〜５０nmの厚さになるよう形成される。これより薄いと平坦性が改善できない恐れがある。一方、これより厚いと、光電変換膜中で発生したキャリア（電子、正孔）の移動度が低下する恐れがある。
そして、図３（ｃ）に示すように、有機半導体材料または無機半導体材料からなる光電変換膜２３を真空蒸着法により形成する。光電変換膜２３は、２種類以上の有機半導体材料を積層してもよく、また２種類以上の有機半導体材料を共蒸着で成膜してもよい。または、高分子系の有機半導体材料の溶液を回転塗布法やインクジェット法により形成してもよい。光電変換膜２３の厚さは、特に限定されないが、材料に応じて光透過性及び光電変換特性から、５０nm〜１０００nmの範囲で設定され、蒸着時間から薄いほうがよく、好ましくは５０nm〜５００nmが選ばれる。
【００２４】
光電変換膜２３の形成後は、透明導電膜からなる対向電極２４を形成し、さらに封止層３１を形成した後、カラーフィルタ３２、平坦化層３３、マイクロレンズ３４が形成される。
対向電極２４としては、導電性の金属酸化膜、金属薄膜等が挙げられる。具体的には、酸化インジウム、酸化亜鉛、酸化スズ、及びそれらの複合体であるインジウム・スズ・酸化物（ITO）、インジウム・亜鉛酸化物等が用いられ、ITOが好ましい。電極の作成方法としては、スパッタリング法、真空蒸着法等が挙げられる。膜厚は、特に限定されないが、光透過性、有機光電膜層へのダメージ抑制の観点から、１０nm〜１５０nmが好ましい。
【００２５】
封止層としては、酸素や水を遮断する能力の大きい緻密な膜である、原子層成長（ALD）法で成膜したAlxOyが好ましい。また、SiNx、SiOxNyを化学気相成長（CVD）法で成膜することもできる。
＜実験結果＞
以下に、実験結果を示す。なお、本発明はこれらの実施例に限定されるものではない。
【００２６】
使用したCMOS基板は、セルサイズ２μｍ、画素電極間隔２００ｎｍ、画素電極はスパッタでAlを５０ｎｍの厚みに形成した。画素電極間段差は５０ｎｍである。
（実施例１）
球状のフラーレン誘導体としてメタノフラーレンフェニル-C61-酪酸-メチルエステル（［C60］PCBM）を選択し、溶媒としてo-ジクロロベンゼンを選択し、これらから溶液を作製した。次に、上記のCMOS基板上に、作製した溶液を回転塗布法により塗布し、塗布膜（電極上の膜厚が３０nm）を形成した。塗布膜をホットプレートで１２０℃５分間加熱して平坦化層を形成した。その後、加熱真空蒸着法によりキナクリドン（５,１２-ジヒドロ-キノ[２,３-b]アクリジン-７,１４-ジオン）を厚さ３００nmで蒸着し、次いでスパッタ法によりITOからなる対向電極を３０nmの厚みで形成した。引き続きCVD法により封止膜として窒化珪素（SiNx）膜を５００nmの厚みで形成した。その後、パッケージに組み込み、特性評価を実施した。
【００２７】
（実施例２）
球状のフラーレン誘導体として実施例１で使用した［C60］PCBMよりも可視光域で吸収が高く効率が高い［C70］PCBMを用いた。それ以外は実施例１と同様である。
（実施例３）
球状のナノ粒子としてチタニウムオキサイド（TiO2）ナノ粒子を選択し、それをジエチレングリコールモノブチルエーテルに分散させた分散液を作製した。この分散液を、回転塗布法により塗布し、塗布膜（電極上の膜厚が３０nm）を形成した。塗布膜をホットプレートで２５０℃５分間加熱して平坦化膜を形成した。その後の工程は、実施例１と同様である。
【００２８】
（比較例）
CMOS基板上に、平坦化層を形成せず、実施例１と同様にキナクリドンを真空蒸着により成膜した。その後の工程は実施例１と同様である。
これらの実施例１〜３、および、比較例の特性結果を図４に示す。図４に示すように、本実施形態の実施例によれば、耐熱性の低下なく、感度、暗電流、白キズの特性が向上することが確認できた。
【００２９】
＜まとめ＞
本実施形態によれば、平坦化層により画素電極の段差を平坦化するので、画素電極の段差に起因する光電変換膜の膜厚変動やクラックを防止、あるいは抑制することができる。その結果、暗電流を低減し、短絡などの画素不良、素子の耐熱性の低下を防止することができる。
【００３０】
また、平坦化層がフラーレン誘導体やナノ粒子などの球形の半導体材料からなるので、この平坦化層の配向が均一であり、その上の光電変換膜の配向を揃えることができる。その結果、感度を高めることができる。
また、画素電極の段差を回転塗布、インクジェット法などの塗布法によって平坦化することができるので、簡便にかつ低コストでイメージセンサを製造することができる。図６に示すトレンチ分離法よる画素電極の形成では、リソグラフィ工程、ドライエッチング工程で金属層の形成、トレンチの形成、絶縁層の成膜、その後、CMP法やエッチバック法などによる表面平坦化工程が必要になる。また、図７に示すダマシン法による場合は、リソグラフィ工程、ドライエッチング工程でビア孔の形成、ビアプラグ材料の成膜、その後、CMP法やエッチバック法などによる表面平坦化工程が必要になる。これらの製造方法は工程数の増加や製造コストの上昇を招くことになる。また、CMP法を使った平坦化プロセスでは、CMP特有のマイクロスクラッチによる微小段差や画素電極と接した絶縁層に微小段差が残存する。本実施形態では、このような問題がない。
【００３１】
＜変形例＞
上記の実施形態では、CMOSを用いたイメージセンサを挙げたが、本発明は、これに限らない。光電変換膜素子を用いるCCDイメージセンサなどの他の種々のデバイスに適用することができる。
本発明は、光電変換膜素子及びそれを用いたイメージセンサだけでなく、広く光電変換膜を使用する素子、例えば、有機太陽電池の形成にも用いることができる。
【産業上の利用可能性】
【００３２】
本発明は、ディジタルスティルカメラや携帯電話機などの画像入力部として、高い感度特性を有する光電変換膜素子を実現するのに有用である。
【符号の説明】
【００３３】
１０    基板
１１    半導体基板
１２    信号読出部
１３    絶縁層
１４    ビアプラグ
２０    光電変換膜素子
２１    画素電極
２２    平坦化層
２３    光電変換膜
２４    対向電極
２５    塗布膜
２６    ホットプレート
３１    封止層
３２    カラーフィルタ
３３    平坦化層
３４    マイクロレンズ
８１    絶縁層
８３    バリアメタル層
８４    配線層
８５    バリアメタル層
８６    トレンチ
８７    絶縁層
８８    ビア孔
９０    光電変換膜素子
９１    画素電極
９３    光電変換膜
９４    対向電極
【図１】
2014179354.tif 000003
【図２】
2014179354.tif 000004
【図３】
2014179354.tif 000005
【図４】
2014179354.tif 000006
【図５】
2014179354.tif 000007
【図６】
2014179354.tif 000008
【図７】
2014179354.tif 000009