(57)【要約】【課題】本発明は、外部から与えられる指示に応じて既定の周波数帯域におけるインピーダンスが異なる２通りの値となる可変インピーダンス回路と、その可変インピーダンス回路の組み合わせとして構成され、所望の信号に減衰を与える減衰器とに関し、構成の複雑化、実装性の低下、コストの大幅な増加の何れも伴うことなく、所望の周波数帯域で入出力特性や減衰量の偏差を大幅に軽減できることを目的とする。【解決手段】スイッチング素子と、前記スイッチング素子に接続された回路とを備え、前記回路のリアクタンス分は、前記遮断領域で、前記スイッチング素子との総合的なインピーダンスのリアクタンス分が「０」または誘導性となる値である【選択図】図１
2014179727.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子に接続された回路とを備え、
前記回路のリアクタンス分は、
既定の周波数帯域において、遮断領域における前記スイッチング素子との総合的なインピーダンスのリアクタンス分が所望の精度で「０」または誘導性となる値である
ことを特徴とする可変インピーダンス回路。
【請求項２】
スイッチング素子と、
前記スイッチング素子に接続された回路とを備え、
前記回路のリアクタンス分は、
既定の周波数帯域において、飽和領域または活性領域における前記スイッチング素子との総合的なインピーダンスのリアクタンス分が所望の精度で「０」または容量性となる値である
ことを特徴とする可変インピーダンス回路。
【請求項３】
Ｔ型またはπ形に配置された第一ないし第三の要素から構成される減衰器であって、
前記第一ないし第三の要素は、
何れも、請求項１または請求項２に記載の可変インピーダンス回路として構成された
ことを特徴とする減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から与えられる指示に応じて既定の周波数帯域におけるインピーダンスが異なる２通りの値となる可変インピーダンス回路と、その可変インピーダンス回路の組み合わせとして構成され、所望の信号に減衰を与える減衰器とに関する。
【背景技術】
【０００２】
マイクロ波帯の信号のレベルを２通りの値に切り替えることが要求される電子機器には、例えば、Ｓｗｉｔｃｈ−Ｔ型減衰器が搭載される。
図４は、従来のＳｗｉｔｃｈ−Ｔ型減衰器の構成例を示す図である。
【０００３】
図において、ＦＥＴ５１-1のソースと抵抗器５２-1の一方の端子とには、入力信号が与えられる。ＦＥＴ５１-2のドレインと抵抗器５２-1の他方の端子は、共に、ＦＥＴ５１-2のドレインと、ＦＥＴ５１-3のソースと、抵抗器５２-3の一方の端子とに接続される。ＦＥＴ５１-2のソースは、抵抗器５３を介して接地される。ＦＥＴ５１-3のドレインと抵抗器５２-3の他方の端子とは直結され、出力信号を出力する。ＦＥＴ５１-1、５１-3のゲートには、それぞれ抵抗器５４-1、５４-3を介して制御電圧ＶＣ１が印可される。ＦＥＴ５１-2のゲートには、抵抗器５４-2を介して制御電圧ＶＣ２が印可される。
【０００４】
このような構成のＳｗｉｔｃｈ−Ｔ型減衰器では、入力信号に減衰が与えられる必要がない状態では、ＦＥＴ５１-1、５１-3は、制御電圧ＶＣ１に応じて飽和領域に設定され、かつＦＥＴ５１-2は、制御電圧ＶＣ２に応じて遮断領域に設定される。
【０００５】
このような状態（以下、「非減衰状態」という。）では、ＦＥＴ５１-1は、図５(ａ)に示すように、内部に固有の導入線インダクタンスＬＳＤ1 とジャンクション抵抗ＲＳＤ1 とが縦続接続されてなる回路に等価となる。また、ＦＥＴ５１-3は、内部に固有のジャンクション抵抗ＲＳＤ３  と導入線インダクタンスＬｊＳＤ３とが縦続接続されてなる回路に等価となる。さらに、ＦＥＴ５１-2は、内部に固有のジャンクション容量ＣｊＳＤ２とジャンクション抵抗ＲｊＳＤ２とが縦続接続された回路に等価となる。
【０００６】
一方、入力信号に減衰が与えられるべき状態では、ＦＥＴ５１-1、５１-3は、制御電圧ＶＣ１に応じて遮断領域に設定され、かつＦＥＴ５１-2は、制御電圧ＶＣ２に応じて飽和領域に設定される。
【０００７】
このような状態（以下、「減衰状態」という。）では、ＦＥＴ５１-1は、図５(ｂ)に示すように、内部に固有のジャンクション容量ＣｊＳＤ1とジャンクション抵抗ＲｊＳＤ1とが縦続接続されてなる回路に等価となる。また、ＦＥＴ５１-3は、ジャンクション抵抗ＲｊＳＤ３とジャンクション容量ＣｊＳＤ３とが縦続接続されてなる回路に等価となる。さらに、ＦＥＴ５１-2は、内部に固有の導入線インダクタンスＬＳＤ２ とジャンクション抵抗ＲｊＳＤ２とが縦続接続されてなる回路に等価となる。
【０００８】
すなわち、従来の切り替え型減衰器の挿入損失は、非減衰状態では低域ほど低く設定され、減衰状態では高域ほど高く設定されることによって、入力信号に所望の２通りの減衰が与えられる。
【０００９】
なお、本発明に関連性がある先行技術としては、後述する特許文献１および特許文献２があった。
(1) 「第１制御電圧に応じて減衰量が変化する減衰器と、第２制御電圧に応じて周波数特性を変化させ、前記減衰器の周波数特性の変化を補償する周波数特性補償回路と、当該可変減衰器の減衰量を設定する設定手段と、前記設定手段により設定された減衰量に応じて前記第１制御電圧および前記第２制御電圧を決定する減衰量調整手段とを有する」ことによって、「減衰量の変化によらず安定した周波数特性を持ち、高精度に減衰量を設定し得る」点に特徴がある可変減衰器…特許文献１
【００１０】
(2) 「入力信号が供給され上記入力信号を所定遅延時間だけ遅延する遅延線と、上記遅延線の出力信号が供給される高入力インピーダンス回路と、からなる第１の信号路と、上記遅延線の入力端から出力される反射信号及び上記入力信号が供給される可変減衰器からなる第２の信号路と、上記第１の信号路の出力が一方の入力端に供給されると共に上記第２の信号路の出力が他方の入力端に供給される加算器叉は減算器とを備えたコサイン特性の周波数特性補償回路において、上記可変減衰器と遅延特性及び周波数特性が等しい緩衝増幅器を上記第１の信号路の上記高入力インピーダンス回路と上記加算器叉は減算器との間に設けた」ことによって、「可変減衰器の内部遅延の悪影響を除去して、遅延時間の変動がなく、本来の特性補償が可能である」点に特徴がある周波数特性補償回路…特許文献２
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００２−１５１９９２号公報
【特許文献２】実開平２−１３０１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、上述した従来例のＳｗｉｔｃｈ−Ｔ型減衰器では、所望の周波数帯域における入出力特性が減衰状態と非減衰状態とで異なるために、その周波数帯域が広いほど、減衰量に誤差（図６(1))が生じ易かった。
【００１３】
しかし、例えば、移動通信のように、高い周波数帯への移行が次々と図られ、かつ伝送容量のさらなる拡大が要求される分野では、より広帯域において高い精度で減衰量の可変や設定を可能とする技術が強く要望されつつある。
【００１４】
本発明は、構成の複雑化、実装性の低下、コストの大幅な増加の何れも伴うことなく、所望の周波数帯域で入出力特性や減衰量の偏差を大幅に軽減できる可変インピーダンス回路および減衰器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１に記載の発明では、スイッチング素子と、前記スイッチング素子に接続された回路とを備える。前記回路のリアクタンス分は、既定の周波数帯域において、遮断領域における前記スイッチング素子との総合的なインピーダンスのリアクタンス分が所望の精度で「０」または誘導性となる値である。
【００１６】
すなわち、スイッチング素子と回路との総合的なインピーダンスは、スイッチング素子が遮断領域にある状態であっても、そのスイッチング素子が活性領域または飽和状態で有するインピーダンスと同様に、所望の精度で誘導性となり、あるいはリアクタンス分が含まれない。
請求項２に記載の発明では、スイッチング素子と、前記スイッチング素子に接続された回路とを備える。前記回路のリアクタンス分は、既定の周波数帯域において、飽和領域または活性領域における前記スイッチング素子との総合的なインピーダンスのリアクタンス分が所望の精度で「０」または容量性となる値である。
【００１７】
すなわち、スイッチング素子と回路との総合的なインピーダンスは、スイッチング素子が活性領域または飽和状態にある状態であっても、そのスイッチング素子が遮断領域で有するインピーダンスと同様に、所望の精度で容量性となり、あるいはリアクタンス分が含まれない。
請求項３に記載の発明では、Ｔ型またはπ形に配置された第一ないし第三の要素から構成される減衰器であって、前記第一ないし第三の要素は、何れも、請求項１または請求項２に記載の可変インピーダンス回路として構成される。
【００１８】
すなわち、第一ないし第三の要素の何れも、総合的なインピーダンスは、これらの要素に個別に含まれるスイッチング素子が飽和領域または活性領域と、遮断領域とにある場合とに異なる２通りの値をとり、これらの２通りの値の何れも、既定の周波数帯域において周波数に対する依存性が低く抑えられる。
【発明の効果】
【００１９】
本発明に係る可変インピーダンス回路のインピーダンスは、スイッチング素子が遮断領域、活性領域、飽和領域の何れにあっても、周波数に対する依存性が低く抑えられる。
【００２０】
また、本発明に係る減衰器の減衰量は、既定の周波数帯域において偏差が低く安定に維持される。
【００２１】
したがって、本発明が適用された電子装置は、周波数に対する特性の依存度や変動が抑圧され、性能、信頼性、付加価値の何れも高めることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態を示す図である。
【図２】従来例の周波数に応じた減衰量を示す図である。
【図３】本実施形態の他の態様を示す図である。
【図４】従来の切り替え型減衰器の構成例を示す図である。
【図５】従来例の等価回路を示す図である。
【図６】従来例の課題を示す図である。
【発明を実施するための形態】
【００２３】
以下、図面に基づいて本発明の実施形態について詳細に説明する。
図１は、本発明の一実施形態を示す図である。
図において、図４に示すものと機能および構成が同じものについては、同じ符号を付与し、ここでは、その説明を省略する。
【００２４】
本実施形態と、図４に示す従来例との構成の相違点は、以下の点にある。
(1) ＦＥＴ５１-1のソースと抵抗器５２-1の一方の端子との間に線路１１Ｓ-1が形成される。
(2) ＦＥＴ５１-1のドレインと抵抗器５２-1の他方の端子との間に線路１１Ｄ-1が形成される。
【００２５】
(3) ＦＥＴ５１-3のソースと抵抗器５２-3の一方の端子との間に線路１１Ｓ-3が形成される。
(4) ＦＥＴ５１-3のドレインと抵抗器５２-3の他方の端子との間に線路１１Ｄ-3が形成される。
【００２６】
以下、図１を参照して本実施形態の原理を説明する。
本実施形態では、線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3は、以下の要件を満たす形状、サイズおよび配置で形成される。
【００２７】
(a) 線路１１Ｓ-1に付帯する浮遊容量ＣＳ１と、その線路１１Ｓ-１のインダクタンスＬＳ１とにより低域フィルタＢＰＦＳ１が形成される。
(b) 線路１１Ｄ-1に付帯する浮遊容量ＣＤ１と、その線路１１Ｄ-１のインダクタンスＬＤ１とにより低域フィルタＢＰＦＤ１が形成される。
【００２８】
(c) 減衰時に、図５(b) に示すように、高域フィルタとして機能するＦＥＴ５１-1の伝達特性が上記低域フィルタＢＰＦＳ１、ＢＰＦＤ１および抵抗器５２-1の総合的な伝達特性によって相殺される。または、非減衰時に、図５(a) に示すように、低域フィルタとして機能するＦＥＴ５１-1の伝達特性が所望の精度で再現される。
【００２９】
(d) 線路１１Ｓ-3に付帯する浮遊容量ＣＳ３と、その線路１１Ｓ-3のインダクタンスＬＳ３とにより低域フィルタＢＰＦＳ３が形成される。
(e) 線路１１Ｄ-3に付帯する浮遊容量ＣＤ３と、その線路１１Ｄ-１のインダクタンスＬＤ３とにより低域フィルタＢＰＦＤ３が形成される。
【００３０】
(f) 減衰時に、図５(b) に示すように、高域フィルタとして機能するＦＥＴ５１-3の伝達特性が上記低域フィルタＢＰＦＳ３、ＢＰＦＤ３および抵抗器５２-3の総合的な伝達特性によって相殺される。または、非減衰時に、図５(a) に示すように、低域フィルタとして機能するＦＥＴ５１-3の伝達特性が所望の精度で再現される。
【００３１】
すなわち、減衰時には、高域フィルタとして機能するＦＥＴ５１-1、５１-3の伝達特性は、線路１１Ｓ-1、１１Ｓ-3が付加される構成の軽微な変更のみによって、実装面における制約がほとんど増加することなく、非減衰時における低域フィルタとしての伝達特性にほぼ同様に設定される。
【００３２】
したがって、本実施形態によれば、所望の広帯域において、図６に点線で示すように、非減衰時と減衰時とにおける挿入損失の差がほぼ一定となり、かつ図２に実線で示すように、従来例に比べて大きな偏差を伴うことなく安定に得られる。
【００３３】
なお、本実施形態では、線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3は、既述の要件に限定されず、以下に列記する要件を満たす形状、サイズおよび配置で形成されてもよい。
【００３４】
(1) 線路１１Ｓ-１、１１Ｄ-１
線路１１Ｓ-１、１１Ｄ-１のインダクタンスＬＳ１、ＬＤ１がＦＥＴ５１-1のソース・ドレイン間のジャンクション容量ＣｊＳＤ１を所望の精度で相殺する。
【００３５】
(2) 線路１１Ｓ-3、１１Ｄ-3
線路１１Ｓ-3、１１Ｄ-3のインダクタンスＬＳ３、ＬＤ３がＦＥＴ５１-3のソース・ドレイン間のジャンクション容量ＣｊＳＤ３を所望の精度で相殺する。
【００３６】
また、本実施形態の構成は、図１に示すものに限定されず、例えば、以下に列記する何れの形態であってもよい。
【００３７】
(1) 図３(a) に示すように、ＦＥＴ５１-2のドレインが抵抗器５３を介してＦＥＴ５１-1のドレインとＦＥＴ５１-3のソースとに直接接続され、そのＦＥＴ５１-2のソースが直接接地される。
【００３８】
(2) 図３(b),(c) に示すように、図１や図３(a) に示す構成に等価な回路として構成される。
【００３９】
さらに、本実施形態では、ＦＥＴ５１-1〜５１-3は、何れも、既述の要件を満たすならば、如何なる半導体素子やスイッチング素子で代替されてもよい。
【００４０】
また、本実施形態では、ＦＥＴ５１-1〜５１-3は、飽和領域と遮断領域との何れかの状態に設定されている。
しかし、これらのＦＥＴ５１-1〜５１-3の何れも、飽和領域に代えて活性領域と遮断領域との何れかの状態に設定されてもよい。
【００４１】
さらに、本実施形態は、挿入損失が２通りに設定される減衰器に限定されず、ＦＥＴ５１-1〜５１-3が遮断領域、活性領域、飽和領域の何れかに設定されることによって、３通り以上の減衰量を実現する減衰器にも同様に適用可能である。
【００４２】
また、本実施形態では、遮断領域にあるＦＥＴ５１-1、５１-3のジャンクション容量ＣｊＳＤ１，ＣｊＳＤ３を活性領域や飽和領域で相殺し、あるいは緩和させるために、線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3が備えられている。
【００４３】
しかし、本発明は、このような構成に限定されず、例えば、活性領域や飽和領域にあるときにＦＥＴ５１-1、５１-3の導入線インダクタンスＬＳＤ１，ＬＳＤ３を遮断領域で相殺し、あるいは緩和させるキャパシター（浮遊容量として形成されてもよい。）が線路１１Ｓ-１、１１Ｄ-１、１１Ｓ-3、１１Ｄ-3に代えて備えられてもよい。
【００４４】
さらに、本発明は、ＭＭＩＣ(Monolithic Microwave Integrated Circuit)として形成されなくてもよく、多様な周波数帯において同様に適用可能である。
【００４５】
また、本発明は、図１に示すように、Ｔ形回路として構成された減衰器に限定されず、π形回路として構成された減衰器にも同様に適用可能である。
【００４６】
さらに、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部に如何なる改良が施されてもよい。
【符号の説明】
【００４７】
１１Ｄ，１１Ｓ  線路
５１  ＦＥＴ
５２，５３，５４  抵抗器
【図１】
2014179727.tif 000003
【図２】
2014179727.tif 000004
【図３】
2014179727.tif 000005
【図４】
2014179727.tif 000006
【図５】
2014179727.tif 000007
【図６】
2014179727.tif 000008