(57)【要約】【課題】省電力化を図りつつ、なおかつ高速動作が可能であって、入力データのうち上位Ｎ個のデータを検出することのできる新しい回路の提案。【解決手段】非同期最大Ｎ値検出回路において、４個のレジスタに格納されたデータが、対応する４個の２線符号化器でそれぞれ２線符号化される。３個の選択回路をトーナメント型に構成したトーナメント型選択回路は、それらの４個の２線符号化器の出力データの中から最小の出力データを選択する。相関パワー値は入力データ２線符号化器で２線符号化され、その出力データと、当該トーナメント型選択回路が選択した最小の出力データとの大小が入力データ比較器で比較される。当該入力データ２線符号化器の出力データの方が大きい場合は、制御回路が最小の出力データを格納するレジスタの記憶内容を当該入力データ２線符号化器の出力データに書き換える制御を行う。【選択図】図２
2014022976.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（Ｎ≧２）のレジスタと、
前記各レジスタに対応して、当該レジスタに格納されたデータを２線符号化して出力するＮ個の２線符号化器と、
（Ｎ−１）個の選択回路をトーナメント型に構成して、前記Ｎ個の２線符号化器の出力データの中から最小の出力データを選択するトーナメント型選択回路と、
所与の入力データを２線符号化して出力する入力データ２線符号化器と、
前記入力データ２線符号化器の出力データと、前記トーナメント型選択回路により選択された最小の出力データとの大小を比較する比較器と、
前記比較器による比較の結果、前記入力データ２線符号化器の出力データの方が大きい場合に、前記最小の出力データを格納するレジスタの記憶内容を前記入力データ２線符号化器の出力データに書き換える制御を行う制御回路と、
を備え、前記入力データ２線符号化器にＭ個（Ｍ≧Ｎ）の入力データが順次入力されると、当該Ｍ個の入力データのうち上位Ｎ個のデータが前記レジスタに格納されることを特徴とする非同期最大Ｎ値検出回路。
【請求項２】
前記制御回路は、前記（Ｎ−１）個の選択回路それぞれの選択結果に基づいて、前記最小の出力データを格納するレジスタを判定する、
請求項１に記載の非同期最大Ｎ値検出回路。
【請求項３】
前記レジスタと前記２線符号化器の間に設け、前記レジスタに格納されたデータの絶対値を演算して前記２線符号化器に出力するＮ個の絶対値演算器を更に備えた、
請求項１又は２に記載の非同期最大Ｎ値検出回路。
【請求項４】
前記２線符号化器及び前記入力データ２線符号化器は、外部システムからの動作指示信号に従って２線符号化の動作を実行し、
前記制御回路は、制御動作完了信号を前記外部システムに出力し、
前記動作指示信号及び前記制御動作完了信号に係る前記外部システムとの通信が４相ハンドシェイキングのプロトコルによって実現されていることを特徴とする請求項１〜３の何れか一項に記載の非同期最大Ｎ値検出回路。
【請求項５】
衛星信号を受信した受信信号とレプリカコードとの相関演算を行う相関演算回路と、
前記相関演算回路による相関値のデータを前記入力データとする請求項１〜４の何れか一項に記載の非同期最大Ｎ値検出回路と、
前記非同期最大Ｎ値検出回路のレジスタに格納されたデータを用いて前記衛星信号を捕捉する捕捉部と、
を備えた衛星信号捕捉装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非同期で最大Ｎ値を検出する回路等に関する。
【背景技術】
【０００２】
従来より、入力データの中から最大値を検出する回路が知られている。例えば、特許文献１には、入力データの中から最大値を検出するための検出回路が開示されている。この最大値検出回路は、１クロック毎に外部システムから供給されるデータと、レジスタに格納されたデータとの大小を比較し、値が大きい方のデータをレジスタに更新・記憶させることで、入力データのうちの最大値を検出するものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−７３７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような従来から知られている最大値の検出回路は、同期設計手法に基づいて設計された同期式の検出回路である。つまり、検出回路を構成する回路ブロックは、クロック信号に同期して動作するように設計されている。
【０００５】
しかし、このような同期式回路では、クロック信号の大電流化やクロックスキューの問題が発生するという問題がある。また、その他にも、クロック周波数以上の回路動作の高速化が望めなかったり、クロック周波数に比例して回路全体の消費電力が増大するといった、同期式回路特有の問題をはらんでいる。
【０００６】
本発明は上述した課題に鑑みてなされたものであり、その目的とするところは、省電力化を図りつつ、なおかつ高速動作が可能であって、入力データのうち最大値を最上位とする上位Ｎ個（最大Ｎ値）のデータを検出することのできる新しい回路を提案することにある。
【課題を解決するための手段】
【０００７】
以上の課題を解決するための第１の形態は、Ｎ個（Ｎ≧２）のレジスタと、前記各レジスタに対応して、当該レジスタに格納されたデータを２線符号化して出力するＮ個の２線符号化器と、（Ｎ−１）個の選択回路をトーナメント型に構成して、前記Ｎ個の２線符号化器の出力データの中から最小の出力データを選択するトーナメント型選択回路と、所与の入力データを２線符号化して出力する入力データ２線符号化器と、前記入力データ２線符号化器の出力データと、前記トーナメント型選択回路により選択された最小の出力データとの大小を比較する比較器と、前記比較器による比較の結果、前記入力データ２線符号化器の出力データの方が大きい場合に、前記最小の出力データを格納するレジスタの記憶内容を前記入力データ２線符号化器の出力データに書き換える制御を行う制御回路と、を備え、前記入力データ２線符号化器にＭ個（Ｍ≧Ｎ）の入力データが順次入力されると、当該Ｍ個の入力データのうち上位Ｎ個のデータが前記レジスタに格納されることを特徴とする非同期最大Ｎ値検出回路である。
【０００８】
この第１の形態によれば、Ｎ個（Ｎ≧２）のレジスタに格納されたデータが、それぞれ対応するＮ個の２線符号化器によって２線符号化される。トーナメント型選択回路によって、Ｎ個の２線符号化器の出力データの中から最小の出力データが選択される。（Ｎ−１）個の選択回路をトーナメント型に構成することで、レジスタに格納されたデータのうち最小のデータを簡単に選択することができる。
【０００９】
その一方で、所与の入力データが入力データ２線符号化器によって２線符号化され、当該入力データ２線符号化器の出力データと、トーナメント型選択回路により選択された最小の出力データとの大小が比較器によって比較される。そして、比較器による比較の結果、入力データ２線符号化器の出力データの方が大きい場合に、最小の出力データを格納するレジスタの記憶内容を入力データ２線符号化器の出力データに書き換える制御が制御回路によって行われる。この場合、入力データ２線符号化器にＭ個（Ｍ≧Ｎ）の入力データが順次入力されると、当該Ｍ個の入力データのうち最大値を最上位とする上位Ｎ個のデータがレジスタに格納される。従って、上記の構成により、Ｍ個の入力データのうちの最大Ｎ値のデータを検出することができる。
【００１０】
本形態の最大Ｎ値検出回路は、非同期回路である。同期設計手法で最大Ｎ値検出回路を構成した場合は、クロック信号によって全ての回路が駆動されるため、最も動作の遅い回路によって全体のパフォーマンスが決まる最悪ケース・シナリオに従う。しかし、本形態の最大Ｎ値検出回路は、２線符号化方式を採用した非同期式の検出回路であり、都度必要な回路のみがイベント・ドリブンに動作する平均ケース・シナリオに従うため、最大Ｎ値検出回路全体として高速な回路動作を実現することができる。また、クロック信号を必要としないため、回路全体として消費電力を削減することができる。
【００１１】
また、第２の形態として、第１の形態の非同期最大Ｎ値検出回路における前記制御回路が、前記（Ｎ−１）個の選択回路それぞれの選択結果に基づいて、前記最小の出力データを格納するレジスタを判定する、非同期最大Ｎ値検出回路を構成することとしてもよい。
【００１２】
この第２の形態によれば、制御回路は、（Ｎ−１）個の選択回路それぞれの選択結果を参照することで、最小の出力データを格納するレジスタを簡易且つ適切に判定することができる。
【００１３】
また、第３の形態として、第１又は第２の形態の非同期最大Ｎ値検出回路において、前記レジスタと前記２線符号化器の間に設け、前記レジスタに格納されたデータの絶対値を演算して前記２線符号化器に出力するＮ個の絶対値演算器を更に備えた、非同期最大Ｎ値検出回路を構成することとしてもよい。
【００１４】
この第３の形態によれば、レジスタと２線符号化器の間に絶対値演算器を設けることで、レジスタに格納されたデータの絶対値が２線符号化されてトーナメント型選択回路に供給される。これにより、トーナメント型選択回路では、レジスタに格納されたデータのうちの絶対値が最小のデータが選択されることになる。その結果、Ｍ個の入力データのうち絶対値が最も大きいデータを最上位とする上位Ｎ個のデータをレジスタに格納することが可能となる。
【００１５】
また、第４の形態として、第１〜第３の何れかの形態の非同期最大Ｎ値検出回路において、前記２線符号化器及び前記入力データ２線符号化器は、外部システムからの動作指示信号に従って２線符号化の動作を実行し、前記制御回路は、制御動作完了信号を前記外部システムに出力し、前記動作指示信号及び前記制御動作完了信号に係る前記外部システムとの通信が４相ハンドシェイキングのプロトコルによって実現されていることを特徴とする非同期最大Ｎ値検出回路を構成することとしてもよい。
【００１６】
この第４の形態によれば、２線符号化器及び入力データ２線符号化器は、外部システムからの動作指示信号に従って２線符号化の動作を実行する。また、制御回路は、制御動作完了信号を外部システムに出力する。本形態では、動作指示信号及び制御動作完了信号に係る外部システムとの通信が４相ハンドシェイキングのプロトコルによって実現されるため、制御回路と外部システムとの間で互いの動作状態を把握した上で、矛盾のない回路動作を実現することが可能となる。
【００１７】
また、第５の形態として、衛星信号を受信した受信信号とレプリカコードとの相関演算を行う相関演算回路と、前記相関演算回路による相関値のデータを前記入力データとする請求項１〜４の何れか一項に記載の非同期最大Ｎ値検出回路と、前記非同期最大Ｎ値検出回路のレジスタに格納されたデータを用いて前記衛星信号を捕捉する捕捉部と、を備えた衛星信号捕捉装置を構成することとしてもよい。
【００１８】
この第５の形態によれば、相関演算回路が、衛星信号を受信した受信信号とレプリカコードとの相関演算を行う。そして、相関演算回路による相関値のデータが入力データとして上記の形態の非同期最大Ｎ値検出回路に入力される。これにより、相関値のデータのうちの最大Ｎ値を検出することが可能となる。そして、捕捉部が、非同期最大Ｎ値検出回路のレジスタに格納されたデータ、すなわち検出された最大Ｎ値の相関値を用いることで、衛星信号を捕捉することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】ＧＰＳ受信機の機能構成の一例を示すブロック図。
【図２】非同期最大Ｎ値検出回路の回路構成の一例を示す図。
【図３】衛星信号捕捉処理の流れを示すフローチャート。
【図４】非同期絶対値最大Ｎ値検出回路の回路構成の一例を示す図。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本発明を適用した好適な実施形態の一例について説明する。本実施形態は、衛星測位システムの一種であるＧＰＳの受信機に本発明を適用した実施形態である。本発明を適用可能な形態が以下説明する実施形態に限定されるわけでないことは勿論である。
【００２１】
ＧＰＳ衛星から送出されるＧＰＳ衛星信号は、Ｃ／Ａ（Coarse and Acquisition）コードと呼ばれるＧＰＳ衛星毎に異なる拡散符号で変調されている。ＧＰＳ受信機は、微弱な受信信号の中からＧＰＳ衛星信号を捕捉するために、受信信号とＣ／Ａコードを模擬したレプリカコードとの相関演算を行ってＧＰＳ衛星信号を捕捉する。そして、捕捉したＧＰＳ衛星信号を利用して、例えば擬似距離を利用した位置計算を行って、ＧＰＳ受信機の位置を算出する。
【００２２】
１．ＧＰＳ受信機
図１は、衛星信号受信装置の一種であるＧＰＳ受信機１の機能構成の一例を示すブロック図である。ＧＰＳ受信機１は、不図示のＧＰＳアンテナで受信されたＲＦ（Radio Frequency）信号からＧＰＳ衛星信号を捕捉し、捕捉したＧＰＳ衛星信号を利用して、位置を算出可能に構成された装置である。本実施形態では、ＧＰＳ受信機１はＧＰＳ衛星信号の受信信号とレプリカコードとの相関演算を行ってＧＰＳ衛星信号を捕捉する衛星信号捕捉装置として機能する。
【００２３】
ＧＰＳ受信機１は、ＲＦ受信回路部１０と、ベースバンド処理回路部２０とを備えて構成される。なお、ＲＦ受信回路部１０と、ベースバンド処理回路部２０とは、それぞれ別のＬＳＩ（Large Scale Integration）として製造することも、１チップとして製造することも可能である。
【００２４】
ＲＦ受信回路部１０は、ＧＰＳアンテナから出力されるＲＦ信号を受信する受信回路と、受信した信号（アナログ信号）を所与のサンプル時間間隔でサンプリングすることでＡ／Ｄ変換するＡ／Ｄ変換回路とを有し、受信信号をデジタル化された受信データとしてベースバンド処理回路部に出力する。
【００２５】
ベースバンド処理回路部２０は、ＲＦ受信回路部１０から出力される受信データに対して、搬送波（キャリア）の除去や相関演算等を行ってＧＰＳ衛星信号を捕捉する。そして、捕捉したＧＰＳ衛星信号から抽出した時刻情報や衛星軌道情報等を利用して、位置や時計誤差を算出する。
【００２６】
本実施形態において、ベースバンド処理回路部２０は、主要な構成として、レプリカコード生成部５０と、相関演算回路１００と、非同期最大Ｎ値検出回路２００と、処理部３００と、記憶部４００とを有して構成される。
【００２７】
レプリカコード生成部５０は、ＧＰＳ衛星信号の拡散符号であるＣ／Ａ（Coarse and Acquisition）コードを模擬した擬似的なコードであるレプリカコードを生成する回路である。レプリカコード生成部５０は、処理部３００から出力されるＰＲＮ番号（衛星番号）及びレプリカ移相量に従って、当該ＰＲＮ番号が割り当てられたＧＰＳ衛星に係るレプリカコードを指示された移相量で生成して相関演算回路１００に出力する。レプリカコード生成部５０は、コードＮＣＯ（Numerical Controlled Oscillator）等の発振器を有して構成される。
【００２８】
相関演算回路１００は、ＲＦ受信回路部１０から出力される受信信号と、レプリカコード生成部５０から出力されるレプリカコードとの相関演算を行う回路部であり、複数の相関演算部１１０（１１０−１，１１０−２，１１０−３，・・・）と、メモリ部１２０とを有して構成される。複数の相関演算部１１０を設けているのは、受信信号とレプリカコードとの相関演算を、レプリカコードの位相を異ならせて並列的に行わせるためである。これは、衛星信号捕捉用の複数のチャンネルが設けられていることを意味する。
【００２９】
各相関演算部１１０は、ＲＦ受信回路部１０から出力される受信信号と、レプリカコード生成部５０から出力されるレプリカコードとの相関演算を行う。そして、その結果として得られる相関パワー値をメモリ部１２０に出力する。
【００３０】
メモリ部１２０は、相関演算部１１０によってそれぞれ演算された相関パワー値（Ｐｏｗｅｒ）を記憶する記憶回路である。メモリ部１２０は、処理部３００からの出力制御信号に従って、相関パワー値（Ｐｏｗｅｒ）を１個ずつ非同期最大Ｎ値検出回路２００に出力する。本実施形態では、Ｍ個の相関パワー値（Ｐｏｗｅｒ［１］〜Ｐｏｗｅｒ［Ｍ］）が非同期最大Ｎ値検出回路２００に順次に供給されることとして説明する。
【００３１】
非同期最大Ｎ値検出回路２００は、メモリ部１２０から順次に供給されるＭ個の相関パワー値（Ｐｏｗｅｒ［１］〜Ｐｏｗｅｒ［Ｍ］）のうち最大値を最上位とする上位Ｎ個の相関パワー値を検出する。但し、Ｎ≧２であり、Ｍ≧Ｎである。
【００３２】
非同期最大Ｎ値検出回路２００には、処理部３００から２線符号化動作指示信号（Ｐｕｔ）と、リセット信号（Ｒｅｓｅｔ）とが入力される。また、非同期最大Ｎ値検出回路２００からは、降順にＮ個の相関パワー値と、制御動作完了信号（Ｄｏｎｅ）とが処理部３００に出力される。非同期最大Ｎ値検出回路２００の構成及び動作については、詳細に後述する。
【００３３】
処理部３００は、ベースバンド処理回路部２０の各機能部を統括的に制御する制御装置及び演算装置であり、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）等のプロセッサーを有して構成される。
【００３４】
処理部３００は、本実施形態に関わる主要な機能部として、相関演算制御部３１０と、検出回路制御部３２０と、衛星信号捕捉部３３０とを有する。本実施形態において、処理部３００は、非同期最大Ｎ値検出回路２００との間で通信を行う外部システムとして機能する。
【００３５】
記憶部４００は、ベースバンド処理回路部２０のシステムプログラムや、衛星捕捉・追尾機能、位置算出機能といった各種機能を実現するための各種プログラム、データ等を記憶する。また、各種処理の処理中データ、処理結果などを一時的に記憶するワークエリアを有する。
【００３６】
２．非同期最大Ｎ値検出回路
図２は、非同期最大Ｎ値検出回路２００の回路構成の一例を示す図である。以下参照する図面では、２線符号化されたデータの流れを太線で図示し、２線符号化されていないデータと区別する。また、ここでは、簡単な例として、レジスタの個数を４個とし（Ｎ＝４）、Ｍ個の相関パワー値のうち上位４個の相関パワー値を検出する非同期最大４相関パワー値検出回路の構成として図示・説明する。
【００３７】
非同期最大Ｎ値検出回路２００は、第１のレジスタＲｅｇ１〜第４のレジスタＲｅｇ４の４個（＝Ｎ個）のレジスタＲｅｇと、第１の２線符号化器Ｅｎｃ１〜第４の２線符号化器Ｅｎｃ４の４個の２線符号化器Ｅｎｃと、トーナメント型選択回路ＴＳと、入力データ２線符号化器Ｅｎｃ０と、入力データ比較器Ｃｏｍｐ０と、制御回路Ｃｔｒｌとを有して構成される。
【００３８】
第１のレジスタＲｅｇ１〜第４のレジスタＲｅｇ４には、相関パワー値のうち最大値から順番に４個のデータがそれぞれ格納される。これらのレジスタＲｅｇは、制御回路Ｃｔｒｌから出力される取込指示信号Ｗｒ１〜Ｗｒ４に従って、データバス上を伝送している相関パワー値（Ｐｏｗｅｒ）を取り込む。また、これらのレジスタＲｅｇは、処理部３００から出力されるリセット信号（Ｒｅｓｅｔ）に従って、その記憶内容がリセットされる。
【００３９】
第１の２線符号化器Ｅｎｃ１〜第４の２線符号化器Ｅｎｃ４は、第１のレジスタＲｅｇ１〜第４のレジスタＲｅｇ４のそれぞれに対応して、当該レジスタＲｅｇに格納されたデータを２線符号化してトーナメント型選択回路ＴＳに出力する。これらの２線符号化器Ｅｎｃは、処理部３００から出力される２線符号化動作指示信号Ｐｕｔに従って、対応するレジスタＲｅｇに格納されたデータを２線符号化して出力する。
【００４０】
表１に、２線符号化方式の真理値表を示す。
【表１】
2014022976.tif 000003
【００４１】
２線符号化方式は、１ビットのデータｂを２本の信号線対“（ｂ＿１，ｂ＿０）”を用いて表現する方式である。“ｂ＿１”が肯定の信号線に対応し、“ｂ＿０”が否定の信号線に対応する。
【００４２】
２線符号化方式では、データｂは、有効符号語である“１”或いは“０”、又は無効符号語である“Ｎｕｌｌ”の何れかをとる。２線符号化により、有効符号語である“０”は“（０，１）”に変換され、有効符号語である“１”は“（１，０）”に変換される。無効符号語である“Ｎｕｌｌ”は“（０，０）”に変換される。なお、“（１，１）”は“Ｉｎｈｉｂｉｔ”と呼び、動作上とり得ない不正値である。
【００４３】
非同期回路では、この２線符号化方式に従って２線符号化したビット値を用いて、回路ブロック間でのデータの入出力を行う。データの入出力は、有効符号語“１”或いは“０”を用いて行われる。無効符号語“Ｎｕｌｌ”は、非動作時や、各データ間の区切りに用いられる。同一の有効符号語が連続して送信されると、受信側ではデータの区切りを識別することができないため、有効符号語と無効符号語とを交互に伝送することで、有効符号語の識別を可能にしている。
【００４４】
トーナメント型選択回路ＴＳは、３個（＝Ｎ−１個）の選択回路Ｓ１〜Ｓ３をトーナメント型に配置して構成される。具体的には、第１の２線符号化器Ｅｎｃ１及び第２の２線符号化器Ｅｎｃ２からデータを入力する第１の選択回路Ｓ１と、第３の２線符号化器Ｅｎｃ３及び第４の２線符号化器Ｅｎｃ４からデータを入力する第２の選択回路Ｓ２と、最上段に設けられた第３の選択回路Ｓ３との３個の選択回路Ｓを有して構成される。
【００４５】
各選択回路Ｓは、比較器ＣｏｍｐとマルチプレクサＭＵＸとを有して構成される。すなわち、第１の選択回路Ｓ１は第１の比較器Ｃｏｍｐ１と第１のマルチプレクサＭＵＸ１とを有し、第２の選択回路Ｓ２は第２の比較器Ｃｏｍｐ２と第２のマルチプレクサＭＵＸ２とを有し、第３の選択回路Ｓ３は第３の比較器Ｃｏｍｐ３と第３のマルチプレクサＭＵＸ３とを有して構成される。
【００４６】
比較器Ｃｏｍｐは、入力される２線符号化されたデータの値の大小を比較する回路素子であり、コンパレーターとして知られるものである。比較器Ｃｏｍｐは、２つのデータの大小を比較し、比較動作が完了したことを示す比較動作完了信号ＣＤｏｎｅと、大小の比較の結果を示す比較結果信号Ｃｐとを、対応するマルチプレクサＭＵＸと、制御回路Ｃｔｒｌとに出力する。この際、比較器Ｃｏｍｐは、信号を２線符号化して出力する。
【００４７】
比較動作完了信号ＣＤｏｎｅは、例えば、比較が完了していない状態を“０”、比較が完了した状態を“１”とする。そして、比較が完了した場合に、“１”を２線符号化することで得られる（１，０）を出力することによって、比較動作の完了をマルチプレクサＭＵＸ及び制御回路Ｃｔｒｌに通知する。
【００４８】
比較結果信号Ｃｐは、例えば、当該比較器に入力される２個ずつのデータの組合せについて、図面向かって左側のデータ線を伝送してきたデータが右側のデータ線を伝送してきたデータよりも小さい場合に“１”を、逆の場合に“０”を出力するように構成されている。例えば、第１の比較器Ｃｏｍｐ１は、第１の２線符号化器Ｅｎｃ１から入力したデータが第２の２線符号化器Ｅｎｃ２から入力したデータよりも小さい場合には比較結果信号Ｃｐを“１”とし、これを２線符号化した（１，０）を出力するように構成されている。逆の場合には、比較結果信号Ｃｐを“０”とし、これを２線符号化した（０，１）を出力するように構成されている。第２の比較器Ｃｏｍｐ２及び第３の比較器Ｃｏｍｐ３についても同様である。
【００４９】
比較動作完了信号ＣＤｏｎｅと比較結果信号Ｃｐとの区別は、無効符号語Ｎｕｌｌを間に挟むことで実現することができる。すなわち、２線符号化方式では、有効符号語と無効符号語とを交互に伝送することで有効データの識別を可能にしている。そのため、比較動作完了信号ＣＤｏｎｅ（１，０）を出力した後、無効符号後“Ｎｕｌｌ”に相当する（０，０）を出力し、その後に比較結果信号Ｃｐとして（０，１）又は（１，０）を出力することで、信号の受信側では２種類の信号を識別することができる。
【００５０】
マルチプレクサＭＵＸは、当該マルチプレクサＭＵＸに入力される２線符号化された２つのデータを、対応する比較器Ｃｏｍｐから出力される比較結果信号Ｃｐに従って択一的に選択して出力する回路である。本実施形態では、マルチプレクサＭＵＸは、２つのデータのうち値が小さい方のデータを比較結果信号Ｃｐに従って選択して後段に出力する。
【００５１】
第１の選択回路Ｓ１では、第１の２線符号化器Ｅｎｃ１及び第２の２線符号化器Ｅｎｃ２でそれぞれ２線符号化されたデータの大小が比較され、そのうちの値の小さい方のデータが第３の選択回路Ｓ３に出力される。第２の選択回路Ｓ２では、第３の２線符号化器Ｅｎｃ３及び第４の２線符号化器Ｅｎｃ４でそれぞれ２線符号化されたデータの大小が比較され、そのうちの値の小さい方のデータが第３の選択回路Ｓ３に出力される。第３の選択回路Ｓ３では、第１の選択回路Ｓ１から出力される２線符号化されたデータと、第２の選択回路Ｓ２から出力される２線符号化されたデータとの大小が比較され、そのうちの値の小さい方のデータが入力データ比較器Ｃｏｍｐ０に出力される。
【００５２】
これにより、第３の選択回路Ｓ３から出力されるデータは、４個のレジスタＲｅｇ１〜Ｒｅｇ４に格納されたデータのうち値が最小のデータとなる。この第３の選択回路Ｓ３から出力されるデータを「最上位選択データ」と称する。
【００５３】
入力データ２線符号化器Ｅｎｃ０は、メモリ部１２０から供給されるＭ個の相関パワー値（Ｐｏｗｅｒ［１］〜Ｐｏｗｅｒ［Ｍ］）を入力データとし、当該入力データを２線符号化する。メモリ部１２０からは、処理部３００の制御に従って相関パワー値が１個ずつ出力制御される。そして、入力データ２線符号化器Ｅｎｃ０は、処理部３００から出力される２線符号化動作指示信号Ｐｕｔに従って、メモリ部１２０から供給された相関パワー値を２線符号化して出力する。
【００５４】
入力データ比較器Ｃｏｍｐ０は、入力データ２線符号化器Ｅｎｃ０から出力される２線符号化された相関パワー値のデータと、第３のマルチプレクサＭＵＸ３から出力される２線符号化されたデータとの大小を比較する。そして、第１の比較器Ｃｏｍｐ１〜第３の比較器Ｃｏｍｐ３と同様に、２線符号化した比較動作完了信号ＣＤｏｎｅ０及び比較結果信号Ｃｐ０を制御回路Ｃｔｒｌに出力する。入力データ比較器Ｃｏｍｐ０は、例えば、入力データが最上位選択データよりも小さい場合に“１”を、逆の場合に“０”を比較結果信号Ｃｐ０として制御回路Ｃｔｒｌに出力するように構成されている。
【００５５】
２線符号化された相関パワー値のうち、肯定線のデータ値は、第１のレジスタＲｅｇ１〜第４のレジスタＲｅｇ４に並列的に接続されたデータバス上にのせられる。表１の真理値表によれば、データ値“０”は２線符号化によって（０，１）に変換され、データ値“１”は２線符号化によって（１，０）に変換される。つまり、２線符号化されたデータのうち肯定線のビット値は、２線符号化される前のビット値と同じである。実際には相関パワー値は１ビットではなく複数ビットで表現されるが、各ビット値を２線符号化した場合に肯定線のビット値は変わらないため、本実施形態では、２線符号化された相関パワー値のうちの肯定線のデータ値がレジスタＲｅｇに伝送されるように回路を構成している。
【００５６】
なお、このように回路を構成する代わりに、入力データ２線符号化器Ｅｎｃ０とレジスタＲｅｇとを結ぶデータバス上に２線復号器を設けることとしてもよい。つまり、入力データ２線符号化器Ｅｎｃ０によって２線符号化された相関パワー値を２線復号器で２線復号し、２線復号されたデータがレジスタＲｅｇに書き込まれるように回路を構成することとしてもよい。
【００５７】
制御回路Ｃｔｒｌは、非同期最大Ｎ値検出回路２００を統括的に制御する制御部であり、２線符号化されたデータを復号するための２線復号器Ｄｅｃを有して構成される。２線復号器Ｄｅｃは、第１の比較器Ｃｏｍｐ１〜第３の比較器Ｃｏｍｐ３及び入力データ比較器Ｃｏｍｐ０からそれぞれ出力される２線符号化された比較動作完了信号ＣＤｏｎｅ及び比較結果信号Ｃｐを２線復号する。そして、２線復号した比較結果信号Ｃｐに基づいて、レジスタＲｅｇの内容を入力データで書き換えるか否かの制御を行う。
【００５８】
具体的には、制御回路Ｃｔｒｌは、各比較器Ｃｏｍｐから入力した比較結果信号Ｃｐに基づいて、４個のレジスタＲｅｇのうち値が最も小さいデータが格納されているレジスタＲｅｇを判定する。つまり、３個（＝Ｎ−１個）の選択回路Ｓ１〜Ｓ３それぞれの選択結果に基づいて、最小の出力データを格納するレジスタＲｅｇを判定する。そして、入力データ比較器Ｃｏｍｐ０から入力した比較結果信号Ｃｐ０が、入力データ２線符号化器Ｅｎｃ０の出力データの方が大きいことを示している場合に、当該レジスタＲｅｇに取込指示信号Ｗｒを出力することで、最小の出力データを格納するレジスタの記憶内容を入力データ２線符号化器Ｅｎｃ０の出力データに書き換える制御を行う。
【００５９】
値が大きい順に４個の相関パワー値を検出することが目的であるため、値が大きいデータでレジスタＲｅｇの内容を順次に書き換えていく必要がある。そこで、入力データが最上位選択データよりも大きい場合に、当該最上位選択データが格納されているレジスタＲｅｇの内容を入力データで書き換えるために、制御回路Ｃｔｒｌが当該レジスタＲｅｇに取込指示信号Ｗｒを出力して、データバス上の入力データを当該レジスタＲｅｇに取り込ませるように制御することになる。
【００６０】
３．処理の流れ
図３は、処理部３００が実行する衛星信号捕捉処理の流れを示すフローチャートである。処理部３００は、記憶部に記憶されているプログラムに従って、この衛星信号捕捉処理を実行する。
【００６１】
最初に、相関演算制御部３１０が、相関演算回路１００による相関演算を制御する（ステップＡ１）。具体的には、レプリカコード生成部５０に、捕捉対象とするＧＰＳ衛星（以下、「捕捉対象衛星」と称す。）のＰＲＮ番号を出力するとともに、レプリカコードの移相量を指示する。そして、相関演算回路１００を構成する各相関演算部１１０に、受信信号とレプリカコードとの相関演算を、異なるレプリカコードの位相でそれぞれ行わせる。なお、衛星信号を捕捉する際には周波数方向のサーチも必要となるが、この場合のサーチ周波数は、ドップラー周波数の大凡の値を推定することによって定めることができる。
【００６２】
次いで、検出回路制御部３２０が、非同期最大Ｎ値検出回路２００での相関パワー値の検出に係る制御を開始する。具体的には、検出回路制御部３２０は、メモリ部１２０に相関パワー値の出力制御信号を出力することで、相関パワー値１個を非同期最大Ｎ値検出回路２００に出力制御する（ステップＡ３）。
【００６３】
次いで、検出回路制御部３２０は、２線符号化動作指示信号Ｐｕｔをアサートする（ステップＡ５）。これを受けて、非同期最大Ｎ値検出回路２００の第１の２線符号化器Ｅｎｃ１〜第４の２線符号化器Ｅｎｃ４は、第１のレジスタＲｅｇ１〜第４のレジスタＲｅｇ４に格納されたデータをそれぞれ２線符号化する。また、入力データ２線符号化器Ｅｎｃ０は、メモリ部１２０から供給された相関パワー値を２線符号化する。
【００６４】
次いで、検出回路制御部３２０は、非同期最大Ｎ値検出回路２００の制御回路Ｃｔｒｌの制御動作完了信号Ｄｏｎｅがアサートされるまで待機し（ステップＡ７；Ｎｏ）、アサートされたと判定したならば（ステップＡ７；Ｙｅｓ）、２線符号化動作指示信号Ｐｕｔをネゲートする（ステップＡ９）。これを受けて、第１の２線符号化器Ｅｎｃ１〜第４の２線符号化器Ｅｎｃ４及び入力データ２線符号化器Ｅｎｃ０は、２線符号化の実行を停止する。また、２線符号化動作指示信号Ｐｕｔのネゲートを受けて、制御回路Ｃｔｒｌは制御動作完了信号Ｄｏｎｅをネゲートする。
【００６５】
本実施形態では、処理部３００と制御回路Ｃｔｒｌとの間で、２線符号化動作指示信号Ｐｕｔと制御動作完了信号Ｄｏｎｅとを用いた４相ハンドシェイキングのプロトコルによる通信が実現される。具体的には、処理部３００が２線符号化動作指示信号Ｐｕｔをアサートすると、制御回路Ｃｔｒｌは、入力データの書き換えに係る制御動作を実行する。そして、制御動作が完了すると、制御回路Ｃｔｒｌは、制御動作完了信号Ｄｏｎｅをアサートする。処理部３００は、制御回路Ｃｔｒｌが制御動作完了信号Ｄｏｎｅをアサートしたことを受けて、２線符号化動作指示信号Ｐｕｔをネゲートする。そして、制御回路Ｃｔｒｌは、処理部３００が２線符号化動作指示信号Ｐｕｔをネゲートしたことを受けて、制御動作完了信号Ｄｏｎｅをネゲートする。
【００６６】
次いで、検出回路制御部３２０は、全ての相関パワー値について制御回路Ｃｔｒｌによる制御動作が完了したか否かを判定し（ステップＡ１１）、まだ完了していないと判定したならば（ステップＡ１１；Ｎｏ）、ステップＡ３に戻る。また、完了したと判定したならば（ステップＡ１１；Ｙｅｓ）、非同期最大Ｎ値検出回路２００のレジスタＲｅｇから相関パワー値を読み出す（ステップＡ１３）。
【００６７】
その後、衛星信号捕捉部３３０が、衛星信号捕捉判定を行う（ステップＡ１５）。具体的には、例えば、各レジスタＲｅｇから読み出した相関パワー値の平均値を算出する。算出した相関パワー値の平均値が所定の閾値を超えている場合は、捕捉対象衛星からの衛星信号の捕捉に成功したと判定する。そして、各レジスタＲｅｇから読み出した相関パワー値に基づいてコード位相を判定する。
【００６８】
最後に、検出回路制御部３２０は、非同期最大Ｎ値検出回路２００にリセット信号（Ｒｅｓｅｔ）を出力することによってレジスタＲｅｇの記憶内容をリセットする制御を行った後（ステップＡ１７）、衛星信号捕捉処理を終了する。
【００６９】
４．作用効果
非同期最大Ｎ値検出回路２００において、Ｎ個（Ｎ≧２）のレジスタＲｅｇに格納されたデータが、それぞれ対応するＮ個の２線符号化器Ｅｎｃによって２線符号化される。トーナメント型選択回路ＴＳによって、Ｎ個の２線符号化器Ｅｎｃの出力データの中から最小の出力データが選択される。一方で、相関演算回路１００が相関演算を行って算出した相関パワー値がメモリ部１２０に格納され、処理部３００の制御に従って、当該メモリ部１２０から相関パワー値が１個ずつ非同期最大Ｎ値検出回路２００に出力される。
【００７０】
非同期最大Ｎ値検出回路２００では、入力された相関パワー値が入力データ２線符号化器Ｅｎｃ０によって２線符号化される。そして、当該入力データ２線符号化器Ｅｎｃ０の出力データと、トーナメント型選択回路ＴＳにより選択された最小の出力データとの大小が入力データ比較器Ｃｏｍｐ０によって比較される。そして、入力データ比較器Ｃｏｍｐ０による比較の結果、入力データ２線符号化器Ｅｎｃ０の出力データの方が大きい場合に、最小の出力データを格納するレジスタＲｅｇの記憶内容を入力データ２線符号化器Ｅｎｃ０の出力データに書き換える制御が制御回路Ｃｔｒｌによって行われる。この場合、入力データ２線符号化器Ｅｎｃ０にＭ個（Ｍ≧Ｎ）の相関パワー値が順次に入力されると、当該Ｍ個の相関パワー値のうち最大値を最上位とする上位Ｎ個の相関パワー値がレジスタＲｅｇに格納される。従って、上記の構成により、Ｍ個の相関パワー値のうちの最大Ｎ値を検出することができる。
【００７１】
本形態の最大Ｎ値検出回路は、非同期設計手法で構成された検出回路である。同期設計手法で最大Ｎ値相関パワー値検出回路を構成した場合は、ＧＰＳ受信機１に設けられるクロック（例えばＴＣＸＯ（Temperature Compensated Crystal Oscillator））のクロック信号によって最大Ｎ値検出回路を構成する各回路が駆動されるため、最も動作の遅い回路によって全体のパフォーマンスが決まる最悪ケース・シナリオに従うことになる。しかし、本形態の最大Ｎ値検出回路は、２線符号化方式を採用した非同期式の検出回路であり、都度必要な回路のみがイベント・ドリブンに動作する平均ケース・シナリオに従うため、最大Ｎ値検出回路全体として高速な回路動作を実現することができる。また、クロックを必要としないため、回路全体として省電力化を図ることが可能であるとともに、クロック信号の伝播遅延や回路の配線遅延等に起因するクロックスキューといった問題の発生も併せて回避することができる。
【００７２】
５．変形例
本発明を適用可能な実施例は、上記の実施例に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能であることは勿論である。以下、変形例について説明する。
【００７３】
５−１．適用例
本発明の非同期最大Ｎ値検出回路は、上記の実施形態で説明したような衛星信号捕捉装置に内蔵して利用する他、種々の装置や電子機器に搭載して利用することが可能である。例えば、画像処理を行う画像処理装置や、音声処理を行う音声処理装置に本発明の非同期最大Ｎ値検出回路を内蔵して利用することとしてもよい。
【００７４】
例えば、画像処理装置において入力画像に対するフィルターリング処理（例えば特徴抽出処理や平滑化処理）を行うに当たり、その前処理として輝度値の分布を調べることを目的として、例えば各画素の輝度値のデータを入力データとして最大Ｎ値の検出を行うこととしてもよい。
【００７５】
また、ＧＰＳのようにＢＰＳＫ（Binary Phase Shift Keying）変調方式で変調された信号を受信する受信装置ではなく、例えばＱＡＭ（Quadrature Amplitude Modulation）変調方式で変調された信号を受信する受信装置に、本発明の非同期最大Ｎ値検出回路を内蔵してもよい。この場合は、受信装置に設けられる複素相関器で演算された複素相関値や、複素相関値の実部及び虚部を用いて計算されるパワー値を入力データとすることで、上記の実施形態と同様に最大Ｎ値の検出を行うことが可能となる。
【００７６】
５−２．絶対値の最大Ｎ値検出
図４は、変形例における非同期絶対値最大Ｎ値検出回路２２０の回路構成の一例を示す図である。図２に例示した検出回路と同様に、レジスタＲｅｇの個数を４個とする場合を例示して説明する（Ｎ＝４）。
【００７７】
この非同期絶対値最大Ｎ値検出回路２２０では、レジスタＲｅｇと２線符号化器Ｅｎｃとの間に、レジスタＲｅｇに格納されたデータの絶対値を演算して２線符号化器に出力する４個（＝Ｎ個）の絶対値演算器Ａｂｓが設けられている。つまり、第１のレジスタＲｅｇ１〜第４のレジスタＲｅｇ４それぞれに対応付けて、当該レジスタＲｅｇに格納されたデータの絶対値を演算するための第１の絶対値演算器Ａｂｓ１〜第４の絶対値演算器Ａｂｓ４が設けられている。
【００７８】
また、図２で説明した非同期最大Ｎ値検出回路と異なり、入力データ比較器Ｃｏｍｐ０は、入力データ２線符号化器Ｅｎｃ０の出力データの絶対値を演算した絶対値出力データと、トーナメント型選択回路ＴＳにより選択された最小の出力データとの大小を比較するように構成されている。これは、トーナメント型選択回路ＴＳにより選択された最小の出力データは、その前段部分に設けられた絶対値演算器Ａｂｓによって絶対値が演算されていることから、絶対値同士で値の比較を行う必要があるためである。この場合、レジスタＲｅｇには、Ｍ個の入力データのうち絶対値が最大のものを最上位とする上位４個のデータがレジスタＲｅｇに格納されることになる。
【００７９】
この非同期最大Ｎ値検出回路を上記の実施形態におけるＧＰＳ受信機１に適用する場合は、例えば、相関演算部で演算される相関値の絶対値が大きいものから上位所定数の相関値を検出する用途に用いることができる。
【００８０】
５−３．最小Ｎ値検出回路
上記の実施形態では、Ｍ個の入力データのうち上位Ｎ個のデータを検出する検出回路の実施形態について説明したが、図２と同じ回路構成によって、Ｍ個の入力データのうち最小値を最下位とする下位Ｎ個のデータを検出する検出回路（非同期最小Ｎ値検出回路）を実現可能であることは言うまでもない。また、図４と同じ回路構成によって、Ｍ個の入力データのうち絶対値の最小のものを最下位とする下位Ｎ個のデータを検出する検出回路（非同期絶対値最小Ｎ値検出回路）を実現可能であることも言うまでもない。
【００８１】
５−４．レジスタの個数及びトーナメント型選択回路
上記の実施形態では、レジスタの個数Ｎを４個としたが（Ｎ＝４）、これはあくまでも一例に過ぎず、例えばＮは２以上であればよい（Ｎ≧２）。また、この場合、選択回路をどのように配置構成してトーナメント型選択回路を形成するかは自由に決定することができる。
【００８２】
５−５．電子機器
上記の実施形態で説明した衛星信号捕捉装置は、例えば、携帯型電話機やカーナビゲーション装置、携帯型ナビゲーション装置、パソコン、ＰＤＡ（Personal Digital Assistance）、歩数計、腕時計といった種々の電子機器に搭載して利用することが可能である。
【００８３】
５−６．衛星測位システム
また、上記の実施形態では、衛星測位システムとしてＧＰＳを適用したが、ＷＡＡＳ（Wide Area Augmentation System）やＱＺＳＳ（Quasi Zenith Satellite System）、ＧＬＯＮＡＳＳ（GLObal NAvigation Satellite System）、ＧＡＬＩＬＥＯ等の衛星測位システムを適用してもよいことは勿論である。
【符号の説明】
【００８４】
１  ＧＰＳ受信機、  １０  ＲＦ受信回路部、  ２０  ベースバンド処理回路部、  ５０  レプリカコード生成部、  １００  相関演算回路、  １１０  相関演算部、  １２０  メモリ部、  ２００  非同期最大Ｎ値検出回路、  ２２０  非同期絶対値最大Ｎ値検出回路、  ３００  処理部、  ３１０  相関演算制御部、  ３２０  検出回路制御部、  ３３０  衛星信号捕捉部、  ４００  記憶部
【図１】
2014022976.tif 000004
【図２】
2014022976.tif 000005
【図３】
2014022976.tif 000006
【図４】
2014022976.tif 000007