(57)【要約】【課題】撮像チップから信号処理チップに画素信号を送信する場合に、バンプ接合における接続不良等によって、一部の画素の画素信号が欠落する場合がある。一部の画素の画素信号が欠落すると、信号処理チップが一部の画素の画素信号を得ることができないので、結果として画質が低下してしまう。【解決手段】画素と画素からの画素信号を出力する出力コイルとを有する撮像チップと、出力コイルからの画素信号を電磁結合により入力する入力コイルと、入力コイルから入力された画素信号の信号処理を行う処理回路とを有する信号処理チップとを備える。【選択図】図１
2014027359.tif 000002
【特許請求の範囲】
【請求項１】
画素と、前記画素からの画素信号を出力する出力コイルとを有する撮像チップと、
前記出力コイルからの前記画素信号を電磁結合により入力する入力コイルと、前記入力コイルから入力された前記画素信号の信号処理を行う処理回路とを有する信号処理チップと
を備える撮像素子。
【請求項２】
前記出力コイルは、複数の前記画素が配された撮像領域の外側の領域である周辺領域に配置された請求項１に記載の撮像素子。
【請求項３】
前記出力コイルは、複数の前記画素が配された撮像領域とは反対の面側に、複数の前記画素に対向して配置された請求項１に記載の撮像素子。
【請求項４】
前記出力コイルは、読み出された前記画素信号を共通して伝送する信号線毎に形成されている請求項１から３のいずれか１項に記載の撮像素子。
【請求項５】
前記撮像チップは、前記出力コイルから漏出する磁界を遮蔽する遮蔽板を有する請求項１から４のいずれか１項に記載の撮像素子。
【請求項６】
前記遮蔽板は、前記画素と前記出力コイルとの間に配置された請求項５に記載の撮像素子。
【請求項７】
前記遮蔽板は、隣接する前記出力コイル間に配置された請求項５または６に記載の撮像素子。
【請求項８】
前記信号処理チップは、前記出力コイルから漏出する磁界を遮蔽する遮蔽板を有する請求項１から７のいずれか１項に記載の撮像素子。
【請求項９】
前記遮蔽板は、隣接する前記入力コイル間に配置された請求項８に記載の撮像素子。
【請求項１０】
前記遮蔽板は、回路パターンを形成する配線層を利用して形成される請求項５から９のいずれか１項に記載の撮像素子。
【請求項１１】
前記出力コイルおよび前記入力コイルの少なくともいずれかは、層状に回路パターンを形成する多層配線層を利用して形成される請求項１から１０のいずれか１項に記載の撮像素子。
【請求項１２】
前記出力コイルおよび前記入力コイルの少なくともいずれかは、コアとして前記多層配線層を貫通して形成されるコア用貫通電極を有する請求項１１に記載の撮像素子。
【請求項１３】
前記出力コイルが有する前記コア用貫通電極と、前記入力コイルが有する前記コア用貫通電極は、互いに接触している請求項１２に記載の撮像素子。
【請求項１４】
前記撮像チップには、前記画素からの画素信号を前記出力コイルに伝送する伝送用貫通電極が形成されている請求項１から１３のいずれか１項に記載の撮像素子。
【請求項１５】
前記撮像チップは、前記出力コイルとは異なる第１コイルを有し、
前記信号処理チップは、前記入力コイルとは異なる第２コイルを有し、
前記撮像チップと前記信号処理チップは、前記第１コイルおよび前記第２コイルを介して電力の授受を行う請求項１から１４のいずれか１項に記載の撮像素子。
【請求項１６】
前記撮像チップは、第１電極を備え、
前記信号処理チップは、前記第１電極と接触する第２電極を備え、
前記撮像チップと前記信号処理チップは、前記第１電極および前記第２電極を介して電力の授受を行う請求項１から１５のいずれか１項に記載の撮像素子。
【請求項１７】
前記撮像チップは、前記画素が回路パターンを形成する配線層より被写体像の入射側に配置されている請求項１から１６のいずれか１項に記載の撮像素子。
【請求項１８】
請求項１から１７のいずれか１項に記載の撮像素子を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
撮像チップと信号処理チップがバンプ接合によって電気的に接続された撮像素子が知られている（特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］  特開２０１１−０２３５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
撮像チップから信号処理チップに画素信号を送信する場合に、バンプ接合における接続不良等によって、一部の画素の画素信号が欠落する場合がある。一部の画素の画素信号が欠落すると、信号処理チップが一部の画素の画素信号を得ることができないので、結果として画質が低下してしまう。
【課題を解決するための手段】
【０００４】
本発明の第１の態様における撮像素子は、画素と画素からの画素信号を出力する出力コイルとを有する撮像チップと、出力コイルからの画素信号を電磁結合により入力する入力コイルと、入力コイルから入力された画素信号の信号処理を行う処理回路とを有する信号処理チップとを備える。
【０００５】
本発明の第２の態様における撮像装置は、上記の撮像素子を備える。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態の撮像素子の構成を示す図である。
【図２】出力コイルと入力コイルのバリエーションを説明する図である。
【図３】撮像素子の機能的構成を示すブロック図である。
【図４】本実施形態の撮像装置の構成を示すブロック図である。
【図５】信号処理チップが撮像チップの非入射面側に配置された撮像素子の構成を示す図である。
【図６】撮像チップが裏面照射型のＭＯＳイメージセンサである場合の撮像素子の構成を示す図である。
【図７】裏面照射型のＭＯＳ型撮像素子の断面図である。
【図８】撮像チップにサポート基板が貼り合わされた撮像素子の構成を示す図である
【図９】信号処理チップが撮像チップの入射面側に配置された場合の撮像素子の構成を示す図である
【図１０】ＣＯＧ構造の撮像素子の構成を示す図である。
【図１１】電力供給を説明する図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本実施形態の撮像素子１００の構成を示す図である。撮像素子１００は、撮像チップ１０１、光学素子１１１、信号処理チップ１２１、およびフレキシブル基板１６１を含んで構成される。図１において被写体像は主にＺ軸プラス方向（紙面下方向）へ向かって入射する。また、座標軸に示すように、Ｚ軸に直交する紙面左方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。以降のいくつかの図においては、図１の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。
【００１０】
撮像チップ１０１は、表面照射型のＭＯＳイメージセンサである。撮像チップ１０１は、中央部分に撮像領域１０２を有する。撮像領域１０２は、受光した被写体像を光電変換する複数の画素と、複数の画素からの画素信号を伝送する回路パターンを形成する配線層とを含む。配線層は、シリコン酸化膜等の絶縁膜内に配線が形成されてなる。配線層は、撮像領域１０２の外側の領域である周辺領域に延伸して形成される。なお、図１では図示していないが、撮像チップ１０１が表面照射型のＭＯＳイメージセンサであるので、撮像領域１０２においては、配線層は複数の画素より被写体像の入射側に配置されている。このため、配線層は、撮像チップにおける被写体像の入射面に近接して形成される。
【００１１】
撮像領域１０２の周縁部には、撮像領域１０２を取り囲むように接着層１３１が形成されている。接着層１３１は、撮像チップ１０１と光学素子１１１を接着する。
【００１２】
光学素子１１１は、撮像領域１０２に対向して接着層１３１上に配置され、接着層１３１を介して撮像チップ１０１に接着されている。光学素子１１１は、撮像領域１０２の全体を覆っている。接着層１３１が撮像チップ１０１と光学素子１１１の間に介在しているので、光学素子１１１は、接着層１３１の厚みにより撮像チップ１０１と離間しつつ、撮像領域１０２を封止することができる。
【００１３】
光学素子１１１は、具体的には、撮像チップ１０１の撮像領域１０２をカバーする光学素子である。光学素子として、ホウケイ酸ガラス、石英ガラス、無アルカリガラス、耐熱ガラス等を用いることができる。
【００１４】
信号処理チップ１２１は、撮像チップ１０１に光学素子１１１と並列して固定される。信号処理チップ１２１は、複数の画素からの画素信号の信号処理を行う処理回路を含む。処理回路として、撮像チップ１０１から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器が挙げられる。信号処理チップは、ＡＤ変換器に加えて、撮像チップで生成されたアナログ信号を読み出す読み出し回路、読み出し回路を駆動するタイミング制御回路、読み出した信号のノイズを除去するための除去回路等を含んでもよい。また、信号処理チップ１２１は、画素信号を伝送する回路パターンを形成する配線層を有する。
【００１５】
信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として２チャンネル読み出しを採用する。したがって、本実施形態では、信号処理チップ１２１は、第１信号処理チップ１２２と第２信号処理チップ１２３を含む。第１信号処理チップ１２２と第２信号処理チップ１２３は、撮像領域１０２を挟んで対向しており、それぞれ接着剤１３２、接着剤１３３により撮像チップ１０１に接着されている。
【００１６】
本実施形態では、撮像チップ１０１の画素信号は、電磁結合を利用した無線通信によって信号処理チップ１２１に送信される。ここでは、撮像チップ１０１から第２信号処理チップ１２３への画素信号の送信について、図１の拡大図を用いて説明する。図１の拡大図に示すように、撮像チップ１０１および第２信号処理チップ１２３は、配線層として多層配線層１４１、１５１を有する。多層配線層１４１、１５１は、シリコン酸化膜等の絶縁膜内に、厚み方向に複数の配線が形成されてなる。撮像チップ１０１における多層配線層１４１のうち入射面側の２層には、発信用のコイルである出力コイル１４２が形成されている。出力コイル１４２は、当該出力コイルの下層の回路パターン１４３とビア１４４で接続されている。複数の画素からの画素信号は、ビア１４４を介して出力コイル１４２に伝送される。出力コイル１４２は、複数の画素からの画素信号を後述する入力コイル１５２に出力する。出力コイル１４２は、撮像領域１０２より外側の周辺領域に配置されている。出力コイル１４２が撮像領域１０２から離れた領域に配置されているので、出力コイル１４２に起因する磁界による画像の歪み等の画質の劣化を防止できる。
【００１７】
一方、第２信号処理チップ１２３における多層配線層１５１のうち撮像チップ１０１側の２層には受信用のコイルである入力コイル１５２が形成されている。入力コイル１５２は、出力コイル１４２からの画素信号を電磁結合により入力する。上記の処理回路は、入力コイル１５２から入力された画素信号の信号処理を行うことになる。
【００１８】
出力コイル１４２と入力コイル１５２は、同一の径を有し、互いに対向して配置されている。また、配線層が撮像チップ１０１の入射面に近接して形成され、かつ、撮像チップ１０１の入射面側に第２信号処理チップ１２３が配置されているので、出力コイル１４２と入力コイル１５２を近接して配置することができる。出力コイル１４２と入力コイル１５２の間の距離は、画素信号の転送率の観点から、出力コイル１４２および入力コイル１５２の直径以下、望ましくは半径以下となるよう配置するのが好ましい。出力コイル１４２と入力コイル１５２の間の距離を縮めることによって、出力コイル１４２および入力コイル１５２のサイズを小さくできる。出力コイル１４２および入力コイル１５２の巻き数を増やすことによっても、出力コイル１４２および入力コイル１５２のサイズを小さくできる。
【００１９】
ところで、出力コイル１４２は、当該出力コイル１４２の上下方向に同一の強度で磁界を発生させる。出力コイル１４２の下側、すなわち入力コイル１５２と反対側に発生する磁界は、通信には使用されずに、ノイズ要因となる。また、出力コイル１４２の上側、すなわち入力コイル１５２側に発生する磁界は、入力コイル１５２を越えてその周辺領域まで到達し得る。周辺領域まで到達した磁界は、ノイズ要因となる。
【００２０】
そこで、撮像チップ１０１は、出力コイル１４２の下側に磁界を遮蔽する遮蔽板１４５を有する。遮蔽板１４５が出力コイル１４２から漏出する磁界を遮蔽するので、磁界が原因で生じるノイズを低減できる。遮蔽板１４５は、配線層によって形成することができる。また、遮蔽板１４５の幅を出力コイル１４２の幅よりも広く形成することによって、より確実に磁界を遮蔽できる。
【００２１】
同様に、第２信号処理チップ１２３は、入力コイル１５２の上側に遮蔽板１５３を有する。遮蔽板１５３が出力コイル１４２から漏出する磁界を遮蔽するので、磁界が原因で生じるノイズを低減できる。第２信号処理チップ１２３の遮蔽板１５３についても、配線層によって形成できる。また、遮蔽板１５３の幅を入力コイル１５２の幅よりも広く形成することによって、より確実に磁界を遮蔽できる。
【００２２】
撮像チップ１０１はさらに、隣接する出力コイル１４２間に遮蔽板１４６を有する。これにより、隣接する出力コイル１４２−入力コイル１５２間での混信を防止できる。遮蔽板１４６を形成するには、配線層を形成した後、別途工程を追加すればよい。遮蔽板１４６の形成には、配線層の形成方法と同様の方法を用いることができる。例えば、ダマシン法によって遮蔽板１４６を形成できる。また、Ｙ軸方向に複数のビアを形成することにより遮蔽効果を得ることもできる。この場合には、ビアを高密度で形成するほど、遮蔽効果を高めることができる。複数のビアによって遮蔽効果を得る場合には、遮蔽板を形成する工程を別途設けなくても、回路パターンにおけるビア形成工程と同一工程で形成できる。
【００２３】
第２信号処理チップ１２３も同様に、隣接する入力コイル１５２間に遮蔽板１５４を有する。これにより、隣接する出力コイル１４２−入力コイル１５２間での混信を防止できる。
【００２４】
なお、ここでは、出力コイル１４２および入力コイル１５２のいずれもが、層状に回路パターンを形成する多層配線層を利用して形成される例を示したが、出力コイル１４２および入力コイル１５２のいずれか一方は、単層の配線層を利用して形成されてもよい。出力コイル１４２および入力コイル１５２のいずれもが単層の配線層を利用して形成されてもよい。
【００２５】
撮像素子１００における第１信号処理チップ１２２および第２信号処理チップ１２３はそれぞれ、第１フレキシブル基板１６２、第２フレキシブル基板１６３を介して外部回路と接続される。具体的には、第１信号処理チップ１２２の電極パッド１２４は、バンプ１７１を介して、第１フレキシブル基板１６２の電極パッド１６４に電気的に接続される。第２信号処理チップ１２３の電極パッド１２５は、バンプ１７２を介して、第２フレキシブル基板１６３の電極パッド１６５に電気的に接続される。また、第１信号処理チップ１２２と第１フレキシブル基板１６２の接続部分は、接着剤１７３によって接着される。同様に、第２信号処理チップ１２３と第２フレキシブル基板１６３の接続部分は、接着剤１７４によって接着される。
【００２６】
図２は、出力コイル及び入力コイルのバリエーションを説明するための図である。出力コイルと入力コイルの形状は略同一であるので、ここでは、主に出力コイルについて説明する。図２（ａ）に示すように、出力コイル２０１は、出力回路２０７に接続されている。出力コイル２０１と出力回路２０７の関係については後述する。出力コイル２０１は、同一平面上に多重巻きに形成することができる。この場合、巻き部分２０２自体は同一平面状に形成されるが、取り出し部分２０３には、段差が設けられている。段差は、同一平面状に形成された巻き部分２０２と、当該巻き部分の下層に形成された配線２０４部分とを、ビア２０５、ビア２０６で接続することによって形成できる。同一平面上に多重巻きに形成することにより、発信される画素信号の強度を向上させることができる。入力コイル２１１は、入力回路２１２に接続されている。入力コイル２１１と入力回路２１２の関係については後述する。入力コイル２１１についても出力コイルと同様に同一平面上に多重巻きに形成することによって、画素信号の受信感度を向上させることができる。
【００２７】
図２（ｂ）に示すように、出力コイル２２１および入力コイル２３１のそれぞれは、チップの厚み方向に多重巻きに形成することもできる。この構成は、図１で示した構成に相当する。チップの厚み方向の多重巻きは、リング状のパターン２２２を複数の層のそれぞれに形成し、それらパターン２２２をビア２２３で接続することによって形成できる。チップの厚み方向に多重巻きに形成する場合には、発信される画素信号の強度および画素信号の受信感度を向上させるとともに、出力コイル２２１の占有面積を縮小できる。出力コイル２２１は、同一平面上に多重巻きに形成しつつ、チップの厚み方向にも多重巻きに形成することができる。
【００２８】
図２（ｃ）に示すように、出力コイル２４１及び入力コイル２５１のそれぞれにコア２４２、コア２５２が形成されてもよい。コア２４２、コア２５２は、Ｃｕ、Ｗ、Ａｌ、ポリＳｉ等の配線に利用される材料から形成されるのが好ましい。コア材料と配線材料を共通にすることにより、コア２４２、コア２５２と配線を同一工程で形成することができる。なお、出力コイル２４１及び入力コイル２５１の一方にコアが形成されてもよい。
【００２９】
図２（ｄ）に示すように、出力コイル２６１のコア２６２及び入力コイル２７１のコア２７２は、互いに接触してもよい。ここで、バンプ接合を介して画素信号を送信する場合には、バンプ同士が厳密に接合されている必要があるので、例えばバンプ同士を加熱状態で加圧し、熱硬化性樹脂等で接着する工程が必要になる。一方、出力コイル２６１のコア２６２と入力コイル２７１のコア２７２の接触は、磁界の結合を目的としているので、バンプ接合のように、厳密に接合しなくてもよい。たとえ、コア２６２とコア２７２が接触していなくても、近接させることによって磁束を強化することができる。例えば、出力コイル２６１のコア２６２と入力コイル２７１のコア２７２を１０μｍから数十μｍ程度の距離に近接させることにより、コア２６２およびコア２７２内を貫通する磁束を強化することができる。その結果、無線通信時による画素信号の信号強度を向上させることができる。
【００３０】
図２（ａ）、（ｂ）の多重巻きの構成に、図２（ｃ）、（ｄ）のコアを有する構成を組み合わせてもよい。チップの厚み方向に多重巻きに出力コイルおよび入力コイルを形成しつつ、コアも形成する場合には（図２（ｂ）と（ｄ）の組み合わせ）、出力コイルおよび入力コイルは、コアとして多層配線層を貫通するコア用貫通電極を有してもよい。この場合には、コア用貫通電極が互いに接触していてもよい。出力コイルおよび入力コイルの一方がコア用貫通電極を有してもよい。
【００３１】
なお、出力コイル及び入力コイルの形状は、四角形に限らない。例えば、６角形、８角形等の多角形でもよいし、円形または楕円形状でもよい。同様に、出力コイル及び入力コイルのコアの形状も、四角形に限らず、例えば、６角形、８角形等の多角形でもよいし、円形または楕円形状でもよい。
【００３２】
図３は、撮像素子１００の機能構成を模式的に示すブロック図である。上述したように、撮像素子１００は撮像領域１０２を有する。撮像領域１０２は、受光した被写体像を光電変換する複数の画素３０１を含む。撮像素子１００はさらに、列アンプ群３０２、出入力回路群３０３、処理回路群３０４、マルチプレクサ３０５、出力アンプ３０６、負荷電流源群３０７、垂直走査回路３０８、水平走査回路３０９、タイミング制御回路３１０、電圧発生回路３１１を有する。
【００３３】
撮像チップ１０１は、上述の構成要素のうち、撮像領域１０２、列アンプ群３０２、負荷電流源群３０７を有する。信号処理チップ１２１は、処理回路群３０４、マルチプレクサ３０５、出力アンプ３０６、垂直走査回路３０８、水平走査回路３０９、タイミング制御回路３１０、電圧発生回路３１１を有する。出入力回路３１３は、出力回路３２１、出力コイル１４２、入力コイル１５２、入力回路３２２を有する。出力回路３２１および入力回路３２２として、例えば特開２００５−２２８９８１号公報に記載の送信回路および受信回路を利用することができる。撮像チップ１０１と信号処理チップ１２１の構成要素は、出力コイル１４２と入力コイル１５２の間を境にして分けられる。すなわち、出力回路３２１および出力コイル１４２は撮像チップ１０１に、入力コイル１５２および入力回路３２２は信号処理チップ１２１に含まれる。なお、撮像チップ１０１と信号処理チップ１２１の構成要素の分け方は一例であり、撮像チップ１０１は、例えば垂直走査回路３０８および水平走査回路３０９を有してもよいし、信号処理チップ１２１は、負荷電流源群３０７を有してもよい。
【００３４】
列アンプ３１２、出入力回路３１３、処理回路３１４、スイッチ素子３１５および負荷電流源３１６は、撮像領域１０２の各画素列に対応して配設されている。言い換えると、これらの要素は、読み出された画素信号を共通して伝送する信号線毎に形成されている。
【００３５】
撮像領域１０２に含まれる画素３０１は、垂直走査回路３０８の動作によって、行単位でリセット、電化蓄積および画素信号の読み出しが行われる。行単位で読み出された画素信号は、各列の列アンプ３１２により増幅される。増幅された各画素信号量に応じた電流が出力回路３２１より出力コイル１４２に流されると、出力コイル１４２に流れる電流に応じて出力コイル１４２内に磁束が発生する。すると、電磁結合により、発生した磁束に応じて入力コイル１５２に起電力が発生し、電流が流れる。入力回路３２２は、入力コイル１５２に流れる電流に応じた画素信号を処理回路３１４に送信する。
【００３６】
各列の処理回路３１４は、入力回路３２２から送信された画素信号に対し、ＣＤＳ（相関二重サンプリング）、ＡＤ変換等の処理を行う。水平走査回路３０９は、処理回路３１４によって処理された画素信号を順次、マルチプレクサ３０５を介して出力アンプ３０６に出力する。
【００３７】
タイミング制御回路３１０は、動作の基準となるタイミング信号、制御信号を垂直走査回路３０８、水平走査回路３０９等に供給する。電圧発生回路３１１は、撮像素子１００内の各回路に必要な各種電圧を発生させる。
【００３８】
図４は、本実施形態に係る撮像装置の構成を示すブロック図である。撮像装置４００は、撮影光学系としての撮影レンズ４２０を備え、撮影レンズ４２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ４２０は、撮像装置４００に対して着脱できる交換式レンズであっても構わない。撮像装置４００は、撮像素子１００、システム制御部４０１、ワークメモリ４０４、記録部４０５、および表示部４０６を主に備える。
【００３９】
撮影レンズ４２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図４では瞳近傍に配置された仮想的な１枚のレンズで代表して表している。システム制御部４０１は、撮像素子１００のタイミング制御、領域制御等の電荷蓄積制御を実行する。
【００４０】
撮像素子１００は、画素信号をシステム制御部４０１の画像処理部４１１へ引き渡す。画像処理部４１１は、ワークメモリ４０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部４０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部４０６に表示される。
【００４１】
本実施形態の撮像素子１００を、撮像チップと信号処理チップをバンプ接合した撮像素子と比較して説明する。バンプ接合では、撮像チップから信号処理チップに画素信号を送信する場合に、一部の画素の画素信号が欠落する場合がある。画素信号が欠落する原因として次の３つの原因が考えられる。第一に、撮像チップと信号処理チップのバンプ接合の接合強度が不十分であれば、バンプ接合が剥離し得る。特に、多数のバンプが同時に接合される場合には、接合にばらつきが発生し、接合強度が不十分な部分が生じ易い。第二に、撮像チップおよび信号処理チップのそれぞれにおいて、接続されるべきでない隣接するバンプ同士が接続されることによってショートし得る。特に、バンプのピッチが狭まると、隣接するバンプ同士がショートし易い。第三に、撮像チップおよび信号処理チップのそれぞれに静電気が溜まっており、かつ、静電気間に電位差があれば、バンプ接合時にサージ電流が発生し、素子を静電破壊し得る。以上の原因によって一部の画素の画素信号が欠落すると、信号処理チップが一部の画素の画素信号を得ることができないので、結果として画質が低下してしまう。
【００４２】
本実施形態によれば、撮像チップ１０１と第２信号処理チップ１２３を、出力コイル１４２および入力コイル１５２を用いた非接触の電磁誘導によって電気的に接続するので、バンプの接合強度およびショートの問題は生じない。また、出力コイル１４２および入力コイル１５２は、撮像チップ１０１および第２信号処理チップ１２３に埋め込まれた構成であるので、絶縁層によって覆われている。したがって、静電破壊の問題も生じない。以上のように、本実施形態によれば、バンプ接合によって画素信号を送信する場合に画素信号の欠落の原因となった上記の三つの問題が生じないので、画素信号の欠落を防止できる。画素信号が欠落することなく撮像チップ１０１から第２信号処理チップ１２３に伝送されるので、画質の低下を防止できる。
【００４３】
画素とバンプのデザインルールに着目すると、画素はウェハの前工程のデザインルールが適用されるのに対し、バンプはめっき工程またははんだ工程のデザインルールが適用される。ウェハの前工程では、ピッチサイズを数十ミクロンオーダーにすることができるのに対し、めっき工程またははんだ工程では、ピッチサイズを数十ミクロンオーダーにすることは困難である。つまり、画素ピッチとバンプのピッチはそもそもミスマッチである。したがって、画素の大きさに合わせてバンプを形成することは困難であるので、撮像素子を小型化することは難しい。
【００４４】
本実施形態によれば、出力コイル１４２および入力コイル１５２は、ウェハの前工程のデザインルールが適用されるので、画素の大きさに合わせて出力コイル１４２および入力コイル１５２を形成することができる。したがって、バンプ接合する場合に比べて撮像素子１００のサイズを小型化できる。
【００４５】
撮像チップと信号処理チップの組立て前検査に着目すると、バンプ接合する場合には、プロービング用の針を直接電極パッドに接触させて導通検査する必要がある。この場合には、電極パッドに針による痕が付き、その後のバンプ接合に影響を及ぼす。特に、電極パッドサイズが小さくなると、針による痕が相対的に大きくなるので、バンプ接合が困難となる。電極パッドサイズが小さくなると、プロービング用の針を電極パッドに接触させることが困難になり、検査自体が困難になるという問題もある。
【００４６】
本実施形態によれば、出力コイル１４２および入力コイル１５２を用いた非接触の通信であるので、プロービング用のコイル電極を使用することにより、非接触で検査できる。非接触で検査できるので、針による痕が出力コイル１４２および入力コイル１５２に生じることはない。また、出力コイル１４２および入力コイル１５２の微細化が進んだ場合でも、コイル電極もウェハの前工程のデザインルールを適用して生成することにより、微細化された出力コイル１４２および入力コイル１５２を検査できる。
【００４７】
また、撮像チップと信号処理チップをバンプ接合する場合には、バンプ接合前では各チップの配線の一部である電極が露出された状態にある。そして、撮像チップと信号処理チップを接合する段階で、互いの電極同士を接触させる。すると、上述のように、バンプ接合時にサージ電流が発生し、素子を静電破壊し得る。なお、素子、装置治具等の帯電によっても静電気が発生し得る。静電破壊が発生すれば、歩留まりの低下が避けられない。歩留まりの低下を避けるためには、数Ｖ以下の高度な静電気対策が必須となる。この静電気対策はコストアップ要因となる。
【００４８】
各配線に入力保護回路が設置されていれば、静電破壊を回避できる。しかしながら、面積上の制約から各配線に入力保護回路を形成できない場合がある。入力保護回路を形成できない場合として、例えば、配線が微弱な電流および電圧を送信する場合、配線本数が数百ピンから数千ピン以上の多ピンで構成される場合が挙げられる。仮に入力保護回路を配置できたとしても、チップ面積およびチップコストが増大する。
【００４９】
本実施形態によれば、上述のように、撮像チップ１０１および第２信号処理チップ１２３に埋め込まれた構成であるので、絶縁層によって覆われている。このため、そもそも静電破壊の問題が生じないので、歩留まりの低下を避けることができる。また、入力保護回路等によって静電気対策が必要な構成に比べて、チップコスト、及び実装コストを大幅に削減できる。
【００５０】
以上の説明では、信号処理チップ１２１は、撮像チップ１０１の入射面側に配置されていたが、撮像チップ１０１における入射面とは反対の非入射面側に配置されてもよい。図５は、信号処理チップが撮像チップの非入射面側に配置された撮像素子５００の構成を示す図である。図５では、簡略化のために出力コイル、入力コイル、および配線層の一部のみを図示している。図５に示すように、信号処理チップ５２１が撮像チップ５０１の非入射面に配置されている場合には、撮像チップ５０１の非入射面側に撮像領域５０２は形成されていないので、信号処理チップ５２１の配置の自由度を高めることができる。例えば、第１信号処理チップ５２２、第２信号処理チップ５２３のそれぞれをそれら全体が撮像チップ５０１と接着剤５３１、接着剤５３２によって接着されるよう配置することにより、撮像チップ５０１と、第１信号処理チップ５２２および第２信号処理チップ５２３との接着強度を増すことができる。
【００５１】
また、ここでは、出力コイル５４１は撮像チップ５０１の非入射面側に形成されている。撮像チップ５０１にはさらに、複数の画素からの画素信号を伝送する伝送用貫通電極５４２が形成されている。配線５４３、伝送用貫通電極５４２、および出力コイル５４１は電気的に接続されている。上述のように、表面照射型の撮像チップの場合には、配線層は撮像チップの入射面に近接して形成されるが、配線層とは別に撮像チップ５０１の非入射面側に出力コイル５４１を形成し、配線５４３と出力コイル５４１を伝送用貫通電極５４２でつなぐことにより、出力コイル５４１と入力コイル５５１の距離を縮めることができる。その結果、無線通信時における画素信号の信号強度を強化することができる。
【００５２】
なお、撮像チップ５０１の厚さを薄くすることによって、出力コイル５４１と入力コイル５５１の間の距離を縮めることもできる。この場合、例えば、撮像チップ５０１の厚さを５０μｍ以下とするのが好ましい。
【００５３】
以上の説明では、撮像チップは、表面照射型のＭＯＳイメージセンサとしたが、裏面照射型のＭＯＳイメージセンサであってもよい。図６は、撮像チップが裏面照射型のＭＯＳイメージセンサである場合の撮像素子６００の構成を示す図である。ここでは、撮像チップ６０１の非入射面側に信号処理チップ６２１（第１信号処理チップ６２２および第２信号処理チップ６２３）が配置されている。撮像チップ６０１は、裏面照射型であるので、図１および５の表面照射型の撮像チップ１０１、５０１に比べて厚さが薄くなっている。
【００５４】
図７は、裏面照射型のＭＯＳ型撮像素子の断面図であり、図６の領域Ｒ１を模式的に示す。ＰＤ層６０７は、配線層としての多層配線層６３１の入射面側に配されている。ＰＤ層６０７は、二次元的に配された複数のＰＤ（フォトダイオード）６０５、および、ＰＤ６０５に対応して設けられたトランジスタ６０６を有する。
【００５５】
ＰＤ層６０７における被写体像の入射側にはパッシベーション膜６０４を介してカラーフィルタ６０３が設けられる。カラーフィルタ６０３は、互いに異なる波長領域を透過する複数の種類を有しており、ＰＤ６０５のそれぞれに対応して特定の配列を有している。例えば赤色波長帯を透過させる赤フィルタ（Ｒフィルタ）、緑色波長帯を透過させる緑フィルタ（Ｇフィルタ）、および青色波長帯を透過させる青フィルタ（Ｂフィルタ）が配列されている。カラーフィルタ６０３、ＰＤ６０５およびトランジスタ６０６の組が一つの画素を形成する。
【００５６】
カラーフィルタ６０３における被写体像の入射側には、それぞれの画素に対応して、マイクロレンズ６０２が設けられる。マイクロレンズ６０２は、対応するＰＤ６０５へ向けて入射光を集光する。
【００５７】
多層配線層６３１は、ＰＤ層６０７からの画素信号を第２信号処理チップ６２３に伝送する配線６３３を有する。多層配線層６３１の非入射面側の２層には、出力コイル６３２が形成されている。出力コイル６３２は、受光面から数μｍ〜２０μｍ程度の深さに位置している。出力コイル６３２は、複数の画素の受光面とは反対側に複数の画素に対向して配置されている。すなわち、撮像領域の反対の面側に、複数の画素に対向して配置されている。
【００５８】
出力コイル６３２は、当該出力コイル６３２の上層の配線６３３とビア６３４で接続されている。複数の画素からの画素信号は、ビア６３４を介して出力コイル６３２に伝送される。出力コイル６３２は、複数の画素からの画素信号を後述する入力コイル６４２に出力する。
【００５９】
一方、第２信号処理チップ６２３における多層配線層６４１のうち撮像チップ６０１側の２層には入力コイル６４２が形成されている。入力コイル６４２は、出力コイル６３２からの画素信号を電磁結合により入力する。
【００６０】
出力コイル６３２と入力コイル６４２は、同一の径を有し、互いに対向して配置されている。多層配線層６３１は撮像チップ６０１の非入射面に近接して形成され、かつ、撮像チップ６０１の非入射面側に第２信号処理チップ６２３が配置されているので、出力コイル６３２と入力コイル６４２を近接して配置することができる。出力コイル６３２と入力コイル６４２の間の距離は、画素信号の転送速度等の転送効率の観点から、出力コイル６３２および入力コイル６４２の直径以下、望ましくは半径以下となるよう配置するのが好ましい。出力コイル６３２と入力コイル６４２の間の距離を縮めることによって、出力コイル６３２および入力コイル６４２のサイズを小さくできる。出力コイル６３２および入力コイル６４２の巻き数を増やすことによっても、出力コイル６３２および入力コイル６４２のサイズを小さくできる。
【００６１】
出力コイル６３２は、当該出力コイル６３２の上下方向に同一の強度で磁界を発生させる。出力コイル６３２の上側、すなわち入力コイル６４２と反対側に発生する磁界は、通信には使用されずに、ノイズ要因となる。また、出力コイル６３２の下側、すなわち入力コイル６４２側に発生する磁界は、入力コイル６４２を超えてその周辺領域まで到達し得る。周辺領域まで到達した磁界は、ノイズ要因となる。
【００６２】
そこで、撮像チップ６０１は、出力コイル６３２の上側に磁界を遮蔽する遮蔽板６３５を有する。遮蔽板６３５が出力コイル６３２から漏出する磁界を遮蔽するので、磁界が原因で生じるノイズを低減できる。遮蔽板６３５は、配線層によって形成することができる。また、遮蔽板６３５の幅を出力コイル６３２の幅よりも広く形成することによって、より確実に磁界を遮蔽できる。
【００６３】
同様に、第２信号処理チップ６２３は、入力コイル６４２の下側に遮蔽板６４３を有する。遮蔽板６４３が出力コイル６３２から漏出する磁界を遮蔽するので、磁界が原因で生じるノイズを低減できる。第２信号処理チップ６２３の遮蔽板６４３についても、配線層によって形成できる。また、遮蔽板６４３の幅を入力コイルの幅よりも広く形成することによって、より確実に磁界を遮蔽できる。
【００６４】
撮像チップ６０１はさらに、隣接する出力コイル６３２間に遮蔽板６３６を有する。これにより、隣接する出力コイル６３２−入力コイル６４２間での混信を防止できる。第２信号処理チップ６２３も同様に、隣接する入力コイル６４２間に遮蔽板６４４を有する。これにより、隣接する出力コイル６３２−入力コイル６４２間での混信を防止できる。
【００６５】
裏面照射型の撮像チップの場合には、撮像チップが研磨されるので、表面照射型の撮像チップに比べて厚さが薄くなる。そこで、撮像チップの非入射面にサポート基板を貼り合せた上で、非入射面側に信号処理チップを配置してもよい。
【００６６】
図８は、撮像チップ８０１にサポート基板８１１が貼り合わされた撮像素子８００の構成を示す図である。図８では、簡略化のために出力コイル、入力コイル、および配線層の一部のみを図示している。信号処理チップ５２１（第１信号処理チップ５２２および第２信号処理チップ５２３）は、サポート基板８１１を介して撮像チップ８０１に配置されている。撮像チップ８０１の非入射面側にサポート基板８１１が貼り合わされていると、サポート基板８１１の厚さ分だけ出力コイルと入力コイルの間の距離が拡がることになる。この場合には、図８に示すように、サポート基板８１１の信号処理チップ５２１側に出力コイル８５１を形成するとともに、当該出力コイル８５１と撮像チップ８０１の配線層の配線８６１をつなぐ伝送用貫通電極８５２を形成することによって、出力コイル８５１と入力コイル８７１の間の距離を縮めるとよい。
【００６７】
撮像チップの入射面側に信号処理チップを配置することもできる。図９は、信号処理チップ１２１（第１信号処理チップ１２２および第２信号処理チップ１２３）が撮像チップ９０１の入射面側に配置された場合の撮像素子９００の構成を示す図である。図９では、簡略化のために出力コイル、入力コイル、および配線層の一部のみを図示している。
【００６８】
出力コイル９４１は、撮像チップ９０１の入射面側に形成されている。撮像チップ９０１にはさらに、複数の画素からの画素信号を伝送する伝送用貫通電極９４２が形成されている。伝送用貫通電極９４２と出力コイル９４１は電気的に接続されている。上述のように、裏面照射型の撮像チップの場合には、配線層は撮像チップの非入射面に近接して形成されるが、配線層とは別に撮像チップの入射面側に出力コイル９４１を形成し、配線層の配線９４３と出力コイル９４１を伝送用貫通電極９４２でつなぐことにより、出力コイル９４１と入力コイル９５１の距離を縮めることができる。その結果、無線通信時における画素信号の信号強度を強化することができる。
【００６９】
ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）構造の撮像素子に出力コイルおよび入力コイルを用いた無線通信技術を適用することもできる。図１０は、ＣＯＧ構造の撮像素子の構成を示す図である。図１０では、簡略化のために出力コイル、入力コイル、および配線層の一部のみを図示している。図１０（ａ）は、撮像チップ１００１と、ガラス基板１０１１を含む撮像素子１０００を示す。
【００７０】
撮像チップ１００１は、撮像領域１００２の外側の領域である周辺領域に出力コイル１００３を有する。ガラス基板１０１１は、撮像領域１００２に対向して接着層１０２１上に配置され、接着層１０２１を介して撮像チップ１００１に接着されている。これにより、撮像チップ１００１とガラス基板１０１１が対向する空間が封止される。
【００７１】
ガラス基板１０１１は、撮像チップ１００１の出力を外部回路へ中継する配線層を有する。ガラス基板１０１１の配線層の一部を構成する入力コイル１０２２は、出力コイル１００３と対向して配置されている。
【００７２】
図１０（ｂ）は、撮像チップ１００１とガラス基板１０１１に加え、信号処理チップ１０３１（第１信号処理チップ１０３２と第２信号処理チップ１０３３）を含む撮像素子１１００を示す。撮像チップ１００１とガラス基板１０１１の関係については、図１０（ａ）の撮像素子１１００と同様である。ガラス基板１０１１には、配線層の一部を構成する出力コイル１０２３、出力コイル１０２４がさらに形成されている。第１信号処理チップ１０３２には、出力コイル１０２３に対向して入力コイル１０４１が配置されている。第２信号処理チップ１０３３には、出力コイル１０２４に対向して入力コイル１０４２が配置されている。図１０（ａ）、（ｂ）に示す構成により、上述した出力コイルおよび入力コイルを用いた無線通信を実現できる。なお、図１０（ａ）、（ｂ）では、出力コイルと入力コイルが接着層を介して対向しているが、接着層が形成されていない領域で出力コイルと入力コイルが対向してもよい。
【００７３】
ここまでは画素信号の無線通信について説明したが、ここでは、電力の供給について説明する。図１１は、電力の供給について説明するための図であり、撮像チップ１１０１と信号処理チップ１１０２の積層構造の一部を示している。図１１に示すように、撮像チップ１１０１は、上述した出力コイルとは異なる第１コイル１１１１を有し、信号処理チップ１１０２は、上述した入力コイルとは異なる第２コイル１１２１を有する。撮像チップ１１０１と信号処理チップ１１０２は、第１コイル１１１１および第２コイル１１２１を介して電力の授受を行う。
【００７４】
ここでは、撮像チップ１１０１側の第１コイル１１１１の巻き数が厚み方向に２であるのに対し、信号処理チップ１１０２側の第２コイル１１２１の巻き数は１である。巻き数の異なる第１コイル１１１１と第２コイル１１２１は、変圧器と見なせるので、信号処理チップ１１０２に変圧器を別途設けなくても変圧が可能となる。つまり、撮像チップ１１０１に電源を設けておけば、信号処理チップ１１０２に変圧器を設けなくても、電源電圧とは異なる電源を得ることができる。
【００７５】
出力コイルと入力コイルでコイル径が異なる場合にも変圧器とみなすことができる。出力コイルと入力コイルの巻き数、コイル径を適宜調節することにより、単一の電源によって、撮像チップ１１０１には性能向上の観点から信号処理チップ１１０２よりも高電圧を用いつつ、信号処理チップ１１０２では撮像チップ１１０１よりも低電圧を用いて省電力を実現できる。また、信号処理チップ１１０２が複数の電源電圧を必要とする場合に、信号処理チップ１１０２に形成される各コイルの厚みおよび径を異ならせることによって、変圧器を用いずに複数の電源電圧を構成できる。
【００７６】
以上のように、本実施形態の撮像素子では、コイルによる電磁結合によって電力の供給が行われるので、撮像チップと信号処理チップの間で変圧器と同一の原理によりレベルシフトできる。よって、例えばフォトダイオードの容量確保などの理由により撮像チップの駆動電圧を５Vに設計する一方で、画素信号の読み出し用の信号処理チップについては最新のデザインルールの採用により駆動電圧を３．３Vに設計し低消費電力化を実現した場合に、信号処理チップに変圧器を設けることなく、撮像チップから信号処理チップに電力を供給することができる。
【００７７】
なお、撮像チップから信号処理チップへの給電は、無線給電に限らない。撮像チップが第１電極を、信号処理チップが第１電極と接触する第２電極を備えた構成とし、第１電極および第２電極を介して電力の授受を行ってもよい。以上、説明した無線による電力供給および電極を介した電力供給は、上述したいずれの撮像素子にも適用できる。
【００７８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００７９】
１００  撮像素子、１０１  撮像チップ、１０２  撮像領域、１１１  光学素子、１２１  信号処理チップ、１２２  第１信号処理チップ、１２３  第２信号処理チップ、１２４  電極パッド、１２５  電極パッド、１３１  接着層、１３２  接着剤、１３３  接着剤、１４１  多層配線層、１４２  出力コイル、１４３  回路パターン、１４４  ビア、１４５  遮蔽板、１４６  遮蔽板、１５１  多層配線層、１５２  入力コイル、１５３  遮蔽板、１５４  遮蔽板、１６１  フレキシブル基板、１６２  第１フレキシブル基板、１６３  第２フレキシブル基板、１６４  電極パッド、１６５  電極パッド、１７１  バンプ、１７２  バンプ、１７３  接着剤、１７４  接着剤、２０１  出力コイル、２０２  巻き部分、２０３  取り出し部分、２０４  配線、２０５  ビア、２０６  ビア、２０７  出力回路、２１１  入力コイル、２１２  入力回路、２２１  出力コイル、２２２  パターン、２２３  ビア、２３１  入力コイル、２４１  出力コイル、２４２  コア、２５１  入力コイル、２５２  コア、２６１  出力コイル、２６２  コア、２７１  入力コイル、２７２  コア、３０１  画素、３０２  列アンプ群、３０３  出入力回路群、３０４  処理回路群、３０５  マルチプレクサ、３０６  出力アンプ、３０７  負荷電流源群、３０８  垂直走査回路、３０９  水平走査回路、３１０  タイミング制御回路、３１１  電圧発生回路、３１２  列アンプ、３１３  出入力回路、３１４  処理回路、３１５  スイッチ素子、３１６  負荷電流源、３２１  出力回路、３２２  入力回路、４００  撮像装置、４２０  撮影レンズ、４０１  システム制御部、４０４  ワークメモリ、４０５  記録部、４０６  表示部、４１１  画像処理部、５００  撮像素子、５０１  撮像チップ、５０２  撮像領域、５２１  信号処理チップ、５２２  第１信号処理チップ、５２３  第２信号処理チップ、５３１  接着剤、５３２  接着剤、５４１  出力コイル、５４２  伝送用貫通電極、５４３  配線、５５１  入力コイル、６００  撮像素子、６０１  撮像チップ、６０２  マイクロレンズ、６０３  カラーフィルタ、６０４  パッシベーション膜、６０５  ＰＤ、６０６  トランジスタ、６０７  ＰＤ層、６２１  信号処理チップ、６２２  第１信号処理チップ、６２３  第２信号処理チップ、６３１  多層配線層、６３２  出力コイル、６３３  配線、６３４  ビア、６３５  遮蔽板、６３６  遮蔽板、６４１  多層配線層、６４２  入力コイル、６４３  遮蔽板、６４４  遮蔽板、８００  撮像素子、８０１  撮像チップ、８１１  サポート基板、８５１  出力コイル、８５２  伝送用貫通電極、８６１  配線、８７１  入力コイル、９００  撮像素子、９０１  撮像チップ、９４１  出力コイル、９４２  伝送用貫通電極、９４３  配線、９５１  入力コイル、１０００  撮像素子、１００１  撮像チップ、１００２  撮像領域、１００３  出力コイル、１０１１  ガラス基板、１０２１  接着層、１０２２  入力コイル、１０２３  出力コイル、１０２４  出力コイル、１０３１  信号処理チップ、１０３２  第１信号処理チップ、１０３３  第２信号処理チップ、１０４１  入力コイル、１０４２  入力コイル、１１００  撮像素子、１１０１  撮像チップ、１１０２  信号処理チップ、１１１１  第１コイル、１１２１  第���コイル
【図１】
2014027359.tif 000003
【図２】
2014027359.tif 000004
【図３】
2014027359.tif 000005
【図４】
2014027359.tif 000006
【図５】
2014027359.tif 000007
【図６】
2014027359.tif 000008
【図７】
2014027359.tif 000009
【図８】
2014027359.tif 000010
【図９】
2014027359.tif 000011
【図１０】
2014027359.tif 000012
【図１１】
2014027359.tif 000013