(57)【要約】【課題】小容量のコンデンサを用いて構成したとしてもターンオン時の駆動を高速化できると共にターンオフ時には確実にターンオフし、一方向電源（例えば正電源）のみで正負両電圧を生成して駆動対象スイッチング素子の制御端子を駆動するのに利用できるようにした駆動回路を提供する。【解決手段】コンデンサに電源電圧Ｖｃｃを一方向に充電し当該充電電圧を一方向に昇圧レベルシフトしてオン駆動電圧としてメイントランジスタのゲートに過渡的に印加する（（４）区間）。その後、電源電圧Ｖｃｃをオン駆動標準電圧として印加する（（５）〜（７）区間）。その後、コンデンサに電源電圧Ｖｃｃを逆方向に充電し当該充電電圧をオフ駆動電圧としてメイントランジスタのゲートに過渡的に印加する（（１１）区間）。続いてグランド電位をオフ駆動標準電圧として印加する（（１２）〜（１４）区間）。これらの動作を繰り返す。【選択図】図３
2014027345.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象スイッチング素子の制御端子に通電して駆動するための半導体素子駆動回路であって、
駆動用電圧が与えられる第１電源線（Ｎ１）および第２電源線（Ｎ２）間に第１および第２スイッチ（Ｓ１およびＳ２）を直列接続して構成された第１直列回路（３ａ）と、
前記第１および第２電源線（Ｎ１およびＮ２）間に第３および第４スイッチ（Ｓ３およびＳ４）を直列接続して構成された第２直列回路（３ｂ）と、
前記第１直列回路の第１および第２スイッチ（Ｓ１およびＳ２）間を共通接続する第１ノード（Ｎ３）と前記第２直列回路の第３および第４スイッチ（Ｓ３およびＳ４）間を共通接続する第２ノード（Ｎ４）との間に接続され前記駆動対象スイッチング素子の制御端子に寄生する容量と同程度の容量値に設定されるコンデンサ（４）と、
前記駆動対象スイッチング素子の制御端子と前記第３および第４スイッチ（Ｓ３およびＳ４）間の第２ノード（Ｎ４）との間に接続された双方向スイッチ（５）と、
前記第１〜第４スイッチ（Ｓ１〜Ｓ４）のオンオフ制御、および、前記双方向スイッチ（５）の通電オンオフおよび通電方向を切換制御する制御回路（６）と、を備え、
前記制御回路（６）は、前記駆動対象スイッチング素子をオンオフ駆動する１周期の間に、前記第１〜第４スイッチ（Ｓ１〜Ｓ４）をオンオフ制御すると共に、前記双方向スイッチ（５）の通電オンオフおよび通電方向を切換制御することにより、
前記コンデンサ（４）に前記駆動用電圧を一方向に充電し当該充電電圧を前記一方向に昇圧レベルシフトしオン駆動電圧として前記駆動対象スイッチング素子の制御端子に過渡的に印加し、前記第２電源線（Ｎ２）に対する前記第１電源線（Ｎ１）の駆動用電圧（Ｖｃｃ）をオン駆動標準電圧として印加し、その後、前記コンデンサ（４）に前記駆動用電圧を前記一方向とは逆方向に充電し当該充電電圧をオフ駆動電圧として前記駆動対象スイッチング素子の制御端子に過渡的に印加し、続いて前記第２電源線（Ｎ２）に与えられる電圧（ＧＮＤ）をオフ駆動標準電圧として印加することを繰り返すことを特徴とする半導体素子駆動回路。
【請求項２】
請求項１記載の半導体素子駆動回路において、
下記（Ａ）〜（Ｈ）の制御を繰り返して前記駆動対象スイッチング素子のオンオフ制御を行うことを特徴とする半導体素子駆動回路。
（Ａ）第２電源線（Ｎ２）の電位に前記第１ノード（Ｎ３）の電位を一致させる条件において当該第１ノード（Ｎ３）に対する前記第２ノード（Ｎ４）が高電圧となる電圧を前記コンデンサ（４）に充電、
（Ｂ）前記第１ノード（Ｎ３）の電位を正側に制御することで前記第２ノード（Ｎ４）の電位を昇圧レベルシフト、
（Ｃ）前記双方向スイッチ（Ｓ５〜Ｓ６）を切替えることにより、前記第２ノード（Ｎ４）の昇圧電位を前記駆動対象スイッチング素子の制御端子に過渡的に印加、
（Ｄ）前記昇圧電位よりも低いオン駆動標準電圧を前記駆動対象スイッチング素子の制御端子に印加することで当該駆動対象スイッチング素子をオン状態に保持、
（Ｅ）第２電源線（Ｎ２）の電位に前記第２ノード（Ｎ４）の電位を一致させた条件において前記第１ノード（Ｎ３）に対する前記第２ノード（Ｎ４）が低電圧となる電圧を前記コンデンサ（４）に充電、
（Ｆ）前記第１ノード（Ｎ３）の電位を負側に制御することで前記第２ノード（Ｎ４）の電位を低電位に降圧レベルシフト、
（Ｇ）前記双方向スイッチ（Ｓ５〜Ｓ６）を切替えることにより、前記第２ノード（Ｎ４）の低電位を前記駆動対象スイッチング素子の制御端子に過渡的に印加、
（Ｈ）前記低電位よりも高いオフ駆動電位を前記駆動対象スイッチング素子の制御端子に印加することで当該駆動対象スイッチング素子をオフ状態とする。
【請求項３】
前記制御回路（６）は、
前記一方向に昇圧レベルシフトしたオン駆動電圧として前記第１および第２電源線間の電源電圧の２倍の電圧を過渡的に印加した後、前記オン駆動標準電圧として前記電源電圧を印加し、
前記第１および第２電源線間の電源電圧の−１倍の電圧を前記オフ駆動電圧として印加し、オフ駆動標準電圧として第２電源線に与えられる電圧をオフ駆動標準電圧として印加することを特徴とする請求項１または２記載の半導体素子駆動回路。
【請求項４】
前記制御回路（６）は、前記（Ａ）において前記第２スイッチ（Ｓ２）をオンした後に前記第３スイッチ（Ｓ３）をオンすることを特徴とする請求項２または３記載の半導体素子駆動回路。
【請求項５】
前記制御回路（６）は、前記（Ｅ）において前記第４スイッチ（Ｓ４）をオンした後に前記第１スイッチ（Ｓ１）をオンすることを特徴とする請求項２〜４の何れかに記載の半導体素子駆動回路。
【請求項６】
前記制御回路（６）は、前記コンデンサ（４）に充電する充電時間に応じて、前記駆動対象スイッチング素子の制御端子の印加電圧を設定することを特徴とする請求項１〜５の何れかに記載の半導体素子駆動回路。
【請求項７】
前記駆動対象スイッチング素子は、制御端子に与えられる印加電圧に応じて複数の出力端子間の通電状態が設定されるものであり、
前記制御回路（６）は、前記駆動対象スイッチング素子の複数の出力端子間の電圧（Ｖｃｅ）に応じて前記コンデンサ（４）の充電時間を設定することを特徴とする請求項１〜６の何れかに記載の半導体素子駆動回路。
【請求項８】
前記駆動対象スイッチング素子は、制御端子に与えられる印加電圧に応じて複数の出力端子間の通電状態が設定されるものであり、
前記制御回路は、前記駆動対象スイッチング素子の複数の出力端子間の電圧（Ｖｃｅ）に応じて、ターンオン時における前記コンデンサ（４）の充電時間、ターンオフ時における前記コンデンサ（４）の充電時間を個別に設定することを特徴とする請求項１〜７の何れかに記載の半導体素子駆動回路。
【請求項９】
前記コンデンサ（４）は、前記駆動対象スイッチング素子の制御端子に寄生する寄生容量と同等又はそれ以下の静電容量値のものが用いられることを特徴とする請求項１〜８の何れかに記載の半導体素子駆動回路。
【請求項１０】
前記双方向スイッチ（５）と前記駆動対象スイッチング素子の制御端子との間を通電制限する通電制限回路（７）を備えることを特徴とする請求項１〜９の何れかに記載の半導体素子駆動回路。
【請求項１１】
前記通電制限回路（７）は、
抵抗（Ｒ２）およびダイオード（Ｄ１）を組み合わせて構成され、前記駆動対象スイッチング素子のターンオン時における前記双方向スイッチ（５）から前記駆動対象スイッチング素子の制御端子側への方向の通電を制限するオン通電制限回路（Ｒ２及びＤ１）と、
抵抗（Ｒ３）およびダイオード（Ｄ２）を組み合わせて構成され、前記駆動対象スイッチング素子のターンオフ時における前記駆動対象スイッチング素子の制御端子から前記双方向スイッチ（５）側への方向の通電を制限するオフ通電制限回路（Ｒ３及びＤ２）と、を備えたことを特徴とする請求項１０記載の半導体素子駆動回路。
【請求項１２】
コンデンサ（Ｃ１）および抵抗（Ｒ４）の直列接続回路を含んで構成されるものであり、前記双方向スイッチ（５）と前記駆動対象スイッチング素子の制御端子との間に一端が接続されると共に他端が前記駆動対象スイッチング素子のオンオフ基準ノードに接続された直列接続体（８）を備えることを特徴とする請求項１〜１１の何れか１項に記載の半導体素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動対象スイッチング素子を駆動する半導体素子駆動回路に関する。
【背景技術】
【０００２】
電子機器は年々小型化が要望されているが、これに伴い、例えば電子機器の内蔵電源の小型化も求められている。電子機器の内蔵電源には電力変換効率の良いスイッチング電源回路が広く用いられる。この電源はリアクトル、コンデンサなどの受動部品に蓄積されたエネルギーをスイッチングにより充放電してエネルギーを変換する。このようなスイッチング電源回路は一般にエネルギーを蓄積するための受動部品が体格の大半を占める。
【０００３】
したがって、スイッチング電源回路を小型化するため受動部品の体格を低減すると良い。受動部品の小型化にとって最も有効な手法はスイッチング周波数の高周波数化である。しかしスイッチング周波数を高周波数化するとスイッチング損失は増加する。スイッチング損失が増加すると当該スイッチング素子の発熱量が増加するため、例えば放熱フィンなどの体格を大きくしなければならない。スイッチング損失を増加させないようにするため、スイッチング周波数を高周波数化するには駆動対象スイッチング素子の制御端子に高速で駆動信号を印加することが望まれる。
【０００４】
ところが、このような高速スイッチングを信頼性良く実現するには、スイッチング時に増加する電磁ノイズで誤点孤する可能性をなくしながら駆動する必要がある。したがって、ターンオンの際にスレッショルド電圧より充分に高い電圧で点孤することが望ましく、ターンオフの際には十分に低い電圧で点孤することが望まれる。高度に複雑な駆動方法を用いる場合には、特に駆動回路自体の体格の増大化に繋がるため、簡便な回路を用いて実現することも実用化にとって重要な要件となる。
【０００５】
例えば、特許文献１にゲート駆動回路が提案されている。この特許文献１のゲート駆動回路は、電源から負電源の駆動用電源を作成するものである。この方式では複数のトランジスタと１つのコンデンサとを用いて正負の駆動信号を作成できる。また、特許文献２にもゲート駆動回路が提案されている。この特許文献２のゲート駆動回路は、駆動用の高電圧電源について電源からチャージポンプにより昇圧することで作成し、また、もう１つのチャージポンプで負電源の駆動用電源を作成する。この方式では、トランジスタと２つのコンデンサとを用いて正負の駆動電源を作成できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４６８２１７３号公報
【特許文献２】特許第２８８８５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１記載の技術ではターンオフ時における駆動の高速化は可能であるものの、コンデンサを用いてターンオンするときに駆動対象スイッチング素子の駆動の高速化を図ることが困難である。また、特許文献２記載の技術では、コンデンサを複数必要とするため当該コンデンサの体格の小型化に不向きである。
【０００８】
駆動対象スイッチング素子の制御端子に対する注入電荷量は、電源電圧をＶｃｃ、ゲート抵抗をＲge、ゲート酸化膜の抵抗をＲgif、とすると、ｄ（Ｖｃｃ／（ゲート抵抗Ｒge＋ゲート酸化膜の抵抗Ｒgif）／ｄｔ×（ゲート電極の電荷蓄積時間ｔg）で求められる。前述した特許文献の技術を採用すると、駆動回路のターンオン時においては高電圧を制御端子に印加できないので電荷を多く制御端子に注入できず高速スイッチングできない。なお、これらの課題はスイッチング電源回路に限られず駆動対象スイッチング素子を駆動する回路であれば同様に存在する課題である。
【０００９】
本発明の目的は、小容量のコンデンサを用いて構成したとしてもターンオン時の駆動を高速化できると共にターンオフ時には確実にオフし、しかも一方向電源（例えば正電源）のみで正負両電圧を生成して駆動対象スイッチング素子の制御端子を駆動するのに利用できるようにした半導体素子駆動回路を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１記載の発明によれば、コンデンサとして駆動対象スイッチング素子の制御端子に寄生する容量と同程度の容量値のものを用いて駆動できるため、当該コンデンサは容量値の小さなものでも当該容量を充放電することで駆動対象スイッチング素子を十分に駆動できる。また、制御回路は駆動用電圧を一方向に充電し当該充電電圧を当該一方向に昇圧レベルシフトしてオン駆動電圧として駆動対象スイッチング素子の制御端子に過渡的に印加しているため、たとえ小容量のコンデンサを用いて構成したとしても高電圧を瞬時に印加することができターンオン時の駆動を高速化できる。また、ターンオン時の過渡的なオン駆動電圧印加後にはオン駆動標準電圧として駆動用電圧を印加しているので駆動対象スイッチング素子をオン状態に保持できる。
【００１１】
また、コンデンサに駆動用電圧を逆方向に充電した後当該充電電圧をオフ駆動電圧として駆動対象スイッチング素子の制御端子に過渡的に印加しているため、例えば電磁ノイズなどが制御端子に重畳したとしても駆動対象スイッチング素子を確実にターンオフできる。また、ターンオフ時の過渡的なオフ駆動電圧印加後にはオフ駆動標準電圧として第２電源線の電圧を印加しているので駆動対象スイッチング素子をオフ状態に保持できる。これにより、一方向電源のみで正負両電圧を駆動対象スイッチング素子の駆動制御に利用できるようになる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態を示す駆動回路の概略的な電気的構成図
【図２】駆動回路の具体例を示す電気的構成図
【図３】動作を説明するためのタイミングチャート
【図４】本発明の第２実施形態を示す図１相当図（その１）
【図５】図１相当図（その２）
【図６】本発明の第３実施形態を示す図１相当図
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、第１実施形態について図１〜図３を参照しながら説明する。駆動回路１は、半導体集積回路装置Ａの内部に構成され、外部直流電源電圧Ｖｃｃを入力して動作し、出力端子ＯＵＴを通じてメイントランジスタ（駆動対象スイッチング素子）２の制御端子が外部に接続されている。
【００１４】
この駆動回路１はゲート電位Ｖｇをメイントランジスタ２のゲート（制御端子）に印加することでメイントランジスタ２を駆動する。このメイントランジスタ２としては、ＩＧＢＴまたは縦型ＤＭＯＳ構造のＮチャネルタイプＭＯＳトランジスタなどを適用できる。
【００１５】
図示していないが、メイントランジスタ２の駆動対象としてモータなどを適用しても良い。また、スイッチング電源回路などに適用するときには、降圧ＤＣＤＣコンバータのロウサイド駆動トランジスタとして用いても良い。この場合、ハイサイド側に誘導性負荷を接続して構成される。また、ハイサイド側に抵抗を接続して構成しても良い。なお、以下ではロウサイド側にメイントランジスタ２を構成した形態を示すが、ハイサイド側にメイントランジスタ２を構成した回路を適用しても良い。
【００１６】
駆動回路１は、Ｈブリッジ回路３、コンデンサ４、双方向スイッチ５を備える。第１および第２電源線Ｎ１およびＮ２間には電源電圧Ｖｃｃ（例えばＶｃｃ＝３．３Ｖ、５Ｖ又は１５Ｖなどの直流電源電圧）が与えられる。このとき第１電源線Ｎ１には電源電位Ｖｃｃが与えられると共に、第２電源線Ｎ２にはグランド電位ＧＮＤが与えられ、Ｈブリッジ回路３はこれらの第１電源線Ｎ１および第２電源線Ｎ２に接続される。これにより、Ｈブリッジ回路３には直流電源電圧Ｖｃｃが与えられる。この直流電源電圧Ｖｃｃはメイントランジスタ２のゲート定格電圧に設定される。Ｈブリッジ回路３は、４つの例えば電圧駆動型の半導体スイッチング素子（例えばＰ又はＮチャネル型のＭＯＳトランジスタ：以下トランジスタ）Ｓ１〜Ｓ４をＨブリッジ形態で接続して構成される。
【００１７】
第１電源線Ｎ１と第２電源線Ｎ２との間にはトランジスタＳ１およびＳ２の直列回路が接続され、さらに第１電源線Ｎ１と第２電源線Ｎ２との間にはトランジスタＳ３およびＳ４の直列回路が接続される。そして、トランジスタＳ１およびＳ２の共通接続ノードＮ３とトランジスタＳ３およびＳ４の共通接続ノードＮ４との間にコンデンサ４が接続される。
【００１８】
双方向スイッチ５は、トランジスタＳ３およびＳ４の共通接続ノードＮ４と出力端子ＯＵＴとの間に接続される。双方向スイッチ５は互いに直列接続した２つのＭＯＳトランジスタ（以下トランジスタ）Ｓ５〜Ｓ６をノードＮ４と出力端子ＯＵＴとの間に接続して構成されている。
【００１９】
この双方向スイッチ５を構成するトランジスタＳ５およびＳ６にはそれぞれダイオードが逆方向並列接続されている。このとき、トランジスタＳ５にはノードＮ４から出力端子ＯＵＴ側にダイオードが順方向並列接続されると共に、トランジスタＳ６には出力端子ＯＵＴからトランジスタＳ５側に順方向並列接続されている。制御回路６は、各トランジスタＳ１〜Ｓ６にオンオフ駆動制御信号を印加することで目標のゲート駆動電圧をメイントランジスタ２に印加する。
【００２０】
図２の実回路構成例では、トランジスタＳ１、Ｓ３及びＳ５としてＰチャネル型のＭＯＳトランジスタを使用し、トランジスタＳ２、Ｓ４及びＳ６としてＮチャネル型のＭＯＳトランジスタを使用している。下記に動作説明を行うが、下記の動作を実現できれば、各トランジスタＳ１〜Ｓ６は異なる導電型のＭＯＳトランジスタを使用しても良い。またトランジスタの種類は前記の種類に限られるものではない。
【００２１】
以下、前述構成の駆動回路１について、メイントランジスタ２の駆動制御動作を説明する。図３には、制御回路６により各トランジスタＳ１〜Ｓ６を駆動制御するタイミングと各部の電圧変化とをタイミングチャートで示している。ここで、電位Ｖ１はノードＮ３の電位、電位Ｖ２はノードＮ４の電位、電位Ｖ３はトランジスタＳ５およびＳ６の共通接続ノードＮ５の電位、ゲート電位Ｖｇは出力端子ＯＵＴの電位を示す。初期状態ではトランジスタＳ１〜Ｓ６は全てオフ状態と仮定して説明を行う。
【００２２】
まず、制御回路６はトランジスタＳ２およびＳ３をターンオンする（図３の（１）参照）。このターンオンする順番は何れを先にしても良いし同時でも良い。すると、コンデンサ４が帯電しノードＮ４の電位Ｖ２が電源電位Ｖｃｃまで上昇する。このとき、トランジスタＳ５の並列接続ダイオードを通じてトランジスタＳ５およびＳ６の共通接続ノードＮ５の電位Ｖ３もほぼ同電位となる。
【００２３】
次に、制御回路６はトランジスタＳ２およびＳ３をターンオフする（図３の（２）区間参照）。このターンオフする順序は、何れのトランジスタＳ２、Ｓ３を先にしても良いし同時でも良い。なお、図３の（３）区間ではトランジスタＳ１をオン制御するが、トランジスタＳ１およびＳ２が同時オンすると電源電圧Ｖｃｃが短絡してしまうため図３の（２）区間を設けている。また、トランジスタＳ１およびＳ３を同時オンするとコンデンサ４の充電電荷が電源Ｖｃｃ側に回生してしまうため、図３の（２）区間はこの動作異常を防ぐための区間でもある。
【００２４】
次に、制御回路６はトランジスタＳ１をターンオンする（図３の（３）参照）。すると、電源電位ＶｃｃがノードＮ３に通電され、ノードＮ４の電位Ｖ２がほぼ電源電位Ｖｃｃだけ昇圧レベルシフトし、電位Ｖ２が昇圧電位＋２Ｖｃｃとなる。これに伴い、ノードＮ５の電位Ｖ３もほぼ電位＋２Ｖｃｃとなる。
【００２５】
次に、制御回路６はトランジスタＳ６をターンオンする（図３の（４）参照）。すると、ノードＮ５の電位Ｖ３がメイントランジスタ２のゲートに通電され、メイントランジスタ２のゲート電位Ｖｇが電位Ｖ３とほぼ同電位に瞬時的に上昇する（図３の（４）区間のゲート電位Ｖｇ参照）。これによりメイントランジスタ２はオンする。
【００２６】
この後、制御回路６はトランジスタＳ３をターンオンする（図３の（５）参照）。すると、コンデンサ４の両端子が共に強制的に電源電位Ｖｃｃになる。したがってノードＮ４およびＮ５並びにゲート電位Ｖｇは徐々に低下し（図３の（５）区間参照）、電源電位Ｖｃｃまで低下する。これによりコンデンサ４の端子間電圧をほぼ０Ｖにでき当該コンデンサ４の電荷蓄積量をほぼ０にできる。次に、制御回路６はトランジスタＳ１をターンオフする（図３の（６）区間参照）。これらの（５）および（６）区間では、トランジスタＳ３およびＳ６を通じてメイントランジスタ２のゲートに電源電位＋Ｖｃｃを印加しているので、メイントランジスタ２はオン状態が保持される。
【００２７】
次に、トランジスタＳ３、Ｓ６をターンオフする（図３の（７）区間参照）。これらのトランジスタＳ３、Ｓ６をターンオフする順序は何れを先にしても良いし同時でも良い。このとき、ノードＮ３〜Ｎ５には他の電流経路が存在しなくなるため、ノードＮ３〜Ｎ５および出力端子ＯＵＴの電位はほぼ電源電位＋Ｖｃｃのままで変化しない。したがってメイントランジスタ２はオン状態が保持される。
【００２８】
次に、制御回路６はトランジスタＳ１およびＳ４をターンオンする（図３の（８）参照）。これらのトランジスタＳ１、Ｓ４をターンオンする順序は何れを先にしても良いし同時でも良い。ノードＮ３及びＮ４間に電圧が印加されるためコンデンサ４に充電される。ノードＮ３の電位Ｖ１が電源電位＋Ｖｃｃに維持され、ノードＮ４の電位Ｖ２がグランド電位ＧＮＤ（０Ｖ）となる。
【００２９】
次に、制御回路６はトランジスタＳ１およびＳ４をターンオフする（図３の（９）参照）。これらのトランジスタＳ１、Ｓ４をターンオフする順序は何れを先にしても良いし同時でも良い。（９）区間では電流通電経路が存在しないため、ノードＮ３〜Ｎ５の電位Ｖ１〜Ｖ３および出力端子ＯＵＴにおけるゲート電位Ｖｇは（８）区間の電位から変化しない。
【００３０】
次に、制御回路６はトランジスタＳ２をターンオンする（図３の（１０）参照）。すると、ノードＮ３の電位Ｖ１がほぼグランド電位ＧＮＤ（０Ｖ）になるため、ノードＮ４の電位Ｖ２が降圧レベルシフトし電位−Ｖｃｃになる。なお、トランジスタＳ５、Ｓ６が共にオフにされているため、ノードＮ５の電位Ｖ３もゲート電位Ｖｇも図３の（９）区間における電位＋Ｖｃｃが保持される。
【００３１】
次に、制御回路６はトランジスタＳ５をターンオンする（図３の（１１）参照）。すると、ノードＮ５の電位Ｖ３がノードＮ４の電位Ｖ２（≒−Ｖｃｃ）と瞬時的に同電位となり、出力端子ＯＵＴの電位もトランジスタＳ６の並列接続ダイオードを通じてほぼ同電位となる。これによりメイントランジスタ２のゲート容量の電圧が放電されることになりメイントランジスタ２はオフ状態に遷移する。
【００３２】
次に、制御回路６はトランジスタＳ４をターンオンする（図３の（１２）参照）。すると、ノードＮ４の電位Ｖ２、ノードＮ５の電位Ｖ３をそれぞれほぼ０Ｖにでき、これにより出力端子ＯＵＴの電位をグランド電位ＧＮＤにできる（図３の（１２）の区間参照）。次に、制御回路６はトランジスタＳ２をターンオフする（図３の（１３）参照）。これらの（１２）区間および（１３）区間の間、メイントランジスタ２はオフ状態を保持する。
【００３３】
次に、制御回路６はトランジスタＳ４、Ｓ５をターンオフする（図３の（１４）参照）。これらのトランジスタＳ４、Ｓ５のターンオフは何れを先にしても良いし同時でも良い。トランジスタＳ４、Ｓ５を共にオフしたとしてもメイントランジスタ２はオフ状態を保持できる。そして、（１）区間の動作に戻り、これらの（１）〜（１４）の動作状態を繰り返す。これらの中で、メイントランジスタ２をオフ状態からターンオンしてオン状態を維持するのに用いられる制御は（１）〜（７）の区間であり、メイントランジスタ２をオン状態からターンオフしてオフ状態を維持するのに用いられる制御は（８）〜（１４）の区間となる。
【００３４】
本実施形態によれば、コンデンサ４に電源電圧Ｖｃｃを一方向に充電し当該充電電圧を一方向に昇圧レベルシフトしてオン駆動電圧（＋２Ｖｃｃ）としてメイントランジスタ２のゲートに過渡的に印加した後、電源電圧Ｖｃｃをオン駆動標準電圧（Ｖｃｃ）として印加している。したがって、たとえ小容量のコンデンサ４を用いて構成したとしても、高電圧を瞬時に印加することができターンオン時の駆動を高速化できる。また、ターンオン時の過渡的なオン駆動電圧（＋２Ｖｃｃ）を印加した後にはオン駆動標準電圧として電源電圧＋Ｖｃｃを印加しているのでメイントランジスタ２をオン状態に保持できる。
【００３５】
その後、コンデンサ４に電源電圧Ｖｃｃを逆方向に充電し当該充電電圧をオフ駆動電圧（−Ｖｃｃ）としてメイントランジスタ２のゲートに過渡的に印加し、続いてグランド電位ＧＮＤをオフ駆動標準電圧として印加している。例えば電磁ノイズなどがメイントランジスタ２の制御端子に重畳したとしてもメイントランジスタ２を確実にターンオフできる。また、ターンオフ時の過渡的なオフ駆動電圧（−Ｖｃｃ）を印加した後にはオフ駆動標準電圧としてグランド電位ＧＮＤを印加しているのでメイントランジスタ２をオフ状態に保持できる。このような制御が繰り返される。このような制御を行うことで、正電源電圧＋Ｖｃｃのみで正負両電圧（＋２Ｖｃｃ、＋Ｖｃｃ、−Ｖｃｃ）を生成することができ、当該正負両電圧をメイントランジスタ２の駆動制御に利用できる。
【００３６】
（第２実施形態）
図４および図５は本発明の第２実施形態を示す。前述実施形態と異なるところは図４に示すようにスイッチングスピードを制御するため出力端子ＯＵＴにゲート抵抗Ｒ１を通電制限回路７として挿入しているところにあり、この通電制限回路７を挿入して構成することが望ましい。また、図５に示すように、ゲート抵抗Ｒ２とダイオードＤ１の直列回路（オン通電制限回路）と、ゲート抵抗Ｒ３とダイオードＤ２の直列回路（オフ通電制限回路）と、を双方向（ターンオン方向、ターンオフ方向）に通電するように並列接続し、これにより通電制限回路７を構成しても良い。本実施形態によれば、前述実施形態と同様の作用効果が得られると共に、メイントランジスタ２のゲートに生じるサージを吸収できる。
【００３７】
（第３実施形態）
図６は本発明の第３実施形態を示す。前述実施形態と異なるところは、図６に示すように駆動回路１の双方向スイッチ５とメイントランジスタ２のゲートとの間に直列接続体８をさらに備えているところである。この直列接続体８は、コンデンサＣ１と抵抗Ｒ４とを直列接続して構成されるもので、その一端を双方向スイッチ５とメイントランジスタ２のゲートとの間に接続すると共に、その他端をメイントランジスタ２のソース（駆動対象スイッチング素子のオンオフ基準ノード）に接続して構成される。
【００３８】
この場合、駆動回路１がメイントランジスタ２をターンオンし安定した電圧Ｖｇを当該ゲートに印加し続けるときには、ゲート電位が抵抗Ｒ４及びコンデンサＣ１により保持されることになる。したがって安定した電圧をメイントランジスタ２のゲートに印加できる。例えばハイサイド側、ロウサイド側に図６のメイントランジスタ２のゲート駆動回路を用いて構成した場合を想定すると、両トランジスタ２が共にオフするデッドタイム区間を設けた場合に当該デッドタイム区間内でメイントランジスタ２のゲート電位を安定化できる。
【００３９】
また、例えばメイントランジスタ２のゲート電位Ｖｇを急峻に上昇させるときには、当該直列接続体８に電流が所定のＣＲ時定数で流れることになりゲート容量に注入される電荷量の急上昇を極力抑制できる。したがって、メイントランジスタ２のゲート保護を図ることができる。本実施形態においては、第２実施形態に係る通電制限回路７の構成を組み合わせても良い。
【００４０】
（他の実施形態）
本発明は、前述した実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
図３の（１）区間では、トランジスタＳ２をオンした後、トランジスタＳ３をオンさせると良い。すると、グランド電位ＧＮＤに近い側からターンオンすることで各端子電位を安定して固定できるようになり耐ノイズ性を向上できる。
図３の（８）区間では、トランジスタＳ４をオンした後、トランジスタＳ１をオンさせると良い。すると、グランド電位ＧＮＤに近い側からターンオンすることで各端子電位を安定して固定できるようになり耐ノイズ性を向上できる。
【００４１】
図３の（６）および（７）区間では、トランジスタＳ１をオフ→トランジスタＳ３、Ｓ６をオフとしているが、この切換え順序はこの順に限られない。前述実施形態に示したように、図３のトランジスタＳ３をトランジスタＳ１より後のタイミングでオフすることで電源電位Ｖｃｃをメイントランジスタ２のゲートに安定して印加できる。これは、図３の（１３）および（１４）区間でも同様である。
【００４２】
また、図３の（１）区間と（８）区間ではコンデンサ４を充電するが、このコンデンサ４の充電時間についてメイントランジスタ２のコレクタエミッタ間電圧（出力端子間電圧）Ｖceの電圧を検出し、当該検出電圧Ｖceに応じてコンデンサ４の充電時間を設定することが望ましい。すると、充電時間を設定できることでスイッチング損失を低減できる。検出方法は、メイントランジスタ２のコレクタエミッタ間に分圧抵抗を挿入し、当該抵抗の分圧電圧を検出する手法が一例として挙げられる。
【００４３】
この場合、逐一検出してフィードバック制御する手法を適用しても、設計段階で負荷に応じた分圧電圧を予め検出し例えば制御回路６などに記憶テーブルを用意し、当該記憶テーブルに分圧電圧と負荷の通電状態とを対応付けて記憶して制御するようにしても良い。逐一検出する場合、信号の伝搬遅延の影響を考慮し１周期前の検出電圧Ｖceを参照してフィードバック制御しても良い。
【００４４】
また、図３の（１）区間と（８）区間において、コンデンサ４の充電時間を制御することで当該コンデンサ４の充電電圧を制御し、メイントランジスタ２のゲートに印加するゲート電位Ｖｇを制御することが望ましい。すると、ゲート電位Ｖｇの高低を制御することができる。この場合、図３の（１）区間の長さはターンオン動作に依存する充電時間であり、図３の（８）区間の長さはターンオフ動作に依存する充電時間であるため、これらの充電時間を個別に制御しても良い。すなわち、図３の（１）区間と（８）区間とは互いに異なる長さであっても良い。すると、メイントランジスタ２を容易にオンオフ制御できる。
【００４５】
例えば、ゲート電圧Ｖｇとしてゲート耐圧となる定格電圧（例えば＋Ｖｃｃ）の所定倍（例えば２倍）以上印加しないように充電電圧を制御することでゲートの通電破壊を防止でき劣化を抑制できる。なお、メイントランジスタ２に対するゲート通電初期においては、ゲート抵抗が大きいため定格電圧の２倍程度の電圧を印加してもゲート通電破壊を防止でき劣化を抑制できる。
【００４６】
コンデンサ４の静電容量値をメイントランジスタ２のゲート容量値と同程度にしたり、メイントランジスタ２のゲート容量値より小さい値にすることが望ましい。一例を挙げて説明する。メイントランジスタ２に例えば６００Ｖ耐圧のＩＧＢＴを適用する場合を考慮する。このとき、ゲート−コレクタ間の寄生容量Ｃcg、ゲート−エミッタ間の寄生容量Ｃge、コレクタ−エミッタ間の寄生容量Ｃce、とそれぞれ定義し、ゲート容量Ｃies＝Ｃgc＋Ｃge、コレクタ容量Ｃoes＝Ｃce＋Ｃcg、Ｃres＝Ｃcg、と規定すると、例えばＣies＝４０００ｐＦ、Ｃoes＝４００ｐＦ、Ｃres＝２００ｐＦ、程度の値が想定される。
【００４７】
この場合、コンデンサ４の静電容量値は容量Ｃiesの寄生容量値と同等又はそれ未満の静電容量値のものを用いると良い。このような静電容量値のコンデンサ４を用いると、コンデンサ４の静電容量値を小さくできるため発熱を抑えることができ、例えば放熱器を設けたとしてもその体格を小さくできる。
【符号の説明】
【００４８】
図面中、１は駆動回路、２はメイントランジスタ（駆動対象スイッチング素子）、３ａは第１直列回路、３ｂは第２直列回路、４はコンデンサ、５は双方向スイッチ、６は制御回路、７は通電制限回路、Ｎ１は第１電源線、Ｎ２は第２電源線、Ｎ３〜Ｎ５はノード、ＯＵＴは出力端子、を示す。
【図１】
2014027345.tif 000003
【図２】
2014027345.tif 000004
【図３】
2014027345.tif 000005
【図４】
2014027345.tif 000006
【図５】
2014027345.tif 000007
【図６】
2014027345.tif 000008