(57)【要約】【課題】  効果的に消費電力を低減する伝送装置及びデータ転送方法を提供する。【解決手段】  伝送装置は、フレームデータと、フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについてビット値の変化数をそれぞれ算出する複数の算出部と、複数の算出部の算出結果に基づいて、２以上のデータのうち、変化数が最も少ないものを出力データとして選択し、フレームデータの誤り検出符号とともにシリアルに出力する選択部と、出力データと、出力データと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて誤り検出符号をそれぞれ生成する複数の生成部と、複数の生成部の生成結果に基づいて、２以上のデータのうち、誤り検出符号がフレームデータの誤り検出符号に一致するものを入力データとして選択する選択部とを有する。【選択図】図１０
2014022962.tif 000002
【特許請求の範囲】
【請求項１】
フレームデータと、前記フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについて、ビット値の変化数をそれぞれ算出する複数の算出部と、
前記複数の算出部の算出結果に基づいて、当該２以上のデータのうち、前記変化数が最も少ないものを出力データとして選択し、前記フレームデータの誤り検出符号とともにシリアルに出力する出力側選択部と、
前記出力データと、前記出力データと前記複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて、誤り検出符号をそれぞれ生成する複数の生成部と、
前記複数の生成部の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号が、前記フレームデータの誤り検出符号に一致するものを入力データとして選択する入力側選択部とを有することを特徴とする伝送装置。
【請求項２】
前記複数の算出部は、前記フレームデータ、及び、前記フレームデータと固定パタンデータとの排他的論理和により得られる前記第１演算データについて、前記変化数をそれぞれ算出し、
前記複数の生成部は、前記出力データ、及び、前記出力データと前記固定パタンデータとの排他的論理和により得られる前記第２演算データについて、誤り検出符号をそれぞれ生成することを特徴とする請求項１に記載の伝送装置。
【請求項３】
転送対象となるデータを所定の長さごとに分割することによって前記フレームデータを生成するフレーム生成部を、さらに有することを特徴とする請求項１または２に記載の伝送装置。
【請求項４】
前記フレーム生成部は、前記フレームデータの誤り検出符号を生成し、前記フレームデータに付加することを特徴とする請求項３に記載の伝送装置。
【請求項５】
フレームデータと、前記フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについて、ビット値の変化数をそれぞれ算出し、
前記変化数の算出結果に基づいて、当該２以上のデータのうち、前記変化数が最も少ないものを出力データとして選択し、前記フレームデータの誤り検出符号とともにシリアルに出力し、
前記出力データと、前記出力データと前記複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて、誤り検出符号をそれぞれ生成し、
前記複数の生成部の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号が、前記フレームデータの誤り検出符号に一致するものを入力データとして選択することを特徴とするデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、伝送装置及びデータ転送方法に関する。
【背景技術】
【０００２】
通信需要の増加に伴って、伝送装置の通信速度が高速化している。このため、伝送装置内におけるデータの転送速度も高速化され、伝送装置の消費電力が増加している。
【０００３】
消費電力の増加の要因として、データを出力する出力素子によるスイッチング動作が挙げられる。出力素子は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などのスイッチ素子であり、転送するデータのビットが、Ｈｉｇｈ（ハイ）とＬｏｗ（ロウ）の間で変化するたびにオンオフされる。
【０００４】
例えば特許文献１には、データのビット変化率を低減することにより消費電力を低減する技術が開示されている。特許文献１のデータ転送システムは、送信データと複数のパタンデータとの間で排他的論理和を行い、複数の変化ビットデータを生成する。そして、複数の変化ビットデータを、パラレル配列のビットごとに前回の送信データと比べ、最も変化ビット数が少ない変化ビットデータを選択し、対応するパタンデータを示すコードとともに受信装置に送信する。
【０００５】
また、特許文献２には、受信側のクロック再生性能を改善するため、送信データを、変化点が生ずるように、該送信データと無関係に生成したスクランブルデータとの間で排他的論理和し、スクランブルデータとともに受信装置に送信する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−６２８９０号公報
【特許文献２】特開２００５−１０１８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示された技術は、送信データが、パラレルに送信されることを前提とするため、シリアルに送信する場合と比べて、多くの出力素子を必要する。また、この技術によると、受信装置が、排他的論理和の演算に使用されたパタンデータを特定するために、該パタンデータを示すコードが、送信データとは異なるインターフェースを介して送信されるから、さらに出力素子を必要とする。なお、この点は、特許文献２に開示された技術も同様である。
【０００８】
このように多くの出力素子を使用する場合、送信回路及び受信回路の構成が複雑化し、コストが増加するだけでなく、消費電力が増加するという問題がある。
【０００９】
そこで本件は上記の課題に鑑みてなされたものであり、効果的に消費電力を低減する伝送装置及びデータ転送方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書に記載の伝送装置は、フレームデータと、前記フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについて、ビット値の変化数をそれぞれ算出する複数の算出部と、前記複数の算出部の算出結果に基づいて、当該２以上のデータのうち、前記変化数が最も少ないものを出力データとして選択し、前記フレームデータの誤り検出符号とともにシリアルに出力する出力側選択部と、前記出力データと、前記出力データと前記複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて、誤り検出符号をそれぞれ生成する複数の生成部と、前記複数の生成部の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号が、前記フレームデータの誤り検出符号に一致するものを入力データとして選択する入力側選択部とを有する。
【００１１】
本明細書に記載のデータ転送方法は、フレームデータと、前記フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについて、ビット値の変化数をそれぞれ算出し、前記変化数の算出結果に基づいて、当該２以上のデータのうち、前記変化数が最も少ないものを出力データとして選択し、前記フレームデータの誤り検出符号とともにシリアルに出力し、前記出力データと、前記出力データと前記複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて、誤り検出符号をそれぞれ生成し、前記複数の生成部の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号が、前記フレームデータの誤り検出符号に一致するものを入力データとして選択する。
【発明の効果】
【００１２】
本明細書に記載の伝送装置、及びデータ転送方法は、効果的に消費電力を低減するという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】実施例に係る伝送装置の構成図である。
【図２】出力処理部の構成図である。
【図３】フレーム生成処理の例を示すデータ構成図である。
【図４】排他的論理和によるフレームデータの演算処理の例を示すデータ構成図である。
【図５】ビット値の変化数に基づく出力データの選択処理の例を示すデータ構成図である。
【図６】入力処理部の構成図である。
【図７】排他的論理和による出力データの演算処理の例を示すデータ構成図である。
【図８】誤り検出符号の生成結果に基づく入力データの選択処理の例を示すデータ構成図である。
【図９】実施例に係る伝送装置の効果を、従来例と比較して表すグラフである。
【図１０】他の実施例に係る伝送装置の出力処理部の構成図である。
【図１１】他の実施例に係る伝送装置の入力処理部の構成図である。
【発明を実施するための形態】
【００１４】
図１は、実施例に係る伝送装置の構成図である。伝送装置は、他装置との間でデータ信号を伝送する装置であり、データ信号を処理する複数の伝送処理部１を備える。複数の伝送処理部１は、それぞれ、複数の送受信部２と、信号処理部３と、出力処理部４と、入力処理部５とを有する。なお、データ信号は、文字や画像などのデータだけでなく、音声も含む。
【００１５】
複数の送受信部２は、それぞれ、ＬＡＮケーブル（ＬＡＮ：Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、または光ファイバなどの伝送路を介して他装置と接続され、トランシーバ、及びレシーバとして機能する。送受信部２は、他装置からデータ信号を受信して信号処理部３に出力し、他方、信号処理部３から入力されたデータ信号を他装置に送信する。
【００１６】
信号処理部３は、複数の送受信部２により送受信されるデータ信号について、各種の処理を行う。この処理としては、例えば、警報の検出などのＯＡＭ（Ｏｐｅｒａｔｉｏｎ  Ａｄｉｍｉｎｉｓｔｒａｔｉｏｎ  ａｎｄ  Ｍａｉｎｔｅｎａｎｃｅ）機能に関する処理が挙げられる。
【００１７】
信号処理部３は、データ信号のヘッダ情報に示された宛先に応じて、データ信号に含まれるデータＤＡＴを、出力処理部４を介して他の伝送処理部１に転送する。転送されたデータＤＡＴは、入力処理部５を介して信号処理部３に入力される。信号処理部３は、入力されたデータＤＡＴを、データ信号として、複数の送受信部２のうち、宛先に応じたものに出力する。
【００１８】
出力処理部４は、例えば、伝送装置内の配線を介して、他の伝送処理部１の入力処理部５に接続されている。出力処理部４は、ＣＭＯＳなどの出力素子を介して、データＤＡＴを他の伝送処理部１に転送する。出力素子のスイッチング回数は、出力するデータのビット値が、「１」と「０」の間で変化する回数が多いほど増加し、これに伴い、伝送装置の消費電力も増加する。このため、出力処理部４は、出力するデータのビット値の変化数を低減するように構成されている。
【００１９】
図２には、出力処理部４の構成が示されている。出力処理部４は、フレーム生成部４０と、演算部４１と、複数の算出部４２０，４２１と、判定処理部４３と、出力側選択部４４とを有する。フレーム生成部４０は、転送対象となるデータＤＡＴを所定の長さごとに分割することによってフレームデータＦＲを生成する。また、フレーム生成部４０は、フレームデータＦＲの誤り検出符号として、ＦＣＳ（Ｆｒａｍｅ  Ｃｈｅｃｋ  Ｓｅｑｕｅｎｃｅ）を生成し、フレームデータＦＲに付加する。
【００２０】
図３には、フレーム生成処理の例が示されている。フレーム生成部４０は、データＤＡＴを、例えば１６（ｂｉｔ）ごとに分割して、フレームデータＦＲを生成する。このため、出力処理部４は、例えばジャンボフレームのような長いデータであっても、多くのバッファを設けることなく、転送することができる。
【００２１】
また、フレーム生成部４０は、生成したフレームデータＦＲから算出したＦＣＳを、フレームデータＦＲの最後部ビットに隣接するように付加する。本例では、誤り検出符号として、ＦＣＳを用いているが、これに限定されることはなく、ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ、巡回冗長検査）などの他のチェックサム用符号を用いてもよい。フレーム生成部４０は、フレームデータＦＲ、及びＦＣＳを複製して、一方の算出部４２０、及び演算部４１に出力する。
【００２２】
演算部４１は、フレームデータＦＲと固定パタンデータＰとの排他的論理和を行って第１演算データＦＲｘを生成する。図４には、排他的論理和によるフレームデータＦＲの演算処理の例が示されている。
【００２３】
図４の例において、固定パタンデータＰは、交番パタン（「０１０１０１・・・」）を有しているが、これに限定されることはなく、他のパタンを有してもよい。フレームデータＦＲは、固定パタンデータＰと排他的論理和（ＸＯＲ：ｅＸｃｕｌｕｓｉｖｅ  ＯＲ）されて、第１演算データＦＲｘに変換される。このとき、ＦＣＳは、演算の対象外であり、第１演算データＦＲｘに付加されたままである。演算部４１は、第１演算データＦＲｘ、及びＦＣＳを算出部４２１に出力する。
【００２４】
複数の算出部４２０，４２１は、フレームデータＦＲ、及び、フレームデータＦＲと固定パタンデータＰとの排他的論理和により得られる第１演算データＦＲｘについて、ビット値の変化数Ｎ（０），Ｎ（１）をそれぞれ算出する。複数の算出部４２０，４２１は、フレームデータＦＲ、及び第１演算データＦＲｘのビット値が「０」と「１」の間で変化する回数をカウントすることによって変化数Ｎ（０），Ｎ（１）をそれぞれ得る。なお、複数の算出部４２０，４２１は、変化数Ｎ（０），Ｎ（１）に代えて、全体のビット数に対する変化数Ｎ（０），Ｎ（１）の比率を示すトグル率を算出してもよい。
【００２５】
出力側選択部４４は、複数の算出部４２０，４２１の算出結果に基づいて、フレームデータＦＲ、及び第１演算データＦＲｘのうち、変化数Ｎ（０），Ｎ（１）が少ない方を出力データＤｏｕｔとして選択する。そして、出力側選択部４４は、出力データＤｏｕｔを、フレームデータＦＲの誤り検出符号ＦＣＳとともにシリアルに出力する。すなわち、出力データＤｏｕｔ、及びＦＣＳは、共通の出力素子を介して順次に出力される。このとき、ＦＣＳは、出力データＤｏｕｔに付加された状態で出力されるが、これに限定されず、出力データＤｏｕｔから所定のビット数分だけ離れて出力されてもよい。出力された出力データＤｏｕｔ、及びＦＣＳは、他の伝送処理部１の入力処理部５に入力される。
【００２６】
出力側選択部４４は、判定処理部４３から入力される選択信号ＳＥＬ１に従って、フレームデータＦＲ、及び第１演算データＦＲｘの一方を選択する。判定処理部４３は、複数の算出部４２０，４２１から変化数Ｎ（０），Ｎ（１）を取得し、フレームデータＦＲ、及び第１演算データＦＲｘのうち、何れの変化数Ｎ（０），Ｎ（１）が少ないかを判定する。そして、判定処理部４３は、判定結果を、選択信号ＳＥＬ１として出力側選択部４４に出力する。
【００２７】
図５には、ビット値の変化数Ｎ（０），Ｎ（１）に基づく出力データＤｏｕｔの選択処理の例が示されている。本例において、フレームデータＦＲの変化数Ｎ（０）は、算出部４２０により１２回（上段の矢印参照）と算出され、他方、第１演算データＦＲｘの変化数Ｎ（０）は、他方の算出部４２１により３回（下段の矢印参照）と算出される。したがって、変化数Ｎ（１）が少ない第１演算データＦＲｘが出力データＤｏｕｔとして選択され、ＦＣＳとともに出力される。
【００２８】
このように、出力処理部４は、フレームデータＦＲ、及び第１演算データＦＲｘのうち、ビット値の変化数Ｎ（０），Ｎ（１）が少ない方を出力するから、出力素子のスイッチングの回数が低減され、伝送装置の消費電力が低減される。一方、入力処理部５は、出力処理部４から入力された出力データＤｏｕｔが、フレームデータＦＲ、及び第１演算データＦＲｘのうち、何れであるかを、ＦＣＳに基づいて判断する。
【００２９】
図６には、入力処理部５の構成が示されている。入力処理部５は、分配処理部５０と、演算部５１と、複数の生成部５２０，５２１と、判定処理部５３と、入力側選択部５４とを有する。分配処理部５０は、出力データＤｏｕｔとＦＣＳとを分離し、出力データＤｏｕｔを複製して、一方の生成部５２０、及び演算部５１に出力するとともに、ＦＣＳを判定処理部５３に出力する。
【００３０】
演算部５１は、出力データＤｏｕｔと、固定パタンデータＰとの排他的論理和を行って第２演算データＤｘを生成する。固定パタンデータＰは、出力処理部４の演算部４１において用いられるものと同一である。したがって、出力データＤｏｕｔ、及び第２演算データＤｘの一方が、フレームデータＦＲと同一となる。
【００３１】
図７には、排他的論理和による出力データＤｏｕｔの演算処理の例が示されている。出力データＤｏｕｔは、固定パタンデータＰと排他的論理和されて、第２演算データＤｘに変換される。上述した図５の例では、出力データＤｏｕｔとして第１演算データＦＲｘが選択されているから、第２演算データＤｘは、排他的論理和よりフレームデータＦＲに再変換される。演算部５１は、第２演算データＤｘを生成部５２１に出力する。
【００３２】
複数の生成部５２０，５２１は、出力データＤｏｕｔ、及び、出力データＤｏｕｔと固定パタンデータＰとの排他的論理和により得られる第２演算データＤｘについて、誤り検出符号ＦＣＳｏ，ＦＣＳｘをそれぞれ生成する。入力側選択部５４は、複数の生成部５２０，５２１の生成結果に基づいて、出力データＤｏｕｔ、及び第２演算データＤｘのうち、誤り検出符号ＦＣＳｏ，ＦＣＳｘが、フレームデータＦＲの誤り検出符号ＦＣＳに一致するものを入力データＤｉｎとして選択する。入力データＤｉｎは、信号処理部３に出力される。
【００３３】
入力側選択部５４は、判定処理部５３から入力される選択信号ＳＥＬ２に基づいて、出力データＤｏｕｔ、及び第２演算データＤｘの一方を選択する。判定処理部５３は、複数の生成部５２０，５２１からＦＣＳｏ，ＦＣＳｘをそれぞれ取得し、分配処理部５０から取得したＦＣＳと照合する。これにより、判定処理部５３は、出力データＤｏｕｔ、及び第２演算データＤｘの何れの誤り検出符号ＦＣＳｏ，ＦＣＳｘが、フレームデータＦＲのＦＣＳに一致するかを判定する。そして、判定処理部５３は、照合結果を、選択信号ＳＥＬ２として入力側選択部５４に出力する。
【００３４】
図８には、誤り検出符号の生成結果に基づく入力データＤｉｎの選択処理の例が示されている。生成部５２０は、出力データＤｏｕｔの誤り検出符号ＦＣＳｏとして、「０１１」を生成する。他方の生成部５２１は、第２演算データＤｘの誤り検出符号ＦＣＳｘとして、「１０１」を生成する。
【００３５】
フレームデータＦＲのＦＣＳは、先に例に従うと「１０１」であり、ＦＣＳｘに一致するから、第２演算データＤｘが入力データＤｉｎとして選択される。第２演算データＤｘは、上述したようにフレームデータＦＲと同一であるために、誤り検出符号も同一となる。なお、判定処理部５３は、ＦＣＳｏ，ＦＣＳｘの両方が、ＦＣＳに一致しない場合、または両方が一致する場合、例えばエラーを検出してもよい。
【００３６】
このように、入力処理部５は、出力処理部４から出力された誤り検出符号ＦＣＳに基づいて、出力データＤｏｕｔ、及び第２演算データＤｘのうち、フレームデータＦＲに一致する方を、入力データＤｉｎとして選択する。このため、出力処理部４は、出力データＤｏｕｔとして、フレームデータＦＲ、及び第１演算データＦＲｘの何れを選択したかを示す情報を、入力処理部５に出力しなくても、フレームデータＦＲを他の伝送処理部１に正常に転送することができる。
【００３７】
次に、本実施例の効果を説明する。図９は、実施例に係る伝送装置の効果を、従来例と比較して表すグラフである。図９において、丸印は実施例のシミュレーション結果を表し、他方、四角印は従来例のシミュレーション結果を表す。従来例としては、上記特許文献１の図２に記載された構成が用いられている。
【００３８】
グラフの横軸は、実施例のフレームデータＦＲ、及び従来例のオリジナルデータｏｒｇ＿ｄａｔａのビット値の変化率（％）を示す。例えば、変化率が４０（％）の場合、フレームデータＦＲの各ビット値は、直前のビット値に対して、４０（％）の確率で反転する。つまり、各ビット値は、４０（％）の確率で「１」から「０」、または「０」から「１」に変化する。
【００３９】
また、グラフの縦軸は、各データのビット値の変化数の削減率（％）を示す。例えば、削減率が３０（％）の場合、実施例の出力データＤｏｕｔのビット値の変化数は、フレームデータＦＲの変化数の３０（％）となる。なお、従来例のＴｘ＿ｄａｔａに対するオリジナルデータｏｒｇ＿ｄａｔａの変化数の削減率についても同様である。
【００４０】
実施例のシミュレーション条件を述べると、フレームデータＦＲは、乱数により３２（ｂｉｔ）のランダム値とし、ＦＣＳは４（ｂｉｔ）とした。また、固定パタンデータＰは、上記と同様の交番パタンとした。
【００４１】
一方、従来例のシミュレーション条件を述べると、オリジナルデータｏｒｇ＿ｄａｔａは、乱数に基づくランダム値とし、パタンデータＰａｔ０〜７は、図２に記載された値とした。また、ＭＩＮ値選択部は、変化数（変化ビット数）を最少とするパタンデータが２以上存在する場合、パタンデータを示すパタンコードＰａｔ＿ｃｏｄｅは、前回送信したＰａｔ＿ｃｏｄｅに対する変化数が少ない方が選択されるようにした。
【００４２】
図２から理解されるように、従来例の場合、オリジナルデータｏｒｇ＿ｄａｔａのビット値の変化率の変化に対して、平均的に２０〜３０（％）の削減率が得られている。一方、実施例の場合、フレームデータＦＲのビット値変化率が６０（％）以上になると、削減率が急激に増加して、最大で約８０（％）を示す。
【００４３】
上述したように、伝送装置の消費電力は、ビット値の変化数が多いほど、すなわち変化率が高いほど、高くなる。したがって、本実施例に係る伝送装置は、消費電力が高くなる場合に高い削減率を発揮して、消費電力を効果的に低減することが理解される。
【００４４】
上述した実施例では、第１演算データＦＲｘを生成するために単一の固定パタンデータＰを用いたが、これに限定されず、複数の固定パタンデータを用いて複数の演算データを生成してもよい。図１０、及び図１１には、他の実施例に係る伝送装置の出力処理部４、及び入力処理部５の構成例が示されている。なお、図１０、及び図１１において、図２、及び図６と共通する構成については、同一の符号を付し、その説明を省略する。
【００４５】
出力処理部４は、フレーム生成部４０と、複数の演算部（１）〜（ｎ）４１と、複数の算出部（０）〜（ｎ）４２０，４２１と、判定処理部４３と、出力側選択部４４とを有する。フレーム生成部４０は、フレームデータＦＲ、及びフレームデータＦＲに付加されたＦＣＳを複製して、複数の演算部（１）〜（ｎ）４１と１つの算出部（０）４２０とに出力する。
【００４６】
複数の演算部（１）〜（ｎ）４１は、フレームデータＦＲと複数の固定パタンデータＰ（１）〜Ｐ（ｎ）との排他的論理和により複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）をそれぞれ生成する。複数の固定パタンデータＰ（１）〜Ｐ（ｎ）は、互いに異なっており、このため、複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）も互いに異なる。生成された複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）は、ＦＣＳが付加されたまま、複数の算出部（１）〜（ｎ）４２１にそれぞれ出力される。
【００４７】
算出部（０）４２０は、フレームデータＦＲについて、ビット値の変化数Ｎ（０）を算出し、また、他の複数の算出部（１）〜（ｎ）４２１は、複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）について、ビット値の変化数Ｎ（１）〜Ｎ（ｎ）をそれぞれ算出する。算出された変化数Ｎ（０）〜Ｎ（ｎ）は、判定処理部４３に出力される。一方、フレームデータＦＲ、及び複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）は、ＦＣＳが付加されたまま、出力側選択部４４に出力される。
【００４８】
出力側選択部４４は、複数の算出部（０）〜（ｎ）４２０，４２１の算出結果に基づいて、フレームデータＦＲ、及び複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）のうち、変化数Ｎ（０）〜Ｎ（ｎ）が最も少ないものを出力データＤｏｕｔとして選択する。そして、出力側選択部４４は、出力データＤｏｕｔを誤り検出符号ＦＣＳとともにシリアルに出力する。出力側選択部４４は、判定処理部４３から入力された選択信号ＳＥＬ１に従って、フレームデータＦＲ、及び複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）から１つを選択する。
【００４９】
判定処理部４３は、複数の算出部（０）〜（ｎ）４２０，４２１から変化数Ｎ（０）〜Ｎ（ｎ）を取得し、フレームデータＦＲ、及び複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）のうち、ビット値の変化数が最も少ないものを判定する。そして、出力側選択部４４は、判定結果を、選択信号ＳＥＬ１として出力側選択部４４に出力する。
【００５０】
このように、出力処理部４は、フレームデータＦＲ、及び複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）のうち、ビット値の変化数Ｎ（０）〜Ｎ（ｎ）が最も少ないものを選択して出力するから、先の実施例と同様に、伝送装置の消費電力が低減される。本実施例では、先の実施例より多くの第１演算データＦＲｘ（１）〜（ｎ）が、出力データＤｏｕｔの選択肢として得られるから、より効果的に出力素子のスイッチングの回数が低減され、伝送装置の消費電力が低減される。なお、先の実施例によれば、本実施例より簡単な構成を用いて消費電力を低減することができるという利点が得られる。
【００５１】
一方、入力処理部５は、出力処理部４から入力された出力データＤｏｕｔが、フレームデータＦＲ、及び複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）のうち、何れであるかを、ＦＣＳに基づいて判断する。図１１には、本実施例に係る伝送装置の入力処理部５の構成が示されている。
【００５２】
入力処理部５は、分配処理部５０と、複数の演算部（１）〜（ｎ）５１と、複数の生成部（０）〜（ｎ）５２０，５２１と、判定処理部５３と、入力側選択部５４とを有する。分配処理部５０は、出力データＤｏｕｔと誤り検出符号ＦＣＳとを分離し、出力データＤｏｕｔを複製して、１つの生成部５２０、及び複数の演算部（１）〜（ｎ）５１に出力するとともに、ＦＣＳを判定処理部５３に出力する。
【００５３】
複数の演算部（１）〜（ｎ）５１は、出力データＤｏｕｔと、複数の固定パタンデータＰ（１）〜Ｐ（ｎ）との排他的論理和を行って複数の第２演算データＤｘ（１）〜Ｄｘ（ｎ）をそれぞれ生成する。複数の固定パタンデータＰ（１）〜Ｐ（ｎ）は、出力処理部４の複数の演算部（１）〜（ｎ）４１において用いられるものと同一である。したがって、出力データＤｏｕｔ、及び複数の第２演算データＤｘ（１）〜Ｄｘ（ｎ）のうち、何れか１つが、フレームデータＦＲと同一となる。生成された複数の第２演算データＤｘ（１）〜Ｄｘ（ｎ）は、複数の生成部（１）〜（ｎ）５２１にそれぞれ出力される。
【００５４】
複数の生成部（０）〜（ｎ）５２０，５２１は、出力データＤｏｕｔ、及び、複数の第２演算データＤｘ（１）〜Ｄｘ（ｎ）について、誤り検出符号ＦＣＳｏ，ＦＣＳｘ（１）〜ＦＣＳｘ（ｎ）をそれぞれ生成する。入力側選択部５４は、複数の生成部（０）〜（ｎ）５２０，５２１の生成結果に基づいて、出力データＤｏｕｔ、及び複数の第２演算データＤｘ（１）〜Ｄｘ（ｎ）のうち、誤り検出符号ＦＣＳｏ，ＦＣＳｘ（１）〜ＦＣＳｘ（ｎ）が、フレームデータＦＲの誤り検出符号ＦＣＳに一致するものを入力データＤｉｎとして選択する。入力データＤｉｎは、信号処理部３に出力される。
【００５５】
入力側選択部５４は、判定処理部５３から入力された選択信号ＳＥＬ２に基づいて、出力データＤｏｕｔ、及び第２演算データＤｘ（１）〜Ｄｘ（ｎ）から１つを選択する。判定処理部５３は、複数の生成部（０）〜（ｎ）５２０，５２１からＦＣＳｏ，ＦＣＳｘ（１）〜ＦＣＳｘ（ｎ）をそれぞれ取得し、分配処理部５０から取得したＦＣＳと照合する。これにより、判定処理部５３は、出力データＤｏｕｔ、及び第２演算データＤｘ（１）〜Ｄｘ（ｎ）の何れの誤り検出符号ＦＣＳｏ，ＦＣＳｘ（１）〜ＦＣＳｘ（ｎ）が、ＦＣＳに一致するかを判定する。そして、判定処理部５３は、照合結果を、選択信号ＳＥＬ２として入力側選択部５４に出力する。
【００５６】
このように、出力処理部４は、フレームデータＦＲと、複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）とを、出力データＤｏｕｔの選択肢とすることができる。また、入力処理部５は、出力データＤｏｕｔ、及び複数の第２演算データＤｘ（１）〜Ｄｘ（ｎ）から、誤り検出符号ＦＣＳに基づいて、元のフレームデータＦＲを入力データＤｉｎとして選択できる。したがって、本実施例に係る伝送装置は、転送する出力データＤｏｕｔのビット値の変化数を効果的に低減して、消費電力を低減することができる。
【００５７】
本実施例では、出力データＤｏｕｔの選択肢にフレームデータＦＲが含まれるが、これに限定されず、フレームデータＦＲ以外の複数の第１演算データＦＲｘ（１）〜ＦＲｘ（ｎ）のみを選択肢としてもよい。これは、入力処理部５が、フレームデータＦＲの誤り検出符号ＦＣＳに基づいて、複数の演算データＤｘ（１）〜Ｄｘ（ｎ）から元のフレームデータＦＲを選択できるからである。この場合、図１０、及び図１１に示される構成から算出部（０）４２０、及び生成部（０）５２０をそれぞれ除いてもよい。
【００５８】
これまで述べたように、複数の算出部４２０，４２１は、フレームデータＦＲと複数の第２演算データＤｘ，Ｄｘ（１）〜Ｄｘ（ｎ）とのうち、２以上のデータについて、ビット値の変化数Ｎ（０）〜Ｎ（ｎ）をそれぞれ算出する。出力側選択部４４は、複数の算出部４２０，４２１の算出結果に基づいて、当該２以上のデータのうち、変化数Ｎ（０）〜Ｎ（ｎ）が最も少ないものを出力データＤｏｕｔとして選択し、誤り検出符号ＦＣＳとともにシリアルに出力する。
【００５９】
また、複数の生成部４２０，４２１は、出力データＤｏｕｔと複数の第２演算データＤｘ，Ｄｘ（１）〜Ｄｘ（ｎ）とのうち、２以上のデータについて、誤り検出符号ＦＣＳｏ，ＦＣＳｘ，ＦＣＳｘ（０）〜ＦＣＳｘ（ｎ）をそれぞれ生成する。入力側選択部５４は、複数の生成部５２０，５２１の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号ＦＣＳｏ，ＦＣＳｘ，ＦＣＳｘ（０）〜ＦＣＳｘ（ｎ）が、フレームデータＦＲの誤り検出符号ＦＣＳに一致するものを入力データＤｉｎとして選択する。
【００６０】
このデータ転送方法によると、フレームデータＦＲが、ビット値の変化数が最も少ない出力データＤｏｕｔとして出力され、誤り検出符号ＦＣＳに基づき、出力データＤｏｕｔから元のフレームデータＦＲが、入力データＤｉｎとして得られる。また、出力データＤｏｕｔは、誤り検出符号ＦＣＳとともにシリアルに出力されるから、上記の特許文献１及び２などのようなデータ転送方法と比較すると、少数の出力素子によりデータ転送を行うことが可能である。よって、実施例に係る伝送装置、及びデータ転送方法によると、効果的に消費電力が低減される。
【００６１】
また、これまで述べた実施例では、フレーム生成部４０により誤り検出符号ＦＣＳが生成されたが、これに限定されない。例えばイーサネット（登録商標）フレームのように、データの末尾にＦＣＳを備えたフォーマットのデータを転送する場合、フレーム生成部４０は、ＦＣＳを生成しなくてもよい。
【００６２】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
【００６３】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）  フレームデータと、前記フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについて、ビット値の変化数をそれぞれ算出する複数の算出部と、
前記複数の算出部の算出結果に基づいて、当該２以上のデータのうち、前記変化数が最も少ないものを出力データとして選択し、前記フレームデータの誤り検出符号とともにシリアルに出力する出力側選択部と、
前記出力データと、前記出力データと前記複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて、誤り検出符号をそれぞれ生成する複数の生成部と、
前記複数の生成部の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号が、前記フレームデータの誤り検出符号に一致するものを入力データとして選択する入力側選択部とを有することを特徴とする伝送装置。
（付記２）  前記複数の算出部は、前記フレームデータ、及び、前記フレームデータと固定パタンデータとの排他的論理和により得られる前記第１演算データについて、前記変化数をそれぞれ算出し、
前記複数の生成部は、前記出力データ、及び、前記出力データと前記固定パタンデータとの排他的論理和により得られる前記第２演算データについて、誤り検出符号をそれぞれ生成することを特徴とする付記１に記載の伝送装置。
（付記３）  転送対象となるデータを所定の長さごとに分割することによって前記フレームデータを生成するフレーム生成部を、さらに有することを特徴とする付記１または２に記載の伝送装置。
（付記４）  前記フレーム生成部は、前記フレームデータの誤り検出符号を生成し、前記フレームデータに付加することを特徴とする付記３に記載の伝送装置。
（付記５）  フレームデータと、前記フレームデータと複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第１演算データとのうち、２以上のデータについて、ビット値の変化数をそれぞれ算出し、
前記変化数の算出結果に基づいて、当該２以上のデータのうち、前記変化数が最も少ないものを出力データとして選択し、前記フレームデータの誤り検出符号とともにシリアルに出力し、
前記出力データと、前記出力データと前記複数の固定パタンデータとの排他的論理和によりそれぞれ得られる複数の第２演算データとのうち、２以上のデータについて、誤り検出符号をそれぞれ生成し、
前記複数の生成部の生成結果に基づいて、当該２以上のデータのうち、誤り検出符号が、前記フレームデータの誤り検出符号に一致するものを入力データとして選択することを特徴とするデータ転送方法。
（付記６）  前記変化数を算出する工程において、前記フレームデータ、及び、前記フレームデータと固定パタンデータとの排他的論理和により得られる前記第１演算データについて、前記変化数をそれぞれ算出し、
前記誤り検出符号を生成する工程において、前記出力データ、及び、前記出力データと前記固定パタンデータとの排他的論理和により得られる前記第２演算データについて、誤り検出符号をそれぞれ生成することを特徴とする付記５に記載のデータ転送方法。
（付記７）  転送対象となるデータを所定の長さごとに分割することによって前記フレームデータを生成することを特徴とする付記５または６に記載のデータ転送方法。
（付記８）  前記フレームデータを生成する工程において、前記フレームデータの誤り検出符号を生成し、前記フレームデータに付加することを特徴とする付記７に記載のデータ転送方法。
【符号の説明】
【００６４】
１                                                  伝送処理部
４                                                  出力処理部
４０                                                フレーム生成部
４１                                                演算部
４２０，４２１                                      算出部
４４                                                出力側選択部
５０                                                分配処理部
５１                                                演算部
５２０，５２１                                      生成部
５４                                                入力側選択部
ＦＲ                                                フレームデータ
ＦＲｘ、ＦＲｘ（１）〜ＦＲｘ（ｎ）                  第１演算データ
Ｄｏｕｔ                                            出力データ
Ｄｘ，Ｄｘ（１）〜Ｄｘ（ｎ）                        第２演算データ
Ｄｉｎ                                              入力データ
Ｐ，Ｐ（１）〜Ｐ（ｎ）                              固定パタンデータ
ＦＣＳ，ＦＣＳｏ，ＦＣＳｘ（１）〜ＦＣＳｘ（ｎ）    誤り検出符号
【図１】
2014022962.tif 000003
【図２】
2014022962.tif 000004
【図３】
2014022962.tif 000005
【図４】
2014022962.tif 000006
【図５】
2014022962.tif 000007
【図６】
2014022962.tif 000008
【図７】
2014022962.tif 000009
【図８】
2014022962.tif 000010
【図９】
2014022962.tif 000011
【図１０】
2014022962.tif 000012
【図１１】
2014022962.tif 000013