(57)【要約】      （修正有）【課題】マイク、増幅器及びスピーカで構成される音響系システムに適用可能な応答性が高いハウリング低減システムを提供する。【解決手段】ハウリングと同一の周波数の信号を得るためのアナログ位相同期回路の位相調整用にＤ−ＦＦ７を用いることにより、アナログ位相調整回路の９０°遅延精度をあげる。アナログ電子回路を利用したアクティブノイズコントロール（ＡＮＣ）回路５からハウリングと同じ振幅で逆位相のアナログ信号を出力させる。加算器６はハウリング信号とＡＮＣ回路５の出力信号を加算し、ハウリング信号を低減させる。【選択図】図１
2014179729.tif 000002
【特許請求の範囲】
【請求項１】
ハウリング低減システムに用いられるアナログ電子回路であって、アナログ乗算器とローパスフィルタと電圧制御発信回路とから構成され、ハウリングした信号が入力され、ハウリング周波数を検出し、同じ周波数の信号を出力するアナログ位相同期回路と、このアナログ位相同期回路の出力信号が入力され、前記ハウリングした信号と前記アナログ位相同期回路の出力信号の位相を合わせた信号を出力するアナログ位相調整回路と、このアナログ位相調整回路の出力信号が入力され、前記ハウリング周波数の信号に対して同じ振幅で逆位相のアナログ信号を出力するアナログアクティブノイズコントロール回路と、前記ハウリングした信号と前記アナログアクティブノイズコントロール回路の出力信号とを重ね合わせて、前記ハウリングした信号を減衰させるアナログ加算器と、を備え、前記アナログ位相調整回路は、フリップフロップにより構成されていることを特徴とするアナログ電子回路。
【請求項２】
前記フリップフロップは、Dフリップフロップであり、前記アナログ乗算器の出力信号を前記Dフリップフロップのクロックとして用いていることを特徴とする請求項１に記載のアナログ電子回路。
【請求項３】
音を集音するためのマイクと、このマイクの出力信号を増幅する増幅器と、請求項１又は２に記載のアナログ電子回路と、このアナログ電子回路の出力信号を音に変換するスピーカと、を備えたことを特徴とするハウリング低減システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音響系システムで発生するハウリングを低減させるハウリング低減システム及びそれに用いられるアナログ電子回路に関するものである。
【背景技術】
【０００２】
マイクにより得られた信号を増幅器で増幅し、スピーカから出力する音響系システムではスピーカからの出力が十分に大きい場合、ハウリングが発生することがあり、マイクからスピーカへの出力を制約する要因の一つになっている。このハウリングはアナログ電子回路のみで低減することが可能であり、ハウリング周波数に対して同振幅で逆位相の低減信号を重ね合わせることにより、ハウリングを効果的に低減することできる。
【０００３】
特許文献１によると、アナログ電子回路を利用したアクティブノイズコントロール回路（ANC回路）を用いることにより、PLL回路からハウリング周波数に対して逆位相のアナログ信号を出力させ、ハウリング周波数を打ち消す手法がとられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０７０８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のハウリング低減用アナログ電子回路では、位相同期回路（PLL回路）の出力信号が入力信号に対して90°位相が進むため、位相を90°遅延させる回路として積分器が用いられている。しかし、積分器の出力信号には通常オフセットが乗るため、デューティー比が必ずしも50%にはならないので、90°の位相遅延を得ることができず、その結果、ハウリング信号とANC回路の出力信号に位相差が生じてしまい、ハウリングを十分に低減することができないという問題があった。
【０００６】
本発明は上記課題に鑑みて、ハウリング信号とANC回路の出力信号の位相差を無くする回路構成を提供することにより、効果的なハウリング低減システムを実現することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、ハウリング低減システムに用いられるアナログ電子回路であって、アナログ乗算器とローパスフィルタと電圧制御発振器とから構成され、ハウリングした信号が入力され、ハウリング周波数を検出し、同じ周波数の信号を出力するアナログPLL回路と、このアナログPLL回路の出力信号が入力され、前記ハウリングした信号と前記アナログPLL回路の出力信号の位相を合わせた信号を出力するアナログ位相調整回路と、このアナログ位相調整回路の出力信号が入力され、前記ハウリング周波数の信号に対して同じ振幅で逆位相のアナログ信号を出力するアナログアクティブノイズコントロール回路と、前記ハウリングした信号と前記アナログアクティブノイズコントロール回路の出力信号とを重ね合わせて、前記ハウリングした信号を減衰させるアナログ加算器と、を備え、前記アナログ位相調整回路は、フリップフロップにより構成されていることを第１の特徴とする。
【０００８】
また、本発明は、前記フリップフロップは、Dフリップフロップであり、前記アナログ乗算器の出力信号を前記D-FFのクロックとして用いていることを第２の特徴とする。
【０００９】
また、本発明は、音を集音するためのマイクと、このマイクの出力を増幅する増幅器と、上記アナログ電子回路と、上記アナログ電子回路の出力信号を音に変換するスピーカと、を備えたハウリング低減システムを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ハウリング周波数と逆位相で同期がとれた周波数の信号を得ることが可能になり、この信号をハウリング周波数に重ね合わせることにより、ハウリングを効果的に低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係るハウリング低減用アナログ電子回路の構成を示すブロック図である。
【図２】従来のハウリング低減用アナログ電子回路の構成を示すブロック図である。
【図３】本発明の第１実施形態に係るハウリング低減用アナログ電子回路のアナログ位相同期回路（PLL回路）を構成する電圧制御発振器（VCO）の出力信号とDフリップフロップ（D-FF）の出力信号のシミュレーション結果である。
【図４】従来のハウリング低減用アナログ電子回路のアナログ位相同期回路（PLL回路）を構成する電圧制御発振器（VCO）の出力信号と積分器の出力信号のシミュレーション結果である。
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、マイク、増幅器及びスピーカで構成される音響系システムを例として、図１〜図4に従って、本実施形態に係るハウリング低減システムについて、従来のハウリング低減用アナログ電子回路と比較しつつ、詳細に説明する。
【００１３】
先ず、図１に従って、本実施形態に係るハウリング低減用アナログ電子回路について詳細に説明する。
【００１４】
図１において、入力は外部からの入力音であり、図に示されていないマイクにより電気信号に変換され、図に示されていない増幅器により増幅された信号である。出力は増幅された電気信号であり、図に示されていないスピーカにより音に変換され、変換された音はスピーカより出力音として出力される。
【００１５】
本実施形態に係るハウリング低減用アナログ電子回路は、ハウリング周波数のゲインを低減させるための回路である。ハウリングが発生した場合、ハウリング周波数を含むハウリング信号は、乗算器1、ローパスフィルタ（LPF）2及び電圧制御発振器（VCO）3から構成されるPLL回路に入力される。このPLL回路はハウリング周波数を検出し、同じ周波数を出力するための回路であり、その出力信号の位相はハウリング信号に比べて90°進む。
【００１６】
D-FF7は位相を90°遅らせるための回路であり、D-FF7によりハウリング信号とPLL回路の出力信号の位相が合わせられる。ハウリング信号とPLL回路の出力信号の位相を合わせるためには、乗算器1の出力信号がD-FF7にクロックとして入力される。従って、D-FF7は、ハウリング信号とPLL回路の出力信号の位相を合わせるためのアナログの位相調整回路を構成している。
【００１７】
ANC回路5は信号の振幅を調整し、ハウリング信号を打ち消すための回路である。加算器6はハウリング信号とANC回路5の出力信号を加算し、ハウリング信号を低減させるための回路である。
【００１８】
次に、本実施形態に係るハウリング低減用アナログ電子回路の動作について述べる。
【００１９】
ハウリングした信号は入力としてPLL回路に入力され、その後PLL回路よりハウリング信号と同じ周波数が出力される。PLL回路の出力信号は入力信号に対して90°位相が進む。PLL回路の出力信号は90°位相を遅らせる回路としてのD-FF7に入力され、位相ずれが相殺され、位相ずれの無い出力信号が得られる。D-FF7には、PLL回路の出力周波数の約2倍の周波数である乗算器1の出力信号を、比較器8により方形波にすることにより、クロックとして入力され、クロックに同期し、90°位相が遅れた信号が出力される。これによりPLL回路の位相ずれが相殺され、位相ずれの無い出力信号が得られる。
【００２０】
ANC回路5では、D-FF7から出力された周波数情報に基づき、逆位相の振幅が出力される。ANC回路5は、ANC回路5の出力信号とハウリングした信号の差分が0になるように動作する。
【００２１】
加算器6では、ハウリングした入力信号とANC回路5の出力信号を重ね合わせられ、ハウリングした信号が低減され、低減後の信号が出力信号として出力される。この出力信号はフィードバック信号としてANC回路5に入力される。入力されたフィードバック信号に基づき、ANC回路5の振幅はハウリングした信号とは逆位相で且つ同じ振幅になるように調整される。
【００２２】
次に、本実施形態に係るハウリング低減用アナログ電子回路と比較するために、図２に従って、従来のハウリング低減用アナログ電子回路について説明する。
【００２３】
図2において、入力と、出力と、PLL回路と、ANC回路5及び加算器6の機能と動作は本実施形態に係るハウリング低減用アナログ電子回路で説明したものと同一である。従来のハウリング低減用アナログ電子回路では、本実施形態に係るハウリング低減用アナログ電子回路のD-FF7の代わりに、積分器4が90°位相遅延回路として用いられており、この積分器4はハウリング信号とPLL回路の出力信号の位相を合わせるためのアナログの位相調整回路を構成している。
【００２４】
図3は、本実施形態に係るハウリング低減用アナログ電子回路のVCO3の出力信号とD-FF7の主力に関するシミュレーション結果を示す。シミュレーション結果は、D-FF7の出力信号のデューティー比が約50%であり、その位相がVCOの出力信号に対して約90°遅延していることを示している。従って、90°位相が進んだPLL回路による位相ずれが十分に相殺され、本実施形態に係るハウリング低減用アナログ電子回路により、位相ずれの少ない出力信号が得られ、その結果、ハウリングが十分に低減されることが期待できる。
【００２５】
図4は、従来のハウリング低減用アナログ電子回路のVCO3の出力信号と積分器4の出力信号に関するシミュレーション結果を示す。シミュレーション結果は、積分器4の出力信号のデューティー比が50%になっておらず、その位相がVCO3の出力信号に対して90°遅延していなことを示している。従って、90°位相が進んだPLL回路による位相ずれが十分に相殺されず、積分器を90°位相遅延回路として用いている従来のハウリング低減用アナログ電子回路では、位相ずれが残った出力信号になり、その結果、ハウリングが十分に低減されないことが予想される。
【００２６】
以上述べたように、本実施形態では、ANC回路５で90°の遅延回路として従来用いられていた積分器の代わりに、クロックの立下りで反転した値を保持するD-FF７を用いることを第１の特徴としている。また、PLL回路を構成する乗算器１の出力信号をD-FF７のクロックとして用いることによりハウリング信号と同期をとることを第２の特徴としている。
【００２７】
PLL回路の出力信号はパルス波であるため、出力信号はHigh及びLowの２値とみなすことができ、D-FF７のクロックとしてPLL回路の出力信号の２倍の周波数信号を用いることより、D-FFの出力信号としてデューティー比が50％で、90°の位相遅延を得ることができる。
（第２実施形態）
上記の第１実施形態ではD-FFを用いるものを示したが、その代わりに他のフリップフロップ、例えばJ-Kフリップフロップ、R-Sフリップフロップを用いて構成するようにしてもよい。また、本発明のアナログ電子回路を構成する各回路は、それぞれの機能を実現するものであれば、上記の実施形態以外の構成になっていてもよい。
【産業上の利用の可能性】
【００２８】
本発明は、マイク、増幅器、スピーカ、音、マイクという経路で正帰還を構成する音響系システムで発生し得るハウリングの低減や防止に利用することができる。
【符号の説明】
【００２９】
1   乗算器
2   LPF（ローパスフィルタ）
3   VCO（電圧制御発振器）
4   積分器
5   ANC回路（アクティブノイズコントロール回路）
6   加算器
7   D-FF（Dフリップフロップ）
8   比較器
【図１】
2014179729.tif 000003
【図２】
2014179729.tif 000004
【図３】
2014179729.tif 000005
【図４】
2014179729.tif 000006