(57)【要約】【課題】所望の周波数位置に減衰極を設けること。【解決手段】有極型ローパスフィルタ１は、直列腕にはコンデンサＣ１〜Ｃ４およびインダクタＬ３〜Ｌ６を含む並列共振回路５１〜５４と、その並列腕には少なくともコンデンサＣ５〜Ｃ８とを有するローパスフィルタ部５と、グランド導体Ｇ１〜Ｇ３とを、積層体３に備えている。コンデンサＣ１〜Ｃ４を構成するパターン導体は、グランド導体Ｇ１等と、ｚ軸方向に相対向している。【選択図】図１
2014179967.tif 000002
【特許請求の範囲】
【請求項１】
複数の基材層が積層された積層体と、
前記積層体の表面に形成された入力端子、出力端子およびグランド端子と、
前記積層体内に形成された少なくとも一つのグランド導体と、を備え、
前記入力端子と前記出力端子を結ぶ直列腕はコンデンサおよびインダクタを含む並列共振回路を有し、
前記直列腕と前記グランド端子を結ぶ並列腕は少なくともコンデンサを有し、
少なくとも、前記並列共振回路に含まれるコンデンサは、前記積層体内に形成された複数のパターン導体を含み、
前記少なくとも一つのグランド導体と、前記複数のパターン導体の少なくとも一つとは、前記基材層の積層方向に相対向している、有極型ローパスフィルタ。
【請求項２】
前記グランド導体は、前記積層方向と直交する方向に延在しており、前記グランド端子に接続される、請求項１に記載の有極型ローパスフィルタ。
【請求項３】
前記出力端子に等価回路上、最も近い前記並列共振回路の一方端と前記出力端子との間にインダクタをさらに有する、請求項１または２に記載の有極型ローパスフィルタ。
【請求項４】
前記グランド端子は、前記積層方向と直交する前記積層体の第二主面に設けられ、
前記積層方向において、前記グランド導体は、前記並列共振回路に含まれるコンデンサを構成する前記複数のパターン導体よりも、前記グランド端子に近接して配置されている、請求項１ないし請求項３のいずれかに記載の有極型ローパスフィルタ。
【請求項５】
前記並列共振回路に含まれるインダクタは、巻線型チップインダクタであって、前記積層方向と直交する前記積層体の第一主面に実装される、請求項１〜４のいずれかに記載の有極型ローパスフィルタ。
【請求項６】
複数の基材層が積層された積層体と、
前記積層体の表面に形成された入力端子、出力端子およびグランド端子と、
前記積層体内に形成された少なくとも一つのグランド導体と、
前記積層体に設けられ、コンデンサとインダクタとを含むハイパスフィルタと、
前記積層体に設けられた有極型ローパスフィルタと、
前記有極型ローパスフィルタは、前記入力端子と前記出力端子を結ぶ直列腕はコンデンサおよびインダクタを含む並列共振回路と、前記直列腕と前記グランド端子を結ぶ並列腕は少なくともコンデンサと、を有し、
少なくとも、前記並列共振回路に含まれるコンデンサは、前記積層体内に形成された複数のパターン導体を含み、
前記少なくとも一つのグランド導体と、前記複数のパターン導体の少なくとも一つとは、前記基材層の積層方向に相対向している、分波器。
【請求項７】
前記少なくとも一つのグランド導体として、
前記ローパスフィルタ用の第一グランド導体と、
前記ハイパスフィルタ用の第二グランド導体であって、前記第一グランド導体とは分離された第二グランド導体と、が備わる、請求項６に記載の分波器。
【請求項８】
前記並列共振回路および前記ハイパスフィルタに含まれるインダクタは、巻線型チップインダクタであって、
各前記巻線型チップインダクタは、前記積層方向と直交する前記積層体の第一主面に実装される、請求項６または７に記載の分波器。
【請求項９】
複数の前記並列共振回路が、直列に接続されており、
前記並列共振回路に含まれるインダクタ及び前記ハイパスフィルタに含まれるインダクタは、巻線型チップインダクタであって、前記積層方向と直交する前記積層体の第一主面に実装され、
最も後段に含まれる前記並列共振回路のインダクタのコイル軸と、前記ハイパスフィルタに含まれ、該インダクタの最も近くに位置するインダクタのコイル軸とは、直交していること、
を特徴とする請求項６ないし請求項８のいずれかに記載の分波器。
【請求項１０】
前記最も後段に含まれる前記並列共振回路のインダクタと、前記ハイパスフィルタに含まれ、該インダクタの最も近くに位置するインダクタとの間に設けられ、かつ、該２つのインダクタの磁気結合を阻害するシールドチップを、
更に有していること、
を特徴とする請求項９に記載の分波器。
【請求項１１】
前記インダクタが設けられている前記基材層の比誘電率は、前記コンデンサが設けられている前記基材層の比誘電率よりも小さいこと、
を特徴とする請求項６ないし請求項１０のいずれかに記載の分波器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通過帯域近傍に減衰極を有するローパスフィルタ、およびこれを備えた分波器に関する。
【背景技術】
【０００２】
従来、この種のローパスフィルタ（以下、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）という場合がある）としては、例えば、下記特許文献１に記載のものがある。このＬＰＦは、直列腕と、例えば三つの並列腕とを備えている。この直列腕には、例えば二つの並列共振回路が設けられる。第一並列腕は、ＬＰＦの入力端子と、前段の並列共振回路との間に設けられる。また、第二並列腕は、二つの並列共振回路の間に設けられる。第三並列腕は、後段の並列共振回路と、ＬＰＦの出力端子との間に設けられる。各並列腕には、コンデンサが一つずつ設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２３２７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的に、要求仕様に従って、ＬＰＦの通過帯域、減衰極の周波数位置およびサイズ等が定められる。しかしながら、ＬＰＦを小型化しようとすると、充分な数のインダクタ素子やコンデンサ素子を実装できない場合があり、その結果、所望の周波数位置に減衰極を設けることができないという問題点があった。
【０００５】
それゆえに、本発明の目的は、所望の周波数位置に減衰極を設けることが可能なローパスフィルタ、およびそれを備えた分波器を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一局面は、有極型ローパスフィルタであって、複数の基材層が積層された積層体と、前記積層体の表面に形成された入力端子、出力端子およびグランド端子と、前記積層体内に形成された少なくとも一つのグランド導体と、を備え、前記入力端子と前記出力端子を結ぶ直列腕はコンデンサおよびインダクタを含む並列共振回路を有し、前記直列腕と前記グランド端子を結ぶ並列腕は少なくともコンデンサを有し、少なくとも、前記並列共振回路に含まれるコンデンサは、前記積層体内に形成された複数のパターン導体を含み、前記少なくとも一つのグランド導体と、前記複数のパターン導体の少なくとも一つとは、前記基材層の積層方向に相対向している。
【０００７】
また、本発明の他の局面は、分波器であって、複数の基材層が積層された積層体と、前記積層体の表面に形成された入力端子、出力端子およびグランド端子と、前記積層体内に形成された少なくとも一つのグランド導体と、前記積層体に設けられ、コンデンサとインダクタとを含むハイパスフィルタと、前記積層体に設けられた有極型ローパスフィルタと、前記有極型ローパスフィルタは、前記入力端子と前記出力端子を結ぶ直列腕はコンデンサおよびインダクタを含む並列共振回路と、前記直列腕と前記グランド端子を結ぶ並列腕は少なくともコンデンサと、を有し、少なくとも、前記並列共振回路に含まれるコンデンサは、前記積層体内に形成された複数のパターン導体を含み、前記少なくとも一つのグランド導体と、前記複数のパターン導体の少なくとも一つとは、前記基材層の積層方向に相対向している。
【発明の効果】
【０００８】
上記局面によれば、所望の周波数位置に減衰極を設けることが可能な有極型ローパスフィルタと、これを備えた分波器を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態に係る分波器１の等価回路図である。
【図２Ａ】図１のＬＰＦ５およびＨＰＦ７の通過帯域特性等を示す図である。
【図２Ｂ】図２Ａの２００ＭＨｚまでのＬＰＦおよびＨＰＦの通過帯域特性等を示すグラフである。
【図３Ａ】分波器１の斜視図である。
【図３Ｂ】図３Ａの分波器１の正面図である。
【図４Ａ】図３Ｂに示す基材層Ｍ１〜Ｍ５の上面図である。
【図４Ｂ】図３Ｂに示す基材層Ｍ６〜Ｍ１０の上面図である。
【図４Ｃ】図３Ｂに示す基材層Ｍ１１〜Ｍ１５の上面図である。
【図４Ｄ】図３Ｂに示す基材層Ｍ１６〜Ｍ２０の上面図である。
【図５】比較例に係る分波器１’の等価回路図である。
【図６】図５の分波器１’の基材層Ｍ１６〜Ｍ２０の上面図である。
【図７Ａ】図５のＬＰＦ５’およびＨＰＦ７’の通過帯域特性等を示す図である。
【図７Ｂ】図７Ａの２００ＭＨｚまでのＬＰＦ５’およびＨＰＦ７’の通過帯域特性を示すグラフである。
【図８】変形例に係る分波器１ａの等価回路図である。
【図９Ａ】図８のＬＰＦ５ａおよびＨＰＦ７ａの通過帯域特性等を示す図である。
【図９Ｂ】図９Ａの２００ＭＨｚまでのＬＰＦ５ａおよびＨＰＦ７ａの通過帯域特性等を示す図である。
【図１０】分波器１ｂの斜視図である。
【図１１】分波器１ｃの斜視図である。
【図１２】図３Ａの分波器１ｄの断面構造図である。
【発明を実施するための形態】
【００１０】
（実施形態）
以下、まず、図１〜図７Ｂを参照して、一実施形態に係る有極型ローパスフィルタと、これを備えた分波器について詳説する。
【００１１】
（有極型ローパスフィルタ・分波器の等価回路）
まず、図１において、分波器１は、共通入力端子Ｐin、有極型ローパスフィルタ（以下、ＬＰＦという場合がある）５、ハイパスフィルタ（以下、ＨＰＦという場合がある）７、第一出力端子Ｐout1、第二出力端子Ｐout2および複数のグランド端子ＰGND1〜ＰGND4と、を備えている。
【００１２】
共通入力端子Ｐinと、複数のグランド端子ＰGND1〜ＰGND4のいずれか一つとの間には、分波器１で分波すべき周波数多重信号が入力される。この周波数多重信号には、例えば、ケーブルＴＶで用いられる６５ＭＨｚ帯の信号および８７ＭＨｚ帯の信号が多重されている。
【００１３】
ＬＰＦ５は、入力周波数多重信号に含まれる６５ＭＨｚ帯の信号を通過させるため、共通入力端子Ｐinと出力端子Ｐout1とを結ぶ直列腕に、インダクタＬ１，Ｌ２と、複数の並列共振回路５１〜５４と、を含む。並列共振回路５１は、並列接続されたインダクタＬ３およびコンデンサＣ１を含んでいる。同様に、並列共振回路５２〜５４は、並列接続されたインダクタＬ４〜Ｌ６およびコンデンサＣ２〜Ｃ４を有している。
【００１４】
ＬＰＦ５はさらに、コンデンサＣ５〜Ｃ８を備えている。コンデンサＣ５は、インダクタＬ２および並列共振回路５１の間とグランドとの間を結ぶ並列腕に設けられる。コンデンサＣ６は、並列共振回路５１，５２の間とグランドとを結ぶ並列腕に、コンデンサＣ７は、並列共振回路５２，５３の間とグランドとを結ぶ並列腕に、コンデンサＣ８は、並列共振回路５３，５４の間とグランドとを結ぶ並列腕に、設けられる。
【００１５】
また、詳細は後述するが、ＬＰＦ５は、積層体３に設けられたグランド導体Ｇ１〜Ｇ３（図４Ｃ，図４Ｄを参照）を備えている。コンデンサＣ１〜Ｃ４を構成するパターン導体とグランド導体Ｇ１との間に発生する浮遊容量Ｃｓａ〜Ｃｓｄと、グランド導体Ｇ１〜Ｇ３に生じるインダクタンス成分Ｌａ〜Ｌｄとが、図１には点線で示されている。
【００１６】
ＬＰＦ５の通過帯域特性や、通過帯域近傍の減衰極の周波数位置および減衰量は、概ね、インダクタＬ１〜Ｌ６の値やコンデンサＣ１〜Ｃ８の値により定まる。しかし、分波器１の小型化を優先すると、所望の減衰極を得るのに必要なインダクタやコンデンサを積層体３に実装できない場合がある。その結果、通過帯域近傍の減衰極の周波数位置が通過帯域から離れることにより、減衰極の減衰特性の急峻さが失われ、充分な減衰量が得られなかったりする。そこで、本実施形態では、浮遊容量Ｃｓおよびインダクタンス成分Ｌを積極利用することにより、所望の周波数位置および所望の減衰量により近い減衰極を得るようにしている。ここで、ＬＰＦ５の通過帯域特性や、減衰極の周波数位置や減衰量は、図２Ａおよび図２Ｂにて実線で示されている。
【００１７】
また、ＨＰＦ７は、入力周波数多重信号に含まれる８７ＨＭｚの信号を通過させるため、共通入力端子Ｐinと出力端子Ｐout2とを結ぶ直列腕に、ＬＰＦ５と共通であるインダクタＬ１と、コンデンサＣ９〜Ｃ１２と、インダクタＬ１０と、を含む。
【００１８】
ＨＰＦ７はさらに、直列共振回路７１〜７３と、並列共振回路７４と、を含んでいる。直列共振回路７１は、直列接続されたインダクタＬ７およびコンデンサＣ１３を有し、コンデンサＣ９，Ｃ１０の間とグランドとの間を結ぶ並列腕に設けられる。直列共振回路７２は、直列接続されたインダクタＬ８およびコンデンサＣ１４を有し、コンデンサＣ１０，Ｃ１１の間とグランドとの間を結ぶ並列腕に設けられる。直列共振回路７３は、直列接続されたインダクタＬ９およびコンデンサＣ１５を有し、コンデンサＣ１１，Ｃ１２の間とグランドとの間を結ぶ並列腕に設けられる。また、インダクタＬ１１およびコンデンサＣ１６は並列共振回路７４を構成し、インダクタＬ１０および出力端子Ｐout2の間とグランドとの間を結ぶ並列腕に設けられる。ここで、インダクタＬ１０およびコンデンサＣ１６は、詳細は後述するが、高周波特性の劣化を抑制するための位相調整回路を構成する。
【００１９】
ＨＰＦ７の通過帯域特性等は、図２Ａおよび図２Ｂにて点線で示されるように、基本的には、インダクタＬ７〜Ｌ１１の値やコンデンサＣ９〜Ｃ１６の値により定められる。
【００２０】
出力端子Ｐout1と、グランド端子ＰGND1との間からは、６５ＭＨｚ帯の信号が出力さ
れ、出力端子Ｐout2と、グランド端子ＰGND3との間からは、８７ＭＨｚ帯の信号が出力される。
【００２１】
（ローパスフィルタ・分波器の構成）
上記等価回路で表される分波器１は、図３Ａ〜図４Ｄに例示するように、積層体３に、共通入力端子Ｐin、ＬＰＦ５、ＨＰＦ７、出力端子Ｐout1、出力端子Ｐout2およびグランド端子ＰGND1〜ＰGND4を備えている。
【００２２】
ここで、図３Ａ〜図４Ｄに示されるｘ軸、ｙ軸およびｚ軸について説明する。ｘ軸、ｙ軸およびｚ軸は互いに直交している。本実施形態では、ｘ軸は、分波器１の横方向（つまり、左右方向）を示すと仮定する。また、ｙ軸は、分波器１の奥行き方向（つまり、前後方向）を示すと仮定する。ｚ軸は、分波器１の高さ方向（つまり、上下方向）を示すと仮定する。ｚ軸はさらに、基材層Ｍの積層方向を示す。
【００２３】
積層体３は、複数の基材層をｚ軸方向に積層してなる。本実施形態では図３Ｂや図４Ａ〜図４Ｄに例示するように、積層体３は、第一基材層Ｍ１乃至第二十基材層Ｍ２０を、この順番で上から下へと積層してなる。ここで、以下の説明では、各基材層Ｍ１〜Ｍ２０を包括して、基材層Ｍと記載する場合がある。各基材層Ｍは、例えばＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）のようなセラミックスからなる。他にも、各基材層Ｍは樹脂からなっていても構わない。
【００２４】
各基材層Ｍは、ｚ軸方向からの平面視で、互いに概ね同じ長方形の形状を有する。また、最上層である基材層Ｍ１は上下方向に約２５μｍの厚さを、その直下の基材層Ｍ２は約１００μｍの厚さを、基材層Ｍ３〜Ｍ９の合計の厚みは約１００μｍの厚さを、基材層Ｍ１０は約３００μｍの厚さを、基材層Ｍ１１〜Ｍ１８の合計の厚みは約１２０μｍの厚さを、基材層Ｍ１９，Ｍ２０の合計の厚みは約２００μｍの厚さを有する。
【００２５】
ここで、図４Ａの最上段には、基材層Ｍ１の上面図が示される。図４Ａの最上段左側に示すように、基材層Ｍ１におけるｚ軸の正方向側の主面（以下、第一主面という場合がある）には、インダクタＬ２〜Ｌ１１が実装される。ここで、分波器１が１００ＭＨｚ付近の周波数帯の信号を分波することから、例えば、数百ｎＨのインダクタンスを有するインダクタが必要となる。その観点で、インダクタＬ２〜Ｌ１１は、相対的に大きなインダクタンスを有しかつＱ特性もよいチップインダクタ（例えば、巻線型チップインダクタ）であることが好ましい。
【００２６】
インダクタＬ２〜Ｌ１１の実装のために、図４Ａの最上段右側に示すように、二個一対のランド電極が基材層Ｍ１の第一主面には形成される。各ランド電極は、例えば銅のような導電性材料で形成される。ここで、図４Ａ〜図４Ｄには、各基材層Ｍにおいてｙ軸の正方向側には、一点鎖線で仮想枠αが示され、各基材層Ｍにおいてｙ軸の負方向側には、二点鎖線で仮想枠βが示されている。ｚ軸方向からの平面視で、仮想枠α内には、ＬＰＦ５の構成が設けられ、仮想枠β内には、ＨＰＦ７の構成が設けられる。
【００２７】
また、図４Ａの上から二段目に示すように、基材層Ｍ２の上面には、インダクタＬ２〜Ｌ１１と、積層体３内に設けられるインダクタＬ１やコンデンサＣ１〜Ｃ１６等とを接続するために、いくつかの配線電極が形成される。
【００２８】
次に、ＬＰＦ５の詳細な構成について説明する。積層体３において、まず共通入力端子Ｐinは、基材層Ｍ２０におけるｚ軸の負方向側の主面（以下、第二主面という場合がある）に形成される。より具体的には、この第二主面において、ｚ軸の負方向側端部であって、かつｙ軸方向の略中央に、共通入力端子Ｐinは形成される。
【００２９】
この共通入力端子Ｐinは、基材層Ｍ１８〜Ｍ２０を貫通するビア導体を介して、インダクタＬ１の一方端と接続される。なお、ビア導体は、図４Ａ〜図４Ｄでは、”・”（点）で示される。各ビア導体は、例えば銅のような金属を含むことが好ましい。
【００３０】
また、各ビア導体は、各基材層Ｍをｚ軸方向に貫通しており、異なる基材層Ｍに形成される複数の電極を電気的に接続する。なお、図４Ａ〜図４Ｄに関しては、見易さの観点から、各ビア導体には参照符号を付けていない。
【００３１】
インダクタＬ１は、基材層Ｍ１４〜Ｍ１７の上面に一つずつ形成されたパターン導体と、これらを直列に接続するビア導体と、を含む。この構成により、ｚ軸に平行な軸の周りを旋回しつつ、ｚ軸の正方向に進行するような螺旋形状を有するヘリカルコイルが形成される。このインダクタＬ１の他方端は、ビア導体等を介して、インダクタＬ２の外部端子電極ａと接続される。また、インダクタＬ１の他方端はさらに、コンデンサＣ９（後述）と電気的に接続される。
【００３２】
また、インダクタＬ２の外部端子電極ｂは、ビア導体等を介して、コンデンサＣ５と接続される。ここで、コンデンサＣ５は、基材層Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９においてｚ軸の正方向側の主面に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。基材層Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９のパターン導体は、グランド導体Ｇ１〜Ｇ３のいずれか一つまたは二つとｚ軸方向に対向する。また、四つのパターン導体は、各基材層Ｍ１３〜Ｍ１８を貫通するビア導体によりｚ軸方向に直列に接続される。このような構成を、コンデンサＣ５は有する。
【００３３】
インダクタＬ３の外部端子電極ｃは、インダクタＬ２の外部端子電極ｂと、ビア導体等を介して接続される。また、コンデンサＣ１は、ビア導体等を用いて、インダクタＬ３と並列接続されるように、積層体３の内部に形成される。本実施形態では、コンデンサＣ１は、基材層Ｍ３〜Ｍ８のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。より具体的には、これら基材層Ｍ３〜Ｍ８のうちｚ軸方向に隣り合う二つの基材層（例えば、基材層Ｍ３，Ｍ４）に形成された二つのパターン導体が、一つの基材層を介在した状態でｚ軸方向に対向する。また、基材層Ｍ３，Ｍ５，Ｍ７に形成されたパターン導体は、基材層Ｍ３〜Ｍ７にそれぞれ形成されたビア導体により接続される。また、基材層Ｍ４，Ｍ６，Ｍ８に形成されたパターン導体は、基材層Ｍ４〜Ｍ８に形成されたビア導体により接続される。このような構成を、コンデンサＣ１は有している。
【００３４】
また、インダクタＬ３の外部端子電極ｄは、ビア導体等を介して、コンデンサＣ６の一方端と接続される。ここで、コンデンサＣ６は、基材層Ｍ１５，Ｍ１７，Ｍ１９に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。具体的には、コンデンサＣ６は、基材層Ｍ１５，Ｍ１７，Ｍ１９においてｚ軸の正方向側の主面に一つずつ形成されたパターン導体を含んでいる。基材層Ｍ１５，Ｍ１７，Ｍ１９に形成されたパターン導体は、グランド導体Ｇ１〜Ｇ３のいずれか一つまたは二つとｚ軸方向に対向する。また、これら三つのパターン導体は、各基材層Ｍ１５〜Ｍ１８を貫通するビア導体によりｚ軸方向に直列に接続される。このような構成を、コンデンサＣ６は有している。
【００３５】
また、インダクタＬ４の外部端子電極ｅは、ビア導体等を介して、インダクタＬ３の外部端子電極ｄと接続される。また、コンデンサＣ２は、ビア導体等を用いて、インダクタＬ４と並列接続されるように、積層体３の内部に形成される。本実施形態では、コンデンサＣ２は、基材層Ｍ３〜Ｍ８のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。より具体的には、これら基材層Ｍ３〜Ｍ８のうちｚ軸方向に隣り合う二つの基材層のパターン導体は、一つの基材層を介してｚ軸方向に対向する。また、基材層Ｍ３，Ｍ５，Ｍ７のパターン導体は、基材層Ｍ３〜Ｍ７に形成された各ビア導体により接続される。また、基材層Ｍ４，Ｍ６，Ｍ８のパターン導体は、基材層Ｍ４〜Ｍ８に形成された各ビア導体により接続される。このような構成を、コンデンサＣ２は有している。
【００３６】
また、インダクタＬ４の外部端子電極ｆは、複数のビア導体等を介して、コンデンサＣ７の一方端と接続される。ここで、コンデンサＣ７は、基材層Ｍ１５，Ｍ１７，Ｍ１９に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。具体的には、コンデンサＣ７は、基材層Ｍ１５，Ｍ１７，Ｍ１９においてｚ軸の正方向側の主面に一つずつ形成されたパターン導体を含んでいる。基材層Ｍ１５，Ｍ１７，Ｍ１９のパターン導体は、グランド導体Ｇ１〜Ｇ３のいずれか一つまたは二つとｚ軸方向に対向する。また、これら三つのパターン導体は、各基材層Ｍ１５〜Ｍ１８を貫通するビア導体によりｚ軸方向に直列に接続される。このような構成を、コンデンサＣ７は有している。
【００３７】
また、インダクタＬ５の外部端子電極ｇは、ビア導体等を介して、インダクタＬ４の外部端子電極ｆと接続される。また、コンデンサＣ３は、ビア導体等を用いて、インダクタＬ５と並列接続されるように、積層体３の内部に形成される。本実施形態では、コンデンサＣ３は、基材層Ｍ３〜Ｍ８のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。より具体的には、これら基材層Ｍ３〜Ｍ８のうちｚ軸方向に隣り合う二つの基材層（例えば、基材層Ｍ３，Ｍ４）に形成された二つのパターン導体が、一つの基材層を介在した状態でｚ軸方向に対向する。また、基材層Ｍ３，Ｍ５，Ｍ７に形成されたパターン導体は、基材層Ｍ３〜Ｍ７にそれぞれ形成されたビア導体により接続される。また、基材層Ｍ４，Ｍ６，Ｍ８に形成されたパターン導体は、基材層Ｍ４〜Ｍ８に形成されたビア導体により接続される。このような構成を、コンデンサＣ３は有している。
【００３８】
また、インダクタＬ５が有する前側の外部端子電極ｈは、複数のビア導体等を介して、コンデンサＣ８の一方端と接続される。ここで、コンデンサＣ８は、基材層Ｍ１３，Ｍ１５，Ｍ１７に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。具体的には、コンデンサＣ８は、基材層Ｍ１３，Ｍ１５，Ｍ１７においてｚ軸の正方向側の主面に一つずつ形成されたパターン導体を含んでいる。基材層Ｍ１３，Ｍ１５，Ｍ１７のパターン導体は、グランド導体Ｇ１〜Ｇ３のいずれか一つまたは二つとｚ軸方向に対向する。また、これら三つのパターン導体は、各基材層Ｍ１３〜Ｍ１６を貫通するビア導体によりｚ軸方向に直列に接続される。このような構成を、コンデンサＣ８は有している。
【００３９】
また、インダクタＬ５の外部端子電極ｈは、ビア導体等を介して、インダクタＬ６の外部端子電極ｉと接続される。また、コンデンサＣ４は、ビア導体等を用いて、インダクタＬ６と並列接続されるように、積層体３の内部に形成される。より具体的には、コンデンサＣ４は、積層体３において、ｘ軸の正方向側端部に形成されている。本実施形態では、コンデンサＣ４は、基材層Ｍ３〜Ｍ９のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体と、を含んでいる。より具体的には、これら基材層Ｍ３〜Ｍ９のうちｚ軸方向に隣り合う基材層に形成された二つのパターン導体が基材層を介してｚ軸方向に対向する。また、基材層Ｍ３，Ｍ５，Ｍ７，Ｍ９に形成されたパターン導体は、基材層Ｍ３〜Ｍ８にそれぞれ形成されたビア導体により接続される。また、基材層Ｍ４，Ｍ６，Ｍ８に形成されたパターン導体は、基材層Ｍ４〜Ｍ７に形成されたビア導体により接続される。このような構成を、コンデンサＣ４は有している。
【００４０】
出力端子Ｐout1は、基材層Ｍ２０の第二主面に形成された電極である。より具体的には、この第二主面において、ｙ軸方向の正方向側端部であって、かつｘ軸方向の略中央に形成される。この出力端子Ｐout1は、インダクタＬ６の外部端子電極ｊと、複数のビア導体を介して接続される。
【００４１】
また、基材層Ｍ２０の第二主面において、ｘ軸の正方向側端部には、二つのグランド端子ＰGND3，ＰGND4が形成される。この第二主面においてｘ軸の負方向側端部には、共通入力端子Ｐinを挟むように、二つのグランド端子ＰGND1，ＰGND2がｙ軸に平行に配列されている。
【００４２】
上述した通り、積層体３において、基材層Ｍ１４，Ｍ１６，Ｍ１８の上面にはグランド導体Ｇ１，Ｇ２，Ｇ３が形成される。グランド導体Ｇ１は単体で、基材層Ｍ１３，Ｍ１５のいずれかに形成されたコンデンサＣ５〜Ｃ８のパターン導体とｚ軸方向に対向するように、ｘ軸方向に延在するように形成されている。また、グランド導体Ｇ２，Ｇ３もまた、グランド導体Ｇ１と同様に、ｚ軸方向に隣り合う基材層Ｍに形成されたコンデンサＣ５〜Ｃ８のパターン導体とｚ軸方向に対向するよう、ｘ軸方向に延在するように形成されている。
【００４３】
上記に加え、グランド導体Ｇ１は、コンデンサＣ１〜Ｃ３を構成するパターン導体と、基材層Ｍ８〜Ｍ１３（つまり、六層）を挟んでｚ軸方向に対向している。グランド導体Ｇ１はさらに、コンデンサＣ４を構成するパターン導体と、基材層Ｍ９〜Ｍ１３（五層）を挟んでｚ軸方向に対向している。この構成により、コンデンサＣ１〜Ｃ４と、グランド導体Ｇ１との間には、図１に示すように浮遊容量Ｃｓａ〜Ｃｓｄが発生する。
【００４４】
また、グランド導体Ｇ１〜Ｇ３は、複数のビア導体を介して、ｚ軸方向に直列に接続されている。また、グランド導体Ｇ３に関しては、ｘ軸の負方向側端部に設けられたビア導体を介して、積層体３の第二主面において、ｘ軸の負方向側端部に設けられたグランド端子ＰGND1と接続されている。また、上記の通り、積層体３に設けられたコンデンサＣ１〜Ｃ４を構成するパターン導体と、グランド導体Ｇ１との間にはそれぞれ浮遊容量Ｃｓａ〜Ｃｓｄが発生する。この浮遊容量Ｃｓａ〜Ｃｓｄの大きさは、パターン導体の形状によってそれぞれ異なる。
【００４５】
ところで、一般的に、電流が流れる導体はインダクタンスを有する。従って、グランド導体Ｇ１〜Ｇ３は全体として、その形状や電流経路の長さによって定まるインダクタンス成分Ｌを有する。ここで、図１の等価回路上では、浮遊容量Ｃｓａからグランド導体Ｇ１〜Ｇ３およびビア導体を介してグランド端子までの間のインダクタンス成分がＬａとして示されている。同様に、浮遊容量Ｃｓｂ〜Ｃｓｄのそれぞれから、グランド導体Ｇ１〜Ｇ３およびビア導体を介してグランド端子までの間のインダクタンス成分が、Ｌｂ〜Ｌｄとして示されている。
【００４６】
ここで、本実施形態では、グランド導体Ｇ１〜Ｇ３は、互いに複数のビア導体を介して接続されており、グランド導体Ｇ３のｘ軸の負方向側端部からグランド端子ＰGND1に接続されている。その結果として、グランド導体Ｇ１〜Ｇ３には、インダクタンス成分Ｌが発生している。ここで、インダクタンス成分Ｌを例えば小さくするのであれば、グランド導体Ｇ３のｘ軸の負方向側端部ではなく、ｘ軸の正方向側にシフトした位置から、ビア導体を介してグランド端子と接続されればよい。このように、所望のインダクタンス成分Ｌに応じて、グランド導体Ｇ１〜Ｇ３におけるグランド端子ＰGND1へのビア導体への引出位置は適宜調整されればよい。
【００４７】
次に、ＨＰＦ７の詳細な構成について説明する。コンデンサＣ９は、一方端で、ＬＰＦ５およびＨＰＦ７で共用されるインダクタＬ１の他方端と接続されている。本実施形態では、コンデンサＣ９は、基材層Ｍ３〜Ｍ１０のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体とから構成される。コンデンサＣ９の他方端には、インダクタＬ７の外部端子電極ｋが、ビア導体等を介して接続される。
【００４８】
インダクタＬ７の外部端子電極ｌは、ビア導体等を介して、コンデンサＣ１３と直列に接続される。このインダクタＬ７とコンデンサＣ１３とにより直列共振回路７１が構成される。コンデンサＣ１３は、基材層Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９に一つずつ形成されたパターン導体群からなる。各パターン導体は、基材層Ｍ１４，Ｍ１６，Ｍ１８に形成されたグランド導体Ｇ１，Ｇ２，Ｇ３のいずれかとｚ軸方向に対向する。また、四つのパターン導体は、複数のビア導体により直列に接続される。この構成により、コンデンサＣ１３が形成される。
【００４９】
コンデンサＣ１０は、自身の一方端で、コンデンサＣ９の他方端と接続されている。本実施形態では、コンデンサＣ１０は、基材層Ｍ３〜Ｍ９のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体とから構成される。コンデンサＣ１０の他方端には、インダクタＬ８の外部端子電極ｍが、ビア導体等を介して接続される。
【００５０】
インダクタＬ８の外部端子電極ｎは、ビア導体等を介して、コンデンサＣ１４と直列に接続される。このインダクタＬ８とコンデンサＣ１４とにより直列共振回路７２が構成される。コンデンサＣ１４は、基材層Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９に一つずつ形成されたパターン導体からなる。各パターン導体は、基材層Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８のいずれかに形成されたグランド導体Ｇ４，Ｇ５，Ｇ６，Ｇ７とｚ軸方向に対向する。また、五つのパターン導体は、複数のビア導体により直列に接続される。これにより、コンデンサＣ１４が形成される。
【００５１】
コンデンサＣ１１は、自身の一方端で、コンデンサＣ１０の他方端と接続されている。本実施形態では、コンデンサＣ１１は、基材層Ｍ３〜Ｍ９のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体とから構成される。コンデンサＣ１１の他方端には、インダクタＬ９の外部端子電極ｏが、ビア導体等を介して接続される。
【００５２】
インダクタＬ９の外部端子電極ｐは、ビア導体等を介して、コンデンサＣ１５と直列に接続される。このインダクタＬ９とコンデンサＣ１５とにより直列共振回路７３が構成される。コンデンサＣ１５は、基材層Ｍ１１，Ｍ１３，Ｍ１５，Ｍ１７，Ｍ１９に一つずつ形成されたパターン導体からなる。各パターン導体は、基材層Ｍ１２，Ｍ１４，Ｍ１６，Ｍ１８に形成されたグランド導体Ｇ４，Ｇ５，Ｇ６，Ｇ７のいずれかとｚ軸方向に対向する。また、五つのパターン導体は、複数のビア導体により直列に接続される。この構成により、コンデンサＣ１５が形成される。
【００５３】
コンデンサＣ１２は、自身の一方端で、コンデンサＣ１１の他方端と接続されている。本実施形態では、コンデンサＣ１２は、基材層Ｍ３〜Ｍ９のそれぞれの上面に一つずつ形成されたパターン導体と、複数のビア導体とから構成される。コンデンサＣ１２の他方端には、インダクタＬ９の外部端子電極ｏが、配線導体、ランド電極および複数のビア導体を介して接続される。
【００５４】
インダクタＬ１０の外部端子電極ｑは、ビア導体等を介して、コンデンサＣ１２の他方端と接続されている。このインダクタＬ１０の右側の外部端子電極ｒは、ビア導体等を介して、インダクタＬ１１の外部端子電極ｔと接続されている。インダクタＬ１１の外部端子電極ｓは、複数のビア導体を介してグランド端子ＰGND4と接続されている。インダクタＬ１１と並列接続されるように、コンデンサＣ１６は、積層体３の内部に形成される。本実施形態では、コンデンサＣ１６は、基材層Ｍ４，Ｍ７の上面に形成されたパターン導体と、複数のビア導体とから構成される。コンデンサＣ１６の他方端は、複数のビア導体を介してグランド端子ＰGND4に接続されている。
【００５５】
出力端子Ｐout2は、基材層Ｍ２０の下面に形成された電極である。より具体的には、この下面において、ｙ軸方向の負方向側端部であって、かつｘ軸方向の略中央に形成されている。この出力端子Ｐout2は、インダクタＬ１０の外部端子電極ｒと、ビア導体等を介して接続される。
【００５６】
（ローパスフィルタ・分波器の製造方法）
次に、上記分波器１の製造方法について説明する。まず、積層体３が作製される。より詳細には、Ａｌ2Ｏ3とＣｅＯ3とＢａ2Ｔｉ4Ｏ12とＣａ−Ａｌ−Ｂ−Ｓｉ系ガラス粉末と
を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、セラミック粉末を得る。なお、積層体を構成する誘電体材料については特に限定されず、合成樹脂または誘電体セラミックスなどを用いることも可能である。
【００５７】
所望のセラミック粉末に対して結合剤と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、各基材層Ｍとなるべきセラミックグリーンシートを得る。
【００５８】
次に、各セラミックグリーンシートには、レーザや打ち抜きプレスを利用して、ビア導体用のスルーホールが形成され、これらスルーホール内に、例えば銅等を主成分とする金属からなる電極ペーストが充填される。このようなセラミックグリーンシートは、所望枚数（本実施形態では基材層Ｍ１〜Ｍ２０の二十枚）積層される。
【００５９】
次に、各セラミックグリーンシートの一方の主面上には、銅等の金属を主成分とするとする導電性ペーストがスクリーン印刷法やフォトリソグラフィ法などの方法で塗布されることにより、各種電極、各種パターン導体が形成される。
【００６０】
次に、セラミックグリーンシートの積層体はまとめて加圧接着された後、焼成される。その後、インダクタＬ２〜Ｌ１１が積層体３の上面に実装される。その後、個々の積層体３のサイズにダイシングされ、分波器１が完成する。
【００６１】
（ローパスフィルタ・分波器の主な作用・効果）
以上説明した通り、コンデンサＣ１〜Ｃ４とグランド導体Ｇ１との間には、図１に示すように浮遊容量Ｃｓａ〜Ｃｓｄが発生する。ここで、コンデンサＣ４とグランド導体Ｇ１との間の距離が、他のコンデンサＣ１〜Ｃ３のそれよりも小さい。よって、コンデンサＣ４に基づく浮遊容量Ｃｓｄが最も大きくなる。
【００６２】
また、コンデンサＣ１〜Ｃ４は、ｘ軸方向に並ぶように配列されており、グランド導体Ｇ１とそれぞれ対向する。また、グランド導体Ｇ１〜Ｇ３はｘ軸の負方向側端部でグランド端子ＰGND1と接続されている。よって、グランド導体Ｇ１〜Ｇ３には、実質的に積層体３のｘ軸方向長さ分だけ電流が流れる。このように電流が相対的に長い区間を流れるため、グランド導体Ｇ１〜Ｇ３には、相対的に大きなインダクタンス成分Ｌが発生する。
【００６３】
このような大きなインダクタンス成分Ｌおよび浮遊容量Ｃｓが直列共振するため、減衰極の周波数位置をＬＰＦ５の通過帯域の近傍に調整可能で、減衰極における減衰量を改善することができる。ここで、減衰極の周波数位置は、インダクタンス成分Ｌ（つまり、グランド導体Ｇ１〜Ｇ３のｘ軸方向長さや、グランド導体Ｇ１〜Ｇ３におけるグランド端子ＰGND1との接続位置）を適宜変更することで調整される。
【００６４】
ここで、本件発明者は、本実施形態の技術的効果を確認するため、図５に示す比較例（以下、分波器１’という）を準備した。
【００６５】
図５の分波器１’は、図１の分波器１と比較すると、インダクタンス成分Ｌを発生させない構成になっている点で相違する。より具体的には、図６の楕円で囲った部分に示すように、分波器１’においては、グランド導体Ｇ１等はｘ軸の正方向側端部でグランド端子ＰGND5と接続されている。その結果、グランド導体Ｇ１等にはｘ軸方向にさほど大きな電流は流れない。
【００６６】
分波器１’は、他にも、インダクタＬ１を備えていない点で分波器１と相違するが、インダクタＬ１は、減衰極の特性には影響しないため、技術的効果を議論する上で、インダクタＬ１を備える分波器１と、それを備えない分波器１’とを比較しても実質的に支障はない。
【００６７】
上記以外に両分波器１，１’の間に相違点はない。それゆえ、図５において、図１の構成に相当するものには、同一の参照符号を付け、それぞれの説明を省略する。
【００６８】
ここで、図７Ａは、図５の分波器１’の通過帯域特性を示し、図７Ｂは、図７Ａの２００ＭＨｚまでの通過帯域特性を示している。図２Ｂおよび図７Ｂを比較すると分かるように、本実施形態に係る分波器１では、相対的に大きなインダクタンス成分Ｌおよび浮遊容量Ｃｓａ〜Ｃｓｄによる直列共振を利用することで、比較例に係る分波器１’と比較して、減衰極が低周波数側にシフトしており、かつ通過帯域近傍での減衰量が大きくなっている。このように、本実施形態によれば、より望ましい減衰極が得られていることが分かる。
【００６９】
（ローパスフィルタ・分波器の他の作用・効果）
インダクタＬ２〜Ｌ１１は、巻線型チップインダクタであって、基材層Ｍ１の第一主面（つまり、積層体３の表面）に実装されている。巻線型チップインダクタは、積層体３内にパターン導体で構成されるインダクタと比較すると、Ｌ値およびＱ値を大きくし易い。これにより、ローパスフィルタ、ひいては分波器を小型化しかつ高Ｑ化することが可能となる。また、インダクタＬ２〜Ｌ１１は表面実装型であるため、積層体３へ簡単に実装可能である。
【００７０】
また、共通入力端子Ｐinの直後であって、ＬＰＦ５およびＨＰＦ７の直列腕にインダクタＬ１が挿入されている。これにより、ＬＰＦ５およびＨＰＦ７それぞれのインピーダンスが大きくなる。その結果、分波器１のリターンロスを抑制することが可能となる。特に、ＨＰＦ７における通過帯域でのリターンロスを抑制することが可能となる。
【００７１】
また、上記分波器１によれば、積層体３には、少なくともコンデンサＣ１〜Ｃ１６が設けられる。これにより、不所望な浮遊容量が発生して、高周波特性を劣化させる場合がある。そこで、本実施形態では、ＨＰＦ７の後段には、インダクタＬ１０とコンデンサＣ１６およびＬ１１からなる位相調整回路を挿入して、高周波特性の劣化を抑制している。この位相調整回路により、ＨＰＦ７の通過帯域を広げながら、出力インピーダンスを合わせることが可能となる。
【００７２】
また、上記分波器１によれば、例えば、ＬＰＦ５側の第一グランド導体Ｇ１と、ＨＰＦ７側の第二グランド導体Ｇ５とは、同一基材層Ｍ１４（図４Ｃを参照）に形成されてはいるが、互いに分離して設けられている。ここで、もしＬＰＦ５およびＨＰＦ７がグランド導体を共用すると、ＬＰＦ５およびＨＰＦ７に相互に干渉しあってしまう。このような干渉を避けるため、ＬＰＦ５側の第一グランド導体Ｇ１〜Ｇ３と、ＨＰＦ７側の第二グランド導体Ｇ４〜Ｇ７とは、互いに分離して設けられている。
【００７３】
また、上記説明および図４Ａ〜図４Ｄから明らかなように、グランド導体Ｇ１〜Ｇ３は、コンデンサＣ１〜Ｃ４を基準として、積層体３の第二主面に形成されたグランド端子ＰGND1〜ＰGND4に近接して設けられる。この構成により、グランド導体Ｇ１〜Ｇ３とグランド端子ＰGND1〜ＰGND4との間の距離を小さくできるため、余分なインダクタンス成分の発生を抑えることが可能となる。
【００７４】
（第１の変形例）
次に、図８〜図９Ｂを参照して、上記実施形態の第１の変形例に係る分波器１ａについて詳説する。図８の分波器１ａは、図１の分波器１と比較すると、ＬＰＦ５における並列共振回路５４と出力端子Ｐout1との間にインダクタＬ１２をさらに備える点で相違する。それ以外に両分波器１，１ａの間に相違点は無い。それゆえ、図８において、図１の構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
【００７５】
インダクタＬ１２は、基材層Ｍ１の第一主面に実装される巻線型チップインダクタであっても構わないし、積層体３に内蔵されるものであっても構わない。このインダクタＬ１２を備えることにより、図９Ａおよび図９Ｂに示すように、ＬＰＦ５における高周波数側の減衰量を、上記実施形態の場合（一点鎖線を参照）と比較して、基本波の三倍波程度の高周波数帯域まで改善することができる。
【００７６】
（第２の変形例）
次に、図１０を参照して、上記実施形態の第２の変形例に係る分波器１ｂについて説明する。図１０の分波器１ｂは、図３Ａの分波器１と比較すると、インダクタＬ６の位置において相違する。
【００７７】
インダクタＬ６は、インダクタＬ５に対してｘ軸方向の正方向側に設けられている。また、インダクタＬ６は、長手方向がｙ軸方向と一致するように配置されている。これにより、ローパスフィルタ５において最も後段に設けられている並列共振回路５４に含まれるインダクタＬ６の長手方向と、ハイパスフィルタ７においてインダクタＬ６の最も近くに設けられているインダクタＬ１０の長手方向とは直交している。すなわち、インダクタＬ６のコイル軸とインダクタＬ１０のコイル軸とが直交している。
【００７８】
以上のように構成された分波器１ｂによれば、ローパスフィルタ５の減衰量を大きくすることができる。より詳細には、より後段のインダクタが他のインダクタと磁気結合すると、ローパスフィルタ５の減衰量がより小さくなる。そこで、分波器１ｂでは、ローパスフィルタ５において最も後段に設けられているインダクタＬ６に含まれるコイル軸とインダクタＬ６の最も近くに設けられているインダクタＬ１０のコイル軸とが直交している。これにより、インダクタＬ６とインダクタＬ１０とが磁気結合することが抑制される。よって、ローパスフィルタ５の減衰量が大きくなる。
【００７９】
（第３の変形例）
次に、図１１を参照して、上記実施形態の第３の変形例に係る分波器１ｃについて説明する。図１１の分波器１ｃは、図１０の分波器１ｂと比較すると、金属性のシールドチップ６０を備えている点において相違する。
【００８０】
シールドチップ６０は、積層体３の第一主面において、インダクタＬ６とインダクタＬ１０との間に設けられている。これにより、インダクタＬ６とインダクタＬ１０との磁気結合が効果的に抑制される。
【００８１】
（第４の変形例）
次に、図１２を参照して、上記実施形態の第４の変形例に係る分波器１ｄについて説明する。図１２の分波器１ｄは、図３Ｂの分波器１と比較すると、基材層Ｍ１〜Ｍ２０の材料が異なっている点において相違する。
【００８２】
より詳細には、基材層Ｍ３〜Ｍ９，Ｍ１１〜Ｍ１８にはコンデンサが設けられており、基材層Ｍ１，Ｍ２，Ｍ１０，Ｍ１９，Ｍ２０にはコンデンサが設けられていない。そこで、基材層Ｍ１，Ｍ２，Ｍ１０，Ｍ１９，Ｍ２０の材料と基材層Ｍ３〜Ｍ９，Ｍ１１〜Ｍ１８の材料とを異ならせている。これにより、基材層Ｍ１，Ｍ２，Ｍ１０，Ｍ１９，Ｍ２０の比誘電率を、基材層Ｍ３〜Ｍ９，Ｍ１１〜Ｍ１８の比誘電率よりも小さくしている。これにより、基材層Ｍ３〜Ｍ９，Ｍ１１〜Ｍ１８において、容量を発生しやすくして分波器１ｃの薄型化を図ると共に、基材層Ｍ１，Ｍ２，Ｍ１０，Ｍ１９，Ｍ２０において、浮遊容量を発生しにくくしてローパスフィルタ５及びハイパスフィルタ７の特性の変動を抑制することができる。
【００８３】
（付記）
なお、上記分波器１，１ａ，１ｂ，１ｃ，１ｄを容易にピックアップできるように、分波器１，１ａ，１ｂ，１ｃ，１ｄの第一主面中央部には、ピックアップ用のスペースが確保されるよう、インダクタＬ２〜Ｌ１１が配置されることが好ましい。
【００８４】
また、分波器１，１ａ，１ｂ，１ｃ，１ｄの第一主面に金属ケース及び樹脂カバーや天板を設けても構わない。また、樹脂カバーや天板に関しては、一般的に使用される樹脂でも可能であるが、インダクタＬ２〜Ｌ１１から発生する磁界を閉じ込めるために、磁性材料からなることが好ましい。
【００８５】
また、分波器１，１ａ，１ｂ，１ｃ，１ｄは金属製のケースに収容されても構わない。
【００８６】
また、上記実施形態では、分波器１にＬＰＦ５およびＨＰＦ７を内蔵する例を説明した。しかし、これに限らず、ＨＰＦ７を備えずに、ＬＰＦ５単独であっても構わない。また、このＬＰＦ５は、分波器１に限らず、共振器、フィルタ、バラン等に内蔵されても構わない。
【００８７】
また、上記実施形態では、ＬＰＦ５およびＨＰＦ７にインダクタＬ１を備える例を説明した。しかし、ＬＰＦ５およびＨＰＦ７には、インダクタＬ１を備えていなくても良い。
【産業上の利用可能性】
【００８８】
本発明に係る有極型ローパスフィルタ、およびこれを備えた分波器は、所望の周波数位置に減衰極を設けることが可能であり、分波器、共振器、バラン等に好適である。
【符号の説明】
【００８９】
１，１ａ，１ｂ，１ｃ，１ｄ  分波器
３  積層体
Ｍ１〜Ｍ２０  基材層
５  有極型ローパスフィルタ
７  ハイパスフィルタ
５１〜５４  並列共振回路
６０  シールドチップ
Ｃ１〜Ｃ１６  コンデンサ
Ｌ１〜Ｌ１２  インダクタ
Ｇ１〜Ｇ７  グランド導体
【図１】
2014179967.tif 000003
【図２Ａ】
2014179967.tif 000004
【図２Ｂ】
2014179967.tif 000005
【図３Ａ】
2014179967.tif 000006
【図３Ｂ】
2014179967.tif 000007
【図４Ａ】
2014179967.tif 000008
【図４Ｂ】
2014179967.tif 000009
【図４Ｃ】
2014179967.tif 000010
【図４Ｄ】
2014179967.tif 000011
【図５】
2014179967.tif 000012
【図６】
2014179967.tif 000013
【図７Ａ】
2014179967.tif 000014
【図７Ｂ】
2014179967.tif 000015
【図８】
2014179967.tif 000016
【図９Ａ】
2014179967.tif 000017
【図９Ｂ】
2014179967.tif 000018
【図１０】
2014179967.tif 000019
【図１１】
2014179967.tif 000020
【図１２】
2014179967.tif 000021