(57)【要約】【課題】極薄で均一且つ再現性のある薄膜を安価に量産でき、半導体と薄膜界面の界面準位を容易に低減でき、薄膜に大きな電流を流して長時間使用しても、信頼性の低下や特性変化が生じることのない光電変換素子を提供する。【解決手段】結晶半導体１２と、前記結晶半導体１２の第１表面１４に接して設けられる第１水素化アモルファス半導体膜１６と、前記結晶半導体１２に前記第１水素化アモルファス半導体膜１６を介して設けられる第１低抵抗膜２０と、を備える。【選択図】図１
2014027001.tif 000002
【特許請求の範囲】
【請求項１】
結晶半導体と、
前記結晶半導体の第１表面に接して設けられる第１水素化アモルファス半導体膜と、
前記結晶半導体に前記第１水素化アモルファス半導体膜を介して設けられる第１低抵抗膜と、
を備えることを特徴とする光電変換素子。
【請求項２】
請求項１記載の光電変換素子において、
前記第１水素化アモルファス半導体膜と前記第１低抵抗膜とに接し、前記第１水素化アモルファス半導体膜と前記第１低抵抗膜との間に設けられる第１電荷保持層を備えることを特徴とする光電変換素子。
【請求項３】
請求項１記載の光電変換素子において、
前記第１表面と対向する前記結晶半導体の第２表面に接して設けられる第２水素化アモルファス半導体膜と、
前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、
を備え、
前記第２低抵抗膜は、前記第１低抵抗膜と仕事関数の値が異なることを特徴とする光電変換素子。
【請求項４】
請求項３記載の光電変換素子において、
前記第２水素化アモルファス半導体膜と前記第２低抵抗膜とに接し、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜との間に設けられる第２電荷保持層を備えることを特徴とする光電変換素子。
【請求項５】
請求項１記載の光電変換素子において、
前記第１水素化アモルファス半導体膜と前記第１低抵抗膜とに接し、前記第１水素化アモルファス半導体膜と前記第１低抵抗膜との間に設けられる第１電荷保持層と、
前記第１表面と対向する前記結晶半導体の第２表面に接して設けられる第２水素化アモルファス半導体膜と、
前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、
前記第２水素化アモルファス半導体膜と前記第２低抵抗膜とに接し、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜との間に設けられる第２電荷保持層と、
を備え、
前記第２電荷保持層の電荷は、前記第１電荷保持層の電荷と符号が異なることを特徴とする光電変換素子。
【請求項６】
請求項１記載の光電変換素子において、
前記第１表面に接し、前記第１水素化アモルファス半導体膜と並置されて設けられる第２水素化アモルファス半導体膜と、
前記第１低抵抗膜と分離され、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、
を備え、
前記第２低抵抗膜は、前記第１低抵抗膜と仕事関数の値が異なることを特徴とする光電変換素子。
【請求項７】
請求項２記載の光電変換素子において、
前記第１表面に接し、前記第１水素化アモルファス半導体膜と並置されて設けられる第２水素化アモルファス半導体膜と、
前記第１低抵抗膜と分離され、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、
前記第２水素化アモルファス半導体膜と前記第２低抵抗膜とに接し、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜との間に設けられる第２電荷保持層と、
を備え、
前記第２電荷保持層の電荷は、前記第１電荷保持層の電荷と符号が異なることを特徴とする光電変換素子。
【請求項８】
請求項６又は７記載の光電変換素子において、
前記第１水素化アモルファス半導体膜と前記第２水素化アモルファス半導体膜とは、同一材料であることを特徴とする光電変換素子。
【請求項９】
請求項１〜８のいずれか１項に記載の光電変換素子において、
前記第１水素化アモルファス半導体膜には、凹部が形成され、前記第１低抵抗膜の少なくとも一部は、前記凹部の位置に対応させて設けられることを特徴とする光電変換素子。
【請求項１０】
請求項３〜９のいずれか１項に記載の光電変換素子において、
前記第２水素化アモルファス半導体膜には、凹部が形成され、前記第２低抵抗膜の少なくとも一部は、前記凹部の位置に対応させて設けられることを特徴とする光電変換素子。
【請求項１１】
請求項１、３、４、６のいずれか１項に記載の光電変換素子において、
前記第１低抵抗膜と並置され、前記結晶半導体に前記水素化アモルファス半導体膜を介して設けられる前記第１電荷保持層を備えることを特徴とする光電変換素子。
【請求項１２】
請求項３又は６記載の光電変換素子において、
前記第２低抵抗膜と並置され、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２電荷保持層を備えることを特徴とする光電変換素子。
【請求項１３】
請求項１又は２記載の光電変換素子において、
前記第１低抵抗膜は、光電変換される波長の光を透過する材料又は膜厚からなることを特徴とする光電変換素子。
【請求項１４】
請求項３又は５記載の光電変換素子において、
前記第１低抵抗膜又は前記第２低抵抗膜の少なくとも一方は、光電変換される波長の光を透過する材料又は膜厚からなることを特徴とする光電変換素子。
【請求項１５】
請求項１、２、６〜８のいずれか１項に記載の光電変換素子において、
前記結晶半導体は、前記第１表面と対向する前記結晶半導体の第２表面にパッシベーション層を備えることを特徴とする光電変換素子。
【請求項１６】
請求項１５記載の光電変換素子において、
前記パッシベーション層は、光電変換される波長の光に対する反射防止機能を兼ね備え、又は、反射防止膜を備えることを特徴とする光電変換素子。
【請求項１７】
請求項１又は２記載の光電変換素子において、
前記結晶半導体は、前記第１表面、又は、前記第１表面と対向する前記結晶半導体の第２表面にオーミック接触を有する電極を備えることを特徴とする光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトレジスタ、フォトダイオード、フォトトランジスタ、太陽電池などの、光を電気に変換する光電変換素子に関する。
【背景技術】
【０００２】
光電変換素子には、照射光の強度、波長などが変化した結果、素子抵抗が変化するフォトレジスタ、素子電流又は電圧が変化するフォトダイオード、素子電流がフォトダイオードよりも増幅されて変化するフォトトランジスタ、出力電流、電圧、電力が変化する太陽電池などがある。フォトダイオード、太陽電池を構成する電子構造には、ｐｎ接合、ＭＩＳ構造が知られている。
【０００３】
ｐｎ接合は、さらに、ｐ形半導体とｎ形半導体とが同じ半導体材料で構成されるホモ接合、ｐ形半導体とｎ形半導体とが異なる半導体材料で構成されるヘテロ接合がある。ヘテロ接合は、短波長感度の良いフォトダイオードや高効率の太陽電池を化合物半導体で実現する手段として使われる場合が多い。
【０００４】
一方、フォトダイオードやフォトトランジスタをシリコン半導体で実現する場合、ホモ接合を用いることが多いが、アモルファスシリコンと結晶シリコンのｐｎ接合によるヘテロ接合太陽電池が高効率を目指して開発されている。アモルファスシリコンと結晶シリコンのヘテロ接合において、ｐ形アモルファスシリコンとｎ形結晶シリコンとの間に、価電子制御不純物を意図的に添加しない"ｉ"層と呼ばれるアモルファスシリコンを介在させることにより、開放電圧Ｖｏｃを改善する技術が開発されている（非特許文献１）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】M. Taguchi, M. Tanaka, T. Matsuyama, T. Matsuoka, S. Tsuda, S. Nakano, Y. Kishi and Y. Kuwano, Technical Digest of the International PVSEC-5, C-IIIa-1, Kyoto, Japan, 1990, p.689
【非特許文献２】R. B. Godfrey and M. A. Green, IEEE Transactions on Electron Devices, Vol. ED-27, No. 4, April, 1980 , p.737
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ヘテロ接合太陽電池は、ｐ形アモルファスシリコン層での短波長域の光吸収による損失、ｐ形アモルファスシリコン層の上に設けられる透明導電膜の長波長域の光吸収による損失がある。ｐ形アモルファスシリコン層による短波長光損失を改善するため、ワイドギャップを有するアモルファスシリコンカーバイド、酸素添加したアモルファスシリコンを用いることが試行されている。
【０００７】
一方、ＭＩＳ形の光電変換素子は、金属／絶縁膜／半導体から構成されている。ＭＩＳ形には、構造及び製造工程が簡単であるという特徴があるが、絶縁膜としてはＳｉＯ２が使われており、１．６ｎｍ以下の極薄い膜厚に制御しなければならない（非特許文献２）。そのため、低価格量産技術の観点からは、問題がある。長時間にわたり大きな電流（太陽電池としては最大４０ｍＡ／ｃｍ２）を流すことは、絶縁膜としての信頼性の観点から望ましくない。また、表面再結合に敏感であり、ＳｉＯ２界面の界面準位の低減が変換効率を改善するために不可欠である。長時間大きい電流を流すと、界面準位が増加し、変換効率が時間とともに減少してしまう。
【０００８】
本発明は、上記の課題を解決するためになされたものであって、極薄で均一且つ再現性のある薄膜を安価に量産でき、半導体と絶縁薄膜界面の界面準位を容易に低減でき、絶縁薄膜に大きな電流を流して長時間使用しても、信頼性の低下や特性変化が生じることのない光電変換素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の光電変換素子は、結晶半導体と、前記結晶半導体の第１表面に接して設けられる第１水素化アモルファス半導体膜と、前記結晶半導体に前記第１水素化アモルファス半導体膜を介して設けられる第１低抵抗膜と、を備えることを特徴とする。
【００１０】
請求項２記載の光電変換素子は、請求項１記載の光電変換素子において、前記第１水素化アモルファス半導体膜と前記第１低抵抗膜とに接し、前記第１水素化アモルファス半導体膜と前記第１低抵抗膜との間に設けられる第１電荷保持層を備えることを特徴とする。
【００１１】
請求項３記載の光電変換素子は、請求項１記載の光電変換素子において、前記第１表面と対向する前記結晶半導体の第２表面に接して設けられる第２水素化アモルファス半導体膜と、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、を備え、前記第２低抵抗膜は、前記第１抵抗膜と仕事関数の値が異なることを特徴とする。
【００１２】
請求項４記載の光電変換素子は、請求項３記載の光電変換素子において、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜とに接し、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜との間に設けられる第２電荷保持層を備えることを特徴とする。
【００１３】
請求項５記載の光電変換素子は、請求項１記載の光電変換素子において、前記第１水素化アモルファス半導体膜と前記第１低抵抗膜とに接し、前記第１水素化アモルファス半導体膜と前記第１低抵抗膜との間に設けられる第１電荷保持層と、前記第１表面と対向する前記結晶半導体の第２表面に接して設けられる第２水素化アモルファス半導体膜と、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜とに接し、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜との間に設けられる第２電荷保持層と、を備え、前記第２電荷保持層の電荷は、前記第１電荷保持層の電荷と符号が異なることを特徴とする。
【００１４】
請求項６記載の光電変換素子は、請求項１記載の光電変換素子において、前記第１表面に接し、前記第１水素化アモルファス半導体膜と並置されて設けられる第２水素化アモルファス半導体膜と、前記第１低抵抗膜と分離され、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、を備え、前記第２低抵抗膜は、前記第１低抵抗膜と仕事関数の値が異なることを特徴とする。
【００１５】
請求項７記載の光電変換素子は、請求項２記載の光電変換素子において、前記第１表面に接し、前記第１水素化アモルファス半導体膜と並置されて設けられる第２水素化アモルファス半導体膜と、前記第１低抵抗膜と分離され、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２低抵抗膜と、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜とに接し、前記第２水素化アモルファス半導体膜と前記第２低抵抗膜との間に設けられる第２電荷保持層と、を備え、前記第２電荷保持層の電荷は、前記第１電荷保持層の電荷と符号が異なることを特徴とする。
【００１６】
請求項８記載の光電変換素子は、請求項６又は７記載の光電変換素子において、前記第１水素化アモルファス半導体膜と前記第２水素化アモルファス半導体膜とは、同一材料であることを特徴とする。
【００１７】
請求項９記載の光電変換素子は、請求項１〜８のいずれか１項に記載の光電変換素子において、前記第１水素化アモルファス半導体膜には、凹部が形成され、前記第１低抵抗膜の少なくとも一部は、前記凹部の位置に対応させて設けられることを特徴とする。
【００１８】
請求項１０記載の光電変換素子は、請求項３〜９のいずれか１項に記載の光電変換素子において、前記第２水素化アモルファス半導体膜には、凹部が形成され、前記第２低抵抗膜の少なくとも一部は、前記凹部の位置に対応させて設けられることを特徴とする。
【００１９】
請求項１１記載の光電変換素子は、請求項１、３、４、６のいずれか１項に記載の光電変換素子において、前記第１低抵抗膜と並置され、前記結晶半導体に前記水素化アモルファス半導体膜を介して設けられる前記第１電荷保持層を備えることを特徴とする。
【００２０】
請求項１２記載の光電変換素子は、請求項３又は６記載の光電変換素子において、前記第２低抵抗膜と並置され、前記結晶半導体に前記第２水素化アモルファス半導体膜を介して設けられる第２電荷保持層を備えることを特徴とする。
【００２１】
請求項１３記載の光電変換素子は、請求項１又は２記載の光電変換素子において、前記第１低抵抗膜は、光電変換される波長の光を透過する材料又は膜厚からなることを特徴とする。
【００２２】
請求項１４記載の光電変換素子は、請求項３又は５記載の光電変換素子において、前記第１低抵抗膜又は前記第２低抵抗膜の少なくとも一方は、光電変換される波長の光を透過する材料又は膜厚からなることを特徴とする。
【００２３】
請求項１５記載の光電変換素子は、請求項１、２、６〜８のいずれか１項に記載の光電変換素子において、前記結晶半導体は、前記第１表面と対向する前記結晶半導体の第２表面にパッシベーション層を備えることを特徴とする。
【００２４】
請求項１６記載の光電変換素子は、請求項１５記載の光電変換素子において、前記パッシベーション層は、光電変換される波長の光に対する反射防止機能を兼ね備え、又は、反射防止膜を備えることを特徴とする。
【００２５】
請求項１７記載の光電変換素子は、請求項１又は２記載の光電変換素子において、前記結晶半導体は、前記第１表面、又は、前記第１表面と対向する前記結晶半導体の第２表面にオーミック接触を有する電極を備えることを特徴とする。
【発明の効果】
【００２６】
本発明に係る光電変換素子によれば、極薄で均一且つ再現性のある薄膜を安価に量産することができる。また、半導体と絶縁薄膜界面の界面準位を容易に低減でき、絶縁薄膜に大きな電流を流して長時間使用しても、信頼性の低下や特性変化が生じることがない光電変換素子を得ることができる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態の光電変換素子の断面図である。
【図２】図１に示す光電変換素子の出力電流電圧特性である。
【図３】第２実施形態の光電変換素子の断面図である。
【図４】第３実施形態の光電変換素子の断面図である。
【図５】図４に示す光電変換素子の出力電流電圧特性である。
【図６】第４実施形態の光電変換素子の断面図である。
【図７】第５実施形態の光電変換素子の断面図である。
【図８】第６実施形態の光電変換素子の断面図である。
【図９】第６実施形態の変形例である光電変換素子の断面図である。
【図１０】第７実施形態の光電変換素子の断面図である。
【図１１】第８実施形態の光電変換素子の断面図である。
【図１２】第９実施形態の光電変換素子の断面図である。
【図１３】第１０実施形態の光電変換素子の断面図である。
【図１４】第１１実施形態の光電変換素子の断面図である。
【図１５】第１１実施形態の変形例である光電変換素子の断面図である。
【発明を実施するための形態】
【００２８】
本発明に係る光電変換素子を構成する水素化アモルファス半導体膜及び電荷保持層は、プラズマＣＶＤ、触媒ＣＶＤ、ＡＬＤ（atomic layer deposition）などで製造可能であり、低温プロセスで量産化可能な技術が適用できる。また、従来のＭＩＳ形で使われていたＳｉＯ２に比べて、水素化アモルファス半導体膜は、数倍厚くて良いため、制御しやすい。太陽電池の動作レベルの電流を流しても劣化が少ない。また、従来のＭＩＳ形で使われていたＳｉＯ２に比べて、水素化アモルファス半導体膜は、結晶半導体の表面のパッシベーション効果に優れているため、高変換効率が得られやすい。
【００２９】
＜第１実施形態＞
図１は、第１実施形態の光電変換素子１０の断面図である。光電変換素子１０は、結晶半導体１２と、結晶半導体１２の第１表面１４に一方の表面が接して設けられる第１水素化アモルファス半導体膜１６と、第１水素化アモルファス半導体膜１６の他方の表面１８に接して設けられる複数の第１低抵抗膜２０と、第１表面１４と対向する結晶半導体１２の第２表面２２に接して設けられる電極２４とを備える。電極２４は、光電変換素子１０から直流電流又は電圧を取り出すため、結晶半導体１２とオーミック接触を有する。参照符号Ｈは、結晶半導体１２の厚さを表す。
【００３０】
光電変換素子１０には、第１表面１４側から光２６が入射される。表面１８に平面配置される複数の第１低抵抗膜２０は、光電変換対象の波長帯の光２６に対して不透明である場合、光２６を第１表面１４に導入するための間隙（gap）２８が第１低抵抗膜２０間に形成される。複数の第１低抵抗膜２０は、任意の個所で相互に接続される。間隙２８の幅は、結晶半導体１２内で光発生した少数キャリアの拡散長より小さく設定されると、少数キャリア収集効率が良い。
【００３１】
第１低抵抗膜２０としては、結晶半導体１２のフェルミレベルよりも、結晶半導体１２の禁制帯の中央（mid-gap）のエネルギーレベル側に仕事関数の値（真空のエネルギーレベルから測定した仕事関数のエネルギーレベル）を有する材料を選択する。結晶半導体１２がｐ形の場合には、その伝導帯に近いか、さらにそれを超えて絶対値の小さい仕事関数の値を有する材料を選択すると効果がある。結晶半導体１２がｎ形の場合は、その価電子帯に近いか、さらにそれを超えて絶対値の大きい仕事関数の値を有する材料を選択すると、第１表面１４を強く反転（heavy inversion）させるのに効果がある。
【００３２】
なお、第１表面１４に接していない表面１８には、第１低抵抗膜２０の少なくとも一部の位置に対応して、膜厚の薄い部分となる凹部（例えば、図９に示す凹部１５）を形成してもよい。この場合、第１水素化アモルファス半導体膜１６には、前記凹部により膜厚の薄い部分と厚い部分とが形成されることになる。第１低抵抗膜２０の少なくとも一部を前記凹部に対応して設けることにより、第１水素化アモルファス半導体膜１６の抵抗を小さくして、電流を効率的に引き出すことができる。
【００３３】
図２は、光電変換素子１０の出力特性を示す。この場合、結晶半導体１２は、結晶シリコン基板：ｐ形、１０Ωｃｍ、（１００）面、厚さ（Ｈ）約３５０μｍであり、第１水素化アモルファス半導体膜１６は、水素化アモルファスシリコン膜：厚さ１１ｎｍ、製膜温度約１００℃、価電子制御不純物の添加無しで製膜したものであり、第１低抵抗膜２０は、アルミニウム膜：厚さ７０ｎｍ、直径３００μｍである。
【００３４】
通常、ｐ形結晶シリコン基板の表面に直接アルミニウム膜を設けて熱処理を行うと、整流性がなくオーミック接触に近い特性となる。光電変換素子１０は、ｐ形結晶シリコン基板とアルミニウム膜との間に水素化アモルファスシリコン膜を介在させることにより、結晶シリコン基板電圧−アルミニウム膜間電圧１Ｖで暗状態での逆方向電流が１ｎＡオーダー、順方向電流が１０μＡオーダー流れる整流特性を示す。
【００３５】
図２は、マイクロプローブ装置の照明に使用されている白色発光ダイオード光により照射された時の出力特性のグラフであり、グラフの第１象限が光電変換素子１０から電力出力が得られる動作領域である。第４象限及び第１象限に示される光電流は、３００μｍΦのアルミニウム電極の外周の少数キャリア拡散長の距離で光発生する少数キャリア（この場合は電子）の中で、アルミニウム膜の下の空乏ないし反転接合に到達した電子が原因の電流である。
【００３６】
この電流密度は、太陽電池の通常の電流密度より１桁以上小さい。その理由は、光源として太陽光より桁違いに小さい照度の発光ダイオードを使用しているためである。なお、この実施形態では、裏面に設けたオーミック接触などの直列抵抗のため、１桁以上大きな電流での特性は、この直列抵抗が障害となるので、小さい照度の光源を使用している。
【００３７】
前記光電流が、アルミニウム膜（第１低抵抗膜２０）の下の空乏ないし反転接合に流れ込んだとき、外部に電流を取り出さない状態で発生した電圧が光電変換素子１０の開放電圧Ｖｏｃである。図２に示す実施形態では、Ｖｏｃ＝０．２２Ｖである。
【００３８】
＜第２実施形態＞
図３は、第２実施形態の光電変換素子３０の断面図である。第１実施形態の光電変換素子１０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００３９】
結晶半導体１２の第２表面２２には、複数の電極３２が平面配置される。複数の電極３２間の第２表面２２には、光発生少数キャリアの再結合損失を少なくして、効率を良くするため、パッシベーション（passivation）膜３４が設けられる。光電変換素子３０には、パッシベーション膜３４を介して、第２表面２２側から光２６を入射させることができる。この場合、第１低抵抗膜２０は、透明である必要がなく、その材料選択に自由度を与える。なお、パッシベーション膜３４が設けられる第２表面２２に反射防止膜（図示せず）を設けることにより、光２６の結晶半導体１２の領域への取り込み分を改善し、光電変換集光効率をさらに向上させることができる。
【００４０】
第１実施形態、第２実施形態を含む本実施形態に係る発明では、第１水素化アモルファス半導体膜１６及び後述の第２水素化アモルファス半導体膜７２（図８）を含む水素化アモルファス半導体膜は、結晶半導体１２の表面との界面を水素結合によりパッシベーションすることができる。このため、界面準位密度を低く抑えることができる。特に、結晶半導体１２がシリコン、シリコン・ゲルマニウム、ゲルマニウムの場合、効果が大きい。
【００４１】
水素化アモルファス半導体膜が水素化アモルファスシリコン（ａＳｉ：Ｈ）、水素化アモルファスシリコンカーバイド（ａＳｉｘＣｙ：Ｈ）、酸素を含む水素化アモルファスシリコン（ａＳｉｘＯｙ：Ｈ）、水素化アモルファスシリコン・ゲルマニウム（ａＳｉｘＧｅｙ：Ｈ）などの場合は、１００℃前後の低温からプラズマＣＶＤ、光ＣＶＤ、ｃａｔＣＶＤ（触媒ＣＶＤ）によって再現性のある製膜が可能で、量産化も可能である。
【００４２】
水素化アモルファス半導体膜を結晶半導体１２の表面に堆積する前に、プラズマ、光励起、触媒（加熱タングステン、加熱パラジウムなど）励起によりラディカル水素を形成し、結晶表面をクリーニング、水素化することができる。また、結晶半導体１２の表面に付着した不純物のうち、水素化して気化できるものは除去することもできる。
【００４３】
結晶半導体１２がシリコン、シリコン・ゲルマニウム、ゲルマニウムの場合は、ＳＦ６などを同様に励起して、結晶半導体１２の表面をエッチングして清浄化することもできる。これらの状態で真空を破らずに水素化アモルファス半導体膜の堆積チャンバーに搬送することにより、さらに界面準位の少ない水素化アモルファス半導体膜と結晶半導体１２との界面を得ることができる。
【００４４】
水素化アモルファス半導体膜は、ＭＩＳ形光電変換素子に使用された超薄絶縁膜と比べて、１０ｍＡ／ｃｍ２オーダーの電流を流しても劣化が少ない。抵抗率の調整に価電子制御不純物（例えば、硼素、燐など）を添加することができるが、膜中の電子的欠陥の増加を伴うので、水素化アモルファスシリコン膜の場合には、（硼素／シリコン）＜１０−４、（燐／シリコン）＜１０−５が望ましい。
【００４５】
第１低抵抗膜２０及び後述の第２低抵抗膜７６を含む低抵抗膜は、抵抗率が水素化アモルファス半導体膜の抵抗率より小さいことが必要で、さらに、該水素化アモルファス半導体膜に上記価電子制御不純物を上記数値より多く添加した水素化アモルファス半導体膜の抵抗率の下限１００Ωｃｍより小さい１０Ωｃｍ以下であることが望ましい。低抵抗膜の抵抗がデバイス設計の観点からこれでも大きすぎる場合は、さらに低抵抗金属を被服する。この設計思想は第１低抵抗膜２０及び後述の第２低抵抗膜７６に適用する。
【００４６】
低抵抗膜は、結晶半導体１２のフェルミレベルよりも、結晶半導体１２の禁制帯の中央（mid gap）のエネルギーレベル側に仕事関数の値（真空のエネルギーレベルから測定した仕事関数のエネルギーレベル）を有する材料であれば、光電変換素子１０、３０を含む本実施形態に係る発明の光電変換素子から光起電圧を得られる。すなわち、結晶半導体１２がｐ形の場合、第１低抵抗膜２０の仕事関数の値は、結晶半導体１２のフェルミレベルより電導帯側にあることが望ましい。また、結晶半導体１２がｎ形の場合、第１低抵抗膜２０のフェルミレベルは、結晶半導体１２のフェルミレベルより価電子帯側にあることが望ましい。この組み合わせにより、第１表面１４には、エネルギーバンドの曲りが生じ、空乏層（depletion layer）又は反転層（inversion layer）が形成される。
【００４７】
第１低抵抗膜２０として、例えば、ｐ形結晶シリコン基板に対しては、アルミニウム、マグネシウム（化学的に安定な材料によるコーティングが必要）、ｎ形酸化亜鉛（ＺｎＯ）など、結晶シリコン基板の伝導帯に近いか、さらにそれを超えて絶対値の小さい仕事関数の値を有する材料を選択し、ｎ形結晶シリコン基板に対しては、ニッケル、白金など、結晶シリコン基板の荷電子帯に近いか、さらにそれを超えて絶対値の大きい仕事関数の値を有する材料を選択することにより、変換効率を上げることができる。なお、酸化亜鉛は、酸素空孔（oxygen vacancy）を設けることによりｎ形となる。
【００４８】
低抵抗膜が不透明の場合、光電変換素子１０、３０を含む本実施形態に係る発明の光電変換素子は、平面形状の低抵抗膜の外周側から第１表面１４に入射した光２６により発生した電子・正孔（以後キャリアとも記載する）を集め、電気（電流、電圧又は蓄積電荷変化）を出力する。一方、結晶半導体１２の第２表面２２側から光２６を入射すれば、不透明な低抵抗膜により光２６が遮られることはない。この場合、結晶半導体１２の厚さＨは、少数キャリアの拡散長より小さいことが高効率には必要である。
【００４９】
光電変換素子１０、３０から直流電圧、直流電流を取り出すためには、結晶半導体１２へオーミック接触を有する電極２４、３２を第１表面１４又は第２表面２２に設ける。交流電圧、交流電流、蓄積電荷変化を取り出すためには、必ずしも結晶半導体１２へオーミック接触を有する電極２４、３２を設ける必要はなく、容量結合をした電極でよい。光電変換素子１０、３０の第１低抵抗膜２０と結晶半導体１２との間に電荷（実態は電圧であることが多い）を予め与えておき、規定時間後に、第１低抵抗膜２０と結晶半導体１２との間の電圧の変化を読み出すことにより、光起電流で放電され、又は、充電された蓄積電荷変化を知ることができる。
【００５０】
第１低抵抗膜２０が不透明の場合であって、第１表面１４側から光２６を入射させる場合、第１低抵抗膜２０は、結晶半導体１２の少数キャリア拡散長より小さい間隔で複数配置されることが望ましい。この配置により、光２６で結晶半導体１２内に発生した少数キャリアが再結合により多く失われる前に、光電流として取り出すことができる。複数の第１低抵抗膜２０は、バスバーなどと呼ばれる導電薄膜（又は第１低抵抗膜２０）で接続される。
【００５１】
第２表面２２から光２６を入射させる場合であって、第２表面２２に電極３２を設ける場合、電極３２を、光２６を入射するための間隙を置いて複数設ける。間隙は、大きい方が光２６の導入のためには良いが、結晶半導体１２の横方向抵抗が取り出す光電流による大きな電圧降下を生じないために限界がある。結晶半導体１２の抵抗率、厚さＨにより変わるが、効率よく電力を引き出すためには、おおよそ数ｍｍのオーダーの間隔が限界である。複数の電極３２は、一か所で接続することができる。第２表面２２から光２６を入射させる場合、結晶半導体１２の厚さＨを少数キャリアの拡散長より小さくし、第２表面２２と対向する第１表面１４側での光２６の反射率を大きくすると、高効率が得られる。このためには、例えば、第１低抵抗膜２０を反射率の高い金属で構成し、ギャップを設けずに連続して第１水素化アモルファス半導体膜１６の表面１８に接着する。
【００５２】
第２表面２２から光２６を入射させる場合には、複数の電極３２の間の第２表面２２に少数キャリアの再結合を少なくするためのパッシベーション（passivation）膜３４を設けることにより、変換効率を改善することができる。さらに、パッシベーション膜３４に接して反射防止膜を設けることができる。パッシベーション膜３４と反射防止膜とは、一つで兼用する材料を選ぶことができる（たとえは結晶半導体１２がｎ形シリコンである場合、シリコン窒化膜など）。
【００５３】
＜第３実施形態＞
図４は、第３実施形態の光電変換素子４０の断面図である。第１実施形態の光電変換素子１０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００５４】
第１水素化アモルファス半導体膜１６の表面１８には、第１電荷保持層４２が接して設けられる。また、第１電荷保持層４２の表面４４には、複数の第１低抵抗膜２０が接して設けられる。光電変換素子４０には、第１表面１４側から光２６が入射される。
【００５５】
なお、この第３実施形態も含めて、前記第１低抵抗膜は、本発明では一般的に「前記第１低抵抗膜は、前記結晶半導体の第１表面又は第２表面に前記第１水素化アモルファス半導体膜を介して設けられる」と記述する。例えば、第１実施形態及び第２実施形態では、第１低抵抗膜２０は、前記第１水素化アモルファス半導体膜１６に接して設けられている。第３実施形態では、第１低抵抗膜２０は、第１電荷保持層４２に接し、結晶半導体１２の第１表面１４に接した第１水素化アモルファス半導体膜１６を介して、結晶半導体１２の第１表面１４に対向して設けられている。
【００５６】
また、第２低抵抗膜は、本発明では一般的に「前記第２低抵抗膜は、前記結晶半導体の第２表面又は第１表面に前記第２水素化アモルファス半導体膜を介して設けられる」と記述する。本発明では、図８の光電変換素子７０のように、第２低抵抗膜７６は、第２水素化アモルファス半導体膜７２に接して設けられている場合もあるが、図１１、図１３又は図１４の光電変換素子８０、１００又は１１０のように、第２低抵抗膜７６は、第２電荷保持層８２又は１１６に接しているが、結晶半導体１２の第２表面２２又は第１表面１４に接した第２水素化アモルファス半導体膜７２又は１１４を介して、結晶半導体１２の第２表面２２又は第１表面１４に対向して設けられる場合もある。
【００５７】
図５は、光電変換素子４０の出力特性を示す。この場合、結晶半導体１２、第１水素化アモルファス半導体膜１６及び第１低抵抗膜２０は、光電変換素子１０と同じ構成であり、第１電荷保持層４２は、水素化アモルファス窒化シリコン膜：厚さ６．３ｎｍ、製膜温度約１００℃、価電子制御不純物の添加無しで製膜したものである。
【００５８】
図５は、図２の場合と同様に、マイクロプローブ装置の照明に使用されている白色発光ダイオード光が照射された時の出力特性のグラフである。第４象限及び第１象限に示される光電流は、３００μｍΦのアルミニウム電極の外周の少数キャリア拡散長の距離で光発生する少数キャリア（この場合は電子）の中で、アルミニウム膜の下の空乏ないし反転接合に到達した少数キャリアと、第１電荷保持層４２の下の第１表面１４に誘起された空乏ないしは反転層で集められた少数キャリアの中で、空乏ないし反転層を通ってアルミニウム膜の下の空乏ないし反転接合に到達した少数キャリアとが原因の電流である。
【００５９】
図１に示す光電変換素子１０と、図４に示す光電変換素子４０との相違点は、第１電荷保持層４２の有無である。第１低抵抗膜２０と結晶半導体１２との間のＣＶ（容量−電圧）特性を測定することにより、第１電荷保持層４２には、結晶半導体１２の導電形と同符号の電荷約６．２×１０−７ｃｏｕｌ／ｃｍ２の正電荷が保持されていることが確認された。この電荷は、ｐ形１０Ωｃｍの結晶シリコン基板の表面に空乏層を誘起し、さらに約３．８×１０１２個／ｃｍ２の電子を含む反転層を誘起できる。
【００６０】
従って、第１低抵抗膜２０であるアルミニウム膜の端部から拡散長以上離れた結晶半導体１２で発生した少数キャリアも、まず、この反転層が形成する表面誘起ｐｎ接合で集められ、反転層を通ってアルミニウム膜へ集められる。このため、光電流が図２に示す光電変換素子１０の出力特性よりも大きい。反転層の抵抗を通って電流が集められるので、直列抵抗成分は大きくなっている。また、この直列抵抗成分の増加には、第１電荷保持層４２（実施形態では、水素化アモルファス窒化シリコン膜）の抵抗成分も含まれている。
【００６１】
光電変換素子４０では、第１電荷保持層４２の電荷により第１表面１４に誘起された空乏ないし反転層のキャリアの増加分により、開放電圧Ｖｏｃが０．３２Ｖと増加している。この開放電圧Ｖｏｃの値は、光電変換素子１０の開放電圧０．２２Ｖより０．１Ｖ大きい。光電流が約１桁大きいので、約６０ｍＶの増加は、電流増加により説明できる。４０ｍＶ分の増加は、第１低抵抗膜２０であるアルミニウム膜の下の第１電荷保持層４２の電荷の効果である。この第１電荷保持層４２の効果は、第１低抵抗膜２０の周辺部分で光発生少数キャリアの拡散長より、さらに遠い部分からの光発生少数キャリアを第１低抵抗膜２０へ輸送する効果（取り出せる光電流を大きくする効果）と開放電圧を増大させる効果がある。
【００６２】
第１電荷保持層４２の高抵抗を改善する方法としては、第１低抵抗膜２０が接して設けられる部分の第１電荷保持層４２の膜厚を、第１低抵抗膜２０が設けられない部分の膜厚よりも薄くした構成を採用することができる。この場合、第１電荷保持層４２の厚さの減少に従って保持される電荷量の減少があると、第１電荷保持層４２の開放電圧増大効果は小さくなる。
【００６３】
＜第４実施形態＞
図６は、第４実施形態の光電変換素子５０の断面図である。第３実施形態の光電変換素子４０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００６４】
第１低抵抗膜５４は、第１電荷保持層４２の表面４４の全面に接して設けられる。結晶半導体１２の第２表面２２には、複数の電極３２が平面配置される。複数の電極３２間の第２表面２２には、光発生少数キャリアの再結合損失を少なくし、反射を少なくして効率を良くするため、光電変換される波長の光に対する反射防止機能を兼ね備えるパッシベーション膜兼反射防止膜５２が設けられる。光電変換素子５０には、パッシベーション膜兼反射防止膜５２を介して、第２表面２２側から光２６を入射させることができる。従って、第１低抵抗膜５４は、透明である必要がなく、その材料選択に自由度を与える。なお、パッシベーション膜兼反射防止膜５２に代えて、図３に示すように、パッシベーション膜３４及び反射防止膜（図示せず）をそれぞれ設けてもよい。
【００６５】
なお、図２及び図５の出力特性は、結晶半導体１２としてｐ形結晶シリコン基板を用いた場合のものである。結晶半導体１２がｎ形結晶シリコン基板の場合、第１低抵抗膜２０としては、ニッケル、白金など、結晶シリコンの価電子帯に近いか、さらにそれを超えて絶対値の大きい仕事関数の値を有する材料を使用する。また、結晶半導体１２がｎ形結晶シリコン基板の場合の第１電荷保持層４２としては、膜中又は界面に負電荷を有する膜、例えば、低温ＡＬＤ（atomic layer deposition）で製膜した数ｎｍの酸化アルミニウムなどが使用できる。
【００６６】
第３実施形態、第４実施形態に係る発明では、第１電荷保持層４２及び後述の第２電荷保持層８２（図１０、図１１）を含む電荷保持層は、その中、又は、前記水素化アモルファス半導体膜との界面に電荷を保持する層である。光電変換素子４０、５０を使用する状態での電流を流すことができる程度の厚さ、材料から構成されるときは、電荷保持層に接して前記低抵抗膜を設けることができる。電荷保持層として利用できる材料には、例えば、水素化アモルファス窒化シリコン、低温成長アルミナなどがある。
【００６７】
電荷保持層の電気抵抗が高い場合は、水素化アモルファス半導体膜に電荷保持層が接していない部分を設け、低抵抗膜は、前記部分へ接し、電荷保持層と並置して設ける。低抵抗膜は、複数設けて、その間隙から光２６を入射させることができる。この場合、前記低抵抗膜の間隙には、電荷保持層を水素化アモルファス半導体膜に接して設ける。電荷保持層が第１電荷保持層４２の場合、結晶半導体１２の第１表面１４に空乏層（depletion layer）又は反転層（inversion layer）を誘起させ、光２６で発生した少数キャリアの収集効率を改善することができる。
【００６８】
前記電荷保持層が後述の第２電荷保持層の場合は、結晶半導体領域の第１表面又は後述の第２表面に蓄積層（accumulation layer）を誘起して、後述の第２低抵抗膜が当該第２電荷保持層に接触している場合は、当該第２低抵抗膜と結晶半導体領域とのオーム性接続を促進する。前記電荷保持層が後述の第２電荷保持層の場合は、後述の第２低抵抗層が当該第２電荷保持層に接触している平面配置でも、接触しない平面配置でも、前記結晶半導体領域の第１表面又は後述の第２表面に光誘起された少数キャリアを追い返す電界を形成して、光誘起された少数キャリアの表面再結合を少なくする働きを促す。
【００６９】
光電変換素子４０、５０から光起電圧を取り出すためには、第１低抵抗膜２０、５４の下の結晶半導体１２の第１表面１４に空乏層（depletion layer）又は反転層（inversion layer）が誘起される必要がある。電荷保持層の中、第１電荷保持層４２は、第１表面１４の空乏（depletion）、反転（inversion）を助ける機能を有する。従って、第１電荷保持層４２に保持される電荷は、結晶半導体１２がｐ形の場合は正、ｎ形の場合は負の符号を有することが望ましい。本実施形態では、これを「結晶半導体１２の導電形と同符号の電荷」と記述する。また、後述の第２電荷保持層８２、９２、１１６に保持される電荷は、結晶半導体１２がｐ形の場合は負、ｎ形の場合は正の符号を有する場合、本発明では、「結晶半導体１２の導電形と逆符号の電荷」と記述する。
【００７０】
第１電荷保持層４２に保持される電荷は、第１低抵抗膜２０、５４の働き、すなわち、第１表面１４の空乏、反転を助ける機能を有するから、電荷保持層を水素化アモルファス半導体膜と低抵抗膜との間に設けた場合は、低抵抗膜の仕事関数に対する要求は緩和される。公知の透明導電膜を低抵抗膜として使うこともできる。
【００７１】
＜第５実施形態＞
図７は、第５実施形態の光電変換素子６０の断面図である。第３実施形態の光電変換素子４０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００７２】
光電変換素子６０は、光電変換素子４０における第１電荷保持層４２の高抵抗を避け、且つ、光発生キャリアを収集する機能を主として活用する配置例である。第１水素化アモルファス半導体膜１６の表面１８には、複数の第１低抵抗膜２０が設けられる。また、複数の第１低抵抗膜２０間の第１水素化アモルファス半導体膜１６の表面１８には、複数の第１電荷保持層６２が複数の第１低抵抗膜２０と並置して設けられる。光電変換素子６０には、第１表面１４側から光２６が入射される。
【００７３】
このように構成することにより、結晶半導体１２の第１表面１４に光２６を効率的に導入することができ、また、第１電荷保持層６２の抵抗が大きくても電流を効率的に引き出すことができる。第１電荷保持層６２の電荷により、第１表面１４に誘起された空乏層又は反転層からなる表面接合による光電変換を行うことにより、第１電荷保持層６２としてワイドギャップ材料を選択して、短波長感度の良好な光電変換素子６０を提供することができる。なお、第１電荷保持層６２は、第１低抵抗膜２０に少なくともその平面形状端部で近接していることが望ましい。
【００７４】
前記光電変換素子１０、４０、６０のように公知のオーミック接触を有する電極２４、または、前記光電変換素子３０、５０のように公知のオーミック接触を有する電極３２を結晶半導体１２に設けることにより、光電変換素子１０、３０、４０、５０、６０から直流電圧、直流電流を取り出すことができる（交流電圧、交流電流の場合は必ずしもオーミック接触は必要ない）が、以下の第２水素化アモルファス半導体膜を介して前記結晶半導体表面に第２低抵抗膜を設ける構成を加えることにより、従来のいわゆるオーミック接触を有する電極がなくても、光電変換素子から電圧、電流、電荷変化分を取り出すことができる。
【００７５】
従来のいわゆるオーミック接触と、本発明の前記結晶半導体領域上に第２水素化アモルファス半導体膜を介して設けた第２低抵抗膜との違いは、従来のいわゆるオーミック接触が、多数キャリアに対しても、少数キャリアに対しても、線形性を以って導通させたのに対して、本実施形態に係る発明の第２低抵抗膜と前記結晶半導体領域との間は、前記結晶半導体中の多数キャリアは導通するが、少数キャリアの導通は多数キャリアに比べて少ない。いわば、主として多数キャリアに対して選択的にオーミック接合を形成している。本実施形態に係る発明では、これを「多数キャリアオーミック接合」と呼ぶ。
【００７６】
＜第６実施形態＞
図８は、第６実施形態の光電変換素子７０の断面図である。第１実施形態の光電変換素子１０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００７７】
結晶半導体１２の第２表面２２には、第２水素化アモルファス半導体膜７２の一方の表面が接して設けられる。また、第２水素化アモルファス半導体膜７２の他方の表面７４には、複数の第２低抵抗膜７６が接して設けられる。複数の第２低抵抗膜７６の間には、光２６を第２表面２２側からも導入できる間隙７８が形成される。なお、複数の第１低抵抗膜２０間の第１水素化アモルファス半導体膜１６の表面１８には、第５実施形態の光電変換素子６０と同様に、複数の第１電荷保持層６２を並置して設けてもよい。
【００７８】
第２低抵抗膜７６に対して、結晶半導体１２にオーミック接触を有する電極の代わりの機能を持たせる場合、第２低抵抗膜７６は、第１低抵抗膜２０の場合と逆に、結晶半導体１２のmid-gapのエネルギーレベルよりも、結晶半導体１２のフェルミレベル側に仕事関数の値を有する材料を選択する。結晶半導体１２がｐ形の場合は、その価電子帯に近いか、さらにそれを超えて絶対値の大きい仕事関数の値を有する材料を選択すると効果がある。例えば、結晶半導体１２がｐ形結晶シリコン基板である場合、第２低抵抗膜７６の材料として、ニッケル、白金などが挙げられる。結晶半導体１２がｎ形の場合は、その伝導帯に近いか、さらにそれを超えて絶対値の小さい仕事関数の値を有する材料を選択すると効果がある。たとえば、マグネシウウム、n形酸化亜鉛、アルミニウムなどが挙げられる。
【００７９】
なお、図９に示す光電変換素子７０ａのように、第１水素化アモルファス半導体膜１６の表面１８と、第２水素化アモルファス半導体膜７２の表面７４とには、第１低抵抗膜２０及び第２低抵抗膜７６が設けられる位置の少なくとも一部に対応して、膜厚の薄い部分となる凹部１５及び７１を形成してもよい。この場合、第１水素化アモルファス半導体膜１６及び第２水素化アモルファス半導体膜７２には、凹部１５及び７１により膜厚の薄い部分と厚い部分とが形成されることになる。第１低抵抗膜２０及び第２低抵抗膜７６を凹部１５及び７１に対応して設けることにより、第１水素化アモルファス半導体膜１６及び第２水素化アモルファス半導体膜７２の抵抗を小さくして、電流を効率的に引き出すことができる。
【００８０】
また、光２６が入射される側に設けられる第１低抵抗膜２０又は第２低抵抗膜７６は、これらが金属であっても、光電変換される波長の光２６を透過する材料又は膜厚、例えば、膜厚１０ｎｍ以下とすることにより、光２６を結晶半導体１２に導入することができる。
【００８１】
第６実施形態に係る発明では、第２水素化アモルファス半導体膜７２は、第１水素化アモルファス半導体膜１６と膜厚、材料が同じでも、異なっていても良い。第２低抵抗膜７６にオーミック接触電極の代わりの役割を与えるならば、第２水素化アモルファス半導体膜７２の膜厚は、第１水素化アモルファス半導体膜１６より薄い方がよい。
【００８２】
第２低抵抗膜７６に対向する結晶半導体１２の第２表面２２は、第２低抵抗膜７６が結晶半導体１２にオーミック接触する電極の代わりのときは、むしろ（多数キャリアが誘起された）蓄積（accumulation）状態であることが望ましい。この観点から、第２低抵抗膜７６は、第１低抵抗膜２０の場合と逆で、結晶半導体１２のmid-gapのエネルギーレベルよりも、結晶半導体１２のフェルミレベル側に仕事関数の値を有することが望ましい。すなわち、結晶半導体１２がｐ形ならば、第２低抵抗膜７６の仕事関数の値は、結晶半導体１２のフェルミレベルより価電子帯側にあることが望ましい。また、結晶半導体１２がｎ形ならば、第２低抵抗膜７６の仕事関数の値は、結晶半導体１２のフェルミレベルより伝導帯側にあることが望ましい。
【００８３】
第２低抵抗膜７６の仕事関数の値が結晶半導体１２のフェルミレベルよりも、結晶半導体１２のｍｉｄ−ｇａｐエネルギーレベル側になる場合は、第２低抵抗膜７６の仕事関数の値と結晶半導体１２のフェルミレベルとの差の絶対値が、第１低抵抗膜２０の仕事関数の値と結晶半導体１２のフェルミレベルとの差の絶対値より小さい必要がある。この場合、光電変換素子７０の光起電圧は、第１低抵抗膜２０の仕事関数の値と第２低抵抗膜７６の仕事関数の値との差分の関数となる。
【００８４】
光電変換素子７０においても、第２表面２２から光２６が入射される場合であって、第２低抵抗膜７６が遮光性の材料である場合は、光電変換素子３０の電極３２と同様に、第２低抵抗膜７６は、光２６を入射させるための間隙７８を設けて複数設置する。間隙７８は、大きい方が光２６の導入のためには良いが、結晶半導体１２の横方向抵抗が取り出す光電流による大きな電圧降下を生じないために限界がある。結晶半導体１２の抵抗率、厚さＨにより変わるが、効率よく電力を引き出すためには、おおよそ数ｍｍのオーダーの間隔が限界である。複数の電極は、一か所で接続することができる。
【００８５】
第２表面２２から光２６を入射させる場合、複数の第２低抵抗膜７６の間の第２水素化アモルファス半導体膜７２に接して、反射防止膜を設けることができる。
【００８６】
光電変換素子７０の第２表面２２が蓄積（accumulation）状態にあるときは、少数キャリアを第２表面２２から追い返す電界が誘起されており、この電子構造の故に、第２表面２２での光発生少数キャリアの再結合が抑制され、電流出力、電圧出力は増加する。この電界は、第２低抵抗膜７６の仕事関数の値と結晶半導体１２のフェルミレベルとの差に比例している。この電界をさらに増加させるためには、以下に説明するように、第２電荷保持層を設ける。
【００８７】
＜第７実施形態＞
図１０は第７実施形態の光電変換素子７０ｂの断面図である。第６実施形態の光電変換素子７０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００８８】
第１水素化アモルファス半導体膜１６の表面１８には、第６実施形態と同様、第１低抵抗膜２０が設けられる。第２水素化アモルファス半導体膜７２の表面７４には、第２電荷保持層８２が接して設けられる。第２電荷保持層８２に保持される電荷の符号は、結晶半導体１２の領域の導電形と逆符号（ｐ形のときは負、ｎ形のときは正）であることが望ましい。第２電荷保持層８２の表面８４には、複数の第２低抵抗膜７６が接して設けられる。複数の第２低抵抗膜７６の間には、光２６を第２表面２２側からも導入できる間隙７８が形成される。第２電荷保持層８２の電荷量が大きいときは、第２低抵抗膜７６は、第１低抵抗膜２０と仕事関数の値が必ずしも異なる必要はなく、第１低抵抗膜２０と同じ材料でもよい。
【００８９】
＜第８実施形態＞
図１１は、第８実施形態の光電変換素子８０の断面図である。第７実施形態の光電変換素子７０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００９０】
第１水素化アモルファス半導体膜１６の表面１８には、第１電荷保持層４２が接して設けられる。第１電荷保持層４２の表面４４には、第１低抵抗膜２０が接して設けられる。また、第２水素化アモルファス半導体膜７２の表面７４には、第２電荷保持層８２が接して設けられる。第２電荷保持層８２に保持される電荷の符号は、第１電荷保持層４２に保持される電荷の符号と異なる。第２電荷保持層８２の表面８４には、複数の第２低抵抗膜７６が接して設けられる。複数の第２低抵抗膜７６の間には、光２６を第２表面２２側からも導入できる間隙７８が形成される。第２電荷保持層８２の電荷と第１電荷保持層４２の電荷とで符号が異なっているため、第２低抵抗膜７６は、第１低抵抗膜２０と仕事関数の値が必ずしも異なる必要はなく、第１低抵抗膜２０と同じ材料でもよい。
【００９１】
また、光２６が入射する側に設けられる第１低抵抗膜２０又は第２低抵抗膜７６は、これらが金属であっても、光電変換される波長の光２６を透過する材料又は膜厚、例えば、膜厚１０ｎｍ以下とすることにより、光２６を結晶半導体１２に導入することができる。
【００９２】
第８実施形態に係る発明では、第２電荷保持層８２は、結晶半導体１２の第１表面１４又は第２表面２２に蓄積層（accumulation layer）を誘起し、第２低抵抗膜７６が第２電荷保持層８２に接触している場合、第２低抵抗膜７６と結晶半導体１２との多数キャリアオーミック接合動作を促進する。第２電荷保持層８２は、第２低抵抗膜７６が第２電荷保持層８２に接触している平面配置、又は、接触しない平面配置において、結晶半導体１２の第１表面１４又は第２表面２２に光誘起された少数キャリアを追い返す電界を形成して、光誘起された少数キャリアの表面再結合を少なくする働きを促す。
【００９３】
光電変換素子８０においても、第２表面２２から光２６が入射される場合であって、第２低抵抗膜７６が遮光性の材料である場合は、光電変換素子７０と同様に、第２低抵抗膜７６を、光２６を入射させるための間隙７８を設け、複数設置する。間隙７８は、大きい方が光の導入のためにはよいが、結晶半導体１２の横方向抵抗が取り出す光電流による大きな電圧降下を生じないために限界がある。結晶半導体１２の抵抗率、厚さＨにより変わるが、効率よく電力を引き出すためには、おおよそ数ｍｍのオーダーの間隙７８が限界である。複数の第２低抵抗膜７６は、一か所で接続することができる。
【００９４】
第２電荷保持層８２が光電変換素子８０を使用する状態での電流を流すことができる程度の厚さ、材料から構成されるときは、第２電荷保持層８２に接して第２低抵抗膜７６を設ける。第２電荷保持層８２の電気抵抗が高い場合は、第２水素化アモルファス半導体膜７２に第２電荷保持層８２が接していない部分を設け、第２低抵抗膜７６をそこに接して設ける。第２低抵抗膜７６は、複数を平面配置して、その間隙から光２６を入射させることができる。この場合、第２低抵抗膜７６の間隙には、第２電荷保持層８２を第２水素化アモルファス半導体膜７２に接して設け、結晶半導体１２の第２表面２２にキャリア蓄積層を誘起させ、光２６で発生した少数キャリアの収集効率を改善することができる。
【００９５】
＜第９実施形態＞
図１２は、第９実施形態の光電変換素子９０の断面図である。第８実施形態の光電変換素子８０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００９６】
光電変換素子９０は、光電変換素子８０における第２電荷保持層８２の高抵抗を避ける配置例である。第２水素化アモルファス半導体膜７２の表面７４には、複数の第２低抵抗膜７６が接して設けられる。また、複数の第２低抵抗膜７６間の第２水素化アモルファス半導体膜７２の表面７４には、複数の第２電荷保持層９２が並置して設けられる。光電変換素子９０には、第１表面１４及び第２表面２２から光２６を入射可能である。
【００９７】
このように構成することにより、結晶半導体１２の第２表面２２に光２６を効率的に導入することができ、また、第２電荷保持層９２の抵抗が大きくても電流を効率的に引き出すことができる。
【００９８】
＜第１０実施形態＞
図１３は、第１０実施形態の光電変換素子１００の断面図である。第８実施形態の光電変換素子８０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【００９９】
第１低抵抗膜５４は、第１電荷保持層４２の表面４４の全面に接して設けられる。複数の第２低抵抗膜７６間の第２電荷保持層８２の表面８４には、反射防止膜１０２が設けられる。光電変換素子１００には、反射防止膜１０２を介して、第２表面２２側から光２６が入射される。反射防止膜１０２は、入射した光２６を結晶半導体１２に効率的に導くため、高効率な光電変換素子１００が実現される。
【０１００】
＜第１１実施形態＞
図１４は、第１１実施形態の光電変換素子１１０の断面図である。第８実施形態の光電変換素子８０と同一の構成要素には、同一の参照符号を付し、その説明を省略する。
【０１０１】
光電変換素子８０では、第２水素化アモルファス半導体膜７２、第２電荷保持層８２及び第２低抵抗膜７６からなるスタック（「第２スタック」と称する。）が結晶半導体１２の第２表面２２側に設けられている。これに対して、光電変換素子１１０では、第２スタックが、光電変換素子８０の第１水素化アモルファス半導体膜１６、第１電荷保持層４２及び第１低抵抗膜２０からなるスタック（「第１スタック」と称する。）と同じく、結晶半導体１２の第１表面１４側に並置されて設けられる。
【０１０２】
結晶半導体１２の第１表面１４には、第１スタックを構成する複数の第１水素化アモルファス半導体膜１１２が接して設けられる。各第１水素化アモルファス半導体膜１１２の表面には、第１電荷保持層６２が接して設けられる。各第１電荷保持層６２の表面には、第１低抵抗膜２０が接して設けられる。また、第１表面１４には、第２スタックを構成する複数の第２水素化アモルファス半導体膜１１４が接して設けられる。各第２水素化アモルファス半導体膜１１４の表面には、第２電荷保持層１１６が接して設けられる。各第２電荷保持層１１６の表面には、第２低抵抗膜７６が接して設けられる。第１低抵抗膜２０と第２低抵抗膜７６とは、分離されている。第２電荷保持層１１６に保持される電荷の符号は、第１電荷保持層６２に保持される電荷の符号と異なる。第１スタック及び第２スタックは、結晶半導体１２の第１表面１４に沿って交互に複数設けられる。第２スタックは、平面形状がおおよそ矩形の場合、矩形の短辺の幅は、キャリア収集効率の観点から少数キャリアの拡散長以下であることが望ましい。
【０１０３】
光電変換素子１１０には、結晶半導体１２の第２表面２２側から光２６が入射される。第２表面２２でのキャリア再結合による光発生キャリアの損失を防ぐため、第２表面２２には、第３水素化アモルファス半導体膜１１８が設けられる。また、光発生少数キャリアを追い返す表面電界を誘起するため、第３水素化アモルファス半導体膜１１８の表面には、第３電荷保持層１２０が設けられる。なお、第３電荷保持層１２０の電荷の極性は、結晶半導体１２の領域の導電形の極性と異なる極性を有する。さらに、光の反射損失を防ぐために、第３電荷保持層１２０の表面には、反射防止膜１２２が設けられる。変換効率を確保するために、結晶半導体１２の厚さＨは、少数キャリアの拡散長以内とする。
【０１０４】
第２電荷保持層１１６の抵抗が大きい場合は、第２電荷保持層１１６を除去し、第２水素化アモルファス半導体膜１１４の表面に第２低抵抗膜７６を直接設けた第２スタックとしても良い。また、図１５に示す光電変換素子１１０ａのように、第１電荷保持層６２及び第２電荷保持層１１６を除去し、第１水素化アモルファス半導体膜１１２及び第２水素化アモルファス半導体膜１１４の表面に、第１低抵抗膜２０及び第２低抵抗膜７６を直接設ける構成としても良い。
【０１０５】
光電変換素子１１０、１１０ａでは、入射される光２６を遮る電極が結晶半導体１２の第２表面２２側にないため、光発生した少数キャリアを効率よく収集できる高効率な光電変換素子１１０、１１０ａが実現される。
【０１０６】
第２水素化アモルファス半導体膜１１４は、第１水素化アモルファス半導体膜１１２と同一材料でよく、また、膜厚を同じにすることで同時に製膜することができる。また、第２電荷保持層１１６の電荷の符号と、第１電荷保持層６２の電荷の符号とが異なっているため、第２低抵抗膜７６は、第１低抵抗膜２０とフェルミレベルが必ずしも異なる必要はなく、第１低抵抗膜２０と同じ材料でよい。
【０１０７】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【０１０８】
例えば、上述した各実施形態において、光が入射する第１水素化アモルファス半導体膜、第２水素化アモルファス半導体膜、第１電荷保持層又は第２電荷保持層の表面に反射防止膜を設けることにより、光の反射を減少させ、効率を改善することができる。また、外部に露出している第１低抵抗膜又は第２低抵抗膜の表面にも反射防止膜を設けることにより、これらの膜を保護することができる。
【０１０９】
また、上述した各実施形態において、光が入射する側に設けられる第１低抵抗膜、第２低抵抗膜又は電極は、光電変換される波長の光を透過する材料又は膜厚とすることが望ましい。なお、これらが光を透過する材料又は膜厚で構成される場合、光電変換素子の全面に設けてもよい。一方、これらが光に対して不透明な材料で構成される場合には、光を通過させるための間隙を介して複数に分割して設ける必要がある。
【０１１０】
また、上述した各実施形態において、結晶半導体１２の第１表面１４又は第２表面２２に接している第１水素化アモルファス半導体膜又は第２水素化アモルファス半導体膜の表面には、第１低抵抗膜又は第２低抵抗膜が設けられる位置の少なくともその一部に対応して、膜厚の薄い部分となる凹部を形成してもよい。この場合、第１水素化アモルファス半導体膜又は第２水素化アモルファス半導体膜の少なくとも一方には、凹部により膜厚の薄い部分と厚い部分とが形成されることになる。第１低抵抗膜又は第２低抵抗膜の少なくとも一方を凹部に対応して設けることにより、第１水素化アモルファス半導体膜又は第２水素化アモルファス半導体膜の少なくとも一方の抵抗を小さくして、電流を効率的に引き出すことができる。
【産業上の利用可能性】
【０１１１】
本発明の光電変換素子は、低照度域の光電変換素子、短波長感度の優れた光電変換素子、さらには、高効率太陽電池として利用することができる。
【符号の説明】
【０１１２】
１０、３０、４０、５０、６０、７０、７０ａ、７０ｂ、８０、９０、１００、１１０、１１０ａ…光電変換素子
１２…結晶半導体
１４…第１表面
１６、１１２…第１水素化アモルファス半導体膜
１８、４４、７４、８４…表面
２０、５４…第１低抵抗膜
２２…第２表面
２４、３２…電極
２６…光
２８、７８…間隙
３４…パッシベーション膜
４２、６２…第１電荷保持層
５２…パッシベーション膜兼反射防止膜
７２、１１４…第２水素化アモルファス半導体膜
７６…第２低抵抗膜
８２、９２、１１６…第２電荷保持層
１０２、１２２…反射防止膜
１１８…第３水素化アモルファス半導体膜
１２０…第３電荷保持層
【図１】
2014027001.tif 000003
【図２】
2014027001.tif 000004
【図３】
2014027001.tif 000005
【図４】
2014027001.tif 000006
【図５】
2014027001.tif 000007
【図６】
2014027001.tif 000008
【図７】
2014027001.tif 000009
【図８】
2014027001.tif 000010
【図９】
2014027001.tif 000011
【図１０】
2014027001.tif 000012
【図１１】
2014027001.tif 000013
【図１２】
2014027001.tif 000014
【図１３】
2014027001.tif 000015
【図１４】
2014027001.tif 000016
【図１５】
2014027001.tif 000017