(57)【要約】      （修正有）【課題】半導体装置の変形を抑制した半導体装置及びその製造方法を提供する。【解決手段】半導体基板１０１の第１面側１０１ｄに第１凹部を形成する。第１凹部に化学的気相成長によりＮＳＧを形成する。半導体基板を水中に浸漬して、ＮＳＧに水を含浸させる。ＮＳＧを加熱処理し、絶縁材１０３とする。トランジスタ１２０を形成し、絶縁材に囲まれた領域内に貫通孔を形成し、導電体を充填し貫通電極１０２とする。【選択図】図３
2014022668.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１面側に第１凹部を形成する工程と、
前記第１凹部の少なくとも一部に化学的気相成長によって絶縁材を形成する工程と、
前記絶縁材に水を含浸させる工程と、
前記絶縁材を加熱処理する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記水の温度は４０℃以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
水に浸漬させて前記絶縁材に水を含浸させることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
超音波を印加しながら前記絶縁材を水に浸漬することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記絶縁材に水を含浸させた後、前記絶縁材を水蒸気で加熱処理する工程をさらに含むことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
窒素ガス雰囲気下において前記絶縁材を加熱処理する工程をさらに含むことを特徴とする請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記絶縁材の材料は、ノンドープドシリケートガラスであることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記第１凹部は、前記半導体基板の第１面側に貫通電極を形成する箇所を取り囲むように形成し、
前記絶縁材は前記第１凹部を埋め込むように形成することを特徴とする請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記半導体基板の第１面側において、貫通電極を形成する箇所と前記第１凹部との間に第２凹部を形成する工程をさらに含み、
前記絶縁膜は前記第１凹部及び前記第２凹部を埋め込むように形成することを特徴とする請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記絶縁材を加熱処理した後、前記半導体基板の第２面側を研削して前記半導体基板の前記第２面側に前記絶縁材を露出させる工程と、
前記絶縁材によって囲まれた領域内に、前記半導体基板の第２面側から前記半導体基板を貫通する貫通孔を形成する工程と、
前記貫通孔に導電材料を充填する工程と、をさらに含むことを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記第１凹部は、前記半導体基板の第１面側において、貫通電極を形成する箇所に形成し、
前記絶縁材は前記第１凹部の内壁に沿って形成することを特徴とする請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記絶縁材を加熱処理した後、前記第１凹部に導電材料を充填する工程と、
前記半導体基板の第２面側を研削して、前記半導体基板の第２面側から前記導電材料及び前記絶縁材を露出させる工程と、をさらに含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
半導体基板の第１面側に第１凹部を形成する工程と、
前記第１凹部の少なくとも一部に化学的気相成長によって絶縁材を形成する工程と、
前記絶縁材に水を含浸させる工程と、
前記絶縁材を加熱処理する工程と、
前記半導体基板の第２面側を研削して前記半導体基板の前記第２面側に前記第１凹部内にある前記絶縁材を露出させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
前記第１凹部は、前記半導体基板の第１面側に貫通電極を形成する箇所を取り囲むように形成し、
前記絶縁材は前記第１凹部を埋め込むように形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記第１凹部は、前記半導体基板の第１面側において、貫通電極を形成する箇所に形成し、
前記絶縁材は前記第１凹部の内壁に沿って形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば基板を貫通する電極を備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
複数の半導体チップを積層し、各半導体チップの基板に形成した貫通電極によって半導体チップ間を電気的に接続する半導体装置が提案されている（例えば、特許文献１及び２参照）。貫通電極は、半導体基板を貫通するように形成した電極であり、ＴＳＶ（Through Silicon Via；シリコン貫通電極）と呼ばれることもある。貫通電極を有する半導体基板には、貫通電極と半導体基板とを電気的に遮断するため、貫通電極を取り囲む分離溝に埋め込まれた絶縁材（特許文献１参照）や貫通電極の側面を覆う絶縁材（特許文献２参照）等が形成されている。
【０００３】
特許文献３には、基板に形成した凹部に埋め込む塗布型酸化膜の膜質の改善を図るため、半導体基板を含む基板の表面に形成された凹部を埋め込むように塗布型酸化膜を塗布形成する工程と、基板を第１の温度で水蒸気酸化処理する工程と、基板を温水中に浸漬して超音波を印加する工程と、基板を第１の温度よりも高い第２の温度で水蒸気酸化処理する工程を行うことが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２５１９６４号公報
【特許文献２】特開２０１１−２２８４１９号公報
【特許文献３】特開２００９−７６６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明の観点から与えられる。
【０００６】
貫通電極と半導体基板とを電気的に遮断する絶縁材を形成する方法について説明する。図２１に、当該方法を説明するための概略工程図を示す。半導体基板９０１には、トランジスタを形成する領域Ａと、貫通電極を形成する領域Ｂとが存在する。トランジスタ領域Ａには、メモリセル領域Ａ１と周辺回路領域Ａ２とが存在する。まず、貫通電極領域Ｂにおいて、貫通電極を形成する箇所ＴＳＶを取り囲む第１溝部９０１ａを半導体基板９０１に形成する（図２１（ａ））。次に、ＮＳＧ（Non-doped Silicate Glass）等の絶縁材料を第１溝部９０１ａに埋め込むように、半導体基板９０１上に絶縁材の前駆膜９０２’を形成する（図２１（ｂ））。次に、ＮＳＧ中の結合を強固にするため、及び前駆膜９０２’に含まれるガスを除去するために、前駆膜９０２’を熱処理する。しかし、この熱処理により、前駆膜９０２’は収縮する。この前駆膜９０２’の熱収縮により、半導体基板９０１の上面は、貫通電極領域Ｂが陥没するように変形する（図２１（ｃ））。次に、ＣＭＰ（Chemical Mechanical Polishing）法及びウェットエッチング等により、半導体基板９０１上の前駆膜９０２’を除去して貫通電極形成箇所ＴＳＶを取り囲む絶縁材９０２を形成する（図２１（ｄ））。貫通電極領域Ｂの上面とトランジスタ領域Ａの上面との間には段差Ｘが生じている。図２１（ｄ）において、この段差は傾斜として図示してある。
【０００７】
次に、トランジスタ領域Ａに素子分離領域（ＳＴＩ；Shallow Trench Isolation）を形成する。図２２〜２４は、トランジスタ領域における素子分離領域の形成工程を説明するための概略工程図である。半導体基板９０１には、貫通電極領域における絶縁材を形成した際に生じた段差Ｘが存在する（図２２（ａ））。半導体基板９０１上に、素子分離領域を形成する箇所に開口９１１ａを有するマスク９１１を形成する（図２２（ｂ））。ここでは、問題点をより明瞭化するため、段差Ｘに素子分離領域を形成する例を示す。マスク９１１の材料としては、例えば窒化シリコン（ＳｉＮ）を利用することができる。
【０００８】
次に、マスク９１１をマスクとして半導体基板９０１をエッチングして、素子分離領域を形成するための第２溝部９０１ｂを形成する（図２３（ｃ））。次に、第２溝部９０１ｂを埋め込むように、マスク９１１上に絶縁膜９１２’を形成する（図２３（ｄ））。絶縁膜９１２’の材料としては、例えば酸化シリコン（ＳｉＯ２）を利用することができる。酸化シリコン膜は例えば高密度プラズマＣＶＤ（ＨＤＰＣＶＤ；High Density Plasma Chemical Vapor Deposition）法により形成することができる。
【０００９】
次に、ＣＭＰ法等により平坦化処理を施し、半導体基板９０１上の絶縁膜９１２’を除去して、素子分離領域９１２を形成する。しかし、半導体基板９０１の段差Ｘによってマスク９１１には、絶縁膜９１２’の一部９１２ａが残存してしまう（図２４（ｅ））。次に、マスク９１１をエッチング除去する。しかし、残存した絶縁膜９１２ａに覆われた部分においては、絶縁膜９１２ａがマスクとして作用してしまい、マスク９１１の一部９１１ｂが残存してしまう（図２４（ｆ））。この残存したマスク９１１ｂはトランジスタの形成及び動作を阻害する。
【００１０】
図２５に、トランジスタ領域の走査型顕微鏡写真を示す。図２５は、トランジスタ領域Ａにトランジスタを形成したときの写真である。図２６に、図２５に示すゲート電極における概略断面図を示す。図２５に示す両矢印の領域において、素子分離領域を形成するためのマスクであるシリコン窒化膜（ＳｉＮ）が残存している。シリコン窒化膜上には、素子分離領域として充填したシリコン酸化膜（ＳｉＯ２）が残存することもある（不図示）。このシリコン窒化膜は、図２６に示すように、活性化領域（Active area）上に残存し、その上にゲート酸化膜及びゲート電極から構成されるトランジスタが形成されることになる。したがって、トランジスタ領域Ａ上に絶縁材料が残存すると、トランジスタの形成やその動作が阻害されることになる。
【００１１】
さらに、図２１（ｃ）に示す半導体基板９０１の局部的陥没とともに、絶縁材９０２の周囲の半導体基板９０１にクラックが発生することもある。図２７及び図２８に、絶縁材９０２周辺の走査型顕微鏡写真を示す。図２７においては絶縁材９０２の上側に左右方向に走っている、及び図２８においては絶縁材９０２左側に上下方向に走っているクラック９０１ｃが認められる。クラック９０１ｃが存在すると、回路の断線を引き起こすなど半導体装置の機能不全が生ずることになる。
【００１２】
したがって、絶縁材の形成時に半導体基板の変形を抑制できることが望まれている。
【課題を解決するための手段】
【００１３】
本発明の第１視点によれば、半導体基板の第１面側に第１凹部を形成する工程と、第１凹部の少なくとも一部に化学的気相成長によって絶縁材を形成する工程と、絶縁材に水を含浸させる工程と、絶縁材を加熱処理する工程と、を含む半導体装置の製造方法が提供される。
【００１４】
本発明の第２視点によれば、半導体基板の第１面側に第１凹部を形成する工程と、第１凹部の少なくとも一部に化学的気相成長によって絶縁材を形成する工程と、絶縁材に水を含浸させる工程と、絶縁材を加熱処理する工程と、半導体基板の第２面側を研削して半導体基板の第２面側に第１凹部内にある絶縁材を露出させる工程と、を含む半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る半導体装置の概略平面図。
【図２】図１に示す半導体装置の概略分解図。
【図３】ＤＲＡＭチップの一部を示す概略断面図。
【図４】半導体基板の貫通電極領域を一方の側から見た概略平面図。
【図５】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図６】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図７】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図８】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図９】第２実施形態に係る半導体装置を示す概略断面図。
【図１０】図９に示す貫通電極領域Ｂの概略平面図。
【図１１】第２実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１２】第３実施形態に係る半導体装置を示す概略断面図。
【図１３】図１２に示す貫通電極及び絶縁材の概略断面図。
【図１４】第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１５】第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１６】第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１７】本発明の第５実施形態に係る半導体装置を示すための概略平面図。
【図１８】図１７の領域Ａを示す概略平面図。
【図１９】図１８の領域Ｂを示す概略平面図。
【図２０】実施例の測定結果を示すグラフ。
【図２１】貫通電極と半導体基板とを電気的に遮断する絶縁材を形成する方法を説明するための概略工程図。
【図２２】トランジスタ領域における素子分離領域の形成工程を説明するための概略工程図。
【図２３】トランジスタ領域における素子分離領域の形成工程を説明するための概略工程図。
【図２４】トランジスタ領域における素子分離領域の形成工程を説明するための概略工程図。
【図２５】トランジスタ領域の走査型顕微鏡写真。
【図２６】図２５に示すゲート電極における概略断面図。
【図２７】絶縁材周辺の走査型顕微鏡写真。
【図２８】絶縁材周辺の走査型顕微鏡写真。
【発明を実施するための形態】
【００１６】
上記各視点の好ましい形態を以下に記載する。
【００１７】
上記第１視点の好ましい形態によれば、水の温度は４０℃以上である。
【００１８】
上記第１視点の好ましい形態によれば、水に浸漬させて絶縁材に水を含浸させる。
【００１９】
上記第１視点の好ましい形態によれば、超音波を印加しながら絶縁材を水に浸漬する。
【００２０】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、絶縁材に水を含浸させた後、絶縁材を水蒸気で加熱処理する工程をさらに含む。
【００２１】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、窒素ガス雰囲気下において絶縁材を加熱処理する工程をさらに含む。
【００２２】
上記第１視点の好ましい形態によれば、絶縁材の材料は、ノンドープドシリケートガラスである。
【００２３】
上記第１視点の好ましい形態によれば、第１凹部は、半導体基板の第１面側に貫通電極を形成する箇所を取り囲むように形成する。絶縁材は第１凹部を埋め込むように形成する。
【００２４】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、半導体基板の第１面側において、貫通電極を形成する箇所と第１凹部との間に第２凹部を形成する工程をさらに含む。絶縁膜は第１凹部及び第２凹部を埋め込むように形成する。
【００２５】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、絶縁材を加熱処理した後、半導体基板の第２面側を研削して半導体基板の第２面側に絶縁材を露出させる工程と、絶縁材によって囲まれた領域内に、半導体基板の第２面側から半導体基板を貫通する貫通孔を形成する工程と、貫通孔に導電材料を充填する工程と、をさらに含む。
【００２６】
上記第１視点の好ましい形態によれば、第１凹部は、半導体基板の第１面側において、貫通電極を形成する箇所に形成する。絶縁材は第１凹部の内壁に沿って形成する。
【００２７】
上記第１視点の好ましい形態によれば、半導体装置の製造方法は、絶縁材を加熱処理した後、第１凹部に導電材料を充填する工程と、半導体基板の第２面側を研削して、半導体基板の第２面側から導電材料及び絶縁材を露出させる工程と、をさらに含む。
【００２８】
上記第２視点の好ましい形態によれば、第１凹部は、半導体基板の第１面側に貫通電極を形成する箇所を取り囲むように形成する。絶縁材は第１凹部を埋め込むように形成する。
【００２９】
上記第２視点の好ましい形態によれば、第１凹部は、半導体基板の第１面側において、貫通電極を形成する箇所に形成する。絶縁材は第１凹部の内壁に沿って形成する。
【００３０】
第１実施形態に係る半導体装置及びその製造方法について説明する。図１は、第１実施形態に係る半導体装置を示す概略断面図である。図２に、図１に示す半導体装置の概略分解図を示す。なお、以下の各図面において、同一の要素には同一の符号を付してある。また、以下の説明において、図面参照符号は発明の理解のために付記しているものであり、図示の態様に限定することを意図するものではない。
【００３１】
半導体装置１４０は、半田ボール１４１と、再配線層１４２と、インタフェースチップ１４３と、ＤＲＡＭ（Dynamic Random Access Memory）チップ１４４と、リードフレーム１４５と、を備える。半導体装置１４０は、積層された半導体チップ、例えばＤＲＡＭチップ１４４を備え、いわゆるＣＯＣ（chip on chip）構造から構成されている。各ＤＲＡＭチップ１４４は、半導体基板１０１と、半導体基板１０１を貫通する貫通電極１０２と、を備える。各ＤＲＡＭチップ１４４は、貫通電極１０２によって電気的に接続されている。
【００３２】
図３に、ＤＲＡＭチップ１４４の一部を示す概略断面図を示す。ＤＲＡＭチップ１４４は、トランジスタ１２０が形成されるトランジスタ領域Ａと、貫通電極１０２が形成される貫通電極領域Ｂと、を有する。トランジスタ領域Ａには、周辺回路領域Ａ１及びメモリセル領域Ａ２が設けられている。トランジスタ領域Ａには、半導体基板１０１に形成された素子分離領域１１３及び素子分離領域１１３によって区画された領域に形成されたトランジスタ１２０が形成されている。トランジスタ１２０は、不純物拡散層と、ゲート絶縁膜と、ゲート電極と、を有する（各符号不図示）。不純物拡散層にはコンタクトプラグが電気的に接続されている。トランジスタ１２０の構造は、図３に示す形態には限定されない。
【００３３】
貫通電極領域Ｂには、半導体基板１０１を貫通する貫通電極１０２、及び貫通電極１０２と半導体基板１０１とを電気的に遮断する絶縁材１０３が形成されている。図３に示す形態においては、貫通電極１０２は、第２面１０１ｅから第１面１０１ｄに向けて細くなるようなテーパ形状を有する。図４に、半導体基板１０１の貫通電極領域Ｂを一方の第１面１０１ｄ側から見た概略平面図を示す。絶縁材１０３は、半導体基板１０１を貫通している。絶縁材１０３は、貫通電極１０２を連続的に取り囲んでいる。図４に示す形態においては、絶縁材１０３は、半導体基板１０１を介して貫通電極１０２を取り囲んでいる。図４に示す形態においては、絶縁材１０３の平面形状は閉じた環状（例えば円形）となっている。この場合、絶縁材１０３は円筒形を有しており、貫通電極１０２は絶縁材１０３の円筒内に挿入されるような形態となっている。絶縁材１０３は、絶縁材料で形成されており、例えばＬＰ−ＣＶＤ炉内で形成したＮＳＧ（Non-doped Silicate Glass）とすることができる。
【００３４】
絶縁材１０３の幅は、例えば１．５μｍ〜５μｍとすることができる。絶縁材１０３の平面形状が円形の場合、内周側の直径は、例えば２５μｍ〜３２μｍとすることができる。
【００３５】
第１実施形態に係る半導体装置の構成は、後述の製造方法の説明からも明らかにされる。
【００３６】
次に、図３に示すＤＲＡＭチップ１４４の製造方法について説明する。図５〜図８に、ＤＲＡＭチップの製造方法を説明するための概略工程図を示す。図５〜図８において、メモリセル領域Ａ１及び周辺回路領域Ａ２を有するトランジスタ形成領域、並びに貫通電極領域Ｂが示されている。
【００３７】
まず、半導体基板１０１の貫通電極領域Ｂに第１溝部１０１ａを形成する（図５（ａ））。第１溝部１０１ａは、貫通電極領域Ｂにおいて、少なくとも貫通電極１０２を形成する箇所ＴＳＶを連続的に取り囲むように形成されている。第１溝部１０１ａは、半導体基板１０１を貫通していない。第１溝部１０１ａの幅は、例えば１．５μｍ〜５μｍとすることができる。第１溝部１０１ａの平面形状が円形の場合、内周側の直径は、例えば２５μｍ〜３２μｍとすることができる。
【００３８】
次に、半導体基板１０１上に、第１溝部１０１ａを埋め込むように、化学的気相成長法によってＮＳＧ等の絶縁材の前駆膜１０３’を形成する（図５（ｂ））。前駆膜１０３’を形成する前に、第１溝部１０１ａの内壁を被覆する窒化シリコン等の下地膜（不図示）を形成してもよい。
【００３９】
前駆膜１０３’の熱処理の前に、前駆膜１０３’を水と接触させて、前駆膜１０３’に水を含浸させる処理をする。例えば、前駆膜１０３’が水に浸るように中間製品を水中に浸漬させる。前駆膜１０３’に水を含有させることができるのであれば、前駆膜１０３’に水を噴霧（スプレー）したり、滴下したりする方法であってもよい。化学的気相成長法によって形成した熱処理前の前駆膜１０３’はポーラスであり、熱処理後の密度の高くなった絶縁材より水を吸収しやすいものと考えられる。
【００４０】
水の温度は、４０℃以上であると好ましく、５５℃以上であるとより好ましい。また、水の温度は、９０℃以下であると好ましく、８５℃以下であるとより好ましい。浸漬処理の場合、浸漬時間は、前駆膜の吸水性や水温等に依存して適宜定めることができる。一例として、浸漬時間は、常圧下、水温４０℃以上の条件において、２０分以上に設定すると好ましい。作用させる水は、いわゆる超純水であると好ましい。例えば、水の抵抗率は、１８．２ＭΩ・ｃｍ以上であると好ましい。水中の有機物濃度（ＴＯＣ）は１ｐｐｂ以下であると好ましい。水中の溶存酸素は１ｐｐｂ以下であると好ましい。水中の重金属イオンは１ｐｐｂ以下であると好ましい。
【００４１】
浸漬処理の場合、浸漬中に前駆膜１０３’に超音波を印加してもよい。超音波を印加することにより、前駆膜１０３’の熱収縮をより抑制することができる。これは、超音波が前駆膜１０３’への水の含浸を促進させるためと考えられる。超音波は、キャビテーションを発生させるが、これにより中間製品にダメージが発生しないよう周波数及び出力に設定すると好ましい。例えば、超音波の周波数は、７８ｋＨｚ〜４３０ｋＨ及び５００ｋＨｚ〜５ＭＨｚであると好ましい。
【００４２】
次に、中間製品を乾燥させる。例えば、イソプロピルアルコールを用いて乾燥させることができる。
【００４３】
熱処理前の絶縁材１０３の前駆膜１０３’には、後の熱処理による前駆膜１０３’の熱収縮を抑制するのに十分な量、すなわち半導体基板１０１の変形を抑制するのに十分な量の水を含有させると好ましい。
【００４４】
次に、絶縁材の前駆膜１０３’を熱処理する。前駆膜１０３’がＮＳＧである場合、この熱処理により、絶縁材の前駆膜１０３’におけるＳｉＯ２の結合を高めて、膜質を向上させることができる。このとき、上記の水処理を施さない場合に比べて、半導体基板１０１の変形量は低減されている。これは、熱処理前の前駆膜１０３’に含有された水が、前駆膜１０３’の熱収縮を抑制したためと考えられる。熱処理は、不活性ガス、空気又は水蒸気ガス雰囲気下で高温加熱することにより行うことができ、これらのアニールを適宜組み合わせることができる。例えば、熱処理は、窒素ガス雰囲気下において８５０℃〜１０５０℃に加熱する窒素ガスアニールで実施することができる。あるいは、水蒸気で８５０℃〜１０５０℃に加熱する水蒸気アニールで実施することができる。窒素ガスアニールと水蒸気アニールとを併用してもよい。窒素ガスアニールと水蒸気アニールとを併用する場合、水蒸気アニール後に窒素ガスアニールを施すとよい。水蒸気アニールを施すことにより、前駆膜１０３’の熱収縮をより抑制することができる。これは、前駆膜１０３’への水の封入が加速するためと考えられる。
【００４５】
次に、ＣＭＰ法等により、半導体基板１０１上の絶縁材の前駆膜１０３’を除去する。これにより、半導体基板１０１の上面が平坦化され、絶縁材１０３の上面が平坦面に露出した状態で第１溝部１０１ａ内に前駆膜１０３’が残存し、絶縁材１０３が形成される（図６（ｃ））。絶縁材１０３は、平坦化した半導体基板１０１面に露出した上端部を有する筒状形状になる。
【００４６】
なお、万一、絶縁材１０３の上面が半導体基板１０１の第１面１０１ｄよりも低くなった場合には、絶縁材１０３上に、さらに絶縁材を充填して絶縁材の上面と半導体基板１０１の第１面１０１ｄと面一にすると好ましい。
【００４７】
次に、メモリセル領域Ａ１及び周辺回路領域Ａ２に、素子分離領域１１３を形成する（図６（ｄ））。次に、半導体基板１０１上にトランジスタ１２０を形成する（図７（ｅ））。次に、層間絶縁膜１２５を堆積し、適宜、コンタクト孔を形成した後、コンタクトプラグ１２４を形成する（図７（ｆ））。続いて、キャパシタや配線層を形成する（不図示）。次に、半導体基板１０１の第２面１０１ｅをエッチングし、第２面１０１ｅに絶縁材１０３を露出させる（図８（ｇ））。続いて、絶縁材１０３によって囲まれた領域内に、貫通電極１０２を形成するための貫通孔を形成する（不図示）。次に、当該貫通孔に導電体を充填して貫通電極１０２を形成する（図８（ｈ））。
【００４８】
次に、第２実施形態に係る半導体装置及びその製造方法について説明する。図９に、第２実施形態に係る半導体装置を示す概略断面図を示す。図１０に、図９に示す貫通電極領域Ｂの概略平面図を示す。図１０においては、明確性のため、貫通電極、絶縁材及び埋込材に図９と同様のハッチングを付してある。
【００４９】
第２実施形態に係る半導体装置は、図３に示す半導体装置の構成の他に、貫通電極１０２と絶縁材１０３との間に形成された埋込材２０４をさらに備える。
【００５０】
埋込材２０４は、半導体基板１０１の少なくとも第１面１０１ｄ側に露出するように形成されている。埋込材２０４は、絶縁材１０３の内周側の半導体基板１０１において、半導体基板１０１の変形による半導体基板１０１面からの突出がより小さくなるように形成すると好ましい。図９及び図１０に示す形態においては、埋込材２０４は貫通電極１０２を連続的に取り囲んでいる。例えば、埋込材２０４は閉じた環状（例えば円形）となっている。この場合、埋込材２０４は円筒形を有しており、貫通電極１０２は埋込材２０４の円筒内に挿入されるような形態となっている。埋込材２０４は絶縁材１０３の円筒内に挿入されるような形態となっている。埋込材２０４と絶縁材１０３とは、平面投影において、図１０に示すような同心円のように配置することができる。すなわち、埋込材２０４と絶縁材１０３とは、二重環を形成する。埋込材２０４は、平面投影において、貫通電極１０２を不連続的に又は部分的に取り囲んでいてもよい。図１０に示す形態においては、絶縁材１０３と埋込材２０４の二重円構造を示したが、絶縁材１０３又は埋込材２０４は複数あってもよい。
【００５１】
埋込材２０４と貫通電極１０２の間隔は、例えば１μｍ〜３μｍとすることができる。また、埋込材２０４と絶縁材１０３との間隔は、例えば１μｍ〜３μｍとすることができる。埋込材２０４の幅は、例えば１．５μｍ〜５μｍとすることができる。埋込材２０４の平面形状が円形の場合、内周側の直径は、例えば２０μｍ〜２４μｍとすることができる。このとき、貫通電極１０２は、例えば直径１６μｍ〜２０μｍとすることができる。
【００５２】
埋込材２０４の深さは、半導体基板１０１を貫通しなくてもよい。
【００５３】
埋込材２０４は、絶縁材１０３と同じ材料で形成すると好ましい。
【００５４】
次に、第２実施形態に係る半導体装置の製造方法について説明する。第２実施形態に係る半導体装置の構成は、後述の製造方法の説明からも明らかにされる。図１１に、第２実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。図１１は、第１実施形態に係る図５（ａ）の貫通電極領域Ｂに対応する概略断面図である。半導体基板１０１に、第１溝部１０１ａの他に、第１面１０１ｄ側に、埋込材２０４を形成するための第２溝部１０１ｂをさらに形成する。第２溝部１０１ｂは、第１溝部１０１ａと、貫通電極形成箇所ＴＳＶとの間の位置に形成する。第２溝部１０１ｂは、第１溝部１０１ａよりも浅くすると好ましい。第１溝部１０１ａと第２溝部１０１ｂとは、平面投影において、同心円状に形成する。第１溝部１０１ａと第２溝部１０１ｂの形成順序はいずれが先でもよい。第２溝部１０１ｂを形成する以外は第１実施形態に係る図５〜図８と同様の工程出半導体装置を製造することができる。
【００５５】
前駆膜１０３’が熱収縮すると、貫通電極領域Ｂの半導体基板１０１も変形することがあり、特に絶縁材１０３の内側が陥没した際の影響により絶縁材１０３内周側の一部が半導体基板１０１面より隆起することがある。しかし、埋込材２０４を形成すると、埋込材２０４がなく絶縁材１０３のみの場合より、埋込材２０４の内周側の陥没をより深くすることができる。これにより、半導体基板１０１の表面に隆起により突出する部分（図２１（Ｃ）のＢ領域参照）をより低くすることができる。そして、隆起部分によるＣＭＰ工程への悪影響を低減することができる。
【００５６】
第２実施形態におけるその他の形態は第１実施形態と同様である。
【００５７】
次に、第３実施形態に係る半導体装置及びその製造方法について説明する。図１２に、第３実施形態に係る半導体装置を示す概略断面図を示す。図１３に、図１２に示す貫通電極及び絶縁材の概略断面図を示す。第１及び第２実施形態においては貫通電極と半導体基板とを電気的に遮断するために、貫通電極を取り囲む絶縁材を半導体基板に形成していたが、第３実施形態においては第１及び第２実施形態に示すような絶縁リングは形成されていない。
【００５８】
貫通電極３０２は半導体基板１０１及び複数の層間絶縁膜１２５を貫通するように形成されている。貫通電極３０２は、半導体基板１０１の第１面１０１ｄから第２面１０１ｅに向けて細くなるようなテーパ形状を有する。絶縁膜３０３は、貫通電極３０２と半導体基板１０１との電気的接続を遮断するため、貫通電極３０２の側壁を直接被覆するように、すなわち貫通電極３０２のための貫通孔の内壁に沿って絶縁膜３０３が形成されている。
【００５９】
絶縁膜３０３は、例えばＮＳＧで形成することができる。絶縁膜３０３の膜厚は、例えば１．５μｍ〜５μｍとすることができる。
【００６０】
次に、第３実施形態に係る半導体装置の製造方法について説明する。第３実施形態に係る半導体装置の構成は、後述の製造方法の説明からも明らかにされる。図１４〜図１６に、第３実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。以下においては、貫通電極及び絶縁膜を形成する工程について説明する。
【００６１】
まず、トランジスタ１２０、層間絶縁膜１２５等を形成した中間製品に、凹部３１１を形成する。凹部３１１は、層間絶縁膜１２５を貫通しているが、半導体基板１０１は貫通しておらず、半導体基板１０１に底面を有する（図１４）。次に、凹部３１１の内壁に、ＮＳＧ等の絶縁膜３０３を被覆する（図１５）。次に、絶縁膜３０３に熱処理を施す前に、絶縁膜３０３に水を含浸させる処理をする。水を含浸させる方法は第１実施形態と同様である。次に、絶縁膜３０３を熱処理する。第３実施形態の場合、熱処理温度は５００℃〜６００℃にすると好ましい。熱処理温度以外の熱処理の方法は第１実施形態と同様である。第３実施形態においても、絶縁膜３０３に水を含有させることにより熱収縮を抑制することができる。これにより、絶縁膜３０３の熱収縮による半導体基板１０１の変形を抑制することができる。次に、凹部３１１に導電材料を埋め込むように層間絶縁膜１２５上に導電材料を堆積した後、平坦化処理等により層間絶縁膜１２５上の導電材料を除去して、貫通電極３０２を形成する（図１６）。次に、半導体基板１０１の第２面１０１ｅ側から半導体基板１０１を研削するなどして貫通電極３０２を露出させる（不図示）。そして、配線、コンタクトプラグ、パッド等を形成して、図１２に示す半導体装置を製造する。
【００６２】
次に、第４実施形態に係る半導体装置について説明する。第１〜第３実施形態は、貫通電極に埋め込まれた絶縁材が収縮することにより陥没が生じた半導体装置に対して、各実施形態で示された解決手段を適用した例を示したものである。一方、第４実施形態は、アライメントマークを形成することによって半導体基板に段差が生じた半導体装置に同様の解決手段を適用することができることを示すものである。この場合、上記実施形態における貫通電極領域の代わりにアライメントマーク領域を有する半導体装置に本発明を適用することとなる。すなわち、第４実施形態に係る半導体装置は、半導体基板に形成されたアライメントマークを備える。
【００６３】
図１７は、半導体基板の平面図であり、図１８は、図１７の四角Ａで囲った領域の拡大図である。図１８の四角Ｂで囲った領域にアライメントマークが存在する。図１９は、アライメントマークが存在する領域の写真である。図１９の楕円Ｃで囲った部分がアライメントマークである。このアライメントマークは、第１実施形態における絶縁材と同一工程、すなわち、アライメントマークは図５〜図８と同一の工程で形成することができる。したがって、アライメントマークの周囲の半導体基板の変形を抑制することができる。
【００６４】
第４実施形態におけるその他の形態は第１実施形態と同様とすることができる。また、第４実施形態に係る半導体装置は、上述の第１実施形態と同様の方法で形成することができる。このように、本発明の製造方法は、貫通電極及びそれを取り囲む絶縁材を備える半導体装置に限られず、絶縁材料の熱収縮を伴う半導体装置の製造方法に適用することができる。
【実施例】
【００６５】
水への浸漬処理時間に対する半導体基板の陥没深さの関係について測定した。測定試料は次のようにして作製した。まず、半導体基板に、上部の幅２μｍ、下部の幅１μｍ、深さ３８μｍ、内径２５μｍの環状の溝部を形成した。次に、当該溝部を埋め込むように、半導体基板上にＮＳＧを成膜した。次に、当該半導体基板を７５℃の温度の水に浸漬した（以下「温水処理」という）。浸漬時間は１５分、４０分、６０分及び８０分とした。各試料のＮＳＧを窒素ガス中において９５０℃で６０分熱処理し、当該熱処理による半導体基板の陥没深さを測定した。陥没深さは、半導体基板上の絶縁材形成用の窒化シリコンマスクを除去した後、段差測定器（日立建機ファインテック（株）製ＷＡ１３００）を用いて、絶縁材の環の中心と当該中心から１００μｍ離れた部分の高さの差として測定した。この他に、超音波を印加しながら温水処理をした試料、温水処理と窒素ガスアニールの間に９５０℃で６０分間水蒸気アニールを施した試料、及び温水処理を施さなかった試料についても同様にして半導体基板の陥没深さを測定した。測定結果を図２０に示す。
【００６６】
温水処理を施さなかった試料においては半導体基板の陥没の深さは１８０μｍであった。一方、約１５分の温水処理を施すと陥没の深さは９０μｍと半減した。これより、温水処理が陥没抑制に効果的であることが分かった。
【００６７】
浸漬時間を２０分以上にすると半導体基板の陥没の程度は小さくなり、クラックの発生は認められなかった。また、半導体基板の陥没深さも絶縁膜の残存を誘発しない５０ｎｍ以下となった。これより、浸漬時間を２０分以上にすると陥没抑制に効果的であることが分かった。
【００６８】
また、超音波処理も併用すると、温水処理のみの場合と比べて半導体基板の陥没深さをより低減できることが分かった。さらに、窒素ガスアニールの前に水蒸気アニールを施しても、温水処理のみの場合と比べて半導体基板の陥没深さをより低減できることが分かった。これより、超音波処理及び水蒸気アニール処理の併用も陥没抑制に効果的であることが分かった。
【００６９】
本発明の半導体装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ・置換ないし選択が可能である。
【００７０】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【符号の説明】
【００７１】
１０１          半導体基板
１０１ａ        第１溝部
１０１ｂ        第２溝部
１０１ｄ        第１面
１０１ｅ        第２面
１０２          貫通電極
１０３          絶縁材
１０３’        前駆膜
１１３          素子分離領域
１２０          トランジスタ
１２４          コンタクトプラグ
１２５          層間絶縁膜
１４０          半導体装置
１４１          半田ボール
１４２          再配線層
１４３          インタフェースチップ
１４４          ＤＲＡＭチップ
１４５          リードフレーム
２０４          埋込材
３０２          貫通電極
３０３          絶縁膜
３１１          凹部
９０１          半導体基板
９０１ａ        第１溝部
９０１ｂ        第２溝部
９０１ｃ        クラック
９０２          絶縁材
９０２’        前駆膜
９１１          マスク
９１１ａ        開口
９１１ｂ        残存したマスク
９１２          素子分離領域
９１２’        絶縁膜
９１２ａ        残存した絶縁膜
【図１】
2014022668.tif 000003
【図２】
2014022668.tif 000004
【図３】
2014022668.tif 000005
【図４】
2014022668.tif 000006
【図５】
2014022668.tif 000007
【図６】
2014022668.tif 000008
【図７】
2014022668.tif 000009
【図８】
2014022668.tif 000010
【図９】
2014022668.tif 000011
【図１０】
2014022668.tif 000012
【図１１】
2014022668.tif 000013
【図１２】
2014022668.tif 000014
【図１３】
2014022668.tif 000015
【図１４】
2014022668.tif 000016
【図１５】
2014022668.tif 000017
【図１６】
2014022668.tif 000018
【図１７】
2014022668.tif 000019
【図１８】
2014022668.tif 000020
【図１９】
2014022668.tif 000021
【図２０】
2014022668.tif 000022
【図２１】
2014022668.tif 000023
【図２２】
2014022668.tif 000024
【図２３】
2014022668.tif 000025
【図２４】
2014022668.tif 000026
【図２６】
2014022668.tif 000027
【図２５】
2014022668.tif 000028
【図２７】
2014022668.tif 000029
【図２８】
2014022668.tif 000030