(57)【要約】【課題】高耐熱性の不揮発性記憶装置を提供する。【解決手段】実施形態によれば、第１導電部と、第２導電部と、記憶層と、を備えた不揮発性記憶装置が提供される。前記記憶層は、前記第１導電部と前記第２導電部との間に設けられ、無機酸化物層と、前記無機酸化物層に分散された複数のクラスターと、を含む。前記記憶層は、前記第１導電部と前記第２導電部とを介して印加される電圧及び供給される電流の少なくともいずれかにより、抵抗が低い第１状態と前記第１状態よりも抵抗が高い第２状態との間で可逆的に遷移する。前記クラスターは、フラーレン及びフラーレン誘導体の少なくともいずれかを含む。【選択図】図１
2014027184.tif 000002
【特許請求の範囲】
【請求項１】
第１導電部と、
第２導電部と、
前記第１導電部と前記第２導電部との間に設けられ、無機酸化物層と、前記無機酸化物層に分散された複数のクラスターと、を含み、前記第１導電部と前記第２導電部とを介して印加される電圧及び供給される電流の少なくともいずれかにより、抵抗が低い第１状態と前記第１状態よりも抵抗が高い第２状態との間で可逆的に遷移可能な記憶層と、
を備え、
前記クラスターは、フラーレン及びフラーレン誘導体の少なくともいずれかを含む不揮発性記憶装置。
【請求項２】
前記クラスターの電子親和力は、前記無機酸化物層の電子親和力よりも大きく、
前記クラスターの前記電子親和力と前記無機酸化物層の前記電子親和力との差の絶対値は、０．３ｅＶ以上３．０ｅＶ以下である請求項１記載の不揮発性記憶装置。
【請求項３】
前記第１導電部の仕事関数と、前記クラスターの前記電子親和力と、の差の絶対値は、２ｅＶ以下である請求項１または２に記載の不揮発性記憶装置。
【請求項４】
前記無機酸化物層のバンドギャップは、３．０ｅＶ以上である請求項１〜３のいずれか１つに記載の不揮発性記憶装置。
【請求項５】
前記第１導電部の仕事関数は、４．０ｅＶ以上４．７ｅＶ以下である請求項１〜４のいずれか１つに記載の不揮発性記憶装置。
【請求項６】
前記無機酸化物層は、Ｓｉ、Ａｌ、Ｚｒ、Ｇｅ、Ｈｆ及びＧａの少なくともいずれかの酸化物を含む請求項１〜５のいずれか１つに記載の不揮発性記憶装置。
【請求項７】
前記記憶層は、ゾルゲル法で作製されている請求項１〜６のいずれか１つに記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
情報通信の目覚しい発展に伴い、小型で大容量の不揮発性記憶装置の需要が急速に拡大してきている。既存のシリコン不揮発性記憶装置の物理的な限界を克服する超高速、高容量、低消費電力、低価格特性の次世代不揮発性メモリー素子の開発が盛んに行われている。この中で、例えば、低抵抗状態と高抵抗状態とを有する抵抗変化材料を用いたメモリが提案されている。抵抗変化型の不揮発性記憶装置において、耐熱性の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０９１９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高耐熱性の不揮発性記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、第１導電部と、第２導電部と、記憶層と、を備えた不揮発性記憶装置が提供される。前記記憶層は、前記第１導電部と前記第２導電部との間に設けられ、無機酸化物層と、前記無機酸化物層に分散された複数のクラスターと、を含む。前記記憶層は、前記第１導電部と前記第２導電部とを介して印加される電圧及び供給される電流の少なくともいずれかにより、抵抗が低い第１状態と、前記第１状態よりも抵抗が高い第２状態と、の間で可逆的に遷移する。前記クラスターは、フラーレン及びフラーレン誘導体の少なくともいずれかを含む。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図２】第１の実施形態に係る不揮発性記憶装置の一部を示す部分拡大図である。
【図３】図３（ａ）〜図３（ｃ）は、第１の実施形態に係る不揮発性記憶装置のバンド図である。
【図４】第２の実施形態に係る不揮発性記憶装置を示す模式的斜視図である。
【図５】第２の実施形態に係る別の不揮発性記憶装置を示す模式的斜視図である。
【図６】第２の実施形態に係る別の不揮発性記憶装置を示す模式図である。
【図７】第２の実施形態に係る別の不揮発性記憶装置の一部を示す模式的断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）  
図１は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
図２は、第１の実施形態に係る不揮発性記憶装置の一部の構成を例示する部分拡大図である。  
図１に表したように、本実施形態に係る不揮発性記憶装置１１０は、第１導電部１０と、第２導電部２０と、記憶層１５と、を含む。記憶層１５は、第１導電部１０と第２導電部２０との間に設けられる。
【０００９】
記憶層１５には、例えば、第１導電部１０と第２導電部２０とを介して印加される電圧が印加される。記憶層１５には、例えば、第１導電部１０と第２導電部２０とを介して電流が供給される。記憶層１５は、その電圧及びその電流の少なくともいずれかにより、抵抗が低い第１状態（低抵抗状態）と、第１状態よりも抵抗が高い第２状態（高抵抗状態）との間を可逆的に遷移可能である。
【００１０】
不揮発性記憶装置１１０は、記憶層１５の状態の遷移により、情報の記憶を行う。例えば、高抵抗状態をデジタル信号の「０」とし、低抵抗状態をデジタル信号の「１」とする。これにより、デジタル信号の１ビットの情報を記憶することができる。
【００１１】
図２に表したように、記憶層１５は、無機酸化物層１６と、複数のクラスター１７と、を含む。複数のクラスター１７は、例えば、無機酸化物層１６中に分散されている。記憶層１５におけるクラスター１７の濃度は、例えば、１％（０．１％以上１０％以下）である。
【００１２】
クラスター１７には、フラーレン及びフラーレン誘導体の少なくともいずれかが用いられる。フラーレン誘導体は、フラーレン骨格を有する誘導体である。フラーレン誘導体は、例えば、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８及びＣ８４などのフラーレンを基本骨格として有する誘導体を含む。フラーレン誘導体において、フラーレン骨格における炭素原子を任意の官能基で修飾してもよい。フラーレン誘導体において、この官能基同士を互いに結合させて環を形成してもよい。
【００１３】
図３（ａ）〜図３（ｃ）は、第１の実施形態に係る不揮発性記憶装置の特性を例示するバンド図である。  
図３（ａ）〜図３（ｃ）は、不揮発性記憶装置１１０における、第１導電部１０から第２導電部２０に向かう厚み方向の位置と、真空準位ＶＬを基準とするエネルギ準位と、の関係性を表している。
【００１４】
図３（ａ）は、第１導電部１０と第２導電部２０との間に電圧を印加していない状態（第１導電部１０と第２導電部２０との間の電位差が小さい状態）を表している。  
図３（ｂ）は、第１導電部１０と第２導電部２０との間に第１電圧を印加した状態を表している。  
図３（ｃ）は、第１導電部１０と第２導電部２０との間に、第１電圧よりも高い第２電圧を印加した状態を表している。
【００１５】
第１電圧及び第２電圧の印加では、例えば、第１導電部１０を基準電位（例えば接地電位）とし、第２導電部２０を正の電位とする。すなわち、第２導電部２０の電位を第１導電部１０の電位よりも高くする。
【００１６】
図３（ａ）〜図３（ｃ）では、第１導電部１０と第２導電部２０との間に、３個のクラスター１７が存在している状態を例示している。実際には、多数のクラスター１７が、第１導電部１０と第２導電部２０との間に存在している。
【００１７】
フラーレンは、電子をトラップする特性を有している。また、フラーレンは、近接するフラーレン同士の間で、電子の授受を行う特性を有している。フラーレン誘導体も同様の特性を有している。図３（ａ）及び図３（ｂ）では、クラスター１７にトラップされた電子が、少ない状態を表している。
【００１８】
図３（ａ）に表したように、第１導電部１０と第２導電部２０との間に電圧を印加していない状態において、クラスター１７の第１電子親和力Ｅａ１は、無機酸化物層１６の第２電子親和力Ｅａ２よりも大きい。第１電子親和力Ｅａ１と第２電子親和力Ｅａ２との差ｄＥ１の絶対値は、例えば、０．３ｅＶ以上３．０ｅＶ以下である。
【００１９】
第１導電部１０の第１仕事関数ＷＦ１は、例えば、４．０ｅＶ以上４．７ｅＶ以下である。第２導電部２０の第２仕事関数ＷＦ２は、例えば、４．０ｅＶ以上４．７ｅＶ以下である。第１電子親和力Ｅａ１は、例えば、１．３ｅＶ以上４．４ｅＶ以下である。第２電子親和力Ｅａ２は、例えば、１．０ｅＶ以上４．１ｅＶ以下である。第１仕事関数ＷＦ１と第１電子親和力Ｅａ１との差ｄＥ２の絶対値は、例えば、１ｅＶ以下である。
【００２０】
図３（ｂ）に表したように、クラスター１７にトラップされた電子が少ない状態において、第１導電部１０と第２導電部２０との間に、第１電圧を印加すると、注入された電子が、クラスター１７にトラップされる。
【００２１】
図３（ｃ）に表したように、第１導電部１０と第２導電部２０との間に、第２電圧を印加すると、より多くの電子がクラスター１７にトラップされる。多くの電子がクラスター１７にトラップされると、クラスター１７のＬＵＭＯ（Lowest Unoccupied Molecular Orbital：最低空軌道）の準位が高くなる。これにより、差ｄＥ１の絶対値が小さくなり、無機酸化物層１６のＬＵＭＯとクラスター１７とを介して、電子が移動し易くなる。すなわち、図３（ｂ）に表した状態に比べて、記憶層１５における電気抵抗が低くなる（ＳＥＴ）。クラスター１７は、電圧の印加を停止した後にも、電子をトラップした状態を保持する。
【００２２】
記憶層１５においては、クラスター１７にトラップされた電子が少ない場合に、高抵抗状態となり、クラスター１７にトラップされた電子が多い場合に、低抵抗状態となる。不揮発性記憶装置１１０では、第１電圧を印加し、記憶層１５の抵抗の状態を測定することで、１ビットの情報を判別することができる。第１導電部１０と第２導電部２０との間に、逆バイアスの第３電圧を印加する。すなわち、第２導電部２０の電位を第１導電部１０の電位よりも低くする。これにより、クラスター１７にトラップされた電子が排出され、記憶層１５が、低抵抗状態から高抵抗状態に戻る（ＲＥＳＥＴ）。不揮発性記憶装置１１０においては、第１電圧が、読み出し電圧であり、第２電圧が、書き込み電圧であり、第３電圧が、リセット電圧である。なお、不揮発性記憶装置１１０を作製した後の、最初の電圧印加では、不純物などの不可逆的なトラップサイトを電荷で埋めてからＳＥＴされる（フォーミング）場合がある。
【００２３】
フラーレンまたはフラーレン誘導体を含むクラスター１７の耐熱性及び無機酸化物層１６の耐熱性は、極めて高い。このため、本実施形態に係る不揮発性記憶装置１１０では、高温を必要とするシリコン半導体プロセスに耐えることができる。さらには、無置換フラーレンなどは例えばグラフェン配線作製プロセスなどの、より高温（例えば、８００℃〜１０００℃）を必要とするプロセスにも対応することができる。このように、本実施形態に係る不揮発性記憶装置１１０では、高い耐熱性を得ることができる。
【００２４】
不揮発性記憶装置１１０において、第１電子親和力Ｅａ１と第２電子親和力Ｅａ２との差ｄＥ１の絶対値を、０．３ｅＶ以上３．０ｅＶ以下とする。差ｄＥ１を０．３ｅＶ以上とすることにより、熱励起などの影響を抑え、クラスター１７に十分な電子のトラップ性能を持たせることができる。差ｄＥ１を３．０ｅＶ以下とすることにより、逆電圧を印加した際に、クラスター１７から電子を適切に排出させることができる。
【００２５】
不揮発性記憶装置１１０において、第１仕事関数ＷＦ１と第１電子親和力Ｅａ１との差ｄＥ２の絶対値を、２ｅＶ以下とする。より好ましくは１ｅＶ以下である。これにより、不揮発性記憶装置１１０の消費電力を低減させることができる。差ｄＥ２を２ｅＶより大きくすると、第１導電部１０からクラスター１７への電子の移動が難しくなる。これにより、不揮発性記憶装置１１０の駆動電圧が増大してしまう。
【００２６】
不揮発性記憶装置１１０において、無機酸化物層１６のバンドギャップを３ｅＶ以上とする。これにより、不揮発性記憶装置１１０において、リーク電流の発生を抑え、消費電力を低減させることができる。
【００２７】
不揮発性記憶装置１１０において、第１導電部１０の第１仕事関数ＷＦ１を、４．０ｅＶ以上４．７ｅＶ以下とする。第１仕事関数ＷＦ１を４．０ｅＶ以上とすることにより、第１導電部１０の酸化を抑え、電子注入の安定性を高めることができる。第１仕事関数ＷＦ１を４．７ｅＶ以下とすることにより、クラスター１７とのエネルギーギャップを抑えることができる。
【００２８】
クラスター１７としてのフラーレンには、例えば、Ｃ６０（４．２ｅＶ）やＣ７０（４．３ｅＶ）などが用いられる。クラスター１７としてのフラーレン誘導体には、例えば、Ｃ６０ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル：[6,6]-Phenyl-C61-Butyric Acid Methyl Ester、３．８ｅＶ）、Ｃ７０ＰＣＢＭ（３．８ｅＶ）、ＳＩＭＥＦ（シリルメチルフラーレン：Silyl Methyl[60] Fullerene、３．７ｅＶ）、Ｃ６０Ｆ３６（フッ化フラーレン、３．５ｅＶ）、Ｃ６０Ｆ４６（４．２ｅＶ）、及び、Ｃ７０Ｆ５４（４．４ｅＶ）の少なくともいずれかが用いられる。なお、上記クラスター１７の材料において、括弧内の数値は、電子親和力である。
【００２９】
第１導電部１０及び第２導電部２０には、仕事関数が既知の導電性材料が用いられる。第１導電部１０及び第２導電部２０には、例えば、アルミニウム（Ａｌ、４．２ｅＶ）、銅（Ｃｕ、４．７ｅＶ）、窒化チタン（ＴｉＮ、４．７ｅＶ）、イリジウム（Ｉｒ、５．３ｅＶ）、白金（Ｐｔ、５．７ｅＶ）、銀（Ａｇ、４．３ｅＶ）、金（Ａｕ、４．７ｅＶ）、ポリシリコン（Ｓｉ、４．８ｅＶ）、タングステン（Ｗ、４．６ｅＶ）、チタン（Ｔｉ、４．３ｅＶ）、タンタル（Ｔａ、４．３ｅＶ）、窒化タンタル（ＴａＮ、５．４ｅＶ）、窒化タングステン（ＷＮ、５．０ｅＶ）、窒化モリブデン（Ｍｏ２Ｎ、５．３ｅＶ）、ニッケル（Ｎｉ、５．０ｅＶ）、ニッケルシリサイド（ＮｉＳｉ、４．９ｅＶ）、チタンシリサイド（ＴｉＳｉ２、４．５ｅＶ）、コバルト（Ｃｏ、５．０ｅＶ）、クロム（Ｃｒ、４．５ｅＶ）、アンチモン（Ｓｂ）、鉄（Ｆｅ、４．５ｅＶ）、モリブデン（Ｍｏ、４．４ｅＶ）、パラジウム（Ｐｄ、４．９ｅＶ）、錫（Ｓｎ、４．３ｅＶ）、ジルコニウム（Ｚｒ、４．１ｅＶ）、亜鉛（Ｚｎ、４．３ｅＶ）、インジウム錫酸化物（ＩＴＯ、４．７ｅＶ）、及び、カーボン（Ｃ、４．５ｅＶ）の少なくともいずれかが用いられる。なお、上記第１導電部１０及び第２導電部２０の材料において、括弧内の数値は、仕事関数である。
【００３０】
第１導電部１０及び第２導電部２０の材料において、ポリシリコンやカーボンなどには、不純物をドーピングしてもよい。ドーピングする不純物の材料や不純物の量によって、仕事関数を変化させることができる。カーボンには、例えば、カーボンナノチューブやグラフェンなどを用いることが好ましい。
【００３１】
第１導電部１０及び第２導電部２０の仕事関数の測定には、例えば、島津社製のAXIS-ultraが用いられる。AXIS-ultraにおいて、光源には、ＨｅＩ線（２１．２１ｅＶ）を用いる。測定条件としては、Wide Scan-パスエネルギー（以下ＥＰ）：５．０、１０．０ｅＶ（０．１ｅＶ/Ｓｔｅｐ，１００ｍｓ）、Narrow Scan-EP：５．０、１０．０ｅＶ（０．０５ｅＶ/Ｓｔｅｐ、１０００ｍｓ）。低運動エネルギーの光電子を正確に検出するために、ｓｔａｇｅに−１０Ｖを印加する。Fermi-edgeの位置は、Ａｒイオンエッチングにより表面をクリーニングしたＡｕを基準にする。第１導電部１０及び第２導電部２０については、Ａｒイオンエッチングを行い、清浄化する。仕事関数は、２１．２１−（Cut-off電圧−Fermi-edge電圧）で求める。
【００３２】
無機酸化物層１６には、例えば、Ｓｉ、Ａｌ、Ｚｒ、Ｇｅ、Ｈｆ及びＧａの少なくともいずれかの酸化物が用いられることが好ましい。無機酸化物層１６は、前記少なくともいずれかの酸化物の混合物でもよい。無機酸化物層１６には、例えば、ＳｉＯ２（１．０ｅＶ）、Ａｌ２Ｏ３（１．３５ｅＶ）、ＺｒＯ２（１．６〜２．５ｅＶ）、ＧｅＯ２（２．２ｅＶ）、ＨｆＯ２（２．１ｅＶ〜２．５ｅＶ）、及び、Ｇａ２Ｏ３（２．５ｅＶ）の少なくともいずれかが用いられる。なお、上記の無機酸化物層１６の材料において、括弧内の数値は、電子親和力である。これらの酸化物は、十分な絶縁性を有し、リーク電流を抑えることができる。また、上記酸化物の電子親和力は、クラスター１７の電子親和力（約４ｅＶ）と比較して小さい。これにより、クラスター１７に良好に電子をトラップさせることができる。
【００３３】
記憶層１５は、例えば、ゾルゲル法によって作製される。ゾルゲル法では、溶液中にクラスター１７を混合でき、クラスター１７を無機酸化物層１６中に均一に分散させることができる。
【００３４】
記憶層１５を作製する場合は、例えば、無機酸化物層１６の原料の溶液中に、クラスター１７を分散させる。クラスター１７を分散させた原料溶液を、第１導電部１０または第２導電部２０した基板の上に塗布し、高温で処理する。これにより、第１導電部１０の上または第２導電部２０の上に、記憶層１５が作製される。第１導電部１０及び第２導電部２０は、どちらを先に作製してもよい。
【００３５】
クラスター１７を含む原料溶液の塗布には、例えば、スピンコーティング法、ディップコーティング法、ランブミュアーブロジェット法、噴霧コーティング法、フローコーティング法、スクリーン印刷法、静電気コーティング法、ブレードコーティング法、ロールコーティング法、及び、インクジェットプリント法などの塗布方法を用いることができる。
【００３６】
記憶層１５の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。記憶層１５の厚さを１０ｎｍ以上とすることにより、リーク電流を抑えることができる。記憶層１５の厚さを１００ｎｍ以下とすることにより、駆動電圧を抑えることができる。記憶層１５の厚さは、２０ｎｍ以上５０ｎｍ以下であることが好ましい。これにより、リーク電流をより適切に抑えることができるとともに、駆動電圧をより適切に抑えることができる。
【００３７】
次に、本実施形態に係る不揮発性記憶装置１１０の実施例について説明する。  
（第１実施例）  
第１導電部１０には、アルミニウム（仕事関数４．２ｅＶ）を用いる。シリコン酸化膜を形成したシリコン基板上に、厚さ８０ｎｍのアルミニウムを蒸着することにより、第１導電部１０を形成する。クラスター１７には、Ｃ６０ＰＣＢＭを用いる。ジルコニウムｎ−ブチトキシドの２−メトキシエタノール溶液に、Ｃ６０ＰＣＢＭを分散させた分散液を用意する。この分散液を第１導電部１０の上にスピンコート法で塗布する。分散液を塗布した基板を、１５０℃でベーキングした後、４００℃で加熱する。これにより、Ｃ６０ＰＣＢＭをクラスター１７として含み、ＺｒＯ２を無機酸化物層１６として含む厚さ３０ｎｍ〜４０ｎｍの記憶層１５を第１導電部１０の上に形成する。第２導電部２０には、アルミニウムを用いる。記憶層１５の上にアルミニウムを蒸着することにより、第２導電部２０を形成する。  
以上により、第１実施例の不揮発性記憶装置１１０を作製する。
【００３８】
第１実施例の不揮発性記憶装置１１０において、第１導電部１０と第２導電部２０との間に、正バイアスの電圧を印加すると、約４Ｖで低抵抗状態（ＳＥＴ）となる（フォーミング）。第１導電部１０と第２導電部２０との間に、逆バイアスを印加すると、約−３Ｖで高抵抗状態となる（ＲＥＳＥＴ）。第１導電部１０と第２導電部２０との間に、再び正バイアスの電圧を印加すると、約２Ｖで低抵抗状態となり、以下ＳＥＴ−ＲＥＳＥＴを繰り返す。高抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、低抵抗状態には変化しない。低抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、高抵抗状態には変化しない。このように、本実施形態に係る第１実施例の不揮発性記憶装置１１０では、安定な情報記憶特性が得られる。
【００３９】
（第２実施例）  
ジルコニウムｎ−ブチトキシドの代わりに、ハフニウムｔ−ブトキシドを用いることを除いては、第１実施例と同様にして不揮発性記憶装置１１０を作製する。すなわち、第２実施例の不揮発性記憶装置１１０では、ＨｆＯ２を無機酸化物層１６として用いる。
【００４０】
第２実施例の不揮発性記憶装置１１０において、第１導電部１０と第２導電部２０との間に、正バイアスの電圧を印加すると、約３Ｖで低抵抗状態となる。第１導電部１０と第２導電部２０との間に、逆バイアスを印加すると、約−２Ｖで高抵抗状態となる。第１導電部１０と第２導電部２０との間に、再び正バイアスを印加すると、約１．５Ｖで低抵抗状態となり、以下ＳＥＴ−ＲＥＳＥＴを繰り返す。高抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、低抵抗状態には変化しない。低抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、高抵抗状態には変化しない。このように、本実施形態に係る第２実施例の不揮発性記憶装置１１０では、安定な情報記憶特性が得られる。
【００４１】
（第３実施例）  
Ｃ６０ＰＣＢＭの代わりにＣ６０を用いることを除いては、第２実施例と同様にして不揮発性記憶装置１１０を作製する。第１導電部１０と第２導電部２０との間に、正バイアスの電圧を印加すると、約３Ｖで低抵抗状態となる。第１導電部１０と第２導電部２０との間に、逆バイアスを印加すると、約−１．５Ｖで高抵抗状態となる。第１導電部１０と第２導電部２０との間に、再び正バイアスを印加すると、約１Ｖで低抵抗状態となり、以下ＳＥＴ−ＲＥＳＥＴを繰り返す。高抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、低抵抗状態には変化しない。低抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、高抵抗状態には変化しない。このように、本実施形態に係る第３実施例の不揮発性記憶装置１１０では、安定な情報記憶特性が得られる。
【００４２】
（第４実施例）  
シリコン酸化膜を形成したシリコン基板上に、厚さ８０ｎｍのアルミニウム（仕事関数４．２ｅＶ）を蒸着することにより、第１導電部１０を形成する。クラスター１７には、Ｃ６０Ｆ３６を用いる。アルミニウムｎ−ブチトキシドの２−メトキシエタノール溶液に、Ｃ６０Ｆ３６を分散させた分散液を用意する。この分散液を第１導電部１０の上にスピンコート法で塗布する。分散液を塗布した基板を、１５０℃でベーキングした後、４００℃で加熱する。これにより、Ｃ６０Ｆ３６をクラスター１７として含み、Ａｌ２Ｏ３を無機酸化物層１６として含む厚さ３０ｎｍ〜４０ｎｍの記憶層１５を第１導電部１０の上に形成する。第２導電部２０には、アルミニウムを用いる。記憶層１５の上にアルミニウムを蒸着することにより、第２導電部２０を形成する。  
以上により、第４実施例の不揮発性記憶装置１１０を作製する。
【００４３】
第４実施例の不揮発性記憶装置１１０において、第１導電部１０と第２導電部２０との間に、正バイアスの電圧を印加すると、約４．５Ｖで低抵抗状態となる。第１導電部１０と第２導電部２０との間に、逆バイアスを印加すると、約―３．５Ｖで高抵抗状態となる。第１導電部１０と第２導電部２０との間に、再び正バイアスの電圧を印加すると、約３Ｖで低抵抗状態となり、以下ＳＥＴ−ＲＥＳＥＴを繰り返す。高抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、低抵抗状態には変化しない。低抵抗状態にした後、電圧を印加していない状態で約１週間放置しても、高抵抗状態には変化しない。このように、本実施形態に係る第４実施例の不揮発性記憶装置１１０では、安定な情報記憶特性が得られる。
【００４４】
（比較例）  
ハフニウムｔ−ブトキシドを用いる代わりに、チタンｎ−ブトキシドを用いることを除いては、第３実施例と同様にして不揮発性記憶装置を作製する。すなわち、比較例の不揮発性記憶装置では、酸化チタンを無機酸化物層１６として用いる。
【００４５】
比較例の不揮発性記憶装置においても、スイッチング現象は見られる。しかしながら、比較例の不揮発性記憶装置の保持時間は、本実施形態に係る不揮発性記憶装置１１０の保持時間に比べて極めて短い（１秒以下程度）。比較例の不揮発性記憶装置では、酸化チタンの電子親和力（４．２ｅＶ）とＣ６０の電子親和力（４．２ｅＶ）と差ｄＥ１がほとんどない。比較例の不揮発性記憶装置における短い保持時間は、差ｄＥ１が小さく、Ｃ６０が電子のトラップとして正常に機能しないためであると考えられる。
【００４６】
（第２の実施形態）  
本実施形態に係る不揮発性記憶装置は、クロスポイント型の構成を有する。  
図４は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的斜視図である。  
図４に表したように、本実施形態に係る不揮発性記憶装置１２０は、基板３０を備える。基板３０には、例えば、シリコン基板、半導体基板、無機物を含む基板、または、ポリマーを含む基板などが用いられる。半導体基板には、例えば、シリコン−オン−インシュレータ（ＳＯＩ）基板などが用いられる。無機物を含む基板には、例えば、ガラスなどが用いられる。
【００４７】
ここで、基板３０の主面３０ａに対して並行な平面をＸ−Ｙ平面とする。Ｘ−Ｙ平面内の１つの方向をＸ軸方向とする。Ｘ−Ｙ平面内においてＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向とＹ軸方向とに対して垂直な方向をＺ軸方向とする。
【００４８】
不揮発性記憶装置１２０には、複数の第１導電部１０と複数の第２導電部２０とが設けられる。複数の第１導電部１０は、それぞれＹ軸方向に延びる。複数の第１導電部１０は、Ｘ軸方向に所定の間隔を空けて並べられている。複数の第２導電部２０は、それぞれＸ軸方向に延びる。複数の第２導電部２０は、Ｙ軸方向に所定の間隔を空けて並べられている。この例では、第１導電部１０の延在方向が、第２導電部２０の延在方向に対して直交する。第１導電部１０の延在方向は、第２導電部２０の延在方向と交差（非平行）すれば良い。
【００４９】
記憶層１５は、複数の第１導電部１０と複数の第２導電部２０とのそれぞれの間に設けられる。この例において、記憶層１５は、複数の第２導電部２０と基板３０との間にも設けられる。記憶層１５は、例えば、基板３０の上及び複数の第１導電部１０の上の全体に設けられる。記憶層１５は、基板３０の主面３０ａに対して平行な上面１５ａを有する。複数の第２導電部２０は、上面１５ａの上に設けられる。第２導電部２０と第１導電部１０との間の記憶層１５の厚さ（Ｚ軸方向に沿う長さ）は、第２導電部２０と基板３０との間の記憶層１５の厚さよりも薄い。
【００５０】
記憶層１５のうちの、第１導電部１０と第２導電部２０との間の部分が、１つのメモリセル３３として作用する。また、記憶層１５のうちの、第２導電部２０と基板３０との間の部分は、例えば、層間絶縁膜として作用する。メモリセル３３の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。
【００５１】
この例において、複数の第１導電部１０は、例えば、ワード線であり、複数の第２導電部２０は、例えば、ビット線である。第１導電部１０をビット線とし、第２導電部２０をワード線としてもよい。複数のワード線と複数のビット線とを別途設けてもよい。この場合、例えば、ワード線とビット線との交差する部分（メモリセル３３に対応する部分）のみに、第１導電部１０と第２導電部２０とを設ければよい。記憶層１５は、第１導電部１０と第２導電部２０との間の部分のみに設けてもよい。すなわち、複数の記憶層１５のそれぞれが、複数の第１導電部１０と複数の第２導電部２０とのそれぞれの間に設けられていてもよい。
【００５２】
不揮発性記憶装置１２０は、整流素子３４をさらに備える。整流素子３４は、例えば、ダイオードである。整流素子３４は、複数設けられる。複数の整流素子３４のそれぞれは、複数の第１導電部１０と記憶層１５とのそれぞれの間に設けられる。整流素子３４は、例えば、異なる仕事関数を有する導電体を接触させることによって形成することができる。第１導電部１０が、整流素子３４の機能を含んでもよい。整流素子３４は、第１導電部１０と記憶層１５との間に流れる電流の向きを順方向にする。これにより、整流素子３４は、書き込み／読み出し時における回り込み電流(sneak current)を抑制する。整流素子３４は、第２導電部２０と記憶層１５との間に設けてもよい。
【００５３】
不揮発性記憶装置１２０では、通常の半導体プロセスである蒸着工程、フォトリソグラフィ工程、及びドライエッチングなどを行っても、メモリセル３３の特性を劣化させることなく、十分なスイッチング特性を得ることができる。
【００５４】
図５は、第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的斜視図である。  
図６は、第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。  図５に表したように、本実施形態に係る不揮発性記憶装置１２２においては、基板３０の主面の上に、Ｘ軸方向に延在するライン状の第１の配線（ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１）が設けられる。さらに、Ｙ軸方向に延在するライン状の第２の配線（ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１）が、設けられる。第２の配線（ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１）は、第１の配線（ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１）に対向する。
【００５５】
なお、上記では、第１の配線の延在方向が第２の配線の延在方向に対して直交するが、第１の配線の延在方向が第２の配線の延在方向と交差（非平行）すれば良い。
【００５６】
なお、上記において添え字ｉ及び添え字ｊは任意である。すなわち、第１の配線の数及び第２の配線の数は、任意である。  
本具体例では、第１の配線がワード線となり、第２の配線がビット線となる。ただし、第１の配線がビット線で、第２の配線がワード線でも良い。以下では、第１の配線がワード線であり、第２の配線がビット線であるとして説明する。
【００５７】
図５及び図６に表したように、第１の配線と第２の配線との間にメモリセル３３が設けられる。
【００５８】
図６に表したように、例えば、ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１の一端は、選択スイッチであるＭＯＳトランジスタＲＳＷを介して、デコーダ機能を有するワード線ドライバ４１に接続される。ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１の一端は、選択スイッチであるＭＯＳトランジスタＣＳＷを介して、デコーダ及び読み出し機能を有するビット線ドライバ４２に接続される。
【００５９】
ＭＯＳトランジスタＲＳＷのゲートには、ワード線（ロウ）を選択するための選択信号Ｒｉ−１、Ｒｉ、Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、ビット線（カラム）を選択するための選択信号Ｃｉ−１、Ｃｉ、Ｃｉ＋１が入力される。
【００６０】
メモリセル３３は、ワード線ＷＬｉ−１、ＷＬｉ、ＷＬｉ＋１と、ビット線ＢＬｊ−１、ＢＬｊ、ＢＬｊ＋１と、が互いに対向する交差部に配置される。メモリセル３３には、書き込み／読み出し時における回り込み電流(sneak current)を抑制するための整流素子３４を付加することができる。
【００６１】
図７は、第２の実施形態に係る別の不揮発性記憶装置の一部の構成を例示する模式的断面図である。  
図７に表したように、ワード線ＷＬｉとビット線ＢＬｊとの間には、メモリセル３３及び整流素子３４が設けられる。なお、ワード線ＷＬｉとビット線ＢＬｊとの上下の配置の関係は任意である。ワード線ＷＬｉとビット線ＢＬｊとの間における、メモリセル３３と整流素子３４との配置の順番は、任意である。
【００６２】
図７に表したように、メモリセル３３は、第１導電部１０と、第２導電部２０と、第１導電部１０と第２導電部２０との間に設けられた記憶層１５と、を含む。第１導電部１０、第２導電部２０及び記憶層１５には、第１の実施形態に関して説明した構成が適用できる。
【００６３】
なお、第１導電部１０及び第２導電部２０の少なくともいずれかとして、メモリセル３３に隣接する、例えば、ワード線ＷＬｉ、整流素子３４及びビット線ＢＬｊの少なくともいずれかを用いても良い。
【００６４】
不揮発性記憶装置１２２の構成においても、フラーレンまたはフラーレン誘導体をクラスター１７として含む記憶層１５を用いることにより、耐熱性を高めることができる。
【００６５】
実施形態によれば、高耐熱性の不揮発性記憶装置が提供される。
【００６６】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。
【００６７】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置に含まれる第１導電部、第２導電部、記憶層、クラスター及び無機酸化物層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００６８】
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００６９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００７０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
１０…第１導電部、  １５…記憶層、  １５ａ…上面、  １６…無機酸化物層、  １７…クラスター、  ２０…第２導電部、  ３０…基板、  ３０ａ…主面、  ３３…メモリセル、  ３４…整流素子、  ４１…ワード線ドライバ、  ４２…ビット線ドライバ、  １１０、１２０…不揮発性記憶装置、  ＣＳＷ…トランジスタ、  ｄＥ１、ｄＥ２…差、  Ｅａ１、Ｅａ２…電子親和力、  ＲＳＷ…トランジスタ、  ＷＦ１、ＷＦ２…仕事関数
【図１】
2014027184.tif 000003
【図２】
2014027184.tif 000004
【図３】
2014027184.tif 000005
【図４】
2014027184.tif 000006
【図５】
2014027184.tif 000007
【図６】
2014027184.tif 000008
【図７】
2014027184.tif 000009