(57)【要約】【課題】マイクロコンピュータの間欠動作において、演算処理に支障を与えることなく消費電力の低減を図る。【解決手段】内部回路（１３）と電源回路（１１）とを設ける。内部回路は、第１動作モードと、第１動作モードに比べて動作時間が長い第２動作モードと、第１動作モード及び第２動作モードに比べて消費電力が低く設定された低消費電力モードとを有する。電源回路は、トリミングデータを保持可能なトリミングレジスタ（１１６）と、トリミングデータに従って、動作用電源電圧のレベルを調整するためのトリミング回路（１１５）とを含む。内部回路は、低消費電力モードから第１動作モードに遷移する際には、トリミングレジスタへのトリミングデータの伝達を省略し、低消費電力モード又は第１動作モードから第２動作モードに遷移する際には、トリミングレジスタにトリミングデータを伝達する制御回路（１３７）を含む。【選択図】図１
2014191527.tif 000002
【特許請求の範囲】
【請求項１】
間欠動作に対応する第１動作モードと、上記第１動作モードに比べて動作時間が長い第２動作モードと、上記第１動作モード及び上記第２動作モードに比べて消費電力が低く設定された低消費電力モードと、を有する内部回路と、
上記内部回路の動作用電源電圧を形成する電源回路と、を含み、
上記電源回路は、上記内部回路から伝達されたトリミングデータを保持可能なトリミングレジスタと、
上記トリミングレジスタに保持されたトリミングデータに従って、上記動作用電源電圧のレベルを調整するためのトリミング回路と、を含み、
上記内部回路は、上記低消費電力モードから上記第１動作モードに遷移する際には、上記トリミングレジスタへのトリミングデータの伝達を省略し、上記低消費電力モード又は上記第１動作モードから上記第２動作モードに遷移する際には、上記トリミングレジスタにトリミングデータを伝達する制御回路を含むマイクロコンピュータ。
【請求項２】
上記内部回路は、上記第１動作モードと上記第２動作モードとの識別情報を保持する切り替えレジスタと、
上記電源回路の出力電圧レベルが所定レベルに達したことを検出するための電圧検出回路を含み、
上記制御回路は、上記電源回路の出力電圧レベルが所定レベルに達した後に、上記切り替えレジスタに保持されている識別情報の論理を判定し、上記識別情報が第１論理状態の場合には、上記トリミングレジスタへのトリミングデータの伝達を省略して上記第１動作モードで処理を実行し、上記識別情報が第２論理状態の場合には、上記トリミングレジスタにトリミングデータを伝達してから上記第２動作モードで処理を実行する請求項１記載のマイクロコンピュータ。
【請求項３】
上記制御回路は、上記第１動作モードで処理を実行した後に、上記低消費電力モードに遷移するか否かの判別を行い、上記低消費電力モードに遷移しない場合には、上記切り替えレジスタに保持されている識別情報の論理を第２論理状態に変更してから上記第２動作モードで処理を実行し、その後、上記切り替えレジスタに保持されている識別情報の論理を第１論理状態に変更してから上記内部回路を上記低消費電力モードに遷移させる請求項２記載のマイクロコンピュータ。
【請求項４】
上記内部回路における上記第１動作モードの処理は、上記マイクロコンピュータの外部から取り込まれたアナログ信号をサンプリングする処理を含み、
上記内部回路における上記第２動作モードの処理は、上記第１動作モードでサンプリングされた信号を演算処理してから上記マイクロコンピュータの外部に出力する処理を含む請求項３記載のマイクロコンピュータ。
【請求項５】
上記電源回路は、上記内部回路の動作に必要な動作用電源電圧を定電圧化するための定電圧回路を含み、
上記定電圧回路は、上記定電圧回路の出力電圧に対応するフィードバック電圧と基準電圧との差分を得る第１演算増幅器と、
上記第１演算増幅器の出力に応じて上記動作用電源電圧を出力する第１トランジスタと、を含み、
上記トリミング回路は、上記定電圧回路の出力電圧に対応するフィードバック電圧を、上記トリミングレジスタに保持されたトリミングデータに従って調整する請求項４記載のマイクロコンピュータ。
【請求項６】
上記電源回路は、第１基準電圧を定電圧化して第２基準電圧を得る第１定電圧回路と、
上記第２基準電圧を参照して、上記内部回路の動作に必要な動作用電源電圧を定電圧化するための第２定電圧回路と、を含み、
上記第１定電圧回路は、上記第２基準電圧に対応するフィードバック電圧と上記第１基準電圧との差分を得る第２演算増幅器と、
上記第２演算増幅器の出力に応じて上記第２基準電圧を出力する第２トランジスタと、を含み、
上記トリミング回路は、上記第２基準電圧に対応するフィードバック電圧を、上記トリミングレジスタに保持されたトリミングデータに従って調整する請求項４記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータに関し、特に動作用電源電圧を電池から供給するマイクロコンピュータ応用システムに好適に利用できるものである。
【背景技術】
【０００２】
半導体装置の一例とされるマイクロコンピュータにおいては、内部回路の動作用電源電圧を生成するための定電圧回路が設けられている。この定電圧回路としては、固定トリミングによる定電圧回路と、可変トリミングによる定電圧回路とを挙げることができる。
【０００３】
固定トリミングによる定電圧回路では、配線層のマスタスライス、或いはレーザーヒューズ等により製造工程で動作用電源電圧のトリミングが行われる。固定トリミングによる定電圧回路は、可変トリミングによる定電圧回路に比べて構造が簡単で、電源投入後に短時間に容易に内部電圧を内部回路に供給することができる。しかし固定トリミングによる定電圧回路では、チップのばらつきが反映されないため、動作用電源電圧の精度は低い。
【０００４】
可変トリミングによる定電圧回路では、製造後のテスト又はフィールド上でチップ毎にトリミングデータが決定され、それがマイクロコンピュータ内の不揮発性メモリに記憶される。電源投入後に、上記不揮発性メモリ内のトリミングデータがトリミングレジスタに転送され、そのトリミングレジスタの値に従ってトリミングが行われる。このため、可変トリミングによる定電圧回路によれば、トリミングデータにチップのばらつきが反映されるため、チップ毎に高精度の動作用電源電圧が得られる。
【０００５】
特許文献１には、トリミングデータによって調整可能な基準電圧発生回路を備えた半導体装置において、電源が立ち上がるまでの基準電圧のばらつきの影響を受けないようにするための技術が記載されている。それによれば、基準電圧生成部はトリミングデータに応じて調整された第１の基準電圧と、このトリミングデータに依存しない第２の基準電圧とが生成される。そして、第２の基準電圧に基づいてリセット信号の論理レベルを切替えるタイミングが決定される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−４８３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
動作用電源電圧を電池から供給するマイクロコンピュータ応用システムにおいては、電池での動作時間を長くするために、システムにおける消費電力を可能な限り抑える必要がある。マイクロコンピュータによる処理が不要となる期間にマイクロコンピュータを低消費電力モードに遷移させることで、マイクロコンピュータを間欠動作させることは、消費電力の低減に有効とされる。
【０００８】
例えば所定時間間隔でセンサの出力をサンプリングし、サンプリングデータがある程度蓄積された段階で、そのサンプリングデータを処理してホストシステムに送信するようなマイクロコンピュータ応用システムにおいては、マイクロコンピュータを間欠動作させることで、電池の寿命を長くすることができる。
【０００９】
低消費電力モードを有するマイクロコンピュータにおいて、内部回路の動作用電源電圧を生成するための定電圧回路には、固定トリミングによる定電圧回路や、可変トリミングによる定電圧回路を採用することができる。
【００１０】
内部回路の動作用電源電圧を生成するための定電圧回路に、固定トリミングによる定電圧回路を採用した場合には、チップのばらつきにより、内部回路の動作に適切なレベルの動作用電源電圧が得られないおそれがある。
【００１１】
内部回路の動作用電源電圧を生成するための定電圧回路に、可変トリミングによる定電圧回路を採用した場合には、電源投入後に、トリミング回路の初期状態で電源電圧の値が決定され、その後、不揮発性メモリ内のトリミングデータがトリミングレジスタに転送されてトリミングが行われる。このため、マイクロコンピュータの内部回路に適切なレベルの動作用電源電圧を高い精度で得ることができる。
【００１２】
しかし、内部回路の動作用電源電圧を生成するための定電圧回路に、可変トリミングによる定電圧回路を採用した場合には、マイクロコンピュータの間欠動作毎に、不揮発性メモリ内のトリミングデータをトリミングレジスタに転送し、そのトリミングレジスタ内のトリミングデータに従ってトリミングを行う必要がある。このため、電源が投入されてからセンサ出力のサンプリングを開始するまでの時間が長くなり、その分、消費電力が増える。よって、可変トリミングによる定電圧回路を採用した場合の電池の寿命は、固定トリミングによる定電圧回路を採用した場合に比べて短くなる。
【００１３】
このような課題は、引用文献１では考慮されていない。
【００１４】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
課題を解決するための手段のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１６】
すなわち、内部回路と電源回路とを含んでマイクロコンピュータを構成する。内部回路は、間欠動作に対応する第１動作モードと、上記第１動作モードに比べて動作時間が長い第２動作モードと、上記第１動作モード及び上記第２動作モードに比べて消費電力が低く設定された低消費電力モードとを有する。上記電源回路は、上記内部回路から伝達されたトリミングデータを保持可能なトリミングレジスタと、上記トリミングレジスタに保持されたトリミングデータに従って、上記動作用電源電圧のレベルを調整するためのトリミング回路とを含む。上記内部回路は、上記低消費電力モードから上記第１動作モードに遷移する際には、上記トリミングレジスタへのトリミングデータの伝達を省略し、上記低消費電力モード又は上記第１動作モードから上記第２動作モードに遷移する際には、上記トリミングレジスタにトリミングデータを伝達する制御回路を含む。
【発明の効果】
【００１７】
課題を解決するための手段のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１８】
すなわち、間欠動作に対応するマイクロコンピュータにおいて、当該マイクロコンピュータでの演算処理に支障を与えることなく消費電力の低減を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】マイクロコンピュータの構成例ブロック図である。
【図２】図１に示されるマイクロコンピュータにおけるトリミング回路の構成例回路図である。
【図３】図１に示されるマイクロコンピュータを備えたセンサシステムの構成例ブロック図である。
【図４】図１に示されるマイクロコンピュータにおける主要動作のフローチャートである。
【図５】図１に示されるマイクロコンピュータの変更例を示すブロック図である。
【発明を実施するための形態】
【００２０】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２１】
〔１〕代表的な実施の形態に係るマイクロコンピュータは、内部回路（１３）と電源回路（１１）とを含む。内部回路は、間欠動作に対応する第１動作モードと、上記第１動作モードに比べて動作時間が長い第２動作モードと、上記第１動作モード及び上記第２動作モードに比べて消費電力が低く設定された低消費電力モードとを有する。電源回路は、上記内部回路の動作用電源電圧を形成する。この電源回路は、上記内部回路から伝達されたトリミングデータを保持可能なトリミングレジスタ（１１６）と、上記トリミングレジスタに保持されたトリミングデータに従って、上記動作用電源電圧のレベルを調整するためのトリミング回路（１１５）とを含む。上記内部回路は、上記低消費電力モードから上記第１動作モードに遷移する際には、上記トリミングレジスタへのトリミングデータの伝達を省略し、上記低消費電力モード又は上記第１動作モードから上記第２動作モードに遷移する際には、上記トリミングレジスタにトリミングデータを伝達する制御回路（１３７）を含む。
【００２２】
上記の構成において、上記低消費電力モードから上記第１動作モードに遷移する際には、上記トリミングレジスタへのトリミングデータの伝達が省略される。このため、間欠動作において、低消費電力モードから第１動作モードへ遷移して第１動作モードでの処理を完了するのに要する時間を短縮することができる。これにより、間欠動作に対応する第１動作モードでの消費電力を低減することができる。また、間欠動作に対応する第１動作モードでは、アナログ信号のサンプリング処理などであり、高度な演算処理を伴わない。従って、第１動作モードにおける動作用電源電圧の形成において、トリミングレジスタへのトリミングデータの伝達を省略することにより、内部回路に適切なレベルの動作用電源電圧が得られなくても支障はない。
【００２３】
他方、上記低消費電力モード又は上記第１動作モードから上記第２動作モードに遷移する際には、トリミングレジスタにトリミングデータが伝達されるので、トリミングレジスタに保持されたトリミングデータに従って動作用電源電圧のレベルが調整される。第２動作モードは、上記第１動作モードに比べて動作時間が長い処理に対応するため、トリミングレジスタへのトリミングデータの伝達やトリミング動作の有無は、第２動作モードでの消費電力にほとんど影響しない。
【００２４】
また、間欠動作に対応する第１動作モードに比べて動作時間が長い第２動作モードでの演算処理においては、高い処理能力が要求されることが考えられる。そのような第２動作モードでの演算処理は、トリミングレジスタに保持されたトリミングデータに従って動作用電源電圧のレベルが調整された状態で実行されるため、マイクロコンピュータでの演算処理に支障を与えることはない。
【００２５】
〔２〕上記内部回路は、上記第１動作モードと上記第２動作モードとの識別情報を保持する切り替えレジスタ（１４１）と、上記電源回路の出力電圧レベルが所定レベルに達したことを検出するための電圧検出回路（１３５）とを含んで構成することができる。このとき上記制御回路は、上記電源回路の出力電圧レベルが所定レベルに達した後に、上記切り替えレジスタに保持されている識別情報の論理を判定する。そして上記制御回路は、上記識別情報が第１論理状態の場合には、上記トリミングレジスタへのトリミングデータの伝達を省略して上記第１動作モードで処理を実行し、上記識別情報が第２論理状態の場合には、上記トリミングレジスタにトリミングデータを伝達してから上記第２動作モードで処理を実行する。
【００２６】
上記制御回路において、上記電源回路の出力電圧レベルが所定レベルに達した後に、上記切り替えレジスタに保持されている識別情報の論理を判定するようにしているのは、上記電源回路の出力電圧レベルが所定レベルに達することで、上記制御回路の安定動作が期待できるからである。上記第１動作モードと上記第２動作モードとの識別情報を保持する切り替えレジスタが設けられたことにより、上記制御回路は、上記識別情報の論理状態に基づいて処理の選択を容易に行うことができる。
【００２７】
〔３〕上記制御回路は、上記第１動作モードで処理を実行した後に、上記低消費電力モードに遷移するか否かの判別を行う。そして上記制御回路は、上記低消費電力モードに遷移しない場合には、上記切り替えレジスタに保持されている識別情報の論理を第２論理状態に変更してから上記第２動作モードで処理を実行し、その後、上記切り替えレジスタに保持されている識別情報の論理を第１論理状態に変更してから上記内部回路を上記低消費電力モードに遷移させる。
【００２８】
これにより、第１動作モードから第２動作モードへの遷移や、第２動作モードから低消費電力モードへの遷移を容易に行うことができる。
【００２９】
〔４〕上記内部回路における上記第１動作モードの処理には、上記マイクロコンピュータの外部から取り込まれたアナログ信号をサンプリングする処理を適用することができる。そして上記内部回路における上記第２動作モードの処理には、上記第１動作モードでサンプリングされた信号を演算処理してから上記マイクロコンピュータの外部に出力する処理を適用することができる。
【００３０】
〔５〕上記電源回路は、上記内部回路の動作に必要な動作用電源電圧を定電圧化するための定電圧回路（１１２，１１３）を含んで構成することができる。上記定電圧回路は、上記定電圧回路の出力電圧に対応するフィードバック電圧と基準電圧との差分を得る第１演算増幅器（１１２）と、上記第１演算増幅器の出力に応じて上記動作用電源電圧を出力する第１トランジスタ（１１３）とを含んで構成することができる。このとき上記トリミング回路は、上記定電圧回路の出力電圧に対応するフィードバック電圧を、上記トリミングレジスタに保持されたトリミングデータに従って調整する。
【００３１】
〔６〕上記電源回路は、第１基準電圧を定電圧化して第２基準電圧を得る第１定電圧回路（１１７，１１８）と、上記第２基準電圧を参照して、上記内部回路の動作に必要な動作用電源電圧を定電圧化するための第２定電圧回路（１１２，１１３）とを含んで構成することができる。上記第１定電圧回路は、上記第２基準電圧に対応するフィードバック電圧と上記第１基準電圧との差分を得る第２演算増幅器（１１７）と、上記第２演算増幅器の出力に応じて上記第２基準電圧を出力する第２トランジスタ（１１８）とを含んで構成することができる。このとき上記トリミング回路は、上記第２基準電圧に対応するフィードバック電圧を、上記トリミングレジスタに保持されたトリミングデータに従って調整する。
【００３２】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３３】
《実施の形態１》
図３には、マイクロコンピュータ応用システムの一例とされるセンサシステムが示される。
【００３４】
センサシステム３０２は、マイクロコンピュータ１とセンサ４とを含む。センサ４は、特に制限されないが、温度検出が可能な温度センサとされる。マイクロコンピュータ１は、電源スイッチ２を介して電池３から供給される電源電圧Ｖｃｃによって動作し、センサ３から伝達されたアナログ信号をサンプリングする。そしてこのマイクロコンピュータ１は、センサ３から伝達されたアナログ信号をサンプリングして得たデータがある程度蓄積された時点で、ノイズ低減のためのフィルタリング処理などの演算処理を行う。この演算処理の結果は、シリアル通信路５を介してホストシステム３０１に伝達される。マイクロコンピュータ１での消費電力を抑えて、電池３の寿命を可能な限り長くするため、このマイクロコンピュータ１は、低消費電力モードを有し、所定の時間間隔で低消費電力モードから復帰してセンサからのアナログ信号をサンプリングし、サンプリングが終了した後に再び低消費電力モードに遷移するようにしている。つまり、マイクロコンピュータ１は、電池３の寿命を延ばすために間欠動作される。
【００３５】
図１には、マイクロコンピュータ１の構成例が示される。
【００３６】
マイクロコンピュータ１は、特に制限されないが、低消費電力スイッチ１０、第１電源回路１１、第２電源回路１２、内部回路１３を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。
【００３７】
低消費電力スイッチ１０は、図３における電源スイッチ２がオンされた状態で、電池３から供給された電源電圧Ｖｃｃをオン／オフするために設けられる。低消費電力スイッチ１０がオンされた状態で、電源電圧Ｖｃｃが第１電源回路１１に供給される。低消費電力スイッチ１０がオフされた状態では、電源電圧Ｖｃｃは第１電源回路１１に供給されない。低消費電力スイッチ１０は、ｎチャネル型ＭＯＳトランジスタによって形成することができる。
【００３８】
第１電源回路１１は、低消費電力スイッチ１０を介して伝達された電源電圧Ｖｃｃを使って内部回路１３の第１動作用電源電圧Ｖｄｄ１を形成する。第１電源回路１１は、バンドギャップリファレンス回路（ＢＧＲ）１１１、演算増幅器１１２、ｎチャネル型ＭＯＳトランジスタ１１３、分圧抵抗１１４、トリミング回路１１５、トリミングレジスタ１１６を含む。
【００３９】
バンドギャップリファレンス回路１１１は、ＭＯＳトランジスタに使われる半導体材料のシリコンの物性である「バンドギャップ電圧」を利用して、温度や電源電圧の変動に対して安定した基準電圧Ｖｒｅｆを作り出す。
【００４０】
ｎチャネル型ＭＯＳトランジスタ１１３と分圧抵抗１１４とは互いに直列接続される。ｎチャネル型ＭＯＳトランジスタ１１３のドレイン電極には、低消費電力スイッチ１０を介して電源電圧Ｖｃｃが供給される。分圧抵抗１１４の他端はグランドＧＮＤに結合される。ｎチャネル型ＭＯＳトランジスタ１１３と分圧抵抗１１４との直列接続ノードから第１動作用電源電圧Ｖｄｄ１が得られる。分圧抵抗１１４は、複数の抵抗が互いに直列接続されて成る。分圧抵抗１１４における複数の直列接続ノードはトリミング回路１１５に接続される。
【００４１】
トリミングレジスタ１１６は、内部回路１３から転送されたトリミングデータを保持する。トリミングレジスタ１１６には、第１動作用電源電圧Ｖｄｄ１が供給される揮発性メモリを適用することができる。
【００４２】
トリミング回路１１５は、トリミングレジスタ１１６に保持されたトリミングデータに応じて分圧抵抗１１４における複数の直列接続ノードのうちの一つを選択する。このトリミング回路１１５によって選択された直列接続ノードの電圧は、演算増幅器１１２の反転入力端子へフィードバックされる。
【００４３】
演算増幅器１１２は、バンドギャップリファレンス回路１１１で得られた基準電圧Ｖｒｅｆと、トリミング回路１１５を介してフィードバックされた電圧との差分を求め、その差分に応じてｎチャネル型ＭＯＳトランジスタ１１３のオン抵抗を制御する。これにより、第１動作用電源電圧Ｖｄｄ１が安定化される。
【００４４】
第２電源回路１２は、電源電圧Ｖｃｃを使って内部回路１３の第２動作用電源電圧Ｖｄｄ２を形成する。電源電圧Ｖｃｃは、低消費電力スイッチ１０の状態にかかわらず、第２電源回路１２に供給される。第２電源回路１２は、基本的には、第１電源回路１１と同様に、バンドギャップリファレンス回路、演算増幅器、ｎチャネル型ＭＯＳトランジスタ、分圧抵抗を含んで構成することができる。しかし、第２動作用電源電圧Ｖｄｄ２は、第１動作用電源電圧Ｖｄｄ１に比べて精度が低くて良いので、分圧抵抗における直列接続ノードの選択を行うためのトリミング回路などは不要とされる。
【００４５】
内部回路１３は、メイン発振器１３１、サブ発振器１３２、タイマ１３３、スイッチ駆動回路１３４、電圧検出回路１３５、フラッシュ（Flash）メモリ１３６、ＣＰＵ（Central Processing Unit：中央処理装置）１３７、ＲＡＭ（Random Access Memory）１３８を含む。また内部回路１３は、ＳＣＩ（Serial Communication Interface；シリアルコミュニケーションインターフェース）１３９、Ａ／Ｄ（アナログ／デジタル）コンバータ１４０、切り替えレジスタ１４１を含む。
【００４６】
メイン発振器１３１、電圧検出回路１３５、フラッシュメモリ１３６、ＣＰＵ１３７、ＲＡＭ１３８、ＳＣＩ１３９、Ａ／Ｄコンバータ１４０、切り替えレジスタ１４１には、低消費電力スイッチ１０がオンされた状態で、第１動作用電源電圧Ｖｄｄ１が供給される。サブ発振器１３２、タイマ１３３、スイッチ駆動回路１３４には、低消費電力スイッチ１０のオン／オフに拘わらず、第２動作用電源電圧Ｖｄｄ２が供給される。
【００４７】
従って、電源電圧Ｖｃｃが供給されている状態で低消費電力スイッチ１０がオフされている場合には、メイン発振器１３１、電圧検出回路１３５、フラッシュメモリ１３６、ＣＰＵ１３７、ＲＡＭ１３８、ＳＣＩ１３９、Ａ／Ｄコンバータ１４０、切り替えレジスタ１４１は動作しない。この状態が「低消費電力モード」とされる。
【００４８】
トリミングレジスタ１１６、フラッシュメモリ１３６、ＣＰＵ１３７、ＲＡＭ１３８、ＳＣＩ１３９、Ａ／Ｄコンバータ１４０、切り替えレジスタ１４１は、バス１４２を介して互いに結合される。
【００４９】
メイン発振器１３１は、マイクロコンピュータ１の外部端子に接続された水晶振動子により得られた外部クロック信号に基づいて第１クロック信号ＣＫ１を生成する。この第１クロック信号ＣＫ１は、主としてＣＰＵ１３７の動作用クロックとされる。
【００５０】
サブ発振器１３２は、上記水晶振動子により得られた外部クロック信号に基づいて、タイマ１３２に供給される第２クロック信号ＣＫ２を形成する。
【００５１】
タイマ１３３は、サブ発振器から伝達された第２クロック信号をカウントすることで、低消費電力スイッチ１０をオンするためのタイミング信号ＳＷＴを形成する。タイマ１３３の動作は、ＣＰＵ１３７によって制御される。
【００５２】
スイッチ駆動回路１３４は、タイマ１３３からのタイミング信号ＳＷＴに基づいて低消費電力スイッチ１０のオンオフ動作を制御する。
【００５３】
電圧検出回路１３５は、低消費電力スイッチ１０がオンされてから第１動作用電源電圧Ｖｄｄ１のレベルが上昇して基準電圧Ｖｒｅｆに達したことを検出するために設けられる。この電圧検出回路１３５での検出結果は、ＣＰＵ１３７に伝達される。
【００５４】
フラッシュメモリ１３６は不揮発性メモリであり、このフラッシュメモリ１３６には、ＣＰＵ１３７で実行されるプログラムや、トリミングレジスタ１１６に転送されるトリミングデータ１４３が格納される。
【００５５】
ＣＰＵ１３７は、フラッシュメモリ１３６内のプログラムに従って所定の演算処理や、周辺回路の動作を制御する。
【００５６】
ＲＡＭ１３８は、ＣＰＵ１３７での演算処理における作業領域などに使用される。
【００５７】
ＳＣＩ１３９は、例えばホストシステムとの間でシリアル通信を行うために設けられる。
【００５８】
Ａ／Ｄコンバータ１４０は、アナログ信号をサンプリングしてデジタル信号に変換する。
【００５９】
切り替えレジスタ１４１は、この内部回路１３の動作モードの識別情報を保持するために設けられる。内部回路１３の動作モードの識別情報は１ビット構成とされる。切り替えレジスタ１４１には、フラッシュメモリ１３６とは別の不揮発性メモリが適用される。このため、切り替えレジスタ１４１に保持された識別情報は、電源スイッチ２や低消費電力スイッチ１０がオフされた状態でも失われることはない。
【００６０】
内部回路１３の動作モードは、切り替えレジスタ１４１に保持された識別情報の論理によって決定される。内部回路１３の動作モードとして、低消費電力モードとは別に、間欠動作に対応する第１動作モードと、上記第１動作モードに比べて動作時間が長い第２動作モードとを有する。本例では、上記第１動作モードにおいて、センサ４からの信号がＡ／Ｄコンバータ１４０でサンプリングされてデジタル信号に変換され、上記第２動作モードにおいて、Ａ／Ｄコンバータ１４０でのサンプリングにより得られたデータが演算処理されてからＳＣＩ１３９を介してホストシステム３０１に転送される。
【００６１】
第１動作モードでの処理、すなわち、センサからの信号をＡ／Ｄコンバータ１４０でサンプリングしてデジタル信号に変換する処理では、マイクロコンピュータ１の高い処理能力を必要としない。これに対して、Ａ／Ｄコンバータ１４０でのサンプリングにより得られたデータを演算してからＳＣＩ１３９を介してホストシステムに転送するための第２動作モードにおける処理では、第１動作モードに比べて、マイクロコンピュータ１の高い処理能力を必要とする。
【００６２】
そこで、第１動作モードでの処理においては、低消費電力スイッチ１０がオンされてからＡ／Ｄコンバータ１４０によって実際にサンプリングが開始されるまでの時間短縮を優先し、フラッシュメモリ１３６からトリミングレジスタ１１６へのトリミングデータの転送を省略する。
【００６３】
また第２動作モードにおいては、第１動作モードに比べてマイクロコンピュータ１での高い処理能力が必要とされるため、フラッシュメモリ１３６からトリミングレジスタ１１６へのトリミングデータの転送を行うことで、マイクロコンピュータ１が高い処理能力を発揮するために必要な高精度の動作用電源電圧を内部回路１３へ供給するようにしている。また、第２動作モードにおいては、ＣＰＵ１３７での高速処理を可能とするため、必要に応じてメイン発振器１３１で形成される第１クロック信号ＣＫ１の周波数を上げるようにしても良い。
【００６４】
図２には、トリミング回路１１５の構成例が示される。
【００６５】
このトリミング回路１１５は、特に制限されないが、トリミングレジスタ１１６に保持された２ビット構成のトリミングデータをデコードするためのデコーダ（ＤＥＣ）２０６と、このデコーダ２０６のデコード出力に対応するｎチャネル型ＭＯＳトランジスタ２０７〜２１０とを含む。ｎチャネル型ＭＯＳトランジスタ２０７〜２１０は、分圧抵抗２０１〜２０５の直列接続ノード（タップ）ａ１〜ａ４の何れかを選択するために設けられる。ｎチャネル型ＭＯＳトランジスタ２０７〜２１０のうちの何れがオンされるかは、トリミングレジスタ１１６に保持された２ビット構成のトリミングデータによって決定される。すなわち、２ビット構成のトリミングデータが“００”の場合、ｎチャネル型ＭＯＳトランジスタ２０７がオンされて、直列接続ノードａ１の電位が演算増幅器１１２の反転端子に伝達される。２ビット構成のトリミングデータが“０１”の場合、ｎチャネル型ＭＯＳトランジスタ２０８がオンされて、直列接続ノードａ２の電位が演算増幅器１１２の反転端子に伝達される。２ビット構成のトリミングデータが“１０”の場合、ｎチャネル型ＭＯＳトランジスタ２０９がオンされて、直列接続ノードａ３の電位が演算増幅器１１２の反転端子に伝達される。２ビット構成のトリミングデータが“１１”の場合、ｎチャネル型ＭＯＳトランジスタ２１０がオンされて、直列接続ノードａ４の電位が演算増幅器１１２の反転端子に伝達される。
【００６６】
図４には、マイクロコンピュータ１における主要動作の流れが示される。
【００６７】
マイクロコンピュータ１に電源電圧Ｖｃｃが供給されない場合、低消費電力スイッチ１０はオフ状態とされる。
【００６８】
電源スイッチ２がオンされると、電池３から電源電圧Ｖｃｃがマイクロコンピュータ１に供給される。このとき、マイクロコンピュータ１においては、誤動作防止のため、第１動作用電源電圧Ｖｄｄ１や第２動作用電源電圧Ｖｄｄ２が所定のレベルに達するまでの間、自動的にパワーオンリセットがかかるようになっている。
【００６９】
マイクロコンピュータ１に電源電圧Ｖｃｃが供給されると、第２電源回路１２によって第２動作用電源電圧Ｖｄｄ２が形成され、それがサブ発振器１３２、タイマ１３３、及びスイッチ駆動回路１３４に供給される。サブ発振器１３２によって第２クロック信号ＣＫ２が生成され、それがタイマ１３３に伝達される。このとき、タイマ１３３は未だ起動されていない。タイマ１３３が起動されていない状態では、タイマ１２２の出力信号Ｔｏｕｔはハイレベルとされる。タイマ１２２の出力信号Ｔｏｕｔがハイレベルの場合、スイッチ駆動回路１３４は、スイッチ制御信号ＳＷｃｎｔをハイレベルにして、低消費電力スイッチ１０をオンする（４０１）。低消費電力スイッチ１０がオンされることにより、第１電源回路１１への電源電圧Ｖｃｃの供給が開始される。
【００７０】
第１電源回路１１への電源電圧Ｖｃｃの供給が開始されると、バンドギャップリファレンス回路１１１により基準電圧Ｖｒｅｆが形成され、それが演算増幅器１１２に伝達される。第１電源回路１１への電源電圧Ｖｃｃの供給が開始されると、第１内部電源電圧Ｖｄｄ１が０ボルトから上昇される。この段階では、トリミングレジスタ１１６にトリミングデータは未だ転送されていないので、トリミングデータによる可変トリミングは実行されない。従ってこの場合のトリミングは、固定トリミングとされる。特に制限されないが、トリミング回路１１５の初期状態で分圧抵抗２０１，２０２の直列接続ノードａ１が選択されるものとすると、固定トリミングでは、この直列接続ノードａ１の電位が演算増幅器１１２の反転入力端子にフィードバックされる。演算増幅器１１２では、直列接続ノードａ１の電位と基準電圧Ｖｒｅｆとの差分が求められ、それに応じてｎチャネル型ＭＯＳトランジスタ１１３のオン抵抗が制御されることで第１動作用電源電圧Ｖｄｄ１のレベルが決定される。第１動作用電源電圧Ｖｄｄ１のレベルは、電圧検出回路１３５によってモニタされる。電圧検出回路１３５は、第１動作用電源電圧Ｖｄｄ１と基準電圧Vｒｅｆとの比較を行い、第１動作用電源電圧Ｖｄｄ１のレベルが基準電圧Vｒｅｆのレベルに達した時点で、電圧検出信号ＤＥＶをアサートする（４０２）。電圧検出信号ＤＥＶがアサートされると、ＣＰＵ１３７のパワーオンリセットが解除され、ＣＰＵ１３７は、切り替えレジスタ１４１に保持された識別情報が論理値“１”であるか論理値“０”であるかの判別を行う（４０３）。識別情報の論理値“１”は第１動作モードを示し、識別情報の論理値“０”は第２動作モードを示す。ＣＰＵ１３７のパワーオンリセットが解除される前の識別情報の初期値は、論理値“１”“０”の何れでもよいが、ここでは、便宜上、論理値“１”が設定されているものとする。
【００７１】
上記ステップ４０３の判別において、切り替えレジスタ１４１に保持された識別情報は論理値“１”である、と判断された場合、内部回路１３は第１動作モードで処理を開始する（４１０）。
【００７２】
第１動作モードでは、低消費電力スイッチ１０がオンされてからＡ／Ｄコンバータ１４０によって実際にアナログ信号のサンプリングが開始されるまでの時間短縮を優先するため、フラッシュメモリ１３６からトリミングレジスタ１１６へのトリミングデータの転送は省略される。この結果、第１動作用電源電圧Ｖｄｄ１は、分圧抵抗２０１，２０２の直列接続ノードａ１の電位が演算増幅器１１２にフィードバックされた状態が維持される。
【００７３】
第１動作モードでは、センサ４からのアナログ信号がＡ／Ｄコンバータ１４０でサンプリングされてデジタル信号に変換される。Ａ／Ｄコンバータ１４０でサンプリングのタイミングなどは、メイン発振器１３１で形成された第１クロック信号ＣＫ１に基づいてＣＰＵ１３７によって制御される。このようにして得られたデジタル信号は、ＣＰＵ１３７の制御下でフラッシュメモリ１３６に格納される。
【００７４】
フラッシュメモリ１３６へのデジタル信号の格納が完了した後にＣＰＵ１３７は、低消費電力スイッチ１０をオフするか否か、つまり、低消費電力モードに遷移するか否かの判別を行う（４１１）。この判別において、低消費電力スイッチ１０をオフする（Ｙｅｓ）、と判断した場合、ＣＰＵ１３７はタイマ１３３を起動する（４０８）。タイマ１３３は、ＣＰＵ１３７によって起動されると、直ちに出力信号Ｔｏｕｔをローレベルにして、サブ発振器１３２からの第２クロック信号ＣＫ２のカウントを開始する。タイマ１３３の出力信号Ｔｏｕｔがローレベルにされると、スイッチ駆動回路１３４によってスイッチ制御信号ＳＷｃｎｔがローレベルにされて、低消費電力スイッチ１０がオフされる（４０９）。これにより、マイクロコンピュータ１は、低消費電力モードに遷移する。
【００７５】
タイマ１３３が起動されてから、当該タイマ１３３に予め設定された所定時間が経過すると、タイマ１３３の出力信号Ｔｏｕｔが、それまでのローレベルからハイレベルに遷移される。すると、スイッチ駆動回路１３４によってスイッチ制御信号ＳＷｃｎｔがハイレベルにされて低消費電力スイッチ１０が再びオンされる（４０１）。その後の動作は、既述の通りである。つまり、上記ステップ４０２，４０３，４１０，４１１，４０８，４０９の各処理を経て、再び低消費電力モードに遷移する。
【００７６】
マイクロコンピュータ１の間欠動作により、上記一連の処理が繰り返される毎に、サンプリングデータがフラッシュメモリ１３６に蓄積される。そして、フラッシュメモリ１３６にサンプリングデータがある程度蓄積された場合に、ＣＰＵ１３７は、上記ステップ４１１の判別において、低消費電力スイッチ１０をオフしない（Ｎｏ）と判断して、切り替えレジスタ１４１に保持された識別情報を論理値“０”に変更する（４１２）。これにより、ＣＰＵ１３７は、ステップ４０３の判別において、切り替えレジスタ保持された識別情報は論理値“０”である、と判断する。その場合、ＣＰＵ１３７は、フラッシュメモリ１３６内のトリミングデータ１４３をトリミングレジスタ１１６に転送する（４０４）。
【００７７】
フラッシュメモリ１３６内のトリミングデータ１４３は、このマイクロコンピュータ１のチップばらつきが考慮され、それを修正するためのデータである。そのようなトリミングデータ１４３が、ＣＰＵ１３７の制御下でフラッシュメモリ１３６からトリミングレジスタ１１６に転送されると、トリミング回路１１５は、トリミングレジスタ１１６内のトリミングデータ１４３に従って、分圧抵抗２０１〜２０５における直列接続ノードａ１〜ａ４のうちの一つを選択することで、第１動作用電源電圧Ｖｄｄ１のトリミングを実行する（４０６）。つまり、分圧抵抗２０１〜２０５における直列接続ノードａ１〜ａ４の選択による可変トリミングが行われる。これにより第１動作用電源電圧Ｖｄｄ１の電位は、チップばらつきが修正されて適切なレベルとなる。
【００７８】
ステップ４０６でのトリミングが実行された後に、ＣＰＵ１３７は、第２動作モードでの処理を実行する（４０７）。例えばこの第２動作モードでは、フラッシュメモリ１３６に格納されているサンプリングデータを必要に応じて演算処理する。この演算処理には、例えばサンプリングデータに含まれるノイズ成分を除去するためのデジタルフィルタリング処理や、複数のサンプリングデータの加算平均処理などが含まれる。特に、サンプリングデータに含まれるノイズ成分を除去するためのデジタルフィルタリング処理は時間がかかるため、この第２動作モードにおいて、メイン発振器１３１で形成される第１クロック信号ＣＫ１の周波数を上げることは、第２動作モードでの処理時間の短縮に有効とされる。サンプリングデータの演算処理結果は、ＳＣＩ１３９を介して、ホストシステム３０１に送信される。この送信後に、フラッシュメモリ１３６内のサンプリングデータが削除されて、新たなサンプリングデータの格納に備えられる。
【００７９】
ステップ４０６の第２動作モードでの処理が終了した後に、ＣＰＵ１３７は、切り替えレジスタ１４１に保持された識別情報を論理値“１”に変更する（４０７）。そしてＣＰＵ１３７は、タイマ１３３を起動する（４０８）。タイマ１３３は、ＣＰＵ１３７によって起動されると、直ちに出力信号Ｔｏｕｔをローレベルにして、サブ発振器１３２からの第２クロック信号ＣＫ２のカウントを開始する。タイマ１３３の出力信号Ｔｏｕｔがローレベルにされると、スイッチ駆動回路１３４によってスイッチ制御信号ＳＷｃｎｔがローレベルにされて、低消費電力スイッチ１０がオフされる（４０９）。これにより、マイクロコンピュータ１は、低消費電力モードに遷移する。
【００８０】
タイマ１３３が起動されてから、当該タイマ１３３に予め設定された所定時間が経過すると、タイマ１３３の出力信号Ｔｏｕｔが、それまでのローレベルからハイレベルに遷移される。すると、スイッチ駆動回路１３４によってスイッチ制御信号ＳＷｃｎｔがハイレベルにされて低消費電力スイッチ１０が再びオンされる（４０１）。その後の動作は、既述の通りである。
【００８１】
尚、ＣＰＵ１３７のパワーオンリセットが解除される前の識別情報の初期値が論理値“０”とされる場合もあり得る。かかる場合には、上記ステップ４０３の判別により、第１動作モードでの処理（４１０）を行うことなく、フラッシュメモリ１３６内のトリミングデータ１４３がトリミングレジスタ１１６に転送され（４０３）、トリミングが実行された後に（４０５）、第２動作モードでの処理が行われる（４０６）。
【００８２】
実施の形態１によれば、以下の作用効果を奏する。
【００８３】
低消費電力モードから第１動作モードに遷移する際には、トリミングレジスタ１１６へのトリミングデータの伝達が省略される。このため、間欠動作において、低消費電力モードから第１動作モードへ遷移して第１動作モードでの処理を完了するのに要する時間を短縮することができる。このような時間短縮により、間欠動作に対応する第１動作モードでの消費電力を低減することができる。
【００８４】
低消費電力モード又は第１動作モードから上記第２動作モードに遷移する際には、トリミングレジスタ１１６にトリミングデータ１４３が伝達されるので、このトリミングレジスタ１１６内のトリミングデータに従って動作用電源電圧のレベルが調整される。第２動作モードは、上記第１動作モードに比べて動作時間が長い処理に対応するため、トリミングレジスタへのトリミングデータの伝達やトリミング動作の有無は、第２動作モードでの消費電力にほとんど影響しない。
【００８５】
第１動作モードに比べて動作時間が長い第２動作モードでの演算処理においては、フィルタリング処理などのように高い処理能力が要求される。そのような第２動作モードでの演算処理は、トリミングレジスタに保持されたトリミングデータに従って動作用電源電圧のレベルが調整された状態で支障なく実行される。
【００８６】
《実施の形態２》
図５には、図１に示されるマイクロコンピュータ１の変形例が示される。
【００８７】
図５に示されるマイクロコンピュータ１が、図１に示されるのと大きく相違するのは、第１電源回路１１の構成において、トリミングデータに従って、第２基準電圧Ｖｒｅｆ−２のトリミングを実行するようにした点である。演算増幅器１１７とｎチャネル型ＭＯＳトランジスタ１１８とが設けられ、このｎチャネル型ＭＯＳトランジスタ１１８に分圧抵抗１１４が直列接続される。演算増幅器１１７は、バンドギャップリファレンス回路１１１で得られた第１基準電圧Ｖｒｅｆ−１と、トリミング回路１１５を介してフィードバックされた電圧との差分を求め、その差分に応じてｎチャネル型ＭＯＳトランジスタ１１８のオン抵抗を制御する。これにより、第２基準電圧Ｖｒｅｆ−２が安定化される。フラッシュメモリ１４３内のトリミングデータ１４３は、このマイクロコンピュータ１のチップばらつきが考慮され、それを修正するためのデータである。そのようなトリミングデータ１４３がトリミングレジスタ１１６に転送されると、トリミング回路１１５は、そのトリミングデータに従って、第２基準電圧Ｖｒｅｆ−２のトリミングを実行する。
【００８８】
演算増幅器１１２では、第２基準電圧Ｖｒｅｆ−２と、第１内部電源電圧Ｖｄｄ１との差分が求められ、それに応じてｎチャネル型ＭＯＳトランジスタ１１３のオン抵抗が制御される。演算増幅器１１２の非反転入力端子とグランドＧＮＤとの間にキャパシタ１１９が設けられ、第２基準電圧Ｖｒｅｆ−２の安定化が図られている。第２基準電圧Ｖｒｅｆ−２が演算増幅器１１２に伝達されることにより、第１内部電源電圧Ｖｄｄ１が安定化される。
【００８９】
このように第１電源回路１１において、トリミングデータに従って、第２基準電圧Ｖｒｅｆ−２のトリミングを実行する場合においても、図４のフローチャートに従って動作されることにより、実施の形態１の場合と同様の作用効果を得ることができる。
【００９０】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９１】
例えば、切り替えレジスタ１４１が揮発性であっても、切り替えレジスタ１４１の動作用電源として、第２動作用電源電圧Ｖｄｄ２を供給するようにすれば、低消費電力スイッチ１０がオフされても切り替えレジスタ１４１の保持内容が失われることは無いので、切り替えレジスタ１４１を不揮発性メモリで形成する場合と同様の作用効果を得ることができる。
【００９２】
また、トリミングデータ１４３のセキュリティを強化するため、フラッシュメモリ１３６内のトリミングデータ１４３を暗号化してトリミングレジスタ１１６に転送するようにしても良い。
【符号の説明】
【００９３】
１  マイクロコンピュータ
２  電源スイッチ
３  電池
４  センサ
１０  低消費電力スイッチ
１１  第１電源回路
１２  第２電源回路
１３  内部回路
１１１  バンドギャップリファレンス回路
１１２，１１７  演算増幅器
１１３，１１８  ｎチャネル型ＭＯＳトランジスタ
１１４  分圧抵抗
１１５  トリミング回路
１１６  トリミングレジスタ
１１９  キャパシタ
１３１  メイン発振器
１３２  サブ発振器
１３３  タイマ
１３４  スイッチ駆動回路
１３５  電圧検出回路
１３６  フラッシュメモリ
１３７  ＣＰＵ
１３８  ＲＡＭ
１３９  ＳＣＩ
１４０  Ａ／Ｄコンバータ
１４１  切り替えレジスタ
３０２  センサシステム
３０１  ホストシステム
【図１】
2014191527.tif 000003
【図２】
2014191527.tif 000004
【図３】
2014191527.tif 000005
【図４】
2014191527.tif 000006
【図５】
2014191527.tif 000007