(57)【要約】【課題】感光体ドラムに対するプロセス線速に応じた適切な露光を実行可能とする。【解決手段】駆動部は、複数の光ビームを出力する光源を駆動する。一定速度で回転するポリゴンミラーを用いて、副走査方向に所定の線速で移動する被走査面を、光ビームを偏向させて主走査方向に走査させる。先ず、駆動部を制御して線速に応じて光ビームの数を変更する。光ビームの数が変更された場合の主走査方向における単位長さ当たりの露光量の、予め定められた露光量に対する差分に応じて、ポリゴンミラーによる主走査方向の走査の速度を変更する。ポリゴンミラーの回転数を変更した場合、光源の光量と、書き込みクロック周波数の変更も行う。【選択図】図１７
2014044403.tif 000002
【特許請求の範囲】
【請求項１】
複数の光ビームを出力する光源を駆動する駆動部と、
副走査方向に所定の線速で移動する被走査面を、前記光ビームを偏向させて主走査方向に走査させる偏向部と、
前記駆動部を制御して前記線速に応じて前記光ビームの数を変更し、前記光ビームの数が変更された場合の主走査方向における単位長さ当たりの露光量の、予め定められた露光量に対する差分に応じて、前記偏向部による前記主走査方向の走査の速度を変更すると共に該走査の速度の変更分に応じて前記光源から出力される光ビームそれぞれの光量を変更する制御部と
を有する
ことを特徴とする光走査装置。
【請求項２】
前記駆動部は、
隣接する所定数の光ビームの組を１のデータで駆動し、
前記制御部は、
前記光ビームの数を、前記所定数を単位として変更する
ことを特徴とする請求項１に記載の光走査装置。
【請求項３】
前記駆動部は、
隣接する第１の数の光ビームの第１の組を１のデータで駆動する第１モードと、隣接する第２の数の光ビームの第２の組を１のデータで駆動する第２モードとを備え、
前記制御部は、
前記光ビームの数を、前記第１の組および前記第２の組のうち含まれる光ビームの数が多い方の組に含まれる光ビームの数を単位として変更する
ことを特徴とする請求項１に記載の光走査装置。
【請求項４】
前記制御部は、
前記光ビームの数を変更することによる前記露光量の変化が、前記偏向部による走査の速度を変更することによる前記露光量の変化よりも大きくなるように、前記光ビームの数を変更する
ことを特徴とする請求項１乃至請求項３の何れか１項に記載の光走査装置。
【請求項５】
前記制御部は、
前記駆動部に供給するクロック信号の周波数を、前記偏向部による走査の速度に応じて変更する
ことを特徴とする請求項１乃至請求項４の何れか１項に記載の光走査装置。
【請求項６】
複数の光ビームを出力する光源を駆動する駆動ステップと、
副走査方向に所定の線速で移動する被走査面を、前記光ビームを偏向させて主走査方向に走査させる偏向ステップと、
前記駆動ステップを制御して前記線速に応じて前記光ビームの数を変更し、前記光ビームの数が変更された場合の主走査方向における単位長さ当たりの露光量の、予め定められた露光量に対する差分に応じて、前記偏向ステップによる前記主走査方向の走査の速度を変更すると共に該走査の速度の変更分に応じて前記光源から出力される光ビームそれぞれの光量を変更する制御ステップと
を有する
ことを特徴とする光走査装置の制御方法。
【請求項７】
複数の光ビームを同時に出力する光源と、
前記光源を駆動する駆動部と、
前記光ビームを偏向させる偏向部と、
回転軸を中心に副走査方向に所定の線速で回転し、前記偏向部で偏向された光ビームにより主走査方向に走査され露光される感光体ドラムと、
前記駆動部を制御して前記線速に応じて前記光ビームの数を変更し、前記光ビームの数が変更された場合の主走査方向における単位長さ当たりの露光量の、予め定められた露光量に対する差分に応じて、前記偏向部による前記主走査方向の走査の速度を変更すると共に該走査の速度の変更分に応じて前記光源から出力される光ビームそれぞれの光量を変更する制御部と、
前記感光体ドラムにより画像を形成する画像形成部と
を有する
ことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ビームにより被走査面を走査する光走査装置および光走査装置の制御方法、ならびに、画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置において、感光体ドラム上に形成された静電荷を光ビームにより露光して、画像データに基づく静電潜像を形成し、この静電潜像を現像剤により現像してトナー像を形成し、このトナー像を定着ローラを用いて加熱して印刷媒体に定着させることで、印刷媒体に対して画像形成を行う技術が知られている。
【０００３】
また、このような画像形成装置において、一定速度で回転するポリゴンミラーを用いて光ビームを偏向させて感光体ドラムを主走査方向に走査することで、感光体ドラム上に形成された静電荷を露光する技術が知られている。
【０００４】
ところで、１の画像形成装置が複数のプロセス線速モードを備える場合がある。例えば、同一の画像形成装置のモデルにおいて、出荷時などにそれぞれ異なるプロセス線速を設定する場合がある。
【０００５】
また例えば、１台の画像形成装置において、画像形成のパラメータに応じてプロセス線速を設定したい場合もある。この場合の例として、１台の画像形成装置が厚みの異なる印刷媒体に対して画像形成を行う場合が考えられる。この場合、画像形成装置は、より厚みのある印刷媒体に対しては、トナー像の定着の際により加熱する必要がある。この加熱を、印刷媒体の厚みに応じてプロセス線速すなわち印刷媒体の搬送速度を設定することで制御する。
【０００６】
プロセス線速を切り替えた場合、感光体ドラムに対する主走査方向における単位長さ当たりの露光量を一定とするために、光ビームの走査速度も切り替える必要がある。画像形成装置が光ビームの走査をポリゴンミラーを用いて行なっている場合には、ポリゴンミラーの回転速度（単位時間当たりの回転数）を切り替えることで、光ビームの走査速度が切り替わることになる。
【０００７】
画像形成装置において光ビームの走査速度が切り替わると、光ビームの単位長さ当たりの走査時間が変わり、感光体ドラムに対する単位長さ当たりの露光量が変化する。そのため、画像形成装置が感光体ドラムに対する露光を一定の条件で行うためには、例えば走査速度が切り替わった分に応じて光ビームの光量を制御して、露光光量を変更させる必要がある。
【０００８】
一方、近年、さらなる高速化、高解像度化を実現可能とするために、２本〜４本の複数ビームを同時に出射できるＬＤＡ(Laser  Diode  Array)や、ＶＣＳＥＬ(Vertical  Cavity  Surface  Emitting  LASER)として参照される、４０本程度の光ビームを同時に出射可能な面発光レーザが開発されている。これらＬＤＡやＶＣＳＥＬを感光体を露光する光ビームの光源として採用し、より高精細、高速に画像形成を行う画像形成装置が実用化されてきている。
【０００９】
このような、複数ビームによる露光光学系において、プロセス線速を切り替えた際に、使用するビーム数をプロセス線速に合わせて変更することで、レーザの発光パワーを変えずに露光光量を変える技術が既に知られている。
【００１０】
特許文献１には、プロセス線速の切り替えの際に、切り替え前後のプロセス線速の比に基づき回転偏向器の回転数と、光源数とを制御するようにした技術が記載されている。この特許文献１によれは、プロセス線速の切り替えに対して、回転偏向器の回転数を最適な回転数領域内に維持する事が可能である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
レーザ光源には、使用可能な発光パワーに上下限が存在する場合がある。この場合、従来では、プロセス線速に切り替えの際に、ポリゴンミラーの回転速度を切り替えると共に光ビームの光量を制御する場合、プロセス線速の切り替えに伴う発光パワーの変更に対応できない可能性があるという問題点があった。これは、特にプロセス線速の変更量が大きい場合に、特に問題となる。
【００１２】
また、複数ビームを用いる露光光学系においては、プロセス線速の切り替えに応じて使用するビーム数を変更することで対応する場合、対応可能なプロセス線速がビーム数の変更比率に依存することになる。そのため、最適なプロセス線速を選択するのが困難であるという問題点があった。
【００１３】
さらに、特許文献１においても、レーザ光源の光量の使用可能範囲であって、且つ、最適なプロセス線速で露光を行うような制御については開示されていない。
【００１４】
本発明は、上記に鑑みてなされたものであって、感光体ドラムに対する、プロセス線速に応じた適切な露光を実行可能とすることを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するために、本発明は、複数の光ビームを出力する光源を駆動する駆動部と、副走査方向に所定の線速で移動する被走査面を、光ビームを偏向させて主走査方向に走査させる偏向部と、駆動部を制御して線速に応じて光ビームの数を変更し、光ビームの数が変更された場合の主走査方向における単位長さ当たりの露光量の、予め定められた露光量に対する差分に応じて、偏向部による主走査方向の走査の速度を変更すると共に走査の速度の変更分に応じて光源から出力される光ビームそれぞれの光量を変更する制御部とを有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、感光体ドラムに対する、プロセス線速に応じた適切な露光が実行可能となるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施形態に適用可能な画像形成装置における転写部の一例の構成を示す図である。
【図２】図２は、実施形態に適用可能な露光部に含まれる光学装置の一例の構成を示す図である。
【図３】図３は、実施形態に適用可能な、ＶＣＳＥＬにおいてレーザビームを出力する各レーザ素子の配列の例を示す図である。
【図４】図４は、実施形態に適用可能な画像形成装置を制御する制御ユニットの一例の構成を示すブロック図である。
【図５】図５は、実施例に適用可能なＧＡＶＤの一例の構成をより詳細に示すブロック図である。
【図６】図６は、実施形態に係るよるメモリの一例の動作について説明する図である。
【図７】図７は、実施形態に係るメモリの一例の動作を示す図である。
【図８】図８は、実施形態に係る密度変換部の動作を概略的に示す図である。
【図９】図９は、実施形態に係る密度変換部の動作を概略的に示す図である。
【図１０】図１０は、実施形態に係るタイミング制御部における処理を説明するための図である。
【図１１】図１１は、実施形態に係るタイミング制御部の一例の構成を示すブロック図である。
【図１２】図１２は、実施形態に係るＰＷＭ制御部の一例の構成を示すブロック図である。
【図１３】図１３は、実施形態に係る変換部における変換処理について説明するための図である。
【図１４】図１４は、実施形態に係るセレクタの動作について説明するための図である。
【図１５】図１５は、実施形態に係る各線速における書き込み制御の仕様の例を示す図である。
【図１６】図１６は、実施形態に係る、第１線速、第２線速および第３線速においてＶＣＳＥＬで用いるレーザ素子の例を示す図である。
【図１７】図１７は、実施形態による、プロセス線速を切り替える際のＧＡＶＤにおける一例の動作を示すフローチャートである。
【図１８】図１８は、実施形態に係るメモリのアクセスの例について示す図である。
【図１９】図１９は、実施形態に係るメモリのアクセスの例について示す図である。
【図２０】図２０は、実施形態に係るメモリのアクセスの例について示す図である。
【図２１】図２１は、実施形態に係る密度変換部の一例の動作を示す図である。
【発明を実施するための形態】
【００１８】
以下に添付図面を参照して、光走査装置および光走査装置の制御方法、ならびに、画像形成装置の実施形態を詳細に説明する。
【００１９】
（実施形態に適用可能な構成）
図１は、実施形態に適用可能な画像形成装置における転写部１５の一例の構成を示す。転写部１５は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｋ）の各色を用いてカラー画像の形成を行うことができる、タンデムタイプのカラー画像形成部である。
【００２０】
転写部１５は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｋ）各色の画像を形成する画像形成部Ａが、用紙を搬送する搬送ベルト７２に沿って一列に配置される。搬送ベルト７２は、その一方が駆動回転する駆動ローラと他方が従動回転する従動ローラである搬送ローラ７３、７４によって架設されており、搬送ローラ７３、７４の回転により図示の矢印方向に回転駆動される。  
【００２１】
画像形成装置において、図示されない給紙部から取り出された用紙が搬送経路１４を介して転写部１５に供給され、搬送ベルト７２に送り込まれ、静電吸着によって搬送ベルト７２上に吸着される。
【００２２】
吸着された用紙は、イエローの画像を形成するための第１の画像形成部に搬送され、ここでイエローの画像形成が行われる。第１の画像形成部は、感光体ドラム７６Ｙとこの感光体ドラム７６Ｙの周囲に配置された帯電器７７Ｙ、露光部７８、現像器７９Ｙ、感光体クリーナ８０Ｙなどを構成要素として有する。感光体ドラム７６Ｙの表面は、帯電器７７Ｙで一様に帯電された後、露光部７８によりイエローの画像に対応した光ビームによる走査ビーム８１Ｙで露光され、静電潜像が形成される。
【００２３】
実施形態においては、走査ビーム８１Ｙは、複数本のレーザビームを含む。複数本のレーザビームを同時に出力可能な発光素子としては、例えば複数のレーザダイオードが並べられて構成されたレーザダイオードアレイや、面発光を行うＶＣＳＥＬ(Vertical  Cavity  Surface  Emitting  LASER)を適用することができる。以下では、光ビームを出力する発光素子として、ＶＣＳＥＬを用いるものとする。また、ここで用いるＶＣＳＥＬは、チャネル数を４０とし、４０本のレーザビームを出力可能であるとする。
【００２４】
なお、静電潜像は、主・副走査方式のレーザビーム書込みで形成され、露光部７８からのビーム走査を主走査、主走査に直交する感光体ドラムの回転を副走査とすることでドラム感光面へ２次元像のレーザビーム書込みが行われる。
【００２５】
感光体ドラム７６Ｙの表面に形成された静電潜像は、現像器７９Ｙで現像され、感光体ドラム７６Ｙ上にトナー像が形成される。このトナー像は、感光体ドラム７６Ｙと搬送ベルト７２上の用紙と接する位置（転写位置）で転写器８２Ｙによって転写され、用紙上にイエロー単色の画像を形成する。転写が終わった感光体ドラム７６Ｙは、ドラム表面に残った不要なトナーが感光体クリーナ８０Ｙによってクリーニングされ、次の画像形成に備える。
【００２６】
このように、第１の画像形成部でイエロー単色を転写された用紙は、搬送ベルト７２によってマゼンタの画像形成を行うための第２の画像形成部に搬送される。ここでも、上述の第１の画像形成部と同様にマゼンタのトナー像が感光体ドラム７６Ｍ上に形成され、用紙上に既に形成されているイエローの画像に対して重ねて転写される。用紙は、さらにシアンの画像形成を行うための第３の画像形成部、続いてブラックの画像形成を行うための第４の画像形成部に搬送され、上述のイエロー、マゼンタの場合と同様に形成されたシアン、ブラックのトナー像が、直前に形成された画像に対して重ねて転写される。ＹＭＣＫ各色の転写が完了すると、カラー画像が形成されることになる。
【００２７】
第４の画像形成部を通過してカラー画像が形成された用紙は、搬送ベルト７２から剥離され、定着部１６にて定着された後、排紙される。  
【００２８】
図２は、露光部７８に含まれる光学装置の一例の構成を示す。この例では、所定速度で回転する６面のポリゴンミラー１０４を１個用いて、ＶＣＳＥＬ１００Ｙ、１００Ｍ、１００Ｃおよび１００Ｋから複数本ずつ出力された各色のレーザビームをそれぞれ偏向させ、各色の走査ビーム８１Ｙ、８１Ｍ、８１Ｃおよび８１Ｋを得ている。
【００２９】
図２の光学装置の構成をより詳細に説明する。それぞれレーザダイオード（ＬＤ）ドライバポート１１０Ｙ、１１０Ｍ、１１０Ｃおよび１１０Ｋ上に実装された、Ｙ、Ｍ、Ｃ、Ｋ各色のＶＣＳＥＬ１００Ｙ、１００Ｍ、１００Ｃおよび１００Ｋから、それぞれ複数本ずつのレーザビームからなるレーザビーム束が出力される。
【００３０】
例えばＶＣＳＥＬ１００Ｋから出力されたレーザビーム束について説明すると、このレーザビーム束は、コリメートレンズ１０２Ｋにより平行光とされる。コリメートレンズ１０２Ｋから出射されたレーザビーム束は、回転するポリゴンミラー１０４に反射されて偏向される。ポリゴンミラー１０４から出射されたレーザビーム束は、ｆθレンズ１０５Ａにより、感光体ドラム７６Ｋ上で主走査方向に均一にドットを形成できるように補正されて走査ビーム８１Ｋとされる。
【００３１】
走査ビーム８１Ｋは、折り返しミラー１０６Ｋで反射されて感光体ドラム７６Ｋに照射される。感光体ドラム７６Ｋは、回転軸を中心に、画像形成装置のプロセス線速に応じた速度で回転する。ポリゴンミラー１０４が例えば図２において反時計回りに回転することで、走査ビーム８１Ｋは、感光体ドラム７６Ｋ表面を主走査方向に走査する。
【００３２】
感光体ドラム７６Ｋの両側に、それぞれ走査ビーム８１Ｋが入射されると検知信号を出力する、先端同期検知センサ１０７Ｋおよび後端同期検知センサ１０８Ｋが設けられる。先端同期検知センサ１０７Ｋおよび後端同期検知センサ１０８Ｋから出力される検知信号により、走査ビーム８１Ｋによる主走査方向の走査の開始タイミングと終了タイミングとを知ることができる。
【００３３】
なお、感光体ドラム７６Ｃ、７６Ｍおよび７６Ｙにも、それぞれ一端に先端同期検知センサ１０７Ｃ、１０７Ｍおよび１０７Ｙが設けられると共に、他端に後端同期検知センサ１０８Ｃ、１０８Ｍおよび１０８Ｙが設けられる。
【００３４】
上述の構成は、他の色Ｙ、ＭおよびＣについても、略同様である。すなわち、色Ｃに関して、ＶＣＳＥＬ１００Ｃから出力されたレーザビーム束は、コリメートレンズ１０２Ｃで平行光とされミラー１０３Ｃで所定角に反射されてポリゴンミラー１０４に照射される。ポリゴンミラー１０４で偏向された色Ｃに関するレーザビーム束は、ｆθレンズ１０５Ａを通過して走査ビーム８１Ｃとされ、折り返しミラー１０６Ｃで反射されて感光体ドラム７６Ｃに照射される。
【００３５】
また、色Ｍおよび色Ｙに関して、ＶＣＳＥＬ１００Ｍおよび１００Ｙからそれぞれ出力されたレーザビーム束は、コリメートレンズ１０２Ｍおよび１０２Ｙで平行光とされ、色Ｍに関してはさらにミラー１０３Ｍで所定角に反射され、それぞれポリゴンミラー１０４に照射される。ポリゴンミラー１０４で偏向された各レーザビーム束は、ｆθレンズ１０５Ｂを通過して走査ビーム８１Ｍおよび８１Ｙとされ、折り返しミラー１０６Ｍおよび１０６Ｙに反射されて感光体ドラム７６Ｍおよび７６Ｙにそれぞれ照射される。
【００３６】
図３は、ＶＣＳＥＬ１００Ｋにおいてレーザビームを出力する各レーザ素子１００Ｋ1、１００Ｋ2、…、１００Ｋ21、…、１００Ｋ39、１００Ｋ40の配列の例を示す。図３において、縦方向が副走査方向を示す。
【００３７】
図３（ａ）に示されるように、４０個のレーザ素子１００Ｋ1〜１００Ｋ40が、副走査方向の解像度が４８００ｄｐｉ(dot  per  inch)となるように配列されている。すなわち、このＶＣＳＥＬ１００Ｋの書き込みの解像度は、４８００ｄｐｉである。このときの各レーザ素子１００Ｋ1〜１００Ｋ40の副走査方向の間隔は、略５μｍとなる。
【００３８】
また、各レーザ素子１００Ｋ1〜１００Ｋ40は、主走査方向には、所定の間隔を開けて順次位置をずらされて配置されている。したがって、各レーザ素子１００Ｋ1〜１００Ｋ40からのレーザビームを、主走査方向に走査をされながら、副走査方向に整列した状態で感光体ドラム７６Ｋに照射させるためには、各レーザ素子１００Ｋ1〜１００Ｋ40によるレーザビームの出力タイミングを所定に制御する必要がある。この各レーザビームの出力タイミングの制御については、後述する。
【００３９】
さらに、実施形態では、１２００ｄｐｉ単位で画像処理された画像データを、図３（ｂ）に例示されるように４個のレーザ素子１００Ｋ4n+1、１００Ｋ4n+2、１００Ｋ4n+3および１００Ｋ4n+4（ｎは０以上の整数）を単位として点灯させることで、１２００ｄｐｉの解像度での画像形成を実現する。
【００４０】
図４は、実施形態に適用可能な画像形成装置を制御する制御ユニット２００の一例の構成を示す。この例では、制御ユニット２００は、スキャナ部２０１と、プリンタ部２０２と、主制御部２０３とを有し、これら各部がシステムバス２０４により互いに通信可能に接続される。実施形態による画像形成装置は、スキャナ部２０１で原稿などを読み取った画像データを主制御部２０３で処理し、プリンタ部２０２で印刷することができる。
【００４１】
スキャナ部２０１は、ＶＰＵ(Visual  Processing  Unit)２１０およびＩＰＵ(Image  Processing  Unit)２１１を有し、ＣＣＤ(Charge  Coupled  Device)などを用いた画像読み取り手段で読み取って得られた画像データに対して所定の処理を施し、処理が施された画像データを出力する。より具体的には、ＶＰＵ２１０は、画像読み取り手段で原稿画像を読み取って出力したアナログ信号による画像信号に対してＡ／Ｄ変換を施して画像データとし、この画像データに対して黒オフセット補正、シェーディング補正および画素位置補正などを行う。また、ＩＰＵ２１１は、ＶＰＵ２１０で画像処理されたＲＧＢ表色系の画像データを、印刷に適したＣＭＹＫ表色系の画像データに変換する処理を行う。ＩＰＵ２１１から出力された画像データは、システムバス２０４を介してプリンタ部２０２に供給される。
【００４２】
プリンタ部２０２は、ＧＡＶＤ２２０と、レーザダイオード（ＬＤ）ドライバ２２１と、ＶＣＳＥＬ２２２を有する。図４の例では、ＹＭＣＫ各色のＬＤドライバポート１１０Ｙ、１１０Ｍ、１１０Ｃおよび１１０Ｋ上にそれぞれ実装されるＬＤドライバ（後述する）、ならびに、各色のＶＣＳＥＬ１００Ｙ、１００Ｍ、１００Ｃおよび１００Ｋを、それぞれＬＤドライバ２２１およびＶＣＳＥＬ２２２として纏めて示している。
【００４３】
ＧＡＶＤ２２０は、ＬＤドライバ２２１に対する各種制御信号を出力してＶＣＳＥＬ２２２の駆動制御を行う制御部として機能する。また、ＧＡＶＤ２２０は、ポリゴンミラー１０４の回転駆動を行うための制御信号を出力する。また、ＧＡＶＤ２２０に対して、先端同期検知センサ１０７Ｙ〜１０７Ｋ、ならびに、後端同期検知センサ１０８Ｙ〜１０８Ｋの検知信号が供給される。このＧＡＶＤ２２０の詳細な構成については、後述する。
【００４４】
ＬＤドライバ２２１は、ＧＡＶＤ２２０が生成した駆動制御信号により、半ＶＣＳＥＬ２２２の各レーザ素子を駆動させるための電流を生成し、ＶＣＳＥＬ２２２に供給する。
【００４５】
主制御部２０３は、それぞれシステムバス２０４で互いに通信可能に接続されるＣＰＵ(Central  Processing  Unit)２３０と、ＲＡＭ(Random  Access  Memory)２３１と、ＲＯＭ(Read  Only  Memory)２３２と、イメージストレージ２３３と、Ｉ／Ｏ制御部２３４と、ＣＰＵ２３０に接続されるインターフェイス２３５とを有する。ＣＰＵ２３０は、ＲＯＭ２３２に予め記憶されたプログラムに従い、ＲＡＭ２３１をワークメモリとして用いて、画像形成装置の全体の制御を行う。
【００４６】
イメージストレージ２３３は、ハードディスクドライブや不揮発性の半導体メモリといった、不揮発性の記憶媒体であって、例えばスキャナ部２０１で読み取った画像に基づく画像データを格納する。Ｉ／Ｏ制御部２３４は、画像形成装置内の各種モータの駆動制御信号や、各種センサからの出力信号の送受信を制御する。
【００４７】
インターフェイス２３５は、ユーザ操作のための操作子や表示部が設けられ、ユーザ操作を受け付ける。ＣＰＵ２３０は、インターフェイス２３５に対してなされたユーザ操作を受け付け、受け付けたユーザ操作による指令に対応する処理を実行するプログラムモジュールを例えばＲＯＭ２３２から呼び出して、コピー、ファクシミリ、スキャナ、イメージストレージなどの処理を実行させる。  
【００４８】
スキャナ部２０１が取得した画像データに応じてプリンタ部２０２を駆動して、感光体ドラム７６Ｙ〜７６Ｋに対して静電潜像として画像を出力する場合、ＣＰＵ２３０は、上質紙、プラスチックフィルムなどの受像材の主走査方向制御および副走査位置制御を実行する。
【００４９】
ＣＰＵ２３０は、スキャナ部２０１における原稿の読み取りを開始させる場合、ＧＡＶＤ２２０に対してスタート信号を出力する。ＧＡＶＤ２２０は、スタート信号を受信すると、ＩＰＵ２１１に対して信号MFSYNC＿Nを出力する。ＩＰＵ２１１は、この信号MFSYNC＿Nに応じて、スキャナ部２０１における原稿の読み取り動作を開始させる。
【００５０】
ＧＡＶＤ２２０は、スキャナ部２０１で原稿を読み取って出力した画像データを受信すると、ＧＡＶＤ２２０が有するメモリ（後述する）に受信した画像データを格納する。ＧＡＶＤ２２０は、メモリに格納した画像データに対して所定の処理を施してＬＤドライバ２２１に対して出力する。
【００５１】
ＬＤドライバ２２１は、ＧＡＶＤ２２０から受け取った画像データに基づき、ＶＣＳＥＬ２２２を駆動するための駆動制御信号を生成する。ＬＤドライバ２２１がこの駆動制御信号をＶＣＳＥＬ２２２に対して出力することで、画像データに応じてＶＣＳＥＬ２２２が点灯される。このとき、ＬＤドライバ２２１は、ＶＣＳＥＬ２２２の各レーザ素子を、ＰＷＭ制御により駆動させる。
【００５２】
図５は、ＧＡＶＤ２２０の一例の構成をより詳細に示す。ＧＡＶＤ２２０は、画像データの処理系列として、メモリ３００と、密度変換部３０１と、タイミング制御部３０２と、ＰＷＭ(Pulse  Width  Modulation)制御部３０３とを有する。また、ＧＡＶＤ２２０は、同期信号を含む制御信号の処理系列として、基準クロック生成部３０４と、ＰＬＬ(Phase  Locked  Loop)３０５と、クロック位相調整部３０６と、倍率誤差検出部３０７と、同期検知用点灯制御部３０８と、全体を制御する制御部３１０とを有する。
【００５３】
先ず、ＧＡＶＤ２２０における制御信号の処理系列について説明する。以下では、図２に示す光学装置におけるＹＭＣＫ各色の構成について、色Ｋの構成で代表させて説明する。他の色Ｙ、ＭおよびＣに関する記載は、適宜、色Ｋに関する記載と読み替えることができるものとする。例えば、各色のＶＣＳＥＬ１００Ｙ、１００Ｍ、１００Ｃおよび１００Ｋについて、ＶＣＳＥＬ１００Ｋを代表として用いて説明を行う。
【００５４】
ＶＣＳＥＬ１００Ｋにおける各レーザ素子１００Ｋ1〜１００Ｋ40が図３に示したように配列されている場合に、先端同期検知センサ１０７Ｋは、主走査方向の先端側に配置される、例えばチャネルｃｈ＃２１のレーザ素子１００Ｋ21から出力されたレーザビームを検出した場合に立ち下がる同期検知信号DETP＿Nを出力する。同様に、後端同期検知センサ１０８Ｋは、チャネルｃｈ＃２１のレーザ素子１００Ｋ21から出力されたレーザビームを検出した場合に立ち下がる同期検知信号EDETP＿Nを出力する。
【００５５】
同期検知信号DETP＿Nは、クロック位相調整部３０６、倍率誤差検出部３０７および同期検知用点灯制御部３０８にそれぞれ供給される。また、同期検知信号EDETP＿Nは、倍率誤差検出部３０７および同期検知用点灯制御部３０８にそれぞれ供給される。
【００５６】
倍率誤差検出部３０７は、先端側の同期検知信号DETP＿Nの立下りエッジから、後端側の同期検知信号EDETP＿Nの立下りエッジまでの時間を後述するクロックpclkに従い計測する。そして、倍率誤差検出部３０７は、計測された時間を基準時間差と比較し、差分を制御部３１０に供給する。制御部３１０は、この差分を補正するための補正データを生成する。補正データは、ＰＬＬ３０５に送られる。
【００５７】
ＰＬＬ３０５は、ＶＣＯ(Voltage  Controlled  Oscillator)クロック発生部と、位相比較器と、ＬＰＦ（ローパスフィルタ）と、１／Ｍ分周器と、１／Ｎ分周器とを含む。
【００５８】
ＰＬＬ３０５は、基準クロック生成部３０４で生成された基準クロックREFCLKを１／Ｍ分周器でＭ分周した第１信号と、ＰＬＬ３０５の出力であるクロックVCLKを１／Ｎ分周器でＮ分周した第２信号とを位相比較器に入力する。位相比較器は、入力された第１信号および第２信号の立下りエッジの位相比較を行い、誤差成分を定電流出力する。この位相比較器の出力をＬＰＦで積分してＶＣＯクロック発生部に供給する。ＶＣＯクロック発生部は、ＬＰＦの出力電圧に比例した周波数のクロックVCLKを発生する。このクロックVCLKがＰＬＬ３０５の出力とされる。
【００５９】
この構成によれば、ＰＬＬ３０５は、制御部３１０からの補正データに従い１／Ｍ分周器の分周比を変更することで、出力であるクロックVCLKのクロック周波数を変更することができる。
【００６０】
クロック位相調整部３０６は、ＰＬＬ３０５から出力されたクロックVCLKを先端側の同期検知信号DETP＿Nに同期させたクロックを生成する。このクロックは、画素クロックpclkとして出力され、倍率誤差検出部３０７および同期検知用点灯制御部３０８にそれぞれ供給される。また、図示は省略するが、画素クロックpclkは、タイミング制御部３０２およびＰＷＭ制御部３０３にも供給される。
【００６１】
このように、ＶＣＳＥＬ１００Ｋにおける画素単位の点灯タイミングの基準となる画素クロックpclkを、同期検知信号DETP＿Nに同期させることで、各ラインの位相を揃えることができ、副走査方向の線（縦線）を正常に再現することができる。
【００６２】
また、クロック位相調整部３０６では、上述したように、クロックVCLKを同期検知信号DETP＿Nに同期させた画素クロックpclkを生成している。したがって、制御部３１０からの補正データに従いＰＬＬ３０５においてクロックVCLKの周波数が変更され、それにより画素クロックpclkが変更される。さらに、画素クロックpclkの周波数を変えることで、形成される画像の全体の倍率を変えることができる。
【００６３】
同期検知用点灯制御部３０８は、例えば制御部３１０の制御に従い、同期検知信号DETP＿NおよびEDETP＿N、ならびに、画素クロックpclkに基づき、先端同期検知センサ１０７Ｋおよび後端同期検知センサ１０８Ｋ上でＶＣＳＥＬ１００Ｋを点灯させるための点灯信号BDおよびEBDを生成する。これら点灯信号BDおよびEBDは、ＬＤドライバ１０１Ｋに供給される。ＬＤドライバ１０１Ｋは、上述したＬＤドライバ２２１に対応するもので、ＬＤドライバポート１１０Ｋ上に実装される。
【００６４】
次に、ＧＡＶＤ２２０における画像データの処理系列について説明する。例えばスキャナ部２０１のＩＰＵ２１１から供給された画像データは、処理速度の差を吸収するためにメモリ３００に一時的に格納される。
【００６５】
メモリ３００から読み出された画像データは、密度変換部３０１に供給される。上述したように、実施形態では、ＶＣＳＥＬ１００Ｋの副走査方向の解像度が４８００ｄｐｉであるのに対し、画像データの副走査方向の解像度が１２００ｄｐｉとなっており、画像データの解像度の方がＶＣＳＥＬ１００Ｋの解像度よりも低い。そのため、密度変換部３０１では、入力された画像データの密度を、ＶＣＳＥＬ１００Ｋの解像度に合わせて変換し、解像度が４８００ｄｐｉ相当の画像データとする。
【００６６】
なお、実施形態においては、他の解像度、例えば６００ｄｐｉの画像データにも対応している。この場合も同様に、密度変換部３０１において、入力された画像データの密度をＶＣＳＥＬ１００Ｋの解像度に合わせて変換し、解像度が４８００ｄｐｉ相当の画像データとする。
【００６７】
密度変換部３０１で解像度がＶＣＳＥＬ１００Ｋに合わせて４８００ｄｐｉ相当とされた画像データは、タイミング制御部３０２に供給される。図３を用いて説明したように、ＶＣＳＥＬ１００Ｋにおいて、各レーザ素子１００Ｋ1〜１００Ｋ40は、主走査方向に対して所定の間隔を開けて順次位置をずらされて配置されている。このタイミング制御部３０２では、各レーザ素子１００Ｋ1〜１００Ｋ40の点灯タイミングを、これら各レーザ素子１００Ｋ1〜１００Ｋ40の主走査方向に対する位置に応じて制御する。
【００６８】
タイミング制御部３０２でタイミング制御された画像データは、ＰＷＭ制御部３０３に供給される。ＰＷＭ制御部３０３は、供給された画像データを、ＶＣＳＥＬ１００Ｋを点灯駆動するためのＰＷＭ信号に変換する。このＰＷＭ信号は、ＬＤドライバ１０１Ｋに供給される。ＬＤドライバ１０１Ｋは、供給されたＰＷＭ信号に従いＶＣＳＥＬ１００Ｋを点灯駆動する。
【００６９】
同期検知用点灯制御部３０８は、先端側の同期検知信号DETP＿Nと、後端側の同期検知信号EDETP＿Nと、画素クロックpclkとに基づき、ＶＣＳＥＬ１００Ｋを先端同期検知センサ１０７Ｋおよび後端同期検知センサ１０８Ｋの位置でそれぞれ点灯させる、点灯信号BDおよび点灯信号EBDをそれぞれ生成する。これら点灯信号BDおよび点灯信号EBDは、ＬＤドライバ１０１Ｋに供給される。ＬＤドライバ１０１Ｋは、これら点灯信号BDおよびEBDに従い、ＶＣＳＥＬ１００Ｋを所定タイミングで点灯させる。
【００７０】
なお、制御部３１０は、ポリゴンモータ制御部３１５に対して、ポリゴンミラー１０４の回転速度を制御するための制御信号を供給する。ポリゴンモータ制御部３１５は、この制御信号に従い、所定の速度でポリゴンミラー１０４を回転駆動する。
【００７１】
図６を用いて、実施形態によるメモリ３００の一例の動作について説明する。図６の例は、メモリ３００に対して、解像度が１２００ｄｐｉ、１画素のビット深度が２ビットの画像データが入力される例である。
【００７２】
先ず、図６の、解像度が１２００ｄｐｉの画像データをメモリ３００に格納する例について説明する。図６（ａ）は、先端側の同期検知信号DETP＿Nを示す。この同期検知信号DETP＿Nの立下りから次の立下りの間が、１回の主走査に対応する。
【００７３】
ここでは、ＶＣＳＥＬ１００Ｋは、書き込み解像度が４８００ｄｐｉ、チャネル数（レーザビーム数）が４０であり、全てのチャネルを用いる。メモリ３００には、１回の主走査の期間（以下、単に走査期間と呼ぶ）に１０ライン分の画像データが入力される。この１０ライン分の画像データは、後述するように、密度変換部３０１における密度変換処理により、各ラインが４ラインへと密度変換され、副走査方向の解像度が４８００ｄｐｉとされる。
【００７４】
ＧＡＶＤ２２０において、例えば制御部３１０は、スキャナ部２０１のＩＰＵ２１１に対して、例えば１走査期間に１０回立ち下がる信号mlsync＿Nを出力する（図６（ｂ）参照）。ＩＰＵ２１１は、この信号mlsync＿Nの立下り毎に１ラインの画像データをＧＡＶＤ２２０に対して出力する（図６（ｃ）参照）。
【００７５】
メモリ３００は、図６（ｄ）に示されるように、それぞれ解像度が１２００ｄｐｉ、各画素のビット深度が２ビットの画像データを１ライン分格納可能な２０のメモリ領域（メモリ＃１〜メモリ＃２０）を有し、２０ライン分の画像データを格納可能とされている。この例では、メモリ３００は、各メモリ領域のうち１０ライン分を画像データの書き込み領域とし、残りの１０ライン分を画像データの読み出し領域とする。そして、ＧＡＶＤ２２０は、メモリ３００の書き込み領域と読み出し領域とを主走査単位で切り替える。読み出し領域から読み出された１０ライン分の画像データは、密度変換部３０１に対して出力される。
【００７６】
なお、主走査方向の書き込み幅を例えば３３０ｍｍとした場合、解像度が１２００ｄｐｉ、１画素のビット深度が２ビットでは、１ライン分のメモリ領域の容量として３１２００ビット程度が必要となる。そこで、実施形態では、１ライン分のメモリ領域の容量を、１ワードを６４ビットとして１０２４ワード分とする。
【００７７】
図７は、解像度が６００ｄｐｉ、１画素のビット深度が４ビットの画像データが入力される場合のメモリ３００の一例の動作を示す。なお、図７の各部の意味は、上述した図６と同一であるので、ここでの説明を省略する。
【００７８】
解像度が６００ｄｐｉで、画素データのビット深度が４ビットの場合の主走査方向のデータ量は、解像度が１２００ｄｐｉで、ビット深度が２ビットの場合の主走査方向のデータ量と同一になる。したがって、１ライン分のメモリ領域の容量を、６４ビット×１０２４ワード分として問題ない。
【００７９】
解像度が６００ｄｐｉ、ビット深度が４ビットの画像データが、１回の走査期間に５ライン分、ＩＰＵ２１１からＧＡＶＤ２２０に供給され、メモリ３００に入力される。この５ライン分の画像データは、後述するように、密度変換部３０１における密度変換処理により、各ラインが８ラインへと密度変換され、副走査方向の解像度が４８００ｄｐｉとされる。
【００８０】
メモリ３００は、図７（ｄ）に示されるように、連続する１０のメモリ領域が書込み領域とされ、この１０のメモリ領域を１つおきに用いて５ライン分の画像データを格納する。また、メモリ３００は、残りの１０のメモリ領域は読み出し領域とされ、画像データの読み出しが行われる。ＧＡＶＤ２２０は、メモリ３００のこの書き込み領域と読み出し領域とを主走査単位で切り替える。なお、メモリ３００において、当該１０のメモリ領域のうち画像データが格納されないメモリ領域は使用しないが、後述するように、後段の回路（密度変換部３０１）は動作させる。
【００８１】
なお、この図７、ならびに、後述する図１８〜図２０において、各メモリ領域のうちハッチングして示される領域は、使用しないメモリ領域を示す。
【００８２】
図７（ｄ）の例では、メモリ３００は、第Ｎ走査目において、書込み領域におけるメモリ＃１、＃３、＃５、＃７および＃９に各ラインの画像データが格納され、メモリ＃２、＃４、＃６、＃８および＃１０は用いられない。また、メモリ３００は、読み出し領域におけるメモリ＃１１、＃１３、＃１５、＃１７および＃１９に各ラインの画像データが格納され、メモリ＃１２、＃１４、＃１６、＃１８および＃２０は用いられない。メモリ３００は、次の第（Ｎ＋１）走査目では、書込み領域と読み出し領域とが切り替えられる。
【００８３】
次に、密度変換部３０１の動作について説明する。図８は、解像度１２００ｄｐｉ、ビット深度が２ビットの画像データに対する密度変換部３０１の動作を概略的に示す。なお、図中および以下の説明において、［hex］は、直前の数字または文字が１６進数表記の数値であることを示す。図８（ａ）〜図８（ｄ）は、２ビットの画素データによる各画素値の場合の例をそれぞれ示す。この例では、メモリ３００から出力される画像データは、主走査方向および副走査方向にそれぞれ１２００ｄｐｉの解像度を有し、各画素は２ビットのビット深度を有するものとする。
【００８４】
密度変換部３０１は、この画像データを、各画素のビット深度を２ビットから４ビットに変換すると共に４ライン分の画像データに変換し、副走査方向に４８００ｄｐｉの解像度を得る。主走査方向の解像度は、１２００ｄｐｉのままとする。画素のビット深度の変換は、変換前のビット深度が２ビットの１の画素を、それぞれビット深度が４ビットの、４ライン分の４の画素に変換する。
【００８５】
図８の例では、画素値が３［hex］の画素は、それぞれ画素値がＦ［hex］の４の画素に変換される（図８（ａ）参照）。また、画素値が１［hex］の画素は、画素値が６［hex］の２の画素と、画素値が４［hex］の２の画素とに変換される（図８（ｃ）参照）。このような、密度変換部３０１における、ビット深度が２ビットの１の画素の画素値を、ビット深度が４ビットの４の画素の各画素値に変換する処理は、例えばテーブルを用いて行うことができる。
【００８６】
図９は、解像度６００ｄｐｉ、ビット深度が４ビットのデータに対する密度変換部３０１の動作を概略的に示す。図９（ａ）は、画素値がＦ［hex］の場合の例、図９（ｂ）は、画素値が８［hex］の場合の例をそれぞれ示す。密度変換部３０１は、この画素毎のビット深度が４ビットの画像データを、画素毎に、主走査方向にビット深度が４ビットの画素を加えて主走査方向の解像度を１２００ｄｐｉとする。すなわち、主走査方向には２クロックclk分の画素データが生成される。また、副走査方向については、画素データを８ライン分の画素データに変換し、副走査方向の解像度を４８００ｄｐｉとする。この場合の変換処理も、例えばテーブルを用いて行うことができる。
【００８７】
次に、タイミング制御部３０２における処理を説明する。図３を用いて説明したように、ＶＣＳＥＬ１００Ｋでは、各レーザ素子１００Ｋ1〜１００Ｋ40が主走査方向に順次間隔を開けて配置されている。そのため、副走査方向に整列した照射を行い縦線画像を正常に形成するためには、レーザビームの出力タイミングを、各レーザ素子１００Ｋ1〜１００Ｋ40毎に制御する必要がある。
【００８８】
一例として、図１０に示されるように、チャネルｃｈ＃１〜ｃｈ＃８のレーザ素子が、それぞれ２００μｍの間隔を開けて配置されているものとする。主走査がチャネルｃｈ＃１からチャネルｃｈ＃８に向けて行われる場合、チャネルｃｈ＃１のレーザ素子の出力タイミングに対して、チャネルｃｈ＃２〜ｃｈ＃８の各レーザ素子の出力タイミングを、各チャネルｃｈ＃２〜ｃｈ＃８の、チャネルｃｈ＃１までの距離に応じて遅らせる。
【００８９】
各レーザ素子の出力タイミングは、主走査方向の解像度の画素単位（この例では１２００ｄｐｉ＝１２００画素単位）と、１画素以下の単位（例えば１／１６画素単位）とにより制御される。タイミング制御部３０２では、画素単位の制御を実行する。１画素以下の単位のタイミング制御は、後述するＰＷＭ制御部３０３にて行われる。
【００９０】
各レーザ素子の遅延量Ｄは、下記の式（１）により求めることができる。なお、式（１）において、値Ｌは、基準となるレーザ素子（例えばチャネルｃｈ＃１のレーザ素子）から対象となるレーザ素子までの主走査方向の距離、値Ｒは、主走査方向の解像度を示す。
Ｄ［dot］＝(Ｌ［μm］／２５．４［mm］)×Ｒ［dpi］／１０００    …（１）
【００９１】
図１０の例を用いて具体的に説明すると、チャネルｃｈ＃４のレーザ素子は、チャネルｃｈ＃１のレーザ素子に対して６００μｍの距離がある。したがって、上述の式（１）に各値を代入し、遅延量Ｄが略２８．３５画素分であると求められる。
【００９２】
図１１は、タイミング制御部３０２の一例の構成を示す。タイミング制御部３０２は、メモリ３２０と、ライトアドレス生成部３２１と、リードアドレス生成部３２２とを有する。メモリ３２０は、密度変換部３０１から出力された画像データが格納される。ライトアドレス生成部３２１は、メモリ３２０に対する画像データの書き込みアドレスを生成する。リードアドレス生成部３２２は、メモリ３２０から画像データを読み出す際の読み出しアドレスを生成する。
【００９３】
タイミング制御部３０２は、供給された画像データを、ライトアドレス生成部３２１に生成された書き込みアドレスに従いメモリ３２０に書き込む。そして、タイミング制御部３０２は、上述の式（１）で求められた遅延量Ｄに示される画素クロックpclk分だけ、リードアドレス生成部３２２で生成された読み出しアドレスからの画像データの読み出しを遅延させる。上述の具体例においては、画素クロックpclkの２８クロック分だけ、読み出しを遅延させる。
【００９４】
なお、図１１に示される構成は、１のレーザ素子分の構成である。実施形態では、ＶＣＳＥＬ１００Ｋが４０個のレーザ素子１００Ｋ1〜１００Ｋ40を有している。そのため、タイミング制御部３０２は、図１１に示される構成を、レーザ素子の数（４０個）だけ持つ。
【００９５】
図１２は、ＰＷＭ制御部３０３の一例の構成を示す。ＰＷＭ制御部３０３は、フリップフロップ回路（ＦＦ）３３０と、変換部３３１Ａおよび３３１Ｂと、セレクタ３３３と、ＰＷＭ生成部３３５とを有する。
【００９６】
タイミング制御部３０２から出力された画像データが、画素単位でＰＷＭ制御部３０３に入力され、変換部３３１ＢおよびＦＦ３３０に供給される。ＦＦ３３０は、供給された画像データを１画素クロックpclk分遅延させて変換部３３１Ａに供給する。すなわち、変換部３３１Ａおよび３３１Ｂは、主走査方向に隣接する２の画素データがそれぞれ供給される。
【００９７】
変換部３３１Ａおよび３３１Ｂは、ビット深度が４ビットの画素データをビット深度が１６ビットの画素データに変換する。図１３を用いて、変換部３３１Ａおよび３３１Ｂにおける変換処理について説明する。なお、変換部３３１Ａおよび３３１Ｂでは同一の処理がなされるため、以下では、変換部３３１Ａを例にとって説明する。
【００９８】
変換部３３１Ａは、４ビットで表現される各値に対応する１６ビットの値ｇａｍｍａ＃０［１５：０］〜＃１５［１５：０］がそれぞれ格納されるレジスタを有し、入力された画素データの値に対応する１６ビットの値を出力する。図１３の例では、画素値が８［hex］の画素データは、ｇａｍｍａ＃８［１５：０］に変換される。値ｇａｍｍａ＃０［１５：０］〜＃Ｆ［１５：０］のそれぞれは、例えば画像形成装置の設計時などに予め決定されて、レジスタに格納される。
【００９９】
変換部３３１Ａおよび３３１Ｂから出力された１６ビットの画素データ３３２Ａおよび３３２Ｂは、それぞれセレクタ３３３に供給される。セレクタ３３３は、入力された画素データ３３２Ａおよび３３２Ｂに対して１画素以下の単位での遅延を与える。実施形態では、セレクタ３３３は、ビット単位での遅延を画素データ３３２Ａおよび３３２Ｂに与える。すなわち、セレクタ３３３は、上述の式（１）で求められた遅延量Ｄの、小数点以下の遅延を画素データに対して与える。
【０１００】
図１４を用いて、セレクタ３３３の動作について説明する。図１４（ａ）は、遅延が無い（遅延Ｄ＝０）場合の例である。画素データ３３２Ａの画素値がＦＦＦＣ［hex］、画素データ３３２Ｂの画素値が３ＦＦＣ［hex］であるとする（それぞれ左端がＭＳＢ(Most  Significant  Bit)とする）。また、画素データ３３２Ａがラインの先頭画素の画素データであるものとする。この場合、図１４（ａ）の下部に示されるように、セレクタ３３３は、画素データ３３２ＡのＭＳＢからビットを選択する。したがって、セレクタ３３３から出力されるライン先頭画素の画素データ３３４は、画素データ３３２Ａと同一の値を持つ。
【０１０１】
図１４（ｂ）は、所定の遅延を与える場合の例である。一例として、上述した式（１）に対する具体例において、小数点以下の遅延は、０．３５画素である。１画素が１６ビットであるこの例では、０．３５画素は、５．６ビットに対応する。図１４（ｂ）では、遅延Ｄ＝０．３５画素に対応し、ラインに対して５ビット分の遅延を与えている。すなわち、図１４（ｂ）の下部に示されるように、セレクタ３３３は、画素データ３３２ＡのＭＳＢに対して５ビット分の遅延を与え、６ビット目からビットを選択して出力する。したがって、セレクタ３３３から出力されるライン先頭画素の画素データ３３４は、画素データ３３２Ａの６ビット目からＬＳＢ(least    significant    bit)の各ビットと、次の画素データ３３２ＢのＭＳＢから５ビット目までの各ビットとからなる、値がＦＦ８７［hex］のデータとなる。
【０１０２】
セレクタ３３３から順次出力される出力データ３３４は、ＰＷＭ生成部３３５に供給される。ＰＷＭ生成部３３５は、供給された出力データ３３４のビット値に従いＰＷＭ信号を生成し、ＬＤドライバ１０１Ｋに供給する。
【０１０３】
（実施形態による処理）
次に、実施形態による書き込み制御について説明する。既に述べたように、画像形成装置において複数のプロセス線速を考えた場合に、異なるプロセス線速間で主走査方向における単位長さ当たりの露光量を一定とするために、ポリゴンミラー１０４の回転速度と、感光体ドラム７６Ｋを照射するレーザビームの光量とのうち少なくとも一方を変更する必要がある。実施形態では、複数のレーザビームを出力可能な光源を用いる場合に、先ず、光源から出力されるレーザビームの本数を設定し、次に、ポリゴンミラー１０４の回転数を設定する。
【０１０４】
以下では、プロセス線速として、デフォルトとなる第１線速と、第１線速に対する線速の変更比率が９０％である第２線速と、第１線速に対する線速の変更比率が８２％である第３線速とを考える。第１線速を３６０ｍｍ／ｓｅｃとした場合、第２線速が３２４ｍｍ／ｓｅｃ、第３線速が２９５．２ｍｍ／ｓｅｃとなる。例えば、画像形成装置は、印刷媒体の厚みなど、画像形成の際の条件に応じて、第１線速、第２線速および第３線速を切り替えることができるものとする。なお、以下では、特に記載のない限り、「第１線速に対する線速の変更比率」を、単に「変更比率」と呼ぶ。
【０１０５】
図１５は、各線速における書き込み制御の仕様の例を示す。第１線速では、線速が３６０ｍｍ／ｓｅｃであり、この場合に、レーザビーム数がＶＣＳＥＬ１００Ｋのレーザ素子１００Ｋ1〜１００Ｋ40の数と同一の４０であるものとする。また、６面のポリゴンミラー１０４の単位時間当たりの回転数が１７００７．８７ｒｐｍ(rotation  per  minute)、光量すなわちＶＣＳＥＬ１００Ｋに与えるパワーが０．２００ｍＷ、書込みクロック周波数（画素クロックpcklの周波数）が４０ＭＨｚであるものとする。
【０１０６】
この第１線速の各条件に対して、第２線速および第３線速の各条件をそれぞれ求める。ここで、レーザビーム数の切り替え単位Ｎは、下記の式（２）に従い決定する。なお、式（２）において、値Ｄは、ＶＣＳＥＬ１００Ｋの書き込み解像度、値Ｎmaxは、密度変換前の画像データの最大の解像度を示す。
Ｎ＝Ｄ／Ｎmax    …（２）
【０１０７】
ＶＣＳＥＬ１００Ｋの書き込み解像度Ｄを４８００ｄｐｉ、密度変換前の画像データの最大解像度Ｎmaxを１２００ｄｐｉとした場合、Ｎ＝４となる。したがって、この場合、レーザビーム数の切り替えは、４本を単位として行う（図３（ｂ）参照）。
【０１０８】
第２線速の各条件の算出方法について説明する。第２線速は、第１線速よりも速度が遅いので、先ずレーザビームの本数を減じる。この減じるレーザビームの本数を、上述の切り替え単位Ｎを用いて本数（Ｎ×ｎ）で表す。次式（３）に基づき、ＶＣＳＥＬ１００Ｋのレーザビームの本数Ａと、本数Ａから本数（Ｎ×ｎ）を減じた本数との比率Ｐが、第２線速の変更比率に最も近くなる整数の値ｎを求める。
Ｐ＝(Ａ−Ｎ×ｎ)／Ａ    …（３）
【０１０９】
第２線速の変更比率は９０％であるので、ｎ＝１のとき値Ｐ＝０．９となり、値Ｐが変更比率に一致する。したがって、光源（ＶＣＳＥＬ１００Ｋ）から出力されるレーザビームの本数Ｌｎは、下記の式（４）により、３６本となる。
Ｌｎ＝Ａ−Ｎ×ｎ    …（４）
【０１１０】
図１６（ａ）および図１６（ｂ）は、第１線速および第２線速においてＶＣＳＥＬ１００Ｋで用いるレーザ素子の例を示す。第１線速では、図１６（ａ）に例示されるように、ＶＣＳＥＬ１００Ｋの４０のレーザ素子１００Ｋ1〜１００Ｋ40について、チャネルｃｈ＃１〜チャネルｃｈ＃４０の全てのチャネルを用いる。
【０１１１】
一方、第２線速では、図１６（ｂ）に例示されるように、ＶＣＳＥＬ１００Ｋの４０のレーザ素子１００Ｋ1〜１００Ｋ40について、チャネルｃｈ＃１〜チャネル＃３６の、３６のチャネルを用いる。このとき、副走査方向の書込み解像度の４８００ｄｐｉを維持するため、レーザ素子１００Ｋ1〜１００Ｋ36の、連続的に配置されるレーザ素子を用いるようにする。
【０１１２】
次に、レーザビームの本数を変更した場合の、上述の比率Ｐの、第１線速に対する線速の変更比率に対する差分を、ポリゴンミラー１０４の回転数を変更することで補正する。第２線速の場合、比率Ｐと変更比率とが一致し比率Ｐと変更比率との差分が０であるため、ポリゴンミラー１０４の回転数は、第１線速の場合と同一の１７００７．８７ｒｐｍとされる。また、第２線速では、光量および書込みクロック周波数も、第１線速の場合と同一の０．２００ｍＷおよび４０ＭＨｚとされる。
【０１１３】
なお、レーザビーム数を変更した際の、変更後のレーザビーム数と変更前のレーザビーム数との比率Ｐは、レーザビーム数を変更した際の主走査方向における単位長さ当たりの露光量の、レーザビーム数の変更前の当該露光量に対する比率と対応する。同様に、変更比率は、プロセス線速を変更した際の主走査方向における単位長さ当たりの露光量の、プロセス線速の変更前の当該露光量に対する比率に対応する。したがって、上述の比率Ｐと変更比率との差分は、線速を変更した際の主走査方向における単位長さ当たりの露光量の、レーザビーム数を変更した際の当該露光量に対する差分に相当する。
【０１１４】
第３線速の各条件の算出方法について説明する。第２線速と同様に、第３線速も、第１線速に対して速度が遅いので、先ずレーザビームの本数を減じる。第３線速の場合、変更比率が８２％であって、上述の式（３）に従い比率Ｐを求めると、ｎ＝２のときに比率Ｐ＝０．８となり、変更比率と最も近くなる。この場合のレーザビームの本数は、上述の式（４）により、３２本となる。
【０１１５】
第３線速では、図１６（ｃ）に例示されるように、ＶＣＳＥＬ１００Ｋの４０のレーザ素子１００Ｋ1〜１００Ｋ40について、チャネルｃｈ＃１〜チャネルｃｈ＃３２の、３２のチャネルを用いる。このとき、副走査方向の書込み解像度の４８００ｄｐｉを維持するため、レーザ素子１００Ｋ1〜１００Ｋ32の、連続的に配置されるレーザ素子を用いるようにする。
【０１１６】
次に、レーザビームの本数を変更した場合の、上述の比率Ｐの変更比率に対する差分を、ポリゴンミラー１０４の回転数を変更することで補正する。第３線速の場合、比率Ｐの変更比率に対する差分が０．０２だけ存在する。この差分を補正するためのポリゴンミラー１０４の回転数Ｒは、例えば下記の式（５）で求められる。なお、式（５）において、値Ｖは線速、値Ｓは書込み解像度、値ｍはポリゴンミラー１０４の面数を示す。
Ｒ［rpm］＝｛(Ｖ［mm/sec］×Ｓ［dpi］)／(２５．４［mm］×Ｌｎ)｝×(６０［sec］／ｍ)    …（５）
【０１１７】
第３線速において、線速が２９５．２ｍｍ／ｓｅｃ、書込み解像度が４８００ｄｐｉ、光源数が３２、面数が６なので、式（５）に従い、回転数Ｒ＝１７４３３．０７ｒｐｍと求められる。
【０１１８】
第３線速では、ポリゴンミラー１０４の回転数が第１線速の場合と異なるため、光量および書込みクロック周波数を変更する必要がある。光量Ｌｕ3は、第１線速におけるポリゴンミラー１０４の回転数Ｒ1と、第３線速におけるポリゴンミラー１０４の回転数Ｒ3との比に基づき、下記の式（６）により求められる。なお、式（６）において、第１線速の際の光量を光量Ｌｕ1としている。
Ｌｕ3［mW］＝Ｌｕ1［mW］×(Ｒ3［rpm］／Ｒ1［rpm］)    …（６）
【０１１９】
また、同様にして、第３線速における書込みクロック周波数ｆ3も、第１線速の際の書込みクロック周波数をｆ1として、下記の式（７）により求められる。
ｆ3［MHz］＝ｆ1［MHz］×(Ｒ3［rpm］／Ｒ1［rpm］)    …（７）
【０１２０】
上述の式（６）および式（７）に具体的な数値を代入すると、第３線速の場合の光量Ｌｕ3＝０．２０５ｍＷ、書込みクロック周波数ｆ3＝４１．０ＭＨｚとして求められる。
【０１２１】
なお、レーザビーム数とポリゴンミラー１０４の回転数とを共に変更する場合、変更するレーザビーム数を、レーザビーム数の変更による主走査方向における単位長さ当たりの露光量の変化が、ポリゴンミラー１０４の回転数の変更による当該露光量の変化よりも大きくなるように決定すると好ましい。
【０１２２】
図１７は、プロセス線速を切り替える際のＧＡＶＤ２２０における一例の動作を示すフローチャートである。主制御部２０３において、ＣＰＵ２３０は、プロセス線速の切り替え要求を受けると、上述した式（２）〜式（４）に従い、切り替え後のプロセス線速に応じたレーザビーム数Ｌｎを求め、求めたレーザビーム数Ｌｎを、ＧＡＶＤ２２０が有する図示されないレジスタに設定する（ステップＳ１００）。
【０１２３】
ＧＡＶＤ２２０は、レジスタに設定されたレーザビーム数Ｌｎに応じて、各ＬＤドライバポート１００Ｙ、１００Ｍ、１００Ｃおよび１００Ｋに対して、使用しないレーザ素子を強制的にＯＦＦとする制御を行う。また、ＧＡＶＤ２２０は、レジスタに設定されたレーザビーム数Ｌｎに応じて、使用しないレーザ素子に対するＧＡＶＤ２２０内部の画像データパスもＯＦＦとする。
【０１２４】
さらに、ＣＰＵ２３０は、１水平走査毎のＧＡＶＤ２２０に対する画像データ転送数を切り替えるために、スキャナ部２０１のＩＰＵ２１１に対して、１水平走査における画像データのレーザビーム数Ｌｎに応じた転送数を設定する。
【０１２５】
次のステップＳ１０１で、ＣＰＵ２３０は、切り替え後のプロセス線速に応じたポリゴンミラー１０４の回転数Ｒを、上述の式（５）に従い求めて、ＧＡＶＤ２２０のレジスタに設定する。ＧＡＶＤ２２０において、制御部３１０は、この設定された回転数Ｒでポリゴンミラー１０４を回転させるように、ポリゴンモータ制御部３１５に命令を出す。
【０１２６】
次のステップＳ１０２で、ＣＰＵ２３０は、切り替え後のプロセス線速に応じた光量Ｌｕおよび書込みクロック周波数ｆを、上述の式（６）および式（７）に従いそれぞれ求め、ＧＡＶＤ２２０のレジスタに設定する。
【０１２７】
ＧＡＶＤ２２０において、制御部３１０は、例えば、設定された書込みクロック周波数ｆに基づき１／Ｍ分周器の分周比Ｍを変更する補正データを生成し、生成した補正データをＰＬＬ３０５に供給する。この補正データにより補正された画素クロックpclkがＰＬＬ３０５から出力される。また、制御部３１０は、設定された光量ＬｕでＶＣＳＥＬ１００Ｙ〜１００Ｋを点灯させるように、ＬＤドライバ１０１Ｙ〜１０１Ｋをそれぞれ制御する。ＬＤドライバ１０１Ｙ〜１０１Ｋは、制御部３１０の制御に応じて、例えば、ＶＣＳＥＬ１００Ｙ〜１００Ｋにおいて使用するチャネルｃｈそれぞれの出力を変更する。
【０１２８】
なお、上述では、ＣＰＵ２３０がレーザビーム数Ｌｎ、ポリゴンミラー１０４の回転数Ｒ、ＶＣＳＥＬ１００Ｙ〜１００Ｋの光量Ｌｕおよび書込みクロック周波数ｆを、プロセス線速の変更毎に計算するように説明したが、これはこの例に限定されない。例えば、切り替え可能なプロセス線速が既知の場合、図１５に示したような、各プロセス線速における仕様を予め求めてテーブルとしてＣＰＵ２３０またはＧＡＶＤ２２０が持ち、指定されたプロセス線速に応じてこのテーブルを参照して各値を設定してもよい。
【０１２９】
（メモリアクセス）
次に、第２線速および第３線速の場合の、メモリ３００のアクセスについて説明する。図１８は、プロセス線速が第２線速であって、メモリ３００に入力される画像データの解像度が１２００ｄｐｉである場合のメモリ３００のアクセスの例について示す。なお、図１８、ならびに、後述する図１９および図２０における各部の意味は、上述した図６と同一であるので、ここでの説明を省略する。
【０１３０】
第２線速の場合、上述したように、ＶＣＳＥＬ１００Ｋの４０のチャネルｃｈ＃１〜ｃｈ＃４０のうち３６のチャネルｃｈ＃１〜ｃｈ＃３６を用い、チャネルｃｈ＃３７〜ｃｈ＃４０を用いない。したがって、副走査方向の解像度が１２００ｄｐｉである入力画像データにおいて、副走査方向の書込み解像度４８００ｄｐｉにおける３６ラインに相当する９ライン分の入力画像データが、ＩＰＵ２１１からＧＡＶＤ２２０に入力される。
【０１３１】
この場合、ＧＡＶＤ２２０は、図１８（ｄ）に例示されるように、メモリ３００内のメモリ領域について、それぞれ９のメモリ＃１〜＃９およびメモリ＃１１〜＃１９を、読み出し領域および書き込み領域として交互に用いる。一方、ＧＡＶＤ２２０は、メモリ＃１０および＃２０を用いず、これらメモリ＃１０および＃２０の後段の回路の動作も停止させる。
【０１３２】
図１９は、プロセス線速が第３線速であって、メモリ３００に入力される画像データの解像度が１２００ｄｐｉである場合のメモリ３００のアクセスの例について示す。第３線速の場合、上述したように、ＶＣＳＥＬ１００Ｋの４０のチャネルｃｈ＃１〜ｃｈ＃４０のうち３２のチャネルｃｈ＃１〜ｃｈ＃３２を用い、チャネルｃｈ＃３３〜ｃｈ＃４０を用いない。したがって、副走査方向の解像度が１２００ｄｐｉである入力画像データにおいて、副走査方向の書込み解像度４８００ｄｐｉにおける３２ラインに相当する、８ライン分をＩＰＵ２１１からＧＡＶＤ２２０に入力する。
【０１３３】
この場合、ＧＡＶＤ２２０は、図１９（ｄ）に例示されるように、メモリ３００内のメモリ領域について、それぞれ８のメモリ＃１〜＃８およびメモリ＃１１〜＃１８を、読み出し領域および書き込み領域として交互に用いる。一方、ＧＡＶＤ２２０は、メモリ＃９および＃１０ならびに、メモリ＃１９および＃２０を用いず、これらメモリ＃９および＃１０ならびに、メモリ＃１９および＃２０の後段の回路の動作も停止させる。
【０１３４】
図２０は、プロセス線速が第２線速であって、解像度が６００ｄｐｉ、１画素のビット深度が４ビットの画像データが入力される場合のメモリ３００のアクセスの一例の動作を示す。第２線速では、ＶＣＳＥＬ１００Ｋの４０のチャネルのうち３６チャネルが用いられる。一方、画像データは、図９を用いて説明したように、密度変換部３０１により、各ラインが８ラインへと密度変換される。
【０１３５】
ここで、メモリ３００に入力される入力画像データのデータ量と、ＬＤドライバ１０１Ｋに出力される画像データのデータ量とが一致しないと、画像データの欠損や、メモリオーバなどが発生してしまう。そこで、実施形態では、ＧＡＶＤ２２０は、ＩＰＵ２１１からメモリ３００に対して５ライン分の画像データを入力するＯＤＤ期間と、４ライン分の画像データを入力するＥＶＥＮ期間とを、１主走査おきに切り替える。
【０１３６】
図２０（ｄ）の例では、最初の走査期間（第Ｎ走査目とする）において、ＧＡＶＤ２２０は、ＩＰＵ２１１に対して５ラインの画像データを要求し、要求に従い入力された５ラインの画像データをメモリ３００の領域であるメモリ＃１、＃３、＃５、＃７および＃９に格納する。
【０１３７】
次の走査期間において、ＧＡＶＤ２２０は、ＩＰＵ２１１に対して４ラインの画像データを要求し、要求に従い入力された４ラインの画像データを、メモリ３００の領域であるメモリ＃１１、＃１３、＃１５および＃１７に格納する。また、ＧＡＶＤ２２０は、メモリ＃１、＃３、＃５、＃７および＃９から画像データを読み出し、密度変換部３０１に出力する。
【０１３８】
さらに次の走査期間において、ＧＡＶＤ２２０は、ＩＰＵ２１１に対して５ラインの画像データを要求し、要求に従い入力された５ラインの画像データをメモリ３００の領域であるメモリメモリ＃１、＃３、＃５、＃７および＃９に格納する。また、ＧＡＶＤ２２０は、メモリ＃１１、＃１３、＃１５および＃１７から画像データを読み出し、密度変換部３０１に出力する。
【０１３９】
なお、制御部３１０は、５ライン書込みの期間（ＯＤＤ）と、４ライン書込みの期間（ＥＶＥＮ）とを示す信号ＯＤＤ／ＥＶＥＮを生成する。図２０（ｅ）は、この信号ＯＤＤ／ＥＶＥＮの例を示す。この例では、信号ＯＤＤ／ＥＶＥＮが値「０」で期間ＯＤＤを示し、値「１」で期間ＥＶＥＮを示す。信号ＯＤＤ／ＥＶＥＮは、密度変換部３０１に供給される。
【０１４０】
図２１は、第２線速であって、且つ、入力画像データの解像度が６００ｄｐｉ、ビット深度が４ビットの場合の密度変換部３０１の一例の動作を示す。図２１は、上述の図９（ａ）および図９（ｂ）それぞれの中央の図に対応するものである。
【０１４１】
図２１（ａ）は、信号ＯＤＤ／ＥＶＥＮが値「１」であって、期間ＥＶＥＮ、すなわち、４ライン書き込み、５ライン読み出しの期間における密度変換部３０１の動作の例を示す。この場合、メモリ３００から５ラインの画像データが密度変換部３０１に入力される。密度変換部３０１では、この５ラインの各ラインが密度変換された各８ラインの画像データを、チャネルｃｈ＃１〜ｃｈ＃８、チャネルｃｈ＃９〜ｃｈ＃１６、チャネルｃｈ＃１７〜ｃｈ＃２４、チャネルｃｈ＃２５〜ｃｈ＃３２、ならびに、チャネルｃｈ＃３３〜ｃｈ＃４０にそれぞれ割り当てる。
【０１４２】
一方、信号ＯＤＤ／ＥＶＥＮが値「０」であって、期間ＯＤＤ、すなわち、５ライン書き込み、４ライン読み出しの期間では、メモリ３００から４ラインの画像データが密度変換部３０１に入力される。密度変換部３０１は、この４ラインの各ラインが密度変換された各８ラインの画像データを、図２１（ｂ）に例示されるように、チャネルｃｈ＃５〜ｃｈ＃１２、チャネルｃｈ＃１３〜ｃｈ＃２０、チャネルｃｈ＃２１〜ｃｈ＃２８、ならびに、チャネルｃｈ＃２９〜ｃｈ＃３６にそれぞれ割り当てる。
【０１４３】
このように、密度変換部３０１では、入力される画像データのライン数に応じて、密度変換後の各ラインの画像データについて、ＶＣＳＥＬ１００Ｋにおける各チャネルに対する割り当ての組み合わせを変えるようにする。例えば、密度変換部３０１は、セレクタを有し（図示しない）、このセレクタを信号ＯＤＤ／ＥＶＥＮに従い制御することで、各ラインの画像データを、密度変換後に対応するラインパスに出力する。
【０１４４】
なお、上述した第２線速および第３線速におけるメモリアクセスや密度変換部３０１における動作は、これら第２線速および第３線速に限られず、他の線速にも対応可能なものである。
【０１４５】
以上説明したように、実施形態では、プロセス線速の切り替えに応じて、先ず、レーザビーム数を切り替え、次に、ポリゴンミラー１０４の回転数を切り替えるようにしている。そのため、光源の発光パワーに上下限がある場合でも、感光体ドラムに対する露光を適切に行うことができる。また、露光の制御のレーザビーム数の変更比率への依存を抑えることが可能である。
【０１４６】
さらに、実施形態では、露光の制御をレーザビーム数の変更を用いて行うため、各レーザ素子において大きな光量の変化が必要とされず、レーザ素子をより長期間使用することが可能となる。
【符号の説明】
【０１４７】
７６Ｙ，７６Ｍ，７６Ｃ，７６Ｋ  感光体ドラム
１００Ｙ，１００Ｍ，１００Ｃ，１００Ｋ，２２２  ＶＣＳＥＬ
１０１Ｙ，１０１Ｍ，１０１Ｃ，１０１Ｋ，２２１  ＬＤドライバ
１０４  ポリゴンミラー
２０１  スキャナ部
２０２  プリンタ部
２０３  主制御部
２１１  ＩＰＵ
２２０  ＧＡＶＤ
２３０  ＣＰＵ
３００  メモリ
３０１  密度変換部
３０２  タイミング制御部
３０３  ＰＷＭ制御部
３０５  ＰＬＬ
３１０  制御部
【先行技術文献】
【特許文献】
【０１４８】
【特許文献１】特開２００７−２９３２０２号公報
【図１】
2014044403.tif 000003
【図２】
2014044403.tif 000004
【図３】
2014044403.tif 000005
【図４】
2014044403.tif 000006
【図５】
2014044403.tif 000007
【図６】
2014044403.tif 000008
【図７】
2014044403.tif 000009
【図８】
2014044403.tif 000010
【図９】
2014044403.tif 000011
【図１０】
2014044403.tif 000012
【図１１】
2014044403.tif 000013
【図１２】
2014044403.tif 000014
【図１３】
2014044403.tif 000015
【図１４】
2014044403.tif 000016
【図１５】
2014044403.tif 000017
【図１６】
2014044403.tif 000018
【図１７】
2014044403.tif 000019
【図１８】
2014044403.tif 000020
【図１９】
2014044403.tif 000021
【図２０】
2014044403.tif 000022
【図２１】
2014044403.tif 000023