(57)【要約】【課題】化合物半導体素子を劣化させることなく、かつ、チップレベルまで小型化が可能な状態で、化合物半導体素子の気密封止をウェハレベルで一括形成できるようにする。【解決手段】真空排気状態とされている真空チャンバー内で、第１接合面１０３ａおよび第２接合面１０５ａにＡｒビームを照射して表面活性化を行った後、チャンバー内に不活性ガスを導入して充填し、チャンバー内を大気圧状態とする。次いで、第１接合面１０３ａと第２接合面１０５ａとが突き合うように位置合わせを行い、第１接合面１０３ａと第２接合面１０５ａとを突き合わせ、両者を１５０℃程度に加熱し、また、加圧する。これにより、第１接合面１０３ａと第２接合面１０５ａとを接合する。【選択図】  図５
2014022699.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体からなる素子基板の上に素子を形成する工程と、
上面に第１接合面を備える第１金属封止枠を、素子を囲った状態で前記素子基板の上に固定する工程と、
前記第１金属封止枠と同じ平面形状で上面に第２接合面を備える第２金属封止枠をキャップ基板の上に固定する工程と、
前記第１接合面および前記第２接合面の一方を凹凸形状にする工程と、
前記第１金属封止枠の第１接合面と前記第２金属封止枠の第２接合面とを表面活性化接合により接合する工程と、
前記素子基板の裏面側より前記素子基板を貫通して前記素子に接続する貫通電極および前記素子基板の裏面に前記貫通電極に接続する基板裏面配線を形成する工程と
を少なくとも備え、
前記第１金属封止枠および前記第２金属封止枠は同じ金属から構成することを特徴とするパッケージの製造方法。
【請求項２】
請求項１記載のパッケージの製造方法において、
前記第１接合面および前記第２接合面にアルゴンビームを照射することにより前記表面活性化接合を行うことを特徴とするパッケージの製造方法。
【請求項３】
請求項１または２記載のパッケージの製造方法において、
前記第１接合面と前記第２接合面とを接合するときは、不活性ガスの雰囲気で行うことを特徴とするパッケージの製造方法。
【請求項４】
請求項１〜３のパッケージの製造方法で製造されたパッケージであって、
化合物半導体からなる素子基板と、
前記素子基板の上に形成された素子と、
前記素子を囲って前記素子基板の上に固定されて上面に第１接合面を備える第１金属封止枠と、
キャップ基板と、
前記第１金属封止枠と同じ平面形状で上面に第２接合面を備えて前記キャップ基板の上に固定され、第１接合面に前記第２接合面が接合された第２金属封止枠と、
前記素子基板の裏面側より前記素子基板を貫通して前記素子に接続する貫通電極および前記貫通電極に接続して前記素子基板の裏面に配置された基板裏面配線と
を少なくとも備え、
前記第１金属封止枠および前記第２金属封止枠は同じ金属から構成されていることを特徴とするパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体から構成された機能回路素子を気密封止するパッケージおよびその製造方法に関する。
【背景技術】
【０００２】
光通信用途の増幅器などの高周波回路素子パッケージは、ガリウム砒素やインジウムリンと呼ばれる化合物半導体基板の上に形成した素子を、金属やセラミック筐体中に気密封止する構造が一般に採られている。数十ＧＨｚの高速動作が要求されるため、一般的な集積回路の母材であるシリコンではなく、高速化に適した化合物半導体が素子基板として用いられる。光通信用の高周波回路素子は、高い動作安定性と長期信頼性が要求される。
【０００３】
化合物半導体素子は、素子表面が大気暴露した場合、素子表面の酸化により素子特性が著しく劣化するため、外部雰囲気の影響を排除する気密封止が必須である。一般的なシリコン集積回路素子で用いられている樹脂封止手法は、樹脂の誘電率や誘電損失が素子の高周波特性に悪影響を及ぼすことや、樹脂が外部雰囲気を透過してしまうことから適用が難しい。このため、光通信用電子回路素子には、金属やセラミック筐体を用いた気密封止パッケージが用いられる。
【０００４】
１例として、図９に金属筐体９０１を封止パッケージに用いる構成を例示する。金属筐体９０１は、側壁に高周波同軸コネクタの構成部品であるガラス同軸ビーズ９０２が設けられている。機能回路９０３が搭載された半導体素子基板９０４を金属筐体９０１に実装した後に、金属などからなるシールキャップ９０５をシーム溶接やはんだ付け、もしくは接着などの方法により金属筐体９０１の上面と接続することで機能回路９０３周辺の気密性を確保する。
【０００５】
金属筐体９０１内部には、半導体素子基板９０４を搭載するキャビティが設けられた実装基板９０６が配置されている。実装基板９０６上には、実装基板９０６上配線として、マイクロストリップ線路やグランデッドコプレーナ線路などの平面導波路配線９０７が配置されている。半導体素子基板９０４上の機能回路９０３と実装基板９０６上の平面導波路配線９０７とは、半導体素子基板９０４と実装基板接続ワイヤ９０８を用いたワイヤボンディングによって接続されている。また、実装基板９０６上の平面導波路配線９０７とガラス同軸ビーズ９０２の同軸線路中心導体９０９とは、はんだや銀ペーストなどによって電気的・機械的に接続されている。
【０００６】
しかしながら、金属筐体による気密パッケージは、気密性に大変優れている一方で、部品数が多いこと、および素子毎に個別封止が必要であるため、コストが高くなってしまう。加えて、機能回路が実装されている半導体素子に比べてパッケージサイズが大きくなる上に、ＶコネクタやＫコネクタといった同軸コネクタを用いるため、小型化が難しい。これらの問題点は、セラミック筐体を用いたパッケージも同様である。
【０００７】
他方、ＭＥＭＳの分野に視野を向けると、回路素子基板とキャップ基板をウェハレベルで一括封止するウェハレベル気密封止パッケージと呼ばれる技術が存在する（非特許文献２参照）。１例として、図１０にウェハレベル気密封止パッケージの構成を示す。
【０００８】
キャップ基板１００１には、キャビティ１００２、金属封止枠１００３、素子電極１００４を外部に引き出すための配線電極１００５および基板貫通電極１００６、裏面配線１００７が形成されている。素子基板１００８とキャップ基板１００１を対向させて重ね合わせて、キャップ基板１００１を加熱して加圧することで封止している。素子基板１００８中に形成された全ての素子１００９の封止実装が一括形成できる。その後、金属封止枠１００３を介して接合した素子基板１００８とキャップ基板１００１をダイシングすることで、素子同士を分離する。
【０００９】
このパッケージでは、金属筐体あるいはセラミック筺体が不要であり、シリコンやガラスといった低価格の基板を用いて気密封止化することからパッケージの低コスト化が図れる。パッケージ寸法は、基本的に素子サイズと封止枠の大きさで決まるため、小型化もしやすい。さらに、素子基板を素子毎に個片化する前のウェハの状態で一括して封止が完了するため、封止工程にかかる時間を著しく短縮することができる。
【００１０】
以上のようなウェハレベル気密封止パッケージは、実装技術として優れている点が多いが、ＲＦ−ＭＥＭＳのようなＳｉ基板を用いた素子での検討が主であり、化合物半導体を用いる高信頼な高周波回路素子では実装工程で様々な問題があり、直接適用することは困難である。
【００１１】
上記ウェハレベル気密封止パッケージを化合物半導体の素子に適用する場合の主な問題点は、封止実装工程でのプロセス負荷が大きいことである。素子基板は素子サイズと比べて大きいため、基板反りや封止枠表面の面内厚さのばらつきが無視できない。これらのばらつきを許容し信頼性の高い封止接合を実現するためには、まず、第１に、封止部にＡｕやＣｕなどの配線金属を用い、接合時に４００℃程度の高温でかつ１０００ｋｇｆ以上の高い荷重を印加することで、封止金属を拡散、塑性変形させる拡散接合が考えられる。また、第２に、２００℃〜３００℃程度に加熱することで溶融するＡｎＳｎやＳｎＡｇＣｕなどの低融点はんだを封止部に用いるはんだ接合が考えられる。
【００１２】
しかしながら、拡散接合を用いた場合、接合時の高い加重によりシリコンよりも機械強度が脆い化合物半導体基板が破損する恐れがある。また、拡散接合では、封止金属部の塑性変形が起こりやすくするために３００℃以上の温度を用いる必要があり、回路素子特性が劣化することが懸念される。このため、ＡｕやＣｕを封止接合に用いる拡散接合は、化合物半導体素子のパッケージには不適である。
【００１３】
一方、低融点はんだを用いた共晶接合の場合、接合時に基板を加熱して封止部のはんだを溶融させるため、プロセス温度、加重は拡散接合に比べ低くできる。しかし、低融点はんだを用いると、基板を加熱しはんだを溶融させた後に、溶融はんだが半導体素子側の領域に流れ、半導体素子を汚染させる恐れがある。また、半導体素子領域に流れた分、封止枠領域のはんだが減少してしまい、ボイドが発生し接合強度が減少してしまうことも懸念される。さらに、接合界面において系時的に金属拡散によって機械的に脆い金属化合物が成長するため、封止強度の劣化や気密性の信頼性を低下させる場合が発生する。
【先行技術文献】
【非特許文献】
【００１４】
【非特許文献１】佐藤  信夫、細矢  正風、恒次  秀起、「高周波パッケージの端子間接続技術」、社団法人  電子情報通信学会  信学技報、ＣＰＭ９６−１１５、ＩＣＤ９６−１５４、９〜１６頁、１９９６年。
【非特許文献２】W. Kim et al. , "A Low Temperature, Hermetic Wafer Level Packaging Method for RF MEMS Switch", Electronic Components and Technology Conference, pp.1103-1108, 2005.
【発明の概要】
【発明が解決しようとする課題】
【００１５】
上述したように、まず、光通信用化合物半導体高周波素子の気密封止パッケージにおいて、金属またはセラミック筐体を用いた場合、金属あるいはセラミック筐体を用いること、外部端子の形状が決まっていること、個別素子毎の封止実装であることから、素子の低コスト化や省面積化が困難であるという問題がある。
【００１６】
これに対し、ＲＦ−ＭＥＭＳ等で利用されているウェハレベル気密封止パッケージは、素子を分割してチップ化する前のウェハの状態で素子基板と低コストなシリコンやガラスのキャップ基板を封止実装することで、上記の課題を回避する手法の１つである。しかしながら、この技術では、信頼性の高い封止接合を実現するためには、封止接合工程において高温・高荷重が必要となる。機械強度が低く脆い化合物半導体素子では、素子特性の劣化や基板の破損の恐れがあるため、ウエハレベルでのパッケージは、このまま適用することは困難である。
【００１７】
本発明は、以上のような問題点を解消するためになされたものであり、化合物半導体素子を劣化させることなく、かつ、チップレベルまで小型化が可能な状態で、化合物半導体素子の気密封止をウェハレベルで一括形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係るパッケージの製造方法は、化合物半導体からなる素子基板の上に素子を形成する工程と、上面に第１接合面を備える第１金属封止枠を、素子を囲った状態で素子基板の上に固定する工程と、第１金属封止枠と同じ平面形状で上面に第２接合面を備える第２金属封止枠をキャップ基板の上に固定する工程と、第１接合面および第２接合面の一方を凹凸形状にする工程と、第１金属封止枠の第１接合面と第２金属封止枠の第２接合面とを表面活性化接合により接合する工程と、素子基板の裏面側より素子基板を貫通して素子に接続する貫通電極および素子基板の裏面に貫通電極に接続する基板裏面配線を形成する工程とを少なくとも備え、第１金属封止枠および第２金属封止枠は同じ金属から構成する。
【００１９】
上記パッケージの製造方法において、第１接合面および第２接合面にアルゴンビームを照射することにより表面活性化接合を行えばよい。また、第１接合面と第２接合面とを接合するときは、不活性ガスの雰囲気で行うとよい。
【００２０】
また、本発明に係るパッケージは、上記パッケージの製造方法で製造されたものであり、化合物半導体からなる素子基板と、素子基板の上に形成された素子と、素子を囲って素子基板の上に固定されて上面に第１接合面を備える第１金属封止枠と、キャップ基板と、第１金属封止枠と同じ平面形状で上面に第２接合面を備えてキャップ基板の上に固定され、第１接合面に第２接合面が接合された第２金属封止枠と、素子基板の裏面側より素子基板を貫通して素子に接続する貫通電極および貫通電極に接続して素子基板の裏面に配置された基板裏面配線とを少なくとも備え、第１金属封止枠および第２金属封止枠は同じ金属から構成されている。
【発明の効果】
【００２１】
以上説明したことにより、本発明によれば、化合物半導体素子を劣化させることなく、かつ、チップレベルまで小型化が可能な状態で、化合物半導体素子の気密封止をウェハレベルで一括形成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施の形態におけるパッケージの構成を示す断面図である。
【図２】図２は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す断面図である。
【図３】図３は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す平面図である。
【図４】図４は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す平面図である。
【図５】図５は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す断面図である。
【図６】図６は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す断面図である。
【図７】図７は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す断面図である。
【図８】図８は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す断面図である。
【図９】図９は、金属筐体９０１を用いた封止パッケージの構成を示す断面図である。
【図１０】図１０は、ウェハレベル気密封止パッケージの構成を示す断面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について図を参照して説明する。まず、図１を用いて本発明の実施の形態におけるパッケージについて説明する。図１は、本発明の実施の形態におけるパッケージの構成を示す断面図である。図１では、１つのパッケージの部分を示している。
【００２４】
このパッケージは、まず、化合物半導体からなる素子基板１０１と、素子基板１０１の上に形成された素子１０２と、素子１０２を囲って素子基板１０１の上に固定されて上面に第１接合面１０３ａを備える第１金属封止枠１０３とを備える。また、キャップ基板１０４と、第１金属封止枠１０３と同じ平面形状で上面に第２接合面１０５ａを備えてキャップ基板１０４の上に固定され、第１接合面１０３ａに第２接合面１０５ａが接合された第２金属封止枠１０５を備える。ここで、第１金属封止枠１０３および第２金属封止枠１０５は、同じ金属から構成されている。
【００２５】
また、このパッケージは、素子基板１０１の裏面側より素子基板１０１を貫通して素子１０２に接続する貫通電極１０６、および貫通電極１０６に接続して素子基板１０１の裏面に配置された基板裏面配線１０７を備える。
【００２６】
次に、本発明の実施の形態におけるパッケージの製造方法について、図２〜図８を用いて説明する。図２〜図８は、本発明の実施の形態におけるパッケージの製造方法を説明する各工程における状態を示す構成図である。図３，図４は平面を示し、図２，図５〜図８は断面を示している。
【００２７】
まず、図２に示すように、ＩｎＰやＧａＡｓなどの化合物半導体からなる半導体ウエハ１１１の上に素子１０２を形成する。素子１０２は、デジタル回路，アナログ回路，マイクロ波回路などの能動回路やキャパシタ，抵抗，インダクタからなる受動素子などの機能回路を備えている。
【００２８】
加えて、上面に第１接合面１０３ａを備える第１金属封止枠１０３を、素子１０２を囲った状態で半導体ウエハ１１１の上に固定する。例えば、上述したような素子１０２を作製する工程で、素子１０２で用いられている配線層の一部を利用することで、第１金属封止枠１０３が作製できる。この場合、第１金属封止枠１０３は、素子１０２の配線などを構成している金属と同じ材料で構成されたものとなる。
【００２９】
例えば、素子１０２では、配線をＡｕから構成している場合、配線層と同様に厚膜状態で形成可能な電解めっき法により厚さ１〜５μｍのＡｕパターンを形成することで、第１金属封止枠１０３とすればよい。なお、第１金属封止枠１０３は、枠の幅が広いほど、気密性や機械強度の観点では望ましい。一方で、封止枠で専有する面積が増大すると、素子１０２によるチップサイズが増大し、１枚の半導体ウエハに同時に形成できるチップ数が減少することになる。また、接合時に接触する面積が増えるため接合に必要な荷重が増加することにもなる。これらのことを踏まえ、封止枠の幅は１０〜１００μｍ程度とすることが望ましい。
【００３０】
上述したように、半導体ウエハ１１１を構成する一方で、第１金属封止枠１０３と同じ平面形状で上面に第２接合面１０５ａを備える第２金属封止枠１０５をキャップ基板１０４の上に固定する。キャップ基板１０４は、半導体ウエハ１１１と同じ径の円形とし、また、シリコンやガラスなどから構成すればよい。また、第２接合面１０５ａを凹凸形状にする。
【００３１】
用意したキャップ基板１０４を、アセトン，エタノールで有機洗浄した後に、真空蒸着方，スパッタリング法，またはめっき法などにより第２金属封止枠１０５を形成する。例えば、真空蒸着法またはスパッタリング法などによりシード層となる金属を薄く堆積し、この後、公知のフォトリソグラフィ技術により、第２金属封止枠１０５を形成する箇所に開口部を有するレジストマスクパターンを形成する。次いで、電解めっき法などにより、レジストマスクパターン開口部において露出しているシード層に選択的に金属（Ａｕ）をめっき成長させる。次いで、レジストマスクパターンを除去した後、めっきで形成した金属パターンをマスクとしてシード層を選択的に除去すれば、第２金属封止枠１０５が形成できる。なお、シード層は除去しなくてもよい。
【００３２】
ここで、第１金属封止枠１０３と第２金属封止枠１０５とは、同じ金属から構成することが重要である。これらを異なる金属から構成すると、経時的に接合界面において金属拡散が生じ、金属化合物が成長することによる機械強度の劣化、および金属間での拡散速度の差異に起因したボイドなどが生じ気密性が劣化する恐れがあるためである。なお、接合封止工程で、素子１０２がキャップ基板１０４に接触して損傷することを防ぐため、第１金属封止枠１０３と第２金属封止枠１０５との合計の高さが、素子１０２の厚さより大きい値となっていることが必要である。
【００３３】
また、例えば、半導体ウエハ１１１は、図３に示すように、円形であり、半導体ウエハ１１１の上に、複数の素子１０２が形成され、各々の素子１０２の外周部に、第１金属封止枠１０３が形成されている。また、ギャップ基板１０４は、図４に示すように、半導体ウエハ１１１と同形の円形ウエハであり、半導体ウエハ１１１における素子１０２のチップレイアウトと同じレイアウトで、複数の第２金属封止枠１０５が配置されている。
【００３４】
また、第２金属封止枠１０５の第２接合面１０５ａには、サブミクロンサイズの凹凸形状を形成する。例えば、金属粒子を含む有機溶剤を第２接合面１０５ａに塗布し、仮焼成した後に、ナノインプリント法を用いて凹凸形状に加工しておいたモールド材を押し当てることで、第２接合面１０５ａを凹凸形状にすることができる。また、第２接合面１０５ａに、リソグラフィ工程で数百ナノメートルサイズの凹凸パターンを有するレジストマスクパターンを形成した後、これをマスクとしてプラズマエッチングを行い、第２接合面１０５ａを部分的にエッチングすることで凹凸構造を形成してもよい。
【００３５】
この凹凸構造とすることで、後述するように、第１接合面１０３ａと第２接合面１０５ａとの接合により、良好な気密封止をウェハレベルで一括して形成できる。ここで、簡単に説明すると、この接合においては、表面活性化接合を用い、パッケージの組み立てにおけるプロセス温度を低く抑え、機能回路を有する素子１０２が形成されている半導体ウエハ１１１とキャップ基板１０４とを接合する。
【００３６】
また、第２接合面１０５ａを凹凸構造とすることで、上記接合における加重を低減し、半導体ウエハ１１１の破損を抑制する。この凹凸構造は、上述したように公知のリソグラフィおよびドライエッチングにより形成してもよく、またナノインプリンティング法を用いて形成してもよい。このように、接合面凹凸に構造を設けた封止枠構と表面活性化接合を用いることで、化合物半導体による素子１０２の機能を損なわずに、ウェハレベルで気密封止するパッケージを実現している。
【００３７】
以下、より詳細に説明する。上述したように、素子１０２および第１金属封止枠１０３を形成した半導体ウエハ１１１、および第２金属封止枠１０５を形成したキャップ基板１０４を用意したら、第１金属封止枠１０３の第１接合面１０３ａと第２金属封止枠１０５の第２接合面１０５ａとを表面活性化接合により接合し、図５に示すように、一体構造とする。
【００３８】
表面活性化接合は、超高真空中においてアルゴンプラズマやイオンビームを接合対象の基板表面に照射し、基板表面に付着している酸素や水分等の不純物を取り除いて清浄化し、浄化した２つの基板の表面同士を接合する技術である。表面活性化接合では、基板の接合面における不純物を取り除くと同時に、接合面を接合しやすい活性な状態にするため、拡散接合に比べて、低温・低加圧条件で強度の高い接合状態を得ることが可能である。
【００３９】
まず、第１金属封止枠１０３を形成した半導体ウエハ１１１、および第２金属封止枠１０５を形成したキャップ基板１０４を、真空チャンバー内に搬入して真空チャンバー内を密閉状態とし、真空排気機構を動作させて真空排気チャンバー内を１０-6Ｐａ台に減圧排気する。次いで、真空排気状態とされている真空チャンバー内で、第１接合面１０３ａおよび第２接合面１０５ａにＡｒビームを照射する。
【００４０】
Ａｒ原子が、各接合面に衝突することで、各接合面に付着していた水分や酸素といった不純物を取り除き、化学的に活性な金属面を形成する。なお、Ａｒビームは、半導体ウエハ１１１およびキャップ基板１０４の全域に照射される。ここで、Ａｒビームによる表面活性化は、長時間行うと封止枠自体がエッチングされてしまうため、照射時間は４００秒程とする。
【００４１】
以上のように表面活性化を行った後、チャンバー内に不活性ガスを導入して充填し、チャンバー内を大気圧状態とする。次いで、第１接合面１０３ａと第２接合面１０５ａとが突き合うように位置合わせを行い、第１接合面１０３ａと第２接合面１０５ａとを突き合わせ、両者を１５０℃程度に加熱し、また、加圧する。これにより、第１接合面１０３ａと第２接合面１０５ａとを接合する。この接合において、第２接合面１０５ａに形成されている凹凸は塑性変形し、第１接合面１０３ａと第２接合面１０５ａとが直接接合した状態となり、図５に示すように、第１金属封止枠１０３と第２金属封止枠１０５とが一体となる。
【００４２】
この接合では、第２接合面１０５ａに形成されていた凹凸部が塑性変形するため、面内の凹凸高さがばらついていても信頼性の高い封止が実現できる。また、接合時の加重は、第２接合面１０５ａに形成されている小さな凸部に集中するため、平坦な封止金属枠を用いた場合よりもさらに加重を減らすことができ、半導体ウエハ１１１の破損が抑制できる。
【００４３】
また、不活性ガスの雰囲気で封止を行うため、パッケージ内部にも不活性ガスが充填された状態となる。この状態であれば、パッケージを大気圧下に配置しても、半導体ウエハ１１１に圧力が加わることがない。これに対し、真空排気雰囲気で封止を行うと、パッケージ内部が減圧状態となり、大気下では、半導体ウエハ１１１に外圧が加わることになり、基板が歪む原因となり、後述する基板の薄層化などにおいて破損しやすいものとなる。
【００４４】
以上のように接合した後、図６に示すように、半導体ウエハ１１１を薄層化して、図６に示すように、素子基板１０１を形成する。例えば、機械研磨により１００μｍ程度に薄層化する。
【００４５】
次に、図７に示すように素子基板１０１の裏面側より素子基板１０１を貫通して素子１０２に到達する貫通孔１１６を形成する。例えば、公知のフォトリソグラフィおよびプラズマエッチングにより、貫通孔１１６を形成すればよい。素子基板１０１は、薄層化されているので、より短時間で貫通孔１１６が形成できる。
【００４６】
次に、貫通孔１１６に金属材料を充填することなどにより、図８に示すように、素子基板１０１の裏面側より素子基板１０１を貫通して素子１０２に接続する貫通電極１０６を形成する。また、半導体ウエハ１１１の裏面に貫通電極１０６に接続する基板裏面配線１０７を形成する。これらは、例えば、電解めっき法により選択的に金属膜を堆積することで形成すればよい。前述したように、素子基板１０１は、薄層化されているので、貫通電極１０６を短くすることができ、高周波信号の損失が低減できる。
【００４７】
ところで、上述した貫通電極および基板裏面配線の形成を、封止する前に行う方法も考えられる。この場合、キャップ基板とは異なる支持基板を素子基板に接着剤等により貼り合わせてから素子基板薄層化研磨を行い、貫通電極などを形成した後、キャップ基板との封止実装前に支持基板を剥離する工程が別途必要となる。これは、貫通電極を形成するために素子基板を１００μｍ程度に薄層化すると、機械強度が著しく低下し、基板の取り扱いが困難になるためである。さらに、薄層化された極めて強度が低い状態の素子基板とキャップ基板に荷重をかけて接合するため、基板が破損する危険性も高くなる。
【００４８】
これに対し、前述した製造方法によれば、接合してから貫通電極などを形成しているため、キャップ基板が機械強度の低下した素子基板を支持する役目も果たし、薄層化した素子基板の破損を抑制することができる。
【００４９】
以上に説明したように、本発明によれば、一方の接合面に凹凸を形成した２つの封止枠を表面活性化接合により接合するようにしたので、化合物半導体素子を劣化させることなく、かつ、チップレベルまで小型化が可能な状態で、化合物半導体素子の気密封止ができるようになる。
【００５０】
まず、表面活性化接合を用いるようにしたので、封止実装工程の低温化が図れる。素子基板に設けた第１金属封止枠とキャップ基板に設けた第２金属封止枠とを表面活性化接合法により接合することで、従来、気密封止パッケージの封止枠部の接合強度および気密性を満足するために４００℃以上必要であった実装プロセス温度を１５０℃程度と低く抑えることができる。これにより、化合物半導体の機能素子の電気特性を損なうこと無く実装することが可能となる。また、接合時の基板温度を低くすることで、半導体素子基板と封止枠金属間、あるいは半導体素子基板とキャップ基板間の熱膨張歪を小さくできるため、信頼性の高い封止接合を実現することができる。
【００５１】
次に、第２金属封止枠の第２接合面に凹凸形状を形成したので、封止実装工程の加重が低減できる。封止接合工程で凹凸部に加重が集中し容易に塑性変形するため、凹凸部を設けない平坦な封止枠を用いた場合よりも低加重で効果的な接合ができる。これにより、強度が低い化合物半導体の破損を防止することができる。ここで、凹凸は、第１金属封止枠の第１接合面に形成してもよい。ただし、第１金属封止枠は、素子の周囲に配置されるため、凹凸形成時のプロセスで、素子に対して影響を及ぼす場合も発生する。このような影響を防ぐ観点から、凹凸は、第２金属封止枠の第２接合面に形成した方がよい。
【００５２】
また、半導体素子（チップ）を囲む封止部を半導体素子基板およびキャップ基板に設け、双方の封止枠構造同士を接合させるだけで、気密封止を実現しているので、金属筐体やセラミック筐体による気密封止構造を別途作製する必要がなく、半導体回路素子チップサイズの大きさで気密封止を実現することが可能である。また、半導体素子の気密封止に金属筐体やセラミック筐体を用いないため、低コスト化が図れる。
【００５３】
また、本発明によれば、半導体素子基板とキャップ基板を素子分離せずにウェハの状態で一括接合して封止できるため、従来の半導体素子を１つずつ金属筐体やセラミック筐体中に封止実装した場合と比べて実装にかかる時間を短縮することができる。
【００５４】
また、本発明によれば、封止枠の凹凸が、封止基板あるいは機能素子が形成された基板に生じている反りや封止金属の高さの面内ばらつきによる未接合領域の発生を抑制する。これは、特にウェハレベルパッケージのような大面積での封止工程の接合信頼性を向上させる。接合封止枠に低温共晶材を用いる場合、接合によって生じる金属化合物が生成する。一般的に金属化合物は機械的に脆く、また金属拡散反応により組成が経時的に変化するため接合強度の長期的な信頼性に問題が生じる危険性がある。
【００５５】
一方で、本発明によれば、接合封止枠を単一金属のみで構成できることから先に述べた問題を抑制することが可能となる。なお、金属封止枠は、接合面に形成されている凹凸が、接合時の圧力で塑性変形し、接合面同士が密着して直接接合した状態になることが重要である。従って、金属封止枠は、Ｃｕ，Ａｕ，Ｐｔなどの延性を有する金属材料から構成することが重要である。また、Ａｕなどから金属封止枠を構成することで、高い耐腐食性が得られ、パッケージの信頼性を向上させることができる。
【００５６】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【００５７】
１０１…素子基板、１０２…素子、１０３…第１金属封止枠、１０３ａ…第１接合面、１０４…キャップ基板、１０５…第２金属封止枠、１０５ａ…第２接合面、１０６…貫通電極、１０７…基板裏面配線。
【図１】
2014022699.tif 000003
【図２】
2014022699.tif 000004
【図５】
2014022699.tif 000005
【図６】
2014022699.tif 000006
【図７】
2014022699.tif 000007
【図８】
2014022699.tif 000008
【図９】
2014022699.tif 000009
【図１０】
2014022699.tif 000010
【図３】
2014022699.tif 000011
【図４】
2014022699.tif 000012