(57)【要約】【課題】酸化物をチャネル及びゲート絶縁層に適用した薄膜トランジスタの高性能化と該薄膜トランジスタの製造プロセスの簡素化を実現する。【解決手段】本発明の１つの薄膜トランジスタ１００は、ゲート電極２０とチャネル４４との間に、シリコン酸化物（不可避不純物を含み得る）を含むゲート絶縁層３４を備える。加えて、薄膜トランジスタ１００のチャネル４４は、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、インジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含むチャネル用酸化物（不可避不純物を含み得る）である。【選択図】図９
2014022549.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極とチャネルとの間に、シリコン酸化物（不可避不純物を含み得る）を含むゲート絶縁層を備え、
前記チャネルは、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含むチャネル用酸化物（不可避不純物を含み得る）である、
薄膜トランジスタ。
【請求項２】
前記ゲート絶縁層が、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる多元系酸化物（不可避不純物を含み得る）の層と、前記シリコン酸化物の層との積層構造からなる、
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記チャネル用酸化物が、アモルファス相である、
請求項１又は請求項２に記載の薄膜トランジスタ。
【請求項４】
前記シリコン酸化物の層の厚みを１としたときに、前記多元系酸化物の層の厚みが、０．１以上２以下である、
請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記シリコン酸化物が、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とする前駆体溶液を出発材とする、
請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記積層構造である前記ゲート絶縁層の比誘電率が、４．２以上８．４以下である、
請求項２に記載の薄膜トランジスタ。
【請求項７】
前記チャネルが、前記多元系酸化物であって、かつ、
Ｘ線光電子分光法（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析における、前記チャネルに含まれる酸素原子の総数を１としたときの、５３１ｅＶ以上５３２ｅＶ以下の範囲内のピークに起因する酸素原子の数が、０．１９以上０．２１以下である、
請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ。
【請求項８】
ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を、水蒸気含有雰囲気中において加熱することにより、シリコン酸化物（不可避不純物を含み得る）を含むゲート絶縁層を形成するゲート絶縁層形成工程を、
前記ゲート電極層の形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネルの形成工程との間に含み、
前記チャネルの形成工程が、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び前記インジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層を、酸素含有雰囲気中において加熱することにより、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含むチャネル用酸化物（不可避不純物を含み得る）を形成する工程である、
薄膜トランジスタの製造方法。
【請求項９】
前記ゲート絶縁層用前駆体溶液を第１ゲート絶縁層用前駆体溶液とし、前記ゲート絶縁層用前駆体層を第１ゲート絶縁層用前駆体層としたときに、
前記ゲート絶縁層形成工程が、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする第２ゲート絶縁層用前駆体溶液を出発材とする第２ゲート絶縁層用前駆体層を、酸素含有雰囲気中において加熱することにより、ランタン（Ｌａ）ジルコニウム（Ｚｒ）とを含む多元系酸化物（不可避不純物を含み得る）の層を、前記シリコン酸化物の層と積層構造になるように形成する工程である、
請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記チャネル用酸化物が、アモルファス相である、
請求項８又は請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記シリコン酸化物の層の厚みを１としたときに、前記多元系酸化物の層の厚みが、０．１以上２以下である、
請求項８乃至請求項１０のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記ゲート絶縁層形成工程において、
前記ゲート絶縁層を形成する前に、前記ゲート絶縁層用前駆体層を、水蒸気含有雰囲気中において、１００以上２５０℃未満で加熱した状態で型押し加工を施すことにより、前記ゲート絶縁層用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
請求項８に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記ゲート絶縁層形成工程において、
前記ゲート絶縁層を形成する前に、前記積層構造を、水蒸気を含む酸素含有雰囲気中において、１００以上２５０℃未満で加熱した状態で型押し加工を施すことにより、前記ゲート絶縁層用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
請求項９に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記チャネルの形成工程において、
前記チャネルを形成する前に、前記チャネル用前駆体層を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記チャネル用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
請求項８乃至請求項１３のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
従来から、低い駆動電圧で高速にスイッチングすることを目的として、ゲート絶縁層として強誘電体材料（例えば、ＢＬＴ（Ｂｉ４−ＸＬａＸＴｉ３Ｏ１２）、ＰＺＴ（Ｐｂ（ＺｒＸ，Ｔｉ１−Ｘ）Ｏ３））を採用した薄膜トランジスタが開示されている。一方、キャリア濃度を高くすることを目的として、酸化物導電性材料（例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、あるいはＬＳＣＯ（ＬａＸＳｒ１−ＸＣｕＯ４））をチャネルとして採用した薄膜トランジスタも開示されている（特許文献１）。
【０００３】
ここで、上述の薄膜トランジスタの製造方法について見てみると、まず、ゲート電極としてＴｉ及びＰｔの積層膜が、電子ビーム蒸着法により形成されている。そのゲート電極上に、ゾルゲル法によって上述のＢＬＴ又はＰＺＴからなるゲート絶縁層が形成される。さらに、そのゲート絶縁層上には、ＲＦスパッタ法により、ＩＴＯからなるチャネルが形成される。続いて、そのチャネル上にＴｉ及びＰｔが電子ビーム蒸着法によって形成されることにより、ソース電極とドレイン電極とが形成される。その後、ＲＩＥ法及びウェットエッチング法（ＨＦとＨＣｌと混合溶液）により、素子領域が他の素子領域から分離されることになる（特許文献１）。本願発明者らも、薄膜トランジスタとしての機能を適切に発揮させる酸化物の選定と組み合わせについて検討を行ってきた（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１１０２９号公報
【特許文献２】ＷＯ２０１１／１３８９５８
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の薄膜トランジスタでは、ゲート絶縁層又はチャネルが多元系酸化物によって形成された例は幾つか存在するが、薄膜トランジスタとしての高い特性を実現する材料及びそのための適切な製造方法の選定は、未だ道半ばである。また、ゲート絶縁層及び／又はチャネルのそれぞれの高性能化に加えて、それらを積み重ねたときの全体としての性能向上を図ることも、薄膜トランジスタの高性能化のために解決すべき技術課題の１つである。
【０００６】
また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、薄膜トランジスタを製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
【０００７】
本発明は、上述の諸問題の少なくとも１つを解決することにより、酸化物を少なくともチャネル及びゲート絶縁層に適用した薄膜トランジスタの高性能化、又はそのような薄膜トランジスタの製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた薄膜トランジスタの提供に大きく貢献するものである。
【課題を解決するための手段】
【０００８】
本願発明者らは、数多く存在する酸化物の中から、特に、ゲート絶縁層及び／又はチャネルとしての機能を適切に発揮させる酸化物の選定と組み合わせについて鋭意研究と分析を重ねた。その結果、幾つかの興味深い知見が得られた。
【０００９】
具体的には、チャネルにおける酸素の過度の酸素欠損を抑制することが薄膜トランジスタの各種の特性向上に大きく寄与することである。具体的には、チャネルとしてインジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物を採用する場合、酸素の欠損状態が生成され易いため、チャネルとしての機能を発揮しづらい状態にあることが明らかとなった。そこで、試行錯誤を繰り返した結果、本願発明者らは、ある新たな元素を導入することが、酸素の欠損を抑制するとともに、酸素の適度な欠損状態の形成に寄与し得ることを知見した。さらに分析と検討を進めることにより、その新たな元素は、その元素を加えない場合と比較してアモルファス化を進めることにも寄与し得ることが知見された。
【００１０】
また、ゲート絶縁層は、上述のチャネルとの適合性に加えて、その誘電率を制御することが高性能な薄膜トランジスタを実現することになる。従って、発明者らは、単層のゲート絶縁層に加えて、複数の層が積層されたゲート絶縁層についてもその適用性について分析と検討を重ねた結果、上述のチャネルに適合する有用な絶縁層を見出すことに成功した。
【００１１】
上述のいずれの知見も、本願発明者らによる多くの試行錯誤と詳細な分析の結果であり、ある特定の単層又は積層の酸化物層のゲート絶縁層と良好な界面を形成するチャネル材料を組み合わせることによって、高性能の薄膜トランジスタを実現することが可能となった。加えて、本願発明者らは、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易なプロセスによって、それらの酸化物を製造することができることを知見した。本発明は上述の各視点に基づいて創出された。
【００１２】
本発明の１つの薄膜トランジスタは、ゲート電極とチャネルとの間に、シリコン酸化物（不可避不純物を含み得る）を含むゲート絶縁層を備えている。加えて、この薄膜トランジスタは、前述のチャネルが、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、そのインジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含むチャネル用酸化物（不可避不純物を含み得る）である。
【００１３】
この薄膜トランジスタによれば、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になるため、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減又はＯＮ／ＯＦＦ比））を格段に向上させることができる。また、この薄膜トランジスタによれば、所定量のジルコニウム（Ｚｒ）を含有させることにより、アモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、結晶化温度の高い安定なアモルファス相の形成が可能となるため、ゲート絶縁層との良好な界面が形成され得る。さらに、アモルファス相を比較的容易に形成することが可能となるため、層としての酸化物の成型性の改善（例えば、型押し加工の容易化及び／又は型押し加工による成型後の精度の向上）を実現することができる。
【００１４】
また、本発明の１つの薄膜トランジスタの製造方法は、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を、水蒸気含有雰囲気中において加熱することにより、シリコン酸化物（不可避不純物を含み得る）を含むゲート絶縁層を形成するゲート絶縁層形成工程を、そのゲート電極層の形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネルの形成工程との間に含んでいる。加えて、この薄膜トランジスタの製造方法においては、前述のチャネルの形成工程が、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びそのインジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層を、酸素含有雰囲気中において加熱することにより、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、前述のインジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含むチャネル用酸化物（不可避不純物を含み得る）を形成する工程である。
【００１５】
この薄膜トランジスタの製造方法によれば、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になるため、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減又はＯＮ／ＯＦＦ比）が優れた薄膜トランジスタを製造することができる。加えて、この薄膜トランジスタの製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によってゲート絶縁層及びチャネルが形成され得る。加えて、大面積化も容易である。従って、この薄膜トランジスタの製造方法によれば、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。さらに、この薄膜トランジスタの製造方法によれば、所定量のジルコニウム（Ｚｒ）を含有させることにより、アモルファス相を比較的容易に形成することが可能となるため、高い平坦性を有する酸化物の層を有する薄膜トランジスタを製造することができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層との良好な界面が形成され得る。さらに、アモルファス相を比較的容易に形成することが可能となるため、層としての酸化物の成型性の改善（例えば、型押し加工の容易化及び／又は型押し加工による成型後の精度の向上）を実現することができる。
【００１６】
また、本発明のもう１つの薄膜トランジスタの製造方法は、上述の薄膜トランジスタの製造方法に加えて、さらに上述のゲート絶縁層用前駆体溶液を第１ゲート絶縁層用前駆体溶液とし、上述のゲート絶縁層用前駆体層を第１ゲート絶縁層用前駆体層としたときに、上述のゲート絶縁層形成工程が、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする第２ゲート絶縁層用前駆体溶液を出発材とする第２ゲート絶縁層用前駆体層を、酸素含有雰囲気中において加熱することにより、ランタン（Ｌａ）ジルコニウム（Ｚｒ）とを含む多元系酸化物（不可避不純物を含み得る）の層を、前記シリコン酸化物の層と積層構造になるように形成する工程である。
【００１７】
この薄膜トランジスタの製造方法によれば、上述の多元系酸化物の層と上述のシリコン酸化物の層との積層構造によってゲート絶縁層を形成しているため、比較的高い比誘電率を有する前述の多元系酸化物が、比較的低い比誘電率を有するポリシラザンから形成されたシリコン酸化物層の存在によって、ゲート絶縁層全体として適切な比誘電率を有することができる。なお、発明者らのこれまでの研究と分析によれば、上述のインジウム（Ｉｎ）と亜鉛（Ｚｎ）とジルコニウム（Ｚｒ）とを含む酸化物であるチャネルに含まれるジルコニウム（Ｚｒ）のゲート絶縁層中への拡散が、ゲート絶縁層内のいわゆるトラップ順位を形成する可能性があるため、チャネルに接する側には前述の多元系酸化物が配置されることが好ましいという知見も得られた。
【００１８】
ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
【発明の効果】
【００１９】
本発明の１つの薄膜トランジスタによれば、ゲート絶縁層及びチャネルをいずれも酸化物によって形成した高性能の薄膜トランジスタが実現される。また、本発明の１つの薄膜トランジスタの製造方法によれば、比較的簡素な処理によって酸化物が形成されるため、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図２】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図３】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図４】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図５】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図６】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図７】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図８】本発明の第１の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図９】本発明の第１の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。
【図１０】本発明の第１の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。
【図１１】本発明の第１の実施形態におけるチャネルと厚みのみが異なるチャネル用酸化物に含まれる酸素原子のＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析結果を示すグラフである。
【図１２】参照用測定対象としての酸化物に含まれる酸素原子のＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析結果を示すグラフである。
【図１３】本発明の第１の実施形態におけるチャネルと厚みのみが異なるチャネル用酸化物、及び参照用測定対象としての酸化物の表面のＡＦＭ像と表面粗さを示す図である。
【図１４】本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図１５】本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図１６】本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図１７】本発明の第２の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図１８】本発明の第２の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。
【図１９】本発明の第２の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示す
【図２０】本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図２１】本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図２２】本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図２３】本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図２４】本発明の第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。
【図２５】本発明の第３の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。
【発明を実施するための形態】
【００２１】
本発明の実施形態である薄膜トランジスタ及びその製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
【００２２】
＜第１の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１乃至図８は、それぞれ、薄膜トランジスタ１００の製造方法の一過程を示す断面模式図である。また、図９は、本実施形態における薄膜トランジスタ１００の製造方法の一過程及び全体構成を示す断面模式図である。図９に示すように、本実施形態における薄膜トランジスタ１００においては、基板１０上に、下層から、ゲート電極２０、ゲート絶縁層３４、チャネル４４、ソース電極５８及びドレイン電極５６の順序で積層されている。
【００２３】
薄膜トランジスタ１００は、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。従って、当業者であれば、通常の技術常識を以って本実施形態の説明を参照することにより、工程の順序を変更することにより、トップゲート構造を形成することができる。また、本出願における温度の表示は、基板と接触するヒーターの加熱面の表面温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
【００２４】
基板１０には、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板。以下、単に「基板」ともいう）、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等）、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む、種々の絶縁性基材が適用できる。
【００２５】
ゲート電極２０の材料には、例えば、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、又はその合金等の金属材料、ルテニウム酸化物を含む導電性の金属酸化物、あるいはｐ＋−シリコン層やｎ＋−シリコン層が適用できる。
【００２６】
本実施形態における薄膜トランジスタ１００においては、ゲート絶縁層３４が、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とするゲート絶縁層用前駆体溶液を出発材とするシリコン酸化物（但し、不可避不純物を含み得る。以下、この材料の酸化物に限らず他の材料の酸化物についても同じ。）である。
【００２７】
本実施形態のゲート絶縁層３４の厚みは５０ｎｍ以上３００ｎｍ以下が好ましい。ゲート絶縁層３４の厚みの上限は特に制限はないが、例えば、３００ｎｍを超えると、チャネルの界面特性に影響を及ぼす可能性があるため好ましくない。一方、その厚みが５０ｎｍ未満になることは、リーク電流増加や膜の基板への被覆性劣化などの観点から好ましくない。なお、本実施形態のゲート絶縁層３４を用いるデバイスの種類によっては、５０ｎｍ未満の厚みであっても適用され得るため、その下限値についても特に限定されない。
【００２８】
また、ゲート絶縁層３４の比誘電率は、３以上１００以下が好ましい。ゲート絶縁層３４の比誘電率が１００を超えると、時定数が大きくなるため、トランジスタの高速動作を妨げる要因になる一方、比誘電率が３未満になれば、ゲート絶縁膜による誘起電荷量が低減してデバイス特性が劣化する可能性があるため好ましくない。なお、前述の観点から言えば、比誘電率が３以上１０以下であることがさらに好ましい。
【００２９】
本実施形態のチャネル４４は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）を含むチャネル用酸化物からなる。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含む。後述するように、チャネル４４における、インジウム（Ｉｎ）を１としたときのジルコニウム（Ｚｒ）の原子数比が０．０４６以上０．３７５以下の原子数比である薄膜トランジスタは、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になる。その結果、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減又はＯＮ／ＯＦＦ比）を格段に向上させることができる。なお、本願発明者らのさらなる研究と分析によれば、チャネル４４におけるインジウム（Ｉｎ）を１としたときに０．０３以上０．０７以下の原子数比となるジルコニウム（Ｚｒ）を含むときに、最もヒステリシスが低減されることが知見された。
【００３０】
また、本実施形態のチャネル用酸化物は、アモルファス相であることから、チャネル４４に接するゲート絶縁層３４との良好な界面状態が得られると考えられる。その結果、良好な電気特性を備えた薄膜トランジスタが形成され得る。なお、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）を含むチャネル用酸化物からなるチャネル４４は、ＺＩＺＯ層とも呼ばれる。
【００３１】
また、チャネル４４の厚みが、５ｎｍ以上８０ｎｍ以下である、チャネル４４の厚みが５ｎｍ以上８０ｎｍ以下である薄膜トランジスタは、確度高くゲート絶縁層３４等を覆う観点、及びチャネルの導電性の変調を容易にする観点から好適な一態様である。
【００３２】
また、本実施形態のソース電極５８及びドレイン電極５６は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる。
【００３３】
２．薄膜トランジスタ１００の製造方法
（１）ゲート電極の形成
まず、図１に示すように、ゲート電極２０が、公知のスパッタリング法やＣＶＤ法により基材であるＳｉＯ２／Ｓｉ基板（以下、単に「基板」ともいう）１０上に形成される。
【００３４】
（２）ゲート絶縁層の形成
次に、図２に示すように、ゲート電極２０上に、公知のスピンコーティング法により、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を形成する。
【００３５】
より具体的には、本実施形態のポリシラザンは、反応溶媒（例えば、炭化水素類、エーテル類、アミド類、アミン類、エステル類）内に、ジクロロシラン、トリクロロシラン、及びアンモニアを導入し、それらを触媒存在下で反応させることによって合成することができる。
【００３６】
その後、溶質である本実施形態のポリシラザンをキシレンに溶解させた、濃度が５重量％のゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を、上述のとおり、ゲート電極２０上に形成する。なお、最終的に十分なゲート絶縁層３４の厚み（例えば、約１２０ｎｍ）を得るために、本実施形態では、１度のスピンコーティング法によるゲート絶縁層用前駆体層３２の形成を行った。
【００３７】
その後、例えば、大気中で、所定時間（例えば、２時間）、２５０℃以上４５０℃以下で加熱する焼成工程が行われる。なお、本実施形態においては、「大気中」には水蒸気が含まれる。また、この焼成により、ポリシラザンが水蒸気による加水分解反応を経て、該ポリシラザンのＳｉ−Ｎ結合の一部又は全てＳｉ−Ｏ結合を形成することができるため、シリコン酸化膜に転換されることになる。
【００３８】
その結果、図３に示すように、ゲート電極２０上に、シリコン酸化物の層であるゲート絶縁層３４が形成される。
【００３９】
ところで、本実施形態におけるゲート絶縁層３４は、ポリシラザンを溶質とするゲート絶縁層用前駆体溶液を焼成することによって形成されている。本出願では、前述のように、前駆体溶液を出発材とし、それを焼成することによってゲート絶縁層３４やその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。
【００４０】
（３）チャネルの形成
図４に示すように、ゲート絶縁層３４上に、公知のスピンコーティング法により、チャネル用前駆体層４２を形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び前記インジウム（Ｉｎ）を１としたときに０．０４６以上０．３７５以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層４２が形成される。
【００４１】
その後、予備焼成として、チャネル用前駆体層４２を所定時間、８０℃以上２５０℃以下の範囲で加熱する。なお、上述の予備焼成は、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。
【００４２】
さらにその後、本焼成として、チャネル用前駆体層４２を、酸素雰囲気中（例えば１００体積％であるが、これに限定されない。以下の「酸素雰囲気」についても同じ。）、所定時間、３５０℃以上５５０℃以下の範囲で加熱することにより、図５に示すように、ゲート絶縁層３４上に、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物であるチャネル４４が形成される。
【００４３】
ここで、本実施形態におけるチャネル４４のためのインジウム（Ｉｎ）を含む前駆体の例は、インジウムアセチルアセトナートである。その他の例として、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、本実施形態におけるチャネル４４のための亜鉛（Ｚｎ）を含む前駆体の例は、塩化亜鉛である。その他の例として、硝酸亜鉛、酢酸亜鉛、又は各種の亜鉛アルコキシド（例えば、亜鉛イソプロポキシド、亜鉛ブトキシド、亜鉛エトキシド、亜鉛メトキシエトキシド）が採用され得る。また、本実施形態におけるチャネル４４のためのジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。
【００４４】
（４）ソース電極及びドレイン電極の形成
さらにその後、図６に示すように、チャネル４４上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、チャネル４４及びレジスト膜９０上に、公知のスパッタリング法により、ＩＴＯ層５０を形成する。本実施形態のターゲット材は、例えば、５ｗｔ％酸化錫（ＳｎＯ２）を含有するＩＴＯであり、室温下において形成される。その後、レジスト膜９０が除去されると、図７に示すように、チャネル４４上に、ＩＴＯ層５０によるドレイン電極５６及びソース電極５８が形成される。
【００４５】
その後、ドレイン電極５６、ソース電極５８、及びチャネル４４上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、レジスト膜９０、ドレイン電極５６の一部、及びソース電極５８の一部をマスクとして、公知のアルゴン（Ａｒ）プラズマによるドライエッチング法を用いて、露出しているチャネル４４を除去する。その結果、パターニングされたチャネル４４が形成されることにより、薄膜トランジスタ１００が製造される。
【００４６】
３．薄膜トランジスタ１００の特性
次に、第１実施形態をより詳細に説明するために、実施例１を説明するが、本実施形態はこの例によって限定されるものではない。実施例１については、以下の方法によって、薄膜トランジスタ１００の特性が調べられた。
【００４７】
（実施例１）
実施例１においては、まず、基板１０の上にゲート電極２０として、ｐ＋−シリコン層を形成した。ｐ＋−シリコン層は、公知のＣＶＤ法により形成された。実施例１では、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）が形成されている。なお、基板１０がｐ＋−シリコン基板である場合は、この基板１０がゲート電極の役割を果たし得る。
【００４８】
次に、ゲート電極２０上に、公知のスピンコーティング法により、ポリシラザンを溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を形成する。その後、大気中で２時間、２５０℃以上４５０℃以下でゲート絶縁層用前駆体層３２を加熱することにより、ゲート電極２０上に、シリコン酸化物の層であるゲート絶縁層３４が形成される。なお、ゲート絶縁層３４の厚みは、２５０℃の場合は約１２１ｎｍであり、３５０℃の場合は約１１８ｎｍであり、４５０℃の場合は約１１５ｎｍであった。
【００４９】
その後、ゲート絶縁層３４上に、公知のスピンコーティング法により、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層４２を形成した。なお、チャネル用前駆体層４２のためのインジウム（Ｉｎ）を含む前駆体として、インジウムアセチルアセトナートを採用した。また、チャネル用前駆体層４２のための亜鉛（Ｚｎ）を含む前駆体として、亜鉛ブトキシドを採用した。また、ジルコニウム（Ｚｒ）を含む前駆体として、ジルコニウムブトキシドを採用した。
【００５０】
次に、予備焼成として、チャネル用前駆体層を約５分間、２５０℃に加熱する。その後、本焼成として、チャネル用前駆体層４２を、酸素雰囲気中、５００℃で約１０分間加熱することにより、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなるチャネル用酸化物層が形成された。実施例１のチャネル用酸化物層におけるインジウム（Ｉｎ）と亜鉛（Ｚｎ）とジルコニウム（Ｚｒ）との原子数比は、インジウム（Ｉｎ）を１としたときに亜鉛（Ｚｎ）が０．５であり、ジルコニウム（Ｚｒ）が０．０４６であった。また、チャネル用酸化物層の厚みは約２０ｎｍであった。その後、第１の実施形態のとおり、ソース電極５８及びドレイン電極５６が形成された。
【００５１】
（１）電流−電圧特性
図１０は、一例としての、ゲート絶縁層用前駆体層３２を４５０℃で加熱することによって形成されたゲート絶縁層３４を備える薄膜トランジスタ１００のＶｇ−Ｉｄ特性、及びオフ電流を示すグラフである。なお、図１０におけるＶＤ（１．５Ｖ）は、薄膜トランジスタ１００のソース電極５８とドレイン電極５６間に印加された電圧（Ｖ）である。また、表１は、薄膜トランジスタ１００における閾値（Ｖｔｈ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
【００５２】
【表１】
2014022549.tif 000003
【００５３】
図１０及び表１に示すように、第１の実施形態における薄膜トランジスタ１００のＶｇ−Ｉｄ特性を調べたところ、閾値（Ｖｔｈ）が２．６Ｖであり、電界効果移動度（μＦＥ）が１９．７ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、４．３×１０７であった。従って、薄膜トランジスタ１００は、それを構成するゲート絶縁層及びチャネルが、酸化物層であるとともに溶液法を採用することによって形成されているにもかかわらず、トランジスタとしての機能を十分に発揮し得ることが確認された。なお、この例においては、チャネル４４の本焼成の温度が５００℃であったが、発明者らの実験結果から、本焼成における加熱温度が、３５０℃以上５００℃以下であれば、薄膜トランジスタとして機能することが確認された。加えて、本焼成における加熱温度が、４００℃以上５００℃以下であれば、トランジスタの各電気特性の安定性が向上することも確認された。
【００５４】
（２）比誘電率
実施例１において、比誘電率は、東陽テクニカ社製、１２６０−ＳＹＳ型広帯域誘電率測定システムを用いた。その結果、ゲート絶縁層３４の酸化物の比誘電率を測定すると、概ね３以上６以下であった。
【００５５】
（３）ＸＲＤ分析による結晶構造解析
実施例１におけるチャネルについてＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置による分析を行った。その結果、特徴的なピークが観察されなかったため、チャネルを構成するチャネル用酸化物がアモルファス相であることが分かった。本実施例では、チャネル用酸化物がジルコニウム（Ｚｒ）を含有していることから、アモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層３４との良好な界面が形成され得る。
【００５６】
（４）ＸＰＳ測定装置による酸化物中の酸素原子の分析
実施例１におけるチャネルと厚みのみが異なるチャネル用酸化物に含まれる酸素原子についてＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定装置による酸化物中の酸素原子の分析を行った。具体的には、この分析対象は、約３０ｎｍ厚のインジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物である。従って、この酸化物は、実質的にチャネル用酸化物であるといえる。
【００５７】
図１１は、このインジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物に含まれる酸素原子のＸＰＳ分析結果を示すグラフである。また、図１２は、参照用測定対象としての酸化物に含まれる酸素原子のＸＰＳ分析結果を示すグラフである。なお、この参照用測定対象は、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）からなる（従って、ジルコニウム（Ｚｒ）を含まない）酸化物であって、材料の違いを除いては、第１の実施形態と同様の溶液法によって形成されたものである。また、図１１の（ａ１）及び図１２の（ａ２）は、金属−酸素結合に由来するピークであると考えられる。例えばＺＩＺＯ層の場合、図１１の（ａ１）及び図１２の（ａ２）のピークは、Ｏ２−とＺｒ又はＩｎ又はＺｎとの結合を示すピークであると考えられる。また、図１１の（ｃ１）及び図１２の（ｃ２）は、前述の酸化物中の表面におけるＨ２Ｏ、Ｏ２、又はＣＯ２に由来する弱い酸素結合に由来するピークであると考えられる。そして、図１１の（ｂ１）及び図１２の（ｂ２）は、５３１ｅＶ以上５３２ｅＶ以下（５３１ｅＶ近傍ともいう。）のピークであり、前述の酸化物中の酸素の欠損状況を反映する、又は酸化物中の酸素の欠損状態に由来すると考えられるピークである。
【００５８】
図１１及び図１２に示すように、ジルコニウム（Ｚｒ）を含有する酸化物は、それを含有しない酸化物よりも、５３１．９ｅＶ近傍のピークが小さくなっていることが分かる。
より具体的には、図１１に示す（ｂ１）においては、酸素原子の総数を１としたときの、５３１．９ｅＶ近傍のピークに起因する酸素原子数が、０．２００であった。また、図１２に示す（ｂ２）においては、酸素原子の総数を１としたときの、５３１．９ｅＶ近傍のピークに起因する酸素原子数が、０．２７７であった。
【００５９】
その後の発明者らの更なる分析により、その酸化物中のジルコニウム（Ｚｒ）の含有量を増加させるにしたがって、５３１．９ｅＶ近傍のピークが小さくなっていくことが知見された。従って、図１１に示す（ｂ１）のピークの状況を形成することにより、酸素の欠損が抑制されることになると考えられる。従って、図１１に示す（ｂ１）のピークの状況が、トランジスタを動作させる際の適切なキャリア濃度への調整と、ゲート絶縁膜との界面特性の向上に寄与すると考えられる。そして、特に、酸素原子の総数を１としたときの、上述の５３１ｅＶ以上５３２ｅＶ以下の範囲内のピークに起因する酸素原子の数が、０．１９以上０．２１以下であれば、過度の酸素欠損を抑制するため、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比）の向上に寄与することになる。
【００６０】
（５）ＡＦＭによる酸化物表面の観察及びその表面粗さの分析
さらに、実施例１におけるチャネルと厚みのみが異なるチャネル用酸化物のＡＦＭ（Ａｔｏｍｉｃ  ｆｏｒｃｅ  ｍｉｃｒｏｓｃｏｐｙ）像の観察とその表面粗さの分析を行った。図１３は、そのチャネル用酸化物、及び参照用測定対象としての酸化物の表面のＡＦＭ像と表面粗さを示す図である。
【００６１】
具体的には、ＸＰＳ分析結果の場合と同様に、約３０ｎｍ厚のインジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物（図１３の試料Ａ）が分析対象である。従って、この酸化物も、実質的にチャネル用酸化物であるといえる。また、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）からなる（従って、ジルコニウム（Ｚｒ）を含まない）酸化物であって、材料の違いを除いては、第１の実施形態と同様の溶液法によって形成されたもの（図１３の試料Ｂ）も参照用測定対象として分析した。
【００６２】
図１３に示すように、表面粗さの観点から言えば、ジルコニウム（Ｚｒ）を含有する酸化物は、それを含有しない酸化物よりも二乗平均平方根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）の値が小さいことが確認された。また、その後の発明者らの更なる分析により、その酸化物中のジルコニウム（Ｚｒ）の含有量を増加させるにしたがって、ＲＭＳの値が小さくなっていくことが知見された。従って、実施例１におけるチャネルは、ジルコニウム（Ｚｒ）を含有することにより平坦性を高められることが明らかとなった。この平坦性の高さは、特に、積層構造を有する薄膜トランジスタを形成するときの寸法精度の向上に寄与し得るとともに、チャネルとゲート絶縁膜との界面特性の向上につながる。
【００６３】
上述のとおり、本実施形態の薄膜トランジスタ１００は、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ１００の製造方法によれば、ゲート絶縁層及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
【００６４】
＜第２の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１４乃至図１８は、それぞれ、薄膜トランジスタ２００の製造方法の一部の一過程を示す断面模式図である。また、図１８は、本実施形態における薄膜トランジスタ２００の製造方法の一部の一過程及び全体構成を示す断面模式図である。図１８に示すように、本実施形態における薄膜トランジスタ２００においては、基板１０上に、下層から、ゲート電極２０、第１ゲート絶縁層２３４ａ、第２ゲート絶縁層２３４ｂ（なお、積層されたゲート絶縁層２３４）、チャネル４４、ソース電極５８及びドレイン電極５６の順序で積層されている。
【００６５】
本実施形態は、薄膜トランジスタ２００のゲート絶縁層２３４が、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる多元系酸化物（不可避不純物を含み得る）の層である第２ゲート絶縁層２３４ｂと、第１の実施形態で採用されたシリコン酸化物と同じシリコン酸化物からなる第１ゲート絶縁層２３４ａとを積層構造にしたものである点を除いて、第１の実施形態と同様である。従って、薄膜トランジスタ２００の構成については、第１の実施形態の薄膜トランジスタ１００と異なる構成とその製造方法についてのみ説明する。
【００６６】
図１４に示すように、本実施形態における薄膜トランジスタ２００は、ゲート絶縁層２３４として、第２ゲート絶縁層２３４ｂと第１ゲート絶縁層２３４ａとの積層構造を採用している。
【００６７】
本実施形態の薄膜トランジスタ２００の製造方法においては、まず、図１４に示すように、基板１０上のゲート電極２０上に第１の実施形態で採用されたシリコン酸化物と同じ第１ゲート絶縁層２３４ａが形成される。
【００６８】
その後、図１５に示すように、第１ゲート絶縁層２３４ａ上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする第２ゲート絶縁層用前駆体溶液を出発材とする第２ゲート絶縁層用前駆体層２３２ｂを形成する。
【００６９】
本実施形態における第２ゲート絶縁層用の多元系酸化物２３４ｂのためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第２ゲート絶縁層用の多元系酸化物２３４ｂのためのジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。
【００７０】
その後、予備焼成として、所定時間、８０℃以上２５０℃以下で加熱する。ところで、この予備焼成により、第２ゲート絶縁層用前駆体層２３２ｂ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現するから言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。また、この温度範囲は、他の材料における予備焼成の好ましい温度範囲でもある。
【００７１】
なお、この予備焼成は、酸素含有雰囲気で行われる。本実施形態では、最終的に十分なゲート絶縁層３４の厚み（例えば、約１２５ｎｍ）を得るために、前述のスピンコーティング法による第２ゲート絶縁層用前駆体層２３２ｂの形成と予備焼成を複数回繰り返す。さらにその後、本焼成として、第２ゲート絶縁層用前駆体層２３２ｂを、酸素雰囲気中、所定時間、３５０℃以上５５０℃以下加熱することにより、図１６に示すように、シリコン酸化物である第１ゲート絶縁層２３４ａ上に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物である第２ゲート絶縁層２３４ｂが形成される。なお、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とを含む酸化物からなる層は、ＬＺＯ層とも呼ばれる。
【００７２】
その後、第１の実施形態と同様に、第２ゲート絶縁層２３４ｂ上に公知のスピンコーティング法により、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層４２を形成した。その後、第１の実施形態と同様の予備焼成、及び本焼成を行われる。
【００７３】
さらにその後、第１の実施形態と同様に、チャネル４４上に、ＩＴＯ層５０によるドレイン電極５６及びソース電極５８が形成されることにより、第１ゲート絶縁層２３４ａと第２ゲート絶縁層２３４ｂとを積層構造にしたゲート絶縁層２３４を備えた、本実施形態の薄膜トランジスタ２００が製造される。
【００７４】
なお、本実施形態においては、第１ゲート絶縁層２３４ａの上に第２ゲート絶縁層２３４ｂが積層されたゲート絶縁層２３４が採用されているが、本実施形態は、この構造に限定されない。例えば、第２ゲート絶縁層２３４ｂの上に第１ゲート絶縁層２３４ａが積層されたゲート絶縁層が採用されることも、本実施形態の効果の少なくとも一部の効果が奏される点で他の好ましい一態様である。
【００７５】
ただし、チャネル４４に含まれるジルコニウム（Ｚｒ）のゲート絶縁層２３４中への拡散は、ゲート絶縁層内のいわゆるトラップ順位を形成する可能性があるため、好ましくない。従って、チャネル４４に含まれるジルコニウム（Ｚｒ）のゲート絶縁層２３４中への拡散を確度高く防ぐ観点から言えば、第１ゲート絶縁層２３４ａの上に第２ゲート絶縁層２３４ｂが積層されたゲート絶縁層２３４が採用されるとともに、第２ゲート絶縁層２３４ｂがチャネル４４に接するように配置されることが好ましい。
【００７６】
加えて、シリコン酸化物の層である第１ゲート絶縁層２３４ａの厚みを１としたときに、多元系酸化物の層である第２ゲート絶縁層２３４ｂの厚みが、０．１以上２以下であることは、より確度高く上述の効果を奏させる観点から好ましい一態様である。
【００７７】
３．薄膜トランジスタ２００の特性
次に、第２の実施形態をより詳細に説明するために、実施例２を説明するが、本実施形態はこの例によって限定されるものではない。実施例２については、以下の方法によって、薄膜トランジスタ２００の特性が調べられた。
【００７８】
（実施例２）
実施例２においては、第２ゲート絶縁層用の多元系酸化物２３４ｂのためのランタン（Ｌａ）を含む前駆体を、ランタンアセチルアセトナートとした。また、第２ゲート絶縁層用の多元系酸化物２３４ｂのためのジルコニウム（Ｚｒ）を含む前駆体を、ジルコニウムブトキシドとした。それらを除いて実施例１と同様の条件で薄膜トランジスタ２００が作製された。また、第２ゲート絶縁層用の厚みは約１２０ｎｍであった。
【００７９】
（１）電流−電圧特性
図１９は、薄膜トランジスタ２００のＶｇ−Ｉｄ特性を示すグラフである。図１９におけるＶＤは、薄膜トランジスタ２００のソース電極５８とドレイン電極５６間に印加された電圧（Ｖ）である。また、表１は、薄膜トランジスタ２００における閾値（Ｖｔｈ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
【００８０】
【表２】
2014022549.tif 000004
【００８１】
図１９及び表２に示すように、第２の実施形態における薄膜トランジスタ２００のＶｇ−Ｉｄ特性を調べたところ、閾値（Ｖｔｈ）が０Ｖであり、電界効果移動度（μＦＥ）が３．１７ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、１０８のオーダー以上という非常に高い値であった。従って、薄膜トランジスタ２００は、それを構成するゲート絶縁層及びチャネルが、酸化物層であるとともに溶液法を採用することによって形成されているにもかかわらず、トランジスタとしての機能を十分に発揮し得ることが確認された。なお、この例においても、チャネル４４の本焼成の温度が５００℃であったが、発明者らの実験結果から、本焼成における加熱温度が、３５０℃以上５００℃以下であれば、薄膜トランジスタとして機能することが確認された。加えて、本焼成における加熱温度が、４００℃以上５００℃以下であれば、トランジスタの各電気特性の安定性が向上することも確認された。
【００８２】
（２）比誘電率
実施例２において、比誘電率を測定した結果、積層構造であるゲート絶縁層２３４の全体としての比誘電率を測定すると、概ね４．２以上８．４以下であった。
【００８３】
（３）ＸＲＤ分析による結晶構造解析
実施例２におけるチャネルについてもＸ線回折装置による分析が行われた結果、特徴的なピークが観察されなかったため、チャネルを構成するチャネル用酸化物がアモルファス相であることが分かった。従って、本実施形態においても、チャネル用酸化物がジルコニウム（Ｚｒ）を含有していることから、アモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層２３４との良好な界面が形成され得る。
【００８４】
上述のとおり、本実施形態の薄膜トランジスタ２００は、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ２００の製造方法によれば、ゲート絶縁層及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
【００８５】
＜第３の実施形態＞
本実施形態では、第２の実施形態における一部の層の形成過程において型押し加工が施されている点を除いて、第２の実施形態と同様である。したがって、第１及び第２の実施形態と重複する説明は省略され得る。なお、本実施形態の説明により、いわゆる当業者であれば、第１の実施形態においても一部の層の形成過程において型押し加工が施される態様は十分に理解され得るため、その説明を省略する。
【００８６】
１．薄膜トランジスタ３００の製造方法
図２０乃至図２５は、それぞれ、薄膜トランジスタ３００の製造方法の一過程を示す断面模式図である。また、図２５は、本実施形態における薄膜トランジスタ３００の製造方法の一過程及び全体構成を示す断面模式図である。なお、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
【００８７】
（１）ゲート電極の形成
まず、図２０に示すように、ゲート電極２０が、公知のスパッタリング法、フォトリソグラフィー法、及びエッチング法により基板１０上に形成される。なお、本実施形態のゲート電極２０の材料は、白金（Ｐｔ）である。
【００８８】
（２）ゲート絶縁層の形成
次に、基板１０及びゲート電極２０上に、第１の実施形態と同様に、公知のスピンコーティング法により、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ）を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３３２ａを形成する。
【００８９】
その後、本実施形態においては、第１ゲート絶縁層用前駆体層３３２ａの予備焼成を行う。具体的には、第１ゲート絶縁層用前駆体層３３２ａが、大気中（水蒸気を含む）で、８０以上２５０℃未満に加熱される。ところで、この焼成工程により、ゲート絶縁層用前駆体層３２中の溶媒を適度に又は十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成し得る。前述の観点をより確度高く実現するから言えば、焼成温度は、８０℃以上２００℃以下であることが好ましい。
【００９０】
次に、公知のスピンコーティング法により、第１ゲート絶縁層用前駆体層３３２ａ上に、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液を出発材とする第２ゲート絶縁層用前駆体層３３４ｂを形成する。その後、酸素含有雰囲気中、８０以上２５０℃未満に加熱した状態で予備焼成を行う。なお、本実施形態においては、第１ゲート絶縁層用前駆体層３３２ａを備えた積層構造を採用するため、後述する第１ゲート絶縁層用前駆体層３３２ａの型押し加工の確度を高める観点から言えば、第２ゲート絶縁層用前駆体層３３４ｂに対する（予備）焼成温度は、８０℃以上２００℃以下であることがより好ましい。
【００９１】
第１ゲート絶縁層用前駆体層３３２ａと第２ゲート絶縁層用前駆体層３３４ｂとの積層構造となるゲート絶縁層用前駆体層３３２が形成された後、この積層構造に対する型押し加工が行われる。
【００９２】
具体的には、予備焼成のみを行った積層構造のゲート絶縁層用前駆体層３３２のパターニングを行うため、図２０に示すように、水蒸気を含む酸素含有雰囲気中で、１００以上２５０℃未満に加熱した状態で、ゲート絶縁層用型Ｍ１を用い、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工を施す。その結果、本実施形態のゲート絶縁層用型Ｍ１により、層厚が約１００ｎｍ〜約１５０ｎｍの第１ゲート絶縁層用前駆体層３３２ａと、層厚が約５０ｎｍ〜約１５０ｎｍの第２ゲート絶縁層用前駆体層３３２ｂとが積層された、ゲート絶縁層用前駆体層３３２が形成される。
【００９３】
その後、ゲート絶縁層用前駆体層３３２を全面エッチングすることにより、図２１に示すように、ゲート絶縁層に対応する領域以外の領域からゲート絶縁層用前駆体層３３２を除去する（ゲート絶縁層用前駆体層３３２の全面に対するエッチング工程）。なお、本実施形態のゲート絶縁層用前駆体層３３２のエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
【００９４】
その後、所定時間、本焼成として４５０℃以上５００℃以下で加熱することにより、図２２に示すように、基板１０及びゲート電極２０上に、ゲート絶縁層３３４が形成される。
【００９５】
（３）チャネルの形成
予備焼成のみを行ったチャネル用前駆体層４２に対して、型押し加工を施す。まず、ゲート絶縁層３３４及び基板１０上に、第１の実施形態と同様に、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層４２を形成する。その後、第１の実施形態と同様に予備焼成として、チャネル用前駆体層４２を所定時間、３５０℃以上５５０℃以下の範囲で加熱する。
【００９６】
次に、図２３に示すように、８０℃以上３００℃以下に加熱した状態で、チャネル用型Ｍ２を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力でチャネル用前駆体層４２に対して型押し加工を施す。その結果、層厚が約５０ｎｍ以上約３００ｎｍ以下のチャネル用前駆体層４２が形成される。その後、所定時間、３５０℃以上５５０℃以下の範囲で本焼成することにより、図２４に示すように、ゲート絶縁層３３４上に、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなるチャネル４４が形成される。
【００９７】
（４）ソース電極及びドレイン電極の形成
次に、第１の実施形態と同様、チャネル４４上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜が形成された後、チャネル４４及びレジスト膜上に、公知のスパッタリング法により、ＩＴＯ層を形成する。その後、レジスト膜が除去されると、図２５に示すように、チャネル４４上に、ＩＴＯ層によるドレイン電極５６及びソース電極５８が形成される。
【００９８】
本実施形態では、高い塑性変形能力を得た前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力が１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
【００９９】
ここで、上記の圧力を「１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の第３の実施形態における型押し工程においては、２ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことが、より好ましい。
【０１００】
なお、第３の実施形態では、第２の実施形態の積層構造からなるゲート絶縁層３３４及びチャネル４４に対して型押し加工を施したが、型押し加工の対象はこれらに限定されない。例えば、第１の実施形態の単層のゲート絶縁層３４に対しても、上述の各条件によって型押し加工を施すことにより、型押し構造を形成することが可能である。
【０１０１】
上述のように、本実施形態では、ゲート絶縁層３３４及びチャネル４４に対して型押し加工を施すことによって型押し構造を形成する、「型押し工程」が採用されている。この型押し工程が採用されることにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。従って、薄膜トランジスタ３００及びその製造方法は、極めて工業性ないし量産性に優れている。
【０１０２】
＜その他の実施形態＞
上述の各実施形態における効果を適切に奏させるために、チャネル用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
【０１０３】
加えて、上述の各実施形態における効果を適切に奏させるために、ゲート絶縁層用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸、キシレン、あるいはジブチルエーテルであることが好ましい。
【０１０４】
また、上述の実施例１において、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなるチャネル用酸化物層における、インジウム（Ｉｎ）と亜鉛（Ｚｎ）との原子数の比率は、インジウム（Ｉｎ）を１としたときに亜鉛（Ｚｎ）が０．５に限定されない。例えば、少なくとも、インジウム（Ｉｎ）を１としたときに亜鉛（Ｚｎ）が０．４以上０．６以下の範囲内であれば、実施例１の効果の少なくとも一部の効果が奏され得る。
【０１０５】
また、上述の第３の実施形態における各酸化物層を形成するための予備焼成の際、予備焼成温度は、もっとも好ましくは、８０℃以上２００℃以下である。これは、各種の前駆体層中の溶媒を、より適度に又は十分に蒸発させることが出来るからである。また、特に、その後に型押し工程を行う場合は、前述の温度範囲で予備焼成を行うことにより、将来的な塑性変形を可能にする特性を発現させるためにより好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。
【０１０６】
また、上述の第３の実施形態では、高い塑性変形能力を得た前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
【０１０７】
ここで、上記の圧力を「１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の第３の実施形態における型押し工程においては、２ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことがより好ましい。
【０１０８】
また、上述のそれぞれの型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
【０１０９】
また、上述の各実施形態における各前駆体層に対する型押し工程と本焼成の工程との間に、型押し加工が施された各前駆体層（例えば、チャネル用前駆体層やゲート絶縁層用前駆体層）のうち最も層厚が薄い領域においてその前駆体層が除去される条件で、その前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。従って、上述の各実施形態において、本焼成後に全面エッチングを行っている工程の代わりに、前述のより好ましい一態様を採用することができる。
【０１１０】
また、上述の各実施形態においては、いわゆる逆スタガ型の構造を有する薄膜トランジスタが説明されているが、上述の各実施形態はその構造に限定されない。例えば、スタガ型の構造を有する薄膜トランジスタのみならず、ソース電極、ドレイン電極、及びチャネルが同一平面上に配置される、いわゆるプレーナ型の構造を有する薄膜トランジスタであっても、上述の各実施形態の効果と同様の効果が奏され得る。
【０１１１】
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
【符号の説明】
【０１１２】
１０        基板
２０        ゲート電極
３２        ゲート絶縁層用前駆体層
２３２ａ，３３２ａ    第１ゲート絶縁層用前駆体層
２３２ｂ，３３２ｂ    第２ゲート絶縁層用前駆体層
３４，２３４，３３４        ゲート絶縁層
２３４ａ，３３４ａ    第１ゲート絶縁層
２３４ｂ，３３４ｂ    第２ゲート絶縁層
４２    チャネル用前駆体層
４４    チャネル
５０        ＩＴＯ層
５６        ドレイン電極
５８        ソース電極
１００，２００，３００      薄膜トランジスタ
９０    レジスト膜
Ｍ１        ゲート絶縁層用型
Ｍ２        チャネル用型
【図１】
2014022549.tif 000005
【図２】
2014022549.tif 000006
【図３】
2014022549.tif 000007
【図４】
2014022549.tif 000008
【図５】
2014022549.tif 000009
【図６】
2014022549.tif 000010
【図７】
2014022549.tif 000011
【図８】
2014022549.tif 000012
【図９】
2014022549.tif 000013
【図１０】
2014022549.tif 000014
【図１１】
2014022549.tif 000015
【図１２】
2014022549.tif 000016
【図１４】
2014022549.tif 000017
【図１５】
2014022549.tif 000018
【図１６】
2014022549.tif 000019
【図１７】
2014022549.tif 000020
【図１８】
2014022549.tif 000021
【図１９】
2014022549.tif 000022
【図２０】
2014022549.tif 000023
【図２１】
2014022549.tif 000024
【図２２】
2014022549.tif 000025
【図２３】
2014022549.tif 000026
【図２４】
2014022549.tif 000027
【図２５】
2014022549.tif 000028
【図１３】
2014022549.tif 000029