(57)【要約】【課題】薄型化が可能なパッケージ構造を備えた半導体装置を提供する。【解決手段】主面にパッド１０Ａを有するパッケージ基板１０と、パッケージ基板１０の主面上に搭載され、半導体チップを含み、パッド１１Ａを有する半導体パッケージ１１と、半導体パッケージ１１上に搭載された半導体チップ１２と、パッケージ基板１１が有するパッド１０Ａと、半導体パッケージ１１が有するパッド１１Ａとの間に形成されたボンディングワイヤ１６とを備える。半導体チップ１２は、半導体パッケージ１１上にフリップチップにより接続されている。【選択図】図１
2014027145.tif 000002
【特許請求の範囲】
【請求項１】
第１主面に第１のパッドを有するパッケージ基板と、
前記パッケージ基板の前記第１主面上に搭載され、半導体チップを含み、第２のパッドを有する半導体パッケージと、
前記半導体パッケージ上に搭載された第１の半導体チップと、
前記パッケージ基板が有する前記第１のパッドと、前記半導体パッケージが有する前記第２のパッドとの間に形成された第１のボンディングワイヤと、
を具備し、
前記第１の半導体チップは、前記半導体パッケージ上にフリップチップにより接続されていることを特徴とする半導体装置。
【請求項２】
第１主面に第１のパッドを有するパッケージ基板と、
前記パッケージ基板の前記第１主面上に搭載され、半導体チップを含み、第２のパッドを有する半導体パッケージと、
前記半導体パッケージ上に搭載された第１の半導体チップと、
前記パッケージ基板が有する前記第１のパッドと、前記半導体パッケージが有する前記第２のパッドとの間に形成された第１のボンディングワイヤと、
を具備することを特徴とする半導体装置。
【請求項３】
前記半導体パッケージは、複数の半導体チップを有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体パッケージは、前記パッケージ基板上に接着材にて固着されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の半導体チップは第３のパッドを有し、前記半導体パッケージは第４のパッドを有し、
前記第３のパッドと前記第４のパッドとの間に形成された第２のボンディングワイヤをさらに具備することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体チップをパッケージ内に封入した半導体パッケージを備えた半導体装置に関するものである。
【背景技術】
【０００２】
複数の半導体チップを１つのパッケージ内に封止するマルチチップパッケージ(ＭＣＰ：Multi-chip package)が、携帯機器を中心として広く使われている。さらに、パッケージ内にパッケージが搭載されたパッケージ・イン・パッケージ(ＰｉＰ：Package in package)が、一部の高機能半導体に対して用いられている。
【０００３】
しかし、このようなＰｉＰ構造を薄膜化した場合、ワイヤが露出したり、パッケージの反りによって、半導体チップと半導体パッケージが接触するなどの不具合が発生する可能性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−４９５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
薄型化が可能なパッケージ構造を備えた半導体装置を提供する。
【課題を解決するための手段】
【０００６】
一実施態様の半導体装置は、第１主面に第１のパッドを有するパッケージ基板と、前記パッケージ基板の前記第１主面上に搭載され、半導体チップを含み、第２のパッドを有する半導体パッケージと、前記半導体パッケージ上に搭載された第１の半導体チップと、前記パッケージ基板が有する前記第１のパッドと、前記半導体パッケージが有する前記第２のパッドとの間に形成された第１のボンディングワイヤとを具備し、前記第１の半導体チップは、前記半導体パッケージ上にフリップチップにより接続されていることを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の半導体装置の構造を示す断面図である。
【図２】第１実施形態の半導体装置における第１の半導体パッケージの断面図である。
【図３】第１実施形態の半導体装置における第２の半導体パッケージの断面図である。
【図４】第１実施形態の半導体装置における第３の半導体パッケージの断面図である。
【図５】第１実施形態の半導体装置の平面図である。
【図６】第１実施形態の別の半導体装置の平面図である。
【図７】第１実施形態の変形例の半導体装置の構造を示す断面図である。
【図８】第１実施形態の変形例の半導体装置の平面図である。
【図９】第２実施形態の半導体装置の構造を示す断面図である。
【図１０】第２実施形態の変形例の半導体装置の構造を示す断面図である。
【図１１】第３実施形態の半導体装置の構造を示す断面図である。
【図１２】第３実施形態の変形例の半導体装置の構造を示す断面図である。
【図１３】第４実施形態の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して実施形態の半導体装置について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【０００９】
［第１実施形態］
第１実施形態は、半導体チップをパッケージ内に封止した半導体パッケージとベアの半導体チップとが積層された構造を有する。
【００１０】
図１は、第１実施形態の半導体装置の構造を示す断面図である。
【００１１】
図示するように、半導体装置は、パッケージ基板１０上に積層された半導体パッケージ１１と半導体チップ１２とを有する。パッケージ基板１０の第１主面上には、半導体パッケージ１１が搭載されている。さらに、半導体パッケージ１１上には半導体チップ１２が搭載されている。
【００１２】
パッケージ基板１０と半導体パッケージ１１間には接着材１３が配置され、半導体パッケージ１１は、接着材１３によりパッケージ基板１０上に固着されている。さらに、半導体パッケージ１１と半導体チップ１２間には接着材１４が配置され、半導体チップ１２は、接着材１４により半導体パッケージ１１上に固着されている。
【００１３】
半導体パッケージ１１は、１つあるいは複数の半導体チップを含んでいる。半導体パッケージ１１が含む半導体チップは、例えばメモリ回路（ＤＲＡＭあるいはＮＡＮＤフラッシュメモリなど）、メモリコントローラ、ロジック回路、アナログ回路等を有する。ここでは、半導体パッケージ１１は、メモリ回路を有する半導体チップを含むものとする。
【００１４】
半導体チップ１２は、例えばロジック回路、アナログ回路、メモリコントローラ、メモリ回路（ＤＲＡＭあるいはＮＡＮＤフラッシュメモリなど）等を有する。ここでは、半導体チップ１２は、ロジック回路を有するものとする。
【００１５】
パッケージ基板１０の第１主面には、パッド１０Ａ，１０Ｂとソルダーレジスト１５が形成されている。パッド１０Ａ，１０Ｂは、第１主面に形成された配線に接続されている。ソルダーレジスト１５は、パッド以外の部分を覆い、パッケージ基板１０を絶縁している。
【００１６】
半導体パッケージ１１の上面にはパッド１１Ａが形成され、半導体チップ１２の上面にはパッド（図示しない）が形成されている。
【００１７】
パッケージ基板１０のパッド１０Ａと半導体パッケージ１１のパッド１１Ａとの間には、ボンディングワイヤ１６が形成されている。パッケージ基板１０のパッド１０Ｂと半導体チップ１２のパッドとの間には、ボンディングワイヤ１７が形成されている。さらに、パッケージ基板１０の第１主面上には、モールド樹脂１８が形成されている。モールド樹脂１８は、パッケージ基板１０の第１主面上に配置された部材を封止する。
【００１８】
パッケージ基板１０の第１主面と対向する第２主面には、パッド１０Ｃとソルダーレジスト１５が形成されている。パッド１０Ｃは、第２主面に形成された配線に接続されている。ソルダーレジスト１５は、パッド以外の部分を覆い、パッケージ基板１０を絶縁している。パッド１０Ｃ上には、外部接続用のはんだボール１９が形成されている。
【００１９】
以下に、前述した半導体パッケージ１１の構造を詳述する。
【００２０】
図２〜図４に、半導体パッケージ１１の構成例を示す。
【００２１】
図２に示す半導体パッケージ１１−１は、１つの半導体チップを有する例である。パッケージ基板２０の主面上には、半導体チップ２１が搭載されている。パッケージ基板２０と半導体チップ２１間には接着材２２が配置され、半導体チップ２１は、接着材２２によりパッケージ基板２０の主面上に固着されている。
【００２２】
パッケージ基板２０の主面には、パッド２０Ａとソルダーレジスト２３が形成されている。パッド２０Ａは、主面に形成された配線に接続されている。ソルダーレジスト２３は、パッド以外の部分を覆い、パッケージ基板２０を絶縁している。
【００２３】
半導体チップ２１の上面にはパッド（図示しない）が形成されている。パッケージ基板２０のパッド２０Ａと半導体チップ２１のパッドとの間には、ボンディングワイヤ２４が形成されている。さらに、パッケージ基板２０の主面上には、モールド樹脂２５が形成されている。モールド樹脂２５は、パッケージ基板２０の主面上に配置された部材を封止する。
【００２４】
パッケージ基板２０の主面と対向する裏面には、パッド２０Ｂとソルダーレジスト２３が形成されている。パッド２０Ｂは、裏面に形成された配線に接続されている。ソルダーレジスト２３は、パッド以外の部分を覆い、パッケージ基板２０を絶縁している。
【００２５】
図３に示す半導体パッケージ１１−２は、２つの半導体チップがスペーサを挟んで積層された例である。パッケージ基板２０の主面上には、半導体チップ２１が搭載されている。半導体チップ２１上には、スペーサ２６が形成されている。スペーサ２６上には、半導体チップ２７が搭載されている。パッケージ基板２０と半導体チップ２１間には接着材２２が配置され、半導体チップ２１は、接着材２２によりパッケージ基板２０の主面上に固着されている。半導体チップ２１とスペーサ２６間には接着材２８が配置され、スペーサ２６は、接着材２８により半導体チップ２１上に固着されている。さらに、スペーサ２６と半導体チップ２７間には接着材２９が配置され、半導体チップ２７は、接着材２９によりスペーサ２６上に固着されている。
【００２６】
半導体チップ２１の上面にはパッド（図示しない）が形成されている。パッケージ基板２０のパッド２０Ａと半導体チップ２１のパッドとの間には、ボンディングワイヤ２４が形成されている。半導体チップ２７の上面にはパッド（図示しない）が形成されている。パッケージ基板２０のパッド２０Ｃと半導体チップ２７のパッドとの間には、ボンディングワイヤ３０が形成されている。さらに、パッケージ基板２０の主面上には、モールド樹脂２５が形成されている。モールド樹脂２５は、パッケージ基板２０の主面上に配置された部材を封止する。
【００２７】
図４に示す半導体パッケージ１１−３は、４つの半導体チップが積層された例である。パッケージ基板２０の主面上には、半導体チップ２１が搭載されている。半導体チップ２１上には半導体チップ２７が搭載され、半導体チップ２７上には半導体チップ３１が搭載されている。さらに、半導体チップ３１上には、半導体チップ３２が搭載されている。パッケージ基板２０と半導体チップ２１間には接着材２２が配置され、半導体チップ２１は、接着材２２によりパッケージ基板２０の主面上に固着されている。
【００２８】
半導体チップ２１と半導体チップ２７間には接着材２９が配置され、半導体チップ２７は、接着材２９により半導体チップ２１上に固着されている。半導体チップ３１と半導体チップ２７間には接着材３３が配置され、半導体チップ３１は、接着材３３により半導体チップ２７上に固着されている。さらに、半導体チップ３２と半導体チップ３１間には接着材３４が配置され、半導体チップ３２は、接着材３４により半導体チップ３１上に固着されている。
【００２９】
半導体チップ２１，２７，３１，３２の上面にはパッド（図示しない）が形成されている。パッケージ基板２０のパッド２０Ａと半導体チップ２１のパッドとの間には、ボンディングワイヤ２４が形成されている。半導体チップ２１の他のパッドと半導体チップ２７のパッドとの間には、ボンディングワイヤ３５が形成されている。半導体チップ２７の他のパッドと半導体チップ３１のパッドとの間には、ボンディングワイヤ３６が形成されている。さらに、半導体チップ３１の他のパッドと半導体チップ３２のパッドとの間には、ボンディングワイヤ３７が形成されている。さらに、パッケージ基板２０の主面上には、モールド樹脂２５が形成されている。モールド樹脂２５は、パッケージ基板２０の主面上に配置された部材を封止する。
【００３０】
次に、上方から見た第１実施形態の半導体装置の平面形状について説明する。
【００３１】
図５及び図６は、第１実施形態の半導体装置の上面図である。モールド樹脂及びボンディングワイヤは省略している。
【００３２】
図５に示す半導体装置は、半導体チップ１２の外形サイズが半導体パッケージ１１の外形サイズより小さい例である。
【００３３】
また、図６に示す半導体装置は、半導体チップ１２の長手方向の外形サイズが半導体パッケージ１１の外形サイズより大きい例である。半導体チップ１２の幅方向の外形サイズは半導体パッケージ１１の外形サイズより短いが、半導体チップ１２の長手方向の外形サイズは半導体パッケージ１１の外形サイズより長い。すなわち、パッケージ基板２０の上方からみて、半導体チップ１２の外形の一部が半導体パッケージ１１の外形から張り出した構造になっている。このような構造を有していても、薄型化が可能なパッケージ・イン・パッケージ構造を有する半導体装置を実現可能である。
【００３４】
次に、第１実施形態の変形例の半導体装置について説明する。
【００３５】
図７は、第１実施形態の変形例の半導体装置の構造を示す断面図である。
【００３６】
図１に示した構造において、半導体パッケージ１１と半導体チップ１２とを接続するボンディングワイヤ４１を追加している。すなわち、半導体パッケージ１１のパッド１１Ｂと半導体チップ１２のパッドとの間には、ボンディングワイヤ４１が形成されている。その他の構成は図１に示した第１実施形態と同様である。
【００３７】
図８は、第１実施形態の変形例の半導体装置の上面図である。
【００３８】
図示するように、パッケージ基板１０上には、半導体パッケージ１１及び半導体チップ１２が積層されている。半導体パッケージ１１の上面に配置されたパッド１１Ａとパッケージ基板１０との間には、ボンディングワイヤ１６が形成されている。
【００３９】
半導体チップ１２の上面に配置されたパッド１２Ａとパッケージ基板１０との間には、ボンディングワイヤ１７が形成されている。さらに、半導体チップ１２の上面に配置されたパッド１２Ｂと半導体パッケージ１１の上面に配置されたパッド１１Ｂとの間には、ボンディングワイヤ４１が形成されている。
【００４０】
図１に示す第１実施形態では、ロジック回路を含む半導体チップ（ロジックチップ）１２とメモリ回路を含む半導体パッケージ（メモリパッケージ）１１に接合される全てのワイヤがパッケージ基板１０と接続されているが、この変形例では、ロジックチップとメモリパッケージとの間でワイヤの接続を行っている。これにより、ロジックチップとメモリパッケージとの間の配線長を短くすることができ、半導体装置の電気特性を向上させることができる。例えば、メモリパッケージに高速メモリを使用した場合には、高速メモリの電気特性を大幅に向上させることができる。
【００４１】
前述した第１実施形態及びその変形例では、半導体チップ及び半導体パッケージを含むパッケージ・イン・パッケージ構造を有する半導体装置を薄型化することができる。
【００４２】
例えば、パッケージ基板とその上に搭載される半導体パッケージとをバンプにて接続した場合、パッケージ基板と半導体パッケージとの間にバンプが配置されるため、その分だけ半導体装置の厚さが厚くなる。これに対して、本実施形態では、パッケージ基板と半導体パッケージとの接続を接着材にて行っているため、バンプで接続するよりも半導体装置の厚さを薄くすることができる。
【００４３】
また、パッケージ基板と半導体パッケージとをバンプにて接続した場合、バンプが半導体パッケージ下にアレイ状に複数配置されるため、これらのバンプが接続されるパッケージ基板上の配線はファインパターンとなる。このため、パッケージ基板にはファインパターンが可能な基板、すなわち微細なデザインルールのパターンが可能な基板を用いる必要が生じる。これに対して、本実施形態では、パッケージ基板と半導体パッケージとの接続をボンディングワイヤにて行っているため、パッケージ基板には、バンプで接続するよりも配線密度が疎な基板を用いることができる。このため、本実施形態では、バンプで接続する場合よりもパッケージ基板のコストを低減することができる。
【００４４】
さらに、パッケージ基板と半導体パッケージとをバンプにて接続した場合、バンプの印刷、半導体パッケージの搭載、リフロー、フラックス洗浄などの順で工程を行う必要があるため、製造プロセスが複雑になる。一方、本実施形態では、マウント材の塗布、半導体パッケージのマウント、キュア処理などの工程を行うだけでよいため、バンプで接続する場合よりも製造プロセスを簡略化できる。
【００４５】
［第２実施形態］
第２実施形態では、パッケージ基板上に、半導体パッケージ、第１の半導体チップ、第２の半導体チップが積層された半導体装置について説明する。
【００４６】
図９は、第２実施形態の半導体装置の構造を示す断面図である。
【００４７】
この半導体装置は、図１に示した構造において、半導体チップ１２上に積層された半導体チップ４２と、ボンディングワイヤ４４をさらに備える。すなわち、半導体チップ１２上には、半導体チップ４２が搭載されている。半導体チップ１２と半導体チップ４２間には接着材４３が配置され、半導体チップ４２は、接着材４３により半導体チップ１２上に接着されている。半導体チップ４２は、例えばロジック回路、アナログ回路、メモリコントローラ、メモリ回路（ＤＲＡＭあるいはＮＡＮＤフラッシュメモリ等）等を有する。
【００４８】
パッケージ基板１０のパッド１０Ｄと半導体チップ４２のパッド（図示しない）との間には、ボンディングワイヤ４４が形成されている。その他の構成及び効果は、図１に示した第１実施形態と同様である。
【００４９】
次に、第２実施形態の変形例の半導体装置について説明する。
【００５０】
図１０は、第２実施形態の変形例の半導体装置の構造を示す断面図である。
【００５１】
この半導体装置は、図９に示した構造において、ボンディングワイヤ４５，４６をさらに備える。すなわち、半導体パッケージ１１のパッド１１Ｂと半導体チップ４２のパッド（図示しない）との間には、ボンディングワイヤ４５が形成されている。さらに、半導体チップ１２のパッド（図示しない）と半導体チップ４２のパッド（図示しない）との間には、ボンディングワイヤ４６が形成されている。その他の構成及び効果は、図９に示した第２実施形態と同様である。前述した第１実施形態の変形例と同様の効果を得ることができる。
【００５２】
［第３実施形態］
第３実施形態では、パッケージ基板上に、半導体パッケージ、第１の半導体チップ、第２の半導体チップが順に積層され、第２の半導体チップは第１の半導体チップにフリップチップにより接続された半導体装置について説明する。
【００５３】
図１１は、第３実施形態の半導体装置の構造を示す断面図である。
【００５４】
この半導体装置は、図１に示した構造において、半導体チップ１２上に積層された半導体チップ４２をさらに備え、半導体チップ４２は半導体チップ１２にフリップチップにて接続されている。半導体チップ１２と半導体チップ４２間にはバンプ５１が配置され、半導体チップ４２は、バンプ５１により半導体チップ１２に電気的に接続されている。半導体チップ４２は、例えばロジック回路、アナログ回路、メモリコントローラ、メモリ回路（ＤＲＡＭあるいはＮＡＮＤフラッシュメモリ等）等を有する。
【００５５】
さらに、半導体チップ１２と半導体チップ４２間には、バンプ５１が形成された面を保護する保護樹脂５２が充填されている。その他の構成及び効果は、図１に示した第１実施形態と同様である。
【００５６】
次に、第３実施形態の変形例の半導体装置について説明する。
【００５７】
図１２は、第３実施形態の変形例の半導体装置の構造を示す断面図である。
【００５８】
この半導体装置は、図１１に示した構造において、ボンディングワイヤ５３をさらに備える。すなわち、半導体パッケージ１１のパッド１１Ｂと半導体チップ１２のパッド（図示しない）との間には、ボンディングワイヤ５３が形成されている。その他の構成及び効果は、図１１に示した第３実施形態と同様である。
【００５９】
第３実施形態及びその変形例では、複数の半導体チップ及び半導体パッケージを含むパッケージ・イン・パッケージ構造を有する半導体装置を薄型化することができる。
【００６０】
例えば、パッケージ基板上に、第１，第２の半導体チップを搭載し、その上に半導体パッケージを搭載した場合、半導体パッケージとパッケージ基板とを接続するワイヤと、モールド樹脂の表面との距離が短くなるため、半導体装置（パッケージ）の薄型化には問題が生じる。これに対して、本実施形態では、パッケージ基板上に、半導体パッケージを搭載し、その上に第１，第２の半導体チップを搭載し、さらに第２の半導体チップを第１の半導体チップにフリップチップにより接続している。このため、第２の半導体チップにワイヤをボンディングする必要がなく、ワイヤとモールド樹脂の表面との距離が短くなるという問題は生じない。
【００６１】
［第４実施形態］
第４実施形態では、パッケージ基板上に半導体パッケージが配置され、半導体パッケージ上に第１の半導体チップがフリップチップにより接続された半導体装置について説明する。
【００６２】
図１３は、第４実施形態の半導体装置の構造を示す断面図である。
【００６３】
図示するように、半導体装置は、パッケージ基板１０上に積層された半導体パッケージ１１と半導体チップ１２とを有する。パッケージ基板１０の第１主面上には、半導体パッケージ１１が搭載されている。さらに、半導体パッケージ１１上には半導体チップ１２が搭載されている。
【００６４】
パッケージ基板１０と半導体パッケージ１１間には接着材１３が配置され、半導体パッケージ１１は、接着材１３によりパッケージ基板１０上に固着されている。さらに、半導体チップ１２は半導体パッケージ１１にフリップチップにより接続されている。すなわち、半導体パッケージ１１と半導体チップ１２間にはバンプ５４が配置され、半導体チップ１２は、バンプ５４により半導体パッケージ１１に電気的に接続されている。
【００６５】
さらに、半導体パッケージ１１と半導体チップ１２間には、バンプ５４が形成された面を保護する保護樹脂５５が充填されている。その他の構成及び効果は、図１に示した第１実施形態と同様である。
【００６６】
第４実施形態では、半導体チップ及び半導体パッケージを含むパッケージ・イン・パッケージ構造を有する半導体装置を薄型化することができる。
【００６７】
例えば、パッケージ基板上に、半導体チップがフリップチップにより接続され、その上に半導体パッケージを搭載した場合、半導体パッケージとパッケージ基板とを接続するワイヤと、モールド樹脂の表面との距離が短くなるため、半導体装置（パッケージ）の薄型化には問題が生じる。これに対して、本実施形態では、パッケージ基板上に、半導体パッケージを搭載し、その上に半導体チップをフリップチップにより接続している。このため、半導体チップにワイヤをボンディングする必要がなく、ワイヤとモールド樹脂の表面との距離が短くなるという問題は生じない。
【００６８】
また、フリップチップで接続される基板には、ファインパターンが可能であること、すなわち微細なデザインルールのパターンが要求されるため、基板のコストが上昇する傾向がある。本実施形態では、半導体パッケージ１１側に微細なデザインルールのパターンが要求されるため、半導体パッケージ１１のコストは上昇するが、外形サイズが大きいパッケージ基板１０側は通常のデザインルールのパターンで良く、パッケージ基板１０のコストを低く抑えることができる。面積の大きいパッケージ基板１０のコストダウンは、面積の小さい半導体パッケージ１１のコストアップよりコスト削減効果が大きいため、半導体装置全体としての製品コストを低減することができる。
【００６９】
前記第１〜第４実施形態では、半導体パッケージが１つあるいは複数のメモリチップ（メモリ回路が形成された半導体チップ）から構成され、半導体チップがロジックチップ（ロジック回路が形成された半導体チップ）から構成されていてもよいし、半導体パッケージが１つあるいは複数のロジックチップから構成され、半導体チップがメモリチップから構成されていてもよい。
【００７０】
以上説明したように実施形態によれば、薄型化が可能な、半導体チップ及び半導体パッケージを含むパッケージ構造を備えた半導体装置を提供することが可能である。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１０…パッケージ基板、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…パッド、１１，１１−１，１１−２，１１−３…半導体パッケージ、１１Ａ，１１Ｂ…パッド、１２…半導体チップ、１２Ａ，１２Ｂ…パッド、１３，１４…接着材、１５…ソルダーレジスト、１６，１７…ボンディングワイヤ、１８…モールド樹脂、１９…はんだボール、２０…パッケージ基板、２１…半導体チップ、２２…接着材、２０Ａ，２０Ｂ，２０Ｃ…パッド、２３…ソルダーレジスト、２４…ボンディングワイヤ、２５…モールド樹脂、２６…スペーサ、２７…半導体チップ、２８，２９…接着材、３０…ボンディングワイヤ、３１，３２…半導体チップ、３３，３４…接着材、３５，３６，３７…ボンディングワイヤ、４１…ボンディングワイヤ、４２…半導体チップ、４３…接着材、４４，４５，４６…ボンディングワイヤ、５１…バンプ、５２…保護樹脂、５３…ボンディングワイヤ、５４…バンプ、５５…保護樹脂。
【図１】
2014027145.tif 000003
【図２】
2014027145.tif 000004
【図３】
2014027145.tif 000005
【図４】
2014027145.tif 000006
【図５】
2014027145.tif 000007
【図６】
2014027145.tif 000008
【図７】
2014027145.tif 000009
【図８】
2014027145.tif 000010
【図９】
2014027145.tif 000011
【図１０】
2014027145.tif 000012
【図１１】
2014027145.tif 000013
【図１２】
2014027145.tif 000014
【図１３】
2014027145.tif 000015