(57)【要約】【課題】本発明は、ゲート絶縁膜ビア開口部に対しても転写印刷法による転写不良を回避することができる薄膜トランジスタアレイを提供する。【解決手段】絶縁基板上に形成されたゲート電極及びキャパシタ電極と、ゲート電極及びキャパシタ電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたソース電極及びドレイン電極と、ソース電極とドレイン電極との間に形成された半導体層と、半導体層上に形成された封止層とを有する薄膜トランジスタをマトリックス状に配置し、マトリックス状に配置された前記薄膜トランジスタの周囲にゲート共通電極及びソース共通電極を有し、ゲート共通電極とゲート配線との間にはゲート保護素子が接続され、ソース共通電極とソース配線との間にはソース保護素子が接続されている薄膜トランジスタアレイであって、ゲート保護素子及びソース保護素子のゲート絶縁膜ビア開口部のテーパー角が６０°以下である。【選択図】図１
2014145832.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成されたゲート電極及びキャパシタ電極と、前記ゲート電極及び前記キャパシタ電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された半導体層と、前記半導体層上に形成された封止層とを有する薄膜トランジスタをマトリックス状に配置し、マトリックス状に配置された前記薄膜トランジスタの周囲にゲート共通電極及びソース共通電極を有し、前記ゲート共通電極とゲート配線との間にはゲート保護素子が接続され、前記ソース共通電極とソース配線との間にはソース保護素子が接続されている薄膜トランジスタアレイであって、
前記ゲート保護素子及び前記ソース保護素子のゲート絶縁膜ビア開口部のテーパー角が６０°以下であることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記ゲート絶縁膜ビア開口部から露出した前記ゲート電極の表面が、単分子膜により表面処理されている請求項１に記載のゲート保護素子またはソース保護素子からなることを特徴とする保護素子。
【請求項３】
前記ゲート絶縁膜の膜厚が１．５μｍ以下であることを特徴とする請求項２に記載の保護素子。
【請求項４】
前記単分子膜が前記ゲート絶縁膜ビア開口部から露出したゲート電極と、チオール化合物、ジスルフィド化合物、シランカップリング剤又はホスホン酸化合物との反応により得られることを特徴とする請求項２又は３に記載の保護素子。
【請求項５】
前記単分子膜の末端に、アミノ基、エポキシ基、メルカプト基等のような官能基を有することを特徴とする請求項２乃至４のいずれか１項に記載の保護素子。
【請求項６】
前記ソース電極及び前記ドレイン電極が、転写印刷法によって形成されていることを特徴とする請求項２乃至５のいずれか１項に記載の保護素子。
【請求項７】
請求項１に記載の薄膜トランジスタアレイと画像表示媒体とからなることを特徴とする画像表示装置。
【請求項８】
前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項７に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ及び保護素子並びに画像表示装置に関する。
【背景技術】
【０００２】
近年、フレキシブル化、軽量化、低コスト化等の観点から、印刷法による薄膜トランジスタの研究が盛んであり、有機ELや電子ペーパー等の駆動回路や電子タグ等への応用が期待されている。しかしながら、一般に印刷法はフォトリソ法よりパターン解像度が劣り、又、塗布型の有機半導体は一般にキャリア移動度が小さい。したがって、印刷法による薄膜トランジスタの実用化には、各種電極（ゲート電極及びソース・ドレイン電極）の微細形成が特に重要であり技術的課題の一つである。
【０００３】
前記各種電極の印刷法として、これまで、スクリーン印刷やインクジェットを用いた例が数多く報告されているが、これらの印刷法はパターン解像度が十分とは言えない。例えば、スクリーン印刷は、スクリーンメッシュの精細度の制約から、パターンの微細度がライン/スペースで２０/２０μｍ以下となると、パターンの安定形成は困難である。又、パターンが微細となると、粘度が高く流動性の低い印刷ペーストを用いる必要があるため、印刷後のレベリング不足によりパターンに擦れや表面凹凸が残るという表面平滑性の問題も生じてくる。
【０００４】
一方、インクジェットは印刷版に関わる問題は無く、表面平滑性の問題も小さいが、インクの着弾精度は微細パターン形成には十分とは言えず、さらにインクジェット用のインクは低粘度で流動性が大きいため、パターン解像度はスクリーン印刷より悪い。この問題に対し、予め基材表面にインクの流動を制限するための各種パターニング処理を施すことで、微細パターンを形成した例もあるが、工程が複雑となるため低コスト化や大面積化に対する有効性は限られたものとなる。
【０００５】
これらの印刷法に対し、微細なパターンが形成可能な方法として反転オフセット印刷法が知られている。反転オフセット印刷は、剥離性表面を有する印刷ブランケットの全面に転写物を塗布形成し、この印刷ブランケットを凸版に密着させ離すことで、転写物のうち凸版凸部に接触した部分を印刷ブランケットから除去し、続いてこの印刷ブランケットを被転写物に密着させ離すことで転写物を転写する印刷パターニング方法である。これまでに、線幅１０μｍ以下、線間隔が５μｍ以下の電極パターンを反転オフセット印刷にて形成した薄膜トランジスタアレイの報告例等（特許文献１）がある。さらに、薄膜トランジスタアレイの特性劣化（半導体の移動度やON/OFF比の低下等）を抑制すべく、半導体上にストライプ状の封止層を形成する例（特許文献２）等も報告されている。
【０００６】
このように薄膜トランジスタアレイの特性劣化を抑制する方法として、薄膜トランジスタの構造を改善する特許案がある一方で、薄膜トランジスタアレイの回路に注目した特許案も報告されている。例えば、薄膜トランジスタアレイの端部に保護素子を施した薄膜トランジスタアレイを作製することで、静電気放電による過渡電圧の影響を抑制し、しきい値電圧のシフトに代表されるデバイス劣化や損傷を回避している（特許文献３，４）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３３２１６５号公報
【特許文献２】特開２００８−２７０７４４号公報
【特許文献３】特開平８−１７９３６６号公報
【特許文献４】特開平７−２８７２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、保護素子の各種電極（ソース電極・ドレイン電極等）を反転オフセット印刷法等の転写印刷法にて形成する際に、ゲート電極上に形成されたゲート絶縁膜のビア開口部の側面にはブランケットが接触できないという問題がある。さらに、ビア開口部から露出したゲート電極の表面エネルギーが小さいと、ソース電極・ドレイン電極をビア開口部に転写することができなく、ゲート電極とソース電極・ドレイン電極の導通がとれないという問題がある。
【０００９】
本発明は、ゲート絶縁膜ビア開口部に対しても転写印刷法による転写不良を回避することができる薄膜トランジスタアレイ及び保護素子並びに画像表示装置を提供するものである。
【課題を解決するための手段】
【００１０】
上記課題を達成するためになされた第１の発明は、絶縁基板上に形成されたゲート電極及びキャパシタ電極と、前記ゲート電極及び前記キャパシタ電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された半導体層と、前記半導体層上に形成された封止層とを有する薄膜トランジスタをマトリックス状に配置し、マトリックス状に配置された前記薄膜トランジスタの周囲にゲート共通電極及びソース共通電極を有し、前記ゲート共通電極とゲート配線との間にはゲート保護素子が接続され、前記ソース共通電極とソース配線との間にはソース保護素子が接続されている薄膜トランジスタアレイであって、
前記ゲート保護素子及び前記ソース保護素子のゲート絶縁膜ビア開口部のテーパー角が６０°以下である
ことを特徴とする。
【００１１】
第２の発明は、前記ゲート絶縁膜ビア開口部から露出した前記ゲート電極の表面が、単分子膜により表面処理されている第１の発明に記載のゲート保護素子またはソース保護素子からなることを特徴とする保護素子である。
【００１２】
第３の発明は、前記第２の発明において、前記ゲート絶縁膜の膜厚が１．５μｍ以下であることを特徴とする。
【００１３】
第４の発明は、前記第２又は第３の発明において、前記単分子膜が前記ゲート絶縁膜ビア開口部から露出したゲート電極と、チオール化合物、ジスルフィド化合物、シランカップリング剤又はホスホン酸化合物との反応により得られることを特徴とする。
【００１４】
第５の発明は、前記第２乃至第４のいずれか発明において、前記単分子膜の末端に、アミノ基、エポキシ基、メルカプト基等のような官能基を有することを特徴とする。
【００１５】
第６の発明は、前記第２乃至第５のいずれかの発明において、前記ソース電極及び前記ドレイン電極が、転写印刷法によって形成されていることを特徴とする。
【００１６】
第７の発明は、前記第１の発明の薄膜トランジスタアレイと画像表示媒体とからなることを特徴とする画像表示装置である。
【００１７】
第８の発明は、前記第７の発明において、前記画像表示媒体が電気泳動方式によるものであることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、ゲート保護素子及びソース保護素子におけるゲート絶縁膜ビア開口部のテーパー角を６０°以下にすることやビア開口部から露出したゲート電極の表面をアミノ基、エポキシ基、メルカプト基等のような官能基を末端に持つ単分子膜で表面処理することで、転写印刷法にてソース電極・ドレイン電極を単分子膜上に形成する際に、ゲート絶縁膜ビア開口部に対しても転写不良なく形成することができる。そのため、ゲート電極とソース・ドレイン電極の導通を図ることができ、静電気放電に伴う過渡電圧の影響を抑制し、しきい値電圧のシフトに代表されるデバイス劣化や損傷を回避することができる。そして、信頼性の高い薄膜トランジスタアレイ及び画像表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態を示すものであり、薄膜トランジスタアレイ全体の概略構成を示すパターンレイアウト平面図である。
【図２】本発明における薄膜トランジスタアレイの概略構成の一部を示すパターンレイアウト平面図である。
【図３】本発明の薄膜トランジスタの断面構造である。
【図４】本発明のゲート保護素子及びソース保護素子の断面構造である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る薄膜トランジスタ及び画像表示装置の実施形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。
【００２１】
図１，２の薄膜トランジスタアレイのパターンレイアウト平面図に示すように、薄膜トランジスタ１がマトリックス状に配置され、その周囲にゲート共通電極４及びソース共通電極５を有し、ゲート共通電極４とゲート配線２の間にはゲート保護素子６が接続され、ソース共通電極５とソース配線３の間にはソース保護素子７が接続されている。ゲート共通電極４及びソース共通電極５はアース電位に接続されているか、あるいは抵抗を介してアース電位に接続されている。図２においてゲート保護素子６及びソース保護素子７は、１個のフローティングゲートトランジスタの場合を記載しているが、薄膜トランジスタをダイオード接続（即ちゲート電極とドレイン電極を短絡）したものを逆向きに２個並列に接続したものか、薄膜トランジスタをダイオード接続したものを２個直列構造したものでも良い。
【００２２】
薄膜トランジスタ１は、図３に示すように、ボトムゲート・ボトムコンタクト型構造をしており、絶縁基板８、ゲート電極９、キャパシタ電極１０、ゲート絶縁膜１１、ソース電極１２、ドレイン電極１３、半導体層１４、封止層１５によって構成されている。
【００２３】
ゲート保護素子６及びソース保護素子７は、図４に示すように、絶縁基板８、ゲート電極９、キャパシタ電極１０、ゲート絶縁膜１１、ソース電極１２、ドレイン電極１３、単分子膜１６、ビア開口部１７によって構成されている。ゲート絶縁膜１１とゲート絶縁膜ビア開口部１７から露出したゲート電極９上に単分子膜１６が形成されている。ゲート絶縁膜ビア開口部１７はテーパー形状をしている。
【００２４】
本発明の絶縁基板８には、ポリメチレンメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン、共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン樹脂等を使用することができるが、本発明はこれらに限定されるものではない。これらは単独でも、二種以上が積層された複合基板としても使用することができる。又ガラスやプラスチック基板上にカラーフィルタのような樹脂層を有する基板も使用することができる。
【００２５】
本発明のゲート電極９、キャパシタ電極１０、ソース電極１２、ドレイン電極１３には、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉ等の低抵抗金属材料や酸化物材料が好適に用いられる。具体的には、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウム錫（Ｃｄ２ＳｎＯ４）、酸化亜鉛錫（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（ＩｎＺｎＯ）等が挙げられる。又、この酸化物材料に不純物をドープしたものも好ましい。一例として酸化インジウムにモリブデンやチタンをドープしたもの、酸化錫にアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたもの等が挙げられる。なかでも酸化インジウムに錫をドープした酸化インジウム錫（ＩＴＯ）がとりわけ低い抵抗率を示す。又、ＰＥＤＯＴ/ＰＳＳ（ポリエチレンジオキシチオフェン/ポリアニオンポリ（スチレンスルホン酸塩））等の有機導電性材料も好適であり、単体の場合も導電性酸化物材料との複数積層の場合も好んで用いられる。ゲート電極９、キャパシタ電極１０、ソース電極１２及びドレイン電極１３は、すべて同じ材料からできていても、違う材料からできていてもよい。しかし、工程を減らすためにはゲート電極９とキャパシタ電極１０やソース電極１２とドレイン電極１３に同一の材料を使用することが望ましい。又、ファインな線幅かつ薄膜な電極を印刷するためには全ての電極（ゲート電極９、キャパシタ電極１０、ソース電極１２、ドレイン電極１３）を反転オフセット印刷法等の転写印刷法によって形成することが望ましい。
【００２６】
本発明のゲート絶縁膜１１には、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又はＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等が挙げられるが、本発明はこれらに限定されるものではない。又ゲートリーク電流を抑えるために、絶縁材料の好ましい抵抗率は１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上である。ゲート絶縁膜の膜厚は１．５μｍ以下であることが好ましい。膜厚が１．５μｍよりも厚くなると、静電容量が小さいために、トランジスタを起動するための電圧を高くしなければならない。そのため、消費電力がかかる。又、ゲート絶縁膜１１のビア開口部１７はフォトリソグラフィー技術によって印刷され、ビア開口部１７のテーパー角１８は現像を行う際の時間や現像液の濃度によって制御することができるが、管理のしやすさを考慮すると、現像時間にてテーパー角１８を制御することが望ましい。
【００２７】
ビア開口部１７のテーパー角１８は６０°以下であることが望ましい。ゲート絶縁膜１１の膜厚が１．５μｍ以下であることから、６０°よりも大きいと、転写印刷法にてビア開口部１７から露出したゲート電極９にソース電極１２・ドレイン電極１３を形成する際に、ブランケットがゲート電極９の側面に接触しづらく、転写不良を起こす恐れがある。
【００２８】
本発明で用いられる半導体層１４として、酸化物半導体や有機半導体が挙げられる。酸化物半導体材料としては、亜鉛、インジウム、錫、タングステン、マグネシウム、ガリウム等のうち一種類以上の元素を含む酸化物、すなわち酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化錫、酸化タングステン、酸化亜鉛ガリウムインジウム等公知の材料が挙げられる。有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、及びそれらの誘導体のような高分子有機半導体材料、及びペンタセン、テトラセン、銅フタロシアニン、ペリレン、６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）、及びそれらの誘導体のような低分子有機半導体材料や加熱処理等で有機半導体に変換される前駆体を半導体材料インキとして用いることができる。又、カーボンナノチューブあるいはフラーレン等の炭素化合物や半導体ナノ粒子分散液等も半導体層の材料として用いることができる。半導体材料インキを用いる場合には、溶媒としてトルエンやキシレン、インダン、テトラリン、プロピレングリコールメチルエーテルアセテート等が挙げられるが、これらに限定されるものではない。これらの半導体層は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等により形成される。又、上述の導電性材料をインキ状、ペースト状にしたものをスクリーン印刷、フレキソ印刷、インクジェット法等により塗布し、乾燥することでも形成可能であるが、本発明はこれらに限定されるものではない。
【００２９】
本発明で用いられる封止層１５として用いられる材料はポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂、フッ素樹脂等の高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液が好適に用いられる。又、封止層の形成方法はスクリーン印刷や凸版印刷、インクジェット法等の湿式法を用いて直接パターンを形成する方法が好適に用いられるが、これらに限定されるものではない。
【００３０】
本発明に用いられる単分子膜１６の化合物はチオール化合物、若しくはジスルフィド化合物、若しくはシランカップリング剤、若しくはホスホン酸化合物等が挙げられるが、これらに限定されるものではない。これらの化合物としては、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、デカンチオール、オクタデカンチオール等のアルカンチオール類、ベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール等の芳香族チオール類、ジフェニルジスルフィド等のジスルフィド化合物、メチルトリメトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、オクチルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクタデシルトリクロロシラン等のシランカップリング剤、オクタデシルホスホン酸等のホスホン酸化合物等が挙げられるが、これらに限定されるものではない。
【００３１】
本発明に用いられる単分子膜１６の形成方法は特に限定されるものではないが、ディップコート法、スプレーコート法、スピンコート法等のウェットプロセスが望ましいが、真空蒸着法等のドライプロセスも用いることができる。ディップコート法、スプレーコート法、スピンコート法等のウェットプロセスは、真空蒸着法等のドライプロセスと比較して、簡便なプロセス及び装置にすることができ、さらに低コストで表面処理を施すことができる。
【００３２】
本発明に用いられる単分子膜１６の厚さは数ｎｍ程度であり、単分子膜１６の末端を主々の官能基に置き換えることで単分子膜１６上の表面自由エネルギーを制御することができる。例えば、アミノ基、エポキシ基、メルカプト基等を修飾した単分子膜１６は、一般的に表面自由エネルギーが大きい傾向にある。そのため、ゲート絶縁膜１１及びゲート絶縁膜ビア開口部１７上に表面自由エネルギーの大きい単分子膜１６を形成することで、転写印刷法にてソース電極１２・ドレイン電極１３を単分子膜１６上に転写不良無く形成することができる。
【実施例１】
【００３３】
本実施例では、図１〜４に示すボトムゲート・ボトムコンタクト型薄膜トランジスタアレイの作製方法を以下に示す。本トランジスタアレイは、１画素サイズ５００μｍ×５００μｍ、配線幅２５μｍ、チャネル長５μｍ、チャネル幅２５μｍ、画素数２４０×３２０ある。
【００３４】
まず、絶縁基板８としてポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用いた。ＰＥＮフィルム上に銀インク（ハリマ化成製）を転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのゲート電極９、キャパシタ電極１０、ゲート配線２を形成した。
【００３５】
続いて、ゲート電極９、キャパシタ電極１０、ゲート配線２を全面に覆うように、ポジ型感光性ポリイミド（旭化成製）をダイコーター塗布した後、６０℃で３０分間乾燥した。次いで、露光した後、水酸化テトラアンモニウム水溶液２．３８％を用いて７５秒間現像を行った。その後、レジストを剥離し、１８０℃で１時間乾燥させ、ゲート絶縁膜１１に６０°のテーパー角１８を有するビア開口部１７を形成した。
【００３６】
その後、ゲート絶縁膜１１とビア開口部１７に単分子膜１６を形成するための表面処理剤として、9-アミノ1-オクタンチオール（関東化学製）をイソプロパノール（関東化学製）に０．５重量％となるように溶解させた溶液を用い、３０分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。表面自由エネルギーを測定したところ、６５ｍＮ／ｍであった。
【００３７】
続いて、薄膜トランジスタ１の作製方法と同様にして、銀インク（ハリマ化成製）を転写印刷法により１００ｎｍ成膜することにより、ゲート絶縁膜ビア開口部１７から露出したゲート電極９上にもソース電極１２・ドレイン電極１３を形成することができた。
【００３８】
半導体層形成用材料として、テトラリン（関東化学製）と1,13−ビス（トリイソプロピルシリルエチニル）ペンタセン（TIPS−ペンタセン）（Aldrich製）を混合した溶液を用いた。半導体層の形成にはフレキソ印刷法を用いた。フレキソ印刷には感光性樹脂フレキソ版と１５０線のアニロックスロールを用い、ストライプ状に半導体材料を印刷した後１００℃で６０分乾燥させて半導体層１４を形成した。
【００３９】
続いて封止層１５を形成した。封止層形成材料としてサイトップ（旭硝子製）を用いた。封止層形成にはフレキソ印刷を用いた。フレキソ版として感光性樹脂フレキソ版を用い、１５０線アニロックスロールを用いた。
【００４０】
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、しきい値電圧のシフトが±１％以内となり、デバイス劣化の小さい薄膜トランジスタアレイを作製することができた。
【比較例１】
【００４１】
実施例１と同様の手順で、PENフィルム８上にゲート電極９、キャパシタ電極１０、ゲート絶縁膜１１、ソース電極１２、ドレイン電極１３、半導体層１４、封止層１５を形成し、薄膜トランジスタ１を作製した。
【００４２】
続いて、ゲート保護素子６及びソース保護素子７を作製するために、実施例１と同様にPENフィルム８上にゲート電極９を形成した。
【００４３】
続いて、作製したゲート電極９上にゲート絶縁材料としてポジ型感光性ポリイミド（旭化成製）をダイコーターにより塗布し、フォトリソグラフィーを行った。現像は水酸化テトラアンモニウム水溶液２．３８％を用いて３０秒間行った。その後レジストを剥離し、１８０℃で１時間乾燥させ、ゲート絶縁膜１１に８０°のテーパー角１８を有するビアを形成した。
【００４４】
その後、ゲート絶縁膜１１とビア開口部１７に単分子膜１６を形成するための表面処理剤として、9-アミノ1-オクタンチオール（関東化学製）をイソプロパノール（関東化学製）に０．５重量％となるように溶解させた溶液を用い、３０分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。表面自由エネルギーを測定したところ、６５ｍＮ/ｍであった。
【００４５】
続いて、単分子膜１６上に銀インク（製）を転写印刷法により１００ｎｍ成膜することによりソース電極１２・ドレイン電極１３を形成しようとしたが、ゲート絶縁膜ビア開口部１７から露出したゲート電極上には銀インクが転写することはなく、ゲート電極９とソース電極１２・ドレイン電極１３の導通を図ることができなかった。
【００４６】
続いて、実施例１と同様に半導体層１４、封止層１５を形成した。
【００４７】
最後に、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、しきい値電圧のシフトが±１０％以上となり、デバイス劣化が大きい結果となった。
【比較例２】
【００４８】
実施例１と同様の手順で、PENフィルム８上にゲート電極９、キャパシタ電極１０、ゲート絶縁膜１１、ソース電極１２、ドレイン電極１３、半導体層１４、封止層１５を形成し、薄膜トランジスタ１を作製した。
【００４９】
続いて、ゲート保護素子６及びソース保護素子７を作製するために、実施例１と同様にPENフィルム８上にゲート電極９、ゲート絶縁膜１１、ビア開口部１７を形成した。
【００５０】
その後、ゲート絶縁膜１１とビア開口部１７に単分子膜１６を形成するための表面処理剤として、オクチルトリクロロシラン（関東化学製）をイソプロパノール（関東化学製）に０．５重量％となるように溶解させた溶液を用い、３０分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。表面エネルギーを測定したところ、１６ ｍＮ/ｍであった。
【００５１】
続いて、薄膜トランジスタ１の作製方法と同様にして、銀インク（製）を転写印刷法により１００ｎｍ成膜することによりソース電極１２・ドレイン電極１３を形成しようとしたが、ゲート絶縁膜ビア開口部１７から露出したゲート電極上には銀インクが転写することはなく、ゲート電極９とソース電極１２・ドレイン電極１３の導通を図ることができなかった。
【００５２】
続いて、実施例１と同様に半導体層１４、封止層１５を形成した。
【００５３】
しかる後、対向電極との間に電気泳動媒体を挟んで本実施例によるディスプレイを駆動したところ、しきい値電圧のシフトが±１０％以上となり、デバイス劣化が大きい結果となった。
【産業上の利用可能性】
【００５４】
本発明は、有機ELや電子ペーパー等の表示装置の駆動回路や電子タグ等に適用可能である。
【符号の説明】
【００５５】
１・・・薄膜トランジスタ
２・・・ゲート配線
３・・・ソース配線
４・・・ゲート共通電極
５・・・ソース共通電極
６・・・ゲート保護素子
７・・・ソース保護素子
８・・・絶縁基板
９・・・ソース電極
１０・・・キャパシタ電極
１１・・・ゲート絶縁膜
１２・・・ソース電極
１３・・・ドレイン電極
１４・・・半導体層
１５・・・封止層
１６・・・単分子膜
１７・・・ビア開口部
１８・・・テーパー角
【図１】
2014145832.tif 000003
【図２】
2014145832.tif 000004
【図３】
2014145832.tif 000005
【図４】
2014145832.tif 000006