(57)【要約】【課題】  作製効率を上げることができるとともに、容易に高集積化を実現可能な抵抗変化型メモリ及びその作製方法を提供する。【解決手段】  長尺状のビット線と、ビット線と交差する長尺状のワード線と、ビット線及びワード線の間に介在する絶縁層とを備える抵抗変化型メモリにおいて、絶縁層は、ビット線及びワード線の交差する位置で、ワード線の周面を被覆する。【選択図】  図１
2014044988.tif 000002
【特許請求の範囲】
【請求項１】
長尺状のビット線と、ビット線と交差する長尺状のワード線と、ビット線及びワード線の間に介在する絶縁層とを備える抵抗変化型メモリにおいて、
絶縁層は、ビット線及びワード線の交差する位置で、ワード線の周面を被覆することを特徴とする抵抗変化型メモリ。
【請求項２】
ワード線は、長手方向に直交する断面で円形状又は楕円形状であることを特徴とする請求項１に記載の抵抗変化型メモリ。
【請求項３】
ワード線は、長手方向に直交する断面で多角形状であり、その頂点の少なくとも一つがビット線と対向することを特徴とする請求項１に記載の抵抗変化型メモリ。
【請求項４】
ワード線は、ビット線に交差して並設され、並設されるワード線のそれぞれを被覆する絶縁層のそれぞれは、隣接する絶縁層に当接することを特徴とする請求項１乃至３のいずれか一項に記載の抵抗変化型メモリ。
【請求項５】
ビット線は、長手方向に直交する断面で円形状又は楕円形状であることを特徴とする請求項１乃至４のいずれか一項に記載の抵抗変化型メモリ。
【請求項６】
絶縁層は、ビット線及びワード線の交差する位置で、ワード線に代わりビット線の周面を被覆することを特徴とする請求項１乃至５のいずれか一項に記載の抵抗変化型メモリ。
【請求項７】
長尺状のビット線を形成するステップと、長手方向をビット線に交差する長尺状のワード線を形成するステップと、ビット線及びワード線の間に絶縁層を介在するステップとを備える抵抗変化型メモリの作製方法において、
絶縁層を介在するステップは、ビット線及びワード線の交差する位置で、ワード線の周面を被覆するステップを含むことを特徴とする抵抗変化型メモリの作製方法。
【請求項８】
ワード線を形成するステップは、ビット線に交差して並設されるワード線を形成し、絶縁層を介在するステップは、並設されるワード線のそれぞれを被覆する絶縁層のそれぞれが、隣接する絶縁層に当接して介在させることを特徴とする請求項７に記載の抵抗変化型メモリの作製方法。
【請求項９】
絶縁層を介在させるステップは、ワード線に代わり、ビット線及びワード線の交差する位置で、ビット線の周面を被複することを特徴とする請求項７又は８に記載の抵抗変化型メモリの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化型メモリ及びその作製方法に関し、特に、ビット線及びワード線の間に絶縁層が介在した抵抗変化型メモリ及びその作製方法に関する。
【背景技術】
【０００２】
遷移金属酸化物（例えば、ＮｉＯ）を金属電極（例えは、Ｐｔ）で挟んだ素子に、電圧パルスを印加すると、抵抗値が変化し且つ不揮発性の抵抗スイッチ効果が発現する。近年、この現象を利用したＲｅＲＡＭ（Resistance Random Access Memory）と呼ばれる抵抗変化型メモリが、ＤＲＡＭ（Dynamic Random Access Memory）の高速性やフラッシュメモリの不揮発性という各種メモリの持った利点を兼ね備えたユニバーサルフラッシュメモリとして注目されている（例えば、特許文献１）。
【０００３】
このような抵抗変化型メモリのメモリ素子は、下部電極（以下、ビット線とする）と上部電極（以下、ワード線とする）とで絶縁層を挟みこむ構造をしている。特に特許文献１に係る抵抗変化型メモリの作製方法としては、ビット線が形成された後、ビット線上に成膜した遷移金属などが酸化され、さらにその上にワード線が形成される。このような抵抗変化型メモリのメモリ素子の形成には、蒸着法やリソグラフィ技術等のＬＳＩ技術が利用される。特許文献１においても同様に、このような技術を利用して抵抗変化型メモリのメモリ素子が形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１０／０２９６４５号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のように、メモリ素子が蒸着法やリソグラフィ技術等のＬＳＩ技術を利用して作製される場合、抵抗変化型メモリのメモリ素子は、ビット線、絶縁層、ワード線と順を追って積層されることで作製される。したがって、２つの以上の作製工程（例えば、ビット線の作製工程及びワード線の作製工程）を同時に実施することができない。そのため、抵抗変化型メモリの作製効率を上げることができなかった。また、メモリ素子の微細化及び高集積化を実現するには、フォトリソグラフィによりビット線及びワード線を基板等に印刷するために、高性能なリソグラフィ装置（ステッパ装置等）を利用する必要があった。そのため、このような高性能なリソグラフィ装置を用意できない場合には、容易に高集積化をすることができなかった。
【０００６】
本発明は、斯かる事情に鑑み、作製効率を上げることができるとともに、容易に高集積化を実現可能な抵抗変化型メモリ及びその作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る抵抗変化型メモリは、長尺状のビット線と、ビット線と交差する長尺状のワード線と、ビット線及びワード線の間に介在する絶縁層とを備える抵抗変化型メモリにおいて、絶縁層は、ビット線及びワード線の交差する位置で、ワード線の周面を被覆することを特徴とする。
【０００８】
また、本発明に係る抵抗変化型メモリの作製方法は、長尺状のビット線を形成するステップと、長手方向をビット線に交差する長尺状のワード線を形成するステップと、ビット線及びワード線の間に絶縁層を介在するステップとを備える抵抗変化型メモリの作製方法において、絶縁層を介在するステップは、ビット線及びワード線の交差する位置で、ワード線の周面を被覆するステップを含むことを特徴とする。
【０００９】
かかる構成によれば、絶縁層がビット線及びワード線の交差する位置で、ワード線の周面を被覆する。これにより、ワード線の周面を絶縁層で被覆した後にビット線と組み合わせることができる。すなわち、ワード線及び絶縁層とビット線とをそれぞれ同時に形成した後に組み合わせることができるので、メモリ素子の作製効率を上げることができる。また、絶縁層をリソグラフィ装置によらず作製できるとともに、複数のワード線を近接させたとしても絶縁層がワード線同士の間に介在するので、容易に高集積化を実現することができる。
【００１０】
また、本発明に係る抵抗変化型メモリにおいて、ワード線は、長手方向に直交する断面で円形状又は楕円形状であってもよい。
【００１１】
かかる構成によれば、ワード線の長手方向に直交する断面で、ビット線に対向する一部が弧状に形成される。絶縁層に形成されるフィラメントは、ワード線及びビット線の間の経路が短い場所で起こりやすい。してみると、絶縁層に形成されるフィラメントは、突出する位置（ビット線により近い位置）に形成されやすくなる。これにより、ビット線及びワード線の間に介在する絶縁層において、フィラメントの形成される位置を安定させることができる。したがって、メモリ素子の安定性を向上させることができ、ひいては、抵抗変化型メモリの安定性を向上させることができる。
【００１２】
これに代えて、本発明に係る抵抗変化型メモリにおいて、ワード線は、長手方向に直交する断面で多角形状であり、その頂点の少なくとも一つがビット線と対向してもよい。
【００１３】
かかる構成によれば、ワード線の長手方向に直交する断面で、ビット線に対向する一部がビット線からみて突出する形状になる。絶縁層に形成されるフィラメントは、ワード線及びビット線の間の経路が短い場所で起こりやすい。してみると、絶縁層に形成されるフィラメントは、突出する位置（ビット線により近い位置）から形成されやすくなる。これにより、ビット線及びワード線の間に介在する絶縁層において、フィラメントの形成される位置を安定させることができる。したがって、メモリ素子の安定性を向上させることができ、ひいては、抵抗変化型メモリの安定性を向上させることができる。
【００１４】
また、本発明に係る抵抗変化型メモリにおいて、ワード線は、ビット線に交差して並設され、並設されるワード線のそれぞれを被覆する絶縁層のそれぞれは、隣接する絶縁層に当接してもよい。
【００１５】
また、本発明に係る抵抗変化型メモリの作製方法において、ワード線を形成するステップは、ビット線に交差して並設されるワード線を形成し、絶縁層を介在するステップは、並設されるワード線のそれぞれを被覆する絶縁層のそれぞれが、隣接する絶縁層に当接して介在させてもよい。
【００１６】
かかる構成によれば、ビット線が並設され、隣接する絶縁層がそれぞれ当接されるので、容易かつより高集積化を実現できる。また、当接する絶縁層間におけるワード線同士の距離は、それぞれのワード線及びビット線の距離に対して２倍になるので、当接する絶縁層間にフィラメントが形成されることを防止できる。したがって、隣接する絶縁層を当接させて高集積化したとしても、メモリ素子を安定化させることができ、ひいては、抵抗変化型メモリの安定性を向上させることができる。
【００１７】
また、本発明に係る抵抗変化型メモリにおいて、ビット線は、長手方向に直交する断面で円形状又は楕円形状であってもよい。
【００１８】
かかる構成によれば、ビット線の長手方向に直交する断面で、ワード線に対向する一部が弧状に形成される。すなわち、ワード線に対向する一部が、ビット線に対して突出する形状になる。これにより、ビット線及びワード線の間に介在する絶縁層において、フィラメントの形成される位置を安定させることができる。したがって、メモリ素子の安定性を向上させることができ、ひいては、抵抗変化型メモリの安定性を向上させることができる。
【００１９】
また、本発明に係る抵抗変化型メモリにおいて、絶縁層は、ビット線及びワード線の交差する位置で、ワード線に代わりビット線の周面を被覆してもよい。
【００２０】
また、本発明に係る抵抗変化型メモリの作製方法において、絶縁層を介在させるステップは、ワード線に代わり、ビット線及びワード線の交差する位置で、ビット線の周面を被複してもよい。
【００２１】
かかる構成によれば、ワード線に限定されず、ビット線の周面を被覆することで、ビット線の周面を絶縁層で被覆した後にワード線と組み合わせることができる。このようにすることでも、メモリ素子の作製効率を上げることができる。また、絶縁層をリソグラフィ装置によらず作製できるとともに、複数のワード線を近接させたとしても絶縁層がビット線同士の間に介在するので、容易に高集積化を実現することができる。
【発明の効果】
【００２２】
以上の如く、本発明に係る抵抗変化型メモリ及びその作製方法によれば、作製効率を上げることができるとともに、容易に高集積化を実現可能にすることができるというすぐれた効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る抵抗変化型メモリの斜視図を示す。
【図２】同実施形態に係る抵抗変化型メモリの図１におけるＡ−Ａ断面図を示す。
【図３】同実施形態に係るメモリ素子の断面図を示し、図３（ａ）は、Ｆｏｒｍｉｎｇ状態又はＳｅｔ状態にあるメモリ素子の断面図を示し、図３（ｂ）は、Ｒｅｓｅｔ状態にあるメモリ素子の断面図を示す。
【図４】同実施形態に係る抵抗変化型メモリの作製方法のフローチャートを示す。
【図５】同実施形態に係る抵抗変化型メモリにおける、異なる形状のワード線を利用した断面図を示す。
【図６】同実施形態に係る抵抗変化型メモリにおける、他の異なる形状のワード線を利用した断面図を示す。
【図７】同実施形態に係る抵抗変化型メモリにおける、線状部材の異なる配置例を利用した断面図を示す。
【図８】本発明の第２の実施形態に係る抵抗変化型メモリの斜視図を示す。
【発明を実施するための形態】
【００２４】
以下、本発明に係る抵抗変化型メモリ１及びその作製方法における第１の実施形態について、図１〜図７を参照して説明する。
【００２５】
図１に示すように、抵抗変化型メモリ１は、平面視方形状の基板２と、基板２の上面２ａに平行な方向ｘに沿って、上面２ａの両端部のそれぞれに並設される第１電極３ａ，３ｂと、基板２の上面２ａに平行且つ方向ｘに直交する方向ｙに沿って、上面２ａの両端部のそれぞれに並設される第２電極４ａ，４ｂと、第１電極３ａ，３ｂ間に接続されて並設される長尺状のビット線５と、第２電極４ａ，４ｂ間のそれぞれに載置されて並設される長尺状の線状部材６と、ビット線５及び線状部材６の交差する位置で形成されるメモリ素子１０とを備える。
【００２６】
基板２は、板状に形成され、絶縁材料で形成される。基板２は、熱や酸化に強い材料で形成されるのが好ましい。
【００２７】
第１電極３ａ，３ｂは、基板２の上面２ａに設けられるビット線５の数に合わせて形成され、金属等の導電材料で一対に形成される。第１電極３ａは、基板２の上面２ａに平行な方向ｘに沿って伸びる、一方の端部に並設される。第１電極３ｂは、基板２の上面２ａに平行な方向ｘに沿って伸びる、他方の端部に並設される。そして、第１電極３ａ，３ｂのそれぞれは、方向ｘに対して、互いを結ぶ方向で直交するように配置される。また、第１電極３ａ，３ｂのそれぞれは、ビット線５のそれぞれに独立して電圧を印加することが可能なように、隣接する電極３ａ，３ｂと接触しないように配置される。
【００２８】
第２電極４ａ，４ｂは、導電材料で一対に形成される。第２電極４ａ，４ｂは、基板２の上面２ａに設けられる線状部材６の１つに対して、１つの第２電極４ａ，４ｂを対応させるように設けられる。第２電極４ａは、基板２の上面２ａに平行且つ方向ｘに直交する方向ｙに沿って伸びる、一方の端部に並設される。第２電極４ｂは、基板２の上面２ａに平行な方向且つ方向ｘに直交する方向ｙに沿って伸びる、他方の端部に並設される。そして、第２電極４ａ，４ｂのそれぞれは、方向ｙに対して、互いを結ぶ方向で直交するように配置される。また、第２電極４ａ，４ｂのそれぞれは、線状部材６のそれぞれに独立して電荷を与えることが可能なように、隣接する電極４ａ，４ｂと接触しないように配置される。
【００２９】
ビット線５のそれぞれは、導電材料で形成され、第１電極３ａ，３ｂのそれぞれに端部を接続される。より詳しくは、ビット線５のそれぞれは、第１電極３ａ，３ｂの並設される方向ｘに直交する方向ｙで対向する第１電極３ａ，３ｂのそれぞれに端部を接続される。これにより、ビット線５は、第１電極３ａ，３ｂの並設される方向ｘに沿って並設される。言い換えれば、ビット線５のそれぞれは、第１電極３ａ，３ｂの並設される方向ｘに沿って平行になるように設けられる。ビット線５は、例えば、１ＧＢの抵抗変化型メモリ１である場合、１０4本設けられる。なお、ビット線５は、それぞれが平行になるように設けられるのであれば、方向ｘに沿うことには限定されない。第１電極３ａ，３ｂは、予め、ビット線５の沿う方向に合わせて形成されてもよい。
【００３０】
図２に示すように、線状部材６は、例えば金属等の導電性材料で形成されたワード線６１と、ワード線６１の表面を被覆する絶縁層６２とを有する。線状部材６は、第２電極４ａ，４ｂに端部を載置される。より詳しくは、線状部材６の端部のそれぞれは、第２電極４ａ，４ｂの並設される方向ｙに直交する方向ｘで対向する第２電極４ａ，４ｂのそれぞれに載置される。線状部材６は、この状態で第２電極４ａ，４ｂに固定され、第２電極４ａ，４ｂの並設される方向ｙに沿って並設される。言い換えれば、線状部材６のそれぞれは、第２電極４ａ，４ｂの並設される方向ｙに沿って平行になるように設けられる。線状部材６は、例えばナノワイヤで形成され、長手方向に直交する断面で円形状に形成される。線状部材６は、例えば、１ＧＢの抵抗変化型メモリ１である場合、ビット線５を１０4本設けるのに合わせ、１０5本設けられる。なお、線状部材６は、それぞれが平行に且つビット線５と交差するように設けられるのであれば、方向ｙに沿うことに限定されない。第２電極４ａ，４ｂは、予め、線状部材６の沿う方向に合わせて形成されてもよい。
【００３１】
ワード線６１は、線状部材６と同様に長尺状に形成され、長手方向に直交する断面で円形状に形成される。ワード線６１は、線状部材６が第２電極４ａ，４ｂに載置されることで、長手方向をビット線５に交差して（すなわち方向ｘに沿って）配置される。線状部材６が第２電極４ａ，４ｂに載置された後、ワード線６１は、第２電極４ａ，４ｂから絶縁層６２のハードブレイクダウンを起こす程度の大きな電圧を加えられることで、第２電極４ａ，４ｂに電気的に接続される。ワード線６１は、例えば、３０ｎｍ以下の直径で形成されるのが好ましい。
【００３２】
絶縁層６２は、例えば、金属酸化物等の絶縁材料で形成される。絶縁層６２は、ワード線６１の表面に均一の厚さで設けられるとともに、線状部材６が第２電極４ａ，４ｂに載置されることで、ビット線５に当接する。したがって、絶縁層６２は、ビット線５及びワード線６１との間に介在し、ビット線５及びワード線６１の交差する位置で、ワード線６１の周面を被覆する。また、線状部材６は、ビット線５に交差するそれぞれの位置で、ビット線５とワード線６１との間を均一の距離で対向させる。絶縁層６２は、線状部材６をナノワイヤで形成することと、ワード線６１の電気抵抗を考慮すると、１０ｎｍ以下の厚さで形成されるのが好ましい。また、絶縁層６２は、トンネル効果の発生を抑制すべく、１ｎｍ以上の厚さを有することが好ましい。
【００３３】
メモリ素子１０は、ビット線５及び線状部材６の交差する位置に形成される。より詳しくは、メモリ素子１０は、図２及び図３に示すように、ビット線５及びワード線６１の交差する位置で、ビット線５及びワード線６１の間に絶縁層６２を介在させることで形成される。メモリ素子１０は、図３（ａ）に示すように、ビット線５及びワード線６１の間における、ビット線５及びワード線６１を電気的に接続するフィラメント７ａの形成により、「１」の情報（いわゆる、Ｓｅｔ状態）を保持する。また、メモリ素子１０は、図３（ｂ）に示すように、ビット線５及びワード線６１の間における、ビット線５のみに電気的に接続し、ワード線６１に電気的に接続しないフィラメント７ｂの形成により「０」の情報（いわゆる、Ｒｅｓｅｔ状態）を保持する。
【００３４】
本実施形態に係る抵抗変化型メモリ１の構成は以上の通りであり、次に、本実施形態に係る抵抗変化型メモリ１の作用について説明する。
【００３５】
図２に示すように、初期段階における抵抗変化型メモリ１は、絶縁層６２にフィラメント７ａ，７ｂを有しない状態で形成される。この状態で、第１電極３ａ，３ｂ及び第２電極４ａ，４ｂに高電圧が印加されることで、ビット線５及びワード線６１に電圧が印加される。これにより、ビット線５及び線状部材６の間を電気的に接続するフィラメント７ａが、各メモリ素子１０の位置にある絶縁層６２に形成される（いわゆる、Ｆｏｒｍｉｎｇ状態）。このとき、各メモリ素子１０は、フィラメント７ａの影響により、低抵抗状態となっている。
【００３６】
この状態で、ビット線５及びワード線６１から絶縁層６２に微弱な電圧が印加されると、フィラメント７ａは、一部の経路が遮断されることでフィラメント７ｂとなり、ワード線６１と電気的に接続しなくなる（いわゆる、Ｒｅｓｅｔ状態）。このとき、微弱な電圧が印加されたメモリ素子１０は、フィラメント７ｂの影響により、高抵抗状態となっている。
【００３７】
この状態から、ビット線５及びワード線６１から絶縁層６２により強い電圧が印加されると、フィラメント７ｂは、フィラメント７ａとなり、ビット線５及びワード線６１を電気的に接続する（いわゆる、Ｓｅｔ状態）。このとき、より強い電圧が印加されたメモリ素子１０は、低抵抗状態となっている。メモリ素子１０は、高抵抗状態（Ｒｅｓｅｔ状態）と低抵抗状態（Ｓｅｔ状態）とに切り替わることで、それぞれ「０」，「１」の情報を保持する。各メモリ素子１０が、この情報を書き込み又は読み出されることで、全体として、抵抗変化型メモリ１として機能する。
【００３８】
次に、本実施形態に係る抵抗変化型メモリ１の作製方法を、図４を参照して説明する。
【００３９】
まず、ワード線６１を作製すべく、ナノホールを有する鋳型が作製される（ステップＳ１）。鋳型は、多孔質の皮膜を有する、陽極酸化アルミナ、陽極酸化チタン、メゾポーラスシリカ又はプロコポリマなどでよい。ワード線６１は、鋳型の多孔質の皮膜の孔中に、ワード線６１となる導電性材料を電気メッキすることにより形成される（ステップＳ２）。
【００４０】
形成されたワード線６１は、鋳型を化学的な方法で除去することで鋳型から取り出される（ステップＳ３）。そして、ワード線６１は、エタノール又はイオン交換水などの絶縁性のある溶液に分散される。分散されたワード線６１の表面は、熱酸化、プラズマ酸化又は過酸化水素水などによるウェット酸化処理等により酸化される（ステップＳ４）。これにより、線状部材６が作製される。
【００４１】
線状部材６を作製するのと同時又は予めビット線５、第１電極３ａ，３ｂ及び第２電極４ａ，４ｂが基板２に形成される。そして、線状部材６が分散した溶液内で、第２電極４ａ，４ｂに電圧が印加されることで、線状部材６が、静電誘導等の電場アシストにより第２電極４ａ，４ｂにトラップされる（ステップＳ５）。全ての第２電極４ａ，４ｂに線状部材６がトラップされた後、第２電極４ａ，４ｂに大きな電圧が印加され、絶縁層６２のハードブレイクダウンを起こさせることにより、抵抗変化型メモリ１が作製される。なお、第２電極４ａ，４ｂにトラップされた線状部材６は、第２電極４ａ，４ｂに、導電性のバインダを用いて固定されてもよい。
【００４２】
以上より、本実施形態に係る抵抗変化型メモリ１は、絶縁層６２が、ビット線５及びワード線６１の交差する位置で、ワード線６１の周面を被覆するので、絶縁層６２に隣接して他のビット線５や線状部材６を設けることができる。これにより、容易に高集積化を実現することができる。また、線状部材６を他の構成と並行して作製することができるので、抵抗変化型メモリ１の作製効率を上げることができる。
【００４３】
また、本実施形態に係る抵抗変化型メモリ１は、ワード線６１が長手方向に直交する断面で円形状であるので、ワード線６１の長手方向に直交する断面で、ビット線５に対向する一部が弧状に形成される。すなわち、ビット線６１に対向する周が、ビット線５に対して突出する形状になる。これにより、ビット線５及びワード線６１の対向面が平行に形成される場合に比べ、ビット線５及びワード線６１の間に介在する絶縁層６２において、フィラメント７ａ，７ｂの形成される位置を安定させることができる。したがって、メモリ素子１０の安定性を向上させることができ、ひいては、抵抗変化型メモリ１の安定性を向上させることができる。
【００４４】
また、本実施形態に係る抵抗変化型メモリ１は、線状部材６がリソグラフィ装置等によらず作製され得るので、微細化する場合であっても、より安価に作製され得る。
【００４５】
なお、本実施形態における抵抗変化型メモリ１においては、図５に示すように、ワード線６１が長手方向に直交する断面で楕円形状であってもよい。例えば、ワード線６１は、長手方向に直交する断面で長径方向が、ビット線５に対向して配置される。これにより、フィラメント７ａ，７ｂは、ワード線６１の長手方向に直交する断面で、長径方向の周の位置とビット線５との間に形成されやすくなる。
【００４６】
また、図６に示すように、ワード線６１が、長手方向に直交する断面で多角形状であり、その頂点の少なくとも一つがビット線５と対向してもよい。例えば、ワード線６１は、長手方向に直交する断面で三角形状であり、３つの頂点のうち１つの頂点がビット線５に対向して配置される。これにより、フィラメント７ａ，７ｂは、ワード線６１の長手方向に直交する断面で、ビット線５に対向する１つの頂点の位置とビット線５との間に形成されやすくなる。上記２つのような形状にすることでも、絶縁層６２において、フィラメント７ａ，７ｂが形成される位置を安定させることができ、ひいては、抵抗変化型メモリ１の安定度を高めることができる。
【００４７】
また、本実施形態における抵抗変化型メモリ１においては、図７に示すように、ワード線６１がビット線に交差して並設され、隣接する絶縁層６２が、それぞれ当接して形成されてもよい。これにより、隣接するワード線６１間の絶縁層６２の厚さは、ビット線５とワード線６１との間の絶縁層６２の厚さの２倍となるため、隣接するワード線６１間ではフィラメント７ａ，７ｂが形成されにくくなる。したがって、より高集積化をすることができる。
【００４８】
次に、本発明に係る抵抗変化型メモリ１及びその作製方法における第２の実施形態について、図８を参照して説明する。
【００４９】
本実施形態における抵抗変化型メモリ１は、第１の実施形態における抵抗変化型メモリ１に対して、ビット線５もワード線６１と同様に作製される点で相違する。その他の点は、第１の実施形態における抵抗変化型メモリ１と同様である。
【００５０】
ビット線５は、長尺状に形成され、その長手方向に直交する断面で円形状に形成される。ビット線５は、金属等の導電性材料で形成され、第１電極３ａ，３ｂに端部を載置されて形成される。
【００５１】
なお、本実施形態に係る抵抗変化型メモリ１の作製方法は、ビット線５が、ワード線６１と同様に作製され、第１電極３ａ，３ｂにトラップされることで形成される点以外は、第１の実施形態における抵抗変化型メモリ１と同様である。
【００５２】
以上より、本実施形態に係る抵抗変化型メモリ１において、ビット線５が、長手方向に直交する断面で円形状であるので、ビット線５の長手方向に直交する断面で、ワード線６１に対向する一部が弧状に形成される。すなわち、ワード線６１に対向する周が、ビット線５に対して突出する形状になる。これにより、ビット線５及びワード線６１の間に介在する絶縁層６２において、フィラメント７ａ，７ｂの形成される位置を安定させることができる。したがって、抵抗変化型メモリ１の安定性を向上させることができる。
【００５３】
また、本実施形態に係る抵抗変化型メモリ１は、ビット線５において、ワード線６１や第１電極３ａ，３ｂ、第２電極４ａ，４ｂと平行して作製できるので、抵抗変化型メモリ１の作製効率をより上げることができる。
【００５４】
また、本実施形態に係る抵抗変化型メモリ１において、ビット線５及び線状部材６がリソグラフィ技術によらず作製され得るので、微細化する場合であっても、より安価に作製され得る。
【００５５】
なお、本発明に係る抵抗変化型メモリ１及びその作製方法は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。また、上記した複数の実施形態の構成や方法等を任意に採用して組み合わせてもよく（１つの実施形態に係る構成や方法等を他の実施形態に係る構成や方法等に適用してもよく）、さらに、下記の各種の変更例に係る構成や方法等を任意に選択して、上記した実施形態に係る構成や方法等に採用してもよいことは勿論である。
【００５６】
例えば、上記実施形態における抵抗変化型メモリ１においては、図１に示す基板表面２ａに垂直な積層方向ｚで、線状部材６の上に他の線状部材６を再度積層することもできる。これにより、より高集積化をすることができる。
【００５７】
また、上記実施形態における抵抗変化型メモリ１においては、絶縁層６２が酸化処理により形成されたが、高分子皮膜により形成されてもよい。この場合、高分子（単分子）材料は、ワード線６１の分散された溶剤に混ぜられることにより、ワード線６１の表面に付着する。これにより、絶縁性の高分子被膜が、ワード線６１の表面に形成される。
【００５８】
また、上記実施形態における抵抗変化型メモリ１においては、絶縁層６２の周面が、図示しないダイオード等で被覆されてもよい。また、ワード線６１の周面が、図示しないダイオード等で被覆された後、ダイオード等の周面が絶縁層６２で被覆されてもよい。
【００５９】
また、上記実施形態における抵抗変化型メモリ１の作製方法においては、絶縁層６２が、線状部材６の第２電極４ａ，４ｂへのトラップの後に、線状部材６の表面の酸化により作製されてもよい。この場合、線状部材６のトラップの後に、第２電極４ａ，４ｂ及び線状部材６の端部が、例えば、プラチナ、金、アルミニウム等の内部まで酸化されにくい金属で被覆される。その後、露出している線状部材６の表面が、熱酸化又はプラズマ酸化で酸化される。このとき、線状部材６がニッケルやコバルト等で作製されていれば、１５０度から３００度程度の温度で酸化できる。したがって、第２電極４ａ，４ｂや他の素子（例えばビット線５や基板２等）への酸化の影響を抑えつつ、抵抗変化型メモリ１を作製することができる。
【００６０】
また、上記実施形態における抵抗変化型メモリ１においては、第２電極４ａ，４ｂ及びワード線６１が、絶縁層６２のハードブレイクダウンにより電気的に接続される。これに対して、積層方向ｚにメモリ素子１０を積層する場合には、線状部材６上に上部配線又は金属ナノワイヤが交差して積層された後に、第２電極４ａ，４ｂ以外を樹脂等でコーティングし、プラズマエッチング等でナノワイヤ表面の酸化膜が除去されてもよい。そして、第２電極４ａ，４ｂに金属がスパッタ堆積されることで、抵抗変化型メモリ１が作製されてもよい。
【００６１】
また、上記実施形態においては、ワード線６１の全周を絶縁層６２で被覆する構成としたが、少なくともビット線５とワード線６１との交差する位置におけるワード線６１の周面が、絶縁層６２で被覆されている構成であればよい。
【００６２】
また、上記実施形態においては、ビット線５をワード線６１として形成してもよく、ワード線６１をビット線５として形成してもよい。このとき、線状部材６は、ビット線５と絶縁層６２とを有する構造であってもよい。
【符号の説明】
【００６３】
１…抵抗変化型メモリ、２…基板、２ａ…基板表面、３ａ，３ｂ…第１電極、４ａ，４ｂ…第２電極、５…ビット線、６…線状部材、７ａ，７ｂ…フィラメント、６１…ワード線、６２…絶縁層
【図１】
2014044988.tif 000003
【図２】
2014044988.tif 000004
【図３】
2014044988.tif 000005
【図４】
2014044988.tif 000006
【図５】
2014044988.tif 000007
【図６】
2014044988.tif 000008
【図７】
2014044988.tif 000009
【図８】
2014044988.tif 000010