(57)【要約】【課題】信頼性を向上させることが可能な電気光学装置、電気光学装置の製造方法、及び電子機器を提供する。【解決手段】容量線３ｂ上に配置された第３層間絶縁層１１ｄと画素電極２７と、画素電極２７と同層に設けられコンタクトホールＣＮＴ７及び第２調整膜１６ｃ１を介して容量線３ｂと電気的に接続されたパッド電極２７ａと、画素電極２７と容量線３ｂとの間に配置された容量絶縁膜１６ｂと、第２調整膜と同層の容量電極１６ｃと、を有する蓄積容量１６と、画素電極２７と容量電極１６ｃとを電気的に接続するコンタクトホールＣＮＴ５と、を備え、パッド電極２７ａの周縁の少なくとも一部と容量線３ｂとの間に、パッド電極２７ａと電気的に接続されたコンタクトホールＣＮＴ６を有し、コンタクトホールＣＮＴ６と容量線３ｂとの間に第１調整膜１６ｂ１及び第２調整膜１６ｃ１が配置されている。【選択図】図５
2014191151.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に配置された共通電位配線と、
前記共通電位配線の上に配置された絶縁層と、
前記絶縁層の上に配置された画素電極と、
前記共通電位配線と電気的に接続された第１電極と、
前記第１電極と電気的に接続されるパッド電極と、
前記画素電極と前記共通電位配線とに電気的に接続される蓄積容量と、
前記第１電極と前記パッド電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第１コンタクトホールと、
前記画素電極と前記蓄積容量とを電気的に接続するため、前記絶縁層を貫通するように配置される第２コンタクトホールと、
前記パッド電極と前記第１電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第３コンタクトホールと、
を含み、
前記蓄積容量は、前記共通電位配線と、絶縁膜を含む容量絶縁膜と、容量電極と、を含み、
前記基板の上から見て、前記第３コンタクトホールの領域において、前記共通電位配線と前記第１電極との間に、第１調整膜が配置されていることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記第１調整膜は、前記絶縁膜であることを特徴とする電気光学装置。
【請求項３】
請求項１に記載の電気光学装置であって、
前記第３コンタクトホールは、前記第１コンタクトホールの周囲に配置されることを特徴とする電気光学装置。
【請求項４】
請求項２に記載の電気光学装置であって、
前記第３コンタクトホールは、前記パッド電極の周縁に複数配置されていることを特徴とする電気光学装置。
【請求項５】
請求項１に記載の電気光学装置であって、
前記第３コンタクトホールは、前記基板の上から見て、前記パッド電極の周縁の一部を残して繋がっていることを特徴とする電気光学装置。
【請求項６】
基板の上に共通電位配線を形成する共通電位配線形成工程と、
前記共通電位配線の上に、絶縁膜を含む容量絶縁膜、及び第１調整膜を形成する第１調整膜形成工程と、
前記容量絶縁膜の上に容量電極を形成し、前記共通電位配線及び前記第１調整膜の上に第２調整膜を形成する第２調整膜形成工程と、
前記容量電極、前記第２調整膜、及び前記共通電位配線の上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層において、パッド電極と前記第２調整膜とを接続するための第１コンタクトホールと、画素電極と前記容量電極とを接続するための第２コンタクトホールと、前記第１調整膜と前記第２調整膜と接続するための第３コンタクトホールと、を形成するコンタクトホール形成工程と、
前記パッド電極及び前記画素電極を形成するパッド電極形成工程と、
を含むことを特徴とする電気光学装置の製造方法。
【請求項７】
請求項６に記載の電気光学装置の製造方法であって、
前記コンタクトホール形成工程は、前記パッド電極が形成される領域の周縁に複数の前記第３コンタクトホールを形成することを特徴とする電気光学装置の製造方法。
【請求項８】
請求項６に記載の電気光学装置の製造方法であって、
前記コンタクトホール形成工程は、前記基板の上から見て、前記パッド電極が形成される領域の周縁の一部を残して繋がった前記第３コンタクトホールを形成することを特徴とする電気光学装置の製造方法。
【請求項９】
請求項１乃至５のいずれか一項に記載の電気光学装置、または請求項６乃至８のいずれか一項に記載の電気光学装置の製造方法により製造された電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置の一つとして、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやプロジェクターのライトバルブなどにおいて用いられている。
【０００３】
液晶装置は、例えば、特許文献１に記載のように、表示領域において、容量線の一部を固定電位側容量電極（Vcom配線）として利用した容量電極を有する蓄積容量が設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−０６３９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の先行文献においては、Vcom配線に電位を供給するためのパッド等の構造は開示されていない。本発明者の研究によれば、表示領域における画素電極と蓄積容量の一方の電極とを接続するためのコンタクトホールとパッド領域のVcom配線に電位を供給するためのパッド開口を同じ工程で開口しようとする場合、前記コンタクトホールが開口する時間と前記パッド開口が開口する時間との差が生じ、蓄積容量（容量絶縁膜）が破壊されたり、容量絶縁膜が劣化して蓄積容量の寿命が短くなったりする現象が生じることがわかった。
【課題を解決するための手段】
【０００６】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、基板と、前記基板の上に配置された共通電位配線と、前記共通電位配線の上に配置された絶縁層と、前記絶縁層の上に配置された画素電極と、前記共通電位配線と電気的に接続された第１電極と、前記第１電極と電気的に接続されるパッド電極と、前記画素電極と前記共通電位配線とに電気的に接続される蓄積容量と、前記第１電極と前記パッド電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第１コンタクトホールと、前記画素電極と前記蓄積容量とを電気的に接続するため、前記絶縁層を貫通するように配置される第２コンタクトホールと、前記パッド電極と前記第１電極とを電気的に接続するため、前記絶縁層を貫通するように配置される第３コンタクトホールと、を含み、前記蓄積容量は、前記共通電位配線と、絶縁膜を含む容量絶縁膜と、容量電極と、を含み、前記基板の上から見て、前記第３コンタクトホールの領域において、前記共通電位配線と前記第１電極との間に、第１調整膜が配置されていることを特徴とする。
【０００８】
本適用例によれば、第３コンタクトホールの下側に第１調整膜が配置され、第２コンタクトホールの下側に容量絶縁膜が配置されているので、第２コンタクトホール及び第３コンタクトホールにおいて、絶縁層の表面から容量電極の表面までの深さを略同じにすることができる。よって、絶縁層に第１コンタクトホール、第２コンタクトホール、第３コンタクトホールを同時に形成する際、深さが一番深い第１コンタクトホールより先に、第２コンタクトホール及び第３コンタクトホールが開口することになる。これにより、共通電位配線に蓄積された静電気は、第２コンタクトホール及び第３コンタクトホールから放電される。その結果、第３コンタクトホールが設けられていない場合のように、第２コンタクトホールに静電気が集中して蓄積容量が破壊したり劣化したりすることを抑えることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置において、前記第１調整膜は、前記絶縁膜であることが好ましい。
【００１０】
本適用例によれば、第３コンタクトホールの下側に絶縁膜が配置され、第２コンタクトホールの下側に前記絶縁膜が配置されるため、第２コンタクトホール及び第３コンタクトホールにおいて、絶縁層の表面から容量電極の表面までの深さを略同じにすることができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置において、前記第３コンタクトホールは、前記第１コンタクトホールの周囲に配置されることが好ましい。
【００１２】
本適用例によれば、効率的な第３コンタクトホールの配置を行うことができる。
【００１３】
［適用例４］上記適用例に係る電気光学装置において、前記第３コンタクトホールは、前記パッド電極の周縁に複数配置されていることが好ましい。
【００１４】
本適用例によれば、パッド電極の周縁に複数の第３コンタクトホールが配置されているので、複数の第３コンタクトホールから静電気を放電させることが可能となり、蓄積容量側の第２コンタクトホールに過剰な静電気が流れることを抑えることができる。
【００１５】
［適用例５］上記適用例に係る電気光学装置において、前記第３コンタクトホールは、前記基板の上から見て、前記パッド電極の周縁の一部を残して繋がっていることが好ましい。
【００１６】
本適用例によれば、パッド電極の周縁において１つに繋がった第３コンタクトホールが配置されているので、第３コンタクトホールを比較的簡単に形成することができる。よって、かかる工数を抑えることができる。
【００１７】
［適用例６］本適用例に係る電気光学装置の製造方法は、基板の上に共通電位配線を形成する共通電位配線形成工程と、前記共通電位配線の上に、絶縁膜を含む容量絶縁膜、及び第１調整膜を形成する第１調整膜形成工程と、前記容量絶縁膜の上に容量電極を形成し、前記共通電位配線及び前記第１調整膜の上に第２調整膜を形成する第２調整膜形成工程と、前記容量電極、前記第２調整膜、及び前記共通電位配線の上に絶縁層を形成する絶縁層形成工程と、前記絶縁層において、パッド電極と前記第２調整膜とを接続するための第１コンタクトホールと、画素電極と前記容量電極とを接続するための第２コンタクトホールと、前記第１調整膜と前記第２調整膜と接続するための第３コンタクトホールと、を形成するコンタクトホール形成工程と、前記パッド電極及び前記画素電極を形成するパッド電極形成工程と、を含むことを特徴とする
【００１８】
本適用例によれば、第３コンタクトホールの下側に第１調整膜を形成し、第２コンタクトホールの下側に容量電極を形成するので、第２コンタクトホール及び第３コンタクトホールにおいて、絶縁層の表面から容量電極及び第２調整膜の表面までの深さを略同じにすることができる。よって、絶縁層に第１コンタクトホール、第２コンタクトホール、第３コンタクトホールを同時に形成する際、深さが一番深い第１コンタクトホールより先に、第２コンタクトホール及び第３コンタクトホールが開口することになる。これにより、共通電位配線に蓄積された静電気は、第２コンタクトホール及び第３コンタクトホールから放電される。その結果、第３コンタクトホールが設けられていない場合のように、第２コンタクトホールに静電気が集中して蓄積容量が破壊したり劣化したりすることを抑えることができる。
【００１９】
［適用例７］上記適用例に係る電気光学装置の製造方法において、前記コンタクトホール形成工程は、前記パッド電極が形成される領域の周縁に複数の前記第３コンタクトホールを形成することが好ましい。
【００２０】
本適用例によれば、パッド電極の周縁に複数の第３コンタクトホールを形成するので、複数の第３コンタクトホールから静電気を放電させることが可能となり、蓄積容量側の第２コンタクトホールに過剰な静電気が流れることを抑えることができる。
【００２１】
［適用例８］上記適用例に係る電気光学装置の製造方法において、前記コンタクトホール形成工程は、前記基板の上から見て、前記パッド電極が形成される領域周縁の一部を残して繋がった前記第３コンタクトホールを形成することが好ましい。
【００２２】
本適用例によれば、パッド電極の周縁において１つに繋がった第３コンタクトホールを形成するので、第３コンタクトホールを比較的簡単に形成することができる。よって、かかる工数を抑えることができる。
【００２３】
［適用例９］本適用例に係る電子機器は、上記に記載の電気光学装置、または上記に記載の電気光学装置の製造方法により製造された電気光学装置を備えることを特徴とする。
【００２４】
本適用例によれば、信頼性の高い電子機器を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】電気光学装置としての液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置の構造を示す模式断面図。
【図５】液晶装置の画素電極及びパッド領域周辺の構造を示す模式断面図。
【図６】図５に示す液晶装置のパット領域を上方から見た模式平面図。
【図７】液晶装置の製造方法のうち画素電極及びパッド領域周辺の製造方法を示す模式断面図。
【図８】液晶装置の製造方法のうち画素電極及びパッド領域周辺の製造方法を示す模式断面図。
【図９】液晶装置を備えた投射型表示装置の構成を示す概略図。
【図１０】変形例のパッド領域を上方から見た模式平面図。
【図１１】変形例のパッド領域を上方から見た模式平面図。
【発明を実施するための形態】
【００２６】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２７】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２８】
本実施形態では、液晶装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２９】
＜電気光学装置としての液晶装置の構成＞
図１は、電気光学装置としての液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。
【００３０】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された電気光学層としての液晶層１５とを有する。素子基板１０を構成する基板としての第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００３１】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。平面視で環状に設けられたシール材１４の内側で、素子基板１０は対向基板２０の間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００３２】
シール材１４の内縁より内側には、複数の画素Ｐが配列した表示領域Ｅが設けられている。表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光膜（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００３３】
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００３４】
対向基板２０における環状に配置されたシール材１４と表示領域Ｅとの間には、遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。
【００３５】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子６５に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
【００３６】
図２に示すように、第１基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。
【００３７】
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、配向膜２８を含むものである。
【００３８】
対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された平坦化層３３と、平坦化層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも対向電極３１、配向膜３２を含むものである。
【００３９】
遮光膜１８は、図１に示すように、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている（図示簡略）。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００４０】
平坦化層３３は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような平坦化層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００４１】
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００４２】
画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００４３】
このような液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４４】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、共通電位配線としての容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４５】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、蓄積容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４６】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
【００４７】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４８】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングで供給する。
【００４９】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。
【００５０】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に蓄積容量１６が接続されている。蓄積容量１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。
【００５１】
図４は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図４を参照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００５２】
図４に示すように、液晶装置１００は、一対の基板のうち一方の基板である素子基板１０と、これに対向配置される他方の基板である対向基板２０（図示せず）とを備えている。素子基板１０を構成する第１基材１０ａは、上記したように、例えば、石英基板等によって構成されている。
【００５３】
第１基材１０ａ上には、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）等からなる下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。なお、下側遮光膜３ｃは、走査線３ａの一部として機能するようにしてもよい。第１基材１０ａ及び下側遮光膜３ｃ上には、シリコン酸化膜等からなる下地絶縁層１１ａが形成されている。
【００５４】
下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン（高純度の多結晶シリコン）等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁膜１１ｇと、ゲート絶縁膜１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。走査線３ａは、ゲート電極３０ｇとしても機能する。
【００５５】
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。
【００５６】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００５７】
ゲート電極３０ｇ、及びゲート絶縁膜１１ｇ上には、シリコン酸化膜等からなる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂ上には、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介してデータ線側ソースドレイン領域３０ｓに繋がるデータ線側ソースドレイン電極５１ならびにデータ線６ａが形成されている。同時にコンタクトホールＣＮＴ２を介して画素電極側ソースドレイン領域３０ｄに繋がる画素電極側ソースドレイン電極５２（中継電極６ｂ）が形成されている。
【００５８】
次に、データ線６ａ及び中継電極６ｂと第１層間絶縁層１１ｂを覆って第２層間絶縁層１１ｃが形成される。第２層間絶縁層１１ｃは、例えば、シリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。その後、第２層間絶縁層１１ｃを貫通するコンタクトホールＣＮＴ３が形成されている。
【００５９】
第２層間絶縁層１１ｃ上には、コンタクトホールＣＮＴ３を埋めると共に、第２層間絶縁層１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ３を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極３ｄ、ならびに蓄積容量１６の一部を構成する容量線３ｂが形成されている。
【００６０】
容量線３ｂは、例えば、下層にアルミニウム（Ａｌ）膜が配置され、上層に窒化チタン（ＴｉＮ）膜が配置された積層構造になっている。
【００６１】
次に、容量線３ｂを覆うように容量絶縁膜１６ｂが形成されている。容量絶縁膜１６ｂは、例えば、シリコン窒化膜である。
【００６２】
容量絶縁膜１６ｂ及び第２層間絶縁層１１ｃ上には、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、中継電極３ｄ、及び蓄積容量１６を構成する画素電極電位層としての容量電極１６ｃが形成される。
【００６３】
容量電極１６ｃ及び中継電極３ｄ上には、シリコン酸化膜などからなる絶縁層としての第３層間絶縁層１１ｄが形成されている。そして、第３層間絶縁層１１ｄを貫通するコンタクトホールＣＮＴ５が形成されている。第３層間絶縁層１１ｄ上は、第２層間絶縁層１１ｃと同様に平坦化処理を施してもよい。
【００６４】
第３層間絶縁層１１ｄを貫通するコンタクトホールＣＮＴ５は、蓄積容量１６と重なる位置に形成される。第３層間絶縁層１１ｄ上には、このコンタクトホールＣＮＴ５を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。そして、この透明導電膜をパターニングすることにより、コンタクトホールＣＮＴ５を介して容量電極１６ｃと繋がる、画素電極２７が形成される。
【００６５】
容量電極１６ｃは、中継電極３ｄ、コンタクトホールＣＮＴ３、中継電極６ｂ、コンタクトホールＣＮＴ２を介して、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ５を介して画素電極２７と電気的に接続されている。
【００６６】
画素電極２７は、例えば、ＩＴＯ膜等の透明導電性膜から形成されている。画素電極２７及び第３層間絶縁層１１ｄ上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜２８（図２参照）が設けられている。配向膜２８上には、シール材１４（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。
【００６７】
一方、第２基材２０ａ上（液晶層１５側）には、その全面に渡って対向電極３１が設けられている（図２参照）。対向電極３１上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜３２が設けられている。対向電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００６８】
液晶層１５は、画素電極２７と対向電極３１との間で電界が生じていない状態で配向膜２８，３２によって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
【００６９】
図５は、液晶装置の画素電極及びパッド領域周辺の構造を示す模式断面図である。図６は、図５に示すパッド領域を上方から見た模式平面図である。以下、液晶装置のうち特にパッド領域周辺の構造を、図５及び図６を参照しながら説明する。なお、図５及び図６は、各構成要素の平面的又は断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００７０】
図５に示すように、液晶装置１００は、表示領域Ｅにおいて画素電極２７が設けられており、表示領域Ｅの周囲のパッド領域４０ａにパッド電極２７ａが設けられている。具体的には、第１基材１０ａ上に絶縁層１１（１１ａ〜１１ｃ）が設けられている。絶縁層１１（１１ａ〜１１ｃ）上には、容量線３ｂが設けられている。
【００７１】
表示領域Ｅの容量線３ｂ上には、蓄積容量１６を構成する容量絶縁膜１６ｂが設けられている。また、パッド領域４０ａ周縁の容量線３ｂ上には、容量絶縁膜１６ｂと同じ膜厚であり同じ材質である第１調整膜１６ｂ１が、容量絶縁膜１６ｂと同層に設けられている。
【００７２】
表示領域Ｅの容量絶縁膜１６ｂ上には、画素電極２７と電気的に接続される容量電極１６ｃが設けられている。パッド領域４０ａには、容量電極１６ｃと同層に、容量電極１６ｃと同じ膜厚であり同じ材質である第２調整膜１６ｃ１（第１電極）が、第１調整膜１６ｂ１に跨るように設けられている。
【００７３】
上記した容量線３ｂの面積は、他の配線の面積と比較して極端に広い。つまり、容量線３ｂは、製造途中において、大きな寄生容量を有する恐れがある。
【００７４】
容量電極１６ｃ、第２調整膜１６ｃ１、及び容量線３ｂ上には、第３層間絶縁層１１ｄが設けられている。蓄積容量１６を構成する容量電極１６ｃ上には、コンタクトホールＣＮＴ５が設けられている。また、パッド領域４０ａの第１調整膜１６ｂ１と平面視で重なる領域の第３層間絶縁層１１ｄには、複数のコンタクトホールＣＮＴ６（第３コンタクトホール）が設けられている。
【００７５】
ここで、画素電極２７と電気的に接続されるコンタクトホールＣＮＴ５と、パッド電極２７ａの周囲に設けられたコンタクトホールＣＮＴ６との深さは同じである。しかし、パッド電極２７ａは容量線３ｂと電気的に接続させることから、コンタクトホールＣＮＴ５，６の深さより、コンタクトホールＣＮＴ７（第１コンタクトホール）の深さの方が深くなっている。
【００７６】
表示領域Ｅには、コンタクトホールＣＮＴ５の中を埋めると共に、第３層間絶縁層１１ｄ上に透明導電膜をパターニングすることにより、画素電極２７が形成される。パッド領域４０ａは、コンタクトホールＣＮＴ６，７の中に積層すると共に、第３層間絶縁層１１ｄ上に透明導電膜をパターニングすることにより、パッド電極２７ａが形成される。
【００７７】
図６に示すように、パッド電極２７ａの周囲には、複数のコンタクトホールＣＮＴ６が配置されている。つまり、このような構造を有することにより、製造過程において、第３層間絶縁層１１ｄにコンタクトホールＣＮＴ５，６，７を形成する際、深さが浅いコンタクトホールＣＮＴ５，６が先に貫通する。このとき、容量線３ｂに蓄積された静電気が貫通したコンタクトホールＣＮＴ５，６から放電する。
【００７８】
パッド電極２７ａの周囲にコンタクトホールＣＮＴ６を配置しない場合、パッド領域４０ａにおけるコンタクトホールＣＮＴ７の貫通時間が、コンタクトホールＣＮＴ５の貫通時間より遅くなることにより、容量線３ｂに蓄積された静電気が、画素電極２７側のコンタクトホールＣＮＴ５に集中して流れることがある。
【００７９】
しかしながら、図５及び図６に示すように、パッド電極２７ａの周囲に、パッド電極２７ａと電気的に接続されたコンタクトホールＣＮＴ６が配置されているので、コンタクトホールＣＮＴ５，６が貫通した際に流れる静電気が、蓄積容量１６に集中することを抑えることが可能となる。よって、蓄積容量１６を構成する容量絶縁膜１６ｂが破壊されることを抑えることができる。以下、液晶装置１００の製造方法について説明する。
【００８０】
＜電気光学装置としての液晶装置の製造方法＞
図７及び図８は、電気光学装置としての液晶装置の製造方法のうち、画素電極及びパッド領域周辺の製造方法を示す模式断面図である。以下、液晶装置の製造方法を、図７及び図８を参照しながら説明する。なお、下側遮光膜３ｃから第２層間絶縁層１１ｃまでを絶縁層１１とし、図示及び説明は省略する。
【００８１】
まず、図７（ａ）に示す工程（共通電位配線形成工程、第１調整膜形成工程）では、第１基材１０ａ上に、容量線３ｂを形成する。具体的には、第１基材１０ａ上に周知の成膜技術を用いて、下層にアルミニウム（Ａｌ）膜、上層に窒化チタン（ＴｉＮ）膜が積層された容量線３ｂを形成する。
【００８２】
次に、容量線３ｂ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、シリコン窒化膜などからなる容量絶縁膜１６ｂ、及び第１調整膜１６ｂ１を形成する。
【００８３】
図７（ｂ）に示す工程（第２調整膜形成工程）では、パッド領域４０ａにおいて、複数の第１調整膜１６ｂ１に跨るように、アルミニウムと窒化チタンなどの積層構造からなる第２調整膜１６ｃ１をパターニングして形成する。また、表示領域Ｅにおいて、容量絶縁膜１６ｂ上に、アルミニウムと窒化チタンなどの積層構造からなる容量電極１６ｃをパターニングして形成する。
【００８４】
図７（ｃ）に示す工程（絶縁層形成工程）では、容量電極１６ｃ、第２調整膜１６ｃ１、及び容量線３ｂ上に、第３層間絶縁層１１ｄを形成する。具体的には、例えば、ＣＶＤ法（化学気相成長法：Chemical Vapor Deposition）などを用いて、シリコン酸化膜などからなる第３層間絶縁層１１ｄを形成する。
【００８５】
第３層間絶縁層１１ｄは、下層に形成した膜によって生じる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば、化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）などが挙げられる。
【００８６】
図８（ｄ）に示す工程（コンタクトホール形成工程）では、第３層間絶縁層１１ｄにコンタクトホールＣＮＴ５，６，７を形成する。具体的には、まず、コンタクトホールＣＮＴ５，６，７を、フォトリソグラフィ技術及びエッチング技術を用いて形成する。
【００８７】
なお、容量線３ｂとパッド電極２７ａとを電気的に接続させる必要があるため、パッド電極２７ａが形成される領域と平面視で重なる領域には、シリコン窒化膜などからなる第１調整膜１６ｂ１が配置されていない。よって、第３層間絶縁層１１ｄにおいて、コンタクトホールＣＮＴ７が貫通するより先に、コンタクトホールＣＮＴ５，６が貫通する。このとき、容量線３ｂに蓄積された静電気が、コンタクトホールＣＮＴ５，６から放電する。
【００８８】
このように、パッド電極２７ａが形成されるコンタクトホールＣＮＴ７の周囲にコンタクトホールＣＮＴ６を形成することにより、画素電極２７と接続されるコンタクトホールＣＮＴ５と略同じタイミングで開口させることが可能となる。これにより、容量線３ｂに蓄積された静電気が、パッド電極２７ａの周囲のコンタクトホールＣＮＴ６及び画素電極２７と接続されるコンタクトホールＣＮＴ５から放電される。よって、表示領域Ｅの蓄積容量１６に静電気が集中して流れた場合のように、容量絶縁膜１６ｂが静電気破壊することを抑えることができる。
【００８９】
図８（ｅ）に示す工程（コンタクトホール形成工程）では、引き続きエッチング処理を進めることにより、パッド電極領域４０ｂのコンタクトホールＣＮＴ７を開口させる。これにより、第３層間絶縁層１１ｄにコンタクトホールＣＮＴ５，６，７を形成することができる。
【００９０】
図８（ｆ）に示す工程（パッド電極形成工程）では、コンタクトホールＣＮＴ５，６，７内に透明導電膜を積層させると共に、第３層間絶縁層１１ｄ上のパッド領域４０ａにパッド電極２７ａ、表示領域Ｅに画素電極２７をパターニングして形成する。その後、公知の方法により、対向基板２０側を形成し、互いの基板１０，２０を貼り合わせることにより、液晶装置１００が完成する。
【００９１】
＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図９を参照しながら説明する。図９は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
【００９２】
図９に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００９３】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００９４】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００９５】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００９６】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【００９７】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００９８】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００９９】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０を用いているので、高い信頼性を得ることができる。
【０１００】
なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ヘッドアップディスプレイ、スマートフォン、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【０１０１】
以上詳述したように、本実施形態の液晶装置１００、液晶装置１００の製造方法、及び電子機器によれば、以下に示す効果が得られる。
【０１０２】
（１）本実施形態の液晶装置１００、及び液晶装置１００の製造方法によれば、コンタクトホールＣＮＴ６の下側に、コンタクトホールＣＮＴ５の下側に形成する容量絶縁膜１６ｂと同層の第１調整膜１６ｂ１と、容量電極１６ｃと同層の第２調整膜１６ｃ１とを形成するので、表示領域ＥのコンタクトホールＣＮＴ５及びパッド領域４０ａのコンタクトホールＣＮＴ６において、第３層間絶縁層１１ｄの表面から容量電極１６ｃ及び第２調整膜１６ｃ１の表面までの深さを略同じにすることができる。よって、第３層間絶縁層１１ｄにコンタクトホールＣＮＴ５，６，７を同時に形成する際、深さが一番深いコンタクトホールＣＮＴ７より先に、コンタクトホールＣＮＴ５，６が略同じタイミングで開口することになる。これにより、容量線３ｂに蓄積された静電気が、コンタクトホールＣＮＴ５，６から放電される。その結果、パッド電極２７ａの周縁にコンタクトホールＣＮＴ６を形成しない場合のように、画素電極２７側のコンタクトホールＣＮＴ５に静電気が集中して蓄積容量１６が破壊したり劣化したりすることを抑えることができる。
【０１０３】
（２）本実施形態の電子機器によれば、上記した液晶装置１００を備えているので、信頼性の高い電子機器を提供することができる。
【０１０４】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１０５】
（変形例１）
上記した図６の平面図のように、パッド電極２７ａの周縁に複数のコンタクトホールＣＮＴ６を設けることに限定されず、例えば、図１０に示すようにしてもよい。図１０は、パッド領域４０ａを上方から見た模式平面図である。図１０に示すパッド領域４０ａは、パッド電極２７ａの三辺を囲むように繋がった１つのコンタクトホールＣＮＴ８が設けられている。
【０１０６】
これによれば、フォトマスクなどの形状を簡単にすることが可能となり、かかる工数を抑えることができる。また、複数のコンタクトホールを１つに繋げたコンタクトホールＣＮＴ８で構成するので、コンタクトホールＣＮＴ８の中に透明導電膜を確実に積層させることが可能となり、確実にパッド電極２７ａと第２調整膜１６ｃ１とを電気的に接続させることができる。
【０１０７】
また、図１１に示すように、複数のコンタクトホールＣＮＴ６のそれぞれに対し、第１調整膜１６ｂ２を配置するようにしてもよい。図１１は、パッド領域を上方から見た模式平面図である。これによれば、パッド電極２７ａと第２調整膜１６ｃ１とを電気的に接続させることができると共に、パッド電極２７ａの周縁の全体にコンタクトホールＣＮＴ６を配置することができる。
【０１０８】
（変形例２）
上記したように、電気光学装置として液晶装置１００に適用することに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。
【符号の説明】
【０１０９】
３ａ…走査線、３ｂ…共通電位配線としての容量線、３ｃ…下側遮光膜、３ｄ…中継電極、ＣＮＴ８…コンタクトホール、ＣＮＴ５…コンタクトホール（第２コンタクトホール）、ＣＮＴ６…コンタクトホール（第３コンタクトホール）、ＣＮＴ７…コンタクトホール（第１コンタクトホール）、６ａ…データ線、６ｂ…中継電極、１０…素子基板、１０ａ…基板としての第１基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…絶縁層としての第３層間絶縁層、１１ｇ…ゲート絶縁膜、１４…シール材、１５…液晶層、１６…蓄積容量、１６ｂ…容量絶縁膜、１６ｂ１…第１調整膜、１６ｃ…容量電極、１６ｃ１…第１電極としての第２調整膜、１８…遮光膜、２０…対向基板、２０ａ…第２基材、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２７ａ…パッド電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…対向電極、３３…平坦化層、４０ａ…パッド領域、４０ｂ…パッド電極領域、５１…データ線側ソースドレイン電極、５２…画素電極側ソースドレイン電極、６５…外部接続用端子、１００…液晶装置、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2014191151.tif 000003
【図２】
2014191151.tif 000004
【図３】
2014191151.tif 000005
【図４】
2014191151.tif 000006
【図５】
2014191151.tif 000007
【図６】
2014191151.tif 000008
【図７】
2014191151.tif 000009
【図８】
2014191151.tif 000010
【図９】
2014191151.tif 000011
【図１０】
2014191151.tif 000012
【図１１】
2014191151.tif 000013