(57)【要約】【課題】セラミック素体の内部への水分の浸入を抑制することが可能で、容量設計の自由度と、耐湿信頼性を両立することが可能な積層セラミック電子部品およびその製造方法を提供する。【解決手段】側面外部電極３１は、第１および第２の側面に形成された側面電極部Ａ１と、側面電極部Ａ１から第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面に形成された側面電極部Ｂ１と、側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを有し、第２の電極部Ｂの回り込み電極部Ｂ２が、内部電極２１のうち最も外側に位置する最外層内部電極２１ａの、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う領域に達するように形成された構成とする。【選択図】図１
2014027077.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体を周回するように、前記セラミック素体の第１〜第４の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記セラミック素体を周回する前記側面外部電極は、前記セラミック素体の第１および第２の側面に形成された側面電極部Ａ１と、前記側面電極部Ａ１から第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面に形成された側面電極部Ｂ１と、前記側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備え、
前記第２の電極部Ｂの回り込み電極部Ｂ２が、前記内部電極のうち最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域に達するように形成されていること
を特徴とする積層セラミック電子部品。
【請求項２】
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体の第１および第２の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記側面外部電極は、前記第１および第２の側面に引き出された複数の前記内部電極のうち、最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域が、二度塗りされた導電性ペースト塗布膜を焼成することにより形成された電極であること
を特徴とする積層セラミック電子部品。
【請求項３】
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体の第１および第２の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記側面外部電極は、前記第１および第２の側面に引き出された複数の前記内部電極のうち、最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域が、他の前記内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域のうち最も厚みの薄い部分よりも薄くならないように形成されていること
を特徴とする積層セラミック電子部品。
【請求項４】
前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの前記側面電極部Ａ１上に形成されていることを特徴とする請求項１記載の積層セラミック電子部品。
【請求項５】
前記側面外部電極の、前記セラミック素体の第１および第２の側面における最も狭い部分の幅が、前記セラミック素体の第３および第４の側面における最も狭い部分の幅よりも広いことを特徴とする請求項１記載の積層セラミック電子部品。
【請求項６】
前記セラミック素体が、第１および第２の端面を正方形とする四角柱形状を有するものであることを特徴とする請求項１〜５のいずれかに記載の積層セラミック電子部品。
【請求項７】
第１および第２の側面に引き出された前記内部電極に加えて、前記セラミック素体の内部に配設され、第１および第２の端面に引き出された複数の内部電極を備えるとともに、
前記側面外部電極に加えて、前記セラミック素体の第１および第２の端面に形成され、第１および第２の端面に引き出された前記内部電極と接続する端面外部電極を備えていること
を特徴とする請求項１〜６のいずれかに記載の積層セラミック電子部品。
【請求項８】
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体の第１および第２の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備えた積層セラミック電子部品の製造方法であって、
前記側面外部電極を形成する工程が、
導電性ペーストを、前記セラミック素体の第１および第２の側面の一部に、積層方向一端側から他端側に至るように帯状に塗布する第１塗布工程と、
導電性ペーストを積層方向の中央部を除きつつ、前記内部電極のうち最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域に塗布する第２塗布工程と
を備えていること
を特徴とする積層セラミック電子部品の製造方法。
【請求項９】
前記第２塗布工程は、第３および第４の側面から第１および第２の側面に導電性ペーストが回り込んで、第１および第２の側面への回り込み電極部が形成されるように、第３および第４の側面に導電性ペーストを塗布する工程であることを特徴とする請求項８記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記第１塗布工程を実施した後、前記第２塗布工程を実施することを特徴とする請求項８または９記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層セラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
代表的な積層セラミック電子部品の１つに、積層セラミックコンデンサがある。そして、積層セラミックコンデンサには、セラミック素体の側面に形成された帯状の外部電極を備えたものがある。
【０００３】
例えば、特許文献１には、コンデンサ本体（セラミック素体）の外表面に、一対の端面外部電極（例えば信号用端子電極）と、帯状の側面外部電極（例えばグラウンド用端子電極）とを備えた構造を有するチップ状の３端子コンデンサが開示されている（特許文献１の請求項１、図１など参照）。
【０００４】
そして、この帯状の側面外部電極を形成する方法として、セラミック素体の側面に導電性ペーストを塗布し、これを焼き付ける方法が開示されている（特許文献１の段落００５３，００６７，００６８など参照）。
【０００５】
しかし、導電性ペーストを塗布する場合、導電性ペーストのレオロジーの影響で、例えば、図６に模式的に示すように、側面外部電極１０１は、積層方向中央部１０１ａが盛り上がって厚みが厚く、積層方向端部１０１ｂでは厚みが薄い形状となり、複数の内部電極１０２のうち、積層方向最上部および最下部の内部電極（最外層内部電極）１０２ａのコンデンサ本体（セラミック素体）１００の側面に露出した部分１０２ｂを覆う領域における側面外部電極１０１の厚みが不十分になりやすい。特に、部品（積層セラミックコンデンサ）の体積に対して得られる静電容量の割合を大きくするために、セラミック素体の大きさに対して、側面外部電極全体の厚みを薄くしようとすると、積層方向端部では側面外部電極１０１の厚みがさらに薄くなる。そのため、側面外部電極１０１の薄い部分から水分が浸入して、耐湿信頼性が低下するという問題点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−５７３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記課題を解決するものであり、外部電極の全体的な厚みを厚くすることによる製品寸法の増大を招いたりすることなく、セラミック素体の内部への水分の浸入を抑制することが可能で耐湿信頼性が高く、容量設計の自由度の高い積層セラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の第１の積層セラミック電子部品は、
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体を周回するように、前記セラミック素体の第１〜第４の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記セラミック素体を周回する前記側面外部電極は、前記セラミック素体の第１および第２の側面に形成された側面電極部Ａ１と、前記側面電極部Ａ１から第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面に形成された側面電極部Ｂ１と、前記側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備え、
前記第２の電極部Ｂの回り込み電極部Ｂ２が、前記内部電極のうち最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域に達するように形成されていること
を特徴としている。
【０００９】
なお、本発明において、第２の電極部Ｂの回り込み電極部Ｂ２が、「最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域に達するように形成され……」とは、前記露出した部分が、既に第１の電極部Ａで覆われている場合には、第１の電極部Ａを介して、第１および第２の側面に露出した部分を覆う領域に達するように、第２の電極部Ｂの回り込み電極部Ｂ２が形成されることを意味し、また、第１の電極部Ａより先に第２の電極部Ｂが形成される場合にあっては、最外層内部電極の第１および第２の側面に露出した部分を直接に覆うように、第２の電極部Ｂの回り込み電極部Ｂ２が形成されることを意味する概念である。
【００１０】
また、本発明の第２の積層セラミック電子部品は、
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体の第１および第２の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記側面外部電極は、前記第１および第２の側面に引き出された複数の前記内部電極のうち、最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域が、二度塗りされた導電性ペースト塗布膜を焼成することにより形成された電極であること
を特徴としている。
【００１１】
また、本発明の第３の積層セラミック電子部品は、
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体の第１および第２の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備え、
前記側面外部電極は、前記第１および第２の側面に引き出された複数の前記内部電極のうち、最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域が、他の前記内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域のうち最も厚みの薄い部分よりも薄くならないように形成されていること
を特徴としている。
【００１２】
また、本発明の第１の積層セラミック電子部品においては、前記第２の電極部Ｂの前記回り込み電極部Ｂ２が、前記第１の電極部Ａの前記側面電極部Ａ１上に形成されていることが好ましい。
【００１３】
第１および第２の側面に形成された側面電極部Ａ１と、第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａの、側面電極部Ａ１上に、第２の電極部Ｂの回り込み電極部Ｂ２を形成することにより、セラミック素体の側面の内部電極の露出した部分が、第１の電極部Ａの側面電極部Ａ１により一体的に覆われた状態で、第２の電極部Ｂの回り込み電極部Ｂ２が、最外層内部電極の第１および第２の側面に露出した部分を覆う領域に達するように形成されることになるため、より耐湿信頼性に優れ、側面外部電極と内部電極との接続信頼性にも優れた積層セラミック電子部品を提供することが可能になり、有意義である。
【００１４】
また、本発明の第１の積層セラミック電子部品においては、前記側面外部電極の、前記セラミック素体の第１および第２の側面における最も狭い部分の幅が、前記セラミック素体の第３および第４の側面における最も狭い部分の幅よりも広いことが好ましい。
【００１５】
セラミック素体の側面の内部電極の露出した部分を覆う機能を主体的に果たす第１の電極部Ａの最狭部の幅を、第２の電極部Ｂの最狭部の幅より広くすることにより、セラミック素体の内部への水分の浸入をより確実に抑制することが可能で、耐湿信頼性に優れた積層セラミック電子部品を提供することが可能になり、有意義である。
【００１６】
また、本発明の積層セラミック電子部品は、前記セラミック素体が、第１および第２の端面を正方形とする四角柱形状を有するものであることが好ましい。
【００１７】
第１および第２の端面を正方形とする四角柱形状とすることにより、セラミック素体の側面について方向性のない積層セラミック電子部品を得ることが可能になり、テーピング包装時や実装時に方向性を選別せずに扱うことができる。
なお、本発明において、「第１および第２の端面を正方形とする」とは、第１および第２の端面が文字どおり正方形である場合に限らず、製造上の理由などにより、略正方形となるような場合を含む概念である。
【００１８】
また、本発明の積層セラミック電子部品においては、第１および第２の側面に引き出された前記内部電極に加えて、前記セラミック素体の内部に配設され、第１および第２の端面に引き出された複数の内部電極を備えるとともに、
前記側面外部電極に加えて、前記セラミック素体の第１および第２の端面に形成され、第１および第２の端面に引き出された前記内部電極と接続する端面外部電極を備えていることが好ましい。
【００１９】
上述の構成を供えることにより、セラミック素体の表面に、一対の端面外部電極（例えば信号用端子電極）と、帯状の側面外部電極（例えばグラウンド用端子電極）とを備えた構造を有する３端子コンデンサを得ることが可能になり、有意義である。
【００２０】
また、本発明の積層セラミック電子部品の製造方法は、
積層された複数のセラミック層を備え、互いに対向する第１および第２の端面と、前記第１および第２の端面を連結する、それぞれ互いに対向する第１および第２の側面ならびに第３および第４の側面とを有するセラミック素体と、
前記セラミック素体の内部に配設され、第１および第２の側面に引き出された複数の内部電極と、
前記セラミック素体の第１および第２の側面に形成され、第１および第２の側面に引き出された前記内部電極と接続する帯状の側面外部電極と
を備えた積層セラミック電子部品の製造方法であって、
前記側面外部電極を形成する工程が、
導電性ペーストを、前記セラミック素体の第１および第２の側面の一部に、積層方向一端側から他端側に至るように帯状に塗布する第１塗布工程と、
導電性ペーストを積層方向の中央部を除きつつ、前記内部電極のうち最も外側に位置する最外層内部電極の、前記セラミック素体の第１および第２の側面に露出した部分を覆う領域に塗布する第２塗布工程と
を備えていること
を特徴としている。
【００２１】
また、本発明の積層セラミック電子部品の製造方法においては、前記第２塗布工程は、第３および第４の側面から第１および第２の側面に導電性ペーストが回り込んで、第１および第２の側面への回り込み電極部が形成されるように、第３および第４の側面に導電性ペーストを塗布する工程であることが好ましい。
第２塗布工程において、第１および第２の側面に回り込み電極部が形成されるように、第３および第４の側面に導電性ペーストを塗布することにより、最外層内部電極の、セラミック素体の第１および第２の側面に露出した部分を覆う領域に効率よく導電性ペーストを塗布して、外部電極の全体的な厚みを厚くしすぎることなく、セラミック素体の内部への水分の浸入を抑制することが可能な側面外部電極を形成することが可能になり、本発明をより実効あらしめることができる。
【００２２】
また、本発明の積層セラミック電子部品の製造方法においては、前記第１塗布工程を実施した後、前記第２塗布工程を実施することが好ましい。
第１塗布工程を実施した後、第２塗布工程を実施することにより、セラミック素体の側面の内部電極の露出した部分が、第１塗布工程により形成された導電性ペーストパターン（焼成後に第１の電極部Ａとなる導電性ペーストパターン）により一体的に覆われた状態で、第２塗布工程により形成される導電性ペーストパターン（焼成後に電極部Ｂとなる導電性ペーストパターン）が、最外層内部電極の第１および第２の側面に露出した部分を覆う領域に達するように形成されることになるため、その後に焼成工程を実施することにより、より耐湿信頼性に優れ、側面外部電極と内部電極との接続信頼性にも優れた積層セラミック電子部品を確実に製造することが可能になる。
【発明の効果】
【００２３】
本発明の第１の積層セラミック電子部品においては、側面外部電極の厚みが薄くなりやすい端部（すなわち、最外層内部電極の露出した部分を覆う部分）において、側面外部電極の厚みが確保されるように、第２の電極部Ｂの回り込み電極部Ｂ２が、最外層内部電極の、セラミック素体の第１および第２の側面に露出した部分を覆う領域に達するようにしているため、外部電極の全体的な厚みを厚くすることによる製品寸法の増大を招いたりすることなく、セラミック素体の内部への水分の浸入を抑制することが可能で耐湿信頼性が高く、容量設計の自由度の高い積層セラミック電子部品を提供することができる。
【００２４】
また、最外層内部電極の、セラミック素体の第１および第２の側面に露出した部分を覆う領域を、二度塗りされた導電性ペースト塗布膜を焼成することにより形成された構造とした本願発明の第２の積層セラミック電子部品においても、上述の本発明の第１の積層セラミック電子部品の場合と同様の効果を得ることができる。
【００２５】
また、側面外部電極の、最外層内部電極の露出した部分を覆う領域が、他の内部電極の、セラミック素体の第１および第２の側面に露出した部分を覆う領域のうち最も厚みの薄い部分よりも薄くならない（最も厚みの薄い部分と同じかそれより厚くなる）ように形成されている本願発明の第３の積層セラミック電子部品においても、上述の本発明の第１の積層セラミック電子部品の場合と同様の効果を得ることができる。すなわち、最も耐湿信頼性が低くなりやすい最外層内部電極の露出した部分を覆う領域の耐湿性を改善することにより、耐湿信頼性を底上げして、信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００２６】
また、本発明の積層セラミック電子部品の製造方法は、上述のように、側面外部電極を形成する工程が、導電性ペーストを、セラミック素体の第１および第２の側面の一部に、積層方向一端側から他端側に至るように帯状に塗布する第１塗布工程と、導電性ペーストを積層方向の中央部を除きつつ、内部電極のうち最も外側に位置する最外層内部電極の、セラミック素体の第１および第２の側面に露出した部分を覆う領域に塗布する第２塗布工程とを備えているので、側面外部電極の厚みが薄くなりやすい端部（最外層内部電極の露出した部分を覆う部分）において、側面外部電極の厚みを確保することが可能になる。その結果、外部電極の全体的な厚みを過度に厚くすることなく、セラミック素体の内部への水分の浸入を抑制することが可能になる。その結果、容量設計の自由度と、耐湿信頼性を両立することのできる積層セラミック電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態にかかる積層セラミックコンデンサの斜視図である。
【図２】本発明の実施形態にかかる積層セラミックコンデンサを構成するセラミック素体の斜視図である。
【図３】本発明の実施形態にかかる積層セラミックコンデンサを第１の側面側から見た状態を示す図である。
【図４】本発明の実施形態にかかる積層セラミックコンデンサの内部電極を示す図であり、（ａ）はセラミック素体の側面に引き出される内部電極の構成を示す図、（ｂ）はセラミック素体の端面に引き出される内部電極の構成を示す図である。
【図５】本発明の実施形態にかかる積層セラミックコンデンサの要部構成を示す断面図である。
【図６】従来の積層セラミック電子部品の問題点を説明するための図である。
【発明を実施するための形態】
【００２８】
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
【００２９】
［実施形態にかかる積層セラミックコンデンサの構成］
図１は、本発明の一実施形態にかかる積層セラミック電子部品（３端子型の積層セラミックコンデンサ）の構成を示す斜視図、図２は該積層セラミックコンデンサを構成するセラミック素体の構成を示す斜視図、図３は、本発明の実施形態にかかる積層セラミックコンデンサを第１の側面側から見た状態を示す図である。
【００３０】
この積層セラミックコンデンサ５０は、複数のセラミック層３を積層することにより形成され、互いに対向する第１の端面１および第２の端面２と、第１および第２の端面１，２を連結する、それぞれ互いに対向する第１の側面１１および第２の側面１２ならびに第３の側面１３および第４の側面１４とを有するセラミック素体１０を備えている。
【００３１】
そして、セラミック素体１０の内部には、図４に示すように、平面が十字形状を有し、対向する一対の端部２１ｘ，２１ｙが第１および第２の側面１１，１２に引き出された複数の第１の内部電極（側面引出し内部電極）２１（図４（ａ））が配設されている。さらに、セラミック素体１０の内部には、セラミック層３を介して第１の内部電極（側面引出し内部電極）２１と対向するとともに、対向する一対の端部２２ｘ，２２ｙが第１および第２の端面１，２に引き出された複数の第２の内部電極（端面引出し内部電極）２２（図４（ｂ））が配設されている。
【００３２】
また、この積層セラミックコンデンサ５０は、セラミック素体１０を周回するように、セラミック素体１０の第１、第２、第３および第４の側面１１，１２，１３および１４に形成された帯状の側面外部電極３１であって、第１および第２の側面１１，１２に引き出された第１の内部電極（側面引出し内部電極）２１と接続する側面外部電極３１を備えている。
また、セラミック素体１０の第１および第２の端面１，２には、第１および第２の端面１，２に引き出された第２の内部電極（端面引出し内部電極）２２と接続する端面外部電極４１を備えている。
【００３３】
さらに、側面外部電極３１は、第１および第２の側面１１，１２に形成された側面電極部Ａ１と、側面電極部Ａ１から第３および第４の側面１３，１４の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面１３，１４に形成された側面電極部Ｂ１と、側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備えている。
【００３４】
そして、第２の電極部Ｂの回り込み電極部Ｂ２は、複数の第１の内部電極（側面引出し内部電極）２１のうち最も外側に位置する最外層内部電極２１ａの、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う領域に達するように形成されている。
【００３５】
以下、本発明の実施形態にかかる積層セラミック電子部品（積層セラミックコンデンサ）についてさらに詳しく説明する。
【００３６】
（１）セラミック素体
この実施形態の積層セラミックコンデンサ５０を構成するセラミック素体１０は、上述のように、複数のセラミック層３を積層することにより形成され、互いに対向する第１の端面１および第２の端面２と、第１および第２の端面１，２を連結する、それぞれ互いに対向する第１の側面１１および第２の側面１２ならびに第３の側面１３および第４の側面１４とを有するセラミック素体１０を備えている。
【００３７】
セラミック素体１０は、第１および第２の端面１１，１２を略正方形とする四角柱形状（ほぼ直方体状）とされている。セラミック素体１０は、コーナー部および稜部が面取りされ、丸みが付けられている。
【００３８】
ここで、図２に示すように、第１および第２の端面１，２間を結ぶ距離（長さ）をＬ、その方向をＬ方向、第１および第２の側面間を結ぶ距離（幅）をＷ、その方向をＷ方向、第３および第４の側面間を結ぶ距離（厚さ）をＴ、その方向をＴ方向とそれぞれ定義すると、セラミック素体１０は、Ｗ方向およびＬ方向に延びかつＴ方向に積層された複数のセラミック層３からなる積層構造を有している。
なお、セラミック素体１０は、Ｗ方向とＴ方向の長さ（すなわち、幅Ｗと厚さＴ）が略同一で、第１および第２の端面１および２が正方形を有する角柱構造であることが好ましい。
また、各セラミック層の厚みは０．５〜１０μｍであることが好ましい。
【００３９】
セラミック層を構成するセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いることも可能である。
【００４０】
（２）内部電極
この実施形態の積層セラミックコンデンサ５０は、上述のように、内部電極として、第１および第２の側面１１，１２に引き出された複数の第１の内部電極（側面引出し内部電極）２１と、第１および第２の端面１，２に引き出された複数の第２の内部電極（端面引出し内部電極）２２を備えている。
そして、複数の第１の内部電極（側面引出し内部電極）２１と、複数の第２の内部電極（端面引出し内部電極）２２は、セラミック素体１０の積層方向すなわちＴ方向に、セラミック層３を介して交互に積層（配列）されている。
【００４１】
（２−１）第１の内部電極（側面引出し内部電極）
この実施形態にかかる積層セラミックコンデンサ５０において、第１の内部電極（側面引出し内部電極）２１は接地用電極（グラウンド用電極）として機能するように構成されている。
第１の内部電極２１は、図４（ａ）に示すように、平面形状が十字状に形成され、中央部がセラミック層３を介して隣り合う第２の内部電極２２の対向部２２ｚと対向する対向部２１ｚとして機能するように構成されている。
また、第１の内部電極（側面引出し内部電極）２１の互いに対向する一対の端部２１ｘ，２１ｙは、それぞれ、セラミック素体１０の第１および第２の側面１１，１２に露出している。すなわち、第１の内部電極２１は、第１の側面１１から第２の側面１２に至るように構成されている。
【００４２】
（２−２）第２の内部電極（端面引出し内部電極）
この実施形態にかかる積層セラミックコンデンサ５０において、第２の内部電極（端面引出し内部電極）２２は信号用電極として機能するように構成されている。
第２の内部電極２２は、図４（ｂ）に示すように、幅広の帯状に構成されており、互いに対向する一対の端部２２ｘ，２２ｙは、それぞれ、セラミック素体１０の第１および第２の端面１，２に露出している。すなわち、第２の内部電極２２は、第１の端面１から第２の端面２に至るように構成されている。
【００４３】
そして、第２の内部電極（端面引出し内部電極）２２の中央部は、セラミック層３を介して隣り合う第１の内部電極２１の対向部２１ｚと対向する対向部２２ｚとして機能するように構成されている。
なお、第１および第２の内部電極２１および２２を構成する導電材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
また、第１および第２の内部電極２１および２２の各厚みは、０．３〜２．０μｍであることが好ましい。
【００４４】
なお、この実施形態の積層セラミックコンデンサ５０においては、第１の内部電極２１の対向部２１ｚと、第２の内部電極２２の対向部２２ｚとがセラミック層３を介して対向する領域において静電容量が生じる。なお、この実施形態では、この静電容量が生じる領域を有効部と定義する。
【００４５】
一方、セラミック層３の積層方向に沿って、第１の内部電極２１および第２の内部電極２２がいずれも存在しない外側の領域を外層部と定義する。
この実施形態の積層セラミックコンデンサ５０においては、セラミック素体１０の第３の側面１３側および第４の側面１４側にそれぞれ外層部１０ａ（図２参照）が存在している。
【００４６】
なお、外層部１０ａの厚み（Ｔ方向に沿った寸法）は、セラミック素体１０の第１および第２の側面１１，１２から、第２の内部電極２２までの、Ｗ方向に沿った寸法（ギャップ寸法）に比べ得て、同等であることが好ましいが、それより薄く形成されていてもよい。一方、外層部１０ａの厚みが過度に厚くなると、望ましくない製品の大型化を招くため、この実施形態の積層セラミックコンデンサ５０においては、外層部の厚みが、６０μｍ以下であることが好ましい。
【００４７】
（３）外部電極
この実施形態の積層セラミック電子部品は、上述のように、外部電極として、第１および第２の側面１１，１２に形成される側面外部電極３１と、第１および第２の端面に形成される端面外部電極４１とを有している。
また、側面外部電極３１と端面外部電極４１とは、異なる電位に接続される。
【００４８】
また、側面外部電極３１と端面外部電極４１とは、下地層（外部電極本体）とその上に形成されるめっき層とを備えた構成を有していることが好ましい。
この実施形態において、側面外部電極３１および端面外部電極４１は、金属粉末とガラスを含む導電性ペーストを塗布して焼成した下地層を備えている。
下地層を構成する金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
下地層の厚みは、１０〜５０μｍであることが好ましい。
【００４９】
めっき層を構成する金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
めっき層は、複数のめっき層から構成されていてもよい。好ましい例として、Ｎｉめっき層とＳｎめっき層の２層構造などが挙げられる。
めっき層の各層の厚みは、最も厚い部分において、１〜２０μｍであることが好ましい。
【００５０】
（３−１）側面外部電極
この実施形態の積層セラミックコンデンサ５０において接地用電極（グラウンド用電極）として機能する側面外部電極３１は、セラミック素体１０の第１〜第４の側面１１〜１４を周回するように形成されている。
なお、側面外部電極３１は、少なくとも第１の内部電極２１が引き出されセラミック素体１０の第１および第２の側面１１，１２に配設されていることが必要である。側面外部電極３１は、必ずしもセラミック素体の第１〜第４の側面を周回するように配設されていなくてもよいが、セラミック素体の第１〜第４の側面１１〜１４を周回するように配設することにより、セラミック素体１０の側面について方向性のない積層セラミック電子部品を得ることが可能になり、テーピング包装時や実装時に方向性を選別せずに扱うことができて好ましい。
【００５１】
また、この実施形態の積層セラミックコンデンサ５０では、上述のように、側面外部電極３１は、第１および第２の側面１１，１２に形成された側面電極部Ａ１と、側面電極部Ａ１から第３および第４の側面１３，１４の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面１３，１４に形成された側面電極部Ｂ１と、側面電極部Ｂ１から、第１および第２の側面の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを備えている。
【００５２】
そして、第２の電極部Ｂの回り込み電極部Ｂ２は、複数の第１の内部電極（側面引出し内部電極）２１のうち最も外側に位置する最外層内部電極２１ａの、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う領域に達するように、言い換えると、外層部１０ａの厚み寸法より回り込み電極部Ｂ２の長さの方が長くなるように構成されている。
【００５３】
すなわち、この実施形態の積層セラミックコンデンサにおいては、側面外部電極３１の、最外層内部電極２１ａを覆う領域は、第１の電極部Ａと第２の電極部Ｂとが、最外層内部電極２１ａを覆う領域において重なり合うように構成されている。
【００５４】
側面外部電極３１を構成する第１の電極部Ａと、第２の電極部Ｂは、導電性ペーストを塗布して焼き付けることにより形成されており、側面外部電極３１の、最外層内部電極２１ａを覆う領域は、第１の電極部Ａを形成するための導電性ペーストと、第２の電極部Ｂを形成するための導電性ペーストが重ねて塗布された状態で焼成することにより形成された、二度塗り構造とされており（図５参照）、最外層内部電極２１ａを覆う領域の側面外部電極３１の厚みが、他の第１の内部電極２１の、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う領域（最外層内部電極２１ａの露出した部分を覆う領域以外の領域）のうち最も厚みの薄い部分よりも薄くならないように構成されている。
すなわち、最外層内部電極２１ａを覆う領域は、他の第１の内部電極２１の露出部分を覆う領域よりも、耐湿性が劣ることがないように構成されている。
なお、図５では、側面外部電極３１の、最外層内部電極２１ａを覆う領域が二度塗り構造であることがわかるように、当該部分が２層の電極層からなる構造として図示しているが、側面外部電極の焼成の条件によっては、２層の界面ははっきり確認できなくなる場合もあるものと考えられる。
【００５５】
なお、第１の電極部Ａと第２の電極部Ｂは、いずれが下層側であってもよいが、以下に説明するように、第１の電極部Ａが下層側であることが好ましい。
【００５６】
第１および第２の側面に形成された側面電極部Ａ１と、第３および第４の側面の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａの、該側面電極部Ａ１上に、第２の電極部Ｂの回り込み電極部Ｂ２を形成することにより、セラミック素体１０の側面の内部電極２１の露出した部分が、第１の電極部Ａの側面電極部Ａ１により一体的に覆われた状態で、第２の電極部Ｂの回り込み電極部Ｂ２が、最外層内部電極２０ａの第１および第２の側面に露出した部分を覆う領域に達するように形成されることになるため、内部電極の露出した領域をより確実に覆うことができる。その結果、より耐湿信頼性に優れ、側面外部電極と内部電極との接続信頼性に優れた積層セラミック電子部品を得ることが可能になる。
【００５７】
この実施形態の積層セラミックコンデンサでは、上述のように、側面外部電極３１を構成する側面電極部Ａ１の厚みが薄くなりやすい端部（すなわち、最外層内部電極２１ａの露出した部分を覆う領域）が二度塗り構造となるようにして、側面外部電極の要部の厚みが確保されるようにしているので（図５参照）、外部電極の全体的な厚みを過度に厚くすることなく、セラミック素体の内部への水分の浸入を抑制することが可能になり、耐湿信頼性を向上させることができる。
【００５８】
また、この実施形態では、側面外部電極３１は、最外層内部電極２１ａを覆う領域が二度塗り構造とされている一方で、その他の内部電極２１を覆う領域は二度塗り構造とはされていない。このようにすることにより、側面外部電極３１の全体厚みが厚くなり、製品寸法を基準値内にするために、セラミック素体１０の寸法を抑えたりする必要をなくして、容量設計の自由度が高く、耐湿信頼性に優れた積層セラミック電子部品を提供することが可能になる。
【００５９】
また、この実施形態の積層セラミックコンデンサにおいては、側面外部電極３１を構成する第１の電極部Ａの、セラミック素体１０の第１および第２の側面１１，１２に形成された側面電極部Ａ１の最狭部の幅（Ｌ方向の寸法）を、第２の電極部Ｂを構成する、セラミック素体１０の第３および第４の側面１３，１４に形成された側面電極部Ｂ１の最狭部の幅よりも広くすることが好ましい。このように、セラミック素体１０の第１の内部電極２１の露出した部分を覆う機能を果たす、上記側面電極部Ａ１の最狭部の幅を、第２の電極部Ｂの側面電極部Ｂ１の最狭部の幅より広くすることにより、セラミック素体１０の内部への水分の浸入をより確実に抑制することが可能になる。
【００６０】
また、この実施形態の積層セラミックコンデンサにおいては、側面外部電極３１を構成する第１の電極部Ａの厚みを、第２の電極部Ｂの厚みよりも厚くすることが好ましい。第１の電極部Ａの厚みを大きくすることにより、最外層内部電極２１ａを覆う領域における側面外部電極３１（詳しくは、側面電極部Ａ１）の厚みを大きくしたり、側面外部電極３１（詳しくは、側面電極部Ａ１）の幅を広く形成したりしやすくなり、より耐湿性を向上させることが可能になる。
【００６１】
また、第２の電極部Ｂの厚みを第１の電極部Ａより薄く形成することにより、製品寸法を基準値内の寸法とするためにセラミック素体１０の外層部１０ａの厚みを小さくしたりすることが不要になり、外層部１０ａの厚みを確保して信頼性を向上させることができる。
【００６２】
（３−２）端面外部電極
また、この実施形態の積層セラミックコンデンサにおいて信号用電極として機能する端面外部電極４１は、セラミック素体１０の第１および第２の端面１，２に形成されている。
なお、端面外部電極４１は、端面電極部４１ａと第１〜第４の側面１１〜１４に回り込むように形成された回り込み電極部４１ｂを備えている。
【００６３】
［積層セラミックコンデンサの作製］
次に、実施形態にかかる積層セラミックコンデンサの製造方法について説明する。
【００６４】
セラミック層となるセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。
セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、バインダーおよび溶剤が含まれるが、公知のバインダーや有機溶剤を用いることができる。
【００６５】
そして、セラミックグリーンシート上に、例えばスクリーン印刷などの方法により、所定のパターンで内部電極用導電性ペーストを印刷し、内部電極パターンを形成する。
【００６６】
それから、上述のようにして各種の内部電極パターンが印刷されたセラミックグリーンシートと、内部電極パターンの形成されていない外層用セラミックグリーンシートを、所定枚数、所定順序で積層し、マザー積層体を作製する。
【００６７】
そして、このマザー積層体をラバープレスなどの方法により積層方向にプレスする。プレスされたマザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００６８】
それから、この生のセラミック素体を焼成することにより、セラミック素体を得る。焼成温度は、セラミック材料や内部電極材料などにもよるが、通常は、９００〜１３００℃であることが好ましい。
【００６９】
次に、焼成後のセラミック素体を研磨し、セラミック素体のコーナー部や稜部を面取りして丸みを付ける。研磨方法としては、バレル研磨などの方法を用いることができる。これにより、図２に示すようなセラミック素体１０が得られる。
【００７０】
焼成後のセラミック素体１０に、側面外部電極（の下地層）を形成する。側面外部電極（の下地層）を形成する方法としては、代表的な例として、導電性ペーストを塗布して焼き付ける方法が挙げられる。なお、導電性ペーストを塗布して焼き付ける際の具体的な方法に特別の制約はなく、公知の種々の方法の中から適切な方法を任意に選択して用いることが可能である。
【００７１】
例えば、特開２００１−５７３１１号公報に開示されているような装置を用いて、ペースト層に収容された導電性ペーストをスリット板に形成されたスリットから押し出して塗布する方法などを用いることができる。
【００７２】
その場合、１度目にセラミック素体１０の第１および第２の側面（左右の両側面）１１，１２の積層方向（Ｔ方向）全体に導電性ペーストを帯状に塗布した後、２度目の塗布工程では、セラミック素体１０の第３および第４の側面（上下の両側面）１３，１４の幅方向（Ｗ方向）全体に導電性ペーストを帯状に塗布することにより、セラミック素体１０を周回する側面外部電極３１（図１）を形成することが可能になるとともに、回り込み電極部Ｂ２（図１）が形成されるようにすることができる。
【００７３】
また、１度目にセラミック素体１０の第１および第２の側面１１，１２の積層方向（Ｔ方向）全体に導電性ペーストを帯状に塗布した後、２度目の塗布工程では、中央だけにペーストが押し出されないように加工されたスリットから導電性ペーストを押し出して、第１および第２の側面１１，１２の積層方向（Ｔ方向）の両端側のみに塗布するようにすることもできる。
回り込み電極部Ｂ２の長さはスリットから押し出すペースト量を調整することにより変えることができる。
【００７４】
他には、円周面に形成された導電性ペースト用の溝を有するローラーを用い、ローラーに保持させた導電性ペーストを転写して、セラミック素体の表面に導電性ペーストを塗布するローラー転写法を用いることができる（例えば、特開２０１２−２８５０２号公報の段落００９２，００９３や、特開２００１−１６７９８９号公報参照）。
【００７５】
このようなローラー転写法を用いる場合、セラミック素体１０を保持具に保持し、１回目の塗布として、セラミック素体１０の第１および第２の側面（左右の両側面）１１，１２に導電性ペーストを塗布し、形成された導電性ペースト塗布膜を乾燥させる。
【００７６】
それから、セラミック素体１０を保持具から抜き取り、９０°回転させて（向きを９０度変えて）から再度保持具に保持し、２回目の塗布として、セラミック素体１０の第３および第４の側面（上下の両側面）１３，１４に導電性ペーストを塗布する。これにより、セラミック素体１０を周回する側面外部電極３１（図１）を形成するとともに、回り込み電極部Ｂ２を形成することができる。
回り込み電極部Ｂ２の長さはローラー転写の際の押し付け圧力を調整することにより変えることができる。
【００７７】
なお、いずれの塗布方法を用いる場合も、導電性ペーストの塗布は、上述のように、内部電極２１が露出している第１および第２の側面１１，１２に対して最初に行うことが好ましいが、場合によっては、１回目に、セラミック素体１０の第３および第４の側面（上下の両側面）１３，１４に導電性ペーストを塗布し、２回目に、セラミック素体１０の第１および第２の側面（上下の両側面）１１，１２に導電性ペーストを塗布することも可能である。
【００７８】
また、導電性ペーストを塗布するにあたって、セラミック素体１０が角柱構造である場合は、導電性ペーストの塗布前に、カメラなどの光学的手段により内部電極２１の露出の有無を検出することにより、第１および第２の側面１１，１２を確実に検出して、所定の位置に導電性ペーストを塗布することができる。
【００７９】
次に、セラミック素体１０の端面に、端面外部電極（の下地層）を形成する。端面外部電極（の下地層）を形成するにあたっては、セラミック素体の両端面に、端面外部電極用の導電性ペースト塗布膜を形成する。
【００８０】
それから、上述のようにして形成した側面外部電極用および端面外部電極用の導電性ペースト塗布膜を焼成する。焼成温度は、通常、７００〜９００℃であることが好ましい。
これにより、側面外部電極（の下地層）および端面外部電極（の下地層）が形成される。
【００８１】
その後、例えば、電解めっき法などの公知の方法で、めっき処理を行い下地層上にめっき層を形成する。めっき層としては、Ｎｉめっき層、Ｓｎめっき層の順で、下地層上にめっき層を形成してもよい。
これにより、図１に示すような構造を有する積層セラミックコンデンサが得られる。
【００８２】
［特性の評価］
（１）特性の評価に供した試料
作製した積層セラミックコンデンサ（試料）の特性を評価するため、図１に示すような構造を有し、下記の条件を備えた３三端子型の積層セラミックコンデンサ（表１の試料番号１の試料）を用意した。すなわち、この積層セラミックコンデンサは、側面外部電極３１が、第１および第２の側面１１，１２に形成された側面電極部Ａ１と、側面電極部Ａ１から第３および第４の側面１３，１４の一部に回り込むように形成された回り込み電極部Ａ２とを有する第１の電極部Ａと、第３および第４の側面１３，１４に形成された側面電極部Ｂ１と、側面電極部Ｂ１から、第１および第２の側面１１，１２の一部に回り込むように形成された回り込み電極部Ｂ２とを有する第２の電極部Ｂとを有し、第２の電極部Ｂの回り込み電極部Ｂ２が、第１の内部電極２１のうち最も外側に位置する最外層内部電極２１ａの、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う領域に達するように形成された、本発明の要件を満たす積層セラミックコンデンサである。
【００８３】
＜試料番号１の試料の条件＞
（ａ）製品寸法
Ｌ：１．０ｍｍ、Ｗ：０．５ｍｍ、Ｔ：０．５ｍｍ
（ｂ）内部電極
厚み：０．６μｍ
内部電極枚数（層数）：４２０枚
第１の内部電極（グラウンド用電極）  ：２１０枚、
第２の内部電極（信号用電極）：２１０枚
（ｃ）外層部の厚み：３０μｍ  （ｄ）最外層内部電極の露出部を覆う側面外部電極の厚み：表１に記載
【００８４】
また、比較のため、セラミック素体１の第１および第２の側面１１，１２にのみ側面電極を形成してなる積層セラミックコンデンサ（表１の試料番号２の比較例として試料）を用意した。この比較例の積層セラミックコンデンサは、セラミック素体１０の第１および第２の側面１１，１２に露出した部分を覆う側面外部電極が一層構造で厚みの薄い、本発明の要件を備えていない積層セラミックコンデンサである。
【００８５】
（２）評価方法
（ａ）側面外部電極の厚み
試料のＷＴ面（端面）を、第１および第２の側面に引き出された第１の内部電極が露出するまで研磨した。そして、研磨断面の、最外層内部電極の、セラミック素体の第１および第２の側面への露出部分を覆う領域における「側面外部電極の厚み」を、デジタルマイクロスコープ（ＫＥＹＥＮＣＥ製ＶＨＸ−１００）により測定した。測定は、５個の試料のそれぞれについて、前記領域における「側面外部電極の厚み」を４箇所で行った。合計データ数は、試料数５×測定箇所４＝２０となる。
「側面外部電極の厚み」の最小値と、上記データから算出した「側面外部電極の厚み」の平均値を表１に示す。
【００８６】
（ｂ）耐湿信頼性
試料を試験基板（基板厚み１．６ｍｍ、単層基板）に実装し、試験槽に設置した。試験槽としては、ＥＳＰＥＣ製ＥＨＳ−２１１ＭＤ、電圧印加／抵抗測定は、ＥＳＰＥＣ製ＡＭＩ−１５０−Ｓ−２５を用いた。
試験条件は、８５℃／８５％／４Ｖ／１０００ｈｒとし、１８個の試料について耐湿信頼性試験を実施した。
そして、試験終了時の抵抗が、試験初期値からＬｏｇＩＲで１桁以上低下した場合を抵抗不良とした。
抵抗不良発生数を表１に併せて示す。
【００８７】
【表１】
2014027077.tif 000003
【００８８】
（ｃ）側面外部電極の幅
表１の試料番号１の試料について、側面外部電極３１を構成する第１の電極部Ａの、第１および第２の側面１１，１２に位置する側面電極部Ａ１の最狭部の幅と、第２の電極部Ｂの、第３および第４の側面１３，１４に位置する側面電極部Ｂ１の最狭部の幅を測定した。測定は、金属顕微鏡（ＮＩＫＯＮ製ＭＭ−６０）を用いて行った。
測定は、５個の試料について行い、各試料の第１および第２の側面１１，１２のそれぞれ、あるいは第３および第４の側面１３，１４のそれぞれについて行った。合計データ数は、試料数５×測定箇所２＝１０となる。
最狭部の幅の最小値と、上記データから算出した最狭部の幅の平均値を、表２に示す。
【００８９】
【表２】
2014027077.tif 000004
【００９０】
（３）評価結果
表１に示すように、本発明の要件を備えた試料番号１の試料の場合、最外層内部電極の露出部分を覆う領域における「側面外部電極の厚み」は、平均値が１０．３５μｍ、最小値が５．１９μｍと、本発明の要件を備えていない比較例の試料２の、平均値５．０９μｍ、最小値１．５７μｍに比べて十分に厚くなっており、耐湿信頼性試験における抵抗低下の発生も認められないことが確認された。なお、試料番号２の比較例の試料では、１８個の試料のすべてについて、抵抗不良が発生していることが確認された。
【００９１】
また、本発明の要件を満たす試料番号１の試料における、第１および第２の側面に位置する側面電極部Ａ１の最狭部の幅と、第３および第４の側面に位置する側面電極部Ｂ１の最狭部の幅の関係については、表２に示すように、前者の方が最狭部の幅の最小値、および、最狭部の幅の平均値のいずれについても大きいことが確認された。
【００９２】
このように、内部電極２１が露出している第１および第２の側面（左右の側面）１１，１２に位置する側面電極部Ａ１の最狭部の幅を、第３および第４の側面（上下の側面）１３，１４に位置する側面電極部Ｂ１に比べて広くすることにより、耐湿信頼性を向上させることができて好ましい。
【００９３】
なお、上記実施形態では、本発明の効果が最も期待できる３端子型の積層セラミックコンデンサを例にとって説明したが、本発明において、積層セラミック電子部品の種類はこれに限られるものではなく、帯状の側面外部電極を有する種々の積層セラミック電子部品に適用することが可能である。
【００９４】
例えば、側面に引出される内部電極は備えているが、端面に引出される内部電極を備えていない積層セラミック電子部品などにも本発明を適用することが可能である。
【００９５】
また、本発明は、帯状の側面外部電を複数備えている、例えば積層コンデンサアレイのような積層セラミック電子部品にも適用することが可能である。
【００９６】
また、本発明はさらにその他の点においても上記実施形態に限定されるものではなく、セラミック素体を構成するセラミック層や内部電極の層数、寸法、形状などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
【符号の説明】
【００９７】
１                  セラミック素体の第１の端面
２                  セラミック素体の第２の端面
３                  セラミック層
１０                セラミック素体
１０ａ              セラミック素体の外層部
１１                セラミック素体の第１の側面
１２                セラミック素体の第２の側面
１３                セラミック素体の第３の側面
１４                セラミック素体の第４の側面
２１                第１の内部電極（側面引出し内部電極）
２１ａ              最外内部電極（最も外側に位置する第１の内部電極）
２１ｘ，２１ｙ      第１の内部電極の対向する一対の端部
２１ｚ              第２の内部電極の対向部と対向する対向部
２２                第２の内部電極（端面引出し内部電極）
２２ｘ，２２ｙ      第２の内部電極の対向する一対の端部
２２ｚ              第１の内部電極の対向部と対向する対向部
３１                側面外部電極
４１                端面外部電極
４１ａ              端面外部電極を構成する端面電極部
４１ｂ              端面外部電極を構成する回り込み電極部
５０                積層セラミックコンデンサ
Ａ                  側面外部電極を構成する第１の電極部
Ａ１                第１の電極部Ａを構成する側面電極部
Ａ２                第１の電極部Ａを構成する回り込み電極部
Ｂ                  側面外部電極を構成する第２の電極部
Ｂ１                第２の電極部Ｂを構成する側面電極部
Ｂ２                第２の電極部Ｂを構成する回り込み電極部
Ｌ                  第１および第２の端面間を結ぶ方向
Ｗ                  第１および第２の側面間を結ぶ方向
Ｔ                  第３および第４の側面間を結ぶ方向
【図１】
2014027077.tif 000005
【図２】
2014027077.tif 000006
【図３】
2014027077.tif 000007
【図４】
2014027077.tif 000008
【図５】
2014027077.tif 000009
【図６】
2014027077.tif 000010