(57)【要約】【課題】マイクロバンプのバンプ密度を向上させることができる、半導体装置を提供する。【解決手段】半導体チップの一面に配置されたバンプ領域２と、バンプ領域２に千鳥格子状に配置された複数のマイクロバンプ３とを備えている。複数のマイクロバンプ３が配列されている複数のバンプ列について、隣接するバンプ列間のピッチＸｂと、同一のバンプ列に配列された隣接するマイクロバンプ３ａ、３ｂ間のピッチＹａとが異なることを特徴とする。【選択図】図２
2014179433.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの一面に配置された電極領域と、
前記電極領域の周辺部に配置された予備電極領域と、
前記電極領域に千鳥格子状に配置された複数のマイクロバンプと、
前記予備電極領域に千鳥格子状に配置された複数の予備マイクロバンプと、
を備えており、前記複数のマイクロバンプが配列されているバンプ列について、隣接する前記バンプ列の距離と、前記バンプ列に隣接して配列された隣接する前記マイクロバンプ間の距離とが異なり、前記バンプ列に隣接する２つのマイクロバンプと前記バンプ列に隣接して配列された隣接する１つのマイクロバンプは二等辺三角形をなし、この二等辺三角形の底角の和は頂角よりも大きく、
前記予備マイクロバンプは、前記マイクロバンプ列の偶数列又は奇数列のいずれか一方の延長上に配置されており、
前記マイクロバンプ及び前記予備マイクロバンプは、前記半導体チップを他の半導体チップと積層し、電気的に接続するためのシリコン貫通電極の接続部に用いられることを特徴とする、半導体装置。
【請求項２】
半導体チップの一面に配置された電極領域と、
前記電極領域に千鳥格子状に配置された複数の電極と、
を備えており、前記複数の電極が配列されている電極列について、隣接する前記電極列間の距離と、前記電極列に隣接して配列された隣接する前記電極間の距離とが異なることを特徴とする、半導体装置。
【請求項３】
前記電極は、マイクロバンプであることを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記電極は、前記半導体チップを他の半導体チップと積層し、電気的に接続するために用いられることを特徴とする、請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記電極領域の周辺部に予備電極領域が配置されており、前記予備電極領域に、千鳥格子状に複数の予備電極が配置されており、前記予備電極は、前記電極列の延長上に配置されていることを特徴とする、請求項２乃至請求項４に記載の半導体装置。
【請求項６】
前記予備電極は、前記電極列の偶数列又は奇数列のいずれか一方の延長上に配置されていることを特徴とする、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置に関する。
【背景技術】
【０００２】
近年、デジタル機器の高機能化や高性能化に伴い、論理回路やメモリ回路間のデータ転送速度の向上やメモリ容量の増加の必要性が高まっている。これに応えるものとして、１つのパッケージの中に、複数の半導体チップを積層するＣｏＣ（Chip on Chip）方式の積層型半導体装置が実用化されている。ＣｏＣ方式の積層型半導体装置の中でも、積層する半導体チップ間を、直径３０μｍ程度の微小なバンプ（以下、マイクロバンプと示す）で直接的に接合すると、数千個程度の多点接続が可能となる。多点接続が可能になることで、バス幅を拡大したり、伝送速度を向上させたりすることができる。
【０００３】
上述のような積層型半導体装置では、一般的には、多数のマイクロバンプをｍ行ｎ列の正方格子状のマトリクスに配列したバンプ領域内をチップ内に設け、このマイクロバンプを用いて半導体チップ同士を接合している。近年の半導体チップの小型化に伴い、バンプ領域も縮小する必要があるのだが、マイクロバンプの個数を保ったままバンプ領域を縮小するためには、マイクロバンプ間の相対距離（ピッチ）を狭くするか、マイクロバンプの大きさを小さくしなくてはならない。
【０００４】
しかしながら、マイクロバンプ間の狭ピッチ化や、バンプサイズの小型化には限界があるため、これらのアプローチによるバンプ領域の縮小は難しいという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３４５３４７号公報
【特許文献２】特開２００６−１６５５９１号公報
【特許文献３】特開２００６−１３５４４号公報
【特許文献４】特開２００９−２４６３５９号公報
【特許文献５】特開２０１１−１４２１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態は、マイクロバンプのバンプ密度を向上させることができる、半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本実施形態の半導体装置は、半導体チップの一面に配置された電極領域と、前記電極領域に千鳥格子状に配置された複数の電極とを備えている。前記複数の電極が配列されている電極列について、隣接する前記電極列間の距離と、前記電極列に隣接して配列された隣接する前記電極間の距離とが異なることを特徴とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係わる半導体装置１の構造を説明する概略平面図。
【図２】バンプ領域２におけるマイクロバンプ３の配列の一例を説明する概略平面図。
【図３】マイクロバンプ３ａ、３ｂ、３ｃで形成される三角形の内角θａと、同三角形の面積との関係を示す表。
【図４】半導体チップ間をマイクロバンプ３で接合するＣｏＣ方式の積層型半導体装置の一例を説明する概略図。
【図５】図４の積層型半導体装置のＡ−Ａ´の断面を説明する概略断面図。
【図６】第２の実施形態に係わるバンプ領域２、スペアバンプ領域４、リペア制御部５の構成を説明する概略平面図。
【図７】第２の実施形態に係わるバンプ領域２、スペアバンプ領域４、リペア制御部５の別の構成を説明する概略平面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態を説明する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係わる半導体装置１の構造を説明する概略平面図である。図１に示すように、本実施形態の半導体装置１は、例えばシリコンの単結晶から成る半導体基板上に、所定の回路やメモリなどが形成される回路領域が形成されている。更に半導体装置１の表面上には、複数のマイクロバンプ３が配置される、電極領域としてのバンプ領域２とが設けられている。バンプ領域２には、例えば直径３０μｍ程度の微小な電極であるマイクロバンプ３が多数形成されている。マイクロバンプ３は、半導体装置１に形成されている回路やメモリなどの回路領域とＴＳＶ（Through Silicon Via、シリコン貫通電極）などによって電気的に接続され、電源供給や信号の入出力を行う外部電極として用いられる。
【００１１】
バンプ領域２におけるマイクロバンプの配列について、図２を用いて説明する。図２は、バンプ領域２におけるマイクロバンプ３の配列の一例を説明する概略平面図である。図２に示すように、複数のマイクロバンプ３は、バンプ領域２内に千鳥格子状に配置されている。具体的には、Ｙ方向に並行に一定のピッチ（＝Ｙａ）で配置された複数個のマイクロバンプ３から成るバンプ列が、左から第１列、第２列のように複数列設けられている。そして、偶数列のバンプ列は、奇数列のバンプ列に対して、Ｙ方向に所定距離（例えば、Ｙａ／２）ずらして配置されている。ここでは、偶数列のバンプ列をずらしているがこれに限定されず、奇数列のバンプ列を偶数列に対してずらすことも可能である。
【００１２】
隣り合う行において、最も近いマイクロバンプ間のピッチは、最小バンプピッチより短くならないようにする。例えば、図２において、１行目に配置されているマイクロバンプ３ａと、２行目に配置されているマイクロバンプ３ｃとのピッチ（＝Ｘａ）は、最小バンプピッチにする。ここで、最小バンプピッチとは、マイクロバンプの形成不良や機能的不具合（例えば、隣接するマイクロバンプ同士がくっついて導通状態になってしまう不具合など）を起こすことなく、マイクロバンプを配置することが可能なピッチのことである。
【００１３】
次に、最小ピッチを構成する隣接する列のマイクロバンプ３の具体的な配置について、３つのマイクロバンプ３ａ，３ｂ，３ｃを用いて説明する。
【００１４】
本実施形態においては、マイクロバンプ３ｂの位置の内角θａと、マイクロバンプ３ａの位置の内角θｂとの和が９０度よりも大きく、かつ、１２０度以下になるように、マイクロバンプ３ａ、３ｂ、３ｃが配置される。また、マイクロバンプ３ａとマイクロバンプ３ｂとのピッチ、マイクロバンプ３ａとマイクロバンプ３ｃとのピッチ、及びマイクロバンプ３ｂとマイクロバンプ３ｃとのピッチ、の全てのピッチ（すなわち、三角形の全ての辺の長さ）が、最小バンプ距離より短くならないように、マイクロバンプ３ａ、３ｂ、３ｃが配置される。
【００１５】
ここで、図３を用いて、正方格子状のマトリクスにマイクロバンプを配置する場合のバンプ密度と、本実施形態における、千鳥格子状にマイクロバンプを配置する場合のバンプ密度とを比較する。図３は、マイクロバンプ３ａ、３ｂ、３ｃで形成される三角形の内角θａと、同三角形の面積との関係を示す表である。図３に示す表において、Ｙは三角形の底辺に相当し、具体的にはマイクロバンプ３ａとマイクロバンプ３ｂとのピッチを示している。また、同表において、Ｘは三角形の高さに相当し、具体的にはマイクロバンプ３ｃからマイクロバンプ３ａとマイクロバンプ３ｂとを結ぶ辺（底辺）までの距離を示している。
【００１６】
ここでは、３つのマイクロバンプ３ａ、３ｂ、３ｃで形成される三角形の面積を比較することにより、バンプ密度の比較を行う。すなわち、三角形の面積が小さいほうが、よりバンプを密に配置することができる配置方法であるので、バンプ密度が高いといえる。
【００１７】
正方格子状のマトリクスにマイクロバンプを配置する場合、例えば図２において、内角θｂが９０度、内角θａが４５度になるように、隣り合うバンプ列はＸ方向にもＹ方向にもずれることなく配置されている。すなわち、正方格子状のマイクロバンプは、直角二等辺三角形を構成している。また、マイクロバンプ３ａとマイクロバンプ３ｂとのピッチＹａと、マイクロバンプ３ａとマイクロバンプ３ｃとのピッチＸａとが、共に最小バンプピッチになるように配置される。最小バンプピッチを例えば２０μｍとする場合、図３の表の１行目に示すように、マイクロバンプ３ａ、３ｂ、３ｃで形成される三角形の面積は２００μｍ２となる。
【００１８】
次に、マイクロバンプ３ａとマイクロバンプ３ｂとのピッチＹａと、マイクロバンプ３ａとマイクロバンプ３ｃとのピッチＸａとは共に最小バンプピッチのまま、偶数列のバンプ列を、奇数列のバンプ列に対してＹ方向に所定距離ずらしていき、三角形の面積の変化を求める。内角θａが大きくなるほどＹ方向のずれ量も大きくなるので、ここでは、内角θａの大きさを４５度から１度ずつ大きくしていき、それぞれの場合の三角形の面積を算出していく。
【００１９】
内角θａを４６度、４７度、…、５９度、６０度と大きくしていくと、図３に示すように、三角形の面積は１９９．８８、１９９．５１、…、１７６．５９、１７３．２１、と小さくなっていく。このようにして、三角形の面積を求めていくと、ピッチＹａが最小バンプピッチのときは、θａが６０度のとき、すなわち、３つのマイクロバンプ３ａ、３ｂ、３ｃで形成される三角形が正三角形の場合に面積が最小となることがわかる。このように配置することで、正方格子状のマトリクスにマイクロバンプを配置するよりも、高密度にマイクロバンプ３を配置することができる。従って、同じ個数のマイクロバンプ３を配置するために必要なバンプ領域２の面積を縮小することができることがわかる。
【００２０】
なお、この場合の奇数のバンプ列と偶数のバンプ列との距離Ｘｂは、以下の式（１）で表される。
【数１】
2014179433.tif 000003
【００２１】
このとき、Ｘｂ＜Ｙａとなる。従って、バンプ領域２のＹ方向がＹａ／２分長くなったとしても、Ｘ方向を大幅に短くすることができる。ひいては、バンプ密度を向上させることができる。
【００２２】
次に、マイクロバンプ３ａとマイクロバンプ３ｃとのピッチ、及び、マイクロバンプ３ｂとマイクロバンプ３ｃとのピッチが、共に最小バンプピッチである場合、すなわち３つのマイクロバンプ３ａ、３ｂ、３ｃで形成される三角形が二等辺三角形である場合について説明する。この場合、内角θａと内角θｂを底角とし、マイクロバンプ３ａ，３ｂ，３ｃがなす角を頂角とする二等辺三角形となる。底角θａ、θｂの和は頂角より大きい。すなわち、底角θａ、θｂの和は１２０度以下で、かつ９０度よりも大きい二等辺三角形を構成する。この二等辺三角形の底辺となる、同じバンプ列に連続して配置される２個のマイクロバンプ３のピッチ（図２におけるマイクロバンプ３ａとマイクロバンプ３ｂとのピッチＹａ）は、最小バンプピッチよりも大きくなる。しかしこの場合、奇数のバンプ列と偶数のバンプ列との距離が上述の式（１）よりも更に短くなるため、マイクロバンプ３ａ、３ｂ、３ｃで形成される三角形の面積は、正方格子状のマトリクス配置の場合よりも小さくなる。従って、バンプ領域２のＹ方向の長さは、従来よりも長くなるものの、Ｘ方向の長さが短縮されるので、トータルとしてバンプ領域２の面積を縮小することができる。
【００２３】
なお、マイクロバンプ３ａとマイクロバンプ３ｃとのピッチ、又は、マイクロバンプ３ｂとマイクロバンプ３ｃとのピッチの一方が、最小バンプピッチよりも大きい場合、すなわち、３つのマイクロバンプ３ａ、３ｂ、３ｃで形成される三角形が不等辺三角形である場合においても、内角θａと内角θｂとの和が１２０度以下、かつ９０度よりも大きい角度（すなわち、内角θａと内角θｂとの和が、残りの内角よりも大きくなる角度）になるようにバンプ列を配置することで、マイクロバンプ３ａ、３ｂ、３ｃで形成される三角形の面積を、正方格子状のマトリクス配置の場合よりも小さくすることができる。
【００２４】
マイクロバンプ３ａ、３ｂのピッチを底辺とし、マイクロバンプ３ｃから底辺に対し直角に下した長さを高さとする三角形とした場合、以下の条件が成り立つ。第１に、高さより底辺が長い。第２に、高さはバンプの最少ピッチより短い。第３に内角θａ，θｂの和は内角∠３ａ,３ｃ,３ｂよりも大きい。なお、３辺のうち、少なくとも１辺がバンプの最少ピッチであることが望ましい。すなわち、上記条件を満たせば三角形の形状に制限はない。例えば、正三角形、二等辺三角形、不等辺三角形でもよい。
【００２５】
上述のように、本実施形態によれば、多数のマイクロバンプ３を半導体基板の表面に行列状に配置する場合奇数列のバンプ列に対して偶数列のバンプ列を所定距離だけ列方向にずらし、千鳥格子状に配置する。これによって、マイクロバンプ３のピッチは最小バンプピッチより短くならないように保ちながらバンプ列間の距離を縮小することができ、バンプ密度を向上させることができる。したがって、マイクロバンプ３の個数も減じることなく、マイクロバンプ３を形成するバンプ領域２の面積を縮小することができる。また、同じ面積のバンプ領域２であっても多数のマイクロバンプ３を形成することができる。
【００２６】
また、本実施形態によれば、従来の半導体装置に対してマイクロバンプ３の配置を変更するだけでよいので、マイクロバンプ３自体の小型化や、最小バンプピッチの縮小技術を開発するのに比べて、低コストでバンプ密度を向上させることができ、バンプ領域２の面積を縮小することができる。
【００２７】
次に、図４及び図５に示すように、ＣｏＣ方式の積層型半導体装置において、積層する半導体チップ間をマイクロバンプで直接的に接合する場合にも適用する例について説明する。
【００２８】
図４は、半導体チップ間をマイクロバンプ３で接合するＣｏＣ方式の積層型半導体装置の一例を説明する概略図である。また、図５は、図４の積層型半導体装置のＡ−Ａ´の断面を説明する概略断面図である。
【００２９】
図４は、３枚の半導体チップ１、１ａ、１ｂを積層して１つの積層型半導体装置を形成する一例を示している。半導体チップ１には、半導体チップ１ａと対向する面に、多数のマイクロバンプ３が形成されたバンプ領域２が設けられている。また、半導体チップ１ａ，１ｂのそれぞれ対向面にも多数のマイクロバンプが形成されている。
【００３０】
図５に示すように、真ん中に配置されている半導体チップ１ａには、ＴＳＶ（Through Silicon Via、シリコン貫通電極）７が設けられている。ＴＳＶの表面には、他の半導体チップと接合するための接続点としてマイクロバンプ３が形成されている。従って、半導体チップ１ａは、基板の表面側と裏面側の両面にマイクロバンプ３が形成されている。また、最下層に位置する半導体チップ１ｂは、半導体チップ１ａと対向する面に、多数のマイクロバンプ３が形成されている。このように、積層型半導体装置を形成する場合において、半導体チップに設けられたＴＳＶの接続点として用いるマイクロバンプ３を、上述のように千鳥格子状に配置することで、バンプ領域２を縮小することができる。従って、半導体装置の小型化を図ることができる。
【００３１】
（第２の実施形態）
上述した第１の実施形態の半導体装置１には、他の半導体装置との接続に必要な数のマイクロバンプ３が配置されたバンプ領域２が形成されていた。これに対し、本実施形態においては、バンプ領域２に形成されているマイクロバンプ３に欠陥が発生した場合に、代替となるスペアのマイクロバンプを配置した、予備電極領域としてのスペアバンプ領域が形成されている点が異なっている。本実施形態の半導体装置１は、スペアバンプ領域と、リペア制御部以外の構成要素は第１の実施形態と構成要素が同じであるので、同じ符号を付して説明は省略する。
【００３２】
本実施形態の半導体装置１における、バンプ領域２、スペアバンプ領域４、及びリペア制御部５の構成について、図６を用いて説明する。図６は、第２の実施形態に係わるバンプ領域２、スペアバンプ領域４、リペア制御部５の構成を説明する概略平面図である。図６に示すように、本実施形態の半導体装置１では、半導体基板の表面に設けられたバンプ領域２の周辺部に、スペアバンプ領域４が形成されている。スペアバンプ領域４には、予備電極としてスペア用のマイクロバンプ３１が配置されている。スペア用のマイクロバンプ３１は、通常の半導体装置間の接続に用いられるマイクロバンプ３と同様に、千鳥格子状に配置されている。すなわち、１個または一定のピッチで配置された複数個のマイクロバンプ３１から成るバンプ列が、複数列設けられている。そして、偶数列のバンプ列は、奇数列のバンプ列に対して、列方向に所定距離ずらして配置されている。このように、スペア用のマイクロバンプ３１を千鳥格子状に配置することで、スペアバンプ領域４を縮小することができる。
【００３３】
また、バンプ領域２の周辺部には、マイクロバンプ３に欠陥が発生した場合に、機能不全となったマイクロバンプ３´の替わりにスペア用のマイクロバンプ３１を用い、正常に接続が行われるように救済措置を行うための、リペア制御部５も設けられている。例えば、図６において、左から２列目上から２行目のマイクロバンプ３´に欠陥が発生した場合、リペア制御部５は、当該マイクロバンプ３´が配置されている列（左から２列目）の延長上に設けられているスペア用のマイクロバンプ３１を用いて当該マイクロバンプ３´の代替とし、回路の切り替えを行うことで救済措置を講じる。
【００３４】
このように、本実施形態によれば、バンプ領域２内のマイクロバンプ３に欠陥が発生した場合に備え、冗長機能を実現すべくスペア用のマイクロバンプ３１を配置する。当該マイクロバンプ３１を千鳥格子状に配置することで、正方格子状に配置する場合に比べ、マイクロバンプ３１間のピッチや総数を変えることなく、バンプ密度を向上させることができる。したがって、スペアバンプ領域４を縮小することができる。
【００３５】
なお、スペアバンプ領域４は、図６において実線で示すようにバンプ領域２の周辺部において、列方向もしくは行方向の一辺にのみ形成してもよいし、点線で示すようにバンプ領域２の周辺を囲むように形成してもよい。すなわち、バンプ領域２の周辺部の必要な部分に、スペアバンプ領域４を形成することができる。同様に、スペアバンプ領域４の配置やリペアの規模に応じて、リペア制御部５もバンプ領域２の周辺部の必要な部分に形成することができる。
【００３６】
また、図６に示す一例では、マイクロバンプ３の列と一対一に対応するように、マイクロバンプ３の列の数と同数のスペア用マイクロバンプ３１を設けているが、必ずしも同数でなくてもよい。例えば、図７に示すように、マイクロバンプ３の偶数列の延長上にのみスペア用マイクロバンプ３１を配置してもよい。図７は、第２の実施形態に係わるバンプ領域２、スペアバンプ領域４、リペア制御部５の別の構成を説明する概略平面図である。この場合、スペア用マイクロバンプ３１の総数が図６に示す一例の半分になるため、スペアバンプ領域４を更に縮小することができる。また、図７に示すようにスペア用マイクロバンプ３１を配置することで、救済後の対称性を確保することができる。
【００３７】
また、本実施形態ではＣｏＣ方式の積層型半導体装置を例に説明を行ったが、これに限定されず半導体チップとパッケージ基板、パッケージ基板間などの電極配列にも実施することが可能である。
【００３８】
本明細書における各「部」は、実施の形態の各機能に対応する概念的なもので、必ずしも特定のハードウェアやソフトウエア・ルーチンに１対１には対応しない。従って、本明細書では、実施の形態の各機能を有する仮想的回路ブロック（部）を想定して実施の形態を説明した。
【００３９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４０】
１…半導体装置、２…バンプ領域、３ａ、３ｂ、３ｃ…マイクロバンプ、４…スペアバンプ領域、５…リペア制御部、３１…スペア用マイクロバンプ
【図１】
2014179433.tif 000004
【図２】
2014179433.tif 000005
【図３】
2014179433.tif 000006
【図４】
2014179433.tif 000007
【図５】
2014179433.tif 000008
【図６】
2014179433.tif 000009
【図７】
2014179433.tif 000010