(57)【要約】【課題】ＣＰＵごとに電源ＩＣを開発する必要性を無くす。【解決手段】電源ＩＣ１０は、フィルタ回路２０と協働してフィードバック電圧（ＶFB）に応じた出力電圧（ＶO）を生成する。ＣＰＵ３０は、出力電圧を電源電圧として用いて駆動する。出力電圧が印加される出力ライン５１とグランドとの間に分圧抵抗Ｒ３及びＲ４の直列回路を設け、分圧抵抗Ｒ３及びＲ４間の接続点５２の電圧をフィードバック電圧として電源ＩＣ１０に供給する。ＣＰＵ３０の起動前においては、分圧抵抗Ｒ３に並列接続されたスイッチング素子Ｑ１がオフとされ、分圧抵抗Ｒ３及びＲ４の抵抗値に依存するフィードバック電圧が所定の初期目標電圧と一致するように出力電圧が生成される。ＣＰＵ３０の起動後、ＣＰＵ３０は、フィードバック電圧の目標電圧の調整とスイッチング素子Ｑ１のターンオンを介して電源電圧を所望値に設定する。【選択図】図１
2014027751.tif 000002
【特許請求の範囲】
【請求項１】
フィードバック電圧に応じた出力電圧を出力する電圧出力回路と、
前記電圧出力回路の出力電圧が印加される出力ラインと基準電位を有する基準ラインとの間に接続された複数の分圧抵抗の直列回路と、
前記複数の分圧抵抗間の接続点と前記出力ラインとの間に介在するスイッチング素子と、
前記接続点における電圧を前記フィードバック電圧として前記電圧出力回路に供給するフィードバックラインと、
前記出力電圧を用いて駆動し、前記フィードバック電圧の目標電圧を設定可能な処理回路と、を備え、
前記処理回路の起動後に前記スイッチング素子がターンオンされる
ことを特徴とする電源処理装置。
【請求項２】
前記処理回路の起動前において、前記電圧出力回路は、前記フィードバック電圧が所定の初期目標電圧と一致するように動作し、
前記処理回路は、自身の起動後において前記目標電圧を設定するための制御信号を出力する
ことを特徴とする請求項１に記載の電源処理装置。
【請求項３】
前記処理回路は、前記初期目標電圧と各分圧抵抗の抵抗値に応じた前記電圧出力回路の出力電圧を用いて起動した後、前記制御信号の出力によって前記目標電圧を第１電圧に設定してから前記スイッチング素子をターンオンし、その後、再度の前記制御信号の出力によって前記目標電圧を第２電圧に設定する
ことを特徴とする請求項２に記載の電源処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源処理装置に関する。
【背景技術】
【０００２】
電源回路では、出力のフィードバックによって出力電圧の安定化を図ることが多い（例えば下記特許文献１参照）。図５に、従来の電源処理装置のブロック図を示す。電源回路９０１は、電源ＩＣ（Integrated Circuit）を含み、所定の電源動作により入力電圧から出力電圧を生成する。電源回路９０１のフィードバック端子には出力電圧がフィードバック電圧として供給されており、電源回路９０１は、フィードバック電圧と設定された目標電圧とが一致するように電源動作を行う。ＣＰＵ（Central Processing Unit）９０２は、電源回路９０１の出力電圧を電源電圧として駆動し、制御信号を電源回路９０１に与えることで目標電圧を所望値に設定することができる。
【０００３】
但し、当然であるが、ＣＰＵ９０２の起動前においてＣＰＵ９０２は目標電圧を設定することができない。ＣＰＵ９０２の起動前においては、電源回路９０１にて予め固定的に定められた初期目標電圧が利用されて、出力電圧は初期目標電圧と一致する。従って例えば、動作可能電圧範囲が１．２Ｖ〜１．４ＶのＣＰＵ９０２に対して初期目標電圧が１．１Ｖや１．５Ｖの電源回路９０１を接続してもＣＰＵ９０２を起動できない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１７６９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電子機器に搭載されるＣＰＵの電源電圧は年々低下することが多く、複数種の電子機器に対して、必要な電源電圧が互いに異なる複数種のＣＰＵが搭載されることも一般的である。また、必要な電源電圧が互いに異なる複数種のＣＰＵが１つの電子機器に搭載されることもある。ＣＰＵごとに当該ＣＰＵに適した初期目標電圧を持つ電源回路を用意すればＣＰＵの起動不良は回避される。しかしながら、ＣＰＵごとに電源回路の開発が必要になることは非効率である（開発コストが増大する）し、部品品種の増加は部品管理コスト等の観点から望ましくない。
【０００６】
そこで本発明は、開発コスト等の低減に寄与する電源処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る電源処理装置は、フィードバック電圧に応じた出力電圧を出力する電圧出力回路と、前記電圧出力回路の出力電圧が印加される出力ラインと基準電位を有する基準ラインとの間に接続された複数の分圧抵抗の直列回路と、前記複数の分圧抵抗間の接続点と前記出力ラインとの間に介在するスイッチング素子と、前記接続点における電圧を前記フィードバック電圧として前記電圧出力回路に供給するフィードバックラインと、前記出力電圧を用いて駆動し、前記フィードバック電圧の目標電圧を設定可能な処理回路と、を備え、前記処理回路の起動後に前記スイッチング素子がターンオンされることを特徴とする。
【０００８】
これにより、処理回路の起動前においては、各分圧抵抗の抵抗値に依存するフィードバック電圧に応じた出力電圧が電圧出力回路から出力される。従って、各分圧抵抗の抵抗値を適切に設定しておくことで処理回路を正常に起動させることができる。つまり、各分圧抵抗の抵抗値設計にて処理回路の必要電圧変化に対応でき、処理回路ごとに電圧出力回路を開発する必要がなくなる。これは開発コスト及び部品管理コストの低減に寄与する。処理回路の起動後、処理回路は目標電圧の設定を介してフィードバック電圧（結果、出力電圧）を所望値に調整することができる。この際、各分圧抵抗の抵抗値誤差の影響による出力電圧の精度劣化が懸念されるが、適切な時期にスイッチング素子をターンオンすることで、その影響を排除することができる。
【０００９】
具体的には例えば、前記処理回路の起動前において、前記電圧出力回路は、前記フィードバック電圧が所定の初期目標電圧と一致するように動作し、前記処理回路は、自身の起動後において前記目標電圧を設定するための制御信号を出力しても良い。
【００１０】
処理回路の起動前においては、各分圧抵抗の抵抗値に依存するフィードバック電圧が初期目標電圧と一致するように出力電圧が生成される。従って、各分圧抵抗の抵抗値を適切に設定しておくことで処理回路を正常に起動させることができる。処理回路の起動後、制御信号の出力による目標電圧の設定を介してフィードバック電圧（結果、出力電圧）を所望値に調整することができる。
【００１１】
より具体的には例えば、前記処理回路は、前記初期目標電圧と各分圧抵抗の抵抗値に応じた前記電圧出力回路の出力電圧を用いて起動した後、前記制御信号の出力によって前記目標電圧を第１電圧に設定してから前記スイッチング素子をターンオンし、その後、再度の前記制御信号の出力によって前記目標電圧を第２電圧に設定しても良い。
【００１２】
これにより、処理回路を正常に起動させた後、スイッチング素子のターンオンによって各分圧抵抗の抵抗値誤差の影響を排除することができ、目標電圧の第２電圧への設定により出力電圧の最適化を図ることができる。
【発明の効果】
【００１３】
本発明によれば、開発コスト等の低減に寄与する電源処理装置を提供することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る電源回路及びその周辺回路の回路図である。
【図２】本発明の実施形態に係る電子機器の外観斜視図である。
【図３】本発明の実施形態に係る、電源電圧の生成及び調整に注目した、電子機器の動作フローチャートである。
【図４】図１の電源ＩＣの出力電圧及びフィードバック電圧の波形を示す図である。
【図５】従来の電源処理装置の概略ブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。
【００１６】
本実施形態の電子機器１に搭載される電源回路及びその周辺回路を図１に示す。電子機器１は、任意の情報の取得、記録、再生又は加工等を行うことのできる任意の情報機器であり、例えば、撮像装置、携帯電話機、情報端末、パーソナルコンピュータ、電子書籍リーダ、電子辞書、ゲーム機器又はナビゲーション装置である。図２に、撮像装置として機能する電子機器１の外観斜視図を示す。撮像装置として機能する電子機器１は、静止画像を撮影及び記録可能なデジタルスチルカメラ又は静止画像及び動画像を撮影及び記録可能なデジタルビデオカメラである。
【００１７】
電子機器１は、電源ＩＣ（Integrated Circuit）１０、フィルタ回路２０、ＣＰＵ（Central Processing Unit）３０及び分圧回路４０を備えると共に、符号５１〜５３及びＱ１によって参照される各部位を備える。
【００１８】
電源ＩＣ１０は、直流の入力電圧ＶIの入力を受ける電圧入力端子１１と、電源ＩＣ１０の出力電圧が出力される電圧出力端子１２と、フィードバック電圧ＶFBの入力を受けるフィードバック端子１３と、必要なデジタル値を保持するレジスタ１４と、入力電圧ＶIをスイッチングするスイッチング回路１５と、分圧抵抗Ｒ１及びＲ２と、を備える。例えば、電子機器１に搭載されたバッテリ（不図示）の出力電圧を入力電圧ＶIとして用いることができる。電圧出力端子１２に加わる電圧は、スイッチングによってパルス幅変調された脈動電圧である。
【００１９】
フィルタ回路２０は、電圧出力端子１２における脈動電圧を平滑化することにより直流の出力電圧ＶOを生成する。直流の出力電圧ＶOが印加されるラインを出力ライン５１と呼ぶ。具体的には、フィルタ回路２０はインダクタＬ１及びコンデンサＣ１から成り、インダクタＬ１の一端は電圧出力端子１２に接続され、インダクタＬ１の他端は出力ライン５１に接続されていると共にコンデンサＣ１を介してグランドに接続されている。尚、図１に示すフィルタ回路２０の構成は例示であり、様々に変更可能である。本実施形態において、特に記述無き限り、任意の電圧は０Ｖ（ボルト）の基準電位から見た電圧を指す。基準電位を有するライン（基準ライン）をグランドと呼ぶ。ラインと配線は同義である。
【００２０】
ＣＰＵ３０は、出力ライン５１に接続された電源端子３１を備えており、電源端子３１に加わる出力電圧ＶOを電源電圧として用いて駆動する。ＣＰＵ３０は、電子機器１が実現すべき様々な処理を実行することができる。例えば、電子機器１が固体撮像素子を有する撮像装置である場合、ＣＰＵ３０は、固体撮像素子の出力信号に対する信号処理、該信号処理を経て得られた画像を表示部（不図示）又は記録媒体（不図示）に出力する処理などを実行する。また、ＣＰＵ３０は、ゲート信号及び目標電圧制御信号を出力することができるが、これについては後述する。
【００２１】
分圧回路４０は、出力ライン５１及びグランド間に介在する複数の分圧抵抗の直列回路である。ここでは、分圧回路４０が、互いに直列接続された分圧抵抗Ｒ３及びＲ４にて形成されているものとする。分圧抵抗Ｒ３は複数の抵抗の直列回路であっても良いし、分圧抵抗Ｒ４は他の複数の抵抗の直列回路であっても良い。分圧抵抗Ｒ３の一端は出力ライン５１に接続され、分圧抵抗Ｒ３の他端は分圧抵抗Ｒ４の一端に接続されている。分圧抵抗Ｒ４の他端はグランドに接続されている。分圧抵抗Ｒ３及びＲ４間の接続点を特に接続点５２と呼ぶ。接続点５２は、フィードバックライン５３を介してフィードバック端子１３に接続されている。このため、接続点５２における電圧はフィードバック電圧ＶFBとしてフィードバック端子１３に供給される。
【００２２】
分圧抵抗Ｒ３に対して並列にＮチャンネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であるスイッチング素子Ｑ１が接続されている。従って、スイッチング素子Ｑ１は出力ライン５１及び接続点５２間に直列に介在している。より具体的には、ＭＯＳＦＥＴとしてのスイッチング素子Ｑ１のドレイン及びソースは夫々出力ライン５１及び接続点５２に接続されている。スイッチング素子Ｑ１がオンのとき、分圧抵抗Ｒ３の両端間がバイパスされて出力ライン５１及びフィードバックライン５３が直結され、フィードバック電圧ＶFBは出力電圧ＶOと一致する。スイッチング素子Ｑ１がオフのときには“ＶFB＝ＶO×Ｒ４／（Ｒ３＋Ｒ４）”となる。
【００２３】
スイッチング素子Ｑ１のゲートは図示されないプルダウン抵抗を介してグランドに接続されており、ＣＰＵ３０の起動前においては、当該プルダウン抵抗の作用によりスイッチング素子Ｑ１はオフに維持されている。
【００２４】
フィードバック電圧ＶFBは、電源ＩＣ１０に内蔵された分圧抵抗Ｒ１及びＲ２にて分圧され、分圧によって得られた電圧ＶFB'がスイッチング回路１５に供給される。電圧ＶFB'の電圧値は“ＶFB×Ｒ２／（Ｒ１＋Ｒ２）”である。スイッチング回路１５は、電圧ＶFB'が所定の基準電圧ＶREFと一致するように入力電圧ＶINをスイッチングして上記脈動電圧を電圧出力端子１２から出力する。結果、フィードバック電圧ＶFBに応じた出力電圧ＶOが出力ライン５１に出力されることになる。尚、本実施形態における任意の数式において、記号“ＶO”，“ＶFB”及び“ＶREF”は、夫々、出力電圧ＶO、フィードバック電圧ＶFB及び基準電圧ＶREFの電圧値を示しており、記号“Ｒ１”、“Ｒ２”、 “Ｒ３”及び“Ｒ４”は、夫々、分圧抵抗Ｒ１、Ｒ２、Ｒ３及びＲ４の抵抗値を示している。
【００２５】
上述の説明から明らかなように、電圧値“ＶREF×（Ｒ１＋Ｒ２）／Ｒ２”はフィードバック電圧ＶFBの目標値として機能する。即ち、電圧値“ＶREF×（Ｒ１＋Ｒ２）／Ｒ２”を持つ電圧はフィードバック電圧ＶFBの目標電圧として機能し、電源ＩＣ１０は、フィルタ回路２０と協働して、フィードバック電圧ＶFBが該目標電圧と一致するように、出力電圧ＶOを生成、調整及び出力する。
【００２６】
分圧抵抗Ｒ２は可変抵抗として形成され、レジスタ１４に保持されたデジタル値に応じた抵抗値を持つ。ＣＰＵ３０は、目標電圧制御信号を電源ＩＣ１０に供給することでレジスタ１４の保持デジタル値を任意に変更することができ、この変更によって分圧抵抗Ｒ２の抵抗値を所望値に設定することができる。目標電圧制御信号は例えばシリアル信号として形成される。分圧抵抗Ｒ２の抵抗値が変化すれば上記の目標電圧も変化し、目標電圧が変化すればフィードバック電圧ＶFB及び出力電圧ＶOも変化する。このように、ＣＰＵ３０は、必要な目標電圧制御信号を電源ＩＣ１０に与えることで、目標電圧の電圧値（従って、フィードバック電圧ＶFB及び出力電圧ＶOの電圧値）を所望値に設定することができる。尚、設定対象である目標電圧を設定電圧と呼んでも良い。
【００２７】
但し、当然ではあるが、ＣＰＵ３０の起動前においては目標電圧制御信号を生成することができない。電源ＩＣ１０の起動後且つＣＰＵ３０の起動前であって目標電圧制御信号が一度も電源ＩＣ１０に与えられていない状況下においては、分圧抵抗Ｒ２の抵抗値は電源ＩＣ１０において予め定められた初期抵抗値Ｒ２INTを持ち、結果、フィードバック電圧ＶFBは電源ＩＣ１０において予め定められた初期目標電圧（初期設定電圧）と一致する。初期目標電圧の電圧値は“ＶREF×（Ｒ１＋Ｒ２INT）／Ｒ２INT”である。
【００２８】
本実施形態では、スイッチング素子Ｑ１がオフになっている状態でＣＰＵ３０を起動させた後、目標電圧制御信号を用いて目標電圧（従って出力電圧ＶO）を微調整し、その後にスイッチング素子Ｑ１をオンする。そして、再び目標電圧制御信号を用いて目標電圧（従って出力電圧ＶO）を所望値に調整する。このような動作の例を、図３及び図４を参照して詳細に説明する。図３は、ＣＰＵ３０の電源電圧の生成及び調整に注目した、電子機器１の動作フローチャートである。図４において、実線の折れ線３００Oは出力電圧ＶOの波形を表し、破線の折れ線３００FBはフィードバック電圧ＶFBの波形を表している。任意の整数ｉに対して時刻ｔi+1は時刻ｔiよりも後の時刻である。
【００２９】
ここでは、例として、電源ＩＣ１０において予め設定された初期目標電圧が１．１０Ｖであって、且つ、ＣＰＵ３０の動作可能電圧範囲が１．１０以上１．２５Ｖ以下であることを想定する。従って、ＣＰＵ３０の電源電圧（即ち電源端子３１に加わる出力電圧ＶO）が、１．１０Ｖ以上であって且つ１．２５Ｖ以下であるならばＣＰＵ３０は動作可能である。また、ＣＰＵ３０に供給されるべき電源電圧の最適値が１．１５Ｖであったとする。最適値及び動作可能電圧範囲は予め定められている。当然、最適値は動作可能電圧範囲に属する。最適値はＣＰＵ３０の電源電圧として要望される電圧の範囲の中央値であっても良い。ＣＰＵ３０の電源電圧として要望される電圧の範囲は、動作可能電圧範囲と一致していることもあるし、異なることもある（本例では異なっている）。電源ＩＣ１０の特性の温度ドリフト及び出力電圧ＶOの過渡的な変動や、ＣＰＵ３０の動作の適正化等を考慮すれば、最適値を目指して電源電圧（出力電圧ＶO）を調整することが望ましい。また、比率式“Ｒ３：Ｒ４＝０．０４：１．１０”が成立するように、分圧抵抗Ｒ３及びＲ４の抵抗値が設定されているものとする。
【００３０】
上記の想定下、電源機器１の電源スイッチ（不図示）がオンとされると、時刻ｔ0において、電源ＩＣ１０への入力電圧ＶIの供給が開始されて電源ＩＣ１０が起動する（ステップＳ１１）。電源ＩＣ１０が起動すると、電圧ＶFB及びＶOが０Ｖから上昇し、時刻ｔ1において電圧ＶFB及びＶOは夫々１．１０Ｖ及び１．１４Ｖに達して安定する（ステップＳ１２）。時刻ｔ1の直前においてＣＰＵ３０は起動されうるが、ここでは、説明の便宜上、ＣＰＵ３０が時刻ｔ1において起動すると考える。時刻ｔ1を含む時刻ｔ0及びｔ1間の期間では、上記プルダウン抵抗の作用によりスイッチング素子Ｑ１はオフとされている。また、初期目標電圧が１．１０Ｖであって且つ上記比率式の成立により、時刻ｔ1において出力電圧ＶOは１．１４Ｖになる。初期目標電圧の誤差等を考慮すると、初期目標電圧と一致する電源電圧をＣＰＵ３０に供給すると仮定しならばＣＰＵ３０の起動不良が懸念されるが、スイッチング素子Ｑ１のオフと分圧抵抗Ｒ３及びＲ４の適切な抵抗値設計により、当該懸念は払拭される。
【００３１】
ＣＰＵ３０の起動後、時刻ｔ2において、ＣＰＵ３０は、電源ＩＣ１０に対し１回目の目標電圧制御信号である第１目標電圧制御信号を出力し、これによって目標電圧を第１目標電圧に設定する（ステップＳ１３）。第１目標電圧は初期目標電圧よりも高い。この段階では未だスイッチング素子Ｑ１はオフとされている。第１目標電圧は、以下の第１条件及び第２条件の双方を満たすような電圧に決定される。第１条件は、スイッチング素子Ｑ１がオフのままでも出力電圧ＶOがＣＰＵ３０の動作可能電圧範囲内に収まるという条件である。第２条件は、後でスイッチング素子Ｑ１をオンにしても出力電圧ＶOがＣＰＵ３０の動作可能電圧範囲内に収まるという条件である。ここでは、第１目標電圧は１．１４Ｖであるとする。そうすると、時刻ｔ2において、フィードバック電圧ＶFBは１．１０Ｖから１．１４Ｖへと上昇する一方で出力電圧ＶOは１．１４Ｖから約１．１８Ｖへと上昇する。
【００３２】
次に、時刻ｔ3において、ＣＰＵ３０は、スイッチング素子Ｑ１をオンにするゲート信号をスイッチング素子Ｑ１のゲートに出力することでスイッチング素子Ｑ１をターンオンし（ステップＳ１４）、以後、スイッチング素子Ｑ１をオンのまま維持する。スイッチング素子Ｑ１のオンによって、出力電圧ＶOは、フィードバック電圧ＶFBと同じ１．１４Ｖまで低下する。
【００３３】
この後、時刻ｔ4において、ＣＰＵ３０は、電源ＩＣ１０に対し２回目の目標電圧制御信号である第２目標電圧制御信号を出力し、これによって目標電圧を第１目標電圧と異なる第２目標電圧に設定する（ステップＳ１５）。ＣＰＵ３０は第２目標電圧の電圧値を自由に定めてよい。典型的には例えば、ＣＰＵ３０は、上記最適値である１．１５Ｖを第２目標電圧に設定し、その後において、所定の本格的処理を実行する又は本格的処理の実行を許可する。本格的処理は、ＣＰＵ３０にて実行可能な処理の１つであり、高精度の電源電圧を必要とする複雑な処理（高解像度の動画像データの信号処理等）を含みうる。尚、時刻ｔ4より後、ＣＰＵ３０は、必要に応じて更に目標電圧制御信号を出力して目標電圧を第２目標電圧から変更しても良い。
【００３４】
上述の如く、ＣＰＵ３０の起動前においては、分圧抵抗Ｒ３及びＲ４の抵抗値に依存するフィードバック電圧ＶFBが初期目標電圧と一致するように出力電圧ＶOが生成される。従って、分圧抵抗Ｒ３及びＲ４の抵抗値を適切に設定しておくことでＣＰＵ３０を正常に起動させることができる。つまり、分圧抵抗Ｒ３及びＲ４の抵抗値設計にてＣＰＵ３０に必要な電源電圧の変化に対応でき、ＣＰＵ３０ごとに電源ＩＣ１０を開発する必要がなくなる。これは開発コスト及び部品管理コストの低減に寄与する。例えば、必要な電源電圧が１．１０Ｖ〜１．２５ＶのＣＰＵに対しても、必要な電源電圧が１．３０Ｖ〜１．４５ＶのＣＰＵに対しても、分圧抵抗Ｒ３及びＲ４の抵抗値を変えるだけで共通の電源ＩＣ１０を利用することができる。
【００３５】
ＣＰＵ３０の起動後、ＣＰＵ３０は目標電圧の設定を介してフィードバック電圧ＶFB（結果、出力電圧ＶO）を所望値に調整することができる。一方、電源ＩＣ１０内蔵の分圧抵抗（Ｒ１、Ｒ２）に加えて外付けの分圧抵抗（Ｒ３、Ｒ４）が設けられると、夫々の分圧抵抗の抵抗値誤差が加算されて電源電圧の精度劣化（所望値からのずれの増大）が懸念される。ＣＰＵ３０の処理する内容が複雑でない場合、ＣＰＵ３０の電源電圧が動作可能電圧範囲内に収まっていれば足る。しかしながら、高解像度の動画像データの信号処理等の複雑な処理をＣＰＵ３０で行う場合には、電源電圧の精度が高くないと（即ち、電源電圧値と上記最適値との誤差が相応に小さくないと）正常動作が出来なくなるケースがある。本実施形態では、分圧抵抗Ｒ３の利用によってＣＰＵ３０の正常起動を確保しつつ、分圧抵抗Ｒ３をバイパスする回路を設けることで電源電圧の精度劣化を補償する。つまり、分圧抵抗Ｒ３及びＲ４の追加に伴って生じる電源電圧の精度誤差を排除することができる。
【００３６】
＜＜変形等＞＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈１〜注釈３を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。
【００３７】
［注釈１］
スイッチング素子Ｑ１は、Ｎチャンネル型のＭＯＳＦＥＴに限定されない。スイッチング素子Ｑ１は、任意の種類の半導体スイッチング素子であって良く、また機械式スイッチ（リレー等）であっても良い。
【００３８】
［注釈２］
上述の電源ＩＣ１０では、分圧抵抗Ｒ２の抵抗値の調整によって目標電圧及び出力電圧ＶOの調整を行っているが、目標電圧制御信号の供給によって目標電圧及び出力電圧ＶOの調整が可能となる限り、電源ＩＣ１０の構成は任意である。例えば、目標電圧制御信号によって基準電圧ＶREFが調整されることで目標電圧及び出力電圧ＶOの調整が実現されても良い。
【００３９】
［注釈３］
電子機器１は電源処理装置を内包している。電源処理装置は、図１に示す各回路素子及び各ラインを含んで構成される。電源処理装置は、フィードバック電圧ＶFBに応じた出力電圧ＶOを出力する電圧出力回路と、出力電圧ＶOを用いて駆動する処理回路と、を備える。ＣＰＵ３０は処理回路の例である。図１の回路例において、電圧出力回路は電源ＩＣ１０及びフィルタ回路２０にて形成されている。電源ＩＣ１０単体又は電源ＩＣ１０及びフィルタ回路２０から成る回路を電源回路と呼ぶこともできる。フィルタ回路２０は電源ＩＣ１０に内蔵されていても良い。電圧出力回路は、電源回路に分類されない任意の回路であっても良い。
【符号の説明】
【００４０】
１  電子機器
１０  電源ＩＣ
２０  フィルタ回路
３０  ＣＰＵ
４０  分圧回路
５１  出力ライン
５２  接続点
５３  フィードバックライン
Ｒ３、Ｒ４  分圧抵抗
Ｑ１  スイッチング素子
【図１】
2014027751.tif 000003
【図２】
2014027751.tif 000004
【図３】
2014027751.tif 000005
【図４】
2014027751.tif 000006
【図５】
2014027751.tif 000007