(57)【要約】【課題】回路占有面積が小さく、高速動作が可能なレベルシフト回路を実現する事。【解決手段】レベルシフト回路１０は、入力信号の第一電位を第三電位に変換し、入力信号の第二電位を第四電位に変換する電位変換部１１と、第一電極１Ｅｄと第二電極２Ｅｄとを備え、第一電極１Ｅｄが入力部ＩＮに電気的に接続し、第二電極２Ｅｄが電位変換部１１の出力ノード（ＮＯＤＥ  Ａ）に電気的に接続する容量部１２と、第三電位を第五電位に変換し、第四電位を第六電位に変換するバッファー部１３と、を備える。容量部１２が入力信号を、容量結合にて、速やかに電位変換部１１の出力ノード（ＮＯＤＥ  Ａ）の電位に反映させるので、高速動作が可能なレベルシフト回路を実現する事ができる。【選択図】図１
2014179723.tif 000002
【特許請求の範囲】
【請求項１】
第一電位と第二電位との間の値を取る入力信号が入力される入力部と、
前記第一電位を第三電位に変換し、前記第二電位を第四電位に変換する電位変換部と、
第一電極と第二電極とを備え、前記第一電極が前記入力部に電気的に接続し、前記第二電極が前記電位変換部の出力ノードに電気的に接続する容量部と、
前記第三電位を第五電位に変換し、前記第四電位を第六電位に変換するバッファー部と、
を備え、
前記電位変換部の出力ノードと前記バッファー部の入力ノードとが電気的に接続される事を特徴とするレベルシフト回路。
【請求項２】
前記容量部はトランジスターからなり、前記トランジスターがオン状態となる様に、前記トランジスターのゲートは前記第一電極と前記第二電極との一方をなし、前記トランジスターのソースとドレインとは前記第一電極と前記第二電極との他方をなす事を特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記バッファー部は論理閾値電位を有し、
前記第三電位は前記論理閾値電位と前記第五電位との間の値を取り、
前記第四電位は前記論理閾値電位と前記第六電位との間の値を取る事を特徴とする請求項１又は２に記載のレベルシフト回路。
【請求項４】
前記バッファー部は、第一インバーターと第二インバーターとが、前記バッファー部の入力ノードと前記バッファー部の出力ノードとの間に、直列に電気的に接続されている事を特徴とする請求項１乃至３のいずれか一項に記載のレベルシフト回路。
【請求項５】
前記電位変換部は前記入力部と前記第六電位が供給される配線との間に、第一導電型トランジスターと第二導電型トランジスターとが直列に電気的に接続されており、前記第一導電型トランジスターのソースは前記入力部に電気的に接続されており、前記第二導電型トランジスターのソースは前記第六電位が供給される配線に電気的に接続されており、前記第一導電型トランジスターのドレインと前記第二導電型トランジスターのドレインとが前記第一導電型トランジスターのゲートと前記第二導電型トランジスターのゲートとに電気的に接続して前記電位変換部の出力ノードとなっている事を特徴とする請求項１乃至４のいずれか一項に記載のレベルシフト回路。
【請求項６】
請求項１乃至５のいずれか一項に記載のレベルシフト回路を備えた事を特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を備えた事を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
表示機能が付いた電子機器では、透過型電気光学装置や反射型電気光学装置が使用されている。これらの電気光学装置に光が照射され、電気光学装置により変調された透過光や反射光が表示画像となったり、或いはスクリーンに投影されて投射画像となったりしている。この様な電子機器に使用される電気光学装置としては液晶装置が知られており、これは液晶の誘電異方性と液晶層における光の旋光性とを利用して画像を形成するものである。
【０００３】
一般に、電気光学装置を駆動する為には、比較的高い電圧が要求される。一方、電気光学装置に、駆動の基準となるクロック信号や制御信号等を供給する外部制御回路は、半導体集積回路にて構成されており、その論理信号の振幅は１．８Ｖ程度から５Ｖ程度と低い電圧となっている。従って、電気光学装置には半導体集積回路からの低振幅の論理信号を高振幅の論理信号に変換する振幅変換回路（以下、レベルシフト回路と称する）が備えられているのが一般的である。レベルシフト回路の一例は特許文献１に記載されている。特許文献１の図１には容量結合動作によるレベルシフト回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１１０４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のレベルシフト回路では、信号のフィードバックによる電位制御回路が含まれている為に、回路の占有面積が大きいという課題があった。又、液晶装置では、表示画像の高精細化に伴いデータ量が増加している為に、更に、動画表示特性の改善や三次元表示駆動の面から高速駆動が必要となっている為に、レベルシフト回路の高速動作が強く求められている。換言すると、従来のレベルシフト回路では、占有面積が小さい回路（或いは回路規模の小さい回路で）で高速動作を行う事が困難であるという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態又は適用例として実現する事が可能である。
【０００７】
（適用例１）  本適用例に係わるレベルシフト回路は、第一電位と第二電位との間の値を取る入力信号が入力される入力部と、第一電位を第三電位に変換し、第二電位を第四電位に変換する電位変換部と、第一電極と第二電極とを備え、第一電極が入力部に電気的に接続し、第二電極が電位変換部の出力ノードに電気的に接続する容量部と、第三電位を第五電位に変換し、第四電位を第六電位に変換するバッファー部と、を備え、電位変換部の出力ノードとバッファー部の入力ノードとが電気的に接続される事を特徴とする。
この構成によれば、容量部が低振幅の入力信号を、容量結合にて、速やかに電位変換部の出力ノードの電位に反映させるので、高速動作が可能なレベルシフト回路を実現する事ができる。又、レベルシフト回路は回路規模が小さいので、占有面積を小さくする事ができる。換言すると、占有面積が小さく、高速動作が可能なレベルシフト回路を実現する事ができる。
【０００８】
（適用例２）  上記適用例に係わるレベルシフト回路において、容量部はトランジスターからなり、トランジスターがオン状態となる様に、トランジスターのゲートは第一電極と第二電極との一方をなし、トランジスターのソースとドレインとは第一電極と第二電極との他方をなす事が好ましい。
この構成によれば、トランジスターのゲート容量を容量部として使用できるので、容量部作成の為の特別な工程付加や回路レイアウトを必要としない。その為に、回路設計の自由度が増すと共に、通常工程と同じ簡単な製造工程にて、占有面積が小さく、高速動作が可能なレベルシフト回路を実現する事ができる。又、トランジスターがオン状態になる様に接続されているので、空乏層容量が発生せず、狭い面積のトランジスターにて容量部を構成する事ができる。
【０００９】
（適用例３）  上記適用例に係わるレベルシフト回路において、バッファー部は論理閾値電位を有し、第三電位は論理閾値電位と第五電位との間の値を取り、第四電位は論理閾値電位と第六電位との間の値を取る事が好ましい。
この構成によれば、第一電位と第二電位との間の値を取る入力信号を第五電位と第六電位との間の値を取る出力信号へと正しく振幅変換する事ができる。
【００１０】
（適用例４）  上記適用例に係わるレベルシフト回路において、バッファー部は、第一インバーターと第二インバーターとが、バッファー部の入力ノードとバッファー部の出力ノードとの間に、直列に電気的に接続されている事が好ましい。
この構成によれば、インバーターが二個との簡単な構成でバッファー部を構成する事ができる。更に、第五電位と第六電位との中間付近の電位となる第三電位と第四電位とを、出力部では、ほぼ第五電位とほぼ第六電位とする事ができる。
【００１１】
（適用例５）  上記適用例に係わるレベルシフト回路において、電位変換部は入力部と第六電位が供給される配線との間に、第一導電型トランジスターと第二導電型トランジスターとが直列に電気的に接続されており、第一導電型トランジスターのソースは入力部に電気的に接続されており、第二導電型トランジスターのソースは第六電位が供給される配線に電気的に接続されており、第一導電型トランジスターのドレインと第二導電型トランジスターのドレインとが第一導電型トランジスターのゲートと第二導電型トランジスターのゲートとに電気的に接続して電位変換部の出力ノードとなっている事が好ましい。
この構成によれば、簡単な回路で第一電位を第三電位に変換し、第二電位を第四電位に変換する事ができる。又、第三電位と第四電位とはバッファー部の論理閾値電位を挟む必要があるが、この構成では、第一導電型トランジスターと第二導電型トランジスターとのサイズの調整にて第三電位と第四電位とを調整できるので、容易に第三電位と第四電位とはバッファー部の論理閾値電位を挟む様に設定する事ができる。即ち、正しく機能するレベルシフト回路を容易に形成する事ができる。
【００１２】
（適用例６）  上記適用例のいずれか一項に記載のレベルシフト回路を備えた事を特徴とする電気光学装置。
この構成によれば、表示領域の外周に位置する周辺領域を狭め、高速駆動する電気光学装置を実現する事ができる。即ち、電気光学装置全体に対する表示領域の割合が広いデザイン性に優れた電気光学装置に高品位な表示を行わせる事ができる。
【００１３】
（適用例７）  上記適用例に記載の電気光学装置を備えた事を特徴とする電子機器。
この構成によれば、デザイン性に優れ、高品位表示が可能な電気光学装置を備えた電子機器を実現する事ができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１に係わるレベルシフト回路を説明した図。
【図２】比較例となるレベルシフト回路を説明した回路図。
【図３】実施形態１に係わるレベルシフト回路の機能を検証した図。
【図４】レベルシフト回路の動作原理を説明した図。
【図５】レベルシフト回路の動作原理を説明した図。
【図６】実施形態１に係わる電気光学装置の回路ブロック構成を示す模式平面図。
【図７】液晶装置の模式断面図。
【図８】液晶装置の電気的な構成を示す等価回路図。
【図９】実施形態１に係わる電子機器を説明する図。
【図１０】実施形態２に係わるレベルシフト回路を説明した図。
【図１１】実施形態３に係わるレベルシフト回路を説明した図。
【図１２】実施形態３に係わるレベルシフト回路の動作原理を説明した図。
【図１３】実施形態４に係わるレベルシフト回路を説明した図。
【図１４】実施形態５に係わるレベルシフト回路を説明した図。
【図１５】実施形態６に係わるレベルシフト回路を説明した図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００１６】
（実施形態１）
「回路機能」
図１は、実施形態１に係わるレベルシフト回路を説明した図であり、（ａ）は回路構成図、（ｂ）は電位関係図である。先ず、実施形態１に係わるレベルシフト回路１０の機能を、図１を参照して説明する。
【００１７】
図１（ａ）に示す様に、本実施形態に係わるレベルシフト回路１０は、入力信号が入力される入力部ＩＮと、電位変換部１１と、容量部１２と、バッファー部１３と、出力信号が出力される出力部ＯＵＴと、を少なくとも備えている。レベルシフト回路１０とは、不図示の低電圧系回路からの論理信号を、不図示の高電圧系回路に適する論理信号に変換する回路である。
【００１８】
レベルシフト回路１０への入力信号は、低電圧系回路（例えば、半導体集積回路にて構成される外部制御回路）にて生成され、図１（ｂ）に示す様に、第一電位Ｖ１と第二電位Ｖ２との間の値を取る。第一電位Ｖ１は低電圧系回路で使用される二つの電源電位（正電源電位と負電源電位）の一方であり、第二電位Ｖ２は低電圧系回路で使用される二つの電源電位（正電源電位と負電源電位）の他方である。本実施形態では、第一電位Ｖ１は低電圧系回路の負電源電位（低電圧系負電源電位ＶＳＳと称す）であり、第二電位Ｖ２は低電圧系回路の正電源電位（低電圧系正電源電位ＶＤＤと称す）である。入力信号は少なくとも論理０と論理１とを有し、本実施形態では、論理０に対応する入力信号は第一電位Ｖ１であるか、或いは第一電位Ｖ１に近い電位であり、少なくとも第一電位Ｖ１と第二電位Ｖ２との平均電位よりも第一電位Ｖ１側の値を取る電位である。同様に、論理１に対応する入力信号は第二電位Ｖ２であるか、或いは第二電位Ｖ２に近い電位であり、少なくとも第一電位Ｖ１と第二電位Ｖ２との平均電位よりも第二電位Ｖ２側の値を取る電位である。低電圧系回路における論理信号の振幅（低振幅の論理信号、第一電位Ｖ１と第二電位Ｖ２との電位差）は１．８Ｖ程度から５Ｖ程度で有る事が多い。
【００１９】
電位変換部１１は、第一電位Ｖ１を第三電位Ｖ３に変換すると共に、第二電位Ｖ２を第四電位Ｖ４に変換して、電位変換部１１の出力ノードに出力する。即ち、第一電位Ｖ１と第二電位Ｖ２との間の値を取る入力信号は、第三電位Ｖ３と第四電位Ｖ４との間の値を取る中間信号に変換される。具体的には、論理０の入力信号に対応する中間信号が第三電位Ｖ３又は第三電位Ｖ３に近い電位であり、論理１の入力信号に対応する中間信号が第四電位Ｖ４又は第四電位Ｖ４に近い電位である。本実施形態では、第三電位Ｖ３は電位変換部１１の出力ノードでの中間信号の内で低い方の電位（中間低電位ＶＭＬと称す）であり、第四電位Ｖ４は電位変換部１１の出力ノードでの中間信号の内で高い方の電位（中間高電位ＶＭＨと称す）である。
【００２０】
電位変換部１１の出力ノードとバッファー部１３の入力ノードとは電気的に接続され、電位変換部１１からの出力はバッファー部１３に入力される。以降、電位変換部１１の出力ノードとバッファー部１３の入力ノードとをノードＡ（ＮＯＤＥ  Ａ）と称す。バッファー部１３は、バッファー部１３に入力された第三電位Ｖ３を第五電位Ｖ５又は第五電位Ｖ５に近い電位に変換すると共に、第四電位Ｖ４を第六電位Ｖ６又は第六電位Ｖ６に近い電位に変換し、バッファー部１３の出力ノードから第五電位Ｖ５と第六電位Ｖ６との間の値を取る出力信号を出力する。バッファー部１３の出力ノードがレベルシフト回路１０の出力部ＯＵＴであり、このノードをノードＢ（ＮＯＤＥ  Ｂ）と称する。
【００２１】
第五電位Ｖ５は高電圧系回路で使用される二つの電源電位（正電源電位と負電源電位）の一方であり、第六電位Ｖ６は高電圧系回路で使用される二つの電源電位（正電源電位と負電源電位）の他方である。本実施形態では、第五電位Ｖ５は高電圧系回路の負電源電位（高電圧系負電源電位ＶＬＬと称す）であり、第六電位Ｖ６は高電圧系回路の正電源電位（高電圧系正電源電位ＶＨＨと称す）である。出力信号は、入力信号と同様に、少なくとも論理０と論理１とを有し、本実施形態では、論理０に対応する出力信号は第五電位Ｖ５であるか、或いは第五電位Ｖ５に近い電位であり、少なくとも第五電位Ｖ５と第六電位Ｖ６との平均電位よりも第五電位Ｖ５側の値を取る電位である。同様に、論理１に対応する出力信号は第六電位Ｖ６であるか、或いは第六電位Ｖ６に近い電位であり、少なくとも第五電位Ｖ５と第六電位Ｖ６との平均電位よりも第六電位Ｖ６側の値を取る電位である。高電圧系回路における論理信号の振幅（第五電位Ｖ５と第六電位Ｖ６との電位差）は低電圧系回路における論理信号の振幅（第一電位Ｖ１と第二電位Ｖ２との電位差）よりも大きく、電気光学装置では５Ｖ程度から５０Ｖ程度とされる事もある。本実施形態では、一例として、低電圧系回路における論理信号の振幅（第一電位Ｖ１と第二電位Ｖ２との電位差）が５Ｖとされ、高電圧系回路における論理信号の振幅（高振幅の論理信号、第五電位Ｖ５と第六電位Ｖ６との電位差）が１５．５Ｖとされている。又、本実施形態では、低電圧系負電源電位ＶＳＳと高電圧系負電源電位ＶＬＬとが等しく、両者が基準電位とされている（ＶＳＳ＝ＶＬＬ＝０Ｖ）。尚、低電圧系負電源電位ＶＳＳと高電圧系負電源電位ＶＬＬとは異なっていても良いし、基準電位とされていなくても良い。
【００２２】
上述の如く、バッファー部１３では、第三電位Ｖ３と第四電位Ｖ４との間の値を取る中間信号が、第五電位Ｖ５と第六電位Ｖ６の間の値を取る出力信号に変換される。バッファー部１３は論理閾値電位Ｖｔｒｉｐを有し、第三電位Ｖ３は論理閾値電位Ｖｔｒｉｐと第五電位Ｖ５との間の値を取り、第四電位Ｖ４は論理閾値電位Ｖｔｒｉｐと第六電位Ｖ６との間の値を取る。この様にバッファー部１３では、論理閾値電位Ｖｔｒｉｐよりも第五電位Ｖ５側の値を取る中間信号（第三電位Ｖ３）を第五電位Ｖ５により近づけると共に、論理閾値電位Ｖｔｒｉｐよりも第六電位Ｖ６側の値を取る中間信号（第四電位Ｖ４）を第六電位Ｖ６により近づける機能を有する回路である。こうして、レベルシフト回路１０では、第一電位Ｖ１と第二電位Ｖ２との間の値を取る入力信号が第五電位Ｖ５と第六電位Ｖ６との間の値を取る出力信号へと正しく振幅変換される。尚、厳密には以上の通りであるが、以降は説明の便宜を図る為、入力信号は、論理０の際に第一電位Ｖ１を取り、論理１の際に第二電位Ｖ２を取るものとする。同様に、中間信号は、論理０の際に第三電位Ｖ３を取り、論理１の際に第四電位Ｖ４を取るものとする。又、出力信号は、論理０の際に第五電位Ｖ５を取り、論理１の際に第六電位Ｖ６を取るものとする。尚、論理０と論理１との関係はこれらと反対であっても構わない。具体的には、論理０の際に、入力信号は第二電位Ｖ２を取り、中間信号は第四電位Ｖ４を取り、出力信号は第六電位Ｖ６を取り、論理１の際に、入力信号は第一電位Ｖ１を取り、中間信号は第三電位Ｖ３を取り、出力信号は第五電位Ｖ５を取る構成としても良い。
【００２３】
「回路構成」
次に、レベルシフト回路１０の構成を、図１を参照して説明する。
【００２４】
図１（ａ）に示す様に、電位変換部１１は入力部ＩＮと第六電位Ｖ６（本実施形態では高電圧系正電源電位ＶＨＨ）が供給される配線との間に、第一導電型トランジスターＴ１と第二導電型トランジスターＴ２とが直列に電気的に接続されている。本実施形態では、第一導電型トランジスターＴ１はＮ型トランジスターであり、第二導電型トランジスターＴ２はＰ型トランジスターである。より詳細には、Ｎ型の第一導電型トランジスターＴ１のソース１Ｓは入力部ＩＮに電気的に接続されており、Ｐ型の第二導電型トランジスターＴ２のソース２Ｓは第六電位Ｖ６（本実施形態では高電圧系正電源電位ＶＨＨ）が供給される配線に電気的に接続されており、第一導電型トランジスターＴ１のドレイン１Ｄと第二導電型トランジスターＴ２のドレイン２Ｄとが第一導電型トランジスターＴ１のゲートと第二導電型トランジスターＴ２のゲートとに電気的に接続して電位変換部１１の出力ノード（ＮＯＤＥ  Ａ）となっている。尚、トランジスターのソースとドレインとは、ソース電位とドレイン電位とを比較して、Ｎ型トランジスターでは電位の低い方がソースであり、Ｐ型トランジスターでは電位の高い方がソースである。又、本明細書にて、端子１と端子２とが電気的に接続されているとは、端子１と端子２とが配線により直に接続されている場合の他に、抵抗素子やスイッチング素子を介して接続されている場合を含む。即ち、端子１での電位と端子２での電位とが多少異なっていても、回路上で同じ意味を持たせる場合、端子１と端子２とは電気的に接続されている事になる。従って、例えば、電位変換部１１を停止させたり機能させたりする為のスイッチング素子を第二導電型トランジスターＴ２のソース２Ｓと第六電位Ｖ６（本実施形態では高電圧系正電源電位ＶＨＨ）が供給される配線との間に設けた場合も、そのスイッチング素子がオン状態では、第二導電型トランジスターＴ２のソース２Ｓと第六電位Ｖ６（本実施形態では高電圧系正電源電位ＶＨＨ）が供給される配線とは導通状態となるので、両者は電気的に接続されている事になる。
【００２５】
電位変換部１１を上述の構成にする事で、トランジスターが２個との簡単な回路構成で第一電位Ｖ１を第三電位Ｖ３に変換し、第二電位Ｖ２を第四電位Ｖ４に変換する事が可能となる。電位変換部１１の出力ノード（ＮＯＤＥ  Ａ）の電位（中間信号の電位）は、第一導電型トランジスターＴ１のソースドレイン電流と第二導電型トランジスターＴ２のソースドレイン電流とが等しくなるドレイン電位となる。この為に、第三電位Ｖ３は必ず第一電位Ｖ１と第六電位Ｖ６との間の値となり、第四電位Ｖ４は必ず第二電位Ｖ２と第六電位Ｖ６との間の値となる。又、レベルシフト回路１０が正しく機能する為には、第三電位Ｖ３と第四電位Ｖ４とがバッファー部１３の論理閾値電位Ｖｔｒｉｐを挟む必要があるが、電位変換部１１を上述の構成にする事で、容易に第三電位Ｖ３と第四電位Ｖ４とはバッファー部１３の論理閾値電位Ｖｔｒｉｐを挟む様に設定する事が可能になる。これは、第一導電型トランジスターＴ１のサイズ（第一導電型トランジスターＴ１のチャンネル長Ｌやチャンネル幅Ｗ）や第二導電型トランジスターＴ２のサイズ（第二導電型トランジスターＴ２のチャンネル長Ｌやチャンネル幅Ｗ）を調整する事で、それぞれのソースドレイン電流を調整できるので、ドレイン電位（第三電位Ｖ３や第四電位Ｖ４の値）は、容易にその値が制御されるからである。
【００２６】
レベルシフト回路１０の応答速度を上げるには、第一導電型トランジスターＴ１と第二導電型トランジスターＴ２とのソースドレイン電流を大きくすれば良いので、例えば、これらのトランジスターのチャンネル幅Ｗを広げ、チャンネル長Ｌを短くすると応答速度は向上する。但し、この方式を用いると、電位変換部１１における貫通電流（第一導電型トランジスターＴ１と第二導電型トランジスターＴ２とを介して第六電位Ｖ６と第一電位Ｖ１又は第二電位Ｖ２との間に生ずる電流）が大きくなり、消費電力を上げてしまう。従って、第一導電型トランジスターＴ１と第二導電型トランジスターＴ２とのソースドレイン電流をいたずらに大きくする事は賢明とは言えない。そこで、レベルシフト回路１０では、ノードＡ（ＮＯＤＥ  Ａ）と入力部ＩＮとの間で容量部１２を形成している。即ち、容量部１２は、第一電極１Ｅｄと第二電極２Ｅｄとを備え、第一電極１Ｅｄが入力部ＩＮに電気的に接続し、第二電極２Ｅｄが電位変換部１１の出力ノードに電気的に接続している。詳細は後述するが、こうする事で、容量部１２が低振幅の入力信号を、容量結合にて、速やかに電位変換部１１の出力ノードの電位に反映させるので、高速動作が可能なレベルシフト回路１０を実現する事ができる。又、図１（ａ）に示す様に、レベルシフト回路１０は回路規模が小さいので、占有面積も小さくされる。
【００２７】
本実施形態では、容量部１２は第三トランジスターＴ３からなり、第三トランジスターＴ３がオン状態となる様に、第三トランジスターＴ３のゲートは第一電極１Ｅｄと第二電極２Ｅｄとの一方をなし、第三トランジスターＴ３のソースとドレインとは第一電極１Ｅｄと第二電極２Ｅｄとの他方をなす様に構成されている。具体的に、第三トランジスターＴ３はＮ型であり、第三トランジスターＴ３のソースとドレインとが入力部ＩＮに電気的に接続され、第三トランジスターＴ３のゲートがノードＡ（ＮＯＤＥ  Ａ）に電気的に接続されている。この結果、容量部１２の第一電極１Ｅｄは第三トランジスターＴ３のチャンネル形成領域となり、容量部１２の第二電極２Ｅｄは第三トランジスターＴ３のゲートとなっている。本実施形態では、第六電位Ｖ６が高電圧系正電源電位ＶＨＨであるので、入力信号の電位よりも中間信号の電位は必ず高くなる。従って、第三トランジスターＴ３のソース電位よりもゲート電位は高くなり、Ｎ型の第三トランジスターＴ３はオン状態と成り得る。
【００２８】
容量部１２の第三トランジスターＴ３がオン状態となっていると、空乏層容量が発生せず、トランジスターのゲート容量をそのまま容量部１２の容量として使用できる。従って、比較的大きな容量を確保でき、狭い面積の第三トランジスターＴ３にて容量部１２を形成しても、十分に容量として機能させる事が可能となる。又、容量部１２に第三トランジスターＴ３を用いると、容量部１２作成の為の特別な工程付加や回路レイアウトを必要としなくなる。その為に、回路設計の自由度が増すと共に、通常工程と同じ簡単な製造工程にて、占有面積が小さく、高速動作が可能なレベルシフト回路１０を実現する事が可能となる。本実施形態では、容量部１２に第三トランジスターＴ３を用いたが、容量部１２は、導電体の第一電極１Ｅｄと、導電体の第二電極２Ｅｄと、第一電極１Ｅｄと第二電極２Ｅｄとに挟まれた誘電体とを有する、通常の容量素子であっても構わない。
【００２９】
バッファー部１３は、第一インバーターＩＮＶ１と第二インバーターＩＮＶ２とが、バッファー部１３の入力ノード（ＮＯＤＥ  Ａ）とバッファー部１３の出力ノード（ＮＯＤＥ  Ｂ）との間に、直列に電気的に接続されて第一バッファー１３１となっている。こうすると、インバーターが二個との簡単な構成でバッファー部１３を構成する事ができる。更に、第五電位Ｖ５と第六電位Ｖ６との中間付近の電位となる第三電位Ｖ３と第四電位Ｖ４とを、出力部ＯＵＴでは、ほぼ第五電位Ｖ５とほぼ第六電位Ｖ６とする事ができる。
【００３０】
尚、上述の構成の場合、バッファー部１３の論理閾値電位Ｖｔｒｉｐは第一インバーターＩＮＶ１の論理閾値電位Ｖｔｒｉｐとなる。インバーターの論理閾値電位Ｖｔｒｉｐとは、インバーターが論理１と論理０とを区別する電位である。即ち、インバーターへの入力が論理閾値電位Ｖｔｒｉｐよりも高電位ならば、インバーターからの出力を論理閾値電位Ｖｔｒｉｐよりも低電位とし、インバーターへの入力が論理閾値電位Ｖｔｒｉｐよりも低電位ならば、インバーターからの出力を論理閾値電位Ｖｔｒｉｐよりも高電位とする電位がインバーターの論理閾値電位Ｖｔｒｉｐである。
【００３１】
バッファー部１３の構成は上述に限られることなく、先の「回路機能」の章で説明したバッファー部としての機能を果たす物であれば、いかなる形態であっても良い。又、本実施形態では、第一バッファー１３１の後段に第二バッファー１３２を設け、レベルシフト回路１０の検証には、第二バッファー１３２からの出力（第二出力ＯＵＴ２）を見ている。この様に、バッファー部１３の後段に更に幾つかのバッファーを備えていても良い。
【００３２】
「検証及び原理」
図２は比較例となるレベルシフト回路を説明した回路図である。図３は本実施形態に係わるレベルシフト回路の機能を検証した図である。図４はレベルシフト回路の動作原理を説明した図で、（ａ）は本実施形態に係わるレベルシフト回路を説明し、（ｂ）は比較例のレベルシフト回路を説明している。図５はレベルシフト回路の動作原理を説明した図で、（ａ）は本実施形態に係わるレベルシフト回路を説明し、（ｂ）は比較例のレベルシフト回路を説明している。次に、図２乃至図５を参照して、本実施形態に係わるレベルシフト回路１０の機能を検証すると共に、その原理を説明する。尚、図２は比較例に関するレベルシフト回路１０Ｃであるが、説明を分かり易くする為に、比較例と本実施形態との共通の構成部位については、共通の符号を用いて説明する。
【００３３】
図２に示す様に、比較例のレベルシフト回路１０Ｃでは、図１に示す本実施形態のレベルシフト回路１０から容量部１２が取り除かれている。この結果、レベルシフト回路１０Ｃへの入力部ＩＮは第一導電型トランジスターＴ１のソース１Ｓ一箇所となっている。
【００３４】
図３はレベルシフト回路１０の機能を検証しており、横軸は時間を表し、縦軸は電位を示している。入力信号は５Ｖの振幅を有する矩形波で、図３では「ＩＮ」にて示されている。又、本実施形態に係わるレベルシフト回路１０の第二バッファー１３２からの出力（第二出力ＯＵＴ２）は、図３では「ＯＵＴ２  ｅｍｂ」にて示され、図２に対応する比較例のレベルシフト回路１０Ｃの第二バッファー１３２からの出力（第二出力ＯＵＴ２）は、図３では「ＯＵＴ２  ｃｏｍ」にて示されている。本実施形態に係わるレベルシフト回路１０の第二出力ＯＵＴ２  ｅｍｂの遅延時間（実施形態遅延時間τｅｍｂと称する）は、比較例のレベルシフト回路１０Ｃの第二出力ＯＵＴ２  ｃｏｍの遅延時間（比較例遅延時間τｃｏｍと称する）よりも短く、高速動作している事が判る。
【００３５】
図３に示す入力信号のデューティー比（低電圧系負電源電位ＶＳＳの期間と低電圧系正電源電位ＶＤＤの期間との比）は１：１である。比較例のレベルシフト回路１０Ｃの第二出力ＯＵＴ２でのデューティー比（高電圧系負電源電位ＶＬＬの期間と高電圧系正電源電位ＶＨＨの期間との比）は、高電圧系正電源電位ＶＨＨの期間が短く、高電圧系負電源電位ＶＬＬの期間が長く、デューティー比が正しく維持されていない。これに対して、本実施形態に係わるレベルシフト回路１０の第二出力ＯＵＴ２でのデューティー比はほぼ１：１となっており、デューティー比を維持して正しく振幅変換している事がわかる。
【００３６】
次に、図４と図５とを参照して、本実施形態に係わるレベルシフト回路１０が高速動作し、誤動作も生じにくい事を説明する。尚、図４と図５とでは、入力信号を「ＩＮ」にて表し、中間信号を「ＮＯＤＥ  Ａ」にて表し、第二出力ＯＵＴ２を「ＯＵＴ２  ｅｍｂ」又は「ＯＵＴ２  ｃｏｍ」にて表している。
【００３７】
本実施形態に係わるレベルシフト回路１０では、図１（ａ）に示す様に、入力部ＩＮが、電位変換部１１の一部をなす第一導電型トランジスターＴ１のソース１Ｓと、容量部１２の第一電極１Ｅｄと、に電気的に接続している。その為に、図４（ａ）に示す様に、入力信号が低電圧系負電源電位ＶＳＳから低電圧系正電源電位ＶＤＤに遷移すると、ノードＡ（ＮＯＤＥ  Ａ）の電位は、容量部１２の容量結合によって速やかに応答する。即ち図４（ａ）のＮＯＤＥ  Ａに示す様に、中間信号の電位は、入力信号が遷移した直後に鋭く立ち上がって、バッファー部１３の論理閾値電位Ｖｔｒｉｐを短時間の内に超える。レベルシフト回路１０にて、入力信号が遷移した時刻から中間信号の電位がバッファー部１３の論理閾値電位Ｖｔｒｉｐを超える時刻迄の遅延時間を実施形態第一遅延時間τ1ｅｍｂと称する。その後、中間信号の電位は、第一導電型トランジスターＴ１のコンダクタンスと第二導電型トランジスターＴ２のコンダクタンスとで定まる電位である第四電位Ｖ４（＝ＶＭＨ）へと徐々に緩和して行く。これに対して、比較例のレベルシフト回路１０Ｃでは、図４（ｂ）に示す様に、入力信号が低電圧系負電源電位ＶＳＳから低電圧系正電源電位ＶＤＤに遷移した際に、中間信号の電位は、第一導電型トランジスターＴ１のコンダクタンスと第二導電型トランジスターＴ２のコンダクタンス及び第一インバーターＩＮＶ１の負荷容量で決まる時定数でもって第四電位Ｖ４（＝ＶＭＨ）へと徐々に増加して行き、やがてバッファー部１３の論理閾値電位Ｖｔｒｉｐを超える。比較例のレベルシフト回路１０Ｃにて、入力信号が遷移した時刻から中間信号の電位がバッファー部１３の論理閾値電位Ｖｔｒｉｐを超える時刻迄の遅延時間を比較例第一遅延時間τ1ｃｏｍと称する。この様に、実施形態第一遅延時間τ1ｅｍｂは比較例第一遅延時間τ1ｃｏｍよりも短く、この差がそのまま、図３に示した実施形態遅延時間τｅｍｂと比較例遅延時間τｃｏｍとの差となっている。
【００３８】
レベルシフト回路１０では、容量部１２による入力信号の容量結合を利用しているので、入力信号が遷移する際のノードＡ（ＮＯＤＥ  Ａ）における速やかなる電位変化量は、容量部１２の容量と、ノードＡ（ＮＯＤＥ  Ａ）に付随するその他の容量（第一導電型トランジスターＴ１のトランジスター容量と、第二導電型トランジスターＴ２のトランジスター容量と、第一インバーターＩＮＶ１の容量と、寄生容量と、の和）との比で決定される。従って図４（ａ）に示す様に、中間信号の容量結合による最高電位が第四電位Ｖ４よりも高くなる様に、容量部１２の容量（本実施形態では、第三トランジスターＴ３のサイズ）を設定する事が好ましい。
【００３９】
入力信号が低電圧系正電源電位ＶＤＤから低電圧系負電源電位ＶＳＳに遷移する際にも同様な原理が働き、容量結合による効果で、ノードＡ（ＮＯＤＥ  Ａ）の電位は鋭く応答し、その後、第三電位Ｖ３へと緩和して行く。こうした原理により、レベルシフト回路１０での高速動作が実現する。
【００４０】
本実施形態に係わるレベルシフト回路１０が誤動作しにくい事も同じ原理で説明される。図５（ａ）に示す様に、入力信号の周波数が高い場合（図５では、入力信号の低電圧系正電源電位ＶＤＤの期間を短くしてこれを説明している）、ノードＡ（ＮＯＤＥ  Ａ）の電位は、容量部１２の容量結合によって速やかに応答するので、レベルシフト回路１０からの第二出力ＯＵＴ２  ｅｍｂも正しく出力される。これに対して、図５（ｂ）に示す様に、比較例のレベルシフト回路１０Ｃでは、中間信号の電位が緩慢に上昇する。その為に、入力信号の周波数が高い場合には、中間信号の電位がバッファー部１３の論理閾値電位Ｖｔｒｉｐを超える前に、入力信号が切り替わる事態が生じうる。こうなると、比較例のレベルシフト回路１０Ｃからの第二出力ＯＵＴ２  ｃｏｍは、常に高電圧系負電源電位ＶＬＬに止まり、誤動作してしまう。この様に、本実施形態のレベルシフト回路１０では、動作速度を速くしても誤動作が生じにくくなっている。
【００４１】
「電気光学装置」
図６は、実施形態１に係わる電気光学装置の回路ブロック構成を示す模式平面図である。以下、図６を参照して電気光学装置の回路ブロック構成を説明する。
【００４２】
上述のレベルシフト回路１０は電気光学装置等に使用される。電気光学装置の一例は液晶装置１００であり、薄膜トランジスター素子（ＴＦＴ素子）４６を画素３５（図８参照）のスイッチング素子として用いたアクティブマトリックス方式の電気光学装置である。図６に示す様に、液晶装置１００は表示領域３４と信号線駆動回路３６と走査線駆動回路３８と外部接続端子３７とレベルシフト回路１０とを少なくとも備えている。信号線駆動回路３６と走査線駆動回路３８と外部接続端子３７とレベルシフト回路１０とはＴＦＴ素子４６にて構成される。
【００４３】
表示領域３４内には、画素３５がマトリックス状に設けられている。画素３５は、交差する走査線１６（図８参照）と信号線１７（図８参照）とによって特定される領域で、一つの画素３５は一本の走査線１６からその隣の走査線１６まで、且つ、一本の信号線１７からその隣の信号線１７までの領域である。表示領域３４の外側の領域には、信号線駆動回路３６及び走査線駆動回路３８が形成されている。走査線駆動回路３８は表示領域３４に隣り合う二辺に沿ってそれぞれ形成されている。
【００４４】
外部接続端子３７には、半導体集積回路を含む不図示の外部制御回路が電気的に接続される。半導体集積回路は低電圧系回路であり、従って、外部接続端子３７に供給される論理信号は低振幅信号で、第一電位Ｖ１と第二電位Ｖ２との間の値を取る。一方、信号線駆動回路３６や走査線駆動回路３８で使用される論理信号は高振幅信号で、第五電位Ｖ５と第六電位Ｖ６との間の値を取る。その為に、電気光学装置では、外部接続端子３７とこれらの回路との間に信号毎にレベルシフト回路１０を備えている。
【００４５】
外部接続端子３７から信号線駆動回路３６には、Ｘ側クロック信号ＣＬＸや信号線駆動回路用のデータＤＴＸ等が供給されている。同様に、外部接続端子３７から走査線駆動回路３８には、Ｙ側クロック信号ＣＬＹや走査線駆動回路用のデータＤＴＹ等が供給されている。外部接続端子３７と信号線駆動回路３６との間、及び外部接続端子３７と走査線駆動回路３８との間、には信号毎にレベルシフト回路１０が配置されており、これにより外部制御回路から供給された低振幅の論理信号が、高振幅の論理信号へと変換される。例えば、低振幅のＹ側クロック信号ＣＬＹはレベルシフト回路１０により高振幅Ｙ側クロック信号ＣＬＹＬＳに変換され、低振幅の走査線駆動回路用のデータＤＴＹはレベルシフト回路１０により高振幅走査線駆動回路用のデータＤＴＹＬＳに変換される。又、低振幅のＸ側クロック信号ＣＬＸはレベルシフト回路１０により高振幅Ｘ側クロック信号ＣＬＸＬＳに変換され、低振幅の信号線駆動回路用のデータＤＴＸはレベルシフト回路１０により高振幅信号線駆動回路用のデータＤＴＸＬＳに変換される。他の信号に関しても同様である。尚、図６では、総ての配線や総ての外部接続端子を描いてある訳ではなく、説明を分かり易くする為に、これらから代表的な配線のみを描いてある。
【００４６】
図７は液晶装置の模式断面図である。以下、液晶装置の断面構造を、図７を参照して説明する。尚、以下の形態において、「○○上に」と記載された場合、○○の上に接する様に配置される場合、又は、○○の上に他の構成物を介して配置される場合、又は、○○の上に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものとする。
【００４７】
液晶装置１００では、一対の基板を構成する素子基板２２と対向基板２３とが、平面視で略矩形枠状に配置されたシール材１４にて貼り合わされている。液晶装置１００は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１００は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の遮光膜３３が対向基板２３に形成されており、この遮光膜３３の内側の領域が表示領域３４となっている。遮光膜３３は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、対向基板２３側の表示領域３４の外周を区画する様に、更に、上記した様に、表示領域３４内で走査線１６と信号線１７に対向して設けられている。
【００４８】
図７に示す様に、素子基板２２の液晶層１５側には、複数の画素電極４２が形成されており、これら画素電極４２を覆う様に第１配向膜４３が形成されている。画素電極４２は、インジウム錫酸化物（ＩＴＯ）等の透明導電材料からなる導電膜である。一方、対向基板２３の液晶層１５側には、格子状の遮光膜３３が形成され、その上に平面ベタ状の共通電極２７が形成されている。そして、共通電極２７上には、第２配向膜４４が形成されている。共通電極２７は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００４９】
液晶装置１００は透過型であって、素子基板２２及び対向基板２３における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１００の構成は、これに限定されず、反射型や半透過型の構成であってもよい。
【００５０】
図８は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図８を参照しながら説明する。
【００５１】
図８に示す様に、液晶装置１００は、表示領域３４を構成する複数の画素３５を有している。各画素３５には、それぞれ画素電極４２が配置されている。又、画素３５には、ＴＦＴ素子４６が形成されている。
【００５２】
ＴＦＴ素子４６は、画素電極４２へ通電制御を行うスイッチング素子である。ＴＦＴ素子４６のソース側には、信号線１７が電気的に接続されている。各信号線１７には、例えば、信号線駆動回路３６から画像信号Ｓ１、Ｓ２、…、Ｓｎが供給される様になっている。
【００５３】
又、ＴＦＴ素子４６のゲート側には、走査線１６が電気的に接続されている。走査線１６には、例えば、走査線駆動回路３８から所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給される様になっている。又、ＴＦＴ素子４６のドレイン側には、画素電極４２が電気的に接続されている。
【００５４】
走査線１６から供給された走査信号Ｇ１、Ｇ２、…、Ｇｍにより、スイッチング素子であるＴＦＴ素子４６が一定期間だけオン状態となることで、信号線１７から供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、画素電極４２を介して画素３５に所定のタイミングで書き込まれる様になっている。
【００５５】
画素３５に書き込まれた所定電位の画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極４２と共通電極２７（図７参照）との間で形成される液晶容量で一定期間保持される。尚、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎの電位が、漏れ電流により、低下する事を抑制すべく、画素電極４２と容量線４７とで保持容量４８が形成されている。
【００５６】
液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成される。
【００５７】
尚、本実施形態では、電気光学装置として液晶装置１００を用いて説明したが、この他に電気光学装置としては、電気泳動表示装置や有機ＥＬ装置なども対象となる。又、本実施形態では、レベルシフト回路１０をＴＦＴ素子４６にて構成したが、レベルシフト回路１０は半導体基板に形成された半導体集積回路（ＩＣ回路）で構成されても良い。レベルシフト回路に適した半導体基板としては、シリコン基板の他にシリコンカーバイト基板などが挙げられる。
【００５８】
「電子機器」
図９は本実施形態に係わる電子機器を説明する図である。次に、本実施形態の電子機器について、図９を参照して説明する。図９（ａ）乃至（ｃ）は、上記した液晶装置を備えた電子機器の構成を示す斜視図である。
【００５９】
図９（ａ）に示す様に、液晶装置１００を備えたモバイル型のパーソナルコンピューター２０００は、液晶装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。
【００６０】
続いて、図９（ｂ）に示す様に、液晶装置１００を備えた携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての液晶装置１００を備える。スクロールボタン３００２を操作する事によって、液晶装置１００に表示される画面がスクロールされる。
【００６１】
続いて、図９（ｃ）に示す様に、液晶装置１００を備えた情報携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての液晶装置１００を備える。操作ボタン４００１を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１００に表示される。
【００６２】
尚、液晶装置１００が搭載される電子機器としては、図９に示す物の他に、ピコプロジェクター、ヘッドアップディスプレイ、スマートフォン、ヘッドマウントディスプレイ、ＥＶＦ（Ｅｌｅｃｔｒｉｃａｌ  Ｖｉｅｗ  Ｆｉｎｄｅｒ）、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器等、各種電子機器に用いる事ができる。
【００６３】
以上詳述した様に、本実施形態によれば、以下に示す効果が得られる。まず、占有面積が小さく、高速動作が可能なレベルシフト回路１０を実現する事ができる。その結果、表示領域３４の外周に位置する周辺領域を狭め、高速駆動する電気光学装置を実現する事ができる。即ち、電気光学装置全体に対する表示領域３４の割合が大きい、デザイン性に優れた電気光学装置に高品位な表示を行わせる事ができる。又、デザイン性に優れ、高品位表示が可能な電気光学装置を備えた電子機器を実現する事ができる。さらに高速動作が可能であることから、単位時間あたりの情報量を多く取り扱えることになり、高精細な表示に対応させることが可能となる。
【００６４】
（実施形態２）
「容量部を変えた形態１」
図１０は、実施形態２に係わるレベルシフト回路を説明した回路構成図である。以下、図１０を参照して本実施形態に関わるレベルシフト回路１０の構成を説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００６５】
本実施形態（図１０）は実施形態１（図１）と比べて、容量部１２をなす第三トランジスターＴ３の導電型が異なっている。それ以外の構成は、実施形態１とほぼ同様である。実施形態１（図１）では第三トランジスターＴ３としてＮ型のトランジスターが用いられていた。これに対して、本実施形態では、第三トランジスターＴ３としてＰ型のトランジスターが用いられている。Ｐ型の第三トランジスターＴ３をオン状態とする為に、Ｐ型の第三トランジスターＴ３のソースとドレインとがノードＡ（ＮＯＤＥ  Ａ）に電気的に接続され、Ｐ型の第三トランジスターＴ３のゲートが入力部ＩＮに電気的に接続されている。それ以外の構成は実施形態１と同様である。こうした構成としても、実施形態１と同じ効果が得られる。
【００６６】
（実施形態３）
「負電源電位を変換する形態」
図１１は、実施形態３に係わるレベルシフト回路を説明した図であり、（ａ）は回路構成図、（ｂ）は電位関係図である。以下、図１１を参照して本実施形態に関わるレベルシフト回路１０の機能と構成とを説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００６７】
本実施形態（図１１）は実施形態１（図１）と比べて、電位の変換形態が異なっている。それ以外の構成は、実施形態１とほぼ同様である。実施形態１（図１）では低電圧系と高電圧系とで負電源電位が等しく（ＶＳＳ＝ＶＬＬ）、正電源電位を変換していた。これに対して、本実施形態では、図１１（ｂ）に示す様に、低電圧系と高電圧系とで正電源電位が等しく（ＶＤＤ＝ＶＨＨ）、負電源電位を変換する。これに伴い、入力部ＩＮと電位変換部１１及び容量部１２との電気的な接続関係が変更される。それ以外の構成は実施形態１と同様である。
【００６８】
本実施形態では、図１１（ｂ）に示す様に、第一電位Ｖ１が低電圧系正電源電位ＶＤＤとなり、第二電位Ｖ２が低電圧系負電源電位ＶＳＳとなり、第三電位Ｖ３が中間高電位ＶＭＨとなり、第四電位Ｖ４が中間低電位ＶＭＬとなり、第五電位Ｖ５が高電圧系正電源電位ＶＨＨとなり、第六電位Ｖ６が高電圧系負電源電位ＶＬＬとなる。こうした変更に伴い、電位変換部１１を構成する第一導電型トランジスターＴ１はＰ型となり、電位変換部１１を構成する第二導電型トランジスターＴ２はＮ型となる。又、容量部１２を構成する第三トランジスターＴ３はＰ型となる。入力部ＩＮは、第一導電型トランジスターＴ１のソース１Ｓと、第一電極１Ｅｄ（第三トランジスターＴ３のソースとドレイン）と、に電気的に接続されている。又、Ｐ型の第三トランジスターＴ３のゲートはノードＡ（ＮＯＤＥ  Ａ）に電気的に接続されている。この結果、容量部１２の第一電極１Ｅｄは第三トランジスターＴ３のチャンネル形成領域となり、容量部１２の第二電極２Ｅｄは第三トランジスターＴ３のゲートとなっている。本実施形態では、第六電位Ｖ６が高電圧系負電源電位ＶＬＬであるので、入力信号の電位よりも中間信号の電位は必ず低くなる。従って、第三トランジスターＴ３のソース電位よりもゲート電位は低くなり、Ｐ型の第三トランジスターＴ３はオン状態と成り得る。
【００６９】
図１２は本実施形態に係わるレベルシフト回路の動作原理を説明した図で、（ａ）は通常動作を説明し、（ｂ）は高速動作を説明している。次に、図１２を参照して、本実施形態に係わるレベルシフト回路１０が高速動作し、誤動作も生じにくい事を説明する。尚、図１２では、入力信号を「ＩＮ」にて表し、中間信号を「ＮＯＤＥ  Ａ」にて表し、第二出力ＯＵＴ２を「ＯＵＴ２  ｅｍｂ」にて表している。
【００７０】
本実施形態に係わるレベルシフト回路１０では、図１１（ａ）に示す様に、入力部ＩＮが、電位変換部１１の一部をなす第一導電型トランジスターＴ１のソースと、容量部１２の第一電極１Ｅｄと、に電気的に接続している。その為に、図１２（ａ）に示す様に、入力信号が低電圧系正電源電位ＶＤＤから低電圧系負電源電位ＶＳＳに遷移すると、ノードＡ（ＮＯＤＥ  Ａ）の電位は、容量部１２の容量結合によって速やかに応答する。即ち図１２（ａ）のＮＯＤＥ  Ａに示す様に、中間信号の電位は、入力信号が遷移した直後に鋭く立ち下がって、バッファー部１３の論理閾値電位Ｖｔｒｉｐを短時間の内に下回る。その後、中間信号の電位は、第一導電型トランジスターＴ１のコンダクタンスと第二導電型トランジスターＴ２のコンダクタンスとで定まる電位である第四電位Ｖ４へと徐々に緩和して行く。この様に、容量部１２の容量結合によって中間信号の電位は速やかに応答するので、レベルシフト回路１０は高速応答する。
【００７１】
レベルシフト回路１０では、容量部１２による入力信号の容量結合を利用しているので、入力信号が遷移する際のノードＡ（ＮＯＤＥ  Ａ）における速やかなる電位変化量は、容量部１２の容量と、ノードＡ（ＮＯＤＥ  Ａ）に付随するその他の容量（第一導電型トランジスターＴ１のトランジスター容量と、第二導電型トランジスターＴ２のトランジスター容量と、第一インバーターＩＮＶ１の容量と、寄生容量と、の和）との比で決定される。従って図１２（ａ）に示す様に、中間信号の容量結合による最低電位が第四電位Ｖ４よりも低くなる様に、容量部１２の容量（本実施形態では、第三トランジスターＴ３のサイズ）を設定する事が好ましい。
【００７２】
入力信号が低電圧系負電源電位ＶＳＳから低電圧系正電源電位ＶＤＤに遷移する際にも同様な原理が働き、容量結合による効果で、ノードＡ（ＮＯＤＥ  Ａ）の電位は鋭く応答し、その後、第三電位Ｖ３へと緩和して行く。こうした原理により、レベルシフト回路１０での高速動作が実現する。
【００７３】
本実施形態に係わるレベルシフト回路１０が誤動作しにくい事も同じ原理で説明される。図１２（ｂ）に示す様に、入力信号の周波数が高い場合（図１２（ｂ）では、入力信号の低電圧系負電源電位ＶＳＳの期間を短くしてこれを説明している）、ノードＡ（ＮＯＤＥ  Ａ）の電位は、容量部１２の容量結合によって速やかに応答するので、レベルシフト回路１０からの第二出力ＯＵＴ２  ｅｍｂも正しく出力される。この様に、本実施形態のレベルシフト回路１０では、動作速度を速くしても誤動作が生じにくくなっている。
【００７４】
（実施形態４）
「容量部を変えた形態２」
図１３は、実施形態４に係わるレベルシフト回路を説明した回路構成図である。以下、図１３を参照して本実施形態に関わるレベルシフト回路１０の構成を説明する。尚、実施形態３と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００７５】
本実施形態（図１３）は実施形態３（図１１）と比べて、容量部１２をなす第三トランジスターＴ３の導電型が異なっている。それ以外の構成は、実施形態３とほぼ同様である。実施形態３（図１１）では第三トランジスターＴ３としてＰ型のトランジスターが用いられていた。これに対して、本実施形態では、第三トランジスターＴ３としてＮ型のトランジスターが用いられている。Ｎ型の第三トランジスターＴ３をオン状態とする為に、Ｎ型の第三トランジスターＴ３のソースとドレインとがノードＡ（ＮＯＤＥ  Ａ）に電気的に接続され、Ｎ型の第三トランジスターＴ３のゲートが入力部ＩＮに電気的に接続されている。それ以外の構成は実施形態３と同様である。こうした構成としても、実施形態３と同じ効果が得られる。
【００７６】
（実施形態５）
「容量部を変えた形態３」
図１４は、実施形態５に係わるレベルシフト回路を説明した回路構成図である。以下、図１４を参照して本実施形態に関わるレベルシフト回路１０の構成を説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００７７】
本実施形態（図１４）は実施形態１（図１）と比べて、容量部１２をなす第三トランジスターＴ３の形態が異なっている。それ以外の構成は、実施形態１とほぼ同様である。実施形態１（図１）では第三トランジスターＴ３としてＮ型のトランジスターが用いられていた。これに対して、本実施形態では、第三トランジスターＴ３としてＮ型のトランジスターとＰ型のトランジスターとが用いられている。Ｎ型の第三トランジスターＴ３Ｎの配置は実施形態１と同様である。これに加え、Ｐ型の第三トランジスターＴ３Ｐが設けられ、これをオン状態とする為に、Ｐ型の第三トランジスターＴ３のソースとドレインとがノードＡ（ＮＯＤＥ  Ａ）に電気的に接続され、Ｐ型の第三トランジスターＴ３のゲートが入力部ＩＮに電気的に接続されている。従って、容量部１２の第一電極１ＥｄはＮ型の第三トランジスターＴ３Ｎのチャンネル形成領域とＰ型の第三トランジスターＴ３Ｐのゲートとになり、容量部１２の第二電極２ＥｄはＮ型の第三トランジスターＴ３ＮのゲートとＰ型の第三トランジスターＴ３Ｐのチャンネル形成領域とになっている。それ以外の構成は実施形態１と同様である。こうした構成としても、実施形態１と同じ効果が得られる。
【００７８】
（実施形態６）
「容量部を変えた形態４」
図１５は、実施形態６に係わるレベルシフト回路を説明した回路構成図である。以下、図１５を参照して本実施形態に関わるレベルシフト回路１０の構成を説明する。尚、実施形態３と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００７９】
本実施形態（図１５）は実施形態３（図１１）と比べて、容量部１２をなす第三トランジスターＴ３の形態が異なっている。それ以外の構成は、実施形態３とほぼ同様である。実施形態３（図１１）では第三トランジスターＴ３としてＰ型のトランジスターが用いられていた。これに対して、本実施形態では、第三トランジスターＴ３としてＮ型のトランジスターとＰ型のトランジスターとが用いられている。Ｐ型の第三トランジスターＴ３Ｐの配置は実施形態３と同様である。これに加え、Ｎ型の第三トランジスターＴ３Ｎが設けられ、これをオン状態とする為に、Ｎ型の第三トランジスターＴ３ＮのソースとドレインとがノードＡ（ＮＯＤＥ  Ａ）に電気的に接続され、Ｎ型の第三トランジスターＴ３Ｎのゲートが入力部ＩＮに電気的に接続されている。従って、容量部１２の第一電極１ＥｄはＰ型の第三トランジスターＴ３Ｐのチャンネル形成領域とＮ型の第三トランジスターＴ３Ｎのゲートとになり、容量部１２の第二電極２ＥｄはＰ型の第三トランジスターＴ３ＰのゲートとＮ型の第三トランジスターＴ３Ｎのチャンネル形成領域とになっている。それ以外の構成は実施形態３と同様である。こうした構成としても、実施形態３と同じ効果が得られる。
【００８０】
尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。
【符号の説明】
【００８１】
ＩＮ…入力部、ＩＮＶ１…第一インバーター、ＩＮＶ２…第二インバーター、ＯＵＴ…出力部、ＯＵＴ２…第二出力、Ｔ１…第一導電型トランジスター、Ｔ２…第二導電型トランジスター、Ｔ３…第三トランジスター、Ｔ３Ｎ…Ｎ型の第三トランジスター、Ｔ３Ｐ…Ｐ型の第三トランジスター、１Ｅｄ…第一電極、２Ｅｄ…第二電極、Ｖ１…第一電位、Ｖ２…第二電位、Ｖ３…第三電位、Ｖ４…第四電位、Ｖ５…第五電位、Ｖ６…第六電位、Ｖｔｒｉｐ…論理閾値電位、１０…レベルシフト回路、１０Ｃ…比較例のレベルシフト回路、１１…電位変換部、１２…容量部、１３…バッファー部、１４…シール材、１５…液晶層、１６…走査線、１７…信号線、２２…素子基板、２３…対向基板、２７…共通電極、３３…遮光膜、３４…表示領域、３５…画素、３６…信号線駆動回路、３７…外部接続端子、３８…走査線駆動回路、４２…画素電極、４３…第１配向膜、４４…第２配向膜、４６…ＴＦＴ素子、４７…容量線、４８…保持容量、１００…液晶装置、１３１…第一バッファー、１３２…第二バッファー。
【図１】
2014179723.tif 000003
【図２】
2014179723.tif 000004
【図３】
2014179723.tif 000005
【図４】
2014179723.tif 000006
【図５】
2014179723.tif 000007
【図６】
2014179723.tif 000008
【図７】
2014179723.tif 000009
【図８】
2014179723.tif 000010
【図９】
2014179723.tif 000011
【図１０】
2014179723.tif 000012
【図１１】
2014179723.tif 000013
【図１２】
2014179723.tif 000014
【図１３】
2014179723.tif 000015
【図１４】
2014179723.tif 000016
【図１５】
2014179723.tif 000017