(57)【要約】【課題】電子部品素子とキャビティとの間に充填される絶縁材料と同じ物性の絶縁材料を、キャビティ内への電子素子の挿入前に、電子素子の表面にコーティング層を形成してコーティングされた電子素子を内蔵することで、電子素子の表面と絶縁材との間にボイドの形成を抑制する。【解決手段】 電子素子内蔵基板の製造方法は、基板１０にキャビティ１０ａを形成するステップと、電子素子３０の表面を絶縁材でコーティングするステップと、コーティングされた電子素子３０を基板１０のキャビティ１０ａ内に挿入するステップと、電子素子３０が挿入された基板１０の上下部に絶縁層４０を積層して電子素子内蔵基板を形成するステップとを含む。【選択図】図１ｃ
2014027282.tif 000002
【特許請求の範囲】
【請求項１】
基板にキャビティを形成するステップと、
電子素子の表面を絶縁材でコーティングするステップと、
前記コーティングされた電子素子を前記基板のキャビティ内に挿入するステップと、
前記電子素子が挿入された前記基板の上下部に絶縁層を積層して電子素子内蔵基板を形成するステップとを含む電子素子内蔵基板の製造方法。
【請求項２】
前記電子素子の表面を絶縁材でコーティングするステップは、
前記キャビティの大きさと前記電子素子の大きさを考慮して前記絶縁材の厚さを決定して、前記厚さによって前記絶縁材を加工するステップと、
超音波接合方式で前記加工された絶縁材を前記電子素子に接合させてコーティングするステップとを含む請求項１に記載の電子素子内蔵基板の製造方法。
【請求項３】
前記電子素子の表面を絶縁材でコーティングするステップでは、
前記キャビティの大きさと前記電子素子の大きさを考慮して前記絶縁材の厚さを決定して、該決定された厚さによってペースト絶縁材を、前記電子素子に噴射させて塗布する請求項１に記載の電子素子内蔵基板の製造方法。
【請求項４】
前記電子素子の表面にコーティングされる前記絶縁材及び前記積層される絶縁層は、同じ材質からなる請求項１〜３のうちのいずれか一つに記載の電子素子内蔵基板の製造方法。
【請求項５】
前記キャビティを形成するステップは、
前記基板を穿孔して前記キャビティを形成するステップと、
前記キャビティが設けられる前記基板の下面に接着部材を付着して前記キャビティの下部開口を塞ぐステップと、を含む請求項１〜４のうちのいずれか一つに記載の電子素子内蔵基板の製造方法。
【請求項６】
前記絶縁層を積層して電子素子内蔵基板を形成するステップは、
前記電子素子が挿入された前記基板の上部に第１の絶縁層を積層するステップと、
前記基板の下面に付着された前記接着部材を脱着するステップと、
前記接着部材が接着された面に、第２の絶縁層を積層するステップとを含む請求項５に記載の電子素子内蔵基板の製造方法。
【請求項７】
前記第１の絶縁層を積層するステップは、前記積層された第１の絶縁層上に金属層を形成するステップをさらに含み、
前記第２の絶縁層を積層するステップは、前記積層された第２の絶縁層上に金属層を形成するステップをさらに含む請求項６に記載の電子素子内蔵基板の製造方法。
【請求項８】
前記絶縁層を積層して電子素子内蔵基板を形成するステップでは、前記第２の絶縁層を積層した後に、積層体を圧着して前記電子素子内蔵基板を形成する請求項６に記載の電子素子内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子内蔵基板の製造方法に関し、特に、電子素子の表面を絶縁材でコーティングした後に内蔵する電子素子内蔵基板の製造方法に関する。
【背景技術】
【０００２】
既存の電子製造産業においては、能動／受動素子をＳＭＴ（Surface  Mount  Technology）を活用して基板（PCBまたは基板）上に装着することが大部分である。しかし、電子製品の小型化に伴って基板内に能動／受動素子を内蔵する新たなパッケージング技術がたくさん開発されている。能動／受動素子内蔵基板製品の場合、有機基板内にさまざまな能動／受動素子を集積化することによって経済的な製造プロセスが可能で、このようなパッケージ技術を組み合わせたモジュール製品で携帯電話の小型化に寄与することができる。既存の基板の製造と異なり、能動／受動内蔵基板製品は能動／受動素子を内蔵する位置を加工した後、基板内に能動／受動素子を内蔵し、絶縁層を積層して内蔵基板を形成する。
【０００３】
従来の能動／受動素子内蔵基板の製造過程について、図３ａ〜図３ｆを参照して説明する。図３ａ〜図３ｆは従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【０００４】
能動／受動素子などの電子素子を基板に内蔵するためには、キャビティＣＯ２工程などによって基板にキャビティを形成し（図３ａ）、テーピング工程によってチップの配置のための台を形成する（図３ｂ）。キャビティ内にチップを挿入し（図３ｃ）、テーピングの対向側を１次積層し（図３ｄ）、デーテイピング（Ｄｅｔａｐｉｎｇ）工程（図３ｅ）によってテープを脱着した後、２次積層（図３ｆ）によって能動／受動素子内蔵基板を形成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国特開第１０−２０１１−００５７６４３号公報
【特許文献２】韓国登録特許第１０−０７８８２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１次及び２次積層過程（図３ｄ及び図３ｆ）において、内蔵された能動／受動素子とキャビティ内との間の空間を絶縁材料で充填しなければならない。この時、内蔵するチップ素子の大きさが相対的に大きい場合、既存の絶縁材料で充填することができない場合が生じ、このような状態は、電子素子内蔵基板の信頼性の問題となる。また、能動／受動素子による積層条件を毎回変更設定しなければならないので、製品開発のための評価期間が増加するという不都合がある。
【０００７】
本発明は、上記の問題点に鑑みて成されたものであって、電子部品素子とキャビティとの間に充填される絶縁材料と同じ物性の絶縁材料を、キャビティ内への電子素子の挿入前に、電子素子の表面にコーティングする。この絶縁材料のコーティング層を形成して、コーティングされた電子素子を内蔵することによって、電子素子の表面と絶縁材との間に、ボイドが形成されるのを抑制する技術を提案することにその目的がある。
【課題を解決するための手段】
【０００８】
上記目的を解決するために、本発明の一実施形態によれば、基板にキャビティを形成するステップと、電子素子の表面を絶縁材でコーティングするステップと、コーティングされた電子素子を基板のキャビティ内に挿入するステップと、電子素子が挿入された基板の上下部に絶縁層を積層して、電子素子内蔵基板を形成するステップと、を含む電子素子内蔵基板の製造方法が提供される。
【０００９】
一実施形態によれば、電子素子の表面を絶縁材でコーティングするステップは、キャビティの大きさと電子素子の大きさを考慮して絶縁材の厚さを決定し、その厚さに基づいて絶縁材を加工するステップと、加工された絶縁材を超音波接合方式で電子素子に接合させてコーティングするステップと、を含む。
【００１０】
また、一実施形態によれば、電子素子の表面を絶縁材でコーティングするステップでは、キャビティの大きさと電子素子の大きさを考慮して、絶縁材の厚さを決定し、決定した厚さによってペースト絶縁材を電子素子に噴射させて塗布することができる。
【００１１】
また、一実施形態によれば、電子素子の表面にコーティングされる絶縁材及び積層される絶縁層は同一材質から成る。
【００１２】
また一実施形態によれば、キャビティを形成するステップは、基板を穿孔してキャビティを形成するステップと、キャビティが設けられる基板の下面に接着部材を接着してキャビティの下部開口塞ぐステップと、を含む。
【００１３】
他の実施形態によれば、絶縁層を積層して電子素子内蔵基板を形成するステップは、電子素子が挿入された基板の上部に第１の絶縁層を積層するステップと、基板の下面に接着された接着部材を脱着するステップと、接着部材が接着された面に第２の絶縁層を積層するステップと、を含む。
【００１４】
また、他の実施形態によれば、第１の絶縁層を積層するステップは、積層された第１の絶縁層上に金属層を形成するステップをさらに含み、第２の絶縁層を積層するステップは、積層された第２の絶縁層上に金属層を形成するステップをさらに含む。
【００１５】
他の実施形態によれば、絶縁層を積層して電子素子内蔵基板を形成するステップでは、第２の絶縁層を積層した後に積層体を圧着することで電子素子内蔵基板を形成する。
【発明の効果】
【００１６】
本発明によれば、前述のように、電子部品素子とキャビティとの間に充填される絶縁材料と同じ物性の絶縁材料を、キャビティ内への電子素子の挿入前に、厚さを調節して電子素子の表面にコーティングしてコーティング層を形成する。絶縁材料がコーティングされた電子素子を内蔵することによって、電子素子の大きさに無関係に標準化させて、電子素子内蔵基板の製造プロセスを遂行することができる。
【００１７】
また、電子素子の大きさによって絶縁層の積層時に、電子素子とキャビティとの間に充填される絶縁層がキャビティ空間を充分に満たすことができなくなり、電子素子と絶縁層との間の空間にボイドが発生するという問題を防止することができる。
【図面の簡単な説明】
【００１８】
【図１ａ】本発明の一実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図１ｂ】本発明の一実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図１ｃ】本発明の一実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図１ｄ】本発明の一実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図１ｅ】本発明の一実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図１ｆ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図２ａ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図２ｂ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図２ｃ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図２ｄ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図２ｅ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図２ｆ】本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図３ａ】従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図３ｂ】従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図３ｃ】従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図３ｄ】従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図３ｅ】従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【図３ｆ】従来技術による電子素子内蔵基板の製造方法を概略的に示す図面である。
【発明を実施するための形態】
【００１９】
以下、本発明の好適な実施の形態について図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００２０】
本明細書で使用された用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００２１】
図１ａ〜図１ｆは各々、本発明の一実施形態による電子素子内蔵基板の製造方法を概略的に示す図面であり、図２ａ〜図２ｆは、各々、本発明の他の実施形態による電子素子内蔵基板の製造方法を概略的に示す図面である。
【００２２】
詳しくは、図１ａ及び図２ａはキャビティが設けられる基板を示し、図１ｂ及び図２ｂは接着部材が下面に接着された基板を示す。図１ｃ及び図２ｃは、各々絶縁材で表面がコーティングされた電子素子がキャビティに挿入された基板を示し、図１ｄ及び図２ｄは、各々電子素子が挿入された上面に絶縁層が積層された基板を示す。図１ｅ及び図２ｅは、各々絶縁層が積層された基板の下面上の接着部材が接着された基板を示し、図１ｆ及び図２ｆは、各々接着部材が接着された下面に、絶縁層が積層されて電子素子が内蔵された基板を示す。
【００２３】
図１ａ〜図２ｆに示すように、本発明の一実施形態による電子素子内蔵基板の製造方法は、キャビティ形成ステップ（図１ａ及び図２ａ参照）、電子素子の表面絶縁材コーティングステップ（図示せず）、電子素子キャビティ挿入ステップ（図１ｃ及び図２ｃ参照）、及び絶縁層積層及び電子素子内蔵基板形成ステップ（図１ｄ〜図１ｆ参照）を含む。
【００２４】
まず、図１ａ及び図１ｂまたは図２ａ及び図２ｂに示すように、キャビティ形成ステップ（図１ａ及び図２ａ）では、基板１０にキャビティ１０ａを形成する。キャビティ１０ａは穿孔によって形成されてもよい。穿孔方式には、レーザ加工、ＣＯ２加工、エッチング、機械的ドリルリングなどが挙げられ、例えば、キャビティ１０ａは、ＣＯ２加工によって形成することができる。基板１０の表面には配線などの回路１１が形成される。また、基板１０には、キャビティ他にビアホールなどが設けられてもよい。
【００２５】
一実施形態において、キャビティ形成ステップ（図１ａ及び図１ｂまたは図２ａ及び図２ｂ）は、基板穿孔ステップ（図１ａ及び図２ａ参照）及び接着部材付着ステップ（図１ｂ及び図２ｂ参照）を含む。一基板穿孔ステップ（図１ａ及び図２ａ参照）では、基板１０を穿孔してキャビティ１０ａを形成する。続いて、接着部材付着ステップ（図１ｂ及び図２ｂ参照）では、キャビティ１０ａが設けられる基板１０の下面に接着部材２０を接着してキャビティ１０ａの下部開口を塞ぐ。基板１０の下面は、図示するような位置を基準にした場合であり、裏返す場合には、上面とすることもある。
【００２６】
図示されていないが、他の例として、接着部材２０が基板１０の下面に接着されずに、他の基板などによって基板１０の一面が塞がれるように、接着部材２０を他の基板に置き替えてもよい。
【００２７】
次に、本発明の一実施形態による電子素子内蔵基板の製造方法における電子素子の表面絶縁材コーティイングステップ（図示せず）について詳記する。電子素子コーティングステップでは、電子素子３０の表面を絶縁材４１でコーティングする。電子素子３０は、ＩＣチップのような能動素子、またはキャパシタ、インダクターなどの受動素子であってもよい。例えば、電子素子の表面コーティングステップでは、電子素子３０の埋めこみのためのＲＤＬ（ｒｅｄｉｓｔｒｉｂｕｔｅｄ  ｌａｙｅｒ）工程の完了後、絶縁材４１をコーティング処理することができる。電子素子３０は、表面に端子３１が設けられる。キャビティ１０ａへの挿入前に、予め電子素子３０の表面に絶縁材４１でコーティングすることによって、従来のようにキャビティ１０ａに挿入後に、絶縁層４０を充填させる場合（図３ｄ参照）に、電子素子３０と絶縁層４０との間にボイドが形成されるのを防止することができる。
【００２８】
電子素子３０の表面にコーティングされる絶縁材４１は、絶縁材４１でコーティングされた電子素子３０が挿入された基板１０上に積層される絶縁層４０と同一材質とすることができる。例えば、絶縁材４１及び絶縁層は、共に同一材質のペーストまたは絶縁シートであってもよい。
【００２９】
また、図示されていないが、一実施形態において、電子素子の表面絶縁材コーティングステップは、絶縁材加工ステップ及び超音波接合コーティングステップを含む。絶縁材加工ステップでは、基板１０に設けられるキャビティ１０ａの大きさと、キャビティ１０ａに内蔵する電子素子３０の大きさを考慮して、絶縁材４１の厚さを決める。すなわち、キャビティ１０ａに無コーティング状態の電子素子３０が挿入され、残りの空間間隔を考慮して絶縁材４１の厚さを決めてもよい。絶縁材４１の厚さを空間間隔と等しくするか、周囲の厚さより大きくしてもよい（図１ｃ参照）。すなわち、絶縁材４１は、まだ硬化状態ではないので、空間間隔よりやや厚くしてもよい。または、絶縁材４１の厚さを空間間隔より少し小さくしてもよい（図２ｃ参照）。絶縁材４１の厚さが決まれば、決まった厚さによって、例えば絶縁シート形状で絶縁材４１を加工するようになる。続いて、図示されていないが、超音波接合コーティングステップでは、加工された絶縁材４１、例えば、絶縁シートを超音波接合方式で電子素子３０に接合させてコーティングする。超音波接合の代わり、他の接合方式が用いられてもよい。例えば、接着テープや接着剤を利用して接着してもよい。
【００３０】
また、他の実施形態によれば、図示されていないが、電子素子の表面絶縁材コーティングステップでは、基板１０のキャビティ１０ａの大きさと電子素子３０の大きさを考慮して、絶縁材４１の厚さを決定し、該決定された厚さによって、ペースト状の絶縁材４１を電子素子３０に噴射して塗布することができる。絶縁材４１の厚さの決定は、電子素子３０のキャビティ１０ａへの挿入時の塗布された絶縁材４１の状態によって決定することができる。例えば、電子素子３０に塗布された絶縁材４１のペーストが未乾燥状態または半乾燥状態で、基板１０のキャビティ１０ａ内に挿入される場合には、塗布厚さがキャビティ１０ａに無コーティング状態の電子素子３０が挿入されてから、残りの空間間隔と同じか、または少し大きくしてもよい（図１ｃ参照）。
または、電子素子３０に塗布された絶縁材４１のペーストの塗布厚さが、キャビティ１０ａに無コーティング状態の電子素子３０が挿入されてから残りの空間間隔より少し小さくしてもよい（図２ｃ参照）。
【００３１】
前述のように、電子素子３０の表面に超音波接合方式やディスペンサによる噴射塗布測定方法などによって、絶縁材４１をコーティングすることができる。これによって、キャビティ１０ａを通じて除去された部分と、電子素子との間の間隔を電子素子３０の表面にコーティングされた絶縁材４１、またはその他に積層される絶縁層４０を圧着させて追加充填することによって、ボイドの発生を防止することができる。すなわち、前もって超音波接合方式や、ディスぺンサによる噴射塗布測定方法などによって、電子素子３０の表面に絶縁材４１をコーティングする。これによって、電子素子３０と絶縁材４１との間に、ボイドが生成されるのを防止できる。
【００３２】
次に、本発明の一実施形態による電子素子内蔵基板の製造方法の工程について詳記する。
【００３３】
図１ｃまたは図２ｃに示すように、電子素子キャビティ挿入ステップでは、絶縁材４１にコーティングされた電子素子３０を、基板１０のキャビティ１０ａ内に挿入する。
【００３４】
次に、図１ｄ〜図１ｆ及び図２ｄ〜図２ｆに示すように、絶縁層積層及び電子素子内蔵基板形成ステップでは、電子素子が挿入された基板１０の上下部に、絶縁層４０を積層して電子素子内蔵基板１０を形成する。
【００３５】
一実施形態では、絶縁層積層ステップ（図１ｄ〜図１ｆ及び図２ｄ〜図２ｆ参照）は、第１の絶縁層積層ステップ（図１ｄ及び図２ｄ参照）、接着部材脱着ステップ（図１ｅ及び図２ｅ参照）及び第２の絶縁層積層ステップ（図１ｆ及び図２ｆ参照）を含む。
【００３６】
図１ｄまたは図２ｄに示すように、第１の絶縁層積層ステップでは、電子素子が挿入された基板１０の上部に、第１の絶縁層４０'を積層する。上部は、図１ｄまたは図２ｄに示された状態での上側部を意味し、実質的には接着部材２０やその他基板などによって、キャビティ１０ａの一側開口が塞がれた反対側を意味する。第１の絶縁層４０'は、電子素子３０のコーティング剤である絶縁材４１と同一材質であってもよく、例えば同一材質の絶縁ペーストや絶縁シートであってもよい。それによって、第１の絶縁層４０'の積層後に、第１の絶縁層４０'と電子素子３０のコーティング層である絶縁材４１とは分離されない。図１ｄまたは図２ｄでは、説明の便宜上、第１の絶縁層４０'と電子素子３０のコーティング層である絶縁材４１とを区分したが、実質的に同一材料を使う場合、少なくとも積層圧着後には分離されるか区分されない。
【００３７】
続いて、図１ｅまたは図２ｅに示すように、接着部材脱着ステップでは、基板１０の下面に付着された接着部材２０を脱着する。基板１０の下面に接着部材２０を付着しないで、他の基板で防ぐ場合には防ぎ状態を解除させるようになる。
【００３８】
続いて、図１ｆまたは図２ｆに示すように、第２の絶縁層積層ステップでは接着部材２０が接着された面に第２の絶縁層４０"を積層する。第２の絶縁層４０"は、第１の絶縁層４０'と同じ材質のものを使う。また、第１の絶縁層４０'と同様に、第２の絶縁層４０"は、電子素子３０のコーティング剤である絶縁材４１と同一材質としてもよい、例えば、同一材質の絶縁ペーストや絶縁シートであってもよい。それによって、第２の絶縁層４０"の積層後に、例えば、少なくとも積層圧着後には、第１及び第２の絶縁層４０"と電子素子３０のコーティング層である絶縁材４１とは分離または区分されない。
【００３９】
他の実施形態によれば、絶縁層積層及び電子素子内蔵基板形成ステップでは、第２の絶縁層４０"を積層した後に、積層体を圧着して電子素子内蔵基板１０を形成することができる。単純圧着、加熱圧着などの測定方法によって積層体を圧着することができる。また、図示されていないが、積層体を圧着する前に、第１の絶縁層４０'と第２の絶縁層上に金属層を設けて、その後に、積層体を圧着することができる。
【００４０】
また、図示されていないが、一実施形態では、図１ｄまたは図２ｄの第１の絶縁層４０'を積層するステップは、積層された第１の絶縁層上に金属層を形成するステップをさらに含む。また、図示されていないが、図１ｆまたは図２ｆの第２の絶縁層４０"を積層するステップは、積層された第２の絶縁層上に金属層を形成するステップをさらに含む。例えば、第１の絶縁層４０'と第２の絶縁層上に金属層が設けられた後に、回路パターンの形成、ビア加工などの工程を経て、金属層を回路パターンに変換することができる。
【００４１】
開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４２】
１０  基板
１０ａ  キャビティ
３０  電子素子
４０、４０'、４０"  絶縁層
４１  絶縁材
【図１ａ】
2014027282.tif 000003
【図１ｂ】
2014027282.tif 000004
【図１ｃ】
2014027282.tif 000005
【図１ｄ】
2014027282.tif 000006
【図１ｅ】
2014027282.tif 000007
【図１ｆ】
2014027282.tif 000008
【図２ａ】
2014027282.tif 000009
【図２ｂ】
2014027282.tif 000010
【図２ｃ】
2014027282.tif 000011
【図２ｄ】
2014027282.tif 000012
【図２ｅ】
2014027282.tif 000013
【図２ｆ】
2014027282.tif 000014
【図３ａ】
2014027282.tif 000015
【図３ｂ】
2014027282.tif 000016
【図３ｃ】
2014027282.tif 000017
【図３ｄ】
2014027282.tif 000018
【図３ｅ】
2014027282.tif 000019
【図３ｆ】
2014027282.tif 000020