(57)【要約】【課題】リフレッシュが必要なメモリの温度に対応した最適なリフレッシュレートを設定することができるレート設定装置を提供する。【解決手段】レート設定装置９において、抵抗器５での消費電流を算出しているのは、ＤＲＡＭ４で消費される電力とＤＲＡＭ４の温度とが相関関係を有し、また、このＤＲＡＭ４に電力を供給するときに、ＤＲＡＭ４に流れる電流が抵抗器５を通過するので、抵抗器５での消費電流が、ＤＲＡＭ４の温度を反映しているからである。そして、このレート設定装置９では、この抵抗器５での消費電流に基づいてリフレッシュレートを設定している。したがって、このレート設定装置９を用いると、本来必要のないリフレッシュを実行することによる、無駄な電力消費、及び、無駄なリフレッシュに伴うメモリへのアクセス阻害によるメモリの性能悪化を抑制することができる。【選択図】図１
2014182854.tif 000002
【特許請求の範囲】
【請求項１】
メモリのリフレッシュを実行するリフレッシュレートを決定するレート設定装置であって、
電源から前記メモリに電力を供給する供給路上に設置された抵抗器(５)と、
前記抵抗器で生ずる電位差を検出する検出部（２０、２１、Ｓ１０、Ｓ１２）と、
前記検出部で検出された前記電位差から、該電位差に対応する前記リフレッシュレートを設定する設定部（Ｓ１４〜Ｓ１７）と、
を備えることを特徴とするレート設定装置。
【請求項２】
請求項１に記載のレート設定装置において、
前記設定部は、
前記検出部で検出された前記電位差から前記抵抗器での消費電流又は消費電力を算出する算出部（Ｓ１４）と、
前記抵抗器での前記消費電流又は前記消費電力と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)と、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記算出部で算出された前記消費電流又は前記消費電力から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。
【請求項３】
請求項２に記載のレート設定装置において、
前記相関関係情報は、
前記抵抗器での前記消費電流又は消費電力と前記メモリの温度との相関関係を規定する第１相関関係情報と、
前記メモリの温度と前記リフレッシュレートとの相関関係を規定する第２相関関係情報と
であること特徴とするレート設定装置。
【請求項４】
請求項１に記載のレート設定装置において、
前記設定部は、
前記抵抗器で生ずる電位差と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記検出部で検出された前記電位差から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。
【請求項５】
請求項１に記載のレート設定装置において、
前記設定部は、
前記検出部で検出された前記電位差と、前記メモリに電力を供給する電源が前記メモリ及び前記抵抗器に印加する電圧とから、前記メモリでの電位差を算出する算出部（Ｓ１４）と、
前記メモリでの電位差と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)と、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記算出部で算出された前記メモリでの電位差から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。
【請求項６】
請求項１に記載のレート設定装置において、
前記設定部は、
前記検出部で検出された前記電位差から前記抵抗器での消費電流を算出し、さらに、前記検出部で検出された前記電位差と、前記メモリに電力を供給する電源が前記メモリ及び前記抵抗器に印加する電圧とから、前記メモリでの電位差を算出して、前記メモリで消費される消費電力を算出する算出部（Ｓ１４）と、
前記メモリでの消費電力と前記リフレッシュレートとの相関関係を規定する相関関係情報を記憶する記憶部(３)と、
を備え、
前記記憶部から読み出した前記相関関係情報を用い、前記算出部で算出された前記メモリでの消費電力から前記リフレッシュレートを設定する
ことを特徴とするレート設定装置。
【請求項７】
請求項２〜６のいずれか１項に記載のレート設定装置において、
前記相関関係情報は、テーブル情報であること特徴とするレート設定装置。
【請求項８】
請求項１〜７のいずれか１項に記載のレート設定装置において、
前記検出部は、
当該レート設定装置を構成するＣＰＵに備えられたＡＤＣポート（２０、２１）を用いて前記抵抗器で生ずる電位差を検出することを特徴とするレート設定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＲＡＭ等のメモリをリフレッシュするときに用いられるリフレッシュレートを設定するレート設定装置に関する。
【背景技術】
【０００２】
ナビゲーションシステムで使用される代表的なワークメモリとしてＤＲＡＭが挙げられる。このＤＲＡＭは、安価で高速・大容量なメモリであり、一般的にも広く普及している。
【０００３】
しかし、このＤＲＡＭは、メモリ値（メモリセルの情報）を保持するためのコンデンサ容量が小さいので、定期的にメモリ値を上書き（リフレッシュ）をしないと（いわゆるダイナミックリフレッシュ）、メモリ値を保持できない。
【０００４】
また、このリフレッシュに必要な時間間隔はＤＲＡＭの温度に依存するため、リフレッシュは、ＤＲＡＭの温度が高くなる程、短時間で実行する必要がある。
そのため現在、ＤＲＡＭをリフレッシュする方法として、ＤＲＡＭに温度センサを設置してＤＲＡＭの温度を検出し、この検出された温度に応じてリフレッシュレートを動的に変更して、ＤＲＡＭをリフレッシュする方法が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許公報第４７３３１２３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＤＲＡＭへの温度センサの設置位置や設置方法が適切でない場合、実際のＤＲＡＭの温度と温度センサで検出したＤＲＡＭの温度とにズレが生ずる虞がある。
また、集積化によってＤＲＡＭの周囲には多くの熱源（例えばＣＰＵ）が配置されるため、温度センサで検出した温度が、それら熱源の影響を受けている可能性を排除できない。
【０００７】
そのため、温度センサで検出される温度がＤＲＡＭの温度を反映していない可能性があるので、温度センサを用いてリフレッシュレートを設定する場合、最適なリフレッシュレートに比べ、リフレッシュの回数が多くなるように設定しておく必要が生じていた。
【０００８】
その結果、本来必要のないリフレッシュの回数が増えるので、無駄な電力消費、及び、無駄なリフレッシュに伴うＤＲＡＭへのアクセス阻害によるＤＲＡＭの性能悪化という問題が発生していた。
【０００９】
そこで、本発明では、リフレッシュが必要なメモリの温度に対応した最適なリフレッシュレートを設定することができるレート設定装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のレート設定装置は、メモリのリフレッシュを実行するリフレッシュレートを決定するレート設定装置であって、抵抗器(５)と、検出部（２０、２１、Ｓ１０、Ｓ１２）と、設定部（Ｓ１４〜Ｓ１７）とを備える。
【００１１】
抵抗器は、電源からメモリに電力を供給する供給路上に設置され、検出部は、抵抗器で生ずる電位差を検出し、設定部は、検出部で検出された電位差から、この電位差に対応するリフレッシュレートを設定する。
【００１２】
本発明において、抵抗器での電位差を検出しているのは、メモリで消費される電力とメモリの温度とが相関関係を有し、また、このメモリに電力が供給されるときに、その電力に対応した電流が抵抗器を通過して電位差を生ずるので、抵抗器での電位差が、メモリの温度を反映しているからである。
【００１３】
つまり、本発明のように、メモリの温度を反映した抵抗器での電位差に基づいてリフレッシュレートを設定すれば、最適なリフレッシュレートを簡易に設定することができるのである。
【００１４】
したがって、本発明のレート設定装置を用いると、本来必要のないリフレッシュを実行することによる、無駄な電力消費、及び、無駄なリフレッシュに伴うメモリへのアクセス阻害によるメモリの性能悪化を抑制することができる。
【００１５】
尚、リフレッシュレートを設定する際、抵抗器での電位差から対応するリフレッシュレートを求めるのではなく、途中、抵抗器での電位差から算出される消費電流、消費電力や、メモリでの消費電力や、メモリでの電位差を算出して、これらに対応するリフレッシュレートを求めてもよい。
【００１６】
因みに、上記各手段等の括弧内の符号は、後述する実施形態に記載の具体的手段等との対応関係を示す一例であり、本発明は上記各手段等の括弧内の符号に示された具体的手段等に限定されるものではない。
【図面の簡単な説明】
【００１７】
【図１】本実施形態のレート設定装置を備えるコンピュータ装置の模式図である。
【図２】本実施形態で用いられるテーブル情報の概念図である。（ａ）は、ＤＲＡＭの温度Ｔｄと抵抗器５での消費電流との関係を示し、（ｂ）は、ＤＲＡＭの温度Ｔｄとリフレッシュレート値の関係を示している。
【図３】本実施形態のレート設定装置で実行されるレート設定処理のフローチャートである。
【発明を実施するための形態】
【００１８】
以下に本発明の実施形態を図面と共に説明する。
コンピュータ装置１は、ナビゲーション装置や各種ＥＣＵで用いられるコンピュータ装置である。
【００１９】
コンピュータ装置１は、図１に示すように、ＣＰＵ２、記憶部３、ＤＲＡＭ４、及び、抵抗器５を備えている。このうち、ＣＰＵ２、記憶部３、及び、抵抗器５が、本実施形態のレート設定装置９を構成する。
【００２０】
このコンピュータ装置１内には、図示しない電源に直結された主電力線６と、この主電力線６から分岐する複数の分岐電力線７とが配線されている。
これら主電力線６及び各分岐電力線７が電源からＣＰＵ２、記憶部３、ＤＲＡＭ４に電力を供給する供給路を形成し、ＣＰＵ２、記憶部３、ＤＲＡＭ４は、これら各分岐電力線７に接続され、それぞれ電源から電力の供給を受けて動作する。
【００２１】
ただし、本実施形態では、ＤＲＡＭ４に電力を供給する供給路上であって分岐電力線７には抵抗器５が設置されている。
そのためＤＲＡＭ４は、この抵抗器５を介して電源から電力の供給を受ける。
【００２２】
このＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４は、ＣＰＵ２で実行される処理で一時記憶が必要になった情報等を記憶するメモリである。抵抗器５は、電気抵抗を生じる抵抗素子である。
【００２３】
次に、本実施形態のレート設定装置９を構成するＣＰＵ２、記憶部３、及び、抵抗器５のうち、ＣＰＵ２及び記憶部３について、詳細に説明する。
ＣＰＵ２は、記憶部３及びＤＲＡＭ４と通信をして各種処理を実行する処理装置であり、少なくとも２つのＡＤＣポート２０、２１を備えており、記憶部３及びＤＲＡＭ４とはそれぞれデータバスにより通信可能に接続されている。
【００２４】
これら２つのＡＤＣポート２０、２１はアナログ／デジタルコンバータを備えたポートであり、このうちＡＤＣポート２０は抵抗器５の入力側（電源側）に接続され、ＡＤＣポート２１は抵抗器５の出力側（ＤＲＡＭ４側）に接続されている。
【００２５】
これによりＡＤＣポート２０には抵抗器５の入力側の電位に関する信号が入力され、ＡＤＣポート２１には抵抗器５の出力側（ＤＲＡＭ側）の電位に関する信号が入力される。
そのため、ＣＰＵ２は、これらＡＤＣポート２０、２１から入力される電位に関する信号に基づいて、抵抗器５での電位差を検出することができる。
【００２６】
また、ＣＰＵ２は、メモリコントローラ２２を内蔵しており、このメモリコントローラ２２がデータバスを介してＤＲＡＭ４との間で通信可能に接続されている。
ＣＰＵ２は、このメモリコントローラ２２を用いてＤＲＡＭ４に関連する各種処理を実行する。
【００２７】
ＤＲＡＭ４に関連するＣＰＵ２で行われる処理としては、後述するレート設定処理のほかに、このレート設定処理で設定されたリフレッシュレートに基づく時間間隔ごとに、ＤＲＡＭ４のリフレッシュ（メモリ値の上書き）を実行する処理や、各種情報の書き込み、読み出し等の処理等がある。
【００２８】
尚、リフレッシュを実行する処理や、各種情報の書き込み、読み出し等の処理は、公知の処理なので、その説明は省略する。
次に、記憶部３は、不揮発性のリライタブルメモリ等の記憶装置で構成されるものであり、一部をＲＯＭで構成してもよい。
【００２９】
この記憶部３には、後述するレート設定処理を実行するためのプログラムや、その他プログラム、後述するテーブル情報、抵抗器５の抵抗値に関する情報、電源がＤＲＡＭ４及び抵抗器５に印加する電圧に関する情報、その他情報が記憶されている。
【００３０】
また、記憶部３には、各種処理を実行することにより、リフレッシュレートに関する情報、抵抗器５の入出力側それぞれの電位に関する情報、その他の各種処理に伴う情報が記憶される。
【００３１】
この記憶部３には、これら各種プログラムや各種情報を記憶するための複数の記憶領域が設定されているが、以下の説明では、テーブル情報を記憶する記憶領域を特にテーブル記憶領域３０と呼んで説明する。
【００３２】
このテーブル記憶領域３０には、２種類のテーブル情報が記憶されている。
このうち第１テーブル情報（本発明の第１相関関係情報）は、図２（ａ）に示すようなＤＲＡＭ４の温度（Ｔｄ）と抵抗器５での消費電流（Ｉｄ）との相関関係を示すものであり、第２テーブル情報（本発明の第２相関関係情報）は、図２（ｂ）に示すようなＤＲＡＭ４の温度とリフレッシュレート（Ａ）との相関関係を示すものである。
【００３３】
これらテーブル情報は、それぞれの相関関係を実験等により予め求めたものである。
相関関係は、ＤＲＡＭ４の周囲の熱源の数や、ＤＲＡＭ４が熱源から受ける影響、経年変化その他時間的な要因等、様々な要因によって異なることがあるので、各要因に応じて変更し、または一度定めたものを異なるものに更新してもよい。
【００３４】
次に、本実施形態のレート設定装置９を構成するＣＰＵ２で実行されるレート設定処理について、図３に示すフローチャートを用いて説明する。
このレート設定処理は、ＤＲＡＭ４のリフレッシュ（メモリ値の上書き）の実行時に実行される。
【００３５】
この処理ではまず、Ｓ１０の処理が実行される。
このＳ１０では、ＡＤＣポート２０、２１を介して抵抗器５の両端の電位Ｖａ、Ｖｂに関する情報を検出する処理が実行される。
【００３６】
電位Ｖａは、入力側（電源側）の電位で、電位Ｖｂは、出力側（ＤＲＡＭ４側）の電位である。
そして、Ｓ１１では、Ｓ１０で入力した電位Ｖａ、Ｖｂに関する情報を記憶部３に記憶する処理が実行される。
【００３７】
次に、Ｓ１２では、この記憶部３に記憶された電位Ｖａ、Ｖｂに関する情報から、抵抗器５での電位差（Ｖａ−ｂ）を算出する処理が実行され、Ｓ１３では、Ｓ１２で求めた電位差（Ｖａ−ｂ）に関する情報を記憶部３に記憶する処理が実行される。
【００３８】
次に、Ｓ１４では、抵抗器５で消費される消費電流（Ｉｄ）を算出する処理が実行される。
この消費電流（Ｉｄ）は、Ｓ１３で記憶部３に記憶された電位差に関する情報と、記憶部３に記憶された抵抗器５の抵抗値に関する情報とから算出される。
【００３９】
そして、このＳ１４で求められた消費電流（Ｉｄ）は、次のＳ１５で記憶部３に記憶される。
次に、Ｓ１６では、記憶部３のテーブル記憶領域３０に記憶された２つのテーブル情報と、Ｓ１５の処理で記憶部３に記憶された消費電流（Ｉｄ）に関する情報から、リフレッシュレート（Ａ）を求める処理が実行される。
【００４０】
例えば、第１テーブル情報を用い、Ｓ１４で求めた消費電流（Ｉｄ）から、ＤＲＡＭ４の温度（Ｔｄ）を求め、次に、第２テーブル情報を用い、ＤＲＡＭ４の温度（Ｔｄ）から、リフレッシュレート（Ａ）を求める。
【００４１】
Ｓ１７では、このリフレッシュレート（Ａ）に関する情報は記憶部３に記憶され、これにより、リフレッシュ処理におけるリフレッシュレートとして設定される。
以後、本実施形態ではＣＰＵ２が、このＳ１７で設定されたリフレッシュレートに応じた時間間隔ごとにＤＲＡＭ４のリフレッシュを実行する。
【００４２】
そして、このＳ１７の処理が終了すると、本レート設定処理が終了する。
（本実施形態の特徴的な作用効果）
本実施形態において、リフレッシュ実行時の抵抗器５での消費電流を算出しているのは（Ｓ１４）、ＤＲＡＭ４で消費される電力とＤＲＡＭ４の温度とが相関関係を有し、また、このＤＲＡＭ４に電力が供給されるときに、ＤＲＡＭ４に流れこむ電流が抵抗器５を通過するので、その算出結果が、ＤＲＡＭ４の温度を反映しているからである。
【００４３】
つまり、本実施形態のように、ＤＲＡＭ４の温度を反映した抵抗器５での消費電流に基づいてリフレッシュレートを設定すれば（Ｓ１６）、最適なリフレッシュレートを設定することができる。
【００４４】
したがって、本実施形態のレート設定処理を実行すると、本来必要のないリフレッシュを実行することによる、無駄な電力消費、及び、無駄なリフレッシュに伴うＤＲＡＭ４へのアクセス阻害によるメモリの性能悪化を抑制することができる。
【００４５】
また、本実施形態では、ＣＰＵ２のＡＤＣポート２０、２１を用いて、抵抗器５での電位差を検出している。
そのため、抵抗器５の電位差を示すアナログ信号をデジタル信号に変換する変換装置を別途用意する必要がないので、コンピュータ装置１の構成を簡略化することができる。
【００４６】
また、本実施形態では、２つのテーブル情報を用いて、リフレッシュレートを設定しているが、これら２つのテーブル情報（第１テーブル情報、第２テーブル情報）を用いたのは、各テーブル情報で規定する相関関係の一部に修正が必要な場合、それらの修正に柔軟に対応することができるからである。
（対応関係）
特許請求の範囲に記載された検出部は、上記実施形態のＡＤＣポート２０、２１及び、レート設定処理のＳ１０、Ｓ１２の処理を実行するＣＰＵ２に相当する。
【００４７】
特許請求の範囲に記載された算出部は、レート設定処理のＳ１４の処理を実行するＣＰＵ２に相当する。
特許請求の範囲に記載された設定部は、レート設定処理のＳ１７の処理を実行するＣＰＵ２に相当する。
［他の実施形態］
以上、実施形態について説明したが、特許請求の範囲に記載された発明は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
【００４８】
（１）上記実施形態で説明したリフレッシュレートの決定方法はあくまでも一例であり、これに限定されるものではない。
例えば、上記実施形態では、リフレッシュレートを抵抗器５の消費電流に基づいて設定したが、これに代えて抵抗器５での消費電力を算出し、この消費電力からリフレッシュレートを設定してもよい。抵抗器５の消費電力も、消費電流と同様、ＤＲＡＭ４の温度を反映しているからである。
【００４９】
この場合、第１テーブル情報としては、抵抗器５での消費電力とＤＲＡＭ４の温度Ｔｄとの関係を示すものが用いられ、第２テーブル情報としては、ＤＲＡＭ４の温度Ｔｄとリフレッシュレート（Ａ）との関係を示すものが用いられる。
【００５０】
また、上記実施形態では、抵抗器５の消費電流に基づいてリフレッシュレートを設定したが、抵抗器５での電位差に基づいて直接リフレッシュレートを設定してもよい。
その場合、記憶部３には、相関関係情報として、抵抗器５で生ずる電位差とリフレッシュレートとの相関関係を規定するテーブル情報を記憶しておき、このテーブル情報を用いてリフレッシュレートを設定すればよい。
【００５１】
そして、レート設定処理では、図３に示すＳ１４及びＳ１５の処理を行わず、Ｓ１６において、Ｓ１２で算出した抵抗器５で生ずる電位差から直接リフレッシュレートを求めればよい。
【００５２】
また、上記実施形態では、リフレッシュレートを抵抗器５の消費電流に基づいて設定したが、電源がＤＲＡＭ４と抵抗器５に印加する電圧に関する情報を記憶部３に記憶しておけば、ＤＲＡＭ４での電位差や消費電力を算出することが可能となる。これらの算出はＳ１４で実行すればよい。
【００５３】
そして、これらは抵抗器５での電位差に対応して変化するため、これらとリフレッシュレートとの対応関係示す相関関係情報を記憶部３に記憶しておけば、抵抗器５での消費電流からリフレッシュレートを求めた場合と同様に、ＤＲＡＭ４での電位差や消費電力からリフレッシュレートを求めることもできる。
【００５４】
（２）上記実施形態では、２つのテーブル情報を用いてリフレッシュレートを決定したが、抵抗器５での消費電流とリフレッシュレート値との相関関係を示した一つのテーブル情報を用いて決定してもよい。
【００５５】
（３）上記実施形態では、ＣＰＵ２として、メモリコントローラ２２を内蔵するものについて説明したが、メモリコントローラ２２は、ＣＰＵ２の他の構成と分離して設けられていてもよい。
【００５６】
（４）上記実施形態では、抵抗器５として、電気的な抵抗を生ずる抵抗素子を用いたが、これに限られるものではなく、例えば磁界を発生させるコイル素子などを用いて、電磁力を測定する方法でもよい。
【００５７】
（５）上記実施形態では、抵抗器での消費電流とリフレッシュレートとの相関関係を規定する相関関係情報としてテーブル情報を用いたが、これらの相関関係を示す情報であればどのようなものでもよい。
【００５８】
（６）上記実施形態では、レート設定処理がリフレッシュを実行するときに実行されると説明したが、これは、リフレッシュが実行されるときとリフレッシュが実行されないときとで抵抗器５を通過する電流値が相違するため、この相違がリフレッシュレートに反映されることを避けるためである。つまり、検出条件を一定化するためである。
【００５９】
しかし、ＤＲＡＭ４の温度を求めることができるのであれば、リフレッシュを実行するとき以外のときや、レート設定処理を常時実行してもよい。
（７）上記実施形態では、ＣＰＵ２がＤＲＡＭ４のリフレッシュを実行するが、リフレッシュを実行する機能をＤＲＡＭ４に内蔵し、ＣＰＵ２からの特定コマンドによりその実施有無や周期を切り替えてもよい。
【００６０】
（８）上記実施形態では、消費電流の値を用いてリフレッシュレートを操作するものであるが、例えばリフレッシュレートを操作する代わりに、外部の冷却装置等の設定を操作し、DRAM４の温度を一定に保つことにより、DRAM４を正常に動作させてもよい。
【符号の説明】
【００６１】
１… コンピュータ装置  ２… ＣＰＵ  ３… 記憶部  ５… 抵抗器  ６… 主電力線
７… 分岐電力線  ９… レート設定装置  ２０、２１… ＡＤＣポート
２２… メモリコントローラ  ３０… テーブル記憶領域
【図１】
2014182854.tif 000003
【図２】
2014182854.tif 000004
【図３】
2014182854.tif 000005