(57)【要約】【課題】信頼性の向上が可能な固体撮像装置を提供する。【解決手段】第１半導体基体に形成されたフォトダイオードと、フローティングディフュージョンと、第１トランジスタと、第２半導体基体に形成された第２トランジスタとを備える。さらに、第１半導体基体の第１配線層の表面に露出する第１電極と、第２半導体基体の第２配線層の表面に露出する第２電極とが接合されている。また、フローティングディフュージョンと第２トランジスタのゲート電極とがフローティングディフュージョン配線により接続されている。【選択図】図３
2014022561.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体基体と、
第２半導体基体と、
前記第１半導体基体に形成された、前記第１半導体基体の第２主面側を受光面とするフォトダイオードと、
第１半導体基体の第１主面の表面に形成されたフローティングディフュージョンと、
前記第１半導体基体の第１主面上に形成された第１トランジスタと、
前記第１半導体基体の第１主面上に形成された第１配線層と、
前記第１配線層の表面に露出する第１電極と、
前記第２半導体基体の第１主面上に形成された第２トランジスタと、
前記第２半導体基体の第１主面上に形成された第２配線層と、
前記第２配線層の表面に露出する第２電極と、
前記第１電極及び前記第２電極を介して、前記フローティングディフュージョンと前記第２トランジスタのゲート電極とを接続するフローティングディフュージョン配線と、を備え、
前記第２トランジスタが複数の前記フォトダイオードに共有され、
前記第１電極と前記第２電極とが接合されて、前記第１半導体基体と前記第２半導体基体とが貼り合わされている
固体撮像装置。
【請求項２】
前記第１電極及び前記第２電極は、前記第２トランジスタを共有する複数の前記フォトダイオードが形成されている領域の面積よりも小さい請求項１に記載の固体撮像装置。
【請求項３】
前記第１電極及び前記第２電極の少なくとも一方が、前記フローティングディフュージョンの形成面積よりも大きい請求項１に記載の固体撮像装置。
【請求項４】
前記第１電極及び前記第２電極が、それぞれ異なる方向に延在された導体層により形成されている請求項１に記載の固体撮像装置。
【請求項５】
前記第１電極及び前記第２電極は、異なる方向に延在された複数の導体層が組み合わされた格子状に形成されている請求項１に記載の固体撮像装置。
【請求項６】
前記フォトダイオードと前記フローティングディフュージョンとが形成されている画素領域の周囲の前記第１配線層の表面に、前記第１トランジスタのゲート電極に接続される第１ゲート電極配線と前記第２半導体基体とを接続するための第３電極が形成されている請求項１に記載の固体撮像装置。
【請求項７】
前記第３電極が前記第１ゲート電極配線と平行な方向に複数配列されている請求項６に記載の固体撮像装置。
【請求項８】
前記フローティングディフュージョン配線が、前記第１配線層内でグランド配線により囲まれている請求項１に記載の固体撮像装置。
【請求項９】
前記フローティングディフュージョン配線が、前記第２配線層内でＶＤＤ配線により囲まれている請求項１に記載の固体撮像装置。
【請求項１０】
複数の前記フローティングディフュージョンで第１電極を共有する請求項１に記載の固体撮像装置。
【請求項１１】
前記フォトダイオードの周囲に素子分離部が形成されている請求項１に記載の固体撮像装置。
【請求項１２】
前記フォトダイオードにグランド配線に接続される端子が配置される請求項１１に記載の固体撮像装置。
【請求項１３】
第１半導体基体と、第２半導体基体と、前記第１半導体基体に形成された、前記第１半導体基体の第２主面側を受光面とするフォトダイオードと、第１半導体基体の第１主面の表面に形成されたフローティングディフュージョンと、前記第１半導体基体の第１主面上に形成された第１トランジスタと、前記第１半導体基体の第１主面上に形成された第１配線層と、前記第１配線層の表面に露出する第１電極と、前記第２半導体基体の第１主面上に形成された第２トランジスタと、前記第２半導体基体の第１主面上に形成された第２配線層と、前記第２配線層の表面に露出する第２電極と、前記第１電極及び前記第２電極を介して、前記フローティングディフュージョンと前記第２トランジスタのゲート電極とを接続するフローティングディフュージョン配線とを有し、前記第２トランジスタが複数の前記フォトダイオードに共有され、前記第１電極と前記第２電極とが接合されて、前記第１半導体基体と前記第２半導体基体とが貼り合わされている固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、裏面照射型の固体撮像装置、及び、この固体撮像装置を備える電子機器に係わる。
【背景技術】
【０００２】
固体撮像装置においては、入射光に対する光電変換効率や感度の向上を図ることを目的とし、半導体基体の表面側に駆動回路を形成し裏面側を受光面とする、いわゆる裏面照射型の構造が提案されている。さらに、光電変換素子が形成された半導体基体とは別に、駆動回路を形成した回路基体を用意し、半導体基体における受光面と反対側の面に、回路基体を貼り合わせた３次元構造も提案されている。例えば、フォトダイオード（ＰＤ）、フローティングディフュージョン（ＦＤ）及び転送ゲートと、転送トランジスタ以外の画素トランジスタとを、それぞれ異なる基体に形成して、これらの基体を貼り合わせた構成が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１１−５１７５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の基体が貼り合わされた構成の裏面照射型の固体撮像装置では、基体同士の接合信頼性の向上による、固体撮像装置の信頼性の向上が求められている。
【０００５】
本技術においては、信頼性の向上が可能な固体撮像装置及び電子機器を提供するものである。
【課題を解決するための手段】
【０００６】
本技術の固体撮像装置は、第１半導体基体と、第２半導体基体とから構成される。そして、第１半導体基体に形成された、第１半導体基体の第２主面側を受光面とするフォトダイオードと、第１半導体基体の第１主面の表面に形成されたフローティングディフュージョンと、第１半導体基体の第１主面上に形成された第１トランジスタとを備える。また、第１半導体基体の第１主面上に形成された第１配線層と、第１配線層の表面に露出する第１電極とを備える。さらに、第２半導体基体の第１主面上に形成された第２トランジスタと、第２半導体基体の第１主面上に形成された第２配線層と、第２配線層の表面に露出する第２電極とを備える。そして、第１電極及び第２電極を介して、フローティングディフュージョンと第２トランジスタのゲート電極とを接続するフローティングディフュージョン配線とを備える。また、第２トランジスタが複数のフォトダイオードに共有され、第１電極と第２電極とが接合されて、第１半導体基体と第２半導体基体とが貼り合わされている。
また、本技術の電子機器は、上記固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路とを備える。
【０００７】
上述の固体撮像装置によれば、第１半導体基体にフォトダイオード、フローティングディフュージョンが形成され、第２半導体基体に第２トランジスタが形成されている。そして、フローティングディフュージョンから第２トランジスタを接続するフローティングディフュージョン配線が、第１電極及び第２電極によって接続されている。このように、フローティングディフュージョン配線において、第１半導体基体と第２半導体基体との接続面が第１電極と第２電極とにより接合されているため、配線の接合信頼性及び基体同士の接合信頼性が向上する。このため、固体撮像装置及びこの固体撮像装置を備える電子機器の信頼性が向上する。
【発明の効果】
【０００８】
本技術によれば、固体撮像装置及び電子機器の信頼性を向上することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本技術が適用される固体撮像装置の一例を示す概略構成図である。
【図２】第１実施形態の固体撮像装置の４画素共有単位からなる画素部の平面配置を示す図である。
【図３】図２に示す画素部のＡ−Ａ線断面の構成を示す図である。
【図４】Ａ〜Ｅは、第１電極及び第２電極の構成を示す図である。
【図５】４画素共有単位におけるＧＮＤ配線及びＴＲＧ配線の平面配置を示す図である。
【図６】Ａは、ＧＮＤ／ＴＲＧ配線を形成する画素領域の平面図である。Ｂは、図６Ａに示すＢ部の拡大図である。Ｃは、図６Ａに示す画素領域周辺のＧＮＤ／ＴＲＧ配線の断面図である。
【図７】第１実施形態の固体撮像装置の第１変形例の構成を示す断面図である。
【図８】第１実施形態の固体撮像装置の第２変形例の構成を示す断面図である。
【図９】図８に示す画素部のＡ−Ａ線断面の構成を示す図である。
【図１０】第１実施形態の固体撮像装置の第３変形例の構成を示す断面図である。
【図１１】第２実施形態の固体撮像装置の８画素共有単位からなる画素部の平面配置を示す図である。
【図１２】図１１に示す画素部のＡ−Ａ線断面の構成を示す図である。
【図１３】第３実施形態の固体撮像装置の４画素共有単位からなる画素部の平面配置を示す図である。
【図１４】第３実施形態の固体撮像装置の断面構成を示す図である。
【図１５】第３実施形態の変形例の固体撮像装置の断面構成を示す図である。
【図１６】電子機器の構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．第１実施形態（固体撮像装置）
２．第２実施形態（固体撮像装置）
３．第３実施形態（固体撮像装置）
４，第４実施形態（電子機器）
【００１１】
〈１．第１実施形態〉
［固体撮像装置の概略構成例］
図１に、本技術が適用される裏面照射型の固体撮像装置の概略構成を示す。本実施形態例の固体撮像装置１０は、図１に示すように、第１の半導体チップ部１１に画素領域１２を搭載する。そして、第２の半導体チップ部１３に、制御回路１４、信号処理回路を含むロジック回路１５を搭載する。この第１の半導体チップ部１１と第２の半導体チップ部１３を相互に電気的に接続して１つの半導体チップとしてＭＯＳ型固体撮像装置１０が構成される。
【００１２】
［画素部構造：平面配置］
次に、本例の固体撮像装置の画素部の構成について説明する。図２に、本例に適用する４画素共有単位からなる画素部の平面配置を示す。図２に示すように、４画素のフォトダイオードＰＤ（ＰＤ１〜ＰＤ４）を配列した４画素共有単位が、２次元アレイ状に配列されて画素部が構成される。
【００１３】
４画素共有単位は、横２×縦２の計４つのフォトダイオードＰＤ１〜ＰＤ４に対して１つのフローティングディフュージョンＦＤを共有する構成である。そして、４つのフォトダイオードＰＤ１〜ＰＤ４と、この４つのフォトダイオードＰＤ１〜ＰＤ４に対して４つの転送ゲート電極２１〜２４と、１つのフローティングディフュージョンＦＤとを有して構成される。
【００１４】
各フォトダイオードＰＤ１〜ＰＤ４と、フローティングディフュージョンＦＤと、各転送ゲート電極２１〜２４とにより、転送トランジスタＴｒ１〜Ｔｒ４が構成される。フローティングディフュージョンＦＤは、４つのフォトダイオードＰＤ１〜ＰＤ４に囲まれた中央部に配置され、各転送ゲート電極２１〜２４は、各フォトダイオードＰＤ１〜ＰＤ４の中央部側の角部に対応する位置に配置される。
【００１５】
［画素部構造：断面構成］
次に、図３に、図２に示す画素部のＡ−Ａ線断面の構成を示す。
図３に示すように、固体撮像装置は、センサ基体３（第１半導体基体）と回路基体９（第２半導体基体）とが、それぞれ第１配線層３１と第２配線層４１を対向させて貼り合わされている。また、センサ基体３と回路基体９との貼り合わせ面において、センサ基体３の第１配線層３１の表面に形成された第１電極３５と、回路基体９の第２配線層４１の表面に形成された第２電極４５とが接合されている。
【００１６】
センサ基体３には、上述の図２に示すフォトダイオードＰＤ１，ＰＤ２と、フローティングディフュージョンＦＤと、転送ゲート電極２１，２２が形成されている。センサ基体３は、図の上方が光の入射面であり、下方が回路形成面である。フローティングディフュージョンＦＤと転送ゲート電極２１，２２は、センサ基体３の回路形成面側に形成されている。
【００１７】
センサ基体３の回路形成面上には、第１配線層３１が形成されている。第１配線層３１は、少なくとも１層以上の配線と、絶縁層とが積層された構成を有する。図３では、１層の配線３３を有する構成である。第１配線層３１には、フローティングディフュージョンＦＤに接続されるプラグ３２が形成されている。そして、プラグ３２と配線３３とが接続し、さらに配線３３とプラグ３４とが接続されている。
なお、配線３３と同じ層に、図示しない他の配線を有している。この配線３３と同じ層の配線は、例えば、転送ゲート電極２１，２２と接続される電源配線やグランド配線等である。
第１配線層３１の表面には、接続用の第１電極３５が形成されている。第１電極３５は、プラグ３２，３４及び配線３３を介してフローティングディフュージョンＦＤに接続されている。
【００１８】
回路基体９には、図示しない画素部の制御回路や、信号処理回路を含むロジック回路が搭載されている。また、回路基体９には、転送トランジスタＴｒ１の以外の画素トランジスタが形成される。図３では、増幅トランジスタＴｒ５と選択トランジスタＴｒ６を示している。回路基体９の表面には、増幅トランジスタＴｒ５と選択トランジスタＴｒ６のソース／ドレインとなる拡散領域２７，２８，２９が形成されている。また、回路基体９上に増幅ゲート電極２５と、選択ゲート電極２６とを備える。
【００１９】
回路基体９上には、第２配線層４１が形成されている。第２配線層４１は、複数層の配線と絶縁層とが積層された構成を有する。図３では、第２配線層４１に形成される複数の配線のうち、１層の配線４３，４７を示している。配線４３は、プラグ４２，４４により、増幅ゲート電極２５と、第２配線層４１の表面の第２電極４５とに接続されている。このため、第２電極４５は、プラグ４２，４４及び配線４３を介して増幅ゲート電極２５に接続されている。
また、選択トランジスタＴｒ６の拡散領域２９には、プラグ４６と配線４７とが接続されている。
【００２０】
上述の構成では、センサ基体３の表面に設けられたフローティングディフュージョンＦＤと、回路基体９上に設けられた増幅ゲート電極２５とが、第１電極３５と第２電極４５を介して導体により直接接続されている。つまり、フローティングディフュージョンＦＤと増幅ゲート電極２５とが、第１電極３５、第２電極４５、プラグ３２，３４，４２，４４及び配線３３，４３からなるフローティングディフュージョン配線（以下、ＦＤ配線）により接続されている。
このように、センサ基体３のフローティングディフュージョンＦＤに蓄積された信号を処理するための画素トランジスタが回路基体９に形成されている。
【００２１】
第１配線層３１において、ＦＤ配線を構成する第１電極３５、プラグ３２，３４及び配線３３は、変換効率を上げるために、最小デザインルール配線幅で形成されることが好ましい。また、フローティングディフュージョンＦＤから第１電極３５までは、同じく変換効率を上げるために、最短で結線されていることが好ましい。さらに、このプラグ３２，３４及び配線３３は、第１配線層３１に形成される他の配線と容量結合しないように、可能な限り他の配線との距離を離して形成することが好ましい。
同様に、第２配線層４１において、ＦＤ配線を構成する、第２電極４５、プラグ４４，４２及び配線４３は、変換効率を上げるために、最小デザインルール配線幅で形成されることが好ましい。また、増幅ゲート電極２５から第２電極４５までは、変換効率を上げるために、最短で結線されていることが好ましい。さらに、このプラグ４４，４２及び配線４３は、第２配線層４１に形成される他の配線と容量結合しないように、可能な限り他の配線との距離を離して形成することが好ましい。
【００２２】
また、図示しないリセットトランジスタは、センサ基体３側において、画素共有単位間に形成されていてもよく、回路基体９側の他の部分に形成されていてもよい。センサ基体３のフォトダイオードＰＤの面積を大きくするためには、転送トランジスタ以外の各トランジスタは、すべて回路基体９側に形成されていることが好ましい。
【００２３】
第１電極３５及び第２電極４５を形成する領域３７は、増幅トランジスタＴｒ５を共有する複数のフォトダイオードＰＤ１〜４が形成されている領域３６の面積よりも小さい構成とする。隣接する他の領域の電極との接触を避けるため、第１電極３５及び第２電極４５をフォトダイオードＰＤ１〜４が形成されている領域３６よりも、小さくする必要がある。
また、第１電極３５及び第２電極４５との少なくとも一方は、フローティングディフュージョンＦＤが形成されている面積よりも大きく形成されることが好ましい。
なお、上述の図２において、第１電極３５及び第２電極４５を形成する領域３７の平面配置を破線で示している。
【００２４】
第１電極３５及び第２電極４５は、画素共有単位の中心に設けられていることが好ましい。さらに、第１電極３５及び第２電極４５は、点対称又は線対称となる形状に形成されていることが好ましい。例えば、上述の図２に示す４画素共有単位において、４画素共有単位の中心と、第１電極３５及び第２電極４５の中心とが、同じ平面位置に形成されていることが好ましい。そして、第１電極３５及び第２電極４５を、画素共有単位の中心において点対称、又は、線対称となる形状に形成することが好ましい。
このような構成に第１電極３５及び第２電極４５を形成することにより、複数の画素共有単位において、ＦＤ配線を等間隔に形成することができ、ＦＤ配線のカップリングを防止することができる。
【００２５】
本例のように複数の基体が貼り合わされた構成の半導体装置では、基体の貼り合せ面の位置合わせ精度に課題がある。このため、基体の貼り合わせの際に、基体の位置合わせ精度に準じて電極の接合位置にずれが発生する。このような、接合電極の位置ずれによる接続不良や導通不良により、半導体装置の信頼性が低下してしまう。
これに対して、図３に示すように、第１電極３５及び第２電極４５の形状を上述の範囲とすることにより、基体貼り合わせの精度にかかわらず、接合電極の接続信頼性を確保することができる。従って、半導体装置の信頼性が向上する。
【００２６】
但し、電極の面積が大きくなると、必然的にＦＤ配線の体積が大きくなる。このため、信号電荷の変換効率の悪化につながる。従って、変換効率の悪化を防ぐには、電極の面積を可能な限り最小とすることが好ましい。このように、第１電極３５及び第２電極４５の面積は、変換効率と接合信頼性とに相反する影響を与える。このため、基体貼り合わせの位置精度と、信号の変換効率等を考慮して、第１電極３５及び第２電極４５の形状を設計する必要がある。
【００２７】
接続信頼性は、一方の電極の面積が大きければ、他方の電極の面積が小さくても確保することができる。このため、例えば、一方の電極を、フローティングディフュージョンＦＤが形成されている面積よりも大きく形成し、他方の電極の面積をさらに小さい面積とすることも可能である。この場合には、電極の接続信頼性と、信号の変換効率の両方に対して特性の向上が期待できる。
【００２８】
［電極形状］
上述のように、信号の変換効率と、接合信頼性との両立が可能な第１電極３５及び第２電極４５の構成例について説明する。図４に、第１電極３５及び第２電極４５の構成を示す。
図４Ａ〜Ｅは、それぞれ、第１電極３５及び第２電極４５の構成を示す平面図である。この図では、センサ基体３側から第１電極３５及び第２電極４５を見た配置を示し、第１電極３５と第２電極４５との中心位置をずらして示している。
【００２９】
図４Ａに示す第１電極３５及び第２電極４５は、それぞれ異なる方向に延在された、平面が矩形状の導体層により形成されている。そして、第１電極３５と第２電極４５とが、互いの延在方向と直交する方向に配置され、互いに交差する位置に配置されている。
このように、第１電極３５と第２電極４５とが交差するため、接合時にセンサ基体と回路基体とに位置ずれが発生した場合にも、第１電極３５と第２電極４５とが交差位置において接触する。この結果、接合電極の位置ずれによる接続不良や導通不良が防止でき、半導体装置の信頼性の低下を抑制することができる。
また、第１電極３５及び第２電極４５を、例えば最小デザインルール配線幅の矩形状に形成することにより、ＦＤ配線の体積の増加を抑制することができる。このため、変換効率の悪化を抑制することができる。
従って、図４Ａに示す構成の第１電極３５及び第２電極４５を適用することにより、固体撮像素子の変換効率と接合信頼性との両立が可能となる。
【００３０】
図４Ｂに示す構成は、第１電極３５及び第２電極４５が、直交する２本の矩形状の導体層から形成されている。そして、第１電極３５と第２電極４５とは、それぞれ延在方向と直交する方向に配置された矩形状の導体層同士が、交差することで接合されている。
図４Ｂに示す構成は、上述の図４Ａに示す構成よりも接触面積が増加する。このため、接続信頼性が向上する。さらに、接触面積が増加するため、矩形状の導体層の幅を図４Ａに示す構成より小さくした場合にも、接合面積を確保することができる。従って、第１電極３５及び第２電極４５によるＦＤ配線の体積の増加を抑制し、変換効率と接合信頼性との両立が可能となる。
【００３１】
また、図４Ｃ〜Ｅに示す構成では、矩形状の導体層を組み合わせることにより、第１電極３５及び第２電極４５が、格子状に配置されている。図４Ｃに示す構成では、方形に配置された４本の矩形状の導体層と、この方形内に配置された１本の導体層とから、第１電極３５及び第２電極４５が形成されている。
また、図４Ｄに示す構成では、方形に配置された４本の矩形状の導体層と、この方形内に格子状に２本の矩形状の導体層とから、第１電極３５及び第２電極４５が形成されている。
図４Ｅに示す構成では、複数の矩形状の導体層が組み合わされたメッシュ状に第１電極３５及び第２電極４５が形成されている。
【００３２】
第１電極３５と第２電極４５とを構成する矩形状の導体層の本数が多くなるほど、第１電極３５と第２電極４５との接触面積が大きくなり、接続信頼性が向上する。また、第１電極３５と第２電極４５とを構成する矩形状の導体層の本数が多くなるほど、ＦＤ配線の体積が増加するが、矩形状の導体層の体積自体を十分に小さくすることにより、変換効率の低下を抑制することができる。従って、固体撮像素子の変換効率と接合信頼性との両立が可能となる。
【００３３】
なお、上述の構成例では第１電極３５及び第２電極４５を、矩形状の構成としているが、電極を構成する導体層の形状は、矩形状に限らず他の形状としてもよい。最小デザインルール配線幅であり、第１電極３５及び第２電極４５とで異なる方向に延在する構成であれば、本技術の固体撮像素子に適用することができる。
また、上述の構成例では第１電極３５及び第２電極４５が同じ形状に形成された例について説明しているが、第１電極３５及び第２電極４５は、異なる形状としてもよい。また、第１電極３５及び第２電極４５を構成する導体層のサイズ（例えば延在長さ、幅、厚さ等）、及び、導体層の配置間隔（ピッチ）は、デザインルール、接合精度等の条件を考慮して適宜設定される。
【００３４】
［転送ゲート電極配線、グランド配線］
次に、センサ基体の第１配線層に形成する転送ゲート電極（ＴＲＧ）配線とグランド（ＧＮＤ）配線について説明する。図５に、４画素共有単位におけるＧＮＤ配線及びＴＲＧ配線の平面配置を示す。また、図６Ａに、センサ基体の画素領域の周辺領域におけるＧＮＤ／ＴＲＧ配線の平面配置図を示す。図６Ｂに、図６Ａに示すＢ部の拡大図を示す。図６Ｃに、図６Ａに示す画素領域の周辺領域のＧＮＤ／ＴＲＧ配線の断面図を示す。
【００３５】
図５に示すように、４画素共有単位では、ＴＲＧ配線３８とＧＮＤ配線５５は、画素内において図面横方向に平行に配置されている。ＴＲＧ配線３８は、各４画素共有単位上で、転送ゲート電極２１，２２，２３，２４上を通過するように配置されている。そして、ＴＲＧ配線３８は、それぞれ対応する転送ゲート電極２１，２２，２３，２４のいずれかに接続されている。なお、ＴＲＧ配線３８は、上述のＦＤ配線とのカップリングが、可能な限り均一となるように配置する。これにより、転送ゲート電極２１のＯＮ時に、ＦＤカップリングによる各画素の昇圧能力を揃えることができる。
【００３６】
ＴＲＧ配線３８及びＧＮＤ配線５５は、フォトダイオードＰＤ、フローティングディフュージョンＦＤ及び転送トランジスタＴｒが形成される画素領域の外側で、回路基体９側の配線及び電極と接合される。図６Ａに、第１の半導体チップ部１１のセンサ基体３における画素領域１２と、ＴＲＧ配線３８及びＧＮＤ配線５５が回路基体９側の配線に接続される電極３９とを示す。図６Ａに示すように、ＴＲＧ配線３８及びＧＮＤ配線５５は、図面横方向に画素領域１２を横断し、画素領域１２の周辺領域に設けられた電極３９に接続されている。
【００３７】
電極３９には、図６Ｂに示すように画素共有単位のＴＲＧ配線３８と、ＧＮＤ配線５５に接続された複数の電極３９Ａ〜Ｅが設けられている。各電極３９Ａ〜Ｅは、それぞれ、画素共有単位上を横断するＴＲＧ配線３８又はＧＮＤ配線５５に接続されている。
２×２の４画素共有単位では、４本のＴＲＧ配線３８と本のＧＲＤ配線５５とによる、合計５本の配線を設ける必要がある。そして、この５本の配線に対応して、５個の電極３９Ａ〜Ｅが必要となる。
貼り合わせ精度を考慮して、電極３９の面積を大きくする必要がある。このとき、電極３９の大きさを、画素内のＦＤ配線の第１，第２電挟と同じ面積で構成する場合には、図６Ｂに示すように、共有単位に該当する５個の電極３９Ａ〜Ｅを、ＴＲＧ配線３８及びＧＮＤ配線５５と平行な方向（図面横方向）に配列する必要がある。
また、例えば、２×４の８画素共有単位では、８本のＴＲＧ配線３８と２本のＧＮＤ配線５５とによる、合計１０本の配線が必要となる。このため、図６Ｂと同様に、共有単位に該当する１０個の電極３９を、ＴＲＧ配線３８及びＧＮＤ配線５５と平行な方向（図面横方向）に配列する必要がある。
なお、図６Ｂは平面配置を示しているため、電極３９Ａ〜Ｄには複数の配線が接続されているように見えるが、電極との接触部分以外は層間絶縁層中に設けられているため、各電極３９Ａ〜Ｅは、それぞれ１本の配線のみと接続されている。
【００３８】
図６Ｃに、電極３９及びその周囲の断面構成を示す。図６Ｃに示すように、ＴＲＧ配線３８及びＧＮＤ配線５５は、プラグ３４を介してセンサ基体３の第１配線層３１の表面に形成された第３電極３９に接続されている。また、第３電極３９は、回路基体９の第２配線層４１の表面に形成された第４電極４９に接続されている。
第４電極４９は、プラグ４２，４４及び配線４８を介して回路基体９に形成される回路素子等に接続されている。
【００３９】
ＴＲＧ配線３８及びＧＮＤ配線５５は、図３に示す配線３３と同じ層に形成される。そして、画素領域１２の外周部で、第３電極３９及び第４電極４９を介して回路基体９の回路素子と接続される。第３電極３９及び第４電極４９は、画素領域１２の周囲において、複数の電極が行列状に配置されている。第３電極３９及び第４電極４９は、例えば１〜２０μｍ程度の大きさに形成され、隣接する電極と１μｍ程度の間隔を開けて等間隔に形成されている。
【００４０】
画素領域１２内に、ＴＲＧ配線３８及びＧＮＤ配線５５の接続用の第３電極３９及び第４電極４９を形成しないことにより、フローティングディフュージョンＦＤから増幅トランジスタＴｒ５に接続する第１電極３５と第２電極４５の設計自由度が向上する。このため、図３に示す第１電極３５及び第２電極４５の面積を大きくすることが可能となり、接続信頼性を向上させることができる。
【００４１】
［第１変形例：リセットトランジスタ］
次に、上述の第１実施形態の固体撮像装置の変形例について説明する。第１変形例として、回路基体にリセットトランジスタが設けられる構成例について説明する。なお、第１変形例では、回路基体のリセットトランジスタの構成、及び、このリセットトランジスタへの配線の構成のみが第１実施形態と異なる。このため、以下の説明では、上述の第１実施形態と同一の構成は説明を省略する。
【００４２】
図７に第１変形例の固体撮像装置の断面図を示す。この断面図は、上述の第１実施形態の説明において図３に示す構成と対応する。図７に示すように、回路基体９には、増幅トランジスタＴｒ５、選択トランジスタＴｒ６及びリセットトランジスタＴｒ７を備える。回路基体９の表面には、増幅トランジスタＴｒ５、選択トランジスタＴｒ６及びリセットトランジスタＴｒ７のソース／ドレインとなる拡散領域２７，２８，２９，５２が形成されている。そして、回路基体９上に増幅ゲート電極２５、選択ゲート電極２６及びリセットゲート電極５１を備える。
【００４３】
回路基体９上には、第２配線層４１が形成されている。第２配線層４１の表面には第２電極４５が形成されている。そして、第２電極４５に接続されるプラグ４４が配線５３に接続されている。さらに、配線５３は、プラグ４２及びプラグ５４に接続されている。プラグ４２は、配線５３と増幅ゲート電極４２とに接続されている。また、プラグ５４は、配線５３とリセットトランジスタＴｒ７の拡散領域５２とに接続されている。
このため、第２電極４５は、プラグ４２，４４，５４及び配線５３を介して増幅ゲート電極２５と、リセットトランジスタＴｒ７の拡散領域５２とに接続されている。また、フローティングディフュージョンＦＤと増幅ゲート電極２５とが、第１電極３５、第２電極４５、プラグ３２，３４，４２，４４及び配線３３，５３からなるＦＤ配線により接続されている。
【００４４】
上述の構成では、センサ基体３の表面に設けられたフローティングディフュージョンＦＤと、回路基体９に設けられたリセットトランジスタＴｒ７の拡散領域５２とが、第１電極３５と第２電極４５を介したＦＤ配線から分岐したプラグ５４により接続されている。つまり、センサ基体３のフォトダイオードＰＤ及びフローティングディフュージョンＦＤの電位を、回路基体９に形成されているリセットトランジスタＴｒ７でリセットする構成となる。
【００４５】
リセットトランジスタＴｒ７を回路基体９側に形成することにより、センサ基体３にリセットトランジスタＴｒ７の拡散領域を形成する必要がない。このため、画素領域において、フォトダイオードＰＤを形成する領域の比率を大きくすることができる。従って、この構造により、感度や飽和信号量（Ｑｓ）の向上等の固体撮像装置の画素特性の向上が可能となる。
【００４６】
［第２変形例：ＧＮＤ配線シールド］
次に、上述の第１実施形態の固体撮像装置の第２変形例について説明する。第２変形例は、回路基体にグランド配線によるシールドが設けられる構成例である。なお、以下の説明では、上述の第１実施形態と同一の構成は説明を省略する。
【００４７】
図８に、第２変形例の固体撮像装置の平面図を示す。また、図９に、図８のＡ−Ａ線断面図を示す。
図９に示すように、本例の固体撮像装置は、センサ基体３にフローティングディフュージョンＦＤを形成し、ＦＤ配線を通じてフローティングディフュージョンＦＤの信号を回路基体９に転送する構成である。このような構成の固体撮像装置では、フローティングディフュージョンＦＤから増幅ゲート電極２５及びリセットトランジスタＴｒ７のソースまでのＦＤ配線のカップリングを防ぐために、ＦＤ配線にシールドを備えることが好ましい。
【００４８】
本例の固体撮像装置では、センサ基体３側に形成されるグランド（ＧＮＤ）配線５５で、ＦＤ配線のシールドが形成される。図８に示すように、ＧＮＤ配線５５を、フローティングディフュージョンＦＤを共有する４画素共有単位の周囲を囲む格子状に配置する。ＧＮＤ配線５５で４画素共有単位を囲むことにより、４画素共有単位の中央に設けられているＦＤ配線へのシールドとしてＧＮＤ配線５５が機能する。ＧＮＤ配線５５は、図示しないグランド端子等に接続され、接地電位とされる。
【００４９】
また、図９では、センサ基体３の第１配線層３１に２層の配線が形成されている例を示す。この構造では、ＧＮＤ配線５５で４画素共有単位を囲むため、ＴＲＧ配線等の他の配線をＧＮＤ配線５５と同じ層に形成することができない。つまり、本例では、第１配線層３１に、少なくとも２層以上の配線が必要となる。図９では、ＧＮＤ配線５５を形成するための層と、ＴＲＧ配線等の他の配線を形成するための層との２層を示している。例えば、ＦＤ配線の配線３３と同じ層に、ＴＲＧ配線等の他の配線を形成する。そして、ＦＤ配線の配線５６と同じ層に、ＧＮＤ配線５５を形成する。
【００５０】
［第３変形例：ＶＤＤ配線シールド］
次に、上述の第１実施形態の固体撮像装置の第３変形例について説明する。第３変形例は、回路基体にＶＤＤ配線によるシールドが設けられる構成例である。なお、以下の説明では、上述の第１実施形態と同一の構成は説明を省略する。
【００５１】
上述の第２変形例では、センサ基体３側のＦＤ配線をＧＮＤ配線でシールドする方法について説明したが、回路基体９上の第２配線層４１においてＦＤ配線をシールドすることも可能である。
図１０に、第３変形例の固体撮像装置の断面構造を示す。なお、第３変形例の平面配置は、上述の図８に示す第２変形例と同様である。このため、図１０は、図８に示すＡ−Ａ線断面に相当する。
【００５２】
第３変形例では、ＦＤ配線のシールドとして、回路基体９側に形成されるＶＤＤ配線５７で、ＦＤ配線のシールドが形成される。図１０では、回路基体９上の第２配線層４１に形成されている複数層の配線のうち、２層の配線を示している。ＶＤＤ配線５７は電源電位に接続された配線である。
ＶＤＤ配線５７は、４画素共有単位を囲む構造であるため、他の配線と同じ層に形成することが難しい。このため、増幅ゲート電極２５とリセットトランジスタＴｒ７の拡散領域５２とを接続する配線５３や、選択トランジスタＴｒ６に接続する配線４７と、異なる層にＶＤＤ配線５７が形成されている。
【００５３】
このように、ＶＤＤ配線５７で４画素共有単位を囲むことにより、ＶＤＤ配線５７が４画素共有単位の中央に設けられているＦＤ配線へのシールドとして機能する。
なお、第３変形例のＶＤＤ配線によりＦＤ配線をシールドする構成と、上述の第２変形例のＧＮＤ配線によりＦＤ配線をシールドする構成とを併用してもよい。さらに、ＦＤ配線をシールドする構成として、上述のＧＮＤ配線やＶＤＤ配線以外の他の配線を組み合わせて用いてもよい。
【００５４】
〈２．第２実施形態〉
［８画素共有構造］
次に、固体撮像装置の第２実施形態について説明する。上述の第１実施形態では、転送トランジスタＴｒ以外のトランジスタを４つのフォトダイオードＰＤで共有する４画素共有単位の構成について説明している。第２実施形態では、転送トランジスタＴｒ以外のトランジスタを８つのフォトダイオードＰＤで共有する８画素共有単位の構成について説明する。なお、第２実施形態では、画素の共有構造のみが第１実施形態と異なる。このため、以下の説明では、上述の第１実施形態と同一の構成は説明を省略する。
【００５５】
［平面配置］
図１１に、本例に適用する８画素共有単位からなる画素部の平面配置を示す。図１１に示すように、８画素のフォトダイオードＰＤ［ＰＤ１〜ＰＤ８］を配列した８画素共有単位が、２次元アレイ状に配列されて画素部が構成される。
【００５６】
８画素共有単位は、横２×縦４の計８つのフォトダイオードＰＤ１〜ＰＤ８を１つの単位とする。横２×縦２の計４つのフォトダイオードＰＤ１〜ＰＤ４に対して１つのフローティングディフュージョンＦＤ１を共有する構成である。横２×縦２の計４つのフォトダイオードＰＤ５〜ＰＤ８に対して１つのフローティングディフュージョンＦＤ２を共有する構成である。そして、８つのフォトダイオードＰＤ１〜ＰＤ８に対応する８つの転送ゲート電極２１〜２４，６１〜６４と、２つのフローティングディフュージョンＦＤ１，ＦＤ２を有して構成される。
【００５７】
各フォトダイオードＰＤ１〜ＰＤ８と、フローティングディフュージョンＦＤ１，ＦＤ２と、各転送ゲート電極２１〜２４，６１〜６４とにより、転送トランジスタＴｒ１〜Ｔｒ４，Ｔｒ８〜Ｔｒ１１が構成される。フローティングディフュージョンＦＤ１，ＦＤ２は、それぞれ８つのフォトダイオードＰＤ１〜ＰＤ８に囲まれた中央部に配置され、各転送ゲート電極２１〜２４，６１〜６４は、各フォトダイオードＰＤ１〜ＰＤ８の中央部側の角部の対応する位置に配置される。
【００５８】
［断面構造］
図１２に、図１１に示す画素部のＡ−Ａ線断面の構成を示す。
図１２に示すように、固体撮像装置は、センサ基体３と回路基体９とが、それぞれ第１配線層３１と第２配線層４１を対向させて貼り合わされている。また、センサ基体３と回路基体９との貼り合わせ面において、センサ基体３の第１配線層３１の表面に形成された第１電極３５と、回路基体９の第２配線層４１の表面に形成された第２電極４５とが接合されている。なお、回路基体９側の構成は、上述の第１実施形態の第１変形例と同じ構成である。このため、回路基体９側の構成は説明を省略する。
【００５９】
センサ基体３には、上述の図１１に示すフォトダイオードＰＤ２，４，６，８と、フローティングディフュージョンＦＤ１，ＦＤ２と、転送ゲート電極２２，２４，６２，６４が形成されている。センサ基体３は、図の上方が光の入射面であり、下方が回路形成面である。フローティングディフュージョンＦＤ１，ＦＤ２と転送ゲート電極２２，２４，６２，６４とは、センサ基体３の回路形成面側に形成されている。
【００６０】
センサ基体３の回路形成面上には、第１配線層３１が形成されている。第１配線層３１は、少なくとも１層以上の配線と、絶縁層とが積層された構成を有する。図１２では、１層の配線３３，６６を示している。
また、第１配線層３１には、フローティングディフュージョンＦＤ１に接続されるプラグ３２が形成されている。そして、プラグ３２と配線３３とが接続され、配線３３とプラグ３４とが接続されている。さらに、フローティングディフュージョンＦＤ２に接続されるプラグ６５が形成されている。そして、プラグ６５と配線６６とが接続され、配線６６とプラグ６７とが接続されている。
【００６１】
第１配線層３１の表面には、接続用の第１電極３５が形成されている。第１電極３５は、フローティングディフュージョンＦＤ１とプラグ３２，３４及び配線３３を介して接続されている。また、第１電極３５は、フローティングディフュージョンＦＤ２とプラグ６５，６７及び配線６６を介して接続されている。この電極３５は、回路基体９の電極４５を介して、センサ基体３に形成された増幅ゲート電極２５等のトランジスタに接続されている。
このように、本例の固体撮像装置は、８つのフォトダイオードＰＤ１〜８がフローティングディフュージョンＦＤ１，ＦＤ２及び１つの電極３５を介して、回路基体９に形成されたトランジスタを共有する構造を有している。
【００６２】
第１電極３５及び第２電極４５を形成する領域３７は、増幅トランジスタＴｒ５を共有する複数のフォトダイオードＰＤ１〜８が形成されている領域３６の面積よりも小さい構成とする。第１電極３５及び第２電極４５は、隣接する領域の電極との接触を避けるため、フォトダイオードＰＤ１〜８が形成されている領域３６よりも、小さく形成する必要がある。上述の図１１において、第１電極３５を形成する領域３７の平面配置と、第２電極４５を形成する領域４５を破線で示している。
【００６３】
また、第１電極３５及び第２電極４５との少なくとも一方が、フローティングディフュージョンＦＤが形成されている面積よりも大きい面積に形成されていることが好ましい。第１電極３５及び第２電極４５は、上述の第１実施形態と同様に、変換効率と接合信頼性との両立が可能となる構成とすることが好ましい。例えば、上述の図４に示す様な矩形状の導体層を組み合わせ構成とすることができる。
【００６４】
上述のように、８画素共有単位の固体撮像装置においても本技術を適用することができる。この場合にも、上述の第１実施形態と同様の効果を得ることができる。また、第２実施形態においても、転送ゲート電極配線及びグランド配線は、上述の第１実施形態と同様の構成とすることができる。さらに、第２実施形態の構成においても、第１実施形態の変形例の構成を適用することができる。
【００６５】
〈２．第３実施形態〉
［素子分離］
次に、固体撮像装置の第３実施形態について説明する。第３実施形態では、フォトダイオードＰＤ毎に絶縁分離した構成の固体撮像装置について説明する。なお、第３実施形態では、上述の第１，２実施形態と同一の構成は説明を省略する。
【００６６】
［画素部構成：平面配置］
図１３に、本例に適用する４画素の画素部の平面配置を示す。図１３に示すように、４フォトダイオードＰＤが２次元アレイ状に複数配列されて画素部が構成される。
それぞれのフォトダイオードＰＤに対して、転送ゲート電極６８とフローティングディフュージョンＦＤとが形成されている。転送ゲート電極６８とフローティングディフュージョンＦＤとは、フォトダイオードＰＤの角部に設けられている。そして、転送ゲート電極６８には、ＴＲＧ配線３８が接続されている。
【００６７】
また、フォトダイオードＰＤにおいて、転送ゲート電極６８とフローティングディフュージョンＦＤが設けられた角部と対角の角部には、Ｗｅｌｌ８１が設けられている。そして、このＷｅｌｌ８１に、ＧＮＤ配線５５と接続されるＧＮＤ端子８２が設けられている。Ｗｅｌｌ８１とＧＮＤ端子８２は、各フォトダイオードＰＤに設けられている。
【００６８】
フォトダイオードＰＤ間には素子分離部６９が設けられている。フォトダイオードＰＤの周囲が素子分離部６９に囲まれ、各フォトダイオードＰＤが素子分離部６９によって分離されている。フォトダイオードＰＤが素子分離部６９により、それぞれ分離された構成とすることにより、画素間での混色を防ぐことができる。
【００６９】
［画素部構造：断面構成］
図１４に 、図１３に示す固体撮像装置の断面構成を示す。
本例の固体撮像装置は、センサ基体３と回路基体とが、それぞれ第１配線層３１と第２配線層４１を対向させて貼り合わされている。また、図１４に示すように、センサ基体３と回路基体との貼り合わせ面は、センサ基体３の第１配線層３１の表面に形成された第１電極３５と、回路基体９の第２配線層４１の表面に形成された第２電極４５とが接合されている。なお、図１４では、第２配線層４１の構成のみを示し、センサ基体９の構成は省略する。また、図１３に、第１電極３５の配置位置を示している。センサ基体９は、上述の第１，２実施形態と同様の構成とすることができる。
【００７０】
各画素のフォトダイオードＰＤ及びフローティングディフュージョンＦＤは、素子分離部６９により、隣接する画素のフォトダイオードＰＤ及びフローティングディフュージョンＦＤと分離されている。そして、フローティングディフュージョンＦＤから、図示しない回路基体の転送トランジスタ以外の画素トランジスタまで、各プラグ３２，３４，４４，４２及び配線３３，４３によるＦＤ配線が構成される。
【００７１】
転送ゲート電極６８にはプラグ８３を介してＴＲＧ配線３８が接続されている。ＴＲＧ配線は、上述の図６Ａ〜Ｃに示すように画素領域の外側において、回路基板側に接続される。
また、本例では、上述の第１実施形態や第２実施形態のように転送トランジスタ以外の画素トランジスタを複数のフォトダイオードＰＤで共有する構成とする。例えば、上述の図１２に示す構成のように、複数のＦＤ配線を配線又は電極で接続することにより、転送トランジスタ以外の画素トランジスタを複数のフォトダイオードＰＤ及びフローティングディフュージョンＦＤで共有することができる。
【００７２】
［変形例：平面配置］
次に、上述の第３実施形態の固体撮像装置の変形例について説明する。本変形例では、２×２の画素共有構造を適用する場合について説明する。なお、以下の説明では、上述の第１〜３実施形態と同一の構成は説明を省略する。また、断面構成は上述の図１２や図１４と同様の構成となるため説明を省略する。
【００７３】
図１５に本例の固体撮像装置の平面配置図を示す。図１５に示すように、横２×縦２の４画素のフォトダイオードＰＤ（ＰＤ１〜ＰＤ４）を配列した４画素共有単位が、２次元アレイ状に配列されて画素部が構成される。フォトダイオードＰＤ間には素子分離部６９が設けられている。フォトダイオードＰＤの周囲が素子分離部６９に囲まれ、各フォトダイオードＰＤが素子分離部６９によって分離されている。フォトダイオードＰＤが素子分離部６９により、それぞれ分離された構成とすることにより、画素間での混色を防ぐことができる。
【００７４】
また、フォトダイオードＰＤにおいて、転送ゲート電極２１〜２４とフローティングディフュージョンＦＤが設けられた角部と対角の角部には、Ｗｅｌｌ８１が設けられている。そして、このＷｅｌｌ８１に、図示しないＧＮＤ配線と接続されるＧＮＤ端子８２が設けられている。Ｗｅｌｌ８１とＧＮＤ端子８２は、各フォトダイオードＰＤに設けられている。
【００７５】
フォトダイオードＰＤ１〜ＰＤ４に対してそれぞれフローティングディフュージョンＦＤが設けられている。そして、フローティングディフュージョンＦＤ及び転送ゲート電極２１〜２４は、各フォトダイオードＰＤ１〜ＰＤ４の中央部側の角部に対応する位置に配置される。
【００７６】
フォトダイオードＰＤは、センサ基体上の第１配線層の表面に設けられた第１電極３５により相互に接続されている。このため、配線を介して接続されたフローティングディフュージョンＦＤを、４画素のフォトダイオードＰＤ（ＰＤ１〜ＰＤ４）で共有するこうせいである。例えば、上述の図１２に示すよう構成のように、複数のＦＤ配線を第１電極３５に接続することにより、２×２の４つのフォトダイオードＰＤで、配線接続されたフローティングディフュージョンＦＤを共有する構成とすることができる。なお、図１５では、第１電極３５の配置位置のみを示している。
【００７７】
〈４．第４実施形態〉
［電子機器］
次に、上述の固体撮像装置を備える電子機器の実施形態について説明する。
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。以下、電子機器の一構成例として、カメラを例に挙げ説明する。
【００７８】
図１６に、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。
この例のカメラ７０は、固体撮像装置７１と、固体撮像装置７１の受光センサ部に入射光を導く光学系７２と、固体撮像装置７１及び光学系７２間に設けられたシャッタ装置７３と、固体撮像装置７１を駆動する駆動回路７４とを備える。さらに、カメラ７０は、固体撮像装置７１の出力信号を処理する信号処理回路７５を備える。
【００７９】
固体撮像装置７１は、上述した各実施形態及び変形例の固体撮像装置を適用することができる。その他の各部の構成及び機能は次の通りである。
光学系（光学レンズ）７２は、被写体からの像光（入射光）を固体撮像装置７１の撮像面（不図示）上に結像させる。これにより、固体撮像装置７１内に、一定期間、信号電荷が蓄積される。なお、光学系７２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置７３は、入射光の固体撮像装置７１への光照射期間及び遮光期間を制御する。
【００８０】
駆動回路７４は、固体撮像装置７１及びシャッタ装置７３に駆動信号を供給する。そして、駆動回路７４は、供給した駆動信号により、固体撮像装置７１の信号処理回路７５への信号出力動作、及び、シャッタ装置７３のシャッタ動作を制御する。すなわち、この例では、駆動回路７４から供給される駆動信号（タイミング信号）により、固体撮像装置７１から信号処理回路７５への信号転送動作を行う。
【００８１】
信号処理回路７５は、固体撮像装置７１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００８２】
なお、本開示は以下のような構成も取ることができる。
（１）第１半導体基体と、第２半導体基体と、前記第１半導体基体に形成された、前記第１半導体基体の第２主面側を受光面とするフォトダイオードと、第１半導体基体の第１主面の表面に形成されたフローティングディフュージョンと、前記第１半導体基体の第１主面上に形成された第１トランジスタと、前記第１半導体基体の第１主面上に形成された第１配線層と、前記第１配線層の表面に露出する第１電極と、前記第２半導体基体の第１主面上に形成された第２トランジスタと、前記第２半導体基体の第１主面上に形成された第２配線層と、前記第２配線層の表面に露出する第２電極と、前記第１電極及び前記第２電極を介して、前記フローティングディフュージョンと前記第２トランジスタのゲート電極とを接続するフローティングディフュージョン配線と、を備え、前記第２トランジスタが複数の前記フォトダイオードに共有され、前記第１電極と前記第２電極とが接合されて、前記第１半導体基体と前記第２半導体基体とが貼り合わされている固体撮像装置。
（２）前記第１電極及び前記第２電極は、前記第２トランジスタを共有する複数の前記フォトダイオードが形成されている領域の面積よりも小さい（１）に記載の固体撮像装置。
（３）前記第１電極及び前記第２電極の少なくとも一方が、前記フローティングディフュージョンの形成面積よりも大きい（１）又は（２）に記載の固体撮像装置。
（４）前記第１電極及び前記第２電極が、それぞれ異なる方向に延在された導体層により形成されている（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記第１電極及び前記第２電極は、異なる方向に延在された複数の導体層が組み合わされた格子状に形成されている（１）から（４）のいずれかに記載の固体撮像装置。
（６）前記フォトダイオードと前記フローティングディフュージョンとが形成されている画素領域の周囲の前記第１配線層の表面に、前記第１トランジスタのゲート電極に接続される配線と前記第２半導体基体とを接続するための第３電極が形成されている（１）から（５）のいずれかに記載の固体撮像装置。
（７）前記第３電極が前記第１ゲート電極配線と平行な方向に複数配列されている（６）に記載の固体撮像装置。
（８）前記フローティングディフュージョン配線が、前記第１配線層内でグランド配線により囲まれている（１）から（６）のいずれかに記載の固体撮像装置。
（９）前記フローティングディフュージョン配線が、前記第２配線層内でＶＤＤ配線により囲まれている（１）から（８）のいずれかに記載の固体撮像装置。
（１０）複数の前記フローティングディフュージョンで第１電極を共有する（１）から（９）のいずれかに記載の固体撮像装置。
（１１）前記フォトダイオードの周囲に素子分離部が形成されている（１）から（１０）のいずれかに記載の固体撮像装置。
（１２）前記フォトダイオードにグランド配線に接続される端子が配置される（１１）に記載の固体撮像装置。
（１３）（１）から（１２）のいずれかに記載の固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路と、を備える電子機器。
【符号の説明】
【００８３】
３  センサ基体、９  回路基体、１０，７１  固体撮像装置、１１  第１の半導体チップ部、１２  画素領域、１３  第２の半導体チップ部、１４  制御回路、１５  ロジック回路、２１，２２，２３，２４，６１，６２，６３，６４，６８  転送ゲート電極、２５，４２  増幅ゲート電極、２６  選択ゲート電極、２７，２９，５２  拡散領域、３１，４１  配線層、３２，３４，４２，４４，４６，５４，６５，６７  プラグ、３３，４３，４７，４８，５３，５６，６６  配線、３５  第１電極、３６，３７  領域、３８  ＴＲＧ配線、３９  第３電極、４５  第２電極、４９  第４電極、５１  リセットゲート電極、５５  ＧＮＤ配線、５７  ＶＤＤ配線、６９  素子分離部、７０  カメラ、７２  光学系、７３  シャッタ装置、７４  駆動回路、７５  信号処理回路、８１  Ｗｅｌｌ、８２  ＧＮＤ端子、ＦＤ１，ＦＤ２  フローティングディフュージョン、ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ５，ＰＤ６，ＰＤ７，ＰＤ８  フォトダイオード、Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ８，Ｔｒ９，Ｔｒ１０，Ｔｒ１１  転送トランジスタ、Ｔｒ５  増幅トランジスタ、Ｔｒ６  選択トランジスタ、Ｔｒ７  リセットトランジスタ
【図１】
2014022561.tif 000003
【図２】
2014022561.tif 000004
【図３】
2014022561.tif 000005
【図４】
2014022561.tif 000006
【図５】
2014022561.tif 000007
【図６】
2014022561.tif 000008
【図７】
2014022561.tif 000009
【図８】
2014022561.tif 000010
【図９】
2014022561.tif 000011
【図１０】
2014022561.tif 000012
【図１１】
2014022561.tif 000013
【図１２】
2014022561.tif 000014
【図１３】
2014022561.tif 000015
【図１４】
2014022561.tif 000016
【図１５】
2014022561.tif 000017
【図１６】
2014022561.tif 000018