(57)【要約】【課題】低消費電力化できる液晶表示装置を提供することを課題の一とする。【解決手段】端子部、スイッチングトランジスタ、及び画素電極を有する画素回路が形成された第１の基板と、対向電極が形成された第２の基板と、前記画素電極と前記対向電極との間には液晶素子が挟持されており、前記対向電極に入力される電位は、前記スイッチングトランジスタを介して端子部より供給され、前記スイッチングトランジスタが有する半導体層は、酸化物半導体層である。【選択図】図１
2014209250.tif 000002
【特許請求の範囲】
【請求項１】
端子部と、
スイッチングトランジスタと、
画素トランジスタと、
前記画素トランジスタに電気的に接続された画素電極と、
対向電極と、
前記画素電極と前記対応電極との間の液晶と、を有し、
前記対向電極は、前記スイッチングトランジスタを介して前記端子部と電気的に接続されており、
前記画素トランジスタ及び前記スイッチングトランジスタが有する半導体層は、酸化物半導体であることを特徴とする液晶表示装置。
【請求項２】
端子部と、
スイッチングトランジスタと、
画素トランジスタと、
前記画素トランジスタに電気的に接続された画素電極と、
対向電極と、
前記画素電極と前記対応電極との間の液晶と、を有し、
前記対向電極は、前記スイッチングトランジスタを介して前記端子部と電気的に接続されており、
前記画素トランジスタ及び前記スイッチングトランジスタが有する半導体層は、酸化物半導体であり、
前記画素トランジスタ及び前記スイッチングトランジスタのチャネル形成領域の抵抗率は、オフ状態において１×１０９Ω・ｍ以上であることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。または、液晶表示装置の駆動方法に関する。または、
当該液晶表示装置を具備する電子機器に関する。
【背景技術】
【０００２】
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
【０００３】
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、またはＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、液晶表示装置の
スイッチング素子などに用いる技術が特許文献１で開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
酸化物半導体をチャネル領域に用いた薄膜トランジスタは、アモルファスシリコンをチャ
ネル領域に用いた薄膜トランジスタよりも高い電界効果移動度が得られている。このよう
な酸化物半導体を用いて形成した薄膜トランジスタを具備する画素は、液晶表示装置等の
表示装置への応用が期待される。
【０００６】
液晶表示装置は、液晶材料を挟持する両端の電極の電位を所定の期間に保持する保持容量
が、各画素に設けられている。液晶材料を挟持する両端の電極の電位を保持するためには
、液晶材料を挟持する両端の電極の電荷のリークを低減する必要がある。そこで、各画素
に設けられた画素電極に接続されている薄膜トランジスタのオフ電流を低減することが重
要となる。オフ電流を低減することで、電圧を保持できる期間を長く取ることができるた
め、静止画等の表示を行う際の低消費電力化を図る上では重要となる。
【０００７】
なお本明細書で説明するオフ電流とは、薄膜トランジスタがオフ状態（非導通状態ともい
う）のときに、ソースとドレインの間に流れる電流をいう。ｎチャネル型の薄膜トランジ
スタ（例えば、しきい値電圧が０乃至２Ｖ程度）では、ゲートとソースとの間に印加され
る電圧が負の電圧の場合に、ソースとドレインとの間を流れる電流のことをいう。
【０００８】
液晶材料を挟持する一対の電極としては、画素電極の他に対向電極がある。対向電極側に
おいても電荷のリークを低減し、電圧を保持できる期間を長く取ることができることは、
静止画等の表示の際に低消費電力化を図る上で重要である。
【０００９】
そこで、本発明の一態様は、液晶材料を挟持する電極からの電荷のリークを低減するため
に、薄膜トランジスタのオフ電流を低減することができ、低消費電力化できる液晶表示装
置、液晶表示装置の駆動方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
第１の基板上の画素電極と、第２の基板上の対向電極との間に液晶素子を挟持する液晶表
示装置において、対向電極に供給する共通電位（コモン電位ともいう）を第１の基板に設
けられた端子部より入力する際に、酸化物半導体を半導体層にしたスイッチングトランジ
スタを介して供給することを要旨とする。
【００１１】
本発明の一態様は、端子部、スイッチングトランジスタ、並びに画素トランジスタ及び画
素トランジスタに電気的に接続された画素電極を含む複数の画素を有する画素回路が形成
された第１の基板と、対向電極が形成された第２の基板と、画素電極と対向電極との間に
は液晶が挟持されており、対向基板は、スイッチングトランジスタを介して端子部と電気
的に接続されており、画素トランジスタ及びスイッチングトランジスタが有する半導体層
は、酸化物半導体である液晶表示装置である。
【００１２】
本発明の一態様において、第１の基板上にゲート線駆動回路及び信号線駆動回路を有する
液晶表示装置でもよい。
【００１３】
本発明の一態様において、酸化物半導体層は、二次イオン質量分析法で検出される水素濃
度が１×１０１６／ｃｍ３以下である液晶表示装置でもよい。
【００１４】
本発明の一態様において、酸化物半導体層は、キャリア濃度が１×１０１４／ｃｍ３未満
である液晶表示装置でもよい。
【００１５】
本発明の一態様は、端子部、半導体層が酸化物半導体であるスイッチングトランジスタ、
並びに半導体層が酸化物半導体である画素トランジスタ及び画素電極に電気的に接続され
た画素電極を含む複数の画素を有する画素回路が形成された第１の基板と、スイッチング
トランジスタを介して端子部と電気的に接続される対向電極が形成された第２の基板と、
画素電極と対向電極との間には液晶が挟持されており、動画像を表示する期間において、
スイッチングトランジスタの第１の端子と第２の端子とを導通状態とし、対向電極には共
通電位が供給され、静止画を表示する期間において、スイッチングトランジスタの第１の
端子と第２の端子とを非導通状態とし、対向電極を電気的に浮遊状態とする液晶表示装置
の駆動方法である。
【００１６】
本発明の一態様において、動画像を表示する期間において、画素トランジスタには、画素
トランジスタを駆動するためのゲート線駆動回路及び信号線駆動回路からの信号が供給さ
れ、静止画を表示する期間において、画素トランジスタには、画素トランジスタを駆動す
るためのゲート線駆動回路及び信号線駆動回路からの信号が停止される液晶表示装置の駆
動方法でもよい。
【００１７】
本発明の一態様において、前記スイッチングトランジスタは、前記端子部より前記スイッ
チングトランジスタのゲート端子に供給される信号に応じて、前記共通電位が供給される
前記端子部と前記対向電極との導通状態または非導通状態を制御する液晶表示装置の駆動
方法でもよい。
【発明の効果】
【００１８】
本発明の一態様により、薄膜トランジスタのオフ電流を低減し、低消費電力化できる液晶
表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１の液晶表示装置を説明する図。
【図２】実施の形態１の液晶表示装置を説明する図。
【図３】実施の形態１の液晶表示装置を説明する図。
【図４】実施の形態２の液晶表示装置を説明する図。
【図５】実施の形態３の薄膜トランジスタの断面を説明する図。
【図６】実施の形態４の薄膜トランジスタの断面を説明する図。
【図７】実施の形態５の薄膜トランジスタの断面を説明する図。
【図８】電子機器を示す図。
【図９】電子機器を示す図。
【図１０】実施の形態７を説明するための図。
【図１１】実施の形態７を説明するための図。
【図１２】実施の形態７を説明するための図。
【図１３】実施の形態７を説明するための図。
【図１４】実施の形態８を説明するための図。
【図１５】実施の形態８を説明するための図。
【図１６】実施の形態８を説明するための図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２１】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明
瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定
されない。
【００２２】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
【００２３】
（実施の形態１）
本実施の形態では、液晶表示装置の概略図、回路図、及びタイミングチャート等について
示し、本実施の形態の構成とすることによる効果について説明することにする。まず図１
（Ａ）では、液晶表示装置の概略図について説明を行う。
【００２４】
図１（Ａ）で示す液晶表示装置は、第１の基板１０１、第２の基板１０２で構成される。
第１の基板１０１は、画素回路１０３、ゲート線駆動回路１０４、信号線駆動回路１０５
、端子部１０６、スイッチングトランジスタ１０７を有する。第２の基板１０２は、共通
接続部１０８（コモンコンタクトともいう）、対向電極１０９を有する。
【００２５】
第１の基板１０１及び第２の基板１０２は、後の加熱処理に耐えうる程度の耐熱性を有し
ていることが必要となる。さらに、第１の基板１０１及び第２の基板１０２の少なくとも
１つは透光性をもつことが必要である。アルミノシリケートガラス、アルミノホウケイ酸
ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アル
カリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチック基板等を用
いることができる。
【００２６】
なお図１（Ａ）に示す画素回路１０３、ゲート線駆動回路１０４、信号線駆動回路１０５
、及びスイッチングトランジスタ１０７は、第１の基板１０１上に形成される薄膜トラン
ジスタにより構成する。なお、図１（Ａ）に示すゲート線駆動回路１０４及び信号線駆動
回路１０５は、第１の基板１０１上に形成する薄膜トランジスタで構成する必要はなく、
第１の基板１０１の外の別の基板等に形成すればよい。そして一例として図２に示すよう
に、画素回路１０３には端子部１０６より延設された配線を介して、表示を行うための信
号を入力する構成とすればよい。
【００２７】
なお画素回路１０３には、ゲート線駆動回路１０４及び信号線駆動回路１０５より延在し
て複数のゲート線、及び信号線が設けられ、ゲート線及び信号線に環囲されて複数の画素
が設けられる。そして複数の信号線には各画素の画素電極に供給する画像信号が供給され
、複数のゲート線は信号線より供給される画像信号を選択して各画素の画素電極に供給す
るよう画素トランジスタを制御する。またゲート線駆動回路１０４、信号線駆動回路１０
５は、それぞれゲート線、信号線に供給する信号を生成し出力するための回路である。
【００２８】
なお、画素回路１０３における画像の表示方式は、プログレッシブ方式やインターレー
ス方式等を用いることができる。また、カラー表示する際に画素で制御する色要素として
は、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ
（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したも
のがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただ
し、本発明の一態様はカラー表示の液晶表示装置に限定されるものではなく、モノクロ表
示の液晶表示装置に適用することもできる。
【００２９】
なお本明細書で述べるスイッチングトランジスタとは、ゲートに印加する電位に応じて、
ソース端子及びドレイン端子間の二端子間の導通または非導通を選択して、スイッチング
動作を実現しうる薄膜トランジスタを意味する。一例としては、薄膜トランジスタが線形
領域で動作するようゲート端子に印加する電位を調整して動作させた素子であればよい。
なおスイッチングトランジスタ１０７のゲートに印加する電位は、端子部１０６より供給
される構成とすればよい。また、スイッチングトランジスタ１０７の端子部１０６に接続
されるソース端子またはドレイン端子の一方の端子を第１の端子、スイッチングトランジ
スタ１０７の共通接続部１０８を介して対向電極に接続される側の他方の端子を第２の端
子と呼ぶことにする。なおスイッチングトランジスタ１０７の第１の端子からは、対向電
極１０９の共通電位（コモン電位ともいう）が供給され、ゲート端子にスイッチングトラ
ンジスタ１０７の導通または非導通を制御する信号が供給されることとなる。
【００３０】
なおスイッチングトランジスタの構造については逆スタガ型の構造でもよいし、順スタガ
型の構造でもよい。または、チャネル領域が複数の領域に分かれて直列に接続された、ダ
ブルゲート型の構造でもよい。または、ゲート電極がチャネル領域の上下に設けられたデ
ュアルゲート型の構造でもよい。また、スイッチングトランジスタを構成する半導体層を
複数の島状の半導体層にわけて形成し、スイッチング動作を実現しうるトランジスタ素子
としてもよい。
【００３１】
また端子部１０６には、ゲート線駆動回路１０４及び信号線駆動回路１０５が出力するパ
ルス信号を制御するための信号（スタートパルスＳＰ、クロック信号等）、画像信号（ビ
デオ電圧、ビデオ信号、ビデオデータともいう）、電源電圧である高電源電位Ｖｄｄ及び
低電源電位Ｖｓｓ、対向電極１０９に供給する共通電位、並びにスイッチングトランジス
タ１０７を動作させるための信号等が供給されることとなる。
【００３２】
なお高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位Ｖｓｓとは
基準電位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタ
が動作できる程度の電位であることが望ましい。
【００３３】
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換え
ることが可能である。
【００３４】
共通電位は、画素電極に供給される画像信号の電位に対して基準となる電位であればよく
、一例としてはグラウンド電位であってもよい。
【００３５】
共通接続部１０８は、第１の基板１０１でのスイッチングトランジスタ１０７の第２の端
子と、第２の基板１０２での対向電極と、の電気的な接続を図るために設けられており、
スイッチングトランジスタ１０７及び共通接続部１０８を介して、端子部１０６より共通
電位が対向電極に供給されることとなる。共通接続部１０８の具体的な一例としては、絶
縁性球体に金属薄膜が被覆された導電粒子により電気的な接続を図ればよい。なお、共通
接続部１０８は、第１の基板１０１及び第２の基板１０２の間で複数箇所設けられる構成
としてもよい。
【００３６】
対向電極１０９は、画素回路１０３が有する画素電極と重畳して設けられることが好まし
い。また対向電極１０９及び画素回路１０３が有する画素電極は、多様な開口パターンを
有する形状としてもよい。
【００３７】
また画素回路１０３、ゲート線駆動回路１０４、信号線駆動回路１０５、及びスイッチン
グトランジスタ１０７を第１の基板１０１上に形成する場合、または画素回路１０３及び
スイッチングトランジスタ１０７を第１の基板１０１に形成する場合、各回路素子を構成
する薄膜トランジスタは、半導体層を酸化物半導体としたｎチャネル型の薄膜トランジス
タを用いる。
【００３８】
次いで本実施の形態の構成において、薄膜トランジスタの半導体層に用いる酸化物半導体
層について説明する。
【００３９】
本実施の形態で用いる酸化物半導体は、酸化物半導体に含まれる水素が１×１０１６／ｃ
ｍ３以下として、酸化物半導体に含まれる水素をゼロに近いほど極力除去する。そしてキ
ャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３以下とした酸
化物半導体膜でチャネル領域が形成される薄膜トランジスタが構成されるものである。な
お、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
【００４０】
酸化物半導体層のエネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より
好ましくは３ｅＶ以上として、ドナーの一部を形成する水素等の不純物を極力低減し、キ
ャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下となるよ
うにする。即ち、酸化物半導体層のキャリア濃度は、限りなくゼロにする。
【００４１】
このように酸化物半導体層に含まれる水素等の不純物を徹底的に除去することにより高純
度化された酸化物半導体を薄膜トランジスタのチャネル形成領域に用いることで、チャネ
ル幅が１０ｍｍの場合でさえも、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲート
電圧が−５Ｖから−２０Ｖの範囲において、ドレイン電流は１×１０−１３Ａ以下となる
ように作用することができる。
【００４２】
このようにオフ電流値が極めて小さい薄膜トランジスタを用いて、スイッチング素子など
を作製した場合、オフ電流値が小さくほとんどリークがないため、当該スイッチング素子
に接続されるノードの電荷のリークを限りなく低減することができ、当該ノードでの電位
の保持時間を長くすることができる。
【００４３】
上述の酸化物半導体層を具備する薄膜トランジスタは、チャネル幅１μｍあたりのオフ電
流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下にすること、さらには１ａＡ／μｍ
（１×１０−１８Ａ／μｍ）以下とすることができる。一方低温ポリシリコンを具備する
薄膜トランジスタでは、オフ電流が１×１０−１２Ａ相当であると見積もって設計等を行
うこととなっている。そのため、酸化物半導体を有する薄膜トランジスタでは、低温ポリ
シリコンを具備する薄膜トランジスタに比べて、電位の保持期間を１００００倍程度に引
き延ばすことができる。また、アモルファスシリコンを具備する薄膜トランジスタの場合
、チャネル幅１μｍあたりのオフ電流は、１×１０−１３Ａ／μｍ以上である。したがっ
て、保持容量が同等（０．１ｐＦ程度）である際、高純度の酸化物半導体を用いたトラン
ジスタの方がアモルファスシリコンを用いた薄膜トランジスタに比較して、電圧の保持期
間を１０４倍以上に引き延ばすことができる。
【００４４】
具体的にいえば、酸化物半導体層を具備する薄膜トランジスタでは、各画素での画像信号
の保持時間を長くすることができるため、例えば、静止画を表示する際の書き込みの間隔
は１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上１０分未満とすること
ができる。すなわち、保持期間を長くとれることで、特に静止画の表示を行う際に、画素
電極及び対向電極への画像信号及び共通電位の供給を行う頻度を低減することができる。
そのため、低消費電力化を図ることができる。
【００４５】
なお、静止画表示において、保持期間中の液晶素子に印加されている電圧の保持率を考
慮して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込
んだ直後における電圧の値（初期値）に対して所定のレベルまで電圧が下がったタイミン
グでリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツ
キを感じない程度に設定することが好ましい。具体的には、表示対象が映像の場合、初期
値に対して１．０％低い状態、好ましくは０．３％低い状態となる毎に、リフレッシュ動
作（再度の書き込み）を行うのが好ましい。また、表示対象が文字の場合、初期値に対し
て１０％低い状態、好ましくは３％低い状態となる毎に、リフレッシュ動作（再度の書き
込み）を行うのが好ましい。
【００４６】
なお、一例として、通常、低温ポリシリコンを用いたトランジスタを有する画素では表示
を６０フレーム／秒（１フレームあたり１６ｍｓｅｃ）で行っている。これは静止画であ
っても同じで、レートを低下させる（書き込みの間隔を伸ばす）と、画素の電圧が低下し
て表示に支障をきたすためである。一方、上述の酸化物半導体層を具備するトランジスタ
を用いた場合、オフ電流が小さいため、１回の信号書き込みによる保持期間を１０４倍の
１６０秒程度とすることができる。
【００４７】
そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができ
る。保持期間を長くとれるため、特に静止画の表示を行う際に、信号の書き込みを行う頻
度を低減することができる。例えば、一つの静止画像の表示期間に画素に書き込む回数は
、１回またはｎ回とすることができる。なお、ｎは２以上１０３回以下とする。こうして
、表示装置の低消費電力化を図ることができる。
【００４８】
なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ抵
抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率は
オフ電流から算出することができる。
【００４９】
具体的には、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタが
オフのときの抵抗値（オフ抵抗Ｒ）を算出することができる。そして、チャネル形成領域
の断面積Ａとチャネル形成領域の長さ（ソースドレイン電極間の距離に相当する）Ｌが分
かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することができる。
【００５０】
ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ
＝ｄＷから算出することができる。また、チャネル形成領域の長さＬはチャネル長Ｌであ
る。以上のように、オフ電流からオフ抵抗率を算出することができる。
【００５１】
本実施の形態の酸化物半導体層を具備するトランジスタのオフ抵抗率は１×１０９Ω・ｍ
以上が好ましく、１×１０１０Ω・ｍ以上がより好ましい。
【００５２】
なお、静止画と動画像が交互に切り替わって表示を行う液晶表示装置の場合には、ゲート
線駆動回路１０４及び信号線駆動回路１０５が出力するパルス信号を制御するための信号
の供給または停止を繰り返すことで低消費電力化を図ることができる。
【００５３】
なお動画像は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の
目に動画像として認識される画像のことをいう。具体的には、１秒間に６０回（６０フレ
ーム）以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識される
、連続する画像信号のことである。一方静止画は、動画像と異なり、複数のフレーム期間
に時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期間、
例えばｎフレーム目と、（ｎ＋１）フレーム目とで画像信号が変化しない画像信号のこと
をいう。
【００５４】
なお静止画と動画像が交互に切り替わって表示を行う液晶表示装置の場合、動画像か静止
画かの判定については、別の基板等でフレーム間の画像の比較を行い、動画像か静止画か
の判定を行う構成とすればよい。一例としては記憶回路及び比較回路を設け、フレーム毎
に画像信号を記憶するために別途設けた記憶回路より連続するフレーム期間の画像信号を
選択的に読み出して、比較回路にて当該画像信号の比較を行い、差分を検出した際には動
画像、検出されない際には静止画と判定する回路を設ければよい。具体的な動作としては
、比較回路により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出され
た場合には、画像信号、共通電位が画素回路１０３の各画素、対向電極に供給される。一
方、比較回路により静止画と判断、すなわち連続フレーム期間の画像信号の差分を抽出し
ない場合には、画素回路１０３の各画素、対向電極への画像信号、共通電位を停止するこ
ととなる。また静止画の場合に画像信号の停止とともに、高電源電位Ｖｄｄ及び低電源電
位Ｖｓｓ等の電源電圧を停止する構成とすることで、さらなる低消費電力化を図ることが
できる。
【００５５】
なお画像信号、電源電圧、共通電位の供給とは、配線に所定の電位を供給することをいう
。また電源電圧の停止とは、配線への所定の電位の供給を停止し、所定の固定電位が供給
される配線、例えば低電源電位Ｖｓｓが供給された配線、に接続することをいう。また画
像信号、共通電位の停止とは、所定の電位を供給されている配線との電気的な接続を切断
し、当該配線を電気的に浮遊状態とすることをいう。
【００５６】
なお画像信号、共通電位の停止は、画素回路１０３の各画素で画像信号を保持できる期間
にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号及び共通電位を
供給する構成とすればよい。
【００５７】
次いで図１（Ｂ）に、図１（Ａ）での液晶表示装置の概略図について、特に画素回路１０
３の構成を詳細にした回路図について示す。
【００５８】
図１（Ｂ）に示す液晶表示装置は、図１（Ａ）と同様に、第１の基板１０１、第２の基板
１０２が設けられている。また第１の基板１０１は、画素回路１０３、ゲート線駆動回路
１０４、信号線駆動回路１０５、端子部１０６、スイッチングトランジスタ１０７を有す
る。第２の基板１０２は、共通接続部１０８、対向電極１０９を有する。
【００５９】
図１（Ｂ）は、画素回路１０３において、複数のゲート線１１１、複数の信号線１１２が
縦横に設けられており、ゲート線１１１及び信号線１１２の交差部に、画素トランジスタ
１１４、第１の電極と第２の電極との間に液晶が挟持されて形成される液晶素子１１５を
有する画素１１３が設けられている様子を示している。図１（Ｂ）において、画素トラン
ジスタ１１４のソース端子またはドレイン端子の一方を第１の端子、ソース端子またはド
レイン端子の他方を第２の端子といい、第１の端子が信号線１１２に接続され、ゲート端
子がゲート線１１１に接続され、第２の端子が液晶素子１１５の第１の電極に接続される
。なお、液晶素子１１５の第１の電極は、画素電極に相当する。なお液晶素子１１５の第
２の電極は、前述の対向電極１０９に相当する。
【００６０】
なお、画素を構成する画素トランジスタ１１４は、スイッチングトランジスタ１０７と同
様に、半導体層として酸化物半導体を用いて形成される。酸化物半導体を用いることによ
り、画素トランジスタを流れるオフ電流を大幅に低減し、画素電極に供給される画像信号
に応じた電位の保持期間を長くすることができる。
【００６１】
次いで、画素電極を有する画素の一画素についての回路図を図１（Ｃ）に示す。図１（Ｃ
）には、画素トランジスタ１１４、スイッチングトランジスタ１０７に着目して示してお
り、画素トランジスタ１１４のゲート端子がゲート線１１１に接続され、画素トランジス
タ１１４の第１の端子が信号線１１２に接続され、画素トランジスタ１１４の第２の端子
が画素電極１２１に接続される。またスイッチングトランジスタ１０７のゲート端子が端
子部１０６の端子１０６Ａに接続され、スイッチングトランジスタ１０７の第１の端子が
端子部１０６の端子１０６Ｂに接続され、スイッチングトランジスタ１０７の第２の端子
が共通接続部１０８を介して電気的に対向電極１２２に接続される。なお画素電極１２１
と対向電極１２２との間には、液晶１２３が挟持され、画素電極１２１、対向電極１２２
、及び液晶１２３を併せて液晶素子と呼ぶこともある。
【００６２】
なお図１（Ｃ）では、液晶素子に保持容量を並列に接続しても良い。なお、保持容量の
大きさは、画素部に配置される薄膜トランジスタのリーク電流等を考慮して、所定の期間
の間電荷を保持できるように設定すればよい。保持容量の大きさは、薄膜トランジスタの
オフ電流等を考慮して設定すればよい。本実施の形態では、薄膜トランジスタとして高純
度の酸化物半導体層を有するトランジスタを用いていることにより、各画素における液晶
容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設け
れば充分である。
【００６３】
液晶１２３としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型
液晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は、条件により、コ
レステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を
示す。
【００６４】
また、液晶１２３の固有抵抗は、１×１０１２Ω・ｃｍ以上であり、好ましくは１×１０
１３Ω・ｃｍを越えていることであり、さらに好ましくは１×１０１４Ω・ｃｍを越えて
いることである。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
なお液晶の固有抵抗は、電極間に挟持して液晶素子（液晶セルともいう）とした際、固有
抵抗が配向膜、シール材等の部材に起因して不純物の混入もあり得るため、１×１０１１
Ω・ｃｍ以上、より好ましくは１×１０１２Ω・ｃｍを越えていることとなることもある
。
【００６５】
液晶材料の固有抵抗が大きいほど液晶材料を介して漏れる電荷を減らすことができ、液晶
素子の動作状態を保持する電圧が経時的に低下する現象を緩和できる。その結果、保持期
間を長くとれるため、信号の書き込みを行う頻度を低減でき、液晶表示装置の低消費電力
化を図ることができる。
【００６６】
また、液晶１２３としてブルー相を示す液晶材料を用いてもよい。ブルー相は液晶相の
一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移
する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲
を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用
いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以
下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また
配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引
き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を
軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特
に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響により薄膜トランジスタ
の電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層
を用いる薄膜トランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはよ
り効果的である。
【００６７】
また、本実施の形態の構成は、液晶表示装置に限定されず、表示素子としてエレクトロル
ミネッセンス素子（ＥＬ素子ともいう）などの発光素子を用いたＥＬ表示装置にも適用可
能である。
【００６８】
また図３においては、図１（Ｃ）に示す回路図での各端子、ゲート線駆動回路１０４、信
号線駆動回路１０５に供給する信号の様子について表すタイミングチャート図を示してい
る。なお一例として説明をするために、図３に示す期間３０１は動画像書き込み期間、期
間３０２は静止画表示期間に相当し、前述の動画像または静止画の判定の結果によって、
いずれかの期間とすればよい。また図３中でＧＣＫはゲート線駆動回路１０４に供給する
クロック信号であり、ＧＳＰはゲート線駆動回路１０４に供給するスタートパルスであり
、ＳＣＫは信号線駆動回路１０５に供給するクロック信号であり、ＳＳＰは信号線駆動回
路１０５に供給するスタートパルスである。また、図３は併せて、画素電極１２１の電位
、端子１０６Ａの電位、端子１０６Ｂの電位、対向電極１２２の電位、について示したも
のである。
【００６９】
なお期間３０１の動画像書き込み期間は、前述の連続するフレーム期間の画像信号の比較
を行い、差分を検出した際の期間に相当する。また、期間３０２の静止画書き込み期間は
、前述の連続するフレーム期間の画像信号の比較を行い、差分を検出しない際の期間に相
当する。従って、期間３０１では、画像信号、共通電位が画素回路１０３の各画素、対向
電極に供給されるように動作することとなる。一方、期間３０２では、画素回路１０３の
各画素、対向電極への画像信号、共通電位を停止することとなる。
【００７０】
具体的には図３に示すように期間３０１において、クロック信号ＧＣＫは常時クロック信
号を供給することとなる。また図３に示すように、スタートパルスＧＳＰは、垂直同期周
波数に応じてパルスを供給することとなる。また図３に示すように期間３０１において、
クロック信号ＳＣＫは常時クロック信号を供給することとなる。また図３に示すようにス
タートパルスＳＳＰは、１ゲート選択期間に応じてパルスを供給することとなる。また図
３に示すように、信号線１１２には各行の画素に供給するための画像信号ｄａｔａが供給
され、ゲート線１１１の電位に応じて画素内の画素電極１２１に信号線１１２の電位が供
給されることとなる。また図３に示すように、スイッチングトランジスタ１０７のゲート
端子にあたる端子１０６Ａは、スイッチングトランジスタ１０７を導通状態とする電位を
供給し、端子１０６Ｂの電位である共通電位が、対向電極１２２に供給されることとなる
。
【００７１】
また図３に示すように期間３０２において、クロック信号ＧＣＫ及びスタートパルスＧＳ
Ｐは共に停止する。また図３に示すように、クロック信号ＳＣＫ及びスタートパルスＳＳ
Ｐも共に停止する。また図３に示すように信号線１１２に供給していた画像信号ｄａｔａ
も停止する。また図３に示すように、クロック信号ＧＣＫ及びスタートパルスＧＳＰは共
に停止するため、画素トランジスタ１１４が非導通状態となり画像信号ｄａｔａの供給が
停止して、画素電極１２１の電位が浮遊状態（フローティング）となる。また、スイッチ
ングトランジスタ１０７のゲート端子にあたる端子１０６Ａは、スイッチングトランジス
タ１０７を非導通状態とする電位を供給し、端子１０６Ｂの電位である共通電位の供給が
停止して、対向電極１２２の電位が浮遊状態となる。
【００７２】
すなわち、期間３０２では、液晶１２３の両端の電極、即ち画素電極１２１及び対向電極
１２２の電位を浮遊状態とすることで新たに電位を供給することなく、静止画の表示を行
うことができる。ゲート線駆動回路１０４、信号線駆動回路１０５に供給するクロック信
号、及びスタートパルスを停止することにより低消費電力化を図ることができる。また液
晶素子の両端を非導通状態時にオフ電流を低減することのできる酸化物半導体層を用いた
半導体層を具備する薄膜トランジスタで画素トランジスタ１１４及びスイッチングトラン
ジスタ１０７を形成することで、液晶素子を流れる電流を低減することができる。
【００７３】
上述のように酸化物半導体層を具備する薄膜トランジスタは、オフ電流を１０ａＡ／μｍ
以下とすることができる。そのため、非晶質珪素等を半導体層に用いた薄膜トランジスタ
に比べ、画素電極１２１及び対向電極１２２を浮遊状態とする期間となる、保持期間を大
きくとることができる。そのため、本実施の形態における静止画の表示を行う際に低消費
電力化を図るうえでの相乗効果が見込めることとなる。
【００７４】
なお図１（Ｃ）での液晶１２３の抵抗率は、おおよそ１×１０１２乃至１×１０１３［Ω
・ｃｍ］程度である。図３での期間３０２では、液晶１２３の両端の電極、即ち画素電極
１２１及び対向電極１２２の電位を、オフ電流のほとんどない薄膜トランジスタによって
浮遊状態とすることにより、液晶１２３の両端に印加される電圧による液晶１２３を流れ
るオフ電流を低減することができる。
【００７５】
その結果、静止画表示を行う際、低消費電力化を図りつつ、且つ画像の乱れの低減された
液晶表示装置とすることができる。
【００７６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００７７】
（実施の形態２）
上記実施の形態１で説明した液晶表示装置の構成について、図４を用いて具体的な上面図
及び断面図を示し、説明する。
【００７８】
図４（Ａ）に、本発明の液晶表示装置の上面図を示す。図４（Ａ）は、第１の基板１２１
０にフレキシブルプリント基板ＦＰＣを貼り付ける前の液晶表示装置の上面図であり、図
４（Ｂ）は、導電粒子と接続配線の接続領域を示す図４（Ａ）のＧ−Ｈの断面図を示し、
図４（Ｃ）は画素回路と接続配線の接続領域を示す図４（Ａ）のＥ−Ｆの断面図を示す。
【００７９】
なお、図４（Ａ）乃至（Ｃ）は透過型の液晶表示装置の例であるが、本実施の形態は半
透過型や反射型の液晶表示装置にも適用できる。
【００８０】
画素電極が形成されたアクティブマトリクス基板となる第１の基板１２１０と対向電極１
２９１が形成された第２の基板１２０４がシール材１２０５により貼り合わされており、
シール材１２０５の内側に液晶１２８０が充填されている。第１の基板１２１０上には信
号線駆動回路１２００、走査線駆動回路１２０１、及び画素電極がマトリクス状に形成さ
れた画素回路１２０２が形成されている。
【００８１】
対向電極１２９１は、端子部１２４０から延在する接続配線１２０８、及びスイッチング
トランジスタ１２６１、一対の基板間に配置される導電粒子が設けられる樹脂層１２３５
により端子部１２４０と電気的に接続される。なお当該接続の箇所は、少なくとも１カ所
あればよく、複数であってもよい。
【００８２】
駆動回路部として、第１の基板１２１０上に、駆動回路用薄膜トランジスタ１２２３を有
する回路を備えた信号線駆動回路１２００を示す。また第１の基板上に、駆動回路用薄膜
トランジスタを有する走査線駆動回路１２０１を有している。
【００８３】
画素回路１２０２は、画素トランジスタ１２１１を有する。また、絶縁層１２１４上には
画素トランジスタ１２１１に接続する画素電極１２５０が形成される。
【００８４】
画素トランジスタ１２１１、駆動回路用薄膜トランジスタ１２２３、スイッチングトラン
ジスタ１２６１は、酸化物半導体層、ゲート絶縁層、並びにゲート電極層で構成される。
駆動回路用薄膜トランジスタ１２２３は絶縁層１２１４を介してゲート電極層及び酸化物
半導体層と重なる導電層１２９３をその上に有している。またスイッチングトランジスタ
１２６１は、樹脂層１２３５に設けられた導電粒子１２７０により対向電極１２９１と電
気的に接続されている。
【００８５】
なお図４（Ａ）において、スイッチングトランジスタ１２６１は、シール材１２０５の外
部の領域に設ける構成としたが、シール材１２０５の内部の領域、一例としては信号線駆
動回路１２００が設けられる領域に併設してもよい。スイッチングトランジスタ１２６１
をシール材１２０５の内部の領域に設けることにより、外部からの衝撃等からの保護を図
ることができるため、スイッチングトランジスタ１２６１の長寿命化を図ることができる
。
【００８６】
駆動回路用薄膜トランジスタ１２２３において、酸化物半導体層をゲート電極層と導電層
１２９３で挟み込む構成とすることにより、駆動回路用薄膜トランジスタ１２２３のしき
い値ばらつきを低減させることができ、安定した電気特性を有する駆動回路用薄膜トラン
ジスタ１２２３を備えた液晶表示装置を提供することができる。導電層１２９３は、ゲー
ト電極層と同電位としても良いし、フローティング電位でも良いし、固定電位、例えばＧ
ＮＤ電位や０Ｖでもよい。また、導電層１２９３に任意の電位を与えることで、駆動回路
用薄膜トランジスタ１２２３のしきい値を制御することができる。
【００８７】
第１の基板１２１０及び第２の基板１２０４としては、アルミノシリケートガラス、アル
ミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス
基板（「無アルカリガラス基板」とも呼ばれる）、石英基板、セラミック基板、プラスチ
ック基板等を適宜用いることができる。第１の基板１２１０及び第２の基板１２０４とし
て、可撓性を有するプラスチック基板を用いることで、可撓性を有する液晶表示装置を作
製することができる。
【００８８】
シール材１２０５は、スクリーン印刷法、インクジェット装置またはディスペンス装置を
用いて第１基板または第２基板上に塗布する。シール材１２０５は、代表的には可視光硬
化性、紫外線硬化性または熱硬化性の樹脂を含む材料を用いることができる。例えば、ビ
スフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビス
フェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂
、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエ
ステル樹脂、グリジシルアミン樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポ
キシ樹脂を用いることができる。シール材１２０５としては粘度４０〜４００Ｐａ・ｓの
ものを用いる。また、フィラー（直径１μｍ〜２４μｍ）を含んでもよい。なお、シール
材としては、後に接する液晶に溶解しないシール材料を選択することが好ましい。
【００８９】
導電粒子１２７０として、絶縁性球体に金属薄膜が被覆された導電粒子を用いることがで
きる。絶縁性球体は、シリカガラス、硬質樹脂等で形成される。金属薄膜は、金、銀、パ
ラジウム、ニッケル、ＩＴＯ、及びＩＺＯの単層または積層構造とすることができる。例
えば、金属薄膜として金薄膜や、ニッケル薄膜及び金薄膜の積層等を用いることができる
。絶縁性球体を中心に有する導電粒子を用いることで、弾性が高まり、外部からの圧力に
対する破壊を低減することができる。
【００９０】
画素電極１２５０の種類は、透過型の液晶表示装置の場合と反射型の液晶表示装置で異な
る。透過型液晶表示装置の場合、画素電極１２５０は透光性を有する材料を用いて形成す
る。透光性を有する材料とは、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸
化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等がある。
【００９１】
また、画素電極１２５０として、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
【００９２】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【００９３】
一方、反射型の液晶表示装置の場合、画素電極としては反射率の高い金属電極が用いられ
る。具体的には、アルミニウム、銀等が用いられる。また、画素電極の表面を凹凸状にす
ることで、反射率が高まる。このため、画素電極の下地膜を凹凸とすればよい。
【００９４】
また、半透過型の液晶表示装置の場合には、画素電極は透過型の材料と反射型の材料が用
いられる。
【００９５】
また、第１の基板１２１０の端部には、端子部１２４０が形成される。端子部１２４０に
は、接続配線１２０８上に接続端子１２４１が形成される。
【００９６】
図４（Ｂ）は、導電粒子１２７０と接続端子とが接続される領域の断面図である。第１の
基板１２１０上に接続配線１２０８、スイッチングトランジスタ１２６１が形成される。
接続配線１２０８上には画素電極１２５０と同時に形成される接続端子１２４１が形成さ
れる。接続端子１２４１は、接続配線１２０８、スイッチングトランジスタ１２６１、及
び導電粒子１２７０を介して、対向電極１２９１と電気的に接続される。また、接続端子
１２４１はＦＰＣ（図示せず）と接続される。なお、図４（Ｂ）において、導電粒子１２
７０は樹脂層１２３５によって固定されている。樹脂層１２３５としては、シール材１２
０５で用いるような有機樹脂材料を用いることができる。
【００９７】
図４（Ｃ）は、画素電極と接続端子とが接続される領域の断面図である。第１の基板１２
１０上に、薄膜トランジスタのソース電極層及びドレイン電極層と同時に形成される接続
配線１２４２が形成される。接続配線１２４２上に、画素電極１２５０と同時に形成され
る接続端子１２４３が形成される。接続端子１２４３は、接続配線１２４２を介して、画
素電極１２５０と電気的に接続される。なお、本実施の形態では、アクティブマトリクス
型の液晶表示装置の形態を用いているため、画素電極１２５０と接続配線１２４２は直接
接続せず、画素トランジスタ１２１１、または信号線駆動回路１２００を介して接続する
。
【００９８】
そして、画素電極１２５０上に配向膜１２０６が設けられ、ラビング処理が施されている
。この配向膜１２０６およびラビング処理は、使用する液晶のモードにより必要な場合と
不必要な場合がある。
【００９９】
対向基板となる第２の基板１２０４には、信号線駆動回路１２００と重なる位置にブラッ
クマトリクス、画素回路１２０２と重なる位置にカラーフィルタ、さらに保護層などを設
けてもよい。また、対向電極１２９１が形成され、対向電極１２９１上に配向膜１２０７
が設けられ、ラビング処理が施されている。この第２の基板１２０４も第１の基板１２１
０と同様に、使用する液晶のモードにより配向膜およびラビング処理が必要な場合と不必
要な場合がある。
【０１００】
対向電極１２９１が形成された第２の基板１２０４または画素電極１２５０が形成された
第１の基板１２１０に、柱状スペーサー１２５５が設けられる。柱状スペーサー１２５５
は第１の基板１２１０と第２の基板１２０４とのギャップを保持するためのものであり、
本実施の形態では、第２の基板１２０４側に設ける例を示す。この柱状スペーサーはフォ
トリソスペーサー、ポストスペーサー、貝柱スペーサー、カラムスペーサーとも呼ばれて
いる。なお球状のスペーサーを用いていても良い。本実施の形態では、柱状スペーサーを
用いて示す。柱状スペーサー１２５５の作製方法としては、感光性アクリルなどの有機絶
縁材料を基板の全面にスピンコート法により塗布し、これを一連のフォトリソグラフィの
工程を行うことにより、基板上に残った感光性アクリルがスペーサーとしての役割を果た
す。当該方法により、露光時のマスクパターン次第でスペーサーの配置したい場所に露光
できるため、液晶が駆動しない部分にこの柱状スペーサーを配置することにより、上下基
板間のギャップを維持するだけでなく、液晶を透過する光の漏れも防ぐことができる。ま
た、柱状スペーサー１２５５は、インクジェット法により有機絶縁材料を含む組成物を吐
出し焼成して形成することができる。
【０１０１】
導電粒子１２７０の周囲には導電性ポリマーが充填されてもよい。導電性ポリマーの代表
例としては、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエ
チレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等
も用いることができる。また、画素電極１２５０に用いることが可能な導電性ポリマーに
列挙したものを適宜用いることができる。導電性ポリマーは、インクジェット装置、ディ
スペンサ装置等で導電性ポリマーを塗布して形成する。対向電極または接続配線に導電性
ポリマーが接していることにより、導電粒子１２７０と導電性ポリマーが接し、対向電極
及び接続配線の接続抵抗を低減することが可能である。
【０１０２】
なお、接続配線１２０８と、第２の基板１２０４上に形成される対向電極１２９１が導電
粒子１２７０を介して導通する。
【０１０３】
シール材１２０５及び導電粒子１２７０を、第１の基板１２１０上または第２の基板１２
０４上に吐出し、その後、シール材１２０５の内側に液晶を吐出する。この後、第１の基
板１２１０及び第２の基板１２０４を減圧雰囲気で貼り合せ、ＵＶ光を照射してシール材
１２０５を硬化した後、加熱してシール材１２０５を更に硬化して第１の基板１２１０及
び第２の基板１２０４を固着する。また、当該加熱により、液晶の配向を均一にする。
【０１０４】
この結果、第１の基板１２１０と第２の基板１２０４を貼り合わせることができる。
【０１０５】
そして、第１の基板１２１０と、第２の基板１２０４がパネルの形に分断される。さらに
、コントラストを高めるために第１の基板１２１０の外側に第１偏光板１２９０と、第２
の基板１２０４の外側に第２偏光板１２９５が設けられている。なお、反射型の表示装置
の場合には第１偏光板１２９０が必要ない場合がある。
【０１０６】
また、本実施の形態では図示しないが、ブラックマトリクス（遮光層）、偏光部材、位相
差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板
及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドラ
イトなどを用いてもよい。
【０１０７】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
【０１０８】
以上説明した酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置の構成にお
いて、上記実施の形態１と同様に、静止画表示を行う際、低消費電力化を図りつつ、且つ
画像の乱れの低減された液晶表示装置とすることができる。
【０１０９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１１０】
（実施の形態３）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの例を
示す。本実施の形態で示す薄膜トランジスタ４１０、４２０は、実施の形態２のスイッチ
ングトランジスタ１２６１、画素トランジスタ１２１１として用いることができる。
【０１１１】
本実施の形態の液晶表示装置及び液晶表示装置の作製方法の一形態を、図５を用いて説明
する。
【０１１２】
図５（Ａ）乃至（Ｅ）に液晶表示装置の断面構造の一例を示す。図５（Ａ）乃至（Ｅ）に
示す薄膜トランジスタ４１０、４２０は、チャネルエッチ型と呼ばれるボトムゲート構造
の一つであり逆スタガ型薄膜トランジスタともいう。図５（Ａ）乃至（Ｅ）において、薄
膜トランジスタ４１０はスイッチングトランジスタであり、薄膜トランジスタ４２０は画
素トランジスタである。
【０１１３】
また、薄膜トランジスタ４１０、４２０はシングルゲート構造の薄膜トランジスタを用い
て説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜ト
ランジスタも形成することができる。
【０１１４】
以下、図５（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０、４２０を
作製する工程を説明する。
【０１１５】
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４１１、ゲート電極層４２１を形成する。なお、レジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
【０１１６】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１１７】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい
【０１１８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
【０１１９】
下地膜となる絶縁膜を基板４００とゲート電極層４１１、及びゲート電極層４２１との間
に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、
窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数
の膜による積層構造により形成することができる。
【０１２０】
また、ゲート電極層４１１、及びゲート電極層４２１の材料は、モリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材
料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができ
る。
【０１２１】
例えば、ゲート電極層４１１、及びゲート電極層４２１の２層の積層構造としては、アル
ミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層
を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層
構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。３層の
積層構造としては、タングステンまたは窒化タングステンと、アルミニウムと珪素の合金
またはアルミニウムとチタンの合金と、窒化チタンまたはチタンとを積層した積層構造と
することが好ましい。
【０１２２】
次いで、ゲート電極層４１１、及びゲート電極層４２１上にゲート絶縁層４０２を形成す
る。
【０１２３】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用
いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。またゲート絶縁層として
酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いる
こともできる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層
の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲ
ート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
【０１２４】
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
【０１２５】
またゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化珪素膜の形成を行
ってもよい。ここで高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を
達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラ
ズマを発生させて、絶縁膜の成膜を行う。
【０１２６】
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気
に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行わ
れるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜
厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である
。
【０１２７】
ゲート絶縁層４０２の形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜
酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャン
バーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用い
ることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１２８】
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚さを精密に制御することができる。
【０１２９】
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
【０１３０】
なお後の工程でＩ型化又は実質的にＩ型化される酸化物半導体（高純度化された酸化物半
導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁膜との界面は重
要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品
質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻
密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半
導体と高品質ゲート絶縁膜とが密接することにより、界面準位密度を低減して界面特性を
良好なものとすることができるからである。ゲート絶縁膜としての膜質が良好であること
は勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが
重要である。
【０１３１】
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３
０を形成する。酸化物半導体膜４３０の形成後に脱水化または脱水素化のための加熱処理
を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くするこ
とが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処
理した場合に、酸化物半導体膜が結晶化してしまうのを抑制することができる。
【０１３２】
なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミ
を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を
改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いて
もよい。
【０１３３】
酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、
Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸
化物半導体膜４３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパ
ッタ法により成膜する。この段階での断面図が図５（Ａ）に相当する。また、酸化物半導
体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代
表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲット
を用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含
ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に酸化物半導体膜が結
晶化してしまうのを抑制することが好ましい。
【０１３４】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ％］、すなわちＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａ
ｔｏｍ％］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０
ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を
用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚
分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２０
０ｎｍ以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ
系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとして、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔ
ｏｍ％］の組成比を有するターゲットを用いることもできる。
【０１３５】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、直流電源を用い
るＤＣスパッタ法と、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。
ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を
成膜する場合に用いられる。
【０１３６】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【０１３７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【０１３８】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【０１３９】
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
【０１４０】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１、４３２
を得る（図５（Ｂ）参照）。
【０１４１】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
【０１４２】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
【０１４３】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４４】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体膜
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上
２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場
合もある。また、ＲＴＡ（ＧＲＴＡ、ＬＲＴＡ）を用いて高温の加熱処理を行うと、酸化
物半導体膜の表面側に縦方向（膜厚方向）の針状結晶が生じる場合もある。
【０１４５】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
【０１４６】
酸化物半導体層に対する脱水化、脱水素化の加熱処理は、酸化物半導体層成膜後、酸化物
半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極
上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０１４７】
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に
脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
【０１４８】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
【０１４９】
ドライエッチングに用いるスパッタガスとしては、塩素を含むガス（塩素系ガス、例えば
塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ
４）など）が好ましい。
【０１５０】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
【０１５１】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
【０１５２】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１５３】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
【０１５４】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
【０１５５】
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１、４３２上に、金属導電膜を形
成する。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等が挙げられる。また、マンガン
、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択
された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造と
してもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチ
タン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、
さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔ
ｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、
Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせ
た膜、合金膜、もしくは窒化膜を用いてもよい。
【０１５６】
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持
たせることが好ましい。
【０１５７】
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的に
エッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂ、ソース電極層４２
５ａ、及びドレイン電極層４２５ｂを形成した後、レジストマスクを除去する（図５（Ｃ
）参照）。
【０１５８】
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１、４３２は除去されないよ
うにそれぞれの材料及びエッチング条件を適宜調節する。
【０１５９】
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層４３１、４３２に
はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（３１重
量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
【０１６０】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１、４３２は一部のみが
エッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース
電極層４１５ａ、ドレイン電極層４１５ｂ、ソース電極層４２５ａ、及びドレイン電極層
４２５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減できる。
【０１６１】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１６２】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１６３】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶
縁膜となる酸化物絶縁層４１６を形成する。
【０１６４】
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
が酸化物半導体層中の酸素を引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗
化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物絶縁層４１６はで
きるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１６５】
本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素タ
ーゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲
気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層
に接して形成する酸化物絶縁層４１６は、水分や、水素イオンや、ＯＨ−などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸
化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用
いる。
【０１６６】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。
【０１６７】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層４１１と重なるチャネル形成領域４１３はＩ型とな
り、ソース電極層４１５ａに重なる高抵抗ソース領域４１４ａと、ドレイン電極層４１５
ｂに重なる高抵抗ドレイン領域４１４ｂとが自己整合的に形成される。以上の工程で薄膜
トランジスタ４１０が形成される。同様に、ゲート電極層４２１と重なるチャネル形成領
域４２３はＩ型となり、ソース電極層４２５ａに重なる高抵抗ソース領域４２４ａと、ド
レイン電極層４２５ｂに重なる高抵抗ドレイン領域４２４ｂとが自己整合的に形成される
。以上の工程で薄膜トランジスタ４２０が形成される。
【０１６８】
８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）
においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分
との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された
未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、酸
化物半導体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤを用い
て緻密で絶縁耐圧の高い高品質な絶縁膜とし、酸化物半導体との界面特性を良好にするこ
とにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることができる。
【０１６９】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度
への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、こ
の加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行
うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸
化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることが
できる。よって液晶表示装置の信頼性を向上できる。
【０１７０】
なお、ドレイン電極層４１５ｂ、４２５ｂ（及びソース電極層４１５ａ、４２５ａ）と重
畳した酸化物半導体層において高抵抗ドレイン領域４１４ｂ、４２４ｂ（又は高抵抗ソー
ス領域４１４ａ、４２４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を
図ることができる。具体的には、高抵抗ドレイン領域４１４ｂ、４２４ｂを形成すること
で、ドレイン電極層４１５ｂ、４２５ｂから高抵抗ドレイン領域４１４ｂ、４２４ｂ、チ
ャネル形成領域４１３、４２３にかけて、導電性を段階的に変化させうるような構造とす
ることができる。そのため、ドレイン電極層４１５ｂ、４２５ｂに高電源電位Ｖｄｄを供
給する配線に接続して動作させる場合、ゲート電極層４１１、４２１とドレイン電極層４
１５ｂ、４２５ｂとの間に高電圧が印加されても高抵抗ドレイン領域がバッファとなり局
所的な電界集中が生じにくく、トランジスタの耐圧を向上させた構成とすることができる
。
【０１７１】
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導
体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半
導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソ
ース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領域
又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域は
Ｉ型とすることもできる。
【０１７２】
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化
アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態で
は、保護絶縁層として保護絶縁層４０３を、窒化珪素膜を用いて形成する（図５（Ｄ）参
照）。
【０１７３】
保護絶縁層４０３上に平坦化のための平坦化絶縁層を設けてもよい。図５（Ｅ）に示すよ
うに、薄膜トランジスタ４２０上の保護絶縁層４０３上に平坦化絶縁層４０４を形成する
。
【０１７４】
平坦化絶縁層４０４としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰ
ＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層４０４を形成してもよい。
【０１７５】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０１７６】
平坦化絶縁層４０４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いることができる。
【０１７７】
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４１６、保護絶縁層４０３、平坦化絶縁層４０４の一部を除去
して、ドレイン電極層４２５ｂに達する開口を形成する。
【０１７８】
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化
インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴ
Ｏと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導
電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−
Ｏ−Ｎ系膜や、窒素を含ませたＺｎ−Ｏ系膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ系膜を用
いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系膜の亜鉛の組成比（原子％）は、４７原子％以
下とし、膜中のアルミニウムの組成比（原子％）より大きく、膜中のアルミニウムの組成
比（原子％）は、膜中の窒素の組成比（原子％）より大きい。このような材料のエッチン
グ処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやす
いので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―
ＺｎＯ）を用いても良い。
【０１７９】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ  Ｐｒｏｂｅ  Ｘ−ｒａｙ  ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
【０１８０】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り透光性を有する導電膜の不要な部分を除去して画素電極４２７を形成し、レジストマス
クを除去する（図５（Ｅ）参照）。
【０１８１】
本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲー
ト絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っ
ても、別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が６工程とな
る。
【０１８２】
本実施の形態で説明した酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置
において、実施の形態１の構成と組み合わせることで、静止画表示を行う際、低消費電力
化を図りつつ、且つ画像の乱れの低減を図ることができる。
【０１８３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１８４】
（実施の形態４）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの他の
例を示す。本実施の形態で示す薄膜トランジスタ２４０、２６０は、実施の形態２のスイ
ッチングトランジスタ１２６１、画素トランジスタ１２１１として用いることができる。
【０１８５】
本実施の形態の液晶表示装置及び液晶表示装置の作製方法の一形態を、図６を用いて説明
する。
【０１８６】
また、薄膜トランジスタ２４０、２６０はシングルゲート構造の薄膜トランジスタを用い
て説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜ト
ランジスタも形成することができる。
【０１８７】
以下、図６（Ａ）乃至（Ｅ）を用い、基板２９０上に薄膜トランジスタ２４０、２６０を
作製する工程を説明する。
【０１８８】
まず、絶縁表面を有する基板２９０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層２４１、ゲート電極層２６１を形成する。本実施の形態では、ゲ
ート電極層２４１、ゲート電極層２６１として、膜厚１５０ｎｍのタングステン膜を、ス
パッタ法を用いて形成する。
【０１８９】
次いで、ゲート電極層２４１、ゲート電極層２６１上にゲート絶縁層２９２を形成する。
本実施の形態では、ゲート絶縁層２９２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
【０１９０】
次いで、ゲート絶縁層２９２に、金属導電膜を形成し、第２のフォトリソグラフィ工程に
より金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層
２４５ａ、２６５ａ、ドレイン電極層２４５ｂ、２６５ｂを形成した後、レジストマスク
を除去する（図６（Ａ）参照）。
【０１９１】
次に酸化物半導体膜２９５を形成する（図６（Ｂ）参照）。本実施の形態では、酸化物半
導体膜２９５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法
により成膜する。酸化物半導体膜２９５を第３のフォトリソグラフィ工程により島状の酸
化物半導体層に加工する。
【０１９２】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層２９６、２９７
を得る（図６（Ｃ）参照）。
【０１９３】
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板
を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中か
ら出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能とな
る。
【０１９４】
酸化物半導体層２９６、２９７に接する保護絶縁膜となる酸化物絶縁層２４６を形成する
。
【０１９５】
酸化物絶縁層２４６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層２４６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層２４６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
が酸化物半導体層中の酸素を引き抜き、が生じ酸化物半導体層の酸化物絶縁層２４６と接
する領域が低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、酸化物
絶縁層２４６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないこ
とが重要である。
【０１９６】
本実施の形態では、酸化物絶縁層２４６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素タ
ーゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲
気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層
に接して形成する酸化物絶縁層２４６は、水分や、水素イオンや、ＯＨ−などの不純物を
含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸
化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用
いる。
【０１９７】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が酸化物絶縁層２４６と接した状態で加熱される。
【０１９８】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜を酸素過剰な状態とする。そ
の結果、Ｉ型の酸化物半導体層２４２、２６２が形成される。以上の工程で薄膜トランジ
スタ２４０、２６０が形成される。
【０１９９】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度
への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、こ
の加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行
うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸
化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることが
できる。よって液晶表示装置の信頼性を向上できる。
【０２００】
酸化物絶縁層２４６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層２９３を、窒化珪素膜を用
いて形成する（図６（Ｄ）参照）。
【０２０１】
保護絶縁層２９３上に平坦化のための平坦化絶縁層を設けてもよい。本実施の形態では、
図６（Ｅ）に示すように、薄膜トランジスタ２６０上の保護絶縁層２９３上に平坦化絶縁
層２９４を形成する。
【０２０２】
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って平坦化絶縁層２９４、保護絶縁層２９３、及び酸化物絶縁層２４６の一部を
除去して、ドレイン電極層２６５ｂに達する開口を形成する。
【０２０３】
次に、透光性を有する導電膜を成膜し、第５のフォトリソグラフィ工程を行い、レジスト
マスクを形成し、エッチングにより不要な部分を除去して画素電極２６７を形成し、レジ
ストマスクを除去する（図６（Ｅ）参照）。
【０２０４】
本実施の形態では、ゲート絶縁層の開口工程は図面においては、例示していないが、ゲー
ト絶縁層の開口は酸化物絶縁層、保護絶縁層の開口と同じフォトリソグラフィ工程で行っ
ても、別工程で行ってもよく、別工程で行う場合、フォトリソグラフィ工程が６工程とな
る。
【０２０５】
本実施の形態で説明した酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置
において、実施の形態１の構成と組み合わせることで、静止画表示を行う際、低消費電力
化を図りつつ、且つ画像の乱れの低減を図ることができる。
【０２０６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２０７】
（実施の形態５）
本実施の形態は、本明細書で開示する液晶表示装置に適用できる薄膜トランジスタの例を
示す。本実施の形態で示す薄膜トランジスタ４７０、４８０は、実施の形態２のスイッチ
ングトランジスタ１２６１、画素トランジスタ１２１１として用いることができる。
【０２０８】
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態３と異なる例を図７
に示す。図７は、図５と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。
【０２０９】
実施の形態３に従って、基板４００上にゲート電極層４７１、４８１を形成し、ゲート絶
縁層４０２を積層する。
【０２１０】
次に酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島状
の酸化物半導体層に加工する。
【０２１１】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上、好ましくは４２５℃以上とする。なお、４２５℃
以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は
、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基
板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に
触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。
その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４
０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガ
スまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．
９９９９９％）以上（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２１２】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈ
ｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃
〜７５０℃で数分間加熱処理を行ってもよい。
【０２１３】
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処
理を行ってもよい。
【０２１４】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
【０２１５】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層４７２、４８２を得
る。
【０２１６】
次いで、酸化物半導体層４７２、４８２上に、フォトリソグラフィ工程によりレジストマ
スクを形成し、選択的にエッチングを行ってソース電極層４７５ａ、４８５ａ、ドレイン
電極層４７５ｂ、４８５ｂを形成し、スパッタ法で酸化物絶縁層４１６を形成する。以上
の工程で、薄膜トランジスタ４７０、４８０を形成することができる。
【０２１７】
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行って
もよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０２１８】
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度
への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、こ
の加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行
うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸
化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることが
できる。よって液晶表示装置の信頼性を向上できる。
【０２１９】
酸化物絶縁層４１６上に保護絶縁層４０３を形成する。本実施の形態では、保護絶縁層と
して保護絶縁層４０３を、窒化珪素膜を用いて形成する。
【０２２０】
保護絶縁層４０３上に平坦化のための平坦化絶縁層を設けてもよい。本実施の形態では、
図７に示すように、薄膜トランジスタ４８０上の保護絶縁層４０３上に平坦化絶縁層４０
４を形成する。
【０２２１】
次いで、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを
行って平坦化絶縁層４０４、保護絶縁層４０３、及び酸化物絶縁層４１６の一部を除去し
て、ドレイン電極層４８５ｂに達する開口を形成する。
【０２２２】
次に、透光性を有する導電膜を成膜し、フォトリソグラフィ工程を行い、レジストマスク
を形成し、エッチングにより不要な部分を除去して画素電極４８７を形成し、レジストマ
スクを除去する（図７参照）。
【０２２３】
本実施の形態で説明した酸化物半導体層を用いる薄膜トランジスタを有する液晶表示装置
において、実施の形態１の構成と組み合わせることで、静止画表示を行う際、低消費電力
化を図りつつ、且つ画像の乱れの低減を図ることができる。
【０２２４】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２２５】
（実施の形態６）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
【０２２６】
図８（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することができ
る。図８（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有す
る機能、等を有することができる。なお、図８（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
【０２２７】
図８（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、
等を有することができる。図８（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止
画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能
、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情
報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機
能、等を有することができる。なお、図８（Ｂ）に示すテレビ受像機能付きデジタルカメ
ラが有する機能はこれに限定されず、様々な機能を有することができる。
【０２２８】
図８（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、等を有することができる。図８（Ｃ）に示すテレ
ビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示
に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有するこ
とができる。なお、図８（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様
々な機能を有することができる。
【０２２９】
図９（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１等を有すること
ができる。図９（Ａ）に示すコンピュータは、様々な情報（静止画、動画、テキスト画像
など）を表示部に表示する機能、様々なソフトウェア（プログラム）によって処理を制御
する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能
、等を有することができる。なお、図９（Ａ）に示すコンピュータが有する機能はこれに
限定されず、様々な機能を有することができる。
【０２３０】
次に、図９（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、マイクロフォン９６３８、外部接続ポート９６８０等を有すること
ができる。図９（Ｂ）に示した携帯電話は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。なお、図９（Ｂ）に示した携帯電話が有する
機能はこれに限定されず、様々な機能を有することができる。
【０２３１】
次に、図９（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示
部９６３１、操作キー９６３５等を有することができる。図９（Ｃ）に示した電子ペーパ
ーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日
付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能
、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することがで
きる。なお、図９（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、様々な
機能を有することができる。
【０２３２】
本実施の形態において述べた電子機器は、静止画表示を行う際、低消費電力化を図りつつ
、且つ画像の乱れの低減を図ることができる。
【０２３３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２３４】
（実施の形態７）
本実施の形態では、酸化物半導体を用いたボトムゲート型のトランジスタの動作原理につ
いて説明する。
【０２３５】
図１０は、酸化物半導体を用いた逆スタガ型の絶縁ゲート型トランジスタの縦断面図であ
る。ゲート電極（ＧＥ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が
設けられ、その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
【０２３６】
図１１は、図１０に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）である。図
１１（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図
１１（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
【０２３７】
図１２は、図１０におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である
。図１２（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース
とドレイン間にキャリア（電子）が流れるオン状態を示している。また、図１２（Ｂ）は
、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリ
アは流れない）である場合を示す。
【０２３８】
図１３は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
【０２３９】
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、
従来の酸化物半導体は一般的にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンド
ギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置してい
る。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因である
ことが知られている。
【０２４０】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）とし、又は実質的に真性型としたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
ｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フ
ェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【０２４１】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
【０２４２】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図１１（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０２４３】
図１１（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電
子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場
合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレ
イン電圧が印加された場合には、電圧印加のない図１１（Ａ）のバリアの高さすなわちバ
ンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【０２４４】
このとき酸化物半導体に注入された電子は、図１２（Ａ）で示すように酸化物半導体中を
流れる。また、図１２（Ｂ）において、ゲート電極（Ｇ１）に負の電位が印加されると、
少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値とな
る。
【０２４５】
例えば、上記のように絶縁ゲート型トランジスタのチャネル幅Ｗが１×１０４μｍでチャ
ネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショ
ルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が得られる
。
【０２４６】
なお、シリコン半導体の真性キャリア密度は１．４５×１０１０／ｃｍ３（３００Ｋ）で
あり、室温においてもキャリアが存在している。これは、室温においても、熱励起キャリ
アが存在していることを意味している。実用的にはリン又はホウ素などの不純物が添加さ
れたシリコンウエハが使用される。また、いわゆる真性シリコンウエハと言っても、意図
的に制御できない不純物が存在するので、実際には１×１０１４／ｃｍ３以上のキャリア
がシリコン半導体に存在し、これがソース−ドレイン間の伝導に寄与する。さらに、シリ
コン半導体のバンドギャップは１．１２ｅＶであるので、シリコン半導体を用いたトラン
ジスタは温度に依存してオフ電流が大きく変動することとなる。
【０２４７】
従って、単にバンドギャップの広い酸化物半導体をトランジスタに適用するのではなく、
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、キ
ャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下となるよ
うにすることで、実用的な動作温度で熱的に励起されるキャリアを排除して、ソース側か
ら注入されるキャリアのみによってトランジスタを動作させることができる。それにより
、オフ電流を１×１０−１７［Ａ］以下にまで下げると共に、温度変化によってオフ電流
がほとんど変化しない極めて安定に動作するトランジスタを得ることができる。
【０２４８】
本発明の技術思想は、酸化物半導体中に、更に加えることをせずに逆に不本意に存在する
水、水素という不純物を除去することにより、酸化物半導体自体を高純度化することにあ
る。すなわち、ドナー準位を構成する水または水素を除去することにより、更に酸素欠損
を除去するために酸素を十分に供給することにより、酸化物半導体自体を高純度化するこ
とを特徴としている。
【０２４９】
酸化物半導体は成膜直後ですら１０２０／ｃｍ３のレベルの水素がＳＩＭＳ（二次イオン
質量分析）で観察される。このドナー準位という不純物を作る水または水素を意図的に除
去し、更に水または水素の除去に伴い同時に減少してしまう酸素（酸化物半導体の成分の
一つ）を酸化物半導体に加えることにより、酸化物半導体を高純度化し、電気的にｉ型（
真性）半導体とすることを技術思想の一つとしている。
【０２５０】
結果として、水素の量は少なければ少ないほど良く、酸化物半導体中のキャリアも少なけ
れば少ないほど良い。酸化物半導体は、絶縁ゲート型トランジスタに用いる場合に半導体
としてのキャリアを意図的に有するというよりも、逆に酸化物半導体のキャリアは無くし
てしまい、半導体としてはキャリアを通過させる通路としての意味を与えた、いわゆる高
純度化したｉ型（真性）半導体である。
【０２５１】
その結果、酸化物半導体中にキャリアが無い、または極めて少なくさせることにより、絶
縁ゲート型トランジスタではオフ電流が少なくなるというのが本発明の一態様における技
術思想である。すなわち、その指標として水素濃度は１×１０１６／ｃｍ３以下、またキ
ャリア密度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下が求めら
れる。本発明の技術思想的には、ゼロまたはゼロに近いことが理想である。
【０２５２】
また結果として、酸化物半導体は通路（パス）として機能し、酸化物半導体自体がキャリ
アを有さない、または極めて少ないように高純度化したｉ型（真性）とし、キャリアは電
極のソース、ドレインにより供給される。供給の程度は、酸化物半導体の電子親和力χお
よびフェルミレベル、理想的には真性フェルミレベルと一致したフェルミレベルとソース
、ドレインの電極の仕事関数というより、バリアハイト（障壁高さ）で決められる絶縁ゲ
ート型トランジスタ特性を有する。
【０２５３】
このため、オフ電流は少なければ少ないほど良く、１〜１０Ｖの間のいずれかのドレイン
電圧を印加しての絶縁ゲート型トランジスタ特性において、１０ａＡ／μｍ（チャネル幅
ｗ＝１μｍ当たりの電流）以下、好ましくは１ａＡ／μｍ以下であることを特徴の一つと
している。
【０２５４】
（実施の形態８）
本実施の形態では、評価用素子（ＴＥＧとも呼ぶ）でのオフ電流の測定値について以下に
説明する。
【０２５５】
図１４にＬ／Ｗ＝３μｍ／５０μｍの薄膜トランジスタを２００個並列に接続してなる、
Ｌ／Ｗ＝３μｍ／１００００μｍの薄膜トランジスタの初期特性を示す。また、上面図を
図１５（Ａ）に示し、その一部を拡大した上面図を図１５（Ｂ）に示す。図１５（Ｂ）の
点線で囲んだ領域がＬ／Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍの１段分の薄膜トラ
ンジスタである。薄膜トランジスタの初期特性を測定するため、基板温度を室温とし、ソ
ース−ドレイン間電圧（以下、ドレイン電圧またはＶｄという）を１０Ｖとし、ソース−
ゲート間電圧（以下、ゲート電圧またはＶｇという）を−２０Ｖ〜＋２０Ｖまで変化させ
たときのソース−ドレイン電流（以下、ドレイン電流またはＩｄという）の変化特性、す
なわちＶｇ−Ｉｄ特性を測定した。なお、図１４では、Ｖｇを−２０Ｖ〜＋５Ｖまでの範
囲で示している。
【０２５６】
図１４に示すようにチャネル幅Ｗが１００００μｍの薄膜トランジスタは、Ｖｄが１Ｖ及
び１０Ｖにおいてオフ電流は１×１０−１２［Ａ］以下となっており、測定機（半導体パ
ラメータ・アナライザ、Ａｇｉｌｅｎｔ  ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（
１００ｆＡ）以下となっている。
【０２５７】
測定した薄膜トランジスタの作製方法について説明する。
【０２５８】
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化珪素層を形成し、窒化珪素層上
に酸化窒化珪素層を形成した。酸化窒化珪素層上にゲート電極層としてスパッタ法により
タングステン層を形成した。ここで、タングステン層を選択的にエッチングしてゲート電
極層を形成した。
【０２５９】
次に、ゲート電極層上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化珪
素層を形成した。
【０２６０】
次に、ゲート絶縁層上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲ
ット（モル数比で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、厚さ５０
ｎｍの酸化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島
状の酸化物半導体層を形成した。
【０２６１】
次に、酸化物半導体層をクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の第１の
熱処理を行った。
【０２６２】
次に、酸化物半導体層上にソース電極層及びドレイン電極層としてチタン層（厚さ１５０
ｎｍ）をスパッタ法により形成した。ここで、ソース電極層及びドレイン電極層を選択的
にエッチングし、１つの薄膜トランジスタのチャネル長Ｌが３μｍ、チャネル幅Ｗが５０
μｍとし、２００個を並列とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるように
した。
【０２６３】
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により酸
化珪素層を膜厚３００ｎｍで形成した。ここで、保護層である酸化珪素層を選択的にエッ
チングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。その
後、窒素雰囲気下、２５０℃で１時間、第２の熱処理を行った。
【０２６４】
そして、Ｖｇ−Ｉｄ特性を測定する前に１５０℃、１０時間の加熱を行った。
【０２６５】
以上の工程により、ボトムゲート型の薄膜トランジスタを作製した。
【０２６６】
図１４に示すように薄膜トランジスタが、１×１０−１２［Ａ］程度であるのは、上記作
製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。酸化
物半導体層中の水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。なお、酸化物
半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  
Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。
【０２６７】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる例を示したが、特に限定されず、他
の酸化物半導体材料、例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ
−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、
Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用い
ることができる。また、酸化物半導体材料として、ＡｌＯｘを２．５〜１０ｗｔ％混入し
たＩｎ−Ａｌ−Ｚｎ−Ｏ系や、ＳｉＯｘを２．５〜１０ｗｔ％混入したＩｎ−Ｚｎ−Ｏ系
を用いることもできる。
【０２６８】
また、キャリア測定機で測定される酸化物半導体層のキャリア濃度は、シリコンのキャリ
ア濃度１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下である。即ち、
酸化物半導体層のキャリア濃度は、限りなくゼロに近くすることができる。
【０２６９】
また、薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可
能であり、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低消費
電力化も図ることができる。
【０２７０】
また、薄膜トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなして回路設
計を行うことができる。
【０２７１】
続いて、本実施の形態で作製した薄膜トランジスタに対してオフ電流の温度特性を評価し
た。温度特性は、薄膜トランジスタが使われる最終製品の耐環境性や、性能の維持などを
考慮する上で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由度
が増す。
【０２７２】
温度特性は、恒温槽を用い、−３０、０、２５、４０、６０、８０、１００、及び１２０
℃のそれぞれの温度で薄膜トランジスタを形成した基板を一定温度とし、ドレイン電圧を
６Ｖ、ゲート電圧を−２０Ｖ〜＋２０Ｖまで変化させてＶｇ−Ｉｄ特性を取得した。
【０２７３】
図１６（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ−Ｉｄ特性を重ね書きした
ものであり、点線で囲むオフ電流の領域を拡大したものを図１６（Ｂ）に示す。図中の矢
印で示す右端の曲線が−３０℃、左端が１２０℃で取得した曲線で、その他の温度で取得
した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、オ
フ電流は拡大図の図１６（Ｂ）においても明かであるように、ゲート電圧が２０Ｖ近傍を
除いて、全ての温度で測定機の分解能近傍の１×１０−１２［Ａ］以下となっており、温
度依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１×１０−
１２［Ａ］以下を維持しており、チャネル幅Ｗが１００００μｍであることを考慮すると
、オフ電流が非常に小さいことがわかる。
【０２７４】
高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）を用いた薄膜トランジスタは、
オフ電流の温度依存性がほとんど現れない。これは、図１０のバンド図で示すように、酸
化物半導体が高純度化されることによって、導電型が限りなく真性型に近づき、フェルミ
準位が禁制帯の中央に位置するため、温度依存性を示さなくなると言える。また、これは
、酸化物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少な
いことにも起因する。また、ソース領域及びドレイン領域は縮退した状態にあるのでやは
り温度依存性が現れない要因となっている。薄膜トランジスタの動作は、縮退したソース
領域から酸化物半導体に注入されたキャリアによるものがほとんどであり、キャリア密度
の温度依存性がないことから上記特性（オフ電流の温度依存性無し）を説明することがで
きる。
【０２７５】
このようにオフ電流値が極めて小さい薄膜トランジスタを用いて、記憶回路（記憶素子）
などを作製した場合、オフ電流値が小さくほとんどリークがないため、画像信号、共通電
位を保持する時間を長くすることができる。
【符号の説明】
【０２７６】
１０１    基板
１０２    基板
１０３    画素回路
１０４    ゲート線駆動回路
１０５    信号線駆動回路
１０６    端子部
１０７    スイッチングトランジスタ
１０８    共通接続部
１０９    対向電極
１１１    ゲート線
１１２    信号線
１１３    画素
１１４    画素トランジスタ
１１５    液晶素子
１２１    画素電極
１２２    対向電極
１２３    液晶
２００    基板
２４０    薄膜トランジスタ
２４１    ゲート電極層
２４２    酸化物半導体層
２４６    酸化物絶縁層
２４７    導電層
２６０    薄膜トランジスタ
２６１    ゲート電極層
２６７    画素電極
２９２    ゲート絶縁層
２９３    保護絶縁層
２９４    平坦化絶縁層
２９５    酸化物半導体膜
２９６    酸化物半導体層
３０１    期間
３０２    期間
４００    基板
４０２    ゲート絶縁層
４０３    保護絶縁層
４０４    平坦化絶縁層
４１０    薄膜トランジスタ
４１１    ゲート電極層
４１３    チャネル形成領域
４１６    酸化物絶縁層
４１７    導電層
４２０    薄膜トランジスタ
４２１    ゲート電極層
４２３    チャネル形成領域
４２７    画素電極
４３０    酸化物半導体膜
４３１    酸化物半導体層
４７０    薄膜トランジスタ
４７１    ゲート電極層
４７２    酸化物半導体層
４８０    薄膜トランジスタ
４８７    画素電極
１０６Ａ    端子
１０６Ｂ    端子
１２００    信号線駆動回路
１２０１    走査線駆動回路
１２０２    画素回路
１２０４    基板
１２０５    シール材
１２０６    配向膜
１２０７    配向膜
１２０８    接続配線
１２１０    基板
１２１１    画素トランジスタ
１２１４    絶縁層
１２２３    駆動回路用薄膜トランジスタ
１２３５    樹脂層
１２４０    端子部
１２４１    接続端子
１２４２    接続配線
１２４３    接続端子
１２５０    画素電極
１２５５    柱状スペーサー
１２６１    スイッチングトランジスタ
１２７０    導電粒子
１２８０    液晶
１２９０    偏光板
１２９１    対向電極
１２９３    導電層
１２９５    偏光板
２４５ａ    ソース電極層
２４５ｂ    ドレイン電極層
２６５ｂ    ドレイン電極層
４１４ａ    高抵抗ソース領域
４１４ｂ    高抵抗ドレイン領域
４１５ａ    ソース電極層
４１５ｂ    ドレイン電極層
４２４ａ    高抵抗ソース領域
４２４ｂ    高抵抗ドレイン領域
４２５ａ    ソース電極層
４２５ｂ    ドレイン電極層
４７５ａ    ソース電極層
４７５ｂ    ドレイン電極層
４８５ｂ    ドレイン電極層
９６３０    筐体
９６３１    表示部
９６３３    スピーカ
９６３５    操作キー
９６３６    接続端子
９６３８    マイクロフォン
９６７２    記録媒体読込部
９６７６    シャッターボタン
９６７７    受像部
９６８０    外部接続ポート
９６８１    ポインティングデバイス
【図１】
2014209250.tif 000003
【図２】
2014209250.tif 000004
【図３】
2014209250.tif 000005
【図４】
2014209250.tif 000006
【図５】
2014209250.tif 000007
【図６】
2014209250.tif 000008
【図７】
2014209250.tif 000009
【図８】
2014209250.tif 000010
【図９】
2014209250.tif 000011
【図１０】
2014209250.tif 000012
【図１１】
2014209250.tif 000013
【図１２】
2014209250.tif 000014
【図１３】
2014209250.tif 000015
【図１４】
2014209250.tif 000016
【図１６】
2014209250.tif 000017
【図１５】
2014209250.tif 000018