(57)【要約】【課題】位相雑音特性の劣化を防ぐこと。【解決手段】ＴＷ調節部１１は、ＴＷが位相雑音特性を劣化させる値であるとき、ＴＷに対し一定のオフセット値を加算または減算してＴＷａｄｊを生成し、ＦＳ調節部１２は、ＴＷが位相雑音特性を劣化させる値であるとき、ＶＣＸＯ１３の中心周波数からシフトした周波数を有する動作クロックをＶＣＸＯ１３に発生させる周波数制御電圧ＶＣを出力し、ＶＣＸＯ１３は、周波数制御電圧ＶＣに従って動作クロックの周波数ＦＳを変化させ、加算器１４は、周波数ＦＳの動作クロックに従ってＴＷａｄｊをサイクリックに加算し、振幅値取得部１５は、加算器１４から入力される加算値に対応した振幅値を振幅値テーブル１６から取得し、ＤＡＣ１７は、周波数ＦＳの動作クロックに従って、デジタルの振幅値をアナログの振幅値に変換し、ＬＰＦ１８は、ＤＡＣ１７の出力の高域成分を除去し、高域成分除去後の正弦波を出力する。【選択図】図７
2014209692.tif 000002
【特許請求の範囲】
【請求項１】
入力データに応じた出力周波数を発生するデジタル制御発振器であって、
前記入力データが、前記デジタル制御発振器の位相雑音特性を劣化させる値であるか否かを判定する判定部と、
前記入力データが前記位相雑音特性を劣化させる値であると判定されたときに、前記入力データをオフセットさせるオフセット部と、
オフセット後の前記入力データを用いて前記出力周波数を発生する発生部と、
を具備するデジタル制御発振器。
【請求項２】
前記位相雑音特性を劣化させる入力データ値が予め設定されたテーブル、をさらに具備し、
前記判定部は、前記入力データが前記テーブルに設定された前記入力データ値に該当するときに、前記入力データが前記位相雑音特性を劣化させる値であると判定する、
請求項１に記載のデジタル制御発振器。
【請求項３】
前記発生部に動作クロックを供給する供給部と、
前記入力データが前記位相雑音特性を劣化させる値であると判定されたときに、前記動作クロックの周波数を、オフセット前の前記入力データとオフセット後の前記入力データとの比に基づいて調節する調節部と、
をさらに具備する請求項１または２に記載のデジタル制御発振器。
【請求項４】
前記供給部は、入力される周波数制御電圧に応じた周波数の前記動作クロックを前記発生部に供給し、
前記調節部は、前記比に基づいて前記周波数制御電圧を算出することにより前記動作クロックの周波数を調節する、
請求項３に記載のデジタル制御発振器。
【請求項５】
入力データに応じた出力周波数を発生するデジタル制御発振器における出力周波数制御方法であって、
前記入力データが、前記デジタル制御発振器の位相雑音特性を劣化させる値であるか否かを判定し、
前記入力データが前記位相雑音特性を劣化させる値であると判定したときに、前記入力データをオフセットさせ、
オフセット後の前記入力データを用いて前記出力周波数を発生する、
出力周波数制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル制御発振器及び出力周波数制御方法に関する。
【背景技術】
【０００２】
デジタル制御によって出力周波数をコントロールするデジタル制御発振器（ＤＣＯ：Digitally  Controlled  Oscillator）として、デジタル値として入力される出力周波数制御データに応じた周波数Ｆｏｕｔの信号を出力するものがある。このようなデジタル制御発振器に入力される出力周波数制御データは、チューニング・ワード（Tuning  Word、以下では「ＴＷ」と記載することがある）と呼ばれる。
【０００３】
図１は、従来のデジタル制御発振器の構成例を示すブロック図である。図１に示すように、従来のデジタル制御発振器９０は、水晶発振器（ＸＯ：X’tal  Oscillator）９１と、加算器９２と、振幅値取得部９３と、振幅値テーブル９４と、ＤＡＣ（Digital  to  Analog  Converter）９５と、ＬＰＦ（Low-Pass  Filter）９６とを有する。
【０００４】
水晶発振器９１は、加算器９２及びＤＡＣ９５に周波数ＦＳの動作クロックを供給する。
【０００５】
Ｎビット長を有する加算器９２は、入力されるＴＷを、周波数ＦＳの動作クロックに従ってサイクリックに加算する。すなわち、加算器９２は、周波数ＦＳに相当するタイミングＴＳにてＴＷをサイクリックに加算する。加算器９２から出力される加算値は、再び加算器９２に入力されるとともに、振幅値取得部９３に入力される。ＴＷ値はデジタル値であるため、加算器９２から出力される加算値もデジタル値となる。例えば、加算器９２から出力される加算値は図２に示すように、時間の経過に伴って増加する。図２は、加算器の出力例を示す図である。
【０００６】
振幅値取得部９３は、加算器９２から入力される加算値に対応した振幅値を振幅値テーブル９４から取得する。振幅値テーブル９４には、加算器９２で得られる加算値の最小値から最大値の各加算値に対応付けられた、１周期分の正弦波の各振幅値が保持されている。振幅値取得部９３は、入力される加算値に基づいて振幅値テーブル９４を参照し、その加算値に対応する振幅値を取得してＤＡＣ９５に出力する。この振幅値はデジタル値である。
【０００７】
ＤＡＣ９５は、周波数ＦＳの動作クロックに従って、デジタルの振幅値をアナログの振幅値に変換し、変換後のアナログの振幅値をＬＰＦ９６に出力する。すなわち、ＤＡＣ９５は、周波数ＦＳに相当するタイミングＴＳにて振幅値のデジタル−アナログ変換を行う。振幅値テーブル９４には１周期分の正弦波の各振幅値が保持されているため、ＤＡＣ９５の出力は図３に示すように階段状の正弦波となる。図３は、ＤＡＣの出力例を示す図である。正弦波の１周期Ｔｏｕｔは、デジタル制御発振器９０の出力周波数Ｆｏｕｔの逆数になる。
【０００８】
ＬＰＦ９６は、ＤＡＣ９５の出力の高域成分、すなわち、階段状の正弦波の高域成分をフィルタリングにより除去し、高域成分除去後の正弦波を出力する。よって、ＬＰＦ９６の出力は、図４に示すように、周期Ｔｏｕｔ（Ｔｏｕｔ＝１／Ｆｏｕｔ）を有する正弦波となる。図４は、ＬＰＦの出力例を示す図である。ＬＰＦ９６の出力は、デジタル制御発振器９０の出力となる。つまり、デジタル制御発振器９０からは、周波数Ｆｏｕｔの信号が出力される。
【０００９】
ここで、デジタル制御発振器９０の出力周波数Ｆｏｕｔは、ＴＷ値「ＴＷ」、加算器９２のビット長「Ｎ」、動作クロック周波数「ＦＳ」によって定まり、式（１）によって表される。
【数１】
2014209692.tif 000003
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平０５−３３６１８１号公報
【特許文献２】特開２０１２−０６０３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図５及び図６に、上記従来のデジタル制御発振器９０の位相雑音特性を示す。図５及び図６は、位相雑音特性の実測例を示す図である。図５は、ＴＷ値がＴＷ＝２６８,４３５,４５６であり、Ｆｏｕｔ＝１０.８８６３９２ＭＨｚとなるときの位相雑音特性の実測例である。図６は、ＴＷ値がＴＷ＝２６８,４３２,７７１であり、Ｆｏｕｔ＝１０.８８６２８８ＭＨｚとなるときの位相雑音特性の実測例である。図５及び図６において、横軸は、出力周波数Ｆｏｕｔに対するオフセット周波数であり、縦軸は、位相雑音の強度である。ＴＷ＝２６８,４３５,４５６のときの図５では、比較的小さな、１０〜２０個程度のスプリアス成分が観察される。これに対し、ＴＷ＝２６８,４３２,７７１のときの図６では、図５に比べ、比較的大きな、数多くのスプリアス成分が観察される。特に、図６では、図５に比べ、オフセット周波数８００Ｈｚ付近以降の全域に渡ってスプリアス成分が大きくなっている。このように、従来のデジタル制御発振器９０では、例えばＴＷ＝２６８,４３２,７７１の特定のＴＷにおいて、スプリアス成分が著しく増大することがある。つまり、従来のデジタル制御発振器９０では、特定のＴＷにおいて、位相雑音特性が著しく劣化する現象が認められる。このため、例えば、従来のデジタル制御発振器９０の出力をクロックとして用いるデータ通信装置では、デジタル制御発振器９０の特定の出力周波数において、データ送信時またはデータ再生時のジッタ特性が劣化してしまう。
【００１２】
開示の技術は、上記に鑑みてなされたものであって、位相雑音特性の劣化を防ぐことができるデジタル制御発振器及び出力周波数制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
開示の態様では、入力データに応じた出力周波数を発生するデジタル制御発振器において、前記入力データが、前記デジタル制御発振器の位相雑音特性を劣化させる値であるか否かを判定する。また、前記入力データが前記位相雑音特性を劣化させる値であると判定したときに、前記入力データをオフセットさせる。そして、オフセット後の前記入力データを用いて前記出力周波数を発生する。
【００１４】
開示の態様によれば、位相雑音特性の劣化を防ぐことができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、従来のデジタル制御発振器の構成例を示すブロック図である。
【図２】図２は、加算器の出力例を示す図である。
【図３】図３は、ＤＡＣの出力例を示す図である。
【図４】図４は、ＬＰＦの出力例を示す図である。
【図５】図５は、位相雑音特性の実測例を示す図である。
【図６】図６は、位相雑音特性の実測例を示す図である。
【図７】図７は、実施例１のデジタル制御発振器の構成例を示すブロック図である。
【図８】図８は、実施例１のＴＷ調節部の構成例を示すブロック図である。
【図９】図９は、実施例１のＦＳ調節部の構成例を示すブロック図である。
【図１０】図１０は、実施例１のデジタル制御発振器の処理の説明に供するフローチャートである。
【図１１】図１１は、実施例１のＴＷ調節部の処理の説明に供するフローチャートである。
【図１２】図１２は、実施例１のＦＳ調節部の処理の説明に供するフローチャートである。
【図１３】図１３は、デジタル制御発振器のハードウェア構成例を示す図である。
【発明を実施するための形態】
【００１６】
以下に、本願の開示するデジタル制御発振器及び出力周波数制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により本願の開示するデジタル制御発振器及び出力周波数制御方法が限定されるものではない。また、各実施例において同一の構成には同一の符号を付し、重複する説明を省略する。
【００１７】
［実施例１］
＜デジタル制御発振器の構成例＞
図７は、実施例１のデジタル制御発振器の構成例を示すブロック図である。図７において、デジタル制御発振器１０は、ＴＷ調節部１１と、ＦＳ調節部１２と、ＶＣＸＯ（Voltage  Controlled  Oscillator）１３と、加算器１４と、振幅値取得部１５と、振幅値テーブル１６と、ＤＡＣ１７と、ＬＰＦ１８とを有する。デジタル制御発振器１０は、例えば、ワイヤレス通信システムの基地局装置、または、その他のエレクトロニクス機器全般に用いられるものである。
【００１８】
図７において、ＴＷが、デジタル制御発振器１０の外部からＴＷ調節部１１及びＦＳ調節部１２に入力される。
【００１９】
ＴＷ調節部１１は、デジタル制御発振器１０の外部から入力されたＴＷを調節し、調節後のＴＷであるＴＷａｄｊを、ＦＳ調節部１２及び加算器１４に出力する。すなわち、ＴＷ調節部１１は、ＴＷがデジタル制御発振器１０の位相雑音特性を劣化させる値であるか否かを判定する。ＴＷ調節部１１は、ＴＷが位相雑音特性を劣化させない値であるときは、ＴＷをそのままＴＷａｄｊとして出力する。一方で、ＴＷ調節部１１は、ＴＷが位相雑音特性を劣化させる値であるときは、ＴＷに対し一定のオフセット値を加算または減算して生成したＴＷａｄｊを出力する。ＴＷ調節部１１の詳細は後述する。
【００２０】
ＦＳ調節部１２は、デジタル制御発振器１０の外部から入力されたＴＷ及びＴＷ調節部１１から入力されたＴＷａｄｊに基づいて、ＶＣＸＯ１３が発生する動作クロックの周波数ＦＳを調節する。ＦＳ調節部１２は、ＶＣＸＯ１３に対する周波数制御電圧ＶＣを変化させることにより周波数ＦＳを調節する。すなわち、ＦＳ調節部１２は、ＴＷがデジタル制御発振器１０の位相雑音特性を劣化させる値であるか否かを判定する。ＦＳ調節部１２は、ＴＷが位相雑音特性を劣化させない値であるときは、ＶＣＸＯ１３の中心周波数を有する動作クロックをＶＣＸＯ１３に発生させる周波数制御電圧ＶＣをＶＣＸＯ１３に出力する。一方で、ＦＳ調節部１２は、ＴＷが位相雑音特性を劣化させる値であるときは、ＶＣＸＯ１３の中心周波数からシフトした周波数を有する動作クロックをＶＣＸＯ１３に発生させる周波数制御電圧ＶＣをＶＣＸＯ１３に出力する。ＦＳ調節部１２の詳細は後述する。
【００２１】
ＶＣＸＯ１３は、周波数可変型の発振器であり、加算器１４及びＤＡＣ１７に周波数ＦＳの動作クロックを供給する。ＶＣＸＯ１３は、ＦＳ調節部１２から入力される周波数制御電圧ＶＣに従って、出力周波数ＦＳを変化させる。
【００２２】
Ｎビット長を有する加算器１４は、入力されるＴＷａｄｊを、周波数ＦＳの動作クロックに従ってサイクリックに加算する。すなわち、加算器１４は、周波数ＦＳに相当するタイミングＴＳにてＴＷａｄｊをサイクリックに加算する。加算器１４から出力される加算値は、再び加算器１４に入力されるとともに、振幅値取得部１５に入力される。ＴＷａｄｊ値はデジタル値であるため、加算器１４から出力される加算値もデジタル値となる。例えば、加算器１４から出力される加算値は、上記図２における「ＴＷ」を「ＴＷａｄｊ」と読み替えたものになる。
【００２３】
振幅値取得部１５は、加算器１４から入力される加算値に対応した振幅値を振幅値テーブル１６から取得する。振幅値テーブル１６には、加算器１４で得られる加算値の最小値から最大値の各加算値に対応付けられた、１周期分の正弦波の各振幅値が保持されている。振幅値取得部１５は、入力される加算値に基づいて振幅値テーブル１６を参照し、その加算値に対応する振幅値を取得してＤＡＣ１７に出力する。この振幅値はデジタル値である。
【００２４】
ＤＡＣ１７は、周波数ＦＳの動作クロックに従って、デジタルの振幅値をアナログの振幅値に変換し、変換後のアナログの振幅値をＬＰＦ１８に出力する。すなわち、ＤＡＣ１７は、周波数ＦＳに相当するタイミングＴＳにて振幅値のデジタル−アナログ変換を行う。振幅値テーブル１６には１周期分の正弦波の各振幅値が保持されているため、ＤＡＣ１７の出力は、図３に示すのと同様に、階段状の正弦波となる。正弦波の１周期Ｔｏｕｔは、デジタル制御発振器１０の出力周波数Ｆｏｕｔの逆数になる。
【００２５】
ＬＰＦ１８は、ＤＡＣ１７の出力の高域成分、すなわち、階段状の正弦波の高域成分をフィルタリングにより除去し、高域成分除去後の正弦波を出力する。よって、ＬＰＦ１８の出力は、図４に示すのと同様に、周期Ｔｏｕｔ（Ｔｏｕｔ＝１／Ｆｏｕｔ）を有する正弦波となる。ＬＰＦ１８の出力は、デジタル制御発振器１０の出力となる。つまり、デジタル制御発振器１０からは、周波数Ｆｏｕｔの信号が出力される。
【００２６】
つまり、加算器１４、振幅値取得部１５、ＤＡＣ１７及びＬＰＦ１８により、デジタル制御発振器１０の出力周波数Ｆｏｕｔを発生する出力周波数発生部が構成される。また、ＶＣＸＯ１３は、この出力周波数発生部に対し、周波数ＦＳの動作クロックを供給する。
【００２７】
＜ＴＷ調節部の構成例＞
図８は、実施例１のＴＷ調節部の構成例を示すブロック図である。図８において、ＴＷ調節部１１は、ＴＣ選択部１１１と、特性劣化判定部１１２と、ＴＷテーブル１１３と、ＴＷａｄｊ生成部１１４と、ＴＷａｄｊ出力部１１５とを有する。
【００２８】
ＴＣ選択部１１１には、デジタル制御発振器１０の外部からＴＷと、ＴＷａｄｊ生成部１１４からＴＷａｄｊとが入力される。ＴＣ選択部１１１は、前回入力されたＴＷと、今回入力されたＴＷとを比較し、入力されたＴＷが更新されているときは、今回入力されたＴＷをＴＣとして選択して特性劣化判定部１１２及びＴＷａｄｊ生成部１１４に出力する。一方で、ＴＣ選択部１１１は、入力されたＴＷが更新されていないときは、ＴＷａｄｊをＴＣとして選択して特性劣化判定部１１２及びＴＷａｄｊ生成部１１４に出力する。
【００２９】
特性劣化判定部１１２は、入力されたＴＣに基づいてＴＷテーブルを参照し、ＴＣがデジタル制御発振器１０の位相雑音特性を劣化させる値であるか否かを判定する。ＴＷテーブル１１３には、位相雑音特性を劣化させるＴＷが予め記憶されている。ＴＷテーブル１１３へのＴＷの設定は、デジタル制御発振器１０の位相雑音特性を予め実測しておくことにより行われる。例えば、位相雑音特性の実測例が上記図５，６に示すようになる場合、ＴＷテーブル１１３には、位相雑音特性を劣化させるＴＷとして「ＴＷ＝２６８,４３２,７７１」が予め設定され記憶される。特性劣化判定部１１２は、ＴＣがＴＷテーブル１１３に記憶されている何れかのＴＷに該当する場合、位相雑音特性の劣化が生じると判定し、ＴＣがＴＷテーブル１１３に記憶されている何れのＴＷにも該当しない場合、位相雑音特性の劣化が生じないと判定する。そして、特性劣化判定部１１２は、判定結果をＴＷａｄｊ生成部１１４及びＴＷａｄｊ出力部１１５に出力する。特性劣化判定部１１２は、位相雑音特性の劣化が生じると判定した場合は「判定結果＝１」を、位相雑音特性の劣化が生じないと判定した場合は「判定結果＝０」を出力する。なお、ＴＷテーブル１１３に設定されるＴＷは、１つまたは複数のいずれでもよく、また、範囲としてされてもよい。
【００３０】
ＴＷａｄｊ生成部１１４は、判定結果が「０」の場合、つまり、ＴＣが位相雑音特性を劣化させない値である場合は、ＴＷａｄｊ＝ＴＣとしてＴＷａｄｊを生成する。一方で、ＴＷａｄｊ生成部１１４は、判定結果が「１」の場合、つまり、ＴＣが位相雑音特性を劣化させる値である場合は、ＴＣに対しオフセットｄＴを加算または減算してＴＷａｄｊを生成する。加算か減算かの判定は、ＴＣと基準値ＴＷ０との大小比較により行われる。すなわち、ＴＷａｄｊ生成部１１４は、ＴＣがＴＷ０以上の場合は、ＴＷａｄｊ＝ＴＣ−ｄＴとしてＴＷａｄｊを生成し、ＴＣがＴＷ０未満の場合は、ＴＷａｄｊ＝ＴＣ＋ｄＴとしてＴＷａｄｊを生成する。ＴＷａｄｊ生成部１１４は、生成したＴＷａｄｊをＴＷａｄｊ出力部１１４及びＴＣ選択部１１１に出力する。
【００３１】
ここで、基準値ＴＷ０は、式（２）に従って予めＴＷａｄｊ生成部１１４に設定される。式（２）において、Ｆｏｕｔ０はデジタル制御発振器１０が出力可能な周波数の範囲の中心値、ＦＳ０はＶＣＸＯ１３が出力可能な周波数の範囲の中心値、Ｎは加算器１４のビット長である。
【数２】
2014209692.tif 000004
【００３２】
また、オフセットｄＴは、最小値を１とする任意の値が予めＴＷａｄｊ生成部１１４に設定される。ｄＴは、デジタル制御発振器１０の出力周波数の設定分解能の１０〜１０００倍程度に設定されるのが好ましい。
【００３３】
ＴＷａｄｊ出力部１１５は、判定結果が「０」の場合、つまり、ＴＣが位相雑音特性を劣化させない値である場合は、ＴＷａｄｊ生成部１１４から入力されたＴＷａｄｊを加算器１４及びＦＳ調節部１２に出力する。一方で、ＴＷａｄｊ出力部１１５は、判定結果が「１」の場合、つまり、ＴＣが位相雑音特性を劣化させる値である場合は、ＴＷａｄｊ生成部１１４から入力されたＴＷａｄｊを出力しない。
【００３４】
つまり、ＴＷ調節部１１は、デジタル制御発振器１０の外部から入力されるＴＷが位相雑音特性の劣化を生じさせる値である場合に、ＴＷにオフセットｄＴを与えることにより、ＴＷを位相雑音特性の劣化を生じさせない値に更新する。この更新は、ＴＷが位相雑音特性の劣化を生じさせない値になるまで、ＴＷに繰り返しｄＴを与えることにより行われる。そして、ＴＷ調節部１１は、ＴＷが位相雑音特性の劣化を生じさせない値に更新された時点で、更新後のＴＷ、つまり、ＴＷａｄｊを加算器１４及びＦＳ調節部１２に出力する。
【００３５】
＜ＦＳ調節部の構成例＞
図９は、実施例１のＦＳ調節部の構成例を示すブロック図である。図９において、ＦＳ調節部１２は、ＴＷ判定部１２１と、オフセット値算出部１２２と、オフセット部１２３と、ＤＡＣ１２４とを有する。
【００３６】
ＴＷ判定部１２１には、デジタル制御発振器１０の外部からＴＷと、ＴＷ調節部１１からＴＷａｄｊとが入力される。ＴＷ調節部１１から入力されるＴＷａｄｊは、位相雑音特性を劣化させないＴＷに相当する。ＴＷ判定部１２１は、デジタル制御発振器１０の外部から入力されたＴＷと、ＴＷ調節部１１から入力されたＴＷａｄｊとを比較し、デジタル制御発振器１０の外部から入力されたＴＷが位相雑音特性を劣化させる値であるか否かを判定する。ＴＷ判定部１２１は、ＴＷ＝ＴＷａｄｊの場合は、ＴＷが位相雑音特性を劣化させない値であると判定し「判定結果＝０」をオフセット値算出部１２２に出力する。一方で、ＴＷ判定部１２１は、Ｔｗ≠ＴＷａｄｊの場合は、ＴＷが位相雑音特性を劣化させる値であると判定し「判定結果＝１」をオフセット値算出部１２２に出力する。
【００３７】
オフセット値算出部１２２には、ＴＷ調節部１１からＴＷａｄｊが入力される。オフセット値算出部１２２は、判定結果が「０」の場合、つまり、ＴＷが位相雑音特性を劣化させない値である場合は、オフセット値ＸをＸ＝０とする。一方で、オフセット値算出部１２２は、判定結果が「１」の場合、つまり、ＴＷが位相雑音特性を劣化させる値である場合は、オフセット値Ｘを式（３）に従って算出する。式（３）における「α」は式（４）で表される。また、式（３）において、「ＫＶ」はＶＣＸＯ１３の周波数制御感度、「ＫＤ」はＤＡＣ１２４の分解能、「ｆ０」はＶＣＸＯ１３の中心周波数である。つまり、オフセット値算出部１２２は、デジタル制御発振器１０の外部から入力されたＴＷが位相雑音特性を劣化させる値である場合、ＴＷとＴＷａｄｊとの比に応じたオフセット値Ｘを算出する。オフセット値算出部１２２は、オフセット値Ｘをオフセット部１２３に出力する。
【数３】
2014209692.tif 000005
【数４】
2014209692.tif 000006
【００３８】
オフセット部１２３は、ＶＣＸＯ１３の中心周波数に対応する基準値Ｘ０にオフセット値Ｘを加算して、ＶＣＸＯ１３の出力周波数ＦＳを制御するためのデジタル値ＸＳを生成し、生成したＸＳをＤＡＣ１２４に出力する。つまり、デジタル値ＸＳはＸＳ＝Ｘ０＋Ｘとなる。よって、オフセット部１２３は、デジタル制御発振器１０の外部から入力されたＴＷが位相雑音特性を劣化させない値である場合は、出力周波数ＦＳを制御するためのデジタル値をＸ０とし、出力周波数ＦＳをＶＣＸＯ１３の中心周波数からシフトさせない。一方で、オフセット部１２３は、デジタル制御発振器１０の外部から入力されたＴＷが位相雑音特性を劣化させる値である場合は、基準値Ｘ０をＸだけオフセットさせることにより、出力周波数ＦＳをＸに相当する分だけＶＣＸＯ１３の中心周波数からシフトさせる。
【００３９】
ＤＡＣ１２４は、式（５）に従って、デジタル値ＸＳをアナログ値ＶＣに変換し、アナログ値ＶＣをＶＣＸＯ１３に出力する。このアナログ値ＶＣは、ＶＣＸＯ１３の出力周波数ＦＳを制御する周波数制御電圧となる。
【数５】
2014209692.tif 000007
【００４０】
＜デジタル制御発振器の処理＞
図１０は、実施例１のデジタル制御発振器の処理の説明に供するフローチャートである。
【００４１】
まず、ＴＷ調節部１１が、ＴＷ調節処理を行う（ステップＳ２１）。ＴＷ調節処理については後述する。
【００４２】
次いで、ＦＳ調節部１２が、ＦＳ調節処理を行う（ステップＳ２２）。ＦＳ調節処理については後述する。
【００４３】
次いで、加算器１４が、ＴＷ調節部１１から入力されるＴＷａｄｊを、周波数ＦＳの動作クロックに従ってサイクリックに加算する（ステップＳ２３）。
【００４４】
次いで、振幅値取得部１５が、加算器１４から入力される加算値に対応した振幅値を振幅値テーブル１６から取得する（ステップＳ２４）。
【００４５】
次いで、ＤＡＣ１７が、周波数ＦＳの動作クロックに従って、デジタルの振幅値をアナログの振幅値に変換する（ステップＳ２５）。
【００４６】
そして、ＬＰＦ１８が、ＤＡＣ１７の出力の高域成分、すなわち、階段状の正弦波の高域成分をフィルタリングにより除去し、高域成分除去後の正弦波である周波数Ｆｏｕｔの信号を出力する（ステップＳ２６）。
【００４７】
＜ＴＷ調節部の処理＞
図１１は、実施例１のＴＷ調節部の処理の説明に供するフローチャートである。すなわち、図１１には、図１０におけるＴＷ調節処理（ステップＳ２１）のフローチャートを示す。
【００４８】
まず、ＴＣ選択部１１１が、デジタル制御発振器１０の外部から入力されるＴＷが更新されたか否かを判定する（ステップＳ３１）。ＴＷが更新されている場合は（ステップＳ３１：Ｙｅｓ）、ＴＣ選択部１１１は、ＴＷをＴＣとして選択し、ＴＣ＝ＴＷとする（ステップＳ３２）。一方で、ＴＷが更新されていない場合は（ステップＳ３１：Ｎｏ）、ＴＣ選択部１１１は、ＴＷａｄｊをＴＣとして選択し、ＴＣ＝ＴＷａｄｊとする（ステップＳ３３）。
【００４９】
次いで、特性劣化判定部１１２が、入力されたＴＣ、すなわち、ＴＷまたはＴＷａｄｊが、デジタル制御発振器１０の位相雑音特性を劣化させる値であるか否かを判定する。つまり、特性劣化判定部１１２は、入力されたＴＣが加算器１４によって加算されると、位相雑音特性の劣化が生じるか否かを判定する（ステップＳ３４）。
【００５０】
特性劣化判定部１１２により位相雑音特性の劣化が生じないと判定された場合は（ステップＳ３４：Ｎｏ）、ＴＷａｄｊ生成部１１４がＴＷａｄｊ＝ＴＣとし（ステップＳ３８）、ＴＷａｄｊ出力部１１５がＴＷａｄｊをＦＳ調節部１２に出力する（ステップＳ３９）。ＦＳ調節部１２へのＴＷａｄｊの出力後、処理は図１０のステップＳ２２に進む。
【００５１】
一方で、特性劣化判定部１１２により位相雑音特性の劣化が生じると判定された場合は（ステップＳ３４：Ｙｅｓ）、ＴＷａｄｊ生成部１１４が、ＴＣが基準値ＴＷ０以上か否かを判定する（ステップＳ３５）。ＴＣが基準値ＴＷ０以上の場合は（ステップＳ３５：Ｙｅｓ）、ＴＷａｄｊ生成部１１４が、ＴＣ−ｄＴをＴＷａｄｊとする（ステップＳ３６）。一方で、ＴＣが基準値ＴＷ０未満の場合は（ステップＳ３５：Ｎｏ）、ＴＷａｄｊ生成部１１４が、ＴＣ＋ｄＴをＴＷａｄｊとする（ステップＳ３７）。ステップＳ３６またはステップＳ３７の処理後、ＴＷ調節部１１の処理は、ステップＳ３１に戻る。
【００５２】
＜ＦＳ調節部の処理＞
図１２は、実施例１のＦＳ調節部の処理の説明に供するフローチャートである。すなわち、図１２には、図１０におけるＦＳ調節処理（ステップＳ２２）のフローチャートを示す。
【００５３】
まず、ＴＷ判定部１２１が、デジタル制御発振器１０の外部から入力されたＴＷと、ＴＷ調節部１１から入力されたＴＷａｄｊとが同一値であるか否か、つまり、ＴＷ＝ＴＷａｄｊであるか否かを判定する（ステップＳ４１）。
【００５４】
ＴＷ＝ＴＷａｄｊである場合（ステップＳ４１：Ｙｅｓ）、オフセット値算出部１２２が、オフセット値Ｘを０とする（ステップＳ４２）。一方で、ＴＷ≠ＴＷａｄｊである場合（ステップＳ４１：Ｎｏ）、オフセット値算出部１２２が、式（３），（４）に従って、オフセット値Ｘを算出する（ステップＳ４３）。
【００５５】
次いで、オフセット部１２３が、基準値Ｘ０にオフセット値Ｘを加算して、ＶＣＸＯ１３の出力周波数ＦＳを制御するためのデジタル値ＸＳ＝Ｘ０＋Ｘを生成する（ステップＳ４４）。
【００５６】
次いで、ＤＡＣ１２４が、デジタル値ＸＳを式（５）に従ってアナログ値に変換することにより、ＶＣＸＯ１３に対する周波数制御電圧ＶＣを生成し、生成したＶＣをＶＣＸＯ１３に出力する（ステップＳ４５）。ＶＣＸＯ１３へのＶＣの出力後、処理は図１０のステップＳ２３に進む。
【００５７】
＜デジタル制御発振器の処理の具体例＞
以下、位相雑音特性を劣化させる「ＴＷ＝２６８,４３２,７７１」がデジタル制御発振器１０に入力されたときに、デジタル制御発振器１０が、所望の出力周波数「Ｆｏｕｔ＝１０.８８６２８８ＭＨｚ」の信号を出力する場合の処理を具体的に説明する。ここでは、ＶＣＸＯ１３の中心周波数ｆ０＝１７４.１８２３５０ＭＨｚ、ＶＣＸＯ１３の周波数制御感度ＫＶ＝２０００Ｈｚ／Ｖとする。また、加算器１４のビット長Ｎ＝３２ビット、ＤＡＣ１２４の分解能ＫＤ＝５０μＶとする。また、基準値ＴＷ０＝２６８,４００,０００、オフセットｄＴ＝１２８、基準値Ｘ０＝３２,７６８とする。
【００５８】
デジタル制御発振器１０にＴＷ＝２６８,４３２,７７１が新たなＴＷ値として入力されると、ＴＷ調節部１１において、ＴＣ選択部１１１は、このＴＷをＴＣとして選択し、ＴＣ＝２６８,４３２,７７１を特性劣化判定部１１２及びＴＷａｄｊ生成部１１４に出力する。
【００５９】
次いで、特性劣化判定部１１２は、ＴＣ＝２６８,４３２,７７１が、ＴＷテーブル１１３に設定されているＴＷ＝２６８,４３２,７７１に該当すると判定する。つまり、特性劣化判定部１１２は、ＴＣ＝２６８,４３２,７７１は位相雑音特性を劣化させる値であると判定し、判定結果＝１をＴＷａｄｊ生成部１１４及びＴＷａｄｊ出力部１１５に出力する。
【００６０】
次いで、ＴＷａｄｊ生成部１１４は、入力される判定結果が「１」であり、また、ＴＣ＝２６８,４３２,７７１は基準値ＴＷ０＝２６８,４００,０００以上であるため、ＴＷａｄｊ＝ＴＣ−ｄＴとしてＴＷａｄｊを生成する。つまり、ＴＷａｄｊ生成部１１４は、ＴＷａｄｊ＝２６８,４３２,７７１−１２８＝２６８,４３２,６４３を生成し、ＴＣ選択部１１１及びＴＷａｄｊ出力部１１５に出力する。
【００６１】
また、ＴＷａｄｊ出力部１１５は、入力される判定結果が「１」であるため、ＴＷａｄｊを出力しない。
【００６２】
次いで、ＴＣ選択部１１１は、ＴＷａｄｊ生成部１１４から入力されるＴＷａｄｊ＝２６８,４３２,６４３をＴＣとして選択し、ＴＣ＝２６８,４３２,６４３を特性劣化判定部１１２及びＴＷａｄｊ生成部１１４に出力する。
【００６３】
以降、特性劣化判定部１１２での判定結果が「０」になるまで、ＴＷａｄｊ生成部１１４によってＴＷａｄｊがｄＴだけ繰り返し減算される。
【００６４】
そして、ＴＷａｄｊがｄＴだけ繰り返し減算されてＴＣ＝２６８,４３０,０８３となったときに、特性劣化判定部１１２での判定結果が「０」になった、つまり、ＴＣが位相雑音特性を劣化させない値になったとする。そこで、ＴＷａｄｊ生成部１１４は、ＴＷａｄｊ＝ＴＣ＝２６８,４３０,０８３とし、ＴＷａｄｊ出力部１１５は、ＴＷａｄｊ＝２６８,４３０,０８３を加算器１４及びＦＳ調節部１２に出力する。
【００６５】
次いで、ＦＳ調節部１２において、ＴＷ判定部１２１は、ＴＷ＝２６８,４３２,７７１であるのに対し、ＴＷａｄｊ＝２６８,４３０,０８３であるため、判定結果「１」をオフセット値算出部１２２に出力する。
【００６６】
次いで、オフセット値算出部１２２は、入力される判定結果が「１」であるため、式（３）,（４）に従って、オフセット値Ｘ＝１７,３２０を算出してオフセット部１２３に出力する。
【００６７】
次いで、オフセット部１２３は、Ｘ０＝３２,７６８にＸ＝１７,３２０を加算して、ＸＳ＝５０,０８８を生成してＤＡＣ１２４に出力する。
【００６８】
次いで、ＤＡＣ１２４は、式（５）に従って、周波数制御電圧ＶＣ＝２.５２２１１Ｖを生成してＶＣＸＯ１３に出力する。
【００６９】
次いで、ＶＣＸＯ１３は、入力されるＶＣ＝２.５２２１１Ｖに応じて、周波数ＦＳ＝１７４.１８４０９４ＭＨｚの動作クロックを発生し、この動作クロックを加算器１４及びＤＡＣ１７に供給する。
【００７０】
ここで、ＴＷａｄｊ出力部１１５から加算器１４に入力されるＴＷａｄｊ＝２６８,４３０,０８３は、位相雑音特性を劣化させない値である。このとき、デジタル制御発振器１０の出力周波数Ｆｏｕｔは式（６）に示すようになり、デジタル制御発振器１０は、位相雑音特性を劣化させないＴＷａｄｊから、当初の所望の出力周波数Ｆｏｕｔ＝１０.８８６２８８ＭＨｚの信号を発生することができる。つまり、所望の出力周波数Ｆｏｕｔが如何なる値であっても、所望の出力周波数Ｆｏｕｔを維持したまま、位相雑音特性の劣化を防ぐことができる。
【数６】
2014209692.tif 000008
【００７１】
以上のように、デジタル制御発振器１０は、入力データであるＴＷが位相雑音特性を劣化させる値であるか否かを判定し、ＴＷが位相雑音特性を劣化させる値であると判定したときに、ＴＷをオフセットさせる。そして、デジタル制御発振器１０は、オフセット後のＴＷを用いて出力周波数を発生する。
【００７２】
こうすることで、ＴＷを位相雑音特性が劣化しない値に変換することができるため、位相雑音特性の劣化を防ぐことができる。
【００７３】
また、デジタル制御発振器１０は、位相雑音特性を劣化させるＴＷ値が予め設定されたテーブルを有し、入力されたＴＷがテーブルに設定されたＴＷ値に該当するときに、入力されたＴＷが位相雑音特性を劣化させる値であると判定する。
【００７４】
こうすることで、位相雑音特性を劣化させるＴＷを容易に特定することができる。
【００７５】
また、デジタル制御発振器１０は、ＴＷが位相雑音特性を劣化させる値であると判定したときに、出力周波数を発生するための動作クロックの周波数を、オフセット前のＴＷとオフセット後のＴＷとの比に基づいて調節する。
【００７６】
こうすることで、ＴＷのオフセット量に応じて動作クロックの周波数を調節することができるため、ＴＷがオフセットされても、所望の出力周波数を維持することができる。
【００７７】
また、デジタル制御発振器１０は、ＶＣＸＯ１３に対する周波数制御電圧をオフセット前のＴＷとオフセット後のＴＷとの比に基づいて算出することにより動作クロックの周波数を調節する。
【００７８】
こうすることで、動作クロックの周波数の調節を容易に行うことができる。
【００７９】
［他の実施例］
［１］上記のデジタル制御発振器１０は、次のようなハードウェア構成により実現することができる。図１３は、デジタル制御発振器のハードウェア構成例を示す図である。図１３に示すように、デジタル制御発振器１０は、ハードウェアの構成要素として、プロセッサ１０ａと、メモリ１０ｂと、ＤＡＣ１２４と、ＶＣＸＯ１３と、ＤＡＣ１７と、ＬＰＦ１８とを有する。プロセッサ１０ａの一例として、ＣＰＵ（Central  Processing  Unit），ＤＳＰ（Digital  Signal  Processor），ＦＰＧＡ（Field  Programmable  Gate  Array）等が挙げられる。また、デジタル制御発振器１０は、プロセッサ１０ａと周辺回路とを含むＬＳＩ（Large  Scale  Integrated  circuit）を有してもよい。メモリ１０ｂの一例として、ＳＤＲＡＭ等のＲＡＭ，ＲＯＭ，フラッシュメモリ等が挙げられる。加算器１４、振幅値取得部１５、ＴＣ選択部１１１、特性劣化判定部１１２、ＴＷａｄｊ生成部１１４、ＴＷａｄｊ出力部１１５、ＴＷ判定部１２１、オフセット値算出部１２２，オフセット部１２３は、プロセッサ１０ａにより実現される。振幅値テーブル１６、ＴＷテーブル１１３は、メモリ１０ｂに記憶される。
【００８０】
［２］実施例１において説明した各処理は、予め用意されたプログラムをプロセッサ１０ａに実行させることによっても実現できる。例えば、上記説明における各処理に対応するプログラムが予めメモリ１０ｂに記憶され、各プログラムがプロセッサ１０ａによってメモリ１０ｂから読み出されて実行されてもよい。
【符号の説明】
【００８１】
１０  デジタル制御発振器
１１  ＴＷ調節部
１２  ＦＳ調節部
１３  ＶＣＸＯ
１４  加算器
１５  振幅値取得部
１６  振幅値テーブル
１７，１２４  ＤＡＣ
１８  ＬＰＦ
１１１  ＴＣ選択部
１１２  特性劣化判定部
１１３  ＴＷテーブル
１１４  ＴＷａｄｊ生成部
１１５  ＴＷａｄｊ出力部
１２１  ＴＷ判定部
１２２  オフセット値算出部
１２３  オフセット部
【図１】
2014209692.tif 000009
【図２】
2014209692.tif 000010
【図３】
2014209692.tif 000011
【図４】
2014209692.tif 000012
【図５】
2014209692.tif 000013
【図６】
2014209692.tif 000014
【図７】
2014209692.tif 000015
【図８】
2014209692.tif 000016
【図９】
2014209692.tif 000017
【図１０】
2014209692.tif 000018
【図１１】
2014209692.tif 000019
【図１２】
2014209692.tif 000020
【図１３】
2014209692.tif 000021