(57)【要約】【課題】面積階調を行うにあたって、画素を分割することによる画質への影響を抑制し、かつ階調の表現力の低下を抑制すること。【解決手段】表示装置は、複数の副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗを有する複数の画素ＰＸを含む。それぞれの副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗは、画素ＰＸの中心ＰＸＣの周りに配置され、複数の第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１と第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２とに分割されて、これらの組合せによってＮ（Ｎは２以上の自然数）ビットの面積階調が可能である。最も下位のビットに対応する第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、画素ＰＸの中心ＰＸＣに最も近い位置に配置される。最も上位のビットに対応する第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、画素ＰＸの中心ＰＸＣから離れた位置に配置される。【選択図】図１０
2014186283.tif 000002
【特許請求の範囲】
【請求項１】
複数の副画素を有する複数の画素を含み、
それぞれの前記副画素は、前記画素の中心の周りに配置され、かつ複数の表示領域に分割されて前記表示領域の組合せによってＮビットの面積階調が可能であり、
最も下位のビットに対応する前記表示領域は前記画素の中心に最も近い位置に配置され、面積階調のビットが上位になるにしたがい、対応する前記表示領域は前記画素の中心の周りであって、前記画素の中心から離れた位置に配置される、表示装置。
Ｎは２以上の自然数。
【請求項２】
それぞれの前記表示領域に対応した電極が表面に形成される第１平坦化層と、
前記第１平坦化層と前記画素に与えられる映像信号を印加するための信号供給用導体との間に形成される第２平坦化層と、
前記第１平坦化層と前記第２平坦化層との間に設けられて、前記電極と前記信号供給用導体とを電気的に接続する導体と、
を含む、請求項１に記載の表示装置。
【請求項３】
前記電極と前記電極に対向する対向電極との間に設けられた液晶層を含み、
それぞれの前記副画素の最も下位のビットに対応する前記表示領域と前記導体とが接続される接続部を、前記画素の中心に寄せて配置して、前記液晶層を形成するための空間を形成するためのスペーサを前記接続部に設ける、請求項２に記載の表示装置。
【請求項４】
それぞれの前記副画素及び最も下位のビットに対応するそれぞれの前記表示領域は、正方形である、請求項１から請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記電極は、入射した光を反射する、請求項１から請求項４のいずれか１項に記載の表示装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載の表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及びこれを備えた電子機器に関する。
【０００２】
近年、携帯電話及び電子ペーパー等のモバイル機器向け又は車載用ディスプレイ等の表示装置の需要が高くなっている。表示装置は、１つの画素が複数の副画素を備え、当該複数の副画素がそれぞれ異なる色の光を出力し、当該副画素の表示のＯＮ、ＯＦＦを切り換えることで、１つの画素で種々の色を表示させるものがある。このような表示装置は、１つの画素を複数の表示領域に分割し、表示領域の組合せによって階調を表現する、いわゆる面積階調を行うものが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−１８１１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
面積階調を行う場合、画素（カラーの場合は副画素）を複数に分割する必要がある。このため、画素が備える電極も分割され、また信号線との接続部分も分割数に応じて増加する結果、画面背面のバックライト光による透過光を利用して表示を行う透過型表示装置においては、表示領域の減少を招く可能性がある。また、外光による反射光を利用して表示を行う反射型表示装置及び１個の画素内に透過表示領域（透過表示部）と反射表示領域（反射表示部）とを有する半透過型液晶表示装置では、反射表示に用いることのできる反射表示部の面積の低下を招く可能性がある。さらに、面積階調を行う場合、分割した領域の配置によっては、階調の表現が不十分になる可能性もある。
【０００５】
本開示は、面積階調を行うにあたって、画素を分割することによる画質への影響を抑制し、かつ階調の表現力の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本開示は、複数の副画素を有する複数の画素を含み、それぞれの前記副画素は、前記画素の中心の周りに配置され、かつ複数の表示領域に分割されて前記表示領域の組合せによってＮビットの面積階調が可能であり、最も下位のビットに対応する前記表示領域は前記画素の中心に最も近い位置に配置され、最も下位のビットに対応する前記表示領域は前記画素の中心に最も近い位置に配置され、面積階調のビットが上位になるにしたがい、対応する前記表示領域は前記画素の中心の周りであって、前記画素の中心から離れた位置に配置される表示装置及びこの表示装置を備えた電子機器である。Ｎは２以上の自然数である。
【０００７】
本開示に係る画素は、最も下位のビットに対応する表示領域は画素の中心に最も近い位置に配置され、面積階調のビットが上位になるにしたがい、そのビットに対応する表示領域は、画素の中心から離れた位置に配置される構造を備えている。すなわち、面積階調のビットが上位になるにしたがい、そのビットに対応する表示領域は、画素の中心の周りであって、自身よりも下位のビットに対応する表示領域の周囲に配置される。このため、本開示に係る表示装置及びこれを備えた電子機器は、明確な階調表現を実現でき、かつ反射有効面積比又は分割画素の表示に寄与する面積の低下を抑制できる。その結果、本実施形態は、副画素を分割することによる画質への影響を抑制し、かつ、かつ階調の表現力の低下を抑制することができる。
【発明の効果】
【０００８】
本開示によれば、面積階調を行うにあたって、画素を分割することによる画質への影響を抑制し、かつ階調の表現力の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本開示が適用される半透過型液晶表示装置の構成の概略を、一部を切り欠いた状態で示す斜視図である。
【図２】図２は、画素回路の一例を示す図である。
【図３】図３は、本実施形態に係る画素部の電極構造を示す平面図である。
【図４】図４は、本開示が適用される半透過型液晶表示装置を示す断面図である。
【図５】図５は、光散乱膜の一例を示す断面図である。
【図６】図６は光散乱膜の一例を示す平面図である。
【図７】図７は、光散乱膜の変形例を示す平面図である。
【図８】図８は、ＭＩＰ方式を採用した画素の回路構成の一例を示すブロック図である。
【図９】図９は、ＭＩＰ方式を採用した画素の動作説明に供するタイミングチャートである。
【図１０】図１０は、本実施形態に係る半透過型液晶表示装置の画素を示す図である。
【図１１】図１１は、本実施形態に係る半透過型液晶表示装置の画素を用いた階調表現を説明するための図である。
【図１２】図１２は、第１分割画素及び第２分割画素の接続部の拡大図である。
【図１３】図１３は、１つの副画素を示す図である。
【図１４】図１４は、第１比較例に係る画素による階調表現を説明するための図である。
【図１５】図１５は、第２比較例に係る画素による階調表現を説明するための図である。
【図１６】図１６は、第３比較例に係る画素を示す図である。
【図１７】図１７は、第３比較例に係る画素による階調表現を説明するための図である。
【図１８】図１８は、本実施形態の第１変形例に係る画素を示す図である。
【図１９】図１９は、本実施形態の第２変形例に係る画素を示す図である。
【図２０】図２０は、半透過型液晶表示装置が適用されるテレビジョン装置を示す図である。
【図２１】図２１は、半透過型液晶表示装置が適用されるディジタルカメラを示す図である。
【図２２】図２２は、半透過型液晶表示装置が適用されるディジタルカメラを示す図である。
【図２３】図２３は、半透過型液晶表示装置が適用されるビデオカメラの外観を表す図である。
【図２４】図２４は、半透過型液晶表示装置が適用されるノート型パーソナルコンピュータ図である。
【図２５】図２５は、本開示が適用される携帯電話機を開いた状態での正面図である。
【図２６】図２６は、本開示が適用される携帯電話機を開いた状態での右側面図である。
【図２７】図２７は、本開示が適用される携帯電話機を折りたたんだ状態での上面図である。
【図２８】図２８は、本開示が適用される携帯電話機を折りたたんだ状態での左側面図である。
【図２９】図２９は、本開示が適用される携帯電話機を折りたたんだ状態での右側面図である。
【図３０】図３０は、本開示が適用される携帯電話機を折りたたんだ状態での背面図である。
【図３１】図３１は、本開示が適用される携帯電話機を折りたたんだ状態での正面図である。
【図３２】図３２は、本開示が適用される情報携帯端末を示す図である。
【発明を実施するための形態】
【００１０】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて、次に示す手順で詳細に説明する。
１．本開示が適用される液晶表示装置
１−１．カラー表示対応の半透過型液晶表示装置
１−２．画素回路の一例
１−３．画素部の電極構造について
１−４．散乱層及びスペーサについて
１−５．ＭＩＰ方式
１−６．面積階調
１−７．第１変形例
１−８．第２変形例
２．電子機器
３．本開示の構成
【００１１】
＜１．本開示が適用される液晶表示装置＞
本開示の技術は、フラットパネル型（平面型）の表示装置に適用することができる。フラットパネル型の表示装置としては、液晶表示（ＬＣＤ：Liquid  Crystal  Display）パネルを用いた表示装置、エレクトロルミネッセンス（ＥＬ：Electro  Luminescence）表示パネルを用いた表示装置等を例示することができる。
【００１２】
これらフラットパネル型の表示装置は、表示の形態で分類すると、透過型、反射型及び半透過型に分類することができる。本開示の技術は、透過型液晶表示装置、反射型液晶表示装置及び透過型表示装置と反射型表示装置との特徴を併せ持つ半透過型液晶表示装置に適用することができる。本開示に係る液晶表示装置は、電子機器、中でも、屋外での使用頻度が高い携帯型の電子機器、すなわち、携帯端末機器、例えば、ディジタルカメラ等の携帯情報機器又は携帯電話機等の携帯通信機器の表示部として用いて好適なものである。
【００１３】
本開示が適用される液晶表示装置は、モノクロ表示対応の表示装置であってもよいし、カラー表示対応の表示装置であってもよい。カラー表示対応の場合、カラー画像を形成する単位となる１個の画素（単位画素）は、複数の副画素（サブピクセル）を含むことになる。より具体的には、カラー表示対応の表示装置では、単位画素は、例えば、赤色（Ｒｅｄ：Ｒ）を表示する副画素、緑色（Ｇｒｅｅｎ：Ｇ）を表示する副画素、青色（Ｂｌｕｅ：Ｂ）を表示する副画素の３つの副画素を含む。
【００１４】
ただし、１つの画素としては、ＲＧＢの３原色の副画素を組み合わせたものに限られるものではない。例えば、ＲＧＢの３原色の副画素に、さらに１色又は複数色の副画素を加えて単位画素とすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ：Ｗ）を表示する副画素を加えて単位画素としたり、色再現範囲を拡大するために補色を表示する少なくとも１個の副画素を加えて単位画素としたりすることも可能である。
【００１５】
［１−１．カラー表示対応の半透過型液晶表示装置］
以下、本開示が適用される液晶表示装置として、カラー表示対応の半透過型液晶表示装置を例に挙げて図面を参照しつつ説明する。本開示は、カラー表示対応に限定されない。また、本開示は、半透過型液晶表示装置には限定されず、透過型及び反射型の液晶表示装置にも適用できる。
【００１６】
図１は、本開示が適用される半透過型液晶表示装置の構成の概略を、一部を切り欠いた状態で示す斜視図である。図１に示すように、本開示が適用される液晶表示装置としての半透過型液晶表示装置１は、第１パネル部１０、第２パネル部２０、液晶層３０及びバックライト部４０を主な構成要素として有する。半透過型液晶表示装置１は、第２パネル部２０の表面側が表示面側となる。第１パネル部１０と第２パネル部２０とは、所定の空隙を持って対向配置されている。そして、第１パネル部１０と第２パネル部２０との空隙内に液晶材料が封止されることによって液晶層３０が形成されている。
【００１７】
第１パネル部１０は、液晶層３０と反対側、すなわち、バックライト部４０側から順に、偏光板１１、１／２波長板１２、１／４波長板１３、透明なガラス等を基板材料とする第１基板１４及び平坦化膜１５が設けられている。
【００１８】
この第１パネル部１０において、第１基板１４上には、ともに図示しない複数の信号線と複数の走査線とが交差するように形成されている。そして、複数の信号線と複数の走査線とが交差する部位には、副画素（以下、単に「画素」と記述する場合もある）５０が行列状に２次元配置されている。
【００１９】
第１基板１４上には、さらに、ＴＦＴ（Thin  Film  Transistor：薄膜トランジスタ）等のスイッチング素子及び容量素子等の回路素子が画素５０毎に形成されている。これらの回路素子、信号線及び走査線の表面に平坦化膜１５が形成されることによって第１パネル部１０の表面の平坦化が図られている。そして、平坦化膜１５の上に、後述する反射電極が画素５０毎に形成されることになる。第１基板１４は、ＴＦＴを含む回路素子が形成されることからＴＦＴ基板と呼ばれる場合がある。
【００２０】
複数の信号線は、画素５０を駆動する信号（表示信号／映像信号）を伝送するための配線であり、画素５０の行列状の配置に対して画素列毎に、この画素列の画素の配列方向、すなわち、列方向（図１のＹ方向）に沿って延在する配線構造となっている。複数の走査線は、画素５０を行単位で選択する信号（走査信号）を伝送するための配線であり、画素５０の行列状の配置に対して画素行毎に、当該画素行の画素の配列方向、すなわち、行方向（図１のＸ方向）に沿って延在する配線構造となっている。Ｘ方向とＹ方向とは、互いに直交する。
【００２１】
第２パネル部２０は、液晶層３０側から順に、ＩＴＯ（Indium  Tin  Oxide：インジウム錫酸化物）等で形成された透明電極２１、カラーフィルタ２２、透明なガラス等を基板材料とする第２基板２３、散乱層２７、１／４波長板２４、１／２波長板２５及び偏光板２６が設けられている。
【００２２】
この第２パネル部２０において、カラーフィルタ２２は、例えば、列方向（Ｙ方向）に伸びるストライプ状のＲ（赤色）Ｇ（緑色）Ｂ（青色）の各フィルタが、画素５０の行方向（Ｘ方向）のピッチと同じピッチで繰り返し配列された構成となっている。第２基板２３は、カラーフィルタ（ＣＦ：Color  Filter）２２を含んでいることからＣＦ基板と呼ばれる場合がある。
【００２３】
前述した、第１パネル部１０、当該第１パネル部１０と対向配置された第２パネル部２０及び第１パネル部１０と第２パネル部２０との間に配置された液晶層３０によって半透過型の液晶表示パネルが構成されており、第２パネル部２０の上面（表面）が表示面となっている。
【００２４】
バックライト部４０は、液晶表示パネルをその背面側、すなわち、第１パネル部１０の液晶層３０とは反対側から照明する照明部である。このバックライト部４０は、その構造及び構成要素を特に限定するものではないが、例えば、ＬＥＤ（Light  Emitting  Diode）又は蛍光管等の光源と、プリズムシート、拡散シート及び導光板等の周知の部材とを用いることができる。
【００２５】
前述した構造の半透過型液晶表示装置１は、画素５０毎に反射表示領域（反射表示部）と透過表示領域（透過表示部）とを有している。反射表示領域は、前述したように、平坦化膜１５の表面に、画素５０毎に形成される反射電極を有し、第２パネル部２０を透過して外部から入射した外光を当該反射電極によって反射し、その反射光によって表示する。透過表示領域は、バックライト部４０からの光を透過し、その透過光によって表示する。この画素５０毎に設けられる透過表示領域の詳細については後述する。
【００２６】
［１−２．画素回路の一例］
次に、画素５０の画素回路の一例について、図２を用いて説明する。図２にＸで示す方向（Ｘ方向）は、図１に示す半透過型液晶表示装置１の行方向を示し、Ｙで示す方向（Ｙ方向）は列方向を示す。
【００２７】
図２は、画素回路の一例を示す図である。図２に示すように、複数の信号線６１（６１１、６１２、６１３、・・・）と、複数の走査線６２（６２１、６２２、６２３、・・・）とが交差するように配線され、その交差部に画素５０が配されている。複数の走査線６２（６２１、６２２、６２３、・・・）が延在する方向は行方向（Ｘ方向）であり、複数の信号線６１（６１１、６１２、６１３、・・・）が延在する方向は列方向（Ｙ方向）である。先述したように、複数の信号線６１と複数の走査線６２とは、第１パネル部１０の第１基板（ＴＦＴ基板）１４の表面に形成されている。そして、信号線６１（６１１、６１２、６１３、・・・）の各一端は、信号出力回路７０の各列に対応した出力端に接続され、複数の走査線６２（６２１、６２２、６２３、・・・）の各一端は、走査回路８０の各行に対応した出力端に接続されている。
【００２８】
画素５０は、例えば、薄膜トランジスタ（ＴＦＴ）を用いた画素トランジスタ５１と液晶容量５２と保持容量５３とを有する構成となっている。画素トランジスタ５１は、ゲート電極が走査線６２（６２１、６２２、６２３、・・・）に接続され、ソース電極が信号線６１（６１１、６１２、６１３、・・・）に接続されている。
【００２９】
液晶容量５２は、画素電極と、これに対向して形成される対向電極（図１の透明電極２１に相当）との間で発生する液晶材料の容量成分を意味し、画素電極が画素トランジスタ５１のドレイン電極に接続されている。画素電極は、カラー表示の場合は副画素毎に形成される反射電極に相当し、モノクロ表示の場合は画素毎に形成される反射電極に相当する。液晶容量５２の対向電極には、直流電圧のコモン電位ＶＣＯＭが全画素共通に印加される。保持容量５３は、一方の電極が液晶容量５２の画素電極に、他方の電極が液晶容量５２の対向電極にそれぞれ接続されている。
【００３０】
前述した画素回路から明らかなように、複数の信号線６１（６１１、６１２、６１３、・・・）は、画素５０を駆動する信号、すなわち、信号出力回路７０から出力される映像信号を画素列毎に画素５０に伝送する配線である。また、複数の走査線６２（６２１、６２２、６２３、・・・）は、画素５０を行単位で選択する信号、すなわち、走査回路８０から出力される走査信号を画素行毎に伝送する配線である。
【００３１】
［１−３．画素部の電極構造について］
図３は、本実施形態に係る画素部の電極構造を示す平面図である。半透過型液晶表示装置１は、反射型表示装置と同等の反射表示性能を保ったまま、透過表示を実現するために、反射電極６３の画素５０間の空間を用いて透過表示を行う。具体的には、図３に示すように、画素５０が行列状に配置される画素部において、信号線６１及び走査線６２等の配線を、反射電極６３の画素５０間の空間を塞がないように形成することで、この空間を透過表示領域として用いて透過表示を行うことができる。
【００３２】
図３において、反射電極６３は、網掛けを付して示している。また、反射電極６３の画素５０間の空間は、画素列の画素の配列方向、すなわち、列方向（図３に示すＹ方向）に沿って延在する空間６５Ａと、画素行の画素の配列方向、すなわち、行方向（図３に示すＸ方向）に沿って延在する空間６５Ｂとが存在する。なお、本例では、画素部に形成される配線として信号線６１及び走査線６２を例示しているが、画素部に形成される配線はこれらに限られるものではない。すなわち、画素５０を駆動（制御）するにあたって必要となる駆動線（制御線）すべてが、本例でいう配線に含まれる。
【００３３】
「空間を塞がない」とは、配線が反射電極６３の画素５０間の空間６５Ａ、６５Ｂとオーバーラップしている領域の存在を排除するものではない。具体的には、列方向に配線される信号線６１が行方向に延在する空間６５Ｂとオーバーラップする状態及び行方向に配線される走査線６２が列方向に延在する空間６５Ａとオーバーラップする状態は、「空間を塞がない」概念に含まれるものとする。
【００３４】
また、信号線６１が列方向に延在する空間６５Ａと一部が又は部分的にオーバーラップする状態及び走査線６２が行方向に延在する空間６５Ｂと一部が又は部分的にオーバーラップする状態も、「空間を塞がない」概念に含まれるものとする。いずれの場合にも、信号線６１及び走査線６２が空間６５Ａ、６５Ｂとオーバーラップしていない領域を透過表示領域として用いることになる。
【００３５】
また、反射電極６３の画素５０間の空間６５Ａ、６５Ｂを塞がないように配線を形成する際には、当該配線を反射電極６３の画素５０間の空間６５Ａ、６５Ｂを避けて形成することが好ましい。「空間を避けて」とは、反射電極６３の画素５０間の空間６５Ａ、６５Ｂ中に配線が存在しない（すなわち、当該空間６５Ａ、６５Ｂ中に配線がオーバーラップする領域が存在しない）状態をいう。
【００３６】
具体的には、図３に示すように、信号線６１については、列方向に延在する空間６５Ａを避けて、すなわち、空間６５Ａとの間にオーバーラップする領域（部分）を存在させずに配線するのが好ましい。また、走査線６２については、行方向に延在する空間６５Ｂを避けて、すなわち、空間６５Ｂとの間にオーバーラップする領域を存在させずに配線することが好ましい。反射電極６３の画素５０間の空間６５Ａ、６５Ｂ中に信号線６１及び走査線６２がオーバーラップする領域が存在しないことで、当該空間６５Ａ、６５Ｂの領域の全体を透過表示領域として用いることができるため、半透過型液晶表示装置１は、より高い透過表示性能を得ることが可能となる。
【００３７】
前述したように、半透過型液晶表示装置１は、反射電極６３の画素５０間の空間を用いて透過表示を行う、すなわち、当該空間の領域を透過表示領域とすることにより、画素５０内に透過表示領域を別途確保する必要がなくなる。このようにすることで、図３から明らかなように、半透過型液晶表示装置１は、画素５０のサイズを同一とした場合、反射電極６３の寸法を反射型液晶表示装置の寸法と同等にできる。その結果、半透過型液晶表示装置１は、反射型表示装置と同等の反射表示性能を保ったまま、透過表示を実現可能となる。
【００３８】
［１−４．散乱層及びスペーサについて］
図４は、本開示が適用される半透過型液晶表示装置を示す断面図である。図４に示すように、第２基板２３のカラーフィルタ２２とは反対側に、散乱層２７、位相差板としての１／４波長板２４、位相差板としての１／２波長板２４及び偏光板２６がこの順に設けられている。散乱層２７は、反射電極６３で反射した光の進行方向に設けられる。散乱層２７は、反射電極６３で反射された光を散乱させたり、画素間の空間６５Ａを透過したバックライト光を散乱させたりする非等方又は等方の層である。散乱層２７は、２枚の光散乱膜２７１を有する。２枚の光散乱膜２７１は、第２基板２３から離れる方向に向かって積層されている。光散乱膜２７１は１層でもよいし、３層以上であってもよい。光散乱膜２７１を複数の層とすることにより、光の拡散範囲をより拡大したり、虹色をより確実に抑制したりすることができるので好ましい。
【００３９】
図４に示すように、透明電極２１と反射電極６３との間には、スペーサＳＰが設けられる。スペーサＳＰは、透明電極２１と反射電極６３との間隔を一定に保ち、両者の間に液晶層３０が設けられるための空間を形成する。両者の間に設けられた液晶分子によって、液晶層３０が形成される。
【００４０】
図５は、光散乱膜の一例を示す断面図、図６は光散乱膜の一例を示す平面図、図７は、光散乱膜の変形例を示す平面図である。光散乱膜２７１としては、例えば、ＬＣＦ（Light  Control  Film）を用いることができる。光散乱膜２７１は、前方散乱が多く後方散乱が少ない前方散乱層である。光散乱膜２７１は、特定方向から入射した光を散乱する異方性散乱膜である。光散乱膜２７１は、第２基板２３との関係で偏光板２６側の特定方向から光が入射してきた場合に、その入射光をほとんど散乱せずに透過させ、反射電極６３で反射され戻ってきた光を大きく散乱するようになっている。
【００４１】
光散乱膜２７１は、例えば、図５に示すように、第２基板２３との関係で所定の方向から発光体ＬＳ（例えば照明又は太陽等）からの外光Ｌ１が入射したときにその外光Ｌ１を透過させ、その透過した光のうち反射電極６３で反射された光（反射光）Ｌ２を、散乱中心軸ＡＸ１を中心として所定の範囲で散乱させるようになっている。外光Ｌ１は、第２基板２３の偏光板２６に入射する平行光である。外光Ｌ１は、無偏光光であってもよいし、偏光光であってもよい。光散乱膜２７１は、例えば、図７に示すように、屈折率の互いに異なる２種類の領域（第１領域２７１Ｂ、第２領域２７１Ｓ）を含む。光散乱膜２７１は、図６に示すように複数の板状の第２領域２７１Ｓが第１領域２７１Ｂ中に所定間隔で配列されたルーバー構造となっていてもよいし、図７に示す光散乱膜２７１ａように柱状の第２領域２７１Ｓａが第１領域２７１Ｂ中に配列された柱状構造となっていてもよい。
【００４２】
光散乱膜２７１は、例えば、第１領域２７１Ｂ及び第２領域２７１Ｓが厚さ方向に延在し、かつ所定の方向に傾斜したものである。光散乱膜２７１は、例えば、屈折率の互いに異なる２種類以上の光重合可能なモノマー又はオリゴマーの混合物である樹脂シートに、紫外線を斜め方向から照射することにより形成されたものである。なお、光散乱膜２７１は、上記とは異なる構造となっていてもよく、また、上記とは異なる方法で製造されたものであってもよい。散乱層２７が複数の光散乱膜２７１を有する場合、それぞれの光散乱膜２７１は、互いに等しい構造であってもよいし、互いに異なる構造であってもよい。
【００４３】
光散乱膜２７１の散乱中心軸ＡＸ１は、例えば、図１に示す半透過型液晶表示装置１の主視角αの方向（主視角方向）を向いていることが好ましい。なお、散乱中心軸ＡＸ１は、主視角方向とは異なる方向を向いていてもよい。いずれにおいても、光散乱膜２７１を用いたときに、光散乱膜２７１の効果により、主視角方向の輝度が最も明るくなる、すなわち、反射率が最も高くなるように散乱中心軸ＡＸ１の向きが設定されていればよい。主視角αとは、半透過型液晶表示装置１のユーザが半透過型液晶表示装置１を使用する際に映像表示面を眺める方位に対応している。映像表示面が方形状となっている場合、例えば、主視角方向は、映像表示面の一辺のうちユーザに最も近い辺と直交する方位に対応している。
【００４４】
画素間の空間６５Ａからバックライト光等を透過させる場合、反射電極６３のパターニング精度又は第２基板２３との重ねずれ等によって、バックライト光等の透過のばらつきが大きくなる可能性がある。特に、ウェットプロセスを用いて銀を反射電極６３として使用する場合、前述したばらつきは非常に大きくなる可能性がある。光散乱膜２７１を備えた散乱層２７によって、透過光が散乱されるので、前述したばらつきが平準化されるという利点がある。
【００４５】
［１−５．ＭＩＰ方式］
反射電極６３の画素５０間の空間を用いて透過表示を行うにあたっては、ライン反転又はドット反転の駆動方式を用いるよりも、フレーム反転の駆動方式を用いる方が好ましい。なお、ライン反転又はドット反転の駆動方式の採用を排除するものではない。フレーム反転の駆動方式を用いる場合、１フレーム期間にわたって同じ極性の信号電圧を信号線に書き込むことになるために、シェーディングが発生する可能性がある。半透過型液晶表示装置１においては、フレーム反転の駆動方式を用いるにあたって、画素５０としてメモリ機能を有する画素、例えば、画素毎にデータを記憶可能なメモリを持つ、いわゆるＭＩＰ（Memory  In  Pixel）方式を採用することとする。ＭＩＰ方式の場合、画素５０には常に一定電圧が印加されることになるために、シェーディングを低減させることができる。
【００４６】
ＭＩＰ方式は、データを記憶するメモリを画素内に持つことにより、アナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。アナログ表示モードとは、画素の階調をアナログ的に表示する表示モードである。メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／論理“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。
【００４７】
メモリ表示モードの場合、メモリに保持されている情報を用いるため、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む。換言すれば、半透過型液晶表示装置１の消費電力を低減することができる。
【００４８】
図８は、ＭＩＰ方式を採用した画素の回路構成の一例を示すブロック図である。図８中、図２と同等の部位には同一の符号を付して示している。また、図９に、ＭＩＰ方式を採用した画素の動作説明に供するタイミングチャートを示す。
【００４９】
図８に示すように、画素５０は、液晶容量（液晶セル）５２に加えて、３個のスイッチング素子５４、５５、５６及びラッチ部５７を有する駆動回路部５８を備える。駆動回路部５８は、ＳＲＡＭ（Static  Random  Access  Memory）機能を備えている。駆動回路部５８を備える画素５０は、ＳＲＡＭ機能付きの画素構成となっている。液晶容量（液晶セル）５２とは、画素電極（例えば、図３の反射電極６３）とこれに対向して配される対向電極との間で発生する液晶容量を意味している。
【００５０】
スイッチング素子５４は、信号線６１（図２の信号線６１１〜６１３に相当）に一端が接続されている。スイッチング素子５４は、図２の走査回路８０から走査信号φＶが与えられることによってオン（閉）状態となり、図２の信号出力回路７０から信号線６１を介して供給されるデータＳＩＧを取り込む。ラッチ部５７は、互いに逆向きに並列接続されたインバータ５７１、５７２を有しており、スイッチング素子５４によって取り込まれたデータＳＩＧに応じた電位を保持（ラッチ）する。
【００５１】
スイッチング素子５５、５６の各一方の端子には、コモン電位ＶＣＯＭとは逆相の制御パルスＸＦＲＰ及び同相の制御パルスＦＲＰが与えられる。スイッチング素子５５、５６の各他方の端子は共通に接続され、その共通接続ノードＮｏｕｔが、本画素回路の出力ノードＮｏｕｔとなる。スイッチング素子５５、５６は、ラッチ部５７の保持電位の極性に応じていずれか一方がオン状態となる。このような動作により、対向電極（図１の透明電極２１）にコモン電位ＶＣＯＭが印加されている液晶容量５２に対して、制御パルスＦＲＰ又は制御パルスＸＦＲＰが画素電極（例えば、図３の反射電極６３）に印加される。
【００５２】
図９から明らかなように、本例の場合、ラッチ部５７の保持電位が負側極性のときは、液晶容量５２の画素電位がコモン電位ＶＣＯＭと同相になるため黒表示となり、ラッチ部５７の保持電位が正側極性の場合は、液晶容量５２の画素電位がコモン電位ＶＣＯＭと逆相になるため白表示となる。
【００５３】
前述したことから明らかなように、ＭＩＰの画素５０は、ラッチ部５７の保持電位の極性に応じてスイッチング素子５５、５６のいずれか一方がオン状態となることで、液晶容量５２の画素電極（例えば、図３の反射電極６３）に対して、制御パルスＦＲＰ又は制御パルスＸＦＲＰが印加される。その結果、画素５０には常に一定の電圧が印加されることになるので、シェーディングの発生が抑制される。
【００５４】
本例では、画素５０が内蔵するメモリとしてＳＲＡＭを用いる場合を例に挙げて説明したが、ＳＲＡＭは一例に過ぎず、他のメモリ、例えばＤＲＡＭ（Dynamic Random Access Memory）を用いる構成を採るようにしてもよい。
【００５５】
［１−６．面積階調］
面積階調法は、例えば、ＴＦＴ特性のばらつきによる画質の不均一性を改善する等の目的で採用される。ＭＩＰ方式の場合、画素５０毎に１ビットで２階調しか階調表現を行うことができない。そこで、半透過型液晶表示装置１において、ＭＩＰ方式を採用するにあたっては、面積階調法を用いるのが好ましい。面積階調法とは、画素面積（画素電極の面積）に、例えば２：１の重みを付けて２ビットで４階調を表現する階調表現方式である。
【００５６】
具体的には、画素（副画素）５０の反射表示領域となる反射電極６３（図３参照）を、面積的に重み付けした複数の電極に分割する面積階調法を用いている。そして、ラッチ部５７の保持電位によって選択された画素電位を面積的に重み付けした分割画素電極に通電し、重み付けした面積の組合せによって階調表示を行うようにする。以下において、面積的に重み付けして副画素５０を分割したそれぞれの表示領域を、分割画素という。図３に示す反射電極６３は、図１に示す副画素５０に相当する。面積的に重み付けして反射電極６３を分割したそれぞれの電極を、分割画素電極という。
【００５７】
次に、面積階調法について具体的に説明する。面積階調法は、面積比を２０、２１、２２、・・・、２Ｎ−１という具合に重み付けしたＮ個の電極で２×Ｎ個の階調を表現する階調表現方式である（階調を表示するためのそれぞれのビットに１個の電極が対応する場合）。階調を表示するためのビットに複数個の電極が対応する場合、面積階調法は、それぞれのビットに対応する電極の面積比を２０、２１、２２、・・・、２Ｎ−１という具合に重み付けして、Ｎビットで２Ｎの階調を表示する（Ｎは２以上の自然数）。
【００５８】
図１０は、本実施形態に係る半透過型液晶表示装置の画素を示す図である。画素ＰＸは、副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗを有している。副画素５０Ｂは青色を表示し、副画素５０Ｒは赤色を表示し、副画素５０Ｇは緑色を表示し、副画素５０Ｗは白色を表示する。
【００５９】
副画素５０Ｂは、第１分割画素５０Ｂ１と第２分割画素５０Ｂ２とを備える。副画素５０Ｒは、第１分割画素５０Ｒ１と第２分割画素５０Ｒ２とを備える。副画素５０Ｇは、第１分割画素５０Ｇ１と第２分割画素５０Ｇ２とを備える。副画素５０Ｗは、第１分割画素５０Ｗ１と第２分割画素５０Ｗ２とを備える。本実施形態において、第１分割画素５０Ｂ１と第２分割画素５０Ｂ２との面積比は１：２、第１分割画素５０Ｒ１と第２分割画素５０Ｒ２との面積比は１：２、第１分割画素５０Ｇ１と第２分割画素５０Ｇ２との面積比は１：２、第１分割画素５０Ｗ１と第２分割画素５０Ｗ２との面積比は１：２となっている。これらの面積比は１：２に限定されるものではなく、半透過型液晶表示装置１の仕様又はカラーフィルタ２２の特性等によって適宜変更することができる。
【００６０】
画素ＰＸが有するそれぞれの副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗは、画素ＰＸの中心ＰＸＣの周りに配置される。それぞれの副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗは、複数の表示領域、すなわち第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１及び第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２に分割される。それぞれの副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗは、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１と第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２との組合せによってＮビットの面積階調が可能である。
【００６１】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、Ｎビット（本実施形態ではＮ＝２ビット）の面積階調における最下位のビットに相当する表示領域である。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、Ｎビット（本実施形態ではＮ＝２ビット）の面積階調における最上位のビットに相当する表示領域である。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、それぞれ反射電極としての分割電極５０１Ｂ１、５０１Ｒ１、５０１Ｇ１、５０１Ｗ１を備えている。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、それぞれ反射電極としての分割電極５０１Ｂ２、５０１Ｒ２、５０１Ｇ２、５０２Ｗ１を備えている。
【００６２】
最も下位のビットに対応する表示領域、すなわち第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、画素ＰＸの中心ＰＸＣに最も近い位置に配置される。面積階調のビットが上位になるにしたがって、対応する表示領域、すなわち第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、画素ＰＸの中心ＰＸＣから離れた位置に配置される。
【００６３】
画素ＰＸの中心ＰＸＣとは、画素ＰＸの平面視、すなわち半透過型液晶表示装置１の表示面と直交する方向から画素ＰＸ見たときにおいて、画素ＰＸの図心である。画素ＰＸは、平面視が正方形であり、対角線の交点が画素ＰＸの中心ＰＸＣとなる。
【００６４】
副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗは、列方向（Ｙ方向）に向かって延在する空間６５Ａと、行方向（Ｘ方向）に向かって延在する空間６５Ｂとで区画されている。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１と第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２とは、列方向（Ｙ方向）に向かって延在する空間６５ＡＩと、行方向（Ｘ方向）に向かって延在する空間６５ＢＩとで区画されている。
【００６５】
空間６５ＡＩ及び空間６５ＢＩは、反射電極としての分割電極５０１Ｂ１、５０１Ｒ１、５０１Ｇ１、５０１Ｗ１及び分割電極５０１Ｂ２、５０１Ｒ２、５０１Ｇ２、５０２Ｗ１の反射表示に寄与しない。空間６５ＡＩ及び空間６５ＢＩの面積が小さいほど、反射有効面積比、すなわち、１つの画素ＰＸにおける反射電極と空間６５ＡＩ及び空間６５ＢＩとの面積比を大きくすることができる。その結果、反射型液晶表示装置及び半透過型液晶表示装置１においては、副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗが分割されることに起因する、反射表示における画質への影響（画質の低下）を最小限に抑制することができる。
【００６６】
透過型液晶表示装置の場合は、空間６５ＡＩ及び空間６５ＢＩの面積が小さいほど、１つの副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗに占める第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１と第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２の面積が大きくなる。その結果、副画素５０を分割することによる表示領域の減少を抑制できるので、画質への影響（画質の低下）を最小限に抑えることができる。半透過型液晶表示装置１を透過モードで使用する場合も同様である。
【００６７】
画素ＰＸは、最も下位のビットに対応する第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１が、画素ＰＸの中心ＰＸＣの周囲、かつ中心ＰＸＣに最も近い位置に配置される。そして、画素ＰＸは、面積階調のビットが上位になるにしたがって、上位のビットに対応する表示領域としての第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２が、画素ＰＸの中心ＰＸＣから離れた位置に配置される。このような構造により、画素ＰＸは、空間６５ＡＩ及び空間６５ＢＩの長さを短くできるので、反射有効面積比を高めることができる。その結果、画素ＰＸは、反射表示における画質が向上する。
【００６８】
それぞれの副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗは、平面視が正方形である。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、平面視が正方形である。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、平面視が正方形の１つの角を除いた、略Ｌ字形状である。
【００６９】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、それぞれの分割電極５０１Ｂ１、５０１Ｒ１、５０１Ｇ１、５０１Ｗ１に信号線６１からの信号が印加されるための接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＧ１を有している。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、それぞれの分割電極５０１Ｂ２、５０１Ｒ２、５０１Ｇ２、５０２Ｗ１に信号線６１からの信号が印加されるための接続部ＣＢ２、ＣＲ２、ＣＧ２、ＣＧ２を有している。
【００７０】
最下位のビットに相当する第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１の接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＧ１は、画素ＰＸの中心ＰＸＣに寄せて配置する。画素ＰＸの中心ＰＸＣの周りに集まって配置されている接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＧ１に、図４に示すスペーサＳＰを配置する。接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＧ１は、反射電極である分割電極５０１Ｂ１、５０１Ｒ１、５０１Ｇ１、５０１Ｗ１が光を反射しない領域である。接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＧ１にスペーサＳＰを配置することにより、スペーサＳＰによる光の反射効率の低下を最小限に抑えることができる。透過型液晶表示装置においても、スペーサＳＰによる透過光の遮光を最小限に抑えることができる。
【００７１】
図１１は、本実施形態に係る半透過型液晶表示装置の画素を用いた階調表現を説明するための図である。この図は、４個の画素ＰＸｘ、ＰＸｏ、ＰＸｔ、ＰＸｓが、この順に０階調、１階調、２階調、３階調を表示している状態を示している。０階調は画素ＰＸの明度が０である。階調数が大きくなるにしたがって、画素ＰＸの明度が大きくなる。画素ＰＸｚは０階調なので、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１及び第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２はすべてＯＦＦの状態である。画素ＰＸｏは１階調なので、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１はすべてＯＮ、第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２すべてＯＦＦである。画素ＰＸｔは２階調なので、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１はすべてＯＦＦ、第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２すべてＯＮである。画素ＰＸｓは３階調なので、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１及び第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２すべてＯＮである。図１１に示すように、複数の画素ＰＸｚ、ＰＸｏ、ＰＸｔ、ＰＸｓは、それぞれが異なる階調で表示された場合であっても、それぞれの階調を明確に区別して表示することができる。このように、画素ＰＸｚ、ＰＸｏ、ＰＸｔ、ＰＸｓを備える半透過型液晶表示装置１は、階調の表現力の低下を抑制することができる。透過型液晶表示装置及び半透過型液晶表示装置であっても、これらが画素ＰＸｚ、ＰＸｏ、ＰＸｔ、ＰＸｓを備えていれば、半透過型液晶表示装置１と同様に、階調の表現力の低下を抑制することができる。
【００７２】
図１２は、第１分割画素及び第２分割画素の接続部の拡大図である。次の説明において、分割電極５０１Ｂ１、５０１Ｒ１、５０１Ｇ１、５０１Ｗ１及び分割電極５０１Ｂ２、５０１Ｒ２、５０１Ｇ２、５０１Ｗ２は反射電極６３として説明する。また、接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＧ１及び接続部ＣＢ２、ＣＲ２、ＣＧ２、ＣＧ２は接続部ＣＰとして説明する。
【００７３】
第１基板１４の表面に形成される平坦化膜１５は、第１平坦化層１５Ａと第２平坦化層１５Ｂとがこの順に積層された２層構造となっている。第１平坦化層１５Ａは、それぞれの第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１及び第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２に対応した電極としての反射電極６３が表面に形成される。第２平坦化層１５Ｂは、第１平坦化層１５Ａとそれぞれの画素ＰＸ、より具体的には第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１及び第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２に映像信号を与えるための信号供給用導体６７との間に形成される。第１平坦化層１５Ａと第２平坦化層１５Ｂとの間には、導体６６が設けられる。導体６６は、反射電極６３と信号供給用導体６７とを電気的に接続する。導体６６と反射電極６３とは、接続部ＣＰで接続される。第２平坦化層１５Ｂが第１平坦化層１５Ａの表面に形成されている導体６６まで取り除かれ、第２平坦化層１５Ｂの表面に形成されている反射電極６３と信号供給用導体６７とが電気的に接続される部分が接続部ＣＰである。第２平坦化層１５Ｂの厚みを小さくすると、接続部ＣＰの内径を小さくすることができる。
【００７４】
導体６６は、例えばＩＴＯである。信号供給用導体６７は、例えば、図８に示すスイッチング素子５５、５６の各他方の端子の共通接続ノードＮｏｕｔに相当する。第１平坦化層１５Ａが信号供給用導体６７まで取り除かれ、第１平坦化層１５Ａの表面に形成されている導体６６が信号供給用導体６７と電気的に接続される。
【００７５】
このように、本実施形態では、平坦化膜１５を２層構造として、第１平坦化層１５Ａと第２平坦化層１５Ｂとの間に設けた導体６６によって反射電極６３と信号供給用導体６７とを電気的に接続する。このような構造によって、任意の位置に接続部ＣＰを設けることができる。その結果、第１基板１４に形成された信号供給用導体６７を始めとした配線のレイアウトによる接続部ＣＰの位置の制限が緩和される。その結果、最下位ビットに対応する分割画素を画素の最も中心寄りに配置し、その外側により上位のビットに対応する分割画素を配置する構造を比較的容易に実現することができる。
【００７６】
図１３は、１つの副画素を示す図である。次の説明においては、図１１に示す画素ＰＸが有する副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗを一般化して副画素５０Ｓと表記する。それぞれの第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１を一般化して第１分割画素５０Ｓ１と表記する。また、それぞれの第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２を一般化して第２分割画素５０Ｓ２と表記する。本例において、副画素５０Ｓの形状は、一辺の長さが１の正方形である。第１分割画素５０Ｓ１の形状は、１辺がａ、他の１辺がｂの長方形（正方形を含む）である。
【００７７】
面積階調において、第１分割画素５０Ｓ１の面積（ａ×ｂ）と第２分割画素５０Ｓ２の面積（１−ａ×ｂ）との比（面積比）は、（ａ×ｂ）：（１−ａ×ｂ）＝１：２とする必要がある。Ｋ＝ａ＋ｂとすると、Ｋの大きさが最も小さい場合に、反射有効面積が最大となる。前述した面積比から、ｂ＝１／（３×ａ）なので、Ｋ＝ａ＋／（３×ａ）となる。Ｋをａで微分すると、Ｋ’＝１−３／ａ２なので、Ｋが最小となるとき、すなわちＫ’＝０のときのａは１／√３となる。ｂ＝１／（３×ａ）とａ＝１／√３との関係から、ｂ＝１／√３となる。すなわち、第２分割画素５０Ｓ２が正方形のとき、第１分割画素５０Ｓ１もａ＝ｂの正方形とすることにより、反射有効面積は最大となるので好ましい。このとき、第２分割画素５０Ｓ２の１辺の長さと第１分割画素５０Ｓ１の１辺の長さとの比は、１：１／√３である。なお、第１分割画素５０Ｓ１の形状が長辺と短辺とを有する長方形であることを排除するものではない。
【００７８】
（本実施形態と第１比較例との対比）
図１４は、第１比較例に係る画素による階調表現を説明するための図である。第１比較例において、画素ＰＸ１ｚ、ＰＸ１ｏ、ＰＸ１ｔ、ＰＸ１ｓは、Ｙ方向に延在する副画素がＸ方向に配列された構造である。これらを区別しない場合、画素ＰＸ１という。赤色を表示する副画素は、第１分割画素１５０Ｒ１と第２分割画素１５０Ｒ２とを有する。緑色を表示する副画素は、第１分割画素１５０Ｇ１と第２分割画素１５０Ｇ２とを有する。青色を表示する副画素は、第１分割画素１５０Ｂ１と第２分割画素１５０Ｂ２とを有する。白色を表示する副画素は、第１分割画素１５０Ｗ１と第２分割画素１５０Ｗ２とを有する。
【００７９】
第１比較例において、画素ＰＸ１ｚは０階調、画素ＰＸ１ｏは１階調、画素ＰＸ１ｔは２階調、画素ＰＸ１ｓは３階調を示す。この場合、０階調を表示する画素ＰＸ１ｚと同一の表示が、１階調を表示する画素ＰＸ１ｏと２階調を表示する画素ＰＸｔとがＹ方向に隣接する部分に現れている。その結果、第１比較例は、正方形形状に配列された４個の画素ＰＸ１ｚ、ＰＸ１ｏ、ＰＸ１ｔ、ＰＸ１ｓのそれぞれが異なる階調で表示された場合に、それぞれの階調を明確に区別して表示することができにくくなる。これに対して、本実施形態は、図１１に示したように、正方形形状に配列された４個の画素ＰＸｚ、ＰＸｏ、ＰＸｔ、ＰＸｓのそれぞれが異なる階調で表示された場合であっても、それぞれの階調を明確に区別して表示することができる。
【００８０】
第１比較例において、１つの画素ＰＸ１は、Ｙ方向に延在する３本の空間６５Ａと、Ｘ方向に延在する１本の空間６５Ｂとを含む。画素ＰＸ１は正方形であり、それぞれの空間６５Ａ及び空間６５Ｂは画素ＰＸ１のいずれか１辺に平行である。これらの長さを１とすると、１つの画素ＰＸ１に含まれる空間６５Ａ及び空間６５Ｂの長さは４である。
【００８１】
本実施形態においては、図１０に示すように、画素ＰＸは、Ｙ方向に延在する１本の空間６５Ａ及び２本の空間６５ＡＩと、Ｘ方向に延在する１本の空間６５Ｂ及び２本の空間６５ＢＩとを含む。画素ＰＸは正方形であり、それぞれの空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩは、画素ＰＸ１のいずれか１辺に平行である。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、いずれも正方形であり、第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２との面積比は、１：２である。このとき、画素ＰＸが有する正方形の副画素５０Ｂ、５０Ｒ、５０Ｇ、５０Ｗと正方形の第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１との１辺の比は、１：１／√３である。空間６５Ａ及び空間６５Ｂの長さを１とすると、空間６５Ａ及び空間６５Ｂの長さは√３になる。したがって、１つの画素ＰＸに含まれる空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの長さは２＋４／√３＝４．３１である。
【００８２】
第１比較例と本実施形態とで、空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの幅は同一であるとすると、本実施形態の画素ＰＸに含まれる空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの長さは、第１比較例の画素ＰＸ１に含まれる空間６５Ａ、空間６５Ｂの長さよりもやや大きい程度である。その結果、本実施形態は、第１比較例とほぼ同等の反射有効面積比を確保できるので、反射表示における画質は第１比較例とほぼ同等である。
【００８３】
（本実施形態と第２比較例との対比）
図１５は、第２比較例に係る画素による階調表現を説明するための図である。第２比較例において、画素ＰＸ２ｚ、ＰＸ２ｏ、ＰＸ２ｔ、ＰＸ２ｓは、Ｙ方向に延在する副画素がＹ方向に配列された構造である。これらを区別しない場合、画素ＰＸ２という。赤色を表示する副画素は、第１分割画素２５０Ｒ１と、第１分割画素２５０Ｒ１のＹ方向両側に設けられた２個の第２分割画素２５０Ｒ２とを備える。緑色を表示する副画素は、第１分割画素２５０Ｇ１と、第１分割画素２５０Ｇ１のＹ方向両側に設けられた２個の第２分割画素２５０Ｇ２とを備える。青色を表示する副画素は、第１分割画素２５０Ｂ１と、第１分割画素２５０Ｂ１のＹ方向両側に設けられた２個の第２分割画素２５０Ｂ２とを備える。白色を表示する副画素は、第１分割画素２５０Ｗ１と、第１分割画素２５０Ｗ１のＹ方向両側に設けられた２個の第２分割画素２５０Ｗ２とを備える。
【００８４】
第２比較例において、画素ＰＸ２ｚは０階調、画素ＰＸ２ｏは１階調、画素ＰＸ２ｔは２階調、画素ＰＸ２ｓは３階調を示す。この場合、図１５に示すように、正方形形状に配列された４個の画素ＰＸ２ｚ、ＰＸ２ｏ、ＰＸ２ｔ、ＰＸ２ｓのそれぞれが異なる階調で表示された場合であっても、それぞれの階調を明確に区別して表示することができる。この点は、図１１に示す、本実施形態の４個の画素ＰＸｚ、ＰＸｏ、ＰＸｔ、ＰＸｓでも同様である。
【００８５】
第２比較例において、１つの画素ＰＸ２は、Ｙ方向に延在する３本の空間６５Ａと、Ｘ方向に延在する２本の空間６５Ｂとを含む。画素ＰＸ１は正方形であり、それぞれの空間６５Ａ及び空間６５Ｂは画素ＰＸ１のいずれか１辺に平行である。これらの長さを１とすると、１つの画素ＰＸ２に含まれる空間６５Ａ及び空間６５Ｂの長さは５である。前述した通り、本実施形態において、１つの画素ＰＸに含まれる空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの長さは２＋４／√３＝４．３１である。
【００８６】
第２比較例と本実施形態とで、空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの幅は同一であるとすると、本実施形態の画素ＰＸに含まれる空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの長さは、第２比較例の画素ＰＸ２に含まれる空間６５Ａ、空間６５Ｂの長さよりも小さい。このため、本実施形態は、第２比較例よりも反射有効面積比が大きくなるので、反射表示における画質は第２比較例よりも高くなる。
【００８７】
（本実施形態と第３比較例との対比）
図１６は、第３比較例に係る画素を示す図である。図１７は、第３比較例に係る画素による階調表現を説明するための図である。第３比較例において、画素ＰＸは、Ｙ方向に延在する副画素がＹ方向に配列された構造である。青色を表示する副画素は、Ｘ方向に延在する第１分割画素３５０Ｂ１と、第１分割画素３５０Ｂ１のＹ方向両側に設けられ、かつＸ方向に延在する２個の第２分割画素３５０Ｂ２とを備える。赤色を表示する副画素は、Ｘ方向に延在する第１分割画素３５０Ｒ１と、第１分割画素３５０Ｒ１のＹ方向両側に設けられ、かつＸ方向に延在する２個の第２分割画素３５０Ｒ２とを備える。緑色を表示する副画素は、Ｘ方向に延在する第１分割画素３５０Ｇ１と、第１分割画素３５０Ｇ１のＹ方向両側に設けられ、かつＸ方向に延在する２個の第２分割画素３５０Ｇ２とを備える。白色を表示する副画素は、Ｘ方向に延在する第１分割画素３５０Ｗ１と、第１分割画素３５０Ｗ１のＹ方向両側に設けられ、かつＸ方向に延在する２個の第２分割画素３５０Ｗ２とを備える。
【００８８】
第３比較例において、図１７に示す画素ＰＸ３ｚは０階調、画素ＰＸ３ｏは１階調、画素ＰＸ３ｔは２階調、画素ＰＸ３ｓは３階調を示す。この場合、図１７に示すように、正方形形状に配列された４個の画素ＰＸ３ｚ、ＰＸ３ｏ、ＰＸ３ｔ、ＰＸ３ｓのそれぞれが異なる階調で表示された場合であっても、それぞれの階調を明確に区別して表示することができる。この点は、図１１に示す、本実施形態の４個の画素ＰＸｚ、ＰＸｏ、ＰＸｔ、ＰＸｓでも同様である。
【００８９】
第３比較例において、１つの画素ＰＸ３は、図１６に示すように、Ｙ方向に延在する１本の空間６５Ａと、Ｘ方向に延在する５本の空間６５Ｂとを含む。画素ＰＸ１は正方形であり、それぞれの空間６５Ａ及び空間６５Ｂは画素ＰＸ３のいずれか１辺に平行である。これらの長さを１とすると、１つの画素ＰＸ３に含まれる空間６５Ａ及び空間６５Ｂの長さは７である。前述した通り、本実施形態において、１つの画素ＰＸに含まれる空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの長さは２＋４／√３＝４．３１である。
【００９０】
第３比較例と本実施形態とで、空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの幅は同一であるとすると、本実施形態の画素ＰＸに含まれる空間６５Ａ、空間６５ＡＩ、空間６５Ｂ、空間６５ＢＩの長さは、第３比較例の画素ＰＸ２に含まれる空間６５Ａ、空間６５Ｂの長さよりも小さい。具体的には、本実施形態における空間の長さは、第３比較例の６０％程度である。このため、本実施形態は、第２比較例よりも反射有効面積比が大きくなるので、反射表示における画質は第３比較例よりも高くなる。
【００９１】
以上、本実施形態は、１つの画素が、最も下位のビットに対応する分割画素は画素の中心に最も近い位置に配置され、面積階調のビットが上位になるにしたがい、そのビットに対応する分割画素は画素の中心から離れた位置であって、画素の中心の周りに配置される構造を備えている。このため、本実施形態は、明確な階調表現を実現でき、かつ反射有効面積比又は分割画素の表示に寄与する面積の低下を抑制できる。その結果、本実施形態は、副画素を分割することによる画質への影響を抑制し、かつ、かつ階調の表現力の低下を抑制することができる。
【００９２】
［１−７．第１変形例］
図１８は、本実施形態の第１変形例に係る画素を示す図である。前述した画素ＰＸは２ビットであったが、画素ＰＸａは、３ビットである。画素ＰＸａは、８段階の階調を表現できる。画素ＰＸａは、青色を表示する副画素５０Ｂａと、赤色を表示する副画素５０Ｒａと、緑色を表示する副画素５０Ｇａと、白色を表示する副画素５０Ｗａとを有する。副画素５０Ｂａは、第１分割画素５０Ｂ１と、第２分割画素５０Ｂ２と、第３分割画素５０Ｂ３とを備える。副画素５０Ｒａは、第１分割画素５０Ｒ１と、第２分割画素５０Ｒ２と、第３分割画素５０Ｒ３とを備える。副画素５０Ｇａは、第１分割画素５０Ｇ１と、第２分割画素５０Ｇ２と、第３分割画素５０Ｇ３とを備える。副画素５０Ｗａは、第１分割画素５０Ｗ１と、第２分割画素５０Ｗ２と、第３分割画素５０Ｗ３とを備える。
【００９３】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａ、５０Ｗａの最下位のビットに対応する表示領域である。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａ、５０Ｗａの最下位のビットの次に上位のビットに対応する表示領域である。第２分割画素５０Ｂ３、５０Ｒ３、５０Ｇ３、５０Ｗ３は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａ、５０Ｗａの最下位のビットよりも２つ上位のビットに対応する表示領域である。本変形例では、第３分割画素５０Ｂ３、５０Ｒ３、５０Ｇ３、５０Ｗ３は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａ、５０Ｗａの最上位のビットに対応する。
【００９４】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、画素ＰＸａの中心ＰＸＣａの周りに配置される。これらは、最も中心ＰＸＣａ寄りに配置される。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１よりも上位のビットに対応する第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１の外側に配置される。これらは、画素ＰＸａの中心ＰＸＣａを囲むように配置される。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２よりも上位のビットに対応する第３分割画素５０Ｂ３、５０Ｒ３、５０Ｇ３、５０Ｗ３は、第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２の外側に配置される。これらも、画素ＰＸａの中心ＰＸＣａを囲むように配置される。
【００９５】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１は、それぞれの分割電極が図１２に示す導体６６と電気的に接続する接続部ＣＢ１、ＣＲ１、ＣＧ１、ＣＷ１を有している。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、それぞれの分割電極が図１２に示す導体６６と電気的に接続する接続部ＣＢ２、ＣＲ２、ＣＧ２、ＣＷ２を有している。第３分割画素５０Ｂ３、５０Ｒ３、５０Ｇ３、５０Ｗ３は、それぞれの分割電極が図１２に示す導体６６と電気的に接続する接続部ＣＢ３、ＣＲ３、ＣＧ３、ＣＷ３を有している。
【００９６】
このような構造により、画素ＰＸａは、８段階の階調を表示できる。また、画素ＰＸａ前述した実施形態と同様に、明確な階調表現を実現し、かつ反射有効面積比を高めて反射表示の画質を向上させることができる。
【００９７】
［１−８．第２変形例］
図１９は、本実施形態の第２変形例に係る画素を示す図である。前述した画素ＰＸ及び画素ＰＸａは、青色、赤色、緑色及び白色の４色を表示するものであるが、画素ＰＸｂは、青色、赤色及び緑色の３色を表示するものである。画素ＰＸｂは２ビットであり、４段階の階調を表現できる。画素ＰＸｂの形状は、平面視が六角形（この例では正六角形）である。具体的には、隣接する画素ＰＸｂ間を区画する空間６５Ｃで囲まれた内側の領域が、画素ＰＸｂである。画素ＰＸｂは、青色を表示する副画素５０Ｂｂと、赤色を表示する副画素５０Ｒｂと、緑色を表示する副画素５０Ｇｂとを有する。
【００９８】
３個の副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂは、画素ＰＸｂの中心ＰＸＣを基準としたとき、中心角θｂ、θｒ、θｇの範囲の表示領域である。副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂは、画素ＰＸｂの中心ＰＸＣから放射状に延びる２本の空間６５Ｄと、空間６５Ｃとで囲まれた内側の領域である。それぞれの副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂの形状は菱形である。それぞれの副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂの面積は等しい。このため、中心角は、θｂ＝θｒ＝θｇ＝１２０度である。それぞれの副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂに対応するカラーフィルタ２２の特性等に応じて、それぞれの副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂの面積を変更してもよい。これらの面積は、中心角θｂ、θｒ、θｇを異ならせることにより、変更することができる。
【００９９】
副画素５０Ｂｂは、第１分割画素５０Ｂ１と、第２分割画素５０Ｂ２とを備える。副画素５０Ｒｂは、第１分割画素５０Ｒ１と、第２分割画素５０Ｒ２とを備える。副画素５０Ｇｂは、第１分割画素５０Ｇ１と、第２分割画素５０Ｇ２とを備える。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａの最下位のビットに対応する表示領域である。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａの最下位のビットの次に上位のビットに対応する表示領域である。本変形例では、第２分割画素５０Ｂ３、５０Ｒ３、５０Ｇ３、５０Ｗ３は、副画素５０Ｂａ、５０Ｒａ、５０Ｇａ、５０Ｗａの最上位のビットに対応する。
【０１００】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１は、副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂ内を２つの領域に区画する空間６５ＣＩと、画素ＰＸｂの中心ＰＸＣから放射状に延びる２本の空間６５Ｄとで囲まれた領域である。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２は、副画素５０Ｂｂ、５０Ｒｂ、５０Ｇｂ内を２つの領域に区画する空間６５ＣＩと、画素ＰＸｂの中心ＰＸＣから放射状に延びる２本の空間６５Ｄと、空間６５Ｃとで囲まれた領域である。
【０１０１】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１は、画素ＰＸｂの中心ＰＸＣｂの周りに配置される。これらは、最も中心ＰＸＣｂ寄りに配置される。第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１よりも上位のビット（本変形例では最上位）に対応する第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２は、第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１の外側に配置される。これらは、画素ＰＸａの中心ＰＸＣａを囲むように配置される。
【０１０２】
第１分割画素５０Ｂ１、５０Ｒ１、５０Ｇ１は、それぞれの分割電極が図１２に示す導体６６と電気的に接続する接続部ＣＢ１、ＣＲ１、ＣＧ１を有している。第２分割画素５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２は、それぞれの分割電極が図１２に示す導体６６と電気的に接続する接続部ＣＢ２、ＣＲ２、ＣＧ２を有している。
【０１０３】
このような構造により、画素ＰＸｂは、青色、赤色及び緑色の３色表示において、４段階の階調を表示できる。また、画素ＰＸｂ前述した実施形態及びその変形例と同様に、明確な階調表現を実現し、かつ反射有効面積比を高めて反射表示の画質を向上させることができる。本実施形態、第１変形例及び第２変形例では、副画素を３個又は４個有する例を説明したが、副画素の数は限定されない。例えば、１つの画素は、５個以上の副画素を有していてもよい。
【０１０４】
＜２．電子機器＞
以上説明した本開示に係る半透過型液晶表示装置１は、電子機器に入力された映像信号又は電子機器内で生成した映像信号を、画像又は映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることが可能である。次に、半透過型液晶表示装置１が表示部として適用された電子機器、すなわち、本開示に係る電子機器の具体例について説明する。
【０１０５】
（適用例１）
図２０に示す電子機器は、半透過型液晶表示装置１が適用されるテレビジョン装置である。このテレビジョン装置は、例えば、フロントパネル５１１及びフィルターガラス５１２を含む映像表示画面部５１０を有しており、映像表示画面部５１０に、半透過型液晶表示装置１が適用される。すなわち、テレビジョン装置の画面は、画像を表示する機能の他に、タッチ動作を検出する機能を有していてもよい。
【０１０６】
（適用例２）
図２１及び図２２に示す電子機器は、半透過型液晶表示装置１が適用されるディジタルカメラである。このディジタルカメラは、例えば、フラッシュ用の発光部５２１、表示部５２２、メニュースイッチ５２３及びシャッターボタン５２４を有しており、表示部５２２には、半透過型液晶表示装置１が適用されている。したがって、ディジタルカメラの表示部５２２は、画像を表示する機能の他に、タッチ動作を検出する機能を有していてもよい。
【０１０７】
（適用例３）
図２３に示す電子機器は、半透過型液晶表示装置１が適用されるビデオカメラの外観を表すものである。このビデオカメラは、例えば、本体部５３１、当該本体部５３１の前方側面に設けられた被写体撮影用のレンズ５３２、撮影時のスタート／ストップスイッチ５３３及び表示部５３４を有している。そして、表示部５３４には、半透過型液晶表示装置１が適用されている。したがって、このビデオカメラの表示部５３４は、画像を表示する機能の他に、タッチ動作を検出する機能を有していてもよい。
【０１０８】
（適用例４）
図２４に示す電子機器は、半透過型液晶表示装置１が適用されるノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、例えば、本体５４１、文字等の入力操作のためのキーボード５４２及び画像を表示する表示部５４３を有している。表示部５４３は、半透過型液晶表示装置１が適用されている。このため、ノート型パーソナルコンピュータの表示部５４３は、画像を表示する機能の他に、タッチ動作を検出する機能を有していてもよい。
【０１０９】
（適用例５）
図２５から図３１に示す電子機器は、半透過型液晶表示装置１が適用される携帯電話機である。図２５は携帯電話機を開いた状態での正面図、図２６は携帯電話機を開いた状態での右側面図、図２７は携帯電話機を折りたたんだ状態での上面図、図２８は携帯電話機を折りたたんだ状態での左側面図、図２９は携帯電話機を折りたたんだ状態での右側面図、図３０は携帯電話機を折りたたんだ状態での背面図、図３１は携帯電話機を折りたたんだ状態での正面図である。当該携帯電話機は、例えば、上側筐体５５１と下側筐体５５２とを連結部（ヒンジ部）５５３で連結したものであり、ディスプレイ５５４、サブディスプレイ５５５、ピクチャーライト５５６及びカメラ５５７を有している。ディスプレイ５５４は、半透過型液晶表示装置１が取り付けられている。このため、携帯電話機のディスプレイ５５４は、画像を表示する機能の他に、タッチ動作を検出する機能を有していてもよい。
【０１１０】
（適用例６）
図３２に示す電子機器は、携帯型コンピュータ、多機能な携帯電話、音声通話可能な携帯コンピュータ又は通信可能な携帯コンピュータとして動作し、いわゆるスマートフォン、タブレット端末と呼ばれることもある、情報携帯端末である。この情報携帯端末は、例えば筐体６０１の表面に表示部６０２を有している。この表示部５６２は、半透過型液晶表示装置１である。
【０１１１】
＜５．本開示の構成＞
本開示は以下のような構成を採ることができる。
（１）複数の副画素を有する複数の画素を含み、
それぞれの前記副画素は、前記画素の中心の周りに配置され、かつ複数の表示領域に分割されて前記表示領域の組合せによってＮビットの面積階調が可能であり、
最も下位のビットに対応する前記表示領域は前記画素の中心に最も近い位置に配置され、最も下位のビットに対応する前記表示領域は前記画素の中心に最も近い位置に配置され、面積階調のビットが上位になるにしたがい、対応する前記表示領域は前記画素の中心の周りであって、前記画素の中心から離れた位置に配置される、表示装置。Ｎは２以上の自然数。
（２）それぞれの前記表示領域に対応した電極が表面に形成される第１平坦化層と、
前記第１平坦化層と前記画素に与えられる映像信号を印加するための信号供給用導体との間に形成される第２平坦化層と、
前記第１平坦化層と前記第２平坦化層との間に設けられて、前記電極と前記信号供給用導体とを電気的に接続する導体と、
を含む、前記（１）に記載の表示装置。
（３）前記電極と前記電極に対向する対向電極との間に設けられた液晶層を含み、
それぞれの前記副画素の最も下位のビットに対応する前記表示領域と前記導体とが接続される接続部を、前記画素の中心に寄せて配置して、前記液晶層を形成するための空間を形成するためのスペーサを前記接続部に設ける、前記（２）に記載の表示装置。
（４）それぞれの前記副画素及び最も下位のビットに対応するそれぞれの前記表示領域は、正方形である、前記（１）から前記（３）のいずれか１つに記載の表示装置。
（５）前記電極は、入射した光を反射する、前記（１）から前記（４）のいずれか１つに記載の表示装置。
（６）前記（１）から前記（５）のいずれか１つに記載の表示装置を有する電子機器。
【０１１２】
以上、本開示について説明したが、上述した内容により本開示が限定されるものではない。また、上述した本開示の構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述した構成要素は適宜組み合わせることが可能である。また、本開示の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。
【符号の説明】
【０１１３】
１  半透過型液晶表示装置
１０  パネル部
１１  偏光板
１２  １／２波長板
１３  １／４波長板
１４  第１基板
１５  平坦化膜
１５Ａ  第１平坦化層
１５Ｂ  第２平坦化層
２０  パネル部
２１  透明電極
２２  カラーフィルタ
２３  第２基板
２４  １／４波長板
２５  １／２波長板
２６  偏光板
２７  散乱層
３０  液晶層
４０  バックライト部
５０  画素（副画素）
５０Ｂ、５０Ｂａ、５０Ｒ、５０Ｒａ、５０Ｇ、５０Ｇａ、５０Ｗ、５０Ｗａ、５０Ｓ  副画素
５０Ｂ１、５０Ｒ１、５０Ｇ１、５０Ｗ１、５０Ｓ１  第１分割画素
５０Ｂ２、５０Ｒ２、５０Ｇ２、５０Ｗ２、５０Ｓ２  第２分割画素
５０Ｂ３、５０Ｒ３、５０Ｇ３、５０Ｗ３  第３分割画素
５４、５５  スイッチング素子
５７  ラッチ部
６１  信号線
６２  走査線
６３  反射電極
６５Ａ、６５ＡＩ、６５Ｂ、６５ＢＩ、６５Ｃ、６５ＣＩ、６５Ｄ  空間
６６  導体
６７  信号供給用導体
２７１、２７１ａ  光散乱膜
５０１Ｂ１、５０１Ｒ１、５０１Ｇ１、５０１Ｗ１  第１分割電極
５０１Ｂ２、５０１Ｒ２、５０１Ｇ２、５０１Ｗ２  第２分割電極
ＡＸ１  散乱中心軸
ＣＢ１、ＣＲ１、ＣＧ１、ＣＷ１、ＣＢ２、ＣＲ２、ＣＧ２、ＣＷ２、ＣＢ３、ＣＲ３、ＣＧ３、ＣＷ３  接続部
Ｎｏｕｔ  共通接続ノード（出力ノード）
ＰＸ、ＰＸａ、ＰＸｂ、ＰＸ１、ＰＸ２、ＰＸ３  画素
ＳＰ  スペーサ
【図１】
2014186283.tif 000003
【図２】
2014186283.tif 000004
【図３】
2014186283.tif 000005
【図４】
2014186283.tif 000006
【図５】
2014186283.tif 000007
【図６】
2014186283.tif 000008
【図７】
2014186283.tif 000009
【図８】
2014186283.tif 000010
【図９】
2014186283.tif 000011
【図１０】
2014186283.tif 000012
【図１１】
2014186283.tif 000013
【図１２】
2014186283.tif 000014
【図１３】
2014186283.tif 000015
【図１４】
2014186283.tif 000016
【図１５】
2014186283.tif 000017
【図１６】
2014186283.tif 000018
【図１７】
2014186283.tif 000019
【図１８】
2014186283.tif 000020
【図１９】
2014186283.tif 000021
【図２０】
2014186283.tif 000022
【図２１】
2014186283.tif 000023
【図２２】
2014186283.tif 000024
【図２３】
2014186283.tif 000025
【図２４】
2014186283.tif 000026
【図２５】
2014186283.tif 000027
【図２６】
2014186283.tif 000028
【図２７】
2014186283.tif 000029
【図２８】
2014186283.tif 000030
【図２９】
2014186283.tif 000031
【図３０】
2014186283.tif 000032
【図３１】
2014186283.tif 000033
【図３２】
2014186283.tif 000034