(57)【要約】      （修正有）【課題】マイク、増幅器及びスピーカで構成される音響系システムに適用可能な応答性が高いハウリング低減システムを提供する上で、ハウリング低減システムがハウリング信号の高調波にロックし、誤動作することを防ぐ。【解決手段】マイク、増幅器及びスピーカで構成される音響系システムにおいて、ハウリングと同一の周波数の信号を得るためにアナログ位相同期回路を用いるとともに、このアナログ位相同期回路がハウリングの基本波ではなく、高調波に同期した場合（擬似ロックした場合）、このアナログ位相同期回路を基本波に同期（ロック）し直すための回路７を設ける。【選択図】図２
2014179730.tif 000002
【特許請求の範囲】
【請求項１】
ハウリング低減システムに用いられるアナログ電子回路であって、アナログ乗算器とローパスフィルタと電圧制御発振器とから構成され、ハウリングした信号が入力され、ハウリング周波数を検出し、同じ周波数の信号を出力するアナログPLL回路と、このアナログPLL回路の出力信号が入力され、前記ハウリングした信号と前記アナログPLL回路の出力信号の位相を合わせた信号を出力するアナログ位相調整回路と、このアナログ位相調整回路の出力信号が入力され、前記ハウリング周波数の信号に対して同じ振幅で逆位相のアナログ信号を出力するアナログアクティブノイズコントロール回路と、前記ハウリングした信号と前記アナログアクティブノイズコントロール回路の出力信号とを重ね合わせて、前記ハウリングした信号を減衰させるアナログ加算器と、前記アナログPLL回路が高調波で擬似ロックしたか否かを判別し、前記アナログPLL回路が擬似ロックしたことを判別すると、前記アナログPLL回路をロックし直すようにする擬似ロック回避回路と、を備えたことを特徴とするアナログ電子回路。
【請求項２】
前記擬似ロック回避回路は、前記ハウリングした信号を微分する微分器と、この微分器の出力信号を前記電圧制御発振器の出力信号と乗算する乗算器と、この乗算器の出力信号を第１比較値と比較する第１の比較器とを有し、前記第１の比較器の出力信号が前記擬似ロックしたことを示す信号であるときに前記アナログPLL回路をロックし直すようにする第１の擬似ロック回避回路を備えたことを特徴とする請求項１に記載のアナログ電子回路。
【請求項３】
前記擬似ロック回避回路は、前記第１の比較器の出力信号に対し所定値加算する加算器と、この加算器の出力信号を積分する積分器と、この積分器の出力信号を第２比較値と比較する第２の比較器とを有し、前記第２の比較器の出力信号が前記擬似ロックしたことを示す信号であるときに前記アナログPLL回路をロックし直すようにする第２の擬似ロック回避回路を備えたことを特徴とする請求項２に記載のアナログ電子回路。
【請求項４】
音を集音するためのマイクと、このマイクの出力信号を増幅する増幅器と、請求項１又は２又は３のいずれか１つに記載のアナログ電子回路と、このアナログ電子回路の出力信号を音に変換するスピーカと、を備えたことを特徴とするハウリング低減システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音響系システムで発生するハウリングを低減させるハウリング低減システム及びそれに用いられるアナログ電子回路に関するものである。
【背景技術】
【０００２】
マイクにより得られた信号を増幅器で増幅し、スピーカから出力する音響系システムではスピーカからの出力が十分に大きい場合、ハウリングが発生することがあり、マイクからスピーカへの出力を制約する要因の一つになっている。このハウリングはアナログ電子回路のみで低減することが可能であるが、ハウリング周波数を推定できるとハウリングを効果的に低減することできる。
【０００３】
特許文献１によると、アナログ電子回路を利用したアクティブノイズコントロール回路（以下、「ANC回路」という。）を用いることにより、PLL回路からハウリング周波数に対して逆位相のアナログ信号を出力させ、ハウリング周波数を打ち消す手法がとられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０７０８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のハウリング低減用アナログ電子回路では、位相同期回路（PLL回路）の出力信号の周波数がハウリング信号の基本波に一致するのではなく（PLL回路の出力信号の周波数がハウリング信号の基本波の周波数と一致している状態を、以下「PLL回路がロックする」という。）、即ちPLL回路がハウリング信号の基本波でロックするのではなく、ハウリング信号の高調波に一致する可能性があるため、即ちPLL回路がハウリング信号の高調波でロックする可能性があるため（PLL回路の出力信号の周波数がハウリング信号の高調波の周波数と一致している状態を、以下「PLL回路が擬似ロックする」という。）、ハウリング低減回路として誤動作するという問題があった。
【０００６】
本発明は上記課題に鑑みて、PLL回路が高調波でロックしているか否か（擬似ロックしているか否か）を判別するための機能をハウリング低減用アナログ電子回路に付加することにより、高調波でのロック（擬似ロック）が発生した場合、PLL回路をロックし直すことにより、ハウリング低減回路の誤動作を回避することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、ハウリング低減システムに用いられるアナログ電子回路であって、アナログ乗算器とローパスフィルタと電圧制御発振器とから構成され、ハウリングした信号が入力され、ハウリング周波数を検出し、同じ周波数の信号を出力するアナログPLL回路と、このアナログPLL回路の出力信号が入力され、前記ハウリングした信号と前記アナログPLL回路の出力信号の位相を合わせた信号を出力するアナログ位相調整回路と、このアナログ位相調整回路の出力信号が入力され、前記ハウリング周波数の信号に対して同じ振幅で逆位相のアナログ信号を出力するアナログアクティブノイズコントロール回路と、前記ハウリングした信号と前記アナログアクティブノイズコントロール回路の出力信号とを重ね合わせて、前記ハウリングした信号を減衰させるアナログ加算器と、前記アナログPLL回路が高調波で擬似ロックしたか否かを判別し、前記アナログPLL回路が擬似ロックしたことを判別すると、前記アナログPLL回路をロックし直すようにする擬似ロック回避回路と、を備えたことを第１の特徴とする。
【０００８】
また、本発明は、前記擬似ロック回避回路が、前記ハウリングした信号を微分する微分器と、この微分器の出力信号を前記電圧制御発振器の出力信号と乗算する乗算器と、この乗算器の出力信号を第１比較値と比較する第１の比較器とを有し、前記第１の比較器の出力信号が前記擬似ロックしたことを示す信号であるときに前記アナログPLL回路をロックし直すようにする第１の擬似ロック回避回路を備えたことを第２の特徴とする。
【０００９】
また、本発明は、前記擬似ロック回避回路が、前記第１の比較器の出力信号に対し所定値加算する加算器と、この加算器の出力信号を積分する積分器と、この積分器の出力信号を第２比較値と比較する第２の比較器とを有し、前記第２の比較器の出力信号が前記擬似ロックしたことを示す信号であるときに前記アナログPLL回路をロックし直すようにする第２の擬似ロック回避回路を備えたことを第３の特徴とする。
【００１０】
また、本発明は、音を集音するためのマイクと、このマイクの出力信号を増幅する増幅器と、上記アナログ電子回路と、上記アナログ電子回路の出力信号を音に変換するスピーカと、を備えたハウリング低減システムを第４の特徴とする。
【発明の効果】
【００１１】
本発明によれば、ハウリング低減用アナログ電子回路がハウリング信号の高調波でロックしているか否かを判別し、もしも高調波でロックしている場合には、基本波にロックし直すことにより、アクティブノイズコントロール用アナログ電子回路の誤動作を回避することができる。
【図面の簡単な説明】
【００１２】
【図１】従来のハウリング低減用アナログ電子回路のブロック図である。
【図２】従来のハウリング低減用アナログ電子回路に本発明の第１実施形態に係る擬似ロック回避回路を付加したブロック図である。
【図３】PLL回路と本発明の第１実施形態に係る擬似ロック回避回路のブロック図である。
【図４】図３で示す擬似ロック回避回路の微分器の構成を示す図である。
【図５】図３で示す擬似ロック回避回路の乗算器の構成を示す図である。
【図６】図３で示す擬似ロック回避回路の比較器の構成を示す図である。
【図７】図３で示す擬似ロック回避回路の加算器の構成を示す図である。
【図８】図３で示す擬似ロック回避回路の積分器の構成を示す図である。
【図９】本発明の擬似ロック回避回路が無い場合のハウリング信号とVCO3の出力信号のパワースペクトルのシミュレーション結果である。
【図１０】本発明の擬似ロック回避回路がある場合のハウリング信号とVCO3の出力信号のパワースペクトルのシミュレーション結果である。
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、マイク、増幅器及びスピーカで構成される音響系システムを例として、図１〜図１０に従って、本実施形態に係るアナログ電子回路について、従来のハウリング低減用アナログ電子回路と比較しつつ、詳細に説明する。
【００１４】
本実施形態に係るアナログ電子回路は、従来のハウリング低減用アナログ電子回路に擬似ロック回避回路を付加したものであるため、先ず図１に従って、従来のハウリング低減用アナログ電子回路について説明する。
【００１５】
図１において、入力は外部からの入力音であり、図に示されていないマイクにより電気信号に変換され、図に示されていない増幅器により増幅された信号である。出力は増幅された電気信号であり、図に示されていないスピーカにより音に変換され、変換された音はスピーカより出力音として出力される。
【００１６】
従来のハウリング低減用アナログ電子回路は、ハウリング周波数のゲインを低減させるための回路である。ハウリングが発生した場合、ハウリング周波数を含むハウリング信号は、乗算器1と、LPF2及びVCO3から構成されるPLL回路に入力される。このPLL回路はハウリング周波数を検出し、同じ周波数を出力するための回路である。PLL回路の出力信号の位相はハウリング信号に比べて90°進む。積分器4は位相を90°遅らせるための回路であり、積分器4によりハウリング信号とPLL回路の出力信号の位相が合わせられる。従って、積分器4は、ハウリング信号とPLL回路の出力信号の位相を合わせるアナログの位相調整回路を構成している。
【００１７】
ANC回路5では、積分器4から出力された周波数情報に基づき、逆位相の振幅が出力される。ANC回路5は、ANC回路5の出力信号とハウリング信号の差分が0になるように動作する。
【００１８】
加算器6では、ハウリングした入力信号とANC回路5の出力信号を重ね合わせられ、ハウリングした信号が低減され、低減後の信号が出力信号として出力される。この出力信号はフィードバック信号としてANC回路5に入力される。入力されたフィードバック信号に基づき、ANC回路5の振幅はハウリングした信号とは逆位相で且つ同じ振幅になるように調整される。
【００１９】
次に、本実施形態に係るハウリング低減用アナログ電子回路について説明する。図２に示すように、本実施形態に係るハウリング低減用アナログ電子回路は、前記従来のアクティブノイズコントロール用アナログ電子回路に擬似ロック回避回路7を付加したものである。
【００２０】
擬似ロック回避回路7は、PLL回路が高調波でロック（擬似ロック）した場合、PLL回路がロックし直すように働く回路である。擬似ロック回避回路7は、図３に示すように、微分器10と、乗算器11と、比較器12と、加算器13と、積分器14及び比較器15から構成される。微分器10の回路構成は図４に示すとおりである。乗算器11の回路構成は図５に示すとおりである。比較器12と比較器15の回路構成は図６に示すとおりである。加算器13の回路構成は図７に示すとおりである。積分器14の回路構成は図８に示すとおりである。
【００２１】
ハウリング信号は、微分器10でその位相が90°進められ、乗算器11でVCO３の出力信号と乗算され、比較器12で、OVと比較されることにより、highとlowの２値に分離される。
【００２２】
ここで、比較器12による分離の結果がhighになった場合には、ハウリング信号の基本波にロックしたと見なし、スイッチ8をオンにすることにより、LPF２の出力信号をVCO3に印加させる。一方、比較器12による分離の結果がlowになった場合には、ハウリング信号の高調波にロックした（擬似ロックした）と見なし、スイッチ8によりLPF２の出力信号を0Vに落とすことにより、即ちLPF2の出力信号をVCO３に印加させないことにより、擬似ロックを防止する。
【００２３】
しかしながら、第１の擬似ロック判別回路を構成する微分器10と、乗算器11及び比較器12のみの構成では、ハウリング信号の高調波にロックすると（擬似ロックすると）、比較器12の出力信号がプラスになる場合があり、その結果スイッチ8がオンになり、本来は擬似ロックしているにもかかわらず、ハウリング信号の基本波であると判別されてしまう可能性が残る。そこで、判別の精度を上げるために、比較器12の後段に、加算器13と、積分器14及び比較器15で構成される第２の擬似ロック判別回路を更に設けている。
【００２４】
比較器12の出力信号は、加算器13で2.5V昇圧され、常にOV以上の値に設定され、積分器14で積分され、比較器15により予め決められた時間軸におけるhighの割合（以下、「highの時間的割合」という）と比較されることにより、PLL回路が擬似ロックしているか否かが判別される。即ち、加算器13と、積分器14及び比較器15は擬似ロックが起こっているか否かを再チェックするための回路を構成している。
【００２５】
次に、highの時間的割合に基づく判別について説明する。PLL回路がハウリング信号の基本波でロックした場合には、加算器13の信号のhighの時間的割合は100％になり、高調波でロックした場合には、highの時間的割合の理論値は、全次数の高調波について最大の場合でも、即ち基本波の周波数に対して2倍の高調波の場合には67.7%であるため、highの時間的割合が70%以上の場合にはハウリング信号の基本波でロックしているとみなす。
【００２６】
したがって、比較器15により、加算器13の出力信号の時間的割合を前記昇圧値である2.5Vの70%の値と比較し、highの時間的割合が70％以上である場合には、スイッチ9をオンにしてVCO3の出力信号を乗算器１及び乗算器11に入力し、highの時間的割合が70％以下の場合には、スイッチ9をオフにして乗算器１及び乗算器11の入力信号を0Vに落とすことで、PLL回路をロックし直す。
【００２７】
図９は擬似ロック回避回路が無い場合のハウリング信号とVCO3の出力信号のパワースペクトルのシミュレーション結果を、図１０は擬似ロック回避回路がある場合のハウリング信号とVCO3の出力信号のパワースペクトルのシミュレーション結果を示す。シミュレーション結果によると、擬似ロック回避回路が無い場合には、VCO3が約8kHzにおいてハウリング信号の基本波（約4kHz）の約2倍で発振していることが分かる。一方、擬似ロック回避回路がある場合には、VCO3はハウリング信号の基本波（約4kHz）で発振していることが分かる。したがって、擬似ロックを回避できていることが分かる。
（第２実施形態）
上記の第１実施形態ではhighの時間的割合が70%（厳密には67.7%）以上であるか否かを判別するために積分器14と比較器15を用いているが、highの時間的割合を判別できる回路であれば、他の回路構成、例えばディジタル回路でも構わない。また、積分器14はオペアンプが無いパッシブなものを用いているが、オペアンプを使った積分器を用いても構わない。また、本発明のアナログ電子回路を構成する各回路は、それぞれの機能を実現するものであれば、上記の実施形態以外の構成になっていてもよい。
【産業上の利用の可能性】
【００２８】
本発明は、マイク、増幅器、スピーカ、音、マイクという経路で正帰還を構成する音響系システムで発生し得るハウリングの低減や防止に利用することができる。
【符号の説明】
【００２９】
1 乗算器
2 LPF（ローパスフィルタ）
3 VCO（電圧制御発振器）
4 積分器
5 ANC回路（アクティブノイズコントロール回路）
6 加算器
7 擬似ロック回避回路
8 スイッチ
9 スイッチ
10       微分器
11       乗算器
12       比較器
13       加算器
14       積分器
15       比較器
【図３】
2014179730.tif 000003
【図１】
2014179730.tif 000004
【図２】
2014179730.tif 000005
【図４】
2014179730.tif 000006
【図５】
2014179730.tif 000007
【図６】
2014179730.tif 000008
【図７】
2014179730.tif 000009
【図８】
2014179730.tif 000010
【図９】
2014179730.tif 000011
【図１０】
2014179730.tif 000012