(57)【要約】【課題】結晶性の高い酸化物半導体膜を成膜する。【解決手段】複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットにイオンを衝突させ、複数の結晶粒を劈開して平板状のスパッタリング粒子とし、平板状のスパッタリング粒子を、４００℃を超えて５００℃以下に加熱された絶縁表面を有する基板に堆積させて、基板上に結晶部を有する酸化物半導体膜を成膜する。被成膜面である基板が高温で加熱されているため、平板状のスパッタリング粒子が再配列して、膜密度の高い酸化物半導体膜とすることができる。【選択図】図１
2014055351.tif 000002
【特許請求の範囲】
【請求項１】
複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットにイオンを衝突させ、前記複数の結晶粒の一部を剥離して平板状のスパッタリング粒子とし、
前記平板状のスパッタリング粒子を、４００℃を超えて５００℃以下に加熱された絶縁表面を有する基板に堆積させて、前記基板上に結晶部を有する酸化物半導体膜を成膜する、酸化物半導体膜の成膜方法。
【請求項２】
複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットにイオンを衝突させ、前記複数の結晶粒の一部を剥離して六角柱状のスパッタリング粒子とし、
前記六角柱状のスパッタリング粒子を、４００℃を超えて５００℃以下に加熱された絶縁表面を有する基板に堆積させて、前記基板上に結晶部を有する酸化物半導体膜を成膜する、酸化物半導体膜の成膜方法。
【請求項３】
前記六角柱における六角形の面が結晶のａ−ｂ面と平行な面であり、
前記六角形の面と垂直な方向が結晶のｃ軸方向となるように、前記複数の結晶粒の一部を剥離する、請求項２に記載の酸化物半導体膜の成膜方法。
【請求項４】
前記スパッタリング粒子は、前記六角形の面が、前記基板の被成膜面と平行な方向に堆積される請求項３に記載の酸化物半導体膜の成膜方法。
【請求項５】
前記スパッタリング粒子において、前記六角形の面の対角線の長さが３ｎｍ以上１０ｎｍ以下である、請求項３又は４に記載の酸化物半導体膜の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、半導体装置及び半導体装置の作製方法に関する。特に、半導体装置に含まれる、酸化物半導体膜及びその成膜方法に関する。
【０００２】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、特許文献１には、電子キャリア濃度が１０１８／ｃｍ３未満である、Ｉｎ、Ｇａ及びＺｎを含む非晶質酸化物半導体膜を用いたトランジスタが開示されており、当該酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている。
【０００５】
酸化物半導体膜を用いたトランジスタは、比較的容易にトランジスタ特性を得られるものの、酸化物半導体膜が非晶質化しやすく物性が不安定であるため、信頼性の確保が困難である。
【０００６】
一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたトランジスタと比較して、優れた電気特性及び信頼性を有することが報告されている（非特許文献１）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５２８号公報
【非特許文献】
【０００８】
【非特許文献１】Ｓｈｕｎｐｅｉ  Ｙａｍａｚａｋｉ，  Ｊｕｎ  Ｋｏｙａｍａ，  Ｙｏｓｈｉｔａｋａ  Ｙａｍａｍｏｔｏ  ａｎｄ  Ｋｅｎｊｉ  Ｏｋａｍｏｔｏ，  ”Ｒｅｓｅａｒｃｈ，  Ｄｅｖｅｌｏｐｍｅｎｔ，  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ”  ＳＩＤ  ２０１２  ＤＩＧＥＳＴ  ｐｐ１８３−１８６
【発明の概要】
【発明が解決しようとする課題】
【０００９】
結晶性の高い酸化物半導体膜の成膜方法を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
開示する発明の一態様は、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを用いて、４００℃を超えて５００℃以下に加熱された基板上に、スパッタリング法によって酸化物半導体膜を成膜する、酸化物半導体膜の成膜方法である。
【００１１】
ここで、スパッタリング用ターゲットに含まれる複数の結晶粒は、結晶の結合が弱く、劈開する面又は劈開しやすい面（以下、単に劈開面と表記する）を有するため、当該スパッタリング用ターゲットにイオンを衝突させることで、複数の結晶粒の劈開面が劈開して、平板状のスパッタリング粒子が得られる。得られた平板状のスパッタリング粒子が、被成膜面を有する基板上に堆積することで酸化物半導体膜が成膜される。平板状のスパッタリング粒子は、結晶粒の一部を剥離することで形成されるため、高い結晶性を有する。従って当該スパッタリング粒子が堆積することで結晶化度の高い酸化物半導体膜を成膜することができる。さらに、被成膜面である基板が高温（例えば４００℃を超えて５００℃以下）で加熱されているため、平板状のスパッタリング粒子が再配列して、膜密度の高い酸化物半導体膜とすることができる。
【００１２】
より具体的には、例えば以下の成膜方法とすることができる。
【００１３】
本発明の一態様は、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットにイオンを衝突させ、複数の結晶粒の一部を劈開して平板状のスパッタリング粒子とし、平板状のスパッタリング粒子を、４００℃を超えて５００℃以下に加熱された絶縁表面を有する基板に堆積させて、基板上に結晶部を有する酸化物半導体膜を成膜する、酸化物半導体膜の成膜方法である。
【００１４】
上記の成膜方法において、平板状のスパッタリング粒子は、六角柱状であり、六角柱における六角形の面が結晶のａ−ｂ面と平行な面であり、六角形の面と垂直な方向が結晶のｃ軸方向であることが好ましい。
【００１５】
また、上記の成膜方法において平板状のスパッタリング粒子は、六角形の面が、基板の被成膜面と平行な方向に堆積されることが好ましい。
【００１６】
また、上記の成膜方法の平板状のスパッタリング粒子において、六角形の面の対角線の長さが３ｎｍ以上１０ｎｍ以下であることが好ましい。
【発明の効果】
【００１７】
本発明の一態様によって、結晶性の高い酸化物半導体膜を成膜することができる。
【図面の簡単な説明】
【００１８】
【図１】スパッタリング用ターゲットを用いた成膜の様子を示す模式図。
【図２】スパッタリング用ターゲットを用いた成膜の様子を示す模式図。
【図３】Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。
【図４】Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。
【図５】スパッタリング用ターゲットの作製工程の一例を示すフロー図。
【図６】本発明の一態様の半導体装置の平面図及び断面図。
【図７】本発明の一態様の半導体装置の作製方法の一例を示す図。
【図８】本発明の一態様の半導体装置の平面図及び断面図。
【図９】本発明の一態様の半導体装置の回路図。
【図１０】本発明の一態様の半導体装置の回路図及び概念図。
【図１１】実施の形態に係る電子機器のブロック図を説明する図。
【図１２】実施の形態に係る電子機器の外観図を説明する図。
【発明を実施するための形態】
【００１９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２１】
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
【００２２】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００２３】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００２４】
（実施の形態１）
本実施の形態では、本発明の一態様に係る酸化物半導体膜の成膜方法について、図１乃至図４を参照して説明する。
【００２５】
図１（Ａ）は、スパッタリング用ターゲット１０００にイオン１００１が衝突し、結晶性を有するスパッタリング粒子１００２が剥離し、被成膜面を有する基板１０１０へと移動する様子を示した模式図である。
【００２６】
図１（Ａ）では、ＤＣマグネトロンスパッタリング法を用いる場合を例示しており、スパッタリング用ターゲット１０００を支持するターゲット支持体の内部又は外側にマグネットが設けられている。この構造により、スパッタリング用ターゲット１０００上には、半円状の磁力線１１００が生じる。マグネットを設けることで、スパッタリング用ターゲット１０００周辺に高密度のプラズマを閉じこめることができ、成膜速度の向上及び基板１０１０へのプラズマダメージを低減することができる。なお、図１（Ａ）中のＮまたはＳはターゲット支持体の内部又は外側に設けられたマグネットのＮ極又はＳ極を意味する。但し、Ｎ極とＳ極とは入れ替えて設けられていてもよい。
【００２７】
スパッタリング用ターゲット１０００は、複数の結晶粒を有する多結晶酸化物を含む。スパッタリング用ターゲット１０００に含まれる結晶粒は、原子間の結合の弱い部分を有しており、イオン１００１が衝突した際に当該結合の弱い部分の原子間結合が切れて結晶粒が劈開し、平板状のスパッタリング粒子１００２が剥離する。
【００２８】
スパッタリング粒子１００２は、劈開面が結晶のａ−ｂ面と平行な面であり、六角柱状であってもよい。スパッタリング粒子が六角柱状である場合、六角形の面と垂直な方向が結晶のｃ軸方向である（図１（Ｂ）参照）。スパッタリング粒子１００２は、結晶のａ−ｂ面と平行な面の直径が３ｎｍ以上１０ｎｍ以下程度であることが好ましい。スパッタリング粒子が六角柱状の場合には、六角形の対角線の長さ（図１（Ｂ）のＬ）が、３ｎｍ以上１０ｎｍ以下であることが好ましい。
【００２９】
イオン１００１は、酸素の陽イオンを用いる。また、酸素の陽イオンに加えて、希ガス（例えば、アルゴン）の陽イオンを用いてもよい。イオン１００１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。従って、イオン１００１がスパッタリング用ターゲット１０００の表面に衝突した際に、スパッタリング用ターゲット１０００の結晶性が低下すること、又は非晶質化することを抑制できる。
【００３０】
剥離されたスパッタリング粒子１００２は、正に帯電させることが好ましい。スパッタリング粒子１００２が、正に帯電するタイミングは特に問わないが、例えば、イオン１００１の衝突時に電荷を受け取ることで正に帯電させればよい。または、プラズマが生じている場合、スパッタリング粒子１００２をプラズマに曝すことで正に帯電させればよい。または、酸素の陽イオンであるイオン１００１をスパッタリング粒子１００２の表面に結合させることで正に帯電させればよい。
【００３１】
スパッタリング粒子１００２が、被成膜面を有する基板１０１０上に堆積することで、酸化物半導体膜が成膜される。なお、基板１０１０は、４００℃を超えて５００℃以下の温度で加熱されている。被成膜面を有する基板１０１０の温度を高温とすることで、基板１０１０上に堆積したスパッタリング粒子１００２が再配列し高密度な酸化物半導体膜を得ることができる。なお、基板の加熱温度を５００℃以上とすることも可能であるが、生産性を向上させるためには５００℃以下とすると好ましい。
【００３２】
なお、基板１０１０の加熱手段は、Ｘｅランプ照射等のランプ加熱が不純物汚染の問題から好ましいが、基板を４００℃を超えて５００℃以下の範囲に加熱できる手段であれば適宜用いることが可能である。例えば、抵抗加熱等の方法を用いることもできる。
【００３３】
また、成膜の雰囲気は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。
【００３４】
以下に、スパッタリング粒子１００２の被成膜面に堆積する様子を、図２を用いて説明する。なお、図２では、既に堆積済みのスパッタリング粒子を点線で示す。
【００３５】
図２（Ａ）では、被成膜面１００３はスパッタリング粒子１００２が数層堆積した表面を有する。図２（Ａ）より、スパッタリング粒子１００２が正に帯電していることで、スパッタリング粒子１００２は被成膜面１００３において、他のスパッタリング粒子１００２の堆積していない領域に堆積していく。これは、スパッタリング粒子１００２が正に帯電していることにより、スパッタリング粒子１００２同士が互いに反発し合うためである。
【００３６】
基板は、４００℃を超えて５００℃以下の温度で加熱されている。成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜の不純物濃度を低減することができる。また、成膜時の基板加熱温度が高いほど、被成膜面１００３でスパッタリング粒子１００２のマイグレーションが起こりやすくなる、あるいはマイグレーションする距離が長くなるため、酸化物半導体膜中の原子配列が整い、高密度化され、結晶化度の高い酸化物半導体膜を成膜することができる。例えば、スパッタリング粒子１００２が六角柱状である場合、被成膜面１００３でマイグレーションすることで、六角形の一辺と、隣接する六角形の一辺とが接して六角柱状のスパッタリング粒子１００２が高密度に配置される。
【００３７】
また、マグネトロンスパッタリング法を用いて成膜を行う場合、磁界と電流によってスパッタリング粒子１００２に力が加わり、スパッタリング粒子１００２が移動することで、六角柱の一の上面の辺と、隣接する六角柱の上面の辺とが接しうる。
【００３８】
また、成膜は、酸素ガス雰囲気で行うことが好ましい。酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また、希ガスなどの余分な原子が含まれなくなるため、結晶化度の高い酸化物半導体膜が成膜されやすくなる。但し、成膜雰囲気は、酸素ガスと希ガスの混合雰囲気としてもよい。その場合は、酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、さらに好ましくは８０体積％以上とする。
【００３９】
成膜中において、酸素流量が多く、チャンバー内の圧力が高いと、酸素イオンが平板状のスパッタリング粒子に付着し、多くの酸素を表面に有する状態とすることができる。この付着した酸素が抜けてしまう前に他の平板状のスパッタリング粒子が積層されるため、膜中に酸素を多く含ませることができる。この表面吸着した酸素は酸化物半導体中の酸素欠損を低減させることに寄与する。
【００４０】
図２（Ｂ）は、図２（Ａ）の一点鎖線Ｘ−Ｙに対応する断面図である。このようにして堆積したスパッタリング粒子１００２は、被成膜面１００３に垂直な方向に結晶のｃ軸が揃っており、酸化物半導体膜１００４は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜となる。
【００４１】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、成膜時の基板加熱温度を高温とすることで、ＣＡＡＣ−ＯＳ膜に含まれる結晶部の大きさが上記の範囲を超えるほどに大きくなることがある。また、成膜時の基板加熱温度を高温とすることで、結晶化度の高い酸化物半導体膜を成膜することが可能となり、単結晶に近い酸化物半導体膜となることがある。
【００４２】
以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【００４３】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００４４】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【００４５】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００４６】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【００４７】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００４８】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００４９】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【００５０】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【００５１】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【００５２】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【００５３】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【００５４】
このように、堆積して得られる酸化物半導体膜１００４は、結晶の配向の揃った酸化物半導体膜となる。スパッタリング粒子１００２は、無秩序に堆積するのではなく、正に帯電したスパッタリング粒子同士が作用し合って被成膜面１００３に垂直な方向にｃ軸が揃うように整然と堆積していく。
【００５５】
以上のような成膜方法によって酸化物半導体膜を成膜することで、結晶の配向の揃った結晶性の高い酸化物半導体膜とすることができる。
【００５６】
図３（Ａ）に、ａ−ｂ面と平行な方向から見たＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す。また、図３（Ａ）において、破線で囲った部分を拡大し図３（Ｂ）に示す。
【００５７】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒において、図３（Ｂ）に示すガリウム原子及び亜鉛原子の少なくとも一方、並びに酸素原子を有する第１の層と、ガリウム原子及び亜鉛原子の少なくとも一方、並びに酸素原子を有する第２の層と、の間の面が劈開面である。これは、第１の層及び第２の層に含まれる負の電荷を有する酸素原子同士が近距離にあるためである（図３（Ｂ）の囲み部参照）。このように、劈開面はａ−ｂ面に平行な面であるため、Ｉｎ−Ｇａ−Ｚｎ酸化物からなるスパッタリング粒子は、ａ−ｂ面に平行な平面を有する平板状となる。
【００５８】
図４に、結晶のａ−ｂ面と垂直な方向から見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す。ただし、図４では、インジウム原子及び酸素原子を有する層のみを抜き出して示す。
【００５９】
Ｉｎ−Ｇａ−Ｚｎ酸化物は、インジウム原子−酸素原子間の結合が弱く、最も切れやすい。即ち、当該結合が切れた場合、酸素原子が脱離し、図４の点線に示すように連続的に酸素原子の欠損（酸素欠損ともいう。）が生じる。図４において、酸素欠損を点線で繋ぐことで、正六角形を描くことができる。このように、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は、インジウム原子−酸素原子間の結合が切れた場合に生じる、ａ−ｂ面に垂直な面を複数有することがわかる。
【００６０】
Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は六方晶であるため、平板状のスパッタリング粒子は内角が１２０°である正六角形の面を有する六角柱状となりやすい。ただし、平板状のスパッタリング粒子は六角柱状に限定されず、内角が６０°である正三角形の面を有する三角柱状、又はその他の多角柱状の場合もある。
【００６１】
本実施の形態で示した酸化物半導体膜は、トランジスタのチャネル領域に用いることができる。トランジスタのチャネル領域に本実施の形態で示した酸化物半導体膜を用いることで、優れた電気特性及び信頼性を有するトランジスタを得ることができる。また、酸化物半導体膜を透明導電膜として適用してもよい。
【００６２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００６３】
（実施の形態２）
本実施の形態では、本発明の一態様の酸化物半導体膜の成膜に適用可能なスパッタリング用ターゲットについて説明する。
【００６４】
スパッタリング用ターゲットの作製工程の一例を図５に示す。
【００６５】
まず、原料を秤量し、所定のｍｏｌ数比で混合する（工程Ｓ１０１）。
【００６６】
本実施の形態では、複数の金属元素を含む酸化物粉末として、Ｉｎ、Ｍ及びＺｎを含む酸化物粉末（Ｉｎ−Ｍ−Ｚｎ酸化物粉末ともいう）を作製する場合について説明する。
【００６７】
具体的には、原料としてＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯＺ酸化物粉末を用意し、ＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯＺ酸化物粉末を所定のｍｏｌ数比で混合する。なお、Ｘ、Ｙ及びＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすればよい。
【００６８】
もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物粉末を選択すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ又はＬｕである。本実施の形態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施の形態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種又は二種の酸化物粉末を用いた場合に適用しても構わない。
【００６９】
所定のｍｏｌ数比としては、例えば、ＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯＺ酸化物粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：１：２、３：１：４又は３：１：２とする。このようなｍｏｌ数比とすることで、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。
【００７０】
次に、所定のｍｏｌ数比で混合したＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯＺ酸化物粉末に対し第１の焼成を行うことでＩｎ−Ｍ−Ｚｎ酸化物を得る（工程Ｓ１０２）。
【００７１】
なお、第１の焼成は、不活性雰囲気、酸化性雰囲気又は減圧雰囲気で行い、温度は４００℃以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時間は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ましくは３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる反応以外の余分な反応を抑制でき、Ｉｎ−Ｍ−Ｚｎ酸化物粉末中に含まれる不純物濃度を低減することができる。そのため、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の結晶性を高めることができる。
【００７２】
また、第１の焼成は、温度又は／及び雰囲気を変えて、複数回行ってもよい。例えば、第１の雰囲気にて第１の温度でＩｎ−Ｍ−Ｚｎ酸化物粉末を保持した後、第２の雰囲気にて第２の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気又は減圧雰囲気として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気にてＩｎ−Ｍ−Ｚｎ酸化物粉末に含まれる不純物を低減する際にＩｎ−Ｍ−Ｚｎ酸化物中に酸素欠損が生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ−Ｍ−Ｚｎ酸化物中の酸素欠損を低減することが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物粉末中の不純物濃度を低減し、かつ酸素欠損を低減することにより、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の結晶性を高めることができる。
【００７３】
次に、反応生成物であるＩｎ−Ｍ−Ｚｎ酸化物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物粉末を得る（工程Ｓ１０３）。
【００７４】
Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な面を多く含む。そのため、得られるＩｎ−Ｍ−Ｚｎ酸化物粉末は、ａ−ｂ面に平行な上面及び下面を有する平板状の結晶粒を多く含むことになる。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶は六方晶となることが多いため、前述の平板状の結晶粒は内角が１２０°である概略正六角形の面を有する六角柱状であることが多い。
【００７５】
なお、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下となるように粉砕を行うことが好ましい。粉砕を行った後に、粒径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を選別してもよい。
【００７６】
次いで、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形し、成形体を形成する（工程Ｓ１０４）。ここで、成形とは、型に均一な厚さで敷き詰めることをいう。具体的には、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、外部から振動を与えることで成形すればよい。又は、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。
【００７７】
なお、工程Ｓ１０４では、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混合したスラリーを成形してもよい。その場合、型にスラリーを流し込んだ後で、型の底面から吸引することで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７００℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。
【００７８】
ａ−ｂ面に平行な上面及び下面を有する平板状の結晶粒を多く含むＩｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形することで、結晶粒のａ−ｂ面と平行な面が上を向いて並べられる。従って、得られる成形体においてａ−ｂ面に平行な面の割合を増加させることができる。なお、型は、金属製又は酸化物製とすればよく、矩形又は丸形の上面形状を有する。
【００７９】
得られた成形体に対し加圧処理を行う（工程Ｓ１０５）。加圧処理は、成形体を押し固めることができればよく、例えば、型と同種で設けられたおもりなどを用いて行えばよい。又は、圧縮空気などを用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて加圧処理を行うことができる。成形体に対し加圧処理を行うことで、成形体に含まれるＩｎ−Ｍ−Ｚｎ酸化物の結晶部の配向性を高めることができる。また、成形体に含まれる空隙を低減することができる。
【００８０】
次に、加圧処理された成形体に対し第２の焼成を行うことで焼結体を作製する（工程Ｓ１０６）。第２の焼成は第１の焼成と同様の条件及び方法で行えばよい。第２の焼成を行うことで、焼結体の結晶性を高めることができる。なお、加圧処理と第２の焼成を同時に行っても構わない。
【００８１】
焼結体に対し仕上げ処理を行うことで、スパッタリング用ターゲットを作製する。具体的には、焼結体の長さ、幅及び厚さを調整するために、分断する、又は研削する。また、表面に微小な凹凸が存在することで、異常放電が起こることがあるため、表面の研磨処理を行う。研磨処理は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって行うと好ましい。
【００８２】
以上の工程によって、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットを作製することができる。本実施の形態の工程で得られたスパッタリング用ターゲットを用いることで、結晶性の高い酸化物半導体膜を成膜することができる。
【００８３】
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、又は９９％以上とできる。
【００８４】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００８５】
（実施の形態３）
本実施の形態では、実施の形態１で示した酸化物半導体膜を適用したトランジスタの構成例について、図面を参照して説明する。
【００８６】
＜トランジスタの構成例＞
図６にトランジスタ３００の構成例を示す。本構成例で例示するトランジスタ３００はボトムゲート型のトランジスタである。図６（Ａ）は、トランジスタ３００の平面図であり、図６（Ｂ）は、図６（Ａ）のＸ１−Ｙ１における断面図であり、図６（Ｃ）は、図６（Ａ）のＶ１−Ｗ１における断面図である。
【００８７】
トランジスタ３００は、基板３０１上に設けられるゲート電極層３０２と、基板３０１及びゲート電極層３０２上に設けられる絶縁層３０３と、絶縁層３０３上にゲート電極層３０２と重なるように設けられる酸化物半導体膜３０４と、酸化物半導体膜３０４の上面に接するソース電極層３０５ａ及びドレイン電極層３０５ｂとを有する。また、絶縁層３０３、酸化物半導体膜３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂを覆う絶縁層３０６と、絶縁層３０６上に絶縁層３０７が設けられている。
【００８８】
トランジスタ３００に含まれる酸化物半導体膜３０４に、本発明の一態様に係る酸化物半導体膜を適用することができる。
【００８９】
以下に、トランジスタ３００に含まれる構成要素の詳細を説明する。
【００９０】
基板３０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板３０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板３０１として用いてもよい。
【００９１】
また、基板３０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ３００を形成してもよい。または、基板３０１とトランジスタ３００の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板３０１より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ３００は耐熱性の劣る基板や可撓性の基板にも転載できる。
【００９２】
ゲート電極層３０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極層３０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。
【００９３】
また、ゲート電極層３０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【００９４】
また、ゲート電極層３０２と絶縁層３０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜３０４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
【００９５】
絶縁層３０３は、ゲート絶縁膜として機能する。酸化物半導体膜３０４の下面と接する絶縁層３０３は、非晶質膜であることが好ましい。
【００９６】
絶縁層３０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
【００９７】
また、絶縁層３０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【００９８】
ソース電極層３０５ａ及びドレイン電極層３０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【００９９】
絶縁層３０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
【０１００】
絶縁層３０６としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
【０１０１】
なお、絶縁層３０６は、後に形成する絶縁層３０７を形成する際の、酸化物半導体膜３０４へのダメージ緩和膜としても機能する。
【０１０２】
また、絶縁層３０６と酸化物半導体膜３０４の間に、酸素を透過する酸化物膜を設けてもよい。
【０１０３】
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【０１０４】
絶縁層３０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層３０６上に絶縁層３０７を設けることで、酸化物半導体膜３０４からの酸素の外部への拡散と、外部から酸化物半導体膜３０４への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１０５】
続いて、図６に例示するトランジスタ３００の作製方法の一例について説明する。
【０１０６】
まず、図７（Ａ）に示すように、基板３０１上にゲート電極層３０２を形成し、ゲート電極層３０２上に絶縁層３０３を形成する。
【０１０７】
ゲート電極層３０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極層３０２を形成する。その後、レジストマスクを除去する。
【０１０８】
なお、ゲート電極層３０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【０１０９】
ゲート絶縁層として機能する絶縁層３０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
【０１１０】
絶縁層３０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０１１１】
また、絶縁層３０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層３０３として、欠陥が少なく、且つ水素ブロッキング効果を有する窒化シリコン膜を形成することができる。
【０１１２】
また、絶縁層３０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
【０１１３】
次に、図７（Ｂ）に示すように、絶縁層３０３上に酸化物半導体膜３０４を形成する。
【０１１４】
酸化物半導体膜３０４の形成方法を以下に示す。はじめに、実施の形態１で例示した方法により、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体膜３０４を形成する。その後、レジストマスクを除去する。
【０１１５】
この後、加熱処理を行ってもよい。加熱処理を行う場合には、酸素を含む雰囲気下で行うことが好ましい。
【０１１６】
次に、図７（Ｃ）に示すように、ソース電極層３０５ａ及びドレイン電極層３０５ｂを形成する。
【０１１７】
ソース電極層３０５ａ及びドレイン電極層３０５ｂの形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ソース電極層３０５ａ及びドレイン電極層３０５ｂを形成する。その後、レジストマスクを除去する。
【０１１８】
なお、図７（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体膜３０４の上部の一部がエッチングされ、薄膜化することがある。
【０１１９】
次に、図７（Ｄ）に示すように、酸化物半導体膜３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂ上に、絶縁層３０６を形成し、続いて絶縁層３０６上に絶縁層３０７を形成する。
【０１２０】
絶縁層３０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０１２１】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
【０１２２】
成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
【０１２３】
また、酸化物半導体膜３０４と絶縁層３０６の間に酸化物絶縁膜を設ける場合には、絶縁層３０６の形成工程において、該酸化物絶縁膜が酸化物半導体膜３０４の保護膜となる。この結果、酸化物半導体膜３０４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層３０６を形成することができる。
【０１２４】
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶縁層を成膜する際に、酸化物半導体膜３０４へのダメージを低減することが可能である。
【０１２５】
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
【０１２６】
絶縁層３０７は、スパッタリング法、ＣＶＤ法等で形成することができる。
【０１２７】
絶縁層３０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
【０１２８】
以上の工程により、トランジスタ３００を形成することができる。
【０１２９】
＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジスタの構成例について説明する。
【０１３０】
なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、同一の符号を付し、重複する説明は省略する。
【０１３１】
図８に、トランジスタ３５０の構成例を示す。図８（Ａ）は、トランジスタ３５０の平面図であり、図８（Ｂ）は、図８（Ａ）のＸ２−Ｙ２における断面図であり、図８（Ｃ）は、図８（Ａ）のＶ２−Ｗ２における断面図である。
【０１３２】
トランジスタ３５０は、絶縁層３５１が設けられた基板３０１上に設けられる酸化物半導体膜３０４と、酸化物半導体膜３０４の上面に接するソース電極層３０５ａ及びドレイン電極層３０５ｂと、酸化物半導体膜３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂ上に設けられる絶縁層３０３と、絶縁層３０３上に酸化物半導体膜３０４と重なるように設けられるゲート電極層３０２とを有する。また、絶縁層３０３及びゲート電極層３０２を覆って絶縁層３５２が設けられている。
【０１３３】
トランジスタ３５０の酸化物半導体膜３０４に、本発明の一態様に係る酸化物半導体膜を適用することができる。
【０１３４】
絶縁層３５１は、基板３０１から酸化物半導体膜３０４への不純物の拡散を抑制する機能を有する。例えば、上記絶縁層３０７と同様の構成を用いることができる。なお、絶縁層３５１は、不要であれば設けなくてもよい。
【０１３５】
絶縁層３５２には、上記絶縁層３０７と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層３５２は不要であれば設けなくてもよい。
【０１３６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１３７】
（実施の形態４）
本発明の一態様に係る半導体装置の一例として、論理回路であるＮＯＲ型回路の回路図の一例を図９（Ａ）に示す。図９（Ｂ）はＮＡＮＤ型回路の回路図である。
【０１３８】
図９（Ａ）に示すＮＯＲ型回路において、ｐチャネル型トランジスタであるトランジスタ８０１、８０２は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８０３、８０４は、酸化物半導体を含む酸化物積層を含み実施の形態３で示すトランジスタと同様な構造を有するトランジスタを用いる。
【０１３９】
シリコンなどの半導体材料を用いたトランジスタは高速動作が容易である。一方、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１４０】
論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８０３、８０４は、ｐチャネル型のトランジスタであるトランジスタ８０１、８０２上に積層されることが好ましい。例えば、単結晶シリコン基板を用いてトランジスタ８０１、８０２を形成し、絶縁層を介してトランジスタ８０１、８０２上にトランジスタ８０３、８０４を形成することが可能である。
【０１４１】
また、図９（Ｂ）に示すＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトランジスタ８１１、８１４は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８１２、８１３は、酸化物半導体膜を含み、上記実施の形態３で示すトランジスタと同様な構造を有するトランジスタを用いる。
【０１４２】
なお、図９（Ｂ）に示すＮＡＮＤ型回路において、トランジスタ８１２、８１３として、酸化物半導体膜を挟む一対のゲート電極（第１のゲート電極及び第２のゲート電極）を含む構成とし、該第２のゲート電極の電位を制御することでトランジスタ８１２、８１３のしきい値電圧をよりプラス方向にシフトさせ、好ましくはノーマリーオフのトランジスタとすることができる。
【０１４３】
また、図９（Ａ）に示すＮＯＲ回路と同様に、論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８１２、８１３は、ｐチャネル型のトランジスタであるトランジスタ８１１、８１４上に積層されることが好ましい。
【０１４４】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、消費電力を十分に低減することができる。
【０１４５】
また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【０１４６】
また、本発明の一態様に係る酸化物半導体膜を含むトランジスタの構成を適用することで、信頼性が高く、安定した特性を示すＮＯＲ型回路とＮＡＮＤ型回路を提供することができる。
【０１４７】
なお、本実施の形態では、実施の形態３に示すトランジスタを使用したＮＯＲ型回路とＮＡＮＤ型回路の例を示したが、特に限定されず、実施の形態３に示すトランジスタを使用したＡＮＤ型回路やＯＲ回路などを形成することもできる。
【０１４８】
または、本実施の形態や、別の実施の形態で述べたトランジスタと、表示素子とを組み合わせて、表示装置を構成することが可能である。例えば、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０１４９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１５０】
（実施の形態５）
本実施の形態では、実施の形態３に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
【０１５１】
図１０（Ａ）は、本実施の形態の半導体装置を示す回路図である。
【０１５２】
図１０（Ａ）に示すトランジスタ２６０は、酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタを適用することができ、高速動作が容易である。また、トランジスタ２６２には本発明の一態様に係る酸化物半導体膜を含み実施の形態３で示すトランジスタと同様な構造を有するトランジスタを適用することができ、その特性により長時間の電荷保持を可能とする。
【０１５３】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、本実施の形態に示す半導体装置に用いるトランジスタとしては、ｐチャネル型トランジスタを用いることもできる。
【０１５４】
図１０（Ａ）において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジスタ２６０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）とトランジスタ２６０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ  Ｌｉｎｅ）とトランジスタ２６２のソース電極層又はドレイン電極層の一方とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ２６２のゲート電極層とは、電気的に接続されている。そして、トランジスタ２６０のゲート電極層と、トランジスタ２６２のソース電極層又はドレイン電極層の他方は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子２６４の電極の他方は電気的に接続されている。
【０１５５】
図１０（Ａ）に示す半導体装置では、トランジスタ２６０のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１５６】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ２６２がオン状態となる電位にして、トランジスタ２６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ２６０のゲート電極層、および容量素子２６４に与えられる。すなわち、トランジスタ２６０のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ２６２がオフ状態となる電位にして、トランジスタ２６２をオフ状態とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷が保持される（保持）。
【０１５７】
トランジスタ２６２のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極層の電荷は長時間にわたって保持される。
【０１５８】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１５９】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずトランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１６０】
図１０（Ｂ）に異なる記憶装置の構造の一形態の例を示す。図１０（Ｂ）は、半導体装置の回路構成の一例を示し、図１０（Ｃ）は半導体装置の一例を示す概念図である。まず、図１０（Ｂ）に示す半導体装置について説明を行い、続けて図１０（Ｃ）に示す半導体装置について、以下説明を行う。
【０１６１】
図１０（Ｂ）に示す半導体装置において、ビット線ＢＬとトランジスタ２６２のソース電極層またはドレイン電極層とは電気的に接続され、ワード線ＷＬとトランジスタ２６２のゲート電極層とは電気的に接続され、トランジスタ２６２のソース電極層またはドレイン電極層と容量素子２５４の電極の一方とは電気的に接続されている。
【０１６２】
酸化物半導体を用いたトランジスタ２６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ２６２をオフ状態とすることで、容量素子２５４の電極の一方の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
【０１６３】
次に、図１０（Ｂ）に示す半導体装置（メモリセル２５０）に、情報の書き込み及び保持を行う場合について説明する。
【０１６４】
まず、ワード線ＷＬの電位を、トランジスタ２６２がオン状態となる電位として、トランジスタ２６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の電極の一方に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ２６２がオフ状態となる電位として、トランジスタ２６２をオフ状態とすることにより、容量素子２５４の電極の一方の電位が保持される（保持）。
【０１６５】
トランジスタ２６２のオフ電流は極めて小さいため、容量素子２５４の電極の一方の電位（あるいは容量素子に蓄積された電荷）を長時間にわたって保持することができる。
【０１６６】
次に、情報の読み出しについて説明する。トランジスタ２６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の電極の一方の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０１６７】
例えば、容量素子２５４の電極の一方の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１６８】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０１６９】
このように、図１０（Ｂ）に示す半導体装置は、トランジスタ２６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０１７０】
次に、図１０（Ｃ）に示す半導体装置について、説明を行う。
【０１７１】
図１０（Ｃ）に示す半導体装置は、上部に記憶回路として図１０（Ｂ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０１７２】
図１０（Ｃ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０１７３】
周辺回路２５３に設けられるトランジスタは、トランジスタ２６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０１７４】
なお、図１０（Ｃ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としてもよい。
【０１７５】
トランジスタ２６２として、本発明の一態様に係る酸化物半導体膜をチャネル形成領域に用いるトランジスタを適用することによって、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１７６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１７７】
（実施の形態６）
本実施の形態では、本発明の一態様の酸化物半導体膜を用いた半導体装置および該半導体装置を用いた電子機器の構成について、図１１および図１２を参照しながら説明する。
【０１７８】
図１１は、本発明の一態様の酸化物半導体膜を適用した半導体装置を含む電子機器のブロック図である。
【０１７９】
図１２は、本発明の一態様の酸化物半導体膜を適用した半導体装置を含む電子機器の外観図である。
【０１８０】
図１１に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。
【０１８１】
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成することができる。
【０１８２】
実施の形態３で説明するトランジスタを、メモリ回路９１２に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
【０１８３】
また、実施の形態３で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
【０１８４】
なお、実施の形態３で説明するトランジスタのオフリーク電流が極めて小さい場合は、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたメモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０８を提供することができる。
【０１８５】
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。
【０１８６】
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、画素回路はゲートドライバ９１６と電気的に接続されている。
【０１８７】
実施の形態３で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜用いることができる。これにより、信頼性の高いディスプレイを提供することができる。
【０１８８】
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１８９】
図１２（Ａ）は、携帯型の情報端末であり、本体１１０１、筐体１１０２、表示部１１０３ａ、１１０３ｂなどによって構成されている。表示部１１０３ｂはタッチパネルとなっており、表示部１１０３ｂに表示されるキーボードボタン１１０４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１１０３ａをタッチパネルとして構成してもよい。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１１０３ａ、１１０３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
【０１９０】
図１２（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０１９１】
また、図１２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１９２】
図１２（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
【０１９３】
さらに、図１２（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
【０１９４】
図１２（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。実施の形態３で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。
【０１９５】
また、表示パネル１０３２はタッチパネルを備えており、図１２（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０１９６】
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態３で説明するトランジスタの酸化物半導体膜の膜厚を２μｍ以上５０μｍ以下とすることで形成することができる。
【０１９７】
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図１２（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１９８】
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０１９９】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２００】
図１２（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。実施の形態３で説明するトランジスタを表示部１０５３およびＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
【０２０１】
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０２０２】
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２０３】
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。
【０２０４】
また、実施の形態３で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
【０２０５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【符号の説明】
【０２０６】
Ｓ１０１    工程
Ｓ１０２    工程
Ｓ１０３    工程
Ｓ１０４    工程
Ｓ１０５    工程
Ｓ１０６    工程
２５０    メモリセル
２５１    メモリセルアレイ
２５１ａ    メモリセルアレイ
２５１ｂ    メモリセルアレイ
２５３    周辺回路
２５４    容量素子
２６０    トランジスタ
２６２    トランジスタ
２６４    容量素子
３００    トランジスタ
３０１    基板
３０２    ゲート電極層
３０３    絶縁層
３０４    酸化物半導体膜
３０５ａ    ソース電極層
３０５ｂ    ドレイン電極層
３０６    絶縁層
３０７    絶縁層
３５０    トランジスタ
３５１    絶縁層
３５２    絶縁層
８０１    トランジスタ
８０２    トランジスタ
８０３    トランジスタ
８０４    トランジスタ
８１１    トランジスタ
８１２    トランジスタ
８１３    トランジスタ
８１４    トランジスタ
９０１    ＲＦ回路
９０２    アナログベースバンド回路
９０３    デジタルベースバンド回路
９０４    バッテリー
９０５    電源回路
９０６    アプリケーションプロセッサ
９０７    ＣＰＵ
９０８    ＤＳＰ
９１０    フラッシュメモリ
９１１    ディスプレイコントローラ
９１２    メモリ回路
９１３    ディスプレイ
９１４    表示部
９１５    ソースドライバ
９１６    ゲートドライバ
９１７    音声回路
９１８    キーボード
９１９    タッチセンサ
１０００    スパッタリング用ターゲット
１００１    イオン
１００２    スパッタリング粒子
１００３    被成膜面
１００４    酸化物半導体膜
１０１０    基板
１０２１    本体
１０２２    固定部
１０２３    表示部
１０２４    操作ボタン
１０２５    外部メモリスロット
１０３０    筐体
１０３１    筐体
１０３２    表示パネル
１０３３    スピーカー
１０３４    マイクロフォン
１０３５    操作キー
１０３６    ポインティングデバイス
１０３７    カメラ用レンズ
１０３８    外部接続端子
１０４０    太陽電池セル
１０４１    外部メモリスロット
１０５０    テレビジョン装置
１０５１    筐体
１０５２    記憶媒体再生録画部
１０５３    表示部
１０５４    外部接続端子
１０５５    スタンド
１０５６    外部メモリ
１１００    磁力線
１１０１    本体
１１０２    筐体
１１０３ａ    表示部
１１０３ｂ    表示部
１１０４    キーボードボタン
【図１】
2014055351.tif 000003
【図２】
2014055351.tif 000004
【図５】
2014055351.tif 000005
【図６】
2014055351.tif 000006
【図７】
2014055351.tif 000007
【図８】
2014055351.tif 000008
【図９】
2014055351.tif 000009
【図１０】
2014055351.tif 000010
【図１１】
2014055351.tif 000011
【図１２】
2014055351.tif 000012
【図３】
2014055351.tif 000013
【図４】
2014055351.tif 000014