(57)【要約】【課題】電気光学デバイスチップと回路基板との接続構成を工夫することにより電気光学デバイスチップの小型化が可能な光制御素子を提供する。【解決手段】回路基板と、素子基板と、素子基板に形成された光導波路と、素子基板の厚さ方向一方の主面側に設けられた第１電極と、素子基板の他方の主面側に設けられた第２電極とを備え、信号電極は光導波路を通る光の位相を制御する制御部と制御部に接続された接続ランド部とからなり、接続ランド部は素子基板の主面よりも高い位置にビルドアップされると共に素子基板の主面との間には素子基板の誘電率よりも低い誘電率を有する低誘電率層が設けられており、第２電極は、少なくとも第二の接地電極を有するとともに制御部と協働して光導波路に電界を印加するように配置されており、接続ランド部は、制御部の電極幅よりも広い幅を有して制御部と接続されており、制御部と回路基板の配線電極とを電気的に接続している。【選択図】図３
2014191250.tif 000002
【特許請求の範囲】
【請求項１】
配線電極が設けられた回路基板と、
電気光学効果を有する材料からなる厚さ１０μｍ以下の素子基板と、
前記素子基板に形成された光導波路と、
前記素子基板の厚さ方向一方の主面側に設けられた第１電極と、
前記素子基板の他方の主面側に設けられた第２電極と、を備え、
前記第１電極は、少なくとも信号電極と第一の接地電極とからなるコプレーナー型の電極であるとともに、信号電極は光導波路を通る光の位相を制御する制御部と当該制御部に接続された接続ランド部とからなり、
該接続ランド部は該素子基板の主面よりも高い位置にビルドアップされると共に該素子基板の主面との間には該素子基板の誘電率よりも低い誘電率を有する低誘電率層が設けられており、
前記第２電極は、少なくとも第二の接地電極を有するとともに前記制御部と協働して前記光導波路に電界を印加するように配置されており、
前記接続ランド部は、前記制御部の電極幅よりも広い幅を有して当該制御部と接続されており、前記制御部と前記回路基板の前記配線電極とを電気的に接続していることを特徴とする光制御素子。
【請求項２】
前記低誘電率層は該接続ランド部と対向した該素子基板の主面を含むよう該素子基板上の一部に形成されたことを特徴とする請求項１に記載の光制御素子。
【請求項３】
前記接続ランド部が前記信号電極の長手方向端の少なくとも一方に設けられていることを特徴とする請求項１又は請求項２に記載の光制御素子。
【請求項４】
前記信号電極を複数有し、これら複数の前記信号電極にはそれぞれ独立した制御信号が入力されることを特徴とする請求項１から請求項３のうちいずれか一項に記載の光制御素子。
【請求項５】
前記接続ランド部は、コプレーナー電極型であり、中心導体とグラウンド電極の間隔は、低誘電率層の厚さより小さいことを特徴とする請求項１から請求項４のうちいずれか一項に記載の光制御素子。
【請求項６】
前記接続ランド部は、コプレーナー電極型であり、前記接続ランド部の位置に相当する第一電極の層は、各部の中心導体とグラウンド電極の間隔の総和より大きな幅の開口部を有することを特徴とする請求項１から請求項４のうちいずれか一項に記載の光制御素子。
【請求項７】
前記低誘電率層は、樹脂を用いて形成されている請求項１から請求項６のうちいずれか一項に記載の光制御素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光制御素子に関する。
【背景技術】
【０００２】
ＬｉＮｂＯ３（ＬＮ）など電気光学デバイスチップの制御部、及び接続ランド、接続配線と電気コネクタ、中継基板などとの電気的接続は、ワイヤーボンディング、リボンボンディングが広く用いられており、電気光学デバイスチップ上における信号電極の接続ランド部（パッド部）は、工程に応じたサイズが必要である。光変調器（光制御素子）としての主要機能部分である信号電極が配される部分の光導波路の間隔は２０μｍ〜２００μｍ、広くても３００μｍ程度が一般的であるが、接続ランド部の長さ分としてさらに数百μｍが必要となる。その分、チップの幅が広くなり、１枚の電気光学デバイスを作製するウェハから得られる素子数が減ってしまう。また、ネスト型ＭＺ変調器や複数の電極を有する変調器の場合、制御信号のタイミングを合わせる必要があり、配線電極を屈曲させるなどの構成が必要である。このような構成の場合、さらに広いチップ幅が必要になるので１枚のＬＮウェハから得られる素子数がさらに減ってしまう。
【０００３】
また、配線電極を大きく屈曲させることによる制御信号の減衰および高周波特性の劣化といった問題もある。さらには、ＬＮのＸ板のように、基板主面内の誘電率の異方性が大きい材料を基板として用いてチップの側方に電極を取り出す場合、特許文献５や特許文献６に示される様な配線設計が必要であり、インピーダンスの不連続を防ぐための設計が複雑になるといった問題がある。
【０００４】
この問題を解決するために、特許文献１が提案されている。これは、フリップチップ実装などを用いて、電気光学デバイスチップを配線基板にフェースダウンして実装する方式である。この構成では、接続ランド部の電極幅と光導波路との作用部での電極の幅が同じことを前提としており、ＬＮを電気光学材料としたチップを用いた高周波変調器では、電極の幅が１０μｍまたはそれ以下で、高さは３０μｍ以上の高アスペクト構造となる。
【０００５】
しかしながら、このような細い電極では、半田との溶融による線切れが生じやすく、半田リフローによる配線基板との実装には、厳密な半田の量、温度の制御などが必要となり、量産への適用は容易ではない。また、高アスペクト構造のため、応力により変形しやすく、フリップチップボンディングによる接続では、信号電極の変形や倒れが発生しやすく、量産への適用は容易ではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２８４８３８号公報
【特許文献２】国際公開ＷＯ２００７／１１４３６７号
【特許文献３】特開２００８−２５０２５８号公報
【特許文献４】特開２００９−１３９８４３号公報
【特許文献５】特開２０１０−２３７６１５号公報
【特許文献６】特開２０１０−２３７６２９号公報
【非特許文献１】"Coplanar-Microstrip Transitions for Ultra-Wideband Communications" Mohammed El-Gibari, Dominique Averty, Cyril Lupi, Yann Mahe Hongwu Li and Serge Toutain, chapter 8, Ultra Wideband Communications: Novel Trends - Antennas and Propagation, Edited by Mohammad Matin, ISBN 978-953-307-452-8, Hard cover, 384 pages, Publisher: InTech, Published: August 09, 2011
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半田リフロー工程やフリップチップボンディングが可能となるようなチップの構成については、基本的に接続ランド部を大きく形成するのだが、単純な構成で配線を太くした場合はインピーダンスの不整合や寄生容量が大きくなり、電気光学デバイスとしての特性、特に高周波帯での特性が大幅に劣化してしまう。
【０００８】
特に、特許文献２（図３）に記載されたような薄い電気光学デバイスチップの両面を電極で挟んだ構造においては上記の問題が顕著である。インピーダンスの不整合や寄生容量の問題は、特許文献３に記載されるように、接続ランド部のグラウンド電極を省くことにより、ある程度軽減することは可能である。しかしながら、薄い基板の場合、電気接続用ランドも薄い基板の上部に形成されることから、ボンディングを行う際の熱及び高周波により電気光学効果を有する薄い基板がダメージを受け、クラックや変形する問題が顕著である。そのダメージが光導波路部に達すると光損失の増大や消光比の劣化などデバイスとしての機能が大きく損なわれる。その対策として、配線ランド部を光導波路から遠く離しチップの幅が広くとる必要があった。このように、特許文献２のような構成の電気光学デバイスは、単位長さあたりの効率が極めて高く、デバイスのチップの長さを大幅に小さくすることが可能だが、電気信号線の接続時のダメージ回避のために、チップのサイズダウンには限界があった。
【０００９】
超分極率色素を含んだ電気光学ポリマー材料の場合、特許文献４に示される方法で、実装時のダメージを回避する方法が示されている。これは、作用部電極の上に保護層を設けて、ワイヤーボンディング時のダメージを緩和する方法であり、保護層の材料としては絶縁性材料であれば良い旨が示されている。この方法は、ダメージ防止には一定の効果が見込める、文献中に示される単純な矩形の接続ランドで機能するデバイスであれば、有効な方法でるあるものの、デバイスの高周波における動作特性への悪影響が避けられない。保護膜の誘電率、複素誘電率（tanδ）、それらの特性に応じた膜厚と電極形状、電極の配置の設計を行う必要がある。
【００１０】
また、電気光学ポリマー材料の場合、非特許文献１の図８に示される方法で、インピーダンスの不整合や寄生容量の問題は軽減されることが知られている。電気光学ポリマーデバイスでは、電気光学効果を発現するためのポーリング処理を均質に行うために、スピンコート成膜法による電気光学ポリマー層の厚さを均質にする必要がある。しかしながら、非特許文献１の図８の様に、事前にBack Plane側に電極パターンの形成を行うと、電気光学ポリマー層を精密に均質な厚さにスピンコートすることは極めて困難になる。
【００１１】
本発明は、上記の事情を考慮してなされたものであり、その目的は、電気光学デバイスチップと回路基板を少ない面積で実装した光変調器を提供することである。  
また電気光学デバイスチップと回路基板との接続構成を工夫することにより、光制御素子の特性を劣化させることなく電気光学デバイスチップの小型化が可能な光制御素子を提供することを目的の一つとしている。
【課題を解決するための手段】
【００１２】
本発明に係る光制御素子は、配線電極が設けられた回路基板と、電気光学効果を有する材料からなる厚さ１０μｍ以下の素子基板と、前記素子基板に形成された光導波路と、前記素子基板の厚さ方向一方の主面側に設けられた第１電極と、前記素子基板の他方の主面側に設けられた第２電極と、を備え、前記第１電極は、少なくとも信号電極と第一の接地電極とからなるコプレーナー型の電極であるとともに、信号電極は光導波路を通る光の位相を制御する制御部と当該制御部に接続された接続ランド部とからなり、該接続ランド部は該素子基板の主面よりも高い位置にビルドアップされると共に該素子基板の主面との間には該素子基板の誘電率よりも低い誘電率を有する低誘電率層が設けられており、前記第２電極は、少なくとも第二の接地電極を有するとともに前記制御部と協働して前記光導波路に電界を印加するように配置されており、前記接続ランド部は、前記制御部の電極幅よりも広い幅を有して当該制御部と接続されており、前記制御部と前記回路基板の前記配線電極とを電気的に接続していることを特徴とする。
【００１３】
また、前記低誘電率層は該接続ランド部と対向した該素子基板の主面を含むよう該素子基板上の一部に形成された構成としてもよい。
【００１４】
また、前記接続ランド部が前記信号電極の長手方向端の少なくとも一方に設けられている構成としてもよい。
【００１５】
また、前記信号電極を複数有し、これら複数の前記信号電極にはそれぞれ独立した制御信号が入力される構成としてもよい。
【００１６】
また、前記接続ランド部がコプレーナー電極型であり、中心導体とグラウンド電極の間隔が低誘電率層の厚さより小さい構成としてもよい。
【００１７】
また、前記接続ランド部がコプレーナー電極型であり、前記接続ランド部の位置に相当する第一電極の層が各部の中心導体とグラウンド電極の間隔の総和より大きな幅の開口部を有する構成としてもよい。
【００１８】
また、前記低誘電率層は、樹脂を用いて形成されている構成としてもよい。
【発明の効果】
【００１９】
本発明によれば、光制御素子における電極構造は主要部電極がＧ−ＣＰＷ構造となっている一方、接続ランド部における電極構造はＧ−ＣＰＷ構造ではなくＣＰＷ構造にすることで、フリップチップボンディングやリフローボンディング等のコンパクト実装下でもインピーダンスの不整合や寄生容量の増加、高周波特性の劣化を回避することができる。
【００２０】
従来は、制御部の端部を素子基板の側方へ向かって湾曲させる構造であったためチップの幅を広くとる必要があったが、本発明では、制御部の端部を素子基板の側方へ向かって湾曲させない構造のため、チップの幅を狭くすることができる。
【００２１】
また、制御信号の伝搬方向が素子基板の主面において変わることがないので、誘電率に異方性がある材料を素子基板にした場合でも電極の設計が複雑にならない。
【００２２】
また、接続ランド部が、該素子基板の誘電率よりも低い誘電率を有する低誘電率層を介して該素子基板の主面よりも高い位置にビルドアップされているため、接続ランド部の配線幅が広い場合であっても、上記したようなインピーダンスの不整合の発生や寄生容量の増加を抑えることができ、特に、高周波領域での光変調の特性劣化を防止することができる。加えて、素子基板の主面において配線を取り回す必要が無くなり、複数信号の位相差の調整回路の設計などの自由度が著しく向上する。
【００２３】
これにより、電極の設計自由度が向上するとともに、光制御素子の特性を劣化させることなく、１枚のウェハからのチップの取り数を大幅に向上することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態に係る光制御素子の概略構成を示す断面図。
【図２】本実施形態に係る電気光学デバイスチップの概略構成を示す平面図。
【図３】本実施形態に係る電気光学デバイスチップの概略構成を示す断面図。
【図４】本実施形態に係る接続ランド部及び表面側グランド部の構成を示す平面図。
【図５】本実施形態に係る回路基板の構成を示す斜視図。
【図６】本実施形態に係る電気光学デバイスチップの実装動作を示す断面図。
【図７】従来の光制御素子の概略構成を示す斜視図。
【図８】変形例に係る電気光学デバイスチップの概略構成を示す平面図。
【図９】変形例に係る電気光学デバイスチップの概略構成を示す断面図。
【図１０】変形例に係る電気光学デバイスチップの概略構成を示す平面図。
【図１１】変形例に係る電気光学デバイスチップの概略構成を示す平面図。
【図１２】変形例に係る電気光学デバイスチップの概略構成を示す断面図。
【発明を実施するための形態】
【００２５】
以下、図面を参照し、本発明の実施形態について説明する。  
図１は、本実施形態に係る光制御素子１００の概略構成を示す断面図である。  
図１に示すように、光制御素子１００は、電気光学デバイスチップ１０及び回路基板３０を備えている。光制御素子１００は、例えばフェースダウンボンディングの一形態であるフリップチップボンディングにより、電気光学デバイスチップ１０と回路基板３０とが接続されている。
図２は、電気光学デバイスチップ１０の概略構成を示す平面図である。図３は、図２におけるＸ−Ｘ間の断面構成を示す図であり、便宜上、光導波路１３ａ及び１３ｄを図示している。  
図２及び図３に示すように、電気光学デバイスチップ１０は、誘電体であるニオブ酸リチウム結晶（ＬＮ）を用いて厚さ１０μｍ以下の平板形状に形成された素子基板１１を有している。素子基板１１は、一方向に長手となるようにカットされている。素子基板１１の内部には、複数の光導波路１３ａ、１３ｂ、１３ｃ、１３ｄが形成されている。複数の光導波路１３ａ、１３ｂ、１３ｃ、１３ｄは、素子基板１１の第一面（一方の主面）１１ａの近傍または素子基板１１の第二面（もう一方の主面）１１bの近傍あるいは素子基板１１の内部に配置されており、素子基板１１の長手方向に沿って形成されている。
【００２６】
光導波路１３ａは、一端が入力用の光ファイバ４１に接続され、他端がＹ分岐によって２つの光導波路１３ｂ、光導波路１３ｃに接続されている。光導波路１３ｂ、１３ｃは、素子基板１１の短手方向に並んで配置されている。光導波路１３ｂ、１３ｃは、素子基板１１の長手方向に沿って互いに平行に延在する直線部分を有している。当該直線部分は、光導波路１３ａ〜１３ｄのＭＺ干渉計の分岐した光が平行に伝搬する部分となる。光導波路１３ｂ、１３ｃは、Ｙ分岐によって１つの光導波路１３ｄに接続され、他端は出力用の光ファイバ４２に接続されている。本実施形態における光導波路１３ａ〜１３ｄは、マッツエンダー（ＭＺ）型の光導波路を構成している。
【００２７】
光導波路１３ａ〜１３ｄは、素子基板１１の第一面１１ａまたは素子基板１１の第二面（もう一方の主面）１１ｂにおいて、光導波路１３ａ〜１３ｄの両側に凹部や溝を設けることで直接形成された、もしくは素子基板１１の第一面１１ａ上または素子基板１１の第二面（もう一方の主面）１１ｂ上に部分的成膜により形成されたリッジ型光導波路であるが、本発明はこれに限定されることなく光導波路の両側に溝を有さない従来の構造など、他の光導波路構造においても適用可能である。
【００２８】
光導波路１３ａ〜１３ｄが配置された素子基板１１の第一面１１ａ上には、第一電極２１及び低誘電率層１２が形成されている。第一電極２１は、信号電極１４と、第一接地電極１５とを有するコプレーナ型（Coplanar waveguide：ＣＰＷ）の電極である。信号電極１４及び第一接地電極１５は、例えば金（Ａｕ）を用いて同一層に形成されている。
【００２９】
信号電極１４は、平面視において、光導波路１３ｂ、１３ｃの直線部分に重なる領域にそれぞれ１つずつ配置されており、直線状に形成されている。信号電極１４に制御信号を印加することにより、光導波路１３ｂ、１３ｃを並行する光の位相を変化させ、出力光の位相や強度を制御することが可能となっている。このように、信号電極１４は、光導波路１３ｂ、１３ｃにおける光の位相の変化に寄与する部分（制御部１９）を有している。本実施形態では、信号電極１４の長手方向の略全体の区間が制御部１９に対応しているが、これに限られることは無い。例えば、信号電極１４の長手方向の寸法を、光導波路１３ｂ、１３ｃの直線部分の長手方向の寸法よりも大きくすることにより、信号電極１４の長手方向の一部の区間のみが制御部１９となるようにしてもよい。
【００３０】
本実施形態では２つの信号電極１４が設けられた構成となっているが、１つ、あるいは３つ以上設けた構成としても構わない。例えばオートバイアス回路等を含む周辺経路が配置された回路基板３０へ電気光学デバイスチップ１０を実装する場合、これら複数の信号電極１４にはそれぞれ独立した制御信号が入力されることになる。従来の構成では、３つ以上の電極を持つ光制御素子は電気光学デバイスチップの幅を更に大きくすることになるが、本発明の構成を適用することで電気光学デバイスチップの幅を抑えることができ、１枚のウェハからのチップの取り数を向上さることができるため、効果は更に大きいものとなる。
【００３１】
第一接地電極１５には、光導波路１３ｂ、１３ｃ（信号電極１４）の少なくとも直線部分（制御部１９）に対応する領域を含む大きさで形成された一対の開口部１５ａが設けられている。開口部１５ａは信号電極１４の形成領域よりも広い開口面積を有するもので、これら各開口部１５ａ内の略中央部分に信号電極１４が配置された構成となっている。開口部１５ａは、所定の寸法に形成されている。
【００３２】
低誘電率層１２は、信号電極１４、第一接地電極１５を覆うと共に素子基板１１の第一面１１ａのほぼ全面を覆うように形成されている。低誘電率層１２の構成材料としては、例えばポリイミドやエポキシなどよりも誘電率（又は誘電損失）の小さい材料を用いることが高周波特性の確保の点から望ましい。このような材料としては、例えばＢＣＢやフッ素樹脂、シリコーン樹脂などが挙げられる。空孔構造をもつ樹脂、発泡樹脂やより低誘電率の樹脂の粒子を含む樹脂でも良い。低誘電率層１２には、信号電極１４に接続されたコンタクトホール１４Ａ、１４Ｂと、第一接地電極１５に接続されたコンタクトホール１５Ｃとが形成されている。
【００３３】
低誘電率層１２の表面１２ａには、接続ランド部１６Ａ、１６Ｂと、表面側グランド部１６Ｃとが形成されている。接続ランド部１６Ａ、１６Ｂは、電気光学デバイスチップ１０を回路基板３０上へ実装する際、電気光学デバイスチップ１０の信号電極１４と回路基板３０の配線電極とを電気的に接続するためのものである。表面側グランド部１６Ｃは、電気光学デバイスチップ１０の第一接地電極１５と回路基板３０の接地電極とを電気的に接続するためのものである。
【００３４】
接続ランド部１６Ａは、表面１２ａのうち、コンタクトホール１４Ａの上端から光ファイバ４１側の端部（以下、第一端部と表記する。）へ向けて、素子基板１１の長手方向に延びるように形成されている。接続ランド部１６Ａは、第一端部へ向けて、幅方向（延在方向に直交する方向）の寸法が徐々に大きくなるように形成されている。
【００３５】
接続ランド部１６Ｂは、表面１２ａのうち、コンタクトホール１４Ｂの上端から光ファイバ４２側の端部（以下、第二端部と表記する。）へ向けて、素子基板１１の長手方向に平行に延在するように形成されている。接続ランド部１６Ｂは、第二端部へ向けて、幅方向の寸法が徐々に大きくなるように形成されている。
【００３６】
図４は、接続ランド部１６Ａ及び表面側グランド部１６Ｃの構成を示す平面図である。以下、接続ランド部１６Ａ、１６Ｂの構成を説明するに当たり、図４を用いて接続ランド部１６Ａを例に挙げて説明する。以下の説明は、接続ランド部１６Ｂに対しても適用可能である。
【００３７】
接続ランド部１６Ａは、コンタクトホール１４Ａ側から第一端部側へ向けて配置された３つの部分（引き回し部６１、テーパー部６２、接続部６３）を有している。引き回し部６１は、コンタクトホール１４Ａに接続されており、均一な幅となるように形成されている。テーパー部６２は、引き回し部６１から接続部６３へ向けて徐々に幅が広がるように形成されている。接続部６３は、回路基板３０の配線電極に接続される。接続部６３は、延在方向の全体に亘って、テーパー部６２によって拡大された幅Ｗ１を維持するように形成されている。接続部６３の幅Ｗ１は、例えば信号電極１４（制御部１９）の幅よりも大きくなっている。
【００３８】
表面側グランド部１６Ｃは、接続ランド部１６Ａを含む領域に形成された開口部６４を有している。開口部６４は、接続ランド部１６Ａの引き回し部６１、テーパー部６２及び接続部６３の形状に対応する形状に形成されている。具体的には、開口部６４は、接続ランド部１６Ａと表面側グランド部１６Ｃとの間の距離（幅）Ｗ２及びＷ３が接続ランド部１６Ａの延在方向の全体に亘って形成されている。この構成により、接続ランド部１６Ａの設計自由度と特性が確保され、接続ランド部１６Ａのインピーダンスが不連続となるのを回避したり、信号の回り込みによる劣化を抑制したりすることができる。
【００３９】
なお、接続部６３の幅Ｗ１と隙間６５の幅Ｗ２及びＷ３との間は、例えばＷ１：Ｗ２：Ｗ３＝１：５：５のように一定の比率の漏斗状とする設計が簡便だが、インピーダンスの不連続性が小さくなる形状であれば、放物線状のテーパー状、多段階の階段状などの形状であってもよい。インピーダンスの不整合による反射が最小となるように形成することが好ましいが、勿論当該比率に限られることは無い。また、開口部６４の幅方向の寸法（Ｗ１＋Ｗ２＋Ｗ３）は、回路基板３０の配線電極に接続しやすいように低誘電率層１２の層厚Ｄ１（図２参照）よりも大きくしてもよい。開口部６４の幅方向の寸法（Ｗ１＋Ｗ２＋Ｗ３）が広いこの構成は、本来、第一接地電極１５と表面側グランド部１６Ｃとの間で電界の回り込みが発生しやすく、電界の回り込みが第一電極層に達して制御信号のクロストークや干渉が起こりやすい構成であるが、下記の構成を取ることにより、低誘電率層１２を挟んで形成される第一接地電極１５と表面側グランド部１６Ｃとの間で電界の回り込みが生じるのを防ぐことができる。低誘電率層１２の層厚Ｄ１が隙間６５の幅Ｗ２（又はＷ３）の値よりも大きい構成とする（Ｄ１＞Ｗ２（又はＷ３））。回路特性設計上の都合や製上の制約などにより、層厚Ｄ１が隙間６５の幅Ｗ２（又はＷ３）の値よりも小さくなる場合には、第一接地電極１５の開口部１５ａと表面側グランド部１６Ｃの開口部６４との距離が幅Ｗ２（又はＷ３）よりも大きくなるように、第一接地電極１５を切り欠いた構成とする。
【００４０】
一方、素子基板１１の第二面（他方の主面）１１ｂには、第二電極２２及び低誘電率層１７が形成されている。第二電極２２は、素子基板１１の表面側に設けられた信号電極１４と協働して光導波路１３ａ〜１３ｄに電界を印加する第二接地電極２３を有する。第二接地電極２３は、第二面１１ｂの所定の領域に亘って形成されている。
【００４１】
低誘電率層１７は、第二接地電極２３を覆うと共に第二面１１ｂのほぼ全面を覆うように形成されている。低誘電率層１７の構成材料としては、例えば酸化シリコン、窒化ケイ素、アルミナなどの公知の材料や接着剤を含む樹脂などが挙げられる。素子基板１１を構成する材質が強誘電体結晶や常誘電体結晶の場合は、当該材料は、素子基板１１を構成する材質の誘電率よりも低い誘電率を有する材料で構成する方が高速動作の点で有利である。
【００４２】
本実施形態においては、接続ランド部１６Ａ、１６Ｂ以外の領域では、第二接地電極２３の構成により第一電極２１における電極構成がＧ−ＣＰＷ構造とされ、接続ランド部１６Ａ、１６Ｂにおける電極構成がＣＰＷ構造、マイクロストリップライン構造又は接続バンプ構造となっている。
【００４３】
低誘電率層１７上には、補強基板（保持基板）１８が設けられている。補強基板１８は、石英ガラスなどのガラス基板より構成されている。補強基板１８としては、誘電特性、導電性など電気的特性についての条件は特にないが、補強基板としての機械的特性が求められ、特に素子基板１１を構成する材質と同じ熱膨張係数を有するものが望ましい。なお、低誘電率層１２を厚く（例えば、１００μｍ〜５００μｍ程度に）形成することにより、所定の強度を確保することができるため、この場合には、補強基板１８を省略することができる。
【００４４】
上記のように構成された電気光学デバイスチップ１０の信号電極１４に電圧を印加して電界を生じさせると、電気光学デバイスチップ１０すなわちニオブ酸リチウムの結晶の屈折率が変化する電気光学効果により、信号電極１４の下層に配置された２つの光導波路１３ｂ、１３ｃを通る光の位相がそれぞれ変化する。そして、これら２つの光導波路１３ｂ、１３ｃが合成するＹ分岐において位相の異なる２つの光が合波され、強度変調が行われる。このようにして、光出力用の光ファイバ４１から出力される光が変調される。
【００４５】
次に、回路基板３０の構成を説明する。  
図５は、回路基板３０の構成を示す斜視図である。  
図５に示すように、回路基板３０の基板３１は、高周波に対応の配線基板であり材質は低誘電損失のセラミック、ガラスや樹脂を用いる。基板３１の表面に電極及び配線が配置され、電気光学デバイスチップ１０を制御する駆動回路、オートバイアス回路等を構成する回路部品が取り付けられるが、図５においてこのような配線や回路部品は省略し、電気光学デバイスチップ１０を接続する一対の信号電極３２ａ、一対の信号電極３２ｂ、３つ接地電極３３ａ及び３つの接地電極３３ｂを示す。
【００４６】
信号電極３２ａは基板３１の長手方向一方の側部に配置され、信号電極３２ｂは基板３１の長手方向他方の側部に配置されており、信号電極３２ａ及び３２ｂの各々の一端には接続ランド部３５ａ，３５ｂが設けられている。具体的には、信号電極３２ａの信号電極３２ｂ側の一端には接続ランド部３５ａが設けられ、信号電極３２ｂの信号電極３２ａ側の一端には接続ランド部３５ｂが設けられている。
【００４７】
図２等に示す電気光学デバイスチップ１０をその表面側を回路基板３０の表面と対向させて実装させたときに、電気光学デバイスチップ１０の各信号電極１４の一端にそれぞれ設けられた接続ランド部１６Ａが回路基板３０の信号電極３２ａの接続ランド部３５ａにバンプ３４を介して接続され、信号電極１４の他端にそれぞれ設けられた接続ランド部１６Ｂが回路基板３０の信号電極３２ｂの接続ランド部３５ｂにバンプ３４を介してそれぞれ接続されることとなる。
【００４８】
接地電極３３ａおよび接地電極３３ｂは、信号電極３２ａ、３２ｂと平面視で重ならない領域にこれらとは所定の間隔をおいて配置されており、回路基板３０の幅方向に、３つの接地電極３３ａと２つの信号電極３２ａとが交互に配置されているとともに、３つの接地電極３３ｂと信号電極３２ｂとが交互に配置されている。そして、接地電極３３ａおよび接地電極３３ｂの一端にはそれぞれ接続ランド部３６が設けられている。回路基板３０上に電気光学デバイスチップ１０を実装させた際に、接続ランド部３６は電気光学デバイスチップ１０の表面側グランド部１６Ｃに接続されることとなる。
【００４９】
また、一対の信号電極３２ａ及び一対の信号電極３２ｂは、それぞれの一端側がゆるやかな曲率で基板３１の短手方向一方の側方に向かう曲げ形状とされ、基板３１の側方に達した各々の端部が不図示のコネクタに接続される。なお、信号電極３２ａ，３２ｂ、接地電極３３ａ，３３ｂの配線形状やピッチはパッケージやそのコネクタ位置等の条件により適宜選択できる。
【００５０】
次に、回路基板３０上への電気光学デバイスチップ１０の実装方法について述べる。図６は、電気光学デバイスチップ１０の実装動作を示す断面図である。回路基板３０の信号電極３２ａ，３２ｂ及び接地電極３３ａ，３３ｂと、電気光学デバイスチップ１０の信号電極１４及び第一接地電極１５との接続は、次のように行う。
【００５１】
図６に示すように、まず、回路基板３０の接続ランド部３５ａ，３５ｂ及び接続ランド部３６上に、金、半田等のバンプ３４をそれぞれ形成する。そして、各接続ランド部３５ａ，３５ｂ，３６上にバンプ３４が形成された回路基板３０上に、電気光学デバイスチップ１０を上下反対向きにして第一電極２１が形成された側（第一面１１ａ側）を回路基板３０と対向させて載置させる。このとき、電気光学デバイスチップ１０の接続ランド部１６Ａ，１６Ｂ及び表面側グランド部１６Ｃと、回路基板３０の接続ランド部３５ａ，３５ｂ，３６との位置合わせを行いながら、回路基板３０上に電気光学デバイスチップ１０を載置させ、リフロー、熱圧着、超音波接合、表面活性化常温接合等の方法によりボンディングを行う。このようにして、図１に示した光制御素子１００を構成する。
【００５２】
電気光学デバイスチップ１０と回路基板３０との接続方法には、一般的なフリップチップボンダ等の装置を用いることができる。電気光学デバイスチップ１０の一対の接続ランド部１６Ａと回路基板３０の一対の接続ランド部３５ａ、電気光学デバイスチップ１０の一対の接続ランド部１６Ｂと回路基板３０一対の接続ランド部３５ｂ、電気光学デバイスチップ１０の表面側グランド部１６Ｃと回路基板３０接続ランド部３６（接地電極３３ａ，３３ｂ）とが、それぞれバンプ３４を介して接続される。
【００５３】
ＬＮのような比誘電率の高い材料からなる薄い基材を素子基板１１として用いる場合、その厚さ方向で接続ランド部と接地電極とが対向するＧ−ＣＰＷの構成で接続ランド部の幅を広くすると、インピーダンスが非常に小さくなり、インピーダンス不連続の発生、あるいは、寄生容量の増大による高周波特性の劣化が生じてしまう。
【００５４】
しかしながら、本実施形態のように、接続ランド部１６Ａ、１６Ｂが、該素子基板１１の誘電率よりも低い誘電率を有する低誘電率層１２を介して該素子基板１１の第一面１１ａよりも高い位置にビルドアップされているため、接続ランド部１６Ａ、１６Ｂの配線幅が広い場合であっても、上記したようなインピーダンスの不整合の発生や寄生容量の増加を抑えることができ、特に、高周波領域での光変調の特性劣化を防止することができる。
【００５５】
また、図７に示す従来のように、信号電極１４（制御部１９）の端部を電気光学デバイスチップ１０の側方へ湾曲させて形成する必要がないため製造が容易になる。また、従来は、信号電極１４（制御部１９）の端部を素子基板１１の側方へ向かって湾曲させる構造であったためチップの幅を広くとる必要があったが、本発明では、信号電極１４の端部を素子基板１１の側方へ向かって湾曲させない構造のためチップの幅を狭くすることができ、１枚のウェハからのチップの取れ数を大幅に向上することが可能となる。特に、リッジ型光導波路の場合は工程数や加工時間も多くかかるためコスト面での効果が非常に大きい。また、電気光学デバイスチップ１０および周辺回路を１枚の回路基板３０に実装することができるので、低コスト化を図ることができる。
【００５６】
また、信号電極１４をストレートすなわち直線状に形成することで、制御信号の伝搬送方向が変わることがないので、誘電率に異方性のある材料を素子基板１１にした場合でも、電極の設計が複雑になることはない。また、信号電極１４を曲線構造にしていた従来の構成と異なり、高周波応答成分の劣化及び反射を低減することができる。また、信号電極１４を電気光学デバイスチップ１０上で取り回す必要がなくなり、複数信号の位相差の調整経路の設計などの自由度が増すとともに、短尺化も可能となり、特性の向上が得られる。
【００５７】
また、接続ランド部１６Ａ、１６Ｂは、電気光学デバイスチップ１０と回路基板３０との接続方法に応じて設定され、適当な幅（太さ）、平面形状とされる。これにより半田リフローによる接続の際、半田との溶融による線切れを回避することができるとともに、厳密な半田の量、温度の制御許容幅などが緩和され、量産への適用が容易になる。
【００５８】
また、信号電極１４はＧ−ＣＰＷ構造のため、回路基板３０との接続のために単に線幅を広くしただけでは、インピーダンスの不整合の発生や寄生容量の増大が発生し、光制御素子１００としての特性が大幅に低下してしまうことが懸念されていた。しかしながら、本実施形態のように、信号電極１４の両端に信号電極１４より広い幅を有する接続ランド部１６Ａ，１６Ｂをそれぞれ設けることにより、回路基板３０へのプリップチップボンディング実装時の応力による信号電極１４の変形や倒れなどを回避することができる。また、電気光学デバイスチップ１０の信号電極１４と回路基板３０とを接続ランド部１６Ａ，１６Ｂを介して直接接続するため、過剰な寄生容量の増大を生じる余地が少ない。
【００５９】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。  
例えば、図８及び図９に示すように、接続ランド部２１６Ａ、２１６Ｂを更にビルドアップする構成としてもよい。この場合、低誘電率層１２の上層側に第二低誘電率層２１２が形成されており、第二低誘電率層２１２の表面２１２ａに接続ランド部２１６Ａ、２１６Ｂ及び表面側グランド部２１６Ｃが形成されている。
【００６０】
接続ランド部２１６Ａ、２１６Ｂは、第二低誘電率層２１２を貫通するコンタクトホール２１４Ａ、２１４Ｂを介して、接続ランド部１６Ａ、１６Ｂに接続されている。同様に、表面側グランド部２１６Ｃは、コンタクトホール２１５Ｃを介して表面側グランド部１６Ｃに接続されている。
【００６１】
このように、接続ランド部２１６Ａ、２１６Ｂを階層的にビルドアップすることにより、接続ランド部２１６Ａ、２１６Ｂの大きさをより大きくすることが可能となる。なお、この場合において、開口部６４の幅方向の寸法（Ｗ１＋Ｗ２＋Ｗ３）は、低誘電率層１２の層厚Ｄ１（図９参照）及び第二低誘電率層２１２の層厚Ｄ２（図９参照）よりも大きくしてもよい。開口部６４の幅方向の寸法（Ｗ１＋Ｗ２＋Ｗ３）が広いこの構成は、本来、第一接地電極１５と表面側グランド部１６Ｃとの間で電界の回り込みが発生しやすく、電界の回り込みが第一電極層に達して制御信号のクロストークや干渉が起こりやすい構成であるが、下記の構成を取ることにより、低誘電率層１２を挟んで形成される第一接地電極１５と表面側グランド部１６Ｃとの間で電界の回り込みが生じるのを防ぐことができる。低誘電率層１２の層厚Ｄ１が隙間６５の幅Ｗ２（又はＷ３）の値よりも大きい構成とする（Ｄ１＞Ｗ２（又はＷ３））。回路特性設計上の都合や製上の制約などにより、層厚Ｄ１が隙間６５の幅Ｗ２（又はＷ３）の値よりも小さくなる場合には、第一接地電極１５の開口部１５ａと表面側グランド部１６Ｃの開口部６４との距離が幅Ｗ２（又はＷ３）よりも大きくなるように、第一接地電極１５を切り欠いた構成とする。
【００６２】
また、例えば上記実施形態では、接続ランド部１６Ａ、１６Ｂが直線状に形成された構成を例に挙げて説明したが、これに限られることは無い。例えば図１０に示すように、接続ランド部１６Ａ、１６Ｂが曲がった状態で形成された構成であってもよい。図１０に示す構成においては、２つの接続ランド部１６Ａが電気光学デバイスチップ１０の短手方向に拡大しつつ、当該電気光学デバイスチップ１０の長手方向に延在するように形成されている。この構成によれば、接続ランド部１６Ａ同士の距離を大きくすることができ、配線間隔のピッチが拡大され外部配線回路のとの接続が簡便になる。
【００６３】
また、例えば図１１に示すように、接続ランド部１６Ａ、１６Ｂがコンタクトホール１４Ａの位置から電気光学デバイスチップ１０の短手方向に延在するように形成された構成であってもよい。この構成を、ＱＰＳＫ光変調器、１６ＱＡＭ光変調器や光マトリクススイッチなどの複数の光に作用する機能部が集積されているデバイスに用いれば、制御信号配線の取り回しの自由度を大幅に上げることができる。特に遅延線の配置設計に有効である、さらに、接続ランド部１６Ａ、１６Ｂがコンタクトホール１４Ａの位置から信号電極１４のある方向に折り返した配置とすれば、チップの短尺化にも有効である。開口部６４は、接続ランド部１６の配置に応じて設計されるが、配線配置の都合で当該開口部６４が一区間で設けられなかったり、開口部６４が一区間で狭小箇所を含んだりしても、その一区間がデバイスの使用駆動周波数の波長の１／４以下の長さであれば、実用上の支障が無い。
【００６４】
また、上記実施形態では、信号電極１４の延在方向の両端がそれぞれコンタクトホール１４Ａ、１４Ｂを介してビルドアップされた構成を例に挙げて説明したが、これに限られることは無く、信号電極１４のいずれか一方の端部のみがビルドアップされた構成であってもよい。
【００６５】
また、上記実施形態では、接続ランド部１６Ａ、１６Ｂ及び表面側グランド部１６Ｃをビルドアップさせる構成を例に挙げて説明したが、これに限られることは無い。例えば、図１２に示すように、接続ランド部１６Ａ、１６Ｂのみを選択的にビルドアップさせる構成であってもよい。
【００６６】
図１２に示す構成においては、低誘電率層３１２が局所的に設けられている。具体的には、信号電極１４の延在方向の両端部を覆うように低誘電率層３１２が設けられている。低誘電率層３１２には、それぞれコンタクトホール１４Ａが形成されており、低誘電率層３１２の上面３１２ａには接続ランド部１６Ａ、１６Ｂが形成されている。
【００６７】
この構成によれば、信号電極１４（制御部１９）を伝搬する制御信号が低誘電率層３１２から受ける誘電損失の影響が小さくなるため、低誘電率層３１２としてポリイミドなどの誘電損失の比較的大きい材料を用いることができる。また、マイクロ波の速度低下もほとんど発生しないため、設計上の自由度が高められることになる。
【００６８】
以上、本発明の効果が特に高いＬＮを例にして説明したが、これに限られることは無く、例えばＬｉＴａＯ３，ＫＨ２ＰＯ４，ＰＺＴ、ＰＬＺＴ、ＫＴＰなどの強誘電体、ＫＴＮやＳｒＴｉＯ３などの高誘電率の常誘電体結晶、ＣＬＤ型やＦＴＣ型の色素を含んだ電気光学ポリマー材料、ＩｎＰ，ＧａＡｓ，ＩｎＧａＡｓ、歪みＳｉなどの半導体や、それらの複合材料などを用いたデバイスにおいても有効であることは、言うまでもない。
【００６９】
また、説明を簡単にするため、低誘電率層１２とコンタクトホール１４の作製についてビルドアップ配線法を用いて説明してきたが、他の方法での形成も可能である。例えば、いったん低誘電率層を他の材料より犠牲層として形成しておき、チップの実装の際、あるいは実装の後に、低誘電率層１２またはその一部を、溶剤による溶解や溶出、腐食性ガスによる分解、機械的な剥離や研削、アブレーション、超音波破砕などの手法によって取りのぞいて、空洞としても良い。さらに、取りの除いた空間を他の低損失誘電体で置き換えても良い。取り除く場合も置き換える場合も、特性設計にあたっては最終のデバイス形態での材料の電気的特性（誘電率、透磁率、導電率など）を考慮が必要であることは、言うまでもない。低誘電率層１７、補強基板（保持基板）１８についても、同様である。
【００７０】
各図では、図が複雑になるのを回避するため、第一電極のグラインド電極、第２電極のグラウンド電極、表面側グラウンド電極の接続部の表示は省略してある。これらの接地電極はビアホール、スルーホール、支持筐体などを経由して互いに接続されている。
【符号の説明】
【００７１】
１０…電気光学デバイスチップ  １１…素子基板  １１ａ…第一面  １１ｂ…第二面  １２…低誘電率層  １２ａ…表面  １３ａ〜１３ｄ…光導波路  １４…信号電極  １４Ａ、１４Ｂ…コンタクトホール  １５…第一接地電極  １５ａ…開口部  １５Ｃ…コンタクトホール  １６Ａ、１６Ｂ…接続ランド部  １６Ｃ…表面側グランド部  １９…制御部  ２１…第一電極  ２２…第二電極  ２３…第二接地電極  ３０…回路基板  １００…光制御素子
【図１】
2014191250.tif 000003
【図２】
2014191250.tif 000004
【図３】
2014191250.tif 000005
【図４】
2014191250.tif 000006
【図５】
2014191250.tif 000007
【図６】
2014191250.tif 000008
【図７】
2014191250.tif 000009
【図８】
2014191250.tif 000010
【図９】
2014191250.tif 000011
【図１０】
2014191250.tif 000012
【図１１】
2014191250.tif 000013
【図１２】
2014191250.tif 000014