(57)【要約】【課題】  本発明は、暗電流を低減し、高Ｓ／Ｎ比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供することを課題とする。【解決手段】  光電変換素子は、第１電極層と、前記第１電極層に積層されるｐ型半導体層と、前記ｐ型半導体層に積層されるｎ型半導体層と、前記ｎ型半導体層に積層される第２電極層とを具え、前記ｎ型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が向上された酸化ガリウムで構成される。【選択図】図１
2014209538.tif 000002
【特許請求の範囲】
【請求項１】
第１電極層と、
前記第１電極層に積層されるｐ型半導体層と、
前記ｐ型半導体層に積層されるｎ型半導体層と、
前記ｎ型半導体層に積層される第２電極層と
を具え、
前記ｎ型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層で構成される、光電変換素子。
【請求項２】
前記ｎ型半導体層を構成する不純物注入によってキャリア濃度が増大された酸化ガリウム層は、Ｓｎ、Ｇｅ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、又はＷのうちの少なくとも一つの元素が不純物として注入されている、請求項１記載の光電変換素子。
【請求項３】
前記ｐ型半導体層は、カルコパイライト型半導体を主体とする半導体層で構成される、請求項１又は２に記載の光電変換素子。
【請求項４】
前記ｎ型半導体層を構成する酸化ガリウム層は、周波数が１Ｈｚ以下のパルスレーザを用いるパルスレーザ蒸着法で成膜される、請求項１乃至３のいずれか一項記載の光電変換素子。
【請求項５】
基板の上に第１電極層を形成する工程と、
前記第１電極層に積層されるｐ型半導体層を形成する工程と、
前記ｐ型半導体層に積層されるｎ型半導体層を形成する工程と、
前記ｎ型半導体層に積層される第２電極層を形成する工程と
を具え、
前記ｎ型半導体層を形成する工程は、酸素欠陥又は不純物注入によってキャリア濃度が増大された酸化ガリウム層を形成する工程である、光電変換素子の製造方法。
【請求項６】
前記ｎ型半導体層を形成する工程は、周波数が１Ｈｚ以下のパルスレーザを用いるパルスレーザ蒸着法で、前記酸化ガリウム層を形成する工程である、請求項５記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高Ｓ／Ｎ比が得られる光電変換素子、及び、光電変換素子の製造方法に関する。
【背景技術】
【０００２】
従来より、カルコパイライト型半導体であるＣｕＩｎ１−ｘＧａｘＳｅ１−ｙＳｙをｐ型半導体層に用いた光電変換素子は、主に太陽電池として利用されており、高い光吸収係数、高い量子効率およびエネルギー変換効率、光照射による劣化が少ないといった利点を有している（例えば、非特許文献１、２参照）。
【０００３】
これに対し、膜構造を工夫することで暗電流を低減する光電変換装置が考案されている（例えば、特許文献１）。この光電変換装置のように、カルコパイライト型半導体をイメージセンサなどの目的で電界印加動作させる例は少なく、ｎ型半導体層としては、太陽電池で主流である硫化カドミウム（ＣｄＳ）が使用されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Jpn.J.Appl.Phys. vol.32, Suppl.32-3, pp.113-115 (1993)
【非特許文献２】東京農工大学 博士論文「三元化合物半導体の光デバイスへの応用」田中  克、平成八年
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１、２記載のカルコパイライト型半導体を光電変換層に用いた光電変換素子では、電界印加時における暗電流が大きく、充分なＳ／Ｎ比は得られていない。これは、正孔障壁が不十分だからである。
【０００７】
また、特許文献１記載の光電変換装置は、ｎ型半導体層にカドミウムを使用するという点で好ましくない。
【０００８】
そこで、本発明は、暗電流を低減し、高Ｓ／Ｎ比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一局面の光電変換素子は、第１電極層と、前記第１電極層に積層されるｐ型半導体層と、前記ｐ型半導体層に積層されるｎ型半導体層と、前記ｎ型半導体層に積層される第２電極層とを具え、前記ｎ型半導体層は、酸素欠陥又は不純物注入によってキャリア濃度が向上された酸化ガリウムで構成される。
【発明の効果】
【００１０】
暗電流を低減し、高Ｓ／Ｎ比が得られる可視光用の光電変換素子、及び、光電変換素子の製造方法を提供できるという特有の効果が得られる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の光電変換素子１０の断面を示す図である。
【図２】不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層をｎ型半導体層４として用いた比較用の光電変換素子における量子効率を示す図である。
【図３】実施の形態１の光電変換素子の量子効率を示す図である。
【図４】実施の形態１の光電変換素子１０と不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層をｎ型半導体層４として用いた比較用の光電変換素子における電流−電圧特性を示した図である。
【図５】実施の形態２の光電変換素子の分光感度特性を示す図である。
【図６】基板１上に電極５、ｎ型半導体層４、ｐ型半導体層３、及び電極２を作製することによって得る光電変換素子の分光感度特性を示す図である。
【図７】パルス周波数１０Ｈｚのレーザで成膜した錫ドープＧａ２Ｏ３膜（膜厚５０ｎｍ）の原子間力顕微鏡による表面観察結果（Ａ）と、走査型電子顕微鏡による表面観察結果（Ｂ）を示す図である。
【図８】パルス周波数０．１Ｈｚのレーザで成膜した錫ドープＧａ２Ｏ３膜（膜厚５０ｎｍ）の原子間力顕微鏡による表面観察結果（Ａ）と、走査型電子顕微鏡による表面観察結果（Ｂ）を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の光電変換素子、及び、光電変換素子の製造方法を適用した実施の形態について説明する。
【００１３】
＜実施の形態１＞
図１は、実施の形態１の光電変換素子１０の断面を示す図である。
【００１４】
実施の形態１の光電変換素子１０は、基板１、電極２、ｐ型半導体層３、ｎ型半導体層４、及び電極５を含む。
【００１５】
実施の形態１は、ｐ型半導体層３にカルコパイライト型半導体を使用し、光電変換素子のｎ型半導体層４にワイドギャップｎ型半導体である酸化ガリウム（Ｇａ２Ｏ３）を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させることで、暗電流を低減させ、かつ可視光に感度をもつ光電変換素子１０を提供することを目的とする。
【００１６】
基板１は、例えば、ガラス基板を用いることができる。光電変換素子１０は、図１における上側又は下側のどちらから光を入射させてもよい。例えば、上側から光を入射させる場合は、電極５には透光性のある電極であることが要求されるが、基板１は透明でなくてもよい。この場合には、基板１として、例えば、シリコン基板等を用いてもよい。
【００１７】
また、下側から光を入射させる場合は、基板１及び電極２は透光性のある基板及び電極であることが要求されるが、電極５は透明でなくてもよい。なお、基板１、電極２、及び電極５がすべて透光性を有するように構成されてもよい。
【００１８】
電極２は、例えば、金、又は、窒化チタン製の薄膜電極を用いることができる。電極２は、負極性電極として用いられる。電極２は、第１電極層の一例である。
【００１９】
例えば、金薄膜は、蒸着法で基板１の表面に作製すればよく、窒化チタン薄膜は、スパッタ法等で基板１の表面に作製すればよい。金薄膜や窒化チタン薄膜に透光性を持たせたい場合は、透光性を確保できる程度に薄い膜厚にすればよい。また、電極２として、蒸着法等によって形成されるＩＴＯ（Indium Tin Oxide）膜を用いてもよい。なお、電極２は、導電膜で構成されていればよいため、ここに記載する材料のものに限定されない。
【００２０】
ｐ型半導体層３は、カルコパイライト型半導体
（例えば、ＣｕＩｎ１−ｘＧａｘＳｅ１−ｙＳｙ等）で構成される。ここで、ＣｕＩｎ１−ｘＧａｘＳｅ１−ｙＳｙにおけるｘは０〜１（０≦ｘ≦１）、ｙは０〜１（０≦ｙ≦１）である。
【００２１】
カルコパイライト型半導体によるｐ型半導体層３は、例えば、多元蒸着法、三段階法、スパッタリング法等で電極２の上に形成することができ、膜厚は、例えば、０．５μｍ〜３μｍ程度である。
【００２２】
ｐ型半導体層３には、電極２と電極５との間で直流電圧が印加される。直流電圧は、電極２を負極性電極とし、電極５を正極性電極とする向きに、電極２と電極５との間に直流電源を接続することによって印加することができる。
【００２３】
ｎ型半導体層４は、電極５からｐ型半導体層３への正孔の注入を阻止する（抑制する）層であり、酸化ガリウム（Ｇａ２Ｏ３）層で構成される。ｐ型半導体層３として用いるカルコパイライト型半導体層は、キャリア濃度が１０１５〜１０１７ /cm-3と酸化ガリウムと比較して高いため、実施の形態１では、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度も高くしている。
【００２４】
このようにキャリア濃度の高い酸化ガリウム（Ｇａ２Ｏ３）層は、例えば、パルスレーザ蒸着法でｐ型半導体層３の上に形成することができる。ｎ型半導体層４の膜厚は、例えば、０．０１μｍ〜１μｍ程度である。キャリア濃度の高い酸化ガリウム（Ｇａ２Ｏ３）層をパルスレーザ蒸着法で形成するのは、結合エネルギーが高く、真空蒸着法やスパッタリング法では形成が難しいためである。
【００２５】
ｎ型半導体層４をパルスレーザ蒸着法（PLD: Pulse Laser Deposition）で成膜するときは、ターゲット材料としてはＳｎＯ２を０％〜１０％含有するＧａ２Ｏ３を使用する。成膜時の基板温度は室温から８００℃、酸素分圧を０Ｐａ〜１Ｐａとするのがよい。ターゲット材料としてはＳｎＯ２を０％〜１０％含有するＧａ２Ｏ３を用いることにより、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層にＳｎを注入することができる。
【００２６】
また、不純物はＳｎに限らず、例えば、Ｇｅ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、又はＷのうちの少なくとも一つの元素を用いてもよい。また、Ｓｎとともに、これらのうちのいずれかの元素を用いてもよい。
【００２７】
また、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を高くするためには、不純物を注入する代わりに、酸素欠陥を含む酸化ガリウム（Ｇａ２Ｏ３）層を形成してもよい。
【００２８】
上述のように、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を増大させているのは、ｐ型半導体層３として用いるカルコパイライト型半導体層のキャリア濃度とのバランスを取ることにより、空乏層をカルコパイライト型半導体層の側にシフトさせるためである。
【００２９】
不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度は１０１０ｃｍ−３程度以下であるのに対して、カルコパイライト型半導体層のキャリア濃度は１０１５〜１０１７ｃｍ−３程度であるため、キャリア濃度に大きな差がある。
【００３０】
このような状態では、キャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層（ｎ層）と、カルコパイライト型半導体層（ｐ層）とを接合しても、空乏層は酸化ガリウム（Ｇａ２Ｏ３）層（ｎ層）の内部に主体的に形成される。
【００３１】
実施の形態１では、空乏層をカルコパイライト型半導体層に拡げて分光感度を可視光側にシフトさせるために、ｎ型半導体層４として用いる酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を増大させている。
【００３２】
電極５は、例えば、ＩＴＯ膜で構成される。ＩＴＯ膜は、蒸着法等によってｎ型半導体層３の上に形成される。電極５は、正極性電極として用いられる。電極５は、第２電極層の一例である。
【００３３】
また、電極５としては、電極２と同様に、金薄膜など他の金属薄膜を用いてもよい。なお、電極２は、高い可視光透過率は必ずしも必要ではなく、導電性材料で構成されていればよいため、ここに記載する材料のものに限定されない。
【００３４】
図２は、不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層をｎ型半導体層４として用いた比較用の光電変換素子における量子効率を示す図であり、定フォトン（フォトン数1.0×1014）測定を実施した結果である。印加電圧は０Ｖである。
【００３５】
図２に示すように、比較用の光電変換素子では、分光感度が紫外領域に偏っており、空乏層がバンドギャップの大きい酸化ガリウム（Ｇａ２Ｏ３）層側に広がっていることが分かる。
【００３６】
図３は、実施の形態１の光電変換素子１０の量子効率を示す図であり、定フォトン（フォトン数1.0×1014）測定を実施した結果である。印加電圧は０Ｖである。ｐ型半導体層３としては、バンドギャップが約１．５３ｅＶのＣｕＩｎ１−ｘＧａｘＳ２（Ｓ系ＣＩＧＳ膜）を用いており、ｎ型半導体層４としては、Ｓｎを注入した酸化ガリウム（Ｇａ２Ｏ３）層を用いた。
【００３７】
ここで、ｐ型半導体層３として用いたＳ系ＣＩＧＳ膜は、スパッタリング法で成膜したものであるが、硫化処理を行わずに作製したものである。このため、実際の組成は、ＣｕＩｎ１−ｘＧａｘＳ２−ｙ（０＜ｙ＜２）であると考えられる。これは、スパッタリング法による成膜では、蒸気圧の高い硫黄（Ｓ）成分が抜けやすいが、本実験においては硫化処理を行っていないため、硫黄（Ｓ）抜けが発生しているためと考えられる。
【００３８】
ｐ型半導体層３として用いたＳ系ＣＩＧＳ膜は、基板温度を室温に設定し、真空度を5×10-5Paまで真空引きした後に、アルゴン（Ar）を6.0×10-1Paまで導入して放電を行うことによってＲＦスパッタ（出力：100W）で、膜厚が1μmになるまで成膜を行うことによって作製した。
【００３９】
なお、可視光領域における量子効率を最大にし、かつｐ型半導体層３内で発生する熱励起暗電流をなるべく抑えるためには、Ｓ系ＣＩＧＳ膜のバンドギャップは１．８〜２．０ｅＶ程度が最適であると考えられる。例えば、バンドギャップ約２．０ｅＶを実現するには、ＣｕＩｎ０．４８Ｇａ０．５２Ｓ２（ｘ＝０．５２）を作製すればよい。
【００４０】
また、ｎ型半導体層４として用いた酸化ガリウム（Ｇａ２Ｏ３）層は、ターゲット材料としてＳｎＯ２を５％含有するＧａ２Ｏ３、レーザとしてＹＡＧレーザの５倍波（波長213nm）を使用し、レーザの出力を50mJ、レーザのパルスの周波数を10Hz、基板温度を300℃、ターゲット−サンプル間距離を30mmにそれぞれ設定し、真空度2×10-7Paまで真空引きした後に、パルスレーザ蒸着法（PLD）で、膜厚が100nmになるまで成膜を行うことによって作製した。なお、図２の量子効率を得た比較用の光電変換素子を作製した際にはターゲット材料としてＳｎＯ２を含有しないＧａ２Ｏ３を使用したため、図３の量子効率を得た実施の形態１の光電変換素子１０のｎ型半導体層４との違いは、不純物（Ｓｎ）注入量又は酸素欠陥量である。
【００４１】
図３に示すように、分光感度が可視光領域に広がっており、純粋なＧａ２Ｏ３層（不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層）よりもキャリア濃度が高くなり、ＣＩＧＳ層で構成されるｐ型半導体層３の側に空乏層が広がったことが分かる。
【００４２】
このように、酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を制御することで、可視光全域に高い感度をもたせることができる。
【００４３】
図４は、不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層をｎ型半導体層４として用いた比較用の光電変換素子、および、実施の形態１の光電変換素子１０における電流−電圧特性を示した図である。
【００４４】
図４の光電変換素子では、ｐ型半導体層３として、バンドギャップが約１．５ｅＶのＳ系ＣＩＧＳ膜を用いている。
【００４５】
図４から分かるように、実施の形態１の光電変換素子１０は、不純物注入又は酸素欠陥によってキャリア濃度が増大されていない酸化ガリウム（Ｇａ２Ｏ３）層をｎ型半導体層４として用いた比較用の光電変換素子と同様に、良好な低暗電流特性が得られていることがわかる。
【００４６】
このように、酸化ガリウム（Ｇａ２Ｏ３）層のキャリア濃度を制御することで、低暗電流を保ったまま可視光全域に高い感度を持たせることができる。
【００４７】
以上、実施の形態１によれば、ｐ型半導体層３にカルコパイライト型半導体を使用し、光電変換素子のｎ型半導体層４にワイドギャップｎ型半導体である酸化ガリウム（Ｇａ２Ｏ３）を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させることで、暗電流を低減させ、かつ可視光に感度をもつ光電変換素子１０を提供することができる。
【００４８】
＜実施の形態２＞
実施の形態２では、実施の形態１の光電変換素子１０に含まれるｎ型半導体層４を成膜するときのパルスレーザ蒸着法をさらに工夫する。実施の形態２と実施の形態１の違いは、ｎ型半導体層４の成膜条件のみである。
【００４９】
従って、実施の形態２の光電変換素子の構成は、図１に示す実施の形態１の光電変換素子１０の構成と基本的に同様である。このため、実施の形態２では図１を援用して説明を行う。
【００５０】
実施の形態２は、ｎ型半導体層４を成膜するパルスレーザ蒸着法の成膜条件が実施の形態１と異なる。実施の形態２では、ｎ型半導体層４を成膜するためのパルスレーザ蒸着法で使用するレーザのパルス周波数を１Ｈｚ以下にすることで、光電変換素子の量子効率を向上させる。これは、低いパルス周波数のレーザを使用することで、ｎ型半導体層４として成膜される錫ドープ酸化ガリウム（錫ドープＧａ２Ｏ３）膜の透過率および、均一性が向上するためである。
【００５１】
図５は、実施の形態２の光電変換素子の分光感度特性を示す図である。
【００５２】
この分光感度特性は、ＣuＩn0.48Ｇa0.52Ｓ2膜で構成されるｐ型半導体層３に、パルスレーザ蒸着法で成膜した錫ドープＧａ２Ｏ３膜で構成されるｎ型半導体層４を積層することにより、図１に示す光電変換素子１０と同様の構造を有する実施の形態２の光電変換素子の分光感度特性を示す。
【００５３】
ＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）は、スパッタリング法で基板加熱を行わずに成膜した。膜厚は１μｍである。
【００５４】
パルスレーザ蒸着法による錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）の成膜時の基板温度は３００℃、膜厚は５０ｎｍである。パルス周波数が１Ｈｚと０．１Ｈｚのパルスレーザで成膜した実施の形態２の光電変換素子では、パルス周波数が１０Ｈｚのパルスレーザで成膜した実施の形態１の光電変換素子１０よりも、量子効率が向上している。
【００５５】
ただし、パルス周波数が１０Ｈｚの場合の錫ドープＧａ２Ｏ３膜の成膜時間は約１分であるのに対し、パルス周波数０．１Ｈｚの時の錫ドープＧａ２Ｏ３膜の成膜時間は約１時間であるため、ＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）が３００℃で保持される時間（アニール時間）は、実施の形態２の光電変換素子と、実施の形態１の光電変換素子１０とで１時間程度の差が生じている。
【００５６】
このため、量子効率の向上が、錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）の膜質改善によるものなのか、ＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）のアニール時間の差によるものなのかは、この結果からだけでは明らかではない。
【００５７】
そこで、図１に示す光電変換素子１０の電極２、ｐ型半導体層３、ｎ型半導体層４、及び電極５とは逆の成膜順序で、基板１上に電極５、ｎ型半導体層４、ｐ型半導体層３、及び電極２を作製することで、１Ｈｚ以下のパルスレーザを用いるパルスレーザ蒸着法で成膜する錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）の効果を確認した。
【００５８】
まず、ガラス基板１上に、電極５を形成し、錫ドープＧａ２Ｏ３膜で構成されるｎ型半導体層４を形成した後に、ｎ型半導体層４の上にＣuＩn0.48Ｇa0.52Ｓ2膜で構成されるｐ型半導体層３を形成し、さらに、ｐ型半導体層３の上に電極２を形成することで、錫ドープＧａ２Ｏ３成膜中のＣuＩn0.48Ｇa0.52Ｓ2膜へのアニール効果を除外し、レーザのパルス周波数が量子効率に与える影響を検証した。
【００５９】
図６は、基板１上に電極５、ｎ型半導体層４、ｐ型半導体層３、及び電極２を作製することによって得る光電変換素子の分光感度特性を示す図である。光入射は、基板１側から照射した。
【００６０】
ＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）は室温で成膜し、アニール処理は施していない。ここで、錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）成膜後にＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）をアニール処理すると、Ｇａの拡散等、別の影響が懸念されるため、室温成膜のみでの検証とした。
【００６１】
このため、ＣuＩn0.48Ｇa0.52Ｓ2膜（ｐ型半導体層３）の結晶性が不十分となり、図５の分光感度特性と比較して、図６の分光感度特性は短波長側に偏っている。
【００６２】
検証実験の結果、パルス周波数が１Ｈｚ以下のレーザで錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）を成膜することで、明らかに量子効率が向上していることがわかる。特に、パルス周波数が０．１Ｈｚのレーザで錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）を成膜すると、パルス周波数が１０Ｈｚのレーザで錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）を成膜する場合に比べて、量子効率が非常に向上していることがわかる。
【００６３】
これは、パルスレーザ蒸着法におけるパルス周波数を１Ｈｚ以下にすることにより、錫ドープＧａ２Ｏ３膜（ｎ型半導体層４）の透過率や均一性が向上したためだと考えられる。
【００６４】
なお、図６に示す分光感度特性では、パルス周波数が１Ｈｚの場合よりも０．１Ｈｚの方が、１０Ｈｚの場合よりも大幅に分光感度が向上しているが、図５に示す分光感度特性では、パルス周波数が１０Ｈｚの場合に比べて、パルス周波数が１Ｈｚと０．１Ｈｚの両方の場合で良い結果が得られている。図６に示す分光感度特性は、Ｇａの拡散等、別の影響が懸念されるため、室温成膜のみでの検証とした結果である。
【００６５】
これらのことから、パルス周波数を１Ｈｚ以下にすることで、パルス周波数が１０Ｈｚの場合よりも、さらに良好な量子効率が得られると考えられる。
【００６６】
図７は、パルス周波数１０Ｈｚのレーザで成膜した錫ドープＧａ２Ｏ３膜（膜厚５０ｎｍ）の原子間力顕微鏡による表面観察結果（Ａ）と、走査型電子顕微鏡による表面観察結果（Ｂ）を示す図である。
【００６７】
図８は、パルス周波数０．１Ｈｚのレーザで成膜した錫ドープＧａ２Ｏ３膜（膜厚５０ｎｍ）の原子間力顕微鏡による表面観察結果（Ａ）と、走査型電子顕微鏡による表面観察結果（Ｂ）を示す図である。
【００６８】
図７（Ａ）、（Ｂ）に示す錫ドープＧａ２Ｏ３膜（１０Ｈｚ）の表面平坦性は、平均粗さＲａ＝１．６７ｎｍであり、図８（Ａ）、（Ｂ）に示す錫ドープＧａ２Ｏ３膜（０．１Ｈｚ）の表面平坦性は、平均粗さＲａ＝０．４７ｎｍであり、パルス周波数０．１Ｈｚで成膜した錫ドープＧａ２Ｏ３膜は、パルス周波数１０Ｈｚで成膜した錫ドープＧａ２Ｏ３膜に比べて、明らかに表面平坦性が向上していることがわかる。
【００６９】
以上、実施の形態２によれば、ｐ型半導体層３にカルコパイライト型半導体を使用し、光電変換素子のｎ型半導体層４にワイドギャップｎ型半導体である酸化ガリウム（Ｇａ２Ｏ３）を使用し、酸素欠陥やドーパント元素により酸化ガリウムのキャリア濃度を増大させることで、暗電流を低減させ、かつ可視光に感度をもつ光電変換素子を提供することができる。
【００７０】
また、ｎ型半導体層４（錫ドープＧａ２Ｏ３膜）を成膜するためのパルスレーザ蒸着法で使用するレーザのパルス周波数を１Ｈｚ以下にすることで、光電変換素子の量子効率をさらに向上させた光電変換素子を提供することができる。
【００７１】
これは、低いパルス周波数のレーザを使用することで、ｎ型半導体層４（錫ドープＧａ２Ｏ３膜）の透過率や均一性が向上するためである。また、暗電流を低減できるのは、電極５からｐ型半導体層３への正孔の注入を阻止（抑制）するｎ型半導体層４の均一性が高くなることにより、暗電流抑制効果が向上するからであると考えられる。
【００７２】
以上、本発明の例示的な実施の形態の光電変換素子、及び、光電変換素子の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【符号の説明】
【００７３】
１０  光電変換素子
１  基板
２  電極
３  ｐ型半導体層
４  ｎ型半導体層
５  電極
【図１】
2014209538.tif 000003
【図２】
2014209538.tif 000004
【図３】
2014209538.tif 000005
【図４】
2014209538.tif 000006
【図５】
2014209538.tif 000007
【図６】
2014209538.tif 000008
【図７】
2014209538.tif 000009
【図８】
2014209538.tif 000010