(57)【要約】【課題】本発明は、輝度が均一である発光ダイオードチップ及びその製造方法を提供する。【解決手段】本発明に係る発光ダイオードチップは、基板と、前記基板に順次に成長された第一半導体層、発光層及び第二半導体層を含むエピタキシャル層と、前記第一半導体層上に形成された第一電極と、前記第二半導体層上に形成された第二電極と、を備えている。前記第二半導体層は非活性部を有し、前記第二電極は前記非活性部の上面上に形成され、且つ該非活性部を覆っている。【選択図】図１
2014022737.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に順次に成長された第一半導体層、発光層及び第二半導体層を含むエピタキシャル層と、
前記第一半導体層上に形成された第一電極と、
前記第二半導体層上に形成された第二電極と、を備えた発光ダイオードチップにおいて、
前記第二半導体層は、非活性部を有し、前記第二電極は、前記非活性部の上面上に形成され且つ該非活性部を覆っていることを特徴とする発光ダイオードチップ。
【請求項２】
前記第二半導体層は、前記発光層上に成長したｐ型半導体電流阻止層及び該ｐ型半導体電流阻止層上に成長したｐ型半導体電流接触層を備え、前記非活性部は高抵抗の特性を有し、前記ｐ型半導体電流接触層の前記ｐ型半導体電流阻止層から離れる一側に位置し、且つその上表面と前記ｐ型半導体電流接触層の上表面とは同一平面上に位置していることを特徴とする請求項１に記載の発光ダイオードチップ。
【請求項３】
基板を提供するステップと、
前記基板上からエピタキシャル層を成長させ、該エピタキシャル層は、前記基板上から成長された第一半導体層、発光層及び第二半導体層を備えているステップと、
前記第二半導体層の上表面の一部を覆うように遮蔽層を設置するステップと、
前記第二半導体層に対して活性化処理を行い、これにより、前記遮蔽層によって遮蔽された前記第二半導体層の一部に非活性部が形成されるステップと、
前記遮蔽層を除去した後、露出された第一半導体層の表面上及び第二半導体層の非活性部の表面上に第一電極及び第二電極をそれぞれ形成するステップと、
を備えることを特徴とする発光ダイオードチップの製造方法。
【請求項４】
前記第二半導体層は、前記発光層上に成長したｐ型半導体電流阻止層及び該ｐ型半導体電流阻止層上に成長したｐ型半導体電流接触層を備え、前記遮蔽層は、前記ｐ型半導体電流接触層上に設置されることを特徴とする請求項３に記載の発光ダイオードチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオードチップ及びその製造方法に関し、特に均一な光出力を有する発光ダイオードチップ及びその製造方法に関するものである。
【背景技術】
【０００２】
発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＬＥＤ）は、電流を特定の波長の光に転換できる半導体素子からできており、高輝度、低駆動電圧、低消費電力、長寿命等の多くの利点を有している。それ故に、ＬＥＤは、従来の蛍光灯或いは白熱灯に代わって、ランプの光源として現在広く利用されている。
【０００３】
従来の発光ダイオードチップは、一般的に、基板と、基板上に形成される半導体発光構造と、半導体発光構造上に形成されるｐ型電極及びｎ型電極と、を備える。しかしながら、発光ダイオードチップが作動している間、電流がｐ型電極及びｎ型電極の周囲に集中し易いため、発光ダイオードチップの２つの電極に近い箇所の輝度が最も高く、発光ダイオードチップの光出力輝度は不均一である。さらに、発光ダイオードチップによって生成された熱は２つの電極の周囲に集中し易いため、２つの電極の温度が高くなり過ぎてしまうという問題を招き易い。従って、発光ダイオードチップの寿命に影響を与える可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記課題を解決するために、本発明は、輝度が均一である発光ダイオードチップ及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明に係る発光ダイオードチップは、基板と、前記基板に順次に成長した第一半導体層、発光層及び第二半導体層を含むエピタキシャル層と、前記第一半導体層上に形成された第一電極と、前記第二半導体層上に形成された第二電極と、を備えている。前記第二半導体層は、非活性部を有し、前記第二電極は前記非活性部の上面上に形成され、且つ該非活性部を覆っている。
【０００６】
本発明に係る発光ダイオードチップの製造方法は、基板を提供するステップと、前記基板上からエピタキシャル層を成長させ、該エピタキシャル層は、前記基板上から成長された第一半導体層、発光層及び第二半導体層を備えているステップと、前記第二半導体層の上表面の一部を覆うように遮蔽層を設置するステップと、前記第二半導体層に対して活性化処理を行い、これにより、前記遮蔽層によって遮蔽された前記第二半導体層の一部に非活性部が形成されるステップと、前記遮蔽層を除去した後、露出された第一半導体層の表面上及び第二半導体層の非活性部の表面上に第一電極及び第二電極をそれぞれ形成するステップと、を備えている。
【発明の効果】
【０００７】
従来の技術と比べて、本発明に係る発光ダイオードチップ及びその製造方法において、第二半導体層上には、高抵抗の特性を有する非活性部が形成され、且つ第二電極は、非活性部の上面上に形成され、且つ非活性部を覆っているため、非活性部の高抵抗により、電流が第二電極の下方の非活性部を通って流れることは困難となる。この結果、電流が非活性部の周囲の他の経路に流れることで、電流の拡散均一性を向上させることができる。従って、発光ダイオードチップの発光面の輝度を均一にすることができる。さらに、電流が均一的に拡散されるため、発光ダイオードチップによって生成された熱は集中しない。これにより、発光ダイオードチップの寿命を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る発光ダイオードチップの断面図である。
【図２】本発明の実施形態に係る発光ダイオードチップの製造方法における各ステップを示す図である。
【図３】本発明の実施形態に係る発光ダイオードチップの製造方法における各ステップを示す図である。
【図４】本発明の実施形態に係る発光ダイオードチップの製造方法における各ステップを示す図である。
【図５】本発明の実施形態に係る発光ダイオードチップの製造方法における各ステップを示す図である。
【図６】本発明の実施形態に係る発光ダイオードチップの製造方法における各ステップを示す図である。
【図７】本発明の実施形態に係る発光ダイオードチップの製造方法における各ステップを示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明の実施形態について説明する。
【００１０】
図１を参照すると、本発明の実施形態に係る発光ダイオードチップ１００は、基板１０と、基板１０上に形成されるバッファ層２０と、バッファ層２０に形成されるエピタキシャル層３０と、を備える。
【００１１】
基板１０は、サファイア（ｓａｐｐｈｉｒｅ）、ケイ素（ＳｉＣ）、シリコン（Ｓｉ）或いは窒化ガリウム（ＧａＮ）等の材料からなる。本実施形態において、基板１０はサファイアからなる。
【００１２】
バッファ層２０は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）或いはハイドライド気相エピタキシー法（ＨＶＰＥ）等の方式によって基板１０の表面に成長される。バッファ層２０の格子定数はエピタキシャル層３０の格子定数に近い。これにより、バッファ層２０は、エピタキシャル層３０が成長する時に格子不整合に起因する欠陥を低減させることができる。
【００１３】
エピタキシャル層３０は、有機金属気相成長法、分子線エピタキシー法或いはハイドライド気相エピタキシー法等の方式によってバッファ層２０の表面から成長する。エピタキシャル層３０は、順次に成長される第一半導体層３１、発光層３２及び第二半導体層３３を備える。第一半導体層３１の一部は外部に露出される。本実施形態において、第一半導体層３１はｎ型ＧａＮ層であり、発光層３２は多重量子井戸（ＭＱＷ）ＧａＮ層であり、第二半導体層３３はｐ型ＧａＮ層である。また、第二半導体層３３は、発光層３２上に成長したｐ型半導体電流阻止層３３１及びｐ型半導体電流阻止層３３１上に成長したｐ型半導体電流接触層３３２を備える。好ましくは、ｐ型半導体電流阻止層３３１はｐ型ＡｌＧａＮからなり、ｐ型半導体電流接触層３３２はｐ型ＧａＮからなる。ｐ型半導体電流接触層３３２上には、非活性部３３２１が形成されている。該非活性部３３２１は、ｐ型半導体電流接触層３３２のｐ型半導体電流阻止層３３１から離れる一側に位置し、且つその上表面とｐ型半導体電流接触層３３２の上表面とは同一平面上に位置する。本実施形態において、非活性部３３２１は高抵抗の特性を有している。
【００１４】
発光ダイオードチップ１００は、エピタキシャル層３０に形成される第一電極４０及び第二電極５０をさらに備える。第一電極４０は第一半導体層３１の露出部分に形成され、第二電極５０は非活性部３３２１の上表面上に形成され、且つ非活性部３３２１を覆っている。第一電極４０及び第二電極５０は、真空蒸着法またはスパッタリング法によって形成される。
【００１５】
本発明の実施形態に係る発光ダイオードチップ１００において、ｐ型半導体電流接触層３３２上には、高抵抗の特性を有する非活性部３３２１が形成されている。また、第二電極５０が非活性部３３２１の上表面上に形成され、且つ非活性部３３２１を覆っているため、非活性部３３２１の高抵抗により、電流が第二電極５０の下方の非活性部３３２１を通って流れることは困難となる。この結果、電流が非活性部３３２１の周囲の他の経路に流れることで、電流の拡散均一性を向上させることができる。従って、発光ダイオードチップ１００の発光面の輝度を均一にすることができる。さらに、電流が均一的に拡散されるため、発光ダイオードチップ１００によって生成される熱は集中せず、発光ダイオードチップ１００の寿命を向上させることができる。
【００１６】
本発明の実施形態に係る発光ダイオードチップ１００の製造方法は、下記のステップ１〜ステップ６を備える。
【００１７】
図２を参照すると、ステップ１において、基板１０を提供する。該基板１０は、サファイア（ｓａｐｐｈｉｒｅ）、ケイ素（ＳｉＣ）、シリコン（Ｓｉ）或いは窒化ガリウム（ＧａＮ）等の材料からなる。本実施形態において、基板１０はサファイアからなる。
【００１８】
図３を参照すると、ステップ２において、基板１０上にバッファ層２０を形成する。本実施形態において、バッファ層２０は、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）或いはハイドライド気相エピタキシー法（ＨＶＰＥ）等の方式によって基板１０の表面から成長する。
【００１９】
図４を参照すると、ステップ３において、前記有機金属気相成長法、前記分子線エピタキシー法或いは前記ハイドライド気相エピタキシー法等の方式によってバッファ層２０の表面からエピタキシャル層３０を成長させる。エピタキシャル層３０は、順次に成長される第一半導体層３１、発光層３２及び第二半導体層３３を備える。第一半導体層３１の一部は外部に露出される。本実施形態において、第一半導体層３１はｎ型ＧａＮ層であり、発光層３２は多重量子井戸（ＭＱＷ）ＧａＮ層であり、第二半導体層３３はｐ型ＧａＮ層である。また、第二半導体層３３は、発光層３２上に成長したｐ型半導体電流阻止層３３１及びｐ型半導体電流阻止層３３１上に成長したｐ型半導体電流接触層３３２を備える。好ましくは、ｐ型半導体電流阻止層３３１はｐ型ＡｌＧａＮからなり、ｐ型半導体電流接触層３３２はｐ型ＧａＮからなる。
【００２０】
図５を参照すると、ステップ４において、ｐ型半導体電流接触層３３２の上表面にｐ型半導体電流接触層３３２の一部を覆うように遮蔽層６０を形成する。該遮蔽層６０は、二酸化ケイ素（ＳｉＯ２）のような高温耐久性を有する電気絶縁材料或いは金属材料からなる。
【００２１】
図６を参照すると、ステップ５において、ｐ型半導体電流接触層３３２に活性化処理を行う。具体的には、ｐ型半導体電流接触層３３２を高温（７００℃〜７５０℃）で２０分〜３０分間活性化処理する。この時、遮蔽層６０の遮蔽によって遮蔽層６０の下方のｐ型半導体電流接触層３３２の一部は活性化されない。これにより、非活性部３３２１が形成される。非活性部３３２１の上表面とｐ型半導体電流接触層３３２の上表面とは、同一平面上に位置し、非活性部３３２１は高抵抗の特性を有している。
【００２２】
図７を参照すると、ステップ６において、遮蔽層６０を除去した後、露出された第一半導体層３１の表面上及び第二半導体層３３の非活性部３３２１の表面上に第一電極４０及び第二電極５０をそれぞれ形成する。第一電極４０及び第二電極５０は、真空蒸着法またはスパッタリング法によって形成される。第一電極４０及び第二電極５０は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、及び金（Ａｕ）のうちのいずれか一つの材料或いはこれらの合金からなる。
【００２３】
第一電極４０と第二電極５０の両端に電流が印加されると、ｐ型半導体電流接触層３３２内の正孔と第一半導体層３１内の電子とは、電場によって発光層３２内で結合して発光する。ｐ型半導体電流接触層３３２上には、高抵抗の特性を有する非活性部３３２１が形成され、第二電極５０は、非活性部３３２１の上表面上に形成され、且つ非活性部３３２１を覆っているため、非活性部３３２１の高抵抗により、電流が第二電極５０の下方の非活性部３３２１を通って流れることは困難となる。この結果、電流が非活性部３３２１の周囲の他の経路に流れることで、電流の拡散均一性を向上させることができる。従って、発光ダイオードチップ１００の発光面の輝度を均一にすることができる。さらに、電流が均一に拡散されるため、発光ダイオードチップ１００によって生成される熱は集中しない。これにより、発光ダイオードチップ１００の寿命を向上させることができる。
【符号の説明】
【００２４】
１００  発光ダイオードチップ
１０  基板
２０  バッファ層
３０    エピタキシャル層
３１  第一半導体層
３２  発光層
３３  第二半導体層
３３１  ｐ型半導体電流阻止層
３３２  ｐ型半導体電流接触層
３３２１  非活性部
４０  第一電極
５０  第二電極
６０  遮蔽層
【図１】
2014022737.tif 000003
【図２】
2014022737.tif 000004
【図３】
2014022737.tif 000005
【図４】
2014022737.tif 000006
【図５】
2014022737.tif 000007
【図６】
2014022737.tif 000008
【図７】
2014022737.tif 000009