(57)【要約】【課題】高耐圧のトランジスターを使用せずに実現できる回路装置、ソースドライバー、電気光学装置、電子機器及び信号生成回路等を提供すること。【解決手段】回路装置１００は、第１の電源電圧Ｖ１と第１の電源電圧Ｖ１より高い第２の電源電圧Ｖ２との間で変化する第１の供給電圧ＶＳを生成して出力し、第２の電源電圧Ｖ２と第２の電源電圧Ｖ２より高い第３の電源電圧Ｖ３との間で変化する第２の供給電圧ＶＤを生成して出力する電圧生成回路１１０と、第１の供給電圧ＶＳが低電位側電源として供給され、第２の供給電圧ＶＤが高電位側電源として供給され、第２の電源電圧Ｖ２がゲートに入力されるインバーターを有する信号生成回路１２０とを含む。電圧生成回路１１０は、状態切換信号ＰＯＬに基づいて第１の状態又は第２の状態に設定され、第１の状態では、ＶＳとしてＶ１を出力し、ＶＤとしてＶ２を出力する。第２の状態では、ＶＳとしてＶ２を出力し、ＶＤとしてＶ３を出力する。【選択図】図１
2014191227.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電圧と前記第１の電源電圧より高い第２の電源電圧との間で変化する第１の供給電圧を生成して出力し、前記第２の電源電圧と前記第２の電源電圧より高い第３の電源電圧との間で変化する第２の供給電圧を生成して出力する電圧生成回路と、
前記第１の供給電圧が低電位側電源として供給され、前記第２の供給電圧が高電位側電源として供給され、前記第２の電源電圧がゲートに入力されるインバーターを有する信号生成回路とを含み、
前記電圧生成回路は、
状態切換信号に基づいて第１の状態又は第２の状態に設定され、
前記第１の状態では、前記第１の供給電圧として前記第１の電源電圧の電圧レベルを出力し、前記第２の供給電圧として前記第２の電源電圧の電圧レベルを出力し、
前記第２の状態では、前記第１の供給電圧として前記第２の電源電圧の電圧レベルを出力し、前記第２の供給電圧として前記第３の電源電圧の電圧レベルを出力し、
前記信号生成回路は、
前記電圧生成回路が前記第１の状態である場合には、前記第１の電源電圧の電圧レベルの信号を出力し、
前記電圧生成回路が前記第２の状態である場合には、前記第３の電源電圧の電圧レベルの信号を出力することを特徴とする回路装置。
【請求項２】
請求項１において、
前記インバーターを構成するトランジスターの耐圧は、前記第１の電源電圧と前記第３の電源電圧との差よりも小さいことを特徴とする回路装置。
【請求項３】
請求項１又は２において、
前記電圧生成回路は、
前記第１の電源電圧が低電位側電源として供給され、前記第２の電源電圧が高電位側電源として供給され、前記第１の供給電圧を出力する第１のインバーターと、
前記第２の電源電圧が低電位側電源として供給され、前記第３の電源電圧が高電位側電源として供給され、前記第２の供給電圧を出力する第２のインバーターとを含み、
前記第１の状態では、前記第２の電源電圧の電圧レベルの信号が前記第１のインバーターに入力され、前記第３の電源電圧の電圧レベルの信号が前記第２のインバーターに入力され、
前記第２の状態では、前記第１の電源電圧の電圧レベルの信号が前記第１のインバーターに入力され、前記第２の電源電圧の電圧レベルの信号が前記第２のインバーターに入力されることを特徴とする回路装置。
【請求項４】
請求項３において、
前記第１のインバーター及び前記第２のインバーターを構成するトランジスターの耐圧は、前記第１の電源電圧と前記第３の電源電圧との差よりも小さいことを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記信号生成回路は、
スイッチ素子のオン・オフを制御するスイッチ制御信号を出力するスイッチ制御信号生成回路であり、
前記電圧生成回路は、
前記スイッチ素子を構成するトランジスターのＰ型ウェルに対して前記第１の供給電圧を出力し、前記スイッチ素子を構成する前記トランジスターのＮ型ウェルに対して前記第２の供給電圧を出力するウェル電位生成回路であり、
前記電圧生成回路は、前記状態切換信号に基づいて、前記第１の状態から前記第２の状態へ切り替わり、前記第２の状態から前記第１の状態に切り替わることで、前記Ｐ型ウェルの電位及び前記Ｎ型ウェルの電位を切り換えることを特徴とする回路装置。
【請求項６】
請求項５において、
前記電圧生成回路は、
前記第１の状態から前記第２の状態へ切り替わる際に、及び前記第２の状態から前記第１の状態へ切り替わる際に、前記第１の供給電圧として前記第１の電源電圧と前記第２の電源電圧との中間の電圧である第１の中間電圧を出力し、前記第２の供給電圧として前記第２の電源電圧と前記第３の電源電圧との中間の電圧である第２の中間電圧を出力することを特徴とする回路装置。
【請求項７】
電気光学パネルのソース線を駆動するソースドライバーであって、
請求項１乃至６のいずれかに記載の回路装置を含むことを特徴とするソースドライバー。
【請求項８】
請求項７において、
前記ソース線を駆動する駆動信号を出力する駆動信号出力端子と、
前記駆動信号出力端子に対して前記駆動信号を出力する駆動回路とを含み、
前記駆動回路は、
各々の一端が前記駆動信号出力端子に共通接続され、前記信号生成回路が出力するスイッチ制御信号に基づいてそれぞれオン・オフされる第１のスイッチ素子及び第２のスイッチ素子と、
前記第１のスイッチ素子の他端に対して負極性の前記駆動信号を出力する第１の増幅回路と、
前記第２のスイッチ素子の他端に対して正極性の前記駆動信号を出力する第２の増幅回路とを有し、
負極性の前記駆動信号を前記ソース線に対して出力する期間である第１の期間では、前記電圧生成回路は前記第１の状態に設定され、前記第１のスイッチ素子はオンになり、
正極性の前記駆動信号を前記ソース線に対して出力する期間である第２の期間では、前記電圧生成回路は前記第２の状態に設定され、前記第２のスイッチ素子はオンになり、
前記電圧生成回路は、
前記第１のスイッチ素子及び前記第２のスイッチ素子を構成するトランジスターのＰ型ウェルに対して前記第１の供給電圧を出力し、前記トランジスターのＮ型ウェルに対して前記第２の供給電圧を出力することを特徴とするソースドライバー。
【請求項９】
請求項８において、
前記第１のスイッチ素子は、
第１のＰ型トランジスターと第１のＮ型トランジスターとを有し、
前記第２のスイッチ素子は、
第２のＰ型トランジスターと第２のＮ型トランジスターとを有し、
前記電圧生成回路が前記第１の状態である場合には、
前記第１のＰ型トランジスター及び前記第２のＰ型トランジスターの各々のＮ型ウェルの電位は前記第２の電源電圧の電圧レベルに設定され、前記第１のＮ型トランジスター及び前記第２のＮ型トランジスターの各々のＰ型ウェルの電位は前記第１の電源電圧の電圧レベルに設定され、
前記電圧生成回路が前記第２の状態である場合には、
前記第１のＰ型トランジスター及び前記第２のＰ型トランジスターの各々のＮ型ウェルの電位は前記第３の電源電圧の電圧レベルに設定され、前記第１のＮ型トランジスター及び前記第２のＮ型トランジスターの各々のＰ型ウェルの電位は前記第２の電源電圧の電圧レベルに設定されることを特徴とするソースドライバー。
【請求項１０】
請求項８又は９において、
前記第１のスイッチ素子及び前記第２のスイッチ素子を構成するトランジスターのＰ型ウェルと前記信号生成回路を構成するトランジスターのＰ型ウェルとは、共通のＰ型ウェルで形成され、
前記第１のスイッチ素子及び前記第２のスイッチ素子を構成するトランジスターのＮ型ウェルと前記信号生成回路を構成するトランジスターのＮ型ウェルとは、共通のＮ型ウェルで形成されることを特徴とするソースドライバー。
【請求項１１】
請求項８乃至１０のいずれかにおいて、
第１の駆動回路ブロック〜第ｎ（ｎは２以上の整数）の駆動回路ブロックを含み、
前記第１の駆動回路ブロック〜前記第ｎの駆動回路ブロックの各駆動ブロックは、
複数の前記駆動回路と、
前記電圧生成回路と、
前記信号生成回路とを有することを特徴とするソースドライバー。
【請求項１２】
請求項１１において、
前記第１の駆動回路ブロック〜前記第ｎの駆動回路ブロックの各々の前記電圧生成回路が前記第１の状態から前記第２の状態に、又は前記第２の状態から前記第１の状態に切り替わる場合に、
前記第１の駆動回路ブロック〜前記第ｎの駆動回路ブロックのうちの第ｊ＋１（ｊは１≦ｊ≦ｎ−１である整数）の駆動回路ブロックの前記電圧生成回路は、第ｊの駆動回路ブロックの前記電圧生成回路よりも所定の時間遅れて切り替わることを特徴とするソースドライバー。
【請求項１３】
請求項７乃至１２のいずれかに記載のソースドライバーを含むことを特徴とする電気光学装置。
【請求項１４】
請求項１３に記載の電気光学装置を含むことを特徴とする電子機器。
【請求項１５】
第１の電源電圧と前記第１の電源電圧より高い第２の電源電圧との間で変化する第１の供給電圧が低電位側電源として供給され、前記第１の電源電圧より高い第４の電源電圧と前記第４の電源電圧より高い第３の電源電圧との間で変化する第２の供給電圧が高電位側電源として供給され、前記第２の電源電圧又は前記第４の電源電圧がゲートに入力されるインバーターを含み、
前記インバーターは、
前記第１の供給電圧が前記第１の電源電圧の電圧レベルであり、前記第２の供給電圧が前記第４の電源電圧の電圧レベルである期間には、前記第１の電源電圧の電圧レベルの信号を出力し、
前記第１の供給電圧が前記第２の電源電圧の電圧レベルであり、前記第２の供給電圧が前記第３の電源電圧の電圧レベルである期間には、前記第３の電源電圧の電圧レベルの信号を出力することを特徴とする信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、ソースドライバー、電気光学装置、電子機器及び信号生成回路等に関する。
【背景技術】
【０００２】
液晶に長時間同じ電圧（直流電圧）が印加すると、液晶の傾きが固定化され、結果として残像現象を引き起こし、液晶の寿命が短くなってしまう。これを防止するために、液晶表示装置においては、液晶に印加する液晶駆動電圧をある一定時間毎に交流化、即ち、コモン電極の電圧を基準にして、画素電極に印加される液晶駆動電圧を、一定時間毎に正電圧側／負電圧側に変化させる必要がある。
【０００３】
例えば特許文献１には、ソース線毎に駆動電圧の極性を反転させて駆動するドット反転駆動の手法が開示されている。このドット反転駆動では、極性切換スイッチ（ドット反転スイッチ）の一端に正極性電圧、他端に負極性電圧が与えられる場合がある。このため、極性切換スイッチは正負の電圧差によって破壊されない素子を用いる必要があり、高耐圧の素子を使用する必要がある。
【０００４】
この課題に対して、例えば特許文献２には、中間電位を供給するコモンショートスイッチを設けて、極性切換スイッチに印加される電圧を低減させる手法が開示されている。しかしながらこの手法では、極性切換スイッチをオン・オフさせる信号を生成する回路に高耐圧の素子を使用する必要があるなどの問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２８１９３０号公報
【特許文献２】特開２００６−１７８３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、高耐圧のトランジスターを使用せずに実現できる回路装置、ソースドライバー、電気光学装置、電子機器及び信号生成回路等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の電源電圧と前記第１の電源電圧より高い第２の電源電圧との間で変化する第１の供給電圧を生成して出力し、前記第２の電源電圧と前記第２の電源電圧より高い第３の電源電圧との間で変化する第２の供給電圧を生成して出力する電圧生成回路と、前記第１の供給電圧が低電位側電源として供給され、前記第２の供給電圧が高電位側電源として供給され、前記第２の電源電圧がゲートに入力されるインバーターを有する信号生成回路とを含み、前記電圧生成回路は、状態切換信号に基づいて第１の状態又は第２の状態に設定され、前記第１の状態では、前記第１の供給電圧として前記第１の電源電圧の電圧レベルを出力し、前記第２の供給電圧として前記第２の電源電圧の電圧レベルを出力し、前記第２の状態では、前記第１の供給電圧として前記第２の電源電圧の電圧レベルを出力し、前記第２の供給電圧として前記第３の電源電圧の電圧レベルを出力し、前記信号生成回路は、前記電圧生成回路が前記第１の状態である場合には、前記第１の電源電圧の電圧レベルの信号を出力し、前記電圧生成回路が前記第２の状態である場合には、前記第３の電源電圧の電圧レベルの信号を出力する回路装置に関係する。
【０００８】
本発明の一態様によれば、状態切換信号に基づいて、第１の供給電圧及び第２の供給電圧の電圧レベルを切り換えることができる。また、状態切換信号に基づいて、信号生成回路の出力電圧を切り換えることができる。
【０００９】
また本発明の一態様では、前記インバーターを構成するトランジスターの耐圧は、前記第１の電源電圧と前記第３の電源電圧との差よりも小さくてもよい。
【００１０】
このようにすれば、例えば耐圧が第１の電源電圧と第３の電源電圧との差よりも大きい高耐圧のトランジスターを用いないで、信号生成回路を構成することができる。
【００１１】
また本発明の一態様では、前記電圧生成回路は、前記第１の電源電圧が低電位側電源として供給され、前記第２の電源電圧が高電位側電源として供給され、前記第１の供給電圧を出力する第１のインバーターと、前記第２の電源電圧が低電位側電源として供給され、前記第３の電源電圧が高電位側電源として供給され、前記第２の供給電圧を出力する第２のインバーターとを含み、前記第１の状態では、前記第２の電源電圧の電圧レベルの信号が前記第１のインバーターに入力され、前記第３の電源電圧の電圧レベルの信号が前記第２のインバーターに入力され、前記第２の状態では、前記第１の電源電圧の電圧レベルの信号が前記第１のインバーターに入力され、前記第２の電源電圧の電圧レベルの信号が前記第２のインバーターに入力されてもよい。
【００１２】
このようにすれば、第１の状態では、第１のインバーターが第１の電源電圧の電圧レベルを出力し、第２のインバーターが第２の電源電圧の電圧レベルを出力することができる。また、第２の状態では、第１のインバーターが第２の電源電圧の電圧レベルを出力し、第２のインバーターが第３の電源電圧の電圧レベルを出力することができる。
【００１３】
また本発明の一態様では、前記第１のインバーター及び前記第２のインバーターを構成するトランジスターの耐圧は、前記第１の電源電圧と前記第３の電源電圧との差よりも小さくてもよい。
【００１４】
このようにすれば、例えば耐圧が第１の電源電圧と第３の電源電圧との差よりも大きい高耐圧のトランジスターを用いないで、電圧生成回路を構成することができる。
【００１５】
また本発明の一態様では、前記信号生成回路は、スイッチ素子のオン・オフを制御するスイッチ制御信号を出力するスイッチ制御信号生成回路であり、前記電圧生成回路は、前記スイッチ素子を構成するトランジスターのＰ型ウェルに対して前記第１の供給電圧を出力し、前記スイッチ素子を構成する前記トランジスターのＮ型ウェルに対して前記第２の供給電圧を出力するウェル電位生成回路であり、前記電圧生成回路は、前記状態切換信号に基づいて、前記第１の状態から前記第２の状態へ切り替わり、前記第２の状態から前記第１の状態に切り替わることで、前記Ｐ型ウェルの電位及び前記Ｎ型ウェルの電位を切り換えてもよい。
【００１６】
このようにすれば、スイッチ素子を構成するトランジスターに第１の電源電圧と第３の電源電圧との差の電圧が印加することを防止できるから、例えば耐圧が第１の電源電圧と第３の電源電圧との差よりも大きい高耐圧のトランジスターを用いないで、スイッチ素子を構成することができる。
【００１７】
また本発明の一態様では、前記電圧生成回路は、前記第１の状態から前記第２の状態へ切り替わる際に、及び前記第２の状態から前記第１の状態へ切り替わる際に、前記第１の供給電圧として前記第１の電源電圧と前記第２の電源電圧との中間の電圧である第１の中間電圧を出力し、前記第２の供給電圧として前記第２の電源電圧と前記第３の電源電圧との中間の電圧である第２の中間電圧を出力してもよい。
【００１８】
このようにすれば、電圧生成回路は、第１の供給電圧及び第２の供給電圧を段階的に変化させることができるから、Ｐ型ウェルの電位の切り換えとＮ型ウェルの電位の切り換えのタイミングのずれによってトランジスターの耐圧を超える電圧が印加されることを防止できる。
【００１９】
本発明の他の態様は、電気光学パネルのソース線を駆動するソースドライバーであって、上記いずれかに記載の回路装置を含むソースドライバーに関係する。
【００２０】
本発明の他の態様によれば、例えば耐圧が第１の電源電圧と第３の電源電圧との差よりも大きい高耐圧のトランジスターを用いないで、ソースドライバーを構成することができる。
【００２１】
また本発明の他の態様では、前記ソース線を駆動する駆動信号を出力する駆動信号出力端子と、前記駆動信号出力端子に対して前記駆動信号を出力する駆動回路とを含み、前記駆動回路は、各々の一端が前記駆動信号出力端子に共通接続され、前記信号生成回路が出力するスイッチ制御信号に基づいてそれぞれオン・オフされる第１のスイッチ素子及び第２のスイッチ素子と、前記第１のスイッチ素子の他端に対して負極性の前記駆動信号を出力する第１の増幅回路と、前記第２のスイッチ素子の他端に対して正極性の前記駆動信号を出力する第２の増幅回路とを有し、負極性の前記駆動信号を前記ソース線に対して出力する期間である第１の期間では、前記電圧生成回路は前記第１の状態に設定され、前記第１のスイッチ素子はオンになり、正極性の前記駆動信号を前記ソース線に対して出力する期間である第２の期間では、前記電圧生成回路は前記第２の状態に設定され、前記第２のスイッチ素子はオンになり、前記電圧生成回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子を構成するトランジスターのＰ型ウェルに対して前記第１の供給電圧を出力し、前記トランジスターのＮ型ウェルに対して前記第２の供給電圧を出力してもよい。
【００２２】
このようにすれば、第１、第２のスイッチ素子を構成するトランジスターのＰ型ウェル及びＮ型ウェルの各々の電位を、第１の期間と第２の期間とで切り換えることができる。
【００２３】
また本発明の他の態様では、前記第１のスイッチ素子は、第１のＰ型トランジスターと第１のＮ型トランジスターとを有し、前記第２のスイッチ素子は、第２のＰ型トランジスターと第２のＮ型トランジスターとを有し、前記電圧生成回路が前記第１の状態である場合には、前記第１のＰ型トランジスター及び前記第２のＰ型トランジスターの各々のＮ型ウェルの電位は前記第２の電源電圧の電圧レベルに設定され、前記第１のＮ型トランジスター及び前記第２のＮ型トランジスターの各々のＰ型ウェルの電位は前記第１の電源電圧の電圧レベルに設定され、前記電圧生成回路が前記第２の状態である場合には、前記第１のＰ型トランジスター及び前記第２のＰ型トランジスターの各々のＮ型ウェルの電位は前記第３の電源電圧の電圧レベルに設定され、前記第１のＮ型トランジスター及び前記第２のＮ型トランジスターの各々のＰ型ウェルの電位は前記第２の電源電圧の電圧レベルに設定されてもよい。
【００２４】
このようにすれば、第１、第２のスイッチ素子を構成するトランジスターに第１の電源電圧と第３の電源電圧との差の電圧が印加することを防止できるから、例えば耐圧が第１の電源電圧と第３の電源電圧との差よりも大きい高耐圧のトランジスターを用いないで、第１、第２のスイッチ素子を構成することができる。
【００２５】
また本発明の他の態様では、前記第１のスイッチ素子及び前記第２のスイッチ素子を構成するトランジスターのＰ型ウェルと前記信号生成回路を構成するトランジスターのＰ型ウェルとは、共通のＰ型ウェルで形成され、前記第１のスイッチ素子及び前記第２のスイッチ素子を構成するトランジスターのＮ型ウェルと前記信号生成回路を構成するトランジスターのＮ型ウェルとは、共通のＮ型ウェルで形成されてもよい。
【００２６】
このようにすれば、第１、第２のスイッチ素子及び信号生成回路のＰ型ウェル、Ｎ型ウェルをそれぞれ共通にすることで、効率的なレイアウトが可能になる。
【００２７】
また本発明の他の態様では、第１の駆動回路ブロック〜第ｎ（ｎは２以上の整数）の駆動回路ブロックを含み、前記第１の駆動回路ブロック〜前記第ｎの駆動回路ブロックの各駆動ブロックは、複数の前記駆動回路と、前記電圧生成回路と、前記信号生成回路とを有してもよい。
【００２８】
このようにすれば、Ｐ型ウェル及びＮ型ウェルを複数のブロックに分割して、ブロック毎にウェル電位を設定することができるから、ラッチアップの発生を抑えることなどが可能になる。
【００２９】
また本発明の他の態様では、前記第１の駆動回路ブロック〜前記第ｎの駆動回路ブロックの各々の前記電圧生成回路が前記第１の状態から前記第２の状態に、又は前記第２の状態から前記第１の状態に切り替わる場合に、前記第１の駆動回路ブロック〜前記第ｎの駆動回路ブロックのうちの第ｊ＋１（ｊは１≦ｊ≦ｎ−１である整数）の駆動回路ブロックの前記電圧生成回路は、第ｊの駆動回路ブロックの前記電圧生成回路よりも所定の時間遅れて切り替わってもよい。
【００３０】
このようにすれば、各ブロックのウェル電位切り換えのタイミングに時間差を設けることができるから、ラッチアップの発生を抑えることなどが可能になる。
【００３１】
本発明の他の態様は、上記いずれかに記載のソースドライバーを含む電気光学装置に関係する。
【００３２】
本発明の他の態様は、上記に記載の電気光学装置を含む電子機器に関係する。
【００３３】
本発明の他の態様は、第１の電源電圧と前記第１の電源電圧より高い第２の電源電圧との間で変化する第１の供給電圧が低電位側電源として供給され、前記第１の電源電圧より高い第４の電源電圧と前記第４の電源電圧より高い第３の電源電圧との間で変化する第２の供給電圧が高電位側電源として供給され、前記第２の電源電圧又は前記第４の電源電圧がゲートに入力されるインバーターを含み、前記インバーターは、前記第１の供給電圧が前記第１の電源電圧の電圧レベルであり、前記第２の供給電圧が前記第４の電源電圧の電圧レベルである期間には、前記第１の電源電圧の電圧レベルの信号を出力し、前記第１の供給電圧が前記第２の電源電圧の電圧レベルであり、前記第２の供給電圧が前記第３の電源電圧の電圧レベルである期間には、前記第３の電源電圧の電圧レベルの信号を出力する信号生成回路に関係する。
【００３４】
本発明の他の態様によれば、インバーターのゲート入力電圧を変化させずに、インバーターの出力電圧を変化させることができる。さらに、例えば耐圧が第１の電源電圧と第３の電源電圧との差よりも大きい高耐圧のトランジスターを用いないで、信号生成回路を構成することができる。
【図面の簡単な説明】
【００３５】
【図１】回路装置の基本的な構成例。
【図２】電圧生成回路の第１の構成例。
【図３】レベルシフターの構成例。
【図４】信号生成回路の構成例。
【図５】比較例のソースドライバーの構成例（負極性の駆動信号を出力する場合）。
【図６】比較例のソースドライバーの構成例（正極性の駆動信号を出力する場合）。
【図７】ソースドライバーの第１の構成例。
【図８】図８（Ａ）、図８（Ｂ）は、スイッチ素子の動作を説明する図。
【図９】電圧生成回路の第２の構成例。
【図１０】電圧生成回路の第２の構成例における各信号波形の一例。
【図１１】ソースドライバーのレイアウトの一例。
【図１２】ソースドライバーの第２の構成例。
【図１３】電気光学装置の基本的な構成例。
【図１４】電子機器の基本的な構成例。
【発明を実施するための形態】
【００３６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３７】
１．回路装置
図１に本実施形態の回路装置１００の基本的な構成例を示す。本実施形態の回路装置１００は、電圧生成回路１１０及び信号生成回路１２０を含む。なお、本実施形態の回路装置１００は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３８】
信号生成回路１２０は、後述するように、電気光学パネルのソース線をドット反転駆動により駆動するソースドライバーにおいて、正極性の駆動信号と負極性の駆動信号とを切り換えるスイッチ素子のオン・オフを制御するスイッチ制御信号ＳＣを出力するスイッチ制御信号生成回路である。また、電圧生成回路１１０は、スイッチ素子を構成するトランジスターのＰ型ウェルに対して第１の供給電圧ＶＳを出力し、Ｎ型ウェルに第２の供給電圧ＶＤを出力するウェル電位生成回路である。
【００３９】
電圧生成回路１１０は、第１の電源電圧Ｖ１と第１の電源電圧より高い第２の電源電圧Ｖ２との間で変化する第１の供給電圧ＶＳを生成して出力し、第２の電源電圧Ｖ２と第２の電源電圧Ｖ２より高い第３の電源電圧Ｖ３との間で変化する第２の供給電圧ＶＤを生成して出力する。第１の供給電圧ＶＳは、第１の電源電圧Ｖ１と第２の電源電圧Ｖ２との間で例えば周期的に変化する電圧であり、第２の供給電圧ＶＤは、第２の電源電圧Ｖ２と第３の電源電圧Ｖ３との間で例えば周期的に変化する電圧である。電圧生成回路１１０は、状態切換信号ＰＯＬに基づいて第１の状態又は第２の状態に設定される。
【００４０】
具体的には、図１に示すように、状態切換信号ＰＯＬが第２の電源電圧Ｖ２の電圧レベルである場合には、電圧生成回路１１０は第１の状態に設定され、状態切換信号ＰＯＬが第１の電源電圧Ｖ１の電圧レベルである場合には、電圧生成回路１１０は第２の状態に設定される。電圧生成回路１１０は、第１の状態では、第１の供給電圧ＶＳとして第１の電源電圧Ｖ１の電圧レベルを出力し、第２の供給電圧ＶＤとして第２の電源電圧Ｖ２の電圧レベルを出力する。また電圧生成回路１１０は、第２の状態では、第１の供給電圧ＶＳとして第２の電源電圧Ｖ２の電圧レベルを出力し、第２の供給電圧ＶＤとして第３の電源電圧Ｖ３の電圧レベルを出力する。
【００４１】
このように、電圧生成回路１１０は、状態切換信号ＰＯＬに基づいて、第１の状態から第２の状態へ切り替わり、或いは第２の状態から第１の状態に切り替わることで、Ｐ型ウェルの電位及びＮ型ウェルの電位を切り換えることができる。
【００４２】
信号生成回路１２０は、第１の供給電圧ＶＳが低電位側電源として供給され、第２の供給電圧ＶＤが高電位側電源として供給され、第２の電源電圧Ｖ２がゲートに入力されるインバーターを有する。図１に示すように、信号生成回路１２０は、電圧生成回路１１０が第１の状態である場合には、スイッチ制御信号ＳＣとして第１の電源電圧Ｖ１の電圧レベルの信号を出力する。また、電圧生成回路１１０が第２の状態である場合には、スイッチ制御信号ＳＣとして第３の電源電圧Ｖ３の電圧レベルの信号を出力する。
【００４３】
第１、第２、第３の電源電圧Ｖ１、Ｖ２、Ｖ３は、例えばＶ１＝０Ｖ、Ｖ２＝５Ｖ、Ｖ３＝１０Ｖである。後述するように、Ｖ１＝０Ｖ、Ｖ２＝５Ｖ、Ｖ３＝１０Ｖである場合には、ソースドライバーが出力する正極性の駆動信号の電圧は５Ｖから１０Ｖの範囲であり、負極性の駆動の電圧は０Ｖから５Ｖの範囲である。なお、第１、第２、第３の電源電圧Ｖ１、Ｖ２、Ｖ３は、これに限定されるものではなく、例えばＶ１＝−５Ｖ、Ｖ２＝０Ｖ、Ｖ３＝５Ｖであってもよい。
【００４４】
図２に、本実施形態の電圧生成回路１１０の第１の構成例を示す。第１の構成例の電圧生成回路１１０は、第１、第２のインバーターＩＮＶ１、ＩＮＶ２及びレベルシフターＬＶＳＴを含む。なお、本実施形態の電圧生成回路１１０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４５】
第１のインバーターＩＮＶ１は、第１の電源電圧Ｖ１が低電位側電源として供給され、第２の電源電圧Ｖ２が高電位側電源として供給され、状態切換信号ＰＯＬが入力され、第１の供給電圧ＶＳを出力する。具体的には、状態切換信号ＰＯＬが第２の電源電圧Ｖ２の電圧レベルである場合、即ち第１の状態である場合には、第１のインバーターＩＮＶ１は第１の供給電圧ＶＳとして第１の電源電圧Ｖ１の電圧レベルを出力する。また、状態切換信号ＰＯＬが第１の電源電圧Ｖ１の電圧レベルである場合、即ち第２の状態である場合には、第１のインバーターＩＮＶ１は第１の供給電圧ＶＳとして第２の電源電圧Ｖ２の電圧レベルを出力する。
【００４６】
第２のインバーターＩＮＶ２は、第２の電源電圧Ｖ２が低電位側電源として供給され、第３の電源電圧Ｖ３が高電位側電源として供給され、レベルシフターＬＶＳＴの出力が入力され、第２の供給電圧ＶＤを出力する。具体的には、状態切換信号ＰＯＬが第２の電源電圧Ｖ２の電圧レベルである場合、即ち第１の状態である場合には、レベルシフターＬＶＳＴは第３の電源電圧Ｖ３の電圧レベルを出力し、第２のインバーターＩＮＶ２は第２の供給電圧ＶＤとして第２の電源電圧Ｖ２の電圧レベルを出力する。また、状態切換信号ＰＯＬが第１の電源電圧Ｖ１の電圧レベルである場合、即ち第２の状態である場合には、レベルシフターＬＶＳＴは第２の電源電圧Ｖ２の電圧レベルを出力し、第２のインバーターＩＮＶ２は第２の供給電圧ＶＤとして第３の電源電圧Ｖ３の電圧レベルを出力する。
【００４７】
レベルシフターＬＶＳＴは、状態切換信号ＰＯＬを受けて、電圧レベルをシフトした信号を第２のインバーターＩＮＶ２に出力する。具体的には、レベルシフターＬＶＳＴは、状態切換信号ＰＯＬの第１の電源電圧Ｖ１の電圧レベルを第２の電源電圧Ｖ２の電圧レベルにシフトして出力し、状態切換信号ＰＯＬの第２の電源電圧Ｖ２の電圧レベルを第３の電源電圧Ｖ３の電圧レベルにシフトして出力する。
【００４８】
第１のインバーターＩＮＶ１を構成するＰ型トランジスター及びＮ型トランジスターには、第２の電源電圧Ｖ２と第１の電源電圧Ｖ１との差の電圧が印加される。また、第２のインバーターＩＮＶ２を構成するＰ型トランジスター及びＮ型トランジスターには、第３の電源電圧Ｖ３と第２の電源電圧Ｖ２との差の電圧が印加される。従って、第１のインバーターＩＮＶ１及び第２のインバーターＩＮＶ２を構成するトランジスターの耐圧は、第１の電源電圧Ｖ１と第３の電源電圧Ｖ３との差よりも小さくすることができる。例えば、Ｖ１＝０Ｖ、Ｖ２＝５Ｖ、Ｖ３＝１０Ｖである場合には、第１のインバーターＩＮＶ１及び第２のインバーターＩＮＶ２を構成するトランジスターの耐圧は、１０Ｖよりも小さくすることができる。
【００４９】
図３に、本実施形態の電圧生成回路１１０が有するレベルシフターＬＶＳＴの構成例を示す。レベルシフターＬＶＳＴは、６個のインバーターＩＮＶ１１〜ＩＮＶ１６及び２個のシフト回路ＬＳ１、ＬＳ２を含む。なお、本実施形態のレベルシフターＬＶＳＴは図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５０】
レベルシフターＬＶＳＴは、状態切換信号ＰＯＬの第１の電源電圧Ｖ１の電圧レベルを第２の電源電圧Ｖ２の電圧レベルにシフトして出力し、状態切換信号ＰＯＬの第２の電源電圧Ｖ２の電圧レベルを第３の電源電圧Ｖ３の電圧レベルにシフトして出力する。
【００５１】
インバーターＩＮＶ１１、ＩＮＶ１２には、低電位側電源として第１の電源電圧Ｖ１、高電位側電源として第２の電源電圧Ｖ２が供給される。インバーターＩＮＶ１３、ＩＮＶ１４には、低電位側電源として第１の中間電圧ＶＭ１、高電位側電源として第２の電源電圧Ｖ２が供給される。インバーターＩＮＶ１５、ＩＮＶ１６には、低電位側電源として第２の電源電圧Ｖ２、高電位側電源として第２の中間電圧ＶＭ２が供給される。
【００５２】
シフト回路ＬＳ１は、Ｎ型トランジスターＴＮ１１、ＴＮ１２及びＰ型トランジスターＴＰ１１、ＴＰ１２を含む。シフト回路ＬＳ２は、シフト回路ＬＳ１と同一の構成である。シフト回路ＬＳ１には、低電位側電源として第１の中間電圧ＶＭ１、高電位側電源として第２の中間電圧ＶＭ２が供給される。シフト回路ＬＳ２には、低電位側電源として第２の電源電圧Ｖ２、高電位側電源として第３の電源電圧Ｖ３が供給される。
【００５３】
第１の中間電圧ＶＭ１は、第１の電源電圧Ｖ１と第２の電源電圧Ｖ２との中間の電圧である。第２の中間電圧ＶＭ２は、第２の電源電圧Ｖ２と第３の電源電圧Ｖ３との中間の電圧である。例えば、Ｖ１＝０Ｖ、Ｖ２＝５Ｖ、Ｖ３＝１０Ｖである場合には、ＶＭ１＝２．５Ｖ、ＶＭ２＝７．５Ｖとすることができる。第１の中間電圧ＶＭ１は、第１の電源電圧Ｖ１と第２の電源電圧Ｖ２とに基づいて、例えば抵抗素子を用いた抵抗分割回路により生成することができる。また、第２の中間電圧ＶＭ２は、第２の電源電圧Ｖ２と第３の電源電圧Ｖ３とに基づいて、例えば抵抗素子を用いた抵抗分割回路により生成することができる。抵抗分割回路は、抵抗素子の代わりにＰ型トランジスター或いはＮ型トランジスターを用いてもよい。
【００５４】
インバーターＩＮＶ１１の入力ノードにＶ１が入力した場合には、インバーターＩＮＶ１３はＶ２を出力し、インバーターＩＮＶ１４はＶＭ１を出力する。シフト回路ＬＳ１の入力ノードＩＮにはＶＭ１が入力され、入力ノードＸＩＮにはＶ２が入力され、出力ノードＱにはＶＭ１が出力される。そしてインバーターＩＮＶ１５はＶＭ２を出力し、インバーターＩＮＶ１６はＶ２を出力する。シフト回路ＬＳ２の入力ノードＩＮにはＶ２が入力され、入力ノードＸＩＮにはＶＭ２が入力され、出力ノードＱにはＶ２が出力される。
【００５５】
インバーターＩＮＶ１１の入力ノードにＶ２が入力した場合には、インバーターＩＮＶ１３はＶＭ１を出力し、インバーターＩＮＶ１４はＶ２を出力する。シフト回路ＬＳ１の入力ノードＩＮにはＶ２が入力され、入力ノードＸＩＮにはＶＭ１が入力され、出力ノードＱにはＶＭ２が出力される。そしてインバーターＩＮＶ１５はＶ２を出力し、インバーターＩＮＶ１６はＶＭ２を出力する。シフト回路ＬＳ２の入力ノードＩＮにはＶＭ２が入力され、入力ノードＸＩＮにはＶ２が入力され、出力ノードＱにはＶ３が出力される。
【００５６】
このようにして、本実施形態のレベルシフターＬＶＳＴによれば、入力電圧Ｖ１をＶ２にシフトして出力し、入力電圧Ｖ２をＶ３にシフトして出力することができる。
【００５７】
レベルシフターＬＶＳＴを構成するインバーターＩＮＶ１１〜ＩＮＶ１６及びシフト回路ＬＳ１、ＬＳ２に供給される電源電圧は、Ｖ１とＶ２、又はＶＭ１とＶ２、又はＶＭ１とＶＭ２、又はＶ２とＶＭ２、又はＶ２とＶ３である。従って、インバーターＩＮＶ１１〜ＩＮＶ１６及びシフト回路ＬＳ１、ＬＳ２を構成するトランジスターの耐圧は、Ｖ１とＶ３との差よりも小さくすることができる。
【００５８】
図４に、本実施形態の信号生成回路１２０の構成例を示す。信号生成回路１２０は、インバーターＩＮＶ２１、ＩＮＶ２２、ＩＮＶ２３を含む。なお、本実施形態の信号生成回路１２０は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５９】
インバーターＩＮＶ２１、ＩＮＶ２２、ＩＮＶ２３には、第１の供給電圧ＶＳが低電位側電源として供給され、第２の供給電圧ＶＤが高電位側電源として供給される。インバーターＩＮＶ２１のゲートには、第２の電源電圧Ｖ２が入力される。
【００６０】
電圧生成回路１１０が第１の状態である場合には、第１の供給電圧ＶＳとして第１の電源電圧Ｖ１（例えば０Ｖ）が供給され、第２の供給電圧ＶＤとして第２の電源電圧Ｖ２（例えば５Ｖ）が供給される。従って、インバーターＩＮＶ２１はＶ１を出力し、インバーターＩＮＶ２２はＶ２を出力し、インバーターＩＮＶ２３はＶ１を出力する。
【００６１】
電圧生成回路１１０が第２の状態である場合には、第１の供給電圧ＶＳとして第２の電源電圧Ｖ２が供給され、第２の供給電圧ＶＤとして第３の電源電圧Ｖ３（例えば１０Ｖ）が供給される。従って、インバーターＩＮＶ２１はＶ３を出力し、インバーターＩＮＶ２２はＶ２を出力し、インバーターＩＮＶ２３はＶ３を出力する。
【００６２】
なお、第１の供給電圧ＶＳが第１の電源電圧Ｖ１と第２の電源電圧Ｖ２との間で変化し、第２の供給電圧ＶＤが第１の電源電圧Ｖ１より高い第４の電源電圧Ｖ４と第４の電源電圧Ｖ４より高い第３の電源電圧Ｖ３との間で変化してもよい。即ち、電圧生成回路１１０が第１の状態である場合に、第１の供給電圧ＶＳとして第１の電源電圧Ｖ１が供給され、第２の供給電圧ＶＤとして第４の電源電圧Ｖ４が供給されてもよい。そして電圧生成回路１１０が第２の状態である場合に、第１の供給電圧ＶＳとして第２の電源電圧Ｖ２が供給され、第２の供給電圧ＶＤとして第３の電源電圧Ｖ３が供給されてもよい。インバーターＩＮＶ２１のゲートには、第２の電源電圧Ｖ２又は第４の電源電圧Ｖ４が入力されてもよい。第１〜第４の電源電圧Ｖ１〜Ｖ４は、例えばＶ１＝０Ｖ、Ｖ２＝６Ｖ、Ｖ３＝１０Ｖ、Ｖ４＝４Ｖであってもよく、或いはＶ１＝０Ｖ、Ｖ２＝４Ｖ、Ｖ３＝１０Ｖ、Ｖ４＝６Ｖであってもよい。
【００６３】
このようにして、本実施形態の信号生成回路１２０によれば、インバーターのゲート入力電圧を変化させなくても、インバーターの出力電圧を変化させることができる。電圧生成回路１１０が第１の状態である場合には、スイッチ制御信号ＳＣとして第１の電源電圧Ｖ１の電圧レベルを出力し、電圧生成回路１１０が第２の状態である場合には、スイッチ制御信号ＳＣとして第３の電源電圧Ｖ３の電圧レベルを出力することができる。
【００６４】
図４に示した構成例では、３個のインバーターが用いられているが、インバーターの個数はこれに限定されず、奇数個であればよい。例えば、１個のインバーターで構成してもよい。
【００６５】
インバーターＩＮＶ２１、ＩＮＶ２２、ＩＮＶ２３に供給される電源電圧は、Ｖ１とＶ２、又はＶ２とＶ３であるから、インバーターＩＮＶ２１、ＩＮＶ２２、ＩＮＶ２３を構成するトランジスターの耐圧は、Ｖ１とＶ３との差よりも小さくすることができる。
【００６６】
以上説明したように、本実施形態の回路装置１００によれば、高耐圧のトランジスターを用いないで、正極性の駆動信号と負極性の駆動信号とを切り換えるスイッチ素子のオン・オフを制御し、さらにスイッチ素子を構成するトランジスターのＰ型ウェル及びＮ型ウェルの電位を切り換えることができる。ここで高耐圧のトランジスターとは、例えば耐圧が１０Ｖ以上であるトランジスターである。
【００６７】
２．ソースドライバー
図５に、比較例として、本実施形態の回路装置１００を用いない構成のソースドライバーの一例を示す。図５は負極性の駆動信号を出力する場合を示す。比較例のソースドライバーは、スイッチ素子ＳＡ１〜ＳＡ６、増幅回路ＡＭＰ１、ＡＭＰ２を含む。以下の説明では、負極性の駆動信号電圧（階調電圧）を０Ｖ〜５Ｖ、正極性の駆動信号電圧（階調電圧）を５Ｖ〜１０Ｖとする。
【００６８】
スイッチ素子ＳＡ１は、Ｎ型トランジスターのゲートに１０Ｖが入力し、Ｐ型トランジスターのゲートに０Ｖが入力して、オン状態に設定される。こうすることで、増幅回路ＡＭＰ１からの負極性の駆動信号が駆動信号出力端子ＰＳに出力される。
【００６９】
スイッチ素子ＳＡ２は、Ｎ型トランジスターのゲートに０Ｖが入力し、Ｐ型トランジスターのゲートに１０Ｖが入力して、オフ状態に設定される。こうすることで、増幅回路ＡＭＰ２からの正極性の駆動信号は駆動信号出力端子ＰＳに出力されない。
【００７０】
スイッチ素子ＳＡ３は、Ｎ型トランジスターのゲートに０Ｖが入力し、Ｐ型トランジスターのゲートに５Ｖが入力して、オフ状態に設定される。
【００７１】
スイッチ素子ＳＡ４は、Ｎ型トランジスターのゲートに１０Ｖが入力し、Ｐ型トランジスターのゲートに５Ｖが入力して、オン状態に設定される。こうすることで、ノードＮ２の電位を５Ｖに設定することができる。
【００７２】
スイッチ素子ＳＡ５は、Ｎ型トランジスターのゲートに５Ｖが入力し、Ｐ型トランジスターのゲートに０Ｖが入力して、オン状態に設定される。こうすることで、増幅回路ＡＭＰ１からの負極性の駆動信号がスイッチ素子ＳＡ１に出力される。
【００７３】
スイッチ素子ＳＡ６は、Ｎ型トランジスターのゲートに５Ｖが入力し、Ｐ型トランジスターのゲートに１０Ｖが入力して、オフ状態に設定される。こうすることで、増幅回路ＡＭＰ２からの正極性の駆動信号はスイッチ素子ＳＡ２に出力されない。
【００７４】
図６に、比較例のソースドライバーにおける正極性の駆動信号を出力する場合を示す。回路構成は、図５に示したものと同じである。
【００７５】
スイッチ素子ＳＡ１は、Ｎ型トランジスターのゲートに０Ｖが入力し、Ｐ型トランジスターのゲートに１０Ｖが入力して、オフ状態に設定される。こうすることで、増幅回路ＡＭＰ１からの負極性の駆動信号は駆動信号出力端子ＰＳに出力されない。
【００７６】
スイッチ素子ＳＡ２は、Ｎ型トランジスターのゲートに１０Ｖが入力し、Ｐ型トランジスターのゲートに０Ｖが入力して、オン状態に設定される。こうすることで、増幅回路ＡＭＰ２からの正極性の駆動信号が駆動信号出力端子ＰＳに出力される。
【００７７】
スイッチ素子ＳＡ３は、Ｎ型トランジスターのゲートに５Ｖが入力し、Ｐ型トランジスターのゲートに０Ｖが入力して、オン状態に設定される。こうすることで、ノードＮ１の電位を５Ｖに設定することができる。
【００７８】
スイッチ素子ＳＡ４は、Ｎ型トランジスターのゲートに５Ｖが入力し、Ｐ型トランジスターのゲートに１０Ｖが入力して、オフ状態に設定される。
【００７９】
スイッチ素子ＳＡ５は、Ｎ型トランジスターのゲートに０Ｖが入力し、Ｐ型トランジスターのゲートに５Ｖが入力して、オフ状態に設定される。こうすることで、増幅回路ＡＭＰ１からの負極性の駆動信号はスイッチ素子ＳＡ１に出力されない。
【００８０】
スイッチ素子ＳＡ６は、Ｎ型トランジスターのゲートに１０Ｖが入力し、Ｐ型トランジスターのゲートに５Ｖが入力して、オン状態に設定される。こうすることで、増幅回路ＡＭＰ２からの正極性の駆動信号がスイッチ素子ＳＡ２に出力される。
【００８１】
図５、図６から分かるように、スイッチ素子ＳＡ１、ＳＡ２を構成するトランジスターには、１０Ｖの電圧が印加される。従って、スイッチ素子ＳＡ１、ＳＡ２を構成するトランジスターは高耐圧（例えば耐圧が１０Ｖ以上）のトランジスターを用いる必要がある。高耐圧のトランジスターは、素子サイズが中耐圧（例えば耐圧が６Ｖ程度）のトランジスターに比べて素子サイズが大きくなるので、回路の占める面積が大きくなってしまう。
【００８２】
図７に、本実施形態のソースドライバー２００の第１の構成例を示す。第１の構成例のソースドライバー２００は、回路装置１００、駆動信号出力端子ＰＳ及び駆動回路２１０を含む。なお、本実施形態のソースドライバー２００は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば、ソースドライバー２００は、図示していないＤ／Ａ変換回路又は階調電圧生成回路などをさらに含んでもよい。
【００８３】
回路装置１００は、既に図１〜図４で説明したので、ここでは詳細な説明を省略する。
【００８４】
駆動信号出力端子ＰＳは、電気光学パネルのソース線に電気的に接続される。駆動回路２１０が出力する駆動信号は、駆動信号出力端子ＰＳを介してソース線に出力される。
【００８５】
駆動回路２１０は、スイッチ素子ＳＷ１〜ＳＷ６及び第１、第２の増幅回路ＡＭＰ１、ＡＭＰ２を含む。
【００８６】
第１のスイッチ素子ＳＷ１及び第２のスイッチ素子ＳＷ２は、一端が駆動信号出力端子ＰＳに共通接続され、信号生成回路１２０が出力するスイッチ制御信号ＳＣに基づいてオン・オフされる。具体的には、負極性の駆動信号をソース線に対して出力する期間である負極性期間（広義には第１の期間）では、第１のスイッチ素子ＳＷ１がオンになり、正極性の駆動信号をソース線に対して出力する期間である正極性期間（広義には第２の期間）では、第２のスイッチ素子ＳＷ２がオンになる。
【００８７】
第１、第２のスイッチ素子ＳＷ１、ＳＷ２を構成するトランジスターのＰ型ウェルには第１の供給電圧ＶＳが供給され、Ｎ型ウェルには第２の供給電圧ＶＤが供給される。
【００８８】
第１の増幅回路ＡＭＰ１は、第１のスイッチ素子ＳＷ１の他端に対して負極性の駆動信号を出力する。また、第２の増幅回路ＡＭＰ２は、第２のスイッチ素子ＳＷ２の他端に対して正極性の駆動信号を出力する。
【００８９】
スイッチ素子ＳＷ３〜ＳＷ６の動作は、図５、図６に示したスイッチ素子ＳＡ３〜ＳＡ６の動作と同じであるから、ここでは詳細な説明を省略する。
【００９０】
図８（Ａ）、図８（Ｂ）は、スイッチ素子ＳＷ１、ＳＷ２の動作を説明する図である。図８（Ａ）に示す負極性期間では、電圧生成回路１１０（ウェル電位生成回路）は、状態切換信号（極性切換信号）ＰＯＬに基づいて、第１の状態に設定される。そして電圧生成回路１１０は、第１の供給電圧ＶＳとして第１の電源電圧Ｖ１の電圧レベル（例えば０Ｖ）を出力し、第２の供給電圧ＶＤとして第２の電源電圧Ｖ２の電圧レベル（例えば５Ｖ）を出力する。また、信号生成回路１２０は、スイッチ制御信号ＳＣとして第１の電源電圧Ｖ１の電圧レベル（例えば０Ｖ）を出力する。
【００９１】
こうすることで、スイッチ素子ＳＷ１、ＳＷ２のＮ型トランジスターＴＮ１、ＴＮ２のＰ型ウェルの電位はＶ１（０Ｖ）に設定され、Ｐ型トランジスターＴＰ１、ＴＰ２のＮ型ウェルの電位はＶ２（５Ｖ）に設定される。また、スイッチ素子ＳＷ１のＮ型トランジスターＴＮ１のゲートにはＶ２（５Ｖ）が入力され、Ｐ型トランジスターＴＰ１のゲートにはＶ１（０Ｖ）が入力されるから、スイッチ素子ＳＷ１はオンになる。一方、スイッチ素子ＳＷ２のＮ型トランジスターＴＮ２のゲートにはＶ１（０Ｖ）が入力され、Ｐ型トランジスターＴＰ２のゲートにはＶ２（５Ｖ）が入力されるから、スイッチ素子ＳＷ２はオフになる。
【００９２】
図８（Ｂ）に示す正極性期間では、電圧生成回路１１０（ウェル電位生成回路）は、状態切換信号（極性切換信号）ＰＯＬに基づいて、第２の状態に設定される。そして電圧生成回路１１０は、第１の供給電圧ＶＳとして第２の電源電圧Ｖ２の電圧レベル（例えば５Ｖ）を出力し、第２の供給電圧ＶＤとして第３の電源電圧Ｖ３の電圧レベル（例えば１０Ｖ）を出力する。また、信号生成回路１２０は、スイッチ制御信号ＳＣとして第３の電源電圧Ｖ３の電圧レベル（例えば１０Ｖ）を出力する。
【００９３】
こうすることで、スイッチ素子ＳＷ１、ＳＷ２のＮ型トランジスターＴＮ１、ＴＮ２のＰ型ウェルの電位はＶ２（５Ｖ）に設定され、Ｐ型トランジスターＴＰ１、ＴＰ２のＮ型ウェルの電位はＶ３（１０Ｖ）に設定される。また、スイッチ素子ＳＷ１のＮ型トランジスターＴＮ１のゲートにはＶ２（５Ｖ）が入力され、Ｐ型トランジスターＴＰ１のゲートにはＶ３（１０Ｖ）が入力されるから、スイッチ素子ＳＷ１はオフになる。一方、スイッチ素子ＳＷ２のＮ型トランジスターＴＮ２のゲートにはＶ３（１０Ｖ）が入力され、Ｐ型トランジスターＴＰ２のゲートにはＶ２（５Ｖ）が入力されるから、スイッチ素子ＳＷ２はオンになる。
【００９４】
本実施形態のソースドライバー２００によれば、スイッチ素子ＳＷ１、ＳＷ２を構成するトランジスターには、Ｖ１とＶ２との差、又はＶ２とＶ３との差の電圧が印加されるが、Ｖ１とＶ３との差の電圧が印加されることはない。従って、スイッチ素子ＳＷ１、ＳＷ２を構成するトランジスターの耐圧は、Ｖ１とＶ３との差の電圧よりも小さくすることができる。また、スイッチ素子ＳＷ３〜ＳＷ６及び増幅回路ＡＭＰ１、ＡＭＰ２を構成するトランジスターについても、Ｖ１とＶ３との差の電圧が印加されることはないから、耐圧をＶ１とＶ３との差の電圧よりも小さくすることができる。
【００９５】
このように本実施形態のソースドライバー２００によれば、高耐圧のトランジスターを用いないで、ソースドライバーを構成することができるから、回路の占める面積を縮小し、製造プロセスの工程数を削減することができる。その結果、製造コストの削減などが可能になる。
【００９６】
図９に、本実施形態の電圧生成回路１１０の第２の構成例を示す。第２の構成例の電圧生成回路１１０は、第１、第２の出力回路ＯＢ１、ＯＢ２、スイッチ素子ＳＷ１１、ＳＷ１２及び制御回路ＣＮＴＬを含む。なお、本実施形態の電圧生成回路１１０は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００９７】
第１の出力回路ＯＢ１は、第１の構成例（図２）のインバーターＩＮＶ１に、出力ノードを高インピーダンスに設定する機能を付加したものである。制御信号Ａ１、Ａ２に基づいて、第１の電源電圧Ｖ１の電圧レベル又は第２の電源電圧Ｖ２の電圧レベルを出力し、或いは出力ノードを高インピーダンスに設定する。
【００９８】
同様に、第２の出力回路ＯＢ２は、第１の構成例（図２）のインバーターＩＮＶ２に、出力ノードを高インピーダンスに設定する機能を付加したものである。制御信号Ｂ１、Ｂ２に基づいて、第２の電源電圧Ｖ２の電圧レベル又は第３の電源電圧Ｖ３の電圧レベルを出力し、或いは出力ノードを高インピーダンスに設定する。
【００９９】
スイッチ素子ＳＷ１１は、第１の中間電圧ＶＭ１の出力をオン・オフするためのものであり、制御信号Ａ３、Ａ４によりオン・オフが制御される。また、スイッチ素子ＳＷ１２は、第２の中間電圧ＶＭ２の出力をオン・オフするためのものであり、制御信号Ｂ３、Ｂ４によりオン・オフが制御される。
【０１００】
制御回路ＣＮＴＬは、状態切換信号ＰＯＬに基づいて、制御信号Ａ１〜Ａ４、Ｂ１〜Ｂ４を生成して出力する。制御回路ＣＮＴＬは、例えば図３のレベルシフターＬＶＳＴ及びＣＭＯＳ論理回路により実現することができる。
【０１０１】
電圧生成回路１１０の第２の構成例によれば、第１の状態から第２の状態へ切り替わる際に、及び第２の状態から第１の状態へ切り替わる際に、第１の供給電圧ＶＳとして第１の電源電圧Ｖ１と第２の電源電圧Ｖ２との中間の電圧である第１の中間電圧ＶＭ１を出力し、第２の供給電圧ＶＤとして第２の電源電圧Ｖ２と第３の電源電圧Ｖ３との中間の電圧である第２の中間電圧ＶＭ２を出力することができる。
【０１０２】
このようにすることで、例えばＰ型ウェルの電位をＶ１からＶ２に切り換えるタイミングとＮ型ウェルの電位をＶ２からＶ２に切り換えるタイミングとのずれが生じた場合に、スイッチ素子ＳＷ１、ＳＷ２を構成するトランジスターに一時的に耐圧を超える電圧が印加されることを防止できる。
【０１０３】
図１０に、電圧生成回路１１０の第２の構成例における各信号波形の一例を示す。図１０には、状態切換信号ＰＯＬ、制御信号Ａ１〜Ａ４、Ｂ１〜Ｂ４、第１、第２の供給電圧ＶＳ、ＶＤの波形を示す。
【０１０４】
状態切換信号ＰＯＬがＶ２からＶ１に変化することで、負極性期間ＴＡ１から正極性期間ＴＡ２に切り替わる。この切り替わりのタイミングの後に期間Ｔ１、Ｔ２、Ｔ３が順に設けられる。
【０１０５】
期間Ｔ１では、制御信号Ａ１はＶ２、制御信号Ａ２はＶ１になるから、出力回路ＯＢ１の主力ノードは高インピーダンスに設定される。制御信号Ａ３はＶ１、制御信号Ａ４はＶ２になるから、スイッチ素子ＳＷ１１はオンする。このようにして、第１の供給電圧ＶＳは中間電圧ＶＭ１になる。また、制御信号Ｂ１はＶ３、制御信号Ｂ２はＶ３になるから、出力回路ＯＢ２はＶ２を出力する。制御信号Ｂ３はＶ３、制御信号Ｂ４はＶ２になるから、スイッチ素子ＳＷ１２はオフする。このようにして、第２の供給電圧ＶＤはＶ２になる。
【０１０６】
期間Ｔ２では、制御信号Ａ１はＶ２、制御信号Ａ２はＶ１になるから、出力回路ＯＢ１の出力ノードは高インピーダンスに設定される。制御信号Ａ３はＶ１、制御信号Ａ４はＶ２になるから、スイッチ素子ＳＷ１１はオンする。このようにして、第１の供給電圧ＶＳは中間電圧ＶＭ１になる。また、制御信号Ｂ１はＶ３、制御信号Ｂ２はＶ２になるから、出力回路ＯＢ２の出力ノードは高インピーダンスに設定される。制御信号Ｂ３はＶ２、制御信号Ｂ４はＶ３になるから、スイッチ素子ＳＷ１２はオンする。このようにして、第２の供給電圧ＶＤはＶＭ２になる。
【０１０７】
期間Ｔ３では、制御信号Ａ１はＶ１、制御信号Ａ２はＶ１になるから、出力回路ＯＢ１はＶ２を出力する。制御信号Ａ３はＶ２、制御信号Ａ４はＶ１になるから、スイッチ素子ＳＷ１１はオフする。このようにして、第１の供給電圧ＶＳはＶ２になる。また、制御信号Ｂ１はＶ３、制御信号Ｂ２はＶ２になるから、出力回路ＯＢ２の出力ノードは高インピーダンスに設定される。制御信号Ｂ３はＶ２、制御信号Ｂ４はＶ３になるから、スイッチ素子ＳＷ１２はオンする。このようにして、第２の供給電圧ＶＤはＶＭ２になる。
【０１０８】
同様に、正極性期間ＴＡ２から負極性期間ＴＡ３に切り替わる際に、切り替わりのタイミングの後に期間Ｔ４、Ｔ５、Ｔ６が順に設けられる。そして期間Ｔ４では、第１の供給電圧ＶＳはＶ２になり、第２の供給電圧ＶＤはＶＭ２になる。期間Ｔ５では、第１の供給電圧ＶＳはＶＭ１になり、第２の供給電圧ＶＤはＶＭ２になる。期間Ｔ６では、第１の供給電圧ＶＳはＶＭ１になり、第２の供給電圧ＶＤはＶ２になる。
【０１０９】
このように、電圧生成回路１１０の第２の構成例によれば、ＶＳとＶＤを段階的に変化させることができるから、ウェル電位の切り換えのタイミングのずれによってＶＳとＶＤとの電圧差がトランジスターの耐圧を超えることを防止できる。
【０１１０】
図１１に、本実施形態のソースドライバー２００のレイアウトの一例を示す。図１１に示すソースドライバー２００は、駆動信号出力端子ＰＳ１〜ＰＳ６を含み、隣り合った端子からは互いに異なる極性の駆動信号を出力する。例えば、駆動信号出力端子ＰＳ１、ＰＳ３、ＰＳ５から負極性の駆動信号が出力される期間には、駆動信号出力端子ＰＳ２、ＰＳ４、ＰＳ６からは正極性の駆動信号が出力される。
【０１１１】
第１、第２のスイッチ素子ＳＷ１、ＳＷ２を構成するトランジスターのＰ型ウェルと信号生成回路１２０を構成するトランジスターのＰ型ウェルとは、共通のＰ型ウェルＰＷＬ１（ＰＷＬ２）で形成される。また、第１、第２のスイッチ素子ＳＷ１、ＳＷ２を構成するトランジスターのＮ型ウェルと信号生成回路１２０を構成するトランジスターのＮ型ウェルとは、共通のＮ型ウェルＮＷＬ１（ＮＷＬ２）で形成される。
【０１１２】
具体的には、図１１に示すように、駆動信号出力端子ＰＳ１、ＰＳ３、ＰＳ５に接続されるスイッチ素子ＳＷ１、ＳＷ２及びそれらのオン・オフを制御する信号生成回路１２０を構成するトランジスターはＰ型ウェルＰＷＬ１及びＮ型ウェルＮＷＬ１上に形成される。そしてＰ型ウェルＰＷＬ１には供給電圧ＶＳ１が供給され、Ｎ型ウェルＮＷＬ１には供給電圧ＶＤ１が供給される。
【０１１３】
また、駆動信号出力端子ＰＳ２、ＰＳ４、ＰＳ６に接続されるスイッチ素子ＳＷ１、ＳＷ２及びそれらのオン・オフを制御する信号生成回路１２０を構成するトランジスターはＰ型ウェルＰＷＬ２及びＮ型ウェルＮＷＬ２上に形成される。そしてＰ型ウェルＰＷＬ２には供給電圧ＶＳ２が供給され、Ｎ型ウェルＮＷＬ２には供給電圧ＶＤ２が供給される。
【０１１４】
このように、同じ極性の駆動信号を出力するスイッチ素子ＳＷ１、ＳＷ２及び信号生成回路１２０のＰ型ウェル、Ｎ型ウェルをそれぞれ共通にすることで、効率的なレイアウトが可能になる。
【０１１５】
図１２に、本実施形態のソースドライバー２００の第２の構成例を示す。第２の構成例のソースドライバー２００は、第１〜第ｎ（ｎは２以上の整数）の駆動回路ブロックＢＬＫ１〜ＢＬＫｎを含む。なお、本実施形態のソースドライバー２００は図１２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１１６】
第１〜第ｎの駆動回路ブロックＢＬＫ１〜ＢＬＫｎの各駆動ブロックは、複数の駆動回路２１０、電圧生成回路１１０及び信号生成回路１２０を含む。
【０１１７】
例えば、図１２に示すように、第１の駆動回路ブロックＢＬＫ１は、ｍ（ｍは２以上の整数）個の駆動回路２１０、電圧生成回路１１０及び信号生成回路１２０を含む。ｍ個の駆動回路２１０は、駆動信号出力端子ＰＳ１〜ＰＳｍに対して駆動信号を出力する。電圧生成回路１１０は、第１の駆動回路ブロックＢＬＫ１に含まれるＰ型ウェルに対して第１の供給電圧ＶＳを出力し、Ｎ型ウェルに対して第２の供給電圧ＶＤを出力する。信号生成回路１２０は、第１の駆動回路ブロックＢＬＫ１に含まれるスイッチ素子ＳＷ１、ＳＷ２に対してスイッチ制御信号ＳＣを出力する。他の駆動回路ブロックＢＬＫ２〜ＢＬＫｎについても同様である。このようにすることで、Ｐ型ウェル及びＮ型ウェルを複数のブロックに分割して、ブロック毎にウェル電位を設定することができる。複数のウェルのウェル電位が同時に変化することを回避できるから、ラッチアップの発生を抑えることができる。
【０１１８】
第２の構成例のソースドライバー２００は、遅延回路ＤＬＹ１〜ＤＬＹｎ−１をさらに含んでもよい。遅延回路ＤＬＹ１〜ＤＬＹｎ−１は、状態切換信号ＰＯＬ（極性切換信号）を遅延させる。例えば図１２に示すように、第１の遅延回路ＤＬＹ１は、第１の駆動回路ブロックＢＬＫ１の電圧生成回路１１０と第２の駆動回路ブロックＢＬＫ２の電圧生成回路１１０との間に設けられ、極性切換信号ＰＯＬを遅延させる。第１の遅延回路ＤＬＹ１は、遅延した極性切換信号ＰＯＬを第２の駆動回路ブロックＢＬＫ２の電圧生成回路１１０及び第２の遅延回路ＤＬＹ２に出力する。
【０１１９】
このようにすることで、第１〜第ｎの駆動回路ブロックＢＬＫ１〜ＢＬＫｎの各々の電圧生成回路１１０が第１の状態から第２の状態に、又は第２の状態から第１の状態に切り替わる場合に、第ｊ＋１（ｊは１≦ｊ≦ｎ−１である整数）の駆動回路ブロックＢＬＫｊ＋１の電圧生成回路１１０は、第ｊの駆動回路ブロックＢＬＫｊの電圧生成回路１１０よりも所定の時間遅れて切り替わることができる。例えば、第２の駆動回路ブロックＢＬＫ２の電圧生成回路１１０は、第１の駆動回路ブロックＢＬＫ１の電圧生成回路１１０よりも所定の時間遅れて状態が切り替わる。そして第３の駆動回路ブロックＢＬＫ３の電圧生成回路１１０は、第２の駆動回路ブロックＢＬＫ２の電圧生成回路１１０よりも所定の時間遅れて状態が切り替わる。ここで所定の時間とは、例えば遅延回路ＤＬＹ１〜ＤＬＹｎ−１の遅延時間である。
【０１２０】
このように遅延回路ＤＬＹ１〜ＤＬＹｎ−１を設けることで、各ブロックのウェル電位切り換えのタイミングに時間差を設けることができる。複数のウェルのウェル電位が同時に変化することを回避できるから、ラッチアップの発生を抑えることなどが可能になる。
【０１２１】
以上説明したように、本実施形態の回路装置１００及びソースドライバー２００によれば、高耐圧のトランジスターを用いないで、ドット反転駆動のソースドライバーを実現することができるから、回路の占める面積を縮小し、製造プロセスの工程数を削減することができる。その結果、製造コストの削減などが可能になる。また、ウェル電位を切り換える際にウェル電位を段階的に変化させることができるから、駆動信号の極性を切り換えるスイッチ素子に印加される電圧が一時的にトランジスターの耐圧を超えることを防止できる。さらにＰ型ウェル及びＮ型ウェルを複数のブロックに分割し、各ブロックのウェル電位切り換えのタイミングに時間差を設けることができるから、ラッチアップの発生を抑えることなどが可能になる。
【０１２２】
３．電気光学装置
図１３に、本実施形態のソースドライバー２００を含む電気光学装置５００の基本的な構成例を示す。この電気光学装置５００は、電気光学パネル５１０（例えばＬＣＤ（Liquid Crystal Display）パネル）、ソースドライバー２００、ゲートドライバー５３０、コントローラー５４０、電源回路５５０を含む。なお、電気光学装置５００にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【０１２３】
ここで電気光学パネル５１０は、複数のゲート線Ｇ１〜Ｇｍ（ｍは２以上の整数）と、複数のソース線Ｓ１〜Ｓｎ（ｎは２以上の整数）と、ゲート線Ｇ１〜Ｇｍ及びソース線Ｓ１〜Ｓｎにより特定される画素電極を含む。この場合、ソース線に薄膜トランジスターＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【０１２４】
ＴＦＴｉｊのゲート電極はゲート線Ｇｉに接続され、ＴＦＴｉｊのソース電極はソース線Ｓｊに接続され、ＴＦＴｉｊのドレイン電極は画素電極ＰＥｉｊに接続されている。この画素電極ＰＥｉｊと、画素電極ＰＥｉｊと液晶素子（広義には電気光学物質）を挟んで対向する対向電極ＶＣＯＭ（コモン電極）との間には、液晶容量ＣＬｉｊ（液晶素子）及び補助容量ＣＳｉｊが形成されている。そして、ＴＦＴｉｊ、画素電極ＰＥｉｊ等が形成されるアクティブマトリクス基板と、対向電極ＶＣＯＭが形成される対向基板との間に液晶が封入され、画素電極ＰＥｉｊと対向電極ＶＣＯＭの間の印加電圧に応じて画素の透過率が変化するようになっている。
【０１２５】
なお、対向電極ＶＣＯＭに与えられる電圧は、電源回路５５０により生成される。また、対向電極ＶＣＯＭを対向基板上に一面に形成せずに、各ゲート線に対応するように帯状に形成してもよい。
【０１２６】
ソースドライバー２００は、ソース線を駆動する回路として本実施形態のソースドライバー２００（図７、図１１、図１２）を用いる。ソースドライバー２００は、画像データに基づいて電気光学パネル５１０のソース線Ｓ１〜Ｓｎを駆動する。一方、ゲートドライバー５３０は、電気光学パネル５１０のゲート線Ｇ１〜Ｇｍを順次走査駆動する。
【０１２７】
コントローラー５４０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバー２００、ゲートドライバー５３０及び電源回路５５０を制御する。
【０１２８】
より具体的には、コントローラー５４０は、ソースドライバー２００及びゲートドライバー５３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５５０に対しては、対向電極ＶＣＯＭの電圧の極性反転タイミングの制御を行う。
【０１２９】
電源回路５５０は、外部から供給される基準電圧に基づいて、電気光学パネル５１０の駆動に必要な各種の電圧（階調電圧）や、対向電極ＶＣＯＭの電圧を生成する。
【０１３０】
なお、図１３では、電気光学装置５００がコントローラー５４０を含む構成になっているが、コントローラー５４０を電気光学装置５００の外部に設けてもよい。或いは、コントローラー５４０と共にホストを電気光学装置５００に含めるようにしてもよい。また、ソースドライバー２００、ゲートドライバー５３０、コントローラー５４０、電源回路５５０の一部又は全部を電気光学パネル５１０上に形成してもよい。
【０１３１】
なお電気光学パネル５１０は液晶パネルには限定されず、例えば有機ＥＬ（Electro Luminescence）や無機ＥＬなどの発光素子を用いたパネルであってもよい。
【０１３２】
４．電子機器
図１４に、本実施形態の電気光学装置５００を含む電子機器の基本的な構成例を示す。図１４に示す電子機器は、投写型表示装置７００である。
【０１３３】
投写型表示装置７００は、電気光学装置５００、表示情報出力源７１０、表示情報処理回路７２０、クロック発生回路７５０及び電源回路７６０を含む。表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリー、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。電源回路７６０は、上述の各回路に電力を供給する。
【０１３４】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また回路装置、ソースドライバー、電気光学装置、電子機器及び信号生成回路の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１３５】
１００  回路装置、１１０  電圧生成回路、１２０  信号生成回路、
２００  ソースドライバー、２１０  駆動回路、５００  電気光学装置、
５１０  電気光学パネル、５３０  ゲートドライバー、５４０  コントローラー、
５５０  電源回路、７００  投写型表示装置、７１０  表示情報出力源、
７２０  表示情報処理回路、７５０  クロック発生回路、７６０  電源回路、
ＳＷ１〜ＳＷ６  スイッチ素子、ＡＭＰ１、ＡＭＰ２  増幅回路、
ＰＯＬ  状態切換信号、ＳＣ  スイッチ制御信号、ＶＳ  第１の供給電圧、
ＶＤ  第２の供給電圧、Ｖ１  第１の電源電圧、Ｖ２  第２の電源電圧、
Ｖ３  第３の電源電圧
【図１】
2014191227.tif 000003
【図２】
2014191227.tif 000004
【図３】
2014191227.tif 000005
【図４】
2014191227.tif 000006
【図５】
2014191227.tif 000007
【図６】
2014191227.tif 000008
【図７】
2014191227.tif 000009
【図８】
2014191227.tif 000010
【図９】
2014191227.tif 000011
【図１０】
2014191227.tif 000012
【図１１】
2014191227.tif 000013
【図１２】
2014191227.tif 000014
【図１３】
2014191227.tif 000015
【図１４】
2014191227.tif 000016