(57)【要約】【課題】コントローラで発生する熱を効率よく放熱できる半導体記憶装置を提供すること。【解決手段】本発明の実施形態に係る半導体記憶装置は、半導体メモリと、半導体メモリ上に配置され、半導体メモリを制御するコントローラと、を備える。【選択図】図１
2014179484.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリと、
前記半導体メモリ上に配置され、前記半導体メモリを制御するコントローラと、
前記半導体メモリ上又は前記コントローラ上に配置され、前記半導体メモリ及び前記コントローラの少なくとも一方に電力を供給する電源素子と、
前記コントローラ上に配置され、前記コントローラの温度を検出する温度センサと、
前記コントローラ上に配置された放熱手段と、
を備え、
前記半導体メモリは、半導体メモリチップと、前記半導体メモリチップを封止する封止樹脂と、第１の外部接続端子とを備え、
前記コントローラは、コントローラチップと、前記コントローラチップを封止する封止樹脂と、第２の外部接続端子とを備え、
前記第１の外部接続端子と前記第２の接続端子とが電気的に接続される半導体装置。
【請求項２】
半導体メモリと、
前記半導体メモリ上に配置され、前記半導体メモリを制御するコントローラと、
を備える半導体記憶装置。
【請求項３】
前記半導体メモリ上又は前記コントローラ上に配置され、前記半導体メモリ及び前記コントローラの少なくとも一方に電力を供給する電源素子を備える請求項２に記載の半導体記憶装置。
【請求項４】
前記コントローラ上に配置され、前記コントローラの温度を検出する温度センサを備える請求項２又は請求項３に記載の半導体記憶装置。
【請求項５】
前記コントローラ上に配置された放熱手段を備える請求項２乃至請求項４のいずれか１項に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置には、小型化や高密度実装を実現するために複数枚の半導体メモリチップとメモリチップを制御するコントローラチップを１つのパッケージ内に積層して封止したものがある。また、近年では、さらなる小型化や高密度実装の目的で、半導体メモリチップを積層して封止したパッケージと、コントローラチップを封止したパッケージとを積層した、いわゆるＰＯＰ（Package on Package）が提案されている。
【０００３】
このような半導体記憶装置では、通常、ホストとの通信のためにコントローラを配線基板上に配置している。そして、このコントローラ上に半導体メモリチップを積層している。しかしながら、コントローラの性能の向上（特に、動作周波数の増大）に伴い、コントローラの消費電力も増大している。この結果、コントローラでの発熱が無視できなくなっている。このため、コントローラで発生する熱を効率よく放熱できる半導体記憶装置が求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８３１０８５５号公報
【特許文献２】米国特許第７８６８４４１号公報
【特許文献３】米国特許第７５６４１２６号公報
【特許文献４】米国特許第７４６４２２５号公報
【特許文献５】米国公開特許２０１２／２３８７２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、コントローラで発生する熱を効率よく放熱できる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施形態に係る半導体記憶装置は、半導体メモリと、半導体メモリ上に配置され、半導体メモリを制御するコントローラと、を備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体記憶装置の構成図である。
【図２】実施形態に係る半導体記憶装置の断面図である。
【図３】実施形態に係る半導体記憶装置の接続関係を示した模式図である。
【図４】実施形態に係る半導体記憶装置の接続関係を示した模式図である。
【図５】実施形態の変形例に係る半導体記憶装置の構成図である。
【図６】実施形態の変形例に係る半導体記憶装置の断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態について詳細に説明する。
【０００９】
（実施形態）
図１は、実施形態に係る半導体記憶装置１００の構成図（俯瞰図）である。図１に示すように、半導体記憶装置１００は、配線基板１１０、半導体パッケージ１２０Ａ〜１２０Ｅ、放熱板１３０、ヒートパイプ１４０、温度センサ１５０、電源素子１６０、受動素子１７０を備える。
【００１０】
配線基板１１０は、例えば、マザーボートもしくはドーターボードである。配線基板１１０は、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシに配線を形成した配線基板である。半導体パッケージ１２０Ａ〜１２０Ｅは、配線基板１１０上に同順に積層されている。なお、図１に示すように半導体パッケージ１２０Ａ〜１２０Ｄの上面には、高熱伝導樹脂Ｅ（例えば、シリコーン熱伝導グリス）やフィルムが塗布・貼付されている。半導体パッケージ１２０Ａ〜１２０Ｄ内には、１枚もしくは複数枚の半導体メモリチップが封止されている。半導体メモリチップは、例えば、ＮＡＮＤ型フラッシュメモリである。
【００１１】
半導体パッケージ１２０Ｅは、半導体パッケージ１２０Ｄ上に積層されている。半導体パッケージ１２０Ｅ内には、半導体パッケージ１２０Ａ〜１２０Ｄを制御するコントローラチップが封止されている。つまり、半導体記憶装置１００は、半導体メモリチップ上にコントローラチップを積層した構造を有する。なお、半導体パッケージ１２０Ａ〜１２０Ｅの積層構造については、図２を参照して後述する。
【００１２】
半導体パッケージ１２０Ｅ内のコントローラチップは、図示しないホスト（Host）からの制御信号に基づいて、半導体パッケージ１２０Ａ〜１２０Ｄ内の半導体メモリチップへのデータの書き込み、読み出し、消去などを行う。また、半導体パッケージ１２０Ｅは、後述の温度センサ１５０から出力される温度に応じて、動作を制御する。具体的には、温度センサ１５０から出力される温度が所定の値（閾値）を超えると動作速度を落とすか、動作を停止する。
【００１３】
放熱板１３０は、ヒートスプレッダー（Heat Spreader）である。放熱板１３０は、熱伝導性に優れる金属（例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）やニッケル（Ｎｉ）など）を用いている。放熱板１３０は、半導体パッケージ１２０Ｅ上に配置されている。また、ヒートスレッダと半導体パッケージ１２０Ｅの間に高熱伝導樹脂（例えば、シリコーン熱伝導グリス）やフィルムを塗布・貼付してもよい。なお、放熱板１３０の大きさは、コントローラチップと同等か少し大きければよく、半導体パッケージ１２０Ｅ上面の放熱板１３０以外の部分には、温度センサ１５０、電源素子１６０、受動素子１７０を配置できる。
【００１４】
ヒートパイプ１４０は、放熱板１３０と熱的に接触した状態で放熱板１３０上に配置されている。ヒートパイプ１４０は、図示しないヒートシンク、フィンなどの熱交換器に接続されている。このため、放熱板１３０及びヒートパイプ１４０を介して半導体パッケージ１２０Ａ〜１２０Ｅで発生する熱が電子機器の外部へ放熱される。
【００１５】
温度センサ１５０は、半導体パッケージ１２０Ｅ上に配置されている。温度センサ１５０は、半導体パッケージ１２０Ｅの温度を検出する。温度センサ１５０は、検出した温度を半導体パッケージ１２０Ｅ内のコントローラチップへ出力する。
【００１６】
電源素子１６０は、レギュレータ（Regulator）である。電源素子１６０は、配線基板１１０及びスルーパッケージビア(図２の１０、１１)を介して外部から入力される電力を降圧及び／又は昇圧して所望の電圧に変換する。電源素子１６０は、変換後の電圧を半導体パッケージ１２０Ｅへ供給する。なお、電源素子１６０で降圧及び／又は昇圧された電圧を他の半導体パッケージ１２０Ａ〜１２０Ｄに供給してもよい。
【００１７】
受動素子１７０は、例えば、コンデンサ（condenser）、インダクタ（inductor）、抵抗器（resistor）、水晶発振子（crystal unit）などである。受動素子１７０は、配線基板１１０や半導体パッケージ１２０Ｅ上に載置されている。
【００１８】
なお、半導体パッケージ１２０Ａ〜１２０Ｅは、図２を参照して後述する貫通電極（Through-Package via, TPV）により電気的に接続されている。また、温度センサ１５０、電源素子１６０及び受動素子１７０も、配線基板１１０及び半導体パッケージ１２０Ａ〜１２０Ｅと電気的に接続されている。なお、半導体パッケージ１２０Ｅの上面には、温度センサ１５０、電源素子１６０及び受動素子１７０を実装するための実装パッド１１Ａが形成される。また、必要に応じて貫通電極と実装パッド１１Ａを電気的に接続する配線が形成される。
【００１９】
図２は、積層された半導体パッケージ１２０Ａ〜１２０Ｅの断面図である。なお、図２では、半導体パッケージ１２０Ａ〜１２０Ｅ以外の図示を省略している。以下、図２を参照して、半導体パッケージ１２０Ａ〜１２０Ｅの積層構造について説明する。
【００２０】
半導体パッケージ１２０Ａ〜１２０Ｅは、各々配線基板２上に積層された複数枚の半導体チップ６を封止樹脂１２で封止した構成を有する。また、各配線基板２は、表面２ａに第１の配線層３を、裏面２ｂに第２の配線層４を有している。半導体パッケージ１２０Ａ〜１２０Ｄの各配線基板２の表面２ａは、中央部付近が半導体チップ６の搭載領域となっている。
【００２１】
第１の配線層３と第２の配線層４とは、ビア５を介して電気的に接続されている。第１の配線層３は、チップ搭載領域の周囲に配置された第１の接続パッド（不図示）と、第１の接続パッドより外周側に配置された第２の接続パッド（不図示）とを有している。第２の配線層４は、第２の接続パッドと対応するように配置された第３の接続パッド（不図示）を有している。
【００２２】
第１の接続パッドは、配線基板２上に搭載される半導体チップ６との接続部として機能する。第２および第３の接続パッドは、後述する突起電極の形成部として機能するものであり、半導体チップ６の搭載領域およびそれに対応する領域を除く外周領域に設けられている。
【００２３】
配線基板２の搭載領域には、半導体チップ６が搭載されている。各半導体チップ６は、１つの外形辺に沿って配列された電極パッド（不図示）を有している。なお、図２では、半導体チップ６が５枚積層されている。しかし、半導体チップ６を積層する枚数は特に限定されない（例えば、１枚でもよい）。なお、半導体パッケージ１２０Ａから１２０Ｄでは、ＮＡＮＤ型フラッシュメモリ等の半導体メモリチップが半導体チップ６として積層されている。また、半導体パッケージ１２０Ｅでは、半導体メモリチップを制御するコントローラチップが半導体チップ７が１枚又は複数枚搭載されている。  
【００２４】
半導体チップ６は、電極パッドが露出するように階段状に積層されている。各半導体チップ６の導体チップ６の電極パッドは、その近傍に位置する第１の接続パッドと金属ワイヤ（Ａｕワイヤ等）９を介して電気的に接続されている。なお、半導体チップ６の電極パッドと第１の接続パッドとを、インクジェット印刷等で形成した配線層（導体層）等で接続してもよく、微細な半田バンプで接続してもよい。
【００２５】
第１の配線層３の第２の接続パッド上には、第１の突起電極１０が形成されている。また、第２の配線層４の第３の接続パッド上には、第２の突起電極１１が形成されている。第１および第２の突起電極１０、１１は、例えば半田ボールである。第２および第３の接続パッド上に半田ボールをそれぞれ載置してリフローすることによって、半田ボール（半田バンプ）を用いた第１および第２の突起電極１０、１１を形成することができる。なお、第１および第２の突起電極１０、１１は、貫通電極（Through-Package via, TPV）を構成する。
【００２６】
配線基板２の第１の面２ａ上には、半導体チップ６を金属ワイヤ９や第１の突起電極１０と共に封止する樹脂封止層１２が形成されている。樹脂封止層１２は第１の突起電極１０の一部を露出させる凹部１３を有している。すなわち、半導体チップ６や金属ワイヤ９は、樹脂封止層１２で封止されている。しかし、第１の突起電極１０は外部接続端子として機能させるため、その一部が樹脂封止層１２の凹部１３から露出している。
【００２７】
凹部１３は樹脂封止層１２の第１の突起電極１０に相当する部分を切削もしくは溶融させたり、あるいは樹脂封止用の金型に凹部１３に対応する凸部を設けておくことにより形成される。また、第１および第２の突起電極１０、１１の高さは、半導体パッケージ１２０Ａ〜１２０Ｄを積層した際に、上下の半導体パッケージ間を電気的に接続することが可能な高さに設定されている。
【００２８】
すなわち、半導体パッケージ１２０Ａ〜１２０Ｅは、下段側の半導体パッケージの第１の突起電極１０と上段側の半導体パッケージの第２の突起電極１１とを接続することによって、上下の半導体パッケージ間を電気的に接続されている。
【００２９】
図３及び図４は、半導体記憶装置１００内の接続を示した模式図である。図３に示すように、コントローラチップが封止されている半導体パッケージ１２０Ｅは、配線基板１１０の外部接続用の端子ＥＴを介して外部のホスト（Host）と接続される。なお、ホストとの接続には、Ｓｒｉａｌ  ＡＴＡ、ＰＣＩ  Ｅｘｐｒｅｓｓ等が使用されている。半導体パッケージ１２０Ｅは、図２を参照して説明した第１および第２の突起電極１０、１１により構成される貫通電極により配線基板１１０を介してホストと接続されている。
【００３０】
また、半導体パッケージ１２０Ｅには、受動素子１７０の一つである水晶発振子及び温度センサ１５０が接続されている。受動素子１７０（水晶発振子）及び温度センサ１５０からは、それぞれ、クロック信号及び検出された温度が、図２を参照して説明した第１および第２の突起電極１０、１１により構成される貫通電極を介して入力される。
【００３１】
また、半導体パッケージ１２０Ａ〜１２０Ｅ及び電源素子１６０は、図２を参照して説明した第１および第２の突起電極１０、１１により構成される貫通電極により配線基板１１０を介して外部電源と接続されている。電源素子１６０は、配線基板１１０及び貫通電極を介して供給される電力を降圧及び／又は昇圧して所望の電圧に変換し、半導体パッケージ１２０Ａ〜１２０Ｅへ供給する。
【００３２】
以上のように、本実施形態に係る半導体記憶装置１００は、発熱量の多いコントローラチップを封止した半導体パッケージ１２０Ｅを、半導体メモリチップを封止した半導体パッケージ１２０Ａ〜１２０Ｄの上段に配置している。つまり、発熱量の多い半導体パッケージ１２０Ｅを最上段に配置している。このため、半導体パッケージ１２０Ｅで発生する熱を効率よく放熱することができる。
【００３３】
また、半導体パッケージ１２０Ｅ上に放熱板１３０を設けているので、半導体パッケージ１２０Ｅで発生する熱をより効率的に放熱を行うことができる。また、コントローラチップと同様に、発熱量の多い電源素子１６０を半導体パッケージ１２０Ｅ上に配置している。このため、電源素子１６０で生じる熱を効率よく放熱することができる。
【００３４】
さらに、半導体パッケージ１２０Ｅの温度を検出する温度センサ１５０を備えている。このため、半導体パッケージ１２０Ｅの温度が所定の値（閾値）を超えた場合に動作を停止することができる。この結果、半導体記憶装置１００が、いわゆる熱暴走するのを抑制することができる。また、温度センサ１５０を、発熱量の多いコントローラチップを封止した半導体パッケージ１２０Ｅ上に発熱量の多い電源素子１６０を配置し、当該半導体パッケージ１２０Ｅ上に備えているので、より高い精度で熱暴走を抑制できる。
【００３５】
（実施形態の変形例）
なお、図１〜図４を参照して説明した半導体記憶装置１００では、電源素子１６０をコントローラチップが封止された半導体パッケージ１２０Ｅ上に配置している。しかしながら、半導体パッケージ１２０Ｅの大きさが半導体パッケージ１２０Ｄよりも小さい場合には、図５に示すように、電源素子１６０を半導体パッケージ１２０Ｄ上に配置するようにしてもよい。なお、図５では、図１〜図４を参照して説明した半導体記憶装置１００と同じ構成に同一の符号を付している。
【００３６】
また、図１〜図４を参照して説明した半導体記憶装置１００では、半導体パッケージ１２０Ａ〜１２０Ｅが積層されたＰＯＰ構造の半導体記憶装置について説明した。しかし、ベアチップを積層して半導体記憶装置を構成してもよい。図６は、ベアチップを積層して構成した半導体記憶装置２００の断面図である。なお、以下の説明では、図１〜図４を参照して説明した半導体記憶装置１００と同じ構成に同一の符号を付し重複する説明を省略する。
【００３７】
半導体記憶装置２００は、配線基板２１０、半導体チップ２２０Ａ〜２２０Ｅ、封止樹脂２３０、放熱板１３０、温度センサ１５０、電源素子１６０を備える。なお、図６には示していないが、配線基板２１０上には、コンデンサ、インダクタ、抵抗器、水晶発振子などの受動素子が配置されている。
【００３８】
配線基板２１０は、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシに配線を形成した配線基板である。配線基板２１０は、表面２１０ａに第１の配線層２１１を、裏面２１０ｂに第２の配線層２１２を有している。また、配線基板２１０は、第１の配線層２１１と第２の配線層２１２とを電気的に接続する貫通ビア２１３を有する。配線基板２１０の表面２１０ａは、中央部付近が半導体チップ２２０Ａ〜２２０Ｅの搭載領域となっている。
【００３９】
半導体チップ２２０Ａ〜２２０Ｄは、例えば、フラッシュメモリ（flash memory）などのメモリチップである。また、半導体チップ２２０Ｅは、メモリチップである半導体チップ２２０Ａ〜２２０Ｄを制御するコントローラチップである。半導体チップ２２０Ａ〜２２０Ｄには、それぞれ内部を垂直に貫通する貫通電極２２０ｂ及びバンプ２２０ａが形成されている。また、半導体チップ２２０Ｄ上には、再配線２２０ｃが形成されている。
【００４０】
封止樹脂２３０は、半導体チップ２２０Ａ〜２２０Ｅを封止する。また、封止樹脂２３０には、レーザ等により形成されたスルーホールに金属（例えば、Ｃｕ，Ａｕ，Ａｇ，Ｎｉ，Ｐｄ，Ｓｎ）が充填され、ビア導体２３０ａが形成されている。さらに、封止樹脂２３０の上面には、温度センサ１５０、電源素子１６０及び受動素子１７０を実装するための実装パッド２３０ｂが形成されている。また、必要に応じて貫通電極と実装パッド２３０ｂを電気的に接続する配線が形成される。
【００４１】
半導体チップ２２０Ａ〜２２０Ｅは、各貫通電極２２０ａ及びバンプ２２０ｂ、再配線層２２０ｃを介して互いに電気的に接続されている。また、温度センサ１５０、電源素子１６０及び受動素子１７０は、封止樹脂２３０に形成されているビア導体２３０ａや実装パッド２３０ｂを介して半導体チップ２２０Ａ〜２２０Ｅや配線基板２１０と接続されている。
【００４２】
封止樹脂２３０は、半導体チップ２２０Ａ〜２２０Ｅを封止する。なお、図１〜図４を参照して説明した半導体記憶装置１００と同様に、熱抵抗を下げるため放熱板１３０と封止樹脂２３０との間に金属薄膜を設けたり、導電性グリスを塗布してもよい。
【００４３】
なお、図１〜図５を参照して説明した半導体記憶装置１００では、各半導体パッケージ１２０Ａ〜１２０Ｅ内に封止されている半導体チップが金属ワイヤ９により電気的に接続されている。しかし、半導体記憶装置１００の各半導体パッケージ１２０Ａ〜１２０Ｅ内に封止されている半導体チップを、図６に示すような貫通電極２２０ａ及びバンプ２２０ｂを介して互いに電気的に接続するようにしてもよい。
【００４４】
（その他の実施形態）
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４５】
１００…半導体記憶装置、１１０…配線基板、１２０Ａ〜１２０Ｅ…半導体パッケージ、１３０…放熱板、１４０…ヒートパイプ、１５０…温度センサ、１６０…電源素子、１７０…受動素子、２００…半導体記憶装置、２１０…配線基板、２２０Ａ〜２２０Ｅ…半導体チップ、２３０…封止樹脂。
【図１】
2014179484.tif 000003
【図２】
2014179484.tif 000004
【図３】
2014179484.tif 000005
【図４】
2014179484.tif 000006
【図５】
2014179484.tif 000007
【図６】
2014179484.tif 000008