(57)【要約】【課題】支持基板に接着剤で貼り合わされた半導体基板が支持基板から剥がれることを抑制することが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態による半導体装置は、支持基板と、少なくとも１つの層が形成された第１の表面と、前記第１の表面の反対側にある第２の表面とを有し、前記第１の表面を前記支持基板側に向けて、前記支持基板の表面に接着剤により貼り合わされた半導体基板とを備える。さらに、前記装置は、前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とに形成されており、前記接着剤の外周部よりも外側に位置する外周部を有する保護膜を備える。さらに、前記装置は、前記保護膜および前記半導体基板を貫通する貫通孔に埋め込まれるように形成された電極材を備える。【選択図】図３
2014022645.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
少なくとも１つの層が形成された第１の表面と、前記第１の表面の反対側にある第２の表面とを有し、前記第１の表面を前記支持基板側に向けて、前記支持基板の表面に接着剤により貼り合わされた半導体基板と、
前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とに形成されており、前記接着剤の外周部よりも外側に位置し、前記支持基板の外周部よりも内側に位置する外周部を有する保護膜と、
前記保護膜および前記半導体基板を貫通する貫通孔に埋め込まれるように形成された電極材と、
を備える半導体装置。
【請求項２】
支持基板と、
少なくとも１つの層が形成された第１の表面と、前記第１の表面の反対側にある第２の表面とを有し、前記第１の表面を前記支持基板側に向けて、前記支持基板の表面に接着剤により貼り合わされた半導体基板と、
前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とに形成されており、前記接着剤の外周部よりも外側に位置する外周部を有する保護膜と、
前記保護膜および前記半導体基板を貫通する貫通孔に埋め込まれるように形成された電極材と、
を備える半導体装置。
【請求項３】
前記支持基板の表面は、平坦面と、前記平坦面の外側に位置し、前記支持基板の外周部を含む曲面とを有し、
前記保護膜の外周部は、前記平坦面と前記曲面との境界線よりも外側に位置する、請求項２に記載の半導体装置。
【請求項４】
前記支持基板の表面は、平坦面と、前記平坦面の外側に位置し、前記支持基板の外周部を含む曲面とを有し、
前記接着剤の外周部は、前記平坦面と前記曲面との境界線よりも内側に位置する、請求項２に記載の半導体装置。
【請求項５】
前記保護膜の外周部は、前記支持基板の外周部よりも内側に位置する、請求項２から４のいずれか１項に記載の半導体装置。
【請求項６】
半導体基板の第１の表面を支持基板側に向けて、前記支持基板の表面に前記半導体基板を接着剤により貼り合わせ、
前記半導体基板を第２の表面側から研削して、前記半導体基板を薄化し、
前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とを覆う保護膜を形成し、
前記保護膜上にレジスト膜を形成し、
前記保護膜の外周部と前記レジスト膜の外周部が前記接着剤の外周部よりも外側にある状態で、前記レジスト膜をマスクとして、前記保護膜および前記半導体基板を貫通する貫通孔を形成し、
前記貫通孔に埋め込まれるように電極材を形成する、
ことを含む半導体装置の製造方法。
【請求項７】
前記貫通孔の形成前に、前記レジスト膜の外周部が前記接着剤の外周部と前記支持基板の外周部との間にくるように、前記レジスト膜のエッジカットを行う、ことを含む請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体基板にＴＳＶ（Through Silicon Via）電極と呼ばれる貫通電極を形成した構造が提案されている。ＴＳＶ電極は、例えば次のように形成される。まず、半導体基板の第１の表面側にトランジスタや配線を含む層を形成した後、半導体基板の第１の表面を支持基板側に向けて、支持基板の表面に半導体基板を接着剤で貼り合わせる。次に、半導体基板を第２の表面側から研削して、半導体基板を薄化する。次に、半導体基板の第２の表面と、はみ出した接着剤の表面とを覆う保護膜を形成する。次に、保護膜上にレジスト膜を形成し、レジスト膜をマスクとするエッチングにより、保護膜と半導体基板とを貫通する貫通孔（ＴＳＶ孔）を形成する。そして、貫通孔に電極材を埋め込んで、ＴＳＶ電極を形成する。この場合、半導体基板が支持基板から剥がれやすくなってしまうという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２５８８２６号公報
【特許文献２】特開２０１１−２１６７６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
支持基板に接着剤で貼り合わされた半導体基板が支持基板から剥がれることを抑制することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態による半導体装置は、支持基板と、少なくとも１つの層が形成された第１の表面と、前記第１の表面の反対側にある第２の表面とを有し、前記第１の表面を前記支持基板側に向けて、前記支持基板の表面に接着剤により貼り合わされた半導体基板とを備える。さらに、前記装置は、前記半導体基板の前記第２の表面と、前記支持基板と前記半導体基板との間の領域からはみ出した前記接着剤の表面とに形成されており、前記接着剤の外周部よりも外側に位置する外周部を有する保護膜を備える。さらに、前記装置は、前記保護膜および前記半導体基板を貫通する貫通孔に埋め込まれるように形成された電極材を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の製造方法を示す断面図(1/3)である。
【図２】第１実施形態の半導体装置の製造方法を示す断面図(2/3)である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図(3/3)である。
【図４】比較例の半導体装置の製造方法を示す断面図である。
【図５】第２実施形態の半導体装置の製造方法を示す断面図(1/2)である。
【図６】第２実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。
【０００８】
（第１実施形態）
図１から図３は、第１実施形態の半導体装置の製造方法を示す断面図である。本方法では、Via Last/Backside Via TSV ProcessによりＴＳＶ電極を形成する。
【０００９】
（１）図１(ａ)〜図１(ｃ)の工程
本方法ではまず、図１(ａ)に示すように、支持基板１の表面に半導体基板２を接着剤３により貼り合わせる。
【００１０】
支持基板１は、例えばシリコン基板またはガラス基板である。符号Ｅ1は、支持基板１の外周部の位置を示す。支持基板１の表面は、平坦面Ａ1と、平坦面Ａ1の外側に位置し、支持基板１の外周部Ｅ1を含む曲面Ａ2とを有している。符号Ｂは、平坦面Ａ1と曲面Ａ2との境界線を示す。図１(ａ)には、平坦面Ａ1に平行で互いに垂直なＸ方向およびＹ方向と、平坦面Ａ1に垂直なＺ方向が示されている。
【００１１】
半導体基板２は、少なくとも１つの層１１が形成された第１の表面Ｓ1と、第１の表面Ｓ1の反対側にある第２の表面Ｓ2とを有している。本実施形態では、第１の表面Ｓ1と第２の表面Ｓ2がそれぞれ、半導体基板２の表面（Frontside）と裏面（Backside）に相当している。半導体基板２は、例えばシリコン基板である。また、層１１は例えば、層間絶縁膜であり、トランジスタや配線を含んでいる。符号１２は、層１１を貫通するよう形成された電極を示す。半導体基板２は、第１の表面Ｓ1を支持基板１側に向けて、支持基板１の表面に貼り合わされている。符号Ｅ2は、半導体基板２の外周部の位置を示す。
【００１２】
図１(ａ)の工程では、支持基板１と半導体基板２の貼り合わせ後に、半導体基板２を第２の表面Ｓ2側から研削して、半導体基板２を薄化する。また、本実施形態では、薄化後の半導体基板２の割れを防ぐために、半導体基板２の外周部Ｅ2を削るトリミング処理を事前に行っておく。そのため、半導体基板２の径は支持基板１の径よりも小さく、半導体基板２の外周部Ｅ2は、支持基板１の外周部Ｅ1よりも内側に位置している。
【００１３】
接着剤３は、支持基板１と半導体基板２との間の領域に塗られている。ただし、本実施形態では、半導体基板２の径が支持基板１の径よりも小さいため、上記領域からはみ出した接着剤３が、半導体基板２の外周部Ｅ2の外側に存在し、半導体基板２の側面に接している。符号Ｓは、支持基板１と半導体基板２との間の領域からはみ出した接着剤３の表面を示す。また、符号Ｅ3は、接着剤３の外周部の位置を示す。図１(ａ)では、接着剤３が、平坦面Ａ1と曲面Ａ2との境界線Ｂまで拡がっている。
【００１４】
なお、図１(ａ)では、上記の領域からはみ出した接着剤３が、半導体基板２の側面全体に接しているが、十分な接着能力を発揮可能であれば、半導体基板２の側面の一部のみに接していてもよいし、半導体基板２の側面に接していなくてもよい。
【００１５】
次に、図１(ｂ)に示すように、ＣＶＤ（Chemical Vapor Deposition）により、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとを覆うように、保護膜４を形成する。
【００１６】
保護膜４は例えば、シリコン酸化膜やシリコン窒化膜などの絶縁膜であり、薄化後の半導体基板２の第２の表面Ｓ2を保護している。保護膜４は、絶縁膜以外の膜でもよいし、２つ以上の膜が積層された積層膜でもよい。また、保護膜４は、ＣＶＤ以外の方法で形成してもよい。符号Ｅ4は、保護膜４の外周部の位置を示す。図１(ｂ)では、保護膜４が、支持基板１の外周部Ｅ1まで連続して形成されている。
【００１７】
次に、図１(ｃ)に示すように、保護膜４上にレジスト膜５を形成する。符号Ｅ5は、レジスト膜５の外周部の位置を示す。図１(ｃ)では、レジスト膜５が、支持基板１の外周部Ｅ1まで連続して形成されている。
【００１８】
（２）図２(ａ)〜図２(ｃ)の工程
続いて、図２を参照し、第１実施形態の方法の説明を続ける。
【００１９】
次に、図２(ａ)に示すように、レジスト膜５に、ＴＳＶパターンに対応する開口部６を形成する。次に、図２(ｂ)に示すように、レジスト膜５をマスクとするドライエッチングにより、保護膜４および半導体基板２を貫通し、電極１２に達する貫通孔（ＴＳＶ孔）７を形成する。次に、図２(ｃ)に示すように、レジスト膜５を除去する。
【００２０】
ここで、一般的なＴＳＶ電極形成工程では、図１(ｃ)の工程と図２(ｂ)の工程との間に、レジスト膜５の外周領域を一定量（例えば数ｍｍ）除去するエッジカット処理を行う。このエッジカット処理では、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも内側にくるように、レジスト膜５の外周領域を除去する（図４(ａ)参照）。図４は、比較例の半導体装置の製造方法を示す断面図である。そのため、このレジスト膜５をマスクとしてドライエッチングを行うと、エッジカット領域下の保護膜４が除去されて、接着剤３が露出してしまう（図４(ｂ)参照）。その結果、貫通孔７を形成する際に、露出した接着剤３にエッチングガスが吸着されて、このエッチングガスが後の熱工程（例えば、電極材９の一部を構成するバリアメタル材を形成した後の脱ガス工程）で再放出されることで、半導体基板２が支持基板１から剥がれやすくなってしまうことが分かった。
【００２１】
一方、本実施形態では、図１(ｃ)の工程と図２(ｂ)の工程との間に、レジスト膜５のエッジカットは行わない。そのため、図２(ｂ)の工程は、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行われる。よって、図２(ｂ)の工程後にも、接着剤３が露出せず、保護膜４で覆われたままとなる（図２(ｃ)参照）。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
【００２２】
なお、本実施形態では、接着剤３が、支持基板１の平坦面Ａ1と曲面Ａ2との境界線Ｂまで拡がっている。そのため、図２(ｂ)の工程は、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が境界線Ｂよりも外側にある状態で行われる。その結果、図２(ｂ)の工程後にも、接着剤３が露出せず、保護膜４で覆われたままとなる（図２(ｃ)参照）。図２(ｃ)では、保護膜４の外周部Ｅ4が、境界線Ｂよりも外側に位置している。
【００２３】
（３）図３(ａ)〜図３(ｃ)の工程
続いて、図３を参照し、第１実施形態の方法の説明を続ける。
【００２４】
次に、図３(ａ)に示すように、貫通孔７の側面に絶縁膜８を形成する。絶縁膜８は例えば、ＣＶＤにより絶縁膜８を堆積し、ドライエッチングにより貫通孔７の底面と保護膜４の上面から絶縁膜８を除去することで形成される。なお、絶縁膜８の形成条件によっては、ドライエッチング後に保護膜４の上面に絶縁膜８が残存する場合もある。
【００２５】
次に、図３(ｂ)に示すように、貫通孔７内に電極材９を埋め込む。その結果、電極材９が、貫通孔７の底面を形成する電極１２と電気的に接続される。なお、半導体基板２と電極材９は、絶縁膜８により互いに絶縁される。
【００２６】
次に、図３(ｃ)に示すように、ＣＭＰ（Chemical Mechanical Polishing）により、保護膜４が露出するまで電極材９の表面を平坦化する。その結果、貫通孔７内に貫通電極（ＴＳＶ電極）９が形成される。なお、「ＴＳＶ電極」の語は、貫通電極９と電極１２とを含む構造全体を指す場合もある。また、図３(ａ)のドライエッチング後に保護膜４の上面に絶縁膜８が残存した場合には、図３(ｃ)のＣＭＰは、絶縁膜８が露出するまで行ってもよいし、絶縁膜８を除去して保護膜４が露出するまで行ってもよい。
【００２７】
その後、本方法では、半導体基板２を支持基板１から剥がす。こうして、ＴＳＶ電極を有する半導体基板２が製造される。
【００２８】
なお、図３(ｂ)や図３(ｃ)に示す構造は、支持基板１と、第１の表面Ｓ1を支持基板１側に向けて、支持基板１の表面に接着剤３により貼り合わされた半導体基板２と、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとに形成され、接着剤３の外周部Ｅ3よりも外側に位置する外周部Ｅ4を有する保護膜４と、保護膜４および半導体基板２を貫通する貫通孔７に埋め込まれるように形成された電極材９と、を備える半導体装置の例に相当する。
【００２９】
（４）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
【００３０】
以上のように、本実施形態では、貫通孔７を形成するためのエッチングを、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行う。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
【００３１】
なお、保護膜４は、エッチングガスが透過しないまたは透過しにくい材料で形成することが望ましい。このような材料の例としては、シリコン酸化膜やシリコン窒化膜などが挙げられる。よって、保護膜４は、少なくとも１層のシリコン酸化膜またはシリコン窒化膜を含むことが望ましい。
【００３２】
（第２実施形態）
図５と図６は、第２実施形態の半導体装置の製造方法を示す断面図である。
【００３３】
（１）図５(ａ)〜図５(ｂ)の工程
本方法ではまず、図５(ａ)に示すように、支持基板１の表面に半導体基板２を接着剤３により貼り合わせる。ただし、本実施形態では、接着剤３の塗布位置を調整したり、支持基板１と半導体基板２の貼り合わせ後に接着剤３を物理的に除去したりして、接着剤３の外周部Ｅ3が境界線Ｂよりも内側にくるように調整する。なお、この調整は、その他の方法で行ってもよい。
【００３４】
次に、図５(ｂ)に示すように、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとを覆うように、保護膜４を形成する。本実施形態では、接着剤３の外周部Ｅ3が境界線Ｂよりも内側に位置しているため、保護膜４の一部は、支持基板１の平坦面Ａ1上に直接形成されており、平坦面Ａ1に接している。図５(ｂ)では、図１(ｂ)と同様に、保護膜４が支持基板１の外周部Ｅ1まで連続して形成されている。
【００３５】
（２）図５(ｃ)〜図６(ｂ)の工程
続いて、図５(ａ)〜図６(ｂ)を参照し、第２実施形態の方法の説明を続ける。
【００３６】
次に、図５(ｃ)に示すように、保護膜４上にレジスト膜５を形成する。次に、図６(ａ)に示すように、レジスト膜５に、ＴＳＶパターンに対応する開口部６を形成する。次に、図６(ｂ)に示すように、レジスト膜５をマスクとするドライエッチングにより、保護膜４および半導体基板２を貫通し、電極１２に達する貫通孔（ＴＳＶ孔）７を形成する。その後、本方法ではレジスト膜５を除去する。
【００３７】
ここで、図５(ｃ)の工程では、レジスト膜５の塗布後に、レジスト膜５の外周領域を一定量除去するエッジカット処理を行う。ただし、このエッジカット処理では、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3と支持基板１の外周部Ｅ1との間にくるように、レジスト膜５の外周領域を除去する。そのため、図６(ｂ)のエッチング工程は、図２(ｂ)のエッチング工程と同様に、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行われる。よって、図６(ｂ)の工程後にも、接着剤３が露出せず、保護膜４で覆われたままとなる。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
【００３８】
レジスト膜５のエッジカットは、例えば薬液や露光により行うことが可能である。後者の場合には、図６(ａ)の露光処理の前ではなく、図６(ａ)の露光処理の後に、エッジカット用の露光処理を行ってもよい。
【００３９】
本実施形態では、レジスト膜５がエッジカットされるため、レジスト膜５が形成された支持基板１を運搬する際に、レジスト膜５と半導体製造装置の構成部品との接触を防ぐことが可能となる。これらが接触すると、コンタミネーションやダストが発生する可能性がある。本実施形態によれば、これらの接触が防げる程度にレジスト膜５をエッジカットすることで、コンタミネーションやダストの発生を抑制することが可能となる。
【００４０】
一方、第１実施形態では、レジスト膜５と半導体製造装置の構成部品が接触することとなる。コンタミネーションやダストの発生が問題となる場合には、第２実施形態を採用する方が望ましいが、コンタミネーションやダストの発生が問題とならない場合には、第１実施形態の方法を採用することで、エッジカット処理を省略し、工程数を減らす方が望ましい。なお、第１実施形態を採用する場合には、例えば半導体製造装置の設計を変更することで、レジスト膜５との接触を回避するようにしてもよい。
【００４１】
なお、本実施形態では、図５(ｃ)のレジスト膜５の外周部Ｅ5や、図６(ｂ)の保護膜４の外周部Ｅ4が、境界線Ｂ上に位置しているが、これらの外周部Ｅ4、Ｅ5は、境界線Ｂよりも内側または外側に位置していてもよい。ただし、レジスト膜５の外周部Ｅ5が境界線Ｂよりも内側に位置する方が、外側に位置するよりも、一般に、レジスト膜５と半導体製造装置の構成部品との接触を防ぎやすいという利点がある。
【００４２】
また、本実施形態では、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3と支持基板１の外周部Ｅ1との間にくるようにエッジカット処理を行う際に、外周部Ｅ3と外周部Ｅ1との間隔が狭いと、外周部Ｅ3の内側のレジスト膜５まで誤ってエッジカットしてしまうおそれがある。そこで、本実施形態では、接着剤３の外周部Ｅ3を境界線Ｂよりも内側に設定することで、外周部Ｅ3と外周部Ｅ1との間隔を広げ、上記のような誤ったエッジカットを回避することが可能となる。
【００４３】
（３）図６(ｂ)以降の工程
図６(ｂ)以降の工程は、図３(ａ)〜図３(ｃ)の工程と同様に行われる。
【００４４】
図６(ｃ)は、図３(ｂ)と同様に、貫通孔７内に絶縁膜８と電極材９を形成した状態を示している。本実施形態では、エッジカットされたレジスト膜５をマスクとしてドライエッチングを行うため、エッジカット領域下の保護膜４が除去され、保護膜４の外周部Ｅ4が支持部材１の外周部Ｅ1よりも内側に位置している（図６(ｃ)）。また、このエッジカットは、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にくるように行われるため、保護膜４の外周部Ｅ4は、接着剤３の外周部Ｅ3よりも外側に位置している（図６(ｃ)）。
【００４５】
その後、本方法では、半導体基板２を支持基板１から剥がす。こうして、ＴＳＶ電極を有する半導体基板２が製造される。
【００４６】
なお、図６(ｃ)に示す構造は、支持基板１と、第１の表面Ｓ1を支持基板１側に向けて、支持基板１の表面に接着剤３により貼り合わされた半導体基板２と、半導体基板２の第２の表面Ｓ2と、はみ出した接着剤３の表面Ｓとに形成され、接着剤３の外周部Ｅ3よりも外側に位置し、かつ支持基板１の外周部Ｅ1よりも内側に位置する外周部Ｅ4を有する保護膜４と、保護膜４および半導体基板２を貫通する貫通孔７に埋め込まれるように形成された電極材９と、を備える半導体装置の例に相当する。
【００４７】
（４）第２実施形態の効果
最後に、第２実施形態の効果について説明する。
【００４８】
以上のように、本実施形態では、貫通孔７を形成するためのエッチングを、保護膜４の外周部Ｅ4とレジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3よりも外側にある状態で行う。よって、本実施形態によれば、接着剤３へのエッチングガスの吸着を防ぐことができ、半導体基板２が支持基板１から剥がれることを抑制することが可能となる。
【００４９】
また、本実施形態では、貫通孔７の形成前に、レジスト膜５の外周部Ｅ5が接着剤３の外周部Ｅ3と支持基板１の外周部Ｅ1との間にくるように、レジスト膜４のエッジカットを行う。よって、本実施形態によれば、レジスト膜５と半導体製造装置の構成部品との接触を防ぎ、コンタミネーションやダストの発生を抑制することが可能となる。
【００５０】
以上、第１及び第２実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
【符号の説明】
【００５１】
１：支持基板、２：半導体基板、３：接着剤、４：保護膜、５：レジスト膜、
６：開口部、７：貫通孔、８：絶縁膜、９：貫通電極（電極材）、
１１：少なくとも１つの層、１２：電極
【図１】
2014022645.tif 000003
【図２】
2014022645.tif 000004
【図３】
2014022645.tif 000005
【図４】
2014022645.tif 000006
【図５】
2014022645.tif 000007
【図６】
2014022645.tif 000008