(57)【要約】【課題】消費電力を低減するＤＣＤＣコンバータを提供する。【解決手段】ＤＣＤＣコンバータ１０は、Ｎ型の極性を有するハイサイドスイッチＮｈと、ハイサイドスイッチと直列に接続されるローサイドスイッチＮｌと、ローサイドスイッチＮｌがオン状態の時に充電され、充電された電圧でハイサイドスイッチＮｈをオン状態にする駆動電圧を引き上げるコンデンサＣ１と、ハイサイドスイッチＮｈを制御する制御信号を入力して出力するバッファ１１と、バッファ１１が出力した制御信号を第１入力部１２ａで入力して保持し且つハイサイドスイッチＮｈに出力するラッチ１２と、ラッチ１２が出力する制御信号を入力して、バッファ１１の機能を停止するスイッチ１３と、を備える。【選択図】図２
2014027733.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ型の極性を有するハイサイドスイッチと、
前記ハイサイドスイッチと直列に接続されるローサイドスイッチと、
前記ローサイドスイッチがオン状態の時に充電され、充電された電圧で前記ハイサイドスイッチをオン状態にする駆動電圧を引き上げるコンデンサと、
前記ハイサイドスイッチを制御する制御信号を入力して出力するバッファと、
前記バッファが出力した前記制御信号を第１入力部で入力して保持し且つ前記ハイサイドスイッチに出力するラッチと、
前記ラッチが出力する前記制御信号を入力して、前記バッファの機能を停止するスイッチと、
を備えたＤＣＤＣコンバータ。
【請求項２】
前記ハイサイドスイッチを制御する制御信号の反転信号を入力して、前記ラッチの第２入力部に前記反転信号を出力する第２のバッファを備え、
前記ラッチは、前記反転信号を前記第２入力部に入力することにより、前記バッファが機能を停止した後も、前記バッファが出力した前記ハイサイドスイッチをオン状態にする前記制御信号を保持して前記ハイサイドスイッチに出力し続ける請求項１に記載のＤＣＤＣコンバータ。
【請求項３】
前記ラッチが出力する前記ハイサイドスイッチをオフ状態にする前記制御信号を入力して、前記第２のバッファの機能を停止する第２のスイッチを備える請求項２に記載のＤＣＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣＤＣコンバータに関する。
【背景技術】
【０００２】
従来、ＤＣＤＣコンバータが用いられている。
【０００３】
電子機器へ直流を供給する電源として、スイッチング式のＤＣＤＣコンバータが用いられている。ＤＣＤＣコンバータは、所定の直流電圧を入力し、入力電圧を降圧又は昇圧して、電子機器で使用する直流電圧に変圧する。
【０００４】
例えば、降圧型のＤＣＤＣコンバータは、直流電圧源と接地との間にハイサイドスイッチとローサイドスイッチとが直列に接続して配置される。そして、ハイサイドスイッチとローサイドスイッチとの接続部にインダクタを接続し、このインダクタの出力と接地との間にインダクタの出力を平滑化するコンデンサが接続される。ハイサイドスイッチとローサイドスイッチとを交互に駆動することにより、インダクタが磁気エネルギーの蓄積と放出とを繰り返して、インダクタから出力される電圧をコンデンサにより平滑化して、降圧された直流電圧が得られる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１０１４５２号公報
【特許文献２】特開２００６−２５４５７７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｖ．Ｐｉｎｏｎ，ｅｔ．ａｌ．，“Ａ  ｓｉｎｇｌｅ−ｃｈｉｐ    ＷＣＤＭＡ  Ｅｎｖｅｌｏｏｐｅ  Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ  ＬＤＭＯＳ  ＰＡ  ｗｉｔｈ  １３０ＭＨｚ  Ｓｗｉｔｃｈｅｄ−Ｍｏｄｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ，”,ＩＳＳＣＣ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ/Ｓｅｓｓｉｏｎ３１/ＲＦ＆ｍｍ−Ｗａｖｅ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ/３１．４，Ｄｉｇ．Ｔｅｃｋ，Ｐａｐｅｒｓ，page５６４−５６５,２００８-Ｆｅｂ
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＤＣＤＣコンバータが搭載される電子機器の小型化に伴って、ＤＣＤＣコンバータ自体を小型化することが求められている。
【０００８】
図１に示すように、従来は電源ＩＣの外部に配置されていたインダクタを小型化して、インダクタを他のＤＣＤＣコンバータ回路と共に電源ＩＣの内部に配置することが提案されている。同様に、コンデンサも、他のＤＣＤＣコンバータ回路と共に電源ＩＣの内部に配置することが提案されている。
【０００９】
このようにインダクタ及びコンデンサの寸法を小型化しても、ＤＣＤＣコンバータの出力電圧のリップル特性は維持されることが好ましい。そして、ＤＣＤＣコンバータの出力電圧のリップル特性を維持する方法として、スイッチング周波数を上昇することがある。
【００１０】
スイッチング周波数が上昇すると、寄生容量の充放電による電力ロスが増加する。そこで、電力ロスを抑制するために、ハイサイドスイッチとして、寄生容量を小さくできるＮ型の極性を有するトランジスタを用いることが提案されている。
【００１１】
ハイサイドスイッチとしてＮ型の極性を有するトランジスタを用いる場合には、ハイサイドスイッチをオン状態にする駆動電圧を引き上げるブースト回路を用いる。
【００１２】
また、ハイサイドスイッチをオン状態にする駆動電圧が、ブースト回路によって引き上げられた場合、トランジスタ等の回路素子に印加される電圧を、各回路素子の耐圧以内におさめる回路が用いられる。
【００１３】
そのため、ハイサイドスイッチとしてＮ型の極性を有するトランジスタを備えたＤＣＤＣコンバータは、ブースト回路又は上述した回路を有することにより、消費電力の増加又は動作速度の低下という問題を有している。
【００１４】
そこで、本明細書では、上述した問題を解決し得るＤＣＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本明細書に開示するＤＣＤＣコンバータの一形態によれば、Ｎ型の極性を有するハイサイドスイッチと、上記ハイサイドスイッチと直列に接続されるローサイドスイッチと、上記ローサイドスイッチがオン状態の時に充電され、充電された電圧で上記ハイサイドスイッチをオン状態にする駆動電圧を引き上げるコンデンサと、上記ハイサイドスイッチを制御する制御信号を入力して出力するバッファと、上記バッファが出力した上記制御信号を第１入力部で入力して保持し且つ上記ハイサイドスイッチに出力するラッチと、上記ラッチが出力する上記制御信号を入力して、上記バッファの機能を停止するスイッチと、を備える。
【発明の効果】
【００１６】
上述した本明細書に開示するＤＣＤＣコンバータの一形態によれば、消費電力を低減する。
【００１７】
また、上述した本明細書に開示するＤＣＤＣコンバータの一形態によれば、動作速度が向上する。
【００１８】
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
【００１９】
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
【図面の簡単な説明】
【００２０】
【図１】電源ＩＣを説明する図である。
【図２】本明細書に開示するＤＣＤＣコンバータの第１実施形態を示す図である。
【図３】本明細書に開示するＤＣＤＣコンバータの第２実施形態を示す図である。
【図４】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その１）である。
【図５】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その２）である。
【図６】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その３）である。
【図７】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その４）である。
【図８】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その５）である。
【図９】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その６）である。
【図１０】第２実施形態のＤＣＤＣコンバータの動作例を説明する図（その７）である。
【発明を実施するための形態】
【００２１】
以下、本明細書で開示するＤＣＤＣコンバータの好ましい実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
【００２２】
図２は、本明細書に開示するＤＣＤＣコンバータの第１実施形態を示す図である。
【００２３】
本実施形態のＤＣＤＣコンバータ１０は、直流電圧源１４から入力する電圧Ｖｉを降圧して、出力電圧Ｖｏを負荷に供給する。
【００２４】
ＤＣＤＣコンバータ１０は、直流電圧源１４の正極と負極との間に、Ｎ型の極性を有するハイサイドスイッチＮｈ及びローサイドスイッチＮｌが直列に接続されて配置される。ハイサイドスイッチＮｈのドレインは、直流電圧源１４の正極と接続する。ハイサイドスイッチＮｈのソースは、接続点Ａを介して、ローサイドスイッチＮｌのドレインと接続する。ローサイドスイッチＮｌのソースは、直流電圧源１４の負極と接続する。
【００２５】
以下、接続点Ａの電圧を、電圧Ｖｌともいう。また、直流電圧源１４の負極側の電圧を、電圧Ｖｇともいう。
【００２６】
本実施形態では、Ｎ型の極性を有するハイサイドスイッチＮｈ及びローサイドスイッチＮｌとして、ＮＭＯＳトランジスタを用いている。本明細書では図示しないが、ＮＭＯＳトランジスタは、ソースと基板とが電気的に接続されている。
【００２７】
ハイサイドスイッチＮｈとローサイドスイッチＮｌとの接続点ＡにはインダクタＬが接続される。インダクタＬの出力と直流電圧源１４の負極との間には、インダクタＬの出力を平滑化するコンデンサＣ２が配置される。
【００２８】
インダクタＬと直流電圧源１４の負極との間から出力電圧Ｖｏが負荷１５に対して供給される。
【００２９】
ハイサイドスイッチＮｈのドレインとソースとの間には、コンデンサＣ１が接続される。コンデンサＣ１は、ローサイドスイッチＮｌがオン状態の時に充電され、充電された電圧でハイサイドスイッチＮｈをオン状態にする駆動電圧を引き上げる。
【００３０】
また、ハイサイドスイッチＮｈのドレインとコンデンサＣ１との間には、コンデンサＣ１に充電された電圧が、直流電圧源１４に印加することを防止するダイオードＤが配置される。
【００３１】
コンデンサＣ１におけるダイオードＤと接続される高電位端側の電圧を以下、電圧Ｖｂともいう。
【００３２】
ハイサイドスイッチＮｈを制御する制御信号Ｓｐは、図示しない上位回路から、バッファ１１に入力する。バッファ１１は、入力した制御信号Ｓｐをラッチ１２に出力する。
【００３３】
ラッチ１２は、バッファ１１から制御信号Ｓｐを入力して保持し且つインバータＩＶ１に制御信号Ｓｐを出力する。
【００３４】
インバータＩＶ１は、ハイ状態の信号を入力すると、接続点Ａの電圧である電圧レベルＶｌの信号をインバータＩＶ２に出力する。また、インバータＩＶ１は、ロー状態の信号を入力すると、電圧レベルＶｂの信号をインバータＩＶ２に出力する。
【００３５】
インバータＩＶ２は、ハイ状態の信号を入力すると、接続点Ａの電圧である電圧レベルＶｌの信号をハイサイドスイッチＮｈのゲートに出力する。また、インバータＩＶ２は、ロー状態の信号を入力すると、電圧レベルＶｂの信号をハイサイドスイッチＮｈのゲートに出力する。
【００３６】
従って、制御信号ＳｐがハイサイドスイッチＮｈをオン状態にする信号の時に、電圧レベルＶｂの信号が、ハイサイドスイッチＮｈのゲートに出力される。また、制御信号ＳｐがハイサイドスイッチＮｈをオフ状態にする信号の時に、接続点Ａの電圧である電圧レベルＶｌの信号が、ハイサイドスイッチＮｈのゲートに出力される。
【００３７】
また、インバータＩＶ２の出力信号は、スイッチ１３にも出力される。スイッチ１３は、ハイ状態の信号を入力すると、バッファ１１の機能を停止する。従って、スイッチ１３は、制御信号ＳｐがハイサイドスイッチＮｈをオン状態にする信号の時に、バッファ１１の機能を停止する。
【００３８】
ラッチ１２は、バッファ１１が機能を停止した後も、バッファ１１が出力したハイサイドスイッチＮｈをオン状態にする制御信号Ｓｐを保持して、インバータＩＶ１、ＩＶ２を介して、ハイサイドスイッチＮｈに出力し続ける。
【００３９】
また、ＤＣＤＣコンバータ１０では、ローサイドスイッチＮｌを制御する制御信号Ｓｐの反転信号Ｓｐｘが、図示しない上位回路から、入力バッファ１６を介して、ローサイドスイッチＮｌのゲートに入力する。
【００４０】
入力バッファ１６は、ハイ状態の信号を入力すると、直流電圧源１４の電圧ＶｉをローサイドスイッチＮｌのゲートに出力する。また、入力バッファ１６は、ロー状態の信号を入力すると、電圧レベルＶｇの信号をローサイドスイッチＮｌのゲートに出力する。
【００４１】
従って、制御信号ＳｐがハイサイドスイッチＮｈをオフ状態にする信号の時に、即ち、反転信号Ｓｐｘがハイ状態の信号の時に、電圧レベルＶｉの信号が、ローサイドスイッチＮｌのゲートに出力される。また、制御信号ＳｐがハイサイドスイッチＮｈをオン状態にする信号の時に、即ち、反転信号Ｓｐｘがロー状態の信号の時に、電圧レベルＶｇの信号が、ローサイドスイッチＮｌのゲートに出力される。
【００４２】
ＤＣＤＣコンバータ１０では、ローサイドスイッチＮｌがオン状態の時に、直流電圧源１４によりコンデンサＣ１が充電される。そして、制御信号ＳｐがハイサイドスイッチＮｈをオン状態にする信号の時に、直列に接続されたコンデンサＣ１及びコンデンサＣ２の充電電圧が加算された電圧レベルＶｂの信号が、ハイサイドスイッチＮｈのゲートに出力されて、ハイサイドスイッチＮｈがオン状態になる。また、ハイサイドスイッチＮｈがオン状態に、直流電圧源１４によりコンデンサＣ２が充電される。
【００４３】
制御信号ＳｐがハイサイドスイッチＮｈをオン状態にする信号の時に、ハイサイドスイッチＮｈのゲートには電圧レベルＶｂの信号が印加され、ソースには、電圧Ｖｌが印加されており、ゲート−ソース間の電圧差はＶｂ−Ｖｌとなる。この電圧差Ｖｂ−Ｖｌは、具体的には、直流電圧源１４の電圧Ｖｉである。従って、ハイサイドスイッチＮｈには、耐圧を超える電圧レベルが印加されない。
【００４４】
このようにして、ＤＣＤＣコンバータ１０は、ハイサイドスイッチＮｈとローサイドスイッチＮｌとを交互に駆動することにより、インダクタＬが磁気エネルギーの蓄積と放出とを繰り返す。そして、インダクタＬから出力される電圧をコンデンサＣ２により平滑化して、降圧された直流の出力電圧Ｖｏが得られる。
【００４５】
また、ＤＣＤＣコンバータ１０は、出力電圧Ｖｏを測定して、図示しない上位回路にフィードバックするフィードバック回路を有していても良い。また、図示しない上位回路は、ハイサイドスイッチＮｈとローサイドスイッチＮｌとが同時にオン状態にならないように制御信号を形成する回路を有していても良い。
【００４６】
上述した本実施形態のＤＣＤＣコンバータ１０によれば、Ｎ型の極性を有するハイサイドスイッチＮｈ及びローサイドスイッチＮｌを用いるので、高速で動作させることができる。また、ハイサイドスイッチＮｈ及びローサイドスイッチＮｌは、Ｐ型の極性を有するスイッチと比べて寸法を小さくできるので、寄生容量を低減して消費電力を抑制できる。
【００４７】
また、本実施形態では、制御信号Ｓｐを入力するバッファ１１と、バッファ１１が出力した制御信号Ｓｐを保持し且つ出力するラッチ１２とが、別の回路要素として配置されている。そのため、バッファ１１の駆動能力を向上させて高速化するのと共に、ラッチ１２を消費電力が低いサイジングで形成することができる。
【００４８】
また、スイッチ１３を配置することにより、バッファ１１の機能を停止して、消費電力を更に低減することができる。
【００４９】
次に、上述したＤＣＤＣコンバータの第２実施形態を、図３を参照しながら以下に説明する。第２実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
【００５０】
図３は、本明細書に開示するＤＣＤＣコンバータの第２実施形態を示す図である。
【００５１】
本実施形態のＤＣＤＣコンバータ１０は、ハイサイドスイッチＮｈを制御する制御信号Ｓｐを入力して出力するバッファ１１と、バッファ１１が出力した制御信号Ｓｐを第１入力部１２ａで入力して保持するラッチ１２とを備える。ラッチ１２は、保持する制御信号Ｓｐを、出力部１２ｃから、インバータＩＶ１，ＩＶ２を介して、ハイサイドスイッチＮｈに出力する。
【００５２】
また、ＤＣＤＣコンバータ１０は、ハイサイドスイッチＮｈを制御する制御信号Ｓｐの反転信号Ｓｐｘを入力して、ラッチ１２の第２入力部１２ｂに反転信号Ｓｐｘを出力する補助バッファ１７を備える。
【００５３】
ラッチ１２は、反転信号Ｓｐｘを第２入力部１２ｂに入力することにより、バッファ１１が機能を停止した後も、バッファ１１が出力したハイサイドスイッチＮｈをオン状態にする制御信号Ｓｐを保持して、ハイサイドスイッチＮｈに出力し続ける。
【００５４】
バッファ１１は、差動対タイプに接続されたＰ型の極性を有するトランジスタＰ１、Ｐ２を有する。本実施形態では、Ｐ型の極性を有するトランジスタとして、ＰＭＯＳトランジスタを用いている。
【００５５】
トランジスタＰ１のソースは、コンデンサＣ１の高電位側の端部と接続しており、電圧Ｖｂが供給される。トランジスタＰ１のドレインとゲートとは短絡している。また、トランジスタＰ１のゲートは、トランジスタＰ２のゲートと接続している。トランジスタＰ２のソースも、コンデンサＣ１の高電位側の端部と接続しており、電圧Ｖｂが供給される。
【００５６】
本明細書では図示しないが、ＰＭＯＳトランジスタは、ソースと基板とが電気的に接続されている。
【００５７】
トランジスタＰ１のドレインと、直流電圧源１４の負極との間には、ＰＭＯＳトランジスタであるトランジスタＰ３，Ｐ４と、ＮＭＯＳトランジスタであるトランジスタＮ１，Ｎ２とが直列に接続して配置される。
【００５８】
トランジスタＰ２のドレインと、直流電圧源１４の負極との間には、ＰＭＯＳトランジスタであるトランジスタＰ５と、ＮＭＯＳトランジスタであるトランジスタＮ３，Ｎ４とが直列に接続して配置される。
【００５９】
トランジスタＮ１，Ｎ３のゲートには、直流電圧源１４の電圧Ｖｉが供給される。
【００６０】
トランジスタＮ２のゲートには、図示しない上位回路から、ハイサイドスイッチＮｈを制御する制御信号Ｓｐが入力される。また、トランジスタＮ４のゲートには、図示しない上位回路から、ハイサイドスイッチＮｈを制御する制御信号Ｓｐの反転信号Ｓｐｘが入力される。そして、入力した制御信号Ｓｐは、トランジスタＰ２のドレインから、ラッチ１２の第１入力部１２ａに出力される。
【００６１】
トランジスタＰ３のゲートには、インバータＩＶ２の出力した信号が入力する。ハイ状態の信号をゲートに入力したトランジスタＰ３は、オフ状態となる。トランジスタＰ３は、上述した第１実施形態のスイッチ１３に対応する。
【００６２】
バッファ１１は、制御信号ＳｐがハイサイドスイッチＮｈをオン状態にする信号を入力してラッチ１２に出力した後、インバータＩＶ２がハイ状態の信号を出力すると、トランジスタＰ３がオフ状態となることにより、機能を停止する。
【００６３】
バッファ１１では、トランジスタＰ２、Ｐ５、Ｎ３、Ｎ４は、ラッチ１２に制御信号Ｓｐを出力する回路要素を形成する。トランジスタＰ２、Ｐ５、Ｎ３、Ｎ４の駆動能力を上げることにより、ラッチ１２に対して、高速で立ち上がり且つ高速で立ち下がる信号を出力できる。
【００６４】
また、バッファ１１では、トランジスタＰ１、Ｐ３、Ｐ４、Ｎ１、Ｎ２は、トランジスタＰ２のゲートに駆動電圧を供給する回路要素を形成する。トランジスタＰ１、Ｐ３、Ｐ４、Ｎ１、Ｎ２は、トランジスタＰ２のゲートを駆動できる程度のサイジングを有していれば良い。従って、トランジスタＰ１、Ｐ３、Ｐ４、Ｎ１、Ｎ２は、トランジスタＰ２、Ｐ５、Ｎ３、Ｎ４と比べて消費電力が低いサイジングで形成することができる。
【００６５】
ラッチ１２は、ＰＭＯＳトランジスタである２つのトランジスタＰ６，Ｐ７を有する。
【００６６】
トランジスタＰ６のソースは、コンデンサＣ１の高電位側の端部と接続しており、電圧Ｖｂが供給される。トランジスタＰ６のドレインは、第１入力部１２ａと接続している。また、トランジスタＰ６のドレインは、トランジスタＰ７のゲートと接続している。更に、トランジスタＰ６のドレインは、ラッチ１２の出力部１２ｃとも接続している。
【００６７】
トランジスタＰ７のソースは、コンデンサＣ１の高電位側の端部と接続しており、電圧Ｖｂが供給される。トランジスタＰ７のドレインは、トランジスタＰ６のゲートと接続している。また、トランジスタＰ７のドレインは、第２入力部１２ｂと接続している。
【００６８】
ラッチ１２では、トランジスタＰ６，Ｐ７は、入力した制御信号Ｓｐを保持し且つ出力できる程度のサイジングを有していれば良い。従って、トランジスタＰ６，Ｐ７は、消費電力が低いサイジングで形成することができる。
【００６９】
補助バッファ１７は、制御信号Ｓｐの反転信号Ｓｐｘをラッチ１２に出力して、ラッチ１２の動作を補助する。補助バッファ１７は、制御信号Ｓｐをラッチ１２に出力するバッファ１１と同様の回路トポロジを有している。
【００７０】
補助バッファ１７は、差動対タイプに接続されるＰＭＯＳトランジスタである２つのトランジスタＰ８、Ｐ９を有する。
【００７１】
トランジスタＰ９のソースは、コンデンサＣ１の高電位側の端部と接続しており、電圧Ｖｂが供給される。トランジスタＰ９のドレインとゲートとは短絡している。また、トランジスタＰ９のゲートは、トランジスタＰ８のゲートと接続している。トランジスタＰ８のソースも、コンデンサＣ１の高電位側の端部と接続しており、電圧Ｖｂが供給される。
【００７２】
トランジスタＰ９のドレインと、直流電圧源１４の負極との間には、ＰＭＯＳトランジスタであるトランジスタＰ１１，Ｐ１２と、ＮＭＯＳトランジスタであるトランジスタＮ７，Ｎ８とが直列に接続して配置される。
【００７３】
トランジスタＰ８のドレインと、直流電圧源１４の負極との間には、ＰＭＯＳトランジスタであるトランジスタＰ１０と、ＮＭＯＳトランジスタであるトランジスタＮ５，Ｎ６とが直列に接続して配置される。
【００７４】
トランジスタＮ５，Ｎ７のゲートには、直流電圧源１４の電圧Ｖｉが供給される。
【００７５】
トランジスタＮ８のゲートには、図示しない上位回路から、ハイサイドスイッチＮｈを制御する制御信号Ｓｐの反転信号Ｓｐｘが入力する。また、トランジスタＮ６のゲートには、図示しない上位回路から、ハイサイドスイッチＮｈを制御する制御信号Ｓｐが入力する。そして、入力した反転信号Ｓｐｘは、トランジスタＰ８のドレインから、ラッチ１２の第２入力部１２ｂに出力される。
【００７６】
トランジスタＰ１１のゲートには、インバータＩＶ１の出力した信号が入力する。ハイ状態の信号をゲートに入力したトランジスタＰ１１は、オフ状態となる。
【００７７】
補助バッファ１７は、制御信号ＳｐがハイサイドスイッチＮｈをオフ状態にする信号を入力してラッチ１２に出力した後、インバータＩＶ１がハイ状態の信号を出力すると、トランジスタＰ１１がオフ状態となることにより、機能を停止する。
【００７８】
補助バッファ１７を形成する各トランジスタは、入力した制御信号Ｓｐの反転信号Ｓｐｘをラッチ１２に出力できる程度のサイジングを有していれば良い。従って、各トランジスタは、消費電力が低いサイジングで形成することができる。
【００７９】
第２実施形態のＤＣＤＣコンバータのその他の構成は、上述した第１実施形態と同様である。
【００８０】
次に、上述した第２実施形態のＤＣＤＣコンバータの動作例を、図４〜図１０を参照して、以下に説明する。
【００８１】
以下の説明では、ＰＭＯＳトランジスタの閾値電圧を−１Ｖ、ＮＭＯＳトランジスタの閾値電圧を１Ｖ、Ｖｉを５Ｖとする。また、制御信号Ｓｐ及び反転信号Ｓｐｘは、０〜５Ｖの範囲の電圧レベルを有するとする。また、主要な回路部位の電圧を数値で示している。
【００８２】
まず、図４に示す状態では、バッファ１１のトランジスタＮ２のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐが入力している。また、トランジスタＮ４のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐの反転信号Ｓｐｘが入力している。トランジスタＰ１，Ｐ２はオフ状態にあり、トランジスタＰ２のドレインからは、制御信号Ｓｐに対応するロー状態の信号がラッチ１２の入力部１２ａに出力される。
【００８３】
補助バッファ１７のトランジスタＮ８のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐの反転信号Ｓｐｘが入力している。また、トランジスタＮ６のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐが入力している。トランジスタＰ８，Ｐ９はオフ状態にあり、トランジスタＰ８のドレインからは、反転信号Ｓｐｘに対応するハイ状態の信号がラッチ１２の第２入力部１２ｂに出力される。
【００８４】
ラッチ１２は、バッファ１１から入力したロー状態の信号を保持し且つ出力部１２ｃからロー状態の信号をインバータＩＶ１に出力する。
【００８５】
ロー状態の信号を入力したインバータＩＶ１は、電圧レベルＶｂの信号をインバータＩＶ２に出力する。
【００８６】
ハイ状態の信号としての電圧レベルＶｂの信号を入力したインバータＩＶ２は、接続点Ａの電圧である電圧レベルＶｌの信号をハイサイドスイッチＮｈのゲートに出力する。即ち、ハイサイドスイッチＮｈをオフ状態にする制御信号が、ハイサイドスイッチＮｈのゲートに出力されて、ハイサイドスイッチＮｈはオフ状態にある。
【００８７】
ここで、コンデンサＣ１の高電位側の端部の電圧Ｖｂは、電源電圧Ｖｉと同じ５Ｖにある。
【００８８】
一方、入力バッファ１６には、ローサイドスイッチＮｌをオン状態にする反転信号Ｓｐｘが入力されている。そして、ハイ状態の信号である反転信号Ｓｐｘを入力した入力バッファ１６は、電圧レベルＶｉの信号をローサイドスイッチＮｌのゲートに出力しており、ローサイドスイッチＮｌはオン状態にある。
【００８９】
ローサイドスイッチＮｌがオン状態にあるので、コンデンサＣ１は、直流電圧源１４により充電される。
【００９０】
また、インダクタＬから磁気エネルギーが放出されて、コンデンサＣ２により平滑化された出力電圧Ｖｏが負荷１５に供給される。
【００９１】
次に、図５に示す状態では、バッファ１１のトランジスタＮ２のゲートには、ハイサイドスイッチＮｈをオン状態にする制御信号Ｓｐが入力している。また、トランジスタＮ４のゲートには、ハイサイドスイッチＮｈをオン状態にする制御信号Ｓｐの反転信号Ｓｐｘが入力している。トランジスタＰ１，Ｐ２はオン状態となり、トランジスタＰ２のドレインからは、制御信号Ｓｐに対応するハイ状態の信号がラッチ１２の第１入力部１２ａに出力される。
【００９２】
また、バッファ１１では、トランジスタＰ１、Ｐ３、Ｐ４、Ｎ１，Ｎ２の全てがオン状態となり、電圧Ｖｂの高電圧側と電圧Ｖｇの低電圧側とが短絡して、電流パスが生じている。
【００９３】
補助バッファ１７のトランジスタＮ８のゲートには、ハイサイドスイッチＮｈをオン状態にする制御信号Ｓｐの反転信号Ｓｐｘが入力している。また、トランジスタＮ６のゲートには、ハイサイドスイッチＮｈをオン状態にする制御信号Ｓｐが入力している。トランジスタＰ８，Ｐ９はオフ状態にあるが、トランジスタＰ１０、Ｎ５、Ｎ６がオン状態となり、トランジスタＰ８のドレインからは、反転信号Ｓｐｘに対応するロー状態の信号がラッチ１２の第２入力部１２ｂに出力される。
【００９４】
ラッチ１２は、バッファ１１から入力したハイ状態の信号を保持し且つ出力部１２ｃからハイ状態の信号をインバータＩＶ１に出力する。
【００９５】
インバータＩＶ１は、ハイ状態の信号を入力するが、インバータＩＶ１は、まだ電圧レベルＶｂの信号をインバータＩＶ２に出力している。
【００９６】
ハイ状態の信号としての電圧レベルＶｂの信号を入力するインバータＩＶ２は、接続点Ａの電圧である電圧レベルＶｌの信号をハイサイドスイッチＮｈのゲートに出力する。従って、ハイサイドスイッチＮｈはオフ状態のままである。
【００９７】
一方、入力バッファ１６には、ローサイドスイッチＮｌをオフ状態にする反転信号Ｓｐｘが入力している。そして、ロー状態の信号を入力した入力バッファ１６は、電圧Ｖｇレベルの信号をローサイドスイッチＮｌのゲートに出力しており、、ローサイドスイッチＮｌはオフ状態になる。
【００９８】
次に、図６に示す状態では、ハイ状態の信号を入力するインバータＩＶ１は、接続点Ａの電圧である電圧レベルＶｌの信号をインバータＩＶ２に出力している。
【００９９】
ロー状態の信号としての接続点Ａの電圧である電圧レベルＶｌの信号を入力したインバータＩＶ２は、電圧レベルＶｂの信号をハイサイドスイッチＮｈのゲートに出力する。即ち、ハイサイドスイッチＮｈをオン状態にする制御信号が、ハイサイドスイッチＮｈのゲートに出力されて、ハイサイドスイッチＮｈはオン状態になる。
【０１００】
この状態では、コンデンサＣ１の高電位側の端部の電圧Ｖｂは、まだ電源電圧Ｖｉと同じ５Ｖのままである。また、接続点Ａの電圧Ｖｌは電圧Ｖｇと同じ０Ｖのままである。ハイサイドスイッチＮｈのゲートとドレイン間の電圧差は、電圧Ｖｂと電圧Ｖｌとの差の５Ｖである。
【０１０１】
また、バッファ１１のトランジスタＰ３のゲートには、制御信号Ｓｐに対応するインバータＩＶ２の出力したハイ状態の信号が入力される。ハイ状態の信号をゲートに入力したトランジスタＰ３はオフ状態となり、トランジスタＰ１からトランジスタＮ２に向かって生じていた電流パスが遮断されると共に、バッファ１１の機能が停止する。
【０１０２】
ラッチ１２の第２入力部１２ｂには、補助バッファ１７から反転信号Ｓｐｘに対応するロー状態の信号が入力されているので、ラッチ１２は、バッファ１１から入力したハイ状態の信号を保持し且つ出力部１２ｃからハイ状態の信号をインバータＩＶ１に出力し続ける。
【０１０３】
ハイサイドスイッチＮｈがオン状態になるので、コンデンサＣ２は、直流電圧源１４により充電され始める。
【０１０４】
次に、図７に示す状態では、直列に接続されたコンデンサＣ１及びコンデンサＣ２の充電電圧が加算されて、電圧Ｖｂが１０Ｖに上昇している。また、コンデンサＣ２の充電電圧の上昇に伴って、接続点Ａの電圧Ｖｌも５Ｖに上昇している。ハイサイドスイッチＮｈのゲートとドレインとの間の電圧差は、電圧Ｖｂと電圧Ｖｌとの差の５Ｖのままである。
【０１０５】
また、電圧Ｖｂが１０Ｖに上昇したことに伴って、オン状態にあるトランジスタＰ１、Ｐ２、Ｐ６のドレイン側の電圧も１０Ｖに上昇している。
【０１０６】
また、バッファ１１のトランジスタＰ３のゲートに印加される電圧も１０Ｖに上昇している。
【０１０７】
ここで、バッファ１１のトランジスタＰ３のドレイン側の電圧も、電圧Ｖｂの上昇に伴って６Ｖ程度に上昇する。従って、トランジスタＰ３のゲート−ドレイン間又はソース−ドレイン間に印加される電圧は１０Ｖよりも低く、トランジスタＰ３の耐電圧以下と成っている。
【０１０８】
また、バッファ１１のトランジスタＰ４のソース−ドレイン間の電圧は６Ｖ程度であり、トランジスタＰ４の耐電圧以下と成っている。
【０１０９】
更に、バッファ１１のトランジスタＮ３のソース−ドレイン間の電圧も６Ｖ程度であり、トランジスタＮ３の耐電圧以下と成っている。
【０１１０】
このように、バッファ１１は、トランジスタＰ３，Ｐ４，Ｎ１，Ｐ５，Ｎ３を配置することにより、各トランジスタに印加される電圧を耐電圧以下となるように低減している。
【０１１１】
また、直流電圧源１４の電圧ＶｉがハイサイドスイッチＮｈを通ってインダクタＬに印加されると、インダクタＬには磁気エネルギーが蓄積されると共に自己誘導によって起電力が生じる。その結果、電圧Ｖｉは降圧されて、コンデンサＣ１によって平滑された出力電圧Ｖｏが負荷に供給される。
【０１１２】
次に、図８に示す状態では、バッファ１１のトランジスタＮ２のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐが入力している。また、トランジスタＮ４のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐの反転信号Ｓｐｘが入力している。トランジスタＰ１，Ｐ２、Ｐ３，Ｐ４，Ｎ１，Ｎ２はオフ状態となり、またトランジスタＰ５，Ｎ３，Ｎ４がオン状態となるので、トランジスタＰ２のドレインからは、制御信号Ｓｐに対応するロー状態の信号がラッチ１２の第１入力部１２ａに出力される。
【０１１３】
補助バッファ１７のトランジスタＮ８のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐの反転信号Ｓｐｘが入力している。また、トランジスタＮ６のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号Ｓｐが入力している。トランジスタＰ８，Ｐ９はオン状態となり、トランジスタＰ８のドレインからは、反転信号Ｓｐｘに対応するハイ状態の信号がラッチ１２の第２入力部１２ｂに出力される。
【０１１４】
また、補助バッファ１７では、トランジスタＰ９，Ｐ１１、Ｐ１２、Ｎ７、Ｎ８が全てオン状態となり、電圧Ｖｂの高電圧側と電圧Ｖｇの低電圧側とが短絡して、電流パスが生じている。
【０１１５】
ラッチ１２は、バッファ１１から入力したロー状態の信号を保持し且つ出力部１２ｃからロー状態の信号をインバータＩＶ１に出力する。
【０１１６】
インバータＩＶ１は、ロー状態の信号を入力するが、インバータＩＶ１は、まだ接続点Ａの電圧レベルＶｌの信号をインバータＩＶ２に出力している。
【０１１７】
ロー状態の信号としての接続点Ａの電圧レベルＶｌの信号を入力するインバータＩＶ２は、電圧レベルＶｂの信号をハイサイドスイッチＮｈのゲートに出力する。従って、ハイサイドスイッチＮｈはオン状態のままである。電圧レベルＶｂは、１０Ｖ程度の値を維持している。
【０１１８】
一方、入力バッファ１６には、ローサイドスイッチＮｌをオン状態にする反転信号Ｓｐｘが入力されている。そして、ハイ状態の信号を入力した入力バッファ１６は、直流電圧源１４の電圧レベルＶｉの信号をローサイドスイッチＮｌのゲートに出力するので、ローサイドスイッチＮｌはオン状態になる。
【０１１９】
次に、図９に示す状態では、ロー状態の信号を入力するインバータＩＶ１は、電圧レベルＶｂの信号をインバータＩＶ２に出力している。
【０１２０】
ハイ状態の信号としての電圧レベルＶｂの信号を入力したインバータＩＶ２は、接続点Ａの電圧である電圧レベルＶｌの信号をハイサイドスイッチＮｈのゲートに出力する。即ち、ハイサイドスイッチＮｈをオフ状態にする制御信号が、ハイサイドスイッチＮｈのゲートに出力されて、ハイサイドスイッチＮｈはオフ状態になる。この状態では、コンデンサＣ１の高電位側の端部の電圧Ｖｂは、１０Ｖのままである。
【０１２１】
また、補助バッファ１７のトランジスタＰ１１のゲートには、ハイサイドスイッチＮｈをオフ状態にする制御信号に対応して、インバータＩＶ１の出力したハイ状態の信号が入力する。ハイ状態の信号をゲートに入力したトランジスタＰ１１は、オフ状態となり、トランジスタＰ９からトランジスタＮ８に向かって生じていた電流パスが遮断されると共に、補助バッファ１７の機能が停止する。
【０１２２】
補助バッファ１７が機能を停止しても、ラッチ１２の第１入力部１２ａには、バッファ１１からロー状態の信号が入力され続けているので、ラッチ１２は、ロー状態の信号を保持して、インバータＩＶ１にロー状態の信号を出力し続ける。
【０１２３】
ハイサイドスイッチＮｈがオフ状態となり、ローサイドスイッチＮｈはオン状態にあるので、コンデンサＣ１は、直流電圧源１４により充電され始める。また、ローサイドスイッチＮｈがオン状態になるので、コンデンサＣ２が放電し始める。
【０１２４】
次に、図１０に示す状態では、コンデンサＣ１の高電位側の端部の電圧Ｖｂが５Ｖに低下している。また、コンデンサＣ２の放電により、接続点Ａの電圧Ｖｌも０Ｖに低下している。
【０１２５】
また、電圧Ｖｂが５Ｖに低下したことに伴って、オン状態にあるトランジスタＰ８、Ｐ９のドレイン側の電圧も５Ｖに低下している。そして、図４に示す状態へ移行する。
【０１２６】
以上が、第２実施形態のＤＣＤＣコンバータの動作例の説明である。
【０１２７】
本発明では、上述した実施形態のＤＣＤＣコンバータは、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
【０１２８】
例えば、上述した各実施形態は、降圧型のＤＣＤＣコンバータで有ったが、インダクタを配置する位置を変更して、昇圧形のＤＣＤＣコンバータとしても良い。
【０１２９】
また、上述した各実施形態では、ローサイドスイッチがＮ型の極性を有していたが、ローサイドスイッチとして、Ｐ型の極性を有するスイッチを用いても良い。また、ローサイドスイッチとして、ダイオードを用いても良い。
【０１３０】
また、上述した第２実施形態に示すバッファ１１又はラッチ１２又は補助バッファ１７又はスイッチ１３の回路構成は一例であり、他の回路構成を用いても良い。
【０１３１】
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
【符号の説明】
【０１３２】
１０    ＤＣＤＣコンバータ
１１    バッファ
１２    ラッチ
１３    スイッチ
１４    直流電圧源
１５    負荷
１６    入力バッファ
１７    補助バッファ（第２のバッファ）
Ｐ１〜Ｐ１２    ＰＭＯＳトランジスタ
Ｎ１〜Ｎ８    ＮＭＯＳトランジスタ
【図１】
2014027733.tif 000003
【図２】
2014027733.tif 000004
【図３】
2014027733.tif 000005
【図４】
2014027733.tif 000006
【図５】
2014027733.tif 000007
【図６】
2014027733.tif 000008
【図７】
2014027733.tif 000009
【図８】
2014027733.tif 000010
【図９】
2014027733.tif 000011
【図１０】
2014027733.tif 000012