(57)【要約】【課題】電圧に対する耐性が高く、浮遊容量を低減することが可能なスイッチ回路及び該スイッチ回路を備える送電装置を提供する。【解決手段】第一の入出力端子から第二の入出力端子へと電流が流れるよう、また第二の入出力端子から第一の入出力端子へと電流が流れるよう、複数のトランジスタが直列に接続された各トランジスタ列が並列に接続されている。エミッタが第一の入出力端子に接続されているトランジスタのベースとエミッタとの間、及びエミッタが第二の入出力端子に接続されているトランジスタのベースとエミッタとの間に、それぞれオンオフスイッチが接続されている。トランジスタ列内で隣接するトランジスタのベース間、コレクタが第一の入出力端子に接続されているトランジスタのベースとコレクタとの間、及びコレクタが第二の入出力端子に接続されているトランジスタのベースとコレクタとの間に、それぞれ抵抗素子が接続されている。【選択図】図１
2014022755.tif 000002
【特許請求の範囲】
【請求項１】
第一の入出力端子から第二の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列と、前記第二の入出力端子から前記第一の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列とが並列に接続され、
エミッタが前記第一の入出力端子に接続されているトランジスタのベースとエミッタとの間、及びエミッタが前記第二の入出力端子に接続されているトランジスタのベースとエミッタとの間に、それぞれオンオフスイッチが接続され、
前記トランジスタ列内で隣接するトランジスタのベース間、コレクタが前記第一の入出力端子に接続されているトランジスタのベースとコレクタとの間、及びコレクタが前記第二の入出力端子に接続されているトランジスタのベースとコレクタとの間に、それぞれ抵抗素子が接続されていることを特徴とするスイッチ回路。
【請求項２】
前記第一の入出力端子に最も近いトランジスタと前記第一の入出力端子との間に、電流が流れる方向に極性を有するダイオードが接続されていることを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
前記ダイオードのいずれかは、前記第二の入出力端子に最も近いトランジスタと前記第二の入出力端子との間に接続されていることを特徴とする請求項２に記載のスイッチ回路。
【請求項４】
前記トランジスタ列の互いに列内で隣接するトランジスタ間ごとに、ベースとエミッタとの間、又はベースとコレクタとの間に、前記トランジスタ列に流れる電流に対して逆極性を有するダイオードが接続されていることを特徴とする請求項２に記載のスイッチ回路。
【請求項５】
前記トランジスタ列の一端に接続されているトランジスタのコレクタと、前記トランジスタ列の他端に接続されているトランジスタのエミッタとの間に、前記トランジスタ列に流れる電流に対して逆極性を有するダイオードが接続されていることを特徴とする請求項２に記載のスイッチ回路。
【請求項６】
前記トランジスタ列の一端に接続されているトランジスタのベースと前記第一の入出力端子又は前記第二の入出力端子との間にダイオードが接続されていることを特徴とする請求項１に記載のスイッチ回路。
【請求項７】
第一の入出力端子から第二の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列と、前記第二の入出力端子から前記第一の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列とが、ベース同士で並列に接続され、
エミッタが前記第二の入出力端子に接続されているトランジスタのベースとエミッタとの間にオンオフスイッチが接続され、
前記トランジスタ列内で隣接するトランジスタのベース間、及びコレクタが前記第一の入出力端子に接続されているトランジスタのベースとコレクタとの間に、それぞれ抵抗素子が接続されていることを特徴とするスイッチ回路。
【請求項８】
前記第一の入出力端子に最も近いトランジスタと前記第一の入出力端子との間、又は前記第二の入出力端子に最も近いトランジスタと前記第二の入出力端子との間に、電流が流れる方向に極性を有するダイオードが接続されていることを特徴とする請求項７に記載のスイッチ回路。
【請求項９】
複数のトランジスタが直列に接続された２つのトランジスタ列が、互いの接続方向が反対になるよう直列に接続され、前記トランジスタ列ごとに、前記トランジスタ列に流れる電流に対して逆極性を有するダイオードが並列に接続され、
第一の入出力端子及び第二の入出力端子に接続されている前記トランジスタ列の一端側のトランジスタのベースと前記第一の入出力端子及び前記第二の入出力端子との間、前記トランジスタ列の他端側のトランジスタのベースとエミッタとの間、又はベースとコレクタとの間、のいずれかにオンオフスイッチが接続され、
前記トランジスタ列内で隣接するトランジスタのベース間、前記トランジスタ列の一端側に前記オンオフスイッチが接続されている場合、前記トランジスタ列の他端側に接続されているトランジスタのベースとエミッタとの間、又はベースとコレクタとの間、及び前記トランジスタ列の他端側に前記オンオフスイッチが接続されている場合、前記トランジスタ列の一端側に接続されているトランジスタのベースとエミッタとの間、又はベースとコレクタとの間に、それぞれ抵抗素子が接続されていることを特徴とするスイッチ回路。
【請求項１０】
少なくとも受動電圧と、該受動電圧より高い能動電圧とを発する電源回路と、
複数の送電電極と、
該送電電極ごとに受動電圧又は能動電圧のいずれかを供給するよう前記電源回路との接続状態を切り換える、請求項１乃至９のいずれか一項に記載のスイッチ回路と、
該スイッチ回路の切り換えを制御する制御回路と
を備え、
少なくとも２つの前記スイッチ回路の第二の入出力端子が一の前記送電電極に接続され、
一方の前記スイッチ回路の第一の入出力端子には能動電圧が供給され、他方の前記スイッチ回路の第一の入出力端子には受動電圧が供給されることを特徴とする送電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路及び該スイッチ回路を備える電界結合型の電力伝送システムの送電装置に関する。
【背景技術】
【０００２】
近年、非接触で電力を伝送する電子機器が多々開発されている。電子機器において非接触で電力を伝送する方式として、送電ユニット及び受電ユニットの小型化の観点から、容量結合型の電力伝送システムが採用される機会が増えている。
【０００３】
例えば特許文献１には、送電ユニット側に送電電極を格子状に配置してあり、受電ユニットに設けてある受電電極に対向する位置の送電電極に対して電力を供給するようスイッチ回路で切り換えることができる電力伝送システム（容量結合型充電器）が開示されている。図１９は、従来の容量結合型充電器の構成を示す模式図である。
【０００４】
図１９では、送電台（送電装置）１の携帯端末（受電装置）２を載置する面に格子状に配置された矩形状の結合電極４のうち、受電装置２が載置される領域の結合電極４に通電するよう電源回路１００との接続状態をスイッチ回路１０４で切り換えている。これにより、通電された結合電極４は送電電極として機能する。また、特許文献２には、半導体素子を用いた交流スイッチ回路が開示されている。図２０は、従来の交流スイッチ回路の構成を示す例示図である。
【０００５】
図２０（ａ）は、逆並列サイリスタを用いた従来の交流スイッチ回路の例示図である。サイリスタＳＣＲ１、ＳＣＲ２に付与されるゲート信号により、端子Ｕと端子Ｘとの間に供給される交流電流の位相を制御する。しかし、図２０（ａ）に示す交流スイッチ回路の応答は遅い。図２０（ｂ）は、トランジスタとダイオードとを用いた従来の交流スイッチ回路の例示図である。
【０００６】
図２０（ｂ）に示す交流スイッチ回路ＳＷ１、ＳＷ２では、トランジスタＴｒ１とダイオードＤ１１とが直列に接続され、トランジスタＴｒ１とダイオードＤ１２とが逆並列に接続されている。同様に、トランジスタＴｒ２とダイオードＤ２１とが直列に接続され、トランジスタＴｒ２とダイオードＤ２２とが逆並列に接続されている。端子Ｕから端子Ｘの方向に流れる電流はトランジスタＴｒ１をオンオフ制御することで、端子Ｘから端子Ｕの方向に流れる電流はトランジスタＴｒ２をオンオフ制御することで、それぞれ導通を制御している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】欧州特許出願公開第１６８９０６２号明細書
【特許文献２】特開昭６１−２３４６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、容量結合による電力伝送を高い効率で行うためには、送電電極を高電圧、高インピーダンスにする必要があり、電源と送電電極との間に接続されるスイッチ回路には高電圧に対する耐性が要求される。現状では、半導体スイッチでは対応が困難であることからリードスイッチ、リレー等を採用せざるを得ず、装置全体として小型化を阻害する一因となっている。
【０００９】
また、特許文献２では、スイッチを構成するトランジスタの端子間の浮遊容量が大きく、端子Ｕと端子Ｘとの間が容量短絡されるおそれがあった。このため、送電電極に高い電圧を供給した場合、送電電極をオフ状態に切り換えることができないおそれがあるという問題点があった。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、電圧に対する耐性が高く、浮遊容量を低減することが可能なスイッチ回路及び該スイッチ回路を備える送電装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明に係るスイッチ回路は、第一の入出力端子から第二の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列と、前記第二の入出力端子から前記第一の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列とが並列に接続され、エミッタが前記第一の入出力端子に接続されているトランジスタのベースとエミッタとの間、及びエミッタが前記第二の入出力端子に接続されているトランジスタのベースとエミッタとの間に、それぞれオンオフスイッチが接続され、前記トランジスタ列内で隣接するトランジスタのベース間、コレクタが前記第一の入出力端子に接続されているトランジスタのベースとコレクタとの間、及びコレクタが前記第二の入出力端子に接続されているトランジスタのベースとコレクタとの間に、それぞれ抵抗素子が接続されていることを特徴とする。
【００１２】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。
【００１３】
また、本発明に係るスイッチ回路は、前記第一の入出力端子に最も近いトランジスタと前記第一の入出力端子との間に、電流が流れる方向に極性を有するダイオードが接続されていることが好ましい。
【００１４】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、接続されたダイオードによりトランジスタを通過する電流が逆流することがないので、スイッチ回路としてより確実に動作することが可能となる。
【００１５】
また、本発明に係るスイッチ回路は、前記ダイオードのいずれかは、前記第二の入出力端子に最も近いトランジスタと前記第二の入出力端子との間に接続されていることが好ましい。
【００１６】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、接続されたダイオードによりトランジスタを通過する電流が逆流することがないので、スイッチ回路としてより確実に動作することが可能となる。
【００１７】
また、本発明に係るスイッチ回路は、前記トランジスタ列の互いに列内で隣接するトランジスタ間ごとに、ベースとエミッタとの間、又はベースとコレクタとの間に、前記トランジスタ列に流れる電流に対して逆極性を有するダイオードが接続されていることが好ましい。
【００１８】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、交流電流が遮断された場合であっても、ダイオードが接続されているのでトランジスタへの電流の逆流を防止することができ、電圧に対する耐性を高めることが可能となる。
【００１９】
また、本発明に係るスイッチ回路は、前記トランジスタ列の一端に接続されているトランジスタのコレクタと、前記トランジスタ列の他端に接続されているトランジスタのエミッタとの間に、前記トランジスタ列に流れる電流に対して逆極性を有するダイオードが接続されていることが好ましい。
【００２０】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、交流電流が遮断された場合であっても、ダイオードが接続されているのでトランジスタへの電流の逆流を防止することができ、電圧に対する耐性を高めることが可能となる。
【００２１】
また、本発明に係るスイッチ回路は、前記トランジスタ列の一端に接続されているトランジスタのベースと前記第一の入出力端子又は前記第二の入出力端子との間にダイオードが接続されていることが好ましい。
【００２２】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、接続されたダイオードによりトランジスタを通過する電流が逆流することがないので、スイッチ回路としてより確実に動作することが可能となる。
【００２３】
次に、上記目的を達成するために本発明に係るスイッチ回路は、第一の入出力端子から第二の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列と、前記第二の入出力端子から前記第一の入出力端子へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列とが、ベース同士で並列に接続され、エミッタが前記第二の入出力端子に接続されているトランジスタのベースとエミッタとの間にオンオフスイッチが接続され、前記トランジスタ列内で隣接するトランジスタのベース間、及びコレクタが前記第一の入出力端子に接続されているトランジスタのベースとコレクタとの間に、それぞれ抵抗素子が接続されていることを特徴とする。
【００２４】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、接続する抵抗素子の数を減らすことができるので、スイッチ回路を簡素化することができ、製造コストを低減することが可能となる。
【００２５】
また、本発明に係るスイッチ回路は、前記第一の入出力端子に最も近いトランジスタと前記第一の入出力端子との間、又は前記第二の入出力端子に最も近いトランジスタと前記第二の入出力端子との間に、電流が流れる方向に極性を有するダイオードが接続されていることが好ましい。
【００２６】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、接続されたダイオードによりトランジスタを通過する電流が逆流することがないので、スイッチ回路としてより確実に動作することが可能となる。
【００２７】
次に、上記目的を達成するために本発明に係るスイッチ回路は、複数のトランジスタが直列に接続された２つのトランジスタ列が、互いの接続方向が反対になるよう直列に接続され、前記トランジスタ列ごとに、前記トランジスタ列に流れる電流に対して逆極性を有するダイオードが並列に接続され、第一の入出力端子及び第二の入出力端子に接続されている前記トランジスタ列の一端側のトランジスタのベースと前記第一の入出力端子及び前記第二の入出力端子との間、前記トランジスタ列の他端側のトランジスタのベースとエミッタとの間、又はベースとコレクタとの間、のいずれかにオンオフスイッチが接続され、前記トランジスタ列内で隣接するトランジスタのベース間、前記トランジスタ列の一端側に前記オンオフスイッチが接続されている場合、前記トランジスタ列の他端側に接続されているトランジスタのベースとエミッタとの間、又はベースとコレクタとの間、及び前記トランジスタ列の他端側に前記オンオフスイッチが接続されている場合、前記トランジスタ列の一端側に接続されているトランジスタのベースとエミッタとの間、又はベースとコレクタとの間に、それぞれ抵抗素子が接続されていることを特徴とする。
【００２８】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。
【００２９】
次に、上記目的を達成するために本発明に係る送電装置は、少なくとも受動電圧と、該受動電圧より高い能動電圧とを発する電源回路と、複数の送電電極と、該送電電極ごとに受動電圧又は能動電圧のいずれかを供給するよう前記電源回路との接続状態を切り換える、請求項１乃至９のいずれか一項に記載のスイッチ回路と、該スイッチ回路の切り換えを制御する制御回路とを備え、少なくとも２つの前記スイッチ回路の第二の入出力端子が一の前記送電電極に接続され、一方の前記スイッチ回路の第一の入出力端子には能動電圧が供給され、他方の前記スイッチ回路の第一の入出力端子には受動電圧が供給されることを特徴とする。
【００３０】
上記構成では、トランジスタを直列に接続することにより電圧に対する耐性が高く、トランジスタの端子間の浮遊容量を低減することができるスイッチ回路を備えているので、リードスイッチ等を採用する必要がなく、送電装置全体として小型化することができる。
【発明の効果】
【００３１】
本発明に係るスイッチ回路では、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、本発明に係る送電装置では、上述したいずれかのスイッチ回路を備えることにより、リードスイッチ等を採用する必要がなく、送電装置全体として小型化することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係るスイッチ回路の概略構成を示す模式回路図である。
【図２】本発明の実施の形態１に係るスイッチ回路の、ＮＰＮ型のトランジスタで構成した場合の概略構成を示す模式回路図である。
【図３】本発明の実施の形態１に係るスイッチ回路の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合の概略構成を示す模式回路図である。
【図４】本発明の実施の形態１に係るスイッチ回路の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの接続位置を変更した概略構成を示す模式回路図である。
【図５】本発明の実施の形態１に係るスイッチ回路の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの配置例を示す模式回路図である。
【図６】本発明の実施の形態１に係るスイッチ回路の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの他の配置例を示す模式回路図である。
【図７】本発明の実施の形態１に係るスイッチ回路の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの他の配置例を示す模式回路図である。
【図８】本発明の実施の形態１に係るスイッチ回路の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの他の配置例を示す模式回路図である。
【図９】本発明の実施の形態２に係るスイッチ回路の概略構成を示す模式回路図である。
【図１０】本発明の実施の形態２に係るスイッチ回路の他の概略構成を示す模式回路図である。
【図１１】本発明の実施の形態２に係るスイッチ回路の他の概略構成を示す模式回路図である。
【図１２】本発明の実施の形態３に係るスイッチ回路の概略構成を示す模式回路図である。
【図１３】本発明の実施の形態３に係るスイッチ回路の、ＰＮＰ型のトランジスタで構成した場合の概略構成を示す模式回路図である。
【図１４】本発明の実施の形態３に係るスイッチ回路の、ＮＰＮ型のトランジスタで構成した場合のオンオフスイッチの接続位置を変更した概略構成を示す模式回路図である。
【図１５】本発明の実施の形態３に係るスイッチ回路の、ＰＮＰ型のトランジスタで構成した場合のオンオフスイッチの接続位置を変更した概略構成を示す模式回路図である。
【図１６】本発明の実施の形態４に係る送電装置を用いた電力伝送システムの構成を模式的に示すブロック図である。
【図１７】本発明の実施の形態４に係る送電装置を用いた電力伝送システムの等価回路図である。
【図１８】本発明の実施の形態４に係る送電装置のスイッチ回路の接続状態の例示図である。
【図１９】従来の容量結合型充電器の構成を示す模式図である。
【図２０】従来の交流スイッチ回路の構成を示す例示図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態に係るスイッチ回路及び該スイッチ回路を備える送電装置を用いた電力伝送システムについて、図面を用いて具体的に説明する。以下の実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、実施の形態の中で説明されている特徴的事項の組み合わせの全てが解決手段の必須事項であるとは限らないことは言うまでもない。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１に係るスイッチ回路の概略構成を示す模式回路図である。実施の形態１に係るスイッチ回路１０４は、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列と、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列とが、並列に接続されている。
【００３５】
図１の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００３６】
そして、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。同様に、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のエミッタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のコレクタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ４のエミッタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００３７】
各トランジスタのベースは相互に接続されており、トランジスタ列内で隣接するトランジスタのベース間には抵抗素子Ｒ２〜Ｒ５が接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１のベースとコレクタとの間、及びコレクタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ６のベースとコレクタとの間に、それぞれ抵抗素子Ｒ１、Ｒ６が接続されている。
【００３８】
さらに、エミッタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ４のベースとエミッタとの間、及びエミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ３のベースとエミッタとの間に、それぞれオンオフスイッチＳ１、Ｓ２が接続されている。
【００３９】
このように、いわゆるＰＮＰ型のトランジスタＴｒ１〜Ｔｒ６を用いてスイッチ回路１０４を構成することにより、オンオフスイッチＳ１、Ｓ２がオフ状態となった場合に交流電流が流れ、オン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしており、電流が流れる方向に極性を有するダイオードＤ１、Ｄ２が接続されており、交流電流が遮断された場合であってもトランジスタを通過する電流が逆流することがないので、それぞれ電圧に対する耐性を高めることができる。また、トランジスタの端子間の浮遊容量を低減することもできるので、オンオフスイッチＳ１、Ｓ２をオフ状態とした場合に確実に交流電流を遮断することも可能となる。
【００４０】
もちろん、本実施の形態１に係るスイッチ回路１０４は、ＮＰＮ型のトランジスタで構成しても良い。図２は、本発明の実施の形態１に係るスイッチ回路１０４の、ＮＰＮ型のトランジスタで構成した場合の概略構成を示す模式回路図である。
【００４１】
図２の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００４２】
そして、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のエミッタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のコレクタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のエミッタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。同様に、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ４のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００４３】
各トランジスタのベースは相互に接続されており、トランジスタ列内の隣接するトランジスタのベース間には抵抗素子Ｒ１、Ｒ２、Ｒ５、Ｒ６が接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ４のベースとコレクタとの間、及びコレクタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ３のベースとコレクタとの間に、それぞれ抵抗素子Ｒ４、Ｒ３が接続されている。
【００４４】
さらに、エミッタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１のベースとエミッタとの間、及びエミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ６のベースとエミッタとの間に、それぞれオンオフスイッチＳ１、Ｓ２が接続されている。
【００４５】
このように、いわゆるＮＰＮ型のトランジスタＴｒ１〜Ｔｒ６を用いてスイッチ回路１０４を構成することにより、オンオフスイッチＳ１、Ｓ２がオフ状態となった場合に交流電流が流れ、オン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしており、電流が流れる方向に極性を有するダイオードＤ１、Ｄ２が接続されており、交流電流が遮断された場合であってもトランジスタを通過する電流が逆流することがないので、それぞれ電圧に対する耐性を高めることができる。また、トランジスタの端子間の浮遊容量を低減することもできるので、オンオフスイッチＳ１、Ｓ２をオフ状態とした場合に確実に交流電流を遮断することも可能となる。
【００４６】
また、ＰＮＰ型のトランジスタが直列に接続されたトランジスタ列とＮＰＮ型のトランジスタが直列に接続されたトランジスタ列との両方を用いてスイッチ回路１０４を構成しても良い。図３は、本発明の実施の形態１に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合の概略構成を示す模式回路図である。
【００４７】
図３の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるよう複数のＮＰＮ型のトランジスタが直列に接続されたトランジスタ列と、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるよう複数のＰＮＰ型のトランジスタが直列に接続されたトランジスタ列とが、並列に接続されている。
【００４８】
すなわち、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００４９】
そして、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。同様に、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ４のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００５０】
各トランジスタのベースは相互に接続されており、トランジスタ列内の隣接するトランジスタのベース間には抵抗素子Ｒ２、Ｒ３、Ｒ５、Ｒ６が接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１のベースとコレクタとの間、及びコレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ４のベースとコレクタとの間に、それぞれ抵抗素子Ｒ１、Ｒ４が接続されている。
【００５１】
さらに、エミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ３のベースとエミッタとの間、及びエミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ６のベースとエミッタとの間に、オンオフスイッチＳ３が接続されている。
【００５２】
このように、いわゆるＰＮＰ型のトランジスタＴｒ１〜Ｔｒ３及びＮＰＮ型のトランジスタＴｒ４〜Ｔｒ６を用いてスイッチ回路１０４を構成することにより、オンオフスイッチＳ３がオフ状態となった場合に交流電流が流れ、オン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしており、電流が流れる方向に極性を有するダイオードＤ１、Ｄ２が接続されており、交流電流が遮断された場合であってもトランジスタを通過する電流が逆流することがないので、それぞれ電圧に対する耐性を高めることができる。また、トランジスタの端子間の浮遊容量を低減することもできるので、オンオフスイッチＳ３をオフ状態とした場合に確実に交流電流を遮断することも可能となる。
【００５３】
なお、ダイオードＤ１、Ｄ２が接続されている位置は、図１乃至図３に示すように第一の入出力端子Ｐ１に最も近いトランジスタと第一の入出力端子Ｐ１との間に限定されるものではなく、いずれかが第二の入出力端子Ｐ２に最も近いトランジスタと第二の入出力端子Ｐ２との間であっても良い。
【００５４】
図４は、本発明の実施の形態１に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの接続位置を変更した概略構成を示す模式回路図である。ダイオードの接続位置以外は、図３と同じであるので、詳細な説明は省略する。
【００５５】
ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。一方、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第二の入出力端子Ｐ２に最も近いトランジスタＴｒ６のエミッタと第二の入出力端子Ｐ２との間にダイオードＤ２が接続されている。
【００５６】
また、交流電流が遮断された場合、各トランジスタへの電流の逆流を防止する必要が生じるおそれもある。この場合、ダイオードを適宜配置することにより、トランジスタへの電流の逆流を防止することができる。
【００５７】
図５は、本発明の実施の形態１に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの配置例を示す模式回路図である。図５の例では、各トランジスタ列の互いに列内で隣接するトランジスタ間ごとに、ベースとエミッタとの間に、トランジスタ列に流れる電流に対して逆極性を有するダイオードが、それぞれ接続されている。
【００５８】
すなわち、図３と同様、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるよう複数のＮＰＮ型のトランジスタが直列に接続されたトランジスタ列と、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるよう複数のＰＮＰ型のトランジスタが直列に接続されたトランジスタ列とが、並列に接続されている。
【００５９】
第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００６０】
そして、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。同様に、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ４のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００６１】
これに加えて、トランジスタＴｒ１のベースとエミッタとの間にダイオードＤ３が、トランジスタＴｒ２のベースとエミッタとの間にダイオードＤ４が、トランジスタＴｒ４のベースとエミッタとの間にダイオードＤ５が、トランジスタＴｒ５のベースとエミッタとの間にダイオードＤ６が、それぞれ接続されている。このように、トランジスタ列に流れる電流に対して逆極性を有するダイオードを、それぞれ接続することにより、交流電流が遮断された場合であっても、各トランジスタへの電流の逆流を確実に防止することができる。
【００６２】
もちろん、図３と同様、各トランジスタのベースは相互に接続されており、トランジスタ列内で隣接するトランジスタのベース間には抵抗素子Ｒ２、Ｒ３、Ｒ５、Ｒ６が接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１のベースとコレクタとの間、及びコレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ４のベースとコレクタとの間に、それぞれ抵抗素子Ｒ１、Ｒ４が接続されている。
【００６３】
さらに、エミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ３のベースとエミッタとの間、及びエミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ６のベースとエミッタとの間に、オンオフスイッチＳ３が接続されている。
【００６４】
もちろん、ダイオードの接続位置は、図５の例に限定されるものではない。図６は、本発明の実施の形態１に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの他の配置例を示す模式回路図である。図６の例では、各トランジスタ列の一端に接続されているトランジスタのコレクタと他端に接続されているトランジスタのエミッタとの間に、トランジスタ列に流れる電流に対して逆極性を有するダイオードが、それぞれ接続されている。ダイオードが接続されている。
【００６５】
図６では、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。同様に、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ４のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００６６】
そして、トランジスタＴｒ１のコレクタとトランジスタＴｒ３のエミッタとの間、及びトランジスタＴｒ４のコレクタとトランジスタＴｒ６のエミッタとの間に、トランジスタ列に流れる電流に対して逆極性を有するダイオードが、それぞれ接続されている。ダイオードＤ３、Ｄ４が接続されている。このように接続することにより、交流電流が遮断された場合であっても各トランジスタへの電流の逆流を防止することが可能となる。
【００６７】
その他、トランジスタ列の一端に接続されているトランジスタのベースと第一の入出力端子Ｐ１又は第二の入出力端子Ｐ２との間にダイオードを接続しても良い。図７は、本発明の実施の形態１に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの他の配置例を示す模式回路図である。図７の例では、各トランジスタ列の第一の入出力端子Ｐ１側の一端に接続されているトランジスタのベースと第一の入出力端子Ｐ１との間にダイオードが接続されている。
【００６８】
図７では、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のベースが第一の入出力端子Ｐ１に接続されており、トランジスタＴｒ１のベースと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。一方、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のベースが第一の入出力端子Ｐ１に接続されており、トランジスタＴｒ４のベースと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００６９】
また、図８は、本発明の実施の形態１に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタ及びＮＰＮ型のトランジスタの両方で構成した場合のダイオードの他の配置例を示す模式回路図である。図８の例では、一方のトランジスタ列の第一の入出力端子Ｐ１側の端部に接続されているトランジスタのベースと第一の入出力端子Ｐ１との間にダイオードが接続され、他方のトランジスタ列の第二の入出力端子Ｐ２側の端部に接続されているトランジスタのベースと第二の入出力端子Ｐ２との間にダイオードが接続されている。
【００７０】
すなわち図８では、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のベースが第一の入出力端子Ｐ１に接続されており、トランジスタＴｒ１のベースと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。一方、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ６のベースが第二の入出力端子Ｐ２に接続されており、トランジスタＴｒ６のベースと第二の入出力端子Ｐ２との間にダイオードＤ２が接続されている。
【００７１】
なお、図２に示すように、ＮＰＮ型のトランジスタのみで構成した場合、ベースとエミッタとの間、又はベースとコレクタとの間に、トランジスタ列に流れる電流に対して逆極性を有するダイオードを接続しても良い。すなわち、図２に示すように、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のエミッタと第一の入出力端子Ｐ１との間にダイオードＤ１が、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００７２】
そして、図５の例と同様にして、トランジスタＴｒ１のベースとコレクタとの間にダイオード（Ｄ３）が、トランジスタＴｒ２のベースとコレクタとの間にダイオード（Ｄ４）が、トランジスタＴｒ４のベースとエミッタとの間にダイオード（Ｄ５）が、トランジスタＴｒ５のベースとエミッタとの間にダイオード（Ｄ６）が、それぞれ接続される。
【００７３】
このように接続することにより、交流電流が遮断された場合であっても、各トランジスタ列のトランジスタへ電流が逆流することを確実に防止することができる。
【００７４】
以上のように本実施の形態１によれば、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。
【００７５】
（実施の形態２）
実施の形態１に係るスイッチ回路１０４は、複数のトランジスタで構成されたトランジスタ列同士が並列に接続された回路であるのに対して、本実施の形態２に係るスイッチ回路１０４は、複数のトランジスタで構成されたトランジスタ列がベースを共用（抵抗素子を共用）して並列に接続されている点で実施の形態１とは相違する。図９は、本発明の実施の形態２に係るスイッチ回路の概略構成を示す模式回路図である。実施の形態２に係るスイッチ回路１０４は、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるよう、及び第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるよう、各トランジスタのベースが共用されており、抵抗素子Ｒ１〜Ｒ３及びオンオフスイッチＳ３を共用して接続されている。
【００７６】
図９の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるよう複数のＮＰＮ型のトランジスタが直列に接続されたトランジスタ列と、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるよう複数のＰＮＰ型のトランジスタが直列に接続されたトランジスタ列とが、ベース同士で並列に接続されている。
【００７７】
すなわち、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００７８】
そして、ＰＮＰ型のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ３のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ１が接続されている。同様に、ＮＰＮ型のトランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、トランジスタＴｒ４のコレクタが第一の入出力端子Ｐ１に、トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されており、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ４のコレクタと第一の入出力端子Ｐ１との間にダイオードＤ２が接続されている。
【００７９】
また、各トランジスタのベースは共用されており、ベース間には共用の抵抗素子Ｒ２、Ｒ３が、バイアス抵抗として接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１、Ｔｒ４は、ベースとコレクタとの間に共用の抵抗素子Ｒ１が接続されている。
【００８０】
さらに、エミッタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ３、Ｔｒ６は、ベースとエミッタとの間に共用のオンオフスイッチＳ３が接続されている。
【００８１】
このように、いわゆるＰＮＰ型のトランジスタＴｒ１〜Ｔｒ３及びＮＰＮ型のトランジスタＴｒ４〜Ｔｒ６を用い、抵抗素子（バイアス抵抗）Ｒ１〜Ｒ３及びオンオフスイッチＳ３を共用するようスイッチ回路を構成することにより、オンオフスイッチＳ３がオフ状態となった場合に交流電流が流れ、オン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしており、電流が流れる方向に極性を有するダイオードＤ１、Ｄ２が接続されているので、交流電流が遮断された場合であってもトランジスタを通過する電流が逆流することがなく、それぞれ電圧に対する耐性を高めることができる。また、トランジスタの端子間の浮遊容量を低減することもできるので、オンオフスイッチＳ３をオフ状態とした場合に確実に交流電流を遮断することも可能となる。さらに、接続する抵抗素子の数を減らすことができるので、スイッチ回路を簡素化することができ、製造コストを低減することが可能となる。
【００８２】
なお、ダイオードＤ１、Ｄ２が接続されている位置は、図９に示すように第一の入出力端子Ｐ１に最も近いトランジスタと第一の入出力端子Ｐ１との間に限定されるものではなく、第二の入出力端子Ｐ２に最も近いトランジスタと第二の入出力端子Ｐ２との間であっても良い。
【００８３】
図１０は、本発明の実施の形態２に係るスイッチ回路１０４の他の概略構成を示す模式回路図である。図１０の例では、両トランジスタ列のダイオードＤ１、Ｄ２が接続されている位置は、第二の入出力端子Ｐ２に最も近いトランジスタＴｒ３、Ｔｒ６のエミッタと第二の入出力端子Ｐ２との間である。
【００８４】
また、図１１は、本発明の実施の形態２に係るスイッチ回路１０４の他の概略構成を示す模式回路図である。図１１の例では、ＰＮＰ型のトランジスタで構成されたトランジスタ列の、ダイオードＤ１が接続されている位置は、第一の入出力端子Ｐ１に最も近いトランジスタＴｒ１のコレクタと第一の入出力端子Ｐ１との間であり、ＮＰＮ型のトランジスタで構成されたトランジスタ列の、ダイオードＤ２が接続されている位置は、第二の入出力端子Ｐ２に最も近いトランジスタＴｒ６のエミッタと第二の入出力端子Ｐ２との間である。
【００８５】
以上のように本実施の形態２によれば、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。また、接続する抵抗素子の数を減らすことができるので、スイッチ回路を簡素化することができ、製造コストを低減することが可能となる。
【００８６】
（実施の形態３）
実施の形態３に係るスイッチ回路１０４は、複数のトランジスタが直列に接続された２つのトランジスタ列を、並列ではなく互いの接続方向が反対になるよう直列に接続する点で実施の形態１及び２とは相違する。図１２は、本発明の実施の形態３に係るスイッチ回路１０４の概略構成を示す模式回路図である。実施の形態３に係るスイッチ回路１０４は、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列と、第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるよう複数のトランジスタが直列に接続されたトランジスタ列とが、互いの接続方向が反対になるよう直列に接続されている。
【００８７】
図１２の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成され、第二の入出力端子Ｐ２との間にダイオードＤ２がトランジスタ列と並列に接続されている。第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第一の入出力端子Ｐ１との間にダイオードＤ１がトランジスタ列と並列に接続されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００８８】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、第一の入出力端子Ｐ１に最も近い（一端側の）トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に接続され、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、第二の入出力端子Ｐ２に最も近い（一端側の）トランジスタＴｒ６のコレクタが第二の入出力端子Ｐ２に接続されている。そして、各トランジスタ列の他端側のトランジスタＴｒ３とトランジスタＴｒ４との間にオンオフスイッチＳ１が接続されている。トランジスタＴｒ３のエミッタ、及びトランジスタＴｒ４のエミッタは、オンオフスイッチＳ１の一端と接続されている。オンオフスイッチＳ１の他端は、トランジスタＴｒ３のベース、及びトランジスタＴｒ４のベースに接続されている。
【００８９】
また、２つのトランジスタ列の各トランジスタのベースは相互に接続されており、列内で隣接するトランジスタのベース間には抵抗素子Ｒ２〜Ｒ５が接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１のベースとコレクタとの間に抵抗素子Ｒ１が接続され、コレクタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ６のベースとコレクタとの間に抵抗素子Ｒ６が接続されている。
【００９０】
このように、いわゆるＮＰＮ型のトランジスタＴｒ１〜Ｔｒ６を用いてスイッチ回路１０４を構成することにより、オンオフスイッチＳ１がオフ状態となった場合に交流電流が流れ、オン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしているので、交流電流が遮断された場合であっても電圧に対する耐性を高めることができる。また、トランジスタをすべて直列に接続しているのでトランジスタの端子間の浮遊容量を低減することができ、オンオフスイッチＳ１をオフ状態とした場合に確実に交流電流を遮断することも可能となる。
【００９１】
もちろん、本実施の形態３に係るスイッチ回路１０４は、ＰＮＰ型のトランジスタで構成しても良い。図１３は、本発明の実施の形態３に係るスイッチ回路１０４の、ＰＮＰ型のトランジスタで構成した場合の概略構成を示す模式回路図である。
【００９２】
図１３の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第一の入出力端子Ｐ１との間にダイオードＤ１がトランジスタ列と並列に接続されている。第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成され、第二の入出力端子Ｐ２との間にダイオードＤ２がトランジスタ列と並列に接続されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００９３】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、第一の入出力端子Ｐ１に最も近い（一端側の）トランジスタＴｒ１のコレクタが第一の入出力端子Ｐ１に接続され、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、第二の入出力端子Ｐ２に最も近い（一端側の）トランジスタＴｒ６のコレクタが第二の入出力端子Ｐ２に接続されている。そして、各トランジスタ列の他端側のトランジスタＴｒ３とトランジスタＴｒ４との間にオンオフスイッチＳ１が接続されている。トランジスタＴｒ３のエミッタ、及びトランジスタＴｒ４のエミッタは、オンオフスイッチＳ１の一端と接続されている。オンオフスイッチＳ１の他端は、トランジスタＴｒ３のベース、及びトランジスタＴｒ４のベースに接続されている。
【００９４】
また、２つのトランジスタ列の各トランジスタのベースは相互に接続されており、列内で隣接するトランジスタのベース間には抵抗素子Ｒ２〜Ｒ５が接続されている。また、コレクタが第一の入出力端子Ｐ１に接続されているトランジスタＴｒ１のベースとコレクタとの間に抵抗素子Ｒ１が接続され、コレクタが第二の入出力端子Ｐ２に接続されているトランジスタＴｒ６のベースとコレクタとの間に抵抗素子Ｒ６が接続されている。
【００９５】
このように、いわゆるＰＮＰ型のトランジスタＴｒ１〜Ｔｒ６を用いてスイッチ回路を構成した場合であっても、オンオフスイッチＳ１がオフ状態となった場合に交流電流が流れ、オン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしているので、交流電流が遮断された場合であっても電圧に対する耐性を高めることができる。また、トランジスタをすべて直列に接続しているのでトランジスタの端子間の浮遊容量を大きく低減することができ、オンオフスイッチＳ１をオフ状態とした場合に確実に交流電流を遮断することも可能となる。
【００９６】
なお、オンオフスイッチＳ１を、直列に接続した２つのトランジスタ列間に接続しているが、それぞれ第一の入出力端子Ｐ１側、又は第二の入出力端子Ｐ２側に接続しても良い。図１４は、本発明の実施の形態３に係るスイッチ回路の、ＮＰＮ型のトランジスタで構成した場合のオンオフスイッチの接続位置を変更した概略構成を示す模式回路図であり、図１５は、本発明の実施の形態３に係るスイッチ回路の、ＰＮＰ型のトランジスタで構成した場合のオンオフスイッチの接続位置を変更した概略構成を示す模式回路図である。
【００９７】
図１４の例では、第一の入出力端子Ｐ１から第二の入出力端子Ｐ２へと電流が流れるトランジスタ列は、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成され、第一の入出力端子Ｐ１との間にダイオードＤ１がトランジスタ列と並列に接続されている。第二の入出力端子Ｐ２から第一の入出力端子Ｐ１へと電流が流れるトランジスタ列は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成され、第二の入出力端子Ｐ２との間にダイオードＤ２がトランジスタ列と並列に接続されている。それぞれのトランジスタ列では、列内で隣接するトランジスタのエミッタとコレクタとが接続されている。
【００９８】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３で構成されたトランジスタ列では、第一の入出力端子Ｐ１に最も近い（一端側の）トランジスタＴｒ１のエミッタが第一の入出力端子Ｐ１に接続され、トランジスタＴｒ４、Ｔｒ５、Ｔｒ６で構成されたトランジスタ列では、第二の入出力端子Ｐ２に最も近い（一端側の）トランジスタＴｒ６のエミッタが第二の入出力端子Ｐ２に、それぞれ接続されている。そして、各トランジスタ列の他端側のトランジスタＴｒ３のベースとコレクタとの間、トランジスタＴｒ４のベースとコレクタとの間に、それぞれ抵抗素子Ｒ３、Ｒ４が接続されている。各トランジスタのベースは相互に接続されており、トランジスタ列の列内で隣接するトランジスタのベース間には抵抗素子Ｒ１、Ｒ２、Ｒ５、Ｒ６が接続されている。また、トランジスタＴｒ１のベースとエミッタとの間、トランジスタＴｒ６のベースとエミッタとの間に、それぞれオンオフスイッチＳ２、Ｓ３が接続されている。
【００９９】
このように、オンオフスイッチＳ２、Ｓ３を分離させて各トランジスタ列の一端側のトランジスタのベースとエミッタとの間に配置した場合であっても、オンオフスイッチＳ２、Ｓ３が両方ともオフ状態となった場合に交流電流が流れ、両方ともオン状態となった場合に交流電流が遮断される。トランジスタを直列多段にしているので、交流電流が遮断された場合であっても電圧に対する耐性を高めることができる。また、トランジスタをすべて直列に接続しているのでトランジスタの端子間の浮遊容量を大きく低減することができ、オンオフスイッチＳ２、Ｓ３をオフ状態とした場合に確実に交流電流を遮断することも可能となる。
【０１００】
図１５については、図１４に示すＮＰＮ型のトランジスタで構成したトランジスタ列を、ＰＮＰ型のトランジスタで構成したトランジスタ列に変更しただけであるので、詳細な説明は省略する。
【０１０１】
以上のように本実施の形態３によれば、トランジスタを直列に接続することにより電圧に対する耐性を高めることができ、トランジスタの端子間の浮遊容量を低減することができるので、高電圧・高周波の信号が入力された場合であってもスイッチ回路として正しく動作することが可能となる。
【０１０２】
なお、上述した実施の形態１乃至３において、抵抗素子で構成される抵抗値は、数十ｋΩから１０ＭΩまでの間であることが好ましい。例えば、トランジスタ列に交流電流が流れない状態、すなわちオンオフスイッチがオン状態である場合には、第一の入出力端子Ｐ１と第二の入出力端子Ｐ２との間は抵抗素子が接続されているだけとなるため、抵抗素子のインピーダンスがスイッチ回路自体のインピーダンスとなる。この場合、抵抗素子の抵抗値が高いほどインピーダンスを高くすることができるが、過度にインピーダンスを高くしたときには制御信号が小さくなり、スイッチ回路をオン状態とするべき制御信号を供給することができないという問題が生じるおそれがあるからである。
【０１０３】
（実施の形態４）
図１６は、本発明の実施の形態４に係る送電装置１を用いた電力伝送システムの構成を模式的に示すブロック図である。図１７は、本発明の実施の形態４に係る送電装置１を用いた電力伝送システムの等価回路図である。図１６及び図１７に示すように、電源（電源回路）１００の比較的高電位である能動端子９１に実施の形態１又は２のいずれかのスイッチ回路１０４を介して第一の能動電極１１ａが接続され、比較的低電位である受動端子９２に実施の形態１又は２のいずれかのスイッチ回路１０４を介して第一の受動電極１１ｐが接続されている。また、電源１００は、少なくとも受動電圧と、受動電圧より高い能動電圧とを発する高電圧高周波電源(交流電源)であり、低電圧高周波電源１１１、及び低電圧高周波電源の出力電圧を昇圧する昇圧／共振回路１０５で構成されている。
【０１０４】
低電圧高周波電源１１１は、直流電源１１０、インピーダンス切替部１０８及び直流交流変換素子１１４で構成されている。直流電源１１０は、所定の直流電圧（例えばＤＣ５Ｖ）を供給する。駆動制御部１０３及び直流交流変換素子１１４は、電源１００を電源として、例えば１００ｋＨｚ〜数１０ＭＨｚの高周波電圧を発生する。昇圧／共振回路１０５は、昇圧トランスＴＧ及びインダクタＬＧにより構成され、高周波電圧を昇圧して第一の能動電極１１ａに供給する。容量ＣＧは、第一の受動電極１１ｐと第一の能動電極１１ａとの間の結合容量を示している。インダクタＬＧと容量ＣＧとにより直列共振回路が形成される。Ｉ／Ｖ検出器１０１は、電源１００から供給された直流電圧値ＤＣＶ及び直流電流値ＤＣＩを検出して制御部１０２へ渡す。制御部（制御回路）１０２は、後述のとおりＩ／Ｖ検出器１０１、交流電圧計１０６の出力に基づいて駆動制御部１０３の動作を制御する。
【０１０５】
制御部１０２は、Ｉ／Ｖ検出器１０１で検出した直流電圧値ＤＣＶを取得し、取得した直流電圧値ＤＣＶの周波数特性を解析して、受電装置２が載置されているか否かを検知する。具体的には、直流電源１１０の出力インピーダンスを切り替えるインピーダンス切替部１０８により定電流に切り替えて、受電装置２が載置されて送電を開始するまでは電源１００を定電流電源として動作させ、比較的低電圧にて周波数掃引する。
【０１０６】
周波数掃引した場合、受電装置２が載置されていない状態では共振周波数が発生しないので、直流電圧値ＤＣＶに極大値は生じない。すなわち単位周波数当たりの直流電圧値ＤＣＶの変動量が所定値より大きくなる周波数は存在しない。
【０１０７】
一方、受電装置２が載置された場合には、載置された受電装置２ごとに固有の共振周波数が発生するので、電源１００から見た受電装置２のインピーダンスが極大となり、共振周波数の近傍にて直流電圧値ＤＣＶは極大値となる。すなわち、単位周波数当たりの直流電圧値ＤＣＶの変動量が所定値より大きくなる周波数が存在するので、該周波数を検出して、受電装置２が載置されたことを検知することができる。受電装置２が載置されたことを検知した場合、インピーダンス切替部１０８により電源１００を定電圧電源に切り替えて、検出した共振周波数を動作周波数として設定することができる。
【０１０８】
交流電圧計１０６は、昇圧／共振回路１０５の出力電圧の交流電圧値ＡＣＶを検出して制御部１０２へ渡す。制御部１０２は、交流電圧計１０６で検出した交流電圧値ＡＣＶを取得して、交流電圧値ＡＣＶの変動を監視する。
【０１０９】
また、制御部１０２は、取得した交流電圧値ＡＣＶが一定の電圧値を超えた過電圧である場合には駆動制御部１０３へ電力伝送の停止指示を送信して送電を停止する。また、制御部１０２は、直流電流値ＤＣＩが所定値より小さくなった場合には充電が完了したと判断して、送電を停止する。  
【０１１０】
制御部１０２は、電力伝送の開始指示／停止指示を駆動制御部１０３へ送信し、駆動制御部１０３が直流交流変換素子１１４にて直流電圧を交流電圧へＤＣ−ＡＣ変換させる。直流交流変換素子１１４は、駆動制御部１０３の出力に応じて昇圧／共振回路１０５へ交流電圧を供給する。
【０１１１】
昇圧／共振回路１０５は、供給された交流電圧を昇圧して、スイッチ回路１０４を介して、送電電極１１（第一の能動電極１１ａ、第一の受動電極１１ｐ）に供給する。図１６では簡略化しているが、スイッチ回路１０４は、送電電極１１ごとに設けてある。送電装置１の送電電極１１は、受電装置２の受電電極２１（第二の能動電極２１ａ、第二の受動電極２１ｐ）との間で容量結合し、電力を伝送する。受電装置２の受電電極２１には、降圧トランスＴＬ及びインダクタＬＬにより構成される降圧／共振回路２０１が接続されている。容量ＣＬは、第二の受動電極２１ｐと第二の能動電極２１ａとの間の容量を示している。インダクタＬＬと容量ＣＬとにより直列共振回路が形成されている。直列共振回路は、固有の共振周波数を有している。容量ＣＭは、送電電極１１との結合容量を示している。
【０１１２】
受電装置２は、伝送された電力を降圧／共振回路２０１で降圧し、整流器２０２で整流して、整流電圧で負荷回路（二次電池）２０３を充電する。
【０１１３】
本実施の形態４では、送電電極１１ごとに能動電圧又は受動電圧のいずれかを供給するよう、スイッチ回路１０４により切り換える。能動電圧が供給された送電電極１１は、第一の能動電極１１ａとして機能する。受動電圧が供給された送電電極１１は、第一の受動電極１１ｐとして機能する。
【０１１４】
図１８は、本発明の実施の形態４に係る送電装置１のスイッチ回路１０４の接続状態の例示図である。図１８に示すように、複数の送電電極１１を、受電装置２を載置する面にアレイ状に配置している。そして、受電装置２が載置されている送電電極１１と載置されていない送電電極１１とで、電源１００との接続状態を切り換えて能動電圧又は受動電圧のいずれかを供給する。
【０１１５】
図１８の例では、送電モジュール１ａと送電モジュール１ｂとで、それぞれ接続する電源１００が相違する。すなわち、送電モジュール１ａは、電源１００ａと制御部１０２ａとを備えており、送電モジュール１ｂは、電源１００ｂと制御部１０２ｂとを備えている。
【０１１６】
少なくとも２つのスイッチ回路１０４の第二の入出力端子Ｐ２が、一の送電電極１１に接続されている。２つのスイッチ回路１０４は、それぞれ制御部１０２ａ、１０２ｂの指示により、電源１００ａ、１００ｂとの接続状態を切り換える。そして、一方のスイッチ回路１０４の第一の入出力端子Ｐ１は、電源１００ａ（又は１００ｂ）の能動端子８１と接続され、他方のスイッチ回路１０４の第一の入出力端子Ｐ１は、電源１００ａ（又は１００ｂ）の受動端子８２と接続されている。すなわち、一方のスイッチ回路１０４の第一の入出力端子Ｐ１には能動電圧（Ｈ）が供給され、他方のスイッチ回路１０４の第一の入出力端子Ｐ１には受動電圧（Ｌ）が供給される。
【０１１７】
送電電極１１ごとに、能動端子８１に接続されているスイッチ回路１０４をオフ状態（交流電流が流れる状態）にするか、受動端子８２に接続されているスイッチ回路１０４をオフ状態（交流電流が流れる状態）にするかを切り換えることにより、送電電極１１ごとに能動電圧を供給するか、受動電圧を供給するかを切り換えることができる。なお、一の送電電極１１に接続するスイッチ回路１０４は、２つ以上であれば良い。
【０１１８】
以上のように本実施の形態４によれば、送電装置の送電電極が、それぞれ第一の能動電極、第一の受動電極として機能するよう、実施の形態１乃至３に係るスイッチ回路により切り換えることができる。そして、トランジスタを直列に接続することにより電圧に対する耐性が高く、トランジスタの端子間の浮遊容量を低減することができるスイッチ回路を備えているので、リードスイッチ等を採用する必要がなく、送電装置全体として小型化することができる。
【０１１９】
その他、本発明は上記実施例に限定されるものではなく、本発明の趣旨の範囲内であれば多種の変形、置換等が可能であることは言うまでもない。
【符号の説明】
【０１２０】
１  送電装置
２  受電装置
１１  送電電極
１１ａ  第一の能動電極
１１ｐ  第一の受動電極
２１  受電電極
２１ａ  第二の能動電極
２１ｐ  第二の受動電極
９１  能動端子
９２  受動端子
１００、１００ａ、１００ｂ  電源（電源回路）
１０２、１０２ａ、１０２ｂ  制御部（制御回路）
１０４  スイッチ回路
Ｄ１〜Ｄ６  ダイオード
Ｐ１  第一の入出力端子
Ｐ２  第二の入出力端子
Ｒ１〜Ｒ６  抵抗素子
Ｓ１〜Ｓ３  オンオフスイッチ
Ｔｒ１〜Ｔｒ６  トランジスタ
【図１】
2014022755.tif 000003
【図２】
2014022755.tif 000004
【図３】
2014022755.tif 000005
【図４】
2014022755.tif 000006
【図５】
2014022755.tif 000007
【図６】
2014022755.tif 000008
【図７】
2014022755.tif 000009
【図８】
2014022755.tif 000010
【図９】
2014022755.tif 000011
【図１０】
2014022755.tif 000012
【図１１】
2014022755.tif 000013
【図１２】
2014022755.tif 000014
【図１３】
2014022755.tif 000015
【図１４】
2014022755.tif 000016
【図１５】
2014022755.tif 000017
【図１６】
2014022755.tif 000018
【図１７】
2014022755.tif 000019
【図１８】
2014022755.tif 000020
【図１９】
2014022755.tif 000021
【図２０】
2014022755.tif 000022