(57)【要約】【課題】歩留まりのよい半導体装置及びその製造方法を提供すること。【解決手段】半導体装置は、半導体基板と、半導体基板を貫通する貫通電極と、半導体基板を貫通すると共に、貫通電極を連続的に取り囲む絶縁材と、を備える。絶縁材は、半導体基板の第１面側において、貫通電極と接している。【選択図】図３
2014027051.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記半導体基板を貫通すると共に、前記貫通電極を連続的に取り囲む絶縁材と、を備え、
前記絶縁材は、前記半導体基板の第１面側において、前記貫通電極と接していることを特徴とする半導体装置。
【請求項２】
前記半導体基板の第２面側において、前記絶縁材と前記貫通電極との間には前記半導体基板が介在していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁材は、半導体基板の前記第１面側から第２面側に向けて突出している第１突出部及び第２突出部を有し、
前記第１突出部は、前記半導体基板を貫通し、
前記第２突出部は、前記第１突出部と前記貫通電極との間に存在することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２突出部は前記半導体基板を貫通していないことを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記半導体基板を貫通すると共に、前記貫通電極を連続的に取り囲む絶縁材と、
前記絶縁材と前記貫通電極の間において前記半導体基板に埋め込まれた埋込材と、
を備え、
前記埋込材において、前記半導体基板の第１面側の端部は前記貫通電極と接していることを特徴とする半導体装置。
【請求項６】
前記埋込材における前記半導体基板の第２面側の端部と前記貫通電極との間には前記半導体基板が介在していることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記埋込材は、前記半導体基板を貫通していないことを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記絶縁材と前記埋込材の材料は同じであることを特徴とする請求項５〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記絶縁材と前記埋込材の材料はシリケートガラスであることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
半導体基板の第１面に、少なくとも貫通電極を形成する箇所にわたる第１凹部を形成する工程と、
前記半導体基板の前記第１面に、貫通電極を形成する箇所を連続的に取り囲む第１溝部を形成する工程と、
前記第１凹部及び前記第１溝部を埋め込むように、前記半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜を加熱処理する工程と、
前記半導体基板上の前記絶縁膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１溝部及び前記第１凹部は、１つの凹部を形成するように形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１溝部は、前記第１凹部の底面に形成することを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１凹部は、少なくとも前記第１溝部によって囲まれた領域に形成することを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１４】
前記第１凹部の深さは、１００ｎｍ〜５００ｎｍであることを特徴とする請求項１０〜１３のいずれか一項に記載の半導体装置の製造方法。
【請求項１５】
前記半導体基板の前記第１面の貫通電極を形成する箇所と前記第１溝部との間に、第２溝部を形成する工程をさらに含み、
前記絶縁膜を形成する工程において前記第１凹部、前記第１溝部及び前記第２溝部を埋め込むように前記絶縁膜を形成することを特徴とする請求項１０〜１４のいずれか一項に記載の半導体装置の製造方法。
【請求項１６】
前記第１溝部と、前記第１凹部及び前記第２溝部とは分離されていることを特徴とする請求項１０〜１４のいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記第１溝部と前記第２溝部とは平面投影において二重円を形成することを特徴とする請求項１０〜１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
前記第１溝部に埋め込んだ前記絶縁膜が露出するように、前記半導体基板の第２面を研削する工程と、
前記第１凹部と重複する領域に、前記半導体基板を貫通する工程と、
前記貫通孔に導電材料を埋め込む工程と、
をさらに含むことを特徴とする請求項１０〜１７のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に、本発明は、基板を貫通する電極を備える半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
複数の半導体チップを積層し、各半導体チップの基板に形成した貫通電極によって半導体チップ間を電気的に接続する半導体装置が提案されている（例えば、特許文献１及び２参照）。貫通電極は、半導体基板を貫通するように形成した電極であり、ＴＳＶ（Through Silicon Via；シリコン貫通電極）と呼ばれることもある。貫通電極を有する半導体基板には、貫通電極と半導体基板とを電気的に遮断するため、貫通電極を取り囲む分離溝（特許文献１参照）や円筒状絶縁材（特許文献２参照）等の絶縁材が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５１９６４号公報
【特許文献２】特開２０１１−１７１５６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以下の分析は、本発明の観点から与えられる。
【０００５】
貫通電極を取り囲む絶縁材の製造方法について説明する。図２２及び図２３に、絶縁材を製造する方法を説明するための概略工程図を示す。まず、半導体基板９０１に、半導体基板９０１上にマスク９０２を形成する。マスク９０２は、貫通電極を形成する領域Ｘを覆うと共に、貫通電極形成領域Ｘを取り囲む開口９０２ａを有する（図２２（ａ））。次に、マスク９０２をマスクとして半導体基板９０１をエッチングして、貫通電極形成領域Ｘを取り囲む溝部（トレンチ）９０１ａを形成する（図２２（ｂ））。次に、マスク９０２を除去する（図２２（ｃ））。このとき、溝部９０１ａに埋め込む絶縁材と半導体基板９０１との密着性を高める絶縁膜を溝部９０１ａに形成してもよい。次に、半導体基板９０１上に、ＮＧＳ（Non-doped Silicate Glass；ノンドープドシリケートガラス）等の絶縁材料を溝部９０１ａに埋め込むように、絶縁材の前駆膜９０３’を形成する（図２３（ｄ））。
【０００６】
次に、絶縁材の前駆膜９０３’を熱処理する。この熱処理により、半導体基板９０１の上面に変形が生ずることがある（図２３（ｅ））。例えば、溝部９０１ａ周囲において斜めに変形することにより半導体基板９０１面が陥没し、この陥没に伴い半導体基板９０１面が隆起する部分も生ずることがある。この半導体基板９０１の変形は、熱処理による絶縁材料の熱収縮が要因と考えられる。更に、ある貫通電極形成領域の全面が隆起することがある。この全面が隆起する原因は不明であるが、実際にこの半導体装置を製造してみると、ある貫通電極形成領域にて１００ｎｍほど、他の部分と比べて隆起することがある。
【０００７】
次に、ＣＭＰ（Chemical Mechanical Polishing）法等により半導体基板９０１上面上の絶縁材の前駆膜９０３’を除去して、貫通電極形成領域Ｘを取り囲む絶縁リングを形成する。しかし、半導体基板９０１の上面が変形していると、陥没した部分に絶縁材が残存したり、隆起した部分がＣＭＰを阻害して、半導体基板９０１上面上の絶縁材を除去しきれなかったりすることがある。半導体基板９０１上に残存した絶縁材は、半導体装置の機能不全を引き起こすことになる。更に、貫通電極形成領域の全体的な隆起により、基板の裏面をエッチングし組み立てを行う際、ビット線−半導体基板の深さがＴＳＶ毎にバラついているため、あるＴＳＶにて不導通が発生するという問題が発生する。
【課題を解決するための手段】
【０００８】
本発明の第１視点によれば、半導体基板と、半導体基板を貫通する貫通電極と、半導体基板を貫通すると共に、貫通電極を連続的に取り囲む絶縁材と、を備える半導体装置が提供される。絶縁材は、半導体基板の第１面側において、貫通電極と接している。
【０００９】
本発明の第２視点によれば、半導体基板と、半導体基板を貫通する貫通電極と、半導体基板を貫通すると共に、貫通電極を連続的に取り囲む絶縁材と、絶縁材と貫通電極の間において半導体基板に埋め込まれた埋込材と、を備える半導体装置が提供される。埋込材において、半導体基板の第１面側の端部は貫通電極と接している。
【００１０】
本発明の第３視点によれば、半導体基板の第１面に、少なくとも貫通電極を形成する箇所にわたる第１凹部を形成する工程と、半導体基板の第１面に、貫通電極を形成する箇所を連続的に取り囲む第１溝部を形成する工程と、第１凹部及び第１溝部を埋め込むように、半導体基板上に絶縁膜を形成する工程と、絶縁膜を加熱処理する工程と、半導体基板上の絶縁膜を除去する工程と、を含む半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る半導体装置の概略平面図。
【図２】図１に示す半導体装置の概略分解図。
【図３】ＤＲＡＭチップの一部を示す概略断面図。
【図４】半導体基板の貫通電極形成領域を一方の側から見た概略平面図。
【図５】半導体基板の貫通電極形成領域を他方の側から見た概略平面図。
【図６】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図７】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図８】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図９】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図１０】ＤＲＡＭチップの製造方法を説明するための概略工程図。
【図１１】貫通電極形成領域Ｂ部分の概略工程図。
【図１２】貫通電極形成領域Ｂ部分の概略工程図。
【図１３】貫通電極形成領域Ｂ部分の概略工程図。
【図１４】第２実施形態に係る半導体装置及びその製造方法を説明するための概略平面図。
【図１５】本発明の第３実施形態に係る半導体装置における貫通電極部分の概略平面図。
【図１６】図１５のXVI−XVI線における半導体装置の概略断面図。
【図１７】第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１８】第３実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図１９】本発明の第４実施形態に係る半導体装置における貫通電極部分の概略平面図。
【図２０】図１９のXX−XX線における半導体装置の概略断面図。
【図２１】第５実施形態に係る半導体装置の製造方法を説明するための概略工程図。
【図２２】貫通電極を取り囲む絶縁材の形成方法を説明するための概略工程図。
【図２３】貫通電極を取り囲む絶縁材の形成方法を説明するための概略工程図。
【発明を実施するための形態】
【００１２】
上記各視点の好ましい形態を以下に記載する。
【００１３】
上記第１視点の好ましい形態によれば、半導体基板の第２面側において、絶縁材と貫通電極との間には半導体基板が介在している。
【００１４】
上記第１視点の好ましい形態によれば、絶縁材は、半導体基板の第１面側から第２面側に向けて突出している第１突出部及び第２突出部を有する。第１突出部は、半導体基板を貫通している。第２突出部は、第１突出部と貫通電極との間に存在する。
【００１５】
上記第１視点の好ましい形態によれば、第２突出部は半導体基板を貫通していない。
【００１６】
上記第２視点の好ましい形態によれば、埋込材における半導体基板の第２面側の端部と貫通電極との間には半導体基板が介在している。
【００１７】
上記第２視点の好ましい形態によれば、埋込材は、半導体基板を貫通していない。
【００１８】
上記第２視点の好ましい形態によれば、絶縁材と埋込材の材料は同じである。
【００１９】
上記第２視点の好ましい形態によれば、絶縁材と埋込材の材料はシリケートガラスである。
【００２０】
上記第３視点の好ましい形態によれば、第１溝部及び第１凹部は、１つの凹部を形成するように形成する。
【００２１】
上記第３視点の好ましい形態によれば、第１溝部は、第１凹部の底面に形成する。
【００２２】
上記第３視点の好ましい形態によれば、第１凹部は、少なくとも第１溝部によって囲まれた領域に形成する。
【００２３】
上記第３視点の好ましい形態によれば、第１凹部の深さは、１００ｎｍ〜５００ｎｍである。
【００２４】
上記第３視点の好ましい形態によれば、半導体装置の製造方法は、半導体基板の第１面の貫通電極を形成する箇所と第１溝部との間に、第２溝部を形成する工程をさらに含む。絶縁膜を形成する工程において第１凹部、第１溝部及び第２溝部を埋め込むように絶縁膜を形成する。
【００２５】
上記第３視点の好ましい形態によれば、第１溝部と、第１凹部及び第２溝部とは分離されている。
【００２６】
上記第３視点の好ましい形態によれば、第１溝部と第２溝部とは平面投影において二重円を形成する。
【００２７】
上記第３視点の好ましい形態によれば、半導体装置の製造方法は、第１溝部に埋め込んだ絶縁膜が露出するように、半導体基板の第２面を研削する工程と、第１凹部と重複する領域に、半導体基板を貫通する工程と、貫通孔に導電材料を埋め込む工程と、をさらに含む。
【００２８】
第１実施形態に係る半導体装置及びその製造方法について説明する。図１は、第１実施形態に係る半導体装置を示す概略断面図である。図２に、図１に示す半導体装置の概略分解図を示す。なお、以下の各図面において、同一の要素には同一の符号を付してある。また、以下の説明において、図面参照符号は発明の理解のために付記しているものであり、図示の態様に限定することを意図するものではない。
【００２９】
半導体装置１４０は、半田ボール１４１と、再配線層１４２と、インタフェースチップ１４３と、ＤＲＡＭ（Dynamic Random Access Memory）チップ１４４と、リードフレーム１４５と、を備える。半導体装置１４０は、積層された半導体チップ、例えばＤＲＡＭチップ１４４を備え、いわゆるＣＯＣ（chip on chip）構造から構成されている。各ＤＲＡＭチップ１４４は、半導体基板１０１と、半導体基板１０１を貫通する貫通電極１０２と、を備える。各ＤＲＡＭチップ１４４は、貫通電極１０２によって電気的に接続されている。
【００３０】
図３に、ＤＲＡＭチップ１４４の一部を示す概略断面図を示す。ＤＲＡＭチップ１４４は、トランジスタ１２０が形成されるトランジスタ形成領域Ａと、貫通電極１０２が形成される貫通電極形成領域Ｂと、を有する。トランジスタ形成領域Ａには、周辺回路領域Ａ１及びメモリセル領域Ａ２が設けられている。トランジスタ形成領域Ａには、半導体基板１０１に形成された素子分離領域１１３及び素子分離領域１１３によって区画された領域に形成されたトランジスタ１２０が形成されている。トランジスタ１２０は、不純物拡散層と、ゲート絶縁膜と、ゲート電極と、を有する（各符号不図示）。不純物拡散層にはコンタクトプラグが電気的に接続されている。コンタクトプラグは例えばタングステンからなるビット線に接続される。トランジスタ１２０の構造は、図３に示す形態には限定されない。
【００３１】
貫通電極形成領域Ｂには、半導体基板１０１を貫通する貫通電極１０２、及び貫通電極１０２と半導体基板１０１とを電気的に遮断する絶縁材１０３が形成されている。貫通電極１０２は、チタンと銅の積層膜から構成されるシード層を介してビット線と同層で構成される配線層と接触する。図４に、半導体基板１０１の貫通電極形成領域Ｂを一方の第１面１０１ｄ側から見た概略平面図を示す。図５に、半導体基板１０１の貫通電極形成領域Ｂを他方の第２面１０１ｅ側から見た概略平面図を示す。絶縁材１０３は、半導体基板１０１を貫通している。絶縁材１０３は、貫通電極１０２を連続的に取り囲んでいる。半導体基板１０１の第１面１０１ｄ側においては、絶縁材１０３は、半導体基板１０１を介さず、貫通電極１０２と直接接するように貫通電極１０２を取り囲んでいる。半導体基板１０１の第１面１０１ｄ側において、絶縁材１０３と貫通電極１０２との間には半導体基板１０１が露出していない。半導体基板１０１の第２面１０１ｅ側においては、絶縁材１０３は、半導体基板１０１を介して貫通電極１０２を取り囲んでいる。絶縁材１０３は、一方の端部に底部を有し、他方の端部が開放されている筒状ないしカップ状となっている。図４及び図５に示す形態においては、絶縁材１０３の平面形状は閉じた環状（例えば円形）となっている。この場合、絶縁材１０３は円筒形を有しており、貫通電極１０２は、例えば銅で形成され、絶縁材１０３の円筒内に挿入されるような形態となっている。絶縁材１０３は、絶縁材料で形成されており、例えばＮＳＧ（Non-doped Silicate Glass）で形成することができる。
【００３２】
第１面１０１ｄ側において、絶縁材１０３が半導体基板１０１を貫通していない部分の膜厚は、１００ｎｍ〜５００ｎｍであると好ましい。絶縁材１０３の第２面１０１ｅ側の幅は、例えば３μｍ〜５μｍとすることができる。絶縁材１０３の平面形状が円形の場合、内周側の直径は、例えば２８μｍ〜３２μｍとすることができる。
【００３３】
第１実施形態に係る半導体装置の構成は、後述の製造方法の説明からも明らかにされる。
【００３４】
次に、図３に示すＤＲＡＭチップ１４４の製造方法について説明する。図６〜図１０に、ＤＲＡＭチップの製造方法を説明するための概略工程図を示す。図６〜図１０において、メモリセル領域Ａ１及び周辺回路領域Ａ２を有するトランジスタ形成領域、並びに貫通電極形成領域Ｂが示されている。図１１〜図１３に、貫通電極形成領域Ｂ部分の概略工程図を示す。
【００３５】
まず、半導体基板１０１上に、レジスト等の第１マスク１３１を形成する（図１１（ａ））。第１マスク１３１は、後述の第１凹部１０１ａを形成するための第１開口１３１ａを有する。次に、第１マスク１３１をマスクとして用いて、半導体基板１０１の貫通電極形成領域Ｂに第１凹部１０１ａを形成する（図１１（ｂ））。次に、半導体基板１０１上の第１マスク１３１を除去する（図６（ｃ），図１１（ｃ））。第１凹部１０１ａは、貫通電極形成領域Ｂにおいて、少なくとも貫通電極１０２を形成する箇所Ｘに形成されている。第１凹部１０１ａは、後の工程において形成する絶縁材１０３の大きさと同等か、又はそれ以上であると好ましい。第１凹部１０１ａの平面形状は、例えば円形とすることができる。第１凹部１０１ａの深さｄは、例えば、１００ｎｍ〜５００ｎｍとすることができる。背景技術において、絶縁材１０３を形成する際、半導体基板１０１面が隆起する場合、１００ｎｍの高さまで隆起することがあるため、１００ｎｍ以上とすると好ましい。また、５００ｎｍより深くすると、実験の結果、理由は不明だが隆起が発生しなかった。したがって、深さが５００ｎｍ以下の場合には本発明を適用が好ましいと判断できる。
【００３６】
次に、半導体基板１０１上に、レジスト等の第２マスク１３２を形成する（図１２（ｄ））。第２マスク１３２は、後述の第１溝部１０１ｂを形成するための第２開口１３２ａを有する。次に、第２マスク１３２をマスクとして用いて、半導体基板１０１の貫通電極形成領域Ｂに第１溝部１０１ｂを形成する（図１２（ｅ））。第１溝部１０１ｂは、第１凹部１０１ａと連通し、１つの凹部を形成するように形成する。好ましくは、第１溝部１０１ｂは第１凹部１０１ａの底面に形成する。次に、半導体基板１０１上の第２マスク１３２を除去する（図６（ｆ），図１２（ｆ））。第１溝部１０１ｂは、貫通電極形成領域Ｂにおいて、少なくとも貫通電極１０２を形成する箇所Ｘを連続的に取り囲むように形成されている。第１溝部１０１ｂは、半導体基板１０１を貫通していない。第１溝部１０１ｂの幅は、例えば３μｍ〜５μｍとすることができる。第１溝部１０１ｂの平面形状が円形の場合、内周側の直径は、例えば２８μｍ〜３２μｍとすることができる。
【００３７】
貫通電極形成領域Ｂには、第１凹部１０１ａと第１溝部１０１ｂとが複合された凹部１０１ｃが形成される。第１溝部１０１ｂは、貫通電極１０２を形成する箇所Ｘを取り囲んでいる。第１溝部１０１ｂによって取り囲まれた領域は、第１面１０１ｄ側において、その上面が他の領域よりも低くなっている。
【００３８】
次に、半導体基板１０１上に、ＮＧＳ（Non-doped Silicate Glass）等の絶縁材の前駆膜１０３’を形成する（図７（ｇ），図１３（ｇ））。前駆膜１０３’は、少なくとも複合凹部１０１ｃに埋め込まれている。
【００３９】
次に、前駆膜１０３’を熱処理する。この熱処理により、絶縁材の前駆膜１０３’は収縮する。このとき、半導体基板１０１は変形し、貫通電極１０２を形成する箇所Ｘは、隆起しようとする。しかし、前駆膜１０３’のうち、第１凹部１０１ａに埋め込まれた部分は、前駆膜１０３’の収縮によって貫通電極形成箇所Ｘを押さえ込むように作用する。すなわち、第１凹部１０１ａ内の前駆膜１０３’は、貫通電極形成箇所Ｘに対して蓋のような機能を有し、半導体基板１０１の隆起を抑制する。さらに、貫通電極形成箇所Ｘが隆起したとしても、第１凹部１０１ａの深さ分のマージンがあるので、貫通電極形成箇所Ｘが半導体基板１０１面から突出することを防止することができる。
【００４０】
次に、ＣＭＰ法等により、半導体基板１０１上の絶縁材の前駆膜１０３’を除去する。これにより、複合凹部１０１ｃ内に前駆膜１０３’が残存し、絶縁材１０３が形成される（図７（ｈ），図１３（ｈ））。絶縁材１０３は、筒の一方の開口を平板で閉塞したような形状（図示の形態では逆カップ状）を有する。
【００４１】
次に、メモリセル領域Ａ１及び周辺回路領域Ａ２に、素子分離領域１１３を形成する（図８（ｉ））。次に、半導体基板１０１上にトランジスタ１２０を形成する（図８（ｊ））。次に、複数の層間絶縁膜１２５を堆積し、適宜、下層の層間絶縁膜１２５にコンタクト孔を形成し、その孔にコンタクトプラグを形成し、下層の層間絶縁膜１２５上にタングステンからなるビット線配線層を形成する。続いて、上層の層間絶縁膜１２５を形成し、コンタクト孔を形成した後、コンタクトプラグ１２４を形成する（図９（ｋ））。続いて、キャパシタや配線層を形成する（不図示）。次に、半導体基板１０１の第２面１０１ｅをエッチングし、絶縁材１０３を露出させる（図９（ｌ））。続いて、第１凹部１０１ａと重複する領域に貫通電極１０２を形成するための貫通孔を形成する（不図示）。貫通孔は、筒状（ないしカップ状）の絶縁材１０３の底部を貫通して、すなわち絶縁材１０３の筒状部を残して形成する。次に、当該貫通孔に導電体を充填して貫通電極１０２を形成する（図１０（ｍ））。
【００４２】
次に、第２実施形態に係る半導体装置及びその製造方法について説明する。第１実施形態においては、第１凹部の外縁と第１溝部の外縁とは一致していたが、第２実施形態においては、凹部を溝部より広く形成している。図１４に、第２実施形態に係る半導体装置及びその製造方法を説明するための概略工程図を示す。
【００４３】
図１４（ａ）は第１実施形態の図１１（ｃ）に相当する図である。図１４（ｂ）は第１実施形態の図１２（ｆ）に相当する図である。図１４（ｃ）は第１実施形態の図１３（ｈ）に相当する図である。まず、第１実施形態と同様にして、半導体基板１０１に第１凹部１０１ｆを形成する（図１４（ａ））。第１凹部１０１ｆは、第１溝部１０１ｂの外周によって形成される面積より広面積となるように形成する。次に、第１実施形態と同様にして、半導体基板１０１に第１溝部１０１ｂを形成する（図１４（ｂ））。第１溝部１０１ｂは第１凹部１０１ｆ内に形成する。第２実施形態によれば、第１凹部と第１溝部の位置合わせが容易になる。次に、第１実施形態と同様にして、第１凹部１０１ｆと第１溝部１０１ｂの複合凹部に絶縁材料を埋め込んで、絶縁材２０３を形成する。絶縁材２０３は、筒の一方の開口を平板で閉塞したような形状を有する。
【００４４】
第２実施形態における上記以外の形態は第１実施形態と同様である。
【００４５】
次に、第３実施形態に係る半導体装置及びその製造方法について説明する。図１５に、本発明の第３実施形態に係る半導体装置における貫通電極部分の概略平面図を示す。図１６に、図１５のXVI−XVI線における半導体装置の概略断面図を示す。図１５においては、明確性のため、貫通電極、絶縁材及び埋込材に図１６と同様のハッチングを付してある。第１実施形態及び第２実施形態においては貫通電極を取り囲む絶縁材は一重であったが、第３実施形態においては貫通電極を取り囲む絶縁材を少なくとも部分的に二重以上とする。
【００４６】
貫通電極形成領域Ｂにおいて、半導体装置は、半導体基板１０１と、半導体基板１０１を貫通する貫通電極１０２と、半導体基板１０１と貫通電極１０２とを電気的に遮断するための絶縁材３０３と、貫通電極１０２と絶縁材１０３との間に形成された埋込材３０４と、を備える。
【００４７】
絶縁材３０３は、半導体基板１０１を貫通している。絶縁材３０３は、半導体基板１０１を介して、貫通電極１０２を連続的に取り囲んでいる。例えば、図１に示す形態においては、絶縁材３０３の平面形状は閉じた環状（例えば円形）となっている。この場合、絶縁材３０３は円筒形を有しており、貫通電極１０２は絶縁材３０３の円筒内に挿入されるような形態となっている。絶縁材３０３は、絶縁材料で形成されており、例えばＮＳＧ（Non-doped Silicate Glass）で形成することができる。絶縁材３０３の幅は、例えば３μｍ〜５μｍとすることができる。絶縁材３０３の平面形状が円形の場合、内周側の直径は、例えば２８μｍ〜３２μｍとすることができる。
【００４８】
埋込材３０４は、半導体基板１０１の少なくとも第１面１０１ｄ側に形成されている。埋込材３０４は、絶縁材３０３の内周側の半導体基板１０１において、半導体基板１０１の変形による半導体基板１０１面からの突出がより小さくなるように形成すると好ましい。埋込材３０４は、第１実施形態における絶縁材と同様の形状を有する。埋込材３０４は、半導体基板１０１を貫通しなくてもよい。半導体基板１０１の第１面１０１ｄ側においては、埋込材３０４は、半導体基板１０１を介さず、貫通電極１０２と直接接するように貫通電極１０２を連続的に取り囲んでいる。半導体基板１０１の第２面１０１ｅ側においては、埋込材３０４は、半導体基板１０１を介して貫通電極１０２を連続的に取り囲んでいる。埋込材３０４は、一方の端部に底部を有し、他方の端部が開放されている筒状ないし蓋状となっている。図１５及び図１６に示す形態においては、埋込材３０４の平面形状は閉じた環状（例えば円形）となっている。この場合、埋込材３０４は円筒形を有しており、貫通電極１０２は埋込材３０４の円筒内に挿入されるような形態となっている。埋込材３０４と絶縁材３０３とは、平面投影において、図１に示すような同心円のように配置することができる。すなわち、埋込材３０４と絶縁材３０３とは、二重環を形成する。埋込材３０４は、貫通電極１０２を部分的に又は不連続的に取り囲んでいてもよい。また、埋込材３０４は、二重以上であってもよい。半導体基板１０１の第２面１０１ｅ側において、埋込材３０４と貫通電極１０２の間隔は、例えば１μｍ〜３μｍとすることができる。また、埋込材３０４と絶縁材３０３との間隔は、例えば１μｍ〜３μｍとすることができる。埋込材３０４の幅は、例えば３μｍ〜５μｍとすることができる。埋込材３０４の平面形状が円形の場合、半導体基板１０１の第２面１０１ｅ側の内周側の直径は、例えば２０μｍ〜２４μｍとすることができる。このとき、貫通電極１０２は、例えば直径１６μｍ〜２０μｍとすることができる。第１面１０１ｄ側において、埋込材３０４が、第２面１０１ｅ側に突出していない部分の膜厚は、１００ｎｍ〜５００ｎｍであると好ましい。
【００４９】
埋込材３０４は、絶縁材３０３と同じ材料で形成すると好ましい。埋込材３０４は、例えばＮＳＧで形成することができる。
【００５０】
次に、第３実施形態に係る半導体装置の製造方法について説明する。図１７及び図１８に、第３実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。
【００５１】
まず、第１実施形態と同様にして、半導体基板１０１に第１凹部１０１ｇを形成する（図１７（ａ））。次に、第１実施形態と同様にして、半導体基板１０１に第２溝部１０１ｈを形成する（図１７（ｂ））。第２溝部１０１ｈは、第１凹部１０１ｇと連通し、１つの凹部を形成するように形成する。好ましくは、第２溝部１０１ｈは第１凹部１０１ｇ底面に形成する。次に、貫通電極形成箇所Ｘに対して第２溝部１０１ｈより外側に第１溝部１０１ｉを形成する（図１８（ｃ））。第１溝部１０１ｉは、第２溝部１０１ｈよりも深くすると好ましい。第１溝部１０１ｉは、貫通電極形成箇所Ｘ及び第２溝部１０１ｈを連続的に取り囲んでいる。第１溝部１０１ｉと、第１凹部１０１ｇ及び第２溝部１０１ｈとは分離されている。平面投影において、第１溝部１０１ｉと第２溝部１０１ｈとは例えば二重円を形成する。第２溝部１０１ｈと第１溝部１０１ｉの形成順序は逆であってもよい。次に、第１実施形態と同様にして、第１凹部１０１ｇ及び第２溝部１０１ｈの複合凹部並びに第１溝部１０１ｉに絶縁材料を埋め込むように半導体基板１０１上に絶縁材料の前駆膜を形成する（不図示）。
【００５２】
次に、当該前駆膜を熱処理する。第２溝部１０１ｈに絶縁材料が埋め込まれていることにより、第２溝部１０１ｈがない場合（第１実施形態）に比べて、第２溝部１０１ｈの内側（貫通電極側）の領域はより深く陥没するようになる。これにより、第１凹部１０１ｇに埋め込まれた絶縁材料の押さえ込み作用と相まって、半導体基板１０１面が隆起することを抑制することができる。
【００５３】
次に、半導体基板１０１上の絶縁材料の前駆膜を除去して、絶縁材３０３及び埋込材３０４を形成する。埋込材３０４は、筒の一方の開口を平板で閉塞したような形状を有する。絶縁材３０３は、両端が開放された円筒形状を有する。
【００５４】
第３実施形態における上記以外の形態は第１実施形態と同様である。
【００５５】
次に、第４実施形態に係る半導体装置及びその製造方法について説明する。図１９に、本発明の第４実施形態に係る半導体装置における貫通電極部分の概略平面図を示す。図２０に、図１９のXX−XX線における半導体装置の概略断面図を示す。第３実施形態においては絶縁材と埋込材は分離されていたが、第４実施形態においては絶縁材と埋込材が一体的に形成され、１つの絶縁材となっている。
【００５６】
絶縁材４０３は、第１突出部４０３ａと、第１突出部４０３ａより貫通電極１０２寄りに第２突出部４０３ｂと、を有する。絶縁材４０３は、第１突出部４０３ａにおいて半導体基板１０１を貫通している。第２突出部４０３ｂは第１突出部４０３ａより浅く形成されている。絶縁材４０３は、貫通電極１０２を連続的に取り囲んでいる。半導体基板１０１の第１面１０１ｄ側においては、絶縁材４０３は、半導体基板１０１を介さず、貫通電極１０２と直接接するように貫通電極１０２を取り囲んでいる。半導体基板１０１の第２面１０１ｅ側においては、絶縁材４０３は、第２突出部４０３ｂ及び第１突出部４０３ａにおいて半導体基板１０１を介して貫通電極１０２を取り囲んでいる。絶縁材４０３は、一方の端部が閉塞され、他方の端部が開放されている二重の筒状となっている。
【００５７】
第４実施形態に係る半導体装置の製造方法は、第１凹部を第１溝部の範囲に及ぶように広く形成すること以外は第３実施形態と同様である。第４実施形態によれば、第１実施形態及び第３実施形態の効果を得ることができる。
【００５８】
第４実施形態における上記以外の形態は第１〜第３実施形態と同様である。
【００５９】
次に、第５実施形態に係る半導体装置の製造方法について説明する。図２１に、第５実施形態に係る半導体装置の製造方法を説明するための概略工程図を示す。第１〜第４実施形態においては凹部を形成した後に溝部を形成していたが、第５実施形態においては溝部を形成した後に凹部を形成する。
【００６０】
まず、半導体基板１０１に第１溝部１０１ｂを形成する（図２１（ａ））。第１溝部１０１ｂは第１実施形態の第１溝部と同様である。次に、半導体基板１０１に第１凹部１０１ａを形成する（図２１（ｂ））。第１凹部１０１ａは第１実施形態の第１凹部と同様である。第５実施形態における上記以外の形態は第１実施形態と同様である。
【００６１】
第５実施形態は、第２〜第４実施形態にも適用することができる。
【００６２】
上述の形態によれば、絶縁材の形成過程における半導体基板の変形、特に隆起を抑制することができる。これにより、半導体装置の歩留まりを向上させることができる。
【００６３】
本発明の半導体装置及びその製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ・置換ないし選択が可能である。
【００６４】
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
【符号の説明】
【００６５】
１０１          半導体基板
１０１ａ，１０１ｆ，１０１ｇ        第１凹部
１０１ｂ，１０１ｉ        第１溝部
１０１ｃ        複合凹部
１０１ｄ        第１面
１０１ｅ        第２面
１０１ｈ        第２溝部
１０２          貫通電極
１０３，２０３，３０３          絶縁材
１０３’        前駆膜
３０４          埋込材
１１３          素子分離領域
１２０          トランジスタ
１２４          コンタクトプラグ
１２５          層間絶縁膜
１３１          第１マスク
１３１ａ        第１開口
１３２          第２マスク
１３２ａ        第２開口
１４０          半導体装置
１４１          半田ボール
１４２          再配線層
１４３          インタフェースチップ
１４４          ＤＲＡＭチップ
１４５          リードフレーム
４０３          絶縁材
４０３ａ        第１突出部
４０３ｂ        第２突出部
９０１          半導体基板
９０１ａ        溝部
９０２          マスク
９０２ａ        開口
９０３’        前駆膜
【図１】
2014027051.tif 000003
【図２】
2014027051.tif 000004
【図３】
2014027051.tif 000005
【図４】
2014027051.tif 000006
【図５】
2014027051.tif 000007
【図６】
2014027051.tif 000008
【図７】
2014027051.tif 000009
【図８】
2014027051.tif 000010
【図９】
2014027051.tif 000011
【図１０】
2014027051.tif 000012
【図１１】
2014027051.tif 000013
【図１２】
2014027051.tif 000014
【図１３】
2014027051.tif 000015
【図１４】
2014027051.tif 000016
【図１５】
2014027051.tif 000017
【図１６】
2014027051.tif 000018
【図１７】
2014027051.tif 000019
【図１８】
2014027051.tif 000020
【図１９】
2014027051.tif 000021
【図２０】
2014027051.tif 000022
【図２１】
2014027051.tif 000023
【図２２】
2014027051.tif 000024
【図２３】
2014027051.tif 000025