(57)【要約】【課題】半導体リレー装置において、発光素子に流れる電流を最適な値に維持して省電力化を図り、しかも、部品点数の削減を図る。【解決手段】半導体リレー装置１は、入力信号源とＬＥＤ２との間に接続された抵抗４と、コンパレータ５とを備える。コンパレータ５は、正側の入力端子に抵抗４の端子電圧Ｖａが入力され、負側の入力端子に閾値電圧Ｖｔｈが入力される。コンパレータ５は端子電圧Ｖａが閾値電圧Ｖｔｈよりも高いときに、スイッチングＭＯＳＦＥＴ３を導通状態にさせるための信号を出力し、端子電圧Ｖａが閾値電圧Ｖｔｈよりも低いときに、スイッチングＭＯＳＦＥＴ３を非導通状態にさせるための信号を出力する。これにより、ＬＥＤ２に流れる電流Ｉｄの値を、抵抗４の抵抗値と閾値電圧Ｖｔｈとで決定される電流値に維持できるので、抵抗４の抵抗値と閾値電圧Ｖｔｈを適切な値に設定することで、ＬＥＤ２に流れる電流値Ｉｄを最適な値に維持できる。【選択図】図１
2014017675.tif 000002
【特許請求の範囲】
【請求項１】
入力信号源から入力される入力信号に基づいて発光する発光素子と、
導通状態と非導通状態とに切り換えられ、導通状態のときに、前記入力信号源から前記発光素子に電流が供給される状態にし、非導通状態のときに、前記入力信号源から前記発光素子に電流が供給されない状態にするスイッチング素子と、
前記発光素子からの光を受光して光起電力を発生する光−電気変換素子とを備えた半導体リレー装置において、
前記入力信号源と前記発光素子との間に接続された抵抗と、
正側と負側の入力端子を有し、前記正側の入力端子に、前記抵抗における、前記発光素子側の端子電圧が入力され、前記負側の入力端子に、所定の閾値電圧が入力されて、前記端子電圧が前記閾値電圧よりも高いときに、前記スイッチング素子を導通状態にさせるための信号を出力し、前記端子電圧が前記閾値電圧よりも低いときに、前記スイッチング素子を非導通状態にさせるための信号を出力するコンパレータと、
前記スイッチング素子が導通状態から非導通状態になったときに、自己誘導作用によって誘導起電力を発生するインダクタと、
前記スイッチング素子が非導通状態のときに、前記インダクタにおいて発生した誘導起電力に基づく誘導電流を、前記発光素子に還流させる還流ダイオードとをさらに備えたことを特徴とする半導体リレー装置。
【請求項２】
前記光−電気変換素子と接続された出力用ＭＯＳＦＥＴと、
前記光−電気変換素子と接続され、前記光−電気変換素子で発生する光起電力に基づいて、前記出力用ＭＯＳＦＥＴのゲートの充電と放電とを切り換えることにより、前記出力用ＭＯＳＦＥＴを開閉する充放電回路とをさらに備えたことを特徴とする請求項１に記載の半導体リレー装置。
【請求項３】
前記コンパレータの負側の入力端子に入力される前記閾値電圧を生成する閾値電圧生成回路をさらに備え、
前記閾値電圧生成回路は、
前記発光素子に流れる電流の値を決定するための電流決定回路と、
前記抵抗と実質的に同じ抵抗値を有し、前記入力信号源と前記コンパレータの負側の入力端子との間に接続された閾値決定抵抗とを含み、
前記入力信号源より入力される電圧から、前記電流決定回路により決定された値の電流が前記閾値決定抵抗に流れたときに生じる電圧降下分を差し引いた電圧を、前記閾値電圧として出力することを特徴とする請求項１又は請求項２に記載の半導体リレー装置。
【請求項４】
前記電流決定回路は、
前記発光素子に流れる電流の値を決定するための電流決定抵抗と、
２つの入力端子を有し、一方の入力端子に基準電圧が入力されるオペアンプとを備え、
前記オペアンプにおける他方の入力端子の電位と、前記電流決定抵抗の抵抗値とに基づいて、前記発光素子に流れる電流の値を決定することを特徴とする請求項３に記載の半導体リレー装置。
【請求項５】
前記閾値電圧生成回路は、カレントミラー回路を有し、
前記電流決定抵抗には、前記電流決定回路により決定された値の電流が流れ、
前記カレントミラー回路を用いて、前記電流決定抵抗に流れる電流と同じ値の電流を、前記閾値決定抵抗に流すことにより、前記電流決定回路により決定された値の電流を前記閾値決定抵抗に流すことを特徴とする請求項４に記載の半導体リレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光結合型の半導体リレー装置に関する。
【背景技術】
【０００２】
従来から、光結合型の半導体リレー装置は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等の発光素子を駆動して発光させ、光−電気変換素子（例えばフォトダイオードアレイ）で受光した光の信号を電気信号に変換する。そして、この電気信号によってＭＯＳＦＥＴ等の半導体スイッチング素子を駆動することにより、出力端子から信号を出力するようになっている（例えば、特許文献１参照）。
【０００３】
上記のような従来の光結合型の半導体リレー装置では、過電流防止と省電力化を図るために、ＬＥＤに流れる電流が一定の電流になるように制御することが重要である。
【０００４】
ＬＥＤ等の発光素子に流れる電流（発光素子の駆動電流）を安定化させる技術としては、特許文献２に示される発光素子の駆動回路が知られている。この駆動回路１００は、図４に示されるように、発光素子１０１と、発光素子１０１と直接接続された電流制限用インダクタ１０２との直列接続部とを備えている。また、この直列接続部に並列に接続され、電流制限用インダクタ１０２に蓄えられた電磁的なエネルギーを回生する回生用ダイオード１０３と、発光素子１０１及び電流制限用インダクタ１０２に流れる電流を制御するトランジスタ１０４とを備えている。さらにまた、駆動回路１００は、トランジスタ１０４の動作を制御する制御部１０５と、電流制限用インダクタ１０２と電磁結合するタイミング用インダクタ１０６とを備えている。また、駆動回路１００は、タイミング用インダクタ１０６から出力される電圧の低下（電圧値の極小点）を検出するためのタイミング検出回路１０７を備えている。
【０００５】
上記の駆動回路１００は、トランジスタ１０４がオン（導通状態）のときは、発光素子１０１と電流制限用インダクタ１０２と抵抗ＲＳＷに電流が流れる。そして、抵抗ＲＳＷにおいて生じる電圧降下の値（抵抗ＲＳＷの端子間電圧ＶＳＷ）が、制御部１０５内のコンパレータに入力される基準電圧の値を超えると、トランジスタ１０４がオフ（非導通状態）に切り替わる。トランジスタがオフになると、電流制限用インダクタ１０２に蓄えられた電磁的なエネルギーが、回生用ダイオード１０３を介して電源に回生される（電流制限用インダクタ１０２で発生した誘導起電力に基づく誘導電流Ｉｏｆｆが、図中の矢印の方向に流れる）。このとき、電流制限用インダクタ１０２と電磁結合しているタイミング用インダクタ１０６から出力される電圧が低下する。タイミング用インダクタ１０６と接続されたタイミング検出回路１０７は、タイミング用インダクタ１０６から出力される電圧の低下（電圧値の極小点）を検出して、検出信号を制御部１０５に出力する。制御部１０５は、この検出信号を受信すると、トランジスタ１０４をオンに切り替える制御信号を出力する。駆動回路１００は、このようにトランジスタ１０４のオン・オフを切り替えることにより、発光素子１０１に流れる電流が定格値以下の値になるように制御していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１７７７３６号公報
【特許文献２】特開２０１０−１３０３６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の発光素子の駆動回路１００では、トランジスタ１０４のオンからオフへの切替タイミングの検知と、トランジスタ１０４のオフからオンへの切替タイミングの検知を、別々の部品を用いていた。すなわち、トランジスタ１０４のオンからオフへの切替タイミングの検知を、抵抗ＲＳＷと制御部１０５を用いて行い、オフからオンへの切替タイミングの検知を、タイミング用インダクタ１０６とタイミング検出回路１０７と制御部１０５を用いて行っていた。しかも、タイミング検出回路１０７には、トランジスタＱ０、抵抗Ｒ、及びダイオードＤが含まれている。このため、発光素子１０１に流れる電流が一定の電流になるように制御するために、多くの部品が必要になるという問題があった。
【０００８】
本発明は、上記課題を解決するものであり、発光素子に流れる電流をほぼ最適な値に維持することにより省電力化を図ることができ、しかも、発光素子に流れる電流の定電流化を図るために必要な部品点数の削減を図ることが可能な半導体リレー装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の半導体リレー装置は、入力信号源から入力される入力信号に基づいて発光する発光素子と、導通状態と非導通状態とに切り換えられ、導通状態のときに、前記入力信号源から前記発光素子に電流が供給される状態にし、非導通状態のときに、前記入力信号源から前記発光素子に電流が供給されない状態にするスイッチング素子と、前記発光素子からの光を受光して光起電力を発生する光−電気変換素子とを備えた半導体リレー装置において、前記入力信号源と前記発光素子との間に接続された抵抗と、正側と負側の入力端子を有し、前記正側の入力端子に、前記抵抗における、前記発光素子側の端子電圧が入力され、前記負側の入力端子に、所定の閾値電圧が入力されて、前記端子電圧が前記閾値電圧よりも高いときに、前記スイッチング素子を導通状態にさせるための信号を出力し、前記端子電圧が前記閾値電圧よりも低いときに、前記スイッチング素子を非導通状態にさせるための信号を出力するコンパレータと、前記スイッチング素子が導通状態から非導通状態になったときに、自己誘導作用によって誘導起電力を発生するインダクタと、前記スイッチング素子が非導通状態のときに、前記インダクタにおいて発生した誘導起電力に基づく誘導電流を、前記発光素子に還流させる還流ダイオードとをさらに備えたことを特徴とする。
【００１０】
この半導体リレー装置において、前記光−電気変換素子と接続された出力用ＭＯＳＦＥＴと、前記光−電気変換素子と接続され、前記光−電気変換素子で発生する光起電力に基づいて、前記出力用ＭＯＳＦＥＴのゲートの充電と放電とを切り換えることにより、前記出力用ＭＯＳＦＥＴを開閉する充放電回路とをさらに備えることが望ましい。
【００１１】
この半導体リレー装置において、前記コンパレータの負側の入力端子に入力される前記閾値電圧を生成する閾値電圧生成回路をさらに備え、前記閾値電圧生成回路は、前記発光素子に流れる電流の値を決定するための電流決定回路と、前記抵抗と実質的に同じ抵抗値を有し、前記入力信号源と前記コンパレータの負側の入力端子との間に接続された閾値決定抵抗とを含み、前記入力信号源より入力される電圧から、前記電流決定回路により決定された値の電流が前記閾値決定抵抗に流れたときに生じる電圧降下分を差し引いた電圧を、前記閾値電圧として出力することが望ましい。
【００１２】
この半導体リレー装置において、前記電流決定回路は、前記発光素子に流れる電流の値を決定するための電流決定抵抗と、２つの入力端子を有し、一方の入力端子に基準電圧が入力されるオペアンプとを備え、前記オペアンプにおける他方の入力端子の電圧と、前記電流決定抵抗の抵抗値とに基づいて、前記発光素子に流れる電流の値を決定することが望ましい。
【００１３】
この半導体リレー装置において、前記閾値電圧生成回路は、カレントミラー回路を有し、前記電流決定抵抗には、前記電流決定回路により決定された値の電流が流れ、前記カレントミラー回路を用いて、前記電流決定抵抗に流れる電流と同じ値の電流を、前記閾値決定抵抗に流すことにより、前記電流決定回路により決定された値の電流を前記閾値決定抵抗に流すことが望ましい。
【発明の効果】
【００１４】
本発明の半導体リレー装置によれば、入力信号源から入力信号が入力されると、コンパレータの正側の入力端子に入力される電圧（抵抗の端子電圧）が上昇する。そして、コンパレータの正側の入力端子に入力される電圧が閾値電圧よりも高くなると、コンパレータが、スイッチング素子を導通状態にさせるための信号を出力する。これにより、スイッチング素子が導通状態になって、入力信号源から発光素子に電流が供給される状態になる。この状態になると、発光素子に流れる電流が上昇し、コンパレータの正側の入力端子に入力される電圧（抵抗の端子電圧）が下降する。そして、コンパレータの正側の入力端子に入力される電圧が閾値電圧よりも低くなると、コンパレータが、スイッチング素子を非導通状態にさせるための信号を出力する。これにより、スイッチング素子が非導通状態になる。このスイッチング素子が非導通状態のときには、入力信号源から発光素子に電流が供給されない状態になり、発光素子に供給される電流は、インダクタから還流ダイオードを介して還流される誘導電流だけになる。従って、スイッチング素子が非導通状態のときには、スイッチング素子が導通状態のときと比べて、発光素子に供給される電流が減少し、コンパレータの正側の入力端子に入力される電圧（抵抗の端子電圧）が上昇する。
【００１５】
本半導体リレー装置は、入力信号源から入力信号が印加されているときには、上記のような動作を繰り返すため、発光素子に流れる電流の値を、入力信号源と発光素子との間に接続された抵抗の抵抗値と、上記の閾値電圧とで決定される電流値に維持することができる。これにより、上記の抵抗の抵抗値と閾値電圧を適切な値に設定することで、発光素子に流れる電流の値をほぼ最適な値に維持することができる。従って、発光素子に無駄な電流を流さないで済むので、省電力化を図ることができる。また、入力信号源から発光素子に電流が供給されない状態のときでも、インダクタから還流ダイオードを介して還流される誘導電流を発光素子に流して、発光素子を発光させることができる。これにより、発光素子の発光に要する電力のより一層の省電力化を図ることができる。
【００１６】
また、図４に示す従来の発光素子の駆動回路と異なり、スイッチング素子（トランジスタ１０４）の導通状態（オン）から非導通状態（オフ）への切替タイミング検知と、非導通状態から導通状態への切替タイミング検知とを、別の部品を用いて行わないようにした。すなわち、上記のいずれのタイミング検知にも共通して、上記の抵抗とコンパレータとを用いるようにしたので、従来の発光素子の駆動回路と比べて、発光素子に流れる電流の定電流化を図るために必要な部品点数の削減を図ることが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る半導体リレー装置の回路図。
【図２】同半導体リレー装置の入力信号電圧Ｖｉｎ、ＬＥＤに流れる電流Ｉｄ、抵抗の端子電圧Ｖａ、及び外部出力端子間の抵抗値Ｒｏｎの波形図。
【図３】同半導体リレー装置の閾値電圧生成回路の回路図。
【図４】従来例の発光素子の駆動回路の回路図。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態による半導体リレー装置について、図面を参照して説明する。図１は、本実施形態による半導体リレー装置の回路構成を示す。この半導体リレー装置１は、入力端子ＩＴ１から入力される入力信号（電圧）Ｖｉｎに基づいて発光するＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）２（請求項における発光素子）を備えている。また、半導体リレー装置１は、ＬＥＤ２からの光を受光して光起電力を発生する太陽電池８（請求項における光−電気変換素子）を備えている。この太陽電池８は、複数の直列に接続されたフォトダイオード８ａを有している。さらにまた、半導体リレー装置１は、スイッチングＭＯＳＦＥＴ３（請求項におけるスイッチング素子）を備えている。スイッチングＭＯＳＦＥＴ３は、ｎチャネル型で、エンハンスメント型のＭＯＳＦＥＴであり、ゲートに正の電圧が印加されたときに、導通状態になり、ゲートに正の電圧が印加されないときに、非導通状態になる。スイッチングＭＯＳＦＥＴ３が導通状態のときには、入力信号源からＬＥＤ２に電流が供給される状態になり、スイッチングＭＯＳＦＥＴ３が非導通状態のときには、入力信号源からＬＥＤ２に電流が供給されない状態になる。
【００１９】
また、半導体リレー装置１は、入力信号源とＬＥＤ２との間に接続された抵抗４と、コンパレータ５とを備えている。コンパレータ５は、正（＋）側と負（−）側の入力端子、及び出力端子を有しており、その正側の入力端子は、ＬＥＤ２のアノードに接続されており、その出力端子は、スイッチングＭＯＳＦＥＴ３のゲートに接続されている。コンパレータ５の正側の入力端子には、抵抗４における、ＬＥＤ２側の端子電圧Ｖａが入力され、コンパレータ５の負側の入力端子には、所定の閾値電圧Ｖｔｈが入力される。コンパレータ５は、端子電圧Ｖａが閾値電圧Ｖｔｈよりも高いときには、ハイの信号を出力して、スイッチングＭＯＳＦＥＴ３を導通状態にさせる。逆に、端子電圧Ｖａが閾値電圧Ｖｔｈよりも低いときには、コンパレータ５は、ローの信号を出力して、スイッチングＭＯＳＦＥＴ３を非導通状態にさせる。
【００２０】
また、半導体リレー装置１は、上記のＬＥＤ２とスイッチングＭＯＳＦＥＴ３との間に接続されたインダクタ６を備えている。このインダクタ６は、スイッチングＭＯＳＦＥＴ３が導通状態から非導通状態になったときに、自己誘導作用によって誘導起電力を発生する。上記の抵抗４、ＬＥＤ２、インダクタ６、及びスイッチングＭＯＳＦＥＴ３は、入力信号源と接続された入力端子ＩＴ１と、グランドに接地された入力端子ＩＴ２との間に、直列に接続されている。
【００２１】
また、半導体リレー装置１は、上記の抵抗４、ＬＥＤ２、及びインダクタ６と並列に接続された還流ダイオード７を備えている。この還流ダイオード７は、そのカソードが、入力端子ＩＴ１と抵抗４との間に接続されており、アノードが、スイッチングＭＯＳＦＥＴ３のドレインとインダクタ６との間に接続されている。還流ダイオード７は、スイッチングＭＯＳＦＥＴ３が非導通状態のときに、インダクタ６において発生した誘導起電力に基づく誘導電流を、ＬＥＤ２に還流させる。また、還流ダイオード７は、インダクタ６において発生した誘導起電力に基づく誘導電流がＬＥＤ２のカソード側からアノード側に逆流するのを防止する役割も果たす。
【００２２】
また、半導体リレー装置１は、上記の太陽電池８と接続された出力用ＭＯＳＦＥＴ９と、充放電回路１０とを備えている。出力用ＭＯＳＦＥＴ９は、ｎチャネル型で、エンハンスメント型のＭＯＳＦＥＴである。充放電回路１０は、出力用ＭＯＳＦＥＴ９のゲート・ソース間に接続され、また、太陽電池８と並列に接続されている。充放電回路１０は、太陽電池８で発生する光起電力に基づいて、出力用ＭＯＳＦＥＴ９のゲートの充電と放電とを切り換えることにより、出力用ＭＯＳＦＥＴ９を開閉する。
【００２３】
次に、本半導体リレー装置１において行われる、外部出力端子ＯＴ１、ＯＴ２間の導通と遮断との切り替え処理について詳細に説明する。入力端子ＩＴ１から入力信号（電圧）Ｖｉｎが入力されると、この入力信号Ｖｉｎに基づいて、ＬＥＤ２が発光する。太陽電池８は、ＬＥＤ２からの光を受光すると、光起電力を発生する。これにより、電流が図中の矢印Ａの方向に流れる。充放電回路１０は、この光起電力に基づく電流により、出力用ＭＯＳＦＥＴ９のゲートに電荷を蓄積させる。これにより、出力用ＭＯＳＦＥＴ９のゲート・ソース間に電位差が発生して、出力用ＭＯＳＦＥＴ９は、オン（導通状態）（閉じた状態）になり、外部出力端子ＯＴ１、ＯＴ２間は導通され、リレーが閉じられる。このとき、外部出力端子ＯＴ１、ＯＴ２間の抵抗値Ｒｏｎは、出力用ＭＯＳＦＥＴ９がオフ（非導通状態）のときと比べて、低い値となる（図２参照）。
【００２４】
これに対して、入力端子ＩＴ１から信号が遮断されて（オフになって）、ＬＥＤ２が発光しなくなると、太陽電池８において光起電力が生じなくなる。これにより、出力用ＭＯＳＦＥＴ９のゲートに蓄積されていた電荷が、充放電回路１０内の経路を通って、放電されるので、出力用ＭＯＳＦＥＴ９は、オフ（非導通状態）（開いた状態）になる。このため、外部出力端子ＯＴ１、ＯＴ２間は遮断されて、リレーが開放される。このとき、外部出力端子ＯＴ１、ＯＴ２間の抵抗値Ｒｏｎは、出力用ＭＯＳＦＥＴ９がオン（導通状態）のときと比べて、高い値となる（図２参照）。
【００２５】
次に、上記図１に加えて、図２を参照して、本半導体リレー装置１において採用されているＬＥＤ２に流れる電流の定電流化を図るための工夫について説明する。
【００２６】
図１に示される回路構成の半導体リレー装置１に、入力信号源から入力信号Ｖｉｎが入力されると（入力信号Ｖｉｎがハイになると）、図２に示されるように、コンパレータ５の正（＋）側の入力端子に入力される端子電圧Ｖａが上昇する。そして、コンパレータ５の正側の入力端子に入力される端子電圧Ｖａが、負側の入力端子に入力される閾値電圧Ｖｔｈよりも高くなると、コンパレータ５は、出力端子からハイの信号を出力する。これにより、スイッチングＭＯＳＦＥＴ３が導通状態になるので、図２に示されるように、ＬＥＤ２に流れる電流Ｉｄが上昇する。電流Ｉｄが上昇すると、コンパレータ５の正側の入力端子に入力される端子電圧Ｖａ（抵抗４におけるＬＥＤ２側の端子の電位）が下降する。そして、コンパレータ５の正側の入力端子に入力される端子電圧Ｖａが閾値電圧Ｖｔｈよりも低くなると、コンパレータ５は、出力端子からローの信号を出力する。これにより、スイッチングＭＯＳＦＥＴ３が非導通状態になる。
【００２７】
上記のスイッチングＭＯＳＦＥＴ３が非導通状態のときには、入力信号源からＬＥＤ２に電流が供給されない状態になり、ＬＥＤ２に供給される電流Ｉｄは、インダクタ６から還流ダイオード７を介して還流される誘導電流だけになる。従って、スイッチングＭＯＳＦＥＴ３が非導通状態のときには、スイッチングＭＯＳＦＥＴ３が導通状態のときと比べて、ＬＥＤ２に流れる電流Ｉｄが減少する。上記のように、端子電圧Ｖａが閾値電圧Ｖｔｈよりも低くなると、ＬＥＤ２に流れる電流Ｉｄが減少する。なお、図２において、入力信号Ｖｉｎの変化に比べて、電流Ｉｄ及び電圧Ｖａの変化が緩やかなのは、インダクタ６の自己誘導作用に基づく誘導起電力に起因する。
【００２８】
半導体リレー装置１は、入力信号源から入力信号（電圧）Ｖｉｎが印加されているときには、上記の動作を繰り返すため、ＬＥＤ２に流れる電流Ｉｄの値を、抵抗４の抵抗値と上記の閾値電圧Ｖｔｈと（入力信号（電圧）Ｖｉｎと）で決定される電流値に維持できる。これにより、抵抗４の抵抗値と閾値電圧Ｖｔｈの値を適切な値に設定することで、ＬＥＤ２に流れる電流の値をほぼ最適な値に維持することができる。従って、ＬＥＤ２に無駄な電流を流さないで済むので、省電力化を図ることができる。また、入力信号源からＬＥＤ２に電流が供給されないときでも、インダクタ６から還流ダイオード７を介して還流される誘導電流をＬＥＤ２に流して、ＬＥＤ２を発光させることができるので、ＬＥＤ２の発光に要する電力のより一層の省電力化を図ることができる。
【００２９】
また、図４の従来の駆動回路１００と異なり、スイッチングＭＯＳＦＥＴ３（図４のトランジスタ１０４に相当）の導通状態から非導通状態への切替タイミング検知と、非導通状態から導通状態への切替タイミング検知とを、別の部品を用いて行わないようにした。すなわち、上記のいずれのタイミング検知にも共通して、抵抗４とコンパレータ５とを用いるようにしたので、従来の駆動回路１００と比べて、発光素子（ＬＥＤ２）に流れる電流の定電流化を図るために必要な部品点数の削減を図ることが可能になる。
【００３０】
次に、図３を参照して、コンパレータ５の負側の入力端子に入力される閾値電圧Ｖｔｈを生成する閾値電圧生成回路２０について説明する。本半導体リレー装置１は、この閾値電圧生成回路２０を備えている。閾値電圧生成回路２０は、ＬＥＤ２に流れる電流Ｉｄの値を決定するための電流決定回路２１と、入力信号源とコンパレータ５の負側の入力端子との間に接続された閾値決定抵抗２７とを有している。閾値決定抵抗２７は、上記の抵抗４と、同じ材料を用いて、同じプロセスで作成されており、抵抗４と温度特性が同じである。また、閾値決定抵抗２７は、抵抗４と実質的に同じ抵抗値を有している。
【００３１】
また、上記の電流決定回路２１は、オペアンプ２２と、ＬＥＤ２に流れる電流Ｉｄの値を決定するための電流決定抵抗２３と、pチャネル型で、エンハンスメント型のＭＯＳＦＥＴ２４とを備えている。オペアンプ２２は、正（＋）側と負（−）側の入力端子、及び出力端子を有しており、その正側の入力端子は、ＭＯＳＦＥＴ２４のソースと電流決定抵抗２３との間に接続されており、その出力端子は、ＭＯＳＦＥＴ２４のゲートに接続されている。オペアンプ２２の負側の入力端子には、所定の基準電圧Ｖｒｅｆが入力される。電流決定抵抗２３は、ＭＯＳＦＥＴ２４のソースとグランドとの間に接続されている。電流決定抵抗２３は、上記の抵抗４と、同じ材料を用いて、同じプロセスで作成されており、抵抗４と温度特性が同じである。
【００３２】
また、上記の閾値電圧生成回路２０は、ＭＯＳＦＥＴ２５ａ，２５ｂで形成される第１のカレントミラー回路２５と、ＭＯＳＦＥＴ２６ａ，２６ｂで形成される第２のカレントミラー回路２６とを備えている。第１のカレントミラー回路２５は、ＭＯＳＦＥＴ２４のドレインと入力端子ＩＴ１との間に接続されている。第２のカレントミラー回路２６は、閾値電圧Ｖｔｈが入力されるコンパレータ５の負側の入力端子と、グランドとの間に接続されている。
【００３３】
第１のカレントミラー回路２５におけるＭＯＳＦＥＴ２５ａ，２５ｂのそれぞれのゲートは、いずれもＭＯＳＦＥＴ２４のドレインと接続されており、ＭＯＳＦＥＴ２５ａのソースは、ＭＯＳＦＥＴ２５ｂのソースと接続されている。従って、ＭＯＳＦＥＴ２５ａのゲート・ソース間電圧と、ＭＯＳＦＥＴ２５ｂのゲート・ソース間電圧とは、等しくなる。また、ＭＯＳＦＥＴ２５ａ，２５ｂは、同じ特性を有するように設計されている。従って、ＭＯＳＦＥＴ２５ａに流れる電流Ｉ１の値は、ＭＯＳＦＥＴ２５ｂに流れる電流Ｉ２の値と実質的に同じになる。
【００３４】
また、第２のカレントミラー回路２６におけるＭＯＳＦＥＴ２６ａ，２６ｂのそれぞれのゲートは、いずれもＭＯＳＦＥＴ２５ｂのドレインと接続されており、ＭＯＳＦＥＴ２６ａのソースは、ＭＯＳＦＥＴ２６ｂのソースと接続されている。従って、ＭＯＳＦＥＴ２６ａのゲート・ソース間電圧と、ＭＯＳＦＥＴ２６ｂのゲート・ソース間電圧とは、等しくなる。また、ＭＯＳＦＥＴ２６ａ，２６ｂは、同じ特性を有するように設計されている。従って、ＭＯＳＦＥＴ２６ａに流れる電流Ｉ２の値は、ＭＯＳＦＥＴ２６ｂに流れる電流Ｉ３の値と実質的に同じになる。
【００３５】
閾値電圧生成回路２０において、入力信号Ｖｉｎが入力端子ＩＴ１に印加されていないときには、オペアンプ２２の負側の入力端子には、所定の基準電圧Ｖｒｅｆが入力されるが、オペアンプ２２の正側の入力端子の電位は、グランド電位と実質的に等しくなる。このとき、オペアンプ２２の正側の入力端子の電位から負側の入力端子の電位を引くと、（グランド電位−基準電圧Ｖｒｅｆ）となって、減算結果が負の電圧になる。ここで、オペアンプ２２の利得は、無限大に近い。従って、上記のように正側の入力端子の電位よりも負側の入力端子の電位が高くなると、オペアンプ２２から出力される電圧の値は、オペアンプ２２の電源電圧の値で決定される負の最大出力電圧値（−Ｖｍａｘ）と実質的に等しくなる。オペアンプ２２から出力された−Ｖｍａｘの電圧が、ＭＯＳＦＥＴ２４のゲートに印加されると、pチャネル型で、エンハンスメント型のＭＯＳＦＥＴ２４のドレイン・ソース間が導通する。
【００３６】
この状態で、入力端子ＩＴ１に入力信号Ｖｉｎが印加されると、入力信号Ｖｉｎの電位は、基準電圧Ｖｒｅｆの電位よりも高く設定されているので、ＭＯＳＦＥＴ２５ａのゲート側の電位が、ソース側の電位よりも低くなる。このため、pチャネル型で、エンハンスメント型のＭＯＳＦＥＴ２５ａのドレイン・ソース間が導通する。これにより、ＭＯＳＦＥＴ２５ａ、ＭＯＳＦＥＴ２４、及び電流決定抵抗２３を介して入力端子ＩＴ１、ＩＴ２間を結ぶ経路が、接続された状態になる。この状態になると、上記の経路に電流が流れる。ここで、ＭＯＳＦＥＴ２４は、そのゲートに−Ｖｍａｘの電圧が印加され、かつ、入力信号Ｖｉｎが印加されたときに、そのドレイン・ソース間に電流Ｉ１が流れるように設計されている。この電流Ｉ１は、その電流を電流決定抵抗２３に流したときに、電流決定抵抗２３による電圧降下の値がほぼ基準電圧Ｖｒｅｆと等しくなるような値の電流である。
【００３７】
ただし、電流決定抵抗２３に電流Ｉ１を流したときの電圧降下の値（電流Ｉ１×電流決定抵抗２３の抵抗値）は、基準電圧Ｖｒｅｆよりも僅かに小さくなるように設計されている。何故なら、オペアンプ２２からＭＯＳＦＥＴ２４のゲートに−Ｖｍａｘの電圧が出力される状態（電流Ｉ１が流れる状態）を維持するためには、オペアンプ２２の正側の入力端子の電位が、負側の入力端子に入力される基準電圧Ｖｒｅｆの電位よりも僅かに低くなる必要があるからである。ただし、オペアンプ２２の利得は、ほぼ無限大であるので、オペアンプ２２の正側の入力端子の電位と、負側の入力端子の電位とは、実質的に同じであるとみなせる程度に、近似した値になる。従って、電流Ｉ１は、オペアンプ２２の正側の入力端子の電位と、電流決定抵抗２３の抵抗値とに基づいて決定されるが、実質的には、負側の入力端子に入力される基準電圧Ｖｒｅｆの電位と、電流決定抵抗２３の抵抗値とに基づいて決定される。
【００３８】
また、上記の基準電圧Ｖｒｅｆと電流決定抵抗２３の抵抗値とは、これらの値に基づいて決定される電流Ｉ１が、ＬＥＤ２に流れる電流Ｉｄ（の平均値）と同じになるように設定されている。より具体的に言うと、基準電圧Ｖｒｅｆと電流決定抵抗２３の抵抗値とは、（基準電圧Ｖｒｅｆ／電流決定抵抗２３の抵抗値）＝｛（入力信号Ｖｉｎの電圧値−閾値電圧Ｖｔｈ）／抵抗４の抵抗値｝の関係が成立するような値に設定される。
【００３９】
上記のように、閾値電圧生成回路２０では、電流Ｉ１の値が、ＬＥＤ２に流れる電流Ｉｄの値（の平均値）と同じ値に設定されているため、第１のカレントミラー回路２５と第２のカレントミラー回路２６を用いて、図３中の電流Ｉ２、Ｉ３の値を、電流Ｉｄ（の平均値）と同じ値にできる。従って、ＬＥＤ２に流れる電流Ｉｄ（の平均値）と同じ値の電流を、閾値決定抵抗２７に流すことができる。ここで、閾値決定抵抗２７は、抵抗４と温度特性が同じであり、抵抗４と実質的に同じ抵抗値を有している。従って、上記のようにＬＥＤ２に流れる電流Ｉｄの平均値と同じ値の電流を、閾値決定抵抗２７に流すことにより、閾値決定抵抗２７で生じる電圧降下の値を、抵抗４で生じる電圧降下の値（Ｖｉｎ−Ｖａ）の平均値、即ち、（Ｖｉｎ−Ｖｔｈ）にすることができる。これにより、閾値電圧生成回路２０が、閾値電圧Ｖｔｈとして、抵抗４における端子電圧Ｖａの平均値に相当する値の電圧を出力することができる。
【００４０】
上記のように、電流決定回路２１は、実際には、オペアンプ２２における正側の入力端子の電位と、電流決定抵抗２３の抵抗値とに基づいて、ＬＥＤ２に流れる電流Ｉｄの値を決定する。けれども、実質的には、電流決定回路２１は、オペアンプ２２の負側の入力端子に入力される基準電圧Ｖｒｅｆの電位と、電流決定抵抗２３の抵抗値とに基づいて、ＬＥＤ２に流れる電流Ｉｄの値を決定する。電流決定抵抗２３には、この電流決定回路２１により決定された値の電流が流れる。閾値電圧生成回路２０は、第１のカレントミラー回路２５と第２のカレントミラー回路２６を用いて、電流決定抵抗２３に流れる電流Ｉ１と同じ値の電流を、閾値決定抵抗２７に流すことで、電流決定回路２１により決定された値の電流を閾値決定抵抗２７に流す。そして、閾値電圧生成回路２０は、入力信号源より入力される電圧（Ｖｉｎ）から、電流決定回路２１により決定された値の電流が閾値決定抵抗２７に流れたときに生じる電圧降下分を差し引いた電圧を、閾値電圧Ｖｔｈとして出力する。
【００４１】
ここで、電流決定回路２１は、実質的には、オペアンプ２２の負側の入力端子に入力される基準電圧Ｖｒｅｆの電位と、電流決定抵抗２３の抵抗値とに基づいて、ＬＥＤ２に流したい電流の値（電流Ｉ１及び電流Ｉ３の値）を決定する。従って、入力信号Ｖｉｎの電位が、上方又は下方に変動した場合でも、ＬＥＤ２に流したい電流の値は、ばらつかない。また、ＬＥＤ２に流したい電流の値（電流Ｉ１及び電流Ｉ３の値）が、ばらつかないので、閾値決定抵抗２７で生じる電圧降下の値（Ｖｉｎ−Ｖｔｈ）も、ばらつかない。すなわち、入力信号Ｖｉｎの電位が、上方又は下方に変動した場合でも、閾値電圧Ｖｔｈの電位、及び抵抗４における端子電圧Ｖａの電位が、入力信号Ｖｉｎの電位と同じ様に変化し、ＬＥＤ２に流したい電流の値（電流Ｉ１、Ｉ３の値）は、ばらつかない。従って、本閾値電圧生成回路２０を組み込んだ半導体リレー装置１は、（Ｖｉｎ−Ｖｔｈ）の値を一定の値に保つことができるので、図１に示される回路において、抵抗４及びＬＥＤ２に流れる電流Ｉｄの値を一定に保つことができる。
【００４２】
なお、本発明は、上記実施形態の構成に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。例えば、上記実施形態では、半導体リレー装置１に、図３に示される閾値電圧生成回路２０を組み込んだ場合の例を示したが、閾値電圧生成回路の構成は、図３に示される構成に限られない。また、本半導体リレー装置自体が、必ずしも閾値電圧Ｖｔｈの生成用の回路を備えている必要はない。また、上記実施形態では、請求項における発光素子が、ＬＥＤである場合の例を示したが、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子等の発光素子であってもよい。さらにまた、上記実施形態では、請求項におけるスイッチング素子が、エンハンスメント型のＭＯＳＦＥＴである場合の例を示したが、スイッチング素子は、デプレッション型のＭＯＳＦＥＴであってもよいし、バイポーラトランジスタであってもよい。
【符号の説明】
【００４３】
１    半導体リレー装置
２    ＬＥＤ（発光素子）
３    スイッチングＭＯＳＦＥＴ（スイッチング素子）
４    抵抗
５    コンパレータ
６    インダクタ
７    還流ダイオード
８    太陽電池（光−電気変換素子）
９    出力用ＭＯＳＦＥＴ
１０  充放電回路
２０  閾値電圧生成回路
２１  電流決定回路
２２  オペアンプ
２３  電流決定抵抗
２５  第１のカレントミラー回路（カレントミラー回路）
２６  第２のカレントミラー回路（カレントミラー回路）
２７  閾値決定抵抗
【図１】
2014017675.tif 000003
【図２】
2014017675.tif 000004
【図３】
2014017675.tif 000005
【図４】
2014017675.tif 000006