(57)【要約】【課題】製造コストの増大を伴うこと無く入力電流を検出することができる、平均電流モード制御によるブリッジレスＰＦＣコンバータを提供する。【解決手段】ブリッジレスＰＦＣコンバータにおいて、突入電流の制限が実施される期間中に、入力される交流電力の位相情報を入力電圧に基づいて検出しておき、突入電流の制限が解除されてＰＦＣ昇圧制御が実行される期間中に、グランド側の出力端から上下アームのグランド側へと流れる電流を検出し、当該電流に基づいて入力電流を算出することにより、高価なホール電流センサや高耐圧差動アンプを用いること無く、平均電流モードによるＰＦＣ昇圧制御に必要なパラメータである入力電流を得る。【選択図】図２
2014042432.tif 000002
【特許請求の範囲】
【請求項１】
１対の出力端と、
１対の入力端と、
前記１対の出力端に対して並列に接続された平滑用コンデンサと、
前記１対の出力端に対して並列に接続された第１アームであって、前記１対の出力端のグランド側から順に、第１寄生ダイオードを備える第１スイッチング素子と第１整流素子とが第１接続点において直列に接続されてなる第１アームと、
前記１対の出力端に対して並列に接続された第２アームであって、前記１対の出力端のグランド側から順に、第２寄生ダイオードを備える第２スイッチング素子と第２整流素子とが第２接続点において直列に接続されてなる第２アームと、
前記１対の入力端の一方と前記第１接続点との間に接続される第１昇圧用コイルと、
前記１対の入力端の他方と前記第２接続点との間に接続される第２昇圧用コイルと、
前記１対の入力端に入力される交流電力の電圧である入力電圧を検出する入力電圧検出手段と、
前記１対の出力端に出力される直流電力の電圧である出力電圧を検出する出力電圧検出手段と、
電源投入時に一時的に流れる大電流である突入電流を制限する突入電流制限手段と、
前記入力端に入力される交流電力の電流である入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記入力電圧の位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
制御手段と、
を備える、
ブリッジレスＰＦＣコンバータであって、
前記１対の出力端のグランド側の端子と前記平滑用コンデンサのグランド側の端子との合流点から前記第１スイッチング素子のグランド側の端子と前記第２スイッチング素子のグランド側の端子との合流点へと流れる昇圧用コイルの放電電流を検出する放電電流検出手段を更に備え、
前記制御手段が、
前記突入電流制限手段による突入電流の制限が実施される突入電流制限実施期間において、前記第１スイッチング素子及び前記第２スイッチング素子の両方を非導通状態とし、前記入力電圧の値に基づいて、前記入力電圧の位相情報を検出し、
前記突入電流制限手段による突入電流の制限が解除されて前記ＰＦＣ昇圧制御が実行される突入電流制限解除期間において、
前記放電電流の値に基づいて、昇圧用コイルの充電電流の値を算出し、
前記放電電流の値及び前記充電電流の値に基づいて、入力電流の値を算出し、
前記入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
ブリッジレスＰＦＣコンバータ。
【請求項２】
請求項１に記載のブリッジレスＰＦＣコンバータであって、
前記制御手段が、前記突入電流制限解除期間において、ある制御周期における放電電流の初期値と当該制御周知の直前の制御周期における放電電流の最終値とに基づく補間法により、当該制御周期における放電電流が流れた期間と当該制御周知の直前の制御周期における放電電流が流れた期間との間の期間における充電電流の値を算出する、
ブリッジレスＰＦＣコンバータ。
【請求項３】
請求項２に記載のブリッジレスＰＦＣコンバータであって、
前記補間法が線形補間法である、
ブリッジレスＰＦＣコンバータ。
【請求項４】
請求項１乃至３の何れか１項に記載のブリッジレスＰＦＣコンバータであって、
前記放電電流検出手段が、前記放電電流の経路に対して直列に接続された抵抗素子、及び当該抵抗素子の両端における電圧の差に基づく信号を増幅する差動アンプを含んでなり、これにより、前記放電電流の値に対応する信号を得る、
ブリッジレスＰＦＣコンバータ。
【請求項５】
請求項１乃至３の何れか１項に記載のブリッジレスＰＦＣコンバータであって、
前記放電電流検出手段が、前記放電電流の経路に対して直列に接続された一次コイルを有する電流検出用トランスを含んでなり、これにより、前記放電電流の値に対応する信号を得る、
ブリッジレスＰＦＣコンバータ。
【請求項６】
請求項１乃至５の何れか１項に記載のブリッジレスＰＦＣコンバータであって、
前記入力電圧の正半周成分に対応する半波整流後の値及び前記入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて前記入力電圧を検出する、
ブリッジレスＰＦＣコンバータ。
【請求項７】
請求項１乃至５の何れか１項に記載のブリッジレスＰＦＣコンバータであって、
前記入力電圧の正半周成分に対応する半波整流後の値及び前記入力電圧の負半周成分に対応する半波整流後の値の何れか一方のみに基づいて前記入力電圧を検出する、
ブリッジレスＰＦＣコンバータ。
【請求項８】
請求項１乃至５の何れか１項に記載のブリッジレスＰＦＣコンバータであって、
前記入力電圧の全波整流後の値に基づいて前記入力電圧を検出する、
ブリッジレスＰＦＣコンバータ。
【請求項９】
請求項８に記載のブリッジレスＰＦＣコンバータであって、
前記第１スイッチング素子及び前記第２スイッチング素子の両方を１つのゲート駆動用回路によって制御する、
ブリッジレスＰＦＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源装置に関し、特に整流ブリッジ回路を設けないブリッジレスブースト式（ＢＬＢ）の力率補正（ＰＦＣ）トポロジーを用いるスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、例えばスイッチング電源を始めとする交流入力直流出力電力変換器（ＡＣ−ＤＣコンバータ）（以降、単に「コンバータ」と称する場合がある）においては、例えば、ソフトスイッチング方式、同期整流方式、力率改善（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）の導入等による電力損失の低減がなされてきた。加えて、更なる電力損失の低減を目的として、ブリッジ整流器の排除（ブリッジレス化）も広く行われている。
【０００３】
上記のような種々のコンバータの中でも、ブリッジレスＰＦＣコンバータは、特に電力損失が小さいコンバータの１つとして挙げることができる。当該技術分野においては、ブリッジレスＰＦＣコンバータの制御方式として、例えば、平均電流モード制御、ピーク電流モード制御、及びワンサイクル制御等の、種々の制御方法が開発されてきた（例えば、特許文献１を参照）。
【０００４】
上記のような種々の制御方式の中でも、平均電流モード制御は、その性能の高さ及び理解の容易さ故に、最も広く採用されている制御方式の１つとして挙げることができる。当該制御方式においては、出力電圧の偏差（指令電圧値と実際の出力電圧値との差）で入力電圧信号を乗算することによって電流基準が生成され、当該電流基準に追従させるようにインダクタの平均電流が制御される。即ち、当該制御方式においては、入力電圧、入力電流、及び出力電圧を制御用パラメータとして検出する必要がある。
【０００５】
従来技術に係るブリッジレスＰＦＣコンバータにおいては、入力電流を検出する手段として、入力端に設けられたシャント抵抗と差動アンプとの組み合わせ又はホール電流センサが使用されることが一般的である。しかしながら、入力端に設けられたシャント抵抗と差動アンプとの組み合わせによって入力電流を検出する場合、高価な高耐圧差動アンプを採用する必要がある。また、ホール電流センサを採用する場合、ホール電流センサ自体が高価である。このように、何れの場合においても、入力電流を検出する手段が、ブリッジレスＰＦＣコンバータの製造コストを増大させる要因となっていた。
【０００６】
また、当該技術分野においては、例えば、上記のように入力電流を測定するのではなく、スイッチング素子と整流素子との直列接続点と交流入力電源の入力端との間に挿入される昇圧コイル（ブーストインダクタ）の充電電流から入力電流を推定しようとする技術も提案されている（例えば、特許文献２を参照）。しかしながら、このように推定される入力電流の値には、推定誤差が少なからず含まれるため、高い精度にて平均電流モード制御を行うことは困難である。
【０００７】
以上のように、当該技術分野においては、製造コストの増大を伴うこと無く入力電流を検出することができる、平均電流モード制御によるブリッジレスＰＦＣコンバータに対する継続的な要求が存在する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００７−５２７６８７号公報
【特許文献２】特開２０１１−１５２０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前述のように、当該技術分野においては、製造コストの増大を伴うこと無く入力電流を検出することができる平均電流モード制御によるブリッジレスＰＦＣコンバータに対する継続的な要求が存在する。
【００１０】
本発明は、かかる要求に応えるために為されたものである。即ち、本発明は、製造コストの増大を伴うこと無く入力電流を検出することができる、平均電流モード制御によるブリッジレスＰＦＣコンバータを提供することを１つの目的とする。
【課題を解決するための手段】
【００１１】
上記１つの目的は、
１対の出力端と、
１対の入力端と、
前記１対の出力端に対して並列に接続された平滑用コンデンサと、
前記１対の出力端に対して並列に接続された第１アームであって、前記１対の出力端のグランド側から順に、第１寄生ダイオードを備える第１スイッチング素子と第１整流素子とが第１接続点において直列に接続されてなる第１アームと、
前記１対の出力端に対して並列に接続された第２アームであって、前記１対の出力端のグランド側から順に、第２寄生ダイオードを備える第２スイッチング素子と第２整流素子とが第２接続点において直列に接続されてなる第２アームと、
前記１対の入力端の一方と前記第１接続点との間に接続される第１昇圧用コイルと、
前記１対の入力端の他方と前記第２接続点との間に接続される第２昇圧用コイルと、
前記１対の入力端に入力される交流電力の電圧である入力電圧を検出する入力電圧検出手段と、
前記１対の出力端に出力される直流電力の電圧である出力電圧を検出する出力電圧検出手段と、
電源投入時に一時的に流れる大電流である突入電流を制限する突入電流制限手段と、
前記入力端に入力される交流電力の電流である入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記入力電圧の位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
制御手段と、
を備える、
ブリッジレスＰＦＣコンバータであって、
前記１対の出力端のグランド側の端子と前記平滑用コンデンサのグランド側の端子との合流点から前記第１スイッチング素子のグランド側の端子と前記第２スイッチング素子のグランド側の端子との合流点へと流れる昇圧用コイルの放電電流を検出する放電電流検出手段を更に備え、
前記制御手段が、
前記突入電流制限手段による突入電流の制限が実施される突入電流制限実施期間において、前記第１スイッチング素子及び前記第２スイッチング素子の両方を非導通状態とし、前記入力電圧の値に基づいて、前記入力電圧の位相情報を検出し、
前記突入電流制限手段による突入電流の制限が解除されて前記ＰＦＣ昇圧制御が実行される突入電流制限解除期間において、
前記放電電流の値に基づいて、昇圧用コイルの充電電流の値を算出し、
前記放電電流の値及び前記充電電流の値に基づいて、入力電流の値を算出し、
前記入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
ブリッジレスＰＦＣコンバータによって達成される。
【発明の効果】
【００１２】
本発明によれば、製造コストの増大を伴うこと無く入力電流を検出することができる、平均電流モード制御によるブリッジレスＰＦＣコンバータを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】従来技術に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【図２】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【図３】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が正半周である場合における、ＰＦＣ昇圧制御実行時の電流の流れを表す模式的な回路図である。
【図４】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が負半周である場合における、ＰＦＣ昇圧制御実行時の電流の流れを表す模式的な回路図である。
【図５】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、放電電流検出手段によって検出される昇圧用コイルの放電電流の値に基づいて昇圧用コイルの充電電流の値を推測し、斯くして算出された充電電流及び放電電流の値に基づいて入力電流の値を導き出す手順を表すタイミング・チャートである。
【図６】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータの動作を説明するフローチャートである。
【図７】本発明のもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【図８】本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【図９】本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【図１０】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限実施期間中に、入力電圧の正半周成分に対応する半波整流後の値及び負半周成分に対応する半波整流後の値の何れか一方のみに基づいて、（ａ）入力電圧の絶対値を求める手順、及び（ｂ）入力電圧の位相情報を表すフラグを導き出す手順、を表すタイミング・チャートである。
【図１１】本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【図１２】本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が正半周であるか負半周であるかに拘わらず、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）を両方とも同じゲート駆動信号によって制御する場合における、昇圧用コイルの充電時の電流の流れを表す模式的な回路図である。
【図１３】本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。
【発明を実施するための形態】
【００１４】
前述のように、本発明の１つの目的は、製造コストの増大を伴うこと無く入力電流を検出することができる、平均電流モード制御によるブリッジレスＰＦＣコンバータを提供することである。本発明者は、上記目的を達成すべく鋭意研究の結果、ブリッジレスＰＦＣコンバータにおいて、突入電流の制限が実施される期間中に、入力される交流電力の位相情報を入力電圧に基づいて検出しておき、突入電流の制限が解除されてＰＦＣ昇圧制御が実行される期間中に、グランド側の出力端から上下アームのグランド側へと流れる電流を検出し、当該電流に基づいて入力電流を算出することにより、高価なホール電流センサや高耐圧差動アンプを用いること無く、平均電流モードによるＰＦＣ昇圧制御に必要なパラメータである入力電流を得ることができることを見出し、本発明を想到するに至ったものである。
【００１５】
即ち、本発明の第１の実施態様は、
１対の出力端と、
１対の入力端と、
前記１対の出力端に対して並列に接続された平滑用コンデンサと、
前記１対の出力端に対して並列に接続された第１アームであって、前記１対の出力端のグランド側から順に、第１寄生ダイオードを備える第１スイッチング素子と第１整流素子とが第１接続点において直列に接続されてなる第１アームと、
前記１対の出力端に対して並列に接続された第２アームであって、前記１対の出力端のグランド側から順に、第２寄生ダイオードを備える第２スイッチング素子と第２整流素子とが第２接続点において直列に接続されてなる第２アームと、
前記１対の入力端の一方と前記第１接続点との間に接続される第１昇圧用コイルと、
前記１対の入力端の他方と前記第２接続点との間に接続される第２昇圧用コイルと、
前記１対の入力端に入力される交流電力の電圧である入力電圧を検出する入力電圧検出手段と、
前記１対の出力端に出力される直流電力の電圧である出力電圧を検出する出力電圧検出手段と、
電源投入時に一時的に流れる大電流である突入電流を制限する突入電流制限手段と、
前記入力端に入力される交流電力の電流である入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記入力電圧の位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
制御手段と、
を備える、
ブリッジレスＰＦＣコンバータであって、
前記１対の出力端のグランド側の端子と前記平滑用コンデンサのグランド側の端子との合流点から前記第１スイッチング素子のグランド側の端子と前記第２スイッチング素子のグランド側の端子との合流点へと流れる昇圧用コイルの放電電流を検出する放電電流検出手段を更に備え、
前記制御手段が、
前記突入電流制限手段による突入電流の制限が実施される突入電流制限実施期間において、前記第１スイッチング素子及び前記第２スイッチング素子の両方を非導通状態とし、前記入力電圧の値に基づいて、前記入力電圧の位相情報を検出し、
前記突入電流制限手段による突入電流の制限が解除されて前記ＰＦＣ昇圧制御が実行される突入電流制限解除期間において、
前記放電電流の値に基づいて、昇圧用コイルの充電電流の値を算出し、
前記放電電流の値及び前記充電電流の値に基づいて、入力電流の値を算出し、
前記入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
ブリッジレスＰＦＣコンバータである。
【００１６】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータは、ブリッジレスＰＦＣコンバータとして一般的な構成を有する。より具体的には、本実施態様に係るブリッジレスＰＦＣコンバータは、
１対の出力端と、
１対の入力端と、
前記１対の出力端に対して並列に接続された平滑用コンデンサと、
前記１対の出力端に対して並列に接続された第１アームであって、前記１対の出力端のグランド側から順に、第１寄生ダイオードを備える第１スイッチング素子と第１整流素子とが第１接続点において直列に接続されてなる第１アームと、
前記１対の出力端に対して並列に接続された第２アームであって、前記１対の出力端のグランド側から順に、第２寄生ダイオードを備える第２スイッチング素子と第２整流素子とが第２接続点において直列に接続されてなる第２アームと、
前記１対の入力端の一方と前記第１接続点との間に接続される第１昇圧用コイルと、
前記１対の入力端の他方と前記第２接続点との間に接続される第２昇圧用コイルと、
前記１対の入力端に入力される交流電力の電圧である入力電圧を検出する入力電圧検出手段と、
前記１対の出力端に出力される直流電力の電圧である出力電圧を検出する出力電圧検出手段と、
電源投入時に一時的に流れる大電流である突入電流を制限する突入電流制限手段と、
前記入力端に入力される交流電力の電流である入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記入力電圧の位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する、
制御手段と、
を備える、
ブリッジレスＰＦＣコンバータである。
【００１７】
上記平滑用コンデンサは、上記１対の出力端に対して並列に接続されて、後述する昇圧コンバータからの出力電圧を平滑化することができる限り、如何なる構成を有するものであってもよい。かかる平滑用コンデンサは、例えばスイッチング電源を始めとする交流入力直流出力電力変換器（ＡＣ−ＤＣコンバータ）等において平滑用コンデンサとして一般的に使用される種々のコンデンサの中から適宜選択することができる。例えば、上記平滑用コンデンサの一例としては、例えば、電解コンデンサ等を挙げることができる。
【００１８】
また、上記第１アーム及び第２アームは所謂「上下アーム」に該当し、上記第１アーム及び第２アームの何れか一方が上アーム、残る他方が下アームとなる。個々のアームを構成するスイッチング素子及び整流素子は、それぞれ、かかるコンバータにおけるスイッチング素子及び整流素子として一般的に使用される種々のスイッチング素子及び整流素子の中から適宜選択することができる。例えば、上記スイッチング素子の一例としては、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等を挙げることができる。また、上記整流素子の一例としては、例えば、ダイオード等を挙げることができる。
【００１９】
更に、上記第１昇圧用コイル及び第２昇圧用コイルは、ブーストインダクタとも称され、それぞれ上記第１アーム及び第２アームと共に、昇圧コンバータを構成することができる限り、如何なる構成を有するものであってもよい。
【００２０】
また、上記入力電圧検出手段及び出力電圧検出手段は、それぞれ、上記１対の入力端に入力される交流電力の電圧である入力電圧及び上記１対の出力端に出力される直流電力の電圧である出力電圧を検出することができる限り、如何なる構成を有するものであってもよい。かかる入力電圧検出手段及び出力電圧検出手段の一例としては、例えば、それぞれ上記１対の入力端及び上記１対の出力端に対して並列に接続された分配抵抗を用いて分配電圧を測定するタイプのものを挙げることができる。
【００２１】
尚、上記１対の入力端に入力される交流電力の電圧である入力電圧を検出する入力電圧検出手段は、例えば、入力端の少なくとも何れか一方とグランドとの間に接続された分配抵抗を用いて分配電圧を測定するタイプのものであってもよい。また、入力電圧検出手段は、例えば、１対の入力端の各々に入力される交流電圧を半波整流して得られる結果を（例えば、アナログ回路等を用いてアナログ的に）合成した後に電圧値を検出してもよく、あるいは１対の入力端の各々に入力される交流電圧を半波整流して得られる結果の電圧値を検出した後に、それぞれの電圧値の検出結果を（例えば、マイコン等の制御装置を用いてデジタル的に、又はアナログ的に）合成してもよい。
【００２２】
加えて、上記突入電流制限手段は、電源投入時に一時的に流れる大電流である突入電流（「始動電流」と称する場合もある）を制限することができる限り、如何なる構成を有するものであってもよい。かかる突入電流制限手段の一例としては、例えば、上記入力端の少なくとも一方に直列に抵抗素子を接続し、突入電流が流れる虞が十分に小さくなったら当該抵抗素子をバイパスするような構成を有するものを挙げることができる。
【００２３】
更に、上記制御手段は、前記入力端に入力される交流電力の電流である入力電流の値、入力電圧の値、出力電圧の値、及び入力電圧の位相情報に基づき、平均電流モードにてＰＦＣ昇圧制御を実行することができる限り、如何なる構成を有するものであってもよい。例えば、上記制御手段は、指令電圧の値（Ｖｄｃｒｅｆ）と出力電圧の値（Ｖｄｃ）との差異に基づき出力電流の指令電流の値（Ｉｄｃｒｅｆ）を算出し、斯くして算出された出力電流の指令電流の値（Ｉｄｃｒｅｆ）と入力電圧の絶対値（Ｖａｃａｂｓ）とから入力電流の指令電流の値（Ｉａｃｒｅｆ）を算出し、更に、斯くして算出された入力電流の指令電流の値（Ｉａｃｒｅｆ）と入力電流の絶対値（Ｉａｃａｂｓ）との差異に基づいて上記第１及び第２スイッチング素子をパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）によって制御するためのパルス信号のデューティ比を算出し、斯くして算出されたデューティ比を実現すべく、出力モジュールを介して上記第１及び第２スイッチング素子を制御することにより、平均電流モードにてＰＦＣ昇圧制御を実行する。かかる制御手段の一例としては、例えば、マイコン等のデジタル式制御装置等を挙げることができる。
【００２４】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電流の値、入力電圧の値、出力電圧の値、及び入力電圧の位相情報に基づき、制御手段が平均電流モードにてＰＦＣ昇圧制御を実行する。当業者には周知であるように、ＰＦＣ昇圧制御においては、入力電流の波形を入力電圧の波形に対して相似とすることが望ましい。従って、ＰＦＣ昇圧制御を実行するためには、入力電圧の位相情報が必要である。
【００２５】
そこで、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、先ず、前記突入電流制限手段による突入電流の制限が実施される突入電流制限実施期間において、前記第１スイッチング素子及び前記第２スイッチング素子の両方を非導通状態とし、前記入力電圧の値に基づいて、前記入力電圧の位相情報を検出する。
【００２６】
上記突入電流制限実施期間においては、上記のように、第１スイッチング素子及び第２スイッチング素子の両方が非導通状態となる。この場合、第１スイッチング素子が備える第１寄生ダイオード及び第２スイッチング素子が備える第２寄生ダイオードと第１整流素子及び第２整流素子とは、所謂「単相ブリッジ形全波整流回路」を構成する。即ち、上記突入電流制限実施期間においては、本実施態様に係るブリッジレスＰＦＣコンバータは、昇圧動作は行わず、単なる全波整流動作を行う。
【００２７】
その結果、１対の入力端において、例えば、入力端に対して並列に接続された分配抵抗を用いて分配電圧を測定するタイプの入力電圧検出手段を用いて、交流電力の正半周及び負半周のそれぞれに対応する電圧を検出することができる。斯くして検出される入力電圧に基づいて、入力電圧が正半周及び負半周となるそれぞれのタイミングを含む位相情報を検出することができる。例えば、入力電圧の周波数及び位相の検出は、所謂「デジタル位相ロックループ（ＤＰＬＬ：Ｄｉｇｉｔａｌ  Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）法」によっても実現することができる。
【００２８】
次に、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記突入電流制限手段による突入電流の制限が解除されて前記ＰＦＣ昇圧制御が実行される突入電流制限解除期間において、前記制御部が、前記放電電流の値に基づいて、昇圧用コイルの充電電流の値を算出し、前記放電電流の値及び前記充電電流の値に基づいて、入力電流の値を算出し、前記入力電流の値、前記入力電圧の値、前記出力電圧の値、及び前記位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する。
【００２９】
ところが、従来技術に係るブリッジレスＰＦＣコンバータにおいては、前述のように、入力電流を検出する手段として、入力端に設けられたシャント抵抗と差動アンプとの組み合わせ又はホール電流センサが使用されることが一般的であった。しかしながら、入力端に設けられたシャント抵抗と差動アンプとの組み合わせによって入力電流を検出する場合、高価な高耐圧差動アンプを採用する必要がある。また、ホール電流センサを採用する場合、ホール電流センサ自体が高価である。このように、何れの場合においても、入力電流を検出する手段が、ブリッジレスＰＦＣコンバータの製造コストを増大させる要因となっていた。
【００３０】
ここで、従来技術に係るブリッジレスＰＦＣコンバータの構成及び動作について、添付図面を参照しながら、以下に説明する。図１は、前述のように、従来技術に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。図１に示すように、従来技術に係るブリッジレスＰＦＣコンバータは、１対の入力端の一方に配設されたホール電流センサによって入力電圧を検出する点を除き、基本的には、本実施態様に係るブリッジレスＰＦＣコンバータと同様の構成を有する。
【００３１】
即ち、図１に示すブリッジレスＰＦＣコンバータにおいては、ホール電流センサによって直接的に検出された入力電流の値（Ｉａｃ）をバイポーラ型のアナログ／デジタル変換器（Ａ／Ｄコンバータ）によってデジタル化し、斯くしてデジタル化された入力電流の値（Ｉａｃ）から入力電流の絶対値（Ｉａｃａｂｓ）を得ている。また、図１に示すブリッジレスＰＦＣコンバータにおいては、１対の入力端に対して並列に接続された分配抵抗を用いて測定される分配電圧から導かれる入力電圧の値（Ｖａｃ）をバイポーラ型のアナログ／デジタル変換器（Ａ／Ｄコンバータ）によってデジタル化し、斯くしてデジタル化された入力電圧の値（Ｖａｃ）から入力電圧の位相情報と共に、入力電圧の絶対値（Ｖａｃａｂｓ）を得ている。
【００３２】
上記において、図１に示すブリッジレスＰＦＣコンバータは、本実施態様に係るブリッジレスＰＦＣコンバータとは異なるが、出力電圧の値（Ｖｄｃ）を検出する方法については、本実施態様に係るブリッジレスＰＦＣコンバータと同様である。また、上記のようにして検出された入力電流の絶対値（Ｉａｃａｂｓ）、入力電圧の絶対値（Ｖａｃａｂｓ）、及び出力電圧の値（Ｖｄｃ）に基づき、平均電流モードにてＰＦＣ昇圧制御を実行する点についても、図１に示すブリッジレスＰＦＣコンバータは、本実施態様に係るブリッジレスＰＦＣコンバータと同様である。
【００３３】
しかしながら、上述のように、図１に示すブリッジレスＰＦＣコンバータにおいては、入力電流を検出する手段として、高価なホール電流センサを使用することから、その分、当該ブリッジレスＰＦＣコンバータの製造コストの増大が避けられないという問題があった。
【００３４】
一方、本実施態様に係るブリッジレスＰＦＣコンバータは、上述のように、前記１対の出力端のグランド側の端子と前記平滑用コンデンサのグランド側の端子との合流点から前記第１スイッチング素子のグランド側の端子と前記第２スイッチング素子のグランド側の端子との合流点へと流れる昇圧用コイルの放電電流を検出する放電電流検出手段を更に備える。即ち、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力端においてではなく、１対の出力端のグランド側の端子と前記平滑用コンデンサのグランド側の端子との合流点と、前記第１スイッチング素子のグランド側の端子と前記第２スイッチング素子のグランド側の端子との合流点と、の間において電流を検出する。
【００３５】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータの構成の一例につき、添付図面を参照しながら、以下に説明する。図２は、前述のように、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。図２に示す実施態様に係るブリッジレスＰＦＣコンバータは、負荷（ＲＬ）の両端に接続されている１対の出力端と、交流単相電源に接続されている１対の入力端（Ｌ及びＮ）と、前記１対の出力端に対して並列に接続された平滑用コンデンサ（Ｃ１）と、前記１対の出力端に対して並列に接続された第１アームであって、前記１対の出力端のグランド側から順に、第１寄生ダイオード（Ｄ７）を備える第１スイッチング素子（ＦＥＴ１）と第１整流素子（Ｄ１）とが第１接続点（ＶＰ１）において直列に接続されてなる第１アームと、前記１対の出力端に対して並列に接続された第２アームであって、前記１対の出力端のグランド側から順に、第２寄生ダイオード（Ｄ８）を備える第２スイッチング素子（ＦＥＴ２）と第２整流素子（Ｄ２）とが第２接続点（ＶＰ２）において直列に接続されてなる第２アームと、前記１対の入力端の一方（Ｌ）と前記第１接続点（ＶＰ１）との間に接続される第１昇圧用コイル（Ｌ１）と、前記１対の入力端の他方（Ｎ）と前記第２接続点（ＶＰ２）との間に接続される第２昇圧用コイル（Ｌ２）と、前記１対の入力端（Ｌ及びＮ）に入力される交流電力の電圧である入力電圧の値（Ｖａｃ）を検出する入力電圧検出手段（整流素子（Ｄ３）及び分配抵抗（Ｒ１及びＲ２）を含む）と、前記１対の出力端に出力される直流電力の電圧である出力電圧を検出する出力電圧検出手段（分配抵抗Ｒ３及びＲ４を含む）と、電源投入時に一時的に流れる大電流である突入電流を制限する突入電流制限手段と、前記１対の入力端（Ｌ及びＮ）に入力される交流電力の電流である入力電流の値（Ｉａｃ）、前記入力電圧の値（Ｖａｃ）、前記出力電圧の値（Ｖｄｃ）、及び前記入力電圧の位相情報に基づき、平均電流モードにてＰＦＣ昇圧制御を実行する制御手段（マイコン）と、を備える。
【００３６】
加えて、図２に示す実施態様に係るブリッジレスＰＦＣコンバータは、前記１対の出力端のグランド側の端子と前記平滑用コンデンサ（Ｃ１）のグランド側の端子との合流点から前記第１スイッチング素子（ＦＥＴ１）のグランド側の端子と前記第２スイッチング素子（ＦＥＴ２）のグランド側の端子との合流点へと流れる昇圧用コイル（Ｌ１及びＬ２）の放電電流を検出する放電電流検出手段（ＲＳ１）を更に備える。当該放電電流検出手段（ＲＳ１）は、グランド側の出力端から上下アームのグランド側へと流れる電流（昇圧用コイルの放電電流）を検出する電流センサを備える。かかるセンサは、例えば、シャント抵抗を用いるタイプのものであってもよく、あるいは上記電流の流路に介装された一次コイルを有する電流検出用トランス（ＣＴ：Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ）（「計器用変流器」とも称する場合がある）を用いるタイプのものであってもよい。これにより、図２に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、グランド側の出力端から上下アームのグランド側へと流れる電流（昇圧用コイルの放電電流）を放電電流検出手段（ＲＳ１）によって検出することができる。
【００３７】
尚、図２に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、例えば、ノイズ抑制等を目的として、前記１対の出力端のグランド側と前記入力端（Ｌ及びＮ）の各々との間に整流素子（Ｄ５及びＤ６）が接続されているが、かかる構成は必須の要件ではない。本発明の他の実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す他の模式的な回路図についても同様である。
【００３８】
上記のような構成を有する図２に示す実施態様に係るブリッジレスＰＦＣコンバータは、上述のように、突入電流制限手段による突入電流の制限が実施される突入電流制限実施期間において、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）の両方を非導通状態とし、入力電圧検出手段によって検出される入力電圧の値（Ｖａｃ）に基づいて、入力端（Ｌ及びＮ）に入力される交流電力の入力電圧の位相情報を検出する。尚、図２に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の入力端（Ｌ及びＮ）の一方（Ｌ）に接続された整流素子（Ｄ３）を介して分配抵抗（Ｒ１及びＲ２）に入力電圧の正半周半波整流成分が伝達され、分配抵抗（Ｒ１及びＲ２）を構成する抵抗素子（Ｒ２）において生ずる電圧降下に基づいて、入力電圧の値（Ｖａｃ）の正半周半波整流成分が検出され、斯くして検出された入力電圧の値（Ｖａｃ）の正半周半波整流成分に基づいて負半周整流成分が推測され、これらに基づいて入力電圧の値（Ｖａｃ）及び位相情報が検出される。
【００３９】
しかしながら、前述のように、入力電圧の値（Ｖａｃ）を検出し、これに基づいて、入力端に入力される交流電力の入力電圧の絶対値及び位相情報を検出する具体的な方法は、上記に限定されるものではない。即ち、入力電圧の絶対値及び位相情報は、例えば、１対の入力端（Ｌ及びＮ）の各々における入力電圧の半波整流後の値に基づいて検出してもよく、あるいは、例えば、図２に示す実施態様におけるように、１対の入力端（Ｌ及びＮ）の何れか一方における入力電圧の半波整流後の値に基づいて検出してもよい。更には、入力電圧の位相情報は、１対の入力端（Ｌ及びＮ）の両方における入力電圧の全波整流後の値に基づいて検出してもよい（詳細については後述する）。
【００４０】
次いで、図２に示す実施態様に係るブリッジレスＰＦＣコンバータは、上述のように、前記突入電流制限手段による突入電流の制限が解除されて前記ＰＦＣ昇圧制御が実行される突入電流制限解除期間において、前記制御手段が、前記放電電流の値に基づいて昇圧用コイルの充電電流の値を算出し、前記放電電流の値及び前記充電電流の値に基づいて入力電流の値（Ｉａｃ）を算出し、前記入力電流の値（Ｉａｃ）、前記入力電圧の値（Ｖａｃ）、前記出力電圧の値（Ｖｄｃ）、及び前記位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御を実行する。尚、図２に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、放電電流検出手段（ＲＳ１）による検出信号が制御手段（マイコン）に伝達され、ユニポーラ型のアナログ／デジタル変換器（Ａ／Ｄコンバータ）によってデジタル化され、斯くしてデジタル化された放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）から充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）を推測し、これらのデジタルデータを合成することにより、入力電流の絶対値（Ｉａｃａｂｓ）を得ている。
【００４１】
従って、本実施態様に係るブリッジレスＰＦＣコンバータが備える放電電流検出手段としては、高価な検出手段（例えば、高耐圧差動アンプとシャント抵抗との組み合わせ、ホール電流センサ等）を採用する必要が無い。換言すれば、本実施態様に係るブリッジレスＰＦＣコンバータが備える放電電流検出手段としては、安価な検出手段を採用することができる。かかる安価な検出手段の具体例としては、例えば、昇圧用コイルの放電電流の流路に介装されたシャント抵抗と安価な汎用の差動アンプとの組み合わせ、昇圧用コイルの放電電流の流路に介装された一次コイルを有する電流検出用トランス（ＣＴ）等、種々の構成を有する検出手段を挙げることができる（それぞれ、後に詳述する）。また、放電電流検出手段によって検出された検出信号に基づいて昇圧用コイルの放電電流の値を求める方法は、デジタル式であっても、あるいはアナログ式であってもよい。
【００４２】
但し、上記放電電流検出手段は、突入電流制限手段による突入電流の制限が解除されてＰＦＣ昇圧制御が実行される突入電流制限解除期間においては、昇圧用コイルの放電電流のみを検出する。換言すれば、ＰＦＣ昇圧制御が実行される期間においては、上記放電電流検出手段は、昇圧用コイルの放電電流しか検出することができず、昇圧用コイルの充電電流は検出することができない。従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいて入力電流を検出するためには、何等かの方法により昇圧用コイルの充電電流を特定し、当該充電電流及び上記放電電流に基づいて入力電流を求める必要がある。
【００４３】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける電流の流れの一例につき、添付図面を参照しながら、以下に説明する。図３は、前述のように、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が正半周である場合における、ＰＦＣ昇圧制御実行時の電流の流れを表す模式的な回路図である。一方、図４は、前述のように、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が負半周である場合における、ＰＦＣ昇圧制御実行時の電流の流れを表す模式的な回路図である。尚、以下の説明においては、出力端のグランド側から入力端へと向かう方向を負方向と規定し、負方向の逆の方向を正方向と規定するものとする。また、全ての電流値はベクトル値であるものとする。
【００４４】
前述のように、突入電流制限解除期間においては、突入電流制限手段による突入電流の制限を解除され、ＰＦＣ昇圧制御が実行される。この際、入力電圧が正半周である場合は、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させ、第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定することができる。一方、入力電圧が負半周である場合は、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させ、第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定することができる。
【００４５】
そこで、先ず、突入電流制限解除期間中に、入力電圧が正半周である場合における、昇圧制御実行時の電流の流れについて、図３を参照しながら詳しく説明する。この場合、上述のように、第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定し、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させる。この際、第１スイッチング素子（ＦＥＴ１）が導通状態（ＯＮ）にあるときは、図３（ａ）に示すように、正半周にある入力電流（Ｉａｃ＋）は、第１昇圧用コイル（Ｌ１）、第１スイッチング素子（ＦＥＴ１）、第２スイッチング素子（ＦＥＴ２）が備える第２寄生ダイオード（Ｄ８）、第２昇圧用コイル（Ｌ２）の順に流れる。この際、第１昇圧用コイル（Ｌ１）及び第２昇圧用コイル（Ｌ２）の充電が起こる。また、これらの昇圧用コイルの充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）は、放電電流検出手段（ＲＳ１）を通過しないため、放電電流検出手段（ＲＳ１）によって検出されない。
【００４６】
一方、第１スイッチング素子（ＦＥＴ１）が非導通状態（ＯＦＦ）にあるときは、図３（ｂ）に示すように、正半周にある入力電流（Ｉａｃ＋）は、第１昇圧用コイル（Ｌ１）、第１整流素子（Ｄ１）、負荷（ＲＬ）、放電電流検出手段（ＲＳ１）、第２スイッチング素子（ＦＥＴ２）が備える第２寄生ダイオード（Ｄ８）、第２昇圧用コイル（Ｌ２）の順に流れる。この際、第１昇圧用コイル（Ｌ１）及び第２昇圧用コイル（Ｌ２）からの放電が起こる。また、これらの昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）は、放電電流検出手段（ＲＳ１）を通過するため、放電電流検出手段（ＲＳ１）によって検出される。
【００４７】
即ち、突入電流制限解除期間中に、入力電圧が正半周である場合においては、上述のように、第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定し、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させる。この場合、第１スイッチング素子（ＦＥＴ１）が導通状態（ＯＮ）であるときは、昇圧用コイル（Ｌ１及びＬ２）の充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）は、放電電流検出手段（ＲＳ１）を通過しない。一方、第１スイッチング素子（ＦＥＴ１）が非導通状態（ＯＦＦ）であるときは、昇圧用コイル（Ｌ１及びＬ２）の放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）は、放電電流検出手段（ＲＳ１）を通過する。従って、前述のように、突入電流制限解除期間において、入力電圧が正半周である場合は、放電電流検出手段（ＲＳ１）は、昇圧用コイル（Ｌ１及びＬ２）の放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）しか検出することができず、昇圧用コイルの充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）は検出することができない。
【００４８】
次に、突入電流制限解除期間中に、入力電圧が負半周である場合における、昇圧制御実行時の電流の流れについて、図４を参照しながら詳しく説明する。この場合、上述のように、第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定し、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させる。この際、第２スイッチング素子（ＦＥＴ２）が導通状態（ＯＮ）にあるときは、図４（ａ）に示すように、負半周にある入力電流（Ｉａｃ−）は、第２昇圧用コイル（Ｌ２）、第２スイッチング素子（ＦＥＴ２）、第１スイッチング素子（ＦＥＴ１）が備える第１寄生ダイオード（Ｄ７）、第１昇圧用コイル（Ｌ１）の順に流れる。この際、第１昇圧用コイル（Ｌ１）及び第２昇圧用コイル（Ｌ２）の充電が起こる。また、これらの昇圧用コイルの充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）は、放電電流検出手段（ＲＳ１）を通過しないため、放電電流検出手段（ＲＳ１）によって検出されない。
【００４９】
一方、第２スイッチング素子（ＦＥＴ２）が非導通状態（ＯＦＦ）にあるときは、図４（ｂ）に示すように、負半周にある入力電流（Ｉａｃ−）は、第２昇圧用コイル（Ｌ２）、第２整流素子（Ｄ２）、負荷（ＲＬ）、放電電流検出手段（ＲＳ１）、第１スイッチング素子（ＦＥＴ１）が備える第１寄生ダイオード（Ｄ７）、第１昇圧用コイル（Ｌ１）の順に流れる。この際、第１昇圧用コイル（Ｌ１）及び第２昇圧用コイル（Ｌ２）からの放電が起こる。また、これらの昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）は、放電電流検出手段（ＲＳ１）を通過するため、放電電流検出手段（ＲＳ１）によって検出される。
【００５０】
即ち、突入電流制限解除期間中に、入力電圧が負半周である場合においては、上述のように、第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定し、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させる。この場合、第２スイッチング素子（ＦＥＴ２）が導通状態（ＯＮ）であるときは、昇圧用コイル（Ｌ１及びＬ２）の充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）は、放電電流検出手段（ＲＳ１）を通過しない。一方、第２スイッチング素子（ＦＥＴ２）が非導通状態（ＯＦＦ）であるときは、昇圧用コイル（Ｌ１及びＬ２）の放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）は、放電電流検出手段（ＲＳ１）を通過する。従って、前述のように、突入電流制限解除期間において、入力電圧が負半周である場合もまた、放電電流検出手段（ＲＳ１）は、昇圧用コイル（Ｌ１及びＬ２）の放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）しか検出することができず、昇圧用コイルの充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）は検出することができない。
【００５１】
以上のように、本実施態様に係るブリッジレスＰＦＣコンバータは、昇圧用コイルの放電電流を検出する放電電流検出手段を備えているものの、入力電流そのもの又は昇圧用コイルの充電電流を検出する手段を備えていない。従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいて入力電流を検出するためには、上述のように、何等かの方法により昇圧用コイルの充電電流を特定し、当該充電電流及び上記放電電流に基づいて入力電流を求める必要がある。
【００５２】
例えば、本実施態様に係るブリッジレスＰＦＣコンバータにおいて放電電流検出手段によって検出された放電電流の値に基づいて昇圧用コイルの充電電流の値を算出する処理を、マイコン等のデジタル式制御装置等によって行おうとする場合は、放電電流検出手段によって検出された放電電流の値に対応する信号を、アナログ／デジタル変換器（Ａ／Ｄコンバータ）によってデジタル化する必要がある。
【００５３】
しかしながら、上述のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、突入電流制限解除期間中、入力電圧が正半周である場合は、第１スイッチング素子（ＦＥＴ１）が非導通状態（ＯＦＦ）にあるときに、昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）は放電電流検出手段（ＲＳ１）を通過して検出され、入力電圧が負半周である場合は、第２スイッチング素子（ＦＥＴ２）が非導通状態（ＯＦＦ）にあるときに、昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）は放電電流検出手段（ＲＳ１）を通過して検出される。つまり、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、突入電流制限解除期間中、スイッチング動作をさせるスイッチング素子が非導通状態（ＯＦＦ）にあるときにのみ昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）が流れ、放電電流検出手段（ＲＳ１）によって検出される。
【００５４】
従って、上述した放電電流検出手段によって検出された放電電流の値に対応する信号を例えばアナログ／デジタル変換器（Ａ／Ｄコンバータ）等によってデジタル化する処理は、少なくともスイッチング動作をさせるスイッチング素子が非導通状態（ＯＦＦ）にあるときにのみ有効（イネーブル）にすればよい。
【００５５】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電流の導出手順の一例につき、添付図面を参照しながら、以下に説明する。図５は、前述のように、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、放電電流検出手段によって検出される昇圧用コイルの放電電流の値に基づいて昇圧用コイルの充電電流の値を推測し、斯くして算出された充電電流及び放電電流の値に基づいて入力電流の値を導き出す手順を表すタイミング・チャートである。
【００５６】
図５に示されている実施態様に係るブリッジレスＰＦＣコンバータにおいては、放電電流検出手段によって検出された放電電流の値に対応する信号をデジタル化する処理の有効／無効を、図５の最上段に示されているスイッチング素子（ＦＥＴ）のゲート駆動用フラグのＯＮ／ＯＦＦに基づいて制御している。具体的には、図５に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、図５の上から２段目に示されているように、スイッチング素子（ＦＥＴ）のゲート駆動用フラグがＯＦＦになるタイミングに合わせて、放電電流の値に対応する信号のアナログ／デジタル変換（Ａ／Ｄ変換）を有効（イネーブル）に設定し、スイッチング素子（ＦＥＴ）のゲート駆動用フラグが再びＯＮになってから所定の短い時間が経過したタイミングにおいて、放電電流の値に対応する信号のアナログ／デジタル変換（Ａ／Ｄ変換）を無効（ディスエイブル）に設定している。
【００５７】
上記により、図５に示されている実施態様に係るブリッジレスＰＦＣコンバータにおいては、図５の上から３段目において太い実線によって示されているように、スイッチング素子（ＦＥＴ）が非導通状態（ＯＦＦ）にあるときにのみ流れる放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）が得られる。しかしながら、上述のように、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にあるときに流れる充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）については、本実施態様に係るブリッジレスＰＦＣコンバータが備える放電電流検出手段によっては検出されない。従って、図５の上から３段目において細い破線によって示されている、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にあるときに流れる充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）の値に対応する充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）もまた、Ａ／Ｄ変換によっては得られない。
【００５８】
しかしながら、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にある特定の期間の前後には、スイッチング素子（ＦＥＴ）が非導通状態（ＯＦＦ）にある期間が存在し、これらの期間においては放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）がそれぞれ検出され、これらの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）がそれぞれ得られる。従って、これらの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）に基づいて、充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）の値に対応する充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）の値を算出することができる。これにより、これらの放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）及び充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）に基づいて、入力電流（Ｉａｃ）の絶対値（Ｉａｃａｂｓ）に対応するデジタルデータを算出し、入力電流（Ｉａｃ）の絶対値（Ｉａｃａｂｓ）を求めることができる。
【００５９】
尚、昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値（図５に示されている実施態様においては、放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ））に基づいて、昇圧用コイルの充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）の値（図５に示されている実施態様においては、充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ））を算出するための具体的な方法は特に限定されず、当該技術分野において知られている種々の方法から適宜選択することができる。例えば、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にある特定の期間における充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ））を、当該期間の前後に存在する、スイッチング素子（ＦＥＴ）が非導通状態（ＯＦＦ）にある期間における放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）に基づく補間法（内挿法）によって算出してもよい。また、当該補間法（内挿法）は、例えば、線形補間法（線形内挿法）であってもよい。
【００６０】
尚、図５に示されている実施態様においては、線形補間法（線形内挿法）によって、放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値（放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ））から、充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）の値（充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ））を算出している。当該算出手順につき、ここで図５を再び参照しながら詳細に説明する。上述のように、図５の上から３段目において太い実線によって示されているように、スイッチング素子（ＦＥＴ）が非導通状態（ＯＦＦ）にあるときにのみ流れる放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）が得られる。しかしながら、上述のように、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にあるときに流れる充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）については、本実施態様に係るブリッジレスＰＦＣコンバータが備える放電電流検出手段によっては検出されない。
【００６１】
ここで、突入電流制限解除期間における特定の制御周期において得られる放電電流は、昇圧用コイルに充電された電力が放電されるのに伴って小さくなる。従って、特定の制御周期における放電電流については、その初期値が最も大きく、その最終値が最も小さい。図５においては、ｎ番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）について、初期値（最大値）Ｉｍａｘ（ｎ）が時刻ｔｍａｘ（ｎ）において検出され、最終値（最小値）Ｉｍｉｎ（ｎ）が時刻ｔｍｉｎ（ｎ）において検出されたこととする。従って、次のｎ＋１番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）については、初期値（最大値）Ｉｍａｘ（ｎ＋１）が時刻ｔｍａｘ（ｎ＋１）において検出され、最終値（最小値）Ｉｍｉｎ（ｎ＋１）が時刻ｔｍｉｎ（ｎ＋１）において検出されたこととなる。
【００６２】
次に、上記ｎ番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）とｎ＋１番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）との間の期間（即ち、時刻ｔｍｉｎ（ｎ）と時刻ｔｍａｘ（ｎ＋１）との間の期間）における充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）を線形補間法（線形内挿法）によって求める。上記のように、ｎ番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）の時刻ｔｍｉｎ（ｎ）における最終値はＩｍｉｎ（ｎ）であり、ｎ＋１番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）の時刻ｔｍａｘ（ｎ＋１）における初期値はＩｍａｘ（ｎ＋１）である。
【００６３】
従って、線形補間法（線形内挿法）によれば、図５の最下段において太い実線によって表されているように、時刻ｔｍｉｎ（ｎ）と時刻ｔｍａｘ（ｎ＋１）との間の期間内の時刻ｔにおける充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）は、ｎ番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）の時刻ｔｍｉｎ（ｎ）における最終値Ｉｍｉｎ（ｎ）と、ｎ＋１番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）の時刻ｔｍａｘ（ｎ＋１）における初期値Ｉｍａｘ（ｎ＋１）とを結ぶ直線によって表すことができる。即ち、時刻ｔｍｉｎ（ｎ）と時刻ｔｍａｘ（ｎ＋１）との間の期間内の時刻ｔにおける充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）は、以下の式（１）によって表すことができる。
【００６４】
【数１】
2014042432.tif 000003
【００６５】
上記のように、図５に示されている実施態様に係るブリッジレスＰＦＣコンバータにおいては、放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）に基づいて充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）を算出することができる。上述のように、本実施態様に係るブリッジレスＰＦＣコンバータへの入力電流としては、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にある期間においては昇圧用コイルの充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）が流れ、スイッチング素子（ＦＥＴ）が非導通状態（ＯＦＦ）にある期間においては昇圧用コイルの放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）が流れる。従って、充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）の値に対応する充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）と放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）とを合成することにより、入力電流（Ｉａｃ）の絶対値（Ｉａｃａｂｓ）に対応するデジタルデータを算出し、入力電流（Ｉａｃ）の絶対値（Ｉａｃａｂｓ）を求めることができる。また、入力電圧が正周期であるか否かに関する情報も得られる場合は、入力電流（Ｉａｃ）の瞬時値もまた復調することができる。
【００６６】
但し、図５に示されている方法によって放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）に基づいて充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）を算出する場合は、上記のように、ｎ番目に得られた放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）の時刻ｔｍｉｎ（ｎ）における最終値Ｉｍｉｎ（ｎ）が特定された後に、時刻ｔｍｉｎ（ｎ）と時刻ｔｍａｘ（ｎ＋１）との間の期間内の時刻ｔにおける充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）が算出される。従って、かかる方法によって放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）に基づいて充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ）を算出する場合は、入力電流（Ｉａｃ）の絶対値（Ｉａｃａｂｓ）は、ＰＷＭ制御周期の１周期後に復調されることとなる。
【００６７】
また、図５に示されている実施態様においては、線形補間法（線形内挿法）によって、放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値（放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ））から、充電電流（ＩＬ１＿ｃ＝ＩＬ２＿ｃ）の値（充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ））を算出したが、放電電流に基づいて充電電流を特定する具体的な手法は、上述のように、かかる線形補間法（線形内挿法）等に限定されるものではなく、当該技術分野において知られている種々の方法から適宜選択することができる。
【００６８】
以上のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、突入電流の制限が実施される期間中に、入力される交流電力の位相情報を入力電圧に基づいて検出しておき、突入電流の制限が解除されてＰＦＣ昇圧制御が実行される期間中に、グランド側の出力端から上下アームのグランド側へと流れる電流（放電電流）を検出し、当該放電電流に基づいて特定される充電電流及び放電電流から入力電流を算出することにより、高価なホール電流センサや高耐圧差動アンプを用いること無く、平均電流モードによるＰＦＣ昇圧制御に必要なパラメータである入力電流を得ることができる。結果として、本実施態様に係るブリッジレスＰＦＣコンバータによれば、製造コストの増大を伴うこと無く入力電流を検出して、平均電流モード制御にて、ブリッジレスＰＦＣコンバータを制御することができる。
【００６９】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータの動作の一例について、添付図面を参照しながら、以下に説明する。図６は、前述のように、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータの動作を説明するフローチャートである。図６に示すように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、先ず、当該ブリッジレスＰＦＣコンバータにおいて突入電流制限手段による突入電流の制限が実施されている突入電流制限実施期間中に、ステップＳ０１において、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）の両方を非導通状態（ＯＦＦ）とし、入力電圧の値（Ｖａｃ）に基づいて、入力電圧の位相情報を検出する。
【００７０】
ここで、入力電圧の位相情報とは、例えば、入力電圧の周期等を含む情報であり、例えば、入力電圧の最大振幅、波形、ゼロクロス点のタイミング、入力電圧が正周期であるか否か等に関する情報を更に含んでいてもよい。かかる入力電圧の位相情報は、例えば、本実施態様に係るブリッジレスＰＦＣコンバータが備える入力電圧検出手段によって検出される入力電圧の推移に基づいて特定することができる。尚、図６に示すフローチャートは、入力電圧が正周期であるか否か等に関する情報を含む場合における本実施態様に係るブリッジレスＰＦＣコンバータの動作を説明している。
【００７１】
尚、入力電圧の値（Ｖａｃ）に基づいて、入力電圧の位相情報を検出する具体的な方法は、例えば、ブリッジレスＰＦＣコンバータの構成等に応じて適宜選択することができる。位相情報を検出する方法の１つの例としては、例えば、入力電圧検出手段によって検出される１対の入力端のそれぞれについての入力電圧の半波整流後の値から特定される入力電圧の推移及びゼロクロス点に基づいて入力電圧の位相情報を検出する方法を挙げることができる。また、位相情報を検出する方法のもう１つの例としては、例えば、入力電圧検出手段によって検出される１対の入力端の何れか一方についての入力電圧の半波整流後の値から特定される入力電圧の推移及びゼロクロス点に基づいて入力電圧の位相情報を検出する方法を挙げることができる。更に、位相情報を検出する方法のもう１つの例としては、例えば、入力電圧検出手段によって検出される入力電圧の全波整流後の値から特定される入力電圧の推移及びゼロクロス点に基づいて、入力電圧の位相情報を検出する方法を挙げることができる。
【００７２】
上記のようにステップＳ０１において入力電圧の位相情報を検出したら、次のステップＳ０２において、突入電流制限手段による突入電流の制限を解除し、ＰＦＣ昇圧制御が実行される突入電流制限解除期間へと移行する。次いで、ステップＳ０３において、入力端に入力される交流電力の電圧（入力電圧）が正半周であるか否かを判定する。上記ステップＳ０３において入力電圧が正半周ではない（即ち、負半周である）と判定される場合（ステップＳ０３：Ｎｏ）、次のステップＳ０４において、第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）とし、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させる。一方、上記ステップＳ０３において入力電圧が正半周であると判定される場合（ステップＳ０３：Ｙｅｓ）、次のステップＳ０５において、第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）とし、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させる。
【００７３】
尚、入力電圧が正半周である場合及び負半周である場合の何れの場合においても、次のステップＳ０６において、放電電流検出手段によって検出される昇圧用コイルの放電電流及び当該放電電流に基づいて推測される昇圧用コイルの充電電流から入力電流を導き出す。そして、斯くして導き出される入力電流、入力電圧検出手段によって検出される入力電圧、出力電圧検出手段によって検出される出力電圧、及び制御手段によって検出される位相情報を用いて、平均電流モードにてＰＦＣ昇圧制御を実行することができる。
【００７４】
以上のように、本実施態様に係るブリッジレスＰＦＣコンバータによれば、突入電流の制限が実施される期間中に、入力される交流電力の位相情報を入力電圧に基づいて検出しておき、突入電流の制限が解除されてＰＦＣ昇圧制御が実行される期間中に、グランド側の出力端から上下アームのグランド側へと流れる電流（昇圧用コイルの放電電流）を検出し、当該電流に基づいて昇圧用コイルの充電電流を推測し、斯くして得られた放電電流と充電電流とを合成して、入力電流を導き出す。これにより、本実施態様に係るブリッジレスＰＦＣコンバータによれば、高価なホール電流センサや高耐圧差動アンプを用いること無く、平均電流モードによるＰＦＣ昇圧制御に必要なパラメータである入力電流を得ることができる。従って、本実施態様によれば、製造コストの増大を伴うこと無く入力電流を検出して平均電流モードにてＰＦＣ昇圧制御を実行するブリッジレスＰＦＣコンバータを提供することができる。
【００７５】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、突入電流の制限が解除されてＰＦＣ昇圧制御が実行される期間中に、グランド側の出力端から上下アームのグランド側へと流れる電流（昇圧用コイルの放電電流）を検出し、当該電流に基づいて昇圧用コイルの充電電流を推測し、斯くして得られた放電電流と充電電流とを合成して、入力電流を導き出す。図５を参照しながら説明したように、昇圧用コイルの放電電流から充電電流を推測する具体的な手法としては、例えば、スイッチング素子（ＦＥＴ）が導通状態（ＯＮ）にある特定の期間における充電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｃ））を、当該期間の前後に存在する、スイッチング素子（ＦＥＴ）が非導通状態（ＯＦＦ）にある期間における放電電流（ＩＬ１＿ｒｃ＝ＩＬ２＿ｒｃ）の値に対応する放電電流デジタルデータ（Ｉｒｓ１ｄｃ＿ｒｃ）に基づく補間法（内挿法）によって算出する方法を挙げることができる。
【００７６】
従って、本発明の第２の実施態様は、
本発明の前記第１の実施態様に係るブリッジレスＰＦＣコンバータであって、
前記制御手段が、前記突入電流制限解除期間において、ある制御周期における放電電流の初期値と当該制御周知の直前の制御周期における放電電流の最終値とに基づく補間法により、当該制御周期における放電電流が流れた期間と当該制御周知の直前の制御周期における放電電流が流れた期間との間の期間における充電電流の値を算出する、
ブリッジレスＰＦＣコンバータである。
【００７７】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記制御手段が、前記突入電流制限解除期間において、ある制御周期における放電電流の初期値と当該制御周知の直前の制御周期における放電電流の最終値とに基づく補間法（内挿法）により、当該制御周期における放電電流が流れた期間と当該制御周知の直前の制御周期における放電電流が流れた期間との間の期間における充電電流の値を算出する。これにより、本実施態様に係るブリッジレスＰＦＣコンバータによれば、突入電流制限手段による突入電流の制限が解除されてＰＦＣ昇圧制御が実行される突入電流制限解除期間において、放電電流検出手段によって検出される放電電流の値に基づいて、昇圧用コイルの充電電流の値を容易に算出することができる。従って、本実施態様に係るブリッジレスＰＦＣコンバータによれば、放電電流及び充電電流の値に基づいて入力電流の値を容易に算出することができる。また、上述のように、当該補間法（内挿法）は、例えば、線形補間法（線形内挿法）であってもよい。
【００７８】
従って、本発明の第３の実施態様は、
本発明の前記第２の実施態様に係るブリッジレスＰＦＣコンバータであって、
前記補間法が線形補間法である、
ブリッジレスＰＦＣコンバータである。
【００７９】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記補間法（内挿法）が線形補間法（線形内挿法）である。これにより、本実施態様に係るブリッジレスＰＦＣコンバータによれば、突入電流制限手段による突入電流の制限が解除されてＰＦＣ昇圧制御が実行される突入電流制限解除期間において、放電電流検出手段によって検出される放電電流の値に基づいて、昇圧用コイルの充電電流の値をより一層容易に算出することができる。従って、本実施態様に係るブリッジレスＰＦＣコンバータによれば、放電電流及び充電電流の値に基づいて入力電流の値をより一層容易に算出することができる。
【００８０】
尚、本実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間において、ある制御周期における放電電流の初期値と当該制御周知の直前の制御周期における放電電流の最終値とに基づく線形補間法（線形内挿法）により、当該制御周期における放電電流が流れた期間と当該制御周知の直前の制御周期における放電電流が流れた期間との間の期間における充電電流の値を算出する具体的な手法については、図５を参照しながら既に説明したので、ここでは重複して説明はしない。
【００８１】
ところで、上述したように、本発明に係るブリッジレスＰＦＣコンバータが備える放電電流検出手段の具体例としては、例えば、昇圧用コイルの放電電流の流路に介装されたシャント抵抗と安価な汎用の差動アンプとの組み合わせ、昇圧用コイルの放電電流の流路に介装された一次コイルを有する電流検出用トランス（ＣＴ）等、種々の構成を有する検出手段を挙げることができる。また、放電電流検出手段によって検出された検出信号に基づいて昇圧用コイルの放電電流の値を求める方法は、デジタル式であっても、あるいはアナログ式であってもよい。
【００８２】
従って、本発明の第４の実施態様は、
本発明の前記第１乃至前記第３の実施態様の何れか１つに係るブリッジレスＰＦＣコンバータであって、
前記放電電流検出手段が、前記放電電流の経路に対して直列に接続された抵抗素子、及び当該抵抗素子の両端における電圧の差に基づく信号を増幅する差動アンプを含んでなり、これにより、前記放電電流の値に対応する信号を得る、
ブリッジレスＰＦＣコンバータである。
【００８３】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記放電電流検出手段が、前記放電電流の経路に対して直列に接続された抵抗素子、及び当該抵抗素子の両端における電圧の差に基づく信号を増幅する差動アンプを含んでなる。これにより、放電電流の大きさに応じた電圧降下が抵抗素子において発生し、当該電圧降下に応じた電位差に基づく信号を差動アンプが増幅して、放電電流の値に対応する信号を得る。
【００８４】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電流の導出手順の一例につき、添付図面を参照しながら、以下に説明する。図７は、前述のように、本発明のもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。図７に示すように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、放電電流の値に対応する信号を得る手段として、放電電流の流路に介装されたシャント抵抗の両端における電圧の差に基づく信号を増幅する差動アンプと当該差動アンプからの出力信号に対してリミッタ処理を実施するリミッタとの組み合わせを含む構成が採用されている。
【００８５】
より詳しくは、図７に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の出力端のグランド（ＰＧＮＤ１）側の端子と平滑用コンデンサ（Ｃ１）のグランド（ＰＧＮＤ１）側の端子との合流点から第１スイッチング素子（ＦＥＴ１）のグランド（ＰＧＮＤ）側の端子と第２スイッチング素子（ＦＥＴ２）のグランド（ＰＧＮＤ）側の端子との合流点へと流れる昇圧用コイルの放電電流の経路に対して直列に接続された第１抵抗素子（ＲＳ１）、当該第１抵抗素子（ＲＳ１）の両端における電圧の差に基づく信号を増幅する第１差動アンプ（ＯＰＡ１）、及び当該第１差動アンプ（ＯＰＡ１）からの出力信号に対してリミッタ処理を実施する第１リミッタ（ＬＭＴ１）を含んでなる。尚、図７に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、第１抵抗素子（ＲＳ１）と第１差動アンプ（ＯＰＡ１）との間にローパスフィルタ（ＬＰＦ）が配設されているが、かかる構成は必須の要件ではない。
【００８６】
上記のような構成を有する本実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の出力端のグランド（ＰＧＮＤ１）側の端子と平滑用コンデンサ（Ｃ１）のグランド（ＰＧＮＤ１）側の端子との合流点から第１スイッチング素子（ＦＥＴ１）のグランド（ＰＧＮＤ）側の端子と第２スイッチング素子（ＦＥＴ２）のグランド（ＰＧＮＤ）側の端子との合流点に向かって（負方向に）第１抵抗素子（ＲＳ１）を流れる昇圧用コイルの放電電流が正の出力となるように、第１差動アンプ（ＯＰＡ１）の極性が設定される。次に、第１差動アンプ（ＯＰＡ１）からの出力のうち、負の出力をカットし、正の出力を通す（即ち、正電流をカットし、負電流を通す）ように、第１リミッタ（ＬＭＴ１）が配設される。かかる構成により、昇圧用コイルの放電電流の値に対応する正の信号が得られる。
【００８７】
尚、図７に示した構成においては、上述のように、第１差動アンプ（ＯＰＡ１）からの出力信号に対してリミッタ処理を実施する第１リミッタ（ＬＭＴ１）が配設されている。当該第１リミッタ（ＬＭＴ１）は、第１差動アンプ（ＯＰＡ１）からの出力のうち（負方向に流れる放電電流に対応する）正の出力信号のみが流れるように第１差動アンプ（ＯＰＡ１）からの出力を半波整流する。しかしながら、昇圧用コイルの放電電流は負方向にのみ流れるので、第１リミッタ（ＬＭＴ１）を配設しなくても、第１差動アンプ（ＯＰＡ１）からの出力信号は正の出力信号のみとなる。即ち、図７に示した構成において第１差動アンプ（ＯＰＡ１）の出力側に設けられている第１リミッタ（ＬＭＴ１）は、意図せぬ極性を有する信号が制御回路に入力されるのを防止するための保護回路として配設されているものであり、第１リミッタ（ＬＭＴ１）は、本実施態様に係るブリッジレスＰＦＣコンバータにおける必須の構成要素ではない。
【００８８】
上記のようにして得られた昇圧用コイルの放電電流の値（に対応する正の出力信号）は、例えば、マイコン等のデジタル式制御装置等に送られ、上述のように、放電電流の値に基づいて、昇圧用コイルの充電電流の値が算出され、斯くして得られた放電電流及び充電電流の値に基づいて入力電流の値が算出され、斯くして得られた入力電流の値、入力電圧の値、出力電圧の値、及び入力電圧の位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御が実行される。この際、制御装置に送られる差動アンプからの出力信号は、上述のように、正の出力信号のみとなるように差動アンプの極性が設定される。また、負の出力信号が誤って制御装置に送られることを防止する保護回路として、差動アンプの出力側にリミッタを配設してもよい。従って、図７に示すような構成は、昇圧用コイルの放電電流に基づいて入力電流を導き出す処理を実行する制御装置（例えば、マイコン等）が、ユニポーラ型である場合に適している。
【００８９】
また、一般に、ユニポーラ型の制御装置を用いるシステムにおいては、負の信号が制御装置へと送られて制御装置の故障等を生ずる等の問題を招かないように、制御装置への入力信号の伝達経路にリミッタを配設することが広く行われている。従って、ユニポーラ型の制御装置を用いるブリッジレスＰＦＣコンバータに対して、図７に示す実施態様を適用する場合にいては、既存のリミッタを使用することができるので、製造コストの増大を抑制することができる。
【００９０】
ところで、上述したように、本発明に係るブリッジレスＰＦＣコンバータにおいて昇圧用コイルの放電電流の値に対応する信号を得る手段の構成としては、当該放電電流の流路に介装された一次コイルを有する電流検出用トランス（ＣＴ）を含んでなる構成を挙げることができる。
【００９１】
従って、本発明の第５の実施態様は、
本発明の前記第１乃至前記第３の実施態様の何れか１つに係るブリッジレスＰＦＣコンバータであって、
前記放電電流検出手段が、前記放電電流の経路に対して直列に接続された一次コイルを有する電流検出用トランスを含んでなり、これにより、前記放電電流の値に対応する信号を得る、
ブリッジレスＰＦＣコンバータである。
【００９２】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記放電電流検出手段が、前記放電電流の経路に対して直列に接続された一次コイルを有する電流検出用トランスを含んでなる。これにより、電流検出用トランスにおいて、一次コイルに流れる放電電流の方向及び大きさに対応した誘導電流が二次コイルに誘起される。かかる構成を有する本実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の出力端のグランド（ＰＧＮＤ１）側の端子と平滑用コンデンサ（Ｃ１）のグランド（ＰＧＮＤ１）側の端子との合流点から第１スイッチング素子（ＦＥＴ１）のグランド（ＰＧＮＤ）側の端子と第２スイッチング素子（ＦＥＴ２）のグランド（ＰＧＮＤ）側の端子との合流点に向かって（負方向に）電流検出用トランスの一次コイルを流れる昇圧用コイルの放電電流が正の出力となるように、電流検出用トランスの極性が設定される。
【００９３】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電流の導出手順の一例につき、添付図面を参照しながら、以下に説明する。図８は、前述のように、本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。図８に示すように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、昇圧用コイルの放電電流の経路に対して直列に接続された一次コイルを有する第１電流検出用トランス（ＣＴ１）、及び当該第１電流検出用トランス（ＣＴ１）が有する二次コイルに対して直列に接続された第１トランス整流素子（ＴＤ１）を含む構成が採用されている。
【００９４】
より詳しくは、図８示す実施態様に係るブリッジレスＰＦＣコンバータにおいて、１対の出力端のグランド（ＰＧＮＤ１）側の端子と平滑用コンデンサ（Ｃ１）のグランド（ＰＧＮＤ１）側の端子との合流点から第１スイッチング素子（ＦＥＴ１）のグランド（ＰＧＮＤ）側の端子と第２スイッチング素子（ＦＥＴ２）のグランド（ＰＧＮＤ）側の端子との合流点に向かって（負方向に）流れる昇圧用コイルの放電電流を検出する放電電流検出手段は、放電電流の経路に対して直列に接続された一次コイルを有する第１電流検出用トランス（ＣＴ１）を含んでなる。当該第１電流検出用トランス（ＣＴ１）においては、昇圧用コイルの充電電流が（負方向に）一次コイルに流れた場合に、正の信号を出力する方向の誘導電流が二次コイルに誘起されるように構成されている。次に、第１電流検出用トランス（ＣＴ１）からの出力のうち、負の出力をカットし、正の出力を通す（即ち、正電流をカットし、負電流を通す）ように、第１トランス整流素子（ＴＤ１）が配設される。かかる構成により、昇圧用コイルの放電電流の値に対応する正の信号が得られる。
【００９５】
尚、図８に示した構成においては、上述のように、第１電流検出用トランス（ＣＴ１）からの出力信号に対してリミッタ処理を実施する第１トランス整流素子（ＴＤ１）が配設されている。当該第１トランス整流素子（ＴＤ１）は、第１電流検出用トランス（ＣＴ１）からの出力のうち（負方向に流れる放電電流に対応する）正の出力信号のみが流れるように第１電流検出用トランス（ＣＴ１）からの出力を半波整流する。しかしながら、昇圧用コイルの放電電流は負方向にのみ流れるので、第１トランス整流素子（ＴＤ１）を配設しなくても、第１電流検出用トランス（ＣＴ１）からの出力信号は正の出力信号のみとなる。即ち、図８に示した構成において第１電流検出用トランス（ＣＴ１）の出力側に設けられている第１トランス整流素子（ＴＤ１）は、意図せぬ極性を有する信号が制御回路に入力されるのを防止するための保護回路として配設されているものであり、第１トランス整流素子（ＴＤ１）は、本実施態様に係るブリッジレスＰＦＣコンバータにおける必須の構成要素ではない。
【００９６】
上記のようにして得られた昇圧用コイルの放電電流の値（に対応する正の出力信号）は、例えば、マイコン等のデジタル式制御装置等に送られ、上述のように、放電電流の値に基づいて、昇圧用コイルの充電電流の値が算出され、斯くして得られた放電電流及び充電電流の値に基づいて入力電流の値が算出され、斯くして得られた入力電流の値、入力電圧の値、出力電圧の値、及び位相情報に基づいて、平均電流モードにてＰＦＣ昇圧制御が実行される。この際、制御装置に送られる電流検出用トランスからの出力信号は、上述のように、正の出力信号のみとなるように電流検出用トランスの極性が設定される。また、負の出力信号が誤って制御装置に送られることを防止する保護回路として、電流検出用トランスの出力側にトランス整流素子を配設してもよい。従って、図８に示すような構成もまた、昇圧用コイルの放電電流に基づいて入力電流を導き出す処理を実行する制御装置（例えば、マイコン等）が、ユニポーラ型である場合に適している。
【００９７】
ところで、前述のように、入力電圧の値（Ｖａｃ）を検出し、これに基づいて、入力端に入力される交流電力の入力電圧の絶対値及び位相情報を検出する具体的な方法は、特に限定されるものではない。即ち、入力電圧の絶対値及び位相情報は、例えば、１対の入力端（Ｌ及びＮ）の各々における入力電圧の半波整流後の値に基づいて検出してもよく、あるいは、例えば、図２に示す実施態様におけるように、１対の入力端（Ｌ及びＮ）の何れか一方における入力電圧の半波整流後の値に基づいて検出してもよい。更には、入力電圧の位相情報は、１対の入力端（Ｌ及びＮ）の両方における入力電圧の全波整流後の値に基づいて検出してもよい。
【００９８】
例えば、昇圧用コイルの放電電流を検出する放電電流検出手段としてシャント抵抗と差動アンプとの組み合わせ及び電流検出用トランスをそれぞれ採用した上述の実施態様に係るブリッジレスＰＦＣコンバータの具体例を示す添付図面（それぞれ、図７及び図８）においては、１対の入力端（Ｌ及びＮ）の各々における入力電圧の半波整流後の値（即ち、入力電圧の正半周及び負半周に対応する半波整流後の値）に基づいて、入力電圧の位相情報を検出する。かかる構成においては、入力電圧の正半周及び負半周のそれぞれについて半波整流された入力電圧を検出することができる。従って、かかる構成によれば、入力電圧の絶対値及び位相情報の何れをも容易に求めることができ、入力電圧が正半周であるか負半周であるかの区別も容易である。
【００９９】
従って、本発明の第６の実施態様は、
本発明の前記第１乃至前記第５の実施態様の何れか１つに係るブリッジレスＰＦＣコンバータであって、
前記入力電圧の正半周成分に対応する半波整流後の値及び前記入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて前記入力電圧を検出する、
ブリッジレスＰＦＣコンバータである。
【０１００】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記入力電圧の正半周成分に対応する半波整流後の値及び前記入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて前記入力電圧を検出する。これにより、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧の絶対値及び位相情報の何れをも容易に求めることができ、入力電圧が正半周であるか又は負半周であるかをも容易に区別することができる。
【０１０１】
尚、上記のように、入力電圧の正半周成分に対応する半波整流後の値及び入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて入力電圧を検出し、斯くして検出された入力電圧の値に基づいて入力電圧の位相情報を検出することができるブリッジレスＰＦＣコンバータの構成の具体例としては、例えば、前述した図７及び図８に示したブリッジレスＰＦＣコンバータを挙げることができる。尚、図７及び図８に示したブリッジレスＰＦＣコンバータは、放電電流検出手段の構成が異なる点を除き、同じ構成を有するので、以下の説明においては、図７を参照しながら、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電圧検出手段の構成の一例について詳細に述べる。
【０１０２】
図７に示した実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の入力端の両方（Ｌ及びＮ）に接続された整流素子（それぞれ、Ｄ４及びＤ３）を介して分配抵抗（それぞれ、Ｒ１とＲ２との組み合わせ及びＲ１′とＲ２′との組み合わせ）に入力電圧の正半周半波整流成分及び正半周半波整流成分がそれぞれ伝達され、分配抵抗（それぞれ、Ｒ１とＲ２との組み合わせ及びＲ１′とＲ２′との組み合わせ）を構成する抵抗素子（それぞれ、Ｒ２及びＲ２′）において生ずる電圧降下に基づいて、入力電圧の値（Ｖａｃ）の正半周半波整流成分及び正半周半波整流成分がそれぞれ検出される。
【０１０３】
従って、図７に示した実施態様に係るブリッジレスＰＦＣコンバータにおいては、上記のようにして検出された入力電圧の値（Ｖａｃ）の正半周半波整流成分と正半周半波整流成分とを合成することにより、入力電圧の絶対値（Ｖａｃａｂｓ）を容易に導き出すことができる、これに加えて、図７に示した実施態様に係るブリッジレスＰＦＣコンバータにおいては、整流素子Ｄ４及び分配抵抗（Ｒ１及びＲ２）を構成する抵抗素子Ｒ２を介して検出される入力電圧は正半周成分であり、整流素子Ｄ３及び分配抵抗（Ｒ１′及びＲ２′）を構成する抵抗素子Ｒ２′を介して検出される入力電圧は負半周成分である。従って、図７に示した実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧が正半周であるか又は負半周であるかをも容易に区別することができる。
【０１０４】
ところで、前述のように、入力電圧の値（Ｖａｃ）を検出し、これに基づいて、入力端に入力される交流電力の入力電圧の絶対値及び位相情報を検出する具体的な方法は、特に限定されるものではない。即ち、入力電圧の絶対値及び位相情報は、例えば、１対の入力端（Ｌ及びＮ）の各々における入力電圧の半波整流後の値に基づいて検出してもよく、あるいは、例えば、図２に示す実施態様におけるように、１対の入力端（Ｌ及びＮ）の何れか一方における入力電圧の半波整流後の値に基づいて検出してもよい。更には、入力電圧の絶対値及び位相情報は、１対の入力端（Ｌ及びＮ）の両方における入力電圧の全波整流後の値に基づいて検出してもよい。
【０１０５】
例えば、前述のように、図２に示した実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の入力端（Ｌ及びＮ）の一方（Ｌ）に接続された整流素子（Ｄ３）を介して分配抵抗（Ｒ１及びＲ２）に入力電圧の正半周半波整流成分が伝達され、分配抵抗（Ｒ１及びＲ２）を構成する抵抗素子（Ｒ２）において生ずる電圧降下に基づいて、入力電圧の値（Ｖａｃ）の正半周半波整流成分が検出され、斯くして検出された入力電圧の値（Ｖａｃ）の正半周半波整流成分に基づいて負半周整流成分が推測され、これらに基づいて入力電圧の値（Ｖａｃ）及び位相情報が検出される。
【０１０６】
従って、本発明の第７の実施態様は、
本発明の前記第１乃至前記第５の実施態様の何れか１つに係るブリッジレスＰＦＣコンバータであって、
前記入力電圧の正半周成分に対応する半波整流後の値及び前記入力電圧の負半周成分に対応する半波整流後の値の何れか一方のみに基づいて前記入力電圧を検出する、
ブリッジレスＰＦＣコンバータである。
【０１０７】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、前記入力電圧の正半周成分に対応する半波整流後の値及び前記入力電圧の負半周成分に対応する半波整流後の値の何れか一方のみに基づいて前記入力電圧を検出する。このため、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧の正半周成分に対応する半波整流後の値及び入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて入力電圧を検出する実施態様に係るブリッジレスＰＦＣコンバータとは異なり、入力電圧の正半周成分に対応する半波整流後の値又は負半周成分に対応する半波整流後の値の何れか一方についてしか、入力電圧を検出できない。従って、入力電圧の絶対値及び位相情報を求めるためには、入力電圧の正半周成分に対応する半波整流後の値又は負半周成分に対応する半波整流後の値の検出することができる一方に基づいて、検出することができない他方を何等かの方法によって推測して、これらを合成する必要がある。
【０１０８】
しかしながら、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧の正半周成分に対応する半波整流後の値及び入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて入力電圧を検出する実施態様に係るブリッジレスＰＦＣコンバータと比較して、入力電圧検出手段の構成を大幅に簡素化することができる（例えば、入力電圧検出手段を構成する部品の点数は約半分となる）。その結果、本実施態様に係るブリッジレスＰＦＣコンバータによれば、簡素化された構成により製造コストを抑えつつ、入力電圧の絶対値及び位相情報の何れをも容易に求めることができ、入力電圧が正半周であるか又は負半周であるかをも容易に区別することができる。
【０１０９】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電圧の値及び位相情報の検出手順の一例につき、添付図面を参照しながら、以下に説明する。図９は、前述のように、本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。尚、図９に示すブリッジレスＰＦＣコンバータの構成は、１対の入力端（Ｌ及びＮ）の何れか一方における入力電圧の半波整流後の値に基づいて入力電圧の値及び位相情報を検出する点を除き、図７に示したブリッジレスＰＦＣコンバータと同じ構成を有する。
【０１１０】
図９に示すように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、例えば、図２に示した実施態様に係るブリッジレスＰＦＣコンバータと同様に、１対の入力端（Ｌ及びＮ）の一方（Ｌ）に接続された整流素子（Ｄ３）を介して分配抵抗（Ｒ１及びＲ２）に入力電圧の正半周半波整流成分が伝達され、分配抵抗（Ｒ１及びＲ２）を構成する抵抗素子（Ｒ２）において生ずる電圧降下に基づいて、入力電圧の値（Ｖａｃ）の正半周半波整流成分が検出され、斯くして検出された入力電圧の値（Ｖａｃ）の正半周半波整流成分に基づいて負半周整流成分が推測され、これらに基づいて入力電圧の値（Ｖａｃ）及び位相情報が検出される。
【０１１１】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータが備える入力電圧検出手段においては、入力電圧の負半周半波整流成分を直接検出することができないため、入力電圧の値（Ｖａｃ）及び位相情報を求めるためには、入力電圧の負半周半波整流成分を何等かの方法により導き出し、正半周半波整流成分と合成する必要がある。
【０１１２】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電圧の絶対値及び位相情報の検出手順の一例につき、添付図面を参照しながら、以下に説明する。図１０は、前述のように、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限実施期間中に、入力電圧の正半周成分に対応する半波整流後の値及び負半周成分に対応する半波整流後の値の何れか一方のみに基づいて、（ａ）入力電圧の絶対値を求める手順、及び（ｂ）入力電圧の位相情報を表すフラグを導き出す手順、を表すタイミング・チャートである。
【０１１３】
先ず、図１０（ａ）を参照しながら、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限実施期間中に、入力電圧の正半周成分に対応する半波整流後の値に基づいて、入力電圧の負半周成分に対応する半波整流後を推測し、これらを合成して入力電圧の絶対値を求める手順について説明する。図１０に係る実施態様においては、最上段に示すように、入力電圧の値（Ｖａｃ）は正半周から始まる正弦波として表される。しかしながら、上述した図９に示したような構成を有する入力電圧検出手段においては、上述したように入力電圧の正半周半波整流成分（Ｖａｃ＋）しか検出することができない。斯くして検出される入力電圧の正半周半波整流成分（Ｖａｃ＋）を、図１０（ａ）の上から２段目に示す。
【０１１４】
しかしながら、交流電力である入力電圧の負半周半波整流成分（Ｖａｃ−）は、入力電圧の正半周半波整流成分（Ｖａｃ＋）に対して、位相が１８０°遅れ、極性が逆になった成分である筈である。従って、交流電力である入力電圧の負半周半波整流成分（Ｖａｃ−）の絶対値は、入力電圧の正半周半波整流成分（Ｖａｃ＋）に対して、位相が１８０°遅れた成分である筈である。そこで、図１０（ａ）の上から３段目に示すように、入力電圧の正半周半波整流成分（Ｖａｃ＋）の位相を１８０°遅らせるだけで、入力電圧の負半周半波整流成分（Ｖａｃ−）の絶対値を容易に導き出すことができる。斯くして導き出された入力電圧の負半周半波整流成分（Ｖａｃ−）の絶対値を、入力電圧検出手段によって検出された入力電圧の正半周半波整流成分（Ｖａｃ＋）と合成することにより、図１０（ａ）の最下段に示すように、入力電圧の絶対値（Ｖａｃａｂｓ）を得ることができる（（Ｖａｃ＋）＋（Ｖａｃ−）＝Ｖａｃａｂｓ）。
【０１１５】
次に、図１０（ｂ）を参照しながら、本発明の１つの実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限実施期間中に、入力電圧の正半周成分に対応する半波整流後の値に基づいて、入力電圧の位相情報を表すフラグを導き出す手順について説明する。図１０（ｂ）においても、入力電圧の値（Ｖａｃ）は、正半周から始まる正弦波として最上段に示されている。また、上述した図９に示したような構成を有する入力電圧検出手段において検出される入力電圧の正半周半波整流成分（Ｖａｃ＋）についても、図１０（ａ）と同様に、上から２段目に示されている。
【０１１６】
上記のように、入力電圧の負半周半波整流成分（Ｖａｃ−）は検出されないが、入力電圧の正半周半波整流成分（Ｖａｃ＋）が検出されない期間においては、入力電圧は負半周にある筈である。従って、入力電圧のゼロクロス点を境として、入力電圧の正半周半波整流成分（Ｖａｃ＋）が検出される期間は正半周、入力電圧の正半周半波整流成分（Ｖａｃ＋）が検出されない期間は負半周とみなすことができる筈である。
【０１１７】
より詳しくは、例えば、図１０（ｂ）の上から２段目及び最下段に示すように、１つ目のゼロクロス点が検出されたときに、その直前の半周において入力電圧の正半周整流成分（Ｖａｃ＋）の値が所定の閾値（Ｖｒｅｆ）を超えている期間が存在することから、その直前の半周は正半周であり、次の半周は負半周である筈であることを特定することができる。一方、２つ目のゼロクロス点が検出されたときには、その直前の半周において入力電圧の正半周整流成分（Ｖａｃ＋）の値が所定の閾値（Ｖｒｅｆ）を超えている期間が存在しないことから、その直前の半周は負半周であり、次の半周は正半周である筈であることを特定することができる。斯くして、図１０（ｂ）の上から３段目に示す入力電圧の負半周半波整流成分（Ｖａｃ−）の絶対値を使用すること無く、入力電圧の極性フラグ（Ｖａｃｐｎｆｇ）を生成することができる。これにより、入力電圧が正半周であるか負半周であるかの区別も容易となる。
【０１１８】
ところで、前述のように、入力電圧の値（Ｖａｃ）を検出し、これに基づいて、入力端に入力される交流電力の入力電圧の絶対値及び位相情報を検出する具体的な方法は、特に限定されるものではない。即ち、入力電圧の絶対値及び位相情報は、例えば、１対の入力端（Ｌ及びＮ）の各々における入力電圧の半波整流後の値に基づいて検出してもよく、あるいは、１対の入力端（Ｌ及びＮ）の何れか一方における入力電圧の半波整流後の値に基づいて検出してもよい。更には、入力電圧の絶対値及び位相情報は、１対の入力端（Ｌ及びＮ）の両方における入力電圧の全波整流後の値に基づいて検出してもよい。
【０１１９】
従って、本発明の第８の実施態様は、
本発明の前記第１乃至前記第５の実施態様の何れか１つに係るブリッジレスＰＦＣコンバータであって、
前記入力電圧の全波整流後の値に基づいて前記入力電圧を検出する、
ブリッジレスＰＦＣコンバータである。
【０１２０】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧の全波整流後の値に基づいて入力電圧を検出する。従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧検出手段によって検出される入力電圧は全波整流されているため、入力電圧が正半周であるか負半周であるかの区別を可能とする情報を得ることができない。
【０１２１】
従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、図３及び図４を参照しながら上述したような、突入電流制限解除期間において、入力電圧が正半周である場合には第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定し、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させ、入力電圧が負半周である場合には第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定し、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させるという制御を行うことはできない。
【０１２２】
しかしながら、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧が正半周であるか負半周であるかに拘わらず、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）を両方とも同じゲート駆動信号によって制御することにより、平均電流モードにてＰＦＣ昇圧制御を問題無く実行することができる。結果として、本実施態様に係るブリッジレスＰＦＣコンバータによれば、１つのゲート駆動用回路により２つのスイッチング素子を制御することができ、入力電圧が正半周であるか負半周であるかを区別する必要も無いため、極めて簡素な制御機構により、平均電流モードにおけるＰＦＣ昇圧制御を実現することができる。
【０１２３】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける入力電圧の値及び位相情報の検出手順の一例につき、添付図面を参照しながら、以下に説明する。図１１は、前述のように、本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。尚、図１１に示すブリッジレスＰＦＣコンバータの構成は、１対の入力端の両方（Ｌ及びＮ）にそれぞれ接続された整流素子（それぞれ、Ｄ４及びＤ３）を介して引き出された入力電圧の正半周整流成分及び負半周整流成分（絶対値）を分配抵抗（Ｒ１及びＲ２）の上流側（入力端側）で合流させてから分配抵抗（Ｒ１及びＲ２）に導く点を除き、図７に示したブリッジレスＰＦＣコンバータと同じ構成を有する。
【０１２４】
上記のように、図１１に示す実施態様に係るブリッジレスＰＦＣコンバータにおいては、１対の入力端（Ｌ及びＮ）のそれぞれに接続された整流素子（Ｄ４及びＤ３）により半波整流された入力電圧の正半周半波整流成分が合流された後に分配抵抗（Ｒ１及びＲ２）に伝達される。即ち、分配抵抗（Ｒ１及びＲ２）に伝達されるのは、全波整流後の入力電圧に対応する電流である。かかる電流が分配抵抗（Ｒ１及びＲ２）に伝達されるので、分配抵抗（Ｒ１及びＲ２）を構成する抵抗素子（Ｒ２）において生ずる電圧降下に基づいて、入力電圧の絶対値及び位相情報を検出することができる。
【０１２５】
従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいても、入力電圧の正半周成分に対応する半波整流後の値及び入力電圧の負半周成分に対応する半波整流後の値の両方に基づいて入力電圧を検出する実施態様に係るブリッジレスＰＦＣコンバータと比較して、入力電圧検出手段の構成を大幅に簡素化することができる（１対の入力端のそれぞれに接続される整流素子を除き、入力電圧検出手段を構成する部品の点数は約半分となる）。その結果、本実施態様に係るブリッジレスＰＦＣコンバータによれば、簡素化された構成により製造コストを抑えつつ、入力電圧の絶対値及び位相情報の何れをも容易に求めることができる。
【０１２６】
しかしながら、上述のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧検出手段によって検出される入力電圧は全波整流されているため、入力電圧が正半周であるか負半周であるかの区別を可能とする情報を得ることができない。その結果、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、図３及び図４に示したような、入力電圧の極性（正半周であるか負半周であるか）に応じて、第１スイッチング素子（ＦＥＴ１）と第２スイッチング素子（ＦＥＴ２）とで異なるゲート駆動制御を実行することはできない。
【０１２７】
にも拘わらず、上述のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、極めて簡素な制御機構により、平均電流モードにおけるＰＦＣ昇圧制御を実現することができる。ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける突入電流制限解除期間中のＰＦＣ昇圧制御実行時の電流の流れにつき、図３及び図４を再び参照しながら、以下に説明する。
【０１２８】
図３は、前述のように、本実施態様とは異なる別の実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が正半周である場合における、ＰＦＣ昇圧制御実行時の電流の流れを表す模式的な回路図である。一方、図４は、前述のように、本実施態様とは異なる別の実施態様に係るブリッジレスＰＦＣコンバータにおいて、突入電流制限解除期間中に、入力電圧が負半周である場合における、ＰＦＣ昇圧制御実行時の電流の流れを表す模式的な回路図である。尚、以下の説明においても、出力端のグランド側から入力端へと向かう方向を負方向と規定し、負方向の逆の方向を正方向と規定するものとする。また、全ての電流値はベクトル値であるものとする。
【０１２９】
前述のように、突入電流制限解除期間においては、突入電流制限手段による突入電流の制限を解除され、ＰＦＣ昇圧制御が実行される。この際、図３及び図４に示した実施態様においては、入力電圧が正半周である場合は、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させ、第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定することができる。一方、入力電圧が負半周である場合は、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させ、第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定することができる。しかしながら、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、上述のように、入力電圧検出手段によって検出される入力電圧は全波整流されているため、入力電圧が正半周であるか負半周であるかの区別を可能とする情報を得ることができない。
【０１３０】
そこで、先ず、突入電流制限解除期間中に、入力電圧が正半周である場合における、昇圧制御実行時の電流の流れについて、図３を参照しながら改めて説明する。この場合、前述のように、図３に示した実施態様においては、第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定し、第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させる。この際、第１スイッチング素子（ＦＥＴ１）が導通状態（ＯＮ）にあるときは、図３（ａ）に示したように、正半周にある入力電流（Ｉａｃ＋）は、第１昇圧用コイル（Ｌ１）、第１スイッチング素子（ＦＥＴ１）、第２スイッチング素子（ＦＥＴ２）が備える第２寄生ダイオード（Ｄ８）、第２昇圧用コイル（Ｌ２）の順に流れる。
【０１３１】
しかしながら、この際、図３（ａ）とは異なり、第２スイッチング素子（ＦＥＴ２）が第１スイッチング素子（ＦＥＴ１）と同様に導通状態（ＯＮ）になっていても、正半周にある入力電流（Ｉａｃ＋）が、第２スイッチング素子（ＦＥＴ２）が備える第２寄生ダイオード（Ｄ８）ではなく、第２スイッチング素子（ＦＥＴ２）そのものを介して流れる点を除き、上記と同様の経路を流れることができる（図１２（ａ）を参照）。
【０１３２】
一方、第１スイッチング素子（ＦＥＴ１）が非導通状態（ＯＦＦ）にあるときは、図３（ｂ）に示したように、正半周にある入力電流（Ｉａｃ＋）は、第１昇圧用コイル（Ｌ１）、第１整流素子（Ｄ１）、負荷（ＲＬ）、放電電流検出手段（ＲＳ１）、第２スイッチング素子（ＦＥＴ２）が備える第２寄生ダイオード（Ｄ８）、第２昇圧用コイル（Ｌ２）の順に流れる。この際、図３（ｂ）に示したように、第２スイッチング素子（ＦＥＴ２）は第１スイッチング素子（ＦＥＴ１）と同様に非導通状態（ＯＦＦ）になっている。
【０１３３】
以上のように、突入電流制限解除期間中に、入力電圧が正半周である場合において、図３を参照しながら前述したように第２スイッチング素子（ＦＥＴ２）を非導通状態（ＯＦＦ）に固定し且つ第１スイッチング素子（ＦＥＴ１）のみをスイッチング動作させるのではなく、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）の両方を同様にスイッチング動作させても、正半周にある入力電流（Ｉａｃ＋）が流れる経路は基本的に変わらないことが判る。
【０１３４】
次に、突入電流制限解除期間中に、入力電圧が負半周である場合における、昇圧制御実行時の電流の流れについて、図４を参照しながら改めて説明する。この場合、前述のように、図４に示した実施態様においては、第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定し、第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させる。この際、第２スイッチング素子（ＦＥＴ２）が導通状態（ＯＮ）にあるときは、図４（ａ）に示したように、負半周にある入力電流（Ｉａｃ−）は、第２昇圧用コイル（Ｌ２）、第２スイッチング素子（ＦＥＴ２）、第１スイッチング素子（ＦＥＴ１）が備える第１寄生ダイオード（Ｄ７）、第１昇圧用コイル（Ｌ１）の順に流れる。
【０１３５】
しかしながら、この際、図４（ａ）とは異なり、第１スイッチング素子（ＦＥＴ１）が第２スイッチング素子（ＦＥＴ２）と同様に導通状態（ＯＮ）になっていても、負半周にある入力電流（Ｉａｃ−）が、第１スイッチング素子（ＦＥＴ１）が備える第１寄生ダイオード（Ｄ７）ではなく、第１スイッチング素子（ＦＥＴ１）そのものを介して流れる点を除き、上記と同様の経路を流れることができる（図１２（ｂ）を参照）。
【０１３６】
一方、第２スイッチング素子（ＦＥＴ２）が非導通状態（ＯＦＦ）にあるときは、図４（ｂ）に示したように、負半周にある入力電流（Ｉａｃ−）は、第２昇圧用コイル（Ｌ２）、第２整流素子（Ｄ２）、負荷（ＲＬ）、放電電流検出手段（ＲＳ１）、第１スイッチング素子（ＦＥＴ１）が備える第１寄生ダイオード（Ｄ７）、第１昇圧用コイル（Ｌ１）の順に流れる。この際、図４（ｂ）に示したように、第１スイッチング素子（ＦＥＴ１）は第２スイッチング素子（ＦＥＴ２）と同様に非導通状態（ＯＦＦ）になっている。
【０１３７】
以上のように、突入電流制限解除期間中に、入力電圧が負半周である場合においても、図４を参照しながら前述したように第１スイッチング素子（ＦＥＴ１）を非導通状態（ＯＦＦ）に固定し且つ第２スイッチング素子（ＦＥＴ２）のみをスイッチング動作させるのではなく、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）の両方を同様にスイッチング動作させても、負半周にある入力電流（Ｉａｃ−）が流れる経路は基本的に変わらないことが判る。
【０１３８】
即ち、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、上述のように、入力電圧が正半周であるか負半周であるかに拘わらず、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）を両方とも同じゲート駆動信号によって制御することにより、平均電流モードにてＰＦＣ昇圧制御を問題無く実行することができる。結果として、本実施態様に係るブリッジレスＰＦＣコンバータによれば、１つのゲート駆動用回路（例えば、図１１に示すＦＥＴドライバ回路）により２つのスイッチング素子を制御することができ、入力電圧が正半周であるか負半周であるかを区別する必要も無いため、極めて簡素な制御機構により、平均電流モードにおけるＰＦＣ昇圧制御を実現することができる。
【０１３９】
従って、本発明の第９の実施態様は、
本発明の前記第８の実施態様に係るブリッジレスＰＦＣコンバータであって、
前記第１スイッチング素子及び前記第２スイッチング素子の両方を１つのゲート駆動用回路によって制御する、
ブリッジレスＰＦＣコンバータである。
【０１４０】
上記のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、本発明の前記第８の実施態様に係るブリッジレスＰＦＣコンバータと同様に、入力電圧の全波整流後の値に基づいて入力電圧を検出する。従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧検出手段によって検出される入力電圧は全波整流されているため、入力電圧が正半周であるか負半周であるかの区別を可能とする情報を得ることができない。しかしながら、上述のように、入力電圧が正半周であるか負半周であるかに拘わらず、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）を両方とも同じゲート駆動信号によって制御することにより、平均電流モードにてＰＦＣ昇圧制御を問題無く実行することができる。
【０１４１】
結果として、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧が正半周であるか負半周であるかを区別する必要も無いため、１つのゲート駆動用回路により２つのスイッチング素子を制御することができる。即ち、本実施態様に係るブリッジレスＰＦＣコンバータによれば、極めて簡素な機構により、入力電圧の検出及びスイッチング素子の制御を実行することができるので、極めて低いコストで、平均電流モードによるＰＦＣ昇圧制御を実現することができる。
【０１４２】
ここで、本実施態様に係るブリッジレスＰＦＣコンバータにおける平均電流モードによるＰＦＣ昇圧制御の一例につき、添付図面を参照しながら、以下に説明する。図１３は、前述のように、本発明の更にもう１つの実施態様に係るブリッジレスＰＦＣコンバータの構成の一例を示す模式的な回路図である。尚、図１３に示すブリッジレスＰＦＣコンバータの構成は、平均電流モードによるＰＦＣ昇圧制御を実行する制御手段としてのデジタル式制御装置（ディジタル・コントローラ）（例えば、マイコン等）をブロック図として詳しく記載した点を除き、図１１に示したブリッジレスＰＦＣコンバータと基本的には同じ構成を有する。
【０１４３】
図１１に示したブリッジレスＰＦＣコンバータと同様に、本実施態様に係るブリッジレスＰＦＣコンバータにおいても、１対の入力端（Ｌ及びＮ）のそれぞれに接続された整流素子（Ｄ４及びＤ３）により半波整流された入力電圧の正半周半波整流成分が合流された後に分配抵抗（Ｒ１及びＲ２）に伝達される。即ち、分配抵抗（Ｒ１及びＲ２）に伝達されるのは、全波整流後の入力電圧に対応する電流である。かかる電流が分配抵抗（Ｒ１及びＲ２）に伝達されるので、分配抵抗（Ｒ１及びＲ２）を構成する抵抗素子（Ｒ２）において生ずる電圧降下に基づいて、入力電圧の絶対値及び位相情報を検出することができる。
【０１４４】
斯くして検出された入力電圧の絶対値及び位相情報と、別途検出された入力電流の値、及び出力電圧の値に基づいて平均電流モードによるＰＦＣ昇圧制御を実行する手順は、図２及び図１１に示したブリッジレスＰＦＣコンバータと同様であるので、ここでは詳細には説明しない。但し、上述のように、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、入力電圧が正半周であるか負半周であるかを区別する必要も無いため、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）の両方を１つのゲート駆動用回路によって制御する。従って、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、制御手段（ディジタル・コントローラ）が備える出力モジュールからスイッチング素子のゲート駆動用回路に対して、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）のそれぞれについての２系統の制御信号を出力するのではなく、第１スイッチング素子（ＦＥＴ１）及び第２スイッチング素子（ＦＥＴ２）に共通の１系統の制御信号のみを出力すればよい。加えて、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、上述のように、入力電圧が正半周であるか負半周であるかを区別する必要が無いため、平均電流モードによるＰＦＣ昇圧制御を実行する制御手段においても入力電圧の極性（正半周であるか負半周であるか）を検出する必要が無い。
【０１４５】
結果として、本実施態様に係るブリッジレスＰＦＣコンバータにおいては、１つのゲート駆動用回路により２つのスイッチング素子を制御することができる。即ち、本実施態様に係るブリッジレスＰＦＣコンバータによれば、上述のように、極めて簡素な機構により、入力電圧の検出及びスイッチング素子の制御を実行することができるので、極めて低いコストで、平均電流モードによるＰＦＣ昇圧制御を実現することができる。
【０１４６】
ところで、これまで説明してきた本発明の種々の実施態様に係るブリッジレスＰＦＣコンバータの構成からも明らかであるように、入力電圧及び入力電流の何れか又は両方を検出する際に、これらの検出信号の極性が常に一定（例えば、正）となるように検出手段を構成することができる。この場合、例えば、差動アンプ、制御手段（マイコン）等の関連機器において、単電源を採用したり、Ａ／Ｄ変換をユニポーラとしたりすることができる。その結果、例えば、検出用回路及び電源の構成を簡素化することができるので、かかるブリッジレスＰＦＣコンバータの製造コストを抑えることができる。
【０１４７】
以上、本発明を説明することを目的として、特定の構成を有する幾つかの実施態様について説明してきたが、本発明の範囲は、これらの例示的な実施態様に限定されるものではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることができることは言うまでも無い。
【図１】
2014042432.tif 000004
【図２】
2014042432.tif 000005
【図３】
2014042432.tif 000006
【図４】
2014042432.tif 000007
【図５】
2014042432.tif 000008
【図６】
2014042432.tif 000009
【図７】
2014042432.tif 000010
【図８】
2014042432.tif 000011
【図９】
2014042432.tif 000012
【図１０】
2014042432.tif 000013
【図１１】
2014042432.tif 000014
【図１２】
2014042432.tif 000015
【図１３】
2014042432.tif 000016