(57)【要約】【課題】演算処理部と、演算処理部の指示に応じて処理を実行するマスタ制御部と、演算処理部の指示に応じて負荷を制御するスレーブ制御部とを有する情報処理システムにおいて、演算処理部が指示先にかかわらずアドレス指定できるようにすることにより、演算制御部からマスタ制御部への指示回数を減らせるようにする。【解決手段】情報処理システムは、演算処理部３０１、マスタメモリ４０２を有するマスタ制御部３２０及び各々がスレーブメモリを有するスレーブ制御部３２１、３２２を備える。マスタ制御部３２０は、演算処理部３０１から送られたマスタメモリ４０２及びスレーブメモリのいずれのアドレスも指定可能なアドレス情報を含む送信データを、マスタメモリに記憶又は通信データメモリ４０４、４０７を介して、対応するスレーブメモリに送信データを送信する。【選択図】  図４
2014021444.tif 000002
【特許請求の範囲】
【請求項１】
演算処理部と、
前記演算処理部の指示に応じて処理を実行するマスタ制御部と、
スレーブメモリを有し、前記演算処理部の指示に応じて負荷を制御するスレーブ制御部と、
前記演算処理部と前記マスタ制御部とを接続する第１通信ラインと、
前記マスタ制御部と前記スレーブ制御部とを接続する第２通信ラインと、を有する情報処理システムであって、
マスタ制御部は、アドレスデコーダと、マスタメモリと、通信データメモリと、通信制御部とを有し、
前記演算処理部は、書き込みコマンドと、書き込み先を示すシステムアドレス空間におけるアドレス情報と、データとを、前記第１通信ラインを介して、前記マスタ制御部に送信し、
該システムアドレス空間からのアドレス情報は、前記マスタメモリのマスタメモリアドレス空間と前記スレーブメモリのスレーブメモリアドレス空間を統合した空間であるシステムアドレス空間におけるアドレスを指定するための情報であり、
前記マスタ制御部が有するアドレスデコーダは、前記マスタ制御部からのシステムアドレス空間におけるアドレス情報を解析し、前記演算処理部からのデータを書き込む先を選択し、
前記マスタ制御部は、前記アドレスデコーダが前記書き込む先として前記マスタメモリを選択した場合は、前記マスタメモリにおける、前記システムアドレス空間におけるアドレス情報に対応した前記マスタメモリアドレス空間のアドレスに、前記演算処理部からのデータを書込み、前記マスタメモリに書き込まれたデータに応じて処理を実行し、
前記アドレスデコーダが前記書き込む先を前記スレーブメモリと特定した場合は、前記システムアドレス空間におけるアドレス情報から前記スレーブメモリアドレス空間のアドレス情報を生成し、前記書き込みコマンドと前記スレーブメモリアドレス空間のアドレス情報と前記データとを前記通信データメモリに書き込み、前記通信データメモリに書き込まれた前記書込みコマンドと前記スレーブメモリアドレス空間のアドレス情報と前記データとを前記第２通信ラインを介して前記スレーブ制御部に送信することを特徴とする、
情報処理システム。
【請求項２】
前記スレーブ制御部は、前記マスタ制御部から受信した前記スレーブメモリアドレス空間のアドレス情報に対応する前記スレーブメモリのアドレスに、前記マスタ制御部から受信したデータを書き込み、前記スレーブメモリに書き込まれたデータに基づき、前記負荷を制御することを特徴とする、
請求項１記載の情報処理システム。
【請求項３】
前記アドレスデコーダは、前記システムアドレス空間におけるアドレス情報の所定アドレスのデータに基づき、前記演算処理部からのデータを書き込む先を選択し、
前記システムアドレス空間におけるアドレス情報の所定アドレスを抜き出すことにより前記スレーブメモリアドレス空間のアドレス情報を生成することを特徴とする、
請求項１または２記載の情報処理システム。
【請求項４】
前記第１通信ラインはパラレルバスであり、前記第２通信ラインはシリアルバスであることを特徴とする、
請求項１または２記載の情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理部と、演算処理部の指示に応じて処理を実行するマスタ制御部と、演算処理部の指示に応じて負荷を制御するスレーブ制御部とを有する情報処理システムに関する。
【背景技術】
【０００２】
電子写真方式を用いた画像形成装置には、紙等の記録材を搬送する搬送機能、画像を生成する作像機能、記録材に画像を定着させる定着機能等の画像形成に必要な機能がある。これらの機能を１個のＣＰＵ（Central Processing Unit）により実現する場合、ＣＰＵの処理負荷が増大して、全体の処理が遅くなる。また、ＣＰＵからモータ等のアクチュエータが接続される基板までの配線の取り回しが複雑になる。そのために、これらの機能を実現する複数の制御モジュールにより、画像形成装置の動作を分散制御する方が望ましい。各制御モジュールは、ＣＰＵを有しており、機能実現のための処理を実行する。
【０００３】
複数の制御モジュールのＣＰＵ間のデータの送受信には、シリアル通信を用いることがある。各ＣＰＵで制御するモータ等の負荷の数の増加に伴い、シリアル通信を用いた制御指示の頻度が増加する。そのためシリアル通信で送信指示するメモリに加え、制御指示するための各制御モジュールのアドレス、データのためのメモリが増加して、コストアップにつながる。またシリアル通信が完了するまでＣＰＵは次の送信を待つ必要があり、生産性の低下につながる。特許文献１には、シリアル通信で送信するためのメモリに余裕がなくなった場合に、送信側に送信の一時停止を要求することで、メモリを有効に使用する技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２２４５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示されるシリアル通信によるデータ通信技術では、伝送するデータ量が増大すると頻繁に通信が停止してしまう。そのために、特許文献１の技術を画像形成装置に適用すると、例えば記録材を搬送するモータの制御が遅れることにより紙詰まり等が発生する問題がある。その対策としてメモリの容量を増加させるとコストアップにつながり製品として好適ではない。
【０００６】
本発明は、以上のような従来の問題に鑑み、演算処理部と、演算処理部の指示に応じて処理を実行するマスタ制御部と、演算処理部の指示に応じて負荷を制御するスレーブ制御部とを有する情報処理システムにおいて、演算処理部が指示先にかかわらずアドレス指定できるようにすることにより、演算制御部からマスタ制御部への指示回数を減らせるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決する本発明の情報処理システムは、演算処理部と、前記演算処理部の指示に応じて処理を実行するマスタ制御部と、スレーブメモリを有し、前記演算処理部の指示に応じて負荷を制御するスレーブ制御部とを有する。前記演算処理部と前記マスタ制御部とは、第１通信ラインで接続される。前記マスタ制御部と前記スレーブ制御部とは、第２通信ラインで接続される。マスタ制御部は、アドレスデコーダと、マスタメモリと、通信データメモリと、通信制御部とを有する。前記演算処理部は、書き込みコマンドと、書き込み先を示すシステムアドレス空間におけるアドレス情報と、データとを、前記第１通信ラインを介して、前記マスタ制御部に送信する。該システムアドレス空間からのアドレス情報は、前記マスタメモリのマスタメモリアドレス空間と前記スレーブメモリのスレーブメモリアドレス空間を統合した空間であるシステムアドレス空間におけるアドレスを指定するための情報である。前記マスタ制御部が有するアドレスデコーダは、前記マスタ制御部からのシステムアドレス空間におけるアドレス情報を解析し、前記演算処理部からのデータを書き込む先を選択する。前記マスタ制御部は、前記アドレスデコーダが前記書き込む先として前記マスタメモリを選択した場合は、前記マスタメモリにおける、前記システムアドレス空間におけるアドレス情報に対応した前記マスタメモリアドレス空間のアドレスに、前記演算処理部からのデータを書込み、前記マスタメモリに書き込まれたデータに応じて処理を実行する。またマスタ制御部は、前記アドレスデコーダが前記書き込む先を前記スレーブメモリと特定した場合は、前記システムアドレス空間におけるアドレス情報から前記スレーブメモリアドレス空間のアドレス情報を生成し、前記書き込みコマンドと前記スレーブメモリアドレス空間のアドレス情報と前記データとを前記通信データメモリに書き込み、前記通信データメモリに書き込まれた前記書込みコマンドと前記スレーブメモリアドレス空間のアドレス情報と前記データとを前記第２通信ラインを介して前記スレーブ制御部に送信する。
【発明の効果】
【０００８】
本発明は、マスタメモリ及びスレーブメモリを統合して用いる。外部から入力される送信データは、マスタメモリ及びスレーブメモリのいずれのアドレスも指定可能なアドレス情報を有する。そのために、マスタ制御部は、スレーブ制御部に対する指示の場合も、マスタメモリに対する指示と同様の通信負荷で可能である。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の画像形成装置の概観図。
【図２】画像形成部の詳細な構成図。
【図３】制御モジュールの構成例示図。
【図４】搬送モジュールＢの詳細な構成例示図。
【図５ａ】本実施形態のシステムアドレス空間の説明図。
【図５ｂ】従来のシステムアドレス空間の説明図。
【図６】通信処理の処理手順を表すフローチャート。
【図７ａ】パラレルバスのタイミングチャート。
【図７ｂ】インターナルバスのタイミングチャート。
【図７ｃ】シリアルバスのタイミングチャート。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面を参照しつつ詳細に説明する。
【００１１】
図１は、本実施形態のシリアル通信装置を適用した画像形成装置１０００の概観図である。
画像形成装置１０００は、自動原稿搬送部（ＤＦ：Document Feeder）１００、画像読取部２００、画像形成部３００、及び操作部１０を備える。画像読取部２００は、画像形成部３００上に設けられる。画像読取部２００上には、自動原稿搬送部１００が取り付けられている。画像形成装置１０００を構成するこれらの構成要素は、複数の制御部により分散制御される。各制御部には、ＣＰＵや専用の半導体装置等を用いることができる。
【００１２】
自動原稿搬送部１００は、原稿を自動的に原稿台ガラス上に搬送する。画像読取部２００は、自動原稿搬送部１００から搬送された原稿を読み取って画像データを出力する。画像形成部３００は、画像読取部２００から出力された画像データやネットワークを介して外部装置から入力された画像データに基づく画像を、紙等の記録材に形成する。操作部１０は、ユーザが各種操作を行うためのＧＵＩ（Graphical User Interface）を有する。操作部１０は、例えばタッチパネル等を備えたディスプレイにより構成されており、ユーザに対して情報を提示可能である。
【００１３】
［画像形成部］
図２は、画像形成部３００の詳細な構成図である。画像形成部３００は、電子写真方式を採用している。図２において、符号末尾のアルファベットＹ、Ｍ、Ｃ、Ｋは、それぞれイエロー、マゼンダ、シアン、ブラックの各色を表す。なお、以下の説明で全色を表す場合には、符号末尾のアルファベットＹ、Ｍ、Ｃ、Ｋを省略して説明する。
【００１４】
フルカラー静電画像を形成するための像形成体である感光ドラム（以下、「感光体」と称する。）２２５は、モータからの駆動力によって図中矢印Ａの方向に回転する。感光体２２５の周囲には、一次帯電部２２１、露光部２１８、現像部２２３、転写部２２０、クリーナ部２２２、及び除電部２７１が設けられている。
【００１５】
現像部２２３Ｋはモノクロ現像のための現像モジュールであり、感光体２２５Ｋ上に形成された潜像をブラックのトナーで現像する。現像部２２３Ｙ、Ｍ、Ｃはカラー現像のための現像モジュールであり、現像部２２３Ｙ、Ｍ、Ｃは、感光体２２５Ｙ、Ｍ、Ｃ上に形成された潜像を、それぞれイエロー、マゼンダ、シアンの各トナーで現像する。感光体２２５上で現像された各色のトナー像は、転写部２２０によって中間転写体である転写ベルト２２６に多重転写され、４色のトナー像が重ね合わされる。
【００１６】
転写ベルト２２６は、ローラ２２７、２２８、２２９に張架される。ローラ２２７は、駆動源からの駆動力により転写ベルト２２６を駆動する駆動ローラである。ローラ２２８は、転写ベルト２２６の張力を調節するテンションローラである。ローラ２２９は、二次転写部２３１としての転写ローラのバックアップローラである。転写ローラ脱着ユニット２５０は、二次転写部２３１を転写ベルト２２６に当接、離間するための駆動ユニットである。二次転写部２３１を通過後の転写ベルト２２６の下部には、クリーナーブレード２３２が設けられており、転写ベルト２２６上の残留トナーが掻き落とされる。
【００１７】
カセット２４０、２４１及び手差し給紙部２５３に収納される記録材は、給紙ローラ対２３５及びレジストローラ２５５により二次転写部２３１と転写ベルト２２６との当接部（ニップ部）に給送される。その際、二次転写部２３１は、転写ローラ脱着ユニット２５０によって転写ベルト２２６に当接される。転写ベルト２２６上に形成されたトナー像は、ニップ部で記録材上に転写される。記録材に転写されたトナー像は、定着部２３４によって、記録材に熱定着される。そして、トナー像が定着された記録材は外部に排紙される。
【００１８】
カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材の有無を検知するための検知センサ２４３、２４４、２４５を備える。また、カセット２４０、２４１及び手差し給紙部２５３は、それぞれ記録材のピックアップ不良を検知するための給紙センサ２４７、２４８、２４９を備える。カセット２４０、２４１に収納された記録材は、ピックアップローラ２３８、２３９により１枚ずつ縦パスローラ対２３６、２３７を介して給紙ローラ対２３５に搬送される。手差し給紙部２５３に収納された記録材は、ピックアップローラ２５４により１枚ずつ給紙ローラ対２３５に搬送される。
【００１９】
画像形成部３００の画像形成動作について説明する。画像形成の開始指示に応じて、カセット２４０、２４１及び手差し給紙部２５３に収納された記録材は、ピックアップローラ２３８、２３９、２５４により１枚ずつに給紙ローラ対２３５に搬送される。記録材は、給紙ローラ対２３５によりレジストローラ２５５へ搬送される。レジストセンサ２５６はレジストローラ２５５の上流に配置されており、記録材の通過を検知する。
【００２０】
レジストセンサ２５６による記録材の通過の検知に応じて、給紙ローラを停止させる。これにより、記録材は、停止しているレジストローラ２５５に当接して停止する。このとき記録材の先端が、搬送経路に対して垂直になるように記録材の姿勢が調整される。以下、この処理を位置補正と称する。位置補正は、以降の処理において、記録材に対する形成される画像の傾きを低減するために行われる。位置補正後、レジストローラ２５５を起動させて搬送動作を再開し、記録材を二次転写部２３１へ搬送する。なお、レジストローラ２５５は、クラッチを介して駆動源に結合されている。
【００２１】
一方、感光体２２５の表面は、電圧が印加された一次帯電部２２１によって所定の電位で一様にマイナス帯電される。そして、露光部２１８が帯電された感光体２２５の表面を露光し、潜像を形成する。露光部２１８はプリンタ制御Ｉ／Ｆ（インタフェース）２１５を介してコントローラ４６０から送られてくる画像データに基づいてレーザー光をオン、オフする。
【００２２】
現像部２２３の現像ローラには色毎に予め設定された現像バイアスが印加される。現像ローラは、トナーを用いて潜像を現像し、トナー像を形成する。トナー像は、転写部２２０により転写ベルト２２６に転写され、さらに二次転写部２３１で、搬送されてきた記録材に転写される。トナー像が転写された記録材は、搬送パス２６８を通過し、定着搬送ベルト２３０によって定着部２３４へ搬送される。
【００２３】
定着部２３４における定着前帯電器２５１、２５２は、トナーの吸着力を補って画像乱れを防止するために、記録材に転写されたトナー像を帯電する。そして、定着ローラ２３３は、トナー像を記録材に熱定着する。トナー像が定着された記録材は排紙ローラ２７０により搬送され、排紙フラッパ２５７により排紙パス２５８側に切り替えられた搬送パスを介して排紙トレー２４２に排紙される。
【００２４】
感光体２２５上に残留するトナーは、クリーナ部２２２によって除去され、回収される。感光体２２５は、除電部２７１により一様にゼロボルト付近まで除電される。
【００２５】
両面印刷を行う場合には、記録材の表面に画像が形成された後に、記録材を排紙トレー２４２に排紙せず、引き続き記録材の裏面に画像を形成する。記録材の裏面に画像を形成する場合の動作について詳細に説明する。裏面に画像形成を行なう場合、センサ２６９の記録材検知に応じて、排紙フラッパ２５７が搬送パスを裏面パス２５９側に切り替える。反転ローラ２６０が裏面パス２５９を通過した記録材を両面反転パス２６１に搬送する。記録材は、送り方向幅の分だけ両面反転パス２６１に搬送された後に、反転ローラ２６０の逆回転駆動により進行方向が切り替えられる。そして、両面パス搬送ローラ２６２が、表面が下向きになっている記録材を両面パス２６３に搬送する。
【００２６】
記録材は、両面パス２６３を再給紙ローラ２６４に向かって搬送される。再給紙センサ２６５による記録材の通過検知に応じて（本実施形態では所定の時間経過後）、搬送動作を中断する。記録材は、停止している再給紙ローラ２６４に当接して停止する。このとき記録材の先端が、搬送経路に対して垂直になるように記録材の姿勢が調整される。以下、この処理を再位置補正と称する。
【００２７】
再位置補正は、記録材の裏面に対して形成される画像の傾きを低減するために行われる。再位置補正後、再給紙ローラ２６４が起動される。再給紙ローラ２６４は、表裏が逆転した状態の記録材を、再度、給紙パス２６６上に搬送する。その後の画像形成動作については、上述した画像形成動作と同じであるため省略する。両面に画像形成された記録材は、排紙トレー２４２に排紙される。
【００２８】
なお、画像形成部３００は、両面印刷時においても、記録材の連続給送が可能である。しかしながら、画像形成部３００は、記録材への画像形成や形成されたトナー像の定着などを行うための機構は１系統しか有していないため、表面への印刷と裏面への印刷を同時に行うことはできない。したがって、両面印刷時には、画像形成部３００に対し、カセット２４０、２４１及び手差し給紙部２５３からの記録材と、裏面印刷のために反転させて再度給送された記録材とが、交互に画像形成される。
【００２９】
画像形成部３００では、図２を用いて説明した各構成要素を、搬送モジュールＡ、搬送モジュールＢ、作像モジュール、定着モジュールの４つのモジュールに仕分けている。そして、４つの制御モジュールが各々自律して、対応するモジュールに属する構成要素を制御する。また、マスタモジュール３０６が、これらの４つの制御モジュールを連携させて機能させるために、これら４つの制御モジュールを統括して制御する。図３は、これらの制御モジュールの構成例示図である。
【００３０】
演算処理部３０１は、プリンタ制御Ｉ／Ｆ２１５を介してコントローラ４６０から送られる指示及び画像データに基づいて画像形成部３００全体を制御する。画像形成を実行するための搬送モジュールＡ３０２、搬送モジュールＢ３０３、作像モジュール３０４、及び定着モジュール３０５は、各モジュールの動作を制御するマスタ制御部３１０、３２０、３３０、３４０を備える。各制御モジュールは、各々、機能実現のための構成要素の動作制御を行うスレーブ制御部３１１〜３１４、３２１、３２２、３３１〜３３５、３４１、３４２を備える。スレーブ制御部３１１〜３１４はマスタ制御部３１０により制御される。スレーブ制御部３２１、３２２はマスタ制御部３２０により制御される。スレーブ制御部３３１〜３３５はマスタ制御部３３０により制御される。スレーブ制御部３４１、３４２はマスタ制御部３４０により制御される。
【００３１】
演算処理部３０１と複数のマスタ制御部３１０、３２０、３３０、３４０とは、１対１接続（ピアツーピア接続）型のシリアル通信バス３５０〜３５３を介して接続される。マスタ制御部３１０は、シリアル通信バス３６０〜３６３を介して複数のスレーブ制御部３１１〜３１４の各々に１対１接続される。同様にマスタ制御部３２０は、シリアル通信バス３７０、３７１を介して、スレーブ制御部３２１、３２２の各々に接続される。マスタ制御部３３０は、シリアル通信バス３８０〜３８４を介して、スレーブ制御部３３１〜３３５の各々に１対１接続される。マスタ制御部３４０は、シリアル通信バス３９０、３９１を介して、スレーブ制御部３４１、３４２の各々に接続される。
【００３２】
［搬送モジュールＢ］
図４は、搬送モジュールＢ３０３の詳細な構成例示図である。搬送モジュールＢ３０３は、上記の通り、マスタ制御部３２０、スレーブ制御部３２１及びスレーブ制御部３２２から構成される。なお、搬送モジュールＡ３０２、作像モジュール３０４、及び定着モジュール３０５についても、スレーブ制御部の数が相違するのみで、マスタ制御部及びスレーブ制御部の構成は同じであり同様に動作する。そのために他の各制御モジュールについての説明は省略する。
【００３３】
マスタ制御部３２０は、演算処理部３０１からの指示に応じて処理を実行する。マスタ制御部３２０は、アドレスデコーダ４０１と、マスタメモリ４０２と、通信制御部４０３と、通信制御部４０６と、制御部４０９とを備える。通信制御部４０３は、通信データメモリ４０４及びパラレルシリアル変換部４０５を有する。通信制御部４０６は、通信データメモリ４０７及びパラレルシリアル変換部４０８を有する。
アドレスデコーダ４０１は、演算処理部３０１から入力されるアドレス及びデータをデコードすることで、システムアドレス空間におけるアドレス情報を解析し、演算処理部３０１からのデータの書き込み先を特定する。通信データメモリ４０４、４０７は、例えばＦＩＦＯ（First In, First Out）で構成される。
【００３４】
通信制御部４０３、４０６は、通信データメモリ４０４、４０７に記憶された複数ビットで構成される通信データの書き込み、読み出しを行う。通信制御部４０３、４０６は、読み出した通信データに対してパラレルシリアル変換部４０５、４０８によりパラレル−シリアル変換を行う。シリアルデータに変換された通信データは、シリアルバス３７０、３７１を介して、それぞれスレーブ制御部３２１、３２２へ送信される。
制御部４０９は、マスタメモリ４０２に書き込まれたデータに基づき、演算処理部３０１からの指示に応じた処理を実行する。
【００３５】
スレーブ制御部３２１、３２２は、マスタ制御部３２０から送信されたシリアルデータの指示に応じて処理を実行する。スレーブ制御部３２１、３２２は、通信制御部４１０、４２０と、アドレスデコーダ４１１、４２１と、負荷制御部４１２〜４１５、４２２〜４２５と、スレーブメモリ４１６、４２６とを備える。通信制御部４１０、４２０は、シリアルバス３７０、３７１を介して送信されたシリアルデータをパラレルデータにシリアル−パラレル変換する。アドレスデコーダ４１１、４２１は、スレーブアドレス空間のアドレスに基づき、スレーブメモリ４１６、４２６にデータを書き込む。負荷制御部４１２〜４１５、４２２〜４２５は、各々の負荷制御部の制御に対応するスレーブメモリ４１６、４２６のアドレスに書き込まれたデータに基づきステッピングモータ等の負荷の制御を行う。
【００３６】
［アドレス空間］
図５ａは、本実施形態のシステムアドレス空間の説明図である。
システムアドレス空間は、マスタ制御部３２０が有するマスタメモリ４０２のマスタアドレス空間と、スレーブ制御部３２１、３２２が有するスレーブメモリ４１６、４２６のスレーブアドレス空間を統合した仮想の空間である。アドレス「０ｘ０００００」〜「０ｘ０ＦＦＦＦ」が示すシステムアドレス空間は、マスタ制御部３２０が有するマスタメモリ４０２のマスタアドレス空間を示す。アドレス「０ｘ１００００」〜「０ｘ１ＦＦＦＦ」が示すシステムアドレス空間は、スレーブ制御部３２１が有するスレーブメモリ４１６のスレーブアドレス空間を示す。アドレス「０ｘ２００００」〜「０ｘ２ＦＦＦＦ」が示すシステムアドレス空間は、スレーブ制御部３２２が有するスレーブメモリ４２６のスレーブアドレス空間を示す。
【００３７】
図５ｂは、従来のアドレス空間の説明図である。従来は、マスタ制御部３２０が有するマスタメモリ４０２のマスタアドレス空間と、スレーブ制御部３２１、３２２が有するスレーブメモリ４１６、４２６のスレーブアドレス空間を統合した仮想の空間を使用していない。マスタアドレス空間はアドレス「０ｘ００００」〜「０ｘＦＦＦＦ」のままであるが、このアドレス空間内に、スレーブ制御部３２１、３２２のスレーブメモリ４１６、４２６にデータを書き込む指示をするためのアドレス空間が存在する。スレーブ制御部３２１に対して処理を指示する場合、演算処理部３０１は、マスタアドレス空間内にあるスレーブアドレス空間「０ｘ０１００」〜「０ｘ０１ＦＦ」に対して以下の書き込みを行う。
【００３８】
まずアドレス「０ｘ０１１０」に、スレーブ制御部３２１が有するアドレス空間のアドレスを書き込む。次に、アドレス「０ｘ０１１２」に、スレーブ制御部３２１に対しての処理を指示するデータ（スレーブデータ指示）を書き込む。最後に、スレーブ制御部３２１への通信スタートを指示するデータをアドレス「０ｘ０１１４」に書き込む。マスタ制御部３２０は、アドレス「０ｘ０１１４」への書き込みに応じて、スレーブ制御部３２１に、アドレス「０ｘ０１１０」に書き込まれたアドレスデータと、アドレス「０ｘ０１１２」に書き込まれた処理を指示するデータを送信する。このように従来は、スレーブ制御部３２１、３２２への指示を行う場合に、マスタアドレス空間に少なくとも３回のアクセスが必要となり、マスタ制御部３２０の処理負荷が大きい。これに対して、本実施形態では、システムアドレス空間を使用することにより、ライト信号と、システムアドレス空間アドレスと、データとを同時に一度送信するだけで、スレーブ制御部３２１、３２２への指示を実現することができる。
【００３９】
［処理手順］
図６は、マスタ制御部３２０による通信処理の処理手順を表すフローチャートである。
マスタ制御部３２０のアドレスデコーダ４０１は、演算処理部３０１からパラレルバス４３０を介して、システムアドレス空間におけるアドレス及びデータを含む送信データを受信する（Ｓ６０１）。
マスタ制御部３２０のアドレスデコーダ４０１は、システムアドレス空間におけるアドレスを解析して、マスタメモリ４０２、及び通信制御部４０３、４０６のいずれかを選択する（Ｓ６０２）。
ステップＳ６０２の選択結果が、マスタメモリ４０２であるか否かを判定する（Ｓ６０３）。マスタメモリ４０２が選択されている場合は、マスタメモリ４０２における、システムアドレス空間におけるアドレスに対応したマスタメモリアドレス空間のアドレスに、入力したデータを書き込む（Ｓ６０３：Y、Ｓ６０８）。制御部４０９は、書き込まれたデータに応じた処理を実行する（Ｓ６０９）。
【００４０】
ステップＳ６０３の選択結果が、マスタメモリ４０２でなかった場合は、アドレスデコーダ４０１は、入力されたデータに基づいて通信コマンド情報及びスレーブアドレス空間におけるアドレスを生成する（Ｓ４０２：N、Ｓ６０４）。通信制御部４０３は、生成した通信コマンドと、スレーブアドレス空間におけるアドレス及びデータを、選択された通信制御部の通信データメモリに記憶する（Ｓ６０５）。パラレルシリアル変換部は、通信データメモリ４０４に記憶した通信コマンド、アドレス及びデータを、シリアルデータに変換する（Ｓ６０６）。通信制御部４０３は、生成したシリアルデータを、逐次、シリアルバスを介して、スレーブ制御部に送信する（Ｓ６０７）。すべてのシリアルデータを送信し終えると、通信が終了する。
スレーブ制御部の通信制御部は、シリアルデータを受信する。アドレスデコーダ４１１は、スレーブアドレス空間におけるアドレスに基づき、スレーブメモリにデータを書き込む。そして、負荷制御部は、スレーブメモリに書き込まれたデータに基づき、負荷制御を実行する。
【００４１】
図７ａは、演算処理部３０１とマスタ制御部３２０とを接続するパラレルバス４３０を介して送信される送信データのタイミングチャートである。図７ｂは、マスタ制御部３２０内のアドレスデコーダ４０１と通信制御部４０３、４０６とを接続するインターナルバスを介して送信されるデータのタイミングチャートである。図７ｃは、マスタ制御部３２０とスレーブ制御部３２１、３２２とを接続するシリアルバス３７０、３７１を介して送信されるデータのタイミングチャートである。
【００４２】
図７ａ〜図７ｃでは、スレーブ制御部３２１のアドレス「２３４５」にデータ「ＣＤＥＦ」を書き込む際の送信データの例を示す。
図７ａに示すように、パラレルバス４３０は、クロック、マスタセレクト信号、システムアドレス空間アドレス、ライト信号、及びデータをパラレルに通信する。パラレルバス４３０を介して送信される送信データは、クロックの立ち上がりを基準として、マスタセレクト信号が３クロック分（ｔ１、ｔ２、ｔ３）だけアサートされている。システムアドレス空間を指定するシステムアドレス空間アドレスは、マスタセレクト信号がアサートされている区間にシステムアドレス空間を示すデータ（０ｘ１２３４５）が送られる。システムアドレス空間に書き込み（ライト）をするか否かを指定するライト信号は、クロックの立ち上がり基準で１クロック分（ｔ２）アサートされる。システムアドレス空間にライトするデータは、マスタセレクト信号がアサートされている区間にデータ（０ｘＣＤＥＦ）が送られる。
アドレスデコーダ４０１は、システムアドレス空間アドレスを解析し、送信先を決定する。アドレスデコーダ４０１は、システムアドレス空間の上位アドレスに応じて、マスタメモリ４０２、スレーブ制御部３２１、及びスレーブ制御部３２２のいずれかを選択する。本実施形態では、上位アドレスが「０ｘ０」の場合はマスタメモリ４０２を選択し、上位アドレスが「０ｘ１」の場合はスレーブ制御部３２１を選択し、上位アドレス「０ｘ２」の場合はスレーブ制御部３２２を選択する。図７ａに示す例では、上位アドレスが「０ｘ１」であるので、スレーブ制御部３２１が選択される。アドレスデコーダ４０１は、この選択結果に基づき、インターナルバスを用いてデータを書き込む先を選択する。図７ａに示す例では、上位アドレスがスレーブ制御部３２１を示すので、スレーブ制御部３２１に対応する通信制御部４０３を書き込み先として選択する。
【００４３】
図７ｂに示すように、インターナルバスは、クロック、抜き出しアドレス、ライト信号、及びデータをパラレルに通信する。
パラレルバス４３０から入力される送信データより、アドレスデコーダ４０１が、システムアドレス空間アドレスから所定アドレス（０ｘ２３４５）を抜き出し、抜き出しアドレスとして送信する。
マスタメモリ４０２が選択されている場合は、抜き出した所定アドレスがマスタメモリ４０２のアドレスを示す。一方、スレーブ制御部３２１、３２２が選択されている場合は、抜き出した所定アドレスがスレーブアドレス空間におけるアドレスを示す。このシステムアドレス空間アドレスから所定アドレスを抜き出す処理がステップＳ６０４におけるスレーブアドレス空間におけるアドレスを生成する処理に相当する。
そして、アドレスデコーダ４０１は、クロックの立ち上がり基準で、パラレルバス４３０からアサートされたライト信号に基づいて、インターナルバスにおけるライト信号の１クロック分をアサートする。このインターナルバスにおけるライト信号のアサート処理が、ステップＳ６０４における通信コマンドの生成に相当する。
さらに、アドレスデコーダ４０１は、パラレルバス４３０から入力されたデータを、抜き出しアドレスと同じタイミングで、パラレルバス４３０から入力されたデータ（０ｘＣＤＥＦ）をそのまま送信する。
【００４４】
シリアルバス３７０、３７１は、通信データメモリ４０４、４０７から読み出され、パラレルシリアル変換部４０５、４０８によって変換されたシリアルデータを、スレーブ制御部３２１、３２２に送信するためのバスである。図７ｃでは、通信制御部４０３とスレーブ制御部３２１とを接続するシリアルバス３７０を例に説明する。これはステップＳ６０７において行われる通信を説明するものである。
【００４５】
シリアルバス３７０では、まず、インターナルバスからの入力データより生成されたコマンド（ｃｍｄ）を送信する。次いで、インターナルバスからの入力アドレスの上位（０ｘ２３）を送信する。次いで、インターナルバスからの入力アドレスの下位（０ｘ４５）を送信する。次いで、インターナルバスからの入力データの上位（０ｘＣＤ）を送信する。次いで、インターナルバスからの入力データの下位（０ｘＥＦ）を送信する。
【００４６】
本実施形態では、シリアルバス３７０が調歩同期式であるが、クロック同期式であってもよい。シリアルデータには、入力データの下位（０ｘＥＦ）に続いて、チェックサムやＣＲＣデータを付与してもよい。
【００４７】
すべてのシリアルデータの送信後、スレーブ制御部３２１は、シリアルデータを受信し終えたことを通知するａｃｋデータ（受け取り確認データ）を通信制御部４０３に送信する。通信制御部４０３がａｃｋデータを正常に受信することで、演算処理部３０１からスレーブ制御部３２１への正常な通信が終了する。これにより、スレーブ制御部３２１の負荷制御部４１２、４１３、４１４、４１５を制御することができる。
【００４８】
以上のように本実施形態では、複数の制御モジュールにより分散制御される電子写真システムにおいて、マスタアドレス空間とスレーブアドレス空間を統合した空間であるシステムアドレス空間を用いる。演算処理部３０１がシステムアドレス空間を指示することで、マスタ制御部３２０は、指示されたアドレスを解析して演算処理部３０１からのデータの書き込み先を特定する。マスタ制御部３２０は、書き込み先がマスタアドレス空間であればマスタメモリ４０２に書き込み、マスタメモリ４０２に書き込まれたデータに応じて処理を実行する。
【００４９】
通信制御部４０３、４０６は、書き込み先がスレーブ制御部３２１、３２２のメモリであれば、システムアドレス空間におけるアドレス情報をスレーブメモリのスレーブアドレス空間のアドレス情報に変換する。その後、書き込みコマンド、スレーブアドレス空間のアドレス情報及びデータを通信データメモリ４０４に書き込む。通信制御部４０３、４０６は、通信データメモリ４０４、４０７に書き込まれたコマンド、アドレス情報及びデータをシリアルバス３７０、３７１を介してスレーブ制御部３２１、３２２に送信する。
【００５０】
スレーブ制御部３２１、３２２は、マスタ制御部３２０から受信したスレーブアドレス空間のアドレス情報に対応するメモリのアドレスに、マスタ制御部３２０から受信したデータを書込む。また、メモリに書き込まれたデータに基づいて負荷の制御を行うことで、データの伝送量が増大してもマスタ制御部３２０の処理負荷が大きくならず、動作制御に支障が生じない。
【符号の説明】
【００５１】
１０００…画像形成装置、１００…自動原稿搬送部、２００…画像読取部、３００…画像形成部、１０…操作部、４６０…コントローラ。２１５…プリンタ制御Ｉ／Ｆ、３０１…演算処理部、３０６…マスタモジュール、３１０，３２０，３３０，３４０…マスタ制御部、３０２…搬送モジュールＡ、３０３…搬送モジュールＢ、３０４…作像モジュール、３０５…定着モジュール。４０１，４１１，４２１…アドレスデコーダ、４０２…マスタメモリ、４０３，４０６…通信制御部、４０４，４０７…通信データメモリ、４０５，４０８…パラレルシリアル変換部、、４０９…制御部。３２１，３２２…スレーブ制御部、４１０，４２０…通信制御部。３１１，３１２，３１３，３１４，３２１，３２２，３３１，３３２，３３３，３３４，３３５，３４１，３４２…スレーブ制御部、４１２，４１３，４１４，４１５，４２２，４２３，４２４，４２５…負荷制御部、４１６，４２６…スレーブメモリ。
【図１】
2014021444.tif 000003
【図２】
2014021444.tif 000004
【図３】
2014021444.tif 000005
【図４】
2014021444.tif 000006
【図５ａ】
2014021444.tif 000007
【図５ｂ】
2014021444.tif 000008
【図６】
2014021444.tif 000009
【図７ａ】
2014021444.tif 000010
【図７ｂ】
2014021444.tif 000011
【図７ｃ】
2014021444.tif 000012