(57)【要約】【課題】ＵＳＢ３．０のホスト装置に接続使用されるペリフェラルデバイスとの通信速度をシームレスに切替可能にする。【解決手段】ペリフェラルデバイス１２０は、ＵＳＢ３．０のホスト装置１１０に対して、自身が、２つのＤＳＰ（Ｄｏｗｎ  Ｓｔｒｅａｍ  Ｐｏｒｔ）に同様の機能を有するＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイスが夫々接続されている特殊なＵＳＢ３．０ハブであると見せかける。このＵＳＢ３．０ハブは、その２つのＤＳＰが排他的に動作する点において、通常のＵＳＢ３．０ハブと異なる。ホスト装置１１０は、通信データの量において、通信の対象を上記ＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイス間で切り替える。【選択図】図１
2014021821.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）３．０のホスト装置と接続して使用されるペリフェラルデバイスであって、
ＳＳ（Ｓｕｐｅｒ  Ｓｐｅｅｄ）通信に関連する処理を行うＳＳ処理部と、
Ｎｏｎ−ＳＳ通信に関連する処理を行うＮｏｎ−ＳＳ処理部と、
前記ＳＳ処理部は、
ＳＳのリンク層と物理層の処理を担うＳＳ  Ｐ／Ｌ回路と、
ＳＳハブ向けのパケットを処理するＳＳハブ回路と、
ＵＳＢ３．０のペリフェラルデバイスに設けられる、ＳＳ通信時のパケットを処理するＳＳペリフェラルデバイス回路とを有し、
前記Ｎｏｎ−ＳＳ処理部は、
ＵＳＢ２．０のリンク層と物理層の処理を担うＵＳＢ２．０  Ｐ／Ｌ回路と、
ＵＳＢ２．０ハブ向けのパケットを処理するＵＳＢ２．０ハブ回路と、
ＵＳＢ３．０またはＵＳＢ２．０のペリフェラルデバイスに設けられる、Ｎｏｎ−ＳＳ通信時のパケットを処理するＵＳＢ２．０ペリフェラルデバイス回路とを有し、
前記ホスト装置と接続する際に、前記ＳＳ  Ｐ／Ｌ回路と前記ＵＳＢ２．０Ｐ／Ｌ回路により、前記ホスト装置との間でＳＳ接続とＮｏｎ−ＳＳ接続を夫々確立すると共に、２つのＤＳＰ（Ｄｏｗｎ  Ｓｔｒｅａｍ  Ｐｏｒｔ）を有し、該２つのＤＳＰに同様の機能を有するＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイスが夫々接続されているＵＳＢ３．０ハブであることを前記ホスト装置に通知する、
ペリフェラルデバイス。
【請求項２】
前記ＳＳハブ回路と、前記ＵＳＢ２．０ハブ回路と、前記ＳＳペリフェラルデバイス回路と、前記ＵＳＢ２．０ペリフェラルデバイス回路は、前記ホスト装置と接続する際に、該ホスト装置により、ＳＳハブ用の第１のアドレスと、ＵＳＢ２．０ハブ用の第２のアドレスと、ＵＳＢ３．０ペリフェラルデバイス用の第３のアドレスと、ＵＳＢ２．０ペリフェラルデバイス用の第４のアドレスが夫々付与される、
請求項１に記載のペリフェラルデバイス。
【請求項３】
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）３．０のホスト装置であって、
排他的に動作する２つのＤＳＰ（Ｄｏｗｎ  Ｓｔｒｅａｍ  Ｐｏｒｔ）を有し、該２つのＤＳＰに同種の機能を有するＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイスが夫々接続されている特殊なＵＳＢ３．０ハブに対応し、
接続に際して、前記特殊なＵＳＢ３．０ハブとの間でＳＳ（Ｓｕｐｅｒ  Ｓｐｅｅｄ）接続とＮｏｎ−ＳＳ接続を確立させると共に、ＳＳハブ用の第１のアドレスと、ＵＳＢ２．０ハブ用の第２のアドレスと、ＵＳＢ３．０ペリフェラルデバイス用の第３のアドレスと、ＵＳＢ２．０ペリフェラルデバイス用の第４のアドレスを付与し、
前記ＵＳＢ３．０ハブにおけるＳＳハブを介して前記ＵＳＢ３．０ペリフェラルデバイスとＳＳ通信を行っているときに、通信量が所定の閾値以下になったときに、前記ＵＳＢ３．０ハブにおけるＵＳＢ２．０ハブと前記ＵＳＢ２．０ペリフェラルデバイスを低電力状態から復帰させ、通信対象を前記ＵＳＢ２．０ペリフェラルデバイスに切り替えると共に、前記ＵＳＢ３．０ハブにおけるＳＳハブと前記ＵＳＢ３．０ペリフェラルデバイスを低電力状態に遷移させ、
前記ＵＳＢ２．０ハブを介して前記ＵＳＢ２．０ペリフェラルデバイスと通信を行っているときに、通信量が前記所定の閾値を超えたときに、前記ＵＳＢ３．０ハブにおけるＳＳハブと前記ＵＳＢ３．０ペリフェラルデバイスを低電力状態から復帰させ、通信対象を前記ＵＳＢ３．０ペリフェラルデバイスに切り替えると共に、前記ＵＳＢ３．０ハブにおけるＵＳＢ２．０ハブと前記ＵＳＢ２．０ペリフェラルデバイスを低電力状態に遷移させる、
ホスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）通信、例えばＵＳＢ３．０に準拠するホスト装置と接続して使用されるペリフェラルデバイスとの通信に関する。
【背景技術】
【０００２】
ＵＳＢ通信システムに関して、様々な視点からの技術が提案されている。
例えば、特許文献１には、ＵＳＢ２．０通信システムにおいて、電力消費を削減するための技術が開示されている。この技術は、所定量以上のデータの転送を開始する前に、転送速度が高い転送モードに切り替え、該データの転送の終了後に、転送速度の低い転送モードに切り替える。
【０００３】
また、特許文献２には、ＵＳＢ２．０通信システムにおいて、通信量に応じてＨｉｇｈ−Ｓｐｅｅｄ接続とＦｕｌｌ−Ｓｐｅｅｄ接続を切り替える技術が開示されている。この技術も、電力消費を削減するためのものであり、例えば、ＵＳＢホスト装置からステータス情報のやり取り場合にはＦｕｌｌ−Ｓｐｅｅｄ接続を維持し、ＵＳＢホスト装置からジョブを受け付けた場合、すなわち通信量が増える場合にはＦｕｌｌ−Ｓｐｅｅｄ接続を一旦切断してＨｉｇｈ−Ｓｐｅｅｄで再接続する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２０８８１１号公報
【特許文献２】特開２００１−１３４１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＵＳＢ３．０規格の誕生により、ＵＳＢ通信のモードは、ＵＳＢ２．０規格で定められた各種モード以外に、ＳＳ（Ｓｕｐｅｒ  Ｓｐｅｅｄ）モードが加わった。ＳＳモードは、通信速度がＨｉｇｈ−Ｓｐｅｅｄモードの約１０倍である一方、消費電力も大きい。
【０００６】
ＵＳＢ３．０のペリフェラルデバイスとＵＳＢ３．０のホスト装置は、通常ＳＳモードで接続される。しかし、ホスト装置とペリフェラルデバイス間の通信量は、常に多いとは限らない。従って、通信速度の確保と電力消費の抑制を両立させるために、例えば、特許文献１または特許文献２に記載された技術を適用し、通信量に応じて、ホスト装置とペリフェラルデバイス間の接続を、ＳＳ接続と、Ｎｏｎ−ＳＳ接続（ＳＳ接続以外のＨｉｇｈ−Ｓｐｅｅｄなどの接続）との間で切り替えることが考えられる。
【０００７】
しかし、このような接続モードの切替えは、既に確立された接続を一旦切断し、別のモードで再接続することにより実現され、時間がかかる。これでは、アイソクロナス転送などのピリオディック転送のような通信を行う場合、一定の転送速度、一定の周期で転送が行われるため、接続モードの切替えにかかる時間により、通信が失敗してしまう恐れがある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態は、ＵＳＢ３．０のホスト装置と接続して使用されるペリフェラルデバイスの通信方法に関する。この通信方法では、上記ペリフェラルデバイスは、ホスト装置との間で、ＳＳ接続とＮｏｎ−ＳＳ接続を並行に確立させると共に、ホスト装置に対して、自身が、２つのＤＳＰ（Ｄｏｗｎ  Ｓｔｒｅａｍ  Ｐｏｒｔ）に同様の機能を有するＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイスが夫々接続されているＵＳＢ３．０ハブであると見せかける。
【００１０】
なお、上記通信方法を適用したペリフェラルデバイスや、該ペリフェラルデバイスを実現するための半導体集積回路、該半導体集積回路に上記通信方法を実行させるプログラム、該ペリフェラルデバイスに対応するホスト装置なども、本発明の態様としては、有効である。
【発明の効果】
【００１１】
上述した一実施の形態及び後述する各実施の形態によれば、ＵＳＢ３．０のホスト装置に接続使用されるペリフェラルデバイスとの通信速度をシームレスに切替可能である。
【図面の簡単な説明】
【００１２】
【図１】一実施の形態にかかるＵＳＢ通信システムを示す図である。
【図２】図１に示すＵＳＢ通信システムの処理を示すフローチャートである。
【図３】図１に示すＵＳＢ通信システムにおける通信速度の切替えの例を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１４】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ  ｓｔｏｒａｇｅ  ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ  ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００１５】
図１は、一実施の形態にかかるＵＳＢ通信システム１００を示す。ＵＳＢ通信システム１００は、ＵＳＢケーブル１７０を介して接続されたホスト装置１１０とペリフェラルデバイス１２０を備える。
【００１６】
ホスト装置１１０とＵＳＢケーブル１７０は、ＵＳＢ３．０規格に準拠する。
ペリフェラルデバイス１２０は、バス１４０を介して接続された上位システム１３０と半導体集積回路１５０を備える。
【００１７】
上位システム１３０は、ＵＳＢ３．０規格により規定された、プロトコル層より上の各層の処理を行うものであり、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１３２、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１３４、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１３６、周辺回路１３８を備える。
【００１８】
ＲＯＭ１３６には、起動プログラムやアプリケーションプログラムを含む各種処理プログラムを記憶し、ＲＡＭ１３４は、プログラムやデータを一時的に記憶する。周辺回路１３８は、この種の装置に通常備えられ、固有の制御を行う。ＣＰＵ１３２は、ＲＯＭ１３６に記憶したプログラムをＲＡＭ１３４にロードして実行し、時には周辺回路１３８と協働する。
【００１９】
半導体集積回路１５０は、ホスト装置１１０と接続するためのＵＳＰ（Ｕｐ  Ｓｔｒｅａｍ  Ｐｏｒｔ）１６０、ＳＳ通信に関連する処理を行うＳＳ処理部２００、Ｎｏｎ−ＳＳ通信に関連する処理を行うＮｏｎ−ＳＳ処理部３００を備える。
【００２０】
ＳＳ処理部２００は、ＳＳのリンク層と物理層の処理を担うＳＳ  Ｐ／Ｌ回路２１０（Ｐ／Ｌ：Ｒｈｙｓｉｃａｌ／Ｌｉｎｋ）、ＳＳのプロトコル層の処理を行うＳＳプロトコル回路２２０を有する。
【００２１】
ＳＳプロトコル回路２２０は、ＳＳハブ向けのパケットを処理するＳＳハブ回路２３０、ＳＳペリフェラルデバイス回路２４０を有する。
【００２２】
ＳＳハブ回路２３０は、データ処理回路２３２とアドレス判定回路２３４を有する。アドレス判定回路２３４は、後述する初期化時にホスト装置１１０により付与される第１のアドレスＡＤＤＲ１を記憶している。データ処理回路２３２は、ＳＳハブ向けのパケットを処理するものであり、通常のＵＳＢ３．０ハブに設けられる、ＳＳハブ向けのパケットを処理する回路と同様である。
【００２３】
ＳＳペリフェラルデバイス回路２４０は、データ処理回路２４２とアドレス判定回路２４４を備える。アドレス判定回路２４４は、後述する初期化時にホスト装置１１０により付与される第３のアドレスＡＤＤＲ３を記憶している。データ処理回路２４２は、ＵＳＢ３．０のペリフェラルデバイスがＳＳ通信時のパケットを処理するものであり、通常のＵＳＢ３．０のペリフェラルデバイスに設けられる、ＳＳ通信時のパケットを処理する回路と同様である。
【００２４】
Ｎｏｎ−ＳＳ処理部３００は、ＵＳＢ２．０のリンク層と物理層の処理を担うＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＢ２．０のプロトコル層の処理を行うＵＳＢ２．０プロトコル回路３２０を有する。
【００２５】
ＵＳＢ２．０プロトコル回路３２０は、ＵＳＢ２．０ハブ向けのパケットを処理するＵＳＢ２．０ハブ回路３３０、ＵＳＢ２．０ペリフェラルデバイス回路３４０を有する。
【００２６】
ＵＳＢ２．０ハブ回路３３０は、データ処理回路３３２とアドレス判定回路３３４を有する。アドレス判定回路３３４は、後述する初期化時にホスト装置１１０により付与される第２のアドレスＡＤＤＲ２を記憶している。データ処理回路３３２は、ＵＳＢ２．０ハブ向けのパケットを処理するものであり、通常のＵＳＢ３．０ハブまたはＵＳＢ２．０ハブに設けられる、ＵＳＢ２．０ハブ向けのパケットを処理する回路と同様である。
【００２７】
ＵＳＢ２．０ペリフェラルデバイス回路３４０は、データ処理回路３４２とアドレス判定回路３４４を備える。アドレス判定回路３４４は、後述する初期化時にホスト装置１１０により付与される第４のアドレスＡＤＤＲ４を記憶している。データ処理回路３４２は、通常のＵＳＢ３．０のペリフェラルデバイスまたは通常のＵＳＢ２．０のペリフェラルデバイスに設けられる、Ｎｏｎ−ＳＳ通信時のパケットを処理する回路と同様である。
【００２８】
なお、ＳＳペリフェラルデバイス回路２４０とＵＳＢ２．０ペリフェラルデバイス回路３４０は、ＵＳＢカメラやＵＳＢスピーカなどのＵＳＢペリフェラルデバイスの種類のうちの同種のペリフェラルデバイスに対応する。
【００２９】
ＵＳＢ通信システム１００の具体的な動作の前に、本実施の形態のＵＳＢ通信システム１００におけるデータ経路を説明する。本実施の形態において、４つのデータ経路がある。
【００３０】
＜第１のデータ経路＞
このデータ経路は、ホスト装置１１０とペリフェラルデバイス１２０がＳＳ通信を行うときのデータ経路である。該経路は、上位システム１３０、ＳＳハブ回路２３０、ＳＳ  Ｐ／Ｌ回路２１０、ＵＳＰ１６０、ホスト装置１１０により構成される。
【００３１】
ペリフェラルデバイス１２０からホスト装置１１０への送信時には、上位システム１３０がＳＳハブ回路２３０にデータを出力し、ＳＳハブ回路２３０におけるデータ処理回路２３２は、該データのパケット化を行い、アドレス判定回路２３４に記憶されている第１のアドレスＡＤＤＲ１を含むパケットを、ＳＳ  Ｐ／Ｌ回路２１０、ＵＳＰ１６０を介してホスト装置１１０に送信する。
【００３２】
ホスト装置１１０から受信するときには、ＳＳハブ回路２３０におけるアドレス判定回路２３４は、ＵＳＰ１６０、ＳＳ  Ｐ／Ｌ回路２１０を経由して受信したパケットに含まれるアドレスが第１のアドレスＡＤＤＲ１であるときに、該パケットをデータ処理回路２３２に出力し、データ処理回路２３２は、該パケットをＳＳハブ向けのパケットとして処理すると共に、処理の結果を上位システム１３０に出力する。なお、受信したパケットに含まれるアドレスが第１のアドレスＡＤＤＲ１ではないときに、アドレス判定回路２３４は、該パケットを無視する。
【００３３】
＜第２のデータ経路＞
このデータ経路も、ホスト装置１１０とペリフェラルデバイス１２０がＳＳ通信を行うときのデータ経路である。該経路は、上位システム１３０、ＳＳペリフェラルデバイス回路２４０、ＳＳ  Ｐ／Ｌ回路２１０、ＵＳＰ１６０、ホスト装置１１０により構成される。
【００３４】
ペリフェラルデバイス１２０からホスト装置１１０への送信時には、上位システム１３０がＳＳペリフェラルデバイス回路２４０にデータを出力し、ＳＳペリフェラルデバイス回路２４０におけるデータ処理回路２４２は、該データのパケット化を行い、アドレス判定回路２４４に記憶されている第３のアドレスＡＤＤＲ３を含むパケットを、ＳＳ  Ｐ／Ｌ回路２１０、ＵＳＰ１６０を介してホスト装置１１０に送信する。
【００３５】
ホスト装置１１０から受信するときには、ＳＳペリフェラルデバイス回路２４０におけるアドレス判定回路２４４は、ＵＳＰ１６０、ＳＳ  Ｐ／Ｌ回路２１０を経由して受信したパケットに含まれるアドレスが第３のアドレスＡＤＤＲ３であるときに、該パケットをデータ処理回路２４２に出力し、データ処理回路２４２は、該パケットをペリフェラルデバイス向けのパケットとして処理すると共に、処理の結果を上位システム１３０に出力する。なお、受信したパケットに含まれるアドレスが第３のアドレスＡＤＤＲ３ではないときに、アドレス判定回路２４４は、該パケットを無視する。
【００３６】
＜第３のデータ経路＞
このデータ経路は、ホスト装置１１０とペリフェラルデバイス１２０がＮｏｎ−ＳＳ通信を行うときのデータ経路である。該経路は、上位システム１３０、ＵＳＢ２．０ハブ回路３３０、ＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＰ１６０、ホスト装置１１０により構成される。
【００３７】
ペリフェラルデバイス１２０からホスト装置１１０への送信時には、上位システム１３０がＵＳＢ２．０ハブ回路３３０にデータを出力し、ＵＳＢ２．０ハブ回路３３０におけるデータ処理回路３３２は、該データのパケット化を行い、アドレス判定回路３３４に記憶されている第２のアドレスＡＤＤＲ２を含むパケットを、ＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＰ１６０を介してホスト装置１１０に送信する。
【００３８】
ホスト装置１１０から受信するときには、ＵＳＢ２．０ハブ回路３３０におけるアドレス判定回路３３４は、ＵＳＰ１６０、ＵＳＢ２．０Ｐ／Ｌ回路３１０を経由して受信したパケットに含まれるアドレスが第２のアドレスＡＤＤＲ２であるときに、該パケットをデータ処理回路３３２に出力し、データ処理回路３３２は、該パケットをＵＳＢ２．０ハブ向けのパケットとして処理すると共に、処理の結果を上位システム１３０に出力する。なお、受信したパケットに含まれるアドレスが第２のアドレスＡＤＤＲ２ではないときに、アドレス判定回路２４４は、該パケットを無視する。
【００３９】
＜第４のデータ経路＞
このデータ経路も、ホスト装置１１０とペリフェラルデバイス１２０がＮｏｎ−ＳＳ通信を行うときのデータ経路である。該経路は、上位システム１３０、ＵＳＢ２．０ペリフェラルデバイス回路３４０、ＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＰ１６０、ホスト装置１１０により構成される。
【００４０】
ペリフェラルデバイス１２０からホスト装置１１０への送信時には、上位システム１３０がＵＳＢ２．０ペリフェラルデバイス回路３４０にデータを出力し、ＵＳＢ２．０ペリフェラルデバイス回路３４０におけるデータ処理回路３４２は、該データのパケット化を行い、アドレス判定回路３４４に記憶されている第４のアドレスＡＤＤＲ４を含むパケットを、ＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＰ１６０を介してホスト装置１１０に送信する。
【００４１】
ホスト装置１１０から受信するときには、ＵＳＢ２．０ペリフェラルデバイス回路３４０におけるアドレス判定回路３４４は、ＵＳＰ１６０、ＵＳＢ２．０Ｐ／Ｌ回路３１０を経由して受信したパケットに含まれるアドレスが第４のアドレスＡＤＤＲ４であるときに該パケットをデータ処理回路３４２に出力し、データ処理回路３４２は、該パケットをペリフェラルデバイス向けのパケットとして処理すると共に、処理の結果を上位システム１３０に出力する。なお、受信したパケットに含まれるアドレスが第４のアドレスＡＤＤＲ４ではないときに、アドレス判定回路３４４は、該パケットを無視する。
【００４２】
図２を参照して、ＵＳＢ通信システム１００の動作を詳細に説明する。
接続時に、まず、ペリフェラルデバイス１２０とホスト装置１１０間でリンクアップする（Ｓ１００）。
【００４３】
具体的には、ＳＳ  Ｐ／Ｌ回路２１０を介して、ペリフェラルデバイス１２０とホスト装置１１０との間でＳＳ接続が確立する。これは、規格に定められた通りに、ホスト装置１１０がＶＢＵＳ（図示せず）をオンし、ＳＳ  Ｐ／Ｌ回路２１０がそれを検出してＲｘ  Ｔｅｒｍｉｎａｔｉｏｎをオンする手順で行われる。
【００４４】
並行して、ＵＳＢ２．０Ｐ／Ｌ回路３１０を介して、ペリフェラルデバイス１２０とホスト装置１１０との間でＮｏｎ−ＳＳ接続が確立する。これも、規格に定められた通りに、ホスト装置１１０がＶＢＵＳをオンすることでＵＳＢ２．０Ｐ／Ｌ回路３１０がそれを検出し、ＵＳＢ２．０のＤ＋またはＤ−をプルアップする手順で行われる。
【００４５】
リンクアップ後、ホスト装置１１０は、ペリフェラルデバイス１２０に対して、２つのアドレス（ＳＳハブ用の第１のアドレスＡＤＤＲ１と、ＵＳＢ２．０ハブ用の第２のアドレスＡＤＤＲ２）を付与すると共に（Ｓ１０２）、ＵＳＢ３．０ペリフェラルデバイスに対して第３のアドレスＡＤＤＲ３、ＵＳＢ２．０ペリフェラルデバイスに対して第４のアドレスを付与し（Ｓ１０４）。これも、規格に定められた通りの動作である。
【００４６】
そして、ペリフェラルデバイス１２０は、ホスト装置１１０に対して、自身が特殊なＵＳＢ３．０ハブであることを通知する（Ｓ１０６）。この通知は、ホスト装置１１０からのゲット・デスクリプタデバイス（Ｇｅｔ  Ｄｅｓｃｒｉｐｔｏｒ−Ｄｅｖｉｃｅ）コマンドに応じて、例えば、ＳＳプロトコル回路２２０やＵＳＢ２．０プロトコル回路３２０により行ったものである。
【００４７】
ペリフェラルデバイス１２０からの通知により、ホスト装置１１０は、ペリフェラルデバイス１２０がＵＳＢ３．０ハブであり、２つのＤＳＰ（Ｄｏｗｎ  Ｓｔｒｅａｍ  Ｐｏｒｔ）を有し、該２つのＤＳＰに同様の機能を有するＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイスが夫々接続されていると認識する。さらに、ホスト装置１１０は、該ＵＳＢ３．０ハブの特殊性として、上記２つのＤＳＰが、排他的に動作することも認識する。
【００４８】
すなわち、ステップＳ１００におけるペリフェラルデバイス１２０からの通知により、ホスト装置１１０は、ペリフェラルデバイス１２０を、１つのＵＳＢ３．０ハブと、該ＵＳＢ３．０ハブに接続された１つのＵＳＢ３．０ペリフェラルデバイスと１つのＵＳＢ２．０デバイスとを有し、該２つのペリフェラルデバイスが排他的に動作する同種のペリフェラルデバイス例えばＵＳＢカメラである装置として認識する。
【００４９】
なお、ホスト装置１１０において、上記２つのＤＳＰが排他的に動作すること、すなわち、該２つのＤＳＰに夫々接続された２つのペリフェラルデバイスが排他的に動作する同種のペリフェラルデバイスであることを認識するのは、ホスト装置１１０を担うコンピュータに実装されたアプリケーションである。
【００５０】
ステップＳ１１０以降は、ペリフェラルデバイス１２０とホスト装置１１０との通信時の処理を示す。
【００５１】
ホスト装置１１０は、通信データが無いときには（Ｓ１１０：Ｎｏ）、ＳＳ処理部２００とＮｏｎ−ＳＳ処理部３００のいずれも低電力状態（Ｌｏｗ  Ｐｏｗｅｒ  Ｓｔａｔｅ）になるように制御を行う（Ｓ１１２：Ｙｅｓ、またはＳ１１２：Ｎｏ、Ｓ１１４）。ＳＳ処理部２００の低電力状態とは、ＵＳＢ３．０規格で定められるＵ１、Ｕ２、Ｕ３のいずれか１つである。また、Ｎｏｎ−ＳＳ処理部３００の低電力状態は、ＵＳＢ２．０規格で定められた「スリープ」（Ｌ１）、「サスペンド」（Ｌ２）である。
【００５２】
一方、通信データがあるときには（Ｓ１１０：Ｙｅｓ）、ホスト装置１１０は、通信データの量が閾値Ｔを超えている場合には（Ｓ１２０：Ｙｅｓ）、ＳＳ処理部２００が低電力状態ではなければ（Ｓ１２２：Ｎｏ）、ＳＳ処理部２００をそのままにしておき、ＳＳ処理部２００が低電力状態であればＳＳ処理部２００を低電力状態からアクティブ状態「Ｕ０」に復帰させる（Ｓ１２２：Ｙｅｓ、Ｓ１２４）。また、Ｎｏｎ−ＳＳ処理部３００が低電力状態であれば（Ｓ１２６：Ｙｅｓ）、Ｎｏｎ−ＳＳ処理部３００をそのままにしておき、Ｎｏｎ−ＳＳ処理部３００が低電力状態ではなければＮｏｎ−ＳＳ処理部３００を低電力状態に遷移させる（Ｓ１２６：Ｎｏ、Ｓ１２８）。そして、ホスト装置１１０は、ペリフェラルデバイス１２０とＳＳ通信を行い、ＳＳ  Ｐ／Ｌ回路２１０、ＳＳハブ回路２３０を介して、データの転送を行う（Ｓ１３０）。
【００５３】
また、通信データがあるものの、通信データの量が閾値Ｔ以下である場合には（Ｓ１１０：Ｙｅｓ、Ｓ１２０：Ｙｅｓ）、ホスト装置１１０は、Ｎｏｎ−ＳＳ処理部３００が低電力状態ではなければ（Ｓ１４２：Ｎｏ）、Ｎｏｎ−ＳＳ処理部３００をそのままにしておき、Ｎｏｎ−ＳＳ処理部３００が低電力状態であればＮｏｎ−ＳＳ処理部３００を低電力状態からアクティブ状態「Ｌ０」に復帰させる（Ｓ１４０：Ｙｅｓ、Ｓ１４２）。また、ＳＳ処理部２００が低電力状態であれば（Ｓ１４４：Ｙｅｓ）、ＳＳ処理部２００をそのままにしておき、ＳＳ処理部２００が低電力状態ではなければＳＳ処理部２００を低電力状態に遷移させる（Ｓ１４４：Ｎｏ、Ｓ１４６）。そして、ホスト装置１１０は、ペリフェラルデバイス１２０とＮｏｎ−ＳＳ通信を行い、ＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＢ２．０ハブ回路３３０を介して、データの転送を行う（Ｓ１４８）。
【００５４】
つまり、ホスト装置１１０は、ＳＳ通信、すなわち、ＳＳ  Ｐ／Ｌ回路２１０、ＳＳペリフェラルデバイス回路２４０との通信を行っているときに、通信データの量が閾値Ｔ以下になった場合に、Ｎｏｎ−ＳＳ処理部３００を低電力状態から復帰させると共に、Ｎｏｎ−ＳＳ通信、すなわちＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＢ２．０ペリフェラルデバイス回路３４０との通信に切り替える。同時に、ＳＳ処理部２００を低電力状態に遷移させる。
【００５５】
また、ホスト装置１１０は、Ｎｏｎ−ＳＳ通信、すなわち、ＵＳＢ２．０Ｐ／Ｌ回路３１０、ＵＳＢ２．０ペリフェラルデバイス回路３４０との通信を行っているときに、通信データの量が閾値Ｔを超えた場合に、ＳＳ処理部２００を低電力状態から復帰させると共に、ＳＳ通信、すなわちＳＳ  Ｐ／Ｌ回路２１０、ＳＳペリフェラルデバイス回路２４０との通信に切り替える。同時に、Ｎｏｎ−ＳＳ処理部３００を低電力状態に遷移させる。
【００５６】
図３は、ＵＳＢ通信システム１００において、Ｎｏｎ−ＳＳ通信からＳＳ通信に切り替わる場合のタイミングチャートの例を示す図である。
【００５７】
時刻ｔ０から時刻ｔ１まで、通信データ量が閾値Ｔより少なく、ホスト装置１１０は、ペリフェラルデバイス１２０のＮｏｎ−ＳＳ処理部３００とＮｏｎ−ＳＳ通信を行っており、ペリフェラルデバイス１２０のＳＳ処理部２００は、低電力状態にある。
【００５８】
時刻ｔ１は、通信データ量が閾値Ｔを超えた時点である。
そのため、時刻ｔ１から時刻ｔ２まで、ホスト装置１１０は、ペリフェラルデバイス１２０のＳＳ処理部２００を低電力状態からアクティブ状態に復帰させる。
【００５９】
時刻ｔ２において、ホスト装置１１０は、Ｎｏｎ−ＳＳ通信をＳＳ通信に切り替えると共に、ＳＳ通信に使用しないペリフェラルデバイス１２０のＮｏｎ−ＳＳ処理部３００に対して、低電力状態へ遷移するよう制御する。
【００６０】
時刻ｔ２から時刻ｔ３まで、Ｎｏｎ−ＳＳ処理部３００は、低電力状態へ遷移する。この間、ホスト装置１１０は、ペリフェラルデバイス１２０のＳＳ処理部２００とＳＳ通信を行う。
【００６１】
時刻ｔ３以降、Ｎｏｎ−ＳＳ処理部３００は低電力状態であり、ＳＳ処理部２００は、引き続きＳＳ通信を行う。
【００６２】
このように、ＵＳＢ通信システム１００において、ペリフェラルデバイス１２０は、ホスト装置１１０との間でＳＳ接続とＮｏｎ−ＳＳ接続を並行に確立させると共に、自身が、ＵＳＢ３．０ペリフェラルデバイスとＵＳＢ２．０ペリフェラルデバイスが接続されているＵＳＢ３．０ハブであることをホスト装置１１０に通知する。従って、ＵＳＢ３．０ハブを介してペリフェラルデバイス１２０のＮｏｎ−ＳＳ処理部３００とＮｏｎ−ＳＳ通信をしている間に、ペリフェラルデバイス１２０のＳＳ処理部２００を低電力状態から復帰させ、シームレスにＳＳ通信に切り替えることができる。また、ＳＳ通信からＮｏｎ−ＳＳ通信の切り替えも同様にＵＳＢ３．０ハブを介して、ペリフェラルデバイス１２０のＳＳ処理部２００とＳＳ通信をしている間に、ペリフェラルデバイス１２０のＮｏｎ−ＳＳ処理部３００を低電力状態から復帰させ、シームレスにＮｏｎ−ＳＳ通信に切り替えることができる。
【００６３】
その結果、アイソクロナス転送のようなピリオディック転送を用いるＵＳＢペリフェラルデバイスに対しても、通信の失敗をせずに省電力化を図るができる。
【００６４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００６５】
１  第１のアドレスＡＤＤＲ
２  第２のアドレスＡＤＤＲ
３  第３のアドレスＡＤＤＲ
４  第４のアドレスＡＤＤＲ
１００  ＵＳＢ通信システム
１１０  ホスト装置
１２０  ペリフェラルデバイス
１３０  上位システム
１３２  ＣＰＵ
１３４  ＲＡＭ
１３６  ＲＯＭ
１３８  周辺回路
１４０  バス
１５０  半導体集積回路
１６０  ＵＳＰ
１７０  ＵＳＢケーブル
２００  ＳＳ処理部
２１０  ＳＳ  Ｐ／Ｌ回路
２２０  ＳＳプロトコル回路
２３０  ＳＳハブ回路
２３２  データ処理回路
２３４  アドレス判定回路
２４０  ＳＳペリフェラルデバイス回路
２４２  データ処理回路
２４４  アドレス判定回路
３００  Ｎｏｎ−ＳＳ処理部
３１０  ＵＳＢ２．０Ｐ／Ｌ回路
３２０  ＵＳＢ２．０プロトコル回路
３３０  ＵＳＢ２．０ハブ回路
３３２  データ処理回路
３３４  アドレス判定回路
３４０  ＵＳＢ２．０ペリフェラルデバイス回路
３４２  データ処理回路
３４４  アドレス判定回路
【図１】
2014021821.tif 000003
【図２】
2014021821.tif 000004
【図３】
2014021821.tif 000005