(57)【要約】【課題】  量子コンピュータ用の半導体量子素子として利用可能なマクロ領域でボーズ・アインシュタイン凝縮した半導体励起子系を提供する。【解決手段】  半導体量子素子１は、半導体I２、半導体II３、半導体III４、半導体IV０５の順で構成される半導体ヘテロ界面を備え、スタッガード・ヘテロ界面を有する半導体ヘテロ構造に、電界を印加して形成される三角ポテンシャル中の電子と正孔の量子準位からなる励起子を用いて、励起子に対するヘテロ界面ラフネスの影響を減らす。さらにAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を成長するGaAs基板の面方位を（１００）から23.8°オフにした基板を用いてその上に成長するスタッガード・ヘテロ界面を超平坦面とし、ボーズ・アインシュタイン凝縮した励起子のデコヒーレンスを減し、演算時間の長い半導体量子素子１を得る。【選択図】図１
2014049661.tif 000002
【特許請求の範囲】
【請求項１】
半導体I、半導体II、半導体III、半導体IVの順で構成される半導体ヘテロ界面を備え、
半導体IIの伝導帯は、半導体IIIの伝導帯よりも電子に対して高いエネルギーを持つことにより、ヘテロ界面の伝導帯がステップを形成し、
同時に半導体IIの価電子帯は、半導体IIIの価電子帯よりも正孔に対してエネルギー的に低いことにより、ヘテロ界面の価電子帯がステップを形成するように半導体IIと半導体IIIを選択した半導体結晶からなり、
ヘテロ界面に対して垂直に電界が印加され、
光励起により半導体IIと半導体IIIとのヘテロ界面に電子と正孔が発生されるか、当該ヘテロ界面に電気的に電子と正孔が供給されるか、光励起と電気的励起の両方の何れかが行われ、
３種の半導体II、半導体III、半導体IVが形成するヘテロ構造において、電子の基底状態は、半導体II、半導体III、半導体IVが形成するヘテロ構造による、量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、伝導帯ステップと電界によって勾配を持った半導体IIIの伝導帯とで形成される三角ポテンシャルのエネルギー準位となるように半導体IIIを厚くし、かつ、
３種の半導体I、半導体II、半導体IIIが形成するヘテロ構造において、正孔の基底状態は、半導体I、半導体II、半導体IIIが形成するヘテロ構造による、量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、価電子帯ステップと電界によって勾配を持った半導体IIの価電子帯とで形成される三角ポテンシャルのエネルギー準位となるように、半導体IIを厚くしたことを特徴とする、半導体量子素子。
【請求項２】
前記半導体量子素子において、電子・正孔対の電子は、半導体IIIのＸバンドの電子であり、正孔は、半導体IIのΓバンドの正孔であることを特徴とする、請求項１に記載の半導体量子素子。
【請求項３】
前記半導体量子素子において、半導体IIは厚さが20nm以上のAl0.4Ga0.6Asであり、半導体IIIは厚さが20nm以上のAlAsであり、半導体IIと半導体IIIとのヘテロ界面に印加する電界が10kV/cmより高電界であることを特徴とする、請求項１又は請求項２に記載の半導体量子素子。
【請求項４】
前記半導体量子素子において、結晶成長用基板の面方位が（１００）方向から、23.8°オフとしたGaAs基板であることを特徴とする、請求項１〜請求項３の何れかに記載の半導体量子素子。
【請求項５】
前記半導体量子素子において、分子線エピタキシ結晶成長時の基板温度が、580℃〜640℃であることを特徴とする、請求項１〜請求項４の何れかに記載の半導体量子素子。
【請求項６】
前記半導体量子素子において、半導体IIがSiであり、半導体IIIがSi0.7Ge0.3であることを特徴とする、請求項１又は請求項２に記載の半導体量子素子。
【請求項７】
前記半導体量子素子において、電子と正孔が対峙する面における電界強度の面内分布に強弱をつけることで、電子と正孔に対する三角ポテンシャルの勾配の２次元面内分布に強弱を与え、勾配の急な領域に囲まれた勾配の緩い領域を形成することで、電子・正孔対を勾配の緩い領域にトラップすることを特徴とする、請求項１〜請求項６の何れかに記載の半導体量子素子。
【請求項８】
前記半導体量子素子において、電界強度の面内分布は、２次元的な電極の形状、あるいは半導体アンドープ層にイオン打ち込みや、熱拡散あるいは半導体結晶のエッチングによって作りこんだ導電性領域の３次元的な形状、あるいは分割した電極に異なる電圧を与えることにより、得られる面内分布で、その電界強度の面内分布により、電子・正孔対をトラップすることを特徴とする、請求項７に記載の半導体量子素子。
【請求項９】
請求項１〜請求項８の何れかに記載の半導体量子素子を用い、冷却手段を備えたことを特徴とする、半導体量子演算装置。
【請求項１０】
前記冷却手段による冷却温度は、１３Ｋ以下であることを特徴とする、請求項９に記載の半導体量子演算装置。
【請求項１１】
前記冷却手段による冷却温度は、４Ｋ以下であることを特徴とする、請求項９に記載の半導体量子演算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボーズ粒子のボーズ・アインシュタイン（B-Eと呼ぶ。）凝縮による巨視的量子効果を利用した半導体量子素子に関する。さらに詳しくは、本発明は、半導体ヘテロ構造に電界を印加し生じた三角ポテンシャル中の励起子をB-E凝縮させた半導体量子素子に関する。
【背景技術】
【０００２】
ノイマン型コンピュータは、半導体加工の微細化技術が、長期にわたりムーアの法則に従って進んできたことにより、演算能力を飛躍的に発展させてきた。しかしながら微細化が限界に近づき、超ＬＳＩを形成する個々の素子が、量子的な揺らぎの影響が出始めることと、演算能力を上げるために、多数の計算機を並列化した際、消費する電力が膨大であることから、更なる能力向上は限界に近づきつつある。
【０００３】
これに対して、新たに提案された量子コンピュータは、全く新しいアルゴリズムによる計算方法として、量子状態間の重ね合わせ（量子もつれ）を利用することで、ノイマン型コンピュータでは時間が掛かり過ぎて解けない計算を、瞬時に解くことが可能になるとされ、多くの研究者がそれを実現する系を提案し実験を行っている。
【０００４】
ボーズ粒子のB-E凝縮状態では、粒子の熱的ド・ブロイ波長が、低温になるに従い、長くなり、粒子間でその波が重なりあうことで、系全体がコヒーレント状態となる。熱的ド・ブロイ波長は、ボーズ粒子の質量と温度の積の２分の１乗に逆比例するため、質量の重い原子では、ナノ・ケルビン・オーダーまで冷却する必要がある。
ノーベル物理学賞の受賞対象となった、Rb原子のB-E凝縮では、原子が重いため170nKという極低温が必要であった（非特許文献１参照）。このような極低温を得るには、レーザによる冷却と磁場による冷却が必要であり、特許文献１に記載されている量子コンピュータのような多数のビットを実現するには、装置が大掛かり過ぎて実用化は困難である。
【０００５】
これに対して、半導体中の励起子は、電子と正孔がクーロン力で互いに引き合い、水素原子様の状態となり、半導体中を自由に動き回ることが可能な準粒子で、有限の寿命で再結合発光し消滅するボーズ粒子であり、その質量は原子と比べ１００万分の１程度の軽さであるため、凝縮に必要な温度も原子の場合の１００万倍高温となる。
【０００６】
従って、Keldyshが１９６５年に励起子のB-E凝縮の可能性を理論的に示して以来、数多くの研究者が世界初の「B-E凝縮の観測」を目指して研究を進めてきた。しかしながら、従来研究されてきた多くの励起子系は、再結合発光の寿命が短いものが多く、光学的に励起されて電子温度が高い状態から、格子温度まで冷却される前に消滅したり、高密度励起で電子と正孔が液滴状態となるためボーズ粒子系で無くなったり、また励起子分子を形成したりするなど、多くの理由から励起子のB-E凝縮は実現できなかった。
【０００７】
また、励起子の寿命が長い、亜酸化銅のバルク結晶では冷却効率が悪く、励起子が十分冷却できないことや、励起子が空間的に拡散してしまい、B-E凝縮に必要な濃度を得ることができなかった。２０１１年になり、亜酸化銅のバルク結晶内で、レーザ光を用いて励起子を空間的に閉じ込め、287mKまで冷却することで、B-E凝縮を実現したという報告がなされた（非特許文献２参照）。しかしながらこの系では、凝縮体は光閉じ込めされた一部分にすぎず、量子コンピュータに必要な多数の量子ビットを実現することは、工業的に困難である。
【０００８】
励起子のB-E凝縮に関するこれらの困難に打ち勝つ解決策として、本願の発明者の一人である福澤は、１９８９年に「２重量子井戸における空間分離された電子・正孔からなる励起子系」を提案した（非特許文献３参照）。
図２１は、この２重量子井戸における空間分離された電子・正孔からなる励起子系の励起子電子状態の概念図である。図２１において、３０３はこの励起子系の電子の波動関数で、３０４は正孔の波動関数であり、ともに数値解析して求めており、電界を印加されて傾斜した伝導帯３０１と価電子帯３０２に重ねて表示してある。この２重量子井戸は、量子井戸として厚さ5nmのGaAsを、量子井戸間の障壁として厚さ4nmのAl0.3Ga0.7Asを用いている。この系を構成する２重量子井戸に電界をかけた状態で光励起を行うと、２つある量子井戸のそれぞれで、値電子帯３０２から電子が伝導帯３０１に励起され、電子と正孔がそれぞれの量子井戸中に生じるが、２個の量子井戸間の障壁が4nmと充分に薄いため、電界により電子と正孔がエネルギー的により低い側の量子井戸にトンネリングし、結果として電子３０３と正孔３０４が別々の量子井戸に分離される。
【０００９】
この結果、電子と正孔の波動関数の重なり積分が減少し、励起子の発光寿命が１００倍程度長くなり、励起子が格子温度まで十分に冷える時間ができる。これにより初めて極低温の励起子の振る舞いを実験的に観測できるようになった（非特許文献４参照）。
図２４は、この２重量子井戸励起子系のフォトルミネッセンス・スペクトルの半値幅の温度依存性を印加する電界をパラメータとしてプロットしたものである。図２４において、電界をかけない場合の温度依存性３０５は、温度の低下とともに半値幅が増大するが、電界を40kV/cm印加し励起子の寿命を延ばした場合の温度依存性３０６は、７Kより低温で、急激な半値幅の減少が観測された。図２４に示されたフォトルミネッセンス・スペクトルにおける半値幅の温度依存性の解釈は、後述する。
【００１０】
この系では、電子と正孔が分かれて存在する量子井戸が電界の向きで一義的に決まるため、全ての励起子の電気双極子の向きがそろった系となる。このためボーズ粒子間相互作用は双極子間相互作用となり、電子間のクーロン相互作用と異なり、ボーズ粒子が最近接するまでは、ニュートラルに近い反発力であるため、B-E凝縮が起こりやすい系であるといえる。さらに電気双極子の向きがそろった系であるため、励起子分子や、電子・正孔液滴になりにくく、この点でもB-E凝縮に適した系である。
【００１１】
しかしながら、この系は２つの量子井戸であるGaAsと、障壁層であるAlGaAsとの界面が４枚存在しており、それぞれの２次元面内において、単原子層オーダーの膜厚のばらつきやGa/Al組成の揺らぎが不可避である。２次元面内では、励起子が存在する場所に対して、揺らぎによるそれぞれの量子井戸の厚さや中間の障壁層の厚さの組み合わせが異なり、その異なった組み合わせは異なった励起子エネルギーを与える。その結果、２次元面内の異なった励起子エネルギー分布は20meVにおよぶ発光スペクトルの不均一幅として観測される。図２５は、実験的に得られた不均一幅に合わせて、励起子エネルギーの２次元面内ラフネス３０７を計算でモデル化した例である。
【００１２】
従って２重量子井戸系の励起子は、２次元空間内のどこに存在するかで、最低の励起子エネルギーが異なることになる。ある微小な領域でB-E凝縮が期待できる温度よりもはるかに低い温度まで格子温度を冷却しても、他の場所では異なる励起子エネルギーとなるため、系全体で一つの凝縮体にはなれず、ポテンシャル・ラフネスで生じる多数のローカル・ミニマムでそれぞれ独立したB-E凝縮を起こすことになる。
【００１３】
本願の発明者の一人である福澤は、非特許文献３で提案した２重量子井戸系の励起子が、このような問題を有することを理論計算で予測した上で実験を行い、非特許文献４で２重量子井戸系励起子がB-E凝縮を起こしている状況証拠を明らかにした。
図２４において３０６に示す２重量子井戸系励起子のフォトルミネッセンス半値幅の温度依存性は、「個々のローカル・ミニマムで生じたB-E凝縮体が誘導冷却により、それぞれのB-E凝縮体が存在するサイトのエネルギーよりも、より低い励起子エネルギーのサイトへ移動を続け、最終的には、その系に存在するすべての励起子が、その系に存在するサイトの低いほうから順番にすきまなく埋め尽くした状態となる。」と解釈できる結果を示した。
ここで誘導冷却とは、B-E凝縮を起こしていない古典的ボーズ粒子の状態で、熱的エネルギーが低いためにポテンシャル・バリアにトラップされている励起子が、温度が下げられてB-E凝縮体になることで、熱エネルギーが不足しているにもかかわらずあたかもポテンシャル・バリアを乗り越えるように、よりエネルギー的に低いサイトへB-E凝縮体が移動する現象である。
【００１４】
B-E凝縮を起こす温度よりも高温の場合は、古典的ボーズ粒子の状態であるため、励起子の熱的運動エネルギーの減少とともに、ローカル・ミニマムのバリアを乗り越えることができなくなる。このため、より低いエネルギーのサイトを空席にしたまま、高いエネルギーのローカル・ミニマムにとどまる割合が増えるため、励起子全体の平均エネルギーは上昇し、誘導冷却を起こした前述の結果と反対の現象を示す（図２４の３０５参照）。以上の結果から、２重量子井戸系励起子がB-E凝縮を起こしたことの状況証拠が得られたと考えられる。
【００１５】
本願の発明者の一人である福澤の２重量子井戸励起子系が、励起子のB-E凝縮を観測する系として最適であるとして、１９９２年から継続してこの系を研究し続けているL.V.Butovは、２重量子井戸励起子の低温での様々な物理現象について、数多くの論文を報告している。L.V.Butovは、２０１２年に、２重量子井戸励起子のB-E凝縮を示す結果を発表した（非特許文献５参照）。
図２６は、２次元的に測定した発光強度から求めた、２重量子井戸励起子の空間分布の温度依存性である。本願の発明者の一人である福澤と同じく電界により電子と正孔を分離し励起子の再結合発光の寿命を長くし、格子温度を十分低温まで冷却している。
図２６において、２重量子井戸系の温度が７Kでは、励起子は３０８に示すような空間的広がりを持つが、４Kでは励起子は３０９のように中央に集まりだし、５０ｍKでは、３１０のように中心にさらに集中している。
【００１６】
図２７は、励起子発光の1次のコヒーレンスの程度の空間依存性を表す図である。格子温度をパラメータとしている。励起子発光の1次のコヒーレンスの高い状態が、温度の低下とともに空間的に広がる様子を示している。1次のコヒーレンスはB-E凝縮の割合が増えるにつれて高まることが知られており、図２７に示された結果は、励起子がB-E凝縮を起こしていることを強く示唆している。本願の発明者の一人である福澤が提唱した通り、２０年の歳月を経て、２重量子井戸励起子系がB-E凝縮することが証明された。しかしながらこれまで述べたように４枚あるヘテロ界面に基づく励起子エネルギーのラフネスが存在するため、たまたま平坦だったごく狭い領域でのB-E凝縮しか実現できておらず、量子コンピュータに必要な、マクロな領域でのB-E凝縮はこの公知例でも実現できていない。
【００１７】
図２８は、非特許文献６で報告された図であり、GaAs/AlAs量子井戸構造におけるX-Γ間接遷移による励起子のエネルギー準位の概念図である。
L.V.Butov達は、福澤が２重量子井戸励起子系を提案した後に、電子と正孔を分離して励起子の再結合発光寿命を延ばすことが可能な別の系として、GaAs/AlAs量子井戸系におけるΓ-Ｘ間接遷移の励起子を報告した。
これは、図２８に示すように、厚さ３nm のGaAs量子井戸４０３と、厚さ４nmのAlAs量子井戸４０４をAlGaAsで挟み込んだ構造を持つ系である。
図で実線４００は、AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドを表す伝導帯で、点線４０１は、AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のＸバンドを表す伝導帯である。実線４０２は、AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンド価電子帯である。
【００１８】
図２８はΓバンドとＸバンドが重ねて書いてあるため、より理解しやすい図として、図２９と図３０にΓバンドとＸバンドを別々に表示して示す。
図２９は、図２８のAlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドによる伝導帯を表す。図中で、４１０はAlGaAs層、４１１はGaAs層、４１２はAlAs層、４１３はAlGaAs層である。GaAs層４１１は量子井戸となるため、井戸型ポテンシャルによる量子準位４０６を与える。
【００１９】
図３０は図２８のAlGaAs/GaAs/AlAs/AlGaAs ヘテロ構造のＸバンドによる伝導帯を表す。図中で４１０はAlGaAs層、４１１はGaAs層、４１２はAlAs層、４１３はAlGaAs層である。AlAs層４１２は量子井戸となるため、井戸型ポテンシャルによる量子準位４０７を与える。
【００２０】
量子井戸の幅を狭くすると、井戸型ポテンシャルによる電子準位は高エネルギー側にシフトすることは、あまねく知られているが、図２８に示すヘテロ構造において、GaAs量子井戸の厚さを３nmまで狭くすることで、GaAsのΓバンド４００における量子準位４０６を、AlAsのＸバンド４０１における量子準位４０７より高くできる。
従ってこの構造を光励起すると、GaAs量子井戸における光吸収（Γ―Γ遷移）で生じた電子・正孔対のうち電子だけが、GaAsの量子準位４０６から、AlAsのＸバンド中の量子準位４０７に移動する。この結果、GaAs中の正孔と、AlAs中の電子を空間的に分離することが可能となる。図中で、４０５は、AlAsのＸバンドにおける電子準位４０７とGaAsのＸバンドにおける正孔準位間の間接遷移に基づく励起子発光である。この遷移は電子と正孔の重なり積分が小さいため発光寿命が長くなり、励起子温度が充分低くなることが可能である。
【００２１】
また上記の非特許文献６と同じ系で電界を印加する電極に孔をあけ、励起子が感じる電界強度について、２次元面内で相対的に弱い部分を作り、そこに励起子を電気的にトラップする方法が述べられている（非特許文献７参照）。この方法は、光で励起子を作る場合に適している。
しかしながら、非特許文献６及び非特許文献７のどちらの系も、AlAsのＸバンド中の量子準位４０７よりもGaAsのΓバンド中の量子準位４０６のエネルギーを高くするために、GaAsの量子井戸幅を３nmと狭くする必要がある。またAlAsのＸバンドの準位も４nmと幅の狭い量子井戸に基づく準位である。従って２重量子井戸系励起子と同様に、ヘテロ界面の揺らぎの影響を励起子が強く感じることになり、ポテンシャル・ラフネスによるB-E凝縮の破壊が避けられない。
【００２２】
このような励起子のポテンシャル・ラフネスの影響を受けにくいボーズ粒子系として、半導体光共振器中の励起子・ポラリトンのB-E凝縮が研究されている。励起子・ポラリトンは、半導体中の光であり、ボーズ粒子としての質量は励起子の１００万分の一程度の軽さである。このため、理論的には励起子と較べ１００万倍高温で凝縮が可能であるが、報告されている励起子・ポラリトンのB-E凝縮温度は、現在１０Kである（非特許文献８参照）。ポテンシャル・ラフネスの影響を受けないことと、凝縮温度が高い点で、励起子・ポラリトンのB-E凝縮は大変有利であり、現在量子コンピュータ用素子として研究が進められている（特許文献２参照）。
しかしながら、励起子・ポラリトンは、寿命がピコ秒オーダーと極めて短く、量子コンピュータとして使用が困難である。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００６−５９２７７号公報
【特許文献２】特表２０１２−５０８９９０号公報
【非特許文献】
【００２４】
【非特許文献１】M.H. Anderson, J.R. Ensher, M.R. Matthews, C.E. Wieman, and E.A. Cornell, "Observation of Bose-Einstein Condensation in a Dilute Atomic Vapor", Science, 269, no 5221, pp. 198-201, 1995
【非特許文献２】K. Yoshioka, E. Chae and M. Kuwata-Gonokami, "Transition to a Bose-Einstein condensate and relaxation explosion of excitons at sub-Kelvin temperatures", Nature Comm., 2, Article numB-Er: 328, 31 May 2011
【非特許文献３】T. Fukuzawa, S.S. Kano, T.K. Gustafson and T. Ogawa, "Possibility of Coherent Light Emission from Bose Condenced States of SEHP", Proc. of International Conference on Modulated Semicomductor Structures, Michigan, Illinois, 1989
【非特許文献４】T. Fukuzawa, E. E. Mendez, and J. M. Hong, "Phase Transition of an Exciton System in GaAs Coupled Quantum Wells", Phys. Rev. Letts, 64, 3066, 1990
【非特許文献５】A.A. High, J.R. Leonard, M. Remeika, L.V. Butov, M. Hanson, and A.C. Gossard, "Condensation of Excitons in a Trap", Nano Lett., 12, pp.2605-2609, 2012
【非特許文献６】L.V. Butov & A.I. Filin, "Anomalous transport and luminescence of indirect excitons in AlAs/GaAs coupled quantum Wells as evidence for exciton condensation", Phys. Rev., B58, 1980, 1998
【非特許文献７】A.T.Hammack,N.A.Gippius, Sen Yang, G.O.Andreev, and L.V. Butov, "Excitons in electrostatic traps", J. of Appl.Phys., 99, 066104, 2006
【非特許文献８】D. N. Krizhanovskii, M. S. Skolnick, C. Tejedor and L. Vina, "Collective fluid dynamics of a polariton condensate in a semiconductor microcavity", Nature Letters, doi:10.1038/ nature 07640, pp.291-295, 2009
【発明の概要】
【発明が解決しようとする課題】
【００２５】
従来のボーズ粒子系におけるB-E凝縮は、量子コンピュータへの利用に際し、以下の問題点を有している。
（１）装置が大掛かりで実用に適さない、
（２）凝縮体の制御が困難である、
（３）励起子が感じるポテンシャル・ラフネスのため、十分な大きさのB-E凝縮が得られない、
（４）凝縮体の寿命がピコ秒程度で、量子演算に適さない等、
が従来のボーズ粒子系を量子コンピュータの素子に用いる場合の大きな壁である。
【００２６】
本発明は、上記課題に鑑み、半導体ヘテロ界面を用いた新規の励起子ボーズ粒子系であり、（１）極めてコンパクトで集積化可能である、（２）長い励起子寿命により十分な演算時間が確保できる、（３）ポテンシャル・ラフネスの影響が少ないためB-E凝縮のコヒーレンスが散乱されにくい、（４）素子実現に必要なマクロ領域でのB-E凝縮が期待できる、（５）励起子の制御性が良い等の特長を有する、半導体ヘテロ界面を用いた新規の励起子ボーズ粒子系からなる半導体量子素子を提供することを目的としている。
【課題を解決するための手段】
【００２７】
上記目的を達成するため、本発明の半導体量子素子は、半導体I、半導体II、半導体III、半導体IVの順で構成される半導体ヘテロ界面を備え、半導体IIの伝導帯は、半導体IIIの伝導帯よりも電子に対して高いエネルギーを持つことにより、ヘテロ界面の伝導帯がステップを形成し、同時に半導体IIの価電子帯は、半導体IIIの価電子帯よりも正孔に対してエネルギー的に低いことにより、ヘテロ界面の価電子帯がステップを形成するように半導体IIと半導体IIIを選択した半導体結晶からなり、ヘテロ界面に対して垂直に電界が印加され、光励起により半導体IIと半導体IIIとのヘテロ界面に電子と正孔が発生されるか、当該ヘテロ界面に電気的に電子と正孔が供給されるか、光励起と電気的励起の両方の何れかが行われ、３種の半導体II、半導体III、半導体IVが形成するヘテロ構造において、電子の基底状態は、半導体II、半導体III、半導体IVが形成するヘテロ構造による量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、伝導帯ステップと電界によって勾配を持った半導体IIIの伝導帯とで形成される三角ポテンシャルのエネルギー準位となるように半導体IIIを厚くし、かつ、３種の半導体I、半導体II、半導体IIIが形成するヘテロ構造において、正孔の基底状態は、半導体I、半導体II、半導体IIIが形成するヘテロ構造による量子井戸型ポテンシャルによって決められるエネルギー準位ではなく、価電子帯ステップと電界によって勾配を持った半導体IIの価電子帯とで形成される三角ポテンシャルのエネルギー準位となるように、半導体IIを厚くしたことを特徴とする。
【００２８】
上記構成において、電子・正孔対の電子は、好ましくは、半導体IIIのＸバンドの電子であり、正孔は、半導体IIのΓバンドの正孔である。
好ましくは、半導体IIは厚さが20nm以上のAl0.4Ga0.6Asであり、半導体IIIは厚さが20nm以上のAlAsであり、半導体IIと半導体IIIとのヘテロ界面に印加する電界が10kV/cm以上である。
結晶成長用基板の面方位は、好ましくは、（１００）方向から、23.8°オフとしたGaAs基板である。
分子線エピタキシ結晶成長時の基板温度は、好ましくは、580℃〜640℃である。
好ましくは、半導体IIがSiであり、半導体IIIがSi0.7Ge0.3である。
好ましくは、電子と正孔が対峙する面における電界強度の面内分布に強弱をつけることで、電子と正孔に対する三角ポテンシャルの勾配の２次元面内分布に強弱を与え、勾配の急な領域に囲まれた勾配の緩い領域を形成することで、電子・正孔対を勾配の緩い領域にトラップする。
電界強度の面内分布は、好ましくは、２次元的な電極の形状、あるいは半導体アンドープ層にイオン打ち込みや、熱拡散あるいは半導体結晶のエッチングによって作りこんだ導電性領域の３次元的な形状、あるいは分割した電極に異なる電圧を与えることにより、電子・正孔対をトラップする。
【００２９】
本発明の半導体量子演算装置は、上記の何れかに記載の半導体量子素子を用い、冷却手段を備えたことを特徴とする。
【００３０】
上記構成において、冷却手段による冷却温度は、好ましくは、１３Ｋ以下又は４Ｋ以下である。
【発明の効果】
【００３１】
本発明により提供される半導体量子素子中の励起子は、再結合発光寿命が充分長く、双極子モーメントの向きが全て一方向にそろっている。素子中ではマクロな数の２次元励起子を、任意の形状にトラップでき、そのトラップ内では、界面ラフネスによる励起子ポテンシャル・エネルギーの乱れが無い。この半導体量子素子を数百ｍＫから数Ｋ又は１５Ｋ程度まで冷却することで、マクロ領域における励起子のB-E凝縮が実現でき、量子コンピュータのための演算素子として利用することが可能となる。本発明による半導体量子素子中の励起子は、半導体ヘテロ構造において、段違い（スタッガード）の界面に生じるため、この励起子をスタッガード・ヘテロ界面励起子と呼ぶ。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る半導体量子素子に、電界を印加した場合のスタッガード・ヘテロ界面励起子の概念図である。
【図２】本発明に係る半導体量子素子中のスタッガード・ヘテロ界面励起子の基本概念を表す図で、図５と比較するために、図１の半導体Iと半導体IVを省略している。
【図３】図１に類似の半導体量子素子で、半導体IIと半導体IIIの厚さを薄くした比較例における励起子を表す概念図である。
【図４】本発明の半導体量子素子に電界を印加しない場合のスタッガード・ヘテロ構造のエネルギー準位概念図である。
【図５】本発明に係る半導体量子素子において、電界中のスタッガード・ヘテロ界面励起子がヘテロ界面ラフネスの影響を受けにくいことを説明する概念図である。
【図６】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子で、電界が1kV/cmの場合の電子と正孔の波動関数の計算結果を表す。
【図７】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子で、電界が20kV/cmの場合の電子と正孔の波動関数の計算結果を表す。
【図８】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子で、電界が40kV/cmの場合の電子と正孔の波動関数の計算結果を表す。
【図９】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子・結合エネルギーの電界依存性の計算例である。
【図１０】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子ボーア半径の電界依存性を表す計算例である。
【図１１】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子の再結合確率の電界依存性を表す計算例である。
【図１２】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面励起子エネルギーの電界依存性を表す計算例である。
【図１３】本発明に係る半導体量子素子におけるAlGaAs/AlAs系半導体結晶の構造を表す断面図である。
【図１４】本発明に係る半導体量子素子に用いる半導体結晶で、基板の面方位を（１００）としてスタッガード・ヘテロ界面を成長した場合の結晶表面の原子間力顕微鏡像の図である。
【図１５】本発明に係る半導体量子素子におけるスタッガード・ヘテロ界面を有する半導体結晶で、基板の面方位を23.8°オフとして成長した場合の結晶表面の原子間力顕微鏡像の図である。
【図１６】本発明に係る半導体量子素子で、スタッガード・ヘテロ界面励起子をAlGaAs/AlAs系半導体結晶で発生させる方法を表す概念図である。
【図１７】本発明に係るスタッガード・ヘテロ界面を有する半導体結晶のフォトルミネッセンス・スペクトルの成長用基板の面方位依存性を表す。
【図１８】本発明に係るスタッガード・ヘテロ界面を有する半導体結晶で、基板の面方位を（１００）とし、成長温度を変化させた場合のフォトルミネッセンス・スペクトルを表す。
【図１９】本発明に係るスタッガード・ヘテロ界面を有する半導体結晶で、基板の面方位を23.8°オフとし、成長温度を変化させた場合のフォトルミネッセンス・スペクトルを表す。
【図２０】本発明に係る半導体量子素子で、基板の面方位を（１００）として結晶を成長し、結晶の成長方向に40kV/cmの電界を印加した場合の４Ｋにおける低温フォトルミネッセンス・スペクトルを表す。
【図２１】本発明に係る半導体量子素子にSiGe/Si系半導体結晶を用いる場合の結晶の断面図である。
【図２２】本発明に係る半導体量子素子においてスタッガード・ヘテロ界面励起子をSiGe/Si系半導体結晶で発生させる方法を表す概念図である。
【図２３】２重量子井戸における空間分離された電子・正孔からなる励起子系の励起子電子状態の概念図である。
【図２４】２重量子井戸励起子系のフォトルミネッセンス・スペクトルの半値幅の温度依存性を表す図である。
【図２５】２重量子井戸励起子系のフォトルミネッセンス・スペクトル不均一幅に基づく励起子エネルギーの２次元面内ラフネス計算例を示す図である。
【図２６】２重量子井戸系励起子で、B-E凝縮を観測した公知例における励起子空間分布の温度依存性である。
【図２７】B-E凝縮を観測した公知例における２重量子井戸系励起子発光の1次のコヒーレンスの空間依存性である。
【図２８】GaAs/AlAs量子井戸構造におけるX-Γ間接遷移による励起子のエネルギー準位の概念図である。
【図２９】GaAs/AlAs量子井戸構造におけるΓ伝導帯における電子準位の概念図である。
【図３０】GaAs/AlAs量子井戸構造におけるX伝導帯における電子準位の概念図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
図１は本発明に係る半導体量子素子１に電界を印加した場合のスタッガード・ヘテロ界面励起子の概念図であり、図２は、本発明に係る半導体量子素子中のスタッガード・ヘテロ界面励起子の基本概念を表す図で、図３と比較するために、図１の半導体I２と半導体IV５を省略した図である。
図１に示すように、半導体量子素子１は、素子中のヘテロ構造として少なくとも半導体Ｉ２、半導体II３、半導体III４及び半導体IV５からなる連続した半導体層を有している。半導体層間のバンド・アラインメントは、半導体量子素子１のヘテロ構造全体の伝導帯８とヘテロ構造全体の価電子帯９として概念的に図に示した。図１では、三角ポテンシャル中の電子基底準位及び正孔基底準位は、それぞれ、６、７の符号で示している。
【００３４】
本発明において重要なスタッガード・ヘテロ界面は、伝導帯２２と価電子帯２６を有する半導体II３と、伝導帯２１と価電子帯２５を有する半導体III４からなるヘテロ構造に、電界を印加したことで得られており、伝導帯のステップ２３と価電子帯のステップ２７があることが特徴である。このような伝導帯における段違い（スタッガード）を与えるヘテロ接合を本明細書中でスタッガード・ヘテロ界面と呼び、図１のような励起子をスタッガード・ヘテロ界面励起子と呼ぶ。この状態で励起子ができる理由は理論計算で後に示す。
【００３５】
伝導帯では、伝導帯のステップ２３と、電界で傾斜した伝導帯２１とで形成される三角ポテンシャルが、電子の基底準位６（三角ポテンシャル中の電子の基底準位）を生じ、その準位に対する電子の波動関数２４を示す。
価電子帯では、価電子帯のステップ２７と、電界で傾斜した価電子帯２６とで形成される三角ポテンシャルが、正孔の基底準位７（三角ポテンシャル中の正孔の基底準位）を生じ、その準位による正孔の波動関数２８を示す。
この電子と正孔はクーロン力により、互いに引き合うことで生じる結合エネルギーの分だけ安定になり、水素原子様のボーズ粒子となる。電子準位６と正孔準位７のエネルギー差２９から励起子結合エネルギーを差し引くことで励起子が持つエネルギーが求まる。図１、図２に示すように本発明で用いる半導体量子素子１の励起子系は、電子と正孔が空間分離された新たな励起子系である。
【００３６】
本発明の半導体量子素子１を形成する結晶では図１に示すように、半導体II３と半導体III４の両側に、半導体I２と半導体IV５が設けられ、それぞれの接合面でヘテロ構造が存在するが、半導体II３と半導体III４の厚さを、電子や正孔の「界面に対して反対側の波動関数のテール（裾）」が届く位置よりも十分厚くすれば、図１のように、電子や正孔の基底準位は、量子井戸型ポテンシャルによる量子準位ではなく、三角ポテンシャルのみで決まる量子準位となる。
【００３７】
図３は、半導体II３と半導体III４の厚さが、電子や正孔の「界面と反対側の波動関数のテール（裾）」が届く位置よりも十分厚くない場合の比較例で、電子や正孔の基底準位が量子井戸の井戸型ポテンシャルである場合の概念図である。
図３に示すように、構成している半導体層は、図１の場合と同じであるが、半導体II３と半導体III４の厚さのみ薄くなっている。図から明らかなように、電界中の電子の波動関数１０や電界中の正孔の波動関数１１は、量子井戸の両側の障壁層に浸みだしており、量子井戸の厚さが変わることで、電子や正孔の基底準位が敏感に変化する。
従って半導体ヘテロ界面の揺らぎにより、励起子のエネルギーも面内で揺らぐことになり、２重量子井戸系励起子で起こったポテンシャル・ラフネスによるB-E凝縮状態のコヒーレンス低下の影響を避けることができない。
【００３８】
本発明の目的は、界面揺らぎによるポテンシャル・ラフネスの影響を受けない系を提供することにある。そのために必要な半導体II３と半導体III４の厚さは、半導体II３をAl0.4Ga0.6Asとし、半導体III４としてAlAsを選んだ場合には、それぞれの半導体層の厚さは20nm程度あれば、印加する電界強度が、20kV/cm〜40kV/cmにおいて、三角ポテンシャルで電子と正孔のエネルギー準位が決定されると考えてよい。その理由は後ほど、図４〜６を用いて説明する。
【００３９】
図１に示すような半導体量子素子１におけるヘテロ構造「スタッガード・ヘテロ界面」を持つバンド構造を実現する半導体の組み合わせ例を図４に示す。
図４は、本発明の半導体量子素子１に電界を印加しない場合のスタッガード・ヘテロ構造のエネルギー準位の概念図である。
図４において、Al0.4Ga0.6As層３１は、半導体層II３であり、AlAs層３０は、半導体層III４として用いる。半導体層I２と、半導体層IV５については、実施例で述べる。Al0.4Ga0.6AsのΓ-Γ遷移１３は、2064meVであり、AlAsのΓ-Γ遷移１２は、3109meVである。
【００４０】
しかしながらAlAsのＸバンドは、隣接するAl0.4Ga0.6Asよりも低くなり、Al0.4Ga0.6AsのΓ-Γ遷移３３で生じた電子・正孔対の電子は、AlAsのＸバンドの電子３４に移動する。Al0.4Ga0.6AsのΓバンドの正孔３５は、AlAsの価電子帯のステップに阻まれ、そのままAl0.4Ga0.6Asに留まる。
【００４１】
この空間的に分離された電子と正孔は互いにクーロン相互作用で引き合い、励起子となる。これが図４で符号３６で示すＸ-Γ励起子でそのエネルギーは1821meVである。図４は、電界をかけていない状態であり、これに適当な電界を印加することで、図１及び図２のようなスタッガード・ヘテロ界面励起子となる。
【００４２】
このようにヘテロ界面における電子と正孔が近接して対峙しており、クーロン相互作用で、励起子を形成するが、そのエネルギーは一枚のヘテロ界面に起因する伝導帯のステップ２３とか値電子帯のステップ２７と、電界による三角ポテンシャルで決まる。この三角ポテンシャルを用いることのメリットを以下で説明する。
【００４３】
一般的に半導体ヘテロ界面は、分子線エピタキシ（ＭＢＥ）法などでどのように注意を払って結晶成長しても、成長面内で原子一個分の揺らぎは免れない。その結果、２重量子井戸の励起子系では、４枚のヘテロ界面でそれぞれ単原子分の厚さ揺らぎが生じ、それが組み合わされることで励起子エネルギーは、面内で大きなラフネスを生じた。
【００４４】
図２３に示した本発明の励起子系に最も近いGaAs/AlAs量子井戸励起子系では、幅が3nmと4nmという狭い２個の量子井戸を用いており、電界を強く印加しても三角ポテンシャルによるエネルギー準位が最低のエネルギー準位とはならず、励起子はそれぞれの量子井戸のエネルギー準位に支配され、単原子分の揺らぎの影響を強く受けざるを得ない。
これはB-E凝縮を実現する上でコヒーレント状態が直ぐ散乱されることを意味し、マクロな領域でのB-E凝縮は不可能である。
【００４５】
図５は本発明に係る半導体量子素子１のスタッガード・ヘテロ界面の乱れを表す概念図である。以下、図５を用いて本発明の励起子系が、上述した公知例及び比較例とは大きく異なり、励起子エネルギーの界面揺らぎによる影響が極めて少ないことを説明する。
図５に示す２次元励起子系の「ある場所」におけるヘテロ界面の基板に対する垂直方向の位置がヘテロ接合界面３７であるとする。面内の「他の場所」で単原子層程度の揺らぎが生じ、ヘテロ接合界面の位置がヘテロ接合界面３８へと移動したとする。三角ポテンシャルによる電子のエネルギーは、揺らぎの無い場所でのエネルギー準位３９から、揺らいだ場合のエネルギー準位４０へと増加する。
しかしながら、このヘテロ接合界面の動きに対して、正孔のエネルギー準位は、ヘテロ接合界面３７からヘテロ接合界面３８への移動に対して、それぞれ、ヘテロ接合界面３７に対応した正孔準位４１からヘテロ接合界面３８に対応した正孔準位４２へと減少し、電子準位が増加した分を相殺する。従って、ヘテロ接合界面３７における励起子のエネルギー４３とヘテロ接合界面３８における励起子のエネルギー４４は、大略等しいといえる。
【００４６】
この条件を満たすためには、スタッガード・ヘテロ構造における半導体層II３と半導体層III４の厚さと、スタッガード・ヘテロ界面に印加する電圧の関係が重要である。図１（b）で説明したように、仮に半導体層II３や半導体層III４の厚さが薄く、電界を印加しても三角ポテンシャルではなく、量子井戸のエネルギー準位が支配的になれば、界面の単原子層厚さの揺らぎは、励起子エネルギーに大きく影響してしまい、ポテンシャル・ラフネスの影響を厳しく受けることになる。本発明の半導体量子素子１では、ヘテロ界面に対して垂直に電界が印加される。半導体量子素子１においては、光励起により半導体IIと半導体IIIとのヘテロ界面に電子と正孔を発生するか、ヘテロ界面に電気的に電子と正孔を供給されるか、光励起と電気的励起の両方の何れかが行われる。
【００４７】
本発明に係る半導体量子素子１における、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子の各種物理量の印加電圧強度依存性を説明する。
最初に、本発明の励起子系の特徴を述べ、次に、三角ポテンシャルとなるための半導体層II３と半導体層III４の厚さと、印加する電界強度との関係を説明する。
始めにスタッガード・ヘテロ界面励起子の各種物理量の印加電圧強度依存性を計算で導く方法について説明する。
印加されたスタッガード・ヘテロ界面に生じた三角ポテンシャルにおける励起子の波動関数を式（１）に示す。
【００４８】
【数１】
2014049661.tif 000003
【００４９】
式（１）において、Ψ(x1,x2,r)は励起子の波動関数、φe(x1)は電子の波動関数２４、φh(x2)は正孔の波動関数２８、f(r)は電子と正孔のクーロン相互作用で生じるエンベロップ関数である。励起子の波動関数Ψ(x1,x2,r)は、式（２）に示すシュレーディンガー方程式を満たす。
【００５０】
【数２】
2014049661.tif 000004
【００５１】
式（２）において、r1は電子の空間座標、r2は正孔の空間座標、meは電子の有効質量、mhは正孔の有効質量、εは半導体の誘電率、μは換算質量、Ｍは電子と正孔の質量の和であり、励起子の併進運動に関係する量である。Ｖ(x1,x2)は、伝導帯や価電子帯のヘテロバリアと、電界によるポテンシャル勾配を重畳させたものとして計算する。
電界を印加されたスタッガード・ヘテロ界面に生じた三角ポテンシャルにおける電子と正孔間のクーロン相互作用P(r)、を式（３）で示す。
【００５２】
【数３】
2014049661.tif 000005
【００５３】
式（２）のシュレーディンガー方程式において、第２項は励起子の並進運動に関する項で、電子と正孔の相対運動と較べて小さく無視することが可能である。簡単化されたシュレーディンガー方程式を式（４）に示す。
【００５４】
【数４】
2014049661.tif 000006
【００５５】
式（４）の形をしたシュレーディンガー方程式を数値的に解くことにより、φe(x1)、φh(x2)、f(r)、Eを求めることができる。
さらに電子と正孔の再結合確率の電界依存性は、式（４）で求めたφe(x1)、φh(x2)を電子と正孔の波動関数の重なり積分Ｓを表す式（５）に入れることで算出できる。
【００５６】
【数５】
2014049661.tif 000007
【００５７】
図６は、本発明の半導体量子素子１において、電界が弱い(1kV/cm)場合の、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面における電子の波動関数５１と正孔の波動関数５２とについて、式（４）から求めた計算例である。正孔の波動関数は、図１の場合と比べて上下を逆転させて表記している。
この例を含めた以下の計算例全てについて、半導体II３であるAl0.4Ga0.6Asの厚さは20nm、半導体III４であるAlAsの厚さは20nmとして計算している。
図４の計算例では、電子の波動関数５１と、正孔の波動関数５２のテール(裾)は、半導体層I２及び半導体層IV５のヘテロ界面に僅かではあるがしみ出している。従って三角ポテンシャルだけでなく井戸型ポテンシャルの影響も生じ、ヘテロ界面で単原子層程度の厚さの揺らぎがあると、励起子エネルギーに若干の揺らぎが生じることになる。
【００５８】
図７は、電界が20kV/cmの場合における、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面の電子の波動関数５３と正孔の波動関数５４とを式（４）から求めた計算例である。
図６の場合よりも電界が強くなったことで、三角ポテンシャルの傾きが大きくなり、電子と正孔は1kV/cmの場合と比較して互いに近づいている。その結果、波動関数のテールは、半導体I２や半導体IV５とのヘテロ界面（距離20nm）では無視できる程度に減少している。
したがってこの電界強度では、本発明で定義している"電子や正孔が感じるポテンシャルが、量子井戸の準位ではなく三角ポテンシャルで決まる準位"という条件を満たしているといえる。
【００５９】
図８は、電界が40kV/cmの場合における、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面の電子の波動関数５５と正孔の波動関数５６との計算例である。
図８に示すように、図７の電界が20kV/cmの場合よりもさらにヘテロ界面側に波動関数が押しつけられていることが分かる。波動関数のテールもヘテロ界面（距離20nm）のはるか手前でゼロになっており、電子準位が三角ポテンシャルのみで決められていることが明らかである。このような状態では、たとえスタッガード・ヘテロ界面に単原子層程度の揺らぎが存在しても、励起子のエネルギーに影響を及ぼすことが無く、マクロな領域でのB-E凝縮実現が期待できる。
【００６０】
図９は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面に形成される励起子の結合エネルギーの電界強度依存性５７を示す図である。図９に示すように、電界強度の増加とともに、電子と正孔の波動関数が互いに近づくことで、励起子結合エネルギーが増加している。結合エネルギーが大きければ、それだけ高温でも、電子と正孔に分解せず、励起子のままで存在できる。
【００６１】
図１０は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面に形成される励起子ボーア半径の電界強度依存性５８を示す図である。図１０に示すように、電界強度の増加とともに、電子と正孔の波動関数が互いに近づくことで、結びつきが強固になりボーア半径が小さくなっている。
【００６２】
式（５）の重なり積分Ｓから求めたAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子の再結合確率の電界強度依存性を図１１に示す。図１１に示すように、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子の再結合確率は絶対値ではなく、それぞれの電界強度における再結合確率を比較した相対値である。電界強度の増加とともに、再結合の確率が増加しているが、この遷移は間接遷移であるため、基準となる発光寿命が、直接遷移の場合と比較し、数桁程度長くなっている。
【００６３】
図１２は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面に形成される励起子エネルギーの電界によるシフト量６０を計算した例である。
図１２に示すように、電界の増加に伴い、三角ポテンシャルが鋭角となり、それに伴って電子エネルギー準位や、正孔エネルギー準位が増加し、より高エネルギー側に励起子エネルギーがシフトしていく。
これを利用すると、本発明に係る半導体量子素子１中で励起子をトラップしたい領域の周りを、トラップ領域より10kV/cm程度高い印加電圧の領域で囲むことで、励起子に対して横方向に5meV〜10meV程度のポテンシャル・バリアを形成でき、励起子を２次元的にトラップできる。この形を円形や、導波路形状にすることで、励起子に対する種々の実験が可能となる。
【００６４】
これまで、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子を例に挙げて説明してきたが、半導体の組み合わせは、Al0.4Ga0.6As/AlAsに限らず、図１に示すようなスタッガード・ヘテロ構造を与える組み合わせならば、これまで述べてきたスタッガード・ヘテロ界面励起子の特徴を有することは明白である。
例として、半導体II３としてSiを、半導体III４としてSi0.7Ge0.3を選ぶことで、図１と同様のスタッガード・ヘテロ界面が得られ、界面ラフネスの影響を受けにくい励起子を得ることができる。
【００６５】
また、半導体II３としてAlxGa1-xAsを、半導体III４としてIn0.5Ga0.5Pを選ぶことによっても、図１と同様のスタッガード・ヘテロ界面励起子を得ることができる。
ここで述べたAl0.4Ga0.6As/AlAs系スタッガード・ヘテロ界面、Si/Si0.7Ge0.3系スタッガード・ヘテロ界面、AlxGa1-xAs/In0.5Ga0.5P系スタッガード・ヘテロ界面は何れも、通常の分子線エピタキシ法、ＭＯＣＶＤ法など、広く一般に用いられている半導体エピタキシ方法で作製できる。その際、界面の平坦性のみが要求され、成長層の膜厚に対する精度は、量子井戸を用いる場合と較べて、はるかに大きい許容度であることが特徴である。
例えば、半導体層II３と半導体層III４の厚さが、三角ポテンシャルになるために厚さ20nmを超えていれば、それが30nmであろうが、40nmであろうが、特性に変わりが無いからである。さらに、半導体量子素子は、上記の半導体I２、半導体II３、半導体III４及び半導体IVI５にさらに、半導体量子素子１の電界強度を調整する層を備えて構成されてもよい。
【００６６】
これまで説明してきたように、本発明の半導体量子素子１に用いるスタッガード・ヘテロ界面励起子は、界面ラフネスの影響を受けにくく、励起子再結合発光寿命も長いため、１５Ｋ〜数Ｋ程度の冷却で、十分格子温度まで冷えた高濃度励起子を得ることができ、B-E凝縮条件を満たすことができる。励起子の供給は、光励起やキャリア注入など従来の光素子の励起方法で簡便に行うことができ、原子のB-E凝縮を行う場合と比較して、工業化に極めて有利である。
【００６７】
本発明の半導体量子素子１を用いた半導体量子演算装置は、冷却手段を備えて構成される。冷却手段による冷却温度は、１３Ｋ以下又は４Ｋ以下程度とすればよい。
以下の実施例でより具体的に本発明の半導体量子素子１の説明を行う。
【実施例１】
【００６８】
本発明の半導体量子素子１を得るために、図１３に示す構造を持つAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を分子線エピタキシ（ＭＢＥ）法で作製した。不純物の混入を防ぐため、成長中もイオンポンプや、チタンサブリメーションポンプを動作させた。さらに成長速度を毎時0.1〜１μm以下に抑え、成長膜の平坦化を図った。
図１３は、本発明に係る半導体量子素子におけるAlGaAs/AlAs系半導体結晶の構造を表す断面図である。図１３に示すように、面方位（１００）のｎ-GaAs基板１００上に、ｎ-GaAsバッファー層１０１、Al0.4Ga0.6As層１０２（厚さ20nm）、AlAs層１０３（厚さ20nm）、Al0.4Ga0.6As層１０４（厚さ20nm）、AlAs層１０５（厚さ20nm）、Al0.4Ga0.6As層１０６（厚さ20nm）、AlAs層１０７（厚さ60nm）、ｎ-AlGaAs層１０８（厚さ50nm）、ｎ-GaAs層１０９（厚さ20nm）を580℃、610℃、640℃の３通りの基板温度でＭＢＥ成長した。
ここで半導体I２はAlAs層１０３、半導体II３はAl0.4Ga0.6As層１０４、半導体III ４はAlAs層１０５、半導体IV５はAl0.4Ga0.6As層１０６に対応する。
【００６９】
図１４は、実施例１で作製した結晶を、原子間力顕微鏡(ＡＦＭ)を用いて表面粗さを測定したＡＦＭ画像９５である。GaAs基板は面方位（１００）を用いている。顕微鏡像四辺形の下側のエッジを見ると、波打っており、表面ラフネスがあることが分かる。
【実施例２】
【００７０】
成長用ｎ-GaAs基板１００として、面方位を（１００）から23.8°オフとなるように選んだ基板を用いて、図１３に示す構造を持つAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を分子線エピタキシ（ＭＢＥ）法で作製した。この実施例では基板１００の面方位が異なること以外は、すべて実施例１と同じである。
【００７１】
図１５は、実施例２で面方位（23.8°オフ）のGaAs基板を用いて作製した結晶のＡＦＭ画像９６であり、図１４と同じスケールである。波打ちは極めて少なく、ＲＭＳ表面粗さは0.14nmという超平坦成長面が得られている。
【００７２】
この超平坦面作製技術と、本発明のスタッガード・ヘテロ界面励起子のラフネスの影響を受けにくい性質を合わせることで、ポテンシャル・ラフネスの無い２次元励起子系が提供され、マクロな領域でのB-E凝縮を有する半導体量子素子１が実現できる。
【実施例３】
【００７３】
上記２種類のAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面を有する半導体結晶以外に、GaAs基板１００の面方位を（４１１）Ａとしたもの、(３１１)Ａとしたもの、さらに、面方位を（１００）から20.9°オフとなるように選んだ基板を用いて、図１３に示す結晶を成長した。
しかしながらＡＦＭでＲＭＳ表面粗さを測定したところ23.8°オフに選んだ実施例２よりも粗い結果となり、本発明の半導体量子素子１として不適なことが分かった。
【実施例４】
【００７４】
結晶成長用GaAs基板１００として、面方位（１００）、面方位（23.8°オフ）、面方位（４１１）Ａ、面方位(３１１)Ａ、面方位（20.9°オフ）という5種類の基板を用いて、Al0.6Ga0.4As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を作製した。
ＡＦＭでＲＭＳ表面粗さを測定したところ面の荒れが大きく、本発明の半導体量子素子１として不適なことが分かった。
【実施例５】
【００７５】
結晶成長用GaAs基板１００として、面方位（１００）、面方位（23.8°オフ）、面方位（４１１）Ａ、面方位(３１１)Ａ、面方位（20.9°オフ）という５種類の基板を用いて、Al0.8Ga0.2As/AlAsスタッガード・ヘテロ界面を有する半導体結晶を作製した。
ＡＦＭでＲＭＳ表面粗さを測定したところ面の荒れが大きく、本発明の半導体量子素子１として不適なことが分かった。
【実施例６】
【００７６】
図１６は、本発明に係る半導体量子素子１としてのAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子に電界を印加するために作製した素子構造である。ここで、半導体I２はGaAsバッファー層１０１、半導体II３はAl0.4Ga0.6As層１０２、半導体III４はAlAs層１０３、半導体IV５はAl0.4Ga0.6As層１０４に対応する。
【００７７】
実施例６では、半導体I２がAlAsからGaAsに変わっているが、スタッガード・ヘテロ界面励起子に必要な部分は半導体II３と半導体III４であるので、動作上全く問題はない。
実施例１と同様の方法で作製した結晶を用いて、電極１１０と電極１１１を形成後、電極１１０と電極１１１との間に直流電圧１１３を加えた。表面側の電極１１１は、中心に穴が開けてあり、そこから波長405nmの半導体レーザ光１１２で励起して、層１０２と層１０３の間の界面に電子１１４・正孔１１５を発生させた。
【００７８】
以下、各実施例に対するフォトルミネッセンス評価について横断的に比較し説明を行う。
図１７は、実施例１と実施例２で得られたヘテロ構造を持つ基板の13Ｋにおけるフォトルミネッセンス・スペクトルの例である。横軸はフォトン・エネルギー、縦軸は任意単位の発光強度である。図１７で、面方位（１００）のGaAsを用いて580℃で成長した実施例１の結晶のフォトルミネッセンス・スペクトル７１は、ブロードな発光で、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-Ｘ遷移７０に相当するところに、発光のピークは見られない。
【００７９】
これに対して面方位（23.8°オフ）のGaAs基板を用いて580℃で成長した実施例２の結晶のフォトルミネッセンス・スペクトル７２は、Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-Ｘ遷移７０に相当するところに明白なピークを持ち、それ以外の発光は見られない。
【００８０】
図１８は、実施例１で成長したヘテロ構造における、スタッガード・ヘテロ界面結晶の13Ｋにおけるフォトルミネッセンス・スペクトルで、成長温度によるスペクトル変化が見られる。成長温度580℃のフォトルミネッセンス・スペクトル８０のみが、Al0.4Ga0.6As/AlAsのΓ-Ｘ遷移と思われる1920meVにブロードな発光を示すのみで、他の成長温度610℃のスペクトル８２や、成長温度640℃のスペクトル８１では、他の遷移が主となっている。1920meVのブロードな発光は、図１の励起子のΓ-Ｘ遷移となる1821meVとは大きくずれている。
【００８１】
図１９は、実施例２で面方位（23.8°オフ）のGaAs基板に成長した結晶の13Ｋにおけるフォトルミネッセンス・スペクトルで、成長温度580℃、成長温度610℃、成長温度640℃の３通りについて比較を行っている。実施例２では、何れの成長温度でも、図１の励起子のΓ-Ｘ遷移８３となる1821meV近傍に単一の発光ピーク８４、８５，８６が観測される。
【００８２】
図は載せていないが、（１００）GaAs基板を用いて、AlxGa1-xAs/AlAsのｘ組成を変えた場合のフォトルミネッセンス・スペクトルは、Alが60％と、80％の試料では、発光強度が40％の場合と比較し、一桁以上強度が減少した。
同様に、面方位（23.8°オフ）のGaAs基板を用いて、AlxGa1-xAs/AlAsのｘ組成を変えた場合のフォトルミネッセンス・スペクトルは、Alが60％と、80％の試料では、発光強度が40％の場合と比較して一桁以上強度が減少した。さらに発光のピークの位置は、図１の励起子のΓ-Ｘ遷移８３となる1821meV近傍には存在せず、AlxGa1-xAs自身のΓ-Ｘ遷移やΓ-Γ遷移である1940meVや、2060meVのみに存在し、本発明の趣旨に適さないことが明らかとなった。
【００８３】
図１８は、実施例６で示した半導体量子素子１を用いて、Al0.4Ga0.6As層１０２とAlAs層１０３間の界面に40kV/cmの電界を印加し、光学クライオスタット中で４Ｋに冷却して測定したフォトルミネッセンス・スペクトルである。無電界時にはブロードな発光９１のみであるが、40kV/cmの電界を印加することにより1821meVに近い1800.8meVに鋭い発光ピーク９２が観測された。これはAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-Ｘ遷移７０に相当している。
【００８４】
印加する電界強度のみ変化させた測定では、電界を弱くした場合は、このピークが現れず、ブロードな発光９１のみであることから、この鋭い発光ピーク９２は、本発明の半導体量子素子１中で利用しようとしている三角ポテンシャル中の電子と正孔による励起子発光と考えられる。この鋭い発光ピーク９２の半値幅は、0.57meVと極めて狭く、本発明の対象であるAl0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子がB-E凝縮を起こした結果、このようにシャープな発光となったと解釈できる。
【実施例７】
【００８５】
これまで、本発明の半導体量子素子１としてAlxGa1-xAs/AlAs系スタッガード・ヘテロ界面について述べてきたが、本実施例では、図２１に示すようなSi/Si0.7Ge0.3系スタッガード・ヘテロ界面を作製した。
図２１は、本発明に係る半導体量子素子にSiGe/Si系半導体結晶を用いる場合の結晶の断面図である。
平坦な界面が得られるように、成長速度を充分遅くして、ｐ+-Si基板２００上に、ｐ-Si/Si0.7Ge0.3超格子層２０１(Si厚さ5nm/Si0.7Ge0.3厚さ5nmを１０ペア)、i-Si0.7Ge0.3バッファー層２０２（厚さ40nm）、ｐ-Si層２０３（厚さ20nm）、i-Si層２０４（厚さ8nm）、i-Si0.7Ge0.3層２０５（厚さ8nm）、ｎ-Si0.86Ge0.14層２０６（厚さ20nm）、i-Si0.7Ge0.3層２０７（厚さ5nm）、ｎ-Si0.86Ge0.14層２０８（厚さ10nm）、ｎ-Si層２０９（厚さ5nm）をSi/Six7Ge1-x系成長で一般的に用いられるＭＯＣＶＤ法を用いてエピタキシ成長した。
【００８６】
本実施例の半導体量子素子１の半導体構成では、半導体I２はｐ-Si層２０３、半導体II３はi-Si層２０４、半導体III４はi-Si0.7Ge0.3層２０５、半導体IV５はｎ-Si0.86Ge0.14層２０６である。電極を形成し電界を印加した場合には、i-Si層２０４とi-Si0.7Ge0.3層２０５の界面に、電子２１０、正孔２１１が相対峙して三角ポテンシャル中にトラップされ、スタッガード・ヘテロ界面励起子となる。この系では間接遷移のため再結合発光確率が低く、より長い時間B-E凝縮の状態が保たれる。
【実施例８】
【００８７】
図２２は実施例８で作成した半導体量子素子１の断面図である。本実施例の半導体量子素子１の半導体構成では、実施例７と同じく、半導体I２はｐ-Si層２０３、半導体II３はi-Si層２０４、半導体III４はi-Si0.7Ge0.3層２０５、半導体IV５はｎ-Si0.86Ge0.14層２０６である。他の層２０７、２０８は、電界調整用の層である。図２２では実施例７で述べたSi/Si0.7Ge0.3系スタッガード・ヘテロ界面励起子を面の横方向に閉じ込める方法を説明する。
図２２において、p+-Si基板２００上に、p-Si/Si0.7Ge0.3超格子層２０１(Si厚さ5nm/Si0.7Ge0.3厚さ5nmを１０ペア)、i-Si0.7Ge0.3バッファー層２０２（厚さ40nm）、p-Si層２０３（厚さ20nm）、i-Si層２０４（厚さ8nm）、i- Si0.7Ge0.3層２０５（厚さ8nm）、i-Si0.86Ge0.14層２１２(厚さ20nm)、i-Si0.7Ge0.3層２１３（厚さ5nm）、i-Si0.86Ge0.14層２１４（厚さ5nm）、i-Si層２１５（厚さ100nm）を成長する。
【００８８】
電子・正孔対から表面側の層、全てをアンドープの半導体とすることで、結晶表面に印加する電界分布を２次元的に変えた場合、その分布が層２０４と層２０５に生じた電子・正孔対に反映されるようにしている。実施例７のように、強くドーピングした層を入れると、その層の上で２次元的に電界分布を変化させても、その層の下では、２次元的に一様な分布となってしまうからである。
【００８９】
ＭＯＣＶＤ法を用いて上記のエピタキシ成長をした後、フォトレジストによるパターニングを行った後に、燐イオンの打ち込みを行ない、イオンが深く打ち込まれたn型領域２１６と、浅く打ち込まれたn型領域２１７を作製する。さらにｎ側電極２１８と、ｐ側電極２１９を形成し、電源２２０を用いて素子のヘテロ界面に電界を印加する。
【００９０】
このときイオン打ち込みが深い部分２１６と浅い部分２１７の下部における電界の比は、アンドープである層２０４、層２０５、層２１２、層２１３、層２１４の全てを合計した厚さと、層２１５においてイオン打ち込みせずに、アンドープのまま残った部分の厚みを合計した厚みの逆数の比となる。
従って、イオン打ち込み深さの差を100nm程度に選ぶことで、励起子が感じるポテンシャル・バリアを10meV程度にすることができ、十分励起子の横方向の閉じ込めが可能となる。
【００９１】
実施例８では、イオン打ち込み部の深さを変えることで、電界の２次元分布を調整したが、この他に、熱拡散の深さを場所ごとに変える方法や、エッチングによりアンドープ層の厚さを変えて電界強度の２次元分布を制御するなど、種々の半導体プロセスを利用することでも同様に本発明の目的が達成できることは明らかである。
【００９２】
また、半導体量子素子１の表面側の電極を任意の形状を持つように除去した領域を設けることで、電極がある部分の下は、電界が強くなり、無い部分の下は弱くなるようにすることが可能である。
従って図１６で示した素子においては、励起子は電極が無い部分の下に集まる。電極の無い部分の大きさと、励起子までの距離を調整することで、電極のエッジ部分から生じた電界が電極の無い部分に程よく広がるように調整できる。これは有限要素法で、電極形状と半導体層の厚さや、誘電率などの条件を入れることで容易に設計できる事項である。このようにして得られた複数のB-E凝縮状態を「もつれ状態」にすることで量子演算を行う半導体量子素子１が得られる。
【００９３】
本発明における半導体量子素子１は、上記実施の形態に限定されるものではなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【符号の説明】
【００９４】
１：半導体量子素子
２：半導体I
３：半導体II
４：半導体III
５：半導体IV
６：三角ポテンシャル中の電子基底準位
７：三角ポテンシャル中の正孔基底準位
８：半導体量子素子ヘテロ構造の伝導帯
９：半導体量子素子ヘテロ構造の価電子帯
１０：電界中の電子の波動関数
１１：電界中の正孔の波動関数
１２：電界中の量子井戸中の正孔の基底準位
１３：電界中の量子井戸中の電子の基底準位
２１：半導体IIIの伝導帯
２２：半導体IIの伝導帯
２３：伝導帯のステップ
２４：電子の波動関数
２５：半導体IIIの価電子帯
２６：半導体IIの価電子帯
２７：価電子帯のステップ
２８：正孔の波動関数
２９：電子準位と正孔準位間のエネルギー差
３０：AlAs層
３１：Al0.4Ga0.6As層
３２：AlAsのΓ-Γ遷移
３３：Al0.4Ga0.6AsのΓ-Γ遷移
３４：AlAsのＸバンドの電子
３５：Al0.4Ga0.6AsのΓバンドの正孔
３６：Γ-Ｘ励起子遷移
３７：ある場所のヘテロ接合界面の位置
３８：別の場所における接合ヘテロ界面の位置
３９：ヘテロ接合界面３７に対応した電子準位
４０：ヘテロ接合界面３８に対応した電子準位
４１：ヘテロ接合界面３７に対応した正孔準位
４２：ヘテロ接合界面３８に対応した正孔準位
４３：電子準位３９と正孔準位４１間の遷移が持つエネルギー
４４：電子準位４０と正孔準位２２間の遷移が持つエネルギー
５１：電界が1kV/cmにおける電子の波動関数
５２：電界が1kV/cmにおける正孔の波動関数
５３：電界が20kV/cmにおける電子の波動関数
５４：電界が20kV/cmにおける正孔の波動関数
５５：電界が40kV/cmにおける電子の波動関数
５６：電界が40kV/cmにおける正孔の波動関数
５７：励起子結合エネルギーの電界強度依存性
５８：励起子ボーア半径の電界強度依存性
５９：励起子発光再結合確率の電界強度依存性
６０：励起子エネルギーシフト量の電界強度依存性
７０：Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-Ｘ遷移
７１：実施例１の結晶のフォトルミネッセンス（ＰＬ)スペクトル
７２：実施例２の結晶のＰＬスペクトル
８０：実施例１の成長温度580℃のヘテロ構造のＰＬスペクトル
８１：実施例１の成長温度610℃のヘテロ構造のＰＬスペクトル
８２：実施例１の成長温度640℃のヘテロ構造のＰＬスペクトル
８３：Al0.4Ga0.6As/AlAsスタッガード・ヘテロ界面励起子のΓ-Ｘ遷移
８４：実施例２の成長温度580℃のヘテロ構造のＰＬスペクトル
８５：実施例２の成長温度610℃のヘテロ構造のＰＬスペクトル
８６：実施例２の成長温度640℃のヘテロ構造のＰＬスペクトル
９１：実施例６の素子に40kV/cmの電界を印加し、４Ｋに冷却して測定したＰＬスペクトルのバックグラウンド分
９２：実施例６の素子に40kV/cmの電界を印加し、４Ｋに冷却して測定したＰＬスペクトルで、スタッガード・ヘテロ界面励起子のΓ-Ｘ遷移
９５：実施例１で作製した結晶のＡＦＭ画像
９６：実施例２で作製した結晶のＡＦＭ画像
１００：ｎ-GaAs基板
１０１：ｎ-GaAsバッファー層
１０２：Al0.4Ga0.6As層
１０３：AlAs層
１０４：Al0.4Ga0.6As層
１０５：AlAs層
１０６：Al0.4Ga0.6As層
１０７：AlAs層
１０８：ｎ-AlGaAs層
１０９：ｎ-GaAs層
１１０：電極
１１１：表面側電極
１１２：レーザ光
１１３：直流電圧
１１４：電子
１１５：正孔
２００：ｐ+-Si基板
２０１：ｐ-Si/Si0.7Ge0.3超格子層
２０２：i-Si0.7Ge0.3バッファー層
２０３：ｐ-Si層
２０４：i-Si層
２０５：i-Si0.7Ge0.3層
２０６：ｎ-Si0.86Ge0.14層
２０７：i-Si0.7Ge0.3層
２０８：ｎ-Si0.86Ge0.14層
２０９：ｎ-Si層
２１０：電子
２１１：正孔
２１２：i-Si0.86Ge0.14層
２１３：i-Si0.7Ge0.3層
２１４：i-Si0.86Ge0.14層
２１５：i-Si層
２１６：燐イオンが深く打ち込まれたn型領域
２１７：燐イオンが浅く打ち込まれたn型領域
２１８：ｎ側電極
２１９：ｐ側電極
２２０：電源
２２１：電子
２２２：正孔
３０１：電界中の２重量子井戸の伝導帯
３０２：電界中の２重量子井戸の価電子帯
３０３：電界中の２重量子井戸の伝導帯における電子の波動関数
３０４：電界中の２重量子井戸の価電子帯における正孔の波動関数
３０５：２重量子井戸中の励起子フォトルミネッセンス・スペクトル・半値幅の温度依存性（無電界時）
３０６：２重量子井戸中の励起子フォトルミネッセンス・スペクトル・半値幅の温度依存性（電界40kV/cm印加時）
３０７：励起子エネルギーの２次元面内ラフネス計算例
３０８：２重量子井戸中の励起子の空間分布（7K）
３０９：２重量子井戸中の励起子の空間分布（4K）
３１０：B-E凝縮を起こした２重量子井戸中の励起子の空間分布（50mK）
４００：AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドを表す伝導帯
４０１：AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のＸバンドを表す伝導帯
４０２：AlGaAs/GaAs/AlAs/AlGaAsヘテロ構造のΓバンドを表す価電子帯
４０３：GaAs量子井戸
４０４：AlAs量子井戸
４０５：電子・正孔準位間の間接遷移
４０６：GaAs量子井戸における電子の準位
４０７：AlAs量子井戸における電子の準位
４１０：AlGaAs層
４１１：GaAs層
４１２：AlAs層
４１３：AlGaAs層
【図１】
2014049661.tif 000008
【図２】
2014049661.tif 000009
【図３】
2014049661.tif 000010
【図４】
2014049661.tif 000011
【図５】
2014049661.tif 000012
【図６】
2014049661.tif 000013
【図７】
2014049661.tif 000014
【図８】
2014049661.tif 000015
【図９】
2014049661.tif 000016
【図１０】
2014049661.tif 000017
【図１１】
2014049661.tif 000018
【図１２】
2014049661.tif 000019
【図１３】
2014049661.tif 000020
【図１６】
2014049661.tif 000021
【図２０】
2014049661.tif 000022
【図２１】
2014049661.tif 000023
【図２２】
2014049661.tif 000024
【図２８】
2014049661.tif 000025
【図２９】
2014049661.tif 000026
【図３０】
2014049661.tif 000027
【図１４】
2014049661.tif 000028
【図１５】
2014049661.tif 000029
【図１７】
2014049661.tif 000030
【図１８】
2014049661.tif 000031
【図１９】
2014049661.tif 000032
【図２３】
2014049661.tif 000033
【図２４】
2014049661.tif 000034
【図２５】
2014049661.tif 000035
【図２６】
2014049661.tif 000036
【図２７】
2014049661.tif 000037