(57)【要約】      （修正有）【課題】動作電流のバランスを良好に保つことが容易な光結合装置を提供する。【解決手段】光結合装置は、発光素子２０と、第１〜第３のフォトダイオードアレイ３０，３２，３４と、エンハンスメント型ＭＯＳＦＥＴＭ１と、デプレッション型第１ＭＯＳＦＥＴＭ２と、デプレッション型第２ＭＯＳＦＥＴＭ３とを有する。第１〜第３のフォトダイオードアレイは、第１〜第３の光起電力を発生する。エンハンスメント型ＭＯＳＦＥＴには、第１光起電力がゲートに供給され、デプレッション型第１ＭＯＳＦＥＴには、第２光起電力がゲートに供給され、デプレッション型第２ＭＯＳＦＥＴには、第３光起電力がゲートに供給される。光信号がオンとなると、エンハンスメント型ＭＯＳＦＥＴはドレイン電流を外部負荷に供給し、光信号がオフとなると、デプレッション型第１ＭＯＳＦＥＴは、ゲート電圧がゼロのときのドレイン電流よりも大きいドレイン電流を外部負荷に供給する。【選択図】図１
2014167962.tif 000002
【特許請求の範囲】
【請求項１】
入力された電気信号を光信号に変換して放出する発光素子と、
前記光信号が入射され、第１の光起電力を発生する第１のフォトダイオードアレイと、
前記光信号が入射され、第２の光起電力を発生する第２のフォトダイオードアレイと、
前記光信号が入射され、第３の光起電力を発生する第３のフォトダイオードアレイと、
前記第１の光起電力がゲートに供給されるエンハンスメント型ＭＯＳＦＥＴと、
前記第２の光起電力がゲートに供給されるデプレッション型第１ＭＯＳＦＥＴと、
前記第３の光起電力がゲートに供給されるデプレッション型第２ＭＯＳＦＥＴと、
前記第１のフォトダイオードアレイの第１電極と前記エンハンスメント型ＭＯＳＦＥＴのソースとに接続された第１の端子と、
前記エンハンスメント型ＭＯＳＦＥＴのドレインと前記デプレッション型第１ＭＯＳＦＥＴのドレインと前記デプレッション型第２ＭＯＳＦＥＴとが接続された第２の端子と、
前記第２のフォトダイオードアレイの第１電極と前記デプレッション型ＭＯＳＦＥＴのソースとに接続された第３の端子と、
前記発光素子と、前記第１〜第３のフォトダイオードアレイと、を少なくとも覆う樹脂成型体と、
を備え、
前記光信号がオンとなると、前記エンハンスメント型ＭＯＳＦＥＴは、前記第１の端子と前記第２の端子とを介してドレイン電流を出力し、
前記光信号がオフとなると、オンに転じた前記デプレッション型第２ＭＯＳＦＥＴを通過した前記第２の端子の電圧が前記デプレッション型第２ＭＯＳＦＥＴのゲートに供給され、前記デプレッション型第１ＭＯＳＦＥＴはゲート電圧がゼロの時のドレイン電流よりも大きいドレイン電流を前記第２の端子と前記第３の端子とを介して出力する光結合装置。
【請求項２】
入力電気信号を光信号に変換し、前記光信号をさらに出力電気信号に変換して外部負荷に供給する光結合装置であって、
前記入力電気信号を前記光信号に変換する発光素子と、
前記光信号が入射され、第１の光起電力を発生する第１のフォトダイオードアレイと、
前記光信号が入射され、第２の光起電力を発生する第２のフォトダイオードアレイと、
前記光信号が入射され、第３の光起電力を発生する第３のフォトダイオードアレイと、
前記第１の光起電力がゲートに供給されるエンハンスメント型ＭＯＳＦＥＴと、
前記第２の光起電力がゲートに供給されるデプレッション型第１ＭＯＳＦＥＴと、
前記第３の光起電力がゲートに供給されるデプレッション型第２ＭＯＳＦＥＴと、
前記発光素子と、前記第１〜第３のフォトダイオードアレイと、を少なくとも覆う樹脂成型体と、
を備え、
前記光信号がオンとなると、前記エンハンスメント型ＭＯＳＦＥＴはドレイン電流を前記外部負荷に供給し、
前記光信号がオフとなると、オンに転じた前記デプレッション型第２ＭＯＳＦＥＴを通過した電圧が前記デプレッション型第１ＭＯＳＦＥＴのゲートに供給され、前記デプレッション型第１ＭＯＳＦＥＴはゲート電圧がゼロのときのドレイン電流よりも大きいドレイン電流を前記外部負荷に供給する光結合装置。
【請求項３】
前記第１のフォトダイオードアレイの第１電極と前記エンハンスメント型ＭＯＳＦＥＴのソースと接続された第１の端子と、
前記エンハンスメント型ＭＯＳＦＥＴのドレインと前記デプレッション型第１ＭＯＳＦＥＴのドレインと前記デプレッション型第２ＭＯＳＦＥＴのドレインとが接続され、直流電圧またはパルス電圧が供給される第２の端子と、
前記第２のフォトダイオードアレイの第１電極と前記デプレッション型ＭＯＳＦＥＴのソースとが接続された第３の端子と、
をさらに備え、
前記樹脂成型体は、前記第１の端子の一方の端部と、前記第２の端子の一方の端部と、前記第３の端子の一方の端部と、をさらに覆い、
前記第１の端子の他方の端部と、前記第２の端子の他方の端部と、前記第３の端子の他方の端部と、は、前記樹脂成型体から外方へ突出する請求項２記載の光結合装置。
【請求項４】
前記デプレッション型第２ＭＯＳＦＥＴの平面サイズは、前記デプレッション型第１ＭＯＳＦＥＴの平面サイズよりも小さい請求項１〜３のいずれか１つに記載の光結合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光結合装置に関する。
【背景技術】
【０００２】
光結合装置を用いると、入力端子と出力端子とを電気的に絶縁した状態で、信号伝送が可能となる。
【０００３】
このため、光結合装置は、ＤＣ電圧系、ＡＣ電源系、電話回線系のように異なる電源系を有する電子機器内などにおける信号伝送に用いることができる。
【０００４】
２次側で制御する信号が直流電圧である場合、ノーマリオフのトランジスタと、ノーマリオンのトランジスタと、を組み合わせることにより、メカニカルリレーのようなＣ接点動作が可能な光結合装置とすることができる。
【０００５】
この場合、チップを小型に保ちつつ、２つの信号経路における動作電流のバランスを良好に保つことが要求される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２０６５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
信号経路を切り替えても、動作電流のバランスを良好に保つことが容易な光結合装置を提供する。  
【課題を解決するための手段】
【０００８】
実施形態の光結合装置は、発光素子と、第１のフォトダイオードアレイと、第２のフォトダイオードアレイと、第３のフォトダイオードアレイと、エンハンスメント型ＭＯＳＦＥＴと、デプレッション型第１ＭＯＳＦＥＴと、デプレッション型第２ＭＯＳＦＥＴと、樹脂成型体と、を有する。前記発光素子は、入力電気信号を光信号に変換する。前記第１のフォトダイオードアレイは、入射された前記光信号により第１の光起電力を発生する。
前記第２のフォトダイオードアレイは、入射された前記光信号により第２の光起電力を発生する。前記第３のフォトダイオードアレイは、入射された前記光信号により第３の光起電力を発生する。前記エンハンスメント型ＭＯＳＦＥＴには、前記第１の光起電力がゲートに供給される。前記デプレッション型第１ＭＯＳＦＥＴには、前記第２の光起電力がゲートに供給される。前記デプレッション型第２ＭＯＳＦＥＴには、前記第３の光起電力がゲートに供給される。前記樹脂成型体は、前記発光素子と、前記第１〜第３のフォトダイオードアレイと、を少なくとも覆う。前記光信号がオンとなると、前記エンハンスメント型ＭＯＳＦＥＴはドレイン電流を前記外部負荷に供給する。前記光信号がオフとなると、オンに転じた前記デプレッション型第２ＭＯＳＦＥＴを通過した電圧が前記デプレッション型第１ＭＯＳＦＥＴのゲートに供給される。前記デプレッション型第１ＭＯＳＦＥＴは、ゲート電圧がゼロのときのドレイン電流よりも大きいドレイン電流を前記外部負荷に供給する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態にかかる光結合装置の構成図である。
【図２】第１の実施形態の光結合装置の動作波形図である。
【図３】ｎチャンネルデプレッション型ＭＯＳＦＥＴのドレイン電圧に対するドレイン電流の依存性を表すグラフ図である。
【図４】比較例にかかる光結合装置の構成図である。
【図５】図５（ａ）は第１の実施形態の光結合装置の受光回路側の模式平面図、図５（ｂ）はＡ−Ａ線に沿った光結合装置の模式断面図、である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１（ａ）は、第１の実施形態にかかる光結合装置の構成図である。
光結合装置は、発光素子２０と、受光回路１０と、を少なくとも有する。受光回路１０は、第１のフォトダイオードアレイ３０と、第２のフォトダイオードアレイ３２と、第３のフォトダイオードアレイ３４と、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）と、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）と、デプレッション型第２ＭＯＳＦＥＴ（Ｍ３）と、を有する。
【００１１】
発光素子２０は、入力電気信号を光信号に変換する。発光素子２０は、たとえば、赤色光（６５０ｎｍ）〜赤外光（１０００ｎｍ）の波長を有する光を放出する。
【００１２】
第１のフォトダイオイードアレイ３０と、第２のフォトダイオードアレイ３２と、第３のフォトダイオードアレイ３４と、は、発光素子２０からの放出光を受光し、第１の光起電力Ｅ１、第２の光起電力Ｅ２、および第３の光起電力Ｅ３を生じる。第１〜第３のフォトダイオードアレイ３０、３２、３４は、直列接続された複数のフォトダイオード３０ａ、３２ａ、３４ａと、制御回路３０ｂ、３２ｂ、３４ｂと、をそれぞれ有する。
【００１３】
エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）のゲートには、第１の光起電力Ｅ１が供給可能である。デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のゲートには、第２の光起電力Ｅ２が供給可能である、デプレッション型第２ＭＯＳＦＥＴ（Ｍ３）には、第３の光起電力Ｅ３が供給可能である。
【００１４】
発光素子２０からの光信号がオンとなると、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）のドレイン電流ＩＤＥが外部負荷４６ｂに供給される。他方、光信号がオフとなると、デプレッション型第２ＭＯＳＦＥＴ（Ｍ３）がオンしデプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のゲートを変化し、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のドレイン電流ＩＤＤ（main）が外部負荷４６ａに供給される。
【００１５】
すなわち、第１の実施形態にかかる光結合装置は、入力電気信号を光信号に変換し、光信号をさらに出力電気信号に変換して外部負荷４６に供給する。光信号を介して電気信号が伝達されるので、光結合装置の入力端子と出力端子とは、電気的に絶縁された状態で電気信号を伝送することができる。このため、ＤＣ電圧系、ＡＣ電源系、電話回線系のように異なる電源系を有する電子機器内などにおける信号伝送に用いることができる。
【００１６】
図２は、第１の実施形態の動作波形図である。
光結合装置の受光回路１０は、第１のフォトダイオードアレイ３０の第１電極３０ｃとエンハンスメント型ＭＯＳＦＥＴ（Ｍ１）のソースと接続された第１の端子４０と、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）のドレインとデプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のドレインとデプレッション型第２ＭＯＳＦＥＴ（Ｍ３）とが接続され、直流（ＤＣ）電圧またはパルス電圧が供給される第２の端子４２と、第２のフォトダイオードアレイ３２の第１電極３２ｃとデプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のソースとが接続された第３の端子４４と、をさらに有するものとする。
【００１７】
また、第２の端子４２には、電源４８が接続されて、直流電圧またはパルス電圧が供給される。第２の端子４２と第３の端子４４との間には負荷４６ａが、第１の端子４０と第２の端子４２との間には負荷４６ｂが、それぞれ接続する。なお、負荷４６と電源４８との接続は、図１に限定されない。  
【００１８】
図２において、発光素子２０からの光信号がＯＦＦのとき、第３のフォトダイオードアレイ３４には光起電力を生じない。このため、ゲート電圧ＶＧ３は約ゼロとなりデプレッション型第２ＭＯＳＦＥＴ（Ｍ３）はオンとなる。この場合、第２の端子４２に直流電圧またはパルス電圧が印加される期間、オンに転じたデプレッション型第２ＭＯＳＦＥＴ（Ｍ３）を通過した第２の端子４２の電圧がデプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のゲートに供給される。デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）は、ゲート電圧ＶＧ２がゼロのときのドレイン電流（破線）よりも大きいドレイン電流（実線）を外部負荷４６に供給できる。
【００１９】
なお、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）およびデプレッション型第２ＭＯＳＦＥＴ（Ｍ３）が、ともにｎチャンネルの場合、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のゲート電圧ＶＧ２は、プラス側にシフトする。
【００２０】
図３は、ｎチャンネルデプレッション型ＭＯＳＦＥＴのドレイン電圧（ＶＤ）に対するドレイン電流（ＩＤＤ）の依存性を表すグラフ図である。
デプレッション型ＭＯＳＦＥＴは、製造プロセスにおいてチャンネル領域が既に形成されているので、ゲート電圧ＶＧがゼロであってもドレイン電流ＩＤＤが流れる。また、ゲート電圧ＶＧをマイナスとするとドレイン電流が低下し、絶対値を小さくするとドレイン電流はゼロに近づく。他方、ゲート電圧ＶＧをプラス側に高くしていくとドレイン電流ＩＤＤは、増大して行く。
【００２１】
このように、デプレッション型第２ＭＯＳＦＥＴ（Ｍ３）は、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）のドレイン電流ＩＤＤを増加させるために設けるので、サブＤＭＯＳＦＥＴと呼ぶことができる。これに対して、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）は、外部負荷４６ａへ電流を供給するのでメインＤＭＯＳＦＥＴと呼ぶことができる。サブＭＯＳＦＥＴ（Ｍ３）のサイズは、メインＤＭＯＳＦＥＴのサイズよりも小さくてよい。
【００２２】
図２に表すように、光信号がＯＦＦの期間、第２の端子４２に印加される直流電圧またはパルス電圧に応じてメインＤＭＯＳＦＥＴ（Ｍ２）のドレイン電流ＩＤＤ（ＶＧ２＞０）を外部負荷４６ａに供給することができる。
【００２３】
光信号がＯＮに転ずると、図２に表すように、第３のフォトダイオードアレイ３４に生じる第３の光起電力Ｅ３によりゲート電圧ＶＧ３がマイナスとなり、サブＤＭＯＳＦＥＴ（Ｍ３）がＯＦＦとなる。このため、第２の端子４２に電圧が印加されてもメインＤＭＯＳＦＥＴ（Ｍ２）のゲート電圧ＶＧ２を高めることはできない。第２のフォトダイオードアレイ３２の第２の光起電力Ｅ２により、メインＤＭＯＳＦＥＴ（Ｍ２）のゲート電圧ＶＧ２はマイナスとなる。このため、メインＤＭＯＳＦＥＴ（Ｍ２）はＯＦＦとなる。
【００２４】
他方、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）は、第１の起電力Ｅ１によりゲート電圧ＶＧ１がプラスに転じＯＮとなる。オンとなった期間、第２の端子４２に直流電圧またはパルス電圧が印加されると、第１の端子４０と第２の端子４２とを介してドレイン電流ＩＤＥを外部負荷４６ｂに供給する。なお、図２には、ドレイン電流ＩＤＤ、ＩＤＥが、パルス電流として表してあるが、もちろん直流電流であってもよい。
【００２５】
第１の実施形態にかかる光結合装置は、ノーマリオフとなるエンハンスメント型ＭＯＳＦＥＴ（Ｍ１）がＡ接点として動作し、ノーマリオンとなるデプレッション型ＭＯＳＦＥＴ（Ｍ２）がＢ接点として動作する。このため、光結合装置は、１Ａ１Ｂの組み合わせとなり、信号経路を切り替え可能なＣ接点として動作する。第１の実施形態の光結合装置はフォトリレーと呼ぶことができる。
【００２６】
なお、図１において、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）と、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）と、デプレッション型第２ＭＯＳＦＥＴ（Ｍ３）と、は、いずれもｎチャンネルとしているが、いずれもｐチャンネルとしてもよい。ｐチャンネルとする場合、電源４８の極性、第１、第２および第３のフォトダイオードアレイ３０、３２、３４の極性を、それそれ反対とすればよい。
【００２７】
図４は、比較例にかかる光結合装置の構成図である。    
光結合装置は、発光素子１２０と、第１のフォトダイオードアレイ１３０と、第２のフォトダイオードアレイ１３２と、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１１）と、デプレッション型ＭＯＳＦＥＴ（Ｍ１２）と、を有する。
【００２８】
第１のフォトダイオードアレイ１３０および第２のフォトダイオードアレイ１３２は、発光素子１２０からの放出光を受光し、第１および第２の光起電力をそれぞれ生じる。第１および第２のフォトダイオードアレイ１３０、１３２は、直列接続された複数のフォトダイオード１３０ａ、１３２ａと、制御回路１３０ｂ、１３２ｂと、をそれぞれ有する。
【００２９】
エンハンスメント型ＭＯＳＦＥＴ（Ｍ１１）のゲートには、第１の光起電力が供給可能である。デプレッション型ＭＯＳＦＥＴ（Ｍ１２）のゲートには、第２の光起電力が供給可能である。
【００３０】
ラテラル構造のｎチャンネルデプレッション型ＭＯＳＦＥＴをＶＧ≦０の領域で用いる場合、ドレイン電流を大きくすることは困難である。他方、エンハンスメント型ＭＯＳＦＥＴでは、第１のフォトダイオードアレイの光起電力によりゲート電圧ＶＧを高めてドレイン電流ＩＤＥを高めることが容易である。このため、比較例において、デプレッション型ＭＯＳＦＥＴのドレイン電流ＩＤＤと、エンハンスメント型ＭＯＳＦＥＴのドレイン電流ＩＤＥと、のバランスを良好に保つことは困難である。
【００３１】
これに対して、第１の実施形態では、サブＤＭＯＳＦＥＴ（Ｍ３）により、メインＤＭＯＳＦＥＴ（Ｍ２）のゲート電圧ＶＧ２をプラス側にシフトし、受光回路１０のスペース効率よくドレイン電流ＩＤＤを高めることができる。この結果、メインＤＭＯＳＦＥＴ（Ｍ２）のドレイン電流ＩＤＤ（ＶＧ２＞０）と、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）のドレイン電流ＩＤＥと、を近づけ、その動作電流のバランスを改善することができる。
【００３２】
図５（ａ）は第１の実施形態の光結合装置の受光回路側の模式平面図、図５（ｂ）はＡ−Ａ線に沿った光結合装置の模式断面図、である。
本図の光結合装置は、第１のリードフレームにＳｉなどの１チップからなる受光回路１１を搭載し、第２のリードフレームに発光素子２０を搭載したのち、互いに対向させ、樹脂成型体６０と一体形成した構造である。樹脂成型体６０は、第１の端子４０の一方の端部と、第２の端子４２の一方の端部と、第３の端子４４の一方の端部と、を覆う。また、第１の端子４０の他方の端部と、第２の端子４２の他方の端部と、第３の端子４４の他方の端部と、は、樹脂成型体６０から外部に向かって突出し、実装基板の配線部に接続される。
【００３３】
なお、発光素子２０は、入力側の端子５２、５４にそれぞれ接続される。
【００３４】
受光回路１１は、第１〜第３のフォトダイオードアレイ３０、３２、３４と、エンハンスメント型ＭＯＳＦＥＴ（Ｍ１）、デプレッション型第１ＭＯＳＦＥＴ（Ｍ２）、デプレッション型第２ＭＯＳＦＥＴ（Ｍ３）が、横方向に配置されたラテラル構造とする。なお、受光回路１１のレイアウト、端子の配置などは、図５と異なっていてもよい。
【００３５】
受光回路１１は、第１のリードフレームと連結されていた受光回路用ダイパッド部５０に接着される。受光回路１１と、第１〜第３の端子４０、４２、４４とは、ボンディングワイヤを用いて図１のように接続される。
【００３６】
樹脂成型体６０が形成されたのち、ダイパッド部５０は、吊りピン５０ａを残した状態でリードフレームから分離して切断される。発光素子２０と、受光回路１１と、の間の光路に透光性樹脂層を設け、透光性樹脂層の外側に遮光性樹脂層を設けると、外乱光による光結合装置の誤動作を抑制できる。
【００３７】
なお、光結合装置は、たとえば、リードフレームの代わりにセラミックなどの絶縁基板を用いることができる。この場合、発光素子２０や受光回路１１を絶縁基板上に配設する。また、第１〜第３の端子４０、４２、４４は、たとえば絶縁基板に設けられた導電部などとすることができる。
【００３８】
実施形態によれば、信号経路を切り替えても、動作電流のバランスを良好に保つことが容易な光結合装置を提供される。このような光結合装置は、ＤＣ電圧系、ＡＣ電源系、電話回線系のように異なる電源系を有する電子機器内などにおける信号伝送に用いることができる。  
【００３９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４０】
１０  受光回路、１１  （１チップ）受光回路、２０  発光素子、３０  第１のフォトダイオードアレイ、３２  第２のフォトダイオードアレイ、３４  第３のフォトダイオードアレイ、４０  第１の端子、４２  第２の端子、４４  第３の端子、４６  外部負荷、５０  ダイパッド部、６０  樹脂成型体、Ｍ１  エンハンスメント型ＭＯＳＦＥＴ、Ｍ２  デプレッション型第１ＭＯＳＦＥＴ（メインＤＭＯＳＦＥＴ）、Ｍ３  デプレッション型第２ＭＯＳＦＥＴ（サブＤＭＯＳＦＥＴ）、Ｅ１  第１の光起電力、Ｅ２  第２の光起電力、Ｅ３  第３の光起電力、ＩＤＤ  デプレッション型ＭＯＳＦＥＴのドレイン電流、ＩＤＥ  エンハンスメント型ＭＯＳＦＥＴのドレイン電流、ＶＤ  ドレイン電圧、ＶＧ１、ＶＧ２、ＶＧ３  ゲート電圧
【図１】
2014167962.tif 000003
【図２】
2014167962.tif 000004
【図３】
2014167962.tif 000005
【図４】
2014167962.tif 000006
【図５】
2014167962.tif 000007