(57)【要約】【課題】ホール素子のスピニングカレント法によるオフセットキャンセル手段を連続時間信号処理回路と組み合わせたホール起電力信号検出回路を提供する。【解決手段】第１のホール素子１３は、第１乃至第４の端子を備えて一方のホール起電力信号電圧Ｖｈａｌｌ１を発生させ、第３のホール素子１５は、他方のホール起電力信号電圧Ｖｈａｌｌ３を発生させる。第１のスイッチ回路１４は、第１のホール素子１３の４つの端子のなかから駆動電流を通電する端子位置を選択し、第３のスイッチ回路１６は、第３のホール素子１５の４つの端子のなかから駆動電流を通電する端子位置を、第１のスイッチ回路１４と異なる端子位置を選択する。チョッパークロック生成回路１１は、スイッチ回路１４，１６に異なる２つの位相のチョッパークロック信号を供給する。【選択図】図１０
2014167422.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、
第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、
前記一方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路と、
前記他方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路と異なる端子位置を選択する他方のスイッチ回路と、
前記一方のスイッチ回路と前記他方のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路と、
前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時に加算するホール起電力信号処理回路とを備え、
前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力が短絡され、
前記一方及び他方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方及び他方のホール素子における駆動電流を注入する端子位置を、互いに逆極性のスパイクを発生させるように、前記各端子間で切り替えを行うことを特徴とするホール起電力信号検出回路。
【請求項２】
複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、
第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、
前記一方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路と、
前記他方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路と異なる端子位置を選択する他方のスイッチ回路と、
前記一方のスイッチ回路と前記他方のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路とを備え、
前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力が短絡され、
前記一方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第１の端子と第２の端子との間で切り替えを行い、前記他方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記他方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第４の端子と第３の端子との間で切り替えを行うことを特徴とするホール起電力信号検出回路。
【請求項３】
前記チョッパークロック生成回路は、前記一方のスイッチ回路と前記他方のスイッチ回路に異なる２つの位相のチョッパークロック信号を供給する回路であり、
前記一方のスイッチ回路において、前記チョッパークロック信号の一方の位相のときに前記第１の端子から前記駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第２の端子から駆動電流を注入するとともに、前記他方のスイッチ回路において、前記チョッパークロック信号の一方の位相のときに前記第４の端子から前記駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第３の端子から駆動電流を注入することを特徴とする請求項２に記載のホール起電力信号検出回路。
【請求項４】
前記一方のホール素子と前記他方のホール素子とを隣接して並列させたレイアウト配置であることを特徴とする請求項２又は３に記載のホール起電力信号検出回路。
【請求項５】
前記一方及び他方のホール素子は、複数のホール素子を並列接続して構成されたホール素子であることを特徴とする請求項２，３又は４に記載のホール起電力信号検出回路。
【請求項６】
前記並列接続されたホール素子の数が、２個であることを特徴とする請求項５に記載のホール起電力信号検出回路。
【請求項７】
前記駆動電流の向きの異なる４個のホール素子を互いに隣接して並列させたレイアウト配置であることを特徴とする請求項２乃至６のいずれかに記載のホール起電力信号検出回路。
【請求項８】
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、
第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、
前記一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、
前記他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路とをさらに備え、
前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力と前記一方の別のスイッチ回路の出力と前記他方の別のスイッチ回路の出力とが短絡されることを特徴とする請求項２乃至７のいずれかに記載のホール起電力信号検出回路。
【請求項９】
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、
第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、
前記一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、
出力が前記一方の別のスイッチ回路の出力と短絡され、前記他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路と、
前記一方のスイッチ回路及び他方のスイッチ回路の出力と前記一方の別のスイッチ回路及び他方の別のスイッチ回路の出力とを同時に加算するホール起電力信号処理回路とをさらに備えることを特徴とする請求項２乃至７のいずれかに記載のホール起電力信号検出回路。
【請求項１０】
複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、
第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、
前記一方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路と、
前記他方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路と異なる端子位置を選択する他方のスイッチ回路と、
前記一方のスイッチ回路と前記他方のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路と、
前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時に加算するホール起電力信号処理回路とを備え、
前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力が短絡され、
前記一方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第１乃至第４の端子の間で一方向回りで切り替えを行い、前記他方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記他方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第１乃至４の端子の間で前記一方向回りとは逆の他方向まわりで切り替えを行うことを特徴とするホール起電力信号検出回路。
【請求項１１】
請求項２乃至１０のいずれかに記載のホール起電力信号検出回路を用いたことを特徴とする電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール起電力信号検出回路及びその電流センサに関し、より詳細には、連続時間信号処理回路に好適に用いることが可能なホール起電力信号検出回路及びその電流センサに関する。
【背景技術】
【０００２】
従来からホール素子を使った磁気センサは、磁石の位置情報の検出を行うセンサとして近接センサ、リニア位置センサ、回転角度センサなどに用いられているだけでなく、電流導体を流れる電流によって誘起される磁界を検出することによって電流導体を流れる電流量を非接触で測定する電流センサの用途においても広く利用されている。
特に、モータのインバータ電流を検出するために利用される電流センサにおいては、モータ制御を効率化する目的で、高い周波数でスイッチングするインバータの電流を高精度に検出することが要求されている。
【０００３】
この種のホール素子は、入力された磁界の強度に応じたホール起電力信号を発生する磁電変換機能を有するため、磁気センサとして広く用いられている。しかしながら、ホール素子には、磁場が零である状態、すなわち無磁場の状態でも、零でない有限の電圧が出力されてしまうというオフセット電圧（不平衡電圧）が存在する。
そこで、ホール素子を利用した磁気センサにおいては、ホール素子が持つオフセット電圧をキャンセルする目的で、スピニングカレント（Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ）法又はＣｏｎｎｅｃｔｉｏｎ  ｃｏｍｍｕｔａｔｉｏｎ法といった名称で一般的に知られているホール素子の駆動方法が存在する。この方法とは、ホール素子に駆動電流を流すための端子対の位置と、ホール起電力信号を検出するための端子対の位置との間で、チョッパークロックと呼ばれるクロックにしたがって周期的に入れ替える操作を行うものである（例えば、非特許文献１，特許文献２参照）。
【０００４】
このオフセット電圧のキャンセルを目的としたＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法は、ＣＭＯＳ半導体回路においてもスイッチ回路を用いて構成できるものであるため、高精度な磁気センサを実現するためのホール起電力信号検出回路は、一般的に、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を実現するためのスイッチ回路を備えたものとなる。
また、インバータの電流を測定する用途にホール素子を利用した磁気センサが使用される場合には、信号帯域に関する広帯域特性、信号処理遅延時間に関する高速応答特性、信号品質に関する低ノイズ特性などが磁気センサに要求される。このため、こうした場合には、ホール素子において発生するホール起電力信号を信号処理する回路方式として、離散時間化（サンプリング）を行う離散時間信号処理回路に対して、連続時間で信号処理を行う連続時間信号処理回路が有利となる。この連続時間信号処理回路は、離散時間化（サンプリング）によるノイズの折り返す現象が無いため、インバータのスイッチングによる高周波ノイズの多い環境で使用する場合においては、特に好適な回路構成である。
【０００５】
以下に、図１（ａ），（ｂ）に基づいてホール素子のＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法について説明する。
図１（ａ），（ｂ）は、チョッパークロックの位相がφ１、φ２の２値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、０度と９０度と切り替えるときのホール起電力検出を説明した図である。図中のホール素子は、４つの抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）からなる４端子の素子としてモデル化されており、定電流駆動されている。
【０００６】
図１（ａ），（ｂ）に示したホール素子のモデルにおいて、これらの４つの抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）の抵抗値は、固定値でないことに注意が必要である。ホール素子が半導体基板の中のＮウェルとして形成される場合、一般に半導体製造時のプロセス勾配によって、各ホール素子の内部に不純物濃度の濃淡分布が発生する。このため、４つの端子（端子１、端子２、端子３、端子４）のどの端子から駆動電流が注入されるかによって、ホール素子（Ｎウェル）内部での電位分布が変わり、ホール素子（Ｎウェル）内部での空乏層の発生状況も変わる。したがって、ホール素子のモデルにおける４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値は、ホール素子の４つの端子（端子１、端子２、端子３、端子４）のどの端子から駆動電流が注入されるかに依存して、それぞれの値が変化することになる。
【０００７】
図１（ａ），（ｂ）において、チョッパークロックの位相がφ１（ホール素子の駆動方向は０度）のときと、チョッパークロックの位相がφ２（ホール素子の駆動方向は９０度）の時に測定される電圧信号  Ｖｈａｌｌ（φ１）とＶｈａｌｌ（φ２）は、数式１のように、ホール素子を使った磁気センサの検出対象となる磁場Ｂに対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子のオフセット電圧Ｖｏｓ（Ｈａｌｌ）の和として表される。
【０００８】
ここで、チョッパークロックの位相にしたがって、ホール素子のバイアス電流の方向を０度と９０度の間で周期的に切替えることによって、検出対象の磁場に対応したホール起電力信号Ｖｓｉｇ（Ｂ）の極性を反転することができるため、Ｖｓｉｇ（Ｂ）をチョッパークロックの周波数ｆ＿ｃｈｏｐに周波数変調することが出来る。一方で、ホール素子のＤＣオフセット電圧Ｖｏｓ（Ｈａｌｌ）に関しては、ホール素子の駆動方向を０度と９０度の間で切替えても同じ極性の値となるため、Ｖｏｓ（Ｈａｌｌ）はチョッパークロックによる周波数変調を受けない。
【０００９】
【数１】
2014167422.tif 000003
【００１０】
以上のことから、チョッパークロックの位相にしたがって、ホール素子の駆動電流の方向を０度と９０度の間で切替える操作を行う場合、ホール素子において発生される信号Ｖｈａｌｌは、図２（ａ）乃至（ｄ）に示すような波形となる。また、ホール素子において発生される信号のスペクトルは、図３に示すようなスペクトルとなることから、検出対象の磁界に対応したホール起電力信号Ｖｓｉｇ（Ｂ）とホール素子のオフセット電圧Ｖｏｓ（Ｈａｌｌ）は、周波数領域において分離されることが解る。これが、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法によるホール素子のオフセットキャンセルの原理である。
【００１１】
また、例えば、特許文献１に記載のものは、このＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法での順序シーケンスについて、２つのホール素子のうち一方のホール素子では駆動電流の向きを時計回りに切り替え、もう一方のホール素子では駆動電流の向きを反時計回りに切り替えることが開示されている。
また、特許文献３に記載のものは、ホール素子励磁電流を１つの方向の流れから別の方向の流れに交互に切換えるチョップホールセンサに関するもので、特に、チョップサンプルアンドホールドホール電圧回路をスイッチされるホールセンサに同期的にクロックさせるようなホールセンサが開示されている。
また、非特許文献２には、ホール素子のＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を実現する回路構成として、サンプル＆ホールドといった離散時間化（サンプリング）を行う回路方式が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第６９２７５７２号明細書（Ｂ２）
【特許文献２】特開２００８−３０９６２６号公報
【特許文献３】特開平０９-１９６６９９号公報
【非特許文献】
【００１３】
【非特許文献１】R S Popovic著  Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub,Inc., (1991/05)刊
【非特許文献２】IEEE Journal of Solid-State Circuits, Vol.32, No.6, 1997, Page829~836 Bilotti他著“Monolithic Magnetic Hall Sensor Using  Dynamic Quadrature Offset Cancellation”
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、ホール素子のＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を実現する回路構成として、サンプル＆ホールドといった離散時間化（サンプリング）を行う回路方式があるものの、上述したように、インバータの電流を検出する電流センサといった用途では連続時間信号で処理回路を行う回路方式が望まれている。
この連続時間信号処理方式では、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法においてホール素子の駆動電流を通電する端子を選択、切替を行う順序、シーケンスによって、切り替え時に発生するスパイク状の誤差信号の発生度合いが変わってくる。
【００１５】
上述した特許文献１に開示された方法においては、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置を選択する動作に関して、ひとつのホール素子（ホール素子１）においては、これらの端子対の位置の選択を時計回りの回転方向に順次、選択し、もうひとつのホール素子（ホール素子２）においては、これらの端子対の位置の選択を反時計回りの回転方向に順次、選択する。したがって、４つの端子を持つホール素子に対して、この演算を行うためにチョッパークロックに関して４つの期間分の時間が必要となる。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、連続時間信号処理回路に好適に用いることが可能なホール起電力信号検出回路及びその電流センサを提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、前記一方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路と、前記他方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路と異なる端子位置を選択する他方のスイッチ回路と、前記一方のスイッチ回路と前記他方のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路と、前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時に加算するホール起電力信号処理回路とを備え、前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力が短絡され、前記一方及び他方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方及び他方のホール素子における駆動電流を注入する端子位置を、互いに逆極性のスパイクを発生させるように、前記各端子間で切り替えを行うことを特徴とする。
【００１７】
また、請求項２に記載の発明は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、前記一方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路と、前記他方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路と異なる端子位置を選択する他方のスイッチ回路と、前記一方のスイッチ回路と前記他方のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路とを備え、前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力が短絡され、前記一方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第１の端子と第２の端子との間で切り替えを行い、前記他方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記他方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第４の端子と第３の端子との間で切り替えを行うことを特徴とする。（図１２）
【００１８】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記チョッパークロック生成回路は、前記一方のスイッチ回路と前記他方のスイッチ回路に異なる２つの位相のチョッパークロック信号を供給する回路であり、前記一方のスイッチ回路において、前記チョッパークロック信号の一方の位相のときに前記第１の端子から前記駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第２の端子から駆動電流を注入するとともに、前記他方のスイッチ回路において、前記チョッパークロック信号の一方の位相のときに前記第４の端子から前記駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第３の端子から駆動電流を注入することを特徴とする。
【００１９】
また、請求項４に記載の発明は、請求項２又は３に記載の発明において、前記一方のホール素子と前記他方のホール素子とを隣接して並列させたレイアウト配置であることを特徴とする。
また、請求項５に記載の発明は、請求項２，３又は４に記載の発明において、前記一方及び他方のホール素子は、複数のホール素子を並列接続して構成されたホール素子であることを特徴とする。
【００２０】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記並列接続されたホール素子の数が、２個であることを特徴とする。
また、請求項７に記載の発明は、請求項２乃至６のいずれかに記載の発明において、前記駆動電流の向きの異なる４個のホール素子を互いに隣接して並列させたレイアウト配置であることを特徴とする。
【００２１】
また、請求項８に記載の発明は、請求項２乃至７のいずれかに記載の発明において、第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、前記一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、前記他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路とをさらに備え、前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力と前記一方の別のスイッチ回路の出力と前記他方の別のスイッチ回路の出力とが短絡されることを特徴とする。（図１８）
【００２２】
また、請求項９に記載の発明は、請求項２乃至７のいずれかに記載の発明において、第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、前記一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、出力が前記一方の別のスイッチ回路の出力と短絡され、前記他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路と、前記一方のスイッチ回路及び他方のスイッチ回路の出力と前記一方の別のスイッチ回路及び他方の別のスイッチ回路の出力とを同時に加算するホール起電力信号処理回路とをさらに備えることを特徴とする。（図１９）
【００２３】
また、請求項１０に記載の発明は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、前記一方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路と、前記他方のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、前記一方のスイッチ回路と異なる端子位置を選択する他方のスイッチ回路と、前記一方のスイッチ回路と前記他方のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路と、前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時に加算するホール起電力信号処理回路とを備え、前記一方のスイッチ回路の出力と前記他方のスイッチ回路の出力が短絡され、前記一方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第１乃至第４の端子の間で一方向回りで切り替えを行い、前記他方のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記他方のホール素子における駆動電流を注入する端子位置を前記ホール素子の第１乃至４の端子の間で前記一方向回りとは逆の他方向まわりで切り替えを行うことを特徴とする。（図２０）
また、請求項１１に記載の発明は、請求項１乃至１０のいずれかに記載のホール起電力信号検出回路を用いたことを特徴とする電流センサ。
【発明の効果】
【００２４】
本発明によれば、ホール起電力信号検出の高精度化の障害となるスパイク状の誤差信号の発生を著しく低減することが可能となる。また、各ホール素子の内部での不純物濃度の濃淡分布（半導体製造時のプロセス勾配に起因して発生する）の影響を含めた高精度なオフセットキャンセルを短い期間に高速実行することが可能となるため、本発明のホール起電力信号検出回路は、電流センサといった高速応答性が要求される磁気センサを、ホール素子を使って実現するうえで有効なものである。また、連続時間信号処理回路に好適に用いることができる。
【図面の簡単な説明】
【００２５】
【図１】（ａ），（ｂ）は、チョッパークロックの位相がφ１、φ２の２値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、０度と９０度と切り替えるときのホール起電力検出を説明した図である。
【図２】（ａ）乃至（ｄ）は、図１に示したホール素子において発生する信号波形を示す図である。
【図３】ホール素子において発生する信号Ｖｈａｌｌの信号スペクトルを示す図である。
【図４】本発明の前提となるホール起電力信号検出回路を説明するための回路構成図である。
【図５】（ａ），（ｂ）は、上述した第１のホール素子及び第２のホール素子において、チョッパークロックの位相φがφ１、φ２の間で切り替わる際に、ホール素子の駆動電流を通電する２つの端子と、ホール起電力信号を検出する２つの端子について示した図である。
【図６】図４に示したホール起電力信号検出回路の具体的な一例を示した回路構成図である。
【図７】図６の回路動作を概念的に説明した図である。
【図８】（ａ）乃至（ｆ）は、図６に示したホール起電力信号検出回路において、第１のホール素子及び第２のホール素子の４つの端子の電圧変化と、第１のホール素子及び第２のホール素子とのそれぞれにおいて検出されるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２の信号波形を示した図である。
【図９】（ａ）乃至（ｃ）は、ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２の信号波形を同時加算して得られる出力信号波形を示す図である。
【図１０】本発明に係るホール起電力信号検出回路の一実施例を説明するための回路構成図である。
【図１１】図１０に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置を示した図である。
【図１２】図１０に示したホール起電力信号検出回路の具体的な一例を示す回路構成図である。
【図１３】図１２の回路動作を概念的に説明した図である。
【図１４】（ａ）乃至（ｇ）は、図１２に示したホール起電力信号検出回路において、第３のホール素子における各端子の電位及び第３のホール素子から検出されるホール起電力信号Ｖｈａｌｌ３及び第１のホール素子から検出されるホール起電力信号Ｖｈａｌｌ１の信号波形を示した図である。
【図１５】ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ３の信号波形を同時短絡して得られる出力信号波形を示す図である。
【図１６】ＩＣ回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布があるときの、本発明のホール起電力信号検出回路での２つのホール素子のＩＣレイアウト及びそれら２つのホール素子でのＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を図示した図である。
【図１７】本発明のホール起電力信号検出回路において、４つのホール素子を使う場合のＩＣレイアウトの例を示した図である。
【図１８】図１０に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。
【図１９】図１０に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。
【図２０】図１０に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。
【図２１】（ａ），（ｂ）は、図１８のホール起電力信号検出回路におけるスパイク状の誤差信号（実線）と図１２のホール起電力信号検出回路におけるスパイク状の誤差信号（点線）の様子を表した図である。
【発明を実施するための形態】
【００２６】
まず、本発明の前提となるホール起電力信号検出回路の構成について図４に基づいて以下に説明する。
図４は、本発明の前提となるホール起電力信号検出回路を説明するための回路構成図で、連続時間信号処理回路の例を示している。図中符号１はチョッパークロック生成回路、２は駆動電流生成回路、３は第１のホール素子、４は第１のスイッチ回路、５は第２のホール素子、６は第２のスイッチ回路、７はホール起電力信号処理回路を示している。
図４に示したホール起電力信号検出回路は、２つのホール素子である第１のホール素子３と第２のホール素子５において発生させるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２をホール起電力信号処理回路７によって連続時間で同時加算して、出力信号Ｖｈａｌｌ＿ｓｕｍ１２を生成する回路である。
【００２７】
第１のホール素子３及び第２のホール素子５のそれぞれは、４つの端子（端子１、端子２、端子３、端子４）を備えており、第１のホール素子３及び第２のホール素子５のそれぞれに接続された第１のスイッチ回路４及び第２のスイッチ回路６においては、チョッパークロック生成回路１において生成される２相のチョッパークロック信号の位相φ（φ１、φ２）にしたがって、ホール素子を駆動する駆動電流を注入する端子対及びホール起電力信号を検出する端子対を切替えて、第１のホール素子３及び第２のホール素子５のそれぞれにおいて発生するホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２を検出する。すなわち、第１のホール素子３及び第２のホール素子５については、それぞれ、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法によるオフセットキャンセルを行うものとする。
【００２８】
上述したホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、ホール起電力信号処理回路７によって同時加算され、出力信号Ｖｈａｌｌ＿ｓｕｍ１２が得られる。
図５（ａ），（ｂ）は、上述した第１のホール素子及び第２のホール素子において、チョッパークロックの位相φがφ１、φ２の間で切り替わる際に、ホール素子の駆動電流を通電する２つの端子と、ホール起電力信号を検出する２つの端子について示した図である。
【００２９】
図５（ａ），（ｂ）において、チョッパークロック位相がφ１のとき、第１のホール素子３及び第２のホール素子５の駆動電流は、端子１から端子３に向けて注入され、ホール起電力信号は、端子２と端子４の間の電圧信号として検出される。
したがって、第１のホール素子３及び第２のホール素子５において、チョッパークロック位相がφ１のとき、端子１の電位は高い側のバイアス電圧Ｖｂｉａｓ＋となり、端子３の電位は低い側のバイアス電圧Ｖｂｉａｓ−となることが解る。同様に考えると、チョッパークロック位相がφ２のとき、端子２の電位は高い側のバイアス電圧Ｖｂｉａｓ＋となり、端子４の電位は低い側のバイアス電圧Ｖｂｉａｓ−となることが解る。
【００３０】
実際に、ホール素子をシリコンモノリシックホール素子として、ＩＣ回路のなかで形成する場合には、Ｖｂｉａｓ＋は３Ｖといった電圧に設定される。また、シリコンモノリシックホール素子の抵抗値が２ｋΩで、駆動電流の大きさが０．５ｍＡの場合、バイアス電位Ｖｂｉａｓ−は、Ｖｂｉａｓ＋と比べて１Ｖだけ低くなるため、Ｖｂｉａｓ−＝２Ｖとなる。
【００３１】
ここで、ホール素子がＮ型半導体として形成されており、第１のホール素子３及び第２のホール素子５に印加される磁界Ｂの向きが、紙面の裏側面から表側面に向けて垂直な向きである場合、端子２と端子４の間に発生するホール起電力信号は、端子２に＋側の電位＋Ｖｓｉｇ（Ｂ）を持ち、端子４に−側の電位−Ｖｓｉｇ（Ｂ）を持つ電圧信号として発生する。そこで、ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、端子４を基準として測定される端子２の電位として定義されるため、チョッパークロック信号がφ１のときのホール素子１、ホール素子２において発生されるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、＋２Ｖｓｉｇ（Ｂ）として検出されることになる。
同様に考えると、チョッパークロック位相がφ２のとき、第１のホール素子３及び第２のホール素子５において発生されるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、−２Ｖｓｉｇ（Ｂ）として検出されることになる。
【００３２】
表１は、第１のホール素子及び第２のホール素子において駆動電流を通電する端子対についてまとめたものである。また、表２は、第１のホール素子及び第２のホール素子においてホール起電力信号を検出する端子対についてまとめたものである。
表１にしたがって、第１のホール素子及び第２のホール素子の駆動電流を通電し、表２にしたがって、ホール起電力信号の検出を行うと、第１のホール素子及び第２のホール素子におけるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、表３のように検出される。
【００３３】
【表１】
2014167422.tif 000004
【００３４】
【表２】
2014167422.tif 000005
【００３５】
【表３】
2014167422.tif 000006
【００３６】
ここで、第１のホール素子と第２のホール素子は、異なる２つのホール素子であるが、第１のホール素子第２とホール素子との間では、磁気感度の値が揃っていると仮定して、第１のホール素子と第２のホール素子との間で共通な値Ｖｓｉｇ（Ｂ）を用いている。この仮定に関し、第１のホール素子と第２のホール素子が半導体ＩＣプロセスを使って形成され、ＩＣ内で互いに近接して配置される場合には、第１のホール素子と第２のホール素子に対して、半導体製造時のプロセス勾配が一様に及ぶことになるため、この仮定は妥当な仮定である。
【００３７】
一方、オフセットに関しては、上述したように、各ホール素子の内部で半導体製造時のプロセス勾配による不純物濃度の濃淡分布があるため、駆動電流が端子１から端子３に通電（０度方向に通電）されるときのオフセット電圧値はＶｏｓ（Ｈａｌｌ，０°）であり、駆動電流が端子２から端子４に通電（９０度方向に通電）されるときのオフセット電圧値はＶｏｓ（Ｈａｌｌ，９０°）と、駆動電流の通電方向によって、オフセット電圧値は僅かに異なる値となる。一般に、ＣＭＯＳ半導体プロセスを使って製造されたホール素子においては、Ｖｏｓ（Ｈａｌｌ，０°）とＶｏｓ（Ｈａｌｌ，９０°）の差は、１０μＶ程度となる。
【００３８】
このように、Ｖｏｓ（Ｈａｌｌ，０°）とＶｏｓ（Ｈａｌｌ，９０°）との間に、１０μＶ程度の差異があるため、図４及び図５（ａ），（ｂ）に示したホール起電力信号検出回路では、オフセットキャンセル後にも１０μＶ程度のオフセットが残留することになる。つまり、図４及び図５（ａ），（ｂ）には、スパイク状の誤差信号という問題点だけでなく、オフセットキャンセルの精度に関する問題点がある。
【００３９】
図６は、図４に示したホール起電力信号検出回路の具体的な一例を示した回路構成図で、チョッパーアンプと電流帰還型アンプとをホール素子のＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法と組み合わせたものである。この図６に示された回路構成は、離散時間化（サンプリング）を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。
【００４０】
図中符号７０は第１のホール素子において発生するホール起電力信号Ｖｈａｌｌ１と第２のホール素子において発生するホール起電力信号Ｖｈａｌｌ２を同時加算して増幅する信号増幅回路、７１は第１のトランジスタ差動対（Ｇｍ，１，１）、７２は第２のトランジスタ差動対（Ｇｍ，１，２）、７３は第４のスイッチ回路、７４は第４のトランジスタ差動対（Ｇｍ，２）、７５は第５のスイッチ回路、７６はホール起電力信号処理回路の出力段を示している。なお、図４と同じ機能を有する構成要素には同一の符号を付してある。第３のホール素子及び第３のスイッチ回路については、図１０に示した本発明の説明の中で記載してある。
【００４１】
図６において、第１のホール素子３及び第２のホール素子５において発生するホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、それぞれ、第１のトランジスタ差動対７１及び第２のトランジスタ差動対７２によって、電圧信号から電流信号へと変換されて、それぞれ第１及び第２のトランジスタ差動対７１，７２の出力電流Ｉ１，１、Ｉ１，２となる。これらの電流Ｉ１，１、Ｉ１，２は、電流信号として同時加算され、同時加算された結果の電流信号と、数式２で表されるフィードバック電圧Ｖｆｂによって駆動される第４のトランジスタ差動対７４の出力電流信号との電流信号の和が０となるように回路が機能するため、数式３に示されるように、図６に示した回路の出力信号としては、第１のホール素子３及び第２のホール素子５において発生するホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２を同時加算して、信号増幅した信号Ｖｈａｌｌ＿ｓｕｍ１２を得ることができる。
【００４２】
図７は、図６の回路動作を概念的に説明した図である。第１のホール素子３及び第２のホール素子５において発生するホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は、第１のスイッチ回路４及び第２のスイッチ回路６のところでは、磁界Ｂに対応した信号成分Ｖｓｉｇ（Ｂ）がチョッパークロックによって変調された形で検出されるが、Ｖｈａｌｌ１、Ｖｈａｌｌ２が同時加算された後で、チョッパークロックによって復調される。
【００４３】
【数２】
2014167422.tif 000007
【００４４】
【数３】
2014167422.tif 000008
【００４５】
図８（ａ）乃至（ｆ）は、図６に示したホール起電力信号検出回路において、第１のホール素子及び第２のホール素子の４つの端子の電圧変化と、第１のホール素子及び第２のホール素子とのそれぞれにおいて検出されるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２の信号波形を示した図である。なお、図８（ａ）乃至（ｆ）及び図６と同様にホール起電力信号検出の信号波形を示した図は、チョッパークロックに応じて変化する信号波形の時間的変化を説明する目的の図であるため、ホール素子のオフセットについては、これをゼロと仮定して描かれている。
【００４６】
図８（ａ）乃至（ｆ）に示したように、ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２はチョッパークロック信号によって変調される形で検出されるが、ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２は電圧信号から電流信号への変換を経た後、図６に示したホール起電力信号検出回路に示した第３のスイッチ回路７５によって復調されるため、図６に示したホール起電力信号検出回路の出力信号Ｖｈａｌｌ＿ｓｕｍ１２の波形は、図９（ｃ）に示した信号波形となる。
【００４７】
図９（ａ）乃至（ｃ）は、ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ２の信号波形を同時加算して得られる出力信号波形を示す図である。図９に示した信号波形から解るように、図６に示したホール起電力信号検出回路においては、チョッパークロック信号の切り替えの際、ホール素子（第１のホール素子３及び第２のホール素子５）において、駆動電流を通電するために使われる２端子とホール起電力信号を検出するために使われる２端子の間で端子を入れ替えるスイッチ動作が行われるため、出力信号Ｖｈａｌｌ＿ｓｕｍ１２においては、駆動電流の通電によって決まるバイアス電圧Ｖｂｉａｓ＋、Ｖｂｉａｓ−からホール起電力信号の電圧に移行する際の時間的な遷移がスパイク状の誤差信号として出現する。
【００４８】
上述したように、図６に示したホール起電力信号検出回路は、離散時間化（サンプリング）を行わない連続時間信号処理方式である。このため、このスパイク状の誤差信号が、そのまま出力信号として出力されてしまい、この結果、ホール起電力信号検出回路としての精度が劣化することになる。
以上のように、ホール素子において、Ｓｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法によるオフセットキャンセルを行う場合においては、チョッパークロック信号が切り替わるタイミングにおいて、スパイク状の誤差信号が発生してしまうことが、ホール起電力信号検出の高精度化を実現するうえでの障害となる。この障害は、離散時間化（サンプリング）を行わない連続時間信号処理方式においては、特に深刻な障害である。
【００４９】
以下、図面を参照して本発明の実施例について説明する。  
図１０は、本発明に係るホール起電力信号検出回路の実施例を説明するための回路構成図である。図中符号１１はチョッパークロック生成回路、１２は駆動電流生成回路、１３は第１のホール素子、１４は第１のスイッチ回路、１５は第３のホール素子、１６は第３のスイッチ回路、１７はホール起電力信号処理回路を示している。
【００５０】
本発明に係るホール起電力信号検出回路は、第１及び第３のホール素子１３，１５の４つの端子（端子１乃至端子４）に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したものである。
第１のホール素子（一方のホール素子）１３は、第１乃至第４の端子を備えて一方のホール起電力信号電圧Ｖｈａｌｌ１を発生させるものである。第３のホール素子（他方のホール素子）１５は、第１乃至第４の端子を備え、他方のホール起電力信号電圧Ｖｈａｌｌ３を発生させるものである。
【００５１】
第１のスイッチ回路（一方のスイッチ回路）１４は、第１のホール素子１３の４つの端子のなかから駆動電流を通電する端子位置を選択するものである。第３のスイッチ回路（他方のスイッチ回路）１６は、第３のホール素子１５の４つの端子のなかから駆動電流を通電する端子位置として、第１のスイッチ回路１４と異なる端子位置を選択するものである。
【００５２】
チョッパークロック生成回路１１は、第１のスイッチ回路１４に異なる２つの位相のチョッパークロック信号φ１，φ２を供給するとともに、第３のスイッチ回路１６に異なる２つの位相のチョッパークロック信号φ１，φ２を供給するものである。ホール起電力信号処理回路１７は、一方のホール起電力信号電圧Ｖｈａｌｌ１と他方のホール起電力信号電圧Ｖｈａｌｌ３とが短絡された信号を処理するものである。
【００５３】
また、第１のスイッチ回路１４は、チョッパークロック生成回路１１により発生されたチョッパークロック信号φ１，φ２に基づいて、第１のホール素子１３における駆動電流を注入する端子位置をホール素子の第１の端子と第２の端子との間で切り替えを行い、第３のスイッチ回路１６は、チョッパークロック生成回路１１により発生されたチョッパークロック信号φ１，φ２に基づいて、第３のホール素子１５における駆動電流を注入する端子位置をホール素子の第４の端子と第３の端子との間で切り替えを行うものである。
【００５４】
また、第１のスイッチ回路１４において、チョッパークロック信号の一方の位相φ１のときに端子１から駆動電流を注入し、チョッパークロック信号の他方の位相φ２のときに端子２から駆動電流を注入するとともに、第３のスイッチ回路１６において、チョッパークロック信号の一方の位相φ１のときに端子４から駆動電流を注入し、チョッパークロック信号の他方の位相φ２のときに端子３から駆動電流を注入するものである。
【００５５】
また、ホール起電力信号処理回路１７は、一方のホール起電力信号電圧と他方のホール起電力信号電圧とを同時に処理するものである。一方のスイッチ回路１４の出力と他方のスイッチ回路１６の出力が短絡され、一方及び他方のスイッチ回路１４，１６が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、一方及び他方のホール素子１３，１５における駆動電流を注入する端子位置を、互いに逆極性のスパイクを発生させるように、各端子間で切り替えを行う。
【００５６】
図１０に示した回路構成図は、図４に示した本発明の前提となる回路構成図とスイッチ回路の出力を短絡している点が異なるが、他は同様で、２つのホール素子である第１のホール素子１３及び第３のホール素子１５において発生されるホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ３を同時短絡して連続時間において信号検出するホール起電力検出回路であり、回路構成として、２つのスイッチ回路（第１のスイッチ回路１４及び第３のスイッチ回路１６）とチョッパークロック生成回路１１と駆動電流生成回路１２とホール起電力信号処理回路１７から構成されるという点において、図４に示した回路構成図と共通している。
【００５７】
本発明の実施例である図１０に示した回路構成図と、図４に示した回路構成図との間の相違点は、図１０に示した回路構成図では、２つのホール素子に関して、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置が、第１のホール素子１３と第３のホール素子１５との間で異なるということである。
図１１（ａ），（ｂ）は、図１０に示した回路構成図のなかの第３のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置を示した図である。なお、表４は、第３のホール素子１５の駆動電流の通電方向を決める端子対の位置を示し、表５は、第３のホール素子１５のホール起電力信号を検出する端子対の位置を示している。
第３のホール素子１５において、このようにホール起電力信号を検出する場合、第３のホール素子１５において検出されるホール起電力信号Ｖｈａｌｌ３は、表６のようになる。
【００５８】
【表４】
2014167422.tif 000009
【００５９】
【表５】
2014167422.tif 000010
【００６０】
【表６】
2014167422.tif 000011
【００６１】
ここで、第１のホール素子１３と第３のホール素子１５との間で、磁気感度は揃っているものと仮定して、磁界Ｂに対応した信号成分としては、第１のホール素子１３と第３のホール素子１５との間で共通の値Ｖｓｉｇ（Ｂ）を用いた。
一方、第３のホール素子のオフセット成分については、第１のホール素子に対する値Ｖｏｓ（Ｈａｌｌ，  ０°）、Ｖｏｓ（Ｈａｌｌ，９０°）とは異なる値Ｖｏｓ（Ｈａｌｌ，２７０°）、Ｖｏｓ（Ｈａｌｌ，１８０°）を仮定している。これは、上述したように、各ホール素子内部で、半導体製造時のプロセス勾配に起因する不純物濃度の濃淡分布があるため、ホール素子の４つの端子（端子１、端子２、端子３、端子４）のうち、どの端子から駆動電流が注入されるかによって、ホール素子内部での空乏層の発生状態が変わるためである。
【００６２】
図１２は、図１０に示したホール起電力信号検出回路の具体的な一例を示す回路構成図で、チョッパーアンプと電流帰還型アンプとを、ホール素子のＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法と組み合わせたものである。この図１２に示された回路構成は、離散時間化（サンプリング）を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。
【００６３】
図中符号８０は第１のホール素子において発生するホール起電力信号Ｖｈａｌｌ１と第３のホール素子において発生するホール起電力信号Ｖｈａｌｌ３を同時加算して増幅する信号増幅回路、８１は第１のトランジスタ差動対（Ｇｍ，１，１）、８３は第４のスイッチ回路、８４は第４のトランジスタ差動対（Ｇｍ，２）、８５は第５のスイッチ回路、８６はホール起電力信号処理回路の出力段を示している。なお、図１０と同じ機能を有する構成要素には同一の符号を付してある。
【００６４】
本発明のホール起電力信号検出回路は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路である。第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子１３と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子１５と、一方のホール素子１３の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路１４と、他方のホール素子１５の４つの端子のなかから駆動電流を通電する端子位置を、一方のスイッチ回路１４と異なる端子位置を選択する他方のスイッチ回路１６と、一方のスイッチ回路１４と他方のスイッチ回路１６にチョッパークロック信号を供給するチョッパークロック生成回路１１とを備えている。
【００６５】
一方のスイッチ回路１４の出力と他方のスイッチ回路１６の出力が短絡され、一方のスイッチ回路１４が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、一方のホール素子１３における駆動電流を注入する端子位置をホール素子１３の第１の端子と第２の端子との間で切り替えを行い、他方のスイッチ回路１６が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、他方のホール素子１５における駆動電流を注入する端子位置をホール素子１５の第４の端子と第３の端子との間で切り替えを行う。
【００６６】
つまり、図１２においては、第１のホール素子１３において発生するホール起電力信号Ｖｈａｌｌ１と第３のホール素子１５において発生するホール起電力信号Ｖｈａｌｌ３が、連続時間において同時短絡されて、数式４にしたがって、出力電圧信号Ｖｈａｌｌ＿ｓｕｍ１３が得られる。ここで、ホール素子１３，１５の間で磁気感度は揃っているものと仮定して、磁界Ｂに対応した信号成分としては、第１のホール素子１３と第３のホール素子１５との間で共通の値Ｖｓｉｇ（Ｂ）を用いた。
【００６７】
【数４】
2014167422.tif 000012
【００６８】
図１２においては、２つのホール素子（第１のホール素子と第３のホール素子）に関して、チョッパークロック信号の位相にしたがって、ホール素子の駆動電流を通電する端子対の位置を選択切り替えし、ホール起電力信号を取り出す端子対を選択切り替えする２つのスイッチ回路（第１のスイッチ回路と第３のスイッチ回路）の間でスイッチ動作が異なることに注意が必要である。
【００６９】
図１３は、図１２の回路動作を概念的に説明した図である。第１のホール素子１３及び第３のホール素子１５において発生するホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ３は、第１のスイッチ回路１４及び第３のスイッチ回路１６のところでは、磁界Ｂに対応した信号成分Ｖｓｉｇ（Ｂ）がチョッパークロックによって変調された形で検出されるが、Ｖｈａｌｌ１、Ｖｈａｌｌ３が同時短絡された後で、チョッパークロックによって復調される。
図１４（ａ）乃至（ｇ）は、図１２に示したホール起電力信号検出回路において、第３のホール素子における各端子の電位及び第３のホール素子から検出されるホール起電力信号Ｖｈａｌｌ３及び第１のホール素子から検出されるホール起電力信号Ｖｈａｌｌ１の信号波形を示した図である。
【００７０】
これに対して、第１のホール素子１３における各端子の電位及び第１のホール素子１３から検出されるホール起電力信号Ｖｈａｌｌ１の信号波形は、図８（ａ）乃至（ｄ）に示した信号波形と同じである。本発明のホール起電力信号検出回路においては、これらの第１のホール素子１３において発生されるホール起電力信号Ｖｈａｌｌ１（図８（ｅ）又は図１４(ｆ)）と第３のホール素子１５において発生されるホール起電力信号Ｖｈａｌｌ３(図１４(ｅ))を連続時間で同時短絡するものである。そのような、Ｖｈａｌｌ１とＶｈａｌｌ３を連続時間で同時短絡した結果として、図１４（ｇ）に示すホール起電力信号Ｖｈａｌｌ＿ｓｈｏｒｔや、図１５（ａ）乃至（ｃ）に示す出力信号波形が得られる。
【００７１】
図１４（ｇ）の波形において重要な結果を以下に２点示す。  
まず、図１４（ｅ）及び（ｆ）では、第１のホール素子と第３のホール素子のスイッチ動作が異なっているため、互いに逆極性となるようスパイクが発生している（（ｅ）が−側、（ｆ）が＋側）。そして、それぞれの信号が短絡されることにより図１４（ｇ）ではスパイクが打ち消されていること、かつホール起電力信号は消滅していないことである。
【００７２】
次に、図１２の構成においてスイッチ回路の切り替えによりスパイクが発生した瞬間に第１のホール素子と第３のホール素子がスイッチを介して並列に接続されており、後段のホール起電力信号処理回路から見た出力インピーダンスは低減される。そのため、ホール起電力信号処理回路の入力端子における時定数が低減されるため、スパイクのキャンセルや消滅速度が速くなる効果もある。
このように本発明において、ホール起電力信号に重畳されるスパイクのキャンセル効果とスパイクの消滅速度向上の２つの効果を同時に達成でき、第１のホール素子と第３のホール素子のようなスイッチ動作の異なる２つのホール素子とそれぞれのスイッチ回路の出力を短絡することにより実現される。
【００７３】
図１５（ａ）乃至（ｃ）は、ホール起電力信号Ｖｈａｌｌ１、Ｖｈａｌｌ３の信号波形を同時短絡して得られる出力信号波形を示す図である。図１５（ａ）乃至（ｃ）から理解されるように、本発明のホール起電力信号検出回路によれば、２個のホール起電力信号を同時短絡することにより、チョッパークロック信号の切り替え時に発生するスパイク状の誤差信号の発生を著しく低減することが可能となる。したがって、本発明のホール起電力信号検出回路は、連続時間信号処理方式の回路構成によって、高精度なホール起電力信号検出を実現するうえで、非常に有効なものである。
【００７４】
本発明のホール起電力信号検出回路においては、第１のホール素子１３と第３のホール素子１５との間で、ホール素子の駆動電流を通電する向きが、表７にまとめたように、互いに１８０度だけ異なっていることが特長である。つまり、本発明のホール起電力信号検出回路においては、第１のホール素子１３においては、０度及び９０度の向きに駆動電流を通電し、第３のホール素子１５においては、２７０度及び１８０度の向きに駆動電流を通電している。
このようにして、第１のホール素子１３と第３のホール素子１５との間で、駆動電流の通電方向を互いに１８０度だけ異なる方向に設定することによって、チョッパークロックによる信号復調後の出力信号Ｖｈａｌｌ＿ｓｕｍ１３に含まれるオフセット成分は、表８に示したようになる。
【００７５】
【表７】
2014167422.tif 000013
【００７６】
【表８】
2014167422.tif 000014
【００７７】
表８から理解されるように、本発明のホール起電力信号検出回路においては、チョッパークロック信号がφ１とφ２という２つの位相を切替える間に、ホール素子が取りうる４つのオフセット電圧値Ｖｏｓ（Ｈａｌｌ，０°）、Ｖｏｓ（Ｈａｌｌ，９０°）、Ｖｏｓ（Ｈａｌｌ，１８０°）、Ｖｏｓ（Ｈａｌｌ，２７０°）を加減算してキャンセルすることが出来る。
【００７８】
つまり、位相φ1、φ2という短時間の時間内に、各ホール素子の内部における不純物濃度の濃淡分布の影響を平均化し、高精度なオフセットキャンセルを高速応答性と両立させることが出来る。
図１６は、ＩＣ回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布があるときの、本発明のホール起電力信号検出回路での２つのホール素子のＩＣレイアウト及びそれら２つのホール素子でのＳｐｉｎｎｉｎｇ  ｃｕｒｒｅｎｔ法を示した図である。
【００７９】
また、ホール素子の配置は、２つのホール素子を隣接して並列させたレイアウト配置である。この配置により、本発明のホール起電力信号検出回路においては、ＩＣ回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布に起因したオフセットへの影響までも効果的にキャンセルすることが出来る。
上述した特許文献１に開示された方法では、上述した４つのオフセット電圧値Ｖｏｓ（Ｈａｌｌ，０°）、Ｖｏｓ（Ｈａｌｌ，９０°）、Ｖｏｓ（Ｈａｌｌ，１８０°）、Ｖｏｓ（Ｈａｌｌ，２７０°）を平均化処理する処理が、φ１、φ２の２つの期間では完了せず、更に、φ３、φ４という２つの期間を加えた合計４つの期間を要することになる。
【００８０】
また、第１のホール素子と第３のホール素子との間で、駆動電流の通電方向を互いに１８０度だけ異なる方向に設定することによって、ホール素子内部の不純物濃度の濃淡分布の影響も含めた高精度なオフセットキャンセルを高速に実行することが可能となる。
以上に説明した本発明のホール起電力信号検出回路においては、ホール素子の数が２個の例を用いて説明を行ったが、これまでの説明から理解されるように、本発明において、ホール素子の数は２個に限らず、任意の偶数でよい。一般に、ホール素子の数を増やすことは、ホール起電力信号の検出において、磁気感度を向上させ、高感度な磁気センサを実現するうえで有効な手段である。
【００８１】
図１７は、本発明のホール起電力信号検出回路において、４つのホール素子を使う場合のＩＣレイアウトの例を示した図である。また、ホール素子の配置は、４個のホール素子を互いに隣接して並列させたレイアウト配置であることも可能である。このような４つのホール素子を使用する場合には、４つのホール素子を正方形の頂点に配置することにより、２つのホール素子を使用する場合と比較して、半導体製造時のプロセス勾配の影響をキャンセルする効果も向上することがわかる。
【００８２】
図１８は、図１０に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。図中符号１３は第１のホール素子、１５は第３のホール素子、１８は第４のホール素子、２０は第５のホール素子を示している。また、図中符号１４，１６，１９，２１はそれぞれ第１乃至第５のスイッチ回路を示している。なお、図１２と同じ機能を有する構成要素には同一の符号を付してある。
【００８３】
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路とを備え、一方のスイッチ回路の出力と他方のスイッチ回路の出力と一方の別のスイッチ回路の出力と他方の別のスイッチ回路の出力とが短絡される。
【００８４】
図１８に示したホール起電力検出回路は、図１２と比較して、第４のスイッチ回路１９に接続されるホール素子１８及び第５のスイッチ回路２１に接続されるホール素子２０が追加されたホール起電力検出回路である。追加されたスイッチ回路１９及び２１の出力は既存のスイッチ回路１４，６の出力と同局性の出力同士すべて短絡されている。第１３４５の駆動方法の一例をまとめると表９のようになり、その時のオフセット成分は表１０のようになる。
【００８５】
【表９】
2014167422.tif 000015
【００８６】
【表１０】
2014167422.tif 000016
【００８７】
表１０からわかるように、φ１,φ２各相において全駆動方向のオフセットを短絡することによりオフセットがキャンセルできる。図１７ようにホール素子を配置することにより、２つのホール素子を使用する場合と比較して、半導体製造時のプロセス勾配の影響をキャンセルする効果も向上することがわかる。
図１９は、図１０に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。図１２と同じ機能を有する構成要素には同一の符号を付してある。８２はトランジスタ差動対Ｇｍ（１，３）を示している。図１８と同じ機能を有する構成要素には同一の符号を付してある。
【００８８】
第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方の別のホール素子と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方の別のホール素子と、一方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を選択する一方の別のスイッチ回路と、出力が一方の別のスイッチ回路の出力と短絡され、他方の別のホール素子の４つの端子のなかから駆動電流を通電する端子位置を、一方の別のスイッチ回路と異なる端子位置を選択する他方の別のスイッチ回路と、一方のスイッチ回路及び他方のスイッチ回路の出力と一方の別のスイッチ回路及び他方の別のスイッチ回路の出力とを同時に加算するホール起電力信号処理回路１７とを備えている。
【００８９】
つまり、２つのホール素子１３，１５の出力がスイッチ回路１４，１６を介して短絡され、トランジスタ差動対Ｇｍ（１，１）に接続されている。他方２つのホール素子１８，２０の出力がスイッチ回路１９，２１を介して短絡され、トランジスタ差動対Ｇｍ（１，３）に接続されている。このようにホール起電力信号処理回路の入力を複数にすることも可能であり２つに限らずそれ以上でも構わない。
図２０は、図１０に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。図中符号２２は第６のホール素子、２３は第６のスイッチ回路、２４は第７のホール素子、２５は第７のスイッチ回路を示している。なお、図１２と同じ機能を有する構成要素には同一の符号を付してある。
【００９０】
本発明のホール起電力信号検出回路は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路である。第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子２２と、第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子２４と、一方のホール素子２２の４つの端子のなかから駆動電流を通電する端子位置を選択する一方のスイッチ回路２３と、他方のホール素子２４の４つの端子のなかから駆動電流を通電する端子位置を、一方のスイッチ回路２３と異なる端子位置を選択する他方のスイッチ回路２５と、一方のスイッチ回路２３と他方のスイッチ回路２５にチョッパークロック信号を供給するチョッパークロック生成回路１１と、一方のホール起電力信号電圧と他方のホール起電力信号電圧とを同時に加算するホール起電力信号処理回路１７とを備えている。
【００９１】
一方のスイッチ回路２３の出力と他方のスイッチ回路２５の出力が短絡され、一方のスイッチ回路２３が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、一方のホール素子２２における駆動電流を注入する端子位置をホール素子２２の第１乃至第４の端子の間で一方向回りで切り替えを行い、他方のスイッチ回路２５が、チョッパークロック生成回路１１により発生されたチョッパークロック信号に基づいて、他方のホール素子２４における駆動電流を注入する端子位置をホール素子２４の第１乃至４の端子の間で一方向回りとは逆の他方向まわりで切り替えを行う。
【００９２】
つまり、図１２と異なる点はホール素子の駆動方法であり、図１２ではチョッパークロックの位相がφ１とφ２の二相であり、一方と他方が異なる位相で動作することによりスパイクをキャンセルしているが、図２０の場合、駆動電流の方向によりφ１乃至φ４の４つの位相が存在し、隣り合う位相では駆動方法が９０°異なるため、ホール素子の一方が時計回りで駆動電流の方向を変化させ、他方を反時計回りにするとスパイクをキャンセルすることができる。
なお、本発明は、異なる２つのホール素子のチョッパー駆動時に発生する逆極性のスパイクをそれぞれの出力同士を短絡することによりキャンセルすることが目的であるので、逆極性のスパイクを発生させるような駆動方法であればどのような駆動方法でも構わない。
【００９３】
本発明のホール起電力信号検出回路は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路である。一方のホール素子１３は、それぞれ第１乃至第４の端子を備え、一方のホール起電力信号電圧を発生させ、一つまたは複数のホール素子を並列接続して構成されている。また、他方のホール素子１５は、それぞれ第１乃至第４の端子を備え、他方のホール起電力信号電圧を発生させ、一つまたは複数のホール素子を並列接続して構成されている。
【００９４】
また、一方のスイッチ回路は、一方のホール素子群の４つの端子のなかから駆動電流を通電する端子位置を選択するものである。また、他方のスイッチ回路は、他方のホール素子群の４つの端子のなかから駆動電流を通電する端子位置を、一方のスイッチ回路と異なる端子位置を選択するものである。
また、チョッパークロック生成回路は、一方のスイッチ回路に異なる２つの位相のチョッパークロック信号を供給するとともに、他方のスイッチ回路に異なる２つの位相のチョッパークロック信号を供給するものである。一方のスイッチ回路の出力と他方のスイッチ回路の出力は同極性の出力同士が短絡されておりホール起電力信号処理回路の入力となっている。ホール起電力信号処理回路は、信号の同時加算、平均、補正、増幅、復調などの信号処理を行うものであり、その方式はアナログでもデジタルでも構わない。
【００９５】
本発明では、一例として複数入力が可能な電流帰還型の計装アンプを上げたが、例えば３アンプ構成の計装アンプのような単入力の回路でも実施可能である。
なお、図１２においては、ホール素子の数が２個である場合について説明してあるが、ホール素子の数は２個に限定されるものではなく、図１８に示したように４個でも、それ以上でも必要に応じて所望の数を設けることができ、ホール素子の各端子同士を接続して並列接続とすることはもちろん、直列に接続するような構成においても実施可能である。
【００９６】
図１２において、第１のスイッチ回路１４と第３のスイッチ回路１６に接続された２つのホール素子１３，１５について、トランジスタ差動対（Ｇｍ，１，１）から、スイッチ回路を介してこれら２つのホール素子を見たときの、これら２つのホール素子の出力インピーダンスは、図６におけるホール素子の出力インピーダンスと比較して、約半分に低減される。図１８のトランジスタ差動対（Ｇｍ，１，１）からスイッチを介して４つのホール素子を見たときの出力インピーダンスはさらに約半分に低減される。
【００９７】
チョッパークロックの切り替えが行われた直後は、それまでのホール素子への駆動電流の通電に使用されていた２つの端子がホール起電力信号を取り出すための端子に切り替わる。この２つの端子の電位がバイアス電圧Ｖｂｉａｓ＋、Ｖｂｉａｓ−から、ホール起電力信号の電位に移行するまでの電荷の放電現象がスパイク状の誤差信号が発生する原因である。この電荷の放電現象の時定数τは、トランジスタ差動対（Ｇｍ，１，１）、トランジスタ差動対（Ｇｍ，１，３）から、これら２つのホール素子を見たときの、これら２つのホール素子の出力インピーダンスＲとこの信号ノードにおける浮遊容量Ｃの積、即ち、τ＝ＲＣで表すことができる。そして、ホール素子を並列に接続し、ホール素子の出力インピーダンスＲを低減させることで、電荷の放電現象の時定数τを小さくすることが可能となり、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号を短時間で消滅させることが可能となる。以上の理由により、図１８に示したホール起電力検出回路は、図１２のホール起電力信号検出回路の場合と比較して、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号が短時間で消滅させることが可能になる。
【００９８】
図２１（ａ），（ｂ）は、図１８のホール起電力信号検出回路におけるスパイク状の誤差信号（実線）と図１２のホール起電力信号検出回路におけるスパイク状の誤差信号（点線）の様子を表した図である。
図２１（ａ），（ｂ）から理解されるように、図１８のホール起電力信号検出回路においては、チョッパークロック切り替え時に発生するスパイク状の誤差信号が短時間で消滅するため、図１８のホール起電力信号検出回路の後段の位置にローパスフィルタを配置することにより、効果的にスパイク状の誤差信号の影響を低減することが可能となる。図１８では、互いに並列接続されたホール素子の数は２個であるが、互いに並列接続されたホール素子の数を増やすにつれて、並列接続されたホール素子の出力インピーダンスを低下させることが可能となるため、スパイク状の誤差信号の影響を低下させることが可能となる。したがって、図１８に例示したホール起電力信号検出回路が有するこの特長は、広帯域特性と高速応答特性が要求されるインバータ電流検出用途の電流センサにおいて好適なものである。
【００９９】
以上のように、本発明のホール起電力信号検出回路によれば、ホール起電力信号検出の高精度化の障害となるスパイク状の誤差信号の発生を著しく低減することが可能となる。そして本発明のホール起電力信号検出回路は、連続時間信号処理回路に好適に用いることができる。また、本発明のホール起電力信号検出回路を電流センサとして用いることも可能である。
【符号の説明】
【０１００】
１，１１  チョッパークロック生成回路
２，１２  駆動電流生成回路
３，１３  第１のホール素子
４，１４  第１のスイッチ回路
５  第２のホール素子
６  第２のスイッチ回路
７，１７  ホール起電力信号処理回路
１５  第３のホール素子
１６  第３のスイッチ回路
１８  第４のホール素子
１９  第４のスイッチ回路
２０  第５のホール素子
２１  第５のスイッチ回路
２２  第６のホール素子
２３  第６のスイッチ回路
２４  第７のホール素子
２５  第７のスイッチ回路
７０，８０  信号増幅回路
７１，８１  第１のトランジスタ差動対（Ｇｍ，１，１）
７２  第２のトランジスタ差動対（Ｇｍ，１，２）
７３，８３  第４のスイッチ回路
７４，８４  第４のトランジスタ差動対（Ｇｍ，２）
７５，８５  第５のスイッチ回路
７６，８６  ホール起電力信号処理回路の出力段
８２  第３のトランジスタ差動対（Ｇｍ，１，３）
【図１】
2014167422.tif 000017
【図２】
2014167422.tif 000018
【図３】
2014167422.tif 000019
【図４】
2014167422.tif 000020
【図５】
2014167422.tif 000021
【図６】
2014167422.tif 000022
【図７】
2014167422.tif 000023
【図８】
2014167422.tif 000024
【図９】
2014167422.tif 000025
【図１０】
2014167422.tif 000026
【図１１】
2014167422.tif 000027
【図１２】
2014167422.tif 000028
【図１３】
2014167422.tif 000029
【図１４】
2014167422.tif 000030
【図１５】
2014167422.tif 000031
【図１６】
2014167422.tif 000032
【図１７】
2014167422.tif 000033
【図１８】
2014167422.tif 000034
【図１９】
2014167422.tif 000035
【図２０】
2014167422.tif 000036
【図２１】
2014167422.tif 000037