(57)【要約】【課題】半導体素子をはんだ付けする回路基板において、レジスト膜を形成することなく、はんだ接合予定部間のはんだ流れや素子の位置ずれの発生を防止することができる半導体装置用回路基板を提供する。【解決手段】半導体素子１１がはんだ付けされる半導体装置用回路基板１であって、回路層３の表面にＮｉめっき層４が形成されるとともに、Ｎｉめっき層４に、半導体素子１１がはんだ付けされるはんだ接合予定部５と、レーザ照射による変質部６とが、面方向に隣接した状態で配置されている。【選択図】      図１
2014167983.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子がはんだ付けされる半導体装置用回路基板であって、回路層の表面にＮｉめっき層が形成されるとともに、該Ｎｉめっき層に、前記半導体素子がはんだ付けされるはんだ接合予定部と、レーザ照射による変質部とが、面方向に隣接した状態で配置されていることを特徴とする半導体装置用回路基板。
【請求項２】
前記はんだ接合予定部は複数形成され、前記変質部は、前記はんだ接合予定部の間を遮断するように形成されていることを特徴とする請求項１記載の半導体装置用回路基板。
【請求項３】
オージェ電子分光により、加速電圧：５ｋＶ、ビーム電流：５ｎＡ、ラスター領域：２０μｍ、ビーム入射方向に対する表面傾斜角度：３０°の条件で測定した前記Ｎｉめっき層のＮｉ含有量は、前記はんだ接合予定部のＮｉ含有量が４５ａｔ％以上であり、前記変質部のＮｉ含有量が５ａｔ％〜１２ａｔ％であることを特徴とする請求項１又は２記載の半導体装置用回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に用いられ、ＬＥＤなどの半導体素子がはんだ付けされる回路基板に関する。
【背景技術】
【０００２】
銅やアルミニウムからなる回路層を有する回路基板に半導体素子をはんだ付けする場合、回路層表面のはんだ濡れ性を向上させるために、回路層の表面にＮｉめっき層を形成することが行われる。また、複数の半導体素子を回路層上にはんだ付けする場合には、はんだ材の流れ防止、半導体素子の位置ずれ防止等のために、半導体素子がはんだ付けされる部分のみにＮｉめっき層を部分的に形成する方法、あるいは回路層の全面等にＮｉめっき層を形成した後に半導体素子がはんだ付けされない部分にはんだレジスト層を形成する方法等が知られている。
【０００３】
特許文献１には、導電性素地材料に二層の表面処理層を形成し、電気接触部とはんだ接合によって他の基板に接合される端子部との間にレーザ光を照射することにより、上側表面処理層を除去し、この除去により露出した下地表面処理層の酸化を行うことにより、はんだが電気接触部に濡れ広がらないようにしたコンタクトが開示されている。
特許文献２には、基材の表面に塗膜を形成した後にレーザを照射することにより露光して、レジスト膜を形成することが記載されている。
特許文献３には、被めっき材の表面にレジストをコーティングし、めっき必要箇所のレジストをレーザ照射により除去し、その除去箇所にめっきした後に、他のレジストを除去する部分めっき法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４４４５０１４号公報
【特許文献２】特表２００１−５１１１３７号公報
【特許文献３】特開２００１−２２３３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、スクリーン印刷によってレジスト膜を形成する場合、スクリーン印刷版の伸び等に起因する位置ずれの発生により、位置決め精度が低くなり易い。また、レジストインクのにじみやハネなどの発生により、寸法精度の向上が難しい。このスクリーン印刷によるレジスト膜では、実用上の最小幅は３００μｍが限界であり、ファインラインと呼ばれる微細パターンへの対応は難しい。
また、はんだレジスト層を形成する場合、レジスト層の硬化のために大気中で熱処理すると、Ｎｉめっき表面が酸化して、はんだ濡れ性を損なうおそれもある。
【０００６】
各特許文献記載のようにレーザ照射によって必要な部分のみ加工すれば、その部分は高い寸法精度で形成することができるが、特許文献１記載の技術では、導電性素地材料の上に予め複数の層を形成する必要があり、特許文献２や特許文献３記載の技術では、レジスト膜の形成及びその除去の両方の工程が必要であり、工程が多くて作業性が悪い。
さらに、レーザ照射によりレジスト膜を除去する方法では、除去されたレジスト膜が飛散してめっき面に付着して接合不良となる問題もある。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、半導体素子をはんだ付けする回路基板において、レジスト膜を形成することなく、はんだ接合予定部間のはんだ流れや素子の位置ずれの発生を防止することができる半導体装置用回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置用回路基板は、半導体素子がはんだ付けされる半導体装置用回路基板であって、回路層の表面にＮｉめっき層が形成されるとともに、該Ｎｉめっき層に、前記半導体素子がはんだ付けされるはんだ接合予定部と、レーザ照射による変質部とが、面方向に隣接した状態で配置されていることを特徴とする。
【０００９】
Ｎｉめっき層の一部にレーザ照射により形成した変質部は、レーザ照射時の熱によってＮｉめっき層の一部が酸化物あるいは水酸化物となったものであり、はんだの濡れ性が悪くなっている。このため、はんだ接合予定部に半導体素子をはんだ付けする際に、そのはんだ接合予定部に隣接する変質部にはんだが濡れ広がることが防止される。したがって、半導体素子をはんだ接合予定部上からずらすことなく、このはんだ接合予定部上に正確に位置決めした状態にはんだ付けすることができる。
この場合、Ｎｉめっき層の一部にレーザ照射により形成した変質部は、Ｎｉめっき層の一部やレジスト膜等が除去されることにより形成されるものではないので、特許文献記載のようなレジスト膜の形成やその除去といった作業が必要ないとともに、レジスト膜の除去物質がＮｉめっき層に付着するなどの問題も生じない。
【００１０】
本発明の半導体装置用回路基板において、前記はんだ接合予定部は複数形成され、前記変質部は、前記はんだ接合予定部の間を遮断するように形成されているものとすることができる。
複数の半導体素子をその間の変質部により所望の間隔ではんだ付けすることができ、変質部へのはんだ流れを確実に防止できるので、その幅を小さくしても各半導体素子を正確に位置決めすることが可能であり、ファインピッチ化を図ることができる。
【００１１】
本発明の半導体装置用回路基板において、オージェ電子分光により、加速電圧：５ｋＶ、ビーム電流：５ｎＡ、ラスター領域：２０μｍ、ビーム入射方向に対する表面傾斜角度：３０°の条件で測定した前記Ｎｉめっき層のＮｉ含有量は、前記はんだ接合予定部のＮｉ含有量が４５ａｔ％以上であり、前記変質部のＮｉ含有量が５ａｔ％〜１２ａｔ％であるとよい。
【００１２】
変質部のＮｉ含有量が５ａｔ％未満では、レーザ照射によるＮｉ飛散量が多くなり、飛散したＮｉがはんだ接合予定部表面に付着して、Ｎｉめっき層としてのはんだ濡れ性を悪化させるおそれがある。変質部のＮｉ含有量が１２ａｔ％を超えると、変質の程度が少なく、はんだ付けの際にフラックスなどを用いた場合に変質部が除去され、はんだが濡れてしまって流れ防止の効果が得られなくなるおそれがある。
はんだ接合予定部のＮｉめっき層のＮｉ含有量は、４５ａｔ％未満でははんだ濡れ性を損ない、素子の接合不良を招くおそれがある。
【発明の効果】
【００１３】
本発明の半導体装置用回路基板によれば、Ｎｉめっき層における接合予定部の間に設けたレーザ照射による変質部がはんだ接合予定部からのはんだの濡れ広がりを防止するので、接合予定部にはんだ付けされる素子の位置ずれ等の発生を確実に防止し、半導体素子を高精度に位置決めした状態にはんだ付けすることができる。また、Ｎｉめっき層の一部を変質させることにより形成されるので、作業が容易であるとともに、はんだ接合予定部のはんだ濡れ性を阻害することもない。
【図面の簡単な説明】
【００１４】
【図１】本発明の半導体装置用回路基板の一実施形態を示す縦断面図である。
【図２】図１の回路基板の平面図である。
【図３】試験の際に用いた試料の一部を示す平面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態を、図面を参照しながら説明する。
一実施形態の半導体装置用回路基板１は、セラミックス基板２の表面に金属板からなる回路層３が積層状態に接合され、この回路層３の表面にＮｉめっき層４が形成されるとともに、Ｎｉめっき層４の表面に、はんだ接合予定部５と変質部６とが面方向に隣接して形成されている。
セラミックス基板２は特に限定されるものではないが、ＡｌＮ，Ｓｉ３Ｎ４，Ａｌ２Ｏ３，ＳｉＣ等が用いられる。回路層３を構成する金属板は、銅又は銅合金、アルミニウム又はアルミニウム合金が用いられる。この回路層３は、セラミックス基板２にろう付け、はんだ付け、拡散接合、過渡液相接合法（ＴＬＰ接合法：Ｔｒａｎｓｉｅｎｔ  Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｄｉｆｆｕｓｉｏｎ  Ｂｏｎｄｉｎｇ）などの方法により接合される。
また、Ｎｉめっき層４は無電解Ｎｉめっき層、電解Ｎｉめっき層のいずれでもよく、また、無電解めっきの場合は、１０質量％までの範囲でＰを含有したＮｉ−Ｐめっきも適用可能であり、これらを総称してＮｉめっきとする。Ｎｉめっき層４の厚さは２μｍ〜７μｍが好ましい。回路層３にアルミニウム又はアルミニウム合金を用いる場合は、Ｎｉめっきの前の下地処理としてジンケート処理することが行われる。
【００１６】
この回路基板１には、回路層３の上に複数の半導体素子１１がはんだ付けされるようになっており、これら半導体素子１１がはんだ付けされる予定のはんだ接合予定部５が所定の間隔で配置され、隣接するはんだ接合予定部５の間に、これらはんだ接合予定部５間を遮断するように変質部６が形成されている。図1に示す例では、Ｎｉめっき層４に２個のはんだ接合予定部５が形成され、両はんだ接合予定部５の間に変質部６が形成されている。
この変質部６は、Ｎｉめっき層４におけるはんだ接合予定部５の間をレーザ照射することにより、そのレーザ照射時の熱によってＮｉめっき層４の一部が酸化物（ＮｉＯ）あるいは水酸化物（Ｎｉ（ＯＨ）２）となったものである。このため、はんだ接合予定部５は、Ｎｉめっき層４本来の特性であるはんだ濡れ性が優れているのに対して、変質部６では、はんだ濡れ性が悪くなっている。
【００１７】
このように構成した回路基板１の回路層３上にはんだを塗布すると、各はんだ接合予定部５に選択してはんだが付着し、はんだ接合予定部５の間の変質部６においては、はんだ濡れ性が悪いためにはんだが塗布されず、また、両隣に配置されているはんだ接合予定部５上のはんだも変質部６との境界で濡れ広がりが堰き止められる。そして、これらはんだの上（はんだ接合予定部５の上）に半導体素子１１を搭載してリフロー処理すると、はんだ接合予定部５上のはんだが溶融して半導体素子１１を接合するが、このときも、溶融状態となったはんだがはんだ接合予定部５と変質部６との境界を超えて流れ出すことが防止され、したがって、半導体素子１１をはんだ接合予定部５の上に正確に位置決めした状態に接合することができる。図１の符号１２は、はんだ接合予定部５においてＮｉめっき層４と半導体素子１１との間に形成されたはんだ層を示す。
【００１８】
この変質部６は、回路層３の表面にＮｉめっき層４を形成した後に、はんだ接合予定部５の間を遮断するようにレーザ照射することによって形成される。
このレーザ照射には、炭酸ガスレーザ等の気体レーザ、ＹＡＧレーザ等の固体レーザなど、各種のレーザを用いることができる。基本波に対して２倍波、３倍波等の高調波を用いてもよい。
Ｎｉめっき層４表面でのレーザのパワーが大き過ぎると、Ｎｉめっき層４中のＮｉの飛散が多くなり、残存するＮｉ量が少なくなる。パワーが小さいと、変質の効果も乏しくなる。具体的なレーザのパワーは、使用するレーザの種類等によって異なるが、例えば、ＹＡＧレーザの２倍波により、出力１０Ｗ、焦点距離５０ｍｍ、周波数５０ｋＨｚで、レーザをＮｉめっき層４に照射し、レーザの焦点位置はＮｉめっき層４の表面に一致させるか、Ｎｉめっき層４の表面から数百μｍまでの範囲であればずれた状態で照射してもよい。
【００１９】
このレーザ照射により形成された変質部６のＮｉ含有量は、オージェ電子分光（ＡＥＳ）分析により特定され、加速電圧：５ｋＶ、ビーム電流：５ｎＡ、ラスター領域：２０μｍ、ビーム入射方向に対する表面傾斜角度：３０°の条件で測定したときのＮｉ含有量が５ａｔ％〜１２ａｔ％とされる。
この変質部６のＮｉ含有量が５ａｔ％未満では、レーザ照射によるＮｉ飛散量が多くなっており、飛散したＮｉが変質部６以外のＮｉめっき層（つまりはんだ接合予定部５）の表面に付着するおそれがある。この飛散物は、Ｎｉがレーザ照射によって変質した酸化物や水酸化物であるため、はんだ接合予定部５に付着すると、Ｎｉめっき層としてのはんだ濡れ性を悪化させる。
一方、変質部６のＮｉ含有量が１２ａｔ％を超えると、変質の程度が少なく、はんだ付けの際にフラックスなどを用いた場合に変質部６が除去され、はんだが濡れてしまって流れ防止の効果が得られなくなるおそれがある。
はんだ接合予定部５のＮｉ含有量は、４５ａｔ％以上あるとよい。このはんだ接合予定部５のＮｉ含有量が４５ａｔ％未満でははんだ濡れ性を損ない、半導体素子１１の接合不良を招くおそれがある。
【実施例】
【００２０】
本発明の効果確認のために行った試験について説明する。
アルミニウム板の上に無電解Ｎｉ−Ｐめっき（Ｐ濃度：１質量％〜３質量％）を厚み５μｍで形成した試料を用意した。この試料のＮｉめっき層の表面にレーザ光を照射した。図３に示すように、レーザを所定長さの線状に照射することにより幅Ｗが０．１５ｍｍの変質部６を形成し、その線状の変質部６を０．１５ｍｍの隙間Ｇを開けて複数形成した。これら変質部６の間をはんだ接合予定部５とする。
使用するレーザは、ＹＡＧレーザの２倍波とし、出力１０Ｗ、焦点距離５０ｍｍ、周波数５０ｋＨｚとした。このレーザを焦点位置及び加工速度を変えながらＮｉめっき層４に照射した。そのときの焦点位置及び加工速度を表１に示す。焦点位置は、Ｎｉめっき層４の表面に対する焦点ズレとして記載した。Ｎｉめっき層４の表面と焦点位置とが一致している場合が焦点ズレ０μｍである。
【００２１】
これらの試料について、はんだ評価とＡＥＳ分析とを行った。
はんだ評価は、Ｐｂ−１０質量％Ｓｎからなる直径０．５ｍｍのはんだボールをはんだ接合予定部５と変質部６とをまたがるように置いて、窒素雰囲気（９３％Ｎ２＋７％Ｈ２）中で３６０℃加熱してはんだを溶融させ、はんだ濡れ性とはんだ流れ防止作用について評価した。
はんだ濡れ性は、はんだボールを接合予定部５において溶融した後に、はんだ接合予定部５上でのはんだの拡がり具合をはんだ濡れ拡がり率で評価した。
はんだ濡れ拡がり率＝（Ｄ−Ｈ）／Ｄ×１００  （％）
（Ｄ：はんだボール径、Ｈ：はんだ濡れ拡がり後の高さ）
はんだ濡れ拡がり率が６０％以上であれば、はんだ濡れ良好（○）と判断した。
はんだ流れ防止作用は、はんだボールが溶融した後に、変質部６上にはんだが付着した面積率により評価し、変質部６上にはんだが付着した面積率が５％以内を○、５％超え２０％未満を△、２０％以上を×とした。
ＡＥＳ分析は、Ｎｉめっき層４の表面の吸着ガス分を除去するため、アルゴンガスで１分間スパッタリングした後、加速電圧：５ｋＶ、ビーム電流：５ｎＡ、ラスター領域：２０μｍ、ビーム入射方向に対する表面傾斜角度：３０°の条件で測定した。図３に測定点をＡで示すように、はんだ接合予定部５と変質部６とをそれぞれ３箇所ずつ測定し、その平均値を求めた。
これらの結果を表１に示す。
【００２２】
【表１】
2014167983.tif 000003
【００２３】
表１から明らかなように、実施例では、変質部６のＮｉ含有量が５ａｔ％〜１２ａｔ％、はんだ接合予定部５のＮｉ含有量が４５ａｔ％以上であり、いずれもはんだ濡れ性、はんだ流れ防止作用とも良好であった。これに対して、実施例１３では、はんだ接合予定部５のはんだ濡れ性が実施例１〜１２と比べ悪くなっている。これは、変質部６のＮｉ含有量が４ａｔ％以下であり、レーザ照射により飛散したＮｉ量が多く、はんだ接合予定部５に付着したためと考えられる。実施例１４では、変質部６の上にはんだが付着しており、これはレーザ照射による変質の効果が十分でなかったためと考えられる。
【００２４】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
実施形態では、複数のはんだ接合予定部の間に、これらはんだ接合予定部の間を遮断するように変質部を形成したが、この構成に限らず、はんだ接合予定部が１個の場合も本発明を適用することができ、また、はんだ接合予定部の周囲を囲むように変質部を設けるようにしてもよい。
【符号の説明】
【００２５】
１  半導体装置用回路基板
２  セラミックス基板
３  回路層
４  Ｎｉめっき層
５  はんだ接合予定部
６  変質部
１１  半導体素子
１２  はんだ層
【図１】
2014167983.tif 000004
【図２】
2014167983.tif 000005
【図３】
2014167983.tif 000006