(57)【要約】      （修正有）【課題】伸縮可能かつ場合によって印刷可能な、半導体および電子回路を提供する。【解決手段】シリコンオンインシュレータウエハー上にレジスト層を規定し、頂部Ｓｉを除去するためのエッチングを行う。アセトンでレジストを除去した後、埋め込みＳｉＯ２層を濃フッ酸でエッチングし、下地のＳｉ基板からリボンを分離する。リボンの両端がエッチング液で洗い落とされないようにウエハーに接続している。レジストの幅および長さがリボンの寸法を規定する。平坦なエラストマー基板が弾性的に伸長されてリボンと共形接触される。ＰＤＭＳを剥離することにより、ウエハーからリボンを浮かせ、ＰＤＭＳ表面に付着したままとする。ＰＤＭＳの歪みを解放することにより、表面が変形して明瞭に規定された波がＳｉおよびＰＤＭＳに形成される。【選択図】図１０
2014017495.tif 000002
【特許請求の範囲】
【請求項１】
支持表面を有するフレキシブル基板と、
曲面状内表面を有する半導体構造であって、前記曲面状内表面の少なくとも一部が前記フレキシブル基板の前記支持表面に結合されている半導体構造と、
を備える、伸縮性半導体素子。
【請求項２】
前記半導体構造が湾曲した半導体構造である、請求項１に記載の伸縮性半導体素子。
【請求項３】
前記湾曲半導体構造が、波形、しわの寄った、コイル状、または座屈した形態を有する、請求項２に記載の伸縮性半導体素子。
【請求項４】
前記湾曲半導体構造が歪みを受けている、請求項２に記載の伸縮性半導体素子。
【請求項５】
前記湾曲半導体構造が約１％〜約３０％の範囲にわたって選択された歪みを受けている、請求項２に記載の伸縮性半導体素子。
【請求項６】
前記曲面状内表面が、少なくとも１個の凸部領域、少なくとも１個の凹部領域、または少なくとも１個の凸部領域と少なくとも１個の凹部領域の組み合わせを有する、請求項１に記載の伸縮性半導体素子。
【請求項７】
前記曲面状内表面が、周期波または非周期波を含む外形プロファイルを有する、請求項１に記載の伸縮性半導体素子。
【請求項８】
前記湾曲半導体構造が、前記構造の長さの少なくとも一部を延長する周期波を含む形態を有する、請求項２に記載の伸縮性半導体素子。
【請求項９】
前記湾曲半導体構造が、約１ミクロンおよび１００ミクロンの範囲から選択された周期性と、約５０ナノメータおよび約５ミクロンの範囲から選択された振幅とを有する正弦波形態を有する、請求項８に記載の伸縮性半導体素子。
【請求項１０】
前記湾曲半導体構造が、前記構造の長さに沿って延びる複数の座屈を含む形態を有する、請求項２に記載の伸縮性半導体素子。
【請求項１１】
前記半導体構造が、リボン、ワイヤ、ストリップ、ディスク、またはプレートレットを備える、請求項１に記載の伸縮性半導体素子。
【請求項１２】
前記湾曲半導体構造が一次元または二次元で空間的に変動する形態を有し、前記内表面が一次元または二次元で空間的に変動する外形プロファイルを有する、請求項２に記載の伸縮性半導体素子。
【請求項１３】
前記半導体構造が、約５０ナノメータから約５０ミクロンまでの範囲にわたって選択された厚さを有する、請求項１に記載の伸縮性半導体素子。
【請求項１４】
前記曲面状内表面が、前記曲面状内表面に沿ったほぼ全ての点で前記支持表面に連続的に結合されている、請求項１に記載の伸縮性半導体素子。
【請求項１５】
前記曲面状内表面が、前記曲面状内表面に沿った選択された点で前記支持表面に不連続的に結合されている、請求項１に記載の伸縮性半導体素子。
【請求項１６】
前記フレキシブル基板がポリマーを含んでいる、請求項１に記載の伸縮性半導体素子。
【請求項１７】
前記半導体構造が単結晶無機半導体材料である、請求項１に記載の伸縮性半導体素子。
【請求項１８】
前記半導体構造が、Ｓｉ、Ｇｅ、ＳｉＣ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＺｎＳｅ、ＺｎＴｅ，ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＰｂＳ，ＰｂＳｅ、ＰｂＴｅ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、およびＧａＩｎＡｓＰからなる群、カーボンナノチューブ、グラフェンおよびＧａＮから選択された材料を含んでいる、請求項１に記載の伸縮性半導体素子。
【請求項１９】
前記半導体構造が印刷可能半導体素子を備える、請求項１に記載の伸縮性半導体素子。
【請求項２０】
曲面状内表面を有する前記半導体構造と接触する封入層をさらに備える、請求項１に記載の伸縮性半導体素子。
【請求項２１】
前記半導体構造が、前記半導体構造と前記フレキシブル基板の間に配置された接着層、コーティング、または薄膜によって前記フレキシブル基板に結合されている、請求項１に記載の伸縮性半導体素子。
【請求項２２】
前記半導体構造が、前記半導体構造と前記フレキシブル基板の間の水素結合、ファンデルワールス相互作用、または双極子間相互作用によって前記フレキシブル基板に結合されている、請求項１に記載の伸縮性半導体素子。
【請求項２３】
伸縮性半導体素子を製造する方法であって、
内表面を有する移送可能な半導体構造を設けるステップと、
外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、
前記移送可能半導体構造の前記内表面の少なくとも一部を、膨張状態の前記前歪み弾性基板の前記外表面に結合するステップと、
前記弾性基板を少なくとも部分的に弛緩状態へと弛緩させ、弾性基板の弛緩により前記半導体構造が湾曲し、それによって前記伸縮性半導体素子を生成するステップと、
を備える、方法。
【請求項２４】
前記移送可能半導体構造が印刷可能半導体素子である、請求項２３に記載の方法。
【請求項２５】
前記前歪み弾性基板が第１の軸に沿って膨張されるか、または前記第１の軸に直交して配置された第２の軸に沿って膨張される、請求項２３に記載の方法。
【請求項２６】
前記弾性基板が約１％〜約３０％の歪みを導入することによって前歪みを受ける、請求項２３に記載の方法。
【請求項２７】
膨張状態の前記前歪み弾性基板が、前記弾性基板を湾曲、圧延、屈曲または膨張することにより形成される、請求項２３に記載の方法。
【請求項２８】
膨張状態の前記前歪み弾性基板が、前記弾性基板の温度を上げることにより形成される、請求項２３に記載の方法。
【請求項２９】
前記湾曲半導体をフレキシブル受容表面に移送するステップをさらに備える、請求項２３に記載の方法。
【請求項３０】
前記移送可能半導体構造の前記内表面の少なくとも一部を前記前歪み弾性基板の前記外表面に結合するステップが、前記半導体構造と前記前歪み弾性基板の前記外表面の間の共有結合、ファンデルワールス相互作用、双極子間相互作用または水素結合、あるいはこれら相互作用の組み合わせによって与えられる、請求項２３に記載の方法。
【請求項３１】
前記前歪み弾性基板の前記外表面が、その上に配置されて前記半導体構造と前記前歪み弾性基板の前記外表面の間の結合を与える複数の水酸基を有する、請求項２３に記載の方法。
【請求項３２】
前記移送可能半導体構造の前記内表面の少なくとも一部を前記前歪み弾性基板の前記外表面に結合するステップが、前記半導体構造と前記弾性基板の間の接着薄膜によって与えられる、請求項２３に記載の方法。
【請求項３３】
前記伸縮性半導体素子を封入層で封入するステップをさらに備える、請求項２３に記載の方法。
【請求項３４】
支持表面を有するフレキシブル基板と、
曲面状内表面を有する電子回路であって、前記曲面状内表面の少なくとも一部が前記フレキシブル基板の前記支持表面に結合されている電子回路と、
備える、伸縮性電子回路。
【請求項３５】
前記電子回路が印刷可能電子回路である、請求項３４に記載の伸縮性電子回路。
【請求項３６】
前記電子回路が、半導体素子、誘電体素子、電極、導電体素子、およびドープされた半導体素子から成る群から選択された複数の集積デバイスコンポーネントを備える、請求項３４に記載の伸縮性電子回路。
【請求項３７】
前記電子回路が湾曲電子回路である、請求項３４に記載の伸縮性電子回路。
【請求項３８】
前記湾曲電子回路が、波形、しわの寄った、コイル状、または座屈した形態を有する、請求項３７に記載の伸縮性電子回路。
【請求項３９】
前記湾曲電子回路が歪みを受けている、請求項３７に記載の伸縮性電子回路。
【請求項４０】
前記湾曲電子回路が約１％〜約３０％の範囲にわたって選択された歪みを受けている、請求項３７に記載の伸縮性電子回路。
【請求項４１】
前記曲面状内表面が、周期波または非周期波によって特徴付けられる外形プロファイルを有する、請求項３４に記載の伸縮性電子回路。
【請求項４２】
前記湾曲電子回路が、前記電子回路の長さの少なくとも一部を延長する周期波を含む形態を有する、請求項３７に記載の伸縮性電子回路。
【請求項４３】
前記湾曲電子回路が、約１ミクロンおよび１００ミクロンの範囲から選択された周期性と、約５０ナノメータおよび約５ミクロンの範囲から選択された振幅とを有する正弦波形態を有する、請求項３７に記載の伸縮性電子回路。
【請求項４４】
前記湾曲電子回路が、前記電子回路の長さに沿って延びる複数の座屈を含む形態を有する、請求項３７に記載の伸縮性電子回路。
【請求項４５】
前記湾曲電子回路が一次元または二次元で空間的に変動する形態を有し、前記内表面が一次元または二次元で空間的に変動する外形プロファイルを有する、請求項３７に記載の伸縮性電子回路。
【請求項４６】
前記電子回路が、約５０ナノメータから約５０ミクロンまでの範囲にわたって選択された厚さを有する、請求項３４に記載の伸縮性電子回路。
【請求項４７】
前記電子回路が、前記電子回路と前記フレキシブル基板の間に配置された接着層、コーティング、または薄膜によって前記フレキシブル基板に結合されている、請求項３４に記載の伸縮性電子回路。
【請求項４８】
曲面状内表面を有する前記電子回路と接触する封入層をさらに備える、請求項３４に記載の伸縮性電子回路。
【請求項４９】
伸縮性電子回路を製造する方法であって、
内表面を有する移送可能な電子回路を設けるステップと、
外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、
前記移送可能電子回路の前記内表面の少なくとも一部を、膨張状態の前記前歪み弾性基板の前記外表面に結合するステップと、
前記弾性基板を少なくとも部分的に弛緩状態へと弛緩させ、弾性基板の弛緩により前記移送可能電子回路が湾曲し、それによって前記伸縮性電子回路を生成するステップと、
を備える、方法。
【請求項５０】
前記移送可能電子回路が印刷可能電子回路である、請求項４９に記載の方法。
【請求項５１】
前記前歪み弾性基板が第１の軸に沿って膨張されるか、または第１の軸および第２の軸に沿って膨張される、請求項４９に記載の方法。
【請求項５２】
前記弾性基板が約１％〜約３０％の歪みを導入することによって前歪みを受ける、請求項４９に記載の方法。
【請求項５３】
膨張状態の前記前歪み弾性基板が、前記弾性基板を湾曲、圧延、屈曲、膨張、または温度を上げることにより形成される、請求項４９に記載の方法。
【請求項５４】
前記湾曲移送可能電子回路をフレキシブルな受容基板に移送するステップをさらに備える、請求項４９に記載の方法。
【請求項５５】
前記伸縮性電子回路を封入層で封入するステップをさらに備える、請求項４９に記載の方法。
【請求項５６】
前記移送可能電子回路用ドナー基板を組み立てるステップと、
前記移送可能電子回路を膨張状態の前記前歪み弾性基板に移送するステップと、
をさらに備える、請求項４９に記載の方法。
【請求項５７】
前記移送可能電子回路の前記内表面の少なくとも一部を前記前歪み弾性基板の前記外表面に結合するステップが、前記印刷可能電子回路と前記弾性基板の間の接着薄膜によって与えられる、請求項４９に記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
[001]１９９４年に初のプリント純ポリマートランジスタが実証されて以来、非常に大きな関心が、プラスチック基板上のフレキシブル集積電子デバイスを備える、可能性に満ちた新たな種類の電子システムに向けられてきた。（Ｇａｒｎｉｅｒ，  Ｆ．，  Ｈａｊｌａｏｕｉ，  Ｒ．，  Ｙａｓｓａｒ，  Ａ．，  および  Ｓｒｌｖａｓｔａｖａ，  Ｐ．、「サイエンス」、Ｖｏｌ．  ２６５，  １６８４〜１６８６頁）近年、かなりの研究が、フレキシブルプラスチック電子デバイス用の導電体、誘電体および半導体素子のための新たな解決法となる処理可能材料を開発することに向けられてきた。しかしながら、エレクトロニクスの分野における進歩は、新たな解決法となる処理可能材料の開発だけでなく、新たなデバイスコンポーネントジオメトリ、効率的なデバイスおよびデバイスコンポーネント処理方法、ならびにプラスチック基板に適用可能な高解像度パターニング技術によっても促進される。このような材料、デバイス形態および作製方法が、急速に台頭してくる新たな種類のフレキシブル集積電子デバイス、システムおよび回路に欠かせない役割を果たすことが期待されている。
【０００２】
[002]フレキシブルエレクトロニクスの分野における関心は、この技術によりもたらされるいくつかの重要な利点から生まれる。第１に、プラスチック基板材料の機械的耐久性によって、機械的応力に起因する損傷および／または電子的パフォーマンス低下に左右されない電子デバイスが得られる。第２に、これら基板材料に特有の柔軟性により、従来の脆弱性シリコンベース電子デバイスでは不可能な、多くの有用なデバイス形態をもたらす多くの形状にそれらを一体化することが可能である。最後に、解決法となる処理可能コンポーネント材料とプラスチック基板の組み合わせにより、低コストで大きな基板面積にわたって電子デバイスを生成することができる連続的な高速印刷技術による作製が可能となる。
【０００３】
[003]しかしながら、良好な電子的パフォーマンスを示すフレキシブル電子デバイスの設計および作製は、多くの重要な課題を提示する。第１に、十分に開発された従来のシリコンベース電子デバイスを作成する方法は、ほとんどのプラスチック材料に適合しない。例えば、単結晶シリコンまたはゲルマニウム半導体等のこれまでの高品質無機半導体コンポーネントは、通常、ほとんどのプラスチック材料の溶融または熱分解温度を大幅に上回る温度（１０００℃超）で薄膜を成長させることにより処理される。加えて、ほとんどの無機半導体が、溶液ベースの処理および受け渡しを可能とする都合の良い溶剤に本質的に不溶性である。第２に、多くのアモルファスシリコン、有機またはハイブリッド有機−無機半導体はプラスチック基板中に組み込まれることに適合し、比較的低い温度で処理可能であるが、これらの材料は良好な電子的パフォーマンスが可能な集積電子デバイスを提供することができる電子的特性を持たない。例えば、これらの材料から成る半導体素子を有する薄膜トランジスタは、相補的な単結晶シリコンベースデバイスよりもおよそ３桁小さい電界効果移動度を示す。これらの制約の結果、現時点で、フレキシブル電子デバイスは、非発光画素を持ったアクティブマトリクスフラットパネルディスプレイ用のスイッチング素子および発光ダイオードにおける使用等の高いパフォーマンスを必要としない特定の用途に限定されている。
【０００４】
[004]最近では、より広範囲なエレクトロニクス用途に適用可能性を広げるために、プラスチック基板上の集積電子デバイスの電子的パフォーマンス能力を伸ばすことにおいて進展してきた。例えば、プラスチック基板材料上の処理に適合し、アモルファスシリコン、有機またはハイブリッド有機−無機半導体素子を有する薄膜トランジスタよりもかなり高いデバイスパフォーマンス特性を示す、新たな薄膜トランジスタ（ＴＦＴ）設計も出てきている。高パフォーマンスフレキシブル電子デバイスの一種は、アモルファスシリコン薄膜のパルスレーザアニールにより作製された多結晶シリコン薄膜半導体素子に基づいている。この種のフレキシブル電子デバイスは高度なデバイス電子的パフォーマンス特性をもたらすが、パルスレーザアニールの利用がこのようなデバイスの作製の簡便性および柔軟性を制限するので、大幅なコスト増加となる。別の有望な新種の高パフォーマンスフレキシブル電子デバイスは、多くのマクロ電子およびマイクロ電子デバイスにおける能動機能性コンポーネントとしての、ナノワイヤ、ナノリボン、ナノ粒子およびカーボンナノチューブ等の溶液処理可能なナノスケール材料を用いたデバイスである。
【０００５】
[005]離散単結晶ナノワイヤまたはナノリボンは、高度なデバイスパフォーマンス特性を示すプラスチック基板上に印刷可能な電子デバイスを設ける可能な手段として評価されてきた。Ｄｕａｎらは、半導体チャネルとしての複数の選択的に配向された単結晶シリコンナノワイヤまたはＣｄＳナノリボンを有する薄膜トランジスタ設計について述べている（Ｄｕａｎ，  Ｘ．，  Ｎｉｕ，  Ｃ．，  Ｓａｈｌ，  Ｖ．，  Ｃｈｅｎ，  Ｊ．，  Ｐａｒｃｅ，  Ｊ．，  Ｅｍｐｅｄｏｃｌｅｓ，  Ｓ．およびＧｏｌｄｍａｎ，  Ｊ．、「ネイチャー」Ｖｏｌ．  ４２５，  ２７４〜２７８頁）。執筆者らは、１５０ナノメータ以下の厚さを有する単結晶シリコンナノワイヤまたはＣｄＳナノリボンが溶液中に分散され、流れ方向付け（ｆｌｏｗ−ｄｉｒｅｃｔｅｄ）配置方法を用いて基板の表面上に組み付けられて薄膜トランジスタでの半導体素子を生成する、プラスチック基板上の溶液処理に適合するとされる作製プロセスを報告している。執筆者らにより提供された光学顕微鏡写真は、開示された作製プロセスが単層のナノワイヤまたはナノリボンを略平行な方向に約５００〜約１０００ナノメータ離間して作成することを示唆している。執筆者らは比較的高い固有電界効果移動度を個々のナノワイヤまたはナノリボンについて（≒１１９ｃｍ２Ｖ−１ｓ−１）報告しているが、最近では、全体的なデバイスの電界効果移動度はＤｕａｎらにより報告された固有電界効果移動度値よりも「およそ２桁小さい」として求められている（Ｍｉｔｚｉ，  Ｄ．Ｂ，  Ｋｏｓｂａｒ，  Ｌ．Ｌ．，  Ｍｕｒｒａｙ，  Ｃ．Ｅ．，  Ｃｏｐｅｌ，  Ｍ．Ａｆｚａｌｉ，  Ａ．、「ネイチャー」Ｖｏｌ．  ４２８、２９９〜３０３頁）。このデバイス電界効果移動度は従来の単結晶無機薄膜トランジスタのデバイス電界効果移動度よりも数桁小さいが、これはＤｕａｎらにより開示された方法およびデバイス形態を用いたアラインメントの実際的な課題、高密度実装および電気的接触する離散ナノワイヤまたはナノリボンによるものと考えられる。
【０００６】
[006]多結晶無機半導体薄膜の前駆体としてナノ結晶溶液を利用することも、高度なデバイスパフォーマンス特性を示すプラスチック基板上に印刷可能な電子デバイスを設ける可能な手段として検討されてきた。Ｒｉｄｌｅｙらは、２ナノメータの寸法を有する溶液セレン化カドミウムナノ結晶がプラスチック適合温度で処理されて電界効果トランジスタ用の半導体素子を提供する、溶液処理作成方法を開示している。（Ｒｉｄｌｅｙ，  Ｂ．Ａ．，  Ｎｉｖｉ，  Ｂ．およびＪａｃｏｂｓｏｎ，  Ｊ．Ｍ．、「サイエンス」Ｖｏｌ．  ２８６、７４６〜７４９頁、（１９９９））執筆者らは、セレン化カドミウムのナノ結晶溶液における低温粒子成長が何百ものナノ結晶を含む単結晶領域を与える方法を報告している。Ｒｉｄｌｅｙらは有機半導体素子を有する同等のデバイスに対して改善された電子的特性を報告しているが、これらの手法により達成されるデバイス移動度（≒１ｃｍ２Ｖ−１ｓ−１）は、従来の単結晶無機薄膜トランジスタのデバイス電界効果移動度よりも数桁小さい。Ｒｉｄｌｅｙらのデバイス形態および作製方法により達成される電界効果移動度の制限は、個々のナノ粒子間に確立される電気的接触から生じると思われる。特に、有機末端基を用いてナノ結晶溶液を安定させ凝集を防ぐことにより、隣接するナノ粒子間に高いデバイス電界効果移動度を与えるのに必要とされる良好な電気的接触が確立するのを妨げることもある。
【０００７】
[007]ＤｕａｎらおよびＲｉｄｌｅｙらは薄膜トランジスタをプラスチック基板上に作製する方法を提供するが、記載されたデバイス形態は、電極、半導体および／または誘電体等の機械的に剛性のデバイスコンポーネントを備えるトランジスタである。良好な機械的特性を持ったプラスチック基板を選択することにより、屈曲または歪曲した配向でパフォーマンス可能な電子デバイスが提供されるが、このような変形が個々の剛性トランジスタデバイスコンポーネント上の機械的歪みを生じさせると予想されている。この機械的歪みは、例えば亀裂により個々のコンポーネントに損傷を引き起こし、デバイスコンポーネント間の電気的接触を低下または妨害することもある。
【０００８】
[008]さらに、Ｄｕａｎら、Ｒｉｄｌｅｙらおよびその他の人々により開発されたプラスチック基板ベースの電子システムは、フレキシブルセンサーアレイ、電子ペーパー、および装着型の電子デバイスを含む多くの重要なデバイス用途に必要な機械的拡張性を提供するかどうかは不明である。これらのグループは屈曲に起因する変形に耐える能力を有する電子デバイスを実証するが、これらのプラスチック基板ベースのシステムは、デバイスパフォーマンスにおいて目に付くほどの損傷、機械的故障または顕著な劣化なしには伸張できそうにない。従って、これらのシステムは、膨張または圧縮に起因する変形や、高い曲率半径を有する曲面等の起伏に富んだ表面を共形に被覆するのに必要な変形ができそうもない。
【０００９】
[009]上述のように、フレキシブルエレクトロニクスの分野における進歩は、多くの重要な新興および既存の技術において非常に重要な役割を果たすことが期待される。しかしながら、フレキシブルエレクトロニクス技術のこれらの用途の成功は、屈曲、変形および湾曲された形状で良好な電子的、機械的、光学的特性を示す集積電子回路を作成するための新たな材料、デバイス形態および商業的に実現可能な経路の継続的な開発に強く依存している。特に、高いパフォーマンス、機械的に伸張可能な材料およびデバイス形態は、伸張または収縮された形状で有用な電子的および機械的特性を示す必要がある。
【発明の概要】
【００１０】
[010]本発明は、伸縮性半導体、伸縮性電子デバイス、デバイスコンポーネントおよび回路を提供する。本明細書において、用語「伸縮性」は破砕も機械的故障もなく歪みに耐え得る材料、構造、デバイスおよびデバイスコンポーネントを指す。本発明の伸縮性半導体および電子デバイスは伸縮自在であり、よって損傷、機械的故障、デバイスパフォーマンスの顕著な劣化無しに少なくともある程度まで伸張および／または圧縮が可能である。いくつかの用途に好ましい本発明の伸縮性半導体および電子回路は、伸縮自在である上にフレキシブルであり、よって１つ以上の軸に沿ってかなりの延伸、屈曲、湾曲または他の変形が可能である。
【００１１】
[011]本発明の有用な伸縮性半導体および電子デバイスは、機械的故障無しに延伸、圧縮、歪曲および／または膨張が可能である。加えて、本発明の伸縮性半導体および電子回路は、約０．５％以上、好ましくは１％、より好ましくは２％の歪み等の大きい歪みを受けている場合でも良好な電子的パフォーマンスを示す。フレキシブルな伸縮性半導体、伸縮性電子デバイス、デバイスコンポーネントおよび回路は、屈曲、湾曲および／または変形状態でも良好な電子的パフォーマンスを示す。本発明の伸縮性半導体素子、伸縮性電子デバイス、デバイスコンポーネントおよび回路は、屈曲、伸張、圧縮または変形したデバイス配向において有用な電子的特性および機械的耐久性を提供するため、広範囲のデバイス用途およびデバイス形態に適している。
【００１２】
[012]本発明の伸縮性および／またはフレキシブル半導体は、場合によって印刷可能とすることも、また誘電体材料および層、電極ならびに他の半導体材料および層等の他の構造、材料および／またはデバイスコンポーネントに場合によって接続される半導体構造を有する複合半導体素子を場合によって備えることもできる。本発明は、トランジスタ、ダイオード、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、レーザー、マイクロおよびナノ電気機械デバイス、マイクロおよびナノ流体デバイス、メモリデバイス、およびコンプルメンタリ論理回路等のシステムレベル集積回路が含まれるがこれに限定されない、伸縮性および／またはフレキシブル半導体を有する広範囲の伸縮性および／またはフレキシブル電子および／または光電子デバイスを含んでいる。
【００１３】
[013]一態様では、本発明は屈曲、膨張、圧縮、湾曲および／または変形状態で有用な機能的特性を与える伸縮性半導体素子を提供する。本明細書において、「半導体素子」および「半導体構造」の表現は、本記載中で同義的に用いられ、広義には任意の半導体材料、組成または構造を指し、高品質単結晶および多結晶半導体、高温処理で作製された半導体材料、ドープされた半導体材料、有機および無機半導体ならびに１個以上の追加の半導体コンポーネントおよび／または誘電体層または材料および／または導電体層または材料等の非半導体コンポーネント複合半導体材料および構造を明示的に含む。
【００１４】
[014]本発明の伸縮性半導体素子は、支持表面を有するフレキシブル基板と、例えば半導体構造の湾曲した形態により与えられる曲面状内表面である、曲面状内表面を有する半導体構造とを備えている。この実施形態では、半導体構造の曲面状内表面の少なくとも一部がフレキシブル基板の支持表面に結合されている。本発明で有用な曲面状内表面を有する例示的な半導体構造は、湾曲構造を備える。本記載の文脈では、「湾曲構造」が力を加えたことにより生じる曲面状形態を有する構造を指している。本発明における湾曲構造は、１つ以上の折り返し領域、凸部領域および／または凹部領域を有することができる。本発明で有用な湾曲構造は、例えば、コイル状形態、しわの寄った形態、座屈した形態および／または波状（すなわち波形）形態で与えられる。
【００１５】
[015]曲面状内表面を有する伸縮性湾曲半導体構造および電子回路等の湾曲構造は、湾曲構造が歪みを受けている形態で、ポリマーおよび／または弾性基板等のフレキシブル基板に結合することができる。ある実施形態では、湾曲リボン構造等の湾曲構造が約３０％以下の歪みを、いくつかの用途に好ましい実施形態において約１０％以下の歪みおよび／またはいくつかの用途に好ましい実施形態において約１％以下の歪みを受けているものもある。ある実施形態では、湾曲リボン構造等の湾曲構造が約１％〜約３０％の範囲から選択された歪みを受けているものもある。
【００１６】
[016]有用な実施形態では、曲面状内表面を有する半導体構造が、少なくとも部分的に支持フレキシブル基板に結合された移送可能な半導体素子を含んでいる。本記載の文脈では、「移送可能な半導体素子」は、例えば堆積技術、印刷技術、パターニング技術および／または他の材料移送方法によって、ドナー表面から受容表面へと移送可能な半導体構造である。本方法で有用な移送可能な半導体素子、組成およびデバイスには印刷可能な半導体素子が含まれるがこれに限定されない。
【００１７】
[017]有用なフレキシブル基板には、ポリマー基板、プラスチック基板および／または弾性基板が含まれるがこれに限定されない。一実施形態では、例えば、本発明が前歪みを加えた弾性基板に移送かつ結合可能な、移送可能で場合によって印刷可能な半導体素子を含む。本発明のこの態様における有用な移送方法には、接触印刷または溶液印刷等の印刷技術が含まれる。続いて弾性基板を弛緩することにより、移送可能で場合によって印刷可能な半導体素子上に歪みが生じ、例えば半導体素子の湾曲および／または座屈により曲面状内表面が形成される。
【００１８】
[018]ある実施形態では、曲面状表面を有する半導体素子が（例えば上述したように）作製され、続いてその曲面状内表面を生成するのに用いられた弾性基板から別のフレキシブル基板へと移送され、この別のフレキシブル基板に結合される。本発明のこの態様の有用な実施形態には、しわの寄った、座屈した、および／または波形形態を有する曲面状内表面を持ったリボン、ワイヤ、ストリップ、ディスク、プレートレット、ブロック、ポスト、またはシリンダを含んだ移送可能で場合によって印刷可能な半導体構造が含まれる。しかしながら、本発明は、半導体素子が印刷手段によりフレキシブル基板に与えられない、および／または半導体素子が印刷可能でない伸縮性半導体を含んでいる。
【００１９】
[019]本発明は、１個のフレキシブル基板により支持される曲面状内表面を有する１個の半導体素子を備える伸縮性半導体を含んでいる。あるいは、本発明は、１個のフレキシブル基板により支持される曲面状内表面を有する複数の伸縮性半導体素子を備える伸縮性半導体を含んでいる。本発明の実施形態には、１個のフレキシブル基板により支持される曲面状内表面を有する伸縮性半導体素子のアレイまたはパターンが含まれる。場合によって、アレイまたはパターン状の伸縮性半導体素子は、明確に規定され、事前に選択された物理次元、配置、および相対的な空間配向を有する。
【００２０】
[020]本発明は、１個以上の伸縮性半導体構造と、電気的接点、電極、導電体層、誘電体層等の追加の集積デバイスコンポーネントおよび／または追加の半導体層（例えば、ドープ層、ＰＮ接合等）を備える伸縮性電子デバイス、デバイスコンポーネントおよび／または回路も含む。本実施形態では、伸縮性半導体構造および追加集積デバイスコンポーネントが動作可能に結合されて選択されたデバイス機能性を与えるが、電気的に接触していても互いに絶縁されていてもよい。有用な実施形態では、少なくとも一部または全ての追加集積デバイスコンポーネント（および伸縮性半導体）が、フレキシブル基板の支持表面により支持された曲面状内表面を有し、例えばコイル状、波形、座屈した、および／またはしわの寄った形態を有する湾曲構造である湾曲構造で与えられる。追加集積デバイスコンポーネントおよび伸縮性半導体の曲面状内表面は、ほぼ同じまたは異なる外形プロファイルを有することができる。本発明は、伸縮性デバイスコンポーネントが本質的な伸縮性を示す金属相互接続または波形、しわの寄った、湾曲および／または座屈形態も有する金属相互接続により相互接続される実施形態を含んでいる。
【００２１】
[021]ある実施形態では、追加集積デバイスコンポーネントの曲面状内表面形態が、コイル状、波形、座屈および／またはしわの寄った形態等の電子デバイスの全体湾曲構造により与えられるものもある。これらの実施形態では、大きな歪みを受けている場合でも、湾曲構造によりこれらのデバイスが、伸張、圧縮および／または湾曲形態の状態で半導体素子との導電性または絶縁性を維持する等、良好な電子的パフォーマンスを示すことが可能となる。伸縮性電子回路は、本明細書で説明したような伸縮性半導体素子を作製するのに用いたのと類似の技術を用いて作製することができる。一実施形態では、例えば、伸縮性半導体素子を含む伸縮性デバイスコンポーネントが個々に作製されてから相互接続される。あるいは、半導体含有デバイスが平面形態に作製され、続いて得られた平面デバイスを処理していくつかまたは全てのデバイスコンポーネントの曲面状内表面を有する全体的なデバイス湾曲構造を提供する。
【００２２】
[022]本発明は、１個のフレキシブル基板により支持される曲面状内表面を有する１個の電子デバイスを備える伸縮性電子デバイスを含んでいる。あるいは、本発明は、１個のフレキシブル基板により支持される曲面状内表面をそれぞれ有する複数の伸縮性電子デバイスまたはデバイスコンポーネントを備える伸縮性半導体アレイを含んでいる。場合によって、本発明のデバイスアレイの伸縮性電子デバイスは、明確に規定された、事前に選択された物理次元、配置、相対的な空間配向を有する。
【００２３】
[023]本発明の実施形態には、半導体構造または電子デバイスの曲面状内表面が湾曲構造により与えられるものがある。本発明の半導体および／または電子デバイスの湾曲構造および曲面状内表面は、少なくとも１個の凸部領域、少なくとも１個の凹部領域または少なくとも１個の凸部領域と少なくとも１個の凹部領域の組み合わせにより特徴付けられる外形プロファイルを含むがこれに限定されない、伸縮性および／または柔軟性を与えるあらゆる外形プロファイルを有することができる。本発明で有用な外形プロファイルは、１または２空間次元で変動する外形プロファイルを含んでいる。１空間次元以上で周期的または非周期的変動を示す外形プロファイルを持った内表面を有する湾曲構造を用いることは、直交方向を含む複数の方向に伸張、圧縮、屈曲または他の方法で変形可能な伸縮性半導体および／または電子デバイスを与えるのに有用である。
【００２４】
[024]有用な実施形態は、例えば波形形態に設けられた凸部および凹部領域の交互パターンである、複数の凸部および凹部領域を含む形態を有する湾曲半導体構造および／または電子デバイスにより与えられる曲面状内表面を含んでいる。ある実施形態では、伸縮性および／またはフレキシブル半導体素子または電子デバイスの曲面状内表面あるいは場合によって断面コンポーネント全体が、ほぼ周期波、あるいはほぼ非周期波を特徴とする外形プロファイルを有する。本記載の文脈では、周期波が１個以上の正弦波、方形波、Ａｒｉｅｓ関数、ガウス波形、ローレンツ波形、またはこれらの組み合わせを含むあらゆる二次元または三次元波形を含むがこれに限定されない。別の実施形態では、半導体素子または電子デバイスの曲面状内表面あるいは場合によって断面コンポーネント全体が、比較的大きな振幅および幅を有する複数の非周期性座屈から成る外形プロファイルを有する。別の実施形態では、半導体素子または電子デバイスの曲面状内表面あるいは場合によって断面コンポーネント全体が、周期波と複数の非周期性座屈の両方から成る外形プロファイルを有する。
【００２５】
[025]一実施形態では、本発明の伸縮性半導体素子および／または電子デバイスが、少なくともその長さの一部、場合によって幅に沿って延びる周期性または非周期性波形形態を有する湾曲リボン構造等の湾曲構造を備えている。本発明は、例えば、約１ミクロンおよび１００ミクロンの間の周期性と、約５０ナノメータおよび約５ミクロンの間の振幅とを持った正弦波形態を有する、湾曲リボン構造を含む湾曲構造を含んでいる。湾曲構造は、これら構造の長さの少なくとも一部および／または幅に沿って延びる軸等の方形波および／またはガウス波等の他の周期波形形態で与えられてもよい。湾曲リボン構造を備える伸縮性フレキシブル半導体素子および伸縮性電子デバイスを、曲面状内表面の第１の波形の方向に沿って延びる半導体リボンの長さに沿って延びる軸に沿って膨張可能、圧縮可能、湾曲可能および／または変形可能とすることができ、場合によって、湾曲構造および曲面状内表面の他の波形の方向に沿って延びる軸等の１本以上の軸に沿って膨張可能、圧縮可能、湾曲可能および／または変形可能とすることができる。
【００２６】
[026]ある実施形態では、本発明のこの態様の半導体構造および電子デバイスの形態が機械的に応力を受けたり力が加わったりすると変化するものもある。例えば、波形または座屈形態を有する湾曲半導体構造および電子デバイスの周期性および／または振幅が、加えた機械的応力および／または力に応じて変化することができる。ある実施形態では、この形態を変化させる能力が伸縮性半導体構造および電子デバイスに、顕著な機械的損傷、破砕または電子的特性および／または電子デバイスパフォーマンスの実質的な低下を受けずに膨張、圧縮、屈曲、変形、および／または湾曲する能力を与える。
【００２７】
[027]半導体構造および／または伸縮性電子デバイスの曲面状内表面を、支持表面に連続的に結合（すなわち、曲面状内表面に沿った全ての点（例えば約９０％）で結合）することができる。あるいは、半導体構造および／または伸縮性電子デバイスの曲面状内表面を支持表面に不連続的に結合することができ、曲面状内表面は曲面状内表面に沿った選択された点で支持表面に結合される。本発明は、半導体構造および電子デバイスの内表面が離散点でフレキシブル基板に結合され、内表面およびフレキシブル基板間の結合の離散点間で内表面が曲面形態である、実施形態を含んでいる。本発明は、離散点でフレキシブル基板に結合された内表面を有する湾曲半導体構造および電子デバイスを含んでおり、フレキシブル基板に直接結合されない座屈領域により結合の離散点が互いに離間されている。
【００２８】
[028]本発明の伸縮性半導体および伸縮性電子デバイスには、半導体構造または電子デバイスの内表面だけが曲面形態であたえられるものもある。あるいは、本発明は、湾曲半導体構造または電子デバイスの断面コンポーネント全体が、波形、しわの寄った、座屈した、またはコイル状形態等の曲面形態で与えられた湾曲形態で与えられた、伸縮性半導体および伸縮性電子デバイスを含んでいる。これらの実施形態では、曲面形態が半導体構造または電子デバイスの少なくとも一部の厚さ全体を横断して延びる。例えば、本発明の伸縮性半導体が、波形、しわの寄った、座屈した、またはコイル状形態を有する湾曲半導体リボンまたはストリップを含んでいる。本発明は、半導体構造または電子デバイスの全体あるいは半導体構造または電子デバイスの少なくとも大部分が、波形、しわの寄った、または湾曲形態等の曲面形態であたえられる構成および電子デバイスも含んでいる。
【００２９】
[029]ある実施形態では、波形、座屈および／または伸縮性形態が、本発明の構成、材料およびデバイスの有用な特性を機械的に調整する方法を与えるものもある。例えば、半導体の移動度および接点の特性は、少なくとも部分的に歪みに依存する。本発明の空間的に変動する歪みは、材料およびデバイス特性を有用な方法で調節するのに有用である。別の例として、導波路で空間的に変動する歪みにより指数特性が（弾性光学効果を通して）空間的に変動するが、これは異なるタイプの格子結合器としても有利に利用可能である。
【００３０】
[030]伸縮性半導体構造および／または電子デバイスの内表面のフレキシブル基板の外表面に対する結合を、機械的故障または電子的特性および／またはパフォーマンスの顕著な劣化無しに伸張および／または圧縮変位を受けることが可能な、また場合によって機械的故障または電子的特性および／またはパフォーマンスの顕著な劣化無しに屈曲変位が可能な、機械的に有用なシステムを与える任意の構成、構造または結合スキームを用いて与えることができる。半導体構造および／または電子デバイスとフレキシブル基板間の有用な結合が、各種の伸張、圧縮および／または屈曲形態または変形状態で有益な電子的特性を示す機械的に頑強な構造をもたらす。本発明のこの態様の一実施形態では、半導体構造および／または電子デバイスの内表面の少なくとも一部とフレキシブル基板の外表面との結合が、半導体構造または電子デバイスとフレキシブル基板の外表面の間の共有および／または非共有結合で与えられる。これらの構造で有用な例示的な結合スキームには、半導体構造または電子デバイスとフレキシブル基板の外表面の間のファンデルワールス相互作用、双極子間相互作用および／または水素結合相互作用の利用が含まれる。本発明は、結合が半導体構造または電子デバイスとフレキシブル基板の外表面の間に設けられた接着または積層層、コーティングまたは薄膜により与えられる実施形態も含んでいる。有用な接着層には、金属層、ポリマー層、部分重合ポリマー前駆体層、および複合材料層が含まれるがこれに限定されない。本発明は、例えばその外表面に複数の水酸基を有するポリマー基板等のフレキシブル基板等の、化学的に修飾された外表面を有するフレキシブル基板を用いて半導体素子または電子デバイスとの結合を容易にすることも含んでいる。本発明は、半導体構造または電子回路が全体的または部分的にポリマー層等の封入層またはコーティングにより封入されたフレキシブル半導体および電子回路を含んでいる。
【００３１】
[031]半導体構造または電子デバイスの物理次元および組成が、本発明の伸縮性半導体素子の全体的な機械的および電子的特性に少なくとも部分的に影響する。本明細書において、用語薄型は約１００ミクロン以下の厚さ、用途によって好ましくは約５０ミクロン以下の厚さを有する構造を指す。薄型半導体リボン、プレートレットおよびストリップまたは薄膜トランジスタ等の薄型半導体構造または電子デバイスを用いることは、いくつかの実施形態では、損傷、機械的故障または顕著な電子的特性の劣化無しに伸張、収縮および／または屈曲可能な形態を与える、波形、コイル状または湾曲曲面状内表面等の曲面状内表面の形成を容易にするために重要である。薄型印刷可能半導体構造等の薄型半導体構造または電子デバイスを用いることは、単結晶および／または多結晶無機半導体等の脆弱な半導体材料を含む伸縮性半導体および伸縮性電子デバイスについて特に有用である。ある有用な実施形態では、半導体構造または電子回路が約１ミクロンから１センチメータまでの範囲にわたって選択された幅と、約５０ナノメータから約５０ミクロンまでの範囲にわたって選択された厚さとを有する。
【００３２】
[032]支持フレキシブル基板の組成および物理次元もまた、本発明の伸縮性半導体素子および伸縮性電子デバイスの全体的な機械的および電子的特性に少なくとも部分的に影響し得る。有用なフレキシブル基板には、約０．１ミリメータから約１００ミクロンまでの範囲にわたって選択された厚さを有するフレキシブル基板が含まれるがこれに限定されない。ある有用な実施形態では、フレキシブル基板がポリジメチルシロキサンＰＤＭＳ層を含み、約０．１ミリメータから約１０ミリメータまでの範囲にわたって選択された厚さを有する。
【００３３】
[033]本発明は、部分的に処理された伸縮性半導体素子または部分的に処理された伸縮性半導体回路も含んでいる。一実施形態では、例えば、本発明がｐｎダイオードデバイスをその上に有するＳｉリボンを含んでいる。Ｓｉリボンは波形形態で与えられ、場合によってＰＤＭＳ基板上に設けられる。例えばシャドーマスクによる金属蒸着によりダイオード出力（例えば光電流）が増幅されるように、相互接続がこれらの（絶縁された）ダイオード間に与えられる。一実施形態では、複数の離間された伸縮性トランジスタをエラストマー上に作製する。個々のトランジスタは何らかの方法（例えばシャドーマスクでの蒸着）で配線されて、例えば特定の方法で接続された複数のトランジスタから成る回路等の他の有用な回路を作る。これらの場合について、相互接続金属ワイヤも伸縮性であり、よって本発明者らはエラストマー上に完全に伸縮性の回路を得る。
【００３４】
[034]別の態様では、本発明は、（１）内表面を有する移送可能な半導体構造を設けるステップと、（２）外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、（３）移送可能半導体構造の内表面の少なくとも一部を、膨張状態の前歪み弾性基板の外表面に結合するステップと、（４）弾性基板を少なくとも部分的に弛緩状態へと弛緩させ、弾性基板の弛緩により半導体構造が湾曲し、それによって伸縮性半導体素子を生成するステップとを備える、伸縮性半導体素子を製造する方法を提供する。本発明のこの態様の実施態様では、前歪み弾性基板が第１の軸に沿って膨張され、場合によって第１の軸に対して直交して配置された第２の軸に沿って膨張されるものもある。ある有用な実施形態では、前歪み弾性基板に設けられた移送可能半導体素子が印刷可能半導体素子である。
【００３５】
[035]別の態様では、本発明は、（１）内表面を有する移送可能な電子回路を設けるステップと、（２）外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、（３）移送可能電子回路の内表面の少なくとも一部を、膨張状態の前歪み弾性基板の外表面に結合するステップと、（４）弾性基板を少なくとも部分的に弛緩状態へと弛緩させ、弾性基板の弛緩により電子回路の内表面が湾曲し、それによって伸縮性電子回路を生成するステップとを備える、伸縮性電子回路を製造する方法を提供する。ある有用な実施形態では、前歪み弾性基板に設けられた移送可能電子回路が、乾式転写接触印刷等の印刷技術で移送可能な電子回路等の印刷可能電子回路である。ある実施態様では、電子回路が、移送可能な、場合によって印刷可能な半導体素子、誘電体素子、電極、超伝導素子を含む導電体素子、およびドープされた半導体素子等の１個以上の半導体素子を含むがこれに限定されない、複数の集積デバイスコンポーネントを備えるものもある。
【００３６】
[036]場合によって、本発明のこの態様の方法は、少なくとも部分的に半導体素子または電子回路の曲面状内表面および／または屈曲構造を保持するような方法で、伸縮性半導体または伸縮性電子回路を支持弾性基板から受容基板へと移送するステップをさらに備えることもできる。半導体構造または電子回路は、ポリマー受容基板等のフレキシブルな受容基板あるいはペーパー、金属または半導体を含む受容基板に移送される。本実施形態では、接着層（例えばポリイミド接着剤層）等の接着および／または積層層、薄膜および／またはコーティングの利用を含むがこれに限定されない広範囲の手段によって、伸縮性半導体または伸縮性電子デバイスをフレキシブルポリマー受容基板等の受容基板に結合することができる。あるいは、移送された伸縮性半導体または伸縮性電子デバイスと受容基板の間の水素結合、共有結合、双極子間相互作用およびファンデルワールス相互作用によって伸縮性半導体または伸縮性電子デバイスをフレキシブルポリマー受容基板等の受容基板に結合することができる。
【００３７】
[037]一実施形態では、弾性基板で支持された波形、座屈、しわまたはコイル状形態を有する湾曲半導体構造および／または電子回路を作った後で、これらの構造が適正な接着層またはコーティングを用いて別の基板に移送される。一実施形態では、例えば、波形光電池デバイスが弾性基板上に作成され、次に例えばポリイミドを接着剤層として用いて金属フォイル上に移送される。電気接続が光電池デバイスと下層の金属フォイル（金属表面を露出させるためのスルーホールを形成するパターニング、エッチング、金属堆積等により、これがコレクタ電極の１つとして作用することが可能）の間に確立される。この形態における光電池デバイスの波状表面を、より高度な光トラップ（または光反射の低減）のために利用することができる。より良い反射防止結果を得るために、本発明者らは、例えば、表面粗さを波状半導体の波長よりも一層小さくする等、この波状表面をさらに処理することが可能である。つまり、部分的または完全に処理された波状／湾曲半導体／回路を他の基板（ＰＤＭＳに限らない）上に移送可能であり、必要であればさらなる処理を加えることによって、より高度なパフォーマンスで用いることが可能である。
【００３８】
[038]場合によって、本発明の方法は、伸縮性半導体または伸縮性電子デバイスを封入、封止または積層するステップをさらに備えることができる。この文脈では、封入ステップが、封入材料が座屈の隆起した領域下に設けられて完全に座屈構造の全側部を埋め込む薄層座屈構造、ジオメトリおよび形態の場合を含む。封入ステップは、ポリマー層等の封入層を湾曲半導体構造または電子回路の隆起および非隆起外形上に設けることも含んでいる。一実施形態では、ＰＤＭＳプレポリマー等のプレポリマーが伸縮性半導体または伸縮性電子デバイス上で成形および硬化される。本発明の伸縮性半導体および電子デバイスの機械的安定性および頑健性を高めるために、封入または封止処理ステップがいくつかの用途について有用である。本発明は、伸張、圧縮、湾曲および／または屈曲形態で良好な機械的および電子的パフォーマンスを示す、封入、封止および／または積層された伸縮性半導体および電子デバイスを含む。
【００３９】
[039]場合によって、本発明のこの態様の方法は、半導体素子、デバイスコンポーネントおよび／または機能性デバイスを、ポリマー基板（例えば二次元極薄ポリマー基板）または無機基板（例えばＳｉＯ２）等のドナー基板上で組み立てるステップを含んでいる。この実施形態では、ドナー基板上で組み立てられた構造が、次に前歪みを加えたエラストマー基板に移送されて伸縮性材料、デバイスまたはデバイスコンポーネントを形成する。一実施形態では、トランジスタ、トランジスタアレイまたはトランジスタを有する電子デバイスが、まず、例えば印刷可能半導体素子を用いた印刷技術によってドナー基板上で組み立てられる。次に、例えば接触印刷によってデバイスおよび／またはデバイスアレイの全体が前歪み弾性基板に移送され、伸縮性波形および／または座屈システムが形成される。このアプローチは、伸縮性エラストマー支持体に移送する前に、（ポリイミドまたはベンゾサイクロブテンまたはＰＥＴ等の）薄型非エラストマー材料上にデバイス相互接続および全面的な回路作製を作成するのに有益な場合について有用である。このタイプのシステムにおいて、組み合わせたトランジスタ／ポリマー膜／エラストマー基板システムにおいて、非周期２Ｄ波形または座屈構造を得る。
【００４０】
[040]本方法に有用な弾性基板に前歪みを加える方法は、半導体構造および／または電子デバイスに接触および結合する前および／またはその間に、例えば機械的ステージを用いて弾性基板を湾曲、圧延、屈曲および膨張するステップを含んでいる。複数の方向に弾性基板に前歪みを加える特に有用な手段は、半導体構造および／または電子デバイスに接触および結合する前および／またはその間に、弾性基板の温度を上げることによって弾性基板を熱膨張させることを含んでいる。これらの実施形態において、弾性基板の弛緩は、移送可能および場合によって印刷可能な印刷可能半導体構造または電子デバイスに接触および結合した後に弾性基板の温度を下げることによって達成される。ある方法では、弾性基板に約１％〜約３０％の歪みを導入することによって前歪みを加えることもある。
【００４１】
[041]この記載の文脈では、表現「弾性基板」が実質的に永久変形せず伸張または変形し、元の形状に戻ることが可能な基板を指す。弾性基板は、通常ほぼ弾性的な変形を受ける。本発明で有用な例示的な弾性基板には、エラストマーおよびエラストマーの複合材料または混合物、弾性を示すポリマーおよびコポリマーが含まれるがこれに限定されない。ある方法では、弾性基板を１本以上の主軸に沿って膨張させる機構によってエラストマー基板に前歪みを加える。例えば、前歪みは第１の軸に沿って弾性基板を膨張させることによって与えることができる。しかしながら、本発明は、例えば互いに対して直交して配置された第１および第２の軸に沿った膨張により、弾性基板が複数の軸に沿って膨張される方法も含んでいる。本方法に有用な膨張させる機構によって弾性基板に前歪みを加える手段には、弾性基板の湾曲、圧延、屈曲、平坦化、膨張または他の変形が含まれている。本発明は、弾性基板の温度を上げることにより前歪みを与え、それによって弾性基板の熱膨張を与える手段も含んでいる。
【００４２】
[042]本発明の方法は、伸縮性素子、デバイスおよびデバイスコンポーネントを半導体材料以外の材料から作製することも可能である。本発明は、絶縁体、超電導体、および半金属等の非半導体構造が前歪み弾性基板に移送かつ結合される方法を含んでいる。弾性基板を少なくとも部分的に弛緩させることにより、例えば波形および／または座屈外形プロファイルを有する非半導体構造等の曲面状内表面を有する伸縮性非半導体構造を形成する。本発明のこの態様は、コイル状形態、しわ形態、座屈形態および／または波形形態で与えられた内側および場合によって外側表面等の湾曲構造を有する伸縮性非半導体構造を含む。
【００４３】
[043]本発明の伸縮性半導体、電子デバイスおよび／またはデバイスコンポーネントで有用なフレキシブル基板には、ポリマー基板および／またはプラスチック基板が含まれるがこれに限定されない。伸縮性半導体は、作製中に前歪みを加えて曲面状内表面を形成した弾性基板により支持された１個以上の移送可能な、場合によって印刷可能な半導体素子等の印刷可能半導体構造を備える構成を含む。あるいは、伸縮性半導体が、作製中に前歪みを加えて曲面状内表面を形成した弾性基板とは異なるフレキシブル基板により支持された印刷可能半導体素子等の１個以上の移送可能な半導体構造を備える構成を含む。例えば、本発明は、曲面状内表面を有する半導体構造が弾性基板から異なるフレキシブル基板に移送される伸縮性半導体を含む。
【図面の簡単な説明】
【００４４】
【図１】本発明の伸縮性半導体構造を示す原子間力顕微鏡写真である。
【図２】曲面状内表面を有する半導体構造の拡大図である原子間力顕微鏡写真を示している。
【図３】本発明の伸縮性半導体構造のアレイの原子間力顕微鏡写真を示している。
【図４】本発明の伸縮性半導体構造の光学顕微鏡写真を示している。
【図５】その支持表面上に三次元凹凸パターンを有するフレキシブル基板に結合された半導体構造を有する、本発明の伸縮性半導体構造の原子間力顕微鏡写真を示している。
【図６】本発明の伸縮性半導体素子を作成する例示的な方法を示すフロー図を示している。
【図７】フレキシブルゴム基板により支持された波形の曲面状内表面を有する、長手方向に配列した伸縮性半導体のアレイの画像を示している。
【図８】半導体構造７７６がフレキシブル基板７７７により支持されている、本発明の伸縮性半導体素子の断面画像を示している。図８に示すように、印刷可能半導体構造７７６が周期波の外形プロファイルを有する内表面を有している。
【図９Ａ】伸縮性薄膜トランジスタアレイを作成する例示的な方法を示すフロー図を示している。
【図９Ｂ】弛緩および伸張形態の伸縮性薄膜トランジスタアレイの光学顕微鏡写真を示している。
【図１０】伸縮性単結晶Ｓｉデバイスをエラストマー基板上に構築するためのプロセスの概略図。第１のステップ（上フレーム）は、単結晶Ｓｉまたは完成した一体型デバイス（すなわちトランジスタ、ダイオード等）の薄型（２０〜３２０ｎｍの間の厚さ）素子を従来のリソグラフィ処理を含み、ＳＯＩウエハーの頂部ＳｉおよびＳｉＯ２層をエッチングで作製することがそれに続く。これらの手順後、リボン構造が下層のウエハーにより支持されるが結合されない（上フレーム）。前歪みエラストマー基板（ＰＤＭＳ）をリボンに接触させることにより、これらの材料間で結合が生じる（中央フレーム）。リボンがその表面に結合されたままＰＤＭＳを剥離し、次に前歪みを解放することによって、ＰＤＭＳがその歪み無しの状態に戻る（応力のかかっていない長さＬ）。この弛緩により、リボンにおいて、十分に制御され、高度に周期的な伸縮性波形構造が得られる（下フレーム）。
【図１１】Ａは、ＰＤＭＳ上の波状単結晶Ｓｉリボンの整列アレイの拡大光学画像（幅＝２０μｍ、間隔＝２０μｍ、厚さ＝１００ｎｍ）。Ｂは、図１１のＡに示したアレイからの４個の波状Ｓｉリボンの斜めから見た走査電子顕微鏡写真。波構造の波長および振幅が高度に均一にアレイを横断している。Ｃは、ＡＦＭおよびラマン顕微鏡でそれぞれ測定した、ＰＤＭＳ上の波状Ｓｉリボンに沿った位置の関数としての、表面高さ（上フレーム）およびＳｉラマンピーク（下フレーム）の波数。ラインがデータの正弦曲線近似を示している。Ｄは、ＰＤＭＳの前歪みの所与のレベルに対する、Ｓｉの厚さの関数としての波状Ｓｉリボンの振幅（上フレーム）および波長（下フレーム）。パラメータを近似せずともラインが算出値に対応している。
【図１２】温度の関数としての座屈波長。温度の上昇に伴って波長が若干短くなっているのはＰＤＭＳの熱収縮によるものであり、これによって高い温度で調整された試料について短い波長が得られる。
【図１３】〜０．９％の前歪み値についての、シリコンの厚さの関数としてのピークシリコン歪み。赤の記号は、座屈プロセスを記述する式に基づき波長および振幅を用いて計算された曲げ歪みに対応している。黒の記号は、ＡＦＭにより測定された波長および振幅を用いる点以外で類似の算出値に対応している。
【図１４Ａ】ＰＤＭＳ基板上の波状単結晶Ｓｉリボン（幅＝２０μｍ、厚さ＝１００ｎｍ）の原子間力顕微鏡写真（左フレーム）および凹凸プロファイル（右フレーム、ラインは実験データに正弦曲線を近似したもの）。上、中央、および下部が、ＰＤＭＳがリボンの長さに沿って−７％（圧縮）、０％（非摂動）、および４．７％（伸張）歪んだ際の形状にそれぞれ対応している。
【図１４Ｂ】ＰＤＭＳ基板に加えた歪みの関数としての波状Ｓｉリボンの平均振幅（黒）および波長の変化（赤）（上フレーム）。波長測定のために、異なる基板が伸張（丸）および圧縮（四角）に用いられた。加えた歪みの関数としてのピークＳｉ歪み（下フレーム）。これらのグラフ中のラインは自由近似無しの算出値を表している。
【図１５】ＰＤＭＳ上の波状シリコンリボンの上面ＡＦＭ画像およびリボンの長さに対してある角度で評価されたラインカット。
【図１６】加えた歪みの関数としてのシリコンリボン歪み。赤の記号は、座屈プロセスを記述する式を用いて抽出された波長および振幅を用いて、外形長さの数値積分により計算された歪みに対応している。黒の記号は、波状Ｓｉリボンに沿ったＡＦＭ表面プロファイルにおける表面対水平距離の比から測定された歪みに対応している。
【図１７】Ａは、加えた歪みが−１１％（上）、０％（中央）、および１１％（下）でのＰＤＭＳ基板上の伸縮性単結晶Ｓｉｐ−ｎダイオードの光学画像。アルミニウム領域は薄型（２０ｎｍ）Ａｌ電極に対応し、Ｓｉのピンクおよびグリーンの領域はｎ（ホウ素）およびｐ（リン）ドープ領域に対応している。Ｂは、加えた歪みの様々なレベルで測定された、伸縮性Ｓｉｐｎダイオード用のバイアス電圧の関数としての電流密度。「明」および「暗」と表示されたカーブは周辺光に露光されたデバイスまたは遮光されたデバイスにそれぞれ対応している。実線カーブはモデリング結果を示す。Ｃは、−９．９％、０％、および９．９％の歪みで測定した伸縮性ショットキー障壁ＳｉＭＯＳＦＥＴの電流−電圧特性（ゲート電圧は０Ｖ〜−５Ｖまで１Ｖ刻みで変化させた）。
【図１８】加えた歪みの関数としてのピークシリコン歪み。青のラインはアコーディオン蛇腹モデルに基づいており、黒がやはり座屈機構に従う小さい歪みについての近似である。
【図１９】波状ｐｎダイオードの電気的測定値であり、３個の異なるデバイスにおいて、圧縮（〜５％歪みまで）、伸張（〜１５％歪みまで）、および解放の〜１００サイクルの前（サイクル前）および後（サイクル後）の３個の異なるデバイス（＃１、＃２および＃３）について評価されている。このデータはデバイス特性における系統だった変化を示していない。本発明者らが認めた変動のレベルは、加えた歪みを変化させずに単一のデバイスを繰り返しプローブした場合のレベルに匹敵し、プローブ接点のわずかな差異によるものと思われる。
【図２０】非摂動状態（中央）、圧縮状態（上）および伸張状態（下）におけるショットキー障壁ＭＯＳＦＥＴの光学画像（上フレーム）。デバイスの概略図（下フレーム）。
【図２１】「波状」シリコンショットキー障壁ＭＯＳＦＥＴにおいて異なる加えた歪みで測定された移送曲線。
【図２２】ＰＤＭＳ基板上に「座屈」「波状」ＧａＡｓリボンを作成するステップを示す図である。左下フレームは、ＰＤＭＳとの結合を強めるためのリボンの表面上への薄いＳｉＯ２堆積を示している。この結合により右中央フレームに示す波状ジオメトリが形成される。弱いファンデルワールス結合（および中程度から高いレベルの前歪み）により右上フレームに示すような座屈ジオメトリが得られる。
【図２３】熱膨張により生じた〜１．９％の前歪みで形成されたＰＤＭＳ基板上の波状ＧａＡｓリボンの画像。同じ試料の光学（Ａ）、ＳＥＭ（Ｂ）、三次元ＡＦＭ（Ｃ）および上面ＡＦＭ（Ｄ）画像。ＳＥＭ画像は、試料表面および検出方向間で試料ステージを４５°に傾斜させることにより得られた。（リボン上の点は、犠牲ＡｌＡｓ層からの残留物と思われる）（Ｅ，Ｆ）は、それぞれ（Ｄ）に示した青および緑のラインに沿ってプロットした表面高さプロファイル。
【図２４】Ａは、７．８％の前歪みで形成され、ＰＤＭＳに強く結合され、異なる加えた歪みで収集された、波状ＧａＡｓリボンの光学顕微鏡写真。構造における左右の青のバーは特定のピークをハイライトしている。これらのバー間の距離の変動は加えた歪みへの波長の依存を示している。Ｂは、図２４のＡに示した波状ＧａＡｓリボンについて加えた歪みの関数としての波長変化、黒でプロット、ＰＤＭＳへの埋め込み後の試料Ａのシステムについての同様のデータ赤でプロット。
【図２５】完全なＭＯＳＦＥＴを形成するためのオーム（ソースおよびドレイン）およびショットキー（ゲート）接点と一体化されたＧａＡｓリボンの画像。（Ａ）電極の無いセクション（グレイ）にのみ周期波が形成されることを示す、１．９％の前歪みとＰＤＭＳとの強い結合を用いて形成した波状リボンの光学顕微鏡画像。〜７％の前歪みとＰＤＭＳとの弱い結合を用いて形成した座屈リボンの（Ｂ）光学および（Ｃ）ＳＥＭ画像。（Ｄ）平坦にまるまで伸張した後の（Ｂ）に示した２個の座屈デバイスの光学画像。（Ｅ）ＰＤＭＳに埋め込まれた後、外部から加えた異なる歪み（上から下に５．８３％の圧縮歪み、加えた歪み無し、５．８３％の伸張歪み）を持った（Ｂ）に示した個々のリボンデバイスの１組の光学画像。
【図２６】Ａは、ＰＤＭＳ基板内で作られた異なる歪みを持ったＰＤＭＳスタンプ上のＧａＡｓリボンＭＥＳＦＥＴの光学画像。デバイスがその表面上へ移送される前にＰＤＭＳスタンプに加えた歪みは４．７％であった。Ｂは、図２６のＡに示したデバイスについて、システムに４．７％の伸張歪みを加えた前後のＩ−Ｖ曲線比較。
【図２７Ａ】二次元で伸縮性を示す本発明の伸縮性シリコン半導体の異なる拡大率での画像である。
【図２７Ｂ】二次元で伸縮性を示す本発明の伸縮性シリコン半導体の異なる拡大率での画像である。
【図２７Ｃ】二次元で伸縮性を示す本発明の伸縮性シリコン半導体の異なる拡大率での画像である。
【図２８Ａ】二次元で伸縮性を示す本発明の伸縮性半導体の３つの異なる構造形態の画像である。
【図２８Ｂ】二次元で伸縮性を示す本発明の伸縮性半導体の３つの異なる構造形態の画像である。
【図２８Ｃ】二次元で伸縮性を示す本発明の伸縮性半導体の３つの異なる構造形態の画像である。
【図２９Ａ】弾性基板に熱膨張により前歪みを加えて作製した本発明の伸縮性半導体の画像である。
【図２９Ｂ】弾性基板に熱膨張により前歪みを加えて作製した本発明の伸縮性半導体の画像である。
【図２９Ｃ】弾性基板に熱膨張により前歪みを加えて作製した本発明の伸縮性半導体の画像である。
【図２９Ｄ】弾性基板に熱膨張により前歪みを加えて作製した本発明の伸縮性半導体の画像である。
【図３０】変動する伸張および圧縮条件下において二次元で伸縮性を示す伸縮性半導体の光学画像を示している。
【図３１Ａ】弾性基板に熱膨張により前歪みを加えて作製した二次元で伸縮性を示す伸縮性半導体の光学画像を示している。
【図３１Ｂ】図３１Ａに示した伸縮性半導体の機械的特性に関する実験結果である。
【図３１Ｃ】図３１Ａに示した伸縮性半導体の機械的特性に関する実験結果である。
【発明を実施するための形態】
【００４５】
[075]図面を参照すると、類似の番号は類似の要素を指し、２つ以上の図面に現れる同じ番号は同じ要素を示している。加えて、以下では下記の定義が適用される。
【００４６】
[076]「印刷可能」は材料、構造、デバイスコンポーネントおよび／または基板上または基板内に移送、組み立て、パターニング、組織化および／または集積することが可能な集積機能性デバイスに関連する。本発明の一実施形態では、印刷可能材料、素子、デバイスコンポーネントおよびデバイスを、溶液印刷または乾式転写接触印刷によって、印刷基板上または基板内に移送、組み立て、パターニング、組織化および／または集積することが可能である。
【００４７】
[077]本発明の「印刷可能半導体素子」は、例えば乾式転写接触印刷および／または溶液印刷方法を用いることにより、基板表面に組み立ておよび／または集積されることが可能な半導体構造を備えている。一実施形態では、本発明の印刷可能半導体素子が単一の単結晶、多結晶またはマイクロ結晶無機半導体構造である。この説明のこのような文脈において、単一構造は機械的に接続された特徴を有するモノリシック素子である。本発明の半導体素子は、ドープされていなくてもドープされていてもよく、選択されたドーパントの空間分布を有してもよく、ＰおよびＮ型ドーパントを含む複数の異なるドーパント材料でドープされていてもよい。本発明は、少なくとも１つの約１ミクロン以上の断面寸法を有するマイクロ構造印刷可能半導体素子と、少なくとも１つの約１ミクロン以下の断面寸法を有するナノ構造印刷可能半導体素子とを含む。多くの用途で有用な印刷可能半導体素子は、従来の高温処理手法を用いて生成された高純度結晶半導体ウエハー等の高純度のバルク材料の「トップダウン」処理から生じる素子を備えている。一実施形態では、本発明の印刷可能半導体素子が、導電層、誘電体層、電極、追加の半導体構造またはこれらの任意の組み合わせ等の少なくとも１個の追加デバイスコンポーネントまたは構造に、動作可能に接続された半導体を有する複合構造を備えている。一実施形態では、本発明の印刷可能半導体素子が、伸縮性半導体素子および／または不均一半導体素子を備えている。
【００４８】
[078]「断面寸法」は、デバイス、デバイスコンポーネントまたは材料の断面の寸法を指す。断面寸法は、幅、厚さ、半径および直径を含む。例えば、リボン形状を有する半導体素子は、１つの長さと、厚さおよび幅の２つの断面寸法で特徴付けられる。例えば、円柱形状を有する印刷可能半導体素子は、１つの長さと、断面寸法直径（あるいは半径）により特徴付けられる。
【００４９】
[079]「基板により支持される」は、少なくとも部分的に基板表面上にある構造か、または少なくとも部分的にこの構造と基板表面の間に配置された１個以上の中間構造上にある構造を指す。用語「基板により支持される」は、部分的または完全に基板内に埋め込まれた構造を指すこともある。
【００５０】
[080]「溶液印刷」は、印刷可能半導体素子等の１個以上の構造体がキャリア媒体中に分散され、基板表面の選択された領域に一体となって送られるプロセスを指すように意図されている。例示的な溶液印刷方法では、基板表面の選択された領域への構造体の送達が、パターニング中の基板表面の形態および／または物理的特性に依存しない方法により達成される。本発明で利用可能な溶液印刷方法は、インクジェット印刷、熱転写印刷および毛管現象印刷を含むがこれに限定されない。
【００５１】
[081]「略長手方向に配向され」は、印刷可能半導体素子等の素子の集団の長手方向軸が選択されたアラインメント軸に略平行に配向されるような配向を指す。この定義の文脈において、選択された軸に略平行とは、完全に平行な配向の１０度以内の配向を、より好ましくは完全に平行な配向の５度以内の配向を指す。
【００５２】
[082]「伸縮性」は、材料、構造、デバイスまたはデバイスコンポーネントが破砕せずに変形可能であることを指す。例示的な実施形態では、伸縮性材料、構造、デバイスまたはデバイスコンポーネントは破砕せずに約０．５％超の、用途によって好ましくは破砕せずに約１％超の、用途によってより好ましくは破砕せずに約３％超の変形を受けることができる。
【００５３】
[083]用語「フレキシブル」および「ベンダブル」は、本説明では同義的に用いられ、材料、構造、デバイスまたはデバイスコンポーネントが、材料、構造、デバイスまたはデバイスコンポーネントの破壊点を特徴付ける歪み等の著しい歪みを生じさせる形状変化なしに曲面形状へと変形可能であることを指す。例示的な実施形態では、フレキシブル材料、構造、デバイスまたはデバイスコンポーネントが約５％以上の、用途によって好ましくは約１％以上の、用途によってより好ましくは約０．５％以上の歪みを生じさせることなく、曲面形状へと変形することができる。
【００５４】
[084]用語「座屈」は、薄型素子、構造および／またはデバイスが、素子、構造および／またはデバイスの平面から外に出る方向に曲げることによる圧縮歪みに応じて発生する物理的な変形を指す。本発明は、１個以上の座屈部を含む外形プロファイルを持った１個以上の表面を有する伸縮性半導体、デバイスおよびコンポーネントを含む。
【００５５】
[085]「半導体」は極低温では絶縁体であるが約３００ケルビンの温度では相当の電気伝導性を有する材料である任意の材料を指す。本説明では、用語半導体を用いることはマイクロエレクトロニクスおよび電子デバイスの技術におけるこの用語の使用との整合性を意図している。本発明で有用な半導体は、シリコン、ゲルマニウムおよびダイヤモンド等の単体半導体、ＳｉＣおよびＳｉＧｅ等のIV族化合物半導体、ＡｌＳｂ、ＡｌＡｓ、ＡＩｎ、ＡｌＰ、ＢＮ、ＧａＳｂ、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＮおよびＩｎＰ等III−V族化合物半導体、ＡｌｘＧａ１−ｘＡｓ等のIII−V族三元半導体合金、ＣａＳｅ、ＣｄＳ、ＣｄＴｅ、ＺｎＯ、ＺｎＳｅ、ＺｎＳ、およびＺｎＴｅ等のII−IV族半導体、I−VII族半導体ＣｕＣｌ、ＰｂＳ、ＰｂＴｅおよびＳｎＳ等のIV−VI族半導体、ＰｂＩ２、ＭｏＳ２およびＧａＳｅ等の層半導体、ＣｕＯおよびＣｕ２Ｏ等の酸化物半導体等を含んでもよい。用語半導体は、所与の用途またはデバイスに有用な有益な電子的特性を与える、ｐ型ドープ材料およびｎ型ドープ材料を有する半導体を含んだ１個以上の選択された材料でドープされた真性半導体および外因性半導体を含む。用語半導体は、半導体および／またはドーパントの混合物を含む複合材料を含む。本発明のいくつかの用途で有用な特定の半導体材料には、Ｓｉ、Ｇｅ、ＳｉＣ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＺｎＳｅ、ＺｎＴｅ，ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＰｂＳ，ＰｂＳｅ、ＰｂＴｅ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、およびＧａＩｎＡｓＰが含まれるが、これに限定されない。多孔質シリコン半導体は、発光ダイオード（ＬＥＤ）および固体レーザー等のセンサーおよび発光材料の分野における本発明の用途に有用である。半導体材料の不純物は、半導体材料自体または半導体材料に与えられる任意のドーパント以外の原子、元素、イオンおよび／または分子である。不純物は、半導体材料の電子的特性にマイナスの影響を与えうる半導体材料に存在する望ましくない材料であり、酸素、炭素および重金属を含む金属が含まれるがこれに限定されない。重金属不純物には、周期表上で銅と鉛の間にある元素の族、カルシウム、ナトリウム、およびその全てのイオン、化合物および／または複合体が含まれるがこれに限定されない。
【００５６】
[086]「プラスチック」は、所望の形状へと概して加熱時に成形または型押しおよび硬化可能な、任意の合成または自然発生材料あるいは材料の組み合わせである。本発明のデバイスおよび方法において有用な例示的なプラスチックには、ポリマー、樹脂およびセルロース誘導体が含まれるがこれに限定されない。本説明では、用語プラスチックが、所望の化学的または物理的特性を与えるような構造促進剤、充填剤、ファイバー、可塑剤、安定剤または添加剤等の１つ以上の添加剤を持った１つ以上のプラスチックを含む複合プラスチック材料を含むよう意図されている。
【００５７】
[087]「誘電体」および「誘電体材料」は、本説明において同義的に用いられ、電流に対して高い抵抗を有する物質を指す。有用な誘電体材料にはＳｉＯ２、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ｙ２Ｏ３、ＳｉＮ４、ＳＴＯ、ＢＳＴ、ＰＬＺＴ、ＰＭＮ、およびＰＺＴが含まれるが、これに限定されない。
【００５８】
[088]「ポリマー」は、通常モノマーと呼ばれる複数の反復化学基からなる分子を指す。ポリマーは高い分子量を特徴とすることが多い。本発明で利用可能なポリマーは、有機ポリマーでも無機ポリマーでもよく、アモルファス、半アモルファス、結晶または部分的結晶状態でもよい。ポリマーは、同じ化学組成を有するモノマーを含んでもよいし、コポリマー等の異なる化学組成を有する複数のモノマーを含んでもよい。結合モノマーを有する架橋ポリマーは、本発明のいくつかの用途に特に有用である。本発明の方法、デバイスおよびデバイスコンポーネントで有用なポリマーには、プラスチック、エラストマー、熱可塑性エラストマー、弾塑性物質、サーモスタット、熱可塑性物質およびアクリレートが含まれるがこれに限定されない。例示的なポリマーには、アセタールポリマー、生分解性ポリマー、セルロースポリマー、フッ素ポリマー、ナイロン、ポリアクリロニトリルポリマー、ポリアミドイミドポリマー、ポリイミド、ポリアリレート、ポリベンズイミダゾール、ポリブチレン、ポリカーボネート、ポリエステル、ポリエーテルイミド、ポリアチレン、ポリエチレンコポリマーおよび変性ポリエチレン、ポリケトン、ポリメチルメタクリレート、ポリメチルペンテン、ポリフェニレン酸化物およびポリフェニレン硫化物、ポリフタルアミド、ポリプロピレン、ポリウレタン、スチレン系樹脂、スルホンベース樹脂、ビニルベース樹脂またはこれらの任意の組み合わせが含まれるがこれに限定されない。
【００５９】
[089]「エラストマー」は、伸張または変形可能かつ実質的な永久変形なしに元の形状に戻ることが可能なポリマー材料を指す。エラストマーは、通常ほぼ弾性的な変形を受ける。本発明で有用な弾性基板は、少なくとも部分的に１個以上のエラストマーを含んでいる。本発明で有用な例示的なエラストマーは、ポリマー、コポリマー、ポリマーおよびコポリマーの複合材料または混合物を含んでよい。エラストマー層は、少なくとも１つのエラストマーを含む層を指す。エラストマー層は、ドーパントおよび他の非エラストマー材料を含んでもよい。本発明で有用なエラストマーには、スチレン系材料、オレフィン系材料、ポリオレフィン、ポリウレタン熱可塑性エラストマー、ポリアミド、合成ゴム、ＰＤＭＳ、ポリブタジエン、ポリイソブチレン、ポリスチレンブタジエンスチレン、ポリウレタン、ポリクロロプレンおよびシリコーンが含まれるがこれに限定されない。
【００６０】
[090]「良好な電子的パフォーマンス」および「高いパフォーマンス」は、本説明では同義的に用いられ、電子信号スイッチングおよび／または増幅等の所望の機能性を与える、電界効果移動度、しきい電圧、オン−オフ比等の電子的特性を有するデバイスおよびデバイスコンポーネントを指す。良好な電子的パフォーマンスを示す本発明の例示的な移送可能な、場合によって印刷可能な半導体素子は、１００ｃｍ２Ｖ−１ｓ−１以上の、用途によって好ましくは３００ｃｍ２Ｖ−１ｓ−１以上の固有電界効果移動度を有することができる。良好な電子的パフォーマンスを示す本発明の例示的なトランジスタは、１００ｃｍ２Ｖ−１ｓ−１以上の、用途によって好ましくは３００ｃｍ２Ｖ−１ｓ−１以上の、用途によってより好ましくは８００ｃｍ２Ｖ−１ｓ−１以上の固有電界効果移動度を有することができる。良好な電子的パフォーマンスを示す本発明の例示的なトランジスタは、約５ボルト未満のしきい電圧および／または約１×１０４超のオン−オフ比を有することができる。
【００６１】
[091]「大面積」は、約３６インチ角以上のデバイス作製に用いられる基板の受容面の面積等の面積を指す。
【００６２】
[092]「デバイス電界効果移動度」は、電子デバイスに対応する出力電流データを用いて計算される、トランジスタ等の電子デバイスの電界効果移動度を指す。
【００６３】
[093]「ヤング率」は、材料、デバイスまたは層の機械的特性であり、所与の物質に対する応力と歪みの比を指す。ヤング率は以下の式で与えることができる。
【数１】
2014017495.tif 000003
ここで、Ｅはヤング率、Ｌ０は平衡長さ、ΔＬは加えた応力下での長さ変化、Ｆは加えた力およびＡは力が加えられた面積である。ヤング率は、以下の式によりラメ定数でも表すことができる。
【数２】
2014017495.tif 000004
ここで、λおよびμはラメ定数である。高いヤング率（すなわち「高い弾性率」）および低いヤング率（すなわち「低い弾性率」）が、所与の材料、層またはデバイスにおけるヤング率の大きさの相対的記述子である。本発明では、高いヤング率が低いヤング率よりも用途によって好ましくは約１０倍、他の用途ではより好ましくは約１００倍、さらに他の用途ではより一層好ましくは１０００倍大きい。
【００６４】
[094]以下の説明では、本発明の的確な性質を十分に説明するために、本発明のデバイス、デバイスコンポーネントおよび方法の多数の特定の詳細が示されている。しかしながら、当業者には、これらの特定の詳細がなくても本発明を実施可能であることが明らかである。
【００６５】
[095]本発明は、伸張、圧縮、屈曲、または他の方法で変形された場合に良好なパフォーマンスを得ることが可能な伸縮性半導体および電子回路を提供する。さらに、本発明の伸縮性半導体および電子回路は、完全にフレキシブルな電子および光電子デバイスを提供するために広範囲のデバイス形態に適合することができる。
【００６６】
[096]図１は、本発明の伸縮性半導体構造を示す原子間力顕微鏡写真である。伸縮性半導体素子７００は、支持表面７１０を有するポリマーおよび／または弾性基板等のフレキシブル基板７０５と、曲面状の内表面７２０を有する湾曲半導体構造７１５とを備えている。本実施形態では、湾曲半導体構造７１５の湾曲内表面７２０の少なくとも一部がフレキシブル基板７０５の支持表面７１０に結合されている。曲面状内表面７２０は、内表面７２０に沿った選択された点でも、あるいは内表面７２０に沿った全ての点で支持表面７１０に結合されてもよい。図１に示した例示的な構造は、約１００ミクロンに等しい幅と訳１００ナノメータに等しい厚さを有する単結晶シリコンの湾曲リボンを備えている。図１に示したフレキシブル基板は、約１ミリメータの厚みを有するＰＤＭＳ基板である。曲面状内表面７２０は、リボンの長さに沿って延びる実質的に周期的な波を含んでいる。図１に示したように、波の振幅が約５００ナノメータであり、ピーク間隔はおよそ２０ミクロンである。図２は、曲面状内表面７２０を有する湾曲半導体構造７１５の拡大図である原子間力顕微鏡写真を示す。図３は、本発明の伸縮性半導体構造のアレイの原子間力顕微鏡写真を示す。図３の原子間力顕微鏡写真の解析は、湾曲半導体構造が約０．２７％だけ圧縮されていることを示している。図４は、本発明の伸縮性半導体構造の光学顕微鏡写真を示す。
【００６７】
[097]曲面状内表面７２０の外形プロファイルにより、著しい機械的歪みを受けずに湾曲半導体構造７１５が変形軸７３０に沿って伸縮可能となる。この外形プロファイルにより、著しい機械的損傷または歪みにより生じるパフォーマンスの損失無しに、半導体構造が変形軸７３０に沿った方向以外の方向に湾曲、屈曲または変形可能ともなる。本発明の半導体構造の曲面状表面は、伸縮性、柔軟性および／または曲げ性等の良好な機械的特性、および／または、屈曲、伸張または変形時に良好な電界効果移動度を示す等の良好な電子的パフォーマンスを提供する任意の外形プロファイルを有することができる。例示的な外形プロファイルは、複数の凸部および／または凹部領域、ならびに正弦波、ガウス波、Ａｒｉｅｓ関数、方形波、ローレンツ波、周期波、非周期波またはこれらの任意の組み合わせを含む多種多様な波形を特徴とすることができる。本発明で利用可能な波形は、２または３物理次元について変更することが可能である。
【００６８】
[098]図５は、その支持表面７１０上に三次元凹凸パターンを有するフレキシブル基板７０５に結合された湾曲半導体構造７１５を有する、本発明の伸縮性半導体構造を示す原子間力顕微鏡写真である。この三次元凹凸パターンは、凹部領域７５０と凸部形状７６０から成る。図５に示すように、湾曲半導体構造７１５は、凹部領域７５０内および凸部形状７６０上で支持表面７１０に結合されている。
【００６９】
[099]図６は、本発明の伸縮性半導体構造を作成する例示的な方法を示すフロー図である。この例示的な方法において、膨張状態で前歪みを加えた基板が設けられる。前歪みは、弾性基板の圧延および／または前曲げを含むがこれに限定されない当分野において既知である任意の手段により達成可能である。また、前歪みは、例えば、弾性基板の温度を上げることによって生じる熱膨張等の熱的手段によっても達成可能である。熱的手段による前歪みの利点は、直交する軸等の複数の異なる軸に沿った膨張が達成可能な点である。
【００７０】
[0100]本発明のこの方法で利用可能な例示的な弾性基板は、約１ミリメータに等しい厚さを有するＰＤＭＳ基板である。弾性基板の前歪みは、１本の軸に沿った膨張によっても、あるいは複数の軸に沿った膨張によっても生じさせることができる。図６に示したように、印刷可能半導体素子の内表面の少なくとも一部が、膨張状態で前歪みを加えた弾性基板の外表面に結合されている。結合形成は、半導体表面の内表面間の共有結合により、ファンデルワールス力により、接着剤を用いて、あるいはこれらの任意の組み合わせにより達成することができる。弾性基板がＰＤＭＳ基板である例示的な実施形態では、ＰＤＭＳ基板の支持表面が、シリコン半導体構造との共有結合を容易にするためにその表面から伸びる複数の水酸基を有するように化学修飾されている。図６を参照すると、前歪みを加えた弾性基板と半導体構造との結合後、弾性基板が少なくとも部分的に弛緩した状態へと弛緩される。この実施形態では、弾性基板の弛緩により前記半導体構造の内表面が湾曲され、それによって曲面状の内表面を有する半導体素子が生成される。
【００７１】
[0101]図６に示すように、この作製方法は、場合によって第２の移送ステップおよびオプショナルの結合ステップを含んでおり、曲面状の内表面７２０を有する移送可能な半導体素子７１５が弾性基板から別の基板、好ましくはポリマー基板等のフレキシブル基板に移送される。この第２の移送ステップは、曲面状の内表面７２０を有する半導体構造７１５の露出表面を、半導体素子７１５の露出表面に結合する他の基板の受容面に接触させることにより達成することができる。他の基板への結合形成は、少なくとも部分的に半導体基板の湾曲構造を維持可能な、共有結合、ファンデルワールス力による結合形成、双極子間相互作用、ロンドン力および／または水素結合を含む任意の手段によって達成される。本発明には、移送可能な半導体構造の露出表面と受容表面の間に設けられる接着層、コーティングおよび／または薄膜の利用も含まれる。
【００７２】
[0102]本発明の伸縮性半導体素子は、トランジスタ、ダイオード、レーザー、ＭＥＭＳ、ＮＥＭＳ、ＬＥＤＳおよびＯＬＥＤＳ等の多くの機能性デバイスおよびデバイスコンポーネントに効果的に組み込むことができる。本発明の伸縮性半導体素子は、従来の剛性無機半導体に対してある機能的な利点を有する。第１に、伸縮性半導体素子はフレキシブルであるため、従来の剛性無機半導体よりも屈曲、湾曲および／または変形により生じる構造的な損傷を受けにくい。第２に、湾曲半導体構造が曲面状の内表面を持つように若干機械的に歪みのある状態にあるので、本発明の伸縮性半導体素子が従来の剛性無機半導体よりも高い固有の電界効果移動度を示すことができる。最後に、伸縮性半導体素子はデバイス温度サイクルに応じて自由に伸縮可能なため、良好な熱的特性が得られる可能性がある。
【００７３】
[0103]図７は、長手方向に配列した波状形態を有する伸縮性半導体のアレイの画像を示す。図７に示すように、半導体リボンが周期的な波形態で設けられ、１個のフレキシブルゴム基板により支持されている。
【００７４】
[0104]図８は、半導体構造７７６がフレキシブル基板７７７により支持されている、本発明の伸縮性半導体素子の断面画像を示す。図８に示すように、半導体構造７７６が周期波の外形プロファイルを有する内表面を有する。やはり図８に示すように、周期波形態が半導体構造７７６の断面寸法全体を通って延びている。
【００７５】
[0105]本発明は、伸張、屈曲または変形された際に良好なパフォーマンスが可能な伸縮性電子回路、デバイスおよびデバイスアレイも提供する。上述の伸縮性半導体素子と同様に、本発明は、波構造を示す曲面状内表面等の内表面を有するデバイス、デバイスアレイまたは回路と接触する支持表面を有するフレキシブル基板を備える、伸縮性回路および電子デバイスを提供する。この構造的配置において、デバイス、デバイスアレイまたは回路構造の曲面状内表面の少なくとも一部はフレキシブル基板の支持表面に結合される。本発明のこの態様のデバイス、デバイスアレイまたは回路は、半導体、誘電体、電極、ドープされた半導体および導電体等の複数の集積デバイスコンポーネントを備える多コンポーネント素子である。例示的な実施形態では、約１０ミクロン未満の正味厚さを有するフレキシブル回路、デバイスおよびデバイスアレイの少なくとも一部は、周期波曲面構造を有する複数の集積デバイスコンポーネントを備えている。
【００７６】
[0106]本発明の有用な実施形態では、複数の相互接続されたコンポーネントを備える自立電子回路またはデバイスが提供される。膨張状態で前歪みを加えた弾性基板に、電子回路またはデバイスの内表面が接触され、少なくとも一部が結合されている。前歪みは、弾性基板の圧延および／または前曲げを含むがこれに限定されない当分野において既知である任意の手段により達成可能であり、１本の軸に沿った膨張によっても、あるいは複数の軸に沿った膨張によっても生じさせることができる。結合形成は、電子回路またはデバイスの内表面の少なくとも一部と前歪みを加えた弾性基板の共有結合またはファンデルワールス力により直接、あるいは接着剤または中間接着層を用いることにより達成することができる。前歪みを加えた弾性基板と電子回路またはデバイスとの結合後、弾性基板が少なくとも部分的に弛緩した状態へと弛緩され、これによって半導体構造の内表面が湾曲される。電子回路またはデバイスの内表面が湾曲されることにより、曲面状の内表面が生成され、いくつかの有用な実施形態では周期または非周期波形態を有する。本発明は、電子デバイスまたは回路を備える全てのコンポーネントが周期または非周期波形態中にある実施形態を含む。
【００７７】
[0107]伸縮性電子回路、デバイスおよびデバイスアレイの周期または非周期波形態は、回路またはデバイスの個々のコンポーネントに大きな歪みを生じさせることなくそれらを伸張または湾曲形態に一致させる。本発明のこの態様は、湾曲、伸張または変形状態にある場合に伸縮性電子回路、デバイスおよびデバイスアレイの有用な電子的挙動を提供する。本方法により形成される周期波形態の周期は、（i）回路またはデバイスを備える集積コンポーネントの一群の正味厚さおよび（ii）ヤング率および曲げ剛性等の集積デバイスコンポーネントを含む材料の機械的特性とともに変動することがある。
【００７８】
[0108]図９Ａは、伸縮性薄膜トランジスタアレイを作成する例示的な方法を示すフロー図である。図９Ａに示すように、自立印刷可能薄膜トランジスタアレイが本発明の手法を用いて提供される。薄膜トランジスタアレイは、トランジスタの内表面を露出させて乾式移送接触印刷法によりＰＤＭＳ基板に移送される。露出された内表面は、次に膨張状態にある室温で硬化され前歪みを加えたＰＤＭＳ層と接触される。これに続く前歪みＰＤＭＳ層の完全硬化によりトランジスタの内表面を前歪みＰＤＭＳ層に結合する。前歪みＰＤＭＳ層は、冷却されて少なくとも部分的に弛緩状態とされる。ＰＤＭＳ層の弛緩により周期波構造をアレイ内のトランジスタに導入し、これによってそれらを伸縮自在とする。図９Ａの挿入図は、本方法により作成された伸縮性薄膜トランジスタアレイの原子間顕微鏡写真である。この原子間顕微鏡写真は、伸張または変形状態で良好な電子的パフォーマンスをもたらす周期波構造を示している。
【００７９】
[0109]図９Ｂは、弛緩および伸張形態の伸縮性薄膜トランジスタアレイの光学顕微鏡写真を示す。アレイ上で約２０％の正味歪みを生成するようにアレイを伸張すると、薄膜トランジスタは破砕も損傷も受けない。弛緩形態から歪み形態への移行が可逆的なプロセスとして観察された。図９Ｂは、伸縮性薄膜トランジスタが弛緩および伸張形態のいずれにおいても良好なパフォーマンスを示す、ゲート電極に印加されたいくつかの電位についてのドレイン電流対ドレイン電圧のプロットも示す。
【００８０】
［実施例１］ゴム基板上での高パフォーマンスエレクトロニクスのための伸縮性単結晶シリコン
[0110]本発明者らは、マイクロスケールで周期的な波状ジオメトリ形状の構造をもったサブミクロン単結晶素子からなる伸縮性シリコンを生成した。弾性基板により支持されると、この「波状」シリコンは、シリコンを損傷させることなく大きな歪みレベルまで可逆的に伸縮可能である。波の振幅および周期がこの変形を吸収するように変化し、それによってシリコン自体の相当な歪みを回避する。シリコンと直接一体化された誘電体、ドーパントのパターン、電極、およびその他の素子により、同様の大きな歪みレベルまで伸縮可能な、完全に形成された、高性能「波状」金属酸化物半導体電界効果トランジスタ、ｐｎダイオード、および他の電子回路用デバイスが得られる。
【００８１】
[0111]エレクトロニクスの進歩は、主に回路の動作速度および集積密度を上げ、回路の電力消費を下げ、表示システムについては、大面積カバレージを可能とするための努力によって促進されている。比較的最近の方向性は、これまでにない基板上に高性能回路を形成可能とする方法および材料を開発しようとするものである：ペーパー状ディスプレイおよび光学スキャナ用の柔軟なプラスチック基板、焦点面アレイ用の球状曲面支持体、組み込み型ロボットセンサ用の心地よい外皮等の特異な形状因子。薄膜形状に加工されて薄い基板シート上または基板積層のニュートラルな機械的平面に配置されると、多くのエレクトロニクス材料が良好な柔軟性を提供することが可能である。これらのケースでは、曲げる間に活性材料に生じた歪みが破砕を引き起こすのに必要な通常のレベル（〜１％）を十分下回るもあり得る。完全な伸縮性は、より一層困難な特性であるが、動作時に屈曲し、伸張し、または曲げの究極のレベルまで達することが可能なデバイス、あるいは複雑な曲線のある形状を持った支持体と同じ形状に巻き付けることが可能なデバイスのために必要とされる。これらのシステムでは、回路レベルの歪みが、特に既存の用途向けに適切に開発された材料など、ほぼ全ての既知のエレクトロニクス材料の破砕限界を超える可能性がある。この問題は、剛性の絶縁された島状体により支持された（トランジスタ等の）電子コンポーネントを伸縮可能な導線を用いて相互接続する回路で、ある程度までは回避可能である。比較的低いカバレージでの能動エレクトロニクスで達成可能な用途に最適であるが、この方策で有望な結果を得ることができる。本発明者らは、マイクロメータスケールの周期的な「波」状ジオメトリを有する高品質の単結晶Ｓｉの薄膜において伸縮性が直接達成される、異なるアプローチを報告する。これらの構造は、材料自体の潜在的な破壊歪みよりもむしろ波の振幅および波長の変化によって大きな圧縮および伸張歪みを吸収する。このような伸縮性波状Ｓｉ素子を誘電体、ドーパントのパターン、および金属薄膜と一体化することにより、高性能で伸縮自在な電子デバイスが得られる。
【００８２】
[0112]図１０は、波状単結晶Ｓｉリボンをエラストマー（ゴム）基板上に作製する手順を示している。第１のステップ（上フレーム）は、シリコンオンインシュレータ（ＳＯＩ）ウエハー上にレジスト層を規定するためのフォトリソグラフィを含み、頂部Ｓｉの露出部分を除去するためのエッチングがこれに続く。アセトンでレジストを除去したら、次に埋め込みＳｉＯ２層を濃フッ酸でエッチングし、下地のＳｉ基板からリボンを分離する。リボンの両端がエッチング液で洗い落とされないようにウエハーに接続している。レジストラインの幅（５〜５０μｍ）および長さ（〜１５ｍｍ）がリボンの寸法を規定する。ＳＯＩウエハー上の頂部Ｓｉの厚さ（２０〜３２０ｎｍ）がリボンの厚さを規定する。次のステップ（中央フレーム）では、平坦なエラストマー基板（（ポリジメチルシロキサン）（ＰＤＭＳ）１〜３ｍｍ厚）が弾性的に伸張されてリボンと共形接触される。ＰＤＭＳを剥離することにより、ウエハーからリボンを浮かせ、ＰＤＭＳ表面に付着したままとする。ＰＤＭＳの歪み（すなわち前歪み）を解放することによって、表面が変形して明瞭に規定された波がＳｉおよびＰＤＭＳ表面に形成される（図１１のＡおよびＢ）。凹凸のプロファイルが正弦曲線であり（上フレーム、図１１のＣ）、Ｓｉの厚さおよびＰＤＭＳにおける前歪みのレベルに応じて５〜５０μｍの間の周期性および１００ｎｍ〜１．５μｍの間の振幅を持つ。任意のシステムについて、波の周期および振幅は大きい面積（〜ｃｍ２）にわたって〜５％の範囲内で一様である。リボン間のＰＤＭＳの平坦な形態および隣接するリボンの波に相関位相が無いことにより、リボンが機械的に強くは結合されていないことが示唆される。図１１のＣ（下フレーム）はＳｉピークのマイクロラマン測定を示しており、波状リボンの１個に沿った距離の関数として測定される。この結果は応力分布についての洞察を与えるものである。
【００８３】
[0113]このような静的波状構成における挙動は、半無限低弾性率支持体上の均一薄膜高弾性率層における初期座屈ジオメトリの非線形解析と一致する。
【数３】
2014017495.tif 000005
ここで、
【数４】
2014017495.tif 000006
が座屈の臨界値、座屈歪みεｐｒｅは前歪みのレベル、λ０は波長、Ａ０は振幅である。ポアソン比がν、ヤング率がＥ、添え字がＳｉまたはＰＤＭＳの特性を示している。Ｓｉの厚さはｈである。この処理は作製された波状構造の多くの特徴を捉えている。例えば、図１１のＤは、前歪み値が固定されていれば（これらのデータについて〜０．９％）、波長および振幅がともにＳｉ厚に線形的に依存することを示している。波長は前歪みのレベルに依存しない（図１２）。さらに、ＳｉおよびＰＤＭＳの文献値（２８，２９）を用いた機械的特性の計算（ＥＳｉ＝１３０ＧＰａ、ＥＰＤＭＳ＝２ＭＰａ、νＳｉ＝０．２７、νＰＤＭＳ＝０．４８）により、測定値の〜１０％（最大偏差）以内の振幅および波長が得られる。（原子間力顕微鏡（ＡＦＭ）により測定された表面距離から決定された）その実際の長さに対する（波長から決定された）リボンの有効長の比から算出された「リボン歪み」により、〜３．５％までの前歪みについて、ＰＤＭＳにおける前歪みとほぼ等しい値が得られる。Ｓｉ自体におけるピーク（すなわち最大）歪み（これを本発明者らはＳｉ歪みと呼ぶ）は、波が存在し、且つ臨界歪み（ここで考察しているケースについて〜０．０３％）が曲げに関連したピーク歪みと比較して小さい歪みである場合に、κを曲率としたときのκｈ/２に応じた波の極値でのリボンの厚さおよび曲率半径から推定可能である。図１１のデータについて、ピークＳｉ歪みは〜０．３６（±０．０８％）であり、リボン歪みの１／２より小さい。このＳｉ歪みは全てのリボンの厚さ、任意の前歪み（図１３）について同じである。結果得られるピークＳｉ歪みは実質的にリボン歪みより小さいという機械的な利点が、伸縮性を達成するために非常に重要である。座屈薄膜は、（ここで述べたように、予備成形され、転写された単結晶素子およびデバイスとは対照的に）ＰＤＭＳ上に蒸着またはスピンキャスティングされた金属および誘電体においても観察されている。
【００８４】
[0114]作成後のエラストマー基板に加えられた圧縮および伸張歪みに対する波状構造の動的応答が、伸縮性電子デバイスに最も重要である。このプロセスの機構を明らかにするために、本発明者らは、力がＰＤＭＳに加えられてリボンの長さに平行に圧縮または伸張する際の波状Ｓｉリボンのジオメトリを測定した。この力は、ポアソン効果によってリボンに沿った方向および直交する方向の両方に歪みを生じさせる。直交歪みは主としてリボン間の領域におけるＰＤＭＳの変形をもたらす。一方、リボンに沿った歪みはこの波の構造における変化によって吸収される。図１４Ａの三次元高さ画像および表面プロファイルは、圧縮された、摂動を受けない、および伸張された代表的な状態を示している（サンプル上の若干異なる位置から収集されている）。これらおよび他のケースにおいて、変形の間、リボンはその正弦曲線（図１４Ａの右手パネルのライン）形状を維持するが、リボン間の領域により規定されたように（図１５）、波構造のおよそ半分がＰＤＭＳ表面の非摂動位置の下にある。図１４Ｂは、非摂動状態（ゼロ）に対する圧縮方向（負方向）および伸張方向（正方向）に加えた歪みについての波長および振幅を示している。このデータは、多数（＞５０）のリボンから点ごとに収集された平均ＡＦＭ測定値に対応する。加えた歪みは、測定されたＰＤＭＳ基板の両端距離変化から決定された。ＡＦＭによる直接表面測定が、正弦曲線波形状から推定される閉曲線積分と同様に、ここで考察しているケースについて加えた歪みがリボン歪みと等しい（図１６）ことを示している。（前歪み−臨界歪みより大きい伸張歪みで持続する小振幅（＜５ｎｍ）波が、初期の座屈プロセス中のＳｉのわずかな滑りから生じる可能性がある。この小（ゼロ）振幅状態で計算したピークＳｉ歪みおよびリボン歪みは、実効値を過小に見積もっている。）この結果は、加えた歪みに対する波状リボンの物理的に異なる２つの応答であることを示している。伸張状態では、波が非直観的に展開する。波長は加えた歪みで感知できるほどには変化せず、これは前座屈機構と一致する。代わりに、振幅の変化が歪みを吸収する。この場合には、ＰＤＭＳが伸張されるにつれてＳｉ歪みが減少し、加えた歪みが前歪みと等しくなると〜０％に達する。これに対して、圧縮状態では、加えた歪みが増加するにつれて波長が小さくなり振幅が大きくなる。この機械的応答は、アコーディオンの蛇腹に似ており、伸張状態の挙動とは質的に異なる。圧縮中、波の山と谷で曲率半径が減少するため、Ｓｉ歪みは加えた歪みで増加する。しかしながら、図１４Ｂに示すように、Ｓｉ歪みの増加率および大きさともにリボン歪みに比べて非常に低い。これらの機構が伸縮性を可能にする。
【００８５】
[0115]波状ジオメトリと一致する歪みの状態での全応答は、波長λが以下の式に従う初期の座屈状態におけるその値λ０および加えた歪みεａｐｐｌｉｅｄに依存する式により定量的に記述可能である。
【数５】
2014017495.tif 000007
この伸張／圧縮の非対称性が、例えば、圧縮中に形成される、ＰＤＭＳとＳｉの隆起した領域の間のわずかな可逆的分離から生じうる。このケースについて、この非対称的挙動を示さないシステムと同様に、波の振幅Ａが、伸張および圧縮のいずれについても、低めの歪み（＜１０〜１５％）で有効な１つの式で与えられる。
【数６】
2014017495.tif 000008
ここで、Ａ０は初期の座屈状態に対応する値である。図１４Ａに示したように、これらの式によりパラメータの近似がなくとも実験と量的な一致が得られる。伸張／圧縮歪みを吸収する波性が存続すると、ピークＳｉ歪みが曲げ項に支配され、以下の式で与えられる。
【数７】
2014017495.tif 000009
これは、図１４Ｂの曲率から測定された歪みとよく一致する（図１８も参照）。このような解析式は、システムがＳｉを破壊せずに持ちこたえられるような加える歪みの範囲を規定するのに役立つ。０．９％の前歪みについて、Ｓｉ破損歪みが（圧縮または伸張のいずれかに対して）〜２％だとすると、この範囲は−２７％〜−％２９である。前歪みのレベルを制御して、この歪みの範囲（すなわち、およそ３０％）により所望の圧縮および伸張変形性の度合いのバランスをとる。例えば、３．５％の前歪み（本発明者らが考察する最大値）により−２４％〜５．５％の範囲が得られる。このような計算は、変形の究極レベルでも加えた歪みがリボン歪みに等しいことを仮定している。実験的には、リボン両端部外側およびリボン間のＰＤＭＳが歪みを吸収することができるため、これらの推定を上回ることが多く、加えた歪みはリボンに完全には移送されない。
【００８６】
[0116]本発明者らは、作製手順（図１０、上フレーム）の開始に、従来の処理技法を用いてＳｉ、薄膜金属接点、および誘電体層にドーパントのパターンを規定する追加のステップを含めることによって、機能的で伸縮性のデバイスを作り出した。それぞれこの方法で作製された二および三端子デバイス、ダイオード、ならびにトランジスタが、回路用の基本構成要素に高度な機能性を与える。一体型リボンデバイスがまずＳＯＩから持ち上げられて下に形成されたＰＤＭＳスラブ上に移送され、次に前歪みＰＤＭＳ基板に移送される二重移送プロセスが、プローブ用に露出した金属接点を持った波状デバイスを生成した。図１７のＡおよびＢは、ＰＤＭＳに様々なレベルの歪みを加えた伸縮性ｐｎ接合ダイオードの光学画像および電気的応答を示している。本発明者らは、伸張または圧縮時に、デバイスの電気的特性にデータの分散の範囲内までの系統だった変動は認めなかった。曲線の偏差は主にプローブ接点の質のばらつきによるものである。予想通りに、これらのｐｎ接合ダイオードは、通常の整流デバイスとしての使用以外にも（逆バイアス状態で）光検出器としてまたは光電池デバイスとして用いることが可能である。〜−１Ｖの逆バイアス電圧で光電流密度が〜３５ｍＡ／ｃｍ２となる。順バイアスでは、短絡回路電流密度および開回路電圧がそれぞれ〜１７ｍＡ／ｃｍ２および０．２Ｖとなり、これにより０．３の充てん比が得られる。応答の形状は、モデリング（図１７のＢの実線カーブ）と一致する。デバイス特性は、圧縮、伸張、および解放の〜１００サイクル後であっても実質的に変化しない（図１９）。図１７のＣは、ｐｎダイオードに用いたのと同様の手順で一体化されたゲート誘電体としての熱ＳｉＯ２の薄層（４０ｎｍ）を持って形成された、伸縮性波状Ｓｉショットキー障壁金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の電流−電圧特性を示している（３３）。この波状トランジスタの電気的測定値から抽出されたデバイスパラメータ（直線移動度〜１００ｃｍ２／Ｖｓ（接触制限されやすい）、しきい値電圧〜−３Ｖ）は、同じ処理条件下でＳＯＩウエハー上に形成されたデバイスのパラメータに匹敵する（図２０および２１）。ｐｎダイオードと同様に、これらの波状トランジスタは、デバイスを損傷させたり実質的にその電気的特性を変化させることなく、歪みの大きなレベルまで可逆的に伸張および圧縮が可能である。ダイオードとトランジスタのいずれにおいても、デバイスの両端の外側へのＰＤＭＳの変形により、デバイス（リボン）歪みが加えた歪みよりも小さくなる。全体の伸縮性がデバイスの伸縮性とこの種のＰＤＭＳの変形の複合効果から得られる。ここで考察しているよりも大きな圧縮歪みでは、プローブを困難にするようにＰＤＭＳが曲がる傾向があった。より大きな伸張歪みでは、Ｓｉの厚さ、リボンの長さ、およびＳｉおよびＰＤＭＳ間の結合強度に応じて、リボンが破壊されるか滑って無傷のままのいずれかとなる。
【００８７】
[0117]これらの伸縮性ＳｉＭＯＳＦＥＴおよびｐｎダイオードは、形成が可能な波状電子デバイスの多くの種類のうちの２つに過ぎない。完成した回路シートまたは薄型Ｓｉプレートは、１軸または２軸性伸縮性波状ジオメトリにも構成可能である。波状ダイオード独特の機械的特性に加えて、多くの半導体で起こることだが、歪みを電子特性に結びつけることにより、機械的に調節可能な歪みの周期変動を生かすデバイス構造を設計し、特異な電子的応答を達成する機会が得られる可能性がある。これらおよび他の分野は、将来の研究が期待できそうである。
材料および方法
【００８８】
[0118]試料調製：シリコンオンインシュレータ（ＳＯＩ）ウエハーは、Ｓｉ基板（Ｓｏｉｔｅｃ社）上のＳｉＯ２（厚さ１４５ｎｍ、１４５ｎｍ、２００ｎｍ、４００ｎｍ、４００ｎｍまたは１μｍ）上のＳｉ（厚さ２０、５０、１００、２０５、２９０または３２０ｎｍ）から成っていた。あるケースでは、本発明者らはＳｉ（信越化学工業）上のＳｉ（厚さ〜２．５μｍ）およびＳｉＯ２（厚さ〜１．５μｍ）のＳＯＩウエハーを用いた。全てのケースにおいて、頂部Ｓｉ層は５〜２０Ωｃｍの抵抗率を有し、ホウ素（ｐ型）またはリン（ｎ型）でドープされていた。これらＳＯＩウエハーの頂部Ｓｉ層は、フォトリソレジスト（ＡＺ  ５１２４フォトレジスト、Ｋａｒｌ  Ｓｕｓｓ社  ＭＪＢ−３接触式マスクアライナ）および反応性イオンエッチング（ＲＩＥ）によりパターニングされてＳｉリボン（５〜５０μｍ幅、１５ｍｍ長）を規定する（プラズマ熱ＲＩＥ、ＳＦ６  ４０ｓｃｃｍ、５０ミリトール、１００Ｗ）。ＳｉＯ２層はＨＦ（４９％）内でアンダーカットエッチングにより除去されるが、エッチング時間は主にＳｉリボンの幅に依存する。横方向エッチング速度は通常２〜３μｍ／ｍｉｎである。（ポリジメチルシロキサン）（ＰＤＭＳ）エラストマー（Ｓｙｌｇａｒｄ  １８４，Ｄｏｗ  Ｃｏｒｎｉｎｇ社）のスラブが基剤と硬化材を１０：１の重量比で混合し、７０℃で２時間超または室温で１２時間超硬化することにより調製された。
【００８９】
[0119]これらのＰＤＭＳの平坦なスラブ（厚み１〜３ｍｍ）は、エッチングされたＳＯＩウエハーのＳｉと共形接触されて波状構造を生成する。この接触（ウエハーからの分離後の収縮がこれに続く）に先立って、ＰＤＭＳの制御された膨張を生じさせる任意の方法を用いることが可能である。本発明者らは、３つの異なる手法を検討した。第１の手法では、ＳＯＩ基板に接触した後のＰＤＭＳの機械的圧延が前歪みを生じさせた。波状構造はこのような方法で作ることもできるが、それらは不均一な波周期および振幅を有する傾向がある。第２の手法では、接触前にＰＤＭＳ（熱膨張率＝３．１×１０−４Ｋ−１）を３０℃〜１８０℃の間の温度まで加熱し、ＳＯＩからの分離後に冷却することにより、再現性の高い方法で大面積にわたって優れた均一性を持った波状Ｓｉ構造を生成した。この方法を用いて、本発明者らは、温度を変化させることによりＰＤＭＳにおける前歪みレベルを非常に正確に制御することができた（図１２）。第３の方法は、ＳＯＩとの接触前に機械的ステージで伸張されたＰＤＭＳを用いて、分離後に物理的に解放した。熱的アプローチと同様、この方法は良好な均一性と再現性を可能とするが、熱的方法と比較して前歪みレベルを微調整することが難しい。
【００９０】
[0120]ｐｎ接合ダイオードおよびトランジスタ等のデバイスについては、電子ビーム蒸着され（Ｔｅｍｅｓｃａｌ社  ＢＪＤ１８００）フォトリソグラフィパターニング（エッチングまたはリフトオフにより）された金属層（Ａｌ、Ｃｒ、Ａｕ）が接点およびゲート電極として働く。スピンオンドーパント（ＳＯＤ）（ｐ型にはＢ−７５Ｘ，  米国Ｈｏｎｅｙｗｅｌｌ社、ｎ型にはＰ５０９，米国Ｆｉｌｍｔｒｏｎｉｃｓ社）を用いてシリコンリボンをドープした。ＳＯＤ材料は、まず前もってパターニングされたＳＯＩウエハー上にスピンコーティングされる（４０００ｒｐｍ、２０ｓ）。プラズマ化学気相成長法（ＰＥＣＶＤ）（プラズマ熱）により調製された二酸化ケイ素層（３００ｎｍ）をＳＯＤ用のマスクとして用いた。９５０℃で１０秒間加熱した後、ＳＯＩウエハー上のＳＯＤおよびマスキング層の両方を６:１緩衝酸化物エッチング液（ＢＯＥ）を用いてエッチング除去した。トランジスタデバイスについては、（１１００℃で１０〜２０分の炉内高純度酸素流を用いたドライ酸化により２５ｎｍと４５ｎｍの間の厚さに）熱的成長させた二酸化ケイ素をゲート誘電体に設けた。ＳＯＩ上の全てのデバイス処理ステップを完了した後、集積デバイス構造を持ったＳｉリボン（通常５０μｍ幅、１５ｍｍ長）をフォトレジスト（ＡＺ５２１４またはＳｈｉｐｌｅｙ  Ｓ１８１８）により被覆して、下層のＳｉＯ２をＨＦエッチングする間のデバイス層を保護した。フォトレジスト層を酸素プラズマにより除去した後、平坦なジオメトリにおいて、ＳＯＩ基板からリボンデバイスを分離するのに前歪みが無い平坦なＰＤＭＳ（７０℃、４時間超）スラブを用いた。部分的に硬化したＰＤＭＳのスラブ（基剤および硬化剤の混合後室温で１２時間超）が、完全に硬化したＰＤＭＳ上のＳｉリボンデバイスに接触される。部分的に硬化したＰＤＭＳスラブの硬化を（７０℃で加熱して）完了した後、このスラブを除去することにより、デバイスを当初のＰＤＭＳスラブからこの新たなＰＤＭＳスラブに移送する。分離および解放により波状デバイスが生じるように、室温への冷却に伴う収縮により前歪みが生じる。プローブ用に電極が露出されている。
【００９１】
[0121]測定：原子間力顕微鏡（ＡＦＭ）（ＤＩ−３１００，  Ｖｅｅｃｏ社）を用いて波の特性（波長、振幅）を精密に測定した。取得した画像から、波状Ｓｉに沿った部分的なプロファイルを測定し統計的に解析した。自作の伸張ステージをＡＦＭおよび半導体パラメータ解析器（Ａｇｉｌｅｎｔ社，  ５１５５Ｃ）とともに用いて、波状Ｓｉ／ＰＤＭＳの機械的および電気的応答を測定した。Ｊｏｂｉｎ  Ｙｖｏｎ社ＨＲ  ８００分光光度分析装置で、Ｈｅ−Ｎｅレーザーからの６３２．８ｎｍの光を用いてラマン測定を行った。波状Ｓｉに沿って１μｍ間隔で、焦点をＳｉの上面上の焦点位置を維持するように調整して、Ｓｉラマンピーク強度に基づきラマンスペクトルを測定した。測定したスペクトルをローレンツ関数で近似してピーク波数の位置を特定する。ピーク波数が顕微鏡の焦点位置に若干依存するので、ラマン測定の結果は応力分布に質的洞察を与えるに過ぎない。
【００９２】
[0122]外形長、リボン歪みおよびシリコン歪みの算出：実験結果は、ここで検討している材料およびジオメトリの範囲について、波状Ｓｉがシンプルな正弦関数、すなわちｙ＝Ａｓｉｎ（ｋｘ）（ｋ＝２π／λ）により正確に表現可能であることを示している。そこで外形長は
【数８】
2014017495.tif 000010
として算出可能である。波状Ｓｉのリボン歪みは、
【数９】
2014017495.tif 000011
を用いて算出した。ピークシリコン歪みは波の山および谷で発生し、
【数１０】
2014017495.tif 000012
を用いて算出可能である。ここでｈはＳｉの厚さ、Ｒｃは山または谷での曲率半径であり、
【数１１】
2014017495.tif 000013
により与えられ、ここでｎは整数でありｙ”はｙのｘについての二次導関数である。この正弦関数近似を実際の形状に用いると、シリコンピーク歪みは
【数１２】
2014017495.tif 000014
により与えられる。図１２は、前歪みを生じさせる温度の関数として波長を示す。図１３に示すように、波の振幅および波長が厚みに線形依存するので（Ａ〜ｈ、λ〜ｈ）、ピーク歪みはＳｉ厚さｈに依存しない。図１５は、波状構造がリボン間のＰＤＭＳ表面のレベルに対してほぼ等しい上方および下方への変位を含むことを示す。ここで考察するシステムについては、シリコンリボン歪みが加えた歪みに等しい（図１６）。
【００９３】
[0123]アコーディオン蛇腹モデル：シリコンを圧縮状態でＰＤＭＳから分離可能である場合、システムは座屈機構よりもむしろアコーディオン蛇腹機構により支配される。蛇腹のケースでは、加えた圧縮歪みεａｐｐｌｉｅｄに対する波長がλ０（１＋εａｐｐｌｉｅｄ）であり、ここでλ０は、式（２）により説明されたように、歪み無し形態の波長である。シリコンリボンの外形長が圧縮歪みの前後でほぼ同じであるため、本発明者らは、波の振幅Ａを決定するのに以下の関係を用いることができる。
【数１３】
2014017495.tif 000015
この式はＡ０／λ０＜＜１について漸近解
【数１４】
2014017495.tif 000016
を有する。小さい圧縮歪みでは、この式が式（３）に縮小される。これはＳｉをＰＤＭＳから分離不可能であり、システムが座屈機構に従う場合にも適用される。ピークシリコン歪みは以下の式で与えられる。
【数１５】
2014017495.tif 000017
比較的小さい圧縮歪みについては、この式が式（４）とほぼ同じになる。ピークシリコン歪みは、比較的小さい加える歪みの限界において、波の振幅と同様、蛇腹および座屈モデルのいずれについても類似の関数形式を有する。図１８は上記式により計算され、式（４）に従うピーク歪みを示している。
【００９４】
[0124]デバイス特性：波状ｐｎ接合ダイオードおよびトランジスタを電気的に特徴付けるために、半導体パラメータ解析器（Ａｇｉｌｅｎｔ社，  ５１５５Ｃ）および従来のプローブステーションを用いた。光強度測定器（Ｏｐｈｉｒ  Ｏｐｔｏｎｉｃｓ社、レーザーパワーメータＡＮ／２）により測定した〜１Ｗ／ｃｍ２の照射強度下で、ｐｎダイオードの光応答を測定した。本発明者らは、機械的ステージを用いて伸張および圧縮中およびその後のデバイスを測定した。プロセスの可逆性を検討するための手段として、本発明者らは、周囲光において圧縮（〜５％歪みまで）、伸張（〜１５％歪みまで）、および解放の〜１００サイクル前後に３個の異なるｐｎダイオードを測定した。図１９がその結果を示している。図２０および２１は、波状トランジスタからの画像、概略図およびデバイス測定値を示している。
【００９５】
［実施例２］エラストマー基板上での高パフォーマンスエレクトロニクスのためのＧａＡｓの座屈波状リボン
[0125]サブミクロン範囲の厚さおよび明瞭な「波状」および／または「座屈」ジオメトリを持った単結晶ＧａＡｓリボンが作製される。得られる構造は、エラストマー基板の表面上または基板中に埋め込まれて、ＧａＡｓ自体のものより１０倍超大きい＞１０％の歪みまでの可逆的な伸張性および圧縮性を示す。これらの構造を有するＧａＡｓリボン上にオームおよびショットキー接点を組み込むことにより、高パフォーマンス伸縮性電子デバイス（例えば金属−半導体電界効果トランジスタ）が達成可能である。この種の電子システムは、単独でも、あるいは同様に設計されたシリコン、誘電体および／または金属材料と組み合わせて、伸縮性、極度の柔軟性または複雑な曲線形状の表面に合致する能力と共に高周波動作が求められる用途向けの回路を形成するのに使用可能である。
【００９６】
[0126]従来のマイクロエレクトロニクスにおけるパフォーマンス能力は、主に速度、出力効率および集積レベルの点で測定される。他の、比較的最近のエレクトロニクスの形式における進歩は、その代わりに今までにない基板（例えば、低コストプラスチック、フォイル、ペーパー）上の集積を達成する能力または大面積をカバーする能力により促進される。例えば、Ｘ線医療診断の新たな形式が、身体を共形で包み込み所望の組織をデジタル撮像する大面積撮像装置で達成可能である。各種表面および表面形状上に展開可能な軽量、壁大のディスプレイまたはセンサーにより、建築設計向けの新たな技術が提供される。小有機分子、ポリマー、アモルファスシリコン、多結晶シリコン、単結晶シリコンナノワイヤおよびマイクロ構造リボンを含む各種材料が、これらまたは他の用途に対応する可能性を持ったタイプの薄膜エレクトロニクスの半導体チャネルとして機能するように検討されてきた。これらの材料により、広範囲にわたる（すなわち１０−５〜５００ｃｍ２／Ｖ・ｓ）移動度を持ち、フレキシブル基板上で機械的に湾曲可能な薄膜形式のトランジスタが可能となる。大口径干渉合成開口レーダー（ＩｎＳＡＲ）および高周波監視システム等の高速動作が求められる用途には、ＧａＡｓまたはＩｎＰ等のより高い移動度を持った半導体が必要とされる。単結晶化合物半導体の脆弱性が、高速、フレキシブルトランジスタをそれで作製するために克服すべき多くの作製課題を生み出す。本発明者らは、高品質バルクウエハーから作成した印刷ＧａＡｓワイヤアレイを用いて、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）をプラスチック基板上に構築するための実際的なアプローチを確立する。これらのデバイスは、中程度規模のデバイス（例えばミクロンゲート長）であっても優れた機械的柔軟性と２ＧＨｚに近いｆＴを示す。この例は、曲げ性だけでなくＧａＡｓ自体の固有降伏点（−２％）を大幅に上回る（〜１０％）歪みレベルまでの機械的伸縮性をももたらす特殊なジオメトリで設計された（ワイヤデバイスとは対照的な）ＧａＡｓリボンベースＭＥＳＦＥＴを実証する。得られたタイプの伸縮性高パフォーマンス電子システムは、極度に高いレベルの曲げ性および曲線表面に共形で組み込まれる能力をもたらす。このＧａＡｓシステム例は、本発明者らが述べた「波状」シリコンを（i）実際問題としてＳｉと比べてずっと機械的に脆弱な材料であるＧａＡｓにおける伸縮性を実証する点、（ii）前述の「波状」形態とともに、またはそれとは別個に伸縮性のために利用可能な新たな「座屈」ジオメトリを導入する点、（iii）新種の伸縮性デバイス（すなわち、上記ＭＥＳＦＥＴ）を実現する点ならびに（iv）圧縮／伸張状態でシリコンにおいて達成されたよりもより大きい範囲にわたってより大きな対称性をもった伸縮を実証する点の４つの重要な点で進展させるものである。
【００９７】
[0127]図２２は、ポリジメチルシロキサン（ＰＤＭＳ）から成るエラストマー基板上で伸縮性ＧａＡｓリボンを作成するステップを示す。このリボンは、ＧａＡｓの高品質バルクウエハーから多数のエピタキシャル層をもって生成される。このウエハーは、２００ｎｍ厚のＡｌＡｓ層を（１００）半絶縁性ＧａＡｓ（Ｓｉ−ＧａＡｓ）ウエハー上で成長させ、次に１５０ｎｍ厚のＳｉ−ＧａＡｓ層と１２０ｎｍ厚でキャリア濃度４×１０１７ｃｍ−３のＳｉドープｎ型ＧａＡｓ層を順次することにより調製される。（０１１）結晶は移行に平行に規定されたフォトレジストラインのパターンが、（ＧａＡｓおよびＡｌＡｓ）を含む表面層の化学エッチングのためのマスクとして働く。Ｈ３ＰＯ３およびＨ２Ｏ２の水性エッチング液での異方性エッチングにより、これら上部層をフォトレジストにより規定された長さおよび方向とウエハー表面に対して鋭角を形成する側壁を持った個々のバーに隔離した。異方性エッチング後にフォトレジストを除去し、ウエハーをＨＦ（エタノールと４９％水性ＨＦ間の体積比で２：１）エタノール溶液中に浸してＡｌＡｓ層を除去し、ＧａＡｓのリボン（ｎ−ＧａＡｓ／Ｓｉ−ＧａＡｓ）を分離した。このステップに水でなくエタノールを用いることにより、乾燥中に毛管力の作用のために脆弱なリボンで発生しうる亀裂を低減する。水に比べて低いエタノールの表面張力もまた、ＧａＡｓリボンの空間レイアウトにおいて乾燥により生じる障害を最小限に抑える。次のステップで、分離されるＧａＡｓリボンを備えたウエハーは、リボンが伸張の方向に沿って配列されて、ＰＤＭＳの前伸張された平坦なスラブの表面に接触される。この場合には、ファンデルワールス力がＰＤＭＳとＧａＡｓの間の相互作用を支配する。より強い相互作用強度が必要な場合には、本発明者らは、ＳｉＯ２の薄層をＧａＡｓ上に堆積し、接触直前にＰＤＭＳを紫外線で誘発されたオゾン（すなわち大気中の酸素生成物）にさらす。オゾンは−Ｓｉ−ＯＨ基をＰＤＭＳの表面上に作り、これが架橋シロキサン−Ｓｉ−Ｏ−Ｓｉ結合を形成するための接触時にＳｉＯ２の表面と反応する。堆積されたＳｉＯ２は、その側壁のジオメトリにより各リボンのエッジで不連続になる。強弱結合形成手順のいずれについても、ＰＤＭＳをマザーウエハーから剥離することにより全てのリボンがＰＤＭＳの表面に移送する。ＰＤＭＳの前歪みを弛緩することにより、リボンに沿って大規模座屈および／または正弦曲線波状構造が自然形成される。リボンのジオメトリは、スタンプに加える前歪み（ΔＬ／Ｌで規定される）、ＰＤＭＳおよびリボン間の相互作用、およびリボンの曲げ剛性に強く依存する。ここで調査しているリボンに関しては、強弱相互作用の場合のいずれについても小さい歪み（＜２％）が比較的小さい波長と振幅（図２２、右中央フレーム）を持った高い正弦曲線「波」を作り出す。これらのＧａＡｓにおけるジオメトリは、Ｓｉについて報告されたものと類似している。リボンおよび基板間に強い結合相互作用がある類似のタイプの波を作り出すために、より高い前歪み（例えば最大−１５％）を加えることができる。弱い相互作用強度および大きい歪みの場合には、比較的大きい振幅および幅（図２２右上フ��ーム）を持った非周期「座屈」から成る異なるタイプのジオメトリが形成される。加えて、本発明者らの結果はいずれの種類の構造（座屈および波）も、（例えば、デバイス構造に付随する厚さの変動によって）曲げ剛性がその長さに沿って変動する１つのリボン内に共存可能であることを示している。
【００９８】
[0128]図２３は、ＰＤＭＳ（〜５ｍｍ厚）およびリボン間の強い結合を持って形成された、２７０ｎｍ厚（ｎ−ＧａＡｓおよびＳｉ−ＧａＡｓを含む）で１００μｍ幅（本実施例で議論するリボンは１００μｍの幅を有する）の波状ＧａＡｓリボンの複数の顕微鏡写真を示す。この作製は、ＧａＡｓ上の２ｎｍＴｉおよび２８ｎｍＳｉＯ２層を用いて強い結合形成のための手順に従う。〜１．９％の２軸前歪み（ＰＤＭＳの熱応答から算出）が、結合形成直前および結合形成中のＰＤＭＳにおける熱膨張（オーブンで９０℃まで加熱）により生じる。この加熱は、界面シロキサン結合の形成をも加速する。ＧａＡｓリボンを移送後にＰＤＭＳを室温（〜２７℃）まで冷却することにより、前歪みを弛緩する。図２３のフレームＡ、ＢおよびＣは、同じ試料から光学顕微鏡、走査型電子顕微鏡（ＳＥＭ）および原子間力顕微鏡（ＡＦＭ）でそれぞれ収集された画像を示す。この画像は、ＧａＡｓリボンにおける周期性波状構造の形成を示している。この波は、ＡＦＭ画像（図２３Ｄ）からラインカットを評価することにより定量的に解析される（図２３Ｅおよび２３Ｆ）。リボンの長手方向に平行な外形は、正弦波への計算近似（図２３Ｅの点線）に一致する周期的波状プロファイルを明確に示している。この結果は、半無限低弾性支持体上の均一薄型高弾性層における初期の座屈ジオメトリの非線形解析と一致する。この関数に関連するピーク間振幅および波長はそれぞれ２．５６および３５．０μｍと決定される。スタンプ上の隣接する２つのピーク間水平距離（すなわち波長）とそれらの実際のピーク間外形長（すなわち、ＡＦＭにより測定された表面距離）の比から計算される歪み（本発明者らはリボン歪みと呼ぶ）により、ＰＤＭＳにおける前歪みより小さい値（すなわち１．３％）が得られる。この差は、ＰＤＭＳの低剛性率と、ＰＤＭＳ基板の長さよりも短いＧａＡｓリボンの長さに関連するアイランド効果によるものである。山および谷でのＧａＡｓリボンの表面歪み（本発明者らは最大ＧａＡｓ歪みと呼ぶ）は、κを曲率としたときのκｈ/２に応じた波の山または谷でのリボンの厚さおよび曲率半径から推定される。この評価では、ＰＤＭＳをＧａＡｓに比べて低い弾性率（ＧａＡｓのヤング率：８５．５ＧＰａに対してＰＤＭＳのヤング率：２ＭＰａ）の半無限支持体として扱えるため、ＰＤＭＳスタンプにおける歪みのＧａＡｓに対する直接的な寄与が無視されている。図２３Ｅのデータについて、最大ＧａＡｓ歪みは〜０．６２％であり、これはリボン歪み（すなわち１．３％）の１／２より小さい。この機械的な利点により、波状Ｓｉについて見出されたのと同様の物理をもったＧａＡｓリボンの伸縮性が得られる。
【００９９】
[0129]図２３Ｆに示すように、リボンの山および谷領域は、前歪みＰＤＭＳ（すなわちリボン無し領域）の表面の外形レベル（緑のカーブの右側部分）よりもそれぞれより高くまた低い。この結果は、山および谷部のＧａＡｓリボンによりＰＤＭＳにそれぞれ付与される上向きおよび下向きの力の結果として、ＧａＡｓ下層のＰＤＭＳが波状プロファイルを取ることを示している。波のピーク近傍のＰＤＭＳの精密なジオメトリを直接評価することは難しい。本発明者らは、上方向の変形に加えてポワソン効果による横方向のくびれもあるのではないかと疑っている。ＰＤＭＳスタンプ上の波状リボンは、ＰＤＭＳに歪みを加えることによって（伸張にはプラス、圧縮にはマイナスとしてそれぞれ表示される、いわゆる加えた歪み）伸張および圧縮可能である。図２３Ａおよび２３Ｂの挿入図は、比較的小さい伸張歪み（すなわち〜１．５％）を加えた際に元の平坦なジオメトリに変形するリボンの画像を示す。さらに伸張することにより、平坦なＧａＡｓリボンにより大きな引っ張り歪みが移り、この過剰な歪みがＧａＡｓの破壊歪みに達するとリボンの破損が発生する。基板に加えた圧縮歪みが、波状リボンの波長を小さくし、振幅を大きくする。山（および谷）での曲げ歪みが破壊歪みを超えると圧縮状態で破壊が発生する。この歪みに応じた波長の変動は、シリコンで以前観察されたものに一致し、理想モデルに由来する波長の不変性の予測とは異なる。
【０１００】
[0130]波状ＧａＡｓリボンの伸縮性は、（熱膨張とは対照的な）機械的ステージを用いてＰＤＭＳに加える前歪みを大きくすることにより改善可能である。例えば、ＳｉＯ２層を持ったＧａＡｓリボンを前歪み７．８％のＰＤＭＳスタンプの表面上に移送することによって、ＧａＡｓにおける観察可能な亀裂が無い波状リボンを生成した（図２４のＡ）。この場合のピークでの曲げ歪みは、〜１．２％と推定されるが、これはＧａＡｓの破壊歪み（〜２％）よりも低い。この低歪みの場合と同様に、システムが伸張および圧縮される（波長および振幅が加えた歪みを吸収するように変化する）際に、波状リボンがアコーディオン状に動く。図２４のＡに示すように、波長は、リボンが平坦になるまで引っ張り歪みに応じて大きくなり、リボンが破損するまで圧縮歪みとともに小さくなる。これらの変形は完全に可逆的であり、ＰＤＭＳ上のＧａＡｓの測定可能なスリップはなんら含まない。弱い結合および非常に低い前歪みを持ったＳｉリボンにおいて観察されるやや非対称な挙動とは対照的に、波長が圧縮および伸張のいずれの状態でも加えた歪みに応じて線形に変化する（図２４のＢの黒のラインおよび記号を参照のこと）。
【０１０１】
[0131]実際の用途において、ＧａＡｓリボンおよびデバイスをそれらの伸縮性を維持するような方法で封入することは有用である。１つの可能性の簡単な実証として、本発明者らは、ＰＤＭＳにリボンを埋め込むために図２４のＡに示したもの等の試料上でＰＤＭＳプレポリマーを成型および硬化した。埋め込みシステムは、埋め込みでないものと類似の機械的挙動を示す、すなわちシステムを伸張すると波長が大きくなりシステムを圧縮すると波長が小さくなる（図２４のＢの赤のラインおよび記号）。ＰＤＭＳの第２層の硬化による収縮がいくらかの適度な量の追加歪み（〜１％）を生成した。この歪みによって波状リボンの波長がわずかに小さくなったので、伸縮性の範囲が若干拡大した。図２４のＢは、この差分を示している。全体として、〜７．８％の前歪みで生成されたシステムは、ＧａＡｓに観察可能な破損を生じることなく最大〜１０％の歪みまで伸張また圧縮可能である。
【０１０２】
[0132] ＰＤＭＳに移送する前に、電極がウエハー上の金属化および処理によって形成されるＭＥＳＦＥＴ等の高パフォーマンス電子デバイスを作製するのに、ＰＤＭＳ基板上の波状ＧａＡｓリボンを利用可能である。これらの金属層は空間的に依存した方法でリボンの曲げ剛性を変化させる。図２５Ａは、〜１．９％の前歪みを持ったＰＤＭＳ基板への移送後、オーム縞（ソースおよびドレイン電極）およびショットキー接点（ゲート電極）と一体化されたＧａＡｓリボンを示している。ＡｕＧｅ（７０ｎｍ）／Ｎｉ（１０ｎｍ）／Ａｕ（７０ｎｍ）を含む金属スタックから成るオーム接点が、流動Ｎ２で石英管内に上昇した温度で（すなわち４５０℃で１分間）ウエハーを順次アニールするとともに、リソグラフィで規定されたマスクによってオリジナルのウエハー上に形成されるこれらのオームセグメントは５００μｍの長さを有する。２個の隣接するオーム接点間の距離は５００μｍ（すなわちチャネル長）である。２４０μｍの長さ（ゲート長）を持つショットキー接点は、７５ｎｍＣｒ層と７５ｎｍＡｕ層をフォトリソグラフィで設計したマスクに対して電子ビーム蒸着によって直接堆積することにより生成される。電極はＧａＡｓリボンと等しい、すなわち１００μｍの幅を有し、それらの比較的大きいサイズがプローブを容易にする。電極および半導体チャネルの寸法は、より高度のデバイスパフォーマンスを他精するためにかなり小さくすることが可能である。図２５Ａに示すように、これらの伸縮性ＧａＡｓＭＥＳＦＥＴＳは、電極の無い領域においてのみ短距離周期波を示す。主に金属に関連する追加の厚みによって、比較的厚い領域に波が無いことが、それらの高い曲げ剛性に寄与することもあり得る。周期波は、−３％より大きい前歪みを用いて比較的厚い領域において初期化することが可能である。しかしながら、これらの場合には、金属電極のエッジでこれらエッジ近傍の重大な欠陥および／または高いピーク歪みによってリボンが破損しやすい。故障モードは、伸縮性を限定する。
【０１０３】
[0133]この限定を回避するため、本発明者らは、シロキサン結合をなくすことによってＭＥＳＦＥＴおよびＰＤＭＳ間の相互作用の強度を低下した。このような試料について、＞３％の前歪みが、ＰＤＭＳ表面からリボンを物理的に分離することにより、比較的大きな幅および振幅を有する大きい非周期的座屈を生成した。図２５Ｂは、−７％の前歪みを持って調製されたこのタイプのシステムを示し、そこでは大きな座屈がデバイスの比較的薄い領域に形成されている。分離は、垂直なラインで示したように、オーム縞を持った比較的厚いセクションに若干延びているようである。リボンに沿ったコントラストの変動は、曲面状ＧａＡｓセグメントを通る光の反射および屈折に関連する通過に寄与する。ＳＥＭ画像（図２５Ｃ）は、弧状座屈および平坦な非摂動ＰＤＭＳの形成を明確に示す。これらの座屈は、オーム接点を持った測部への尾部を持った（赤のカーブで示したように）非対称なプロファイルを示している。この非対称性は、個々のトランジスタについてオーム縞およびショットキー接点の不均等な長さ（５００μｍ対２４０μｍ）に寄与することもあり得る。この種の座屈ＭＥＳＦＥＴは、〜６％および〜７％の間の加えた伸張歪みでその元の平坦な状態（図２５Ｄ）へと伸張することができる。しかしながら、図２５Ｂに示したシステムを圧縮することにより、弱い結合のためにＰＤＭＳ表面からリボンが連続的に分離されてより大きな座屈が形成される。上述した手順に従ってこれらのデバイスをＰＤＭＳに埋め込むことにより、この種の制御されない挙動を排除する。図２５Ｂはこのようなシステムを示しており、ここで液体ＰＤＭＳ前駆体が座屈下部のギャップを満たす。完全に周囲を囲んだＰＤＭＳは、リボンを閉じ込めてそのスライドや分離を防ぐ。埋め込まれたデバイスは、リボンを破損することなく最大〜６％まで可逆的に伸張および圧縮可能である。埋め込まれたシステムが−５．８３％圧縮された場合に（図２５Ｅの上フレーム）、座屈領域の新たなリップルと同様に周期性の小さい波が金属電極のある領域に形成される。これらの新たな小さい波の形成は、大きい座屈と組み合わさって圧縮性を高める。システムを伸張することにより、座屈領域にこれら座屈をいくらか平坦化可能とするような方法でＰＤＭＳを圧縮および伸張させ、これによってリボンの突出した長さを延長する（図２５Ｅの下フレーム）。これらの結果は、大きい座屈を持って埋め込まれたデバイスが、波とはジオメトリが異なるものの、波状アプローチと組み合わせて、またはそれとは別個に利用可能な伸張性および圧縮性を達成するための有望な方法を示すことを示唆している。
【０１０４】
[0134]座屈デバイスのパフォーマンスは、ソースからドレインへの電流を直接プローブすることにより評価可能である。図２６のＡは、ウエハー上に作製され、平坦なＰＤＭＳスタンプを用いて持ち上げられ、４．７％の前歪みを持ったＰＤＭＳ基板上に移送印刷されたＧａＡｓリボンデバイスを示す。この形態において、金属電極は電気的プローブのために空気にさらされる。前伸張ＰＤＭＳが３．４％の歪みまで弛緩された後、周期性の小さい波がＭＥＳＦＥＴの薄い領域に形成される（図２６のＡ、上から２番目のフレーム）。前伸張ＰＤＭＳが完全に弛緩されると、純ＧａＡｓの各セグメントの小さい波が合体して大きな座屈となる（図２６のＡ、上から３番目のフレーム）。座屈デバイスは、４．７％の加えた伸張歪みによりそれらの平坦な状態まで伸張可能である（図２６のＡ、下フレーム）。０．０％（図２６のＡ、上から３番目のフレーム）および４．７％（図２６のＡ、下フレーム）の加えた歪みでの同じデバイスのＩＶ曲線が、赤および黒色でそれぞれ図２６のＢにプロットされている。この結果は、ＰＤＭＳ基板上の座屈ＭＥＳＦＥＴのソースからドレインへの電流が、ゲートに印加した電圧に応じて十分に調整可能であること、ならびに加えた伸張歪みがデバイスのパフォーマンスに小さい影響しか及ぼさないことを示している。
【０１０５】
[0135]要約すれば、本実施例は、ＰＤＭＳエラストマー基板上またはその内部に埋め込まれた「座屈」および「波状」ＧａＡｓリボンを形成するアプローチを開示するものである。これらリボンのジオメトリ形態は、作製で用いられる前歪みのレベル、ＰＤＭＳおよびリボン間の相互作用強度、ならびに使用する材料の厚さおよび種類に依存する。ＧａＡｓ多層スタックの座屈および波状リボンおよび完全に形成されたＭＥＳＦＥＴデバイスは、加えた歪みを吸収可能な方法でそれら歪みを材料自体に移送することなくそのジオメトリを調整できるため、大きなレベルの圧縮性／伸張性を示す。ＧａＡｓのような本質的に脆弱な材料において、大きなレベルの機械的伸張性（および、結果として極度の曲げ性等の他の魅力的な機械的特性）の実現に成功することにより、広範囲な他の種類の材料に適用可能な同様の方策が得られる。
【０１０６】
[0136]熱的に誘導される前歪みはＰＤＭＳスタンプの熱膨張に起因し、αＬ＝３．１×１０−４μｍ／μｍ／℃のバルク線形熱膨張率を有する。一方、ＧａＡｓについての熱膨張率は、５．７３×１０−６μｍ／μｍ／℃に過ぎない。したがって、９０℃で調製され２７℃まで冷却された試料についてのＰＤＭＳ上の前歪み（ＧａＡｓリボンと比べて）は、ΔαＬ×ΔＴ＝（３．１×１０−４−５．７３×１０−６）×（９０−２７）＝１．９％に従って決定される。
【０１０７】
[0137]方法：特別設計のエピタキシャル層を持ったＧａＡｓウエハーをＩＱＥ社，  Ｂｅｔｈｌｅｈｅｍ，  ＰＡから購入した。リソグラフィプロセスは、ＡＺフォトレジスト、すなわちＡＺ５２１４およびＡＺ  ｎＬＯＦ  ２０２０をポジおよびネガ撮像にそれぞれ用いた。フォトレジストマスクパターンを持ったＧａＡｓウエハーを、冷水層で冷却されたエッチング液（４ｍＬ  Ｈ３ＰＯ４（８５重量％）、５２ｍＬ  Ｈ２Ｏ２（３０重量％）、および４８ｍＬ脱イオン水）で異方性エッチングする。ＡｌＡｓ層をエタノール（体積比１：２）中の希釈ＨＦ溶液（Ｆｉｓｈｅｒ（登録商標）ケミカルズ社）で溶解する。マザーウエハー上の解放したリボンを持った試料をヒュームフード内で乾燥する。乾燥した試料を、電子ビーム蒸着器（Ｔｅｍｅｓｃａｌ社  ＦＣ−１８００）のチャンバ内に置かれて順次２ｎｍＴｉおよび２８ｎｍＳｉＯ２の層でコーティングする。ＡｌＡｓ層を除去する前に、ＭＥＳＦＥＴデバイス用の金属を電子ビーム蒸着により堆積する。低弾性ＰＤＭＳ（Ａ：Ｂ＝１：１０、ｓｌｙｇａｒｄ  １８４，  Ｄｏｗ  Ｃｏｒｎｉｎｇ社）の混合物を、単層の（トリデカフルオロ−１，１，２，２−テトラヒドロオクチル）−１−トリクロロシランで前変性したシリコンウエハー片上に注ぐことによって、〜５ｍｍ厚のＰＤＭＳスタンプを調製し、次に６５℃で４時間焼成する。強い結合を生成するために、スタンプをＵＶ光に５分間さらす。移送プロセスでは、スタンプを（オーブン内で）熱膨張および／または機械的な力により伸張する。次に、解放されたリボンを持ったウエハーは、伸張されたＰＤＭＳスタンプの表面上に積層して上げた温度（必要とされる前歪みに依存）で５分間接触させる。マザーウエハーをスタンプから剥離し、全てのリボンをスタンプに移送する。スタンプに加えた前歪みは室温への冷却および／または機械的な力の除去により解放され、リボンに沿った波状プロファイルが形成される。機械的評価では、本発明者らは特別に設計したステージを用いて「波状」および「座屈」ＧａＡｓリボンを持ったＰＤＭＳスタンプを伸張および圧縮する。
【０１０８】
［実施例３］二次元伸縮性半導体
[0138]本発明は、互いに直交する方向を含む複数の方向に伸張、圧縮および／または屈曲可能な伸縮性半導体および伸縮性電子デバイスを提供する。本発明のこの態様の伸縮性半導体および伸縮性電子デバイスは、複数の方向に伸張および／または圧縮される際に良好な機械的および電子的特性および／またはデバイスパフォーマンスを示す。
【０１０９】
[0139]図２７Ａ〜Ｃは、二次元で伸縮性を示す本発明の伸縮性シリコン半導体の異なる拡大率での画像である。図２７Ａ〜Ｂに示した伸縮性半導体は、弾性基板に熱膨張により前歪みを加えて調製した。
【０１１０】
[0140]図２８Ａ〜Ｃは、二次元で伸縮性を示す本発明の伸縮性半導体の３つの異なる構造形態の画像である。示したように、図２８Ａの半導体構造はエッジライン波状形態を示し、図２８Ｂの半導体構造はヘリンボーン波状形態を示し、図２８Ｃの半導体構造はランダム波状形態を示す。
【０１１１】
[0141]図２９Ａ〜Ｄは、弾性基板に熱膨張により前歪みを加えて作成した本発明の伸縮性半導体の画像である。
【０１１２】
[0142]図３０は、弾性基板に熱膨張により前歪みを加えて調製した二次元で伸縮性を示す伸縮性半導体の光学画像である。図３０は、各種の伸張および圧縮条件に対応する画像を示している。
【０１１３】
[0143]図３１Ａは、弾性基板に熱膨張により前歪みを加えて作製した二次元で伸縮性を示す伸縮性半導体の光学画像である。図３１Ｂおよび３１Ｃは、図３１Ａに示した伸縮性半導体の機械的特性に関する実験結果である。
【０１１４】
参考
１．Ｓ．Ｒ．Ｆｏｒｒｅｓｔ，Ｎａｔｕｒｅ  ４２８，９１１（２００４）．
２．Ｆｏｒ  ｒｅｃｅｎｔ  ｐｒｏｇｒｅｓｓ  ａｎｄ  ｒｅｖｉｅｗｓ，ｓｅｅ  Ｐｒｏｃ．ＩＥＥＥ  ９３，Ｉｓｓ．７  ａｎｄ  ８（２００５）．
３．Ｊ．Ａ．Ｒｏｇｅｒｓら，Ｐｒｏｃ．Ｎａｔ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  ９８，４８３５（２００１）．
４．Ｈ．Ｏ．Ｊａｃｏｂｓ，Ａ．Ｒ．Ｔａｏ，Ａ．Ｓｃｈｗａｒｔｚ，Ｄ．Ｈ．Ｇｒａｃｉａｓ，Ｇ．Ｍ．Ｗｈｉｔｅｓｉｄｅｓ，Ｓｃｉｅｎｃｅ  ２９６，３２３（２００２）．
５．Ｈ．Ｅ．Ａ．Ｈｕｉｔｅｍａら，Ｎａｔｕｒｅ  ４１４，５９９（２００１）．
６．Ｃ．Ｄ．Ｓｈｅｒａｗら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８０，１０８８（２００２）．
７．Ｙ．Ｃｈｅｎら，Ｎａｔｕｒｅ  ４２３，１３６（２００３）．
８．Ｈ．Ｃ．Ｊｉｎ，Ｊ．Ｒ．Ａｂｅｌｓｏｎ，Ｍ．Ｋ．Ｅｒｈａｒｄｔ，Ｒ．Ｇ．Ｎｕｚｚｏ，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎ．Ｂ  ２２，２５４８（２００４）．
９．Ｐ．Ｈ．Ｉ．Ｈｓｕら，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．Ｄｅｖ．５１，３７１（２００４）．
１０．Ｔ．Ｓｏｍｅｙａら，Ｐｒｏｃ．Ｎａｔ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  １０１，９９６６（２００４）．
１１．Ｈ．Ｃ．Ｌｉｍら，Ｓｅｎｓ．Ａｃｔ．Ａ  １１９，２００５，３３２（２００５）．
１２．Ｊ．Ｖａｎｄｅｐｕｔｔｅら，ＵＳ  Ｐａｔｅｎｔ  ６，５８０，１５１（２００３）．
１３．Ｔ．Ｓｅｋｉｔａｎｉら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８６，２００５，０７３５１１（２００５）．
１４．Ｅ．Ｍｅｎａｒｄ，Ｒ．Ｇ．Ｎｕｕｚｏ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８６，２００５，０９３５０７（２００５）．
１５．Ｈ．Ｇｌｅｓｋｏｖａら，Ｊ．Ｎｏｎｃｒｙｓｔ．Ｓｏｌ．３３８，７３２（２００４）．
１６．Ｓ．−Ｈ．Ｈｕｒ，Ｏ．Ｏ．Ｐａｒｋ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８６，２４３５０２（２００５）．
１７．Ｘ．Ｆ．Ｄｕａｎら，Ｎａｔｕｒｅ  ４２５，２７４（２００３）．
１８．Ｚ．Ｓｕｏ，Ｅ．Ｙ．Ｍａ，Ｈ．Ｇｌｅｓｋｏｖａ，Ｓ．Ｗａｇｎｅｒ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７４，１１７７（１９９９）．
１９．Ｙ．−Ｌ．Ｌｏｏら，Ｐｒｏｃ．Ｎａｔ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  ９９，１０２５２（２００２）．
２０．Ｔ．Ｓｏｍｅｙａら，Ｐｒｏｃ．Ｎａｔ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  １０２，１２３２１（２００５）．
２１．Ｓ．Ｐ．Ｌａｃｏｕｒ，Ｊ．Ｊｏｎｅｓ，Ｓ．Ｗａｇｎｅｒ，Ｚ．Ｇ．Ｓｕｏ，Ｐｒｏｃ．ＩＥＥＥ  ９３，１４５９（２００５）．
２２．Ｓ．Ｐ．Ｌａｃｏｕｒら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８２，２４０４（２００３）．
２３．Ｄ．Ｓ．Ｇｒａｙ，Ｊ．Ｔｉｅｎ，Ｃ．Ｓ．Ｃｈｅｎ，Ａｄｖ．Ｍａｔｅｒ．１６，３９３（２００４）．
２４．Ｒ．Ｆａｅｚ，Ｗ．Ａ．Ｇａｚｏｔｔｉ，Ｍ．Ａ．Ｄｅ  Ｐａｏｌｌ，Ｐｏｌｙｍｅｒ  ４０，５４９７（１９９９）．
２５．Ｃ．Ａ．Ｍａｒｑｕｅｔｔｅ，Ｌ．Ｊ．Ｂｌｕｍ，Ｂｉｏｓｅｎｓ．Ｂｉｏｅｌｅｃｔｒｏｎ．２０，１９７（２００４）．
２６．Ｘ．Ｃｈｅｎ，Ｊ．Ｗ．Ｈｕｔｃｈｉｎｓｏｎ，Ｊ．Ａｐｐｌ．Ｍｅｃｈ．７１，５９７（２００４）．
２７．Ｚ．Ｙ．Ｈｕａｎｇ，Ｗ．Ｈｏｎｇ，Ｚ．Ｓｕｏ，Ｊ．Ｍｅｃｈ．Ｐｈｙｓ．Ｓｏｌｉｄｓ  ５３，２１０１（２００５）．
２８．Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｓｉｌｉｃｏｎ（Ａｎ  ＩＮＳＰＥＣ  ｐｕｂｌｉｃａｔｉｏｎ，Ｎｅｗ  Ｙｏｒｋ，  １９８８）．
２９．Ａ．Ｂｉｅｔｓｃｈ，Ｂ．Ｍｉｃｈｅｌ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８８，４３１０（２０００）．
３０．Ｎ．Ｂｏｗｄｅｎら，Ｎａｔｕｒｅ  １４６，１４６（１９９８）．
３１．Ｗ．Ｔ．Ｓ．Ｈｕｃｋら，Ｌａｎｇｍｕｉｒ  １６，３４９７（２０００）．
３２．Ｃ．Ｍ．Ｓｔａｆｆｏｒｄら，Ｎａｔ．Ｍａｔｅｒ．３，５４５（２００４）．
［１］Ｒ．Ｈ．Ｒｅｕｓｓ，Ｂ．Ｒ．Ｃｈａｌａｍａｌａ，Ａ．Ｍｏｕｓｓｅｓｓｉａｎ，Ｍ．Ｇ．Ｋａｎｅ，Ａ．Ｋｕｍａｒ，Ｄ．Ｃ．Ｚｈａｎｇ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｍ．Ｈａｔａｌｉｓ，Ｄ．Ｔｅｍｐｌｅ，Ｇ．Ｍｏｄｄｅｌ，Ｂ．Ｊ．Ｅｌｉａｓｓｏｎ，Ｍ．Ｊ．Ｅｓｔｅｓ，Ｊ．Ｋｕｎｚｅ，Ｅ．Ｓ．Ｈａｎｄｙ，Ｅ．Ｓ．Ｈａｒｍｏｎ，Ｄ．Ｂ．Ｓａｌｚｍａｎ，Ｊ．Ｍ．Ｗｏｏｄａｌｌ，Ｍ．Ａ．Ａｌａｍ，Ｊ．Ｙ．Ｍｕｒｔｈｙ，Ｓ．Ｃ．Ｊａｃｏｂｓｅｎ，Ｍ．Ｏｌｉｖｅｒ，Ｄ．Ｍａｒｋｕｓ，Ｐ．Ｍ．Ｃａｍｐｂｅｌｌ，Ｅ．Ｓｎｏｗ，Ｐｒｏｃ．ＩＥＥＥ  ２００５，９３，１２３９．
［２］Ｋ．Ｊａｉｎ，Ｍ．Ｋｌｏｓｎｅｒ，Ｍ．Ｚｅｍｅｌ．Ｓ．Ｒａｇｈｕｎａｎｄａｎ，Ｐｒｏ．ＩＥＥＥ  ２００５，９３，１５００．
［３］Ａ．Ｎａｔｈａｎ，Ｂ．−Ｋ．Ｐａｒｋ，Ｑ．Ｍａ，Ａ．Ｓａｚｏｎｏｖ，Ｊ．Ａ．Ｒｏｗｌａｎｄｓ，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｒｅｌｉａｂｉｌｉｔｙ  ２００２，４２，７３５．
［４］Ｒｅｖｉｅｗｓ：ａ）Ｈ．Ｓｉｒｒｉｎｇｈａｕｓ，Ａｄｖ．Ｍａｔｅｒ．２００５，１７，２４１１．ｂ）Ｓ．Ｒ．Ｆｏｒｒｅｓｔ，Ｎａｔｕｒｅ  ２００４，４２８，９１１．ｃ）Ｃ．Ｒ．Ｎｅｗｍａｎ，Ｃ．Ｄ．Ｆｒｉｓｂｉｅ，Ｄ．Ａ．ｄａ  Ｓｉｌｖａ  Ｆｉｌｈｏ，Ｊ．−Ｌ．Ｂｒｅｄａｓ，Ｐ．Ｃ．Ｅｗｂａｎｋ，Ｋ．Ｒ．Ｍａｎｎ，Ｃｈｅｍ．Ｍａｔｅｒ．２００４，１６，４４３６．ｄ）Ｈ．Ｅ．Ｋａｔｚ，Ｚ．Ｂａｏ，Ｓ．Ｇｉｌａｔ，Ａｃｃ．Ｃｈｅｍ．Ｒｅｓ．２００１，３４，３５９．ｅ）Ｈ．Ｅ．Ｋａｔｚ，Ｃｈｅｍ．Ｍａｔｅｒ．２００４，１６，４７４８．ｆ）Ｙ．Ｓｕｎ，Ｙ．Ｌｉｕ，Ｄ．Ｚｈｕ，Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．２００５，１５，５３．
［５］ａ）Ｄ．Ｋｎｉｐｐ，Ｒ．Ａ．Ｓｔｒｅｅｔ，Ａ．Ｖｏｌｋｅｌ，Ｊ．Ｈｏ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２００３，９３，３４７．ｂ）Ｃ．−Ｗ．Ｃｈｕ，Ｓ．−Ｈ．Ｌｉ，Ｃ．−Ｗ．Ｃｈｅｎ，Ｖ．Ｓｈｒｏｔｒｉｙａ，Ｙ．Ｙａｎｇ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００５，８７，１９３５０８．ｃ）Ｂ．Ｓ．Ｏｎｇ，Ｙ．Ｗｕ，Ｐ．Ｌｉｕ，Ｐｒｏｃ．ＩＥＥＥ  ２００５，９３，１４１２．
［６］ａ）Ｇ．Ｈ．Ｇｅｌｉｎｃｋ，Ｈ．Ｅ．Ａ．Ｊｕｉｔｅｍａ，Ｅ．Ｖａｎ  Ｖｅｅｎｅｎｄａａｌ，Ｅ．Ｃａｎｔａｔｏｒｅ，Ｌ．Ｓｃｈｒｉｊｎｅｍａｒｋｅｒｓ，Ｊ．Ｂ．Ｐ．Ｈ．Ｖａｎ  ｄｅｒ  Ｐｕｔｔｅｎ，Ｔ．Ｃ．Ｔ．Ｇｅｕｎｓ，Ｍ．Ｂｅｅｎｈａｋｋｅｒｓ，Ｊ．Ｂ．Ｇｉｅｓｂｅｒｓ，Ｂ．−Ｈ．Ｈｕｉｓｍａｎ，Ｅ．Ｊ．Ｍｅｉｊｅｒ，Ｅ．Ｍ．Ｂｅｎｉｔｏ，Ｆ．Ｊ．Ｔｏｕｗｓｌａｇｅｒ，Ａ．Ｗ．Ｍａｒｓｍａｎ，Ｂ．Ｊ．Ｅ．Ｖａｎ  Ｒｅｎｓ，Ｄ．Ｍ．ｄｅ  Ｌｅｅｕｗ，Ｎａｔ．Ｍａｔｅｒ．２００４，３，１０６．ｂ）Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｚ．Ｂａｏ，Ｋ．Ｂａｌｄｗｉｎ，Ａ．Ｄｏｄａｂａｌａｐｕｒ，Ｂ．Ｃｒｏｎｅ，Ｖ．Ｒ．Ｒａｊｕ，Ｖ．Ｋｕｃｋ，Ｈ．Ｋａｔｚ，Ｋ．Ａｍｕｎｄｓｏｎ，Ｊ．Ｅｗｉｎｇ，Ｐ．Ｄｒｚａｉｃ，Ｐｒｏｃ．Ｎａｔｌ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  ２００１，９８，４９３５．ｃ）Ｔ．Ｓｏｍｅｙａ，Ｙ．Ｋａｔｏ，Ｓ．Ｉｂａ，Ｙ．Ｎｏｇｕｃｈｉ，Ｔ．Ｓｅｋｉｔａｎｉ，Ｈ．Ｋａｗａｇｕｃｈｉ，Ｔ．Ｓａｋｕｒａｉ，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  ２００５，５２，２５０２．ｄ）Ｔ．Ｓｏｍｅｙａ，Ｙ．Ｋａｔｏ，Ｔ．Ｓｅｋｉｔａｎｉ，Ｓ．Ｉｂａ，Ｙ．Ｎｏｇｕｃｈｉ，Ｙ．Ｍｕｒａｓｅ，Ｈ．Ｋａｗａｇｕｃｈｉ，Ｔ．Ｓａｋｕｒａｉ，Ｐｒｏｃ．Ｎａｔｌ．Ａｃａｄ．Ｓｃｉ．ＵＳＡ  ２００５，１０２，１２３２１．
［７］ｓｉｎｇｌｅ  ｃｒｙｓｔａｌ  ａ）Ｖ．Ｃ．Ｓｕｎｄａｒ，Ｊ．Ｚａｕｍｓｅｉｌ，Ｖ．Ｐｏｄｚｏｒｏｖ，Ｅ．Ｍｅｎａｒｄ，Ｒ．Ｌ．Ｗｉｌｌｅｔｔ，Ｔ．Ｓｏｍｅｙａ，Ｍ．Ｅ．Ｇｅｒｓｈｅｎｓｏｎ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｓｃｉｅｎｃｅ  ２００４，３０３，１６４４．Ｅ．Ｍｅｎａｒｄ，Ｖ．Ｐｏｄｚｏｅｏｖ，Ｓ．−Ｈ．Ｈｕｒ，Ａ．Ｇａｕｒ，Ｍ．Ｅ．Ｇｅｒｓｈｅｎｓｏｎ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｄｖ，Ｍａｔｅｒ．２００４，１６，２０９７．ｃ）Ｖ．Ｐｏｄｚｏｒｏｖ，Ｅ．Ｍｅｎａｒｄ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｍ．Ｅ．Ｇｅｒｓｈｅｎｓｏｎ，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．２００５，９５，２２６６０１．ｄ）Ｗ．−Ｌ．Ｃｈｏｕ，Ｈ．−Ｌ．Ｃｈｅｎｇ，Ａｄｖ．Ｆｕｎｃ．Ｍａｔｅｒ．２００４，１４，８１１．ｅ）Ｍ．Ｍａｓ−Ｔｏｒｒｅｎｔ，Ｐ．Ｈａｄｌｅｙ，Ｎ．Ｃｒｉｖｉｌｌｅｒｓ，Ｊ．Ｖｅｃｉａｎａ，Ｃ．Ｒｏｖｉｒａ，ＣｈｅｍＰｈｙｓＣｈｅｍ  ２００６，７，８６．
［８］ａ）Ｍ．Ｈａｌｉｋ，Ｈ．Ｋｌａｕｋ，Ｕ．Ｚｓｃｈｉｅｓｃｈａｎｇ，Ｇ．Ｓｃｈｍｉｄ，Ｃ．Ｄｅｈｍ，Ｍ．Ｓｃｈｕｔｚ，Ｓ．Ｍａｉｓｃｈ，Ｆ．Ｅｆｆｅｎｂｅｒｇｅｒ，Ｍ．Ｂｒｕｎｎｂａｕｅｒ，Ｆ．Ｓｔｅｌｌａｃｃｉ，Ｎａｔｕｒｅ  ２００４，４３１，９６３．ｂ）Ｍ．−Ｈ．Ｙｏｏｎ，Ｈ．Ｙａｎ，Ａ．Ｆａｃｃｈｅｔｔｉ，Ｔ．Ｊ．Ｍａｒｋｓ，Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．２００５，１２７，１０３８８．ｃ）Ｙ．Ｊａｎｇ，Ｄ．Ｈ．Ｋｉｍ，Ｙ．Ｄ．Ｐａｒｋ，Ｊ．Ｈ．Ｃｈｏ，Ｍ．Ｈｗａｎｇ，Ｋ．Ｃｈｏ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００６，８８，０７２１０１．
［９］ａ）Ｍ．Ｃ．Ｈａｍｉｌｔｏｎ，Ｓ．Ｍａｒｔｉｎ，Ｊ．Ｋａｎｉｃｋｉ，Ｃｈｅｍ．Ｍａｔｅｒ．２００４，１６，４６９９．ｂ）Ｍ．Ｊ．Ｄｅｅｎ，Ｍ．Ｈ．Ｋａｚｅｍｅｉｎｉ，Ｙ．Ｍ．Ｈａｄｄａｒａ，Ｊ．Ｙｕ，Ｇ．Ｖａｍｖｏｕｎｉｓ，Ｓ．Ｈｏｌｄｃｒｏｆｔ，Ｗ．Ｗｏｏｄｓ，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  ２００４，５１，１８９２．ｃ）Ｋ．Ｃｈｅｎｇ，Ｍ．−Ｈ．Ｙａｎｇ，Ｗ．Ｗ．Ｗ．Ｃｈｉｕ，Ｃ．−Ｙ．Ｈｕａｎｇ，Ｊ．Ｃｈａｎｇ，Ｔ．−Ｆ．Ｙｉｎｇ，Ｙ．Ｙａｎｇ，Ｍａｃｒｏｍｏｌ．Ｒａｐｉｄ  Ｃｏｍｍｕｎ．２００５，２６，２４７．
［１０］ａ）Ｅ．Ｆｏｒｔｕｎａｔｏ，Ｌ．Ｐｅｒｅｉｒａ，Ｈ．Ａｇｕａｓ，Ｉ．Ｆｅｒｒｅｉｒａ，Ｒ．Ｍａｒｔｉｎｓ，Ｐｒｏｃ．ＩＥＥＥ  ２００５，９３，１２８１．ｂ）Ａ．Ｓａｚｏｎｏｖ，Ｄ．Ｓｔｒｉａｋｈｉｌｅｖ，Ｃ．−Ｈ．Ｌｅｅ，Ａ．Ｎａｔｈａｎ，Ｐｒｏｃ．ＩＥＥＥ  ２００５，９３，１４２０．ｃ）Ａ．Ｊ．Ｆｌｅｗｉｔｔ，Ｗ．Ｉ．Ｍｉｌｎｅ，Ｐｒｏｃ．ＩＥＥＥ  ２００５，９３，１３６４．ｄ）Ｐ．Ｓｅｒｖａｔｉ，Ａ．Ｎａｔｈａｎ，Ｐｒｏｃ．ＩＥＥＥ  ２００５，９３，１２５７．
［１１］ａ）Ｃ．−Ｓ．Ｙａｎｇ，Ｌ．Ｌ．Ｓｍｉｔｈ，Ｃ．Ｂ．Ａｒｔｈｕｒ，Ｇ．Ｎ．Ｐａｒｓｏｎｓ，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ  ２０００，１８，６８３．ｂ）Ｐ．Ｉ．Ｈｓｕ，Ｈ．Ｇｌｅｓｋｏｖａ，Ｍ．Ｈｕａｎｇ，Ｚ．Ｓｕｏ，Ｓ．Ｗａｇｎｅｒ，Ｊ．Ｃ．Ｓｔｕｒｍ，Ｊ．Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｏｌｉｄｓ  ２００２，２９９−３０２，１３５５．
［１２］Ｙ．Ｃｈｅｎ，Ｊ．Ａｕ，Ｐ．Ｋａｚｌａｓ，Ａ．Ｒｉｔｅｎｏｕｒ，Ｈ．Ｇａｔｅｓ，Ｍ．ＭｃＣｒｅａｒｙ，Ｎａｔｕｒｅ  ２００３，４２３，１３６．
［１３］ａ）Ｍ．Ｗｕ，Ｓ．Ｗａｇｎｅｒ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００１，７８，３７２９．ｂ）Ｓ．Ｗａｇｎｅｒ，Ｈ．Ｇｌｅｓｋｏｖａ，Ｉ．−Ｃ．Ｃｈｅｎｇ，Ｍ．Ｗｕ，Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ２００３，４３０，１５．ｃ）Ｍ．Ｗｕ，Ｓ．Ｗａｇｎｅｒ，Ａｐｐｌ．Ｓｕｒｆ．Ｓｃｉ．２００１，１７５−１７６，７５３．
［１４］ａ）Ｓ．Ｖ．Ｋａｒｎｉｋ，Ｍ．Ｋ．Ｈａｔａｌｉｓ，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２００３，４２，１２００．ｃ）Ｓ．Ｖ．Ｋａｒｎｉｋ，Ｍ．Ｋ．Ｈａｔａｌｉｓ，Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  ２００３，４７，６５３．
［１５］Ｐ．Ｋ．Ｓｈｅｔｔｙ，Ｎ．Ｄ．Ｔｈｅｏｄｏｒｅ，Ｊ．Ｒｅｎ，Ｊ．Ｍｅｎｅｎｄｅｚ，Ｈ．Ｃ．Ｋｉｍ，Ｅ．Ｍｉｓｒａ，Ｊ．Ｗ．Ｍａｙｅｒ，Ｔ．Ｌ．Ａｌｆｏｒｄ，Ｍａｔｅｒ．Ｌｅｔｔ．２００５，５９，８７２．
［１６］Ａ．Ｉｍｐａｒａｔｏ，Ｃ．Ｍｉｎａｒｉｎｉ，Ａ．Ｒｕｂｉｎｏ，Ｐ．Ｔａｓｓｉｎｉ，Ｆ．Ｖｉｌｌａｎｉ，Ｄ．Ｄ．Ｓａｌａ，Ｅ．Ａｍｅｎｄｏｌａ，Ｍ．Ｋｕｎｓｔ，Ｈ．−Ｃ．Ｎｅｉｔｚｅｒｔ，Ｓ．Ｂｅｌｌｏｍｅ，Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍ  ２００５，４８７，５８．
［１７］Ｘ．Ｄｕａｎ，Ｃ．Ｎｉｕ，Ｖ．Ｓａｈｉ，Ｊ．Ｃｈｅｎ，Ｊ．Ｗ．Ｐａｒｃｅ，Ｓ．Ｅｍｐｅｄｏｃｌｅｓ，Ｊ．Ｌ．Ｇｏｌｄｍａｎ，Ｎａｔｕｒｅ  ２００３，４２５，２７４．
［１８］Ｍ．Ｃ．ＭｃＡｌｐｉｎｅ，Ｒ．Ｓ．Ｆｒｉｅｄｍａｎ，Ｓ．Ｊｉｎ，Ｋ．−Ｈ．Ｌｉｕ，Ｗ．Ｕ．Ｗａｎｇ，Ｃ．Ｍ．Ｌｉｅｂｅｒ，Ｎａｎｏ  Ｌｅｔｔ．２００３，３，１５３１．
［１９］Ｅ．Ｍｅｎａｒｄ，Ｋ．Ｊ．Ｌｅｅ，Ｄ．−Ｙ．Ｋｈａｎｇ，Ｒ．Ｇ．Ｎｕｚｚｏ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００４，８４，５３９８．
［２０］Ｅ．Ｍｅｎａｒｄ，Ｒ．Ｇ．Ｎｕｚｚｏ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００５，８６，０９３５０７．
［２１］Ｚ．−Ｔ．Ｚｈｕ，Ｅ．Ｍｅｎａｒｄ，Ｋ．Ｈｕｒｌｅｙ，Ｒ．Ｇ．Ｎｕｚｚｏ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ，Ｌｅｔｔ，２００５，８６，１３３５０７．
［２２］Ｋ．Ｊ．Ｌｅｅ，Ｍ．Ｊ．Ｍｏｔａｌａ，Ｍ．Ａ．Ｍｅｉｔｌ，Ｗ．Ｒ．Ｃｈｉｌｄｓ，Ｅ．Ｍｅｎａｒｄ，Ａ．Ｋ．Ｓｈｉｍ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｒ．Ｇ．Ｎｕｚｚｏ，Ａｄｖ．Ｍａｔｅｒ．２００５，１７，２３３２．
［２３］Ｙ．Ｓｕｎ，Ｓ．Ｋｉｍ，Ｉ．Ａｄｅｓｉｄａ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００５，８７，０８３５０１．
［２４］Ｙ．Ｓｕｎ，Ｅ．Ｍｅｎａｒｄ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｈ．−Ｓ．Ｋｉｍ，Ｓ．Ｋｉｍ，Ｇ．Ｃｈｅｎ，Ｉ．Ａｄｅｓｉｄａ，Ｒ．Ｄｅｔｔｍｅｒ，Ｒ．Ｃｏｒｔｅｚ，Ａ．Ｔｅｗｋｓｂｕｒｙ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．ｓｕｂｍｉｔｔｅｄ．
［２５］Ｄ．−Ｔ．Ｋｈａｎｇ，Ｈ．Ｊｉａｎｇ，Ｙ．Ｈｕａｎｇ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｓｃｉｅｎｃｅ  ２００６，３１１，２０８．
［２６］Ｙ．Ｓｕｎ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ｎａｎｏ  Ｌｅｔｔ．２００４，４，１９５３．
［２７］Ｙ．Ｓｕｎ，Ｄ．−Ｙ．Ｋｈａｎｇ，Ｆ．Ｈｕａ，Ｋ．Ｈｕｒｌｅｙ，Ｒ．Ｇ．Ｎｕｚｚｏ，Ｊ．Ａ．Ｒｏｇｅｒｓ，Ａｄｖ．Ｆｕｎｃｔ．Ｍａｔｅｒ．２００５，１５，３０．
［２８］Ｔ．Ｂｕｍａ，Ｍ．Ｓｐｉｓａｒ，Ｍ．Ｏ’Ｄｏｎｎｅｌｌ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．２００１，７９，５４８．
［２９］Ｚ．Ｔ．Ｈｕａｎｇ，Ｗ．Ｈｏｎｇ，Ｚ．Ｓｕｏ，Ｊ．Ｍｅｃｈ．Ｐｈｙｓ．Ｓｏｌｉｄｓ  ２００５，５３，２１０１．
［３０］Ｓ．Ｗａｇｎｅｒ，Ｓ．Ｐ．Ｌａｃｏｕｒ，Ｊ．Ｊｏｎｅ，Ｐ．−Ｈ．Ｉ．Ｈｓｕ，Ｊ．Ｃ．Ｓｔｕｒｍ，Ｔ．Ｌｉ，Ｚ．Ｓｕｏ，Ｐｈｙｓｉｃａ  Ｅ  ２００５，２５，３２６．
【０１１５】
参照および変形による援用に関する記載
[0144]以下の参考文献は、接触印刷および／または溶液印刷技術による印刷可能半導体素子の移送、組み立ておよび相互接続のために、本発明の方法で用いることができる自己集合技術に関し、その全体が参照として本明細書に組み入れられる：（１）“Ｇｕｉｄｅｄ  ｍｏｌｅｃｕｌａｒ  ｓｅｌｆ−ａｓｓｅｍｂｌｙ：  ａ  ｒｅｖｉｅｗ  ｏｆ  ｒｅｃｅｎｔ  ｅｆｆｏｒｔｓ”，  Ｊｉｙｕｎ  Ｃ  Ｈｕｉｅ  Ｓｍａｒｔ  Ｍａｔｅｒ．  Ｓｔｒｕｃｔ．  （２００３）  １２，  ２６４−２７１；  （２）“Ｌａｒｇｅ−Ｓｃａｌｅ  Ｈｉｅｒａｒｃｈｉｃａｌ  Ｏｒｇａｎｉｚａｔｉｏｎ  ｏｆ  Ｎａｎｏｗｉｒｅ  Ａｒｒａｙｓ  ｆｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｎａｎｏｓｙｓｔｅｍｓ”，  Ｗｈａｎｇ，  Ｄ．；  Ｊｉｎ，  Ｓ．；  Ｗｕ，  Ｙ．；，  Ｌｉｅｖｅｒ，  Ｃ．  Ｍ．  Ｎａｎｏ  Ｌｅｔｔ．  （２００３）３（９），  １２５５−１２５９；  （３）“Ｄｉｒｅｃｔｅｄ  Ａｓｓｅｍｂｌｙ  ｏｆ  Ｏｎｅ  Ｄｉｍｅｎｓｉｏｎａｌ  Ｎａｎｏｓｔｒｕｃｔｕｒｅｓ  ｉｎｔｏ  Ｆｕｎｃｔｉｏｎａｌ  Ｎｅｔｗｏｒｋｓ”，  Ｙｕ  Ｈｕａｎｇ，  Ｘｉａｎｇｆｅｎｇ  Ｄｕａｎ，  Ｑｉｎｇｑｉａｏ  Ｗｅｉ，  ａｎｄ  Ｃｈａｒｌｅｓ  Ｍ．  Ｌｉｅｂｅｒ，  Ｓｃｉｅｎｃｅ  （２００１）２９１，  ６３０−６３３；  ａｎｄ  （４）  “Ｅｌｅｃｔｒｉｃ−ｆｉｅｌｄ  ａｓｓｉｓｔｅｄ  ａｓｓｅｍｂｌｙ  ａｎｄ  ａｌｉｇｎｍｅｎｔ  ｏｆ  ｍｅｔａｌｌｉｃ  ｎａｎｏｗｉｒｅｓ”，  Ｐｅｔｅｒ  Ａ．  Ｓｍｉｔｈ  ｅｔ  ａｌ．，  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  （２０００）７７（９），  １３９９−１４０１．
【０１１６】
[0145]例えば、発行済みまたは許可済み特許または均等物を含む特許文献、特許出願公開、非公開特許出願、および非特許文献または他の資料等の本願全体を通して全ての参考文献は、個々に参照として組み入れられるが、各参考文献が少なくとも部分的に本願の開示と整合する範囲内で（例えば、部分的には整合性がないある参考文献がその参考文献のその部分的に整合性がない部分を除いて参照として組み入れられる）、その全体が参照として本明細書に組み入れられる。
【０１１７】
[0146]この文書のいかなる付属書類も本明細書および／または図面の一部として、参照として組み入れられる。
【０１１８】
[0147]用語「〜を備える（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｅｓ）」、「〜を備えた」、「〜を備えている」が本明細書で用いられているが、それらは言及された記載の特徴、整数、ステップ、または構成要素の存在を特定するものとして解釈されるべきであり、１つ以上の他の特徴、整数、ステップ、構成要素またはそれらの群の存在あるいは追加を排除するものではない。本発明の個々の実施形態も網羅されるよう意図されており、用語「〜を備えている」または「〜を備える」または「〜を備えた」は文法的に類似の用語、例えば、「〜から成る」または「基本的に〜から成る」と選択的に置き換えられ、これによって必ずしも同一の広がりを持たない別の実施形態についても記述している。
【０１１９】
[0148]本発明は、種々の特定の好ましい実施形態および技術に関連して説明されてきた。しかしながら、本発明の思想および範囲内にありながら多くの変更および変形が可能であることを理解されたい。当業者には、ここで詳細に述べたもの以外の組成、方法、デバイス、デバイス素子、材料、手順および技術を、過度の実験に頼らずにここで広く開示した本発明の実施に適用可能であることは明らかである。ここで述べた組成、方法、デバイス、デバイス素子、材料、手順および技術の技術的に既知の機能的均等物の全てが、本発明により網羅されるよう意図されている。範囲が開示された場合はいつでも、全ての部分的範囲および個々の値が個別に実施されたかのように網羅されるよう意図されている。本発明は、図面で示したまたは明細書で例示されたあらゆるものを含む開示された実施形態により限定されるべきでなく、それらは限定のためでなく、例示または説明のために与えられたものである。本発明の範囲は特許請求の範囲によってのみ限定されるものとする。
【符号の説明】
【０１２０】
７００…伸縮性半導体素子、７０５、７７７…フレキシブル基板、７１０…支持表面、７１５…湾曲半導体構造、７２０…曲面状内表面、７３０…変形軸、７５０…凹部領域、７６０…凸部形状、７７６…半導体構造。
【図６】
2014017495.tif 000018
【図１２】
2014017495.tif 000019
【図１３】
2014017495.tif 000020
【図１】
2014017495.tif 000021
【図２】
2014017495.tif 000022
【図３】
2014017495.tif 000023
【図４】
2014017495.tif 000024
【図５】
2014017495.tif 000025
【図７】
2014017495.tif 000026
【図８】
2014017495.tif 000027
【図９Ａ】
2014017495.tif 000028
【図９Ｂ】
2014017495.tif 000029
【図１０】
2014017495.tif 000030
【図１１】
2014017495.tif 000031
【図１４Ａ】
2014017495.tif 000032
【図１４Ｂ】
2014017495.tif 000033
【図１５】
2014017495.tif 000034
【図１６】
2014017495.tif 000035
【図１７】
2014017495.tif 000036
【図１８】
2014017495.tif 000037
【図１９】
2014017495.tif 000038
【図２０】
2014017495.tif 000039
【図２１】
2014017495.tif 000040
【図２２】
2014017495.tif 000041
【図２３】
2014017495.tif 000042
【図２４】
2014017495.tif 000043
【図２５】
2014017495.tif 000044
【図２６】
2014017495.tif 000045
【図２７Ａ】
2014017495.tif 000046
【図２７Ｂ】
2014017495.tif 000047
【図２７Ｃ】
2014017495.tif 000048
【図２８Ａ】
2014017495.tif 000049
【図２８Ｂ】
2014017495.tif 000050
【図２８Ｃ】
2014017495.tif 000051
【図２９Ａ】
2014017495.tif 000052
【図２９Ｂ】
2014017495.tif 000053
【図２９Ｃ】
2014017495.tif 000054
【図２９Ｄ】
2014017495.tif 000055
【図３０】
2014017495.tif 000056
【図３１Ａ】
2014017495.tif 000057
【図３１Ｂ】
2014017495.tif 000058
【図３１Ｃ】
2014017495.tif 000059
【手続補正書】
【提出日】平成25年9月17日(2013.9.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
支持表面を有するフレキシブル基板と、
表面を有する半導体構造であって、前記表面の離散点が前記フレキシブル基板の前記支持表面に結合されており、前記フレキシブル基板に直接結合されない前記半導体構造の座屈領域により結合の前記離散点が互いに離間されており、前記半導体構造の前記座屈領域が、前記フレキシブル基板の前記支持表面に物理的に接触していない、半導体構造と、
前記半導体構造の前記座屈領域を埋め込む封入層と、
を備える、伸縮性半導体素子。
【請求項２】
前記封入層が、前記半導体構造の前記座屈領域下を含む前記半導体構造の前記座屈領域の全側部を埋め込む、請求項１に記載の伸縮性半導体素子。
【請求項３】
前記封入層が、前記伸縮性半導体素子の全体を封入する、請求項１に記載の伸縮性半導体素子。
【請求項４】
前記封入層が、ポリマー層またはＰＤＭＳ層である、請求項１に記載の伸縮性半導体素子。
【請求項５】
複数の座屈領域を備え、隣り合う座屈領域が非座屈領域によって互いに離間され、前記封入層が、前記座屈領域および前記非座屈領域上に設けられている、請求項１に記載の伸縮性半導体素子。
【請求項６】
前記座屈領域が１％〜３０％の範囲にわたって選択された歪みを受けている、請求項１に記載の伸縮性半導体素子。
【請求項７】
前記表面が、周期波または非周期波を含む外形プロファイルを有する、請求項１に記載の伸縮性半導体素子。
【請求項８】
前記座屈半導体構造が、５ミクロンおよび５０ミクロンの範囲から選択された周期性と、１００ナノメータおよび１．５ミクロンの範囲から選択された振幅とを有する正弦波形態を有し、２０ナノメータから３２０ナノメータまでの範囲から選択された厚さを有する、請求項１に記載の伸縮性半導体素子。
【請求項９】
前記座屈半導体構造が、前記座屈半導体構造の長さに沿って延びる複数の座屈を含む形態を有する、請求項１に記載の伸縮性半導体素子。
【請求項１０】
前記座屈半導体構造が一次元または二次元で空間的に変動する形態を有し、前記表面が一次元または二次元で空間的に変動する外形プロファイルを有する、請求項１に記載の伸縮性半導体素子。
【請求項１１】
前記半導体構造が印刷可能半導体素子を備える、請求項１に記載の伸縮性半導体素子。
【請求項１２】
前記半導体構造が、
前記半導体構造と前記フレキシブル基板の間に配置された接着層、コーティング、または薄膜によって、或いは、
ファンデルワールス相互作用、双極子間相互作用、および／または水素結合相互作用によって、
前記フレキシブル基板に結合されている、請求項１に記載の伸縮性半導体素子。
【請求項１３】
前記座屈領域下の前記フレキシブル基板の前記支持表面が平坦である、請求項１に記載の伸縮性半導体素子。
【請求項１４】
伸縮性半導体素子を製造する方法であって、
表面を有する移送可能半導体構造を設けるステップと、
外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、
前記移送可能半導体構造の前記表面の離散点を、膨張状態の前記前歪み弾性基板の前記外表面に結合するステップと、
前記前歪み弾性基板を少なくとも部分的に弛緩状態へと弛緩させるステップであって、前歪み弾性基板の弛緩により、前記弾性基板に直接結合されない前記半導体構造の座屈領域が結合の前記離散点間に発生し、前記半導体構造の前記座屈領域が、前記弾性基板の前記外表面に物理的に接触していない、ステップと、
前記座屈領域を封入層で封入することによって前記伸縮性半導体素子を製造するステップと、
を備える、方法。
【請求項１５】
前記封入層が、前記半導体構造の前記座屈領域下を含む座屈半導体構造を全体的に封入する、請求項１４に記載の方法。
【請求項１６】
前記封入層が、ポリマー層またはＰＤＭＳ層である、請求項１４に記載の方法。
【請求項１７】
前記伸縮性半導体素子が複数の座屈領域を備え、隣り合う座屈領域が非座屈領域によって互いに離間され、前記封入層が、前記座屈領域および前記非座屈領域を封入する、請求項１４に記載の方法。
【請求項１８】
前記弾性基板を湾曲、圧延、屈曲、温度を上げること、または膨張することにより１％〜３０％の歪みを導入することによって前記弾性基板が前歪みを受ける、請求項１４に記載の方法。
【請求項１９】
弛緩状態における前記座屈領域下の前記弾性基板の前記外表面が平坦である、請求項１４に記載の方法。
【請求項２０】
支持表面を有するフレキシブル基板と、
半導体素子、誘電体素子、電極、導電体素子、およびドープされた半導体素子から成る群から選択される複数の集積デバイスコンポーネントを備える電子回路であって、前記電子回路が表面を更に有し、前記表面の離散点がフレキシブル基板の前記支持表面に結合されており、前記フレキシブル基板に直接結合されない前記電子回路の座屈領域により結合の前記離散点が互いに離間されており、前記電子回路の前記座屈領域が、前記フレキシブル基板の前記支持表面に物理的に接触していない、電子回路と、
前記電子回路の前記座屈領域を埋め込む封入層と、
を備える、伸縮性電子回路。
【請求項２１】
前記封入層が、前記座屈領域下を含む前記電子回路の前記座屈領域の全側部を埋め込む、請求項２０に記載の伸縮性電子回路。
【請求項２２】
前記封入層が、前記伸縮性電子回路を全体的に封入する、請求項２０に記載の伸縮性電子回路。
【請求項２３】
前記封入層が、ポリマー層またはＰＤＭＳ層である、請求項２０に記載の伸縮性電子回路。
【請求項２４】
複数の座屈領域を備え、隣り合う座屈領域が非座屈領域によって互いに離間され、前記封入層が、前記座屈領域および前記非座屈領域上に設けられている、請求項２０に記載の伸縮性電子回路。
【請求項２５】
前記電子回路が印刷可能電子回路である、請求項２０に記載の伸縮性電子回路。
【請求項２６】
前記電子回路の前記座屈領域が１％〜３０％の範囲にわたって選択された歪みを受けている、請求項２０に記載の伸縮性電子回路。
【請求項２７】
前記表面が、周期波によって特徴付けられる外形プロファイルを有し、
前記座屈領域が、５ミクロンおよび５０ミクロンの範囲から選択された周期性と、１００ナノメータおよび１．５ミクロンの範囲から選択された振幅とを有する正弦波形態を有し、２０ナノメータから３２０ナノメータまでの範囲にわたって選択された厚さを有する、請求項２０に記載の伸縮性電子回路。
【請求項２８】
前記座屈領域が一次元または二次元で空間的に変動する形態を有し、前記表面が一次元または二次元で空間的に変動する外形プロファイルを有する、請求項２０に記載の伸縮性電子回路。
【請求項２９】
前記座屈領域下の前記フレキシブル基板の前記支持表面が平坦である、請求項２０に記載の伸縮性電子回路。
【請求項３０】
前記電子回路が電界効果トランジスタを含み、前記半導体素子が、前記電界効果トランジスタの前記座屈領域を提供する座屈半導体チャネルである、請求項２０に記載の伸縮性電子回路。
【請求項３１】
伸縮性電子回路を製造する方法であって、
移送可能電子回路を設けるステップであって、前記移送可能電子回路が、半導体素子、誘電体素子、電極、導電体素子、およびドープされた半導体素子から成る群から選択される複数の集積デバイスコンポーネントを備え、前記電子回路が表面を更に有する、ステップと、
外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、
前記移送可能電子回路の前記表面の離散点を、膨張状態の前記前歪み弾性基板の前記外表面に結合するステップと、
前記前歪み弾性基板を少なくとも部分的に弛緩状態へと弛緩させるステップであって、前歪み弾性基板の弛緩により、前記弾性基板に直接結合されない前記移送可能電子回路の座屈領域が結合の前記離散点間に発生し、前記電子回路の前記座屈領域が、前記弾性基板の前記外表面に物理的に接触していない、ステップと、
前記座屈領域を封入層で封入することによって前記伸縮性電子回路を製造するステップと、
を備える、方法。
【請求項３２】
フレキシブル基板と、
前記フレキシブル基板の表面上に少なくとも部分的に支持される中間層と、
前記フレキシブル基板の前記表面によって支持され、前記中間層内に少なくとも部分的に埋め込まれる電子回路であって、前記電子回路の前記埋め込まれた部分が、加えられた歪みから前記電子回路を隔離する伸縮性を与える曲面状内表面を有する少なくとも１つの半導体構造を備える、電子回路と、
を備える、伸縮性電子回路。
【請求項３３】
前記曲面状内表面が、少なくとも１個の凸部領域、少なくとも１個の凹部領域、または少なくとも１個の凸部領域と少なくとも１個の凹部領域の組み合わせを有する、請求項３２に記載の伸縮性電子回路。
【請求項３４】
前記曲面状内表面が、凸部領域と凹部領域の組み合わせを有する、請求項３３に記載の伸縮性電子回路。
【請求項３５】
前記曲面状内表面が、周期波または非周期波を含む外形プロファイルを有する、請求項３２に記載の伸縮性電子回路。
【請求項３６】
前記曲面状内表面が、一次元で空間的に変動する外形プロファイルを有する、請求項３２に記載の伸縮性電子回路。
【請求項３７】
前記電子回路が、曲面状内表面を有する伸縮性半導体素子のアレイまたはパターンを備える、請求項３２に記載の伸縮性電子回路。
【請求項３８】
前記電子回路が、波形またはしわの寄った形態を有する金属相互接続を備え、前記金属相互接続が、前記電子回路のデバイスコンポーネントを電気的に接続する、請求項３２に記載の伸縮性電子回路。
【請求項３９】
封入層またはコーティングを更に備え、前記封入層または前記コーティングが、前記電子回路を少なくとも部分的に封入する、請求項３２に記載の伸縮性電子回路。
【請求項４０】
前記封入層または前記コーティングが、ポリマーを備える、請求項３９に記載の伸縮性電子回路。
【請求項４１】
前記中間層が、接着層、積層層、コーティングまたは薄膜である、請求項３２に記載の伸縮性電子回路。
【請求項４２】
前記中間層が、ポリイミドを備える、請求項３２に記載の伸縮性電子回路。
【請求項４３】
前記フレキシブル基板が、ポリマー又はペーパーを備える、請求項３２に記載の伸縮性電子回路。
【請求項４４】
前記半導体構造の前記曲面状内表面の離散点が前記フレキシブル基板の前記表面に結合されており、前記フレキシブル基板に直接結合されない前記半導体構造の座屈領域により結合の前記離散点が互いに離間されており、前記半導体構造の前記座屈領域が、前記フレキシブル基板の前記表面に物理的に接触していない、請求項３２に記載の伸縮性電子回路。
【請求項４５】
前記電子回路が、Ｓｉ、Ｇｅ、ＳｉＣ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰおよびカーボンナノチューブから選択された材料を含んでいる、請求項３２に記載の伸縮性電子回路。
【請求項４６】
前記電子回路が印刷可能電子回路を備える、請求項３２に記載の伸縮性電子回路。
【請求項４７】
前記フレキシブル基板が第１のヤング率を有し、前記中間層が、前記フレキシブル基板の前記第１のヤング率よりも小さい第２のヤング率を有する、請求項３２に記載の伸縮性電子回路。
【請求項４８】
封入層またはコーティングを更に備え、前記封入層または前記コーティングが、前記電子回路を少なくとも部分的に封入し、前記封入層または前記コーティングが、前記フレキシブル基板の前記第１のヤング率よりも小さい第３のヤング率を有する、請求項４７に記載の伸縮性電子回路。
【請求項４９】
フレキシブル基板と、
前記フレキシブル基板の表面上に少なくとも部分的に支持される中間層と、
前記フレキシブル基板の前記表面上に支持され、前記中間層内に少なくとも部分的に埋め込まれる電子回路であって、前記電子回路の前記埋め込まれた部分が、伸縮性を与える曲面状内表面を有する少なくとも１つの半導体構造を備える、電子回路と、
前記電子回路を少なくとも部分的に封入する封入層またはコーティングと、
を備え、
前記封入層または前記コーティングが、伸縮性電子回路の機械的安定性を高める、伸縮性電子回路。
【請求項５０】
前記曲面状内表面が、少なくとも１個の凸部領域と少なくとも１個の凹部領域の組み合わせを有する外形プロファイルを有する、請求項４９に記載の伸縮性電子回路。
【請求項５１】
前記中間層が、接着層、積層層、コーティングまたは薄膜である、請求項４９に記載の伸縮性電子回路。
【請求項５２】
前記中間層が、ポリイミドを備える、請求項４９に記載の伸縮性電子回路。
【請求項５３】
前記封入層または前記コーティングが、ポリマーを備える、請求項４９に記載の伸縮性電子回路。
【請求項５４】
前記フレキシブル基板が、ポリマー又はペーパーを備える、請求項４９に記載の伸縮性電子回路。
【請求項５５】
前記半導体構造の前記曲面状内表面が、前記フレキシブル基板に結合される離散点を有しており、前記フレキシブル基板に直接結合されない前記半導体構造の座屈領域により結合の前記離散点が互いに離間されており、前記半導体構造の前記座屈領域が、前記フレキシブル基板の前記表面に物理的に接触していない、請求項４９に記載の伸縮性電子回路。
【請求項５６】
前記電子回路が、Ｓｉ、Ｇｅ、ＳｉＣ、ＡｌＰ、ＡｌＡｓ、ＡｌＳｂ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＺｎＯ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＨｇＳ、ＰｂＳ、ＰｂＳｅ、ＰｂＴｅ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰおよびカーボンナノチューブから選択された材料を含んでいる、請求項４９に記載の伸縮性電子回路。
【請求項５７】
前記電子回路が印刷可能電子回路を備える、請求項４９に記載の伸縮性電子回路。
【請求項５８】
前記フレキシブル基板が第１のヤング率を有し、前記封入層または前記コーティングが、前記フレキシブル基板の前記第１のヤング率よりも小さい第２のヤング率を有する、請求項４９に記載の伸縮性電子回路。
【請求項５９】
前記電子回路が、前記中間層の表面上に少なくとも部分的に支持され、前記中間層が、前記フレキシブル基板の前記第１のヤング率よりも小さい第３のヤング率を有する、請求項５８に記載の伸縮性電子回路。
【請求項６０】
前記電子回路が、波形またはしわの寄った形態を有する金属相互接続を備え、前記金属相互接続が、前記電子回路のデバイスコンポーネントを電気的に接続する、請求項４９に記載の伸縮性電子回路。
【請求項６１】
第１のヤング率を有するフレキシブル基板と、
前記フレキシブル基板の表面上に少なくとも部分的に支持され、前記フレキシブル基板の前記第１のヤング率よりも小さい第２のヤング率を有する中間層と、
前記フレキシブル基板の前記表面上に支持され、前記中間層内に少なくとも部分的に埋め込まれる電子回路と、
前記電子回路を少なくとも部分的に封入し、前記フレキシブル基板の前記第１のヤング率よりも小さい第３のヤング率を有する封入層またはコーティングと、
を備える、伸縮性電子回路。
【請求項６２】
前記電子回路が前記中間層内に完全に埋め込まれる、請求項６１に記載の伸縮性電子回路。
【外国語明細書】
2014017495000001.pdf