(57)【要約】【課題】複数のトレリス復号回路を用いない場合でも、メモリ容量及び回路規模を増大させずに、トレリス符号化変調信号を復号できるようにすること。【解決手段】受信装置１００は、複数のトレリス符号化変調器で変調されたデータが多重化されたトレリス符号化変調信号を受信する受信部１０１と、受信されたトレリス符号化変調信号において多重化されたデータを、複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替える等価回路１０５と、並べ替えられたデータをトレリス復号するトレリス復号回路１０８と、復号されたデータを、トレリス符号化変調信号で多重化されていた順となるように、再度並べ替えるデータ再配置回路１１１とを備える。【選択図】図１
2014042141.tif 000002
【特許請求の範囲】
【請求項１】
複数のトレリス符号化変調器で変調されたデータが多重化されたトレリス符号化変調信号を受信する受信部と、
前記受信部で受信されたトレリス符号化変調信号において多重化されたデータを、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えるデータ処理部と、
前記データ処理部で並べ替えられたデータをトレリス復号するトレリス復号部と、
前記トレリス復号部で復号されたデータを、前記トレリス符号化変調信号で多重化されていた順となるように、再度並べ替えるデータ再配置部と、を備えること
を特徴とする受信装置。
【請求項２】
前記データ処理部は、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えられたデータの内、前記複数のトレリス符号化変調器の各々で変調された順番において連続する２つデータを連続して前記トレリス復号部に与え、
前記トレリス復号部は、前記データ処理部から与えられた２つのデータの内、後に変調されたデータを先にトレリス復号して得られた複数の最尤状態の内、先に変調されたデータのトレースバック処理の起点となる１つの最尤状態を特定し、当該特定された１つの最尤状態を用いて、当該先に変調されたデータのトレリス復号を行うこと
を特徴とする請求項１に記載の受信装置。
【請求項３】
前記データ処理部は、
前記受信部で受信されたトレリス符号化変調信号で示されるデータを記憶する第１記憶部と、
前記受信部で受信された信号の歪みを補正する等化処理部と、を備え、
前記等化処理部は、前記第１記憶部に記憶されているデータから、前記受信部で受信されたトレリス符号化変調信号において多重化されたデータを、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えて読み出すこと
を特徴とする請求項１又は２に記載の受信装置。
【請求項４】
前記トレリス復号部は、
前記一定数のデータに対応するデータ量のみを記憶することのできる第２記憶部と、
前記第２記憶部に、前記データ処理部から与えられた一定数連続したデータを記憶させて、当該一定数連続したデータをトレリス復号するトレリス復号処理部と、を備えること
を特徴とする請求項１から３の何れか１項に記載の受信装置。
【請求項５】
前記データ再配置部は、
第３記憶部と、
前記トレリス復号部で復号されたデータを、前記トレリス符号化変調信号で多重化されていた順となるように、再度並べ替えて前記第３記憶部に記憶させるデータ再配置処理部と、を備えること
を特徴とする請求項１から４の何れか１項に記載の受信装置。
【請求項６】
前記トレリス符号化変調信号は、ある周期で多重化規則が変化すること
を特徴とする請求項１から５の何れか１項に記載の受信装置。
【請求項７】
複数のトレリス符号化変調器で変調されたデータが多重化されたトレリス符号化変調信号を受信する受信過程と、
前記受信過程で受信されたトレリス符号化変調信号において多重化されたデータを、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えるデータ処理過程と、
前記データ処理過程で並べ替えられたデータをトレリス復号するトレリス復号過程と、
前記トレリス復号過程で復号されたデータを、前記トレリス符号化変調信号で多重化されていた順となるように、再度並べ替えるデータ再配置過程と、を有すること
を特徴とする受信方法。
【請求項８】
前記データ処理過程は、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えられたデータが、前記複数のトレリス符号化変調器の各々で変調された順番において２つ連続するように、当該２つのデータを前記トレリス復号過程に与え、
前記トレリス復号過程は、前記データ処理過程から与えられた２つのデータの内、後に変調されたデータを先にトレリス復号して得られた複数の最尤状態の内、先に変調されたデータのトレースバック処理の起点となる１つの最尤状態を特定し、当該特定された１つの最尤状態を用いて、当該先に変調されたデータのトレリス復号を行うこと
を特徴とする請求項７に記載の受信方法。
【請求項９】
前記データ処理過程は、
前記受信過程で受信されたトレリス符号化変調信号で示されるデータを記憶する第１記憶過程と、
前記受信過程で受信された信号の歪みを補正する等化処理過程と、を備え、
前記等化処理過程は、前記第１記憶過程で記憶されたデータから、前記受信過程で受信されたトレリス符号化変調信号において多重化されたデータを、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えて読み出すこと
を特徴とする請求項７又は８に記載の受信方法。
【請求項１０】
前記トレリス復号過程は、
前記一定数のデータに対応するデータ量のみを記憶する第２記憶過程と、
前記第２記憶過程に、前記データ処理過程から与えられた一定数連続したデータを記憶させて、当該一定数連続したデータをトレリス復号するトレリス復号処理過程と、を備えること
を特徴とする請求項７から９の何れか１項に記載の受信方法。
【請求項１１】
前記データ再配置過程は、
第３記憶過程と、
前記トレリス復号過程で復号されたデータを、前記トレリス符号化変調信号で多重化されていた順となるように、再度並べ替えて前記第３記憶過程で記憶させるデータ再配置処理過程と、を備えること
を特徴とする請求項７から１０の何れか１項に記載の受信方法。
【請求項１２】
前記トレリス符号化変調信号は、ある周期で多重化規則が変化すること
を特徴とする請求項７から１１の何れか１項に記載の受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置及び受信方法に関する。
【背景技術】
【０００２】
近年、全世界でテレビジョン放送及びラジオ放送のデジタル化が推進されている。米国における地上波デジタル放送システムのＡＴＳＣ（Ａｄｖａｎｃｅｄ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍｓ  Ｃｏｍｍｉｔｔｅｅ）規格では、以下の処理が規定されている。圧縮符号化の国際標準規格であるＭＰＥＧ２（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）で規定されているトランスポートストリーム（以下、ＴＳとも称す）に対して、リードソロモン符号化及びインタリーブ等の信号処理が行われる。次に、処理されたデータに対して、１２個のトレリス符号化変調器で符号化変調が行われる。そして、符号化変調されたデータは、多重化された上で、単一搬送波の形態で伝送される。
【０００３】
従って、ＡＴＳＣ規格の受信機は、チューナで受信された信号に対して同期処理及び等化処理を行い、処理された信号に対して、１２のトレリス復号処理を並列して実行する。この場合、受信機は同じ処理回路を１２個保持することになり、回路規模が大きくなってしまう。
【０００４】
特許文献１に記載された技術は、多重化された変調信号を、処理を行った各々のトレリス符号化変調器毎に循環的に並べることで信号群を生成する。そして、生成された信号群は、トレリス復号回路に入力される。トレリス復号回路は、当該並べられた信号群が何れのトレリス符号化変調器で処理された符号化変調信号であるかを先行処理で識別しながら、トレースバック処理を行う。以上のような処理により、特許文献１に記載された技術は、１つのトレリス復号回路で受信機を構成することを提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４１１３６００号公報（段落００４２〜００５５、図１０、図１５）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された技術は、循環的に並べた信号群単位でメモリを必要とし、また、何れのトレリス符号化変調器で処理された信号であるかを識別するための先行処理を要するため、メモリ容量及び回路規模が増大する。このため、ＬＳＩ等の部品コストが増大してしまうという問題がある。
【０００７】
そこで、本発明は、複数のトレリス復号回路を用いない場合でも、メモリ容量及び回路規模を増大させずに、トレリス符号化変調信号を復号できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る受信装置は、複数のトレリス符号化変調器で変調されたデータが多重化されたトレリス符号化変調信号を受信する受信部と、前記受信部で受信されたトレリス符号化変調信号において多重化されたデータを、前記複数のトレリス符号化変調器の各々で変調されたデータが変調された順番で一定数連続するように並べ替えるデータ処理部と、前記データ処理部で並べ替えられたデータをトレリス復号するトレリス復号部と、前記トレリス復号部で復号されたデータを、前記トレリス符号化変調信号で多重化されていた順となるように、再度並べ替えるデータ再配置部と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の一態様によれば、複数のトレリス復号回路を用いない場合でも、メモリ容量及び回路規模を増大させずに、トレリス符号化変調信号を復号することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に係る受信装置の構成を概略的に示すブロック図である。
【図２】送信側回路の構成を概略的に示すブロック図である。
【図３】送信側回路の入力と出力の関係を示す概略図である。
【図４】等価回路が第１記憶素子からデータを読み出す処理を示すフローチャートである。
【図５】（Ａ）及び（Ｂ）は、実施の形態に係る受信装置の第１記憶素子に入出力されるデータのデータ構成と入出力のタイミングとを示す概略図である。
【図６】実施の形態に係る受信装置のトレリス復号回路のトレースバック処理を示す概念図である。
【発明を実施するための形態】
【００１１】
以下、本発明を適用した受信装置及び受信方法の実施の形態について説明する。なお、以下の実施の形態は、復号アルゴリズムとしてビタビアルゴリズムを用いた、米国における地上デジタル放送の受信装置について説明するが、これに限定されるものではない。
【００１２】
図１は、実施の形態に係る受信装置１００の構成を概略的に示すブロック図である。受信装置１００は、複数のトレリス符号化変調器によって変調されたデータが多重化された信号（トレリス符号化変調信号）を受信する。図示するように、受信装置１００は、受信部１０１と、伝送路推定部としての伝送路推定回路１０４と、等化部としての等価回路１０５と、トレリス復号部としてのトレリス復号回路１０８と、データ再配置部としてのデータ再配置回路１１１とを備える。データ再配置回路１１１の出力が図示しない外符号復号回路及び逆エネルギー拡散回路で処理されて、ＴＳが復号及び再生される。
【００１３】
ここで、まず、受信装置１００で受信されるトレリス符号化変調信号について説明する。
図２は、ＡＴＳＣ規格の送信側装置において、データを複数のトレリス符号化変調器によって変調し、変調されたデータを多重化する送信側回路１３０の構成を概略的に示すブロック図である。図示するように、送信側回路１３０は、バイト切り替え器１３１と、１２個のトレリス符号化変調器１３２＃０〜１３２＃１１（特に各々を区別する必要がないときは、トレリス符号化変調器１３２という）と、シンボル切り替え器１３３とを備える。
【００１４】
送信側回路１３０へは、バイトデータが入力される。バイト切り替え器１３１は、バイト毎に、入力されたバイトデータの出力先を切り替える。例えば、バイト切り替え器１３１は、トレリス符号化変調器１３２＿＃０から順に切り替え、トレリス符号化変調器１３２＿＃１１まで切り替えた後に、出力先をトレリス符号化変調器１３２＿＃０に戻す。以上のように、バイト切り替え器１３１は、循環的に出力先を切り替えるように動作する。
トレリス符号化変調器１３２は、バイト切り替え器１３１により割り振られたバイトデータに含まれる２ビットのデータを符号化し、変調することで、１シンボルのデータ（シンボルデータ）を生成する。
シンボル切り替え器１３３は、シンボル毎に、シンボルデータの入力元を切り替える。例えば、シンボル切り替え器１３３は、トレリス符号化変調器１３２＿＃０から順に切り替えて、トレリス符号化変調器１３２＿＃１１まで切り替えた後に、入力元をトレリス符号化変調器１３２＿＃０に戻す。以上のように、シンボル切り替え器１３３は、循環的に入力元を切り替えるように動作する。
【００１５】
ＡＴＳＣ規格では、１セグメントは、８２８シンボル（セグメント同期信号を除く）で構成されている。そして、ＡＴＳＣ規格では、各セグメント内で、バイト切り替え器１３１の切り替え規則（バイト規則）の変化する箇所が変更され、また、各セグメントの先頭で、シンボル切り替え器１３３の切り替え規則（シンボル規則）が変更される。この変更の様子は、図３に示されている。
【００１６】
図３は、送信側回路１３０の入力と出力の関係を示す概略図である。
図３に示されているの「ｓｙｍｂｏｌ」は、シンボル切り替え器１３３から出力されたシンボルデータの順番を示す。「ｔｒｅｌｌｉｓ」は、変調を行ったトレリス符号化変調器１３２の番号を示す。図２の例では、トレリス復号化変調器１３２＃Ｎの「Ｎ」がこの番号である。「ｂｙｔｅ」は、バイト切り替え器１３１に入力されたバイトデータの順番を示す。「ｂｉｔ」は、バイト切り替え器１３１から入力されたバイトデータに対して、各トレリス符号化変調器１３２が符号化変調するビットを示す。
言い換えると、「ｂｙｔｅ」で示される順番でバイト切り替え器１３１に入力されたバイトデータは、「ｔｒｅｌｉｓ」で示されるトレリス復号化変調器１３２で、「ｂｉｔ」で示されるビットのデータが符号化変調され、「ｓｙｍｂｏｌ」で示される順番でシンボルデータとして出力される。
【００１７】
バイト切り替え器１３１の規則が変化する箇所は、図３に示されているように、セグメント毎に切り替えられる。バイト規則１は、セグメントの先頭（「ｓｙｍｂｏｌ」が「０」の位置）からバイトデータの入力規則が変化する場合である。バイト規則２は、「ｓｙｍｂｏｌ」が「３６」の位置からバイトデータの入力規則が変化する場合である。バイト規則３は、「ｓｙｍｂｏｌ」が「２４」の位置からバイトデータの入力規則が変化する場合である。バイト規則４は、「ｓｙｍｂｏｌ」が「１２」の位置からバイトデータの入力規則が変化する場合である。
例えば、セグメント０では、トレリス符号化変調器１３２＿＃０から順に切り替えてバイトデータが循環的に入力される。セグメント１では、初め、トレリス符号化変調器１３２＿＃０から順に切り替えて入力されたバイトデータが全て符号化変調していないので、セグメント０と同じバイト規則１で動作する。そして、このようなバイトデータが全て符号化変調された後、トレリス符号化変調器１３２＿＃４から順に切り替えてバイトデータが循環的に入力される（図３のバイト規則２に相当）。同様にセグメント２では、初め、バイト規則２で切り替えられていたバイトデータは、バイト規則３に相当する箇所で、トレリス符号化変調器１３２＿＃８から順にバイトデータが循環的に入力される。
後述のように、シンボル切り替え器１３３の規則は、各セグメントの先頭で切り替えられる。シンボル切り替え器１３３の規則は、３種類あるため、バイト規則１〜４でバイトデータが入力されるトレリス符号化変調器１３２は、１２セグメント周期で同じものとなる。
【００１８】
シンボル切り替え器１３３の規則が変化する箇所は、各セグメントの先頭である。シンボル規則１は、トレリス符号化変調器１３２＃０から順にシンボルデータを受け取る規則である。シンボル規則２は、トレリス符号化変調器１３２＃４から順にシンボルデータを受け取る規則である。シンボル規則３は、トレリス符号化変調器１３２＃８から順にシンボルデータを受け取る規則である。
セグメント０では、トレリス符号化変調器１３２＿＃０から順にシンボルデータの受け取りが循環的に切り替えされる。セグメント１では、トレリス符号化変調器１３２＿＃４から順にシンボルデータの受け取りが循環的に切り替えされる。セグメント２では、トレリス符号化変調器１３２＿＃８から順にシンボルデータの受け取りが循環的に切り替えされる。以下、同手順で３セグメント周期にて繰り返される。
【００１９】
以上のようにして多重化された信号が、本実施の形態に係る受信装置１００に入力される。
【００２０】
次に、図１を用いて本実施の形態の受信装置１００について説明する。
【００２１】
受信部１０１は、複数のトレリス符号化変調器で変調されたデータが多重化されたトレリス符号化変調信号を受信する。受信部１０１は、受信処理部としてのチューナ１０２と、同期部としての同期回路１０３とを備える。
【００２２】
チューナ１０２は、ユーザの希望に対応した放送波を選択することで、外部から受信したＲＦ信号をＩＦ信号へと変換し、このＩＦ信号を同期回路１０３に与える。
【００２３】
同期回路１０３は、チューナ１０２から受け取ったＩＦ信号に含まれているトレリス符号化変調信号を抽出する。また、同期回路１０３は、抽出されたトレリス符号化変調信号から、搬送波の周波数誤差とクロック周波数誤差を補正して、フィールド同期信号及びセグメント同期信号を検出する。そして、同期回路１００は、抽出されたトレリス符号化変調信号を等価回路１０５に与え、同期信号の検出結果を伝送路推定回路１０４に与える。
【００２４】
伝送路推定回路１０４は、同期回路１０３から与えられるフィールド同期信号及びセグメント同期信号が既知信号であることを利用して、伝送状態を推定する。次に、既知信号で得られた伝送状態を用いて補間又は補外することで、既知信号間の信号に対する伝送状態を推定する。そして、伝送路推定回路１０４は、第１記憶素子１０７から読み出された信号順番に対応する伝送路推定結果を等価回路１０５に与える。
【００２５】
等価回路１０５は、受信部１０１で受信されたトレリス符号化変調信号の歪みを補正するとともに、当該トレリス符号化変調信号において多重化されたデータを、複数のトレリス符号化変調器１３２の各々で変調されたデータが変調された順番で一定数連続するように並べ替えるデータ処理部である。等価回路１０５は、等化処理部としての等化処理回路１０６と、第１記憶部としての第１記憶素子１０７とを備える。
【００２６】
本実施の形態における等化処理回路１０６は、トレリス符号化変調信号を等化する等化処理部と、第１記憶素子１０７を制御する記憶制御部として機能する。言い換えると、本実施の形態における等化処理回路１０６は、等化処理部と、記憶制御部とを備える。
【００２７】
等化処理回路１０６は、同期回路１０３から受け取ったトレリス符号化変調信号を第１記憶素子１０７に与えて、この信号で示されるデータを第１記憶素子１０７に記憶させる。また、等化処理回路１０６は、第１記憶素子１０７を制御することにより、複数のトレリス符号化変調器１３２の１つで変調されたデータのみが一定数連続したデータを読み出す。ここで、１つのトレリス符号化変調器１３２で変調されたデータのみが一定数連続したデータをデータブロックという。また、等化処理回路１０６は、各々のデータブロックにおいて、各々のトレリス符号化変調器１３２で変調されたデータが、多重化された順になるようにも読み出し制御をする。さらに、第１のデータブロックに含まれているデータを変調したトレリス符号化変調器１３２が変調したデータを含み、第１のデータブロックの次に変調されたデータを含むデータブロックを第２のデータブロックとすると、等化処理回路１０６は、第２のデータブロックに第１のデータブロックを連結させるように、読み出し制御を行う。このように、第２のデータブロックに第１のデータブロックを連結させたものをデータ群という。加えて、第１のデータ群に含まれているデータを変調したトレリス符号化変調器１３２が変調したデータを含み、第１のデータ群の次に読み出されたデータ群を第２のデータ群とすると、等化処理回路１０６は、第１のデータ郡の前半分のデータブロックと、第２のデータ群の後半分のデータブロックとが同じになるように、読み出し制御を行う。以上が、等化処理回路１０６の記憶制御部としての機能である。
【００２８】
等化処理回路１０６は、第１記憶素子１０７から並び替えられて読み出されたデータ群の信号と、伝送路推定回路１０４からの伝送路推定結果とを受け取り、信号の歪みを補正し、補正された信号をトレリス復号処理回路１０９に与える。なお、等化処理回路１０６は、同期回路１０３から与えられた信号を、伝送路推定回路１０４からの伝送路推定結果により補正してから、補正された信号のデータを第１記憶素子１０７に記憶させてもよい。この場合には、伝送路推定回路１０４は、伝送路推定結果を、第１記憶素子１０７から読み出された信号順番に対応させる必要がない。以上が、等化処理回路１０６の等化処理部としての機能である。
【００２９】
第１記憶素子１０７は、等化処理回路１０６の制御により、同期回路１０３から与えられるトレリス符号化変調信号で示されるデータ（トレリス符号化変調データ）を記憶するとともに、等化処理回路１０６の制御により、記憶されているデータを読み出す。
【００３０】
トレリス復号回路１０８は、等価回路１０５で並べ替えられたデータをトレリス復号する。トレリス復号回路１０８は、トレリス復号処理回路１０９と、第２記憶素子１１０とを備える。
【００３１】
トレリス復号処理回路１０９は、第２記憶素子１１０を利用して、公知の技術であるビタビアルゴリズムを用いて、等化処理回路１０６から与えられたデータを復号する。そして、トレリス復号処理回路１０９は、復号されたデータをデータ再配置処理回路１１２に与える。ビタビアルゴリズムは、入力されたデータに含まれる尤度情報に基づいて状態遷移確率を逐次算出し、一定数のデータに対応するデータ長（以下、トレースバック長ともいう）のデータから算出された状態遷移確率によりトレースバック処理を行い、最尤パスを選択することで復号するアルゴリズムである。
ここで、等化処理回路１０６から与えられるデータ群は、その後半分（トレースバック長と同等量）に復号して出力するデータを配置し、その前半分（トレースバック長と同等量）に、復号して出力するデータに続くデータが配置されている。このため、トレリス復号処理回路１０９は、データ郡を２分割して、その前半分で第１ステージのトレースバックを行うことで、その後半分の第２ステージのトレースバックにおける最尤パス状態を特定する。このように、トレリス復号処理回路１０９は、２つのステージでトレースバックを実行し、データ郡の後半分の復号結果を、バイト単位にしてデータ再配置処理回路１１２に与えるため、第２記憶素子１１０は、トレースバック長と同等量の最小メモリ量で構成できる。
【００３２】
第２記憶素子１１０は、トレースバック処理時に、トレリス復号処理回路１０９で算出された状態遷移確率を記憶する。
【００３３】
データ再配置回路１１１は、トレリス復号回路１０８で復号されたデータを、トレリス符号化変調信号で多重化されていた順、言い換えると、複数のトレリス復号化変調器１３２に入力された順となるように、再度並べ替える。データ再配置回路１１１は、データ再配置処理回路１１２と、第３記憶素子１１３とを備える。
【００３４】
データ再配置処理回路１１２は、トレリス復号処理回路１０９から与えられる復号データを、循環的に１２バイト飛ばしで第３記憶素子１１３に記憶させることで、第１記憶素子１０７から読み出される際に入れ替えられたデータ順を元に戻す。そして、データ再配置処理回路１１２は、第３記憶素子１１３に記憶されたデータを、送信側でデータ配置された順番と逆の順序で規則的に再配置する。
第３記憶素子１１３は、データ再配置処理回路１１２の制御により、データを記憶する。
【００３５】
図４は、記憶制御部としての等化処理回路１０６が第１記憶素子１０７からデータを読み出す処理を示すフローチャートである。図４に示されているフローは、トレリス符号化変調信号で示されるデータを記録保持した後に、当該データを読み出す処理を示し、上述のデータ郡の構成を可能とする。
【００３６】
まず、等化処理回路１０６は、読み出されるデータがトレリス符号化変調器１３２で変調されたデータ郡の前半分か後半分かで読み出しを行うデータアドレスが変わるため、処理ステップを監視して、読み出されるデータがデータ群の前半分か後半分かを判断する（Ｓ１０）。データ郡の前半分を処理すると判断された場合（Ｓ１０：Ｙｅｓ）は、処理はステップＳ１１に進み、データ群の後半分を処理すると判断された場合（Ｓ１０：Ｎｏ）には、処理はステップＳ２６に進む。
【００３７】
ステップＳ１１では、等化処理回路１０６は、読み出し対象となるデータを変調したトレリス符号化変調器１３２の番号（所属トレリス番号）を確認する。ここで、本実施の形態においては、所属トレリス番号の初期値は、トレリス符号化変調器１３２＃０を示す「０」であるものとする。そして、所属トレリス番号が「０」である場合には、処理はステップＳ１２に進む。所属トレリス番号が「０」ではない場合、言い換えると、所属トレリス番号が「１」〜「１１」である場合には、処理はステップＳ１３に進む。
【００３８】
ステップＳ１２では、等化処理回路１０６は、下記の（１）式で示されているように、等化処理回路１０６のメモリ（アドレス記憶部）１０６ａに記憶されているアドレス記憶値に、各トレリス符号化変調器１３２で変調されたデータを一定数で読み出す総量を加算することにより、アドレス開始基準値を算出する。
アドレス開始基準値＝アドレス記憶値＋１２×設定値      ：（１）
なお、（１）式において、上述した総量は、「１２×設定値」である。また、設定値は、上述したデータブロックに含まれるデータの数（一定数）である。この設定値は、外部から与えられてもよいし、予め設定されていてもよい。
そして、等化処理回路１０６は、算出されたアドレス開始基準値をアドレス初期値に設定する。
【００３９】
ステップＳ１３では、等化処理回路１０６は、ステップＳ１２で既に算出されているアドレス開始基準値をアドレス初期値に設定する。
【００４０】
次に、等化処理回路１０６は、セグメント毎における、読み出し対象となるデータを変調したトレリス符号化変調器１３２の開始位置を考慮して、オフセット値を算出する（Ｓ１４）。このオフセット値は、アドレス初期値とデータを読み出すアドレスとの間の差分を示すものであり、下記の（２）式により算出される。なお、セグメント毎におけるトレリス符号化変調器１３２の開始位置は、前述のように３種類あり、フィールド同期信号を基準にセグメント単位で循環し、初めが第０番目のトレリス符号化変調器１３２＃０で、次が第４番目のトレリス符号化変調器１３２＃４で、その次が第８番目のトレリス符号化変調器１３２＃８となる。
オフセット位置＝［Ｎ＋（８×Ａ）ｍｏｄ１２］＋１    ：（２）
なお、（２）式において、値Ｎは、読み出し対象となるデータを変調したトレリス符号化変調器１３２＃０〜１１の番号Ｎ（トレリス符号化変調器１３２＃Ｎ）である。また、値Ａは０〜２の値をとり、それぞれ読み出されるデータが含まれているセグメントのシンボル規則１〜３の値Ａ（シンボル規則Ａ）である。このシンボル規則Ａは、セグメント数を３で割った余りとして算出することもできる。
【００４１】
次に、等化処理回路１０６は、アドレス初期値にオフセット値を加算することでアドレス値を算出する（Ｓ１５）。
【００４２】
そして、等化処理回路１０６は、第１記憶素子１０７から、アドレス値に対応するアドレスのデータを読み出すとともに、読み出されたデータ数の値に「１」を加算する（Ｓ１６）。ここで、読み出されたデータ数の値の初期値は、「０」である。
【００４３】
次に、等化処理回路１０６は、ステップＳ１２における設定値までデータを読み出したか否かを判断する。読み出されたデータ数が設定値にまで達していない場合（Ｓ１７：Ｎｏ）には、処理はステップＳ１８に進み、読み出されたデータ数が設定値に達した場合（Ｓ１７：Ｙｅｓ）には、処理はステップＳ２１に進む。
【００４４】
ステップＳ１８では、等化処理回路１０６は、アドレス値からアドレス初期値を減算し、かつ、「１２」を加算したアドレス計算値が、予め定められた値、ここでは、１つのセグメントに含まれているデータ数（８２８）を超えたか否かを判断する。そして、アドレス値が予め定められた値を超えていない場合（Ｓ１８：Ｎｏ）には、処理はステップＳ１９に進み、アドレス値が所定値を超えた場合（Ｓ１８：Ｙｅｓ）には、処理はステップＳ２０に進む。
【００４５】
ステップＳ１９では、等化処理回路１０６は、アドレス値に「１２」を加算する。そして、処理はステップＳ１６に進む。
ここで、ステップＳ１６〜１８により、等化処理回路１０６は、アドレス計算値が予め定められた値を超えるまで、アドレス値から「１２」飛ばしで特定されるアドレスからデータを読み出す処理を繰り返すことになる。
【００４６】
ステップＳ２０では、等化処理回路１０６は、セグメント番号に「１」を加算する。なお、セグメント番号の初期値は「０」である。そして、処理はステップＳ１４に進む。
【００４７】
ステップＳ１７において、読み出されたデータ数が設定値まで達したと判断された場合（Ｓ１７：Ｙｅｓ）には、等化処理回路１０６は、読み出されたデータ数を初期化する（Ｓ２１）。
【００４８】
次に、等化処理回路１０６は、次に読み出されるデータがデータ群の後半分であるか否かを監視する（Ｓ２２）。そして、次に読み出されるデータがデータ群の後半分である場合（Ｓ２２：Ｙｅｓ）には、処理はステップＳ２３に進む。次に読み出されるデータがデータ群の後半分ではない場合（Ｓ２２：Ｎｏ）、言い換えると、次に読み出されるデータがデータ群の前半分である場合には、処理はステップＳ２４に進む。
【００４９】
ステップＳ２３では、等化処理回路１０６は、読み出し対象となるデータを変調したトレリス符号化変調器１３２の番号に「１」を加算する。そして、処理はステップＳ２４に進む。
【００５０】
ステップＳ２４では、等化処理回路１０６は、読み出し対象となるデータを変調したトレリス符号化変調器１３２の番号が「１２」まで達したか否かを判断する。そして、この番号が「１２」まで達していない場合（Ｓ２４：Ｎｏ）には、処理はステップＳ１０に進む。この場合には、等化処理回路１０６は、データ群の後半分のデータを読み出すために、ステップＳ１０から処理を繰り返す。また、この番号が「１２」まで達した場合（Ｓ２４：Ｙｅｓ）には、処理はステップＳ２５に進む。
【００５１】
ステップＳ２５では、等化処理回路１０６は、ステップＳ１２で算出されたアドレス開始基準値をアドレス記憶値としてメモリ１０６ａに格納する。
【００５２】
ステップＳ１０において、次に読み出されるデータがデータ群の後半分であると判断された場合（Ｓ１０：Ｎｏ）には、処理はステップＳ２６に進む。ステップＳ２６では、等化処理回路１０６は、データ郡の後半分の処理を開始するため、メモリ１０６ａに格納されているアドレス記憶値をアドレス初期値に設定する。そして、設定後は、処理はステップＳ１４に進む。
【００５３】
図５（Ａ）及び（Ｂ）は、実施の形態に係る受信装置１００の第１記憶素子１０７に入出力されるデータのデータ構成と入出力のタイミングとを示す概略図である。
【００５４】
図５（Ａ）では、第１記憶素子１０７に入力されるデータ１２０を、前述の設定値×１２の単位で区切り、区切られたデータをＴＢ郡とする。各ＴＢ群は、１２個のデータで構成されるＧ郡を設定値分有している。なお、図５（Ａ）では、設定値は「Ｎ（Ｎは２以上の整数）」となっている。また、Ｇ郡を構成している各データをＣ１からＣ１２と称する。データＣ１〜Ｃ２の各々は、トレリス符号化変調器１３２＃０〜１３２＃１１の各々で変調されたデータである。
【００５５】
第１記憶素子１０７に入力されるデータ１２０は、到来順に記憶されるが、読み出される際に図４に示されているフローが実行される。実行された結果読み出されるデータは、図５（Ｂ）に示されているようなデータ１２１となっている。読み出されるデータ１２１は、図５（Ｂ）に示されているように、連続して入力された２つのＴＢ群に含まれているデータＣ１〜Ｃ１２をトレリス符号化変調器１３２毎に集めたＣ１郡、Ｃ２郡、・・・、Ｃ１２郡の順に構成されている。各Ｃ郡は、それぞれに属するデータＣＭ（Ｍは、１≦Ｍ≦１２を満たす整数）で設定値×２のデータ量分となっている。また、各Ｃ郡は前半分と後半分で読み出し位置が異なっており、Ｃ１郡＿１の前半分と、Ｃ１郡＿２の後半分は同一のデータである。
【００５６】
読み出し側のＣ１郡を例に詳細に説明する。Ｃ１群＿１の読み出しデータ順は、ＴＢ＿２／Ｇ＿Ｎ＋１／Ｃ１、ＴＢ＿２／Ｇ＿Ｎ＋２／Ｃ１、・・・、ＴＢ＿２／Ｇ＿２Ｎ／Ｃ１、ＴＢ＿１／Ｇ＿１／Ｃ１、ＴＢ＿１／Ｇ＿２／Ｃ１、・・・、ＴＢ＿１／Ｇ＿Ｎ／Ｃ１となる。ここで、「ＴＢ＿２／Ｇ＿Ｎ＋１／Ｃ１」は、「ＴＢ＿２で示されるＴＢ群に含まれているＧ＿Ｎ＋１で示されるＧ群に含まれているデータＣ１」という意味である。
【００５７】
図６は、実施の形態に係る受信装置１００のトレリス復号処理回路１０９のトレースバック処理を示す概念図である。図６において、ＤＢ＿Ｍ＋１とＤＢ＿Ｍとは、１つのデータ群を構成するデータブロックであり、ＤＢ＿Ｍ＋１はその１つのデータ群の前半分のデータブロック、ＤＢ＿Ｍはその１つのデータ群の後半分のデータブロックである。ＤＢ＿Ｍには、１つのトレリス符号変調器１３２で符号化変調されたデータが、多重化された順番で格納されており、ＤＢ＿Ｍ＋１には、ＤＢ＿Ｍに含まれているデータの次に、その１つのトレリス符号変調器１３２で符号化変調されたデータが、多重化された順番で格納されている。
【００５８】
図６に示されているように、まず、入力１で、ＤＢ＿Ｍ＋１のデータがトレリス復号処理回路１０９に到来し、トレリス復号処理回路１０９は、その入力データに対して状態遷移を順次算出し、第２記憶素子１１０に記憶していく。
次に、トレースバック長分のデータがトレリス復号処理回路１０９に入力され、トレリス復号処理回路１０９が状態遷移を算出し終えると、トレリス復号処理回路１０９は、最後の入力データに対する最尤状態を算出の後、当該最尤状態を起点としてトレースバック処理１により最尤パスを選択していく。そして、トレリス復号処理回路１０９は、ＤＢ＿Ｍ＋１の初めに入力された入力データに対して求まった最尤状態のみを、例えばトレリス復号処理回路１０９のメモリ（最尤状態記憶部）１０９ａに記憶しておく。
【００５９】
次に、入力２で、ＤＢ＿Ｍのデータがトレリス復号処理回路１０９に到来し、トレリス復号処理回路１０９は、ＤＢ＿Ｍ＋１と同様に入力データに対して状態遷移を順次算出し、第２記憶素子１１０に記憶していく。
次に、トレースバック長分のデータがトレリス復号処理回路１０９に入力され、トレリス復号処理回路１０９が状態遷移を算出し終えると、トレリス復号処理回路１０９は、前述のＤＢ＿Ｍ＋１で求めた最尤状態（メモリ１０９ａに記憶されている最尤状態）を起点としてトレースバック処理２により最尤パスを選択していく。そして、トレリス復号処理回路１０９は、トレースバック処理２を終えた後、入力２として入力されたデータ順で、復号データをデータ再配置処理回路１１２に与える。
【００６０】
なお、上述の処理は、ＤＢ＿Ｍ＋１のトレースバック処理をしたアドレスに対して、ＤＢ＿Ｍの記憶処理を同アドレスに実施する手法で実現してもよい。例えば、トレリス復号処理回路１０９は、ＤＢ＿Ｍ＋１のトレースバック処理をするために、メモリ１番地からメモリ５０番地までを読み出したとすると、読み出し完了後に到来したＤＢ＿Ｍのデータに対して、状態遷移を算出して、５０番地から降順に書き込む。これにより、第２記憶素子１１０は、例えば、５０番地まであれば十分に処理することができる。
また、トレリス復号処理回路１０９は、倍速クロックを使用し、トレースバック処理分の間隔を考慮して、第１記憶素子１０７からデータを読み出すように制御をする手法で実現してもよい。その他の同様の効果が得られる手法でもよい。
【００６１】
また、本実施の形態では、図６に示されているように、データ群は、ＤＢ＿Ｍ＋１とＤＢ＿Ｍにより構成されているがこのような例に限定されるものではない。例えば、データ群を、ＤＢ＿Ｍ及びＤＢ＿Ｍ＋１の各々により構成することも可能である。このような場合には、図４におけるステップＳ１０及びＳ２２の処理を行う必要がなくなる。そして、このような場合には、ＤＢ＿Ｍ、ＤＢ＿Ｍ＋１、・・・のデータが順次トレリス復号処理回路１０９に入力されて、各々処理される。
【００６２】
以上のように、本実施の形態に係る受信装置１００によれば、第１記憶素子１０７から読み出されるデータを、トレリス復号処理回路１０９で順次復号することができるため、複数のトレリス復号処理回路１０９を備える必要がなく、また、トレリス復号処理回路１０９の回路規模も小さく構成でき、さらに、トレリス復号処理回路１０９が備えるメモリ容量も少なくてよい。
また、本実施の形態に係る受信装置１００によれば、第１記憶素子１０７から読み出されるデータを、トレリス復号処理回路１０９でビタビアルゴリズムを用いてトレースバック処理で復号して出力するデータに対して、事前にトレースバックの最尤パス状態を算出できるように構成することができるので、回路規模及びメモリ容量の削減が可能となる。
【００６３】
今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は、上記した実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００６４】
以上に記載した実施の形態では、等化処理回路１０６及びトレリス復号処理回路１０９がメモリ１０６ａ、１０９ａを備えているが、このような例に限定されない。例えば、等化処理回路１０６及びトレリス復号処理回路１０９は、図示しない外部メモリに必要な情報を記憶することもできる。
【００６５】
図１に記載された回路で行われている処理が、例えば、ＣＰＵ等の制御部がソフトウェアを実行することで実現されるように構成されていてもよい。
【符号の説明】
【００６６】
１００：受信装置、  １０１：受信部、  １０２：チューナ、  １０３：同期回路、  １０４：伝送路推定回路、  １０５：等価回路、  １０６：等化処理回路、  １０７：第１記憶素子、  １０８：トレリス復号回路、  １０９：トレリス復号処理回路、  １１０：第２記憶素子、  １１１：データ再配置回路、  １１２：データ再配置処理回路、  １１３：第３記憶素子。
【図１】
2014042141.tif 000003
【図２】
2014042141.tif 000004
【図３】
2014042141.tif 000005
【図４】
2014042141.tif 000006
【図５】
2014042141.tif 000007
【図６】
2014042141.tif 000008