(57)【要約】【課題】基板ノイズを正確に測定することができるノイズ検出装置を提供する。【解決手段】ノイズ検出装置（１）は、内部領域（８ａ）を有する半導体基板（８）と、半導体基板上に設けられた整流素子（２ｂ）と、整流素子に電流を供給する定電流供給回路（３）と、整流素子と前記定電流供給回路との共通接続点に接続された低域通過フィルタ回路（４）と、内部領域と整流素子の間に設けられた絶縁領域とを有する。  この構成により、発振回路などのノイズ源となる要素を用いることなく、半導体基板８の内部領域８ａを介して伝わるノイズ信号のレベルを正確に検出することができる。これにより、ノイズ信号のレベルを正確に検出した結果に基づいて設計にフィードバックさせることが可能となる。【選択図】図３
2014134489.tif 000002
【特許請求の範囲】
【請求項１】
内部領域（８ａ）を有する半導体基板（８）と、
前記半導体基板上に設けられ、整流素子（２ｂ）を備えるモニター部（２）と、
前記整流素子に電流を供給する定電流供給回路（３）と、
前記整流素子と前記定電流供給回路との共通接続点に接続された低域通過フィルタ回路（４）と、
前記内部領域と前記整流素子の間に設けられた絶縁領域と
を有することを特徴とするノイズ検出装置。
【請求項２】
前記モニター部は、第１の第１導電型半導体領域（９、１５）と第２の第１導電型半導体領域（１１）と、前記第１の第１導電型半導体領域と前記第２の第１導電型半導体領域の間に挟まれた第２導電型半導体領域（１０）とを有し、
第１の第１導電型半導体領域と第２導電型半導体領域は電気的に短絡しており、
前記整流素子は、前記第２の第１導電型半導体領域と前記第２導電型半導体領域により構成されていることを特徴とする
請求項１に記載のノイズ検出装置。
【請求項３】
前記半導体基板内において、前記第２の第１導電型半導体領域は、前記第２導電型半導体領域に覆われており、前記第２導電型半導体領域は前記第１の第１導電型半導体領域に覆われていることを特徴とする
請求項２に記載のノイズ検出装置。
【請求項４】
前記内部領域は第２導電型であり、
前記絶縁領域は、前記第１の第１導電型半導体領域と前記内部領域により形成されたｐｎ接合に逆バイアスを印加することにより形成される空乏層（１６）であることを特徴とする
請求項２又は３に記載のノイズ検出装置。
【請求項５】
前記絶縁領域は、前記第１の第１導電型半導体領域と前記内部領域との間に設けられた絶縁膜（１４）であることを特徴とする
請求項２又は３に記載のノイズ検出装置。
【請求項６】
前記第１の第１導電型半導体領域は高濃度不純物領域（１５ａ）を有していることを特徴とする
請求項５に記載のノイズ検出装置。
【請求項７】
前記高濃度不純物領域の深さは、少なくとも前記第２導電型半導体領域よりも深いことを特徴とする
請求項６に記載のノイズ検出装置。
【請求項８】
前記定電流供給回路は、前記第２導電型半導体領域に接続されていることを特徴とする
請求項２から７のいずれか１項に記載のノイズ検出装置。
【請求項９】
前記定電流供給回路が供給する電流値を設定変更可能とすることにより、ノイズを検出する感度を制御可能に構成されていることを特徴とする
請求項１から８のいずれか１項に記載のノイズ検出装置。
【請求項１０】
前記低域通過フィルタ回路は、前記第２導電型半導体領域に接続されていることを特徴とする
請求項２から９のいずれか１項に記載のノイズ検出装置。
【請求項１１】
前記低域通過フィルタ回路の信号出力先には、さらに比較回路（５）が設けられていることを特徴とする
請求項１から１０のいずれか１項に記載のノイズ検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ検出装置に関する。
【背景技術】
【０００２】
デジタル回路及びアナログ回路を混載する回路や、パワー素子などを内蔵したＩＣ（Integrated  Circuit）では、デジタル回路、パワー素子等で発生したノイズ信号が、半導体基板の内部領域を介して、基板ノイズとしてアナログ回路に伝播し、動作精度に影響を与えることが知られている。また、ＩＣ内部の回路に起因するのではなく、ＩＣ外部からの外来ノイズ信号もパワー素子や半導体基板の内部領域を介して基板ノイズとなり、アナログ回路等に伝播して、動作精度に影響を与えることがある。
【０００３】
そこで、かかるＩＣ内部に伝播する基板ノイズ量を正確に測定し、ノイズ信号の影響を受けにくくなるようにＩＣ設計にフィードバックしたいという要求がある。これに対して、ノイズ源となる回路の近傍に発振回路を設け、発振回路の出力のジッタ値を測定することで基板ノイズを間接的に測定する技術が考案されている(例えば特許文献１参照)。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３３２４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、この方法によれば、発振回路のジッタ値を測定するために設けた発振回路それ自体がノイズ源となるおそれがあり、また、実装や測定系の影響を受けるためジッタ値を正確に測定することは困難である。
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体基板の内部領域を伝播するノイズ信号のレベルを正確に測定することができるノイズ検出装置を提供することである。
【課題を解決するための手段】
【０００６】
請求項１に記載のノイズ検出装置は、内部領域を有する半導体基板と、半導体基板上に設けられた整流素子を備えるモニター部と、整流素子に電流を供給する定電流供給回路と、整流素子と前記定電流供給回路との共通接続点に接続された低域通過フィルタ回路と、内部領域と前記整流素子の間に設けられた絶縁領域とを有する。
【０００７】
上記構成によれば、半導体基板の内部領域と整流素子との間に設けられた絶縁領域は、容量性素子（カップリング容量）として機能する。これにより、ノイズ信号が内部領域に伝わると、ノイズ信号が絶縁領域を介して整流素子に入力される。この信号は、定電流供給回路から供給されるバイアス電流が加えられた整流素子に流れる。整流素子の端子には、ノイズ信号のレベル（振幅、周波数）に応じた振幅を有する電圧が発生するので、これが低域通過フィルタ回路を介して伝わることでノイズ信号のレベルに相当する直流電圧の信号として検出することができる。
【０００８】
従って、発振回路などのノイズ源となる要素を用いることなく、半導体基板の内部領域を介して伝わるノイズ信号のレベルを正確に検出することができる。これにより、ノイズ信号のレベルを正確に検出した結果に基づいて設計にフィードバックさせることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態による電気的構成図
【図２】ノイズ検出装置の配置位置を模式的に示したＩＣの平面図
【図３】ＩＣに形成したモニター部の模式的な縦断面図
【図４】ノイズ信号Ｖａ、Ｖｂ、Ｖｃの波形を模式的に示す図
【図５】異なるバイアス電流での信号Ｖｃの波形を模式的に示す図
【図６】比較回路での信号処理の概要を示す図
【図７】第２の実施形態におけるモニター部の構造を模式的に示すための縦断面図
【発明を実施するための形態】
【００１０】
（第１の実施形態）
以下、本発明の第１の実施形態におけるノイズ検出装置について、図１から図６を参照して説明する。
図１において、ノイズ検出装置１は、モニター部２、定電流供給回路３、低域通過フィルタ回路部４及び比較回路５を備える。
モニター部２は、ノイズ信号Ｖａを検知するもので、半導体基板８の内部領域８ａ（図３参照）と整流素子２ｂとの間に形成されるカップリング容量２ａと、カップリング容量２ａに共通接続点Ｐ１で接続される整流素子２ｂとを備えている。整流素子２ｂは、カソード側がアース２ｃに接続されている。
【００１１】
カップリング容量２ａ及び整流素子２ｂの共通接続点Ｐ１と、電源端子との間には定電流供給回路３が接続されており、整流素子２ｂに所定のバイアス電流を供給する。整流素子２ｂは例えばｐｎ接合ダイオードであり、定電流供給回路３に対して順方向に接続される。モニター部２は例えばＩＣ上に形成される。
【００１２】
低域通過フィルタ回路部４は、所定の周波数以下の信号を通過させるローパスフィルタ回路（低域通過フィルタ回路）である。低域通過フィルタ回路部４は、抵抗４ａとコンデンサ４ｂとを備えている。抵抗４ａとコンデンサ４ｂは、共通接続点Ｐ１とアース４ｃとの間に直列に接続されている。抵抗４ａとコンデンサ４ｂの共通接続点Ｐ２は、低域通過フィルタ回路部４の出力端子となる。
【００１３】
比較回路５の一方の入力端子は共通接続点Ｐ２に接続されており、他方の入力端子は比較参照電圧Ｖｒｅｆが入力される。比較回路５は、共通接続点Ｐ２から入力された信号ＶｃのレベルがＶｒｅｆを下回るときにハイレベルの信号Ｖｈｉｇｈを出力する。なお、低域通過フィルタ回路部４及び比較回路５は、例えばＩＣ上に形成しても良いし、ＩＣ外に設けても良い。ノイズ検出装置１の構成のうち、少なくともモニター部２がＩＣを形成している半導体基板８に設けられていれば良い。
【００１４】
次に、図２を参照してノイズ検出装置１のＩＣ表面での配置位置について説明する。ＩＣ６は、例えばデジタル回路部６ａ、パワー素子回路部６ｂ及びアナログ回路部６ｃを備えている。ノイズ発生源は、デジタル回路部６ａ及びパワー素子回路部６ｂを想定している。また、ノイズ信号の影響を受ける部位としては、アナログ回路部６ｃを想定している。モニター部２又はノイズ検出装置１は、ノイズ信号によって大きく影響を受けることが予想される部位に配置することが望ましい。例えばアナログ回路部６ｃの周辺部で、ノイズ発生源であるデジタル回路部６ａ又はパワー素子回路部６ｂに面した側面の位置７ｃに配置する。また、位置７ｃに限らず、アナログ回路部６ｃの周辺部で、ＩＣ側面に面した位置など、ノイズ信号に大きく影響を受けることが予想される場所に、モニター部２又はノイズ検出装置１を設置しても良い。また、モニター部２又はノイズ検出装置１を複数個所に設けても良い。
【００１５】
さらに、モニター部２又はノイズ検出装置１を、ノイズ発生源であるデジタル回路部６ａ又はパワー素子回路部６ｂの近傍であって、ノイズ信号の影響を受けるアナログ回路部６ｃに面した側面の位置７ａ、７ｂに配置しても良い。
【００１６】
このような配置とすることによって、影響を受ける箇所でのノイズ信号を正確かつ効率的にモニターすることが可能となる。また、ノイズ発生源でのノイズ信号もモニターすることで、ノイズ信号が発生源からどのように伝わっているかを把握することができる。これらの結果に基づいてＩＣ設計にフィードバックさせることが可能となる。
【００１７】
次に、図３を参照して、モニター部２の半導体基板８内における構成について述べる。例えば、ｐ型の半導体基板８の表面に第１のｎ型半導体領域（第１の第１導電型半導体領域）９が形成されている。第１のｎ型半導体領域９の内側にはｐ型半導体領域（第２導電型半導体領域）１０が形成され、さらにｐ型半導体領域１０の内側には第２のｎ型半導体領域（第２の第１導電型半導体領域）１１が形成されている。半導体基板８内において、第２のｎ型半導体領域１１はｐ型半導体領域１０に覆われ、ｐ型半導体領域１０は第１のｎ型半導体領域９に覆われている。ｐ型半導体領域１０は、第１のｎ型半導体領域９及び第２のｎ型半導体領域１１に挟まれるように形成されている。
【００１８】
電極１２は第１のｎ型半導体領域９とｐ型半導体領域１０とを電気的に接続する共通電極であり、これにより第１のｎ型半導体領域９とｐ型半導体領域１０とが電気的に短絡されている。ｐ型半導体領域１０と第２のｎ型半導体領域１１によって、ｐｎ接合ダイオード（整流素子２ｂ）が構成されている。ｐ型半導体領域１０には不純物として例えばボロンがドープされており、第１のｎ型半導体領域９及び第２のｎ型半導体領域１１には例えば不純物としてリン又はヒ素がドープされている。
【００１９】
上記第１及び第２のｎ型半導体領域９、１１、及びｐ型半導体領域１０によって形成される構造は、ｎｐｎバイポーラトランジスタのエミッタ、コレクタ、ベースのうち、コレクタとベースを短絡し、ベースとエミッタによりｐｎ接合ダイオードを形成した構造に相当する。従って、既存のバイポーラトランジスタの構造を利用することができる。すなわち、新たに工程を追加することなく電極１２による接続状態を変更するだけで上記構成を形成できる。
【００２０】
なお、モニター部２は、上述の構成に代えて、第１のｎ型半導体領域９と、ｐ型半導体領域１０及び第２のｎ型半導体領域１１を有するｐｎ接合ダイオードとを、素子分離領域によって電気的に分離した別個の領域に形成し、第１のｎ型半導体領域９とｐ型半導体領域１０を電気的に接続するという構成にしても良い。
【００２１】
第２のｎ型半導体領域１１は電極１３によって電気的接続がなされている。電極１２は共通接続点Ｐ１に接続されており、電極１３はアース２ｃに接続されている。
半導体基板８は、ｐ型不純物が低濃度にドープされており、第１のｎ型半導体領域９の下側に位置し素子が形成されていない領域を内部領域８ａとしている。第１のｎ型半導体領域９は内部領域８ａとの間でｐｎ接合を形成している。このｐｎ接合には使用時に逆バイアスが印加されて素子間分離される。このとき、ｐｎ接合部には空乏層１６が形成されている。この場合、不純物濃度は、第１のｎ型半導体領域９より半導体基板８の方が低いため、空乏層１６は主として半導体基板８側に延びている。ここで、空乏層１６は、キャリアが存在しない領域であり、従ってこの領域は電気的には絶縁領域として機能する。これによって、当該空乏層１６は前述のカップリング容量２ａを構成し、コンデンサとして作用する。
【００２２】
次に、ノイズ信号Ｖａの波形が、モニター部２、低域通過フィルタ回路部４、比較回路５によって、どのように変換されるかについて説明する。まず、半導体基板８を伝播するノイズ信号Ｖａは、内部領域８ａに到達し、その交流成分が上述の空乏層１６によって構成されたカップリング容量２ａを通過して第１のｎ型半導体領域９に入力される。
【００２３】
図４の各図（ａ）〜（ｃ）はシミュレーション結果を示している。図４において、横軸は時間（μｓ）、縦軸はノイズ信号の電圧を示している。図４（ａ）は、半導体基板８を伝播するノイズ信号Ｖａの信号波形である。Ｖ０はノイズ信号が伝播する前（時刻０〜０．１（μｓ）の間）の電圧レベルである。ここでは、シミュレーション開始時刻０（μｓ）から０．１（μｓ）が経過した時刻１．０（μｓ）においてノイズ信号Ｖａが第１のｎ型半導体領域９に伝播したものとしている。
【００２４】
半導体基板８を伝播するノイズ信号Ｖａは、実際には様々な信号成分が混在しているため単純な波形とはならないが、ここでは簡単のために、図４（ａ）に示すように、ノイズ信号Ｖａを振幅２Ｖの所定周波数の正弦波としている。共通接続点Ｐ１には、ノイズ信号Ｖａが、カップリング容量２ａ、整流素子２ｂ、定電流供給回路３及び低域通過フィルタ回路部４の各々のインピーダンスに応じて影響を受けた信号波形（ノイズ信号Ｖｂ）として出現する。
【００２５】
図４（ｂ）は、共通接続点Ｐ１でのノイズ信号Ｖｂの信号波形である。共通接続点Ｐ１では、カップリング容量２ａを通過してきたノイズ信号Ｖａに、定電流供給回路３により与えられるバイアス電流が加えられ、この電流が整流素子２ｂの順方向に流れる。共通接続点Ｐ１には、整流素子２ｂの順方向電圧として、ノイズ信号Ｖｂが現れる。整流素子２ｂは、非線形特性を有するので、ノイズ信号Ｖｂの電圧波形は、図４（ｂ）に示すように、ノイズ入力前の信号レベルＶ１に対して、略正弦波の上側が低くなり、下側に伸びた波形に歪んでいる。
【００２６】
次に、ノイズ信号Ｖｂは、低域通過フィルタ回路部４に入力される。前述のように、低域通過フィルタ回路部４は所定周波数以上の周波数成分を除去するローパスフィルタであるため、ノイズ信号Ｖｂの信号波形からノイズ信号Ｖｂの所定周波数以上の成分が除去されて直流成分を含めた低周波数成分が抽出され、かつ、略正弦波が下側に伸びるように歪んだノイズ信号Ｖｂの信号波形の歪み量に応じた直流シフト量に相当する信号波形に変換される。すなわち、ノイズ信号Ｖｂが、低域通過フィルタ回路部４によって高周波成分がカットされ、低周波成分すなわち直流レベル変換された信号Ｖｃとして得られる。
【００２７】
図４（ｃ）は信号Ｖｃの信号波形である。信号Ｖｃの信号波形は時間の経過とともに以下のように変化する。すなわち、ノイズ信号Ｖｂが入力される前の電圧レベルＶ２から、時刻１．０（μｓ）に低域通過フィルタ回路部４にノイズ信号が入力され、その後低域通過フィルタ回路部４によって信号レベルが下がり始め、時間Ｔｓ（μｓ）が経過した時刻６．０（μｓ）において信号Ｖｃの電圧値がほぼ直流レベルになって安定する。このノイズ信号Ｖｂの入力から電圧値が安定するまでの時間Ｔｓは、抵抗４ａ及びコンデンサ４ｂによる時定数を変えることよって変更設定可能である。すなわち、時定数が大きい場合は時間Ｔｓは長くなり、時定数が小さい場合は時間Ｔｓは短くなる。
【００２８】
次に、図５に、定電流供給回路３のバイアス電流値を変化させた場合の信号Ｖｃをシミュレーションした場合の波形を示す。図５において、横軸は時間（μｓ）、縦軸は電圧（ｍＶ）である。時刻１．０（μｓ）においてノイズ信号Ｖｂが入力されたものとしている。このノイズ信号Ｖｂに対して、信号Ｖｃ１はバイアス電流値が１００（μＡ）の場合、信号Ｖｃ２はバイアス電流値が５０（μＡ）の場合、信号Ｖｃ３はバイアス電流値が２０（μＡ）の場合、信号Ｖｃ４はバイアス電流値が１０（μＡ）の場合の信号Ｖｃの波形である。ΔＶｃ１は信号Ｖｃ１の時刻０〜１．０（μｓ）の電圧レベルから時刻６．０（μｓ）での電圧レベルへのシフト量、ΔＶｃ２は同じく信号Ｖｃ２のシフト量、ΔＶｃ３は同じく信号Ｖｃ３のシフト量、ΔＶｃ４は同じく信号Ｖｃ４のシフト量である。
【００２９】
図５に示すように、シフト量は、ΔＶｃ１＜ΔＶｃ２＜ΔＶｃ３＜ΔＶｃ４となっている。すなわち、定電流供給回路３によって共通接続点Ｐ１に与えられるバイアス電流値が小さくなるほど、信号Ｖｃのシフト量が大きくなる。定電流供給回路３によって供給されるバイアス電流値が小さい場合は、波形の歪みは大きくなり、定電流供給回路３によって供給されるバイアス電流値が大きい場合は、波形の歪みは小さくなるからである。このことは、定電流供給回路３によって供給されるバイアス電流値を変化させることにより、ノイズ信号Ｖｂの波形信号のひずみ量を制御することが可能であることを意味する。バイアス電流値が小さくなるほど信号Ｖｃのシフト量が大きくなり、ノイズ検出感度が高くなる。すなわち、定電流供給回路３によって共通接続点Ｐ１に与えられるバイアス電流値によって、ノイズ検出感度を制御することが可能である。
【００３０】
ここで、上記のように、バイアス電流値が小さい場合は、信号Ｖｃのシフト量が大きくなりノイズ検出感度が高くなるが、ノイズ信号レベルが大きい場合はバイアス電流値を小さくしすぎると信号Ｖｃのシフト量が大きくなりすぎてしまう。そのため、検出しようとするノイズ信号のレベルに応じてバイアス電流値を調整し、信号Ｖｃのシフト量を適正な値にして、ノイズ検出精度を高くすることが望ましい。
【００３１】
図６（ａ）及び（ｂ）は、低域通過フィルタ回路部４からの信号Ｖｃが入力された比較回路５での信号処理の概要を示したものである。図６（ａ）及び（ｂ）において、グラフの横軸は時間、縦軸は電圧である。図６（ａ）は信号Ｖｃと比較参照電圧Ｖｒｅｆとの関係を示したものである。Ｖｒｅｆは比較回路５における比較参照電圧であり、ノイズ信号の判定レベルを設定している。図６（ｂ）は比較回路５の出力信号を示したものである。
【００３２】
比較回路５の出力は、Ｖｒｅｆ≦Ｖｃの場合はＶｌｏｗとなり、Ｖｒｅｆ＞Ｖｃの場合はＶｈｉｇｈとなる。図６では時刻ｔ１において、Ｖｒｅｆ≦Ｖｃという関係から、Ｖｒｅｆ＞Ｖｃという関係に切替る。比較回路５の出力はＶｌｏｗからＶｈｉｇｈに切替り、ノイズ検出の判定信号Ｖｈｉｇｈを出力する。これにより、所定レベルを超えるノイズ信号を検出することができると共に、ノイズ信号の検出をデジタル信号に変換することが可能となる。また、Ｖｒｅｆを調整することで、検出するノイズ信号のレベルを変更設定することができる。
【００３３】
比較回路５の出力は、例えば下記の用途に用いることができる。比較回路５が、所定のレベルを超えるノイズ信号を検知した場合、すなわち、比較回路５からＶｈｉｇｈが出力された場合に、このＶｈｉｇｈ信号が入力されると、所定の回路の動作を一時的にストップさせるように回路を構成する。このようにすることで、所定の大きさ以上のノイズが発生した場合に、ノイズ信号によって影響を受けやすい回路の動作をストップさせ、ノイズ信号による回路動作の精度悪化を回避することができる。なお、動作をストップさせていた回路は、ノイズがおさまり、比較回路５からＶｌｏｗ信号が入力されたことを契機として、再び動作させるようにすればよい。
【００３４】
上記構成によれば、半導体基板８の内部領域８ａとモニター部２の第１のｎ型半導体領域９との間に形成されたｐｎ接合に、逆バイアス電圧を印加することにより空乏層を生じさせて、カップリング容量２ａとして機能させるようにした。これにより、ノイズ信号が内部領域８ａに伝わると、カップリング容量２ａを介して整流素子２ｂに入力される。この信号に、定電流供給回路３から供給されるバイアス電流を加えて、整流素子２ｂに流すと、ノイズ信号のレベルに応じた直流成分を有する電圧となる。従って、低域通過フィルタ回路部４の出力端子において、ノイズ信号のレベルに相当する直流電流の信号として検出することができる。
【００３５】
この結果、発振回路などのノイズ源となる要素を用いることなく、半導体基板８の内部領域８ａを介して伝わるノイズ信号のレベルを正確に検出することができる。また、ノイズ信号は最終的にレベルシフトした直流信号に変換されるため、これをモニターすることでノイズ信号の大きさを測定することが容易となる。これにより、ノイズ信号のレベルを正確に検出した結果に基づいてＩＣ設計にフィードバックさせることが可能となる。
【００３６】
さらに、モニター部２の構造は、既存のｐｎｐバイポーラの構造を利用するため、新たな工程を追加することなく上記構成を実現可能である。
また、モニター部２又はノイズ検出装置１を、半導体基板８上のノイズ発生源の周辺部又はノイズの影響を受けやすい回路の周辺部に配置することで、ノイズ信号のレベルを正確かつ効率的に検出することができる。
【００３７】
（第２の実施形態）
次に、図７を参照して、本発明の第２の実施形態について第１の実施形態と異なる部分を説明する。図７において、モニター部２は、半導体基板８の表面上に形成された第１のｎ型半導体領域１５を有する。半導体基板８内において、第１のｎ型半導体領域１５の内側にはｐ型半導体領域１０を備え、さらにｐ型半導体領域１０の内側には第２のｎ型半導体領域１１を備える。半導体基板８内において、第２のｎ型半導体領域１１はｐ型半導体領域１０に覆われ、ｐ型半導体領域１０は第１のｎ型半導体領域１５に覆われている。ｐ型半導体領域１０は、第１のｎ型半導体領域１５及び第２のｎ型半導体領域１１に挟まれるように構成されている。第１のｎ型半導体領域１５、ｐ型半導体領域１０及び第２のｎ型半導体領域１１は、半導体基板８に埋め込まれた絶縁膜１４によって囲まれている。第１のｎ型半導体領域１５はさらに高濃度ｎ型不純物領域１５ａを備えている。高濃度ｎ型不純物領域１５ａは、半導体基板８の表面から深さ方向に深く延在するように形成されており、少なくともｐ型半導体領域１０よりも深い位置まで形成されている。高濃度ｎ型不純物領域１５ａの下側は絶縁膜１４近傍に達している。高濃度ｎ型不純物領域１５ａの下側は、絶縁膜１４に接する程度に深い位置まで形成されていても良い。
【００３８】
電極１２は、第１のｎ型半導体領域１５とｐ型半導体領域１０とを電気的に接続する共通電極であり、これによりｐ型半導体領域１０と第１のｎ型半導体領域１５とは電気的に短絡している。半導体基板８は、低濃度にｐ型不純物がドープされたｐ型半導体基板であり、絶縁膜１４の下側にはｐ型の導電型の内部領域８ａを有している。他の構成は第１の実施形態と同じである。
【００３９】
ここで、絶縁膜１４は絶縁領域であり、内部領域８ａと第１のｎ型半導体領域１５によって挟まれたカップリング容量２ａとして作用する。従って、半導体基板８を伝播するノイズ信号のうち交流成分は、この絶縁膜１４によって形成されたカップリング容量２ａを通過して第１のｎ型半導体領域１５に入力され、絶縁膜１４近傍まで達したインピーダンスの低い高濃度ｎ型不純物領域１５ａを通って電極１２に達する。
【００４０】
なお、絶縁膜１４は、例えばＳＯＩ（Silicon  on  Insulator）基板の埋め込み絶縁膜及びトレンチ分離絶縁膜を利用して形成することが可能であるため、絶縁膜１４を形成するためにＩＣの製造工程を追加する必要がない。
【００４１】
第２の実施形態も第１の実施形態も等価回路としては同じであり、図１に示される等価回路が該当する。
以上に説明したように、この構成により、第１の実施形態と同様の効果を奏することができる。また、ＳＯＩ基板を用いる場合は、既存のＳＯＩ基板の埋め込み絶縁膜構造を利用するため、新たな工程を追加することなく上記構成を実現可能である。さらに、絶縁膜１４の膜厚を変えることによりカップリング容量２ａの容量値を制御することができる。
【００４２】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００４３】
半導体基板８は、シリコン単結晶基板、ヒ素ガリウム基板、ゲルマニウム基板などを用いることができる。
半導体基板８、第１のｎ型半導体領域９、ｐ型半導体領域１０、第２のｎ型半導体領域１１、第１のｎ型半導体領域１５及び高濃度ｎ型不純物領域１５ａについて実施形態で用いたｎ型、ｐ型の導電型は、適宜入れ替えても良い。
【００４４】
半導体基板８は、ｐ型不純物が低濃度にドープされたｐ型半導体基板としたが、ｎ型半導体基板にｐ型ウェル領域を設けた構造としても良い。
【符号の説明】
【００４５】
図面中、２ｂは整流素子、３は定電流供給回路、４は低域通過フィルタ回路、５は比較回路、８は半導体基板、８ａは内部領域、９及び１５は第１のｎ型半導体領域（第１の第１導電型半導体領域）、１０はｐ型半導体領域（第２導電型半導体領域）、１１は第２のｎ型半導体領域（第２の第１導電型半導体領域）、１４は絶縁膜、１５ａは高濃度ｎ型不純物領域（高濃度不純物領域）である。
【図１】
2014134489.tif 000003
【図２】
2014134489.tif 000004
【図３】
2014134489.tif 000005
【図４】
2014134489.tif 000006
【図５】
2014134489.tif 000007
【図６】
2014134489.tif 000008
【図７】
2014134489.tif 000009