(57)【要約】【課題】変動ＤＵＴインピーダンスに一致するようにＳＭＵソース・インピーダンスを変化させる。【解決手段】ＳＭＵ７０のインピーダンス・ソース回路は電圧源７２を含む。制御入力を有する電気的に制御される可変抵抗は、ＤＵＴに結合された可変抵抗を調整するように構成される。ループ利得制御器は、電気的に制御される可変抵抗の制御入力に結合される。ループ利得制御器は、電気的に制御される可変抵抗の制御入力を駆動するように構成され可変抵抗がＤＵＴのインピーダンスにほぼ一致するように調整する。インピーダンス・ソース回路は、ＤＵＴの両端電圧及び電圧基準を検出するように構成された電圧検出器を含んでもよい。ループ利得制御器は、ＤＵＴの両端で検出された電圧及び電圧基準に基づいて、電気的に制御される可変抵抗の制御入力を駆動するように構成してもよい。【選択図】図３Ａ
2014145758.tif 000002
【特許請求の範囲】
【請求項１】
被試験装置（ＤＵＴ）を測定するように構成された測定装置用のインピーダンス・ソース回路であって、
上記ＤＵＴに結合された電圧／電流源と、
電気的に制御される可変抵抗を調整するように構成された制御入力を有する上記可変抵抗と、
上記電気的に制御される可変抵抗器の上記制御入力に結合されたループ利得制御器とを具え、
上記ループ利得制御器は、上記電気的に制御される可変抵抗器の上記制御入力を駆動して、上記ＤＵＴのインピーダンスにほぼ一致するように上記可変抵抗を調整するインピーダンス・ソース回路。
【請求項２】
上記ＤＵＴの両端の電圧を検出するように構成された電圧検出器を更に具える請求項１のインピーダンス・ソース回路。
【請求項３】
電圧基準を更に具える請求項２のインピーダンス・ソース回路。
【請求項４】
上記ループ利得制御器は、上記ＤＵＴの両端の検出した上記電圧と上記電圧基準とに基づいて上記電気的に制御される可変抵抗の上記制御入力を駆動するように構成された請求項３のインピーダンス・ソース回路。
【請求項５】
被試験装置（ＤＵＴ）を測定するように構成された測定装置用のインピーダンス・ソース回路を提供する方法であって、
上記ＤＵＴに電圧／電流源を供給し、
電気的に制御される可変抵抗を調整するように構成された制御入力を有する上記可変抵抗を提供し、
上記電気的に制御される可変抵抗器の上記制御入力を駆動して、上記ＤＵＴのインピーダンスにほぼ一致するように上記可変抵抗を調整する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電子測定に関し、特に、ソース・メジャメント・ユニットに関する。
【背景技術】
【０００２】
ソース・メジャメント・ユニット（ＳＭＵ）を用いて、半導体製品の試験を含む多くの分野で正確な測定を行う。例えば、米国特許第５０３９９３４号は、かかる装置の一つと、米国特許第５１４４１５４号に記載された如き装置におけるレンジ変更とを記載している。典型的なＳＭＵの設計は、統合された電圧及び電流の測定機能を有する電圧源（電圧ソース）又は電流源（電流ソース）を含んでいる。被試験装置（ＤＵＴ）は、ＳＭＵに結合されて、電圧源又は電流源のいずれかによりシミュレーションされる。典型的なＳＭＵは、選択されたＳＭＵソース方法に負荷インピーダンスが一致する間、適切に動作するだろう。ＳＭＵが電圧源及び電流測定（ＳＶＭＩ）として構成されているならば、高インピーダンス負荷が望ましい。ＳＭＵが電流源及び電圧測定（ＳＩＭＶ）として構成されているならば、低インピーダンス負荷が望ましい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５０３９９３４号明細書
【特許文献２】米国特許第５１４４１５４号明細書
【非特許文献】
【０００４】
【非特許文献１】ケースレによるＳＭＵ、［online］［２０１３年１０月２１日検索］インターネット（URL:http://www.keithley.jp/products/dcac/currentvoltage）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実際には、負荷インピーダンスがＳＭＵソース・インピーダンスと一致しないかもしれない。これは、リンギング及び他の遷移問題を引き起こす。負荷インピーダンスが周波数に伴って変化する、例えば、直流に対して正しいソース方法が高周波数における正しい方法でないときに、追加の問題に直面する。既存のＳＭＵ設計は、ＤＵＴインピーダンスが周波数に伴って変化するのに適合するように、その特性が変化するようになっていない。これら問題を扱う改良されたソース・インピーダンスのレンジ変更機能を提供することが望まれている。
【課題を解決するための手段】
【０００６】
被試験装置（ＤＵＴ）を測定するように構成された測定装置用のインピーダンス・ソース回路を開示する。インピーダンス・ソース回路は、ＤＵＴに電気的に結合された電圧／電流源を含んでいる。制御入力を有し電気的に制御される可変抵抗は、ＤＵＴに結合された可変抵抗を調整するように構成される。電気的に制御される可変抵抗の入力にループ利得制御器を結合する。電気的に制御される可変抵抗の制御入力を駆動して、ＤＵＴのインピーダンスにほぼ一致するように可変抵抗を調整するように、ループ利得制御器が構成される。
【０００７】
インピーダンス・ソース回路は、ＤＵＴの両端電圧及び電圧基準を検出するように構成された電圧検出器も含んでよい。ループ利得制御器は、ＤＵＴの両端で検出した電圧及び電圧基準に基づいて、電気的に制御される可変抵抗の制御入力を駆動するように構成できる。
【０００８】
ループ利得制御器は、ＤＵＴの両端で検出した電圧及び電圧基準に基づいて、電気的に制御される可変抵抗の制御入力を駆動するように構成された演算増幅器（ｏｐ増幅器）を含んでもよい。電圧基準回路は、電圧／電流源により供給された電圧を半分に分圧するように構成し提供することができる。電圧基準回路は、非反転入力端に結合された抵抗分圧器を有するバッファ増幅器を含んでもよい。電気的に制御される可変抵抗は、電圧制御の電流源として構成してもよい。
【０００９】
インピーダンス・ソース回路は、ＤＵＴの少なくとも１つの電気的特性の電流／電圧源及び測定用に構成された外部ループを含んでもよい。インピーダンス・ソース回路は、電圧／電流源のトランスコンダクタンス（ｇｍ）を増やすように構成された利得圧縮／拡大回路を含んでもよい。電圧／電流源は、電圧源又は電流源として構成されてもよい。
【００１０】
被測定装置（ＤＵＴ）を測定するように構成された測定装置用のインピーダンス・ソース回路を提供する方法も開示する。この方法は、ＤＵＴへの電圧／電流源を供給することを含む。可変抵抗を調整するように構成され、制御入力を有し電気的に制御される可変抵抗を提供する。電気的に制御される可変抵抗の制御入力を駆動して、可変抵抗がＤＵＴのインピーダンスにほぼ一致するように調整する。
【００１１】
この方法は、ＤＵＴの両端電圧を検出すること及び電圧基準を発生することも含んでよい。この方法は、ＤＵＴの両端で検出された電圧と電圧基準とに基づいて、電気的に制御される可変抵抗器の制御入力を駆動することも含んでよい。
【００１２】
この方法は、ＤＵＴの両端で検出した電圧と電圧基準とに基づいて電気的被試験の可変抵抗器の制御入力を駆動するように構成された演算増幅器（ｏｐ増幅器）を提供することも含んでよい。この方法は、電圧／電流源が供給する電圧を半分に分圧して電圧基準を発生するように構成された電圧基準回路を提供することも含んでよい。電圧基準回路を提供してもよく、この電圧基準回路は、電圧基準を発生するために非反転入力に結合された抵抗分圧器を有するバッファ増幅器を具える。電気的に制御される可変抵抗器は、電圧制御電流源として構成してもよい。
【００１３】
この方法は、電流／電圧源とＤＵＴの電気的特性の測定とのために構成された外部ループを提供することも含んでよい。利得圧縮／拡大回路を設けてもよく、この利得圧縮／拡大回路は、電圧／電流源のトランスコンダクタンス（ｇｍ）を増やすように構成されている。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａは、理想的なインピーダンス・ソースを含んだ回路のブロック図である。
【図１Ｂ】図１Ｂは、ソース抵抗のレンジに対して４４Ｋオーム抵抗のＤＵＴについてのノイズ計算である。
【図１Ｃ】図１Ｃは、典型的な帰還電流計の簡略化したブロック図である。
【図２Ａ】図２Ａは、インピーダンス・ソース・トポロジに対する内部ループを示す基本的なブロック図である。
【図２Ｂ】図２Ｂは、インピーダンス・ソース・トポロジに対する内部ループを示す回路図である。
【図３Ａ】図３Ａは、外部ループと、内部ループ内に実現されたインピーダンス・ソースとを有するＳＭＵのブロック図である。
【図３Ｂ】図３Ｂは、外部ループと、内部ループ内に実現されたインピーダンス・ソースとを有するＳＭＵのブロック図である。
【図３Ｃ】図３Ｃは、内部ループ利得を示すために、インピーダンス・ソースの基本的な内部ループの簡略化されたブロック図である。
【図３Ｄ】図３Ｄは、利得圧縮／拡大を追加したインピーダンス・ソースを有するＳＭＵのブロック図である。
【発明を実施するための形態】
【００１５】
電流又は電圧（Ｉ／Ｖ）源に基づくトポロジを用いる従来のＳＭＵ設計は、変化するＤＵＴインピーダンス、又は周波数に基づくＤＵＴインピーダンスの変化に適合するために、それらのインピーダンス特性を変化させない。典型的なＩ／Ｖ源に基づくトポロジの代わりに用いることができる電圧プログラマブル「インピーダンス・ソース」を用いる装置及び方法をここで開示する。
【００１６】
従来の電流又は電圧源に基づくトポロジを用いた高速電流測定に関連して潜んだいくつかの問題がある。その第１は、容量性負荷の存在を伴う。容量性負荷により、従来設計のＩ／Ｖ変換器検知抵抗器は、ＤＵＴインピーダンスと相互に作用して、帰還経路にポールを配置する。この望ましくないポールにより、Ｉ／Ｖ増幅器、例えば、電圧源が安定性及び帯域幅で妥協することになる。Ｉ／Ｖ変換器の場合、ゼロ・ボルトの電圧源が容量性負荷に直接的に影響する。よって、電流測定は、容量性負荷に影響されたＩ／Ｖノイズ電圧が発生した電流とＤＵＴ電流との和になるであろう。
【００１７】
時々、ＤＵＴ電流は、それが抵抗負荷に対するように、この供給電圧に応じて決まる。また、時々、装置自体が、ソーラ・セルの場合のように、それ自体の電流を発生する。ソーラ・セルは、存在するいかなる刺激（光を除いて）も実際に必要としないが、それにもかかわらず容量性である。このＤＵＴの容量は、結局、信号対ノイズ比を低下させる。
【００１８】
解決すべき第２の問題は、Ｉ／Ｖ変換器の電流検知抵抗器の浮遊容量である。この浮遊容量は、電流検知抵抗器と相互に作用して、Ｉ／Ｖ変換関数にポールを形成する。問題を更に深刻化させるのは、この帰還電流計Ｉ／Ｖ変換トポロジの安定性を維持するために、この場所におけるいくつかの容量を必要とすることである。これは、従来のＩ／Ｖソースに基づいたトポロジに対する根本的な問題である。
【００１９】
開示する電圧プログラマブル・インピーダンス・ソースのアーキテクチャは、以下の性能を提供する。
１）ＤＵＴに安定した出力を提供するための充分な位相マージン。
２）周波数に基づくＤＵＴインピーダンス変化に対する補償。
３）ＤＵＴ誘導周波数依存性がなく、Ｉ及びＶ（特に、低電流）の供給及び測定の許容。
４）丁度、従来設計のＳＭＵと同様に、Ｉ及びＶの供給の許容。
５）変化するＤＵＴインピーダンスに適合するようなインピーダンス特性の変化。
【００２０】
図１Ａは、理想的なインピーダンス・ソースを含む回路のブロック図である。この回路は、電圧源１０、ソース抵抗１２、及びＤＵＴ１４を含んでいる。これは、次のようになる。
【００２１】
Ｚｎ１は、ＤＵＴでの信号電圧の大きさと比較されるＤＵＴ１４のジョンソン・ノイズ（ｐｐｍ）である。
【００２２】
Ｚｎ２は、電流測定の大きさと比較される電流測定要素１２（ソース抵抗）のジョンソン・ノイズ（ｐｐｍ）である。
【００２３】
Ｚｎ３は、電圧源１０の大きさと比較される電圧源１０でのノイズ（同様にｐｐｍ）である。
【００２４】
図１Ｂは、ソース抵抗のレンジにおける、４４Ｋオーム抵抗のＤＵＴに対する上述のＺｎ１、Ｚｎ２及びＺｎ３の計算したノイズを説明するノイズ計算である。ソース抵抗がＤＵＴ抵抗にほぼ一致するときに、最小ノイズが実現する。
【００２５】
図１Ｃは、典型的な帰還電流計２０の簡略されたブロック図である。帰還電流計回路２０は、概念レベルにおいて、典型的なＳＭＵで見つかる電流計回路に類似して動作する。この開示の目的のため、ここで開示する帰還電流計回路は、ここで開示する要旨の重要な概念を説明するのに十分な細部を含んでいる。ＳＭＵを含む種々の試験測定装置に関連して、ここで開示する要旨を用いることができる点が理解できよう。帰還電流計２０は、ＤＵＴ２８に結合された電圧源２２を含んでいる。この実施例において、図示のＤＵＴ２８は、抵抗要素及び容量要素を備えている。電流計２３は、電圧源２２（高インピーダンスＤＵＴ用）に適用するように構成されており、迅速に負荷容量に踏み込み、充電し、安定させる。ＤＵＴ容量を通る電流は、親密な関係であるＩ＝Ｃｄｖ／ｄｔにより記述される。この式から、適用された電圧源が安定すると（ｄｖ／ｄｔ＝０）、コンデンサ電流が迅速にゼロに下がって、それがインピーダンス測定から除去される。しかし、この構成において、帰還電流計の電流検知抵抗と検知抵抗器の両端の容量との時定数にて、電流測定が安定を持続するだろう。案外、しばしば、追加の容量を抵抗器２４の両端間に追加して、帰還電流計周波数を安定に維持しなければならない。この追加の容量により、電流測定回路が更に遅くなる。
【００２６】
概要を上述した問題を解決するために、インピーダンス・ソース・トポロジを用いることができ、２個の独立したループである内部ループと外部（相互作用しない）ループとに分割することができる。図２Ａは、インピーダンス・ソース・トポロジに対して構成されたＳＭＵの内部ループ３０を示す基本的なブロック図である。この内部ループは、電気的に制御される可変抵抗器３８を介してＤＵＴ４０に結合された電圧源３２を含んでいる。この例において、図示したＤＵＴ４０は、抵抗及び容量のコンポーネントを具えている。ＤＵＴは、抵抗、容量及び／又は誘導性の特性を有する種々の電気的コンポーネントを具えているかもしれない点に理解されたい。電圧源３２は、電圧基準３４にも結合されている。ループ利得制御器３６の第１入力３５に結合される基準出力を発生するように電圧基準３４を構成する。ループ利得制御器は、電気的に制御される可変抵抗器３８の制御入力３９に結合された出力を有している。電圧検出器４２は、ＤＵＴ４０に結合されており、ループ利得制御器３６の第２入力３７に結合された電圧検出出力を有する。
【００２７】
動作において、電圧源３２の出力を半分に分圧するように、電圧基準が概して構成されている。これにより、電圧源の半分がループ利得制御器の第１入力３５に現れる。ＤＵＴで検出された電圧は、ループ利得制御器３６の第２入力３７に結合される。ループ利得制御器３６は、入力３５、３７の間の差に基づいてその出力を調整するように構成されている。入力３５、３７が一致していれば、ループ利得制御器３６の出力が変化しない。入力３５、３７が一致していなければ、入力３５及び３７に結合されたどちらの電圧が大きいかに応じて、ループ利得制御器は、上又は下に変化する。ループ利得制御器３６の出力が、電気的に制御される可変抵抗器３８の制御入力３９を駆動するので、電圧源３２からの電圧の半分がＤＵＴ４０の両端に現れ、電圧源３２からの電圧の半分が電気的に制御される可変抵抗器３８の両端に現れる。これが生じると、ソース・インピーダンスがＤＵＴ４０のインピーダンスに一致する。
【００２８】
図２Ｂは、インピーダンス・ソース・トポロジに対する内部ループ５０を示す回路図である。この内部ループは、電気的に制御される可変抵抗器５８を介してＤＵＴ６０に結合された電圧源５２を含む。電圧源５２も電圧基準５４に結合されている。この例において、非反転入力に結合された抵抗分圧器を有するバッファ増幅器（利得１）として構成された演算増幅器（ｏｐ増幅器）６４を用いて、電圧基準５４を実現している。電圧源５２の半分である電圧レベルにて基準電圧を発生するように電圧基準５４が構成されている。基準出力は、ループ利得制御器５６の第１入力５５に結合されている。
【００２９】
この例において、入力５５、５７の間の差に基づいて出力を調整するように構成されたｏｐ増幅器６６を用いて、ループ利得制御器５６を実現する。ループ利得制御器５６は、電気的に制御される可変抵抗器５８の制御入力５９に結合された出力を有する。電圧検出器５２は、ＤＵＴ６０に結合され、ループ利得制御器５６の第２入力５７に結合された電圧検出出力を有する。この例において、電圧検出器５２は、バッファ増幅器（利得１）として構成されている。
【００３０】
動作において、電圧源５２の出力を半分に分圧するように電圧基準が一般的に構成されている。これにより、電圧源の半分がループ利得制御器の第１入力５５に現れる。ＤＵＴで検出された電圧をループ利得制御器５６の第２入力５７に結合する。ループ利得制御器５６は、入力５５、５７の間の差に基づいて、その出力を調整するように構成されている。入力５５、５７が一致していれば、ループ利得制御器５６の出力が変化しない。入力５５、５７が一致していなければ、入力５５及び５７に結合された電圧信号のいずれが大きいかに応じて、ループ利得制御器が上又は下に変化する。ループ利得制御器５６の出力が電気的に制御される可変抵抗器５８の制御入力５９を駆動するので、電圧源５２からの電圧の半分がＤＵＴ６０の両端に現れ、電圧源５２からの電圧の半分が電気的に制御される可変抵抗器５８の両端に現れる。これが生じると、ソース・インピーダンスがＤＵＴ６０のインピーダンスに一致する。
【００３１】
上述のインピーダンス・ソース・トポロジは、負荷の両端のｄｖ／ｄｔと、プログラマブルした抵抗の両端のｄｖ／ｄｔの両方をゼロにサーボ制御する。電圧のステップ変化又は負荷インピーダンスの変化の開始にて、インピーダンス・ループは、ＤＵＴ電圧をソース電圧の半分に「固定」するのに（ソース抵抗に）必要なことはなんでも行うだろう。これを達成するために、プログラマブル・インピーダンスは、ミリオーム値に、又は必要な如何なる値にも下がるかもしれない。負荷及びステップの変化がインピーダンス・ループのそれよりも低い帯域幅である間、電圧又はインピーダンスの変化が安定するとすぐに、測定インピーダンスｄｖ／ｄｔ及びＤＵＴのｄｖ／ｄｔがゼロになるだろう。
【００３２】
内部ループは、可変抵抗３８、５８として上述したように設計できる。内部ループは、可変抵抗のように見えるように、この内部ループが帰還させる電流源としても設計できる。図３Ａは、外部ループと、内部ループ７４内に実現されたインピーダンス・ソースとを有するＳＭＵ７０のブロック図である。当該技術分野で周知の如く、ＤＵＴの電気的特性に対する電流／電圧源と測定とを含む典型的なＳＭＵ機能を提供するように外部ループを構成する。この例において、電圧源７２を駆動するように利得／制御ブロック７６を構成する。外部ループを実現するために、電圧源を電流源に変更し、接地（及び電源）を電圧源の正端子に移動してもよい。かかる変更は、回路の動作を変化させない。
【００３３】
この例において、可変抵抗をトランスインピーダンス増幅器（電圧制御の電流源）として実現することができる。インピーダンス又は電流源のいずれを用いても、以下のＳＭＵラッパーを用いて、内部の低ループ利得のインピーダンス・ソース・ループ（改良された安定性をリアクタンス性負荷、機器ノイズ不感域、及びより低いグリッチを与える）の付近にＳＭＵを実現できる。
【００３４】
図３Ｂは、内部ループ８４内に実現されたインピーダンス・ソースを囲む外部ループを有するＳＭＵ８０のブロック図である。全ての共通ＳＭＵ機能、例えば、当該技術分野で既知の如きソース電圧及びソース電流を実現するように外部ループが構成されている。ソース電源及びソース抵抗にＳＭＵも構成できる。内部ループが既にこの機能を達成するように構成されているので、この構成を用いてソース抵抗モードを簡略化する。
【００３５】
どのループが制御、電圧若しくは電流の電源又は抵抗であるかに関わらず、外部ループは、負荷とインピーダンス・ソースの両端電圧との和を基本的には制御する。図示の利得／制御ブロック８６は、利得と、スイッチング回路、即ち、当該技術分野で既知の「クランプ」とを提供する。
【００３６】
外部ループを内部ループ８４と対称的に設計するので（特に、可変抵抗の代わりに内部ループに対して電流源を用いる場合）、各ループの温度変動が、他の非線形制御のキャンセルと共に、温度のトラッキングを行うことをキャンセルするだろう。
【００３７】
利得圧縮：
【００３８】
負荷への理想的なインピーダンスとなるように制御された電流源の付近に内部ループを設計し形成すると、いくつかの負荷に帯域及び安定性の問題があるかもしれない。インピーダンス・ソース及び外部ループ利得経路内に利得圧縮／拡大回路をうまく利用することにより、この内部ループの安定性を改善できる。基本的には、直流負荷によるのか大きな容量性負荷によるのかに応じて、高負荷電流に対する電流源のトランスコンダクタンス（ｇｍ）を増加することにより、この回路がループ利得を増やし、軽い負荷に対するループ利得を低下させる。利得圧縮／拡大回路は、負荷に関わらず、開ループをゼロｄｂの利得交差に安定させる効果を有する。例として、ｇｍが１の電流源、１００の内部ループ利得、及び１Ｇ負荷に対して、インピーダンス・ソースの内部ループは、１５μfの負荷容量なしでも発振するだろう。利得補償により、１の高ｇｍは、１ｅ-9程度に低く終わり、ループを安定な動作に戻す。低インピーダンス低容量の負荷は、問題ではない。この構成では、負荷抵抗もｇｍを制限するので、これら負荷に対して、ｇｍが１に維持されるが、発振しない。
【００３９】
図３Ｃは、内部ループ利得を示す基本内部ループの簡略化されたブロック図である。基本インピーダンス・ソース・ループ用のループ利得は、次のように展開できる。
Vo=I*Zdut => I= Vin*G*gm => Vo= Vin*G*gm*Zdut => Vo/Vin = gm*G*Zdut
【００４０】
図３Ｄは、利得圧縮／拡大回路１２６、１２８を追加して内部ループ内で実現したインピーダンス・ソース１２４と外部ループとを有するＳＭＵ１２０のブロック図である。図３Ｄにおいて、ｇｍは、ダイオード・インピーダンスが変化するように変化して、利得圧縮／拡大を行う。
【００４１】
ここでの開示に基づいて多くの変形が可能であることを理解できよう。特徴及び要素を特定の組合せにて上述したが、各特徴又は要素を他の特徴及び要素とは別に単独で、又は他の特徴及び要素と一緒に若しくは別の種々の組合せにて、用いることもできる。
【符号の説明】
【００４２】
１０  電圧源
１２  ソース抵抗
１４  ＤＵＴ
２０  帰還電流計
２２  電圧源
２３  増幅器
２４  抵抗器
２８  ＤＵＴ
３０  内部ループ
３２  電圧源
３４  電圧基準
３５  第１入力
３６  ループ利得制御器
３７  第２入力
３８  電気的に制御される可変抵抗器
３９  制御入力
４０  ＤＵＴ
４２  ＤＵＴ電圧検出器
５０  内部ループ
５２  電圧源
５４  電圧基準
５５  第１入力
５６  ループ利得制御器
５７  第２入力
５８  電気的に制御される可変抵抗器
５９  制御入力
６０  ＤＵＴ
６２  演算増幅器
６４  演算増幅器
６６  演算増幅器
７０  ＳＭＵ
７２  電圧源
７４  内部ループ
７６  利得／制御ブロック
８０  ＳＭＵ
８２  電流源
８４  内部ループ
８６  利得／制御ブロック
１００  内部ループ
１２０  ＳＭＵ
１２４  インピーダンス・ソース
１２６  利得圧縮／拡大回路
１２８  利得圧縮／拡大回路
【図１Ａ】
2014145758.tif 000003
【図１Ｂ】
2014145758.tif 000004
【図１Ｃ】
2014145758.tif 000005
【図２Ａ】
2014145758.tif 000006
【図２Ｂ】
2014145758.tif 000007
【図３Ａ】
2014145758.tif 000008
【図３Ｂ】
2014145758.tif 000009
【図３Ｃ】
2014145758.tif 000010
【図３Ｄ】
2014145758.tif 000011
【外国語明細書】
2014145758.tif 000012
2014145758.tif 000013
2014145758.tif 000014
2014145758.tif 000015
2014145758.tif 000016
2014145758.tif 000017
2014145758.tif 000018
2014145758.tif 000019
2014145758.tif 000020
2014145758.tif 000021
2014145758.tif 000022
2014145758.tif 000023
2014145758.tif 000024
2014145758.tif 000025
2014145758.tif 000026
2014145758.tif 000027
2014145758.tif 000028
2014145758.tif 000029
2014145758.tif 000030