(57)【要約】【課題】半導体層を薄膜化したＳＯＩ基板上に形成されたバイポーラトランジスタを備えながら、埋め込み絶縁膜による当該バイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することのできる半導体装置を提供する。【解決手段】半導体装置は、半導体層の上面に、バイポーラトランジスタのコレクタ電極のコンタクト部とバイポーラトランジスタのエミッタ電極のコンタクト部とを備え、半導体層の下面のうち、コレクタ電極のコンタクト部とエミッタ電極のコンタクト部との間の下方に少なくとも一部が位置する第１の領域が、第１の領域以外の領域である第２の領域よりも深い位置にある。【選択図】図１
2014049495.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた絶縁膜と、前記絶縁膜が設けられた前記基板上に設けられた半導体層とを有し、前記半導体層中にバイポーラトランジスタが形成されてなる半導体装置であって、
前記半導体層の上面に、前記バイポーラトランジスタのコレクタ電極のコンタクト部と前記バイポーラトランジスタのエミッタ電極のコンタクト部とを備え、
前記半導体層の下面のうち、前記コレクタ電極のコンタクト部と前記エミッタ電極のコンタクト部との間の下方に少なくとも一部が位置する第１の領域が、前記第１の領域以外の領域である第２の領域よりも深い位置にあることを特徴とする半導体装置。
【請求項２】
前記絶縁膜は開口部を有しており、前記開口部は、前記下面の前記第１の領域が前記開口部を介して前記基板と接するように前記半導体層によって埋め込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板は半導体基板であり、前記基板に接している部分の前記半導体層と前記基板とは互いに同じキャリア伝導型を有していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記基板は上面から深さ方向に窪む凹部を有しており、前記絶縁膜は前記凹部上を覆うようにして前記基板上に形成されており、前記凹部上を覆っている部分の前記絶縁膜上は、前記下面の前記第１の領域が最も深く配置されるように前記半導体層によって埋め込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記下面の前記第１の領域の全体が、前記コレクタ電極のコンタクト部と前記エミッタ電極のコンタクト部との間の下方に位置していることを特徴とする請求項１から３までのいずれか１項に記載の半導体装置。
【請求項６】
前記バイポーラトランジスタは縦型トランジスタであることを特徴とする請求項１から５までのいずれか１項に記載の半導体装置。
【請求項７】
前記バイポーラトランジスタは横型トランジスタであることを特徴とする請求項１から５までのいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にバイポーラトランジスタに関するものである。
【背景技術】
【０００２】
ＳＯＩ（Silicon On Insulator：シリコン・オン・インシュレータ）基板上に形成された半導体素子には、寄生容量の低減による素子動作の高速化や、良好な素子分離性による素子の高耐圧化などの効果が見込める。しかし、シリコン基板上に埋め込み絶縁膜および半導体層が存在するという構成により生ずる新たな問題もあり、これらの改善方法が種々検討されてきた。
【０００３】
例えば、特許文献１では、ＳＯＩ基板上に形成されたバイポーラトランジスタにおいて、半導体層の埋め込み絶縁膜との界面に反転層が生じる不具合を解消するために、半導体層中に、コレクタ領域の底部からエミッタ領域の底部に亘る電流経路形成領域に絶縁層を形成した構成が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−０９３８１６号公報
【特許文献２】特開２０００−０５８６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＳＯＩ基板上にバイポーラトランジスタを形成した場合に、前述した従来の問題以外に、半導体層が薄膜化されていると、コレクタ−エミッタ間の導通時に埋め込み絶縁膜によってキャリアの移動経路が阻害されるという問題の起り得ることが、本願発明者らによる鋭意研究により明らかになった。キャリアが活性層となる半導体層の深くまで達して埋め込み絶縁膜との界面付近に達すると、キャリアが当該界面に蓄積されるためである。
【０００６】
キャリアの移動経路が阻害されると、同じベース電流入力に対して出力されるコレクタ電流の大きさが減少するため、電流増幅率（直流電流増幅率）ｈＦＥが低下してしまう。この電流増幅率ｈＦＥの低下は、基板面に垂直な方向すなわち縦方向に流れる電流が多い縦型トランジスタで顕著である。縦型トランジスタでは、エミッタからコレクタへのキャリア移動経路は半導体層の深くまで達しやすい。このような経路でキャリアを導くベース／コレクタ接合の下方に埋め込み絶縁膜が存在していると、キャリアの移動経路が阻害されやすくなる。
【０００７】
本発明は、半導体層を薄膜化したＳＯＩ基板上に形成されたバイポーラトランジスタを備えながら、埋め込み絶縁膜による当該バイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の局面は、基板と、前記基板上に設けられた絶縁膜と、前記絶縁膜が設けられた前記基板上に設けられた半導体層とを有し、前記半導体層中にバイポーラトランジスタが形成されてなる半導体装置であって、前記半導体層の上面に、前記バイポーラトランジスタのコレクタ電極のコンタクト部と前記バイポーラトランジスタのエミッタ電極のコンタクト部とを備え、前記半導体層の下面のうち、前記コレクタ電極のコンタクト部と前記エミッタ電極のコンタクト部との間の下方に少なくとも一部が位置する第１の領域が、前記第１の領域以外の領域である第２の領域よりも深い位置にある。
【０００９】
本発明の第２の局面は、第１の局面において、前記絶縁膜は開口部を有しており、前記開口部は、前記下面の前記第１の領域が前記開口部を介して前記基板と接するように前記半導体層によって埋め込まれている。
【００１０】
本発明の第３の局面は、第２の局面において、前記基板は半導体基板であり、前記基板に接している部分の前記半導体層と前記基板とは互いに同じキャリア伝導型を有している。
【００１１】
本発明の第４の局面は、第１の局面において、前記基板は上面から深さ方向に窪む凹部を有しており、前記絶縁膜は前記凹部上を覆うようにして前記基板上に形成されており、前記凹部上を覆っている部分の前記絶縁膜上は、前記下面の前記第１の領域が最も深く配置されるように前記半導体層によって埋め込まれている。
【００１２】
本発明の第５の局面は、第１ないし第３の局面において、前記下面の前記第１の領域の全体が、前記コレクタ電極のコンタクト部と前記エミッタ電極のコンタクト部との間の下方に位置している。
【００１３】
本発明の第６の局面は、第１ないし第５の局面において、前記バイポーラトランジスタは縦型トランジスタである。
【００１４】
本発明の第７の局面は、第１ないし第５の局面において、前記バイポーラトランジスタは横型トランジスタである。
【発明の効果】
【００１５】
前記第１の局面によれば、半導体層の第１の領域にある部分の下面が第２の領域にある部分の下面よりも深い位置にあるので、キャリアが当該深くなった部分の半導体層を通ってコレクタ−エミッタ間を移動することが可能となる。これにより、半導体層の薄膜化を行っても、コレクタ−エミッタ間のキャリアの移動経路が絶縁膜によって阻害されにくくなり、絶縁膜によるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することができる。
【００１６】
前記第２の局面によれば、開口部が半導体層によって埋め込まれているので、埋め込まれた部分にある半導体層の下面を第１の領域とすることができる。
【００１７】
前記第３の局面によれば、半導体基板に接している部分の半導体層と基板とが互いに同じキャリア伝導型を有しているので、移動経路の導電率が当該半導体層と基板との界面から大きな影響を受けにくい。従って、キャリアの移動経路がより阻害されにくい環境を提供することができる。
【００１８】
前記第４の局面によれば、基板の凹部を覆う絶縁膜上が半導体層によって埋め込まれているので、埋め込まれた部分の半導体層の下面を第１の領域とすることができる。
【００１９】
前記第５の局面によれば、キャリアの移動経路を阻害しにくくする開口部が効率的な大きさに抑制される分だけ、ＳＯＩ基板としての基板が有する本来の寄生容量低減や高耐圧性の効果を大きく享受することが可能となる。
【００２０】
前記第６の局面によれば、縦型トランジスタに顕著に現れるコレクタ−エミッタ間におけるキャリアの移動経路の阻害が緩和され、電流増幅率ｈＦＥの低下を大きく抑制することができる。
【００２１】
前記第７の局面によれば、横型トランジスタにおけるコレクタ−エミッタ間におけるキャリアの主経路以外の移動経路の阻害が緩和され、電流増幅率ｈＦＥの低下を抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態を示すものであり、第１の半導体装置の構成を示す断面図
【図２】図１の半導体装置における電流増幅率ｈＦＥの第１の寸法依存性を示すグラフ
【図３】図１の半導体装置における電流増幅率ｈＦＥの第２の寸法依存性を示すグラフ
【図４】本発明の実施形態を示すものであり、第２の半導体装置の構成を示す断面図
【図５】本発明の実施形態を示すものであり、第３の半導体装置の構成を示す断面図
【図６】本発明の実施形態を示すものであり、第４の半導体装置の構成を示す断面図
【図７】本発明の実施形態を示すものであり、第５の半導体装置の構成を示す断面図
【発明を実施するための形態】
【００２３】
〔第１の実施形態〕
本発明の実施形態について図１ないし図３を用いて説明すれば以下の通りである。
【００２４】
図１は、本実施形態に係る半導体装置１１の構成を示す断面図である。
【００２５】
半導体装置１１は、Ｎ型の半導体基板（基板）１Ａと、半導体基板１Ａ上に設けられた埋め込み絶縁膜（絶縁膜）２Ａと、埋め込み絶縁膜２Ａが設けられた半導体基板１Ａ上に設けられた半導体層３Ａとを備えたＳＯＩ基板に、ＮＰＮ型の縦型バイポーラトランジスタが形成された構成である。当該バイポーラトランジスタは、半導体層３Ａ中にベース／コレクタ接合およびベース／エミッタ接合を有するように形成されている。また、当該バイポーラトランジスタは、半導体層３Ａ中に形成されたトレンチ４によって周囲を素子分離されている。埋め込み絶縁膜２Ａは半導体層３Ａの上面から深さｄ１の位置に形成されている。
【００２６】
半導体層３Ａは、Ｎ−活性層３０ａと、Ｎ型ウェル半導体領域３１ａと、Ｎ＋半導体領域３１ｂと、Ｐ型ベース半導体領域３２ａと、Ｐ＋半導体領域３２ｂと、Ｎ＋半導体領域３２ｃとを備えている。
【００２７】
Ｎ−活性層３０ａは素子作り込み前のＳＯＩ基板に最初に形成されていた半導体層３Ａを構成していた層である。Ｎ型ウェル半導体領域３１ａは半導体層３Ａの上面からＮ−活性層３０ａ中にイオン注入などの不純物拡散により深さｄ２（ｄ１＞ｄ２）まで形成された領域である。Ｎ＋半導体領域３１ｂは、半導体層３Ａの上面からＮ型ウェル半導体領域３１ａ中にイオン注入などの不純物拡散により形成された領域である。Ｐ型ベース半導体領域３２ａは、Ｎ型ウェル半導体領域３１ａからは隔てられるようにして、半導体層３Ａの上面からＮ−活性層３０ａ中にイオン注入などの不純物拡散により形成された領域である。Ｐ＋半導体領域３２ｂは、半導体層３Ａの上面からＰ型ベース半導体領域３２ａ中にイオン注入などの不純物拡散により形成された領域である。Ｎ＋半導体領域３２ｃは、Ｐ＋半導体領域３２ｂからは隔てられるようにして、半導体層３Ａの上面からＰ型ベース半導体領域３２ａ中にイオン注入などの不純物拡散により形成された領域である。
【００２８】
Ｐ型ベース半導体領域３２ａとＮ−活性層３０ａとの界面がベース／コレクタ接合を形成しており、Ｐ型ベース半導体領域３２ａとＮ＋半導体領域３２ｃとの界面がベース／エミッタ接合を形成している。また、半導体層３Ａの上面において、Ｎ＋半導体領域３１ｂにコレクタ電極Ｃがコンタクトしてコンタクト部Ｃ１を形成しており、Ｎ＋半導体領域３２ｃにエミッタ電極Ｅがコンタクトしてコンタクト部Ｃ２を形成しており、Ｐ＋半導体領域３２ｂにベース電極Ｂがコンタクトしてコンタクト部Ｃ３を形成している。
【００２９】
トレンチ４はトレンチ側壁４ａとトレンチ埋め込み層４ｂとを備えている。トレンチ側壁４ａは例えば酸化膜からなり、トレンチ埋め込み層４ｂは例えば多結晶層からなる。半導体層３Ａの上面において、トレンチ埋め込み層４ｂにトレンチコンタクト電極Ｔがコンタクトしている。
【００３０】
埋め込み絶縁膜２Ａには開口部２０ａが設けられている。半導体層３Ａの下面であるＮ−活性層３０ａの下面は、一部に、開口部２０ａを介して半導体基板１Ａと接する領域（第１の領域）３００を有している。Ｎ−活性層３０ａは、開口部２０ａがＮ−活性層３０ａによって埋め込まれるようにして埋め込み絶縁膜２Ａ上に形成されている。このような、埋め込み絶縁膜２Ａに開口部２０ａを有するようにＳＯＩ基板を作製する方法として、例えば半導体基板１Ａの表面に酸化膜を形成してエッチングにより開口部２０ａを形成した埋め込み絶縁膜２Ａを形成し、その上に半導体層３Ａをエピタキシャル成長させる方法がある。
【００３１】
図１の断面は、コレクタ−エミッタ間のキャリア（電子）の移動経路を側方から見た場合の状態を示している。当該断面において、トレンチ４に囲まれたＮ−活性層３０ａの横方向の座標範囲を０≦Ｘ≦Ｘｍとする。コレクタ電極Ｃのコンタクト部Ｃ１の座標をＸｃ、エミッタ電極Ｅのコンタクト部Ｃ２の座標をＸｅ、ベース電極Ｂのコンタクト部Ｃ３の座標をＸｂとすると、０＜Ｘｃ＜Ｘｂ＜Ｘｅ＜Ｘｍである。Ｎ型ウェル半導体領域３１ａはＸ＝Ｘｃを基準として、Ｐ型ベース半導体領域３２ａはＸ＝ＸｂおよびＸ＝Ｘｅを基準として、それぞれ側方に幅ｔだけ拡がっている。幅ｔの大きさはＮ型ウェル半導体領域３１ａおよびＰ型ベース半導体領域３２ａの形成条件に左右される。
【００３２】
そして、Ｎ−活性層３０ａの下面の領域３００は、Ｘ１≦Ｘ≦Ｘ２（Ｘ２＝Ｘ１＋ΔＸ）の範囲を占めている。Ｎ−活性層３０ａの下面は、領域３００以外の領域として、０≦Ｘ＜Ｘ１の範囲を占める領域３１０と、Ｘ２＜Ｘ≦Ｘｍの範囲を占める領域３２０とを有している。領域３１０と領域３２０とで第２の領域を構成している。ここでは一例として、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合が示されている。このとき、領域３００が、コレクタ電極Ｃのコンタクト部Ｃ１（Ｘ＝Ｘｃ）と、エミッタ電極Ｅのコンタクト部Ｃ２（Ｘ＝Ｘｅ）との間の下方に位置しており、Ｎ−活性層３０ａの下面の領域３１０および領域３２０よりも、すなわち埋め込み絶縁膜２Ａに接している部分のＮ−活性層３０ａの下面よりも、埋め込み絶縁膜２Ａの膜厚分だけ深い位置にある。
【００３３】
従って、矢印Ｇ１で示すようにキャリア（電子）が、開口部２０ａ内を埋め込んだＮ−活性層３０ａを通ってコレクタ−エミッタ間を移動することが可能である。これにより、半導体層３Ａの薄膜化を行っても、コレクタ−エミッタ間のキャリア（電子）の移動経路が埋め込み絶縁膜２Ａによって阻害されにくくなり、埋め込み絶縁膜２Ａによるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することができる。
【００３４】
また、ここではＮ−活性層３０ａと半導体基板１Ａとが互いに同じキャリア伝導型を有しているので、移動経路の導電率がＮ−活性層３０ａと半導体基板１Ａとの界面から大きな影響を受けにくい。従って、キャリア（電子）の移動経路がより阻害されにくい環境を提供することができる。
【００３５】
なお、上記例では、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合を示したが、Ｎ−活性層３０ａの下面の領域３００が占めるＸ１≦Ｘ≦Ｘ２の範囲はこれに限ることはなく、Ｘ１≦Ｘ≦Ｘ２の範囲のうちの少なくとも一部がＸｃ≦Ｘ≦Ｘｅの範囲と重なっていればよい。これにより、Ｘ＝ＸｃとＸ＝Ｘｅとの間の領域内において、開口部２０ａ内を埋め込んだＮ−活性層３０ａを通る、コレクタ−エミッタ間を移動するキャリア（電子）が存在し得るので、埋め込み絶縁膜２Ａによるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制する効果が得られる。
【００３６】
また、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合であって、Ｎ−活性層３０ａの下面の領域３００が占めるＸ１≦Ｘ≦Ｘ２の範囲がＸ＝ＸｃとＸ＝Ｘｅとの間の範囲に包含される場合、すなわち領域３００の全体がコレクタ電極Ｃのコンタクト部Ｃ１とエミッタ電極Ｅのコンタクト部Ｃ２との間の下方に位置する場合には、以下の効果が得られる。すなわち、キャリア（電子）の移動経路を阻害しにくくする開口部２０ａが効率的な大きさに抑制される分だけ、ＳＯＩ基板が本来有する寄生容量低減や高耐圧性の効果を大きく享受することが可能である。
【００３７】
図２に、ΔＸ＝４μｍに固定した場合の、電流増幅率ｈＦＥのＸ１依存性を示す。また、図３に、Ｘ１＝５．５μｍに固定した場合の、電流増幅率ｈＦＥのΔＸ依存性を示す。ここでは、Ｘｃ〜３μｍ、Ｘｂ〜８．５μｍ、Ｘｅ〜１１μｍ、Ｘｍ〜１７μｍ、ｔ〜１．５μｍ、ｄ１〜１．４μｍ、ｄ２〜１．０μｍといった寸法を用いている。
【００３８】
図２より、Ｎ−活性層３０ａの下面が有する領域３００のＸ座標がＸ＝ＸｃとＸ＝Ｘｅとの中間位置付近の範囲を占める場合（Ｘ１＝５．５μｍ前後）に電流増幅率ｈＦＥが特に大きくなることが分かる。また、図３より、ΔＸがあまり大きくなると（ΔＸ＞６μｍ）、電流増幅率ｈＦＥは飽和して増加しにくくなることが分かる。このように、領域３００のＸ座標を、Ｘ＝ＸｃとＸ＝Ｘｅとの中間位置付近のみを占めるように形成すると、効率よく電流増幅率ｈＦＥの低下を抑制することができる。
【００３９】
〔第２の実施形態〕
本発明の他の実施形態について図４を用いて説明すれば以下の通りである。
【００４０】
図４は、本実施形態に係る半導体装置１２の構成を示す断面図である。
【００４１】
半導体装置１２は、Ｐ型の半導体基板（基板）１Ｂと、半導体基板１Ｂ上に設けられた埋め込み絶縁膜（絶縁膜）２Ｂと、埋め込み絶縁膜２Ｂが設けられた半導体基板１Ｂ上に設けられた半導体層３Ｂとを備えたＳＯＩ基板に、ＰＮＰ型の縦型バイポーラトランジスタが形成された構成である。当該バイポーラトランジスタは、半導体層３Ｂ中にベース／コレクタ接合およびベース／エミッタ接合を有するように形成されている。また、当該バイポーラトランジスタは、半導体層３Ｂ中に形成されたトレンチ４によって周囲を素子分離されている。
【００４２】
半導体層３Ｂは、Ｐ−活性層３０ｂと、Ｐ型ウェル半導体領域３１ｃと、Ｐ＋半導体領域３１ｄと、Ｎ型ベース半導体領域３２ｄと、Ｎ＋半導体領域３２ｅと、Ｐ＋半導体領域３２ｆとを備えている。
【００４３】
Ｐ−活性層３１ｃは素子作り込み前のＳＯＩ基板に最初に形成されていた半導体層３Ｂを構成していた層である。Ｐ型ウェル半導体領域３１ｃは半導体層３Ｂの上面からＰ−活性層３１ｃ中にイオン注入などの不純物拡散により形成された領域である。Ｐ＋半導体領域３１ｄは、半導体層３Ｂの上面からＰ型ウェル半導体領域３１ｃ中にイオン注入などの不純物拡散により形成された領域である。Ｎ型ベース半導体領域３２ｄは、Ｐ型ウェル半導体領域３１ｃからは隔てられるようにして、半導体層３Ｂの上面からＰ−活性層３０ｂ中にイオン注入などの不純物拡散により形成された領域である。Ｎ＋半導体領域３２ｅは、半導体層３Ｂの上面からＮ型ベース半導体領域３２ｄ中にイオン注入などの不純物拡散により形成された領域である。Ｐ＋半導体領域３２ｆは、Ｎ＋半導体領域３２ｅからは隔てられるようにして、半導体層３Ｂの上面からＮ型ベース半導体領域３２ｄ中にイオン注入などの不純物拡散により形成された領域である。なお、半導体層３Ｂの各不純物領域の寸法については前記実施の形態と同様であるのでその説明を省略する。
【００４４】
Ｎ型ベース半導体領域３２ｄとＰ−活性層３０ｂとの界面がベース／コレクタ接合を形成しており、Ｎ型ベース半導体領域３２ｄとＰ＋半導体領域３２ｆとの界面がベース／エミッタ接合を形成している。また、半導体層３Ｂの上面において、Ｐ＋半導体領域３１ｄにコレクタ電極Ｃがコンタクトしてコンタクト部Ｃ１を形成しており、Ｐ＋半導体領域３２ｆにエミッタ電極Ｅがコンタクトしてコンタクト部Ｃ２を形成しており、Ｎ＋半導体領域３２ｅにベース電極Ｂがコンタクトしてコンタクト部Ｃ３を形成している。
【００４５】
トレンチ４はトレンチ側壁４ａとトレンチ埋め込み層４ｂとを備えている。トレンチ側壁４ａは例えば酸化膜からなり、トレンチ埋め込み層４ｂは例えば多結晶層からなる。半導体層３Ｂの上面において、トレンチ埋め込み層４ｂにトレンチコンタクト電極Ｔがコンタクトしている。
【００４６】
埋め込み絶縁膜２Ｂには開口部２０ｂが設けられている。半導体層３Ｂの下面であるＰ−活性層３０ｂの下面は、一部に、開口部２０ｂを介して半導体基板１Ｂと接する領域（第１の領域）３０１を有している。Ｐ−活性層３０ｂは、開口部２０ｂがＮ−活性層３０ｂによって埋め込まれるようにして埋め込み絶縁膜２Ｂ上に形成されている。このような、埋め込み絶縁膜２Ｂに開口部２０ｂを有するようにＳＯＩ基板を作製する方法として、例えば半導体基板１Ｂの表面に酸化膜を形成してエッチングにより開口部２０ｂを形成した埋め込み絶縁膜２Ｂを形成し、その上に半導体層３Ｂをエピタキシャル成長させる方法がある。
【００４７】
図４の断面は、コレクタ−エミッタ間のキャリア（正孔）の移動経路を側方から見た場合の状態を示している。当該断面において、トレンチ４に囲まれたＰ−活性層３０ｂの横方向の座標範囲を０≦Ｘ≦Ｘｍ、コレクタ電極Ｃのコンタクト部Ｃ１の座標をＸｃ、エミッタ電極Ｅのコンタクト部Ｃ２の座標をＸｅ、ベース電極Ｂのコンタクト部Ｃ３の座標をＸｂとすると、０＜Ｘｃ＜Ｘｂ＜Ｘｅ＜Ｘｍである。
【００４８】
Ｐ−活性層３０ｂの下面の領域３０１は、Ｘ１≦Ｘ≦Ｘ２（Ｘ２＝Ｘ１＋ΔＸ）の範囲を占めている。Ｐ−活性層３０ｂの下面は、領域３０１以外の領域として、０≦Ｘ＜Ｘ１の範囲を占める領域３１１と、Ｘ２＜Ｘ≦Ｘｍの範囲を占める領域３２１とを有している。領域３１１と領域３２１とで第２の領域を構成している。ここでは一例として、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合が示されている。このとき、領域３０１が、コレクタ電極Ｃのコンタクト部Ｃ１（Ｘ＝Ｘｃ）と、エミッタ電極Ｅのコンタクト部Ｃ２（Ｘ＝Ｘｅ）との間の下方に位置しており、Ｐ−活性層３０ｂの下面の領域３１１および領域３２１よりも、すなわち埋め込み絶縁膜２Ｂに接している部分のＰ−活性層３０ｂの下面よりも、埋め込み絶縁膜２Ｂの膜厚分だけ深い位置にある。
【００４９】
従って、矢印Ｇ２で示すようにキャリア（正孔）が、開口部２０ｂ内を埋め込んだＰ−活性層３０ｂを通ってコレクタ−エミッタ間を移動することが可能である。これにより、半導体層３Ｂの薄膜化を行っても、コレクタ−エミッタ間のキャリア（正孔）の移動経路が埋め込み絶縁膜２Ｂによって阻害されにくくなり、埋め込み絶縁膜２Ｂによるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することができる。
【００５０】
また、ここではＰ−活性層３０ｂと半導体基板１Ｂとが互いに同じキャリア伝導型を有しているので、移動経路の導電率がＰ−活性層３０ｂと半導体基板１Ｂとの界面から大きな影響を受けにくい。従って、キャリア（正孔）の移動経路がより阻害されにくい環境を提供することができる。
【００５１】
なお、上記例では、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合を示したが、Ｐ−活性層３０ｂの下面の領域３０１が占めるＸ１≦Ｘ≦Ｘ２の範囲のうちの少なくとも一部がＸｃ≦Ｘ≦Ｘｅの範囲と重なっていればよいことは前記実施の形態と同様である。また、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合であって、Ｐ−活性層３０ｂの下面の領域３０１が占めるＸ１≦Ｘ≦Ｘ２の範囲がＸ＝ＸｃとＸ＝Ｘｅとの間の範囲に包含される場合、すなわち領域３０１の全体がコレクタ電極Ｃのコンタクト部Ｃ１とエミッタ電極Ｅのコンタクト部Ｃ２との間の下方に位置する場合には、前記実施の形態と同様に以下の効果が得られる。すなわち、キャリア（正孔）の移動経路を阻害しにくくする開口部２０ｂが効率的な大きさに抑制される分だけ、ＳＯＩ基板が本来有する寄生容量低減や高耐圧性の効果を大きく享受することが可能である。
【００５２】
〔第３の実施形態〕
本発明の他の実施形態について図５を用いて説明すれば以下の通りである。
【００５３】
図５は、本実施形態に係る半導体装置１３の構成を示す断面図である。
【００５４】
半導体装置１３は、Ｐ型の半導体基板（基板）１Ｃと、半導体基板１Ｃ上に設けられた埋め込み絶縁膜（絶縁膜）２Ｃと、埋め込み絶縁膜２Ｃが設けられた半導体基板１Ｃ上の半導体層３Ｃとを備えたＳＯＩ基板に、ＮＰＮ型の横型バイポーラトランジスタが形成された構成である。当該バイポーラトランジスタは、半導体層３Ｃ中にベース／コレクタ接合およびベース／エミッタ接合を有するように形成されている。また、当該バイポーラトランジスタは、半導体層３Ｃ中に形成されたトレンチ４によって周囲を素子分離されている。
【００５５】
半導体層３Ｃは、Ｐ−活性層３５ａと、Ｎ型ウェル半導体領域３６ａと、Ｎ＋半導体領域３６ｂと、Ｎ型ウェル半導体領域３７ａと、Ｎ＋半導体領域３７ｂと、Ｐ型ベース半導体領域３８ａと、Ｐ＋半導体領域３８ｂとを備えている。
【００５６】
Ｐ−活性層３５ａは素子作り込み前のＳＯＩ基板に最初に形成されていた半導体層３Ｃを構成していた層である。Ｎ型ウェル半導体領域３６ａは半導体層３Ｃの上面からＰ−活性層３５ａ中にイオン注入などの不純物拡散により形成された領域である。Ｎ＋半導体領域３６ｂは、半導体層３Ｃの上面からＮ型ウェル半導体領域３６ａ中にイオン注入などの不純物拡散により形成された領域である。Ｎ型ウェル半導体領域３７ａは、Ｎ型ウェル半導体領域３６ａからは隔てられるようにして、半導体層３Ｃの上面からＰ−活性層３５ａ中にイオン注入などの不純物拡散により形成された領域である。Ｎ＋半導体領域３７ｂは、半導体層３Ｃの上面からＮ型ウェル半導体領域３７ａ中にイオン注入などの不純物拡散により形成された領域である。Ｐ型ベース半導体領域３８ａは、Ｎ型ウェル半導体領域３６ａおよびＮ型ウェル半導体領域３７ａからは隔てられるようにして、半導体層３Ｃの上面からＰ−活性層３５ａ中にイオン注入などの不純物拡散により形成された領域である。Ｐ＋半導体領域３８ｂは、半導体層３Ｃの上面からＰ型ベース半導体領域３８ａ中にイオン注入などの不純物拡散により形成された領域である。なお、半導体層３Ｃの各不純物領域の寸法についての考え方は前記実施の形態と同様であるのでその説明を省略する。
【００５７】
Ｐ−活性層３５ａとＮ型ウェル半導体領域３６ａとの界面がベース／コレクタ接合を形成しており、Ｐ−活性層３５ａとＮ型ウェル半導体領域３７ａとの界面がベース／エミッタ接合を形成している。また、半導体層３Ｃの上面において、Ｎ＋半導体領域３６ｂにコレクタ電極Ｃがコンタクトしてコンタクト部Ｃ１を形成しており、Ｎ＋半導体領域３７ｂにエミッタ電極Ｅがコンタクトしてコンタクト部Ｃ２を形成しており、Ｐ＋半導体領域３８ｂにベース電極Ｂがコンタクトしてコンタクト部Ｃ３を形成している。
【００５８】
トレンチ４はトレンチ側壁４ａとトレンチ埋め込み層４ｂとを備えている。トレンチ側壁４ａは例えば酸化膜からなり、トレンチ埋め込み層４ｂは例えば多結晶層からなる。半導体層３Ｃの上面において、トレンチ埋め込み層４ｂにトレンチコンタクト電極Ｔがコンタクトしている。
【００５９】
埋め込み絶縁膜２Ｃには開口部２０ｃが設けられている。半導体層３Ｃの下面であるＰ−活性層３５ａの下面は、一部に、開口部２０ｃを介して半導体基板１Ｃと接する領域（第１の領域）３０２を有している。Ｐ−活性層３５ａは、開口部２０ｃがＮ−活性層３５ａによって埋め込まれるようにして埋め込み絶縁膜２Ｃ上に形成されている。このような、埋め込み絶縁膜２Ｃに開口部２０ｃを有するようにＳＯＩ基板を作製する方法として、例えば半導体基板１Ｃの表面に酸化膜を形成してエッチングにより開口部２０ｃを形成した埋め込み絶縁膜２Ｃを形成し、その上に半導体層３Ｃをエピタキシャル成長させる方法がある。
【００６０】
図５の断面は、コレクタ−エミッタ間のキャリア（電子）の移動経路を側方から見た場合の状態を示している。当該断面において、トレンチ４に囲まれたＰ−活性層３５ａの横方向の座標範囲を０≦Ｘ≦Ｘｍ、コレクタ電極Ｃのコンタクト部Ｃ１の座標をＸｃ、エミッタ電極Ｅのコンタクト部Ｃ２の座標をＸｅ、ベース電極Ｂのコンタクト部Ｃ３の座標をＸｂとすると、０＜Ｘｃ＜Ｘｅ＜Ｘｂ＜Ｘｍである。ここでは、コレクタ−エミッタ間を横方向に移動する主経路ではなく、Ｐ−活性層３５ａの下部側を迂回して移動する経路に着目する。
【００６１】
Ｐ−活性層３５ａの下面の領域３０２は、Ｘ１≦Ｘ≦Ｘ２（Ｘ２＝Ｘ１＋ΔＸ）の範囲を占めている。Ｐ−活性層３５ａの下面は、領域３０２以外の領域として、０≦Ｘ＜Ｘ１の範囲を占める領域３１２と、Ｘ２＜Ｘ≦Ｘｍの範囲を占める領域３２２とを有している。領域３１２と領域３２２とで第２の領域を構成している。ここでは一例として、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合が示されている。このとき、領域３０２が、コレクタ電極Ｃのコンタクト部Ｃ１（Ｘ＝Ｘｃ）と、エミッタ電極Ｅのコンタクト部Ｃ２（Ｘ＝Ｘｅ）との間の下方に位置しており、Ｐ−活性層３５ａの下面の領域３１２および領域３２２よりも、すなわち埋め込み絶縁膜２Ｃに接している部分のＰ−活性層３５ａの下面よりも、埋め込み絶縁膜２Ｃの膜厚分だけ深い位置にある。
【００６２】
従って、矢印Ｇ３で示すようにキャリア（電子）が、開口部２０ｃ内を埋め込んだＰ−活性層３５ａを通ってコレクタ−エミッタ間を移動することが可能である。これにより、半導体層３Ｃの薄膜化を行っても、コレクタ−エミッタ間のキャリア（電子）の移動経路が埋め込み絶縁膜２Ｃによって阻害されにくくなり、埋め込み絶縁膜２Ｃによるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することができる。
【００６３】
また、ここではＰ−活性層３５ａと半導体基板１Ｃとが互いに同じキャリア伝導型を有しているので、移動経路の導電率がＰ−活性層３５ａと半導体基板１Ｃとの界面から大きな影響を受けにくい。従って、キャリア（電子）の移動経路がより阻害されにくい環境を提供することができる。
【００６４】
なお、上記例では、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合を示したが、Ｐ−活性層３５ａの下面の領域３０２が占めるＸ１≦Ｘ≦Ｘ２の範囲のうちの少なくとも一部がＸｃ≦Ｘ≦Ｘｅの範囲と重なっていればよいことは前記実施の形態と同様である。また、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合であって、Ｐ−活性層３５ａの下面の領域３０２が占めるＸ１≦Ｘ≦Ｘ２の範囲がＸ＝ＸｃとＸ＝Ｘｅとの間の範囲に包含される場合、すなわち領域３０２の全体がコレクタ電極Ｃのコンタクト部Ｃ１とエミッタ電極Ｅのコンタクト部Ｃ２との間の下方に位置する場合には、前記実施の形態と同様に以下の効果が得られる。すなわち、キャリア（電子）の移動経路を阻害しにくくする開口部２０ｃが効率的な大きさに抑制される分だけ、ＳＯＩ基板が本来有する寄生容量低減や高耐圧性の効果を大きく享受することが可能である。
【００６５】
〔第４の実施形態〕
本発明の他の実施形態について図６を用いて説明すれば以下の通りである。
【００６６】
図６は、本実施形態に係る半導体装置１４の構成を示す断面図である。
【００６７】
半導体装置１４は、Ｎ型の半導体基板（基板）１Ｄと、半導体基板１Ｄ上に設けられた埋め込み絶縁膜（絶縁膜）２Ｄと、埋め込み絶縁膜２Ｄが設けられた半導体基板１４上に設けられた半導体層３Ｄとを備えたＳＯＩ基板に、ＰＮＰ型の横型バイポーラトランジスタが形成された構成である。当該バイポーラトランジスタは、半導体層３Ｄ中にベース／コレクタ接合およびベース／エミッタ接合を有するように形成されている。また、当該バイポーラトランジスタは、半導体層３Ｄ中に形成されたトレンチ４によって周囲を素子分離されている。
【００６８】
半導体層３Ｄは、Ｎ−活性層３５ｂと、Ｐ型ウェル半導体領域３６ｃと、Ｐ＋半導体領域３６ｄと、Ｐ型ウェル半導体領域３７ｃと、Ｐ＋半導体領域３７ｄと、Ｎ型ベース半導体領域３８ｃと、Ｎ＋半導体領域３８ｄとを備えている。
【００６９】
Ｎ−活性層３５ｂは素子作り込み前のＳＯＩ基板に最初に形成されていた半導体層３Ｄを構成していた層である。Ｐ型ウェル半導体領域３６ｃは半導体層３Ｄの上面からＮ−活性層３５ｂ中にイオン注入などの不純物拡散により形成された領域である。Ｐ＋半導体領域３６ｄは、半導体層３Ｄの上面からＰ型ウェル半導体領域３６ｃ中にイオン注入などの不純物拡散により形成された領域である。Ｐ型ウェル半導体領域３７ｃは、Ｐ型ウェル半導体領域３６ｃからは隔てられるようにして、半導体層３Ｄの上面からＮ−活性層３５ｂ中にイオン注入などの不純物拡散により形成された領域である。Ｐ＋半導体領域３７ｄは、半導体層３Ｄの上面からＰ型ウェル半導体領域３７ｃ中にイオン注入などの不純物拡散により形成された領域である。Ｎ型ベース半導体領域３８ｃは、Ｐ型ウェル半導体領域３６ｃおよびＰ型ウェル半導体領域３７ｃからは隔てられるようにして、半導体層３Ｄの上面からＮ−活性層３５ｂ中にイオン注入などの不純物拡散により形成された領域である。Ｎ＋半導体領域３８ｄは、半導体層３Ｄの上面からＮ型ベース半導体領域３８ｃ中にイオン注入などの不純物拡散により形成された領域である。なお、半導体層３Ｄの各不純物領域の寸法についての考え方は前記実施の形態と同様であるのでその説明を省略する。
【００７０】
Ｎ−活性層３５ｂとＰ型ウェル半導体領域３６ｃとの界面がベース／コレクタ接合を形成しており、Ｎ−活性層３５ｂとＰ型ウェル半導体領域３７ｃとの界面がベース／エミッタ接合を形成している。また、半導体層３Ｄの上面において、Ｐ＋半導体領域３６ｄにコレクタ電極Ｃがコンタクトしてコンタクト部Ｃ１を形成しており、Ｐ＋半導体領域３７ｄにエミッタ電極Ｅがコンタクトしてコンタクト部Ｃ２を形成しており、Ｎ＋半導体領域３８ｄにベース電極Ｂがコンタクトしてコンタクト部Ｃ３を形成している。
【００７１】
トレンチ４はトレンチ側壁４ａとトレンチ埋め込み層４ｂとを備えている。トレンチ側壁４ａは例えば酸化膜からなり、トレンチ埋め込み層４ｂは例えば多結晶層からなる。半導体層３Ｄの上面において、トレンチ埋め込み層４ｂにトレンチコンタクト電極Ｔがコンタクトしている。
【００７２】
埋め込み絶縁膜２Ｄには開口部２０ｄが設けられている。半導体層３Ｄの下面であるＮ−活性層３５ｂの下面は、一部に、開口部２０ｄを介して半導体基板１Ｄと接する領域（第１の領域）３０３を有している。Ｎ−活性層３５ｂは、開口部２０ｄがＮ−活性層３５ｂによって埋め込まれるようにして埋め込み絶縁膜２Ｄ上に形成されている。このような、埋め込み絶縁膜２Ｄに開口部２０ｄを有するようにＳＯＩ基板を作製する方法として、例えば半導体基板１Ｄの表面に酸化膜を形成してエッチングにより開口部２０ｄを形成した埋め込み絶縁膜２Ｄを形成し、その上に半導体層３Ｄをエピタキシャル成長させる方法がある。
【００７３】
図６の断面は、コレクタ−エミッタ間のキャリア（正孔）の移動経路を側方から見た場合の状態を示している。当該断面において、トレンチ４に囲まれたＮ−活性層３５ｂの横方向の座標範囲を０≦Ｘ≦Ｘｍ、コレクタ電極Ｃのコンタクト部Ｃ１の座標をＸｃ、エミッタ電極Ｅのコンタクト部Ｃ２の座標をＸｅ、ベース電極Ｂのコンタクト部Ｃ３の座標をＸｂとすると、０＜Ｘｃ＜Ｘｅ＜Ｘｂ＜Ｘｍである。ここでは、コレクタ−エミッタ間を横方向に移動する主経路ではなく、Ｎ−活性層３５ｂの下部側を迂回して移動する経路に着目する。
【００７４】
Ｎ−活性層３５ｂの下面の領域３０３は、Ｘ１≦Ｘ≦Ｘ２（Ｘ２＝Ｘ１＋ΔＸ）の範囲を占めている。Ｎ−活性層３５ｂの下面は、領域３０３以外の領域として、０≦Ｘ＜Ｘ１の範囲を占める領域３１３と、Ｘ２＜Ｘ≦Ｘｍの範囲を占める領域３２３とを有している。領域３１３と領域３２３とで第２の領域を構成している。ここでは一例として、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合が示されている。このとき、領域３０３が、コレクタ電極Ｃのコンタクト部Ｃ１（Ｘ＝Ｘｃ）と、エミッタ電極Ｅのコンタクト部Ｃ２（Ｘ＝Ｘｅ）との間の下方に位置しており、Ｎ−活性層３５ｂの下面の領域３１３および領域３２３よりも、すなわち埋め込み絶縁膜２Ｄに接している部分のＮ−活性層３５ｂの下面よりも、埋め込み絶縁膜２Ｄの膜厚分だけ深い位置にある。
【００７５】
従って、矢印Ｇ４で示すようにキャリア（正孔）が、開口部２０ｄ内を埋め込んだＮ−活性層３５ｂを通ってコレクタ−エミッタ間を移動することが可能である。これにより、半導体層３Ｄの薄膜化を行っても、コレクタ−エミッタ間のキャリア（正孔）の移動経路が埋め込み絶縁膜２Ｄによって阻害されにくくなり、埋め込み絶縁膜２Ｄによるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することができる。
【００７６】
また、ここではＮ−活性層３５ｂと半導体基板１Ｄとが互いに同じキャリア伝導型を有しているので、移動経路の導電率がＮ−活性層３５ｂと半導体基板１Ｄとの界面から大きな影響を受けにくい。従って、キャリア（正孔）の移動経路がより阻害されにくい環境を提供することができる。
【００７７】
なお、上記例では、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合を示したが、Ｎ−活性層３５ｂの下面の領域３０３が占めるＸ１≦Ｘ≦Ｘ２の範囲のうちの少なくとも一部がＸｃ≦Ｘ≦Ｘｅの範囲と重なっていればよいことは前記実施の形態と同様である。また、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合であって、Ｎ−活性層３５ｂの下面の領域３０３が占めるＸ１≦Ｘ≦Ｘ２の範囲がＸ＝ＸｃとＸ＝Ｘｅとの間の範囲に包含される場合、すなわち領域３００の全体がコレクタ電極Ｃのコンタクト部Ｃ１とエミッタ電極Ｅのコンタクト部Ｃ２との間の下方に位置する場合には、前記実施の形態と同様に以下の効果が得られる。すなわち、キャリア（正孔）の移動経路を阻害しにくくする開口部２０ｄが効率的な大きさに抑制される分だけ、ＳＯＩ基板が本来有する寄生容量低減や高耐圧性の効果を大きく享受することが可能である。
【００７８】
〔第５の実施形態〕
本発明の他の実施形態について図７を用いて説明すれば以下の通りである。
【００７９】
図７は、本実施形態に係る半導体装置１５の構成を示す断面図である。
【００８０】
半導体装置１５は、半導体基板（基板）１Ｅと、半導体基板１Ｅ上に設けられた埋め込み絶縁膜（絶縁膜）２Ｅと、埋め込み絶縁膜２Ｅが設けられた半導体基板１Ｅ上に設けられた半導体層３Ｅとを備えたＳＯＩ基板に、ＮＰＮ型の縦型バイポーラトランジスタが形成された構成である。当該バイポーラトランジスタは、半導体層３Ａ中にベース／コレクタ接合およびベース／エミッタ接合を有するように形成されている。
【００８１】
半導体層３Ｅは、Ｎ−活性層３０ｃと、Ｎ型ウェル半導体領域３１ａと、Ｎ＋半導体領域３１ｂと、Ｐ型ベース半導体領域３２ａと、Ｐ＋半導体領域３２ｂと、Ｎ＋半導体領域３２ｃとを備えている。このうち、Ｎ−活性層３０ｃ以外は第１の実施形態の構成と同様であるのでその説明を省略する。また、半導体装置１５は、第１の実施形態と同様のトレンチ４、コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅ、およびトレンチコンタクト電極Ｔを備えており、その説明を省略する。
【００８２】
Ｎ−活性層３０ａは素子作り込み前のＳＯＩ基板に最初に形成されていた半導体層３Ｅを構成していた層である。半導体基板１Ｅには上面から深さ方向に窪む凹部１０ａを有している。埋め込み絶縁膜２Ｅは凹部１０ａ上を覆うようにして半導体基板１Ｅ上に形成されている。半導体層３ＥのＮ−活性層３０ｃは、凹部１０ａ上を覆っている部分の埋め込み絶縁膜２Ｅ上がＮ−活性層３０ｃによって埋め込まれるようにして、埋め込み絶縁膜２Ｅ上に形成されている。半導体層３Ａの下面であるＮ−活性層３０ｃの下面の一部領域をなす領域３０４（第１の領域）が、この埋め込み部分において、最も深く配置されている。
【００８３】
このような、凹部１０ａを有する半導体基板１Ｅを覆う埋め込み絶縁膜２Ｅを有するようにＳＯＩ基板を作製する方法として、例えば半導体基板１Ｅの上面をエッチングして凹部を形成した後に酸化膜を形成することにより埋め込み絶縁膜２Ｅを形成し、その上に半導体層３Ｅをエピタキシャル成長させる方法がある。当該作製方法により非常に容易に半導体装置１５を作製することができる。
【００８４】
図７の断面は、コレクタ−エミッタ間のキャリア（電子）の移動経路を側方から見た場合の状態を示している。当該断面においては、０＜Ｘｃ＜Ｘｂ＜Ｘｅ＜Ｘｍである。
【００８５】
Ｎ−活性層３０ｃの下面の領域３０４は、Ｘ１≦Ｘ≦Ｘ２（Ｘ２＝Ｘ１＋ΔＸ）の範囲を占めている。Ｎ−活性層３０ｃの下面は、領域３０４以外の領域として、０≦Ｘ＜Ｘ１の範囲を占める領域３１４と、Ｘ２＜Ｘ≦Ｘｍの範囲を占める領域３２４とを有している。領域３１４と領域３２４とで第２の領域を構成している。ここでは一例として、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合が示されている。このとき、領域３０４が、コレクタ電極Ｃのコンタクト部Ｃ１（Ｘ＝Ｘｃ）と、エミッタ電極Ｅのコンタクト部Ｃ２（Ｘ＝Ｘｅ）との間の下方に位置しており、Ｎ−活性層３０ｃの下面の領域３１４および領域３２４よりも、すなわち凹部１０ａ以外の半導体基板１Ｅを覆っている埋め込み絶縁膜２Ｅに接している部分のＮ−活性層３０ｃの下面よりも、凹部１０ａの深さ分だけ深い位置にある。図１について例示した素子寸法の場合に、Ｎ−活性層３０ｃの下面の領域３０４は半導体層３Ｅの上面から例えば深さｄ３≧４μｍという位置に設けられる。
【００８６】
従って、矢印Ｇ５で示すようにキャリア（電子）が、凹部１０ａ内に向って突出した部分のＮ−活性層３０ｃを通ってコレクタ−エミッタ間を移動することが可能である。これにより、半導体層３Ｅの薄膜化を行っても、コレクタ−エミッタ間のキャリア（電子）の移動経路が埋め込み絶縁膜２Ｅによって阻害されにくくなり、埋め込み絶縁膜２Ｅによるバイポーラトランジスタの電流増幅率ｈＦＥの低下を抑制することができる。
【００８７】
また、ここではＮ−活性層３０ｃと半導体基板１Ｅとは埋め込み絶縁膜２Ｅにより電気的に分離されているので、移動経路の導電率が半導体基板１Ｅから大きな影響を受けにくい。従って、キャリア（電子）の移動経路がより阻害されにくい環境を提供することができる。半導体基板１ＥはＰ型またはＮ型のキャリア伝導型であってもよいし、ノンドープ基板や高抵抗基板であってもよい。半導体基板１Ｅに電圧印加は不要である。また、半導体基板１Ｅは半導体層３Ｅから絶縁されるので、半導体基板１Ｅの代わりに任意の基板を用いてもよい。
【００８８】
なお、上記例では、Ｘ１≧ＸｃかつＸ２≦Ｘｅの場合を示したが、Ｎ−活性層３０ｃの下面の領域３０４が占めるＸ１≦Ｘ≦Ｘ２の範囲のうちの少なくとも一部がＸｃ≦Ｘ≦Ｘｅの範囲と重なっていてもよいことは前記実施の形態と同様である。
【００８９】
なお、第２〜第４の実施形態のタイプのバイポーラトランジスタに本実施形態の構成を適用してもよい。
【００９０】
以上、各実施形態について述べた。全実施形態において、説明に用いた各Ｘ座標は一例に過ぎず、コレクタ、エミッタ、およびベースの平面レイアウトは任意でよい。また、各半導体装置は、説明したバイポーラトランジスタ以外に任意の素子をさらに備えていてもよい。
【産業上の利用可能性】
【００９１】
本発明は、車載用半導体デバイス等に適用可能である。
【符号の説明】
【００９２】
１１〜１５              半導体装置
１Ａ〜１Ｅ              半導体基板（基板）
２Ａ〜２Ｅ              埋め込み絶縁膜（絶縁膜）
３Ａ〜３Ｅ              半導体層
２０ａ〜２０ｄ          開口部
１０ａ                  凹部
３００〜３０４          領域（第１の領域）
３１０〜３１４          領域
３２０〜３２４          領域
Ｃ                      コレクタ電極
Ｅ                      エミッタ電極
Ｃ１                    コンタクト部（コレクタ電極のコンタクト部）
Ｃ２                    コンタクト部（エミッタ電極のコンタクト部）
【図１】
2014049495.tif 000003
【図２】
2014049495.tif 000004
【図３】
2014049495.tif 000005
【図４】
2014049495.tif 000006
【図５】
2014049495.tif 000007
【図６】
2014049495.tif 000008
【図７】
2014049495.tif 000009