(57)【要約】【課題】画面分割駆動方式の液晶表示装置において、表示品位の低下を防ぐ。【解決手段】外部電源の電源電圧に基づいて生成した第１ＡＶＤＤをデータ信号線駆動回路２ａ、２ｂへ出力する第１アナログ電源回路５と、第１ＡＶＤＤに基づいて第２ＡＶＤＤを出力する第２アナログ電源回路６と、第２ＡＶＤＤに基づいて参照電圧Ｖｉを生成する参照電圧生成回路７とを備え、データ信号線駆動回路２ａ、２ｂは参照電圧Ｖｉに基づいて階調電圧を生成する。【選択図】図１
2014132320.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルの表示部が複数の領域に分割され、該領域毎にデータ信号線駆動回路及びデータ信号線が個別に設けられ、該複数の領域を同時に駆動する液晶表示装置であって、
外部電源に接続され、該外部電源から出力された電源電圧に基づいて生成した第１アナログ電圧を、前記各データ信号線駆動回路へ出力する第１アナログ電源回路と、
前記第１アナログ電源回路に接続され、該第１アナログ電源回路から出力された前記第１アナログ電圧に基づいて、参照電圧を生成するための第２アナログ電圧を出力する第２アナログ電源回路と、
前記第２アナログ電源回路に接続され、該第２アナログ電源回路から出力された前記第２アナログ電圧に基づいて生成した前記参照電圧を、前記各データ信号線駆動回路へ出力する参照電圧生成回路と、を備え、
前記各データ信号線駆動回路は、前記参照電圧に基づいて前記各データ信号線に供給する階調電圧を生成することを特徴とする液晶表示装置。
【請求項２】
前記第１アナログ電源回路と前記第２アナログ電源回路とは、異なる回路構成を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１アナログ電源回路はスイッチングレギュレータの構成を有しており、前記第２アナログ電源回路はリニアレギュレータの構成を有していることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
液晶パネルの表示部が複数の領域に分割され、該領域毎にデータ信号線駆動回路及びデータ信号線が個別に設けられ、該複数の領域を同時に駆動する液晶表示装置であって、
外部電源に接続され、該外部電源から出力された電源電圧に基づいて生成した第１アナログ電圧を、前記各データ信号線駆動回路へ出力する第１アナログ電源回路と、
前記外部電源に接続され、該外部電源から出力された前記電源電圧に基づいて、参照電圧を生成するための第２アナログ電圧を出力する第２アナログ電源回路と、
前記第２アナログ電源回路に接続され、該第２アナログ電源回路から出力された前記第２アナログ電圧に基づいて生成した前記参照電圧を、前記各データ信号線駆動回路へ出力する参照電圧生成回路と、を備え、
前記各データ信号線駆動回路は、前記参照電圧に基づいて前記各データ信号線に供給する階調電圧を生成することを特徴とする液晶表示装置。
【請求項５】
前記第１アナログ電源回路と前記第２アナログ電源回路とは、同一の回路構成を有していることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記第１アナログ電源回路と前記第２アナログ電源回路とは、スイッチングレギュレータまたはリニアレギュレータの構成を有していることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
液晶パネルの表示部が複数の領域に分割され、該領域毎にデータ信号線駆動回路及びデータ信号線が個別に設けられ、該複数の領域を同時に駆動する液晶表示装置であって、
前記複数のデータ信号線駆動回路は第１データ信号線駆動回路及び第２データ信号線駆動回路を含み、
外部電源に接続され、該外部電源から出力された電源電圧に基づいて生成した第１アナログ電圧を、前記第１データ信号線駆動回路へ出力する第１アナログ電源回路と、
前記外部電源に接続され、該外部電源から出力された前記電源電圧に基づいて、参照電圧を生成するための第２アナログ電圧を出力する第２アナログ電源回路と、
前記外部電源に接続され、該外部電源から出力された前記電源電圧に基づいて生成した第３アナログ電圧を、前記第２データ信号線駆動回路へ出力する第３アナログ電源回路と、
前記第２アナログ電源回路に接続され、該第２アナログ電源回路から出力された前記第２アナログ電圧に基づいて生成した前記参照電圧を、前記第１データ信号線駆動回路及び前記第２データ信号線駆動回路へ出力する参照電圧生成回路と、を備え、
前記第１データ信号線駆動回路及び前記第２データ信号線駆動回路は、前記参照電圧に基づいて前記各データ信号線に供給する階調電圧を生成することを特徴とする液晶表示装置。
【請求項８】
前記第１アナログ電源回路と前記第２アナログ電源回路と前記第３アナログ電源回路とは、同一の回路構成を有していることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記第１アナログ電源回路と前記第２アナログ電源回路と前記第３アナログ電源回路とは、スイッチングレギュレータまたはリニアレギュレータの構成を有していることを特徴とする請求項８に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特には、表示部を複数の領域に分割し、各領域を同時に駆動する液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置の高精細化に伴う各画素への書き込み時間（充放電時間）の不足に対応するため、表示部を複数の領域（例えば上下２つの領域）に分割し、各領域を同時に駆動する技術が提案されている（画面分割駆動方式、例えば特許文献１参照）。
【０００３】
画面分割駆動方式の液晶表示装置によれば、各領域の走査信号線を同時に選択することができるため、走査信号線１本当たりの選択時間を増加させることができる。これにより、各画素への書き込み時間の不足を解消することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３４３５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術では、分割した２つの領域のうち一方の領域の表示が他方の領域の表示に影響を与え、画面全体として表示品位が低下するという問題がある。以下、具体例を挙げて説明する。
【０００６】
図９は、従来の画面分割駆動方式の液晶表示装置の概略構成を示す平面図である。図９に示すように、液晶表示装置は、第１領域（上側）に対応して、第１データ信号線駆動回路（第１ＳＤ）、第１走査信号線駆動回路（第１ＧＤ）、第１データ信号線ＳＬａ、及び第１走査信号線ＧＬａが設けられ、第２領域（下側領域）に対応して、第２データ信号線駆動回路（第２ＳＤ）、第２走査信号線駆動回路（第２ＧＤ）、第２データ信号線ＳＬｂ、及び第２走査信号線ＧＬｂが設けられている。
【０００７】
上記構成において、第１データ信号線駆動回路及び第２データ信号線駆動回路には、各データ信号線へ供給する電圧（階調電圧）を生成するための参照電圧Ｖｉが入力される。図１０は、参照電圧生成回路の概略構成を示す回路図である。参照電圧生成回路の入力部はアナログ電源回路の出力部に接続されている。アナログ電源回路は、外部電源から入力された電源電圧を変換（例えば昇圧）してアナログ電源電圧（ＡＶＤＤ）を生成し、生成したＡＶＤＤを参照電圧生成回路へ出力する。参照電圧生成回路は、ＡＶＤＤに基づいて参照電圧Ｖｉを生成し、生成した参照電圧Ｖｉを各データ信号線駆動回路へ出力する。
【０００８】
ここで、上記液晶表示装置において、図１１に示す画像を表示する場合について考察する。図１１の画像は、第１領域では上端部から走査方向（紙面下方向）に、中間調、黒、白、中間調で構成され、第２領域では全面が中間調で構成されている。第１領域には画像データの電位変動が大きい画像（例えば黒領域、白領域）が含まれている。このような画像を表示する場合、画像データの電位変動の影響により、アナログ電源回路から出力されたＡＶＤＤにリップルが生じる。そして、リップルを含むＡＶＤＤが参照電圧生成回路に入力されることにより、参照電圧Ｖｉが変動する。
【０００９】
図１２は、階調と変動した参照電圧Ｖｉ（出力電圧）との関係を示すグラフである。図１２に示すように、参照電圧Ｖｉが変動すると、データ信号駆動回路の出力電圧（階調電圧）も変動するため、所望の表示輝度が得られず液晶パネルの表示品位が低下する。
【００１０】
図１３は、上記液晶表示装置において、図１１に示す画像を表示する場合のタイミングチャートである。図１３において、Ｖｐ２は第２水平走査期間（第２Ｈ）に選択される第１領域における第２行の画素の電位を示し、Ｖｐ３は第３水平走査期間（第３Ｈ）に選択される第１領域における第３行の画素の電位を示している。また、Ｖｐ８は第２水平走査期間（第２Ｈ）に選択される第２領域における第２行の画素の電位を示し、Ｖｐ９は第３水平走査期間（第３Ｈ）に選択される第２領域における第３行の画素の電位を示している。なお、第１領域の第２行は図１１の黒領域に含まれ、第１領域の第３行は図１１の白領域に含まれるものとする。
【００１１】
図１３に示すように、画像データＳ１の電位が大きく変化するタイミング（例えば第ｎＨから第ｎ＋１Ｈへ切り替わるタイミング）において参照電圧Ｖｉが変動し、第２領域の画素電位Ｖｐ９が変動（上昇）していることがわかる。具体的には、画素電位Ｖｐ９が、本来の電位（中間調）よりも高くなっている。これにより、図１４に示すように、第２領域において、本来の輝度とは異なる輝度の領域（いわゆるゴースト）が発生する。なお、画像データの電位変動が大きい領域が第２領域に含まれる場合は、同様に、第１領域にゴーストが発生する。
【００１２】
本発明は、上記課題に鑑みてなされたものであり、画面分割駆動方式の液晶表示装置において、表示品位の低下を防ぐことを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る液晶表示装置は、上記課題を解決するために、液晶パネルの表示部が複数の領域に分割され、該領域毎にデータ信号線駆動回路及びデータ信号線が個別に設けられ、該複数の領域を同時に駆動する液晶表示装置であって、外部電源に接続され、該外部電源から出力された電源電圧に基づいて生成した第１アナログ電圧を、前記各データ信号線駆動回路へ出力する第１アナログ電源回路と、前記第１アナログ電源回路に接続され、該第１アナログ電源回路から出力された前記第１アナログ電圧に基づいて、参照電圧を生成するための第２アナログ電圧を出力する第２アナログ電源回路と、前記第２アナログ電源回路に接続され、該第２アナログ電源回路から出力された前記第２アナログ電圧に基づいて生成した前記参照電圧を、前記各データ信号線駆動回路へ出力する参照電圧生成回路と、を備え、前記各データ信号線駆動回路は、前記参照電圧に基づいて前記各データ信号線に供給する階調電圧を生成することを特徴とする。
【００１４】
本発明に係る液晶表示装置では、前記第１アナログ電源回路と前記第２アナログ電源回路とは、異なる回路構成を有していてもよい。
【００１５】
本発明に係る液晶表示装置では、前記第１アナログ電源回路はスイッチングレギュレータの構成を有しており、前記第２アナログ電源回路はリニアレギュレータの構成を有していてもよい。
【００１６】
本発明に係る液晶表示装置は、上記課題を解決するために、液晶パネルの表示部が複数の領域に分割され、該領域毎にデータ信号線駆動回路及びデータ信号線が個別に設けられ、該複数の領域を同時に駆動する液晶表示装置であって、外部電源に接続され、該外部電源から出力された電源電圧に基づいて生成した第１アナログ電圧を、前記各データ信号線駆動回路へ出力する第１アナログ電源回路と、前記外部電源に接続され、該外部電源から出力された前記電源電圧に基づいて、参照電圧を生成するための第２アナログ電圧を出力する第２アナログ電源回路と、前記第２アナログ電源回路に接続され、該第２アナログ電源回路から出力された前記第２アナログ電圧に基づいて生成した前記参照電圧を、前記各データ信号線駆動回路へ出力する参照電圧生成回路と、を備え、前記各データ信号線駆動回路は、前記参照電圧に基づいて前記各データ信号線に供給する階調電圧を生成することを特徴とする。
【００１７】
本発明に係る液晶表示装置では、前記第１アナログ電源回路と前記第２アナログ電源回路とは、同一の回路構成を有していてもよい。
【００１８】
本発明に係る液晶表示装置では、前記第１アナログ電源回路と前記第２アナログ電源回路とは、スイッチングレギュレータまたはリニアレギュレータの構成を有していてもよい。
【００１９】
本発明に係る液晶表示装置は、上記課題を解決するために、液晶パネルの表示部が複数の領域に分割され、該領域毎にデータ信号線駆動回路及びデータ信号線が個別に設けられ、該複数の領域を同時に駆動する液晶表示装置であって、前記複数のデータ信号線駆動回路は第１データ信号線駆動回路及び第２データ信号線駆動回路を含み、外部電源に接続され、該外部電源から出力された電源電圧に基づいて生成した第１アナログ電圧を、前記第１データ信号線駆動回路へ出力する第１アナログ電源回路と、前記外部電源に接続され、該外部電源から出力された前記電源電圧に基づいて、参照電圧を生成するための第２アナログ電圧を出力する第２アナログ電源回路と、前記外部電源に接続され、該外部電源から出力された前記電源電圧に基づいて生成した第３アナログ電圧を、前記第２データ信号線駆動回路へ出力する第３アナログ電源回路と、前記第２アナログ電源回路に接続され、該第２アナログ電源回路から出力された前記第２アナログ電圧に基づいて生成した前記参照電圧を、前記第１データ信号線駆動回路及び前記第２データ信号線駆動回路へ出力する参照電圧生成回路と、を備え、前記第１データ信号線駆動回路及び前記第２データ信号線駆動回路は、前記参照電圧に基づいて前記各データ信号線に供給する階調電圧を生成することを特徴とする。
【００２０】
本発明に係る液晶表示装置では、前記第１アナログ電源回路と前記第２アナログ電源回路と前記第３アナログ電源回路とは、同一の回路構成を有していてもよい。
【００２１】
本発明に係る液晶表示装置では、前記第１アナログ電源回路と前記第２アナログ電源回路と前記第３アナログ電源回路とは、スイッチングレギュレータまたはリニアレギュレータの構成を有していてもよい。
【発明の効果】
【００２２】
本発明に係る液晶表示装置の構成によれば、参照電圧生成回路に入力する電源電圧の変動（リップル）を抑えることができるため、各データ信号線に所望の階調電圧を供給することができ、表示品の低下を防ぐことができる。
【図面の簡単な説明】
【００２３】
【図１】実施の形態１に係る液晶表示装置の概略構成の一例を示す平面図である。
【図２】実施の形態１に係る液晶表示装置の動作を示すタイミングチャートである。
【図３】階調と出力電圧との関係を示すグラフである。
【図４】第１アナログ電源回路の具体的な構成を示す回路図である。
【図５】第２アナログ電源回路の具体的な構成を示す回路図である。
【図６】実施の形態２に係る液晶表示装置の概略構成の一例を示す平面図である。
【図７】実施の形態３に係る液晶表示装置の概略構成の一例を示す平面図である。
【図８】実施の形態３に係る液晶表示装置の動作を示すタイミングチャートである。
【図９】従来の画面分割駆動方式の液晶表示装置の概略構成を示す平面図である。
【図１０】参照電圧生成回路の概略構成を示す回路図である。
【図１１】表示画像の一例を示す図である。
【図１２】階調と変動した参照電圧（出力電圧）との関係を示すグラフである。
【図１３】従来の液晶表示装置の動作を示すタイミングチャートである。
【図１４】図１３の動作による表示画像の一例を示す図である。
【発明を実施するための形態】
【００２４】
［実施の形態１］
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る液晶表示装置１０の概略構成の一例を示す平面図である。液晶表示装置１０は、表示部を第１領域１ａ及び第２領域１ｂに分割された液晶パネル１、第１データ信号線駆動回路２ａ（第１ＳＤ）、第２データ信号線駆動回路２ｂ（第２ＳＤ）、第１走査信号線駆動回路３ａ（第１ＧＤ）、第２走査信号線駆動回路３ｂ（第２ＧＤ）、タイミング制御回路４、第１アナログ電源回路５、第２アナログ電源回路６、及び、参照電圧生成回路７を備えている。
【００２５】
液晶パネル１の第１領域１ａには、第１データ信号線駆動回路２ａに接続された複数の第１データ信号線ＳＬａと、第１走査信号線駆動回路３ａに接続された複数の第１走査信号線ＧＬａとが設けられ、第１データ信号線ＳＬａと第１走査信号線ＧＬａとの交差部にはトランジスタ（ＴＦＴ）が設けられている。液晶パネル１の第２領域１ｂには、第２データ信号線駆動回路２ｂに接続された複数の第２データ信号線ＳＬｂと、第２走査信号線駆動回路３ｂに接続された複数の第２走査信号線ＧＬｂとが設けられ、第２データ信号線ＳＬｂと第２走査信号線ＧＬｂとの交差部にはトランジスタ（ＴＦＴ）が設けられている。第１データ信号線ＳＬａと第２データ信号線ＳＬｂとは、互いに独立しており個別に駆動される。
【００２６】
液晶パネル１には、各交差部に対応して、複数の画素Ｐがマトリクス状（行方向及び列方向）に配置されている。なお、図示はしないが、液晶パネル１は、ＴＦＴ基板、対向基板、両基板間に挟持された液晶層、ＴＦＴ基板に設けられた画素電極、及び対向基板に設けられた対向電極を含んでいる。液晶パネル１は、周知の構成を適用することができる。
【００２７】
第１データ信号線駆動回路２ａ及び第１走査信号線駆動回路３ａは、第１領域１ａの第１データ信号線ＳＬａ及び第１走査信号線ＧＬａを駆動し、第２データ信号線駆動回路２ｂ及び第２走査信号線駆動回路３ｂは、第２領域１ｂの第２データ信号線ＳＬｂ及び第２走査信号線ＧＬｂを駆動する。タイミング制御回路４及び参照電圧生成回路７は、第１領域１ａ及び第２領域１ｂに共通して設けられている。
【００２８】
第１アナログ電源回路５は、入力部が外部電源に接続され、出力部が第２アナログ電源回路６と第１データ信号線駆動回路２ａと第２データ信号線駆動回路２ｂとに接続されている。第１アナログ電源回路５は、外部電源から入力された電源電圧を変換（昇圧または降圧）して、アナログ電源電圧（第１ＡＶＤＤ）を生成する。第１アナログ電源回路５は、生成した第１ＡＶＤＤを、第２アナログ電源回路６、第１データ信号線駆動回路２ａ及び第２データ信号線駆動回路２ｂへ出力（供給）する。第１アナログ電源回路５の具体的な構成は後述する。
【００２９】
第２アナログ電源回路６は、入力部が第１アナログ電源回路５の出力部に接続され、出力部が参照電圧生成回路７の入力部に接続されている。第２アナログ電源回路６は、第１アナログ電源回路５から入力された第１ＡＶＤＤを所定のアナログ電源電圧（第２ＡＶＤＤ）に変換する。第２アナログ電源回路６は、変換した第２ＡＶＤＤを、参照電圧生成回路７へ出力（供給）する。第２アナログ電源回路６の具体的な構成は後述する。
【００３０】
参照電圧生成回路７は、入力部が第２アナログ電源回路６の出力部に接続され、出力部が第１データ信号線駆動回路２ａと第２データ信号線駆動回路２ｂとに接続されている。参照電圧生成回路７は、第２アナログ電源回路６から入力された第２ＡＶＤＤに基づき参照電圧Ｖｉを生成する。参照電圧生成回路７は、生成した参照電圧Ｖｉを、第１データ信号線駆動回路２ａ及び第２データ信号線駆動回路２ｂへ出力（供給）する。参照電圧生成回路７は、周知の構成（例えば図１０に示す構成）を適用することができる。
【００３１】
タイミング制御回路４は、外部から入力された入力データ（同期信号、映像信号等）に基づき、第１データ信号線駆動回路２ａ、第１走査信号線駆動回路３ａ、第２データ信号線駆動回路２ｂ、及び第２走査信号線駆動回路３ｂの駆動タイミングを制御するための制御信号と、第１領域１ａに表示する画像の画像データと、第２領域１ｂに表示する画像の画像データとを出力する。
【００３２】
第１データ信号線駆動回路２ａは、タイミング制御回路４から入力された制御信号及び画像データと、参照電圧生成回路７から入力された参照電圧Ｖｉとに基づいて、各第１データ信号線ＳＬａへ階調電圧を出力する。
【００３３】
第２データ信号線駆動回路２ｂは、タイミング制御回路４から入力された制御信号及び画像データと、参照電圧生成回路７から入力された参照電圧Ｖｉとに基づいて、各第２データ信号線ＳＬｂへ階調電圧を出力する。
【００３４】
第１走査信号線駆動回路３ａ及び第２走査信号線駆動回路３ｂは、それぞれ、タイミング制御回路４から入力された制御信号に基づいて、各走査信号線ＧＬａ、ＧＬｂへ走査信号を出力する。また、第１走査信号線駆動回路３ａ及び第２走査信号線駆動回路３ｂは、第１領域１ａの走査信号線ＧＬａと第２領域の走査信号線ＧＬｂとを同時に走査する。
【００３５】
液晶パネル１では、走査信号線に接続されたトランジスタが走査信号によりオンすると、該トランジスタに接続された画素の画素電極へ、データ信号線から階調電圧が印加される。これにより、表示パネル１に階調に応じた画像が表示される。また、液晶表示装置１０は、第１領域１ａ及び第２領域１ｂの走査信号線（ＧＬａ、ＧＬｂ）を同時に選択して、第１領域１ａ及び第２領域を同時に駆動する構成（画面分割駆動方式）を有している。画面分割駆動方式の駆動方法は、周知の方法を適用することができる。
【００３６】
＜液晶表示装置１０の動作＞
図２は、液晶表示装置１０の動作を示すタイミングチャートである。なお、図２は、液晶表示装置１０において図１１に示す画像を表示する場合のタイミングチャートを示している。図２において、Ｓ１は第１データ信号線駆動回路２ａにおける画像データを示し、Ｓ２は第２データ信号線駆動回路２ｂにおける画像データを示し、第１ＡＶＤＤは第１アナログ電源回路５から出力されるアナログ電源電圧を示し、Ｖｉは参照電圧生成回路７から出力される参照電圧を示し、Ｇ１〜Ｇ６は第１走査信号線駆動回路３ａから出力される走査信号を示し、Ｇ７〜Ｇ１２は第２査信号線駆動回路３ｂから出力される走査信号を示している。Ｖｐ２は第２水平走査期間（第２Ｈ）に選択される第１領域における第２行の画素の電位を示し、Ｖｐ３は第３水平走査期間（第３Ｈ）に選択される第１領域における第３行の画素の電位を示している。また、Ｖｐ８は第２水平走査期間（第２Ｈ）に選択される第２領域における第２行の画素の電位を示し、Ｖｐ９は第３水平走査期間（第３Ｈ）に選択される第２領域における第３行の画素の電位を示している。なお、第１領域の第２行は図１１の黒領域に含まれ、第１領域の第３行は図１１の白領域に含まれるものとする。
【００３７】
図１１の画像では、上述のように、第１領域１ａにおいて画像データの電位変動が大きい画像（例えば黒領域、白領域）を含んでいる。そのため、例えば第２Ｈから第３Ｈへ切り替わるタイミングで第１ＡＶＤＤにリップル（電圧変動）が生じる。
【００３８】
ここで、液晶表示装置１０では、変動した第１ＡＶＤＤが第２アナログ電源回路６に入力される。第２アナログ電源回路６は入力電圧を所定の電圧に変換するため、入力電圧にリップルが含まれていても、リップルは除去されて所定の電圧が出力される。そのため、リップルを含む第１ＡＶＤＤは、第２アナログ電源回路６により、リップルのない第２ＡＶＤＤに変換される。リップルのない第２ＡＶＤＤが参照電圧生成回路７に入力されるため、変動のない参照電圧Ｖｉが生成される（図２参照）。そして、変動のない参照電圧Ｖｉが第１データ信号線駆動回路２ａ及び第２データ信号線駆動回路２ｂに入力されるため、図３に示すように、階調に応じて所望の出力電圧（階調電圧）を各データ信号線に出力することができる。例えば図２に示すように第２領域１ｂの画素電位Ｖｐ９は、図１３に示す画素電位Ｖｐ９と比較して、電位変動のない所望の階調電圧（中間調）となっている。これにより、図１４に示すゴーストの発生を抑えることができるため、液晶パネル１の表示品位の低下を防ぐことができる。
【００３９】
このように、液晶表示装置１０の構成によれば、参照電圧生成回路７に入力する電源電圧（第２ＡＶＤＤ）の変動（リップル）を抑えることができるため、各データ信号線に所望の階調電圧を供給することができ、表示品の低下を防ぐことができる。
【００４０】
＜第１アナログ電源回路５の構成＞
図４は、第１アナログ電源回路５の具体的な構成を示す回路図である。図４に示すように、第１アナログ電源回路５は、スイッチングレギュレータの構成を有しており、トランジスタ、コイル、抵抗、コンデンサ、ダイオード、及び制御回路を備えている。第１アナログ電源回路５は、出力電圧を監視しながらスイッチング素子のオン／オフ時間を制御することにより、入力電圧を所望の出力電圧に変換する。例えば、所望の値よりも出力電圧が高くなれば、スイッチング素子をオフにし、逆に低くなればオンに切り替えるといった制御を実行する。図４は、昇圧型のスイッチングレギュレータを示しており、例えば、１２Ｖの入力電圧を１６Ｖの出力電圧に変換する。なお、第１アナログ電源回路５は、昇圧型のスイッチングレギュレータに限定されず、入力電圧と出力電圧の大小関係に応じて、降圧側または昇降圧型のスイッチングレギュレータを適用することもできる。
【００４１】
＜第２アナログ電源回路６の構成＞
図５は、第２アナログ電源回路６の具体的な構成を示す回路図である。図５に示すように、第２アナログ電源回路６は、リニアレギュレータの構成を有しており、トランジスタ、比較回路、抵抗、及び基準電圧を備えている。第１アナログ電源回路５は、入力電圧を降圧、整流させた後、安定化させた電力を出力する安定化電源回路である。そのため、入力電圧のリップルを除去して、安定した電圧を出力することができる。例えば、リップルを含む１６Ｖの入力電圧を、リップルのない１５Ｖの安定した出力電圧に変換することができる。また、第２アナログ電源回路６は、第１アナログ電源回路５（スイッチングレギュレータ）と比べると、構造が単純で低価格であるという利点を有する。
【００４２】
［実施の形態２］
本発明の実施の形態２について、図面を用いて以下に説明する。なお、説明の便宜上、実施の形態１において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施の形態１において定義した用語については特に断らない限り本実施の形態においてもその定義に則って用いるものとする。
【００４３】
図６は、実施の形態２に係る液晶表示装置２０の概略構成の一例を示す平面図である。液晶表示装置２０では、第１アナログ電源回路５の入力部が外部電源に接続され、出力部が第１データ信号線駆動回路２ａと第２データ信号線駆動回路２ｂとに接続されている。また、第２アナログ電源回路６の入力部が外部電源に接続され、出力部が参照電圧生成回路７に接続されている。第２アナログ電源回路６は、第１アナログ電源回路５と同じ構成を有し、スイッチングレギュレータ（図４参照）として構成されている。その他の構成は、実施の形態１に係る液晶表示装置１０の構成と同一である。なお、外部電源から入力される入力電圧と、第１アナログ電源回路５及び第２アナログ電源回路６から出力される所望の出力電圧との差が小さい場合は、第１アナログ電源回路５及び第２アナログ電源回路６を、リニアレギュレータ（図５参照）として構成することもできる。
【００４４】
液晶表示装置２０の動作は、実施の形態１に係る液晶表示装置１０の動作（図２参照）と同一である。
【００４５】
液晶表示装置２０の構成によれば、第２アナログ電源回路６に入力される入力電圧は、外部電源から入力される電源電圧であり、画像データの電位変動の影響を受けない。そのため、第２アナログ電源回路６からリップルのない第２ＡＶＤＤが出力される。リップルのない第２ＡＶＤＤが参照電圧生成回路７に入力されるため、変動のない参照電圧Ｖｉが生成される（図２参照）。そして、変動のない参照電圧Ｖｉが第１データ信号線駆動回路２ａ及び第２データ信号線駆動回路２ｂに入力されるため、図３に示すように、階調に応じて所望の出力電圧（階調電圧）を各データ信号線に出力することができる。これにより、液晶パネル１の表示品位の低下を防ぐことができる。
【００４６】
［実施の形態３］
本発明の実施の形態３について、図面を用いて以下に説明する。なお、説明の便宜上、実施の形態１において示した部材と同一の機能を有する部材には同一の符号を付し、その説明を省略する。また、実施の形態１、２において定義した用語については特に断らない限り本実施の形態においてもその定義に則って用いるものとする。
【００４７】
図７は、実施の形態３に係る液晶表示装置３０の概略構成の一例を示す平面図である。液晶表示装置３０は、実施の形態２に係る液晶表示装置２０の構成（図６参照）に加えて、第３アナログ電源回路８を備えている。液晶表示装置３０では、第１アナログ電源回路５の入力部が外部電源に接続され、出力部が第１データ信号線駆動回路２ａに接続されている。また、第２アナログ電源回路６の入力部が外部電源に接続され、出力部が参照電圧生成回路７に接続されている。さらに、第３アナログ電源回路８の入力部が外部電源に接続され、出力部が第２データ信号線駆動回路２ｂに接続されている。
【００４８】
第１アナログ電源回路５、第２アナログ電源回路６、及び第３アナログ電源回路８は、スイッチングレギュレータ（図４参照）として構成されている。その他の構成は、実施の形態２係る液晶表示装置２０の構成と同一である。なお、外部電源から入力される入力電圧と、第１アナログ電源回路５、第２アナログ電源回路６、及び第３アナログ電源回路８から出力される所望の出力電圧との差が小さい場合は、各電源回路をリニアレギュレータ（図５参照）として構成することもできる。
【００４９】
第１アナログ電源回路５は、外部電源から入力された電源電圧に基づき生成した電源電圧（第１ＡＶＤＤ）を、第１データ信号線駆動回路２ａへ出力する。第２アナログ電源回路６は、外部電源から入力された電源電圧に基づき生成した電源電圧（第２ＡＶＤＤ）を、参照電圧生成回路７へ出力する。第３アナログ電源回路８は、外部電源から入力された電源電圧に基づき生成した電源電圧（第３ＡＶＤＤ）を、第２データ信号線駆動回路２ｂへ出力する。
【００５０】
図８は、液晶表示装置３０の動作を示すタイミングチャートである。液晶表示装置３０では、第３アナログ電源回路８が第１データ信号線駆動回路２ａと分離されているため、第２データ信号線駆動回路２ｂに入力される電源電圧（第３ＡＶＤＤ）は、第１データ信号線駆動回路２ａ（第１領域１ａ）における画像データの電位変動の影響を受けない。そのため、第３アナログ電源回路８から出力される電源電圧（第３ＡＶＤＤ）にはリップルが生じない。また、実施の形態２と同様、変動のない参照電圧Ｖｉが第１データ信号線駆動回路２ａ及び第２データ信号線駆動回路２ｂに入力される。
【００５１】
上記の構成によれば、第２データ信号線駆動回路２ｂに入力される電源電圧（第３ＡＶＤＤ）の変動（リップル）も抑えることができるため、実施の形態１、２と比較して、液晶パネル１の表示品位の低下をより防ぐことができる。
【００５２】
以上、本発明の実施の形態について説明したが、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記実施の形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００５３】
１  液晶パネル、１ａ  第１領域、１ｂ  第２領域、２ａ  第１データ信号線駆動回路、２ｂ  第２データ信号線駆動回路、３ａ  第１走査信号線駆動回路、３ｂ  第２走査信号線駆動回路、４  タイミング制御回路、５  第１アナログ電源回路、６  第２アナログ電源回路、７  参照電圧生成回路、８  第３アナログ電源回路
【図１】
2014132320.tif 000003
【図２】
2014132320.tif 000004
【図３】
2014132320.tif 000005
【図４】
2014132320.tif 000006
【図５】
2014132320.tif 000007
【図６】
2014132320.tif 000008
【図７】
2014132320.tif 000009
【図８】
2014132320.tif 000010
【図９】
2014132320.tif 000011
【図１０】
2014132320.tif 000012
【図１１】
2014132320.tif 000013
【図１２】
2014132320.tif 000014
【図１３】
2014132320.tif 000015
【図１４】
2014132320.tif 000016