(57)【要約】【課題】１つの実施形態は、例えば、消費電力を低減でき、発振させる周期パルスの周波数を安定化できる発振回路を提供することを目的とする。【解決手段】１つの実施形態によれば、電流源と、第１の容量素子と、第２の容量素子と、切り替え部と、比較部と、生成部とを有することを特徴とする発振回路が提供される。切り替え部は、第１の状態と、第２の状態とを切り替える。第１の状態は、電流源が第１の容量素子に接続され、グランド電位が第２の容量素子に接続された状態である。第２の状態は、電流源が第２の容量素子に接続され、グランド電位が第１の容量素子に接続された状態である。比較部は、第１の状態において、第１の容量素子に充電された電圧と参照電圧とを比較し、第２の状態において、第２の容量素子に充電された電圧と参照電圧とを比較する。生成部は、比較部による比較結果に応じて、周期パルスを生成する。切り替え部は、比較部による比較結果に応じて、第１の状態と第２の状態とを交互に切り替える。【選択図】図２
2014049888.tif 000002
【特許請求の範囲】
【請求項１】
電流源と、
第１の容量素子と、
第２の容量素子と、
前記電流源が前記第１の容量素子に接続されグランド電位が前記第２の容量素子に接続された第１の状態と、前記電流源が前記第２の容量素子に接続されグランド電位が前記第１の容量素子に接続された第２の状態とを切り替える切り替え部と、
前記第１の状態において前記第１の容量素子に充電された電圧と参照電圧とを比較し、前記第２の状態において前記第２の容量素子に充電された電圧と前記参照電圧とを比較する比較部と、
前記比較部による比較結果に応じて、周期パルスを生成する生成部と、
を備え、
前記切り替え部は、前記比較部による比較結果に応じて、前記第１の状態と前記第２の状態とを交互に切り替える
ことを特徴とする発振回路。
【請求項２】
第２の電流源と、
参照ノードを介して前記第２の電流源に接続され、電流に応じた電圧を発生させる電圧源と、
前記参照ノードの電圧が基準参照電圧になるように、前記第２の電流源のバイアス電圧を調整し、調整されたバイアス電圧を前記電流源及び前記第２の電流源の両方へ供給する差動増幅部と、
をさらに備え、
前記第２の電流源は、前記差動増幅部を介して前記電流源との間でカレントミラー回路を構成し、
前記比較部は、前記参照ノードの電圧を前記参照電圧として受ける
ことを特徴とする請求項１に記載の発振回路。
【請求項３】
前記比較部は、コンパレータを有し、前記第１の状態に切り替えられた期間と前記第２の状態に切り替えられた期間とを含む周期毎に、第１の極性及び第２の極性との間で前記コンパレータ内の極性を反転させる
ことを特徴とする請求項１又は２に記載の発振回路。
【請求項４】
前記コンパレータは、第１の入力端子及び第２の入力端子を有し、
前記比較部は、参照ノードの電圧を前記参照電圧として受け、
前記比較部は、
前記第１の極性且つ前記第１の状態において、前記第１の容量素子を前記第１の入力端子に接続させるとともに前記参照ノードを前記第２の入力端子に接続させ、前記第１の極性且つ前記第２の状態において、前記第２の容量素子を前記第１の入力端子に接続させるとともに前記参照ノードを前記第２の入力端子に接続させ、前記第２の極性且つ前記第１の状態において、前記第１の容量素子を前記第２の入力端子に接続させるとともに前記参照ノードを前記第１の入力端子に接続させ、前記第２の極性且つ前記第２の状態において、前記第２の容量素子を前記第２の入力端子に接続させるとともに前記参照ノードを前記第１の入力端子に接続させる接続部をさらに有する
ことを特徴とする請求項３に記載の発振回路。
【請求項５】
前記コンパレータは、
前記第１の入力端子、前記第２の入力端子、第１の出力端子、及び第２の出力端子を有する差動増幅器と、
第３の入力端子、第４の入力端子、及び第３の出力端子を有する比較器と、
前記第１の極性において、前記第１の出力端子を前記第４の入力端子に接続するとともに前記第２の出力端子を前記第３の入力端子に接続し、前記第２の極性において、前記第１の出力端子を前記第３の入力端子に接続するとともに前記第２の出力端子を前記第４の入力端子に接続する接続回路と、
を有する
ことを特徴とする請求項４に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、発振回路に関する。
【背景技術】
【０００２】
パーソナルコンピュータや携帯端末などの情報処理装置には、情報処理装置の時刻を計時するために、リアルタイムクロックが組み込まれている。リアルタイムクロックは、情報処理装置の主電源がオフしている間も、バッテリーから電源供給を受けて動作し、情報処理装置のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が動いていない時間を計る。すなわち、リアルタイムクロックは、情報処理装置の主電源がオフしている間において、比較的長い時間を計ることに用いられる。そのため、リアルタイムクロックに用いられる発振回路は、低消費電力であることと、発振させる周期パルスの周波数が安定していることとが望まれる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｕｒｓ  Ｄｅｎｉｅｒ，  “Ａｎａｌｙｓｉｓ  ａｎｄ  Ｄｅｓｉｇｎ  ｏｆ  ａｎ  Ｕｌｔｒａｌｏｗ−Ｐｏｗｅｒ  ＣＭＯＳ  Ｒｅｌａｘａｔｉｏｎ  Ｏｓｃｉｌｌａｔｏｒ”，  ＡＵＧＵＳＴ  ２０１０，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＣＩＲＣＵＩＴＳ  ＡＮＤ  ＳＹＳＴＥＭＳ-Ｉ：  ＲＥＧＵＬＡＲ  ＰＡＰＥＲＳ，  ＶＯＬ．  ５７，  ＮＯ．  ８
【非特許文献２】Ｆａｂｉｏ  Ｓｅｂａｓｔｉａｎｏ，  Ｌｕｃｉｅｎ  Ｊ．  Ｂｒｅｅｍｓ，  Ｓｅｎｉｏｒ，  Ｋｏｆｉ  Ａ．  Ａ．  Ｍａｋｉｎｗａ，  Ｓｅｎｉｏｒ，Ｓａｌｖａｔｏｒｅ  Ｄｒａｇｏ，  Ｄｏｍｉｎｅ  Ｍ．  Ｗ．  Ｌｅｅｎａｅｒｔｓ，  ａｎｄ  Ｂｒａｍ  Ｎａｕｔａ，  “Ａ  Ｌｏｗ−Ｖｏｌｔａｇｅ  Ｍｏｂｉｌｉｔｙ−Ｂａｓｅｄ  Ｆｒｅｑｕｅｎｃｙ  Ｒｅｆｅｒｅｎｃｅ  ｆｏｒ  Ｃｒｙｓｔａｌ−Ｌｅｓｓ  ＵＬＰ  Ｒａｄｉｏｓ”，  ＪＵＬＹ  ２００９，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．  ４４，  ＮＯ．  ７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１つの実施形態は、例えば、消費電力を低減でき、発振させる周期パルスの周波数を安定化できる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
１つの実施形態によれば、電流源と、第１の容量素子と、第２の容量素子と、切り替え部と、比較部と、生成部とを有することを特徴とする発振回路が提供される。切り替え部は、第１の状態と、第２の状態とを切り替える。第１の状態は、電流源が第１の容量素子に接続され、グランド電位が第２の容量素子に接続された状態である。第２の状態は、電流源が第２の容量素子に接続され、グランド電位が第１の容量素子に接続された状態である。比較部は、第１の状態において、第１の容量素子に充電された電圧と参照電圧とを比較し、第２の状態において、第２の容量素子に充電された電圧と参照電圧とを比較する。生成部は、比較部による比較結果に応じて、周期パルスを生成する。切り替え部は、比較部による比較結果に応じて、第１の状態と第２の状態とを交互に切り替える。
【図面の簡単な説明】
【０００６】
【図１】実施形態にかかる発振回路を適用した情報処理装置の構成示す図。
【図２】実施形態にかかる発振回路の構成を示す図。
【図３】実施形態にかかる発振回路の構成を示す図。
【図４】実施形態にかかる発振回路の動作を示す図。
【図５】実施形態による効果を示す図。
【図６】比較例にかかる発振回路の構成及び動作を示す図。
【図７】他の比較例にかかる発振回路の構成及び動作を示す図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる発振回路を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００８】
（実施形態）
実施形態にかかる発振回路１を適用した情報処理装置１００について図１を用いて説明する。図１は、発振回路１を適用した情報処理装置１００の構成を示す図である。
【０００９】
情報処理装置１００には、情報処理装置１００の時刻を計時するために、発振回路１を含むリアルタイムクロック１０７が組み込まれている。情報処理装置１００は、発振回路１が発生させた周期パルスに応じてリアルタイムクロック１０７が調整したクロック信号を用いて、情報処理装置１００の時刻を計時する。情報処理装置１００は、例えば、パーソナルコンピュータや携帯端末などである。以下では、情報処理装置１００がパーソナルコンピュータである場合について例示的に説明するが、情報処理装置１００が携帯端末である場合についても同様である。
【００１０】
具体的には、情報処理装置１００は、制御部１０２、ノースブリッジ１０３、サウスブリッジ１０４、メモリ１０５、ＵＳＢポート１０６、ハードディスク１０８、表示装置１０９、不揮発性メモリ１１０、ＢＩＯＳ−ＲＯＭ１１１、エンベデッドコントローラ１１２、及び主電源１１３を備える。
【００１１】
制御部１０２は、情報処理装置１００の各部を全体的に制御する。例えば、制御部１０２は、ＢＩＯＳ−ＲＯＭ１１０に格納されたシステムＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）をメモリ１０５にロードし、各種のハードウェアを制御する。また、例えば、制御部１０２は、ハードディスク１０８に記憶されたＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）をメモリ１０５にロードしてＯＳを実行するほか、システムＢＩＯＳやＯＳ以外の各種のアプリケーションプログラムを実行する。制御部１０２は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのプロセッサである。
【００１２】
ノースブリッジ１０３は、制御部１０２とサウスブリッジ１０４との間を接続するものである。ノースブリッジ１０３は、制御部１０２によるメモリ１０５へのアクセスや、表示装置１０９に対する種々の表示を制御する。
【００１３】
サウスブリッジ１０４は、制御部１０２とＢＩＯＳ−ＲＯＭ１１１や不揮発性メモリ１１０、エンベデッドコントローラ１１２等の各種のハードウェアとの間を接続するものである。
【００１４】
図１に示すように、サウスブリッジ１０４は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）デバイス１０４１、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）コントローラ１０４２、リアルタイムクロック１０７を有する。
【００１５】
ＰＣＩデバイス１０４１は、ハードディスク１０８に対する種々のデータの入出力を制御する。
【００１６】
ＵＳＢコントローラ１０４２は、ＵＳＢポート１０６にＵＳＢデバイスが挿入されると、ＵＳＢポート１０６にＵＳＢデバイスが挿入された旨の信号を検出する。また、ＵＳＢコントローラ１０４２は、挿入されたＵＳＢデバイスに対する各種コマンドやデータの送受信の制御を行う。
【００１７】
リアルタイムクロック１０７は、タイマ機能を有し、例えば、所定のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が動いていない時間を計る。例えば、リアルタイムクロック１０７は、制御部１０２がウェイクアップ指示を生成して各部に供給する際に参照される。ウェイクアップ指示は、例えば、計時対象のＩＣが動いていない時間が所定の時間になった際に、情報処理装置１００内部の各種ハードウェアを起動するように例えばＢＩＯＳ−ＲＯＭ１１１に指示するためのものである。
【００１８】
リアルタイムクロック１０７は、発振回路１、バッテリー１０７ａ、及び調整回路１０７ｂを有する。発振回路１は、バッテリー１０７ａから供給された電源を用いて、発振動作を行って周期パルスを発生させ、発生された周期パルスを調整回路１０７ｂへ供給する。調整回路１０７ｂは、周期パルスの周波数等を調整してクロック信号を生成する。リアルタイムクロック１０７は、クロック信号を用いて、例えば上記のタイマ機能を実行する。これにより、例えば、制御部１０２は、リアルタイムクロック１０７を参照して、例えば計時対象のＩＣが動いていない時間が所定の時間になった際に、上記のウェイクアップ指示を生成して例えばＢＩＯＳ−ＲＯＭ１１１に供給する。
【００１９】
メモリ１０５は、所定のデータが一時的に格納されるワークエリアとして機能する。例えば、メモリ１０５には、ＢＩＯＳ−ＲＯＭ１１１に記憶されたシステムＢＩＯＳ、ハードディスク１０８に記憶されたＯＳやアプリケーションプログラムが展開され一時的に格納される。
【００２０】
ハードディスク１０８は、ＯＳや各種のアプリケーションプログラム等を記憶する。
【００２１】
表示装置１０９は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等のディスプレイ装置であり、ノースブリッジ１０３の制御に従って、種々のアプリケーションプログラムや、後述するユーティリティ等の画面を表示する。
【００２２】
不揮発性メモリ１１０は、不揮発にデータを格納する。不揮発性メモリ１１０は、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）やフラッシュメモリ等である。
【００２３】
主電源１１３は、情報処理装置１００の電源スイッチ（図示せず）がオンされた際にオンして、各部に電源を供給し、情報処理装置１００の電源スイッチ（図示せず）がオフされた際にオフして、各部への電源の供給を停止する。
【００２４】
図１に示す情報処理装置１００において、リアルタイムクロック１０７は、情報処理装置１００の主電源１１３がオフしている間も、バッテリー１０７ａから電源供給を受けて動作し、例えば、情報処理装置１００におけるＩＣ（例えば、制御部１０２、メモリ１０５、ＰＣＩデバイス１０４１、ＵＳＢコントローラ１０４２、不揮発性メモリ１１０、ＢＩＯＳ−ＲＯＭ１１１、及びエンベデッドコントローラ１１２における少なくとも１つ）が動いていない時間を計る。すなわち、リアルタイムクロック１０７は、情報処理装置１００の主電源１１３がオフしている間において、バッテリー１０７ａから電源供給を受けて動作している。これにより、リアルタイムクロック１０７に用いられる発振回路１は、低消費電力であることが望まれる。
【００２５】
また、リアルタイムクロック１０７は、情報処理装置１００の主電源１１３がオフしている間におけるＩＣが動いていない時間のような、比較的長い時間を計ることに用いられる。そのため、リアルタイムクロック１０７に用いられる発振回路１は、環境の変動（例えば、バッテリー電圧の変動や周辺温度の変動）があっても、発振させる周期パルスの周波数が例えば数ｋＨｚ程度に安定していることが望まれる。
【００２６】
したがって、リアルタイムクロック１０７に用いられる発振回路１は、低消費電力であることと、発振させる周期パルスの周波数が安定していることとの両方が望まれる。
【００２７】
ここで、仮に、図６（ａ）に示す発振回路８００をリアルタイムクロック１０７に用いた場合について考える。
【００２８】
具体的には、図６（ａ）に示す発振回路８００では、参照電圧発生部８０１が、電流源８０２により発生されたバイアス電流Ｉｂ８０１を受けて、参照電圧Ｖｆ８００を発生させ、発生された参照電圧Ｖｆ８００をコンパレータ８０３の反転入力端子８０３ａへ供給する。また、参照容量素子８０５が、電流源８０６により発生されたバイアス電流Ｉｂ８０２を受けて、電荷を充電し、充電された電荷に応じた電圧Ｖｃ８００をコンパレータ８０３の非反転入力端子８０３ｂへ供給する。コンパレータ８０３は、電圧Ｖｃ８００が参照電圧Ｖｆ８００より低い場合、比較結果としてローレベルの信号をパルスジェネレータ８０７へ出力し、電圧Ｖｃ８００が参照電圧Ｖｆ８００を超えた場合、比較結果としてハイレベルの信号をパルスジェネレータ８０７へ出力する。
【００２９】
パルスジェネレータ８０７は、ハイレベルの信号をトリガーとしてリセットパルスφＲＥＳＥＴを生成して放電スイッチ８０８及び分周器８０９へ供給する。放電スイッチ８０８は、リセットパルスφＲＥＳＥＴに応じてオンすることで、参照容量素子８０５に充電された電荷をグランド電位に放電する。また、分周器８０９は、リセットパルスφＲＥＳＥＴを分周して周期パルスφＯＵＴ８００として出力する。なお、発振回路８００では、パルスジェネレータ８０７及び分周器８０９へ供給する電源電圧を調整するために、電流源８１１及び電源調整回路８１２が設けられている。
【００３０】
図６（ａ）に示す発振回路８００では、図６（ｂ）に示すように、期間Ｔ８０１において、放電スイッチ８０８をオフした状態で電流源８０６により参照容量素子８０５にバイアス電流Ｉｂ８０２を与えて徐々に線形的に充電して行き、参照容量素子８０５の電圧Ｖｃ８００が参照電圧Ｖｆ８００まで到達したら、期間Ｔ８０２において放電スイッチ８０８をオンさせて参照容量素子８０５の電荷を急速に放電する。これを繰り返すことで、リセットパルスφＲＥＳＥＴを生成して、それにより周期パルスφＯＵＴ８００を生成している。この場合、参照容量素子８０５を放電させるための期間Ｔ８０２の長さは予め決められた長さに設定されるが、参照容量素子８０５の特性が個々の発振回路８００ごとにばらつくと、例えば、期間Ｔ８０２−１内に放電スイッチ８０８が参照容量素子８０５の電荷を完全に放電できない可能性がある。参照容量素子８０５の電荷を完全に放電できない場合、次の期間Ｔ８０１−２において、参照容量素子８０５の電荷の充電を行うと、参照容量素子８０５の電圧が参照電圧Ｖｆ８００に到達するまでの長さ、すなわち期間Ｔ８０１−２が期間Ｔ８０１−１より短くなる可能性がある。これにより、発振させる周期パルスの周波数が変動してしまい不安定になる可能性があるので、リアルタイムクロック１０７がＩＣの動いていない時間を正確に計ることが困難になる傾向にある。
【００３１】
あるいは、仮に、図７（ａ）に示す発振回路９００をリアルタイムクロック１０７に用いた場合について考える。
【００３２】
具体的には、図７（ａ）に示す発振回路９００では、参照電流調整部９０７が、参照電流を発生させるためのバイアスをトランジスタ９０６ａ，９０６ｂへ供給する。トランジスタ９０６ａ，９０６ｂは、常時、バイアスに応じた参照電流を流す電流源として動作する。参照電流調整部９０７は、トランジスタ９０７１〜９０７４、差動増幅器９０７５，９０７６、及び抵抗器９０７７を有する。トランジスタ９０７４と２つのトランジスタ９０６ａ，９０６ｂとは、それぞれ、カレントミラー回路を構成し、トランジスタ９０７４のドレイン電流を２つのトランジスタ９０６ａ，９０６ｂにミラーする。
【００３３】
また、発振回路９００では、異なるレベルの参照電圧Ｖｆ９０１及び参照電圧Ｖｆ９０２が外部から供給される。参照電圧Ｖｆ９０１には、スイッチ９０８ａ，９０８ｂ及び参照容量素子９０５ａ，９０５ｂがそれぞれ直列接続された２組の回路が並列接続されている。２つの参照容量素子９０５ａ，９０５ｂは、それぞれ、２つのセレクタ９１３ａ，９１３ｂを介してコンパレータ９０３に接続されている。２つのセレクタ９１３ａ，９１３ｂには、それぞれ、参照電圧Ｖｆ９０２も接続されている。
【００３４】
図７（ａ）に示す発振回路９００では、図７（ｂ）に示すように、２つの制御信号φ９０８ａ，φ９０８ｂが交互にアクティブレベルになることに応じて、２つのスイッチ９０８ａ，９０８ｂが交互にオンすることで、２つの参照容量素子９０５ａ，９０５ｂが交互に充電される。そして、コンパレータ９０３は、制御信号φＳＬがアクティブレベルのときに、電圧Ｖｃ９００ａ及び参照電圧Ｖｆ９０２を比較し、電圧Ｖｃ９００ａが参照電圧Ｖｆ９０２より高ければ比較結果としてローレベルの信号を周期パルスφＯＵＴ９００として出力し、電圧Ｖｃ９００ａが参照電圧Ｖｆ９０２を下回った場合、比較結果としてハイレベルの信号を周期パルスφＯＵＴ９００として出力する。また、コンパレータ９０３は、制御信号φＳＬ￣がアクティブレベルのときに、電圧Ｖｃ９００ｂ及び参照電圧Ｖｆ９０２を比較し、電圧Ｖｃ９００ｂが参照電圧Ｖｆ９０２より低ければ比較結果としてローレベルの信号を周期パルスφＯＵＴ９００として出力し、電圧Ｖｃ９００ｂが参照電圧Ｖｆ９０２を超えた場合、比較結果としてハイレベルの信号を周期パルスφＯＵＴ９００として出力する。
【００３５】
このとき、例えば、参照容量素子９０５ａについて、制御信号φ９０８ａがタイミングｔ９０２でアクティブレベルになると急速に充電され参照電圧Ｖｆ９０１を保持し、制御信号φ９０８ａがタイミングｔ９０３でノンアクティブレベルになると、トランジスタ９０６ａにより徐々に線形的にタイミングｔ９０６まで放電される。例えば、参照容量素子９０５ｂについて、制御信号φ９０８ａがタイミングｔ９０１でノンアクティブレベルになると、トランジスタ９０６ｂにより徐々に線形的にタイミングｔ９０４まで放電され、制御信号φ９０８ｂがタイミングｔ９０４でアクティブレベルになると急速に充電され参照電圧Ｖｆ９０１を保持する。
【００３６】
すなわち、２つの参照容量素子９０５ａ，９０５ｂの放電期間が部分的に重複し、２つの参照容量素子９０５ａ，９０５ｂの一方が放電している期間の途中において他方の充電が急速に行われる。この場合、２つの電流源（トランジスタ９０６ａ，９０６ｂ）が常時電流を流し続けているので、発振回路９００の消費電力が増大しやすい。さらに、参照電圧Ｖｆ９０１を供給するための外部の電流源のドライブ能力がトランジスタ９０６ａ，９０６ｂのドライブ能力よりも大幅に大きく、その外部の電流源が非常に大きな電流を発振回路９００に供給していると考えられるので、この観点からも、発振回路９００の消費電力が増大しやすい。これにより、バッテリー１０７ａの電源電力が枯渇する可能性があるので、リアルタイムクロック１０７がＩＣの動いていない時間を計ること自体が困難になる傾向にある。
【００３７】
そこで、本実施形態では、発振回路１において、消費電力を低減し、発振させる周期パルスの周波数を安定化させるために、以下の工夫を行う。
【００３８】
具体的には、図２及び図３に示すように、発振回路１は、電流源ＣＳ１，ＣＳ２、電圧源ＶＳ、容量素子Ｃ１，Ｃ２、切り替え部１０、差動増幅部４０、比較部２０、生成部３０、及び制御部５０を備える。図２及び図３は、発振回路１の構成を示す図である。
【００３９】
電流源ＣＳ１は、差動増幅部４０からバイアス電圧を受け、バイアス電圧に応じてバイアス電流Ｉｂ１を生成する。電流源ＣＳ１は、例えば、トランジスタＭ１を有し、トランジスタＭ１のゲートに受けたバイアス電圧に応じて、トランジスタＭ１のドレイン電流をバイアス電流Ｉｂ１として生成する。電流源ＣＳ１は、生成されたバイアス電流Ｉｂ１を切り替え部１０へ流す。
【００４０】
電流源（第２の電流源）ＣＳ２は、差動増幅部４０からバイアス電圧を受け、バイアス電圧に応じてバイアス電流Ｉｂ２を生成する。電流源ＣＳ２は、例えば、トランジスタＭ２を有し、トランジスタＭ２のゲートに受けたバイアス電圧に応じて、トランジスタＭ２のドレイン電流をバイアス電流Ｉｂ２として生成する。電流源ＣＳ２は、生成されたバイアス電流Ｉｂ２を参照ノードＮｆへ流す。電流源ＣＳ２は、差動増幅部４０を介して電流源ＣＳ１との間でカレントミラー回路を構成している。
【００４１】
例えば、トランジスタＭ１及びトランジスタＭ２のディメンジョン（（ゲート幅）／（ゲート長））を均等にすることで、バイアス電流Ｉｂ１及びバイアス電流Ｉｂ２が均等になるように調整されていてもよい。
【００４２】
電圧源ＶＳは、参照ノードＮｆを介して電流源ＣＳ２に接続されている。電圧源ＶＳは、電流源ＣＳ２により参照ノードＮｆへ流された電流を受け、電流に応じた電圧Ｖｆを発生させる。電圧源ＶＳは、例えば、抵抗素子を有し、抵抗素子を用いて電流に応じた電圧Ｖｆを発生させる。電圧源ＶＳにより発生された電圧Ｖｆは、参照ノードＮｆの電圧Ｖｆとして、差動増幅部４０及び比較部２０へ供給される。
【００４３】
容量素子（第１の容量素子）Ｃ１は、切り替え部１０を介して電流源ＣＳ１に接続されている。例えば、容量素子Ｃ１の一端は、切り替え部１０を介して電流源ＣＳ１に接続されているとともに、比較部２０に接続されている。容量素子Ｃ１の他端はグランド電位に接続されている。容量素子Ｃ１は、切り替え部１０に対して、容量素子Ｃ２と並列に接続されている。
【００４４】
容量素子（第２の容量素子）Ｃ２は、切り替え部１０を介して電流源ＣＳ１に接続されている。例えば、容量素子Ｃ２の一端は、切り替え部１０を介して電流源ＣＳ１に接続されているとともに、比較部２０に接続されている。容量素子Ｃ２の他端はグランド電位に接続されている。容量素子Ｃ２は、切り替え部１０に対して、容量素子Ｃ１と並列に接続されている。
【００４５】
切り替え部１０は、第１の状態と第２の状態とを切り替える。第１の状態は、容量素子Ｃ１の他端及び容量素子Ｃ２の他端がともにグランド電位に接続された状態であって、電流源ＣＳ１が容量素子Ｃ１の一端に接続され、グランド電位が容量素子Ｃ２の一端に接続された状態である。すなわち、第１の状態は、容量素子Ｃ１が充電され得るとともに、容量素子Ｃ２が放電され得る状態である。第２の状態は、容量素子Ｃ１の他端及び容量素子Ｃ２の他端がともにグランド電位に接続された状態であって、電流源ＣＳ１が容量素子Ｃ２の一端に接続され、グランド電位が容量素子Ｃ１の一端に接続された状態である。すなわち、第２の状態は、容量素子Ｃ２が充電され得るとともに、容量素子Ｃ１が放電され得る状態である。
【００４６】
例えば、切り替え部１０は、スイッチＳＷ１，ＳＷ２，ＳＷ１１，ＳＷ１２を有する。スイッチＳＷ１は、一端がグランド電位に接続され、他端がノードＮ２を介して容量素子Ｃ２の一端に接続されている。スイッチＳＷ２は、一端がグランド電位に接続され、他端がノードＮ１を介して容量素子Ｃ１の一端に接続されている。スイッチＳＷ１１は、一端が電流源ＣＳ１に接続され、他端がノードＮ１を介してスイッチＳＷ２の一端と容量素子Ｃ１の一端とに接続されている。スイッチＳＷ１２は、一端が電流源ＣＳ１に接続され、他端がノードＮ２を介してスイッチＳＷ１の一端と容量素子Ｃ２の一端とに接続されている。
【００４７】
スイッチＳＷ１及びスイッチＳＷ１１は、ともに制御信号φＳＷ１を受け、制御信号φＳＷ１に応じて、互いに同期してオン／オフする。スイッチＳＷ２及びスイッチＳＷ１２は、ともに制御信号φＳＷ２を受け、制御信号φＳＷ２に応じて、互いに同期してオン／オフする。制御信号φＳＷ１及び制御信号φＳＷ２が互いに排他的な信号、すなわち一方が他方を論理反転させた信号（図４参照）であるので、スイッチＳＷ１及びスイッチＳＷ１１の組と、スイッチＳＷ２及びスイッチＳＷ１２の組とは、互いに排他的にオン／オフする。これにより、切り替え部１０は、制御信号φＳＷ１、φＳＷ２に応じて、第１の状態と第２の状態とを交互に切り替える。言い換えると、切り替え部１０は、第１の状態の動作と第２の状態の動作とを時分割で実行させる。
【００４８】
差動増幅部４０は、基準参照電圧Ｖｒｅｆを外部から受け、参照ノードＮｆの電圧Ｖｆを参照ノードＮｆから受ける。例えば、差動増幅部４０は、オペアンプ４１を有する。オペアンプ４１の入力端子（例えば、非反転入力端子）４１ａは、基準参照電圧Ｖｒｅｆを受け、オペアンプ４１の入力端子（例えば、反転入力端子）４１ｂは、参照ノードＮｆに接続されている。オペアンプ４１の出力端子４１ｃは、電流源ＣＳ１のトランジスタＭ１のゲートと、電流源ＣＳ２のトランジスタＭ２のゲートとに接続されている。
【００４９】
これにより、差動増幅部４０は、基準参照電圧Ｖｒｅｆ及び電圧Ｖｆを差動増幅し、差動増幅された結果としてバイアス電圧を電流源ＣＳ１，ＣＳ２の両方へ供給する。すなわち、差動増幅部４０は、参照ノードＮｆの電圧Ｖｆが基準参照電圧Ｖｒｅｆになるように、電流源ＣＳ２のバイアス電圧を調整し、調整されたバイアス電圧を電流源ＣＳ１及び電流源ＣＳ２の両方へ同時に供給する。なお、トランジスタＭ２のドレイン電位が基準参照電圧Ｖｒｅｆになるように差動増幅部４０が補償しているので、電流源ＣＳ２は、差動増幅部４０を介して電流源ＣＳ１との間でドレイン電位補償型のカレントミラー回路を構成しているとみなすことができる。
【００５０】
比較部２０は、参照ノードＮｆの電圧Ｖｆを参照電圧として受ける。比較部２０は、第１の状態、すなわち容量素子Ｃ１が充電され得るとともに、容量素子Ｃ２が放電され得る状態において、容量素子Ｃ１に充電された電圧Ｖｃ１と参照電圧Ｖｆとを比較する。また、比較部２０は、第２の状態、すなわち容量素子Ｃ２が充電され得るとともに、容量素子Ｃ１が放電され得る状態において、容量素子Ｃ２に充電された電圧Ｖｃ２と参照電圧Ｖｆとを比較する。比較部２０は、比較結果φＣＯを生成部３０へ供給する。
【００５１】
比較部２０は、所定の周期ごとに、第１の比較動作と第２の比較動作との間で比較動作を切り換える。例えば、比較部２０は、接続部２１及びコンパレータ２２を有する。コンパレータ２２は、入力端子（例えば、非反転入力端子）２２ａ、入力端子（例えば、反転入力端子）２２ｂ、及び出力端子２２ｃを有する。比較部２０は、例えば、第１の状態に切り替えられた期間Ｔ１１，Ｔ２１と第２の状態に切り替えられた期間Ｔ１２，Ｔ２２とを含む周期ＴＰ１，ＴＰ２（図４参照）毎に、第１の極性及び第２の極性との間でコンパレータ２２内の極性を反転させる。例えば、比較部２０は、制御信号φＳＷ３，φＳＷ４に応じて、コンパレータ２２内の極性を反転させる。
【００５２】
これに応じて、例えば、接続部２１は、第１の極性且つ第１の状態において、容量素子Ｃ１を入力端子（第１の入力端子）２２ａに接続させるとともに、参照ノードＮｆを入力端子２２ｂ（第２の入力端子）に接続させ、容量素子Ｃ２をコンパレータ２２から電気的に遮断する。接続部２１は、第１の極性且つ第２の状態において、容量素子Ｃ２を入力端子２２ａに接続させるとともに、参照ノードＮｆを入力端子２２ｂに接続させ、容量素子Ｃ１をコンパレータ２２から電気的に遮断する。接続部２１は、第２の極性且つ第１の状態において、容量素子Ｃ１を入力端子２２ｂに接続させるとともに、参照ノードＮｆを入力端子２２ａに接続させ、容量素子Ｃ２をコンパレータ２２から電気的に遮断する。接続部２１は、第２の極性且つ第２の状態において、容量素子Ｃ２を入力端子２２ｂに接続させるとともに、参照ノードＮｆを入力端子２２ａに接続させ、容量素子Ｃ１をコンパレータ２２から電気的に遮断する。
【００５３】
より具体的には、接続部２１は、複数のスイッチＳＷ３〜ＳＷ８を有する。スイッチＳＷ３は、一端が参照ノードＮｆに接続され、他端がコンパレータ２２の入力端子２２ａに接続されている。スイッチＳＷ４は、一端が参照ノードＮｆに接続され、他端がコンパレータ２２の入力端子２２ｂに接続されている。スイッチＳＷ５は、一端がノードＮ１に接続され、他端がコンパレータ２２の入力端子２２ａに接続されている。スイッチＳＷ６は、一端がノードＮ１に接続され、他端がコンパレータ２２の入力端子２２ｂに接続されている。スイッチＳＷ７は、一端がノードＮ２に接続され、他端がコンパレータ２２の入力端子２２ａに接続されている。スイッチＳＷ８は、一端がノードＮ２に接続され、他端がコンパレータ２２の入力端子２２ｂに接続されている。
【００５４】
このとき、例えば、接続部２１は、第１の極性且つ第１の状態において、スイッチＳＷ４，ＳＷ５をオンさせるとともに、スイッチＳＷ３，ＳＷ６〜ＳＷ８をオフさせる。接続部２１は、第１の極性且つ第２の状態において、スイッチＳＷ４，ＳＷ７をオンさせるとともに、スイッチＳＷ３，ＳＷ５，ＳＷ６，ＳＷ８をオフさせる。接続部２１は、第２の極性且つ第１の状態において、スイッチＳＷ３，ＳＷ６をオンさせるとともに、スイッチＳＷ４，ＳＷ５，ＳＷ７，ＳＷ８をオフさせる。接続部２１は、第２の極性且つ第２の状態において、スイッチＳＷ３，ＳＷ８をオンさせるとともに、スイッチＳＷ４〜ＳＷ７をオフさせる。
【００５５】
また、コンパレータ２２は、例えば、第１の極性において、入力端子２２ｂ（第２の入力端子）の信号のレベルが入力端子（第１の入力端子）２２ａの信号のレベルより低ければローレベルの信号を比較結果φＣＯとして出力し、入力端子２２ｂ（第２の入力端子）の信号のレベルが入力端子（第１の入力端子）２２ａの信号のレベルより低ければハイレベルの信号を比較結果φＣＯとして出力する。コンパレータ２２は、例えば、第１の極性において、入力端子（第１の入力端子）２２ａの信号のレベルが入力端子２２ｂ（第２の入力端子）の信号のレベルより低ければローレベルの信号を比較結果φＣＯとして出力し、入力端子２２ｂ（第２の入力端子）の信号のレベルが入力端子（第１の入力端子）２２ａの信号のレベルより低ければハイレベルの信号を比較結果φＣＯとして出力する。
【００５６】
例えば、コンパレータ２２は、図３に示すように、差動増幅器２２１、比較器２２２、及び接続回路２２３を有する。差動増幅器２２１は、入力端子（例えば、非反転入力端子）２２１ａ、入力端子（例えば、反転入力端子）２２１ｂ、出力端子（例えば、反転出力端子）２２１ｃ、及び出力端子（例えば、非反転出力端子）２２１ｄを有する。差動増幅器２２１は、入力端子２２１ａ，２２１ｂ（第１の入力端子、第２の入力端子）で受けた信号を差動増幅して出力端子２２１ｃ，２２１ｄから差動増幅された結果として一対の差動信号を出力する。比較器２２２は、入力端子（例えば、非反転入力端子）２２２ａ、入力端子（例えば、反転入力端子）２２２ｂ、及び出力端子２２２ｃを有する。比較器２２２は、接続回路２２３を介して一対の差動信号を一対の入力端子２２２ａ，２２２ｂで受け、一対の差動信号を比較し、比較結果φＣＯを出力端子２２２ｃから出力する。接続回路２２３は、差動増幅器２２１及び比較器２２２を接続する。また、接続回路２２３は、制御信号φＳＷ３，φＳＷ４に応じて、コンパレータ２２内の極性を反転させるように、差動増幅器２２１及び比較器２２２の接続構成を変更する。
【００５７】
例えば、接続回路２２３は、第１の極性において、出力端子２２１ｃ（第１の出力端子）を入力端子２２２ｂ（第４の入力端子）に接続するとともに、出力端子２２１ｄ（第２の出力端子）を入力端子２２２ａ（第３の入力端子）に接続する。接続回路２２３は、第２の極性において、出力端子２２１ｃを２２２ａ入力端子に接続するとともに、出力端子２２１ｄを入力端子２２２ｂに接続する。
【００５８】
より具体的には、接続回路２２３は、複数のスイッチＳＷ１３，ＳＷ２３，ＳＷ１４，ＳＷ２４を有する。スイッチＳＷ１３は、一端が差動増幅器２２１の出力端子２２１ｃに接続され、他端が比較器２２２の入力端子２２２ａに接続されている。スイッチＳＷ２３は、一端が差動増幅器２２１の出力端子２２１ｄに接続され、他端が比較器２２２の入力端子２２２ｂに接続されている。スイッチＳＷ１４は、一端が差動増幅器２２１の出力端子２２１ｄに接続され、他端が比較器２２２の入力端子２２２ａに接続されている。スイッチＳＷ２４は、一端が差動増幅器２２１の出力端子２２１ｃに接続され、他端が比較器２２２の入力端子２２２ｂに接続されている。
【００５９】
このとき、例えば、接続回路２２３は、第１の極性において、スイッチＳＷ１３，ＳＷ２３をオンさせるとともに、スイッチＳＷ１４，ＳＷ２４をオフさせる。接続回路２２３は、第２の極性において、スイッチＳＷ１４，ＳＷ２４をオンさせるとともに、スイッチＳＷ１３，ＳＷ２３をオフさせる。
【００６０】
図２に示す生成部３０は、比較結果φＣＯを比較部２０から受ける。生成部３０は、比較部２０による比較結果φＣＯに応じて、周期パルスφＤＦＦ２を生成する。例えば、生成部３０は、Ｄフリップフロップ３１及びＤフリップフロップ３２を有する。Ｄフリップフロップ３１は、クロック端子ｃｌｋがコンパレータ２２の出力端子２２ｃに接続され、データ入力端子Ｄが反転出力端子Ｘに接続され、非反転出力端子Ａが制御部５０及びＤフリップフロップ３２に接続されている。Ｄフリップフロップ３２は、クロック端子ｃｌｋがＤフリップフロップ３１の非反転出力端子Ａに接続され、データ入力端子Ｄが反転出力端子Ｘに接続され、非反転出力端子Ａが制御部５０及び外部（例えば、図１に示す調整回路１０７ｂ）に接続されている。これにより、生成部３０は、生成された周期パルスφＤＦＦ２を外部（例えば、図１に示す調整回路１０７ｂ）へ出力する。
【００６１】
例えば、Ｄフリップフロップ３１は、比較結果φＣＯに同期して（例えば、比較結果φＣＯの波形の立ち上がりに同期して）、Ｄフリップフロップ３１の反転出力端子Ｘに現れているデータを保持する。また、Ｄフリップフロップ３１は、保持しているデータを周期パルスφＤＦＦ１として非反転出力端子Ａから制御部５０及びＤフリップフロップ３２へ出力する。例えば、Ｄフリップフロップ３２は、周期パルスφＤＦＦ１に同期して（例えば、周期パルスφＤＦＦ１の波形の立ち上がりに同期して）、Ｄフリップフロップ３２の反転出力端子Ｘに現れているデータを保持する。また、Ｄフリップフロップ３２は、保持しているデータを周期パルスφＤＦＦ２として非反転出力端子Ａから制御部５０及び外部（例えば、図１に示す調整回路１０７ｂ）へ出力する。
【００６２】
制御部５０は、周期パルスφＤＦＦ１，φＤＦＦ２を生成部３０から受ける。制御部５０は、周期パルスφＤＦＦ１，φＤＦＦ２に応じて、切り替え部１０及び比較部２０を制御する。例えば、制御部５０は、周期パルスφＤＦＦ１，φＤＦＦ２から制御信号φＳＷ１〜φＳＷ８（図４参照）を生成して、制御信号φＳＷ１，φＳＷ２を切り替え部１０へ供給するとともに、制御信号φＳＷ３〜φＳＷ８を比較部２０へ供給する。例えば、制御部５０は、ロジック回路５１を有する。ロジック回路５１は、例えば所定のゲートロジック（図示せず）を有し、所定のゲートロジックにより周期パルスφＤＦＦ１，φＤＦＦ２に対して所定の論理演算を施して制御信号φＳＷ１〜φＳＷ８を生成する。
【００６３】
次に、発振回路１の動作について図４を用いて説明する。図４は、発振回路１の動作を示す波形図である。
【００６４】
発振回路１では、期間Ｔ１１において、切り替え部１０が第１の状態に切り替え、期間Ｔ１２において、切り替え部１０が第２の状態に切り替え、期間Ｔ２１において、切り替え部１０が第１の状態に切り替え、期間Ｔ２２において、切り替え部１０が第２の状態に切り替える。すなわち、切り替え部１０は、第１の状態と第２の状態とを交互に切り替える。また、発振回路１では、期間Ｔ１１及び期間Ｔ１２を含む周期ＴＰ１において、比較部２０がコンパレータ２２内の極性を第１の極性にし、期間Ｔ２１及び期間Ｔ２２を含む周期ＴＰ１において、比較部２０がコンパレータ２２内の極性を第２の極性にする。すなわち、比較部２０は、コンパレータ２２内の極性を第１の極性と第２の極性とを交互に反転させる。
【００６５】
具体的には、タイミングｔ１において、制御信号φＳＷ１をアクティブレベルにするとともに制御信号φＳＷ２をノンアクティブレベルにする。これにより、切り替え部１０は、第１の状態、すなわち容量素子Ｃ１が充電され得るとともに、容量素子Ｃ２が放電され得る状態に切り替える。また、制御信号φＳＷ３をノンアクティブレベルにするとともに制御信号φＳＷ４をアクティブレベルにする。これにより、比較部２０は、コンパレータ２２内の極性を第１の極性にする。
【００６６】
また、制御信号φＳＷ４，φＳＷ５をアクティブレベルにするとともに制御信号φＳＷ３，φＳＷ６〜φＳＷ８をノンアクティブレベルにし、スイッチＳＷ４，ＳＷ５をオンさせるとともに、スイッチＳＷ３，ＳＷ６〜ＳＷ８をオフさせる。これにより、容量素子Ｃ１を入力端子（第１の入力端子）２２ａに接続させるとともに、参照ノードＮｆを入力端子２２ｂ（第２の入力端子）に接続させ、容量素子Ｃ２をコンパレータ２２から電気的に遮断する。
【００６７】
これに応じて、容量素子Ｃ２の電荷が放電されながら、電流源ＣＳ１により線形的に徐々に容量素子Ｃ１へ電荷が充電されていくとともに、比較部２０は、容量素子Ｃ１に充電された電圧Ｖｃ１と参照電圧Ｖｆとを比較し、比較結果φＣＯを出力する。例えば、比較部２０は、タイミングｔ１直後において前の期間の比較結果に応じたハイレベルの比較結果φＣＯを出力しているが、それ以降のタイミングにおいて電圧Ｖｃ１が参照電圧Ｖｆ（≒基準参照電圧Ｖｒｅｆ）より低いのでローレベルの比較結果φＣＯを出力しており、タイミングｔ２において電圧Ｖｃ１が参照電圧Ｖｆを超えたのでハイレベルの比較結果φＣＯを出力している。これに応じて、生成部３０は、周期パルスφＤＦＦ１，φＤＦＦ２のレベルを遷移させる。
【００６８】
タイミングｔ２において、周期パルスφＤＦＦ１，φＤＦＦ２のレベルの遷移に応じて、制御信号φＳＷ１をノンアクティブレベルにするとともに制御信号φＳＷ２をアクティブレベルにする。これにより、切り替え部１０は、第２の状態、すなわち容量素子Ｃ２が充電され得るとともに、容量素子Ｃ１が放電され得る状態に切り替える。このとき、制御信号φＳＷ３をノンアクティブレベルにしているとともに制御信号φＳＷ４をアクティブレベルにしている。これにより、比較部２０は、コンパレータ２２内の極性を第１の極性に維持している。
【００６９】
また、制御信号φＳＷ４，φＳＷ７をアクティブレベルにするとともに制御信号φＳＷ３，φＳＷ５，φＳＷ６，φＳＷ８をノンアクティブレベルにし、スイッチＳＷ４，ＳＷ７をオンさせるとともに、スイッチＳＷ３，ＳＷ５，ＳＷ６，ＳＷ８をオフさせる。これにより、容量素子Ｃ１を入力端子（第１の入力端子）２２ａに接続させるとともに、参照ノードＮｆを入力端子２２ｂ（第２の入力端子）に接続させ、容量素子Ｃ２をコンパレータ２２から電気的に遮断する。
【００７０】
これに応じて、容量素子Ｃ１の電荷が放電されながら、電流源ＣＳ１により線形的に徐々に容量素子Ｃ２へ電荷が充電されていくとともに、比較部２０は、容量素子Ｃ２に充電された電圧Ｖｃ２と参照電圧Ｖｆとを比較し、比較結果φＣＯを出力する。例えば、比較部２０は、タイミングｔ２直後において前の期間の比較結果に応じたハイレベルの比較結果φＣＯを出力しているが、それ以降のタイミングにおいて電圧Ｖｃ２が参照電圧Ｖｆ（≒基準参照電圧Ｖｒｅｆ）より低いのでローレベルの比較結果φＣＯを出力しており、タイミングｔ３において電圧Ｖｃ２が参照電圧Ｖｆを超えたのでハイレベルの比較結果φＣＯを出力している。これに応じて、生成部３０は、周期パルスφＤＦＦ１のレベルを遷移させるとともに、周期パルスφＤＦＦ２のレベルを維持する。
【００７１】
タイミングｔ３において、周期パルスφＤＦＦ１のレベルの遷移及び周期パルスφＤＦＦ２のレベルの維持に応じて、制御信号φＳＷ１をアクティブレベルにするとともに制御信号φＳＷ２がノンアクティブレベルにする。これにより、切り替え部１０は、第１の状態、すなわち容量素子Ｃ１が充電され得るとともに、容量素子Ｃ２が放電され得る状態に切り替える。また、制御信号φＳＷ３をアクティブレベルにするとともに制御信号φＳＷ４をノンアクティブレベルにする。これにより、比較部２０は、コンパレータ２２内の極性を第２の極性に反転する。
【００７２】
また、制御信号φＳＷ３，φＳＷ６をアクティブレベルにするとともに制御信号φＳＷ４，φＳＷ５，φＳＷ７，φＳＷ８をノンアクティブレベルにし、スイッチＳＷ３，ＳＷ６をオンさせるとともに、スイッチＳＷ４，ＳＷ５，ＳＷ７，ＳＷ８をオフさせる。これにより、容量素子Ｃ１を入力端子２２ｂに接続させるとともに、参照ノードＮｆを入力端子２２ａに接続させ、容量素子Ｃ２をコンパレータ２２から電気的に遮断する。
【００７３】
これに応じて、容量素子Ｃ２の電荷が放電されながら、電流源ＣＳ１により線形的に徐々に容量素子Ｃ１へ電荷が充電されていくとともに、比較部２０は、容量素子Ｃ１に充電された電圧Ｖｃ１と参照電圧Ｖｆとを比較し、比較結果φＣＯを出力する。例えば、比較部２０は、タイミングｔ３直後において前の期間の比較結果に応じたハイレベルの比較結果φＣＯを出力しているが、それ以降のタイミングにおいて電圧Ｖｃ１が参照電圧Ｖｆ（≒基準参照電圧Ｖｒｅｆ）より低いのでローレベルの比較結果φＣＯを出力しており、タイミングｔ４において電圧Ｖｃ１が参照電圧Ｖｆを超えたのでハイレベルの比較結果φＣＯを出力している。これに応じて、生成部３０は、周期パルスφＤＦＦ１，φＤＦＦ２のレベルを遷移させる。
【００７４】
タイミングｔ４において、周期パルスφＤＦＦ１，φＤＦＦ２のレベルの遷移に応じて、制御信号φＳＷ１をノンアクティブレベルにするとともに制御信号φＳＷ２をアクティブレベルにする。これにより、切り替え部１０は、第２の状態、すなわち容量素子Ｃ２が充電され得るとともに、容量素子Ｃ１が放電され得る状態に切り替える。このとき、制御信号φＳＷ３をアクティブレベルにしているとともに制御信号φＳＷ４をノンアクティブレベルにしている。これにより、比較部２０は、コンパレータ２２内の極性を第２の極性に維持している。
【００７５】
また、制御信号φＳＷ３，φＳＷ８をアクティブレベルにするとともに制御信号φＳＷ４〜φＳＷ７をノンアクティブレベルにし、スイッチＳＷ３，ＳＷ８をオンさせるとともに、スイッチＳＷ４〜ＳＷ７をオフさせる。これにより、容量素子Ｃ２を入力端子２２ｂに接続させるとともに、参照ノードＮｆを入力端子２２ａに接続させ、容量素子Ｃ１をコンパレータ２２から電気的に遮断する。
【００７６】
これに応じて、容量素子Ｃ１の電荷が放電されながら、電流源ＣＳ１により線形的に徐々に容量素子Ｃ２へ電荷が充電されていくとともに、比較部２０は、容量素子Ｃ２に充電された電圧Ｖｃ２と参照電圧Ｖｆとを比較し、比較結果φＣＯを出力する。例えば、比較部２０は、タイミングｔ４直後において前の期間の比較結果に応じたハイレベルの比較結果φＣＯを出力しているが、それ以降のタイミングにおいて電圧Ｖｃ２が参照電圧Ｖｆ（≒基準参照電圧Ｖｒｅｆ）より低いのでローレベルの比較結果φＣＯを出力しており、タイミングｔ５において電圧Ｖｃ２が参照電圧Ｖｆを超えたのでハイレベルの比較結果φＣＯを出力している。生成部３０は、比較結果φＣＯに応じて、周期パルスφＤＦＦ１，φＤＦＦ２を生成して出力する。
【００７７】
タイミングｔ５において、タイミングｔ１と同様の動作を行う。すなわち、タイミングｔ５以降において、タイミングｔ１〜ｔ５と同様の動作を繰り返し行う。
【００７８】
次に、比較部２０がコンパレータ２２の極性を反転させることによる効果について図５を用いて説明する。図５は、比較部２０のコンパレータ２２の極性の反転による効果を示す波形図である。
【００７９】
上記のように、比較部２０は、電圧Ｖｃ１（又は電圧Ｖｃ２）と参照電圧Ｖｆとを比較する。
【００８０】
ここで、仮に、比較部２０におけるコンパレータ２２がオフセットを有しない場合（理想的な場合）を考える。この場合、図５（ａ）に示すように、電圧Ｖｃ１が参照電圧Ｖｆを超えたタイミングで比較結果φＣＯをハイレベルにして第１の状態の期間Ｔ１１から第２の状態の期間Ｔ１２に切り替えることができ、電圧Ｖｃ２が参照電圧Ｖｆを超えたタイミングで比較結果φＣＯをハイレベルにして第２の状態の期間Ｔ１２から第１の状態の期間Ｔ２１に切り替えることができる。このようにして、第１の状態の期間Ｔ１１，Ｔ２１と第２の状態の期間Ｔ１２，Ｔ２２とを含む周期ＴＰ１，ＴＰ２の長さを略一定に安定化させることができる。
【００８１】
しかし、実際には、比較部２０におけるコンパレータ２２はオフセット（例えば、−ΔＶｏｆｓ）を有している。この場合、図５（ｂ）に示すように、電圧Ｖｃ１が参照電圧Ｖｆより低い参照電圧Ｖｆ−ΔＶｏｆｓを超えたタイミングで比較結果φＣＯをハイレベルにして第１の状態の期間Ｔ１１’から第２の状態の期間Ｔ１２’に切り替えてしまう。また、電圧Ｖｃ２が参照電圧Ｖｆ−ΔＶｏｆｓを超えたタイミングで比較結果φＣＯをハイレベルにして第２の状態の期間Ｔ１２’から第１の状態の期間Ｔ２１’に切り替えてしまう。
【００８２】
このようにして、第１の状態の期間Ｔ１１’，Ｔ２１’と第２の状態の期間Ｔ１２’，Ｔ２２’とを含む周期ＴＰ１’，ＴＰ２’の長さが、理想的な場合の周期ＴＰ１，ＴＰ２の長さより例えば短くなる可能性がある。さらに、コンパレータ２２のオフセット（例えば、−ΔＶｏｆｓ）が環境の変動（例えば、バッテリー電圧の変動や周辺温度の変動）により変動しやすいので、環境の変動により周期ＴＰ１’，ＴＰ２’も変動して不安定になる傾向にある。
【００８３】
それに対して、実施形態では、比較部２０におけるコンパレータ２２内の極性を反転させることで、コンパレータ２２のオフセットの極性を反転させる。すなわち、図５（ｃ）に示すように、電圧Ｖｃ１が参照電圧Ｖｆより低い参照電圧Ｖｆ−ΔＶｏｆｓを超えたタイミングで比較結果φＣＯをハイレベルにして第１の状態の期間Ｔ１１”から第２の状態の期間Ｔ１２”に切り替え、電圧Ｖｃ２が参照電圧Ｖｆ−ΔＶｏｆｓを超えたタイミングで比較結果φＣＯをハイレベルにして第２の状態の期間Ｔ１２”から第１の状態の期間Ｔ２１”に切り替える。
【００８４】
そして、コンパレータ２２内の極性を反転させて、電圧Ｖｃ１が参照電圧Ｖｆより高い参照電圧Ｖｆ＋ΔＶｏｆｓを超えたタイミングで比較結果φＣＯをハイレベルにして第１の状態の期間Ｔ２１”から第２の状態の期間Ｔ２２”に切り替え、電圧Ｖｃ２が参照電圧Ｖｆ＋ΔＶｏｆｓを超えたタイミングで比較結果φＣＯをハイレベルにして第２の状態の期間Ｔ２２”から第１の状態の期間に切り替える。
【００８５】
このようにして、第１の状態の期間Ｔ１１’と第２の状態の期間Ｔ１２’とを含む周期ＴＰ１’の長さが理想的な場合の周期ＴＰ１の長さより例えば短くなっても、第１の状態の期間Ｔ２１’と第２の状態の期間Ｔ２２’とを含む周期ＴＰ２’の長さを理想的な場合の周期ＴＰ２の長さより例えば長くすることができる。これにより、コンパレータ２２のオフセットによる周期の長さの変動を２周期で相殺することができ（すなわち、図５に示すように、ＴＰ１＋ＴＰ２≒ＴＰ１”＋ＴＰ２”とすることができ）、コンパレータ２２のオフセットによる影響を低減できる。
【００８６】
ここで、図６（ａ）に示す発振回路８００について考える。上記のように、図６（ａ）に示す発振回路８００では、容量素子の電荷を完全に放電できないことによる影響を受けて、発振させる周期パルスの周波数が変動してしまい不安定になる可能性があるので、リアルタイムクロック１０７がＩＣの動いていない時間を正確に計ることが困難になる傾向にある。
【００８７】
それに対して、実施形態では、発振回路１において、切り替え部１０が、比較部２０による比較結果に応じて、電流源ＣＳ１が容量素子Ｃ１に接続されグランド電位が容量素子Ｃ２に接続された第１の状態と、電流源ＣＳ１が容量素子Ｃ２に接続されグランド電位が容量素子Ｃ１に接続された第２の状態とを交互に切り替える。比較部２０は、第１の状態において容量素子Ｃ１に充電された電圧と参照電圧とを比較し、第２の状態において容量素子Ｃ２に充電された電圧と参照電圧とを比較する。生成部３０は、比較部２０による比較結果に応じて、周期パルスを生成する。これにより、電流源ＣＳ１により容量素子Ｃ１を線形的に充電させている時間と電流源ＣＳ１により容量素子Ｃ２を線形的に充電させている時間とを時分割的に交互に用いて、周期パルスφＤＦＦ２を生成することができるので、容量素子の電荷を完全に放電できないことによる影響を受けにくい。さらに、容量素子Ｃ１及び容量素子Ｃ２は一方が充電されている期間に他方が放電されるので、放電するための期間が十分に確保されているため、容量素子の電荷を完全に放電できる。したがって、実施形態によれば、図６（ａ）に示す発振回路８００に比べて、発振回路１の発振させる周期パルスの周波数を安定化でき、発振回路１を適用したリアルタイムクロック１０７が、ＩＣの動いていない時間を正確に計ることができる。
【００８８】
あるいは、図７（ａ）に示す発振回路９００について考える。上記のように、図７（ａ）に示す発振回路９００では、２つの参照容量素子９０５ａ，９０５ｂの放電期間を部分的に重複させながら２つの参照容量素子９０５ａ，９０５ｂのそれぞれから線形的に放電させるために、２つの電流源（トランジスタ８０８ａ，８０８ｂ）が常時電流を流し続けているので、発振回路９００の消費電力が増大しやすい。さらに、参照電圧Ｖｆ９０１を供給するための外部の電流源のドライブ能力がトランジスタ９０６ａ，９０６ｂのドライブ能力よりも大幅に大きく、その外部の電流源が非常に大きな電流を発振回路９００に供給していると考えられるので、この観点からも、発振回路９００の消費電力が増大しやすい。これにより、バッテリー１０７ａの電源電力が枯渇する可能性があるので、リアルタイムクロック１０７がＩＣの動いていない時間を計ること自体が困難になる傾向にある。
【００８９】
それに対して、実施形態では、発振回路１において、１つの電流源ＣＳ１が容量素子Ｃ１及び容量素子Ｃ２に交互に充電させるので、すなわち２つの容量素子Ｃ１及び容量素子Ｃ２に充電させるための電流源の個数を１個に抑えることができるので、発振回路１の消費電力を抑制できる。さらに、急速な充電も行わないので、ドライブ能力の大きな外部の電流源を用意する必要もなく、非常に大きな電流を発振回路１に流す必要もないので、この観点からも、発振回路１の消費電力を抑制できる。これにより、バッテリー１０７ａの電源電力を長持ちさせることができるので、リアルタイムクロック１０７がＩＣの動いていない時間を長時間にわたって計ることが容易である。
【００９０】
また、実施形態では、発振回路１において、差動増幅部４０が、参照ノードＮｆの電圧Ｖｆが基準参照電圧Ｖｒｅｆになるように、電流源ＣＳ２のバイアス電圧を調整し、調整されたバイアス電圧を電流源ＣＳ１及び電流源ＣＳ２の両方へ同時に供給する。また、電流源ＣＳ２は、差動増幅部４０を介して電流源ＣＳ１との間でカレントミラー回路を構成する。これにより、参照電圧Ｖｆを生成するためのバイアス電流Ｉｂ２に比例した定電流Ｉｂ１で容量素子Ｃ１又は容量素子Ｃ２を充電できるので、容量素子Ｃ１又は容量素子Ｃ２の充電時間をそれぞれ略一定に安定化させることができる。
【００９１】
あるいは、図６（ａ）に示す発振回路８００では、コンパレータ８０３がオフセットを有すると考えられる。このため、コンパレータ８０３が実際に比較する基準の値が参照電圧Ｖｆ８００からオフセット分ずれたものとなるので、発生する周期パルスφＯＵＴ８００の周期の長さが、理想的な場合の周期の長さより例えば短くなる可能性がある。さらに、コンパレータ８０３のオフセットが環境の変動（例えば、バッテリー電圧の変動や周辺温度の変動）により変動しやすいので、環境の変動により周期パルスφＯＵＴ８００の周期も変動して不安定になる傾向にある。
【００９２】
あるいは、図７（ａ）に示す発振回路９００では、コンパレータ９０３がオフセットを有すると考えられる。このため、コンパレータ９０３が実際に比較する基準の値が参照電圧Ｖｆ９０２からオフセット分ずれたものとなるので、発生する周期パルスφＯＵＴ９００の周期の長さが、理想的な場合の周期の長さより例えば短くなる可能性がある。さらに、コンパレータ９０３のオフセットが環境の変動（例えば、バッテリー電圧の変動や周辺温度の変動）により変動しやすいので、環境の変動により周期パルスφＯＵＴ９００の周期も変動して不安定になる傾向にある。
【００９３】
それに対して、実施形態では、発振回路１において、比較部２０におけるコンパレータ２２内の極性を第１の極性と第２の極性との間で交互に反転させることで、コンパレータ２２のオフセットの極性を交互に反転させる。これにより、コンパレータ２２のオフセットによる周期の長さの変動を２周期で相殺することができ（すなわち、図５に示すように、ＴＰ１＋ＴＰ２≒ＴＰ１”＋ＴＰ２”とすることができ）、コンパレータ２２のオフセットによる影響を低減できる。すなわち、環境の変動（例えば、バッテリー電圧の変動や周辺温度の変動）があっても、コンパレータ２２の比較結果φＣＯに応じて生成される周期パルスφＤＦＦ２の周期を安定化できる。
【００９４】
また、実施形態では、発振回路１において、比較部２０の接続部２１が、第１の極性且つ前記第１の状態において、容量素子Ｃ１を入力端子２２ａに接続させるとともに参照ノードＮｆを入力端子２２ｂに接続させ、第１の極性且つ第２の状態において、容量素子Ｃ２を入力端子２２ａに接続させるとともに参照ノードＮｆを入力端子２２ｂに接続させ、第２の極性且つ第１の状態において、容量素子Ｃ１を入力端子２２ｂに接続させるとともに参照ノードＮｆを入力端子２２ａに接続させ、第２の極性且つ第２の状態において、容量素子Ｃ２を入力端子２２ｂに接続させるとともに参照ノードＮｆを入力端子２２ａに接続させる。これにより、切り替え部１０が第１の状態及び第２の状態のいずれかに切り替えたことと、比較部２０がコンパレータ２２の極性を反転させたこととに応じて、コンパレータ２２の接続先を適切なものにすることができる。
【００９５】
また、実施形態では、発振回路１のコンパレータ２２において、接続回路２２３が、１の極性において、差動増幅器２２１の出力端子２２１ｃを比較器２２２の入力端子２２２ｂに接続するとともに差動増幅器２２１の出力端子２２１ｄを比較器２２２の入力端子２２２ａに接続し、第２の極性において、差動増幅器２２１の出力端子２２１ｃを比較器２２２の入力端子２２２ａに接続するとともに差動増幅器２２１の出力端子２２１ｄを比較器２２２の入力端子２２２ｂに接続する。これにより、比較部２０が、第１の極性と第２の極性との間でコンパレータ２２内の極性を反転させることができる。
【００９６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９７】
１、８００、９００  発振回路、  １０  切り替え部、  ２０  比較部、  ２１  接続部、  ２２、８０３、９０３  コンパレータ、  ３０  生成部、  ４０  差動増幅部、  ５０  制御部、  １００  情報処理装置、  １０７  リアルタイムクロック、  １０７ａ  バッテリー、  １０７ｂ  調整回路、  ２２１  差動増幅器、  ２２２  比較器、  ２２３  接続回路、  ８０５，９０５ａ，９０５ｂ  参照容量素子、  Ｃ１，Ｃ２  容量素子、  ＣＳ１，ＣＳ２  電流源。
【図１】
2014049888.tif 000003
【図２】
2014049888.tif 000004
【図３】
2014049888.tif 000005
【図４】
2014049888.tif 000006
【図５】
2014049888.tif 000007
【図６】
2014049888.tif 000008
【図７】
2014049888.tif 000009