(57)【要約】【課題】  本発明の課題は、ナノデバイスの電流電圧特性を精度良く計算することを目的とする。【解決手段】  上記課題は、コンピュータによって実行されるシミュレーション方法であって、記憶部に記憶されたデバイスの構造モデルを読み込み、非平衡グリーン関数法による量子伝導計算において、１方向に無限長であって他方に前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算することにより達成される。【選択図】  図６
2014017382.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータによって実行されるシミュレーション方法であって、
記憶部に記憶されたデバイスの構造モデルを読み込み、
非平衡グリーン関数法による量子伝導計算において、１方向に無限長であって他方に前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算する
ことを特徴とするシミュレーション方法。
【請求項２】
上記ポテンシャルは、周期的であるが連続でなく飛びがあることを特徴とする請求項１記載のシミュレーション方法。
【請求項３】
前記構造モデルによって表される原子構造に真空層を設け、該真空層において前記飛びをもつことを特徴とする請求項２記載のシミュレーション方法。
【請求項４】
２以上の面電荷によって前記ポテンシャルが重ねられることを特徴とする請求項１乃至３のいずれか一項記載のシミュレーション方法。
【請求項５】
デバイスの構造モデルを記憶した記憶部と、
非平衡グリーン関数法による量子伝導計算を行う際に、１方向に無限長であって他方に前記記憶部に記憶された前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算する特性計算部と
を有することを特徴とするデバイスシミュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスの電流電圧特性を計算するためのシミュレーション方法及びデバイスシミュレータに関する。
【背景技術】
【０００２】
ナノデバイスでは、その局所的な構造や界面がデバイス全体の特性に大きく影響するため、量子力学に基づき、原子の種類と位置の情報だけからデバイスの特性を計算することが可能な第一原理計算が重要である。
【０００３】
近年、第一原理計算に基づく非平衡グリーン関数法によるソース・ドレイン間の電流電圧特性の計算は盛んに行われるようになっている。しかし、第一原理計算の計算量は膨大であり、実際にゲート構造を原子構造模型に取り入れ、ゲート電圧をかける計算は非常にコストがかかる。このため、ゲート電圧を印加した際のデバイス特性を第一原理計算に基づく手法で調べることはほとんど行われていない。
【０００４】
このため、例えば、ソース・ドレイン間の電流電圧特性の計算において、ゲート電極が作るモデルポテンシャルを外場として加え、ゲート電界依存性を計算する試みがなされている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Taisuke Ozaki et al., "Efficient implementation of the nonequilibrium Green function method for electronic transport calculations", PHYSICAL REVIEW B 81, 035116 (2010), The American Physical Society, p. 035116-1 to 035116-19
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した外場として加えられるポテンシャルが作り出す誘起電荷は現実に対応したものではなく、ソース・ドレイン間の電流電圧特性を精度良く計算することができないと言った問題があった。
【０００７】
よって、本発明の目的は、第一原理計算に基づく非平衡グリーン関数法によるソース・ドレイン電流電圧特性計算において、簡便かつ、現実に対応するゲート電界を取り入れ、ナノデバイスにおけるソース・ドレイン間の電流電圧特性を精度良く計算することである。
【課題を解決するための手段】
【０００８】
開示の技術は、コンピュータによって実行されるシミュレーション方法であって、記憶部に記憶されたデバイスの構造モデルを読み込み、非平衡グリーン関数法による量子伝導計算において、１方向に無限長であって他方に前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算する。
【０００９】
また、上記課題を解決するための手段として、デバイスシミュレータ、プログラム、及び、そのプログラムを記録した記録媒体とすることもできる。
【発明の効果】
【００１０】
開示の技術では、現実に対応するゲート電界を印加した場合の誘起電荷をモデル化することで、計算手法を大きく変更することなく、電流電圧特性のゲート電界依存性を計算することができる。
【図面の簡単な説明】
【００１１】
【図１】カーボンチェーン構造模型を示す図である。
【図２】関連技術によるゲートのモデルポテンシャルを示す図である。
【図３】関連技術におけるモデルポテンシャルによる誘起電荷を示す図である。
【図４】Centerの領域を長くした場合の、関連技術におけるモデルポテンシャルによる誘起電荷を説明するための図である。
【図５】Leadsの領域を長くした場合の、関連技術におけるモデルポテンシャルによる誘起電荷を説明するための図である。
【図６】一方向に無限長の面電荷の模式図である。
【図７】本実施の形態によるゲートのモデルポテンシャルを示す図である。
【図８】本実施の形態のモデルポテンシャルによる誘起電荷を示す図である。
【図９】本実施の形態のモデルポテンシャルによる誘起電荷を示す図である。
【図１０】デバイスシミュレータのハードウェア構成を示す図である。
【図１１】デバイスシミュレータの機能構成例を示す図である。
【図１２】構造モデルの例を示す図である。
【図１３】本実施の形態における電流電圧特性計算処理を説明するためのフローチャート図である。
【図１４】図１３のステップＳ１６における電流Ｉの計算処理を説明するための図である。
【図１５】デバイスの電流電圧特性の模式図である。
【図１６】ゲート長１６原子、chainは３２原子の場合を示す図である。
【図１７】ダブルゲート構造の場合を示す図である。
【図１８】ダブルゲート構造で、カーボンチェーンが２本の場合を示す図である。
【図１９】図１７のダブルゲート構造の場合で、面電荷の密度を変化させた場合の誘起電荷を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。発明者は、関連技術である非特許文献１の記載に基づくゲートのモデルポテンシャルによる誘起電荷を検証した。
【００１３】
先ず、図１のようなカーボンチェーン構造を例として説明する。図１は、カーボンチェーン構造模型を示す図である。図１に示すカーボン構造模型では、２ａは炭素原子を表し、炭素４原子からなるReserver部分（領域３ａ及び３ｂ）は、それぞれ半無限に同じ構造を繰り返している。この図では、炭素原子２ａが１２個あり、１２個の炭素原子２ａが１列に並んだこの構造をchain-12と呼ぶ。Center+Leadsの領域４は、モデルのサイズにより原子の個数が変わり、それに応じて呼び方の数字を変える。
【００１４】
非特許文献１によれば、この構造の電流電圧特性の計算において加えるポテンシャルは次式で与えられ、
【００１５】
【数１】
2014017382.tif 000003
ここで、Ｘｃは構造の中央の０．５であり、ｄは図１の場合、Center+Leadsの領域４の長さに相当する１／３である。また、Ｖｇ（０）はポテンシャルの大きさを決める係数である。これを図示すると、図２のようになる。
【００１６】
図２は、関連技術によるゲートのモデルポテンシャルを示す図である。図２において、chain-12、Ｖｇ（０）＝１０eVの場合を示す。このポテンシャルは伝導方向であるｘ方向にだけ依存性を持ち、それに垂直なｙ、ｚ方向には一定であるため、ｙ、ｚ方向を周期境界条件で取り扱う第一原理計算に基づく非平衡グリーン関数法に容易に取り入れることができる。この２方向のポアッソン方程式を高速フーリエ変換を用いて計算することが可能となるからである。
【００１７】
発明者は、このポテンシャルが作り出す誘起電荷を計算したところ、しかしながら、図３のようになった。図３は、関連技術におけるモデルポテンシャルによる誘起電荷を示す図である。横軸は各炭素原子、縦軸は各原子の電荷量で、ゲートポテンシャルがない時との差を表している。
【００１８】
図３において、Center+Leadsの領域４の端に大きな誘起電荷５ａがあり、そのすぐ外側には逆符号の大きな誘起電荷５ｂが存在する。電荷は誘起されているものの、現実との対応が難しいことが分かる。
【００１９】
また、発明者は、Center+Leadsの領域４において、Centerの領域、また、Leadsの領域を長くした場合におけるポテンシャルが作り出す誘起電荷を検証した。図４は、Centerの領域を長くした場合の、関連技術におけるモデルポテンシャルによる誘起電荷を説明するための図である。図４（Ａ）では、chain-28でCenterの領域を長くした場合のモデルポテンシャルを示し、図４（Ｂ）では、図４（Ａ）に示すモデルポテンシャルに基づいて計算された誘起電荷を示している。
【００２０】
Centerの領域を長くした場合では、図４（Ｂ）に示されるように、chain-28のカーボンチェーン構造において、Center+Leadsの領域４内の両端（Leads部分）で誘起電荷が大きく、Centerでは誘起電荷が小さいことが示され、更に、領域４のすぐ外側には負の誘起電荷が大きく発生する結果となった。
【００２１】
また、図５は、Leadsの領域を長くした場合の、関連技術におけるモデルポテンシャルによる誘起電荷を説明するための図である。図５（Ａ）では、chain-28でLeadsの領域を長くした場合のモデルポテンシャルを示し、図５（Ｂ）では、図５（Ａ）に示すモデルポテンシャルに基づいて計算された誘起電荷を示している。
【００２２】
Leadsの領域を長くした場合では、図５（Ｂ）に示されるように、chain-28のカーボンチェーン構造において、Center+Leadsの領域４内で、CenterとLeadsの境で大きな誘起電荷があり、そのすぐ外側には逆符号の大きな誘起電荷が発生する結果となった。
【００２３】
上述したように、Centerの領域を長くしても、また、Leadsの領域を長くすることでも改善されないことが分かった。
【００２４】
本実施の形態において、発明者は、伝導方向に垂直な２つの方向に周期的なゲート印加のためのモデルポテンシャルを導入することによって、より現実的な誘起電荷の発生をシミュレートすることを可能とし、ソース・ドレイン電流電圧特性の計算を精度良く行えるようにした。また、この実施の形態では、原子構造が伝導方向に垂直な方向に連続でなく真空層が存在する場合、ポテンシャルは周期的であれば連続でなくてもよく、ポテンシャルの飛びがちょうど真空層にあるようにすればよい。
【００２５】
図６は、一方向に無限長の面電荷の模式図である。図６に例示する面電荷は、現実に対応するゲート電界を印加した場合の誘起電荷をモデル化したものであり、ａは面電荷の幅（ゲート長に相当）の半分を示す。また、Ｒはポテンシャルの基準点を示しており、どこにとってもかまわない。発明者は、このような一方向の無限長の単位電荷密度の面電荷がつくるポテンシャルが、次式で与えられることを解析的に示した。
【００２６】
【数２】
2014017382.tif 000004
ここで、ｐ（ｘ，ｚ）がポテンシャル、εは面電荷の周りの材質の誘電率である。
【００２７】
ここでもカーボンチェーン構造を例として説明する。図１の構造の場合、ａ＝１／６となり、Ｒを今、Ｘ＝０、Ｚ＝０の点にとる。今、カーボンチェーンはｙ＝０、ｚ＝０にあるものとしている。上式を図示すると図７のようになる。ここでは、面電荷の電荷密度は、１０１３ｃｍ−２とした。
【００２８】
図７は、本実施の形態によるゲートのモデルポテンシャルを示す図である。図７では、chain-12の場合を示している。関連技術としての非特許文献１と異なり、ｚ方向にも依存性を持つ。今、面電荷はｚ＝−１のところにあるものとして図示しており、図７の領域には含まれていない。ｚ方向にはこのポテンシャルを周期的に繰り返せばよく、ｙ方向には今依存性がないので、周期的に取り扱うことができる。
【００２９】
原子構造が伝導方向に垂直な方向に連続でなく真空層が存在する場合、ポテンシャルは周期的であれば連続でなくてもよく、ポテンシャルの飛びがちょうど真空層にあるようにすればよい。
【００３０】
原子列は、今、ｚ＝０の位置にあるため、これにより、ｚ＝−１の距離にある面電荷からの影響を取り入れたソース・ドレイン電流電圧特性の計算が可能となる。具体的には、このモデルでは１ｎｍの真空を絶縁層としたゲート電極による、現実に近いナノデバイスのシミュレーションが可能となる。
【００３１】
このポテンシャルに誘起される電荷は、図８のようになり、図３に類似している。図８は、本実施の形態のモデルポテンシャルによる誘起電荷を示す図である。図８では、chain-12の場合の各原子の誘起電荷を示している。しかしながら、本発明のモデルポテンシャルの場合は、現実同様Leadを十分の長さに取ることで、図９のように現実的な電荷分布を再現することが分かった。
【００３２】
図９は、本実施の形態のモデルポテンシャルによる誘起電荷を示す図である。図９では、Lead部分を長くしたchain-28の場合の各原子の誘起電荷を示している。図９に示すように、chain-28の場合では、Center部分で、ゲートポテンシャルのない時との差が最も高く、両端（ｘ＝０及びｘ＝１）に向かって差が小さくなる曲線を描く。
【００３３】
本実施の形態では、Lead部分を長くしたカーボンチェーン構造とするのみで、現実的な誘起電荷の計算結果を得ることができ、従って、より精度高く電流値を計算することが可能となる。
【００３４】
本実施の形態に係るデバイスシミュレータについて説明する。図１０は、デバイスシミュレータのハードウェア構成を示す図である。図１０において、デバイスシミュレータ１００は、コンピュータによって制御される端末であって、ＣＰＵ（Central Processing Unit）１１と、主記憶装置１２と、補助記憶装置１３と、入力装置１４と、表示装置１５と、出力装置１６と、通信Ｉ／Ｆ（インターフェース）１７と、ドライブ１８とを有し、バスＢに接続される。
【００３５】
ＣＰＵ１１は、主記憶装置１２に格納されたプログラムに従ってデバイスシミュレータ１００を制御する。主記憶装置１２には、ＲＡＭ（Random Access Memory）等が用いられ、ＣＰＵ１１にて実行されるプログラム、ＣＰＵ１１での処理に必要なデータ、ＣＰＵ１１での処理にて得られたデータ等を格納する。また、主記憶装置１２の一部の領域が、ＣＰＵ１１での処理に利用されるワークエリアとして割り付けられている。
【００３６】
補助記憶装置１３には、ハードディスクドライブが用いられ、各種処理を実行するためのプログラム等のデータを格納する。補助記憶装置１３に格納されているプログラムの一部が主記憶装置１２にロードされ、ＣＰＵ１１に実行されることによって、各種処理が実現される。記憶部１３０は、主記憶装置１２及び／又は補助記憶装置１３を有する。
【００３７】
入力装置１４は、マウス、キーボード等を有し、ユーザがデバイスシミュレータ１００による処理に必要な各種情報を入力するために用いられる。表示装置１５は、ＣＰＵ１１の制御のもとに必要な各種情報を表示する。出力装置１６は、プリンタ等を有し、ユーザからの指示に応じて各種情報を出力するために用いられる。通信Ｉ／Ｆ１７は、例えばインターネット、ＬＡＮ（Local Area Network）等に接続し、外部装置との間の通信制御をするための装置である。
【００３８】
デバイスシミュレータ１００によって行われる処理を実現するプログラムは、例えば、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）等の記憶媒体１９によってデバイスシミュレータ１００に提供される。即ち、プログラムが保存された記憶媒体１９がドライブ１８にセットされると、ドライブ１８が記憶媒体１９からプログラムを読み出し、その読み出されたプログラムがバスＢを介して補助記憶装置１３にインストールされる。そして、プログラムが起動されると、補助記憶装置１３にインストールされたプログラムに従ってＣＰＵ１１がその処理を開始する。尚、プログラムを格納する媒体としてＣＤ−ＲＯＭに限定するものではなく、コンピュータが読み取り可能な媒体であればよい。コンピュータ読取可能な記憶媒体として、ＣＤ−ＲＯＭの他に、ＤＶＤディスク、ＵＳＢメモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリであっても良い。
【００３９】
図１１は、デバイスシミュレータの機能構成例を示す図である。図１１において、デバイスシミュレータ１００は、ＣＰＵ１１によって行われる処理部として、原子座標入力部２１と、ゲートデータ入力部２２と、電流電圧特性計算部２３とを有する。各処理部２１から２３は、ＣＰＵ１１が対応するプログラムを実行することによって実現される。
【００４０】
記憶部１３０には、原子座標データ３１と、ゲートデータ３２と、計算結果３３とが記憶される。原子座標データ３１と、ゲートデータ３２とによって、構造モデル７ｍ（図１２）が表現される。
【００４１】
原子座標入力部２１は、記憶部１３０から原子座標データ３１を入力する処理部である。ゲートデータ入力部２２は、記憶部１３０からゲートデータ３２を入力する処理部である。電流電圧特性計算部２３は、原子座標データ３１と、ゲートデータ３２とによって得られる構造モデル７ｍに基づいて、電流電圧特性を計算する処理部である。電流電圧特性計算部２３は、第一原理計算に基づく非平衡グリーン関数法による量子伝導計算において、１方向に無限長の面電荷（図６）がつくる解析的なポテンシャル（数２）を伝導方向（ｘ方向）に垂直な２方向（ｙ方向及びｚ方向）に周期的な形で加えて（ｙ方向では∞に周期的）、電流電圧特性を求める。
【００４２】
図１２は、構造モデルの例を示す。図１２において、構造モデル７は、ゲート７ｇと、ソース７ｓと、チャネル７ｃと、ドレイン７ｄと、ゲート電圧ＶＧと、ソースドレイン電圧ＶＳＤとを有する。
【００４３】
本実施の形態では、ゲート７ｇが図６で示される一方向の無限長の面電荷で表現され、面電荷がつくるポテンシャルを解析的に示した上記数２を用いて、面電荷がチャネル７ｃに与える影響を考慮したソース７ｓとドレイン７ｄ間の電流Iを算出する。
【００４４】
図１３は、本実施の形態における電流電圧特性計算処理を説明するためのフローチャート図である。図１１に示す電流電圧特性計算処理は、ＣＰＵ１１が対応するプログラムを実行することによって実現される。
【００４５】
図１１において、ＣＰＵ１１の制御によって起動された原子座標入力部２１は、記憶部１３０から原子座標データ３１を読み込んで入力する（ステップＳ１１）。原子座標入力部２１は、予め記憶部１３０に記憶された原子座標データ３１を読み込んでも良いし、原子座標データ３１を取得するための所定のユーザインタフェースを表示装置１５に表示して、ユーザから取得するようにしても良い。ユーザから取得した原子座標データ３１は記憶部１３０に記憶される。原子座標データ３１は、ソース、ドレイン、チャネルに係る原子座標を含む。
【００４６】
次に、ＣＰＵ１１はゲートデータ入力部２２を起動して、記憶部１３０からゲートデータ３２を読み込んで入力する（ステップＳ１２）。ゲートデータ入力部２２は、予め記憶部１３０に記憶されたゲートデータ３２を読み込んでも良いし、ゲートデータ３２を取得するための所定のユーザインタフェースを表示装置１５に表示して、ユーザから取得するようにしても良い。ユーザから取得したゲートデータ３２は記憶部１３０に記憶される。ゲートデータ３２は、ゲートの個数、位置、ゲート幅等の値を含む。leads部分の長さは、ゲート幅に基づく。
【００４７】
そして、ＣＰＵ１１は電流電圧特性計算部２３を起動する。電流電圧特性計算部２３は、ゲート電圧ＶＧＯ（ｒ）を計算する（ステップＳ１３）。ステップＳ１３におけるゲート電圧ＶＧＯ（ｒ）の計算では、図６で示される一方向の無限長の面電荷でゲート７ｇを表現し、面電荷がつくるポテンシャルを解析的に示した上記数２に基づいて計算される。
【００４８】
電流電圧特性計算部２３は、ゲート電圧ＶＧ（ｒ）毎にループして（ステップＳ１４）、ソースドレイン電圧ＶＳＤに応じた電流Ｉを計算する（ステップＳ１５及びＳ１６）。電流電圧特性計算部２３による計算結果３３が記憶部１３０に記憶される。
【００４９】
図１４は、図１３のステップＳ１６における電流Ｉの計算処理を説明するための図である。図１４において、電流電圧特性計算部２３は、変数ｉを０に初期化し、電荷密度ρ０（ｒ）を計算する（ステップＳ３１）。
【００５０】
電流電圧特性計算部２３は、変数ｉを１インクリメントして（ステップＳ３２）、直前に計算された電荷密度ρに基づいてＶｉ（ｒ）を計算する（ステップＳ３３）。そして、電流電圧特性計算部２３は、Ｖｉ（ｒ）＋ＶＧＶＧ０（ｒ）を計算する（ステップＳ３４）。電流電圧特性計算部２３は、ステップＳ３４で計算された電圧に基づいて、ρｉ（ｒ）を計算する（ステップＳ３５）。
【００５１】
ρｉ（ｒ）とρｉ−１（ｒ）との差が所定値Δ未満に収束したか否かを判断する（ステップＳ３６）。収束していない場合、電圧特性計算部２３は、ステップＳ３２へと戻り、電荷密度の値が収束するまで、上記同様の処理を繰り返す。
【００５２】
一方、収束した場合、電圧特性計算部２３は、透過率Ｔ（Ｅ）を計算し（ステップＳ３７）、透過率Ｔ（Ｅ）を積分（Ｅ＝０〜ＶＳＤ）することにより電流Ｉを計算する（ステップＳ３８）。
【００５３】
上述したような電流電圧特性計算処理によって得られるデバイスの電流電圧特性が、図１５に例示される。図１５は、デバイスの電流電圧特性の模式図である。図１５において、ゲート電圧ＶＧ（１）、ＶＧ（２）、ＶＧ（３）を夫々印加したときの電流電圧特性が示されている。
【００５４】
以下に、本実施の形態に係る電流電圧特性計算処理によるデバイスシミュレーションの実施例を示す。図９では、ゲート長（図６のａで表される長さ）が４原子分の長さの場合であったが、ゲート幅に応じてleads部分を長くすることで、種々のゲート長での計算が可能となる。
［実施例１］
図１６は、ゲート長１６原子、chainは３２原子の場合を示す図である。図１６において、ゲート長が１６原子分の長さの場合を示している。ゲート長１６原子、chainは３２原子の場合における、モデルポテンシャルを図１６（Ａ）に示し、誘起電荷を図１６（Ｂ）に示す。リード長は、これ以上長くてもよく、誘起電荷は、現実の誘起電荷に対応し、同じ結果を示す。
［実施例２］
図１７は、ダブルゲート構造の場合を示す図である。図１７では、カーボンチェーンの反対側にも面電荷があるものとし、上述した数２のポテンシャルを重ね合わせたもので、ダブルゲート構造を模している。このようなダブルゲート構造における、モデルポテンシャルを図１７（Ａ）に示し、誘起電荷を図１７（Ｂ）に示す。ダブルゲートの効果により、図１６と比較して２倍程度の電荷が誘起されていることが分かる。
［実施例３］
図１７のダブルゲート構造の場合で、面電荷間の間隔をひろげ、カーボンチェーンを２本配置することもできる。２本のカーボンチェーンに同じ電荷が誘起されていることが分かり、チャネル層が厚みをもっていても、即ち、厚み方向に２以上のカーボンチェーンを持っていても、この方法が適用できる。
【００５５】
図１８は、ダブルゲート構造で、カーボンチェーンが２本の場合を示す図である。図１８では、ダブルゲート構造であって、ゲート長１６原子、chainは３２原子が２本の場合を示している。このようなダブルゲート構造における、モデルポテンシャルを図１８（Ａ）に示し、誘起電荷を図１８（Ｂ）に示す。図１８（Ｂ）では、２本のchainの誘起電荷を示している。
［実施例４］
実施例２のダブルゲート構造の場合は、面電荷の電荷密度が１０１３ｃｍ−２であった。電荷密度を変化させることで、それに応じて誘起される電荷を制御することができる。図１９は、図１７のダブルゲート構造の場合で、面電荷の密度を変化させた場合の誘起電荷を示す図である。図１９において、数値は、chainの中央の原子に誘起された電荷の量を示している。
【００５６】
上述したように、本実施の形態に係る電流電圧特性計算処理を用いることによって、ゲート個数、ゲート長、カーボンチェーンの長さ及び本数等のデバイス構造に応じた電流電圧特性を計算することができる。
【００５７】
ナノデバイスのソース・ドレイン間の電流電圧特性計算にて、一方向に無限長で他方向に端をもつ面電荷によってゲートをモデル化し、該面電荷がつくるポテンシャルによって現実的な電荷分布を再現するため、電流を精度良く計算することができる。
【００５８】
従って、本実施の形態によれば、第一原理計算に基づく非平衡グリーン関数法によるソース・ドレイン間の電流電圧特性の計算において、その手法を大きく変えることなく、また、計算量を大きく増大させることなく、簡便かつ、現実に対応するゲート電界を印加した場合の誘起電荷をモデル化することができ、電流電圧特性のゲート電界依存性を計算することができる。
【００５９】
本実施の形態において、電流電圧特性を計算する対象をカーボンチェーンとしたが、これに限定するものではない。
【００６０】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【００６１】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
コンピュータによって実行されるシミュレーション方法であって、
記憶部に記憶されたデバイスの構造モデルを読み込み、
非平衡グリーン関数法による量子伝導計算において、１方向に無限長であって他方に前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算する
ことを特徴とするシミュレーション方法。
（付記２）
上記ポテンシャルは、周期的であるが連続でなく飛びがあることを特徴とする付記１記載のシミュレーション方法。
（付記３）
前記構造モデルによって表される原子構造に真空層を設け、該真空層において前記飛びをもつことを特徴とする付記２記載のシミュレーション方法。
（付記４）
２以上の面電荷によって前記ポテンシャルが重ねられることを特徴とする付記１乃至３のいずれか一項記載のシミュレーション方法。
（付記５）
前記構造モデルは、前記ポテンシャルの平坦な領域に厚みのある伝導層の原子構造を有することを特徴とする付記４記載のシミュレーション方法。
（付記６）
デバイスの構造モデルを記憶した記憶部と、
非平衡グリーン関数法による量子伝導計算を行う際に、１方向に無限長であって他方に前記記憶部に記憶された前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算する特性計算部と
を有することを特徴とするデバイスシミュレータ。
（付記７）
記憶部に記憶されたデバイスの構造モデルを読み込み、
非平衡グリーン関数法による量子伝導計算において、１方向に無限長であって他方に前記構造モデルで与えられるゲート幅で端を持つ面電荷がつくる解析的なポテンシャルを、伝導方向に垂直な２方向に周期的な形で加えて、電流を計算する
ことを特徴とするシミュレーション方法。
【符号の説明】
【００６２】
７ｃ          チャネル
７ｄ          ドレイン
７ｇ          ゲート
７ｓ          ソース
７ｍ          構造モデル
１１          ＣＰＵ
１２          主記憶装置
１３          補助記憶装置
１４          入力装置
１５          表示装置
１６          出力装置
１７          通信Ｉ／Ｆ
１８          ドライブ
１９          記憶媒体
２１          原子座標入力部
２２          ゲートデータ入力部
２３          電流電圧特性計算部
３１          原子座標データ
３２          ゲートデータ
３３          計算結果
１００        デバイスシミュレータ
１３０        記憶部
【図１】
2014017382.tif 000005
【図２】
2014017382.tif 000006
【図３】
2014017382.tif 000007
【図４】
2014017382.tif 000008
【図５】
2014017382.tif 000009
【図６】
2014017382.tif 000010
【図７】
2014017382.tif 000011
【図８】
2014017382.tif 000012
【図９】
2014017382.tif 000013
【図１０】
2014017382.tif 000014
【図１１】
2014017382.tif 000015
【図１２】
2014017382.tif 000016
【図１３】
2014017382.tif 000017
【図１４】
2014017382.tif 000018
【図１５】
2014017382.tif 000019
【図１６】
2014017382.tif 000020
【図１７】
2014017382.tif 000021
【図１８】
2014017382.tif 000022
【図１９】
2014017382.tif 000023