(57)【要約】【課題】パワーデバイスなどで求められる大電流で動作することが可能な、窒化ガリウム系半導体層を用いた縦型半導体装置およびその製造方法を提供する。【解決手段】窒化ガリウムを含む半導体層１０と、半導体層１０の主表面側Ｆ２に、半導体層１０の厚さ方向の電流の流れをＯＮ／ＯＦＦするスイッチング部２０とを備え、半導体層１０は、半導体層１０の主表面側Ｆ２と厚さ方向に対向する裏面側Ｆ１に設けられた第１導電型を有するコレクタ層１１と、コレクタ層１１から見て主表面側に設けられた第２導電型を有するドリフト層１２とを含む。【選択図】図１
2014017291.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウムを含む半導体層と、
前記半導体層の主表面側に、前記半導体層の厚さ方向の電流の流れをＯＮ／ＯＦＦするスイッチング部とを備え、
前記半導体層は、前記半導体層の前記主表面側と前記厚さ方向に対向する裏面側に設けられた第１導電型を有するコレクタ層と、前記コレクタ層から見て前記主表面側に設けられた第２導電型を有するドリフト層と、を含む縦型半導体装置。
【請求項２】
前記スイッチング部は、前記半導体層の前記主表面上に被覆層を介して配置されたゲート電極を含む、請求項１に記載の縦型半導体装置。
【請求項３】
前記被覆層は、第１の窒化ガリウム系半導体からなる第１の被覆層と、
前記第１の被覆層上に積層され、前記第１の窒化ガリウム系半導体よりもバンドギャップの大きい第２の窒化ガリウム系半導体からなる第２の被覆層とを有する、請求項２に記載の縦型半導体装置。
【請求項４】
前記被覆層は、誘電体からなる誘電体層を有する、請求項２に記載の縦型半導体装置。
【請求項５】
前記半導体層は、前記ドリフト層上に設けられ、前記第１の導電型を有するボディ層と、前記ボディ層の上に設けられ、前記第２の導電型を有するエミッタ層とをさらに含み、
前記半導体層の前記主表面側から前記エミッタ層および前記ボディ層を貫通して前記ドリフト層に至る側壁と、前記ドリフト層に形成される底面とを含むゲートトレンチが形成され、
前記被覆層は、前記側壁上に形成され、前記ゲート電極は前記ゲートトレンチ内に配置されている、請求項２〜請求項４のいずれか１項に記載の縦型半導体装置。
【請求項６】
前記側壁は、前記主表面に対して傾斜している、請求項５に記載の縦型半導体装置。
【請求項７】
窒化ガリウムを含む半導体層を準備する工程と、
前記半導体層の主表面側に、前記半導体層の厚さ方向の電流の流れをＯＮ／ＯＦＦするスイッチング部を形成する工程とを備え、
前記半導体層を準備する工程は、前記半導体層の前記主表面側と前記厚さ方向に対向する裏面側に設けられた第１導電型を有するコレクタ層と、前記コレクタ層から見て前記主表面側に設けられた第２導電型を有するドリフト層とを形成する工程を含む、縦型半導体装置の製造方法。
【請求項８】
前記半導体層を準備する工程は、前記ドリフト層上に前記第１の導電型を有するボディ層を形成する工程と、前記ボディ層上に前記第２の導電型を有するエミッタ層を形成する工程とを含み、
前記スイッチング部を形成する工程は、前記主表面側に、前記エミッタ層および前記ボディ層を貫通して前記ドリフト層に至るゲートトレンチを形成する工程と、前記ゲートトレンチを覆う被覆層を形成する工程と、前記被覆層上に、ゲート電極を形成する工程とを含む、請求項７に記載の縦型半導体装置の製造方法。
【請求項９】
前記ゲートトレンチを形成する工程は、塩素ガスとアルゴンガスとの混合ガスを用いたＲＩＥ法によって行われる、請求項８に記載の縦型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型半導体装置およびその製造方法に関し、特に窒化ガリウム系の縦型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）系半導体層では、複数の窒化ガリウム系半導体層をヘテロ接合させることにより、ヘテロ接合界面に高密度の２次元電子ガスを生じ得る。この２次元電子ガスを利用した半導体装置の開発が、従来より進められている。
【０００３】
例えば、特開２００６−２８６９４２号公報による半導体装置は、開口部を有するＧａＮ系半導体層と、開口部の側面に形成された電子走行層と、電子走行層の開口部側の側面に形成され電子走行層よりバンドギャップの大きい電子供給層と、電子供給層の開口部側の側面に形成されたゲート電極と、ＧａＮ系半導体層上に形成されたソース電極と、ＧａＮ系半導体層のソース電極と相対する面に接続されたドレイン電極とを有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２８６９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特開２００６−２８６９４２号公報に記載の半導体装置は、ユニポーラデバイスである。パワーデバイス用としては、より大電流で動作する必要があるが、上記特開２００６−２８６９４２号公報に開示された半導体装置ではこのような大電流化には限界があった。
【０００６】
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、パワーデバイスなどで求められる大電流で動作することが可能な、窒化ガリウム系半導体層を用いた縦型半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の縦型半導体装置は、窒化ガリウムを含む半導体層と、半導体層の主表面側に、半導体層の厚さ方向の電流の流れをＯＮ／ＯＦＦするスイッチング部とを備え、半導体層は、半導体層の主表面側と厚さ方向に対向する裏面側に設けられた第１導電型を有するコレクタ層と、コレクタ層から見て主表面側に設けられた第２導電型を有するドリフト層とを含む。
【０００８】
これにより、バイポーラモードで動作可能な窒化ガリウム系の縦型半導体装置を実現できる。そして、該縦型半導体装置は、従来のユニポーラデバイスなどの半導体装置と比してより大電流を制御することができる。
【０００９】
上記半導体層において、スイッチング部は、半導体層の主表面上に被覆層を介して配置されたゲート電極を含んでもよい。これにより、被覆層を用いてチャネルを形成することができる。
【００１０】
上記被覆層は、第１の窒化ガリウム系半導体からなる第１の被覆層と、第１の被覆層上に積層され、第１の窒化ガリウム系半導体よりもバンドギャップの大きい第２の窒化ガリウム系半導体からなる第２の被覆層とを有してもよい。これにより、チャネルを第１の被覆層と第２の被覆層との接合部（窒化ガリウム系半導体のヘテロ接合部）に形成することができる。そして、該ヘテロ接合により生じる二次元電子ガスの濃度制御により、縦型半導体装置のＯＮ／ＯＦＦ制御を行なうことができる。
【００１１】
上記被覆層は、誘電体からなる誘電体層を有してもよい。これにより、スイッチング部として、ゲート電極と、誘電体層と、半導体層とにより構成されるＭＩＳ構造を適用することができる。
【００１２】
上記半導体層は、ドリフト層上に設けられ、第１の導電型を有するボディ層と、ボディ層の上に設けられ、第２の導電型を有するエミッタ層をさらに含み、半導体層の主表面側からエミッタ層およびボディ層を貫通してドリフト層に至る側壁と、ドリフト層に形成される底面とを含むゲートトレンチが形成され、被覆層は、側壁上に形成され、ゲート電極はゲートトレンチ内に配置されることができる。これにより、側壁上にチャネルを形成でき、縦型半導体装置がＯＮ状態のときには、エミッタ層からドリフト層にチャネルを介して直接キャリアを供給することができる。
【００１３】
上記側壁は、主表面に対して傾斜していてもよい。これにより、側壁上への被覆層の形成を容易に行うことができる。
【００１４】
本発明の縦型半導体装置の製造方法は、窒化ガリウムを含む半導体層を準備する工程と、半導体層の主表面側に、半導体層の厚さ方向の電流の流れをＯＮ／ＯＦＦするスイッチング部を形成する工程とを備え、半導体層を準備する工程は、半導体層の主表面側と厚さ方向に対向する裏面側に設けられた第１導電型を有するコレクタ層と、コレクタ層から見て主表面側に設けられた第２導電型を有するドリフト層とを形成する工程を含む。これにより、バイポーラモードで動作可能な窒化ガリウム系の縦型半導体装置を得ることができる。
【００１５】
上記半導体層を準備する工程は、ドリフト層上に第１の導電型を有するボディ層を形成する工程と、ボディ層上に第２の導電型を有するエミッタ層を形成する工程とを含み、スイッチング部を形成する工程は、主表面側に、エミッタ層およびボディ層を貫通してドリフト層に至るゲートトレンチを形成する工程と、ゲートトレンチを覆う被覆層を形成する工程と、被覆層上に、ゲート電極を形成する工程とを含んでもよい。これにより、側壁上に、被覆層を用いてチャネルを形成でき、縦型半導体装置がＯＮ状態のときには、エミッタ層からドリフト層に当該チャネルを介して直接キャリアを供給することができる。
【００１６】
上記ゲートトレンチを形成する工程は、塩素ガスとアルゴンガスとの混合ガスを用いたＲＩＥ法によって行うことができる。これにより、ゲートトレンチの形状を容易に制御することができる。
【発明の効果】
【００１７】
本発明によれば、ワイドバンドギャップ半導体である窒化ガリウムを含む窒化ガリウム系半導体層を用いて、大電流での動作が可能な縦型のバイポーラデバイスを提供できる。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態１に係る縦型半導体装置の部分断面図である。
【図２】本実施の形態１に係る縦型半導体装置の製造方法の第１工程を示す部分断面図である。
【図３】本実施の形態１に係る縦型半導体装置の製造方法の第２工程を示す部分断面図である。
【図４】本実施の形態１に係る縦型半導体装置の製造方法の第３工程を示す部分断面図である。
【図５】本実施の形態１に係る縦型半導体装置の製造方法の第４工程を示す部分断面図である。
【図６】本実施の形態１に係る縦型半導体装置の製造方法の第５工程を示す部分断面図である。
【図７】本実施の形態２に係る縦型半導体装置の部分断面図である。
【発明を実施するための形態】
【００１９】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
【００２０】
（実施の形態１）
以下、図１を参照して、本発明の実施の形態１に係る縦型半導体装置について説明する。本実施の形態に係る縦型半導体装置１００は、窒化ガリウムを含む半導体層１０と、半導体層１０の主表面側に、半導体層の厚さ方向の電流の流れをＯＮ／ＯＦＦするスイッチング部２０とを備える。
【００２１】
窒化ガリウムを含む半導体層１０は、第１の導電型を有するコレクタ層１１と、第１の導電型と異なる第２の導電型を有するドリフト層１２と、第１の導電型を有するボディ層１３と、第２の導電型を有するエミッタ層１４とを含む。半導体層１０は、厚さ方向（図１中での縦方向）に互いに対向する裏面Ｆ１および主表面Ｆ２を有する。
【００２２】
好ましくは、第１の導電型はｐ型とし、第２の導電型はｎ型とする。これにより、電子を多数キャリアとして用いることができる。具体的には、例えば、コレクタ層１１をｐ+−ＧａＮ層、ドリフト層１２をｎ-−ＧａＮ層、ボディ層１３をｐ−ＧａＮ層、エミッタ層１４をｎ+−ＧａＮ層としてもよい。
【００２３】
エミッタ層１４に接するエミッタ電極４４、およびコレクタ層１１に接するコレクタ電極４１は、オーミック電極として形成され、例えば、Ａｌ系電極である。このとき、エミッタ電極４４は、半導体層１０の主表面Ｆ２側からエミッタ層１４を貫通してボディ層１３に至るエミッタトレンチＥＴ内に形成され、ボディ層１３にも接合している。これにより、コレクタ電極４１において、エミッタ電極４４に対して正の電圧を印加することにより、コレクタ層１１からドリフト層１２に正孔を注入することができる。
【００２４】
なお、コレクタ層１１の材料としては、ＧａＮよりもワイドバンドキャップであるＡｌＧａＮを用いてもよい。これにより、コレクタ層１１からドリフト層１２への正孔の注入効率を向上させることができる。
【００２５】
スイッチング部２０は、半導体層１０の主表面上に被覆層３０を介して配置されたゲート電極２１を含む。
【００２６】
被覆層３０は、第１の窒化ガリウム系半導体からなる第１の被覆層３１と、該第１の被覆層３１上に積層され、第１の窒化ガリウム系半導体よりもバンドギャップの大きい第２の窒化ガリウム系半導体からなる第２の被覆層３２とを有する。つまり、被覆層３０は、複数の窒化ガリウム系半導体によるヘテロ接合構造を有している。よって、例えば、第１の窒化ガリウム系半導体をアンドープＧａＮとし、第２の窒化ガリウム系半導体をＡｌＧａＮとすると、第１の被覆層３１は電子走行層に、第２の被覆層３２は電子供給層となり、これらの界面には二次元電子ガス（２ＤＥＧ）が生成される。つまり、被覆層３０にチャネルを形成することができる。
【００２７】
ゲート電極２１は、第２の被覆層３２とショットキー接合するショットキー電極として形成され、例えば、Ｎｉ／Ａｕ電極である。ゲート電極２１は、その印加電圧によって、第２の被覆層３２を空乏化し、第１の被覆層３１との界面に生じる２ＤＥＧの濃度を制御できる。その結果、スイッチング部２０は、半導体層１０における厚み方向での（チャネルを介した）電流の流れをＯＮ／ＯＦＦすることができる。
【００２８】
さらに、好ましくは、半導体層１０の主表面Ｆ２側からエミッタ層１４およびボディ層１３を貫通してドリフト層１２に至る側壁ＳＧと、ドリフト層１２に形成される底面ＢＴとを含むゲートトレンチＧＴが形成される。このとき、被覆層３０は、側壁ＳＧ上および底面ＢＴ上に形成され、ゲート電極２１はゲートトレンチＧＴ内に配置される。つまり、チャネルは、半導体層１０の厚み方向において、エミッタ層１４から側壁ＳＧに沿ってドリフト層１２に至るように形成される。
【００２９】
側壁ＳＧは、半導体層１０の主表面Ｆ２に対し、傾斜していてもよい。側壁ＳＧを主表面に対し傾斜して形成することにより、被覆層３０を容易に成膜形成することができる。また、側壁ＳＧは、半導体層１０の主表面に対し、垂直であってもよい。この場合、側壁ＳＧに対するカバレッジ性の優れた成膜方法により被覆層３０を形成する必要はあるが、半導体層１０の主表面Ｆ２における縦型半導体装置１００の専有面積を小さくでき、当該縦型半導体装置１００を小型化することができる。つまり、側壁ＳＧが半導体層１０の主表面Ｆ２となす傾斜角θは、０°以上９０°以下とすることができる。
【００３０】
次に、本実施の形態の縦型半導体装置１００の動作について説明する。本実施の形態の縦型半導体装置１００は、半導体層１０の主表面Ｆ２側からエミッタ層１４およびボディ層１３を貫通してドリフト層１２に至る側壁ＳＧに沿ってチャネルが形成されている。よって、上述のように、第１の導電型をｐ型とし、第２の導電型をｎ型とした場合には、エミッタ電極４４に対して正の電圧をコレクタ電極４１に印加することにより、エミッタ層１４から供給された電子はチャネルを経由してドリフト層１２に注入されるとともに、コレクタ層１１からドリフト層１２に少数キャリアとして正孔が注入される。これにより、ドリフト層１２において伝導度変調が生じ、ドリフト抵抗が顕著に減少する。
【００３１】
このとき、ゲート電極２１に負の電圧を印加することで、第２の被覆層３２を空乏化し、第１の被覆層３１と第２の被覆層３２との界面に生じる２ＤＥＧの濃度を減少させることできる。ゲート電極２１に印加する負電圧をピンチオフ電圧以下とすることにより、縦型半導体装置１００をオフ状態にすることができる。
【００３２】
本実施の形態に係る縦型半導体装置１００によれば、半導体層１０の主表面側にエミッタ層１４からドリフト層１２に至るゲートトレンチＧＴの側壁ＳＧに沿って、窒化ガリウム系半導体のヘテロ接合を用いたチャネルを形成するとともに、半導体層１０の裏面Ｆ１側に、ドリフト層１２の導電型とは異なる導電型のコレクタ層１１を形成することにより、ドリフト層１２の電気抵抗を低減でき、電流密度を高めることができる。その結果、本実施の形態の縦型半導体装置１００は、従来の窒化ガリウム系半導体の縦型半導体装置よりも大電流を制御することができる。
【００３３】
次に、図２〜図５を参照して、本実施の形態に係る縦型半導体装置の製造方法について説明する。
【００３４】
ます、図２を参照して、窒化ガリウムを含む半導体層１０を準備する。具体的には、半導体層１０の裏面Ｆ１を成し、第１の導電型を有する第１の層（コレクタ層１１）を有する基板を準備し、第１の層（コレクタ層１１）上に第１の導電型とは異なる第２の導電型を有する第２の層（ドリフト層１２）と、第２の層（ドリフト層１２）上に第１の導電型を有する第３の層（ボディ層１３）と、半導体層の主表面Ｆ２を成し、第３の層（ボディ層１３）上に第２の導電型を有する第４の層（エミッタ層１４）とを、順にエピタキシャル成長させる。エピタキシャル成長の方法は、例えば、ＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）法またはＭＢＥ（Molecular  Beam  Epitaxy）法を用い得る。上述のように、好ましくは、第１の導電型はｐ型であり、第２の導電型はｎ型である。これにより、第２の層（ドリフト層１２）において、電子を多数キャリアとして用いることができる。
【００３５】
次に、スイッチング部２０を形成する。具体的には、ゲートトレンチＧＴを形成し、該ゲートトレンチＧＴを覆う被覆層３０を形成する。その後、被覆層３０上にゲート電極２１を形成する。
【００３６】
すなわち、図３および図４を参照して、半導体層１０の主表面Ｆ２上に、ゲートトレンチＧＴが形成されるべき位置に対応した開口部を有するマスク層（図示せず）を形成した後、エッチングを行い半導体層１０を部分的に除去することにより、ゲートトレンチＧＴを形成する。マスク層は、例えば、フォトレジスト層とする。エッチングは、例えば、塩素ガス（Ｃｌ２）とアルゴンガス（Ａｒ）との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）とする。このとき、ＲＩＥの処理条件により、ゲートトレンチＧＴの側壁ＳＧの、半導体層１０の主表面に対する傾斜角θ（図３参照）を調整することができる。側壁ＳＧの上記傾斜角θは、側壁ＳＧに沿って被覆層３０を均一に形成できる限りにおいて、任意の角度としてよい。好ましくは、傾斜角θを０°超え９０°以下とすることにより、側壁ＳＧにも被覆層３０を容易に形成することができる。なお、ゲートトレンチＧＴを形成した後、上述したマスク層を（たとえばウエットエッチングなどの任意の方法により）除去する。
【００３７】
ゲートトレンチＧＴを形成後に、側壁ＳＧおよび底面ＢＴを覆う被覆層３０（図４参照）を形成する。被覆層３０としては、第１の被覆層３１を形成し、続いて第１の被覆層３１よりワイドバンドギャップである第２の被覆層３２を形成する。上述のように、例えば、第１の被覆層３１をアンドープＧａＮとし、第２の被覆層３２をＡｌＧａＮとしてもよい。第１の被覆層３１および第２の被覆層３２の形成方法としては、ＭＯＣＶＤ法またはＭＢＥ法を用い得る。好ましくは第１の被覆層３１と第２の被覆層３２とを連続して形成する。これにより、良好なヘテロ接合界面を形成でき、界面準位の発生を抑制できる。
【００３８】
第１の被覆層３１および第２の被覆層３２を形成した後、第２の被覆層３２とショットキー接合するゲート電極２１を形成する。なお、図５を参照して、ゲート電極２１を形成する前に、エミッタトレンチＥＴを形成したのち、エミッタトレンチＥＴ内にエミッタ電極４４を形成してもよい。
【００３９】
エミッタトレンチＥＴは、半導体層１０の主表面Ｆ２側からエミッタ層１４を貫通してボディ層１３に達するトレンチである。図５を参照して、エミッタトレンチＥＴが形成される位置に対応した開口部を有するマスク層５０を形成した後、エッチングを行うことで被覆層３０、エミッタ層１４およびボディ層１３を部分的に除去することにより、エミッタトレンチＥＴを形成することができる。エッチングは、例えば、ＲＩＥにより実施することができる。
【００４０】
エミッタ電極４４は、エミッタ層１４とボディ層１３とにオーミック接合する電極であり、図６を参照して、例えば、エミッタトレンチＥＴ形成に用いたマスク層５０を用いて、リフトオフ法により形成してもよい。具体的には、たとえば上記のようにエミッタトレンチＥＴを形成した後、マスク層５０を除去せずにそのままエミッタトレンチＥＴを埋め込むようにエミッタ電極４４となるべき導電体層を形成する。その後、エミッタトレンチＥＴ以外の領域に位置する導電体層を、マスク層５０とともに除去することにより、エミッタトレンチＥＴ内にエミッタ電極４４を形成することができる。この後、第２の被覆層３２とショットキー接合するゲート電極２１、およびコレクタ層１１に接するコレクタ電極４１を形成することにより、図１に示した構造の縦型半導体装置１００を得ることができる。
【００４１】
本実施の形態の縦型半導体装置の製造方法によれば、半導体層１０の主表面Ｆ２側にエミッタ層１４からドリフト層１２に至るゲートトレンチＧＴの側壁ＳＧに沿って、窒化ガリウム系半導体のヘテロ接合を用いたチャネルを形成するとともに、半導体層１０の裏面側に、ドリフト層の導電型とは異なる導電型のコレクタ層１１を形成するため、ドリフト層１２の電気抵抗を低減でき、バイポーラモードで動作するため電流密度を高めることができる。その結果、本実施の形態の縦型半導体装置１００は、従来の窒化ガリウム系半導体の縦型半導体装置よりも大電流を制御することができる。
【００４２】
（実施の形態２）
以下、図７を参照して、本発明の実施の形態２に係る縦型半導体装置およびその製造方法について説明する。本実施の形態に係る縦型半導体装置２００およびその製造方法は、基本的には実施の形態１に係る縦型半導体装置１００およびその製造方法と同様の構成を備えるが、被覆層３０（図１参照）が誘電体からなる誘電体層３３となっている点で、図１に示した縦型半導体装置１００およびその製造方法と異なる。本実施の形態においては、窒化ガリウム系半導体のヘテロ接合を用いてチャネルを形成するのではなく、ゲート電極２１、誘電体層３３、ボディ層１３（ｐ-ＧａＮ）からなるＭＩＳ構造（Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてチャネルを形成する。このようにすれば、ノーマリオフ型の縦型半導体装置を得ることができるとともに、実施の形態１に係る縦型半導体装置１００と同様の効果を得ることができる。
【００４３】
次に、図７に示した縦型半導体装置２００の動作について説明する。第１の導電型をｐ型、第２の導電型をｎ型としたとき、例えば、ボディ層１３がｐ−ＧａＮの場合には、ゲート電極２１に閾値を超える正の電圧を印加することにより、誘電体層３３とボディ層１３との界面に反転層が形成される。エミッタ電極４４に対して正の電圧をコレクタ電極４１に印加しておくことで、エミッタ層１４からドリフト層１２に多数キャリアの電子が注入される。これにともない、コレクタ層１１からドリフト層１２に正孔が注入され、ドリフト層１２の電気抵抗が低減する。これにより、本実施の形態の縦型半導体装置２００は、実施の形態１の縦型半導体装置と同様に、大電流動作することができる。
【００４４】
一方、ゲート電極２１に上記のような電圧が印加されていないと、反転層は形成されないため、エミッタ電極４４に対して正の電圧がコレクタ電極４１に印加されていても、縦型半導体装置２００はオフ状態となる。
【００４５】
誘電体層３３の材料としては、任意の誘電体を選択することができるが、例えば、酸化アルミニウム（Ａｌ2Ｏ3）としてもよい。好ましくは、誘電体層３３は、原子層堆積法（Ａｕｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。これにより、ゲートトレンチＧＴの側壁ＳＧに均一性の高い誘電体層３３を形成することができる。
【００４６】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４７】
本発明の縦型半導体装置およびその製造方法は、大電流動作が要求される電力素子に特に有利に適用される。
【符号の説明】
【００４８】
１０  半導体層、１１  コレクタ層、１２  ドリフト層、１３  ボディ層、１４  エミッタ層、２０  スイッチング部、２１  ゲート電極、３０  被覆層、３１  第１の被覆層、３２  第２の被覆層、３３  誘電体層、４１  コレクタ電極、４４  エミッタ電極、１００，２００  縦型半導体装置、ＥＴ  エミッタトレンチ、Ｆ１  裏面、Ｆ２  主表面、ＧＴ  ゲートトレンチ、ＳＧ  側壁、ＢＴ  底面。
【図１】
2014017291.tif 000003
【図２】
2014017291.tif 000004
【図３】
2014017291.tif 000005
【図４】
2014017291.tif 000006
【図５】
2014017291.tif 000007
【図６】
2014017291.tif 000008
【図７】
2014017291.tif 000009