(57)【要約】  【課題】ＩＧＺＯ−ＴＦＴの活性層をＤＣパルススパッタ装置により成膜する際の条件を調整することにより、高いオン電流とし得る薄膜トランジスタの製造方法を提供する。  【解決手段】スパッタ室３４内に配した基板１０上に、直接または他の層を介して、薄膜トランジスタの酸化物半導体層２０よりなる活性層をＤＣパルススパッタ装置を用いて成膜する。酸化物半導体層２０は酸化インジウムガリウム亜鉛を含む材料により成膜し、さらに、ＤＣパルススパッタ装置のカソード側に供給される電力を170Ｗ以下または300Ｗ以上に設定する。【選択図】図１
2014192264.tif 000002
【特許請求の範囲】
【請求項１】
真空チャンバー内に配した基板上に、直接または他の層を介し、酸化物半導体よりなる活性層をＤＣパルススパッタ装置を用いて成膜してなる、薄膜トランジスタの製造方法において、
前記活性層を酸化インジウムガリウム亜鉛を含む材料により成膜する際に、前記ＤＣパルススパッタ装置のカソード側に供給される電力を170Ｗ以下または300Ｗ以上に設定することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記チャンバー内に導入する主要な気体がアルゴンと酸素からなり、該アルゴンと該酸素の流量比が下記条件式（１）を満足するように設定することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
２％≦流量比率Ｆ      （１）
ここで、前記流量比率Ｆとは、酸素流量／（酸素流量＋アルゴン流量）により定義される。
【請求項３】
前記流量比率Ｆが下記条件式（２）を満足することを特徴とする請求項１または２記載の薄膜トランジスタの製造方法。
２％≦流量比率Ｆ≦５％      （２）
【請求項４】
前記気体を導入した後の真空チャンバー内の圧力が下記条件式（３）を満足するように設定することを特徴とする請求項１〜３のうちいずれか１項記載の薄膜トランジスタの製造方法。
０．０５Ｐａ≦真空チャンバー内の圧力Ｐ≦１．００Ｐａ      （３）
【請求項５】
前記活性層を酸化インジウムガリウム亜鉛を含む材料により成膜した後に、下記条件式（４）を満足するようにアニール処理を行うことを特徴とする請求項１〜４のうちいずれか１項記載の薄膜トランジスタの製造方法。
１００℃≦アニール処理の温度Ｔ≦３００℃      （４）
【請求項６】
前記活性層を、前記基板上にゲート電極、ゲート絶縁層、ならびにソース電極およびドレイン電極をこの順に形成した積層体上に積層することを特徴とする請求項１〜５のうちいずれか１項記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの活性層にアモルファス（非晶質）の酸化インジウムガリウム亜鉛（InGaZnO）を用いた薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴ（Thin-Film  Transistor）と称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO：商標登録第5451821号）））等の酸化物半導体をチャネル（活性層）に用いたものが注目されている。このようにInGaZnOを用いたＴＦＴは、アモルファスシリコンＴＦＴに比べて移動度が大きく、また、多結晶シリコンＴＦＴに比べて活性層の膜質の均一性が高いという優れた特徴を有している。
【０００３】
このようなアモルファスＩＧＺＯ膜を成膜する手法としては、スパッタ法、パルスレーザーデポジション法、塗布法等の種々の手法をとり得ることが知られているが、その中でも広い面積に亘って均一に成膜できることから、スパッタ法が最も実用化されている。
ところで、スパッタ法の一つの態様として、真空チャンバー内でグロー放電を生じさせるための電源をＤＣパルス電源としたＤＣパルススパッタ法が知られており、カソード上の異常放電（アーク）を防止できることから優れたスパッタ法として注目されている（下記非特許文献１を参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】“T. T. Trinh et al.,Appl. Phys. Lett. 100, 143502 (2012)”
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、アモルファスＩＧＺＯ膜の膜質は、それを活性層として用いたＩＧＺＯ−ＴＦＴ（ＩＧＺＯを活性層に用いたＴＦＴ：以下同じ）の電流電圧特性に大きな影響を与える。したがって、ＤＣパルススパッタ法を用いて駆動されるスパッタ装置（以下、ＤＣパルススパッタ装置と称する）によりアモルファスＩＧＺＯ膜を成膜する際には、それを活性層として用いるＩＧＺＯ−ＴＦＴが良好な特性を示し得るように、成膜条件を適切に設定する必要がある。
【０００６】
本発明はこのような事情に鑑みなされたものであり、ＩＧＺＯ−ＴＦＴの活性層をＤＣパルススパッタ装置により成膜する際の条件を調整することにより、高いオン電流が得られる薄膜トランジスタの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明に係る、薄膜トランジスタの製造方法は、
真空チャンバー内に配した基板上に、直接または他の層を介し、酸化物半導体よりなる活性層をＤＣパルススパッタ装置を用いて成膜してなる、薄膜トランジスタの製造方法において、
前記活性層を酸化インジウムガリウム亜鉛を含む材料により成膜する場合に、前記ＤＣパルススパッタ装置のカソード側に供給される電力を170Ｗ以下または300Ｗ以上に設定することを特徴とするものである。
【０００８】
また、前記チャンバー内に導入する気体がアルゴンおよび酸素からなり、該アルゴンと該酸素の流量比は下記条件式（１）を満足するように設定することが好ましい。
２％≦流量比率Ｆ      （１）
ここで、前記流量比率Ｆとは、酸素流量／（酸素流量＋アルゴン流量）により定義される。
【０００９】
さらに、上記条件式（１）に替えて下記条件式（２）を満足することがより好ましい。
２％≦流量比率Ｆ≦５％      （２）
【００１０】
また、前記気体を導入した後のチャンバー内の圧力が下記条件式（３）を満足するように設定することが好ましい。
０．０５Ｐａ≦チャンバー内の圧力Ｐ≦１．００Ｐａ      （３）
【００１１】
また、前記活性層を酸化インジウムガリウム亜鉛を含む材料により成膜した後に、下記条件式（４）を満足するようにアニール処理を行うことが好ましい。
１００℃≦アニール処理の温度Ｔ≦３００℃      （４）
【００１２】
また、前記活性層が、前記基板上にゲート電極、ゲート絶縁層、ならびにソース電極およびドレイン電極をこの順に形成した積層体上に積層されてなることが好ましい。
なお、上述した「前記チャンバー内に導入する気体がアルゴンと酸素」とは、主要な導入気体がアルゴンおよび酸素という意味であり、不純物等として他の気体を全く含まないということを意味するものではない。
【発明の効果】
【００１３】
本発明に係る薄膜トランジスタの製造方法によれば、薄膜トランジスタの活性層を成膜する材料を、アモルファスの酸化インジウムガリウム亜鉛を含む材料により構成しているので、この材料をアモルファスシリコンとした場合に比べて移動度を大きくすることができ、また、この材料を多結晶シリコンとした場合に比べて活性層の膜質の均一性を高くすることができる。
【００１４】
また、このように成膜する材料を酸化インジウムガリウム亜鉛とした場合に、ＤＣパルススパッタ装置のカソード側に供給される電源からの供給電力を170Ｗ以下または300Ｗ以上に設定している。
【００１５】
上記のように、スパッタ電源からのパワーを170Ｗ以下とするとスパッタによる成膜ダメージの小さいアモルファスＩＧＺＯ膜を形成することができるので、オン電流の大きいＩＧＺＯ−ＴＦＴが得られ、ＩＧＺＯ−ＴＦＴを用いて構成した回路の高速動作を実現することができる。また、スパッタ電源からの供給電力を300Ｗ以上とすると、スパッタされた粒子が十分なエネルギーを付与されているので、緻密なアモルファスＩＧＺＯ膜が形成され、上記170Ｗ以下とされた場合と同様に、ＩＧＺＯ−ＴＦＴを用いて構成した回路の高速動作を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】ＩＧＺＯ−ＴＦＴの素子構造の断面を示す模式図である。
【図２】ＤＣパルススパッタ装置のスパッタ電源から出力されたパルス波形を示す概略図である。
【図３】ＩＧＺＯ−ＴＦＴのゲート電圧−ドレイン電流特性を示すグラフである。
【図４】ＴＦＴの活性層の成膜方法を実施するための製造装置を示す概略図である。
【図５】酸素流量比率が２％の場合における、ＤＣパルス電源からの供給電力（パワー）とＩＧＺＯ−ＴＦＴのオン電流との関係を示すグラフである。
【図６】酸素流量比率が３％の場合における、ＤＣパルス電源からの供給電力（パワー）とＩＧＺＯ−ＴＦＴのオン電流との関係を示すグラフである。
【図７】酸素流量比率が４％の場合における、ＤＣパルス電源からの供給電力（パワー）とＩＧＺＯ−ＴＦＴのオン電流との関係を示すグラフである。
【図８】酸素流量比率が５％の場合における、ＤＣパルス電源からの供給電力（パワー）とＩＧＺＯ−ＴＦＴのオン電流との関係を示すグラフである。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態に係る薄膜トランジスタの製造方法を図面を用いて説明する。
【００１８】
図１は本実施形態の薄膜トランジスタの製造方法を用いて作成した薄膜トランジスタ素子１の構造を示すものである。
【００１９】
薄膜トランジスタ素子１を製造する際には、まず、基板１０上にゲート電極１２およびゲート絶縁膜１４を順次成膜し、次に、ゲート絶縁膜１４上にソース電極１６およびドレイン電極１８を成膜し、その上に酸化物半導体層（アモルファスＩＧＺＯ膜（活性層））２０を成膜する（一部はゲート絶縁膜１４上に成膜される）。これにより、図１に示すような、ボトムゲート型であり、かつボトムコンタクト型であるＴＦＴが製造される。
【００２０】
より具体的に説明すると、まず、プラスチック樹脂等の可撓性材料よりなる基板１０上に、Al、Mo、Ti、W、Ta、Cr、Cu等の金属をスパッタリングすることでゲート電極１２を形成し、このゲート電極１２上に、例えばオレフィン系の有機材料（オレフィン系ポリマー材料等）を、スピンコート法等を用いて塗布し、この後、所定の温度（例えば１３０℃）にてアフターベーキング処理を施すことにより３００ｎｍの厚さのゲート絶縁膜１４を形成し、そのゲート絶縁膜１４の上に、Al、Mo、Ti、W、Ta、Cr、Cu等の金属によってソース電極１６およびドレイン電極１８を形成する。
【００２１】
この後、ソース電極１６およびドレイン電極１８の上（チャネル領域２２においては、直接、ゲート絶縁膜１４の上）に、ＤＣパルススパッタ装置を用いるとともに、ＩｎＧａＺｎＯ４（ＩＧＺＯ）のスパッタターゲット（ＩＧＺＯの焼結体）をカソード電極部として用いることにより、アモルファスＩＧＺＯ膜２０を３０ｎｍの厚さに形成する。
【００２２】
なお、アモルファスＩＧＺＯ膜２０は、インジウム、ガリウムおよび亜鉛を含む酸化物半導体膜であり室温環境下で形成する。ＩＧＺＯターゲットにおける、インジウム、ガリウム、亜鉛および酸素の組成比は、例えば1:1:1:4とする。
【００２３】
ところで、本実施形態の薄膜トランジスタの製造方法においては、ＤＣパルススパッタ装置を用いて、アモルファスＩＧＺＯ膜２０をスパッタ成膜する場合に、ＤＣパルススパッタ装置のカソード側に供給されるＤＣパルス電源からの供給電力（以下、単にパワーとも称する）は、１７０Ｗ以下、または、３００Ｗ以上となるように設定されている。
【００２４】
このようにＤＣパルス電源のパワーを１７０Ｗ以下に設定した場合、スパッタによるアモルファスＩＧＺＯ膜２０の成膜ダメージが小さいものとなり、それによりオン電流の大きいＩＧＺＯ−ＴＦＴが得られる。また、ＤＣパルス電源のパワーを３００Ｗ以上とした場合には、スパッタによりターゲットからたたき出された粒子が十分なエネルギーを持つことで、緻密なアモルファスＩＧＺＯ膜が形成され、それによりオン電流の大きいＩＧＺＯ−ＴＦＴが得られる。したがって、本実施形態によって製造されたＩＧＺＯ−ＴＦＴは大きいオン電流が得られ、回路の高速動作に寄与することができる。
【００２５】
また、ＤＣパルススパッタ装置のＤＣパルス電源からの供給電力に係るＤＣパルスの周波数は、例えば１００ｋＨｚ、反転時間は、例えば３．７μｓ程度に設定する。ここで、ＤＣパルス電源から出力されるパルス波形の一例を図２に示す。
【００２６】
図２において、横軸は時間、縦軸は電圧を示すものである。負電圧パルスの列中において所定間隔毎に正電圧パルスが配された、バイポーラパルスと称されるパルス列であり、パルス列の全てが負電圧パルスとされる場合よりも安定した放電を継続させることが可能となる。なお、ＤＣパルスの波形としては種々の態様を採用することが可能であり、例えば、バイポーラ型に替えてユニポーラ型のパルス波形とすることも可能である。
【００２７】
さらに、ＤＣパルススパッタ装置のスパッタ室３４内を一旦１０−５Ｐａ程度まで真空引きし、この後、スパッタ室３４内にアルゴンと酸素を下記条件式（Ａ）（請求項４の条件式（３）に対応する）を満足する圧力程度となるまで、好ましくは０．２Ｐａ程度となるまで導入する。
０．０５Ｐａ≦真空チャンバー内の圧力Ｐ≦１．００Ｐａ      （Ａ）
【００２８】
なお、スパッタ室３４内の上記ガス（アルゴンと酸素）の圧力を０．０５Ｐａよりも小さい値とすると、スパッタ室３４内のアルゴンや酸素の絶対量が少なくなり過ぎ、ＩＧＺＯ膜２０を形成する時間が長くなる結果、製造効率が悪化する。一方、スパッタ室３４内の上記ガスの圧力を１．００Ｐａよりも大きい値とすると、酸素の導入量が大きくなり過ぎ、しきい値電圧のシフトが大きくなる。
【００２９】
また、この際に、アルゴンと酸素の導入比率を、アルゴンと酸素の合計ガス流量に対する酸素ガス流量の比率Ｆによって示すと、下記条件式（Ｂ）（請求項２の条件式（１）に対応する）に示すようになる。
２％≦流量比率Ｆ      （Ｂ）
【００３０】
さらに、上記条件式（Ｂ）に替えて下記条件式（Ｃ）（請求項３の条件式（２）に対応する）を満足することが好ましい。
２％≦流量比率Ｆ≦５％      （Ｃ）
【００３１】
すなわち、上記比率Ｆが小さくなり過ぎても大きくなり過ぎてもＴＦＴのON/OFF切替がうまくいかなくなる。
【００３２】
詳述すれば、上記比率Ｆが小さくなり過ぎると、電圧を加えた場合に、しきい値電圧のシフトが大きくなり、特性が安定しなくなる。すなわち、図３（ＩＧＺＯ−ＴＦＴのゲート電圧−ドレイン電流特性を示す（ドレイン電圧は１０Ｖ））からも明らかなように、上記比率Ｆが０％の場合はもとより、１％の場合であってもゲート電圧が負となった場合に、ドレイン電流が０まで落ちきらず、ＴＦＴとして機能させることが難しくなる。
【００３３】
一方、上記比率が大きくなり過ぎると、ゲート電圧０Ｖ付近におけるON/OFFしきい値電圧のシフトが大きくなり過ぎるという問題が発生する。
【００３４】
したがって、ＴＦＴの機能を良好なものとするためには、上記比率Ｆを小さ過ぎず、かつ大き過ぎない程度の、丁度よい範囲に設定することが好ましい。
すなわち、丁度よい範囲としては、前述した条件式（Ｂ）を満足する、２％以上１０％以下の範囲となり、さらに好ましくは、前述した条件式（Ｃ）を満足する、２％以上５％以下の範囲となる。
【００３５】
また、前述したアモルファスＩＧＺＯ膜２０においては、その成膜後に下記条件式（Ｄ）（請求項５の条件式（４）に対応する）を満足する範囲の温度でアニール処理を行うことが好ましい。
１００℃≦アニール処理の温度Ｔ≦３００℃      （Ｄ）
【００３６】
なお、このアニール処理が１００℃未満である場合には、ＴＦＴのON-OFF特性が大きく劣化する虞があり、一方、このアニール処理が３００℃より大きくなると、基板１０、特にプラスチックを基板材料とした場合にその基板１０に大きな損傷を与える虞がある。
【００３７】
このような観点から、上記アニール処理は、上記範囲の中でも２００℃以上、３００℃以下とすることが、より好ましい。
なお、上記アニール処理は大気環境中で行えば十分であるので、設備の簡素化を図ることができ、例えば、ホットプレート等を用いて実施可能である。さらに、クリーンオーブン等を用いて行ってもよい。
【００３８】
図４は、上記薄膜トランジスタ素子１の活性層を製造するためのＤＣパルススパッタ装置１００を概念的に示す概略図である。
このＤＣパルススパッタ装置１００は、ロードロック室３２およびスパッタ室３４からなる真空チャンバー３０と、この真空チャンバー３０内に配されたターゲットを構成するカソード部５２およびこのカソード部５２にパルス電力を供給するＤＣパルス電源部５６と、この真空チャンバー３０を真空引きするロータリーポンプ３６およびターボ分子ポンプ３８と、アルゴン（Ａｒ）および酸素（Ｏ２）をスパッタ室３４に導入するマスフロー４２、４４と、構成各部を接続する配管４０ａ、ｂ、ｃを備えている。
【００３９】
なお、ロードロック室３２とは、スパッタ室３４を大気に開放しないことを目的として設けられた真空室であり、スパッタ室３４とはゲートバルブ３２ａで仕切られており、ロードロック室３２において処理前、処理後の基板１０の出し入れを行うようにすることで、スパッタ室３４を高真空の状態に保持することができる。
【００４０】
この装置１００を用いた処理は次のようにして行われる。
まず、ゲートバルブ３２ａを開放にした状態で、ロータリーポンプ３６を用い、配管４０ａを介して、ロードロック室３２とスパッタ室３４を粗引きし、次に、ゲートバルブ３２ａを閉じた状態で、ターボ分子ポンプ３８を用い、配管４０ｂを介して、スパッタ室３４のみを、例えば１０−５Ｐａ程度の高真空状態まで排気する。
【００４１】
次に、マスフロー４２、４４および配管４０ｃを介して、スパッタガスとしてのアルゴン、および酸素をスパッタ室３４に導入して、スパッタ室３４内の圧力を上記条件式（Ａ）の範囲、例えば０．２Ｐａ程度とする。
【００４２】
この後、基板ホルダー５４に予め取り付けてある基板１０（その上にゲート電極１２、ゲート絶縁膜１４、ソース電極１６およびドレイン電極１８を予め形成しておくことが可能である）に対向させて配したカソード部５２にＤＣパルス電源部５６からの直流パルス電力を供給し、このカソード部（ターゲット）５２からのイオン化されたスパッタ粒子を、ソース電極１６およびドレイン電極１８（中央部はゲート絶縁膜１４）上に堆積させる。これにより上述したアモルファスＩＧＺＯからなる酸化物半導体層２０が成膜される。
【００４３】
上記ＤＣパルス電源部５６は、具体的には、直流電源と、直流電源からの直流出力（スパッタ電力）をスイッチング素子の開閉によりパルス化するパルス発生回路と、このスイッチング素子を用いてパルスの周期およびパルス幅を制御するとともに、スパッタ電力の供給、停止を行うパルス制御回路とを備えている。上記パルス制御回路には、スパッタ電力の供給中断時間の長さを制御するタイマーが設けられている。また、上記パルス発生回路の陰極側出力端部がカソード部５２に接続され、その一方、陽極側出力端部が導電材料にて形成された真空チャンバー３０に接続され、接地されている。
【００４４】
なお、上記本実施形態に係る薄膜トランジスタの製造方法においては種々の態様の変更が可能である。
例えば、上記実施形態に係る薄膜トランジスタの製造方法においては、基板１０上に、ゲート電極１２およびゲート絶縁膜１４を順次積層形成しているが、例えば可撓性基板上にＴＦＴ構造を形成する場合に、一旦他の基板上にＴＦＴ構造を形成した後、このＴＦＴ構造をその基板から剥離し、可撓性基板上に転設してもよい。
【００４５】
また、ゲート電極１２等の下部に位置する層が基板１０を兼ねるようにしてもよい。
また、上記実施形態においては、基板１０としてプラスチック樹脂等の可撓性材料を用いているが、これをガラス材料に替えてもよい。
また、上記実施形態においては、スパッタ室３４内に導入するスパッタガス（放電ガス）としてＡｒを用いているが、これに替えて、ＨｅやＮｅ等のその他の希ガスや窒素ガスを用いることが可能である。
【００４６】
また、上記実施形態に示されたものは、基板を兼用する、あるいは基板側に位置するゲート電極１２上に、ゲート絶縁膜１４と、ソース／ドレイン電極１６、１８と酸化物半導体層２０を順次積層するように構成される、ボトムゲート−ボトムコンタクト型のＴＦＴを製造する方法であるが、本発明に係る薄膜トランジスタの製造方法はこれに限られるものではなく、ボトムゲート−トップコンタクト型のＴＦＴ、トップゲート−ボトムコンタクト型のＴＦＴさらにはトップゲート−トップコンタクト型のＴＦＴを製造する各方法に適用することが可能である。
【００４７】
ここで、トップゲート型のＴＦＴとは、ゲート電極の下にゲート絶縁膜およびアモルファスＩＧＺＯ膜がこの順で形成されたＴＦＴであり、ボトムゲート型のＴＦＴとは、ゲート電極の上にゲート絶縁膜およびアモルファスＩＧＺＯ膜がこの順に形成されたＴＦＴである。また、トップコンタクト型のＴＦＴとは、ソース電極とドレイン電極がアモルファスＩＧＺＯ膜よりも上に位置するＴＦＴであり、ボトムコンタクト型のＴＦＴとは、ソース電極とドレイン電極がアモルファスＩＧＺＯ膜よりも下に位置するＴＦＴである。なお、上記上下の方向は、基板を基準とし、この基板上に成膜されていく方向を上側、その反対方向を下側とする。
【００４８】
以下、本発明の実施例に係る薄膜トランジスタの製造方法について説明する。
【実施例】
【００４９】
＜サンプル作製＞
ゲート電極１２を兼ねた高ドープシリコン基板１０上にＳｉＯ２熱酸化膜からなるゲート絶縁膜１４をシリコンの熱酸化により１００ｎｍの厚さに形成し、また、そのゲート絶縁膜１４上に、Alによりソース電極１６およびドレイン電極１８を形成した。次に、ＤＣパルススパッタ装置１００のカソード部５２として設置されているＩｎＧａＺｎＯ４スパッタターゲットを用いて、ＤＣパルススパッタ法によるスパッタ処理を行って、ゲート絶縁膜１４、ソース電極１６およびドレイン電極１８上に、アモルファスＩＧＺＯ膜（酸化物半導体層）２０を３０ｎｍの厚さに成膜した。
【００５０】
その後、ホットプレートを用いて、大気中で２００℃、１時間のアニール処理を行った。このようにしてＩＧＺＯ−ＴＦＴのサンプルを作製した。作製したＩＧＺＯ−ＴＦＴはボトムゲート−ボトムコンタクト構造であり、チャネル長は８０μｍ、チャネル幅は１３０μｍとなるように作製した。
【００５１】
なお、ここで用いたＩＧＺＯ−ＴＦＴのアモルファスＩＧＺＯ膜２０の成膜条件は、ＤＣパルス電源（周波数１００ｋＨｚ、反転時間：３．７μｓ）のパワーは１２５Ｗ、アルゴンと酸素の全ガスを導入した後のスパッタ室３４内の圧力は０．２Ｐａ、スパッタ室３４内に導入する全ガスの流量（アルゴンと酸素の流量を加えたもの）に対する酸素の流量の比率Ｆ｛（酸素流量/全ガス流量）×１００％｝は２％である。
【００５２】
ここで、電圧−電流特性の測定は、半導体パラメータアナライザを用いて実施した。
また、オン電流（Ｉｏｎ）をゲート電圧（Ｖｇ）が２０Ｖ、ドレイン電圧（Ｖｄ）が１０Ｖの時のドレイン電流と定義すると、Ｉｏｎは１２０μＡであった。同様に、ＤＣパルス電源のパワーを順次１２５Ｗ、１５０Ｗ（酸素流量比率Ｆが２％と３％の場合のみ）、１７０Ｗ、２００Ｗ、３００Ｗおよび４００Ｗと変化させ、また、各パワーにおいて、酸素流量比率Ｆを２％、３％、４％、５％と順次変化させて各々ＩＧＺＯ−ＴＦＴのサンプルを作製した。
【００５３】
＜サンプルの測定結果＞
各ＩＧＺＯ−ＴＦＴサンプルについて、ＤＣパルス電源のパワーとオン電流との関係を測定し、その測定結果を図５、６、７、８に示す。
すなわち、図５は酸素流量比率が２％の場合におけるＩＧＺＯ−ＴＦＴのＤＣパルス電源のパワーとオン電流との関係を示すものであり、図６は酸素流量比率が３％の場合におけるＩＧＺＯ−ＴＦＴのＤＣパルス電源のパワーとオン電流との関係を示すものであり、図７は酸素流量比率が４％の場合におけるＩＧＺＯ−ＴＦＴのＤＣパルス電源のパワーとオン電流とを示すものであり、図８は酸素流量比率が５％の場合におけるＩＧＺＯ−ＴＦＴのＤＣパルス電源のパワーとオン電流との関係を示すものである。
【００５４】
図５、６、７、８から明らかなように、オン電流（Ｉｏｎ）は、酸素流量比率Ｆの大小に拘わらず、ＤＣパルス電源のパワーが１７０Ｗから３００Ｗの間で低レベル領域となることから、その範囲を避けて、ＤＣパルス電源のパワーを１７０Ｗ以下、または、３００Ｗ以上にすることで、高いオン電流とし得るＩＧＺＯ−ＴＦＴを得ることができる。
【符号の説明】
【００５５】
１        薄膜トランジスタ素子（ＴＦＴ素子）
１０      基板
１２      ゲート電極
１４      ゲート絶縁膜
１６      ソース電極
１８      ドレイン電極
２０      酸化物半導体層（アモルファスＩＧＺＯ膜）
３０      真空チャンバー
３２      ロードロック室
３２ａ      ゲートバルブ
３４      スパッタ室
３６      ロータリーポンプ
３８      ターボ分子ポンプ
４０ａ、ｂ、ｃ      配管
４２、４４      マスフロー
５２      カソード部
５４      基板ホルダー
５６      ＤＣパルス電源部
１００    ＤＣパルススパッタ装置
【図１】
2014192264.tif 000003
【図２】
2014192264.tif 000004
【図３】
2014192264.tif 000005
【図４】
2014192264.tif 000006
【図５】
2014192264.tif 000007
【図６】
2014192264.tif 000008
【図７】
2014192264.tif 000009
【図８】
2014192264.tif 000010