(57)【要約】【課題】ＰＬＬ回路を用いることなく、簡単な回路構成で、光源の輝度を安定させることができる光源制御装置およびバックライト装置を提供する。【解決手段】光源制御装置１０は、基準クロック信号をカウントしてＶｓｙｎｃ(同期信号)によってリセットされる第１カウンタ１１と、このカウンタ１１からの出力を光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによってパルス信号を出力する第２比較器１２とからなる第１パルス生成回路１３と、この第１パルス生成回路と同じ構成を有する第２パルス生成回路１６を備えている。そして、第１、または第２パルス生成回路１３，１６へのＶｓｙｎｃの入力を、Ｖｓｙｎｃの周期が短くなった際にスイッチ１７によって切り換えたり、あるいは、同期信号毎の入力ごとにスイッチ１７で交互に切り換えている。【選択図】図２
2014021356.tif 000002
【特許請求の範囲】
【請求項１】
同期信号に応じて映像を表示する表示部に対して、該表示部を照明する光源をパルス信号でオン／オフすることによって、前記光源の輝度を調整する光源制御装置であって、
２組のパルス生成回路とスイッチング回路とを備え、それぞれのパルス生成回路は、基準クロック信号をカウントし前記同期信号によりリセットされるカウンタと、該カウンタからの出力を前記光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによって前記パルス信号を出力する比較器とからなり、前記スイッチング回路は、前記同期信号をいずれか一方の前記パルス生成回路に入力することを特徴とする光源制御装置。
【請求項２】
前記スイッチング回路は、前記２組のパルス生成回路への前記同期信号の入力を、該同期信号の周期が短くなった際に、他方のパルス生成回路に切り換えることを特徴とする請求項１に記載の光源制御装置。
【請求項３】
前記スイッチング回路は、前記２組のパルス生成回路への同期信号の入力を、前記同期信号の入力毎に交互に切り換えることを特徴とする請求項１に記載の光源制御装置。
【請求項４】
前記２組のパルス生成回路の一方のパルス生成回路は、前記光源のオン期間が所定の期間よりも長く設定された場合に、前記カウンタからの出力を前記光源のオフ期間に基づいて設定されたカウント値のみと比較することによって前記パルス信号を出力するモードを有することを特徴とする請求項１に記載の光源制御装置。
【請求項５】
請求項１から４のいずれか１に記載の光源制御装置を備えたことを特徴とするバックライト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源制御装置およびバックライト装置に関し、詳しくは、垂直同期信号の変動の影響を軽減した光源制御装置およびバックライト装置に関する。
【背景技術】
【０００２】
液晶表示装置は、表示部となる液晶を背面から照射するバックライトを有している。このバックライトは、常にバックライトの出力の１００％の明るさで表示部を照射しているのではなく、例えば、映像信号をバックライト光源の配置に応じて水平方向にｍ分割、垂直方向にｎ分割し、さらにその分割された各映像信号の平均輝度（ＡＰＬ（Average Picture Level））の高低に応じて、各バックライト光源のインバータのデューティ比を制御して明るさ調整するといったエリアアクティブ輝度制御などが行われている。
【０００３】
そして、バックライト光源のインバータのデューティ比を制御するために、従来は、ＰＷＭのオン／オフ期間をカウントする回路が、バックライトの輝度を制御する単位である各チャンネルに対して１つしか設けられていなかった。図８は、従来の光源制御装置における回路構成を示す図である。
【０００４】
図８において、光源制御装置は、カウンタ１１１、比較器１１２を備えている。カウンタ１１１は、基準クロック信号（以下、「クロック」という。）をカウント（計数）するものであり、Ｖｓｙｎｃ(垂直同期信号)の入力によってカウント値がゼロにリセットされるとともに、新たなカウントを始める。カウンタ１１１のカウント値は比較器１１２に出力される。比較器１１２には、所定のデューティ比の値（デューティ値）が入力され、カウンタ１１１からの出力が所定のデューティ値に相当するカウント値になった際に、出力が“１”になり、カウンタ１１１から入力されるカウント値がゼロになった際に、出力が“０”となるように構成されている。
【０００５】
図９は図８の光源制御装置の動作を説明するための図である。図９では後寄せ点灯の場合を示している。クロック（Ａ）がカウンタ１１１に入力され、カウンタ１１１のカウント値（Ｃ）は、例えばｔ１の時点でＶｓｙｎｃ（Ｂ）の入力（ここでは、入力パルスの立下り）によりリセットされ、カウント値がゼロになるとともに新たなカウントを始める。ここで、Ｖｓｙｎｃ（Ｂ）は、通常、クロック（Ａ）と同期しており、所定クロック数ごとに出力されるようになっている。以下の説明では、例えば、１０００クロックごとにＶｓｙｎｃが出力されるものとする。
【０００６】
比較器１１２には所定のデューティ値が入力される。例えば、オン期間が１０％のデューティ値が比較器１１２に入力された場合、比較器１１２の出力（Ｄ）は、カウンタ１１１からのカウント値が、オフ期間となる９０％に相当するカウント値、すなわち９００（＝１０００×０．９）のカウント値になった時点ｔ２で、出力が“１”となり、カウンタ１１１がＶｓｙｎｃ（Ｂ）の入力によってリセットされ、カウント値がゼロになった時点ｔ３で出力が“０”となるように構成されている。
【０００７】
したがって、Ｖｓｙｎｃ（Ｂ）は、通常、クロック（Ａ）の所定クロック数ごとに出力されている場合、あるいは、Ｖｓｙｎｃの周期ごとに一定数のクロックが出力されている場合は、比較器１１２の出力（Ｄ）は、設定されたデューティ値に応じたパルス信号を出力することになる。
【０００８】
しかしながら、例えば、ＶＴＲやＤＶＤ出力のような非標準映像の場合や、映像ボケを低減するためにフレームレートを倍速変換あるいは４倍速変換するような場合には、Ｖｓｙｎｃの周期が変動することがある。図９（Ｅ）で示すように、Ｖｓｙｎｃ（Ｅ）が遅れてカウンタ１１１に入力された場合、比較器１１２の出力（Ｇ）は、カウント値（Ｆ）が９００になった時点ｔ２で“１”となり、カウンタ１１１がＶｓｙｎｃ（Ｅ）によりリセットされた時点ｔ４で出力が“０”となる。したがって、比較器１１２の出力（Ｇ）の出力は、時点ｔ２から時点ｔ４までのパルス信号となり、Ｖｓｙｎｃが遅れた場合には、オン期間でのパルス信号は設定されたデューティ値よりも大きなものなってしまう。
【０００９】
さらに、図９（Ｈ）で示すように、Ｖｓｙｎｃ（Ｈ）が早まって、カウンタのカウント値（Ｉ）が９００になるまでに、カウンタ１１１にＶｓｙｎｃが入力された場合には、カウンタ１１１がリセットされるため、比較器１１２の出力（Ｊ）は“１”となることがなく、パルス信号を出力されないといった問題が生じる。この場合、光源のデューティ値が設定されているにもかかわらず、バックライト光源は全く点灯されないことになる。
【００１０】
このように、従来の光源制御装置では、クロック数を元にしてＰＷＭのオン期間とオフ期間を制御しているが、非標準入力映像や倍速変換処理あるいは４倍速変換処理などの影響でＶｓｙｎｃの周期を一定に保つことができず、Ｖｓｙｎｃの周期内のクロック数が変動した場合には、ＰＷＭによるパルス幅が変動してしまうという問題があった。特に、バックライトが低輝度で駆動される際、すなわち、オン期間のデューティ値が小さくなる際に、パルス幅の変動によって、画面のちらつきが大きく不安定になるという問題があった。
【００１１】
このため、従来の光源制御装置では、例えば、特許文献１あるいは特許文献２に開示されているように、ＰＬＬ（Phase-locked loop）回路を用いて、Ｖｓｙｎｃ周期の変動を抑えたり、または、Ｖｓｙｎｃ周期内のクロックパルス周期をＶｓｙｎｃに追従させたりすることによって、Ｖｓｙｎｃ周期内のクロックパルス数を一定に近づけていた。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１１−９７０１号公報
【特許文献２】特開２００８−１３９４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ＰＬＬ回路を用いることにより、Ｖｓｙｎｃの変動があった場合でも、Ｖｓｙｎｃ周期内のクロックパルス数は一定値になるため、所定のデューティ値に応じたＰＷＭパルスを得ることができるが、回路規模が大きくなってしまうという問題が生じる。
【００１４】
本発明は、これらの実情に鑑みてなされたものであり、ＰＬＬ回路を用いることなく、簡単な回路構成で、光源の輝度を安定させることができる光源制御装置およびバックライト装置を提供することをその目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の第１の技術手段は、同期信号に応じて映像を表示する表示部に対して、該表示部を照明する光源をパルス信号でオン／オフすることによって、前記光源の輝度を調整する光源制御装置であって、２組のパルス生成回路とスイッチング回路とを備え、それぞれのパルス生成回路は、基準クロック信号をカウントし前記同期信号によりリセットされるカウンタと、該カウンタからの出力を前記光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによって前記パルス信号を出力する比較器とからなり、前記スイッチング回路は、前記同期信号をいずれか一方の前記パルス生成回路に入力することを特徴としたものである。
【００１６】
第２の技術手段は、第１の技術手段において、前記スイッチング回路は、前記２組のパルス生成回路への前記同期信号の入力を、該同期信号の周期が短くなった際に、他方のパルス生成回路に切り換えることを特徴としたものである。
【００１７】
第３の技術手段は、第１の技術手段において、前記スイッチング回路は、前記２組のパルス生成回路への同期信号の入力を、前記同期信号の入力毎に交互に切り換えることを特徴としたものである。
【００１８】
第４の技術手段は、第１の技術手段において、前記２組のパルス生成回路の一方のパルス生成回路は、前記光源のオン期間が所定の期間よりも長く設定された場合に、前記カウンタからの出力を前記光源のオフ期間に基づいて設定されたカウント値のみと比較することによって前記パルス信号を出力するモードを有することを特徴としたものである。
【００１９】
第５の技術手段は、第１から４のいずれか１の技術手段である光源制御装置を備えたことを特徴としたものである。
【発明の効果】
【００２０】
本発明によれば、カウンタと比較器とからなるパルス生成回路を２組設け、カウンタからの出力を光源のオン期間およびオフ期間に基づいて設定されたカウント値と比較することによってパルス信号を出力しているため、Ｖｓｙｎｃの周期の変動があった場合でも、設定されたデューティ値に近いパルス信号を出力できる。このため、光源の輝度を安定させることができ、画面のちらつきを防止することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係るバックライト装置を備えた表示装置を示す図である。
【図２】本発明に係る光源制御装置の一構成例を示す図である。
【図３】図２の光源制御装置の動作の一例を説明するための図である。
【図４Ａ】図２の光源制御装置の動作の一例を示すフローチャートである。
【図４Ｂ】図４Ａのフローチャートの続きである。
【図５】図２の光源制御装置の動作の他の例を説明するための図である。
【図６】図２の光源制御装置の一動作モードにおける構成を示す図である。
【図７】図６の光源制御装置の動作を説明するための図である。
【図８】従来の光源制御装置における回路構成を示す図である。
【図９】図８の光源制御装置の動作を説明するための図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照しながら、本発明の光源制御装置およびバックライト装置に係る好適な実施の形態について説明する。図１は、本発明に係るバックライト装置を備えた表示装置を示す図である。
【００２３】
表示装置１００は、映像信号処理部１０１、液晶制御部１０２、液晶パネル１０３、バックライト制御部１０４、バックライト１０５などを備えている。表示装置１００は、例えばテレビジョン受像機やパソコンに用いられるディスプレイ装置などである。液晶パネル１０３は、本発明の表示部に相当し、液晶層とこの液晶層に走査信号及びデータ信号を印加するための走査電極及びデータ電極とによって形成され、印加電圧により透過率が変化する複数の液晶素子を有する周知のアクティブマトリクス型の液晶パネルである。
【００２４】
映像信号処理部１０１は、図示しないアンテナによって受信されるテレビジョン放送や図示しない外部入力端子から入力される映像コンテンツなどに含まれた映像信号を受信し、該映像信号に基づいてＶｓｙｎｃ（垂直同期信号）やＨｓｙｎｃ（水平同期信号）などを生成する。そして、映像信号、ＶｓｙｎｃおよびＨｓｙｎｃは、映像信号処理部１０１から液晶制御部１０２に入力される。また、映像信号処理部１０１は、Ｖｓｙｎｃ、Ｈｓｙｎｃ、および、後述するデューティ値をバックライト制御部１０４に入力する。
【００２５】
ここで、映像信号処理部１０１は、例えば、テレビジョン放送の映像信号の周波数である６０Ｈｚの倍速の１２０Ｈｚの駆動周波数のＶｓｙｎｃを生成する。そして、映像信号処理部１０１は、表示装置１００における動きボケを改善するために、フレームレート変換（ＦＲＣ）を行う場合は、複数フレームの映像信号から検出される動きベクトルに基づいて補間画像を生成し、その２フレームの間に挿入した映像信号を液晶制御部１０２に出力する。なお、１フレームの画像を液晶制御部１０２に２回ずつ出力してもよい。
【００２６】
液晶制御部１０２は、映像信号処理部１０１から入力される映像信号とＶｓｙｎｃおよびＨｓｙｎｃとに基づいて、液晶パネル１０３の液晶素子を構成する走査電極（ゲート電極）およびデータ電極（ソース電極）を駆動させる。具体的には、液晶制御部１０２は、Ｖｓｙｎｃの受信後、１ライン目に対応するＨｓｙｎｃに応じて走査電極にゲート信号を出力するとともに、１ライン目に対応する映像信号をデータ電極に順次出力する。これにより、１ライン目の液晶素子に対して水平方向に順に映像信号が書き込まれる。その後、液晶制御部１０２は、２ライン目に対応するＨｓｙｎｃが入力されると、２ライン目の走査電極にゲート信号を出力し、２ライン目に対応する映像信号をデータ電極に順次出力する。その後も同様の処理が繰り返されることにより、液晶パネル１０３の全画面に映像が表示される。
【００２７】
このとき、液晶制御部１０２は、映像信号処理部１０１から入力される像信号に基づいて液晶パネル１０３の各画素に対応する液晶素子各々への印加電圧を制御することにより、液晶素子各々のバックライト１０５からの照明の透過率を変化させ、液晶素子各々に対応する画素の表示階調を制御する。
【００２８】
バックライト１０５は、液晶パネル１０３の背面に配置され、液晶パネル１０３を背後から照明するものであり、例えば、液晶パネル１０３の水平方向に並設された複数のＬＥＤ（発光ダイオード）１０６からなる複数のＬＥＤ光源Ｌ１〜Ｌ６を含んでいる。ここで、ＬＥＤ光源Ｌ１〜Ｌ６のそれぞれは、同期して輝度を制御しうる単位となるものであり、チャンネルと呼ばれる。そして、バックライト全体を単純に点滅させる場合は、液晶パネル１０３への映像全体の書き込みに同期させて、すべてのＬＥＤ光源Ｌ１〜Ｌ６がＶｓｙｎｃに同期して点滅するようにすればよいが、バックライトを単純に点滅させるだけでは、液晶の遷移状態が強調され、これが画像内の移動体のゴーストとして視認されるようになる。
【００２９】
特に線分を移動したような場合には、線分が２重、３重に見える尾引き現象として視認され、著しく表示品質を低下させる原因になっている。そこで、このようなゴースト対策として、バックライトを複数分割して映像信号の書き込みに同期させて各分割領域の光源を点滅させるスキャンバックライト方式が用いられている。そして、スキャンバックライトを行う場合は、バックライト制御部１０４は、Ｖｓｙｎｃの入力から所定数のＨｓｙｎｃが入力されるごとに、ＬＥＤ光源Ｌ１〜Ｌ６の点灯及び消灯を切り替えている。なお、図１では、バックライト光源の配置を水平方向に分割しているが、さらに垂直方向に分割するようにしてもよい。また、光源としてはＬＥＤに限らず、冷陰極線管を用いたものでも構わない。
【００３０】
本発明に係る光源制御装置は、同期信号に応じて映像を表示する表示部に対して、この表示部を照明する光源をＰＷＭパルス信号によってオン／オフするものであるが、このＰＷＭパルス信号は、ＶｓｙｎｃとＨｓｙｎｃに同期している必要がある。以下の例では、同期信号としてＶｓｙｎｃを例に説明するが、同期信号はＨｓｙｎｃであってもよい。
【００３１】
図２は、本発明に係る光源制御装置の一構成例を示す図である。光源制御装置１０はバックライト制御部１０４に設けられており、バックライト１０５の各チャンネルを構成するＬＥＤ光源Ｌ１〜Ｌ６を、Ｖｓｙｎにほぼ同期させてＰＷＭ制御を行うためのものであり、第１カウンタ１１、第１比較器１２からなる第１パルス生成回路１３と、第２カウンタ１４、第２比較器１５からなる第２パルス生成回路１６と、スイッチ１７、および、加算器１８を備えている。また、光源制御装置１０へは、映像信号処理部１０１から、クロック、Ｖｓｙｎｃ、Ｈｓｙｎｃ、および、デューティ値が入力される。
【００３２】
第１パルス生成回路の第１カウンタ１１は、入力されたクロックをカウントするものであり、スイッチ１５を介して入力されるＶｓｙｎｃによってリセットされることにより、カウント値ゼロからのカウントを開始する。第１比較器１２には、ＬＥＤ光源をＰＷＭ制御する際のデューティ値が入力され、第１比較器１２は、第１カウンタ１１からのカウント出力値を所定の値と２回比較することにより、デューティ値に見合ったパルス信号を出力するようになっている。具体的には、例えば、通常、１０００クロックごとにＶｓｙｎｃが出力されている際に、オン期間が１０％のデューティ値が入力された場合、第１比較器１２は、第１カウンタ１１からのカウント値が、オフ期間となる９０％に相当するカウント値、すなわちカウント値９００（＝１０００×０．９）と比較し、９００のカウント値になった時点で“１”を出力する。
【００３３】
さらに、第１比較器１２は、第１カウンタ１１の出力がオン期間とオフ期間を合計した期間に相当するカウント値、すなわち、Ｖｓｙｎｃの１周期である１０００クロックになったかどうかを比較し、第１カウンタ１１からのカウント値が１０００となった時点で“０”を出力する。
【００３４】
ここで、第１比較器１２は、第１カウン１１からの出力がオフ期間に相当する９００クロックとなって、“１”を出力した後、第１カウンタ１１をリセットし、さらに第１カウンタ１１からのカウント値が１００（＝１０００−９００）クッロックとなった時点で、“０”を出力するように構成してもよい。すなわち、第１カウンタの出力が、ＬＥＤ電源のオフ期間とオン期間に基づいて設定されたカウント値と２回比較することによりパルス信号を出力している。第２パルス生成回路１６の構成と機能については、第１パルス生成回路１３と同じであるため、その説明を省略する。なお、クロックは第１カウンタ１１および第２カウンタ１２の両者に常に入力され、デューティ値は第１比較器１１１と第２比較器１１５の両者に常に入力される。
【００３５】
スイッチ１７は、Ｖｓｙｎｃ（垂直同期信号）を、第１カウンタ１１あるいは第２カウンタ１４のいずれか一方に入力するために、入力先を切り替えるためのものであって、詳細については後述する。また、加算器１８は、第１パルス生成回路１３および第２パルス生成回路１６から出力されたパルス信号を加算（ＯＲ出力）している。加算されたパルス信号は、光源制御装置１０の出力としてバックライト１０５を駆動するトランジスタ等に出力される。
【００３６】
次に、図２の光源制御装置の動作の一例について説明する。図３は、図２の光源制御装置の動作の一例を説明するための図である。図３では後寄せ点灯の場合を示している。クロック（Ａ）が第１カウンタ１１および第２カウンタ１４に入力されており、カウンタ１１は、例えば、時点ｔ１でＶｓｙｎｃ（Ｂ）が入力されるとリセットされ、カウント値がゼロからカウントされる。ここで、Ｖｓｙｎｃ（Ｂ）は、通常、クロック（Ａ）の１０００クロックごとに出力され、設定されたデューティ値は１０％であるとする。
【００３７】
そして、第１比較器１２は第１カウンタのカウント値（Ｃ）がオフ期間に相当する９００になった時点ｔ２で“１”を出力し、さらに、第１カウンタのカウント値（Ｃ）が１０００になった時点ｔ２で“０”を出力する。これにより、第１比較器１２は、デューティ値１０％に相当するｔ２からｔ３までのパルス信号を発生する。一方、第１カウンタ１１はＶｓｙｎｃ（Ｂ）がｔ３の時点で入力されることにより、リセットされ、ｔ３の時点からカウントを開始し、以降、この動作を繰り返す。したがって、Ｖｓｙｎｃ（Ｂ）の周期内のクロックが一定値１０００である場合は、第１パルス生成回路１３または第２パルス生成回路１６のいずれか一方が動作を行うことになる。
【００３８】
次に、図３（Ｅ）で示すように、Ｖｓｙｎｃ（Ｅ）の周期が長くなって遅れた場合、第１比較器１１の出力（Ｇ）は、カウント値（Ｆ）が９００になった時点ｔ２で、“１”を出力し、さらに、カウント値（Ｆ）が１０００になった時点ｔ３で、“０”を出力する。その後、第１カウンタ１１はカウントを続けるが、時点ｔ４でＶｓｙｎｃ（Ｅ）入力されるとリセットされる。その後、第１比較器１２は、カウント値（Ｆ）が、９００になった時点で“１”を出力し、さらに、カウント値（Ｇ）が１０００になった時点で、“０”を出力する。以降、この動作を繰り返す。したがって、Ｖｓｙｎｃが遅れた場合でも、第１パルス生成回路１３からは、設定したデューティ値に相当するパルス信号を得ることができる。
【００３９】
次に、図３（Ｈ）で示すように、Ｖｓｙｎｃ（Ｈ）がｔ１の時点で入力された後、周期が短くなり、第１カウンタのカウント値（Ｉ）が１０００になるまでの時点ｔ５で早く入力された場合、スイッチ１７を切り替えて、Ｖｓｙｎｃが第２カウンタ１４に入力されるようにしている。これにより、第１カウンタ１１にはｔ５の時点でＶｓｙｎｃ（Ｈ）が入力されないため、カウントと続けることになる。そして、カウント値（Ｈ）が、９００になった時点ｔ２で“１”を出力し、さらに、カウント値（Ｉ）が１０００になった時点ｔ３で“０”を出力する。これにより、Ｖｓｙｎｃが早まって入力された場合でも、光源制御装置１０は、設定されたデューティ値のパルス信号を出力することができる。
【００４０】
ここで、Ｖｓｙｎｃ（Ｈ）が第１カウンタ１１のカウント値（Ｉ）が１０００になるまでの時点で入力されたかどうかの判断は、例えば、Ｖｓｙｎｃ（Ｈ）の信号の立ち上がりを検出し、その時点での第１のカウンタ値（Ｉ）が１０００未満かどうかで判断すればよい。
【００４１】
また、ｔ５の時点でＶｓｙｎｃ（Ｈ）によってリセットされた第２カウンタ１４は、ｔ５の時点からカウントを開始する。そして、図３（Ｌ）で示すように、第２比較器１５は、第２カウンタ１４のカウント値（Ｋ）が、９００になった時点で“１”を出力し、さらに、カウント値（Ｋ）が１０００になった時点で、“０”を出力する。以降のＶｓｙｎｃは第２カウンタ１４に入力され、第２パルス生成回路１６からパルス信号が出力される。
【００４２】
ここで、第１カウンタ１１は、第１比較器１２の出力が“０”となった時点で、第２カウンタ１４がカウント動作を行っている場合は、必要に応じて、カウント動作を停止し、待機モードに入る。そして、再度、Ｖｓｙｎｃ（Ｈ）が早まって入力された場合に、スイッチ１７を切り替えて、Ｖｓｙｎｃを第１カウンタ１１に入力することで、リセットしカウントを再開する。なお、待機モードに入ることは必須の要件ではない。
【００４３】
このように、本発明に係る電源制御装置の一動作例では、同期信号の周期が短くなり、同期信号が通常よりも早く入力された際に、第１パルス生成回路と第２パルス生成回路への同期信号の入力を切り換えるようにしている。これにより、デューティ値が小さくオン期間が短い場合に同期信号の周期が変動しても、デューティ値に見合ったオン期間のパルス信号を得ることができる。
【００４４】
次に、図３で示した動作をフローチャートによって説明する。図４Ａは、図２の光源制御装置の動作の一例を示すフローチャートであり、図４Ｂは、図４Ａの続きを示すフローチャートである。まず、Ｖｓｙｎｃをトリガとして第１カウンタ１１がカウントを開始する（ステップＳ１）、次に、第１比較器１２は、第１カウンタ１１の出力がオフ期間に相当するカウント値になったかどうか判別する（ステップＳ２）。そして、第１カウンタ１１の出力がオフ期間に相当するカウント値になった場合（ステップＳ２でＹＥＳの場合）、第１比較器１２は “１”を出力し（ステップＳ３）、さらに、ステップＳ４へ移る。
【００４５】
また、ステップＳ２で第１カウンタ１１の出力がオフ期間に相当するカウント値になっていない場合は、ステップＳ８へ進み、Ｖｓｙｎｃが光源制御装置１０に入力されたかどうかを判別する。ステップＳ８でＶｓｙｎｃが入力されていない場合は、ステップＳ２へ戻り、以降の処理を繰り返す。
【００４６】
ステップＳ４では、第１カウンタ１１の出力がオフ期間とオン期間の合計期間に相当するカウント値になったかどうか判別する。ここで、オフ期間とオン期間の合計期間は、Ｖｓｙｎｃの通常の周期に等しくなる。そして、第１カウンタ１１の出力がオフ期間とオン期間の合計期間に相当するカウント値になった場合（ステップＳ４でＹＥＳの場合）、第１比較器１２は “０”を出力し（ステップＳ５）、さらに、ステップＳ６へ移る。なお、加算器１８は、第１比較器１２および第２比較器１５からの出力“１”を後段に伝える。
【００４７】
また、ステップＳ４で第１カウンタ１１の出力がオフ期間とオン期間の合計期間に相当するカウント値になっていない場合は、ステップＳ９へ進み、Ｖｓｙｎｃが光源制御装置１０に入力されたかどうかを判別する。ステップＳ９でＶｓｙｎｃが入力されていない場合は、ステップＳ４へ戻り、以降の処理を繰り返す。
【００４８】
ステップＳ６では、第２カウンタ１５がカウントを行っているかどうかが判別され、第２カウンタ１５がカウントを行っている場合は、第１カウンタ１１はカウント動作を停止して待機モード(ステップＳ７)に入る。また、第２カウンタ１５がカウントを行っていない場合は、ステップＳ１に戻り、以降の処理を繰り返す。これにより、第１カウンタ１１は、オフ期間とオン期間の合計期間に相当するカウント値をカウントするより前に、光源制御装置１０にＶｓｙｎｃが入力されない限り、設定されたデューティ値のパルス信号を出し続けることになる。
【００４９】
ステップＳ８あるいはステップＳ９において、Ｖｓｙｎｃが光源制御装置１０に入力された場合、ステップＳ１０に移り、Ｖｓｙｎｃをトリガとして第２カウンタ１４がカウントを開始する、次に、第２比較器１４は、第２カウンタ１４の出力がオフ期間に相当するカウント値になったかどうか判別する（ステップＳ１１）。そして、第２カウンタ１４の出力がオフ期間に相当するカウント値になった場合（ステップＳ１１でＹＥＳの場合）、第２比較器１５は “１”を出力し（ステップＳ１２）、さらに、ステップＳ１３へ移る。
【００５０】
また、ステップＳ１１で第２カウンタ１４の出力がオフ期間に相当するカウント値になっていない場合は、ステップＳ１７へ進み、Ｖｓｙｎｃが光源制御装置１０に入力されたかどうかを判別する。ステップＳ１７でＶｓｙｎｃが入力されていない場合は、ステップＳ１１へ戻り、以降の処理を繰り返す。
【００５１】
ステップＳ１３では、第２カウンタ１５の出力がオフ期間とオン期間の合計期間に相当するカウント値になったかどうか判別する。そして、第１カウンタ１３の出力がオフ期間とオン期間の合計期間に相当するカウント値になった場合（ステップＳ１３でＹＥＳの場合）、第２比較器１５は “０”を出力し（ステップＳ１４）、さらに、ステップＳ１５へ移る。なお、加算器１８は、第１比較器１２および第２比較器１５からの出力“１”を後段に伝える。
【００５２】
また、ステップＳ１３で第２カウンタ１４の出力がオフ期間とオン期間の合計期間に相当するカウント値になっていない場合は、ステップＳ１８へ進み、Ｖｓｙｎｃが光源制御装置１０に入力されたかどうかを判別する。ステップＳ１８でＶｓｙｎｃが入力されていない場合は、ステップＳ１３へ戻り、以降の処理を繰り返す。
【００５３】
ステップＳ１５では、第１カウンタ１１がカウントを行っているかどうかが判別され、第１カウンタ１１がカウントを行っている場合は、第２カウンタ１４はカウント動作を停止して待機モードに入る(ステップＳ１６)。また、第１カウンタ１１がカウントを行っていない場合は、ステップＳ１０に戻り、以降の処理を繰り返す。これにより、第２カウンタ１４が一旦カウントを始めると、オフ期間とオン期間の合計期間に相当するカウント値をカウントするより前に、光源制御装置１０にＶｓｙｎｃが入力されない限り、設定されたデューティ値のパルス信号を出し続けることになる。また、ステップＳ１７あるいはステップＳ１８において、Ｖｓｙｎｃが光源制御装置１０に入力された場合は、ステップＳ１に移り、以降の処理を繰り返す。
【００５４】
このように、第１パルス生成回路１３が動作中に、第１カウンタ１１が、オフ期間とオン期間の合計期間に相当するカウント値をカウントするより前に、Ｖｓｙｎｃが入力された場合、すなわちＶｓｙｎｃの周期が短くなった場合は、Ｖｓｙｎｃを第２カウンタ１４に入力して、第２パルス生成回路１６を動作させ、同様に、第２パルス生成回路１６が動作中に、Ｖｓｙｎｃの周期が短くなった場合は、Ｖｓｙｎｃを第１カウンタ１１に入力して、第１パルス生成回路１１を動作させている。
【００５５】
次に、図２の光源制御装置の動作の他の例について説明する。図５は、図２の光源制御装置の動作の他の例を説明するための図である。図５では後寄せ点灯の場合を示している。図３で示した光源制御装置の動作例では、第１パルス生成回路１３および第２パルス生成回路１６へのＶｓｙｎｃの入力は、Ｖｓｙｎｃの周期が短くなった際に切り換わるようにしていたが、図５で示す光源制御装置の動作例では、第１パルス生成回路１３および第２パルス生成回路１６へのＶｓｙｎｃの入力は、Ｖｓｙｎｃの入力毎に交互に切り換わるようにしている。
【００５６】
図５に戻り、Ｖｓｙｎｃ（Ａ）は交互に第１カウンタ１１と第２カウンタ１４に入力される。このため、第１カウンタ１１はｔ１、ｔ５の時点でリセットされ、第２カウンタ１４はｔ３の時点でリセットされる。ここで、Ｖｓｙｎｃ（Ａ）は、通常、クロック（図示せず）の１０００クロックごとに出力され、設定されたデューティ値は１０％であるとする。
【００５７】
そして、第１比較器１２は、図５（Ｃ）で示すように、第１カウンタ１１のカウント値（Ｂ）がオフ期間に相当する９００になった時点ｔ２で“１”を出力し、さらに、第１カウンタ１１のカウント値（Ｂ）が１０００になった時点ｔ２で“０”を出力する。これにより、第１比較器１２の出力（Ｃ）は、デューティ値１０％に相当する時点ｔ２から時点ｔ３までのパルス信号となる。
【００５８】
また、第２比較器１５は、第２カウンタ１４のカウント値（Ｄ）がオフ期間に相当する９００になった時点ｔ０で“１”を出力するとともに、第２カウンタ１４のカウント値（Ｄ）が１０００になった時点ｔ１で“０”を出力する。さらに、第２比較器１５は、第２カウンタ１４のカウント値（Ｄ）がオフ期間に相当する９００になった時点ｔ４で“１”を出力するとともに、第２カウンタ１４のカウント値（Ｄ）が１０００になった時点ｔ５で“０”を出力する．これにより、第２比較器１５の出力（Ｅ）は、デューティ値１０％に相当する時点ｔ０から時点ｔ１までのパルス信号と時点ｔ４から時点ｔ５までのパルス信号となる。
【００５９】
このように、通常時は、Ｖｓｙｎｃ（Ａ）は交互に第１カウンタ１１と第２カウンタ１４に入力され、第１の比較器１２および第２の比較器１５から交互にデューティ値に相当するパルス信号が出力され、加算器１８で加算されたパルス信号列として出力される。
【００６０】
次に、図５（Ｆ）で示すように、Ｖｓｙｎｃの周期が変動し、図５（Ａ）で示したｔ３の時点でのＶｓｙｎｃがｔ６の時点に早まり、また、ｔ５の時点のＶｓｙｎｃがｔ７の時点に遅れた場合、第１カウンタ１１はｔ１、ｔ７の時点でリセットされ、第２カウンタ１４はｔ６の時点でリセットされる。この場合、第１比較器１２の出力（Ｈ）は、第１カウンタ１１がリセットされた時点ｔ１からのカウント値が９００となる時点（ｔ２）で“１”となり、第１カウンタ１１のカウント値（Ｇ）が１０００になった時点（ｔ３）で“０”となる。このため、図５（Ｃ）の場合と同じ時点でのパルス信号が得られる。
【００６１】
一方、第２比較器１５の出力（Ｊ）は、時点ｔ０から時点ｔ１までは、第２比較器１５の出力（Ｅ）と同じであるが、さらに、第２カウンタ１４がリセットされた時点ｔ６からのカウント値が９００となる時点ｔ８で“１”となり、第２カウンタ１４のカウント値（Ｉ）が１０００になった時点ｔ９で“０”となる。このように、ｔ６の時点から見た場合は、第２パルス生成回路１６の出力は、設定されたデューティ値のパルス信号が出力される。したがって、Ｖｓｙｎｃの周期が早まった場合でも、パルス信号が出力されないという事態にはならない。
【００６２】
次に、本発明に係る光源制御装置における一動作モードについて説明する。図６は、図２に示した光源制御装置の一動作モード時における構成を示す図である。この動作モードでは、光源をＰＷＭ制御する際のデューティ値が所定値より大きい場合、すなわち、光源のオン期間が所定の期間よりも長い値に設定される場合に、第１、第２の２組のパルス生成回路の一方のパルス生成回路が、カウンタからの出力を光源のオフ期間に相当するカウント値のみと比較することによってパルス信号を出力している。
【００６３】
図６において、例えば一方のパルス生成回路を第１パルス生成回路１３とした場合に、第１比較器１２が第１のカウンタ１１からの出力をオフ期間に相当するカウント値のみと比較することによりパルス信号を出力するモードで動作させている。そして、このモードでは、Ｖｓｙｎｃの周期が変動し、Ｖｓｙｎｃの周期が短くなった場合でも、他方のパルス生成回路である第２パルス生成回路１６に、Ｖｓｙｎｃを切換えて入力することは行わない。したがって、このモードでは、一方のパルス生成回路である第１パルス生成回路１３のみが動作する。そして、光源のオン期間が所定の期間よりも短く設定された場合には、先述した図３あるいは図５で示した動作に切り換得ている。
【００６４】
図７は、図６の光源制御装置の動作を説明するための図である。ここで、Ｖｓｙｎｃ（Ａ）は、通常、１０００クロックごとに出力され、設定されたデューティ値は８０％であるとする。この場合、第１のカウンタ１１は、Ｖｓｙｎｃ（Ａ）が入力される毎にリセットされ、出力となるカウント値をゼロに戻した後、カウントを繰り返す。第１比較器１２には、デューティ値８０％が入力され、この場合のオフ期間に相当するカウント値は、２００（＝１０００×（１−０．８））となる。
【００６５】
第１カウンタ１１のカウンタ値（Ｂ）は、第１カウンタ１１にＶｓｙｎｃ（Ａ）が入力された時点ｔ１、ｔ３でゼロとなる、そして、第１比較器１２は、第１カウンタ１１のカウント値（Ｂ）が２００になった時点ｔ２で、出力が“１”となり、第１カウンタ１１にＶｓｙｎｃ（Ｂ）が入力されて、第１カウンタ１１のカウント値（Ｂ）がゼロになった時点ｔ３で出力が“０”となるように構成されている。したがって、第１比較器１２からはデューティ値８０％に相当するパルス信号が出力されることになる。
【００６６】
そして、図７（Ｄ）で示すように、Ｖｓｙｎｃ（Ｄ）が遅れてｔ５の時点で第１カウンタ１１に入力された場合、第１比較器１２の出力（Ｆ）は、第１カウンタ１１のカウント値（Ｅ）が２００になった時点ｔ２で、“１”を出力し、第１カウンタ１１がＶｓｙｎｃ（Ｄ）によりリセットされてカウント値がゼロとなった時点ｔ５で、出力が“０”となる。したがって、Ｖｓｙｎｃが遅れた場合には、オン期間でのパルス信号は設定されたデューティ値よりも大きなものなる。しかしながら、設定されたデューティ値が所定値よりも大きいため、デューティ値の変動は相対的に小さなものとなり、表示装置への影響は大きくない。
【００６７】
また、図７（Ｇ）で示すように、Ｖｓｙｎｃ（Ｇ）の周期が短くなり、ｔ７の時点でＶｓｙｎｃが第１カウンタ１１に入力された場合、第１比較器１２の出力（Ｉ）は、第１カウンタ１１のカウント値（Ｈ）が２００になった時点ｔ２で、“１”を出力し、第１カウンタ１１がＶｓｙｎｃ（Ｇ）によりリセットされてカウント値がゼロとなった時点ｔ７で、出力が“０”となる。したがって、Ｖｓｙｎｃの周期が短くなり早く入力された場合には、オン期間でのパルス信号は設定されたデューティ値よりも小さなものなる。しかしながら、設定されたデューティ値が所定値よりも大きいため、デューティ値の変動は相対的に小さなものとなり、表示装置への影響は大きくない。
【符号の説明】
【００６８】
１０…光源制御装置、１１…第１カウンタ、１２…第１比較器、１３…第１パルス生成回路、１４…第２カウンタ、１５…第２比較器、１６…第２パルス生成回路、１７…スイッチ、１８…加算器、１００…表示装置、１０１…映像信号処理部、１０２…液晶制御部、１０３…液晶パネル、１０４…バックライト制御部、１０５…バックライト、１０６…ＬＥＤ、１１１…カウンタ、１１２…比較器。
【図１】
2014021356.tif 000003
【図２】
2014021356.tif 000004
【図３】
2014021356.tif 000005
【図４Ａ】
2014021356.tif 000006
【図４Ｂ】
2014021356.tif 000007
【図５】
2014021356.tif 000008
【図６】
2014021356.tif 000009
【図７】
2014021356.tif 000010
【図８】
2014021356.tif 000011
【図９】
2014021356.tif 000012