(57)【要約】【課題】メサ型半導体装置の製造工程を簡略化し、製造コストの低減を実現可能なメサ型半導体装置の製造方法を提供する。【解決手段】積層体基板の切断に用いる回転ブレードＢｌは、例えば、外形が円盤状を成し、刃先の断面がＶ字型を形成している。回転ブレードＢｌの刃先は、両側面Ｂｌａ，Ｂｌｂが積層体基板の第一方向Ｚ１に対してそれぞれ所定角度θ，−θで傾斜している。刃先がこうした断面形状をもつ回転ブレードＢｌを用いて、積層体基板をダイシングラインに沿って切断することにより、分割されたチップ４０は第一方向Ｚ１に沿った断面において、第一電極３４から第二電極３５に向かって幅が漸増するメサ型（台形）となる。メサ型のチップ４０の切断面４０ａ，４０ｂの第一方向Ｚ１に対する傾斜角度であるべベル角は、回転ブレードＢｌの両側面Ｂｌａ，Ｂｌｂの所定角度θ，−θとほぼ一致した角度となる。【選択図】図３
2014192500.tif 000002
【特許請求の範囲】
【請求項１】
メサ型半導体装置の製造方法であって、
基板の一面側に第一半導体層を、前記基板の他面側に第二半導体層を、それぞれ形成する半導体層形成工程と、
前記第一半導体層に重ねて第一電極を、前記第二半導体層に重ねて第二電極を、それぞれ形成する電極形成工程と、
断面Ｖ字型のブレードを用いて、前記第一電極から前記第二電極に向かう第一方向に対して垂直を成す幅が漸減する断面Ｖ字型の溝を形成して切断し、複数のチップを得る分割工程と、
個々の前記チップの切断面に、樹脂からなるパッシベーション膜を形成するパッシベーション膜形成工程と、
を少なくとも備えたことを特徴とするメサ型半導体装置の製造方法。
【請求項２】
前記ブレードは、両側面がそれぞれ前記第一方向に対して所定角度で傾斜し、該所定角度は前記チップのべベル角に対応していることを特徴とする請求項１記載のメサ型半導体装置の製造方法。
【請求項３】
前記半導体層形成工程は、前記基板の一面側、他面側の少なくとも一方に対して、フィルム拡散によって不純物ドープを行う工程であることを特徴とする請求項１または２記載のメサ型半導体装置の製造方法。
【請求項４】
前記パッシベーション膜はポリイミドからなることを特徴とする請求項１ないし３いずれか１項記載のメサ型半導体装置の製造方法。
【請求項５】
前記分割工程と前記パッシベーション膜形成工程との間に、前記第一電極に重ねて第一端子を、前記第二電極に重ねて第二端子を、それぞれ形成する端子形成工程を更に備えたことを特徴とする請求項１ないし４いずれか１項記載のメサ型半導体装置の製造方法。
【請求項６】
前記端子形成工程は、前記第一電極と前記第一端子との間、および前記第二電極と前記第二端子との間にそれぞれ配したはんだ層をリフローし、前記第一電極と前記第一端子、および前記第二電極と前記第二端子をそれぞれ接合する工程を含むことを特徴とする請求項５記載のメサ型半導体装置の製造方法。
【請求項７】
前記端子形成工程と前記パッシベーション膜形成工程との間に、前記切断面を洗浄する洗浄工程を更に備えたことを特徴とする請求項５または６記載のメサ型半導体装置の製造方法。
【請求項８】
前記洗浄工程は、前記基板のエッチングと、有機溶剤による洗浄とを順に行う工程であることを特徴とする請求項７記載のメサ型半導体装置の製造方法。
【請求項９】
前記半導体層形成工程と前記電極形成工程との間に、前記第一半導体層および前記第二半導体層の表面をサンドブラストするサンドブラスト工程を更に備えたことを特徴とする請求項１ないし８いずれか１項記載のメサ型半導体装置の製造方法。
【請求項１０】
前記メサ型半導体装置はメサ型ダイオードであり、前記基板はｎ型半導体、前記第一半導体層はｐ型半導体、前記第二半導体層はｎ＋型半導体からそれぞれ構成されることを特徴とする請求項１ないし９いずれか１項記載のメサ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ型半導体装置の製造方法を簡略化させる技術に関する。
【背景技術】
【０００２】
断面形状が台形を成すメサ型半導体装置が知られている。メサ型半導体装置の一例であるメサ型ダイオードにおける従来の製造方法を図４、図５に示す。なお、図４、図５においては１チップ分のメサ型ダイオードを図示している。まず、例えばｎ型半導体からなる基板１０を用意し（図４（ａ））、この基板１０の一面１０ａ側および他面１０ｂ側にｐ型半導体層１１およびｎ＋型半導体層１２を、不純物のドープなどによってそれぞれ形成する（図４（ｂ））。そして、一面１０ａおよび他面１０ｂの両面にサンドブラスト面ＳＢを形成し（図４（ｃ））、それぞれのサンドブラスト面ＳＢ上に酸化膜１３を形成する（図４（ｄ））。次に、基板１０の一面１０ａ側および他面１０ｂ側にフォトリソグラフィーによってレジスト層１４を形成し（図４（ｅ））、一面１０ａ側にエッチングによって溝１５を形成する（図４（ｆ））。形成した溝１５の内部にガラス層１６を形成するとともにレジスト層１４を除去し（図４（ｇ））、このガラス層１６の表面をサンドブラストし、サンドブラスト面ＳＢ２を形成する（図４（ｈ））。
【０００３】
次に、ｐ型半導体層１１およびｎ＋型半導体層１２にそれぞれ重ねてＮｉめっき層１７ａ，１７ｂを形成し（図５（ａ））、スクリーン印刷によってＮｉめっき層１７ａ，１７ｂにそれぞれ重ねてはんだ層１８ａ，１８ｂを形成する（図５（ｂ））。この後、基板１０の他面１０ｂ側から、一面１０ａ側に形成された溝１５に向けてレーザースクライブラインＬｓを形成して、個々のチップ１９に分割する（図５（ｃ））。分割したチップ１９を選別後（図５（ｄ））、ｐ型半導体層１１およびｎ＋型半導体層１２に、はんだ層１８ａ，１８ｂを介して、接続子２２、およびリードフレーム２３をそれぞれ接合する（図５（ｅ））。最後に有機溶媒を用いて洗浄を行う。こうした工程を経てメサ型ダイオード２０が得られる（図５（ｆ））。
【０００４】
一方、半導体装置の別な製造方法の一例として、特許文献１には、ダイヤモンドのブレードを持つ円形鋸を用いて、ｐ型半導体層やｎ＋型半導体層を形成した基板を切断し、個々のチップに分割する工程を含む半導体チップの製造方法が開示されている。ここで用いるブレードの傾斜角度が、メサ型半導体チップの切断面の傾斜角度となることも記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２９７９８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したフォトレジスト層の形成とエッチング、およびレーザースクライブによって基板をダイシングする製造方法では、工程数が多く煩雑であり、製造コストが高くなるという課題があった。また、工程数が多いことにより、各工程で基板に対する不純物汚染の可能性が高まり、不純物汚染によるメサ型半導体装置の特性低下を招く虞がある。更に、エッチング溝にガラス膜を焼成する工程やはんだをリフローする工程など、アニール工程も複数存在し、熱によるメサ型半導体装置の特性低下を招く虞もある。
【０００７】
一方、特許文献１に開示された半導体チップの製造方法は、円形鋸を用いてダイシングを行うことにより、前述した製造方法と比べてフォトレジスト層の形成工程を省略できるなど、工程数を低減することはできる。しかしながら、メサ溝にガラス層を焼成する工程などアニール工程が複数存在し、熱による半導体チップの特性低下（熱劣化）を招く懸念
は、前述した製造方法と同様に解消されていない。
【０００８】
本発明は上記課題に鑑みてなされたものであり、メサ型半導体装置の製造工程を簡略化し、かつ製造工程におけるメサ型半導体装置の特性低下（熱劣化）を招く虞を防止できるメサ型半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のいくつかの態様は次のようなメサ型半導体装置の製造方法を提供した。
すなわち、本発明のメサ型半導体装置の製造方法は、メサ型半導体装置の製造方法であって、基板の一面側に第一半導体層を、前記基板の他面側に第二半導体層を、それぞれ形成する半導体層形成工程と、前記第一半導体層に重ねて第一電極を、前記第二半導体層に重ねて第二電極を、それぞれ形成する電極形成工程と、断面Ｖ字型のブレードを用いて、前記第一電極から前記第二電極に向かう第一方向に対して垂直を成す幅が漸減する断面Ｖ字型の溝を形成して切断し、複数のチップを得る分割工程と、個々の前記チップの切断面に、樹脂からなるパッシベーション膜を形成するパッシベーション膜形成工程と、を少なくとも備えたことを特徴とする。
【００１０】
前記ブレードは、両側面がそれぞれ前記第一方向に対して所定角度で傾斜し、該所定角度は前記チップのべベル角に対応していることを特徴とする。
【００１１】
前記半導体層形成工程は、前記基板の一面側、他面側の少なくとも一方に対して、フィルム拡散によって不純物ドープを行う工程であることを特徴とする。
【００１２】
前記パッシベーション膜はポリイミドからなることを特徴とする。
【００１３】
前記分割工程と前記パッシベーション膜形成工程との間に、前記第一電極に重ねて第一端子を、前記第二電極に重ねて第二端子を、それぞれ形成する端子形成工程を更に備えたことを特徴とする。
【００１４】
前記端子形成工程は、前記第一電極と前記第一端子との間、および前記第二電極と前記第二端子との間にそれぞれ配したはんだ層をリフローし、前記第一電極と前記第一端子、および前記第二電極と前記第二端子をそれぞれ接合する工程を含むことを特徴とする。
【００１５】
前記端子形成工程と前記パッシベーション膜形成工程との間に、前記切断面を洗浄する洗浄工程を更に備えたことを特徴とする。
【００１６】
前記洗浄工程は、前記基板のエッチングと、有機溶剤による洗浄とを順に行う工程であることを特徴とする。
【００１７】
前記半導体層形成工程と前記電極形成工程との間に、前記第一半導体層および前記第二半導体層の表面をサンドブラストするサンドブラスト工程を更に備えたことを特徴とする。
【００１８】
前記メサ型半導体装置はメサ型ダイオードであり、前記基板はｎ型半導体、前記第一半導体層はｐ型半導体、前記第二半導体層はｎ＋型半導体からそれぞれ構成されることを特徴とする。
【発明の効果】
【００１９】
本発明のメサ型半導体装置の製造方法によれば、断面Ｖ字型のブレードを用いて、積層体基板に断面Ｖ字型の溝（メサ溝）を形成して切断し、複数のチップを分離させることにより、フォトレジスト層の形成工程やエッチング工程など、従来のメサ型半導体装置の製造に必要であった工程を省略することができる。こうした製造工程の簡略化によって、メサ型半導体装置の製造コストの低減を実現できる。更に、本発明のメサ型半導体装置の製造方法によれば、チップの切断面を覆うパッシベーション膜を、樹脂によって形成することで、パッシベーション膜をガラスの焼結によって形成する従来例と比較して、より低温でパッシベーション膜を形成することが可能になる。よって、メサ型半導体装置を製造する際に、熱によるメサ型半導体装置の特性低下（熱劣化）を招く虞を防止できる。
【図面の簡単な説明】
【００２０】
【図１】本発明のメサ型半導体装置の製造方法によって製造できるメサ型ダイオードを示す要部拡大断面図である。
【図２】本発明の第一実施形態のメサ型半導体装置の製造方法を段階的に示した要部拡大断面図である。
【図３】本発明の第一実施形態のメサ型半導体装置の製造方法を段階的に示した要部拡大断面図である。
【図４】従来のメサ型ダイオードの製造方法の一例を示す要部拡大断面図である。
【図５】従来のメサ型ダイオードの製造方法の一例を示す要部拡大断面図である。
【図６】本発明の第二実施形態のメサ型半導体装置の製造方法を段階的に示した要部拡大断面図である。
【図７】本発明の第二実施形態のメサ型半導体装置の製造方法を段階的に示した要部拡大断面図である。
【図８】本発明の第三実施形態のメサ型半導体装置の製造方法を段階的に示した要部拡大断面図である。
【図９】本発明の第三実施形態のメサ型半導体装置の製造方法を段階的に示した要部拡大断面図である。
【図１０】一般的な積層体基板のダイシングラインの設定位置を示す平面図である。
【図１１】本発明における積層体基板のダイシングラインの設定位置を示す平面図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明に係るメサ型半導体装置の製造方法の一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００２２】
まず最初に、本発明のメサ型半導体装置の製造方法によって得られるメサ型半導体装置の一例として、メサ型ダイオードの構成を説明する。図１は、メサ型ダイオードを示す要部拡大断面図である。
メサ型ダイオード（メサ型半導体装置）３０は、チップ４０と、パッシベーション膜４１、はんだ層３６，３８、第一端子３７および第二端子３９とから構成されている。チップ４０は、基板３１と、この基板３１の一面３１ａ側に形成された第一半導体層３２と、基板３１の他面３１ｂ側に形成された第二半導体層３３と、第一半導体層３２および第二半導体層３３にそれぞれ重ねて配された第一電極３４，第二電極３５とからなる。
【００２３】
また、第一電極３４には、はんだ層３６を介して第一端子３７が接合されている。また第二電極３５には、はんだ層３８を介して第二端子３９が接合されている。
【００２４】
なお、本発明において、第一方向Ｚ１とは、第一電極３４から第一半導体層３２、基板３１、第二半導体層３３を経て第二電極３５に向かう方向、即ち、図１における鉛直方向を意味する。
【００２５】
このような構成のメサ型ダイオード３０において、チップ４０の第一方向Ｚ１に沿った断面は、第一電極３４側が短辺、第二電極３５側が長辺となるメサ型（台形）を成している。パッシベーション膜４１は、チップ４０の傾斜した切断面４０ａ，４０ｂを覆うようにそれぞれ形成されている。
【００２６】
基板３１は、例えば、シリコンウェーハなど半導体基板から構成されればよい。メサ型ダイオード３０においては、基板３１は、例えばｎ型半導体から構成されている。第一半導体層３２は、例えば、ｎ型半導体からなる基板３１の一面３１ａ側に、フィルム拡散によって不純物をドープし、ｐ型半導体層を形成したものであればよい。第二半導体層３３は、例えば、ｎ型半導体からなる基板３１の他面３１ｂ側に、フィルム拡散によって不純物をドープし、ｎ＋型半導体層を形成したものであればよい。
【００２７】
第一電極３４および第二電極３５は、金属めっき層、例えばＮｉめっき層から構成されていればよい。第一電極３４および第二電極３５は、金属、例えばＮｉ，Ａｇ，Ｃｕなどの導電材料から構成されればよい。
【００２８】
なお、上述したメサ型ダイオード３０では、チップ４０の第一方向Ｚ１に沿った断面の形状は、第一電極３４から第二電極３５に向かうほど幅が漸増するメサ型（台形）としているが、逆に第一電極３４から第二電極３５に向かって幅が漸減するメサ型（逆台形）に形成してもよい。
【００２９】
（第一実施形態）
本発明のメサ型半導体装置の製造方法として、上述した構成のメサ型ダイオードの製造方法を説明する。
図２は、本発明のメサ型半導体装置（メサ型ダイオード）の製造方法を段階的に示した要部拡大断面図である。なお、以下の説明においては、各工程を明瞭にするために１チップ分のメサ型ダイオードを図示しているが、１枚の基板（ウェーハ）に、複数チップ分のメサ型ダイオードを一括して形成することができる。
【００３０】
まず、基板３１を用意する（図２（ａ））。基板３１は、例えばｎ型半導体であるシリコンウェーハを用いればよい。次に、この基板３１の一面３１ａ側に第一半導体層３２を、また、基板３１の他面３１ｂ側に第二半導体層３３を、それぞれ形成する（半導体層形成工程：（図２（ｂ））。第一半導体層３２は、例えば、基板３１の一面３１ａ側に微量のホウ素やアルミニウムなどをドープし、ｐ型半導体層とすればよい。また、第二半導体層３３は、例えば、基板３１の他面３１ｂ側に微量のリンやヒ素などをドープし、ｎ＋型半導体層とすればよい。基板３１の一面３１ａ側や他面３１ｂ側に不純物をドープする方法としては、例えば、フィルム拡散法が挙げられる。
【００３１】
フィルム拡散法は、不純物をフィルム状の樹脂基材に含ませた拡散用フィルムを基板３１に重ねて、アニールなどによって拡散用フィルムに含まれる不純物を基板３１に拡散させる。その後、樹脂基材を取り除くことによって、第一半導体層３２や第二半導体層３３を形成するものである。こうしたフィルム拡散に用いる拡散用フィルムは、例えば、シアノエチル化セルロース、メチルセルロース、ポリビニルアルコールなどの樹脂基材に、拡散用の不純物化合物、例えば無機化合物を含ませたものなどが挙げられる。
【００３２】
次に、基板３１の一面３１ａ側および他面３１ｂ側に設けられた第一半導体層３２と第二半導体層３３の表面をサンドブラストする（サンドブラスト工程：（図２（ｃ））。第一半導体層３２と第二半導体層３３の表面をサンドブラストして、表面を粗面化させたブラスト面ＳＢを形成する。
【００３３】
次に、第一半導体層３２に重ねて第一電極３４を、第二半導体層３３に重ねて第二電極３５をそれぞれ形成し、積層体基板４９を得る（電極形成工程：（図２（ｄ））。第一電極３４や第二電極３５は、第一半導体層３２の表面および第二半導体層３３の表面に、金属めっきを行うことによって形成される。金属めっきの種類としては、例えば、Ｎｉ，Ｃｕ，Ａｇなどが挙げられる。本実施形態では、第一電極３４や第二電極３５として、Ｎｉめっき層を形成している。めっきの方法としては、例えば、電解めっきや無電解めっきなどが挙げられる。
【００３４】
このようなＮｉめっきによって第一電極３４や第二電極３５を形成する際に、前工程（サンドブラスト工程）で第一半導体層３２と第二半導体層３３の表面を粗面化させたブラスト面ＳＢを形成することで、形成しためっき層からなる第一電極３４や第二電極３５の第一半導体層３２および第二半導体層３３に対する密着性を高め、界面での電気抵抗を低減できる。
【００３５】
以上の各工程を経て形成された積層体基板４９（図２（ｄ））を、複数のチップ４０に分割する（分割工程：（図３（ａ））。このチップ４０は、基板３１、第一半導体層３２、第二半導体層３３、第一電極３４および第二電極３５とから構成される。積層体基板４９を切断する際には、積層体基板４９の第二電極３５をダイシングテープＤＴを用いてダイシングマシンのステージに貼着する。そして、断面がＶ字型の回転ブレードＢｌを用いて、ダイシングラインに沿って積層体基板４９に断面Ｖ字型の溝（メサ溝）Ｐを形成して切断し、個々のチップ４０を得る。溝Ｐは、例えば、第一電極３４から第一半導体層３２、基板３１、第二半導体層３３、第二電極３５を経て、ダイシングテープＤＴが第二電極３５と接する表面に達する位置、あるいはダイシングテープＤＴが完全に切断される位置まで形成すればよい。
【００３６】
積層体基板４９の切断に用いる回転ブレードＢｌは、例えば、外形が円盤状を成し、刃先に向かって幅が漸減し、刃先が鋭角を成す断面Ｖ字型となっている。回転ブレードＢｌの刃先は、両側面Ｂｌａ，Ｂｌｂが積層体基板４９の第一方向Ｚ１に対してそれぞれ所定角度θ，−θで傾斜している。
【００３７】
刃先がこうした断面形状をもつ回転ブレードＢｌを用いて、積層体基板４９をダイシングラインに沿って切断することにより、分割されたメサ型のチップ４０の切断面４０ａ，４０ｂが形成される。このチップ４０の切断面４０ａ，４０ｂの第一方向Ｚ１に対する傾斜角度であるべベル角は、回転ブレードＢｌの両側面Ｂｌａ，Ｂｌｂの所定角度θ，−θとほぼ一致した角度となる。
【００３８】
次に、分割された個々のチップ４０のダイシングテープＤＴを剥離する。そして、個々のチップ４０の第一電極３４および第二電極３５に重ねてそれぞれ、はんだ層３６，３８を形成する。はんだ層３６，３８は、例えば、ペースト状のはんだを塗布することによって形成すればよい。そして、はんだ層３６，３８にそれぞれ重ねて第一端子３７，第二端子３９を配置する。
【００３９】
次に、はんだ層３６，３８を介して第一端子３７，第二端子３９を配置したチップ４０をはんだリフロー装置に導入し、はんだ層３６，３８をリフローさせる。これにより、第一電極３４には、はんだ層３６を介して第一端子３７が接合される。また、第二電極３５には、はんだ層３８を介して第二端子３９が接合される（端子形成工程：（図３（ｂ））。
【００４０】
次に、チップ４０の傾斜した切断面４０ａ，４０ｂを洗浄し、分割工程等で発生したコンタミネーションなどを除去する（洗浄工程：（図３（ｃ））。チップ４０の洗浄は、例えば、Ｓｉウェーハのエッチング液を用いて切断面４０ａ，４０ｂの表層をエッチングした後、有機溶剤を用いて洗浄する方法が挙げられる。
【００４１】
次に、前工程（洗浄工程）で清浄化されたチップ４０の切断面４０ａ，４０ｂをそれぞれ覆うように、パッシベーション膜４１ａ，４１ｂを形成する（パッシベーション膜形成工程：（図３（ｄ））。パッシベーション膜４１ａ，４１ｂは、第一電極３４から第二電極３５までの各層を覆う。パッシベーション膜４１ａ，４１ｂは、絶縁性の樹脂膜から構成される。樹脂膜としては、ジャンクションコーティングレジン（ＪＣＲ）を用いればよい。ＪＣＲの一例として、ポリイミドやシリコーン樹脂などが挙げられる。本実施形態では、パッシベーション膜４１ａ，４１ｂとしてポリイミドを用いている。以上の各工程を経て、メサ型半導体装置（メサ型ダイオード）３０が完成する。
【００４２】
以上、説明したように本発明のメサ型半導体装置の製造方法によれば、断面Ｖ字型のブレードを用いて、積層体基板に断面Ｖ字型の溝（メサ溝）を形成して切断し、複数のチップを分離させることにより、フォトレジスト層の形成工程やエッチング工程など、従来のメサ型半導体装置の製造に必要であった工程を省略することができる。こうした製造工程の簡略化によって、メサ型半導体装置の製造コストの低減を実現できる。
また、チップの切断面を覆うパッシベーション膜を樹脂によって形成することで、従来のようにガラス層の焼成に伴うアニール工程が不要となり、熱によるメサ型半導体装置の特性低下（熱劣化）を招く虞を防止することができる。
【００４３】
なお、上述した製造方法において説明した各工程の一部は省略可能である。例えば、端子形成工程は、電極に対して特に端子を接合する必要がない場合、省略可能である。また、洗浄工程は、分割工程などでコンタミネーションの発生が少なく、特に洗浄を行わなくても問題が無い場合、省略可能である。
また、各工程において使用する部材の材質は、特に限定されるものではない。
【００４４】
また、上述した実施形態は、メサ型半導体装置の一例としてメサ型ダイオードを挙げたが、メサ型ダイオード以外にも、第一方向Ｚ１に沿った断面の形状がメサ型を成す半導体装置であれば本発明が適用可能であり、限定されるものではない。
【００４５】
（第二実施形態）
本発明のメサ型半導体装置の製造方法の第二実施形態として、メサ型トランジスタの製造方法を説明する。
図６、図７は、本発明のメサ型半導体装置（メサ型トランジスタ）の製造方法を段階的に示した要部拡大断面図である。なお、以下の説明においては、各工程を明瞭にするために４チップ分のメサ型トランジスタを製造する例を図示しているが、４チップ分に限られるものではなく、１枚の基板（ウェーハ）に、複数チップ分のメサ型トランジスタを一括して形成することができる。
【００４６】
まず、基板５１を用意する（図６（ａ））。基板５１は、例えばｎ−型半導体であるシリコンウェーハを用いればよい。次に、この基板５１の一面５１ａ側に第一半導体層５２を、また、基板５１の他面５１ｂ側に第二半導体層５３を、それぞれ形成する（半導体層形成工程：（図６（ｂ））。第一半導体層５２は、例えば、基板５１の一面５１ａ側に微量のホウ素やアルミニウムなどをドープし、ｐ＋型半導体層とすればよい。また、第二半導体層５３は、例えば、基板５１の他面５１ｂ側に微量のリンやヒ素などをドープし、ｎ＋型半導体層とすればよい。基板５１の一面５１ａ側や他面５１ｂ側に不純物をドープする方法としては、例えば、フィルム拡散法が挙げられる。
【００４７】
次に、基板５１の一面５１ａ側および他面５１ｂ側に設けられた第一半導体層５２と第二半導体層５３の表面をサンドブラストし（サンドブラスト工程）、第一半導体層５２と第二半導体層５３の表面にそれぞれ酸化膜５４，５５を形成する（図６（ｃ））。こうした酸化膜５４，５５は、例えば、基板５１全体をアニールすることで生じる熱酸化膜であればよい。
【００４８】
次に、第一半導体層５２側の酸化膜５４を、フォトリソグラフィーによってパターニングし、エッチングによって酸化膜５４の一部を除去する（図６（ｄ））。酸化膜５４が除去された部分は第一半導体層５２が露出する。
【００４９】
次に、第一半導体層５２のうち、酸化膜５４の除去によって露出した領域に、例えばリンをドープしたリンドープ領域５２ａを形成する（図６（ｅ））。そして、基板５１全体をアニールして、ドープされたリンを熱拡散させ、第一半導体層５２の表層に第三半導体層５６を形成する（図７（ａ））。第三半導体層５６は、例えば、ｎ＋＋型半導体であればよい。また、このアニールによって、第三半導体層５６の上面は熱酸化による酸化膜５４で覆われる。
【００５０】
次に、第一半導体層５２側の酸化膜５４を、フォトリソグラフィーによって再びパターニングし、エッチングによって酸化膜５４の一部を除去する（図７（ｂ））。また、第二半導体層５３側の酸化膜５５を全て除去する（図７（ｂ））。酸化膜５４は、第一半導体層５２と第三半導体層５６との境界部分に沿って、所定の幅で残される。
【００５１】
次に、第一半導体層５２や第三半導体層５６が露出した表面をサンドブラストし（サンドブラスト工程）、その後、露出している第一半導体層５２に重ねて第一電極５７を、第三半導体層５６に重ねて第三電極５９をそれぞれ形成する。また、第二半導体層５３に重ねて第二電極５８を形成し、積層体基板６１を得る（電極形成工程：（図７（ｃ））。これら第一電極５７、第二電極５８、および第三電極５９は、第一半導体層５２、第二半導体層５３、第三半導体層５６のそれぞれの表面に、金属めっきを行うことによって形成される。金属めっきの種類としては、例えば、Ｎｉ，Ｃｕ，Ａｇなどが挙げられる。本実施形態では、第一電極５７、第二電極５８、および第三電極５９として、Ｎｉめっき層を形成している。めっきの方法としては、例えば、電解めっきや無電解めっきなどが挙げられる。
【００５２】
以上の各工程を経て形成された積層体基板６１（図７（ｃ）））を、ダイシングによって複数のチップ６０に分割する（分割工程：（図７（ｄ））。積層体基板６１を切断する際には、予め、第二電極５８をダイシングテープ（図示略）を用いてダイシングマシンのステージに貼着する。そして、切断には、例えば、図３（ａ）に示した、外形が円盤状を成し、刃先に向かって幅が漸減し、刃先が鋭角を成す断面Ｖ字型の回転ブレードＢｌを用いる。刃先がこうした断面形状をもつ回転ブレードＢｌを用いて、積層体基板６１をダイシングラインに沿って切断することにより、分割されたメサ型のチップ６０の切断面６０ａ，６０ｂが形成される。
【００５３】
図７（ｄ）に示す断面図の例においては、積層体基板６１には、第三半導体層５６の中央、および、第一半導体層５２のうち互いに隣接する第三半導体層５６どうしの間に挟まれた部分の中央に、それぞれダイシングラインが重なるよう設定され、このダイシングラインに沿って、メサ溝Ｐを形成して切断される。
【００５４】
図１１は、積層体基板６１を上から平面視した時の、第一半導体層５２と第三半導体層５６との配置パターンを示した平面図である。図１１（ａ）では、平面視した時に四角形の第一半導体層５２の外周に沿って酸化膜５４が形成され、さらに、酸化膜５４の外周に第三半導体層５６が形成されている。また、図１１（ｂ）においても、第一半導体層５２と酸化膜５４、および第三半導体層５６とが配列された形態としている。
本実施形態では、第一半導体層５２に対して、平面視した時に十字型に４分割するようにダイシングラインＤが設定される。第三半導体層５６と酸化膜５４によって囲まれた部分の第一半導体層５２は、４つ分のチップ６０（図７（ｅ））に分割される。
【００５５】
図１０は、一般的な積層体基板１０１において、図１１と同様の機能を果たす部分を上から平面視した時の平面図である。図１０（ａ）に示す積層体基板１０１では、個々のチップに対応する領域に対して、第三半導体層１０３と第一半導体層１０２との境界部分に沿って酸化膜１０４が所定の幅で残されている。
また、図１１（ｂ）では、第一半導体層１０２と第三半導体層１０３との境界部分に酸化膜１０４が所定の幅で残して、第一半導体層１０２と第三半導体層１０３とをストライプ状に配列した形態としている。これら従来の実施形態では、それぞれ第一半導体層１０２と第三半導体層１０３との境界部分に沿って設定されるダイシングラインがあるため、第一半導体層１０２と第三半導体層１０３との境界部分に沿って、第一半導体層１０２と第三半導体層１０３とを高精度に切り分ける必要がある。切断位置に誤差があると、第三半導体層１０３のエッジに第一半導体層１０２が薄く残ったり、あるいは第一半導体層１０２のエッジに第三半導体層１０３が薄く残ったりする懸念がある。
【００５６】
一方、先に挙げた図１１に示す、本実施形態においては、第三半導体層５６と酸化膜５４とが隣接して形成されている第一半導体層５２を、平面視した時に十字型に４分割するように切断しているので、切断時に切断位置に多少の誤差が生じても、第一半導体層５２のエッジに第三半導体層５６が入り込んで残るといった懸念が無い。
【００５７】
次に、個々のチップ６０の第一電極５７、第二電極５８、第三電極５９に重ねて、それぞれ、はんだ層６２，６３，６４を形成する。はんだ層６２，６３，６４は、例えば、ペースト状のはんだを塗布することによって形成すればよい。そして、はんだ層６２，６３，６４にそれぞれ重ねて第一端子６５，第二端子６６、および第三端子６７を配置し、はんだリフローを行う。これにより、第一電極５７には、はんだ層６２を介して第一端子６５が、第二電極５８には、はんだ層６３を介して第二端子６６が、また、第三電極５９には、はんだ層６４を介して第三端子６７が、それぞれ接合される（端子形成工程：（図７（ｅ））。
【００５８】
次に、チップ６０の傾斜した切断面６０ａ，６０ｂを洗浄し（洗浄工程）、この切断面６０ａ，６０ｂをそれぞれ覆うように、パッシベーション膜６８ａ，６８ｂを形成する（パッシベーション膜形成工程）。以上の各工程を経て、メサ型トランジスタ６９が完成する。こうしたメサ型トランジスタ６９は、第一端子６５がベース端子、第二端子６６がコレクタ端子、第三端子６７がエミッタ端子をそれぞれ構成する。
【００５９】
（第三実施形態）
本発明のメサ型半導体装置の製造方法の第三実施形態として、メサ型サイリスタの製造方法を説明する。
図８、図９は、本発明のメサ型半導体装置（メサ型サイリスタ）の製造方法を段階的に示した要部拡大断面図である。なお、以下の説明においては、各工程を明瞭にするために４チップ分のメサ型サイリスタを製造する例を図示しているが、４チップ分に限られることなく１枚の基板（ウェーハ）に、複数チップ分のメサ型サイリスタを一括して形成することができる。
【００６０】
まず、基板７１を用意する（図８（ａ））。基板７１は、例えばｎ−型半導体であるシリコンウェーハを用いればよい。次に、この基板７１の一面７１ａ側に第一半導体層７２を、また、基板７１の他面７１ｂ側に第二半導体層７３を、それぞれ形成する（半導体層形成工程：（図８（ｂ））。第一半導体層７２は、例えば、基板７１の一面７１ａ側に微量のホウ素やアルミニウムなどをドープし、ｐ＋型半導体層とすればよい。同様に、第二半導体層７３も、ｐ＋型半導体層とすればよい。
【００６１】
次に、基板７１の一面７１ａ側および他面７１ｂ側に設けられた第一半導体層７２と第二半導体層７３の表面をサンドブラストし（サンドブラスト工程）、第一半導体層７２と第二半導体層７３の表面にそれぞれ酸化膜７４，７５を形成する（図８（ｃ））。こうした酸化膜７４，７５は、例えば、基板７１全体をアニールすることで生じる熱酸化膜であればよい。
【００６２】
次に、第一半導体層７２側の酸化膜７４を、フォトリソグラフィーによってパターニングし、エッチングによって酸化膜７４の一部を除去する（図８（ｄ））。酸化膜７４が除去された部分は第一半導体層７２が露出する。
【００６３】
次に、第一半導体層７２のうち、酸化膜７４の除去によって露出した領域に、例えばリンをドープしたリンドープ領域７２ａを形成する（図８（ｅ））。そして、基板７１全体をアニールして、ドープされたリンを熱拡散させ、第一半導体層７２の表層に第三半導体層７６を形成する（図９（ａ））。第三半導体層７６は、例えば、ｎ＋＋型半導体であればよい。また、このアニールによって、第三半導体層７６の上面は熱酸化による酸化膜７４で覆われる。
【００６４】
次に、第一半導体層７２側の酸化膜７４を、フォトリソグラフィーによって再びパターニングし、エッチングによって酸化膜７４の一部を除去する（図９（ｂ））。また、第二半導体層７３側の酸化膜７５を全て除去する（図９（ｂ））。酸化膜７４は、第一半導体層７２と第三半導体層７６との境界部分に沿って、所定の幅で残される。
【００６５】
次に、第一半導体層７２や第三半導体層７６が露出した表面をサンドブラストし（サンドブラスト工程）、その後、露出している第一半導体層７２に重ねて第一電極７７を、第三半導体層７６に重ねて第三電極７９をそれぞれ形成する。また、第二半導体層７３に重ねて第二電極７８を形成し、積層体基板８１を得る（電極形成工程：（図９（ｃ））。これら第一電極７７、第二電極７８、および第三電極７９は、第一半導体層７２、第二半導体層７３、第三半導体層７６のそれぞれの表面に、金属めっきを行うことによって形成される。
【００６６】
以上の各工程を経て形成された積層体基板８１（図９（ｃ））を、ダイシングによって複数のチップ８０に分割する（分割工程：（図９（ｄ））。積層体基板８１を切断する際には、予め、第二電極７８をダイシングテープ（図示略）を用いてダイシングマシンのステージに貼着する。そして、切断には、例えば、図３（ａ）に示した、外形が円盤状を成し、刃先に向かって幅が漸減し、刃先が鋭角を成す断面Ｖ字型の回転ブレードＢｌを用いる。刃先がこうした断面形状をもつ回転ブレードＢｌを用いて、積層体基板８１をダイシングラインに沿って切断することにより、分割されたメサ型のチップ８０の切断面８０ａ，８０ｂが形成される。
【００６７】
図９（ｄ）に示す断面図の例において、第三半導体層７６の中央、および、第一半導体層７２のうち互いに隣接する第三半導体層７６どうしの間に挟まれた部分の中央に、それぞれダイシングラインが重なるよう設定され、このダイシングラインに沿って、メサ溝Ｐを形成して切断される。
【００６８】
このようなメサ型サイリスタの製造時の分割工程においても、第二実施形態で示した図１１（ａ）のように、酸化膜７４（図１１における酸化膜５４に相当）に囲まれた第一半導体層７２（図１１における第一半導体層５２に相当）を、直角に交差する２方向に沿って４分割するように切断したり、図１１（ｂ）のように、細長く延びる２つの酸化膜７４どうしの間に広がる第一半導体層７２を、酸化膜７４の延長方向、およびこれに直角な方向に沿って切断することによって、切断時に切断位置に多少の誤差が生じても、第一半導体層７２のエッジに第三半導体層７６（図１１における第一半導体層５６に相当）が入り込んで残るといった懸念が無い。
【００６９】
次に、個々のチップ８０の第一電極７７、第二電極７８、第三電極７９に重ねて、それぞれ、はんだ層８２，８３，８４を形成する。はんだ層８２，８３，８４は、例えば、ペースト状のはんだを塗布することによって形成すればよい。そして、はんだ層８２，８３，８４にそれぞれ重ねて第一端子８５，第二端子８６、および第三端子８７を配置し、はんだリフローを行う。これにより、第一電極７７には、はんだ層８２を介して第一端子８５が、第二電極７８には、はんだ層８３を介して第二端子８６が、また、第三電極７９には、はんだ層８４を介して第三端子８７が、それぞれ接合される（端子形成工程：（図９（ｅ））。
【００７０】
次に、チップ８０の傾斜した切断面８０ａ，８０ｂを洗浄し（洗浄工程）、この切断面８０ａ，８０ｂをそれぞれ覆うように、パッシベーション膜８８ａ，８８ｂを形成する（パッシベーション膜形成工程）。以上の各工程を経て、メサ型サイリスタ８９が完成する。こうしたメサ型サイリスタ８９は、第一端子８５がゲート端子、第二端子８６がアノード端子、第三端子８７がカソード端子を構成している。
【符号の説明】
【００７１】
３０…メサ型ダイオード（メサ型半導体装置）、３１，５１，７１…基板、３２，５２，７２…第一半導体層、３３，５３，７３…第二半導体層、３４，５７，７７…第一電極、３５，５８，７８…第二電極、３６，３８…はんだ層、３７，６５，８５…第一端子、３９，６６，８６…第二端子、４０，６０，８０…チップ、４１，４１ａ，４１ｂ，６８ａ，６８ｂ，８８ａ，８８ｂ…パッシベーション膜。
【図１】
2014192500.tif 000003
【図２】
2014192500.tif 000004
【図３】
2014192500.tif 000005
【図４】
2014192500.tif 000006
【図５】
2014192500.tif 000007
【図６】
2014192500.tif 000008
【図７】
2014192500.tif 000009
【図８】
2014192500.tif 000010
【図９】
2014192500.tif 000011
【図１０】
2014192500.tif 000012
【図１１】
2014192500.tif 000013