(57)【要約】【課題】暗い部分を撮像した画素回路から出力される画素信号をＡ／Ｄ変換して得られる画素データの分解能を改善する。【解決手段】半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、サンプルホールド回路に保持されている画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定する変換レンジ設定回路と、Ａ／Ｄ変換レンジに従って、サンプルホールド回路に保持されている画素信号をＡ／Ｄ変換して画素データを出力するＡ／Ｄ変換回路と、Ａ／Ｄ変換レンジに従って、画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数の画素について統一する画素データ補正回路とを含む。【選択図】図１
2014192542.tif 000002
【特許請求の範囲】
【請求項１】
露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、
前記サンプルホールド回路に保持されている画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定する変換レンジ設定回路と、
前記Ａ／Ｄ変換レンジに従って、前記サンプルホールド回路に保持されている画素信号をＡ／Ｄ変換して画素データを出力するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換レンジに従って、前記画素データの値を補正することにより、前記画素データのＡ／Ｄ変換比率を複数の画素について統一する画素データ補正回路と、
を具備する半導体集積回路装置。
【請求項２】
前記変換レンジ設定回路が、
少なくとも１つの比較電圧を発生する電圧発生回路と、
前記サンプルホールド回路に保持されている画素信号の信号レベルを前記少なくとも１つの比較電圧と比較して、比較結果を出力する少なくとも１つのコンパレーターと、
前記比較結果に基づいて、前記サンプルホールド回路に保持されている画素信号の信号レベルがどの範囲にあるかを判定し、該範囲に対応する前記Ａ／Ｄ変換レンジを設定する信号レベル判定回路と、
を含む、請求項１記載の半導体集積回路装置。
【請求項３】
露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、
フォトセンサーから出力されるエリア毎の検出信号に基づいて、前記光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得する露光量取得回路と、
前記露光量に関する情報に応じて、Ａ／Ｄ変換レンジをエリア毎に設定する変換レンジ設定回路と、
前記Ａ／Ｄ変換レンジに従って、前記サンプルホールド回路に保持されている画素信号をＡ／Ｄ変換して画素データを出力するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換レンジに従って、前記画素データの値を補正することにより、前記画素データのＡ／Ｄ変換比率を前記複数のエリアについて統一する画素データ補正回路と、
を具備する半導体集積回路装置。
【請求項４】
前記Ａ／Ｄ変換回路が、
変換候補の画素データを設定する逐次比較レジスターと、
基準電圧に基づいて、前記変換候補の画素データをＤ／Ａ変換することによりアナログ電圧を生成するＤ／Ａ変換回路と、
前記アナログ電圧を前記サンプルホールド回路に保持されている画素信号の信号レベルと比較して、比較結果を前記逐次比較レジスターに出力するコンパレーターと、
を含む、請求項１〜３のいずれか１項記載の半導体集積回路装置。
【請求項５】
前記変換レンジ設定回路が、前記Ａ／Ｄ変換レンジに従って、前記基準電圧を複数の電圧の中から選択する電圧選択回路を含む、請求項４記載の半導体集積回路装置。
【請求項６】
請求項１〜５のいずれか１項記載の半導体集積回路装置と、
前記画素データ補正回路から順次出力される画素データをメモリーに蓄積して、１フレームの画像を表す画像データを生成する画像処理回路と、
を具備する撮像装置。
【請求項７】
露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ（ａ）と、
ステップ（ａ）において保持された画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定するステップ（ｂ）と、
前記Ａ／Ｄ変換レンジに従って、ステップ（ａ）において保持された画素信号をＡ／Ｄ変換して画素データを出力するステップ（ｃ）と、
前記Ａ／Ｄ変換レンジに従って、前記画素データの値を補正することにより、前記画素データのＡ／Ｄ変換比率を複数の画素について統一するステップ（ｄ）と、
を具備するＡ／Ｄ変換方法。
【請求項８】
露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ（ａ）と、
フォトセンサーから出力されるエリア毎の検出信号に基づいて、前記光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得するステップ（ｂ）と、
前記露光量に関する情報に応じて、Ａ／Ｄ変換レンジをエリア毎に設定するステップ（ｃ）と、
前記Ａ／Ｄ変換レンジに従って、ステップ（ａ）において保持された画素信号をＡ／Ｄ変換して画素データを出力するステップ（ｄ）と、
前記Ａ／Ｄ変換レンジに従って、前記画素データの値を補正することにより、前記画素データのＡ／Ｄ変換比率を前記複数のエリアについて統一するステップ（ｅ）と、
を具備するＡ／Ｄ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーを用いて被写体を撮像するドライブレコーダー、ハンディカム、及び、ディジタルカメラ等の撮像装置に関する。さらに、本発明は、そのような撮像装置において用いられる半導体集積回路装置、及び、Ａ／Ｄ変換方法等に関する。
【背景技術】
【０００２】
イメージセンサーを用いて被写体を撮像する撮像装置において、イメージセンサーのセル（画素回路）から出力される画素信号は、ＡＤＣ（アナログ／ディジタル変換回路）によってディジタル信号に変換される。その際に、ＡＤＣにおけるＡ／Ｄ変換レンジが固定されているので、暗い部分を撮像した画素回路から出力されて低い信号レベルを有する画素信号については、画素信号をＡ／Ｄ変換して得られる画素データの分解能も低くなってしまう。その結果、階調のない黒つぶれしたような画像しか得ることができない。特に、ダイナミックレンジが広いディスプレイで画像を再生する場合には、その影響が顕著となる。
【０００３】
関連する技術として、特許文献１には、全ての蓄積電荷を１回の読み出しで出力できない場合に分割して電荷転送及び信号出力を行う構成において、アナログ／ディジタル変換の高速化及び低消費電力化を目的とする固体撮像装置が開示されている。この固体撮像装置は、光信号を信号電荷に変換する光電変換部と、信号電荷を転送する転送素子と、転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置された画素アレイ部と、一単位の蓄積期間中に光電変換部に蓄積された信号電荷を転送素子によって少なくとも２回に分割して出力手段を介して読み出す駆動手段とを備えており、単位画素から分割して読み出された複数の出力信号に対して異なる変換精度でアナログ／ディジタル変換を行うことを特徴としている。
【０００４】
特許文献１によれば、単位画素から分割して読み出された複数の出力信号に対して異なる変換精度でアナログ／ディジタル変換を行うので、変換精度によって決まる階調数と実行時間とが比例し、また、アナログ／ディジタル変換部を構成するカウンタの遷移数が階調数に比例するので、アナログ／ディジタル変換の実行時間を短縮できると共に、アナログ／ディジタル変換部で消費される電力を低減できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２７１２７９号公報（段落０００８−００１０）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、Ａ／Ｄ変換レンジは一定であるので、高輝度の場合に変換精度を低下させて変換速度を高速化することはできても、低輝度の場合に変換精度を向上させることはできない。従って、暗い部分を撮像した画素回路から出力される画素信号をＡ／Ｄ変換して得られる画素データの分解能を改善することができない。
【０００７】
そこで、上記の点に鑑み、本発明の目的の１つは、イメージセンサーを用いて被写体を撮像する際に、暗い部分を撮像した画素回路から出力される画素信号をＡ／Ｄ変換して得られる画素データの分解能を改善することである。本発明は、上述した課題若しくは問題の少なくとも１つを解決するためになされたものである。
【課題を解決するための手段】
【０００８】
本発明の第１の観点に係る半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、サンプルホールド回路に保持されている画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定する変換レンジ設定回路と、Ａ／Ｄ変換レンジに従って、サンプルホールド回路に保持されている画素信号をＡ／Ｄ変換して画素データを出力するＡ／Ｄ変換回路と、Ａ／Ｄ変換レンジに従って、画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数の画素について統一する画素データ補正回路とを具備する。
【０００９】
また、本発明の第１の観点に係るＡ／Ｄ変換方法は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ（ａ）と、ステップ（ａ）において保持された画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定するステップ（ｂ）と、Ａ／Ｄ変換レンジに従って、ステップ（ａ）において保持された画素信号をＡ／Ｄ変換して画素データを出力するステップ（ｃ）と、Ａ／Ｄ変換レンジに従って、画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数の画素について統一するステップ（ｄ）とを具備する。
【００１０】
本発明の第１の観点によれば、保持された画素信号の信号レベルが小さい場合にＡ／Ｄ変換レンジを小さく設定し、Ａ／Ｄ変換レンジに従って画素信号をＡ／Ｄ変換すると共に、Ａ／Ｄ変換レンジに従って画素データの値を補正することにより、暗い部分の画素から得られる画素データの分解能を改善することができる。
【００１１】
本発明の第１の観点に係る半導体集積回路装置において、変換レンジ設定回路が、少なくとも１つの比較電圧を発生する電圧発生回路と、サンプルホールド回路に保持されている画素信号の信号レベルを少なくとも１つの比較電圧と比較して、比較結果を出力する少なくとも１つのコンパレーターと、比較結果に基づいて、サンプルホールド回路に保持されている画素信号の信号レベルがどの範囲にあるかを判定し、該範囲に対応するＡ／Ｄ変換レンジを設定する信号レベル判定回路とを含んでも良い。その場合には、画素信号の信号レベルを複数の範囲に分類し、適切なＡ／Ｄ変換レンジを設定することができる。
【００１２】
本発明の第２の観点に係る半導体集積回路装置は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するサンプルホールド回路と、フォトセンサーから出力されるエリア毎の検出信号に基づいて、光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得する露光量取得回路と、露光量に関する情報に応じて、Ａ／Ｄ変換レンジをエリア毎に設定する変換レンジ設定回路と、Ａ／Ｄ変換レンジに従って、サンプルホールド回路に保持されている画素信号をＡ／Ｄ変換して画素データを出力するＡ／Ｄ変換回路と、Ａ／Ｄ変換レンジに従って、画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数のエリアについて統一する画素データ補正回路とを具備する。
【００１３】
また、本発明の第２の観点に係るＡ／Ｄ変換方法は、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路を含む光電変換部から供給される画素信号を、設定されたタイミングでサンプリングして保持するステップ（ａ）と、フォトセンサーから出力されるエリア毎の検出信号に基づいて、光電変換部の受光面の複数のエリアにおける露光量に関する情報を取得するステップ（ｂ）と、露光量に関する情報に応じて、Ａ／Ｄ変換レンジをエリア毎に設定するステップ（ｃ）と、Ａ／Ｄ変換レンジに従って、ステップ（ａ）において保持された画素信号をＡ／Ｄ変換して画素データを出力するステップ（ｄ）と、Ａ／Ｄ変換レンジに従って、画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数のエリアについて統一するステップ（ｅ）とを具備する。
【００１４】
本発明の第２の実施形態によれば、光電変換部の受光面のエリアにおける露光量が少ない場合にＡ／Ｄ変換レンジを小さく設定し、Ａ／Ｄ変換レンジに従って画素信号をＡ／Ｄ変換すると共に、Ａ／Ｄ変換レンジに従って画素データの値を補正することにより、暗い部分のエリアから得られる画素データの分解能を改善することができる。
【００１５】
以上の半導体集積回路装置において、Ａ／Ｄ変換回路が、変換候補の画素データを設定する逐次比較レジスターと、基準電圧に基づいて、変換候補の画素データをＤ／Ａ変換することによりアナログ電圧を生成するＤ／Ａ変換回路と、アナログ電圧をサンプルホールド回路に保持されている画素信号の信号レベルと比較して、比較結果を逐次比較レジスターに出力するコンパレーターとを含むようにしても良い。このように構成されたＡ／Ｄ変換回路は、高分解能を実現し、また、消費電力を削減することができる。
【００１６】
また、変換レンジ設定回路が、Ａ／Ｄ変換レンジに従って、基準電圧を複数の電圧の中から選択する電圧選択回路を含むようにしても良い。これにより、Ａ／Ｄ変換回路において、基準電圧に応じて適切なＡ／Ｄ変換レンジを実現することができる。
【００１７】
本発明の幾つかの観点に係る撮像装置は、本発明のいずれかの観点に係る半導体集積回路装置と、画素データ補正回路から順次出力される画素データをメモリーに蓄積して、１フレームの画像を表す画像データを生成する画像処理回路とを具備する。これにより、暗い部分を撮像して得られる画素データの分解能を改善して、黒くつぶれた画像の生成を防ぐことができる。この技術は、ダイナミックレンジの広い画像を生成する場合や、ダイナミックレンジの広いディスプレイに画像を表示する場合において、特に有効である。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る撮像装置の構成例を示すブロック図。
【図２】図１に示す撮像装置における光電変換部の構成例を示す回路図。
【図３】サンプルホールド回路１５〜画素データ補正回路１８の回路図。
【図４】図３に示すＡＤＣの動作例を説明するための波形図。
【図５】図１に示す撮像装置において行われるＡ／Ｄ変換方法の例を示すフロー図。
【図６】本発明の第２の実施形態に係る撮像装置の構成例を示すブロック図。
【図７】図６に示す撮像装置において行われるＡ／Ｄ変換方法の例を示すフロー図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の第１の実施形態に係る撮像装置の構成例を示すブロック図である。本発明は、イメージセンサーを用いて被写体を撮像するドライブレコーダー、ハンディカム、及び、ディジタルカメラ等の撮像装置に適用される。
【００２０】
図１に示すように、この撮像装置は、撮像部１と、画像処理部２とを含んでいる。撮像部１及び画像処理部２は、それぞれ別個の半導体集積回路装置に内蔵されても良いし、全体として１つの半導体集積回路装置に内蔵されても良い。あるいは、撮像部１と画像処理部２の一部とが１つの半導体集積回路装置に内蔵されても良いし、画像処理部２と撮像部１の一部とが１つの半導体集積回路装置に内蔵されても良い。
【００２１】
撮像部１は、光電変換部１０と、行デコーダー１１と、列デコーダー１２と、バッファーアンプ１３ａと、キャパシター１３ｂと、ＯＢ（オプティカルブラック）クランプ回路１３ｃと、ＣＤＳ（correlated double sampling：相関２重サンプリング）回路１４と、サンプルホールド（Ｓ／Ｈ）回路１５と、変換レンジ設定回路１６と、ＡＤＣ（アナログ／ディジタル変換器）１７と、画素データ補正回路１８と、タイミング設定回路１９とを含んでいる。
【００２２】
図２は、図１に示す撮像装置における光電変換部の構成例を示す回路図である。本実施形態においては、一例として、ＡＣＤＴ（advanced carrier detection and transfer technology）が適用されたＣＭＯＳイメージセンサーの一種が用いられる。ＡＣＤＴイメージセンサーは、非破壊読み出し可能なイメージセンサーであり、高画質と低電圧及び低消費電力という２つの長所を併せ持つ。
【００２３】
光電変換部１０において、露光量に応じた信号レベルを有する複数の画素信号を非破壊読み出しによってそれぞれ出力する複数の画素回路１０ａが、２次元マトリックス状に配列されている。図２においては、複数の画素回路１０ａと、それらの画素回路１０ａに接続されたドレイン電位線ＶＤと、図中横方向に配列された画素回路１０ａに各々が接続されたゲート電位線ＶＧ１、ＶＧ２、・・・と、図中縦方向に配列された画素回路１０ａに各々が接続された読み出し線ＶＳ１、ＶＳ２、・・・とが示されている。
【００２４】
例として、図中左上の画素回路１０ａについて説明する。画素回路１０ａは、ＮチャネルＭＯＳトランジスターＱ１と、フォトダイオードＤ１とを含んでいる。トランジスターＱ１のドレインは、ドレイン電位線ＶＤに接続されており、ゲートは、ゲート電位線ＶＧ１に接続されており、ソースは、読み出し線ＶＳ１に接続されている。また、フォトダイオードＤ１のカソードは、ドレイン電位線ＶＤに接続されており、アノードは、トランジスターＱ１のバックゲートに接続されている。
【００２５】
例えば、ドレイン電位線ＶＤには、３．３Ｖの電位が供給される。また、ゲート電位線ＶＧ１には、リセット時に６Ｖ、露光時に１Ｖ、読み出し時に３Ｖの電位が供給される。ゲート電位線ＶＧ１に６Ｖの電位が供給されて画素回路１０ａがリセットされると、トランジスターＱ１のバックゲートに蓄積された電荷が放出される。
【００２６】
ゲート電位線ＶＧ１の電位が６Ｖから１Ｖに変更されると、露光が開始され、露光量に応じた光電流がフォトダイオードＤ１に流れて、トランジスターＱ１のバックゲートに電荷が蓄積される。その後、画素回路１０ａから画素信号を読み出す際に、ゲート電位線ＶＧ１の電位が１Ｖから３Ｖに変更される。トランジスターＱ１のバックゲートに蓄積される電荷が多くなれば、トランジスターＱ１の閾値が上昇し、トランジスターＱ１のソース電位が低下する。このソース電位が、画素信号として出力される。
【００２７】
再び図１を参照すると、行デコーダー１１は、光電変換部１０の複数行の画素回路を順次リセットすると共に、複数行の画素回路を順次選択する。列デコーダー１２は、複数のＮチャネルＭＯＳトランジスター１２ａを含んでおり、行デコーダー１１によって選択された行の複数の画素回路から出力される画素信号を順次選択して、選択された画素信号を順次出力する。このようにして選択された行及び列の画素回路から出力される画素信号は、バッファーアンプ１３ａ及びカップリング用のキャパシター１３ｂを介して、ＯＢクランプ回路１３ｃに供給される。
【００２８】
ＯＢクランプ回路１３ｃは、光電変換部１０においてフォトダイオードが遮光されたＯＢ領域が走査される際に、画素信号を黒レベルにクランプする。これにより、温度上昇等によって発生する暗電流の増加分をキャンセルすることができる。ＯＢクランプ回路１３ｃから出力される画素信号は、ＣＤＳ回路１４に供給される。
【００２９】
画素回路１０ａから出力される画素信号には、検出ノードの特性に起因した固定パターンノイズが含まれている。そこで、ＣＤＳ回路１４は、画素回路１０ａのリセットによって電荷が放出される前後のレベルの差を検出することによって、固定パターンノイズが低減された画素信号を得るＣＤＳ処理を行う。
【００３０】
ＣＤＳ回路１４は、複数のサンプルホールド（Ｓ／Ｈ）回路１４１及び１４２と、差分演算器１４３とを含んでいる。サンプルホールド回路１４１は、露光時間に応じて蓄積された電荷量に比例する信号レベルの画素信号をサンプリングして保持する。その後、行デコーダー１１が、画素回路１０ａをリセットして電荷を放出させ、サンプルホールド回路１４２が、リセット後のノイズレベルの画素信号をサンプリングして保持する。
【００３１】
差分演算器１４３は、サンプルホールド回路１４１に保持されている信号レベルの画素信号と、サンプルホールド回路１４２に保持されているノイズレベルの画素信号との差分を演算して、固定パターンノイズが低減された画素信号を得る。これらの動作は、タイミング設定回路１９によって設定されたタイミングに従って行われる。
【００３２】
サンプルホールド回路１５は、複数の画素回路１０ａから順次読み出され、列デコーダー１２〜ＣＤＳ回路１４を介して供給される画素信号を、タイミング設定回路１９によって設定されたタイミングでサンプリングして保持する。また、変換レンジ設定回路１６は、サンプルホールド回路１５に保持されている画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定する。
【００３３】
ここで、Ａ／Ｄ変換レンジとは、Ａ／Ｄ変換回路において最小値から最大値までの出力ディジタル値を得るためのアナログ入力電圧の入力レンジのことをいう。従って、量子化ビット数が一定である場合に、Ａ／Ｄ変換レンジは、Ａ／Ｄ変換における１ＬＳＢ当りの分解能又は変換精度を決定する。
【００３４】
ＡＤＣ１７は、変換レンジ設定回路１６によって設定されたＡ／Ｄ変換レンジに従って、サンプルホールド回路１５に保持されている画素信号をＡ／Ｄ変換して画素データを出力する。例えば、暗くて露光量の少ない画素においては、画素信号の信号レベルが小さいので、Ａ／Ｄ変換レンジを小さく設定することにより、分解能の高い画素データを得ることができる。
【００３５】
画素データ補正回路１８は、変換レンジ設定回路１６によって設定されたＡ／Ｄ変換レンジに従って、ＡＤＣ１７から出力される画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数の画素について統一する。ここで、Ａ／Ｄ変換比率とは、アナログ入力電圧と、そのアナログ入力電圧をＡ／Ｄ変換して得られるディジタル値との比率をいう。
【００３６】
タイミング設定回路１９は、行デコーダー１１、列デコーダー１２、ＯＢクランプ回路１３ｃ、ＣＤＳ回路１４、サンプルホールド回路１５、及び、ＡＤＣ１７の動作タイミングを設定する。また、タイミング設定回路１９は、画像処理部２の動作タイミングを設定する。
【００３７】
図３は、図１に示すサンプルホールド回路１５〜画素データ補正回路１８を詳しく説明するための回路図である。サンプルホールド回路１５は、タイミング設定回路１９から供給されるサンプリングクロック信号に同期して、画素信号をサンプリングして保持する。画素信号は、直流電圧ＶＩＮの信号レベルを有している。
【００３８】
変換レンジ設定回路１６は、少なくとも１つのコンパレーター（図３においては、複数のコンパレーター１６１、１６２・・・を示す）と、信号レベル判定回路１６３と、電圧選択回路１６４と、電圧発生回路１６５とを含んでいる。この構成によれば、画素信号の信号レベルを複数の範囲に分類し、適切なＡ／Ｄ変換レンジを設定することができる。
【００３９】
例えば、画素信号のダイナミックレンジが最小値０ボルト〜最大値ＶＦＳボルトに設定されている場合に、電圧発生回路１６５は、最大値の電圧ＶＦＳ、及び、最小値よりも大きくて最大値よりも小さい少なくとも１つの比較電圧を発生する。以下においては、電圧発生回路１６５が、電圧ＶＦＳ、ＶＦＳ／２、ＶＦＳ／４を生成する場合について説明する。
【００４０】
コンパレーター１６１は、サンプルホールド回路１５に保持されている画素信号の信号レベルＶＩＮを電圧ＶＦＳ／２と比較して、比較結果を信号レベル判定回路１６３に出力する。また、コンパレーター１６２は、サンプルホールド回路１５に保持されている画素信号の信号レベルＶＩＮを電圧ＶＦＳ／４と比較して、比較結果を信号レベル判定回路１６３に出力する。
【００４１】
信号レベル判定回路１６３は、コンパレーター１６１及び１６２から出力される比較結果に基づいて、サンプルホールド回路１５に保持されている画素信号の信号レベルＶＩＮがどの範囲にあるかを判定し、該範囲に対応するＡ／Ｄ変換レンジを設定するための変換レンジ設定信号を出力する。
【００４２】
電圧選択回路１６４は、変換レンジ設定信号に従って、ＡＤＣ１７において用いられる基準電圧ＶＲＥＦを、電圧発生回路１６５が発生する複数の電圧の中から選択する。これにより、ＡＤＣ１７において、基準電圧ＶＲＥＦに応じて適切なＡ／Ｄ変換レンジを実現することができる。
【００４３】
例えば、画素信号の信号レベルＶＩＮが電圧ＶＦＳ／２以上であれば、信号レベル判定回路１６３は、変換レンジ設定信号「０」を出力し、電圧選択回路１６４は、電圧ＶＦＳを選択する。画素信号の信号レベルＶＩＮが電圧ＶＦＳ／２よりも小さくて電圧ＶＦＳ／４以上であれば、信号レベル判定回路１６３は、変換レンジ設定信号「１」を出力し、電圧選択回路１６４は、電圧ＶＦＳ／２を選択する。画素信号の信号レベルＶＩＮが電圧ＶＦＳ／４よりも小さければ、信号レベル判定回路１６３は、変換レンジ設定信号「２」を出力し、電圧選択回路１６４は、電圧ＶＦＳ／４を選択する。
【００４４】
ＡＤＣ１７は、逐次比較クロック信号生成回路１７１と、逐次比較レジスター１７２と、ＤＡＣ（ディジタル／アナログ変換回路）１７３と、コンパレーター１７４と、出力レジスター１７５とを含んでいる。逐次比較クロック信号生成回路１７１は、タイミング設定回路１９から供給されるクロック信号に同期して、逐次比較のタイミングを与える逐次比較クロック信号を生成する。
【００４５】
逐次比較レジスター１７２は、逐次比較クロック信号に同期して、変換候補の画素データを設定する。ＤＡＣ１７３は、基準電圧ＶＲＥＦに基づいて、逐次比較レジスター１７２によって設定される変換候補の画素データをＤ／Ａ変換することによりアナログ電圧を生成する。
【００４６】
コンパレーター１７４は、ＤＡＣ１７３によって生成されるアナログ電圧を、サンプルホールド回路１５に保持されている画素信号の信号レベルＶＩＮと比較して、比較結果を逐次比較レジスター１７２に出力する。逐次比較レジスター１７２は、コンパレーター１７４から出力される比較結果に従って、変換候補の画素データを変更する。このように構成されたＡＤＣ１７は、高分解能を実現し、また、消費電力を削減することができる。
【００４７】
図４は、図３に示すＡＤＣの動作例を説明するための波形図である。ここでは、画素信号の信号レベルＶＩＮが４ビットの画素データＤ３〜Ｄ０に変換される場合について説明する。まず、逐次比較レジスター１７２は、変換候補の画素データを中間スケール「１０００」に設定する。これにより、ＤＡＣ１７３の出力電圧ＶＤＡＣが、（１／２）ＶＲＥＦとなる。
【００４８】
コンパレーター１７４は、ＤＡＣ１７３の出力電圧ＶＤＡＣを画素信号の信号レベルＶＩＮと比較して、比較結果を表す比較結果信号を逐次比較レジスター１７２に出力する。比較結果がＶＩＮ＞ＶＤＡＣであれば、コンパレーター１７４がハイレベルの比較結果信号を出力し、逐次比較レジスター１７２は、Ｄ３（ＭＳＢ）を「１」に決定する。一方、図４に示すように、比較結果がＶＩＮ＜ＶＤＡＣであれば、コンパレーター１７４がローレベルの比較結果信号を出力し、逐次比較レジスター１７２は、Ｄ３（ＭＳＢ）を「０」に決定する。
【００４９】
その後、次の下位ビットの比較が行われる。逐次比較レジスター１７２は、変換候補の画素データを「０１００」に設定する。これにより、ＤＡＣ１７３の出力電圧ＶＤＡＣが、（１／４）ＶＲＥＦとなる。コンパレーター１７４は、ＤＡＣ１７３の出力電圧ＶＤＡＣを画素信号の信号レベルＶＩＮと比較する。図４に示すように、ＶＩＮ＞ＶＤＡＣであれば、コンパレーター１７４がハイレベルの比較結果信号を出力し、逐次比較レジスター１７２は、Ｄ２を「１」に決定する。
【００５０】
次に、逐次比較レジスター１７２は、変換候補の画素データを「０１１０」に設定する。これにより、ＤＡＣ１７３の出力電圧ＶＤＡＣが、（３／８）ＶＲＥＦとなる。コンパレーター１７４は、ＤＡＣ１７３の出力電圧ＶＤＡＣを画素信号の信号レベルＶＩＮと比較する。図４に示すように、ＶＩＮ＜ＶＤＡＣであれば、コンパレーター１７４がローレベルの比較結果信号を出力し、逐次比較レジスター１７２は、Ｄ１を「０」に決定する。
【００５１】
次に、逐次比較レジスター１７２は、変換候補の画素データを「０１０１」に設定する。これにより、ＤＡＣ１７３の出力電圧ＶＤＡＣが、（５／１６）ＶＲＥＦとなる。コンパレーター１７４は、ＤＡＣ１７３の出力電圧ＶＤＡＣを画素信号の信号レベルＶＩＮと比較する。図４に示すように、ＶＩＮ＞ＶＤＡＣであれば、コンパレーター１７４がハイレベルの比較結果信号を出力し、逐次比較レジスター１７２は、Ｄ０（ＬＳＢ）を「１」に決定する。
【００５２】
このようにして最終的に決定された画素データは、逐次比較クロック信号生成回路１７１から供給される比較終了クロック信号に同期して、出力レジスター１７５に保持される。画素データ補正回路１８は、逐次比較クロック信号生成回路１７１から供給される補正開始クロック信号に同期して、出力レジスター１７５から出力される画素データを補正する。
【００５３】
画素データ補正回路１８は、変換レンジ設定信号「１」が供給される場合に、画素データの値を２で除算する。例えば、画素データ「１０００」の値を２で除算すると、画素データ「０１００」が得られる。これは、画素データの各ビットを下位方向に１ビットだけ移動させることによって行うことができる。
【００５４】
また、画素データ補正回路１８は、変換レンジ設定信号「２」が供給される場合に、画素データの値を４で除算する。例えば、画素データ「１０００」の値を４で除算すると、画素データ「００１０」が得られる。これは、画素データの各ビットを下位方向に２ビットだけ移動させることによって行うことができる。なお、画素データ補正回路１８は、変換レンジ設定信号「０」が供給された場合には、画素データの値をそのままにする。
【００５５】
このようにして、画素データ補正回路１８は、変換レンジ設定回路１６から供給される変換レンジ設定信号に従って、ＡＤＣ１７から出力される画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数の画素について統一する。補正された画素データは、図１に示す画像処理部２に供給される。
【００５６】
再び図１を参照すると、画像処理部２は、画像処理回路２１と、メモリー２２とを含んでいる。画像処理回路２１は、画素データ補正回路１８から順次出力される画素データをメモリー２２に蓄積して、１フレームの画像を表す画像データを生成すると共に、画像データに対して各種の画像処理を施す。例えば、画像処理回路２１は、互いに異なる複数種類の露光時間に対応して生成された複数種類の画像データを合成することにより、ダイナミックレンジが拡張された１つの画像を表す合成画像データを生成するダイナミックレンジ拡張処理を行うようにしても良い。
【００５７】
次に、本発明の第１の実施形態に係るＡ／Ｄ変換方法について、図１及び図５を参照しながら説明する。図５は、図１に示す撮像装置において行われるＡ／Ｄ変換方法の例を示すフローチャートである。
【００５８】
図５に示すステップＳ１１において、サンプルホールド回路１５が、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路１０ａを含む光電変換部１０から供給される画素信号を、タイミング設定回路１９によって設定されたタイミングでサンプリングして保持する。
【００５９】
ステップＳ１２において、変換レンジ設定回路１６が、ステップＳ１１において保持された画素信号の信号レベルに応じて、Ａ／Ｄ変換レンジを画素毎に設定する。ステップＳ１３において、ＡＤＣ１７が、ステップＳ１２において設定されたＡ／Ｄ変換レンジに従って、ステップＳ１１において保持された画素信号をＡ／Ｄ変換して画素データを出力する。
【００６０】
ステップＳ１４において、画素データ補正回路１８が、ステップＳ１２において設定されたＡ／Ｄ変換レンジに従って画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を複数の画素について統一する。これにより、画素信号の信号レベルの変化に対して一義的に変化する画素データが得られる。
【００６１】
本発明の第１の実施形態によれば、保持された画素信号の信号レベルが小さい場合にＡ／Ｄ変換レンジを小さく設定し、Ａ／Ｄ変換レンジに従って画素信号をＡ／Ｄ変換すると共に、Ａ／Ｄ変換レンジに従って画素データの値を補正することにより、暗い部分の画素から得られる画素データの分解能を改善することができる。
【００６２】
次に、本発明の第２の実施形態について説明する。
図６は、本発明の第２の実施形態に係る撮像装置の構成例を示すブロック図である。第２の実施形態においては、第１の実施形態に係る撮像装置に対して、ＡＥ（automatic exposure：自動露光）のために、フォトセンサー３及び露光量取得回路２０が追加され、図１に示す変換レンジ設定回路１６の替りに、変換レンジ設定回路１６ａが用いられる。その他の点に関しては、第１の実施形態と同様である。
【００６３】
フォトセンサー３の受光面は複数のエリアに分割されており、それらのエリアには、それぞれの検出素子が設けられている。図６には、受光面が９つのエリアに分割されたフォトセンサー３が示されている。光電変換部１０の受光面に入射する光と同じ光が、ビームスプリッター等によって分岐されて、フォトセンサー３の受光面にも入射する。フォトセンサー３は、複数のエリアにおける露光量に応じた電圧を有するエリア毎の検出信号を、露光量取得回路２０に出力する。
【００６４】
フォトセンサー３の受光面における複数のエリアに対応して、光電変換部１０の受光面も複数のエリアに分類される。露光量取得回路２０は、フォトセンサー３から出力されるエリア毎の検出信号に基づいて、光電変換部１０の受光面の複数のエリアにおける露光量に関する情報を取得する。露光量取得回路２０は、取得された露光量に関する情報を、変換レンジ設定回路１６ａ及びタイミング設定回路１９に出力する。
【００６５】
タイミング設定回路１９は、露光量取得回路２０から出力される露光量に関する情報に基づいて、画素回路１０ａにおけるリセットから画素信号読み出しまでの露光時間をエリア毎に設定する。これにより、複数のエリアに含まれている画素回路１０ａから出力される画素信号の信号レベルが、一定の範囲内に収束する。ただし、被写体の明暗に応じて、露光量の多いエリアと露光量の少ないエリアとが存在する。
【００６６】
変換レンジ設定回路１６ａは、露光量取得回路２０から出力される露光量に関する情報に応じて、Ａ／Ｄ変換レンジをエリア毎に設定する。Ａ／Ｄ変換レンジを設定するタイミングは、タイミング設定回路１９によって設定される。ＡＤＣ１７は、変換レンジ設定回路１６ａによって設定されたＡ／Ｄ変換レンジに従って、サンプルホールド回路１５に保持されている画素信号をＡ／Ｄ変換して画素データを出力する。例えば、暗くて露光量の少ないエリアにおいては、画素信号の信号レベルが小さいので、Ａ／Ｄ変換レンジを小さく設定することにより、分解能の高い画素データを得ることができる。
【００６７】
さらに、画素データ補正回路１８は、変換レンジ設定回路１６ａによって設定されたＡ／Ｄ変換レンジに従って、ＡＤＣ１７から出力される画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を光電変換部１０の受光面の複数のエリアについて統一する。これにより、画素信号の信号レベルの変化に対して一義的に変化する画素データが得られる。
【００６８】
次に、本発明の第２の実施形態に係るＡ／Ｄ変換方法について、図６及び図７を参照しながら説明する。図７は、図６に示す撮像装置において行われるＡ／Ｄ変換方法の例を示すフローチャートである。
【００６９】
図７に示すステップＳ２１において、サンプルホールド回路１５が、露光量に応じた信号レベルを有する複数の画素信号をそれぞれ出力する複数の画素回路１０ａを含む光電変換部１０から供給される画素信号を、タイミング設定回路１９によって設定されたタイミングでサンプリングして保持する。
【００７０】
ステップＳ２２において、露光量取得回路２０が、フォトセンサー３から出力されるエリア毎の検出信号に基づいて、光電変換部１０の受光面の複数のエリアにおける露光量に関する情報を取得する。ステップＳ２３において、変換レンジ設定回路１６ａが、ステップＳ２２において取得された露光量に関する情報に応じて、Ａ／Ｄ変換レンジをエリア毎に設定する。
【００７１】
ステップＳ２４において、ＡＤＣ１７が、ステップＳ２３において設定されたＡ／Ｄ変換レンジに従って、ステップＳ２１において保持された画素信号をＡ／Ｄ変換して画素データを出力する。ステップＳ２５において、画素データ補正回路１８が、ステップＳ２３において設定されたＡ／Ｄ変換レンジに従って画素データの値を補正することにより、画素データのＡ／Ｄ変換比率を光電変換部１０の受光面の複数のエリアについて統一する。
【００７２】
本発明の第２の実施形態によれば、光電変換部１０の受光面のエリアにおける露光量が少ない場合にＡ／Ｄ変換レンジを小さく設定し、Ａ／Ｄ変換レンジに従って画素信号をＡ／Ｄ変換すると共に、Ａ／Ｄ変換レンジに従って画素データの値を補正することにより、暗い部分のエリアから得られる画素データの分解能を改善することができる。
【００７３】
以上の実施形態においては、１行分の画素回路から出力される画素信号を列デコーダーによって順次選択してからＡ／Ｄ変換する例について説明したが、１行分の画素回路から出力される画素信号をＡ／Ｄ変換してから列デコーダーによって順次選択するようにしても良い。本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００７４】
１…撮像部、２…画像処理部、３…フォトセンサー、１０…光電変換部、１０ａ…画素回路、１１…行デコーダー、１２…列デコーダー、１２ａ…ＮチャネルＭＯＳトランジスター、１３ａ…バッファーアンプ、１３ｂ…キャパシター、１３ｃ…ＯＢクランプ回路、１４…ＣＤＳ回路、１４１、１４２…サンプルホールド回路、１４３…差分演算器、１５…サンプルホールド回路、１６、１６ａ…変換レンジ設定回路、１６１、１６２…コンパレーター、１６３…信号レベル判定回路、１６４…電圧選択回路、１６５…電圧発生回路、１７…ＡＤＣ、１７１…逐次比較クロック信号生成回路、１７２…逐次比較レジスター、１７３…ＤＡＣ、１７４…コンパレーター、１７５…出力レジスター、１８…画素データ補正回路、１９…タイミング設定回路、２０…露光量取得回路、２１…画像処理回路、
２２…メモリー、Ｑ１…ＮチャネルＭＯＳトランジスター、Ｄ１…フォトダイオード、ＶＤ…ドレイン電位線、ＶＧ１、ＶＧ２…ゲート電位線、ＶＳ１、ＶＳ２…読み出し線
【図１】
2014192542.tif 000003
【図２】
2014192542.tif 000004
【図３】
2014192542.tif 000005
【図４】
2014192542.tif 000006
【図５】
2014192542.tif 000007
【図６】
2014192542.tif 000008
【図７】
2014192542.tif 000009