(57)【要約】【課題】互いに異なる固有のＩＤコードをスレーブ装置に事前に設定しなくても、所望のスレーブ装置に対して所望の制御を行わせることができるようにする。【解決手段】ホスト装置に対して複数のスレーブ装置がシリーズに接続された通信システムである。各スレーブ装置は、ホスト装置又は前段のスレーブ装置からの入力データ信号に含まれている入力ＩＤコードのみを１だけ減算して新たな入力ＩＤコードを有する新たな入力データ信号として後段のスレーブ装置に送るＩＤ演算部と、内部ＩＤコードを設定するＩＤレジスタと、ホスト装置又は前段のスレーブ装置からの入力データ信号に含まれている入力ＩＤコードとＩＤレジスタに設定された内部ＩＤコードとの一致を検出する比較器と、該比較器で一致が検出されると入力データ信号に含まれている制御データを取り込んで格納する汎用レジスタとを備え、前記演算の内容と前記内部ＩＤコードを、各スレーブ装置で共通にした。【選択図】図２
2014134866.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置に対して複数のスレーブ装置がシリーズに接続された通信システムであって、
前記各スレーブ装置は、前記ホスト装置又は前段のスレーブ装置から入力データ信号を入力し該入力データ信号に含まれている入力ＩＤコードのみを演算して新たな入力ＩＤコードを有する新たな入力データ信号として後段のスレーブ装置に送るＩＤ演算部と、内部ＩＤコードを設定するＩＤレジスタと、前記ホスト装置又は前段のスレーブ装置からの入力データ信号に含まれている前記入力ＩＤコードと前記ＩＤレジスタに設定された内部ＩＤコードとの一致を検出する比較器と、該比較器で前記一致が検出されると前記入力データ信号に含まれている制御データを取り込んで格納する汎用レジスタとを備え、
前記演算の内容と前記内部ＩＤコードは、各スレーブ装置で共通であることを特徴とする通信システム。
【請求項２】
請求項１に記載の通信システムにおいて、
前記ＩＤ演算部の前記演算は、前記入力ＩＤコードの値を１だけ減算する演算であることを特徴とする通信システム。
【請求項３】
請求項２に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタの内部ＩＤコードに特定値が設定され、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項４】
請求項２に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項５】
請求項２に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項６】
請求項２に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項７】
請求項２に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項８】
請求項１に記載の通信システムにおいて、
前記ＩＤ演算部の前記演算は、前記入力ＩＤコードの値を１だけ加算する演算であることを特徴とする通信システム。
【請求項９】
請求項５に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタの内部ＩＤコードに特定値が設定され、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ加算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項１０】
請求項８に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項１１】
請求項８に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項１２】
請求項８に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【請求項１３】
請求項８に記載の通信システムにおいて、
前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、
ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、
前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、
前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、
ことを特徴とする通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホスト装置に対して２以上のスレーブ装置がシリーズに接続され、ホスト装置から送信されたシリアル又はパラレルのデータ信号を該スレーブ装置に入力して負荷を制御する同期式又は非同期式の通信システムに関する。
【背景技術】
【０００２】
１個のマスタ装置に対して複数のスレーブ装置をシリーズ接続してシングルマスタ／マルチスレーブ方式で構成した通信システムでは、ＳＰＩ（Serial Peripheral Interface）等による同期式においては、複数のスレーブ装置を、連続するシフトレジスタにみたてて制御する方式が一般的であった。
【０００３】
一方、非同期式の通信システムでは、個々のスレーブ装置に予め固有のＩＤコードをセットしておくことにより、マスタ装置によって、個々のスレーブ装置を独立して制御することが可能である。
【０００４】
図１０に、従来の非同期式通信システムで使用される複数のスレーブ装置５００＿１，５００＿２，５００＿３の構成を示す。マスタ装置（図示せず）にパラレル接続されるスレーブ装置５００＿１，５００＿２，５００＿３は同じ構成であり、非同期のシリアルデータ信号ＲｘＤを受信してシリアル／パラレル変換その他を処理するＵＡＲＴ（Universal Asynchronous Receiver Transmitter）５１０、受信したデータ信号をデコードするデコーダ５２０、入力されデコーダされたＩＤコードを比較識別するためのＩＤコードが設定されたＩＤレジスタ５３０、当該シリアル通信装置が制御すべき負荷を制御するためのデータが格納される汎用レジスタ５４０を備えている。
【０００５】
図１０の通信システムでは、各スレーブ装置５００＿１，５００＿２，５００＿３のＩＤレジスタ５３０に、互いに異なるＩＤコードを設定しておき、マスタ装置から入力するシリアルデータ信号ＲｘＤに含まれていたＩＤコードが、いずれかのスレーブ装置のＩＤレジスタ５３０に記憶されていたＩＤコードと一致すれば、当該シリアルデータ信号ＲｘＤに含まれていた制御データが当該スレーブ装置の汎用レジスタ５４０に格納され、この汎用レジスタ５４０のデータに応じて、当該スレーブ装置の負荷としてのＬＥＤ等のオン／オフ等が制御される。
【０００６】
このように、それぞれのスレーブ装置に異なるＩＤレジスタを事前に設定しておいて、その後にＩＤコードと制御データをそのシリーズ接続のスレーブ装置に送信して特定のスレーブ装置を選択し制御するものとして、特許文献１，２に記載がある。
【０００７】
なお、図１０のＩＤレジスタ５３０に代えて、不揮発メモリが使用されることもある。また、図１１に示すように、“０”としてＧＮＤ電位が、“１”としてＶＤＤがそれぞれ設定される、例えば４ビットのＩＤ設定端子５５０を備えたシリアル通信装置５００’＿１，５００’＿２，５００’＿３を設け、このＩＤ設定端子５５０によってＩＤコードが設定される場合もある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４７０３３９４号公報
【特許文献２】特許第４８８１６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図１０、図１１に示した通信システムでは、それぞれのスレーブ装置に互いに異なった固有のＩＤコードを事前に設定する必要がある。本発明の目的は、互いに異なった固有のＩＤコードをスレーブ装置に事前に設定しなくても、所望のスレーブ装置に対して所望の制御を行わせることができるようにした通信システムを提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明は、ホスト装置に対して複数のスレーブ装置がシリーズに接続された通信システムであって、前記各スレーブ装置は、前記ホスト装置又は前段のスレーブ装置から入力データ信号を入力し該入力データ信号に含まれている入力ＩＤコードのみを演算して新たな入力ＩＤコードを有する新たな入力データ信号として後段のスレーブ装置に送るＩＤ演算部と、内部ＩＤコードを設定するＩＤレジスタと、前記ホスト装置又は前段のスレーブ装置からの入力データ信号に含まれている前記入力ＩＤコードと前記ＩＤレジスタに設定された内部ＩＤコードとの一致を検出する比較器と、該比較器で前記一致が検出されると前記入力データ信号に含まれている制御データを取り込んで格納する汎用レジスタとを備え、前記演算の内容と前記内部ＩＤコードは、各スレーブ装置で共通であることを特徴とする。
請求項２にかかる発明は、請求項１に記載の通信システムにおいて、前記ＩＤ演算部の前記演算は、前記入力ＩＤコードの値を１だけ減算する演算であることを特徴とする。
請求項３にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタの内部ＩＤコードに特定値が設定され、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項４にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項５にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項６にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項７にかかる発明は、請求項２に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項８にかかる発明は、請求項１に記載の通信システムにおいて、前記ＩＤ演算部の前記演算は、前記入力ＩＤコードの値を１だけ加算する演算であることを特徴とする。
請求項９にかかる発明は、請求項５に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタの内部ＩＤコードに特定値が設定され、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ加算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１０にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１１にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“０”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“０”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１２にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“０”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
請求項１３にかかる発明は、請求項８に記載の通信システムにおいて、前記各スレーブ装置は、前記ＩＤレジスタに前記内部ＩＤコードとして、ＭＳＢ＝“０”，ＭＳＢ−１＝“１”を含む第１のＩＤコードと、ＭＳＢ＝“１”，ＭＳＢ−１＝“１”を含む第２のＩＤコードが設定され、前記入力ＩＤコードが前記第１のＩＤコードと一致し、又は前記第２のＩＤコードのＭＳＢ，ＭＳＢ−１と一致するとき、前記比較器が一致を検出し、前記マスタ装置は、１段目のスレーブ装置から選択すべき段数目のスレーブ装置まで１ずつ減算したとき前記第１のＩＤコードの内部ＩＤコードになるような入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させ、又は、前記ＭＳＢ＝“１”、ＭＳＢ−１＝“１”を含む入力ＩＤコードを有する入力データ信号を１段目のスレーブ装置に入力させる、ことを特徴とする。
【発明の効果】
【００１１】
請求項１〜３、８、９にかかる発明によれば、個々のスレーブ装置に予め異なっ固有の内部ＩＤコードを設定させる必要がなく、予め共通のＩＤコードを設定してくだけで、マスタ装置からの入力データ信号に含まれる入力ＩＤコードに応じて特定の１個のスレーブ装置に対して所望の制御データを格納させることができる。つまり、マスタ装置から任意に特定のスレーブ装置を選択できる。また、請求項４〜７、１０〜１３にかかる発明によれば、請求項１〜３、８，９と同様に特定の１個のスレーブ装置に対して所望の制御データを格納させることができるばかりか、２以上のスレーブ装置に対して制御データを一斉送信することができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は本発明の第１の実施例の通信システムの構成図、（ｂ）は第１の実施例のマスタ装置から送信するシリアルデータ信号のデータ構造を示す波形図である。
【図２】図１のスレーブ装置の詳細な回路図である。
【図３】第１の実施例の通信システムの動作波形図である。
【図４】第２の実施例の通信システムのスレーブ装置の詳細な回路図である。
【図５】第２の実施例で使用するＩＤコードの説明図である。
【図６】第２の実施例の通信システムの動作波形図である。
【図７】（ａ）は本発明の第３の実施例の通信システムの構成図、（ｂ）は第３の実施例のマスタ装置から送信する同期シリアルデータ信号のデータ構造を示す波形図である。
【図８】図７のスレーブ装置の詳細な回路図である。
【図９】第３の実施例の通信システムの動作波形図である。
【図１０】従来のスレーブ装置の構成を示す回路図である。
【図１１】従来の別のスレーブ装置の構成を示す回路図である。
【発明を実施するための形態】
【００１３】
＜第１の実施例＞
図１（ａ）に、本発明の第１の実施例の通信システムの構成を示す。１００＿１，１００＿２，・・・，１００＿ｎ（ｎ＝２５６）は、１台のマスタ装置２００によって互いに独立して制御されるスレーブ装置であり、マスタ装置２００に対して１本の信号線を介してシリーズ接続されている。各スレーブ装置１００＿１，１００＿２，・・・，１００＿ｎは同じ構成である。
【００１４】
本実施例では、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１は、例えばＬＩＮ（Local Interconnect Network）で使用されるデータ構造とほぼ同様であり、図１（ｂ）に示すように、新しいフレームの始まりを示す１３〜１６ビットの“０”が続くブレークフィールドＦ１、各スレーブ装置１００＿１，１００＿２，・・・，１００＿ｎがマスタ装置２００と同期をとるための同期コード０ｘ５５（＝０１０１０１０１）を含むシンクフィールドＦ２、特定のスレーブ装置を選択するためのＩＤコード（請求項記載の入力ＩＤコード）が設定されたＩＤフィールドＦ３、ＩＤコードで特定される１個のスレーブ装置の負荷を制御するための制御データＤＡＴＡ１，ＤＡＴＡ２が設定されたデータフィールドＦ４，Ｆ５からなる。フィールドＦ２〜Ｆ５は、それぞれ合計で１０ビットであり、先頭のスタートビットが“０”、後端のストップビットが“１”で、その間に８ビットのＩＤコードやデータが含まれる。パリティビットは省略している。なお、コードやデータはＬＳＢファーストで設定されている。
【００１５】
図２に、１段目のスレーブ装置１００＿１を代表してその内部構成を示す。１０１はブレーク検出回路であり、シリアルデータ信号ＲｘＤ１を入力し、ブレークフィールドＦ１で“０”が１１ビット以上継続すると、検出信号としてＢｒｅａｋ＝“１”を出力して、シリアルデータ信号ＲｘＤ１のブレークフィールドＦ１が入力したことを示す。１０２はシンク（ｓｙｎｃ）検出回路であり、ブレーク検出回路１０１からＢｒｅａｋ＝“１”が出力した後に、その次に続くシンクフィールドＦ２を検出すると、検出信号としてＳｙｎｃ＝“１”を出力する。スレーブ装置１００＿１は、このシンクフィールドＦ２のクロック成分（０ｘ５５）を取り込むことによって、クロック発生回路１０３で生成されるクロックＣＫの同期化処理を行う。
【００１６】
１０４は切換判定回路であり、シンク検出回路１０２からＳｙｎｃ＝“１”が出力すると、次に続くＩＤフィールドＦ３の期間（１０ビット分）だけイネーブル信号をＥＮ１＝“１”にする。１０５はセレクタであり、切換判定回路１０４からイネーブル信号ＥＮ１＝“１”が出力するとき減算器１０６の出力信号を選択し、ＥＮ１＝“０”が出力するときスレーブ装置１００＿１に入力するシリアルデータ信号ＲｘＤ１をＦＦ回路１１３で１クロック分遅延した信号を選択して、それぞれ出力側に送信する。減算器１０６は、入力するシリアルデータ信号のＩＤフィールドＦ２のＩＤコードの値を１だけ減算して出力する。よって、セレクタ１０５からは、入力したシリアルデータ信号ＲｘＤ１のうちのＩＤフィールドＦ２のＩＤコードが１だけ減算され他のフィールドＦ１，Ｆ３〜Ｆ５はそのままにした、１クロック遅延の新たなシリアルデータ信号ＲｘＤ２が出力する。
【００１７】
ブレーク検出回路１０１、シンク検出回路１０２、切換判定回路１０４、セレクタ１０５、減算器１０６およびＦＦ回路１１３は、請求項記載のＩＤ演算部を構成する。
【００１８】
１０７はシリアル／パラレル変換器であり、入力するシリアルデータ信号ＲｘＤ１をパラレルデータ信号に変換する。１０８はＩＤコード（請求項記載の内部ＩＤコード）として［０ｘ００］が設定されているＩＤレジスタ、１０９は比較器である。比較器１０９は、シリアル／パラレル変換器１０７から出力するＩＤフィールドＦ２に含められたＩＤコードを、ＩＤレジスタ１０８に設定したＩＤコード［０ｘ００］と比較し、一致するときにイネーブル信号をＥＮ２＝“１”にし、不一致のときＥＮ２＝“０”にする。１１２はアドレスカウンタであり、比較器１０９でＩＤコードの一致が検出されてＥＮ２＝“１”が出力したとき、アドレス［０ｘ００］を出力して、フィールドＦ４のデータＤＡＴＡ１を汎用レジスタ１１０に書き込ませ、その後に、アドレス［０ｘ０１］を出力して、フィールドＦ５のデータＤＡＴＡ２を汎用レジスタ１１１に書き込ませる。なお、クロック発生回路１０３で発生された処理用のクロックＣＫは各部に供給される。
【００１９】
次に、図３を参照して第１の実施例の通信システムの動作を説明する。第１の実施例では、すべてのスレーブ装置１００＿１〜１００＿ｎのＩＤレジスタ１０８のＩＤコードを［０ｘ００］に設定しておく。以下では、マスタ装置２００から、ＩＤフィールドＦ３のＩＤコードが［０ｘ０５］に設定され、データフィールドＦ４にＤＡＴＡ１＝[０ｘＦＦ]、データフィールドＦ５にＤＡＴＡ２＝[０ｘＦＦ]が設定された、シリアルデータ信号ＲｘＤ１が出力する場合について説明する。
【００２０】
このシリアルデータ信号ＲｘＤ１が１段目のスレーブ装置１００＿１に入力したときは、スレーブ装置１００＿１はＩＤレジスタ１０８のＩＤコードが［０ｘ００］であるので、シリアルデータ信号ＲｘＤ１のＩＤコード［０ｘ０５］と一致せず、比較器１０９からはＥＮ２＝“０”が出力し、アドレスカウンタ１１２、汎用レジスタ１１０，１１１は動作しない。また、減算器１０６からはＩＤフィールドＦ３のＩＤコードが１だけ減算された［０ｘ０４］が出力する。このＩＤコードは、切換判定回路１０４によって、ＩＤフィールドＦ３の期間だけセレクタ１０５で選択される。よって、この１段目のスレーブ装置１００＿１からは、ＩＤフィールドＦ３のＩＤコードが［０ｘ０４］に設定され、データフィールドＦ４にデータ[０ｘＦＦ]、データフィールドＦ５にも[０ｘＦＦ]が設定されたシリアルデータ信号ＲｘＤ２が出力する。
【００２１】
以下、同様にして、２段目のスレーブ装置１００＿２から出力するシリアルデータ信号ＲｘＤ３のＩＤコードは［０ｘ０３］、３段目のスレーブ装置１００＿３から出力するシリアルデータ信号ＲｘＤ４のＩＤコードは［０ｘ０２］、４段目のスレーブ装置１００＿４から出力するシリアルデータ信号ＲｘＤ５のＩＤコードは［０ｘ０１］、５段目のスレーブ装置１００＿５から出力するシリアルデータ信号ＲｘＤ６のＩＤコードは［０ｘ００］となる。
【００２２】
そして、このシリアルデータ信号ＲｘＤ６が６段目のスレーブ装置１００＿６に入力すると、そのＩＤコード［０ｘ００］がＩＤレジスタ１０８のＩＤコードと一致するので、アドレスカウンタ１１２、汎用レジスタ１１０，１１１が動作し、その汎用レジスタ１１０（アドレスレス［０ｘ００］にデータフィールドＦ４のＤＡＴＡ１＝［０ｘＦＦ］が、汎用レジスタ１１１（アドレスレス［０ｘ０１］にデータフィールドＦ５のＤＡＴＡ２＝［０ｘＦＦ］が、それぞれ格納される。
【００２３】
なお、７段目以降のスレーブ装置１００＿７〜１００＿ｎにもシリアルデータ信号は順次入力するが、そのＩＤコードは順次、［０ｘＦＦ］→［０ｘＦＥ］→・・・［０ｘ０６］と減算され、そのシリアルデータ信号のＩＤコードは［０ｘ００］以外の値となるので、比較器１０９は一致検出できず、影響を与えない。
【００２４】
以上のように、本実施例では、ｎ（＝２５６）段のスレーブ装置１００＿１〜１００＿ｎのＩＤレジスタ１０８に共通のＩＤコード［０ｘ００］を予め設定しておき、且つ、ホスト装置２００から出力するシリアルデータ信号のフィールＦ３に［０ｘ０５］のＩＤコードを設定しておけば、６段数目のスレーブ装置１００＿６のみにフィールドＦ４，Ｆ５のデータを送ることができる。なお、ホスト装置２００から出力するシリアルデータ信号のＩＤフィールドに［０ｘ０６］のＩＤコードを設定しておけば、７段数目のシリアル通信装置１００＿７のみにフィールドＦ４，Ｆ５のデータを送ることができる。
【００２５】
また、ＩＤレジスタ１０８に設定する共通のＩＤコードは［０ｘ００］に限られるものではない。例えば、［０ｘ０２］のＩＤコードを共通に設定したときは、ホスト装置２００から出力するシリアルデータ信号のフィールＦ３に例えば［０ｘ０５］のＩＤコードを設定しておけば、３段目のスレーブ装置１００＿３から出力するシリーズデータ信号ＲｘＤ４のＩＤコードが［０ｘ０２］になるので、４段目のスレーブ装置１００＿４のみにフィールドＦ４，Ｆ５のデータを送ることができる。
【００２６】
つまり、本実施例では、各スレーブ装置１００＿１〜１００＿ｎに、ＩＤレジスタ１０８の内部ＩＤコードに特定値が設定されたとき、マスタ装置２００が、１段目のスレーブ装置から選択すべき（フィールドＦ４，Ｆ５のデータを取り込ませるべき）段数目のスレーブ装置まで１ずつ減算したときに前記特定値の内部ＩＤコードと一致するような入力ＩＤコードを含む入力データ信号を、１段目のスレーブ装置１００＿１に入力させるようにしている。
【００２７】
また、減算器１０６は＋１加算器に代えることができる。この場合は、入力データ信号のＩＤフィールドＦ３のＩＤコードがスレーブ装置を通過するごとに＋１されるので、本実施例と同様に、スレーブ装置のＩＤレジスタに特定のＩＤコードを設定しておけば、所定のスレーブ装置のみにフィールドＦ４，Ｆ５のデータを送ることができる。同様にして、減算器１０６は乗算器、除算器に置き換えることもできる。
【００２８】
＜第２の実施例＞
本発明の第２の実施例では、６４段のスレーブ装置１００＿１〜１００＿ｎ（ｎ＝６４）を使用する。図４に１段目のスレーブ装置１００＿１の詳細を示す。第２の実施例のスレーブ装置では、図２で説明したＩＤレジスタ１０８に代えて、ＩＤレジスタ１０８Ａを使用する。このＩＤレジスタ１０８Ａには、１個のスレーブ装置を選択するためのＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む第１のＩＤコードの他に、２以上のスレーブ装置を一度に選択するためのＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む第２のＩＤコードを設定する。これにより、入力するフィールドＦ３のＩＤコードが、第１のＩＤコードと一致し、または第２のＩＤコードと一致するとき、比較器１０９の出力がＥＮ２＝“１”になる。
【００２９】
ＭＳＢ＝“０”、ＭＳＢ−１＝“０”を含む第１のＩＤコードとしては、図５に示すように、上位ビットが（００）の領域、つまり［０ｘ００］（＝０）〜［０ｘ３Ｆ］（＝６３）のうちのいずれかを設定する。また、ＭＳＢ＝“１”、ＭＳＢ−１＝“０”を含む第２のＩＤコードとしては、図５に示すように、上位ビットが（１０）の領域、つまり［０ｘ８０］（＝１２８）〜［０ｘＢＦ］（＝１９１）のいずれかを設定する。また、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に設定するＩＤコードとしては、図５に示す前記した上位ビットが（００）の領域又は（１０）の領域のコードを設定する。
【００３０】
これにより、マスタ装置２００から特定の１個のスレーブ装置を選択することに加えて、２以上のスレーブ装置を同時選択することもできる。以下では、スレーブ装置１００＿１〜１００＿ｎ（ｎ＝６４）のＩＤレジスタ１０８Ａに第１のＩＤコードとして［０ｘ００］を、第２のＩＤコードとして［０ｘＢＦ］を、それぞれ設定した場合について説明する。
【００３１】
このとき、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に、ＩＤ＝［０ｘ００］のＩＤコードを設定したときは、第１の実施例で説明したのと同様に、６段数目のスレーブ装置１００＿６のみに、データフィールドＦ４，Ｆ５のデータが書き込まれる。
【００３２】
次に、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に、ＩＤ＝［０ｘＢＦ］のＩＤコードを設定したときは、フィールドＦ３のＩＤコードは、１段目のスレーブ装置１００＿１でＩＤ＝［０ｘＢＥ］に減算、２段目のスレーブ装置１００＿２でＩＤ＝［０ｘＢＤ］に減算、・・・、５段目のスレーブ装置１００＿５でＩＤ＝［０ｘＢＡ］に減算されるが、そのＩＤコードはＭＳＢ＝“１”、ＭＳＢ−１＝“０”で変化せず、それらの比較器１０９の出力はＥＮ２＝“１”となり、１段目〜６段目のスレーブ装置１００＿１〜１００＿６の汎用レジスタ１１０，１１１にフィールドＦ４，Ｆ５のデータＤＡＴＡ１，ＤＡＴＡ２が一斉送信される。さらに、７段目以降のスレーブ装置１００＿７〜１００＿６４についても、同様に一斉送信される。
【００３３】
つまり、マスタ装置２００から出力するシリアルデータ信号ＲｘＤ１のフィールドＦ３に設定するＩＤコードの値を、最終段目のスレーブ装置１００＿ｎ（ｎ＝６４）に入力するＩＤコードが、それ以前の段のスレーブ装置で−１の減算が繰り返されても、［０ｘ８０］〜［０ｘＢＦ］以上となるように設定しておけば、全段のスレーブ装置１００＿１〜１００＿ｎ（ｎ＝６４）の汎用レジスタ１１０，１１１に、シリアルデータ信号のフィールドＦ４，Ｆ５のデータを一斉送信することができる。
【００３４】
なお、以上では、スレーブ装置に設定する第１のＩＤコードとして図５の（００）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（００）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（１０）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１０）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしたが、これに限られるものではない。
【００３５】
例えば、スレーブ装置に設定する第１のＩＤコードとして図５の（１０）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１０）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（００）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（００）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしてもよい。
【００３６】
また、スレーブ装置に設定する第１のＩＤコードとして図５の（１１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１１）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（０１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（０１）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしてもよい。
【００３７】
また、スレーブ装置に設定する第１のＩＤコードとして図５の（０１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（０１）の領域を設定し、また、スレーブ装置に設定する第２のＩＤコードとして図５の（１１）の領域のコードを設定し、マスタ装置から送信されるＩＤコードとしても図５の（１１）の領域を設定して、個別選択送信と一斉送信の両方が行われるようにしてもよい。
【００３８】
なお、第２の実施例においても、減算器１０６を＋１加算器に置き換えることができる。同様にして、減算器１０６は乗算器、除算器に置き換えることもできる。
【００３９】
＜第３の実施例＞
図７（ａ）に、本発明の第３の実施例の通信システムの構成を示す。３００＿１，３００＿２，・・・，３００＿ｎ（ｎ＝２５６）は、１台のマスタ装置４００によって独立して制御されるスレーブ装置であり、マスタ装置４００からスレーブ装置３００＿１には、データ範囲を示すデータ範囲信号ＳＣ１、シリアルデータ信号ＳＤ１、共通のクロックＳＣＫの信号線の３本が接続されている。スレーブ装置３００＿２〜３００＿ｎには、クロック信号ＳＣＫは共通であるが、データ信号ＳＤ２〜ＳＤｎはＩＤコードが順次１だけ減算され、データ範囲信号ＳＣ２〜ＳＣｎはデータ信号ＳＤ２〜ＳＤｎと同期が取られるようタイミング調整されて、接続されている。各スレーブ装置３００＿１，３００＿２，・・・，３００＿ｎ（ｎ＝２５６）は同じ構成である。
【００４０】
第３の実施例では、マスタ装置４００から出力するシリアルデータ信号ＳＤ１は、図７（ｂ）に示すように、データ範囲信号ＳＣ１の立下りから立上りの期間を１フレームとして、そのフレーム内に、特定のスレーブ装置を選択するためのＩＤコード（請求項記載の入力ＩＤコード）が設定されたＩＤフィールドＦ６、ＩＤコードで特定されるスレーブ装置の負荷を制御するための制御データＤＡＴＡ１，ＤＡＴＡ２が設定されたデータフィールドＦ７，Ｆ８が設定されている。フィールドＦ６〜Ｆ８は、それぞれ合計で８ビットである。パリティビットは省略している。なお、コードやデータはＬＳＢファーストで設定されている。
【００４１】
図８に、スレーブ装置３００＿１を代表してその内部構成を示す。３０１はセレクタであり、切換判定回路３０２からイネーブル信号ＥＮ３＝“１”が出力するとき減算器３０３の出力信号を選択し、ＥＮ３＝“０”が出力するときスレーブ装置３００＿１に入力するシリアルデータ信号ＳＤ１をＦＦ回路３０４で１クロック分遅延した信号を選択して、それぞれ出力側に送信する。減算器３０３は、入力するシリアルデータ信号のＩＤフィールドＦ６のＩＤコードの値を１だけ減算して出力する。よって、セレクタ３０１からは、入力したシリアルデータ信号ＳＤ１のうちのＩＤフィールドＦ６のＩＤコードが１だけ減算され他のフィールドＦ７，Ｆ８はそのままにした、１クロック遅延の新たなシリアルデータ信号ＳＤ２が出力する。
【００４２】
セレクタ３０１、切換判定回路３０２、減算器３０３およびＦＦ回路３０４は、請求項記載のＩＤ演算部を構成する。
【００４３】
３０５はシリアル／パラレル変換器であり、入力するシリアルデータ信号ＳＤ１をパラレルデータ信号に変換する。３０６はＩＤコード（請求項記載の内部ＩＤコード）として［０ｘ００］が設定されているＩＤレジスタ、３０７は比較器である。比較器３０７は、シリアル／パラレル変換器３０６から出力するＩＤフィールドＦ６に含められたＩＤコードを、ＩＤレジスタ３０６に設定したＩＤコード［０ｘ００］と比較し、一致するときにイネーブル信号をＥＮ４＝“１”にし、不一致のときＥＮ４＝“０”にする。３０８はアドレスカウンタであり、データ範囲信号ＳＣ１が立ち下がるとき、アドレスを初期値［０ｘＦＦ］に設定し、比較器３０７でＩＤコードの一致が検出されてＥＮ４＝“１”が出力したとき、アドレス［０ｘ００］を出力して、フィールドＦ７のデータＤＡＴＡ１を汎用レジスタ３０９に書き込ませ、その後に、アドレス［０ｘ０１］を出力して、フィールドＦ８のデータＤＡＴＡ２を汎用レジスタ３１０に書き込ませる。なお、このアドレスカウンタ３０８は、アドレスが初期値［０ｘＦＦ］である期間中は切換判定回路３０２がＥＮ３＝“１”を出力し、他の期間はＥＮ３＝“０”を出力するように、その切換判定回路３０２を制御する。３１１はデータ範囲信号ＳＣ１を１クロック遅延させるＦＦ回路であり、減算器３０３やＦＦ回路３０４を通過するシリアルデータ信号ＳＤ１とタイミング調整するためのものである。なお、クロック信号ＳＣＫは内部の所定回路に供給される。
【００４４】
次に、図９を参照して第３の実施例の通信システムの動作を説明する。本実施例では、すべてのスレーブ装置３００＿１〜３００＿ｎのＩＤレジスタ３０６のＩＤコードを［０ｘ００］に設定しておく。以下では、マスタ装置４００から、ＩＤフィールドＦ６のＩＤコードが［０ｘ０５］に設定され、データフィールドＦ７にＤＡＴＡ１＝[０ｘＦＦ]、データフィールドＦ８にＤＡＴＡ２＝[０ｘＦＦ]が設定されたシリアルデータ信号ＳＤ１が出力する場合について説明する。
【００４５】
このシリアルデータ信号ＳＤ１が１段目のスレーブ装置３００＿１に入力したときは、スレーブ装置３００＿１はＩＤレジスタ３０６のＩＤコードが［０ｘ００］であるので、シリアルデータ信号ＳＤ１のＩＤコード［０ｘ０５］と一致せず、比較器３０７からはＥＮ４＝“０”が出力し、アドレスカウンタ３０８、汎用レジスタ３０９，３１０は動作しない。また、減算器３０３からはＩＤフィールドＦ６のＩＤコードが１だけ減算された［０ｘ０４］が出力する。このＩＤコードは、切換判定回路３０２によって、ＩＤフィールドＦ６の期間だけセレクタ３０１で選択される。よって、この１段目のスレーブ装置３００＿１からは、ＩＤフィールドＦ６のＩＤコードが［０ｘ０４］に設定され、データフィールドＦ７にデータ[０ｘＦＦ]、データフィールドＦ８にも[０ｘＦＦ]が設定されたシリアルデータ信号ＳＤ２が出力する。
【００４６】
以下、同様にして、２段目スレーブ装置３００＿２から出力するシリアルデータ信号ＳＤ３のＩＤコードは［０ｘ０３］、３段目スレーブ装置３００＿３から出力するシリアルデータ信号ＳＤ４のＩＤコードは［０ｘ０２］、４段目スレーブ装置３００＿４から出力するシリアルデータ信号ＳＤ５のＩＤコードは［０ｘ０１］、５段目スレーブ装置３００＿５から出力するシリアルデータ信号ＳＤ６のＩＤコードは［０ｘ００］となる。
【００４７】
そして、このシリアルデータ信号ＳＤ６が６段目のスレーブ装置３００＿６に入力すると、そのＩＤコード［０ｘ００］がＩＤレジスタ３０６のＩＤコードと一致するので、アドレスカウンタ３０８、汎用レジスタ３０９，３１０が動作し、その汎用レジスタ３０９にデータフィールドＦ４のデータ［０ｘＦＦ］が、汎用レジスタ３１０にデータフィールドＦ５のデータ［０ｘＦＦ］が、それぞれ格納される。
【００４８】
なお、７段目以降のスレーブ装置３００＿７〜３００＿ｎにもシリアルデータ信号は順次入力するが、そのＩＤコードは順次、［０ｘＦＦ］→［０ｘＦＥ］→・・・［０ｘ０６］と減算され、そのシリアルデータ信号のＩＤコードは［０ｘ００］以外の値となるので、比較器１０９は一致検出できず、影響を与えない。
【００４９】
以上のように、第３の実施例では、各スレーブ装置３００＿１〜３００＿ｎのＩＤレジスタ３０６に共通のＩＤコード［０ｘ００］を予め設定しておき、且つ、ホスト装置４００から出力するシリアルデータ信号のフィールＦ６に［０ｘ０５］のＩＤコードを設定しておけば、６段数目のスレーブ装置３００＿６のみにフィールドＦ７，Ｆ８のデータを送ることができる。他は第１の実施例と同じである。
【００５０】
＜第４の実施例＞
図８で説明したスレーブ装置のＩＤレジスタ３０６に代えて、第１のＩＤコードと第２のＩＤコードを設定するＩＤレジスタを設ければ、第２の実施例と同様に、２以上のスレーブ装置に同じデータ信号を一斉送信することができる。
【００５１】
＜その他の実施例＞
以上は、マスタ装置からシリアルデータ信号を送信することにより特定の１個のスレーブ装置に特定のデータを送信し、あるいは２以上のスレーブ装置に共通のデータを一斉送信する例を説明したが、シリアルデータ信号をパラレルデータ信号に置き換えても同様に実施することができることはもちろんである。
【符号の説明】
【００５２】
１００＿１〜１００＿ｎ：スレーブ装置、１０１：ブレーク検出回路、１０２：シンク検出回路、１０３：クロック発生回路、１０４：切換判定回路、１０５：セレクタ、１０６：減算器、１０７：シリアル／パラレル変換回路、１０８，１０８Ａ：ＩＤレジスタ、１０９：比較器、１１０、１１１：汎用レジスタ、１１２：アドレスカウンタ
２００：マスタ装置
３００＿１〜３００＿ｎ：スレーブ装置、３０１：セレクタ、３０２：切換判定回路、３０３：：減算器、３０４：ＦＦ回路、３０５：シリアル／パラレル変換回路、３９６：ＩＤレジスタ、３０７：比較器、３０８：アドレスレジスタ、３０９、３１０：汎用レジスタ、３１１：ＦＦ回路
４００：マスタ装置
５００＿１〜５００＿３，５００’＿１〜５００’＿３：スレーブ装置、５１０：ＵＡＲＴ、、５２０：デコーダ、５３０：ＩＤレジスタ、５４０：汎用レジスタ、５５０：ＩＤ設定端子
【図１】
2014134866.tif 000003
【図２】
2014134866.tif 000004
【図３】
2014134866.tif 000005
【図４】
2014134866.tif 000006
【図５】
2014134866.tif 000007
【図６】
2014134866.tif 000008
【図７】
2014134866.tif 000009
【図８】
2014134866.tif 000010
【図９】
2014134866.tif 000011
【図１０】
2014134866.tif 000012
【図１１】
2014134866.tif 000013