(57)【要約】【課題】ワードゲートとコントロールゲートにそれぞれシリサイド層を形成する工程に起因して、ワードゲートとコントロールゲートとがショートする不良を抑制する【解決手段】不揮発性半導体記憶装置が、ワードゲート４とコントロールゲート６とを備えている。ワードゲート４の上端にはシリサイド層４ｃが形成され、コントロールゲート６の上端にはシリサイド層６ａが形成されている。ワードゲート４は、長さＬ１を有する第１電極部分４ａと、長さＬ２を有する第２電極部分４ｂとを有する。サイドウォール８が、第２電極部分４ｂの側面に形成されている。コントロールゲート６は、第２ゲート絶縁膜５を介して、サイドウォール８及第１電極部分４ａに対向するように形成されている。【選択図】図２
2014049460.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に形成された第１ゲート絶縁膜と、
前記半導体基板に前記第１ゲート絶縁膜を介して対向するように形成された第１ゲート電極と、
絶縁性のサイドウォールと、
前記半導体基板の上に形成された第１絶縁膜部分と前記第１絶縁膜部分から上方に延伸するように形成された第２絶縁膜部分とを有する第２ゲート絶縁膜と、
前記半導体基板に前記第１絶縁膜部分を介して対向するように形成された第２ゲート電極
とを備え、
前記第１ゲート電極は、
前記半導体基板に対向する第１電極部分と、
前記第１電極部分から上方に突出する第２電極部分
とを含み、
前記第２電極部分の上端には、第１シリサイド層が形成され、
前記サイドウォールは、前記第２電極部分の側面に形成され、
前記第２ゲート電極の上端には第２シリサイド層が形成され、
前記第２ゲート電極は、前記第２ゲート絶縁膜の前記第２絶縁膜部分を介して、前記サイドウォール及び前記第１ゲート電極の前記第１電極部分に対向するように形成されている
不揮発性半導体記憶装置。
【請求項２】
請求項１に記載の不揮発性半導体記憶装置であって、
前記半導体基板に垂直な方向である垂直方向における前記第１電極部分の高さＨ１の、前記垂直方向における前記第１ゲート電極の高さＨ２に対する比Ｈ１／Ｈ２が、０．５より小さい
不揮発性半導体記憶装置。
【請求項３】
請求項１又は２に記載の不揮発性半導体記憶装置であって、
前記第２ゲート絶縁膜は、
第１及び第２絶縁膜と、
前記第１及び第２絶縁膜の間に挟まれた電荷蓄積層
とを備えている
不揮発性半導体記憶装置。
【請求項４】
半導体基板の上に第１ゲート絶縁膜を形成する工程と、
前記半導体基板に前記第１ゲート絶縁膜を介して対向するように第１ゲート電極を形成する工程と、
絶縁性のサイドウォールを形成する工程と、
前記半導体基板の上に形成された第１絶縁膜部分と前記第１絶縁膜部分から上方に延伸するように形成された第２絶縁膜部分とを有する第２ゲート絶縁膜を形成する工程と、
前記半導体基板に前記第１絶縁膜部分を介して対向するように第２ゲート電極を形成する工程
とを備え、
前記第１ゲート電極は、
前記半導体基板に対向する第１電極部分と、
前記第１電極部分から上方に突出する第２電極部分
とを含み、
前記第２電極部分の上端には、第１シリサイド層が形成され、
前記サイドウォールは、前記第２電極部分の側面に形成され、
前記第２ゲート電極の上端には第２シリサイド層が形成され、
前記第２ゲート電極は、前記第２ゲート絶縁膜の前記第２絶縁膜部分を介して、前記サイドウォール及び前記第１ゲート電極の前記第１電極部分に対向するように形成されている
不揮発性半導体記憶装置の製造方法。
【請求項５】
請求項４に記載の製造方法であって、
前記第１ゲート電極を形成する工程は、
ポリシリコン膜を形成する工程と、
前記第２電極部分に対応する幅を有するハードマスクを前記ポリシリコン膜の上に形成する工程と、
前記ポリシリコン膜の前記ハードマスクに被覆されていない部分をエッチングする工程
とを備えている
不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特に、シリサイドの形成によるショートを防ぐために適した構造の不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
いわゆるスプリットゲート構造を採用する不揮発性半導体記憶装置のメモリセルには、２種類のゲート：ワードゲートとコントロールゲートとが設けられる。ワードゲートとコントロールゲートとがポリシリコンで形成される場合、ポリシリコンの抵抗が高いことから、一般に、ワードゲートとコントロールゲートの一部分にシリサイドを形成することで抵抗を低減する技術が採用されている。
【０００３】
一つの問題は、ワードゲートとコントロールゲートとが近接しているために、シリサイドを形成する工程において、ワードゲートとコントロールゲートとがショートする不良が発生し得ることである。例えば、形成されたシリサイドによって、ワードゲートとコントロールゲートとの間でブリッジングが発生することがあり、これは、ワードゲートとコントロールゲートとがショートする不良の原因となる。
【０００４】
特許文献１（特開２０１１−６０９９７号公報）は、シリサイドを形成する工程におけるワードゲートとコントロールゲートの間のブリッジングを抑制するための技術を開示している。図１は、特許文献１に開示されている不揮発性半導体記憶装置の構成を示す断面図である。半導体基板１０１にゲート絶縁膜１０２を介して対向するようにワードゲート１０３が形成されている。加えて、ワードゲート１０３の側面にＯＮＯ膜１０４を介して対向するようにコントロールゲート１０５が形成されている。ここで、コントロールゲート１０５の下面は、ＯＮＯ膜１０４を介して半導体基板１０１に対向している。コントロールゲート１０５の側面には絶縁性のサイドウォール１０７が形成されている。半導体基板１０１のソース／ドレイン領域の表面、ワードゲート１０３の上端、及び、コントロールゲート１０５の上端には、シリサイド層１０９が形成されている。
【０００５】
図１の不揮発性半導体記憶装置では、ワードゲート１０３の上端の角部に面取り部１０３ａが形成され、その面取り部１０３ａを覆うようにサイドウォール１０８が形成されている。面取り部１０３ａは、ワードゲート１０３を形成するためのポリシリコン膜のエッチングの初期段階で、該ポリシリコン膜に対して等方性エッチングを行うことで形成される。特許文献１には、このような構造によれば、ワードゲート１０３のシリサイド層１０９とコントロールゲート１０５のシリサイド層１０９の間の分離幅を広くし、ショートを防止することができると記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−６０９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、発明者の検討によれば、上記の構造によるショートの防止効果は、十分なものではない。特許文献１に開示された構造及び製造方法で形成される絶縁性のサイドウォール１０８の大きさは小さく、後のエッチング工程で消失してしまう可能性がある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施形態では、不揮発性半導体記憶装置が、半導体基板と、半導体基板の上に形成された第１ゲート絶縁膜と、半導体基板に第１ゲート絶縁膜を介して対向するように形成された第１ゲート電極と、絶縁性のサイドウォールと、第２ゲート絶縁膜と、第２ゲート電極とを備えている。第２ゲート絶縁膜は、半導体基板の上に形成された第１絶縁膜部分と第１絶縁膜部分から上方に延伸するように形成された第２絶縁膜部分とを有する。第２ゲート電極は、半導体基板に第１絶縁膜部分を介して対向するように形成されている。第１ゲート電極は、半導体基板に対向する第１電極部分と、第１電極部分から上方に突出する第２電極部分とを含んでいる。第２ゲート電極は、半導体基板に第１絶縁膜部分を介して対向するように形成されている。第１ゲート電極の第２電極部分の上端には、第１シリサイド層が形成され、第２ゲート電極の上端には第２シリサイド層が形成されている。サイドウォールは、第１ゲート電極の第２電極部分の側面に形成されている。第２ゲート電極は、第２ゲート絶縁膜の第２絶縁膜部分を介して、サイドウォール及び第１ゲート電極の第１電極部分に対向するように形成されている。
【発明の効果】
【００１０】
上記実施形態によれば、第１及び第２ゲート電極にそれぞれ第１及び第２シリサイド層を形成する工程に起因して第１及び第２ゲート電極がショートする不良を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】公知の不揮発性半導体記憶装置の構成を示す断面図である。
【図２】一実施形態における不揮発性半導体記憶装置の構造を示す断面図である。
【図３】一実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図４】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図５】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図６】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図７】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図８】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図９】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１０】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１１Ａ】第１電極部分の高さＨ１のワードゲートの高さＨ２に対する比Ｈ１／Ｈ２が大きい場合のエッチバック後の構造を示す断面図である。
【図１１Ｂ】第１電極部分の高さＨ１のワードゲートの高さＨ２に対する比Ｈ１／Ｈ２が小さい場合のエッチバック後の構造を示す断面図である。
【図１２】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１３】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１４】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１５】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１６】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１７】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１８】本実施形態における不揮発性半導体記憶装置の製造方法を示す断面図である。
【図１９】不揮発性半導体記憶装置の製造方法の変形例を示す断面図である。
【図２０】不揮発性半導体記憶装置の製造方法の変形例を示す断面図である。
【図２１】不揮発性半導体記憶装置の製造方法の変形例を示す断面図である。
【図２２】不揮発性半導体記憶装置の製造方法の変形例を示す断面図である。
【図２３】不揮発性半導体記憶装置の構造の変形例を示す断面図である。
【発明を実施するための形態】
【００１２】
図２は、一実施形態における不揮発性半導体記憶装置１の構造を示す断面図である。本実施形態では、不揮発性半導体記憶装置１が、スプリットゲート構造を有するように構成されており、概略的には、半導体基板２と、第１ゲート絶縁膜３と、ワードゲート４と、第２ゲート絶縁膜５と、コントロールゲート６と、サイドウォール８、９とを備えている。
【００１３】
半導体基板２には、ソース又はドレインとして機能する拡散層７と、拡散層７に隣接するＬＤＤ（lightly-doped
drain）領域１０とが形成されている。半導体基板２のＬＤＤ領域１０の間の部分が、チャネル領域として使用される。読み出し電流は、一方の拡散層７及びＬＤＤ領域１０から他方の拡散層７及びＬＤＤ領域１０に向けて流される。本実施形態では、半導体基板２としてシリコン基板が使用されており、拡散層７の表面にはシリサイド層７ａが形成されている。
【００１４】
第１ゲート絶縁膜３は、半導体基板２の表側主面１１の上に形成されている。第１ゲート絶縁膜３としては、例えば、半導体基板２の表面を酸化して得られる熱酸化膜が使用される。
【００１５】
ワードゲート４は、第１ゲート絶縁膜３の上面１２の上に形成されている。ワードゲート４は、その一部分がシリサイド化されたポリシリコン電極として形成されている。本実施形態では、ワードゲート４とコントロールゲート６との間のショートを抑制するために、ワードゲート４が特別な形状を有している。より具体的には、ワードゲート４は、第１ゲート絶縁膜３を介して半導体基板２に対向している第１電極部分４ａと、第１電極部分４ａから上方に（即ち、半導体基板２から離れる方向）に延伸するように設けられた第２電極部分４ｂとを備えている。ここで、第２電極部分４ｂのチャネル長方向の長さＬ２（即ち、一方の拡散層７から他方の拡散層７に向かう方向の長さ）は、第１電極部分４ａのチャネル長方向の長さＬ１よりも短い。この第２電極部分４ｂの上端に、シリサイド層４ｃが形成されている。なお、図２において、記号“Ｈ１”は、ワードゲート４の第１電極部分４ａの高さを示しており、記号“Ｈ２”は、ワードゲート４の全体の高さを示している。
【００１６】
サイドウォール８は、ワードゲート４の第１電極部分４ａの上面１３と第２電極部分４ｂの側面１４とに接するように形成されている。サイドウォール８は、例えば、酸化シリコンのような絶縁体で形成されている。
【００１７】
第２ゲート絶縁膜５は、電荷蓄積層を含む３層の絶縁性積層体として構成されている。より具体的には、本実施形態では、第２ゲート絶縁膜５が、トンネル絶縁膜５ａと、電荷蓄積層５ｂと、ブロック絶縁膜５ｃとを備えている。電荷蓄積層５ｂは、トンネル絶縁膜５ａ及びブロック絶縁膜５ｃに挟まれており、電荷を蓄積することでデータを不揮発的に記憶する。トンネル絶縁膜５ａ及びブロック絶縁膜５ｃは、例えば、酸化シリコンで形成される。電荷蓄積層５ｂは、例えば、窒化シリコンのような絶縁体で形成しても良く、また、ポリシリコンのような導電体で形成してもよい。
【００１８】
第２ゲート絶縁膜５は、断面がＬ字型であるように形成されている。より具体的には、第２ゲート絶縁膜５は、半導体基板２の表側主面１１の上に形成される部分である第１絶縁膜部分と、第１絶縁膜部分の端から上方に（即ち、半導体基板２から離れる方向に）延伸する部分である第２絶縁膜部分とを含んでいる。
【００１９】
コントロールゲート６は、第２ゲート絶縁膜５の上に形成されている。コントロールゲート６は、その一部分がシリサイド化されたポリシリコン電極として形成されている。コントロールゲート６の上端には、シリサイド層６ａが形成されている。コントロールゲート６は、第２ゲート絶縁膜５の第１絶縁膜部分を介して半導体基板２に対向している。加えて、コントロールゲート６は、第２絶縁膜部分を介してワードゲート４の第１電極部分４ａに対向しており、更に、第２絶縁膜部分とサイドウォール８を介してワードゲート４の第２電極部分４ｂに対向している。言い換えれば、コントロールゲート６は、第２ゲート絶縁膜５の第２絶縁膜部分を介してサイドウォール８に対向している。
【００２０】
サイドウォール９は、コントロールゲート６の側面に形成されている。サイドウォール９は、例えば、酸化シリコンのような絶縁体で形成されている。
【００２１】
上記の構造の本実施形態の不揮発性半導体記憶装置１の利点は、ワードゲート４とコントロールゲート６とのショートを抑制できることである。本実施形態の不揮発性半導体記憶装置１では、コントロールゲート６の上端に形成されたシリサイド層６ａと、ワードゲート４の上端に形成されたシリサイド層４ｃとの間に、第２ゲート絶縁膜５（の第２絶縁膜部分）とサイドウォール８とが介在している。よって、本実施形態の不揮発性半導体記憶装置１の構造では、コントロールゲート６の上端に形成されたシリサイド層６ａと、ワードゲート４の上端に形成されたシリサイド層４ｃとの距離を大きくとることができる。これは、ワードゲート４とコントロールゲート６とのショートを抑制するために有効である。図１に図示された公知の不揮発性半導体記憶装置の構造では、ワードゲート１０３とコントロールゲート１０５のシリサイド層１０９の間にサイドウォール８のみが介在していることに留意されたい。
【００２２】
図３乃至図１８は、本実施形態の不揮発性半導体記憶装置１の製造方法の例を示す図である。まず、図３に図示されているように、半導体基板２の表側主面１１の上に、熱酸化膜２１が形成され、その熱酸化膜２１の上にポリシリコン膜２２が形成される。ポリシリコン膜２２は、上述のワードゲート４全体の高さＨ２の膜厚で形成される。
【００２３】
続いて、図４に図示されているように、ポリシリコン膜２２の上に、ハードマスク２３が形成され、更に、そのハードマスク２３を覆うようにレジストマスク２４が形成される。ハードマスク２３は、例えば、酸化シリコンや窒化シリコンのような無機材料の膜で形成される。ここで、ハードマスク２３の幅は、上述のワードゲート４の第２電極部分４ｂのチャネル長方向の長さＬ２に調節され、レジストマスク２４の幅は、上述のワードゲート４の第１電極部分４ａのチャネル長方向の長さＬ１に調節される。
【００２４】
続いて、図５に図示されているように、ポリシリコン膜２２のレジストマスク２４によって被覆されていない部分がエッチングされてワードゲート４が形成され、更に、図６に図示されているように、レジストマスク２４が除去される。
【００２５】
続いて、図７に図示されているように、ワードゲート４のうちハードマスク２３で被覆されていない部分がエッチングされる。このエッチングは、ワードゲート４の中間の位置まで行われ、第１電極部分４ａと第２電極部分４ｂとを備えたワードゲート４の構造が形成される。上述のように、第１電極部分４ａのチャネル長方向の長さはＬ１であり、第２電極部分４ｂのチャネル長方向の長さはＬ２である。更に、図８に示されているように、ハードマスク２３が除去される。ハードマスク２３が除去される工程において、熱酸化膜２１のワードゲート４に被覆されていない部分が除去され、第１ゲート絶縁膜３が形成される。
【００２６】
続いて、図９に図示されているように、全体がシリコン酸化膜２５によって被覆される。更に、図１０に図示されているように、シリコン酸化膜２５がエッチバックされ、ワードゲート４の第１電極部分４ａの上面１３及び第２電極部分４ｂの側面１４に接するようにサイドウォール８が形成される。
【００２７】
エッチバックによるサイドウォール８の形成を適正に行うためには、上述のワードゲート４のエッチングの工程において、第１電極部分４ａの高さＨ１とワードゲート４の全体の高さＨ２との比Ｈ１／Ｈ２が０．５よりも小さくなるようにエッチングが行われることが好ましい。図１１Ａを参照して、エッチバックにおいては、ウェハ全体について、元のシリコン酸化膜２５の表面２５ａから半導体基板２の垂直方向において一定の厚さの部分が除去されることになる。よって、第１電極部分４ａの高さＨ１とワードゲート４の全体の高さＨ２との比Ｈ１／Ｈ２が過剰に大きくなると、エッチバックによるサイドウォール８の形成が完了した時点において、第１電極部分４ａの側面に酸化シリコンの残渣３０が残存してしまう。一方、図１１Ｂに示されているように、比Ｈ１／Ｈ２を適度に小さくすることで、第１電極部分４ａの側面に酸化シリコンの残渣３０が形成されることを防ぐことができる。発明者の検討によれば、原理的には、比Ｈ１／Ｈ２を、０．５よりも小さくすることでワードゲート４の側面に酸化シリコンの残渣３０が形成されることを防止することができる。十分な大きさのサイドウォール８を形成するためには、比Ｈ１／Ｈ２は０．３以下であることが更に好ましい。
【００２８】
サイドウォール８の形成が完了した後、図１２に図示されているように、第２ゲート絶縁膜５を形成するための積層絶縁膜２６が半導体基板２の全体を被覆するように形成され、更に、その積層絶縁膜２６を被覆するように、ポリシリコン膜２７が形成される。積層絶縁膜２６は、シリコン酸化膜２６ａとシリコン窒化膜２６ｂとシリコン酸化膜２６ｃとを備えており、シリコン窒化膜２６ｂがシリコン酸化膜２６ａ、２６ｃに挟まれている。
【００２９】
続いて、図１３に図示されているように、ポリシリコン膜２７がエッチバックされて積層絶縁膜２６の上にコントロールゲート６が形成される。更に、図１４に図示されているように、積層絶縁膜２６の露出されている部分がエッチングされて第２ゲート絶縁膜５が形成される。詳細には、積層絶縁膜２６のシリコン酸化膜２６ａがエッチングされることで第２ゲート絶縁膜５のトンネル絶縁膜５ａが形成され、シリコン窒化膜２６ｂがエッチングされることで電荷蓄積層５ｂが形成され、シリコン酸化膜２６ｃがエッチングされることでブロック絶縁膜５ｃが形成される。なお、電荷蓄積層５ｂの材料としてポリシリコンが使用される場合には、シリコン窒化膜２６ｂの代わりにポリシリコン膜が使用される。
【００３０】
続いてイオン注入が行われ、これにより、図１５に図示されているように、半導体基板２の表面部にＬＤＤ領域１０が形成される。更に、図１６に図示されているように、コントロールゲート６の側壁にサイドウォール９が形成される。サイドウォール９の形成は、例えば、シリコン酸化膜を半導体基板２の全体を被覆するように形成した後、該シリコン酸化膜をエッチバックすることで行われる。
【００３１】
続いてイオン注入が再度行われ、これにより、図１７に図示されているように、半導体基板２の表面部に拡散層７が形成される。
【００３２】
続いて、図１８に図示されているように、シリサイドを形成するための金属膜２８が半導体基板２の全体を覆うように形成される。金属膜２８は、例えば、タングステン、チタン、コバルト、ニッケル、モリブデンのように、シリコンとシリサイドを形成する金属材料で形成される。更に、シリサイドを形成する熱処理が行われ、未反応の金属膜２８を除去することで、図２に図示された不揮発性半導体記憶装置１の形成（製造）が完了する。この熱処理により、ワードゲート４、コントロールゲート６、及び、拡散層７に、それぞれ、シリサイド層４ｃ、６ａ、７ａが形成される。
【００３３】
以上に説明されているように、本実施形態の不揮発性半導体記憶装置１では、ワードゲート４が、チャネル長方向の長さＬ１が相対的に長い第１電極部分４ａと、その上に設けられたチャネル長方向の長さＬ２が相対的に短い第２電極部分４ｂとを備えた構造を有している。そして、サイドウォール８が、第２電極部分４ｂの側面に形成されている。コントロールゲート６は、第２ゲート絶縁膜５とサイドウォール８とを介してワードゲート４の第２電極部分４ｂに対向している。このような構造により、本実施形態の不揮発性半導体記憶装置１は、ワードゲート４の上端に形成されたシリサイド層４ｃとコントロールゲート６の上端に形成されたシリサイド層６ａとの距離を確保し、ワードゲート４とコントロールゲート６との間のショートを抑制することができる。
【００３４】
上述の製造方法の例では、例えば図４に図示されているように、ワードゲート４に加工されるポリシリコン膜２２のエッチングに使用されるハードマスク２３とレジストマスク２４の寸法が相違している。これは、ハードマスク２３を形成するためのフォトマスク（レチクル）と、レジストマスク２４を形成するためのフォトマスクとを別個に用意しなければならないことを意味している。ハードマスク２３を形成するためのフォトマスク（レチクル）と、レジストマスク２４を形成するためのフォトマスクとを別個に用意することは、フォトマスクの枚数を増大させるため好ましくない。
【００３５】
以下では、よりフォトマスクの枚数を低減するための製造方法の変形例について説明する。図１９〜図２２は、該変形例の変形例を示す断面図である。
【００３６】
まず、図１９に図示されているように、半導体基板２の表側主面１１の上に、熱酸化膜２１が形成され、その熱酸化膜２１の上にポリシリコン膜２２が形成される。ポリシリコン膜２２は、上述のワードゲート４全体の高さＨ２の膜厚で形成される。更に、ポリシリコン膜２２の上面の全体を被覆するようにシリコン酸化膜３１が形成される。
【００３７】
続いて、図２０に図示されているように、レジストマスク３２がシリコン酸化膜３１の上に形成され、シリコン酸化膜３１のレジストマスク３２に被覆されていない部分がエッチングされることで、ハードマスク２３が形成される。ハードマスク２３の幅、即ち、レジストマスク３２の幅は、ワードゲート４の第２電極部分４ｂのチャネル長方向の長さＬ２に調節される。
【００３８】
続いて、図２１に図示されているように、ポリシリコン膜２２のハードマスク２３及びレジストマスク３２で被覆されていない部分がエッチングされる。このポリシリコン膜２２のエッチングは、ポリシリコン膜２２の厚さ方向の途中の位置まで行われる。詳細には、ポリシリコン膜２２のエッチングは、ポリシリコン膜２２のハードマスク２３及びレジストマスク３２で被覆されていない部分の厚さがワードゲート４の第１電極部分４ａの高さＨ１となるように行われる。
【００３９】
続いて、レジストマスク３２が除去された後、全体がシリコン酸化膜によって被覆される。該シリコン酸化膜がエッチバックされ、ワードゲート４の側壁にサイドウォール８が形成される。その後、図２２に図示されているように、該サイドウォール８とハードマスク２３をマスクとしてポリシリコン膜２２がエッチングされ、ワードゲート４の第１電極部分４ａが形成される。先述のシリコン酸化膜の膜厚をＬ１とすることにより、第１電極部分４ａのチャネル長方向の長さがＬ１であり、第２電極部分４ｂのチャネル長方向の長さがＬ２である構造のワードゲート４が形成される。ハードマスク２３を除去することで、図１０と同じ構造が得られる。
【００４０】
以後、図１２乃至図１８を参照しながら説明したプロセスにより、不揮発性半導体記憶装置１が形成（製造）される。このような製造方法によれば、よりフォトマスクの枚数を低減することができる。
【００４１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４２】
例えば、上記では、コントロールゲート６がワードゲート４の両側に設けられている構造の不揮発性半導体記憶装置１が記述されているが、図２３に図示されているように、コントロールゲート６が、ワードゲート４の片側に設けられていてもよい。このような構造は、例えば、次の手順で形成可能である。図１４に図示されているように第２ゲート絶縁膜５及びコントロールゲート６が形成された後、ワードゲート４、片方のコントロールゲート６、及び、それらの間にある第２ゲート絶縁膜５及びサイドウォール８を被覆するレジストマスクがリソグラフィにより形成される。続いて、レジストマスクで被覆されていない第２ゲート絶縁膜５及びコントロールゲート６が除去される。他のプロセスは、上記に説明された製造方法と同一である。
【００４３】
その他、実施の形態に記載された内容の一部を以下に記載する。
（１）不揮発性半導体記憶装置が、半導体基板と、半導体基板の上に形成された第１ゲート絶縁膜と、半導体基板に第１ゲート絶縁膜を介して対向するように形成された第１ゲート電極と、絶縁性のサイドウォールと、第２ゲート絶縁膜と、第２ゲート電極とを備えている。第２ゲート絶縁膜は、半導体基板の上に形成された第１絶縁膜部分と第１絶縁膜部分から上方に延伸するように形成された第２絶縁膜部分とを有する。第２ゲート電極は、半導体基板に第１絶縁膜部分を介して対向するように形成されている。第１ゲート電極は、半導体基板に対向する第１電極部分と、第１電極部分から上方に突出する第２電極部分とを含んでいる。第２ゲート電極は、半導体基板に第１絶縁膜部分を介して対向するように形成されている。第１ゲート電極の第２電極部分の上端には、第１シリサイド層が形成され、第２ゲート電極の上端には第２シリサイド層が形成されている。サイドウォールは、第１ゲート電極の第２電極部分の側面に形成されている。第２ゲート電極は、第２ゲート絶縁膜の第２絶縁膜部分を介して、サイドウォール及び第１ゲート電極の第１電極部分に対向するように形成されている。
【００４４】
（２）（１）の不揮発性半導体記憶装置において、半導体基板に垂直な方向である垂直方向における第１電極部分の高さＨ１の、垂直方向における第１ゲート電極の高さＨ２に対する比Ｈ１／Ｈ２が、０．５より小さい。
【００４５】
（３）（２）の不揮発性半導体記憶装置において、より好ましくは、比Ｈ１／Ｈ２が、０．３以下である。
【００４６】
（４）（１）乃至（３）のいずれか不揮発性半導体記憶装置において、第２ゲート絶縁膜は、第１及び第２絶縁膜と、第１及び第２絶縁膜の間に挟まれた電荷蓄積層とを備えている。
【００４７】
（５）不揮発性半導体記憶装置の製造方法が、
半導体基板の上に第１ゲート絶縁膜を形成する工程と、
半導体基板に第１ゲート絶縁膜を介して対向するように第１ゲート電極を形成する工程と、
絶縁性のサイドウォールを形成する工程と、
半導体基板の上に形成された第１絶縁膜部分と第１絶縁膜部分から上方に延伸するように形成された第２絶縁膜部分とを有する第２ゲート絶縁膜を形成する工程と、
半導体基板に第１絶縁膜部分を介して対向するように第２ゲート電極を形成する工程
とを備えている。第１ゲート電極は、半導体基板に対向する第１電極部分と、第１電極部分から上方に突出する第２電極部分とを含む。第２電極部分の上端には、第１シリサイド層が形成されている。サイドウォールは、第２電極部分の側面に形成されている。第２ゲート電極の上端には第２シリサイド層が形成されている。第２ゲート電極は、第２ゲート絶縁膜の第２絶縁膜部分を介して、サイドウォール及び第１ゲート電極の第１電極部分に対向するように形成されている。
【００４８】
（６）（５）の製造方法において、
第１ゲート電極を形成する工程は、
ポリシリコン膜を形成する工程と、
第２電極部分に対応する幅を有するハードマスクをポリシリコン膜の上に形成する工程と、
ポリシリコン膜のハードマスクに被覆されていない第１部分をエッチングする工程
とを備えている。
【００４９】
（７）（６）の製造方法において、
第１ゲート電極を形成する工程は、更に、ハードマスクを被覆し、且つ、第１電極部分に対応する幅を有するレジストマスクをポリシリコン膜の上に形成する工程と、
ポリシリコン膜のレジストマスクに被覆されていない第２部分をエッチングする工程と、
第２部分をエッチングする工程の後、レジストマスクを除去する工程
とを備えている。ここで、ポリシリコン膜の第１部分をエッチングする工程は、第２部分をエッチングする工程、及び、レジストマスクを除去する工程の後で行われる。
【００５０】
（８）（６）の製造方法において、
ハードマスクをポリシリコン膜の上に形成する工程は、
ポリシリコン膜の上に無機材料膜を形成する工程と、
第２電極部分に対応する幅を有するレジストマスクを無機材料膜の上に形成する工程と、
無機材料膜のレジストマスクで被覆されていない部分をエッチングしてハードマスクを形成する工程
とを含む。第１部分をエッチングする工程では、ポリシリコン膜が、その厚さ方向の途中の位置までエッチングされることで、第１電極部分と第２電極部分とが形成される。
【符号の説明】
【００５１】
１        ：不揮発性半導体記憶装置
２        ：半導体基板
３        ：第１ゲート絶縁膜
４        ：ワードゲート
４ａ      ：第１電極部分
４ｂ      ：第２電極部分
４ｃ      ：シリサイド層
５        ：第２ゲート絶縁膜
５ａ      ：トンネル絶縁膜
５ｂ      ：電荷蓄積層
５ｃ      ：ブロック絶縁膜
６        ：コントロールゲート
６ａ      ：シリサイド層
７        ：拡散層
７ａ      ：シリサイド層
８        ：サイドウォール
９        ：サイドウォール
１０      ：ＬＤＤ領域
１１      ：表側主面
１２      ：上面
１３      ：上面
１４      ：側面
２１      ：熱酸化膜
２２      ：ポリシリコン膜
２３      ：ハードマスク
２４      ：レジストマスク
２５      ：シリコン酸化膜
２５ａ    ：表面
２６      ：積層絶縁膜
２６ａ    ：シリコン酸化膜
２６ｂ    ：シリコン窒化膜
２６ｃ    ：シリコン酸化膜
２７      ：ポリシリコン膜
２８      ：金属膜
３０      ：残渣
３１      ：シリコン酸化膜
３２      ：レジストマスク
１０１    ：半導体基板
１０２    ：ゲート絶縁膜
１０３    ：ワードゲート
１０３ａ  ：面取り部
１０４    ：ＯＮＯ膜
１０５    ：コントロールゲート
１０７    ：サイドウォール
１０８    ：サイドウォール
１０９    ：シリサイド層
【図１】
2014049460.tif 000003
【図２】
2014049460.tif 000004
【図３】
2014049460.tif 000005
【図４】
2014049460.tif 000006
【図５】
2014049460.tif 000007
【図６】
2014049460.tif 000008
【図７】
2014049460.tif 000009
【図８】
2014049460.tif 000010
【図９】
2014049460.tif 000011
【図１０】
2014049460.tif 000012
【図１１Ａ】
2014049460.tif 000013
【図１１Ｂ】
2014049460.tif 000014
【図１２】
2014049460.tif 000015
【図１３】
2014049460.tif 000016
【図１４】
2014049460.tif 000017
【図１５】
2014049460.tif 000018
【図１６】
2014049460.tif 000019
【図１７】
2014049460.tif 000020
【図１８】
2014049460.tif 000021
【図１９】
2014049460.tif 000022
【図２０】
2014049460.tif 000023
【図２１】
2014049460.tif 000024
【図２２】
2014049460.tif 000025
【図２３】
2014049460.tif 000026