(57)【要約】【課題】高い耐圧特性を有する半導体装置、その半導体装置を備えた表示装置および電子機器を提供する。【解決手段】ゲート電極と、前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、前記酸化物半導体膜内に設けられた低抵抗領域とを含み、前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有するトランジスタを備えた半導体装置。【選択図】図１
2014192418.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、
前記酸化物半導体膜内に設けられた低抵抗領域とを含み、
前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有する
トランジスタを備えた
半導体装置。
【請求項２】
前記ゲート電極の側面および前記ゲート電極と酸化物半導体膜との間のゲート絶縁膜の側面に第１側壁を有し、前記第１側壁は前記酸化物半導体膜の第１離間領域に接している
請求項１記載の半導体装置。
【請求項３】
前記ゲート電極の、前記ゲート絶縁膜と反対の面に第１耐エッチング膜を有する
請求項２記載の半導体装置。
【請求項４】
前記第１耐エッチング膜はドライエッチングに対して前記ゲート電極よりも高いエッチング耐性を有する
請求項３記載の半導体装置。
【請求項５】
前記第１耐エッチング膜の平面形状は前記ゲート電極と同一である
請求項３記載の半導体装置。
【請求項６】
前記第１耐エッチング膜は酸化物を含む
請求項３記載の半導体装置。
【請求項７】
前記第１耐エッチング膜は酸化インジウムスズ，酸化インジウム亜鉛または酸化インジウムガリウム亜鉛を含む
請求項３記載の半導体装置。
【請求項８】
前記ゲート電極は、チタンと、アルミニウムまたは銅と、モリブデンまたは窒化モリブデンとを含む
請求項１記載の半導体装置。
【請求項９】
前記第１側壁は、酸化シリコン，酸窒化シリコンおよび窒化シリコンの少なくともいずれか１つを含む
請求項２記載の半導体装置。
【請求項１０】
前記酸化物半導体膜の第１重畳領域を覆うチャネル保護膜および前記チャネル保護膜の側面を覆う第２側壁を有する
請求項１記載の半導体装置。
【請求項１１】
前記チャネル保護膜の、前記酸化物半導体膜と反対の面に第２耐エッチング膜を有する
請求項１０記載の半導体装置。
【請求項１２】
前記低抵抗領域に接する高抵抗膜を有する
請求項１記載の半導体装置。
【請求項１３】
前記第１重畳領域を間にして、一対の前記低抵抗領域を有する
請求項１記載の半導体装置。
【請求項１４】
前記トランジスタの酸化物半導体膜を共有する容量素子を含む
請求項１記載の半導体装置。
【請求項１５】
前記容量素子は、容量絶縁膜を間に前記酸化物半導体膜に対向する一方の電極を含むと共に、前記一方の電極に重なる前記酸化物半導体膜の第２重畳領域と前記低抵抗領域との間の第２離間領域を有し、
前記一方の電極の側面および前記容量絶縁膜の側面の第３側壁は、前記第２離間領域に接している
請求項１４記載の半導体装置。
【請求項１６】
前記容量素子の一方の電極は前記ゲート電極と、前記容量絶縁膜は前記ゲート絶縁膜とそれぞれ同層に設けられ、
前記容量素子の他方の電極は前記酸化物半導体膜である
請求項１４記載の半導体装置。
【請求項１７】
前記容量素子は、前記酸化物半導体膜と前記容量絶縁膜との間に導電膜を有する
請求項１４記載の半導体装置。
【請求項１８】
表示素子および前記表示素子を駆動するトランジスタを備え、
前記トランジスタは、
ゲート電極と、
前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、
前記酸化物半導体膜内に設けられた低抵抗領域とを含み、
前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有する
表示装置。
【請求項１９】
前記表示素子として有機ＥＬ（Electroluminescence）素子を有する
請求項１８記載の表示装置。
【請求項２０】
表示素子および前記表示素子を駆動するトランジスタを有する表示装置を備え、
前記トランジスタは、
ゲート電極と、
前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、
前記酸化物半導体膜内に設けられた低抵抗領域とを含み、
前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、酸化物半導体を用いた半導体装置、その半導体装置を備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
アクティブ駆動方式の液晶表示装置や有機ＥＬ（Electroluminescence）表示装置は、薄膜トランジスタ（ＴＦＴ:Thin Film Transistor）を駆動素子として用いると共に、映像を書き込むための信号電圧に対応する電荷を容量素子に保持させている。しかし、ＴＦＴのゲート電極とソース・ドレイン電極との交差領域に生じる寄生容量が大きくなると、信号電圧が変動してしまい、画質の劣化を引き起こす場合がある。
【０００３】
特に、有機ＥＬ表示装置では、寄生容量が大きい場合には保持容量も大きくする必要があり、画素のレイアウトに応じて配線等の占める割合が大きくなる。その結果、配線間のショート等の確率が増加し、製造歩留まりが低下してしまう。
【０００４】
そこで、酸化亜鉛（ＺｎＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体をチャネルに用いたＴＦＴでは、ゲート電極とソース・ドレイン電極との交差領域に形成される寄生容量を低減する方法が提案されている（例えば、特許文献１、非特許文献１，２）。
【０００５】
特許文献１および非特許文献１には、酸化物半導体膜のチャネル領域上に、ゲート電極およびゲート絶縁膜を平面視で同位置に設けた後、酸化物半導体膜のゲート電極およびゲート絶縁膜から露出された領域を低抵抗化してソース・ドレイン領域（低抵抗領域）を形成する方法、所謂セルフアライン（自己整合）で形成されたトップゲート型ＴＦＴが記載されている。一方、非特許文献２はセルフアライン構造のボトムゲート型ＴＦＴを開示したものであり、このＴＦＴではゲート電極をマスクとした裏面露光により酸化物半導体膜にソース・ドレイン領域が形成されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２２０８１７号公報
【非特許文献】
【０００７】
【非特許文献１】J.Park、外１１名，"Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors"，Applied Physics Letters，American Institute of Physics，２００８年，第９３巻，０５３５０１
【非特許文献２】R.Hayashi、外６名，"Improved Amorphous In-Ga-Zn-O TFTs"，ＳＩＤ  ０８  ＤＩＧＥＳＴ，２００８年，４２．１，ｐ．６２１−６２４
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のようなセルフアライン構造のトランジスタでは、より耐圧特性を向上させることが望まれている。
【０００９】
本技術はかかる問題点に鑑みてなされたもので、その目的は、高い耐圧特性を有する半導体装置、表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本技術による半導体装置は、ゲート電極と、ゲート電極に対向してゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、酸化物半導体膜内に設けられた低抵抗領域とを含み、低抵抗領域と前記第１重畳領域との間に第１離間領域を有するトランジスタを備えたものである。
【００１１】
本技術による表示装置は、上記半導体装置のトランジスタを備えたものである。
【００１２】
本技術による電子機器は、上記表示装置を備えたものである。
【００１３】
本技術の半導体装置、表示装置または電子機器では、酸化物半導体膜の第１重畳領域と低抵抗領域との間に第１離間領域が設けられているので、第１重畳領域を間にした一対の低抵抗領域（ソース・ドレイン領域）間の距離が延びる。即ち、第１重畳領域が短い場合であっても低抵抗領域間の距離を所望の長さに調整することができる。
【発明の効果】
【００１４】
本技術の半導体装置、表示装置および電子機器によれば、第１重畳領域と低抵抗領域との間に第１離間領域を設けるようにしたので、トランジスタの耐圧特性を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本技術の第１の実施の形態に係る表示装置の構成を表す断面図である。
【図２】図１に示した離間領域の長さとドレイン電流との関係を示す図である。
【図３Ａ】図１に示したゲート電極の構成の一例を表す断面図である。
【図３Ｂ】図１に示したゲート電極の構成の他の例を表す断面図である。
【図４】図１に示した表示装置の周辺回路を含む全体構成を表す図である。
【図５】図４に示した画素の回路構成を表す図である。
【図６Ａ】図１に示した表示装置の製造方法を表す断面図である。
【図６Ｂ】図６Ａに続く工程を表す断面図である。
【図６Ｃ】図６Ｂに続く工程を表す断面図である。
【図６Ｄ】図６Ｃに続く工程を表す断面図である。
【図７Ａ】図６Ｄに続く工程を表す断面図である。
【図７Ｂ】図７Ａに続く工程を表す断面図である。
【図７Ｃ】図７Ｂに続く工程を表す断面図である。
【図８】比較例に係る表示装置の要部を表す断面図である。
【図９】変形例に係る表示装置の構成を表す断面図である。
【図１０Ａ】図９に示した表示装置の製造方法を表す断面図である。
【図１０Ｂ】図１０Ａに続く工程を表す断面図である。
【図１１】本技術の第２の実施の形態に係る表示装置の構成を表す断面図である。
【図１２】図１１に示した表示装置の製造方法を表す断面図である。
【図１３】本技術の第３の実施の形態に係る表示装置の構成を表す断面図である。
【図１４】本技術の第４の実施の形態に係る表示装置の構成を表す断面図である。
【図１５】上記実施の形態等の表示装置を含むモジュールの概略構成を表す平面図である。
【図１６Ａ】上記実施の形態等の表示装置の適用例１の外観を表す斜視図である。
【図１６Ｂ】図１６Ａに示した適用例１の外観の他の例を表す斜視図である。
【図１７】適用例２の外観を表す斜視図である。
【図１８】適用例３の外観を表す斜視図である。
【図１９Ａ】適用例４の表側から見た外観を表す斜視図である
【図１９Ｂ】適用例４の裏側から見た外観を表す斜視図である。
【図２０】適用例５の外観を表す斜視図である。
【図２１】適用例６の外観を表す斜視図である。
【図２２Ａ】適用例７の閉じた状態を表す図である。
【図２２Ｂ】適用例７の開いた状態を表す図である。
【発明を実施するための形態】
【００１６】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（トップゲート型のトランジスタが離間領域を有する例：有機ＥＬ表示装置）
２．変形例（酸化物半導体膜と容量絶縁膜との間に導電膜を有する例）
３．第２の実施の形態（ボトムゲート型のトランジスタが離間領域を有する例）
４．第３の実施の形態（液晶表示装置）
５．第４の実施の形態（電子ペーパー）
６．適用例
【００１７】
＜第１の実施の形態＞
図１は本技術の第１の実施の形態に係る表示装置（表示装置１）の断面構成を表したも
のである。この表示装置１はアクティブマトリクス型の有機ＥＬ（Electroluminescence）表示装置であり、基板１１上にトランジスタ１０Ｔおよびトランジスタ１０Ｔにより駆動される有機ＥＬ素子２０をそれぞれ複数有している。図１には、一のトランジスタ１０Ｔおよび有機ＥＬ素子２０に対応する領域（サブピクセル）を示す。
【００１８】
トランジスタ１０Ｔは、基板１１上に酸化物半導体膜１２，ゲート絶縁膜１３Ｔおよびゲート電極１４Ｔをこの順に有するスタガ構造（トップゲート型）のＴＦＴである。ゲート電極１４Ｔ上には耐エッチング膜１５Ｔが設けられ、これら耐エッチング膜１５Ｔ、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔの側面を側壁１６Ｔが覆っている。この側壁１６Ｔおよび耐エッチング膜１５Ｔは高抵抗膜１７に覆われ、高抵抗膜１７上には層間絶縁膜１８が設けられている。ソース・ドレイン電極１９は、層間絶縁膜１８および高抵抗膜１７の接続孔Ｈ１を介して酸化物半導体膜１２に電気的に接続されている。
【００１９】
表示装置１（半導体装置）は、酸化物半導体膜１２をトランジスタ１０Ｔと共有する容量素子１０Ｃを有している。これらトランジスタ１０Ｔおよび容量素子１０Ｃ上に平坦化膜２１を間にして有機ＥＬ素子２０が設けられている。
【００２０】
（トランジスタ１０Ｔ）
基板１１は、例えば、石英，ガラス，シリコンまたは樹脂（プラスチック）フィルムなどの板材により構成されている。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜１２を成膜するため、安価な樹脂フィルムを用いることができる。樹脂材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）またはＰＥＮ（ポリエチレンナフタレート）などが挙げられる。この他にも、目的に応じて、ステンレス鋼（ＳＵＳ）などの金属基板を用いるようにしてもよい。
【００２１】
酸化物半導体膜１２は、基板１１上の選択的な領域に設けられ、トランジスタ１０Ｔの活性層としての機能を有するものである。酸化物半導体膜１２は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ）およびスズ（Ｓｎ）のうちの少なくとも１種の元素の酸化物を主成分として含むものである。具体的には、非晶質のものとして、酸化インジウムスズ亜鉛（ＩＴＺＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ: ＩｎＧａＺｎＯ）等、結晶性のものとして酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）または酸化インジウム（ＩｎＯ）等がそれぞれ挙げられる。非晶質あるいは結晶性の酸化物半導体材料のどちらを用いてもよいが、容易にゲート絶縁膜１３Ｔとのエッチング選択性を確保することができるため、結晶性の酸化物半導体材料を用いることが好ましい。酸化物半導体膜１２の厚み（積層方向の厚み、以下単に厚みという。）は、例えば５０ｎｍ程度である。
【００２２】
この酸化物半導体膜１２は上層のゲート電極１４Ｔに対向し、ゲート電極１４Ｔに重なる重畳領域１２ＴＡを有している。酸化物半導体膜１２には、この重畳領域１２ＴＡを間にして一対の低抵抗領域１２Ｂ（ソース・ドレイン領域）が設けられている。低抵抗領域１２Ｂは、重畳領域１２ＴＡよりも電気抵抗率の低い領域であり、例えば酸化物半導体膜１２の表面（上面）から厚み方向の一部に設けられている。この低抵抗領域１２Ｂは、例えば、酸化物半導体材料にアルミニウム（Ａｌ）等の金属を反応させて金属（ドーパント）を拡散させることにより形成されたものである。トランジスタ１０Ｔでは、この低抵抗領域１２Ｂによりセルフアライン（自己整合）構造が実現される。また、低抵抗領域１２Ｂはトランジスタ１０Ｔの特性を安定化させる役割をも有するものである。
【００２３】
本実施の形態では、酸化物半導体膜１２の重畳領域１２ＴＡと低抵抗領域１２Ｂとが所定の距離だけ離れている（離間領域１２ＴＢ）。この離間領域１２ＴＢ（オフセット領域）により、一対の低抵抗領域１２Ｂ間の長さを調整することができる。よって、酸化物半導体膜１２の重畳領域１２ＴＡが短い場合であっても、トランジスタ１０Ｔの耐圧特性を向上させることが可能となる。
【００２４】
後述するように、離間領域１２ＴＢは側壁１６Ｔにより形成されるものであり、離間領域１２ＴＢの長さと酸化物半導体膜１２に接する側壁１６Ｔの幅（Ｘ方向）は同じである。図２に示したように、離間領域１２ＴＢが長くなるにつれてドレイン電流は小さくなる。トランジスタ１０Ｔでは、高い耐圧特性有し、ドレイン電流量を所定の値に維持することが好ましく、例えば離間領域１２ＴＢは０．５μｍ程度までに抑えることが好ましい。
【００２５】
ゲート電極１４Ｔはゲート絶縁膜１３Ｔを間にして酸化物半導体膜１２上に設けられている。ゲート絶縁膜１３Ｔは例えば厚みが３００ｎｍ程度であり、シリコン酸化膜（ＳｉＯ），シリコン窒化膜（ＳｉＮ），シリコン窒化酸化膜（ＳｉＯＮ）または酸化アルミニウム膜（ＡｌＯ）などのうちの１種よりなる単層膜あるいはそれらのうちの２種以上よりなる積層膜により構成されている。ゲート絶縁膜１３Ｔには酸化物半導体膜１２を還元させにくい材料、例えば、シリコン酸化膜あるいは酸化アルミニウム膜を用いることが好ましい。
【００２６】
ゲート電極１４Ｔは、トランジスタ１０Ｔに印加されるゲート電圧（Ｖｇ）によって酸
化物半導膜１２（重畳領域１２ＴＡおよび離間領域１２ＴＢ）中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１４Ｔは、例えばモリブデン（Ｍｏ），窒化モリブデニウム（ＭｏＮ），チタン（Ｔｉ），窒化チタン（ＴｉＮ），アルミニウム，銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種からなる単体もしくはこれらの合金により構成されている。複数の単体または合金を用いた積層構造であってもよい。ゲート電極１４Ｔは低抵抗な金属、例えば、アルミニウム，ネオジウムを含有するアルミニウム合金（Ａｌ−Ｎｄ）または銅等により構成することが好ましい。このような低抵抗な金属からなる層（低抵抗層１４Ｔ−１）に、例えばチタン，窒化チタン，モリブデンまたは窒化モリブデニウムからなる層（バリア層１４Ｔ−２）を積層させるようにしてもよい（図３Ａ，図３Ｂ）。低抵抗層１４Ｔ−１と例えば酸化物からなる耐エッチング膜１５Ｔとの間にバリア層１４Ｔ−２を介在させると、ゲート電極１４Ｔと耐エッチング膜１５Ｔとの間のコンタクト性を高めることができる。低抵抗層１４Ｔ−１とゲート絶縁膜１３Ｔとの間にバリア層１４Ｔ−２を設けておくことにより（図３Ｂ）、後述するように、ゲート電極１４Ｔの形状が制御し易くなる。ゲート電極１４ＴをＩＴＯ等の透明導電膜により構成するようにしてもよい。ゲート電極１４Ｔの厚みは、例えば１０ｎｍ〜５００ｎｍである。ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔは平面視で互いに同一形状を有している。
【００２７】
耐エッチング膜１５Ｔは、側壁１６Ｔを形成する際にエッチングストッパーとして機能するものであり、所定の条件下でゲート電極１４Ｔよりも高い耐エッチング性を示す材料により構成されている。耐エッチング膜１５Ｔには例えば、ＩＴＯ，ＩＺＯおよびＩＧＺＯ等の酸化物を用いることができ、その厚みは例えば５０ｎｍである。耐エッチング膜１５Ｔ、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔの平面形状は略同一である。
【００２８】
側壁１６Ｔは、耐エッチング膜１５Ｔ、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔの側面と共に酸化物半導体膜１２の一部（離間領域１２ＴＢ）を覆っている。側壁１６Ｔの厚み（Ｚ方向）および幅（Ｘ方向）は例えばゲート絶縁膜１３Ｔ、ゲート電極１４Ｔおよび耐エッチング膜１５Ｔの厚みの和と略等しく、この側壁１６Ｔの厚みおよび幅により離間領域１２ＴＢの長さを制御するようになっている。側壁１６Ｔは、例えばシリコン酸化膜，シリコン酸窒化膜およびシリコン窒化膜等の無機絶縁膜により構成されている。複数の無機絶縁膜を積層させて側壁１６Ｔを構成するようにしてもよい。
【００２９】
高抵抗膜１７は、耐エッチング膜１５の上面から側壁１６Ｔを覆うと共に側壁１６Ｔから露出された酸化物半導体膜１２（低抵抗領域１２Ｂ）に接している。この高抵抗膜１７は容量素子１０Ｃも覆っている。高抵抗膜１７は後述する製造工程において、酸化物半導膜１２の低抵抗領域１２Ｂに拡散される金属の供給源となる金属膜が酸化されて残存したものである。高抵抗膜１７は、例えば、厚みが２０ｎｍ以下程度であり、酸化チタン，酸化アルミニウム，酸化インジウムまたは酸化スズ等により構成されている。これらを複数積層させるようにしてもよい。このような高抵抗膜１７は上記のようなプロセス上の役割の他、トランジスタ１０Ｔにおける酸化物半導体膜１２の電気特性を変化させる酸素や水分の影響を低減する機能、即ちバリア機能をも有している。従って、高抵抗膜１７を設けることにより、トランジスタ１０Ｔおよび容量素子１０Ｃの電気的特性を安定化させ、層間絶縁膜１８の効果をより高めることが可能となる。
【００３０】
バリア機能を高めるため、高抵抗膜１７に例えば、厚み３０ｎｍ〜５０ｎｍ程度の酸化アルミニウムまたは窒化シリコンからなる保護膜を積層させるようにしてもよい。これにより、トランジスタ１０Ｔにおける酸化物半導体膜１２の電気特性がより安定する。
【００３１】
層間絶縁膜１８は高抵抗膜１７上に設けられ、高抵抗膜１７と同様にトランジスタ１０Ｔの外側に延在して容量素子１０Ｃを覆っている。この層間絶縁膜１８は例えば、アクリル樹脂，ポリイミドまたはシロキサン等の有機材料あるいはシリコン酸化膜，シリコン窒化膜，シリコン酸窒化膜または酸化アルミニウム等の無機材料により構成されている。このような有機材料と無機材料とを積層させるようにしてもよい。有機材料を含有する層間絶縁膜１８は、容易にその厚みを例えば２μｍ程度に厚膜化することが可能となる。このように厚膜化された層間絶縁膜１８は、ゲート電極１４Ｔの加工後に形成される段差を十分に被覆して絶縁性を確保することができる。シリコン酸化膜および酸化アルミニウム膜を積層した層間絶縁膜１８は、酸化物半導体膜１２への水分の混入および拡散を抑えることができる。これにより、トランジスタ１０Ｔの電気特性が安定すると共に信頼性も向上する。
【００３２】
ソース・ドレイン電極１９は、層間絶縁膜１８上にパターン化して設けられ、層間絶縁膜１８および高抵抗膜１７を貫通する接続孔Ｈ１（貫通孔）を介して酸化物半導体膜１２の低抵抗領域１２Ｂに接続されている。ソース・ドレイン電極１９は、ゲート電極１４Ｔの直上を回避して設けられていること望ましい。ゲート電極１４Ｔとソース・ドレイン電極１９との交差領域に寄生容量が形成されることを防ぐためである。このソース・ドレイン電極１９は、例えば厚みが５００ｎｍ程度であり、上記ゲート電極１４Ｔで挙げた金属または透明導電膜と同様の材料により構成されている。ソース・ドレイン電極１９も、アルミニウムまたは銅等の低抵抗金属材料により構成されていることが好ましく、また、低抵抗層とバリア層との積層膜であることがより好ましい。ソース・ドレイン電極１９をこのような積層膜により構成することで、配線遅延の少ない駆動が可能になる。ソース・ドレイン電極１９の最上層（有機ＥＬ素子２０との対向層）にネオジウムを含むアルミニウム合金またはＩＴＯを用いることにより、ソース・ドレイン電極１９の一部（最上層）を有機ＥＬ素子２０の第１電極２２として機能させることが可能となる。これにより、第１電極２２を省略することができる。
【００３３】
（容量素子１０Ｃ）
容量素子１０Ｃはトランジスタ１０Ｔと共に基板１１上に設けられており、例えば、後述の画素回路５０Ａにおいて電荷を保持するようになっている。この容量素子１０Ｃは、基板１１側からトランジスタ１０Ｔと共有の酸化物半導体膜１２、容量絶縁膜１３Ｃ、容量電極１４Ｃおよび耐エッチング膜１５Ｃをこの順に有している。即ち、容量素子１０Ｃの一方の電極は容量電極１４Ｃ、他方の電極は酸化物半導体膜１２により構成されている。
【００３４】
容量素子１０Ｃの酸化物半導体膜１２は容量電極１４Ｃに対向し、容量電極１４Ｃに重なる重畳領域１２ＣＡを有している。トランジスタ１０Ｔと同様に、この重畳領域１２ＣＡと低抵抗領域１２Ｂとの間には離間領域１２ＣＢが存在している。この離間領域１２ＣＢには耐エッチング膜１５Ｃ、容量電極１４Ｃおよび容量絶縁膜１３Ｃの側面を覆う側壁１６Ｃが接している。
【００３５】
容量絶縁膜１３Ｃは、例えばゲート絶縁膜１３Ｔと同一工程により同層に形成されたものであり、ゲート絶縁膜１３Ｔと同一材料により構成され、同一膜厚を有している。容量絶縁膜１３Ｃを無機絶縁材料により構成することにより大きな容量の容量素子１０Ｃを得ることができる。また、容量電極１４Ｃ、耐エッチング膜１５Ｃも、例えば、それぞれゲート電極１４Ｔ、耐エッチング膜１５Ｔと同一工程により同層に構成されたものであり、ゲート電極１４Ｔ、耐エッチング膜１５Ｔと同一材料により構成され、同一膜厚を有している。容量電極１４Ｃが、ゲート電極１４Ｔと同様に、低抵抗層１４Ｃ−１とバリア層１４Ｃ−２との積層構造を有するようにしてもよい（図３Ａ，図３Ｂ）。容量絶縁膜１３Ｃとゲート絶縁膜１３Ｔ、容量電極１４Ｃとゲート電極１４Ｔ、耐エッチング膜１５Ｔと耐エッチング膜１５Ｃをそれぞれ互いに別工程で形成するようにしてもよく、これらを互いに異なる材料、異なる膜厚で形成するようにしてもよい。
【００３６】
容量素子１０Ｃの側壁１６Ｃは、耐エッチング膜１５Ｃ、容量電極１４Ｃおよび容量絶縁膜１３Ｃの側面から、酸化物半導体膜１２の一部（離間領域１２ＣＢ）を覆っている。トランジスタ１０Ｔの側壁１６Ｔと同様に、側壁１６Ｃの幅を調整することにより離間領域１２ＣＢの長さを制御することができる。側壁１６Ｃは、例えば上記側壁１６Ｔと同一工程で、同一材料により形成される。側壁１６Ｃと側壁１６Ｔとを互いに別工程、異なる材料で形成することも可能である。
【００３７】
（有機ＥＬ素子２０）
有機ＥＬ素子２０は、平坦化膜２１上に設けられている。この有機ＥＬ素子２０は平坦
化膜２１側から第１電極２２、画素分離膜２３、有機層２４および第２電極２５をこの順
に有しており、保護層２６により封止されている。保護層２６上には熱硬化樹脂
または紫外線硬化樹脂からなる接着層２７を間にして封止用基板２８が貼り合わされてい
る。表示装置１は、有機層２４で発生した光を基板１１側から取り出すボトムエミッショ
ン方式（下面発光方式）であってもよく、封止用基板２８側から取り出すトップエミッシ
ョン方式（上面発光方式）であってもよい。
【００３８】
平坦化膜２１は、ソース・ドレイン電極１９上および層間絶縁膜１８上に、基板１１の
表示領域（後述の図４  表示領域５０）全体に渡り設けられ、接続孔Ｈ２を有している。
この接続孔Ｈ２は、トランジスタ１０Ｔのソース・ドレイン電極１９と有機ＥＬ素子２０
の第１電極２２とを接続するためのものである。平坦化膜２１は、例えばポリイミドまた
はアクリル系樹脂により構成されている。
【００３９】
第１電極２２は、接続孔Ｈ２を埋め込むように平坦化膜２１上に設けられている。この第１電極２２は、例えばアノードとして機能するものであり、素子毎に設けられている。表示装置１がボトムエミッション方式である場合には、第１電極２２を透明導電膜、例えば、酸化インジウムスズ（ＩＴＯ），酸化インジウム亜鉛（ＩＺＯ）またはインジウム亜鉛オキシド（ＩｎＺｎＯ）等のいずれかよりなる単層膜またはこれらのうちの２種以上からなる積層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第１電極２２を、反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。
【００４０】
第１電極２２をソース・ドレイン電極１９の表面（有機ＥＬ素子２０側の面）に接して設けるようにしてもよい。これにより、平坦化膜２１を省略し、工程数を減らして表示装置１を製造することが可能となる。
【００４１】
画素分離膜２３は第１電極２２と第２電極２５との間の絶縁性を確保すると共に各素子の発光領域を区画分離するためのものであり、各素子の発光領域に対向して開口を有している。この画素分離膜２３は例えば、ポリイミド，アクリル樹脂またはノボラック系樹脂などの感光性樹脂により構成されている。
【００４２】
有機層２４は、画素分離膜２３の開口を覆うように設けられている。この有機層２４は有機電界発光層（有機ＥＬ層）を含み、駆動電流の印加によって発光を生じるものである。有機層２４は、例えば基板１１（第１電極２２）側から、正孔注入層、正孔輸送層、有機ＥＬ層および電子輸送層をこの順に有しており、電子と正孔との再結合が有機ＥＬ層で生じて光が発生する。有機ＥＬ層の構成材料は、一般的な低分子または高分子の有機材料であればよく、特に限定されない。例えば赤、緑および青色を発光する有機ＥＬ層が素子毎に塗り分けられていてもよく、あるいは、白色を発光する有機ＥＬ層（例えば、赤、緑および青色の有機ＥＬ層を積層したもの）が基板１１の全面に渡り設けられていてもよい。正孔注入層は、正孔注入効率を高めると共にリークを防止するためのものであり、正孔輸送層は、有機ＥＬ層への正孔輸送効率を高めるためのものである。正孔注入層、正孔輸送層あるいは電子輸送層等の有機ＥＬ層以外の層は、必要に応じて設けるようにすればよい。
【００４３】
第２電極２５は、例えば、カソードとして機能するものであり、金属導電膜により構成されている。表示装置１がボトムエミッション方式である場合には、この第２電極２５を反射性の金属、例えば、アルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ）およびナトリウム（Ｎａ）のうちの少なくとも１種からなる単体金属、またはこれらのうちの少なくとも１種を含む合金よりなる単層膜、あるいは単体金属または合金を積層した多層膜により構成する。一方、表示装置１がトップエミッション方式である場合には、第２電極２５にＩＴＯやＩＺＯなどの透明導電膜を用いる。この第２電極２５は、第１電極２２と絶縁された状態で例えば各素子に共通して設けられている。
【００４４】
保護層２６は、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、例えば、アモルファスシリコン（ａ−Ｓｉ），アモルファス炭化シリコン（ａ−ＳｉＣ），アモルファス窒化シリコン（ａ−Ｓｉ(1-X)ＮX）またはアモルファスカーボン（ａ−Ｃ）等が挙げられる。
【００４５】
封止用基板２８は、トランジスタ１０Ｔ，容量素子１０Ｃおよび有機ＥＬ素子２０を間にして基板１１と対向するよう、配置されている。封止用基板２８には、上記基板１１と同様の材料を用いることができる。表示装置１がトップエミッション方式である場合には、封止用基板２８に透明材料を用い、封止用基板２８側にカラーフィルタや遮光膜を設けるようにしてもよい。表示装置１がボトムエミッション方式である場合には、基板１１を透明材料により構成し、例えばカラーフィルタや遮光膜を基板１１側に設けておく。
【００４６】
（周辺回路および画素回路の構成）
図４に示したように、表示装置１はこのような有機ＥＬ素子２０を含む画素ＰＸＬＣを複数有しており、画素ＰＸＬＣは基板１１上の表示領域５０に例えばマトリクス状に配置されている。表示領域５０の周辺には信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２および電源線駆動回路としての電源スキャナ５３が設けられている。
【００４７】
表示領域５０では、列方向に複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが、行方向に複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍがそれぞれ配置されている。これら信号線ＤＴＬと走査線ＤＳＬとの各交差点に、画素ＰＸＬＣ（Ｒ，Ｇ，Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは、水平セレクタ５１に電気的に接続され、水平セレクタ５１から信号線ＤＴＬを介して各画素ＰＸＬＣに映像信号が供給される。一方、各走査線ＷＳＬは、ライトスキャナ５２に電気的に接続され、ライトスキャナ５２から走査線ＷＳＬを介して各画素ＰＸＬＣに走査信号（選択パルス）が供給される。各電源線ＤＳＬは電源スキャナ５３に接続され、電源スキャナ５３から電源線ＤＳＬを介して各画素ＰＸＬＣに電源信号（制御パルス）が供給される。
【００４８】
図５は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子２０を含む画素回路５０Ａを有している。この画素回路５０Ａは、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２と、容量素子１０Ｃと、有機ＥＬ素子２０とを有するアクティブ型の駆動回路である。なお、サンプリング用トランジスタＴｒ１および駆動用トランジスタＴｒ２のうち少なくともいずれか１つが、上記トランジスタ１０Ｔに相当する。
【００４９】
サンプリング用トランジスタＴｒ１は、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタＴｒ２のゲートに接続されている。駆動用トランジスタＴｒ２は、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子２０のアノードに接続されている。また、この有機ＥＬ素子２０のカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。容量素子１０Ｃは、駆動用トランジスタＴｒ２のソースとゲートとの間に配置されている。
【００５０】
サンプリング用トランジスタＴｒ１は、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、容量素子１０Ｃに保持するものである。駆動用トランジスタＴｒ２は、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、容量素子１０Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子２０へ供給するものである。有機ＥＬ素子２０は、この駆動用トランジスタＴｒ２から供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【００５１】
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタＴｒ１が導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、容量素子１０Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタＴｒ２へ電流が供給され、容量素子１０Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子２０（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子２０は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置１において、映像信号に基づく映像表示がなされる。
【００５２】
この表示装置１は、例えば次のようにして製造することができる。
【００５３】
（トランジスタ１０Ｔおよび容量素子１０Ｃを形成する工程）
まず、図６Ａに示したように、基板１１上に上述した材料よりなる酸化物半導体膜１２を形成する。具体的には、まず基板１１の全面にわたって、例えばスパッタリング法により、酸化物半導体材料膜（図示せず）を例えば５０ｎｍ程度の厚みで成膜する。この際、ターゲットとしては、成膜対象の酸化物半導体と同一組成のセラミックを用いる。また、酸化物半導体中のキャリア濃度は、スパッタリングの際の酸素分圧に大きく依存するので、所望のトランジスタ特性が得られるように酸素分圧を制御する。酸化物半導体膜１２を上述の結晶性材料により構成しておくと、後述のゲート絶縁膜１３Ｔのエッチング工程において、容易にエッチング選択性を向上させることができる。次いで、例えばフォトリソグラフィおよびエッチングにより、成膜した酸化物半導体材料膜を所定の形状にパターニングする。その際、リン酸、硝酸および酢酸の混合液を用いたウェットエッチングにより加工することが好ましい。リン酸、硝酸および酢酸の混合液は、下地との選択比を十分に大きくすることが可能であり、比較的容易に加工が可能となる。
【００５４】
酸化物半導体膜１２を設けた後、図６Ｂに示したように、基板１１の全面に渡って例えば厚み３００ｎｍのシリコン酸化膜または酸化アルミニウム膜よりなる絶縁膜１３、モリブデン，チタン，銅またはアルミニウム等の金属材料からなる導電膜１４およびＩＴＯ，ＩＺＯまたはＩＧＺＯ等の酸化物からなる耐エッチング膜１５をこの順に成膜する。導電膜１４は、上記ゲート電極１４Ｔで説明したように、例えば銅またはアルミニウム等の低抵抗層とモリブデンまたはチタン等のバリア層とを積層させるようにしてもよい。絶縁膜１３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法により成膜することができる。シリコン酸化膜からなる絶縁膜１３はプラズマＣＶＤ法のほか、反応性スパッタリング法により形成することも可能である。また、絶縁膜１３に酸化アルミニウム膜を用いる場合には、上記反応性スパッタリング法，ＣＶＤ法に加え、原子層成膜法を用いることも可能である。導電膜１４および耐エッチング膜１５は、例えばスパッタリング法により形成することができる。
【００５５】
基板１１の全面に耐エッチング膜１５を成膜した後、耐エッチング膜１５および導電膜１４を、例えばフォトリソグラフィおよびエッチングによりパターニングする。これにより、酸化物半導体膜１２上の選択的な領域に耐エッチング膜１５Ｔ，１５Ｃと共にゲート電極１４Ｔおよび容量電極１４Ｃが形成される。このとき、導電膜１４の最下層（絶縁膜１３に対向する層）に例えばチタン等のバリア層を設けておくことにより（図３Ｂ）、均一かつ微細なゲート電極１４Ｔを形成することが可能となる。これは、このような構成のゲート電極１４Ｔでは、耐エッチング膜１５および導電膜１４の低抵抗層をウェットエッチング法で加工した後、バリア層にドライエッチング法を用いることが可能となり、ドライエッチング法により精確にゲート電極１４Ｔの形状を制御できるためである。
【００５６】
次いで、この耐エッチング膜１５Ｔ，１５Ｃおよびゲート電極１４Ｔ、容量電極１４Ｃをマスクとして絶縁膜１３をエッチングする。これにより、ゲート絶縁膜１３Ｔ、ゲート電極１４Ｔおよび耐エッチング膜１５Ｔが平面視で略同一形状にパターニングされ、同時に、容量絶縁膜１３Ｃ、容量電極１４Ｃおよび耐エッチング膜１５Ｃも平面視で略同一形状に形成される（図６Ｃ）。このとき、酸化物半導体膜１２が上記結晶性材料により構成されている場合には、このエッチング工程でフッ酸等の薬液を用いることにより、非常に大きなエッチング選択比を維持して容易に加工することができる。容量素子１０Ｃの容量絶縁膜１３Ｃおよび容量電極１４Ｃは、ゲート電極１４Ｔおよびゲート絶縁膜１３Ｔを形成した後、絶縁膜１３、導電膜１４とは別の材料を用いて形成するようにしてもよい。
【００５７】
ゲート絶縁膜１３Ｔおよび容量絶縁膜１３Ｃを設けた後、図６Ｄに示したように、例えばシリコン酸化膜またはシリコン窒化膜等の絶縁膜１６を基板１１の全面に成膜する。この絶縁膜１６は、ゲート絶縁膜１３Ｔ、ゲート電極１４Ｔおよび耐エッチング膜１５Ｔの厚みの和と同程度か、それ以上の膜厚で成膜する。
【００５８】
次いで、例えば基板１１全体にフッ素を含むガスを用いたドライエッチングを行う。このとき、耐エッチング膜１５Ｔ，１５Ｃがエッチングストッパーとして機能し、絶縁膜１６から側壁１６Ｔ，１６Ｃが形成される（図７Ａ）。
【００５９】
続いて、図７Ｂに示したように、基板１１上の全面に渡って、例えばスパッタリング法または原子層成膜法により、例えばチタン，アルミニウム，スズまたはインジウム等からなる金属膜１７Ａを例えば５ｎｍ以上１０ｎｍ以下の厚みで成膜する。金属膜１７Ａは酸素と比較的低温で反応する金属により構成し、側壁１６Ｔと側壁１６Ｃとの間で酸化物半導体膜１２に接触させて形成する。
【００６０】
次いで、図７Ｃに示したように、例えば２００℃程度の温度で熱処理を行うことにより金属膜１７Ａが酸化され、これによって高抵抗膜１７が形成される。この際、酸化物半導体膜１２のうち高抵抗膜１７が接する部分、即ち側壁１６Ｔ，１６Ｃに隣接する位置に低抵抗領域１２Ｂが形成される。換言すれば、側壁１６Ｔ，１６Ｃによって重畳領域１２ＴＡ，１２ＴＣと低抵抗領域１２Ｂとの間に離間領域１２ＴＢ，１２ＴＣが形成される。低抵抗領域１２Ｂは、例えば酸化物半導体膜１２の厚み方向（Ｚ方向）の一部（高抵抗膜１７側）に設けられる。この金属膜１７Ａの酸化反応には、酸化物半導体膜１２に含まれる酸素の一部が利用されるため、金属膜１７Ａの酸化の進行に伴って、酸化物半導体膜１２では、その金属膜１７Ａと接する表面（上面）側から酸素濃度が低下していく。一方、金属膜１７Ａからアルミニウム等の金属が酸化物半導体膜１２中に拡散する。この金属元素がドーパントとして機能し、金属膜１７Ａと接する酸化物半導体膜１２の上面側の領域が低抵抗化される。これにより、重畳領域１２ＴＡ，１２ＴＣよりも電気抵抗の低い低抵抗領域１２Ｂが自己整合的に形成される。
【００６１】
金属膜１７Ａの熱処理としては、上述のように２００℃程度の温度でアニールすることが好ましい。その際、酸素等を含む酸化性のガス雰囲気でアニールを行うことで、低抵抗領域１２Ｂの酸素濃度が低くなりすぎるのを抑え、酸化物半導体膜１２に十分な酸素を供給することが可能となる。これにより、後工程で行うアニール工程を削減して工程の簡略化を行うことが可能となる。
【００６２】
高抵抗膜１７は、上記アニール工程に代えて、例えば、基板１１上に金属膜１７Ａを形成する際の基板１１の温度を比較的高めに設定することにより形成するようにしてもよい。例えば、図７Ｂの工程で、基板１１の温度を２００℃程度に保ちつつ金属膜１７Ａを成膜すると、熱処理を行わずに酸化物半導体膜１２の所定の領域を低抵抗化することができる。この場合には、酸化物半導体膜１２のキャリア濃度をトランジスタとして必要なレベルに低減することが可能である。
【００６３】
金属膜１７Ａは、上述のように１０ｎｍ以下の厚みで成膜することが好ましい。金属膜１７Ａの厚みを１０ｎｍ以下とすれば、熱処理によって金属膜１７Ａを完全に酸化させる（高抵抗膜１７を形成する）ことができるからである。金属膜１７Ａが完全に酸化されていない場合には、この未酸化の金属膜１７Ａをエッチングにより除去する工程が必要となる。十分に酸化されていない金属膜１７Ａが耐エッチング膜１５Ｔ，１５Ｃ上などに残存しているとリーク電流が発生する虞があるためである。金属膜１７Ａが完全に酸化され、高抵抗膜１７が形成された場合には、そのような除去工程が不要となり、製造工程の簡略化が可能となる。つまり、エッチングによる除去工程を行わなくとも、リーク電流の発生を防止できる。なお、金属膜１７Ａを１０ｎｍ以下の厚みで成膜した場合、熱処理後の高抵抗膜１７の厚みは、２０ｎｍ以下程度となる。
【００６４】
金属膜１７Ａを酸化させる方法としては、上記のような熱処理のほか、水蒸気雰囲気での酸化またはプラズマ酸化などの方法を用いることも可能である。特にプラズマ酸化の場合、次のような利点がある。高抵抗膜１７の形成後、層間絶縁膜１８をプラズマＣＶＤ法により形成するが、金属膜１７Ａに対してプラズマ酸化処理を施した後、続けて（連続的に）、層間絶縁膜１８を成膜可能である。従って、工程を増やす必要がないという利点がある。プラズマ酸化は例えば、基板１１の温度を２００℃〜４００℃程度にし、酸素および二窒化酸素の混合ガス等の酸素を含むガス雰囲気中でプラズマを発生させて処理することが望ましい。これにより、上述したような外気に対して良好なバリア性を有する高抵抗膜１７を形成することができるからである。
【００６５】
高抵抗膜１７を形成した後、高抵抗膜１７上の全面にわたって、層間絶縁膜１８を形成する。層間絶縁膜１８が無機絶縁材料を含む場合には、例えばプラズマＣＶＤ法，スパッタリング法あるいは原子層成膜法を用い、層間絶縁膜１８が有機絶縁材料を含む場合には、例えばスピンコート法やスリットコート法などの塗布法を用いることができる。塗布法により、厚膜化された層間絶縁膜１８を容易に形成することができる。酸化アルミニウムにより層間絶縁膜１８を形成する際には、例えばアルミニウムをターゲットにしたＤＣまたはＡＣ電源による反応性スパッタリング法を用いることが可能である。層間絶縁膜１８を設けた後、フォトリソグラフィおよびエッチングを行って、層間絶縁膜１８および高抵抗膜１７の所定の箇所に接続孔Ｈ１を形成する。
【００６６】
続いて、層間絶縁膜１８上に、例えばスパッタリング法により、上述のソース・ドレイン電極１９の構成材料からなる導電膜（図示せず）を形成し、この導電膜により接続孔Ｈ１を埋め込む。そののち、この導電膜を例えばフォトリソグラフィおよびエッチングにより所定の形状にパターニングする。これにより、層間絶縁膜１８上にソース・ドレイン電極１９が形成され、このソース・ドレイン電極１９は酸化物半導体膜１２の低抵抗領域１２Ｂに接続される。以上の工程により、基板１１上にトランジスタ１０Ｔおよび容量素子１０Ｃを形成する。
【００６７】
（平坦化膜２１を形成する工程）
続いて、層間絶縁膜１８およびソース・ドレイン電極１９を覆うように、上述した材料よりなる平坦化膜２１を、例えばスピンコート法やスリットコート法により成膜し、ソース・ドレイン電極１９に対向する領域の一部に接続孔Ｈ２を形成する。
【００６８】
（有機ＥＬ素子２０を形成する工程）
次いで、この平坦化膜２１上に、有機ＥＬ素子２０を形成する。具体的には、平坦化膜２１上に、接続孔Ｈ２を埋め込むように、上述した材料よりなる第１電極２２を例えばスパッタリング法により成膜した後、フォトリソグラフィおよびエッチングによりパターニングする。この後、第１電極２２上に開口を有する画素分離膜２３を形成した後、有機層２４を例えば真空蒸着法により成膜する。続いて、有機層２４上に、上述した材料よりなる第２電極２５を例えばスパッタリング法により形成する。次いで、この第２電極２５上に保護層２６を例えばＣＶＤ法により成膜した後、この保護層２６上に、接着層２７を用いて封止用基板２８を貼り合わせる。以上により、図１に示した表示装置１を完成する。
【００６９】
この表示装置１では、例えばＲ，Ｇ，Ｂのいずれかに対応する各画素ＰＸＬＣに、各色の映像信号に応じた駆動電流が印加されると、第１電極２２および第２電極２５を通じて、有機層２４に電子および正孔が注入される。これらの電子および正孔は、有機層２４に含まれる有機ＥＬ層においてそれぞれ再結合され、発光を生じる。このようにして、表示装置１では、例えばＲ，Ｇ，Ｂのフルカラーの映像表示がなされる。また、この映像表示動作の際に容量素子１０Ｃの一端に、映像信号に対応する電位が印加されることにより、容量素子１０Ｃには、映像信号に対応する電荷が蓄積される。
【００７０】
ここでは、酸化物半導体膜１２の重畳領域１２ＴＡと低抵抗領域１２Ｂとの間に所定の幅の離間領域１２ＴＢが設けられているので、一対の低抵抗領域１２Ｂ間の距離を調整することができる。よって、重畳領域１２ＴＡが短い場合であっても、トランジスタ１０Ｔの耐圧特性を向上させることが可能となる。以下、これについて説明する。
【００７１】
図８は、比較例にかかる表示装置（表示装置１００）の断面構成を表したものである。この表示装置１００は、駆動素子としてセルフアライン構造のトランジスタ１００Ｔを有しており、酸化物半導体膜１２には低抵抗領域１２Ｂが設けられている。この酸化物半導体膜１２では、ゲート電極１４Ｔに重なる重畳領域１２ＴＡと低抵抗領域１２Ｂとが隣接しており、これらの間に離間領域は設けられていない。セルフアライン構造のトランジスタ１００Ｔでは、容易に重畳領域１２ＴＡ（チャネル長）を短くすることができるので、表示装置１００は高精細な画像を表示することが可能となる。特に、基板１１上にトランジスタ１００Ｔと同時に容量素子１００Ｃを形成する場合には、よりトランジスタ１００Ｔのチャネル長を短くすることが可能となる。しかしながら、チャネル長の短いトランジスタ１００Ｔは耐圧性が低く、劣化し易い。中でも各画素間で共通の有機層を有する有機ＥＬ表示装置には、高い電圧が印加される。このため、表示装置１００の画質は低下する虞がある。
【００７２】
これに対し、表示装置１では、側壁１６Ｔを設けることにより、重畳領域１２ＴＡと低抵抗領域１２Ｂとの間に離間領域１２ＴＢが形成されるので、一対の低抵抗領域１２Ｂ間の距離は、一対の離間領域１２ＴＢの長さだけ延びる。従って、離間領域１２ＴＢの長さ、即ち、側壁１６Ｔの幅を制御してトランジスタ１０Ｔの耐圧特性を向上することができる。
【００７３】
このように本実施の形態では、酸化物半導体膜１２の重畳領域１２ＴＡと低抵抗領域１２Ｂとの間に離間領域１２ＴＢを設けるようにしたので、重畳領域１２ＴＡを短くしてもトランジスタ１０Ｔの耐圧特性を向上させることができる。従って、表示装置１では、高精細、かつ均一な輝度の高品質な画像を表示することができ、大画面化およびハイフレームレート化に対応することが可能となる。
【００７４】
また、容量素子１０Ｃは、セルフアライン構造のトランジスタ１０Ｔと同時に形成するので、重畳領域１２ＴＣを短くすることができる。即ち、表示装置１は容量素子１０Ｃの面積を小さくすることができるので、欠陥が少なく、高い歩留りで製造することが可能となる。
【００７５】
以下、本実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
【００７６】
＜変形例＞
図９は、上記第１の実施の形態の変形例に係る表示装置（表示装置１Ａ）のトランジスタ１０Ｔおよび容量素子１０Ｃの断面構成を表したものである。この表示装置１Ａでは、容量素子１０Ｃの酸化物半導体膜１２と容量絶縁膜１３Ｃとの間に導電膜３１が設けられている。この点を除き、表示装置１Ａは上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
【００７７】
導電膜３１は、例えばチタン、モリブデンおよびアルミニウム等の金属材料からなり、平面視で容量絶縁膜１３Ｃおよび容量電極１４Ｃよりも広い領域に渡って設けられている。導電膜３１は、複数の金属膜を積層させて構成するようにしてもよい。導電膜３１を設けることにより、容量値の印加電圧依存性をなくし、バイアス電圧の大きさに関わらず十分な容量を確保することができる。即ち、表示装置１Ａの表示特性を向上させることができる。
【００７８】
保持容量素子１０Ｃの導電膜３１は例えば以下のようにして形成することができる。まず、基板１１上に酸化物半導体膜１２を設けた後、例えばスパッタリング法を用いて基板１１の全面に５０ｎｍの厚みで導電膜３１Ａを成膜する（図１０Ａ）。その後、この導電膜３１Ａをフォトリソグラフィおよびエッチング工程によりパターニングして、所望の位置に導電膜３１を形成する（図１０Ｂ）。例えば、リン酸、硝酸および酢酸の混合液を用いてモリブデンまたはアルミニウムからなる導電膜３１Ａをウェットエッチングする際には、酸化物半導体膜１２を結晶性の酸化インジウムガリウム（ＩＧＯ）および酸化インジウム亜鉛（ＩＺＯ）、または非晶質の酸化インジウムスズ亜鉛（ＩＴＺＯ）により構成しておくことが好ましい。このような酸化物半導体膜１２はリン酸、硝酸および酢酸の混合液によりエッチングされにくいためである。酸化物半導体膜１２に酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる場合には、導電膜３１Ａをドライエッチングで加工するようにしてもよい。このとき、導電膜３１Ａには、例えばチタン、モリブデンおよびアルミニウムを用いることができる。
【００７９】
＜第２の実施の形態＞
図１１は、本技術の第２の実施の形態に係る表示装置（表示装置２）の要部の断面構成を表したものである。この表示装置２はボトムゲート型のトランジスタ（トランジスタ３０Ｔ）および容量素子３０Ｃを有している。この点を除き、表示装置２は上記第１の実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
【００８０】
トランジスタ３０Ｔは、基板１１上に、ゲート電極１４Ｔ、絶縁膜１３、酸化物半導体膜１２、チャネル保護膜３２および耐エッチング膜３３をこの順に有している。チャネル保護膜３２は、例えばシリコン酸化膜等の絶縁膜により構成され、耐エッチング膜３３は所定の条件下でチャネル保護膜３２よりも高いエッチング耐性を示す材料、例えばＩＴＯ，ＩＺＯおよびＩＧＺＯ等の酸化物により構成されている。これらチャネル保護膜３２および耐エッチング膜３３は、ゲート電極１４Ｔに対向する位置に設けられており、チャネル保護膜３２および耐エッチング膜３３の側面を側壁１６Ｔが覆っている。この側壁１６Ｔにより、酸化物半導体膜１２の重畳領域１２ＴＡと低抵抗領域１２Ｂとの間に離間領域１２ＴＢが形成されるようになっている。この離間領域１２ＴＢがトランジスタ３０Ｔの耐圧特性を向上させる。
【００８１】
容量素子３０Ｃは、一対の容量電極（容量電極１４Ｃ，１９Ｃ）の間にトランジスタ３０Ｔと共有の絶縁膜１３を有している。容量電極１４Ｃ，１９Ｃは、それぞれ例えばゲート電極１４Ｔ、ソース・ドレイン電極１９と同層に設けられている。
【００８２】
トランジスタ３０Ｔは例えば以下のようにして形成する。まず、基板１１上にゲート電極１４Ｔ、絶縁膜１３および酸化物半導体膜１２をこの順に設けた後、ゲート電極１４Ｔをマスクとして裏面露光により、チャネル保護膜３２を形成する。このような裏面露光を用いることにより、ゲート電極１４Ｔとのズレを小さくして、ゲート電極１４Ｔの直上にチャネル保護膜３２を形成することができる。次いで、このチャネル保護膜３２上に耐エッチング膜３３を形成する（図１２）。続いて、例えばシリコン酸化膜またはシリコン窒化膜等の絶縁膜を基板１１の全面に成膜し、基板１１全体にフッ素を含むガスを用いたドライエッチングを行う。これにより、耐エッチング膜３３がエッチングストッパーとして機能し、側壁１６Ｔが形成される。その後、上記トランジスタ１０Ｔと同様に高抵抗膜１７、層間絶縁膜１８およびソース・ドレイン電極１９をこの順に形成して、トランジスタ３０Ｔを完成させる。このように、ボトムゲート型のトランジスタ３０Ｔでは、チャネル保護膜３２上に耐エッチング膜３３を設けることにより、チャネル保護膜３２および耐エッチング膜３３の側面に側壁１６Ｔを形成することができる。
【００８３】
＜第３の実施の形態＞
図１３は、本技術の第３の実施の形態に係る表示装置（表示装置３）の断面構成を表したものである。この表示装置３は、上記第１の実施の形態（表示装置１）の有機ＥＬ素子２０に代えて液晶表示素子４０を有するものである。この点を除き、表示装置３は上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
【００８４】
表示装置３は、表示装置１と同様のトランジスタ１０Ｔおよび容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび容量素子１０Ｃの上層に平坦化膜２１を間にして液晶表示素子４０が設けられている。
【００８５】
液晶表示素子４０は、例えば、画素電極４１と対向電極４２との間に液晶層４３を封止したものであり、画素電極４１および対向電極４２の液晶層４３側の各面には、配向膜４４Ａ，４４Ｂが設けられている。画素電極４１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１９に電気的に接続されている。対向電極４２は、対向基板４５上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層４３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
【００８６】
また、基板１１の下方には、バックライト４６が備えられており、基板１１のバックライト４６側および対向基板４５上には、偏光板４７Ａ，４７Ｂが貼り合わせられている。
【００８７】
バックライト４６は、液晶層４３へ向けて光を照射する光源であり、例えばＬＥＤ（Light Emitting Diode）やＣＣＦＬ（Cold Cathode Fluorescent Lamp ）等を複数含むものである。このバックライト４６は、図示しないバックライト駆動部によって、点灯状態および消灯状態が制御されるようになっている。
【００８８】
偏光板４７Ａ，４７Ｂ（偏光子，検光子）は、例えば互いにクロスニコルの状態で配置されており、これにより、例えばバックライト４６からの照明光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。
【００８９】
この表示装置３では、上記実施の形態の表示装置１と同様に、酸化物半導体膜１２の重畳領域１２ＴＡと低抵抗領域１２Ｂとの間に離間領域１２ＴＢが設けられている。これにより、本実施の形態においても、トランジスタ１０Ｔの耐圧特性を向上させることができる。
【００９０】
＜第４の実施の形態＞
図１４は、本技術の第４の実施の形態に係る表示装置（表示装置４）の断面構成を表したものである。この表示装置４は所謂電子ペーパーであり、表示装置１の有機ＥＬ素子２０に代えて電気泳動型表示素子５０を有している。この点を除き、表示装置４は上記実施の形態の表示装置１と同様の構成を有し、その作用および効果も同様である。
【００９１】
表示装置４は、表示装置１と同様のトランジスタ１０Ｔおよび容量素子１０Ｃを有するものであり、このトランジスタ１０Ｔおよび容量素子１０Ｃの上層に平坦化膜２１を間にして電気泳動型表示素子５０が設けられている。
【００９２】
電気泳動型表示素子５０は、例えば、画素電極５１と共通電極５２との間に電気泳動型表示体よりなる表示層５３を封止したものである。画素電極５１は、画素毎に配設されており、例えばトランジスタ１０Ｔのソース・ドレイン電極１９に電気的に接続されている。共通電極５２は、対向基板５４上に複数の画素に共通の電極として設けられている。
【００９３】
この表示装置４では、上記実施の形態の表示装置１と同様に、酸化物半導体膜１２の重畳領域１２ＴＡと低抵抗領域１２Ｂとの間に離間領域１２ＴＢが設けられている。これにより、本実施の形態においても、トランジスタ１０Ｔの耐圧特性を向上させることができる。
【００９４】
（適用例）
以下、上記のような表示装置（表示装置１，１Ａ，２，３，４）の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００９５】
（モジュール）
上記表示装置は、例えば図１５に示したようなモジュールとして、後述の適用例１〜７などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板２８または対向基板４５，５４から露出した領域６１を設け、この露出した領域６１に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）６２が設けられていてもよい。
【００９６】
（適用例１）
図１６Ａおよび図１６Ｂはそれぞれ、上記実施の形態の表示装置が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が上記実施の形態の表示装置により構成されている。
【００９７】
（適用例２）
図１７は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
【００９８】
（適用例３）
図１８は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態の表示装置により構成されている。
【００９９】
（適用例４）
図１９Ａ，図１９Ｂは、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記実施の形態の表示装置により構成されている。
【０１００】
（適用例５）
図２０は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記実施の形態の表示装置により構成されている。
【０１０１】
（適用例６）
図２１は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記実施の形態の表示装置により構成されている。
【０１０２】
（適用例７）
図２２Ａ，図２２Ｂは、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記実施の形態の表示装置により構成されている。
【０１０３】
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれら実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、高抵抗膜１７を設けた構造を例に挙げて説明したが、この高抵抗膜１７は、低抵抗領域１２Ｂを形成したのちに除去することも可能である。ただし、上述のように、高抵抗膜１７を設けた場合の方が、トランジスタ１０Ｔおよび保持容量素子１０Ｃの電気特性を安定的に保持することができるため望ましい。
【０１０４】
また、上記実施の形態等では、低抵抗領域１２Ｂが、酸化物半導体膜１２の表面（上面）から厚み方向の一部に設けられている場合について説明したが、低抵抗領域１２Ｂを酸化物半導体膜１２の表面（上面）から厚み方向の全部に設けることも可能である。
【０１０５】
更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０１０６】
加えて、上記実施の形態等では、有機ＥＬ素子２０，液晶表示素子４０，電気泳動型表示素子５０，トランジスタ１０Ｔ，３０Ｔおよび保持容量素子１０Ｃ，３０Ｃの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【０１０７】
更にまた、本技術は、有機ＥＬ素子２０，液晶表示素子４０，電気泳動型表示素子５０のほか、無機エレクトロルミネッセンス素子などの他の表示素子を用いた表示装置にも適用可能である。
【０１０８】
加えてまた、例えば、上記実施の形態において表示装置の構成を具体的に挙げて説明したが、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
【０１０９】
更に、上記実施の形態等では、トランジスタ１０Ｔ，３０Ｔおよび保持容量素子１０Ｃ，３０Ｃを備えた半導体装置として、表示装置を例に挙げて説明したが、画像検出器等に適用させるようにしてもよい。
【０１１０】
なお、本技術は以下のような構成を取ることも可能である。
（１）ゲート電極と、前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、前記酸化物半導体膜内に設けられた低抵抗領域とを含み、前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有するトランジスタを備えた半導体装置。
（２）前記ゲート電極の側面および前記ゲート電極と酸化物半導体膜との間のゲート絶縁膜の側面に第１側壁を有し、前記第１側壁は前記酸化物半導体膜の第１離間領域に接している前記（１）記載の半導体装置。
（３）前記ゲート電極の、前記ゲート絶縁膜と反対の面に第１耐エッチング膜を有する前記（２）記載の半導体装置。
（４）前記第１耐エッチング膜はドライエッチングに対して前記ゲート電極よりも高いエッチング耐性を有する前記（３）記載の半導体装置。
（５）前記第１耐エッチング膜の平面形状は前記ゲート電極と同一である前記（３）または（４）記載の半導体装置。
（６）前記第１耐エッチング膜は酸化物を含む前記（３）乃至（５）のうちいずれか１つに記載の半導体装置。
（７）前記第１耐エッチング膜は酸化インジウムスズ，酸化インジウム亜鉛または酸化インジウムガリウム亜鉛を含む前記（３）乃至（６）のうちいずれか１つに記載の半導体装置。
（８）前記ゲート電極は、チタンと、アルミニウムまたは銅と、モリブデンまたは窒化モリブデンとを含む前記（１）乃至（７）のうちいずれか１つに記載の半導体装置。
（９）前記第１側壁は、酸化シリコン，酸窒化シリコンおよび窒化シリコンの少なくともいずれか１つを含む前記（２）記載の半導体装置。
（１０）前記酸化物半導体膜の第１重畳領域を覆うチャネル保護膜および前記チャネル保護膜の側面を覆う第２側壁を有する前記（１）記載の半導体装置。
（１１）前記チャネル保護膜の前記酸化物半導体膜と反対の面に第２耐エッチング膜を有する前記（１０）記載の半導体装置。
（１２）前記低抵抗領域に接する高抵抗膜を有する前記（１）乃至（１１）のうちいずれか１つに記載の半導体装置。
（１３）前記第１重畳領域を間にして、一対の前記低抵抗領域を有する前記（１）乃至（１２）のうちいずれか１つに記載の半導体装置。
（１４）前記トランジスタの酸化物半導体膜を共有する容量素子を含む前記（１）乃至（９）のうちいずれか１つに記載の半導体装置。
（１５）前記容量素子は、容量絶縁膜を間に前記酸化物半導体膜に対向する一方の電極を含むと共に、前記一方の電極に重なる前記酸化物半導体膜の第２重畳領域と前記低抵抗領域との間の第２離間領域を有し、前記一方の電極の側面および前記容量絶縁膜の側面の第３側壁は、前記第２離間領域に接している前記（１４）記載の半導体装置。
（１６）前記容量素子の一方の電極は前記ゲート電極と、前記容量絶縁膜は前記ゲート絶縁膜とそれぞれ同層に設けられ、前記容量素子の他方の電極は前記酸化物半導体膜である前記（１４）または（１５）記載の半導体装置。
（１７）前記容量素子は、前記酸化物半導体膜と前記容量絶縁膜との間に導電膜を有する
前記（１４）乃至（１６）のうちいずれか１つに記載の半導体装置。
（１８）表示素子および前記表示素子を駆動するトランジスタを備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、前記酸化物半導体膜内に設けられた低抵抗領域とを含み、前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有する表示装置。
（１９）前記表示素子として有機ＥＬ（Electroluminescence）素子を有する前記（１８）記載の表示装置。
（２０）表示素子および前記表示素子を駆動するトランジスタを有する表示装置を備え、前記トランジスタは、ゲート電極と、前記ゲート電極に対向して前記ゲート電極に重なる第１重畳領域を有する酸化物半導体膜と、前記酸化物半導体膜内に設けられた低抵抗領域とを含み、前記低抵抗領域と前記第１重畳領域との間に第１離間領域を有する電子機器。
【符号の説明】
【０１１１】
１，１Ａ，２，３，４・・・表示装置、１０Ｔ，３０Ｔ・・・トランジスタ、１０Ｃ，３０Ｃ・・・容量素子、１１・・・基板、１２・・・酸化物半導体膜、１２ＴＡ・・・重畳領域、１２ＴＢ・・・離間領域、１２Ｂ・・・低抵抗領域、１３Ｔ・・・ゲート絶縁膜、１４Ｔ・・・ゲート電極、１５Ｔ，１５Ｃ・・・耐エッチング膜、１６Ｔ，１６Ｃ・・・側壁、１７・・・高抵抗膜、１８・・・層間絶縁膜、１９・・・ソース・ドレイン電極、２１・・・平坦化膜、２０・・・有機ＥＬ素子、２２・・・第１電極、２３・・・画素分離膜、２４・・・有機層、２５・・・第２電極、２６・・・保護層、２７・・・接着層、２８・・・封止用基板、Ｈ１，Ｈ２・・・接続孔、５０・・・表示領域、５１・・・水平セレクタ、５２・・・ライトスキャナ、５３・・・電源スキャナ、ＤＳＬ・・・走査線、ＤＴＬ・・・信号線、５０Ａ・・・画素回路、４０・・・液晶表示素子、４１，５１・・・画素電極、４２・・・対向電極、４３・・・液晶層、４４Ａ，４４Ｂ・・・配向膜、４５，５４・・・対向基板、４６・・・バックライト、４７Ａ，４７Ｂ・・・偏光板、５０・・・電気泳動型表示素子、５２・・・共通電極、５３・・・表示層。
【図１】
2014192418.tif 000003
【図２】
2014192418.tif 000004
【図３Ａ】
2014192418.tif 000005
【図３Ｂ】
2014192418.tif 000006
【図４】
2014192418.tif 000007
【図５】
2014192418.tif 000008
【図６Ａ】
2014192418.tif 000009
【図６Ｂ】
2014192418.tif 000010
【図６Ｃ】
2014192418.tif 000011
【図６Ｄ】
2014192418.tif 000012
【図７Ａ】
2014192418.tif 000013
【図７Ｂ】
2014192418.tif 000014
【図７Ｃ】
2014192418.tif 000015
【図８】
2014192418.tif 000016
【図９】
2014192418.tif 000017
【図１０Ａ】
2014192418.tif 000018
【図１０Ｂ】
2014192418.tif 000019
【図１１】
2014192418.tif 000020
【図１２】
2014192418.tif 000021
【図１３】
2014192418.tif 000022
【図１４】
2014192418.tif 000023
【図１５】
2014192418.tif 000024
【図１６Ａ】
2014192418.tif 000025
【図１６Ｂ】
2014192418.tif 000026
【図１７】
2014192418.tif 000027
【図１８】
2014192418.tif 000028
【図１９Ａ】
2014192418.tif 000029
【図１９Ｂ】
2014192418.tif 000030
【図２０】
2014192418.tif 000031
【図２１】
2014192418.tif 000032
【図２２Ａ】
2014192418.tif 000033
【図２２Ｂ】
2014192418.tif 000034