(57)【要約】【課題】部品との接続に適した構造とすることにより、信頼性を向上させることが可能な配線基板を提供すること。【解決手段】本発明の配線基板１０は、パッド６１と、パッド６１を露出させる開口部８２が形成されたソルダーレジスト８１とを備える。パッド６１の表面６２の一部には突起状導体７１が固定される。突起状導体７１は、パッド６１の表面６２に接続されるとともに、外径Ａ３がパッド６１の外径Ａ１よりも小さく設定された軸部７２と、軸部７２に接続されるとともに、外径Ａ６が軸部７２の外径Ａ３よりも大きく設定された頭部７３とを備える。頭部７３は、ソルダーレジスト８１の表面８３から離間した状態に配置される。【選択図】図２
2014192177.tif 000002
【特許請求の範囲】
【請求項１】
基板主面上に配置された複数のパッドと、
前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストと
を備える配線基板であって、
前記パッドの表面の一部に突起状導体が固定され、
前記突起状導体は、
前記パッドの表面に接続されるとともに、外径が前記パッドの外径よりも小さく設定された軸部と、
前記軸部に接続されるとともに、外径が前記軸部の外径よりも大きく設定された頭部と
を備え、
前記頭部は、前記ソルダーレジストの表面から離間した状態に配置されている
ことを特徴とする配線基板。
【請求項２】
前記軸部における前記頭部との接続部分に、前記軸部及び前記頭部よりも外径が小さいくびれ部が設けられていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記頭部は、断面湾曲状をなす上側面と、前記ソルダーレジストの表面と略平行に配置される底面とを有し、
前記上側面及び前記底面に、部品との接続に用いられるはんだバンプが密着している
ことを特徴とする請求項１または２に記載の配線基板。
【請求項４】
前記底面と前記ソルダーレジストの表面との隙間に、前記はんだバンプの一部が充填されていることを特徴とする請求項３に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッドと、パッドを露出させる開口部が形成されたソルダーレジストとを備える配線基板に関するものである。
【背景技術】
【０００２】
従来、ＩＣチップなどの部品を搭載してなる配線基板（いわゆる半導体パッケージ）がよく知られている。ここで、ＩＣチップとの電気的な接続を図るための構造としては、ＩＣチップの底面上に配置された複数の端子上や、配線基板の基板主面上に配置された複数のパッド（いわゆるＣ４パッド：Controlled Collapsed Chip Connectionパッド）上に、はんだバンプを形成したものが提案されている。
【０００３】
なお、はんだバンプは、例えば印刷法などにより形成される。印刷法とは、基板主面上に形成された複数のパッド上にメタルマスクを用いてはんだペーストを印刷した後、リフローすることにより、はんだバンプを形成する方法である。また、この種の配線基板では、基板主面を覆うようにソルダーレジストが形成され、そのソルダーレジストには、パッドを露出させる複数の開口部が設けられている。
【０００４】
ところで、配線基板とＩＣチップとの接合性を高めるためには、パッド上に形成された個々のはんだバンプの高さが揃っていることが好ましい。しかし、はんだバンプは、加熱溶融された液状のはんだペーストが表面張力で球状に変化することにより形成されるため、はんだバンプの高さははんだペーストの体積によって決定されることになる。つまり、はんだペーストの体積が少ない場合には、はんだバンプを高く形成することが困難になる。しかも、印刷したはんだペーストの体積のバラツキに伴って、個々のはんだバンプの高さにバラツキが生じてしまうこともある。従って、はんだバンプを形成したとしても、個々のパッドとＩＣチップと間に接続不良が発生する可能性がある。ゆえに、製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。
【０００５】
そこで、パッドの表面の一部に、突起状導体である銅ポストを固定し、パッドの表面及び銅ポストの表面をはんだバンプによって覆う技術が提案されている（例えば特許文献１参照）。このようにすれば、パッド上にはんだを印刷してはんだバンプを形成したとしても、はんだバンプを高く形成することが可能になる。その結果、個々のはんだバンプの高さを揃えることができるため、個々のパッドとＩＣチップとの接続不良を防止することができる。即ち、ＩＣチップとの接続に適した構造となるため、配線基板の信頼性を向上させることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１２９３６８号公報（図１等）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、パッドは、Ｃ４パッドのファイン化に対応して、小さく形成されるようになっている。これに伴い、銅ポストも小径化する傾向にある。しかし、この場合には、はんだバンプと銅ポスト（及びパッド）との接触面積が小さくなることから、はんだバンプと銅ポスト（及びパッド）との密着性が低下するため、ＩＣチップとの間に接続不良が発生するおそれがある。
【０００８】
本発明は上記の課題に鑑みてなされたものであり、その目的は、部品との接続に適した構造とすることにより、信頼性を向上させることが可能な配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するための手段（手段１）としては、基板主面上に配置された複数のパッドと、前記基板主面を覆うとともに、前記複数のパッドを露出させる複数の開口部が形成されたソルダーレジストとを備える配線基板であって、前記パッドの表面の一部に突起状導体が固定され、前記突起状導体は、前記パッドの表面に接続されるとともに、外径が前記パッドの外径よりも小さく設定された軸部と、前記軸部に接続されるとともに、外径が前記軸部の外径よりも大きく設定された頭部とを備え、前記頭部は、前記ソルダーレジストの表面から離間した状態に配置されていることを特徴とする配線基板がある。
【００１０】
従って、手段１の配線基板によると、突起状導体が、軸部に加えて、軸部の外径よりも大きく設定された頭部を備えている。よって、いわゆるＣ４パッドのファイン化に対応してパッドが小さく形成されることに伴って、軸部が小さく形成される場合であっても、頭部は大きく形成されるため、突起状導体と、部品との接続に用いられるはんだバンプとの接触面積を確保することができる。さらに、頭部がソルダーレジストの表面から離間した状態に配置されるため、頭部とソルダーレジストの表面との間にはんだを入り込ませることにより、はんだバンプの一部を頭部の底面（ソルダーレジストの表面に対向する面）や軸部の外側面などにも接触させることができる。その結果、突起状導体とはんだバンプとの接触面積がよりいっそう大きくなり、突起状導体とはんだバンプとの密着性が向上するため、個々のパッドと部品との接続不良を防止することができる。また、部品接続後のはんだの冷却時に、突起状導体に対して熱応力が作用したとしても、軸部のしなりによって応力が緩和されるため、パッドと部品との接続部分の破損を防止することができる。以上のことから、突起状導体が部品との接続に適した構造となるため、配線基板の信頼性を向上させることが可能となる。
【００１１】
上記配線基板の種類は特に限定されず任意であるが、例えば、樹脂基板などが用いられる。樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基板が挙げられる。その他、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板を使用してもよい。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂等の熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、配線基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板や、コア基板を有さないコアレス配線基板などを挙げることができる。
【００１２】
上記配線基板を構成するパッドは、基板主面上に複数配置される。パッドは、導電性の金属材料などによって形成することが可能である。パッドを構成する金属材料としては、例えば、金、銀、銅、鉄、コバルト、ニッケルなどが挙げられる。特に、パッドは、銅を主体として形成されていてもよい。このようにした場合、パッドを他の材料を主体として形成する場合よりも、パッドの低抵抗化が図られるとともに、パッドの導電性が向上する。また、パッドは、めっきによって形成されることがよい。このようにすれば、パッドを高精度かつ均一に形成することができる。仮に、パッドを金属ペーストのリフローによって形成すると、パッドを高精度かつ均一に形成することが困難になるため、個々のパッドの高さにバラツキが生じてしまうおそれがある。
【００１３】
上記配線基板を構成するソルダーレジストは、絶縁性及び耐熱性を有する樹脂からなり、基板主面を覆い隠すことによりその基板主面を保護する保護膜として機能する。ソルダーレジストの具体例としては、エポキシ樹脂やポリイミド樹脂などからなるソルダーレジストがある。なお、ソルダーレジストに形成された複数の開口部の平面視の形状としては、平面視円形状、平面視楕円形状、平面視三角形状、平面視長方形状、平面視正方形状などを挙げることができる。
【００１４】
さらに、上記配線基板を構成する突起状導体は、パッドの表面の一部に固定される。突起状導体を構成する材料としては、例えば、銅、銀、鉄、コバルト、ニッケルなどが挙げられるが、特には、銅を主体として形成されることがよい。このようにすれば、銅は比較的柔らかい材料であるため、軸部がしなりやすくなる（応力が掛かってもクラック等が生じにくい）。また、突起状導体を他の材料を主体として形成する場合よりも、突起状導体の低抵抗化が図られるとともに、突起状導体の導電性が向上する。なお、突起状導体は、パッドと同じ導電性材料を主体として形成されていてもよい。このようにすれば、突起状導体の形成に際してパッドとは別の材料を準備しなくても済む。よって、配線基板の製造に必要な材料が少なくなるため、配線基板の低コスト化を図ることが可能となる。
【００１５】
また、突起状導体の形成方法としては、めっきによって突起状導体を形成する方法などが挙げられる。この場合、突起状導体が柱状をなしていれば、めっきによって突起状導体を容易に形成することができる。また、突起状導体が例えば銅を主体として形成される場合、突起状導体は、銅めっきによって形成されていてもよい。このようにすれば、突起状導体を例えば導電性ペーストなどによって形成する場合に比べて、突起状導体の導電性が向上する。また、突起状導体の他の形成方法としては、パッド上に導電性ペーストを印刷して突起状導体を形成する方法や、パッド上に軸部となる導電性部材を貼付した後、軸部上に頭部となる導電性部材を貼付することによって突起状導体を形成する方法や、パッド上に突起状導体よりも大きい導電性を有する板材を貼付した後、板材に対するエッチングを行って突起状導体を形成する方法などが挙げられる。
【００１６】
また、突起状導体は、パッドの表面に接続されるとともに、外径がパッドの外径よりも小さく設定された軸部と、軸部に接続されるとともに、外径が軸部の外径よりも大きく設定された頭部とを備えている。なお、軸部における頭部との接続部分に、軸部及び頭部よりも外径が小さいくびれ部が設けられていてもよい。このようにすれば、軸部におけるくびれ部の箇所が特にしなりやすくなるため、突起状導体に対して作用する応力をより確実に緩和することができる。よって、パッドと部品との接続部分の破損をより確実に防止することができる。また、くびれ部の外周部にはアール部が設けられていることがよい。このようにすれば、軸部がよりいっそうしなりやすくなる。
【００１７】
さらに、突起状導体の表面は、突起状導体とは異なる金属材料からなるめっき層によって覆われていてもよい。このようにすれば、例えば、突起状導体の表面にはんだが密着しやすくなるため、はんだバンプを確実に形成することができる。
【００１８】
また、頭部は、断面湾曲状をなす上側面と、ソルダーレジストの表面と略平行に配置される底面とを有し、上側面及び底面に、部品との接続に用いられるはんだバンプが密着していてもよい。このようにすれば、突起状導体とはんだバンプとの接触面積がより確実に大きくなり、突起状導体とはんだバンプとの密着性がよりいっそう向上するため、個々のパッドと部品との接続不良をより確実に防止することができる。さらに、底面とソルダーレジストの表面との隙間に、はんだバンプの一部が充填されていてもよい。このようにすれば、はんだバンプを頭部の底面、軸部の外側面及びソルダーレジストの表面に接触するようになるため、はんだバンプと配線基板側の構成（突起状導体及びソルダーレジスト）との接触面積がさらに大きくなる。その結果、はんだバンプと配線基板側の構成との密着性が向上するため、個々のパッドと部品との接続不良をより確実に防止することができる。
【００１９】
ここで、はんだバンプに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）が使用される。錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等の鉛フリーはんだを選択することも可能である。
【００２０】
また、はんだバンプによって接続される好適な部品としては、コンデンサ、レジスター、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
【図面の簡単な説明】
【００２１】
【図１】本発明を具体化した一実施形態の配線基板を示す概略断面図。
【図２】パッド及び突起状導体を示す要部断面図。
【図３】配線基板の製造方法を示す説明図。
【図４】配線基板の製造方法を示す説明図。
【図５】配線基板の製造方法を示す説明図。
【図６】配線基板の製造方法を示す説明図。
【図７】他の実施形態における配線基板を示す要部断面図。
【図８】他の実施形態におけるパッド及び突起状導体を示す要部断面図。
【発明を実施するための形態】
【００２２】
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
【００２３】
図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板である。配線基板１０は、基板主面１２（図１では上面）及び基板裏面１３（図１では下面）を有する略矩形板状をなしている。配線基板１０は、略矩形板状のコア基板２１と、コア基板２１のコア主面２２上に形成される主面側ビルドアップ層３１と、コア基板２１のコア裏面２３上に形成される裏面側ビルドアップ層３２とからなる。
【００２４】
本実施形態のコア基板２１は、縦２５ｍｍ×横２５ｍｍ×厚さ１．０ｍｍの平面視略矩形板状である。コア基板２１は、平面方向（ＸＹ方向）における熱膨張係数が１０〜３０ｐｐｍ／℃（具体的には１８ｐｐｍ／℃）となっている。なお、コア基板２１の熱膨張係数は、０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。このコア基板２１における複数箇所にはスルーホール導体２４が形成されている。かかるスルーホール導体２４は、コア基板２１のコア主面２２側とコア裏面２３側とを接続導通している。なお、スルーホール導体２４の内部は、例えばエポキシ樹脂などの閉塞体２５で埋められている。また、コア基板２１のコア主面２２及びコア裏面２３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体２４に電気的に接続されている。
【００２５】
図１に示されるように、裏面側ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４，３６（層間絶縁層）と、導体層４２とを交互に積層した構造を有しており、樹脂絶縁層３４，３６の熱膨張係数が１０〜６０ｐｐｍ／℃程度（具体的には３０ｐｐｍ／℃程度）となっている。第２層の樹脂絶縁層３６の下面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８がアレイ状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００２６】
図１に示されるように、主面側ビルドアップ層３１は、上述した裏面側ビルドアップ層３２とほぼ同じ構造を有している。即ち、主面側ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３，３５（層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。本実施形態において、樹脂絶縁層３３，３５の熱膨張係数は、１０〜６０ｐｐｍ／℃程度（具体的には３０ｐｐｍ／℃程度）となっている。なお、樹脂絶縁層３３，３５の熱膨張係数は、３０℃〜ガラス転移温度（Ｔｇ）間の測定値の平均値をいう。
【００２７】
図１，図２に示されるように、配線基板１０の基板主面１２上（第２層の樹脂絶縁層３５の上面上）には、平面視円形状をなすパッド６１が基板主面１２の面方向に沿って縦横に複数配列されている。各パッド６１は、ビア導体４３を介して導体層４２に電気的に接続されるようになっている。なお、図２に示されるように、各パッド６１の外径Ａ１は、ビア導体４３の外径（本実施形態では３０μｍ以上１００μｍ以下）よりも大きく、本実施形態では５０μｍ以上１５０μｍ以下に設定されている。また、本実施形態における各パッド６１の厚さＡ２は、５μｍ以上３０μｍ以下に設定されている。
【００２８】
さらに、各パッド６１の上面６２（表面）の中央部分には、突起状導体７１が固定されている。突起状導体７１はパッド６１とは別体に形成されている。また、突起状導体７１は、基板主面１２側において複数存在しており、１つのパッド６１に対して１箇所ずつ配置されている。よって、突起状導体７１の数は、パッド６１の数と等しくなっている。なお、突起状導体７１は、パッド６１と同じ導電性材料である銅を主体として形成された銅ポストである。
【００２９】
図２に示されるように、各突起状導体７１は、パッド６１の上面６２に接続される略円柱状の軸部７２と、軸部７２に接続される略半球状の頭部７３とを備えている。なお、軸部７２の外径Ａ３は、パッド６１の外径Ａ１（５０μｍ以上１５０μｍ以下）よりも小さく設定され、本実施形態では３０μｍ以上１００μｍ以下に設定されている。また、軸部７２は、パッド６１の上面６２から頭部７３との接続部分までの高さＡ４が、パッド６１の厚さＡ２（５μｍ以上３０μｍ以下）よりも大きく設定されており、本実施形態では４０μｍ以上１５０μｍ以下に設定されている。さらに、軸部７２における頭部７３との接続部分には、軸部７２及び頭部７３よりも小さい外径Ａ５（本実施形態では２０μｍ以上９０μｍ以下）を有するくびれ部７４が設けられている。そして、軸部７２の中心軸は、パッド６１の中心軸Ｃ１と一致している。なお、「中心軸Ｃ１」とは、平面視でパッド６１の中心となる箇所を通る軸線のことをいう。
【００３０】
図２に示されるように、頭部７３は、凸状湾曲面である上側面７５、及び、パッド６１の上面６２と略平行に配置される底面７６を有し、断面略半円状をなしている。なお、頭部７３の外径Ａ６は、軸部７２の外径Ａ３（３０μｍ以上１００μｍ以下）及びビア導体４３の外径（３０μｍ以上１００μｍ以下）よりも大きく設定され、本実施形態では４０μｍ以上２００μｍ以下に設定されている。また、頭部７３は、軸部７２との接続部分から上側面７５の最高点Ｐ１までの高さＡ７が、パッド６１の厚さＡ２（５μｍ以上３０μｍ以下）よりも大きく、かつ、軸部７２の高さＡ４（４０μｍ以上１５０μｍ以下）よりもやや小さく設定されており、本実施形態では２０μｍ以上１４０μｍ以下に設定されている。さらに、頭部７３は、軸部７２（くびれ部７４）との境界部分に凹部７７を有している。凹部７７は、頭部７３の底面７６において開口しており、深さが０μｍ以上５μｍ以下に設定されている。なお、頭部７３の中心軸は、最高点Ｐ１を通過しており、パッド６１の中心軸Ｃ１と一致している。
【００３１】
図１，図２に示されるように、配線基板１０の基板主面１２（樹脂絶縁層３５の表面）は、ソルダーレジスト８１によってほぼ全体的に覆われている。このソルダーレジスト８１には、複数のパッド６１及び複数の突起状導体７１を露出させる複数の開口部８２が形成されている。各開口部８２は、平面視円形状をなし、内径が３０μｍ以上１００μｍ以下に設定されている。つまり、開口部８２の内径は軸部７２の外径Ａ３と等しく設定され、軸部７２の外側面７８の下側部分は、開口部８２の内側面に密着している。また、各開口部８２の深さ（パッド６１の上面６２からソルダーレジスト８１の表面８３までの高さ）は、軸部７２の高さＡ４（４０μｍ以上１５０μｍ以下）よりも小さく設定され、本実施形態では２０μｍ以上１４０μｍ以下に設定されている。よって、頭部７３は、ソルダーレジスト８１の表面８３から離間した状態に配置され、底面７６がソルダーレジスト８１の表面８３と略平行に配置されている。なお、頭部７３の底面７６とソルダーレジスト８１の表面８３との隙間Ｓ１の大きさは、２０μｍ以上８０μｍ以下に設定されている。
【００３２】
さらに、軸部７２の外側面７８の上側部分、及び、頭部７３の表面（上側面７５及び底面７６）は、めっき層７９によって覆われている。めっき層７９は、ニッケル層、パラジウム層及び金層によって構成されている。ニッケル層は、軸部７２の外側面７８の上側部分、及び、頭部７３の表面を無電解ニッケルめっきで被覆することによって形成されためっき層である。パラジウム層は、ニッケル層の表面を無電解パラジウムめっきで被覆することによって形成されためっき層である。金層は、パラジウム層の表面を無電解金めっきで被覆することによって形成されためっき層である。また、パッド６１及び突起状導体７１は、めっき層などの介在物を介することなく直接接続されている。なお、本実施形態のめっき層７９は、ニッケル層、パラジウム層及び金層からなる構造を有しているが、層構造は適宜変更することが可能である。
【００３３】
図１，図２に示されるように、突起状導体７１の表面上には、ＩＣチップ５１（部品）との接続に用いられるはんだバンプ８４が形成されている。詳述すると、はんだバンプ８４は、頭部７３の上側面７５及び底面７６に密着している。また、はんだバンプ８４は、軸部７２の外側面７８においてソルダーレジスト８１の表面８３から突出した領域に密着している。さらに、はんだバンプ８４は、ソルダーレジスト８１の表面８３の一部にも密着している。そして、底面７６とソルダーレジスト８１の表面８３との隙間Ｓ１には、はんだバンプ８４の一部が充填されている。よって、突起状導体７１は、はんだバンプ８４に覆われて見えなくなる。また、はんだバンプ８４の高さは、ソルダーレジスト８１の表面８３からの突起状導体７１の高さ（５０μｍ以上２００μｍ以下）よりも高く、本実施形態では１００μｍ以上２００μｍ以下に設定されている。なお、本実施形態のはんだバンプ８４は、鉛フリーはんだであるＳｎ−Ａｇ系はんだからなっている。
【００３４】
そして、各はんだバンプ８４は、矩形平板状をなすＩＣチップ５１の面接続端子５２に電気的に接続されている。この状態においては、頭部７３の上側面７５と面接続端子５２の表面とが互いに離間しているため、突起状導体７１及び面接続端子５２は互いに接触しないようになっている。なお、各パッド６１及び各はんだバンプ８４からなる領域は、ＩＣチップ５１を搭載可能なＩＣチップ搭載領域５３である。ＩＣチップ搭載領域５３は、主面側ビルドアップ層３１の表面に設定されている。また、樹脂絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、導体層４２及びパッド６１を相互に電気的に接続している。
【００３５】
次に、配線基板１０の製造方法について説明する。
【００３６】
まず、配線基板１０を準備する基板準備工程を行う。具体的には、まず、ガラスエポキシからなる基材の両面に銅箔が貼付された銅張積層板を準備する。そして、ドリル機を用いて孔あけ加工を行い、銅張積層板の表裏面を貫通する貫通孔を所定位置にあらかじめ形成しておく。そして、貫通孔の内面に対して無電解銅めっき及び電解銅めっきを行うことにより、貫通孔内にスルーホール導体２４を形成する。その後、スルーホール導体２４の空洞部を絶縁樹脂材料（エポキシ樹脂）で穴埋めし、閉塞体２５を形成する。
【００３７】
さらに、無電解銅めっき及び電解銅めっきを行うことにより、閉塞体２５の露出部分を含む銅張積層板の表面に銅めっき層を形成した後、その銅めっき層及び銅箔を例えばサブトラクティブ法によってパターニングする。その結果、導体層４１及びスルーホール導体２４が形成されたコア基板２１の中間製品を得る。なお、コア基板２１の中間製品とは、コア基板２１となるべき領域が平面方向に沿って縦横に複数配置された多数個取り用コア基板である。
【００３８】
次に、コア基板２１のコア主面２２上に主面側ビルドアップ層３１を形成するとともに、コア基板２１のコア裏面２３上に裏面側ビルドアップ層３２を形成する。具体的に言うと、まず、コア主面２２上に熱硬化性エポキシ樹脂を被着（貼付）することにより、樹脂絶縁層３３を形成する。また、コア裏面２３上に熱硬化性エポキシ樹脂を被着（貼付）することにより、樹脂絶縁層３４を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマー（ＬＣＰ：Liquid Crystalline Polymer）を被着してもよい。
【００３９】
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、ビア導体４７が形成されるべき位置にビア孔を形成する。具体的には、樹脂絶縁層３３を貫通するビア孔を形成し、導体層４１の表面を露出させる。また、樹脂絶縁層３４を貫通するビア孔を形成し、導体層４１の表面を露出させる。次に、従来公知の手法に従って電解銅めっきを行い、ビア孔の内部にビア導体４７を形成するとともに、樹脂絶縁層３３，３４上に導体層４２を形成する。
【００４０】
次に、樹脂絶縁層３３，３４上に熱硬化性エポキシ樹脂を被着して、樹脂絶縁層３５，３６を形成する。なお、熱硬化性エポキシ樹脂を被着する代わりに、感光性エポキシ樹脂や絶縁樹脂や液晶ポリマーを被着してもよい。この場合、レーザー加工機などにより、樹脂絶縁層３６においてビア導体４３が形成されるべき位置にビア孔が形成される。次に、従来公知の手法に従って電解銅めっきを行い、樹脂絶縁層３６のビア孔内にビア導体４３を形成するとともに、樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。
【００４１】
続くパッド形成工程では、基板主面１２を有する最外層の樹脂絶縁層３５上に対してめっきを行うことにより、基板主面１２上に複数のパッド６１を形成する（図３参照）。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層３５上にパッド６１をパターン形成する。具体的に言うと、まず、レーザー加工を施すことによって樹脂絶縁層３５の所定の位置にビア孔を形成し、次いで各ビア孔内のスミアを処理するデスミア処理を行う。次に、樹脂絶縁層３５の表面に対して無電解銅めっきを行った後、樹脂絶縁層３５上にドライフィルムをラミネートして、第１めっきレジスト（図示略）を形成する。さらに、第１めっきレジストに対してレーザー加工機を用いてレーザー加工を行う。その結果、樹脂絶縁層３５においてビア孔と連通する位置に、内径がビア孔の外径よりも大きく設定された開口部が形成される。そして、電解銅めっきを行い、各ビア孔内にビア導体４３を形成するとともに、開口部を介して露出した樹脂絶縁層３５の上面（基板主面１２）、及び、開口部を介して露出したビア導体４３の上面に対して、銅（銅層）を主体とするパッド６１を形成する。その後、第１めっきレジストを剥離するとともに、不要な無電解銅めっき層を除去する。なお、本実施形態における銅層の厚さは、５μｍ以上３０μｍ以下に設定されている。本実施形態の銅層は、めっきによって形成されているが、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。しかし、特に銅層において必要な高さ（５μｍ以上３０μｍ以下）を得るためには、めっきによって形成されることが好ましい。
【００４２】
続く突起状導体形成工程では、各パッド６１に対してめっきを行うことにより、各パッド６１の上面６２に複数の突起状導体７１を形成する。具体的に言うと、まず、樹脂絶縁層３５の表面にドライフィルムをラミネートして、第２めっきレジスト９１を形成する（図４参照）。次に、第２めっきレジスト９１に対してレーザー加工機を用いたレーザー加工を行う。その結果、パッド６１の上面６２の中央部を露出させる開口部９２が形成される。そして、開口部９２を介して露出した上面６２の中央部に対して電解銅めっきを行う。この時点で、銅を主体とする突起状導体７１が形成される（図５参照）。このとき、頭部７３の底面７６が第２めっきレジスト９１の表面に接触した状態になる。その後、第２めっきレジスト９１を剥離する。
【００４３】
なお、本実施形態の電解銅めっきでは、軸部７２に加えて頭部７３が確実に形成されるようなめっき条件が設定されている。具体的には、ピロりん酸銅めっき浴を用い、５０℃〜６０℃程度の温度、１．０Ａ／ｄｍ２〜３．０Ａ／ｄｍ２程度の電流密度、２０分〜２５分程度の析出時間等の条件で電解銅めっきを行う。
【００４４】
続くソルダーレジスト形成工程では、パッド６１が形成された樹脂絶縁層３５上に液状のエポキシ樹脂を塗布して硬化させることにより、基板主面１２を覆うようにソルダーレジスト８１を形成する（図６参照）。このとき、軸部７２の外側面７８にソルダーレジスト８１の開口部８２の内側面が接触するようになる。また、頭部７３が、ソルダーレジスト８１の表面８３から離間した状態となる。
【００４５】
その後、ソフトエッチングを行う。その結果、軸部７２においてソルダーレジスト８１の表面８３から突出した部分全体にくびれ部７４が形成されるとともに、頭部７３における軸部７２（くびれ部７４）との境界部分に凹部７７が形成される（図６参照）。なお、突起状導体７１の表面を粗化することにより、くびれ部７４及び凹部７７を形成するようにしてもよい。
【００４６】
さらに、無電解ニッケルめっきを行い、軸部７２の外側面７８の上側部分と頭部７３の表面（上側面７５及び底面７６）とに対してニッケル層を形成する。次に、無電解パラジウムめっきを行い、ニッケル層上にパラジウム層を形成する。そして、無電解金めっきを行い、パラジウム層上に金層を形成する。この時点で、軸部７２の外側面７８の上側部分と頭部７３の表面とが、めっき層７９によって覆われるようになる（図６参照）。ここで、ニッケル層、パラジウム層及び金層の厚さは０．０１μｍ以上１５μｍ以下に設定されている。なお、本実施形態のニッケル層、パラジウム層及び金層は、めっきによって形成されているが、ＣＶＤ等の他の方法により形成することも可能である。
【００４７】
続くはんだバンプ形成工程では、ソルダーレジスト８１の開口部８２を介して露出する複数の突起状導体７１に対してはんだを印刷する。詳述すると、開口部８２を介して露出する突起状導体７１上に、はんだペーストを印刷する。次に、はんだ融点より１０〜４０℃高い温度に加熱してはんだペーストを加熱溶融（リフロー）することにより、半球状に盛り上がった形状のＩＣチップ５１搭載用のはんだバンプ８４が突起状導体７１を覆うように形成される。なお、この時点で、配線基板１０の中間製品が完成する。
【００４８】
その後、従来周知の切断装置などを用いて配線基板１０の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である配線基板１０が多数個同時に得られる（図１参照）。
【００４９】
さらに、ＩＣチップ搭載工程を実施する。具体的に言うと、まず、配線基板１０の基板主面１２側にＩＣチップ５１を載置する。このとき、ＩＣチップ５１の底面側に配置された面接続端子５２を、配線基板１０側に配置されたはんだバンプ８４上に載置するようにする。そして、２３０℃〜２６０℃程度の温度に加熱して各はんだバンプ８４を加熱溶融（リフロー）することにより、パッド６１が面接続端子５２に対してフリップチップ接続され、配線基板１０にＩＣチップ５１が搭載される（図１参照）。
【００５０】
従って、本実施形態によれば以下の効果を得ることができる。
【００５１】
（１）本実施形態の配線基板１０では、突起状導体７１が、軸部７２に加えて、軸部７２の外径Ａ３よりも大きく設定された頭部７３を備えている。よって、いわゆるＣ４パッドのファイン化に対応してパッド６１が小さく形成されることに伴って、軸部７２が小さく形成される場合であっても、頭部７３は大きく形成されるため、突起状導体７１とはんだバンプ８４との接触面積を確保することができる。さらに、頭部７３がソルダーレジスト８１の表面８３から離間した状態に配置されるため、頭部７３とソルダーレジスト８１の表面８３との間にはんだを入り込ませることにより、はんだバンプ８４の一部を頭部７３の底面７６や軸部７２の外側面７８などにも接触させることができる。その結果、突起状導体７１とはんだバンプ８４との接触面積がよりいっそう大きくなり、突起状導体７１とはんだバンプ８４との密着性が向上するため、個々のパッド６１とＩＣチップ５１との接続不良を防止することができる。また、ＩＣチップ５１接続後のはんだの冷却時に、突起状導体７１に対して熱応力が作用したとしても、軸部７２のしなりによって応力が緩和されるため、パッド６１とＩＣチップ５１との接続部分の破損を防止することができる。以上のことから、突起状導体７１がＩＣチップ５１との接続に適した構造となるため、配線基板１０の信頼性を向上させることが可能となる。
【００５２】
（２）本実施形態では、軸部７２における外側面７３との接続部分にくびれ部７４が設けられ、さらに頭部７３における軸部７２との境界部分に凹部７７が設けられている。その結果、突起状導体７１とはんだバンプ８４との接触面積がよりいっそう大きくなり、突起状導体７１とはんだバンプ８４との密着性がよりいっそう向上するため、個々のパッド６１とＩＣチップ５１との接続不良をより確実に防止することができる。
【００５３】
（３）本実施形態では、パッド６１の上面６２の一部に突起状導体７１が固定され、突起状導体７１は、略円柱状の軸部７２と、軸部７２よりも外径が大きい略半球状の頭部７３とからなっている。ゆえに、突起状導体７１の表面を覆うはんだバンプ８４を形成すれば、はんだバンプ８４内に突起状導体７１が嵌り込んだ状態となるため、突起状導体７１のとはんだバンプ８４との密着強度を高くすることができ、ひいては、個々のパッド６１とＩＣチップ５１との接続不良を防止することができる。即ち、ＩＣチップ５１との接続に適したパッド６１及び突起状導体７１を備えることにより、配線基板１０の信頼性をよりいっそう向上させることができる。
【００５４】
なお、本実施形態を以下のように変更してもよい。
【００５５】
・上記実施形態の配線基板１０では、ソルダーレジスト８１の開口部８２の内径が、突起状導体７１の軸部７２の外径Ａ３と等しく設定され、軸部７２の外側面７８が開口部８２の内側面に密着していた。しかし、図７に示される配線基板１１０のように、ソルダーレジスト１１１の開口部１１２の内径を、突起状導体１１３の軸部１１４の外径よりも大きく設定し、軸部１１４の外側面１１５を開口部１１２の内側面から離間させるようにしてもよい。この場合、開口部１１２内には、パッド１１６、突起状導体１１３及び基板主面１１７が露出するようになる。
【００５６】
・上記実施形態では、突起状導体７１の表面にくびれ部７４及び凹部７７を形成した後に、軸部７２の外側面７８の上側部分、及び、頭部７３の表面（上側面７５及び底面７６）にめっき層７９を形成していた。しかし、めっき層を形成した後で、くびれ部及び凹部を形成するようにしてもよい。この場合、ソフトエッチングなどを行うことによってくびれ部１２１及び凹部１２２が形成されるため、上側面１２３全体や、底面１２４の外周部のみにめっき層１２５が残るようになる（図８参照）。
【００５７】
・上記実施形態では、突起状導体形成工程後にソルダーレジスト形成工程を行っていたが、ソルダーレジスト形成工程後に突起状導体形成工程を行ってもよい。
【００５８】
・上記実施形態の突起状導体７１は、銅めっきによって形成された導体（銅ポスト）であったが、銅ペーストを印刷することによって形成された導体であってもよい。
【００５９】
・上記実施形態では、１つのパッド６１について、１つの突起状導体７１を形成していたが、これに限定されるものではなく、２つ以上の突起状導体を形成してもよい。
【００６０】
・上記実施形態の突起状導体７１は、配線基板１０とＩＣチップ５１との接合に用いられるものに適用されていたが、例えば、配線基板１０とマザーボードとの接合に用いられるものに適用してもよい。
【００６１】
・上記実施形態では、配線基板１０のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であったが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
【００６２】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６３】
（１）上記手段１において、前記開口部の内径が前記軸部の外径と等しく設定され、前記軸部の外側面が前記開口部の内側面に密着していることを特徴とする配線基板。
【００６４】
（２）上記手段１において、前記頭部における前記軸部との境界部分に凹部が設けられていることを特徴とする配線基板。
【符号の説明】
【００６５】
１０，１１０…配線基板
１２，１１７…基板主面
５１…部品としてのＩＣチップ
６１，１１６…パッド
６２…パッドの表面としての上面
７１，１１３…突起状導体
７２，１１４…軸部
７３…頭部
７４，１２１…くびれ部
７５，１２３…頭部の上側面
７６，１２４…頭部の底面
８１，１１１…ソルダーレジスト
８２，１１２…開口部
８３…ソルダーレジストの表面
８４…はんだバンプ
Ａ１…パッドの外径
Ａ３…軸部の外径
Ａ６…頭部の外径
Ｓ１…底面とソルダーレジストの表面との隙間
【図１】
2014192177.tif 000003
【図２】
2014192177.tif 000004
【図３】
2014192177.tif 000005
【図４】
2014192177.tif 000006
【図５】
2014192177.tif 000007
【図６】
2014192177.tif 000008
【図７】
2014192177.tif 000009
【図８】
2014192177.tif 000010