(57)【要約】【課題】金属抵抗体のさらなる高抵抗化を可能とする半導体装置及びその製造方法を提供する。【解決手段】第１下層配線部２１と、第２下層配線部２２と、金属抵抗体４１と、層間絶縁膜５０と、第１プラグ電極６１と、第２プラグ電極６２とを備える。金属抵抗体４１の一方の端部４１ａは、第１下層配線部２１の側面２１ａと接し、且つ該側面２１ａに沿って第１下層配線部２１の上方まで延設されている。金属抵抗体４１の他方の端部４１ｂは、第２下層配線部２２の側面２２ａと接し、且つ該側面２２ａに沿って第２下層配線部２２の上方まで延設されている。また、第１プラグ電極６１は、層間絶縁膜５０を貫いて第１下層配線部２１と接している。第２プラグ電極６２は、層間絶縁膜５０を貫いて第２下層配線部２２と接している。【選択図】図１
2014167972.tif 000002
【特許請求の範囲】
【請求項１】
配線部と、
前記配線部の側面と接し、且つ該側面に沿って前記配線部の上方まで延設された金属膜からなる金属抵抗体と、
前記配線部と前記金属抵抗体とを覆う層間絶縁膜と、
前記層間絶縁膜を貫いて前記配線部と接する電極部と、を備えることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された下層絶縁膜と、をさらに備え、
前記下層絶縁膜上に前記配線部と前記金属抵抗体とが形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部は、第１の配線部と、前記第１の配線部から離して配置された第２の配線部とを有し、
前記電極部は、前記層間絶縁膜を貫いて前記第１の配線部と接する第１の電極部と、前記層間絶縁膜を貫いて前記第２の配線部と接する第２の電極部とを有し、
前記金属抵抗体の一方の端部は、前記第１の配線部の側面に沿って該第１の配線部の上方まで延設されており、
前記金属抵抗体の他方の端部は、前記第２の配線部の側面に沿って該第２の配線部の上方まで延設されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記金属抵抗体上に形成された第３のキャップ絶縁膜をさらに備えることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置。
【請求項５】
前記第１の配線部上に形成された第１のキャップ絶縁膜と、
前記第２の配線部上に形成された第２のキャップ絶縁膜と、をさらに備え、
前記一方の端部は前記第１のキャップ絶縁膜上まで延設され、且つ前記他方の端部は前記第２のキャップ絶縁膜上まで延設されており、
前記第１の電極部は前記第１のキャップ絶縁膜を貫いて前記第１の電極部と接し、
前記第２の電極部は前記第２のキャップ絶縁膜を貫いて前記第２の電極部と接していることを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置。
【請求項６】
前記金属膜は窒化タンタル膜であることを特徴とする請求項１から請求項５の何れか一項に記載の半導体装置。
【請求項７】
半導体基板上に形成された下層絶縁膜上に配線部を形成する工程と、
前記下層絶縁膜上に金属膜を形成して前記配線部を覆う工程と、
前記金属膜をパターニングして、前記配線部の側面と接し、且つ該側面に沿って前記配線部の上方まで延設された金属抵抗体を形成する工程と、
前記下層絶縁膜上に層間絶縁膜を形成して前記配線部と前記金属抵抗体とを覆う工程と、
前記層間絶縁膜を貫いて前記配線部を底面とする接続孔を形成する工程と、
前記接続孔内に前記配線部と接する電極部を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、金属抵抗体のさらなる高抵抗化を可能とする半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
抵抗値の周波数依存性と抵抗温度係数とが小さく、実装・使用時の熱に対しても安定な抵抗体として、窒化タンタル（ＴａＮ）からなる抵抗体（以下、ＴａＮ抵抗体）が知られている。そして、このＴａＮ抵抗体を備えた半導体装置には、例えば特許文献１に記載されたものがある。特許文献１には、ＴａＮ抵抗素子の下面に形成された下面酸化防止絶縁膜と、ＴａＮ抵抗素子の上面に形成された上面酸化防止絶縁膜と、ＴａＮ抵抗素子の側面近傍にのみ形成された側面酸化防止絶縁膜とを有する半導体装置が記載されている。また、この特許文献１には、上記半導体装置の製造方法も記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３０２０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１等に開示されている半導体装置の製造方法では、ＴａＮ抵抗素子と上層配線を電気的に接続するために、フォトリソグラフィ法とドライエッチ法を用いて、上面酸化防止絶縁膜を部分的に除去して、ＴａＮ抵抗素子上に接続孔（即ち、ビアホール）を形成する。
接続孔の底面に上面酸化防止絶縁膜が残存すると、接続孔に埋め込まれるプラグ電極とＴａＮ抵抗素子との間が電気的に接続されない。このため、接続孔の形成工程では、接続孔の底面から上面酸化防止絶縁膜を除去し、ＴａＮ抵抗素子の表面を確実に露出させるために、上面酸化防止絶縁膜をオーバーエッチする必要がある。
【０００５】
ここで、上面酸化防止絶縁膜をオーバーエッチすると、ＴａＮ抵抗素子はエッチング雰囲気に晒されて削られてしまう。ＴａＮ抵抗素子を過剰に削ると、接続孔はＴａＮ抵抗素子を貫通してしまう。その結果、接続孔内にプラグ電極を形成しても、プラグ電極をＴａＮ抵抗素子に十分に接触させることができない（つまり、プラグ電極とＴａＮ抵抗素子との電気的接続が不十分となる）可能性があった。従来技術では、このような可能性を考慮して、オーバーエッチ後も接続孔の底面にＴａＮ抵抗素子が残存するように（つまり、上記の電気的接続を十分に確保できるように）、ＴａＮ抵抗素子を厚膜に形成する必要があった。
【０００６】
しかしながら、ＴａＮ抵抗素子を厚く形成するほど、その断面積（＝厚さ×幅）は増加する。抵抗素子の抵抗値は断面積に反比例する。このため、ＴａＮ抵抗素子を厚膜に形成することにより、ＴａＮ抵抗素子の高抵抗化が妨げられているという課題があった。
そこで、この発明は、このような事情に鑑みてなされたものであって、金属抵抗体のさらなる高抵抗化を可能とする半導体装置及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の一態様に係る半導体装置は、配線部と、前記配線部の側面と接し、且つ該側面に沿って前記配線部の上方まで延設された金属膜からなる金属抵抗体と、前記配線部と前記金属抵抗体とを覆う層間絶縁膜と、前記層間絶縁膜を貫いて前記配線部と接する電極部と、を備えることを特徴とする。
また、上記の半導体装置において、半導体基板と、前記半導体基板上に形成された下層絶縁膜と、をさらに備え、前記下層絶縁膜上に前記配線部と前記金属抵抗体とが形成されていることを特徴としてもよい。
【０００８】
また、上記の半導体装置において、前記配線部は、第１の配線部と、前記第１の配線部から離して配置された第２の配線部とを有し、前記電極部は、前記層間絶縁膜を貫いて前記第１の配線部と接する第１の電極部と、前記層間絶縁膜を貫いて前記第２の配線部と接する第２の電極部とを有し、前記金属抵抗体の一方の端部は、前記第１の配線部の側面に沿って該第１の配線部の上方まで延設されており、前記金属抵抗体の他方の端部は、前記第２の配線部の側面に沿って該第２の配線部の上方まで延設されていることを特徴としてもよい。
また、上記の半導体装置において、前記金属抵抗体上に形成された第３のキャップ絶縁膜をさらに備えることを特徴としてもよい。
【０００９】
また、上記の半導体装置において、前記第１の配線部上に形成された第１のキャップ絶縁膜と、前記第２の配線部上に形成された第２のキャップ絶縁膜と、をさらに備え、前記一方の端部は前記第１のキャップ絶縁膜上まで延設され、且つ前記他方の端部は前記第２のキャップ絶縁膜上まで延設されており、前記第１の電極部は前記第１のキャップ絶縁膜を貫いて前記第１の電極部と接し、前記第２の電極部は前記第２のキャップ絶縁膜を貫いて前記第２の電極部と接していることを特徴としてもよい。
また、上記の半導体装置において、前記金属膜は窒化タンタル膜であることを特徴としてもよい。
【００１０】
本発明の別の態様に係る半導体装置の製造方法は、半導体基板上に形成された下層絶縁膜上に配線部を形成する工程と、前記下層絶縁膜上に金属膜を形成して前記配線部を覆う工程と、前記金属膜をパターニングして、前記配線部の側面と接し、且つ該側面に沿って前記配線部の上方まで延設された金属抵抗体を形成する工程と、前記下層絶縁膜上に層間絶縁膜を形成して前記配線部と前記金属抵抗体とを覆う工程と、前記層間絶縁膜を貫いて前記配線部を底面とする接続孔を形成する工程と、前記接続孔内に前記配線部と接する電極部を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明の一態様によれば、金属抵抗体を層間絶縁膜上に引き出すための電極部を、該金属抵抗体上ではなく、該金属抵抗体と側面で接する配線部上に形成する。これにより、接続孔（例えば、ビアホール）を形成する時のオーバーエッチを考慮して金属抵抗体を厚膜に形成する必要はなく、金属抵抗体を薄膜に形成することに支障はない。金属抵抗体を薄膜に形成してその断面積を小さくすることができるので、金属抵抗体のさらなる高抵抗化が可能となる。このため、半導体装置のさらなる微細化（シュリンク）に寄与することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る半導体装置１００の構成例を示す断面図である。
【図２】金属抵抗体４１の構成例を示す平面図と斜視図である。
【図３】実施形態に係る半導体装置１００の製造方法を示す断面図である。
【図４】実施形態に係る半導体装置１００の製造方法を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省略する場合もある。
【００１４】
（構造）
図１は、本発明の実施形態に係る半導体装置１００の構成例を示す断面図である。また、図２（ａ）及び（ｂ）は、金属抵抗体４１の形状の一例を示す平面図と斜視図である。
図１に示すように、この半導体装置１００は、半導体基板１と、下層絶縁膜１０と、第１下層配線部２１と、第２下層配線部２２と、第１キャップ（ＣＡＰ）膜３１と、第２キャップ膜３２と、金属抵抗体４１と、第３キャップ膜４６と、層間絶縁膜５０と、第１プラグ電極６１と、第２プラグ電極６２と、第１上層配線部７１と、第２上層配線部７２と、を備える。
【００１５】
半導体基板１は、例えば単結晶のシリコン（Ｓｉ）基板である。また、下層絶縁膜１０は半導体基板１上に形成されている。下層絶縁膜１０は、例えば層間絶縁膜であり、その下方に例えばＭＯＳトランジスタ又はバイポーラトランジスタ等の素子が形成されている。或いは、下層絶縁膜１０は、素子分離用のＳＴＩ層又はＬＯＣＯＳ層等であってもよい。下層絶縁膜１０は、例えばシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）等からなる。
【００１６】
第１下層配線部２１と第２下層配線部２２はそれぞれ下層絶縁膜１０上に形成されている。第１下層配線部２１と第２下層配線部２２は互いに離して配置されている。第１下層配線部２１及び第２下層配線部２２は、例えば、アルミニウム（Ａｌ）又はＡｌを含む合金からなる。第１下層配線部２１及び第２下層配線部２２のそれぞれの厚さ（膜厚）ｄは、例えば２００〜７００ｎｍである。
第１キャップ膜３１は第１下層配線部２１上に形成されており、第２キャップ膜３２は第２下層配線部２２上に形成されている。第１キャップ膜３１及び第２キャップ膜３２は、例えばシリコン酸化膜又はシリコン窒化膜等の絶縁膜からなる。第１キャップ膜３１及び第２キャップ膜３２の膜厚は、例えば５０〜１００ｎｍである。
【００１７】
金属抵抗体４１は、例えば窒化タンタル（ＴａＮ）からなる抵抗体である。図２（ａ）に示すように、金属抵抗体４１の平面視による形状（即ち、平面形状）は、例えば一方向に延設された帯状である。金属抵抗体４１の幅（即ち、帯の短辺方向の長さ）ｗは、例えば０．１８〜１０μｍである。図１に示すように、金属抵抗体４１の一方の端部４１ａは、第１下層配線部２１の側面２１ａと接し、且つ該側面２１ａに沿って第１キャップ膜３１上まで延設されている。また、金属抵抗体４１の（一方の反対側の）他方の端部４１ｂは、第２下層配線部２２の側面２２ａと接し、且つ該側面２２ａに沿って第２キャップ膜３２上まで延設されている。
【００１８】
これにより、図２（ｂ）に示すように、第１下層配線部２１と金属抵抗体４１との接触面は、第１下層配線部２１の側面２１ａに限定される。第１下層配線部２１の上面には絶縁膜からなる第１キャップ膜３１が形成されているので、第１下層配線部２１の上面と金属抵抗体４１とが接触することはない。同様に、第２下層配線部２２と金属抵抗体４１との接触面も、第２下層配線部２２の側面２２ａに限定される。第２下層配線部２２の上面には絶縁膜からなる第２キャップ膜３２が形成されているので、第２下層配線部２２の上面と金属抵抗体４１とが接触することはない。
【００１９】
このため、第１下層配線部２１（又は、第２下層配線部２２）と金属抵抗体４１との接触面積Ｓは、下記の式（１）で決定される。
接触面積Ｓ＝ｄ×ｗ…（１）
上述したように、ｄは第１下層配線部２１（又は、第２下層配線部２２）の厚さであり、ｗは金属抵抗体４１の幅である。本実施形態では、厚さｄ及び幅ｗの少なくとも一方を調整することにより、第１下層配線部２１（又は、第２下層配線部２２）と金属抵抗体４１との接触面積Ｓを所望の大きさに制御することができる。
【００２０】
図１に示すように、第３キャップ膜４６は、例えば金属抵抗体４１の上面全てを覆っている。第３キャップ膜４６は、例えばシリコン窒化膜である。層間絶縁膜５０は、下層絶縁膜１０上に形成されており、第１下層配線部２１と、第２下層配線部２２と、金属抵抗体４１と、第１キャップ膜３１と、第２キャップ膜３２と、第３キャップ膜４６とを覆っている。層間絶縁膜５０は、例えばシリコン酸化膜又はシリコン窒化膜、若しくはこれらを積層した膜からなる。
【００２１】
第１プラグ電極６１は、第１下層配線部２１上に配置されており、層間絶縁膜５０及び第１キャップ膜３１を貫いて第１下層配線部２１の上面と接している。第２プラグ電極６２は、第２下層配線部２２上に配置されており、層間絶縁膜５０及び第２キャップ膜３２を貫いて第２下層配線部２２の上面と接している。第１プラグ電極６１及び第２プラグ電極６２は、例えば、Ａｌ、若しくはＡｌを含む合金、又は、タングステン（Ｗ）等の金属からなる。
【００２２】
第１上層配線部７１と第２上層配線部７２はそれぞれ層間絶縁膜５０上に形成されている。第１上層配線部７１と第２上層配線部７２は互いに離して配置されている。また、第１上層配線部７１は第１プラグ電極６１に電気的に接続しており、第２上層配線部７２は第２プラグ電極６２に電気的に接続している。第１上層配線部７１及び第２上層配線部７２は、例えば、Ａｌ、又はＡｌを含む合金からなる。
【００２３】
（製造方法）
次に、図１に示した半導体装置１００の製造方法について説明する。
図３（ａ）〜図４（ｃ）は、本発明の実施形態に係る半導体装置１００の製造方法を工程順に示す断面図である。
図３（ａ）に示すように、まず始めに、半導体基板１を用意し、この半導体基板１上に下層絶縁膜１０を形成する。下層絶縁膜１０は例えばシリコン酸化膜又はシリコン窒化膜からなり、その形成は例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で行う。
【００２４】
次に、下層絶縁膜１０上に導電膜２０を形成する。導電膜２０は、例えばＡｌ、又はＡｌを含む合金であり、その形成は例えばスパッタ法で行う。そして、この導電膜２０上に絶縁膜３０を形成する。絶縁膜３０は、例えばシリコン酸化膜又はシリコン窒化膜等である。
次に、フォトリソグラフィ技術及びドライエッチング技術を用いて、絶縁膜３０及び導電膜２０をパターニングする。これにより、図３（ｂ）に示すように、第１下層配線部２１及び第１キャップ膜３１と、第２下層配線部２２及び第２キャップ膜３２とを形成する。
【００２５】
次に、図３（ｃ）に示すように、半導体基板１の上方全面に金属膜４０を形成する。金属膜４０は、例えばＴａＮ等の高抵抗膜であり、その形成は例えばスパッタ法で行う。続いて、金属膜４０上に絶縁膜４５を形成する。絶縁膜４５は例えばシリコン窒化膜からなり、その形成は例えばＣＶＤ法で行う。次に、フォトリソグラフィ技術及びドライエッチング技術を用いて、絶縁膜４５及び金属膜４０をパターニングする。これにより、図３（ｄ）に示すように、金属抵抗体４１及び第３キャップ膜４６を形成する。
【００２６】
次に、図４（ａ）に示すように、半導体基板１の上方全面に層間絶縁膜５０を形成する。層間絶縁膜５０の形成方法は、例えばＣＶＤ法である。層間絶縁膜５０を形成した後、その表面を平坦化する。平坦化の方法は、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）である。そして、フォトリソグラフィ技術及びエッチング技術を用いて、層間絶縁膜５０とその下方に位置する第１キャップ膜３１及び第２キャップ膜３２をそれぞれ部分的に除去する。これにより、図４（ｂ）に示すように、第１下層配線部２１上に第１ビアホール５１を形成すると共に、第２下層配線部２２上に第２ビアホール５２を形成する。第１ビアホール５１は、層間絶縁膜５０と第１キャップ膜３１とを貫いて第１下層配線部２１の表面を底面とする接続孔である。また、第２ビアホール５２は、層間絶縁膜５０と第２キャップ膜３２とを貫いて第１下層配線部２１の表面を底面とする接続孔である。
【００２７】
次に、第１ビアホール５１内に第１プラグ電極６１を形成すると共に、第２ビアホール５２内に第２プラグ電極６２を形成する。第１プラグ電極６１と第２プラグ電極６２は、例えば、層間絶縁膜５０上に金属膜をスパッタ法で形成し、形成した金属膜をＣＭＰで平坦化して、第１ビアホール５１及び第２ビアホール５２内に金属膜を残し、それ以外の領域上から金属膜を除去することにより形成する。
【００２８】
次に、図４（ｃ）に示すように、層間絶縁膜５０上に導電膜７０を形成する。導電膜７０は、例えばＡｌ、又はＡｌを含む合金であり、その形成は例えばスパッタ法で行う。そして、フォトリソグラフィ技術及びドライエッチング技術を用いて導電膜７０をパターニングする。これにより、図１に示したように、第１上層配線部７１と第２上層配線部７２とを形成する。以上の工程を経て、図１に示した半導体装置１００が完成する。
【００２９】
この実施形態では、第１下層配線部２１が本発明の「第１の配線部」に対応し、第２下層配線部２２が本発明の「第２の配線部」に対応している。また、第１キャップ膜３１が本発明の「第１のキャップ絶縁膜」に対応し、第２キャップ膜３２が本発明の「第２のキャップ絶縁膜」に対応し、第３キャップ膜４６が本発明の「第３のキャップ絶縁膜」に対応している。さらに、第１プラグ電極６１が本発明の「第１の電極部」に対応し、第２プラグ電極６２が本発明の「第２の電極部」に対応している。また、第１ビアホール５１、第２ビアホール５２が本発明の「接続孔」に対応している。
【００３０】
（実施形態の効果）
本発明の実施形態は、以下の効果を奏する。
（１）第１プラグ電極６１及び第２プラグ電極６２を、金属抵抗体４１上ではなく、金属抵抗体４１と側面で接する第１下層配線部２１上及び第２下層配線部２２上にそれぞれ形成する。これにより、ビアホール形成時のオーバーエッチを考慮して金属抵抗体４１を厚膜に形成する必要はなく、金属抵抗体４１を薄膜に形成することに支障はない。金属抵抗体４１を薄膜に形成してその断面積を小さくすることができるので、金属抵抗体のさらなる高抵抗化が可能となる。このため、半導体装置のさらなる微細化（シュリンク）に寄与することができる。
【００３１】
（２）金属抵抗体４１の一方の端部４１ａは、第１下層配線部２１の側面２１ａに沿って第１キャップ膜３１上まで延設されている。金属抵抗体４１の他方の端部４１ｂは、第２下層配線部２２の側面２２ａに沿って第２キャップ膜３２上まで延設されている。
これにより、金属抵抗体４１と第１下層配線部２１との接触面をその側面２１ａに限定することができ、その面積（即ち、接触面積）を、金属抵抗体４１の幅ｗと第１下層配線部２１の厚さｄの積で決定することができる。同様に、金属抵抗体４１と第２下層配線部２２との接触面をその側面２２ａに限定することができ、その接触面積を、金属抵抗体４１の幅ｗと第２下層配線部２２の厚さｄの積で決定することができる。
【００３２】
このため、金属抵抗体４１と第１下層配線部２１との接触面積の制御性を高めることができ、金属抵抗体４１と第１下層配線部２１とのコンタクト抵抗のばらつきを小さくすることができる。同様に、金属抵抗体４１と第２下層配線部２２との接触面積の制御性を高めることができ、金属抵抗体４１と第２下層配線部２２とのコンタクト抵抗のばらつきを小さくすることができる。
【００３３】
（３）また、金属抵抗体４１は、例えばＴａＮ膜からなる。これにより、金属抵抗体４１のよりいっそうの高抵抗化に寄与することができる。
（４）また、金属抵抗体４１の上面は第３キャップ膜４６で覆われている。これにより、ＴａＮ等からなる金属膜４０をパターニングして金属抵抗体４１を形成する際に、金属抵抗体４１の上面を酸素プラズマ等に晒さないようにすることができる。
【００３４】
（変形例）
上記の実施形態では、金属抵抗体４１がＴａＮ抵抗体である場合について説明した。しかしながら、本発明において、金属抵抗体４１はＴａＮ抵抗体に限定されるものではなく、例えば窒化チタン、クロムシリコン、ニッケルクロム、金属サーメットなど、他の金属からなる抵抗体であってもよい。このような場合であっても、上記の実施形態の効果（１）〜（４）を奏する。
【００３５】
（その他）
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明の範囲に含まれる。
【符号の説明】
【００３６】
１  半導体基板
１０  下層絶縁膜
２０、７０  導電膜
２１  第１下層配線部
２１ａ、２２ａ  側面
２２  第２下層配線部
３０  絶縁膜
３１  第１キャップ膜
３２  第２キャップ膜
４０  金属膜
４１  金属抵抗体
４１ａ  一方の端部
４１ｂ  他方の端部
４５  絶縁膜
４６  第３キャップ膜
５０  層間絶縁膜
５１  第１ビアホール
５２  第２ビアホール
６１  第１プラグ電極
６２  第２プラグ電極
７１  第１上層配線部
７２  第２上層配線部
１００  半導体装置
【図１】
2014167972.tif 000003
【図２】
2014167972.tif 000004
【図３】
2014167972.tif 000005
【図４】
2014167972.tif 000006