(57)【要約】【課題】薄膜トランジスタ及びそれを含む有機電界発光表示装置の製造において、金属膜を半導体層に直接接触させて結晶化時にアーク発生を防止し、熱伝導を効率的に行い結晶化させるとともに、工程を単純化させて収率を高くする。【解決手段】基板を提供する工程、上記基板上にバッファ層を形成する工程、上記バッファ層上に非晶質シリコン層のパターンを形成する工程、上記基板全面にソース／ドレイン電極用金属膜を形成する工程、上記ソース／ドレイン電極用金属膜に電界を印加する工程、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程、上記ソース／ドレイン電極用金属膜をパターニングし、上記半導体層と接続するソース／ドレイン電極を形成する工程、上記基板全面にゲート絶縁膜を形成する工程、上記ゲート絶縁膜上に位置し、上記半導体層に対応するゲート電極を形成する工程、および上記基板全面に保護膜を形成する工程を含む。【選択図】図１Ｃ
2014042044.tif 000002
【特許請求の範囲】
【請求項１】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
前記基板全面にソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加して、前記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、
前記ソース／ドレイン電極用金属膜をパターニングして、前記半導体層と接続するソース／ドレイン電極を形成する工程と、
前記基板全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置して、前記半導体層に重複するゲート電極を形成する工程と、
前記基板全面に保護膜を形成する工程と、
を含み、
前記非晶質シリコン層パターンを形成した後、前記ソース／ドレイン電極に重複する前記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、前記非晶質シリコン層パターンで前記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、薄膜トランジスタの製造方法。
【請求項２】
前記不純物は、
Ｎ型またはＰ型不純物であることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記不純物ドーピングは、
前記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ソース／ドレイン電極用金属膜は、
基板全面に５０〜３００ｎｍの厚さで形成されることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項５】
前記結晶化は、
前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
前記ソース／ドレイン電極及び金属パターンは、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
【請求項７】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
前記基板全面にソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加して、前記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、
前記ソース／ドレイン電極用金属膜をパターニングして、前記半導体層と接続するソース／ドレイン電極を形成する工程と、
前記基板全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置して、前記半導体層に重複するゲート電極を形成する工程と、
前記基板全面に保護膜を形成する工程と、
前記保護膜上に平坦化膜を形成する工程と、
前記平坦化膜上に前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、
を含み、
前記非晶質シリコン層パターンを形成した後、前記ソース／ドレイン電極に重複する前記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、前記非晶質シリコン層パターンで前記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、有機電界発光表示装置の製造方法。
【請求項８】
前記不純物は、
Ｎ型またはＰ型不純物であることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
【請求項９】
前記不純物ドーピングは、
前記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施されることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
【請求項１０】
前記ソース／ドレイン電極用金属膜は、
基板全面に５０〜３００ｎｍの厚さで形成されることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
【請求項１１】
前記結晶化は、
前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行することを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
【請求項１２】
前記ソース／ドレイン電極及び金属パターンは、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されることを特徴とする、請求項７に記載の有機電界発光表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法に関する。
【背景技術】
【０００２】
一般に熱処理方法としては、熱処理炉を用いる炉熱処理（ｆｕｒｎａｃｅ  ａｎｎｅａｌｉｎｇ）、ハロゲンランプなどの輻射熱を用いるＲＴＡ（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）、レーザを用いるレーザアニーリング（ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ）、ジュール加熱を用いる熱処理などの方法がある。このような熱処理方法は、熱処理の温度範囲、熱処理温度の均一性、昇温速度、冷却速度、購入金額、維持コストなどの条件によって材料及び工程特性に合わせて選択されて用いられる。特に、高温の熱処理が必要な場合、あるいは材料及び工程の特定上、材料の局所領域に対して高速熱処理が必要な場合などは選択することのできる熱処理方法が極めて限定されてしまう。
【０００３】
上記熱処理のうち、レーザアニーリング方法は、材料の表面に急速な熱処理が可能であるが、レーザの波長及び熱処理する物質の種類によって熱処理の可否が決定されるため、熱処理できる材料が限られる。特に、大面積の熱処理の場合は、ラインビーム形状のレーザを重畳させてスキャニングすることになるので、レーザビーム強度の不均一性及びレーザビーム自体の時間による照射量の不均一性などの問題点が発生する。また、装備とともに維持コストが非常に高くなる短所がある。
【０００４】
ＲＴＡ法は、一般的に半導体の製造工程に用いられるが、いまの技術レベルでは直径３００ｍｍ以下のシリコンウエハのみに適用され、それ以上の基板を均一に熱処理するにはその限界がある。また、熱処理の最大昇温速度が４００℃／ｓｅｃであって、それよりもさらに高い昇温速度を必要とする工程では使用することができない。
【０００５】
したがって、上記の問題を解決するとともに、工程上の制約を受けない熱処理方法については多くの研究がなされていた。その中には、導電層に電界を印加してジュール加熱する急速な熱処理方法があって、この熱処理方法は高熱の熱伝導で所望の素材を選択的に急速に熱処理することができ、上記ＲＴＡ工程の昇温速度よりもさらに高い昇温速度を期待することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】大韓民国特許公開第２００６−００５０３５２号
【特許文献２】大韓民国特許公開第２００７−００９０８４９号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上述のような電界印加によるジュール加熱を用いた熱処理方法は、ジュール加熱中に発生するアークなどの物理的現象による不良が解決できないという問題がある。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、素子に用いられる電極用金属を利用して電界の印加で結晶化した半導体層を含む薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法を提供することで、金属膜を半導体層に直接接触させて結晶化時にアーク発生を防止し、熱伝導を効率的に行い結晶化させるとともに、工程を単純化させて収率を高くする方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に非晶質シリコン層パターンを形成する工程と、上記基板全面にソース／ドレイン電極用金属膜を形成する工程と、上記ソース／ドレイン電極用金属膜に電界を印加して、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、上記ソース／ドレイン電極用金属膜をパターニングして、上記半導体層と接続するソース／ドレイン電極を形成する工程と、上記基板全面にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に位置して、上記半導体層に重複するゲート電極を形成する工程と、上記基板全面に保護膜を形成する工程と、を含み、上記非晶質シリコン層パターンを形成した後、上記ソース／ドレイン電極に重複する上記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、上記非晶質シリコン層パターンで上記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、薄膜トランジスタの製造方法が提供される。
【００１０】
ここで、上記不純物は、Ｎ型またはＰ型不純物であってもよい。また、上記不純物ドーピングは、上記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施してもよい。また、上記ソース／ドレイン電極用金属膜は、基板全面に５０〜３００ｎｍの厚さで形成されてもよい。また、上記結晶化は、上記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行してもよい。また、上記ソース／ドレイン電極及び金属パターンは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されてもよい。
【００１１】
また、上記課題を解決するために、本発明の別の観点によれば、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に非晶質シリコン層パターンを形成する工程と、上記基板全面にソース／ドレイン電極用金属膜を形成する工程と、上記ソース／ドレイン電極用金属膜に電界を印加して、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程と、上記ソース／ドレイン電極用金属膜をパターニングして、上記半導体層と接続するソース／ドレイン電極を形成する工程と、上記基板全面にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上に位置して、上記半導体層に重複するゲート電極を形成する工程と、上記基板全面に保護膜を形成する工程と、上記保護膜上に平坦化膜を形成する工程と、上記平坦化膜上に上記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、を含み、上記非晶質シリコン層パターンを形成した後、上記ソース／ドレイン電極に重複する上記非晶質シリコン層パターンのソース／ドレイン領域に不純物ドーピングを実施し、上記非晶質シリコン層パターンで上記ソース／ドレイン領域と同一層に位置して不純物ドーピングが実施されない領域をチャンネル領域とすることを特徴とする、有機電界発光表示装置の製造方法が提供される。
【００１２】
ここで、上記不純物は、Ｎ型またはＰ型不純物であってもよい。また、上記不純物ドーピングは、上記ソース／ドレイン電極をパターニングするマスクと等しいマスクを用いて実施されてもよい。また、上記ソース／ドレイン電極用金属膜は、基板全面に５０〜３００ｎｍの厚さで形成されてもよい。また、上記結晶化は、上記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して進行してもよい。また、上記ソース／ドレイン電極及び金属パターンは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）の中から選択されるいずれか１つを使って形成されてもよい。
【発明の効果】
【００１３】
以上説明したように本発明によれば、電極を形成する際に、用いられるソース／ドレイン電極用薄膜に電界を印加して非晶質シリコン層を多結晶シリコン層に結晶化することで、従来ジュール熱による多結晶シリコン層の製造時に発生するアークの問題点を解決することができ、非晶質シリコン層のパターン上に金属膜が直接形成されて、効果的な結晶化を行うことができ、その後、パターニングを行いソース／ドレイン電極を形成することで、工程が単純化されて収率を高めることができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【図１Ｂ】本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【図１Ｃ】本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【図１Ｄ】本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【図１Ｅ】本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【図１Ｆ】本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【図２Ａ】本発明の一実施形態に係る有機電界発光表示装置の製造方法を示す図である。
【図２Ｂ】本発明の一実施形態に係る有機電界発光表示装置の製造方法を示す図である。
【発明を実施するための形態】
【００１５】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１６】
＜実施形態＞
図１Ａ〜図１Ｆは、本発明の一実施形態に係る薄膜トランジスタの製造方法を示す図である。
【００１７】
図１Ａに示すように、基板１００を用意し、上記基板１００上にバッファ層１１０を形成する。上記基板１００はガラスまたはプラスチックなどとすることができ、上記バッファ層１１０は上記基板１００から発生する水分または不純物の拡散を防止したり結晶化時の熱伝達速度を調節したりして非晶質シリコン層の結晶化がよく行われるようにする役割をし、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはそれらの複層に形成される。
【００１８】
次いで、図１Ｂに示すように、上記バッファ層１１０上部に非晶質シリコン層パターン１２０’を形成する。続いて、上記非晶質シリコン層パターンのソース／ドレイン領域１２０ａ、１２０ｂに不純物イオンをドーピングする。この場合、不純物イオンは通常のＮ型またはＰ型の不純物を用いることができる。不純物がドーピングされない領域１２０ｃは、その後、チャンネル領域として用いられる。
【００１９】
次いで、図１Ｃに示すように、基板１００全面にソース／ドレイン電極用金属膜１３０Ａを形成した後、電界を印加して非晶質シリコン層を結晶化して半導体層１２０を形成する。
【００２０】
上記ソース／ドレイン電極用金属膜１３０Ａは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏａｌｌｏｙ）、アルミニウム合金（Ａｌａｌｌｏｙ）、及び銅合金（Ｃｕａｌｌｏｙ）のうちから選択されるいずれか１つを用いて形成することができる。
【００２１】
そして、上記ソース／ドレイン電極用金属膜１３０Ａは、一般に上記ソース／ドレイン電極１３０ａ、１３０ｂを形成するための厚さに形成すればよく、より好ましくは５０〜３００ｎｍに形成することができる。その理由として、５０ｎｍよりも薄く形成した場合は、ソース／ドレイン電極用金属膜１３０Ａが不均一に形成されて熱伝導が不均一となるため、結晶化が不均一となり、また、パターニングを行いソース／ドレイン電極に形成する際には、３００ｎｍ以下の厚さが電極の役割として無理もなく、薄膜素子としての適当な厚さであるからである。
【００２２】
このとき、上記結晶化を好適に進行させるためには、約１００〜１００００Ｖ／ｃｍの電界を、１μｓ〜１ｓｅｃの間加える。その理由として、１００Ｖ以下の電界ではジュール熱が結晶化の進行に不十分であり、１００００Ｖ以上の電界では局所的にアークが発生するからである。また、電界を加える時間が１μｓ以下では不十分なジュール熱により結晶化の進行が困難であり、電界を加える時間が１ｓｅｃ以上では基板が曲がったり熱伝導により端部に結晶化不良が発生したりして、素子に悪影響を与えるからである。
【００２３】
次いで、図１Ｄに示すように、上記ソース／ドレイン電極用金属膜１３０Ａをパターニングしてソース／ドレイン電極１３０ａ、１３０ｂを形成する。このとき、上記ソース／ドレイン電極１３０ａ、１３０ｂは、半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに重複するようにパターニングされる。
【００２４】
続いて、図１Ｅに示すように、上記基板１００の全面にゲート絶縁膜１４０が形成される。上記ゲート絶縁膜１４０は、シリコン酸化膜、シリコン窒化膜またはそれらの二重層とすることができる。
【００２５】
その後、図１Ｆに示すように、上記ゲート絶縁膜１４０上に上記半導体層１２０に対応するようにゲート電極１５０を形成する。
【００２６】
上記ゲート電極１５０は、上記ソース／ドレイン電極１３０ａ、１３０ｂに重複しないように、半導体層１２０のチャンネル領域１２０ｃに形成される。上記ゲート電極１５０は、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層に形成することができる。
【００２７】
続いて、基板１００全面に保護膜１６０を形成して、本実施形態による薄膜トランジスタを完成させる。
【００２８】
図２Ａ及び図２Ｂは、上記本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図であり、ここでは、上記に説明した薄膜トランジスタも含む例として説明する。
【００２９】
図２Ａに示すように、上記の本発明の図１Ａ〜図１Ｆの実施形態に係る薄膜トランジスタを含み、上記基板１００全面に平坦化膜１７０を形成する。上記平坦化膜１７０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスの中から選択されるいずれか１つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾサイクロブチン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ  ｓｅｒｉｅｓ  ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）の中から選択されるいずれか１つを用いて形成することができる。また上記無機膜と上記有機膜の積層構造に形成することもできる。
【００３０】
次に、上記ゲート絶縁膜１４０、保護膜１６０及び平坦化膜１７０をエッチングしてビアホールａを形成し、上記ソース／ドレイン電極１３０ａ、１３０ｂの一部を露出させる。
【００３１】
続いて、上記ビアホールａを介して上記ソース／ドレイン電極１３０ａ、１３０ｂの中からいずれか１つと接続する第１電極１８０を形成する。上記第１電極１８０は、アノードまたはカソードに形成することができる。上記第１電極１８０がアノードの場合、上記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯの中からいずれか１つからなる透明導電膜を用いて形成することができ、カソードの場合、上記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはそれらの合金を用いて形成することができる。
【００３２】
続いて、図２Ｂに示すように、上記第１電極１８０上に、上記第１電極１８０の表面の一部を露出させる開口部を有する画素定義膜１８５を形成し、上記露出した第１電極１８０上に発光層を含む有機膜層１９０を形成する。上記有機膜層１９０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数層をさらに含むことができる。続いて、上記有機膜層１９０上に第２電極１９５を形成する。これで本発明の一実施形態による有機電界発光表示装置が完成される。
【００３３】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００３４】
１００    基板
１１０    バッファ層
１２０    半導体層
１２０’    非晶質シリコン層パターン
１２０ａ    ソース領域
１２０ｂ    ドレイン領域
１２０ｃ    チャンネル領域
１３０Ａ    ソース／ドレイン電極用金属膜
【図１Ａ】
2014042044.tif 000003
【図１Ｂ】
2014042044.tif 000004
【図１Ｃ】
2014042044.tif 000005
【図１Ｄ】
2014042044.tif 000006
【図１Ｅ】
2014042044.tif 000007
【図１Ｆ】
2014042044.tif 000008
【図２Ａ】
2014042044.tif 000009
【図２Ｂ】
2014042044.tif 000010