(57)【要約】【目的】高速及び高密度伝送された信号から精度良く情報データに対応したデータ信号を取得することが可能なデータ受信回路及び半導体装置を提供することを目的とする。【構成】受信信号の振幅を増幅した振幅増幅信号を第１ライン上に送出し、この第１ライン上の信号を２値化しこれを受信データ信号として出力するにあたり、上記した受信データ信号に応じて、第１ライン上に電流を吐き出す又は第１ラインから電流を吸い込むことにより振幅増幅信号の波形を制御する。【選択図】図１
2014049945.tif 000002
【特許請求の範囲】
【請求項１】
受信信号の振幅を増幅した振幅増幅信号を第１ライン上に送出する増幅部と、前記第１ライン上の信号を２値化しこれを受信データ信号として出力する出力部と、を含むデータ受信回路であって、
前記受信データ信号に応じて、前記第１ライン上に電流を吐き出す又は前記第１ラインから電流を吸い込むことにより前記振幅増幅信号の波形を制御する波形制御部を含むことを特徴とするデータ受信回路。
【請求項２】
前記波形制御部は、前記受信データ信号が所定閾値より高い場合には前記第１ラインから電流を吸い込む一方、前記受信データ信号が前記所定閾値以下の場合には前記第１ラインに電流を吐き出すことにより前記振幅増幅信号の振幅を抑制させるコンプリメンタリ回路を含むことを特徴とする請求項１記載のデータ受信回路。
【請求項３】
前記波形制御部は、ドレイン端子が前記第１ラインに接続されており且つゲート端子に所定の第１バイアス電圧が印加されている第１ＭＯＳトランジスタと、
前記受信データ信号に応じて前記第１ＭＯＳトランジスタのソース端子に高電圧を供給する第２ＭＯＳトランジスタと、
ドレイン端子が前記第１ラインに接続されており且つゲート端子に所定の第２バイアス電圧が印加されている第３ＭＯＳトランジスタと、
前記受信データ信号に応じて前記第３ＭＯＳトランジスタのソース端子に低電圧を供給する第４ＭＯＳトランジスタと、を有することを特徴とする請求項１又は２記載のデータ受信回路。
【請求項４】
前記波形制御部は、ソース端子に高電圧が供給されており且つゲート端子に所定の第１バイアス電圧が印加されている第１ＭＯＳトランジスタと、
前記受信データ信号に応じて前記第１ＭＯＳトランジスタのドレイン端子の電圧を前記第１ラインに印加する第２ＭＯＳトランジスタと、
ソース端子に低電圧が供給されており且つゲート端子に所定の第２バイアス電圧が印加されている第３ＭＯＳトランジスタと、
前記受信データ信号に応じて前記第３ＭＯＳトランジスタのドレイン端子の電圧を前記第１ラインに印加する第４ＭＯＳトランジスタと、を有することを特徴とする請求項１又は２記載のデータ受信回路。
【請求項５】
前記第１バイアス電圧は前記低電圧であり、前記第２バイアス電圧は前記高電圧であることを特徴とする請求項３又は４記載のデータ受信回路。
【請求項６】
前記波形制御部は、ソース端子に高電圧が供給されており且つゲート端子及びドレイン端子同士が接続されている第１ＭＯＳトランジスタと、
前記受信データ信号に応じて前記第１ＭＯＳトランジスタのドレイン端子の電圧を前記第１ラインに印加する第２ＭＯＳトランジスタと、
ソース端子に低電圧が供給されており且つゲート端子及びドレイン端子同士が接続されている第３ＭＯＳトランジスタと、
前記受信データ信号に応じて前記第３ＭＯＳトランジスタのドレイン端子の電圧を前記第１ラインに印加する第４ＭＯＳトランジスタと、を有することを特徴とする請求項１又は２記載のデータ受信回路。
【請求項７】
前記波形制御部は、前記受信データ信号が所定閾値より高い場合には前記第１ラインに電流を吐き出す一方、前記受信データ信号が前記所定閾値以下の場合には前記第１ラインから電流を吸い込むことにより前記振幅増幅信号の立ち上がりエッジ部及び立ち下がりエッジ部での時間経過に伴うレベル推移を急峻にせしめることを特徴とする請求項１記載のデータ受信回路。
【請求項８】
請求項１〜７のいずれか１に記載のデータ受信回路と、
前記データ受信回路の出力に応じて、表示装置を駆動する制御信号を生成する駆動回路と、を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送ラインを介して受信した受信信号に対して各種信号処理を施すデータ受信回路及びこのデータ受信回路が形成されている半導体装置に関するものである。
【背景技術】
【０００２】
近年、データ伝送の高速及び高密度化が望まれており、かかる要求を満たすデータ伝送方式として差動伝送方式が提案されている。
【０００３】
差動伝送方式では、情報データを互いに極性の異なる一対の差動信号に変換しこれらを平衡伝送ラインを介して伝送する。かかる差動信号を受信するデータ受信回路として、受信した一対の差動信号を差動入力段で取り込み、その差動入力段で取り込まれた信号のレベルをレベル変換段によって論理回路で使用可能なレベルに変換したものをデータ信号として出力するようにしたものが提案されている（例えば特許文献１の図１参照）。このデータ受信回路においては、受信した一対の差動信号（ＩＮ１、ＩＮ２）を差動入力段（Ｍ８０〜Ｍ８４）のトランジスタＭ８１及びＭ８２各々のゲート端子を介して取り込み、両者の差分値を増幅した信号をライン３及び４を介してレベル変換段（Ｍ８５〜Ｍ８８）に供給するようにしている。
【０００４】
しかしながら、データ受信回路内に存在する寄生容量、例えば上記したライン３及び４に寄生する容量成分の影響により、このレシーバ内の信号に遅延又は波形鈍りが生じる場合があり、このような場合には、高速伝送されてきた受信信号から精度良くデータ信号を取得することが困難であった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２４６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本願発明は、上記の如き問題を解消するものであり、高速伝送されてきた受信信号から精度良く情報データに対応したデータ信号を取得することが可能なデータ受信回路及びこのデータ受信回路が形成されている半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るデータ受信回路は、受信信号の振幅を増幅した振幅増幅信号を第１ライン上に送出する増幅部と、前記第１ライン上の信号を２値化しこれを受信データ信号として出力する出力部と、を含むデータ受信回路であって、前記受信データ信号に応じて、前記第１ライン上に電流を吐き出す又は前記第１ラインから電流を吸い込むことにより前記振幅増幅信号の波形を制御する波形制御部を含む。
【０００８】
又、本発明に係る半導体装置は、データ受信回路と、前記データ受信回路の出力に応じて、表示装置を駆動する制御信号を生成する駆動回路とを含む。
【発明の効果】
【０００９】
本発明に係るデータ受信回路は、受信信号の振幅を増幅した振幅増幅信号を第１ライン上に送出し、この第１ライン上の信号を２値化しこれを受信データ信号として出力するにあたり、上記した受信データ信号に応じて、第１ライン上に電流を吐き出す又は第１ラインから電流を吸い込むことにより振幅増幅信号の波形を制御するようにしている。かかる波形制御によって振幅増幅信号の振幅を抑制させる、或いは振幅増幅信号のエッジ部での時間経過に伴うレベル推移を急峻にすることにより、遅延又は波形鈍りが少ない振幅増幅信号が生成される。
【００１０】
よって、本発明によれば、高速伝送されてきた信号から精度良く２値のデータ信号を取得することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係るデータ受信回路１０の一例を示す回路図である。
【図２】波形制御段４の動作を説明する為のタイムチャートである。
【図３】図１に示すデータ受信回路１０の変形例を示す回路図である。
【図４】波形制御段４の変形例を示す回路図である。
【図５】本発明に係るデータ受信回路１０の他の一例を示す回路図である。
【図６】図５に示される波形制御段４の動作を説明する為のタイムチャートである。
【発明を実施するための形態】
【００１２】
図１は、本発明に係るデータ受信回路１０の構成の一例を示す回路図である。
【００１３】
図１において、かかるデータ受信回路１０は、半導体装置としての半導体基板に形成されており、差動増幅段１、レベル変換段２、出力段３及び波形制御段４を含む。データ受信回路１０は、互いに極性の異なる一対の差動信号を平衡伝送ラインＢＬ１及びＢＬ２を夫々介して受信する。尚、かかる一対の差動信号は、送信側（図示せぬ）において、送信すべき情報データに基づいて生成されたものである。この際、平衡伝送ラインＢＬ１及びＢＬ２を夫々介して受信した受信信号としての一対の差動信号ＩＮ及びＩＮＢは、差動増幅段１のｐチャネルＭＯＳ（Metal Oxide Semiconductor）型のトランジスタ１１及び１２各々のゲート端子に夫々供給される。定電流源１３は、電源電圧ＶＣＣに基づき所定の一定電流Ｉａを生成しこれをトランジスタ１１及び１２各々のソース端子に供給する。トランジスタ１１のドレイン端子はｎチャネルＭＯＳ型のトランジスタ１４のドレイン端子及びゲート端子に接続されている。かかるトランジスタ１４のソース端子には接地電圧ＶＳＳが印加されており、そのゲート端子及びドレイン端子は中継ラインＲＬ１を介してレベル変換段２に接続されている。トランジスタ１２のドレイン端子はｎチャネルＭＯＳ型のトランジスタ１５のドレイン端子及びゲート端子に接続されている。かかるトランジスタ１５のソース端子には接地電圧ＶＳＳが印加されており、そのゲート端子及びドレイン端子は中継ラインＲＬ２を介してレベル変換段２に接続されている。
【００１４】
上記した構成により、差動増幅段１は、差動信号ＩＮと差動信号ＩＮＢとのレベル差に対応した信号を増幅した差動信号ＡＮＢを上記した中継ラインＲＬ１を介してレベル変換段２に供給すると共に、この差動信号ＡＮＢの位相を反転させた信号を増幅した差動信号ＡＮを中継ラインＲＬ２を介してレベル変換段２に供給する。
【００１５】
レベル変換段２のｐチャネルＭＯＳ型のトランジスタ２１及び２２各々のソース端子には電源電圧ＶＣＣが印加されており、夫々のゲート端子同士が互いに接続されている。トランジスタ２１のゲート端子及びドレイン端子は、ラインＬＬ１を介してｎチャネルＭＯＳ型のトランジスタ２３のドレイン端子に接続されている。トランジスタ２３のゲート端子には、差動増幅段１から中継ラインＲＬ２を介して供給された差動信号ＡＮが供給されており、そのソース端子には接地電圧ＶＳＳが印加されている。トランジスタ２２のドレイン端子は、ラインＬＬ２を介してｎチャネルＭＯＳ型のトランジスタ２４のドレイン端子に接続されている。トランジスタ２４のゲート端子には差動増幅段１から中継ラインＲＬ１を介して供給された差動信号ＡＮＢが供給されており、そのソース端子には接地電圧ＶＳＳが印加されている。
【００１６】
上記した構成により、レベル変換段２は、上記差動信号ＡＮと差動信号ＡＮＢとの差分に対応した信号の振幅を増幅してこれを接地電圧ＶＳＳ〜電源電圧ＶＣＣの範囲内にレベル変換した信号を振幅増幅信号ＲＮとし、これを上記ラインＬＬ２を介して出力段３及び波形制御段４に夫々供給する。
【００１７】
出力段３は、先ず、レベル変換段２から供給された振幅増幅信号ＲＮを２値化する。すなわち、出力段３は、振幅増幅信号ＲＮの信号レベルがトランジスタの閾値Ｖｔｈより高い場合には高レベルを示す論理レベル１、閾値Ｖｔｈ以下の場合には低レベルを示す論理レベル０に対応した２値信号を生成する。そして、出力段３は、かかる２値信号を所定時間ｔだけ遅延させたものを受信データ信号ＲＤＳとして波形制御段４に供給しつつ出力する。尚、出力段３は、直列に接続されたｎ部（ｎは以上の偶数）のインバータ３１１〜３１ｎからなり、これらインバータ３１１〜３１ｎ各々の素子遅延時間の合計時間が上記所定時間ｔとなる。
【００１８】
波形制御段４は、ｐチャネルＭＯＳ型のトランジスタ４１及び４２と、ｎチャネルＭＯＳ型のトランジスタ４３及び４４と、を含む。トランジスタ４１のドレイン端子は上記ラインＬＬ２に接続されており、そのゲート端子には、このトランジスタ４１が送出するドレイン電流を所定電流に設定する為の固定のバイアス電圧ＶＢ１が供給されている。かかるトランジスタ４１のソース端子はトランジスタ４２のドレイン端子に接続されている。トランジスタ４２のソース端子には電源電圧ＶＣＣが印加されており、そのゲート端子には出力段３から送出された受信データ信号ＲＤＳが供給されている。トランジスタ４３のドレイン端子は上記ラインＬＬ２に接続されており、そのゲート端子には、このトランジスタ４３が送出するドレイン電流を所定電流に設定する為の固定のバイアス電圧ＶＢ２が供給されている。かかるトランジスタ４３のソース端子はトランジスタ４４のドレイン端子に接続されている。トランジスタ４４のソース端子には接地電圧ＶＳＳが印加されており、そのゲート端子には、出力段３から送出された受信データ信号ＲＤＳが供給されている。すなわち、波形制御段４は、受信データ信号ＲＤＳに応じて相補的に動作するトランジスタ４２及び４４からなるコンプリメンタリ回路に、出力電流調整用のトランジスタ４１及び４３が付加されたものである。
【００１９】
上記した構成により、波形制御段４のトランジスタ４２は、受信データ信号ＲＤＳが閾値Ｖｔｈ以下の低レベルであることを示す論理レベル０である場合にオン状態となり、高電圧である電源電圧ＶＣＣに基づく電流をトランジスタ４１を介してラインＬＬ２上に吐き出す。従って、かかる電流によってラインＬＬ２が充電され、その分だけ、ラインＬＬ２の電圧、つまり振幅増幅信号ＲＮの信号レベルが高レベル側にシフトする。一方、受信データ信号ＲＤＳが閾値Ｖｔｈより高レベルであることを示す論理レベル１である場合には、波形制御段４のトランジスタ４４はオン状態となり、ラインＬＬ２側からトランジスタ４３を介して電流を吸い込む。かかる電流の引き抜きによって、ラインＬＬ２の電圧、つまり振幅増幅信号ＲＮの信号レベルが低レベル側にシフトする。
【００２０】
ここで、振幅増幅信号ＲＮの振幅は、図２の区間Ｔ１又はＴ３に示す如くその変化周期が長い場合に最大となり、その変化周期が短い場合には図２の区間Ｔ２に示すように小さくなる。
【００２１】
この間、上記した如き波形制御段４の動作によれば、図２に示すように、振幅増幅信号ＲＮの最小値は、接地電圧ＶＳＳに対して電圧ＶＵだけ高レベル側にシフトし、最大値は、電源電圧ＶＣＣに対して電圧ＶＤだけ低レベル側にシフトする。
【００２２】
要するに、波形制御段４は、受信データ信号ＲＤＳが閾値Ｖｔｈより高い場合にはラインＬＬ２から電流を吸い込む一方、受信データ信号ＲＤＳが閾値Ｖｔｈ以下の場合にはラインＬＬ２に電流を吐き出すことにより、振幅増幅信号ＲＮの振幅を、図２に示すように、振幅（ＶＣＣ−ＶＳＳ）よりも小なる振幅Ｆに抑制させるのである。尚、波形制御段４による振幅低下量は振幅増幅信号ＲＮの振幅が大なるほど大きくなるので、図２の区間Ｔ２に示す如き、振幅増幅信号ＲＮの変化周期が短いが故にその振幅が小さくなる区間では、波形制御段４による振幅低下量は小となる。
【００２３】
従って、波形制御段４によれば、振幅増幅信号ＲＮの立ち上がりエッジ部（又は立ち下がりエッジ部）では、その信号レベルが低レベル側（又は高レベル側）のピーク値から高レベル側（又は低レベル側）のピーク値へ遷移する際の時間が短縮される。これにより、特に、振幅増幅信号ＲＮの変化周期が長い区間（例えばＴ１）が終了し、引き続き振幅増幅信号ＲＮのレベル推移が開始される初動区間において、直ちにその信号レベルを閾値に到らせることが可能となる。
【００２４】
よって、図１に示されるデータ受信回路１０によれば、上記した波形制御段４の動作によって遅延又は波形鈍りが少ない振幅増幅信号ＲＮが生成されるので、高速伝送されてきた受信信号（ＩＮ，ＩＮＢ）から、精度良く２値のデータ信号（ＲＤＳ）を取得することが可能となる。
【００２５】
図３は、図１に示すデータ受信回路１０の変形例を示す回路図である。
【００２６】
尚、図３に示すデータ受信回路１０においては、波形制御段４の内部構成を除く他の構成は図１に示すものと同一である。
【００２７】
図３に示す波形制御段４では、上記した如きバイアス電圧ＶＢ１がゲート端子に供給されているトランジスタ４１のソース端子には電源電圧ＶＣＣが印加されており、そのドレイン端子はトランジスタ４２のソース端子に接続されている。トランジスタ４２のゲート端子には受信データ信号ＲＤＳが供給されており、そのドレイン端子はラインＬＬ２に接続されている。また、上記した如きバイアス電圧ＶＢ２がゲート端子に供給されているトランジスタ４３のソース端子には接地電圧ＶＳＳが印加されており、そのドレイン端子はトランジスタ４４のソース端子に接続されている。トランジスタ４４のゲート端子には受信データ信号ＲＤＳが供給されており、そのドレイン端子はラインＬＬ２に接続されている。
【００２８】
すなわち、図３に示される波形制御段４は、図１において電源電圧ＶＣＣ（接地電圧ＶＳＳ）及びラインＬＬ２間に直列接続されるトランジスタ４２（４４）とトランジスタ４１（４３）との接続位置を互いに入れ替えたものである。この際、波形制御段４自体の動作は、図１に示される構成を採用した場合と同一である。ただし、図３に示す構成では、受信データ信号ＲＤＳに応じてオンオフ制御されるトランジスタ４２（４４）を介さずに、常に電源電圧ＶＣＣ（接地電圧ＶＳＳ）がトランジスタ４１（４３）に供給されるので、トランジスタ４１（４３）の寄生容量が予め充電されることになる。よって、波形制御段４として図３に示す構成を採用した場合には、図１に示す構成を採用した場合よりも振幅増幅信号ＲＮに対する波形鈍りを抑制させることが可能となる。
【００２９】
また、図１又は図３に示される波形制御段４では、ラインＬＬ２に送出又はラインＬＬ２から吸い込む電流を所定電流に設定する為に、そのゲート端子にバイアス電圧ＶＢ１（ＶＢ２）が供給されているトランジスタ４１（４３）を設けるようにしているが、かかる構成に限定されない。
【００３０】
例えば、図３に示す波形制御段４のトランジスタ４１及び４３に代えて、オン状態時に上記した所定電流がソース・ドレイン端子間に流れるように製造された、図４（ａ）に示す如きｐチャネルＭＯＳ型のトランジスタ４１０及びｎチャネルＭＯＳ型のトランジスタ４３０を採用するようにしても良い。
【００３１】
図４（ａ）に示す波形制御段４では、トランジスタ４１０のソース端子には電源電圧ＶＣＣが印加され、そのドレイン端子にはトランジスタ４２のソース端子が接続されている。又、トランジスタ４１０のゲート端子には、このトランジスタ４１０をオン状態固定にする接地電圧ＶＳＳが印加されている。一方、トランジスタ４３０のソース端子には接地電圧ＶＳＳが印加され、そのドレイン端子にはトランジスタ４４のソース端子が接続されている。又、トランジスタ４３０のゲート端子には、このトランジスタ４３０をオン状態固定にする電源電圧ＶＣＣが印加されている。尚、トランジスタ４２及び４４各々のゲート端子には受信データ信号ＲＤＳが供給されており、両者のドレイン端子が共にラインＬＬ２に接続されている。
【００３２】
また、例えば図３に示す波形制御段４のトランジスタ４１及び４３に代えて、ダイオード接続時に上記した所定電流がソース・ドレイン端子間に流れるように製造された、図４（ｂ）に示す如きｐチャネルＭＯＳ型のトランジスタ４１１及びｎチャネルＭＯＳ型のトランジスタ４３１を採用するようにしても良い。
【００３３】
図４（ｂ）に示す波形制御段４では、トランジスタ４１１のソース端子には電源電圧ＶＣＣが印加され、そのドレイン端子及びゲート端子がトランジスタ４２のソース端子に接続されている。一方、トランジスタ４３１のソース端子には接地電圧ＶＳＳが印加され、そのドレイン端子及びゲート端子がトランジスタ４４のソース端子に接続されている。尚、トランジスタ４２及び４４各々のゲート端子には受信データ信号ＲＤＳが供給されており、両者のドレイン端子が共にラインＬＬ２に接続されている。
【００３４】
上記の如く、波形制御段４として図４（ａ）又は図４（ｂ）に示す如き内部構成を採用すれば、図１又は図３に示す構成を採用した場合に必要となるバイアス電圧ＶＢ１及びＶＢ２供給用の配線パターンが不要となる。よって、図１又は図３に示す構成を採用した場合に比してチップ占有面積を縮小化することが可能となる。
【００３５】
尚、上記実施例において波形制御段４は、振幅増幅信号ＲＮに対してその振幅を制限するという波形制御を施すようにしているが、振幅増幅信号ＲＮの立ち上がり（又は立ち下がり）エッジ部を急峻にするという波形制御を施すようにしても良い。
【００３６】
図５は、かかる点に鑑みて為された、本発明に係るデータ受信回路１０の他の構成の一例を示す回路図である。
【００３７】
尚、図５に示すデータ受信回路１０では、受信データ信号ＲＤＳに代えて、出力段３のインバータ３１ｎ−１から送出された信号、つまり受信データ信号ＲＤＳの論理レベルを反転させた反転受信データ信号ＲＤＶを波形制御段４に供給するようにしており、これを除く他の構成は、図３に示すものと同一である。
【００３８】
すなわち、図５に示す構成において波形制御段４は、図６に示す如く、受信データ信号ＲＤＳが論理レベル１を示す場合には所定電流をラインＬＬ２に吐き出す一方、受信データ信号ＲＤＳが論理レベル０を示す場合にはラインＬＬ２から所定電流を吸い込む。
【００３９】
従って、レベル変換段２によって振幅増幅信号ＲＮの立ち上がりエッジ部が生成されている間は、波形制御段４はラインＬＬ２上に電流を吐き出す。よって、この際、レベル変換段２のみならず波形制御段４からもラインＬＬ２に対して電流の送出が為されるので、図６の一点鎖線に示すように、振幅増幅信号ＲＮの立ち上がりエッジ部での時間経過に伴うレベル推移が急峻となる。また、レベル変換段２によって振幅増幅信号ＲＮの立ち下がりエッジ部が生成されている間は、波形制御段４はラインＬＬ２から電流を吸い込む。よって、この際、レベル変換段２のみならず波形制御段４からもラインＬＬ２からの電流引き抜きが為されるので、図６の一点鎖線に示すように、振幅増幅信号ＲＮの立ち下がりエッジ部での時間経過に伴うレベル推移が急峻となる。
【００４０】
よって、図５に示す構成によれば、振幅増幅信号ＲＮの立ち上がり及び立ち下がりエッジ部が急峻となるので、高速伝送されてきた受信信号（ＩＮ，ＩＮＢ）から、精度良く２値のデータ信号（ＲＤＳ）を取得することが可能となる。
【００４１】
尚、上記実施例においては、差動信号ＩＮ及びＩＮＢを受けるトランジスタとして、ｐチャネル型のトランジスタ１１及び１２を用いるようにしているが、これらトランジスタ１１及び１２としてｎチャネル型のＭＯＳトランジスタを用いるようにしても良い。また、トランジスタ１１及び１２の内の一方をｎチャネル型のＭＯＳトランジスタ、他方をｐチャネル型のＭＯＳトランジスタとしても良い。
【００４２】
また、図１又は図３に示す実施例では、波形制御段４のトランジスタ４２及び４４各々のゲート端子に供給する受信データ信号ＲＤＳとして、出力段３のインバータ３１１〜３１ｎの内の最終段のインバータ３１ｎの出力信号を用いているが、インバータ３１１〜３１ｎの内の偶数番目のインバータの出力信号であれば、いずれを用いても良い。
【００４３】
また、図５に示す実施例では、波形制御段４のトランジスタ４２及び４４各々のゲート端子に供給する反転受信データ信号ＲＤＶとして、出力段３のインバータ３１ｎ−１の出力信号を用いているが、インバータ３１１〜３１ｎの内の奇数番目のインバータの出力信号であれば、いずれを用いても良い。
【００４４】
要するに、本発明に係るデータ受信回路（１０）は、受信信号（ＩＮ、ＩＮＢ）の振幅を増幅した振幅増幅信号（ＲＮ）を第１ライン（ＬＬ２）上に送出し、この第１ライン上の信号を２値化しこれを受信データ信号（ＲＤＳ）として出力するにあたり、以下の如く、振幅増幅信号に対して波形制御を施すようにしたものである。すなわち、受信データ信号に応じて、第１ライン上に電流を吐き出す又は第１ラインから電流を吸い込むことにより、振幅増幅信号の振幅を抑制する、或いは振幅増幅信号のエッジ部での時間経過に伴うレベル推移を急峻にするという波形制御を振幅増幅信号に対して施すのである。これにより、遅延又は波形鈍りが少ない振幅増幅信号が生成されるので、高速伝送されてきた受信信号からでも精度良く２値のデータ信号を取得することが可能となる。
【００４５】
なお、本発明に係るデータ受信回路は、例えばデータ受信回路の出力に応じて表示装置の駆動を制御する信号を生成する駆動回路を有する半導体装置等に用いることが可能である。
【符号の説明】
【００４６】
１          差動増幅段
２          レベル変換段
３          出力段
４          波形制御段  
【図１】
2014049945.tif 000003
【図２】
2014049945.tif 000004
【図３】
2014049945.tif 000005
【図４】
2014049945.tif 000006
【図５】
2014049945.tif 000007
【図６】
2014049945.tif 000008