(57)【要約】【課題】  絶縁ゲート部を利用してノーマリオフを実現するヘテロ接合を有する半導体装置において、低いチャネル抵抗を実現可能な技術を提供すること。【解決手段】  ＨＦＥＴ１は、電子走行層１４、電子供給層１５、ドレイン電極２２、ソース電極２８、及び電子供給層１５を貫通して電子走行層１４の所定深さに達するトレンチ内に設けられている絶縁ゲート部２５を備えている。絶縁ゲート部２５は、ゲート幅方向に伸びるメイン部分２５Ａｍと、ゲート長方向に沿ってメイン部分２５Ａｍから突出する突出部分２５Ｂｄ，２５Ｂｓと、を有している。【選択図】  図５
2014192168.tif 000002
【特許請求の範囲】
【請求項１】
半導体の電子走行層と、
前記電子走行層上に設けられており、前記電子走行層とヘテロ接合する半導体の電子供給層と、
前記電子走行層に形成される２次元電子ガス層に接続するドレイン電極と、
前記ドレイン電極から離れており、前記２次元電子ガス層に接続するソース電極と、
前記ドレイン電極と前記ソース電極の間に配置されており、前記電子供給層を貫通して前記電子走行層の所定深さに達するトレンチ内に設けられている絶縁ゲート部と、を備えており、
前記絶縁ゲート部は、前記ドレイン電極と前記ソース電極を結ぶ第１方向に直交する第２方向に沿って伸びるメイン部分と、前記第１方向に沿って前記メイン部分から突出する突出部分と、を有している半導体装置。
【請求項２】
前記突出部分は、前記メイン部分よりも深い請求項１に記載の半導体装置。
【請求項３】
前記突出部分は、前記第１方向に平行な側面を有する請求項１又は２に記載の半導体装置。
【請求項４】
前記突出部分は、前記メイン部分よりも前記ドレイン電極側に突出する第１突出部分と、前記メインよりも前記ソース電極側に突出する第２突出部分と、を含む請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１突出部分の前記第１方向に平行な側面と前記第２突出部分の前記第１方向に平行な側面が、同一面内に位置している請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、ヘテロ接合を有する半導体装置に関する。
【背景技術】
【０００２】
ヘテロ接合近傍に形成される２次元電子ガス層を利用する半導体装置が開発されており、その一例が特許文献１に開示されている。図１０に、特許文献１に開示される半導体装置を例示する。半導体装置１００は、窒化ガリウム（ＧａＮ）の電子走行層１１４及び窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層１１５を備えている。電子走行層１１４と電子供給層１１５がヘテロ接合を構成しており、２次元電子ガス層（２ＤＥＧ）が電子走行層１１４に形成される。半導体装置１００はさらに、ドレイン電極１２２、絶縁ゲート部１２５、及びソース電極１２８を備えている。絶縁ゲート部１２５は、ゲート絶縁膜１２４とゲート電極１２６を有しており、電子供給層１１５を貫通して電子走行層１１４の所定深さに達するトレンチ内に設けられている。絶縁ゲート部１２５は、ドレイン電極１２２とソース電極１２８の間で２次元電子ガス層（２ＤＥＧ）を分断する。このため、半導体装置１００のオンとオフは、絶縁ゲート部１２５の電界効果で形成されるチャネル（ＣＨ）で制御可能となるので、ノーマリオフで動作することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５５１１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置１００では、２次元電子ガス層（２ＤＥＧ）を介して水平方向に流れる電流が、絶縁ゲート部１２５の底面に形成されるチャネル（ＣＨ）を介して絶縁ゲート部１２５の底面側を迂回して流れる。図１１に示されるように、絶縁ゲート部１２５の底面側を迂回して流れるときのチャネル抵抗は、絶縁ゲート部１２５の底面に形成されるチャネル（ＣＨ）の抵抗Ｒａと絶縁ゲート部１２５のコーナー部に形成されるチャネル（ＣＨ）の抵抗Ｒｂの合計となる。本発明者らの検討によると、絶縁ゲート部１２５のチャネル抵抗については、絶縁ゲート部１２５のコーナー部のチャネル抵抗Ｒｂの占める割合が大きいことが分かってきた。本発明者らの検討によると、絶縁ゲート部１２５の底面側を迂回して流れる電流の電流経路が絶縁ゲート１２５部のコーナー部において急激に屈曲するので、チャネル抵抗Ｒｂが増加すると考えられる。
【０００５】
本明細書では、絶縁ゲート部を利用してノーマリオフが実現されるヘテロ接合を有する半導体装置において、低いチャネル抵抗を実現可能な技術を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本明細書で開示される半導体装置の一実施形態は、半導体の電子走行層、電子走行層上に設けられているとともに電子走行層とヘテロ接合する半導体の電子供給層、電子走行層に形成される２次元電子ガス層に接続するドレイン電極、ドレイン電極から離れているとともに２次元電子ガス層に接続するソース電極、及び絶縁ゲート部を備えている。絶縁ゲート部は、ドレイン電極とソース電極の間に配置されており、電子供給層を貫通して電子走行層の所定深さに達するトレンチ内に設けられている。絶縁ゲート部は、ドレイン電極とソース電極を結ぶ第１方向に直交する第２方向に沿って伸びるメイン部分、及び第１方向に沿ってメイン部分から突出する突出部分を有している。
【０００７】
上記形態の半導体装置では、突出部分の側面に形成されるチャネルによって、メイン部分のコーナー部における電流経路が滑らかになり、メイン部分のコーナー部の抵抗増加が抑えられ、チャネル抵抗の増加が抑えられる。
【図面の簡単な説明】
【０００８】
【図１】ＨＦＥＴ１の絶縁ゲートの突出部分が含まれない範囲に対応した要部縦断面図であり、図３のI-I線に対応した断面図を模式的に示す。
【図２】ＨＦＥＴ１の絶縁ゲートの突出部分が含まれる範囲に対応した要部縦断面図であり、図３のII-II線に対応した断面図を模式的に示す。
【図３】ＨＦＥＴ１の要部横断面図であり、図１及び図２のIII-III線に対応した断面図を模式的に示す。
【図４】ＨＦＥＴ１の変形例の要部横断面図を模式的に示す。
【図５】ＨＦＥＴ１に形成される２次元電子ガス層（２ＤＥＧ）とチャネル（ＣＨ）を介して流れる電流の様子を示す。
【図６】ＨＦＥＴ２に形成される２次元電子ガス層（２ＤＥＧ）とチャネル（ＣＨ）を介して流れる電流の様子を示す。
【図７】ＨＦＥＴ３に形成される２次元電子ガス層（２ＤＥＧ）とチャネル（ＣＨ）を介して流れる電流の様子を示す。
【図８】ＨＦＥＴ１の製造方法の製造工程時の要部断面図を模式的に示す。
【図９】ＨＦＥＴ１の製造方法の製造工程時の要部断面図を模式的に示す。
【図１０】従来の半導体装置の要部断面図を模式的に示す。
【図１１】従来の半導体装置の絶縁ゲート部のコーナー部近傍を流れる電流経路を示す。
【発明を実施するための形態】
【０００９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）本明細書で開示される半導体装置の一実施形態は、半導体の電子走行層、半導体の電子供給層、ドレイン電極、ソース電極、及び絶縁ゲート部を備えていてもよい。電子走行層及び電子供給層の半導体の材料は、特に限定されるものではない。電子供給層は、電子走行層上に設けられており、電子走行層とヘテロ接合してもよい。ドレイン電極は、電子走行層に形成される２次元電子ガス層に接続してもよい。ソース電極は、ドレイン電極から離れており、２次元電子ガス層に接続してもよい。絶縁ゲート部は、ドレイン電極とソース電極の間に配置されており、電子供給層を貫通して電子走行層の所定深さに達するトレンチ内に設けられていてもよい。絶縁ゲート部は、ドレイン電極とソース電極を結ぶ第１方向に直交する第２方向に沿って伸びるメイン部分、及び第１方向に沿ってメイン部分から突出する突出部分を有していてもよい。突出部分は、ドレイン側で突出するように構成されてもよいし、ソース側で突出するように構成されてもよいし、ドレイン側で突出するものとソース側で突出するものが混在するように構成されてもよい。突出部分の深さは、メイン部分の深さ以上であるのが望ましい。
（第２特徴）突出部分は、メイン部分よりも深くてもよい。この半導体装置によると、絶縁ゲート部のコーナー部の抵抗増加をさらに抑えることができる。
（第３特徴）突出部分は、第１方向に平行な側面を有していてもよい。この側面に形成されるチャネルを介して電流が流れると、メイン部分の底面側を迂回して流れる電流の電流経路が滑らかになり、メイン部分のコーナー部の抵抗増加が抑えられ、チャネル抵抗の増加が抑えられる。
（第４特徴）突出部分は、メイン部分よりもドレイン電極側に突出する第１突出部分と、メイン部分よりもソース電極側に突出する第２突出部分を含んでいてもよい。この半導体装置によると、ドレイン側及びソース側の双方のコーナー部の抵抗増加を抑えることができる。
（第５特徴）第４特徴において、第１突出部分の第１方向に平行な側面と第２突出部分の第１方向に平行な側面が、同一面内に位置していてもよい。ドレイン電極とソース電極の間の電流経路が最短となり、低いチャネル抵抗が実現される。
（第６特徴）電子走行層及び電子供給層の半導体は、窒化物半導体であってもよい。
【実施例１】
【００１０】
図１〜図３に示されるように、ヘテロ接合電界効果トランジスタ１（以下、ＨＦＥＴ１という）は、裏面電極１１、基板１２、バッファ層１３、電子走行層１４、電子供給層１５及びキャップ層１６を備えている。
【００１１】
裏面電極１１は、基板１２の裏面に電気的に接続されている。裏面電極１１は、接地電位に固定されており、ＨＦＥＴ１の電位を安定させる。基板１２は、その表面に窒化物半導体を形成することが可能な材料であり、一例では、シリコン、サファイア、炭化珪素が用いられる。バッファ層１３は、基板１２の表面に接触して設けられており、基板１２と電子走行層１４の間の格子不整合を緩和するための層である。電子走行層１４は、バッファ層１３の表面に接触して設けられており、その材料がノンドープの窒化ガリウム（ＧａＮ）の単結晶である。電子供給層１５は、電子走行層１４の表面に接触して設けられており、その材料がノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）の単結晶である。一例では、電子供給層１５のアルミニウムの組成比が約１０〜３０％であり、その厚みが約１０〜３０ｎｍである。電子走行層１４と電子供給層１５は、ヘテロ接合を構成している。キャップ層１６は、電子供給層１５の表面に接触して設けられており、その材料がノンドープの窒化ガリウム（ＧａＮ）の単結晶である。一例では、キャップ層１６の厚みは、約２〜５ｎｍである。キャップ層１６は、コラプス現象を抑えるために設けられており、電荷が電子供給層１５及び／又は電子走行層１４に蓄積するのを抑制する。
【００１２】
ＨＦＥＴ１はさらに、ドレイン電極２２、絶縁ゲート部２５及びソース電極２８を備えている。
【００１３】
ドレイン電極２２は、キャップ層１６に接触しており、その材料がチタン（Ｔｉ）とアルミニウム（Ａｌ）を積層したものである。ドレイン電極２２は、電子走行層１４に形成される２次元電子ガス層の一部にオーミック接続している。ソース電極２８も同様に、キャップ層１６に接触しており、その材料がチタン（Ｔｉ）とアルミニウム（Ａｌ）を積層したものである。ソース電極２８も、電子走行層１４に形成される２次元電子ガス層の一部にオーミック接続している。
【００１４】
絶縁ゲート部２５は、ドレイン電極２２とソース電極２８の間に配置されており、キャップ層１６と電子供給層１５を貫通して電子走行層１４の所定深さにまで達するトレンチ内に設けられている。絶縁ゲート部２５は、ゲート絶縁膜２４、及びゲート絶縁膜２４で被覆されているゲート電極２６を有する。
【００１５】
図３に示されるように、絶縁ゲート部２５は、メイン部分２５Ａｍと複数の突出部分２５Ｂｄ，２５Ｂｓを有している。メイン部分２５Ａｍは、ドレイン電極２２とソース電極２８を結ぶ方向（紙面左右方向であり、以下、「ゲート長方向」という）に直交する方向（紙面上下方向であり、以下、「ゲート幅方向」という）に沿って伸びている。突出部分２５Ｂｄ，２５Ｂｓは、ゲート長方向に沿ってメイン部分２５Ａｍから突出している。突出部分２５Ｂｄ，２５Ｂｓは、ドレイン側に突出する第１突出部分２５Ｂｄ、及びソース側に突出する第２突出部分２５Ｂｓを有している。この例では、第１突出部分２５Ｂｄと第２突出部分２５Ｂｓが、ゲート長方向に沿って対向する位置関係に配置されている。このため、絶縁ゲート部２５では、突出部分２５Ｂｄ，２５Ｂｓが設けられていない範囲（以下、第１範囲２５Ａという）のゲート長が第１長さＬ１であり、突出部分２５Ｂが設けられている範囲（以下、第２範囲２５Ｂという）のゲート長が第１長さＬ１よりも長い第２長さＬ２である。換言すれば、絶縁ゲート部２５は、ゲート幅方向に沿って観測したときに、ゲート長が第１長さＬ１となる第１範囲２５Ａと第２長さＬ２となる第２範囲２５Ｂが交互に繰返された形態を有している。なお、図４に示されるように、ゲート幅方向に沿って観測したときに、第１突出部分２５Ｂｄと第２突出部分２５Ｂｓが交互に繰り返して配置される構成であってもよい。この変形例では、絶縁ゲート部２５のゲート長が、ゲート幅方向に沿って一定となる。ここで、ゲート長方向が特許請求の範囲の第１方向に対応し、ゲート幅方向が特許請求の範囲の第２方向に対応する。
【００１６】
図３に示されるように、第１突出部分２５Ｂｄは、ゲート長方向と平行な一対の側面２５ａを有している。第２突出部分２５Ｂｓも、ゲート長方向と平行な一対の側面２５ｂを有している。第１突出部分２５Ｂｄの側面２５ａと第２突出部分２５Ｂｓの側面２５ｂは、ゲート長方向と平行な面内に位置している。この点は、図４の例も同様である。
【００１７】
図１に示されるように、絶縁ゲート２５のメイン部分２５Ａｍは、キャップ層１６の表面から深さが第１深さＤ１である。図２に示されるように、絶縁ゲート部２５の突出部分２５Ｂｄ，２５Ｂｓは、キャップ層１６の表面からの深さが第１深さＤ１よりも深い第２深さＤ２である。このように、突出部分２５Ｂｄ，２５Ｂｓは、メイン部分２５Ａｍよりも深く形成されている。
【００１８】
次に、図５を参照して、ＨＦＥＴ１の動作を説明する。図５は、絶縁ゲート部２５の第１範囲２５Ａに対応した断面（図１に相当する）である。図中の二点破線で示されるのは、絶縁ゲート部２５の突出部分２５Ｂｄ，２５Ｂｓの位置を示す。
【００１９】
ドレイン電極２２に正電圧が印加され、ソース電極２８に接地電圧が印加され、絶縁ゲート部２５のゲート電極２６に接地電圧が印加される状態では、絶縁ゲート部２５の底面に接する電子走行層１４にチャネル（ＣＨ）が形成されない。このため、絶縁ゲート部２５のゲート電極２６に接地電圧が印加される状態では、絶縁ゲート部２５に対してドレイン側の２次元電子ガス層（２ＤＥＧ）とソース側の２次元電子ガス層（２ＤＥＧ）が遮断され、ＨＦＥＴ１はオフとなる。このように、ＨＦＥＴ１は、ノーマリオフで動作する。
【００２０】
絶縁ゲート部２５のゲート電極２６に所定の正電圧が印加されると、絶縁ゲート部２５の底面に接する電子走行層１４が反転し、チャネル（ＣＨ）が形成される。このため、絶縁ゲート部２５のゲート電極２６に所定の正電圧が印加される状態では、絶縁ゲート部２５に対してドレイン側の２次元電子ガス層（２ＤＥＧ）とソース側の２次元電子ガス層（２ＤＥＧ）がチャネル（ＣＨ）を介して連続するので、ＨＦＥＴ１はオンとなる。
【００２１】
ＨＦＥＴ１では、絶縁ゲート部２５のメイン部分２５Ａｍのドレイン側において、ゲート幅方向に沿って観測したときに、絶縁ゲート部２５の第１突出部分２５Ｂｄの側面２５ａが隣接して配置されている。ゲート電極２６に所定の正電圧が印加されると、この第１突出部分２５Ｂｄの側面２５ａも反転し、チャネル（ＣＨ）が形成される。このため、ドレイン側の２次元電子ガス層（２ＤＥＧ）とメイン部分２５Ａｍの底面に形成されるチャネル（ＣＨ）の間には、斜め方向の電流経路が提供される。同様に、絶縁ゲート部２５のメイン部分２５Ａｍのソース側において、ゲート幅方向に沿って観測したときに、絶縁ゲート部２５の第２突出部分２５Ｂｓの側面２５ｂが隣接して配置されている。ゲート電極２６に所定の正電圧が印加されると、この第２突出部分２５Ｂｓの側面２５ｂも反転し、チャネル（ＣＨ）が形成される。このため、ソース側の２次元電子ガス層（２ＤＥＧ）とメイン部分２５Ａｍの底面に形成されるチャネル（ＣＨ）の間には、斜め方向の電流経路が提供される。
【００２２】
ＨＦＥＴ１の絶縁ゲート部２５は、電子走行層１４の所定深さに達するように設けられているので、２次元電子ガス層（２ＤＥＧ）を介して水平方向に流れる電流は、絶縁ゲート部２５の底面側を迂回して流れなければならない。例えば、突出部分２５Ｂｄ，２５ｓが設けられていない場合、電流が絶縁ゲート部２５の底面側を迂回して流れるときに、絶縁ゲート部２５のコーナー部において電流経路が急激に屈曲する。ＨＦＥＴ１では、突出部分２５Ｂｄ，２５Ｂｓによって斜め方向の電流経路が形成されるので、メイン部分２５Ａｍのコーナー部における電流経路の急激な屈曲が緩和され、絶縁ゲート部２５のチャネル抵抗の増加を抑えることができる。
【００２３】
さらに、ＨＦＥＴ１では、突出部分２５Ｂｄ，２５Ｂｓがメイン部分２５Ａｍよりも深く形成されている。例えば、突出部分２５Ｂｄ，２５Ｂｓが設けられていない場合、絶縁ゲート部２５のコーナー部においてゲート絶縁膜２４の膜厚が厚いので、形成されるチャネルの電子密度が薄くなり、抵抗が増加すると考えられる。一方、メイン部分２５Ａｍよりも深い突出部分２５Ｂｄ，２５Ｂｓが設けられていると、メイン部分２５Ａｍのコーナー部において、電流経路を深さ方向に広げることができるので、コーナー部の抵抗増加を抑えることができる。
【００２４】
特に、図５に示されるように、ＨＦＥＴ１では、絶縁ゲート部２５の第１突出部分２５Ｂｄの一部がメイン部分２５Ａｍの底面の一部を覆うように、メイン部分２５Ａｍの底面の一部から下方に突出する第１底面突出部分２５Ｃｄが形成されている。第１底面突出部分２５Ｃｄは、第１突出部分２５Ｂｄに隣接して形成されており、メイン部分２５Ａｍのドレイン側のゲート絶縁膜２４よりもソース側にまで伸びている。また、第１底面突出部分２５Ｃｄは、ゲート幅方向の端部側面が第１突出部分２５Ｂｄの側面２５ａと同一面内に位置する。このような形態であると、絶縁ゲート部２５のコーナー部のゲート絶縁膜２４の膜厚が厚くなる箇所に対して、第１底面突出部分２５Ｃｄの側面からの電界効果によってチャネルを形成することができるので、絶縁ゲート部２５のコーナー部の抵抗増加が顕著に抑えられる。同様に、ＨＦＥＴ１では、絶縁ゲート部２５の第２突出部分２５Ｂｓの一部がメイン部分２５Ａｍの底面の一部を覆うように、メイン部分２５Ａｍの底面の一部から下方に突出する第２底面突出部分２５Ｃｓが形成されている。第２底面突出部分２５Ｃｓは、第２突出部分２５Ｂｓに隣接して形成されており、メイン部分２５Ａｍのソース側のゲート絶縁膜２４よりもドレイン側にまで伸びている。また、第２底面突出部分２５Ｃｓは、ゲート幅方向の端部側面が第２突出部分２５Ｂｓの側面２５ｂと同一面内に位置する。このような形態であると、絶縁ゲート部２５のコーナー部のゲート絶縁膜２４の膜厚が厚くなる箇所に対して、第２底面突出部分２５Ｃｓの側面からの電界効果によってチャネルを形成することができるので、絶縁ゲート部２５のコーナー部の抵抗増加が顕著に抑えられる。
【００２５】
また、ＨＦＥＴ１では、第１突出部分２５Ｂｄの側面２５ａと第２突出部分２５Ｂｓの側面２５ｂが、ゲート長方向と平行な面内に位置している。このような形態であると、ドレイン電極２２とソース電極２８の間の電流経路が最短となり、低いチャネル抵抗が実現される。
【００２６】
（第１変形例）
図６に示される第１変形例のＨＦＥＴ２では、絶縁ゲート部２５のメイン部分２５Ａｍの下方に形成される底面突出部分２５Ｃｄ，２５Ｃｓが、ドレイン側とソース側の間を亘って設けられている。このような場合でも、メイン部分２５Ａｍのコーナー部において、斜め方向の電流経路が形成されるので、絶縁ゲート部２５のコーナー部の抵抗増加が抑えられる。さらに、絶縁ゲート部２５のコーナー部のゲート絶縁膜２４の膜厚が厚くなる箇所に対して、底面突出部分２５Ｃｄ，２５Ｃｓからの電界効果によってチャネルを形成することができるので、絶縁ゲート部２５のコーナー部の抵抗増加が顕著に抑えられる。
【００２７】
（第２変形例）
図７に示される第２変形例のＨＦＥＴ３では、絶縁ゲート部２５の突出部分２５Ｂｄ，２５Ｂｓがメイン部分２５Ａｍと同一深さで形成されている。このような場合でも、メイン部分２５Ａｍのコーナー部において、斜め方向の電流経路が形成されるので、絶縁ゲート部２５のコーナー部の抵抗増加が抑えられる。
【００２８】
（ＨＦＥＴ１の製造方法）
図８及び図９を参照し、ＨＦＥＴ１の絶縁ゲート部２５を形成する工程を説明する。ここでは、図示左側には絶縁ゲート部２５の第１範囲２５Ａに対応した断面（図１に相当する）を示し、図示右側には絶縁ゲート部２５の第２範囲２５Ｂ（図２に相当する）に対応した断面を示す。
【００２９】
まず、図８に示されるように、基板１２、バッファ層１３、電子走行層１４、電子供給層１５及びキャップ層１６が積層した積層体を準備する。この積層体は、ＭＯＣＶＤ技術を利用して、基板１２上に結晶成長させることで形成することができる。次に、キャップ層１６の表面にマスク層４２をパターニングした後に、ＲＩＥ技術を利用して、キャップ層１６と電子供給層１５を貫通して電子走行層１４の所定深さに達する第１トレンチ４２ａを形成する。第１トレンチ４２ａは、絶縁ゲート部２５の第１範囲２５Ａにおいて概ね第１長さＬ１となるように形成されており、絶縁ゲート部２５の第２範囲２５Ｂにおいて概ね第２長さＬ２となるように形成されている。また、第１トレンチ４２ａは、深さＤ１となるように形成されている。マスク層４２は、第１トレンチ４２ａを形成後に除去される。
【００３０】
次に、図９に示されるように、キャップ層１６の表面及び第１トレンチ４２ａの内壁の一部にマスク層４４をパターニングした後に、ＲＩＥ技術を利用して、第２トレンチ４４ａを形成する。第２トレンチ４４ａは、絶縁ゲート部２５の第２範囲２５Ｂにおいて選択的に形成されており、突出部分２５Ｂｄ，２５Ｂｓに概ね対応した位置に形成される。また、第２トレンチ４４ａは、深さＤ２となるように形成されている。マスク層４４は、第２トレンチ４４ａを形成後に除去される。このように、第１トレンチ４２ａ内に第２トレンチ４４ａを形成することによって、メイン部分２５Ａｍと突出部分２５Ｂｄ，２５Ｂｓに対応したパターンのトレンチを形成することができる。
【００３１】
次に、ＣＶＤ技術を利用して絶縁ゲート部２５を形成した後に、スパッタ技術を利用して裏面電極１１、ドレイン電極２２、及びソース電極２８を形成し、ＨＦＥＴ１が完成する。
【００３２】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３３】
１１：裏面電極
１２：基板
１３：バッファ層
１４：電子走行層
１５：電子供給層
１６：キャップ層
２２：ドレイン電極
２４：ゲート絶縁膜
２５：絶縁ゲート部
２６：ゲート電極
２８：ソース電極
２５Ａ：第１範囲
２５Ｂ：第２範囲
２５Ａｍ：メイン部分
２５Ｂｄ：第１突出部分
２５Ｂｓ：第２突出部分
【図１】
2014192168.tif 000003
【図２】
2014192168.tif 000004
【図３】
2014192168.tif 000005
【図４】
2014192168.tif 000006
【図５】
2014192168.tif 000007
【図６】
2014192168.tif 000008
【図７】
2014192168.tif 000009
【図８】
2014192168.tif 000010
【図９】
2014192168.tif 000011
【図１０】
2014192168.tif 000012
【図１１】
2014192168.tif 000013