(57)【要約】【課題】Ｇｅを主成分とする半導体領域と絶縁膜との界面に、Ｓｒ若しくはＢａの非金属Ｇｅ化合物層を簡便に形成することができ、半導体装置の製造コストの低減及び電気的特性の向上をはかる。【解決手段】半導体装置の製造方法であって、Ｇｅを主成分とする半導体領域１１上にＳｒ又はＢａを含む酸化膜１２を形成する工程と、酸化膜１２上に金属膜１３を形成する工程と、熱処理を施すことにより、金属膜１３を酸化膜１２中の酸素で酸化させて金属酸化膜２３を形成すると共に、酸化膜１２を還元させてＳｒ膜２３又はＢａ膜を形成する工程と、Ｓｒ膜２３又はＢａ膜と半導体領域１１とを反応させて非金属化合物層３２を形成する工程と、金属酸化膜２３上にゲート電極１５を形成する工程と、を含む。【選択図】図１
2014192382.tif 000002
【特許請求の範囲】
【請求項１】
Ｇｅを主成分とする半導体領域上に、Ｓｒ又はＢａを含む酸化膜を形成する工程と、
前記酸化膜上に金属膜を形成する工程と、
前記金属膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてＳｒ膜又はＢａ膜を形成する工程と、
前記Ｓｒ膜又はＢａ膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、
前記金属酸化膜上にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
Ｇｅを主成分とする半導体領域上に、Ｓｒ又はＢａを含む酸化膜を形成する工程と、
前記酸化膜上に金属膜を形成する工程と、
前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、
前記保護絶縁膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてＳｒ膜又はＢａ膜を形成する工程と、
前記Ｓｒ膜又はＢａ膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、
前記保護絶縁膜上に、又は前記保護絶縁膜を除去した後で前記金属酸化膜上にゲート電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
Ｇｅを主成分とする半導体領域上に、Ｓｒ又はＢａを含む酸化膜を形成する工程と、
前記酸化膜上に金属膜を形成する工程と、
前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、
前記保護絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてＳｒ膜又はＢａ膜を形成する工程と、
前記Ｓｒ膜又はＢａ膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記金属膜の酸化と、前記Ｓｒ膜又はＢａ膜と前記半導体領域との化合物化と、を同時に行うことを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項５】
前記金属膜の酸化及び前記酸化膜の還元における熱処理を、５００℃から７００℃の範囲で行うことを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項６】
前記金属膜としてＨｆを用いたことを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
【請求項７】
前記保護絶縁膜としてＡｌ2Ｏ3 又はＨｆＯ2 を用いたことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｇｅを主成分とする半導体領域上にＳｒ又はＢａとの非金属化合物層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
Ｇｅ−ＭＩＳ（Metal Insulator Semiconductor）デバイスの技術的課題の１つとして、絶縁体／Ｇｅ基板間の界面の熱的不安定性が挙げられる。特に、界面から還元性ガスＧｅＯが脱ガスすることが問題である。この脱ガスに伴い、界面特性の劣化、更には移動度の低下が懸念されている。
【０００３】
解決方法の一つとしては、界面Ｇｅ酸化物にＮやＺｒを混ぜることで界面の熱安定性が増し、脱ガスを抑制できることが報告されている（非特許文献１参照）。しかしながら、この方法はＧｅ酸化物の影響で界面特性が悪く、移動度も低かった。
【０００４】
別の解決方法として、絶縁膜／Ｇｅ界面に熱不安定なＧｅ酸化物を形成しない方法も検討されている。例えば、プラズマ窒化によってＧｅ3Ｎ4 を形成する方法（非特許文献２参照）やＳｉキャップ層をＧｅ基板上に形成する方法（非特許文献１参照）により、界面Ｇｅ酸化物層形成を抑制する方法が検討されている。
【０００５】
しかし、プラズマ窒化は、フレッシュな反応界面を形成でき界面特性の向上が期待される反面、窒素が界面へ導入されることに伴い移動度の劣化が懸念される。Ｓｉキャップ層の形成は、Ｓｉ／Ｇｅ界面の格子乗数ミスマッチによって生じる結晶欠陥に伴う移動度の劣化、絶縁膜／Ｓｉ界面へのＧｅ拡散及びそれに伴うＧｅ酸化物界面層の形成や、絶縁膜／基板界面特性の劣化等が懸念される。
【０００６】
一方、非酸化物かつ非金属であるストロンチウム・ゲルマニウム化合物（ＳｒＧｅｘ）はＭＩＳデバイスにおける絶縁膜／Ｇｅ界面の界面層として良好に機能することが報告されている（特許文献１参照）。しかし、デバイス作製においては、大気中での反応性が高い金属Ｓｒを用いるため基本的に超高真空を必要とし、素子作製に時間がかかる。このため、簡便なデバイス作製プロセスが望まれていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−６７９２９号公報
【非特許文献】
【０００８】
【非特許文献１】Kamata, Y., Materials Today (2008) 11, 30
【非特許文献２】Takagi, S., et al., Microelectron. Eng. (2007) 84, 2314
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情を考慮してなされたものであって、その目的とするところは、Ｇｅを主成分とする半導体領域と絶縁膜との界面に、Ｓｒ若しくはＢａの非金属化合物層を簡便に形成することができ、半導体装置の製造コストの低減及び電気的特性の向上に寄与し得る半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一態様に係わる半導体装置の製造方法は、Ｇｅを主成分とする半導体領域上に、Ｓｒ又はＢａを含む酸化膜を形成する工程と、前記酸化膜上に金属膜を形成する工程と、前記金属膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてＳｒ膜又はＢａ膜を形成する工程と、前記Ｓｒ膜又はＢａ膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、前記金属酸化膜上にゲート電極を形成する工程と、を含むことを特徴と。
【００１１】
また、本発明の別の一態様に係わる半導体装置の製造方法は、Ｇｅを主成分とする半導体領域上に、Ｓｒ又はＢａを含む酸化膜を形成する工程と、前記酸化膜上に金属膜を形成する工程と、前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、前記保護絶縁膜を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてＳｒ膜又はＢａ膜を形成する工程と、前記Ｓｒ膜又はＢａ膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、前記保護絶縁膜上に、又は前記保護絶縁膜を除去した後で前記金属酸化膜上にゲート電極を形成する工程と、を含むことを特徴とする。
【００１２】
また、本発明の更に別の一態様に係わる半導体装置の製造方法は、Ｇｅを主成分とする半導体領域上に、Ｓｒ又はＢａを含む酸化膜を形成する工程と、前記酸化膜上に金属膜を形成する工程と、前記金属膜上に該金属膜の酸化を抑制するための保護絶縁膜を形成する工程と、前記保護絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を形成した後に熱処理を施し、前記金属膜を前記酸化膜中の酸素で酸化させて金属酸化膜を形成すると共に、前記酸化膜を還元させてＳｒ膜又はＢａ膜を形成する工程と、前記Ｓｒ膜又はＢａ膜と前記半導体領域とを反応させて非金属化合物層を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置の製造方法では、超高真空装置を必要としない成膜装置でＳｒ又はＢａを含む酸化膜を成膜し、この酸化膜を金属との反応により還元させてＳｒ又はＢａを生成することにより、Ｇｅを主成分とする半導体領域上にＳｒ又はＢａとの非金属化合物層を形成することができる。従って、半導体装置の電気的特性の向上をはかると共に、デバイス作製に要する時間の短縮及びデバイス作製に要するコストの低減をはかることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係わる半導体装置の製造工程を示す断面図。
【図２】第２の実施形態に係わる半導体装置の製造工程を示す断面図。
【図３】第３の実施形態に係わる半導体装置の製造工程を示す断面図。
【図４】熱処理前の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図５】熱処理前の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図６】半導体装置のゲートスタック構造を示す模式図。
【図７】第４の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図８】第４の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図９】第４の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図１０】第４の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図１１】第４の実施形態を説明するためのもので、熱処理前及び熱処理後の各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図１２】熱処理温度を変えた場合の、各ゲートスタックのＸＰＳ−Ｈｆ４ｆスペクトルを示す図。
【図１３】ＭＩＳキャパシタのゲートリーク電流密度（Ｊｇ）−ゲート電圧（Ｖｇ）特性を示す図。
【図１４】ＭＩＳキャパシタの容量（Ｃ）−ゲート電圧（Ｖｇ）特性を示す図。
【図１５】本発明の変形例を説明するためのもので、酸化ストロンチウムをスパッタ法で堆積し、熱処理した場合のＸＰＳのＳｒ3ｄピークを示す図。
【発明を実施するための形態】
【００１５】
以下に、本発明の各実施形態について図面を参照しながら説明する。
【００１６】
なお、各実施形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１７】
（第１の実施形態）
図１（ａ）〜（ｅ）は、第１の実施形態に係わるＭＩＳデバイスの製造工程を示す断面図である。
【００１８】
まず、図１（ａ）に示すように、前処理したＧｅ基板（半導体領域）１１上に、過酸化ストロンチウム（ＳｒＯ2 ）のターゲット若しくは酸化ストロンチウムのターゲットを用いたスパッタ法でＳｒＯ膜１２を堆積し、堆積したＳｒＯ膜１２上にＨｆターゲットを用いたスパッタ法でＨｆ膜１３を成膜する。
【００１９】
次いで、熱処理することで酸化膜としてのＳｒＯ膜１２中の酸素を金属膜としてのＨｆ膜１３に移動させ、ＳｒＯを還元すると共に、Ｈｆを酸化する。これにより、図１（ｂ）に示すように、Ｓｒ膜２２及びＨｆＯ2 膜（金属酸化膜）２３を形成する。ここで、ＨｆＯ2の絶縁性を向上させるため、酸素雰囲気中の熱処理若しくは酸素を含むプラズマ処理を適宜追加処理しても良い。
【００２０】
次いで、図１（ｃ）に示すように、Ｓｒ膜２２をＧｅ基板１１と反応させて、非金属化合物層としてのストロンチウム・ゲルマニウム化合物（ＳｒＧｅｘ，ｘは任意）膜３２を形成する。ここで、ＳｒＯの還元に続くＳｒＧｅｘの形成は上記順に行っても良いし、同時進行させるようにしても良い。また、ＳｒＧｅｘは、安定組成ＳｒＧｅ2 ，ＳｒＧｅ，Ｓｒ2Ｇｅ，Ｓｒ4Ｇｅ3 を組み合わせたものから成ることが望ましく、更に結晶性は非晶質であることが望ましい。さらに、Ｓｒの一部又は全部はＢａと置換されていても良い。
【００２１】
次いで、図１（ｄ）に示すように、Ｔａターゲットを用いアルゴン及び窒素雰囲気でスパッタ成膜し、ゲート電極としてのＴａＮ膜１５を形成する。これにより、ＭＩＳデバイスのゲートスタックを作製する。
【００２２】
次いで、図１（ｅ）に示すように、ゲートスタックをゲートパターンに加工し、ゲートパターンの両側にイオン注入等を用いてソース／ドレイン領域（図示せず）を形成することにより、電界効果トランジスタ（ＦＥＴ）が完成することになる。
【００２３】
なお、ソース／ドレイン領域はイオン注入に限るものではなく、イオン注入を用いない金属／半導体接合、所謂ショットキー接合でソース／ドレインを形成しても良い。例えば、ＮｉをＧｅと３５０℃で反応させてＮｉＧｅ化合物を形成し、このＮｉＧｅ／Ｇｅ接合をＧｅのｐチャネルＦＥＴのソース／ドレインに用いても良い。また、イオン注入とショットキー接合の組合せ、例えば導電型不純物が金属／半導体界面に偏析したものをソース／ドレイン領域に用いても良い。
【００２４】
このように本実施形態によれば、超高真空装置を必要としない成膜装置でＳｒＯ膜１２を成膜し、これを還元することにより、超高真空中での成膜を要することなく、金属Ｓｒ膜２２を生成することができる。そして、この金属ＳｒとＧｅ基板とを反応させることにより、Ｇｅを含む非金属化合物層としてのＳｒＧｅｘ膜３２を形成することができる。従って、半導体装置の電気的特性の向上をはかるのは勿論のこと、Ｓｒを超高真空中で成膜する方法と比して、ＭＩＳデバイス作製に要する時間を短縮することができ、デバイス製造コストの低減をはかることができる。
【００２５】
（第２の実施形態）
図２（ａ）〜（ｄ）は、第２の実施形態に係わるＭＩＳデバイスの製造工程を示す断面図である。なお、図１（ａ）〜（ｅ）と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２６】
まず、図２（ａ）に示すように、第１の実施形態と同様にして、前処理したＧｅ基板１１上にＳｒＯ膜１２を堆積し、堆積したＳｒＯ膜１２上にＨｆ膜１３を成膜する。そして、Ｈｆ膜１３上に、Ａｌ2Ｏ3 ターゲットを用いたスパッタ法で、キャップ層としてのＡｌ2Ｏ3 膜（保護絶縁膜）１４を成膜する。
【００２７】
次いで、図２（ｂ）に示すように、熱処理することでＳｒＯ膜１２中の酸素をＨｆ膜１３に移動させ、ＳｒＯを還元すると共に、Ｈｆを酸化する。これにより、図２（ｂ）に示すように、Ｓｒ膜２２及びＨｆＯ2 膜２３を形成する。そして、図２（ｃ）に示すように、Ｓｒ膜２２をＧｅ基板１１と反応させてＳｒＧｅｘ膜３２を形成する。
【００２８】
次いで、図２（ｄ）に示すように、Ｔａターゲットを用いアルゴン及び窒素雰囲気でスパッタ成膜し、ゲート電極としてのＴａＮ膜１５を形成する。これにより、ＭＩＳデバイスのゲートスタックを作製する。
【００２９】
これ以降は、第１の実施形態と同様に、ゲートスタックをゲートパターンに加工し、イオン注入等を用いてソース／ドレイン領域を形成することにより、電界効果トランジスタ（ＦＥＴ）が完成することになる。
【００３０】
このように本実施形態によれば、先の第１の実施形態と同様に、超高真空中での成膜を要することなくＧｅ基板１１上に金属Ｓｒ膜２２を生成し、Ｇｅ基板１１とＨｆＯ2 膜２３との界面にＳｒＧｅｘ膜３２を形成することができる。従って、第１の実施形態と同様の効果が得られる。また、キャップ層１４を設けることにより、Ｈｆ膜１３の表面からの酸化を抑制することができ、これによりＨｆ膜１３を薄くしてもＳｒＯ膜１２を十分に還元できる利点がある。
【００３１】
（第３の実施形態）
図３（ａ）〜（ｃ）は、第３の実施形態に係わるＭＩＳデバイスの製造工程を示す断面図である。なお、図１（ａ）〜（ｅ）と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３２】
まず、図３（ａ）に示すように、第１の実施形態と同様にして、前処理したＧｅ基板１１上にＳｒＯ膜１２を堆積し、堆積したＳｒＯ膜１２上にＨｆ膜１３を成膜する。そして、Ｈｆ膜１３上に、Ａｌ2Ｏ3 ターゲットを用いたスパッタ法で、キャップ層としてのＡｌ2Ｏ3 膜（保護絶縁膜）１４を成膜し、更にその上にＴａターゲットを用いアルゴン及び窒素雰囲気でスパッタ成膜してゲート電極としてのＴａＮ膜１５を形成する。これにより、ＭＩＳデバイスのゲートスタックを作製する。
【００３３】
次いで、熱処理することでＳｒＯ膜１２中の酸素をＨｆ膜１３に移動させ、ＳｒＯを還元すると共に、Ｈｆを酸化する。これにより、図３（ｂ）に示すように、Ｓｒ膜２２及びＨｆＯ2 膜２３を形成する。そして、図３（ｃ）に示すように、Ｓｒ膜２２をＧｅ基板１１と反応させてＳｒＧｅｘ膜３２を形成する。
【００３４】
これ以降は、第１の実施形態と同様に、ゲートスタックをゲートパターンに加工し、イオン注入等を用いてソース／ドレイン領域を形成することにより、電界効果トランジスタ（ＦＥＴ）が完成することになる。
【００３５】
このように本実施形態によれば、先の第１の実施形態と同様に、超高真空中での成膜を要することなくＧｅ基板１１上に金属Ｓｒ膜２２を生成し、Ｇｅ基板１１とＨｆＯ2 膜２３との界面にＳｒＧｅｘ膜３２を形成することができる。従って、第１の実施形態と同様の効果が得られるのは勿論のこと、キャップ層１４を設けることにより先の第２の実施形態と同様の効果も得られる。
【００３６】
（ゲートスタック作製に関する説明）
以下、上記第１〜第３の実施形態のプロセスにおけるゲートスタック作製についてより詳細に説明する。
【００３７】
所望の構造は、Ｇｅ基板と接する界面がＳｒとＧｅの化合物ＳｒＧｅｘ層で、その上層の金属Ｈｆが完全に酸化されＨｆＯ2 となった構造である。この構造を作製するプロセス上の課題は、ＳｒＯを還元するのに十分な量のＨｆが存在することである。原理的には、Ｈｆが電極側に残っても電極として用いることができる、つまりＴａＮ／Ｈｆ／ＨｆＯ2 ／ＳｒＧｅｘ／Ｇｅゲートスタック構造も可能である。
【００３８】
まず、Ｈｆの酸化について説明する。Ｈｆが酸化される要因としては、ＳｒＯ中の酸素によるもの、大気中の酸素、水分によるものが挙げられる。よって、ＳｒＯを還元するためには、表面酸化分を考慮して十分な量のＨｆを成膜するか、Ｈｆが表面から酸化することを抑制するためのキャップ層を形成する必要がある。
【００３９】
そこで、Ｈｆ成膜時のＨｆの酸化を調べた。図４は、図１（ａ）のスタック形成直後（as-depo）のＸ線光電子分光（ＸＰＳ）分析におけるＨｆ４ｆの化学結合状態を示す図である。図５は、図２（ａ）のようにキャップ層を形成した場合も含めたＸＰＳ−Ｈｆ４ｆの化学結合状態を示す図である。
【００４０】
なお、図５中のＡ〜Ｅは、図６（ａ）〜（ｅ）のスタック構造に相当している。図６中の（ａ）はＨｆ:２ｎｍ／ＳｒＯ:１ｎｍ／Ｇｅ、（ｂ）はＡｌ2Ｏ3:１ｎｍ／Ｈｆ:２ｎｍ／ＳｒＯ:１ｎｍ／Ｇｅ、（ｃ）はＨｆＯ2:１ｎｍ／Ｈｆ:２ｎｍ／ＳｒＯ:１ｎｍ／Ｇｅ、（ｄ）はＡｌ2Ｏ3:２ｎｍ／Ｈｆ:２ｎｍ／ＳｒＯ:１ｎｍ／Ｇｅ、（ｅ）はＡｌ2Ｏ3:１ｎｍ／Ｈｆ:３ｎｍ／ＳｒＯ:１ｎｍ／Ｇｅである。
【００４１】
図４から、Ｈｆ量が１ｎｍ，２ｎｍのＨｆ−Ｈｆ領域の差に注目すると、Ｈｆ:１ｎｍは as-depo 時に殆ど全て酸化されるが、２ｎｍ成膜すればＨｆ金属が残ることが分かる。さらに、図４のＨｆ:２ｎｍ／ＳｒＯ:０．２ｎｍ／Ｇｅと図５のＨｆ:２ｎｍ／ＳｒＯ:１ｎｍ／ＧｅのＨｆ−Ｈｆ量を比較すると、ＳｒＯが０．２ｎｍよりも０．８ｎｍ厚く１ｎｍの場合、Ｈｆ−Ｈｆが無くなることが注目される。このことは、ＳｒＯのＯがＨｆ堆積直後にＨｆを酸化し、自らはＳｒに還元されることを示唆している。Ｇｅ基板との界面がＸＰＳの光電子脱出深さよりも深い場合、つまりＨｆが厚い場合でもＨｆ−Ｏ成分が検出されることから、Ｈｆは表面からも酸化されることが分かっている。
【００４２】
ＳｒＯを還元するＨｆの表面酸化を抑制するためのキャップ層としては、ＨｆＯ2 やＡｌ2Ｏ3 を用いることが可能である。図５に示すように、ＨｆＯ2 ，Ａｌ2Ｏ3 をそれぞれ１ｎｍ、Ｈｆ上に成膜した場合、ＨｆＯ2 はＨｆが若干残り、Ａｌ2Ｏ3 は殆ど酸化されてしまう。但し、Ａｌ2Ｏ3 も２ｎｍと厚くすることでＨｆを残すことが可能である。さらに、Ｈｆを２ｎｍから３ｎｍと厚くすることでＨｆ金属残り量を増やすことが可能である。
【００４３】
キャップ層としては他の絶縁膜、例えば酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ランタン、酸化シリコンを用いることができる。さらに、これらの酸素の内の少なくなくとも一部を窒素に置き換えた酸窒化物又は窒化物でも良い。
【００４４】
以上のことを総合すると、以下の通りとなる。Ｈｆは堆積直後に下地のＳｒＯを還元するが、同時に表面からも酸化する。
【００４５】
Ｈｆ＋２ＳｒＯ  →  ＨｆＯ2 ＋Ｓｒ  …（１）
であるから、反応式（１）を考慮すると、１ｍｏｌのＨｆで還元できるＳｒＯは２ｍｏｌである。よって、ＳｒＯ：１ｍｏｌに対してＨｆが０．５ｍｏｌである場合は丁度ＳｒＯを還元でき、０．５ｍｏｌ以下であればＳｒＯが残り、０．５ｍｏｌ以上であれば逆にＨｆが残ることになる。Ｈｆ残りは酸素を含んだ雰囲気での追加熱処理やプラズマ処理で酸化できるので、ＳｒＯを還元するに十分な量以上のＨｆを堆積しＨｆ残りを酸化するのが良い。
【００４６】
ＳｒＯ，Ｈｆの密度はそれぞれ４．７（ｇ／ｃｍ3），１３．３１（ｇ／ｃｍ3）、Ｓｒ，Ｏ，Ｈｆの原子量はそれぞれ８７．６２（ｇ／ｍｏｌ），１６．０（ｇ／ｍｏｌ），１７８．４９（ｇ／ｍｏｌ）であるから、ＳｒＯは１ｎｍ×１ｃｍ2 中にＳｒを５．３６４ｅ-9（ｍｏｌ）含み、Ｈｆは１ｎｍ×１ｃｍ2 中に７．４５７ｅ-9（ｍｏｌ）含む。よって、原理的にはＳｒＯの１ｎｍを還元するには、０．３６ｎｍ（＝５．３６４ｅ-9／２／７．４５７ｅ-9）のＨｆが必要ということになる。
【００４７】
上述した通り表面が約１．６ｎｍ（＝２−０．３６）酸化されるため、キャップ層が無い場合にＳｒＯ膜厚をＴ１（ｎｍ）とした場合、Ｈｆは０．３６×Ｔ１＋１．６（ｎｍ）以上必要となる。キャップ層がある場合は、キャップ層による酸化抑制膜厚をＴ２として（これは、例えばＸＰＳや断面ＴＥＭ像から評価できる）、０．３６×Ｔ１＋１．６−Ｔ２（ｎｍ）以上必要となる。
【００４８】
表面酸化を考慮すると、少なくともＳｒＯを還元するまでＨｆ表面にキャップ層を形成しても良い。ゲート絶縁膜はある程度薄い必要があるため、キャップ層はＳｒＯ還元後に除去しても良い。例えば、ＨｆＯ2 上のＡｌ2 Ｏ3 キャップ層は塩酸溶液で下地ＨｆＯ2 に対して選択的に除去できる。また、ＨｆＯ2 等の絶縁膜をＳｒＯ還元後に積み増しても良い。
【００４９】
（第４の実施形態）
本実施形態は、基本的には第１〜第３の実施形態と同様であるが、前記ＳｒＯ膜１２を熱処理する際の熱処理温度を３００℃から７００℃の間で変えたことが特徴である。なお、７００℃を超える温度は、下地基板であるＧｅに悪影響が生じるため望ましくない。
【００５０】
ＳｒＯはＨｆ堆積直後に還元されることを上記で述べたが、全て還元されるかは明らかではない。そこで、上記の金属Ｈｆが残る構造の場合において、熱処理することで金属Ｈｆが酸化される温度、つまりＳｒＯが還元される温度をＸＰＳで調べた結果を以下に示す。
【００５１】
前記図６の（ａ）〜（ｅ）の構造について、成膜直後、窒素雰囲気で３００，５００，７００℃、１分熱処理した試料についてのＸＰＳ−Ｈｆ４ｆスペクトルは、図７〜図１１である。図６の（ａ）が図７、（ｂ）が図８、（ｃ）が図９、（ｄ）が図１０、（ｅ）が図１１に対応している。各々のグラフは、as-depo、３００℃、５００℃、７００℃である。これらのスペクトルからＨｆを酸化、つまりＳｒＯを還元するには３００℃より高い温度、例えば５００℃以上の熱処理が必要であることが分かる。同温度領域は金属ストロンチウムとゲルマニウムが反応する温度領域であるため、還元されたストロンチウムは直ちにゲルマニウムと反応しＳｒＧｅｘを形成する。
【００５２】
熱処理温度について更に詳しく調べた。図１２（ａ）は、Ｈｆ:２ｎｍ／ＳｒＯ:０．２ｎｍ／Ｇｅの系を温度２５０，３５０，４５０，５５０℃で、酸素雰囲気中で１分熱処理した場合、及び as-depo の場合についてＸＰＳ−Ｈｆ４ｆスペクトルを比較した図である。４５０℃までは金属Ｈｆ成分が残っているが、５５０℃では金属Ｈｆ成分が無くなっていることが分かる。この結果は上記結果を補償する結果であり、結局、４５０℃までは金属Ｈｆの酸化は進行せず、５００℃以上では全て酸化されるということになる。但し、この温度領域には雰囲気依存性がある。上記は酸素雰囲気での熱処理温度依存性について調べているが、４５０℃で雰囲気を酸素、窒素、水素と変えた場合についてＨｆ４ｆスペクトルを比較すると、図１２（ｂ）となる。酸素雰囲気の場合は前述した通り金属Ｈｆ成分が残るが、窒素及び水素雰囲気では金属Ｈｆは全て酸化されたことが分かる。このことは、次の２つの反応式を考慮すると理解できる。
【００５３】
Ｈｆ＋２ＳｒＯ  →  ＨｆＯ2 ＋Ｓｒ  …（１）
Ｈｆ＋  Ｏ2  →  ＨｆＯ2            …（２）
反応式（１）で右辺にＨｆＯ2 があるが、反応式（２）が右に進行した場合、反応式（１）のＨｆＯ2 が増加したことに相当するため、平衡状態において反応式（１）は左に進行する成分が増える。つまり、熱処理における雰囲気中からＨｆ／ＳｒＯ界面に酸素が供給されＨｆが酸化されるためＳｒＯの還元が進みにくい状況となるため、Ｈｆ／ＳｒＯ間の酸化還元反応は雰囲気依存性があり、酸化雰囲気では反応が進み難くなったと解釈できる。酸素雰囲気でＨｆが酸化され易ければそもそも金属Ｈｆ成分がより減少し易いと予想されたが、結果は逆であり、このことはバルクＨｆを酸化するには４５０℃は十分ではなく、Ｈｆ／ＳｒＯ界面という特殊な環境においてＨｆの酸化が進行するためと考えられる。結局、酸素雰囲気では５００℃以上、酸素分圧が低い雰囲気例えば窒素、水素雰囲気では４５０℃以上でＨｆ／ＳｒＯ間で酸化還元反応を起こせることが分かった。
【００５４】
キャップ層を形成している場合、表面酸化は抑制される傾向にあるが、ＸＰＳで界面のＳｒの結合状態を判断するのは難しく、ゴールは良好な電気的特性を有するＭＩＳデバイスの作製であるのだから、以下、ＭＩＳキャパシタ特性を用いて説明する。
【００５５】
まず、前記図６（ａ）〜（ｅ）の構造にＴａＮ電極を形成したＭＩＳキャパシタのゲートリーク電流密度Ｊｇ（Ａ／ｃｍ2）の熱処理温度依存性をそれぞれ図１３（ａ）〜（ｅ）に示す。なお、キャパシタには素子分離領域が形成されているため、ゲート電極加工時のダメージは少なく加工起因リーク電流成分は小さい。用いたＧｅ基板はｎ−ｔｙｐｅであるのでゲート電圧Ｖｇ（Ｖ）の符号が負の領域が空乏側、正の領域が蓄積側である。熱処理温度が高い程、Ｊｇは少なくなる傾向にある。典型的な容量−電圧特性（Ｃ−Ｖ特性）として、図１３（ｄ）の６００℃熱処理した試料について１００ｋＨｚのＣ−Ｖ特性を図１４に示す。この図から、良好なＭＩＳ特性を示しているのが分かる。
【００５６】
このように、Ｈｆ膜１３の酸化及びＳｒＯ膜１２の還元における熱処理温度を５００℃から７００℃の範囲に設定することにより、Ｈｆ／ＳｒＯ間での酸化還元反応を効率良く行うことができ、これによりＭＩＳデバイスとしての良好な電気的特性を実現することが可能となる。
【００５７】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００５８】
各層を堆積するための下地層は、必ずしも単結晶Ｇｅ基板に限るものではなく、Ｇｅを含む半導体領域であればよい。例えば、多結晶Ｇｅ，アモルファスＧｅ、そしてこれらのＧｅ領域にＣ，Ｓｉ，Ｓｎを含んでも良い。さらに、半導体領域は酸化物上に形成されたもの、例えばＧＯＩ（Germanium On Insulator）やＴＦＴ（thin film transistor）のような形態でも良い。
酸化ストロンチウムを成膜するための手法は、スパッタ法に限るものではなく、蒸着法、化学気相堆積法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、パルスレーザー堆積法（ＰＬＤ）等の一般的な堆積法で良い。
【００５９】
酸化ストロンチウムを還元する金属は、Ｈｆ以外でも良い。ＳｒＯよりも酸化物のギブス自由エネルギー差が大きい金属、例えばＺｒ，Ｔａ，Ｙ，Ａｌ，Ｔｉ，ランタノイド金属（Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ），Ｓｉ，Ｃａ，Ｍｇやそれらの複合物等でも良い。さらに、前記金属の窒化物でもよい。例えば、ＴａＮ，ＴｉＮ等でも良い。
【００６０】
図１５は、Ｈｆ，Ａｌ，ＴｉＮ上に酸化ストロンチウムをスパッタ法で堆積し（図１５（ａ））、窒素雰囲気７００℃で１分熱処理した場合（図１５（ｂ））のＸＰＳのＳｒ3ｄピークを示したものである。熱処理後にＳｒＯ起因のピークの一部がＳｒに変化していることが分かる。さらに、下地金属の酸化ピークが増加していたことから、これらの金属及び窒化物で酸化ストロンチウムを還元できることが分る。
【００６１】
実施形態では、Ｇｅと化合するための金属としてＳｒを用いたが、この代わりにバリウム（Ｂａ）を用いることも可能である。即ち、半導体領域上にＢａを含む酸化膜を形成した後に、熱処理による酸化、還元を行ってＢａを含む非金属化合物半導体層を形成するようにしても良い。
【００６２】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６３】
１１…Ｇｅ基板（半導体領域）
１２…ＳｒＯ膜（酸化膜）
１３…Ｈｆ膜（金属膜）
１４…Ａｌ2Ｏ3 膜（保護絶縁膜）
１５…ＴａＮ膜（ゲート電極）
２２…Ｓｒ膜
２３…ＨｆＯ2 膜（金属酸化膜）
３２…ＳｒＧｅｘ膜（非金属化合物層）
【図１】
2014192382.tif 000003
【図２】
2014192382.tif 000004
【図３】
2014192382.tif 000005
【図４】
2014192382.tif 000006
【図５】
2014192382.tif 000007
【図６】
2014192382.tif 000008
【図７】
2014192382.tif 000009
【図８】
2014192382.tif 000010
【図９】
2014192382.tif 000011
【図１０】
2014192382.tif 000012
【図１１】
2014192382.tif 000013
【図１２】
2014192382.tif 000014
【図１３】
2014192382.tif 000015
【図１４】
2014192382.tif 000016
【図１５】
2014192382.tif 000017