(57)【要約】【課題】出力電流が過電流となることを防止できるＤＣ−ＤＣコンバータを提供すること。【解決手段】同期整流型ＳＥＰＩＣであるＤＣ−ＤＣコンバータにおいて、ＭＯＳトランジスタＮｃｈ、Ｐｃｈにオンオフを制御する制御信号を出力する制御回路ＣＣは、コイルへの充電動作時に、コイルＬＳに流れる電流ｉＬＳの電流値と、コイルＬＬに流れる電流の電流値ｉＬＬとのいずれかが、所定の基準電圧Ｖｒｅｆ１より大きくなったときに、大きくなったことを示す判定信号を出力する過電流防止回路を備えており、判定信号に応じて、ＭＯＳトランジスタＮｃｈをオフにする。電流電圧変換部ＳＳの出力がＶｒｅｆ１を超えると、ＣＭＰ１はローを出力する。そして、ＡＮＤ回路ＡＮＤ１はローを出力し、ＰＷＭ信号生成回路ＰＷＭＳＧは、ＭＯＳトランジスタＮｃｈをオフする。【選択図】図５
2014017931.tif 000002
【特許請求の範囲】
【請求項１】
同期整流型ＳＥＰＩＣであるＤＣ−ＤＣコンバータにおいて、
入力側コイルに流れる第１の電流の電流値と、出力側コイルに流れる第２の電流の電流値とに基づいて、前記入力側コイルおよび前記出力側コイルへの電圧印加時に入力側ＭＯＳトランジスタをオフにする期間を調整する制御回路を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記制御回路は、前記第１及び第２の電流の電流値のうちいずれかの電流値が、所定の値より大きくなったときに、前記入力側ＭＯＳトランジスタをオフにすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記制御回路は、
前記第１の電流を第１の電圧に変換する第１の電流電圧変換部と、
前記第２の電流を第２の電圧に変換する第２の電流電圧変換部と、
前記第１の電圧と前記所定の値に応じた基準電圧とを比較して第１の判定信号を出力する第１のコンパレータと、
前記第２の電圧と前記基準電圧とを比較して第２の判定信号を出力する第２のコンパレータと、
を有し、
前記第１及び第２の判定信号に応じて前記入力側ＭＯＳトランジスタをオフにすることを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記制御回路は、前記第１及び第２の電流の電流値が前記所定の値に達してから、前記ＤＣ−ＤＣコンバータの出力端子より出力される出力電圧が下がることに応じて前記所定の値を下げることを特徴とする請求項２または３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記同期整流型ＳＥＰＩＣは、
入力端子からグラウンドまで順に直列接続された第１のコイルとコンデンサと第２のコイル、前記第１のコイルと前記コンデンサとの接続部と前記グラウンドとの間に接続された第１のＭＯＳトランジスタ、前記コンデンサと前記第２のコイルとの接続部と出力端子との間に接続された第２のＭＯＳトランジスタ、を有し、
前記第１のコイルは、前記入力側コイルであり、
前記第２のコイルは、前記出力側コイルであり、
前記第１のＭＯＳトランジスタは、前記入力側ＭＯＳトランジスタであり、
前記第２のＭＯＳトランジスタは、同期整流用ＭＯＳトランジスタであることを特徴とする請求項１乃至４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記制御回路は、前記ＤＣ−ＤＣコンバータの出力端子より出力される出力電圧に応じて、前記入力側ＭＯＳトランジスタ及び前記同期整流用ＭＯＳトランジスタのオンオフを制御する制御信号を出力することを特徴とする請求項１乃至５のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の電源に使用されるＤＣ−ＤＣコンバータに関し、特にＳＥＰＩＣ同期整流型のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
携帯電話やパソコンなどの電子機器は、リチウムイオン電池などの２次電池から電圧が供給される。２次電池は、その残量や負荷状況によって、出力電圧が変動する。例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）などのプロセッサは、単位時間あたりの命令処理数ＭＩＰＳ（Ｍｉｌｌｉｏｎ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｐｅｒ  Ｓｅｃｏｎｄ）によって、消費電力が変動する。つまり、プロセッサの電源を２次電池などから直接供給を行うと、負荷変動により電源電圧が変動する。そこで、プロセッサなどの電子機器の分野では、安定した電力供給が重要な課題となる。
【０００３】
２次電池の電圧を安定した電圧に変換する回路として、ＤＣ−ＤＣコンバータが知られている。
【０００４】
ＤＣ−ＤＣコンバータは、電池等の電源電圧を電子機器等の負荷を駆動するための所要の電圧に変換するための回路であり、降圧型と昇圧型と昇降圧型に大別される。
【０００５】
降圧型のＤＣ−ＤＣコンバータは、例えば、パソコンにおいて、相対的に高電圧である電池の出力電圧を、相対的に低電圧で駆動され大電流を消費するＣＰＵ等の集積回路用の電源電圧に変換するために利用される。
【０００６】
昇圧型のＤＣ−ＤＣコンバータは、例えば、太陽電池を用いた発電システムにおいて、相対的に低電圧である太陽電池の出力電圧を、相対的に高電圧である家庭用電源等の電源電圧に変換するために利用される。
【０００７】
昇降圧型のＤＣ−ＤＣコンバータは、例えば、アイドリングストップシステムを搭載した低燃費環境対応車において利用される。アイドリングストップ車では、内部の電装部品が動作している状態でエンジンを始動させることになり、エンジンの始動に使用するセルモーターのイニシャルラッシュカレント（初期突入電流）の発生によりバッテリーの電圧低下が発生する。このバッテリー電圧低下の状態に置かれても電装部品の動作に必要な電圧・電流を供給させるために、昇降圧型のＤＣ−ＤＣコンバータは利用される。昇降圧型のＤＣ−ＤＣコンバータは、アイドリングストップ時やエンジン始動後の安定したときには、バッテリーの電圧を降圧して安定した電源電圧を内部の電装部品に供給し、エンジン始動時にバッテリーが低下したときには、昇圧して安定した電源電圧を内部の電装部品に供給する。
【０００８】
図８は、特許文献１に記載された従来のＤＣ−ＤＣコンバータの回路図である。
【０００９】
従来のＤＣ−ＤＣコンバータは、ＳＥＰＩＣと呼ばれるＤＣ−ＤＣコンバータである。ＳＥＰＩＣは、Ｓｉｎｇｌｅ−Ｅｎｄｅｄ  Ｐｒｉｍａｒｙ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｏｎｖｅｒｔｅｒの頭文字をとったもので、昇降圧型のＤＣ−ＤＣコンバータである。
【００１０】
従来のＤＣ−ＤＣコンバータは、入力電源ＶＩＮからグラウンドまで直列接続されたコイルＬＳ、コンデンサＣＣ、コイルＬＬ、コンデンサＣＣとコイルＬＬとの共通接続部と出力端子との間に接続されたダイオードＤ１、コイルＬＳとコンデンサＣＣとの共通接続部とグラウンドとの間に接続されたＮチャネルＭＯＳトランジスタＮｃｈ、でＳＥＰＩＣを構成している。また、ダイオードＤ１に同期整流を行うためのＰチャネルＭＯＳトランジスタＰｃｈが並列接続されている。
【００１１】
同期整流用ＭＯＳトランジスタＰｃｈは、昇降圧動作を行う際、ダイオードＤ１の順方向抵抗による損失を低減するために配置されている。同期整流用ＭＯＳトランジスタＰｃｈは、ＭＯＳトランジスタＮｃｈと相補的にオンオフし、出力コンデンサＣＬに電流を流すときにオンする。
【００１２】
従来のＤＣ−ＤＣコンバータは、出力電圧ＶＯを抵抗Ｒ１、Ｒ２で分圧した帰還電圧ＦＢを制御回路ＣＣに入力し、出力電圧ＶＯの大きさに応じたパルス幅のＰＷＭ信号を制御回路ＣＣよりＭＯＳトランジスタＰｃｈ、Ｎｃｈに出力する。まず、ＮｃｈがオンしてＭＯＳトランジスタＰｃｈがオフする。このとき、コイルＬＳに入力電圧ＶＩＮが印加されてコイルＬＳからＭＯＳトランジスタＮｃｈを介してグラウンドに電流ｉＬＳが流れ、ＬＬに電圧ＶＣが印加されてコイルＬＬとコンデンサＣＣからＭＯＳトランジスタＮｃｈを介して電流ｉＬＬが流れ、コイルＬＳ、ＬＬにエネルギーが蓄積される。
【００１３】
そして、ＭＯＳトランジスタＮｃｈがオフしてＭＯＳトランジスタＰｃｈがオンすると、コイルＬＳとコンデンサＣCからＭＯＳトランジスタＰｃｈを介して電流ｉＬＳが流れ、コイルＬＬからＭＯＳトランジスタＰｃｈを介して電流ｉＬＬが流れる。これらの動作を繰り返して出力コンデンサＣＬに入力電圧ＶＩＮを昇降圧した電圧ＶＯが出力されると共に、負荷ＲＬが駆動される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許出願公開第２００６／０２５０８２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来の特許文献１に記載のＤＣ−ＤＣコンバータは、負荷が短絡したとき等、極めて重負荷になったときに、出力電流が過電流となるという課題がある。
【００１６】
本発明は、上記した点に鑑みて行われたものであり、出力電流が過電流となることを防止できるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、請求項１に記載の発明は、同期整流型ＳＥＰＩＣであるＤＣ−ＤＣコンバータにおいて、入力側コイルに流れる第１の電流の電流値と、出力側コイルに流れる第２の電流の電流値とに基づいて、前記入力側コイルおよび前記出力側コイルへの電圧印加時に入力側ＭＯＳトランジスタをオフにする期間を調整する制御回路を備えたことを特徴とする。
【００１８】
請求項２に記載の発明は、請求項１に記載のＤＣ−ＤＣコンバータにおいて、前記制御回路が、前記第１及び第２の電流の電流値のうちいずれかの電流値が、所定の値より大きくなったときに、前記入力側ＭＯＳトランジスタをオフにすることを特徴とする。
【００１９】
請求項３に記載の発明は、請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記制御回路が、前記第１の電流を第１の電圧に変換する第１の電流電圧変換部と、前記第２の電流を第２の電圧に変換する第２の電流電圧変換部と、前記第１の電圧と前記所定の値に応じた基準電圧とを比較して第１の判定信号を出力する第１のコンパレータと、前記第２の電圧と前記基準電圧とを比較して第２の判定信号を出力する第２のコンパレータと、を有し、前記第１及び第２の判定信号に応じて前記入力側ＭＯＳトランジスタをオフにすることを特徴とする。
【００２０】
請求項４に記載の発明は、請求項２または３に記載のＤＣ−ＤＣコンバータにおいて、前記制御回路が、前記第１及び第２の電流の電流値が前記所定の値に達してから、前記ＤＣ−ＤＣコンバータの出力端子より出力される出力電圧が下がることに応じて前記所定の値を下げることを特徴とする。
【００２１】
請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記同期整流型ＳＥＰＩＣが、入力端子からグラウンドまで順に直列接続された第１のコイルとコンデンサと第２のコイル、前記第１のコイルと前記コンデンサとの接続部と前記グラウンドとの間に接続された第１のＭＯＳトランジスタ、前記コンデンサと前記第２のコイルとの接続部と出力端子との間に接続された第２のＭＯＳトランジスタ、を有し、前記第１のコイルは、前記入力側コイルであり、前記第２のコイルは、前記出力側コイルであり、前記第１のＭＯＳトランジスタは、前記入力側ＭＯＳトランジスタであり、前記第２のＭＯＳトランジスタは、同期整流用ＭＯＳトランジスタであることを特徴とする。
【００２２】
請求項６に記載の発明は、請求項１乃至５のいずれか１項に記載のＤＣ−ＤＣコンバータにおいて、前記制御回路が、前記ＤＣ−ＤＣコンバータの出力端子より出力される出力電圧に応じて、前記入力側ＭＯＳトランジスタ及び前記同期整流用ＭＯＳトランジスタのオンオフを制御する制御信号を出力することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、入力側コイルと出力側コイルに流れる電流に基づいて、入力側トランジスタをオフすることにより、出力電流が過電流となることを防止する効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態１に係るＤＣ−ＤＣコンバータの回路図である。
【図２】本発明の実施形態１に係るＤＣ−ＤＣコンバータの電流電圧変換部ＳＳ、ＳＬを具体化した回路図である。
【図３】本発明の実施形態１に係るＤＣ−ＤＣコンバータの制御回路を具体的にした回路図である。
【図４】本発明の実施形態１に係るＤＣ−ＤＣコンバータにおいて、出力電流が過電流となったときの垂下型特性を示す出力電圧対出力電流のグラフである。
【図５】本発明の実施形態２に係るＤＣ−ＤＣコンバータの回路図である。
【図６】本発明の実施形態２に係るＤＣ−ＤＣコンバータの制御回路ＣＣを具体化した回路図と可変電圧源の具体的な回路図である。
【図７】本発明の実施形態２に係るＤＣ−ＤＣコンバータにおいて、出力電流が所定の電流値に達してから一次関数特性で減少するフの字特性を示す出力電圧対出力電流のグラフである。
【図８】従来のＤＣ−ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、詳細に説明する。
【００２６】
（実施形態１）
（構成）
図１は、本発明の実施形態１に係るＤＣ−ＤＣコンバータの回路図である。
【００２７】
本実施形態のＤＣ−ＤＣコンバータは、入力端子からグラウンドまで順に直列接続されたコイルＬＳ（入力側コイル）とコンデンサＣＣとコイルＬＬ（出力側コイル）、コイルＬＳとコンデンサＣＣとの接続部とグラウンドとの間に接続されたダイオードＤ１およびダイオードＤ１に並列接続されたＭＯＳトランジスタＮｃｈ（入力側ＭＯＳトランジスタ）、コンデンサＣＣとコイルＬＬとの接続部と出力端子との間に接続されたＭＯＳトランジスタＰｃｈ（同期整流用ＭＯＳトランジスタ）、ＭＯＳトランジスタＮｃｈ、Ｐｃｈにオンオフを制御する制御信号を出力する制御回路ＣＣを有する。つまり、コイルＬＳ、ＬＬ、コンデンサＣＣ、ダイオードＤ１、ＭＯＳトランジスタＮｃｈ、Ｐｃｈ、制御回路ＣＣで同期整流型ＳＥＰＩＣであるＤＣ−ＤＣコンバータを構成している。
【００２８】
そして、制御回路ＣＣは、コイルへの通電動作時（充電動作時）に、コイルＬＳに流れる電流ｉＬＳの電流値と、コイルＬＬに流れる電流の電流値ｉＬＬとのいずれかが、所定の基準電圧Ｖｒｅｆ１より大きくなったときに、大きくなったことを示す判定信号を出力する過電流防止回路を備えており、判定信号に応じて、ＭＯＳトランジスタＮｃｈをオフにする。
【００２９】
過電流防止回路は、コンパレータＣＭＰ１、ＣＭＰ２、ＡＮＤ回路ＡＮＤ１、基準電圧Ｖｒｅｆ１を供給する基準電圧源ＲＶＳ１で実現している。コンパレータＣＭＰ１の負入力端子は電流電圧変換部ＳＳに接続され、正入力端子は基準電圧源Ｖｒｅｆ１に接続されている。また、コンパレータＣＭＰ２の負入力端子は電流電圧変換部ＳＬに接続され、正入力端子はＶｒｅｆ１に接続されている。Ｖｒｅｆ１は、コイルＬＳ、ＬＬに流れて良い最大の電流に応じた電圧であり、出力電流が過電流であるかどうかを判定するための電圧である。
【００３０】
出力端子が短絡されて、極めて重負荷となったとき、同期整流型ＳＥＰＩＣは、負荷ＲＬに多くの電流を供給しようとするため、コイルＬＳに流れる電流が過電流となる。電流電圧変換部ＳＳの出力がＶｒｅｆ１を超えると、ＣＭＰ１はローを出力する。そして、ＡＮＤ回路ＡＮＤ１はローを出力し、ＰＷＭ信号生成回路ＰＷＭＳＧは、ＭＯＳトランジスタＮｃｈをオフする。
【００３１】
ＭＯＳトランジスタＮｃｈがオンしている時間をＤ＊ＴＳ（Ｄ：時比率（オンデューティ）、ＴＳ：周期）、オフしている時間をＤ’＊ＴＳ（Ｄ’＝１−Ｄ）とすると、出力端子に流出する電流ｉＯは
ｉＯ＝ｉＬＳ＊Ｄ’＊ＴＳ＋ｉＬＬ＊Ｄ’＊ＴＳ    ・・・（１）
となる。
【００３２】
コンデンサＣＣの電圧は定常状態では一定であるので、
ｉＬＳ＊Ｄ’＊ＴＳ＝ｉＬＬ＊Ｄ＊ＴＳ                ・・・（２）
となり、
ｉＯ＝ｉＬＬ＊Ｄ＊ＴＳ＋ｉＬＬ＊Ｄ’＊ＴＳ      ・・・（３）
＝ｉＬＬ＊ＴＳ
となる。
【００３３】
これにより、電流ｉＬＬは出力電流ｉＯと等しくなるので、電流ｉＬＬが対応するＶｒｅｆ１を超えたときに、ＭＯＳトランジスタＮｃｈをオフしてコイルＬＬにおいて過電流制限を行うことは、出力電流を過電流制限することと同じである。
【００３４】
このように、負荷ＲＬが短絡となったとき等、極めて重負荷になったときに、ＭＯＳトランジスタＮｃｈをオフすることで、コイルＬＳ、ＬＬに充電された電流よりも大きな電流が出力端子より出力されないようにしたため、出力電流が過電流となることを防止することができる。
【００３５】
本実施形態は、入力側コイルＬＳと出力側コイルＬＬに流れる電流を監視して、これら電流のいずれかが所定の値より大きくなったときに、入力側ＭＯＳトランジスタＮｃｈをオフするようにしたため、出力電流が過電流となることを防止できるという効果を奏する。つまり、本実施形態は、入力側コイルＬＳと出力側コイルＬＬに流れる電流に基づいて、入力側ＭＯＳトランジスタＮｃｈをオフするようにしたため、出力電流が過電流となることを防止できる。また、コイルＬＳ、ＬＬの電流を監視するだけであるので、構成も簡易である。
【００３６】
ここで、ＭＯＳトランジスタＮｃｈは、ＮチャネルＭＯＳトランジスタで構成され、ＭＯＳトランジスタＰｃｈは、ＰチャネルＭＯＳトランジスタで構成される。また、ＭＯＳトランジスタＰｃｈは、いわゆる同期整流用ＭＯＳトランジスタである。所定の値は、基準電圧源ＲＶＳ１の基準電圧Ｖｒｅｆ１で実現されており、出力電流が過電流であることを示す電圧である。
【００３７】
また、ＭＯＳトランジスタＰｃｈには、ＭＯＳトランジスタＰｃｈがオフしたときにコイルＬＬの余剰電流を出力コンデンサＣＬと負荷ＲＬに供給できるようにダイオードＤ１が並列接続されている。また、ＭＯＳトランジスタＰｃｈは、オフ時にソースからドレインに電流が流れないように、バルクとソースが接続されて、ドレインからソースへの向きが順方向となるボディダイオードが形成されている。つまり、ダイオードＤ１は、ＭＯＳトランジスタＰｃｈのボディダイオードで代替えしてもよい。
【００３８】
また、電流ｉＬＳは電流電圧変換部Ｓｓにより、電流ｉＬＳに応じた電圧値に変換され、電流ｉＬＬは電流電圧変換部ＳＬにより、電流ｉＬＬに応じた電圧値に変換される。電流電圧変換部ＳＳ、ＳＬは、センス抵抗ＳＲ、ＬＲやカレントミラー回路などで実現される。
【００３９】
制御回路は、過電流防止動作を行わない通常動作時（ｉＬＳとｉＬＬのいずれかが所定の値よりも小さいとき）に、ＰＷＭ信号生成回路ＰＷＭＳＧよりＭＯＳトランジスタＮｃｈ、Ｐｃｈにオンオフを制御するＰＷＭ信号を出力する。なお、ＭＯＳトランジスタＮｃｈ、Ｐｃｈのオンオフを制御する制御信号を出力する制御回路ＣＣは、ＰＷＭ信号を出力するＰＷＭ信号生成回路ＰＷＭＳＧに限らず、ＰＦＭ信号を出力するＰＦＭ信号生成回路でもよいし、ΔΣ変調信号を出力するΔΣ変調器でもよい。ＰＷＭ信号生成回路ＰＷＭＳＧは、直列接続された抵抗Ｒ１、Ｒ２からなる抵抗分割回路により出力電圧Ｖｏを監視して、出力電圧ＶＯに応じたデューティのＰＷＭ信号をＭＯＳトランジスタＮｃｈ、Ｐｃｈにそれぞれ出力する。
【００４０】
ここで、制御回路ＣＣは、過電流防止時に、コンパレータＣＭＰ１またはＣＭＰ２が出力する判定信号に応じてＭＯＳトランジスタＮｃｈを強制的にオフする。
【００４１】
（電流電圧変換部の具体例）
図２は、本発明の実施形態１に係るＤＣ−ＤＣコンバータの電流電圧変換部ＳＳ、ＳＬを具体化した回路図である。
【００４２】
電流電圧変換部ＳＳは、センス抵抗ＳＲと差動増幅器ＳＡＭＰとで構成されている。センス抵抗ＳＲには、コイルＬＳに流れる電流ｉＬＳが流れ、センス抵抗ＳＲの両端にはｉＬＳに応じた電圧が発生する。そして、差動増幅器ＳＡＭＰは、センス抵抗ＳＲの両端の電圧を増幅して出力する。
【００４３】
電流電圧変換部ＳＬは、センス抵抗ＬＲと差動増幅器ＬＡＭＰとで構成されている。センス抵抗ＬＲには、コイルＬＬに流れる電流ｉＬＬが流れ、センス抵抗ＬＲの両端にはｉＬＬに応じた電圧が発生する。そして、差動増幅器ＬＡＭＰは、センス抵抗ＬＲの両端の電圧を増幅して出力する。
【００４４】
このように、電流を電圧に変換することで、簡単な構成で信号処理を行うことができる。
【００４５】
（制御回路の具体例）
次に、本実施形態の制御回路の具体例を説明する。
【００４６】
図３は、本発明の実施形態１に係るＤＣ−ＤＣコンバータの制御回路を具体的にした回路図である。
【００４７】
ＰＷＭ信号生成回路ＰＷＭＳＧは、誤差増幅器Ｅｒｒｏｒ  ＡＭＰ、基準電圧源ＲＶＳ２、インピーダンス素子Ｚ、加算器Ａｄｄｅｒ、鋸波生成回路ＲＡＭＰ、コンパレータＣＭＰ３、フリップフロップＦＦ１、バッファＢＵＦで構成される。
【００４８】
過電流防止回路による判定信号が出力されるコンパレータＣＭＰ１、ＣＭＰ２の出力端子と、コンパレータＣＭＰ３の出力端子はＡＮＤ回路ＡＮＤ２により論理積がとられている。つまり、ＡＮＤ回路ＡＮＤ１の代わりに３入力アンド回路で実現している。ＡＮＤ回路ＡＮＤ１の出力とコンパレータＣＭＰ３の出力をさらに２入力アンド回路に入力するようにしてもよい。ＡＮＤ回路ＡＮＤ２がローを出力すると、フリップフロップＦＦ１はリセットされて、ＭＯＳトランジスタＮｃｈはオフして、ＭＯＳトランジスタＰｃｈはオンする。そして、出力電流が過電流となることを防止することができる。
【００４９】
（動作）
以下、具体的な動作説明をする。
【００５０】
＜通常動作時＞
出力電圧ＶＯを分圧した、分圧電圧ＦＢが誤差増幅器Ｅｒｒｏｒ  ＡＭＰの負入力端子に入力され、基準電圧源ＲＶＳ２の基準電圧Ｖｒｅｆ２からの誤差に応じた電流がインピーダンス素子Ｚに出力されて、誤差電圧に変換される。基準電圧Ｖｒｅｆ２は、所望の出力電圧に対応した電圧である。
【００５１】
誤差電圧は、鋸波生成回路ＲＡＭＰが出力する鋸波と加算器Ａｄｄｅｒで加算され、コンパレータＣＭＰ３でｉＬＳに応じた電圧と比較されて、フリップフロップＦＦ１に誤差電圧に応じたデューティの信号が出力され、クロック信号ＣＬＫにより同期化されてフリップフロップＦＦ１よりＰＷＭ信号が出力される。このＰＷＭ信号はバッファＢＵＦを介してＭＯＳトランジスタＮｃｈ、Ｐｃｈに入力される。
【００５２】
＜過電流防止時＞
コンパレータＣＭＰ３の出力信号は、ＰＷＭ制御信号であり、コンパレータＣＭＰ３の出力信号がハイのときにＭＯＳトランジスタＮｃｈはオンになる。ＭＯＳトランジスタＮｃｈはオン時（ＣＭＰ２がハイ）にコイルＬＳに流れる電流が過電流となり、電流電圧変換部ＳＳの出力がＶｒｅｆ１を超えると、コンパレータＣＭＰ１はローを出力する。これによりＡＮＤ回路ＡＮＤ２の出力はローになり、ＡＮＤ回路ＡＮＤ２に接続されるフリップフロップＦＦはリセットされＱがローになりＭＯＳトランジスタＮｃｈはオフになる。
【００５３】
このようにして、出力端子が短絡したとき等、極めて重負荷となったときに、出力電流が過電流となることを防止できる。
【００５４】
次に、負荷が短絡して、コイルＬＬに流れる電流が過電流となり、電流電圧変換部ＳＬの出力がＶｒｅｆ１を超えると、コンパレータＣＭＰ２がローを出力して、フリップフロップＦＦ１をリセットし、ＭＯＳトランジスタＮｃｈがオフするため、出力電流はそれ以上流れなくなる。そして、コイルＬＳ、ＬＬに蓄えられたエネルギーが放出され、過電流保護設定電圧値ＶＯＣＬに対応する基準電圧Ｖｒｅｆ１（所定の値）を下回るまでＭＯＳトランジスタＮｃｈはオンせず、出力端子に電流が供給される。
【００５５】
そのときの出力電流は出力コンデンサＣＬで平滑化されるため、出力電圧ＶＯがグラウンドレベルに下がるまで、出力電流は一定値を維持する。つまり、出力電流は、垂下型特性となる。
【００５６】
図４は、本発明の実施形態１に係るＤＣ−ＤＣコンバータにおいて、出力電流が過電流となったときの垂下型特性を示す出力電圧対出力電流のグラフである。
【００５７】
本実施形態は、出力電流が過電流となったとき垂下型特性で保護することができる。
【００５８】
このように、本実施形態のＤＣ−ＤＣコンバータは、入力側コイルＬＳと出力側コイルＬＬに流れる電流を監視して、これら電流のいずれかが所定の値より大きくなったときに、入力側ＭＯＳトランジスタＮｃｈをオフするようにしたため、出力電流が過電流となることを防止できる。つまり、本実施形態は、入力側コイルＬＳと出力側コイルＬＬに流れる電流に基づいて、入力側ＭＯＳトランジスタＮｃｈをオフするようにしたため、出力電流が過電流となることを防止できる。
【００５９】
その結果、損失許容量の大きな部品が不要であり、ＤＣ−ＤＣコンバータのサイズを小さくすることができる。
【００６０】
（実施形態２）
（構成）
図５は、本発明の実施形態２に係るＤＣ−ＤＣコンバータの回路図である。
【００６１】
本実施形態は、実施形態１において、制御回路ＣＣが、電流ｉＬＳ、ｉＬＬの電流値を表す電圧値が所定の基準電圧Ｖｒｅｆ１に達してから、出力端子より出力される出力電圧ＶＯが下がることに応じて所定の基準電圧Ｖｒｅｆ１を下げるものである。
【００６２】
基準電圧Ｖｒｅｆ１を下げることで、コイルＬＳ、ＬＬを流れる電流は小さくなり、出力電圧ＶＯの低下とともに、出力電流も低下する。つまり、出力電圧ＶＯは、出力電流に対してフの字特性の波形となる。
【００６３】
つまり、本実施形態のＤＣ−ＤＣコンバータは、実施形態１の効果に加えて、ＤＣ−ＤＣコンバータを構成する部品にかかる負担をより低減することができるという効果を奏する。
【００６４】
（制御回路の具体例）
図６は、本発明の実施形態２に係るＤＣ−ＤＣコンバータの制御回路ＣＣを具体化した回路図と可変電圧源の具体的な回路図である。上側が制御回路ＣＣを具体化した回路図で、下側が可変電圧源の具体的な回路図である。
【００６５】
上側に示すように、制御回路ＣＣは、出力電圧ＶＯを分圧した電圧ＦＢを帰還電圧ＶＦＢとして基準電圧源Ｖｒｅｆ１に入力している。基準電圧源ＲＶＳ１が出力する基準電圧Ｖｒｅｆ１は、帰還電圧ＶＦＢに応じて変わる。
【００６６】
下側に示すように、可変電圧源ＲＶＳ１はトランスコンダクタンス増幅器ｇｍ（ｇｍアンプ）と抵抗Ｒ３と電流源ＩＯで構成される。ｇｍアンプには帰還電圧ＶＦＢが入力される。過電流保護設定電圧ＶＯＣＬは、キルヒホッフの電流則より、電流源ＩＯの電流とｇｍアンプが出力する電流との和と抵抗Ｒ３の抵抗値との積で求まる。よって、過電流保護設定電圧ＶＯＣＬは、
ＶＯＣＬ＝ＩＯ＊Ｒ３＋ｇｍ＊ＶＦＢ＊Ｒ
となる。
【００６７】
上式より、過電流保護設定電圧ＶＯＣＬは帰還電圧ＶＦＢの一次関数となっており、帰還電圧ＶＦＢが減少すると、過電流保護設定電圧ＶＯＣＬも減少することがわかる。
【００６８】
ここで、基準電圧Ｖｒｅｆ２の電圧は、過電流保護設定電圧ＶＯＣＬの電圧となる。
【００６９】
（動作）
＜通常動作時＞
実施形態１と同様である。
【００７０】
＜過電流防止時＞
図７は、本発明の実施形態２に係るＤＣ−ＤＣコンバータにおいて、出力電流が所定の電流値に達してから一次関数特性で減少するフの字特性を示す出力電圧対出力電流のグラフである。
【００７１】
出力電流がそれよりも大きくなると過電流であることを示す所定の電流値に達するまでは、出力電圧は一定であり、出力電流が所定の電流値に達すると過電流保護がかかる。
【００７２】
出力電圧ＶＯが低下するとともに帰還電圧ＶＦＢが低下し、過電流保護設定電圧ＶＯＣＬ、すなわち基準電圧Ｖｒｅｆ１も減少するので、基準電圧Ｖｒｅｆ１の低下に伴って、出力電流も低下する。
【００７３】
このように、本実施形態のＤＣ−ＤＣコンバータは、出力端子に流れる出力電流が所定の電流値に達すると、ＭＯＳトランジスタＮｃｈをオフしてＤＣ−ＤＣコンバータの動作を停止することで、出力電流が過電流となることを防止することに加え、出力電圧の低下とともに出力電流も低下させることができるため、ＤＣ−ＤＣコンバータを構成する部品にかかる負担をより低減することができる。
【００７４】
その結果、損失許容量の大きな部品が不要であり、ＤＣ−ＤＣコンバータのサイズをさらに小さくすることができる。
【産業上の利用可能性】
【００７５】
本発明は、電源システムの分野で好適に利用できる。
【符号の説明】
【００７６】
ＣＣ  制御回路
ＰＷＭＳＧ  ＰＷＭ信号生成回路
ＣＭＰ  コンパレータ
ＲＶＳ  基準電圧源
Ｎｃｈ、Ｐｃｈ  ＭＯＳトランジスタ
ＲＬ  負荷
ＲＡＭＰ  鋸波生成回路
Ｚ  インピーダンス素子
ｇｍ  トランスコンダクタンス増幅器
Ｓ  電流電圧変換部
【図１】
2014017931.tif 000003
【図２】
2014017931.tif 000004
【図３】
2014017931.tif 000005
【図４】
2014017931.tif 000006
【図５】
2014017931.tif 000007
【図６】
2014017931.tif 000008
【図７】
2014017931.tif 000009
【図８】
2014017931.tif 000010