(57)【要約】【課題】磁気メモリにおける書き込み動作のバラツキを抑制する。【解決手段】実施形態に係わる、磁気メモリは、膜面に対して垂直かつ不変の磁化方向を持つ参照層１４、膜面に対して垂直かつ可変の磁化方向を持つ記憶層１２及び、これらの層間に配置される非磁性層１３を有する磁気抵抗効果素子と、参照層１４、記憶層１２及び非磁性層１３の積層方向に対して垂直な方向にある磁気抵抗効果素子の側壁を覆う側壁保護膜１５と、側壁保護膜１５を覆う層間絶縁膜１６とを具備し、記憶層１２は、正の磁歪定数を有し、記憶層１２の内部応力は、圧縮応力である。【選択図】図１
2014049659.tif 000002
【特許請求の範囲】
【請求項１】
膜面に対して垂直かつ不変の磁化方向を持つ参照層、膜面に対して垂直かつ可変の磁化方向を持つ記憶層及び、これらの層間に配置される非磁性層を有する磁気抵抗効果素子と、
前記参照層、前記記憶層及び前記非磁性層の積層方向に対して垂直な方向にある前記磁気抵抗効果素子の側壁を覆う側壁保護膜と、
前記側壁保護膜を覆う層間絶縁膜とを具備し、
前記記憶層は、正の磁歪定数を有し、
前記記憶層の内部応力は、圧縮応力である
ことを特徴とする磁気メモリ。
【請求項２】
前記記憶層は、自らが前記圧縮応力を発生する組成を有する
ことを特徴とする請求項１に記載の磁気メモリ。
【請求項３】
前記圧縮応力は、前記記憶層とその上下で隣接する層との界面に発生する剪断応力により生じることを特徴とする請求項１に記載の磁気メモリ。
【請求項４】
前記圧縮応力は、前記側壁保護膜に生じる圧縮応力により印加される
ことを特徴とする請求項１に記載の磁気メモリ。
【請求項５】
前記圧縮応力は、前記層間絶縁膜に生じる圧縮応力により印加される
ことを特徴とする請求項１に記載の磁気メモリ。
【請求項６】
膜面に対して垂直かつ不変の磁化方向を持つ参照層、膜面に対して垂直かつ可変の磁化方向を持つ記憶層及び、これらの層間に配置される非磁性層を有する磁気抵抗効果素子と、
前記参照層、前記記憶層及び前記非磁性層の積層方向に対して垂直な方向にある前記磁気抵抗効果素子の側壁を覆う側壁保護膜と、
前記側壁保護膜を覆う層間絶縁膜とを具備し、
前記記憶層は、負の磁歪定数を有し、
前記記憶層の内部応力は、引張応力である
ことを特徴とする磁気メモリ。
【請求項７】
前記記憶層は、自らが前記引張応力を発生する組成を有する
ことを特徴とする請求項６に記載の磁気メモリ。
【請求項８】
前記引張応力は、前記記憶層とその上下で隣接する層との界面に発生する剪断応力により乗じることを特徴とする請求項６に記載の磁気メモリ。
【請求項９】
前記引張応力は、前記側壁保護膜に生じる引張応力により印加される
ことを特徴とする請求項６に記載の磁気メモリ。
【請求項１０】
前記引張応力は、前記層間絶縁膜に生じる引張応力により印加される
ことを特徴とする請求項６に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、磁気メモリに関する。
【背景技術】
【０００２】
磁気メモリとして、例えば、磁気ランダムアクセスメモリ（MRAM：Magneto-resistive Random Access Memory）が知られている。
【０００３】
磁気ランダムアクセスメモリにおいて、書き込み動作のバラツキを小さくすることは、信頼性の向上に不可欠な課題である。そのためには、例えば、記憶層の保磁力を大きくし、磁気抵抗効果素子（MTJ：Magnetic Tunnel Junction）の磁化の安定性を向上させればよい。一般的に、スピン注入書き込みの磁気ランダムアクセスメモリに用いられる垂直磁化方式のMTJ素子において、記憶層の垂直磁気異方性は、起源に磁気弾性エネルギーが加わり生じるため，内部応力および外部応力が印加されると異方性磁界の分散が起こり、記憶層の保磁力が低下して書き込み動作のバラツキが起こる。よって、書き込み動作のバラツキを抑えるには、記憶層にかかる内部応力および外部応力を厳密に制御して、垂直磁化の保磁力を維持することで磁化を安定させる技術が必要となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６５７９０号公報
【特許文献２】特開２００９−２１２３２３号公報
【特許文献３】特開２００７−５１３５０１号公報
【特許文献４】特開２００５−３２７９８８号公報
【特許文献５】特開２００９−２６９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、磁気メモリにおける書き込み動作のバラツキを抑制する技術を提案する。
【課題を解決するための手段】
【０００６】
実施形態によれば、磁気メモリは、膜面に対して垂直かつ不変の磁化方向を持つ参照層、膜面に対して垂直かつ可変の磁化方向を持つ記憶層及び、これらの層間に配置される非磁性層を有する磁気抵抗効果素子と、前記参照層、前記記憶層及び前記非磁性層の積層方向に対して垂直な方向にある前記磁気抵抗効果素子の側壁を覆う側壁保護膜と、前記側壁保護膜を覆う層間絶縁膜とを具備し、前記記憶層は、正の磁歪定数を有し、前記記憶層の内部応力は、圧縮応力であることを特徴とする。また、前記記憶層が、負の磁歪定数を有する場合、前記記憶層の内部応力は引張応力である。
【図面の簡単な説明】
【０００７】
【図１】磁気抵抗効果素子の概念図。
【図２】第１の実施例の構造を示す断面図。
【図３】第２の実施例の構造を示す断面図。
【図４】第３の実施例の構造を示す断面図。
【図５】第３の実施例の変形例の構造を示す断面図。
【図６】第４の実施例の構造を示す断面図。
【図７】素子サイズに対する記憶層の垂直磁化保磁力を示すグラフ。
【図８】磁気ランダムアクセスメモリの構造例を示す回路図。
【図９】メモリセルの例を示す断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態を説明する。
【０００９】
[基本思想]
磁気メモリにおいて、記憶層に用いる強磁性体膜の自発磁化の方向（磁化容易軸）が膜面に対して垂直方向（垂直磁化）である時、書き込み動作のバラツキが最も問題となる。一因として、記憶層に磁場を掛けない状態でも、熱エネルギーおよび磁気弾性エネルギーなどの影響により、記憶層の各原子の磁気モーメントの方向に揺らぎが生じて強磁性体全体の垂直磁化が減少することで、書き込み動作にバラツキが生じると考えられる。
【００１０】
ここで、記憶層が正の磁歪定数を有する垂直磁化膜である場合、記憶層の異方性磁界の起源に磁気弾性エネルギーが加わるため、記憶層へ応力がかかると、磁気弾性エネルギーを通じて異方性磁界の分散が起こり、書き込み動作のバラツキが生じる。このように、磁気弾性エネルギーを通じて異方性磁界が変化することを逆磁歪効果という。正の磁歪定数を有する垂直磁化の記憶層では、逆磁歪効果により圧縮応力の方向が短軸となり、圧縮応力の方向に対して垂直な方向に引張応力が生じて長軸となるので、引張応力の方向に磁化が誘起されて異方性磁界が歪む。よって、正の磁歪定数を有する垂直磁化の記憶層の場合、異方性磁界の磁化困難軸を圧縮方向として、磁化容易軸を逆磁歪効果の磁化誘起方向となるように設計すれば、垂直磁化を補完することが可能となる。
【００１１】
以下の実施形態では、書き込み動作のバラツキが記憶層における垂直磁化の分散にあるという点を鑑み、記憶層にかかる応力を厳密に制御することで逆磁歪効果がもたらす垂直磁化の補完により、書き込み動作のバラツキを抑制する。
【００１２】
このように、記憶層にかかる応力を制御することで、書き込み動作のバラツキを抑制できれば、例えば、垂直磁化の記憶層を備える磁気抵抗効果素子とスピン注入書き込みとを利用する磁気メモリにおいて、書き込み動作のバラツキの課題とは切り離して、磁気抵抗効果素子のサイズを小さくし、磁化反転エネルギー（保磁力）を小さくし、さらに、書き込み電流の低減を図ることが可能である。
【００１３】
図１は、磁気メモリの磁気抵抗効果素子を示している。
【００１４】
磁気抵抗効果素子１０は、下地層１１と、下地層11上の記憶層１２と、記憶層12上の非磁性層(トンネルバリア層)１４と、非磁性層１４上の参照層１３とを備える。記憶層１２は、膜面に対して垂直かつ可変の磁化方向を持ち、参照層１３は、膜面に対して垂直かつ不変の磁化方向を持つ。
【００１５】
側壁保護膜１５は、磁気抵抗効果素子１０の側壁、即ち、記憶層１２、参照層１３及び非磁性層１４の積層方向に対して垂直な方向にある磁気抵抗効果素子１０の側壁を覆う。また、層間絶縁膜１６は、側壁保護膜１５を覆う。
【００１６】
この構造は、参照層１３が記憶層１２よりも上にあるトップピン型であるが、これに代えて、参照層１３が記憶層１２よりも下にあるボトムピン型であっても良い。
【００１７】
尚、記憶層１２中の矢印は、膜面と平行方向、つまり磁化困難軸の方向から記憶層１２に対して応力が掛かった時に、逆磁歪効果によって生じる磁化誘起方向を示している。磁化誘起方向は、膜面に対して垂直方向、つまり磁化容易軸および垂直磁化方向と一致しているので、垂直磁化の補完が可能である。
【００１８】
例えば、正の磁歪定数を有する記憶層１２の場合、記憶層１２の内部応力を圧縮応力とすれば、逆磁歪効果により磁気モーメントが誘起されるので、記憶層１２の垂直磁化は補完される。
【００１９】
また、負の磁歪定数を有する記憶層１２の場合、記憶層１２の内部応力を引張応力とすれば、膜面に対して垂直方向に垂直磁化が補完される。
【００２０】
尚、記憶層１２の上面および下面に接する層は積層構造でも良い。ただし、記憶層１２が上下に接する層の界面から受ける外部応力は、記憶層１２が正の磁歪定数の場合は圧縮応力であり、記憶層１２が負の磁歪定数の場合は引張応力である。
【００２１】
このような磁気抵抗効果素子の構造によれば、正または負の磁歪定数を有する記憶層は逆磁歪効果によって垂直磁化を補完できるので、書き込み動作のバラツキを抑制できる。
【００２２】
以下、上述の基本思想を具現化したいくつかの実施例を説明する。
【００２３】
[実施例]
・第１の実施例
図２は、第１の実施例を示している。
【００２４】
同図は、磁気メモリの磁気抵抗効果素子を示している。
【００２５】
尚、同図において、図１と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００２６】
本例の特徴は以下の点にある。
【００２７】
記憶層１２が、正の磁歪定数を有する強磁性体であるとき、その内部応力は圧縮応力である。記憶層１２が側壁保護膜１５に対して膜面と平行方向に圧縮応力を印加する一方、側壁保護膜１５は、記憶層１２から受けた圧縮応力を、弾性エネルギーを介して記憶層１２へ印加する。この時、記憶層１２の垂直磁化は、逆磁歪効果によって膜面に対して垂直方向に誘起され、補完される。
【００２８】
また、記憶層１２が、負の磁歪定数を有する強磁性体であるとき、その内部応力は引張応力である。記憶層１２が側壁保護膜１５に対して膜面と平行方向に引張応力を印加する一方、側壁保護膜１５は、記憶層１２から受けた引張応力を、弾性エネルギーを介して記憶層１２へ印加する。この時、記憶層１２の垂直磁化は、逆磁歪効果によって膜面に対して垂直方向に誘起され、補完される。
【００２９】
正または負の磁歪定数を有する代表的な材料としては、例えば(Co-Fe)80at%-B20at%があり、(Co-Fe)中のFeが40at%以上の場合に正の磁歪定数となり、40at%以下の場合に負の磁歪定数となる。また、Co-Feの場合は、Coが80at%以下だと正の磁歪定数となり、80at%以上だと負の磁歪定数となる。さらに、Ni-Feの場合、Niが80at%以下だと正の磁歪定数となり、80at%以上だと負の磁歪定数となる。Co-Pdの場合、Coが40at%以上だと正磁歪となり、80at%以下だと負の磁歪定数となる。
【００３０】
また、圧縮応力を有する材料の組成制御としては、ある固体密度の物体に原子半径の大きい元素を添加する方法があり、原子半径の大きな元素が原子半径の小さな元素へ圧縮応力を印加するので、ある固体密度の物体は、圧縮応力をおよぼす材料となる。例えば、Co合金やFe合金などへ、これらよりも原子半径の大きい元素(Ta,W,Pt,Pd,Zr,Hf,Nb)を数%添加すると、圧縮応力を有する材料となる。逆に、ある固体密度の物体へ原子半径の小さい元素を添加すると、引張応力をおよぼす材料となる。例えば、Co合金やFe合金などへ、Co合金やFe合金よりも原子半径の小さい元素(B,C,N,O,Mg,Al)を数%添加すると、引張り応力を及ぼす材料となる。
【００３１】
また、圧縮応力を有する材料を成膜する条件としては、膜の原子密度が大きくなるように基板温度を、例えば数100℃にして加熱成膜する方法がある。例えば、スパッタ法の場合、ガス圧を下げる、成膜レートを上げる、基板にバイアス電圧を印加する等の方法があり、CVD法の場合、ガス圧を上げる、原子層成長(AtomicLayerDeposition)にする、プラズマCVD法において、基板にバイアス電圧を印加する等の手法を用いると、圧縮応力をおよぼす材料を成膜することができる。逆に、膜の原子密度が小さくなるように基板温度を、例えば10℃以下に冷却して成膜すると、引張応力をおよぼす材料となる。例えば、スパッタ法の場合は、ガス圧を上げる、成膜レートを下げる等の手法があり、CVD法の場合は、ガス圧を下げる、排気速度を上げる等の手法を用いると、引張応力をおよぼす材料を成膜することができる。
【００３２】
このように、第１の実施例によれば、記憶層１２の内部応力を制御することが可能なので、逆磁歪効果による磁化誘起により、記憶層１２の垂直磁化を補完できる。したがって、垂直磁化の保磁力が増し、書き込み動作のバラツキを抑制することが可能である。
【００３３】
・第２の実施例
図３は、第２の実施例を示している。
【００３４】
同図も、磁気メモリの磁気抵抗効果素子を示している。
【００３５】
尚、同図において、図１と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００３６】
本例の場合、第１の実施例とは異なり、正の磁歪定数を有する記憶層１２の内部応力つまり圧縮応力は、記憶層１２の下面および上面に存在する第１の界面および第２の界面に働く剪断応力により誘発されるという特徴がある。言い換えれば、第１の界面および第２の界面に働く剪断応力により記憶層１２の側壁が圧縮されるので、弾性エネルギーを介して記憶層１２は膜面と平行方向に圧縮応力を発生する。同時に、記憶層１２の膜面に対して垂直方向に引張応力が生じて、逆磁歪効果の磁化誘起により垂直磁化を補完することが可能である。
【００３７】
また、負の磁歪定数を有する記憶層１２の内部応力つまり引張応力は、記憶層１２の下面および上面に存在する第１の界面および第２の界面に働く剪断応力により誘発されるという特徴がある。言い換えれば、第１の界面および第２の界面に働く剪断応力により記憶層１２の側壁が引張られるので、弾性エネルギーを介して記憶層１２は膜面と平行方向に引張応力を発生する。同時に、逆磁歪効果の磁化誘起により垂直磁化を補完することが可能である。
【００３８】
尚、正または負の磁歪定数を有する材料、圧縮応力または引張応力を有する材料の組成制御、および成膜条件については、第１の実施例と重複するので省略する。
【００３９】
このように、第２の実施例によれば、正の磁歪定数を有する記憶層１２とその上下で隣接する層との界面に発生している剪断応力に起因して、記憶層１２に圧縮応力が印加されている。そのため、逆磁歪効果によって記憶層１２の膜面に対して垂直方向に磁化が誘起され、垂直磁化を補完するこができる。よって、例えば垂直磁化が分散して書き込み動作のバラツキが増大するという事態が発生することはない。
【００４０】
・第３の実施例
図４は、第３の実施例を示している。
【００４１】
同図も、磁気メモリの磁気抵抗効果素子を示している。
【００４２】
尚、同図において、図１と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００４３】
本例の場合、第１の実施例とは異なり、正の磁歪定数を有する記憶層１２の内部応力つまり圧縮応力は、側壁保護膜１５の圧縮応力により誘発されるという特徴がある。これは、側壁保護膜１５の内部応力により、記憶層１２は膜面に対して垂直方向に引張られ、膜厚が膜面に対して垂直方向に伸びるが、記憶層１２の体積は変化しないので、膜面に対して平行方向に圧縮される。つまり、記憶層１２は、膜厚の変化に応じた圧縮応力を発揮することで、逆磁歪効果により垂直磁化を補完している。
【００４４】
また、負の磁歪定数を有する記憶層１２の内部応力つまり引張応力は、側壁保護膜１５の引張応力により誘発されるという特徴がある。つまり、記憶層は、膜厚の変化に応じた引張応力を発揮することで、逆磁歪効果により垂直磁化を補完している。
【００４５】
側壁保護膜１５の材料として、SiN、SiO2、SiONなどの絶縁膜がある。これらの絶縁膜において、Siリッチの場合は圧縮応力となり、Oリッチ又はNリッチの場合は引張応力となる。また、SiNを側壁保護膜として用いた場合、側壁保護膜の内部応力は、SiNをさらに酸化することにより調整することができる（内部応力は、酸化により圧縮応力が大きくなる方向に作用する）。さらに、側壁保護膜は単層でも積層でも良い。
【００４６】
第３の実施例の変形例として、図５に示すように、層間絶縁膜１６の内部応力つまり圧縮応力を、側壁保護膜１５を介して正の磁歪定数を有する記憶層１２へ印加した場合、第３の実施例と同容に、記憶層１２に圧縮応力が誘発される。したがって、記憶層１２は、逆磁歪効果により垂直磁化を補完することが可能である。
【００４７】
また、層間絶縁膜１６の内部応力が引張応力である場合、負の磁歪定数を有する記憶層１２へ層間絶縁膜１６の引張応力を側壁保護膜１５を介して印加すると、記憶層１２に引張応力が誘発される。したがって、記憶層１２は、逆磁歪効果により垂直磁化を補完することが可能である。
【００４８】
層間絶縁膜１６の材料としては、側壁保護膜１５と同様に、SiN、SiO2、SiONなどの絶縁膜がある。
【００４９】
尚、正または負の磁歪定数を有する材料、圧縮応力または引張応力を有する材料の組成制御、および成膜条件については、第１の実施例と重複するので省略する。
【００５０】
このように、第３の実施例によれば、側壁保護膜１５の内部応力によって、記憶層１２に内部応力が生じるため、逆磁歪効果によって垂直磁化が誘起される。したがって、記憶層１２の垂直磁化の分散による書き込み動作のバラツキは低減できる。
【００５１】
・第４の実施例
図６は、第４の実施例を示している。
【００５２】
同図も、磁気メモリの磁気抵抗効果素子を示している。
【００５３】
尚、同図において、図１と同じ要素には同じ符号を付すことにより、その説明を省略する。
【００５４】
本例の場合、第１の実施例とは異なり、正の磁歪定数を有する記憶層１２の内部応力つまり圧縮応力は、側壁保護膜１５の熱膨張係数が記憶層１２の熱膨張係数よりも小さいときに、誘発されるという特徴がある。これは、記憶層１２の熱膨張係数が側壁保護膜１５の熱膨張係数よりも大きいため、記憶層１２は膨張して側壁保護膜１５を押すが、側壁保護膜１５の反作用により押し返され、結果的に膜面に対して平行方向に圧縮される。この時、記憶層１２の膜厚は膜面に対して垂直方向に引張られ、逆磁歪効果により垂直磁化が誘起される。
【００５５】
また、負の磁歪定数を有する記憶層１２の内部応力つまり引張応力は、側壁保護膜１５の熱膨張係数が記憶層１２の熱膨張係数よりも大きいときに、誘発されるという特徴がある。つまり、側壁保護膜１５から受ける外部応力に応じて、記憶層１２の内部に引張応力が生じるので、逆磁歪効果によって記憶層１２の垂直磁化を補完することができる。
【００５６】
側壁保護膜１５の材料として、SiN、SiO2、SiONなどの絶縁膜がある。
【００５７】
第４の実施例の変形例として、正の磁歪定数を有する記憶層１２の内部応力つまり圧縮応力は、層間絶縁膜１６の熱膨張係数が記憶層１２の熱膨張係数よりも小さいときに、誘発されるという特徴がある。これは、記憶層１２の熱膨張係数が層間絶縁膜１６の熱膨張係数よりも大きいため、記憶層１２は膨張して側壁保護膜１５を介して層間絶縁膜１６を押すが、層間絶縁膜１６の反作用により側壁保護膜１５を介して押し返され、結果的に膜面に対して平行方向に圧縮される。この時、記憶層１２の膜厚は膜面に対して垂直方向に引張られ、逆磁歪効果により垂直磁化が誘起される。
【００５８】
また、負の磁歪定数を有する記憶層１２の内部応力つまり引張応力は、層間絶縁膜１６の熱膨張係数が記憶層１２の熱膨張係数よりも大きいときに、誘発されるという特徴がある。つまり、層間絶縁膜１６から側壁保護膜１５を介して受ける外部応力に応じて、記憶層１２の内部に引張応力が生じるので、逆磁歪効果によって記憶層１２の垂直磁化を補完することができる。
【００５９】
層間絶縁膜１６の材料としては、側壁保護膜１５と同様に、SiN、SiO2、SiONなどの絶縁膜がある。
【００６０】
尚、側壁保護膜１５の材料、層間絶縁膜１６の材料、正または負の磁歪定数を有する材料、圧縮応力または引張応力を有する材料に対する組成制御、および成膜条件については、第１の実施例と重複するので省略する。ただし、側壁保護膜１５および層間絶縁膜１６の形成温度は、例えば、２００度以上である。
【００６１】
このように、本例は、側壁保護膜１５の熱膨張率と、記憶層１２の熱膨張率の差に起因して、記憶層１２が側壁保護膜１５から外部応力を受けると、記憶層１２の膜面と平行方向に内部応力生じる。同時に、記憶層１２の膜面に対して垂直方向に、逆磁歪効果による垂直磁化の誘起が起こるので、記憶層１２の垂直磁化が補完される。したがって、垂直磁化の分散による書き込み動作のバラツキは抑制できる。
【００６２】
[効果]  
図７は、磁気抵抗効果素子の素子サイズに対する記憶層の垂直磁化保磁力を示している。同図の横軸は素子サイズで、左側から右側にかけて素子サイズが大きくなる。一方、同図の縦軸は記憶層の垂直磁化保磁力で、下側から上側にかけて記憶層の垂直磁化保磁力が大きくなる。白抜きの点は、正の磁歪定数を有する記憶層へ引張応力を印加して記憶層の内部に引張応力を発生させた場合の、素子サイズに対する記憶層の垂直磁化保磁力を示しており、黒塗りの点は、正の磁歪定数を有する記憶層へ圧縮応力を印加して記憶層の内部に圧縮応力を発生させた場合の、素子サイズに対する記憶層の垂直磁化保磁力を示している。
【００６３】
図に示すように、記憶層の内部応力が圧縮応力である場合、記憶層の内部応力が引張応力である場合と比較して、素子サイズに対する記憶層の垂直磁化保磁力が大きくなる傾向にある。また、記憶層の内部応力が圧縮応力である場合の方が、記憶層の内部応力が引張応力である場合のよりも素子サイズに対する記憶層の垂直磁化保磁力におけるバラツキが抑えられる傾向にある。
【００６４】
このように、記憶層が正の磁歪定数を有する場合、記憶層の内部応力を圧縮応力とすることで、記憶層の垂直磁化保磁力を大きくすることが可能なので、書き込み動作のバラツキを抑制することが可能である。
【００６５】
尚、記憶層が負の磁歪定数を有する場合も、同様の関係を得ることができる。即ち、記憶層の内部応力が引張応力である場合、記憶層の内部応力が圧縮応力である場合と比較して、素子サイズに対する記憶層の垂直磁化保磁力が大きくなる傾向にある。また、記憶層の内部応力が引張応力である場合の方が、記憶層の内部応力が圧縮応力である場合よりも素子サイズに対する記憶層の垂直磁化保磁力におけるバラツキが抑えられる傾向にある。
【００６６】
「適用例」
上述の実施例に係わる磁気メモリを、磁気ランダムアクセスメモリに適応した場合について説明する。
【００６７】
以下では、一例として、１つのメモリセルが１つの磁気抵抗効果素子と１つの選択トランジスタを備える１Ｔ１Ｒ型メモリセルアレイを説明する。
【００６８】
図８は、１Ｔ１Ｒ型メモリセルアレイの等価回路の一例を示している。
【００６９】
メモリセルアレイ１７は、アレイ状に配置される複数のメモリセルＭＣを備える。１つのメモリセルＭＣは、１つの磁気抵抗効果素子Ｒと１つの選択トランジスタ（ＦＥＴ）ＳＷとを備える。
【００７０】
磁気抵抗効果素子Ｒと選択トランジスタＳＷは、直列接続され、その一端は、第１のビット線ＢＬ１に接続され、他端は、第２のビット線ＢＬ２に接続される。選択トランジスタＳＷの制御端子（ゲート端子）は、第２の方向に延びるワード線ＷＬに接続される。
【００７１】
第１のビット線ＢＬ１は、第１の方向に延び、その一端は、ビット線ドライバ／シンカー１８に接続される。第２のビット線ＢＬ２は、第１の方向に延び、その一端は、ビット線ドライバ／シンカー＆読み出し回路１９に接続される。
【００７２】
但し、第１のビット線ＢＬ１がビット線ドライバ／シンカー＆読み出し回路１９に接続され、第２のビット線ＢＬ２がビット線ドライバ／シンカー１８に接続されるように、変形することも可能である。
【００７３】
また、ビット線ドライバ／シンカー１８及びビット線ドライバ／シンカー＆読み出し回路１９の位置は、逆でもよいし、両者が同じ位置に配置されていてもよい。
【００７４】
ワード線ＷＬは、第２の方向に延び、その一端は、ワード線ドライバ２０に接続される。
【００７５】
図９は、メモリセルの一例を示している。
【００７６】
選択トランジスタＳＷは、半導体基板２１内のアクティブエリアＡＡ内に配置される。アクティブエリアＡＡは、半導体基板２１内の素子分離絶縁層２２により取り囲まれる。本例では、素子分離絶縁層２２は、ＳＴＩ(Shallow Trench Isolation)構造を有する。
【００７７】
選択トランジスタＳＷは、半導体基板２１内のソース／ドレイン拡散層２３ａ，２３ｂと、これらの間のチャネル上のゲート絶縁層２４と、ゲート絶縁層２４上のゲート電極２５とを備える。ゲート電極２５は、ワード線ＷＬとして機能する。
【００７８】
層間絶縁層２６は、選択トランジスタＳＷを覆う。層間絶縁層２６の上面は、平坦であり、下部電極２７は、層間絶縁層２６上に配置される。下部電極２７は、コンタクトプラグ２８を介して、選択トランジスタＳＷのソース／ドレイン拡散層２３ｂに接続される。
【００７９】
磁気抵抗効果素子Ｒは、下部電極２７上に配置される。また、上部電極２９は、磁気抵抗効果素子Ｒ上に配置される。上部電極２９は、例えば、磁気抵抗効果素子Ｒを加工するときのハードマスクとして機能する。
【００８０】
側壁保護膜１５は、磁気抵抗効果素子Rの側壁を覆う。
【００８１】
層間絶縁層１６は、側壁保護膜１５上に配置され、磁気抵抗効果素子Ｒを覆う。層間絶縁層１６の上面は、平坦であり、第１及び第２のビット線ＢＬ１，ＢＬ２は、層間絶縁層１６上に配置される。第１のビット線ＢＬ１は、上部電極２９に接続される。第２のビット線ＢＬ２は、コンタクトプラグ３０を介して、選択トランジスタＳＷのソース／ドレイン拡散層２３ａに接続される。
【００８２】
ここで、磁気抵抗効果素子Ｒの側面は、側壁保護膜１５で覆われている。また、磁気抵抗効果素子Rの記憶層の内部応力は、上述の実施例に示したように、記憶層の垂直磁化を補完するために、正の磁歪定数を有するときは圧縮応力であり、負の磁歪定数を有するときは引張応力である。ただし、記憶層の垂直磁化が補完されるような磁気抵抗効果素子Rの素子構造であれば、上述の実施例に示した構造以外に、様々な形態をとることが可能である。
【００８３】
さらに、磁気抵抗効果素子Ｒの製造では、記憶層にかかる応力を調整して記憶層の垂直磁化を補完するように、記憶層および記憶層に接する上下左右の層を公知の堆積技術用いて成膜条件や材料の組成を調整する。ここで、磁気抵抗効果素子Ｒをエッチングでパターニングするときは、加工精度を向上させるため、例えば、ＩＢＥ（Ion beam etching）、ＲＩＥ（Reactive Ion beam etching）、あるいは、ＧＣＩＢ（Gas cluster Ion beam etching）を利用する。
【００８４】
ここで、これらの方法により磁気抵抗効果素子Ｒをパターニングするとき、磁気抵抗効果素子Ｒの側壁に、再付着層（Re-deposition layer）としての残渣が形成されることが知られている。そのため、その残渣の絶縁化や、残渣が発生しないような磁気抵抗効果素子Ｒのテーパー角（積層構造内の各層の膜面と側面とのなす角度）、加工条件（ガスの種類など）を最適化することが必要である。また、残渣に対しては、記憶層のサイズと参照層のサイズを異ならせ、両者のパターニングを別々に行うといった手法も有効である。
【００８５】
[むすび]
実施形態によれば、書き込み動作のバラツキを抑制することが可能である。
【００８６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８７】
１０、Ｒ：磁気抵抗効果素子、１１：下地層、１２：記憶層、１３：参照層、１４：非磁性層、１５：側壁保護膜、１６：層間絶縁膜、１７：メモリセルアレイ、１８：ビット線ドライバ／シンカー、１９：ビット線ドライバ／シンカー＆読み出し回路、２０：ワード線ドライバ、２１：半導体基板、２２：素子分離絶縁層、２３ａ，２３ｂ：ソース／ドレイン拡散層、２４：ゲート絶縁層、２５：ゲート電極、２６：層間絶縁層、２７：下部電極、２８：コンタクトプラグ、２９：上部電極、３０：コンタクトプラグ、ＳＷ: 選択トランジスタ（ＦＥＴ）、ＭＣ：メモリセル、ＢＬ１：第１のビット線、ＢＬ２：第２のビット線、ＷＬ：ワード線、ＡＡ：アクティブエリア
【図１】
2014049659.tif 000003
【図２】
2014049659.tif 000004
【図３】
2014049659.tif 000005
【図４】
2014049659.tif 000006
【図５】
2014049659.tif 000007
【図６】
2014049659.tif 000008
【図７】
2014049659.tif 000009
【図８】
2014049659.tif 000010
【図９】
2014049659.tif 000011