(57)【要約】  【課題】フォトリソ工程数を増加させることなく、薄膜トランジスタのソース領域やドレイン領域とともに、画素素子の画素電極を、同一の酸化物半導体で形成し得る薄膜デバイスの製造方法を提供する。  【解決手段】薄膜デバイスのうち、ＴＦＴ素子１００は、基板１上にゲート電極膜２、ゲート絶縁膜３および所定の酸化物半導体層（以下IGZO膜４）を含む複数の層を積層して形成するとともに、画素素子（有機ＥＬ素子２００）は基板１上に該所定のIGZO膜４を含む複数の層を積層して形成し、その際に、ＴＦＴ素子１００中のIGZO膜４と画素素子中のIGZO膜４とを、同一の材料を用いて一体的に形成し、基板１側からIGZO膜４にエキシマレーザ光を照射せしめて、基板１側から見たときに、ゲート電極膜２と重ならないIGZO膜４の領域（ソース領域６ａ、ドレイン領域６ｂ、および画素電極６ｃ）を低抵抗化する。【選択図】図１
2014132621.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ素子と、この薄膜トランジスタ素子により駆動される画素素子とを含む薄膜デバイスの製造方法において、
前記薄膜トランジスタ素子と、この薄膜トランジスタ素子により駆動される画素素子とを含む薄膜デバイスの製造方法であり、前記薄膜トランジスタ素子は、基板上において少なくともゲート電極膜、ゲート絶縁膜および所定の酸化物半導体層を含む複数の層を上下方向に積層形成するとともに、前記画素素子は前記基板上において少なくとも前記所定の酸化物半導体層を含む複数の層を該上下方向に積層形成し、
この後、前記酸化物半導体層と前記ゲート電極膜のうち、該ゲート電極膜の方に近い、上下いずれかの端面側から前記酸化物半導体層に向けて所定の光を照射せしめ、該光の入射側から、その光進行方向を見たときに、その視線上において前記ゲート電極膜と重ならない、前記薄膜トランジスタ素子中の前記酸化物半導体層上のソース領域およびドレイン領域、ならびに前記画素素子中の前記酸化物半導体層上の画素電極を低抵抗化することを特徴とする薄膜デバイスの製造方法。
【請求項２】
前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることを特徴とする請求項１に記載の薄膜デバイスの製造方法。
【請求項３】
薄膜トランジスタの製造方法において、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１または２に記載の薄膜デバイスの製造方法。
【請求項４】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項１または２に記載の薄膜デバイスの製造方法。
【請求項５】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることを特徴とする請求項１〜４のうちいずれか１項に記載の薄膜デバイスの製造方法。
【請求項６】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることを特徴とする請求項１〜４のうちいずれか１項に記載の薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜デバイスの製造方法に関し、特に、有機ＥＬディスプレイ装置や液晶ディスプレイ装置に搭載される、薄膜トランジスタおよび画素電極を互いに近接して配してなる薄膜デバイスの製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動用素子等に用いることを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO）））や酸化亜鉛（ZnO）からなる酸化物半導体等をチャネルに用いたＴＦＴの製造方法についての研究が盛んであり、実機にも種々適用されている。
【０００３】
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。
【０００４】
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) やポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能にしている。
【０００５】
一方、インジウム、スズを含む酸化物であるITO膜などの透明導電膜は可視光に対する透過率が高いことから液晶や有機ＥＬの画素電極として用いられている。
ＴＦＴ駆動による液晶ディスプレイや有機ＥＬディスプレイではＴＦＴのソース・ドレイン電極に画素素子の画素電極を接続するように形成することで画素電極にかかる電圧や画素電極に流れる電流を制御している。従来、このような画素電極としては、透明性が要求されるため、ＴＦＴの不透明なソース・ドレイン電極材料とは異なり、酸化インジウムスズ（ＩＴＯ）等の透明導電材料を用いるようにしている。
ところで、このような技術において、透明電極を形成する工程の効率化を図るために、ＴＦＴ素子のソース・ドレイン部と画素素子の画素電極を一体的に形成する試みがなされている。
【０００６】
すなわち、特許文献１に記載された薄膜トランジスタアレイの製造方法においては、チャネル領域、ソース領域およびドレイン領域と、画素電極とを同一の酸化物半導体によって形成している。ＴＦＴにおけるすべての層構造を形成後、最上層の保護絶縁膜の所望の領域（ソース領域、ドレイン領域および画素電極に対応する領域）に酸化物半導体層まで延びる開口部を設け、この開口部を介して、酸化物半導体を還元性プラズマ（あるいはドーピング元素を含むプラズマ）に曝すことにより、ソース領域、ドレイン領域および画素電極を同時に低抵抗化するとともにチャネル領域（酸化物半導体層上の領域であって、ゲート電極と対向する領域）は高抵抗のままとしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2008-40343号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した特許文献１に記載の製造方法においては、酸化物半導体の所望の領域のみをプラズマに曝すために、前述したように保護絶縁膜の所望の領域に開口部を設けるようにしており、これによってフォトリソ工程数が増加してしまい、却って製造工程の煩雑化および製造コストの上昇を招くことになりかねない。
【０００９】
本発明は、上記事情に鑑みなされたものであり、フォトリソ工程数を増加させることなく、薄膜トランジスタのソース領域やドレイン領域とともに、画素素子の画素電極を、同一の酸化物半導体によって一体的に形成し得る薄膜デバイスの製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
本発明に係る薄膜デバイスの製造方法は、
薄膜トランジスタ素子と、この薄膜トランジスタ素子により駆動される画素素子とを含む薄膜デバイスの製造方法において、
前記薄膜トランジスタ素子と、この薄膜トランジスタ素子により駆動される画素素子とを含む薄膜デバイスの製造方法であり、前記薄膜トランジスタ素子は、基板上において少なくともゲート電極膜、ゲート絶縁膜および所定の酸化物半導体層を含む複数の層を上下方向に積層形成するとともに、前記画素素子は前記基板上において少なくとも前記所定の酸化物半導体層を含む複数の層を該上下方向に積層形成し、
この後、前記酸化物半導体層と前記ゲート電極膜のうち、該ゲート電極膜の方に近い、上下いずれかの端面側から該酸化物半導体層に向けて所定の光を照射せしめ、該光の入射側から、その光進行方向を見たときに、その視線上において前記ゲート電極膜と重ならない、前記薄膜トランジスタ素子中の前記酸化物半導体層上のソース領域およびドレイン領域、ならびに前記画素素子中の前記酸化物半導体層上の画素電極を低抵抗化することを特徴とするものである。
【００１１】
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光（連続光）のいずれかであることが好ましい。なお、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００１２】
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことが好ましい。
【００１３】
また、前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
また、前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることが好ましい。
また、前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることが好ましい。
【発明の効果】
【００１４】
本発明に係る薄膜デバイスの製造方法は、薄膜トランジスタ素子と、この薄膜トランジスタ素子により駆動される画素素子とを含む薄膜デバイスの製造方法であり、前記薄膜トランジスタ素子は、基板上において少なくともゲート電極膜、ゲート絶縁膜および所定の酸化物半導体層を含む複数の層を上下方向に積層形成するとともに、前記画素素子は前記基板上において少なくとも前記所定の酸化物半導体層を含む複数の層を該上下方向に積層形成し、その際に、前記薄膜トランジスタ素子中の前記酸化物半導体層と前記画素素子中の前記酸化物半導体層とを、同一の材料にて一体的に形成し、この後、前記酸化物半導体層と前記ゲート電極膜のうち、該ゲート電極膜の方に近い上下いずれかの端面側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。
【００１５】
該基板側から該酸化物半導体層に向けて所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、前記光の入射側から、その光進行方向を見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、薄膜トランジスタ素子中の前記酸化物半導体層上のソース領域およびドレイン領域、ならびに前記画素素子中の前記酸化物半導体層上の画素電極のみを選択して低抵抗化することができ、薄膜トランジスタ素子中の前記酸化物半導体層上のチャネル領域は依然として高抵抗のままとなる。
【００１６】
これにより、薄膜トランジスタ素子と、この薄膜トランジスタ素子により駆動される画素素子とを含む薄膜デバイスを、フォトリソ工程数を増加させることなく、簡易な手法により、製造することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る、自己整合型ボトムゲート構造の薄膜デバイスの製造方法を示す工程図である。
【図２】本発明の第２の実施形態に係る、自己整合型トップゲート構造の薄膜デバイスの製造方法を示す工程図である。
【発明を実施するための形態】
【００１８】
＜第１の実施形態＞
以下、本発明の第１の実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
【００１９】
図１は第１の実施形態に係る製造方法の各工程を順に示すものである。
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜２を形成する。
【００２０】
次に、ゲート電極膜上（一部は基板上）に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜を200nmの厚さに形成する。
【００２１】
次に、ゲート絶縁膜上にInGaZnO膜（以下、単にIGZO膜と称する：酸化物半導体層）４を50nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜４は成膜状態においてはアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜４に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す。
【００２２】
プラズマＣＶＤにより基板温度300℃で酸化ケイ素よりなる保護膜５を形成する（図１（ａ））。次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、300℃で熱アニールを空気中で１時間施す。
【００２３】
次に、上述したように積層された素子構造体に対して、図１（ｂ）に示すように、基板１側からIGZO膜４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）を照射する。エキシマレーザの一部はゲート電極によって反射、吸収されるため、ゲート電極上のIGZO領域（チャネル領域に相当）にはエキシマレーザ光が照射されない。一方、ゲート電極が下部にないIGZO領域にはエキシマレーザが照射される。エキシマレーザが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜４´）となる（図１（ｃ））。この低抵抗領域は、ＴＦＴ素子１００のソース領域およびドレイン領域、ならびに有機ＥＬ素子２００の画素電極６ｃとして用いられる。
【００２４】
従来より、ソース領域、ドレイン領域にそれぞれソース電極、ドレイン電極を形成し、該ソース電極または該ドレイン電極に接するように該ソース・ドレイン電極の材料とは異なる酸化インジウムスズ（ＩＴＯ）等からなる透明電極を画素電極として用いている。本実施形態においてはソース領域６ａ、ドレイン領域６ｂおよび画素電極６ｃを透明なＩＧＺＯ膜等で一体的に形成することにより、ソース電極、ドレイン電極を形成する工程と透明電極を形成する工程を別個に設ける必要がなくなる。また、これらの工程の削減によって歩留りを向上させることができる。
【００２５】
なお、この後に有機ＥＬ素子２００を作製する場合は、画素電極６ｃ上に位置する保護膜５の一部をエッチングした後、画素電極６ｃ上に、例えば、正孔注入層３２、正孔輸送層３３、発光層３４、正孔阻止層３５および電子輸送層３６を形成し、さらにその上に陰極３１を積層することで有機ＥＬ素子２００を形成する（図1（ｄ））。
【００２６】
このように、本実施形態の製造方法は、ＴＦＴ素子と画素素子を近接配置した薄膜デバイス中において、ＴＦＴ素子１００のソース領域６ａおよびドレイン領域６ｂと、有機ＥＬ素子２００の画素電極６ｃとの双方を同一の導電材料により形成することで、製造工程の効率化を図ることができる、とのバックグラウンドに立ち、さらに、酸化物半導体の低抵抗化処理を光照射により行えば、酸化物半導体層のうち所定領域（ソース領域６ａ、ドレイン領域６ｂおよび画素電極６ｃ）のみを簡易かつ精度よく選択することができるという発明者の知見に基づきなされたものである。
【００２７】
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板の収縮や反り、あるいは基板１からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、エキシマレーザの１パルスあたりのエネルギー密度（照射強度）は、1〜1000mJ/cm2であることが好ましい。
【００２８】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
【００２９】
さらに、エキシマレーザの波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
【００３０】
なお、上記エキシマレーザはIGZO膜４における吸収率が高くなる波長を含むことが好ましい。
【００３１】
また、照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザでも、Arレーザ等の気体レーザでも、YAGレーザなどの固体レーザでもよい。また、フラッシュランプ光等のレーザ光以外の光であってもよい。また、CWレーザ等の連続光を用いることも可能である。
【００３２】
上記エキシマレーザ光に替えて、フラッシュランプ光を用いる場合、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、0.01〜500J/cm2であることが好ましい。
【００３３】
また、フラッシュランプ光の１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、0.001〜100msecに設定することが好ましい。
【００３４】
さらに、フラッシュランプ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、200〜1500nmの範囲内における波長を含むことが好ましい。
【００３５】
また、上記照射光は、酸化物半導体層には作用するが、基板１等にはできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザ光やフラッシュランプ光等のパルス光を選択することが好ましい。
また、本実施形態に係る製造方法で作製したＴＦＴ素子はゲート電極膜２とソース・ドレイン領域６ａ、６ｂが重ならないように形成されるので寄生容量を小さくすることが可能である。
【００３６】
なお、上記実施形態方法においては、酸化ケイ素によりゲート絶縁膜３を形成しているが、これに限られるものではなく、種々の材料を使用することができ、特に、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ）に対して、より透過率が高い材料であることが好ましい。
【００３７】
また、本実施形態のものは「ボトムゲート構造」をもつＴＦＴ素子であるから、ゲート電極膜２が酸化物半導体層（IGZO膜４）よりも先に形成されるため、ゲート絶縁膜３の成膜時における酸化物半導体層へのダメージは無く、下述する第２の実施形態に係る「トップゲート構造」をもつＴＦＴ素子に比べて、特性劣化や特性ばらつきの点で有利である。また、a-Siラインと設備的に共通化することができるので製造上便利である。
【００３８】
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造の薄膜デバイスを作製することができる。
【００３９】
＜第２の実施形態＞
以下、本発明の第２の実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。なお、この第２の実施形態は上述した第１の実施形態とは、層構成の順序と所定の光を照射する方向が異なるだけであるので、第１の実施形態とは異なる部分についてのみ説明し、重複する説明については説明を省略する。なお、第２の実施形態について、第１の実施形態の層と対応する層については、第１の実施形態のその層の符号に１０を加えた符号を付すものとする。
【００４０】
図２は第２の実施形態に係る製造方法の各工程を順に示すものである。
まず、ガラス基板１１上に、IGZO膜１４を50nmの厚さに形成する。IGZO膜１４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜１４は成膜時においてアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜１４に対し、フォトリソグラフィ法およびエッチング法を用いて適切なパターニング処理を施す。
【００４１】
次に、IGZO膜１４上に、プラズマＣＶＤ法を用いて、酸化ケイ素によるゲート絶縁膜１３を200nmの厚さに形成する。次に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜１２を形成する。次に、プラズマＣＶＤ法により基板温度300℃で酸化ケイ素よりなる保護膜１５を形成する（図２（ａ））。次に、ＴＦＴ特性のドレイン電流向上や信頼性改善を目的にして、300℃で熱アニールを空気中で1時間施す。
【００４２】
次に、上述したように積層された素子構造体に対して、図２（ｂ）に示すように、ゲート電極膜１２側からIGZO膜１４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）やフラッシュランプ光を照射する。エキシマレーザ光等の一部はゲート電極膜１２によって反射、吸収されるため、ゲート電極膜１２の下方に位置するIGZO膜１４（チャネル領域に相当）にはエキシマレーザ光等が照射されない。一方、ゲート電極膜１２が上部に存在しないIGZO膜１４（ソース・ドレイン領域１６ａ、１６ｂおよび画素電極１６ｃに相当）にはエキシマレーザ光等が照射される。エキシマレーザ光等が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜１４´）となる（図２（ｃ））。これにより、ドレイン電流の低下を抑制することができる。
【００４３】
本実施形態に示すようにソース領域１６ａ、ドレイン領域１６ｂおよび画素電極１６ｃが一体的に、かつ同時に形成されることにより、ソース電極、ドレイン電極を形成する工程と透明電極を形成する工程を別個に設ける必要がなくなる。また、これら製造工程の効率化を図ることによって歩留りを向上させることができる。
【００４４】
有機ＥＬパネルを作製する場合は、ドレイン領域１６ｂと一体的に形成された画素電極１６ｃ上の保護膜１５とゲート絶縁膜１３の一部をエッチングした後、画素電極１６ｃ上に有機ＥＬ素子２１０を形成する（図２（ｄ））。
また、本実施形態の製造方法で作製したＴＦＴ素子１１０はゲート電極膜１２とソース・ドレイン領域１６ａ、１６ｂが重ならないように寄生容量を小さくすることが可能である。
【００４５】
なお、第２の実施形態におけるエキシマレーザ光およびフラッシュランプ光の特性（１パルスあたりのエネルギー密度（照射強度）、１パルスあたりの幅（発光時間）、使用光の波長）、上記所定の光の変更態様、各層の形成材料、および酸化物半導体層の成膜方法等については、上記第１の実施形態と同様であるので説明は省略する。
以上に説明した如くして、本実施形態に係る自己整合型トップゲート構造の薄膜デバイスを作製することができる。
【００４６】
なお、上記２つの実施形態において、ＴＦＴ素子１００、１１０や有機ＥＬ素子２００、２１０の層構成は一例であって、これに限られるものではない。また、有機ＥＬ素子の替わりに液晶素子を用いることも可能である。
【００４７】
なお、上記２つの実施形態方法においては、酸化ケイ素によりゲート絶縁膜および保護膜を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ光）に対して、より透過率が高い材料であることが好ましい。
【００４８】
また、上記２つの実施形態方法においては、酸化物半導体層としてIGZO膜４、１４を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか１元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜４、１４を構成するIGZOの組成比をIn:Ga:Zn:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。
【００４９】
また、上記２つの実施形態方法においては、酸化物半導体層として非晶質のIGZO膜４、１４を用いているが、ZnO膜等の多結晶の酸化物半導体層により形成してもよい。
【００５０】
また、上記２つの実施形態方法においては、酸化物半導体層としてのIGZO膜４、１４をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
【００５１】
なお、上記２つの実施形態方法においては、酸化ケイ素によりゲート絶縁膜３、１３および保護膜５、１５を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ）に対して、より透過率が高い材料であればより好ましい。
【符号の説明】
【００５２】
１、１１      ガラス基板（基板）
２、１２      ゲート電極膜
３、１３      ゲート絶縁膜
４、１４      ＩＧＺＯ膜
４´、１４´      低抵抗ＩＧＺＯ膜
４ａ、１４ａ      チャネル領域（ＩＧＺＯ膜）
５、１５      保護膜
６ａ、１６ａ      ソース領域
６ｂ、１６ｂ      ドレイン領域
６ｃ、１６ｃ      ドレイン領域
３１、４１      陰極
３２、４２      正孔注入層
３３、４３      正孔輸送層
３４、４４      発光層
３５、４５      正孔阻止層
３６、４６      電子輸送層
１００、１１０      ＴＦＴ素子
２００、２１０      有機ＥＬ素子
【図１】
2014132621.tif 000003
【図２】
2014132621.tif 000004