(57)【要約】【課題】突起電極を備えた半導体装置とその相手側基板とを接合不良の発生を抑えて接合する。【解決手段】半導体装置１０は、電極部２１ａａを有する半導体素子２０、及びその電極部２１ａａ上に配設された突起電極３０を含む。突起電極３０は、電極部２１ａａ上に設けられた柱状部３１、その柱状部３１上に設けられて柱状部３１の対向する側縁部間に渡って延在する突起部３２、及びその突起部３２を被覆する半田部３３を有する。突起電極３０にこのような突起部３２を設けることで、半導体装置１０とその相手側基板とをショート、オープン等の不良の発生を抑えて接合することが可能になる。【選択図】図１
2014017454.tif 000002
【特許請求の範囲】
【請求項１】
第１電極部を有する半導体素子と、
前記第１電極部上に配設された第１突起電極と
を含み、
前記第１突起電極は、
前記第１電極部上に設けられた第１柱状部と、
前記第１柱状部上に設けられ、前記第１柱状部の対向する側縁部間に渡って延在する第１突部と、
前記第１突部を被覆する第１半田部と
を有することを特徴とする半導体装置。
【請求項２】
前記第１突部は、前記第１突部の表面に、前記第１半田部の成分を含む化合物層が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子の前記第１電極部に並設された第２電極部と、
前記第２電極部上に配設された第２突起電極と
を含み、
前記第２突起電極は、
前記第２電極部上に設けられた第２柱状部と、
前記第２柱状部上に設けられ、前記第２柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第２突部と、
前記第２突部を被覆する第２半田部と
を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
第１電極部を有する半導体素子と、前記第１電極部上に配設された第１突起電極とを含む半導体装置を準備する工程と、
導電部を有する基板を準備する工程と、
前記半導体装置と前記基板とを対向させ、前記第１突起電極と前記導電部とを接合する工程と
を含み、
前記第１突起電極は、
前記第１電極部上に設けられた第１柱状部と、
前記第１柱状部上に設けられ、前記第１柱状部の対向する側縁部間に渡って延在する第１突部と、
前記第１突部を被覆する第１半田部と
を有し、
前記第１突起電極と前記導電部とを接合する工程は、前記第１半田部の溶融温度で加熱し、前記第１突部を前記導電部に当接する工程を含むことを特徴とする半導体パッケージの製造方法。
【請求項５】
前記導電部は、
前記基板上に配設された第２電極部と、
前記第２電極部上に配設された第２突起電極と
を含み、
前記第１突起電極と前記導電部とを接合する工程は、前記第１半田部の溶融温度で加熱し、前記第１突部を前記第２突起電極に当接する工程を含むことを特徴とする請求項４に記載の半導体パッケージの製造方法。
【請求項６】
前記第２突起電極は、
前記第２電極部上に設けられた第２柱状部と、
前記第２柱状部上に設けられ、前記第２柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第２突部と
を有し、
前記第１突部を前記第２突起電極に当接する工程では、前記第１突部を前記第２突部に当接することを特徴とする請求項５に記載の半導体パッケージの製造方法。
【請求項７】
第１電極部を有する半導体素子と、前記第１電極部上に配設された第１突起電極とを備える半導体装置と、
第１導電部を有する基板と
を含み、
前記第１突起電極は、
前記第１電極部上に設けられた第１柱状部と、
前記第１柱状部上に設けられ、前記第１柱状部の対向する側縁部間に渡って延在する第１突部と
を有し、
前記第１突起電極は、前記第１突部が前記第１導電部に対向され、前記第１導電部と、前記第１突起電極の成分、前記第１導電部の成分及び半田の成分を含む第１化合物層を介して、接合されていることを特徴とする半導体パッケージ。
【請求項８】
前記半導体装置は、前記半導体素子の前記第１電極部に並設された第２電極部と、前記第２電極部上に配設された第２突起電極とを含み、
前記基板は、前記第１導電部に並設された第２導電部を含み、
前記第２突起電極は、
前記第２電極部上に設けられた第２柱状部と、
前記第２柱状部上に設けられ、前記第２柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第２突部と
を有し、
前記第２突起電極は、前記第２突部が前記第２導電部に対向され、前記第２導電部と、前記第２突起電極の成分、前記第２導電部の成分及び半田の成分を含む第２化合物層を介して、接合されていることを特徴とする請求項７に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置を含む半導体パッケージの製造方法及び半導体パッケージに関する。
【背景技術】
【０００２】
半導体装置の回路基板等への実装技術として、半導体装置に設けたバンプ（突起電極）を、回路基板の電極に、半田や導電性接着剤等を用いて接合する技術が知られている。また、突起電極を用いて半導体装置同士を接合する技術も知られている。
【０００３】
突起電極としては、各種形状のものが提案されており、その１つとして、柱状電極（ピラー等とも称される）を用いたものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３５８１６５号公報
【特許文献２】特開平０７−２１１７２２号公報
【特許文献３】特開２０１１−０３５１５５号公報
【特許文献４】特開２００５−２４３７５３号公報
【特許文献５】特開２００９−１３０２２２号公報
【特許文献６】特開２００５−１８３４３９号公報
【特許文献７】特開２００８−２１８６４３号公報
【特許文献８】特開２０１２−０８９７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の突起電極として柱状電極を用い、柱状電極を接合相手の基板（回路基板や別の半導体装置）の電極（導電部）に半田等の接合材料を用いて接合する場合には、次のような不良が発生する可能性がある。
【０００６】
例えば、突起電極と相手側の導電部とを接合する際、それらのギャップが大きすぎると、未接合の箇所が発生する恐れがあり、ギャップが小さすぎると、突起電極と相手側の導電部の間に存在する流動性の接合材料が側方に飛び出し、ショートを招く恐れがある。
【０００７】
また、接合材料に半田を用いた場合、接合後に高温環境に晒された時に、突起電極やその相手側の導電部と半田との合金化が進行するにつれて接合部に隙間ができ、オープンが発生する恐れもある。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、電極部を有する半導体素子と、前記電極部上に配設された突起電極とを含み、前記突起電極は、前記電極部上に設けられた柱状部と、前記柱状部上に設けられ、前記柱状部の対向する側縁部間に渡って延在する突部と、前記突部を被覆する半田部とを有する半導体装置が提供される。
【０００９】
また、本発明の一観点によれば、電極部を有する半導体素子と、前記電極部上に配設された突起電極とを含む半導体装置を準備する工程と、導電部を有する基板を準備する工程と、前記半導体装置と前記基板とを対向させ、前記突起電極と前記導電部とを接合する工程とを含む半導体パッケージの製造方法が提供される。ここで、前記突起電極は、前記電極部上に設けられた柱状部と、前記柱状部上に設けられ、前記柱状部の対向する側縁部間に渡って延在する突部と、前記突部を被覆する半田部とを有する。前記突起電極と前記導電部とを接合する工程は、前記半田部の溶融温度で加熱し、前記突部を前記導電部に当接する工程を含む。
【００１０】
更に、本発明の一観点によれば、上記のような方法を用いて製造される半導体パッケージが提供される。
【発明の効果】
【００１１】
開示の技術によれば、半導体装置の突起電極に、柱状部の対向する側縁部間に渡って延在する突部を設けることで、半導体装置と相手側基板とを接合する際のギャップを適正に制御すると共に、接合不良の発生を効果的に抑制することが可能になる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態に係る半導体装置の一例を示す図である。
【図２】第１の実施の形態に係る突起電極の形成方法の一例を示す図である。
【図３】第１の実施の形態に係る半導体装置の実装工程の一例を示す図（その１）である。
【図４】第１の実施の形態に係る半導体装置の実装工程の一例を示す図（その２）である。
【図５】第１の実施の形態に係る半導体パッケージの接合部が高温環境に晒された時の様子の一例を示す図である。
【図６】別形態に係る半導体装置の一例を示す図（その１）である。
【図７】別形態に係る半導体装置の実装工程の一例を示す図である。
【図８】別形態に係る半導体パッケージの接合部が高温環境に晒された時の様子の一例を示す図である。
【図９】別形態に係る半導体装置の実装工程の別例を示す図である。
【図１０】第２の実施の形態に係る半導体パッケージの一例を示す図（その１）である。
【図１１】第２の実施の形態に係る半導体パッケージの一例を示す図（その１）である。
【図１２】第３の実施の形態に係る半導体パッケージの一例を示す図である。
【図１３】突起電極の別例を示す図である。
【図１４】第４の実施の形態に係る半導体パッケージの一例を示す図である。
【図１５】別形態に係る半導体パッケージの一例を示す図（その２）である。
【図１６】第５の実施の形態に係る半導体パッケージの一例を示す図である。
【図１７】別形態に係る半導体パッケージの一例を示す図（その３）である。
【図１８】第４の実施の形態に係る半導体パッケージの別例を示す図である。
【図１９】第５の実施の形態に係る半導体パッケージの別例を示す図である。
【図２０】第６の実施の形態に係る半導体パッケージの一例を示す図である。
【図２１】別形態に係る半導体パッケージの一例を示す図（その４）である。
【発明を実施するための形態】
【００１３】
まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る半導体装置の一例を示す図である。尚、図１（Ａ）は半導体装置の要部斜視模式図、図１（Ｂ）は半導体装置の要部断面模式図である。
【００１４】
半導体装置１０は、半導体素子２０、及び半導体素子２０に設けられた突起電極３０を有している。
半導体素子２０は、トランジスタ等の素子が形成された半導体基板とその上に設けられた配線層（多層配線等）を含む素子部２１、及び素子部２１の上に設けられたパシベーション膜２２を有している。尚、素子部２１は、便宜上、最上層に配線２１ａが設けられた簡略化した構造で図示している。素子部２１の半導体基板には、シリコン（Ｓｉ）基板をはじめとする各種半導体基板（化合物半導体基板を含む）を用いることができる。素子部２１の配線（配線２１ａ）には、アルミニウム（Ａｌ）、銅（Ｃｕ）等の導電材料が用いられる。パシベーション膜２２は、素子部２１の表面に、配線２１ａの一部が露出するように設けられる。パシベーション膜２２から露出する配線２１ａの部分を含む領域は、電極部２１ａａとして用いられる。
【００１５】
突起電極３０は、半導体素子２０の電極部２１ａａ上に設けられている。突起電極３０は、柱状部３１、突起部３２及び半田部３３を有している。
柱状部３１は、半導体素子２０の電極部２１ａａ上に設けられる。柱状部３１には、図１に示すように、その主要部が円柱状のものを用いることができる。尚、柱状部３１には、その主要部が四角柱状のものを用いることもできる。柱状部３１は、ここでは図示を省略するが、その下層部に、電極部２１ａａ上とその周囲のパシベーション膜２２上に跨って形成された導電層（所謂アンダーバンプメタル（ＵＢＭ）層を含む導電層）を含んでいる。柱状部３１の、このような導電層の部分には、ニッケル（Ｎｉ）、Ｃｕ、チタン（Ｔｉ）等の材料が用いられ、導電層よりも上層の部分には、例えばＣｕが用いられる。
【００１６】
突起部３２は、柱状部３１の上に設けられ、その柱状部３１の対向する側縁部間に渡って延在するように設けられる。突起部３２は、例えば、長方形状の頂面３２ａを有し、その長辺の長さが柱状部３１の直径又は幅と一致又はほぼ一致するような凸形状とされる。突起部３２は、その高さｈ２が、柱状部３１の高さｈ１よりも低くなるように設けられる。突起部３２には、例えばＣｕが用いられる。
【００１７】
半田部３３は、柱状部３１の上面及び突起部３２を被覆するように設けられる。半田部３３には、スズ−銀（Ｓｎ−Ａｇ）系、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系、スズ−鉛（Ｓｎ−Ｐｂ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系等、Ｓｎを含む半田、例えばＳｎを４０ｗｔ％以上含む半田が用いられる。
【００１８】
尚、図１に示すように、柱状部３１及び突起部３２と半田部３３との間には、柱状部３１及び突起部３２の成分（例えばＣｕ）と半田部３３の成分（例えばＳｎ）とを含む化合物層３４（例えばＣｕ6Ｓｎ5を主体とする金属間化合物層）が設けられていてもよい。
【００１９】
上記のような突起電極３０は、フォトリソグラフィ技術、めっき技術等を用いて形成することができる。
図２は第１の実施の形態に係る突起電極の形成方法の一例を示す図である。
【００２０】
まず、図２（Ａ）に示すように、パシベーション膜２２の形成まで行った半導体素子２０上に、導電層３１ａを形成し、突起電極３０を形成する領域に開口部４０ａを設けたマスク４０を形成する。そして、導電層３１ａを給電層に用い、開口部４０ａの導電層３１ａ上に、所定厚さ（パシベーション膜２２上の導電層３１ａを含めた厚さｈ１＋ｈ２）のＣｕめっき層３０ａを形成する。
【００２１】
次いで、図２（Ｂ）に示すように、Ｃｕめっき層３０ａ上の、突起部３２を形成する領域に、マスク４１を形成し、Ｃｕめっき層３０ａの表層部を所定深さ（ｈ２）、エッチングする。これにより、突起部３２を形成する。
【００２２】
次いで、図２（Ｃ）に示すように、Ｃｕめっき層３０ａ上のマスク４１を除去し、突起部３２を形成したＣｕめっき層３０ａ上に半田めっき層３３ａを形成する。この時、半田めっき層３３ａは、例えば、マスク４０の開口部４０ａ内からその開口部４０ａ周囲のマスク４０上に、所謂マッシュルーム形状で形成される。
【００２３】
次いで、図２（Ｄ）に示すように、マスク４０を除去し、除去後に露出する導電層３１ａの部分を、Ｃｕめっき層３０ａをマスクにしてエッチングする。これにより、先端部に突起部３２が設けられた柱状部３１（導電層３１ａを含む）を形成する。
【００２４】
その後、熱処理を行うことで、半田めっき層３３ａを溶融し、図２（Ｅ）に示すような、柱状部３１の先端に突起部３２を被覆すように略半球状の半田部３３が設けられた突起電極３０が形成される。尚、このような熱処理の過程で、柱状部３１及び突起部３２と半田部３３との間に、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成され得る。
【００２５】
続いて、上記のような構成を有する半導体装置１０の実装工程について説明する。
図３及び図４は第１の実施の形態に係る半導体装置の実装工程の一例を示す図である。尚、図３（Ａ）は半導体装置の実装工程の要部平面模式図、図３（Ｂ）は図３（Ａ）のＬ１−Ｌ１断面模式図、図３（Ｃ）は図３（Ａ）のＬ２−Ｌ２断面模式図、図４は接合部の斜視模式図である。但し、便宜上、図３（Ａ）では、上側の半導体素子及び半田の図示は省略している。また、便宜上、図４では、化合物層の図示は省略している。
【００２６】
ここでは一例として、半導体素子２０上に突起電極３０を設けた半導体装置１０を、同様に半導体素子２０上に突起電極３０Ａを設けた別の半導体装置１０Ａに接合する、所謂ＣＯＣ（Chip On Chip）接合形態について説明する。
【００２７】
突起電極３０と突起電極３０Ａは、図３及び図４に示すように、半導体装置１０を半導体装置１０Ａに実装した時に、互いの突起部３２が交差する（例えば９０度で交差する）ように、予め各々の突起部３２の延在方向が設定されている。突起電極３０及び突起電極３０Ａの各々の柱状部３１及び突起部３２の表面には、化合物層３４が設けられている。
【００２８】
半導体装置１０と半導体装置１０Ａを接合する際には、突起電極３０の配設面と突起電極３０Ａの配設面を互いに対向させ、突起電極３０と突起電極３０Ａの位置を合わせる。そして、半田部３３の溶融温度で加熱を行いながら、所定の荷重で押圧し、突起電極３０と突起電極３０Ａとを接合する。これにより、突起電極３０と突起電極３０Ａが接合された接合部３００を有する半導体パッケージ１００が得られる。尚、この接合時の加熱により、柱状部３１及び突起部３２の表面に、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成され得る。
【００２９】
この接合時には、突起電極３０の突起部３２又はその表面の化合物層３４が、突起電極３０Ａの突起部３２又はその表面の化合物層３４と接触するように、押圧する。突起電極３０及び突起電極３０Ａは、それらを接合した時に、半導体装置１０と半導体装置１０Ａの間のギャップが所定の値となるように、予め各々の柱状部３１及び突起部３２の高さが調整される。突起電極３０及び突起電極３０Ａの各々の柱状部３１及び突起部３２の高さをこのように調整しておくことで、接合後の半導体装置１０と半導体装置１０Ａを所定のギャップに制御することが可能になる。
【００３０】
更に、この接合時には、突起電極３０と突起電極３０Ａの、交差するように配置された突起部３２が仕切りとなり、半田部３３の加熱により溶融した半田３１０の流動方向が分散され、接合部３００の側方への偏った半田３１０の飛び出しが抑制される。これにより、例えばこの接合部３００に隣接して別の接合部（図示せず）が存在する場合に、飛び出した半田３１０によってその隣接接合部とのショートが発生するといった事態を回避することが可能になる。尚、この点については後述する。
【００３１】
上記のようにして突起電極３０と突起電極３０Ａが接合された接合部３００を有する半導体パッケージ１００は、高温環境に晒される場合がある。例えば、接合時の加熱が更に継続された際や、半導体パッケージ１００の高温放置試験の際、或いは半導体パッケージ１００の使用時に高温の熱がかかる際等である。接合部３００は、高温環境に晒されることで、その半田３１０と柱状部３１及び突起部３２との合金化が進行する。
【００３２】
図５は第１の実施の形態に係る半導体パッケージの接合部が高温環境に晒された時の様子の一例を示す図である。尚、図５（Ａ）は接合後の状態を示す要部断面模式図、図５（Ｂ）は高温環境に晒された初期の状態を示す要部断面模式図、図５（Ｃ）は高温環境に晒された後期の状態を示す要部断面模式図である。
【００３３】
接合部３００は、例えば、図５（Ａ）に示すように、突起電極３０と突起電極３０Ａの、互いの突起部３２の表面に形成された化合物層３４同士が接触し、その周囲が半田３１０で被覆された状態になっている。この化合物層３４は、例えば、Ｃｕ6Ｓｎ5を主体とする化合物層である。尚、突起電極３０と突起電極３０Ａの互いの突起部３２同士が接触し、或いは突起電極３０と突起電極３０Ａの一方の突起部３２と他方の化合物層３４とが接触し、その周囲が半田３１０で被覆された状態になっていてもよい。
【００３４】
このような状態から接合部３００が高温環境に晒されると、化合物層３４のＣｕ6Ｓｎ5と、柱状部３１及び突起部３２のＣｕとの反応が進行する。それにより、図５（Ｂ）に示すように、対向する柱状部３１間、突起部３２間に、比較的安定なＣｕ3Ｓｎを主体とする化合物層３４ａが形成されるようになる。更に、半田３１０に含まれるＳｎ、Ｃｕ6Ｓｎ5を主体とする化合物層３４に含まれるＳｎが拡散し、図５（Ｂ）に示すように、柱状部３１及び突起部３２の表層部にもＣｕ3Ｓｎを主体とする化合物層３４ａが形成されるようになる。このようなＣｕ3Ｓｎを主体とする化合物層３４ａの外側に、Ｃｕ6Ｓｎ5を主体とする化合物層３４が残る。
【００３５】
比較的安定なＣｕ3Ｓｎを主体とする化合物層３４ａからのＳｎの拡散は、Ｃｕ6Ｓｎ5を主体とする化合物層３４からのＳｎの拡散よりも起こり難い。図５（Ｂ）のような状態から更に高温環境が続くと、Ｃｕ6Ｓｎ5を主体とする化合物層３４からのＳｎの拡散、柱状部３１及び突起部３２の表層部におけるＣｕ3Ｓｎを主体とする化合物層３４ａの形成が進行する。それにより、図５（Ｃ）に示すように、柱状部３１及び突起部３２の表層部に更に厚く、Ｃｕ3Ｓｎを主体とする化合物層３４ａが形成されるようになる。柱状部３１及び突起部３２は、このような化合物層３４ａの形成に伴い、次第に細く、薄くなっていく傾向がある。
【００３６】
上記のように、突起電極３０及び突起電極３０Ａにはそれぞれ突起部３２を設けている。接合部３００では、それらの突起部３２が、各々の表面に形成された化合物層３４同士（或いは突起部３２同士、或いは一方の突起部３２と他方の化合物層３４）を接触させて、接合されている（図５（Ａ））。接合部３００がこのような状態から高温環境に晒された時には、その初期の段階で、突起部３２間に比較的安定なＣｕ3Ｓｎを主体とする化合物層３４ａが形成され、突起部３２同士が化合物層３４ａを介して接合されるようになる（図５（Ｂ））。そのため、更に高温環境が続いても、突起部３２間の、比較的安定なＣｕ3Ｓｎを主体とする化合物層３４ａからのＳｎの拡散は抑制され、突起部３２同士が化合物層３４ａを介して接合された状態が維持される（図５（Ｃ））。
【００３７】
ここで比較のため、上記のような突起部３２を設けない突起電極を用いた場合について説明する。
図６は突起部を有しない突起電極を用いた別形態に係る半導体装置の一例を示す図である。尚、図６は半導体装置の要部断面模式図である。
【００３８】
図６に示す半導体装置４００では、半導体素子２０に、上記のような突起部３２を有していない柱状部４３１を備える突起電極４３０が設けられている。柱状部４３１の上には、半田部３３が設けられている。柱状部４３１と半田部３３の間には、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成されている。尚、図６には、柱状部４３１の上面が凹状に形成されたものを例示しているが、柱状部４３１の上面は、平坦に形成されていてもよい。
【００３９】
図７は突起部を有しない突起電極を用いた別形態に係る半導体装置の実装工程の一例を示す図である。尚、図７は実装工程の要部断面模式図である。
ここでは、突起部を有しない突起電極４３０を設けた半導体装置４００を、同様に突起部を有しない突起電極４３０Ａを設けた別の半導体装置４００Ａに接合する形態を例にする。
【００４０】
半導体装置４００と半導体装置４００Ａは、互いの突起電極４３０及び突起電極４３０Ａの配設面を対向させ、それらの位置を合わせ、一方又は双方の先端部に設けられた半田部の溶融温度で加熱を行いながら押圧することで、接合される。これにより、突起電極４３０と突起電極４３０Ａが接合された接合部５００を有する半導体パッケージ６００が得られる。半導体装置４００と半導体装置４００Ａは、所定のギャップとなるように配置（接合）される。突起電極４３０と突起電極４３０Ａの間には、接合時に半田部が溶融されて固化された半田５１０が介在する。
【００４１】
図８は別形態に係る半導体パッケージの接合部が高温環境に晒された時の様子の一例を示す図である。尚、図８（Ａ）は接合後の状態を示す要部断面模式図、図８（Ｂ）は高温環境に晒された初期の状態を示す要部断面模式図、図８（Ｃ）は高温環境に晒された後期の状態を示す要部断面模式図である。
【００４２】
図８（Ａ）に示すように、半導体パッケージ６００の接合部５００では、突起電極４３０及び突起電極４３０Ａの各柱状部４３１の表面に、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成され、それらの間に半田５１０が介在されている。
【００４３】
このような状態から接合部５００が高温環境に晒されると、化合物層３４のＣｕ6Ｓｎ5と柱状部４３１のＣｕとの反応が進行し、図８（Ｂ）に示すように、柱状部４３１の表層部に比較的安定なＣｕ3Ｓｎを主体とする化合物層３４ａが形成されるようになる。このようなＣｕ3Ｓｎを主体とする化合物層３４ａに挟まれるような形で、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成される。
【００４４】
図８（Ｂ）のような状態から更に高温環境が続くと、Ｃｕ6Ｓｎ5を主体とする化合物層３４からのＳｎの拡散、柱状部４３１の表層部におけるＣｕ3Ｓｎを主体とする化合物層３４ａの形成が進行する。それにより、図８（Ｃ）に示すように、柱状部４３１の表層部に更に厚く、Ｃｕ3Ｓｎを主体とする化合物層３４ａが形成されるようになる。
【００４５】
柱状部４３１の表層部におけるＣｕ3Ｓｎを主体とする化合物層３４ａの形成に伴い、Ｃｕ6Ｓｎ5を主体とする化合物層３４からのＳｎの拡散が進行すると、化合物層３４のＣｕ6Ｓｎ5のＳｎが、化合物層３４ａのＣｕ3Ｓｎの形成に消費されていく。その結果、Ｃｕ3Ｓｎを主体とする化合物層３４ａ間に介在していた、Ｃｕ6Ｓｎ5を主体とする化合物層３４に、図８（Ｃ）に示すような隙間５２０が発生し、接合部５００にオープンが発生してしまう場合がある。
【００４６】
このようなオープンの発生は、半導体装置４００と半導体装置４００Ａとの接合時に、それらの突起電極４３０と突起電極４３０Ａを、より近接させることで、回避できる可能性がある。
【００４７】
図９は別形態に係る半導体装置の実装工程の別例を示す図である。尚、図９は実装工程の別例の要部断面模式図である。
接合時に突起電極４３０と突起電極４３０Ａを近接させると、図９に示すように、加熱により溶融した半田５１０が、接合部５００の側方に飛び出してしまう場合がある。この接合部５００に隣接して別の接合部５５０が存在する場合、接合部５００から飛び出した半田５１０が、隣接する接合部５５０に接触することで、ショートが発生してしまう。図９のように、隣接する接合部５５０でも同様の半田５１０の飛び出しが生じていれば、飛び出した半田５１０同士の接触によってショートが発生する恐れもある。接合部５００と接合部５５０のピッチ（バンプピッチ）が狭くなるほど、このような飛び出した半田５１０によるショートは発生し易くなる。
【００４８】
一方、突起部３２を有する突起電極３０を備えた半導体装置１０によれば、図３及び図４のように、同様の構造を有する半導体装置１０Ａと接合した半導体パッケージ１００を得る際にも、接合部３００のオープン、ショートの発生を効果的に抑制することができる。
【００４９】
即ち、接合時に突起部３２又はその表面のＣｕ6Ｓｎ5を主体とする化合物層３４を接触させることで、接合する半導体装置１０と半導体装置１０Ａのギャップを適正に制御することができる。更に、接合後に高温環境に晒された場合でも、初期の段階で比較的安定なＣｕ3Ｓｎを主体とする化合物層３４ａを突起部３２間に形成し、その後の突起部３２間の領域からのＳｎの拡散を抑制して、接合部３００のオープンの発生を抑制することができる。また、突起部３２を設けていることで、接合時にはその突起部３２が仕切りとなり、加熱により溶融した半田３１０の流動方向を分散し、半田３１０の飛び出しによるショートの発生を抑制することができる。
【００５０】
次に、第２の実施の形態について説明する。
上記第１の実施の形態では、接合する半導体装置１０と半導体装置１０Ａの、突起電極３０と突起電極３０Ａに共に、突起部３２を設ける場合を例にした。このほか、突起部３２は、接合する半導体装置１０と半導体装置１０Ａのいずれか一方にのみ設けるようにしてもよい。
【００５１】
図１０及び図１１は第２の実施の形態に係る半導体パッケージの一例を示す図である。尚、図１０（Ａ）は半導体パッケージの要部平面模式図、図１０（Ｂ）は図１０（Ａ）のＬ３−Ｌ３断面模式図、図１０（Ｃ）は図１０（Ａ）のＬ４−Ｌ４断面模式図、図１１は半導体パッケージの接合部の斜視模式図である。但し、便宜上、図１０（Ａ）では、上側の半導体素子及び半田の図示は省略している。また、便宜上、図１１では、化合物層の図示は省略している。
【００５２】
図１０及び図１１には、突起部３２を設けた柱状部３１を有する突起電極３０を備えた半導体装置１０を、突起部３２を設けていない柱状部３１Ｂを有する突起電極３０Ｂを備えた半導体装置１０Ｂに接合する場合を例示している。
【００５３】
半導体装置１０と半導体装置１０Ｂを接合する際には、突起電極３０の配設面と突起電極３０Ｂの配設面を互いに対向させ、突起電極３０と突起電極３０Ｂの位置を合わせる。そして、半田３１０の溶融温度で加熱を行いながら押圧し、突起電極３０と突起電極３０Ｂとを接合する。これにより、突起電極３０と突起電極３０Ｂが接合された接合部３００Ｂを有する半導体パッケージ１００Ｂが得られる。突起電極３０の柱状部３１及び突起部３２の表面、及び突起電極３０Ｂの柱状部３１Ｂの表面には、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成されている。
【００５４】
接合時には、突起電極３０の突起部３２又はその表面の化合物層３４が、突起電極３０Ｂの柱状部３１Ｂ又はその表面の化合物層３４に接触するように、押圧する。予め突起電極３０の柱状部３１及び突起部３２並びに突起電極３０Ｂの柱状部３１Ｂの高さを所定の値に調整しておくことで、接合後の半導体装置１０と半導体装置１０Ｂのギャップを適正に制御することができる。
【００５５】
接合部３００Ｂでは、高温環境に晒された場合でも、初期の段階で比較的安定なＣｕ3Ｓｎを主体とする化合物層が突起部３２と柱状部３１Ｂの間に形成され、その後の突起部３２と柱状部３１Ｂの間の領域からのＳｎの拡散が抑制される。それにより、接合部３００Ｂのオープンの発生が抑制される。また、接合時には突起部３２が仕切りとなり、加熱により溶融した半田３１０の流動方向が分散され、半田３１０の飛び出しによるショートの発生が抑制される。
【００５６】
尚、ここでは半導体装置１０側に突起部３２を設け、半導体装置１０Ｂ側に突起部３２を設けないようにしたが、半導体装置１０Ｂ側に突起部３２を設け、半導体装置１０側には突起部３２を設けないようにすることもできる。この場合にも、上記同様の効果を得ることができる。
【００５７】
次に、第３の実施の形態について説明する。
上記第１及び第２の実施の形態では、半導体装置同士を接合する場合を例にしたが、上記のような突起部を設けた突起電極は、半導体装置と回路基板を接合する形態にも同様に適用可能である。
【００５８】
図１２は第３の実施の形態に係る半導体パッケージの一例を示す図である。尚、図１２（Ａ）は半導体パッケージの要部平面模式図、図１２（Ｂ）は図１２（Ａ）のＬ５−Ｌ５断面模式図、図１２（Ｃ）は図１２（Ａ）のＬ６−Ｌ６断面模式図である。但し、便宜上、図１２（Ａ）では、上側の半導体素子及び半田の図示は省略している。
【００５９】
図１２には、突起部３２を設けた柱状部３１を有する突起電極３０を備えた半導体装置１０を、回路基板５０に接合する場合を例示している。回路基板５０は、絶縁層５１、絶縁層５１上に設けられた配線５２、及び配線５２の一部が露出するように設けられたレジスト等の保護層５３を有している。保護層５３から露出する配線５２の部分が、半導体装置１０の突起電極３０が接合される電極部（電極パッド）５２ａとなる。
【００６０】
半導体装置１０と回路基板５０を接合する際には、突起電極３０の配設面と回路基板５０の電極パッド５２ａの配設面を互いに対向させ、突起電極３０と電極パッド５２ａの位置を合わせる。そして、半田３１０の溶融温度で加熱を行いながら押圧し、突起電極３０と電極パッド５２ａとを接合する。これにより、突起電極３０と電極パッド５２ａ（配線５２）が接合された接合部３００Ｃを有する半導体パッケージ１００Ｃが得られる。突起電極３０の柱状部３１及び突起部３２の表面、及び配線５２の電極パッド５２ａの表面には、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成されている。
【００６１】
接合時には、突起電極３０の突起部３２又はその表面の化合物層３４が、配線５２の電極パッド５２ａ又はその表面の化合物層３４と接触するように、押圧する。予め突起電極３０の柱状部３１及び突起部３２の高さを所定の値に調整しておくことで、接合後の半導体装置１０と回路基板５０のギャップを適正に制御することができる。
【００６２】
接合部３００Ｃでは、高温環境に晒された場合でも、初期の段階で比較的安定なＣｕ3Ｓｎを主体とする化合物層が突起部３２と電極パッド５２ａの間に形成され、その後の突起部３２と電極パッド５２ａの間の領域からのＳｎの拡散が抑制される。それにより、接合部３００Ｃのオープンの発生が抑制される。また、接合時には突起部３２が仕切りとなり、加熱により溶融した半田３１０の流動方向が分散され、半田３１０の飛び出しによるショートの発生が抑制される。
【００６３】
尚、以上の説明では、凸形状の突起部３２を柱状部３１の上に設けた突起電極３０（３０Ａ）を例示したが、次の図１３に示すような構造を突起電極３０（３０Ａ）に採用することもできる。
【００６４】
図１３は突起電極の別例を示す図である。尚、図１３（Ａ）〜（Ｃ）は半導体装置の要部斜視模式図である。
半導体装置１０の突起電極３０（３０Ａ）には、図１３（Ａ）に示すような、主要部が四角柱状の柱状部３１の上に、その対向する側縁部（対向面）間に渡って延在し長方形状の頂面３２ａを有する凸形状の突起部３２を設けたものを用いてもよい。
【００６５】
また、突起電極３０（３０Ａ）には、図１３（Ｂ）に示すような、主要部が円柱状の柱状部３１の上に、その対向する側縁部間に渡って延在し長方形状の頂面３２ａとその頂面３２ａに連続するテーパ面３２ｂを有する突起部３２を設けたものを用いてもよい。
【００６６】
また、突起電極３０（３０Ａ）には、図１３（Ｃ）に示すような、主要部が四角柱状の柱状部３１の上に、その対向する側縁部間に渡って延在し長方形状の頂面３２ａとその頂面３２ａに連続するテーパ面３２ｂを有する突起部３２を設けたものを用いてもよい。
【００６７】
次に、第４の実施の形態について説明する。
ここでは、上記のような突起部３２を設けた突起電極３０を、エリアバンプのように半導体装置に複数設ける場合を、第４の実施の形態として更に説明する。
【００６８】
図１４は第４の実施の形態に係る半導体パッケージの一例を示す図である。尚、図１４（Ａ）は半導体パッケージの要部平面模式図、図１４（Ｂ）は図１４（Ａ）のＬ７−Ｌ７断面模式図である。但し、便宜上、図１４（Ａ）では、上側の半導体素子の図示は省略している。
【００６９】
図１４には、複数の突起電極３０を備える半導体装置１０と、複数の突起電極３０Ｂを備える半導体装置１０Ｂの、互いの突起電極３０と突起電極３０Ｂを接合した半導体パッケージ１００Ｄを例示している。
【００７０】
半導体装置１０の各突起電極３０は、柱状部３１及びその上に設けられた突起部３２を有し、もう一方の半導体装置１０Ｂの各突起電極３０Ｂは、突起部３２を設けていない柱状部３１Ｂを有している。各接合部３００Ｂでは、突起部３２又はその表面の化合物層３４と、柱状部３１Ｂ又はその表面の化合物層３４とが接触し、その周囲が半田３１０で被覆されている。
【００７１】
半導体パッケージ１００Ｄにおいて、半導体装置１０には、各突起電極３０が、隣接する突起電極３０の突起部３２の延在方向が互いに異なる方向（例えばＸ方向とＹ方向）を向くように、設けられている。この例では、隣接する突起電極３０の突起部３２の延在方向が９０度になるように（隣接する突起電極３０が一方を９０度回転した配置関係となるように）、各突起電極３０が設けられている。
【００７２】
各突起電極３０をこのような配置で設けることで、半導体装置１０と半導体装置１０Ｂの接合時に溶融する半田３１０が、異なる方向に流動し易くなる。即ち、各突起部３２が仕切りとなり、例えば、接合部３００Ｂ＿１では半田３１０がＸ方向に拡がり易くなり、それに隣接する接合部３００Ｂ＿２では半田３１０がＹ方向に拡がり易くなる。
【００７３】
ここで、図１５は別形態に係る半導体パッケージの一例を示す図である。尚、図１５（Ａ）は半導体パッケージの要部平面模式図、図１５（Ｂ）は図１５（Ａ）のＬ８−Ｌ８断面模式図である。但し、便宜上、図１５（Ａ）では、上側の半導体素子の図示は省略している。
【００７４】
突起部３２を設けていない柱状部４３１を備える複数の突起電極４３０及び突起電極４３０Ａをそれぞれ備える半導体装置４００及び半導体装置４００Ａの接合では、図１５に示すように、各接合部５００の周囲に全体的に半田５１０が飛び出し易い。そのため、隣接する接合部５００から飛び出した半田５１０同士が接触することによるショートが発生し易く、接合部５００が狭ピッチで形成されるような場合には、そのようなショートが一層発生し易くなる。
【００７５】
これに対し、図１４のように隣接する突起電極３０の突起部３２の延在方向が互いに異なるように各突起電極３０を設けることで、接合時に半田３１０が拡がっても、その拡がりの方向が異なるようになる。そのため、隣接する接合部３００Ｂ間が半田３１０によってショートするのを効果的に抑制することができる。例えば、半導体装置１０の各突起電極３０と半導体装置１０Ｂの各突起電極３０Ｂが狭ピッチで配置されるような場合でも、隣接する接合部３００Ｂ間のショートの発生を効果的に抑制することができる。
【００７６】
次に、第５の実施の形態について説明する。
図１６は第５の実施の形態に係る半導体パッケージの一例を示す図である。尚、図１６（Ａ）は半導体パッケージの要部平面模式図、図１６（Ｂ）は図１６（Ａ）のＬ９−Ｌ９断面模式図である。但し、便宜上、図１６（Ａ）では、上側の半導体素子の図示は省略している。
【００７７】
図１６には、複数の突起電極３０を備える半導体装置１０と、複数の突起電極３０Ａを備える半導体装置１０Ａの、互いの突起電極３０と突起電極３０Ａを接合した半導体パッケージ１００Ｅを例示している。
【００７８】
半導体パッケージ１００Ｅにおいて、半導体装置１０には、隣接する突起電極３０の突起部３２の延在方向が互いに異なる方向となるように（この例では、隣接する突起電極３０が一方を９０度回転した配置関係となるように）、各突起電極３０が設けられている。もう一方の半導体装置１０Ａにも同様に、隣接する突起電極３０Ａの突起部３２の延在方向が互いに異なる方向となるように（この例では、隣接する突起電極３０Ａが一方を９０度回転した配置関係となるように）、各突起電極３０Ａが設けられている。そして、この半導体パッケージ１００Ｅでは、接合される対向位置の突起電極３０と突起電極３０Ａに、互いの突起部３２が交差するように（この例では、９０度で交差するように）、突起部３２が設けられている。
【００７９】
各突起電極３０及び突起電極３０Ａをこのような配置で設けることで、各突起部３２が仕切りとなり、半導体装置１０と半導体装置１０Ａの接合時に溶融する半田３１０は、Ｘ方向（又はＹ方向）に対して４５度の方向に拡がり易くなる。これにより、隣接する接合部３００間が半田３１０によってショートするのを効果的に抑制することができる。
【００８０】
尚、上記第４及び第５の実施の形態に係る半導体パッケージ１００Ｄ及び半導体パッケージ１００Ｅでは、半導体装置１０と半導体装置１０Ａ及び半導体装置１０Ｂとの間の位置ずれに対し、一定のマージンを確保することが可能になる。
【００８１】
この点に関し、まず比較のため、別形態に係る半導体パッケージの一例を図１７に示す。尚、図１７（Ａ）は半導体パッケージの要部平面模式図、図１７（Ｂ）は図１７（Ａ）のＬ１０−Ｌ１０断面模式図である。但し、便宜上、図１７（Ａ）では、上側の半導体素子及び半田の図示は省略している。
【００８２】
図１７には、円柱状の柱状部４３１Ｂの上に、その柱状部４３１Ｂよりも小さい相似形の円柱状の突起部４３２Ｂが設けられた突起電極４３０Ｂを有する半導体装置４００Ｂ同士を接合した半導体パッケージ６００Ｂを例示している。柱状部４３１Ｂ及び突起部４３２Ｂの表面には、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成されている。
【００８３】
半導体装置４００Ｂに、このような突起電極４３０Ｂを設けている場合、実装工程で上下の半導体装置４００Ｂに位置ずれが生じると、図１７のように、上側の突起部４３２Ｂが下側の突起部４３２Ｂ上からその柱状部４３１Ｂ上に落ち込むことが起こり得る。このような突起部４３２Ｂの落ち込みが生じると、上下の半導体装置４００Ｂ間のギャップを所定の値に制御することができなくなる。また、柱状部４３１Ｂと突起部４３２Ｂが相似形であるため、半田５１０が接合部５００Ｂの周囲に全体的に飛び出し易く、隣接する接合部５００Ｂ間で飛び出した半田５１０が接触し、ショートが発生し易い。
【００８４】
一方、図１８は第４の実施の形態に係る半導体パッケージの別例を示す図、図１９は第５の実施の形態に係る半導体パッケージの別例を示す図である。尚、図１８（Ａ）は半導体パッケージの要部平面模式図、図１８（Ｂ）は図１８（Ａ）のＬ１１−Ｌ１１断面模式図である。図１９（Ａ）は半導体パッケージの要部平面模式図、図１９（Ｂ）は図１９（Ａ）のＬ１２−Ｌ１２断面模式図である。但し、便宜上、図１８（Ａ）及び図１９（Ａ）ではいずれも、上側の半導体素子、半田及び化合物層の図示は省略している。
【００８５】
まず、第４の実施の形態に係る半導体パッケージ１００Ｄについて、図１８に示すように、実装工程で接合する半導体装置１０と半導体装置１０Ｂとの間に位置ずれが生じた場合を想定する。このような場合でも、突起電極３０の突起部３２が柱状部３１の対向する側縁部間に渡って設けられているため、その突起部３２が突起電極３０Ｂの柱状部３１Ｂ上に位置する限り、半導体装置１０と半導体装置１０Ｂの間のギャップは所定の値に維持される。また、隣接する接合部３００Ｂにおける突起部３２の延在方向が異なるため、位置ずれが生じたとしても、上記図１７の半導体パッケージ６００Ｂのような接合部５００Ｂに比べて、隣接する接合部３００Ｂ間での半田３１０の接触（ショート）が発生し難い。
【００８６】
同様に、第５の実施の形態に係る半導体パッケージ１００Ｅについて、図１９に示すように、実装工程で接合する半導体装置１０と半導体装置１０Ａとの間に位置ずれが生じた場合を想定する。この場合も、突起部３２は柱状部３１の対向する側縁部間に渡って設けられており、突起電極３０の突起部３２が、それと交差する突起電極３０Ａの突起部３２上に位置する限り、半導体装置１０と半導体装置１０Ａの間のギャップは所定の値に維持される。また、各接合部３００において突起部３２同士が交差するため、位置ずれが生じたとしても、上記図１７の半導体パッケージ６００Ｂのような接合部５００Ｂに比べて、隣接する接合部３００Ｂ間での半田３１０の接触（ショート）が発生し難い。
【００８７】
このように上記第４及び第５の実施の形態に係る半導体パッケージ１００Ｄ及び半導体パッケージ１００Ｅでは、上記図１７のような半導体パッケージ６００Ｂに比べて、実装時の位置ずれマージンをより大きく確保することができる。また、位置ずれによるショートの発生を抑制することができる。
【００８８】
次に、第６の実施の形態について説明する。
図２０は第６の実施の形態に係る半導体パッケージの一例を示す図である。尚、図２０（Ａ）は半導体パッケージの要部平面模式図、図２０（Ｂ）は図２０（Ａ）のＬ１３−Ｌ１３断面模式図、図２０（Ｃ）は図２０（Ａ）のＬ１４−Ｌ１４断面模式図である。但し、便宜上、図２０（Ａ）では、上側の半導体素子の図示は省略している。
【００８９】
図２０に示す半導体パッケージ１００Ｆは、回路基板５０、及び回路基板５０に接合された半導体装置１０を有している。半導体装置１０は、突起部３２を設けた柱状部３１を有する突起電極３０を複数備えている。回路基板５０は、絶縁層５１、絶縁層５１上に隣接して設けられた複数（ここでは一例として２本）の配線５２、及び各配線５２の一部が露出するように設けられた保護層５３を有している。保護層５３から露出する配線５２の部分が、半導体装置１０の突起電極３０が接合される電極パッド５２ａとなる。各接合部３００Ｃでは、突起電極３０の柱状部３１及び突起部３２の表面、及び配線５２の電極パッド５２ａの表面に、Ｃｕ6Ｓｎ5を主体とする化合物層３４が形成されている。
【００９０】
半導体装置１０の突起電極３０の突起部３２は、回路基板５０の電極パッド５２ａ（配線５２）が隣接する方向Ｙに延在するように設けられている。この例では、突起部３２が、電極パッド５２ａ（配線５２）が延在する方向Ｘと９０度で交差する方向Ｙに延在するように、設けられている。突起電極３０の突起部３２と、回路基板５０の電極パッド５２ａとをこのような配置関係とすることで、各接合部３００Ｃでは、Ｙ方向に延在する突起部３２が仕切りとなり、電極パッド５２ａが延在するＸ方向に半田３１０が流動し易くなる。
【００９１】
ここで、比較のため、別形態に係る半導体パッケージの一例を図２１に示す。尚、図２１（Ａ）は半導体パッケージの要部平面模式図、図２１（Ｂ）は図２１（Ａ）のＬ１５−Ｌ１５断面模式図、図２１（Ｃ）は図２１（Ａ）のＬ１６−Ｌ１６断面模式図である。但し、便宜上、図２１（Ａ）では、上側の半導体素子の図示は省略している。
【００９２】
図２１に示す半導体パッケージ１００Ｇは、隣接する電極パッド５２ａ（配線５２）を設けた回路基板５０の上に、突起部３２を有しない柱状部４３１を備える突起電極４３０を設けた半導体装置４００を接合した構造を有している。
【００９３】
このような半導体パッケージ１００Ｇでは、突起電極４３０に突起部４３２Ｂを設けていないことで、接合部５００の半田５１０が、突起電極４３０の周囲に全体的に飛び出し易い。例えば、隣接する接合部５００の一方で飛び出した半田５１０と、他方で飛び出した半田５１０とが接触すると（図２０（Ａ），（Ｂ））、ショートが発生してしまう。
【００９４】
これに対し、図２０の半導体パッケージ１００Ｆでは、上記のように、Ｙ方向に延在する突起部３２が仕切りとなり、電極パッド５２ａが延在するＸ方向に半田３１０が流動し易くなる。これにより、隣接する接合部３００Ｃの一方から他方に向かうような半田３１０の飛び出しが抑制され、隣接する接合部３００Ｃ間のショートの発生を効果的に抑制することができる。また、突起部３２をＹ方向に延在させ、半田３１０をＸ方向に流動し易くすることで、突起電極３０と電極パッド５２ａとの接合面積の増大を図ることができる。
【００９５】
尚、以上の説明では、長方形状の頂面３２ａを有する突起部３２を例示したが、突起部３２は、必ずしもそのような長方形状の頂面３２ａを有していることを要しない。頂面３２ａを有していない、断面三角形状等の先端が尖った形状の突起部であっても、柱状部３１の対向する側縁部間に延在する突起部であれば、上記同様の効果を得ることが可能である。
【００９６】
また、以上の説明では、突起電極を半導体装置に設ける場合を例示したが、上記のような突起電極は、半導体装置をはじめとする各種電子デバイス（素子、部品、基板）に適用可能である。以上の説明では、半導体装置同士の接合、半導体装置と回路基板の接合を例示したが、上記のような突起電極を設けた各種電子デバイス（素子、部品、基板）同士の接合も同様に行うことが可能である。
【００９７】
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１）  第１電極部を有する半導体素子と、
前記第１電極部上に配設された第１突起電極と
を含み、
前記第１突起電極は、
前記第１電極部上に設けられた第１柱状部と、
前記第１柱状部上に設けられ、前記第１柱状部の対向する側縁部間に渡って延在する第１突部と、
前記第１突部を被覆する第１半田部と
を有することを特徴とする半導体装置。
【００９８】
（付記２）  前記第１突部は、前記第１突部の表面に、前記第１半田部の成分を含む化合物層が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）  前記第１突部の高さが前記第１柱状部の高さよりも低いことを特徴とする付記１又は２に記載の半導体装置。
【００９９】
（付記４）  前記柱状部の側面が前記第１半田部から露出することを特徴とする付記１乃至３のいずれかに記載の半導体装置。
（付記５）  前記半導体素子の前記第１電極部に並設された第２電極部と、
前記第２電極部上に配設された第２突起電極と
を含み、
前記第２突起電極は、
前記第２電極部上に設けられた第２柱状部と、
前記第２柱状部上に設けられ、前記第２柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第２突部と、
前記第２突部を被覆する第２半田部と
を有することを特徴とする付記１乃至４のいずれかに記載の半導体装置。
【０１００】
（付記６）  第１電極部を有する半導体素子と、前記第１電極部上に配設された第１突起電極とを含む半導体装置を準備する工程と、
第１導電部を有する基板を準備する工程と、
前記半導体装置と前記基板とを対向させ、前記第１突起電極と前記第１導電部とを接合する工程と
を含み、
前記第１突起電極は、
前記第１電極部上に設けられた第１柱状部と、
前記第１柱状部上に設けられ、前記第１柱状部の対向する側縁部間に渡って延在する第１突部と、
前記第１突部を被覆する第１半田部と
を有し、
前記第１突起電極と前記第１導電部とを接合する工程は、前記第１半田部の溶融温度で加熱し、前記第１突部を前記第１導電部に当接する工程を含むことを特徴とする半導体パッケージの製造方法。
【０１０１】
（付記７）  前記第１突部は、前記第１突部の表面に、前記第１半田部の成分を含む化合物層が形成されていることを特徴とする付記６に記載の半導体パッケージの製造方法。
（付記８）  前記第１導電部は、
前記基板上に配設された第２電極部と、
前記第２電極部上に配設された第２突起電極と
を含み、
前記第１突起電極と前記第１導電部とを接合する工程は、前記第１半田部の溶融温度で加熱し、前記第１突部を前記第２突起電極に当接する工程を含むことを特徴とする付記６又は７に記載の半導体パッケージの製造方法。
【０１０２】
（付記９）  前記第２突起電極は、
前記第２電極部上に設けられた第２柱状部と、
前記第２柱状部上に設けられ、前記第２柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第２突部と
を有し、
前記第１突部を前記第２突起電極に当接する工程では、前記第１突部を前記第２突部に当接することを特徴とする付記８に記載の半導体パッケージの製造方法。
【０１０３】
（付記１０）  前記半導体装置は、前記半導体素子の前記第１電極部に並設された第３電極部と、前記第３電極部上に配設された第３突起電極とを含み、
前記基板は、前記第１導電部に並設された第２導電部を含み、
前記第３突起電極は、
前記第３電極部上に設けられた第３柱状部と、
前記第３柱状部上に設けられ、前記第３柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第３突部と、
前記第３突部を被覆する第２半田部と
を有し、
前記第１突起電極と前記第１導電部とを接合する工程は、前記第１半田部及び前記第２半田部の溶融温度で加熱し、前記第１突起電極と前記第１導電部とを接合すると共に、前記第３突起電極と前記第２導電部とを接合する工程を含むことを特徴とする付記６乃至９のいずれかに記載の半導体パッケージの製造方法。
【０１０４】
（付記１１）  第１電極部を有する半導体素子と、前記第１電極部上に配設された第１突起電極とを備える半導体装置と、
第１導電部を有する基板と
を含み、
前記第１突起電極は、
前記第１電極部上に設けられた第１柱状部と、
前記第１柱状部上に設けられ、前記第１柱状部の対向する側縁部間に渡って延在する第１突部と
を有し、
前記第１突起電極は、前記第１突部が前記第１導電部に対向され、前記第１導電部と、前記第１突起電極の成分、前記第１導電部の成分及び半田の成分を含む第１化合物層を介して、接合されていることを特徴とする半導体パッケージ。
【０１０５】
（付記１２）  前記半導体装置は、前記半導体素子の前記第１電極部に並設された第２電極部と、前記第２電極部上に配設された第２突起電極とを含み、
前記基板は、前記第１導電部に並設された第２導電部を含み、
前記第２突起電極は、
前記第２電極部上に設けられた第２柱状部と、
前記第２柱状部上に設けられ、前記第２柱状部の対向する側縁部間に渡って、前記第１突部の延在方向と異なる方向に延在する第２突部と
を有し、
前記第２突起電極は、前記第２突部が前記第２導電部に対向され、前記第２導電部と、前記第２突起電極の成分、前記第２導電部の成分及び半田の成分を含む第２化合物層を介して、接合されていることを特徴とする付記１１に記載の半導体パッケージ。
【符号の説明】
【０１０６】
１０，１０Ａ，１０Ｂ，４００，４００Ａ，４００Ｂ  半導体装置
２０  半導体素子
２１  素子部
２１ａ，５２  配線
２１ａａ  電極部
２２  パシベーション膜
３０，３０Ａ，３０Ｂ，４３０，４３０Ａ，４３０Ｂ  突起電極
３０ａ  Ｃｕめっき層
３１，３１Ｂ，４３１，４３１Ｂ  柱状部
３１ａ  導電層
３２，４３２Ｂ  突起部
３２ａ  頂面
３２ｂ  テーパ面
３３  半田部
３３ａ  半田めっき層
３４，３４ａ  化合物層
４０，４１  マスク
４０ａ  開口部
５０  回路基板
５１  絶縁層
５２ａ  電極パッド
５３  保護層
１００，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ，１００Ｇ，６００，６００Ｂ  半導体パッケージ
３００，３００Ｂ，３００Ｃ，３００Ｂ＿１，３００Ｂ＿２，５００，５００Ｂ，５５０  接合部
３１０，５１０  半田
５２０  隙間
【図１】
2014017454.tif 000003
【図２】
2014017454.tif 000004
【図３】
2014017454.tif 000005
【図４】
2014017454.tif 000006
【図５】
2014017454.tif 000007
【図６】
2014017454.tif 000008
【図７】
2014017454.tif 000009
【図８】
2014017454.tif 000010
【図９】
2014017454.tif 000011
【図１０】
2014017454.tif 000012
【図１１】
2014017454.tif 000013
【図１２】
2014017454.tif 000014
【図１３】
2014017454.tif 000015
【図１４】
2014017454.tif 000016
【図１５】
2014017454.tif 000017
【図１６】
2014017454.tif 000018
【図１７】
2014017454.tif 000019
【図１８】
2014017454.tif 000020
【図１９】
2014017454.tif 000021
【図２０】
2014017454.tif 000022
【図２１】
2014017454.tif 000023