(57)【要約】【課題】本発明は、クラック生じることなく、転位を低減した高品質な結晶膜が形成されている半導体基板を提供することを課題とする。【解決手段】本発明は、シリコン基板と、該シリコン基板上に形成されたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなるバッファ層と、該バッファ層上に形成されたＧａＮからなるアンドープＧａＮ層と、該アンドープＧａＮ層上に形成された１×１０１７ｃｍ−３以上の濃度で不純物を含有するＧａＮからなるドープＧａＮ層と、を備え、該バッファ層におけるｘの値は、該シリコン基板から該バッファ層に向かう積層方向において減少し、該アンドープＧａＮ層の厚み（Ｔ１）に対する該ドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が６．５以下である半導体基板に関する。【選択図】図１
2014192246.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
該シリコン基板上に形成されたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなるバッファ層と、
該バッファ層上に形成されたＧａＮからなるアンドープＧａＮ層と、
該アンドープＧａＮ層上に形成された１×１０１７ｃｍ−３以上の濃度で不純物を含有するＧａＮからなるドープＧａＮ層と、を備え、
該バッファ層におけるｘの値は、該シリコン基板から該バッファ層に向かう積層方向において減少し、
該アンドープＧａＮ層の厚み（Ｔ１）に対する該ドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が６．５以下であることを特徴とする半導体基板。
【請求項２】
前記アンドープＧａＮ層の厚み（Ｔ１）に対する前記ドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が０．２０以上である、請求項１に記載の半導体基板。
【請求項３】
前記バッファ層におけるｘの値が、前記シリコン基板から前記バッファ層に向かう積層方向において、連続的に減少する、請求項１または２に記載の半導体基板。
【請求項４】
前記バッファ層におけるｘの値が、前記シリコン基板から前記バッファ層に向かう積層方向において、ステップ状に減少する、請求項１または２に記載の半導体基板。
【請求項５】
前記ドープＧａＮ層中の不純物がＳｉおよび／またはＯである、請求項１〜４のいずれか1項に記載の半導体基板。
【請求項６】
前記ドープＧａＮ層中の不純物濃度が５×１０１８以下である、請求項１〜５のいずれか1項に記載の半導体基板。
【請求項７】
前記アンドープＧａＮ層の厚み（Ｔ１）と前記ドープＧａＮ層の厚み（Ｔ２）の和（Ｔ１＋Ｔ２）が６．５μｍ以下である、請求項１〜６のいずれか１項に記載の半導体基板。
【請求項８】
さらに、前記ドープＧａＮ層上に形成された窒化物半導体からなる機能層を有する、請求項１〜７のいずれか1項に記載の半導体基板から得られる、半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板およびそれを用いた半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体は、発光・受光素子で代表される光デバイス、および、高周波素子で代表される高速電子デバイスなどの様々な分野で利用されている。
従来、このような窒化物半導体をエピタキシャル成長するための基板としては、サファイア、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、亜鉛酸化物（ＺｎＯ）等が用いられる。これらの基板の中でもＳｉ単結晶基板は、他の基板と比べて、結晶性に優れ、大面積で、高純度で、かつ、低価格で製造することが可能であるため、好適に用いられる。また、Ｓｉ単結晶基板を用いることで、その後のデバイス工程は、現在のデバイス工程をそのまま使用することができるため、開発コスト面においても優位であり、その実用化が求められている。
【０００３】
しかしながら、Ｓｉ単結晶基板と窒化物半導体との室温における熱膨張係数を比較すると、窒化物半導体の方が２倍近く高い値を有している。そのため、Ｓｉ単結晶基板上に比較的成長温度が高い有機金属気相成長法などを用いてエピタキシャル成長を行った場合、成長後に基板温度を室温まで下げる際、窒化物半導体層には引張応力が発生して割れ（クラック）が発生する。また、Ｓｉと窒化物半導体との結晶格子定数差は１０％以上と非常に大きいため、それに起因して結晶欠陥等が発生するという問題がある。
このため、たとえば引用文献１では、シリコン基板上にＡｌＮ、ＡｌＧａＮ、ＧａＮを含む中間層を形成してクラックおよび転位の少ない高品位の窒化物半導体素子を得ることが開示されている。また、同様に非特許文献１および２には、シリコン基板上にＡｌＮ、ＡｌＧａＮ、ＧａＮを含む中間層を形成した積層構造が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５１３９５６７号公報
【非特許文献】
【０００５】
【非特許文献１】Applied Physics Letters, 100, 082110 (2012)
【非特許文献２】Compound semiconductor, Nov./Dec. 2012 38-43
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１および２に記載される半導体基板では、クラックは発生していないものの、ＧａＮ層におけるＸ線ロッキングカーブの半値幅で示される結晶性には劣るものであり、十分に高品質なＧａＮ膜が得られているとは言えない。
高品質の半導体デバイスを構成するためには、各機能層を形成する際の下地となる半導体基板自体において、クラックを生じることなく、転位を低減した高品質な結晶膜が形成されていることが必要である。従来の技術では、クラックを防止することはできても、極めて高品質な結晶膜を有する半導体基板を提供することはできなかった。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために鋭意検討を行った結果、本願発明者らは、中間層を採用するだけでなく、そのＧａＮ層の厚みに特定の条件を採用することで、クラックを抑制しつつ、さらに高品質なＧａＮ膜を有する半導体基板を形成することができることを見出した
。具体的に、本発明は、以下の構成を有する。
［１］シリコン基板と、
該シリコン基板上に形成されたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなるバッファ層と、
該バッファ層上に形成されたＧａＮからなるアンドープＧａＮ層と、
該アンドープＧａＮ層上に形成された１×１０１７ｃｍ−３以上の濃度で不純物を含有するＧａＮからなるドープＧａＮ層と、を備え、
該バッファ層におけるｘの値は、該シリコン基板から該バッファ層に向かう積層方向において減少し、
該アンドープＧａＮ層の厚み（Ｔ１）に対する該ドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が６．５以下であることを特徴とする半導体基板。
［２］前記アンドープＧａＮ層の厚み（Ｔ１）に対する前記ドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が０．２０以上である、［１］に記載の半導体基板。
［３］前記バッファ層におけるｘの値が、前記シリコン基板から前記バッファ層に向かう積層方向において、連続的に減少する、［１］または［２］に記載の半導体基板。
［４］前記バッファ層におけるｘの値が、前記シリコン基板から前記バッファ層に向かう積層方向において、ステップ状に減少する、［１］または［２］に記載の半導体基板。
［５］前記ドープＧａＮ層中の不純物がＳｉおよび／またはＯである、［１］〜［４］のいずれかに記載の半導体基板。
［６］前記ドープＧａＮ層中の不純物濃度が５×１０１８以下である、［１］〜［５］のいずれかに記載の半導体基板。
［７］前記アンドープＧａＮ層の厚み（Ｔ１）と前記ドープＧａＮ層の厚み（Ｔ２）の和（Ｔ１＋Ｔ２）が６．５μｍ以下である、［１］〜［６］のいずれかに記載の半導体基板。
［８］さらに、前記ドープＧａＮ層上に形成された窒化物半導体からなる機能層を有する、［１］〜［７］のいずれかに記載の半導体基板から得られる、半導体素子。
【発明の効果】
【０００８】
本発明によれば、シリコン基板上に窒化物半導体層を有する半導体基板として、クラックを生じることなく、高品質なＧａＮ膜を有する半導体基板を提供することができる。この半導体基板上に各種機能層を形成して半導体素子とすることにより、発光特性に優れる発光素子や耐圧性に優れる電子デバイスなどを提供することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の半導体基板の構造の一例を表した模式図である。
【図２】図２は、本発明の半導体基板の構造の一例を表した模式図である。
【発明を実施するための形態】
【００１０】
以下において、本発明について詳細に説明する。以下に記載する構成要件の説明は、代表的な実施形態や具体例に基づいてなされることがあるが、本発明はそのような実施形態に限定されるものではない。なお、本明細書において「〜」を用いて表される数値範囲は「〜」前後に記載される数値を下限値および上限値として含む範囲を意味する。
本発明の半導体基板は、シリコン基板と、シリコン基板上に形成されたＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）からなるバッファ層と、該バッファ層上に形成されたＧａＮからなるアンドープＧａＮ層と、該アンドープＧａＮ層上に形成された１×１０１７ｃｍ−３以上の濃度で不純物を含有するＧａＮからなるドープＧａＮ層と、を備え、該バッファ層におけるｘの値は、該シリコン基板から該バッファ層に向かう積層方向において減少し、該アンドープＧａＮ層の厚み（Ｔ１）に対する該ドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が６．５以下であることを特徴とする。
【００１１】
アンドープＧａＮ層の厚み（Ｔ１）に対するドープＧａＮ層の厚み（Ｔ２）の比（Ｔ２／Ｔ１）が６．５以下であると、アンドープＧａＮ層およびドープＧａＮ層を比較的厚く形成してもクラックを生じることがなく、さらに、アンドープＧａＮ層およびドープＧａＮ層の結晶性が高品質となるため好ましい。Ｔ２／Ｔ１は、５．０以下であることが好ましく、４．０以下であることがより好ましく、３．０以下であることがさらに好ましい。またＴ２／Ｔ１は、結晶性がより良好となることから、０．１０以上とすることができ、０．２０以上であることが好ましく、０．３０以上であることがより好ましい、０．５０以上であることがさらに好ましい。さらに、上記範囲内にすることにより、アンドープＧａＮ層とドープＧａＮ層との格子定数差のバランスが適当な範囲となり、その結果、半導体基板全体の反りを小さく抑えることが可能となり好ましい。
【００１２】
本発明の半導体基板では、Ｔ２／Ｔ１を上記の範囲にすることによって、クラックを生じることなく、結晶性を向上させることができる。特に、アンドープＧａＮ層およびドープＧａＮ層の、Ｘ線回折で測定されるＸ線ロッキングカーブ（ＸＲＣ）の半値幅で評価される結晶性を顕著に向上させることができる。具体的には、アンドープＧａＮ層およびドープＧａＮ層の（００２）反射におけるＸＲＣ半値幅は４３０ａｒｃｓｅｃ以下であることが好ましく、３８０ａｒｃｓｅｃ以下であることがより好ましい。また、アンドープＧａＮ層およびドープＧａＮ層の（１０２）反射におけるＸＲＣ半値幅は６００ａｒｃｓｅｃ以下であることが好ましく、５５０ａｒｃｓｅｃ以下であることがより好ましい。Ｘ線ロッキングカーブ（ＸＲＣ）の半値幅を上記上限値以下とすることにより、転位密度が低く、極めて良好な結晶性を有するＧａＮ単結晶を得ることができる。
【００１３】
通常、Ｘ線回折計で測定されるＸ線ロッキングカーブ（ＸＲＣ）の半値幅は、基板面に垂直方向の結晶方位の分布を表すパラメーターであり、測定する反射面に応じてチルト方向またはツイスト方向の結晶方位の分布を検出することができる。結晶中に含まれる転位や積層欠陥の影響を受けて、結晶の配向性にばらつきが生じている場合には、結晶方位の分布は大きくなるためＸＲＣの半値幅も大きくなる。一方、ＸＲＣ半値幅が小さいほど、結晶方位の分布が小さく、結晶中に転位が少ないことを示している。
【００１４】
本発明の半導体基板は上述の構造を成していれば、その他の構成は特に限定されないが、好ましい形態として以下に具体例を挙げて説明する。
なお、本明細書において「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。一方で、「上に設けられる」とは、直接接して設けられる場合を示す。
【００１５】
（第１の実施形態）
第１の実施形態に係る半導体基板１は、図１に示すように、シリコン（Ｓｉ単結晶）基板１０上に、バッファ層２０、アンドープＧａＮ層３０、ドープＧａＮ層４０が順次積層された構成を備える。中でも、バッファ層２０はシリコン基板からバッファ層に向かう積層方向において、連続的にＡｌ含有量が減少していく傾斜ＡｌＧａＮ層を含むことを特徴とする。
【００１６】
シリコン（Ｓｉ単結晶）基板１０は、バッファ層２０が形成される表面の結晶面方位が（１１１）面であるものが用いられることが好ましい。なお、ここでいう（１１１）面には、（１１１）面に対して極微小（例えば、約十数度）に傾斜している結晶面方位、あるいは、（２１１）面等の高次面指数の結晶面方位も含まれる。
また、Ｓｉ単結晶基板１０は、ＣＺ（チョクラルスキー）法により製造されたものが好適に用いられるが、本発明はこれに限定されるものではなく、ＦＺ（フローティングゾーン）法により製造されたもの、又は、これらの方法を用いて製造されたＳｉ単結晶基板上にエピタキシャル成長によりＳｉ単結晶層を積層させたものを用いることができる。
【００１７】
Ｓｉ単結晶基板１０は、例えば、キャリア濃度１×１０１６〜１０２１／ｃｍ３（抵抗率約１〜０．００００１Ωｃｍ）、伝導型がｎ型のものが用いられる。
バッファ層２０は、前記Ｓｉ単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成され、ｘの値は、該Ｓｉ単結晶基板から該バッファ層に向かう積層方向において減少する。
【００１８】
このように、バッファ層２０は、ＧａＮ単結晶ではなく、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成されているため、バッファ層２０形成時にＧａ原料とシリコン基板表面との反応による基板表面の荒れを抑制することが出来る。
バッファ層２０のうち、Ｓｉ単結晶基板１０に接する領域は、図１（ｂ）のようにＡｌＮ単結晶（ｘ＝１）であっても、図１（ａ）のようにＡｌＧａＮ単結晶（ｘ＜１）であってもよいが、シリコン基板の表面荒れが抑制しやすいことから、ＡｌＮ単結晶（ｘ＝１）であることが好ましい。
【００１９】
具体的に図１（ａ）では、バッファ層２０は、Ｓｉ単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）からなり、バッファ層２０の形成が進むにつれてＡｌ含有量が減少するように調整された傾斜ＡｌＧａＮ層である。図１（ｂ）では、バッファ層２０は、Ｓｉ単結晶基板１０上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成されたＡｌＮ層２１と、前記ＡｌＮ層２１上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成された傾斜ＡｌＧａＮ層２２と、で構成される。
【００２０】
このように、本発明に関わる半導体基板は、上述したようなバッファ層２０を備えているため、Ｓｉ基板表面の保護やその上に形成する窒化物半導体層の割れ（クラック）や結晶欠陥の発生を抑制することができる。
バッファ層２０の厚さは特に限定されないが、１５０ｎｍ以上であることが好ましく、３００ｎｍ以上であることがより好ましく、１０００ｎｍ以下であることが好ましく、７００ｎｍ以下であることがより好ましい。
【００２１】
アンドープＧａＮ層３０は、前記バッファ層２０上に形成され、ＧａＮ単結晶からなる。この際、積極的に不純物を供給するようなドーピングは実施しないが、製造雰囲気中から微量の不純物が混入する場合もある。このような場合であっても、アンドープＧａＮ層の不純物濃度は１×１０１７ｃｍ−３未満である。
アンドープＧａＮ層３０の厚み（Ｔ１）は特に限定されないが、０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましく、１．０μｍ以上であることがさらに好ましく、４μｍ以下であることが好ましく、２．５μｍ以下であることがより好ましい。
【００２２】
ドープＧａＮ層４０は、前記アンドープＧａＮ層３０上に形成され、１×１０１７ｃｍ−３以上の濃度で不純物を含有するように積極的にドーピングを実施したＧａＮ単結晶からなる。ドーピングする不純物としては、Ｓｉおよび／またはＯであることが好ましい。半導体素子として用いる場合の直列抵抗を下げるとの理由から、不純物濃度は５×１０１７ｃｍ−３以上であることが好ましく、１×１０１８ｃｍ−３以上であることがより好ましく、２×１０１８ｃｍ−３以上であることがさらに好ましく、結晶性が良好となることから、５×１０１８ｃｍ−３以下であることが好ましく、４×１０１８ｃｍ−３以下であることがさらに好ましい。
【００２３】
ドープＧａＮ層４０の厚み（Ｔ２）は特に限定されないが、０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましく、１．０μｍ以上であることがさらに好ましく、２．０μｍ以下であることが好ましく、１．６μｍ以下であることがより
好ましい。
アンドープＧａＮ層３０の厚み（Ｔ１）とドープＧａＮ層４０の厚み（Ｔ２）との和（Ｔ１＋Ｔ２）は、特に限定されないが、６．５μｍ以下であることが好ましく、５．０μｍ以下であることがより好ましく、４．０μｍ以下であることがさらに好ましい。また、２．０μｍ以上であることが好ましく、３．０μｍ以上であることがより好ましい。上限値以下であると、クラックの発生を抑制することができるため好ましく、下限値以上であると、結晶性が向上するため好ましい。
【００２４】
（第２の実施形態）
第２の実施形態に係る半導体基板１は、２に示すように、シリコン（Ｓｉ単結晶）基板１０上に、バッファ層２０、アンドープＧａＮ層３０、ドープＧａＮ層４０が順次積層された構成を備える。中でも、バッファ層２０はシリコン基板からバッファ層に向かう積層方向において、ステップ状にＡｌ含有量が減少していく複数のＡｌＧａＮ層を含むことを特徴とする。
【００２５】
シリコン（Ｓｉ単結晶）基板１０は、上述した第１の実施形態と同様の範囲を適用することができる。
バッファ層２０は、前記Ｓｉ単結晶基板１０上に形成され、複数の組成の異なるＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成され、ｘの値は、該Ｓｉ単結晶基板から該バッファ層に向かう積層方向において減少する。
【００２６】
このように、バッファ層２０は、ＧａＮ単結晶ではなく、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成されているため、バッファ層２０形成時にＧａ原料とシリコン基板表面との反応による基板表面の荒れを抑制することが出来る。
バッファ層２０のうち、Ｓｉ単結晶基板１０に接する領域は、図２（ｂ）のようにＡｌＮ単結晶（ｘ＝１）であっても、図２（ａ）のようにＡｌＧａＮ単結晶（ｘ＜１）であってもよいが、シリコン基板の表面荒れが抑制しやすいことから、ＡｌＮ単結晶（ｘ＝１）であることが好ましい。
【００２７】
具体的に図２（ａ）では、バッファ層２０は、Ｓｉ単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）からなり、バッファ層２０の形成が進むにつれてＡｌ含有量が減少するように調整された複数のＡｌＧａＮ層からなる。たとえば、Ｓｉ単結晶基板１０直上から順に、Ａｌ０．８Ｇａ０．２Ｎ単結晶（ｘ＝０．８）層２３、Ａｌ０．６Ｇａ０．４Ｎ単結晶（ｘ＝０．６）層２４、Ａｌ０．４Ｇａ０．６Ｎ単結晶（ｘ＝０．４）層２５、Ａｌ０．２Ｇａ０．８Ｎ単結晶（ｘ＝０．２）層２６の４層を積層する。
【００２８】
一方、図２（ｂ）では、バッファ層２０は、Ｓｉ単結晶基板１０上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成されたＡｌＮ層２１と、前記ＡｌＮ層２１上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）からなる複数のＡｌＧａＮ層で構成される。たとえば、Ｓｉ単結晶基板１０の上にＡｌＮ単結晶（ｘ＝１）層、Ａｌ０．８Ｇａ０．２Ｎ単結晶（ｘ＝０．８）層２３、Ａｌ０．６Ｇａ０．４Ｎ単結晶（ｘ＝０．６）層２４、Ａｌ０．４Ｇａ０．６Ｎ単結晶（ｘ＝０．４）層２５、Ａｌ０．２Ｇａ０．８Ｎ単結晶（ｘ＝０．２）層２６の５層をこの順に積層する。
【００２９】
このように、本発明に関わる半導体基板は、上述したようなバッファ層２０を備えているため、Ｓｉ基板表面の保護やその上に形成する窒化物半導体層の割れ（クラック）や結晶欠陥の発生を抑制することができる。
バッファ層２０の厚さは特に限定されないが、１５０ｎｍ以上であることが好ましく、３００ｎｍ以上であることがより好ましく、１０００ｎｍ以下であることが好ましく、７００ｎｍ以下であることがより好ましい。
【００３０】
このように、本発明に関わる半導体基板は、上述したようなバッファ層２０を備えているため、シリコン基板表面の保護やその上に形成する窒化物半導体層の割れ（クラック）や結晶欠陥の発生を抑制することができる。
バッファ層２０の厚さは特に限定されないが、１５０ｎｍ以上であることが好ましく、３００ｎｍ以上であることがより好ましく、１０００ｎｍ以下であることが好ましく、７００ｎｍ以下であることがより好ましい。
【００３１】
バッファ層２０に含まれる複数のＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）層のそれぞれの厚みは、各々同一であっても、異なっていてもよい。それぞれの厚みは５０ｎｍ〜２００ｎｍであると好ましい。
アンドープＧａＮ層３０およびドープＧａＮ層４０は、上述した第１の実施形態と同様の範囲を適用することができる。
【００３２】
本発明の半導体基板は、ドープＧａＮ層上に、さらに窒化物半導体からなる機能層を形成することができる、機能層を形成した半導体基板は、デバイス形成のためのプロセスを経て半導体素子とすることができる。
機能層は、少なくとも１層以上の窒化物系半導体単結晶層を含んでいる。これら窒化物系半導体単結晶層は、適用される発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）などの半導体発光素子や、高電子移動度トランジスタ（ＨＥＭＴ）等の電子デバイスの仕様によって適時設計される。
【００３３】
前述したバッファ層２０、アンドープＧａＮ層３０、ドープＧａＮ層４０、および機能層は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）やＰＥＣＶＤ
（plasma enhanced chemical vapor deposition）を初めとしたＣＶＤ法、レーザービー
ムを用いた蒸着法、雰囲気ガスを用いたスパッタリング法等により形成することができる。なお、本発明の実施例では、ＭＯＣＶＤ法を用いるものとする。
【実施例】
【００３４】
＜実施例１＞
結晶面方位（１１１）面、抵抗率０．０１Ω・ｃｍ、伝導型がｐ型の直径１００ｍｍ、厚み１０００μｍの片面が鏡面研磨されたＳｉ単結晶基板１０を、フッ酸系エッチング液で化学処理を行い表面を清浄にした。さらに、ＭＯＣＶＤ装置において水素雰囲気下で１１２０℃で熱処理を行い、さらに表面を清浄にした。
【００３５】
次に、ＴＭＡ及びＮＨ３ガスを供給し、Ｓｉ単結晶基板１０の研磨面に厚さ９０ｎｍのＡｌＮ層２１を形成した。次に、基板温度を１１４０℃としてＴＭＧをさらに供給し、ＴＭＡとＴＭＧの各々の供給量を調整して、ＡｌＮ層２１の上に厚さ各々７０ｎｍのＡｌ０．８Ｇａ０．２Ｎ層２３、Ａｌ０．６Ｇａ０．４Ｎ層２４、Ａｌ０．４Ｇａ０．６Ｎ層２５、Ａｌ０．２Ｇａ０．８Ｎ層２６、アンドープＧａＮ層３０をこの順で形成した。
【００３６】
次に、基板温度を１１６０℃としてＴＭＧ及びＮＨ３ガスを供給し、ＧａＮ層の上に厚み２０００ｎｍのアンドープのＧａＮ層３０を形成した。
次に、ＴＭＧ、ＮＨ３ガス及びＳｉＨ３ガスを供給し、アンドープＧａＮ層の上に厚み１５００ｎｍのｎ型ドープのＧａＮからなるドープＧａＮ層４０を形成して、半導体基板を得た。ＳｉＨ３ガスはドーピング量が３×１０１８／ｃｍ３となるよう調整した。
【００３７】
以上の方法で作製された半導体基板のうち、ＧａＮからなる層（アンドープＧａＮ層＋ドープＧａＮ層）をＸ線回折法で評価すると、（１０２）面の半値幅は３７９ａｒｃｓｅｃ、（００２）面の半値幅は３１８ａｒｃｓｅｃであった。
【００３８】
＜実施例２＞
ＡｌＮ層２１の厚みを１８０ｎｍとした以外は、実施例１と同様にして半導体基板を得た。得られた半導体基板のうち、ドープＧａＮ層をＸ線回折法で評価すると、（１０２）面の半値幅は３４９ａｒｃｓｅｃ、（００２）面の半値幅は３１６ａｒｃｓｅｃであった。
【００３９】
＜実施例３＞
Ｓｉ単結晶基板１０の厚みを６２５μｍとし、ＧａＮ層の上に形成するＧａＮ層３０の厚みを５００ｎｍとした以外は、実施例１と同様にして半導体基板を得た。得られた半導体基板のうち、ドープＧａＮ層をＸ線回折法で評価すると、（１０２）面の半値幅は４５７ａｒｃｓｅｃ、（００２）面の半値幅は４１６ａｒｃｓｅｃであった。
【００４０】
＜実施例４＞
Ｓｉ単結晶基板１０の厚みを６２５μｍとし、ドープＧａＮ層４０の厚みを５００ｎｍとした以外は、実施例１と同様にして半導体基板を得た。得られた半導体基板のうち、ドープＧａＮ層をＸ線回折法で評価すると、（１０２）面の半値幅は５５６ａｒｃｓｅｃ、（００２）面の半値幅は３９９ａｒｃｓｅｃであった。
【００４１】
＜実施例５＞
Ｓｉ単結晶基板１０の厚みを６２５μｍとし、ドープＧａＮ層４０を形成する際のＳｉＨ３ガスを、ドーピング量が５×１０１８／ｃｍ３となるよう調整した以外は、実施例１と同様にして半導体基板を得た。得られた半導体基板のうち、ドープＧａＮ層をＸ線回折法で評価すると、（１０２）面の半値幅は４４７ａｒｃｓｅｃ、（００２）面の半値幅は３７２ａｒｃｓｅｃであった。
【００４２】
＜比較例１＞
結晶面方位（１１１）面、抵抗率０．０１Ω・ｃｍ、伝導型がｐ型の直径１００ｍｍ、厚さ６２５μｍの片面が鏡面研磨されたＳｉ単結晶基板１０を、フッ酸系エッチング液で化学処理を行い表面を清浄にした。さらに、ＭＯＣＶＤ装置において水素雰囲気下で１１２０℃で熱処理を行い、さらに表面を清浄にした。
【００４３】
次に、ＴＭＡ及びＮＨ３ガスを供給し、Ｓｉ単結晶基板１０の研磨面に厚さ９０ｎｍのＡｌＮ層２１を形成した。次に、基板温度を１１４０℃としてＴＭＧをさらに供給し、ＴＭＡとＴＭＧの各々の供量を調整して、ＡｌＮ層２１の上に厚さ各々７０ｎｍのＡｌ０．８Ｇａ０．２Ｎ層２３、Ａｌ０．６Ｇａ０．４Ｎ層２４、Ａｌ０．４Ｇａ０．６Ｎ層２５、Ａｌ０．２Ｇａ０．８Ｎ層２６、アンドープＧａＮ層３０をこの順で形成した。
【００４４】
次に、基板温度を１１６０℃としてＴＭＧ及びＮＨ３ガスを供給し、ＧａＮ層の上に厚み２００ｎｍのアンドープのＧａＮ層３０を形成した。
次に、ＴＭＧ、ＮＨ３ガス及びＳｉＨ３ガスを供給し、アンドープＧａＮ層の上に厚み１８００ｎｍのｎ型ドープのＧａＮからなるドープＧａＮ層４０を形成して、半導体基板を得た。ＳｉＨ３ガスはドーピング量が１×１０１８／ｃｍ３となるよう調整した。
【００４５】
以上の方法で作製された半導体基板のうち、ドープＧａＮ層をＸ線回折法で評価すると、（１０２）面の半値幅は６３１ａｒｃｓｅｃ、（００２）面の半値幅は４４０ａｒｃｓｅｃであった。
【００４６】
【表１】
2014192246.tif 000003
【産業上の利用可能性】
【００４７】
本発明によれば、高品質の半導体素子を作製し得る半導体基板を提供することができる。このため、本発明は発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）などの半導体発光素子や、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）、ショットキーバリアダイオード（ＳＢＤ）などの電子デバイスといった様々な半導体素子に応用することができ、産業上の利用可能性が高い。
【符号の説明】
【００４８】
１    半導体基板
１０  シリコン（Ｓｉ単結晶）基板
２０  バッファ層
２１  ＡｌＮ層
２２  傾斜ＡｌＧａＮ層
２３  Ａｌ０．８Ｇａ０．２Ｎ層
２４  Ａｌ０．６Ｇａ０．４Ｎ層
２５  Ａｌ０．４Ｇａ０．６Ｎ層
２６  Ａｌ０．２Ｇａ０．８Ｎ層
３０  アンドープＧａＮ層
４０  ドープＧａＮ層
【図１】
2014192246.tif 000004
【図２】
2014192246.tif 000005