(57)【要約】【課題】赤外線センサの製造方法において、センサ領域のサーモパイルを形成する際の熱で周辺回路領域の回路特性が変化するという問題を回避する。【解決手段】赤外線センサの製造方法は、第１領域にサーモパイル支持層を形成する工程と、その上面にサーモパイル２４を形成する工程と、その後で、第２領域に回路素子を形成する工程と、前記第１および第２領域を覆って上部層４１を形成する工程と、上部層４１を途中まで掘り下げる工程と、上部層４１をさらに掘り下げることによってエッチングホール３８を形成する工程と、エッチングホール３８を通じて半導体基板１の一部をエッチングして前記サーモパイル支持層およびサーモパイル２４を半導体基板１から浮かせることによって、センサ部２を形成する工程とを含む。センサ部２の上面２ｕは、前記第２領域における上部層４１ｕの上面より低い位置となっている。【選択図】図１０
2014178172.tif 000002
【特許請求の範囲】
【請求項１】
センサ領域となるべき第１領域および周辺回路領域となるべき第２領域を上面に有する半導体基板の前記第１領域にサーモパイル支持層を形成する工程と、
前記サーモパイル支持層の上面にサーモパイルを形成する工程と、
前記サーモパイルを形成する工程より後で、前記第２領域に回路素子を形成する工程と、
前記第１領域および前記第２領域を覆って上部層を形成する工程と、
前記第１領域において前記上部層を途中まで掘り下げる工程と、
前記上部層を途中まで掘り下げた領域のうち一部の領域において前記上部層をさらに掘り下げることによって前記半導体基板が露出するエッチングホールを形成する工程と、
前記エッチングホールを通じて前記第１領域にある前記半導体基板の一部をエッチングして前記サーモパイル支持層および前記サーモパイルを前記半導体基板から浮かせることによって、センサ部を形成する工程とを含み、
前記センサ部の上面は、前記第２領域における前記上部層の上面より低い位置となっている、赤外線センサの製造方法。
【請求項２】
前記サーモパイル支持層を形成する工程は、ＬＯＣＯＳ法によって酸化膜を形成する工程を含む、請求項１に記載の赤外線センサの製造方法。
【請求項３】
前記上部層は、内部に配線層を含む、請求項１または２に記載の赤外線センサの製造方法。
【請求項４】
上面に凹部を有する半導体基板と、
前記半導体基板の上側に形成され、前記凹部に対応した開口部であるセンサ開口部を有する上部層と、
前記センサ開口部の内周の少なくとも１ヶ所につながるように、前記凹部の内面から離隔した状態で前記センサ開口部内に支持されるセンサ部とを備え、
前記センサ部はサーモパイルを備え、
平面的に見て前記センサ開口部とは異なる場所において、回路素子が前記上部層の内部に形成されている周辺回路領域が設けられており、
前記センサ部の上面は、前記周辺回路領域における前記上部層の上面より低い位置にある、赤外線センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線センサおよびその製造方法に関するものである。
【背景技術】
【０００２】
近年の電子機器においては、周囲環境を検出し、その検出結果を運転制御に利用することが行なわれている。たとえばエアコンにおいては、人の存在を検知し、人の存在する場所を狙って温度制御するといった運転制御が行なわれている。また、照明機器においては、一定領域内における人の存在を検知して、当該領域の照明をオンにするといった制御が行なわれている。このような制御においては、周囲環境を検出するためのセンサ装置が用いられ、センサ装置の一種として、物体からの輻射熱によって非接触で物体温度を検知する赤外線センサが用いられる。
【０００３】
従来技術に基づく赤外線センサの一例が、特許第４６６１２０７号（特許文献１）に記載されている。特許文献１に記載された赤外線センサは、基板に設けられた凹部の上方で浮くように配置された正方形の赤外線吸収膜を備えている。赤外線吸収膜は、２本の支持梁によって支持されている。基板の上側にシリコン酸化膜が積層されており、支持梁は赤外線吸収膜をシリコン酸化膜に接続している。各支持梁は２度直角に折れ曲がった形状をしており、各支持梁の内部にはＰ型ポリシリコン層およびＮ型ポリシリコン層が線状に形成されており、これらはサーモパイルを構成している。赤外線吸収膜が赤外線を受けて高温となることで、赤外線吸収膜と周辺のシリコン酸化膜との間に温度差が生じ、この温度差をサーモパイルによって電気信号に変換することによって、赤外線の量を検出することができる。
【０００４】
特許文献１では、赤外線センサを得るために、以下のような製造方法が記載されている。まず、シリコン基板においてＬＯＣＯＳによりセンサ領域と配線領域とに素子分離を行なう。センサ領域にポリシリコンからなるエッチング犠牲層を形成し、配線領域においてポリシリコンからなるゲート配線を形成する。センサ領域においてさらにポリシリコンからなるエッチング犠牲層を積層することによってセンサ領域の高さを底上げする。全面を覆うようにシリコン酸化膜を形成する。センサ領域においてＰ型ポリシリコン層、Ｎ型ポリシリコン層を所定形状に形成してサーモパイルを形成する。
【０００５】
センサ領域および配線領域において所定のアルミ配線を形成し、これらのアルミ配線を覆うように全面にシリコン酸化膜を形成する。シリコン酸化膜の表面をＣＭＰなどによりアルミ配線が露出しない程度に薄くして平坦化する。センサ領域においてシリコン酸化膜を選択的にエッチングしてスリットを形成する。スリットを通じて強アルカリ溶液を用いて異方性エッチングを行なうことによって、センサ領域のエッチング犠牲層およびシリコン基板を除去する。その結果、センサ領域においては、シリコン基板の上面から掘り下げた形の空洞が形成される。これにより、サーモパイルを含む部材がシリコン基板から浮いた構造が得られる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４６６１２０７号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載された赤外線センサの製造方法では、配線領域の配線を形成した後でセンサ領域のサーモパイルを形成している。センサ領域のサーモパイルを形成する工程にはイオン拡散工程が含まれ、イオン拡散工程は加熱を伴う。この加熱により、既に配線が形成されている配線領域において拡散濃度が変化し、その結果、回路特性に変化が生じる。配線領域では、スイッチング回路や増幅回路など、さまざまな回路素子が形成されるが、このように回路素子形成より後の工程で加わる熱によって特性に変化が生じるような製造方法である場合、回路を変更するごとに設計段階での調整が必要になったり、他の製品に比べて回路設計を特別に変更する必要が生じたりする。
【０００８】
また、配線領域における配線形成のための積層数が増加した場合、または、センサを薄型化すべき場合には、センサ領域の底上げすべき高さが増すので、センサ領域に形成するエッチング犠牲層の厚みを増加させる必要がある。エッチング犠牲層をシリコン酸化膜によって形成する場合、１回の成長工程によって得られる厚みは限りがあるので、大きな厚みのエッチング犠牲層を得るためには、膜の成長工程を複数回繰り返さなければならず、工程数が増大してしまう。また、その場合、回路配線のリソグラフィ時にマスクと基板との間にギャップが生じるので、パターンサイズにばらつきが生じる。この影響により、回路素子の導通不良が生じるおそれがある。
【０００９】
そこで、本発明は、センサ領域のサーモパイルを形成する際の熱によって、周辺回路領域において回路特性が変化するという現象に伴う不都合を回避した赤外線センサおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に基づく赤外線センサの製造方法は、センサ領域となるべき第１領域および周辺回路領域となるべき第２領域を上面に有する半導体基板の上記第１領域にサーモパイル支持層を形成する工程と、上記サーモパイル支持層の上面にサーモパイルを形成する工程と、上記サーモパイルを形成する工程より後で、上記第２領域に回路素子を形成する工程と、上記第１領域および上記第２領域を覆って上部層を形成する工程と、上記第１領域において上記上部層を途中まで掘り下げる工程と、上記上部層を途中まで掘り下げた領域のうち一部の領域において上記上部層をさらに掘り下げることによって上記半導体基板が露出するエッチングホールを形成する工程と、上記エッチングホールを通じて上記第１領域にある上記半導体基板の一部をエッチングして上記サーモパイル支持層および上記サーモパイルを上記半導体基板から浮かせることによって、センサ部を形成する工程とを含み、上記センサ部の上面は、上記第２領域における上記上部層の上面より低い位置となっている。
【発明の効果】
【００１１】
本発明によれば、センサ領域となるべき第１領域にサーモパイルを早い段階で形成した後で、第２領域に回路素子を形成し、その上の上部層を一旦形成してからセンサ領域において凹部を掘り下げることによって、サーモパイルに近い層まで露出させてサーモパイルを含むセンサ部を形成することとしているので、周辺回路領域における回路素子を形成した後は、サーモパイル形成の工程に伴う熱が加わることを避けることができる。したがって、センサ領域のサーモパイルを形成する際の熱によって、周辺回路領域において回路特性が変化するという現象に伴う不都合を回避しつつ赤外線センサを製造することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に基づく実施の形態１における赤外線センサの製造方法のフローチャートである。
【図２】本発明に基づく実施の形態１における赤外線センサの製造方法の第１の工程の説明図である。
【図３】本発明に基づく実施の形態１における赤外線センサの製造方法の第２の工程の説明図である。
【図４】本発明に基づく実施の形態１における赤外線センサの製造方法の第３の工程の説明図である。
【図５】本発明に基づく実施の形態１における赤外線センサの製造方法の第４の工程の説明図である。
【図６】本発明に基づく実施の形態１における赤外線センサの製造方法の第５の工程の説明図である。
【図７】本発明に基づく実施の形態１における赤外線センサの製造方法の第６の工程の説明図である。
【図８】本発明に基づく実施の形態１における赤外線センサの製造方法の第７の工程の説明図である。
【図９】本発明に基づく実施の形態１における赤外線センサの製造方法の第８の工程の説明図である。
【図１０】本発明に基づく実施の形態１における赤外線センサの製造方法の第９の工程の説明図である。
【図１１】本発明に基づく実施の形態１における赤外線センサの製造方法によって製造した赤外線センサを用いて得られる赤外線センサチップの断面図である。
【図１２】シミュレーションのモデルの断面図である。
【図１３】センサ部の厚みが２．５μｍの場合のシミュレーション結果を示すグラフである。
【図１４】センサ部の厚みが４．０μｍの場合のシミュレーション結果を示すグラフである。
【発明を実施するための形態】
【００１３】
（実施の形態１）
（製造方法）
図１〜図１０を参照して、本発明に基づく実施の形態１における赤外線センサの製造方法について説明する。本実施の形態における赤外線センサの製造方法のフローチャートを図１に示す。
【００１４】
本実施の形態における赤外線センサの製造方法は、センサ領域となるべき第１領域および周辺回路領域となるべき第２領域を上面に有する半導体基板の前記第１領域にサーモパイル支持層を形成する工程Ｓ１と、前記サーモパイル支持層の上面にサーモパイルを形成する工程Ｓ２と、前記サーモパイルを形成する工程Ｓ２より後で、前記第２領域に回路素子を形成する工程Ｓ３と、前記第１領域および前記第２領域を覆って上部層を形成する工程Ｓ４と、前記第１領域において前記上部層を途中まで掘り下げる工程Ｓ５と、前記上部層を途中まで掘り下げた領域のうち一部の領域において前記上部層をさらに掘り下げることによって前記半導体基板が露出するエッチングホールを形成する工程Ｓ６と、前記エッチングホールを通じて前記第１領域にある前記半導体基板の一部をエッチングして前記サーモパイル支持層および前記サーモパイルを前記半導体基板から浮かせることによって、センサ部を形成する工程Ｓ７とを含み、前記センサ部の上面は、前記第２領域における前記上部層の上面より低い位置となっている。
【００１５】
半導体基板とは、たとえばシリコン基板である。回路素子とは、たとえばトランジスタ、キャパシタ、抵抗体などである。
【００１６】
以下に各工程を詳しく説明する。
まず、図２に示すように半導体基板１を用意する。ここでは、説明の便宜のため、センサ領域４０１と周辺回路領域４０２とに属する各要素を代表的に抽出して並べて表示している。センサ領域４０１として表示されている領域は第１領域に相当し、周辺回路領域４０２として表示されている領域は第２領域に相当する。
【００１７】
図３に示すように半導体基板１の上面の一部にＬＯＣＯＳ（Local Oxidation of Silicon）法によりシリコン酸化膜２１を形成する。シリコン酸化膜２１のうちセンサ領域４０１にあるものはサーモパイル支持層に相当する。したがって、シリコン酸化膜２１を形成する工程は、工程Ｓ１に相当する。
【００１８】
図４に示すように、シリコン酸化膜２１の上にＳｉＮ膜２２を形成し、さらにその上を覆うようにＳｉＯ2膜２３を形成する。ＳｉＯ2膜２３の上側を全体的に覆うようにポリシリコン膜を形成し、このポリシリコン膜をエッチングすることによって、のちにサーモパイルを構成する熱電対に相当する部分のみを残す。ポリシリコン膜にＰ型およびＮ型の不純物をそれぞれ局所的に注入し、アニール処理を行なうことによって、図４に示すようにＰ型ポリシリコン膜２５およびＮ型ポリシリコン膜２６を形成する。Ｐ型ポリシリコン膜２５およびＮ型ポリシリコン膜２６はサーモパイル２４を構成する。このようにＰ型ポリシリコン膜２５およびＮ型ポリシリコン膜２６を形成する工程は、サーモパイルを形成する工程であるので工程Ｓ２に相当する。
【００１９】
実際にはサーモパイルは複数の熱電対が接続された集合体として構成されるのが通常であり、サーモパイルに含まれる複数対のＰ型ポリシリコン膜２５およびＮ型ポリシリコン膜２６が配列されて形成される。図４では、説明の便宜のため、代表して１対の熱電対に相当する部分のＰ型ポリシリコン膜２５およびＮ型ポリシリコン膜２６のみを表示している。
【００２０】
工程Ｓ２より後で、図５に示すように、周辺回路領域４０２に回路素子としてトランジスタ２８ａ，２８ｂおよび抵抗体３９を形成する。これらの回路素子を形成する工程は、工程Ｓ３に相当する。ただし、周辺回路領域４０２に形成される回路素子としてここで示したものはあくまで一例であって、回路素子の種類、数、配置はここで示したものに限らない。工程Ｓ３が行なわれるのは、工程Ｓ２によりサーモパイル２４を形成した後であるので、工程Ｓ３で形成される回路素子は、サーモパイル形成時の熱の影響を受けない。
【００２１】
図６に示すように、絶縁層２７を形成し、表面を平坦化し、絶縁層２７の上面に配線層２９ａを形成する。絶縁層２７は、たとえばＢＰＳＧ（Boron Phosphorus Silicon Glass）層であってよい。表面の平坦化はたとえばＣＭＰ（Chemical Mechanical Polishing）法によって行なってよい。配線層２９ａはたとえばアルミニウムによって形成することができる。センサ領域４０１においては、配線層２９ａの一部は絶縁層２７にあけられた貫通孔を介してＰ型ポリシリコン膜２５またはＮ型ポリシリコン膜２６に接続される。周辺回路領域４０２においては、配線層２９ａの一部は絶縁層２７にあけられた貫通孔を介してトランジスタ２８ａ，２８ｂまたは抵抗体３９に接続される。絶縁層２７および配線層２９ａを覆うように絶縁層３０をさらに形成し、絶縁層３０の上面に配線層２９ｂを形成する。配線層２９ｂの一部は、絶縁層３０の所定の位置にあけられた貫通孔を介して配線層２９ａのいずれかに接続される。配線層２９ｂはたとえばアルミニウムによって形成することができる。配線層２９ａ，２９ｂは、たとえばアルミニウム層と銅層との積層体によって形成してもよい。周辺回路領域４０２においては、配線層２９ａ，２９ｂによって回路素子に関係する必要な配線がなされる。
【００２２】
図６に示すように、絶縁層３０および配線層２９ｂの全体を覆うようにＳｉＯ2膜３１を形成する。ＳｉＯ2膜３１の上面を覆うようにさらにＳｉＮ膜３２が形成される。ＳｉＯ2膜３１とＳｉＮ膜３２とを合わせた部分は、配線保護膜４０となる。
【００２３】
ここで示した例では、絶縁層２７からＳｉＮ膜３２までが「上部層」４１に相当する。したがって、絶縁層２７を形成する工程からＳｉＮ膜３２を形成する工程までが、工程Ｓ４に相当する。
【００２４】
図７に示すように、エッチングを行なうことによって、センサ領域４０１に凹部３３を形成する。凹部３３は、配線層２９ａよりやや高いところに底面が位置するように形成される。このエッチングの工程は、第１領域であるところのセンサ領域において上部層を途中まで掘り下げる工程であるので工程Ｓ５に相当する。
【００２５】
工程Ｓ２においてサーモパイルを形成した後に、工程Ｓ３において回路素子を形成し、さらに工程Ｓ４において各種配線を含む上部層４１を形成したことによって、サーモパイル２４は一時は上部層４１に深く埋もれた状態となっていたが、工程Ｓ５でセンサ領域４０１において上部層４１を途中まで掘り下げたことによって、再びサーモパイル２４は凹部３３の底面の下に浅く埋もれただけの状態となる。このような状態にしてから、以下のようにセンサ部を作製するための工程を行なう。
【００２６】
図８に示すように、凹部３３の底面のうちセンサ部となるべき領域に吸収層３４を形成する。吸収層３４はＴｉまたはＴｉＮによって形成することができる。さらに全体にわたって覆うようにＴＥＯＳ膜３５を形成する。これにより、凹部３３の底面はＴＥＯＳ膜３５によって覆われる。吸収層３４もＴＥＯＳ膜３５によって覆われる。
【００２７】
さらに図８に示すように、適当な時点において、抵抗体３９の上方で配線層２９ｂが露出するように凹部３６を形成しておく。のちに凹部３６の内面を覆うように金属膜３７を形成する。金属膜３７はＡｕ膜を含んでいてよい。
【００２８】
図９に示すように、凹部３３の底面の一部において半導体基板１が直接露出するようにエッチングホール３８を形成する。エッチングホール３８はセンサ開口部内の一部の領域を占める。エッチングホール３８を形成する工程は工程Ｓ６に相当する。
【００２９】
図１０に示すように、エッチングホール３８を介して半導体基板１に対するエッチングを行なう。このエッチングには、アルカリ溶液を用いることができる。このエッチングには、たとえばＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液を用いることができる。このエッチングにより、半導体基板１の上面を掘り下げるように凹部５が形成される。この結果、半導体基板１から浮いて支持された構造のセンサ部２が形成される。センサ領域４０１内に複数のセンサ部２が配列される場合には、個々のセンサ部２に対応してそれぞれ凹部５が形成される。このように、半導体基板１に対するエッチングによりセンサ部２を形成する工程は、工程Ｓ７に相当する。
【００３０】
なお、センサ部２は上部層３１のいずれかの箇所から１本以上の梁によって支持されている。センサ部２の平面的形状としては、公知のサーモパイル型赤外線センサの平面的形状を採用してよい。センサ部２の平面的形状は、たとえば特許文献１に記載されているものであってもよい。
【００３１】
図１０に示したように、センサ部２の上面２ｕは、第２領域としての周辺回路領域４０２における上部層４１の上面４１ｕより低い位置となっている。こうして、赤外線センサ１０１が得られる。
【００３２】
図１１に示すように、封止材５０３を利用してキャップ部材５０２を貼り付ける。封止材５０３としては金属を用いることができる。キャップ部材５０２と基板１とに覆われた内部空間５０５は、公知技術によって真空に封止してもよい。センサ部２は内部空間５０５内に支持される。図１０では、センサ部２は模式的に表示されているので、複数のセンサ部２が全て一体的に連続した板であるかのように見えるが、実際には、個々のセンサ部２が半導体基板１の凹部５の上方で浮くようにしてそれぞれ何らかの梁によって保持されている。図１０では、説明の便宜のため、４個のセンサ部２のみを表示しているが、実際にはより多くの個数のセンサ部２が配列されていてよい。各凹部５内の空間は内部空間５０５に連通している。
【００３３】
このようにして赤外線センサチップ６０１が得られる。赤外線センサチップ６０１は、複数のセンサ部２がマトリックス状に配列された受像領域を有する。赤外線センサチップ６０１には複数の赤外線センサ１０１が含まれる。
【００３４】
（作用・効果）
本実施の形態における赤外線センサの製造方法によれば、センサ領域にサーモパイルを早い段階で形成した後で周辺回路領域に回路素子を形成し、その上に配置される上部層までも含めて一旦形成してからセンサ領域において凹部を掘り下げることによってサーモパイルに近い層まで露出させ、その状態でサーモパイルを含むセンサ部を形成することとしているので、周辺回路領域における回路素子を形成した後は、サーモパイル形成の工程に伴う熱が加わることを避けることができる。したがって、センサ領域のサーモパイルを形成する際の熱によって、周辺回路領域において回路特性が変化するという現象に伴う不都合を回避しつつ赤外線センサを製造することができる。
【００３５】
本実施の形態で示したように、サーモパイル支持層を形成する工程Ｓ１は、ＬＯＣＯＳ法によって酸化膜を形成する工程を含むことが好ましい。この方法を採用することにより、適切なサーモパイル支持層を容易に形成することができる。
【００３６】
本実施の形態で示したように、上部層は、内部に配線層２９ａ，２９ｂを含むことが好ましい。この方法を採用することにより、回路素子間の接続に必要な配線を容易に確保することができる。
【００３７】
（実施の形態２）
（構成）
図１１を参照して、本発明に基づく実施の形態２における赤外線センサ１０１について説明する。赤外線センサ１０１は、上面に凹部５を有する半導体基板１と、半導体基板１の上側に形成され、凹部５に対応した開口部であるセンサ開口部を有する上部層４１と、前記センサ開口部の内周の少なくとも１ヶ所につながるように、凹部５の内面から離隔した状態で前記センサ開口部内に支持されるセンサ部２とを備える。センサ部２はサーモパイルを備える。平面的に見て前記センサ開口部とは異なる場所において、回路素子が上部層４１の内部に形成されている周辺回路領域４０２が設けられている。センサ部２の上面２ｕは、周辺回路領域４０２における上部層４１の上面４１ｕより低い位置にある。
【００３８】
（作用・効果）
本実施の形態における赤外線センサであれば、センサ部２の上面２ｕが上部層４１の上面４１ｕより低い位置にあるので、周辺回路領域４０２における回路素子を形成するよりも先にセンサ部２のサーモパイルを形成しておくことが可能となるので、サーモパイル形成の工程に伴う熱が回路素子や上部層内部の各種配線に加わることを避けることができる。したがって、センサ領域のサーモパイルを形成する際の熱によって、周辺回路領域において回路特性が変化するという現象に伴う不都合を回避することができる赤外線センサとすることができる。
【００３９】
実施の形態１，２で示したように、センサ部２の上面２ｕが上部層４１の上面４１ｕより低い位置にあるようにすることは、センサ部２の薄型化につながる。センサ部２の薄型化は、センサとしての高感度化、高速化につながる。
【００４０】
実施の形態１，２で示したように、センサ部２の上面２ｕが上部層４１の上面４１ｕより低い位置にあるようにしておけば、周辺回路領域における上部層が厚い場合でも、センサ部２を薄くしやすい。
【００４１】
周辺回路領域４０２における回路素子を形成するよりも先にセンサ部２のサーモパイルを形成しておくこととすれば、周辺回路領域における回路素子の特性変動がなくなるので、汎用性の高い回路設計が可能となる。
【００４２】
（実験結果）
センサ部２の上面２ｕが上部層４１の上面４１ｕより低い位置にあるようにすることで、センサ部２を薄型化した場合に、どの程度の高速化が図れるのかを確認するために、以下に説明するようなシミュレーションを行なった。
【００４３】
シミュレーションに当たっては、図１２に示すようなモデルを想定した。半導体基板１に凹部５を設け、半導体基板１の上側には、半導体基板１に近い側から順に、シリコン酸化膜２１、ＳｉＮ膜２２、ＴＥＯＳ膜２３、絶縁層２７が積層され、さらにその上に最表層としてＴＥＯＳ膜３５が形成されているものとした。絶縁層２７はＢＰＳＧ層によって形成するものとした。絶縁層２７に覆われた内部に、サーモパイルに相当するものとして、Ｐ型ポリシリコン膜２５およびＮ型ポリシリコン膜２６を配置した。凹部５の上方にセンサ部に相当するものとして、サーモパイルを含む部分が浮くように配置されている。ＴＥＯＳ膜３５の厚みを調整することによって、センサ部の合計厚みが２．５μｍとなるモデルと、４．０μｍとなるモデルとの２通りを用意した。これら２通りのモデルに対して、上面から１２５．９４Ｗ／ｍ2の熱流束を印加した場合の温度の変遷についてシミュレーションを行なった。
【００４４】
シミュレーション結果を図１３および図１４に示す。センサ部の厚みが２．５μｍの場合の結果を図１３に示す。発明者らは、温度が最大値の６３％に達するまでの時間に注目した。センサ部の厚みが２．５μｍの場合、図１３から読み取れるように、温度が最大値の６３％に達するまでの時間は１０ミリ秒であった。
【００４５】
センサ部の厚みが４．０μｍの場合の結果を図１４に示す。センサ部の厚みが４．０μｍの場合、図１４から読み取れるように、温度が最大値の６３％に達するまでの時間は１３ミリ秒であった。センサ部の厚みが４．０μｍの場合に比べて２．５μｍの場合は、温度が最大値の６３％に達するまでの時間は約０．７６倍に短縮されており、応答速度が速くなっているといえる。シミュレーション結果と実測値とでは数値自体には差があるが、おおまかな傾向は合っていると考えられるので、このシミュレーション結果から、センサ部を薄くすることがセンサの高速化に寄与することがわかった。
【００４６】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【符号の説明】
【００４７】
１  半導体基板、２  センサ部、２ｕ  （センサ部の）上面、５  凹部、２１  シリコン酸化膜、２２，３２  ＳｉＮ膜、２３，３１  ＳｉＯ2膜、２４  サーモパイル、２５  Ｐ型ポリシリコン膜、２６  Ｎ型ポリシリコン膜、２７，３０  絶縁層、２８ａ，２８ｂ  トランジスタ、２９ａ，２９ｂ  配線層、３３  凹部、３４  吸収層、３５  ＴＥＯＳ膜、３６  凹部、３７  金属膜、３８  エッチングホール、３９  抵抗体、４０  配線保護膜、４１  上部層、４１ｕ  （上部層の）上面、１０１  赤外線センサ、４０１  センサ領域、４０２  周辺回路領域、５０２  キャップ部材、５０３  封止材、５０５  内部空間、６０１  赤外線センサチップ。
【図１】
2014178172.tif 000003
【図２】
2014178172.tif 000004
【図３】
2014178172.tif 000005
【図４】
2014178172.tif 000006
【図５】
2014178172.tif 000007
【図６】
2014178172.tif 000008
【図７】
2014178172.tif 000009
【図８】
2014178172.tif 000010
【図９】
2014178172.tif 000011
【図１０】
2014178172.tif 000012
【図１１】
2014178172.tif 000013
【図１２】
2014178172.tif 000014
【図１３】
2014178172.tif 000015
【図１４】
2014178172.tif 000016