(57)【要約】【課題】内部階調電圧生成部から所定の回路に出力する階調電圧のテストを適切に行うことができる半導体装置及び半導体装置のテスト方法を提供する。【解決手段】ＬＳＩ１０を内部抵抗分割型として構成した場合にＬＣＤ駆動電圧のテストを行う際は、制御信号ａと制御信号ｂとに基づいて制御部３０が、スイッチング素子ＳＷ１をオン状態、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２をオン状態、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２をオフ状態に制御する。これにより、端子２２Ｌ１、２２Ｌ２から、分割電圧ＶＬ１及び分割電圧ＶＬ２を外部に出力することができる。分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストすることができるため、間接的にテストを行う場合に比べて、内部分割抵抗回路２８の抵抗素子の精度の確認や、内部分割抵抗回路２８に何かしらの不具合（故障等）が生じている場合の解析等を詳細に行うことができる。【選択図】図３
2014134684.tif 000002
【特許請求の範囲】
【請求項１】
外部から所定の第１電圧が入力される第１端子と、
外部から前記第１電圧よりも小さい所定の第２電圧が入力される第２端子と、
前記第１端子に入力された前記第１電圧と前記第２端子に入力された前記第２電圧との電圧差を複数の抵抗素子により分割して少なくとも１以上の分割電圧を生成し、生成した前記分割電圧、前記第１電圧、及び前記第２電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、
外部に対し信号の入出力を行う入出力部と、
前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第３端子と、
第１制御信号及び第２制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記第３端子と前記入出力部とを接続すると共に、前記第３端子と前記内部階調電圧生成部とを非接続とする第１制御を行い、また、前記所定の回路に出力される階調電圧のテストを行う場合は、前記第３端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第３端子から外部に出力させると共に、前記第３端子と前記入出力部とを非接続とする第２制御を行う制御部と、
を備えた半導体装置。
【請求項２】
前記制御部は、前記第１制御信号と前記第２制御信号との論理積である論理積信号に基づいて、前記第１制御及び前記第２制御を行う、請求項１に記載の半導体装置。
【請求項３】
前記制御部は、前記論理積信号に基づいて、前記第３端子と前記入出力部とを接続し、論理積信号の反転信号に基づいて、前記第３端子と前記内部階調電圧生成部とを接続する、請求項２に記載の半導体装置。
【請求項４】
前記制御部は、外部に設けられた外部階調電圧生成部から前記第１端子、前記第２端子、及び前記第３端子に入力された階調電圧に基づいて前記所定の回路を動作させる外部階調電圧動作時は、前記第１制御信号に基づいて、前記内部階調電圧生成部と前記第１端子とを非接続とすると共に、前記論理積信号に基づいて、前記第３端子と前記入出力部とを非接続とする第３制御を行う、請求項２または請求項３に記載の半導体装置。
【請求項５】
前記内部階調電圧生成部の複数の抵抗素子は、抵抗値が可変な可変抵抗素子であり、前記テストにより、前記第３端子から出力された前記分割電圧が所定の範囲外の場合に所定の範囲内とするための所定のトリミング信号に基づいて、前記可変抵抗の抵抗値を変更するトリミング部を備えた、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１端子、前記第２端子、及び前記第３端子はそれぞれ外部に設けられた、一端が所定の電位に接続されたコンデンサの他端に接続されている、請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１端子、前記第２端子、及び前記第３端子のうちの、少なくとも１つの隣接する端子間に、自装置の外部に設けられた抵抗素子が接続されている、請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
外部から所定の第１電圧が入力される第１端子と、
外部から前記第１電圧よりも小さい所定の第２電圧が入力される第２端子と、
前記第１端子に入力された前記第１電圧と前記第２端子に入力された前記第２電圧との電圧差を複数の抵抗素子により分割して少なくとも１以上の分割電圧を生成し、生成した前記分割電圧、前記第１電圧、及び前記第２電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、
外部に対し信号の入出力を行う入出力部と、
前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第３端子と、
制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記内部階調電圧生成部と前記第１端子とを接続すると共に、前記第３端子と前記入出力部とを接続する制御を行い、また、外部の外部階調電圧生成部から前記第１端子、前記第２端子、及び前記第３端子に入力された階調電圧に基づいて前記所定の回路を動作させる外部階調電圧動作時は、前記内部階調電圧生成部と前記第１端子とを非接続とすると共に、前記第３端子と前記入出力部とを非接続とする制御を行う制御部と、
を備えた半導体装置。
【請求項９】
外部から所定の第１電圧が入力される第１端子と、外部から前記第１電圧よりも小さい所定の第２電圧が入力される第２端子と、前記第１端子に入力された前記第１電圧と前記第２端子に入力された前記第２電圧との電圧差を複数の抵抗素子により分割して少なくとも１以上の分割電圧を生成し、生成した前記分割電圧、前記第１電圧、及び前記第２電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第３端子と、を備えた半導体装置のテスト方法であって、
前記所定の回路に出力される階調電圧のテストを行う場合は、前記第１制御信号及び前記第２制御信号に基づいて、前記第３端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第３端子から外部に出力させると共に、前記第３端子と前記入出力部とを非接続とする工程と、
前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、第１制御信号及び第２制御信号に基づいて、前記第３端子と前記入出力部とを接続すると共に、前記第３端子と前記内部階調電圧生成部とを非接続とする工程と、
を備えた半導体装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置のテスト方法に関するものである。
【背景技術】
【０００２】
階調電圧を生成し、生成した階調電圧により所定の回路を動作させる半導体装置が知られている。このような半導体装置としては、例えば、ＬＣＤ等の表示装置を駆動させるために、駆動電圧から生成した階調電圧に基づいて制御信号を生成する半導体集積回路等がある。
【０００３】
例えば、特許文献１には、書き込み信号に応じた表示を行う画素部、入力したデータ信号に対応する階調電圧を選択して書き込み信号とし、前記書き込み信号を所定のタイミングで前記画素部へ供給する駆動回路を有する表示パネルと、前記駆動回路にデータ信号を供給する外部回路基板とを備えた平面表示装置において、前記駆動回路は、複数の抵抗素子を抵抗分割して複数段の階調電圧を発生させる階調電圧発生部を備え、前記複数の抵抗素子の少なくとも一つに、前記外部回路基板上に形成された容量素子が接続されることを特徴とする平面表示装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２１６１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
階調電圧に基づいて、制御信号を生成する半導体装置では、階調電圧のテストを行うことが求められている。本発明は、内部階調電圧生成部から所定の回路に出力する階調電圧のテストを適切に行うことができる、半導体装置及び半導体装置のテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の半導体装置は、外部から所定の第１電圧が入力される第１端子と、外部から前記第１電圧よりも小さい所定の第２電圧が入力される第２端子と、前記第１端子に入力された前記第１電圧と前記第２端子に入力された前記第２電圧との電圧差を複数の抵抗素子により分割して少なくとも１以上の分割電圧を生成し、生成した前記分割電圧、前記第１電圧、及び前記第２電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第３端子と、第１制御信号及び第２制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記第３端子と前記入出力部とを接続すると共に、前記第３端子と前記内部階調電圧生成部とを非接続とする第１制御を行い、また、前記所定の回路に出力される階調電圧のテストを行う場合は、前記第３端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第３端子から外部に出力させると共に、前記第３端子と前記入出力部とを非接続とする第２制御を行う制御部と、を備える。
【０００７】
また、本発明の半導体装置は、外部から所定の第１電圧が入力される第１端子と、外部から前記第１電圧よりも小さい所定の第２電圧が入力される第２端子と、前記第１端子に入力された前記第１電圧と前記第２端子に入力された前記第２電圧との電圧差を複数の抵抗素子により分割して少なくとも１以上の分割電圧を生成し、生成した前記分割電圧、前記第１電圧、及び前記第２電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第３端子と、制御信号に基づいて、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、前記内部階調電圧生成部と前記第１端子とを接続すると共に、前記第３端子と前記入出力部とを接続する制御を行い、また、外部の外部階調電圧生成部から前記第１端子、前記第２端子、及び前記第３端子に入力された階調電圧に基づいて前記所定の回路を動作させる外部階調電圧動作時は、前記内部階調電圧生成部と前記第１端子とを非接続とすると共に、前記第３端子と前記入出力部とを非接続とする制御を行う制御部と、を備える。
【０００８】
また、本発明の半導体装置のテスト方法は、外部から所定の第１電圧が入力される第１端子と、外部から前記第１電圧よりも小さい所定の第２電圧が入力される第２端子と、前記第１端子に入力された前記第１電圧と前記第２端子に入力された前記第２電圧との電圧差を複数の抵抗素子により分割して少なくとも１以上の分割電圧を生成し、生成した前記分割電圧、前記第１電圧、及び前記第２電圧を含む階調電圧を所定の回路に出力する内部階調電圧生成部と、外部に対し信号の入出力を行う入出力部と、前記内部階調電圧生成部で生成される前記分割電圧の数に応じて設けられた第３端子と、を備えた半導体装置のテスト方法であって、前記所定の回路に出力される階調電圧のテストを行う場合は、前記第１制御信号及び前記第２制御信号に基づいて、前記第３端子と前記内部階調電圧生成部とを接続して前記内部階調電圧生成部により生成された前記分割電圧を前記第３端子から外部に出力させると共に、前記第３端子と前記入出力部とを非接続とする工程と、前記内部階調電圧生成部から出力された階調電圧に基づいて前記所定の回路を動作させる内部階調電圧動作時は、第１制御信号及び第２制御信号に基づいて、前記第３端子と前記入出力部とを接続すると共に、前記第３端子と前記内部階調電圧生成部とを非接続とする工程と、を備える。
【発明の効果】
【０００９】
本発明によれば、内部階調電圧生成部から所定の回路に出力する階調電圧のテストを適切に行うことができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施例の半導体装置の一例を示す概略構成図である。
【図２】図１に示した第１の実施例の制御信号と回路構成との対応関係を示した説明図である。
【図３】第２の実施例の半導体装置の一例を示す概略構成図である。
【図４】図３に示した第２の実施例の制御信号と回路構成との対応関係を示した説明図である。
【図５】第３の実施例の半導体装置の一例を示す概略構成図である。
【図６】第４の実施例のバイパスコンデンサが挿入された半導体装置の一例の概略構成図を示す。
【図７】第４の実施例の端子間に抵抗素子が外部において挿入された半導体装置の一例の概略構成図を示す。
【発明を実施するための形態】
【００１１】
以下では、図面を参照して、本実施の形態に係る実施例を詳細に説明する。
（第１の実施例）
図１には、本実施例の半導体装置に係るＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｎａｒｉｏｎ：大規模集積回路）の一例の概略構成図を示す。なお、図１は、詳細を後述する内部抵抗分割型としてＬＳＩ１０を用いた状態を示している。
【００１２】
本実施例のＬＳＩ１０は、電源１から出力された電源電圧に基づいて、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶ディスプレイ）５を駆動させるためのＬＣＤ制御信号を生成し、ＬＣＤ５に出力する機能を有している。ＬＳＩ１０では、電源１から出力された電源電圧を分割抵抗回路により抵抗分割した階調電圧であるＬＣＤ駆動電圧を用いてＬＣＤ制御信号を生成する。その際、本実施例のＬＳＩ１０では、当該分割抵抗回路をＬＳＩ１０の外部に接続する方式（以下、「外部抵抗分割型」という。）と、当該分割抵抗回路をＬＳＩ１０の内部に実装する方式（以下、「内部抵抗分割型」という。）との切り替えを可能としている。
【００１３】
図１に示すように、本実施例のＬＳＩ１０は、ＬＣＤ制御信号生成回路２０、端子２２ＳＳ、２２Ｌ１、２２Ｌ２、２２Ｌ３、端子２４、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ポート２６Ｌ１、２６Ｌ２、内部分割抵抗回路２８、制御部３０、及び制御信号生成回路３１を備えている。端子２２Ｌ３には、電源１の高電位側が接続されている。また、端子２２ＳＳには、電源１の低電位側及び所定の基準電位となるグランドが接続されている。以下、電源１から端子２２Ｌ３に入力される電圧を「電圧ＶＬ３」といい、電源１から端子２２ＳＳに入力される電圧を「電圧ＶＳＳ」という。
【００１４】
内部分割抵抗回路２８は、端子２２Ｌ３と端子２２ＶＳＳとの間に接続されており、電圧ＶＬ３と電圧ＶＳＳとの電圧差を、抵抗素子ＲＬ１、ＲＬ２、ＲＬ３により抵抗分割して生成したＬＣＤ駆動電圧をＬＣＤ制御信号生成回路２０に供給する機能を有している。
【００１５】
端子２２Ｌ１及び端子２２Ｌ２は、各々、制御部３０のスイッチング素子ＳＷ２Ｌ１及びスイッチング素子ＳＷ２Ｌ２を介して内部分割抵抗回路２８に接続されており、それぞれ内部分割抵抗回路２８で分割された分割電圧が入力される。
【００１６】
また、端子２２Ｌ１及び端子２２Ｌ２は、各々、制御部３０のスイッチング素子ＳＷ３Ｌ１及びスイッチング素子ＳＷ３Ｌ２を介して、Ｉ／Ｏポート２６Ｌ１及びＩ／Ｏポート２６Ｌ２に接続されている。Ｉ／Ｏポート２６Ｌ１、Ｉ／Ｏポート２６Ｌ２は、それぞれ、ＬＳＩ１０の外部と内部との間で各種信号の入出力を行うための機能を有している。
【００１７】
ＬＣＤ制御信号生成回路２０は、内部分割抵抗回路２８から入力されたＬＣＤ駆動電圧に基づいて、ＬＣＤ５を駆動させるためのＬＣＤ制御信号を生成する機能を有している。生成されたＬＣＤ制御信号は、端子２４を介してＬＣＤ５に出力される。
【００１８】
本実施例の制御部３０は、制御信号生成回路３１で生成される制御信号ａに基づいて、ＬＳＩ１０を外部抵抗分割型とするか内部抵抗分割型とするかを切り替える制御を行う機能を有している。なお、本実施例のＬＳＩ１０では、外部抵抗分割型及び内部抵抗分割型の選択方法は、ユーザの使用状況等により選択される。また、外部抵抗分割型及び内部抵抗分割型の選択方法は、例えば、制御信号生成回路３１に予め記憶させておいてもよいし、所定の条件に基づいて制御信号生成回路３１が判断してもよいし、外部からの信号により制御信号生成回路３１に指示してもよいし、特に限定されるものではない。
【００１９】
本実施例の制御部３０は、図１に示すように、反転回路３２、スイッチング素子ＳＷ１、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２を備えている。スイッチング素子ＳＷ１は、端子２２Ｌ３と内部分割抵抗回路２８との接続・非接続を切り替える機能を有している。スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、各々、端子２２Ｌ１、２２Ｌ２と内部分割抵抗回路２８（または、内部分割抵抗回路２８を介してＬＣＤ制御信号生成回路２０）との接続・非接続を切り替える機能を有している。スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、各々、端子２２Ｌ１、２２Ｌ２とＩ／Ｏポート２６Ｌ１、２６Ｌ２との接続・非接続を切り替える機能を有している。なお、本実施例のスイッチング素子ＳＷ１、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、制御信号ａがＨレベルの場合にオン（接続）状態となり、Ｌレベルの場合にオフ（非接続）状態となる。
【００２０】
図２には、制御信号ａと、ＬＳＩ１０の回路構成との関係を表す状態表を説明図として示す。図２に示すように、制御信号ａがＬレベルの場合は、スイッチング素子ＳＷ１、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、オフ状態になる。これにより、内部分割抵抗回路２８が端子２２Ｌ３と非接続状態となり、端子２２Ｌ１、２２Ｌ２が、各々、Ｉ／Ｏポート２６Ｌ１、２６Ｌ２と非接続状態となる。一方、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、反転回路３２により制御信号ａのレベルが反転されてＨレベルの信号が入力するため、オン状態になる。これにより、端子２２Ｌ１、２２Ｌ２と、ＬＣＤ制御信号生成回路２０とが、内部分割抵抗回路２８を介して接続される。従って、ＬＳＩ１０は、外部抵抗分割型の回路構成となる。なお、本実施例のＬＳＩ１０では、外部抵抗分割型とする場合は、外部分割抵抗回路３が、端子２２ＳＳと端子２２Ｌ３との間に接続され、外部分割抵抗回路３により分割された分割電圧が、端子２２Ｌ１及び端子２２Ｌ２に入力される。ＬＳＩ１０では、外部分割抵抗回路３で生成された階調電圧が各端子２２ＳＳ、２２Ｌ１、２２Ｌ２、２２Ｌ３に入力され、内部分割抵抗回路２８を介して、ＬＣＤ制御信号生成回路２０にＬＣＤ駆動電圧として供給される。なお、この際、外部分割抵抗回路３からＬＳＩ１０に入力された階調電圧は、内部分割抵抗回路２８を介してＬＣＤ制御信号生成回路２０に供給されるが、内部分割抵抗回路２８は、スイッチング素子ＳＷ１により、切り離されているため、ＬＳＩ１０は、外部抵抗分割型の回路構成となる。
【００２１】
一方、制御信号ａがＨレベルの場合は、スイッチング素子ＳＷ１、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、オン状態になる。これにより、内部分割抵抗回路２８が端子２２Ｌ３と接続状態となり、端子２２Ｌ１、２２Ｌ２が、各々、Ｉ／Ｏポート２６Ｌ１、２６Ｌ２と接続状態となる。一方、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、反転回路３２により制御信号ａのレベルが反転されてＬレベルの信号が入力するため、オフ状態になる。これにより、端子２２Ｌ１、２２Ｌ２と内部分割抵抗回路２８とが、非接続状態となる。従って、ＬＳＩ１０は、内部抵抗分割型の回路構成となる。なお、本実施例のＬＳＩ１０では、内部抵抗分割型とする場合は、外部分割抵抗回路３を、ＬＳＩ１０に非接続としている。これにより、端子２２Ｌ３と端子２２ＳＳとの電圧差を抵抗分割した分割電圧（以下、内部分割抵抗回路２８により抵抗分割した分割電圧をそれぞれ「分割電圧ＶＬ１」及び「分割電圧ＶＬ２」いう。）を含むＬＣＤ駆動電圧が、内部分割抵抗回路２８からＬＣＤ制御信号生成回路２０に供給される。また、端子２２Ｌ１及び端子２２Ｌ２とＩ／Ｏポート２６Ｌ１及びＩ／Ｏポート２６Ｌ２とが接続されるため、端子２２Ｌ１及び端子２２Ｌ２を汎用Ｉ／Ｏポートとして使用することができる。
【００２２】
本実施例のＬＳＩ１０において、内部分割抵抗回路２８からＬＣＤ制御信号生成回路２０に供給されるＬＣＤ駆動電圧の電圧値をテストする場合は、ＬＣＤ制御信号生成回路２０で階調電圧の階調毎の電圧を認識できるようにＬＣＤ駆動電圧制御信号を生成し、端子２４から出力させる。端子２４から出力されたＬＣＤ駆動電圧制御信号をテスタやテスト回路等により観測することにより、間接的に、電圧値のテストを行うことができる。
（第２の実施例）
図３には、本実施例の半導体装置に係るＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｎａｒｉｏｎ：大規模集積回路）の一例の概略構成図を示す。なお、図３は、詳細を後述する内部抵抗分割型においてとしてテスト動作を行うＬＳＩ１０の状態を示している。
【００２３】
本実施例のＬＳＩ１０は、実施例１と同様に、電源１から出力された電源電圧に基づいて、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶ディスプレイ）５を駆動させるためのＬＣＤ制御信号を生成し、ＬＣＤ５に出力する機能を有している。ＬＳＩ１０では、電源１から出力された電源電圧を分割抵抗回路により抵抗分割した階調電圧であるＬＣＤ駆動電圧を用いてＬＣＤ制御信号を生成する。その際、本実施例のＬＳＩ１０では、当該分割抵抗回路をＬＳＩ１０の外部に接続する方式（以下、「外部抵抗分割型」という。）と、当該分割抵抗回路をＬＳＩ１０の内部に実装する方式（以下、「内部抵抗分割型」という。）との切り替えを可能としている。
【００２４】
なお、内部抵抗分割型とした場合には、使用できる汎用Ｉ／Ｏポートが増えることや、外部分割抵抗回路３が不要となる等のメリットがある。一方、外部抵抗分割型とした場合には、内部抵抗分割型と異なり、抵抗分割に用いる抵抗素子の抵抗値の変更に制限がなく、ＬＣＤ５の負荷や特性等によって、抵抗素子の抵抗値を自由に変更することができるため、より多くの種類のＬＣＤ５を駆動することが可能となるというメリットがある。
【００２５】
図３に示すように、本実施例のＬＳＩ１０は、ＬＣＤ制御信号生成回路２０、端子２２ＳＳ、２２Ｌ１、２２Ｌ２、２２Ｌ３、端子２４、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ポート２６Ｌ１、２６Ｌ２、内部分割抵抗回路２８、制御部３０、及び制御信号生成回路３１を備えている。端子２２Ｌ３には、電源１の高電位側が接続されている。また、端子２２ＳＳには、電源１の低電位側及び所定の基準電位となるグランドが接続されている。以下、電源１から端子２２Ｌ３に入力される電圧を「電圧ＶＬ３」といい、電源１から端子２２ＳＳに入力される電圧を「電圧ＶＳＳ」という。
【００２６】
内部分割抵抗回路２８は、端子２２Ｌ３と端子２２ＳＳとの間に接続されており、電圧ＶＬ３と電圧ＶＳＳとの電圧差を、抵抗素子ＲＬ１、ＲＬ２、ＲＬ３により抵抗分割して生成したＬＣＤ駆動電圧をＬＣＤ制御信号生成回路２０に供給する機能を有している。
【００２７】
端子２２Ｌ１及び端子２２Ｌ２は、ＬＳＩ１０を内部抵抗分割型として用いてＬＣＤ駆動電圧を生成する場合は、各々、制御部３０のスイッチング素子ＳＷ２Ｌ１及びスイッチング素子ＳＷ２Ｌ２を介して内部分割抵抗回路２８に接続され、それぞれ内部分割抵抗回路２８で分割された分割電圧が入力される。また、端子２２Ｌ１及び端子２２Ｌ２は、ＬＳＩ１０を内部抵抗分割型として用いてＬＣＤ駆動電圧を生成する場合は、各々、制御部３０のスイッチング素子ＳＷ３Ｌ１、及びスイッチング素子ＳＷ３Ｌ２を介して、Ｉ／Ｏポート２６Ｌ１及びＩ／Ｏポート２６Ｌ２に接続される。Ｉ／Ｏポート２６Ｌ１、２６Ｌ２は、それぞれ、ＬＳＩ１０の外部と内部との間で各種信号の入出力を行うための機能を有している。さらに、端子２２Ｌ１及び端子２２Ｌ２は、ＬＳＩ１０を外部抵抗分割型として用いてＬＣＤ駆動電圧を生成する場合は、各々、外部分割抵抗回路３から分割電圧が入力されるように外部分割抵抗回路３に接続される。
【００２８】
ＬＣＤ制御信号生成回路２０は、内部分割抵抗回路２８から入力されたＬＣＤ駆動電圧に基づいて、ＬＣＤ５を駆動させるためのＬＣＤ制御信号を生成する機能を有している。生成されたＬＣＤ制御信号は、端子２４を介してＬＣＤ５に出力される。
【００２９】
本実施例の制御部３０は、制御信号生成回路３１で生成される制御信号ａ及び制御信号ｂに基づいて、ＬＳＩ１０を外部抵抗分割型とするか内部抵抗分割型とするかを切り替える制御を行う機能を有している。また、制御部３０は、制御信号ａ及び制御信号ｂに基づいて、ＬＳＩ１０を内部抵抗分割型とした場合において、内部分割抵抗回路２８で生成されたＬＣＤ駆動電圧の電圧値をテストする場合と、テストを行わない場合とで、端子２２Ｌ１及び端子２２Ｌ２の接続先を切り替える機能を有している。なお、以下では、ＬＳＩ１０を内部抵抗分割型とした場合において、上記テストを行わない場合は、内部分割抵抗回路２８で生成されたＬＣＤ駆動電圧に基づいてＬＣＤ制御信号生成回路２０が生成したＬＣＤ制御信号をＬＣＤ５に出力する動作を行うため、以下では、「通常動作」という。
【００３０】
なお、本実施例のＬＳＩ１０では、外部抵抗分割型及び内部抵抗分割型の選択方法は、ユーザの使用状況等により選択される。また、外部抵抗分割型及び内部抵抗分割型の選択方法は、例えば、制御信号生成回路３１に予め記憶させておいてもよいし、所定の条件に基づいて制御信号生成回路３１が判断してもよいし、外部からの信号により制御信号生成回路３１に指示してもよいし、特に限定されるものではない。また、同様に、本実施例のＬＳＩ１０では、内部抵抗分割型において、テストを行うか、通常動作を行うかは、ユーザの使用状況等により選択される。選択方法は、例えば、制御信号生成回路３１に予め記憶させておいてもよいし、所定の条件に基づいて制御信号生成回路３１が判断してもよいし、外部からの信号により制御信号生成回路３１に指示してもよいし、特に限定されるものではない。
【００３１】
本実施例の制御部３０は、図３に示すように、反転回路３２、ＡＮＤ回路３４、スイッチング素子ＳＷ１、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２を備えている。スイッチング素子ＳＷ１は、端子２２Ｌ３と内部分割抵抗回路２８との接続・非接続を切り替える機能を有している。スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、各々、端子２２Ｌ１、２２Ｌ２と内部分割抵抗回路２８（または、内部分割抵抗回路２８を介してＬＣＤ制御信号生成回路２０）との接続・非接続を切り替える機能を有している。スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、各々、端子２２Ｌ１、２２Ｌ２とＩ／Ｏポート２６Ｌ１、２６Ｌ２との接続・非接続を切り替える機能を有している。なお、本実施例のスイッチング素子ＳＷ１、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、制御信号ａがＨレベルの場合にオン（接続）状態となり、Ｌレベルの場合にオフ（非接続）状態となる。
【００３２】
図４には、制御信号ａ及び制御信号ｂと、ＬＳＩ１０の回路構成との関係を表す状態表を説明図として示す。
【００３３】
本実施例のＬＳＩ１０では、外部抵抗分割型として用いる場合は、制御信号生成回路３１から出力される制御信号ａをＬレベルとしている。図４に示すように、制御信号ａ及び制御信号ｂがＬレベルの場合は、制御信号ａがＬレベルのため、スイッチング素子ＳＷ１は、オフ状態になる。これにより、内部分割抵抗回路２８が端子２２Ｌ３と非接続状態となる。また、制御信号ａと制御信号ｂとの論理積となるＡＮＤ回路３４から出力される論理積信号がＬレベルのため、スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、オフ状態になる。これにより、端子２２Ｌ１、２２Ｌ２が、各々、Ｉ／Ｏポート２６Ｌ１、２６Ｌ２と非接続状態となる。さらに、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、反転回路３２によりＡＮＤ回路３４から出力された論理積信号のレベルが反転されてＨレベルの信号が入力するためオン状態になる。これにより、端子２２Ｌ１、２２Ｌ２と、ＬＣＤ制御信号生成回路２０とが、内部分割抵抗回路２８を介して接続される。従って、ＬＳＩ１０は、外部抵抗分割型の回路構成となる。
【００３４】
また、制御信号ａがＬレベル、かつ、制御信号ｂがＨレベルの場合は、制御信号ａがＬレベルのため、スイッチング素子ＳＷ１は、オフ状態になる。また、制御信号ａと制御信号ｂとの論理積となるＡＮＤ回路３４から出力される論理積信号がＬレベルのため、スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、オフ状態になる。さらに、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、反転回路３２によりＡＮＤ回路３４から出力された論理積信号のレベルが反転されてＨレベルの信号が入力するためオン状態になる。従って、ＬＳＩ１０は、上記と同様に外部抵抗分割型の回路構成となる。
【００３５】
すなわち、本実施例のＬＳＩ１０では、制御信号ａがＬレベルの場合は、制御信号ｂのレベルに係わらず、外部抵抗分割型の回路構成となる。
【００３６】
なお、本実施例のＬＳＩ１０では、外部抵抗分割型とする場合は、外部分割抵抗回路３が、端子２２ＳＳと端子２２Ｌ３との間に接続され、外部分割抵抗回路３により分割された分割電圧が、端子２２Ｌ１及び端子２２Ｌ２に入力される。ＬＳＩ１０では、外部分割抵抗回路３で生成された階調電圧が各端子２２ＳＳ、２２Ｌ１、２２Ｌ２、２２Ｌ３に入力され、内部分割抵抗回路２８を介して、ＬＣＤ制御信号生成回路２０にＬＣＤ駆動電圧として供給される。なお、この際、外部分割抵抗回路３からＬＳＩ１０に入力された階調電圧は、内部分割抵抗回路２８を介してＬＣＤ制御信号生成回路２０に供給されるが、内部分割抵抗回路２８は、スイッチング素子ＳＷ１により、切り離されているため、ＬＳＩ１０は、外部抵抗分割型の回路構成となる。
【００３７】
一方、内部抵抗分割型として用いる場合は、制御信号生成回路３１から出力される制御信号ａをＨレベルとしている。さらに、上記テストを行う場合は、制御信号ｂをＬレベルとし、通常動作を行う場合は、制御信号ｂをＨレベルとしている。
【００３８】
テストを行う場合（制御信号ａがＨレベル、かつ、制御信号ｂがＬレベル）は、図４に示すように、制御信号ａがＨレベルのため、スイッチング素子ＳＷ１は、オン状態になる。これにより、内部分割抵抗回路２８が端子２２Ｌ３と接続状態となる。また、制御信号ａと制御信号ｂとの論理積となるＡＮＤ回路３４から出力される論理積信号がＬレベルのため、スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、オフ状態になる。これにより、端子２２Ｌ１、２２Ｌ２が、各々、Ｉ／Ｏポート２６Ｌ１、２６Ｌ２と非接続状態となる。
【００３９】
さらに、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、反転回路３２によりＡＮＤ回路３４から出力された論理積信号のレベルが反転されてＨレベルの信号が入力するためオン状態になる。これにより、端子２２Ｌ１、２２Ｌ２が、内部分割抵抗回路２８に接続される。
【００４０】
従って、ＬＳＩ１０は、内部抵抗分割型の回路構成となる。なお、本実施例のＬＳＩ１０では、内部抵抗分割型とする場合は、外部分割抵抗回路３を、ＬＳＩ１０に非接続としている。これにより、端子２２Ｌ３と端子２２ＳＳとの電圧差を抵抗分割した分割電圧（以下、内部分割抵抗回路２８により抵抗分割した分割電圧をそれぞれ「分割電圧ＶＬ１」及び「分割電圧ＶＬ２」という。）を含むＬＣＤ駆動電圧が、内部分割抵抗回路２８からＬＣＤ制御信号生成回路２０に供給される。
【００４１】
さらに、ＬＳＩ１０は、端子２２Ｌ１、２２Ｌ２から、分割電圧ＶＬ１及び分割電圧ＶＬ２を外部に出力することができる。この際、端子２２Ｌ１から外部に出力される分割電圧ＶＬ１及び分割電圧ＶＬ２は、内部分割抵抗回路２８の抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の抵抗値をそれぞれ、ＲＬ１、ＲＬ２、ＲＬ３とすると、以下の（１）式及び（２）式で表される。
ＶＬ１＝（ＲＬ１×ＶＬ３＋（ＲＬ２＋ＲＬ３）×ＶＳＳ）／（ＲＬ１＋ＲＬ２＋ＲＬ３）    ・・・（１）
ＶＬ２＝（（ＲＬ１＋ＲＬ２）×ＶＬＳ＋ＶＳＳ×ＲＬ３）／（ＲＬ１＋ＲＬ２＋ＲＬ３）    ・・・（２）
端子２２Ｌ１及び端子２２Ｌ２から外部に出力された分割電圧ＶＬ１及び分割電圧ＶＬ２をテスタやテスト回路等により観測することにより、電圧値のテストを行う。これにより、本実施例では、分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストすることができる。
【００４２】
通常動作を行う場合（制御信号ａ及び制御信号ｂがＨレベル）は、図４に示すように、制御信号ａがＨレベルのため、スイッチング素子ＳＷ１は、オン状態になる。これにより、内部分割抵抗回路２８が端子２２Ｌ３と接続状態となる。また、制御信号ａと制御信号ｂとの論理積となるＡＮＤ回路３４から出力される論理積信号がＨレベルのため、スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２は、オン状態になる。これにより、端子２２Ｌ１、２２Ｌ２が、各々、Ｉ／Ｏポート２６Ｌ１、２６Ｌ２と接続状態となる。
【００４３】
さらに、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２は、反転回路３２によりＡＮＤ回路３４から出力された論理積信号のレベルが反転されてＬレベルの信号が入力するためオフ状態になる。これにより、端子２２Ｌ１、端子２２Ｌ２が、内部分割抵抗回路２８に非接続される。
【００４４】
従って、ＬＳＩ１０は、内部抵抗分割型の回路構成となる。
【００４５】
さらに、端子２２Ｌ１及び端子２２Ｌ２は、各々、Ｉ／Ｏポート２６Ｌ１、Ｉ／Ｏポート２６Ｌ２と接続されるため、端子２２Ｌ１及び端子２２Ｌ２を汎用Ｉ／Ｏポートとして使用することができる。
【００４６】
このように本実施例では、ＬＳＩ１０を内部抵抗分割型として構成した場合にＬＣＤ駆動電圧のテストを行う際は、制御信号ａと制御信号ｂとに基づいて制御部３０が、スイッチング素子ＳＷ１をオン状態、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２をオン状態、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２をオフ状態に制御する。これにより、端子２２Ｌ１及び端子２２Ｌ２から、分割電圧ＶＬ１及び分割電圧ＶＬ２を外部に出力することができる。分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストすることができるため、間接的にテストを行う場合に比べて、内部分割抵抗回路２８の抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の精度の確認や、内部分割抵抗回路２８に何かしらの不具合（故障等）が生じている場合の解析等を詳細に行うことができる。従って、本実施例のＬＳＩ１０では、間接的にテストを行う場合に比べて、より精度よく、適切にテストを行うことができる。
（第３の実施例）
本実施例は、第２の実施例と同様の構成及び動作を含むため、同様の構成及び動作については、その旨を記し、詳細な説明を省略する。
【００４７】
ＬＳＩ１０の内部に内部分割抵抗回路２８を実装する場合、内部分割抵抗回路２８の抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の抵抗値は、一般的に製造工程におけるバラつきにより変化する。当該変化が大きくなると、上記（１）式及び（２）式からわかるように、分割電圧ＶＬ１及び分割電圧ＶＬ２の電圧値が変化し、ＬＣＤ５の表示に濃淡のムラが生じる懸念がある。本実施例のＬＳＩ１０では、分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストすることができるようになったことを利用して、内部分割抵抗回路２８の抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の抵抗値のトリミングを行うよう構成している。
【００４８】
図５には、本実施例の半導体装置に係るＬＳＩの一例の概略構成図を示す。なお、図５は、詳細を後述する内部抵抗分割型としてテスト動作を行うＬＳＩ１０の状態を示している。
【００４９】
本実施例のＬＳＩ１０における、制御信号ａ及び制御信号ｂによる動作は、第２の実施例と同様であるため、詳細な説明を省略する。
【００５０】
一方、本実施例のＬＳＩ１０では、上述したように第１の実施例と異なり、トリミング制御部４０によるトリミング動作を行うため、当該トリミング動作及びトリミング動作を行うための構成について説明する。
【００５１】
図５に示すように、本実施例のＬＳＩ１０は、第２の実施例のＬＳＩ１０と以下の点で、異なっている。本実施例のＬＳＩ１０は、内部分割抵抗回路２８の抵抗素子ＲＬ１、ＲＬ２、ＲＬ３を抵抗値が可変である可変抵抗としている。また、本実施例のＬＳＩ１０は、内部分割抵抗回路２８の可変抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の抵抗値を変化させる制御を行うためトリミング制御部４０を備えている。
【００５２】
本実施例のＬＳＩ１０では、第１の実施例において説明したように、内部抵抗分割型において、分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストした、テスト結果に応じて、トリミング動作を行う。本実施例では、テスト結果（分割電圧ＶＬ１及び分割電圧ＶＬ２の測定値）に基づいて、ＬＳＩ１０の外部で、分割電圧ＶＬ１及び分割電圧ＶＬ２が所望の範囲内となるようにトリミング信号を生成している。外部で生成したトリミング信号は、ＬＳＩ１０に設けられたテスト用端子（図示省略）から入力され、当該トリミング信号により、トリミング制御部４０が、内部分割抵抗回路２８の可変抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の抵抗値を変化させる制御を行う。当該制御により、内部分割抵抗回路２８では、変化した抵抗値に応じた分割電圧ＶＬ１及び分割電圧ＶＬ２を出力するようになる。
【００５３】
なお、テスト結果に基づいて、トリミング信号を生成する方法は特に限定されるものではなく、例えば、上記（１）式及び（２）式等を参照して生成するようにしてもよい。なお、上記所望の範囲は、ユーザ等の使用状況や、ＬＳＩ１０の仕様等により定めることができる。
【００５４】
なお、本実施例では、ＬＳＩ１０の外部でトリミング信号を生成する場合について説明したがこれに限らず、トリミング信号を生成する回路をＬＳＩ１０内部に備えるようにしてもよい。
【００５５】
なお、本実施例では、分割電圧ＶＬ１及び分割電圧ＶＬ２の測定値に基づいてトリミング信号が生成される場合について説明したが、これに限らず、トリミング信号は、端子２２Ｌ１及び端子２２Ｌ２に流れる電流を測定した電流値に基づいて生成されてもよい。
【００５６】
このように本実施例のＬＳＩ１０は、第２の実施例と同様に、制御信号ａ及び制御信号ｂに基づいて、端子２２Ｌ１、２２Ｌ２から、分割電圧ＶＬ１及び分割電圧ＶＬ２を外部に出力することにより、分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストすることができるため、間接的にテストを行う場合に比べて、より精度よく、適切にテストを行うことができる。
【００５７】
また、本実施例のＬＳＩ１０は、分割電圧ＶＬ１及び分割電圧ＶＬ２を直接的にテストすることができるようになったことを利用して生成されたトリミング信号により、トリミング制御部４０が内部分割抵抗回路２８の可変抵抗素子ＲＬ１、ＲＬ２、ＲＬ３の抵抗値をトリミングする。そのため、本実施例のＬＳＩ１０は、分割電圧ＶＬ１及び分割電圧ＶＬ２を所望の範囲内とすることができると共に、分割電圧ＶＬ１及び分割電圧ＶＬ２の変化を抑制することができる。これにより、ＬＣＤ５の表示に濃淡のムラが生じるのを抑制することができる。
（第４の実施例）
上記第２の実施例及び第３の実施例では、分割電圧ＶＬ１及び分割電圧ＶＬ２を端子２２Ｌ１及び端子２２Ｌ２からＬＳＩ１０外部に出力する場合に、テストを行うとして説明していたが、この場合に、テスト動作だけではなく、内部抵抗分割型の通常動作を行うようにしてもよい。内部抵抗分割型の通常動作において、分割電圧ＶＬ１及び分割電圧ＶＬ２を端子２２Ｌ１及び端子２２Ｌ２からＬＳＩ１０外部に出力する場合のＬＳＩ１０の構成例を第４の実施例として説明する。
【００５８】
一例として、図６には、端子２２Ｌ１、端子２２Ｌ２、及び端子２２Ｌ３の各々にバイパスコンデンサが挿入されたＬＳＩ１０の一例の概略構成図を示す。
【００５９】
図６に示すように、端子２２Ｌ１、端子２２Ｌ２、及び端子２２Ｌ３の各々は、ＬＳＩ１０の外部において、グランドとの間にバイパスコンデンサＣＬ１、バイパスコンデンサＣＬ２、及びバイパスコンデンサＣＬ３が挿入されている。このようにバイパスコンデンサＣＬ１、バイパスコンデンサＣＬ２、及びバイパスコンデンサＣＬ３を挿入することにより、ＬＣＤ制御信号の切り替わりに対する、分割電圧ＶＬ１及び分割電圧ＶＬ２の安定性を向上させることができる。
【００６０】
またその他の例として、図７には、端子２２Ｌ１と端子２２Ｌ２との間に抵抗素子ｒ２が挿入されたＬＳＩ１０の一例の概略構成図を示す。
【００６１】
図７に実線で示すように、ＬＳＩ１０の外部において、端子２２Ｌ１と端子２２Ｌ２との間には、抵抗素子ｒ２が挿入されている。抵抗素子ｒ２は、内部分割抵抗回路２８の抵抗素子ＲＬ２と並列接続となるため、抵抗素子ＲＬ２の抵抗値を変化させることができる。なお、抵抗素子ｒ２は、並列接続であるため、抵抗素子ＲＬ２の抵抗値を小さくすることのみ可能である。
【００６２】
なお、抵抗素子ｒ２に限らず、抵抗素子ＲＬ１の抵抗値を変化させたい場合には、図７に点線で示したように抵抗素子ｒ１を挿入してもよい。また、抵抗素子ＲＬ３の抵抗値を変化させたい場合には、図７に点線で示したように抵抗素子ｒ３を挿入してもよい。または、これらを組み合わせて挿入してもよい。
【００６３】
このように、ＬＳＩ１０の外部において、端子２２ＳＳ、端子２２Ｌ１、端子２２Ｌ２、及び端子２２Ｌ３の隣接する各端子間に抵抗素子ｒ１、抵抗素子ｒ２、抵抗素子ｒ３を挿入することにより、内部分割抵抗回路２８の抵抗素子ＲＬ１、ＲＬ２、ＲＬ３抵抗値を変化させることができる。これにより、接続するＬＣＤ５の負荷や特性等に応じて、分割電圧ＶＬ１及び分割電圧ＶＬ２を調整することができる。
【００６４】
なお、本実施例では、第２の実施例のＬＳＩ１０に、バイパスコンデンサＣＬ１、バイパスコンデンサＣＬ２、及びバイパスコンデンサＣＬ３や、抵抗素子ｒ１、抵抗素子ｒ２、抵抗素子ｒ３を挿入した場合について説明したがこれに限らず、第３の実施例のＬＳＩ１０に挿入してもよいことはいうまでもない。また、バイパスコンデンサＣＬ１、バイパスコンデンサＣＬ２、及びバイパスコンデンサＣＬ３や、抵抗素子ｒ１、抵抗素子ｒ２、抵抗素子ｒ３の両者を挿入してもよいこともいうまでもない。
【００６５】
以上説明したように、本実施の形態の各実施例におけるＬＳＩ１０では、内部分割抵抗回路２８からＬＣＤ制御信号生成回路２０に供給するＬＣＤ駆動電圧のテストを適切に行うことができる。
【００６６】
なお、上記第１の実施例では、制御信号生成回路３１が制御信号ａを生成し、上記第２の実施例では、制御信号生成回路３１が制御信号ａ及び制御信号ｂを生成するように構成しているが、本構成に限らない。ＬＳＩ１０の外部で生成された制御信号ａ及び制御信号ｂが、ＬＳＩ１０に入力されるように構成してもよい。なお、外部から制御信号ａ及び制御信号ｂを入力するように構成した場合、ＬＳＩ１０は、制御信号ａ及び制御信号ｂを入力するためのＩ／Ｏポートを必要とする。そのため、上記各実施例のように、ＬＳＩ１０内部の制御信号生成回路３１で生成することが好ましい。
【００６７】
また、上記第２の実施例〜第４の実施例では、制御部３０がＡＮＤ回路３４を備えている場合について説明したが、ＡＮＤ回路３４は、備えていなくてもよい。ＡＮＤ回路３４を備えない場合は、反転回路３２及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２には、直接、制御信号ｂが入力されるように構成すればよい。なお、この場合は、制御信号ａがＬレベル、かつ制御信号ｂがＨレベルの場合に、スイッチング素子ＳＷ１がオフ状態、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２がオフ状態、かつ、スイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２がオン状態となる。このような場合は、ＬＳＩ１０が内部抵抗分割型及び外部抵抗分割型のいずれにもならないため、ＬＳＩ１０が動作しない。このようにＬＳＩ１０が動作しない状態を回避するためには、本実施例のように、ＡＮＤ回路３４を備えることが好ましい。
【００６８】
また、上記第２の実施例〜第４の実施例では、外部抵抗分割型及び内部抵抗分割型の両方の構成とすることができるＬＳＩ１０について説明したがこれに限らない。内部抵抗分割型のＬＳＩ１０においても、制御部３０が制御信号ａ及び制御信号ｂに応じて、同様にスイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２の状態、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２の状態を制御することにより、直接、分割電圧ＶＬ１及び分割電圧ＶＬ２をテストすることができるようになる。
【００６９】
また、上記各実施例では、スイッチング素子ＳＷ２Ｌ１、ＳＷ２Ｌ２、及びスイッチング素子ＳＷ３Ｌ１、ＳＷ３Ｌ２を備えたＬＳＩ１０に説明したがこれに限らない。スイッチング素子ＳＷ２Ｌ１及びスイッチング素子ＳＷ３Ｌ１を１つのスイッチング素子とし、同様に、スイッチング素子ＳＷ２Ｌ２及びスイッチング素子ＳＷ３Ｌ２を１つのスイッチング素子として構成してもよい。この場合は、ＡＮＤ回路３４から出力される論理積信号に基づいて、端子２２Ｌ１及び端子２２Ｌ２の接続先を、Ｉ／Ｏポート２６Ｌ１及びＩ／Ｏポート２６Ｌ２とするか、内部分割抵抗回路２８とするかを切り替えるようにすればよい。
【００７０】
また、上記各実施例のＬＳＩ１０で示した内部分割抵抗回路２８で分割される分割電圧の数は、一例であり、上記各実施例よりも少なくてもよいし、また、多くてもよい。なお、ＬＳＩ１０には、分割電圧の数に応じて、上記各実施例の端子２２Ｌ１及び端子２２Ｌ２に対応する端子２２が設けられる。
【００７１】
また、上記各実施例では、ＬＣＤ５を駆動するためのＬＣＤ制御信号を生成するＬＳＩ１０について説明したこれに限らない。半導体装置は、その他の表示装置や各種装置等を駆動するための制御信号を生成するために内部分割抵抗回路２８により階調電圧を生成する半導体装置であれば、特に限定されない。
【００７２】
また、その他の上記各実施例で説明した半導体装置１０及び制御部３０等の構成、及び動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
【符号の説明】
【００７３】
３  外部分割抵抗回路  （外部階調電圧生成部）
５  ＬＣＤ
１０  ＬＳＩ
２０  ＬＣＤ制御信号生成回路
２２ＳＳ  端子  （第２端子）
２２Ｌ１、２２Ｌ２  端子  （第３端子）
２２Ｌ３  端子  （第１端子）
２４  端子
２６Ｌ１、２６Ｌ２  Ｉ／Ｏポート  （入出力部）
２８  内部分割抵抗回路  （内部階調電圧生成部）
３０  制御部
３１  制御信号生成回路
３２  反転回路
３４  ＡＮＤ回路
４０  トリミング制御部  （トリミング部）
【図１】
2014134684.tif 000003
【図２】
2014134684.tif 000004
【図３】
2014134684.tif 000005
【図４】
2014134684.tif 000006
【図５】
2014134684.tif 000007
【図６】
2014134684.tif 000008
【図７】
2014134684.tif 000009