(57)【要約】【課題】撮像装置において、感度の向上とダイナミックレンジの拡大を実現しつつ、画質を向上するための技術を提供する。【解決手段】提案される撮像装置は、複数の画素を有し、複数の画素のそれぞれは、電荷蓄積領域を有する光電変換部と、電荷蓄積領域に電気的に接続されたノードの電位に基づいて信号を出力する出力部と、ノードに容量を電気的に接続する接続部とを含む。電荷蓄積領域は第１部分及び第２部分を含み、光電変換により発生した電荷は第１部分に先に蓄積され、第１部分が飽和した後に第２部分に蓄積され、第１部分に所定量の電荷が蓄積されたことによるノードの電位変化の量は第２部分に同量の電荷が蓄積されたことによるノードの電位変化の量よりも大きい。出力部は、ノードに容量が接続されていない状態で電荷蓄積領域への電荷の蓄積が開始された後に、容量が接続される前のノードの電位に基づいて第１信号を出力し、その後に容量が接続された後のノードの電位に基づいて第２信号を出力する。【選択図】図４
2014042167.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する撮像装置であって、
前記複数の画素のそれぞれは、
電荷蓄積領域を有する光電変換部と、
前記電荷蓄積領域に電気的に接続されたノードの電位に基づいて信号を出力する出力部と、
前記ノードに容量を電気的に接続する接続部とを含み、
前記電荷蓄積領域は第１部分及び第２部分を含み、光電変換により発生した電荷は前記第１部分に先に蓄積され、前記第１部分が飽和した後に前記第２部分に蓄積され、前記第１部分に所定量の電荷が蓄積されたことによる前記ノードの電位変化の量は前記第２部分に前記所定量の電荷が蓄積されたことによる前記ノードの電位変化の量よりも大きく、
前記出力部は、前記ノードに前記容量が接続されていない状態で前記電荷蓄積領域への電荷の蓄積が開始された後に、前記容量が接続される前の前記ノードの電位に基づいて第１信号を出力し、その後に前記容量が接続された後の前記ノードの電位に基づいて第２信号を出力することを特徴とする撮像装置。
【請求項２】
前記撮像装置は前記出力部から出力された信号を用いて画素値を決定する処理部を更に有し、
前記処理部は、前記第１信号の値が所定の値よりも小さい場合に、前記第１信号に基づいて前記画素値を決定し、前記第１信号の値が前記所定の値よりも大きい場合に、前記第２信号に基づいて前記画素値を決定することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記所定の値は、前記第１部分が飽和した時点の前記ノードの電位に基づくことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記複数の画素は、前記出力部から出力された前記第１信号を保持する第１保持部と、前記出力部から出力された前記第２信号を保持する第２保持部とを更に含むことを特徴とする請求項１乃至３の何れか１項に記載の撮像装置。
【請求項５】
前記複数の画素のそれぞれは、
前記ノードの電位をリセット電圧に設定するリセット部と、
前記ノードの電位が前記リセット電圧に設定された状態で前記出力部が前記ノードの電位に基づいて出力する第３信号を保持する第３保持部とを更に含むことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記容量が接続された状態の前記ノードの電位に基づいて前記第２信号を出力することを特徴とする請求項１乃至５の何れか１項に記載の撮像装置。
【請求項７】
複数の画素を有する撮像装置であって、
前記複数の画素のそれぞれは、
電荷蓄積領域を有する光電変換部と、
前記電荷蓄積領域に電気的に接続されたノードの電位に基づいて信号を出力する出力部と、
前記ノードに容量を電気的に接続する接続部と、
第１保持部及び第２保持部とを含み、
前記第１保持部は、前記容量が接続される前の前記ノードの電位に基づいて出力された第１信号を保持し、
前記第２保持部は、前記容量が接続された後の前記ノードの電位に基づいて出力された第２信号を保持することを特徴とする撮像装置。
【請求項８】
前記複数の画素のそれぞれは、
前記ノードの電位をリセット電圧に設定するリセット部と、
前記ノードの電位が前記リセット電圧に設定された状態で前記出力部が前記ノードの電位に基づいて出力する第３信号を保持する第３保持部とを更に含むことを特徴とする請求項７に記載の撮像装置。
【請求項９】
複数の画素を有する撮像装置の制御方法であって、
前記複数の画素のそれぞれは、電荷蓄積領域を有する光電変換部を含み、
前記電荷蓄積領域は第１部分及び第２部分を含み、光電変換により発生した電荷は前記第１部分に先に蓄積され、前記第１部分が飽和した後に前記第２部分に蓄積され、前記第１部分に所定量の電荷が蓄積されたことによる前記ノードの電位変化の量は前記第２部分に前記所定量の電荷が蓄積されたことによる前記ノードの電位変化の量よりも大きく、
前記制御方法は、
前記電荷蓄積領域への電荷の蓄積を開始する工程と、
前記電荷蓄積領域への電荷の蓄積が開始された後に、前記電荷蓄積領域に電気的に接続されたノードの電位に基づいて第１信号を出力する工程と、
前記第１信号が出力された後に、前記ノードに容量を電気的に接続する工程と、
前記ノードに前記容量が接続された後に、前記ノードの電位に基づいて第２信号を出力する工程とを有することを特徴とする制御方法。
【請求項１０】
複数の画素を有する撮像装置の制御方法であって、
前記複数の画素のそれぞれは、電荷蓄積領域を有する光電変換部と、第１保持部及び第２保持部とを含み、
前記制御方法は、
前記電荷蓄積領域に電気的に接続されたノードに容量が電気的に接続される前に、前記ノードの電位に基づいて出力された第１信号を前記第１保持部に保持する工程と、
前記ノードに前記容量が電気的に接続された後に、前記ノードの電位に基づいて出力された第２信号を前記第２保持部に保持する工程とを有することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置及びその制御方法に関する。
【背景技術】
【０００２】
撮像装置に対して、感度の向上とダイナミックレンジの拡大という相反する２つの要望がある。これらの要望を実現するために、特許文献１はピン止め領域と、ピン止めされていない領域（以下、非ピン止め領域という）とを有するフォトダイオードを提案する。ピン止め領域とは、表面にＰ型半導体領域が配された半導体領域であり、非ピン止め領域よりも大きな容量値を有する。フォトダイオードで発生した電荷はまず非ピン止め領域に蓄積される。非ピン止め領域は小さな容量値を有するので、入射光が高感度で計測される。入射光の照度が高く、非ピン止め領域が飽和した場合に、電荷は続いてピン止め領域に蓄積される。ピン止め領域は大きな容量値を有するので、多くの電荷を蓄積でき、広いダイナミックレンジで入射光が計測される。特許文献１の図１６に示されるように、照度・電圧変換特性は非ピン止め領域の飽和の前後で切り替わる。この変換特性を参照して、画素から得られた信号を用いて画素値が決定される。特許文献２は、ダイナミックレンジを拡大するために、フォトダイオードに容量を付加した状態で電荷を蓄積する構成を提案する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２０９４２２号公報
【特許文献２】特開２００２−７７７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に提案されるフォトダイオードにおいて、入射光が高照度であり、ピン止め領域に電荷が蓄積される場合に、照度・電圧変換係数が小さい。そのため、画素信号が画素ごとの特性のばらつきの影響を受けやすく、撮像装置によって得られる画像の画質が低下する。特許文献２では、信号を読み出す前に容量を切り離すため、信号の読み出しに用いられる電荷量が低減してしまい、特に発生する電荷量の少ない低照度の場合に画質が低下する。そこで、本発明は、撮像装置において、感度の向上とダイナミックレンジの拡大を実現しつつ、画質を向上するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の１つの側面では、複数の画素を有する撮像装置であって、前記複数の画素のそれぞれは、電荷蓄積領域を有する光電変換部と、前記電荷蓄積領域に電気的に接続されたノードの電位に基づいて信号を出力する出力部と、前記ノードに容量を電気的に接続する接続部とを含み、前記電荷蓄積領域は第１部分及び第２部分を含み、光電変換により発生した電荷は前記第１部分に先に蓄積され、前記第１部分が飽和した後に前記第２部分に蓄積され、前記第１部分に所定量の電荷が蓄積されたことによる前記ノードの電位変化の量は前記第２部分に前記所定量の電荷が蓄積されたことによる前記ノードの電位変化の量よりも大きく、前記出力部は、前記ノードに前記容量が接続されていない状態で前記電荷蓄積領域への電荷の蓄積が開始された後に、前記容量が接続される前の前記ノードの電位に基づいて第１信号を出力し、その後に前記容量が接続された後の前記ノードの電位に基づいて第２信号を出力することを特徴とする撮像装置が提供される。
【０００６】
本発明の別の側面では、複数の画素を有する撮像装置であって、前記複数の画素のそれぞれは、電荷蓄積領域を有する光電変換部と、前記電荷蓄積領域に電気的に接続されたノードの電位に基づいて信号を出力する出力部と、前記ノードに容量を電気的に接続する接続部と、第１保持部及び第２保持部とを含み、前記第１保持部は、前記容量が接続される前の前記ノードの電位に基づいて出力された第１信号を保持し、前記第２保持部は、前記容量が接続された後の前記ノードの電位に基づいて出力された第２信号を保持することを特徴とする撮像装置が提供される。
【発明の効果】
【０００７】
上記手段により、撮像装置において、感度の向上とダイナミックレンジの拡大を実現しつつ、画質を向上するための技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の撮像装置の構成例を説明する図。
【図２】本発明の第１実施形態の画素の回路構成例を説明する図。
【図３】本発明の第１実施形態の画素の断面構成例を説明する図。
【図４】本発明の第１実施形態の撮像装置の制御方法例を説明する図。
【図５】本発明の第１実施形態のノードの電位変化例を説明する図。
【図６】本発明の第１実施形態の撮像装置を用いた実験結果を説明する図。
【図７】本発明の第２実施形態を説明する図。
【図８】本発明の第３実施形態を説明する図。
【図９】本発明の第４実施形態の画素の回路構成例を説明する図。
【図１０】本発明の第４実施形態の撮像装置の制御方法例を説明する図。
【図１１】本発明の第５実施形態を説明する図。
【図１２】本発明の第６実施形態を説明する図。
【発明を実施するための形態】
【０００９】
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付して重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。
【００１０】
＜第１実施形態＞
図１は本発明の第１実施形態に係る撮像装置１０の構成例を説明する。撮像装置１０は、画素アレイ１１、駆動回路１２、読出し回路１３、制御部１４及び信号処理部１５を備えうる。画素アレイ１１には、入射光に応じた信号を出力する画素１６がアレイ状に配置される。駆動回路１２は制御部１４からの指示に従って、駆動線１７を介して行ごとに画素１６に制御信号を供給する。読出し回路１３は制御部１４からの指示に従って、画素１６から信号線１８に出力された信号を列ごとに読み出し、信号処理部１５に出力する。信号処理部１５はそれぞれの画素１６から出力された信号に基づいて各画素１６の画素値を決定する。
【００１１】
図２は、図１の画素１６の一例である画素２０の回路構成例を説明する。画素２０は、空乏型のフォトダイオードＰＤ及びスイッチ２１を備えうる。フォトダイオードＰＤは入射光に応じた電荷を発生する光電変換部として機能する。フォトダイオードＰＤのアソードは接地ＧＮＤに接続され、カソードはスイッチ２１を介して電圧源ＶＲＥＳに接続される。スイッチ２１が導通状態（オン）になると、フォトダイオードＰＤは電圧源ＶＲＥＳから供給されるリセット電圧Ｖｒｅｓによって逆バイアスに設定され、フォトダイオードＰＤの少なくとも一部が空乏化される。すなわち、スイッチ２１はフォトダイオードＰＤをリセットするリセット部として機能する。リセット電圧ＶｒｅｓによってフォトダイオードＰＤの全体が空乏化されてもよい。フォトダイオードＰＤがリセットされた後、フォトダイオードＰＤに光が照射されて電荷が発生すると、この逆バイアスが緩和され、空乏化していた領域に電荷が蓄積される。
【００１２】
画素２０はさらに、スイッチ２２とコンデンサ２３とを備えうる。コンデンサ２３は一方の電極（図２では下側の電極）が接地ＧＮＤに接続され、他方の電極（図２では上側の電極）がスイッチ２２を介してフォトダイオードＰＤのカソードに接続される。スイッチ２２が導通状態になると、コンデンサ２３とフォトダイオードＰＤのカソードが接続されて、コンデンサ２３の容量値がフォトダイオードＰＤの容量値に付加される。すなわち、スイッチ２２はコンデンサ２３をフォトダイオードＰＤに接続する接続部として機能する。スイッチ２１及びスイッチ２２には駆動回路１２から駆動線１７を介して制御信号がそれぞれ供給される。
【００１３】
画素２０はさらに、定電流源２４とトランジスタ２５とを有するソースフォロア回路ＳＦを備えうる。トランジスタ２５のゲートはフォトダイオードＰＤのカソードに接続される。ソースフォロア回路ＳＦは高インピーダンス入力のアンプの一種であり、フォトダイオードＰＤに蓄積された電荷に基づく信号を増幅して信号線１８に出力する。具体的には、ソースフォロア回路ＳＦは、ソースフォロア回路ＳＦとフォトダイオードＰＤとを接続するノードＮＤの電位に基づく信号を出力する。このように、ソースフォロア回路ＳＦは、フォトダイオードＰＤに電気的に接続されたノードＮＤの電位に基づく信号を出力する出力部として機能する。このノードＮＤの電位は、ソースフォロア回路ＳＦの入力ノード（トランジスタ２５のゲート）の電位及びフォトダイオードＰＤのカソードの電位のそれぞれに等しいと見なすことができる。
【００１４】
次に、図３を参照しつつ、図２のフォトダイオードＰＤの断面構造例について説明する。図３は図２の画素２０のうちフォトダイオードＰＤに着目した図である。図３では、フォトダイオードＰＤに蓄積される信号電荷が電子である場合を説明するが、各半導体領域の導電型を反対にして、正孔を信号電荷として用いてもよい。
【００１５】
ｎ型の半導体基板３０にｐ型のウェル領域（半導体領域）３１が形成されており、このウェル領域３１に入射した光に応じて電子が発生する。ウェル領域３１にｎ型の半導体領域３２が形成される。半導体領域３２の中央部にｎ型の半導体領域３３が形成される。半導体領域３３は半導体領域３２よりも不純物濃度が高い。半導体基板３０の表面にはｐ型の半導体領域３４が形成されており、半導体基板３０の表面が空乏化しないように半導体領域３４はウェル領域３１よりも不純物濃度が高い。半導体基板３０の表面は酸化膜などの絶縁層３５で覆われている。半導体領域３３は絶縁層３５を貫通するコンタクトプラグ３６を介して図２のソースフォロア回路ＳＦに接続される。スイッチ２１が非導通状態（オフ）の場合に半導体領域３３は電気的にフローティング状態となる。そこで、半導体領域３３をフローティングディフュージョンと呼んでもよい。
【００１６】
半導体領域３２の不純物濃度は例えば１×１０15〜５×１０17（ｃｍ-2）程度である。半導体領域３３の不純物濃度は例えば１×１０18〜５×１０20（ｃｍ-2）程度である。半導体領域３４の不純物濃度は例えば１×１０17〜５×１０20（ｃｍ-2）程度である。このような不純物濃度の分布により、フォトダイオードＰＤで発生した電子は半導体領域３３に収集され、そこに先に蓄積される。そして、半導体領域３３が飽和した場合に、電子は続いて半導体領域３２に蓄積される。また、不純物濃度の高い半導体領域３３の方が半導体領域３２よりも単位体積あたりの空乏化電圧が高い。その結果、同量の電荷（この例では電子）が蓄積した場合に、半導体領域３３に蓄積した場合の方が、半導体領域３２に蓄積した場合よりも、ノードＮＤの電位の変化量が大きくなる。言い換えると、半導体領域３３に所定量の電荷が蓄積したことによるノードＮＤの電位変化は、半導体領域３３に電荷が蓄積したことによるノードＮＤの電位変化よりも敏感である。例えば、一定の光量の光が同じ時間だけ照射された場合に、同量の電荷が蓄積される。本実施形態では、半導体領域３３（第１部分）及び半導体領域３２（第２部分）が電荷蓄積領域として機能する。
【００１７】
次に、図４を参照して撮像装置１０の制御方法の一例を説明する。図４（ａ）はこの制御方法におけるタイミングチャートであり、図４（ｂ）、（ｃ）はタイミングチャートの各時刻におけるノードＮＤの電位を示すグラフである。図４（ｂ）は画素２０への入射光が低照度の場合を示し、図４（ｃ）は画素２０への入射光が高照度の場合を示す。図４（ｂ）、（ｃ）では横軸に時刻をとり、縦軸にノードＮＤの電位をとる。この図では縦軸上向きを正とする。このタイミングチャートで説明される制御方法は撮像装置１０の駆動回路１２が画素２０内のスイッチ２１、２２に制御信号を供給することによって実行される。図４では１つの画素２０から信号を読み出す場合を説明するが、同様の制御方法が画素アレイ１１内の他の画素について行われてもよい。以下に説明する他の実施形態の制御方法についても同様である。
【００１８】
時刻ｔ１において、駆動回路１２はスイッチ２１に供給する制御信号をローレベルからハイレベルに切り替え、スイッチ２１を導通状態にする。また、時刻ｔ１において、駆動回路１２がスイッチ２２に供給する制御信号はハイレベルであり、スイッチ２２は導通状態である。従って、時刻ｔ１において、ノードＮＤの電位がリセット電圧Ｖｒｅｓにリセットされるとともに、コンデンサ２３の電位もリセット電圧Ｖｒｅｓにリセットされる。時刻ｔ２において、駆動回路１２がスイッチ２２に供給する制御信号をローレベルに切り替えて、スイッチ２２を非導通状態にすると、コンデンサ２３がフォトダイオードＰＤから切断される。
【００１９】
時刻ｔ３において、駆動回路１２がスイッチ２１に供給する制御信号をローレベルに切り替えて、スイッチ２１を非導通状態にすると、ノードＮＤがフローティング状態になる。それにより、フォトダイオードＰＤで発生した電荷が半導体領域３３に蓄積され始め、電荷の蓄積期間が始まる。すなわち、撮像装置の駆動回路１２は、画素２０の電荷蓄積期間の開始時刻ｔ３になると、スイッチ２１に供給する制御信号をローレベルに切り替える。本実施形態では蓄積される電荷が電子であるので、電荷が蓄積するにつれてノードＮＤの電位が下がる。
【００２０】
ここで、図５を参照しつつ、電荷蓄積期間におけるノードＮＤの電位の変化について説明する。図５（ａ）は時刻ｔ３における電荷蓄積期間の開始時点の状態を示す模式図であり、図５（ｂ）は半導体領域３３が飽和する前の状態を示す模式図であり、図５（ｂ）は半導体領域３３が飽和した後の状態を示す模式図である。各図において、縦軸はノードＮＤの電位を示し、下向きを正とする。また、ハッチング部分の面積がフォトダイオードＰＤに蓄積された電荷量Ｑに相当する。Ｖｃｕｒは各時刻におけるノードＮＤの電位を示し、Ｖｓａｔは半導体領域３３が飽和した時点のノードＮＤの電位を示す。前述の通り、電荷蓄積期間中は、コンデンサ２３がノードＮＤから切り離されている。そのため、ノードＮＤの電位は、フォトダイオードＰＤで発生した電荷量とフォトダイオードＰＤの容量とに依存する。
【００２１】
図５（ａ）は、スイッチ２１を導通状態とし、ノードＮＤに電圧源ＶＲＥＳを接続した状態を示す。この場合に、ノードＮＤは電圧源ＶＲＥＳによって供給されるリセット電圧Ｖｒｅｓに等しくなる。続いて、スイッチ２１を非導通状態とし、ノードＮＤがフローティング状態になると、フォトダイオードＰＤで発生した電子は半導体領域３３に蓄積され、図５（ｂ）に示されるようにノードＮＤの電位が下がる。半導体領域３３の容量値をＣｆとすると、半導体領域３３が飽和するまでの間、すなわちＶｒｅｓ≧Ｖｃｕｒ≧Ｖｓａｔを満たす間、以下の関係が成り立つ。
Ｖｒｅｓ−Ｖｃｕｒ＝Ｑ／Ｃｆ
このように、半導体領域３３が飽和するまでの間、ノードＮＤの電位変化量（すなわち、Ｖｒｅｓ−Ｖｃｕｒ）は蓄積された電荷量Ｑに対して比例して変化する。
【００２２】
蓄積された電荷量Ｑが増加し、半導体領域３３が飽和すると、電荷は半導体領域３２に蓄積され始める。半導体領域３２の容量値は半導体領域３３の容量値Ｃｆよりも大きいので、図５（ｃ）に示されるように、ノードＮＤの電位Ｖｃｕｒは緩やかに変化するようになる。ノードＮＤの電位Ｖｃｕｒの変化率がどの程度低下するかは、半導体領域３３と半導体領域３２との面積比に依存する。面積比が大きいほど、変化率の低下も大きくなるとともに、より多くの電荷をフォトダイオードＰＤに蓄積できる。これにより、フォトダイオードＰＤのダイナミックレンジを向上できる。
【００２３】
再び図４を参照して、時刻ｔ４において、電荷蓄積期間が終了すると、読出し回路１３は画素２０のソースフォロア回路ＳＦが信号線１８に出力している信号を読み出して、信号処理部１５に出力する。ソースフォロア回路ＳＦによる信号の出力動作は、例えば、後段のメモリに信号を保持することや、後段のサンプルホールドスイッチをオンすることによってなされる。サンプルホールドスイッチは、ソースフォロア回路ＳＦと、後段の回路、例えばメモリやアンプとを接続するスイッチである。ソースフォロア回路ＳＦが出力する信号は時刻ｔ４におけるノードＮＤの電位に相当する信号である。時刻ｔ５において、駆動回路１２はスイッチ２２に供給する制御信号をハイレベルに切り替えて、スイッチ２２を導通状態にする。これにより、コンデンサ２３がノードＮＤに接続され、ノードＮＤの電位が変化する。このとき、フォトダイオードＰＤに蓄積された電荷がコンデンサ２３に分配されることにより、ノードＮＤの電位が変化しうる。その後、時刻ｔ６において、読出し回路１３は画素２０のソースフォロア回路ＳＦが信号線１８に出力している信号を再度読み出して、信号処理部１５に出力する。ソースフォロア回路ＳＦが出力する信号は時刻ｔ６におけるノードＮＤの電位に相当する信号である。本実施例では、時刻ｔ６において、スイッチ２２が導通状態、つまり、フォトダイオードＰＤにコンデンサ２３が接続された状態で信号を読み出している。しかし、時刻ｔ６において、スイッチ２２を非導通状態として信号を読み出してもよい。スイッチ２２が導通状態になることにより電荷が分配されるため、一度スイッチ２２が導通状態になった後であれば、スイッチ２２を非導通状態としても電位が保たれるからである。
【００２４】
次に、時刻ｔ４、ｔ６においてソースフォロア回路ＳＦが出力する２つの信号について説明する。ノードＮＤの電位のＶｒｅｓからの変化量（Ｖｒｅｓ−Ｖｃｕｒ）は、画素２０に蓄積された電荷量をノードＮＤの容量値で割った値で与えられる。時刻ｔ６ではコンデンサ２３の容量値がノードＮＤに付加されているので、電荷量Ｑに対するノードＮＤの電位の変化率（ゲイン）は時刻ｔ４よりも時刻ｔ６の方が小さい。そこで、以下では時刻ｔ４においてソースフォロア回路ＳＦが出力する信号を高ゲイン信号（第１信号）と呼び、時刻ｔ６においてソースフォロア回路ＳＦが出力する信号を低ゲイン信号（第２信号）と呼ぶ。また、コンデンサ２３がノードＮＤに接続されていない状態を高ゲイン状態と呼び、コンデンサ２３がノードＮＤに接続されている状態を低ゲイン状態と呼ぶ。
【００２５】
スイッチ２２が導通状態となり、高ゲイン状態から低ゲイン状態に移行した場合に、半導体領域３３及び場合によっては半導体領域３２に蓄積された電荷はコンデンサ２３に分配される。この場合でも、電子の再結合は発生せず、フォトダイオードＰＤで発生し蓄積された電荷の電荷量Ｑは保存されたままである。そのため、コンデンサ２３の容量をＣｓとすると、以下の関係が成り立つ。
Ｖｒｅｓ−Ｖｃｕｒ＝Ｑ／（Ｃｆ＋Ｃｓ）
このようにノードＮＤにコンデンサ２３の容量を付加することによって、図４（ｃ）に示されるように、入射光の照度が高く、高ゲイン状態において線形関係を満たさないような電荷量Ｑであっても、低ゲイン状態で測定した場合には線形関係を満たしうる。
【００２６】
図６に、本実施形態の撮像装置１０で測定した実験結果を示す。図６のグラフの横軸は蓄積期間を表す。蓄積される電荷量Ｑは蓄積期間に比例する。図６のグラフの縦軸はソースフォロア回路ＳＦから出力される出力信号の値を表す。この実験では、半導体領域３３の容量値を約５ｆＦとし、コンデンサ２３の容量値を約２０ｆＦとした場合に、低ゲイン状態及び高ゲイン状態のそれぞれについて蓄積期間と出力信号との関係をプロットした。この実験結果からわかるように、低ゲイン状態及び高ゲイン状態のいずれにおいても、良好な線形性が得られた。また、高ゲイン状態では飽和して線形性が得られない電荷量Ｑに対しても、低ゲイン状態では線形性が得られている。図６に示すグラフでは、低ゲイン状態と高ゲイン状態との感度比は約５倍である。半導体領域３３とコンデンサ２３の容量比が大きいほど、高ゲイン状態において線形性が得られる範囲が広がる。発明者の実験では、約３０倍までの線形性が確認できた。
【００２７】
本実施形態において、電荷蓄積期間（時刻ｔ３から時刻ｔ４までの期間）は撮像条件によって定まる設計値である。電荷蓄積期間終了後（時刻ｔ４以降）においてもフォトダイオードＰＤで電荷が発生し、半導体領域３３又は半導体領域３２に電荷が蓄積する。しかし、読出し時間を短くして時刻ｔ４と時刻ｔ６と間を短くすれば、ほぼ同じ電荷量Ｑについて低ゲイン信号と高ゲイン信号との両方が信号処理部１５に出力される。例えば、時刻ｔ４及び時刻ｔ６からそれぞれ開始される読出し時間は例えば１０マイクロ秒以下にできる。
【００２８】
信号処理部１５は、読出し回路１３から出力された信号の値に基づいて、どちらの信号に基づいて画素値を決定するかを判定する。例えば、信号処理部１５は、図４に示される信号の値が所定の値よりも小さければ低ゲイン信号を用いて画素２０の画素値を決定し、それ以外の場合に高ゲイン信号を用いて画素値を決定してもよい。この所定の値として、ノードＮＤの電位が飽和電圧Ｖｓａｔに等しい場合にソースフォロア回路ＳＦから出力される信号の値としてもよい。また、飽和電圧Ｖｓａｔが画素ごとにばらつきうることを考慮して、ノードＮＤの電位が飽和電圧Ｖｓａｔに等しい場合にソースフォロア回路ＳＦから出力される信号の値にオフセットを追加してもよい。これにより、飽和電圧Ｖｓａｔが画素ごとにばらついたとしても、画素２０からの信号を線形に取得でき、撮像装置１０で得られる画像の画質が向上する。
【００２９】
感度の異なる複数の部分を含む電荷蓄積領域を形成する方法として、上述のように半導体領域３２と半導体領域３３とで不純物濃度を異ならせてもよい。また、ＰＮ接合するｐ型の半導体領域３４の不純物濃度を異ならせてもよい。図３に示されるように、フォトダイオードＰＤを形成するＰＮ接合のｎ型半導体領域は、基板表面のｐ型の半導体領域３４が配された部分と配されていない部分とで、電荷が蓄積された場合のノードＮＤの電位変化が異なる。
【００３０】
＜第２実施形態＞
続いて、図７を参照して本発明の第２実施形態について説明する。図７（ａ）は本実施形態の画素７０の構成を説明する回路図であり、図７（ｂ）はこの画素７０を含む撮像装置１０の制御方法の一例を説明するタイミングチャートである。本実施形態では、図１の撮像装置１０の画素１６として、図７（ａ）に示される画素７０を用いる。図２の画素２０と図７の画素７０とで共通する構成要素には同一の参照符号を付して重複する説明を省略する。
【００３１】
画素７０は、サンプルホールド回路（ＳＨ回路）７１Ｈ、７１Ｌと、出力アンプ７２Ｈ、７２Ｌとを備える点で画素２０とは異なる。また、撮像装置１０の信号線１８は信号線１８Ｈ、１８Ｌを含む。ＳＨ回路７１Ｈ（第１保持部）はソースフォロア回路ＳＦから出力された高ゲイン信号を保持し、ＳＨ回路７１Ｌ（第２保持部）はソースフォロア回路ＳＦから出力された低ゲイン信号を保持する。ＳＨ回路７１Ｈ、７１Ｌは、それぞれサンプルホールドスイッチと信号保持容量とを含んで構成されうる。出力アンプ７２ＨはＳＨ回路７１Ｈの保持する信号を信号線１８Ｈに出力し、出力アンプ７２ＬはＳＨ回路７１Ｌの保持する信号を信号線１８Ｌに出力する。
【００３２】
続いて、本実施形態における撮像装置１０の制御方法の一例を説明する。タイミングチャートの各時刻におけるノードＮＤの電位を示すグラフは図４（ｂ）、（ｃ）と同一であるため省略する。このタイミングチャートで説明される制御方法は撮像装置１０の駆動回路１２が画素７０内のスイッチ２１、２２及びＳＨ回路７１Ｈ、７１Ｌに制御信号を供給することによって実行される。
【００３３】
時刻ｔ１、ｔ２、ｔ３、ｔ５における動作は第１実施形態と同じであるため、重複する説明を省略する。時刻ｔ４で電荷蓄積期間が終了すると、駆動回路１２はＳＨ回路７１Ｈへ供給される制御信号を一定期間だけハイレベルに切り替える。これによって、ソースフォロア回路ＳＦから出力されている高ゲイン信号がＳＨ回路７１Ｈに保持される。時刻ｔ６で、駆動回路１２はＳＨ回路７１Ｌへ供給される制御信号を一定期間だけハイレベルに切り替える。これによって、ソースフォロア回路ＳＦから出力されている低ゲイン信号がＳＨ回路７１Ｌに保持される。その後、読出し回路１３は信号線１８Ｈ、１８Ｌのそれぞれから信号を読み出して、信号処理部１５へ出力する。
【００３４】
本実施形態も第１実施形態と同じ効果が得られる。また、第１実施形態では、読出し回路１３は画素アレイ１１の各列に対応するすべての信号線１８から高ゲイン信号を読み出し、その後に低ゲイン信号を読み出す必要があった。しかし、本実施形態では、各画素７０において並行して高ゲイン信号と低ゲイン信号とをＳＨ回路７１Ｈ、７１Ｌに保持し、その後に読出し回路１３がこれらの信号を読み出せばよい。そのため、時刻ｔ３と時刻ｔ５との間を短縮できる。
【００３５】
＜第３実施形態＞
続いて、図８を参照して本発明の第３実施形態について説明する。図８（ａ）は本実施形態の画素８０の構成を説明する回路図であり、図８（ｂ）はこの画素８０を含む撮像装置１０の制御方法の一例を説明するタイミングチャートである。本実施形態では、図１の撮像装置１０の画素１６として、図８（ａ）に示される画素８０を用いる。図７の画素７０と図８の画素８０とで共通する構成要素には同一の参照符号を付して重複する説明を省略する。
【００３６】
画素８０は、ＳＨ回路７１Ｒと出力アンプ７２Ｒとを更に備える点で画素７０とは異なる。また、撮像装置１０の信号線１８は信号線１８Ｈ、１８Ｌ、１８Ｒを含む。ＳＨ回路７１Ｒはソースフォロア回路ＳＦから出力されたリセット時の信号を保持する。出力アンプ７２ＲはＳＨ回路７１Ｒの保持する信号を信号線１８Ｒに出力する。
【００３７】
続いて、本実施形態における撮像装置１０の制御方法の一例を説明する。タイミングチャートの各時刻におけるノードＮＤの電位を示すグラフは図４（ｂ）、（ｃ）と同一であるため省略する。このタイミングチャートで説明される制御方法は撮像装置１０の駆動回路１２が画素７０内のスイッチ２１、２２及びＳＨ回路７１Ｈ、７１Ｌ、７１Ｒに制御信号を供給することによって実行される。
【００３８】
時刻ｔ１、ｔ２、ｔ４〜ｔ６における動作は第２実施形態と同じであるため、重複する説明を省略する。時刻ｔ３で、電荷蓄積期間が開始されると、駆動回路１２は、上述のようにスイッチ２１へ供給する制御信号をローレベルに切り替えると共に、ＳＨ回路７１Ｒへ供給される制御信号を一定期間だけハイレベルに切り替える。これによって、ソースフォロア回路ＳＦから出力されている電荷蓄積期間開始直後の信号（以下、リセット信号）がＳＨ回路７１Ｒに保持される。時刻ｔ６の後、読出し回路１３は信号線１８Ｈ、１８Ｌ、１８Ｒのそれぞれから信号を読み出して、信号処理部１５へ出力する。信号処理部１５は、高ゲイン信号を用いて画素値を決定する場合に、高ゲイン信号からリセット信号（第３信号）を減算し、その値に基づいて画素値を決定する。これによって、フォトダイオードＰＤのリセット時に発生するＫＴＣノイズやランダムノイズを除去することができる。ランダムノイズはリセットされる容量が小さいほど大きな電圧となるので、高ゲイン信号からリセット信号を減算することは特に効果がある。また、信号処理部１５は低ゲイン信号を用いて画素値を決定する場合に、低ゲイン信号からリセット信号を減算し、その値に基づいて画素値を決定してもよい。また、画素８０は期間ｔ１〜ｔ２の間にコンデンサ２３がノードＮＤに接続された状態でソースフォロア回路ＳＦから出力される信号を保持するためのＳＨ回路を更に有してもよい。信号処理部１５は上述のリセット信号の代わりにこの信号を低ゲイン信号から減算してもよい。
【００３９】
＜第４実施形態＞
続いて、図９、図１０を参照して本発明の第４実施形態について説明する。上述の第１実施形態において、蓄積された電荷量Ｑが多い場合に、低ゲイン状態においてもノードＮＤの電位が飽和電圧Ｖｓａｔを超えてしまい、低ゲイン信号の線形性を維持できないことがある。このような場合に、コンデンサ２３の容量を大きくして線形性を維持しようとすると、高ゲイン状態において飽和電圧Ｖｓａｔを若干上回るような電荷量Ｑを十分な感度で測定できなくなる。そこで、本実施形態では、２段階に分けてノードＮＤに容量値を付加する。図９は本実施形態の画素９０の構成を説明する回路図である。本実施形態では、図１の撮像装置１０の画素１６として、図９に示される画素９０を用いる。図８の画素８０と図９の画素９０とで共通する構成要素には同一の参照符号を付して重複する説明を省略する。
【００４０】
画素９０は、スイッチ２２及びコンデンサ２３の代わりにスイッチ２２ａ、２２ｂ及びコンデンサ２３ａ、２３ｂを有し、ＳＨ回路７１Ｍ（第３保持部）及び出力アンプ７２Ｍを更に有する点で画素８０とは異なる。また、撮像装置１０の信号線１８は信号線１８Ｈ、１８Ｍ、１８Ｌ、１８Ｒを含む。スイッチ２２ａ及びコンデンサ２３ａはスイッチ２２及びコンデンサ２３と同様の構成であり、スイッチ２２ｂ及びコンデンサ２３ｂもスイッチ２２及びコンデンサ２３と同様の構成である。ＳＨ回路７１Ｍはソースフォロア回路ＳＦから出力された信号を保持する。出力アンプ７２ＭはＳＨ回路７１Ｍの保持する信号を信号線１８Ｍに出力する。
【００４１】
図１０（ａ）はこの画素９０を含む撮像装置１０の制御方法の一例を説明するタイミングチャートであり、図１０（ｂ）はノードＮＤの電位を説明する図である。時刻ｔ１〜ｔ３における動作は第３実施形態と同じであるため、重複する説明を省略する。ただし、時刻ｔ２において、スイッチ２２が非導通状態に切り替わる代わりに、スイッチ２２ａ、２２ｂが非導通状態に切り替わる。時刻ｔ４で、電荷蓄積期間が終了すると、駆動回路１２は、ＳＨ回路７１Ｈへ供給される制御信号を一定期間だけハイレベルに切り替える。これによって、ソースフォロア回路ＳＦから出力されている信号（高ゲイン信号）がＳＨ回路７１Ｈに保持される。時刻ｔ５において、駆動回路１２はスイッチ２２ａに供給する制御信号をハイレベルに切り替えて、スイッチ２２ａを導通状態にする。これにより、コンデンサ２３ａがノードＮＤに接続され、ノードＮＤの電位は変化する。図１０（ｂ）に示されるように、コンデンサ２３ａの容量値をノードＮＤに付加しても、ノードＮＤの電位は飽和電圧Ｖｓａｔを下回ったままである。時刻ｔ６において、駆動回路１２は、ＳＨ回路７１Ｍへ供給される制御信号を一定期間だけハイレベルに切り替える。これによって、ソースフォロア回路ＳＦから出力されている信号（中ゲイン信号）がＳＨ回路７１Ｍに保持される。時刻ｔ７において、駆動回路１２はスイッチ２２ｂに供給する制御信号をハイレベルに切り替えて、スイッチ２２ｂを導通状態にする。これにより、コンデンサ２３ｂがノードＮＤに接続され、ノードＮＤの電位は変化する。時刻ｔ８において、駆動回路１２は、ＳＨ回路７１Ｌへ供給される制御信号を一定期間だけハイレベルに切り替える。これによって、ソースフォロア回路ＳＦから出力されている信号（低ゲイン信号）がＳＨ回路７１Ｌに保持される。
【００４２】
その後、読出し回路１３は信号線１８Ｈ、１８Ｍ１８Ｌ、１８Ｒのそれぞれから信号を読み出して、信号処理部１５へ出力する。信号処理部１５は、高ゲイン信号、中ゲイン信号、低ゲイン信号の何れかと、リセット信号とを用いて画素値を決定する。信号処理部１５は、時刻ｔ４におけるノードＮＤの電位Ｖｔ４がＶｔ４＞Ｖｓａｔを満たすならば低ゲイン信号を用いて画素２０の画素値を決定する。それ以外の場合に、信号処理部１５は、時刻ｔ６におけるノードＮＤの電位Ｖｔ６がＶｔ６＞Ｖｓａｔを満たすならば中ゲイン信号を用いて画素値を決定し、それ以外の場合に高ゲイン信号を用いて画素値を決定してもよい。また、飽和電圧Ｖｓａｔが画素ごとにばらつきうることを考慮して、第１実施形態と同様に飽和電圧Ｖｓａｔにオフセットを追加してもよい。本実施形態では、ノードＮＤへ付加する容量を２段階に切り替えたが、３段階以上に切り替えることも可能である。
【００４３】
＜第５実施形態＞
続いて、図１１を参照して本発明の第５実施形態について説明する。図１１（ａ）は本実施形態の画素１１０の構成を説明する回路図であり、図１１（ｂ）はこの画素１１０を含む撮像装置１０の制御方法の一例を説明するタイミングチャートである。本実施形態では、図１の撮像装置１０の画素１６として、図１１（ａ）に示される画素１１０を用いる。図２の画素２０と図１１の画素１１０とで共通する構成要素には同一の参照符号を付して重複する説明を省略する。画素１１０は、スイッチ２１、２２及びコンデンサ２３の代わりに、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）ＴＲ、ＴＣを備える点で画素２０とは異なる。ＭＯＳトランジスタＴＲ、ＴＣは電圧源ＶＲＥＳとノードＮＤとの間に直列に接続される。
【００４４】
続いて、本実施形態における撮像装置１０の制御方法の一例を説明する。タイミングチャートの各時刻におけるノードＮＤの電位を示すグラフは図４（ｂ）、（ｃ）と同一であるため省略する。このタイミングチャートで説明される制御方法は撮像装置１０の駆動回路１２が画素１１０内のＭＯＳトランジスタＴＲ、ＴＣのゲートに制御信号を供給することによって実行される。
【００４５】
時刻ｔ１において、駆動回路１２はＭＯＳトランジスタＴＣに供給する制御信号をローレベルからハイレベルに切り替え、ＭＯＳトランジスタＴＣを導通状態にする。また、時刻ｔ１において、駆動回路１２がＭＯＳトランジスタＴＲに供給する制御信号はハイレベルであり、ＭＯＳトランジスタＴＲは導通状態である。従って、時刻ｔ１において、ノードＮＤの電位がリセット電圧Ｖｒｅｓにリセットされる。このように、ＭＯＳトランジスタＴＣ、ＴＲは一緒になってリセット部として機能する。
【００４６】
時刻ｔ３において、駆動回路１２がＭＯＳトランジスタＴＣに供給する制御信号をローレベルに切り替えて、ＭＯＳトランジスタＴＣを非導通状態にすると、ノードＮＤがフローティング状態になる。従って、フォトダイオードＰＤで発生した電荷が半導体領域３３に蓄積され始め、電荷の蓄積期間が始まる。すなわち、撮像装置の駆動回路１２は、画素２０の電荷蓄積期間の開始時刻ｔ３になると、ＭＯＳトランジスタＴＣに供給する制御信号をローレベルに切り替える。本実施形態でも蓄積される電荷が電子であるので、電荷が蓄積するにつれてノードＮＤの電位が下がる。
【００４７】
時刻ｔ４において、電荷蓄積期間が終了すると、読出し回路１３は画素２０のソースフォロア回路ＳＦが信号線１８に出力している信号を読み出して、信号処理部１５に出力する。ソースフォロア回路ＳＦが出力する信号は時刻ｔ４におけるノードＮＤの電位に相当する信号（高ゲイン信号）である。時刻ｔ５において、駆動回路１２はＭＯＳトランジスタＴＲに供給する制御信号をローレベルに切り替えて、ＭＯＳトランジスタＴＲを非導通状態にする。これと同時に、またはこの後に、駆動回路１２は、ＭＯＳトランジスタＴＣに供給する制御信号をハイレベルに切り替えて、ＭＯＳトランジスタＴＣを導通状態にする。これにより、ＭＯＳトランジスタＴＣの容量値がノードＮＤに付加され、ノードＮＤの電位は変化する。従って、ＭＯＳトランジスタＴＣは容量をノードＮＤに接続する接続部として機能する。その後、時刻ｔ６において、読出し回路１３は画素２０のソースフォロア回路ＳＦが信号線１８に出力している信号を再度読み出して、信号処理部１５に出力する。ソースフォロア回路ＳＦが出力する信号は時刻ｔ６におけるノードＮＤの電位に相当する信号（低ゲイン信号）である。
【００４８】
本実施形態も第１実施形態と同じ効果が得られる。さらに、本実施形態ではスイッチとしてＭＯＳトランジスタＴＣだけがノードＮＤに接続されるため、ノードＮＤの容量を低減できる。本実施形態でも、上述の第２実施形態や第３実施形態と同様に各画素がソースフォロア回路ＳＦからの出力を保持するＳＦ回路を有してもよい。
【００４９】
＜第６実施形態＞
続いて、図１２を参照して本発明の第６実施形態について説明する。図１２（ａ）は本実施形態の画素１２０の構成を説明する回路図であり、図１２（ｂ）はこの画素１２０を含む撮像装置１０の制御方法の一例を説明するタイミングチャートである。本実施形態では、図１の撮像装置１０の画素１６として、図１２（ａ）に示される画素１２０を用いる。図９の画素９０と図１２の画素１２０とで共通する構成要素には同一の参照符号を付して重複する説明を省略する。本実施形態においても、上述の第４実施形態と同様に、２段階に分けてノードＮＤに容量値を付加する。画素１２０は、スイッチ２１、２２ａ、２２ｂ及びコンデンサ２３ａ、２３ｂの代わりに、ＭＯＳトランジスタＴＲ、ＴＣａ、ＴＣｂを備える点で画素９０とは異なる。ＭＯＳトランジスタＴＲ、ＴＣａ、ＴＣｂは電圧源ＶＲＥＳとノードＮＤとの間に直列に接続される。
【００５０】
続いて、本実施形態における撮像装置１０の制御方法の一例を説明する。タイミングチャートの各時刻におけるノードＮＤの電位を示すグラフは図１０（ｂ）と同一であるため省略する。このタイミングチャートで説明される制御方法は撮像装置１０の駆動回路１２が画素１２０内のＭＯＳトランジスタＴＲ、ＴＣａ、ＴＣｂのゲートに制御信号を供給することによって実行される。
【００５１】
時刻ｔ１、ｔ３における動作は第５実施形態と同じであるため、重複する説明を省略する。ただし、時刻ｔ３において、駆動回路１２はＭＯＳトランジスタＴＣａ、ＴＣｂに供給する制御信号をローレベルに切り替える。時刻ｔ５において、駆動回路１２はＭＯＳトランジスタＴＲに供給する制御信号をローレベルに切り替えて、ＭＯＳトランジスタＴＲを非導通状態にする。これと同時に、またはこの後に、ＭＯＳトランジスタＴＣａに供給する制御信号をハイレベルに切り替えて、ＭＯＳトランジスタＴＣａを導通状態にする。これにより、ＭＯＳトランジスタＴＣａの容量値がノードＮＤに付加され、ノードＮＤの電位は変化する。時刻ｔ７において、駆動回路１２は、ＭＯＳトランジスタＴＣｂに供給する制御信号をハイレベルに切り替えて、ＭＯＳトランジスタＴＣｂを導通状態にする。これにより、ＭＯＳトランジスタＴＣｂの容量値もノードＮＤに付加され、ノードＮＤの電位は変化する。このように、本実施形態ではノードＮＢに２段階で容量値が付加される。本実施形態でも、４つ以上のＭＯＳトランジスタを電圧源ＶＲＥＳとノードＮＤとの間に接続して、３段階以上でノードＮＢに容量値を付加してもよい。
【図１】
2014042167.tif 000003
【図２】
2014042167.tif 000004
【図３】
2014042167.tif 000005
【図４】
2014042167.tif 000006
【図５】
2014042167.tif 000007
【図６】
2014042167.tif 000008
【図７】
2014042167.tif 000009
【図８】
2014042167.tif 000010
【図９】
2014042167.tif 000011
【図１０】
2014042167.tif 000012
【図１１】
2014042167.tif 000013
【図１２】
2014042167.tif 000014