(57)【要約】【課題】寄生容量の発生を軽減できる半導体装置を提供する。【解決手段】ＥＳＤ保護回路が形成されたＳｉ基板と、Ｓｉ基板の表面に形成されたパッドＰ１と、ＥＳＤ保護回路の表面に形成された再配線層とを備える。再配線層には、平面視で一部がパッドＰ１と重なり、第１層間接続導体２３１を介して、パッドＰ１と導通する第１配線電極２３２と、平面視で一部が、第１層間接続導体２３１から離れた第１平面配線電極２３２の一部と重なり、再配線層の厚み方向でＳｉ基板と反対側に形成された第２平面配線電極２５２と、第１平面配線電極２３２および第２平面配線電極２５２を導通させる第２層間接続導体２５１とを有する。第２層間接続導体２５１の径φ２は、第１層間接続導体２３１の径φ１より小さく、第１平面配線電極２３２は、第２層間接続導体２５１側の面積が第１層間接続導体２３１側の面積よりも小さい。【選択図】図４
2014167988.tif 000002
【特許請求の範囲】
【請求項１】
機能素子が形成された半導体基板と、
前記半導体基板の表面に形成され、前記機能素子と導通している金属膜と、
前記半導体基板の表面に形成され、前記金属膜と導通する配線電極を含む再配線層と、
を備え、
前記配線電極は、
平面視で一部が前記金属膜と重なり、前記半導体基板の表面と対向する平面状の第１配線電極と、
前記金属膜および前記第１配線電極を導通させる第１層間接続導体と、
平面視で一部が、前記第１層間接続導体から離れた前記第１配線電極の一部と重なり、前記再配線層の厚み方向で前記半導体基板と反対側に形成された第２配線電極と、
前記第１配線電極および前記第２配線電極を導通させる第２層間接続導体と、
を有し、
前記第２層間接続導体は、前記第１層間接続導体より径が小さく、
前記第１配線電極は、前記第２層間接続導体側の面積が前記第１層間接続導体側の面積よりも小さい、
半導体装置。
【請求項２】
前記第１配線電極は、前記第１層間接続導体の形成位置から前記第２層間接続導体の形成位置に向かって、徐々に面積が小さくしてある、請求項１に記載の半導体装置。
【請求項３】
前記半導体基板はＳｉ基板であり、ＥＳＤ保護回路が形成されている、
請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能素子が形成された半導体基板上に再配線層を備える半導体装置に関する。
【背景技術】
【０００２】
半導体装置の一つとしてＥＳＤ（Electro-Static-Discharge）保護デバイスがある。ＥＳＤ保護デバイスは半導体ＩＣ等を静電気等から保護する。移動体通信端末、デジタルカメラ、ノート型ＰＣをはじめとする各種電子機器には、ロジック回路やメモリー回路等を構成する半導体集積回路が備えられている。このような半導体集積回路は、半導体基板上に形成された微細配線パターンで構成された低電圧駆動回路であるため、一般に、静電気放電などによるサージに対しては脆弱である。そこで、このような半導体集積回路をサージなどから保護するため、ＥＳＤ保護デバイスが用いられる。
【０００３】
ＥＳＤ保護デバイスを高周波回路中に設けた場合に、ダイオードの寄生容量の影響を受けるという問題がある。すなわち、ＥＳＤ保護デバイスが信号線路に挿入されることにより、ダイオードの寄生容量の影響でインピーダンスがずれてしまい、その結果、信号のロスが生じることがある。特に高周波回路に用いられるＥＳＤ保護デバイスには、接続される信号線路や保護対象である集積回路の高周波特性を低下させないため、寄生容量の小さいことが要求される。そこで、特許文献１には、ダイオードの寄生容量による影響を軽減して回路特性の劣化を抑制したＥＳＤ保護デバイスが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開２０１２/０２３３９４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、半導体基板のＥＳＤ保護回路が形成されている面には、保護膜としてSiO2からなる無機絶縁層が設けられていて、この無機絶縁層にはＣｕからなる面内配線が設けられている。このため、特許文献１では、ダイオードの寄生容量による影響を軽減できても、面内配線と半導体基板との間に生じる寄生容量を抑制できず、ＥＳＤ保護デバイス自体の容量の増加を防止できないといった問題がある。
【０００６】
そこで、本発明の目的は、寄生容量の発生を軽減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、機能素子が形成された半導体基板と、前記半導体基板の表面に形成され、前記機能素子と導通している金属膜と、前記半導体基板の表面に形成され、前記金属膜と導通する配線電極を含む再配線層と、を備え、前記配線電極は、平面視で一部が前記金属膜と重なり、前記半導体基板の表面と対向する平面状の第１配線電極と、前記金属膜および前記第１配線電極を導通させる第１層間接続導体と、平面視で一部が、前記第１層間接続導体から離れた前記第１配線電極の一部と重なり、前記再配線層の厚み方向で前記半導体基板と反対側に形成された第２配線電極と、前記第１配線電極および前記第２配線電極を導通させる第２層間接続導体と、を有し、前記第２層間接続導体は、前記第１層間接続導体より径が小さく、前記第１配線電極は、前記第２層間接続導体側の面積が前記第１層間接続導体側の面積よりも小さいことを特徴とする。
【０００８】
この構成では、第１配線電極と半導体基板との対向面積を小さくすることができるため、これらの間に発生する寄生容量を少なくすることができる。
【０００９】
前記第１配線電極は、前記第１層間接続導体の形成位置から前記第２層間接続導体の形成位置に向かって、徐々に面積が小さくしてある構成が好ましい。
【００１０】
この構成では、第１配線電極の外形が急激に変化する形状ではなく、線路インピーダンスの不連続部がないため、第１配線電極での信号の反射が抑制される。
【００１１】
前記半導体基板はＳｉ基板であり、ＥＳＤ保護回路が形成されている構成が好ましい。
【００１２】
この構成では、ＥＳＤ保護デバイスである半導体装置を高周波回路中に設けた場合に、寄生容量の影響によるインピーダンスずれを防止でき、その結果、信号ロスを抑制できる。
【発明の効果】
【００１３】
本発明によれば、寄生容量の発生を軽減できる半導体装置を実現できる。
【図面の簡単な説明】
【００１４】
【図１】実施形態に係るＥＳＤ保護デバイスの正面断面図
【図２】ＥＳＤ保護デバイスの各層の平面図
【図３】Ｓｉ基板に形成されたＥＳＤ保護回路を示す図
【図４】Ｃｕ／Ｔｉ電極の形状について説明するための図
【図５】Ｃｕ／Ｔｉ電極の異なる形状の例を示す平面図
【図６】（Ａ）および（Ｂ）は、実施形態に係るＥＳＤ保護デバイスの接続例を示す図
【図７】実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図
【図８】実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図
【図９】ＥＳＤ保護デバイスの製造工程を示す図
【図１０】ＥＳＤ保護デバイスの製造工程を示す図
【図１１】実施形態に係るＥＳＤ保護デバイスの変形例を示す図
【図１２】実施形態に係るＥＳＤ保護デバイスの変形例を示す図
【図１３】実施形態に係るＥＳＤ保護デバイスの変形例を示す図
【発明を実施するための形態】
【００１５】
以下では、本発明に係る半導体装置についてＥＳＤ保護デバイスを例に挙げて説明する。
【００１６】
図１は本実施形態に係るＥＳＤ保護デバイス１の正面断面図である。図２はＥＳＤ保護デバイス１の各層の平面図である。ＥＳＤ保護デバイス１は、ＣＳＰ（Chip Size Package）タイプのデバイスであり、ダイオードおよびツェナーダイオードを含むＥＳＤ保護回路１０Ａが構成されたＳｉ基板１０に、複数の樹脂層等を含む再配線層２０が形成されている。Ｓｉ基板１０は、本発明に係る半導体基板に相当するが、本発明に係る半導体基板はＳｉ基板には限定されず、ＧａＡｓ基板などであってもよい。
【００１７】
図３はＳｉ基板１０に形成されたＥＳＤ保護回路１０Ａを示す図である。Ｓｉ基板１０について、図１〜図３を参照して説明する。
【００１８】
Ｓｉ基板１０の表面には素子形成領域１１，１２，１３が設けられている。具体的には、ｐ＋型基板にｐエピタキシャル層が形成され、このｐエピタキシャル層内にｎウェルｐウェルが順に形成され、これらのウェルとｐ拡散層またはｎ拡散層によって、Ｓｉ基板１０にダイオードおよびツェナーダイオードが形成されている。本実施形態では、図３に示すように、三つのダイオードが順方向を揃えて並列接続された各ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４とツェナーダイオードＤｚとが形成されている。ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４およびツェナーダイオードＤｚは、本発明に係る機能素子に相当する。
【００１９】
ダイオードＤ１，Ｄ２は順方向が揃って直列接続され、ダイオードＤ３，Ｄ４は順方向が揃って直列接続されている。また、ダイオードＤ１，Ｄ２およびダイオードＤ３，Ｄ４それぞれは、順方向が揃ってツェナーダイオードＤｚに対し並列接続されている。さらに、ツェナーダイオードＤｚは、ダイオードＤ１，Ｄ４の形成領域の間およびダイオードＤ２，Ｄ３の形成領域の間に形成されている。
【００２０】
Ｓｉ基板１０にはＡｌパッド（以下、パッドという。）Ｐ１，Ｐ２形成されている。パッドＰ１はダイオードＤ１，Ｄ２の接続点から引き出した位置に形成され、パッドＰ２はダイオードＤ３，Ｄ４の接続点から引き出した位置に形成されている。パッドＰ１，Ｐ２は、ＥＳＤ保護回路１０Ａの入出力端であり、本発明に係る金属膜に相当する。
【００２１】
図１に戻り、パッドＰ１，Ｐ２の一部を覆うように、Ｓｉ基板１０の表面にはＳｉＮ保護膜２１が形成されている。ＳｉＮ保護膜２１は、Ｓｉ基板１０の表面にスパッタリングされ、エッチングにより開口が形成されている。
【００２２】
また、再配線層２０は、Ｓｉ基板１０に形成された樹脂層２２を含んでいる。この樹脂層２２は、例えば低誘電率のエポキシ樹脂の層である。この樹脂層２２には、ＳｉＮ保護膜２１に形成された開口の位置に、開口（コンタクトホール）２２Ａ，２２Ｂ（図２参照）が形成されている。パッドＰ１，Ｐ２は、開口２２Ａ，２２Ｂにより露出した状態となり、開口２２Ａ，２２Ｂに形成される電極と導通する。
【００２３】
再配線層２０は電極２３Ａ，２３Ｂを含んでいる。電極２３Ａ，２３Ｂは、Ｓｉ基板１０側から順に、Ｔｉ／Ｃｕ／Ｔｉがスパッタリングにより成膜され、樹脂層２２の表面および開口２２Ａ，２２Ｂに形成される。電極２３Ａ，２３Ｂのうち、開口２２Ａ，２２Ｂに形成された部分は、本発明に係る第１層間接続導体に相当し、パッドＰ１，Ｐ２に導通している。平面視における電極２３Ａ，２３Ｂの形状については、後の図４を参照して説明する。
【００２４】
再配線層２０は、樹脂層２２にさらに形成された樹脂層２４を含んでいる。樹脂層２４は、例えば低誘電率のエポキシ樹脂の層である。この樹脂層２４には、開口（ビアホール）２４Ａ，２４Ｂ（図２参照）が形成されている。なお、開口２４Ａ，２４Ｂは、開口２２Ａ，２２Ｂよりも径が小さい。
【００２５】
再配線層２０は、樹脂層２４に形成された端子電極２５Ａ，２５Ｂを含んでいる。端子電極２５Ａ，２５ＢはＣｕ／Ｔｉ電極およびＡｕ／Ｎｉ電極から形成されている。端子電極２５Ａ，２５Ｂのうち、開口２４Ａ，２４Ｂに形成された部分は、本発明に係る第２層間接続導体に相当し、電極２３Ａ，２３Ｂに導通している。端子電極２５Ａ，２５Ｂは、ＥＳＤ保護デバイス１の入出力端子用の電極である。
【００２６】
再配線層２０は、樹脂層２４にさらに形成された樹脂層２６を含んでいる。樹脂層２６のうち、端子電極２５Ａ,２５Ｂの一部と対向する部分には、矩形状の開口２６Ａ，２６Ｂ，２６Ｃ，２６Ｄが形成されている。開口２６Ａ，２６Ｂ，２６Ｃ，２６Ｄは、平面視において、樹脂層２４の開口（ビアホール）２４Ａ，２４Ｂの位置を避けて形成されることが好ましい。端子電極２５Ａ,２５Ｂのビアホール部分は、製造工程において窪みが生じることがある。開口２６Ａ，２６Ｂ，２６Ｃ，２６Ｄからこの窪みが露出している場合、開口２６Ａ，２６Ｂ，２６Ｃ，２６Ｄで半田付けすると、この窪みに空気がたまり、接続信頼性の低下するおそれがある。このため、ビアホールの位置を避けて開口２６Ａ，２６Ｂ，２６Ｃ，２６Ｄを形成することで、接続信頼性の低下を防止できる。
【００２７】
このように構成されたＥＳＤ保護デバイス１において、Ｓｉ基板１０と電極２３Ａ，２３Ｂとの間には寄生容量が発生する。この寄生容量が大きいと、その影響により、ＥＳＤ保護デバイス１が接続された信号線路のインピーダンスがずれてしまう。そこで、本実施形態では、電極２３Ａ，２３Ｂを図４に示す形状とすることで、Ｓｉ基板１０と電極２３Ａ，２３Ｂとの間に生じる寄生容量を少なくする。
【００２８】
図４は、電極２３Ａの形状について説明するための図である。電極２３Ａ，２３Ｂ、および端子電極２５Ａ，２５Ｂそれぞれは同形状であって、線対称に形成されているため、図４では電極２３Ａと端子電極２５Ａとを例に挙げて説明する。
【００２９】
以下では、説明の便宜上、電極２３Ａのうち、開口２２Ａに形成された部分を第１層間接続導体２３１とし、平面部分を第１平面配線電極２３２とする。また、端子電極２５Ａのうち、開口２４Ａに形成された部分を第２層間接続導体２５１とし、平面部分を第２平面配線電極２５２とする。第１平面配線電極２３２は、本発明に係る第１配線電極に相当し、第２平面配線電極２５２は、本発明に係る第２配線電極に相当する。
【００３０】
電極２３Ａの第１平面配線電極２３２は、ＥＳＤ保護デバイス１の厚み方向においてパッドＰ１と一部が重なるように形成され、第１層間接続導体２３１を通じてパッドＰ１と導通している。端子電極２５Ａの第２平面配線電極２５２は、厚み方向において、第１層間接続導体２３１から離れた第１平面配線電極２３２の一部と重なるように形成され、第２層間接続導体２５１を通じて第１平面配線電極２３２と導通している。
【００３１】
第１層間接続導体２３１および第２平面配線電極２５２は、それぞれの径φ１，φ２が、φ１＞φ２の関係を満たすように形成されている。ここで、第１層間接続導体２３１の径φ１は、第１平面配線電極２３２と接している領域の径を言う。また、第２層間接続導体２５１の径φ２は、第１平面配線電極２３２と接している領域の径を言う。
【００３２】
第１平面配線電極２３２は、第１層間接続導体２３１側の面積が、第２層間接続導体２５１側の面積よりも大きい形状を有している。より具体的には、第１平面配線電極２３２は、平面視において、第１平面配線電極２３２から第２層間接続導体２５１の位置に向かうに従い徐々に幅が狭くなる（先細り）形状を有している。これは、第１層間接続導体２３１および第２平面配線電極２５２がφ１＞φ２の関係を満たすよう形成されていることから可能となる。平面視における第１平面配線電極２３２の外形は急激に変化する形状ではなく、第１平面配線電極２３２の線路インピーダンスの不連続部がないため、第１平面配線電極２３２での信号の反射が抑制される。
【００３３】
第１平面配線電極２３２が先細り形状であるので、第１層間接続導体２３１から第２層間接続導体２５１に向かうに従い、第１平面配線電極２３２と半導体基板との対向面積は小さくなる。対向面積が小さくなることで、第１平面配線電極２３２とＳｉ基板１０との間に発生する寄生容量を少なくできる。また、発生する寄生容量を少なくするために、第１層間接続導体２３１の径をさほど小さくする必要がないため、第１層間接続導体２３１での信号ロスを抑制できる。
【００３４】
図５は電極の異なる形状の例を示す平面図である。図５に示す電極２３Ｃ，２３Ｄは、平面視において、パッドＰ１，Ｐ２に導通させるコンタクトホール部分と、端子電極２５Ａ，２５Ｂと導通させるビアホール部分とが円形状であり、それらを繋ぐ電極が細線状とした形状である。この形状であっても、Ｓｉ基板１０と電極２３Ｃ，２３Ｄとの対向面積は小さくなり、寄生容量も小さくなる。電極２３Ｃ，２３Ｄは、端子電極２５Ａ，２５Ｂと同一の材料および構成から同様の製法により形成されている。
【００３５】
なお、本実施形態では、Ｓｉ基板１０にツェナーダイオードＤｚなど形成して、ＥＳＤ保護回路１０Ａを構成した例を示したが、例えば、可変容量素子等をＳｉ基板１０に形成して、それを用いた回路を構成してもよい。
【００３６】
以下に、本実施形態に係るＥＳＤ保護デバイスの接続例および動作原理を説明する。
【００３７】
図６（Ａ）および図６（Ｂ）は、本実施形態に係るＥＳＤ保護デバイス１の接続例を示す図である。ＥＳＤ保護デバイス１は電子機器に搭載される。電子機器の例として、ノートＰＣ、タブレット型端末装置、携帯電話機、デジタルカメラ、ＤＶＣ（Digital Video Cassette）、携帯型音楽プレーヤなどが挙げられる。
【００３８】
図６（Ａ）では、Ｉ／Ｏポート１００と保護すべきＩＣ１０１とを接続する信号ラインと、ＧＮＤとの間にＥＳＤ保護デバイス１を接続した例を示す。Ｉ／Ｏポート１００は、例えばアンテナが接続されるポートである。本実施形態に係るＥＳＤ保護デバイス１は双方向型であって、第１入出力端および第２入出力端の何れが入力側であってもよい。例えば第１入出力端を入力側とした場合、信号ラインに第１入出力端が接続され、第２入出力端がＧＮＤに接続される。
【００３９】
図６（Ｂ）では、コネクタ１０２とＩＣ１０１とを接続する信号ラインと、ＧＮＤラインとの間にＥＳＤ保護デバイス１を接続した例を示す。この例の信号ラインは、例えば、高速伝送線路（差動伝送線路）であって、複数の信号ラインそれぞれと、ＧＮＤラインとの間にＥＳＤ保護デバイス１が接続されている。
【００４０】
図７および図８は、本実施形態に係るＥＳＤ保護デバイス１の動作原理を説明するための図である。
【００４１】
図７は、第１入出力端（端子電極２５Ａ）に繋がるパッドＰ１から、第２入出力端（端子電極２５Ｂ）に繋がるパッドＰ２へ電流が流れる場合を説明するための図である。ツェナーダイオードＤｚのツェナー電圧を超えるサージ電圧が印加されると、図中破線で示すように、第１入力端から入ってきたサージ電流は、パッドＰ１からダイオードＤ１、ツェナーダイオードＤｚおよびダイオードＤ４の経路を流れ、パッドＰ２からグランドへ放電される。
【００４２】
図８は、第２入出力端（端子電極２５Ｂ）に繋がるパッドＰ２から、第１入出力端（端子電極２５Ａ）に繋がるパッドＰ１へ電流が流れる場合を説明するための図である。この場合、図中破線で示すように、第２入力端から入ってきたサージ電流は、パッドＰ２からダイオードＤ３、ツェナーダイオードＤｚおよびダイオードＤ２の経路を流れ、パッドＰ１からグランドへ放電される。
【００４３】
以下に、ＥＳＤ保護デバイスの製造工程について説明する。図９および図１０はＥＳＤ保護デバイス１の製造工程を示す図である。
【００４４】
ＥＳＤ保護デバイス１は次の工程で製造される。
【００４５】
（Ａ）まず、ＥＳＤ保護回路１０Ａが形成されたＳｉ基板１０に、ＥＳＤ保護回路１０Ａと導通するパッドＰ１，Ｐ２がフォトリソグラフィにより形成される。また、基板表面にＳｉＮ保護膜２１がスパッタリングされ、エッチングにより開口２１Ａ，２１Ｂが形成される。
【００４６】
なお、パッドＰ１，Ｐ２は、それらの面積を小さくすることで、対向する基板（ＥＳＤ保護回路１０Ａ）との間に形成される寄生容量を小さくできる。この寄生容量を小さくすることで、インピーダンスのずれを抑制でき、その結果、信号ラインにおける損失を低減できる。
【００４７】
（Ｂ）次に、Ｓｉ基板１０にエポキシ系ソルダージレストのスピンコーティングにより、樹脂層２２が形成され、その後、開口２２Ａ，２２Ｂが形成される。
【００４８】
（Ｃ）樹脂層２２の表面にＴｉ／Ｃｕ／Ｔｉ電極が約０．１μｍ／１．０μｍ／０．１μｍの厚みでスパッタリングにより成膜された後、ウエットエッチングされて、電極２３Ａ，２３Ｂが形成される。
【００４９】
（Ｄ）続いて、樹脂層２２の表面にエポキシ系ソルダージレストのスピンコーティングにより樹脂層２４が形成され、その後、開口２４Ａ，２４Ｂが形成される。
【００５０】
（Ｅ）樹脂層２４の表面にＣｕ／Ｔｉ電極２７が約１．０μｍ／０．１μｍの厚みでスパッタリングにより成膜され、その後、Ａｕ／Ｎｉ電極２８が約０．１μｍ／５．０μｍの厚みでスパッタリングにより成膜される。なお、このＡｕ／Ｎｉ電極２８は、マスキングにより一部にのみ形成される。
【００５１】
（Ｆ）続いて、Ａｕ／Ｎｉ電極２８と同形状となるようにＣｕ／Ｔｉ電極２７がウエットエッチングされる。これにより、端子電極２５Ａ，２５Ｂが形成される。
【００５２】
（Ｇ）その後、樹脂層２４の表面にエポキシ系ソルダージレストのスピンコーティングにより樹脂層２６が形成され、開口２６Ａ，２６Ｂ、および図２に示す開口２６Ｃ，２６Ｄが形成される。
【００５３】
以下、本実施形態に係るＥＳＤ保護デバイス１の様々な変形例について順に説明する。図１１、図１２および図１３は、それぞれ本実施形態に係るＥＳＤ保護デバイス１の各変形例を示す図である。図１１、図１２および図１３は、Ｓｉ基板１０に形成されるＥＳＤ保護回路１０Ａの構成を模式的に示している。具体的な構成は、図２に示す構成と同一である。
【００５４】
図１１では、コンタクトホールとビアホールとの平面視した場合の位置関係が、図２に示す場合と異なる例を示す。電極２３Ｅ，２３Ｆは、図２に示す電極２３Ａ，２３Ｂと同形状であるが、ＥＳＤ保護デバイスの外側から内側に向かって幅狭となっている。すなわち、樹脂層２２の開口２２Ａ，２２Ｂ（コンタクトホール）が、樹脂層２４の開口２４Ａ，２４Ｂ（ビアホール）の外側に形成されている。樹脂層２４には、ＥＳＤ保護デバイスの入出力端となる端子電極２５Ｃ，２５Ｄが形成されている。さらに、樹脂層２６のうち端子電極２５Ｃ，２５Ｄの一部と対向する部分には、矩形状の開口２６Ｅ，２６Ｆが形成されている。
【００５５】
図１２は、Ｓｉ基板１０に形成されている再配線層３０の樹脂層数が、図２に示す場合よりも増加した例を示す。この例では、再配線層３０は、樹脂層２４に形成され、電極２３Ａ，２３Ｂに導通する電極２９Ａ，２９Ｂを含んでいる。この電極２９Ａ，２９Ｂは、電極２３Ａ，２３Ｂと同形状であり、幅狭となっている端部同士が導通している。
【００５６】
また、再配線層３０は、樹脂層２４に形成された樹脂層３１を含んでいる。この樹脂層３１には開口３１Ａ，３１Ｂが形成されている。樹脂層３１には端子電極２５Ｃ，２５Ｄが形成されていて、端子電極２５Ｃ，２５Ｄは、開口３１Ａ，３１Ｂを通じて電極２９Ａ，２９Ｂと導通している。さらに、樹脂層２６のうち、端子電極２５Ｃ，２５Ｄの一部と対向する部分には、矩形状の開口２６Ｅ，２６Ｆが形成されている。
【００５７】
図１３は、パッドＰ１，Ｐ２に直接導通する電極が、図２に示す電極２３Ａ，２３Ｂと異なる形状とした例を示す。この例に示す再配線層４０は、樹脂層２２に形成された電極３２Ａ，３２Ｂを含んでいる。電極３２Ａ，３２Ｂは、樹脂層２２の開口２２Ａ，２２Ｂを通じてパッドＰ１，Ｐ２と導通している。電極３２Ａ，３２Ｂは、中央部にコンタクトホールを有し、パッドＰ１，Ｐ２と導通している。また、電極３２Ａ，３２Ｂは、中央部から両端部に向かって徐々に幅が狭くなる（先細り）形状を有している。
【００５８】
樹脂層２２に形成される樹脂層２４には、四つの開口２４Ｃ，２４Ｄ，２４Ｅ，２４Ｆが形成されている。樹脂層２４に形成された端子電極２５Ｅは、開口２４Ｃ，２４Ｅを通じて電極３２Ａと導通している。また、樹脂層２４に形成された端子電極２５Ｆは、開口２４Ｄ，２４Ｆを通じて電極３２Ｂと導通している。さらに、樹脂層２６のうち、端子電極２５Ｅ，２５Ｆの一部と対向する部分には矩形状の２６Ｅ，２６Ｆが形成されている。
【００５９】
以上説明した図１１〜図１３の各ＥＳＤ保護デバイスも、上述の実施形態と同様、Ｓｉ基板１０と電極との間に生じる寄生容量を少なくできる。その結果、ＥＳＤ保護デバイスを設けた高周波回路のインピーダンスのずれを軽減でき、高周波回路の信号ロスを軽減できる。
【００６０】
なお、図１１〜図１３において、電極２３Ｅ，２３Ｆ，２９Ａ，２９Ｂ，３２Ａ，３２Ｂは、電極２３Ａ，２３Ｂと同一の材料・製法により形成される。また、端子電極２５Ｃ，２５Ｄ，２５Ｅ，２５Ｆも、端子電極２５Ａ，２５Ｂと形状が異なるものの、端子電極２５Ａ，２５Ｂと同一の材料・製法により形成される。樹脂層３１は、樹脂層２２，２４，２６と同じ製法により形成される。
【符号の説明】
【００６１】
１−ＥＳＤ保護デバイス
１０−Ｓｉ基板
１０Ａ−ＥＳＤ保護回路
１１，１２，１３−素子形成領域
２０，３０，４０−再配線層
２１−ＳｉＮ保護膜
２２，２４，２６−樹脂層
２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，２９Ａ，２９Ｂ，３２Ａ，３２Ｂ−電極
２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ，２４Ｅ，２４Ｆ−開口
２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅ，２５Ｆ−端子電極
２６Ａ，２６Ｂ，２６Ｃ，２６Ｄ，２６Ｅ，２６Ｆ−開口
２３１−第１層間接続導体
２３２−第１平面配線電極（第１配線電極）
２５１−第２層間接続導体
２５２−第２平面配線電極（第２配線電極）
Ｄ１，Ｄ２，Ｄ３，Ｄ４−ダイオード（機能素子）
Ｄｚ−ツェナーダイオード（機能素子）
Ｐ１，Ｐ２−Ａｌパッド（金属膜）
【図１】
2014167988.tif 000003
【図２】
2014167988.tif 000004
【図３】
2014167988.tif 000005
【図４】
2014167988.tif 000006
【図５】
2014167988.tif 000007
【図６】
2014167988.tif 000008
【図７】
2014167988.tif 000009
【図８】
2014167988.tif 000010
【図９】
2014167988.tif 000011
【図１０】
2014167988.tif 000012
【図１１】
2014167988.tif 000013
【図１２】
2014167988.tif 000014
【図１３】
2014167988.tif 000015