(57)【要約】【課題】比較的簡素な構成により電極周辺の電界集中を緩和し、デバイス特性の劣化又は破壊を抑止して、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を実現する。【解決手段】化合物半導体層２と、化合物半導体層２上を覆う保護絶縁膜６と、保護絶縁膜６上に形成されたゲート電極７とを含み、保護絶縁膜６は、第１の溝６ａと、第１の溝６ａと並んで化合物半導体層２上に保護絶縁膜６が所定厚だけ残存する第２の溝６ｂとが形成されており、ゲート電極７は、第１の溝６ａを埋め込むと共に、ゲート電極７の一端が第１の溝６ａから離間して少なくとも第２の溝内６ｂに位置する。【選択図】図５
2014017423.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記保護絶縁膜上又は前記保護絶縁膜の開口内に形成された電極と
を含み、
前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置することを特徴とする化合物半導体装置。
【請求項２】
前記保護絶縁膜は、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記電極は、前記第２の溝を埋め込むと共に、前記一端が前記第１の溝から離間する方向に前記第２の溝を越えて位置することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記電極は、前記一端が前記第２の溝内に位置することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項５】
前記電極は、貫通溝とされた前記第１の溝を埋め込み前記化合物半導体層と接触することを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
【請求項６】
前記第１の溝は、底部に前記保護絶縁膜が所定厚だけ残存するように形成されており、
前記電極は、前記化合物半導体層上に前記保護絶縁膜の底部を介して形成されることを特徴とする請求項１〜４のいずれか１項に記載の化合物半導体装置。
【請求項７】
化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、
前記保護絶縁膜上又は前記保護絶縁膜の開口内に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記保護絶縁膜を、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減するように形成することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記電極を、前記第２の溝を埋め込むと共に、前記一端が前記第１の溝から離間する方向に前記第２の溝を越えて位置するように形成することを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記電極を、前記一端が前記第２の溝内に位置するように形成することを特徴とする請求項７又は８に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
化合物半導体装置、特に窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−５９９４４号公報
【特許文献２】特表２０００−１００８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＨＥＭＴでは、より高周波特性を向上させるためにゲート容量及びゲート抵抗を低減することができるゲート電極の研究開発が進められている。幅狭のファインゲートとその上の幅広のオーバーゲートとからなる、いわゆるオーバーハング形状のゲート電極を有するＨＥＭＴが案出されている。このＨＥＭＴでは、高いドレイン電圧を印加した場合、ゲート電極の周辺に高い電界が印加される。特に、ファインゲート端及びオーバーゲート端に極めて高い電界が集中する。この高電界は、ファインゲート端においては半導体結晶に損傷を与え、オーバーゲート端においては、半導体表面を被覆する保護絶縁膜に損傷を与える。いずれの場合でも、デバイス特性の劣化又は破壊を引き起こし、デバイスの信頼性を著しく低下させる。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、比較的簡素な構成により電極周辺の電界集中を緩和し、デバイス特性の劣化又は破壊を抑止して、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
化合物半導体装置の一態様は、化合物半導体層と、前記化合物半導体層上を覆う保護絶縁膜と、前記保護絶縁膜上又は前記保護絶縁膜の開口内に形成された電極とを含み、前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する。
【０００７】
化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、前記保護絶縁膜上又は前記保護絶縁膜の開口内に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する電極を形成する工程とを含む。
【発明の効果】
【０００８】
上記の諸態様によれば、比較的簡素な構成により電極周辺の電界集中を緩和し、デバイス特性の劣化又は破壊を抑止して、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を実現できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】比較例として、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。
【図５】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。
【図６】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、３端子特性について調べた結果を示す特性図である。
【図７】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、高温通電試験を行った結果を示す特性図である。
【図８】第１の実施形態の変形例１によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図９】図８に引き続き、第１の実施形態の変形例１によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１０】第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。
【図１１】第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、３端子特性について調べた結果を示す特性図である。
【図１２】第１の実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、高温通電試験を行った結果を示す特性図である。
【図１３】第１の実施形態の変形例２によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１４】第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。
【図１５】第１の実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、３端子特性について調べた結果を示す特性図である。
【図１６】第１の実施形態の変形例３２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、高温通電試験を行った結果を示す特性図である。
【図１７】第１の実施形態の変形例３によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１８】図１７に引き続き、第１の実施形態の変形例３によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１９】第１の実施形態の変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。
【図２０】第１の実施形態の変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、３端子特性について調べた結果を示す特性図である。
【図２１】第１の実施形態の変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例との比較を踏まえて、高温通電試験を行った結果を示す特性図である。
【図２２】第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２３】第２の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２４】第２の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２５】第２の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２６】第３の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２７】第３の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２８】第３の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２９】第３の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図３０】第４の実施形態による電源装置の概略構成を示す結線図である。
【図３１】第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１０】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１１】
（第１の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１２】
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層２を形成する。
成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
【００１３】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００１４】
ＳｉＣ基板１上に、ＡｌＮ、ｉ（インテンショナリ・アンドープ）−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ，及びｎ−ＧａＮを順次堆積し、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを積層形成する。ＡｌＮ、ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｓｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１５】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
ここで、バッファ層２ａは膜厚０．１μｍ程度、電子走行層２ｂは膜厚３μｍ程度、中間層２ｃは膜厚５ｎｍ程度、電子供給層２ｄは膜厚２０ｎｍ程度で例えばＡｌ比率０．２〜０．３程度、表面層２ｅは膜厚１０ｎｍ程度に形成する。
【００１６】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【００１７】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層２ｅに、電極溝２Ａ，２Ｂを形成する。
化合物半導体層２の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層２ｅをドライエッチングして除去する。これにより、電極溝２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層２ｅを貫通して電子供給層２ｄの表層部分までドライエッチングして電極溝を形成しても良い。
【００１８】
電極材料として例えばＴｉ／Ａｌを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、電極溝２Ａ，２Ｂを開口するレジストマスクを形成する。このレジストマスクを用いて、Ｔｉ／Ａｌを堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。以上により、電極溝２Ａ，２ＢをＴｉ／Ａｌの下部で埋め込むソース電極４及びドレイン電極５が形成される。
【００１９】
続いて、図２（ａ）に示すように保護絶縁膜６を形成する。
詳細には、化合物半導体層２の全面に絶縁物、例えばシリコン窒化物（ＳｉＮ）を、プラズマＣＶＤ法等により例えば６０ｎｍ程度の厚みに堆積する。これにより、保護絶縁膜６が形成される。
保護絶縁膜の材料としては、ＳｉＮの代わりにアルミナ（Ａｌ2Ｏ3）、シリコン酸化物（ＳｉＯ2）、シリコン酸化窒化物（ＳｉＯＮ）等を用いることもできる。
【００２０】
続いて、図２（ｂ）に示すように、保護絶縁膜６に第２の溝６ｂを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば４００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口１１ａを有するレジストマスク１１が形成される。
【００２１】
次に、レジストマスク１１を用いて、開口１１ａで保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をドライエッチングする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が４００ｎｍ程度で深さが例えば３０ｎｍ程度（残存する保護絶縁膜６の厚みは３０ｎｍ程度）の第２の溝６ｂが形成される。第２の溝６ｂは、ドレイン電極５に偏倚した部位に、ここでは形成予定のゲート電極のオーバーゲートが溝内に０．２μｍ以上内包される部位に形成される。第２の溝６ｂの深さは、保護絶縁膜６の厚み、保護絶縁膜６の絶縁破壊耐圧、ドレイン電圧とゲート電圧との電位差、ゲート電圧のスイングのピーク値等に起因して、その適正値が決定される。
レジストマスク１１は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００２２】
続いて、図２（ｃ）に示すように、保護絶縁膜６に第１の溝６ａを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば住友化学社製の商品名NMD−Wを用いる。これにより、開口１２ａを有するレジストマスク１２が形成される。
【００２３】
次に、レジストマスク１２を用いて、開口１２ａの底部にキャップ層２ｅの表面が露出するまで保護絶縁膜６をドライエッチングする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が６００ｎｍ程度でキャップ層２ｅの表面を露出する貫通溝である第１の溝６ａが形成される。第１の溝６ａは、保護絶縁膜６において、第２の溝６ｂと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク１２は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００２４】
上記した図２（ｂ），（ｃ）では、保護絶縁膜６に第２の溝６ｂを形成した後に第１の溝６ａを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ａを形成した後に第２の溝６ｂを形成するようにしても良い。
【００２５】
続いて、図３（ａ）に示すように、ゲート形成用のレジストマスク１３を形成する。
詳細には、先ず、下層レジスト１３Ａ（例えば、商品名PMGI:米国マイクロケム社製）及び上層レジスト１３Ｂ（例えば、商品名PFI-32:住友化学社製）をそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により例えば１．５μｍ径程度の開口１３Ｂａを上層レジスト１３Ｂに形成する。次に、上層レジスト１３Ｂをマスクとして、下層レジスト１３Ａをアルカリ現像液でウェットエッチングし、下層レジスト１３Ａに開口１３Ａａを形成する。以上により、開口１３Ａａを有する下層レジスト１３Ａと、開口１３Ｂａを有する上層レジスト１３Ｂとからなるレジストマスク１３が形成される。レジストマスク１３において、開口１３Ａａ及び開口１３Ｂａが連通する開口を１３ａとする。
【００２６】
続いて、図３（ｂ）に示すように、ゲート電極７を形成する。
詳細には、レジストマスク１３を用いて、開口１３ａ内を含む全面にゲートメタル（Ｎｉ：膜厚１０ｎｍ程度／Ａｕ：膜厚３００ｎｍ程度）を蒸着する。これによりゲート電極７が形成される。
【００２７】
続いて、図３（ｃ）に示すように、レジストマスク１３を除去する。
詳細には、ＳｉＣ基板１を８０℃に加温したＮ-メチル-ピロリジノン中に浸潤し、レジストマスク１３及び不要なゲートメタルをリフトオフ法により除去する。
ゲート電極７は、いわゆるオーバーハング形状であり、下部のファインゲート７Ａが第１の溝６ａ内を埋め込み化合物半導体層２の表面とショットキー接触し、上部のオーバーゲート７Ｂがファインゲート７Ａよりも幅広に形成されている。ゲート電極７では、オーバーゲート７Ｂの一端（ドレイン電極５側の電極端であり、ＯＧ端７Ｂａとする。）が第２の溝６ｂ内に位置する。具体的には、ＯＧ端７Ｂａが第２の溝６ｂ内で当該第２の溝６Ｂのゲート電極７側の端部からドレイン電極５に向かって０．２μｍ以上、ここでは（  ）μｍ程度離間した部位に形成される。ファインゲート７Ａのドレイン電極５側の電極端は、ＦＧ端７Ａａとする。
【００２８】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００２９】
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
図４は、本実施形態の比較例として、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。図４では、（ａ）がＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略断面図を、（ｂ）が電界強度の特性図を示す。図５は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。図５では、（ａ）が図３（ｃ）に対応したＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略断面図を、（ｂ）が電界強度の特性図を示す。
【００３０】
比較例によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、図４（ａ）に示すように、図３（ｃ）の保護絶縁膜６の代わりに保護絶縁膜１０１を、ゲート電極７の代わりにゲート電極１０２を形成する。保護絶縁膜１０１は、保護絶縁膜６よりも薄く、例えば５０ｎｍ程度の厚みに形成される。保護絶縁膜１０１には、保護絶縁膜６の第１の溝６ａに相当する貫通溝である開口１０１ａが形成されており、第２の溝６ｂに相当する溝は形成されていない。ゲート電極１０２は、開口１０１ａを埋め込み化合物半導体層２の表面とショットキー接触する幅狭のファインゲート７Ａと、幅広のオーバーゲート７Ｂとが一体とされたオーバーハング形状に形成される。
【００３１】
図４（ｂ）及び図５（ｂ）において、図４（ａ）及び図５（ａ）に付記する破線Ａと破線Ｂとの間における電界強度を示しており、ＦＧ端及びＯＧ端の電界集中によるデバイス特性の破壊限界の電界強度を併記する。ＦＧ端における破壊限界の電界強度をＢＥ１、ＯＧ端における破壊限界の電界強度をＢＥ２とする。
オーバーハング形状のゲート電極を有するＨＥＭＴでは、ＦＧ端及びＯＧ端に高い電界が集中する。この場合、ＦＧ端ではＯＧ端よりもデバイス特性の劣化破壊が生じ易く、ＢＥ１はＢＥ２よりも低い。
【００３２】
比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、図４（ｂ）に示すように、ＯＧ端に印加される電界の強度は、ＯＧ端における破壊限界の電界強度ＢＥ２よりも低く、しかもＢＥ２との間には相当の余裕がある。これに対して、ＦＧ端に印加される電界の強度は、ＦＧ端における破壊限界の電界強度ＢＥ１と略同等であり、ＢＥ１の間に殆ど余裕はない。
【００３３】
比較例における上記の理由は、以下のように考えられる。ＯＧ端では、オーバーゲート７Ｂは保護絶縁膜１０１と接触している。そのため、ＢＥ２は保護絶縁膜１０１の破壊限界で規定される。一方、ＦＧ端では、ファインゲート７Ａは、化合物半導体層２及び保護絶縁膜１０１と接触している。化合物半導体層２の半導体結晶は、保護絶縁膜１０１の絶縁体よりも電界に対する破壊限界が極めて低い。そのため、ＢＥ１は、ＢＥ２よりも低い化合物半導体層２の破壊限界で規定される。このように、保護絶縁膜１０１の電界に対する破壊限界は高く、ＯＧ端に電界集中が生じても、破壊限界までは比較的余裕があるのに対して、化合物半導体層２の電界に対する破壊限界は低く、ＦＧ端に電界集中が生じれば破壊限界に達する懸念が高い。
【００３４】
所定のドレイン電圧を印加した場合、ゲート電極の周辺に生じる電界の総量は略一定の所定値となる。上述のように、電界集中によるデバイス特性の劣化破壊が最も懸念されるのはＦＧ端であり、これに対してＯＧ端の電界集中では破壊限界であるＢＥ２まで余裕がある。本実施形態では、この点に着目して、ＯＧ端の電界強度を破壊限界に達しない限度で積極的に増加させ、その増加分だけＦＧ端の電界集中を緩和する。破壊限界に達する懸念が最も高いＦＧ端の電界集中を緩和することにより、全体として電界集中によるデバイス特性の劣化破壊が抑止される。
【００３５】
上記のことは、保護絶縁膜の厚みとも密接な関係がある。保護絶縁膜が厚いほど、ＯＧ端の電界集中が緩和され、ＯＧ端に印加される電界の強度が低下する。これに伴い、当該低下分だけＦＧ端に印加される電界の強度が増加し、ＦＧ端における破壊限界の懸念がより高まることになる。化合物半導体層をより確実に保護するため、或いは高周波に対応すべくゲート電極と化合物半導体層とのカップリング容量を低減するため、保護絶縁膜を厚く形成する要請がある。保護絶縁膜を厚く形成する場合、ＦＧ端における破壊限界の懸念が高まるため、本実施形態を適用してＦＧ端の電界集中を緩和することの優位性が顕著となる。
【００３６】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、保護絶縁膜６に第２の溝６ｂを形成し、保護絶縁膜６を第２の溝６ｂで薄くする。この薄い第２の溝６ｂの部位にＯＧ端７Ｂａが位置するようにゲート電極７を形成する。これにより、化合物半導体層２の内部における空乏層の伸長が促進される。図５（ｂ）に示すように、ＯＧ端７Ｂａの電界強度は破壊限界であるＢＥ２に達しない限度で大きくなり、その増加分だけＦＧ端７Ａａの電界強度が低下して電界集中が緩和する。これにより、ＦＧ端７Ａａの電界強度は破壊限界であるＢＥ１よりも大幅に低くなる。以上のように、ゲート−ドレイン間の全体として電界集中によるデバイス特性の劣化破壊が抑止される。
【００３７】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、３端子特性について調べた。その結果を図６に示す。（ａ）が比較例の結果を、（ｂ）が本実施形態の結果をそれぞれ示す。ここで、実線がＶｄｓ＝２０Ｖ印加時のＩＶ特性を示し、破線がＶｄｓ＝５０Ｖ印加時のＩＶ特性を示す。
図６（ｂ）では、図６（ａ）と比較して、電流コラプスの改善が確認された。これは、本実施形態では、ＦＧ端の電界集中が緩和され、電子トラップによる電子捕獲が抑止されたことを意味する。
【００３８】
更に、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、高温通電試験を行った。その結果を図７に示す。
本実施形態では、比較例とは異なり、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。即ち、本実施形態の保護絶縁膜６及びゲート電極７を適用することにより、出力特性の優れた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００３９】
以上説明したように、本実施形態によれば、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止して、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４０】
（変形例）
以下、第１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの諸変形例について説明する。
【００４１】
―変形例１―
変形例１では、保護絶縁膜に形成する第２の溝が異なる点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図８及び図９は、第１の実施形態の変形例１によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００４２】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）の諸工程を経て、化合物半導体層２上を覆う保護絶縁膜６を形成する。このときの様子を図８（ａ）に示す。
【００４３】
続いて、図８（ｂ）に示すように、保護絶縁膜６に第２の溝６ｃを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば４００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば住友化学社製の商品名NMD−Wを用いる。これにより、開口１４ａを有するレジストマスク１４が形成される。
【００４４】
次に、レジストマスク１４を用いて、開口１４ａで保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をドライエッチングする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が４００ｎｍ程度で深さが例えば３０ｎｍ程度（残存する保護絶縁膜６の厚みは３０ｎｍ程度）の第２の溝６ｃが形成される。第２の溝６ｃは、ドレイン電極５に偏倚した部位に、ここでは形成予定のゲート電極のオーバーゲートに溝全体が内包される部位に形成される。第２の溝６ｂの深さは、保護絶縁膜６の厚み、保護絶縁膜６の絶縁破壊耐圧、ドレイン電圧とゲート電圧との電位差、ゲート電圧のスイングのピーク値等に起因して、その適正値が決定される。
レジストマスク１４は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００４５】
続いて、図８（ｃ）に示すように、保護絶縁膜６に第１の溝６ａを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口１２ａを有するレジストマスク１２が形成される。
【００４６】
次に、レジストマスク１２を用い、開口１２ａの底部にキャップ層２ｅの表面が露出するまで保護絶縁膜６をドライエッチングする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が６００ｎｍ程度でキャップ層２ｅの表面を露出する貫通溝である第１の溝６ａが形成される。第１の溝６ａは、保護絶縁膜６において、第２の溝６ｃと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク１２は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００４７】
上記した図８（ｂ），（ｃ）では、保護絶縁膜６に第２の溝６ｃを形成した後に第１の溝６ａを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ａを形成した後に第２の溝６ｃを形成するようにしても良い。
【００４８】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図９に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、第１の溝６ａ内を埋め込み、化合物半導体層２の表面とショットキー接触する。オーバーゲート７Ｂは、第２の溝６ｃ内を埋め込み、ＯＧ端７Ｂａが第２の溝６ｃのドレイン電極５側の端部からドレイン電極５に向かって０．１μｍ程度離間した部位に位置する。
【００４９】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５０】
以下、変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
図１０は、本実施形態の変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。図１０では、（ａ）が図９に対応したＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略断面図を、（ｂ）が電界強度の特性図を示す。なお、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、図４（ａ）と同様であり、その電界強度の特性図は図４（ｂ）と同様である。
【００５１】
図１０（ｂ）において、図１０（ａ）に付記する破線Ａと破線Ｂとの間における電界強度を示しており、ＦＧ端及びＯＧ端の電界集中によるデバイス特性の破壊限界の電界強度を併記する。ＦＧ端における破壊限界の電界強度をＢＥ１、ＯＧ端における破壊限界の電界強度をＢＥ２とする。
オーバーハング形状のゲート電極を有するＨＥＭＴでは、ＦＧ端及びＯＧ端に高い電界が集中する。この場合、ＦＧ端ではＯＧ端よりもデバイス特性の劣化破壊が生じ易く、ＢＥ１はＢＥ２よりも低い。
【００５２】
所定のドレイン電圧を印加した場合、ゲート電極の周辺に生じる電界の総量は略一定の所定値となる。上述のように、電界集中によるデバイス特性の劣化破壊が最も懸念されるのはＦＧ端である。これに対して、ＦＧ端とＯＧ端との間の領域では、破壊限界に近いほどの電界強度は見られない。変形例１では、この点に着目して、ＦＧ端とＯＧ端との間の領域の電界強度を破壊限界に達しない限度で積極的に増加させ、その増加分だけＦＧ端の電界集中を緩和する。換言すれば、ＦＧ端の電界強度の一部をＦＧ端とＯＧ端との間の領域に分配する。これにより、破壊限界に達する懸念が最も高いＦＧ端の電界集中が緩和し、全体として電界集中によるデバイス特性の劣化破壊が抑止される。
【００５３】
変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、保護絶縁膜６に第２の溝６ｃを形成し、保護絶縁膜６を第２の溝６ｃで薄くする。この薄い第２の溝６ｃをオーバーゲート７Ｂが埋め込み包含するように、ゲート電極７を形成する。これにより、化合物半導体層２の内部における空乏層の伸長が促進される。図１０（ｂ）に示すように、ＦＧ端７ＡａとＯＧ端７Ｂａとの間の領域で電界強度は破壊限界に達しない限度で大きくなり、それに伴いＦＧ端７Ａａの電界強度のピークが低下して電界集中が緩和する。これにより、ＦＧ端７Ａａの電界強度は破壊限界であるＢＥ１よりも大幅に低くなる。変形例１では、ＦＧ端７ＡａとＯＧ端７Ｂａとの間の領域における電界強度の増加寄与分が比較的大きいため、ＯＧ端７Ｂａでも電界強度のピークが比較例よりも低下し、電界集中が緩和する。以上のように、ゲート−ドレイン間の全体として、電界集中によるデバイス特性の劣化破壊が抑止される。
【００５４】
変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、３端子特性について調べた。その結果を図１１に示す。（ａ）が比較例の結果を、（ｂ）が変形例１の結果をそれぞれ示す。ここで、実線がＶｄｓ＝２０Ｖ印加時のＩＶ特性を示し、破線がＶｄｓ＝５０Ｖ印加時のＩＶ特性を示す。
図１１（ｂ）では、図１１（ａ）と比較して、電流コラプスの改善が確認された。これは、変形例１では、ＦＧ端の電界集中が緩和され、電子トラップへの電子捕獲が抑止されたことを意味する。
【００５５】
更に、変形例１によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、高温通電試験を行った。その結果を図１２に示す。
変形例１では、比較例とは異なり、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。即ち、変形例１の保護絶縁膜６及びゲート電極７を適用することにより、出力特性の優れた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５６】
以上説明したように、変形例１によれば、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止して、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５７】
―変形例２―
変形例２では、保護絶縁膜の一部の形状が異なる点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１３は、第１の実施形態の変形例２によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００５８】
先ず、第１の実施形態の図１（ａ）〜図２（ｂ）の諸工程を経て、化合物半導体層２上を覆う保護絶縁膜６に第２の溝６ｂを形成する。このときの様子を図１３（ａ）に示す。
【００５９】
続いて、図１３（ｂ）に示すように、保護絶縁膜６に第１の溝６ｄを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口１５ａを有するレジストマスク１５が形成される。
【００６０】
次に、レジストマスク１５を用いて、開口１５ａの底部にキャップ層２ｅの表面が露出するまで保護絶縁膜６をウェットエッチングする。エッチャントには、例えばバッファードフッ酸を用いる。これにより、保護絶縁膜６には、キャップ層２ｅの表面を露出する貫通溝である第１の溝６ｄが形成される。第１の溝６ｄは、その側壁面がウェットエッチングにより傾斜面となり、底部の幅が６００ｎｍ程度で上部が底部よりも幅広に形成される。第１の溝６ｄにより、保護絶縁膜６は、第１の溝６ｄと第２の溝６ｂとの間の部位において、第２の溝６ｂから第１の溝６ｄに向かうにつれて厚みが漸減することになる。第１の溝６ｄは、保護絶縁膜６において、第２の溝６ｂと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク１５は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００６１】
上記した図２（ｂ）及び図１３（ｂ）では、保護絶縁膜６に第２の溝６ｂを形成した後に第１の溝６ｄを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ｄを形成した後に第２の溝６ｂを形成するようにしても良い。
【００６２】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図１３（ｃ）に示す。
ゲート電極７は、いわゆるオーバーハング形状であり、下部のファインゲート７Ａが第１の溝６ｄ内を埋め込み化合物半導体層２の表面とショットキー接触し、上部のオーバーゲート７Ｂがファインゲート７Ａよりも幅広に形成されている。ゲート電極７では、オーバーゲート７Ｂの一端（ドレイン電極５側の電極端であり、ＯＧ端７Ｂａとする。）が第２の溝６ｂ内に位置する。具体的には、ＯＧ端７Ｂａが第２の溝６ｂ内で当該第２の溝６ｂのゲート電極７側の端部からドレイン電極５に向かって０．２μｍ以上、ここでは０．２μｍ程度離間した部位に形成される。
【００６３】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００６４】
以下、変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
図１４は、本実施形態の変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。図１４では、（ａ）が図１３（ｃ）に対応したＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略断面図を、（ｂ）が電界強度の特性図を示す。なお、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、図４（ａ）と同様であり、その電界強度の特性図は図４（ｂ）と同様である。
【００６５】
図１４（ｂ）において、図１４（ａ）に付記する破線Ａと破線Ｂとの間における電界強度を示しており、ＦＧ端及びＯＧ端の電界集中によるデバイス特性の破壊限界の電界強度を併記する。ＦＧ端における破壊限界の電界強度をＢＥ１、ＯＧ端における破壊限界の電界強度をＢＥ２とする。
オーバーハング形状のゲート電極を有するＨＥＭＴでは、ＦＧ端及びＯＧ端に高い電界が集中する。この場合、ＦＧ端ではＯＧ端よりもデバイス特性の劣化破壊が生じ易く、ＢＥ１はＢＥ２よりも低い。
【００６６】
所定のドレイン電圧を印加した場合、ゲート電極の周辺に生じる電界の総量は略一定の所定値となる。上述のように、電界集中によるデバイス特性の劣化破壊が最も懸念されるのはＦＧ端である。これに対して、ＯＧ端の電界集中では破壊限界まで余裕がある。また、ＦＧ端とＯＧ端との間の領域では、破壊限界に近いほどの電界強度は見られない。変形例２では、この点に着目して、ＯＧ端の電界強度を破壊限界に達しない限度で積極的に増加させると共に、ＦＧ端とＯＧ端との間の領域の電界強度を破壊限界に達しない限度で緩やかに増加させ、これらの増加分だけＦＧ端の電界集中を緩和する。換言すれば、ＦＧ端の電界強度の一部を、ＯＧ端及びＦＧ端とＯＧ端との間の領域に分配する。これにより、破壊限界に達する懸念が最も高いＦＧ端の電界集中が緩和し、全体として電界集中によるデバイス特性の劣化破壊が抑止される。
【００６７】
変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、保護絶縁膜６に、第２の溝６ｂを形成すると共に、ファインゲート７Ａの形成部位である第１の溝６ｄと第２の溝６ｂとの間に傾斜面を形成する。これにより、保護絶縁膜６は、第２の溝６ｂで厚みが薄くなると共に、第２の溝６ｂから第１の溝６ｄに向かうについて厚みが漸減し、化合物半導体層２の内部における空乏層が徐々に伸長する。図１４（ｂ）に示すように、ＯＧ端７Ｂａの電界強度は破壊限界に達しない限度で大きくなると共に、ＦＧ端７ＡａとＯＧ端７Ｂａとの間の領域で電界強度は破壊限界に達しない限度で大きくなり、それに伴いＦＧ端７Ａａの電界強度が低下して電界集中が緩和する。これにより、ＦＧ端７Ａａの電界強度は破壊限界であるＢＥ１よりも大幅に低くなる。変形例２では、ＦＧ端７ＡａとＯＧ端７Ｂａとの間の領域における電界強度の増加寄与分が比較的大きく、ＯＧ端７Ｂａの電界強度の増加量は第１の実施形態の場合よりも小さい。以上のように、ゲート−ドレイン間の全体として、電界集中によるデバイス特性の劣化破壊が抑止される。
【００６８】
変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、３端子特性について調べた。その結果を図１５に示す。（ａ）が比較例の結果を、（ｂ）が変形例２の結果をそれぞれ示す。ここで、実線がＶｄｓ＝２０Ｖ印加時のＩＶ特性を示し、破線がＶｄｓ＝５０Ｖ印加時のＩＶ特性を示す。
図１５（ｂ）では、図１５（ａ）と比較して、電流コラプスの改善が確認された。これは、変形例２では、ＦＧ端の電界集中が緩和され、電子トラップへの電子捕獲が抑止されたことを意味する。
【００６９】
更に、変形例２によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、高温通電試験を行った。その結果を図１６に示す。
変形例２では、比較例とは異なり、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。即ち、変形例２の保護絶縁膜６及びゲート電極７を適用することにより、出力特性の優れた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７０】
以上説明したように、変形例２によれば、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止して、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００７１】
―変形例３―
変形例３では、保護絶縁膜に形成する第２の溝及び保護絶縁膜の一部の形状が異なる点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１７及び図１８は、第１の実施形態の変形例３によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００７２】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）の諸工程を経て、化合物半導体層２上を覆う保護絶縁膜６を形成する。このときの様子を図１７（ａ）に示す。
【００７３】
続いて、図１７（ｂ）に示すように、保護絶縁膜６に第２の溝６ｃを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば４００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口１４ａを有するレジストマスク１４が形成される。
【００７４】
次に、レジストマスク１４を用いて、開口１４ａで保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をドライエッチングする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が４００ｎｍ程度で深さが例えば３０ｎｍ程度（残存する保護絶縁膜６の厚みは３０ｎｍ程度）の第２の溝６ｃが形成される。第２の溝６ｃは、ドレイン電極５に偏倚した部位に、ここでは形成予定のゲート電極のオーバーゲートに溝全体が内包される部位に形成される。第２の溝６ｃの深さは、保護絶縁膜６の厚み、保護絶縁膜６の絶縁破壊耐圧、ドレイン電圧とゲート電圧との電位差、ゲート電圧のスイングのピーク値等に起因して、その適正値が決定される。
レジストマスク１４は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００７５】
続いて、図１７（ｃ）に示すように、保護絶縁膜６に第１の溝６ｄを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口１５ａを有するレジストマスク１５が形成される。
【００７６】
次に、レジストマスク１５を用いて、開口１５ａの底部にキャップ層２ｅの表面が露出するまで保護絶縁膜６をウェットエッチングする。エッチャントには、例えばバッファードフッ酸を用いる。これにより、保護絶縁膜６には、キャップ層２ｅの表面を露出する貫通溝である第１の溝６ｄが形成される。第１の溝６ｄは、その側壁面がウェットエッチングにより傾斜面となり、底部の幅が６００ｎｍ程度で上部が底部よりも幅広に形成される。第１の溝６ｄにより、保護絶縁膜６は、第１の溝６ｄと第２の溝６ｃとの間の部位において、第２の溝６ｃから第１の溝６ｄに向かうにつれて厚みが漸減することになる。第１の溝６ｄは、保護絶縁膜６において、第２の溝６ｃと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク１５は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【００７７】
上記した図１７（ｂ）及び図１７（ｃ）では、保護絶縁膜６に第２の溝６ｃを形成した後に第１の溝６ｄを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ｄを形成した後に第２の溝６ｃを形成するようにしても良い。
【００７８】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図１８に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、第１の溝６ｄ内を埋め込み、化合物半導体層２の表面とショットキー接触する。オーバーゲート７Ｂは、第２の溝６ｃ内を埋め込み、ＯＧ端７Ｂａが第２の溝６ｃのドレイン電極５側の端部からドレイン電極５に向かって０．１μｍ程度離間した部位に位置する。
【００７９】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００８０】
以下、変形例３によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの奏する作用効果について、比較例との比較に基づいて説明する。
図１９は、本実施形態の変形例２によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴ及びそのソース−ドレイン間の領域に印加される電界の強度を示す図である。図１９では、（ａ）が図１８に対応したＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略断面図を、（ｂ）が電界強度の特性図を示す。なお、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、図４（ａ）と同様であり、その電界強度の特性図は図４（ｂ）と同様である。
【００８１】
図１９（ｂ）において、図１９（ａ）に付記する破線Ａと破線Ｂとの間における電界強度を示しており、ＦＧ端及びＯＧ端の電界集中によるデバイス特性の破壊限界の電界強度を併記する。ＦＧ端における破壊限界の電界強度をＢＥ１、ＯＧ端における破壊限界の電界強度をＢＥ２とする。
オーバーハング形状のゲート電極を有するＨＥＭＴでは、ＦＧ端及びＯＧ端に高い電界が集中する。この場合、ＦＧ端ではＯＧ端よりもデバイス特性の劣化破壊が生じ易く、ＢＥ１はＢＥ２よりも低い。
【００８２】
所定のドレイン電圧を印加した場合、ゲート電極の周辺に生じる電界の総量は略一定の所定値となる。上述のように、電界集中によるデバイス特性の劣化破壊が最も懸念されるのはＦＧ端である。これに対して、ＦＧ端とＯＧ端との間の領域では、破壊限界に近いほどの電界強度は見られない。変形例３では、この点に着目して、ＦＧ端とＯＧ端との間の領域の電界強度を破壊限界に達しない限度で緩やかに増加させ、その増加分だけＦＧ端の電界集中を緩和する。換言すれば、ＦＧ端の電界強度の一部を、ＦＧ端とＯＧ端との間の領域に分配する。これにより、破壊限界に達する懸念が最も高いＦＧ端の電界集中が緩和し、全体として電界集中によるデバイス特性の劣化破壊が抑止される。
【００８３】
変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、保護絶縁膜６に、第２の溝６ｃを形成すると共に、ファインゲート７Ａの形成部位である第１の溝６ｄと第２の溝６ｃとの間に傾斜面を形成する。これにより、保護絶縁膜６は、第２の溝６ｃで厚みが薄くなると共に、第２の溝６ｃから第１の溝６ｄに向かうについて厚みが漸減する。この保護絶縁膜６の傾斜面部分及び保護絶縁膜６の薄い第２の溝６ｂをオーバーゲート７Ｂが埋め込み包含するように、ゲート電極７を形成する。この構成により、化合物半導体層２の内部における空乏層が徐々に伸長する。図１９（ｂ）に示すように、ＦＧ端７ＡａとＯＧ端７Ｂａとの間の領域で電界強度は破壊限界に達しない限度で緩やかに大きくなり、それに伴いＦＧ端７Ａａの電界強度が低下して電界集中が緩和する。これにより、ＦＧ端７Ａａの電界強度は破壊限界であるＢＥ１よりも大幅に低くなる。変形例３では、ＦＧ端７ＡａとＯＧ端７Ｂａとの間の領域における電界強度の増加寄与分が変形例１，２の場合よりも大きいため、ＦＧ端７Ａａにおける電界強度は変形例２の場合よりも低く、ＯＧ端７Ｂａにおける電界強度は変形例１の場合よりも低い。以上のように、ゲート−ドレイン間の全体として、電界集中によるデバイス特性の劣化破壊が抑止される。
【００８４】
変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、３端子特性について調べた。その結果を図２０に示す。（ａ）が比較例の結果を、（ｂ）が変形例３の結果をそれぞれ示す。ここで、実線がＶｄｓ＝２０Ｖ印加時のＩＶ特性を示し、破線がＶｄｓ＝５０Ｖ印加時のＩＶ特性を示す。
図２０（ｂ）では、図２０（ａ）と比較して、電流コラプスの改善が確認された。これは、変形例２では、ＦＧ端の電界集中が緩和され、電子トラップへの電子捕獲が抑止されたことを意味する。
【００８５】
更に、変形例３によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、上記の比較例との比較を踏まえて、高温通電試験を行った。その結果を図２１に示す。
変形例３では、比較例とは異なり、高温通電試験においてゲート電流の変化が少なく、且つ破壊が生じないことが確認された。即ち、変形例３の保護絶縁膜６及びゲート電極７を適用することにより、出力特性の優れた信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８６】
以上説明したように、変形例３によれば、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止して、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８７】
（第２の実施形態）
以下、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ゲート絶縁膜が形成される点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２２は、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００８８】
先ず、第１の実施形態の図１（ａ）〜図２（ｃ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第１の溝６ａ及び第２の溝６ｂを形成する。このときの様子を図２２（ａ）に示す。
【００８９】
続いて、図２２（ｂ）に示すように、第１の溝６ａ内を覆うゲート絶縁膜２１を形成する。
詳細には、第１の溝６ａ内を覆うように、保護絶縁膜６上にゲート絶縁膜２１を形成する。例えば、Ａｌ2Ｏ3を原子層堆積法ＡＬＤ法により膜厚（２０）ｎｍ程度に堆積する。これにより、ゲート絶縁膜２１が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００９０】
ゲート絶縁膜２１は、保護絶縁膜６上に形成されるため、第２の溝６ｂ内も覆うように形成される。そのため、第２の溝６ｂでは、ゲート絶縁膜２１の分だけ絶縁物の厚みが増加する。本実施形態では、この点を考慮し、図２（ｂ）の工程において、その後にゲート絶縁膜２１の形成で見込まれる実効的な厚み分（保護絶縁膜６に換算された厚み分）だけ、第２の溝６ｂの底部に残存させる厚みを薄くする。
【００９１】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２２（ｃ）に示す。
ゲート電極７は、いわゆるオーバーハング形状であり、下部のファインゲート７Ａが第１の溝６ｄ内をゲート絶縁膜２１を介して埋め込み、上部のオーバーゲート７Ｂがファインゲート７Ａよりも幅広に形成されている。ゲート電極７では、オーバーゲート７Ｂの一端（ドレイン電極５側の電極端であり、ＯＧ端７Ｂａとする。）がゲート絶縁膜２１を介した第２の溝６ｂ内に位置する。具体的には、ＯＧ端７Ｂａが第２の溝６ｂ内で当該第２の溝６Ｂのゲート電極７側の端部からドレイン電極５に向かって０．２μｍ以上、ここでは（  ）μｍ程度離間した部位に形成される。
【００９２】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００９３】
以上説明したように、本実施形態によれば、第１の実施形態と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止して、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９４】
（変形例）
以下、第２の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの諸変形例について説明する。
【００９５】
―変形例１―
変形例１では、第１の実施形態の変形例１のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ゲート絶縁膜が形成される構成を採る。なお、第１の実施形態等によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２３は、第２の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００９６】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）、図８（ｂ）〜図８（ｃ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第１の溝６ａ及び第２の溝６ｃを形成する。このときの様子を図２３（ａ）に示す。
【００９７】
続いて、図２３（ｂ）に示すように、第１の溝６ａ内を覆うゲート絶縁膜２２を形成する。
詳細には、第１の溝６ａ内を覆うように、保護絶縁膜６上にゲート絶縁膜２２を形成する。例えば、Ａｌ2Ｏ3をＡＬＤ法により膜厚２０ｎｍ程度に堆積する。これにより、ゲート絶縁膜２２が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００９８】
ゲート絶縁膜２２は、保護絶縁膜６上に形成されるため、第２の溝６ｃ内も覆うように形成される。そのため、第２の溝６ｃでは、ゲート絶縁膜２２の分だけ絶縁物の厚みが増加する。本実施形態では、この点を考慮し、図８（ｂ）の工程において、その後にゲート絶縁膜２２の形成で見込まれる実効的な厚み分（保護絶縁膜６に換算された厚み分）だけ、第２の溝６ｃの底部に残存させる厚みを薄くする。
【００９９】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２３（ｃ）に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、第１の溝６ａ内をゲート絶縁膜２２を介して埋め込む。オーバーゲート７Ｂは、第２の溝６ｃ内をゲート絶縁膜２２を介して埋め込み、ＯＧ端７Ｂａが第２の溝６ｃのドレイン電極５側の端部からドレイン電極５に向かって０．１μｍ程度離間した部位に位置する。
【０１００】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１０１】
以上説明したように、変形例１によれば、第１の実施形態の変形例１と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１０２】
―変形例２―
変形例２では、第１の実施形態の変形例２のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ゲート絶縁膜が形成される構成を採る。なお、第１の実施形態等によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２４は、第２の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１０３】
先ず、第１の実施形態の図１（ａ）〜図２（ｂ）、第１の実施形態の変形例２の図１３（ｂ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第１の溝６ｄ及び第２の溝６ｂを形成する。このときの様子を図２４（ａ）に示す。
【０１０４】
続いて、図２４（ｂ）に示すように、第１の溝６ｄ内を覆うゲート絶縁膜２３を形成する。
詳細には、第１の溝６ｄ内を覆うように、保護絶縁膜６上にゲート絶縁膜２３を形成する。例えば、Ａｌ2Ｏ3を原子層堆積法ＡＬＤ法により膜厚２０ｎｍ程度に堆積する。これにより、ゲート絶縁膜２３が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【０１０５】
ゲート絶縁膜２３は、保護絶縁膜６上に形成されるため、第２の溝６ｂ内も覆うように形成される。そのため、第２の溝６ｂでは、ゲート絶縁膜２３の分だけ絶縁物の厚みが増加する。本実施形態では、この点を考慮し、図２（ｂ）の工程において、その後にゲート絶縁膜２３の形成で見込まれる実効的な厚み分（保護絶縁膜６に換算された厚み分）だけ、第２の溝６ｂの底部に残存させる厚みを薄くする。
【０１０６】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２４（ｃ）に示す。
ゲート電極７は、いわゆるオーバーハング形状であり、下部のファインゲート７Ａが第１の溝６ｄ内をゲート絶縁膜２３を介して埋め込み、上部のオーバーゲート７Ｂがファインゲート７Ａよりも幅広に形成されている。ゲート電極７では、オーバーゲート７Ｂの一端（ドレイン電極５側の電極端であり、ＯＧ端７Ｂａとする。）がゲート絶縁膜２３を介した第２の溝６ｂ内に位置する。具体的には、ＯＧ端７Ｂａが第２の溝６ｂ内で当該第２の溝６ｂのゲート電極７側の端部からドレイン電極５に向かって０．２μｍ以上、ここでは０．２μｍ程度離間した部位に形成される。
【０１０７】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１０８】
以上説明したように、変形例２によれば、第１の実施形態の変形例２と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１０９】
―変形例３―
変形例３では、第１の実施形態の変形例３のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ゲート絶縁膜が形成される構成を採る。なお、第１の実施形態等によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２５は、第２の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１１０】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）、第１の実施形態の変形例３の図１７（ｂ）〜図１７（ｃ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第１の溝６ｄ及び第２の溝６ｃを形成する。このときの様子を図２５（ａ）に示す。
【０１１１】
続いて、図２５（ｂ）に示すように、第１の溝６ｄ内を覆うゲート絶縁膜２４を形成する。
詳細には、第１の溝６ｄ内を覆うように、保護絶縁膜６上にゲート絶縁膜２４を形成する。例えば、Ａｌ2Ｏ3を原子層堆積法ＡＬＤ法により膜厚２０ｎｍ程度に堆積する。これにより、ゲート絶縁膜２４が形成される。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【０１１２】
ゲート絶縁膜２４は、保護絶縁膜６上に形成されるため、第２の溝６ｃ内も覆うように形成される。そのため、第２の溝６ｃでは、ゲート絶縁膜２３の分だけ絶縁物の厚みが増加する。本実施形態では、この点を考慮し、図１６（ｂ）の工程において、その後にゲート絶縁膜２４の形成で見込まれる実効的な厚み分（保護絶縁膜６に換算された厚み分）だけ、第２の溝６ｃの底部に残存させる厚みを薄くする。
【０１１３】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２５（ｃ）に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、第１の溝６ｄ内をゲート絶縁膜２４を介して埋め込む。オーバーゲート７Ｂは、第２の溝６ｃ内をゲート絶縁膜２４を介して埋め込み、ＯＧ端７Ｂａが第２の溝６ｃのドレイン電極５側の端部からドレイン電極５に向かって０．１μｍ程度離間した部位に位置する。
【０１１４】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１１５】
以上説明したように、変形例３によれば、第１の実施形態の変形例３と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１１６】
（第３の実施形態）
以下、第３の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。本実施形態では、第１の実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ゲート絶縁膜が形成される点で第１の実施形態と相違する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２６は、第３の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１１７】
先ず、第１の実施形態の図１（ａ）〜図２（ｂ）の諸工程を経て、化合物半導体層２上を覆う保護絶縁膜６に第２の溝６ｂを形成する。このときの様子を図２６（ａ）に示す。
【０１１８】
続いて、図２６（ｂ）に示すように、保護絶縁膜６に第１の溝６ｅを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口２５ａを有するレジストマスク２５が形成される。
【０１１９】
次に、レジストマスク２５を用いて、開口２５ａの底部に保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をドライエッチングする。保護絶縁膜６の残存する部分はゲート絶縁膜として機能するため、所定厚としては例えば２０ｎｍ程度とする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が６００ｎｍ程度で深さが例えば４０ｎｍ程度の第１の溝６ｅが形成される。第１の溝６ｅは、保護絶縁膜６において、第２の溝６ｂと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク２５は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【０１２０】
上記した図２（ｂ）及び図２６（ｂ）では、保護絶縁膜６に第２の溝６ｂを形成した後に第１の溝６ｅを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ｅを形成した後に第２の溝６ｂを形成するようにしても良い。
【０１２１】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２６（ｃ）に示す。
ゲート電極７は、いわゆるオーバーハング形状であり、下部のファインゲート７Ａが第１の溝６ｅ内を埋め込み、上部のオーバーゲート７Ｂがファインゲート７Ａよりも幅広に形成されている。ゲート電極７では、ファインゲート７Ａがキャップ層２ｅと第１の溝６ｅの底部の保護絶縁膜６を介しており、オーバーゲート７Ｂの一端（ドレイン電極５側の電極端であり、ＯＧ端７Ｂａとする。）が第２の溝６ｂ内に位置する。具体的には、ＯＧ端７Ｂａが第２の溝６ｂ内で当該第２の溝６ｂのゲート電極７側の端部からドレイン電極５に向かって０．２μｍ以上、ここでは０．２μｍ程度離間した部位に形成される。
【０１２２】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１２３】
以上説明したように、本実施形態によれば、第１の実施形態と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止して、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。更に、ＭＩＳ型となるゲート絶縁膜を形成するに際して、保護絶縁膜６の一部でゲート絶縁膜を兼用するため、製造工程が削減される。
【０１２４】
（変形例）
以下、第３の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの諸変形例について説明する。
【０１２５】
―変形例１―
変形例１では、第１の実施形態の変形例１のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、保護絶縁膜の一部がゲート絶縁膜を兼用する構成を採る。なお、第１の実施形態等によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２７は、第３の実施形態の変形例１によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１２６】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）、第１の実施形態の変形例１の図８（ｂ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第２の溝６ｃを形成する。このときの様子を図２７（ａ）に示す。
【０１２７】
続いて、図２７（ｂ）に示すように、保護絶縁膜６に第１の溝６ｅを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口２５ａを有するレジストマスク２５が形成される。
【０１２８】
次に、レジストマスク２５を用いて、開口２５ａで保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をドライエッチングする。保護絶縁膜６の残存する部分はゲート絶縁膜として機能するため、所定厚としては例えば２０ｎｍ程度とする。エッチングガスには、例えばＳＦ6を用いる。これにより、保護絶縁膜６には、幅が６００ｎｍ程度で深さが例えば４０ｎｍ程度の第１の溝６ｅが形成される。第１の溝６ｅは、保護絶縁膜６において、第２の溝６ｃと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク２５は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【０１２９】
上記した図８（ｂ）及び図２７（ｂ）では、保護絶縁膜６に第２の溝６ｃを形成した後に第１の溝６ｅを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ｅを形成した後に第２の溝６ｃを形成するようにしても良い。
【０１３０】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２７（ｃ）に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、キャップ層２ｅと第１の溝６ｅの底部の保護絶縁膜６を介して第１の溝６ｅ内を埋め込む。オーバーゲート７Ｂは、第２の溝６ｃ内を埋め込み、ＯＧ端７Ｂａが第２の溝６ｃのドレイン電極５側の端部からドレイン電極５に向かって０．１μｍ程度離間した部位に位置する。
【０１３１】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１３２】
以上説明したように、変形例１によれば、第１の実施形態の変形例１と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。更に、ＭＩＳ型となるゲート絶縁膜を形成するに際して、保護絶縁膜６の一部でゲート絶縁膜を兼用するため、製造工程が削減される。
【０１３３】
―変形例２―
変形例２では、第１の実施形態の変形例２のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、保護絶縁膜の一部がゲート絶縁膜を兼用する構成を採る。なお、第１の実施形態等によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２８は、第３の実施形態の変形例２によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１３４】
先ず、第１の実施形態の図１（ａ）〜図２（ｂ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第２の溝６ｂを形成する。このときの様子を図２８（ａ）に示す。
【０１３５】
続いて、図２８（ｂ）に示すように、保護絶縁膜６に第１の溝６ｆを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば東京応化社製の商品名NMD−Wを用いる。これにより、開口２６ａを有するレジストマスク２６が形成される。
【０１３６】
次に、レジストマスク２６を用いて、開口２６ａの底部に保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をウェットエッチングする。保護絶縁膜６の残存する部分はゲート絶縁膜として機能するため、所定厚としては例えば２０ｎｍ程度とする。エッチャントには、例えばバッファードフッ酸を用いる。これにより、保護絶縁膜６に第１の溝６ｆが形成される。第１の溝６ｆは、深さが例えば４０ｎｍ程度であり、その側壁面がウェットエッチングにより傾斜面となり、底部の幅が６００ｎｍ程度で上部が底部よりも幅広に形成される。第１の溝６ｆにより、保護絶縁膜６は、第１の溝６ｆと第２の溝６ｂとの間の部位において、第２の溝６ｂから第１の溝６ｆに向かうにつれて厚みが漸減することになる。第１の溝６ｆは、保護絶縁膜６において、第２の溝６ｂと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク２６は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【０１３７】
上記した図２（ｂ）及び図２８（ｂ）では、保護絶縁膜６に第２の溝６ｂを形成した後に第１の溝６ｆを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ｆを形成した後に第２の溝６ｂを形成するようにしても良い。
【０１３８】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２８（ｃ）に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、キャップ層２ｅと第１の溝６ｆの底部の保護絶縁膜６を介して第１の溝６ｆ内を埋め込む。オーバーゲート７Ｂは、オーバーゲート７Ｂの一端（ドレイン電極５側の電極端であり、ＯＧ端７Ｂａとする。）が第２の溝６ｂ内に位置する。具体的には、ＯＧ端７Ｂａが第２の溝６ｂ内で当該第２の溝６ｂのゲート電極７側の端部からドレイン電極５に向かって０．２μｍ以上、ここでは０．２μｍ程度離間した部位に形成される。
【０１３９】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１４０】
以上説明したように、変形例２によれば、第１の実施形態の変形例２と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。更に、ＭＩＳ型となるゲート絶縁膜を形成するに際して、保護絶縁膜６の一部でゲート絶縁膜を兼用するため、製造工程が削減される。
【０１４１】
―変形例３―
変形例３では、第１の実施形態の変形例３のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、保護絶縁膜の一部がゲート絶縁膜を兼用する構成を採る。なお、第１の実施形態等によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２９は、第３の実施形態の変形例３によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１４２】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）、第１の実施形態の変形例３の図１７（ｂ）の諸工程を経て、化合物半導体層２の全面を覆う保護絶縁膜６に第２の溝６ｃを形成する。このときの様子を図２９（ａ）に示す。
【０１４３】
続いて、図２９（ｂ）に示すように、保護絶縁膜６に第１の溝６ｆを形成する。
詳細には、先ず、保護絶縁膜６の全面にレジストを塗布する。レジストとしては、例えば住友化学社製の商品名PFI-32を用いる。塗布したレジストに紫外線法により例えば６００ｎｍ幅の開口用露光を行い、レジストを現像する。現像液としては、例えば住友化学社製の商品名NMD−Wを用いる。これにより、開口２６ａを有するレジストマスク２６が形成される。
【０１４４】
次に、レジストマスク２６を用いて、開口２６ａの底部に保護絶縁膜６が所定厚だけ残存するように保護絶縁膜６をウェットエッチングする。保護絶縁膜６の残存する部分はゲート絶縁膜として機能するため、所定厚としては例えば２０ｎｍ程度とする。エッチャントには、例えばバッファードフッ酸を用いる。これにより、保護絶縁膜６に第１の溝６ｆが形成される。第１の溝６ｆは、深さが例えば４０ｎｍ程度であり、その側壁面がウェットエッチングにより傾斜面となり、底部の幅が６００ｎｍ程度で上部が底部よりも幅広に形成される。第１の溝６ｆにより、保護絶縁膜６は、第１の溝６ｆと第２の溝６ｃとの間の部位において、第２の溝６ｃから第１の溝６ｆに向かうにつれて厚みが漸減することになる。第１の溝６ｆは、保護絶縁膜６において、第２の溝６ｃと並び、以後の工程で形成されるゲート電極のファインゲートの形成予定部位に形成される。
レジストマスク２６は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【０１４５】
上記した図１７（ｂ）及び図２９（ｂ）では、保護絶縁膜６に第２の溝６ｃを形成した後に第１の溝６ｆを形成する場合を例示したが、工程順序を逆にして、保護絶縁膜６に第１の溝６ｆを形成した後に第２の溝６ｃを形成するようにしても良い。
【０１４６】
続いて、第１の実施形態の図３（ａ）〜図３（ｃ）の諸工程を実行する。図３（ｃ）に対応する状態を図２９（ｃ）に示す。
ゲート電極７は、下部のファインゲート７Ａ及びファインゲート７Ａよりも幅広の上部のオーバーゲート７Ｂからなるオーバーハング形状である。ファインゲート７Ａは、第１の溝６ｆ内をキャップ層２ｅと第１の溝６ｆの底部の保護絶縁膜６を介して第１の溝６ｆ内を埋め込む。オーバーゲート７Ｂは、第２の溝６ｃ内を埋め込み、ＯＧ端７Ｂａが第２の溝６ｃのドレイン電極５側の端部からドレイン電極５に向かって０．１μｍ程度離間した部位に位置する。
【０１４７】
しかる後、ソース電極４及びドレイン電極５、ゲート電極７の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１４８】
以上説明したように、変形例３によれば、第１の実施形態の変形例３と同様に、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。更に、ＭＩＳ型となるゲート絶縁膜を形成するに際して、保護絶縁膜６の一部でゲート絶縁膜を兼用するため、製造工程が削減される。
【０１４９】
（第４の実施形態）
本実施形態では、第１〜第３の実施形態及びこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図３０は、第４の実施形態による電源装置の概略構成を示す結線図である。
【０１５０】
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
【０１５１】
本実施形態では、一次側回路２１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅが、第１〜第３の実施形態及びこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【０１５２】
本実施形態では、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止するＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【０１５３】
（第５の実施形態）
本実施形態では、第１〜第３の実施形態及びこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図３１は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【０１５４】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態及びこれらの諸変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図３１では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
【０１５５】
本実施形態では、比較的簡素な構成によりゲート電極７周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止するＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【０１５６】
（他の実施形態）
第１〜第３の実施形態及びこれらの諸変形例、第４及び第５の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【０１５７】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上述した第１〜第３の実施形態及びこれらの諸変形例、第４及び第５の実施形態では、電子走行層がｉ−ＧａＮ、中間層がＡｌＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。必要に応じてキャップ層のｎ−ＧａＮは省略できる。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【０１５８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡素な構成によりゲート電極周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１５９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上述した第１〜第３の実施形態及びこれらの諸変形例、第４及び第５の実施形態では、電子走行層がｉ−ＧａＮ、中間層がｉ−ＩｎＡｌＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ+−ＧａＮで形成される。必要に応じてキャップ層のｎ-ＧａＮは省略できる。
【０１６０】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡素な構成によりゲート電極周辺の電界集中を緩和し、デバイス特性の劣化破壊を抑止する。これにより、高耐圧及び高出力を実現する信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１６１】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【０１６２】
（付記１）化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記保護絶縁膜上又は前記保護絶縁膜の開口内に形成された電極と
を含み、
前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
前記電極は、前記第１の溝を埋め込むと共に、当該電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置することを特徴とする化合物半導体装置。
【０１６３】
（付記２）前記保護絶縁膜は、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減することを特徴とする付記１に記載の化合物半導体装置。
【０１６４】
（付記３）前記電極は、前記第２の溝を埋め込むと共に、前記一端が前記第１の溝から離間する方向に前記第２の溝を越えて位置することを特徴とする付記１又は２に記載の化合物半導体装置。
【０１６５】
（付記４）前記電極は、前記一端が前記第２の溝内に位置することを特徴とする付記１又は２に記載の化合物半導体装置。
【０１６６】
（付記５）前記電極は、貫通溝とされた前記第１の溝を埋め込み前記化合物半導体層と接触することを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【０１６７】
（付記６）前記第１の溝は、底部に前記保護絶縁膜が所定厚だけ残存するように形成されており、
前記電極は、前記化合物半導体層上に前記保護絶縁膜の底部を介して形成されることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【０１６８】
（付記７）前記第１の溝は貫通溝とされており、
前記第１の溝の内壁面を覆うように前記保護絶縁膜上に形成されたゲート絶縁膜を更に含み、
前記電極は、前記化合物半導体層上に前記ゲート絶縁膜を介して形成されることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【０１６９】
（付記８）化合物半導体層上を覆い、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とを有する保護絶縁膜を形成する工程と、
前記保護絶縁膜上又は前記保護絶縁膜の開口内に、前記第１の溝を埋め込むと共に、一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置する電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【０１７０】
（付記９）前記保護絶縁膜を、前記第１の溝と前記第２の溝との間の部位の厚みが前記第２の溝から前記第１の溝に向かうにつれて漸減するように形成することを特徴とする付記８に記載の化合物半導体装置の製造方法。
【０１７１】
（付記１０）前記電極を、前記第２の溝を埋め込むと共に、前記一端が前記第１の溝から離間する方向に前記第２の溝を越えて位置するように形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【０１７２】
（付記１１）前記電極を、前記一端が前記第２の溝内に位置するように形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【０１７３】
（付記１２）前記第１の溝を貫通溝に形成し、
前記電極を、前記第１の溝を埋め込み前記化合物半導体層と接触するように形成することを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
【０１７４】
（付記１３）前記第１の溝を、底部に前記保護絶縁膜が所定厚だけ残存するように形成し、
前記電極を、前記化合物半導体層上に前記保護絶縁膜の底部を介して形成することを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
【０１７５】
（付記１４）前記第１の溝を貫通溝に形成し、
前記第１の溝の内壁面を覆うように前記保護絶縁膜上にゲート絶縁膜を形成する工程を更に含み、
前記電極を、前記化合物半導体層上に前記ゲート絶縁膜を介して形成することを特徴とする付記８〜１１のいずれか１項に記載の化合物半導体装置の製造方法。
【０１７６】
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記保護絶縁膜上に形成されたゲート電極と
を含み、
前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
前記ゲート電極は、前記第１の溝を埋め込むと共に、当該ゲート電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置することを特徴とする電源回路。
【０１７７】
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層上を覆う保護絶縁膜と、
前記保護絶縁膜上に形成されたゲート電極と
を含み、
前記保護絶縁膜は、第１の溝と、前記第１の溝と並んで前記化合物半導体層上に当該保護絶縁膜が所定厚だけ残存する第２の溝とが形成されており、
前記ゲート電極は、前記第１の溝を埋め込むと共に、当該ゲート電極の一端が前記第１の溝から離間して少なくとも前記第２の溝内に位置することを特徴とする高周波増幅器。
【符号の説明】
【０１７８】
１  ＳｉＣ基板
２  化合物半導体層
２ａ  バッファ層
２ｂ  電子走行層
２ｃ  中間層
２ｄ  電子供給層
２ｅ  キャップ層
３  素子分離構造
２Ａ，２Ｂ  電極溝
４  ソース電極
５  ドレイン電極
６，１０１  保護絶縁膜
６ａ，６ｄ，６ｅ，６ｆ  第１の溝
６ｂ，６ｃ  第２の溝
７，１０２  ゲート電極
７Ａ  ファインゲート
７Ｂ  オーバーゲート
７Ａａ  ＦＧ端
７Ｂａ  ＯＧ端
１１，１２，１３，１４，２５，２６  レジストマスク
１３Ａ  下層レジスト
１３Ｂ  上層レジスト
１１ａ，１２ａ，１３ａ，１３Ａａ，１３Ｂａ，１４ａ，１５ａ，１０１ａ，２５ａ，２６ａ  開口
２１，２２，２３，２４  ゲート絶縁膜
３１  一次側回路
３２  二次側回路
３３  トランス
３４  交流電源
３５  ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ  スイッチング素子
４１  ディジタル・プレディストーション回路
４２ａ，４２ｂ  ミキサー
４３  パワーアンプ
【図１】
2014017423.tif 000003
【図２】
2014017423.tif 000004
【図３】
2014017423.tif 000005
【図４】
2014017423.tif 000006
【図５】
2014017423.tif 000007
【図６】
2014017423.tif 000008
【図７】
2014017423.tif 000009
【図８】
2014017423.tif 000010
【図９】
2014017423.tif 000011
【図１０】
2014017423.tif 000012
【図１１】
2014017423.tif 000013
【図１２】
2014017423.tif 000014
【図１３】
2014017423.tif 000015
【図１４】
2014017423.tif 000016
【図１５】
2014017423.tif 000017
【図１６】
2014017423.tif 000018
【図１７】
2014017423.tif 000019
【図１８】
2014017423.tif 000020
【図１９】
2014017423.tif 000021
【図２０】
2014017423.tif 000022
【図２１】
2014017423.tif 000023
【図２２】
2014017423.tif 000024
【図２３】
2014017423.tif 000025
【図２４】
2014017423.tif 000026
【図２５】
2014017423.tif 000027
【図２６】
2014017423.tif 000028
【図２７】
2014017423.tif 000029
【図２８】
2014017423.tif 000030
【図２９】
2014017423.tif 000031
【図３０】
2014017423.tif 000032
【図３１】
2014017423.tif 000033