(57)【要約】【課題】裏面照射型の固体撮像装置において、受光感度を向上させることができるようにする。【解決手段】固体撮像装置は、半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、行列状に配置された複数の光電変換領域の間に形成された素子分離領域と、素子分離領域の上面に形成された遮光部材とを備える。素子分離領域は、遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する。本技術は、例えば、裏面照射型の固体撮像装置等に適用できる。【選択図】図３
2014192348.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、
行列状に配置された前記複数の光電変換領域の間に形成された素子分離領域と、
前記素子分離領域の上面に形成された遮光部材と
を備え、
前記素子分離領域は、前記遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する
固体撮像装置。
【請求項２】
前記素子分離領域の前記高不純物濃度領域は、前記遮光部材の少なくとも一部と、直接接続されている
請求項１に記載の固体撮像装置。
【請求項３】
前記素子分離領域の前記高不純物濃度領域は、赤の光を光電変換する前記光電変換領域の周辺部のみに存在する
請求項１に記載の固体撮像装置。
【請求項４】
前記複数の光電変換領域の間の各素子分離領域は、前記高不純物濃度領域を有し、
前記高不純物濃度領域は、その上面の前記遮光部材と直接接続されている
請求項１に記載の固体撮像装置。
【請求項５】
前記遮光部材には、前記複数の光電変換領域と前記素子分離領域を含む画素アレイ部の周辺に配置された周辺回路から、所定の電圧が供給される
請求項１に記載の固体撮像装置。
【請求項６】
前記遮光部材には、前記複数の光電変換領域と前記素子分離領域を含む画素アレイ部の周辺に配置された周辺回路から、貫通電極を介して、所定の電圧が供給される
請求項４に記載の固体撮像装置。
【請求項７】
前記素子分離領域の前記高不純物濃度領域は、前記半導体基板の裏面側の前記素子分離領域の界面から離れた位置に形成されており、
前記遮光部材は、前記素子分離領域内部まで埋め込まれている
請求項１に記載の固体撮像装置。
【請求項８】
前記素子分離領域の前記高不純物濃度領域は、前記遮光部材の少なくとも一部と、前記遮光部材と異なる導電性の材料を介して間接的に接続されている
請求項１に記載の固体撮像装置。
【請求項９】
半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域を形成し、
行列状に配置された前記複数の光電変換領域の間の素子分離領域の裏面側に、前記素子分離領域より高不純物濃度の高不純物濃度領域を形成し、
前記高不純物濃度領域の上面に、前記高不純物濃度領域と接続される遮光部材を形成する
固体撮像装置の製造方法。
【請求項１０】
半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、
行列状に配置された前記複数の光電変換領域の間に形成された素子分離領域と、
前記素子分離領域の上面に形成された遮光部材と
を備え、
前記素子分離領域は、前記遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置およびその製造方法、並びに電子機器に関し、特に、裏面照射型の固体撮像装置において、受光感度を向上させることができるようにする固体撮像装置およびその製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
半導体基板の裏面側から光が入射される裏面照射型の固体撮像装置がある。このような裏面照射型の固体撮像装置において、例えば、特許文献１では、光入射面側の遮光部材を接地回路に接続することで、遮光部材の周囲の活性層との間で電荷が発生することを抑制する技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３００６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術では、光入射面側界面全体にP型拡散層が形成されているため、感度の低下が懸念される。
【０００５】
本技術は、このような状況に鑑みてなされたものであり、裏面照射型の固体撮像装置において、受光感度を向上させることができるようにするものである。
【課題を解決するための手段】
【０００６】
本技術の第１の側面の固体撮像装置は、半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、行列状に配置された前記複数の光電変換領域の間に形成された素子分離領域と、前記素子分離領域の上面に形成された遮光部材とを備え、前記素子分離領域は、前記遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する。
【０００７】
本技術の第２の側面の固体撮像装置の製造方法は、半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域を形成し、行列状に配置された前記複数の光電変換領域の間の素子分離領域の裏面側に、前記素子分離領域より高不純物濃度の高不純物濃度領域を形成し、前記高不純物濃度領域の上面に、前記高不純物濃度領域と接続される遮光部材を形成する。
【０００８】
本技術の第３の側面の電子機器は、半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、行列状に配置された前記複数の光電変換領域の間に形成された素子分離領域と、前記素子分離領域の上面に形成された遮光部材とを備え、前記素子分離領域は、前記遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する固体撮像装置を備える。
【０００９】
本技術の第１乃至第３の側面においては、半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域が形成され、行列状に配置された前記複数の光電変換領域の間の素子分離領域の裏面側に、前記素子分離領域より高不純物濃度の高不純物濃度領域が形成され、前記高不純物濃度領域の上面に、前記高不純物濃度領域と接続される遮光部材が形成される。
【００１０】
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【発明の効果】
【００１１】
本技術の第１乃至第３の側面によれば、裏面照射型の固体撮像装置において、受光感度を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本技術が適用された固体撮像装置の概略構成を示すブロック図である。
【図２】共有画素構造の例を示す図である。
【図３】画素アレイ部の画素の第１の構造例について説明する図である。
【図４】遮光部材が形成される領域を示す平面図である。
【図５】画素アレイ部の平面図である。
【図６】周辺回路分離領域と画素アレイ部との境界付近の断面構造図である。
【図７】従来の画素アレイ部境界付近の断面構造図である。
【図８】コンタクト部のその他の構造例を示す図である。
【図９】画素アレイ部の画素の第２の構造例について説明する図である。
【図１０】遮光部材の配置場所について説明する図である。
【図１１】画素アレイ部の画素の第３の構造例について説明する図である。
【図１２】画素アレイ部の画素の第４の構造例について説明する図である。
【図１３】画素アレイ部の画素のその他の構造例について説明する図である。
【図１４】本技術が適用された固体撮像装置の製造方法について説明する図である。
【図１５】本技術が適用された固体撮像装置の製造方法について説明する図である。
【図１６】本技術が適用された固体撮像装置の製造方法について説明する図である。
【図１７】本技術が適用された固体撮像装置の製造方法について説明する図である。
【図１８】本技術が適用された固体撮像装置の製造方法について説明する図である。
【図１９】本技術が適用された固体撮像装置の製造方法について説明する図である。
【図２０】本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（画素の第１の断面構造例）
２．第２の実施の形態（画素の第２の断面構造例）
３．第３の実施の形態（画素の第３の断面構造例）
４．第４の実施の形態（画素の第４の断面構造例）
【００１４】
＜固体撮像装置の概略構成例＞
図１は、本技術が適用された固体撮像装置の概略構成を示している。
【００１５】
図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
【００１６】
画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
【００１７】
また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
【００１８】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
【００１９】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号をカラム信号処理回路５に供給する。
【００２０】
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
【００２１】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
【００２２】
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
【００２３】
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
【００２４】
また、固体撮像装置１は、画素トランジスタが形成される半導体基板１２の表面側と反対側の裏面側から光が入射される裏面照射型のMOS型固体撮像装置である。
【００２５】
＜共有画素構造の例＞
上述したように、画素アレイ部３の画素２は、フォトダイオードと複数の画素トランジスタを画素単位に有する構造とすることもできるし、フォトダイオードと転送トランジスタのみを画素単位で持ち、その他の画素トランジスタを複数の画素で共有する共有画素構造とすることもできる。
【００２６】
本実施の形態では、画素アレイ部３の画素２は、図２に示すような共有画素構造を有している。
【００２７】
すなわち、図２は、図１の固体撮像装置１で採用されている共有画素構造を示している。
【００２８】
画素アレイ部３において、２次元アレイ状に規則的に配列された複数の画素２は、緑（Ｇｒ，Ｇｂ）の光を受光するＧｂ画素およびＧｒ画素と、赤（Ｒ）の光を受光するＲ画素、並びに、青（Ｂ）の光を受光するＢ画素とからなる２×２の４画素を水平方向および垂直方向に繰り返し配列した、いわゆるベイヤー（Bayer）配列となっている。
【００２９】
本実施の形態の共有画素構造は、ベイヤー配列とされた複数の画素２のうち、図２において一点鎖線で示される、水平方向に２画素、垂直方向に４画素の計８画素で、複数の画素トランジスタが共有される構造である。
【００３０】
具体的には、一点鎖線で示される共有単位の８画素に対して、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELが共有化されており、転送トランジスタTRGは、画素２ごとに配置されている。なお、図２では、リセットトランジスタRST、増幅トランジスタAMP、選択トランジスタSEL、及び、転送トランジスタTRGそれぞれのゲート電極のみが図示されている。
【００３１】
各画素２は、半導体基板１２の裏面側から入射された光を光電変換する光電変換領域２１を、素子分離領域２２で分離した構造となっている。
【００３２】
＜画素の第１の断面構造例＞
次に、図３を参照して、画素アレイ部３の画素２の第１の構造例について説明する。
【００３３】
図３は、図２の共有単位内の水平方向に並ぶ２画素分の断面図を示している。
【００３４】
なお、図３では、図面下側が、光が入射される半導体基板１２の裏面側であり、図面上側が、配線層が形成される半導体基板１２の表面側に相当する。
【００３５】
画素２内の光電変換領域２１では、N型半導体領域３１と、それより高不純物濃度のN型の半導体領域（N+半導体領域）３２と、高不純物濃度のP型の半導体領域（P+半導体領域）３３が積層されることにより、フォトダイオード（PD）が形成されている。
【００３６】
したがって、フォトダイオード（PD）の光入射側（図面下側）には、P型不純物領域が配置されていないため、固体撮像装置１は、P型不純物領域が配置されている場合と比較して、受光感度を向上させることができる。
【００３７】
光電変換領域２１の両側の素子分離領域２２は、P型半導体領域（P-Well）で形成されている。
【００３８】
水平方向に並ぶ２つの画素２の間に位置する素子分離領域２２の基板表面側には、共有単位の複数の画素２で共通に使用されるフローティングディフージョン（浮遊拡散領域）となる、高不純物濃度のN型の半導体領域（N++半導体領域）３４が形成されている。ここで、N++半導体領域３４の「N++」は、例えばN+半導体領域３２の「N+」よりも不純物濃度が高いことを表す。
【００３９】
光電変換領域２１と素子分離領域２２の上面（基板表面側の面）には、ゲート絶縁膜３５を介して、転送トランジスタTRGのゲート電極３６が形成される。
【００４０】
一方、素子分離領域２２それぞれの基板裏面側の界面付近には、素子分離領域２２全体のP型半導体領域よりも不純物濃度が高濃度に設定されたP++半導体領域３７が形成されている。この高不純物濃度のP++半導体領域３７は、後述するように、０［V］の電圧が供給される導電性の遮光部材３８とのコンタクト部として機能する。P++半導体領域３７は、感度低下および混色悪化等の懸念を回避するため、光電変換領域２１のN型半導体領域３１から離れて配置される。
【００４１】
P++半導体領域３７それぞれの下面には、隣接する他の画素２のカラーフィルタ４２を通過した光が入射するのを防ぐための遮光部材３８が形成される。したがって、遮光部材３８の素子分離領域２２との接続面は、高不純物濃度に設定されたP++半導体領域３７で覆われている。遮光部材３８には、例えば、タングステン（W）などの遮光性を有する導電性の材料が使用される。
【００４２】
基板裏面側の遮光部材３８が形成されない領域には、例えば、ハフニウム酸化膜などで形成される固定電荷膜（SCF）３９と、シリコン酸化膜（SiO2）４０が、例えば、高密度プラズマCVDにより形成される。シリコン酸化膜（SiO2）は、HDP(High Density Plasma)酸化膜とも称される。
【００４３】
そして、遮光部材３８とシリコン酸化膜４０の面全体が平坦化膜４１で覆われ、さらに、緑（Ｇｒ，Ｇｂ）、赤（Ｒ）、青（Ｂ）のいずれかのカラーフィルタ４２が形成される。
【００４４】
なお、図３では、図示が省略されているが、カラーフィルタ４２のさらに下側には、オンチップレンズ１４３（図１４）が形成される。
【００４５】
以上のように、固体撮像装置１の画素アレイ部３では、各画素２のフォトダイオードを分離する素子分離領域２２の直下に、導電性の遮光部材３８が配置される。そして、導電性の遮光部材３８は、素子分離領域２２のなかで、より高不純物濃度に調整された領域であるP++半導体領域３７と接続されている。
【００４６】
換言すれば、画素アレイ部３の複数の光電変換領域２２の間の各素子分離領域２２は、高不純物濃度のP++半導体領域３７を有し、P++半導体領域３７が、遮光部材３８と直接接続されている。
【００４７】
＜遮光部材３８の平面配置＞
図４は、遮光部材３８が形成される領域を示す画素アレイ部３の平面図である。
【００４８】
斜線を付して示される遮光部材３８は、図４に示されるように、素子分離領域２２の直下に、素子分離領域２２と同様の格子状に形成されている。
【００４９】
＜画素アレイ部３の平面図＞
図５は、固体撮像装置１の画素アレイ部３の平面図を示している。
【００５０】
画素アレイ部３は、各画素２の光電変換領域２１が開口されている開口領域５１と、光電変換領域２１が素子分離領域２２とともに遮光され、光学的黒レベルを検出する領域であるOPB（Optical Black）領域５２とからなる。
【００５１】
画素アレイ部３の周辺には、周辺回路分離領域５３が形成されている。周辺回路分離領域５３は、垂直駆動回路４、カラム信号処理回路５などが配置される周辺回路と画素アレイ部３を分離するための領域である。
【００５２】
図４に示したように画素アレイ部３において格子状に配置された遮光部材３８は、画素アレイ部３周辺の周辺回路分離領域５３まで到達するように形成され、周辺回路分離領域５３のコンタクト部５４において、半導体基板１２のP型半導体領域６０（図６）と接続される。
【００５３】
＜画素アレイ部３周辺の断面構造図＞
図６は、周辺回路分離領域５３と画素アレイ部３との境界付近の断面構造図を示している。
【００５４】
なお、図６において図３と同一の部分については同じ符号を付してあり、その部分の説明は適宜省略する。図６では、図３とは上下が反対に図示されており、図面上側が基板裏面側（光入射面側）、図面下側が基板表面側となっている。また、図６では、図面全体の見易さを考慮して、図３を簡略化したり、縮尺を変更して示されている部分がある。
【００５５】
遮光部材３８は、開口領域５１では、図４を参照して説明したように、素子分離領域２２と同様に格子状に形成されている。一方、OPB領域５２では、遮光部材３８は、フォトダイオード（PD）が形成されている光電変換領域２１も遮光する必要があるため、光電変換領域２１の上面にも形成されている。すなわち、OPB領域５２の全面が遮光部材３８で覆われている。
【００５６】
OPB領域５２の全面に形成された遮光部材３８は、周辺回路分離領域５３にも同様に形成され、周辺回路分離領域５３のP型半導体領域（P-Well）６０と接続されている。周辺回路分離領域５３のコンタクト部５４は、P型半導体領域６０と遮光部材３８とが接続されている領域に相当する。
【００５７】
周辺回路分離領域５３のP型半導体領域６０の基板表面側の界面近傍には、不純物濃度が高濃度に設定されたP++半導体領域６１が形成され、基板表面側の配線層の接続導体６２と接続されている。この接続導体６２は、周辺回路６４と接続された第１の配線層６３と接続されている。
【００５８】
周辺回路分離領域５３のP型半導体領域６０には、第１の配線層６３及び接続導体６２を介して、周辺回路６４から、例えば、０［V］の電圧が供給されている。換言すれば、P型半導体領域６０は、周辺回路６４の接地配線（GND）である第１の配線層６３と接続されている。
【００５９】
遮光部材３８は、コンタクト部５４で、P型半導体領域６０と電気的に接続されている。また、遮光部材３８は、画素アレイ部３の素子分離領域２２内の高濃不純物濃度のP++半導体領域３７とも接続されている。
【００６０】
したがって、各画素２の光電変換領域（PD）２１を分離する素子分離領域２２は、周辺回路６４の接地配線（GND）である第１の配線層６３と電気的に接続されており、素子分離領域２２には、周辺回路６４から所定の電圧（０［V］）が供給される。
【００６１】
このように、本技術が適用された固体撮像装置１では、各画素２の光電変換領域（PD）２１を分離する素子分離領域２２が、基板裏面側から、遮光部材３８を介して周辺回路６４の接地配線（GND）と電気的に接続されている。これにより、素子分離領域２２は、０［V］に電圧制御されるので、画素トランジスタのゲート電極に印加される印加電圧の変動に追従して素子分離領域２２の電位が変動してしまうウェル揺れ等の現象で、画面内の出力がシェーディングを持つことを防止することができる。
【００６２】
なお、上述の例では、素子分離領域２２には０［V］の電圧が供給されるようにしたが、例えば、−１［V］程度の負の電圧を印加するようにしてもよい。
【００６３】
＜従来の断面構造図＞
図７は、本技術の効果を説明するための、従来の画素アレイ部境界付近の断面構造図を示している。
【００６４】
図７において、図６と対応する部分については同一の符号を付してあるため、異なる部分についてのみ説明する。
【００６５】
図７に示す従来の構造では、遮光部材７１は素子分離領域２２と接続されておらず、素子分離領域２２は、周辺回路６４の接地配線（GND）である第１の配線層６３と、基板表面側から、電気的に接続されている。
【００６６】
具体的には、素子分離領域２２の基板表面側の界面近傍に、高不純物濃度のP++半導体領域３７が設けられ、接続導体７２と接続されている。接続導体７２は、画素アレイ部３内の第１の配線層６３を介して第２の配線層７３と接続され、第２の配線層７３は、周辺回路分離領域５３において、第１の配線層６３を介して周辺回路６４に接続されている。これにより、周辺回路６４からの０［V］の電圧が、素子分離領域２２に供給されるようになっている。
【００６７】
このような従来の構造では、図７において矩形の一点鎖線で示されるように、素子分離領域２２と周辺回路６４の接地配線（GND）とを接続するための配線層（接続導体７２、第２の配線層７３など）が、基板表面側に必要になる。
【００６８】
これに対し、本技術が適用された固体撮像装置１では、図６に示したように、基板裏面側から遮光部材３８を介して接地配線と電気的に接続するため、素子分離領域２２を接地するための基板表面側の配線層が不要となる。これにより、基板表面側の配線レイアウトの自由度を向上させることができる。
【００６９】
＜コンタクト部のその他の例＞
図８は、周辺回路分離領域５３のコンタクト部５４のその他の構造例を示す図である。
【００７０】
図８の例では、周辺回路分離領域５３のコンタクト部５４が、遮光部材３８と同一の材料を用いた貫通電極８１により第１の配線層６３に直接接続される構造となっている。このように貫通電極８１により、周辺回路６４から０［V］の電圧を遮光部材３８に供給して、遮光部材３８からさらに素子分離領域２２に供給するようにしてもよい。
【００７１】
＜画素の第２の断面構造例＞
次に、図９を参照して、画素アレイ部３の画素２の第２の構造例について説明する。
【００７２】
図９は、図３の第１の構造例と同様に示した画素２の断面図である。
【００７３】
図９においても、図３と同様の部分については同一の符号を付してあり、その部分の説明は適宜省略し、異なる部分についてのみ説明する。図１０以降についても同様である。
【００７４】
画素２の第２の構造例では、遮光部材９１として、遮光部材９１Aと、遮光部材９１Bの２種類が存在する。遮光部材９１Aは、図３と同様に、素子分離領域２２の高濃不純物濃度のP++半導体領域３７と接続されている。一方、遮光部材９１Bは、素子分離領域２２と接続されておらず、素子分離領域２２には、P++半導体領域３７も存在しない。
【００７５】
すなわち、上述した第１の構造例では、画素アレイ部３内において格子状に配置された遮光部材３８の全てが、素子分離領域２２のP++半導体領域３７と接続されていた。
【００７６】
これに対して、第２の構造例では、画素アレイ部３内において格子状に配置された遮光部材９１のなかの一部の遮光部材９１Aのみが、素子分離領域２２のP++半導体領域３７と接続されている。P++半導体領域３７は、導電性の遮光部材９１Aとのコンタクト部として機能する。
【００７７】
P++半導体領域３７とコンタクトしない遮光部材９１Bと素子分離領域２２との間には、光電変換領域２１と同様に、固定電荷膜３９とシリコン酸化膜４０が形成される。
【００７８】
以上のように、第２の構造例では、画素アレイ部３内の一部の遮光部材９１Aのみが、素子分離領域２２（のP++半導体領域３７）と接続され、接地される。
【００７９】
図１０は、遮光部材９１Aが素子分離領域２２の一部のみでコンタクトをとる場合の接続場所の配置例を示す図である。
【００８０】
遮光部材９１Aが素子分離領域２２の一部のみでコンタクトをとる場合には、共有単位である８画素の領域内の少なくとも１か所以上でコンタクトしていることが条件とされる。
【００８１】
図１０Aは、図９に示したように、共有単位の素子分離領域２２のうち、フローティングディフージョン直下の領域１０１で、コンタクトしている（遮光部材９１Aが配置されている）例を示している。
【００８２】
図１０Bは、共有単位の素子分離領域２２のうち、共有画素トランジスタ直下の領域１０２で、コンタクトしている（遮光部材９１Aが配置されている）例を示している。
【００８３】
図１０Cは、共有単位の素子分離領域２２のうち、赤（Ｒ）の画素２の周辺の領域１０３で、コンタクトしている（遮光部材９１Aが配置されている）例を示している。赤の光は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうち、最も波長の長い光である。波長の長い光は、光電変換領域２１内の深い位置（光の入射面から遠い位置）で光電変換されるため、P++半導体領域３７の影響を受けにくい。そのため、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうち、最も波長の長い赤（Ｒ）の画素２周辺の領域１０３に対してのみ、遮光部材９１Aが配置される。
【００８４】
なお、図１０A乃至図１０Cの例は、共有単位である８画素の領域内で少なくとも１か所以上のコンタクトを取る一例であり、これ以外の箇所でコンタクトを取っても勿論よい。
【００８５】
共有単位である８画素の領域内の少なくとも１か所以上で、遮光部材９１Aが素子分離領域２２とコンタクトを取ることにより、画素トランジスタのゲート電極に印加される印加電圧の変動に追従して素子分離領域２２の電位が変動してしまうウェル揺れ等の現象で、画面内の出力がシェーディングを持つことを防止することができる。
【００８６】
＜画素の第３の断面構造例＞
次に、図１１を参照して、画素アレイ部３の画素２の第３の構造例について説明する。
【００８７】
図１１は、図３の第１の構造例と同様に示した画素２の断面図である。
【００８８】
画素２の第３の構造例では、P++半導体領域３７が、素子分離領域２２と固定電荷膜３９との界面付近ではなく、固定電荷膜３９から離れた素子分離領域２２の内部に形成されている。
【００８９】
そして、遮光部材１１１は、P++半導体領域３７と接続されるように素子分離領域２２内部まで埋め込まれて形成されている。これにより、隣接する光電変換領域２１のN型半導体領域３１を、遮光部材１１１で物理的に分離することができるので、混色抑制の効果が向上する。
【００９０】
また、遮光部材１１１は、その外側をP型半導体領域である素子分離領域２２で覆うことができるので、暗電流を抑制する効果が大きくなる。
【００９１】
＜画素の第４の断面構造例＞
次に、図１２を参照して、画素アレイ部３の画素２の第４の構造例について説明する。
【００９２】
図１２は、図３の第１の構造例と同様に示した画素２の断面図である。
【００９３】
画素２の第４の構造例では、遮光部材１１１が、上述した第３の構造例と同様に埋め込まれて形成されている。これにより、隣接する光電変換領域２１のN型半導体領域３１を、遮光部材１１１で物理的に分離することができるので、混色抑制の効果が向上する。
【００９４】
そして、遮光部材１１１とN型半導体領域３１の間の領域が、固定電荷膜１２１で形成されている。これにより、遮光部材１１１は、その外側を固定電荷膜１２１で覆うことができるので、暗電流を抑制する効果が大きくなる。
【００９５】
なお、図１１及び図１２に示した第３および第４の構造例は、上述した第１の構造例と同様に、全ての素子分離領域２２の直下でコンタクトを取る例であるが、上述した第２の構造例のように、一部のみでコンタクトを取るものでもよい。
【００９６】
なお、上述した例では、遮光部材３８が、高不純物濃度のP++半導体領域３７と直接接続するように形成されていた。しかし、図１３に示すように、遮光部材３８と異なる導電性の材料を用いてP++半導体領域３７と接続するコンタクト部１４１を形成し、その上に、遮光部材３８を形成することで、P++半導体領域３７と遮光部材３８が間接的に接続するようにしてもよい。
【００９７】
＜固体撮像装置の製造方法＞
次に、図１４乃至図１９を参照して、固体撮像装置１の製造方法について説明する。
【００９８】
まず初めに、図１４Aに示されるように、半導体として例えばシリコン（Si）を用いた半導体基板１５１が用意される。
【００９９】
次に、図１４Bに示されるように、半導体基板１５１に対して、素子分離層となるP型拡散層１５２、光電変換層となるN型拡散層１５３、表面ピニング層１５４が形成される。その後、半導体基板１５１の表面側に、画素トランジスタのソース／ドレイン領域１５５、ゲート絶縁膜１５６、およびゲート電極１５７が形成される。
【０１００】
P型拡散層１５２は、例えば図１３の素子分離領域２２に対応し、N型拡散層１５３は、例えば図１３のN型半導体領域３１とN+半導体領域３２に対応し、表面ピニング層１５４は、例えば図１３のP+半導体領域３３に対応する。ゲート絶縁膜１５６およびゲート電極１５７は、例えば図１３のゲート絶縁膜３５およびゲート電極３６に対応する。
【０１０１】
次に、図１５Aに示されるように、半導体基板１５１の表面側に、複数の金属配線と層間絶縁膜とからなる配線層１５８が形成された後、図１５Bに示されるように、半導体基板１５１全体が反転される。
【０１０２】
そして、図１６Aに示されるように、光電変換層としてのN型拡散層１５３が露出されるまで、半導体基板１５１が研磨された後、図１６Bに示されるように、研磨後の露出面に、裏面ピニング層１５９が形成される。裏面ピニング層１５９は、例えば図１３の固定電荷膜（SCF）３９に対応する。
【０１０３】
次に、図１７Aに示されるように、P型拡散層１５２の基板裏面側に、基板コンタクト用の高濃度のP型拡散層（P++）１６０を形成した後、図１７Bに示されるように、裏面ピニング層１５９の上面に、絶縁膜１６１が形成される。P型拡散層（P++）１６０は、例えば図１３のP++半導体領域３７に対応し、絶縁膜１６１は、例えば図１３のシリコン酸化膜４０に対応する。
【０１０４】
そして、図１８Aに示されるように、P型拡散層（P++）１６０に接続されるように絶縁膜１６１をエッチングして、導電性の材料を埋め込むことにより、コンタクト部１６２が形成された後、図１８Bに示されるように、導電性の材料を用いた遮光部材１６３が、コンタクト部１６２の上部に形成される。コンタクト部１６２は、例えば図１３のコンタクト部１４１に対応し、遮光部材１６３は、例えば図１３の遮光部材３８に対応する。
【０１０５】
最後に、図１９Aに示されるように、遮光部材１６３と絶縁膜１６１の上面に、カラーフィルタ１６４が形成され、さらに、図１９Bに示されるように、カラーフィルタ１６４の上側に、オンチップレンズ１６５が形成される。
【０１０６】
以上のようにして、導電性の遮光部材１６３と、素子分離層であるP型拡散層１５２のP型拡散層（P++）１６０とを接続して基板コンタクトをとる固体撮像装置１を製造することができる。
【０１０７】
なお、上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【０１０８】
＜電子機器への適用例＞
上述した固体撮像装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えたオーディオプレーヤといった各種の電子機器に適用することができる。
【０１０９】
図２０は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
【０１１０】
図２０に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像装置２０４、制御回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
【０１１１】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置２０４に導き、固体撮像装置２０４の受光面に結像させる。
【０１１２】
シャッタ装置２０３は、光学系２０２および固体撮像装置２０４の間に配置され、制御回路２０５の制御に従って、固体撮像装置２０４への光照射期間および遮光期間を制御する。
【０１１３】
固体撮像装置２０４は、上述した固体撮像装置１により構成される。固体撮像装置２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像装置２０４に蓄積された信号電荷は、制御回路２０５から供給される駆動信号（タイミング信号）に従って転送される。固体撮像装置２０４は、それ単体でワンチップとして構成されてもよいし、光学系２０２ないし信号処理回路２０６などと一緒にパッケージングされたカメラモジュールの一部として構成されてもよい。
【０１１４】
制御回路２０５は、固体撮像装置２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像装置２０４およびシャッタ装置２０３を駆動する。
【０１１５】
信号処理回路２０６は、固体撮像装置２０４から出力された画素信号に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
【０１１６】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１１７】
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、
行列状に配置された前記複数の光電変換領域の間に形成された素子分離領域と、
前記素子分離領域の上面に形成された遮光部材と
を備え、
前記素子分離領域は、前記遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する
固体撮像装置。
（２）
前記素子分離領域の前記高不純物濃度領域は、前記遮光部材の少なくとも一部と、直接接続されている
前記（１）に記載の固体撮像装置。
（３）
前記素子分離領域の前記高不純物濃度領域は、赤の光を光電変換する前記光電変換領域の周辺部のみに存在する
前記（１）または（２）に記載の固体撮像装置。
（４）
前記複数の光電変換領域の間の各素子分離領域は、前記高不純物濃度領域を有し、
前記高不純物濃度領域は、その上面の前記遮光部材と直接接続されている
前記（１）または（２）に記載の固体撮像装置。
（５）
前記遮光部材には、前記複数の光電変換領域と前記素子分離領域を含む画素アレイ部の周辺に配置された周辺回路から、所定の電圧が供給される
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記遮光部材には、前記複数の光電変換領域と前記素子分離領域を含む画素アレイ部の周辺に配置された周辺回路から、貫通電極を介して、所定の電圧が供給される
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記素子分離領域の前記高不純物濃度領域は、前記半導体基板の裏面側の前記素子分離領域の界面から離れた位置に形成されており、
前記遮光部材は、前記素子分離領域内部まで埋め込まれている
前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
前記素子分離領域の前記高不純物濃度領域は、前記遮光部材の少なくとも一部と、前記遮光部材と異なる導電性の材料を介して間接的に接続されている
前記（３）、（５）、または（６）に記載の固体撮像装置。
（９）
半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域を形成し、
行列状に配置された前記複数の光電変換領域の間の素子分離領域の裏面側に、前記素子分離領域より高不純物濃度の高不純物濃度領域を形成し、
前記高不純物濃度領域の上面に、前記高不純物濃度領域と接続される遮光部材を形成する
固体撮像装置の製造方法。
（１０）
半導体基板の裏面側から入射された光を光電変換する複数の光電変換領域と、
行列状に配置された前記複数の光電変換領域の間に形成された素子分離領域と、
前記素子分離領域の上面に形成された遮光部材と
を備え、
前記素子分離領域は、前記遮光部材の少なくとも一部と接続される高不純物濃度の高不純物濃度領域を有する固体撮像装置
を備える電子機器。
【符号の説明】
【０１１８】
１  固体撮像装置，  ２  画素，  ３  画素アレイ部，  ２１  光電変換領域，  ２２  素子分離領域，  ３１  N型半導体領域，  ３２  N+半導体領域，  ３３  P+半導体領域，  ３７  P++半導体領域，  ３８  遮光部材，  ５４  コンタクト部，  ６４  周辺回路，  ８１  貫通電極，  ９１A，９１B，１１１  遮光部材，  １４１  コンタクト部，  ２０１  撮像装置，  ２０４  固体撮像装置
【図１】
2014192348.tif 000003
【図２】
2014192348.tif 000004
【図３】
2014192348.tif 000005
【図４】
2014192348.tif 000006
【図５】
2014192348.tif 000007
【図６】
2014192348.tif 000008
【図７】
2014192348.tif 000009
【図８】
2014192348.tif 000010
【図９】
2014192348.tif 000011
【図１０】
2014192348.tif 000012
【図１１】
2014192348.tif 000013
【図１２】
2014192348.tif 000014
【図１３】
2014192348.tif 000015
【図１４】
2014192348.tif 000016
【図１５】
2014192348.tif 000017
【図１６】
2014192348.tif 000018
【図１７】
2014192348.tif 000019
【図１８】
2014192348.tif 000020
【図１９】
2014192348.tif 000021
【図２０】
2014192348.tif 000022