(57)【要約】      （修正有）【課題】ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を受信するための受信機が提供される。【解決手段】アナログフロントエンド（ＡＦＥ）１０１と、ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ）１０２ＡおよびＧＬＯＮＡＳＳ  ＤＦＥ１０２Ｂと、ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ）１０４とを含む。ＤＭＩの出力を受信するための検索エンジン１０５Ａが提供される。特に、ＡＦＥのいくつかのフロントエンド構成要素が、ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を処理するように構成される。【選択図】図１
2014238404.tif 000002
【特許請求の範囲】
【請求項１】
ＧＰＳ信号とＧＬＯＮＡＳＳ信号とを受信するための受信機であって、
アナログフロントエンド（ＡＦＥ）と、
前記ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ）およびＧＬＯＮＡＳＳ  ＤＦＥと、
前記ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ）と、
前記ＤＭＩの出力を受信するための検索エンジンとを備え、
前記ＡＦＥのフロントエンド構成要素が、前記ＧＰＳ信号と前記ＧＬＯＮＡＳＳ信号の両方を処理するように構成され、
前記ＧＰＳ  ＤＦＥが、
前記ＡＦＥの前記出力信号をフィルタ処理し、デシメートするための低域フィルタ（ＬＰＦ）と、
前記ＡＦＥの前記出力信号および前記ＬＰＦの出力信号のうちの１つを選択するためのマルチプレクサと
を含む、受信機。
【請求項２】
前記マルチプレクサは、前記ＡＦＥの前記出力信号が６４ＭＨｚであるとき、前記ＬＰＦの前記出力を選択し、前記ＬＰＦが、３２ＭＨｚ信号を生成する２：１デシメータを含む、請求項１に記載の受信機。
【請求項３】
前記ＧＰＳ  ＤＦＥが、前記マルチプレクサの出力信号から干渉をフィルタ除去するための帯域フィルタを含み、前記帯域フィルタが、干渉除去と信号損失との間のトレードオフを可能にするプログラム可能な係数を含む、請求項１に記載の受信機。
【請求項４】
前記ＧＰＳ  ＤＦＥが、前記マルチプレクサの前記出力信号から既知のスパー周波数を消去するための少なくとも１つのスパー推定消去（ＳＥＣ）ブロックを含む、請求項１に記載の受信機。
【請求項５】
各ＳＥＣブロックが、サンプルに基づいてスパーの位相を生成するための数値制御発振器（ＮＣＯ）を含み、前記サンプルがスパー周波数／アナログデジタル変換器（ＡＤＣ）周波数である、請求項４に記載の受信機。
【請求項６】
各ＳＥＣが、前記ＮＣＯによって与えられた前記位相に基づいて４象限フェーザを生成するためのｓｉｎ／ｃｏｓテーブルをさらに含む、請求項５に記載の受信機。
【請求項７】
各ＳＥＣが、前記４象限フェーザの共役と前記ＡＦＥの出力信号とを乗算するための共役乗算器をさらに含む、請求項６に記載の受信機。
【請求項８】
各ＳＥＣが、大きいブロックサイズにわたって前記共役乗算器の結果を平均化するための合計ブロックをさらに含む、請求項７に記載の受信機。
【請求項９】
各ＳＥＣが、前記合計ブロックからのダンプ値と前記４象限フェーザとを乗算するための複素複素乗算器をさらに含む、請求項８に記載の受信機。
【請求項１０】
各ＳＥＣが、前記ＡＦＥの前記出力信号と前記複素複素乗算器の実数結果とを加算するための加算器をさらに含む、請求項９に記載の受信機。
【請求項１１】
前記ＧＰＳ  ＤＦＥが、第１のスパー推定消去（ＳＥＣ）ブロックと第２のＳＥＣブロックとを含み、前記第１のＳＥＣの出力信号がｓ８．４フォーマットであり、前記第２のＳＥＣの出力信号がｓ６．４フォーマットである、請求項１に記載の受信機。
【請求項１２】
前記ＧＰＳ  ＤＦＥが、サンプルカウントによって正規化されたアキュムレータ関数を実行するためのＤＣ推定および消去ブロックを含む、請求項１に記載の受信機。
【請求項１３】
前記ＤＥＣの出力信号が、量子化誤差を低減するための小数ビットを含む、請求項１２に記載の受信機。
【請求項１４】
前記ＤＥＣの出力信号がｓ６．４フォーマットである、請求項１３に記載の受信機。
【請求項１５】
前記ＧＰＳ  ＤＦＥが、中間周波数（ＩＦ）信号をベースバンド信号に変換するためのデジタルミキサを含む、請求項１に記載の受信機。
【請求項１６】
前記デジタルミキサが、変換後に、最大ドップラー周波数よりも大きい残留周波数オフセットを与える、請求項１５に記載の受信機。
【請求項１７】
前記デジタルミキサが１経路８ビット入力２経路（Ｉ／Ｑ）出力構成を有する、請求項１５に記載の受信機。
【請求項１８】
前記ＧＰＳ  ＤＦＥが、前記デジタルミキサの出力信号を受信する積分およびダンプデシメーション（ＩＤ２）ブロックを含む、請求項１５に記載の受信機。
【請求項１９】
前記ＩＤ２ブロックが、１６ＭＨｚ信号を生成する２：１デシメータを含む、請求項１８に記載の受信機。
【請求項２０】
前記ＧＰＳ  ＤＦＥが、前記ＩＤ２ブロックの出力信号を符号ビットと大きさビットとに変換する量子化器ブロックを含む、請求項１８に記載の受信機。
【請求項２１】
前記量子化器が、前記符号ビットと前記大きさビットとを、レガシーデバイスに適合する２ビットフォーマットで組み合わせる、請求項２０に記載の受信機。
【請求項２２】
前記大きさビットが、前記ＧＰＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と、前記量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づくしきい値と比較される、請求項２０に記載の受信機。
【請求項２３】
ＧＰＳ信号とＧＬＯＮＡＳＳ信号とを受信するための受信機であって、
アナログフロントエンド（ＡＦＥ）と、
前記ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ）およびＧＬＯＮＡＳＳ  ＤＦＥと、
前記ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ）と、
前記ＤＭＩの出力を受信するための検索エンジンとを備え、
前記ＡＦＥのフロントエンド構成要素が、前記ＧＰＳ信号と前記ＧＬＯＮＡＳＳ信号の両方を処理するように構成され、
前記ＧＬＯＮＡＳＳ  ＤＦＥが、既知のスパー周波数を消去するための少なくとも１つのスパー推定消去（ＳＥＣ）ブロックを含む、受信機。
【請求項２４】
各ＳＥＣブロックが、サンプルに基づいてスパーの位相を生成するための数値制御発振器（ＮＣＯ）を含み、前記サンプルがスパー周波数／アナログデジタル変換器（ＡＤＣ）周波数である、請求項２３に記載の受信機。
【請求項２５】
各ＳＥＣが、前記ＮＣＯによって与えられた前記位相に基づいて４象限フェーザを生成するためのｓｉｎ／ｃｏｓテーブルをさらに含む、請求項２４に記載の受信機。
【請求項２６】
各ＳＥＣが、前記４象限フェーザの共役と前記ＡＦＥの出力信号とを乗算するための共役乗算器をさらに含む、請求項２５に記載の受信機。
【請求項２７】
各ＳＥＣが、大きいブロックサイズにわたって前記ミキサの結果を平均化するための合計ブロックをさらに含む、請求項２６に記載の受信機。
【請求項２８】
各ＳＥＣが、前記合計ブロックからのダンプ値と前記４象限フェーザとを乗算するための複素複素乗算器をさらに含む、請求項２７に記載の受信機。
【請求項２９】
各ＳＥＣが、前記ＡＦＥの前記出力信号と前記複素複素乗算器の実数結果とを加算するための加算器をさらに含む、請求項２８に記載の受信機。
【請求項３０】
前記ＧＬＯＮＡＳＳ  ＤＦＥが、前記ＡＦＥの前記出力に基づいて中間周波数（ＩＦ）信号をベースバンド信号に変換するためのデジタルミキサを含む、請求項２３に記載の受信機。
【請求項３１】
前記デジタルミキサが１経路８ビット入力２経路（Ｉ／Ｑ）出力構成を有する、請求項３０に記載の受信機。
【請求項３２】
前記ＧＬＯＮＡＳＳ  ＤＦＥが、前記デジタルミキサの出力信号をフィルタ処理し、デシメートするための少なくとも１つの低域フィルタ（ＬＰＦ）を含む、請求項３１に記載の受信機。
【請求項３３】
各ＬＰＦが２：１デシメータを含む、請求項３２に記載の受信機。
【請求項３４】
前記ＧＬＯＮＡＳＳ  ＤＦＥが、最後のＬＰＦの出力信号を符号ビットと大きさビットとに変換する量子化器ブロックを含む、請求項３３に記載の受信機。
【請求項３５】
前記量子化器ブロックが、前記符号ビットと前記大きさビットとを、レガシーデバイスに適合する２ビットフォーマットで組み合わせる、請求項３４に記載の受信機。
【請求項３６】
前記大きさビットが、前記ＧＬＯＮＡＳＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と、前記量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づくしきい値と比較される、請求項３４に記載の受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願］
本出願は、２０１０年１月２５日に出願された「System And Method For Simultaneously Receiving GPS And GLONASS Signals」と題する米国仮特許出願第６１／２９８，１８７号の優先権を主張する。
【０００２】
［本発明の背景］
「本発明の分野」
本発明は、位置判断を可能にする衛星システムに関し、特に、ＧＰＳおよびＧＬＯＮＡＳＳ衛星システムの衛星がリアルタイム位置判断を同時に行うことを可能にするシステムおよび方法に関する。
【背景技術】
【０００３】
［関連技術］
ＧＰＳ（全地球測位システムglobal positioning system）は、米国によって開発され、運営されている無線ベースの衛星システムである。ＧＰＳは１９９５年に完全に動作可能になった。グローバルカバレージを与えるために、ＧＰＳは２４個から３２個の衛星を使用する。最小２４個の衛星を仮定すると、６つの軌道の各々に４つの衛星が配置される。６つの軌道平面の昇交点（ascending node）は６０度ずつ分離される。この構成では、任意の所与のポイントからいつでも最低６つの衛星が見えるべきである。
【０００４】
すべてのＧＰＳ衛星は１５７５ＭＨｚで送信し、各信号は、衛星ごとに一意である１０２３個の「チップ」の高レート擬似ランダム（ＰＲＮ）系列で符号化されるので、受信機は、異なる衛星からの信号を区別することができる。粗捕捉（ＣＡ：coarse acquisition）コードとも呼ばれるこれらのチップは、受信機の検索エンジンが位置判断のために利用可能な衛星を識別することを可能にするために、連続的に反復される。たとえば、ＧＰＳは１０２３チップ／ｍｓのチッピングレートを有する。また、見える衛星を判断するために、反復ＣＡコード内の位置を指すＣＡ位相が使用され得る。受信機における誤差補正に応じて、ＧＰＳは、１ｃｍから１５ｍの測位精度を与えることができる。
【０００５】
ＧＬＯＮＡＳＳ（全地球航法衛星システム;global navigation satellite system）は、旧ソビエト連邦によって開発され、現在ロシアによって運営されている無線ベースの衛星システムである。２００９年現在、ＧＬＯＮＡＳＳはグローバルカバレージを有する。このグローバルカバレージを与えるために、ＧＬＯＮＡＳＳは２４個の衛星を含み、２１個の衛星は信号を送信するために使用され得、３つの衛星はスペアとして使用され得る。２４個の衛星は３つの軌道に配置され、各軌道は８つの衛星を有する。３つの軌道平面の昇交点は１２０度ずつ分離される。この構成では、任意の所与のポイントからいつでも最低５つの衛星が見えるべきである。
【０００６】
すべてのＧＬＯＮＡＳＳ衛星は同じ標準精度（ＳＰ：standard precision）信号を送信するが、各衛星は異なる周波数で送信する。詳細には、ＧＬＯＮＡＳＳは、１６０２．０ＭＨｚを中心とする１５チャネルＦＤＭＡ（周波数分割多元接続）を使用する。したがって、各衛星は１６０２ＭＨｚ＋（Ｎ×０．５６２５ＭＨｚ）で送信し、Ｎは周波数チャネル番号（Ｎ＝−７，−６，−５，．．．５，６）である。ＧＬＯＮＡＳＳは５１１チップ／ｍｓのチッピングレートを有する。ＧＬＯＮＡＳＳは、５〜１０メートル以内の水平方向測位精度と、１５メートル以内の垂直方向測位精度とを与えることができる。
【０００７】
現在、位置情報を与えるために利用可能であるＧＬＯＮＡＳＳ衛星の出現とともに、位置判断のためにＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を使用する能力を含むシステムを有することが望ましい。現在のシステムは、信号タイプごとに別個の受信経路を含む。たとえば、２００６年１０月３０日にＧｒａｄｉｎｃｉｃらによって出願された（２００７年５月３日に公開された）米国公開第２００７／００９６９８０号には、複数の独立した信号経路を含み、各信号経路が別個のＩＦおよびベースバンドダウンコンバータを含む、ＲＦ受信機が記載されている。各信号経路は、外部ＩＦフィルタの選択によって特定のＩＦ帯域に同調される。
【０００８】
したがって、構成要素を最小限に抑えながら、ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方のセットが位置判断において使用されることを可能にし、それによって位置精度を改善する、両方の信号を受信するためのシステムおよび方法が必要である。
【発明の概要】
【０００９】
ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を受信するための受信機が提供される。この受信機は、アナログフロントエンド（ＡＦＥ :analog front end）と、ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ :digital front end）およびＧＬＯＮＡＳＳ  ＤＦＥと、ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ;dual mode interface）とを含む。検索エンジンと追跡エンジンとが提供され、各々がＤＭＩの出力を受信する。特に、ＡＦＥのいくつかのフロントエンド構成要素が、ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を処理するように構成される。
【００１０】
ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を処理するように構成された例示的なフロントエンド構成要素は、低雑音増幅器（ＬＮＡ）と単一のミキサセット（すなわち単一のＩ／Ｑミキサペア）とを含むことができる。好ましい一実施形態では、フロントエンド構成要素は単一の局部発振器（ＬＯ）を含むことができる。このＬＯは静的にまたは動的に調整され得る。
【００１１】
ＡＦＥは、ＧＰＳポリフェーズ（polyphase）フィルタとＧＬＯＮＡＳＳポリフェーズフィルタとを含むことができる。一実施形態では、ＧＰＳポリフェーズフィルタおよび／またはＧＬＯＮＡＳＳポリフェーズフィルタのためのＬＯ周波数およびフィルタ中心周波数は（静的にまたは動的に）調整可能であり得る。この構成では、ＬＯは、整数Ｎ合成器（integer-N synthesizer）または小数Ｎ合成器（fractional-N synthesizer）を用いて実装され得る。別の実施形態では、ＧＰＳポリフェーズフィルタおよびＧＬＯＮＡＳＳポリフェーズフィルタの通過帯域は、正の周波数および負の周波数のいずれかであるように（静的にまたは動的に）選択可能であり得る。さらに別の実施形態では、ＧＰＳポリフェーズフィルタおよびＧＬＯＮＡＳＳポリフェーズフィルタの各々のためのフィルタ帯域幅は（静的にまたは動的に）調整可能であり得る。一実施形態では、これらのフィルタのポリフェーズ機能を切り替え、それによってポリフェーズフィルタを標準的な中間周波数（ＩＦ）フィルタに変換することができる。
【００１２】
一実施形態では、ＬＯの周波数はＧＰＳ周波数とＧＬＯＮＡＳＳ周波数との間に設定され得る。たとえば、好ましい実施形態では、ＬＯの周波数は、ＧＰＳ  ＩＦがＧＬＯＮＡＳＳ  ＩＦを下回るように設定され得る。一実施形態では、ＬＯ周波数は、ＧＰＳ信号を最適化するために使用され得る。詳細には、ＬＯの周波数がほぼ１５８１．６７ＭＨｚであるとき、ＧＰＳ信号の得られたＩＦ周波数はほぼ６ＭＨｚである。ダウンコンバートされたＧＰＳ信号は、このＩＦの周りの有限帯域幅、たとえば４〜８ＭＨｚを占有する。概して、ダウンコンバートされた信号スペクトルが１〜６ＭＨｚの間の帯域に入る場合、ＩＦはＤＣオフセットと１／ｆ雑音とを回避するためには十分高いが、フィルタ性能を最大にするためには十分低い。したがって、この構成では、ＧＰＳフィルタの最適化は、事実上、ＧＬＯＮＡＳＳフィルタに勝る優先度を与えられる。
【００１３】
ＧＰＳ  ＤＦＥは、低域フィルタ（ＬＰＦ;low pass filter）とマルチプレクサとを含むことができる。ＬＰＦは、ＡＦＥの出力信号をフィルタ処理し、デシメートすることができる。マルチプレクサは、ＡＦＥの出力信号またはＬＰＦの出力信号のいずれかを選択することができる。一実施形態では、ＡＦＥの出力信号が６４ＭＨｚであるとき、マルチプレクサはＬＰＦの出力を選択することができ、ＬＰＦは、３２ＭＨｚ信号を生成する２：１デシメータを含む。ＧＰＳ  ＤＦＥはまた、マルチプレクサの出力信号から干渉をフィルタ除去するための帯域通過フィルタを含むことができる。
【００１４】
ＧＰＳ  ＤＦＥは、マルチプレクサの出力信号から既知のスパー周波数（spur frequency）を消去するための少なくとも１つのスパー推定消去（ＳＥＣ;spur estimation cancellation）ブロックをさらに含むことができる。各ＳＥＣブロックは、サンプルに基づいてスパーの位相を生成するための数値制御発振器（ＮＣＯ;numerically controlled oscillator)を含むことができ、サンプルはスパー周波数／アナログデジタル変換器（ＡＤＣ）周波数である。ｓｉｎ／ｃｏｓテーブルは、ＮＣＯによって与えられた位相に基づいて４象限フェーザ（four quadrant phasor）を生成することができる。共役乗算器（conjugate multiplier）は、ＡＦＥの４象限フェーザと出力信号の共役とを乗算することができる。合計ブロックは、大きいブロックサイズにわたって共役乗算器の結果を平均化することができる。複素複素乗算器（complex-by-complex multiplier）は、合計ブロックからのダンプ値(dumped value)と４象限フェーザとを乗算することができる。加算器は、ＳＥＣブロック出力を生成するためにＡＦＥの出力信号と複素複素乗算器の実数結果とを加算することができる。
【００１５】
ＧＰＳ  ＤＦＥは、サンプルカウントによって正規化されたアキュムレータ機能を実行するためのＤＣ推定および消去ブロックをさらに含むことができる。ＤＥＣの出力信号は、量子化誤差を低減するために有利には小数ビットを含むことができる。
【００１６】
ＧＰＳ  ＤＦＥは、中間周波数（ＩＦ）信号をベースバンド信号に変換するためのデジタルミキサをさらに含むことができる。デジタルミキサは、有利には、変換後に、最大ドップラー周波数よりも大きい残留周波数オフセットを与えることができる。一実施形態では、デジタルミキサは、１経路入力２経路（Ｉ／Ｑ）出力構成を有する。
【００１７】
ＧＰＳ  ＤＦＥは、デジタルミキサの出力信号を受信する積分およびダンプデシメーション（dump decimation）（ＩＤ２）ブロックをさらに含むことができる。一実施形態では、ＩＤ２ブロックは、１６ＭＨｚ信号を生成する２：１デシメータを含む。
【００１８】
ＧＰＳ  ＤＦＥは、ＩＤ２ブロックの出力信号を符号ビットと大きさビットとに変換する量子化器ブロックをさらに含むことができる。量子化器は、符号ビットと大きさビットとを、レガシーデバイスに適合する２ビットフォーマットで組み合わせることができる。特に、大きさビットは、ＧＰＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と、量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づくしきい値と比較され得る。
【００１９】
ＧＬＯＮＡＳＳ  ＤＦＥは、既知のスパー周波数を消去するための少なくとも１つのスパー推定消去（ＳＥＣ）ブロックと、デジタルミキサと、ＬＰＦと、量子化器とを含むことができる。一実施形態では、ＳＥＣブロックと、デジタルミキサと、ＬＰＦとは、ＧＰＳ  ＳＥＣブロックのために与えられるものと実質的に同じであり得る。量子化器ブロックも、しきい値がＧＬＯＮＡＳＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づき得ることを除いて、ＧＰＳ  ＤＦＥのための量子化器ブロックと実質的に同じである。
【００２０】
この受信機は、有利には、自動利得制御（ＡＧＣ）ブロックの少なくとも一部分が、ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方に適用される利得の共通制御を行う、ＡＧＣブロックを含むことができる。一実施形態では、利得は低雑音増幅器（ＬＮＡ）に関連する。ＡＧＣを提供することは、ＧＰＳ信号経路において利得を最適化することと、次いで、ＧＬＯＮＡＳＳ信号経路において利得を調整することとを含むことができる。詳細には、ＡＦＥの場合、ＡＧＣを提供することは、ＧＰＳ固有増幅器と、ＧＬＯＮＡＳＳ固有増幅器と、共有ＧＰＳ／ＧＬＯＮＡＳＳ増幅器とを初期化することを含むことができる。次いで、ＧＰＳ固有増幅器および共有ＧＰＳ／ＧＬＯＮＡＳＳ増幅器の利得が、ＧＰＳ  ＤＦＥの出力を使用して補正され得る。ＧＰＳ  ＡＧＣロックの後、ＧＬＯＮＡＳＳ固有増幅器の利得は、ＧＬＯＮＡＳＳ  ＤＦＥの出力を使用して補正され得る。一実施形態では、ＧＰＳ固有増幅器および共有ＧＰＳ／ＧＬＯＮＡＳＳ増幅器の利得を補正すること、ならびにＧＬＯＮＡＳＳ固有増幅器の利得を補正することは、インターフェースカウンタデバイス（ＩＣＤ）によって実行され得る。特に、ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力は、大きさビットのみがカウントされる量子化出力であり得る。一実施形態では、ＩＣＤは、受信機における他の量子化出力を測定することによってデバッグされ得る。
【００２１】
この受信機を動作させる方法が、同じ検索エンジンを使用してＧＰＳ信号とＧＬＯＮＡＳＳ信号とを処理することを含むことができる。特に、検索エンジンは、コヒーレント積分と非コヒーレント積分の両方を実行し、得られた最大出力値を捕捉判断のためのソフトウェアに送ることができる。
【００２２】
この受信機は、デュアルモードインターフェースからＧＰＳ固有信号を受信するように構成されたＧＰＳ事前相関（pre-correlation）雑音推定器と、デュアルモードインターフェースからＧＬＯＮＡＳＳ固有信号を受信するように構成されたＧＬＯＮＡＳＳ事前相関雑音推定器とをさらに含むことができる。ＧＰＳ事前相関雑音推定器およびＧＬＯＮＡＳＳ推定器は、トレーニングエンジンとは別個であり得ることに留意されたい。ＧＰＳ事前相関雑音推定器およびＧＬＯＮＡＳＳ事前相関雑音推定器の各々は、入来信号のＩ成分とＱ成分の両方の帯域外雑音を削除するための第１の積分およびダンプブロックを含むことができる。絶対値ブロックは、第１の積分およびダンプブロックからの出力の絶対値を与えることができる。加算器は、絶対値ブロックの出力を加算することができる。第２の積分およびダンプブロックは、加算器の出力を処理し、雑音推定値出力を生成することができる。ＧＰＳ事前相関雑音推定器およびＧＬＯＮＡＳＳ事前相関雑音推定器の各々は、各ダンプをカウントするカウンタをさらに含むことができる。ＧＰＳ事前相関雑音推定器の絶対値ブロックおよび加算器のためのビット幅がＧＬＯＮＡＳＳ事前相関雑音推定器の絶対値ブロックおよび加算器のためのビット幅とは異なり得ることに留意されたい。
【００２３】
この受信機のためのタップ生成器は、シフトレジスタと、５つのマルチプレクサと、制御回路とを含むことができる。シフトレジスタは、新しいチップが生成されるとシフトするように構成され得る。シフトレジスタの各レジスタは、異なるチップを記憶することができ、中間レジスタはプロンプトコードを与えることができる。シフトレジスタによって記憶されたチップのうちの１つを選択するように構成され得る各マルチプレクサは、雑音（Ｎ）コードと、非常に早い（ＶＥ）コードと、早い（Ｅ）コード、遅い（Ｌ）コード、または非常に遅い（ＶＬ）コードを出力することができる。制御回路は５つのマルチプレクサを制御することができる。一実施形態では、制御回路は５つの加算器と５つのフロアブロックとを含むことができる。各加算器は、タップＮ、タップＶＥ、タップＥ、タップＬ、またはタップＶＬのための相対タップ間隔（ＲＴＳ）と、切捨てコード位相とを加算することができる。各フロアブロックは、５つの加算器によって生成された５つの和のうちの１つを切り捨て、５つのマルチプレクサのうちの１つのための制御信号を生成するように構成され得る。
【００２４】
この受信機は、ＧＰＳ信号とＧＬＯＮＡＳＳ信号とのレイテンシが同等になるように受信機におけるフィルタの遅延が補正されるように較正され得る。一実施形態では、補正は、ＡＦＥに対して、たとえば表面弾性波（ＳＡＷ）フィルタにおいて行われ得る。一実施形態では、いつ較正が必要とされるかを判断し、および／または補正量を調整するために、温度センサが使用され得る。フィルタは中間周波数（ＩＦ）フィルタを含むことができる。一実施形態では、補正されるべき遅延の差を計算するために、較正信号が使用され得る。補正は、ＤＦＥにおいて、たとえばベースバンドフィルタにおいて行われ得る。一実施形態では、補正は、ライブＧＰＳ信号を使用して行われ得る。
【００２５】
一実施形態では、ＩＦフィルタを較正することは、受信機の先行する構成要素からＩＦフィルタを切断することを含むことができる。この時点で、ＩＦフィルタへの入力のための複素トーンが生成され得る。複素トーンはＩＦフィルタによってフィルタ処理され得る。得られたフィルタ処理された信号は、アナログデジタル変換（ＡＤＣ）を含む、ＩＦフィルタに続く構成要素を通して伝搬され得る。ＡＤＣの出力と複素トーンとは相関され得る。次いで、相関に基づいて遅延較正値が生成され得る。この遅延較正値は、ＩＦフィルタを較正するために使用され得る。
【００２６】
一実施形態では、受信機のデジタル処理チェーンを較正することは、デジタル処理チェーンの複数のデジタル構成要素のためのルックアップテーブル（ＬＵＴ）を構築することを含むことができる。ＬＵＴは、アナログデジタルクロックサイクルによって測定された各デジタル構成要素のレイテンシを含むことができる。
【００２７】
一実施形態では、受信機への入力において強い干渉が検出されると、信号がブランキングされ得る。ブランキングは、受信機中の低雑音増幅器（ＬＮＡ）のピーク検出器、受信機と共存しているブルートゥースシステムの送信インジケータ、ＷｉＦｉシステムの送信インジケータ、および／またはセルフォンの送信インジケータによって制御され得る。一実施形態では、ピーク検出器と送信インジケータのうちの少なくとも１つとは、イネーブル／ディセーブル機能を有することができる。ブランキングは、ＡＧＣと、追跡チャネルと、検索エンジンとのうちの少なくとも１つに適用され得る。
【００２８】
一実施形態では、ＧＰＳ専用モードと、ＧＰＳおよびＧＬＯＮＡＳＳ固定モードと、ＧＰＳおよびＧＬＯＮＡＳＳ動的モードとのうちの１つから動作モードが選択され得る。ＧＰＳおよびＧＬＯＮＡＳＳ固定モードはＧＰＳおよびＧＬＯＮＡＳＳを常時オンにし、ＧＰＳおよびＧＬＯＮＡＳＳ動的モードは、ＧＰＳとＧＬＯＮＡＳＳとのうちの１つを常時オンにし、他のシステムを所定の条件に基づいてオンにする。
【００２９】
一実施形態では、受信機のための非活動化回路が提供され得る。（１）第１のシステム（すなわちＧＰＳまたはＧＬＯＮＡＳＳ）からの対応する信号が必要とされないとき、または（２）第２のシステムからの信号のみが正確な位置判断を与えるとき、この非活動化回路は第１のシステムの専用回路を非活動化することができる。この非活動化回路はナビゲーションエンジンによって制御され得る。
【図面の簡単な説明】
【００３０】
【図１】ＧＰＳとＧＬＯＮＡＳＳの両方のための信号を受信し、復号するための例示的な受信機を示す図。
【図２Ａ】図１の受信機のための例示的なアナログフロントエンドを示す図。
【図２Ｂ】図１の受信機のための別の例示的なアナログフロントエンドを示す図。
【図３Ａ】所与のＧＰＳ周波数およびＧＬＯＮＡＳＳ周波数に対する局部発振器（ＬＯ）周波数の様々な位置と、混合後のそれらのＬＯ周波数の影響とを示す図。
【図３Ｂ】所与のＧＰＳ周波数およびＧＬＯＮＡＳＳ周波数に対する局部発振器（ＬＯ）周波数の様々な位置と、混合後のそれらのＬＯ周波数の影響とを示す図。
【図３Ｃ】所与のＧＰＳ周波数およびＧＬＯＮＡＳＳ周波数に対する局部発振器（ＬＯ）周波数の様々な位置と、混合後のそれらのＬＯ周波数の影響とを示す図。
【図３Ｄ】所与のＧＰＳ周波数およびＧＬＯＮＡＳＳ周波数に対する局部発振器（ＬＯ）周波数の様々な位置と、混合後のそれらのＬＯ周波数の影響とを示す図。
【図３Ｅ】所与のＧＰＳ周波数およびＧＬＯＮＡＳＳ周波数に対する局部発振器（ＬＯ）周波数の様々な位置と、混合後のそれらのＬＯ周波数の影響とを示す図。
【図３Ｆ】所与のＧＰＳ周波数およびＧＬＯＮＡＳＳ周波数に対する局部発振器（ＬＯ）周波数の様々な位置と、混合後のそれらのＬＯ周波数の影響とを示す図。
【図４】ＧＰＳのための例示的なデジタルフロントエンド（ＤＦＥ）を示す図。
【図５】ＧＰＳ  ＤＦＥのための例示的な低域フィルタ（ＬＰＦ）を示す図。
【図６】ＧＰＳ  ＤＦＥのための例示的な帯域フィルタ（ＢＰＦ）を示す図。
【図７】ＧＰＳ  ＤＦＥのための例示的なスパー推定および消去（ＳＥＣ）ブロックを示す図。
【図８】ＧＰＳ  ＤＦＥのための別の例示的なＳＥＣブロックを示す図。
【図９】ＧＰＳ  ＤＦＥのための例示的なＤＣ推定および消去（ＤＥＣ）ブロックを示す図。
【図１０】ＧＰＳ  ＤＦＥのための例示的なデジタルミキサ（ＤＭ）を示す図。
【図１１】ＧＰＳ  ＤＦＥのための例示的な積分およびダンプ（Ｉ＆Ｄ）セット（ＩＤ２）を示す図。
【図１２】ＧＰＳ  ＤＦＥのための例示的な２ビット量子化器を示す図。
【図１３Ａ】６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す図。
【図１３Ｂ】６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す図。
【図１３Ｃ】６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す図。
【図１３Ｄ】６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す図。
【図１３Ｅ】６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す図。
【図１３Ｆ】６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す図。
【図１４Ａ】異なる信号電力についてのＳＥ検出確率（Ｐｄ（％））対スパー電力レベルを示すプロット。
【図１４Ｂ】４つの異なる信号電力レベルについてのＳＥ検出確率（Ｐｄ（％））対スパー周波数を示すプロット。
【図１４Ｃ】異なるスパーについてのＳＥ検出確率（Ｐｄ（％））対信号電力（信号インジケータ）（ｄＢｍ）を示すプロット。
【図１４Ｄ】ＳＥ検出確率（ＰＤ（％））対スパー周波数誤差（Ｈｚ）を示すプロット。
【図１５】例示的なＧＬＯＮＡＳＳ  ＤＦＥを示す図。
【図１６】ＧＬＯＮＡＳＳ  ＤＦＥのための例示的なＳＥＣブロックを示す図。
【図１７】ＧＬＯＮＡＳＳ  ＤＦＥのための例示的なＤＭを示す図。
【図１８】ＧＬＯＮＡＳＳ  ＤＦＥのための例示的なＬＰＦを示す図。
【図１９】図１に示す受信機の構成要素を制御することができる非活動化回路を示す図。
【図２０】複数のチップを含むロケーション判断システムを示す図。
【図２１】ＧＰＳ  ＤＦＥ動作およびＧＬＯ  ＤＦＥ動作の例示的なタイミング図。
【図２２】例示的なＧＰＳ  ＡＧＣ動作を示す図。
【図２３】例示的なＧＬＯＮＡＳＳ  ＡＧＣ動作を示す図。
【図２４】例示的なデュアルモードインターフェース（ＤＭＩ）を示す図。
【図２５】ＤＭＩのための例示的なチャネル選択ミキサを示す図。
【図２６】例示的な検索エンジンを示す図。
【図２７】例示的なＧＰＳコード生成器を示す図。
【図２８】例示的なＧＬＯＮＡＳＳコード生成器を示す図。
【図２９】例示的なＧＬＯＮＡＳＳデータ系列生成を示す図。
【図３０】例示的なコードトラッキングループを示す図。
【図３１】コードトラッキングループと追跡エンジンとの間の例示的なインターフェースを示す図。
【図３２】例示的な追跡エンジンを示す図。
【図３３】事前相関雑音推定器のための例示的な位置を示す図。
【図３４】例示的なＧＰＳ事前相関雑音推定器を示す図。
【図３５】例示的なＧＬＯＮＡＳＳ事前相関雑音推定器を示す図。
【図３６】事前相関雑音推定器（すなわち、ＧＰＳ事前相関雑音推定器またはＧＬＯＮＡＳＳ事前相関雑音推定器）についての推定雑音電力対時間の例示的なシミュレーショングラフを示す図。
【図３７】従来の雑音タップ推定器についての推定雑音電力対時間の例示的なシミュレーショングラフを示す図。
【図３８】高度ダブルデルタコード弁別器をサポートする例示的な６タップ生成器を示す図。
【図３９】図３８に示す６タップ生成器のための例示的なコード数値制御発振器（ＮＣＯ）を示す図。
【図４０】ポリフェーズフィルタにおける異なるレイテンシを補償するための、図２Ａに示すＡＦＥの例示的な較正構成を示す図。
【図４１】図４０に示す較正構成のための例示的な相関器を示す図。
【図４２】レイテンシに寄与し得る、デュアルモードインターフェースのＧＰＳ  ＤＦＥおよびＧＰＳ使用構成要素のうちの例示的な構成要素を示す図。
【図４３】レイテンシに寄与し得る、デュアルモードインターフェースのＧＬＯＮＡＳＳ  ＤＦＥおよびＧＬＯＮＡＳＳ使用構成要素のうちの例示的な構成要素を示す図。
【図４４】ブランクイネーブル信号を生成するために複数の制御信号を組み合わせるための例示的な回路を示す図。
【図４５】Ｂｌｕｅｔｏｏｔｈ（登録商標）において使用される例示的なＨＶ３送信を示す図。
【図４６】ブランクイネーブル信号を受信し、ＩＣＤイネーブル信号を生成するための例示的な回路を示す図。
【発明を実施するための形態】
【００３１】
ＧＰＳ信号とＧＬＯＮＡＳＳ信号の両方を受信することが可能な受信機について説明する。この受信機は、構成要素を共有し、それによって受信機サイズを著しく低減するように有利に構成され得る。この受信機はまた、位置判断において信号の両方のセットが同時に使用されることを有利に可能にし、それによって受信機の位置精度を改善することができる。
【００３２】
受信機の概要
図１に、ＧＰＳとＧＬＯＮＡＳＳの両方の信号を受信し、復号するための例示的な受信機を示す。一実施形態では、受信機は、２つのチップ（すなわち集積回路）ソリューション、たとえばＲＦチップ１１０とベースバンドチップ１１１とを含むことができる。ＲＦチップ１１０は、アナログフロントエンド（ＡＦＥ）１０１と、ＧＰＳのためのデジタルフロントエンド（ＤＦＥ＿ＧＰＳ）１０２Ａと、ＧＬＯＮＡＳＳのためのＤＦＥ（ＤＦＥ＿ＧＬＯ１０２Ｂ）と、マルチプレクサ（ＭＵＸ）１０３とを含むことができる。
【００３３】
ＡＦＥ１０１は、受信されたＧＰＳ信号については３２ＭＨｚまたは６４ＭＨｚでアナログデジタル変換器（ＡＤＣ）信号を出力し、受信されたＧＬＯＮＡＳＳ信号については６４ＭＨｚでＡＤＣ信号を出力する。ＤＦＥ＿ＧＰＳ１０２ＡのＤＦＥ出力とＤＦＥ＿ＧＬＯ１０２ＢのＤＦＥ出力とは両方とも１６ＭＨｚでサンプリングされる。ＭＵＸ１０３は、ＲＦチップ１１０の出力において単一の信号を生成するようにこれらの２つの出力を３２ＭＨｚに多重化し、それによってチップのピンを節約する。
【００３４】
ベースバンドチップ１１１は、デュアルモードインターフェース１０４と、複数の検索エンジン１０５Ａと、複数の追跡エンジン１０５Ｂとを含むことができる。デュアルモードインターフェース１０４は、ＭＵＸ１０３の出力を受信し、検索エンジン１０５Ａ用に（たとえば１６ＭＨｚで）、ならびに追跡エンジン１０５Ｂ用に（たとえば８ＭＨｚで）信号を生成することができる。一実施形態では、ベースバンドチップ１１１は、これらの機能を実行する標準的なチップを用いて実装され得る。
【００３５】
アナログフロントエンド
図２Ａに、信号（ＧＰＳおよび／またはＧＬＯＮＡＳＳ）を受信する低雑音増幅器（ＬＮＡ）２０１を含む例示的なＡＦＥを示す。表面弾性波（ＳＡＷ）フィルタ２０２は、ＬＮＡ２０１の出力を受信し、帯域通過フィルタ処理を行うことができる。バッファ２０３はＳＡＷフィルタ２０２の出力を受信し、それのバッファされた信号を単一のミキサセット（すなわち単一のＩ／Ｑミキサペア）２０４に与えることができ、セット２０４のうちの１つのミキサは、局部発振器からｃｏｓ信号をさらに受信し、セット２０４のうちの他のミキサは、局部発振器からｓｉｎ信号をさらに受信する。これらのミキサ出力は、電流電圧ブロック（Ｉ２Ｖ）２０５によって電流モードから電圧モードに変換され、次いでポリフェーズフィルタ（ＰＰＦ）２０６Ａおよび２０６Ｂに与えられる。ＰＰＦ２０６Ａおよび２０６Ｂが複素数入力（Ｉ／Ｑ）を有し、一般に画像信号を削除し、実数出力（Ｉ）を有することに留意されたい。電圧利得増幅器（ＶＧＡ）２０７Ａおよび２０７Ｂは、それぞれＰＰＦ２０６Ａおよび２０６Ｂの出力を受信する。アナログデジタル変換器（ＡＤＣ）２０８Ａおよび２０８Ｂ（たとえば２つの８ビットＡＤＣ）は、それぞれＶＧＡ２０７Ａおよび２０７Ｂの増幅された出力を受信し、次いで（図２Ａにコンテキストのために示してある）ＤＦＥ−ＧＰＳ１０２ＡおよびＤＦＥ＿ＧＬＯ１０２Ｂに信号を与える。したがって、上記で説明した構成では、ＧＰＳとＧＬＯＮＡＳＳとは、フロントエンド受信機経路、すなわち、ＬＮＡ２０１と、ＳＡＷフィルタ２０２と、バッファ２０３と、ミキサセット２０４とを共有する。ただし、ミキサセット２０４の後、ＧＰＳとＧＬＯＮＡＳＳとは、異なるＰＰＦと、ＡＧＣと、ＡＤＣとを使用する。
【００３６】
好ましい一実施形態では、単一の局部発振器（ＬＯ）２２０は、ミキサセット２０４用にｃｏｓ信号とｓｉｎ信号の両方を生成するために使用され得る。一実施形態では、ＬＯ２２０のＲＦ周波数は、ＧＰＳ信号とＧＬＯＮＡＳＳ信号とのための所定のＩＦ周波数を取得するために設定され得る。たとえば、図３Ａを参照すると、ＬＯのＲＦ周波数３０２は、１５７５．４２ＭＨｚのＧＰＳ周波数３０１と１６０１．７２ＭＨｚのＧＬＯＮＡＳＳ周波数３０３との間である１５８１．６７ＭＨｚに設定され得る。ミキサセット２０４の後、得られたＧＰＳ  ＩＦ周波数およびＧＬＯ  ＩＦ周波数は、図３Ｂに示すように、それぞれ、６．２５ＭＨｚ（３１２）および２０．０５ＭＨｚ（３１３）である（ＤＣ３１１はコンテキストのために示してある）。
【００３７】
図３Ｃに示す別の実施形態では、ＬＯ  ＲＦ周波数３０４は１５８５ＭＨｚに設定され得る。この場合、ミキサセット２０４の後、ＧＰＳ混合周波数およびＧＬＯ混合周波数は、図３Ｄに示すように、それぞれ１０ＭＨｚ（３１４）および１６ＭＨｚ（３１５）である。ＬＯ周波数がＧＬＯＮＡＳＳ周波数に近づくにつれて、得られたＧＰＳ  ＩＦ周波数とＧＬＯＮＡＳＳ  ＩＦ周波数とがより近接することに留意されたい。
【００３８】
図３Ｅに示すさらに別の実施形態では、ＬＯ  ＲＦ周波数３０４は、ＧＰＳ周波数３０１とＧＬＯＮＡＳＳ周波数３０３との間の中間周波数に設定され得る。この場合、ミキサセット２０４の後、図３Ｆに示すように、ＧＰＳ混合周波数３１６とＧＬＯＮＡＳＳ混合周波数３１７とは、ほぼ１３〜１４ＭＨｚにおいて重複している。この設定は、ＧＬＯＮＡＳＳのための最も低いＩＦ周波数を生じることに留意されたい。
【００３９】
特に、ＬＯ周波数の設定は、ＧＰＳまたはＧＬＯＮＡＳＳのための（たとえばポリフェーズフィルタ２０６Ａおよび２０６Ｂのための）フィルタ実装形態に影響を及ぼすことがある。詳細には、ＬＯの周波数をより高く（たとえば、周波数３０２の代わりに周波数３０４を使用して）設定することにより、ＧＰＳフィルタ（すなわちポリフェーズフィルタ２０６Ａ）を実装することはより費用のかかる困難なものになり、ＧＬＯＮＡＳＳフィルタ（すなわちポリフェーズフィルタ２０６Ｂ）を実装することはより費用のかからないより容易なものになり得る。一方、ＬＯ周波数をより低く（たとえば、周波数３０４の代わりに周波数３０２を使用して）設定することにより、ＧＰＳフィルタを実装することはより費用のかからないより容易なものになり、ＧＬＯＮＡＳＳフィルタを実装することはより費用のかかる困難なものになり得る。
【００４０】
ＬＯ周波数３０５の場合、ポリフェーズフィルタ２０６Ａおよび２０６Ｂは、正または負の周波数に基づいてＧＰＳ信号とＧＬＯＮＡＳＳ信号とを区別することができることに留意されたい。すなわち、図３Ｆは、信号が重複しているように見えることを示しているが、ＧＰＳ信号は実際には負の周波数であり、ＧＬＯＮＡＳＳ信号は実際には正の周波数である。したがって、ポリフェーズフィルタ２０６Ａおよび２０６Ｂは、ＧＰＳ信号とＧＬＯＮＡＳＳ信号とのためのフィルタ帯域幅を調整することができる（ＧＰＳについては一点鎖線、ＧＬＯＮＡＳＳについては二点鎖線を参照）。ただし、このＬＯ設定は潜在的にＩ／Ｑ不整合を生じ得、Ｉ／Ｑ不整合は別の信号経路への信号結合を生じ得ることに留意されたい。この信号結合は受信機性能を著しく低下させ得る。
【００４１】
ＬＯ周波数３０２またはＬＯ周波数３０４のいずれかを使用することによって、ポリフェーズフィルタ２０６Ａおよび２０６Ｂはまた、ＧＰＳ帯域幅とＧＬＯＮＡＳＳ帯域幅とのために有利に調整され得ることに留意されたい（図３Ｂおよび図３Ｄ中で、ＧＰＳについては一点鎖線、およびＧＬＯＮＡＳＳについては二点鎖線を参照）。さらに、それらのＩＦ周波数分離はＩ／Ｑ不整合を軽減し、それによってより良好な受信機性能を保証することができる。ただし、Ｉ／Ｑ不整合の存在下でのこのＬＯ設定は、Ｇｌｏｎａｓｓ経路とＧＰＳ経路との間の信号結合を生じ得ることに留意されたい。
【００４２】
好ましい一実施形態では、ＬＯ周波数３０２は、ＧＰＳ信号を最適化するために使用される。詳細には、ＧＰＳ信号の理想的なＩＦ周波数は、ＤＣオフセットと１／ｆ雑音とを回避するためには十分高いが、フィルタ性能を最大にするためには十分低い、ほぼ１〜６ＭＨｚの間にある。一実施形態では、ポリフェーズフィルタ１０６Ａの最適化は、ポリフェーズフィルタ１０６Ｂに勝る優先度を与えられ得る。たとえば、ＬＯ周波数３０２は低いＧＰＳ  ＩＦ周波数を与えることができ、それにより低コストの、容易に実装されるＧＰＳフィルタが保証されるとともに、ＧＬＯＮＡＳＳフィルタを実装するのに費用がかかりすぎたり、実装が困難になることがなくなる。また、図３Ｂに示すフィルタ帯域幅は明確に別個であり、したがって、図３Ｄに示すフィルタ帯域幅よりもより良好な受信機性能を与えることができることに留意されたい。
【００４３】
一実施形態では、ＬＯ周波数とポリフェーズフィルタ中心周波数の両方が調整され得る。この調整は、スパーを回避するため、および／または異なる水晶基準周波数に適応するために有利に使用され得る。この調整機能は、任意の水晶周波数をもつ整数Ｎ合成器を用いてＬＯ２２０を実装することを可能にする。整数Ｎ合成器は、単純な実装および最小の位相雑音という利点を有する。一実施形態では、ＬＯ周波数およびポリフェーズフィルタ中心周波数の調整は、通常の受信機動作中に動的に実行され得る。
【００４４】
別の実施形態では、ポリフェーズフィルタ帯域幅も調整可能であり得る。この帯域幅調整は、受信機性能を最適化するために考慮されるべき干渉除去と感度とのトレードオフを有利に可能にすることができる。たとえば、帯域幅を広くした場合、所望の信号の減衰はほとんどないが、より多くの干渉が可能にされる。一方、帯域幅を狭くした場合、干渉は最小限に抑えられるが、所望の信号は部分的に減衰され得る。このフィルタ帯域幅調整は静的または動的な方法で実行され得る。
【００４５】
一実施形態では、ポリフェーズフィルタの各々の通過帯域は正の周波数または負の周波数のいずれかとして選択され得る。たとえば、一実施形態では、ＧＰＳポリフェーズフィルタ通過帯域は正の周波数に切り替えられ得る（および、ＧＬＯＮＡＳＳポリフェーズフィルタ極性は負の周波数に切り替えられ得る）。そのような切替えは、さもなければＧＰＳ信号とＧＬＯＮＡＳＳ信号とのうちの１つと干渉するであろうスパーを回避するために使用され得る。この通過帯域選択は静的または動的な方法で実行され得る。
【００４６】
フィルタ処理がポリフェーズフィルタ処理によって実行されない場合、たとえば従来のＩＦフィルタが使用された場合、フィルタ帯域幅は、より広い信号（すなわちＧＬＯＮＡＳＳ信号）（一点鎖線のみ）に調整され得ることに留意されたい。従来のＩＦフィルタ構成はポリフェーズフィルタのＩＦフィルタ構成よりも単純であろう。さらに、従来のフィルタ構成は、ポリフェーズフィルタに比較して電力を節約することができる。しかしながら、従来のフィルタ構成はまた、Ｉ／Ｑ不整合が増加しやすく、したがって、望ましくない信号結合が起こりやすいことがある。さらに、従来のフィルタ構成を使用することによって、ある程度の（たとえば３ｄＢ程度の）信号対雑音（ＳＮＲ）劣化が生じ得る。
【００４７】
図２Ｂに、ＡＦＥ１０１’の別の例示的な実施形態を示す。この実施形態では、Ｉ２Ｖブロック２０５は除去され、ミキサセット２０４の代わりにミキサセット２１０Ａおよび２１０Ｂが使用される。この構成では、各ミキサセットのミキサは、それらのそれぞれのＰＰＦに直接与えられる。ミキサセット２１０Ａおよび２１０Ｂ中の各ミキサには依然としてＬＯ２２０が与えられ得ることに留意されたい。ＡＦＥ１０１’は、ＡＦＥ１０１（図２Ａ）よりも良好な線形性および雑音性能を与え得る。しかしながら、ＡＦＥ１０１はＬＮＡ２０１の負荷がより低く、これにより潜在的により高い利得を与えることができる。
【００４８】
一実施形態では、ＧＰＳ自動利得制御（ＡＧＣ）ブロック２００６ＡおよびＧＬＯ  ＡＧＣブロック２００６Ｂ（オフチップ、コンテキストのために示してある）は、それぞれＤＦＥ＿ＧＰＳ１０２ＡおよびＤＦＥ＿ＧＬＯ１０２Ｂから入力を受信することができる。一実施形態では、ＡＧＣ入力は、ＤＦＥからの１６ＭＨｚ複素数（Ｉ／Ｑ）２ビットサンプルであり得る。ＧＰＳ  ＡＧＣ２００６Ａは、バッファ２０３、ＰＰＦ２０６Ａ、およびＶＧＡ２０７Ａの利得を制御する。対照的に、ＧＰＳ  ＡＧＣ２００６Ｂは、ＰＰＦ２０６ＢおよびＶＧＡ２０７Ｂの利得を制御する。
【００４９】
ＧＰＳデジタルフロントエンド（ＤＦＥ）
従来のＧＰＳ受信機は、概して１または２ビットＡＤＣを使用しているが、受信ＧＰＳ信号は、通常、熱雑音フロアを下回るので、それで十分である。たとえば、熱雑音電力は一般的なアナログフィルタでは約−１１０ｄＢｍであるが、ＧＰＳ信号の受信電力は−１３０ｄＢｍ以下である。この場合、ＡＤＣによってもたらされる量子化雑音が熱雑音に比較して無視できる限り、全体的な性能は低下しない。
【００５０】
上記のように、ＡＤＣ入力においてＧＰＳ信号および熱雑音のみが存在すると仮定している。しかしながら、ＡＤＣ入力において干渉信号も存在する場合、ひどいクリッピングを回避するために、ＡＤＣダイナミックレンジの一部を干渉のために割り振らなければならない。したがって、所望の信号はサイズが小さくなり、熱雑音に対する量子化雑音は増加し、性能は低下する。
【００５１】
実際の使用において、周波数スペクトルはすべての種類のＲＦ信号でパックされ、そのうちのいくつかは保護ＧＰＳ帯域から数十ＭＨｚしか離れていない。さらに、チップ中のデジタルクロックのＲＦ漏れまたは高調波はＧＰＳ帯域において非常に近接してまたは均等に見え得る。残念ながら、ＡＤＣ入力において信号を干渉のない状態にすることは、アナログ回路設計において非常にコストがかり、かなりの電力と面積とを消費する。
【００５２】
改善されたＡＦＥの１つの実施形態によれば、アナログ設計要件が緩和され得る。詳細には、マルチビットＡＤＣ（たとえば、図２Ａ、ＡＤＣ２０８Ａおよび２０８Ｂの各々については８ビット実装形態）が使用され得、それによって、一部の干渉が通過することを可能にする。次いで、この干渉はデジタル的に抑制され得る。特に、ＤＦＥは、ＡＦＥに比較してより小さく、より低電力であるので、この実装形態は商業的に選好される。さらに、集積回路技術はより小さいジオメトリに縮小し続けているので、ＡＦＥに比較して、ＤＦＥはより良くスケーリングする。
【００５３】
概して、ＤＦＥは、ＡＤＣとベースバンドモジュールの残部との間に位置するものとして特徴づけられ得る。以下で説明するＤＦＥは、１つまたは複数のスパーと、ＤＣオフセットと、ブロッカーとを削除するように構成され得る。一実施形態では、ＤＦＥは、複数ビット入力を２ビット出力に低減することができる。特に、コアデジタル回路の面積と電力とが維持され得るように、出力ビット幅は標準的なＡＤＣビット数に切り捨てられ得る。
【００５４】
図４に、低域フィルタ（ＬＰＦ）４０２と、マルチプレクサ（ＭＵＸ）４０３と、帯域通過フィルタ（ＢＰＦ）４０４と、スパー推定および消去（ＳＥＣ）ブロック４０５〜４０６と、ＤＣ推定および消去（ＤＥＣ）ブロック４０７と、デジタルミキサ（ＤＭ）４０８と、積分およびダンプデシメーションブロック４０９と、量子化器４１０とを含むことができる例示的なＤＦＥ＿ＧＰＳ１０２Ａ（図１）を示す。一実施形態では、ＢＰＦ４０４と、ＳＥＣ４０５および４０６と、ＤＥＣ４０７と、ＤＭ４０８とは、３２ＭＨｚと６４ＭＨｚの両方のＡＤＣモードにおいて３２ＭＨｚで動作することができる。
【００５５】
ＤＦＥ＿ＧＰＳ１０２Ａのこの実施形態では、ＭＵＸ４０３は、（コンテキストのために示してある）ＡＤＣ２０８Ａと（ＡＤＣ２０８からそれの入力を受信する）ＬＰＦ４０２とから入力を受信することができ、出力を帯域通過フィルタ（ＢＰＦ）４０４に与えることができる。ＡＤＣサンプル周波数は、エイリアシングを回避するために３２または６４ＭＨｚ（２つの動作モード）で動作することができることに留意されたい。
【００５６】
ＡＤＣ２０８が６４ＭＨｚで動作するとき、ＬＰＦ４０２は２５〜２７ＭＨｚで画像を抑制するために使用され得る。一実施形態では、ＬＰＦ４０２中の２：１デシメータがクロックを３２ＭＨｚに低減することができる。対照的に、ＡＤＣ２０８が３２ＭＨｚで動作するとき、ＭＵＸ４０３を使用してＬＰＦ４０２はバイパスされ得る。いずれの場合も、（３２ＭＨｚで動作する）ＢＰＦ４０４は干渉をフィルタ除去することができる。
【００５７】
一実施形態では、ＬＰＦ４０２は（図５により詳細に示される）固定係数７タップフィルタとして実装され得る。ＬＰＦ４０２は、６４ＭＨｚから３２ＭＨｚへのデシメーションの前に（ＩＦ＝５〜７ＭＨｚの場合）２５〜２７ＭＨｚで画像を３０ｄＢだけ抑制するように構成され得る。
【００５８】
図５に、デイジーチェーンにおける複数のレジスタ５０１（１）〜５０１（６）と複数の乗算器５０２（０）〜５０２（６）とを含む例示的なＬＰＦ４０２を示し、各レジスタへの入力はそれの関連する乗算器にも与えられる（たとえば、ラッチ５０１（５）への入力は乗算器５０２（５）にも与えられる）。乗算器５０２（０）〜５０２（６）は、それぞれフィルタ係数Ｈ（０）〜Ｈ（６）をさらに受信する。一実施形態では、フィルタ係数は、固定され、中央タップに関して対称であり得る。乗算は、ビットシフトと加算とによって実装され得る。各タップ（すなわち各ミキサ）の出力は合計ブロック５０３に与えられ、合計ブロック５０３は出力５０４を生成する。２：１デシメーションにより、２つの出力サンプルごとに１つのみを計算すればよいことに留意されたい。デシメーションは、入力においてフィルタ係数を２つのセット（２つの位相）に分割することによって行われ得る。
【００５９】
図６に、デイジーチェーンにおける複数のレジスタ６０１（１）〜６０１（１２）と複数の乗算器６０２（０）〜６０２（１２）とを含む例示的なＢＰＦ４０４を示し、各レジスタへの入力はそれの関連する乗算器にも与えられる（たとえば、レジスタ６０１（１１）への入力は乗算器６０２（１１）にも与えられる）。乗算器６０２（０）〜６０２（１１）は、それぞれフィルタ係数Ｈ（０）〜Ｈ（１２）をさらに受信する。乗算は、ビットシフトと加算とによって実装され得る。タップの出力は合計ブロック６０３に与えられ、合計ブロック６０３は出力６０４を生成する。
【００６０】
帯域外ブロッカーと雑音とを抑制するように構成されたＢＰＦ４０４は、ＩＦ周波数を中心とし、通過帯域と阻止帯域とによって指定され得る。ＩＦ周波数は基準水晶に応じて変化し得、通過帯域および阻止帯域は相関ピークおよび干渉除去の必要とされるシャープネスに応じて変化し得るので、フィルタ係数はソフトウェアによって構成され得る。このために、ハードコードされたタップの代わりに汎用乗算器が使用され得る。一実施形態では、帯域外干渉がない場合、ＢＰＦ４０４はバイパスされ得る。
【００６１】
図７に例示的なＳＥＣ４０５を示す。この実施形態では、ＳＥＣ４０５は、スパーがシングルトーンであると仮定し、それの振幅と位相とを推定することを試み、スパーを再構成し、スパーを減算する。位相雑音は、スパーを不鮮明にし、トーンの周りに「スカート」を作成し得るが、シングルトーンを消去した後の残余誤差が無視でき、したがってＳＥＣ４０５によって無視され得ることに留意されたい。帯域内にノッチがあるとき、信号をひずませることなしに狭いノッチフィルタを構築することは極めて困難であるので、このシングルスパー推定／減算は、ノッチフィルタを通して信号をパスするよりも良好に動作することにさらに留意されたい。
【００６２】
ＳＥＣ４０５において、数値制御発振器（ＮＣＯ）７０１は、受信スパー周波数（ｆ＿ｓｐｕｒ＿ｏｖｅｒ＿ｆ＿ＡＤＣ）を使用してスパーの位相を生成するために使用され得る。一実施形態では、ＳＥＣ４０５における最大サンプルレートは３２ＭＨｚに設定され得る。ターゲット周波数誤差０．０１Ｈｚ（すなわち、１秒中の位相誤差３．６度）の場合、ＮＣＯにおいて３２ビットが使用され得る（たとえば、ｌｏｇ２（３２ｅ６／０．０１）−１＝３１ビットであり、便宜上３２ビットに増加させる）。
【００６３】
（たとえば、残差−１３０ｄＢｍ未満の）完全な消去を得るために、スパー振幅および位相の正確な推定値が必要である。したがって、ｓｉｎ／ｃｏｓテーブル７０２の分解能の要件は、このように（当業者に知られており、したがって本明細書では詳細に説明しない）ドップラーワイパーの分解能の要件よりも厳しい。一実施形態では、スパー推定および再構成は、いくつかの小数ビットを使用し得ることに留意されたい。
【００６４】
スパー推定のアルゴリズムは以下のように計算され得る。入来信号のスパーは次の通りであると仮定する。
【数１】
2014238404.tif 000003
【００６５】
この値に（共役生成器７０３によって計算された）スパーフェーザ（spur phasor）の共役を乗算して、以下を得ることができる。
【数２】
2014238404.tif 000004
【００６６】
したがって、乗算器７０４の出力は次の通りである。
【数３】
2014238404.tif 000005
【００６７】
この結果は、大きいブロックサイズにわたって（アキュムレータ７０５によって）平均化され（ブロック７０６において記憶され）得る。一実施形態では、デフォルトサイズはＮ＝４０９６サンプルであり、最大サイズは２18＝２６２１４４サンプルまたは８ｍｓであり得る（ダンプ信号がブロック７０６にアサートされると、推定値が更新されることに留意されたい）。この平均化中に、第２の期間は逓減し、（固定である）第１の期間はそのままである。以下の式によって生成された得られた複素数値は、スパーの振幅と位相とを表す。
【数４】
2014238404.tif 000006
【００６８】
スパーを消去するために、この複素数値に（乗算器７０７を使用して）スパーフェーザを乗算することができ、（ブロック７０８によって記憶された）実数部は以下によって表される。
【数５】
2014238404.tif 000007
【００６９】
この値は再構成されたスパーを表し、（加算器７０９を使用して）原信号からこの値を減算すると、スパーを事実上消去することができる。
【００７０】
この実施形態では、乗算器７０４は複素複素乗算器であり得る。アキュムレータ７０５は、最大ブロックサイズをサポートすることができるフォーマットであり得る。乗算器７０７は、スパー消去のための複素複素乗算器として実装され得る。以下で説明するように、加算器７０９のフォーマットは、ＳＥＣ４０６が使用中かどうかに応じていくつかの符号付き小数ビットを含むことができる。一実施形態では、（図８に関して説明するように）飽和が使用され得る。
【００７１】
図４に示す実施形態では、ＤＦＥ＿ＧＰＳ１０２Ａは２つのＳＥＣ（すなわち、ＳＥＣ４０５とＳＥＣ４０６と）を含む。ＳＥＣ４０５とＳＥＣ４０６とを連結することは、２つの別個のスパーを推定し、消去することを可能にすることができる。図８に、ＳＥＣ４０５に関して説明した構成要素に加えて、丸め器ブロック８０１と、マルチプレクサ８０２と、飽和ブロック８０３とをさらに含む例示的なＳＥＣ４０６を示す。この実施形態では、ＳＥＣ４０５から受信された信号を（丸めブロック８０１によって）丸めることができ、スパー推定のための小数ビットを除去することができる。この丸めは、ＳＥＣ４０５の場合のように同じ乗算器の再利用を可能にする。特に、小数ビットは第１のスパー周波数におけるエネルギーを表すので、丸めにもかかわらずＳＥＣ性能は低下しない。
【００７２】
（ＳＥＣ２イネーブル信号によって判断されるように）ＳＥＣ４０５とＳＥＣ４０６の両方が使用された場合、ＭＵＸ８０２はそれの出力のために加算器７０９の出力を選択する。一方、ＳＥＣ４０５のみが使用された場合、ＭＵＸ８０２はそれの出力のために受信信号を選択する（すなわち、加算器７０９をバイパスする）。ＳＥＣ４０５出力においてフルレンジを保つことは、ＳＥＣ４０６において強いスパーが消去されることを可能にし（さもなければクリッピング／ひずみが生じ得る）、ＳＥＣ４０５およびＳＥＣ４０６の入力フォーマットを同様にする。ＳＥＣ４０６の後、信号サイズは著しく低減され得る。したがって、一実施形態では、飽和ブロック８０３は、それの出力のために、低減されたビットセットを生成することができる。特に、第２のスパーの推定は、第１のスパーが推定され、消去が開始した後にのみ行われる。したがって、この技法は、推定および消去プロセスの安定性を保証することができる。
【００７３】
一実施形態では、スパーが存在しない場合、ＳＥＣ４０５と４０６の両方がマルチプレクサバイパス（図示しないが、図８に示すものと同様）を使用してバイパスされ得る。この場合、ＭＳＢは飽和され得、ＬＳＢは０でパディングされ得る。
【００７４】
スパー推定および消去が有効化された場合、ハードウェアリセットおよび利得変更後に新しい推定が実行され得る。推定／消去は、１信号ブロックを要し、ブロックの直後に利用可能である。推定／消去は、連続的にまたは周期的に動作することができることに留意されたい。周期的に動作する場合、周期は、許容できる累積位相誤差に基づいて判断され得る。たとえば、７４６ｍｓは、３２ＭＨｚサンプルレートおよび３２ビットＮＣＯで終端に向かって約１度の位相誤差を与える。したがって、この場合、消去は連続的に実行されるべきである。一実施形態では、次の推定が利用可能になるまで、直近のスパー振幅と位相推定とが使用され得る。
【００７５】
図９に、ＤＣ推定および消去を行うことができる例示的なＤＥＣ４０７を示す。この実施形態では、ＤＥＣ４０７は、サンプルカウントによって正規化されたアキュムレータ９０５を含むことができる。ＤＣは、１ブロックのサンプル（デフォルトＮ＝４０９６、最大サイズは２15＝３２７６８または１ｍｓ）を使用して推定され（ブロック９０６によって記憶され、ダンプ信号によってトリガされ）、結果はブロックの直後に適用され得る。
【００７６】
一実施形態では、量子化誤差を低減するために、小数ビットがブロック平均に保たれ得る。たとえば、８ビットＡＤＣの出力中に、非対称コードワード（−１２８〜１２７）に起因するシステマティック−０．５＊ＬＳＢバイアスがあることに留意されたい。ブロッカーのための十分なヘッドルームを残すためにＧＰＳ信号が小さいサイズであるとき、この０．５ＬＳＢはＧＰＳ信号自体に比較して無視できないことがある。この場合、それが削除されない場合、２ビット量子化器（ＱＵＡＮ）４１０はバイアスされた出力をも生成し、それによって性能に悪影響を及ぼし得る。特に、小数ビットを可能にすることは、有利には、そのような小さいが無視できないＤＣ値を削除するために十分な分解能を与えることができる。
【００７７】
ＢＰＦ４０４が有効化されると、設計によってＤＣ成分が３０ｄＢだけ抑制され得ることに留意されたい。この場合、ＤＥＣ４０７はバイパスされ得る。（ＤＥＣイネーブル信号によって判断されるように）ＤＥＣ４０７が使用された場合、ＭＵＸ９０８はそれの出力のために加算器９０７の出力を選択することができる。一方、ＤＥＣ４０７がバイパスされるべきである場合、ＭＵＸ９０８はそれの出力のために（たとえば、ＳＥＣ４０６からの）受信信号を選択することができる。一実施形態では、飽和ブロック９０９は、ＭＵＸ９０８からの出力を受信し、出力を生成することができる。ＤＥＣ４０７が使用されたとき、ハードウェアリセットおよび利得変更後に新しい推定が実行され得る。ＤＥＣ推定は、連続的にまたは周期的に動作することができる。周期的に動作する場合、周期はＤＣのドリフト特性によって判断されるべきである。一実施形態では、消去は、直近の推定を用いて連続的に動作することができる。ＤＥＣ４０７がバイパスされたとき、０小数ビットがパディングされ得ることに留意されたい。
【００７８】
図１０に、ＤＥＣ４０７の出力を受信する２つのミキサ１００１Ａおよび１００１Ｂを含む例示的なＤＭ４０８を示す。一実施形態では、ＤＭ４０８は、３２ＭＨｚ（すなわち、ＡＦＥ１０１におけるＤＦＥ＿ＧＰＳ１０２Ａ出力サンプリングレートの２倍の速度）で動作することができる。ＤＭ４０８は、ＩＦ（ｆ0）を中心とする通過帯域信号をベースバンドに変換することができる。キャリアＮＣＯ１００３は１６ビット幅であり得る。入力周波数のステップサイズは、ｆstep＝３２ＭＨｚ／２16＝４８８．２８１２５Ｈｚである。変換後に必要とされる残留周波数オフセットは少なくともΔｆであり、ただし、Δｆは、通常、最大ドップラー周波数よりも大きいと仮定する。次いで、丸めＩＦ周波数は次のように計算され得る。
【数６】
2014238404.tif 000008
【００７９】
この計算は、残留周波数
【数７】
2014238404.tif 000009
【００８０】
がΔｆよりも大きいことを保証する。図１０に示すように、ＤＭ４０８は、１経路（Ｉ）入力および２経路（Ｉ／Ｑ）出力を有する。Ｉ経路に
【数８】
2014238404.tif 000010
【００８１】
を乗算することができ、Ｑ経路に
【数９】
2014238404.tif 000011
【００８２】
を乗算することができる。
【００８３】
図１１に、それぞれ（コンテキストのために示してある）マルチプレクサ１００１Ａおよび１００１Ｂから入力を受信する２つの積分およびダンプブロック１１０１Ａおよび１１０２Ｂを含むことができる例示的なＩＤ２  ４０９を示す。一実施形態では、Ｉ＆Ｄブロック１１０１Ａおよび１１０１Ｂの各々は、信号を３２ＭＨｚから１６ＭＨｚにダウンサンプリングするための単純な２：１積分およびダンプデシメーションを使用して実装され得る。信号はすでにベースバンドに混合されているので、ＢＰＦ阻止は＋／−５ＭＨｚを越えて３０ｄＢであることに留意されたい。したがって、積分およびダンプの前に低域フィルタを必要としない。Ｉ＆Ｄ１１０１Ａおよび１１０１Ｂは、各々、それらのそれぞれの、（コンテキストのために示してある）ＱＵＡＮ４１０の量子化器に２ビットを与えることができる。
【００８４】
図１２に、それの入力を（符号ブロック１２０１によって生成された）符号ビットと（大きさブロック１２０２によって生成された）大きさビットとに変換することができる例示的な２ビット量子化器を示す。符号ビットは、正の場合は「０」、負の場合は「１」に等しい。大きさビットは（コンパレータ１２０３を使用して）しきい値と比較される。大きさがしきい値以上である場合、コンパレータ１２０３は「１」を出力する。他の場合、コンパレータ１２０３は「０」を出力する。一実施形態では、２ビットフォーマット（符号、大きさ）を使用して４つのレベルを表すために（組合せブロック１２０４を使用して）符号と大きさとが組み合わせられ得、ただし、（２ビットＡＤＣ出力フォーマットに適合可能であり得る）００＝＋ｌ、０１＝＋３、１０＝−１、および１１＝−３である。量子化しきい値は所望の信号サイズから判断され得る。
【００８５】
図１３Ａ〜図１３Ｆに、６４ＭＨｚのＡＤＣ周波数および６ＭＨｚのＩＦ周波数についての例示的なシミュレーション結果を示す。このシミュレーションでは、受信信号中に、ＩＦから０、１、および５ＭＨｚ離れた、すべて同じ８５ｄＢｍレベルの３つのスパーがある。図１３Ａは、ＡＤＣの出力における電力スペクトル密度（ＰＳＤ）を示す第１のプロットである。図１３Ｂは、ＬＰＦの出力におけるＰＳＤを示す第２のプロットである。図１３Ｃは、ＢＰＦの出力におけるＰＳＤを示す第３のプロットであり、５ＭＨｚスパーはＢＰＦによってすでに抑制されている。図１３Ｄは、ＳＥＣにおけるＰＳＤを示す第４のプロットであり、ＳＥＣは、キャリアから０および１ＭＨｚ離れた２つのスパーを推定し、消去するように構成されている。スパーは消去後にほとんど見えないことに留意されたい。再構成されたスパー中の量子化雑音により、はるかに低電力の少数の帯域外スパーが作成される。図１３Ｅは、ＤＭ出力におけるＰＳＤを示す第５のプロットである。−６ＭＨｚの信号はＤＣまで回転され、＋６ＭＨｚの画像は＋１２ＭＨｚまで回転される。図１３Ｆは、ＤＦＥの出力におけるＰＳＤを示す第６のプロットであり、ＩＤ２および２ビット量子化は行われている。この時点で、信号は３２Ｍｓｐｓから１６Ｍｓｐｓにダウンサンプリングされている。雑音フロアは量子化により引き上げられる。１２ＭＨｚ（または−４ＭＨｚ）の周りのバンプは、画像雑音によって生じるが、帯域内信号には影響を及ぼさない。
【００８６】
ＧＬＯデジタルフロントエンド（ＤＦＥ）
図１５に、１９ＭＨｚと２１ＭＨｚの間のＩＦ周波数と、６４ＭＨｚのＡＤＣサンプル周波数とを有する例示的なＤＦＥ＿ＧＬＯ１０２Ｂを示す。この実施形態では、ＤＦＥ＿ＧＬＯ１０２Ｂ（図１）は、スパー推定および消去（ＳＥＣ）ブロック１５０２〜１５０３と、デジタルミキサ（ＤＭ）１５０４と、低域フィルタ１５０５〜１５０６と、量子化器（ＱＵＡＮ）１５０７とを含むことができ、すべてが直列に結合される。ＳＥＣ１５０２は、（コンテキストのため示してある）ＡＤＣ２０８Ｂの出力を受信することができることに留意されたい。一実施形態では、ＳＥＣ１５０２〜１５０３は必要に応じて独立して有効化／無効化され得、ＤＭ１５０４と、ＬＰＦ１５０５〜１５０６と、ＱＵＡＮ１５０７とは常に有効化され得る。
【００８７】
図１６に例示的なＳＥＣ１５０２を示す。ＳＥＣ１５０２は、信号ダイナミックレンジを低減するために大きいスパーを削除するように構成され得るが、ＧＰＳ  ＳＥＣよりも大きい残余スパーを残すことができることに留意されたい。すなわち、ＧＬＯＮＡＳＳがＦＤＭＡであるので、（より高い残余スパー電力をもつ）不良チャネルはより容易に廃棄され得る。ＳＥＣ１５０２および１５０３の出力においてフルレンジを保つことにより、ＬＰＦ１５０５およびＬＰＦ１５０６において強い帯域外スパーおよびブロッカーが抑制されることが可能になる。
【００８８】
ＳＥＣ１５０２において、数値制御発振器（ＮＣＯ）１６０１（たとえば３２ビット）は、受信スパー周波数を使用してスパーの位相を生成するために使用され得る。一実施形態では、ＳＥＣ１５０２における最大サンプルレートは６４ＭＨｚに設定され得る。スパー周波数は符号付きであり、サンプル周波数の半分よりも大きくないことに留意されたい。
【００８９】
（たとえば、残差−１３０ｄＢｍ未満の）完全な消去を得るために、スパー振幅および位相の正確な推定値が必要である。ｓｉｎ／ｃｏｓテーブル１６０２の一実施形態では、角度分解能は１象限に対して（ｐｉ＊２）／５１２または１２８レベルであり得、出力ビット幅は８であり得る。ｓｉｎ／ｃｏｓテーブル１６０２において４象限をカバーするために符号拡張が使用され得ることに留意されたい。
【００９０】
ｓｉｎ／ｃｏｓテーブル１６０２を使用してスパー推定のアルゴリズムを計算した後、この数値にスパーフェーザの共役を乗算することができる（共役生成器１６０３によって共役が実行され、乗算器１６０４によって乗算が実行される）。乗算器１６０４の出力は、（アキュムレータ１６０５によって）平均化され（ブロック１６０６において記憶され）得る。一実施形態では、デフォルトサイズはＮ＝８１９２サンプルであり、最大サイズは２19＝５２４２８８サンプルまたは８ｍｓであり得る（ダンプ信号がブロック１６０６にアサートされると、推定値が更新されることに留意されたい）。スパーを消去するために、ブロック１６０６によって記憶された複素数値に、乗算器１６０７を使用してスパーフェーザを乗算することができる。（ブロック１６０８によって与えられた）再構成されたスパーの実数部は、加算器１６０９を使用して原信号から減算され得る。
【００９１】
この実施形態では、乗算器１６０４はスパー推定のために複素複素乗算器によって実装され得る。アキュムレータ１０５は、最大ブロックサイズをサポートするフォーマットであり得る。乗算器１６０７は、スパー消去のための複素複素乗算器によって実装され得る。一実施形態では、飽和（ブロック１６１０）は、加算器１６０９の出力を、小数ビットを含む数値から整数ビットのみに丸めるために使用され、それによってダウンストリームＤＦＥ＿ＧＬＯモジュール（たとえばＤＭおよびＬＰＦ）のビット幅を低減することができる。
【００９２】
ＳＥＣ１５０３は、ＳＥＣ１５０２について上記で説明した構成要素と同様の構成における同様の構成要素を使用して実装され得ることに留意されたい。ＳＥＣ１５０２とＳＥＣ１５０３とを連結することは、２つの別個のスパーを推定し、消去することを可能にすることができる。ＳＥＣ１５０２および１５０３の両方が有効化された場合、第１のスパーが推定され、消去が開始した後にのみ、スパー推定が行われ、それによって推定および消去プロセスの安定性を保証する。
【００９３】
図１７に、ＳＥＣ１５０３の出力を受信する２つのミキサ１７０１Ａおよび１７０１Ｂを含む例示的なＤＭ１５０４を示す。ＤＭ１５０４は、ＩＦ（ｆ0）を中心とする通過帯域信号をベースバンドに変換することができる。一実施形態では、キャリアＮＣＯ１７０３は１６ビット幅であり得る。入力周波数のステップサイズは、ｆstep＝６４ＭＨｚ／２16＝９７６．５６２５Ｈｚであり得る。周波数ｆ0は、ＧＬＯＮＡＳＳ帯域の中間に、すなわちチャネル−１とチャネル０との中間（２０．０５ＭＨｚ）に設定され得る。最小のポストＤＭ残余周波数オフセットは３００ｋＨｚであり得る。デジタルＩＦ周波数は次のように計算され得る。
【数１０】
2014238404.tif 000012
【００９４】
丸めによる残余ＩＦ周波数は、それぞれミキサ１７０１Ａおよび１７０１Ｂのデュアルモードインターフェースにおける出力に基づいて丸めブロック１７０４Ａおよび１７０４Ｂによって生成され得る。
【００９５】
図１７に示すように、入力信号はＩ経路およびＱ経路として複製され得る。Ｉ経路に
【数１１】
2014238404.tif 000013
【００９６】
を乗算し、Ｑ経路に
【数１２】
2014238404.tif 000014
【００９７】
を乗算する。
【００９８】
ＬＰＦ１５０５および１５０６は、帯域外（たとえば１２〜３２ＭＨｚ）ブロッカーと雑音とを３０ｄＢだけ抑制するように構成され得る。図１８に、デイジーチェーンにおける複数のレジスタ１８０１（１）〜１８０１（６）と複数の乗算器１８０２（０）〜１８０２（６）とを含む例示的なＬＰＦ１５０５を示し、各レジスタへの入力はそれの関連する乗算器にも与えられる（たとえば、レジスタ１８０１（５）への入力は乗算器１８０２（５）にも与えられる）。乗算器１８０２（０）〜１８０２（６）は、それぞれフィルタ係数Ｈ（０）〜Ｈ（６）をさらに受信する。一実施形態では、フィルタ係数は、固定され、中央タップに関して対称であり得る。乗算は、ビットシフトと加算とによって実装され得る。各タップ（すなわち各ミキサ）の出力は累積ブロック１８０３に与えられ得、累積ブロック１８０３は出力１８０４を生成する。２：１デシメーションにより、２つの出力サンプルごとに１つのみを計算すればよいことに留意されたい。デシメーションは、入力においてフィルタ係数を２つのセット（２つの位相）に分割することによって行われ得る。
【００９９】
ＬＰＦ１５０６は、３２ＭＨｚから１６ＭＨｚへのデシメーションの前に、１２ＭＨｚ〜１６ＭＨｚで３０ｄＢだけさらなるフィルタ処理を行うように構成され得る。一実施形態では、ＬＰＦ１５０６はＬＰＦ１５０５と同様の構成を有することができるが、合計ブロック１８１３の出力は比較的少数のビットを有し得る。ＬＰＦ２／ＤＥＣＩの後、信号サイズが著しく低減され得、したがって、より少数のビットが出力のために使用され得ることに留意されたい。一実施形態では、ダウンストリーム量子化器の分解能を高めるために、小数ビット（この場合は４つの小数ビット）はＬＰＦ１５０６の出力において保たれ得る。
【０１００】
ＱＵＡＮ１５０７は、ＧＰＳ  ＱＵＡＮ（たとえば、図１１および図１２）について説明した構成と同様の構成を使用して実装され得る。たとえば、１６ＭＨｚにおける２つの２ビット量子化器がＩチャネルとＱチャネルのために使用され得る。一実施形態では、これらの２ビット量子化器は常にオンであり得る。これらの量子化器は、２ビットフォーマット（符号、大きさ）を使用してそれらの入力を４つのレベルに変換することができる。
【０１０１】
一実施形態では、ＧＬＯ  Ｃ／Ａコードは２７ｄＢの逆拡散利得（de-spreading gain）を与え得る。スパーの逆拡散利得はスパーの周波数に依存する。最大逆拡散利得は、信号からｎｋＨｚ離れたスパーについて達成され得、ただし、ｎは整数である。これらのすべてのｎ  ｋＨｚ周波数オフセットについての逆拡散利得は１３．５ｄＢである。
【０１０２】
非活動化回路
図１９に、有利には、図１に示す受信機の構成要素を制御することができる非活動化回路１９００を示す。一実施形態では、非活動化回路１９００は、ＤＦＥ＿ＧＰＳ１０２と、ＤＦＥ＿ＧＬＯ１０２Ｂと、ＭＵＸ１０３と、デュアルモードインターフェース１０４とを制御することができる。非活動化回路１９００は、今度は、（ソフトウェアで実装された）ナビゲーションエンジン１９０１によって制御され得る。一実施形態では、受信機によってＧＰＳ信号またはＧＬＯＮＡＳＳ信号のうちの１つのみが使用されているとき、非活動化回路１９００は、ＤＦＥ＿ＧＰＳ１０２Ａ、ＤＦＥ＿ＧＬＯ１０２Ｂ、および／またはデュアルモードインターフェース１０４中に設けられたいくつかの専用回路を電源切断することができる。
【０１０３】
インターフェースカウンタデバイスおよび自動利得制御
図２０に、（上記で説明した）ＲＦチップ１１０と、ベースバンド（ＢＢ）チップ１１１と、ＧＭＬ（ＧＮＳＳ測定レイヤＳＷ）２０１２とを含むロケーション判断システムを示す。ＢＢチップ１１１は、（図１に関して説明した構成要素に加えて）デマルチプレクサ２００１とインターフェースカウンタデバイス（ＩＣＤ）２００２とを含むことができる。ＩＣＤ２００２は、ＧＰＳ  ＤＦＥ２経路（Ｉ／Ｑ）２ビット出力またはＧＬＯ  ＤＦＥ２経路（Ｉ／Ｑ）２ビット出力のいずれかをとることができる。
【０１０４】
ＧＭＬ２０１２は自動利得制御（ＡＧＣ）ユニット２００６を含むことができ、ＡＧＣユニット２００６はＧＰＳ  ＡＧＣ２００６ＡとＧＬＯ  ＡＧＣ２００６Ｂ（図２Ａを参照）とを含むことができる。ＡＧＣユニット２００６は、電力がターゲットを達成するかまたは利得変更の最大数に達するまで、信号電力を連続的に測定し、測定された信号電力を所望のターゲットサイズと比較し、アナログ利得段を更新することができる。一実施形態では、ＡＧＣ電力測定ウィンドウサイズは０．２５ｍｓから３２ｍｓまでに設定され得る。一実施形態では、ＧＰＳ  ＡＧＣ２００６ＡおよびＧＬＯ  ＡＧＣ２００６Ｂは、２０４８〜６５５３６の間のブロック長さを使用して、電力測定を１６ＭＨｚで動作させることができる。
【０１０５】
ＩＣＤ２００２は、数値（−３、−１、＋１、＋３）をもつ２ビットデータストリーム中の＋／−３の数をカウントし、ＡＧＣ電力測定のためにその数をＧＭＬ２０１２に与えることができる。大きさ＝３をもつサンプルの比率が所望のターゲットを達成するまで、ＡＧＣユニット２００６は利得を調整することができる。（ＭＵＸ１０３によって多重化し、ＤＥＭＵＸ２００１によって多重分離した後の）通常動作では、ＩＣＤ２００２は、ＧＰＳ  ＡＧＣ動作中にＧＰＳ  ＤＦＥ１０２ＡのＩ２Ｑ２出力を、またはＧＬＯＮＡＳＳ  ＡＧＣ動作中にＧＬＯ  ＤＦＥ１０２ＢのＩ２Ｑ２出力を測定することができる。ＧＰＳ  ＡＧＣ動作とＧＬＯ  ＡＧＣ動作とは同時にでなく直列に行われ得、それによってＩＣＤ２００２がＧＰＳとＧＬＯＮＡＳＳの両方によって共有されることが可能になることに留意されたい。
【０１０６】
デバッグのために、ＩＣＤ２００２はまた、２ビット量子化器しきい値を較正するために、システムにおける他の２ビット量子化器の出力、たとえば（図２４および図２５に関して説明する）ＧＬＯＮＡＳＳチャネル選択ミキサのＩ２Ｑ２出力、および検索エンジン１０５Ａにおける粗ドップラーワイパー（図２６のミキサ２６０３参照）のＩ２Ｑ２出力を測定するように構成され得る。
【０１０７】
たとえば、図２６に示す例示的な検索エンジン２６００を参照すると、検索エンジン２６００内のモジュールは、粗ドップラーワイパー２６０３（ＩＲ粗ミキサ）出力を２ビットに量子化し得る。ＤＦＥおよび検索エンジン動作モードは、雑音電力スペクトル密度、したがって検索エンジン２６００におけるＩ＆Ｄブロック２６０１の出力信号サイズを変更するので、量子化しきい値はＤＦＥおよび検索エンジン動作モードに依存する。雑音が狭帯域であるほど、サンプルはより相関し、積分およびダンプ（Ｉ＆Ｄ）後の出力は高くなる。Ｉ＆Ｄブロック２６０１における出力が高いほど、ＩＲ粗ミキサ２６０３における出力は高くなり、それによってより高い量子化器しきい値が必要になる。一実施形態では、（入力信号のＲＭＳに等しい）２ビット量子化しきい値の場合、出力サンプルのほぼ３３％が＋／−３になり得る。したがって、量子化器２６０６の出力を監視することは、有利には、ハードウェア中でしきい値を最適化することを可能にすることができる。
【０１０８】
一実施形態では、（図示せず、ＩＣＤ２００２をデバッグするために使用される）４：１マルチプレクサは、（１）ＤＦＥ＿ＧＰＳ１０２ＡのＩ２Ｑ２出力と、（２）ＤＦＥ＿ＧＬＯ１０２ＢのＩ２Ｑ２出力と、（３）ＧＬＯＮＡＳＳチャネル選択ミキサ２４０３（１２個のミキサのいずれか）のＩ２Ｑ２出力と、（４）粗ドップラーワイパー出力（たとえば、ミキサ２６０３）のＩ２Ｑ２出力とを受信することができる。
【０１０９】
図２１に、ＧＰＳ  ＤＦＥ動作２１０１およびＧＬＯ  ＤＦＥ動作２１０６の例示的なタイミング図を示す。一実施形態では、ＧＰＳ  ＡＧＣ（たとえばＧＰＦ  ＡＧＣ２００６Ａ）は、ＧＰＳとＧＬＯＮＡＳＳとによって共有されるＬＮＡ（たとえばＬＮＡ２０１）の利得を制御することができる。ＧＰＳ  ＡＧＣのレース状態ならびに性能低化を回避するために、ＧＬＯＮＡＳＳ  ＡＧＣ電力測定はＧＰＳ  ＡＧＣ動作後に行われ得る。たとえば、１つのＡＧＣ動作期間２１０２中にＧＰＳ  ＡＧＣ動作２１０３が実行され得る。生じたＧＰＳ  ＡＧＣロックの後、ＧＰＳスパー推定（ＳＥ）２１０５が開始することができる。同時に、ＧＬＯ  ＤＦＥ動作２１０６およびＧＬＯ  ＡＧＣ動作２１０７が開始することができる。生じたＧＬＯ  ＡＧＣロックの後、ＧＬＯ  ＳＥ動作２１０９が開始することができる。
【０１１０】
図２２に、例示的なＧＰＳ  ＡＧＣ動作２２０１を示す。過渡期間２２０２は、スパー推定期間２２０３とスパー消去期間２２０４とに先行する。無効なデータを含む過渡期間２２０２は、ハードウェアリセットまたは利得変更後に発生する。したがって、ＤＦＥ動作は過渡期間２２０２の後にのみ行われる。この実施形態では、ＧＰＳ  ＤＦＥは、ＤＣ推定（および消去）ならびにスパー推定（および消去）の両方を含むことができる。スパーがＤＣに近いときに問題であり得る、スパー推定からＤＣ推定への干渉を回避するために、ＤＣ推定期間２２０５はスパー推定期間２２０３後に発生する。ＤＣ消去期間２２０６はＤＣ推定期間２２０５の後にくる。したがって、サンプルの第１のブロック２２１０はスパー推定のために使用され得、サンプルの第２のブロック２２１１は、スパー消去を有し、ＤＣ推定のための使用され得、サンプルの第３のブロック２２１２（および、サンプルのすべての後続のブロック）は、スパーとＤＣの両方の消去を有し、ＡＧＣ電力測定期間２２０７中に使用され得る。図２２には、簡単のために、１つのスパー推定期間２２０３とスパー消去期間２２０４とを示してあることに留意されたい。したがって、両方のＳＥＣユニットが使用されたとき、第２のスパー推定期間は、第１のスパー推定期間２２０３に後続し、ＤＣ推定および消去期間は第２のスパー推定期間の後（すなわち第２のスパー消去期間中）にのみ開始する。
【０１１１】
図２３に、例示的なＧＬＯＮＡＳＳ  ＡＧＣ動作２３０１を示す。過渡（無効なデータ）期間２３０２は、スパー推定期間２３０３とスパー消去期間２３０４とに先行する。ＧＬＯＮＡＳＳ  ＤＦＥがＤＣ推定または消去を有しないことに留意されたい。したがって、（スパー推定が有効化されていると仮定すると）スパー推定期間２３０３が完了した後、ＧＬＯＮＡＳＳ  ＡＧＣ電力測定期間が発生し得る。このタイミングは、有利には、ＡＧＣ電力測定とのスパー干渉を防ぐことができる。
【０１１２】
一実施形態では、ＧＰＳおよびＧＬＯＮＡＳＳのためのスパー推定ならびにＧＰＳのためのＤＣ推定が、ハードウェアリセットの後、毎回のＡＧＣ電力測定の前に実行され得る。その後、所定の数のブロックの後にスパーおよびＤＣ推定が周期的に反復され得る。一実施形態では、所定のブロック数が０に設定された場合、推定は１回しか実行されず、反復されない。期間が１である場合、推定はブロックごとに、または連続的に行われる。
【０１１３】
ＧＰＳおよびＧＬＯＮＡＳＳ  ＡＧＣ動作は周期的に実行され得る。一実施形態では、これらの動作は、各後続のＡＧＣ動作期間中に反復され得る。たとえば、再び図２１を参照すると、後続のＡＧＣ期間２１０８中に、ＧＰＳ  ＡＧＣ動作２１０４は、ＧＬＯＮＡＳＳ  ＡＧＣ動作２１０９に先行することができる（他の動作は簡単のために図示せず）。そのときスパーまたはＤＣ推定が進行中である場合、スパーまたはＤＣ推定器がリセットされ得、新しい推定を開始することができることに留意されたい。
【０１１４】
デュアルモードインターフェース
再び図１を参照すると、デュアルモードインターフェース（ＤＭＩ）１０４は、処理されたＤＦＥ出力信号を検索エンジン１０５Ａと追跡エンジン１０５Ｂとに与えることができる。図２４に、デマルチプレクサ（ＤＥＭＵＸ）２４０２と、チャネル選択ミキサ２４０３と、２つの積分およびダンプ（Ｉ＆Ｄ）ユニット２４０４Ａおよび２４０４Ｂと、第１のスイッチマトリックス２４０５と、第２のスイッチマトリックス２４０６とを含む例示的なＤＭＩ１０４を示す。（コンテキストのために示してある）ＭＵＸ１０３は、ＲＦチップ１１０の出力において２つの１６ＭＨｚ  ＧＰＳ信号とＧＬＯ信号とを一緒に多重化する（図１を参照）。したがって、ＤＥＭＵＸ２４０２は、ベースバンドチップ１１１の入力において２つの信号を分離することができる。
【０１１５】
ＧＬＯＮＡＳＳは、１４チャネルをサポートするＦＤＭＡシステムである。（たとえば、ＤＣにおいてまたは実質的にＤＣにおいて）ＧＬＯＮＡＳＳ信号をベースバンドにダウンコンバートするために、チャネル選択ミキサ２４０３が使用され得る。それらの１４チャネルの中心周波数は次の通りである。
【数１３】
2014238404.tif 000015
【０１１６】
上式で、ｋは−７、−６、−５、．．．、５、６である。
【０１１７】
ＧＬＯＮＡＳＳチャネル間隔は５６２．５ｋＨｚである。一実施形態では、局部発振器（ＬＯ）周波数は１５８１．６７Ｈｚであり、ＤＭＩ周波数は２０．０５ＭＨｚである。したがって、チャネル選択ミキサ２４０３の各々の前の入力周波数は次の通りである。
【数１４】
2014238404.tif 000016
【０１１８】
上式で、ｋは−７、−６、−５、．．．、５、６である。
【０１１９】
図２５に、ほぼ２５０Ｈｚの分解能を与えるために便宜上１６ビットのキャリアＮＣＯ２５０３を使用する例示的なチャネル選択ミキサ２４０３Ａを示す。プログラムされたチャネル周波数は次のように計算され得る。
【数１５】
2014238404.tif 000017
【０１２０】
上式で、ｆ＿ｉｎはチャネル選択ミキサ２４０３のための入力サンプリングレート（たとえば、約１６ＭＨｚ）である。
【０１２１】
乗算器２５０１は、Ｉ／Ｑ信号に５ビットを乗算し、その積を量子化器（ＱＵＡＮ）２５０４に与える。図１２に例示的なＱＵＡＮ２５０４のための構成を示す。この実施形態では、電力判断のために大きさビットのみがカウントされることに留意されたい。すなわち、従来の電力判断では、符号と大きさの両方が２乗され、累積される。ＧＬＯＮＡＳＳでは３つのレベルのみが可能なので、このプロセスは、有利には、大きさビットだけをカウントし、この情報を乗算器２５０１に与えることによって簡略化され得る。
【０１２２】
一実施形態では、第１の（すなわち符号）ビットは、正の場合は「０」に等しく、負の場合は「１」に等しい。第２のビットである大きさは、ＱＵＡＮ２５０４においてしきい値と比較され得る。大きさがしきい値よりも大きい場合、出力は「１」である。他の場合、出力は「０」である。２ビットフォーマット（符号、大きさ）を使用して４つのレベルを表すために、符号と大きさとを一緒に組み合わせることができ、ただし、００＝＋ｌ、０１＝＋３、１０＝−１、および１１＝−３である。一実施形態では、ＱＵＡＮ２５０４の最適なしきい値は２９である。このしきい値は、制御レジスタを介してプログラム可能であり得る。
【０１２３】
積分およびダンプ（Ｉ＆Ｄ）ブロック２４０４Ａおよび２４０４Ｂは、ＤＥＭＵＸ２４０２およびチャネル選択ミキサ２４０３の出力に対して１６ＭＨｚから８ＭＨｚへのデシメーションを実行する２ビット入力および３ビット出力モジュールとして実装され得る。一実施形態では、ＧＰＳのための１つのＩ＆Ｄブロック２４０４Ａと、ＧＬＯＮＡＳＳのための１４個のＩ＆Ｄブロック２４０４Ｂ（すなわち、チャネル選択ミキサごとに１つのＩ＆Ｄブロック）とがある。ＧＬＯＮＡＳＳは、チッピングレート１０２３チップ／ｍｓのＧＰＳよりも低いチッピングレート、すなわち５１１チップ／ｍｓを有することに留意されたい。したがって、一実施形態では、Ｉ＆Ｄ２４０４ＡはＩ＆Ｄ２４０４Ｂと異なるダンプ時間を有し得る。別の実施形態では、Ｉ＆Ｄ２４０４ＡとＩ＆Ｄ２４０４Ｂの両方は固定比２：１、たとえば、入力１６ＭＨｚ、出力８ＭＨｚを有し得る。一実施形態では、ダンプ時間はプログラム可能であり得、ソフトウェアによって判断され得る。
【０１２４】
スイッチマトリックス２４０５は、検索エンジンごとの経路の総数（たとえば１５経路：ＧＰＳのための１＋ＧＬＯＮＡＳＳのための１４）から所望の信号を生成するように構成され得る。一実施形態では、スイッチマトリックス２４０５は、ＤＥＭＵＸ２４０２およびチャネル選択ミキサ２４０３の出力を受信し、検索エンジンのための出力ＳＥ＿００＿ＩＮ［３：０］〜ＳＥ＿０７＿ＩＮ［３：０］を選択するように構成され得る。一実施形態では、スイッチマトリックス２４０５のサイズは１５×８であり得、要素ごとに４ビットおよび１６ＭＨｚである。
【０１２５】
スイッチマトリックス２４０６は、Ｉ＆Ｄ２４０４Ａおよび２４０４Ｂの出力を受信し、追跡エンジンのための出力ＣＯＲＲ＿００＿ＩＮ［５：０］〜ＣＯＲＲ＿１５＿ＩＮ［５：０］を生成することができる。別の実施形態では、各チャネル選択ミキサが任意のチャネルにプログラムされ得るので、チャネル選択ミキサ２４０３は追跡エンジンの各々に有線接続され得る。チャネル選択ミキサ、検索エンジン、および追跡チャネルの最終数はハードウェアコストに基づいて変化し得ることに留意されたい。たとえば、一実施形態では、１４個のチャネル選択ミキサと１６個の追跡エンジンとが使用され得る。
【０１２６】
図２６に、検索エンジン１０５Ａ（図１）の一部を形成することができる例示的な検索エンジン２６００を示す。この実施形態では、検索エンジン２６００は積分およびダンプ（Ｉ＆Ｄ）ユニット２６０１と、ミキサ２６０３と、量子化器２６０６と、相関器２６０７と、ミキサ２６０９と、コヒーレント積分ブロック２６１２と、絶対値ブロック２６１３と、非コヒーレントブロック２６１４と、（検索エンジン２６００の出力を与える）ＭＡＸブロック２６１５とを含むことができ、すべてが直列に結合される。コードＮＣＯ２６０２は、Ｉ＆Ｄ２６０１と、２つのキャリアＮＣＯ２６０５および２６１１と、コヒーレント積分ブロック２６１２と、非コヒーレント積分ブロック２６１４とに入力を与えることができる。それぞれキャリアＮＣＯ２６０５および２６１１はそれらの出力をｓｉｎ／ｃｏｓテーブル２６０４および２６１０に与え、ｓｉｎ／ｃｏｓテーブル２６０４および２６１０はそれらの出力をそれぞれミキサ２６０３および２６０９に与える。（図２７にさらに詳細に示す）検索エンジン２６００によって実行される例示的な動作は、積分／ダンプと、粗キャリア周波数との混合と、２ビット量子化と、基準コードとの混合および相関と、微細キャリア周波数との混合と、（データシフトを含む）コヒーレント積分と、絶対値の計算と、（データシフトを含む）非コヒーレント積分と、最大値の計算とを含む。
【０１２７】
一実施形態では、相関器２６０７は、それの記憶されたビットを、コード生成器２６０８（すなわち、図２９および図３０に関して以下で説明するＧＰＳコード生成器２６０８ＡまたはＧＬＯＮＡＳＳコード生成器２６０８Ｂ）から受信したＣ／Ａコードビットと比較するシフトレジスタ遅延線を使用して実装され得る。コード生成器２６０８が位相オフセットを受信し（すなわち、以下で説明する、位相セレクタのための、Ｇ２生成器のいくつかの出力を選択し）、ならびにＮＭＳ（ナビゲーションメッセージシーケンサ）を受信することに留意されたい。一実施形態では、相関器２６０７は相関結果を１ｍｓごとに与えることができ、コヒーレント積分は２０ｍｓ未満の間実行され得る（さもなければ、コヒーレント積分は、データ信号に関連するビット遷移と干渉することがある）。
【０１２８】
一実施形態では、ＮＭＳは、より高感度の捕捉モードを可能にすることができる。詳細には、データビットのビット境界と極性とが知られているとき、より長いコヒーレント積分が実行され得る。（コヒーレント積分では雑音が経時的に消去するが、非コヒーレント積分では消去しないので）信号対雑音比（ＳＮＲ）は、コヒーレント積分によって、非コヒーレント積分に比較してより効率的にブーストされることに留意されたい。したがって、積分のために設定された時間を仮定すれば、一般に非コヒーレント積分よりもコヒーレント積分が選好される。したがって、ビット極性が知られている（そして、ＮＭＳによって与えられた）場合、コード生成器２６０８によって出力されたＣ／Ａコードは、２６０７によって相関する前に、ビットの極性によって変調され得、それにより、コヒーレント積分ブロック２６１２によってより長いコヒーレント積分が実行されることが可能になる。
【０１２９】
ＧＬＯＮＡＳＳのためのコード周波数はＧＰＳの周波数の半分であるので、ＧＬＯＮＡＳＳのための（Ｉ＆Ｄブロック２６０１に関連する）第１の積分およびダンプの出力サンプリングレートは、ＧＰＳの出力サンプリングレートの半分であることに留意されたい。たとえば、１／２チップ分解能の場合、出力サンプリングレートは、ＧＰＳでは２ＭＨｚ、ＧＬＯＮＡＳＳでは１ＭＨｚである。１／４チップ分解能の場合、出力サンプリングレートは、ＧＰＳでは４ＭＨｚ、ＧＬＯＮＡＳＳでは２ＭＨｚである。
【０１３０】
信号は、粗ドップラーワイパー（すなわち、ミキサ２６０３）の後、量子化器２６０６によって複数ビットから２ビットに量子化され得る。１つの最適化２ビット量子化しきい値は、入力信号の２乗平均（ＲＭＳ）に等しい。異なる雑音形状がＩ＆Ｄブロック２６０１の出力信号サイズを変更し得ることに留意されたい。ＬＰＦ４０２およびＢＰＦ４０４（図４）の使用は雑音電力スペクトルを変更し得る。雑音形状を変更することができるＤＦＥ＿ＧＰＳ１０２Ａの４つの構成は、ＡＤＣ２０８Ａが６４ＭＨｚで動作し、ＬＰＦ４０２が使用され、ＢＰＦ４０４が使用される構成と、ＡＤＣ２０８Ａが６４ＭＨｚで動作し、ＬＰＦ４０２が使用され、ＢＰＦ４０４がバイパスされる構成と、ＡＤＣ２０８Ａが３２ＭＨｚで動作し、ＬＰＦ４０２がバイパスされ、ＢＰＦ４０４が使用される構成と、ＡＤＣ２０８Ａが３２ＭＨｚで動作し、ＬＰＦ４０２がバイパスされ、ＢＰＦ４０２がバイパスされる構成とである。
【０１３１】
一方、１／２または１／４Ｉ＆Ｄ動作モードは、Ｉ＆Ｄブロック２６０１の出力サイズのＲＭＳに影響を及ぼし得る。したがって、Ｉ＆Ｄブロック２６０１は４つの動作モードを有することができる、すなわち、ＧＰＳ１／２チップモードでは、Ｉ＆Ｄブロック２６０１は１６ＭＨｚから２ＭＨｚへの変換（８：１デシメーション）を実行することができ、ＧＰＳ１／４チップモードでは、Ｉ＆Ｄブロック２６０１は１６ＭＨｚから４ＭＨｚへの変換（４：１デシメーション）を実行することができ、ＧＬＯ１／２チップモードでは、Ｉ＆Ｄブロック２６０１は１６ＭＨｚから１ＭＨｚへの変換（１６：１デシメーション）を実行することができ、ＧＬＯＮＡＳＳ１／４チップモードでは、Ｉ＆Ｄブロック２６０１は１６ＭＨｚから２ＭＨｚへの変換（８：１デシメーション）を実行することができる。
【０１３２】
図２７に、ＧＰＳのための例示的なコード生成器２６０８Ａ（図２６、コード生成器２６０８の一部を形成するコード生成器２６０８Ａ）を示す。この実施形態では、コード生成器２６０８Ａは、Ｇ１コードを生成するためのＧ１生成器２７０１と、Ｇ２コードを生成するためのＧ２生成器２７０２と、初期化ブロック２９０３と、位相セレクタ２７０４と、ＸＧｉ  Ｃ／Ａコードを生成するための加算器２７０５とを含む。位相セレクタ２７０４では、Ｓ１およびＳ２は、各エポックにおいてＧ２ｉ出力を作成するためにＧ２生成器２７０２のシフトレジスタ２７１２のどのビットが加算されるかを示すことに留意されたい。異なる衛星の場合はＳ１およびＳ２が異なることにさらに留意されたい。たとえば、ＰＲＮ１は、Ｇ２ｉビットを形成するためにシフトレジスタ２７１２からビット２とビット６とを加算することによって生成され得、ＰＲＮ２は、Ｇ２ｉビットを形成するためにビット３とビット７とを加算することによって形成され得る。ＸＧｉ  Ｃ／Ａコードは、以下によって作成され得る。
【０１３３】
初期化ブロック２７０３を使用して、Ｇ１生成器２７０１とＧ２生成器２７０２の両方のシフトレジスタ（２７１１および２７１２）にすべて１を装荷すること。
【０１３４】
現在のエポックのための出力ビットを判断するためにすべてのＸＯＲ演算から和を計算すること。
【０１３５】
Ｇ１生成器２７０１とＧ２生成器２７０２の両方のレジスタを１要素右にシフトすること。Ｇ１生成器２７０１およびＧ２生成器２７０２の最左要素に、シフトの直前から適宜に計算されたビットを装荷すること。
【０１３６】
ステップ２に戻ること。
【０１３７】
ＧＰＳのためのＣ／Ａコード系列は、２つのＰＲＮ系列Ｇ１およびＧ２の排他的論理和をとることによって組み合わせられる。コード周波数は約１．０２３ＭＨｚである。（図２７に示す）一実施形態では、Ｇ１とＧ２とを生成する、ＬＦＳＲに対応する多項式は次の通りである。
【数１６】
2014238404.tif 000018
【０１３８】
図２８に、ＧＬＯＮＡＳＳのための例示的なコード生成器２６０８Ｂ（図２６、コード生成器２６０８の一部を形成するコード生成器２６０８Ｂ）を示す。この実施形態では、コード生成器２６０８Ｂは、Ｇ１／ＣＡコードを生成するためのＧ１生成器２８０１と、Ｇ２（アイドル）コードを生成するためのＧ２生成器２８０２と、初期化ブロック２８０３と、位相セレクタ２８０４とを含む。位相セレクタ２８０４では、Ｓ１およびＳ２は、各エポックにおいてＧ２ｉ（アイドル）出力を作成するためにＧ２生成器２８１２のシフトレジスタ２８０２のどのビットが加算されるかを示すことに留意されたい。
【０１３９】
図２８に示すコード生成器２６０８Ｂの構成では、Ｃ／Ａコード系列はＧ１のみに依存し得、コード周波数は５１１ｋＨｚであり得る。一実施形態では、Ｇ１とＧ２とを生成する、ＬＦＳＲに対応する多項式は次の通りである。
【数１７】
2014238404.tif 000019
【０１４０】
ＧＬＯＮＡＳＳのためのコード系列は１ｍｓ持続時間の５１１チップである。コード系列は９段最大長シフトレジスタ（ＭＬＳＲ）によって生成され得る。生成多項式Ｇ（ｘ）＝１＋ｘ5＋ｘ9であり、すべての初期状態は（初期化ブロック２８０３を使用して）１に設定される。一実施形態では、コード生成器２６０８Ｂは、再構成可能なコード生成器２６０８Ａを使用して実装され得る。
【０１４１】
図２９に、例示的なＧＬＯＮＡＳＳデータ系列生成を示す。ライン２９０１は期間Ｔ＝１０ｍｓのクロックパルスを示し、ライン２９０２はメアンダ（meander）信号（Ｔ＝１０ｍｓ）を示し、ライン２９０３は相対コードにおけるデータビット（Ｔ＝２０ｍｓ）を示し、ライン２９０４は双バイナリ（bi-binary）コードにおけるデータビット（Ｔ＝１０ｍｓ）を示し、ライン２９０５は時間マークビット（Ｔ＝１０ｍｓ）を示す。図２９では、各ストリングは、１．７秒のナビゲーションデータと０．３秒の時間マーク系列とからなる。一実施形態では、２０ｍｓ期間で８５データビットが、１０ｍｓごとに極性を変更するメアンダ系列によって変調され得る。この極性変更は、１０ｍｓの有効データビット持続時間を生じる。最後の０．３秒は、各ビットが１０ｍｓ長である、３０ビットからなる時間マーク系列である。この場合、時間マークパターンの３０ビットは、［１１１１１０００１１０１１１０１０１００００１００１０１１０］である。
【０１４２】
追跡エンジンおよび事前相関雑音推定器
図３０に、受信機内の例示的なコードトラッキングループ３０００を示す。この実施形態では、トラッキングループ３０００は、直角位相相関器ブロック３００１と、同相相関器ブロック３００２と、コード生成器３００３と、弁別器３００４と、コードループフィルタ２７０５と、コードクロック生成器３００６とを含む。
【０１４３】
コード生成器３００３は、いくつかの系列パラメータとＰＲＮクロック信号３０１８とに基づいて、特定の衛星のＰＲＮコード系列に関連するＰＲＮコード系列を局所的に生成するように構成される。コード生成器３００３は、関連する衛星信号に関して早い程度から遅い程度までのＰＲＮコード系列の複数の位相シフトバージョンを生成し得る。
【０１４４】
一実施形態では、コード生成器３００３は、ＰＲＮコード系列の、非常に早い（ＶＥ）３０４０−２、早い（Ｅ）３０４０−３、プロンプト（Ｐ）３０４０−４、遅い（Ｌ）３０４０−５、および非常に遅い（ＶＬ）３０４０−６位相に対応する、５つのＰＲＮ信号３０４０（３０４０−２〜３０４０−６）を生成する。たとえば、非常に早い３０４０−２信号はプロンプト３０４０−４信号から０．７５チップ時間だけオフセットされ得、対称的に、非常に遅い３０４０−６信号はプロンプト３０４０−４信号から０．７５チップ時間だけオフセットされ得る。早い信号３０４０−３はプロンプト信号３０４０−４に対して時間的に０．２５チップ時間だけ早いことがあり、遅い信号３０４０−４はプロンプト信号３０４０−４に対して０．２５チップ時間だけ遅いことがある。プロンプト信号３０４０−４のタイミングは、現在のタイミングと、対応する衛星信号のためのコードトラッキングループ２７００内の位相推定値とに対応する。
【０１４５】
同相相関器ブロック３００２は、ＰＲＮ信号３０４０と、スイッチマトリックス２４０６から出力された同相成分など、同相信号ｉ（ｎ）３０１２とを受信する。同相相関器ブロック３００２は、同相入力ｉ（ｎ）３０１２とＰＲＮ信号３０４０とに基づいて同相相関サンプル３０１４を生成するように構成される。たとえば、同相相関サンプル３０１４は、同相信号ｉ（ｎ）３０１２と非常に早いＰＲＮ信号３０４０−２との間の相関関数に対応するＩＶＥ（同相、非常に早い）信号を含み得る。
【０１４６】
直角位相相関器ブロック３００１は、ＰＲＮ信号３０４０と、スイッチマトリックス２４０６から出力された直交成分など、直角位相信号ｑ（ｎ）３０１１とを受信する。直角位相相関器ブロック３００１は、直交信号ｑ（ｎ）３０１１とＰＲＮ信号３０４０とに基づいて直角位相相関サンプル３０１３を生成するように構成される。
【０１４７】
直角位相相関サンプル３０１３および同相相関サンプル３０１４は、弁別器３００４に送信される。これらの相関サンプルを使用して、弁別器３００４は、同相入力ｉ（ｎ）３０１３とプロンプトＰＲＮ信号３０４０−４との間の位相差を検出するように構成される。弁別器３００４は、プロンプトＰＲＮコード３０４０−４の位相が、入力ｉ（ｎ）３０１３の前方にあるか、それの後方にあるか、またはそれと同じ位置にあるかを示す弁別器出力信号３０１５を生成する。言い換えれば、弁別器出力信号３０１５は、コード生成器３００３によって局所的に生成されたＰＲＮコード系列と、受信機のアンテナにおいて受信された衛星信号との間の位相差を示す。
【０１４８】
弁別器出力信号３０１５とレート補助（rate aiding）信号３０１６とは、コードクロック制御信号３０１６を生成するためにコードループフィルタ３００５内で組み合わせられる。一実施形態では、レート補助信号３０１６は、関連する衛星信号から捕捉された粗タイミング信号に対応する。コードループフィルタ３００５は、弁別器出力信号３０１５に対する低域動作を実装するように構成されるべきである。
【０１４９】
コードクロック３００６は、コードクロック制御信号３０１６に基づいてＰＲＮクロック信号３０１８を生成する。コードクロック生成器３００６と、コード生成器３００３と、直角位相相関器ブロック３００１と、同相相関器ブロック３００２と、弁別器３００４と、コードループフィルタ３００５とは、同相入力ｉ（ｎ）３０１２の着信コード系列の位相整合を追跡するように構成された負帰還制御ループを形成する。コードトラッキングループ３０００が入力ｉ（ｎ）３０１２を適切に追跡しているとき、プロンプトＰＲＮ信号３０４０−４上の遷移はｉ（ｎ）信号３０１２内の遷移と位相整合される。受信されたＰＲＮ系列（同相入力ｉ（ｎ）３０１２）と局所的に生成されたＰＲＮ系列との間の位相差は、弁別器出力信号３０１５とコードクロック制御信号３０１６とに反映され、コードクロック制御信号３０１６は、コードクロック生成器３００６とＰＲＮクロック信号３０１８の得られた位相とを制御する。ＰＲＮクロック信号３０１８の位相は、局所的に生成されたＰＲＮ系列の位相を判断する。コードクロック生成器３００６は、特定の実装形態要件に従って、周波数調整、位相調整または周波数調整と位相調整の両方を使用してＰＲＮクロック信号３０１８を調整することによって、コードクロック制御信号３０１６中に示された位相差を補償し得る。
【０１５０】
局所的に生成されたＰＲＮ系列が、同相の受信されたＰＲＮ系列の前方にあるとき、弁別器出力信号３０１５は正の位相差を示し、それに応じてコードクロック生成器３００６にＰＲＮクロック信号３０１８を調整（周波数を減少、位相シフトを減少）させる。局所的に生成されたＰＲＮ系列が、同相の受信されたＰＲＮ系列の後方にあるとき、弁別器出力信号３０１５は負の位相差を示し、それに応じてコードクロック生成器３００６にＰＲＮクロック信号３０１８を調整（周波数を増加、位相シフトを増加）させる。一実施形態では、入力ｑ（ｎ）３０１１とｉ（ｎ）３０１２とはコードトラッキングループ３０００内で位相整合されて到着し、ただし、直交信号ｑ（ｎ）３０１１はＡＤＣ内のｉ（ｎ）３０１２から９０度オフセット上でサンプリングされる。受信されたＰＲＮコード系列と局所的に生成されたＰＲＮコード系列との間の位相差の特定のしきい値が、負帰還制御ループにおける適切な位相ロックを劣化させることなしに、通常動作中にいつでも存在し得ることを当業者は認識するであろう。
【０１５１】
弁別器出力信号３０１５は、ＰＲＮクロック信号３０１８と同相入力ｉ（ｎ）３０１２との間の位相誤差推定値を表す。位相誤差推定値は、同相入力ｉ（ｎ）３０１２の位相と周波数とを追跡するようにコードクロック生成器３００６を調整するために使用される。ＧＰＳキャリアにおけるドップラーシフトに基づく擬似距離変化率などのキャリア情報は、コードループフィルタ３００５の帯域幅を調整するために使用され得、雑音性能と動的性能との間の有益なトレードオフを実装する。キャリア情報はレート補助信号３０１６を介して搬送され得る。
【０１５２】
図３１に、（図３２に関して説明する）追跡エンジン３２００と、（図３０に関して説明した）コードトラッキングループ３０００およびコード生成器３００３と、（図４１に関して説明する）６タップ生成器４１００との間の例示的な関係を示す。図３１に示すように、６タップ生成器４１００はコード生成器３００３中に含まれ、コード生成器３００３はコードトラッキングループ３０００中に含まれ、コード生成器３００３は追跡エンジン３２００中に含まれる。これらの構成要素間の特定の結合については、図３０、図３２、および図４１に関して説明してあることに留意されたい。
【０１５３】
検索エンジン１０５ＡによってＧＰＳおよび／またはＧＬＯＮＡＳＳ衛星が捕捉された後、追跡エンジン１０５Ｂは、連続的リアルタイム位置判断を行うために、見える識別された衛星の各々を追跡することができる。一実施形態では、（追跡エンジン１０５Ｂの一部を形成する）ＧＰＳ追跡エンジンとＧＬＯＮＡＳＳ追跡エンジンとは、実質的に同様の構成要素を有し得る。ＧＰＳ追跡エンジンとＧＬＯＮＡＳＳ追跡エンジンとの間の差異については、以下でさらに詳細に説明する。
【０１５４】
上記のように、ＧＬＯＮＡＳＳはＣＤＭＡシステムの代わりにＦＤＭＡシステムを使用する。ただし、デュアルモードインターフェース１０４のチャネルミキサにおけるチャネル周波数オフセットは削除され得るので、ＧＰＳ衛星とＧＬＯＮＡＳＳ衛星とを追跡するために同じ入力サンプリングレートとデータビット幅とが使用され得る。ＧＬＯＮＡＳＳは、ＧＰＳと同じナビゲーションビット持続時間（２０ｍｓ／ビット）を有するが、これらのナビゲーションビットは１０ｍｓメアンダ系列でモジュール２変調される。そのメアンダ系列は１０ｍｓビット遷移をもたらし、これは、ストリング同期が検出される前にＦＬＬ（周波数ロックループ）およびＤＬＬ（遅延ロックループ）のためのコヒーレント積分時間を限定する。ＧＬＯＮＡＳＳは、２倍のＣ／Ａチップ持続時間（約２μｓ）を有し、ＧＰＳよりも大きい数メートルのコード位相誤差をもたらすことにさらに留意されたい。
【０１５５】
図３２に、ハードウェアベースの相関器３２１０と、ファームウェアベースのＧＭＬアルゴリズム３２１１とを含む例示的な追跡エンジン３２００を示す。この実施形態では、相関器３２１０は、ミキサ３２０１と、積分およびダンプ（Ｉ＆Ｄ）ブロック３２０４と、ミキサ３２０５と、Ｉ＆Ｄブロック３２０８とを含み、すべてが直列に結合される。コードＮＣＯ３２０３（たとえば３２ビット）はそれの出力をコード生成器３２０２に与えることができ、コード生成器３２０２は今度はそれの出力をミキサ３２０１に与える。キャリアＮＣＯ３２０７（たとえば２４ビット）はそれの出力をｓｉｎ／ｃｏｓテーブル３２０６に与えることができ、ｓｉｎ／ｃｏｓテーブル３２０６はそれの出力をミキサ３２０５に与える。ＧＭＬ３２１１の一部であるデポラライザ（depolarizer）３２０９は、Ｉ＆Ｄブロック３２０８によって出力された結果を復極する（depolarize）ことができる。これらの分極結果は、追跡制御と、ＤＬＬと、ＦＬＬと、ビット境界判断と、時間マーク判断と、データビット抽出とを行うために（ソフトウェアによって）使用され得る。ソフトウェアは、コード周波数をコードＮＣＯ３２０３に与え、ドップラー周波数をキャリアＮＣＯ３２０７に与えることができることに留意されたい。一実施形態では、相関器３２１０は、コード生成器３２０２（たとえば、ＧＰＳコード生成器２６０８Ａ（図２９）およびＧＬＯＮＡＳＳコード生成器２６０８Ｂ（図３０）を参照）を除いて、ＧＰＳでもＧＬＯＮＡＳＳでも同じであり得る。
【０１５６】
ＧＰＳ信号は熱雑音中に浸漬される。たとえば、一般的な信号電力は−１３０ｄＢｍ未満であるが、（１ＭＨｚの帯域幅にわたる）熱雑音は一般に約−１１０ｄＢｍである。信号の相対品質を判断するために雑音電力が測定され得ることに留意されたい。図３３に示す一実施形態では、この機能を提供するために、事前相関ＧＰＳ雑音推定器３３０１および事前相関ＧＬＯＮＡＳＳ雑音推定器３３０２は、相関の前に雑音電力を測定するために使用され得る。事前相関ＧＰＳ雑音推定器３３０１（すなわち、追跡エンジン３２００の相関器３２１０の前）がすべてのＧＰＳ追跡チャネル（Ｉ＆Ｄ２４０４Ａの出力）によって共有され得ることに留意されたい。対照的に、事前相関ＧＬＯＮＡＳＳ雑音推定器３３０２は、マルチプレクサ（図示せず）を用いて入力（Ｉ＆Ｄ２４０４Ｂからの出力のうちの１つ）を選択することによって、特定のＧＬＯＮＡＳＳチャネルに同調することができる。
【０１５７】
一実施形態では、従来の雑音タップベースの雑音推定器が追跡エンジン３２００中の追跡チャネル内に保持され得る。すなわち、従来の追跡エンジンは複数のタップを含み、各タップは、入来信号と相関する異なるコード位相のためのものである。データロックループが動作する（それによって、正確なロケーション判断を可能にする）ために、プロンプトタップ、早いタップ、および遅いタップが使用され得る。この構成では、プロンプトタップ値が最高値（電力）である場合、早いタップの数値と遅いタップの数値とが平衡され、追跡は良好として特徴づけられる。一実施形態では、雑音タップはまた、プロンプトタップから数チップ離れて与えられ得る。この雑音タップの値は、無視できるべきであり、信号対雑音比（ＳＮＲ）を計算するために使用され得る。ＳＮＲは、データロックループを調整するために、プロンプト、早い、および遅いタブの数値とともに使用され得る。残念ながら、このＳＮＲ計算は、相関の後にくるので、遅く到着し、比較的低速である（ｍｓごとにただ１つの測定値を与える）。したがって、安定したデータロックループを与えるために数ミリ秒が必要とされ得る。（ＧＰＳおよびＧＬＯＮＡＳＳのための）事前相関雑音推定器３３０１および３３０２は、たいていの条件の下で高速のＳＮＲ計算を可能にすることができる。
【０１５８】
雑音タップベース雑音推定器は干渉の影響を相関出力に反映しないので、事前相関雑音推定器３３０１および３３０２は、雑音タップベース雑音推定器よりも狭帯域干渉に対して脆弱であり得ることに留意されたい。したがって、上述のように、一実施形態では、従来の雑音タップ雑音推定器はシステム中に保持され得る。この場合、従来の雑音推定器を補完し、性能を向上させるために、事前相関雑音推定器３３０１および３３０２が使用され得る。
【０１５９】
図３４に、例示的なＧＰＳ事前相関雑音推定器３３０１を示す。入力信号は、Ｉ構成要素とＱ構成要素とをもつ８ＭＨｚ信号であり得る。合計ブロック３４０２およびダンプブロック３４０２は、帯域外雑音を削除するために、固定比８：１積分およびダンプ動作を実行することができる。ダンプブロック３４０２の出力は、絶対値ブロック３４０３Ａおよび３４０３Ｂに提供される。絶対値ブロック３４０３Ａおよび３４０３Ｂの出力は、加算器３４０４によって合計され得る。合計ブロック３４０５およびダンプブロック３４０６は、帯域外雑音を削除するために、加算器３４０４の出力に対して積分およびダンプ動作を実行することができる。この実施形態では、ダンプは１ｍｓクロックによって駆動され得る。各ダンプにおける累積の数はダンプごとに変動し得る（比率カウント：１）ことに留意されたい。
【０１６０】
一実施形態では、合計ブロック３４０５は、各ダンプの正確なカウントを与えるために、カウンタを含むことができる。ダンプブロック３４０６によって生成されたアキュムレータ出力と同様に、このカウント値は、正確な平均を計算するためにＧＭＬ３２１１（図３２）にパスされ得る。代替的に、
【数１８】
2014238404.tif 000020
【０１６１】
の公称値はカウント値を近似することができ、ｆBBはベースバンド（たとえば１６ＭＨｚ）におけるクロックレートである。ＧＰＳ雑音推定器３３０１の出力は、推定雑音電力を計算するために、１ｍｓごとにＧＭＬ３２１１にパスされ得る。異なるＧＰＳ衛星が同じ周波数帯域を占有するので、すべてのＧＰＳ追跡チャネルのためにただ１つのＧＰＳ雑音推定器３３０１が必要とされることに留意されたい。
【０１６２】
図３５に、例示的なＧＬＯＮＡＳＳ事前相関雑音推定器３３０２を示す。ＧＬＯＮＡＳＳ雑音推定器３３０２は、ＧＰＳ雑音推定器３３０１と同じ構成要素を含むが、中間ブロックについて異なるデシメーション比（decimation ratio）とビット幅とを有することに留意されたい。
【０１６３】
ＧＬＯＮＡＳＳはＦＤＭＡシステムであるので、（チャネル周波数オフセットを削除した後に）チャネルごとに１つのＧＬＯＮＡＳＳ雑音推定器３３０２が与えられ得る。１つのリソース効率的な実施形態では、ＧＬＯＮＡＳＳ３３０２のための１つの事前相関雑音推定器は、すべてのアクティブなＧＬＯＮＡＳＳチャネルとともに使用するために時分割され得る。この実施形態は、雑音電力が安定した測定値であることに依拠する。再び図３３を参照すると、ＭＵＸ３３０３は、所望のチャネルを選択することができ、信号をそのチャネル上で事前相関雑音推定器３３０２にパスする。一実施形態では、累積の数をカウントするために、アキュムレータ３４０５の一部としてカウンタが含まれ得る。積分時間が異なるチャネル間で変動する場合、このカウントは適切な正規化を保証することができる。
【０１６４】
ＧＰＳ事前相関雑音推定器３３０１と、ＧＬＯＮＡＳＳ事前相関雑音推定器３３０２と、追跡エンジン１０５Ｂとにおける従来のタップの結果は、白色雑音のみが存在する（たとえば、事前相関雑音推定器の結果と従来のタップの結果とが実質的に同じとき）か、干渉物が存在する（たとえば、事前相関雑音推定器の結果と従来のタップの結果とが異なるとき）か、およびどの（１つまたは複数の）衛星が重み付け解除（de-weight）されるべきであるかを判断するために使用され得、または場合によってはロケーション判断のために使用さえされない。一実施形態では、有意な干渉が存在するかどうかを判断するために、２つの雑音測定値の差がしきい値と比較され得る。別の実施形態では、この情報は、対応する衛星が、劣化した品質により、ユーザ位置を判断するために使用されることから除外されるべきであるかどうかを判断する推定信号電力と組み合わせられ得る。
【０１６５】
図３６および図３７に、推定雑音電力対事前相関雑音推定器（たとえば、ＧＰＳ事前相関雑音推定器３３０１またはＧＬＯＮＡＳＳ事前相関雑音推定器３３０２）のための時間の例示的なシミュレーショングラフを示す。これらのシミュレーションでは、合計８００個の観測値が連続的に記録される。図３６と図３７とを比較することによって示されるように、事前相関雑音推定器は、従来の雑音タップ推定器に比較して著しくより安定した推定値を与えることができる。安定した雑音電力推定を行うことは、ＧＭＬが正確なＣ／Ｎ０推定を迅速に取得することを可能にすることができる。
【０１６６】
柔軟な６タップ生成器
従来の生成器は、各追跡チャネルにおいて４つのタップ、すなわちＥ（早い）と、Ｐ（プロンプト）と、Ｌ（遅い）と、Ｎ（雑音）とをサポートする。この生成器では、それぞれ、最小タップ間隔は、２、４、および８ＭＨｚのシフトレジスタレート（ＳＲＲ）に対して１／２、１／４、および１／８チップである。改善された追跡エンジンの１つの機能によれば、６タップ生成器が含まれ得る。
【０１６７】
有利には、マルチパス緩和が可能なダブルデルタ（ＤＤ）遅延ロックループがＧＭＬ中に含まれるとき、６タップ生成器が使用され得る。一実施形態では、第１〜第５のタップ（すなわち、ＶＥ（非常に早い）、Ｅ（早い）、Ｐ（プロンプト）、Ｌ（遅い）、およびＶＬ（非常に遅い））は弁別器を形成するために使用され得、第６のタップは雑音タップとして使用され得る。
【０１６８】
図３８に、高度ダブルデルタコード弁別器をサポートする例示的な６タップコード生成器３８００を示す。この実施形態では、（コンテキストのために示してある）コードＮＣＯ３２０３がプロンプトタップのための瞬時コード位相をカウントすることができる。それの桁上げ（たとえば１ビット桁上げ）は、（同じくコンテキストのために示してある）ＣＡコード生成器３２０２を駆動して、９段シフトレジスタ３２０７中にバッファされたコード系列を生成させる。シフトレジスタ３８０７における（塗りつぶしパターンで示してある）中央のビットは、プロンプトタップのための現在のコードビット（コードＰ）を記憶することができる。すべての他のタップのコード系列はプロンプトタップのコードに関して生成される。それらのコード位相（コードＮ、ＶＥ、Ｅ、Ｌ、およびＶＬ）は、（ソフトウェアによって判断された）プロンプトタップコード位相と相対タップ間隔（ＲＴＳ）とに基づいて計算され得る。次いで、計算されたコード位相は、適切なチップを出力するためにシフトレジスタ３８０７における適切なビットを選択するために、アドレスとして使用され得る。従来のタップ生成器はチップサンプルを記憶することに留意されたい。したがって、６タップ生成器３８００は、有利には、記憶リソースを最小限に抑えることができる。
【０１６９】
図３９に、３２ビット周波数信号を受信し、マルチプレクサ３９０２への入力を生成する加算器３９０１を含む例示的なコードＮＣＯ３２０１を示す。マルチプレクサ３９０２への他の入力は８ビット位相信号である。マルチプレクサ３９０２は、（ＮＣＯを初期化するかまたは増分によってＮＣＯを更新するためにＧＭＬによって生成されたＳＥＴ信号によって選択された）それの出力を、３２ビットＮＣＯレジスタ３９０３に与えることができる。コードＮＣＯ３９０３の１ビット桁上げ信号は、ＣＡコード生成器３２０２のクロックを駆動するために使用される。ＮＣＯレジスタ３９０３の出力は、加算器３９０１ならびに切捨てブロック３８０３に第２の入力として与えられる。切捨てブロック３８０３は、コード位相を、（３１／３２チップ分解能を与える）その５つの最上位ビット（ＭＳＢ）に切り捨てる。この構成では、シフトレジスタ３８０７は桁上げ信号によって事実上クロック制御され得、すなわち、コンテンツは、新しいチップが生成されるたびにシフトされ得る。
【０１７０】
「プロンプト」タップ（すなわち、プロンプト位置３９１０）におけるチップは、（マルチプレクサ３８０６Ａに０としてインデックス付けされた）レジスタ３８０７の中心に所与の時間に基準として記憶される。チップのそれの部分コード位相は、３２ビットＮＣＯレジスタ３９０３中に記憶される。任意の他のタップのコード位相は、切捨てブロック３８０３によって出力されたプロンプトタップコード位相とプロンプトタップまでの相対タップ間隔（ＲＴＳ）（図３９ではＲＴＳ：Ｎ）とを使用して加算器３８０１Ａによって計算され得る。次いで、計算されたコード位相はフロアブロック３８０５Ａ（すなわち、フロアブロック３８０５Ａは、加算器３８０４Ａによって生成された和の整数部分だけを使用する）によって切り捨てられ、次いで、切り捨てられた数値は、シフトレジスタ３８０７から（ＭＵＸ３８０６Ａを介して）所望のチップを選択するためにアドレスとして使用される。タップ間隔ソリューションが１／３２チップであり、最終チップスパンが−４〜４チップであるように、ＲＴＳ値（Ｎ＝雑音、ＶＥ＝非常に早い、Ｅ＝早い、Ｌ＝遅い、およびＶＬ＝非常に遅い）はｓ３．５フォーマットであり、Ｐタップ小数コード位相の上位５ビットはｕ０．５にフォーマットされる。
【０１７１】
再び図３８を参照すると、複数の加算器３８０４Ｂ〜３８０４Ｅ、フロア３８０５Ｂ〜３８０５Ｅ、およびマルチプレクサ３８０６Ｂ〜３８０６Ｅが、加算器３８０４Ａ、フロア３８０５Ａ、およびマルチプレクサ３８０６Ａと同様に機能する。したがって、シフトレジスタ３８０７の各レジスタは異なるチップを保持することができ、それによって、タップ間隔とタップスパンとの間のトレードオフを除去する。
【０１７２】
８ＭＨｚ相関分解能を得るために、ＣＡコード生成器３２０２およびフロアブロック３８０５Ａ〜３８０５Ｅ（すなわちチップセレクタ）における位相更新が８ＭＨｚでも実行され得ることに留意されたい。シフトレジスタ３８０７、ＣＡコード生成器３２０２、およびすべてのタップのためのチップインデックス付けは、電力を節約するために、それらの桁上げ信号（たとえば、キャリア信号またはＮＣＯ  ｒｅｇ３９０３のオーバーフロー）によって駆動され得る。節電機能とともにより低い相関分解能とともに一実施形態では、ＣＡコード生成器３２０２およびフロアブロック３８０５Ａ〜３８０５Ｅにおける位相更新は、２または４ＭＨｚ（すなわち、より低い周波数）でも実行され得る。
【０１７３】
有利には、上記で説明した共有構成により、ロケーション判断システム１００は、ＧＰＳのみ、ＧＰＳおよびＧＬＯＮＡＳＳ（常時オン、固定）、ならびにＧＰＳおよびＧＬＯＮＡＳＳ（動的）の３つのモードのうちの１つで動作することができる。一実施形態では、選択されたモードは、現在利用可能な電力に基づくことができる（すなわち、低い電力可用性はＧＰＳのみのモードをトリガすることができるが、高い電力可用性はＧＰＳおよびＧＬＯＮＡＳＳ（固定）モードをトリガすることができる）。一実施形態では、（動作周波数のわずかな差による）ＧＰＳおよびＧＬＯＮＡＳＳに関連する雑音の差は、ＧＰＳのみのモードが選択されるかＧＰＳおよびＧＬＯＮＡＳＳのモードが選択されるかを判断することができる。
【０１７４】
一実施形態では、ＧＰＳおよびＧＬＯＮＡＳＳ（動的）モードは、検索エンジン１０５Ａによって識別されたＧＰＳ衛星の数に基づいて選択され得る（たとえば、十分なＧＰＳ衛星が見えるときはＧＬＯＮＡＳＳがオフにされ得、十分なＧＰＳ衛星が見えないときはＧＬＯＮＡＳＳがオンにされる得る）。一実施形態では、十分なＧＰＳ衛星が見えるときでも、ロケーション判断をさらに改良するためにＧＬＯＮＡＳＳ衛星が使用され得る。すなわち、ＧＰＳ衛星は、タイミングおよび基本ロケーション情報を与えることが可能であり得る。この情報と、ＧＬＯＮＡＳＳ衛星のアルマナックと、粗いドップラー周波数とを用いて、１つまたは複数のＧＬＯＮＡＳＳ衛星の速い、効率的な捕捉が実行され得、それによって、ロケーション判断の改良を可能にする。
【０１７５】
ハードウェアレイテンシ較正
ＧＰＳ受信機およびＧＬＯＮＡＳＳ受信機は、アンテナから検索エンジン／追跡エンジンまでのレイテンシを処理することに反応する。レイテンシが一定である場合、影響はクロックオフセットに吸収され得、したがって、ＰＶＴ（位置、速度、および時間）ソリューションに対して透過的である。ただし、検索エンジンと追跡エンジンとでレイテンシが異なる場合、捕捉と追跡との間の適切なハンドオーバを保証するようにデルタを較正する必要がある。さらに、ＧＬＯＮＡＳＳとＧＰＳとでこのレイテンシが異なる場合、システマティックバイアスを除去するようにデルタを較正する必要がある。さらに、異なるハードウェアモードでレイテンシが異なる場合も、無矛盾な１ｐｐｓ生成のためにデルタを較正する必要がある。
【０１７６】
アナログ回路におけるレイテンシ
ＳＡＷフィルタ２０２は、ＧＰＳ帯域とＧＬＯＮＡＳＳ帯域とで異なる群遅延を有し得る。たとえば、ＧＰＳとＧＬＯＮＡＳＳとの間で最高８ｎｓの群遅延デルタが認識されており、様々なＧＬＯＮＡＳＳデバイスにおけるＧＬＯＮＡＳＳチャネル間では最高５ｎｓである。一実施形態では、最悪状況を制限するために定数オフセットが加算され得る。たとえば、変動が−９ｎｓから＋３ｎｓまでの間にある場合、定数３ｎｓを加算することは、ワーストケース絶対誤差９ｎｓの代わりに６ｎｓを作成する。別の実施形態では、ルックアップテーブルが、温度変化および／またはプロセスコーナーに基づく群遅延デルタを含むことができる。一実施形態では、較正をいつ実行すべきかを知るために温度センサが使用され得る。別の実施形態では、補正量を調整するために温度センサが使用され得る。
【０１７７】
ＬＮＡ２０１とミキサセット２０４との群遅延デルタは、非常に小さい、すなわち−０．１ｎｓ程度であることに留意されたい。したがって、ＬＮＡ２０１またはミキサセット２０４のいずれに対しても較正は必要とされない。
【０１７８】
ＧＰＳポリフェーズフィルタ２０５Ａの群遅延（すなわち、このフィルタを通過する遅延）は１００ｎｓであり得るが、ＧＬＯＮＡＳＳポリフェーズフィルタ２０５Ｂの群遅延は、帯域中心では８０ｎｓ、および帯域エッジでは１６０〜２１０ｎｓであり得る。したがって、ポリフェーズフィルタ２０５Ａおよび２０５Ｂの較正が望ましい。
【０１７９】
図４０に、ポリフェーズフィルタ２０６Ａおよび２０６Ｂにおける異なるレイテンシを補償するための、ＡＦＥ１０１の例示的な較正構成を示す。一実施形態では、ポリフェーズフィルタ２０６ＡはＧＰＳ用であり、ポリフェーズフィルタ２０６ＢはＧＬＯＮＡＳＳ用である。この構成では、ミキサ２０４は、通常使用中にポリフェーズフィルタ２０６Ａ、２０６Ｂに結合され得る電流電圧コンバータ（Ｉ２Ｖ２０５）に結合される。較正構成では、ポリフェーズフィルタ２０６Ａおよび２０６Ｂは、それぞれＤＡＣのペア４００２Ａおよび４００２Ｂから入力を受信するように結合され得る。この結合は、マルチプレクサ、トランジスタまたは任意の他の技術的に実現可能な手段によって行われ得る。トーン生成器４００１からＩ入力とＱ入力とを受信するＤＡＣ４００２Ａおよび４００２Ｂは、複素トーンを生成し、次いで、複素トーンはポリフェーズフィルタ２０６Ａおよび２０６Ｂに注入され得る。一実施形態では、ＤＡＣ４００２Ａおよび４００２Ｂは、他のオンチップ回路から（たとえばＢｌｕｅｔｏｏｔｈ送信機から）「借用」され得る。一実施形態では、較正が起動時に実行され得る。別の実施形態では、（たとえばミリ秒程度の）群遅延に影響を及ぼす有意な温度変化の後にも、較正が実行され得る。
【０１８０】
ＡＤＣ２０８Ａおよび２０８Ｂはマルチプレクサ４００４に結合され得る（ＤＦＥへの接続はＡＧＣ動作のために残るべきであることに留意されたい）。マルチプレクサ４００４はＡＤＣ２０８Ａの出力と２０８Ｂの出力との間で選択し、それの出力を相関器４００３に与え、相関器４００３は各ＡＤＣ出力をそれの対応するＤＡＣ入力と相関させる。相関値（すなわち遅延較正）は、ソフトウェアに報告され得、次いでソフトウェアによって位相オフセットに変換され得る。このプロセスは、群遅延を計算するために一連の周波数で繰り返され得る。
【０１８１】
図４１に、一体型乗算器／飽和構成要素４１０１Ａおよび４１０１Ｂと累積ブロック４１０２Ａおよび４１０２Ｂとを含む例示的な相関器４００３を示す。Ｘ入力は複素テストトーン（Ｒｅ（Ｘ）およびＩｍ（Ｘ））であり、Ｙ入力は実ＡＤＣ出力である。以下を仮定する。
【数１９】
2014238404.tif 000021
【０１８２】
上式で、Ａはテストトーンの大きさであり、ＢはＡＤＣ出力における受信信号の大きさであり、ωはテストトーンの周波数であり、ｔは時間であり、０は受信信号の位相である。
【０１８３】
次いで、相関のＮポイント平均は以下の通りである（ただしＮ≫１）。
【数２０】
2014238404.tif 000022
【０１８４】
したがって、位相オフセットは、Θ＝−ａｎｇｌｅ（Ｚ）として計算され得る。この時点で、位相の傾きを生じるために一連の周波数が使用され得る。群遅延は、位相の微分を見つけることによって計算され得る。
【０１８５】
ＤＡＣ出力範囲は、ＩＦフィルタおよびＶＧＡの最大利得を用いて、ＡＤＣにおける出力がフルスケールに達することができるように設計され得る。ＡＤＣにおける出力が不十分な利得によりフルレンジでない場合、推定誤差は増加し得る。
【０１８６】
ポリフェーズフィルタ２０６Ａとポリフェーズフィルタ２０６Ｂとは、１つがＧＬＯＮＡＳＳ用であり、１つがＧＰＳ用であるので、異なることに留意されたい。一実施形態では、相関器４００３は、ＲＦビルトインセルフテスト（ＲＢＩＳＴ）を実行するために、このバリエーションを判断することができる。たとえば、トーン生成器４００１は、異なるトーンを生成することができ、相関器４００３は、それらの異なるトーン（たとえば、通常の中心から＋／−１Ｈｚ）に基づいて電力測定を実行することができる。これらのトーンからの電力比較に基づいて、相関器４００３は、フィルタオフセットを計算し、次いで、フィルタをリセンタリングするために、フィルタにおけるキャパシタおよびレジスタ値を調整することができる。したがって、相関器４００３はまた、製造ばらつきを補償するように構成され得る。
【０１８７】
デジタル回路におけるレイテンシ
ロケーション判断システムのデジタル回路におけるレイテンシは、特定のデジタル処理チェーン、すなわちＧＰＳまたはＧＬＯＮＡＳＳに依存する。図４２に、レイテンシに寄与し得るデュアルモードインターフェース１０４のＤＦＥ＿ＧＰＳ１０２ＡおよびＧＰＳ使用構成要素のうちの例示的な構成要素を示す（ＡＤＣ２０８Ａと、検索エンジン１０５Ａと、追跡エンジン１０５Ｂとは、コンテキストのために示してある）。図４３に、レイテンシに寄与し得るデュアルモードインターフェース１０４のＤＦＥ＿ＧＬＯ１０２ＢおよびＧＬＯＮＡＳＳ使用構成要素の例示的な構成要素を示す（ＡＤＣ２０８Ｂと、検索エンジン１０５Ａ、および追跡エンジン１０５Ｂは、コンテキストのために示してある）。ＧＰＳデジタル処理チェーン対ＧＬＯＮＡＳＳデジタル処理チェーンでは、異なる構成要素が与えられるので、これらのチェーンが本質的に異なるレイテンシを有するであろうことに留意されたい。ただし、各々チェーンのレイテンシは決定論的であり、したがって他のチェーンのレイテンシを補償するために使用され得る。
【０１８８】
レイテンシルックアップテーブル
一実施形態では、各モジュールの処理レイテンシは、決定論的にカウントされ得、ルックアップテーブルに保存され得る。レイテンシは、ＡＤＣクロックサイクル数で指定され得る。
【０１８９】
論理的に、ブロックがバイパスされた場合、それの関連するレイテンシは除去される。一実施形態では、ルックアップテーブルは、ＲＴＬ設計における各構成要素のすべてのモードおよび／または構成を含むことができ、異なるクロックレートおよび／または温度を考慮に入れることができる。デルタは、捕捉と追跡との間のコード位相、およびＧＰＳとＧＬＯＮＡＳＳとの間のコード位相を較正するために使用され得る。
【０１９０】
一実施形態では、較正は、ライブＧＰＳ信号を使用して実行され得る。この較正は、新しい位置を判断するために、既知の位置とライブＧＰＳ信号とを使用する。既知のユーザロケーションと既知の衛星ロケーションとを用いて、衛星からユーザまでの実際の無線信号移動時間が計算され得る。次いで、実際の移動時間と測定された移動時間との間の差はハードウェアレイテンシにマッピングされ得る。
【０１９１】
異なる衛星のための較正の適用
ＧＰＳとＧＬＯＮＡＳＳとの間または異なるＧＬＯＮＡＳＳチャネル間のレイテンシデルタをＰＶＴソリューションのために補償すること、すなわち、ＬＳ（最小２乗）または（一連の雑音の多い測定値から線形動的システムの状態を推定する）カルマンフィルタの前にコード位相測定を相応に調整することができる。この調整は、ＧＭＬ、他の測定ＳＷ、またはナビゲーションＳＷにおいて行われ得る。
【０１９２】
ブランキング
一実施形態では、ＧＰＳ／ＧＬＯＮＡＳＳ受信機の入力において強い干渉があるとき、信号は、誤ったＡＧＣ測定値、捕捉結果、および追跡結果を生成することを回避するために「ブランキング」され得る。ブランキングをトリガする制御信号は複数のソースによって制御され得る。一実施形態では、ブランキングは、最高４つのソース、たとえば、（１）ＬＮＡにおいて飽和が検出されたときにトリガする、ＧＬＯＮＡＳＳ受信機中のＬＮＡのピーク検出器（内部）、（２）共存するＢＴシステムの送信インジケータ（内部）、（３）ＷｉＦｉ送信インジケータ（外部、随意）、および（４）セルフォン送信インジケータ（外部、随意）によって制御され得る。
【０１９３】
一実施形態では、２つの内部制御信号は１つの信号に組み合わせられ得る。たとえば、図４４を参照すると、ＡＮＤゲート４４０１はピーク検出器（ピークＤｅｔ）と第１のイネーブル信号（ｅｎｌ）とを受信することができ、ＡＮＤゲート４４０２は送信インジケータ（ＢＴ  Ｔｘ１）と第２のイネーブル信号とを受信することができる。第１および第２のイネーブル信号ｅｎｌおよびｅｎ２は、それぞれピーク検出器とＢＴ送信機とによってブランキングをトリガすることができる。ＡＮＤゲート４４０１および４４０２の出力はＯＲゲート４４０３によって受信され得、ブランクイネーブル（ｂｌａｎｋ＿ｅｎ）信号を与える、ＯＲゲート４４０３の出力は、ベースバンドチップ上の汎用入出力（ＧＰＩＯ）ピンに接続され得る。
【０１９４】
一実施形態では、すべての制御信号を統合するために、図４４に関して説明する同様の論理を用いて、ブランキングを制御するために、ベースバンドチップ上にＷｉＦｉおよびセルフォン送信信号のための２つの他のＧＰＩＯピンがあり得る。「ｂｌａｎｋ＿ｅｎ」という用語は、本明細書では、統合ブランキング制御信号全体を指す。
【０１９５】
任意の時点において、Ｂｌｕｅｔｏｏｔｈ信号はちょうど１ＭＨｚの帯域幅を占有するが、中心周波数は最高毎秒１６００回変化する（スロット当たり６２５μｓ）。マスタデバイスは偶数番号のスロット中に送信し、スレーブデバイスは奇数番号のスロット中に送信する。現在のＢｌｕｅｔｏｏｔｈ仕様はまた、パケットが複数の連続する（３つまたは５つの）スロットを占有するマルチスロット送信を可能にする。
【０１９６】
ヘッドセットおよびハンズフリーアプリケーションにおいて使用される最も一般的なＢｌｕｅｔｏｏｔｈパケットタイプはＨＶ３である。ＨＶ３は６つのスロットごとに反復し、マスタがスロット０において送信し、スレーブがスロット１において送信し、スロット２〜５がアイドルである。送信の実際のエアタイムは、約３７０μｓであり、１スロット未満である。アクティビティは図４５に示されている。ＧＰＳは、マスタ（たとえばスマートフォン）またはスレーブ（たとえばＰＮＤ）と共同設置されるので、有効なオンタイムは０．３７ｍｓであり、オフタイムは３．３８ｍｓである。
【０１９７】
対照的に、ＷｉＦｉはＣＳＭＡを使用し、非同期である。パケット長は数十マイクロ秒から数十ミリ秒まで変動する。さらに、送信間のギャップもユーザアクティビティに応じて著しく変動し得る。
【０１９８】
セルフォン送信に関して、各ＧＳＭ（登録商標）周波数チャネルは４．６１５ｍｓフレームに分割される。１つのフレームは８つのスロットに分割され、各スロットは５７７μｓである。ＧＳＭハンドセットは、基地局に通信するためにスロットのうちの１つを使用する。したがって、オンタイムは０．５８ｍｓであり、オフタイムは約４．０４ｍｓである。ＣＤＭＡセルフォンは連続的に送信する。
【０１９９】
ＡＧＣのブランキング
強い干渉が存在するとき、ＩＣＤ出力は増加し、ＡＧＣに利得を低減させる。干渉が消えたとき、ＡＧＣが利得をバックアップするのに時間がかかるので、利得のこの低減は望ましくない。この遅延を回避するために、ｂｌａｎｋ＿ｅｎが所定の値に等しいとき（たとえば、ｂｌａｎｋ＿ｅｎ＝１とき）、ＡＧＣ動作をフリーズすることができる。
【０２００】
ＧＭＬは、６７ｍｓごとに周期的にＡＧＣを実行する。６７ｍｓ期間ごとに、４つの１０ｍｓ測定値が取得され得る。ＡＧＣは、利得変更を決定する前に、４つの全測定値を累積する。
【０２０１】
測定中、ｂｌａｎｋ＿ｅｎ＝１である場合、対応する結果は無効である。一実施形態では、ＩＣＤは、図４６に示す回路４６００を使用してＩＣＤ＿ｖａｌｉｄビットを生成することができる。回路４６００は、ｂｌａｎｋ＿ｅｎ信号を受信するインバータ４６０１を含む。ＡＮＤゲート４６０２は、反転ｂｌａｎｋ＿ｅｎ信号とレジスタ４６０３の出力とを受信する。ＡＮＤゲート４６０２の出力はＩＣＤ＿ｖａｌｉｄ信号である。一実施形態では、レジスタは１に初期化される。当該の時間中に、ｂｌａｎｋ＿ｅｎが１になった場合、ＩＣＤ＿ｖａｌｉｄ信号はレジスタ４６０３のフィードバックにより０にロックされる。
【０２０２】
ブランキングを用いた例示的なＡＧＣ動作は、以下のステップを含むことができる。第１のステップにおいて、ＨＷはＡＧＣ測定の前に１にＩＣＤ＿ｖａｌｉｄ信号を初期化する。第２のステップにおいて、測定中にいつでもｂｌａｎｋ＿ｅｎ＝１である場合、ＩＣＤ＿ｖａｌｉｄ信号は０に設定される。ｂｌａｎｋ＿ｅｎが０に戻ったときでも、ビットは０のままである。第３のステップにおいて、測定値が完了している後、ＧＭＬは結果を検査する。ＩＣＤ＿ｖａｌｉｄ＝０である場合、結果は廃棄される。ＧＭＬが４つの連続する有効なＩＣＤ測定値を得ることができない場合、利得変更は行われない。
【０２０３】
追跡チャネルのブランキング
追跡チャネルの３ビット入力は２の補数フォーマットである。一実施形態では、ブランクイネーブルビット（ｂｌａｎｋ＿ｅｎ）が「１」であるとき、その３ビット入力は、実数０を生成するためにすべて０に設定される。積分中にｂｌａｎｋ＿ｅｎ＝１が生成された場合、対応する追跡結果は無効である。一実施形態では、各追跡チャネルは、ｂｌａｎｋ＿ｅｎに基づいて有効な追跡ビット（ＴＲＫ＿ｖａｌｉｄ）を設定する（図４６を参照）。一実施形態では、動作は以下のステップを含むことができる。
【０２０４】
第１のステップにおいて、ＨＷは、追跡チャネルを開始する前にＴＲＫ＿ｖａｌｉｄを１に初期化する。第２のステップにおいて、積分中にいつでもｂｌａｎｋ＿ｅｎ＝１である場合、ＴＲＫ＿ｖａｌｉｄは０に設定される。ｂｌａｎｋ＿ｅｎが０に戻ったときでも、ビットは０のままである。第３のステップにおいて、コードエポック境界において、追跡結果およびＴＲＫ＿ｖａｌｉｄビットは、ＧＭＬにパスされるためにハードウェア中に保存される。ＴＲＫ＿ｖａｌｉｄは、次のコードエポックの前に１にリセットされ得る。エポックごとにステップ２および３が反復され得る。コードエポックは追跡チャネルのＣ／Ａコード境界であり、ＴＭＥエポックではないことに留意されたい。各追跡チャネルは、それ自体の有効ビットを生成すべきである。
【０２０５】
廃棄されるべきデータユニットは、１ｍｓ積分結果であり得るか、またはＰＤＩ  ｍｓの積分結果であり得る。ｍｓ間隔が選定された場合、（１つまたは複数の）消失したｍｓのための測定値が調整されるべきであり、それはより多くのコーディングおよびより多くのＣＰＵ使用率である。ただし、この調整は、ブランキングの影響を最小限に抑えることができ、したがってより良好な性能を有するべきである。ＰＤＩ間隔が選定された場合、ＰＤＩ間隔は現在のコード構造においてより良く適合するが、ブランキングの影響は最小でない。一実施形態ではＰＤＩ間隔が使用される。
【０２０６】
追跡結果が無効であるとき、追跡ループは巡航する必要がある、すなわちキャリアの周波数およびコードＮＣＯは変化しない。ブランキング期間が長い場合、この期間は信号をドリフトさせ得、信号が戻った後、プルイン（pull-in）が必要であり得る。
【０２０７】
検索エンジンのブランキング
一実施形態では、検索エンジンへの入力は２ビット（符号、大きさ）フォーマットである。この入力は、積分およびダンプユニットにおいて２の補数に変換され得る。ｂｌａｎｋ＿ｅｎ＝１とき、変換された信号はすべて０に設定され、それによって＋１ではなく実数０を保証する。
【０２０８】
捕捉結果は、多くのミリ秒にわたるコヒーレント積分および非コヒーレント積分から累積されるので、ブランキング中にデータを利用することは捕捉を非常に複雑にする。複雑さを効率とトレードオフする様々な手法がある。
【０２０９】
第１の手法は、ソフトウェアを変更せず、通常通り積分結果を使用することである。ブランキングが信号エネルギーの無視できる部分を取り除くだけであり、検出確率を劣化させなければ、この手法はうまく動作する。しかしながら、ブランキングが積分期間のかなりの部分を占める場合、積分値はしきい値をパスする可能性が低い。さらに、異なる積分値が不均等にブランキングされた場合、異なる積分結果の間にバイアスがあり、それはより高いフォールスアラームにつながり得る。
【０２１０】
第２の手法は、全積分期間中に単一のＡＣＱ＿ｖａｌｉｄビットを生成し、ＡＣＱ＿ｖａｌｉｄ＝０である場合、積分結果を廃棄することである。廃棄された検索は後で再試行され得る。この手法は短い積分持続時間および副次的な干渉に対してのみうまく動作し、他の場合、再試行のコストは非常に高く、再試行成功率は非常に低い。
【０２１１】
第３の手法は、より微細グラニュラリティ（たとえばエポックの１／８）を用いて妥当性を検査し、各積分結果におけるブランキングされた期間のパーセンテージを計算するために有効ビットを累積することである。情報は、それに応じて結果を受け付ける／拒否するためにソフトウェアにパスされ得る。
【０２１２】
本発明の例示的な実施形態について添付の図を参照しながら本明細書で詳細に説明したが、本発明がそれらの正確な実施形態に限定されないことを理解されたい。
【０２１３】
たとえば、一実施形態では、ＧＰＳとＧＬＯＮＡＳＳとの間のロケーション精度差が考慮に入れられる。すなわち、ＧＬＯＮＡＳＳの誤り率はＧＰＳの２倍である。したがって、ＧＬＯＮＡＳＳからの信号とＧＰＳからの信号とは別様に重み付けされ得、すなわち、ＧＰＳ信号はＧＬＯＮＡＳＳ信号よりも大きな重みを与えられ、それによってシステム性能を最適化することができる（重み付き最小２乗ソリューション）。
【０２１４】
本明細書で説明する実施形態は、網羅的なものではなく、本発明を開示した正確な形態に限定するものでもない。したがって、多くの変更形態および変形形態は明らかであろう。たとえば、一実施形態では、上記で説明した追跡エンジンは、専用追跡エンジン、追跡目的のために使用される検索エンジン（たとえば、図１において追跡エンジン１０５Ｂを除去し、検索エンジン１０５Ａのみを使用する）、または専用追跡エンジンと追跡を実行する検索エンジンとの組合せで実装され得る。それに応じて、本発明の範囲は、以下の特許請求の範囲およびそれらの等価物によって定義されるものとする。
【図１】
2014238404.tif 000023
【図２Ａ】
2014238404.tif 000024
【図２Ｂ】
2014238404.tif 000025
【図３Ａ】
2014238404.tif 000026
【図３Ｂ】
2014238404.tif 000027
【図３Ｃ】
2014238404.tif 000028
【図３Ｄ】
2014238404.tif 000029
【図３Ｅ】
2014238404.tif 000030
【図３Ｆ】
2014238404.tif 000031
【図４】
2014238404.tif 000032
【図５】
2014238404.tif 000033
【図６】
2014238404.tif 000034
【図７】
2014238404.tif 000035
【図８】
2014238404.tif 000036
【図９】
2014238404.tif 000037
【図１０】
2014238404.tif 000038
【図１１】
2014238404.tif 000039
【図１２】
2014238404.tif 000040
【図１３Ａ】
2014238404.tif 000041
【図１３Ｂ】
2014238404.tif 000042
【図１３Ｃ】
2014238404.tif 000043
【図１３Ｄ】
2014238404.tif 000044
【図１３Ｅ】
2014238404.tif 000045
【図１３Ｆ】
2014238404.tif 000046
【図１４Ａ】
2014238404.tif 000047
【図１４Ｂ】
2014238404.tif 000048
【図１４Ｃ】
2014238404.tif 000049
【図１４Ｄ】
2014238404.tif 000050
【図１５】
2014238404.tif 000051
【図１６】
2014238404.tif 000052
【図１７】
2014238404.tif 000053
【図１８】
2014238404.tif 000054
【図１９】
2014238404.tif 000055
【図２０】
2014238404.tif 000056
【図２１】
2014238404.tif 000057
【図２２】
2014238404.tif 000058
【図２３】
2014238404.tif 000059
【図２４】
2014238404.tif 000060
【図２５】
2014238404.tif 000061
【図２６】
2014238404.tif 000062
【図２７】
2014238404.tif 000063
【図２８】
2014238404.tif 000064
【図２９】
2014238404.tif 000065
【図３０】
2014238404.tif 000066
【図３１】
2014238404.tif 000067
【図３２】
2014238404.tif 000068
【図３３】
2014238404.tif 000069
【図３４】
2014238404.tif 000070
【図３５】
2014238404.tif 000071
【図３６】
2014238404.tif 000072
【図３７】
2014238404.tif 000073
【図３８】
2014238404.tif 000074
【図３９】
2014238404.tif 000075
【図４０】
2014238404.tif 000076
【図４１】
2014238404.tif 000077
【図４２】
2014238404.tif 000078
【図４３】
2014238404.tif 000079
【図４４】
2014238404.tif 000080
【図４５】
2014238404.tif 000081
【図４６】
2014238404.tif 000082
【手続補正書】
【提出日】平成26年8月6日(2014.8.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＧＰＳ信号とＧＬＯＮＡＳＳ信号とを受信するための受信機であって、
アナログフロントエンド（ＡＦＥ）と、
前記ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ）およびＧＬＯＮＡＳＳ  ＤＦＥと、
前記ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ）と、
前記ＤＭＩの出力を受信するための検索エンジンとを備え、
前記ＡＦＥのフロントエンド構成要素が、前記ＧＰＳ信号と前記ＧＬＯＮＡＳＳ信号の両方を処理するように構成され、
前記ＧＬＯＮＡＳＳ  ＤＦＥが、既知のスパー周波数を消去するための少なくとも１つのスパー推定消去（ＳＥＣ）ブロックを含む、受信機。
【請求項２】
各ＳＥＣブロックが、サンプルに基づいてスパーの位相を生成するための数値制御発振器（ＮＣＯ）を含み、前記サンプルがスパー周波数／アナログデジタル変換器（ＡＤＣ）周波数である、請求項１に記載の受信機。
【請求項３】
各ＳＥＣが、前記ＮＣＯによって与えられた前記位相に基づいて４象限フェーザを生成するためのｓｉｎ／ｃｏｓテーブルをさらに含む、請求項２に記載の受信機。
【請求項４】
各ＳＥＣが、前記４象限フェーザの共役と前記ＡＦＥの出力信号とを乗算するための共役乗算器をさらに含む、請求項３に記載の受信機。
【請求項５】
各ＳＥＣが、大きいブロックサイズにわたって前記ミキサの結果を平均化するための合計ブロックをさらに含む、請求項４に記載の受信機。
【請求項６】
各ＳＥＣが、前記合計ブロックからのダンプ値と前記４象限フェーザとを乗算するための複素複素乗算器をさらに含む、請求項５に記載の受信機。
【請求項７】
各ＳＥＣが、前記ＡＦＥの前記出力信号と前記複素複素乗算器の実数結果とを加算するための加算器をさらに含む、請求項６に記載の受信機。
【請求項８】
前記ＧＬＯＮＡＳＳ  ＤＦＥが、前記ＡＦＥの前記出力に基づいて中間周波数（ＩＦ）信号をベースバンド信号に変換するためのデジタルミキサを含む、請求項１に記載の受信機。
【請求項９】
前記デジタルミキサが１経路８ビット入力２経路（Ｉ／Ｑ）出力構成を有する、請求項８に記載の受信機。
【請求項１０】
前記ＧＬＯＮＡＳＳ  ＤＦＥが、前記デジタルミキサの出力信号をフィルタ処理し、デシメートするための少なくとも１つの低域フィルタ（ＬＰＦ）を含む、請求項９に記載の受信機。
【請求項１１】
各ＬＰＦが２：１デシメータを含む、請求項１０に記載の受信機。
【請求項１２】
前記ＧＬＯＮＡＳＳ  ＤＦＥが、最後のＬＰＦの出力信号を符号ビットと大きさビットとに変換する量子化器ブロックを含む、請求項１１に記載の受信機。
【請求項１３】
前記量子化器ブロックが、前記符号ビットと前記大きさビットとを、レガシーデバイスに適合する２ビットフォーマットで組み合わせる、請求項１２に記載の受信機。
【請求項１４】
前記大きさビットが、前記ＧＬＯＮＡＳＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と、前記量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づくしきい値と比較される、請求項１２に記載の受信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０２１４
【補正方法】変更
【補正の内容】
【０２１４】
本明細書で説明する実施形態は、網羅的なものではなく、本発明を開示した正確な形態に限定するものでもない。したがって、多くの変更形態および変形形態は明らかであろう。たとえば、一実施形態では、上記で説明した追跡エンジンは、専用追跡エンジン、追跡目的のために使用される検索エンジン（たとえば、図１において追跡エンジン１０５Ｂを除去し、検索エンジン１０５Ａのみを使用する）、または専用追跡エンジンと追跡を実行する検索エンジンとの組合せで実装され得る。それに応じて、本発明の範囲は、以下の特許請求の範囲およびそれらの等価物によって定義されるものとする。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
ＧＰＳ信号とＧＬＯＮＡＳＳ信号とを受信するための受信機であって、
アナログフロントエンド（ＡＦＥ）と、
前記ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ）およびＧＬＯＮＡＳＳ  ＤＦＥと、
前記ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ）と、
前記ＤＭＩの出力を受信するための検索エンジンとを備え、
前記ＡＦＥのフロントエンド構成要素が、前記ＧＰＳ信号と前記ＧＬＯＮＡＳＳ信号の両方を処理するように構成され、
前記ＧＰＳ  ＤＦＥが、
前記ＡＦＥの前記出力信号をフィルタ処理し、デシメートするための低域フィルタ（ＬＰＦ）と、
前記ＡＦＥの前記出力信号および前記ＬＰＦの出力信号のうちの１つを選択するためのマルチプレクサと
を含む、受信機。
［Ｃ２］
前記マルチプレクサは、前記ＡＦＥの前記出力信号が６４ＭＨｚであるとき、前記ＬＰＦの前記出力を選択し、前記ＬＰＦが、３２ＭＨｚ信号を生成する２：１デシメータを含む、［Ｃ１］に記載の受信機。
［Ｃ３］
前記ＧＰＳ  ＤＦＥが、前記マルチプレクサの出力信号から干渉をフィルタ除去するための帯域フィルタを含み、前記帯域フィルタが、干渉除去と信号損失との間のトレードオフを可能にするプログラム可能な係数を含む、［Ｃ１］に記載の受信機。
［Ｃ４］
前記ＧＰＳ  ＤＦＥが、前記マルチプレクサの前記出力信号から既知のスパー周波数を消去するための少なくとも１つのスパー推定消去（ＳＥＣ）ブロックを含む、［Ｃ１］に記載の受信機。
［Ｃ５］
各ＳＥＣブロックが、サンプルに基づいてスパーの位相を生成するための数値制御発振器（ＮＣＯ）を含み、前記サンプルがスパー周波数／アナログデジタル変換器（ＡＤＣ）周波数である、［Ｃ４］に記載の受信機。
［Ｃ６］
各ＳＥＣが、前記ＮＣＯによって与えられた前記位相に基づいて４象限フェーザを生成するためのｓｉｎ／ｃｏｓテーブルをさらに含む、［Ｃ５］に記載の受信機。
［Ｃ７］
各ＳＥＣが、前記４象限フェーザの共役と前記ＡＦＥの出力信号とを乗算するための共役乗算器をさらに含む、［Ｃ６］に記載の受信機。
［Ｃ８］
各ＳＥＣが、大きいブロックサイズにわたって前記共役乗算器の結果を平均化するための合計ブロックをさらに含む、［Ｃ７］に記載の受信機。
［Ｃ９］
各ＳＥＣが、前記合計ブロックからのダンプ値と前記４象限フェーザとを乗算するための複素複素乗算器をさらに含む、［Ｃ８］に記載の受信機。
［Ｃ１０］
各ＳＥＣが、前記ＡＦＥの前記出力信号と前記複素複素乗算器の実数結果とを加算するための加算器をさらに含む、［Ｃ９］に記載の受信機。
［Ｃ１１］
前記ＧＰＳ  ＤＦＥが、第１のスパー推定消去（ＳＥＣ）ブロックと第２のＳＥＣブロックとを含み、前記第１のＳＥＣの出力信号がｓ８．４フォーマットであり、前記第２のＳＥＣの出力信号がｓ６．４フォーマットである、［Ｃ１］に記載の受信機。
［Ｃ１２］
前記ＧＰＳ  ＤＦＥが、サンプルカウントによって正規化されたアキュムレータ関数を実行するためのＤＣ推定および消去ブロックを含む、［Ｃ１］に記載の受信機。
［Ｃ１３］
前記ＤＥＣの出力信号が、量子化誤差を低減するための小数ビットを含む、［Ｃ１２］に記載の受信機。
［Ｃ１４］
前記ＤＥＣの出力信号がｓ６．４フォーマットである、［Ｃ１３］に記載の受信機。
［Ｃ１５］
前記ＧＰＳ  ＤＦＥが、中間周波数（ＩＦ）信号をベースバンド信号に変換するためのデジタルミキサを含む、［Ｃ１］に記載の受信機。
［Ｃ１６］
前記デジタルミキサが、変換後に、最大ドップラー周波数よりも大きい残留周波数オフセットを与える、［Ｃ１５］に記載の受信機。
［Ｃ１７］
前記デジタルミキサが１経路８ビット入力２経路（Ｉ／Ｑ）出力構成を有する、［Ｃ１５］に記載の受信機。
［Ｃ１８］
前記ＧＰＳ  ＤＦＥが、前記デジタルミキサの出力信号を受信する積分およびダンプデシメーション（ＩＤ２）ブロックを含む、［Ｃ１５］に記載の受信機。
［Ｃ１９］
前記ＩＤ２ブロックが、１６ＭＨｚ信号を生成する２：１デシメータを含む、［Ｃ１８］に記載の受信機。
［Ｃ２０］
前記ＧＰＳ  ＤＦＥが、前記ＩＤ２ブロックの出力信号を符号ビットと大きさビットとに変換する量子化器ブロックを含む、［Ｃ１８］に記載の受信機。
［Ｃ２１］
前記量子化器が、前記符号ビットと前記大きさビットとを、レガシーデバイスに適合する２ビットフォーマットで組み合わせる、［Ｃ２０］に記載の受信機。
［Ｃ２２］
前記大きさビットが、前記ＧＰＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と、前記量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づくしきい値と比較される、［Ｃ２０］に記載の受信機。
［Ｃ２３］
ＧＰＳ信号とＧＬＯＮＡＳＳ信号とを受信するための受信機であって、
アナログフロントエンド（ＡＦＥ）と、
前記ＡＦＥの出力を受信するためのＧＰＳデジタルフロントエンド（ＤＦＥ）およびＧＬＯＮＡＳＳ  ＤＦＥと、
前記ＧＰＳ  ＤＦＥおよびＧＬＯＮＡＳＳ  ＤＦＥの出力を受信するためのデュアルモードインターフェース（ＤＭＩ）と、
前記ＤＭＩの出力を受信するための検索エンジンとを備え、
前記ＡＦＥのフロントエンド構成要素が、前記ＧＰＳ信号と前記ＧＬＯＮＡＳＳ信号の両方を処理するように構成され、
前記ＧＬＯＮＡＳＳ  ＤＦＥが、既知のスパー周波数を消去するための少なくとも１つのスパー推定消去（ＳＥＣ）ブロックを含む、受信機。
［Ｃ２４］
各ＳＥＣブロックが、サンプルに基づいてスパーの位相を生成するための数値制御発振器（ＮＣＯ）を含み、前記サンプルがスパー周波数／アナログデジタル変換器（ＡＤＣ）周波数である、［Ｃ２３］に記載の受信機。
［Ｃ２５］
各ＳＥＣが、前記ＮＣＯによって与えられた前記位相に基づいて４象限フェーザを生成するためのｓｉｎ／ｃｏｓテーブルをさらに含む、［Ｃ２４］に記載の受信機。
［Ｃ２６］
各ＳＥＣが、前記４象限フェーザの共役と前記ＡＦＥの出力信号とを乗算するための共役乗算器をさらに含む、［Ｃ２５］に記載の受信機。
［Ｃ２７］
各ＳＥＣが、大きいブロックサイズにわたって前記ミキサの結果を平均化するための合計ブロックをさらに含む、［Ｃ２６］に記載の受信機。
［Ｃ２８］
各ＳＥＣが、前記合計ブロックからのダンプ値と前記４象限フェーザとを乗算するための複素複素乗算器をさらに含む、［Ｃ２７］に記載の受信機。
［Ｃ２９］
各ＳＥＣが、前記ＡＦＥの前記出力信号と前記複素複素乗算器の実数結果とを加算するための加算器をさらに含む、［Ｃ２８］に記載の受信機。
［Ｃ３０］
前記ＧＬＯＮＡＳＳ  ＤＦＥが、前記ＡＦＥの前記出力に基づいて中間周波数（ＩＦ）信号をベースバンド信号に変換するためのデジタルミキサを含む、［Ｃ２３］に記載の受信機。
［Ｃ３１］
前記デジタルミキサが１経路８ビット入力２経路（Ｉ／Ｑ）出力構成を有する、［Ｃ３０］に記載の受信機。
［Ｃ３２］
前記ＧＬＯＮＡＳＳ  ＤＦＥが、前記デジタルミキサの出力信号をフィルタ処理し、デシメートするための少なくとも１つの低域フィルタ（ＬＰＦ）を含む、［Ｃ３１］に記載の受信機。
［Ｃ３３］
各ＬＰＦが２：１デシメータを含む、［Ｃ３２］に記載の受信機。
［Ｃ３４］
前記ＧＬＯＮＡＳＳ  ＤＦＥが、最後のＬＰＦの出力信号を符号ビットと大きさビットとに変換する量子化器ブロックを含む、［Ｃ３３］に記載の受信機。
［Ｃ３５］
前記量子化器ブロックが、前記符号ビットと前記大きさビットとを、レガシーデバイスに適合する２ビットフォーマットで組み合わせる、［Ｃ３４］に記載の受信機。
［Ｃ３６］
前記大きさビットが、前記ＧＬＯＮＡＳＳ  ＤＦＥの出力における最大電力に対する所望の信号電力と、前記量子化器の入力における最大電力に対する所望の信号電力とを含むパラメータに基づくしきい値と比較される、［Ｃ３４］に記載の受信機。
【外国語明細書】
2014238404000001.pdf