(57)【要約】【課題】主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放電させ、かつそのスイッチング素子の耐圧を低くすることにより、そのオン抵抗を低くしてオン損失を低減するアクティブクランプ方式のＤＣ−ＤＣコンバータ等を実現することを目的とする。【解決手段】主トランスの一次側において、二つの主スイッチング素子間に備えられる第一の一次巻線と、第一の一次巻線と直列に接続された第一チョークコイルと、主トランスの一次側において、第三のスイッチング素子と並列接続された第二の一次巻線と、第二の一次巻線と並列接続された第二チョークコイルとを備え、第一チョークコイルと第二チョークコイルとは、カップリングトランスを形成するアクティブクランプ方式のＤＣ−ＤＣコンバータとする。【選択図】図１
2014017928.tif 000002
【特許請求の範囲】
【請求項１】
アクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
主トランスの一次側において、二つの主スイッチング素子間に備えられる第一の一次巻線と、前記第一の一次巻線と直列に接続された第一チョークコイルと、
前記主トランスの一次側において、第三のスイッチング素子と並列接続された第二の一次巻線と、前記第二の一次巻線と並列接続された第二チョークコイルとを備え、
前記第一チョークコイルと前記第二チョークコイルとは、カップリングトランスを形成する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
前記カップリングトランスは、前記主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または請求項２に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
前記第一の一次巻線と前記第二の一次巻線との巻線比は、前記カップリングトランスを構成する前記第一チョークコイルと前記第二チョークコイルとの巻線比と同一である
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項４】
アクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
主トランスの一次側において、二つの主スイッチング素子間に備えられる一次巻線と、前記一次巻線と直列に接続された第一チョークコイルと、
前記主トランスの一次側において、第三のスイッチング素子と直列接続された第二チョークコイルと、前記第二チョークコイルと接続されて多端が前記一次巻線にタップを形成して接続されたコンデンサとを備え、
前記第一チョークコイルと前記第二チョークコイルとは、カップリングトランスを形成する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項５】
請求項４に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
前記カップリングトランスは、前記主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項６】
請求項４または請求項６に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
前記一次巻線と前記一次巻線のタップを形成されて第三のスイッチング素子と並列接続されている部位との巻線比は、前記カップリングトランスを構成する前記第一チョークコイルと前記第二チョークコイルとの巻線比と同一である
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載のＤＣ−ＤＣコンバータを備える
ことを特徴とするスイッチング電源装置。
【請求項８】
請求項１乃至請求項６のいずれか一項に記載のＤＣ−ＤＣコンバータを備える
ことを特徴とするモータドライバ。
【請求項９】
アクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
主トランスの一次側において、二つの主スイッチング素子間に備えられる第一の一次巻線と、前記第一の一次巻線と直列に接続された第一チョークコイルと、
前記主トランスの一次側において、第三のスイッチング素子と並列接続された第二の一次巻線と、前記第二の一次巻線と並列接続された第二チョークコイルとを備え、
前記第一チョークコイルと前記第二チョークコイルとは、カップリングトランスを形成し、
前記二つの主スイッチング素子をオフすると同時に前記第三のスイッチング素子をオンとする工程と、
前記二つの主スイッチング素子をオンする場合に、前記第三のスイッチング素子を先にオフとして前記二つの主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放出させた後、前記二つの主スイッチング素子をオンとする工程と、を有する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【請求項１０】
請求項９に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
前記カップリングトランスは、前記主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【請求項１１】
請求項１０または請求項１１に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
前記第一の一次巻線と前記第二の一次巻線との巻線比は、前記カップリングトランスを構成する前記第一チョークコイルと前記第二チョークコイルとの巻線比と同一である
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【請求項１２】
アクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
主トランスの一次側において、二つの主スイッチング素子間に備えられる一次巻線と、前記一次巻線と直列に接続された第一チョークコイルと、
前記主トランスの一次側において、第三のスイッチング素子と直列接続された第二チョークコイルと、前記第二チョークコイルと接続されて多端が前記一次巻線にタップを形成して接続されたコンデンサとを備え、
前記第一チョークコイルと前記第二チョークコイルとは、カップリングトランスを形成し、
前記二つの主スイッチング素子をオフすると同時に前記第三のスイッチング素子をオンとする工程と、
前記二つの主スイッチング素子をオンする場合に、前記第三のスイッチング素子を先にオフとして前記二つの主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放出させた後、前記二つの主スイッチング素子をオンとする工程と、を有する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【請求項１３】
請求項１２に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
前記カップリングトランスは、前記主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【請求項１４】
請求項１２または請求項１３に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
前記一次巻線と前記一次巻線のタップを形成されて第三のスイッチング素子と並列接続されている部位との巻線比は、前記カップリングトランスを構成する前記第一チョークコイルと前記第二チョークコイルとの巻線比と同一である
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【請求項１５】
請求項１乃至請求項６のいずれか一項に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、
前記二つの主スイッチング素子は零電圧スイッチングを遂行する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータ。
【請求項１６】
請求項９乃至請求項１４のいずれか一項に記載のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、
前記二つの主スイッチング素子は零電圧スイッチングを遂行する
ことを特徴とするアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主スイッチング素子の耐電圧を低減させて損失を低減させるアクティブクランプ方式のＤＣ−ＤＣコンバータのスイッチング電源装置とその駆動方法等に関する。
【背景技術】
【０００２】
下記特許文献１には、直流電圧源からトランス、半導体スイッチを介して負荷に直流電力を供給するスイッチング電源、より具体的には半導体スイッチに印加される電圧を低減させて耐圧の小さな半導体スイッチを使用した回路をトランスの１次側に構成したスイッチング電源に関する発明が記載されている。
【０００３】
特許文献１によれば、半導体スイッチに印加される電圧を低減させるとともに、半導体スイッチを冷却させるための冷却体などを小型化させることを目的とし、トランスの１次巻線側を半導体スイッチを介して直流電源に接続し、半導体スイッチをオン、オフさせることにより絶縁された直流電圧をトランスの２次巻線側に出力するスイッチング電源において、直流電源に第１の半導体スイッチとトランスの１次巻線との直列回路を並列に接続し、トランスの２次巻線に整流回路を接続し、第２の半導体スイッチとトランスの３次巻線と第１のコンデンサとの直列回路を前記トランスの１次巻線に並列に接続したスイッチング電源とする。
【０００４】
これにより、第２の半導体スイッチの耐圧を低減することができ、また、第１および第２の半導体スイッチの耐圧を低減することができることにより、半導体スイッチのオン抵抗をより低く抑えることが可能となる。このため導通損失を低減できるので、変換効率が向上し、従来の導通損失による放熱が低減でき、半導体スイッチの冷却体などを小型化させることができる。また、スイッチング損失を抑えることで、より一層の変換効率の向上が図れることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２６２０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放電させる従来回路構成では、主スイッチング素子の耐圧が高くなることにより、そのオン抵抗が高くなるのでここでのオン損失が大きかった。
【０００７】
本発明は、上述した問題点に鑑み為された発明であって、主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放電させ、かつそのスイッチング素子の耐圧を低くすることにより、そのオン抵抗を低くしてオン損失を低減するアクティブクランプ方式のＤＣ−ＤＣコンバータ等を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、主トランスの一次側において、二つの主スイッチング素子間に備えられる第一の一次巻線と、第一の一次巻線と直列に接続された第一チョークコイルと、主トランスの一次側において、第三のスイッチング素子と並列接続された第二の一次巻線と、第二の一次巻線と並列接続された第二チョークコイルとを備え、第一チョークコイルと第二チョークコイルとは、カップリングトランスを形成することを特徴とする。
【０００９】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、好ましくはカップリングトランスが、主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送することを特徴とする。
【００１０】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、さらに好ましくは第一の一次巻線と第二の一次巻線との巻線比が、カップリングトランスを構成する第一チョークコイルと第二チョークコイルとの巻線比と同一であることを特徴とする。
【００１１】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、主トランスの一次側において、二つの主スイッチング素子間に備えられる一次巻線と、一次巻線と直列に接続された第一チョークコイルと、主トランスの一次側において、第三のスイッチング素子と直列接続された第二チョークコイルと、第二チョークコイルと接続されて多端が一次巻線にタップを形成して接続されたコンデンサとを備え、第一チョークコイルと第二チョークコイルとは、カップリングトランスを形成することを特徴とする。
【００１２】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、好ましくはカップリングトランスが、主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送することを特徴とする。
【００１３】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、さらに好ましくは一次巻線と一次巻線のタップを形成されて第三のスイッチング素子と並列接続されている部位との巻線比は、カップリングトランスを構成する第一チョークコイルと第二チョークコイルとの巻線比と同一であることを特徴とする。
【００１４】
また、本発明のスイッチング電源装置は、上述のいずれかに記載のＤＣ−ＤＣコンバータを備えることを特徴とする。
【００１５】
また、本発明のモータドライバは、上述のいずれかに記載のＤＣ−ＤＣコンバータを備えることを特徴とする。
【００１６】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法は、主トランスの一次側において、二つの主スイッチング素子間に備えられる第一の一次巻線と、第一の一次巻線と直列に接続された第一チョークコイルと、主トランスの一次側において、第三のスイッチング素子と並列接続された第二の一次巻線と、第二の一次巻線と並列接続された第二チョークコイルとを備え、第一チョークコイルと第二チョークコイルとは、カップリングトランスを形成し、二つの主スイッチング素子をオフすると同時に第三のスイッチング素子をオンとする工程と、二つの主スイッチング素子をオンする場合に、第三のスイッチング素子を先にオフとして二つの主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放出させた後、二つの主スイッチング素子をオンとする工程と、を有することを特徴とする。
【００１７】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法は、好ましくはカップリングトランスが、主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送することを特徴とする。
【００１８】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法は、さらに好ましくは第一の一次巻線と第二の一次巻線との巻線比が、カップリングトランスを構成する第一チョークコイルと第二チョークコイルとの巻線比と同一であることを特徴とする。
【００１９】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法は、主トランスの一次側において、二つの主スイッチング素子間に備えられる一次巻線と、一次巻線と直列に接続された第一チョークコイルと、主トランスの一次側において、第三のスイッチング素子と直列接続された第二チョークコイルと、第二チョークコイルと接続されて多端が一次巻線にタップを形成して接続されたコンデンサとを備え、第一チョークコイルと第二チョークコイルとは、カップリングトランスを形成し、二つの主スイッチング素子をオフすると同時に第三のスイッチング素子をオンとする工程と、二つの主スイッチング素子をオンする場合に、第三のスイッチング素子を先にオフとして二つの主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放出させた後、二つの主スイッチング素子をオンとする工程と、を有することを特徴とする。
【００２０】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法は、好ましくはカップリングトランスが、主スイッチング素子の出力容量（Ｃｏｓｓ）のエネルギーを伝送することを特徴とする。
【００２１】
また、本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法は、さらに好ましくは一次巻線と一次巻線のタップを形成されて第三のスイッチング素子と並列接続されている部位との巻線比が、カップリングトランスを構成する第一チョークコイルと第二チョークコイルとの巻線比と同一であることを特徴とする。
【００２２】
また、本発明のＤＣ−ＤＣコンバータは、上述のいずれかに記載のアクティブクランプ方式のＤＣ−ＤＣコンバータにおいて、二つの主スイッチング素子が零電圧スイッチングを遂行することを特徴とする。
【００２３】
また、本発明のＤＣ−ＤＣコンバータの駆動方法は、上述のいずれかに記載のアクティブクランプ方式のＤＣ−ＤＣコンバータの駆動方法において、二つの主スイッチング素子が零電圧スイッチングを遂行することを特徴とする。
【発明の効果】
【００２４】
主スイッチング素子の出力容量（Ｃｏｓｓ）の電荷を放電させ、かつ主スイッチング素子の耐圧を低くすることができ、そのオン抵抗を低くしてオン損失を低減するアクティブクランプ方式のＤＣ−ＤＣコンバータ等を実現できる。
【図面の簡単な説明】
【００２５】
【図１】第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータの回路構成概要を説明する概念図である。
【図２】出力容量（Ｃｏｓｓ）を説明する図であり（ａ）がＦＥＴを説明し、（ｂ）がそのＦＥＴの等価回路を説明する図である。
【図３】第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータの回路動作の説明のために、各部位の電流・電圧のタイムチャートを説明する図であり、（ａ）が主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とを動作させるゲート電圧（Ｇ２）を示し、（ｂ）が第三のスイッチング素子（Ｑ１）３００を動作させるゲート電圧（Ｇ１）を示し、（ｃ）が主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とのドレイン−ソース間電圧を示し、（ｄ）が主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とのドレイン−ソース間電流（ＩＱ２）を示し、（ｅ）が第三のスイッチング素子（Ｑ１）３００のドレイン−ソース間電流（ＩＱ１）を示し、（ｆ）が主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の励起電圧（ＶＴ１）を示し、（ｇ）が他の一次側コイル（Ｌ３）４００（２）の励起電圧（ＶＴ３）を示し、（ｈ）が第三のスイッチング素子（Ｑ１）３００のドレイン−ソース間電圧（ＶＤ−Ｓ１）を示す。
【図４】第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータの動作概要を順次説明するフローチャートである。
【図５】入力低電圧の場合の１石の従来回路例を説明する図である。
【図６】入力低電圧の場合の従来回路例の動作説明を各部位の電流電圧により示すチャート図である。
【図７】入力高電圧の場合の２石の従来回路例を説明する図である。
【図８】第二の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータの構成概要を説明する概念図である。
【図９】ＦＥＴのゲート、ドレイン、ソースの各線間容量を説明する図である。
【発明を実施するための形態】
【００２６】
実施形態で説明するアクティブクランプ方式のＤＣ−ＤＣコンバータは、主トランスの追加された他の一次側巻線を利用して追加的なアクティブクランプ回路を設ける。これにより、アクティブ素子（スイッチング素子）の耐圧を下げ、主スイッチング素子の出力容量（Ｃｏｓｓ）を放電させてからオン（導通）させて、零電圧スイッチングさせ、損失低減を図ることができる。
【００２７】
ＦＥＴを典型例とするアクティブ素子は高耐電圧となるほど指数関数的に抵抗が増大するため、高耐電圧となるほど損失も指数関数的に増大することが知られている。従って、耐圧を下げて低耐電圧のアクティブ素子を利用可能なように低電圧化できれば、損失は大幅に低減可能である。
【００２８】
また、零電圧スイッチングとしなければ、（１／２）×Ｃｏｓｓ×（Ｖｄ−ｓ）２×ｆの損失が発生するところ、本実施形態におけるアクティブクランプ方式のＤＣ−ＤＣコンバータにおいては、これを低減できるものとなる。また、追加された他の一次側巻線は、主トランスの一次側にタップを設けてその一部分を充当することとしてもよい。ここで、ｆは周波数であり、Ｃｏｓｓはスイッチング素子の出力容量であり、Ｖｄ−ｓはスイッチング素子のドレイン−ソース間電圧である。
【００２９】
（第一の実施形態）
図１は、第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の回路構成概要を説明する概念図である。図１に示すように、アクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の一次側は、直流電源（Ｅ１）１００に接続された主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）と、主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）と、カップリングコイル（Ｔ２）５００の一次側チョークコイル５００（１）とが直列に接続されて、アクティブクランプ回路を構成する。
【００３０】
また、図１に示すように、アクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の二次側は、主トランス（Ｔ１）４００の二次側コイル（Ｌ２）４００（３）と直列に接続される整流ダイオード（Ｄ１）７００（１）と、主トランス（Ｔ１）４００の二次側コイル（Ｌ２）４００（３）と並列に接続される整流ダイオード（Ｄ２）７００（２）と、インダクタンス（Ｌ４）８００と、平滑コンデンサ（Ｃ２）８５０とを備える。また、負荷（Ｒ０）９００は、直流モータとしてもよく、直流電源で動作する任意の負荷としてもよい。
【００３１】
また、図１から明らかなように、第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００は、主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）とは別に一次側に設けられた他の一次側コイル（Ｌ３）４００（２）を備える。
【００３２】
他の一次側コイル（Ｌ３）４００（２）には、コンデンサ（Ｃ１）６００と、カップリングコイル（Ｔ２）５００の二次側チョークコイル５００（２）と第三のスイッチング素子（Ｑ１）３００とが順次接続される。
【００３３】
図１において、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）において、ドレインとソースとの間にはいわゆるＣｏｓｓと称される見かけ上の出力容量が存在する。図２は、出力容量（Ｃｏｓｓ）を説明する図であり（ａ）がＦＥＴを説明し、（ｂ）がそのＦＥＴの等価回路を説明する図である。
【００３４】
図２に示すように、ＦＥＴ等のスイッチング素子はゲート（Ｇ）とドレイン（Ｄ）とソース（Ｓ）との三つの端子のうちの任意の二つの各端子間に見かけ上の容量が存在することが知られている。すなわち、ゲートとドレインとの間には帰還容量（Ｃｒｓｓ）が見かけ上存在し、ゲートとソースとの間には出力容量（Ｃｉｓｓ）が見かけ上存在し、ドレインとソースとの間には出力容量（Ｃｏｓｓ）が見かけ上存在することとなる。
【００３５】
第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００においては、上述の三つの容量のうち、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）に蓄積される電荷を低減させて、典型的にはその蓄積電荷をゼロとしてから、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）をオン導通させることにより、零電圧スイッチングさせることができるので電力ロスが低減されて好ましい。
【００３６】
図３は、第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の回路動作の説明のために、各部位の電流・電圧のタイムチャートを説明する図である。
【００３７】
図３（ａ）が主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とを動作させるゲート電圧（Ｇ２）を示し、（ｂ）が第三のスイッチング素子（Ｑ１）３００を動作させるゲート電圧（Ｇ１）を示し、（ｃ）が主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とのドレイン−ソース間電圧を示し、（ｄ）が主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とのドレイン−ソース間電流（ＩＱ２）を示し、（ｅ）が第三のスイッチング素子（Ｑ１）３００のドレイン−ソース間電流（ＩＱ１）を示し、（ｆ）が主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の励起電圧（ＶＴ１）を示し、（ｇ）が他の一次側コイル（Ｌ３）４００（２）の励起電圧（ＶＴ３）を示し、（ｈ）が第三のスイッチング素子（Ｑ１）３００のドレイン−ソース間電圧（ＶＤ−Ｓ１）を示している。
【００３８】
図３（ａ）において、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とを動作させるゲート電圧（Ｇ２）のオンオフ一周期を「Ｔ」とし、それらのゲート電圧（Ｇ２）のオン期間を「Ｄ」として示している。
【００３９】
また、図３（ｃ）に示す期間「ｔ」において、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）との出力容量（Ｃｏｓｓ）に蓄積された電荷が放出されるため、電荷放出後、図３（ａ）に示すように、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とを動作させるゲート電圧（Ｇ２）がオンとされてこれらが導通しても、零電圧スイッチングさせることが可能となるので、電力ロスを低減できることとなる。
【００４０】
また、図３（ｃ）に示すように、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とのドレイン−ソース間電圧（Ｑ２）のピーク値は、（１／２）（Ｅ＋ＶＦ）となる。ここで、「ＶＦ」は主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の励起電圧（ＶＴ１）の最小値（負側の電圧値）であり、「Ｅ」は主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の励起電圧（ＶＴ１）の最大値（正側の電圧値）であるものとする（図３（ｆ）を参照）。
【００４１】
また、図３（ｄ）において示した破線は、後述する従来の回路例において、緩慢に傾斜して電流（ＩＱ２）が次第に減少していく状態を比較して説明する破線である（図６（ｅ）のＩＴ１タイムチャートを参照）。第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００においては、第三のスイッチング素子（Ｑ１）３００を動作させるゲート電圧（Ｇ１）がオン（導通）となることにより、カップリングコイル（Ｔ２）５００を介してアンペアターンの法則によりエネルギーが伝達されるので、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とを動作させるゲート電圧（Ｇ２）のオフと同時に、図３（ｄ）に実線で示すように、迅速かつ瞬時に電流（ＩＱ２）がゼロとなる。
【００４２】
また、図３（ｆ）において、主スイッチング素子（Ｑ２−Ａ）２００（１）と主スイッチング素子（Ｑ２−Ｂ）２００（２）とを動作させるゲート電圧（Ｇ２）のオンから一定時間だけ、主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の励起電圧（ＶＴ１）が立ち上がらずにゼロで推移しているが、これはカップリングコイル（Ｔ２）５００の一次側チョークコイル５００（１）が立ち上がり電圧を取り込んでいるためである。
【００４３】
また、図３（ｇ）に示すように、他の一次側コイル（Ｌ３）４００（２）の励起電圧（ＶＴ３）は、その最大値（正側の値）が（Ｎ３／Ｎ１）Ｅとなり、その最小値（負側の値）が（Ｎ３／Ｎ１）ＶＦとなる。ここで、「Ｎ１」は主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の巻数であり、「Ｎ３」は他の一次側コイル（Ｌ３）４００（２）の巻数である。なお、図１においては、主トランス（Ｔ１）４００の二次側コイル（Ｌ２）４００（３）の巻数を「Ｎ２」として示している。
【００４４】
また、図３（ｈ）に示すように、第三のスイッチング素子（Ｑ１）３００のドレイン−ソース間電圧（ＶＤ−Ｓ１）の最大値（正側）は（Ｎ３／Ｎ１）（Ｅ＋ＶＦ）となり、その最小値はゼロとなる。また、「ＮＡ」をカップリングコイル（Ｔ２）５００の一次側チョークコイル５００（１）の巻数とし、「ＮＢ」をカップリングコイル（Ｔ２）５００の二次側チョークコイル５００（２）の巻数とすれば、ＮＡ：ＮＢ＝Ｎ１：Ｎ３であるものとする。
【００４５】
また、出力容量（Ｃｏｓｓ）が大きい場合などその蓄積電荷が多い場合には、Ｎ１を比較的小さく構成して、これにより励磁電流を増大させることで、より多くの蓄積電荷を放出させることが可能となる。
【００４６】
また、図１に示す第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００は、第三のスイッチング素子（Ｑ１）３００の耐圧を低く設計することが可能である。例えば、主スイッチング素子（Ｑ２−Ａ）２００（１）の耐圧が４００Ｖであり、と主スイッチング素子（Ｑ２−Ｂ）２００（２）の耐圧が４００Ｖであった場合には、従来は計８００Ｖの耐圧設計となるスイッチング素子が必要であったところ、第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００においては、上述したように巻数比で電圧調整が可能であるので、巻数比を適宜調整することにより第三のスイッチング素子（Ｑ１）３００の耐圧を低く設計することが可能である。
【００４７】
これにより、回路構成が容易かつ小型・軽量になるとともに、低損失な回路を実現できる。一般に、スイッチング素子の耐圧が増大すれば、オン抵抗も増大しオン損失が指数関数的に増大する。第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００においては、第三のスイッチング素子（Ｑ１）３００として、オン抵抗が比較的小さなスイッチング素子を用いることが可能となるので、そのオン損失を低減できることとなる。
【００４８】
図４は、第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の動作概要を順次説明するフローチャートである。そこで、図４に示す各ステップごとに、アクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の動作概要を以下に順次説明する。
【００４９】
以下の説明において、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）と、第三のスイッチング素子（Ｑ１）３００と、は各々ゲート電圧（Ｇ２）と、ゲート電圧（Ｇ１）と、でスイッチングオン・オフ駆動されるが、ゲート電圧（Ｇ２）とゲート電圧（Ｇ１）とを生成して出力する不図示の制御部を備えていてもよい。
【００５０】
（ステップＳ４１０）
アクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）をオフ（非導通）とする。また、第三のスイッチング素子（Ｑ１）３００をオン（導通）とする。図３に示すように、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）のオフ（非導通）動作と、第三のスイッチング素子（Ｑ１）３００のオン（導通）動作と、は同時に遂行される。
【００５１】
（ステップＳ４２０）
第三のスイッチング素子（Ｑ１）３００をオフとする。この時、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）は、ステップＳ４１０の動作によるオフ状態を継続したままとする。従って、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）と第三のスイッチング素子（Ｑ１）３００との一次側のアクティブクランプ回路を構成する三つのスイッチング素子は、全てオフ状態となる。
【００５２】
これにより、カップリングコイル（Ｔ２）５００の二次側チョークコイル５００（２）の磁場を維持しようとし、カップリングコイル（Ｔ２）５００の一次側チョークコイル５００（１）に電流が流れるので、典型的には共振現象を生じて、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）に蓄積されていた電荷が放電される。すなわち、このステップＳ４２０の処理により、二次側チョークコイル５００（２）から一次側チョークコイル５００（１）にエネルギーが伝達される。
【００５３】
（ステップＳ４３０）
主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）に蓄積されていた電荷が放電されるのに十分な期間「ｔ」が経過したか否かを判断する。
【００５４】
期間「ｔ」は、予めＤＣ−ＤＣコンバータ１０００の制御部等に設定されている値を用いることができるが、駆動状況に合わせて変更し調整可能なように構成してもよい。予め設定する場合には、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）に蓄積されている電荷が放電されるのに十分な期間「ｔ」として設定するものとする。また、出力容量（Ｃｏｓｓ）に蓄積されている電荷が多い場合には、主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の巻数Ｎ１を小さくして蓄積電荷がより多く放電されるようにするため、主トランス（Ｔ１）４００の一次側コイル（Ｌ１）４００（１）の巻数Ｎ１を例えば可変巻数として構成してもよい。
【００５５】
主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）に蓄積されていた電荷が放電されるのに十分な期間「ｔ」が経過した場合にはステップＳ４４０へと進み、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）に蓄積されていた電荷が放電されるのに十分な期間「ｔ」が経過していない場合にはステップＳ４３０で待機する。
【００５６】
（ステップＳ４４０）
主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）をオンとして導通させる。この場合に、ステップＳ４３０の期間「ｔ」の放電処理により、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）の出力容量（Ｃｏｓｓ）は蓄積電荷が典型的にはゼロとなっている。
【００５７】
従って、主スイッチング素子（Ｑ２−Ａ）２００（１）及び主スイッチング素子（Ｑ２−Ｂ）２００（２）をオンとして導通させた場合に、いわゆる零電圧スイッチングとさせることができる。上述したように零電圧スイッチングとすることにより損失を低減できる。
【００５８】
（ステップＳ４５０）
アクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の駆動動作を終了する場合には、このフローに記載したステップを終了する。アクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の駆動動作を終了しない場合には、ステップＳ４１０へと戻る。
【００５９】
（比較例）
ここで、第一の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００の理解を容易にするために、従来のアクティブクランプ方式のＤＣ−ＤＣコンバータを図５乃至図７に例示して簡単に説明する。
【００６０】
図５は入力低電圧の場合の１石の従来回路例を説明する図であり、図６は入力低電圧の場合の１石の従来回路例の動作説明を各部位の電流電圧により示すチャート図であり、図７は入力高電圧の場合の２石の従来回路例を説明する図である。
【００６１】
図５乃至図７から理解できるように、従来の回路例においては、いずれもスイッチング素子の耐電圧を低くすることができず、特に図７に示す入力高電圧の回路例においては、スイッチング素子の耐電圧は極めて高い値としなければ、実用に耐えないものとなる。
【００６２】
また、図５及び図６に示すように、従来、トランスＴ１の一次側にコンデンサＣ１とスイッチング素子Ｑ１とを挿入し、スイッチング素子Ｑ２がオフした瞬間にスイッチング素子Ｑ１をオンとしてコンデンサＣ１にトランスＴ１のエネルギーを貯めて、一定時間後にこれを放出することで、図６（ｇ）に示すようにトランスＴ１の一次側の正電圧と負電圧との時間面積が同一となるように駆動する。
【００６３】
また、図５から明らかなように、従来はスイッチング素子Ｑ１が浮いた状態で接続されているため、高耐圧のＭＯＳ−ＦＥＴ等を用いる必要があり、オン損失が増大することを避けられなかった。また、図６において、Ｅ・Ｄ＝ＶＦ（１−Ｄ）との関係が成立する。また、零電圧スイッチングが可能となる条件としては、Ｌｍ・Ｉｍ２＝Ｃｏｓｓ・Ｖｄｓ２である。ここで、Ｉｍは主トランスＴ１の一次側の励磁電流であり、Ｌｍは主トランスＴ１のインダクタンスであり、Ｖｄｓは主スイッチング素子Ｑ２のドレイン−ソース間電圧である。
【００６４】
また、図６（ａ）が主スイッチング素子Ｑ２を動作させるゲート電圧Ｇ２を示し、（ｂ）がスイッチング素子Ｑ１を動作させるゲート電圧Ｇ１を示し、（ｃ）が主スイッチング素子Ｑ２のドレイン−ソース間電圧を示し、（ｄ）が主スイッチング素子Ｑ２のドレイン−ソース電流ＩＱ２を示し、（ｅ）が主トランスＴ１の一次側コイルの電流ＩＴ１を示し、（ｆ）がスイッチング素子Ｑ１のドレイン−ソース電流ＩＱ１を示し、（ｇ）が主トランスＴ１の一次側コイルの電圧ＶＴ１を示し、（ｈ）がスイッチング素子Ｑ１のドレイン−ソース間電圧（ＶＤ−Ｓ１）を示している。
【００６５】
（第二の実施形態）
図８は、第二の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ８０００の構成概要を説明する概念図である。第二の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ８０００は、第三のスイッチング素子Ｑ１に接続される他の巻線を、主トランスの一次側の所望位置からタップを設けることで、一次側巻線の一部を用いるものとする。このため、タップの位置を調整することで、巻線比を適宜調整可能であるので、第三のスイッチング素子Ｑ１の耐圧を比較的低く調整可能である。
【００６６】
図８に示すように、アクティブクランプ方式のＤＣ−ＤＣコンバータ８０００の一次側は、直流電源（Ｅ１）８１００に接続された主スイッチング素子（Ｑ２−Ａ）８２００（１）と主スイッチング素子（Ｑ２−Ｂ）８２００（２）と、主トランス（Ｔ１）８４００の一次側コイル（Ｌ１）８４００（１）と、カップリングコイル（Ｔ２）８５００の一次側チョークコイル８５００（１）とが直列に接続されて、アクティブクランプ回路を構成する。
【００６７】
また、図８に示すように、アクティブクランプ方式のＤＣ−ＤＣコンバータ８０００の二次側は、主トランス（Ｔ１）８４００の二次側コイル（Ｌ２）８４００（３）と直列に接続される整流ダイオード（Ｄ１）８７００（１）と、主トランス（Ｔ１）８４００の二次側コイル（Ｌ２）８４００（３）と並列に接続される整流ダイオード（Ｄ２）８７００（２）と、インダクタンス（Ｌ４）８８００と、平滑コンデンサ（Ｃ２）８８５０とを備える。また、負荷（Ｒ０）８９００は、直流モータとしてもよく、直流電源で動作する任意の負荷としてもよい。
【００６８】
また、図８から明らかなように、第二の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ８０００は、主トランス（Ｔ１）８４００の一次側コイル（Ｌ１）８４００（１）の一部にタップを設けて設けられた他の一次側コイル（Ｌ３）８４００（２）を備える。
【００６９】
他の一次側コイル（Ｌ３）８４００（２）には、コンデンサ（Ｃ１）８６００と、カップリングコイル（Ｔ２）８５００の二次側チョークコイル８５００（２）と第三のスイッチング素子（Ｑ１）８３００とが順次接続される。
【００７０】
図８に示すように、主スイッチング素子（Ｑ２−Ａ）８２００（１）と主スイッチング素子（Ｑ２−Ｂ）８２００（２）においては、ドレインとソースとの間にはいわゆるＣｏｓｓと称される見かけ上の出力容量が生じる。図９は、ＦＥＴのゲート、ドレイン、ソースの各線間容量を説明する図である。
【００７１】
図９に示すように、ＦＥＴ等のスイッチング素子はゲート（Ｇ）とドレイン（Ｄ）とソース（Ｓ）との三つの端子のうちの任意の二つの各端子間に容量、Ｃｇｄ，Ｃｄｓ，Ｃｇｓが存在することが知られている。ここで、見かけ上の入力容量Ｃｉｓｓ＝Ｃｇｄ＋Ｃｇｓであり、見かけ上の出力容量Ｃｏｓｓ＝Ｃｄｓ＋Ｃｇｄであり、見かけ上の帰還要領Ｃｒｓｓ＝Ｃｇｄである。
【００７２】
第二の実施形態にかかるアクティブクランプ方式のＤＣ−ＤＣコンバータ８０００においては、上述の三つの容量のうち、主スイッチング素子（Ｑ２−Ａ）８２００（１）と主スイッチング素子（Ｑ２−Ｂ）８２００（２）の出力容量（Ｃｏｓｓ）に蓄積される電荷を低減させて、典型的にはその蓄積電荷をゼロとしてから、主スイッチング素子（Ｑ２−Ａ）８２００（１）と主スイッチング素子（Ｑ２−Ｂ）８２００（２）をオン導通させることにより、零電圧スイッチングさせることができるので好ましい。
【００７３】
ここで、「Ｎ１」は主トランス（Ｔ１）８４００の一次側コイル（Ｌ１）８４００（１）の巻数であり、「Ｎ３」はタップで形成した他の一次側コイル（Ｌ３）８４００（２）の巻数である。また、図８においては、主トランス（Ｔ１）８４００の二次側コイル（Ｌ２）８４００（３）の巻数を「Ｎ２」として示している。
【００７４】
また、「ＮＡ」をカップリングコイル（Ｔ２）８５００の一次側チョークコイル８５００（１）の巻数とし、「ＮＢ」をカップリングコイル（Ｔ２）８５００の二次側チョークコイル８５００（２）の巻数とすれば、ＮＡ：ＮＢ＝Ｎ１：Ｎ３であるものとする。
【００７５】
また、主スイッチング素子（Ｑ２−Ａ）８２００（１）と主スイッチング素子（Ｑ２−Ｂ）８２００（２）の出力容量（Ｃｏｓｓ）が大きい場合などその蓄積電荷が多い場合には、Ｎ１を比較的小さく構成して励磁電流を増大させることで、より多くの蓄積電荷を放出させることが可能となる。また、主トランス（Ｔ１）８４００の一次側コイル（Ｌ１）８４００（１）の巻数Ｎ１を小さくして蓄積電荷がより多く放電されるように、主トランス（Ｔ１）８４００の一次側コイル（Ｌ１）８４００（１）の巻数Ｎ１を可変巻数としてもよい。
【００７６】
上述の各実施形態で例示したアクティブクランプ方式のＤＣ−ＤＣコンバータ１０００，８０００等は、各実施形態での説明に限定されるものではなく、各実施形態で説明する技術思想の範囲内かつ自明な範囲内で、適宜その構成や動作及び動作方法等を変更することができる。また、説明の便宜上各実施形態ごとに個別に説明しているが、各実施形態の構成を適宜組み合わせて適用し、またその動作も適宜組み合わせてアレンジしてもよい。
【産業上の利用可能性】
【００７７】
本発明のアクティブクランプ方式のＤＣ−ＤＣコンバータは、各種スイッチング電源装置やモータ駆動装置、インバータ等の回路の構成として広く適用できる。
【符号の説明】
【００７８】
１００・・直流電源（Ｅ１）、２００・・主スイッチング素子、３００・・第三のスイッチング素子、４００・・主トランス、５００・・カップリングコイル（Ｔ２）、６００・・コンデンサ（Ｃ１）、７００・・整流ダイオード、８００・・インダクタンス（Ｌ４）、９００・・負荷（Ｒ０）、１０００・・アクティブクランプ方式のＤＣ−ＤＣコンバータ。
【図１】
2014017928.tif 000003
【図２】
2014017928.tif 000004
【図３】
2014017928.tif 000005
【図４】
2014017928.tif 000006
【図５】
2014017928.tif 000007
【図６】
2014017928.tif 000008
【図７】
2014017928.tif 000009
【図８】
2014017928.tif 000010
【図９】
2014017928.tif 000011