(57)【要約】【課題】ハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現する。【解決手段】ハイサイド基準電位を基準電位として生成した第１及び第２の駆動信号によりトランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２を駆動する。トランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号をローサイドに電圧変換して第１及び第２のメイン信号と第１及び第２のマスク信号を生成する。マスク信号発生回路６が、ハイサイド基準電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成する。マスク論理回路７が、第１のマスク信号と第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。ＳＲフリップフロップ回路１０が、マスクされた第１及び第２のメイン信号から出力信号を生成する。【選択図】図１
2014049959.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であって、
前記入力信号の立ち上がり時に第１のパルス信号を出力する第１のパルス回路と、
前記入力信号の立ち下がり時に第２のパルス信号を出力する第２のパルス回路と、
ハイサイド基準電位を基準電位として前記第１及び第２のパルス信号からそれぞれ第１及び第２の駆動信号を生成する第１及び第２の駆動回路と、
前記第１及び第２の駆動信号によりそれぞれ駆動される第１及び第２のトランジスタと、
前記第１のトランジスタの出力信号をローサイドに電圧変換して第１のメイン信号と第１のマスク信号を生成し、前記第２のトランジスタの出力信号をローサイドに電圧変換して第２のメイン信号と第２のマスク信号を生成する電圧変換マスク信号発生回路と、
前記ハイサイド基準電位の変動に対して前記第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成するマスク信号発生回路と、
前記第１のマスク信号と前記第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、前記第３のマスク信号と前記第４のマスク信号の両方で前記第１及び第２のメイン信号をマスクするマスク論理回路と、
マスクされた前記第１及び第２のメイン信号から前記出力信号を生成するＳＲフリップフロップ回路とを備えることを特徴とする逆レベルシフト回路。
【請求項２】
前記第１及び第２の駆動回路は、動作時に前記第１及び第２のトランジスタに流れる電流をそれぞれ制限するカレントミラー回路を有することを特徴とする請求項１に記載の逆レベルシフト回路。
【請求項３】
前記第１及び第２の駆動回路の前記カレントミラー回路において、それぞれ前記第１及び第２のトランジスタの電源端子と入力端子に接続される回路負荷が揃えられていることを特徴とする請求項２に記載の逆レベルシフト回路。
【請求項４】
前記電圧変換マスク信号発生回路は、前記第１及び第２のトランジスタの出力信号の電流を減衰させるカレントミラー回路を有することを特徴とする請求項１〜３の何れか１項に記載の逆レベルシフト回路。
【請求項５】
前記電圧変換マスク信号発生回路は、前記第１及び第２のトランジスタの出力信号をそれぞれローサイドに電圧変換する抵抗を有することを特徴とする請求項１〜４の何れか１項に記載の逆レベルシフト回路。
【請求項６】
マスクされた前記第１及び第２のメイン信号をそれぞれフィルタリングする第１及び第２のフィルタ回路を更に備えることを特徴とする請求項１〜５の何れか１項に記載の逆レベルシフト回路。
【請求項７】
前記第１及び第２のフィルタ回路は、定電流源として抵抗を有することを特徴とする請求項６に記載の逆レベルシフト回路。
【請求項８】
前記第１及び第２のフィルタ回路は、定電流源として抵抗とカレントミラー回路を有することを特徴とする請求項６に記載の逆レベルシフト回路。
【請求項９】
前記第１及び第２のフィルタ回路は、定電流源として、トランジスタを用いたインバータを有することを特徴とする請求項６に記載の逆レベルシフト回路。
【請求項１０】
前記第１及び第２のフィルタ回路は、前記インバータの出力に接続された抵抗を更に有することを特徴とする請求項９に記載の逆レベルシフト回路。
【請求項１１】
前記マスク信号発生回路は、ダイオード接続されたトランジスタにより前記ハイサイド基準電位の変動をモニタすることを特徴とする請求項１〜１０の何れか１項に記載の逆レベルシフト回路。
【請求項１２】
前記マスク信号発生回路は、抵抗分割により前記ハイサイド基準電位の変動をモニタすることを特徴とする請求項１〜１０の何れか１項に記載の逆レベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワースイッチング素子のＯＮ／ＯＦＦ切替時に発生するハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現することができる逆レベルシフト回路に関する。
【背景技術】
【０００２】
パワースイッチング素子のＯＮ／ＯＦＦを切り替えるパワー半導体装置において、ハイサイド（Ｐ側）の信号をローサイド（Ｎ側）の信号に変換する逆レベルシフト回路が用いられる（例えば、特許文献１参照）。逆レベルシフト回路では、ハイサイドの入力信号から発生させたＯＮ／ＯＦＦパルス信号によりトランジスタを駆動し、抵抗によりそれらの信号をローサイドの電圧に変換する。ローサイドの電圧に変換されたＯＮ／ＯＦＦパルス信号からＳＲフリップフロップ回路が出力信号を生成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３２１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
パワースイッチング素子のＯＮ／ＯＦＦ切替時にＶＳ電位（ハイサイド基準電位）がＰ電位とＮ電位の間で変動する。ＶＳ電位の変動時（ｄＶ／ｄｔ過渡期）にＯＮ側とＯＦＦ側のトランジスタに流れる電流がアンバランスとなり、ＯＮ側とＯＦＦ側のマスク信号にズレが生じる。この場合、従来の回路では、どちらか短い方のマスク信号でマスク期間が決まるため、そのマスク期間よりズレが長いと誤信号が出力されるという問題がある。また、逆レベルシフト回路はＶＳ電位がＰ電位とＮ電位のどちらでも信号伝達を行なうため、Ｐ電位時にトランジスタに高い電流が流れて破壊されるという問題があった。よって、ＶＳ電位の変動に対して安定した逆レベルシフト動作を行うことができなかった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的はハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現することができる逆レベルシフト回路を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る逆レベルシフト回路は、ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であって、前記入力信号の立ち上がり時に第１のパルス信号を出力する第１のパルス回路と、前記入力信号の立ち下がり時に第２のパルス信号を出力する第２のパルス回路と、ハイサイド基準電位を基準電位として前記第１及び第２のパルス信号からそれぞれ第１及び第２の駆動信号を生成する第１及び第２の駆動回路と、前記第１及び第２の駆動信号によりそれぞれ駆動される第１及び第２のトランジスタと、前記第１のトランジスタの出力信号をローサイドに電圧変換して第１のメイン信号と第１のマスク信号を生成し、前記第２のトランジスタの出力信号をローサイドに電圧変換して第２のメイン信号と第２のマスク信号を生成する電圧変換マスク信号発生回路と、前記ハイサイド基準電位の変動に対して前記第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成するマスク信号発生回路と、前記第１のマスク信号と前記第２のマスク信号をＡＮＤ演算して第４のマスク信号を生成し、前記第３のマスク信号と前記第４のマスク信号の両方で前記第１及び第２のメイン信号をマスクするマスク論理回路と、マスクされた前記第１及び第２のメイン信号から前記出力信号を生成するＳＲフリップフロップ回路とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明により、ハイサイド基準電位の変動に対して安定した逆レベルシフト動作を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る逆レベルシフト回路を示す図である。
【図２】本発明の実施の形態１に係るフィルタ回路を示す図である。
【図３】本発明の実施の形態１に係る逆レベルシフト回路のタイミングチャートである。
【図４】本発明の実施の形態２に係る電圧変換マスク信号発生回路を示す図である。
【図５】本発明の実施の形態３に係るフィルタ回路を示す図である。
【図６】本発明の実施の形態４に係るフィルタ回路を示す図である。
【図７】本発明の実施の形態５に係るフィルタ回路を示す図である。
【図８】本発明の実施の形態６に係る逆レベルシフト回路を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施の形態に係る逆レベルシフト回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１に係る逆レベルシフト回路を示す図である。この回路は、ハイサイドの入力信号をローサイドの出力信号に変換する逆レベルシフト回路であり、パワースイッチング素子のＯＮ／ＯＦＦを切り替えるパワー半導体装置などに用いられる。
【００１１】
パルス回路１が入力信号の立ち上がり時にワンショットの第１のパルス信号を出力する。パルス回路２が入力信号の立ち下がり時にワンショットの第２のパルス信号を出力する。駆動回路３，４がＶＢ電位を電源とし、ＶＳ電位を基準電位として第１及び第２のパルス信号からそれぞれ第１及び第２の駆動信号を生成する。
【００１２】
駆動回路３は、インバータＩＮＶ１，ＩＮＶ２とトランジスタＰＭＯＳ１〜ＰＭＯＳ４，ＮＭＯＳ１と抵抗Ｒ１を有する（符号ＰＭＯＳはＰＭＯＳトランジスタ、符号ＮＭＯＳはＮＭＯＳトランジスタを表し、以下でも同様である）。ＰＭＯＳ１，ＮＭＯＳ１がインバータを構成し、ＰＭＯＳ３，ＰＭＯＳ４がカレントミラー回路ＣＭ１を構成する。同様に、駆動回路４は、インバータＩＮＶ３，ＩＮＶ４とトランジスタＰＭＯＳ５〜ＰＭＯＳ８，ＮＭＯＳ２と抵抗Ｒ２を有する。ＰＭＯＳ５，ＮＭＯＳ２がインバータを構成し、ＰＭＯＳ７，ＰＭＯＳ８がカレントミラー回路ＣＭ２を構成する。
【００１３】
トランジスタＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２が第１及び第２の駆動信号によりそれぞれ駆動される。ＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２はＨＶＰＭＯＳ(high voltage p-type metal oxide semiconductor)トランジスタである。
【００１４】
電圧変換マスク信号発生回路５は、ＶＣＣ電位を電源とし、ＧＮＤを基準電位として、ＨＶＰＭＯＳ１の出力信号をローサイドに電圧変換して第１のメイン信号と第１のマスク信号を生成し、ＨＶＰＭＯＳ２の出力信号をローサイドに電圧変換して第２のメイン信号と第２のマスク信号を生成する。
【００１５】
電圧変換マスク信号発生回路５は、トランジスタＴｒ１〜Ｔｒ６，ＰＭＯＳ９〜ＰＭＯＳ１４と、抵抗Ｒ３〜Ｒ５と、インバータＩＮＶ５〜ＩＮＶ７と、ダイオードＤ１，Ｄ２とを有する。Ｔｒ１〜Ｔｒ６はバイポーラトランジスタである。Ｔｒ１，Ｔｒ２，ＰＭＯＳ９，ＰＭＯＳ１０がカレントミラー回路ＣＭ３を構成し、Ｔｒ３，Ｔ４，ＰＭＯＳ１１，１２がカレントミラー回路ＣＭ４を構成し、Ｔｒ５，Ｔｒ６，ＰＭＯＳ１３，ＰＭＯＳ１４がカレントミラー回路ＣＭ５を構成する。このカレントミラー回路ＣＭ３，ＣＭ４がそれぞれＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号の電流を減衰させる。
【００１６】
マスク信号発生回路６は、ダイオード接続されたトランジスタＨＶＰＭＯＳ３によりＶＳ電位の変動をモニタする。ＨＶＰＭＯＳ３は常時ＯＦＦした状態で使用され、ＶＳ電位の変動時にソース・ドレイン間の寄生容量に流れる変位電流を用いて第３のマスク信号を生成する。この際に、ＶＳ電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を生成する。なお、ＨＶＰＭＯＳ３はＶＢ電位に接続されているが、ＶＢ−ＶＳ間には定電圧が印加されているため、ＶＳ電位をモニタすることができる。
【００１７】
マスク論理回路７は、ＮＡＮＤ回路ＮＡＮＤ１，ＮＡＮＤ２と、ＮＯＲ回路ＮＯＲ１，ＮＯＲ２とを有する。このマスク論理回路７は、第１のマスク信号と第２のマスク信号をＡＮＤ演算して第４のマスク信号（ＮＡＮＤ１の出力に相当）を生成し、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。
【００１８】
マスクされた第１及び第２のメイン信号がインバータＩＮＶ８，ＩＮＶ９を介してフィルタ回路８，９に入力される。フィルタ回路８，９は、マスクされた第１及び第２のメイン信号をそれぞれフィルタリングしてノイズを除去する。
【００１９】
フィルタ回路８，９の出力がそれぞれＳＲフリップフロップ回路１０のＳ端子とＲ端子に入力される。ＳＲフリップフロップ回路１０が、マスクされた第１及び第２のメイン信号から出力信号を生成する。ＳＲフリップフロップ回路１０のＱ端子から出力された出力信号がＩＮＶ１０を介して出力される。
【００２０】
図２は、本発明の実施の形態１に係るフィルタ回路を示す図である。この回路は図１のフィルタ回路８，９に対応する。フィルタ回路８，９は、抵抗Ｒ６と、トランジスタＮＭＯＳ３と、容量Ｃ１と、インバータＩＮＶ１１とを有する。抵抗Ｒ６は定電流源である。この抵抗Ｒ６の抵抗値を調整することで、フィルタ時間を任意に設定することができる。また、定電流源を抵抗Ｒ６で構成することで回路を簡素化できる。
【００２１】
図３は、本発明の実施の形態１に係る逆レベルシフト回路のタイミングチャートである。ＶＳ電位の変動時にＯＮ側とＯＦＦ側のＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２に流れる電流がアンバランスとなり、第１及び第２のマスク信号にズレが生じる。この場合、従来の回路では、第１のマスク信号と第２のマスク信号をＡＮＤ演算して得た第４のマスク信号（ＮＡＮＤ１の出力に相当）だけでマスクしていたため、そのマスク期間よりズレが長いと誤信号が出力されてしまう。
【００２２】
これに対して、本実施の形態では、ＶＳ電位の変動に対して第１及び第２のマスク信号よりも高い感度で第３のマスク信号を発生させる。この第３のマスク信号の幅は、ＶＳ電位の変動により生成された第１及び第２のマスク信号の幅よりも広くなる。そして、第３のマスク信号と第４のマスク信号の両方で第１及び第２のメイン信号をマスクする。これにより、第１及び第２のマスク信号のズレを補完して誤信号の出力を防止することができる。この結果、ＶＳ電位（ハイサイド基準電位）の変動に対して安定した逆レベルシフト動作を実現することができる。
【００２３】
また、マスクされた第１及び第２のメイン信号をフィルタ回路８，９でフィルタリングすることにより、第３のマスク信号では補完しきれなかった第１及び第２のマスク信号のズレを補完して誤信号の出力を防止することができる。
【００２４】
また、駆動回路３，４のカレントミラー回路ＣＭ１，ＣＭ２が、動作時にＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２に流れる電流をそれぞれ制限する。これにより、ＶＳ電位がＰ電位の場合でもＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の破壊を防ぐことができる。さらに、このカレントミラー回路ＣＭ１，ＣＭ２においてＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２のソースとゲートに接続される回路負荷が揃えられている。これにより、ＶＳ電位の変動時にそれらに印加されるノイズのレベルや周波数等を揃えることができる。このため、ゲート・ソース間電圧を安定化させて誤オンを防止することができる。また、瞬間的にゲート耐圧以上の電圧が印加されて破壊されるのを防ぐこともできる。
【００２５】
また、電圧変換マスク信号発生回路５においてカレントミラー回路ＣＭ３，ＣＭ４によりＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号の電流を減衰させるため、変位電流に対する感度を落とし誤信号の出力を防止することができる。
【００２６】
実施の形態２．
図４は、本発明の実施の形態２に係る電圧変換マスク信号発生回路を示す図である。本実施の形態ではＨＶＰＭＯＳ１，ＨＶＰＭＯＳ２の出力信号をそれぞれ抵抗Ｒ３，Ｒ４だけでローサイドに電圧変換する。これにより実施の形態１に比べて回路を簡素化できる。その他の構成及び効果は実施の形態１と同様である。
【００２７】
実施の形態３．
図５は、本発明の実施の形態３に係るフィルタ回路を示す図である。フィルタ回路８，９は、定電流源として抵抗Ｒ７とトランジスタＰＭＯＳ１５，ＰＭＯＳ１６を有する。ＰＭＯＳ１５，ＰＭＯＳ１６はカレントミラー回路ＣＭ６を構成する。このカレントミラー回路ＣＭ６の電流比を調整することで、フィルタ時間を任意に設定することができる。その他の構成及び効果は実施の形態１，２と同様である。
【００２８】
実施の形態４．
図６は、本発明の実施の形態４に係るフィルタ回路を示す図である。フィルタ回路８，９は、インバータＩＮＶ１２とトランジスタＰＭＯＳ１７，ＮＭＯＳ４を有する。このＰＭＯＳ１７，ＮＭＯＳ４を用いたインバータで定電流源を構成する。これにより回路を簡素化できる。その他の構成及び効果は実施の形態１，２と同様である。
【００２９】
実施の形態５．
図７は、本発明の実施の形態５に係るフィルタ回路を示す図である。フィルタ回路８，９において、ＰＭＯＳ１７，ＮＭＯＳ４を用いたインバータの出力に抵抗Ｒ８が接続されている。この抵抗Ｒ８の抵抗値を調整することで、定電流源の電流を任意に設定することができる。その他の構成及び効果は実施の形態４と同様である。
【００３０】
実施の形態６．
図８は、本発明の実施の形態６に係る逆レベルシフト回路を示す図である。マスク信号発生回路１１が抵抗Ｒ９，Ｒ１０の抵抗分割によりハイサイド基準電位の変動をモニタする。そして、ダイオードＤ３を介して第５のマスク信号を生成する。マスク論理回路７は、第３のマスク信号と第５のマスク信号のＮＯＲ演算を行うＮＯＲ回路ＮＯＲ３を更に有し、第３、第４、及び第５のマスク信号で第１及び第２のメイン信号をマスクする。抵抗Ｒ９，Ｒ１０の抵抗値を調整することで、マスク信号を出力するＶＳ電位の閾値を任意に設定することができる。その他の構成及び効果は実施の形態１〜５と同様である。
【符号の説明】
【００３１】
１  パルス回路（第１のパルス回路）
２  パルス回路（第２のパルス回路）
３  駆動回路（第１の駆動回路）
４  駆動回路（第２の駆動回路）
５  電圧変換マスク信号発生回路
６，１１  マスク信号発生回路
７  マスク論理回路
８  フィルタ回路（第１のフィルタ回路）
９  フィルタ回路（第２のフィルタ回路）
１０  ＳＲフリップフロップ回路
ＣＭ１〜ＣＭ６  カレントミラー回路
ＨＶＰＭＯＳ１〜ＨＶＰＭＯＳ３，ＮＭＯＳ１〜ＮＭＯＳ４，ＰＭＯＳ１〜ＰＭＯＳ１７  トランジスタ
Ｒ１〜Ｒ１０  抵抗
【図１】
2014049959.tif 000003
【図２】
2014049959.tif 000004
【図３】
2014049959.tif 000005
【図４】
2014049959.tif 000006
【図５】
2014049959.tif 000007
【図６】
2014049959.tif 000008
【図７】
2014049959.tif 000009
【図８】
2014049959.tif 000010