(57)【要約】      （修正有）【課題】走査線を両端から駆動する方式において、同一の走査線駆動部を用いても不適切な走査信号出力動作が行われない様にする。【解決手段】走査線の両端に第１、第２走査線駆動部を配置して各走査線を両端駆動する。第１走査線駆動部は、第１〜第ｍの走査線に接続された状態で、第１出力端子から第ｍ出力端子に向かって順方向走査信号出力を行い、第２走査線駆動部は、第１〜第ｍの走査線に接続された状態で、第ｍ出力端子から第１出力端子に向かって逆方向走査信号出力を行う。この場合、第１走査線駆動部は、奇数番目の出力端子の走査信号は第１ブランキング期間、偶数番目の出力端子の走査信号は第２ブランキング期間を有するようにし、第２走査線駆動部は、奇数番目の出力端子の走査信号は第２ブランキング期間、偶数番目の出力端子の走査信号は第１ブランキング期間を有するようにする。これにより両端から異なる走査信号が出力される事がない様にする。【選択図】図２
2014178433.tif 000002
【特許請求の範囲】
【請求項１】
列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがマトリクス状に配設されている表示部と、
前記データ線に対して表示データに応じた信号を与えるデータ線駆動部と、
前記走査線に対して一端側から走査信号を与える第１の走査線駆動部と、
前記走査線に対して他端側から走査信号を与える第２の走査線駆動部と、
を備え、
ｍを偶数値としたときに、前記第１の走査線駆動部は、第１出力端子から第ｍ出力端子が、それぞれ第１の走査線から第ｍの走査線に接続された状態で、第１出力端子から第ｍ出力端子に向かって順次走査線を選択する順方向走査信号出力を行い、
前記第２の走査線駆動部は、第ｍ出力端子から第１出力端子が、それぞれ第１の走査線から第ｍの走査線に接続された状態で、第ｍ出力端子から第１出力端子に向かって順次走査線を選択する逆方向走査信号出力を、前記第１の走査線駆動部と同期して行い、
前記第１の走査線駆動部は、奇数番目の出力端子からは第１のブランキング期間を有する走査信号を接続された走査線に出力するとともに、偶数番目の出力端子からは前記第１のブランキング期間とはタイミングが異なる第２のブランキング期間を有する走査信号を接続された走査線に出力し、
前記第２の走査線駆動部は、奇数番目の出力端子からは前記第２のブランキング期間を有する走査信号を接続された走査線に出力するとともに、偶数番目の出力端子からは前記第１のブランキング期間を有する走査信号を接続された走査線に出力する
表示装置。
【請求項２】
前記第１の走査線駆動部と前記第２の走査線駆動部は、
前記第１のブランキング期間を規定する前記第１のブランキング信号と前記第２のブランキング期間を規定する前記第２のブランキング信号の一方を、奇数番目の出力端子の走査信号生成系に与える第１のセレクタと、
前記第１のブランキング信号と前記第２のブランキング信号の他方を偶数番目の出力端子の走査信号生成系に与える第２のセレクタとを有する
請求項１に記載の表示装置。
【請求項３】
前記第１の走査線駆動部と前記第２の走査線駆動部は、走査方向制御信号に応じて、一方が前記順方向走査信号出力、他方が前記逆方向走査信号出力を行う構成とされるとともに、
前記第１，第２のセレクタは前記走査方向制御信号に応じて選択を行う構成とされている
請求項２に記載の表示装置。
【請求項４】
列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがマトリクス状に配設されている表示部に対して、前記走査線に走査信号を与える走査線駆動装置であって、
ｍを偶数値としたときに、ｍ個の出力端子が第１の走査線から第ｍの走査線にそれぞれ接続されて、第１出力端子から第ｍ出力端子に向かって順次走査線を選択する順方向走査信号出力、又は第ｍ出力端子から第１出力端子に向かって順次走査線を選択する逆方向走査信号出力を選択的に行う走査信号出力部と、
走査信号に含まれる第１のブランキング期間を規定する前記第１のブランキング信号と、前記第１のブランキング期間とは異なるタイミングで走査信号に含まれる第２のブランキング期間を規定する前記第２のブランキング信号の一方を、奇数番目の出力端子の走査信号生成系に与える第１のセレクタと、
前記第１のブランキング信号と、前記第２のブランキング信号の他方を、偶数番目の出力端子の走査信号生成系に与える第２のセレクタと、を有する
走査線駆動装置。
【請求項５】
前記第１，第２のセレクタは、前記走査信号出力部が前記順方向走査される場合と前記逆方向走査される場合とに応じて切り換えられる
請求項４に記載の走査線駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、及び表示装置に用いられる走査線駆動装置についての技術分野に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開平２−８８号公報
【特許文献２】特開２００４−３２５８７９号公報
【特許文献３】特開平８−１２９３６０号公報
【背景技術】
【０００３】
画像を表示する表示パネルとして、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を用いる表示装置、ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）を用いる表示装置、ＶＦＤ（Vacuum Fluorescent Display：蛍光表示管）を用いる表示装置、ＦＥＤ（Field Emission Display：電界放出ディスプレイ）を用いる表示装置等が知られている。
多くの表示装置では、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがマトリクス状に配設されている表示部を有する。
【０００４】
このような表示装置についての技術として、上記特許文献１には液晶パネルの大型化に伴って走査線やデータ線としての電極の駆動端から先端までの抵抗分・容量の影響で画質が低下することを解決するために、電極を両端から別々の駆動回路で駆動することが開示されている。
上記特許文献２には、表示面積の大型化に伴ってリセット・プリセット時の充放電電流が大きくなることから、走査線を２以上の走査線群に分けることが記載されている。
上記特許文献３には、マスク信号を用いて隣り合う選択信号の選択期間のオーバーラップをなくすことが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１のように、例えば走査線をその両端から別々の走査線駆動部で駆動することは表示品質向上に有効である。
特にこのような場合に、２つの走査線駆動部として同一の走査線駆動装置を採用することで部品効率の向上、製造コスト等の点で有利となる。
ところがその場合、走査線に対する配線の都合上、一方の走査線駆動装置は例えば第１出力端子から第ｍ出力端子に向かう方向に走査を行い、他方の走査線駆動装置は例えば第ｍ出力端子から第１出力端子に向かう方向に走査を行うように接続される（ｍは走査線数に相当）。例えば第１の走査線（１行目の水平ラインの画素に対する走査線）の走査タイミングでは、一方の走査線駆動装置は第１出力端子から第１走査線を選択する走査信号を出力し、同時に他方の走査線駆動装置は、第ｍ出力端子から第１走査線を選択する走査信号を出力する。これにより第１走査線が両端から同時に選択状態とされる。
このときに、両方の走査線駆動装置が、第１走査線に対して全く同じ走査信号を出力すれば問題ない。ところが、走査信号に含まれるブランキング期間の都合上、各走査信号のレベルが異なることが発生する場合がある。当然、適切な走査信号が印加されない状態となり、ノイズ、発熱等の好ましくない事象が生ずることがある。
【０００６】
そこで本発明は、走査線を両端から駆動する方式において、同一の走査線駆動部（走査線駆動装置）を用いても不適切な走査信号出力動作が行われないようにすることを目的とする。
【課題を解決するための手段】
【０００７】
第１に、本発明に係る表示装置は、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがマトリクス状に配設されている表示部と、前記データ線に対して表示データに応じた信号を与えるデータ線駆動部と、前記走査線に対して一端側から走査信号を与える第１の走査線駆動部と、前記走査線に対して他端側から走査信号を与える第２の走査線駆動部とを備える。そしてｍを偶数値としたときに、前記第１の走査線駆動部は、第１出力端子から第ｍ出力端子が、それぞれ第１の走査線から第ｍの走査線に接続された状態で、第１出力端子から第ｍ出力端子に向かって順次走査線を選択する順方向走査信号出力を行い、前記第２の走査線駆動部は、第ｍ出力端子から第１出力端子が、それぞれ第１の走査線から第ｍの走査線に接続された状態で、第ｍ出力端子から第１出力端子に向かって順次走査線を選択する逆方向走査信号出力を、前記第１の走査線駆動部と同期して行う。さらに、前記第１の走査線駆動部は、奇数番目の出力端子からは第１のブランキング期間を有する走査信号を接続された走査線に出力するとともに、偶数番目の出力端子からは前記第１のブランキング期間とはタイミングが異なる第２のブランキング期間を有する走査信号を接続された走査線に出力し、前記第２の走査線駆動部は、奇数番目の出力端子からは前記第２のブランキング期間を有する走査信号を接続された走査線に出力するとともに、偶数番目の出力端子からは前記第１のブランキング期間を有する走査信号を接続された走査線に出力する。
第１の走査線駆動部と第２の走査線駆動部が、順方向走査信号出力と逆方向走査信号出力を行うことで、各走査線の両端側から、常時同じ走査線を選択状態とする走査が実行される。ここで走査信号に含まれるブランキング期間は、偶数番目の出力端子からの走査信号と、奇数番目の出力信号からの走査信号で異なるブランキング信号（第１，第２のブランキング信号）によって規定される。「ｍ」が偶数の場合、両端から同時に走査される走査線は、一方の走査線駆動部の偶数番目の出力端子と、他方の走査線駆動部の奇数番目の出力端子が接続されているため、ブランキング期間がずれると走査線の両端から異なるレベルの走査信号が与えられる期間が生ずる。上記構成によれば、第１、第２のブランキング信号が与えられる出力端子の奇数番目、偶数番目が各走査線駆動部で切り換えられることになる。
【０００８】
第２に、上記した本発明に係る表示装置においては、前記第１の走査線駆動部と前記第２の走査線駆動部は、前記第１のブランキング期間を規定する前記第１のブランキング信号と前記第２のブランキング期間を規定する前記第２のブランキング信号の一方を、奇数番目の出力端子の走査信号生成系に与える第１のセレクタと、前記第１のブランキング信号と前記第２のブランキング信号の他方を偶数番目の出力端子の走査信号生成系に与える第２のセレクタとを有することが望ましい。
第１，第２のセレクタにより、第１，第２のブランキング信号の出力先（奇数番目／偶数番目）の切換が可能となる。
【０００９】
第３に、上記した本発明に係る表示装置においては、前記第１の走査線駆動部と前記第２の走査線駆動部は、走査方向制御信号に応じて、一方が前記順方向走査信号出力、他方が前記逆方向走査信号出力を行う構成とされるとともに、前記第１，第２のセレクタは前記走査方向制御信号に応じて選択を行う構成とされていることが望ましい。
順方向走査信号出力か逆方向走査信号出力かに応じて第１，第２のブランキング信号の出力先が設定されることで、同一走査線に対して同一のブランキング期間を与える状態とすることができる。
【００１０】
本発明に係る走査線駆動装置は、第１に、列方向に並ぶ複数の画素に共通に接続されたデータ線と、行方向に並ぶ複数の画素に共通に接続された走査線とがマトリクス状に配設されている表示部に対して、前記走査線に走査信号を与える走査線駆動装置である。そして、ｍを偶数値としたときに、ｍ個の出力端子が第１の走査線から第ｍの走査線にそれぞれ接続されて、第１出力端子から第ｍ出力端子に向かって順次走査線を選択する順方向走査信号出力、又は第ｍ出力端子から第１出力端子に向かって順次走査線を選択する逆方向走査信号出力を選択的に行う走査信号出力部と、走査信号に含まれる第１のブランキング期間を規定する前記第１のブランキング信号と、前記第１のブランキング期間とは異なるタイミングで走査信号に含まれる第２のブランキング期間を規定する前記第２のブランキング信号の一方を、奇数番目の出力端子の走査信号生成系に与える第１のセレクタと、前記第１のブランキング信号と、前記第２のブランキング信号の他方を、偶数番目の出力端子の走査信号生成系に与える第２のセレクタと、を有するものである。
この構成により、第１、第２のブランキング信号が与えられる出力端子の奇数番目、偶数番目が切り換え可能となる。
【００１１】
第２に、本発明に係る走査線駆動装置は、前記第１，第２のセレクタは、前記走査信号出力部が前記順方向走査される場合と前記逆方向走査される場合とに応じて切り換えられることが望ましい。
これにより順方向走査信号出力か逆方向走査信号出力かに応じて第１，第２のブランキング信号の出力先が設定される構成となる。
【発明の効果】
【００１２】
本発明よれば、走査線を両端駆動する方式において、同一の走査線駆動部を用いても不適切な走査信号出力動作が行われないようになり、動作が安定した表示装置を実現できる。またこれによって、製造効率向上、コストダウンを促進できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態の表示装置のブロック図である。
【図２】第１の実施の形態の駆動系のブロック図である。
【図３】実施の形態のシフトレジスタ方向切換の説明図である。
【図４】実施の形態のセレクタ動作の説明図である。
【図５】実施の形態の走査線駆動波形の説明図である。
【図６】比較のためのセレクタを設けない駆動構成の説明図である。
【図７】ドライブ回路出力と両端駆動時の短絡の説明図である。
【図８】同一ＩＣを走査線の両端に配置する場合の説明図である。
【図９】第２の実施の形態の表示装置のブロック図である。
【図１０】第２の実施の形態の駆動系のブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を次の順序で説明する。
＜１．第１の実施の形態の表示装置及び走査線駆動装置の構成＞
＜２．実施の形態の開発に至る事情及び実施の形態の効果＞
＜３．第２の実施の形態＞
＜４．変形例＞
【００１５】
＜１．第１の実施の形態の表示装置及び走査線駆動装置の構成＞
図１は実施の形態の表示装置１と、表示装置１の表示動作制御を行うＭＰＵ（Micro Processing Unit：演算装置）２を示している。
表示装置１は、表示画面を構成する表示部１０と、コントローラＩＣ（Integrated Circuit）２０と、カソードドライバ２１Ｌ、２１Ｒを有する。
なお、表示装置１が本発明請求項の表示装置に相当する実施の形態である。またカソードドライバ２１Ｌ、２１Ｒのそれぞれが本発明請求項の走査線駆動装置に相当する実施の形態である。
【００１６】
表示部１０は、例えば２４０個のドットが水平方向に配置され、１３６個のドットが垂直方向に配置される。従って表示部１０は、表示画像を構成する有効画素として２４０×１３６＝３２６４０個のドットを有する。本実施の形態の場合、各ドットはＯＬＥＤを用いた自発光素子として形成される。
これらのドットに対して、表示データ線ＤＬ（ＤＬ１〜ＤＬ２４０）及び走査線ＳＬ（ＳＬ１〜ＳＬ１３６）が配設されている。
２４０本の表示データ線ＤＬ１〜ＤＬ２４０のそれぞれは、表示部１０の列方向（垂直方向）に並ぶ１３６個のドットに共通に接続されている。また１３６本の走査線ＳＬ１〜ＳＬ１３６のそれぞれは、行方向（水平方向）に並ぶ２４０個のドットに共通に接続されている。
走査線ＳＬで選択されたラインの２４０個のドットに、表示データ線ＤＬから表示データ信号（輝度信号）が与えられることで、当該ラインの各ドットが、表示データ信号に応じた輝度で発光駆動される。
【００１７】
この表示部１０の表示駆動のためにコントローラＩＣ２０、カソードドライバ２１Ｌ、２１Ｒが設けられる。
コントローラＩＣ２０は、駆動制御部３１、表示データ記憶部３２、アノードドライバ３３を有する。アノードドライバ３３は、表示データ線ＤＬ１〜ＤＬ２４０に対して表示データ信号（輝度信号）を出力する。即ちアノードドライバ３３は、データ線駆動部として機能する構成要素となる。
駆動制御部３１は、ＭＰＵ２との間でコマンドや表示データの通信を行い、コマンドに応じた表示動作を制御する。例えば駆動制御部３１は、表示開始のコマンドを受信すると、それに応じてタイミング設定を行って、カソードドライバ２１Ｌ、２１Ｒによる走査線ＳＬの走査を開始させる。またカソードドライバ２１Ｌ、２１Ｒによる走査に同期させてアノードドライバ３３から２４０本の表示データ線ＤＬに対する表示データ信号の出力を開始させる。
また駆動制御部３１は、ＭＰＵ２から受信した表示データを表示データ記憶部３２に記憶させると共に、上記の走査タイミングに合わせて、表示データ信号をアノードドライバ３３に供給する。
このような制御により、選択されているライン、つまり選択レベルの走査信号が与えられている１つの走査線ＳＬ上の各ドットが発光駆動される。順次各ラインが発光駆動されていくことで、フレーム画像表示が実現される。
【００１８】
本実施の形態の場合、２つのカソードドライバ２１Ｌ、２１Ｒが表示部１０の両端側に配置される。
カソードドライバ２１Ｌは、走査線ＳＬの一端から走査信号を与える走査線駆動部として機能する。またカソードドライバ２１Ｒは、走査線ＳＬの他端から走査信号を与える走査線駆動部として機能する。
カソードドライバ２１Ｌは、そのＱ１出力端子〜Ｑ１３６出力端子が、それぞれ走査線ＳＬ１〜ＳＬ１３６に接続された状態で配置されている。そして走査方向ＳＤ１Ｌとして示すように、Ｑ１出力端子からＱ１３６出力端子に向かって選択レベルの走査信号を順次出力することで、順次走査線ＳＬ１〜ＳＬ１３６を選択状態とする走査を行う。説明上、Ｑ１出力端子からＱ１３６出力端子に向かって選択レベルの走査信号を順次出力することを「順方向走査信号出力」と呼ぶ。
カソードドライバ２１Ｒは、Ｑ１３６出力端子〜Ｑ１出力端子が、それぞれ走査線ＳＬ１〜ＳＬ１３６に接続された状態で配置されている。そして走査方向ＳＤ１Ｒとして示すように、Ｑ１３６出力端子からＱ１出力端子に向かって選択レベルの走査信号を順次出力することで、順次走査線ＳＬ１〜ＳＬ１３６を選択状態とする走査を行う。説明上、Ｑ１３６出力端子からＱ１出力端子に向かって選択レベルの走査信号を順次出力することを「逆方向走査信号出力」と呼ぶ。
【００１９】
このように、カソードドライバ２１Ｌは順方向走査信号出力、カソードドライバ２１Ｒは逆方向走査信号出力を行うが、走査線ＳＬでみれば、走査線ＳＬ１〜ＳＬ１３６が順次選択されるものとなる。
つまり、走査線ＳＬ１の選択タイミングでは、カソードドライバ２１ＬのＱ１出力端子とカソードドライバ２１ＲのＱ１３６出力端子から、選択レベルの走査信号が同時に出力される。次に走査線ＳＬ２の選択タイミングでは、カソードドライバ２１ＬのＱ２出力端子とカソードドライバ２１ＲのＱ１３５出力端子から、選択レベルの走査信号が同時に出力される。
このようにあくまでも各走査線ＳＬ１〜ＳＬ１３６は、その両端から同じ走査信号が印加されて順次選択状態とされていく。
カソードドライバ２１Ｒが逆方向走査信号出力を行うのは、走査線ＳＬ１〜ＳＬ１３６とＱ１出力端子〜Ｑ１３６出力端子の接続関係が、カソードドライバ２１Ｌと逆になっているためである。このような接続となる理由については図８で後述する。
【００２０】
図２は、図１のカソードドライバ２１Ｌ、２１Ｒ、アノードドライバ３３、及び表示部１０を抽出して詳しく示している。
【００２１】
アノードドライバ３３は、シフトレジスタ６１、ラッチ回路６２、ドライブ回路６３を有する。表示駆動を行う場合、アノードドライバ３３には図１に示したコントローラＩＣ２０の駆動制御部３１からクロック信号ＣＬＫと表示データ信号ＤＴが供給される。
シフトレジスタ６１は表示データ線ＤＬ１〜ＤＬ２４０に対応する出力Ｑ１〜Ｑ２４０を得る。シフトレジスタ６１はクロック信号ＣＬＫを用いて表示データ信号ＤＴを取り込んでいき、順次出力Ｑ１〜Ｑ２４０とする。この出力Ｑ１〜Ｑ２４０、つまり１ライン分の表示データ信号ＤＴがラッチ回路６２にラッチされ、ラッチ回路６２の出力Ｑ１〜Ｑ２４０出力としてドライブ回路６３に転送される。ドライブ回路は、その出力Ｑ１〜Ｑ２４０としての出力端子がそれぞれ表示データ線ＤＬ１〜ＤＬ２４０に接続されている。この構成により、１ラインごとに表示データ信号ＤＴが表示データ線ＤＬ１〜ＤＬ２４０に出力される。
【００２２】
カソードドライバ２１Ｌ、２１Ｒは、それぞれ同一構成とされており、シフトレジスタ４１、ラッチ回路４２、アンドゲート４３（４３−１〜４３−１３６）、ドライブ回路４４、第１のセレクタ４５、第２のセレクタ４６、インバータ４７，４８を有する。
カソードドライバ２１Ｌ、２１Ｒのそれぞれには、コントローラＩＣ２０の駆動制御部３１から、スキャン信号ＳＫ、クロック信号ＣＬＫ、走査方向制御信号ＦＲ、ラッチ信号ＬＡＴ、ブランキング信号ＢＫａ、ＢＫｂが供給される。
【００２３】
スキャン信号ＳＫは、例えばフレーム走査タイミングの指示信号とされる。シフトレジスタ４１は、スキャン信号ＳＫに基づく選択レベルの信号を順次転送して各走査線ＳＬ１〜ＳＬ１３６に対応した出力Ｑ１〜Ｑ１３６を行う。
ここで、シフトレジスタ４１は、転送方向が走査方向制御信号ＦＲに応じて設定される構成とされている。そしてカソードドライバ２１Ｌのシフトレジスタ４１は、Ｑ１端子側からＱ１３６端子側に向かうデータ転送を行う。即ち上記の順方向走査信号出力を行うためのデータ転送である。
一方、カソードドライバ２１Ｒのシフトレジスタ４１は、Ｑ１３６端子側からＱ１端子側に向かうデータ転送を行う。上記の逆方向走査信号出力を行うためのデータ転送である。
【００２４】
このような転送方向が走査方向制御信号ＦＲで制御されるシフトレジスタ４１の構成を図３Ａで説明する。図３Ａはシフト段数＝４のシフトレジスタのモデルである。
図３Ａにおいて信号ＳＩＬは、図中左から右方向へシフトさせる場合の入力、信号ＳＩＲは図中右から左方向へシフトさせる場合の入力である。
本実施の形態のシフトレジスタ４１は、図３Ａのモデルのように、Ｄフリップフロップ１０１，１０２，１０３，１０４が、それぞれ前段のＱ出力をセレクタ１１１，１１２，１１３，１１４を介してＤ入力として受け、クロック信号ＣＬＫのタイミングでラッチしＱ出力とする。セレクタ１１１，１１２，１１３，１１４の入力１には、図中左側のＤフリップフロップからの転送データ又は入力データが供給され、入力０には図中右側のＤフリップフロップからの転送データ又は入力データが供給される。そしてセレクタ１１１，１１２，１１３，１１４は、それぞれ走査方向制御信号ＦＲによって入力１、入力０を選択して出力する。
【００２５】
例えば走査方向制御信号ＦＲがＨレベルとされると、各セレクタ１１１，１１２，１１３，１１４は、入力１を選択する。この場合、信号ＳＩＬがＤフリップフロップ１０１→１０２→１０３→１０４と転送され（シフト方向ＤＲ１）、その転送過程で出力Ｑ１〜Ｑ４が得られる。
また走査方向制御信号ＦＲがＬレベルとされると、各セレクタ１１１，１１２，１１３，１１４は、入力０を選択する。この場合、信号ＳＩＲがＤフリップフロップ１０４→１０３→１０２→１０１と転送され（シフト方向ＤＲ２）、その転送過程で出力Ｑ４〜Ｑ１が得られる。
図３Ｂは、走査方向制御信号ＦＲがＨレベルとなる期間とＬレベルとなる期間をそれぞれ示している。
走査方向制御信号ＦＲがＨレベルの期間は、入力信号ＳＩＬがＤフリップフロップ１０１にラッチされて出力Ｑ１に反映され、その後順次転送されていくことで、順次出力Ｑ２，Ｑ３，Ｑ４に入力信号ＳＩＬのレベル（この例ではＬレベル）が反映されることになる。
一方、走査方向制御信号ＦＲがＬレベルの期間は、入力信号ＳＩＲがＤフリップフロップ１０４にラッチされて出力Ｑ４に反映され、その後順次転送されていくことで、順次出力Ｑ３，Ｑ２，Ｑ１に入力信号ＳＩＲのＬレベルが反映されることになる。
【００２６】
図２のシフトレジスタ４１は例えばこの図３のように構成されて、順方向又は逆方向のデータシフトを走査方向制御信号ＦＲに応じて行う。
カソードドライバ２１Ｌ側には、走査方向制御信号ＦＲとして固定のＨレベルの信号（例えば順方向走査信号出力を指示する信号）が入力される。この場合、カソードドライバ２１Ｌのシフトレジスタ４１は順方向（Ｑ１→Ｑ２→・・・→Ｑ１３６方向）のシフトを行い、出力Ｑ１〜Ｑ１３６を得る。
一方、カソードドライバ２１Ｒ側には、走査方向制御信号ＦＲとして固定のＬレベルの信号（例えば逆方向走査信号出力を指示する信号）が入力される。この場合、カソードドライバ２１Ｒのシフトレジスタ４１は逆方向（Ｑ１３６→Ｑ１３５→・・・→Ｑ１方向）のシフトを行い、出力Ｑ１３６〜Ｑ１を得る。
【００２７】
図２に示すように、カソードドライバ２１Ｌにおいては、シフトレジスタ４１の出力Ｑ１〜Ｑ１３６は、ラッチ回路４２でラッチされる。そしてラッチ回路４２の出力Ｑ１〜Ｑ１３６が、アンドゲート４３（４３−１〜４３−１３６）を介してドライブ回路４４に供給される。このドライブ回路４４の出力Ｑ１〜Ｑ１３６が、図１に示したＱ１端子〜Ｑ１３６端子の出力に相当する。つまりドライブ回路４４の出力Ｑ１〜Ｑ１３６が走査信号として走査線ＳＬ１〜ＳＬ１３６に印加される。
カソードドライバ２１Ｒも同様に、シフトレジスタ４１の出力Ｑ１〜Ｑ１３６は、ラッチ回路４２でラッチされる。そしてラッチ回路４２の出力Ｑ１〜Ｑ１３６が、アンドゲート４３（４３−１〜４３−１３６）を介してドライブ回路４４に供給される。このドライブ回路４４の出力Ｑ１〜Ｑ１３６が、図１に示したＱ１端子〜Ｑ１３６端子の出力に相当する。そしてドライブ回路４４の出力Ｑ１〜Ｑ１３６が走査信号として走査線ＳＬ１３６〜ＳＬ１に印加される。
【００２８】
カソードドライバ２１Ｌ、２１Ｒのそれぞれは、アンドゲート４３−１〜４３−１３６のうち、奇数番目のアンドゲート４３（４３−１，４３−３・・・４３−１３５）には、セレクタ４５の出力ＢＫ＿ＯＤＤがインバータ４７を介して入力されている。
また偶数番目のアンドゲート４３（４３−２，４３−４・・・４３−１３６）には、セレクタ４６の出力ＢＫ＿ＥＶＥＮがインバータ４８を介して入力されている。
セレクタ４５，４６の入力０にはブランキング信号ＢＫａが入力され、入力１にはブランキング信号ＢＫｂが入力される。図４Ａにセレクタ４５，４６の入出力を拡大して示している。
セレクタ４５、４６は走査方向制御信号ＦＲに応じて入力を選択する。セレクタ４５には走査方向制御信号ＦＲが選択制御信号としてそのまま入力され、一方セレクタ４６には走査方向制御信号ＦＲが反転されて選択制御信号として入力される。そしてセレクタ４５，４６は、選択制御信号としての入力がＨレベルであれば入力１、Ｌレベルであれば入力０を選択する。
従ってセレクタ４５、４６は図４Ｂに示すように選択を行うことになる。
走査方向制御信号ＦＲがＨレベルのときは、セレクタ４５は入力１、セレクタ４６は入力０を選択するため、セレクタ４５の出力ＢＫ＿ＯＤＤ＝ＢＫｂとなり、セレクタ４６の出力ＢＫ＿ＥＶＥＮ＝ＢＫａとなる。
走査方向制御信号ＦＲがＬレベルのときは、セレクタ４５は入力０、セレクタ４６は入力１を選択するため、セレクタ４５の出力ＢＫ＿ＯＤＤ＝ＢＫａとなり、セレクタ４６の出力ＢＫ＿ＥＶＥＮ＝ＢＫｂとなる。
【００２９】
以下、カソードドライバ２１Ｌ側を例にして、その動作を図５を参照して説明していく。
カソードドライバ２１Ｌのシフトレジスタ４１に対しては、図５に示すようにクロック信号ＣＬＫ、Ｈレベルの走査方向制御信号ＦＲ、及びスキャン信号ＳＫが入力される。
シフトレジスタ４１はスキャン信号ＳＫを入力し、上述の順方向シフト（Ｑ１→Ｑ２→・・・→Ｑ１３６方向のシフト）を行う。これにより図５に示すように、シフトレジスタ４１の出力Ｑ１〜Ｑ１３６が得られる。
このシフトレジスタ４１の出力Ｑ１〜Ｑ１３６について、ラッチ回路４２がラッチ信号ＬＡＴのタイミングでラッチし、図示のようにラッチ回路出力Ｑ１〜Ｑ１３６が得られる（図ではラッチ回路出力Ｑ１，Ｑ２，Ｑ３のみを示している）。
【００３０】
このラッチ回路出力Ｑ１〜Ｑ１３６が、アンドゲート４３に供給されるが、カソードドライバ２１Ｌの場合、走査方向制御信号ＦＲ＝Ｈレベルであるので、ブランキング信号ＢＫｂがセレクタ４５の出力ＢＫ＿ＯＤＤとなる。従って図示のブランキング信号ＢＫｂが、インバータ４７で反転されて奇数番目のアンドゲート４３−１、４３−３・・・４３−１３５に供給され、ラッチ回路出力Ｑ１，Ｑ３・・・Ｑ１３５と論理積がとられる。
またブランキング信号ＢＫａがセレクタ４６の出力ＢＫ＿ＥＶＥＮとなり、従って図示のブランキング信号ＢＫａが、インバータ４８で反転されて偶数番目のアンドゲート４３−２、４３−４・・・４３−１３６に供給され、ラッチ回路出力Ｑ２，Ｑ４・・・Ｑ１３６と論理積がとられる。
そしてアンドゲート４３の出力に応じて、図示するドライブ回路出力Ｑ１〜Ｑ１３６（図ではドライブ回路出力Ｑ１，Ｑ２，Ｑ３のみを示している）が、走査信号として、各走査線ＳＬ１〜ＳＬ１３６に出力される。
【００３１】
ドライブ回路出力Ｑ１〜Ｑ１３６、つまり走査線ＳＬ１〜ＳＬ１３６に出力される走査信号は、Ｌレベルが走査線ＳＬを選択状態とする信号としている。従って図５の例では、ドライブ回路出力Ｑ１、Ｑ２、Ｑ３・・・と順次Ｌレベルとなることで、走査線ＳＬ１、ＳＬ２、ＳＬ３・・・が順次選択される走査信号となる。
即ち、カソードドライバ２１Ｌが順方向走査信号出力を行うことで、走査線ＳＬ１からＳＬ１３６に向かう方向の走査が行われる。
ここで、アンドゲート４３には、ブランキング信号ＢＫｂ又はＢＫａが反転されて入力されていることにより、ドライブ回路出力Ｑ１〜Ｑ１３６（走査信号）には、図示のようにブランキング期間ＢＴａ又はＢＴｂが付加されたものとなる。ブランキング期間ＢＴａはブランキング信号ＢＫａによって規定される。ブランキング期間ＢＴｂはブランキング信号ＢＫｂによって規定される。
偶数番目の走査線の走査信号に付加されるブランキング期間ＢＴａと、奇数番目の走査線の走査信号に付加されるブランキング期間ＢＴｂは、互いに異なるタイミングとなっている。この例ではブランキング信号ＢＫａ、ＢＫｂが半周期ずれた信号とされていることで、ブランキング期間ＢＴａ，ＢＴｂは半周期分ずれている。
【００３２】
以上はカソードドライバ２１Ｌの動作として説明したが、カソードドライバ２１Ｒの動作も概略同様となる。但し、カソードドライバ２１Ｒには、Ｌレベルの走査方向制御信号ＦＲが供給されることで、シフトレジスタ４１は、逆方向シフト（Ｑ１３６→Ｑ１３５→・・・→Ｑ１方向のシフト）を行う。
またＬレベルの走査方向制御信号ＦＲによって、セレクタ４５，４６の選択状態が、カソードドライバ２１Ｌ側のセレクタ４５，４６とは逆になる。即ちブランキング信号ＢＫａがセレクタ４５の出力ＢＫ＿ＯＤＤとなり、インバータ４７で反転されて奇数番目のアンドゲート４３−１、４３−３・・・４３−１３５に供給され、ラッチ回路出力Ｑ１，Ｑ３・・・Ｑ１３５と論理積がとられる。
またブランキング信号ＢＫｂがセレクタ４６の出力ＢＫ＿ＥＶＥＮとなり、インバータ４８で反転されて偶数番目のアンドゲート４３−２、４３−４・・・４３−１３６に供給され、ラッチ回路出力Ｑ２，Ｑ４・・・Ｑ１３６と論理積がとられる。
【００３３】
このためカソードドライバ２１Ｒ側の動作波形としては、図５に示しているシフトレジスタ出力Ｑ１，Ｑ２，Ｑ３・・・Ｑ１３６を、シフトレジスタ出力Ｑ１３６，Ｑ１３５，Ｑ１３４・・・Ｑ１と考えれば良い。また図５のラッチ回路出力Ｑ１，Ｑ２，Ｑ３は、ラッチ回路出力Ｑ１３６，Ｑ１３５，Ｑ１３４となる。また図５のドライブ回路出力Ｑ１，Ｑ２，Ｑ３は、ドライブ回路出力Ｑ１３６，Ｑ１３５，Ｑ１３４となる。
結果として、各走査線ＳＬ１〜ＳＬ１３６には、カソードドライバ２１Ｌ、２１Ｒによって、両端から同一の走査信号が印加される。
なお、カソードドライバ２１Ｌ、２１Ｒには、駆動制御部３１が共通のスキャン信号ＳＫ、クロック信号ＣＬＫ、ラッチ信号ＬＡＴを供給することで、走査線ＳＬに対する走査信号出力は同期して行われることになる。
【００３４】
＜２．実施の形態の開発に至る事情及び実施の形態の効果＞
以上のような本実施の形態の表示装置の開発に至った事情を説明する。
図６は比較例として、走査線ＳＬ１〜ＳＬ１３６を上記実施の形態のような両端駆動とはせずに、旧来の１つのカソードドライバ２１で駆動する場合の構成を示している。なお各部には図２と同一部分に同一符号を付して説明を省略する。この図６の構成は、セレクタ４５，４６を設けず、ブランキング信号ＢＫｂ、ＢＫａがそのままインバータ４７、４８を介してアンドゲート４３に供給されるものである。ブランキング信号ＢＫａはインバータ４８を介して偶数番目のアンドゲート４３−２、４３−４・・・４３−１３６に供給され、ブランキング信号ＢＫｂが、インバータ４７で反転されて奇数番目のアンドゲート４３−１、４３−３・・・４３−１３５に供給される。
【００３５】
まず、このようにブランキング信号ＢＫｂ，ＢＫａを用いて、奇数番目の走査線と偶数番目の走査線でブランキング期間をずらしていることについて説明する。
いわゆる陰極リセット法としての駆動方式では、或る走査線の選択タイミングと次の走査線の選択タイミングの間において、各走査線をＬレベルに落とす期間としてブランキング期間を設けている。
【００３６】
図７Ａには、仮にブランキング期間をずらさない場合の走査信号（ドライブ回路出力Ｑ１、Ｑ２，Ｑ３，Ｑ４・・・）を示している。１つのブランキング信号ＢＫを各ラインの走査信号に反映させることで、各走査線ＳＬの走査信号にブランキング期間ＢＴが付加される。つまり各走査線が一斉にＬレベルとなる期間となる。
なお、アノードドライバ３３からの出力タイミング（表示データ出力期間）を並記しているが、ブランキング期間ＢＴはアノードドライバ３３からの表示データ信号の出力を行っていない期間としている。これによりブランキング期間の付加は、表示画像には直接影響しない。
【００３７】
このようにブランキング期間ＢＴを設けることで、ブランキング期間ＢＴが終了したタイミングで、選択状態（Ｌレベル）とされる１つの走査線以外は、一斉にＨレベルになる。例えば図７Ａのｔ０時点では、走査線ＳＬ２を選択するタイミングであるため、走査線ＳＬ２に対する走査信号（Ｑ２）は引き続きＬレベルとなるが、他の走査信号（Ｑ１、Ｑ３〜Ｑ１３６）は、一斉にＨレベルに立ち上がる。
【００３８】
これによりアノードドライバ３３から表示データ線ＤＬ１〜ＤＬ２４０に与える表示データ信号の立ち上がりを改善することができる。アノードドライバ３３のドライブ回路６３は定電流ドライバであり、表示データ信号の立ち上がりが鈍る問題があった。これに対してブランキング期間の終了時点で非選択ラインとなるすべての走査線をＨレベルに立ち上げることで、表示データ信号の立ち上がりを改善でき、各画素の表示応答性を改善できる。
ところが、非選択状態の多くの走査線（例えば１３６−１の１３５本の走査線）を同時にＨレベルとすると、上記の立ち上がり改善効果が過大に得られてしまい、表示データ線ＤＬに電流が流れすぎてしまうことが生ずることがある。これにより消費電流の増大、ノイズ増大等の問題が生じてしまう。
【００３９】
そこで図６の構成例のように、２つのブランキング信号ＢＫａ、ＢＫｂを用いてブランキング期間を偶数走査線と奇数走査線で分けるようにする。これによって一度に立ち上がる走査信号を略半分として、適切な程度で立ち上がり改善効果が得られるようにしている。
【００４０】
ここで図６の構成で用いたカソードドライバ２１をそのまま利用して、走査線ＳＬを両端駆動する構成を実現することを考える。その場合、図６のカソードドライバ２１としてのＩＣチップを、表示部１０の右側にも配置することになる。
図８Ａに、カソードドライバ２１としてのＩＣチップを模式的に示している。通常、カソードドライバ２１としてのＩＣチップは、一辺に走査線ＳＬに接続される出力端子（Ｑ１〜Ｑ１３６）がまとめて配置される。走査線ＳＬ１〜ＳＬ１３６に対する配線レイアウトに適切なためである。また、図８Ａの例では各種信号入力端子（例えばクロック信号ＣＬＫ、ブランキング信号ＢＫａ、ＢＫｂ、スキャン信号ＳＫ等の端子）は他の辺に設けられている。これも基板上の配線レイアウトに有利なためである。
このようなカソードドライバ２１としてのＩＣチップを２つ、それぞれ表示部１０の両端側に配置すると、図８Ｂのようになる。即ち左側のカソードドライバ２１Ｌと、右側のカソードドライバ２１Ｒとしての各ＩＣチップは、上下反転させて配置する必要が生ずる。配線レイアウト上、どちらも出力端子（Ｑ１〜Ｑ１３６）を表示部１０側（走査線ＳＬ側）に向けることが好適なためである。
当然、走査線駆動において、選択状態の走査線は合わせる必要があるため、カソードドライバ２１Ｌ側は順方向走査信号出力（Ｑ１→Ｑ１３６方向で順次選択状態とする出力）を行い、カソードドライバ２１Ｒ側は逆方向走査信号出力（Ｑ１３６→Ｑ１方向で順次選択状態とする出力）を行うようにする。
【００４１】
この場合、先の実施の形態の構成でも説明したように、走査線ＳＬ１に対して、カソードドライバ２１ＬのＱ１出力端子と、カソードドライバ２１ＲのＱ１３６出力端子が接続される。また走査線ＳＬ２はカソードドライバ２１ＬのＱ２出力端子と、カソードドライバ２１ＲのＱ１３５出力端子が接続される。同様に走査線ＳＬ３〜ＳＬ１３６も異なる番号の出力端子が両端に接続された状態となる。
そして走査線総数が偶数であると、各走査線ＳＬ１〜ＳＬ１３６は、すべて、一端が奇数番目の端子、他端が偶数番目の端子に接続される。
【００４２】
このような前提で、図６のような構成のカソードドライバ２１を図８Ｂのカソードドライバ２１Ｌ、２１Ｒとして用いて、それぞれ奇数番目、偶数番目の走査信号に異なるブランキング期間ＢＴを与えることを考えると、不適切な状況が生ずる。
図７Ｂに、走査線ＳＬ１を選択状態とするタイミングの前後でのカソードドライバ２１ＬのＱ１出力、及びカソードドライバ２１ＲのＱ１３６出力を示している。
カソードドライバ２１Ｌは、走査方向制御信号ＦＲ＝Ｈにより順方向走査信号出力を行っている。そしてＱ１出力は、奇数番目の出力端子からの出力であるため、ブランキング信号ＢＫｂに応じて図示のようにブランキング期間ＢＴｂが規定される。
カソードドライバ２１Ｒは、走査方向制御信号ＦＲ＝Ｌにより逆方向走査信号出力を行っている。そしてＱ１３６出力は、偶数番目の出力端子からの出力であるため、ブランキング信号ＢＫａに応じて図示のようにブランキング期間ＢＴａが規定される。
【００４３】
このＱ１出力とＱ１３６出力は、共に走査線ＳＬ１に印加される走査信号である。すると、期間Ｔｓｔは、走査線ＳＬ１に一端からＨレベル、他端からＬレベルが与えられる期間となってしまう。
期間Ｔｓｔは、いずれかのブランキング期間ＢＴに含まれる期間であって、上述のようにブランキング期間（ＢＴａ、ＢＴｂ）にはアノードドライバ３３からの表示データ信号出力は行われていないため、期間Ｔｓｔで走査線ＳＬ１の両端電位が異なることは表示画像自体には直接影響しない。ところが、両端電位が異なることで、期間Ｔｓｔにおいて走査線ＳＬ１上にＨレベル側からＬレベル側への無駄な電流が流れることになる。
ここでは走査線ＳＬ１で説明したが、他の走査線ＳＬ２〜ＳＬ１３６でも同様である。
【００４４】
すると、各走査線ＳＬで無駄な電流が発生し、消費電力の増大、発熱、ノイズ発生という好ましくない事象が発生する。さらに場合によっては、この電流増加がＩＣ故障を引き起こす原因ともなりかねない。
【００４５】
本実施の形態の表示装置は、このような無駄な電流が発生することがないようにし、安定した表示駆動を実現するものである。
即ち図２の構成によれば、図７Ｂの期間Ｔｓｔが生じない走査線駆動が実現される。
上述のように、カソードドライバ２１Ｌ、２１Ｒはそれぞれ、駆動制御部３１から供給されるブランキング信号ＢＫａ，ＢＫｂをセレクタ４５，４６で選択できるようにしている。特には、走査方向制御信号ＦＲによって選択が行われる。
結果としてカソードドライバ２１Ｌでは、図５のように、奇数番号の出力端子からの走査信号にブランキング信号ＢＫｂに応じたブランキング期間ＢＴｂが付加され、偶数番号の走査信号にブランキング信号ＢＫａに応じたブランキング期間ＢＴａが付加される。
逆にカソードドライバ２１Ｒでは奇数番号の出力端子からの走査信号にブランキング信号ＢＫａに応じたブランキング期間ＢＴａが付加され、偶数番号の走査信号にブランキング信号ＢＫｂに応じたブランキング期間ＢＴｂが付加される。
これにより、各走査線ＳＬには、両端から同じブランキング期間が付加された同一波形の走査信号が印加されることになる。例えばカソードドライバ２１Ｒのドライブ回路出力Ｑ１３６は、図５に示したカソードドライバ２１Ｌのドライブ回路出力Ｑ１と、全く同一の走査信号となる。
各走査線ＳＬ１〜ＳＬ１３６において、このように左右両端から全く同一の走査信号が印加される状態となるため、本実施の形態では、図７Ｂの期間Ｔｓｔは発生せず、従って無駄な電流が流れることもなくなる。
【００４６】
まとめると、本実施の形態では、カソードドライバ２１Ｌ、２１Ｒで走査線ＳＬを両端駆動するとともに、ブランキング期間としてブランキング信号ＢＫａ、ＢＫｂに応じた２種類のタイミングの異なる期間を付与する構成である。
そして、走査線駆動部であるカソードドライバ２１Ｌは、第１出力端子（ドライブ回路出力Ｑ１の出力端子）から第１３６出力端子（ドライブ回路出力Ｑ１３６の出力端子）が、それぞれ走査線ＳＬ１〜ＳＬ１３６に接続された状態で、第１出力端子から第１３６出力端子に向かって順次走査線ＳＬを選択する順方向走査信号出力を行う。
また、もう一つの走査線駆動部であるカソードドライバ２１Ｒは、第１３６出力端子から第１出力端子が、それぞれ走査線ＳＬ１〜ＳＬ１３６に接続された状態で、第１３６出力端子から第１出力端子に向かって順次走査線を選択する逆方向走査信号出力を、カソードドライバ２１Ｌと同期して行う。
さらに、カソードドライバ２１Ｌは、奇数番目の出力端子からはブランキング信号ＢＫｂに応じたブランキング期間ＢＴｂを有する走査信号を接続された走査線に出力するとともに、偶数番目の出力端子からはブランキング信号ＢＫａに応じたブランキング期間ＢＴａを有する走査信号を接続された走査線に出力する。
逆に、カソードドライバ２１Ｒは、奇数番目の出力端子からはブランキング信号ＢＫａに応じたブランキング期間ＢＴａを有する走査信号を接続された走査線に出力するとともに、偶数番目の出力端子からはブランキング信号ＢＫｂに応じたブランキング期間ＢＴｂを有する走査信号を接続された走査線に出力する。
【００４７】
このような構成を備えることで、本実施の形態の表示装置では次の効果が得られる
まず、走査線ＳＬをカソードドライバ２１Ｌ、２１Ｒで両端駆動することで、大画面化がなされても表示品質を良好に保つことができる。
さらに、ブランキング期間を奇数番目・偶数番目の走査線で異なるタイミングとすることで、アノードドライバ３３からの表示データ信号出力を適正化でき、これも表示品質向上に寄与する。
そしてこのように両端駆動、及び偶数・奇数ラインでの２種類のブランキング期間の付与を行う場合に、各走査線の両端に、カソードドライバ２１Ｌ、２１Ｒの偶数番目の出力端子と奇数番目の出力端子が接続される状態であっても、１つの走査線に両端から印加される走査信号は全く同一（ブランキング期間のずれがない）とされるため、無駄な電流が流れる期間を生じさせない。これによって、消費電力拡大、発熱、ノイズ、不具合発生というような事態を招かない。従って動作が安定した表示装置を実現できる。
さらには、同一構成のＩＣチップを、カソードドライバ２１Ｌ、２１Ｒのいずれにも使用でき、カソードドライバ２１Ｌ、２１Ｒのそれぞれに専用のＩＣを製造しなくてもよい。これにより製造コスト低下、部品点数削減、製造効率の向上という利点が得られる。
【００４８】
また実施の形態では、カソードドライバ２１Ｌ、２１Ｒは、ブランキング期間ＢＴａ、ＢＴｂをそれぞれ規定するブランキング信号ＢＫａ、ＢＫｂの一方を、奇数番目の出力端子の走査信号生成系に与えるセレクタ４５と、ブランキング信号ＢＫａ、ＢＫｂの他方を偶数番目の出力端子の走査信号生成系に与えるセレクタ４６を有する。
セレクタ４５，４６を用いることで、ブランキング信号ＢＫａ、ＢＫｂの出力先（奇数番目／偶数番目）の切換が可能となり、１つのＩＣチップをカソードドライバ２１Ｌ、２１Ｒのいずれにも使用できる構成となる。
なお走査信号生成系とは、最終的に走査線ＳＬに出力される走査信号の生成過程の処理を行う回路全般を指し、上記例ではシフトレジスタ４１、ラッチ回路４２、アンドゲート４３、ドライブ回路４４、インバータ４７、４８が相当する。
【００４９】
また実施の形態では、カソードドライバ２１Ｌ、２１Ｒは、走査方向制御信号ＦＲに応じて、一方が順方向走査信号出力、他方が逆方向走査信号出力を行う構成とされるとともに、セレクタ４５，４６は走査方向制御信号ＦＲに応じてブランキング信号ＢＫａ，ＢＫｂの選択を行う構成とされている。
順方向走査信号出力か逆方向走査信号出力かに応じてブランキング信号ＢＫａ，ＢＫｂの出力先（奇数番目／偶数番目）が設定されることで、同一走査線に対して同一のブランキング期間を与える状態とできる。つまりセレクタ４５，４６に特別な選択制御信号は不要であり、走査方向制御信号ＦＲを有効に利用して、適切な駆動動作を実現できる。
【００５０】
実施の形態のカソードドライバ２１Ｌ、２１Ｒは、それぞれ本発明請求項の走査線駆動装置に相当するが、各カソードドライバ２１Ｌ、２１Ｒは、ｍ個（ｍは偶数、上記例ではｍ＝１３６）の出力端子が走査線ＳＬ１から走査線ＳＬｍ（ＳＬ１３６）にそれぞれ接続されて、第１出力端子（ドライブ回路出力Ｑ１の出力端子）から第ｍ出力端子（例えばドライブ回路出力Ｑ１３６の出力端子）に向かって順次走査線ＳＬを選択する順方向走査信号出力、又は第ｍ出力端子から第１出力端子に向かって順次走査線ＳＬを選択する逆方向走査信号出力を選択的に行う走査信号出力部を有する。即ち、シフトレジスタ４１、ラッチ回路４２、ドライブ回路４４として走査信号出力部が構成される。また走査信号に含まれるブランキング期間ＢＴａ、ＢＴｂをそれぞれ規定するブランキング信号ＢＫａ、ＢＫｂの一方を、奇数番目の出力端子の走査信号生成系に与えるセレクタ４５と、ブランキング信号ＢＫａ、ＢＫｂの他方を、偶数番目の出力端子の走査信号生成系に与えるセレクタ４６とを有する。
この構成により、ブランキング信号ＢＫａ，ＢＫｂが与えられる出力端子の奇数番目、偶数番目が切り換え可能となるため、当該走査線駆動装置は、カソードドライバ２１Ｌ、２１Ｒのいずれにも適用でき、上述の表示装置としての効果を発揮させることができる。
さらに、セレクタ４５，４６は、走査信号出力部が順方向走査される場合と逆方向走査される場合とに応じて切り換えられることで、ブランキング信号ＢＫａ，ＢＫｂの出力先（奇数番目／偶数番目）が適切に設定される。
【００５１】
＜３．第２の実施の形態＞
第２の実施の形態を図９，図１０を参照して説明する。
第２の実施の形態は、表示部１０が、２つの表示パネル１１、１２を隣接配置して形成し、表示パネル１１，１２をそれぞれ独立して駆動する表示装置１Ａの例である。
【００５２】
図９に示す表示部１０の表示エリアは、表示パネル１１と表示パネル１２とが、走査線のスキャン進行方向（ライン走査進行方向）に隣接して配置されて形成される。
表示パネル１１と表示パネル１２とは同一構成である。具体的には１枚のガラスの上に表示パネル１１と表示パネル１２とが配置され、表示部１０を構成している。表示パネル１１と表示パネル１２との各々は、表示画像を構成する有効画素として例えば２４０個のドットが水平方向に配置され、６８個のドットが垂直方向（ライン走査進行方向）に配置される。従って表示パネル１１、１２は、それぞれ２４０×６８＝１６３２０個の有効ドットを有する。つまり表示パネル１１、１２の２つで、第１の実施の形態の表示部１０と同一ドット数を構成する例としている。各ドットはＯＬＥＤを用いた自発光素子として形成される。
表示パネル１１には表示データ線ＤＬ１Ａ〜ＤＬ２４０Ａと、走査線ＳＬ１Ａ〜ＳＬ６８Ａが配設される。同様に表示パネル１２には表示データ線ＤＬ１Ｂ〜ＤＬ２４０Ｂと、走査線ＳＬ１Ｂ〜ＳＬ６８Ｂが配設される
表示パネル１１に対しては駆動制御部３１Ａ、表示データ記憶部３２Ａ、アノードドライバ３３Ａを有するコントローラＩＣ２０Ａが配置される。
表示パネル１２に対しては駆動制御部３１Ｂ、表示データ記憶部３２Ｂ、アノードドライバ３３Ｂを有するコントローラＩＣ２０Ｂが配置される。コントローラＩＣ２０Ａ、２０Ｂは共に第１の実施の形態のコントローラＩＣ２０と同一の構成となる。
【００５３】
一方、カソードドライバ２１Ｌ、２１Ｒは、それぞれ表示パネル１１，１２に対して共用される状態で配置される。
但し、カソードドライバ２１Ｌは、Ｑ１出力端子〜Ｑ６８出力端子が走査線ＳＬ１Ａ〜ＳＬ６８Ａに接続されて表示パネル１１の走査に用いられ、Ｑ６９出力端子〜Ｑ１３６出力端子が走査線ＳＬ１Ｂ〜ＳＬ６８Ｂに接続されて表示パネル１２の走査に用いられる。
カソードドライバ２１Ｒは、Ｑ１３６出力端子〜Ｑ６９出力端子が走査線ＳＬ１Ａ〜ＳＬ６８Ａに接続されて表示パネル１１の走査に用いられ、Ｑ６８出力端子〜Ｑ１出力端子が走査線ＳＬ１Ｂ〜ＳＬ６８Ｂに接続されて表示パネル１２の走査に用いられる。
各表示パネル１１，１２はそれぞれ独立して走査される。例えば表示パネル１１は走査線ＳＬ１Ａ、ＳＬ２Ａ・・・ＳＬ６８Ａが順次選択され、表示パネル１２は走査線ＳＬ１Ｂ、ＳＬ２Ｂ・・・ＳＬ６８Ｂが順次選択されるように走査される。
このため、カソードドライバ２１Ｌ、２１Ｒは、それぞれ１３６ビット出力が２つに分割されて用いられる。そしてカソードドライバ２１Ｌは、出力Ｑ１〜Ｑ６８として表示パネル１１に対して、走査方向ＳＤ１Ｌとして示す順方向走査信号出力を行い、出力Ｑ６９〜Ｑ１３６として表示パネル１２に対して、走査方向ＳＤ２Ｌとして示す順方向走査信号出力を行う。
一方、カソードドライバ２１Ｒは、出力Ｑ１３６〜Ｑ６９として表示パネル１１に対して、走査方向ＳＤ１Ｒとして示す逆方向走査信号出力を行い、出力Ｑ６８〜Ｑ１として表示パネル１２に対して、走査方向ＳＤ２Ｒとして示す逆方向走査信号出力を行う。
【００５４】
２枚の表示パネル１１，１２を隣接配置して全体としての表示部１０を形成するのは次の理由による。
一般に表示パネルは、垂直方向に並ぶ全ドットに対して１本の表示データ線（輝度制御線）を設け、水平方向に並ぶ全ドットに対して１本の走査線を設ける。例えば２４０ドット×１３６ドットの表示パネルを構成する場合、垂直方向に延設される２４０本の表示データ線と、水平方向に延設される１３６本の走査線を設ける。
そして例えばライン駆動方式を用いる場合、走査線により１ラインごとに選択しながら、表示データ線から１ライン上の各ドットに表示データ信号（輝度信号）を与え、当該ラインの各ドットを発光させる。これを第１ラインから最終ラインまで順次行うことで１フレームの画像表示が行われる。
【００５５】
ここで表示パネルをパッシブ駆動する場合、瞬間的に発光しているのは１ラインのみであり画面を大型化してドット数（ライン数）が増えると１個のドットを駆動する時間が短くなり、表示画像の輝度が低下する。そこで輝度を確保するために、通常、各ドットの発光輝度を高くしている。ところがそれによってドット寿命が短くなる。なおドット駆動方式の場合も同様の事情が生ずる。
【００５６】
これに対し、上述のように２枚の表示パネル１１，１２を隣接配置して表示部１０を形成し、各表示パネル１１，１２に画面の半分を構成させ、それぞれ独立して駆動させると、各表示パネル１１，１２は、それぞれ画面全体の半分のラインを駆動すればよいことになる。すると１ラインの駆動時間を長くとれる。つまり、例えば２４０×１３２ドットの表示パネルに比べて、２４０×６８ドットの表示パネル１１，１２を用いることで、表示パネル１１の１ラインと表示パネル１２の１ラインの２ラインが同時に発光してデューティサイクルを２倍にすることができる。
従って、表示部１０を視認する者に生じる視覚的な残像現象を利用して、各ラインのドット輝度が同レベルであっても表示部１０に表示される画像の輝度を２倍にすることができる。あるいは、ドットの発光輝度をさほど高くしなくても表示画像において十分な輝度を得ることができるともいえる。
このため図９のように複数パネルで１画面を構成し、各パネルをそれぞれ独立して駆動する手法は、大画面化、高精細化に適した手法となる。
【００５７】
第２の実施の形態では、図９のような表示パネル１１，１２の各走査線ＳＬをカソードドライバ２１Ｌ、２１Ｒで駆動する場合に、第１の実施の形態と同様に、ブランキング期間がずれた走査信号が、各走査線ＳＬの両端から印加されることがないようにする。
このためカソードドライバ２１Ｌ、２１Ｒは、図１０のように構成される。
【００５８】
カソードドライバ２１Ｌ、２１Ｒは、それぞれ同一構成とされており、シフトレジスタ４１、ラッチ回路４２、アンドゲート４３（４３−１〜４３−１３６）、ドライブ回路４４、第１のセレクタ４５−１，４５−２、第２のセレクタ４６−１，４６−２、インバータ４７−１，４７−２，４８−１，４８−２を有する。
基本的な構成は第１の実施の形態と同様であるため、繰り返しの説明は避けるが、この例では、シフトレジスタ４１、ラッチ回路４２、アンドゲート４３、ドライブ回路４４は、２分割されて表示パネル１１，１２に対応する。
【００５９】
カソードドライバ２１Ｌの場合、シフトレジスタ４１からドライブ回路４４までの構成は出力Ｑ１系統からＱ６８系統までの部位（以下「前半部」という）までが表示パネル１１に対応づけられる。
カソードドライバ２１Ｌには、この前半部に対する制御信号として、コントローラＩＣ２０Ａ（駆動制御部３１Ａ）から、表示パネル１１の駆動制御のためのスキャン信号ＳＫ−Ａ、クロック信号ＣＬＫ−Ａ、走査方向制御信号ＦＲ−Ａ、ラッチ信号ＬＡＴ−Ａ、ブランキング信号ＢＫａ−Ａ、ＢＫｂ−Ａが供給される。
【００６０】
シフトレジスタ４１は、上記の前半部を構成する前半シフト段部４１Ａが、走査方向制御信号ＦＲ−Ａ＝Ｈレベルに応じて順方向（Ｑ１→Ｑ２→・・・→Ｑ６８方向）のシフトを行い、出力Ｑ１〜Ｑ６８を得る。これらがラッチ回路４２の前半ラッチ部４２Ａで、ラッチ信号ＬＡＴ−Ａのタイミングでラッチされ、ラッチ出力Ｑ１〜Ｑ６８がアンドゲート４３−１〜４３−６８を介してドライブ回路４４に供給される。そしてドライブ回路出力Ｑ１〜Ｑ６８として走査信号が表示パネル１１の走査線ＳＬ１Ａ〜ＳＬ６８Ａに印加される。
【００６１】
セレクタ４５−１，４６−１、インバータ４７−１、４８−１は、前半部に対応している。
アンドゲート４３−１〜４３−６８のうち、奇数番目のアンドゲート４３（４３−１，４３−３・・・４３−６７）には、セレクタ４５−１の出力ＢＫ＿ＯＤＤがインバータ４７−１を介して入力されている。
また偶数番目のアンドゲート４３（４３−２，４３−４・・・４３−６８）には、セレクタ４６−１の出力ＢＫ＿ＥＶＥＮがインバータ４８−１を介して入力されている。
セレクタ４５−１，４６−１の入力０にはブランキング信号ＢＫａ−Ａが入力され、入力１にはブランキング信号ＢＫｂ−Ａが入力される。
そしてセレクタ４５−１，４６−１は走査方向制御信号ＦＲ−Ａに応じて入力を選択する。セレクタ４５−１には走査方向制御信号ＦＲ−Ａが選択制御信号としてそのまま入力され、一方セレクタ４６−１には走査方向制御信号ＦＲ−Ａが反転されて選択制御信号として入力される。そしてセレクタ４５−１，４６−１は、選択制御信号がＨレベルであれば入力１、Ｌレベルであれば入力０を選択する。
例えば走査方向制御信号ＦＲ−Ａ＝Ｈレベルとされることで、セレクタ４５−１の出力ＢＫ＿ＯＤＤ＝ＢＫｂ−Ａとなり、セレクタ４６−１の出力ＢＫ＿ＥＶＥＮ＝ＢＫａ−Ａとなる。
【００６２】
また、このカソードドライバ２１Ｌにおいて、シフトレジスタ４１からドライブ回路４４までの構成は出力Ｑ６９系統からＱ１３６系統までの部位（以下「後半部」という）までが表示パネル１２に対応づけられる。
カソードドライバ２１Ｌには、この後半部に対する制御信号として、コントローラＩＣ２０Ｂ（駆動制御部３１Ｂ）から、表示パネル１２の駆動制御のためのスキャン信号ＳＫ−Ｂ、クロック信号ＣＬＫ−Ｂ、走査方向制御信号ＦＲ−Ｂ、ラッチ信号ＬＡＴ−Ｂ、ブランキング信号ＢＫａ−Ｂ、ＢＫｂ−Ｂが供給される。
【００６３】
シフトレジスタ４１は、上記の後半部を構成する後半シフト段部４１Ｂが、走査方向制御信号ＦＲ−Ｂ＝Ｈレベルに応じて順方向（Ｑ６９→Ｑ７０→・・・→Ｑ１３６方向）のシフトを行い、出力Ｑ６９〜Ｑ１３６を得る。これらがラッチ回路４２の後半ラッチ部４２Ｂで、ラッチ信号ＬＡＴ−Ｂのタイミングでラッチされ、ラッチ出力Ｑ６９〜Ｑ１３６がアンドゲート４３−６９〜４３−１３６を介してドライブ回路４４に供給される。そしてドライブ回路出力Ｑ６９〜Ｑ１３６として走査信号が表示パネル１２の走査線ＳＬ１Ｂ〜ＳＬ６８Ｂに印加される。
【００６４】
セレクタ４５−２，４６−２、インバータ４７−２、４８−２は、後半部に対応している。
アンドゲート４３−６９〜４３−１３６のうち、奇数番目のアンドゲート４３（４３−６９，４３−７１・・・４３−１３５）には、セレクタ４５−２の出力ＢＫ＿ＯＤＤがインバータ４７−２を介して入力されている。
また偶数番目のアンドゲート４３（４３−７０，４３−７２・・・４３−１３６）には、セレクタ４６−２の出力ＢＫ＿ＥＶＥＮがインバータ４８−２を介して入力されている。
セレクタ４５−２，４６−２の入力０にはブランキング信号ＢＫａ−Ｂが入力され、入力１にはブランキング信号ＢＫｂ−Ｂが入力される。
そしてセレクタ４５−２，４６−２は走査方向制御信号ＦＲ−Ｂに応じて入力を選択する。セレクタ４５−２には走査方向制御信号ＦＲ−Ｂが選択制御信号としてそのまま入力され、一方セレクタ４６−２には走査方向制御信号ＦＲ−Ｂが反転されて選択制御信号として入力される。そしてセレクタ４５−２，４６−２は、選択制御信号がＨレベルであれば入力１、Ｌレベルであれば入力０を選択する。
例えば走査方向制御信号ＦＲ−Ｂ＝Ｈレベルとされることで、セレクタ４５−２の出力ＢＫ＿ＯＤＤ＝ＢＫｂ−Ｂとなり、セレクタ４６−２の出力ＢＫ＿ＥＶＥＮ＝ＢＫａ−Ｂとなる。
【００６５】
カソードドライバ２１Ｒは、カソードドライバ２１Ｌと同一の構成である。但し図８で説明した事情により、表示部１０に対して上下反転して配置されることで、Ｑ１〜Ｑ１３６系統と走査線ＳＬの接続関係がカソードドライバ２１Ｌと逆順になっている。
このため前半部（Ｑ１〜Ｑ６８系統）が表示パネル１２に対応し、後半部（Ｑ６９〜Ｑ１３６）が表示パネル１１に対応する。
【００６６】
カソードドライバ２１Ｒには、この前半部に対する制御信号として、コントローラＩＣ２０Ｂ（駆動制御部３１Ｂ）から、表示パネル１２の駆動制御のためのスキャン信号ＳＫ−Ｂ、クロック信号ＣＬＫ−Ｂ、ラッチ信号ＬＡＴ−Ｂ、ブランキング信号ＢＫａ−Ｂ、ＢＫｂ−Ｂが、カソードドライバ２１Ｌの後半部に対するものと共通に供給される。但し走査方向制御信号ＦＲ−ＢはＬレベルとして供給されることで、カソードドライバ２１Ｒの前半部（Ｑ１〜Ｑ６８系統）は、逆方向走査信号出力（Ｑ６８→Ｑ６７→・・・→Ｑ１の方向の走査）を行うとともに、セレクタ４５−１，４６−１におけるブランキング信号ＢＫａ−Ｂ、ＢＫｂ−Ｂの選択が、カソードドライバ２１Ｌのセレクタ４５−２，４６−２とは逆になる。
【００６７】
またカソードドライバ２１Ｒには、この後半部に対する制御信号として、コントローラＩＣ２０Ａ（駆動制御部３１Ａ）から、表示パネル１１の駆動制御のためのスキャン信号ＳＫ−Ａ、クロック信号ＣＬＫ−Ａ、ラッチ信号ＬＡＴ−Ａ、ブランキング信号ＢＫａ−Ａ、ＢＫｂ−Ａが、カソードドライバ２１Ｌの前半部に対するものと共通に供給される。但し走査方向制御信号ＦＲ−ＡはＬレベルとして供給されることで、カソードドライバ２１Ｒの後半部（Ｑ６９〜Ｑ１３６系統）は、逆方向走査信号出力（Ｑ１３６→Ｑ１３５→・・・→Ｑ６９の方向の走査）を行うとともに、セレクタ４５−２，４６−２におけるブランキング信号ＢＫａ−Ａ、ＢＫｂ−Ａの選択が、カソードドライバ２１Ｌのセレクタ４５−１，４６−１とは逆になる。
【００６８】
以上の結果として、表示パネル１１，１２の各走査線ＳＬは、カソードドライバ２１Ｌ、２１Ｒによって両端駆動されるとともに、両端からの走査信号は同一の信号（同一のブランキング期間が付加された信号）とすることができ、第１の実施の形態と同様、無駄な電流を流さないようにできる。
従って、表示パネル１１，１２を用いて１つの表示部１０を形成する方式においても、同一の構成のＩＣチップを左右のカソードドライバ２１Ｌ、２１Ｒとして使用でき、かつ動作の安定した表示装置を実現できる。
また上述のようにカソードドライバ２１Ｌ、２１Ｒの内部回路を、表示パネル１１，１２に対応する前半部、後半部と分けて用いることで、１つのカソードドライバＩＣを、表示パネル１１，１２の両方に対応する走査線駆動装置として用いることができる。
【００６９】
＜４．変形例＞
以上、実施の形態について説明してきたが、本発明の表示装置や走査線駆動装置は上記例に限定されず、各種の変形例が考えられる。
【００７０】
表示装置としての表示駆動のための構成は他にも考えられる。例えばアノードドライバ３３はコントローラＩＣ２０の外部構成としてもよい。
またカソードドライバ２１Ｌ、２１Ｒに対する走査方向制御信号ＦＲは、駆動制御部３１からカソードドライバ２１Ｌ、２１Ｒのそれぞれに、独立の信号（一方がＨレベル、他方がＬレベル）として供給されてもよいし、カソードドライバ２１Ｌに供給される走査方向制御信号ＦＲが、インバータを介してカソードドライバ２１Ｒにも供給されるようにしてもよい。
また特に固定のＨレベル電位をカソードドライバ２１Ｌに与え、固定のＬレベル電位をカソードドライバ２１Ｌに与えるようにして、これを走査方向制御信号ＦＲとしてもよい。
セレクタ４５，４６については、走査方向制御信号ＦＲに応じて選択を行う例としたが、走査方向制御信号ＦＲとは別の選択制御信号を用いてセレクタ４５，４６を制御してもよい。
【００７１】
また第２の実施の形態では２つの表示パネル１１，１２で表示部１０を構成したが、３以上の表示パネルをライン走査進行方向に隣接配置されて１つの画面を構成する例も考えられる。
また第２の実施の形態の場合に、表示パネル１１用のカソードドライバと、表示パネル１２用のカソードドライバとして別体のＩＣを用いることも考えられる。
いずれにしても本発明の考え方を取り入れて、両端駆動のカソードドライバ２１Ｌ、２１Ｒの間で各走査線にブランキング期間が同一の走査信号を印加できるようにすればよい。
【００７２】
また本発明は、ＯＬＥＤを用いる表示装置だけでなく、ＬＣＤ、ＶＦＤ、ＦＥＤ等を用いる他の種の表示装置等でも適用可能である。
【符号の説明】
【００７３】
１，１Ａ…表示装置
２…ＭＰＵ
１０…表示部
２０，２０Ａ，２０Ｂ…コントローラＩＣ
３３，３３Ａ，３３Ｂ…アノードドライバ
２１Ｌ，２１Ｒ…カソードドライバ
４１…シフトレジスタ
４２…ラッチ回路
４４…ドライブ回路
４５，４５−１，４５−２，４６，４６−１，４６−２…セレクタ
【図１】
2014178433.tif 000003
【図２】
2014178433.tif 000004
【図３】
2014178433.tif 000005
【図４】
2014178433.tif 000006
【図５】
2014178433.tif 000007
【図６】
2014178433.tif 000008
【図７】
2014178433.tif 000009
【図８】
2014178433.tif 000010
【図９】
2014178433.tif 000011
【図１０】
2014178433.tif 000012