(57)【要約】      （修正有）【課題】積層セラミックキャパシタにおいて圧電現象による振動で発生する騒音を減少させる。【解決手段】誘電体層が幅方向に積層されたセラミック本体と、誘電体層を介してセラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含むアクティブ領域と、誘電体層においてアクティブ領域の上部に設けられた上部マージン部と、アクティブ領域の下部に設けられ、上部マージン部に比べて厚い下部マージン部と、セラミック本体の両端面を覆うように形成された第１及び第２の外部電極とを含み、セラミック本体の全厚さの１／２をＡ、下部マージン部の厚さをＢ、アクティブ領域の全厚さの１／２をＣ、上部マージン部の厚さをＤと規定したとき、アクティブ領域の中心部がセラミック本体の中心部から外れた比率（Ｂ＋Ｃ）／Ａは、１．０４７≦（Ｂ＋Ｃ）／Ａ≦１．５６２の範囲を満たす積層セラミックキャパシタを提供する。【選択図】図１
2014132631.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が幅方向に積層されたセラミック本体と、
前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含んで容量が形成されたアクティブ領域と、
前記誘電体層において前記アクティブ領域の上部に設けられた上部マージン部と、
前記誘電体層において前記アクティブ領域の下部に設けられ、前記上部マージン部に比べて厚い厚さを有する下部マージン部と、
前記セラミック本体の両端面を覆うように形成された第１及び第２の外部電極と、
を含み、
前記セラミック本体の全厚さの１／２をＡ、前記下部マージン部の厚さをＢ、前記アクティブ領域の全厚さの１／２をＣ、前記上部マージン部の厚さをＤと規定したとき、
前記アクティブ領域の中心部が前記セラミック本体の中心部から外れた比率（Ｂ＋Ｃ）／Ａは、１．０４７≦（Ｂ＋Ｃ）／Ａ≦１．５６２の範囲を満たす、積層セラミックキャパシタ。
【請求項２】
前記上部マージン部の厚さＤと前記下部マージン部の厚さＢとの比率Ｄ／Ｂは、０．０４８≦Ｄ／Ｂ≦０．５６４の範囲を満たす、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記セラミック本体の全厚さの１／２Ａに対する前記下部マージン部の厚さＢの比率Ｂ／Ａは、０．６４９≦Ｂ／Ａ≦１．１８２の範囲を満たす、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記下部マージン部の厚さＢに対する前記アクティブ領域の全厚さの１／２Ｃの比率Ｃ／Ｂは、０．３２２≦Ｃ／Ｂ≦０．９７１の範囲を満たす、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
電圧印加時に前記アクティブ領域の中心部で発生する変形率と前記下部マージン部で発生する変形率との差異により、前記セラミック本体の両端面に形成された変曲点が前記セラミック本体の厚さの中心部以下に形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、複数の誘電体層が幅方向に積層されたセラミック本体と、前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含んで容量が形成されたアクティブ領域と、前記誘電体層において前記アクティブ領域の上部に設けられた上部マージン部と、前記誘電体層において前記アクティブ領域の下部に設けられ、前記上部マージン部に比べて厚い厚さを有する下部マージン部と、前記セラミック本体の両端面を覆うように形成され、前記第１及び第２の電極パッドとはんだ付けで連結された第１及び第２の外部電極と、を含み、
前記セラミック本体の全厚さの１／２をＡ、前記下部マージン部の厚さをＢ、前記アクティブ領域の全厚さの１／２をＣ、前記上部マージン部の厚さをＤと規定したとき、前記アクティブ領域の中心部が前記セラミック本体の中心部から外れた比率（Ｂ＋Ｃ）／Ａは、１．０４７≦（Ｂ＋Ｃ）／Ａ≦１．５６２の範囲を満たす、積層セラミックキャパシタの実装基板。
【請求項７】
前記上部マージン部の厚さＤと前記下部マージン部の厚さＢとの比率Ｄ／Ｂは、０．０４８≦Ｄ／Ｂ≦０．５６４の範囲を満たす、請求項６に記載の積層セラミックキャパシタの実装基板。
【請求項８】
前記セラミック本体の全厚さの１／２Ａに対する前記下部マージン部の厚さＢの比率Ｂ／Ａは、０．６４９≦Ｂ／Ａ≦１．１８２の範囲を満たす、請求項６に記載の積層セラミックキャパシタの実装基板。
【請求項９】
前記下部マージン部の厚さＢに対する前記アクティブ領域の全厚さの１／２Ｃの比率Ｃ／Ｂは、０．３２２≦Ｃ／Ｂ≦０．９７１の範囲を満たす、請求項６に記載の積層セラミックキャパシタの実装基板。
【請求項１０】
電圧印加時に前記アクティブ領域の中心部で発生する変形率と前記下部マージン部で発生する変形率との差異により、前記セラミック本体の両端面に形成された変曲点が前記はんだ付けの高さ以下に形成される、請求項６に記載の積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピューター、個人携帯用端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充填又は放電させる役割をするチップ型のコンデンサーである。
【０００３】
このような積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保障され、実装が容易であるという長所によって多様な電子装置の部品として用いられることができる。
【０００４】
上記積層セラミックキャパシタは、複数の誘電体層と上記誘電体層の間に互いに異なる極性の内部電極が交互に積層された構造を有することができる。
【０００５】
しかしながら、上記誘電体層は、圧電性及び電歪性を有するため、積層セラミックキャパシタに直流又は交流電圧が印加されると、内部電極の間で圧電現象が発生して振動が発生する可能性がある。
【０００６】
このような振動は、積層セラミックキャパシタの外部電極を通じて上記積層セラミックキャパシタが実装された印刷回路基板に伝達されて上記印刷回路基板全体が音響反射面となり、雑音となる振動音を発生させることがある。
【０００７】
上記振動音は人に不快感を与える２０〜２００００Ｈｚ領域の可聴周波数に該当する。このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）といい、アコースティックノイズを低減する研究が必要とされている。
【０００８】
下記特許文献１は、下部カバー層が上部カバー層に比べて厚い積層セラミックキャパシタに関し、内部電極が基板に対して水平方向に形成された構造を開示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】日本特開平６‐２１５９７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、積層セラミックキャパシタにおいて圧電現象による振動で発生する騒音を減少させることである。
【課題を解決するための手段】
【００１１】
本発明の一実施形態によれば、複数の誘電体層が幅方向に積層されたセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含んで容量が形成されたアクティブ領域と、上記誘電体層において上記アクティブ領域の上部に設けられた上部マージン部と、上記誘電体層において上記アクティブ領域の下部に設けられ、上記上部マージン部に比べて厚い厚さを有する下部マージン部と、上記セラミック本体の両端面を覆うように形成された第１及び第２の外部電極と、を含み、上記セラミック本体の全厚さの１／２をＡ、上記下部マージン部の厚さをＢ、上記アクティブ領域の全厚さの１／２をＣ、上記上部マージン部の厚さをＤと規定したとき、上記アクティブ領域の中心部が上記セラミック本体の中心部から外れた比率（Ｂ＋Ｃ）／Ａは、１．０４７≦（Ｂ＋Ｃ）／Ａ≦１．５６２の範囲を満たす積層セラミックキャパシタを提供する。
【００１２】
本発明の一実施例において、上記上部マージン部の厚さＤと上記下部マージン部の厚さＢとの比率Ｄ／Ｂは、０．０４８≦Ｄ／Ｂ≦０．５６４の範囲を満たすことができる。
【００１３】
本発明の一実施例において、上記セラミック本体の全厚さの１／２Ａに対する上記下部マージン部の厚さＢの比率Ｂ／Ａは、０．６４９≦Ｂ／Ａ≦１．１８２の範囲を満たすことができる。
【００１４】
本発明の一実施例において、上記下部マージン部の厚さＢに対する上記アクティブ領域の全厚さの１／２Ｃの比率Ｃ／Ｂは、０．３２２≦Ｃ／Ｂ≦０．９７１の範囲を満たすことができる。
【００１５】
本発明の一実施例において、電圧印加時に上記アクティブ領域の中心部で発生する変形率と上記下部マージン部で発生する変形率との差異により、上記セラミック本体の両端面に形成された変曲点が上記セラミック本体の厚さの中心部以下に形成されることができる。
【００１６】
本発明の他の実施形態によれば、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層が幅方向に積層されたセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含んで容量が形成されたアクティブ領域と、上記誘電体層において上記アクティブ領域の上部に設けられた上部マージン部と、上記誘電体層において上記アクティブ領域の下部に設けられ、上記上部マージン部に比べて厚い厚さを有する下部マージン部と、上記セラミック本体の両端面を覆うように形成され、上記第１及び第２の電極パッドとはんだ付けで連結された第１及び第２の外部電極と、を含み、上記セラミック本体の全厚さの１／２をＡ、上記下部マージン部の厚さをＢ、上記アクティブ領域の全厚さの１／２をＣ、上記上部マージン部の厚さをＤと規定したとき、上記アクティブ領域の中心部が上記セラミック本体の中心部から外れた比率（Ｂ＋Ｃ）／Ａは、１．０４７≦（Ｂ＋Ｃ）／Ａ≦１．５６２の範囲を満たす積層セラミックキャパシタの実装基板を提供する。
【００１７】
本発明の一実施例において、電圧印加時に上記アクティブ領域の中心部で発生する変形率と上記下部マージン部で発生する変形率との差異により、上記セラミック本体の両端面に形成された変曲点が上記はんだ付けの高さ以下に形成されることができる。
【発明の効果】
【００１８】
本発明の一実施形態によれば、積層セラミックキャパシタで発生する振動を減少させることにより、印刷回路基板で発生するアコースティックノイズを減少させることができる効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図である。
【図２】図１の積層セラミックキャパシタを長さ方向に切断して示した断面図である。
【図３】積層セラミックキャパシタに含まれる構成要素の寸法関係を説明するために図１の積層セラミックキャパシタを長さ方向に切断して概略的に示した断面図である。
【図４】図１の積層セラミックキャパシタが印刷回路基板に実装された態様を示した斜視図である。
【図５】図４の積層セラミックキャパシタ及び印刷回路基板を長さ方向に切断して示した断面図である。
【図６】図４の積層セラミックキャパシタが印刷回路基板に実装された状態で電圧が印加されて積層セラミックキャパシタが変形される態様を概略的に示した断面図である。
【発明を実施するための形態】
【００２０】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２１】
本発明の実施例を明確に説明するために、六面体の方向を定義すると、図面上に表示されたＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、幅方向は、誘電体層が積層される積層方向と同じ概念として用いられる。
【００２２】
また、本実施形態では、説明の便宜のために、セラミック本体の長さ方向に第１及び第２の外部電極が形成される面を左右両端面、これと垂直に交差する面を左右側面と設定して一緒に説明する。
【００２３】
積層セラミックキャパシタ
図１及び図２を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０、第１及び第２の内部電極１２１、１２２を含むアクティブ領域１１５、上部及び下部マージン部１１２、１１３及びセラミック本体１１０の両端面を覆うように形成された第１及び第２の外部電極１３１、１３２を含む。
【００２４】
セラミック本体１１０は複数の誘電体層１１１を幅方向Ｗに積層した後に焼成して形成され、このようなセラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は本実施形態に限定されるものではない。
【００２５】
また、セラミック本体１１０を形成する複数の誘電体層１１１は焼結された状態で、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いなくては確認できない程度に一体化されることができる。
【００２６】
このようなセラミック本体１１０は、キャパシタの容量形成に寄与する部分としてのアクティブ領域１１５と、アクティブ領域１１５の上下部にそれぞれ形成された上部及び下部マージン部１１２、１１３を含むことができる。
【００２７】
アクティブ領域１１５は、幅方向Ｗに積層される誘電体層１１１を介して繰り返して積層される複数の第１及び第２の内部電極１２１、１２２が重なる部分である。
【００２８】
この際、誘電体層１１１の幅は、積層セラミックキャパシタ１００の容量設計に合わせて任意に変更することができる。好ましくは、１層の幅は焼成後に０．０１〜１．００μｍであるが、本発明はこれに限定されるものではない。
【００２９】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。
【００３０】
第１及び第２の内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であり、幅方向に積層される複数の誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して誘電体層１１１の積層方向に沿って両端面から交互に露出するように形成され、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００３１】
即ち、第１及び第２の内部電極１２１、１２２は、セラミック本体１１０の両端面から交互に露出する部分が第１及び第２の外部電極１３１、１３２とそれぞれ電気的に連結されることができる。
【００３２】
したがって、第１及び第２の外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積され、この際、積層セラミックキャパシタ１００の静電容量は第１及び第２の内部電極１２１、１２２の重なり領域の面積と比例する。
【００３３】
このような第１及び第２の内部電極１２１、１２２の幅は、用途によって決められ、例えば、セラミック本体１１０のサイズを考慮して０．２〜１．０μｍの範囲内にあるように決められるが、本発明はこれに限定されるものではない。
【００３４】
また、第１及び第２の内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができるが、本発明はこれに限定されるものではない。
【００３５】
また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
【００３６】
下部マージン部１１３は上部マージン部１１２に比べて厚い厚さを有するように構成されることができる。即ち、誘電体層１１１に形成された第１又は第２の内部電極１２１、１２２のサイズと位置を調節することにより、上部及び下部マージン部１１２、１１３の厚さを調節することができる。
【００３７】
このような上部及び下部マージン部１１２、１１３は、基本的に物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。
【００３８】
一方、必要に応じて、上部及び下部マージン部１１２、１１３の上面及び下面には、単一又は二つ以上の誘電体層を厚さ方向Ｔにさらに積層して上部及び下部カバー層（図示せず）をさらに形成することができる。上記上部及び下部カバー層は、上部及び下部マージン部１１２、１１３の厚さを必要に応じてさらに伸ばす役割をする。この際、上記上部及び下部カバー層に用いられる誘電体層としては、アクティブ領域１１５に用いられるものと同じ材質の誘電体層１１１を用いることができる。
【００３９】
第１及び第２の外部電極１３１、１３２は、導電性金属を含む導電性ペーストによって形成されることができる。上記導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であることができるが、本発明はこれに限定されるものではない。
【００４０】
以下、本実施形態による積層セラミックキャパシタに含まれる構成要素の寸法とアコースティックノイズに関する関係を説明する。
【００４１】
図３を参照して、セラミック本体１１０の全厚さの１／２をＡ、下部マージン部１１３の厚さをＢ、アクティブ領域１１５の全厚さの１／２をＣ、上部マージン部１１２の厚さをＤと規定する。
【００４２】
ここで、セラミック本体１１０の全厚さは、セラミック本体１１０の上面ＳＴから下面ＳＢまでの距離を意味し、アクティブ領域１１５の全厚さは、第１又は第２の内部電極１２１、１２２の厚さを意味する。
【００４３】
また、下部マージン部１１３の厚さＢは、アクティブ領域１１５の厚さ方向の最下部に位置する第１又は第２の内部電極１２１、１２２の下側面からセラミック本体１１０の下面ＳＢまでの距離を意味し、上部マージン部１１２の厚さＤは、アクティブ領域１１５の厚さ方向の最上部に形成された第１又は第２の内部電極１２１、１２２の上側面からセラミック本体１１０の上面ＳＴまでの距離を意味する。
【００４４】
セラミック本体１１０の両端面に形成された第１及び第２の外部電極１３１、１３２に極性の異なる電圧が印加されると、誘電体層１１１の逆圧電性効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張と収縮をし、第１及び第２の外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張と収縮とは逆に収縮と膨張をする。
【００４５】
ここで、アクティブ領域１１５の中心部は、第１及び第２の外部電極１３１、１３２の長さ方向の両端部で最大に収縮する部分であり、アコースティックノイズ発生の大きな原因となる。
【００４６】
即ち、本実施形態では、アコースティックノイズを減少させるために、電圧が印加されてアクティブ領域１１５の中心部ＣＬＡで発生する変形率と下部マージン部１１３で発生する変形率との差異により、セラミック本体１１０の両端面に形成された変曲点（ＰＩ：ｐｏｉｎｔ  ｏｆ  ｉｎｆｌｅｃｔｉｏｎ）がセラミック本体１１０の厚さの中心部ＣＬＣ以下に形成されることができる。
【００４７】
この際、アコースティックノイズをさらに減少させるために、アクティブ領域１１５の中心部ＣＬＡがセラミック本体１１０の中心部ＣＬＣから外れた比率（Ｂ＋Ｃ）／Ａは、１．０４７≦（Ｂ＋Ｃ）／Ａ≦１．５６２の範囲を満たすことが好ましい。
【００４８】
また、上部マージン部１１２の厚さＤと下部マージン部１１３の厚さＢとの比率Ｄ／Ｂは、０．０４８≦Ｄ／Ｂ≦０．５６４の範囲を満たすことができる。
【００４９】
また、セラミック本体１１０の全厚さの１／２Ａに対する下部マージン部１１３の厚さＢの比率Ｂ／Ａは、０．６４９≦Ｂ／Ａ≦１．１８２の範囲を満たすことができる。
【００５０】
また、下部マージン部１１３の厚さＢに対するアクティブ領域１１５の全厚さの１／２Ｃの比率Ｃ／Ｂは、０．３２２≦Ｃ／Ｂ≦０．９７１の範囲を満たすことができる。
【００５１】
実験例
本発明の実施例と比較例による積層セラミックキャパシタは、下記のように製作された。
【００５２】
まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥して１．８μｍの厚さで製造された複数のセラミックグリーンシートを用意する。
【００５３】
次に、上記複数のセラミックグリーンシート上にスクリーンを用いて導電性ペーストを塗布して上記セラミックグリーンシートの両端面から交互に露出するように複数の第１及び第２の内部電極１２１、１２２を形成する。
【００５４】
この際、第１及び第２の内部電極１２１、１２２は、第１又は第２の内部電極１２１、１２２を基準として上記セラミックグリーンシートの厚さ方向Ｔに設けられた下部マージン部１１３が上部マージン部１１２に比べて厚い厚さを有するように形成される。
【００５５】
次に、上記セラミックグリーンシートを幅方向Ｗに約３７０層積層して積層体を形成し、この積層体を８５℃で１０００ｋｇｆ／cｍ２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓｉｎｇ）した。
【００５６】
次に、圧着が完了したセラミック積層体を個別チップの形に切断した。そして、切断されたチップを大気雰囲気で２３０℃、約６０時間維持して脱バインダーを行った。
【００５７】
その後、１２００℃で第１及び第２の内部電極１２１、１２２が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧より低い１０−１１〜１０−１０aｔｍの酸素分圧下の還元雰囲気で焼成を行った。焼成後のセラミック本体１１０のサイズは長さ×幅（Ｌ×Ｗ）が約１．７２ｍｍ×０．９２ｍｍ（Ｌ×Ｗ、即ち、１７０９サイズ）であった。ここで、製作公差は長さ×幅（Ｌ×Ｗ）が±０．１ｍｍ内の範囲であるように決めた。
【００５８】
次に、下部マージン部１１３がセラミック本体１１０の下面ＳＢとなるように、セラミック本体１１０の両端面に第１及び第２の外部電極１３１、１３２を形成し、メッキ工程を経て積層セラミックキャパシタ１００を製作した。その後、実験を行ってアコースティックノイズを測定した。
【００５９】
【表１】
2014132631.tif 000003
＊：比較例
【００６０】
上記表１のデータは、図３のように、積層セラミックキャパシタ１００のセラミック本体１１０の幅方向Ｗの中心部に沿う長さ方向Ｌ及び厚さ方向Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で撮影した写真からそれぞれの寸法を測定して示したものである。
【００６１】
ここで、Ａ、Ｂ、Ｃ及びＤは、上述したように、セラミック本体１１０の全厚さの１／２をＡ、下部マージン部１１３の厚さをＢ、アクティブ領域１１５の全厚さ、即ち、第１又は第２の内部電極１２１、１２２の全厚さの１／２をＣ、上部マージン部１１２の厚さをＤと規定した。
【００６２】
アコースティックノイズを測定するために、アコースティックノイズ測定用基板当たり１個のサンプル（積層セラミックキャパシタ）を下部マージン部１１３が下面ＳＢとなるように印刷回路基板２１０上に実装した後、その基板を測定用ジグ（Ｊｉｇ）に装着した。
【００６３】
そして、ＤＣパワーサプライ（Ｐｏｗｅｒ  ｓｕｐｐｌｙ）及び信号発生器（Ｆｕｎｃｔｉｏｎ  ｇｅｎｅｒａｔｏｒ）を用いて、測定ジグに装着されたサンプルの第１及び第２の外部電極１３１、１３２にＤＣ電圧及び電圧変動を印加した。そして、印刷回路基板２１０の真上に設置されたマイクを用いてアコースティックノイズを測定した。
【００６４】
上記表１において、サンプル１は、下部マージン部１１３の厚さＢと上部マージン部１１２の厚さＤがほぼ類似した上下マージン対称構造を有する比較例であり、サンプル２〜６は、上部マージン部１１２の厚さＤが下部マージン部１１３の厚さＢより厚い構造を有する比較例である。
【００６５】
そして、サンプル１５及び１６は、下部マージン部１１３の厚さＢが上部マージン部１１２の厚さＤより厚い構造を有する比較例であり、サンプル７〜１４は、本発明の実施形態による実施例である。
【００６６】
ここで、（Ｂ＋Ｃ）／Ａ値がほぼ１の場合は、アクティブ領域１１５の中心部がセラミック本体１１０の中心部から大きく外れていないことを意味する。下部マージン部１１３の厚さＢと上部マージン部１１２の厚さＤがほぼ類似した上下マージン対称構造を有するサンプル１の（Ｂ＋Ｃ）／Ａ値はほぼ１である。
【００６７】
（Ｂ＋Ｃ）／Ａ値が１より大きいと、アクティブ領域１１５の中心部がセラミック本体１１０の中心部から上部方向に外れていることを意味する。そして、（Ｂ＋Ｃ）／Ａ値が１より小さいと、アクティブ領域１１５の中心部がセラミック本体１１０の中心部から下部方向に外れていることを意味する。
【００６８】
上記表１を参照すると、アクティブ領域１１５の中心部がセラミック本体１１０の中心部から外れた比率（Ｂ＋Ｃ）／Ａが１．０４７≦（Ｂ＋Ｃ）／Ａの範囲を満たす実施例であるサンプル７〜１４と比較例であるサンプル１５及び１６は、アコースティックノイズが３０ｄＢ未満に顕著に減ることが確認できる。
【００６９】
また、アクティブ領域１１５の中心部がセラミック本体１１０の中心部から外れた比率（Ｂ＋Ｃ）／Ａ値が１．０４７未満のサンプル１〜６は、アクティブ領域１１５の中心部がセラミック本体１１０の中心部からほぼ外れていないか、又はアクティブ領域１１５の中心部がセラミック本体１１０の中心部から下部方向に外れた構造を有する。上記サンプル１〜６は、アコースティックノイズが３０ｄＢ以上であり、本発明による実施例に比べて顕著に高いことが分かる。
【００７０】
また、アクティブ領域１１５の中心部がセラミック本体１１０の中心部から外れた比率（Ｂ＋Ｃ）／Ａ値が１．７４５を超えるサンプル１５及び１６は、アコースティックノイズは減少するが、目標容量に対して静電容量も低くなりすぎて容量不良が発生するという問題があった。
【００７１】
上記表１において、容量具現率（即ち、目標容量に対する静電容量の比率）が「ＮＧ」で表示されたものは、目標容量値を１００％としたとき、目標容量に対して静電容量値が８０％未満のものを意味する。
【００７２】
また、上部マージン部１１２の厚さＤと下部マージン部１１３の厚さＢとの比率（Ｄ／Ｂ）が０．０４８≦Ｄ／Ｂ≦０．５６４の範囲を満たすサンプル７〜１４は、アコースティックノイズが顕著に減ることが分かる。
【００７３】
これに対し、上部マージン部１１２の厚さＤと下部マージン部１１３の厚さＢとの比率（Ｄ／Ｂ）が０．５６４を超えるサンプル１〜６は、アコースティックノイズの減少効果がないことが分かる。
【００７４】
一方、実施例のうち、セラミック本体１１０の全厚さの１／２Ａに対する下部マージン部１１３の厚さＢの比率（Ｂ／Ａ）及び下部マージン部１１３の厚さＢに対するアクティブ領域１１５の全厚さの１／２Ｃの比率（Ｃ／Ｂ）がそれぞれ０．６４９≦Ｂ／Ａ≦１．１８２及び０．３２２≦Ｃ／Ｂ≦０．９７１の範囲を満たす実施例であるサンプル１０〜１４は、アコースティックノイズが２５ｄＢ以下にさらに減少することが分かる。
【００７５】
これに対し、セラミック本体１１０の全厚さの１／２Ａに対する下部マージン部１１３の厚さＢの比率（Ｂ／Ａ）が１．１８２を超えるか又は下部マージン部１１３の厚さＢに対するアクティブ領域１１５の全厚さの１／２Ｃの比率（Ｃ／Ｂ）が０．３２２未満であるサンプル１５及び１６は、目標容量に対して静電容量が低いため、容量不良が発生するという問題があった。
【００７６】
積層セラミックキャパシタの実装基板
図４及び図５を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板２００は、積層セラミックキャパシタ１００が垂直実装される印刷回路基板２１０と、印刷回路基板２１０の上面に互いに離隔して形成された第１及び第２の電極パッド２２１、２２２を含む。
【００７７】
この際、積層セラミックキャパシタ１００は、下部マージン部１１３が下側に配置され、第１及び第２の外部電極１３１、１３２がそれぞれ第１及び第２の電極パッド２２１、２２２上に接触して位置した状態ではんだ付け２３０によって印刷回路基板２１０と電気的に連結されることができる。
【００７８】
上記のように、積層セラミックキャパシタ１００が印刷回路基板２１０に実装された状態で電圧を印加すると、アコースティックノイズが発生する可能性がある。
【００７９】
この際、第１及び第２の電極パッド２２１、２２２のサイズは、積層セラミックキャパシタ１００の第１及び第２の外部電極１３１、１３２と第１及び第２の電極パッド２２１、２２２を連結するはんだ付け２３０の量を決める目安となることができる。また、このようなはんだ付け２３０の量によってアコースティックノイズの大きさが調節されることができる。
【００８０】
図６を参照すると、積層セラミックキャパシタ１００が印刷回路基板２１０に実装された状態で、積層セラミックキャパシタ１００の両端部に形成された第１及び第２の外部電極１３１、１３２に極性の異なる電圧が印加されると、誘電体層１１１の逆圧電性効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張と収縮をし、第１及び第２の外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張と収縮とは逆に収縮と膨張をする。
【００８１】
ここで、アクティブ領域１１５の中心部は、第１及び第２の外部電極１３１、１３２の長さ方向の両端部で最大に収縮する部分であり、アコースティックノイズ発生の大きな原因となる。
【００８２】
積層セラミックキャパシタ１００の下面ＳＢが厚さ方向に沿って上側に最大限に収縮すると、はんだ付け２３０の下部には、収縮により外部に押し出される力によって外部電極に押す、収縮する力１（図６中、○で囲んだ１で表示）が生じ、セラミック本体１１０の上面ＳＴと側面も収縮する。
【００８３】
したがって、本実施形態のように、電圧が印加されてアクティブ領域１１５の中心部ＣＬＡで発生する変形率と下部マージン部１１３で発生する変形率との差異により、セラミック本体１１０の両端面に形成された変曲点がはんだ付け２３０の高さ以下に形成されると、アコースティックノイズをさらに減少させることができる。
【００８４】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００８５】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１１２  上部マージン部
１１３  下部マージン部
１１５  アクティブ領域
１２１、１２２  第１及び第２の内部電極
１３１、１３２  第１及び第２の外部電極
２００  実装基板      
２１０  印刷回路基板
２２１、２２２  第１及び第２の電極パッド
２３０  はんだ付け
【図１】
2014132631.tif 000004
【図２】
2014132631.tif 000005
【図３】
2014132631.tif 000006
【図４】
2014132631.tif 000007
【図５】
2014132631.tif 000008
【図６】
2014132631.tif 000009