(57)【要約】      （修正有）【課題】集積回路素子の熱を効果的に低下させつつ、圧電振動子への熱雑音の影響を低減させることにより、安定した特性を有する圧電発振器を提供する。【解決手段】回路基板上に水晶振動子２とＩＣ３と他の電子部品を実装して発振回路を構成したディスクリート型の水晶発振器において、回路基板の上面には、水晶振動子２が実装される複数の振動子用パッド５ｃ、５ｄと、集積回路素子３が実装される複数の集積回路用パッドとを含む実装パターンが形成されている。回路基板の積層間には基準電位の積層間パターンＧＰが分離して設けられており、積層間パターンＧＰは基準電位の集積回路用パッド６Ｇと電気機械的に接続される第１積層間パターンＧＰ１と、基準電位の振動子用パッド５ｃと電気機械的に接続される第２積層間パターンＧＰ２とからなる。【選択図】図２
2014049971.tif 000002
【特許請求の範囲】
【請求項１】
回路基板上に圧電振動子と半導体集積回路素子と他の電子部品を実装して発振回路を構成してなる圧電発振器において、
前記回路基板は絶縁体からなる多層基板であり、最上層の基板上面には圧電振動子と半導体集積回路素子と他の電子部品が実装される実装パターンが形成されてなり、
前記実装パターンは、圧電振動子が実装される複数の振動子用パッドと、半導体集積回路素子が実装される複数の集積回路用パッドとを含み、
少なくとも前記回路基板の１つの積層間には基準電位の積層間パターンが分離して設けられ、
前記積層間パターンが、
前記複数の集積回路用パッドのうち、基準電位の集積回路用パッドと電気機械的に接続される第１積層間パターンと、
前記複数の振動子用パッドのうち、基準電位の振動子用パッドと電気機械的に接続される第２積層間パターンとからなることを特徴とする圧電発振器。
【請求項２】
前記第１積層間パターンと前記第２積層間パターンとが、前記回路基板の最下層の基板下面に設けられた基準電位の底面パターンと各々電気機械的に接続されていることを特徴とする請求項１に記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上に圧電振動子やその他の電子部品が実装されて発振回路が構成された圧電発振器であって、特に電圧を制御することによって周波数を可変させることができる圧電発振器に関する。
【背景技術】
【０００２】
光伝送機器や映像機器等に用いられる圧電発振器の一例として、例えばディスクリートタイプと呼ばれる水晶発振器がある。当該水晶発振器はセラミックなどの絶縁性材料からなるシートが複数積層された積層基板上に、水晶振動子とその他の電子部品を実装して発振回路を構成したものである。
【０００３】
ディスクリートタイプの水晶発振器において、水晶振動子やその他の電子部品は通電時に発熱するが、これらの部品の中でも特に集積回路素子（ＩＣ）の温度が高くなる。そのため高温となるＩＣの熱の水晶振動子への影響を抑制するために、回路基板の水平方向においては水晶振動子をＩＣから可能な限り離れた位置に実装する必要がある。しかしながら近年のディスクリートタイプ水晶発振器の小型化により、離間配置の制約を受けるようになってきている。一方、鉛直方向においては高温となったＩＣの熱を、回路基板の深さ方向に形成されたビア（Ｖｉａ）等を介して基板下方へ伝導させることによって回路基板の温度を降下させる方法が従来から用いられている（いわゆるヒートシンク）。
【０００４】
電圧制御圧電発振器において寄生容量発生による周波数可変幅の低減を抑制するために、回路基板の中間層に中空部分を有する基準電位配線面を備えた圧電発振器が特許文献１に開示されている。特許文献１の構成によれば、前記基準電位配線面は一体で形成されているとともに、中空部分を除けば中間層の略全面に亘って形成されている。このように基準電位配線面が中間層の略全面に亘って形成されている構成の従来の水晶発振器の例を図５に示す。
【０００５】
図５は水晶発振器を構成する回路基板（２層）の下層の上面図となっている。図中の点線は回路基板上面に形成される実装パターンの一部を投影表示したものとなっており、符号５ａ〜５ｄは水晶振動子が実装される振動子用パッドとなっている。ＩＣは符号３で示す領域に実装されるようになっている。回路基板の深さ方向の熱伝導手段として前述したビアが用いられており、ＩＣ下方から基板下方に伸長するビアＶ１と、振動子用パッドの一部から基板下方に伸長するビアＶ２とが一つの基準電位の積層間パターンＧに電気機械的に接続されている。このような構成では水晶振動子をＩＣから離れた位置に実装しても、高温となったＩＣの熱が基準電位の積層間パターンＧおよびビアＶ２を介して水晶振動子にも伝導してしまう。その結果、水晶振動子がＩＣの発熱および当該発熱による熱雑音の影響を受けて水晶発振器の諸特性に悪影響を与えるという問題が生じていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１４４５３９号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、かかる点に鑑みてなされたものであり、集積回路素子の熱を効果的に低下させつつ、圧電振動子への熱雑音の影響を低減させることにより、安定した特性を有する圧電発振器を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明は、回路基板上に圧電振動子と半導体集積回路素子と他の電子部品を実装して発振回路を構成してなる圧電発振器において、
前記回路基板は絶縁体からなる多層基板であり、最上層の基板上面には圧電振動子と半導体集積回路素子と他の電子部品が実装される実装パターンが形成されてなり、
前記実装パターンは、圧電振動子が実装される複数の振動子用パッドと、半導体集積回路素子が実装される複数の集積回路用パッドとを含み、
少なくとも前記回路基板の１つの積層間には基準電位の積層間パターンが分離して設けられ、
前記積層間パターンが、
前記複数の集積回路用パッドのうち、基準電位の集積回路用パッドと電気機械的に接続される第１積層間パターンと、
前記複数の振動子用パッドのうち、基準電位の振動子用パッドと電気機械的に接続される第２積層間パターンとからなっている。
【０００９】
上記発明によれば、少なくとも回路基板の１つの積層間には基準電位の積層間パターンが分離して設けられ、前記積層間パターンが、前記複数の集積回路用パッドのうち、基準電位のパッドと電気機械的に接続される第１積層間パターンと、前記複数の振動子用パッドのうち、基準電位の振動子用パッドと電気機械的に接続される第２積層間パターンとからなっている。このような構成により、高温となったＩＣの熱が圧電振動子側に伝導するのを抑制することができる。これは基準電位の集積回路用パッドと電気機械的に接続された第１積層間パターンが、基準電位の振動子用パッドと電気機械的に接続された第２積層間パターンと分離していることによって、ＩＣから伝導した熱の振動子側への伝導を遮断することができるためである。
【００１０】
また上記発明によれば、基準電位の積層間パターンが積層間に分離した状態で設けられていることによりＩＣに流れる電流の経路が分断されるため、熱雑音の影響を軽減することができる。その結果、位相雑音特性への影響を軽減することができる。
【００１１】
また上記目的を達成するために、前記第１積層間パターンと前記第２積層間パターンとが、前記回路基板の最下層の基板下面に設けられた基準電位の底面パターンと各々電気機械的に接続されていてもよい。
【００１２】
上記発明によれば、積層間の基準電位の積層間パターンに加え、回路基板の最下層の基板下面にも基準電位の底面パターンが形成されている。当該構成により、高温となったＩＣの熱を積層間パターンから、例えば回路基板の深さ方向に伸長するビアを介して最下層の基板下面の底面パターンに伝導させることができる。つまり、積層間から回路基板の下層まで熱伝導によって熱を分散させることができるため回路基板全体の温度を均一化させ易くなる。上記構成により、高温となったＩＣの熱が圧電振動子側に伝導するのを抑制できることに加え、熱応力による回路基板の反りも抑制することができる。
【００１３】
また上記発明によれば、回路基板上面の電子部品が実装される領域の，積層間パターンと平面視で重畳しない領域を補うように最下層の基板下面に底面パターンを配することによって電磁的シールド効果を向上させることができる。
【００１４】
上記発明において、圧電振動子の入出力用の外部接続端子と対応する振動子用パッドが積層間パターンと平面視で重なるように配置することにより、圧電発振器を各種電子機器等の外部基板に実装した後の圧電発振器の特性変化を防止することができる。これは次の理由による。
【００１５】
積層間パターンが前記入出力用の振動子用パッドに対して下方の層に形成されていたとしても平面視で重ならない位置関係にあると、圧電発振器を外部基板に実装した際に一対の振動子用パッドと外部基板上の配線パターンとが平面視で重なったときには浮遊容量が発生してしまう。
【００１６】
これに対して本発明の上述した構成であれば、外部基板への実装前の状態で既に前記一対の振動子用パッドと積層間パターンとが平面視で重なっているため、一対の振動子用パッドと外部基板の配線パターンとの平面視の重なりによる浮遊容量の増加を抑制することができる。その結果、浮遊容量の増加に伴う当初設定した圧電発振器の特性の変化を防止することができる。
【発明の効果】
【００１７】
以上のように、本発明によれば、集積回路素子の熱を効果的に低下させつつ、圧電振動子への熱雑音の影響を低減させることにより、安定した特性を有する圧電発振器を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係る水晶発振器の回路基板の上面模式図
【図２】図１のＡ−Ａ線における断面模式図
【図３】本発明の実施形態に係る回路基板の下層の上面模式図
【図４】本発明の実施形態に係る回路基板の下層の上面模式図
【図５】従来の水晶発振器の回路基板下層の上面模式図
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面を参照しながら説明する。本発明の実施形態においては圧電発振器としてディスクリートタイプの水晶発振器を例に挙げて説明する。なお本実施形態における水晶発振器で出力される発振周波数は基本波発振で３５０〜８００ＭＨｚとなっている。前記発振周波数は一例であり、当該発振周波数以外の周波数にも本発明は適用可能である。
【００２０】
本発明の実施形態について図１乃至４を用いて説明する。図１は本発明の第１の実施形態に係る水晶発振器に用いられる回路基板の上面模式図であり、複数の電子部品が搭載されていない状態を表している。図１において回路基板１は下層１ａと上層１ｂの２枚のセラミックグリーンシートが積層され（図２参照）、焼成によって一体成形されている。図１において回路基板１は平面視略矩形であり、その外形寸法は７．０ｍｍ×５．０ｍｍとなっている。なお、回路基板の基材としてセラミック以外にガラスエポキシ樹脂を用いてもよい。
【００２１】
回路基板１の上面１００には金属導体からなる所定の実装パターンが形成されており、当該実装パターン上に水晶振動子２や集積回路素子３（ＩＣ）やその他の電子部品（周波数調整部材と電圧制御部材を構成するコイル、コンデンサ、抵抗、バリキャプダイオード等）が実装されることによって発振回路が構成される。本実施形態では前記実装パターンには金（Ａｕ）が用いられている。なお、図１では実装パターンのうち、水晶振動子が実装される４つの振動子用パッド（５ａ〜５ｄ）と当該振動子用パッドと接続される一対の振動子入出力用端子（４ａ，４ｂ）と、ＩＣが実装される８つのＩＣ搭載用パッド（６）以外のパターンについては記載を省略している。そして水晶振動子２および集積回路素子３が実装される概略位置と、他の電子部品が実装される領域の実装パターン４の概略位置を点線で表示している。
【００２２】
図１において８つのＩＣ搭載用パッド（６）のうち、基準電位の集積回路用パッドは符号６Ｇにて表示している。この基準電位の集積回路用パッド６Ｇからは、対向する２辺上に整列配置された他の集積回路用パッド群に挟まれた領域に導出されている。そして前記領域に導出された部分には上層１ｂの基板下方に伸びる４本からなるビア群Ｖ１が形成されており、後述する第１積層間パターンＧＰ１に電気機械的に接続されている。ここでビア群Ｖ１は、上層１ｂの基板を貫く略円筒状の貫通孔の内部に金属（本実施形態では銅）が充填された構造となっており、後述する他のビアＶ２〜Ｖ４も同様の構造・材料から成っている。なおビアの形状は略円筒形に限定されるものではなく、例えば略円錐形状であってもよく、平面視では円以外の形状であってもよい。さらに本実施例ではビア群の本数は一例として４本を挙げており、本発明の適用において当該本数に限定されるものではない。また、前記貫通孔の内部に充填される金属については銅以外に熱伝導度が良好な金属を用いてもよい。
【００２３】
図１において回路基板１の上面１００の水晶振動子が実装される領域には、４つの振動子用パッド５ａ，５ｂ，５ｃ，５ｄが形成されている。これら４つの振動子用パッドは水晶振動子底面の４つの外部端子と対応するように回路基板上面１００に平面視長方形状に配置されている。４つの振動子用パッド５ａ，５ｂ，５ｃ，５ｄは回路基板上面１００の他の実装パターンと一括同時に形成されており、回路基板側からタングステン、ニッケルメッキ、金メッキの順に積層されている。
【００２４】
前記４つの振動子用パッド５ａ〜５ｄのうち、一対の振動子用パッド５ａ，５ｂは、振動子パッド５ａ〜５ｄを４つの角部として形成される長方形の一短辺側に隣接して配置されている。この隣接する一対の振動子用パッド５ａ，５ｂは、水晶振動子内部の水晶振動片に形成された励振電極と電気的に接続されている。そして一対の振動子用パッド５ａ，５ｂは配線ＤＰ１，ＤＰ２を介して一対の振動子入出力用端子４ａ，４ｂとそれぞれ接続されている。ここで一対の振動子入出力用端子４ａ，４ｂは、水晶振動子を励振させるための発振段を構成する実装パターンの一部となっており、水晶振動子に直列に接続される可変容量素子（バリキャップダイオード）に対する入出力のうちの一方の端子となっている（本実施形態では４ａが出力用端子、４ｂが入力用端子）。本実施形態では振動子入出力用端子４ａ，４ｂにはコイルが実装され、バリキャップダイオードに直列に接続されている。なお振動子入出力用端子に実装される電子部品はコイルだけでなく、コンデンサやバリキャップダイオード等であってもよい。
【００２５】
上記構成によれば、隣接する一対の振動子用パッド５ａ，５ｂが水晶振動片に形成された励振電極と電気的に接続されるとともに一対の振動子入出力用端子４ａ，４ｂと隣接する位置に配されているため、従来のように振動子入出力用端子４ａ，４ｂから遠い側の振動子用パッドまで配線を引き回す必要がなくなる。これにより引き回し配線による浮遊容量の発生を抑制することができる。その結果、負性抵抗値の減少を抑制し、周波数可変量の低下を防止することができる。
【００２６】
一対の振動子用パッド５ｃ，５ｄは長方形の他短辺側に隣接して配置されており、基準電位の振動子用パッドとなっている。そして振動子用パッド５ｃには回路基板の下方に伸長するビアＶ２が形成されている。
【００２７】
回路基板１の積層間（上層１ｂと下層１ａとの境界）には金属からなる基準電位の積層間パターンＧＰ（以下、積層間パターンと略記）が形成されている（図２参照）。基準電位の積層間パターンＧＰは第１積層間パターンＧＰ１と第２積層間パターンＧＰ２とで構成され、１つの積層間において互いに分離した状態で形成されている。具体的に基準電位の積層間パターンＧＰは、平面視においては図３に示す位置および大きさで配置されている。すなわち、第１積層間パターンＧＰ１は平面視でビア群Ｖ１を内包するとともに、ＩＣの平面視の大きさよりも小さく形成されている。このような大きさで第１積層間パターンＧＰ１を形成することにより、基板の水平方向へのＩＣの熱の拡散を抑制することができる。
【００２８】
一方、下層１ａの基板下面１１０（回路基板の底面）には基準電位の底面パターン（以下、底面パターンと略記）８が形成されている。本発明の実施形態では積層間パターンＧＰと底面パターン８はともに銅で形成されているが、銅以外の金属を使用することも可能である。
【００２９】
第１積層間パターンＧＰ１と底面パターン８との間の下層１ａの基材には、３本からなるビア群Ｖ４が形成されている。また、第２積層間パターンＧＰ２と底面パターン８との間の下層１ａの基材にも４本からなるビア群Ｖ３が形成されている。なお本発明の実施形態に係る図面において説明の便宜上、複数形成されるビアのうち一部を省略している。
【００３０】
本発明の実施形態ではビア群Ｖ３を構成する各々のビアは、ビア群Ｖ１を構成する各々のビアと一対一で対応しているとともに略同一径で形成されており、断面視では略一直線状に整列した状態となっている。このようなビアと積層間パターンの構成により、高温となったＩＣの熱が水晶振動子側に伝導するのを抑制することができる。これは基準電位の集積回路用パッド６Ｇとビア群Ｖ１を介して電気機械的に接続された第１積層間パターンＧＰ１が、基準電位の振動子用パッド５ｃとビアＶ２を介して電気機械的に接続された第２積層間パターンＧＰ２と分離していることによって、ＩＣから伝導した熱の振動子側への伝導を遮断することができるためである。
【００３１】
さらに本実施形態においては、下層１ａの基板下面にも基準電位の底面パターン８が形成され、当該底面パターン８にビア群Ｖ３，Ｖ４の各々が電気機械的に接続されている。このような構造により、高温となったＩＣの熱をビア群Ｖ１→積層間パターンＧＰ１→ビア群Ｖ３の経路を経由して底面パターン８に伝導させることができる。そして底面パターン８に伝導した熱はビア群Ｖ４側まで伝導するため、積層間から回路基板の下層まで熱を分散させることができ、回路基板全体の温度を均一化させ易くなる。その結果、高温となったＩＣの熱が水晶振動子側に伝導するのを抑制できることに加え、熱応力による回路基板の反りも抑制することができる。なお、前述したようにビア群Ｖ３を構成する各々のビアと、ビア群Ｖ１を構成する各々のビアとは断面視では略一直線状に整列した状態となっているため、電気信号の回路基板厚み方向の経路が断面視で略同一直線となり、スタブによる信号への影響を軽減することができる。これは発振周波数が高周波化した際に特に効果的である。
【００３２】
本発明によれば、基準電位の積層間パターンＧＰが積層間に分離した状態で設けられていることによりＩＣに流れる電流の経路が分断されるため、熱雑音の影響を軽減することができる。その結果、位相雑音特性への影響を軽減することができる。
【００３３】
第２積層間パターンＧＰ２は図３に示すように平面視では略台形状となっており、ビアＶ２とビア群Ｖ４および図示しない他のビアと電気機械的に接続されている。第２積層間パターンＧＰ２の前記平面視形状は図示しない電源ラインとの干渉を避けるための形状となっている。したがって、電源ラインの配置に応じて第２積層間パターンの平面視形状を図３の平面視形状と異なる形状としてもよい。
【００３４】
図３において第２積層間パターンＧＰ２は、他の電子部品が実装される領域の実装パターン４の一部と、振動子用パッド５ａ，５ｂ全体と振動子用パッド５ｃ，５ｄの一部と平面視で重なった状態となっている。つまり第２積層間パターンＧＰ２は、上層１ｂの基板上面に実装される複数の電子部品の一部を平面視で内包する面積で形成されているため、電磁的シールド効果を得ることができる。
【００３５】
本発明の実施形態では図４に示すように基準電位からなる底面パターン８が下層１ａの下面に平面視でアルファベットの「Ｌ」字状に形成されている。下層１ａの基板下面１１０には６つの機能端子７ａ〜７ｆ（外部基板と導電接合される端子）が形成されており、前記底面パターン８の一部は接地用端子７ｆを兼ねている。そして本実施形態では下層１ａの基板下面１１０のうち、６つの機能端子７ａ〜７ｆを除いた領域には絶縁性保護膜（図示省略）が形成されている。前記絶縁性保護膜は絶縁性の樹脂材（レジスト）からなり、金属からなる底面パターン８の表面を外部環境から保護する役割を担っている。なお下層１ａの基板下面１００に前記絶縁性保護膜を形成しない構成であってもよい。
【００３６】
また回路基板上面の電子部品が実装される領域の，積層間パターンＧＰと平面視で重畳しない領域を補うように底面パターンを配することによって電磁的シールド効果を向上させることができる。
【００３７】
本実施形態では図４に示すように、基準電位の振動子用パッド５ｃが下層１ａの基板下面の電源用端子７ａと平面視で重なる配置となっている。このような配置により、電源用端子７ａからの入力電流に含まれるノイズを低減することができる。さらに電源用端子７ａの一部は第２積層間パターンＧＰ２と平面視で重なっており、振動子用パッド５ｃが電源用端子７ａと平面視で重畳していない領域も第２積層間パターンＧＰ２の一部が覆っている状態となり、前述のノイズ低減効果を向上させることができる。
【００３８】
また、本実施形態では水晶振動子の励振電極と電気的に接続される一対の振動子用パッド５ａ，５ｂが、第２積層間パターンＧＰ２および底面パターン８と平面視で重なっているため、水晶発振器を各種電子機器の外部基板に実装した後の水晶発振器の特性変化を防止することができる。これは水晶発振器内で既に振動子用パッド５ａ，５ｂと、第２積層間パターンＧＰ２および底面パターン８が平面視で重なっていることによるものである。
【００３９】
つまり、振動子用パッド５ａ，５ｂが第２積層間パターンＧＰ２および底面パターン８と平面視で重ならない位置関係にある場合は、水晶発振器を外部基板に実装した際に振動子用パッド５ａ，５ｂと外部基板上の配線パターンとが平面視で重なった場合には浮遊容量が発生してしまう。
【００４０】
これに対して上記構成であれば、外部基板への実装前の状態で既に振動子用パッド５ａ，５ｂと第２積層間パターンＧＰ２および底面パターン８とが平面視で重なっているため、振動子用パッドと前記配線パターンとの平面視の重なりによる浮遊容量の増加を抑制することができる。その結果、浮遊容量の増加に伴う当初設定した水晶発振器の特性の変化を防止することができる。
【００４１】
本実施形態では積層間パターンに加え、底面パターンも形成された構成となっているが、積層間パターンのみが形成され底面パターンが形成されていない構成であっても本発明は適用可能である。また、本実施形態では多層からなる回路基板の例として２層構成を例に挙げたが、回路基板は３層以上で構成されていてもよい。
【００４２】
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
【産業上の利用可能性】
【００４３】
圧電発振器の量産に適用できる。
【符号の説明】
【００４４】
１    回路基板
１ａ    下層基板
１ｂ    上層基板
２    水晶振動子
３    集積回路素子
４ａ，４ｂ    振動子入出力用端子
５ａ〜５ｄ    振動子用パッド
６    集積回路用パッド
６Ｇ    集積回路用パッド（基準電位）
７ａ〜７ｆ    外部接続端子
ＧＰ    積層間パターン
ＧＰ１    第１積層間パターン
ＧＰ２    第２積層間パターン
８    底面パターン
Ｖ１    ビア
Ｖ２〜Ｖ４    ビア群
【図１】
2014049971.tif 000003
【図２】
2014049971.tif 000004
【図３】
2014049971.tif 000005
【図４】
2014049971.tif 000006
【図５】
2014049971.tif 000007