(57)【要約】【課題】マクロモデルと基板領域の寄生素子とを考慮して基板寄生を抽出する手法を提供する。【解決手段】寄生抽出装置１１０は、記憶部１１と生成部３０とを備える。記憶部１１は、任意のデバイスの基板寄生を素子モデルで定義するマクロモデルと、マクロモデルを適用するデバイス領域を除く基板領域の基板寄生素子を抽出した寄生素子情報とを格納する。生成部３０は、基板寄生素子とマクロモデルとを接続して基板寄生ネットワークを形成してネットリストを生成する。【選択図】図６
2014134953.tif 000002
【特許請求の範囲】
【請求項１】
任意のデバイスの基板寄生を素子モデルで定義するマクロモデルと、前記マクロモデルを適用するデバイス領域を除く基板領域の基板寄生素子を抽出した寄生素子情報とを格納する記憶部と、
前記基板寄生素子と前記マクロモデルとを接続してネットリストを生成する生成部と、を備える寄生抽出装置。
【請求項２】
前記基板寄生素子は、前記デバイス領域の寄生素子を含まないように抽出された請求項１に記載の寄生抽出装置。
【請求項３】
前記マクロモデルは、前記デバイス領域と前記基板領域との境界構造を定義する境界素子モデルを含み、
前記生成部は、前記境界素子モデルと前記基板領域の基板寄生素子とを接続する請求項２に記載の寄生抽出装置。
【請求項４】
前記記憶部は、前記任意のデバイスを少なくとも含む回路情報をさらに格納し、
前記生成部は、前記回路情報に前記任意のデバイスを検出すると、前記境界素子モデルと前記基板領域の基板寄生素子とを接続する請求項３に記載の寄生抽出装置。
【請求項５】
前記回路情報は、任意のデバイスがＬＤＭＯＳである場合、ドレイン端子、ソース端子及びゲート端子に加え、前記境界素子モデルと直結する接続端子を表し、
前記生成部は、前記接続端子と、前記基板寄生素子とを接続してネットリストを生成する請求項４に記載の寄生抽出装置。
【請求項６】
前記記憶部は、基板寄生を抽出するための基板寄生抽出用ライブラリをさらに格納し、
前記基板寄生抽出用ライブラリは、前記デバイス領域を除く前記基板領域を抽出対象として作成される基板領域データを含み、
前記基板寄生抽出用ライブラリを用いて前記基板寄生素子を抽出する抽出部を、さらに備える請求項３に記載の寄生抽出装置。
【請求項７】
前記基板領域データは、前記デバイス領域を含む基板の縦構造に沿って、前記デバイス領域と前記基板領域との境界から前記基板の底部までを解析した、少なくとも一つのデータであり、
前記基板寄生抽出用ライブラリは、前記デバイス領域を含まない前記基板の縦構造に沿って、前記基板の上部から底部までを解析した、少なくとも一つの抽出用データを、さらに含む請求項６に記載の寄生抽出装置。
【請求項８】
前記記憶部は、前記任意のデバイスを少なくとも含む回路情報をさらに格納し、
前記抽出部は、前記回路情報に前記任意のデバイスを検出すると、前記基板領域の前記基板寄生素子を、前記基板領域データを用いて抽出し、他のデバイスを検出すると、前記抽出用データを用いて前記基板寄生素子を抽出する請求項７に記載の寄生抽出装置。
【請求項９】
前記生成部は、前記回路情報に前記任意のデバイスを検出すると、前記境界素子モデルと前記基板領域の基板寄生素子とを接続する請求項８に記載の寄生抽出装置。
【請求項１０】
前記回路情報は、任意のデバイスがＬＤＭＯＳである場合、ドレイン端子、ソース端子及びゲート端子に加え、前記境界素子モデルと直結する接続端子を表し、
前記生成部は、前記接続端子と、前記基板寄生素子とを接続してネットリストを生成する請求項９に記載の寄生抽出装置。
【請求項１１】
前記接続端子は、前記基板領域と前記デバイス領域との境界に寄生する寄生ダイオード素子のアノード端子と直結させる請求項５に記載の寄生抽出装置。
【請求項１２】
前記接続端子は、前記基板領域と前記デバイス領域との境界に寄生する寄生ダイオード素子のアノード端子と直結させる請求項１０に記載の寄生抽出装置。
【請求項１３】
前記マクロモデルは、前記任意のデバイス内に形成される寄生ダイオード素子と寄生バイポーラ素子との少なくとも一方を含み、
前記生成部は、前記寄生ダイオード素子と前記寄生バイポーラ素子との少なくとも一方と前記基板寄生素子とを接続する請求項３に記載の寄生抽出装置。
【請求項１４】
任意のデバイスの基板寄生を素子モデルで定義するマクロモデル、前記マクロモデルを適用するデバイス領域を除く基板領域の基板寄生素子を抽出した寄生素子情報、及び前記任意のデバイスを少なくとも含む回路情報を格納する記憶部と、
前記回路情報に前記任意のデバイスを検出すると、前記基板寄生素子と前記マクロモデルとを接続してネットリストを生成する生成部と、を備える寄生抽出装置。
【請求項１５】
前記基板寄生素子は、前記デバイス領域の寄生素子を含まないように抽出された請求項１４に記載の寄生抽出装置。
【請求項１６】
前記マクロモデルは、前記デバイス領域と前記基板領域との境界構造を定義する境界素子モデルを含み、
前記生成部は、前記回路情報に前記任意のデバイスを検出すると、前記境界素子モデルと前記基板領域の基板寄生素子とを接続する請求項１５に記載の寄生抽出装置。
【請求項１７】
前記マクロモデルは、ｐｎｐトランジスタを素子モデルとして含む請求項１に記載の寄生抽出装置。
【請求項１８】
任意のデバイスの基板寄生を素子モデルで定義するマクロモデルと、前記マクロモデルを適用するデバイス領域を除く基板領域の基板寄生素子を抽出した寄生素子情報とを、予め記憶部に格納し、
前記基板寄生素子と前記マクロモデルとを接続して、ネットリストを生成する寄生抽出方法。
【請求項１９】
前記基板寄生素子は、前記デバイス領域の寄生素子を含まないように抽出された請求項１８に記載の寄生抽出方法。
【請求項２０】
前記マクロモデルは、前記デバイス領域と前記基板領域との境界構造を定義する境界素子モデルを含み、
前記境界素子モデルと前記基板領域の基板寄生素子とを接続する請求項１９に記載の寄生抽出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の基板寄生を抽出する手法に関する。
【背景技術】
【０００２】
基板寄生を考慮した基板ノイズ解析手法は、一般的に基板の縦構造を基に、それぞれ基板寄生抵抗及び基板寄生容量を抽出し解析を行っている。
例えば、基板寄生の抽出は、基板の各プロセスの縦構造に従い、ドーピング・プロファイルや単位抵抗／容量値を準備し、基板寄生抽出用のライブラリを作成する。作成したライブラリ及び抽出対象のレイアウトデータを用いて、基板寄生抵抗及び基板寄生容量の抽出を実行する。このようにして抽出した基板内の寄生抽出結果は、基板寄生抵抗及び基板寄生容量のネットワークとなる。
これに対して、任意のデバイスを搭載した半導体集積回路においては、従来の基板寄生抽出技術では十分な基板寄生ノイズ解析が困難となってきた。任意のデバイスの一例として、ＬＤＭＯＳ（Laterally Diffused MOS）は基板寄生を考慮し、基板寄生抵抗及び基板寄生容量、更に寄生ダイオード素子、寄生バイポーラ素子を含めた寄生抽出が実施されることが好ましい。このため、例えば、特許文献１には、チャネル領域とドレイン電極の間に低濃度不純物領域を有する高耐圧ＭＯＳトランジスタの素子特性の実測値とシミュレーション値との誤差を小さくする技術が提供されている。この技術では、チャネル領域とドレイン電極の間に低濃度不純物領域を有する高耐圧ＭＯＳトランジスタの素子モデルを、複数の素子モデルを組み合わせて定義する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１９０３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、基板寄生をより正確に抽出・検証することが要請されている。そのため、ＬＤＭＯＳ搭載の半導体集積回路において、基板ノイズの影響を検証するためにはＬＤＭＯＳ部分の基板に対するノイズ影響を高精度に抽出する必要がある。これはＬＤＭＯＳの動作が基板ノイズの攻撃側（Aggressor）になりうる確率が高いためである。
特許文献１の技術では、ＬＤＭＯＳを複数の素子モデルを組み合わせたマクロモデルを用いて表す。マクロモデルにより、ＭＯＳトランジスタの素子特性の実測値とシミュレーション値との誤差を小さくする。
しかしながら、基板寄生は、デバイス領域に加え、デバイス領域以外の基板領域の寄生素子も影響する。このため、基板領域の基板寄生も合わせて抽出・解析することが好ましい。特許文献１の技術では、デバイス領域の寄生素子を高精度に定義するものの、基板内の最終的な接続先が理想グランドで表現している。このためＬＤＭＯＳのマクロモデルと、基板領域で生じる基板寄生との接続が保持されず、基板ノイズ検証が困難であると予想される。
発明者らは、マクロモデルと基板領域の基板寄生素子とを関連づけて基板寄生を抽出する手法を発見した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
一実施形態によれば、寄生抽出装置は、記憶部と生成部とを備え、記憶部は、任意のデバイスの基板寄生を素子モデルで定義するマクロモデルと、前記任意のデバイスが形成されるデバイス領域を除く基板領域の基板寄生素子を抽出した寄生素子情報とを格納する。生成部は、基板寄生素子と前記マクロモデルとを接続してネットリストを生成する。
【発明の効果】
【０００６】
一実施形態によれば、マクロモデルと基板領域の寄生素子とを関連づけて基板寄生を抽出する手法を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】一実施形態の回路シミュレーションの流れの一例を表す図である。
【図２】マクロモデルを用いない回路シミュレーションの流れの一例を表す図である。
【図３】ＬＤＭＯＳの縦断面構造の概略を示す図である。
【図４】マクロモデルと基板領域の基板寄生素子とを説明する模式図である。
【図５】ＬＤＭＯＳを複数の素子モデルの組合せによって定義したマクロモデルを回路図的に示した説明図である。
【図６】実施形態１の寄生抽出装置の構成例を示すブロック図である。
【図７】ＬＤＭＯＳデバイス用の回路シンボルを表す図である。
【図８】ネットリストの一例を示す図である。
【図９】ネットリストの一例を他の形式で示す図である。
【図１０】一般的なＬＤＭＯＳの回路シンボルを示す図である。
【図１１】ＬＤＭＯＳの縦断面構造の概略へ接続端子を表した図である。
【図１２】デバイス領域のマクロモデルと基板領域の基板寄生素子とを接続して形成する基板寄生ネットワークを模式的に表す図である。
【図１３】一実施形態の寄生抽出装置の他の構成例を示すブロック図である。
【図１４】実施形態３のマクロモデルの一例を示す図である。
【図１５】一実施形態の寄生抽出装置をコンピュータ装置で実現する構成例を模式的に示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において同一の構成または機能を有する構成要素および相当部分には、同一の符号を付し、その説明は省略する。
基板寄生を高精度に抽出するため、発明者らは、基板寄生抵抗及び基板寄生容量からなる基板寄生素子を用いて基板寄生を高精度で表すことが困難な任意のデバイス、例えば、ＬＤＭＯＳトランジスタ（以降適宜、「ＬＤＭＯＳ」と記載する）に着目した。そして、ＬＤＭＯＳを形成する基板の縦構造に沿って基板寄生を解析するときに、ＬＤＭＯＳを形成するデバイス領域と、デバイス領域以外の基板領域とに分けて、それぞれの領域の基板寄生を抽出して関連づけること発見した。
一実施形態では、一例として、半導体集積回路のＬＤＭＯＳデバイスを搭載したレイアウトデータから基板寄生を抽出して回路シミュレーションを行うシミュレーション方法及び装置について説明する。
まず、一実施形態で説明するシミュレーション方法の概要及びＬＤＭＯＳに関して説明し、その後各実施形態の構成例を説明する。
【０００９】
まず、回路シミュレーションの流れについて説明する。図１は、一実施形態の回路シミュレーションの流れの一例を表す処理フローである。回路シミュレーションでは、まず基板寄生抽出用ライブラリを作成する（Ｓ１１）。基板寄生抽出用ライブラリは、基板の縦構造に従って作成される。このとき、ＬＤＭＯＳを含む基板の場合には、ＬＤＭＯＳ領域を含む縦構造については、ＬＤＭＯＳ領域を除く領域を抽出対象とする（Ｓ１２）。言い換えると、基板の縦構造のうち、デバイス領域を除く基板領域のみを抽出対象とする。作成された基板寄生抽出用ライブラリはシミュレーション装置内の記憶領域に格納される（Ｓ１３）。一方、ＬＤＭＯＳの基板寄生は、マクロモデルを準備し、記憶領域に格納する（Ｓ１４）。言い換えるとデバイス領域は、マクロモデルを利用して基板寄生を表現する。マクロモデルは、任意のデバイスの基板寄生を考慮した素子モデルで定義する。マクロモデルについては図４、５を参照して後述する。
次に、基板の基板寄生素子を抽出する（Ｓ１５）。基板寄生素子の抽出は、基板領域に対して、基板寄生抵抗、基板寄生容量が抽出され、寄生素子情報として作成される。その結果、シミュレーション装置の記憶領域は、寄生素子情報とマクロモデルとを格納する（Ｓ１６）。続いて、ＬＤＭＯＳのマクロモデルと基板領域の基板寄生素子とを接続し、ネットリストを生成する（Ｓ１７）。
基板ノイズの解析は、ネットリストを用いて実施され（Ｓ１８）、解析結果が記憶領域に格納される（Ｓ１９）。
【００１０】
これに対して、従来の技術である、マクロモデルと基板寄生素子を接続させない回路シミュレーションは、図２に示す処理フローによって実施される。回路シミュレーションでは、まず基板寄生抽出用ライブラリを作成する（Ｓ２１）。基板寄生抽出用ライブラリは、基板の縦構造に従って作成され、シミュレーション装置内の記憶領域に格納される（Ｓ２２）。次に、基板の基板寄生素子を抽出する（Ｓ２３）。基板寄生素子の抽出は、基板の縦構造に従って、基板寄生抵抗、基板寄生容量が抽出され、基板寄生ネットリストとして作成される。基板寄生ネットリストは、シミュレーション装置の記憶領域に格納される（Ｓ２４）。基板ノイズの解析は、基板寄生ネットリストを用いて実施され（Ｓ２５）、解析結果が記憶領域に格納される（Ｓ２６）。
【００１１】
一実施形態の回路シミュレーションは、図２の処理フローと比較すると、基板領域のみの基板寄生素子を抽出すること（Ｓ１２）、マクロモデルを用いること（Ｓ１４）、マクロモデルと寄生素子情報とを接続すること（Ｓ１７）の処理が異なっている。これらの処理により、デバイス領域のマクロモデルと、基板領域の基板寄生素子とを接続して、基板寄生のネットリストを生成する。
マクロモデルを用いることに加え、基板領域の基板寄生素子を用い、マクロモデルと基板領域の基板寄生素子とを関連づけてネットリストを生成することにより、基板寄生の抽出精度を向上させることを可能にする。
【００１２】
続いて、図１の回路シミュレーションを適用する、基板の縦断面構造例、マクロモデル等について説明する。一実施形態では任意のデバイスとして、ＬＤＭＯＳを用いることを前提とする。ＬＤＭＯＳは、基板寄生抵抗及び基板寄生容量からなる基板寄生素子を用いて高精度の基板ノイズ伝搬を表すことが困難なデバイスの一例である。
図３に、ＬＤＭＯＳの縦断面構造の概略を示す。ＬＤＭＯＳ１は、高耐圧ＭＯＳトランジスタの一例である。ＬＤＭＯＳ１は、ｎチャネル型とされ、Ｐ型基板２に、ｎ−型の低濃度不純物領域としてのＮウェル３が形成される。Ｎウェル３には、ｐ−型の拡散領域としてのｐ−型ボディ領域４及びｎ＋型領域７が形成される。ｐ−型ボディ領域４には、ｎ＋型領域５とｐ＋型領域６が形成される。ｐ−型ボディ領域４とｎ＋型領域７との間にはｎ−型の低濃度不純物領域としてのＮウェル３がＰ型基板２上に形成されている。Ｐ型基板２及びＮウェル３の上にはゲート酸化膜からなる素子分離層８が形成される。
ソース電極１６は、ｎ＋型領域５とｐ＋型領域６の上に形成される。ドレイン電極１７は、ｎ＋型領域７の上に形成される。ゲート電極１８はソース電極１６とドレイン電極１７との間の素子分離層８上に形成される。ドレイン電極１７とゲート電極１８とは素子分離層８により電気的分離される。
Ｎウェル３が素子分離層８を介してゲート電極１８と重なった部分は、オーバラップ領域を構成する。Ｎウェル３は、ドレイン電極１７とソース電極１６との間の耐圧を上げる。また、素子分離層８は、ドレイン電極１７とゲート電極１８との間の耐圧を上げる。Ｎウェル３は、ｐ−型ボディ領域４を覆う構造であることに限定されず、ｐ−型ボディ領域４とドレイン電極１７との間に配置されていればよい。
【００１３】
続いて、ＬＤＭＯＳデバイスが形成される基板の基板寄生を抽出するときに用いる、デバイス領域を表現するマクロモデルと基板領域の基板寄生素子について説明する。図４は、マクロモデルと基板領域の基板寄生素子とを説明する模式図である。一実施形態では、ＬＤＭＯＳデバイスの基板寄生抽出については、従来から実施されている基板寄生抽出技術とＬＤＭＯＳマクロモデルを組み合わせて表現する。基板寄生素子は、抵抗及び容量の受動素子を基板寄生抽出用ライブラリを用いて抽出する。これに対して、マクロモデルで用いる寄生ダイオード素子や寄生バイポーラ素子などは、モデルパラメータを必要とする。言い換えると実測値に基づいて決定する必要がある。そのため、マクロモデルを用いることにより、より高精度の基板寄生抽出を実現する。
マクロモデルは、基板寄生素子を用いて基板寄生を高精度で表すことが困難なデバイスの基板寄生を、素子モデルを用いて定義する。言い換えるとマクロモデルは、任意のデバイスの寄生素子を素子モデルによって表現する。マクロモデルは、素子モデルとして可変素子モデルを含む。マクロモデルは、特許文献１に一例が開示され、特許文献１の他、既に開示されている技術を用いて定義することができる。本明細書ではマクロモデルの生成についての説明を省略する。任意のデバイス、ここではＬＤＭＯＳは、基板寄生抽出量ライブライの代わりにマクロモデルを用いて、基板寄生を抽出することができる。
【００１４】
図４に示すように、一実施形態では、半導体装置の基板の縦構造をデバイス領域と基板領域とに分け、各領域の基板寄生を抽出する。デバイス領域は、基板の縦構造のうち、マクロモデルを適用する部分であり、基板寄生をマクロモデルで定義される素子モデルを用いて表現する。具体的には、デバイス領域は、Ｐ型基板２より上層の縦構造の部分である。デバイス領域は、任意のデバイスを形成する領域であるともいえる。
基板領域は、基板のうち、デバイス領域を除く領域であり、具体的には、Ｐ型基板２の領域である。基板領域は、基板を縦構造に沿って解析するときにデバイス領域を形成する基板の下層となる、デバイス領域以外の下層部分（下層領域）であるともいえる。基板領域に関しては、従来から用いられている基板寄生抽出技術を利用し、基板寄生素子（基板寄生抵抗）の抽出を実施する。図４では、基板領域の基板寄生素子として、基板寄生抵抗Ｒｐ１、Ｒｐ２が抽出され、ネットワークを形成している例を示している。基板寄生抽出技術を用いて基板寄生抽出を行う方法（抽出部５０）については既知であるため詳細を省略する。
【００１５】
続いて、マクロモデルについて説明する。図４のデバイス領域に、マクロモデルを構成する素子モデルを示す。
図４のデバイス領域のマクロモデルは、ＭＯＳモデルＭＯＳＭＡＩＮ、容量モデルＭＯＳＣＡＰ、定抵抗モデルＲＤＩ、可変素子モデルとしての可変抵抗モデルＲＤＸ、電極とサブストレートとの間のダイオードモデルＤＳＵＢ、ドレイン電極とソース電極との間のダイオードモデルＤＢＤ、ゲート電極とドレイン電極との間のオーバラップ容量モデルＣＧＤ、及びゲート電極とソース電極との間のオーバラップ容量モデルＣＧＳによって定義される。
マクロモデルを構成する素子モデルの定義に関する詳細は、例えば特許文献１に記載されている技術を用いることができる。
マクロモデルは、ＬＤＭＯＳなどの任意のデバイスに対応するために、寄生ダイオード素子、寄生バイポーラ素子を含む。
【００１６】
図５は、ＬＤＭＯＳを複数の素子モデルの組合せによって定義したマクロモデルを回路図的に示した説明図である。一実施形態では、図５に示す複数の素子モデルを用いてＬＤＭＯＳを表現するマクロモデルを用いる。マクロモデルに定義される素子モデルの基板寄生を用いて、基板のデバイス領域の基板寄生を抽出する。図５では、ダイオードモデルＤＳＵＢは、基板Ｓｕｂ（端子Ｓｕｂ）に接続するように表されている。
一実施形態では、図５に示す基板Ｓｕｂを、Ｐ型基板２の基板寄生と接続するものである。具体的には、境界素子モデルであるダイオードモデルＤＳＵＢと基板領域の基板寄生素子（基板寄生抵抗Ｒｐ１及びＲｐ２）とを接続する。一方、従来技術では、基板ＳｕｂをＰ型基板２と接続する手法がないため、理想グランドノードに接続することを前提していた。
基板Ｓｕｂ（端子Ｓｕｂ）をＰ型基板２の基板寄生に接続する手法については、各実施形態において、図７または図１１等を参照して後述する。
【００１７】
基板のデバイス領域について、マクロモデルを用いて基板寄生を抽出することにより、素子モデルに対応づけられる、実測値に基づいた基板寄生を用いることができる。
また、デバイス領域に対するマクロモデルの基板寄生と基板領域に対する基板寄生素子とを接続して、基板寄生のネットワークを生成することにより、基板寄生を高精度に抽出することができる。
以下、各実施形態の寄生抽出装置の態様について説明する。
【００１８】
実施形態１．
実施形態１では、図１に示す処理フローのうち、マクロモデルと基板寄生素子とを接続して精度の高い基板寄生を抽出する手法を実現する態様について説明する。
＊  実施形態１の構成
図６は、実施形態１の寄生抽出装置の構成例を示すブロック図である。寄生抽出装置１１０は、記憶部１１と生成部３０とを備える。寄生抽出装置１１０は、実施形態１において実施する機能を実現する構成例を示す。
記憶部１１は、少なくともマクロモデルと寄生素子情報とを格納する。マクロモデルは、図４を参照して説明した通りである。寄生素子情報は、デバイス領域を除く基板領域の基板寄生素子を抽出した情報である。
生成部３０は、マクロモデルと基板寄生素子とを接続してネットリストを生成する。
言い換えると、記憶部１１は、基板の縦構造に沿ってデバイス領域と基板領域が解析された、それぞれの寄生素子を格納する。基板領域の基板寄生素子は、デバイス領域の基板寄生素子を含まないように抽出されたものである。生成部３０は、寄生素子を接続して基板寄生素子ネットワークを形成したネットリストを生成するものである。
【００１９】
上述した説明では、生成部３０が任意のデバイス（ＬＤＭＯＳ）を検出する手法について説明していないが、例えば、回路情報を用いて、以下の手法をとることができる。
記憶部１１は、回路情報をさらに格納する。回路情報は、任意のデバイスを少なくとも含む、半導体集積回路の回路素子構成を定義する情報である。これにより、生成部３０は、回路情報に任意のデバイスを検出すると、マクロモデルと基板寄生素子とを接続する。
その他の手法として、例えば、生成部３０は、記憶部１１にマクロモデルが格納されていることを検出すると、マクロモデルと基板寄生素子とを接続するように構成されていてもよい。あるいは、マクロモデルを用いる場合のフラグ等を記憶部１１に保持し、フラグの値によってマクロモデルを用いるか否かを検出するようにすることもできる。
【００２０】
上述した手法により、デバイス領域及び基板領域の基板寄生それぞれが抽出されると、記憶部１２にマクロモデルと基板寄生素子（基板寄生情報）とが格納される。生成部３０は、記憶部１１に格納されたマクロモデルと基板寄生素子とを接続して基板の寄生ネットワークを定義し、基板寄生のネットリストを生成する。言い換えると、ＬＤＭＯＳのマクロモデルとＰ型基板２の基板寄生素子とを接続する。
【００２１】
＊  実施形態１の動作
上述した構成によって、マクロモデルと基板寄生素子とを接続してネットリストを生成する動作例を説明する。ＬＤＭＯＳデバイスのマクロモデルとＰ型基板２の寄生ネットワークを以下の手順で接続情報（ネットリスト）を作成する。動作例は、図１の処理フローの処理のステップＳ１６、Ｓ１７に相当する。図１の処理フローにおいて、記憶部１１は、シミュレーション装置の記憶領域に相当し、ステップＳ１６において寄生素子情報とマクロモデルとを格納する機能を実施する。生成部は、ステップＳ１７におけるＬＤＭＯＳのマクロモデルと基板領域の基板寄生素子とを接続し、ネットリストを生成する機能を実施する。
本実施形態では、回路情報を用いて基板にＬＤＭＯＳが存在することを検出する場合の動作例を説明する。
【００２２】
図７に、ＬＤＭＯＳデバイスの回路シンボル図を示す。図８、９に、寄生抽出装置１１０によって生成されるネットリストの一例を示す。図９は、図８とは異なる記載形式のネットリストを示したものである。
図７は、記憶部１１が格納する回路情報に表わされるＬＤＭＯＳの回路シンボルを示す。図７に示すように、ＬＤＭＯＳの回路シンボルは、ドレイン端子Ｄｒａｉｎ、ゲート端子Ｇａｔｅ、ソース端子Ｓｏｕｒｃｅに加え、基板端子Ｓｕｂ＿ｎｏｄｅを含む。
各端子の接続情報は、回路作成時に作成される。生成部３０は、接続情報を用いて、ネットリストを作成する。このとき生成部３０は、回路シンボルに基板端子Ｓｕｂ＿ｎｏｄｅを検出すると、ダイオードモデルＤＳＵＢとＰ型基板２の基板寄生素子とを接続するように働く。このようにして、生成部３０は、図８または図９に示すようなネットリストを生成する。基板端子Ｓｕｂ＿ｎｏｄｅは、生成部３０に、Ｐ型基板２の基板寄生素子と、マクロモデルに含まれるダイオードモデルＤＳＵＢとを接続させるように働く接続端子である。言い換えると、回路シンボルに表わされる基板端子Ｓｕｂ＿ｎｏｄｅは、Ｐ型基板２のグランドノード（ＧＮＤノード）を示しているともいえる。接続端子として働く基板端子Ｓｕｂ＿ｎｏｄｅは、デバイス領域と基板領域と境界構造を定義する境界素子モデルであるダイオードモデルＤＳＵＢと直結する。より具体的には、接続端子は、基板領域とデバイス領域との境界に寄生する寄生ダイオード素子のアノード端子と直結している。あるいは、アノード端子が接続端子として機能するとも言える。
【００２３】
これに対して、例えば一般的なＬＤＭＯＳの回路シンボルでは、マクロモデルは理想的なグランドノードに接続するように接続される。図１０に、一般的なＬＤＭＯＳの回路シンボルを示す。一般的な回路シンボルは、ドレイン端子Ｄｒａｉｎ、ゲート端子Ｇａｔｅ、及びソース端子Ｓｏｕｒｃｅを含み、図７に示す基板端子Ｓｕｂ＿ｎｏｄｅを含まない。このため、ＬＤＭＯＳの基板寄生にマクロモデルを用いる場合、ダイオードモデルＤＳＵＢは、理想のグランドに接続することを前提とする。図５を参照して説明すると、マクロモデルの基板Ｓｕｂが理想的なグランドノードであることを前提としている。加えて、一般的な基板寄生抽出技術では、基板の縦構造をデバイス領域と基板領域とに分けて基板寄生を抽出していないことから、基板領域のみの基板寄生素子を抽出しない。一方、デバイス領域と基板領域とを含めた基板抽出素子を抽出しているが、ダイオードモデルＤＳＵＢをデバイス領域と基板領域とを含めた基板抽出素子と接続するとデバイス領域についてはマクロモデルと基板寄生素子とが重複することになり、適切な基板寄生を抽出するものにはならない。従来の寄生抽出技術ではＰ型基板２への接続部分を理想的なグランドノードすることから、図７に示すような、基板端子Ｓｕｂ＿ｎｏｄｅを必要としていなかったことになる。
【００２４】
図７から９を用いて説明した通り、本実施形態の寄生抽出装置１１０は、基板端子Ｓｕｂ＿ｎｏｄｅを設けて接続情報を回路図入力で作成する。これは、例えば、図１１に示すように、ＬＤＭＯＳデバイスの縦構造で基板ＳｕｂをＰ型基板２への接続ポイントとして定義を行うことになる。このように、Ｐ型基板２の上層のＮウェル３に関しては、ＬＤＭＯＳのマクロモデルで表現する。一方、寄生抽出装置１１０の記憶部１１は、Ｐ型基板２より上層に関しては基板寄生素子抽出領域の対象外として定義した基板寄生素子（寄生素子情報）を格納する。
これは、基板寄生抽出装置の出力とＬＤＭＯＳデバイスのマクロモデルで、基板内の寄生抽出の重複を避けるためである。
【００２５】
本装置により、従来の基板寄生抽出技術により抽出するＰ型基板２内の基板寄生抵抗ネットワーク（Ｒｐ１及びＲｐ２）とＬＤＭＯＳデバイスのマクロモデル内のダイオードモデルＤＳＵＢとの接続が可能となる。より詳細には、基板領域とデバイス領域との境界に寄生する寄生ダイオード素子のアノード端子と直結させる。その結果、図１２の点線で囲む部分に示すように、基板寄生抵抗Ｒｐ１及びＲｐ２とダイオードモデルＤＳＵＢとの接続を可能にする。このように、最終的な基板内の寄生素子は、従来の基板寄生抵抗及び基板寄生容量のネットワーク（Ｒｐ１及びＲｐ２）に対して、ダイオードモデルＤＳＵＢを含めた高精度な基板寄生ネットワーク（図１２）を作成する事が可能となる。言い換えると、従来の基板寄生抵抗及び基板寄生容量の抽出では高精度な検証が困難である。また、例えば特許文献１に記載のマクロモデルでは、デバイス領域ではマクロモデルが理想のグランドに接続していることを前提としていたことから、この点からも高精度な基板寄生の抽出を実現できていなかった。これに対して、本実施形態では、図１２に示すように、デバイス領域と基板領域との寄生容量を接続して基板寄生ネットワークを形成することが可能となる。
これにより、ＬＤＭＯＳ部分の基板に対するＤＣ的なノイズ検証が可能となる。
【００２６】
＊  実施形態１のメカニズムおよび効果
本実施形態では、ＬＤＭＯＳの回路シンボルの基板端子Ｓｕｂ＿ｎｏｄｅを基板内のＰ型基板２の領域への接続ポイントとする事で、ＬＤＭＯＳマクロモデルと従来利用の基板寄生ネットワーク（基板寄生抵抗及び基板寄生容量）の接続を行うことを可能にする。このとき、ＬＤＭＯＳのデバイス領域の基板寄生を、マクロモデルを用いて抽出し、Ｐ型基板２の基板領域の基板寄生を、従来の基板寄生抽出技術を用いて別個に抽出する。これにより、ＬＤＭＯＳのデバイス領域の基板寄生を高精度で抽出するとともに、マクロモデルには含まれない基板領域の基板寄生との接続を可能にする。その結果、デバイス領域と基板領域との基板寄生のネットワークを形成させ、基板寄生を高精度に抽出する。
このようにして、ＬＤＭＯＳデバイス領域の基板内寄生ネットワークにダイオード素子を含めて構成する事により、従来表現が出来なかったＤＣ電流動作に対する検証が可能となり、より高精度な基板寄生の影響が検証可能となる。言い換えると、従来は、ＬＤＭＯＳデバイス領域の基板寄生ネットワークを寄生抵抗及び寄生容量によるネットワークによる表現しかできなかったが、ダイオード素子を含めて表現することが可能になった。
加えて、ダイオード素子を表現するダイオードモデルを、マクロモデルでは表現していない基板領域の基板寄生ネットワークと接続可能とすることにより、より高精度な基板寄生の影響を検証することができる。
【００２７】
実施形態２．
図６では、寄生抽出装置１１０に寄生素子情報が記憶部１１に格納されている装置例を説明したが、実施形態２では、寄生抽出装置が、基板寄生抽出ライブラリを抽出する機能をさらに備える一態様を説明する。図１３は、寄生抽出装置の他の構成例を示すブロック図である。寄生抽出装置１２０は、記憶部１２、生成部３０及び抽出部５０を備える。
記憶部１２は、マクロモデル、寄生素子情報に加え、基板寄生抽出用ライブラリを格納する。基板寄生抽出用ライブラリは、基板寄生を抽出するためのデータである。例えば、基板を縦構造に沿って解析し、基板寄生のデータを抽出する。また、基板寄生抽出用ライブラリは、上述した基板領域を抽出対象として作成される基板領域データを含む。
抽出部５０は、基板寄生抽出用ライブラリを用いて基板寄生素子を抽出し、記憶部１２に格納する。
図１３の寄生抽出装置１２０は、図６の寄生抽出装置１１０と同様に、デバイス領域と基板領域の基板寄生ネットワークを形成したネットリストを生成することができる。
生成部３０及び抽出部５０がＬＤＭＯＳを検出する手法については、実施形態１と同様の手法を用いることができる。
【００２８】
＊  実施形態２の動作
続いて、抽出部５０が基板寄生抽出用ライブラリを用いて基板寄生素子を抽出する動作について説明する。図１３の構成例では、抽出部５０が記憶部１２に格納された基板寄生抽出用ライブラリを用いて基板寄生素子を抽出する。抽出部５０が基板寄生素子を抽出する場合、抽出部５０は、デバイス領域となるＰ型基板２の領域より上層部分については、基板寄生抽出装置を用いて寄生抽出を行わないように基板寄生素子を抽出する。具体的には、図３のＬＤＭＯＳの縦構造を解析する場合には、抽出部５０は、Ｐ型基板２の基板寄生素子として基板寄生抵抗Ｒｐ１、Ｒｐ２を抽出する。抽出部５０は、抽出した基板寄生抵抗Ｒｐ１、Ｒｐ２を接続し、基板寄生抵抗のネットワーク（基板寄生ネットワーク）を生成した基板寄生素子を寄生情報として記憶部１２へ格納する。
【００２９】
ここで、基板領域データについて説明する。基板領域データは、デバイス領域を含む基板の縦構造に沿って、Ｐ型基板２を解析した、少なくとも一つのデータである。言い換えると、基板寄生抽出用ライブラリは、基板領域データの一つとして、デバイス領域と基板領域との境界から基板の底部（底面、下部）までのＰ型基板２を解析したデータを含む。加えて、ＬＤＭＯＳ以外の基板の縦構造に対しては、基板寄生抽出用ライブラリは、デバイス領域を含まない基板の縦構造に沿って、基板の上部から底部（上面から底面）までを解析した、少なくとも一つの抽出用データを含む。
【００３０】
加えて、抽出部５０は、ＬＤＭＯＳを検出するか否かに応じて次のように動作する。例えば、記憶部１２が、ＬＤＭＯＳを少なくとも含む回路情報を格納する場合には、抽出部５０は、回路情報にＬＤＭＯＳを検出すると、基板領域の基板寄生素子を、基板領域データを用いて抽出する。一方、抽出部５０は回路情報にＬＤＭＯＳ以外の他のデバイスを検出すると、抽出用データを用いて基板寄生素子を抽出する。抽出部５０は、抽出した基板寄生素子を記憶部１２に格納する。
生成部３０は、回路情報にＬＤＭＯＳを検出すると、記憶部１２に格納された基板寄生素子とマクロモデルとを接続し、ネットリストを生成する。一方、生成部３０は、回路情報に他のデバイスを検出すると、記憶部１２に格納された基板寄生素子を用いてネットリストを生成する。
【００３１】
＊  実施形態２のメカニズムおよび効果
基板寄生抽出用ライブラリに、基板領域に対する基板寄生素子を抽出する手法を備えることにより、基板の縦構造を、マクロモデルをデバイス領域と基板領域とに分けて基板寄生を抽出することを容易にする。これにより、デバイス領域にダイオード素子を用いて基板寄生を表現するマクロモデルを用いるとともに、基板領域の基板寄生素子との基板寄生ネットワークを形成し、高精度の基板寄生を抽出することを可能にする。
【００３２】
実施形態３．
実施形態１ではＬＤＭＯＳのマクロモデルとしてダイオード素子を利用した基板内のネットワークを説明したが、図１４に示すｐｎｐトランジスタで表したマクロモデルを利用する場合でも、デバイス領域と基板領域との基板寄生ネットワークを形成可能である。ｐｎｐトランジスタを利用する基板寄生ネットワークの実現方法は実施形態１、２と同様の手順で可能となる。
ＬＤＭＯＳデバイスの基のデバイス板領域をｐｎｐトランジスタで表現する事により、より高精度な電流検証が可能となる。
【００３３】
実施形態４．
＊  実施形態４の構成
上記各実施形態ではＬＤＭＯＳデバイスのマクロモデルを利用した手法を述べた。
デバイスのマクロモデル利用はＬＤＭＯＳデバイスに限らず、通常のＣＭＯＳデバイス等でも利用される。またＭＯＳデバイス以外でも高精度シミュレーション実行のためにマクロモデルを利用するケースがある。
マクロモデル利用の環境下では、本手法でのべた理想ＧＮＤ端子に対する基板寄生ネットワークへの接続手法が全て適用可能となる。
【００３４】
実施形態５．
図１を参照して説明した回路シミュレーションは、例えば、図６，１３に示す生成部３０または抽出部５０が処理を実行する。これらの構成要素は、例えば、コンピュータ装置を用いてソフトウェアで実現することができる。
図１５は、一実施形態の寄生抽出装置をコンピュータ装置９０で実現する構成例を模式的に示すブロック図である。図１５では、コンピュータ装置９０は、ＣＰＵ（Central Processing Unit）で構成される処理部９１、記憶部９２、及び、入出力部９３で構成される。図１５に示していないが、コンピュータ装置９０は、さらに、他のコンピュータ装置またはサーバ装置等とネットワークを介してデータを送受信する通信部を備えていてもよい。一実施形態の寄生抽出装置が実現する処理を実行するプログラムは、ハードディスクやＲＯＭなどの記憶領域に格納され、実行時にはプログラムはＲＡＭに読み出され、ＣＰＵの制御のもとで、プログラムを構成する命令群が実行される。そのため、プログラムは、処理部９１が読み出し可能な記憶領域にプログラムが格納されていればよく、例えば記憶部９２に格納される。
【００３５】
処理部９１は、記憶部９２に記憶されたプログラムを読み込み、読み込んだプログラムを実行することによりコンピュータ装置９０の機能を実現する。
記憶部９２は、情報を記憶する記憶媒体（記憶領域）であり、ハードディスクやＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）といった記憶装置で構成される。
入出力部９３は、コンピュータ装置９０の使用者との入出力インターフェースであり、例えば、キーボードやマウスや、ＬＣＤで構成される。
コンピュータ装置９０は、例えば、パーソナルコンピュータのような一般的な汎用コンピュータである。コンピュータ装置９０は、一実施形態の寄生抽出装置及び方法を実現するためのプログラムやデータを取得し、記憶部９２へ記録する。プログラムやデータは、コンピュータ装置９０の入出力部９３を介して記憶部９２に書き込むことができる。あるいは、コンピュータ装置９０がネットワークを介して外部から実行プログラムやデータを取得することも可能である。
コンピュータ装置９０は、上述の構成により、取得したプログラムを読み込んでＣＰＵの制御のもとで実行する。
【００３６】
図１５では、生成部３０及び抽出部５０をプログラムによって実現する場合を説明したが、ソフトウェアとハードウェアとの組合せ、ソフトウェア、ファームウェア、ハードウェアのいずれか、あるいは少なくとも二つの組合せにより実現する場合であってもよい。
加えて、図１５では記憶部９２を一つ表しているが、必ずしも一つの記憶領域によって実現することを示すものではなく、多様な記憶領域から構成されていてもよい。さらに加えて、図６，１３では、記憶部１１または記憶部１２を一つしか示していないが、必ずしも一つの記憶領域によって実現することを示すものではない。生成部３０または抽出部５０がアクセス可能な記憶領域であればよく、複数の記憶領域により実現する場合であってもよい。
【００３７】
上述の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００３８】
以上説明したように、上記各実施形態では、従来の基板寄生抵抗及び基板寄生抵抗を抽出する基板寄生抽出技術に加えて、ＬＤＭＯＳなどの任意のデバイスに対応するために、寄生ダイオード素子、寄生バイポーラ素子を含めた抽出を可能とする。
任意のデバイスのマクロモデル、回路シンボル及び基板寄生抽出用テクノロジを組み合わせて実現する。本手法はデバイス種に限定されず、マクロモデル利用のデバイスに対応可能である。
これにより、マクロモデルを利用する基板寄生を高精度に抽出することができる。
【００３９】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４０】
１  ＬＤＭＯＳ
２  Ｐ型基板
３  Ｎウェル
４  ｐ−型ボディ領域
５、７  ｎ＋型チャネル領域
６  ｐ＋型チャネル領域
８  素子分離層
１１、１２  記憶部
１６  ソース電極
１７  ドレイン電極
１８  ゲート電極
３０  生成部
５０  抽出部
９０  コンピュータ装置
９１  処理部
９２  記憶部
９３  入出力部
１１０、１２０  寄生抽出装置
【図１】
2014134953.tif 000003
【図２】
2014134953.tif 000004
【図３】
2014134953.tif 000005
【図４】
2014134953.tif 000006
【図５】
2014134953.tif 000007
【図６】
2014134953.tif 000008
【図７】
2014134953.tif 000009
【図８】
2014134953.tif 000010
【図９】
2014134953.tif 000011
【図１０】
2014134953.tif 000012
【図１１】
2014134953.tif 000013
【図１２】
2014134953.tif 000014
【図１３】
2014134953.tif 000015
【図１４】
2014134953.tif 000016
【図１５】
2014134953.tif 000017