(57)【要約】【課題】ウエハ面積当りの良品取得数を向上させることを目的とする。【解決手段】アレイ型半導体受光素子１００は、受光部１２及び受光部１２に電気的に接続された電極１４をそれぞれが有する複数の受光素子１０を含む。複数の受光素子１０は、隣同士の間隔をあけて配置された２つ以上の受光素子１０からそれぞれが構成される複数グループの受光素子１０からなる。いずれか１つのグループの隣同士の一対の受光素子１０の間に、残りのそれぞれのグループの１つの受光素子１０が配置されている。【選択図】図１
2014049692.tif 000002
【特許請求の範囲】
【請求項１】
受光部及び前記受光部に電気的に接続された電極をそれぞれが有する複数の受光素子を含み、
前記複数の受光素子は、隣同士の間隔をあけて配置された２つ以上の前記受光素子からそれぞれが構成される複数グループの前記受光素子からなり、
いずれか１つのグループの隣同士の一対の前記受光素子の間に、残りのそれぞれのグループの１つの前記受光素子が配置されていることを特徴とするアレイ型半導体受光素子。
【請求項２】
請求項１に記載されたアレイ型半導体受光素子であって、
いずれか１つのグループの前記２つ以上の前記受光素子のみが、電気的に動作して複数の光信号を受信可能な状態に置かれることを特徴とするアレイ型半導体受光素子。
【請求項３】
請求項１又は２に記載されたアレイ型半導体受光素子であって、
それぞれのグループの前記２つ以上の前記受光素子は、同じパターンで配列されていることを特徴とするアレイ型半導体受光素子。
【請求項４】
請求項１乃至３のいずれか１項に記載されたアレイ型半導体受光素子であって、
向きを認識するための識別パターンを有することを特徴とするアレイ型半導体受光素子。
【請求項５】
請求項１乃至４のいずれか１項に記載されたアレイ型半導体受光素子であって、
前記複数の受光素子は、２つのグループの前記受光素子から一列に配列され、
一方の前記グループの前記受光素子の１つと、他方の前記グループの前記受光素子の１つとが、交互に配置されていることを特徴とするアレイ型半導体受光素子。
【請求項６】
請求項１乃至４のいずれか１項に記載されたアレイ型半導体受光素子であって、
前記複数の受光素子は、一列に配列されたｎ個のグループの前記受光素子からなり、
配列方向に１番目からｎ番目のグループの受光素子のそれぞれの１つが、前記グループの配列順に、隣り合って配列されていることを特徴とするアレイ型半導体受光素子。
【請求項７】
請求項１乃至６のいずれか１項に記載されたアレイ型半導体受光素子であって、
それぞれの前記受光素子は、前記受光部を挟む一対の領域のうち一方のみに前記電極を有し、
隣同士の前記受光素子は、前記電極の配置が相互に反対側になるように配置されていることを特徴とするアレイ型半導体受光素子。
【請求項８】
請求項７に記載されたアレイ型半導体受光素子であって、
前記複数の受光素子は、前記受光部が千鳥状に並ぶように配置され、
それぞれの前記受光素子は、隣の前記受光素子の前記受光部がずれる側に、前記電極を有することを特徴とするアレイ型半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ型半導体受光素子に関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特許文献１には、製造歩留りの改善可能なトランスミッタアレイを提供することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１９３６１０公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の半導体受光部をアレイ状に並べたアレイ型半導体受光素子では、何れかの受光部が不良の場合、その他の受光部が良品であっても、製品に搭載することが出来ず、製造歩留まりが低下するという問題があった。
【０００５】
また、隣り合う受光部間の距離は、光受信モジュールに実装した際の、電気的、光学的ノイズ特性などの影響を抑制する為、及び光学部品の寸法により決定される場合が多い。その為、隣り合う受光部間に無駄な余白部が発生し、ウエハ面積を有効に利用出来ないという問題があった。
【０００６】
以上の理由により、一枚の半導体ウエハから取得される良品数が減少し、製品原価が高騰してしまう問題があった。
【０００７】
本発明は、ウエハ面積当りの良品取得数を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明に係るアレイ型半導体受光素子は、受光部及び前記受光部に電気的に接続された電極をそれぞれが有する複数の受光素子を含み、前記複数の受光素子は、隣同士の間隔をあけて配置された２つ以上の前記受光素子からそれぞれが構成される複数グループの前記受光素子からなり、いずれか１つのグループの隣同士の一対の前記受光素子の間に、残りのそれぞれのグループの１つの前記受光素子が配置されていることを特徴とする。本発明によれば、いずれかのグループの受光素子が不良であっても、他のグループの受光素子を使用することができるので、製品として使用することができる。また、１つのグループの隣同士の一対の受光素子の間に、他のグループの受光素子を配置するので、スペースを有効活用することができ、これにより、チップ面積を増大させることなく、アレイ型半導体受光素子の製造歩留りを大幅に向上させることが可能になる。
【０００９】
（２）（１）に記載されたアレイ型半導体受光素子であって、いずれか１つのグループの前記２つ以上の前記受光素子のみが、電気的に動作して複数の光信号を受信可能な状態に置かれることを特徴としてもよい。
【００１０】
（３）（１）又は（２）に記載されたアレイ型半導体受光素子であって、それぞれのグループの前記２つ以上の前記受光素子は、同じパターンで配列されていることを特徴としてもよい。
【００１１】
（４）（１）乃至（３）のいずれか１項に記載されたアレイ型半導体受光素子であって、向きを認識するための識別パターンを有することを特徴としてもよい。
【００１２】
（５）（１）乃至（４）のいずれか１項に記載されたアレイ型半導体受光素子であって、前記複数の受光素子は、２つのグループの前記受光素子から一列に配列され、一方の前記グループの前記受光素子の１つと、他方の前記グループの前記受光素子の１つとが、交互に配置されていることを特徴としてもよい。
【００１３】
（６）（１）乃至（４）のいずれか１項に記載されたアレイ型半導体受光素子であって、前記複数の受光素子は、一列に配列されたｎ個のグループの前記受光素子からなり、配列方向に１番目からｎ番目のグループの受光素子のそれぞれの１つが、前記グループの配列順に、隣り合って配列されていることを特徴としてもよい。
【００１４】
（７）（１）乃至（６）のいずれか１項に記載されたアレイ型半導体受光素子であって、それぞれの前記受光素子は、前記受光部を挟む一対の領域のうち一方のみに前記電極を有し、隣同士の前記受光素子は、前記電極の配置が相互に反対側になるように配置されていることを特徴としてもよい。
【００１５】
（８）（７）に記載されたアレイ型半導体受光素子であって、前記複数の受光素子は、前記受光部が千鳥状に並ぶように配置され、それぞれの前記受光素子は、隣の前記受光素子の前記受光部がずれる側に、前記電極を有することを特徴としてもよい。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係るアレイ型半導体受光素子の平面図である。
【図２】図１に示すアレイ型半導体受光素子のII−II線断面図である。
【図３】サブマウントに正位置で実装されたアレイ型半導体受光素子を示す図である。
【図４】サブマウントに逆位置で実装されたアレイ型半導体受光素子を示す図である。
【図５】本発明の第２の実施形態に係るアレイ型半導体受光素子の平面図である。
【図６】サブマウントに正位置で実装されたアレイ型半導体受光素子を示す図である。
【図７】正位置からずらした位置でサブマウントに実装されたアレイ型半導体受光素子を示す図である。
【図８】本実施形態に係る歩留向上の計算結果である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照して説明する。
【００１８】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るアレイ型半導体受光素子の平面図である。アレイ型半導体受光素子１００は、複数の受光素子１０を含む。複数の受光素子１０は、一列に配列されている。受光素子１０は、受光部１２及び電極１４を有する。電極１４は受光部１２に電気的に接続されている。１つの受光部１２に複数の電極１４が電気に接続されている。受光部１２の平面積よりも、電極１４の平面積が広い。
【００１９】
図２は、図１に示すアレイ型半導体受光素子１００のII−II線断面図である。アレイ型半導体受光素子１００は、ＦｅドープＩｎＰ基板１６を有し、その上に、分子線エピタキシー（ＭＢＥ）成長装置にて成長した、ｎ型コンタクト層１８、ｎ型バッファ層２０、吸収層２２、ｐ型バッファ層２４及びｐ型コンタクト層２６が積層されている。そして、受光部１２を形成し、パッシベーション膜２８を成膜し、電極１４（ｎ側電極１４ｎ及びｐ側電極１４ｐ）を電極蒸着法により形成する。また、ＦｅドープＩｎＰ基板１６の裏面の光入射面には低反射膜３０が成膜されている。
【００２０】
電極１４は、受光部１２を挟む一対の領域のうち一方のみに配置されている。例えば、図１で最も左にある受光素子１０では、受光部１２よりも上方に電極１４があり、その右隣にある受光素子１０では、受光部１２よりも下方に電極１４がある。複数の受光素子１０は、受光部１２が千鳥状に並ぶように配置されている。それぞれの受光素子１０は、隣の受光素子１０の受光部１２がずれる側に電極１４を有する。隣同士の受光素子１０は、電極１４の配置が相互に反対側になるように配置されている。
【００２１】
複数の受光素子１０は、複数のグループの受光素子１０からなる。それぞれのグループは、隣同士の間隔をあけて配置された２つ以上の受光素子１０から構成される。いずれか１つのグループの隣同士の一対の受光素子１０の間に、残りのそれぞれのグループの１つの受光素子１０が配置されている。一方のグループの受光素子１０の１つと、他方のグループの受光素子１０の１つとが、交互に配置されている。それぞれのグループの２つ以上の受光素子１０は、同じパターンで配列されている。
【００２２】
アレイ型半導体受光素子１００は、向きを認識するための識別パターン３２を有する。図１の例では、識別パターン３２として、左端部にＡの文字が示されており、右端部にＢの文字が逆さに示されている。このように、Ａの文字が正位置でＢの文字が逆さである向きが、アレイ型半導体受光素子１００の正位置である。逆に、Ｂの文字が正位置でＡの文字が逆さになる向きが、アレイ型半導体受光素子１００の逆位置である。
【００２３】
アレイ型半導体受光素子１００は、１つの受光素子１０の幅Ｗ（複数の受光素子１０の配列方向の長さ）が、隣同士の受光素子１０のピッチＰよりも小さくなっており、１グループを構成する複数個（図１の例では４個）の受光素子１０が、２組、上下対称に形成されている。このようなアレイ型半導体受光素子１００は、チップ選別工程において、その特性が検査される。詳しくは、第１のグループＧ１の受光素子１０について特性検査を行い、その合否を判定する。
【００２４】
図３は、サブマウントに正位置で実装されたアレイ型半導体受光素子１００を示す図である。最初に検査した第１のグループＧ１において全ての受光素子１０に不良が無ければ、アレイ型半導体受光素子１００を、正位置でサブマウント３４に実装する。電気的接続及び固定のために、ＡｕＳｎなどからなる半田（図示せず）を使用する。
【００２５】
あるいは、第１のグループＧ１の受光素子１０の少なくとも１つが不良の場合、従来技術ではアレイ型半導体受光素子が廃棄されるが、本実施形態では、第２のグループＧ２の受光素子１０について特性検査を行って、その複数の受光素子１０全てについて合否を判定する。
【００２６】
図４は、サブマウント３４に逆位置で実装されたアレイ型半導体受光素子１００を示す図である。第１のグループＧ１の１つの受光素子１０（図４に×印で示す）が不良であった例である。この場合、第２のグループＧ２において全ての受光部１２に不良が無ければ、アレイ型半導体受光素子１００を逆位置でサブマウント３４に搭載する。こうして、いずれか１つのグループの２つ以上の受光素子１０のみが、電気的に動作して複数の光信号を受信可能な状態に置かれる。アレイ型半導体受光素子１００には反転使用を容易に確認できるように、正逆をあらわす識別パターン３２を設けてあるので、誤使用を避けることが可能になっている。
【００２７】
本実施形態によれば、いずれかのグループの受光素子１０が不良であっても、他のグループの受光素子１０を使用することができるので、製品として使用することができる。また、１つのグループの隣同士の一対の受光素子１０の間に、他のグループの受光素子１０を配置するので、スペースを有効活用することができ、これにより、チップ面積を増大させることなく、アレイ型半導体受光素子１００の製造歩留りを大幅に向上させることが可能になる。
【００２８】
［第２の実施形態］
図５は、本発明の第２の実施形態に係るアレイ型半導体受光素子の平面図である。本実施形態では、複数の受光素子１１０は、一列に配列されたｎ個のグループの受光素子１１０からなる。配列方向に１番目からｎ番目のグループの受光素子１１０のそれぞれの１つが、グループの配列順に隣り合って配列されている。
【００２９】
詳しくは、第１のグループＧ１の１つの受光素子１１０の隣に、第２のグループＧ２の１つの受光素子１１０が、受光部１１２及び電極１１４の配置が反対になるように配置されている。第２のグループＧ２の１つの受光素子１１０の隣に、第３のグループＧ３の１つの受光素子１１０が、受光部１１２及び電極１１４の配置が反対になるように配置されている。第３のグループＧ３の１つの受光素子１１０の隣に、第４のグループＧ４の１つの受光素子１１０が、受光部１１２及び電極１１４の配置が反対になるように配置されている。したがって、第の1グループＧ１の受光素子１１０と第３のグループＧ３の受光素子１１０は、受光部１１２及び電極１１４の配置が同じになっている。第２のグループＧ２の受光素子１１０と第４のグループＧ４の受光素子１１０は、受光部１１２及び電極１１４の配置が同じになっている。その他の詳細は、第１の実施形態で説明した内容が該当する。
【００３０】
本実施形態でも、アレイ型半導体受光素子２００は、チップ選別工程において、その特性が検査される。詳しくは、第１のグループＧ１の受光素子１１０について特性検査を行い、その合否を判定する。
【００３１】
図６は、サブマウント１３４に正位置で実装されたアレイ型半導体受光素子２００を示す図である。最初に検査した第１のグループＧ１において全ての受光素子１１０に不良が無ければ、アレイ型半導体受光素子２００を、正位置でサブマウント１３４に実装する。第１のグループＧ１の受光素子１１０の少なくとも１つが不良の場合、第３のグループＧ３の受光素子１１０について特性検査を行って、その複数の受光素子１１０全てについて合否を判定する。
【００３２】
図７は、正位置からずらした位置でサブマウント１３４に実装されたアレイ型半導体受光素子２００を示す図である。第３のグループＧ３において全ての受光部１１２に不良が無ければ、図７に示すように、アレイ型半導体受光素子２００を、受光素子１１０の配列方向にずらしてサブマウント１３４に搭載する。本実施形態では、第１のグループＧ１の受光素子１１０と第３のグループＧ３の受光素子１１０の受光部１１２及び電極１１４の配置が同じであるため、アレイ型半導体受光素子２００を上下反転しない。
【００３３】
さらに、第３のグループＧ３の受光素子１１０の少なくとも１つが不良であれば、第２のグループＧ２の受光素子１１０について特性検査を行って、その複数の受光素子１１０全てについて合否を判定する。第２のグループＧ２の受光素子１１０は、第１のグループＧ１又は第３のグループＧ３の受光素子１１０とは、上下反転して配置されている。
【００３４】
アレイ型半導体受光素子２００には反転及び位置をずらして使用していることを容易に確認できるように、正逆及び搭載位置をあらわす識別パターン１３２を設けておくことで、誤使用を避けることが可能になっている。
【００３５】
さらに、第２のグループＧ２の受光素子１１０の少なくとも１つが不良の場合、第４のグループＧ４の受光素子１１０について特性検査を行って、その複数の受光素子１１０全てについて合否を判定する。第４のグループＧ４において全ての受光部１１２に不良が無ければ、アレイ型半導体受光素子２００を、第２のグループＧ２の受光素子１１０を実装する位置から、受光素子１１０の配列方向にずらしてサブマウント１３４に搭載する。
【００３６】
図８は、実施例に係る歩留向上の計算結果である。例えば受光素子の１個当たりの歩留まりが９０％の場合、４チャンネルのアレイ型半導体受光素子では、従来技術の場合は約６５％であったものが、本実施例では約９０％まで向上させることが可能となり、大幅な製造コストの低減が可能となる。
【００３７】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００３８】
１０  受光素子、１２  受光部、１４  電極、１４ｎ  ｎ側電極、１４ｐ  ｐ側電極、１６  ＦｅドープＩｎＰ基板、１８  ｎ型コンタクト層、２０  ｎ型バッファ層、２２  吸収層、２４  ｐ型バッファ層、２６  ｐ型コンタクト層、２８  パッシベーション膜、３０  低反射膜、３２  識別パターン、３４  サブマウント、１００  アレイ型半導体受光素子、１１０  受光素子、１１２  受光部、１１４  電極、１３２  識別パターン、１３４  サブマウント、２００  アレイ型半導体受光素子、Ｇ１  第１のグループ、Ｇ２  第２のグループ、Ｇ３  第３のグループ、Ｇ４  第４のグループ。
【図１】
2014049692.tif 000003
【図２】
2014049692.tif 000004
【図３】
2014049692.tif 000005
【図４】
2014049692.tif 000006
【図５】
2014049692.tif 000007
【図６】
2014049692.tif 000008
【図７】
2014049692.tif 000009
【図８】
2014049692.tif 000010