(57)【要約】【課題】複雑な回路を必要とすることなく、所望のデューティ比を有するＰＷＭ信号を容易に生成し、異なるデューティ比を有する複数のＰＷＭ信号を容易に生成する。【解決手段】ＰＷＭ信号生成回路は、カウンタ１０及び演算手段２０−１〜２０−Ｍを備える。カウンタ１０は、複数Ｎビットで表されるカウント値を生成する。演算手段２０−１〜２０−Ｍのそれぞれは、生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するパルス幅データレジスタ２１−１と、カウント値及びパルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算する加算回路２２−１とを備え、カウント値が変化するごとに桁上げ値に対応するレベルを有する信号を出力することにより、パルス幅データのパルス幅を有するＰＷＭ信号を生成する。【選択図】図１
2014132713.tif 000002
【特許請求の範囲】
【請求項１】
１つのカウンタ及び少なくとも１つの演算手段を備え、上記少なくとも１つの演算手段のそれぞれからＰＷＭ信号を生成するＰＷＭ信号生成回路において、
上記カウンタは、複数Ｎビットで表されるカウント値を生成し、
上記少なくとも１つの演算手段のそれぞれは、
生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するパルス幅データ記憶手段と、
上記カウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算する加算手段とを備え、
上記カウント値が変化するごとに上記桁上げ値に対応するレベルを有する信号を出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成することを特徴とするＰＷＭ信号生成回路。
【請求項２】
上記加算手段は、上記カウント値及び上記パルス幅データの和を計算しないことを特徴とする請求項１記載のＰＷＭ信号生成回路。
【請求項３】
上記カウンタは、カウントを行っていることを示すイネーブルビットを生成し、
上記加算手段は、上記イネーブルビットを最下位ビットへの桁上げ値として使用することを特徴とする請求項１又は２記載のＰＷＭ信号生成回路。
【請求項４】
上記カウンタはアップカウンタであることを特徴とする請求項１〜３のうちのいずれか１つに記載のＰＷＭ信号生成回路。
【請求項５】
上記カウンタはダウンカウンタであることを特徴とする請求項１〜３のうちのいずれか１つに記載のＰＷＭ信号生成回路。
【請求項６】
上記カウンタはアップダウンカウンタであることを特徴とする請求項１〜３のうちのいずれか１つに記載のＰＷＭ信号生成回路。
【請求項７】
上記カウンタは、アップカウント動作時には、上記複数Ｎビットで表されるカウント値のうちの偶数値及び奇数値のうちの一方のみをカウントし、ダウンカウント動作時には、上記偶数値及び奇数値のうちの他方のみをカウントすることを特徴とする請求項６記載のＰＷＭ信号生成回路。
【請求項８】
上記ＰＷＭ信号生成回路は複数の演算手段を備え、
上記複数の演算手段のパルス幅データ記憶手段は、異なるパルス幅を表すパルス幅データをそれぞれ記憶し、
上記複数の演算手段は、上記異なるパルス幅を有する複数のＰＷＭ信号をそれぞれ生成することを特徴とする請求項１〜７のうちのいずれか１つに記載のＰＷＭ信号生成回路。
【請求項９】
感光体と、
請求項８記載のＰＷＭ信号生成回路と、
上記感光体に所定光量で照射する複数の光源と、
上記複数の光源を駆動する複数のドライバ回路とを備えたプリンタであって、
上記複数のＰＷＭ信号は、上記複数のドライバ回路にそれぞれ入力され、上記複数の光源の光量をそれぞれ制御することを特徴とするプリンタ。
【請求項１０】
１つのカウンタ及び少なくとも１つの演算手段を用いて、上記少なくとも１つの演算手段のそれぞれからＰＷＭ信号を生成するＰＷＭ信号生成方法において、上記方法は、
上記少なくとも１つの演算手段のそれぞれに、生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するステップと、
上記カウンタを用いて、複数Ｎビットで表されるカウント値を生成するステップと、
上記少なくとも１つの演算手段のそれぞれを用いて、上記カウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算するステップとを含み、
上記カウント値が変化するごとに上記桁上げ値に対応するレベルを有する信号を出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成することを特徴とするＰＷＭ信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調による矩形波信号（ＰＷＭ信号）を生成するＰＷＭ信号生成回路、特に、異なるデューティ比を有する複数のＰＷＭ信号を生成するＰＷＭ信号生成回路に関し、また、そのようなＰＷＭ信号生成回路を備えたプリンタと、そのようなＰＷＭ信号生成回路によるＰＷＭ信号生成方法とに関する。
【背景技術】
【０００２】
現在、シーケンス制御を行ったり、モータの回転を制御したりするために、ＰＷＭ信号を生成して使用するディジタルシステムが存在する。そのようなシステムの例として、特許文献１〜３が知られている。
【０００３】
特許文献１の発明は、ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、所定周波数の発振信号に基づいてカウント値を更新するカウンタと、カウンタのカウント値が第１の所定値に応じたカウント値になるとＰＷＭ信号を一方の論理レベルに変化させ、カウンタのカウント値が第２の所定値に応じたカウント値になるとＰＷＭ信号を他方の論理レベルに変化させる出力回路とを備える。特に、この出力回路は、第１の所定値（ＰＷＭ信号の立ち上がり位置を示すカウント値）が設定されるレジスタと、第１の所定値とカウント値を比較する第１のコンパレータと、第２の所定値（ＰＷＭ信号の立ち下がり位置を示すカウント値）が設定されるレジスタと、第２の所定値とカウント値を比較する第２のコンパレータと、ＰＷＭ信号を出力するＴフリップフロップとを備える。第１のコンパレータの出力信号がＬ→Ｈに遷移すると、次いで、Ｔフリップフロップの出力信号はＬ→Ｈに遷移し、第２のコンパレータの出力信号がＬ→Ｈに遷移すると、次いで、Ｔフリップフロップの出力信号はＨ→Ｌに遷移する。これにより、レジスタの設定値に応じたデューティ比を有するＰＷＭ信号が出力される。特許文献１の発明は、さらに、複数のＰＷＭ信号を生成するために複数の出力回路を備えてもよい。カウンタのカウント値は、これらの出力回路によって共用され、各ＰＷＭ信号の周期は、カウンタのカウント値がリセットされる周期に等しい。
【０００４】
また、特許文献２の発明は、クロックに基づいて動作するアップダウンカウンタと、コンペア値を保持する書き換え可能なコンペアレジスタと、コンペアレジスタのコンペア値とアップダウンカウンタのカウント値と比較して、カウントアップ動作における第１の一致信号とカウントダウン動作における第２の一致信号を出力するコンパレータと、ＰＷＭ信号のパルス幅を変化させるために設けられた付加ビットを保持する付加ビットレジスタと、付加ビットに応じて、第１の一致信号又は第２の一致信号のいずれか一方を遅延する遅延回路を有し、遅延回路で遅延された一方の一致信号と遅延されていない他方の一致信号とに基づいてＰＷＭ信号のパルス幅を設定するＰＷＭ信号生成部とを備えたＰＷＭ信号生成装置であって、遅延回路がアップダウンカウンタのクロックよりも高い周波数のクロックを用いずに、第１の一致信号又は第２の一致信号のいずれか一方を遅延させ、ＰＷＭ信号生成部が付加ビットに応じて、ＰＷＭ信号のパルス幅を変化させる。特許文献２の発明は、アップダウンカウンタのカウントアップ動作時にカウント値がコンペア値に一致したときに出力信号をＬ→Ｈに遷移させ、また、カウントダウン動作時にカウント値がコンペア値に一致したときに出力信号をＨ→Ｌに遷移させることで、ＰＷＭ信号を生成する。ただし、これだけでは、ＰＷＭ信号のパルス幅の変化が常にコンペアレジスタのコンペア値の変化の２倍になってしまうので、付加ビットに応じて出力信号の立ち下がり（又は立ち上がり）を遅延させ、これにより、ＰＷＭ信号のパルス幅を細かく設定することができる。
【０００５】
また、特許文献３の発明は、複数相のコイルを有するモータのコイルに周期的な電流を流してモータの回転子を回転駆動するモータ駆動制御装置であって、回転子の回転位置を示す位置信号を出力する位置検出手段と、回転子の回転位置の変化を示す位置変化信号を出力する位置変化検出手段と、位置信号および位置変化信号に基づいて位置信号に位相同期して、位置信号に応じた絶対位相情報を出力する位相同期回路と、絶対位相情報に基づいて複数相のコイルに周期的な電流を流すための駆動電圧信号を出力する駆動制御手段とを備える。特許文献３の発明は、回転子の回転数に対応する周波数を検出する速度検出手段を備え、特許文献３の発明は、さらに、回転子の目標速度に対応する目標周波数と速度検出手段が検出した周波数との周波数誤差を検出する周波数誤差検出手段と、周波数誤差に基づいてモータを駆動する制御電圧信号を生成する制御電圧信号生成手段と、絶対位相情報に基づいて複数相のコイルに正弦波状の電流を流すための正弦波駆動信号を出力する正弦波発生手段と、制御電圧信号に応じて正弦波駆動信号を振幅変調して駆動電圧信号を生成する正弦波振幅変調手段とからなる駆動制御手段を備える。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、１つの半導体チップにより多くの機能が搭載されるようになり、その各機能セルに供給するためのタイミング信号（例えば起動信号）として、異なるデューティ比を有する複数のＰＷＭ信号を生成することが必要になっている。例えば、ＤＣ／ＤＣコンバータ及びＬＤＯレギュレータなどの多数の電源機能セルを集積化したチップでは、多い時には数十種類ものタイミング信号を各機能セルに供給する必要がある。また、これらのタイミング信号は、デューティ比をプログラマブルに変更できる必要もある。
【０００７】
例えば、特許文献１の発明により複数のＰＷＭ信号を生成しようとする場合、ＰＷＭ信号ごとに出力回路（すなわち、２つのレジスタ、２つのコンパレータ、及びＴフリップフロップ）を設けることが必要になる。
【０００８】
また、特許文献２の発明により複数のＰＷＭ信号を生成しようとする場合、ＰＷＭ信号ごとに、コンペアレジスタ、コンパレータ、付加ビットレジスタ、及びＰＷＭ信号生成部を設けることが必要になる。
【０００９】
また、複数のＰＷＭ信号を生成するための他の方法として、生成するＰＷＭ信号ごとに別個のタイマを設けたり、ＣＰＵによりタイマを逐次制御したりすることが考えられる。
【００１０】
このように、従来技術によれば、複数のＰＷＭ信号を生成しようとする場合、ＰＷＭ信号生成回路の回路規模が増大することになる。しかしながら、半導体チップの種類（電源チップなど）によっては、配線の微細化及び／又は多層化を行うことが難しい場合が多く、このため、回路規模を増大することなく、複数のＰＷＭ信号を生成することができるＰＷＭ信号生成回路を提供することが望まれる。
【００１１】
本発明の目的は、以上の課題を解決し、複雑な回路を必要とすることなく、所望のデューティ比を有するＰＷＭ信号を容易に生成することができ、また、異なるデューティ比を有する複数のＰＷＭ信号を容易に生成することもできるＰＷＭ信号生成回路を提供することにある。本発明の目的は、また、そのようなＰＷＭ信号生成回路を備えたプリンタと、そのようなＰＷＭ信号生成回路によるＰＷＭ信号生成方法とを提供することにある。
【課題を解決するための手段】
【００１２】
本発明の態様に係るＰＷＭ信号生成回路によれば、
１つのカウンタ及び少なくとも１つの演算手段を備え、上記少なくとも１つの演算手段のそれぞれからＰＷＭ信号を生成するＰＷＭ信号生成回路において、
上記カウンタは、複数Ｎビットで表されるカウント値を生成し、
上記少なくとも１つの演算手段のそれぞれは、
生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するパルス幅データ記憶手段と、
上記カウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算する加算手段とを備え、
上記カウント値が変化するごとに上記桁上げ値に対応するレベルを有する信号を出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、複雑な回路を必要とすることなく、所望のデューティ比を有するＰＷＭ信号を容易に生成することができ、また、異なるデューティ比を有する複数のＰＷＭ信号を容易に生成することもできるＰＷＭ信号生成回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るＰＷＭ信号生成回路１を含むプリンタの構成の一部を示すブロック図である。
【図２】図１の演算回路２０−１の詳細構成を示すブロック図である。
【図３】図２の加算器６０の例示的な構成を示す回路図である。
【図４】図２の演算回路２０−１の動作を示すタイミングチャートである。
【図５】本発明の実施形態の第１の変形例に係るＰＷＭ信号生成回路における演算回路の動作を示すタイミングチャートである。
【図６】本発明の実施形態の第２の変形例に係るＰＷＭ信号生成回路における演算回路の動作を示すタイミングチャートである。
【図７】本発明の実施形態の第３の変形例に係るＰＷＭ信号生成回路における演算回路の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施形態に係るＰＷＭ信号生成回路について説明する。
【００１６】
図１は、本発明の実施形態に係るＰＷＭ信号生成回路１を含むプリンタの構成の一部を示すブロック図である。ＰＷＭ信号生成回路１は、１つのカウンタ１０と、少なくとも１つの演算回路２０−１〜２０−Ｍを備え、演算回路２０−１〜２０−ＭのそれぞれからＰＷＭ信号を生成する。説明する実施形態では、ＰＷＭ信号生成回路１は複数の演算回路２０−１〜２０−Ｍを備え、複数の演算回路２０−１〜２０−Ｍは、異なるパルス幅を有する複数のＰＷＭ信号をそれぞれ生成する。
【００１７】
カウンタ１０は、複数Ｎビットで表されるカウント値を生成し、さらに、カウントを行っていることを示すイネーブルビットを生成し、生成したカウント値及びイネーブルビットを各演算回路２０−１〜２０−Ｍに送る。カウンタ１０は、アップカウンタ、ダウンカウンタ、又はアップダウンカウンタである。演算回路２０−１は、生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するパルス幅データレジスタ２１−１と、カウント値及びパルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算する加算回路２２−１とを備える。加算回路２２−１は、カウント値が変化するごとに桁上げ値に対応するレベルを有する信号を出力することにより、パルス幅データのパルス幅を有するＰＷＭ信号を生成する。他の演算回路２０−２〜２０−Ｍもまた、演算回路２０−１と同様に構成される。
【００１８】
複数のＰＷＭ信号は、例えば、プリンタの感光体４に所定光量で照射する複数の光源３−１〜３−Ｍを駆動する複数のドライバ回路２−１〜２−Ｍにそれぞれ入力され、複数の光源３−１〜３−Ｍの光量をそれぞれ制御する。
【００１９】
図２は、図１の演算回路２０−１の詳細構成を示すブロック図である。
【００２０】
本明細書では、パルス幅を１６段階で調整する場合、すなわち、カウント値及びパルス幅データが４ビットで表される場合を示す。近年ではより細かい段階でパルス幅を調整する場合があるが、以下の説明から明らかなように、説明した実施形態の原理を６４段階（６ビット）や２５６段階（８ビット）に拡張するには、単純に、カウンタ１０、パルス幅データレジスタ２１−１、及び加算回路２２−１のビット数を規則的に増やすだけでよい。
【００２１】
図２を参照すると、カウンタ１０は、カウント値を表す４ビットＴ０〜Ｔ３と、カウントを行っていることを示すイネーブルビットＴＥとを生成する。パルス幅データレジスタ２１−１は、４ビットＨ０〜Ｈ３のパルス幅データを記憶するＤラッチ５０〜５３を備える。加算回路２２−１は、カウント値及びパルス幅データの各ビットを加算する加算器６０〜６３を備える。各加算器６０〜６３は、和を出力せず、桁上げ値Ｃ１〜Ｃ４のみを出力する全加算器である。各加算器６０〜６３は、カウント値及びパルス幅データの各ビットのための入力端子Ａ及びＢに加えて、下位ビットの加算器からの桁上げ値のための桁上げ入力端子ＣＩとを有するが、ただし、最下位ビットの加算器６０の桁上げ入力端子ＣＩには、イネーブルビットＴＥが入力される。
【００２２】
図３は、図２の加算器６０の例示的な構成を示す回路図である。加算器６０は、カウント値及びパルス幅データの和を計算する必要がないので、例えば図３に示すように、ＡＮＤ回路７１〜７３及びＯＲ回路７４からなる多数決論理回路として構成されてもよい。加算器６０は、カウント値及びパルス幅データの桁上げ値を計算できるのであれば、図３とは異なる構成を有していてもよい。他の加算器６１〜６３もまた、加算器６０と同様に構成される。
【００２３】
図２の加算回路２２−１において、最上位ビットの加算器６３からの桁上げ値Ｃ４は、パルス幅データのパルス幅を有するＰＷＭ信号である。
【００２４】
他の演算回路２０−２〜２０−Ｍもまた、図２の演算回路２０−１と同様に構成される。
【００２５】
図４は、図２の演算回路２０−１の動作を示すタイミングチャートである。図４は、カウンタ１０がアップカウンタである場合を示す。カウンタ１０にスタート信号が入力されたとき、カウンタ１０はイネーブルビットをＬ→Ｈに遷移させ、カウントを開始する。加算回路２２−１は、カウント値及びパルス幅データに基づいて、パルス幅データのパルス幅を有するＰＷＭ信号を生成する。
【００２６】
図４によれば、イネーブルビットＴＥを用いたことにより、１カウントに等しい最小のパルス幅（パルス幅データ＝「０」のとき）から、１６カウントに等しい最大のパルス幅（パルス幅データ＝「１５」のとき）まで、１６段階のパルス幅を有するＰＷＭ信号を生成することができる。なお、イネーブルビットＴＥを使用しない場合（すなわちＴＥ＝０）、パルス幅データ＝「０」のときはＰＷＭ信号はＬレベルのままであり、１カウントに等しい最小のパルス幅（パルス幅データ＝「１」のとき）から、１５カウントに等しい最大のパルス幅（パルス幅データ＝「１５」のとき）まで、１５段階のパルス幅を有するＰＷＭ信号を生成することができる。ただし、イネーブルビットＴＥを使用しない場合には、ＰＷＭ信号生成回路１の構成を簡単化することができる。
【００２７】
図１のＰＷＭ信号生成回路１によれば、複雑な回路を必要とすることなく、所望のパルス幅（デューティ比）を有するＰＷＭ信号を容易に生成することができる。
【００２８】
また、図１のＰＷＭ信号生成回路１によれば、複雑な回路を必要とすることなく、異なるデューティ比を有する複数のＰＷＭ信号を容易に生成することもできる。この場合、複数の演算回路２０−１〜２０−Ｍのパルス幅データレジスタは、異なるパルス幅を表すパルス幅データをそれぞれ記憶し、演算回路２０−１〜２０−Ｍは、異なるパルス幅を有する複数のＰＷＭ信号をそれぞれ生成する。
【００２９】
複数のＰＷＭ信号は、例えば前述のように、プリンタの光源３−１〜３−Ｍを駆動するドライバ回路２−１〜２−Ｍにそれぞれ入力され、光源３−１〜３−Ｍの光量をそれぞれ制御するために使用されてもよい。これにより、従来よりも簡単な構成で、ＰＷＭ制御を用いて光源３−１〜３−Ｍの光量を制御することができる。複数のＰＷＭ信号は、プリンタの光源３−１〜３−Ｍに限らず、ＰＷＭ制御を適用可能な任意の素子を制御するために使用されてもよい。
【００３０】
図１のＰＷＭ信号生成回路１によれば、従来技術のようにコンパレータ及びフリップフロップを用いてＰＷＭ信号を生成するのではなく、加算器のみを用いて、所望のデューティ比を有するＰＷＭ信号を生成することができる。また、実施するうえでも、出力するＰＷＭ信号のＨレベル及びＬレベルの状態を保持するラッチを用いたり、ＰＷＭ信号のパルス幅を細かく設定するために遅延回路を用いたりする必要がないので、省面積化や低消費電力化が可能になる。
【００３１】
図５は、本発明の実施形態の第１の変形例に係るＰＷＭ信号生成回路における演算回路の動作を示すタイミングチャートである。図５は、カウンタ１０がダウンカウンタである場合を示す。ＰＷＭ信号生成回路の他の構成要素は、図１〜図３に示すものと同様である。図５のタイミングチャートに係る演算回路は、図４の場合と同様に動作する。
【００３２】
図６は、本発明の実施形態の第２の変形例に係るＰＷＭ信号生成回路における演算回路の動作を示すタイミングチャートである。図６は、カウンタがアップダウンカウンタである場合を示す。ＰＷＭ信号生成回路の他の構成要素は、図１〜図３に示すものと同様である。カウンタのカウント値をこのように増減させることにより、パルス幅のステップ幅をアップカウンタ又はダウンカウンタを用いた場合と等しくすることができ、また、ＰＷＭ信号の立ち上がりと立ち下がりとの間の中心位置をすべてのパルス幅にわたって同一にすることができる。
【００３３】
図７は、本発明の実施形態の第３の変形例に係るＰＷＭ信号生成回路における演算回路の動作を示すタイミングチャートである。図７もまた、カウンタがアップダウンカウンタである場合を示す。ＰＷＭ信号生成回路の他の構成要素は、図１〜図３に示すものと同様である。
【００３４】
演算回路が図６のタイミングチャートに従って動作する場合には、図４又は図５の場合に比べ、カウンタの動作クロック周波数を倍にするか、パルス幅の分解能を１／２にしなければならず、前者の場合には消費電力が増大し、後者の場合にはパルス幅の精度が低下してしまう。
【００３５】
これを回避するため、カウンタは、アップカウント動作時には、複数Ｎビットで表されるカウント値のうちの偶数値及び奇数値のうちの一方のみをカウントし、ダウンカウント動作時には、偶数値及び奇数値のうちの他方のみをカウントする。図７に示す場合、アップカウント動作時には、４ビットで表されるカウント値１〜１６のうちの偶数値のみをカウントし（０→２→４→６→８→１０→１２→１４）、ダウンカウント動作時には、奇数値のみをカウントしている（１５→１３→１１→９→７→５→３→１）。カウント値「１」の次のサイクルでカウント値は「０」になり、カウント動作を終了する。
【００３６】
図７に示すようなカウント動作を行うことで、アップカウンタ又はダウンカウンタを用いて構成する場合と同じ動作クロック周波数のまま、かつ、パルス幅の精度を下げることなく、ＰＷＭ信号を生成することができる。また、ＰＷＭ信号の立ち上がりと立ち下がりとの間の中心位置をすべてのパルス幅にわたってほぼ同一にすることができる。
【００３７】
本発明の実施形態は、図１などのＰＷＭ信号生成回路に限定されず、図１などのＰＷＭ信号生成回路に関連して説明したステップを含むＰＷＭ信号生成方法を実行することで、所望のデューティ比を有するＰＷＭ信号を生成することができる。また、図１などのＰＷＭ信号生成回路に関連して説明したステップを含む機械可読プログラムを構成してもよい。
【００３８】
本発明の態様に係るＰＷＭ信号生成回路、プリンタ、及びＰＷＭ信号生成方法は、以下の構成を備えたことを特徴とする。
【００３９】
本発明の第１の態様によれば、
１つのカウンタ及び少なくとも１つの演算手段を備え、上記少なくとも１つの演算手段のそれぞれからＰＷＭ信号を生成するＰＷＭ信号生成回路において、
上記カウンタは、複数Ｎビットで表されるカウント値を生成し、
上記少なくとも１つの演算手段のそれぞれは、
生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するパルス幅データ記憶手段と、
上記カウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算する加算手段とを備え、
上記カウント値が変化するごとに上記桁上げ値に対応するレベルを有する信号を出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成することを特徴とする。
【００４０】
本発明の第２の態様によれば、本発明の第１の態様に係るＰＷＭ信号生成回路において、上記加算手段は、上記カウント値及び上記パルス幅データの和を計算しないことを特徴とする。
【００４１】
本発明の第３の態様によれば、本発明の第１又は第２の態様に係るＰＷＭ信号生成回路において、
上記カウンタは、カウントを行っていることを示すイネーブルビットを生成し、
上記加算手段は、上記イネーブルビットを最下位ビットへの桁上げ値として使用することを特徴とする。
【００４２】
本発明の第４の態様によれば、本発明の第１〜第３の態様に係るＰＷＭ信号生成回路において、上記カウンタはアップカウンタであることを特徴とする。
【００４３】
本発明の第５の態様によれば、本発明の第１〜第３の態様に係るＰＷＭ信号生成回路において、上記カウンタはダウンカウンタであることを特徴とする。
【００４４】
本発明の第６の態様によれば、本発明の第１〜第３の態様に係るＰＷＭ信号生成回路において、上記カウンタはアップダウンカウンタであることを特徴とする。
【００４５】
本発明の第７の態様によれば、本発明の第６の態様に係るＰＷＭ信号生成回路において、上記カウンタは、アップカウント動作時には、上記複数Ｎビットで表されるカウント値のうちの偶数値及び奇数値のうちの一方のみをカウントし、ダウンカウント動作時には、上記偶数値及び奇数値のうちの他方のみをカウントすることを特徴とする。
【００４６】
本発明の第８の態様によれば、本発明の第７の態様に係るＰＷＭ信号生成回路において、
上記ＰＷＭ信号生成回路は複数の演算手段を備え、
上記複数の演算手段のパルス幅データ記憶手段は、異なるパルス幅を表すパルス幅データをそれぞれ記憶し、
上記複数の演算手段は、上記異なるパルス幅を有する複数のＰＷＭ信号をそれぞれ生成することを特徴とする。
【００４７】
本発明の第９の態様に係るプリンタによれば、
感光体と、
本発明の第８の態様に係るＰＷＭ信号生成回路と、
上記感光体に所定光量で照射する複数の光源と、
上記複数の光源を駆動する複数のドライバ回路とを備えたプリンタであって、
上記複数のＰＷＭ信号は、上記複数のドライバ回路にそれぞれ入力され、上記複数の光源の光量をそれぞれ制御することを特徴とする。
【００４８】
本発明の第１０の態様に係るＰＷＭ信号生成方法によれば、
１つのカウンタ及び少なくとも１つの演算手段を用いて、上記少なくとも１つの演算手段のそれぞれからＰＷＭ信号を生成するＰＷＭ信号生成方法において、上記方法は、
上記少なくとも１つの演算手段のそれぞれに、生成するＰＷＭ信号のパルス幅を表すＮビットのパルス幅データを記憶するステップと、
上記カウンタを用いて、複数Ｎビットで表されるカウント値を生成するステップと、
上記少なくとも１つの演算手段のそれぞれを用いて、上記カウント値及び上記パルス幅データを加算したときに得られる最上位ビットからの桁上げ値を計算するステップとを含み、
上記カウント値が変化するごとに上記桁上げ値に対応するレベルを有する信号を出力することにより、上記パルス幅データのパルス幅を有するＰＷＭ信号を生成することを特徴とする。
【００４９】
本発明の実施形態に係るＰＷＭ信号生成回路、プリンタ、及びＰＷＭ信号生成方法によれば、複雑な回路を必要とすることなく、所望のデューティ比を有するＰＷＭ信号を容易に生成することができ、また、異なるデューティ比を有する複数のＰＷＭ信号を容易に生成することもできる。
【００５０】
本発明の実施形態に係るＰＷＭ信号生成回路、プリンタ、及びＰＷＭ信号生成方法によれば、アップカウンタもしくはダウンカウンタを用いてＰＷＭ信号を生成する場合、加算回路を用いることで、従来技術のコンパレータ及びＴフリップフロップが不要になり、より小さな回路規模でＰＷＭ信号を生成することができる。
【００５１】
また、本発明の実施形態に係るＰＷＭ信号生成回路、プリンタ、及びＰＷＭ信号生成方法によれば、アップダウンカウンタを用いてＰＷＭ信号を生成する場合でも同様に、加算回路を用いることで、従来技術のコンパレータ、フリップフロップ、及び遅延回路などが不要になる。さらに、アップカウント動作時は偶数値のみをカウントし、ダウンカウント動作時は奇数値のみをカウントすることで、アップカウンタ又はダウンカウンタを用いて構成する場合と同じ動作クロック周波数のまま、かつ、パルス幅の精度を下げることなく、ＰＷＭ信号を生成することができる。
【符号の説明】
【００５２】
１…ＰＷＭ信号生成回路、
２−１〜２−Ｍ…ドライバ回路、
３−１〜３−Ｍ…光源、
４…感光体、
１０…カウンタ、
２０−１〜２０−Ｍ…演算回路、
２１−１…パルス幅データレジスタ、
２２−１…加算回路、
５０〜５３…Ｄラッチ、
６０〜６３…加算器、
７１〜７３…ＡＮＤ回路、
７４…ＯＲ回路。
【先行技術文献】
【特許文献】
【００５３】
【特許文献１】特開２００８−２４４８４１号公報
【特許文献２】特開２００７−１０４７６９号公報
【特許文献３】特開２０１１−０８７４４０号公報
【図１】
2014132713.tif 000003
【図２】
2014132713.tif 000004
【図３】
2014132713.tif 000005
【図４】
2014132713.tif 000006
【図５】
2014132713.tif 000007
【図６】
2014132713.tif 000008
【図７】
2014132713.tif 000009